Fitter report for CAP
<<<<<<< HEAD
<<<<<<< HEAD
Sun Jul 12 14:54:33 2020
=======
Sat Jul 11 16:27:05 2020
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
Sun Jul 12 14:54:33 2020
>>>>>>> parent of 84b2708... data_mem
Quartus II Version 9.0 Build 132 02/25/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
<<<<<<< HEAD
<<<<<<< HEAD
=======
>>>>>>> parent of 84b2708... data_mem
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Non-Global High Fan-Out Signals
 20. Interconnect Usage Summary
 21. LAB Logic Elements
 22. LAB Signals Sourced
 23. LAB Signals Sourced Out
 24. LAB Distinct Inputs
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing
 31. Fitter Messages
<<<<<<< HEAD
=======
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Interconnect Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing
 37. Advanced Data - General
 38. Advanced Data - Placement Preparation
 39. Advanced Data - Placement
 40. Advanced Data - Routing
 41. Fitter Messages
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
>>>>>>> parent of 84b2708... data_mem



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; Fitter Summary                                                          ;
+-------------------------------+-----------------------------------------+
<<<<<<< HEAD
<<<<<<< HEAD
=======
>>>>>>> parent of 84b2708... data_mem
; Fitter Status                 ; Successful - Sun Jul 12 14:54:33 2020   ;
; Quartus II Version            ; 9.0 Build 132 02/25/2009 SJ Web Edition ;
; Revision Name                 ; CAP                                     ;
; Top-level Entity Name         ; RS_decode                               ;
; Family                        ; Stratix II                              ;
; Device                        ; EP2S15F484C3                            ;
; Timing Models                 ; Final                                   ;
; Logic utilization             ; < 1 %                                   ;
;     Combinational ALUTs       ; 16 / 12,480 ( < 1 % )                   ;
;     Dedicated logic registers ; 0 / 12,480 ( 0 % )                      ;
; Total registers               ; 0                                       ;
; Total pins                    ; 47 / 343 ( 14 % )                       ;
; Total virtual pins            ; 0                                       ;
; Total block memory bits       ; 0 / 419,328 ( 0 % )                     ;
; DSP block 9-bit elements      ; 0 / 96 ( 0 % )                          ;
<<<<<<< HEAD
=======
; Fitter Status                 ; Successful - Sat Jul 11 16:27:05 2020   ;
; Quartus II Version            ; 9.0 Build 132 02/25/2009 SJ Web Edition ;
; Revision Name                 ; CAP                                     ;
; Top-level Entity Name         ; ALU                                     ;
; Family                        ; Stratix II                              ;
; Device                        ; EP2S15F484C3                            ;
; Timing Models                 ; Final                                   ;
; Logic utilization             ; 16 %                                    ;
;     Combinational ALUTs       ; 1,752 / 12,480 ( 14 % )                 ;
;     Dedicated logic registers ; 64 / 12,480 ( < 1 % )                   ;
; Total registers               ; 64                                      ;
; Total pins                    ; 101 / 343 ( 29 % )                      ;
; Total virtual pins            ; 0                                       ;
; Total block memory bits       ; 0 / 419,328 ( 0 % )                     ;
; DSP block 9-bit elements      ; 8 / 96 ( 8 % )                          ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
>>>>>>> parent of 84b2708... data_mem
; Total PLLs                    ; 0 / 6 ( 0 % )                           ;
; Total DLLs                    ; 0 / 2 ( 0 % )                           ;
+-------------------------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; AUTO                           ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                            ; Off                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                       ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
<<<<<<< HEAD
<<<<<<< HEAD
; Number detected on machine ; 2      ;
=======
; Number detected on machine ; 4      ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
; Number detected on machine ; 2      ;
>>>>>>> parent of 84b2708... data_mem
; Maximum allowed            ; 1      ;
+----------------------------+--------+


<<<<<<< HEAD
<<<<<<< HEAD
=======
>>>>>>> parent of 84b2708... data_mem
+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+-----------------+-------------------------------+
; Pin Name        ; Reason                        ;
+-----------------+-------------------------------+
; Rdest[4]        ; Incomplete set of assignments ;
; Rdest[3]        ; Incomplete set of assignments ;
; Rdest[2]        ; Incomplete set of assignments ;
; Rdest[1]        ; Incomplete set of assignments ;
; Rdest[0]        ; Incomplete set of assignments ;
; instruction[27] ; Incomplete set of assignments ;
; instruction[10] ; Incomplete set of assignments ;
; instruction[9]  ; Incomplete set of assignments ;
; instruction[8]  ; Incomplete set of assignments ;
; instruction[7]  ; Incomplete set of assignments ;
; instruction[6]  ; Incomplete set of assignments ;
; instruction[5]  ; Incomplete set of assignments ;
; instruction[4]  ; Incomplete set of assignments ;
; instruction[3]  ; Incomplete set of assignments ;
; instruction[2]  ; Incomplete set of assignments ;
; instruction[1]  ; Incomplete set of assignments ;
; instruction[0]  ; Incomplete set of assignments ;
; RS1[4]          ; Incomplete set of assignments ;
; RS1[3]          ; Incomplete set of assignments ;
; RS1[2]          ; Incomplete set of assignments ;
; RS1[1]          ; Incomplete set of assignments ;
; RS1[0]          ; Incomplete set of assignments ;
; RS2[4]          ; Incomplete set of assignments ;
; RS2[3]          ; Incomplete set of assignments ;
; RS2[2]          ; Incomplete set of assignments ;
; RS2[1]          ; Incomplete set of assignments ;
; RS2[0]          ; Incomplete set of assignments ;
; instruction[29] ; Incomplete set of assignments ;
; instruction[30] ; Incomplete set of assignments ;
; instruction[31] ; Incomplete set of assignments ;
; instruction[26] ; Incomplete set of assignments ;
; instruction[28] ; Incomplete set of assignments ;
; instruction[25] ; Incomplete set of assignments ;
; instruction[24] ; Incomplete set of assignments ;
; instruction[23] ; Incomplete set of assignments ;
; instruction[22] ; Incomplete set of assignments ;
; instruction[21] ; Incomplete set of assignments ;
; instruction[20] ; Incomplete set of assignments ;
; instruction[19] ; Incomplete set of assignments ;
; instruction[18] ; Incomplete set of assignments ;
; instruction[17] ; Incomplete set of assignments ;
; instruction[16] ; Incomplete set of assignments ;
; instruction[15] ; Incomplete set of assignments ;
; instruction[14] ; Incomplete set of assignments ;
; instruction[13] ; Incomplete set of assignments ;
; instruction[12] ; Incomplete set of assignments ;
; instruction[11] ; Incomplete set of assignments ;
+-----------------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+-------------------------+--------------------+
; Type                    ; Value              ;
+-------------------------+--------------------+
; Placement               ;                    ;
;     -- Requested        ; 0 / 63 ( 0.00 % )  ;
;     -- Achieved         ; 0 / 63 ( 0.00 % )  ;
;                         ;                    ;
; Routing (by Connection) ;                    ;
;     -- Requested        ; 0 / 0 ( 0.00 % )   ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )   ;
+-------------------------+--------------------+
<<<<<<< HEAD
=======
+-------------------------------------------+
; I/O Assignment Warnings                   ;
+-----------+-------------------------------+
; Pin Name  ; Reason                        ;
+-----------+-------------------------------+
; S[31]     ; Incomplete set of assignments ;
; S[30]     ; Incomplete set of assignments ;
; S[29]     ; Incomplete set of assignments ;
; S[28]     ; Incomplete set of assignments ;
; S[27]     ; Incomplete set of assignments ;
; S[26]     ; Incomplete set of assignments ;
; S[25]     ; Incomplete set of assignments ;
; S[24]     ; Incomplete set of assignments ;
; S[23]     ; Incomplete set of assignments ;
; S[22]     ; Incomplete set of assignments ;
; S[21]     ; Incomplete set of assignments ;
; S[20]     ; Incomplete set of assignments ;
; S[19]     ; Incomplete set of assignments ;
; S[18]     ; Incomplete set of assignments ;
; S[17]     ; Incomplete set of assignments ;
; S[16]     ; Incomplete set of assignments ;
; S[15]     ; Incomplete set of assignments ;
; S[14]     ; Incomplete set of assignments ;
; S[13]     ; Incomplete set of assignments ;
; S[12]     ; Incomplete set of assignments ;
; S[11]     ; Incomplete set of assignments ;
; S[10]     ; Incomplete set of assignments ;
; S[9]      ; Incomplete set of assignments ;
; S[8]      ; Incomplete set of assignments ;
; S[7]      ; Incomplete set of assignments ;
; S[6]      ; Incomplete set of assignments ;
; S[5]      ; Incomplete set of assignments ;
; S[4]      ; Incomplete set of assignments ;
; S[3]      ; Incomplete set of assignments ;
; S[2]      ; Incomplete set of assignments ;
; S[1]      ; Incomplete set of assignments ;
; S[0]      ; Incomplete set of assignments ;
; select[3] ; Incomplete set of assignments ;
; select[0] ; Incomplete set of assignments ;
; select[1] ; Incomplete set of assignments ;
; select[2] ; Incomplete set of assignments ;
; A[31]     ; Incomplete set of assignments ;
; clk       ; Incomplete set of assignments ;
; B[31]     ; Incomplete set of assignments ;
; A[30]     ; Incomplete set of assignments ;
; B[30]     ; Incomplete set of assignments ;
; A[29]     ; Incomplete set of assignments ;
; B[29]     ; Incomplete set of assignments ;
; A[28]     ; Incomplete set of assignments ;
; B[28]     ; Incomplete set of assignments ;
; A[27]     ; Incomplete set of assignments ;
; B[27]     ; Incomplete set of assignments ;
; A[26]     ; Incomplete set of assignments ;
; B[26]     ; Incomplete set of assignments ;
; A[25]     ; Incomplete set of assignments ;
; B[25]     ; Incomplete set of assignments ;
; A[24]     ; Incomplete set of assignments ;
; B[24]     ; Incomplete set of assignments ;
; A[23]     ; Incomplete set of assignments ;
; B[23]     ; Incomplete set of assignments ;
; A[22]     ; Incomplete set of assignments ;
; B[22]     ; Incomplete set of assignments ;
; A[21]     ; Incomplete set of assignments ;
; B[21]     ; Incomplete set of assignments ;
; A[20]     ; Incomplete set of assignments ;
; B[20]     ; Incomplete set of assignments ;
; A[19]     ; Incomplete set of assignments ;
; B[19]     ; Incomplete set of assignments ;
; A[18]     ; Incomplete set of assignments ;
; B[18]     ; Incomplete set of assignments ;
; A[17]     ; Incomplete set of assignments ;
; B[17]     ; Incomplete set of assignments ;
; A[16]     ; Incomplete set of assignments ;
; B[16]     ; Incomplete set of assignments ;
; A[15]     ; Incomplete set of assignments ;
; B[15]     ; Incomplete set of assignments ;
; A[14]     ; Incomplete set of assignments ;
; B[14]     ; Incomplete set of assignments ;
; A[13]     ; Incomplete set of assignments ;
; B[13]     ; Incomplete set of assignments ;
; A[12]     ; Incomplete set of assignments ;
; B[12]     ; Incomplete set of assignments ;
; A[11]     ; Incomplete set of assignments ;
; B[11]     ; Incomplete set of assignments ;
; A[10]     ; Incomplete set of assignments ;
; B[10]     ; Incomplete set of assignments ;
; A[9]      ; Incomplete set of assignments ;
; B[9]      ; Incomplete set of assignments ;
; A[8]      ; Incomplete set of assignments ;
; B[8]      ; Incomplete set of assignments ;
; A[7]      ; Incomplete set of assignments ;
; B[7]      ; Incomplete set of assignments ;
; A[6]      ; Incomplete set of assignments ;
; B[6]      ; Incomplete set of assignments ;
; A[5]      ; Incomplete set of assignments ;
; B[5]      ; Incomplete set of assignments ;
; A[4]      ; Incomplete set of assignments ;
; B[4]      ; Incomplete set of assignments ;
; A[3]      ; Incomplete set of assignments ;
; B[3]      ; Incomplete set of assignments ;
; A[2]      ; Incomplete set of assignments ;
; B[2]      ; Incomplete set of assignments ;
; A[1]      ; Incomplete set of assignments ;
; B[1]      ; Incomplete set of assignments ;
; A[0]      ; Incomplete set of assignments ;
; B[0]      ; Incomplete set of assignments ;
+-----------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                           ;
+--------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                   ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                           ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------+------------------+-----------------------+
; ff:inst4|lpm_ff:lpm_ff_component|dffs[0]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[0]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[0]~_Duplicate_1                      ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[0]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[0]~_Duplicate_2                      ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[1]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[1]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[1]~_Duplicate_1                      ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[1]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[1]~_Duplicate_2                      ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[2]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[2]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[2]~_Duplicate_1                      ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[2]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[2]~_Duplicate_2                      ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[3]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[3]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[3]~_Duplicate_1                      ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[3]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[3]~_Duplicate_2                      ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[4]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[4]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[4]~_Duplicate_1                      ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[4]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[4]~_Duplicate_2                      ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[5]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[5]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[5]~_Duplicate_1                      ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[5]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[5]~_Duplicate_2                      ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[6]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[6]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[6]~_Duplicate_1                      ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[6]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[6]~_Duplicate_2                      ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[7]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[7]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[7]~_Duplicate_1                      ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[7]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[7]~_Duplicate_2                      ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[8]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[8]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[8]~_Duplicate_1                      ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[8]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[8]~_Duplicate_2                      ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[9]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[9]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[9]~_Duplicate_1                      ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[9]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[9]~_Duplicate_2                      ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[10]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[10]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[10]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[10]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[10]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[11]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[11]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[11]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[11]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[11]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[12]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[12]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[12]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[12]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[12]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[13]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[13]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[13]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[13]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[13]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[14]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[14]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[14]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[14]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[14]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[15]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[15]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[15]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[15]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[15]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[16]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[16]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[16]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[16]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[16]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[16]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[17]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[17]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[17]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[17]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[17]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[17]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[18]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[18]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[18]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[18]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[18]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[18]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[19]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[19]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[19]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[19]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[19]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[19]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[20]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[20]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[20]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[20]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[20]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[20]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[21]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[21]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[21]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[21]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[21]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[21]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[22]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[22]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[22]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[22]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[22]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[22]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[23]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[23]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[23]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[23]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[23]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[23]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[24]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[24]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[24]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[24]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[24]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[24]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[25]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[25]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[25]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[25]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[25]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[25]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[26]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[26]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[26]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[26]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[26]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[26]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[27]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[27]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[27]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[27]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[27]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[27]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[28]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[28]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[28]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[28]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[28]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[28]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[29]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[29]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[29]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[29]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[29]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[29]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[30]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[30]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[30]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[30]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[30]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[30]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[31]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[31]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[31]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[31]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[31]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst4|lpm_ff:lpm_ff_component|dffs[31]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[0]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[0]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[0]~_Duplicate_1                      ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[0]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[0]~_Duplicate_2                      ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[1]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[1]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[1]~_Duplicate_1                      ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[1]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[1]~_Duplicate_2                      ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[2]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[2]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[2]~_Duplicate_1                      ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[2]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[2]~_Duplicate_2                      ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[3]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[3]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[3]~_Duplicate_1                      ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[3]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[3]~_Duplicate_2                      ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[4]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[4]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[4]~_Duplicate_1                      ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[4]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[4]~_Duplicate_2                      ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[5]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[5]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[5]~_Duplicate_1                      ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[5]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[5]~_Duplicate_2                      ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[6]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[6]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[6]~_Duplicate_1                      ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[6]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[6]~_Duplicate_2                      ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[7]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[7]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[7]~_Duplicate_1                      ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[7]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[7]~_Duplicate_2                      ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[8]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[8]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[8]~_Duplicate_1                      ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[8]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[8]~_Duplicate_2                      ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[9]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[9]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[9]~_Duplicate_1                      ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[9]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[9]~_Duplicate_2                      ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[10]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[10]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[10]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[10]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[10]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[11]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[11]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[11]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[11]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[11]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[12]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[12]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[12]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[12]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[12]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[13]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[13]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[13]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[13]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[13]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[14]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[14]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[14]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[14]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[14]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[15]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[15]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[15]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[15]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[15]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[16]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[16]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[16]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[16]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[16]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[16]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[17]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[17]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[17]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[17]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[17]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[17]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[18]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[18]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[18]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[18]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[18]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[18]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[19]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[19]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[19]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[19]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[19]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[19]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[20]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[20]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[20]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[20]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[20]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[20]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[21]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[21]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[21]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[21]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[21]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[21]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[22]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[22]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[22]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[22]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[22]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[22]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[23]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[23]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[23]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[23]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[23]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[23]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[24]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[24]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[24]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[24]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[24]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[24]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[25]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[25]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[25]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[25]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[25]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[25]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[26]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[26]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[26]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[26]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[26]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[26]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[27]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[27]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[27]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[27]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[27]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[27]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[28]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[28]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[28]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[28]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[28]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[28]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[29]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[29]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[29]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[29]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[29]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[29]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[30]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[30]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[30]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[30]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[30]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[30]~_Duplicate_2                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[31]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[31]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[31]~_Duplicate_1                     ; REGOUT           ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[31]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ; DATAB            ;                       ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[31]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; ff:inst6|lpm_ff:lpm_ff_component|dffs[31]~_Duplicate_2                     ; REGOUT           ;                       ;
+--------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Placement               ;                     ;
;     -- Requested        ; 0 / 1922 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 1922 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
>>>>>>> parent of 84b2708... data_mem


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
<<<<<<< HEAD
<<<<<<< HEAD
; Top            ; 63      ; 0                 ; N/A                     ; Source File       ;
=======
; Top            ; 1922    ; 0                 ; N/A                     ; Source File       ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
; Top            ; 63      ; 0                 ; N/A                     ; Source File       ;
>>>>>>> parent of 84b2708... data_mem
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
<<<<<<< HEAD
<<<<<<< HEAD
=======
>>>>>>> parent of 84b2708... data_mem
The pin-out file can be found in C:/Users/Masih/Desktop/CAP/FF_E_Hajabdolla/CAP/CAP.pin.


+-----------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                             ;
+-----------------------------------------------------------------------------------+-----------------------+
; Resource                                                                          ; Usage                 ;
+-----------------------------------------------------------------------------------+-----------------------+
; Combinational ALUTs                                                               ; 16 / 12,480 ( < 1 % ) ;
; Dedicated logic registers                                                         ; 0 / 12,480 ( 0 % )    ;
;                                                                                   ;                       ;
; Combinational ALUT usage by number of inputs                                      ;                       ;
;     -- 7 input functions                                                          ; 0                     ;
;     -- 6 input functions                                                          ; 5                     ;
;     -- 5 input functions                                                          ; 1                     ;
;     -- 4 input functions                                                          ; 0                     ;
;     -- <=3 input functions                                                        ; 10                    ;
;                                                                                   ;                       ;
; Combinational ALUTs by mode                                                       ;                       ;
;     -- normal mode                                                                ; 16                    ;
;     -- extended LUT mode                                                          ; 0                     ;
;     -- arithmetic mode                                                            ; 0                     ;
;     -- shared arithmetic mode                                                     ; 0                     ;
;                                                                                   ;                       ;
; Logic utilization                                                                 ; 17 / 12,480 ( < 1 % ) ;
;     -- Difficulty Clustering Design                                               ; Low                   ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 16                    ;
;         -- Combinational with no register                                         ; 16                    ;
;         -- Register only                                                          ; 0                     ;
;         -- Combinational with a register                                          ; 0                     ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; 0                     ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 1                     ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 0                     ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 1                     ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 0                     ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 0                     ;
;         -- Unavailable due to LAB input limits                                    ; 0                     ;
;                                                                                   ;                       ;
; Total registers*                                                                  ; 0 / 14,410 ( 0 % )    ;
;     -- Dedicated logic registers                                                  ; 0 / 12,480 ( 0 % )    ;
;     -- I/O registers                                                              ; 0 / 1,930 ( 0 % )     ;
;                                                                                   ;                       ;
; ALMs:  partially or completely used                                               ; 9 / 6,240 ( < 1 % )   ;
;                                                                                   ;                       ;
; Total LABs:  partially or completely used                                         ; 2 / 780 ( < 1 % )     ;
;                                                                                   ;                       ;
; User inserted logic elements                                                      ; 0                     ;
; Virtual pins                                                                      ; 0                     ;
; I/O pins                                                                          ; 47 / 343 ( 14 % )     ;
;     -- Clock pins                                                                 ; 8 / 16 ( 50 % )       ;
; Global signals                                                                    ; 0                     ;
; M512s                                                                             ; 0 / 104 ( 0 % )       ;
; M4Ks                                                                              ; 0 / 78 ( 0 % )        ;
; Total block memory bits                                                           ; 0 / 419,328 ( 0 % )   ;
; Total block memory implementation bits                                            ; 0 / 419,328 ( 0 % )   ;
; DSP block 9-bit elements                                                          ; 0 / 96 ( 0 % )        ;
; PLLs                                                                              ; 0 / 6 ( 0 % )         ;
; Global clocks                                                                     ; 0 / 16 ( 0 % )        ;
; Regional clocks                                                                   ; 0 / 32 ( 0 % )        ;
; SERDES transmitters                                                               ; 0 / 38 ( 0 % )        ;
; SERDES receivers                                                                  ; 0 / 42 ( 0 % )        ;
; JTAGs                                                                             ; 0 / 1 ( 0 % )         ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )         ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )         ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )         ;
; Average interconnect usage (total/H/V)                                            ; 0% / 0% / 0%          ;
; Peak interconnect usage (total/H/V)                                               ; 0% / 0% / 0%          ;
; Maximum fan-out node                                                              ; inst5~0               ;
; Maximum fan-out                                                                   ; 10                    ;
; Highest non-global fan-out signal                                                 ; inst5~0               ;
; Highest non-global fan-out                                                        ; 10                    ;
; Total fan-out                                                                     ; 80                    ;
; Average fan-out                                                                   ; 1.25                  ;
+-----------------------------------------------------------------------------------+-----------------------+
<<<<<<< HEAD
=======
The pin-out file can be found in C:/Users/Lenovo/Desktop/CAP/FF_E_Hajabdolla/CAP/CAP.pin.


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                              ;
+-----------------------------------------------------------------------------------+--------------------------------------------------------+
; Resource                                                                          ; Usage                                                  ;
+-----------------------------------------------------------------------------------+--------------------------------------------------------+
; Combinational ALUTs                                                               ; 1,752 / 12,480 ( 14 % )                                ;
; Dedicated logic registers                                                         ; 64 / 12,480 ( < 1 % )                                  ;
;                                                                                   ;                                                        ;
; Combinational ALUT usage by number of inputs                                      ;                                                        ;
;     -- 7 input functions                                                          ; 9                                                      ;
;     -- 6 input functions                                                          ; 143                                                    ;
;     -- 5 input functions                                                          ; 418                                                    ;
;     -- 4 input functions                                                          ; 710                                                    ;
;     -- <=3 input functions                                                        ; 472                                                    ;
;                                                                                   ;                                                        ;
; Combinational ALUTs by mode                                                       ;                                                        ;
;     -- normal mode                                                                ; 1031                                                   ;
;     -- extended LUT mode                                                          ; 9                                                      ;
;     -- arithmetic mode                                                            ; 712                                                    ;
;     -- shared arithmetic mode                                                     ; 0                                                      ;
;                                                                                   ;                                                        ;
; Logic utilization                                                                 ; 1,962 / 12,480 ( 16 % )                                ;
;     -- Difficulty Clustering Design                                               ; Low                                                    ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 1752                                                   ;
;         -- Combinational with no register                                         ; 1688                                                   ;
;         -- Register only                                                          ; 0                                                      ;
;         -- Combinational with a register                                          ; 64                                                     ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; 0                                                      ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 210                                                    ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 9                                                      ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 143                                                    ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 9                                                      ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 20                                                     ;
;         -- Unavailable due to LAB input limits                                    ; 29                                                     ;
;                                                                                   ;                                                        ;
; Total registers*                                                                  ; 64 / 14,410 ( < 1 % )                                  ;
;     -- Dedicated logic registers                                                  ; 64 / 12,480 ( < 1 % )                                  ;
;     -- I/O registers                                                              ; 0 / 1,930 ( 0 % )                                      ;
;                                                                                   ;                                                        ;
; ALMs:  partially or completely used                                               ; 966 / 6,240 ( 15 % )                                   ;
;                                                                                   ;                                                        ;
; Total LABs:  partially or completely used                                         ; 131 / 780 ( 17 % )                                     ;
;                                                                                   ;                                                        ;
; User inserted logic elements                                                      ; 0                                                      ;
; Virtual pins                                                                      ; 0                                                      ;
; I/O pins                                                                          ; 101 / 343 ( 29 % )                                     ;
;     -- Clock pins                                                                 ; 13 / 16 ( 81 % )                                       ;
; Global signals                                                                    ; 1                                                      ;
; M512s                                                                             ; 0 / 104 ( 0 % )                                        ;
; M4Ks                                                                              ; 0 / 78 ( 0 % )                                         ;
; Total block memory bits                                                           ; 0 / 419,328 ( 0 % )                                    ;
; Total block memory implementation bits                                            ; 0 / 419,328 ( 0 % )                                    ;
; DSP block 9-bit elements                                                          ; 8 / 96 ( 8 % )                                         ;
; PLLs                                                                              ; 0 / 6 ( 0 % )                                          ;
; Global clocks                                                                     ; 1 / 16 ( 6 % )                                         ;
; Regional clocks                                                                   ; 0 / 32 ( 0 % )                                         ;
; SERDES transmitters                                                               ; 0 / 38 ( 0 % )                                         ;
; SERDES receivers                                                                  ; 0 / 42 ( 0 % )                                         ;
; JTAGs                                                                             ; 0 / 1 ( 0 % )                                          ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )                                          ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )                                          ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )                                          ;
; Average interconnect usage (total/H/V)                                            ; 5% / 5% / 6%                                           ;
; Peak interconnect usage (total/H/V)                                               ; 10% / 10% / 12%                                        ;
; Maximum fan-out node                                                              ; ff:inst6|lpm_ff:lpm_ff_component|dffs[31]~_Duplicate_2 ;
; Maximum fan-out                                                                   ; 448                                                    ;
; Highest non-global fan-out signal                                                 ; ff:inst6|lpm_ff:lpm_ff_component|dffs[31]~_Duplicate_2 ;
; Highest non-global fan-out                                                        ; 448                                                    ;
; Total fan-out                                                                     ; 7898                                                   ;
; Average fan-out                                                                   ; 4.10                                                   ;
+-----------------------------------------------------------------------------------+--------------------------------------------------------+
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
>>>>>>> parent of 84b2708... data_mem
*  Register count does not include registers inside block RAM or DSP blocks.



<<<<<<< HEAD
<<<<<<< HEAD
=======
>>>>>>> parent of 84b2708... data_mem
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                            ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; instruction[0]  ; D6    ; 4        ; 35           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[10] ; T16   ; 8        ; 2            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[11] ; AB13  ; 8        ; 18           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[12] ; Y8    ; 7        ; 29           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[13] ; A10   ; 9        ; 25           ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[14] ; B12   ; 4        ; 22           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[15] ; B10   ; 9        ; 25           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[16] ; U2    ; 6        ; 40           ; 5            ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[17] ; V12   ; 8        ; 17           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[18] ; C17   ; 3        ; 11           ; 27           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[19] ; H11   ; 3        ; 17           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[1]  ; R8    ; 6        ; 40           ; 3            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[20] ; A13   ; 3        ; 18           ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[21] ; C4    ; 4        ; 38           ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[22] ; D13   ; 3        ; 18           ; 27           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[23] ; N3    ; 6        ; 40           ; 10           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[24] ; C11   ; 4        ; 22           ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[25] ; K18   ; 2        ; 0            ; 19           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[26] ; C10   ; 9        ; 25           ; 27           ; 2           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[27] ; C21   ; 2        ; 0            ; 26           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[28] ; B8    ; 4        ; 26           ; 27           ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[29] ; W12   ; 8        ; 17           ; 0            ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[2]  ; V21   ; 1        ; 0            ; 3            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[30] ; D12   ; 3        ; 17           ; 27           ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[31] ; B13   ; 3        ; 18           ; 27           ; 3           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[3]  ; E1    ; 5        ; 40           ; 24           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[4]  ; P19   ; 1        ; 0            ; 8            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[5]  ; L7    ; 5        ; 40           ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[6]  ; V1    ; 6        ; 40           ; 3            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[7]  ; V18   ; 1        ; 0            ; 3            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[8]  ; F9    ; 4        ; 34           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; instruction[9]  ; F19   ; 2        ; 0            ; 24           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; RS1[0]   ; Y9    ; 10       ; 25           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; RS1[1]   ; AB8   ; 7        ; 26           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; RS1[2]   ; J2    ; 5        ; 40           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; RS1[3]   ; G12   ; 3        ; 17           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; RS1[4]   ; J20   ; 2        ; 0            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; RS2[0]   ; Y12   ; 8        ; 18           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; RS2[1]   ; A8    ; 4        ; 26           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; RS2[2]   ; AA12  ; 8        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; RS2[3]   ; Y10   ; 7        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; RS2[4]   ; J21   ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; Rdest[0] ; J3    ; 5        ; 40           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; Rdest[1] ; E11   ; 3        ; 17           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; Rdest[2] ; V11   ; 8        ; 17           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; Rdest[3] ; C13   ; 3        ; 18           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; Rdest[4] ; AA13  ; 8        ; 18           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
<<<<<<< HEAD
=======
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; A[0]      ; B8    ; 4        ; 26           ; 27           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[10]     ; E10   ; 4        ; 30           ; 27           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[11]     ; M20   ; 2        ; 0            ; 16           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[12]     ; E9    ; 4        ; 33           ; 27           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[13]     ; L2    ; 5        ; 40           ; 16           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[14]     ; K3    ; 5        ; 40           ; 18           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[15]     ; C8    ; 4        ; 29           ; 27           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[16]     ; K5    ; 5        ; 40           ; 19           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[17]     ; AA6   ; 7        ; 30           ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[18]     ; K8    ; 5        ; 40           ; 18           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[19]     ; M2    ; 5        ; 40           ; 16           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[1]      ; K19   ; 2        ; 0            ; 18           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[20]     ; W9    ; 10       ; 26           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[21]     ; K2    ; 5        ; 40           ; 17           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[22]     ; A5    ; 4        ; 31           ; 27           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[23]     ; A6    ; 4        ; 30           ; 27           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[24]     ; N1    ; 6        ; 40           ; 10           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[25]     ; B7    ; 4        ; 29           ; 27           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[26]     ; AA8   ; 7        ; 26           ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[27]     ; A7    ; 4        ; 29           ; 27           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[28]     ; AB6   ; 7        ; 30           ; 0            ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[29]     ; V9    ; 10       ; 26           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[2]      ; Y7    ; 7        ; 29           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[30]     ; D3    ; 4        ; 38           ; 27           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[31]     ; N4    ; 6        ; 40           ; 10           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[3]      ; G7    ; 4        ; 38           ; 27           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[4]      ; C12   ; 4        ; 22           ; 27           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[5]      ; Y8    ; 7        ; 29           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[6]      ; K15   ; 2        ; 0            ; 18           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[7]      ; L20   ; 2        ; 0            ; 16           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[8]      ; L8    ; 5        ; 40           ; 17           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; A[9]      ; C9    ; 9        ; 26           ; 27           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[0]      ; H9    ; 4        ; 33           ; 27           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[10]     ; K6    ; 5        ; 40           ; 19           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[11]     ; N2    ; 6        ; 40           ; 10           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[12]     ; E8    ; 4        ; 34           ; 27           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[13]     ; K22   ; 2        ; 0            ; 17           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[14]     ; K16   ; 2        ; 0            ; 18           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[15]     ; F9    ; 4        ; 34           ; 27           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[16]     ; P8    ; 6        ; 40           ; 7            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[17]     ; N3    ; 6        ; 40           ; 10           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[18]     ; Y5    ; 7        ; 31           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[19]     ; L3    ; 5        ; 40           ; 16           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[1]      ; T10   ; 7        ; 30           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[20]     ; L21   ; 2        ; 0            ; 16           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[21]     ; J2    ; 5        ; 40           ; 19           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[22]     ; J5    ; 5        ; 40           ; 20           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[23]     ; P2    ; 6        ; 40           ; 9            ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[24]     ; N19   ; 1        ; 0            ; 10           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[25]     ; N8    ; 6        ; 40           ; 9            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[26]     ; M21   ; 2        ; 0            ; 16           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[27]     ; M3    ; 5        ; 40           ; 16           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[28]     ; AA7   ; 7        ; 29           ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[29]     ; AA5   ; 7        ; 31           ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[2]      ; K7    ; 5        ; 40           ; 18           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[30]     ; J3    ; 5        ; 40           ; 19           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[31]     ; C7    ; 4        ; 29           ; 27           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[3]      ; A8    ; 4        ; 26           ; 27           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[4]      ; B10   ; 9        ; 25           ; 27           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[5]      ; H1    ; 5        ; 40           ; 20           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[6]      ; T8    ; 7        ; 35           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[7]      ; L15   ; 2        ; 0            ; 17           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[8]      ; E4    ; 5        ; 40           ; 26           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; B[9]      ; D10   ; 9        ; 25           ; 27           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clk       ; N20   ; 1        ; 0            ; 10           ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; select[0] ; AB10  ; 10       ; 25           ; 0            ; 3           ; 304                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; select[1] ; C13   ; 3        ; 18           ; 27           ; 1           ; 68                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; select[2] ; N7    ; 6        ; 40           ; 9            ; 1           ; 79                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; select[3] ; B6    ; 4        ; 30           ; 27           ; 0           ; 47                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                            ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; S[0]  ; P3    ; 6        ; 40           ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; S[10] ; R2    ; 6        ; 40           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; S[11] ; W10   ; 7        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; S[12] ; Y6    ; 7        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; S[13] ; K20   ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; S[14] ; B11   ; 4        ; 22           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; S[15] ; N16   ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; S[16] ; L16   ; 2        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; S[17] ; N22   ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; S[18] ; Y11   ; 7        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; S[19] ; V7    ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; S[1]  ; N15   ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; S[20] ; T9    ; 7        ; 34           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; S[21] ; K21   ; 2        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; S[22] ; V8    ; 7        ; 33           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; S[23] ; D8    ; 4        ; 34           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; S[24] ; U10   ; 7        ; 30           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; S[25] ; L7    ; 5        ; 40           ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; S[26] ; R1    ; 6        ; 40           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; S[27] ; C6    ; 4        ; 31           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; S[28] ; H6    ; 5        ; 40           ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; S[29] ; AB8   ; 7        ; 26           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; S[2]  ; C5    ; 4        ; 31           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; S[30] ; R9    ; 7        ; 34           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; S[31] ; B9    ; 9        ; 26           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; S[3]  ; V10   ; 7        ; 33           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; S[4]  ; Y10   ; 7        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; S[5]  ; K4    ; 5        ; 40           ; 18           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; S[6]  ; AB7   ; 7        ; 29           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; S[7]  ; A10   ; 9        ; 25           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; S[8]  ; U2    ; 6        ; 40           ; 5            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; S[9]  ; B5    ; 4        ; 31           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
>>>>>>> parent of 84b2708... data_mem


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
<<<<<<< HEAD
<<<<<<< HEAD
=======
>>>>>>> parent of 84b2708... data_mem
; 1        ; 3 / 40 ( 8 % )   ; 3.3V          ; --           ;
; 2        ; 5 / 44 ( 11 % )  ; 3.3V          ; --           ;
; 3        ; 10 / 50 ( 20 % ) ; 3.3V          ; --           ;
; 4        ; 7 / 35 ( 20 % )  ; 3.3V          ; --           ;
; 5        ; 4 / 44 ( 9 % )   ; 3.3V          ; --           ;
; 6        ; 4 / 40 ( 10 % )  ; 3.3V          ; --           ;
; 7        ; 3 / 34 ( 9 % )   ; 3.3V          ; --           ;
; 8        ; 8 / 43 ( 19 % )  ; 3.3V          ; --           ;
; 9        ; 3 / 6 ( 50 % )   ; 3.3V          ; --           ;
; 10       ; 1 / 6 ( 17 % )   ; 3.3V          ; --           ;
<<<<<<< HEAD
=======
; 1        ; 5 / 40 ( 13 % )  ; 3.3V          ; --           ;
; 2        ; 12 / 44 ( 27 % ) ; 3.3V          ; --           ;
; 3        ; 2 / 50 ( 4 % )   ; 3.3V          ; --           ;
; 4        ; 22 / 35 ( 63 % ) ; 3.3V          ; --           ;
; 5        ; 19 / 44 ( 43 % ) ; 3.3V          ; --           ;
; 6        ; 12 / 40 ( 30 % ) ; 3.3V          ; --           ;
; 7        ; 22 / 34 ( 65 % ) ; 3.3V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
; 9        ; 5 / 6 ( 83 % )   ; 3.3V          ; --           ;
; 10       ; 3 / 6 ( 50 % )   ; 3.3V          ; --           ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
>>>>>>> parent of 84b2708... data_mem
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                       ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; TEMPDIODEp               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 277        ; 4        ; ^MSEL3                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
<<<<<<< HEAD
<<<<<<< HEAD
=======
>>>>>>> parent of 84b2708... data_mem
; A5       ; 307        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 311        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 315        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 318        ; 4        ; RS2[1]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A10      ; 323        ; 9        ; instruction[13]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A13      ; 329        ; 3        ; instruction[20]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
<<<<<<< HEAD
=======
; A5       ; 307        ; 4        ; A[22]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 311        ; 4        ; A[23]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 315        ; 4        ; A[27]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 318        ; 4        ; B[3]                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A10      ; 323        ; 9        ; S[7]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A13      ; 329        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
>>>>>>> parent of 84b2708... data_mem
; A14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A15      ; 343        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 347        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 351        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 350        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 375        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A21      ; 383        ; 3        ; ^nCE                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 191        ; 7        ; ^nCEO                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA4      ; 181        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
<<<<<<< HEAD
<<<<<<< HEAD
=======
>>>>>>> parent of 84b2708... data_mem
; AA5      ; 163        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 159        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 155        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 151        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 144        ; 10       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 147        ; 10       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 141        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 138        ; 8        ; RS2[2]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 137        ; 8        ; Rdest[4]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
<<<<<<< HEAD
=======
; AA5      ; 163        ; 7        ; B[29]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA6      ; 159        ; 7        ; A[17]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA7      ; 155        ; 7        ; B[28]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA8      ; 151        ; 7        ; A[26]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA9      ; 144        ; 10       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 147        ; 10       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 141        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 138        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 137        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
>>>>>>> parent of 84b2708... data_mem
; AA14     ;            ; 8        ; VREFB8                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AA15     ; 127        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 123        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 119        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 115        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 85         ; 8        ; #TCK                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ; 86         ; 8        ; #TMS                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 190        ; 7        ; ^nIO_PULLUP              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB3      ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ; 161        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
<<<<<<< HEAD
<<<<<<< HEAD
=======
>>>>>>> parent of 84b2708... data_mem
; AB6      ; 157        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 153        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 150        ; 7        ; RS1[1]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB9      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB10     ; 145        ; 10       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB12     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB13     ; 139        ; 8        ; instruction[11]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
<<<<<<< HEAD
=======
; AB6      ; 157        ; 7        ; A[28]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB7      ; 153        ; 7        ; S[6]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB8      ; 150        ; 7        ; S[29]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB9      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB10     ; 145        ; 10       ; select[0]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB12     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB13     ; 139        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
>>>>>>> parent of 84b2708... data_mem
; AB14     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB15     ; 125        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 124        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 117        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 118        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 87         ; 8        ; #TRST                    ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB21     ; 84         ; 8        ; #TDI                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 276        ; 4        ; #TDO                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ; 279        ; 4        ; ^MSEL2                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
<<<<<<< HEAD
<<<<<<< HEAD
=======
>>>>>>> parent of 84b2708... data_mem
; B5       ; 305        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 309        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 313        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 317        ; 4        ; instruction[28]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 320        ; 9        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 321        ; 9        ; instruction[15]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 327        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 328        ; 4        ; instruction[14]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 331        ; 3        ; instruction[31]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
<<<<<<< HEAD
=======
; B5       ; 305        ; 4        ; S[9]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 309        ; 4        ; select[3]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 313        ; 4        ; A[25]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 317        ; 4        ; A[0]                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 320        ; 9        ; S[31]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 321        ; 9        ; B[4]                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 327        ; 4        ; S[14]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 328        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 331        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
>>>>>>> parent of 84b2708... data_mem
; B14      ;            ; 3        ; VREFB3                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 341        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 345        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 349        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 353        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 377        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 381        ; 3        ; ^nSTATUS                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 275        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 273        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ;            ;          ; TEMPDIODEn               ;        ;              ;         ; --         ;                 ; --       ; --           ;
<<<<<<< HEAD
<<<<<<< HEAD
=======
>>>>>>> parent of 84b2708... data_mem
; C4       ; 285        ; 4        ; instruction[21]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C5       ; 306        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 308        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 316        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 314        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 319        ; 9        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 324        ; 9        ; instruction[26]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 325        ; 4        ; instruction[24]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 326        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 330        ; 3        ; Rdest[3]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 354        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 342        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 344        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 352        ; 3        ; instruction[18]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ; 355        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 369        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ; 384        ; 3        ; ^CONF_DONE               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C21      ; 2          ; 2        ; instruction[27]          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C22      ; 0          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 271        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 269        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 287        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D4       ; 278        ; 4        ; ^MSEL1                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 283        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 293        ; 4        ; instruction[0]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ;            ; 4        ; VREFB4                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 297        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ;            ; 4        ; VREFB4                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D10      ; 322        ; 9        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 337        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 333        ; 3        ; instruction[30]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 332        ; 3        ; instruction[22]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
<<<<<<< HEAD
=======
; C4       ; 285        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 306        ; 4        ; S[2]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C6       ; 308        ; 4        ; S[27]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ; 316        ; 4        ; B[31]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 314        ; 4        ; A[15]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 319        ; 9        ; A[9]                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 324        ; 9        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 325        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 326        ; 4        ; A[4]                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 330        ; 3        ; select[1]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 354        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 342        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 344        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 352        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 355        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 369        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ; 384        ; 3        ; ^CONF_DONE               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C21      ; 2          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 0          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 271        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 269        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 287        ; 4        ; A[30]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D4       ; 278        ; 4        ; ^MSEL1                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 283        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 293        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ;            ; 4        ; VREFB4                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 297        ; 4        ; S[23]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ;            ; 4        ; VREFB4                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D10      ; 322        ; 9        ; B[9]                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 337        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 333        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 332        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
>>>>>>> parent of 84b2708... data_mem
; D14      ; 356        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 361        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ;            ; 3        ; VREFB3                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D17      ; 373        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 379        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 382        ; 3        ; ^DCLK                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D20      ; 371        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 6          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 4          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
<<<<<<< HEAD
<<<<<<< HEAD
=======
>>>>>>> parent of 84b2708... data_mem
; E1       ; 267        ; 5        ; instruction[3]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 265        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 274        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 272        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 280        ; 4        ; ^MSEL0                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 281        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 289        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 298        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 312        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 335        ; 3        ; Rdest[1]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
<<<<<<< HEAD
=======
; E1       ; 267        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 265        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 274        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 272        ; 5        ; B[8]                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E5       ; 280        ; 4        ; ^MSEL0                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 281        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 289        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 298        ; 4        ; B[12]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 301        ; 4        ; A[12]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 312        ; 4        ; A[10]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 335        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
>>>>>>> parent of 84b2708... data_mem
; E12      ; 339        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 338        ; 3        ; ~DATA0~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 357        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 365        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ; 374        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E17      ; 376        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E18      ; 380        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ; 3          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 1          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 10         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 8          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 263        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 261        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ;            ; 5        ; VREFB5                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ; 270        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ; 268        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ; 288        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F7       ; 296        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 294        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
<<<<<<< HEAD
<<<<<<< HEAD
; F9       ; 300        ; 4        ; instruction[8]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
=======
; F9       ; 300        ; 4        ; B[15]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
; F9       ; 300        ; 4        ; instruction[8]           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
>>>>>>> parent of 84b2708... data_mem
; F10      ;            ;          ; GNDA_PLL5                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; GNDA_PLL5                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F12      ;            ;          ; VCCA_PLL5                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F13      ; 346        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 358        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 367        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 362        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 378        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ;            ; 2        ; VREFB2                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
<<<<<<< HEAD
<<<<<<< HEAD
; F19      ; 11         ; 2        ; instruction[9]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
=======
; F19      ; 11         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
; F19      ; 11         ; 2        ; instruction[9]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
>>>>>>> parent of 84b2708... data_mem
; F20      ; 9          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 14         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 12         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 255        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 253        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 262        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 260        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 266        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 264        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
<<<<<<< HEAD
<<<<<<< HEAD
; G7       ; 286        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
=======
; G7       ; 286        ; 4        ; A[3]                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
; G7       ; 286        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
>>>>>>> parent of 84b2708... data_mem
; G8       ; 291        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ; 302        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ;            ; 9        ; VCC_PLL5_OUT             ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; VCCD_PLL5                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
<<<<<<< HEAD
<<<<<<< HEAD
; G12      ; 336        ; 3        ; RS1[3]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
=======
; G12      ; 336        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
; G12      ; 336        ; 3        ; RS1[3]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
>>>>>>> parent of 84b2708... data_mem
; G13      ; 348        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 359        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 366        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 370        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 7          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 5          ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ; 19         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G20      ; 17         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 22         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 20         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
<<<<<<< HEAD
<<<<<<< HEAD
; H1       ; 251        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
=======
; H1       ; 251        ; 5        ; B[5]                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
; H1       ; 251        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
>>>>>>> parent of 84b2708... data_mem
; H2       ; 249        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 259        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 257        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 254        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
<<<<<<< HEAD
<<<<<<< HEAD
=======
>>>>>>> parent of 84b2708... data_mem
; H6       ; 252        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 284        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H9       ; 304        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ;            ; 4        ; VCCPD4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H11      ; 334        ; 3        ; instruction[19]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
<<<<<<< HEAD
=======
; H6       ; 252        ; 5        ; S[28]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H7       ; 284        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H9       ; 304        ; 4        ; B[0]                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ;            ; 4        ; VCCPD4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H11      ; 334        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
>>>>>>> parent of 84b2708... data_mem
; H12      ; 340        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ; 3        ; VCCPD3                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H14      ; 360        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ; 368        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 15         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 13         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 18         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ; 16         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H21      ; 26         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ; 24         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
<<<<<<< HEAD
<<<<<<< HEAD
=======
>>>>>>> parent of 84b2708... data_mem
; J2       ; 247        ; 5        ; RS1[2]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 245        ; 5        ; Rdest[0]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ;            ; 5        ; VREFB5                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 250        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
<<<<<<< HEAD
=======
; J2       ; 247        ; 5        ; B[21]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 245        ; 5        ; B[30]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ;            ; 5        ; VREFB5                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 250        ; 5        ; B[22]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
>>>>>>> parent of 84b2708... data_mem
; J6       ; 248        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 258        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 256        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ; 364        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J16      ; 23         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J17      ; 21         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 27         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 25         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
<<<<<<< HEAD
<<<<<<< HEAD
=======
>>>>>>> parent of 84b2708... data_mem
; J20      ; 30         ; 2        ; RS1[4]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J21      ; 28         ; 2        ; RS2[4]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J22      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K1       ; 239        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 237        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 243        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 241        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 246        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 244        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 242        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 240        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
<<<<<<< HEAD
=======
; J20      ; 30         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 28         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K1       ; 239        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 237        ; 5        ; A[21]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ; 243        ; 5        ; A[14]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K4       ; 241        ; 5        ; S[5]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 246        ; 5        ; A[16]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 244        ; 5        ; B[10]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K7       ; 242        ; 5        ; B[2]                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K8       ; 240        ; 5        ; A[18]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
>>>>>>> parent of 84b2708... data_mem
; K9       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 2        ; VCCPD2                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
<<<<<<< HEAD
<<<<<<< HEAD
=======
>>>>>>> parent of 84b2708... data_mem
; K15      ; 35         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 33         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K17      ; 31         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K18      ; 29         ; 2        ; instruction[25]          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K19      ; 34         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ; 32         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 38         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 36         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 233        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 235        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ;            ;          ; GNDA_PLL4                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GNDA_PLL4                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCD_PLL4                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 238        ; 5        ; instruction[5]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L8       ; 236        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
<<<<<<< HEAD
=======
; K15      ; 35         ; 2        ; A[6]                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 33         ; 2        ; B[14]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K17      ; 31         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K18      ; 29         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 34         ; 2        ; A[1]                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K20      ; 32         ; 2        ; S[13]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K21      ; 38         ; 2        ; S[21]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K22      ; 36         ; 2        ; B[13]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 233        ; 5        ; A[13]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 235        ; 5        ; B[19]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ;            ;          ; GNDA_PLL4                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GNDA_PLL4                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCD_PLL4                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 238        ; 5        ; S[25]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L8       ; 236        ; 5        ; A[8]                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
>>>>>>> parent of 84b2708... data_mem
; L9       ;            ; 5        ; VCCPD5                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
<<<<<<< HEAD
<<<<<<< HEAD
=======
>>>>>>> parent of 84b2708... data_mem
; L15      ; 39         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 37         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L17      ;            ;          ; GNDA_PLL1                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GNDA_PLL1                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 2        ; VREFB2                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ; 40         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 42         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M2       ; 232        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 234        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
<<<<<<< HEAD
=======
; L15      ; 39         ; 2        ; B[7]                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 37         ; 2        ; S[16]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L17      ;            ;          ; GNDA_PLL1                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GNDA_PLL1                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 2        ; VREFB2                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ; 40         ; 2        ; A[7]                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L21      ; 42         ; 2        ; B[20]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L22      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M2       ; 232        ; 5        ; A[19]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 234        ; 5        ; B[27]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
>>>>>>> parent of 84b2708... data_mem
; M4       ;            ;          ; VCCA_PLL3                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; VCCD_PLL3                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; VCCA_PLL4                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCD_PLL1                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCA_PLL1                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; VCCD_PLL2                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCA_PLL2                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
<<<<<<< HEAD
<<<<<<< HEAD
=======
>>>>>>> parent of 84b2708... data_mem
; M20      ; 41         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M21      ; 43         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N1       ; 231        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 229        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 230        ; 6        ; instruction[23]          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N4       ; 228        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N5       ;            ;          ; GNDA_PLL3                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GNDA_PLL3                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 226        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N8       ; 224        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
<<<<<<< HEAD
=======
; M20      ; 41         ; 2        ; A[11]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M21      ; 43         ; 2        ; B[26]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M22      ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N1       ; 231        ; 6        ; A[24]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 229        ; 6        ; B[11]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 230        ; 6        ; B[17]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N4       ; 228        ; 6        ; A[31]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ;            ;          ; GNDA_PLL3                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GNDA_PLL3                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 226        ; 6        ; select[2]                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N8       ; 224        ; 6        ; B[25]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
>>>>>>> parent of 84b2708... data_mem
; N9       ;            ; 6        ; VCCPD6                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
<<<<<<< HEAD
<<<<<<< HEAD
=======
>>>>>>> parent of 84b2708... data_mem
; N15      ; 51         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 49         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N17      ;            ;          ; GNDA_PLL2                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GNDA_PLL2                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ; 47         ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N20      ; 45         ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N21      ; 46         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 44         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 227        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 225        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
<<<<<<< HEAD
=======
; N15      ; 51         ; 1        ; S[1]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 49         ; 1        ; S[15]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N17      ;            ;          ; GNDA_PLL2                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GNDA_PLL2                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ; 47         ; 1        ; B[24]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N20      ; 45         ; 1        ; clk                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N21      ; 46         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 44         ; 1        ; S[17]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 227        ; 6        ; B[23]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 225        ; 6        ; S[0]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
>>>>>>> parent of 84b2708... data_mem
; P4       ;            ; 6        ; VREFB6                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 222        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 220        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 218        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
<<<<<<< HEAD
<<<<<<< HEAD
; P8       ; 216        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
=======
; P8       ; 216        ; 6        ; B[16]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
; P8       ; 216        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
>>>>>>> parent of 84b2708... data_mem
; P9       ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ; 7        ; VCCPD7                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ;            ; 1        ; VCCPD1                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P16      ; 59         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P17      ; 57         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 55         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
<<<<<<< HEAD
<<<<<<< HEAD
=======
>>>>>>> parent of 84b2708... data_mem
; P19      ; 53         ; 1        ; instruction[4]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P20      ; 50         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P21      ; 48         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P22      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 223        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 221        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
<<<<<<< HEAD
=======
; P19      ; 53         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P20      ; 50         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P21      ; 48         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P22      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 223        ; 6        ; S[26]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ; 221        ; 6        ; S[10]                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
>>>>>>> parent of 84b2708... data_mem
; R3       ; 215        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 213        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 214        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 212        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 202        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
<<<<<<< HEAD
<<<<<<< HEAD
; R8       ; 200        ; 6        ; instruction[1]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R9       ; 168        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
=======
; R8       ; 200        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 168        ; 7        ; S[30]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
; R8       ; 200        ; 6        ; instruction[1]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R9       ; 168        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
>>>>>>> parent of 84b2708... data_mem
; R10      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R11      ;            ; 10       ; VCC_PLL6_OUT             ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCA_PLL6                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ; 8        ; VCCPD8                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R14      ; 106        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 89         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 83         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R17      ; 81         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 63         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 61         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ;            ; 1        ; VREFB1                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R21      ; 54         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 52         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 219        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 217        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 207        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 205        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ; 210        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 208        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 186        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
<<<<<<< HEAD
<<<<<<< HEAD
; T8       ; 172        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 170        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 156        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
=======
; T8       ; 172        ; 7        ; B[6]                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 170        ; 7        ; S[20]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 156        ; 7        ; B[1]                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
; T8       ; 172        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 170        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 156        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
>>>>>>> parent of 84b2708... data_mem
; T11      ;            ;          ; GNDA_PLL6                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GNDA_PLL6                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ; 120        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 108        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 98         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
<<<<<<< HEAD
<<<<<<< HEAD
; T16      ; 92         ; 8        ; instruction[10]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
=======
; T16      ; 92         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
; T16      ; 92         ; 8        ; instruction[10]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
>>>>>>> parent of 84b2708... data_mem
; T17      ; 67         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 65         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 66         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 64         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 58         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 56         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 211        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
<<<<<<< HEAD
<<<<<<< HEAD
; U2       ; 209        ; 6        ; instruction[16]          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
=======
; U2       ; 209        ; 6        ; S[8]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
; U2       ; 209        ; 6        ; instruction[16]          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
>>>>>>> parent of 84b2708... data_mem
; U3       ;            ; 6        ; VREFB6                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ; 206        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 204        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 179        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U7       ; 180        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U8       ; 173        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 171        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
<<<<<<< HEAD
<<<<<<< HEAD
; U10      ; 158        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
=======
; U10      ; 158        ; 7        ; S[24]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
; U10      ; 158        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
>>>>>>> parent of 84b2708... data_mem
; U11      ;            ;          ; VCCD_PLL6                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 130        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ; 112        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 103        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 99         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ; 94         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U17      ; 71         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U18      ; 69         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 70         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 68         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 62         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 60         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
<<<<<<< HEAD
<<<<<<< HEAD
; V1       ; 203        ; 6        ; instruction[6]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
=======
; V1       ; 203        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
; V1       ; 203        ; 6        ; instruction[6]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
>>>>>>> parent of 84b2708... data_mem
; V2       ; 201        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 198        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 196        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 188        ; 7        ; ^PORSEL                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ; 185        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
<<<<<<< HEAD
<<<<<<< HEAD
=======
>>>>>>> parent of 84b2708... data_mem
; V7       ; 175        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V8       ; 166        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 149        ; 10       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 165        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 132        ; 8        ; Rdest[2]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 134        ; 8        ; instruction[17]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
<<<<<<< HEAD
=======
; V7       ; 175        ; 7        ; S[19]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V8       ; 166        ; 7        ; S[22]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 149        ; 10       ; A[29]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 165        ; 7        ; S[3]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ; 132        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 134        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
>>>>>>> parent of 84b2708... data_mem
; V13      ; 114        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 105        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 97         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ; 93         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V17      ; 90         ; 8        ; ^VCCSEL                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
<<<<<<< HEAD
<<<<<<< HEAD
=======
>>>>>>> parent of 84b2708... data_mem
; V18      ; 75         ; 1        ; instruction[7]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V19      ; 73         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ;            ; 1        ; VREFB1                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 74         ; 1        ; instruction[2]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
<<<<<<< HEAD
=======
; V18      ; 75         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V19      ; 73         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ;            ; 1        ; VREFB1                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 74         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
>>>>>>> parent of 84b2708... data_mem
; V22      ; 72         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 199        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 197        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 194        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 192        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 182        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W6       ;            ; 7        ; VREFB7                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 177        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ;            ; 7        ; VREFB7                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
<<<<<<< HEAD
<<<<<<< HEAD
=======
>>>>>>> parent of 84b2708... data_mem
; W9       ; 148        ; 10       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ; 142        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 133        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 135        ; 8        ; instruction[29]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
<<<<<<< HEAD
=======
; W9       ; 148        ; 10       ; A[20]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W10      ; 142        ; 7        ; S[11]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W11      ; 133        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 135        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
>>>>>>> parent of 84b2708... data_mem
; W13      ; 128        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W14      ; 109        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 102        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 101        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 95         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ; 88         ; 8        ; ^nCONFIG                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ; 79         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W20      ; 77         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W21      ; 78         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 76         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 195        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 193        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 184        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y4       ; 189        ; 7        ; PLL_ENA                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
<<<<<<< HEAD
<<<<<<< HEAD
=======
>>>>>>> parent of 84b2708... data_mem
; Y5       ; 162        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 160        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 154        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ; 152        ; 7        ; instruction[12]          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y9       ; 146        ; 10       ; RS1[0]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y10      ; 140        ; 7        ; RS2[3]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ; 143        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 136        ; 8        ; RS2[0]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
<<<<<<< HEAD
=======
; Y5       ; 162        ; 7        ; B[18]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y6       ; 160        ; 7        ; S[12]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y7       ; 154        ; 7        ; A[2]                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y8       ; 152        ; 7        ; A[5]                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y9       ; 146        ; 10       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 140        ; 7        ; S[4]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ; 143        ; 7        ; S[18]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y12      ; 136        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
>>>>>>> parent of 84b2708... data_mem
; Y13      ; 131        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 110        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 126        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 121        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 116        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 113        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ;            ; 8        ; VREFB8                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ; 91         ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y21      ; 82         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 80         ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.
<<<<<<< HEAD


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; HyperTransport                   ; 0 pF  ; 100 Ohm (Differential)             ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.2-V HSTL                       ; 0 pF  ; Not Available                      ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; Differential 1.2-V HSTL          ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


<<<<<<< HEAD
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------+---------------------+-------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+----------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node        ; Combinational ALUTs ; ALMs  ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M512s ; M4Ks ; M-RAMs ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                        ; Library Name ;
;                                   ;                     ;       ;                           ;               ;                   ;       ;      ;        ;              ;         ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                            ;              ;
+-----------------------------------+---------------------+-------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+----------------------------------------------------------------------------+--------------+
; |RS_decode                        ; 16 (1)              ; 9 (1) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 47   ; 0            ; 16 (1)                         ; 0 (0)              ; 0 (0)                         ; |RS_decode                                                                 ; work         ;
;    |mux5x2x1:inst1|               ; 5 (0)               ; 3 (0) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 0 (0)              ; 0 (0)                         ; |RS_decode|mux5x2x1:inst1                                                  ; work         ;
;       |lpm_mux:lpm_mux_component| ; 5 (0)               ; 3 (0) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 0 (0)              ; 0 (0)                         ; |RS_decode|mux5x2x1:inst1|lpm_mux:lpm_mux_component                        ; work         ;
;          |mux_rnc:auto_generated| ; 5 (5)               ; 3 (3) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |RS_decode|mux5x2x1:inst1|lpm_mux:lpm_mux_component|mux_rnc:auto_generated ; work         ;
;    |mux5x2x1:inst2|               ; 5 (0)               ; 3 (0) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 0 (0)              ; 0 (0)                         ; |RS_decode|mux5x2x1:inst2                                                  ; work         ;
;       |lpm_mux:lpm_mux_component| ; 5 (0)               ; 3 (0) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 0 (0)              ; 0 (0)                         ; |RS_decode|mux5x2x1:inst2|lpm_mux:lpm_mux_component                        ; work         ;
;          |mux_rnc:auto_generated| ; 5 (5)               ; 3 (3) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |RS_decode|mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated ; work         ;
;    |mux5x2x1:inst|                ; 5 (0)               ; 3 (0) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 0 (0)              ; 0 (0)                         ; |RS_decode|mux5x2x1:inst                                                   ; work         ;
;       |lpm_mux:lpm_mux_component| ; 5 (0)               ; 3 (0) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 0 (0)              ; 0 (0)                         ; |RS_decode|mux5x2x1:inst|lpm_mux:lpm_mux_component                         ; work         ;
;          |mux_rnc:auto_generated| ; 5 (5)               ; 3 (3) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |RS_decode|mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated  ; work         ;
+-----------------------------------+---------------------+-------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+----------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                               ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+---------+----------+------------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ; DQS bus ; NDQS bus ; DQS output ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+---------+----------+------------+
; Rdest[4]        ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; Rdest[3]        ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; Rdest[2]        ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; Rdest[1]        ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; Rdest[0]        ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; instruction[27] ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[10] ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[9]  ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[8]  ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[7]  ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[6]  ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[5]  ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[4]  ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[3]  ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[2]  ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[1]  ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[0]  ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; RS1[4]          ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; RS1[3]          ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; RS1[2]          ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; RS1[1]          ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; RS1[0]          ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; RS2[4]          ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; RS2[3]          ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; RS2[2]          ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; RS2[1]          ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; RS2[0]          ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; instruction[29] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[30] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[31] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[26] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[28] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[25] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[24] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[23] ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[22] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[21] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[20] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[19] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[18] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[17] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[16] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[15] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[14] ; Input    ; 0             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[13] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[12] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[11] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+---------+----------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                              ;
+-----------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                           ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------+-------------------+---------+
; instruction[27]                                                                               ;                   ;         ;
; instruction[10]                                                                               ;                   ;         ;
; instruction[9]                                                                                ;                   ;         ;
; instruction[8]                                                                                ;                   ;         ;
; instruction[7]                                                                                ;                   ;         ;
; instruction[6]                                                                                ;                   ;         ;
; instruction[5]                                                                                ;                   ;         ;
; instruction[4]                                                                                ;                   ;         ;
; instruction[3]                                                                                ;                   ;         ;
; instruction[2]                                                                                ;                   ;         ;
; instruction[1]                                                                                ;                   ;         ;
; instruction[0]                                                                                ;                   ;         ;
; instruction[29]                                                                               ;                   ;         ;
;      - inst5~0                                                                                ; 0                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w4_n0_mux_dataout~1 ; 0                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w3_n0_mux_dataout~1 ; 0                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w2_n0_mux_dataout~1 ; 0                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w1_n0_mux_dataout~1 ; 0                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w0_n0_mux_dataout~1 ; 0                 ; 7       ;
; instruction[30]                                                                               ;                   ;         ;
;      - inst5~0                                                                                ; 0                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w4_n0_mux_dataout~1 ; 0                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w3_n0_mux_dataout~1 ; 0                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w2_n0_mux_dataout~1 ; 0                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w1_n0_mux_dataout~1 ; 0                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w0_n0_mux_dataout~1 ; 0                 ; 7       ;
; instruction[31]                                                                               ;                   ;         ;
;      - inst5~0                                                                                ; 0                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w4_n0_mux_dataout~1 ; 0                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w3_n0_mux_dataout~1 ; 0                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w2_n0_mux_dataout~1 ; 0                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w1_n0_mux_dataout~1 ; 0                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w0_n0_mux_dataout~1 ; 0                 ; 7       ;
; instruction[26]                                                                               ;                   ;         ;
;      - inst5~0                                                                                ; 1                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w4_n0_mux_dataout~1 ; 1                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w3_n0_mux_dataout~1 ; 1                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w2_n0_mux_dataout~1 ; 1                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w1_n0_mux_dataout~1 ; 1                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w0_n0_mux_dataout~1 ; 1                 ; 7       ;
; instruction[28]                                                                               ;                   ;         ;
;      - inst5~0                                                                                ; 1                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w4_n0_mux_dataout~1 ; 1                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w3_n0_mux_dataout~1 ; 1                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w2_n0_mux_dataout~1 ; 1                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w1_n0_mux_dataout~1 ; 1                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w0_n0_mux_dataout~1 ; 1                 ; 7       ;
; instruction[25]                                                                               ;                   ;         ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w4_n0_mux_dataout~1 ; 1                 ; 7       ;
;      - mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w4_n0_mux_dataout~2  ; 1                 ; 7       ;
; instruction[24]                                                                               ;                   ;         ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w3_n0_mux_dataout~1 ; 1                 ; 7       ;
;      - mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w3_n0_mux_dataout~2  ; 1                 ; 7       ;
; instruction[23]                                                                               ;                   ;         ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w2_n0_mux_dataout~1 ; 1                 ; 0       ;
;      - mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w2_n0_mux_dataout~2  ; 1                 ; 0       ;
; instruction[22]                                                                               ;                   ;         ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w1_n0_mux_dataout~1 ; 0                 ; 7       ;
;      - mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w1_n0_mux_dataout~2  ; 0                 ; 7       ;
; instruction[21]                                                                               ;                   ;         ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w0_n0_mux_dataout~1 ; 0                 ; 7       ;
;      - mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w0_n0_mux_dataout~2  ; 0                 ; 7       ;
; instruction[20]                                                                               ;                   ;         ;
;      - mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w4_n0_mux_dataout~2  ; 1                 ; 7       ;
;      - mux5x2x1:inst1|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w4_n0_mux_dataout~2 ; 1                 ; 7       ;
; instruction[19]                                                                               ;                   ;         ;
;      - mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w3_n0_mux_dataout~2  ; 0                 ; 7       ;
;      - mux5x2x1:inst1|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w3_n0_mux_dataout~2 ; 0                 ; 7       ;
; instruction[18]                                                                               ;                   ;         ;
;      - mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w2_n0_mux_dataout~2  ; 0                 ; 7       ;
;      - mux5x2x1:inst1|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w2_n0_mux_dataout~2 ; 0                 ; 7       ;
; instruction[17]                                                                               ;                   ;         ;
;      - mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w1_n0_mux_dataout~2  ; 0                 ; 7       ;
;      - mux5x2x1:inst1|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w1_n0_mux_dataout~2 ; 0                 ; 7       ;
; instruction[16]                                                                               ;                   ;         ;
;      - mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w0_n0_mux_dataout~2  ; 0                 ; 7       ;
;      - mux5x2x1:inst1|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w0_n0_mux_dataout~2 ; 0                 ; 7       ;
; instruction[15]                                                                               ;                   ;         ;
;      - mux5x2x1:inst1|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w4_n0_mux_dataout~2 ; 1                 ; 7       ;
; instruction[14]                                                                               ;                   ;         ;
; instruction[13]                                                                               ;                   ;         ;
;      - mux5x2x1:inst1|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w2_n0_mux_dataout~2 ; 0                 ; 7       ;
; instruction[12]                                                                               ;                   ;         ;
;      - mux5x2x1:inst1|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w1_n0_mux_dataout~2 ; 0                 ; 7       ;
; instruction[11]                                                                               ;                   ;         ;
;      - mux5x2x1:inst1|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w0_n0_mux_dataout~2 ; 0                 ; 7       ;
+-----------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                  ;
+----------------------------------------------------------------------------------------+---------+
; Name                                                                                   ; Fan-Out ;
+----------------------------------------------------------------------------------------+---------+
; inst5~0                                                                                ; 10      ;
; instruction[28]                                                                        ; 6       ;
; instruction[26]                                                                        ; 6       ;
; instruction[31]                                                                        ; 6       ;
; instruction[30]                                                                        ; 6       ;
; instruction[29]                                                                        ; 6       ;
; instruction[16]                                                                        ; 2       ;
; instruction[17]                                                                        ; 2       ;
; instruction[18]                                                                        ; 2       ;
; instruction[19]                                                                        ; 2       ;
; instruction[20]                                                                        ; 2       ;
; instruction[21]                                                                        ; 2       ;
; instruction[22]                                                                        ; 2       ;
; instruction[23]                                                                        ; 2       ;
; instruction[24]                                                                        ; 2       ;
; instruction[25]                                                                        ; 2       ;
; instruction[11]                                                                        ; 1       ;
; instruction[12]                                                                        ; 1       ;
; instruction[13]                                                                        ; 1       ;
; instruction[14]                                                                        ; 1       ;
; instruction[15]                                                                        ; 1       ;
; mux5x2x1:inst1|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w0_n0_mux_dataout~2 ; 1       ;
; mux5x2x1:inst1|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w1_n0_mux_dataout~2 ; 1       ;
; mux5x2x1:inst1|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w2_n0_mux_dataout~2 ; 1       ;
; mux5x2x1:inst1|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w3_n0_mux_dataout~2 ; 1       ;
; mux5x2x1:inst1|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w4_n0_mux_dataout~2 ; 1       ;
; mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w0_n0_mux_dataout~2  ; 1       ;
; mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w1_n0_mux_dataout~2  ; 1       ;
; mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w2_n0_mux_dataout~2  ; 1       ;
; mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w3_n0_mux_dataout~2  ; 1       ;
; mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w4_n0_mux_dataout~2  ; 1       ;
; mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w0_n0_mux_dataout~1 ; 1       ;
; mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w1_n0_mux_dataout~1 ; 1       ;
; mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w2_n0_mux_dataout~1 ; 1       ;
; mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w3_n0_mux_dataout~1 ; 1       ;
; mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w4_n0_mux_dataout~1 ; 1       ;
+----------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------+
; Interconnect Usage Summary                                        ;
+-------------------------------------------+-----------------------+
; Interconnect Resource Type                ; Usage                 ;
+-------------------------------------------+-----------------------+
; Block interconnects                       ; 38 / 51,960 ( < 1 % ) ;
; C16 interconnects                         ; 20 / 1,680 ( 1 % )    ;
; C4 interconnects                          ; 62 / 38,400 ( < 1 % ) ;
; DPA clocks                                ; 0 / 4 ( 0 % )         ;
; DQS bus muxes                             ; 0 / 18 ( 0 % )        ;
; DQS-18 I/O buses                          ; 0 / 4 ( 0 % )         ;
; DQS-4 I/O buses                           ; 0 / 18 ( 0 % )        ;
; DQS-9 I/O buses                           ; 0 / 8 ( 0 % )         ;
; Differential I/O clocks                   ; 0 / 32 ( 0 % )        ;
; Direct links                              ; 0 / 51,960 ( 0 % )    ;
; Global clocks                             ; 0 / 16 ( 0 % )        ;
; Local interconnects                       ; 1 / 12,480 ( < 1 % )  ;
; NDQS bus muxes                            ; 0 / 18 ( 0 % )        ;
; NDQS-18 I/O buses                         ; 0 / 4 ( 0 % )         ;
; NDQS-4 I/O buses                          ; 0 / 18 ( 0 % )        ;
; NDQS-9 I/O buses                          ; 0 / 8 ( 0 % )         ;
; PLL transmitter or receiver load enables  ; 0 / 8 ( 0 % )         ;
; PLL transmitter or receiver synch. clocks ; 0 / 8 ( 0 % )         ;
; R24 interconnects                         ; 7 / 1,664 ( < 1 % )   ;
; R24/C16 interconnect drivers              ; 7 / 4,160 ( < 1 % )   ;
; R4 interconnects                          ; 37 / 59,488 ( < 1 % ) ;
; Regional clocks                           ; 0 / 32 ( 0 % )        ;
+-------------------------------------------+-----------------------+


+----------------------------------------------------------------+
; LAB Logic Elements                                             ;
+----------------------------------+-----------------------------+
; Number of ALMs  (Average = 4.50) ; Number of LABs  (Total = 2) ;
+----------------------------------+-----------------------------+
; 1                                ; 1                           ;
; 2                                ; 0                           ;
; 3                                ; 0                           ;
; 4                                ; 0                           ;
; 5                                ; 0                           ;
; 6                                ; 0                           ;
; 7                                ; 0                           ;
; 8                                ; 1                           ;
+----------------------------------+-----------------------------+


+---------------------------------------------------------------------------+
; LAB Signals Sourced                                                       ;
+---------------------------------------------+-----------------------------+
; Number of Signals Sourced  (Average = 8.00) ; Number of LABs  (Total = 2) ;
+---------------------------------------------+-----------------------------+
; 0                                           ; 0                           ;
; 1                                           ; 1                           ;
; 2                                           ; 0                           ;
; 3                                           ; 0                           ;
; 4                                           ; 0                           ;
; 5                                           ; 0                           ;
; 6                                           ; 0                           ;
; 7                                           ; 0                           ;
; 8                                           ; 0                           ;
; 9                                           ; 0                           ;
; 10                                          ; 0                           ;
; 11                                          ; 0                           ;
; 12                                          ; 0                           ;
; 13                                          ; 0                           ;
; 14                                          ; 0                           ;
; 15                                          ; 1                           ;
+---------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                       ;
+-------------------------------------------------+-----------------------------+
; Number of Signals Sourced Out  (Average = 8.00) ; Number of LABs  (Total = 2) ;
+-------------------------------------------------+-----------------------------+
; 0                                               ; 0                           ;
; 1                                               ; 1                           ;
; 2                                               ; 0                           ;
; 3                                               ; 0                           ;
; 4                                               ; 0                           ;
; 5                                               ; 0                           ;
; 6                                               ; 0                           ;
; 7                                               ; 0                           ;
; 8                                               ; 0                           ;
; 9                                               ; 0                           ;
; 10                                              ; 0                           ;
; 11                                              ; 0                           ;
; 12                                              ; 0                           ;
; 13                                              ; 0                           ;
; 14                                              ; 0                           ;
; 15                                              ; 1                           ;
+-------------------------------------------------+-----------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+----------------------------------------------+-----------------------------+
; Number of Distinct Inputs  (Average = 11.00) ; Number of LABs  (Total = 2) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 0                           ;
; 1                                            ; 0                           ;
; 2                                            ; 0                           ;
; 3                                            ; 1                           ;
; 4                                            ; 0                           ;
; 5                                            ; 0                           ;
; 6                                            ; 0                           ;
; 7                                            ; 0                           ;
; 8                                            ; 0                           ;
; 9                                            ; 0                           ;
; 10                                           ; 0                           ;
; 11                                           ; 0                           ;
; 12                                           ; 0                           ;
; 13                                           ; 0                           ;
; 14                                           ; 0                           ;
; 15                                           ; 0                           ;
; 16                                           ; 0                           ;
; 17                                           ; 0                           ;
; 18                                           ; 0                           ;
; 19                                           ; 1                           ;
+----------------------------------------------+-----------------------------+
=======
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------+---------------------+-----------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Combinational ALUTs ; ALMs      ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M512s ; M4Ks ; M-RAMs ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                                                                              ; Library Name ;
;                                           ;                     ;           ;                           ;               ;                   ;       ;      ;        ;              ;         ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                                                                                  ;              ;
+-------------------------------------------+---------------------+-----------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+
; |ALU                                      ; 1752 (1)            ; 966 (1)   ; 64 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 101  ; 0            ; 1688 (1)                       ; 0 (0)              ; 64 (0)                        ; |ALU                                                                                                                             ; work         ;
;    |AddSubNot:inst|                       ; 33 (0)              ; 17 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 32 (0)                        ; |ALU|AddSubNot:inst                                                                                                              ; work         ;
;       |lpm_add_sub:lpm_add_sub_component| ; 33 (0)              ; 17 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 32 (0)                        ; |ALU|AddSubNot:inst|lpm_add_sub:lpm_add_sub_component                                                                            ; work         ;
;          |add_sub_bah:auto_generated|     ; 33 (33)             ; 17 (17)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 32 (32)                       ; |ALU|AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated                                                 ; work         ;
;    |comparator32:inst23|                  ; 16 (0)              ; 16 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)                         ; 0 (0)              ; 0 (0)                         ; |ALU|comparator32:inst23                                                                                                         ; work         ;
;       |lpm_compare:lpm_compare_component| ; 16 (0)              ; 16 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)                         ; 0 (0)              ; 0 (0)                         ; |ALU|comparator32:inst23|lpm_compare:lpm_compare_component                                                                       ; work         ;
;          |cmpr_0dg:auto_generated|        ; 16 (16)             ; 16 (16)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)                        ; 0 (0)              ; 0 (0)                         ; |ALU|comparator32:inst23|lpm_compare:lpm_compare_component|cmpr_0dg:auto_generated                                               ; work         ;
;    |div32:inst7|                          ; 1270 (0)            ; 674 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1238 (0)                       ; 0 (0)              ; 32 (0)                        ; |ALU|div32:inst7                                                                                                                 ; work         ;
;       |lpm_divide:lpm_divide_component|   ; 1270 (0)            ; 674 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1238 (0)                       ; 0 (0)              ; 32 (0)                        ; |ALU|div32:inst7|lpm_divide:lpm_divide_component                                                                                 ; work         ;
;          |lpm_divide_67s:auto_generated|  ; 1270 (0)            ; 674 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1238 (0)                       ; 0 (0)              ; 32 (0)                        ; |ALU|div32:inst7|lpm_divide:lpm_divide_component|lpm_divide_67s:auto_generated                                                   ; work         ;
;             |sign_div_unsign_39h:divider| ; 1270 (157)          ; 674 (92)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1238 (126)                     ; 0 (0)              ; 32 (31)                       ; |ALU|div32:inst7|lpm_divide:lpm_divide_component|lpm_divide_67s:auto_generated|sign_div_unsign_39h:divider                       ; work         ;
;                |alt_u_div_m6f:divider|    ; 1113 (1113)         ; 595 (595) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1112 (1112)                    ; 0 (0)              ; 1 (1)                         ; |ALU|div32:inst7|lpm_divide:lpm_divide_component|lpm_divide_67s:auto_generated|sign_div_unsign_39h:divider|alt_u_div_m6f:divider ; work         ;
;    |ff:inst4|                             ; 0 (0)               ; 17 (0)    ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 32 (0)                        ; |ALU|ff:inst4                                                                                                                    ; work         ;
;       |lpm_ff:lpm_ff_component|           ; 0 (0)               ; 17 (17)   ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 32 (32)                       ; |ALU|ff:inst4|lpm_ff:lpm_ff_component                                                                                            ; work         ;
;    |ff:inst6|                             ; 0 (0)               ; 17 (0)    ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 32 (0)                        ; |ALU|ff:inst6                                                                                                                    ; work         ;
;       |lpm_ff:lpm_ff_component|           ; 0 (0)               ; 17 (17)   ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 32 (32)                       ; |ALU|ff:inst6|lpm_ff:lpm_ff_component                                                                                            ; work         ;
;    |mult32:inst3|                         ; 0 (0)               ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |ALU|mult32:inst3                                                                                                                ; work         ;
;       |lpm_mult:lpm_mult_component|       ; 0 (0)               ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |ALU|mult32:inst3|lpm_mult:lpm_mult_component                                                                                    ; work         ;
;          |mult_65n:auto_generated|        ; 0 (0)               ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |ALU|mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated                                                            ; work         ;
;    |mux32o16o4:inst2|                     ; 262 (0)             ; 221 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 262 (0)                        ; 0 (0)              ; 0 (0)                         ; |ALU|mux32o16o4:inst2                                                                                                            ; work         ;
;       |lpm_mux:lpm_mux_component|         ; 262 (0)             ; 221 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 262 (0)                        ; 0 (0)              ; 0 (0)                         ; |ALU|mux32o16o4:inst2|lpm_mux:lpm_mux_component                                                                                  ; work         ;
;          |mux_3rc:auto_generated|         ; 262 (262)           ; 221 (221) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 262 (262)                      ; 0 (0)              ; 0 (0)                         ; |ALU|mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated                                                           ; work         ;
;    |mux32x2x1:inst5|                      ; 1 (0)               ; 1 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |ALU|mux32x2x1:inst5                                                                                                             ; work         ;
;       |lpm_mux:lpm_mux_component|         ; 1 (0)               ; 1 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |ALU|mux32x2x1:inst5|lpm_mux:lpm_mux_component                                                                                   ; work         ;
;          |mux_bpc:auto_generated|         ; 1 (1)               ; 1 (1)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |ALU|mux32x2x1:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated                                                            ; work         ;
;    |rotate32:inst17|                      ; 55 (0)              ; 41 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 55 (0)                         ; 0 (0)              ; 0 (0)                         ; |ALU|rotate32:inst17                                                                                                             ; work         ;
;       |lpm_clshift:lpm_clshift_component| ; 55 (0)              ; 41 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 55 (0)                         ; 0 (0)              ; 0 (0)                         ; |ALU|rotate32:inst17|lpm_clshift:lpm_clshift_component                                                                           ; work         ;
;          |lpm_clshift_jhc:auto_generated| ; 55 (55)             ; 41 (41)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 55 (55)                        ; 0 (0)              ; 0 (0)                         ; |ALU|rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated                                            ; work         ;
;    |shift32:inst15|                       ; 114 (0)             ; 79 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 114 (0)                        ; 0 (0)              ; 0 (0)                         ; |ALU|shift32:inst15                                                                                                              ; work         ;
;       |lpm_clshift:lpm_clshift_component| ; 114 (0)             ; 79 (0)    ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 114 (0)                        ; 0 (0)              ; 0 (0)                         ; |ALU|shift32:inst15|lpm_clshift:lpm_clshift_component                                                                            ; work         ;
;          |lpm_clshift_vjc:auto_generated| ; 114 (114)           ; 79 (79)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 114 (114)                      ; 0 (0)              ; 0 (0)                         ; |ALU|shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated                                             ; work         ;
+-------------------------------------------+---------------------+-----------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                         ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+---------+----------+------------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ; DQS bus ; NDQS bus ; DQS output ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+---------+----------+------------+
; S[31]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; S[30]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; S[29]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; S[28]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; S[27]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; S[26]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; S[25]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; S[24]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; S[23]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; S[22]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; S[21]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; S[20]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; S[19]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; S[18]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; S[17]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; S[16]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; S[15]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; S[14]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; S[13]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; S[12]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; S[11]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; S[10]     ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; S[9]      ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; S[8]      ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; S[7]      ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; S[6]      ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; S[5]      ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; S[4]      ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; S[3]      ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; S[2]      ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; S[1]      ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; S[0]      ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; select[3] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; select[0] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; select[1] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; select[2] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; A[31]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; clk       ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; B[31]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; A[30]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; B[30]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; A[29]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; B[29]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; A[28]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; B[28]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; A[27]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; B[27]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; A[26]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; B[26]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; A[25]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; B[25]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; A[24]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; B[24]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; A[23]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; B[23]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; A[22]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; B[22]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; A[21]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; B[21]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; A[20]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; B[20]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; A[19]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; B[19]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; A[18]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; B[18]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; A[17]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; B[17]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; A[16]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; B[16]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; A[15]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; B[15]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; A[14]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; B[14]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; A[13]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; B[13]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; A[12]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; B[12]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; A[11]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; B[11]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; A[10]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; B[10]     ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; A[9]      ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; B[9]      ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; A[8]      ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; B[8]      ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; A[7]      ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; B[7]      ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; A[6]      ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; B[6]      ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; A[5]      ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; B[5]      ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; A[4]      ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; B[4]      ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; A[3]      ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; B[3]      ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; A[2]      ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; B[2]      ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; A[1]      ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; B[1]      ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; A[0]      ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; B[0]      ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+---------+----------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                        ;
+---------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------+-------------------+---------+
; select[3]                                                                                               ;                   ;         ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w21_n0_mux_dataout~8        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w22_n0_mux_dataout~9        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w31_n0_mux_dataout~3        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w31_n0_mux_dataout~8        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w30_n0_mux_dataout~4        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w30_n0_mux_dataout~9        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w29_n0_mux_dataout~3        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w29_n0_mux_dataout~8        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w28_n0_mux_dataout~3        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w28_n0_mux_dataout~8        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w27_n0_mux_dataout~3        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w27_n0_mux_dataout~9        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w26_n0_mux_dataout~3        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w26_n0_mux_dataout~9        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w25_n0_mux_dataout~3        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w25_n0_mux_dataout~8        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w24_n0_mux_dataout~3        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w24_n0_mux_dataout~10       ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w23_n0_mux_dataout~3        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w23_n0_mux_dataout~10       ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w22_n0_mux_dataout~3        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w21_n0_mux_dataout~3        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w20_n0_mux_dataout~3        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w20_n0_mux_dataout~8        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w19_n0_mux_dataout~3        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w19_n0_mux_dataout~6        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w18_n0_mux_dataout~3        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w18_n0_mux_dataout~6        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w17_n0_mux_dataout~4        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w17_n0_mux_dataout~9        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w16_n0_mux_dataout~10       ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w15_n0_mux_dataout~12       ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w14_n0_mux_dataout~8        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w13_n0_mux_dataout~8        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w12_n0_mux_dataout~6        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w11_n0_mux_dataout~10       ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w10_n0_mux_dataout~9        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w9_n0_mux_dataout~9         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w8_n0_mux_dataout~10        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w7_n0_mux_dataout~10        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w6_n0_mux_dataout~10        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w5_n0_mux_dataout~9         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w4_n0_mux_dataout~9         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w3_n0_mux_dataout~10        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w2_n0_mux_dataout~10        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w1_n0_mux_dataout~9         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w0_n0_mux_dataout~3         ; 0                 ; 7       ;
; select[0]                                                                                               ;                   ;         ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[31]    ; 0                 ; 7       ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[30]    ; 0                 ; 7       ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[29]    ; 0                 ; 7       ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[28]    ; 0                 ; 7       ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[27]    ; 0                 ; 7       ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[26]    ; 0                 ; 7       ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[25]    ; 0                 ; 7       ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[24]    ; 0                 ; 7       ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[23]    ; 0                 ; 7       ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[22]    ; 0                 ; 7       ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[21]    ; 0                 ; 7       ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[20]    ; 0                 ; 7       ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[19]    ; 0                 ; 7       ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[18]    ; 0                 ; 7       ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[17]    ; 0                 ; 7       ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[16]    ; 0                 ; 7       ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[15]    ; 0                 ; 7       ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[14]    ; 0                 ; 7       ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[13]    ; 0                 ; 7       ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[12]    ; 0                 ; 7       ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[11]    ; 0                 ; 7       ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[10]    ; 0                 ; 7       ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[9]     ; 0                 ; 7       ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[8]     ; 0                 ; 7       ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[7]     ; 0                 ; 7       ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[6]     ; 0                 ; 7       ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[5]     ; 0                 ; 7       ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[4]     ; 0                 ; 7       ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[3]     ; 0                 ; 7       ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[2]     ; 0                 ; 7       ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[1]     ; 0                 ; 7       ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[0]     ; 0                 ; 7       ;
;      - AddSubNot:inst|lpm_add_sub:lpm_add_sub_component|add_sub_bah:auto_generated|add_sub_cella[0]~2   ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w12_n0_mux_dataout~7        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w13_n0_mux_dataout~9        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w15_n0_mux_dataout~13       ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w18_n0_mux_dataout~7        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w19_n0_mux_dataout~7        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w15_n0_mux_dataout~2        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w15_n0_mux_dataout~3        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w15_n0_mux_dataout~4        ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[47]~320   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[45]~321   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[49]~322   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[79]~323   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[43]~324   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[41]~325   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[75]~326   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[51]~327   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[53]~328   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[83]~329   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[111]~330  ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[39]~331   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[37]~332   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[71]~333   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[35]~334   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[33]~335   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[67]~336   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[103]~337  ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[55]~338   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[57]~339   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[87]~340   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[59]~341   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[61]~342   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[91]~343   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[119]~344  ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[143]~345  ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w15_n0_mux_dataout~5        ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[63]~320  ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[95]~321  ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[127]~322 ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[159]~323 ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w31_n0_mux_dataout~4        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w30_n0_mux_dataout~2        ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[95]~346   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[95]~347   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[159]~348  ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w31_n0_mux_dataout~5        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w15_n0_mux_dataout~6        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w31_n0_mux_dataout~7        ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[62]~349   ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[32]~324  ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[60]~350   ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[94]~325  ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[58]~351   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[56]~352   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[90]~353   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[34]~354   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[36]~355   ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[66]~326  ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[126]~327 ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[54]~356   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[52]~357   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[86]~358   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[50]~359   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[48]~360   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[82]~361   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[118]~362  ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[38]~363   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[40]~364   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[70]~365   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[42]~366   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[44]~367   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[74]~368   ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[102]     ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[158]~328 ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[46]~369   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[78]~370   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[110]~371  ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[142]     ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w30_n0_mux_dataout~5        ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[66]~372   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[102]      ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[142]      ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[122]~373  ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[126]~374  ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w30_n0_mux_dataout~6        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w30_n0_mux_dataout~8        ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[93]~329  ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[89]~375   ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[65]~330  ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[125]~331 ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[85]~376   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[81]~377   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[117]~378  ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[69]~379   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[73]~380   ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[101]     ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[157]~332 ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[77]~381   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[109]~382  ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[141]     ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w29_n0_mux_dataout~4        ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[97]~383   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[101]~384  ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[141]      ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[149]~385  ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w29_n0_mux_dataout~5        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w29_n0_mux_dataout~7        ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[64]~333  ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[88]~386   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[92]~387   ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[124]     ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[84]~388   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[80]~389   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[116]~390  ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[68]~391   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[72]~392   ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[100]     ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[156]~334 ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[76]~393   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[108]~394  ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[140]     ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w28_n0_mux_dataout~4        ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[64]~395   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[100]      ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[140]      ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[124]~335 ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w28_n0_mux_dataout~5        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w28_n0_mux_dataout~7        ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[123]     ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[115]~396  ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[99]      ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[155]~336 ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[107]~397  ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[139]     ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w27_n0_mux_dataout~5        ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[99]~337  ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[139]~398  ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[123]      ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w27_n0_mux_dataout~6        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w27_n0_mux_dataout~8        ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[122]     ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[114]~399  ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[98]~338  ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[154]~339 ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[106]~400  ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[138]     ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w26_n0_mux_dataout~5        ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[130]~401  ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[138]~402  ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[122]~403  ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w26_n0_mux_dataout~6        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w26_n0_mux_dataout~8        ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[121]     ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[113]~404  ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[97]~340  ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[153]~341 ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[105]~405  ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[137]     ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w25_n0_mux_dataout~4        ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[97]~406   ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[137]      ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[121]      ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w25_n0_mux_dataout~5        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w25_n0_mux_dataout~7        ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[112]~407  ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[120]~408  ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[152]~342 ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|_~102            ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[96]~343  ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[104]~409  ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[136]     ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w24_n0_mux_dataout~6        ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[136]~410  ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w24_n0_mux_dataout~7        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w24_n0_mux_dataout~9        ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[135]     ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[151]~412  ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w23_n0_mux_dataout~6        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w23_n0_mux_dataout~7        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w17_n0_mux_dataout~2        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w23_n0_mux_dataout~9        ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[134]~344 ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[150]     ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w22_n0_mux_dataout~6        ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[150]      ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w22_n0_mux_dataout~8        ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[133]~345 ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[149]     ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w21_n0_mux_dataout~5        ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[149]~413  ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w21_n0_mux_dataout~7        ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[132]~346 ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[148]     ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w20_n0_mux_dataout~5        ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[148]~414  ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w20_n0_mux_dataout~7        ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[131]~347 ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[147]     ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w19_n0_mux_dataout~4        ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[147]      ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w19_n0_mux_dataout~5        ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[130]~348 ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[146]     ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w18_n0_mux_dataout~4        ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[146]      ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w18_n0_mux_dataout~5        ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[129]~349 ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[145]     ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w17_n0_mux_dataout~6        ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[145]      ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w17_n0_mux_dataout~8        ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[144]~415  ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[128]~350 ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w16_n0_mux_dataout~5        ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[128]~416  ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w16_n0_mux_dataout~9        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w15_n0_mux_dataout~8        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w15_n0_mux_dataout~11       ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w14_n0_mux_dataout~4        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w14_n0_mux_dataout~7        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w11_n0_mux_dataout~2        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w13_n0_mux_dataout~4        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w13_n0_mux_dataout~7        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w12_n0_mux_dataout~2        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w12_n0_mux_dataout~5        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w11_n0_mux_dataout~4        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w11_n0_mux_dataout~8        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w10_n0_mux_dataout~3        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w10_n0_mux_dataout~7        ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w9_n0_mux_dataout~3         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w9_n0_mux_dataout~7         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w8_n0_mux_dataout~3         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w8_n0_mux_dataout~4         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w8_n0_mux_dataout~7         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w8_n0_mux_dataout~8         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w7_n0_mux_dataout~3         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w7_n0_mux_dataout~4         ; 0                 ; 7       ;
;      - rotate32:inst17|lpm_clshift:lpm_clshift_component|lpm_clshift_jhc:auto_generated|sbit_w[135]~351 ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w7_n0_mux_dataout~7         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w7_n0_mux_dataout~8         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w6_n0_mux_dataout~3         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w6_n0_mux_dataout~4         ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[160]~418  ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w6_n0_mux_dataout~7         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w6_n0_mux_dataout~8         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w5_n0_mux_dataout~3         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w5_n0_mux_dataout~4         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w5_n0_mux_dataout~6         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w5_n0_mux_dataout~7         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w4_n0_mux_dataout~3         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w4_n0_mux_dataout~4         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w4_n0_mux_dataout~6         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w4_n0_mux_dataout~7         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w3_n0_mux_dataout~4         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w3_n0_mux_dataout~5         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w3_n0_mux_dataout~8         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w3_n0_mux_dataout~9         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w2_n0_mux_dataout~4         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w2_n0_mux_dataout~5         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w2_n0_mux_dataout~8         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w2_n0_mux_dataout~9         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w1_n0_mux_dataout~3         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w1_n0_mux_dataout~4         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w1_n0_mux_dataout~6         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w1_n0_mux_dataout~7         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l1_w0_n2_mux_dataout~2         ; 0                 ; 7       ;
;      - mux32x2x1:inst5|lpm_mux:lpm_mux_component|mux_bpc:auto_generated|l1_w0_n0_mux_dataout~2          ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[160]~419  ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l2_w0_n2_mux_dataout~2         ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w0_n0_mux_dataout~2         ; 0                 ; 7       ;
;      - shift32:inst15|lpm_clshift:lpm_clshift_component|lpm_clshift_vjc:auto_generated|sbit_w[93]~420   ; 0                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l3_w0_n0_mux_dataout~2         ; 0                 ; 7       ;
; select[1]                                                                                               ;                   ;         ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l3_w0_n0_mux_dataout~2         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w31_n0_mux_dataout~3        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w15_n0_mux_dataout~4        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w15_n0_mux_dataout~5        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w31_n0_mux_dataout~4        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w16_n0_mux_dataout~2        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w30_n0_mux_dataout~4        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w30_n0_mux_dataout~5        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w29_n0_mux_dataout~3        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w29_n0_mux_dataout~4        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w28_n0_mux_dataout~3        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w28_n0_mux_dataout~4        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w27_n0_mux_dataout~3        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w27_n0_mux_dataout~5        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w26_n0_mux_dataout~3        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w26_n0_mux_dataout~5        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w25_n0_mux_dataout~3        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w25_n0_mux_dataout~4        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w24_n0_mux_dataout~3        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w24_n0_mux_dataout~6        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w23_n0_mux_dataout~3        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w23_n0_mux_dataout~6        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w22_n0_mux_dataout~3        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w22_n0_mux_dataout~6        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w21_n0_mux_dataout~3        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w21_n0_mux_dataout~5        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w20_n0_mux_dataout~3        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w20_n0_mux_dataout~5        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w19_n0_mux_dataout~3        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w19_n0_mux_dataout~4        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w18_n0_mux_dataout~3        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w18_n0_mux_dataout~4        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w17_n0_mux_dataout~4        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w17_n0_mux_dataout~6        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w16_n0_mux_dataout~5        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w16_n0_mux_dataout~8        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w15_n0_mux_dataout~8        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w15_n0_mux_dataout~10       ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w14_n0_mux_dataout~3        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w14_n0_mux_dataout~7        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w13_n0_mux_dataout~4        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w13_n0_mux_dataout~6        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w12_n0_mux_dataout~2        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w12_n0_mux_dataout~4        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w11_n0_mux_dataout~6        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w11_n0_mux_dataout~8        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w10_n0_mux_dataout~5        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w10_n0_mux_dataout~7        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w9_n0_mux_dataout~5         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w9_n0_mux_dataout~7         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w8_n0_mux_dataout~7         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w8_n0_mux_dataout~10        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w7_n0_mux_dataout~7         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w7_n0_mux_dataout~10        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w6_n0_mux_dataout~7         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w6_n0_mux_dataout~10        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w5_n0_mux_dataout~6         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w5_n0_mux_dataout~9         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w4_n0_mux_dataout~6         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w4_n0_mux_dataout~9         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w3_n0_mux_dataout~4         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w3_n0_mux_dataout~10        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w2_n0_mux_dataout~4         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w2_n0_mux_dataout~10        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w1_n0_mux_dataout~6         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w1_n0_mux_dataout~9         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l2_w0_n2_mux_dataout~2         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w0_n0_mux_dataout~2         ; 1                 ; 7       ;
; select[2]                                                                                               ;                   ;         ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l3_w0_n0_mux_dataout~2         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w15_n0_mux_dataout~2        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w15_n0_mux_dataout~3        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w31_n0_mux_dataout~2        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w15_n0_mux_dataout~4        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w31_n0_mux_dataout~4        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w16_n0_mux_dataout~2        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w30_n0_mux_dataout~3        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w30_n0_mux_dataout~5        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w29_n0_mux_dataout~2        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w29_n0_mux_dataout~4        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w28_n0_mux_dataout~2        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w28_n0_mux_dataout~4        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w27_n0_mux_dataout~2        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w27_n0_mux_dataout~5        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w26_n0_mux_dataout~2        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w26_n0_mux_dataout~5        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w25_n0_mux_dataout~2        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w25_n0_mux_dataout~4        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w24_n0_mux_dataout~2        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w24_n0_mux_dataout~6        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w23_n0_mux_dataout~2        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w23_n0_mux_dataout~6        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w22_n0_mux_dataout~2        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w22_n0_mux_dataout~6        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w21_n0_mux_dataout~2        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w21_n0_mux_dataout~5        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w20_n0_mux_dataout~2        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w20_n0_mux_dataout~5        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w19_n0_mux_dataout~2        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w19_n0_mux_dataout~4        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w18_n0_mux_dataout~2        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w18_n0_mux_dataout~4        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w17_n0_mux_dataout~3        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w17_n0_mux_dataout~6        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w16_n0_mux_dataout~5        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w16_n0_mux_dataout~7        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w15_n0_mux_dataout~8        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w15_n0_mux_dataout~9        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w14_n0_mux_dataout~2        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w14_n0_mux_dataout~7        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w13_n0_mux_dataout~4        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w13_n0_mux_dataout~5        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w12_n0_mux_dataout~2        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w12_n0_mux_dataout~3        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w11_n0_mux_dataout~3        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w11_n0_mux_dataout~6        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w11_n0_mux_dataout~8        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w10_n0_mux_dataout~2        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w10_n0_mux_dataout~5        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w10_n0_mux_dataout~7        ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w9_n0_mux_dataout~2         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w9_n0_mux_dataout~5         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w9_n0_mux_dataout~7         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w8_n0_mux_dataout~2         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w8_n0_mux_dataout~4         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w8_n0_mux_dataout~7         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w7_n0_mux_dataout~2         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w7_n0_mux_dataout~4         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w7_n0_mux_dataout~7         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w6_n0_mux_dataout~2         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w6_n0_mux_dataout~4         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w6_n0_mux_dataout~7         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w5_n0_mux_dataout~2         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w5_n0_mux_dataout~4         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w5_n0_mux_dataout~6         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w4_n0_mux_dataout~2         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w4_n0_mux_dataout~4         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w4_n0_mux_dataout~6         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w3_n0_mux_dataout~4         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w3_n0_mux_dataout~7         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w3_n0_mux_dataout~9         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w2_n0_mux_dataout~4         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w2_n0_mux_dataout~7         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w2_n0_mux_dataout~9         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w1_n0_mux_dataout~2         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w1_n0_mux_dataout~4         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w1_n0_mux_dataout~6         ; 1                 ; 7       ;
;      - mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w0_n0_mux_dataout~3         ; 1                 ; 7       ;
; A[31]                                                                                                   ;                   ;         ;
;      - ff:inst4|lpm_ff:lpm_ff_component|dffs[31]~_Duplicate_2                                           ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3                       ; 1                 ; 7       ;
; clk                                                                                                     ;                   ;         ;
; B[31]                                                                                                   ;                   ;         ;
;      - ff:inst6|lpm_ff:lpm_ff_component|dffs[31]~_Duplicate_2                                           ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4                       ; 1                 ; 7       ;
; A[30]                                                                                                   ;                   ;         ;
;      - ff:inst4|lpm_ff:lpm_ff_component|dffs[30]~_Duplicate_2                                           ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3                       ; 0                 ; 7       ;
; B[30]                                                                                                   ;                   ;         ;
;      - ff:inst6|lpm_ff:lpm_ff_component|dffs[30]~_Duplicate_2                                           ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4                       ; 1                 ; 7       ;
; A[29]                                                                                                   ;                   ;         ;
;      - ff:inst4|lpm_ff:lpm_ff_component|dffs[29]~_Duplicate_2                                           ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3                       ; 0                 ; 7       ;
; B[29]                                                                                                   ;                   ;         ;
;      - ff:inst6|lpm_ff:lpm_ff_component|dffs[29]~_Duplicate_2                                           ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4                       ; 1                 ; 7       ;
; A[28]                                                                                                   ;                   ;         ;
;      - ff:inst4|lpm_ff:lpm_ff_component|dffs[28]~_Duplicate_2                                           ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3                       ; 0                 ; 7       ;
; B[28]                                                                                                   ;                   ;         ;
;      - ff:inst6|lpm_ff:lpm_ff_component|dffs[28]~_Duplicate_2                                           ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4                       ; 1                 ; 7       ;
; A[27]                                                                                                   ;                   ;         ;
;      - ff:inst4|lpm_ff:lpm_ff_component|dffs[27]~_Duplicate_2                                           ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3                       ; 1                 ; 7       ;
; B[27]                                                                                                   ;                   ;         ;
;      - ff:inst6|lpm_ff:lpm_ff_component|dffs[27]~_Duplicate_2                                           ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4                       ; 0                 ; 7       ;
; A[26]                                                                                                   ;                   ;         ;
;      - ff:inst4|lpm_ff:lpm_ff_component|dffs[26]~_Duplicate_2                                           ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3                       ; 1                 ; 7       ;
; B[26]                                                                                                   ;                   ;         ;
;      - ff:inst6|lpm_ff:lpm_ff_component|dffs[26]~_Duplicate_2                                           ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4                       ; 1                 ; 7       ;
; A[25]                                                                                                   ;                   ;         ;
;      - ff:inst4|lpm_ff:lpm_ff_component|dffs[25]~_Duplicate_2                                           ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3                       ; 0                 ; 7       ;
; B[25]                                                                                                   ;                   ;         ;
;      - ff:inst6|lpm_ff:lpm_ff_component|dffs[25]~_Duplicate_2                                           ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4                       ; 1                 ; 7       ;
; A[24]                                                                                                   ;                   ;         ;
;      - ff:inst4|lpm_ff:lpm_ff_component|dffs[24]~_Duplicate_2                                           ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3                       ; 1                 ; 7       ;
; B[24]                                                                                                   ;                   ;         ;
;      - ff:inst6|lpm_ff:lpm_ff_component|dffs[24]~_Duplicate_2                                           ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4                       ; 0                 ; 7       ;
; A[23]                                                                                                   ;                   ;         ;
;      - ff:inst4|lpm_ff:lpm_ff_component|dffs[23]~_Duplicate_2                                           ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3                       ; 0                 ; 7       ;
; B[23]                                                                                                   ;                   ;         ;
;      - ff:inst6|lpm_ff:lpm_ff_component|dffs[23]~_Duplicate_2                                           ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4                       ; 0                 ; 7       ;
; A[22]                                                                                                   ;                   ;         ;
;      - ff:inst4|lpm_ff:lpm_ff_component|dffs[22]~_Duplicate_2                                           ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3                       ; 0                 ; 7       ;
; B[22]                                                                                                   ;                   ;         ;
;      - ff:inst6|lpm_ff:lpm_ff_component|dffs[22]~_Duplicate_2                                           ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4                       ; 1                 ; 7       ;
; A[21]                                                                                                   ;                   ;         ;
;      - ff:inst4|lpm_ff:lpm_ff_component|dffs[21]~_Duplicate_2                                           ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3                       ; 1                 ; 7       ;
; B[21]                                                                                                   ;                   ;         ;
;      - ff:inst6|lpm_ff:lpm_ff_component|dffs[21]~_Duplicate_2                                           ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4                       ; 1                 ; 7       ;
; A[20]                                                                                                   ;                   ;         ;
;      - ff:inst4|lpm_ff:lpm_ff_component|dffs[20]~_Duplicate_2                                           ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3                       ; 0                 ; 7       ;
; B[20]                                                                                                   ;                   ;         ;
;      - ff:inst6|lpm_ff:lpm_ff_component|dffs[20]~_Duplicate_2                                           ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4                       ; 1                 ; 7       ;
; A[19]                                                                                                   ;                   ;         ;
;      - ff:inst4|lpm_ff:lpm_ff_component|dffs[19]~_Duplicate_2                                           ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3                       ; 0                 ; 7       ;
; B[19]                                                                                                   ;                   ;         ;
;      - ff:inst6|lpm_ff:lpm_ff_component|dffs[19]~_Duplicate_2                                           ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4                       ; 0                 ; 7       ;
; A[18]                                                                                                   ;                   ;         ;
;      - ff:inst4|lpm_ff:lpm_ff_component|dffs[18]~_Duplicate_2                                           ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3                       ; 1                 ; 7       ;
; B[18]                                                                                                   ;                   ;         ;
;      - ff:inst6|lpm_ff:lpm_ff_component|dffs[18]~_Duplicate_2                                           ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4                       ; 0                 ; 7       ;
; A[17]                                                                                                   ;                   ;         ;
;      - ff:inst4|lpm_ff:lpm_ff_component|dffs[17]~_Duplicate_2                                           ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3                       ; 0                 ; 7       ;
; B[17]                                                                                                   ;                   ;         ;
;      - ff:inst6|lpm_ff:lpm_ff_component|dffs[17]~_Duplicate_2                                           ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 1                 ; 7       ;
; A[16]                                                                                                   ;                   ;         ;
;      - ff:inst4|lpm_ff:lpm_ff_component|dffs[16]~_Duplicate_2                                           ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3                       ; 1                 ; 7       ;
; B[16]                                                                                                   ;                   ;         ;
;      - ff:inst6|lpm_ff:lpm_ff_component|dffs[16]~_Duplicate_2                                           ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4                       ; 0                 ; 7       ;
; A[15]                                                                                                   ;                   ;         ;
;      - ff:inst4|lpm_ff:lpm_ff_component|dffs[15]~_Duplicate_2                                           ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3                       ; 0                 ; 7       ;
; B[15]                                                                                                   ;                   ;         ;
;      - ff:inst6|lpm_ff:lpm_ff_component|dffs[15]~_Duplicate_2                                           ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4                       ; 0                 ; 7       ;
; A[14]                                                                                                   ;                   ;         ;
;      - ff:inst4|lpm_ff:lpm_ff_component|dffs[14]~_Duplicate_2                                           ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3                       ; 0                 ; 7       ;
; B[14]                                                                                                   ;                   ;         ;
;      - ff:inst6|lpm_ff:lpm_ff_component|dffs[14]~_Duplicate_2                                           ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2                       ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4                       ; 1                 ; 7       ;
; A[13]                                                                                                   ;                   ;         ;
;      - ff:inst4|lpm_ff:lpm_ff_component|dffs[13]~_Duplicate_2                                           ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1                       ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4                       ; 1                 ; 7       ;
; B[13]                                                                                                   ;                   ;         ;
;      - ff:inst6|lpm_ff:lpm_ff_component|dffs[13]~_Duplicate_2                                           ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1                       ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3                       ; 1                 ; 7       ;
; A[12]                                                                                                   ;                   ;         ;
;      - ff:inst4|lpm_ff:lpm_ff_component|dffs[12]~_Duplicate_2                                           ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1                       ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4                       ; 1                 ; 7       ;
; B[12]                                                                                                   ;                   ;         ;
;      - ff:inst6|lpm_ff:lpm_ff_component|dffs[12]~_Duplicate_2                                           ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1                       ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3                       ; 0                 ; 7       ;
; A[11]                                                                                                   ;                   ;         ;
;      - ff:inst4|lpm_ff:lpm_ff_component|dffs[11]~_Duplicate_2                                           ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1                       ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4                       ; 1                 ; 7       ;
; B[11]                                                                                                   ;                   ;         ;
;      - ff:inst6|lpm_ff:lpm_ff_component|dffs[11]~_Duplicate_2                                           ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1                       ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3                       ; 1                 ; 7       ;
; A[10]                                                                                                   ;                   ;         ;
;      - ff:inst4|lpm_ff:lpm_ff_component|dffs[10]~_Duplicate_2                                           ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1                       ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4                       ; 1                 ; 7       ;
; B[10]                                                                                                   ;                   ;         ;
;      - ff:inst6|lpm_ff:lpm_ff_component|dffs[10]~_Duplicate_2                                           ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1                       ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3                       ; 0                 ; 7       ;
; A[9]                                                                                                    ;                   ;         ;
;      - ff:inst4|lpm_ff:lpm_ff_component|dffs[9]~_Duplicate_2                                            ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1                       ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4                       ; 1                 ; 7       ;
; B[9]                                                                                                    ;                   ;         ;
;      - ff:inst6|lpm_ff:lpm_ff_component|dffs[9]~_Duplicate_2                                            ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1                       ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3                       ; 0                 ; 7       ;
; A[8]                                                                                                    ;                   ;         ;
;      - ff:inst4|lpm_ff:lpm_ff_component|dffs[8]~_Duplicate_2                                            ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1                       ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4                       ; 1                 ; 7       ;
; B[8]                                                                                                    ;                   ;         ;
;      - ff:inst6|lpm_ff:lpm_ff_component|dffs[8]~_Duplicate_2                                            ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1                       ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3                       ; 0                 ; 7       ;
; A[7]                                                                                                    ;                   ;         ;
;      - ff:inst4|lpm_ff:lpm_ff_component|dffs[7]~_Duplicate_2                                            ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1                       ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4                       ; 1                 ; 7       ;
; B[7]                                                                                                    ;                   ;         ;
;      - ff:inst6|lpm_ff:lpm_ff_component|dffs[7]~_Duplicate_2                                            ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1                       ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3                       ; 0                 ; 7       ;
; A[6]                                                                                                    ;                   ;         ;
;      - ff:inst4|lpm_ff:lpm_ff_component|dffs[6]~_Duplicate_2                                            ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1                       ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4                       ; 0                 ; 7       ;
; B[6]                                                                                                    ;                   ;         ;
;      - ff:inst6|lpm_ff:lpm_ff_component|dffs[6]~_Duplicate_2                                            ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1                       ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3                       ; 0                 ; 7       ;
; A[5]                                                                                                    ;                   ;         ;
;      - ff:inst4|lpm_ff:lpm_ff_component|dffs[5]~_Duplicate_2                                            ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1                       ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4                       ; 0                 ; 7       ;
; B[5]                                                                                                    ;                   ;         ;
;      - ff:inst6|lpm_ff:lpm_ff_component|dffs[5]~_Duplicate_2                                            ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1                       ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3                       ; 1                 ; 7       ;
; A[4]                                                                                                    ;                   ;         ;
;      - ff:inst4|lpm_ff:lpm_ff_component|dffs[4]~_Duplicate_2                                            ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1                       ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4                       ; 0                 ; 7       ;
; B[4]                                                                                                    ;                   ;         ;
;      - ff:inst6|lpm_ff:lpm_ff_component|dffs[4]~_Duplicate_2                                            ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1                       ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3                       ; 0                 ; 7       ;
; A[3]                                                                                                    ;                   ;         ;
;      - ff:inst4|lpm_ff:lpm_ff_component|dffs[3]~_Duplicate_2                                            ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1                       ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4                       ; 0                 ; 7       ;
; B[3]                                                                                                    ;                   ;         ;
;      - ff:inst6|lpm_ff:lpm_ff_component|dffs[3]~_Duplicate_2                                            ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1                       ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3                       ; 0                 ; 7       ;
; A[2]                                                                                                    ;                   ;         ;
;      - ff:inst4|lpm_ff:lpm_ff_component|dffs[2]~_Duplicate_2                                            ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1                       ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4                       ; 1                 ; 7       ;
; B[2]                                                                                                    ;                   ;         ;
;      - ff:inst6|lpm_ff:lpm_ff_component|dffs[2]~_Duplicate_2                                            ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1                       ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3                       ; 0                 ; 7       ;
; A[1]                                                                                                    ;                   ;         ;
;      - ff:inst4|lpm_ff:lpm_ff_component|dffs[1]~_Duplicate_2                                            ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1                       ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4                       ; 1                 ; 7       ;
; B[1]                                                                                                    ;                   ;         ;
;      - ff:inst6|lpm_ff:lpm_ff_component|dffs[1]~_Duplicate_2                                            ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1                       ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3                       ; 1                 ; 7       ;
; A[0]                                                                                                    ;                   ;         ;
;      - ff:inst4|lpm_ff:lpm_ff_component|dffs[0]~_Duplicate_2                                            ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1                       ; 0                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4                       ; 0                 ; 7       ;
; B[0]                                                                                                    ;                   ;         ;
;      - ff:inst6|lpm_ff:lpm_ff_component|dffs[0]~_Duplicate_2                                            ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1                       ; 1                 ; 7       ;
;      - mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3                       ; 1                 ; 7       ;
+---------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                  ;
+------+----------+---------+-------+--------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+-------+--------+----------------------+------------------+---------------------------+
; clk  ; PIN_N20  ; 68      ; Clock ; yes    ; Global Clock         ; GCLK3            ; --                        ;
+------+----------+---------+-------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_N20  ; 68      ; Global Clock         ; GCLK3            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                        ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------+
; ff:inst6|lpm_ff:lpm_ff_component|dffs[31]~_Duplicate_2                                                                                      ; 448     ;
; select[0]                                                                                                                                   ; 304     ;
; ff:inst4|lpm_ff:lpm_ff_component|dffs[31]~_Duplicate_2                                                                                      ; 165     ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[3]~_Duplicate_2                                                                                       ; 103     ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[4]~_Duplicate_2                                                                                       ; 103     ;
; select[2]                                                                                                                                   ; 79      ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[0]~_Duplicate_2                                                                                       ; 78      ;
; select[1]                                                                                                                                   ; 68      ;
; div32:inst7|lpm_divide:lpm_divide_component|lpm_divide_67s:auto_generated|sign_div_unsign_39h:divider|alt_u_div_m6f:divider|op_23~125       ; 62      ;
; div32:inst7|lpm_divide:lpm_divide_component|lpm_divide_67s:auto_generated|sign_div_unsign_39h:divider|alt_u_div_m6f:divider|sel[573]        ; 61      ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[2]~_Duplicate_2                                                                                       ; 55      ;
; select[3]                                                                                                                                   ; 47      ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[1]~_Duplicate_2                                                                                       ; 46      ;
; div32:inst7|lpm_divide:lpm_divide_component|lpm_divide_67s:auto_generated|sign_div_unsign_39h:divider|alt_u_div_m6f:divider|op_26~133       ; 36      ;
; div32:inst7|lpm_divide:lpm_divide_component|lpm_divide_67s:auto_generated|sign_div_unsign_39h:divider|den_choice[1]~64                      ; 35      ;
; rtl~0                                                                                                                                       ; 34      ;
; comparator32:inst23|lpm_compare:lpm_compare_component|cmpr_0dg:auto_generated|op_1~15                                                       ; 34      ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[5]~_Duplicate_2                                                                                       ; 33      ;
; div32:inst7|lpm_divide:lpm_divide_component|lpm_divide_67s:auto_generated|sign_div_unsign_39h:divider|alt_u_div_m6f:divider|op_25~129       ; 33      ;
; div32:inst7|lpm_divide:lpm_divide_component|lpm_divide_67s:auto_generated|sign_div_unsign_39h:divider|alt_u_div_m6f:divider|selnose[990]    ; 32      ;
; div32:inst7|lpm_divide:lpm_divide_component|lpm_divide_67s:auto_generated|sign_div_unsign_39h:divider|den_choice[2]~65                      ; 32      ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[6]~_Duplicate_2                                                                                       ; 32      ;
; mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w15_n0_mux_dataout~6                                                   ; 31      ;
; mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w15_n0_mux_dataout~5                                                   ; 31      ;
; mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w15_n0_mux_dataout~4                                                   ; 31      ;
; mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w15_n0_mux_dataout~3                                                   ; 31      ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[7]~_Duplicate_2                                                                                       ; 31      ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[8]~_Duplicate_2                                                                                       ; 30      ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[9]~_Duplicate_2                                                                                       ; 29      ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[10]~_Duplicate_2                                                                                      ; 28      ;
; div32:inst7|lpm_divide:lpm_divide_component|lpm_divide_67s:auto_generated|sign_div_unsign_39h:divider|op_2~13                               ; 28      ;
; div32:inst7|lpm_divide:lpm_divide_component|lpm_divide_67s:auto_generated|sign_div_unsign_39h:divider|op_2~9                                ; 28      ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[11]~_Duplicate_2                                                                                      ; 27      ;
; div32:inst7|lpm_divide:lpm_divide_component|lpm_divide_67s:auto_generated|sign_div_unsign_39h:divider|op_2~17                               ; 27      ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[12]~_Duplicate_2                                                                                      ; 26      ;
; div32:inst7|lpm_divide:lpm_divide_component|lpm_divide_67s:auto_generated|sign_div_unsign_39h:divider|op_2~21                               ; 26      ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[13]~_Duplicate_2                                                                                      ; 25      ;
; div32:inst7|lpm_divide:lpm_divide_component|lpm_divide_67s:auto_generated|sign_div_unsign_39h:divider|op_2~25                               ; 25      ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[14]~_Duplicate_2                                                                                      ; 24      ;
; div32:inst7|lpm_divide:lpm_divide_component|lpm_divide_67s:auto_generated|sign_div_unsign_39h:divider|op_2~29                               ; 24      ;
; div32:inst7|lpm_divide:lpm_divide_component|lpm_divide_67s:auto_generated|sign_div_unsign_39h:divider|alt_u_div_m6f:divider|selnose[858]~51 ; 23      ;
; mux32o16o4:inst2|lpm_mux:lpm_mux_component|mux_3rc:auto_generated|l4_w15_n0_mux_dataout~2                                                   ; 23      ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[15]~_Duplicate_2                                                                                      ; 23      ;
; div32:inst7|lpm_divide:lpm_divide_component|lpm_divide_67s:auto_generated|sign_div_unsign_39h:divider|op_2~33                               ; 23      ;
; div32:inst7|lpm_divide:lpm_divide_component|lpm_divide_67s:auto_generated|sign_div_unsign_39h:divider|alt_u_div_m6f:divider|selnose[924]    ; 22      ;
; div32:inst7|lpm_divide:lpm_divide_component|lpm_divide_67s:auto_generated|sign_div_unsign_39h:divider|alt_u_div_m6f:divider|selnose[693]~48 ; 22      ;
; ff:inst6|lpm_ff:lpm_ff_component|dffs[16]~_Duplicate_2                                                                                      ; 22      ;
; div32:inst7|lpm_divide:lpm_divide_component|lpm_divide_67s:auto_generated|sign_div_unsign_39h:divider|op_2~37                               ; 22      ;
; div32:inst7|lpm_divide:lpm_divide_component|lpm_divide_67s:auto_generated|sign_div_unsign_39h:divider|alt_u_div_m6f:divider|selnose[891]    ; 21      ;
; div32:inst7|lpm_divide:lpm_divide_component|lpm_divide_67s:auto_generated|sign_div_unsign_39h:divider|alt_u_div_m6f:divider|selnose[594]~47 ; 21      ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                           ;
+----------------------------------+-------------+---------------------+-------------------+
; Statistic                        ; Number Used ; Available per Block ; Maximum Available ;
+----------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)       ; 0           ; 8                   ; 96                ;
; Simple Multipliers (18-bit)      ; 0           ; 4                   ; 48                ;
; Simple Multipliers (36-bit)      ; 1           ; 1                   ; 12                ;
; Multiply Accumulators (18-bit)   ; 0           ; 2                   ; 24                ;
; Two-Multipliers Adders (9-bit)   ; 0           ; 4                   ; 48                ;
; Two-Multipliers Adders (18-bit)  ; 0           ; 2                   ; 24                ;
; Four-Multipliers Adders (9-bit)  ; 0           ; 2                   ; 24                ;
; Four-Multipliers Adders (18-bit) ; 0           ; 1                   ; 12                ;
; Dynamic DSP Blocks               ; 0           ; 1                   ; 12                ;
; DSP Blocks                       ; 1           ; --                  ; 12                ;
; DSP Block 9-bit Elements         ; 8           ; 8                   ; 96                ;
; Signed Multipliers               ; 1           ; --                  ; --                ;
; Unsigned Multipliers             ; 0           ; --                  ; --                ;
; Mixed Sign Multipliers           ; 0           ; --                  ; --                ;
; Variable Sign Multipliers        ; 0           ; --                  ; --                ;
; Dedicated Shift Register Chains  ; 0           ; --                  ; --                ;
+----------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                          ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_out5     ; Simple Multiplier (36-bit) ; DSPOUT_X28_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y18_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
;    mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult2 ;                            ; DSPMULT_X28_Y17_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
;    mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult3 ;                            ; DSPMULT_X28_Y16_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
;    mult32:inst3|lpm_mult:lpm_mult_component|mult_65n:auto_generated|mac_mult4 ;                            ; DSPMULT_X28_Y15_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
+-------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------------------+
; Interconnect Usage Summary                                         ;
+-------------------------------------------+------------------------+
; Interconnect Resource Type                ; Usage                  ;
+-------------------------------------------+------------------------+
; Block interconnects                       ; 3,908 / 51,960 ( 8 % ) ;
; C16 interconnects                         ; 56 / 1,680 ( 3 % )     ;
; C4 interconnects                          ; 2,274 / 38,400 ( 6 % ) ;
; DPA clocks                                ; 0 / 4 ( 0 % )          ;
; DQS bus muxes                             ; 0 / 18 ( 0 % )         ;
; DQS-18 I/O buses                          ; 0 / 4 ( 0 % )          ;
; DQS-4 I/O buses                           ; 0 / 18 ( 0 % )         ;
; DQS-9 I/O buses                           ; 0 / 8 ( 0 % )          ;
; Differential I/O clocks                   ; 0 / 32 ( 0 % )         ;
; Direct links                              ; 180 / 51,960 ( < 1 % ) ;
; Global clocks                             ; 1 / 16 ( 6 % )         ;
; Local interconnects                       ; 639 / 12,480 ( 5 % )   ;
; NDQS bus muxes                            ; 0 / 18 ( 0 % )         ;
; NDQS-18 I/O buses                         ; 0 / 4 ( 0 % )          ;
; NDQS-4 I/O buses                          ; 0 / 18 ( 0 % )         ;
; NDQS-9 I/O buses                          ; 0 / 8 ( 0 % )          ;
; PLL transmitter or receiver load enables  ; 0 / 8 ( 0 % )          ;
; PLL transmitter or receiver synch. clocks ; 0 / 8 ( 0 % )          ;
; R24 interconnects                         ; 54 / 1,664 ( 3 % )     ;
; R24/C16 interconnect drivers              ; 36 / 4,160 ( < 1 % )   ;
; R4 interconnects                          ; 3,047 / 59,488 ( 5 % ) ;
; Regional clocks                           ; 0 / 32 ( 0 % )         ;
+-------------------------------------------+------------------------+


+------------------------------------------------------------------+
; LAB Logic Elements                                               ;
+----------------------------------+-------------------------------+
; Number of ALMs  (Average = 7.37) ; Number of LABs  (Total = 131) ;
+----------------------------------+-------------------------------+
; 1                                ; 5                             ;
; 2                                ; 0                             ;
; 3                                ; 2                             ;
; 4                                ; 4                             ;
; 5                                ; 1                             ;
; 6                                ; 6                             ;
; 7                                ; 6                             ;
; 8                                ; 107                           ;
+----------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.04) ; Number of LABs  (Total = 131) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 5                             ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 8.43) ; Number of LABs  (Total = 131) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 10                            ;
; 1                                           ; 3                             ;
; 2                                           ; 6                             ;
; 3                                           ; 2                             ;
; 4                                           ; 0                             ;
; 5                                           ; 12                            ;
; 6                                           ; 9                             ;
; 7                                           ; 18                            ;
; 8                                           ; 16                            ;
; 9                                           ; 1                             ;
; 10                                          ; 5                             ;
; 11                                          ; 8                             ;
; 12                                          ; 11                            ;
; 13                                          ; 8                             ;
; 14                                          ; 5                             ;
; 15                                          ; 10                            ;
; 16                                          ; 7                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.42) ; Number of LABs  (Total = 131) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 10                            ;
; 1                                               ; 4                             ;
; 2                                               ; 6                             ;
; 3                                               ; 7                             ;
; 4                                               ; 15                            ;
; 5                                               ; 20                            ;
; 6                                               ; 15                            ;
; 7                                               ; 13                            ;
; 8                                               ; 12                            ;
; 9                                               ; 2                             ;
; 10                                              ; 4                             ;
; 11                                              ; 3                             ;
; 12                                              ; 7                             ;
; 13                                              ; 3                             ;
; 14                                              ; 1                             ;
; 15                                              ; 5                             ;
; 16                                              ; 4                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 27.63) ; Number of LABs  (Total = 131) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 0                             ;
; 4                                            ; 0                             ;
; 5                                            ; 1                             ;
; 6                                            ; 1                             ;
; 7                                            ; 0                             ;
; 8                                            ; 1                             ;
; 9                                            ; 0                             ;
; 10                                           ; 0                             ;
; 11                                           ; 0                             ;
; 12                                           ; 0                             ;
; 13                                           ; 1                             ;
; 14                                           ; 0                             ;
; 15                                           ; 2                             ;
; 16                                           ; 3                             ;
; 17                                           ; 6                             ;
; 18                                           ; 2                             ;
; 19                                           ; 3                             ;
; 20                                           ; 3                             ;
; 21                                           ; 1                             ;
; 22                                           ; 3                             ;
; 23                                           ; 2                             ;
; 24                                           ; 1                             ;
; 25                                           ; 5                             ;
; 26                                           ; 3                             ;
; 27                                           ; 5                             ;
; 28                                           ; 10                            ;
; 29                                           ; 9                             ;
; 30                                           ; 4                             ;
; 31                                           ; 9                             ;
; 32                                           ; 9                             ;
; 33                                           ; 17                            ;
; 34                                           ; 14                            ;
; 35                                           ; 14                            ;
+----------------------------------------------+-------------------------------+
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; HyperTransport                   ; 0 pF  ; 100 Ohm (Differential)             ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.2-V HSTL                       ; 0 pF  ; Not Available                      ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; Differential 1.2-V HSTL          ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------+---------------------+-------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+----------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node        ; Combinational ALUTs ; ALMs  ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M512s ; M4Ks ; M-RAMs ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                        ; Library Name ;
;                                   ;                     ;       ;                           ;               ;                   ;       ;      ;        ;              ;         ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                            ;              ;
+-----------------------------------+---------------------+-------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+----------------------------------------------------------------------------+--------------+
; |RS_decode                        ; 16 (1)              ; 9 (1) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 47   ; 0            ; 16 (1)                         ; 0 (0)              ; 0 (0)                         ; |RS_decode                                                                 ; work         ;
;    |mux5x2x1:inst1|               ; 5 (0)               ; 3 (0) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 0 (0)              ; 0 (0)                         ; |RS_decode|mux5x2x1:inst1                                                  ; work         ;
;       |lpm_mux:lpm_mux_component| ; 5 (0)               ; 3 (0) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 0 (0)              ; 0 (0)                         ; |RS_decode|mux5x2x1:inst1|lpm_mux:lpm_mux_component                        ; work         ;
;          |mux_rnc:auto_generated| ; 5 (5)               ; 3 (3) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |RS_decode|mux5x2x1:inst1|lpm_mux:lpm_mux_component|mux_rnc:auto_generated ; work         ;
;    |mux5x2x1:inst2|               ; 5 (0)               ; 3 (0) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 0 (0)              ; 0 (0)                         ; |RS_decode|mux5x2x1:inst2                                                  ; work         ;
;       |lpm_mux:lpm_mux_component| ; 5 (0)               ; 3 (0) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 0 (0)              ; 0 (0)                         ; |RS_decode|mux5x2x1:inst2|lpm_mux:lpm_mux_component                        ; work         ;
;          |mux_rnc:auto_generated| ; 5 (5)               ; 3 (3) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |RS_decode|mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated ; work         ;
;    |mux5x2x1:inst|                ; 5 (0)               ; 3 (0) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 0 (0)              ; 0 (0)                         ; |RS_decode|mux5x2x1:inst                                                   ; work         ;
;       |lpm_mux:lpm_mux_component| ; 5 (0)               ; 3 (0) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (0)                          ; 0 (0)              ; 0 (0)                         ; |RS_decode|mux5x2x1:inst|lpm_mux:lpm_mux_component                         ; work         ;
;          |mux_rnc:auto_generated| ; 5 (5)               ; 3 (3) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 0 (0)                         ; |RS_decode|mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated  ; work         ;
+-----------------------------------+---------------------+-------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+----------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                               ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+---------+----------+------------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ; DQS bus ; NDQS bus ; DQS output ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+---------+----------+------------+
; Rdest[4]        ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; Rdest[3]        ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; Rdest[2]        ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; Rdest[1]        ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; Rdest[0]        ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; instruction[27] ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[10] ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[9]  ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[8]  ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[7]  ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[6]  ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[5]  ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[4]  ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[3]  ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[2]  ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[1]  ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[0]  ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; RS1[4]          ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; RS1[3]          ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; RS1[2]          ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; RS1[1]          ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; RS1[0]          ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; RS2[4]          ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; RS2[3]          ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; RS2[2]          ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; RS2[1]          ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; RS2[0]          ; Output   ; --            ; --            ; --                    ; --  ; 0    ; --      ; --       ; --         ;
; instruction[29] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[30] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[31] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[26] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[28] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[25] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[24] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[23] ; Input    ; 0             ; 0             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[22] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[21] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[20] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[19] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[18] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[17] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[16] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[15] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[14] ; Input    ; 0             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[13] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[12] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
; instruction[11] ; Input    ; 7             ; 7             ; --                    ; --  ; --   ; --      ; --       ; --         ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+---------+----------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                              ;
+-----------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                           ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------+-------------------+---------+
; instruction[27]                                                                               ;                   ;         ;
; instruction[10]                                                                               ;                   ;         ;
; instruction[9]                                                                                ;                   ;         ;
; instruction[8]                                                                                ;                   ;         ;
; instruction[7]                                                                                ;                   ;         ;
; instruction[6]                                                                                ;                   ;         ;
; instruction[5]                                                                                ;                   ;         ;
; instruction[4]                                                                                ;                   ;         ;
; instruction[3]                                                                                ;                   ;         ;
; instruction[2]                                                                                ;                   ;         ;
; instruction[1]                                                                                ;                   ;         ;
; instruction[0]                                                                                ;                   ;         ;
; instruction[29]                                                                               ;                   ;         ;
;      - inst5~0                                                                                ; 0                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w4_n0_mux_dataout~1 ; 0                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w3_n0_mux_dataout~1 ; 0                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w2_n0_mux_dataout~1 ; 0                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w1_n0_mux_dataout~1 ; 0                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w0_n0_mux_dataout~1 ; 0                 ; 7       ;
; instruction[30]                                                                               ;                   ;         ;
;      - inst5~0                                                                                ; 0                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w4_n0_mux_dataout~1 ; 0                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w3_n0_mux_dataout~1 ; 0                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w2_n0_mux_dataout~1 ; 0                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w1_n0_mux_dataout~1 ; 0                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w0_n0_mux_dataout~1 ; 0                 ; 7       ;
; instruction[31]                                                                               ;                   ;         ;
;      - inst5~0                                                                                ; 0                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w4_n0_mux_dataout~1 ; 0                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w3_n0_mux_dataout~1 ; 0                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w2_n0_mux_dataout~1 ; 0                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w1_n0_mux_dataout~1 ; 0                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w0_n0_mux_dataout~1 ; 0                 ; 7       ;
; instruction[26]                                                                               ;                   ;         ;
;      - inst5~0                                                                                ; 1                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w4_n0_mux_dataout~1 ; 1                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w3_n0_mux_dataout~1 ; 1                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w2_n0_mux_dataout~1 ; 1                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w1_n0_mux_dataout~1 ; 1                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w0_n0_mux_dataout~1 ; 1                 ; 7       ;
; instruction[28]                                                                               ;                   ;         ;
;      - inst5~0                                                                                ; 1                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w4_n0_mux_dataout~1 ; 1                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w3_n0_mux_dataout~1 ; 1                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w2_n0_mux_dataout~1 ; 1                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w1_n0_mux_dataout~1 ; 1                 ; 7       ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w0_n0_mux_dataout~1 ; 1                 ; 7       ;
; instruction[25]                                                                               ;                   ;         ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w4_n0_mux_dataout~1 ; 1                 ; 7       ;
;      - mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w4_n0_mux_dataout~2  ; 1                 ; 7       ;
; instruction[24]                                                                               ;                   ;         ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w3_n0_mux_dataout~1 ; 1                 ; 7       ;
;      - mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w3_n0_mux_dataout~2  ; 1                 ; 7       ;
; instruction[23]                                                                               ;                   ;         ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w2_n0_mux_dataout~1 ; 1                 ; 0       ;
;      - mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w2_n0_mux_dataout~2  ; 1                 ; 0       ;
; instruction[22]                                                                               ;                   ;         ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w1_n0_mux_dataout~1 ; 0                 ; 7       ;
;      - mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w1_n0_mux_dataout~2  ; 0                 ; 7       ;
; instruction[21]                                                                               ;                   ;         ;
;      - mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w0_n0_mux_dataout~1 ; 0                 ; 7       ;
;      - mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w0_n0_mux_dataout~2  ; 0                 ; 7       ;
; instruction[20]                                                                               ;                   ;         ;
;      - mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w4_n0_mux_dataout~2  ; 1                 ; 7       ;
;      - mux5x2x1:inst1|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w4_n0_mux_dataout~2 ; 1                 ; 7       ;
; instruction[19]                                                                               ;                   ;         ;
;      - mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w3_n0_mux_dataout~2  ; 0                 ; 7       ;
;      - mux5x2x1:inst1|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w3_n0_mux_dataout~2 ; 0                 ; 7       ;
; instruction[18]                                                                               ;                   ;         ;
;      - mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w2_n0_mux_dataout~2  ; 0                 ; 7       ;
;      - mux5x2x1:inst1|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w2_n0_mux_dataout~2 ; 0                 ; 7       ;
; instruction[17]                                                                               ;                   ;         ;
;      - mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w1_n0_mux_dataout~2  ; 0                 ; 7       ;
;      - mux5x2x1:inst1|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w1_n0_mux_dataout~2 ; 0                 ; 7       ;
; instruction[16]                                                                               ;                   ;         ;
;      - mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w0_n0_mux_dataout~2  ; 0                 ; 7       ;
;      - mux5x2x1:inst1|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w0_n0_mux_dataout~2 ; 0                 ; 7       ;
; instruction[15]                                                                               ;                   ;         ;
;      - mux5x2x1:inst1|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w4_n0_mux_dataout~2 ; 1                 ; 7       ;
; instruction[14]                                                                               ;                   ;         ;
; instruction[13]                                                                               ;                   ;         ;
;      - mux5x2x1:inst1|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w2_n0_mux_dataout~2 ; 0                 ; 7       ;
; instruction[12]                                                                               ;                   ;         ;
;      - mux5x2x1:inst1|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w1_n0_mux_dataout~2 ; 0                 ; 7       ;
; instruction[11]                                                                               ;                   ;         ;
;      - mux5x2x1:inst1|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w0_n0_mux_dataout~2 ; 0                 ; 7       ;
+-----------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                  ;
+----------------------------------------------------------------------------------------+---------+
; Name                                                                                   ; Fan-Out ;
+----------------------------------------------------------------------------------------+---------+
; inst5~0                                                                                ; 10      ;
; instruction[28]                                                                        ; 6       ;
; instruction[26]                                                                        ; 6       ;
; instruction[31]                                                                        ; 6       ;
; instruction[30]                                                                        ; 6       ;
; instruction[29]                                                                        ; 6       ;
; instruction[16]                                                                        ; 2       ;
; instruction[17]                                                                        ; 2       ;
; instruction[18]                                                                        ; 2       ;
; instruction[19]                                                                        ; 2       ;
; instruction[20]                                                                        ; 2       ;
; instruction[21]                                                                        ; 2       ;
; instruction[22]                                                                        ; 2       ;
; instruction[23]                                                                        ; 2       ;
; instruction[24]                                                                        ; 2       ;
; instruction[25]                                                                        ; 2       ;
; instruction[11]                                                                        ; 1       ;
; instruction[12]                                                                        ; 1       ;
; instruction[13]                                                                        ; 1       ;
; instruction[14]                                                                        ; 1       ;
; instruction[15]                                                                        ; 1       ;
; mux5x2x1:inst1|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w0_n0_mux_dataout~2 ; 1       ;
; mux5x2x1:inst1|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w1_n0_mux_dataout~2 ; 1       ;
; mux5x2x1:inst1|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w2_n0_mux_dataout~2 ; 1       ;
; mux5x2x1:inst1|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w3_n0_mux_dataout~2 ; 1       ;
; mux5x2x1:inst1|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w4_n0_mux_dataout~2 ; 1       ;
; mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w0_n0_mux_dataout~2  ; 1       ;
; mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w1_n0_mux_dataout~2  ; 1       ;
; mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w2_n0_mux_dataout~2  ; 1       ;
; mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w3_n0_mux_dataout~2  ; 1       ;
; mux5x2x1:inst|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w4_n0_mux_dataout~2  ; 1       ;
; mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w0_n0_mux_dataout~1 ; 1       ;
; mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w1_n0_mux_dataout~1 ; 1       ;
; mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w2_n0_mux_dataout~1 ; 1       ;
; mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w3_n0_mux_dataout~1 ; 1       ;
; mux5x2x1:inst2|lpm_mux:lpm_mux_component|mux_rnc:auto_generated|l1_w4_n0_mux_dataout~1 ; 1       ;
+----------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------+
; Interconnect Usage Summary                                        ;
+-------------------------------------------+-----------------------+
; Interconnect Resource Type                ; Usage                 ;
+-------------------------------------------+-----------------------+
; Block interconnects                       ; 38 / 51,960 ( < 1 % ) ;
; C16 interconnects                         ; 20 / 1,680 ( 1 % )    ;
; C4 interconnects                          ; 62 / 38,400 ( < 1 % ) ;
; DPA clocks                                ; 0 / 4 ( 0 % )         ;
; DQS bus muxes                             ; 0 / 18 ( 0 % )        ;
; DQS-18 I/O buses                          ; 0 / 4 ( 0 % )         ;
; DQS-4 I/O buses                           ; 0 / 18 ( 0 % )        ;
; DQS-9 I/O buses                           ; 0 / 8 ( 0 % )         ;
; Differential I/O clocks                   ; 0 / 32 ( 0 % )        ;
; Direct links                              ; 0 / 51,960 ( 0 % )    ;
; Global clocks                             ; 0 / 16 ( 0 % )        ;
; Local interconnects                       ; 1 / 12,480 ( < 1 % )  ;
; NDQS bus muxes                            ; 0 / 18 ( 0 % )        ;
; NDQS-18 I/O buses                         ; 0 / 4 ( 0 % )         ;
; NDQS-4 I/O buses                          ; 0 / 18 ( 0 % )        ;
; NDQS-9 I/O buses                          ; 0 / 8 ( 0 % )         ;
; PLL transmitter or receiver load enables  ; 0 / 8 ( 0 % )         ;
; PLL transmitter or receiver synch. clocks ; 0 / 8 ( 0 % )         ;
; R24 interconnects                         ; 7 / 1,664 ( < 1 % )   ;
; R24/C16 interconnect drivers              ; 7 / 4,160 ( < 1 % )   ;
; R4 interconnects                          ; 37 / 59,488 ( < 1 % ) ;
; Regional clocks                           ; 0 / 32 ( 0 % )        ;
+-------------------------------------------+-----------------------+


+----------------------------------------------------------------+
; LAB Logic Elements                                             ;
+----------------------------------+-----------------------------+
; Number of ALMs  (Average = 4.50) ; Number of LABs  (Total = 2) ;
+----------------------------------+-----------------------------+
; 1                                ; 1                           ;
; 2                                ; 0                           ;
; 3                                ; 0                           ;
; 4                                ; 0                           ;
; 5                                ; 0                           ;
; 6                                ; 0                           ;
; 7                                ; 0                           ;
; 8                                ; 1                           ;
+----------------------------------+-----------------------------+


+---------------------------------------------------------------------------+
; LAB Signals Sourced                                                       ;
+---------------------------------------------+-----------------------------+
; Number of Signals Sourced  (Average = 8.00) ; Number of LABs  (Total = 2) ;
+---------------------------------------------+-----------------------------+
; 0                                           ; 0                           ;
; 1                                           ; 1                           ;
; 2                                           ; 0                           ;
; 3                                           ; 0                           ;
; 4                                           ; 0                           ;
; 5                                           ; 0                           ;
; 6                                           ; 0                           ;
; 7                                           ; 0                           ;
; 8                                           ; 0                           ;
; 9                                           ; 0                           ;
; 10                                          ; 0                           ;
; 11                                          ; 0                           ;
; 12                                          ; 0                           ;
; 13                                          ; 0                           ;
; 14                                          ; 0                           ;
; 15                                          ; 1                           ;
+---------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                       ;
+-------------------------------------------------+-----------------------------+
; Number of Signals Sourced Out  (Average = 8.00) ; Number of LABs  (Total = 2) ;
+-------------------------------------------------+-----------------------------+
; 0                                               ; 0                           ;
; 1                                               ; 1                           ;
; 2                                               ; 0                           ;
; 3                                               ; 0                           ;
; 4                                               ; 0                           ;
; 5                                               ; 0                           ;
; 6                                               ; 0                           ;
; 7                                               ; 0                           ;
; 8                                               ; 0                           ;
; 9                                               ; 0                           ;
; 10                                              ; 0                           ;
; 11                                              ; 0                           ;
; 12                                              ; 0                           ;
; 13                                              ; 0                           ;
; 14                                              ; 0                           ;
; 15                                              ; 1                           ;
+-------------------------------------------------+-----------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+----------------------------------------------+-----------------------------+
; Number of Distinct Inputs  (Average = 11.00) ; Number of LABs  (Total = 2) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 0                           ;
; 1                                            ; 0                           ;
; 2                                            ; 0                           ;
; 3                                            ; 1                           ;
; 4                                            ; 0                           ;
; 5                                            ; 0                           ;
; 6                                            ; 0                           ;
; 7                                            ; 0                           ;
; 8                                            ; 0                           ;
; 9                                            ; 0                           ;
; 10                                           ; 0                           ;
; 11                                           ; 0                           ;
; 12                                           ; 0                           ;
; 13                                           ; 0                           ;
; 14                                           ; 0                           ;
; 15                                           ; 0                           ;
; 16                                           ; 0                           ;
; 17                                           ; 0                           ;
; 18                                           ; 0                           ;
; 19                                           ; 1                           ;
+----------------------------------------------+-----------------------------+
>>>>>>> parent of 84b2708... data_mem


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 31    ;
; Number of I/O Rules Passed       ; 4     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 27    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                                ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                         ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                         ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                         ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks            ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks            ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks            ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks                   ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks                   ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O       ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O       ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O       ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O       ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O       ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O       ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O       ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; No PCI I/O assignments found.                                            ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; No PCI I/O assignments found.                                            ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O       ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O       ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O       ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O       ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000032 ; I/O Properties Checks for Multiple I/Os ; I/O registers and SERDES should not be used at the same XY location.                                 ; Critical ; No I/O Registers or Differential I/O Standard assignments found.         ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks                 ; Current density for consecutive I/Os should not exceed 250mA for row I/Os and 250mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks              ; Single-ended outputs should be 1 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000037 ; SI Related Distance Checks              ; Single-ended I/O and differential I/O should not coexist in a PLL output I/O bank.                   ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000038 ; SI Related SSO Limit Checks             ; Single-ended outputs and High-speed LVDS should not coexist in an I/O bank.                          ; High     ; No High-speed LVDS found.                                                ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks             ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Inapplicable ; IO_000040 ; SI Related SSO Limit Checks             ; The total drive strength of single ended outputs in a DPA bank should not exceed 120mA.              ; High     ; No DPA found.                                                            ; I/O  ;                   ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000032    ; IO_000033 ; IO_000034    ; IO_000037    ; IO_000038    ; IO_000042    ; IO_000040    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+
<<<<<<< HEAD
<<<<<<< HEAD
=======
>>>>>>> parent of 84b2708... data_mem
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 47        ; 0            ; 0            ; 47        ; 47        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 47        ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 47           ; 47           ; 47           ; 47           ; 47           ; 0         ; 47           ; 47           ; 0         ; 0         ; 47           ; 47           ; 47           ; 47           ; 47           ; 47           ; 47           ; 47           ; 47           ; 47           ; 47           ; 47           ; 47           ; 47           ; 47           ; 0         ; 47           ; 47           ; 47           ; 47           ; 47           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Rdest[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rdest[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rdest[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rdest[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rdest[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[27]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RS1[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RS1[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RS1[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RS1[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RS1[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RS2[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RS2[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RS2[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RS2[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RS2[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[29]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[30]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[31]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[26]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[28]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[25]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[24]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[23]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[22]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[21]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[20]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[19]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[18]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[17]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[16]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[15]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[14]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[13]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[12]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; instruction[11]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
<<<<<<< HEAD
=======
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 101       ; 0            ; 0            ; 101       ; 101       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 101       ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 101          ; 101          ; 101          ; 101          ; 101          ; 0         ; 101          ; 101          ; 0         ; 0         ; 101          ; 101          ; 101          ; 101          ; 101          ; 101          ; 101          ; 101          ; 101          ; 101          ; 101          ; 101          ; 101          ; 101          ; 101          ; 0         ; 101          ; 101          ; 101          ; 101          ; 101          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ;
; S[31]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S[30]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S[29]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S[28]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S[27]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S[26]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S[25]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S[24]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S[23]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S[22]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S[21]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S[20]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S[19]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S[18]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S[17]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S[16]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; S[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; select[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; select[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; select[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; select[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[31]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[31]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[30]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[30]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[29]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[29]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[28]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[28]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[27]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[27]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[26]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[26]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[25]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[25]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[24]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[24]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[23]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[23]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[22]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[22]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[21]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[21]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[20]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[20]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[19]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[19]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[18]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[18]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[17]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[17]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[16]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[16]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
>>>>>>> parent of 84b2708... data_mem
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Error detection CRC                          ; Off                      ;
; Configuration Voltage Level                  ; Auto                     ;
; Force Configuration Voltage Level            ; Off                      ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Data[0]                                      ; As input tri-stated      ;
; ASDO,nCSO                                    ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


<<<<<<< HEAD
<<<<<<< HEAD
=======
+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+-----------------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                                     ;
+--------------------------------------------------------------------------+--------------------------------+
; Name                                                                     ; Value                          ;
+--------------------------------------------------------------------------+--------------------------------+
; Auto Fit Point 1 - Fit Attempt 1                                         ; ff                             ;
; Mid Wire Use - Fit Attempt 1                                             ; 7                              ;
; Mid Slack - Fit Attempt 1                                                ; 2147483639                     ;
; Internal Atom Count - Fit Attempt 1                                      ; 1817                           ;
; LE/ALM Count - Fit Attempt 1                                             ; 967                            ;
; LAB Count - Fit Attempt 1                                                ; 132                            ;
; Outputs per Lab - Fit Attempt 1                                          ; 10.045                         ;
; Inputs per LAB - Fit Attempt 1                                           ; 27.030                         ;
; Global Inputs per LAB - Fit Attempt 1                                    ; 0.038                          ;
; LAB Constraint 'CE + async load' - Fit Attempt 1                         ; 0:132                          ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1            ; 0:132                          ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                     ; 0:132                          ;
; LAB Constraint 'deterministic LABSMUXA/LABSMUXB overuse' - Fit Attempt 1 ; 0:132                          ;
; LAB Constraint 'deterministic LABSMUXE/LABSMUXF overuse' - Fit Attempt 1 ; 0:132                          ;
; LAB Constraint 'global controls' - Fit Attempt 1                         ; 0:127;1:5                      ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1       ; 0:132                          ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1              ; 0:127;1:5                      ;
; LAB Constraint 'clock constraint' - Fit Attempt 1                        ; 0:127;1:5                      ;
; LAB Constraint 'carry chain tie-off constraint' - Fit Attempt 1          ; 0:55;1:59;2:18                 ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1         ; 0:132                          ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                         ; 0:127;1:5                      ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1                  ; 0:127;1:5                      ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1              ; 0:132                          ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                ; 0:59;1:73                      ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1              ; 0:1;1:72;2:25;3:26;4:4;5:3;6:1 ;
; LEs in Chains - Fit Attempt 1                                            ; 712                            ;
; LEs in Long Chains - Fit Attempt 1                                       ; 644                            ;
; LABs with Chains - Fit Attempt 1                                         ; 78                             ;
; LABs with Multiple Chains - Fit Attempt 1                                ; 3                              ;
; Time - Fit Attempt 1                                                     ; 0                              ;
; Time in tsm_tan.dll - Fit Attempt 1                                      ; 0.016                          ;
+--------------------------------------------------------------------------+--------------------------------+


+--------------------------------------------------+
; Advanced Data - Placement                        ;
+-------------------------------------+------------+
; Name                                ; Value      ;
+-------------------------------------+------------+
; Auto Fit Point 2 - Fit Attempt 1    ; ff         ;
; Early Wire Use - Fit Attempt 1      ; 2          ;
; Early Slack - Fit Attempt 1         ; 2147483639 ;
; Auto Fit Point 4 - Fit Attempt 1    ; f          ;
; Auto Fit Point 4 - Fit Attempt 1    ; f          ;
; Auto Fit Point 4 - Fit Attempt 1    ; f          ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff         ;
; Mid Wire Use - Fit Attempt 1        ; 5          ;
; Mid Slack - Fit Attempt 1           ; 2147483639 ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff         ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff         ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff         ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff         ;
; Mid Wire Use - Fit Attempt 1        ; 5          ;
; Mid Slack - Fit Attempt 1           ; 2147483639 ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff         ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff         ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff         ;
; Late Wire Use - Fit Attempt 1       ; 5          ;
; Late Slack - Fit Attempt 1          ; 2147483639 ;
; Peak Regional Wire - Fit Attempt 1  ; 34.722     ;
; Auto Fit Point 7 - Fit Attempt 1    ; ff         ;
; Time - Fit Attempt 1                ; 1          ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.078      ;
+-------------------------------------+------------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Early Slack - Fit Attempt 1         ; 2147483639  ;
; Early Wire Use - Fit Attempt 1      ; 6           ;
; Peak Regional Wire - Fit Attempt 1  ; 10          ;
; Mid Slack - Fit Attempt 1           ; 2147483639  ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Wire Use - Fit Attempt 1       ; 6           ;
; Time - Fit Attempt 1                ; 1           ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.156       ;
+-------------------------------------+-------------+


>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
>>>>>>> parent of 84b2708... data_mem
+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 132 02/25/2009 SJ Web Edition
<<<<<<< HEAD
<<<<<<< HEAD
    Info: Processing started: Sun Jul 12 14:54:31 2020
=======
    Info: Processing started: Sat Jul 11 16:26:59 2020
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
    Info: Processing started: Sun Jul 12 14:54:31 2020
>>>>>>> parent of 84b2708... data_mem
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off CAP -c CAP
Info: Automatically selected device EP2S15F484C3 for design CAP
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is not available with your current license
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info: Fitter converted 1 user pins into dedicated programming pins
    Info: Pin ~DATA0~ is reserved at location E13
<<<<<<< HEAD
<<<<<<< HEAD
=======
>>>>>>> parent of 84b2708... data_mem
Warning: No exact pin location assignment(s) for 47 pins of 47 total pins
    Info: Pin Rdest[4] not assigned to an exact location on the device
    Info: Pin Rdest[3] not assigned to an exact location on the device
    Info: Pin Rdest[2] not assigned to an exact location on the device
    Info: Pin Rdest[1] not assigned to an exact location on the device
    Info: Pin Rdest[0] not assigned to an exact location on the device
    Info: Pin instruction[27] not assigned to an exact location on the device
    Info: Pin instruction[10] not assigned to an exact location on the device
    Info: Pin instruction[9] not assigned to an exact location on the device
    Info: Pin instruction[8] not assigned to an exact location on the device
    Info: Pin instruction[7] not assigned to an exact location on the device
    Info: Pin instruction[6] not assigned to an exact location on the device
    Info: Pin instruction[5] not assigned to an exact location on the device
    Info: Pin instruction[4] not assigned to an exact location on the device
    Info: Pin instruction[3] not assigned to an exact location on the device
    Info: Pin instruction[2] not assigned to an exact location on the device
    Info: Pin instruction[1] not assigned to an exact location on the device
    Info: Pin instruction[0] not assigned to an exact location on the device
    Info: Pin RS1[4] not assigned to an exact location on the device
    Info: Pin RS1[3] not assigned to an exact location on the device
    Info: Pin RS1[2] not assigned to an exact location on the device
    Info: Pin RS1[1] not assigned to an exact location on the device
    Info: Pin RS1[0] not assigned to an exact location on the device
    Info: Pin RS2[4] not assigned to an exact location on the device
    Info: Pin RS2[3] not assigned to an exact location on the device
    Info: Pin RS2[2] not assigned to an exact location on the device
    Info: Pin RS2[1] not assigned to an exact location on the device
    Info: Pin RS2[0] not assigned to an exact location on the device
    Info: Pin instruction[29] not assigned to an exact location on the device
    Info: Pin instruction[30] not assigned to an exact location on the device
    Info: Pin instruction[31] not assigned to an exact location on the device
    Info: Pin instruction[26] not assigned to an exact location on the device
    Info: Pin instruction[28] not assigned to an exact location on the device
    Info: Pin instruction[25] not assigned to an exact location on the device
    Info: Pin instruction[24] not assigned to an exact location on the device
    Info: Pin instruction[23] not assigned to an exact location on the device
    Info: Pin instruction[22] not assigned to an exact location on the device
    Info: Pin instruction[21] not assigned to an exact location on the device
    Info: Pin instruction[20] not assigned to an exact location on the device
    Info: Pin instruction[19] not assigned to an exact location on the device
    Info: Pin instruction[18] not assigned to an exact location on the device
    Info: Pin instruction[17] not assigned to an exact location on the device
    Info: Pin instruction[16] not assigned to an exact location on the device
    Info: Pin instruction[15] not assigned to an exact location on the device
    Info: Pin instruction[14] not assigned to an exact location on the device
    Info: Pin instruction[13] not assigned to an exact location on the device
    Info: Pin instruction[12] not assigned to an exact location on the device
    Info: Pin instruction[11] not assigned to an exact location on the device
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
<<<<<<< HEAD
=======
Warning: No exact pin location assignment(s) for 101 pins of 101 total pins
    Info: Pin S[31] not assigned to an exact location on the device
    Info: Pin S[30] not assigned to an exact location on the device
    Info: Pin S[29] not assigned to an exact location on the device
    Info: Pin S[28] not assigned to an exact location on the device
    Info: Pin S[27] not assigned to an exact location on the device
    Info: Pin S[26] not assigned to an exact location on the device
    Info: Pin S[25] not assigned to an exact location on the device
    Info: Pin S[24] not assigned to an exact location on the device
    Info: Pin S[23] not assigned to an exact location on the device
    Info: Pin S[22] not assigned to an exact location on the device
    Info: Pin S[21] not assigned to an exact location on the device
    Info: Pin S[20] not assigned to an exact location on the device
    Info: Pin S[19] not assigned to an exact location on the device
    Info: Pin S[18] not assigned to an exact location on the device
    Info: Pin S[17] not assigned to an exact location on the device
    Info: Pin S[16] not assigned to an exact location on the device
    Info: Pin S[15] not assigned to an exact location on the device
    Info: Pin S[14] not assigned to an exact location on the device
    Info: Pin S[13] not assigned to an exact location on the device
    Info: Pin S[12] not assigned to an exact location on the device
    Info: Pin S[11] not assigned to an exact location on the device
    Info: Pin S[10] not assigned to an exact location on the device
    Info: Pin S[9] not assigned to an exact location on the device
    Info: Pin S[8] not assigned to an exact location on the device
    Info: Pin S[7] not assigned to an exact location on the device
    Info: Pin S[6] not assigned to an exact location on the device
    Info: Pin S[5] not assigned to an exact location on the device
    Info: Pin S[4] not assigned to an exact location on the device
    Info: Pin S[3] not assigned to an exact location on the device
    Info: Pin S[2] not assigned to an exact location on the device
    Info: Pin S[1] not assigned to an exact location on the device
    Info: Pin S[0] not assigned to an exact location on the device
    Info: Pin select[3] not assigned to an exact location on the device
    Info: Pin select[0] not assigned to an exact location on the device
    Info: Pin select[1] not assigned to an exact location on the device
    Info: Pin select[2] not assigned to an exact location on the device
    Info: Pin A[31] not assigned to an exact location on the device
    Info: Pin clk not assigned to an exact location on the device
    Info: Pin B[31] not assigned to an exact location on the device
    Info: Pin A[30] not assigned to an exact location on the device
    Info: Pin B[30] not assigned to an exact location on the device
    Info: Pin A[29] not assigned to an exact location on the device
    Info: Pin B[29] not assigned to an exact location on the device
    Info: Pin A[28] not assigned to an exact location on the device
    Info: Pin B[28] not assigned to an exact location on the device
    Info: Pin A[27] not assigned to an exact location on the device
    Info: Pin B[27] not assigned to an exact location on the device
    Info: Pin A[26] not assigned to an exact location on the device
    Info: Pin B[26] not assigned to an exact location on the device
    Info: Pin A[25] not assigned to an exact location on the device
    Info: Pin B[25] not assigned to an exact location on the device
    Info: Pin A[24] not assigned to an exact location on the device
    Info: Pin B[24] not assigned to an exact location on the device
    Info: Pin A[23] not assigned to an exact location on the device
    Info: Pin B[23] not assigned to an exact location on the device
    Info: Pin A[22] not assigned to an exact location on the device
    Info: Pin B[22] not assigned to an exact location on the device
    Info: Pin A[21] not assigned to an exact location on the device
    Info: Pin B[21] not assigned to an exact location on the device
    Info: Pin A[20] not assigned to an exact location on the device
    Info: Pin B[20] not assigned to an exact location on the device
    Info: Pin A[19] not assigned to an exact location on the device
    Info: Pin B[19] not assigned to an exact location on the device
    Info: Pin A[18] not assigned to an exact location on the device
    Info: Pin B[18] not assigned to an exact location on the device
    Info: Pin A[17] not assigned to an exact location on the device
    Info: Pin B[17] not assigned to an exact location on the device
    Info: Pin A[16] not assigned to an exact location on the device
    Info: Pin B[16] not assigned to an exact location on the device
    Info: Pin A[15] not assigned to an exact location on the device
    Info: Pin B[15] not assigned to an exact location on the device
    Info: Pin A[14] not assigned to an exact location on the device
    Info: Pin B[14] not assigned to an exact location on the device
    Info: Pin A[13] not assigned to an exact location on the device
    Info: Pin B[13] not assigned to an exact location on the device
    Info: Pin A[12] not assigned to an exact location on the device
    Info: Pin B[12] not assigned to an exact location on the device
    Info: Pin A[11] not assigned to an exact location on the device
    Info: Pin B[11] not assigned to an exact location on the device
    Info: Pin A[10] not assigned to an exact location on the device
    Info: Pin B[10] not assigned to an exact location on the device
    Info: Pin A[9] not assigned to an exact location on the device
    Info: Pin B[9] not assigned to an exact location on the device
    Info: Pin A[8] not assigned to an exact location on the device
    Info: Pin B[8] not assigned to an exact location on the device
    Info: Pin A[7] not assigned to an exact location on the device
    Info: Pin B[7] not assigned to an exact location on the device
    Info: Pin A[6] not assigned to an exact location on the device
    Info: Pin B[6] not assigned to an exact location on the device
    Info: Pin A[5] not assigned to an exact location on the device
    Info: Pin B[5] not assigned to an exact location on the device
    Info: Pin A[4] not assigned to an exact location on the device
    Info: Pin B[4] not assigned to an exact location on the device
    Info: Pin A[3] not assigned to an exact location on the device
    Info: Pin B[3] not assigned to an exact location on the device
    Info: Pin A[2] not assigned to an exact location on the device
    Info: Pin B[2] not assigned to an exact location on the device
    Info: Pin A[1] not assigned to an exact location on the device
    Info: Pin B[1] not assigned to an exact location on the device
    Info: Pin A[0] not assigned to an exact location on the device
    Info: Pin B[0] not assigned to an exact location on the device
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Automatically promoted node clk (placed in PIN N20 (CLK3p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
>>>>>>> parent of 84b2708... data_mem
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
<<<<<<< HEAD
<<<<<<< HEAD
=======
>>>>>>> parent of 84b2708... data_mem
Extra Info: Moving registers into I/O cells, DSP blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, DSP blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 47 (unused VREF, 3.3V VCCIO, 32 input, 15 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
<<<<<<< HEAD
=======
Extra Info: Start inferring scan chains for DSP blocks
Extra Info: Inferring scan chains for DSP blocks is complete
Extra Info: Moving registers into I/O cells, DSP blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, DSP blocks, and RAM blocks
Info: Finished register packing
    Extra Info: Packed 128 registers into blocks of type DSP block multiplier
    Extra Info: Created 128 register duplicates
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 100 (unused VREF, 3.3V VCCIO, 68 input, 32 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  39 pins available
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
>>>>>>> parent of 84b2708... data_mem
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  44 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  49 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  35 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  44 pins available
        Info: I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info: I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  34 pins available
        Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info: I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  6 pins available
        Info: I/O bank number 10 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  6 pins available
<<<<<<< HEAD
<<<<<<< HEAD
Info: Fitter preparation operations ending: elapsed time is 00:00:00
=======
Info: Fitter preparation operations ending: elapsed time is 00:00:01
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
Info: Fitter preparation operations ending: elapsed time is 00:00:00
>>>>>>> parent of 84b2708... data_mem
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
<<<<<<< HEAD
<<<<<<< HEAD
=======
>>>>>>> parent of 84b2708... data_mem
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Average interconnect usage is 0% of the available device resources
    Info: Peak interconnect usage is 0% of the available device resources in the region that extends from location X13_Y14 to location X26_Y27
Info: Fitter routing operations ending: elapsed time is 00:00:00
<<<<<<< HEAD
=======
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Average interconnect usage is 5% of the available device resources
    Info: Peak interconnect usage is 10% of the available device resources in the region that extends from location X27_Y14 to location X40_Y27
Info: Fitter routing operations ending: elapsed time is 00:00:01
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
>>>>>>> parent of 84b2708... data_mem
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
<<<<<<< HEAD
<<<<<<< HEAD
=======
>>>>>>> parent of 84b2708... data_mem
Warning: Found 15 output pins without output pin load capacitance assignment
    Info: Pin "Rdest[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Rdest[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Rdest[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Rdest[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Rdest[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RS1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RS1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RS1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RS1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RS1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RS2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RS2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RS2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RS2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "RS2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 282 megabytes
    Info: Processing ended: Sun Jul 12 14:54:34 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02
<<<<<<< HEAD
=======
Warning: Found 32 output pins without output pin load capacitance assignment
    Info: Pin "S[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "S[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "S[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "S[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "S[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "S[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "S[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "S[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "S[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "S[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "S[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "S[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "S[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "S[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "S[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "S[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "S[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "S[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "S[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "S[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "S[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "S[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "S[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "S[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "S[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "S[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "S[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "S[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "S[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "S[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "S[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "S[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 303 megabytes
    Info: Processing ended: Sat Jul 11 16:27:06 2020
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:06
>>>>>>> parent of 6a74088... Merge branch 'master' of https://github.com/Gnomy17/FF_E_Hajabdolla
=======
>>>>>>> parent of 84b2708... data_mem


