{"patent_id": "10-2021-7012190", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2021-0052571", "출원번호": "10-2021-7012190", "발명의 명칭": "디스커버리 신호 및 채널을 위한 공통 검색 공간의 설정 방법 및 장치", "출원인": "삼성전자주식회사", "발명자": "시 홍보"}}
{"patent_id": "10-2021-7012190", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "공유 스펙트럼 채널 액세스를 지원하는 무선 통신 시스템에서의 사용자 장치(UE)에 있어서,제1 다운링크 채널을 통해 기지국(BS)으로부터 동기화 신호 및 물리적 브로드캐스트 채널(SS/PBCH) 블록을 수신하도록 구성된 적어도 하나의 송수신기; 및상기 적어도 하나의 송수신기에 동작 가능하게 연결된 적어도 하나의 프로세서를 포함하는데, 상기 적어도 하나의 프로세서는,수신된 SS/PBCH 블록이 위치되는 송신 윈도우를 결정하고;Type0 물리적 다운링크 제어 채널(Type0-PDCCH) 공통 검색 공간(CSS)에 대한 제어 자원 세트(CORESET)가 상기수신된 SS/PBCH 블록에 기초하여 존재하는지를 결정하고;상기 송신 윈도우 내에서 후보 SS/PBCH 블록의 QCL(quasi-co-location) 가정에 대한 파라미터를 결정하고;상기 QCL 가정에 대해 결정된 파라미터에 기초하여 상기 송신 윈도우 내의 QCL된 후보 SS/PBCH 블록의 그룹을결정하며;상기 Type0-PDCCH CSS를 포함하는 슬롯의 그룹 - 상기 슬롯의 그룹의 각각의 슬롯은 QCL된 후보 SS/PBCH 블록의그룹 내의 후보 SS/PBCH 블록에 상응함 - 을 결정하도록 구성되며,상기 적어도 하나의 송수신기는 상기 Type0-PDCCH CSS를 포함하는 상기 결정된 슬롯의 그룹에 기초하여 제2 다운링크 채널을 통해 상기 BS로부터 적어도 하나의 Type0-PDCCH를 수신하도록 더 구성되는, 무선 통신 시스템에서의 사용자 장치(UE)."}
{"patent_id": "10-2021-7012190", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 QCL 가정을 위한 파라미터는 상기 BS로부터 수신된 상기 SS/PBCH 블록에 의해 설정되고, 상기 파라미터의값은 {1, 2, 4, 8}로부터 결정되는, 무선 통신 시스템에서의 사용자 장치(UE)."}
{"patent_id": "10-2021-7012190", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서,상기 Type0-PDCCH CSS를 포함하는 상기 슬롯의 그룹 중 하나의 슬롯은 상기 송신 윈도우 내부 또는 상기 송신윈도우 외부에 위치되는, 무선 통신 시스템에서의 사용자 장치(UE)."}
{"patent_id": "10-2021-7012190", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서,상기 적어도 하나의 프로세서는 상기 Type0-PDCCH CSS를 포함하는 상기 슬롯의 그룹 중 2개의 슬롯을 식별하도록 더 구성되고, 2개의 슬롯은 시간 도메인에서 연속적이며, 상기 2개의 슬롯의 각각은 동일한 후보 SS/PBCH 블록에 각각 상응하는, 무선 통신 시스템에서의 사용자 장치(UE)."}
{"patent_id": "10-2021-7012190", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 4 항에 있어서,상기 송신 윈도우 내의 상기 동일한 후보 SS/PBCH 블록의 인덱스는 상기후보 SS/PBCH 블록의 부반송파 간격(SCS)에 대해 {0, 1, ..., 9}로부터 15kHz로서 결정되고;상기 송신 윈도우 내의 상기 동일한 후보 SS/PBCH 블록의 인덱스는 상기 후보 SS/PBCH 블록의 SCS에 대해 {0,공개특허 10-2021-0052571-3-1, ..., 19}로부터 30kHz로서 결정되는, 무선 통신 시스템에서의 사용자 장치(UE)."}
{"patent_id": "10-2021-7012190", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 4 항에 있어서,상기 BS로부터 수신된 상기 SS/PBCH 블록에 의해 설정된 파라미터 M에 기초하여 상기 2개의 슬롯 중 제1 슬롯의인덱스가 결정되고;상기 파라미터 M의 값은 {1/2, 1, 2}로부터 결정되며;상기 파라미터 M의 값에 대한 제한은 상기 QCL 가정에 대해 설정된 파라미터의 값을 기반으로 결정되는, 무선통신 시스템에서의 사용자 장치(UE)."}
{"patent_id": "10-2021-7012190", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 6 항에 있어서,상기 QCL 가정을 위한 상기 파라미터의 값이 1로서 설정될 때, 상기 파라미터 M의 값에 대한 제한은 2로서 설정될 것으로 예상되지 않는, 무선 통신 시스템에서의 사용자 장치(UE)."}
{"patent_id": "10-2021-7012190", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "공유 스펙트럼 채널 액세스를 지원하는 무선 통신 시스템에서의 기지국(BS)에 있어서,적어도 하나의 프로세서로서,동기화 신호/물리적 브로드캐스트 채널(SS/PBCH) 블록이 위치되는 송신 윈도우를 결정하고;Type0 물리적 다운링크 제어 채널(Type0-PDCCH) 공통 검색 공간(CSS)에 대한 제어 자원 세트(CORESET)가 상기SS/PBCH 블록에 기초하여 존재하는지를 결정하고;상기 송신 윈도우 내에서 후보 SS/PBCH 블록의 QCL(quasi-co-location) 가정에 대한 파라미터를 결정하고;상기 QCL 가정에 대해 결정된 파라미터에 기초하여 상기 송신 윈도우 내의 QCL된 후보 SS/PBCH 블록의 그룹을결정하며;상기 Type0-PDCCH CSS를 포함하는 슬롯의 그룹 - 상기 슬롯의 그룹의 각각의 슬롯은 QCL된 후보 SS/PBCH 블록의그룹 내의 후보 SS/PBCH 블록에 상응함 - 을 결정하도록 구성되는, 상기 적어도 하나의 프로세서; 및상기 적어도 하나의 프로세서에 동작 가능하게 연결된 적어도 하나의 송수신기로서,상기 SS/PBCH 블록을 제1 다운링크 채널을 통해 사용자 장치(UE)로 송신하고;상기 Type0-PDCCH CSS를 포함하는 결정된 슬롯의 그룹에 기초하여 적어도 하나의 Type0-PDCCH를 제2 다운링크채널을 통해 상기 UE로 송신하도록 구성된, 상기 적어도 하나의 송수신기를 포함하는, 무선 통신 시스템에서의기지국(BS)."}
{"patent_id": "10-2021-7012190", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 8 항에 있어서,상기 QCL 가정을 위한 파라미터는 상기 BS로부터 수신된 상기 SS/PBCH 블록에 의해 설정되고, 상기 파라미터의값은 {1, 2, 4, 8}로부터 결정되는, 무선 통신 시스템에서의 기지국(BS)."}
{"patent_id": "10-2021-7012190", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 8 항에 있어서,상기 Type0-PDCCH CSS를 포함하는 상기 슬롯의 그룹 중 하나의 슬롯은 상기 송신 윈도우 내부 또는 상기 송신윈도우 외부에 위치되는, 무선 통신 시스템에서의 기지국(BS)."}
{"patent_id": "10-2021-7012190", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "공개특허 10-2021-0052571-4-제 8 항에 있어서,상기 적어도 하나의 프로세서는 상기 Type0-PDCCH CSS를 포함하는 상기 슬롯의 그룹 중 2개의 슬롯을 식별하도록 더 구성되고, 2개의 슬롯은 시간 도메인에서 연속적이며, 상기 2개의 슬롯의 각각은 동일한 후보 SS/PBCH 블록에 각각 상응하는, 무선 통신 시스템에서의 기지국(BS)."}
{"patent_id": "10-2021-7012190", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 11 항에 있어서,상기 송신 윈도우 내의 상기 동일한 후보 SS/PBCH 블록의 인덱스는 상기후보 SS/PBCH 블록의 부반송파 간격(SCS)에 대해 {0, 1, ..., 9}로부터 15kHz로서 결정되고;상기 송신 윈도우 내의 상기 동일한 후보 SS/PBCH 블록의 인덱스는 상기 후보 SS/PBCH 블록의 SCS에 대해 {0,1, ..., 19}로부터 30kHz로서 결정되는, 무선 통신 시스템에서의 기지국(BS)."}
{"patent_id": "10-2021-7012190", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 11 항에 있어서,상기 BS로부터 수신된 상기 SS/PBCH 블록에 의해 설정된 파라미터 M에 기초하여 상기 2개의 슬롯 중 제1 슬롯의인덱스가 결정되고;상기 파라미터 M의 값은 {1/2, 1, 2}로부터 결정되며;상기 파라미터 M의 값에 대한 제한은 상기 QCL 가정에 대해 설정된 파라미터의 값을 기반으로 결정되는, 무선통신 시스템에서의 기지국(BS)."}
{"patent_id": "10-2021-7012190", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 13 항에 있어서,상기 QCL 가정을 위한 상기 파라미터의 값이 1로서 설정될 때, 상기 파라미터 M의 값에 대한 제한은 2로서 설정되지 않는, 무선 통신 시스템에서의 기지국(BS)."}
{"patent_id": "10-2021-7012190", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "공유 스펙트럼 채널 액세스를 지원하는 무선 통신 시스템에서의 사용자 장치(UE)의 방법에 있어서,제1 다운링크 채널을 통해 기지국(BS)으로부터 동기화 신호 및 물리적 브로드캐스트 채널(SS/PBCH) 블록을 수신하는 단계;수신된 SS/PBCH 블록이 위치되는 송신 윈도우를 결정하는 단계;Type0 물리적 다운링크 제어 채널(Type0-PDCCH) 공통 검색 공간(CSS)에 대한 제어 자원 세트(CORESET)가 상기수신된 SS/PBCH 블록에 기초하여 존재하는지를 결정하는 단계;상기 송신 윈도우 내에서 후보 SS/PBCH 블록의 QCL(quasi-co-location) 가정에 대한 파라미터를 결정하는 단계;상기 QCL 가정에 대해 결정된 파라미터에 기초하여 상기 송신 윈도우 내의 QCL된 후보 SS/PBCH 블록의 그룹을결정하는 단계;상기 Type0-PDCCH CSS를 포함하는 슬롯의 그룹 - 상기 슬롯의 그룹의 각각의 슬롯은 QCL된 후보 SS/PBCH 블록의그룹 내의 후보 SS/PBCH 블록에 상응함 - 을 결정하는 단계; 및상기 Type0-PDCCH CSS를 포함하는 결정된 슬롯의 그룹에 기초하여 제2 다운링크 채널을 통해 상기 BS로부터 적어도 하나의 Type0-PDCCH를 수신하는 단계를 포함하는, 무선 통신 시스템에서의 사용자 장치(UE)의 방법."}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시는 IOT(Internet of Things) 기술을 이용하여 4세대(4G) 시스템보다 높은 데이터 속도를 지원하는 5세대 (5G) 통신 시스템을 융합하는 통신 방법 및 시스템에 관한 것이다. 본 개시는 스마트 홈, 스마트 빌딩, 스마트 시티, 스마트 카, 커넥티드 카, 헬스 케어, 디지털 교육, 스마트 소매, 보안 및 안전 서비스와 같은 5G 통신 기 술 및 IoT 관련 기술에 기반한 지능형 서비스에 적용될 수 있다. 공유 스펙트럼 채널 액세스를 지원하는 무선 통 신 시스템에서의 UE의 방법이 제공된다."}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 출원은 일반적으로 무선 통신 시스템에 관한 것으로서, 보다 구체적으로는, 본 발명은 진보된(advanced) 무 선 통신 시스템에서 디스커버리 신호(discovery signal) 및 채널을 위한 공통 검색 공간(common search spac e)의 설정에 관한 것이다."}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "4G 통신 시스템 상용화 이후 증가 추세에 있는 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5G 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. 이러한 이유로, 5G 또는 pre-5G 통신 시스템은 또한 \"4G 네트워크 이후(Beyond 4G Network)\" 통신 시스템 또는 \"LTE 시스템 이후(Post LTE System)\" 통신 시 스템이라 불리어지고 있다. 높은 데이터 송신률(data rate)을 달성하기 위해, 5G 통신 시스템은 초고주파 (mmWave) 대역(예를 들어, 60GHz 대역)에서 구현되는 것으로 간주된다. 무선파(radio wave)의 전파 손실을 감소 시키고 송신 거리를 증가시키기 위해, 5G 통신 시스템에서는 빔포밍(beamforming), 거대한 MIMO(Multiple- Input Multiple-Output), FD-MIMO(Full Dimensional MIMO), 어레이 안테나(array 안테나), 아날로그 빔포밍 (analog beam forming), 및 대규모 안테나(large scale 안테나) 기술이 논의되고 있다. 또한, 시스템의 네트워 크 개선을 위해, 5G 통신 시스템에서는 진보된 소형 셀(advanced small cell), 클라우드 무선 액세스 네트워크 (cloud Radio Access Network; cloud RAN), 초고밀도 네트워크(ultra-dense network), 기기 간 통신(Device- to-Device(D2D) communication), 무선 백홀(wireless backhaul), 이동 네트워크(moving network), 협력 통신 (cooperative communication), CoMP(Coordinated Multi-Point), 수신 단 간섭 제거(reception-end interference cancellation) 등의 기술 개발이 이루어지고 있다. 5G 통신 시스템에서는 진보된 코딩 변조 (Advanced Coding Modulation, ACM) 방식인 FQAM(Hybrid FSK and QAM Modulation) 및 SWSC(Sliding Window Superposition Coding)과, 진보된 액세스 기술인 FBMC(Filter Bank Multi Carrier), NOMA(non-orthogonal multiple access) 및 SCMA(sparse code multiple access) 등이 개발되고 있다. 인간이 정보를 생성하고 소비하는 인간 중심 연결 네트워크인 인터넷은 이제 사물과 같은 분산된 엔티티가 인간 의 개입 없이 정보를 교환하고 처리하는 사물 인터넷(Internet of Things; IoT)으로 진화하고 있다. 클라우드 서버와의 연결을 통한 IoT 기술 및 빅 데이터(Big Data) 처리 기술을 조합한 IoE(Internet of Everything) 기 술이 대두되고 있다. IoT를 구현하기 위해서, 센싱 기술, 유무선 통신 및 네트워크 인프라, 서비스 인터페이스 기술, 및 보안 기술과 같은 기술 요소가 요구되어, 최근에는 사물간의 연결을 위한 센서 네트워크(sensor network), M2M(Machine-to-Machine), MTC(Machine Type Communication) 등의 기술이 연구되고 있다. IoT 환경 에서는 연결된 사물에서 생성된 데이터를 수집, 분석하여 인간의 삶에 새로운 가치를 창출하는 지능형 IT(Internet Technology) 서비스가 제공될 수 있다. IoT는 기존의 IT(Information Technology) 기술과 다양한 산업 간의 융합 및 복합을 통하여 스마트 홈, 스마트 빌딩, 스마트 시티, 스마트 카 또는 커넥티드 카, 스마트 그리드, 헬스 케어, 스마트 가전, 첨단 의료 서비스 등의 분야에 응용될 수 있다. 이에, 5G 통신 시스템을 IoT 망에 적용하기 위한 다양한 시도가 이루어지고 있다. 예를 들어, 센서 네트워크 (sensor network), MTC(Machine Type Communication), M2M(Machine-to-Machine) 등의 기술은 5G 통신 기술이 빔포밍, MIMO, 및 어레이 안테나 등의 기법에 의해 구현되고 있는 것이다. 앞서 설명한 빅데이터 처리 기술로서 클라우드 RAN(cloud Radio Access Network)이 적용되는 것도 5G 기술과 IoT 기술 간의 융합(convergence)의 일 례라고 할 수 있을 것이다."}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "NR 사양에서, Type0-PDCCH 공통 검색 공간(common search space; CSS)의 설정, 즉 RMSI를 위한 CSS는 4 비트를 사용하여 PBCH의 콘텐츠(content)에 나타내어진다. NR-U의 경우, Type0-PDCCH CSS의 설정에 대한 향상 및/또는 수정이 필요하므로, Type0-PDCCH CSS의 설정된 시간 도메인 위치가 비면허 대역 동작(unlicensed band operation), 특히 NR-U DSCH에 더 적합하다. 다음의 실시예는 Type0-PDCCH CSS의 설정의 설계를 상세히 설명한 다."}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시는 진보된 통신 시스템에서 디스커버리 신호 및 채널을 위한 공통 검색 공간의 설정을 위해 제공되는 pre-5G 또는 5G 통신 시스템에 관한 것이다.일 실시예에서, 공유 스펙트럼 채널 액세스를 지원하는 무선 통신 시스템에서의 사용자 장치(user equipment; UE)가 제공된다. UE는 제1 다운링크 채널을 통해 기지국(base station; BS)으로부터 동기화 신호 및 물리적 브 로드캐스트 채널(synchronization signals and physical broadcast channel; SS/PBCH) 블록을 수신하도록 구성 된 적어도 하나의 송수신기를 포함한다. UE는 적어도 하나의 송수신기에 동작 가능하게 연결된 적어도 하나의 프로세서를 더 포함하고, 적어도 하나의 프로세서는, 수신된 SS/PBCH 블록이 위치되는 송신 윈도우를 결정하고; Type0 물리적 다운링크 제어 채널(Type0 physical downlink control channel; Type0-PDCCH) 공통 검색 공간 (CSS)에 대한 제어 자원 세트(control resource set; CORESET)가 수신된 SS/PBCH 블록에 기초하여 존재하는지 를 결정하고; 송신 윈도우 내에서 후보 SS/PBCH 블록의 QCL(quasi-co-location) 가정에 대한 파라미터를 결정하 고; QCL 가정에 대해 결정된 파라미터에 기초하여 송신 윈도우 내의 QCL된 후보 SS/PBCH 블록의 그룹을 결정하 며; Type0-PDCCH CSS를 포함하는 슬롯의 그룹을 결정하도록 구성되는데, 슬롯의 그룹의 각각의 슬롯은 QCL된 후 보 SS/PBCH 블록의 그룹 내의 후보 SS/PBCH 블록에 상응한다. 적어도 하나의 송수신기는 Type0-PDCCH CSS를 포 함하는 결정된 슬롯의 그룹에 기초하여 제2 다운링크 채널을 통해 BS로부터 적어도 하나의 Type0-PDCCH를 수신 하도록 더 구성된다. 다른 실시예에서, 공유 스펙트럼 채널 액세스를 지원하는 무선 통신 시스템에서의 기지국(BS)가 제공된다. BS는 적어도 하나의 프로세서를 포함하는데, 적어도 하나의 프로세서는 동기화 신호/물리적 브로드캐스트 채널 (SS/PBCH) 블록이 위치되는 송신 윈도우를 결정하고; Type0 물리적 다운링크 제어 채널(Type0-PDCCH) 공통 검색 공간(CSS)에 대한 제어 자원 세트(CORESET)가 SS/PBCH 블록에 기초하여 존재하는지를 결정하고; 송신 윈도우 내 에서 후보 SS/PBCH 블록의 QCL(quasi-co-location) 가정에 대한 파라미터를 결정하고; QCL 가정에 대해 결정된 파라미터에 기초하여 송신 윈도우 내의 QCL된 후보 SS/PBCH 블록의 그룹을 결정하며; Type0-PDCCH CSS를 포함하 는 슬롯의 그룹을 결정하도록 구성되며, 슬롯의 그룹의 각각의 슬롯은 QCL된 후보 SS/PBCH 블록의 그룹 내의 후 보 SS/PBCH 블록에 상응한다. BS는 적어도 하나의 프로세서에 동작 가능하게 연결된 적어도 하나의 송수신기를 더 포함하고, 적어도 하나의 송수신기는 SS/PBCH 블록을 제1 다운링크 채널을 통해 사용자 장치(UE)로 송신하고; Type0-PDCCH CSS를 포함하는 결정된 슬롯의 그룹에 기초하여 적어도 하나의 Type0-PDCCH를 제2 다운 링크 채널을 통해 UE로 송신하도록 구성된다. 또 다른 실시예에서, 공유 스펙트럼 채널 액세스를 지원하는 무선 통신 시스템에서의 사용자 장치(UE)의 방법이 제공된다. UE는 제1 다운링크 채널을 통해 기지국(BS)으로부터 동기화 신호 및 물리적 브로드캐스트 채널 (SS/PBCH) 블록을 수신하는 단계; 수신된 SS/PBCH 블록이 위치되는 송신 윈도우를 결정하는 단계; Type0 물리적 다운링크 제어 채널(Type0-PDCCH) 공통 검색 공간(CSS)에 대한 제어 자원 세트(CORESET)가 수신된 SS/PBCH 블 록에 기초하여 존재하는지를 결정하는 단계; 송신 윈도우 내에서 후보 SS/PBCH 블록의 QCL(quasi-co-location) 가정에 대한 파라미터를 결정하는 단계; QCL 가정에 대해 결정된 파라미터에 기초하여 송신 윈도우 내의 QCL된 후보 SS/PBCH 블록의 그룹을 결정하는 단계; Type0-PDCCH CSS를 포함하는 슬롯의 그룹 - 슬롯의 그룹의 각각의 슬롯은 QCL된 후보 SS/PBCH 블록의 그룹 내의 후보 SS/PBCH 블록에 상응함 - 을 결정하는 단계; 및 Type0- PDCCH CSS를 포함하는 결정된 슬롯의 그룹에 기초하여 제2 다운링크 채널을 통해 BS로부터 적어도 하나의 Type0-PDCCH를 수신하는 단계를 포함한다. 다른 기술적 특징은 다음의 도면, 설명 및 청구항으로부터 통상의 기술자에게 용이하게 명백할 수 있다."}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "진보된 무선 통신 시스템에서 디스커버리 신호 및 채널을 위한 공통 검색 공간의 설정 방법 및 장치가 제공된다."}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "아래의 상세한 설명을 착수하기 전에, 본 특허 문서 전체에 걸쳐 사용된 특정 단어 및 문구를 정의하는 것이 유 리할 수 있다. \"결합(couple)\"이라는 용어 및 이의 파생어는 둘 이상의 요소가 서로 물리적으로 접촉하든 접촉 하지 않든 둘 이상의 요소 간의 어떤 직접 또는 간접 통신을 지칭한다. \"송신한다\", \"수신한다\" 및 \"통신한다\" 이라는 용어뿐만 아니라 이의 파생어는 직접 및 간접 통신 둘 다를 포함한다. \"포함한다(include)\" 및 \"구성한 다(comprise)\"이라는 용어뿐만 아니라 이의 파생어는 제한 없이 포함(inclusion)을 의미한다. \"또는\"이라는 용 어는 포괄적이며, 및/또는(and/or)을 의미한다. \"~와 관련된(associated with)\"이라는 용어뿐만 아니라 이의 파 생어는, \"~를 포함하고(include)\", \"~내에 포함되고(included within)\", \"~와 상호 연결하고(interconnect with)\", \"~을 함유하고(contain)\", \"~내에 함유되고(be contained within)\", \"~에 또는, ~와 연결하고(connect to or with)\", \"~에 또는, ~와 결합하고(couple to or with)\", \"~와 통신 가능하고(be communicable with)\",\"~와 협력하고(cooperate with)\", \"~를 인터리브하고(interleave)\", \"~와 병치하고(juxtapose)\", \"~에 가까이 있고(be proximate to)\", \"~에 또는, ~와 묶이고(be bound to or with)\", \"가지고(have)\", \"소유하고 있고 (have a property of)\", \"~에 또는, ~와 관계를 가지고(have a relationship to or with)\" 등인 것을 의미한다. \"제어부\"라는 용어는 적어도 하나의 동작을 제어하는 임의의 장치, 시스템 또는 이의 일부를 의미한 다. 상기 제어부는 하드웨어 또는 하드웨어 및 소프트웨어의 조합 및/또는 펌웨어로 구현될 수 있다. 임의의 특 정 제어부와 관련된 기능은 로컬로든 원격으로든 중앙 집중화되거나 분산될 수 있다. \"적어도 하나(at least one of)\"라는 문구는, 항목의 리스트와 함께 사용될 때, 나열된 항목 중 하나 이상의 상이한 조합이 사용될 수 있고, 리스트 내에는 하나의 항목만이 필요할 수 있다는 것을 의미한다. 예를 들어, \"A, B 및 C 중 적어도 하나\"는 다음의 조합: A, B, C, A 및 B, A 및 C, B 및 C, 및 A 및 B 및 C 중 어느 하나를 포함한다. 더욱이, 아래에서 설명되는 다양한 기능은 하나 이상의 컴퓨터 프로그램에 의해 구현되거나 지원될 수 있으며, 각각의 컴퓨터 프로그램은 컴퓨터 판독 가능 프로그램 코드(computer readable program code)로부터 형성되고, 컴퓨터 판독 가능 매체(computer readable medium)에서 구현된다. \"애플리케이션\" 및 \"프로그램\"이라는 용어는 적절한 컴퓨터 판독 가능 프로그램 코드에서 구현을 위해 적응된 하나 이상의 컴퓨터 프로그램, 소프트웨어 구 성 요소(software components), 명령어 세트(sets of instructions), 절차, 기능, 객체(object), 클래스, 인스 턴스(instance), 관련된 데이터 또는 이의 일부를 지칭한다. 문구 \"컴퓨터 판독 가능 프로그램 코드\"는 소스 코 드(source code), 객체 코드(object code) 및 실행 가능 코드(executable code)를 포함하는 임의의 타입의 컴 퓨터 코드를 포함한다. 문구 \"컴퓨터 판독 가능 매체\"는 판독 전용 메모리(read only memory; ROM), 랜덤 액세 스 메모리(random access memory; RAM), 하드 디스크 드라이브, 콤팩트 디스크(compact disc; CD), 디지털 비 디오 디스크(digital video disc; DVD), 또는 임의의 다른 타입의 메모리와 같이 컴퓨터에 의해 액세스될 수 있 는 임의의 타입의 매체를 포함한다. \"비일시적(non-transitory)\" 컴퓨터 판독 가능 매체는 일시적 전기적 또는 다른 신호를 송신하는 유선, 무선, 광학 또는 다른 통신 링크를 배제한다. 비일시적 컴퓨터 판독 가능 매체는 데이터가 영구적으로 저장될 수 있는 매체, 및 재기록 가능 광 디스크 또는 소거 가능 메모리 장치와 같이 데이 터가 저장되고 나중에 중복 기록(overwriting)될 수 있는 매체를 포함한다. 다른 특정 단어 및 문구에 대한 정의는 본 특허 문서 전체에 걸쳐 제공된다. 통상의 기술자는 대부분의 경우는 아니지만 이러한 정의가 이러한 정의된 단어 및 문구의 이전 및 이후의 사용에 적용된다는 것을 이해해야 한다. 통신 시스템은 기지국(BS) 또는 NodeB와 같은 송신 포인트로부터 사용자 장치(UE)로 신호를 반송하는 다운링크 (DL) 및 UE로부터 NodeB와 같은 수신 포인트로 신호를 반송하는 업링크(UL)를 포함한다. 또한 일반적으로 단말 기 또는 이동국으로서 지칭되는 UE는 고정식 또는 이동식일 수 있고, 셀룰러 폰, 개인용 컴퓨터 장치 또는 자동 화된 장치일 수 있다. LTE(long-term evolution) 통신 시스템에서 NodeB를 지칭하는 eNodeB(eNB)와 NR(new radio) 통신 시스템에서 NodeB를 지칭하는 gNodeB(gNB)는 또한 액세스 포인트 또는 다른 동등한 용어로서 지칭 될 수 있다. 아래에서 논의되는 도 1 내지 도 23, 및 본 특허 문서에서 본 개시의 원리를 설명하기 위해 사용된 다양한 실시 예는 예시만을 위한 것이고, 어떤 식으로든 본 개시의 범위를 제한하는 것으로 해석되지 않아야 한다. 통상의 기술자는 본 개시의 원리가 적절히 배치된 임의의 시스템 또는 장치에서 구현될 수 있다는 것을 이해할 수 있다. 다음의 문서는 본 명세서에 충분히 설명된 바와 같이 본 개시에 참조로 통합된다: 3GPP TS 38.211 v15.3.0, \"NR; Physical channels and modulation;\" 3GPP TS 38.212 v15.3.0, \"NR; Multiplexing and Channel coding;\" 3GPP TS 38.213 v15.3.0, \"NR; Physical Layer Procedures for Control;\" 3GPP TS 38.214 v15.3.0, \"NR; Physical Layer Procedures for Data;\" 3GPP TS 38.215 v15.3.0, \"NR; Physical Layer Measurements;\" and 3GPP TS 38.331 v15.3.0, \"NR; Radio Resource Control (RRC) Protocol Specification.\" 아래의 도 1 내지 도 3은 무선 통신 시스템에서 OFDM(orthogonal frequency division multiplexing) 또는 OFDMA(orthogonal frequency division multiple access) 통신 기술을 사용하여 구현되는 다양한 실시예를 설명 한다. 도 1 내지 도 3의 설명은 상이한 실시예가 구현될 수 있는 방식에 대한 물리적 또는 구조적 제한을 의미 하지 않는다. 본 개시의 상이한 실시예는 적절하게 배치된 임의의 통신 시스템에서 구현될 수 있다. 도 1은 본 개시에 따른 예시적인 무선 네트워크를 도시한다. 도 1에 도시된 무선 네트워크의 실시예는 예시만을 위한 것이다. 무선 네트워크의 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용될 수 있다. 도 1에 도시된 바와 같이, 무선 네트워크는 gNB, gNB 및 gNB를 포함한다. gNB는 gNB 및 gNB와 통신한다. gNB는 또한 인터넷, 독점적 IP(Internet Protocol) 네트워크 또는 다른 데이터 네트워크와 같은 적어도 하나의 네트워크와 통신한다. gNB는 gNB의 커버리지 영역 내의 제1 복수의 사용자 장치(UE)에 대한 네트워크에 무선 광 대역 액세스(wireless broadband access)를 제공한다. 제1 복수의 UE는 소기업(small business; SB)에 위치될 수 있는 UE; 기업(enterprise; E)에 위치될 수 있는 UE; WiFi 핫 스폿(hotspot; HS)에 위치될 수 있 는 UE; 제1 거주지(residence; R)에 위치될 수 있는 UE; 제2 거주지(R)에 위치될 수 있는 UE; 및 셀 폰(cell phone), 무선 랩톱(wireless laptop), 무선 PDA 등과 같은 모바일 장치(mobile device)(M)일 수 있는 UE를 포함한다. gNB는 gNB의 커버리지 영역 내의 제2 복수의 UE에 대한 네트워크 에 무선 광대역 액세스를 제공한다. 제2 복수의 UE는 UE 및 UE를 포함한다. 일부 실시예에서, gNB(101-103) 중 하나 이상은 서로 통신하고, 5G, LTE, LTE-A, WiMAX, WiFi 또는 다른 무선 통신 기술을 사용 하여 UE(111-116)와 통신할 수 있다. 네트워크 타입에 따라, \"기지국\" 또는 \"BS\"라는 용어는 송신 포인트(transmit point, TP), 송수신 포인트 (transmit-receive point, TRP), 강화된 기지국(enhanced base station, eNodeB 또는 eNB), 5G 기지국(gNB), 매크로셀(macrocell), 펨토셀(femtocell), WiFi 액세스 포인트(access point, AP) 또는 다른 무선 가능한 장치 (wirelessly enabled device)와 같이 네트워크에 무선 액세스를 제공하도록 구성된 임의의 구성 요소(또는 구성 요소의 모음)를 지칭할 수 있다. 기지국은 하나 이상의 무선 통신 프로토콜(wireless communication protocol), 예를 들어, 5G 3GPP NR(new radio interface/access), LTE(long term evolution), LTE-A(LTE- advanced), 고속 패킷 액세스(high speed packet access, HSPA), Wi-Fi 802.11a/b/g/n/ac 등에 따라 무선 액세 스를 제공할 수 있다. 편의상, \"BS\" 및 \"TRP\"라는 용어는 본 특허 문서에서 원격 단말기(remote terminal)에 무 선 액세스를 제공하는 네트워크 인프라 구성 요소(network infrastructure component)를 나타내는데 사용된다. 또한, 네트워크 타입에 따라, \"사용자 장치\" 또는 \"UE\"라는 용어는 \"이동국(mobile station)\", \"가입자국 (subscriber station)\", \"원격 단말기\", \"무선 단말기\", \"수신 포인트(receive point)\"또는 \"사용자 장치\"와 같은 임의의 구성 요소를 지칭할 수 있다. 편의상, \"사용자 장치\" 및 \"UE\"라는 용어는 본 특허 문서에서 UE가 (이동 전화 또는 스마트 폰과 같은) 모바일 장치이든 일반적으로(데스크톱 컴퓨터(desktop computer) 또는 자동 판매기(vending machine)와 같은) 고정 장치(stationary device)로 간주되든 BS에 무선으로 액세스하는 원격 무선 장치를 지칭하는데 사용된다. 점선은 예시 및 설명만을 위해 거의 원형으로 도시되는 커버리지 영역(120 및 125)의 대략적인 범위를 보여준다. 커버리지 영역(120 및 125)과 같은 gNB와 관련된 커버리지 영역은 gNB의 설정 및 자연적 및 인공적 방해물(man-made obstruction)과 관련된 무선 환경의 변화에 따라 불규칙한 형상을 포함하는 다른 형상을 가질 수 있다는 것이 명확히 이해되어야 한다. 아래에서 더욱 상세하게 설명되는 바와 같이, UE(111-116) 중 하나 이상은 진보된 무선 통신 시스템에서 데이터 및 제어 정보에 대한 수신 신뢰성을 위한 회로, 프로그래밍 또는 이들의 조합을 포함한다. 특정 실시예에서, gNB(101-103) 중 하나 이상은 진보된 무선 통신 시스템에서 디스커버리 신호 및 채널에 대한 공통 검색 공간의 효율적인 설정을 위한 회로, 프로그래밍 또는 이들의 조합을 포함한다. 도 1은 무선 네트워크의 일례를 도시하지만, 도 1에 대한 다양한 변경이 이루어질 수 있다. 예를 들어, 무 선 네트워크는 임의의 수의 gNB 및 임의의 수의 UE를 임의의 적절한 배치에 포함시킬 수 있다. 또한, gNB는 임의의 수의 UE와 직접 통신할 수 있고, 네트워크에 대한 무선 광대역 액세스를 이러한 UE에 제공할 수 있다. 유사하게, 각각의 gNB(102-103)는 네트워크와 직접 통신할 수 있고, 네트워크에 대한 직 접 무선 광대역 액세스를 UE에 제공할 수 있다. 또한, gNB(101, 102 및/또는 103)는 외부 전화 네트워크 또는 다른 타입의 데이터 네트워크와 같은 다른 또는 부가적인 외부 네트워크에 대한 액세스를 제공할 수 있다. 도 2는 본 개시의 실시예에 따른 예시적인 gNB를 도시한다. 도 2에 도시된 gNB의 실시예는 예시만을 위한 것이며, 도 1의 gNB(101 및 103)는 동일하거나 유사한 구성을 가질 수 있다. 그러나, gNB는 다양한 구성을 가지며, 도 2는 본 개시의 범위를 gNB의 임의의 특정 구현으로 제한하지 않는다. 도 2에 도시된 바와 같이, gNB는 다수의 안테나(205a-205n), 다수의 RF 송수신기(210a-210n), 송신 (transmit, TX) 처리 회로 및 수신(receive, RX) 처리 회로를 포함한다. gNB는 또한 제어부/프 로세서, 메모리 및 백홀 또는 네트워크 인터페이스를 포함한다. RF 송수신기(210a-210n)는 안테나(205a-205n)로부터, 네트워크에서 UE에 의해 송신된 신호와 같은 들어오 는(incoming) RF 신호를 수신한다. RF 송수신기(210a-210n)는 IF 또는 기저 대역 신호를 생성하도록 들어오는 RF 신호를 하향 변환시킨다. IF 또는 기저 대역 신호(baseband signal)는 기저 대역 또는 IF 신호를 필터링, 디 코딩 및/또는 디지털화함으로써 처리된 기저 대역 신호를 생성하는 RX 처리 회로로 송신된다. RX 처리 회 로는 처리된 기저 대역 신호를 추가의 처리를 위한 제어부/프로세서로 송신한다. TX 처리 회로는 제어부/프로세서로부터(음성 데이터(voice data), 웹 데이터, 이메일 또는 대화형 비 디오 게임 데이터(interactive video game data)와 같은) 아날로그 또는 디지털 데이터를 수신한다. TX 처리 회 로는 처리된 기저 대역 또는 IF 신호를 생성하기 위해 나가는(outgoing) 기저 대역 데이터를 인코딩, 다중 화 및/또는 디지털화한다. RF 송수신기(210a-210n)는 TX 처리 회로로부터 나가는 처리된 기저 대역 또는 IF 신호를 수신하고, 기저 대역 또는 IF 신호를 안테나(205a-205n)를 통해 송신되는 RF 신호로 상향 변환한다. 제어부/프로세서는 gNB의 전체 동작을 제어하는 하나 이상의 프로세서 또는 다른 처리 장치를 포함할 수 있다. 예를 들어, 제어부/프로세서는 잘 알려진 원리에 따라 RF 송수신기(210a-210n), RX 처리 회로 및 TX 처리 회로에 의해 순방향 채널 신호(forward channel signal)의 수신 및 역방향 채널 신호 (reverse channel signal)의 송신을 제어할 수 있다. 제어부/프로세서는 더욱 진보된 무선 통신 기능과 같 은 부가적인 기능을 또한 지원할 수 있다. 예를 들어, 제어부/프로세서는 다수의 안테나(205a-205n)로부터 의 나가는 신호가 원하는 방향으로 나가는 신호를 효과적으로 조종(steering)하도록 상이하게 가중되는 빔포밍 또는 방향성 라우팅 동작(directional routing operation)을 지원할 수 있다. 다양한 다른 기능 중 임의의 기능 은 제어부/프로세서에 의해 gNB에서 지원될 수 있다. 제어부/프로세서는 또한 OS와 같은 메모리에 상주하는 프로그램 및 다른 프로세스를 실행할 수 있다. 제어부/프로세서는 실행 프로세스에 의해 요구되는 바와 같이 메모리 내외로 데이터를 이동시킬 수 있다. 제어부/프로세서는 또한 백홀 또는 네트워크 인터페이스에 결합된다. 백홀 또는 네트워크 인터페이스 는 gNB가 백홀 연결(backhaul connection) 또는 네트워크를 통해 다른 장치 또는 시스템과 통신할 수 있게 한다. 인터페이스는 임의의 적절한 유선 또는 무선 연결을 통한 통신을 지원할 수 있다. 예를 들 어, gNB가(5G, LTE 또는 LTE-A를 지원하는 것과 같은) 셀룰러 통신 시스템(cellular communication system)의 부분으로서 구현될 때, 인터페이스는 gNB가 유선 또는 무선 백홀 연결을 통해 다른 gNB와 통신할 수 있게 한다. gNB가 액세스 포인트로서 구현될 때, 인터페이스는 gNB가 유선 또는 무선 로컬 영역 네트워크(local area network) 또는 유선 또는 무선 연결을 통해(인터넷과 같은) 더 큰 네트워크로 통신할 수 있게 한다. 인터페이스는 이더넷(Ethernet) 또는 RF 송수신기와 같은 유선 또는 무선 연결을 통 한 통신을 지원하는 임의의 적절한 구조를 포함한다. 메모리는 제어부/프로세서에 결합된다. 메모리의 부분은 RAM을 포함할 수 있고, 메모리의 다른 부분은 플래시 메모리(Flash memory) 또는 다른 ROM을 포함할 수 있다. 도 2는 gNB의 일례를 도시하지만, 도 2에 대한 다양한 변경이 이루어질 수 있다. 예를 들어, gNB는 도 2에 도시된 임의의 수의 각각의 구성 요소를 포함할 수 있다. 특정 예로서, 액세스 포인트는 다수의 인터페 이스를 포함할 수 있고, 제어부/프로세서는 상이한 네트워크 어드레스(network address) 사이에서 데 이터를 라우팅하는 라우팅 기능(routing function)을 지원할 수 있다. 다른 특정 예로서, TX 처리 회로의 단일 인스턴스(instance) 및 RX 처리 회로의 단일 인스턴스를 포함하는 것으로 도시되어 있지만, gNB(10 2)는(RF 송수신기 당 하나와 같은) 각각의 다수의 인스턴스를 포함할 수 있다. 또한, 도 2의 다양한 구성 요소 는 조합되거나, 더 세분화되거나, 생략될 수 있으며, 특정 필요에 따라 부가적인 구성 요소가 부가될 수 있다. 도 3은 본 개시의 실시예에 따른 예시적인 UE를 도시한다. 도 3에 도시된 UE의 실시예는 예시만을 위 한 것이며, 도 1의 UE(111-115)는 동일하거나 유사한 구성을 가질 수 있다. 그러나, UE는 다양한 구성을 가지며, 도 3은 본 개시의 범위를 UE의 임의의 특정 구현으로 제한하지 않는다. 도 3에 도시된 바와 같이, UE는 안테나, 무선 주파수(radio frequency; RF) 송수신기, TX 처리 회로, 마이크로폰 및 수신(RX) 처리 회로를 포함한다. UE는 또한 스피커, 프로세서 , 입출력(input/output, I/O) 인터페이스(interface; IF), 터치스크린(touchscreen), 디스플레 이 및 메모리를 포함한다. 메모리는 운영 체제(operating system, OS) 및 하나 이상의 애 플리케이션을 포함한다. RF 송수신기는, 안테나로부터, 네트워크의 gNB에 의해 송신된 들어오는 RF 신호를 수신한다. RF 송수신기는 중간 주파수(intermediate frequency; IF) 또는 기저 대역 신호를 생성하기 위해 들어오는 RF 신호를 하향 변환한다. IF 또는 기저 대역 신호는 기저 대역 또는 IF 신호를 필터링, 디코딩 및/또는 디지털화 함으로써 처리된 기저 대역 신호를 생성하는 RX 처리 회로로 송신된다. RX 처리 회로는 처리된 기저 대역 신호를 (음성 데이터에 대해서와 같은) 스피커 또는 (웹 브라우징 데이터(web browsing data)에 대해 서와 같은) 추가의 처리를 위한 프로세서로 송신한다. TX 처리 회로는 마이크로폰으로부터 아날로그 또는 디지털 음성 데이터를 수신하거나 프로세서 로부터 (웹 데이터, 이메일 또는 대화형 비디오 게임 데이터와 같은) 다른 나가는 기저 대역 데이터를 수신한다. TX 처리 회로는 처리된 기저 대역 또는 IF 신호를 생성하기 위해 나가는 기저 대역 데이터를 인 코딩, 다중화 및/또는 디지털화한다. RF 송수신기는 TX 처리 회로로부터 나가는 처리된 기저 대역 또 는 IF 신호를 수신하고, 기저 대역 또는 IF 신호를 안테나를 통해 송신되는 RF 신호로 상향 변환한다. 프로세서는 하나 이상의 프로세서 또는 다른 처리 장치를 포함할 수 있고, UE의 전체 동작을 제어하 기 위해 메모리에 저장된 OS를 실행할 수 있다. 예를 들어, 프로세서는 잘 알려진 원리에 따라 RF 송수신기, RX 처리 회로 및 TX 처리 회로에 의해 순방향 채널 신호의 수신 및 역방향 채널 신호의 송신을 제어할 수 있다. 일부 실시예에서, 프로세서는 적어도 하나의 마이크로 프로세서 또는 마이 크로 제어부를 포함한다. 프로세서는 또한 업링크 채널 상에서 CSI 보고를 위한 프로세스와 같이 메모리에 상주하는 다른 프로 세스 및 프로그램을 실행할 수 있다. 프로세서는 실행 프로세스(executing process)에 의해 요구되는 바와 같이 메모리 내외로 데이터를 이동시킬 수 있다. 일부 실시예에서, 프로세서는 OS에 기초하거나 gNB 또는 오퍼레이터로부터 수신된 신호에 응답하여 애플리케이션을 실행하도록 구성된다. 프로세서 는 또한 랩톱 컴퓨터 및 핸드헬드 컴퓨터(handheld computer)와 같은 다른 장치에 연결하는 능력을 UE에 제공하는 I/O 인터페이스에 결합된다. I/O 인터페이스는 이러한 액세서리(accessory)와 프로세서 사이의 통신 경로(communication path)이다. 프로세서는 또한 터치스크린 및 디스플레이에 결합된다. UE의 오퍼레이터는 터치스크린 을 이용하여 데이터를 UE에 입력할 수 있다. 디스플레이는 액정 디스플레이(liquid crystal display), 발광 다이오드 디스플레이(light emitting diode display), 또는 웹 사이트(web site)로부터와 같이 텍스트 및/또는 적어도 제한된 그래픽을 렌더링(rendering)할 수 있는 다른 디스플레이일 수 있다. 메모리는 프로세서에 결합된다. 메모리의 일부는 랜덤 액세스 메모리(random access memory; RAM)를 포함할 수 있고, 메모리의 다른 부분은 플래시 메모리 또는 다른 판독 전용 메모리(read-only memory; ROM)를 포함할 수 있다. 도 3은 UE의 일례를 도시하지만, 도 3에 대한 다양한 변경이 이루어질 수 있다. 예를 들어, 도 3의 다양한 구성 요소는 조합되거나, 더 세분화되거나, 생략될 수 있으며, 특정 필요에 따라 부가적인 구성 요소가 부가될 수 있다. 특정 예로서, 프로세서는 하나 이상의 중앙 처리 유닛(central processing unit; CPU) 및 하나 이상의 그래픽 처리 유닛(graphics processing unit; GPU)과 같은 다수의 프로세서로 분할될 수 있다. 또한, 도 3은 이동 전화 또는 스마트 폰으로서 설정된 UE를 도시하지만, UE는 다른 타입의 이동 또는 고정 장치로서 동작하도록 설정될 수 있다. 본 개시는 일반적으로 무선 통신 시스템에 관한 것으로서, 보다 구체적으로는 기지국과 통신하는 사용자 장치 (UE)에 대한 전력 소비의 감소 및 이중 연결부(dual connectivity)와의 동작을 위한 물리적 다운링크 제어 채널 (physical downlink control channel; PDCCH)의 UE로의 송신 및 UE로부터의 수신에 관한 것이다. 통신 시스템 은 기지국 또는 하나 이상의 송신 지점으로부터 UE로의 송신을 지칭하는 다운링크(DL) 및 UE로부터 기지국 또는 하나 이상의 수신 지점으로의 송신을 지칭하는 업링크(UL)를 포함한다. 4G 통신 시스템의 상용화 이후 증가된 무선 데이터 트래픽에 대한 요구를 충족시키기 위해, 개선된 5G 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 행해졌다. 따라서, 5G 또는 pre-5G 통신 시스템은 또한 \"4G 네트워 크 이후(beyond 4G network)\"통신 시스템 또는 \"LTE 시스템 이후(post LTE system)\"시스템이라 불리어지고 있 다. 5G 통신 시스템은 더욱 고주파(mmWave) 대역, 즉 60 GHz 대역에서 구현되어 더 높은 데이터 속도를 달성하 는 것으로 고려된다. 무선파의 전파 손실을 감소시키고, 송신 거리를 증가시키기 위해, 빔포밍, 대량 MIMO(multiple-input multiple-output), FD-MIMO(full dimensional MIMO), 어레이 안테나, 아날로그 빔포밍, 대규모 안테나 기술 등은 5G 통신 시스템에서 논의된다. 또한, 5G 통신 시스템에서, 진보된 소형 셀, 클라우드RAN(radio access network), 초 고밀도 네트워크(ultra-dense network), D2D(device-to-device) 통신, 무선 백 홀, 이동 네트워크, 협력 통신, CoMP(coordinated multi-point), 수신단 간섭 제거 등을 기반으로 시스템 네트 워크 개선을 위한 개발이 진행되고 있다. 셀 상에서 DL 시그널링 또는 UL 시그널링을 위한 시간 유닛은 슬롯으로서 지칭되며, 하나 이상의 심볼을 포함할 수 있다. 심볼은 또한 부가적인 시간 유닛의 역할을 할 수 있다. 주파수(또는 대역폭(BW)) 유닛은 자원 블록 (resource block; RB)으로서 지칭된다. 하나의 RB는 다수의 부반송파(sub-carrier; SC)를 포함한다. 예를 들어, 슬롯은 14개의 심볼을 포함할 수 있고, 1 밀리초 또는 0.5 밀리초의 지속 시간을 가질 수 있으며, RB는 180kHz 또는 360kHz의 BW를 가질 수 있으며, 각각 15kHz 또는 30kHz의 다른 SC 간 간격(inter-SC spacing)을 갖는 12개의 SC를 포함할 수 있다. DL 신호는 정보 콘텐츠를 전달하는 데이터 신호, DL 제어 정보(DL control information, DCI) 포맷을 전달하는 제어 신호, 및 파일럿 신호(pilot signal)로서도 알려진 기준 신호(reference signal; RS)를 포함한다. gNB는 각각의 물리적 DL 공유 채널(physical DL shared channel; PDSCH) 또는 물리적 DL 제어 채널(physical DL control channel; PDCCH)을 통해 데이터 정보(예를 들어, 전송 블록) 또는 DCI 포맷을 송신할 수 있다. gNB는 채널 상태 정보 RS(CSI-RS) 또는 복조 RS(demodulation RS; DMRS)를 포함하는 다수의 RS 타입 중 하나 이상을 송신할 수 있다. CSI-RS는 UE가 채널 상태 정보(CSI)를 측정하거나 이동성 지원과 관련된 측정과 같은 다른 측 정을 수행하기 위한 것이다. DMRS는 각각의 PDCCH 또는 PDSCH의 BW에서만 송신될 수 있으며, UE는 DMRS를 사용 하여 데이터 또는 제어 정보를 복조할 수 있다. UL 신호는 또한 정보 콘텐츠를 전달하는 데이터 신호, UL 제어 정보(UCI)를 전달하는 제어 신호 및 RS를 포함한 다. UE는 각각의 물리적 UL 공유 채널(physical UL shared channel; PUSCH) 또는 물리적 UL 제어 채널 (physical UL control channel; PUCCH)을 통해 데이터 정보(예를 들어, 전송 블록) 또는 UCI를 송신한다. UE가 데이터 정보 및 UCI를 동시에 송신할 때, UE는 PUSCH에서 모두 다중화하거나 각각의 PUSCH 및 PUCCH에서 별개로 송신할 수 있다. UCI는 UE에 의한 데이터 전송 블록(TB)의 올바르거나 올바르지 않은 검출(correct or incorrect detection)을 나타내는 HARQ-ACK(hybrid automatic repeat request acknowledgement) 정보, UE가 UE의 버퍼 내에 데이터를 갖는지를 나타내는 스케줄링 요청(scheduling request, SR), 및 gNB가 UE로의 PDSCH 또는 PDCCH 송신을 위한 링크 적응(link adaptation)을 수행하기 위해 적절한 파라미터를 선택할 수 있게 하는 CSI 보고서(report)를 포함한다. UE로부터의 CSI 보고서는 UE가 10%와 같은 미리 결정된 블록 오류율(block error rate; BLER)을 가진 데이터 TB를 검출하기 위한 변조 및 코딩 방식(modulation and coding scheme; MCS), UE로의 시그널링을 프리코딩하는 방법을 gNB에 알리는 프리코딩 매트릭스 지시자(precoding matrix indicator; PMI), 및 PDSCH에 대한 송신 랭크를 나타내는 랭크 지시자(rank Indicator; RI)를 gNB에 알리는 채 널 품질 지시자(channel quality indicator; CQI)를 포함할 수 있다. UL RS는 DMRS 및 사운딩 RS(sounding RS; SRS)를 포함한다. DMRS는 각각의 PUSCH 또는 PUCCH 전송의 BW에서만 송신된다. gNB는 DMRS를 사용하여 각각의 PUSCH 또는 PUCCH에서 정보를 복조할 수 있다. SRS는 UE에 의해 송신되어, UL CSI를 gNB에 제공하고, TDD 또는 유연한 듀플렉스 시스템의 경우, 또한 DL 송신을 위한 PMI를 제공한다. UL DMRS 또는 SRS 송신은 예를 들어 ZC(Zadoff-Chu) 시퀀스 또는 일반적으로 CAZAC 시퀀스의 송신을 기반으로 할 수 있다. DL 송신 및 UL 송신은 DFT-확산-OFDM으로서 알려진 DFT 프리코딩을 사용하는 변형(variant)을 포함하는 직교 주 파수 분할 다중화(orthogonal frequency division multiplexing; OFDM) 파형을 기반으로 할 수 있다. 도 4는 본 개시의 실시예에 따른 OFDM을 사용하는 예시적인 송신기 구조를 도시한다. 도 4에 도시된 송신 기 구조의 실시예는 단지 예시를 위한 것이다. 도 4에 도시된 하나 이상의 구성 요소는 언급된 기능을 수 행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어 를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사 용된다. DCI 비트 또는 데이터 비트와 같은 정보 비트는 인코더에 의해 인코딩되고, 레이트 매처(rate matcher)에 의해 할당된 시간/주파수 자원에 레이트 매칭되며, 변조기에 의해 변조된다. 후속하여, 변조된 인코딩된 심볼 및 DMRS 또는 CSI-RS는 SC 매핑 유닛에 의해 SC에 매핑되고, 역 고속 푸 리에 변환(inverse fast Fourier transform; IFFT)은 필터에 의해 수행되고, 순환 프리픽스(cyclic prefix; CP)는 CP 삽입 유닛에 의해 부가되며, 생성된 신호는 필터에 의해 필터링되고 무선 주파수 (radio frequency; RF) 유닛에 의해 송신된다. 도 5는 본 개시의 실시예에 따른 OFDM을 사용하는 예시적인 수신기 구조를 도시한다. 도 5에 도시된 수신 기 구조의 실시예는 단지 예시를 위한 것이다. 도 8에 도시된 하나 이상의 구성 요소는 언급된 기능을 수 행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어 를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사 용된다. 수신 신호는 필터에 의해 필터링되고, CP 제거 유닛은 CP를 제거하고, 필터는 고속 푸리에 변환(fast Fourier transform; FFT)을 적용하고, SC 디매핑(de-mapping) 유닛은 BW 선택기 유닛에 의해 선택된 SC를 디매핑하고, 수신된 심볼은 채널 추정기 및 복조기 유닛에 의해 복조되고, 레이트 디매 처(rate de-matcher)는 레이트 매칭을 복원하며, 디코더는 생성된 비트(resulting bit)를 디코딩하 여 정보 비트를 제공한다. UE는 일반적으로 슬롯에서 다수의 후보 DCI 포맷을 디코딩하기 위해 각각의 잠재적 PDCCH 송신에 대해 다수의 후보 위치를 모니터링한다. PDCCH 후보를 모니터링하는 것은 UE가 수신하도록 구성되는 DCI 포맷에 따라 PDCCH 후보를 수신하고 디코딩하는 것을 의미한다. DCI 포맷은 UE가 DCI 포맷의 올바른 검출(correct detection)을 확 인하기 위한 CRC(cyclic redundancy check) 비트를 포함한다. DCI 포맷 타입은 CRC 비트를 스크램블링 (scrambling)하는 무선 네트워크 임시 식별자(radio network temporary identifier; RNTI)에 의해 식별된다. PDSCH 또는 PUSCH를 단일 UE로 스케줄링하는 DCI 포맷의 경우, RNTI는 C-RNTI(cell RNTI)일 수 있으며, UE 식 별자의 역할을 한다. 시스템 정보(system information; SI)를 전달하는 PDSCH를 스케줄링하는 DCI 포맷의 경우, RNTI는 SI-RNTI일 수 있다. RAR(random-access response)을 제공하는 PDSCH를 스케줄링하는 DCI 포맷의 경우, RNTI는 RA-RNTI일 수 있다. UE가 서빙 gNB와의 무선 자원 제어(RRC) 연결을 설정하기 전에 PDSCH 또는 PUSCH를 단일 UE로 스케줄 링하는 DCI 포맷의 경우, RNTI는 TC-RNTI(temporary C-RNTI)일 수 있다. TPC 명령을 UE의 그룹에 제공하는 DCI 포맷의 경우, RNTI는 TPC-PUSCH-RNTI 또는 TPC-PUCCH-RNTI일 수 있다. 각각의 RNTI 타입은 RRC 시그널링과 같 은 상위 계층 시그널링을 통해 UE에 설정될 수 있다. UE로의 PDSCH 송신을 스케줄링하는 DCI 포맷은 또한 DL DCI 포맷 또는 DL 할당으로서 지칭되지만, UE로부터 PUSCH 송신을 스케줄링하는 DCI 포맷은 또한 UL DCI 포맷 또는 UL 승인(grant)으로서 지칭된다. PDCCH 송신은 물리적 RB(physical RB; PRB)의 세트 내에 있을 수 있다. gNB는 PDCCH 수신을 위해 제어 자원 세 트라고도 하는 하나 이상의 PRB의 세트를 UE에 설정할 수 있다. PDCCH 송신은 제어 자원 세트에 포함되는 제어 채널 요소(control channel element; CCE)에 있을 수 있다. UE는 PDSCH 수신 또는 PUSCH 송신을 스케줄링하기 위한 UE 특정 RRC 시그널링에 의해 UE에 설정되는 C-RNTI와 같은 RNTI에 의해 스크램블링된 CRC를 갖는 DCI 포 맷을 가진 PDCCH 후보에 대한 USS(UE-specific search space)와 같은 검색 공간, 및 다른 RNTI에 의해 스크램 블링된 CRC를 갖는 DCI 포맷을 가진 PDCCH 후보에 대한 공통 검색 공간(CSS)을 기반으로 PDCCH 수신을 위한 CCE 를 결정한다. UE로의 PDCCH 송신을 위해 사용될 수 있는 CCE의 세트는 PDCCH 후보 위치를 정의한다. 제어 자원 세트의 속성(property)은 PDCCH 수신을 위한 DMRS 안테나 포트의 quasi co-location 정보를 제공하는 TCI(transmission configuration indication) 상태이다. 도 6은 본 개시의 실시예에 따른 DCI 포맷에 대한 예시적인 인코딩 프로세스를 도시한다. 도 6에 도시된 인코딩 프로세스의 실시예는 단지 예시를 위한 것이다. 도 6에 도시된 하나 이상의 구성 요소는 언급된 기 능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않 고 사용된다. gNB는 각각의 PDCCH에서 각각의 DCI 포맷을 별개로 인코딩하고 송신한다. RNTI는 UE가 DCI 포맷을 식별할 수 있 도록 하기 위해 DCI 포맷 코드워드의 CRC를 마스킹(masking)한다. 예를 들어, CRC 및 RNTI는 예를 들어 16 비트 또는 24 비트를 포함할 수 있다. (코딩되지 않은) DCI 포맷 비트의 CRC는 CRC 계산 유닛을 사용하여 결정되고, CRC는 CRC 비트와 RNTI 비트 사이에서 배타적 OR(exclusive OR; XOR) 연산 유닛을 사용하 여 마스킹된다. XOR 연산은 XOR(0,0)=0, XOR(0,1)=1, XOR(1,0)=1, XOR(1,1)=0으로서 정의된다. 마스킹된 CRC 비트는 CRC 추가 유닛을 사용하여 DCI 포맷 정보 비트에 추가된다. 인코더는 채널 코딩(예컨대, 테일 -바이팅 컨볼루션 코딩(tail-biting convolutional coding) 또는 폴라 코딩(polar coding)을 수행하고 나서, 레이트 매처에 의해 할당된 자원에 대한 레이트 매칭을 수행한다. 인터리빙 및 변조 유닛(interleaving and modulation unit)은 QPSK와 같은 인터리빙 및 변조를 적용하고, 출력 제어 신호는 송신된다. 도 7은 본 개시의 실시예에 따른 UE와 함께 사용하기 위한 DCI 포맷에 대한 예시적인 디코딩 프로세스를 도시한다. 도 7에 도시된 디코딩 프로세스의 실시예는 단지 예시를 위한 것이다. 도 7에 도시된 하나 이상 의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나, 하나 이상의 구성 요소는 언 급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용된다. 수신된 제어 신호는 복조기와 디인터리버(de-interleaver)에 의해 복조되고 디인터리빙(de- interleaving)된다. gNB 송신기에서 적용된 레이트 매칭은 레이트 매처에 의해 복원되고, 생성된 비트는 디코더에 의해 디코딩된다. 디코딩 후, CRC 추출기는 CRC 비트를 추출하고, DCI 포맷 정보 비트(76 0)를 제공한다. DCI 포맷 정보 비트는 RNTI(적용 가능한 경우)과 함께 XOR 연산에 의해 디마스킹된다 . CRC 검사는 유닛에 의해 수행된다. CRC 검사가 성공적일 때(체크섬(check-sum)이 0임), DCI 포맷 정보 비트는 유효한 것으로 간주된다. CRC 검사가 성공적이지 않을 때, DCI 포맷 정보 비트는 유효하지 않은 것으로 간주된다. LTE 초기 액세스의 경우, 1차 및 2차 동기화 신호(각각 PSS 및 SSS)는 대략적인 타이밍(coarse timing) 및 주파 수 동기화 및 셀 식별(ID) 획득을 위해 사용된다. PSS/SSS가 10ms 무선 프레임 당 두 번 송신되고, 시간 도메인 열거(time-domain enumeration)가 SFN(system frame number)의 측면에서 도입되므로, 프레임 타이밍은 PSS/SSS 로부터 검출되어 물리적 브로드캐스트 채널(physical broadcast channel; PBCH)로부터의 검출 부담(detection burden)을 증가시킬 필요가 없다. 또한, CP(cyclic prefix) 길이와, 알 수 없는 경우, 이중화 방식(duplexing scheme)은 PSS/SSS로부터 검출될 수 있다. PSS는 길이 63의 주파수 도메인 ZC 시퀀스로부터 구성되며, 중간 요 소는 d.c. 부반송파를 사용하지 않도록 잘린다(truncated). PSS가 각각의 셀 그룹 내에서 3가지 물리적 계층 아 이덴티티(identity)를 나타내기 위해 3개의 루트가 선택된다. SSS 시퀀스는 최대 길이 시퀀스(M 시퀀스라고도 함)를 기반으로 한다. 각각의 SSS 시퀀스는 주파수 도메인에서 2개의 길이-31 BPSK 변조된 시퀀스를 인터리빙함으로써 구성되며, 여기서 변조 전의 두 소스 시퀀스는 동일한 M 시퀀스의 상이한 순환 시프트이다. 순환 시프트 인덱스는 물리적 셀 ID 그룹으로부터 구성된다. PSS/SSS 검출이 결함일 수 있으므로(예를 들어, PSS/SSS의 자동 및 상호 상관 속성의 비이상성(non-ideality) 및 CRC 보호의 부족으로 인해), PSS/SSS로부터 검출된 셀 ID 가설은 PBSC 검출을 통해 때때로 확인될 수 있다. PBCH는 주로 DL 및 UL 시스템 대역폭 정보(3 비트), PHICH 정보(3 비트) 및 SFN(8 비트)으로 구성되는 마스터 블록 정보(master block information; MIB)를 시그널링하는데 사용된다. 10개의 예약된 비트를 추가하면(MTC와 같은 다른 용도의 경우), MIB 페이로드는 24 비트가 된다. 16 비트 CRC가 추가된 후, 레이트-1/3 테일 바이팅 컨볼루션 코딩, 4x 반복 및 QPSK 변조는 40 비트 코드워드에 적용된다. 생성된 QPSK 심볼 스트림은 4개의 무선 프레임을 통해 4개의 서브프레임에 걸쳐 송신된다. MIB를 검출하는 것 외에, CRS 포트의 수에 대한 블라인드 검 출이 또한 PBCH에 필요하다. NR 면허 스펙트럼의 경우, 각각의 동기화 및 PBCH 신호 블록(SS/PBCH 블록)은 PSS에 대한 하나의 심볼, PBCH에 대한 2개의 심볼, SSS 및 PBCH에 대한 하나의 심볼을 절충하며(compromise), 여기서 4개의 심볼은 연속적으로 매핑되고 시분할 다중화된다. SS는 NR에서 지원되는 모든 반송파 주파수 범위에 대해 PSS 및 SSS 시퀀스 설계를 포함하는 통합된 설계이다. PSS 및 SSS(예를 들어, 12RB)의 송신 대역폭은 전체 SS/PBCH 블록(예를 들어, 20R B)의 송신 대역폭보다 작다. NR 셀에 대한 초기 셀 선택을 위해, UE는 디폴트 SS 버스트 세트 주기를 20ms로서 가정하고, 비독립형 NR 셀을 검출하기 위해, 네트워크는 주파수 반송파 당 하나의 SS 버스트 세트 주기 정보를 UE에 제공하고, 가능하다면 측정 타이밍/지속 시간을 도출할 정보를 제공한다. MIB 외에, 나머지 최소 시스템 정보(remaining minimum system information; RMSI)는 상응하는 물리적 다운링 크 제어 채널(PDCCH)에 의해 반송되는 스케줄링 정보를 가진 물리적 다운링크 공유 채널(PDSCH)에 의해 반송된 다. 유사한 구조가 다른 시스템 정보(other system information; OSI) 및 페이징 메시지에 적용된다. RMSI와 같은 공통 제어 채널을 수신하기 위한 제어 자원 세트(CORESET)는 PBCH의 콘텐츠로 설정된다. FCC(federal communications commission)는 비용이 들지 않는 공용 액세스 스펙트럼(cost-free public access spectrum)을 제공하기 위해 비면허 반송파(unlicensed carrier)를 정의하였다. UE에 의한 비면허 반송파의 사용 은 UE가 면허 반송파의 통신에 대해 눈에 띄는 간섭을 생성하지 않고, 비면허 반송파의 통신이 간섭으로부터 보 호되지 않는다는 규정 하에서만 허용된다. 예를 들어, 비면허 반송파는 산업, 과학 및 의료 반송파 및 IEEE 802.11 장치에 의해 사용될 수 있는 Unlicensed National Information Infrastructure 반송파를 포함한다. LTE-unlicensed 또는 LTE-U 또는 LAA(licensed assisted access)라고도 하는 비면허 주파수 스펙트럼 상에 LTE 무선 액세스 기술(radio access technology; RAT)을 배치할 수 있다.도 8은 본 개시의 실시예에 따른 LAA에서의 listen-before-talk 기반 채널 액세스 절차에 대한 예시적인 흐름도를 도시한다. 도 8에 도시된 listen-before-talk의 실시예는 단지 예시를 위한 것이다. 도 8에 도시 된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실 시예는 본 개시의 범위를 벗어나지 않고 사용된다. LTE 시스템에서, eNB는 PDSCH(physical downlink shared channel), PDCCH(physical downlink control channel) 또는 EPDCCH(enhanced physical downlink control channel)를 포함하는 송신 신호(transmission)와, 지연 지속 시간의 슬롯 지속 시간 동안 채널이 유휴 상태임을 감지한 후; 및 백오프 카운터(backoff counter; BO)가 단계 4에서 0이 된 후에. LAA Scell 송신이 수행되는 반송파를 송신할 수 있다. 이러한 채 널 액세스 절차의 예는 도 8에 예시되어 있다(예를 들어, 이는 이러한 타입의 채널 액세스 절차에 대해 Cat4 LBT라고도 함). 백오프 카운터는 아래의 단계에 따라 부가적인 슬롯 지속 시간 동안 채널을 감지함으로써 조정된다: 카운터 를 0과 경쟁 윈도우(contention window; CW) 값 사이에서 균일하게 분포된 난수로 설정하는 단계, 및 단계 로 진행하는 단계; 카운터가 0보다 크고, eNB가 카운터를 감소하도록 선택하면, 카운터를 1만큼 감소하 는 단계; 부가적인 슬롯 지속 시간 동안 채널을 감지하는 단계, 및 부가적인 슬롯 지속 시간이 유휴 상태이면, 단계로 진행하고. 그렇지 않으면 단계로 진행하는 단계; 카운터가 0이면 중지하고; 그렇지 않으면, 단계로 진행하는 단계; 사용중인 슬롯이 부가적인 지연 지속 시간 내에서 검출되거나 부가적인 지연 지속 시간의 모든 슬롯이 유휴 상태로 검출될 때까지 채널을 감지하는 단계; 및 채널이 부가적인 지연 지속 시간의 모든 슬롯 지속 시간 동안 유휴 상태인 것으로 감지되면, 단계로 진행하고; 그렇지 않으면, 단 계로 진행하는 단계. 또한, eNB는 경쟁 윈도우 값을 유지하여, 지원된 채널 액세스 우선 순위 클래스의 각각에 대해 백오프 카운터를 설정하기 전에 이러한 값을 조정한다. 경쟁 윈도우 값의 조정은 기준 서브프레임에서 PDSCH 송신에 상응하는 HARQ-ACK/NACK 값을 기반으로 하며, 여기서 기준 서브프레임은 적어도 일부 HARQ-ACK/NACK 피드백이 이용 가능 할 것으로 예상되는 eNB에 의해 이루어진 반송파 상의 가장 최근의 송신의 시작인 것이다. 또한, LTE 시스템에서, eNB는 적어도 25us의 감지 간격 동안 송신의 지속 시간이 1ms 미만인 경우 채널이 유휴 상태인 것으로 감지한 직후에 LAA Scell 송신이 수행되는 반송파 상에서 PDSCH를 포함하지 않고 디스커버리 신 호를 포함하는 송신 신호를 송신할 수 있다. 이는 또한 이러한 타입의 채널 액세스 절차 동안 Cat2 LBT라고 한 다. 본 개시는 NR 비면허 스펙트럼 상에서 디스커버리 신호 및 채널(DSCH)에 의해 전달되는 타이밍 정보의 설계에 초점을 맞추고 있다(본 개시에서, 비면허 스펙트럼은 또한 공유 스펙트럼을 포함한다는 것을 주목함). 본 개시 에서, DSCH는 SS/PBCH 블록, 및 RMSI, OSI 또는 페이징의 설정 가능한 CORESET 및 PDSCH 중 적어도 하나, 또는 설정된 경우, 또한 초기 셀 획득 목적을 위해 LTE에서 디스커버리 신호에 대한 향상으로서 간주될 수 있는 CSI- RS(channel state indicator reference signal)를 포함한다. DSCH의 용어는 또한 디스커버리 신호, 디스커버리 기준 신호 및 채널, 디스커버리 블록, 디스커버리 버스트, 디스커버리 기준 신호(discovery reference signal; DRS) 등과 같은 다른 동등한 용어로 지칭될 수 있다. 일 실시예에서, SS/PBCH 블록이 (예를 들어, PBCH 콘텐츠에서 별개의 비트를 사용하거나, PBCH 콘텐츠에서 다른 메시지와 공동으로 코딩되거나, 나타낼 PBCH의 DMRS를 사용하여) DSCH에서 설정되는지에 대한 인디케이션이 있 음으로써, UE는 수신된 SS/PBCH 블록이 DSCH 송신 윈도우 내에 위치되는지를 알 수 있다. 하나의 접근 방식의 경우, SS/PBCH 블록이 DSCH에 설정되는지에 대한 인디케이션은 송신 윈도우 내에서 SS/PBCH 블록의 타이밍 오프 셋과 공동으로 코딩될 수 있다. 예를 들어, 설정될 송신 윈도우 내에 SS/PBCH 블록의 N_offset 수의 타이밍 오프셋이 있는 경우, log2(N_offset+1) 수의 비트는 PBCH 콘텐츠에서 SS/PBCH 블록이 DSCH 및 송신 윈도우 내의 SS/PBCH 블록 의 타이밍 오프셋에 설정되는지에 대한 인디케이션을 공동으로 코딩하는데 사용될 수 있으며, 여기서 코드포인 트(codepoint)는 {0, 1, ..., N_offset-1, DSCH에는 없음}, 예를 들어, N_offset=3이면 {0, 1, 2, DSCH에는 없 음}. 다른 실시예에서, UE가 수신된 SS/PBCH 블록이 DSCH 송신 윈도우 내에 위치된다고 가정할 수 있도록 모든 SS/PBCH 블록이 NR-U에 대한 DSCH 송신 윈도우에 한정될 수 있음이 지정된다. 예를 들어, SS/PBCH 블록의 주기는 항상 UE에 의한 DSCH의 주기와 동일한 것으로서 가정된다. 일 양태에서, 적어도 초기 셀 검색 목적을 위해, UE는 수신된 SS/PBCH 블록이 DSCH 송신 윈도우 내에 위치된다고 가정할 수 있다. 또 다른 실시예에서, UE는 수신된 SS/PBCH 블록이 DSCH 송신 윈도우 내부에 있는지 또는 외부에 있는지 여부에 관계없이 DSCH에 대한 모든 타이밍 결정 절차 및 구성이 동일하다고 가정함으로써, UE가 수신된 SS/PBCH 블록이 DSCH 송신 윈도우 내부 또는 외부에 있음을 구별할 필요가 없다. NR 사양에서, Type0-PDCCH 공통 검색 공간(CSS)의 설정, 즉 RMSI를 위한 CSS는 4 비트를 사용하여 PBCH의 콘텐 츠에 나타내어진다. NR-U의 경우, Type0-PDCCH CSS의 설정에 대한 향상 및/또는 수정이 필요하므로, Type0- PDCCH CSS의 설정된 시간 도메인 위치는 비면허 대역 동작, 특히 NR-U DSCH에 더 적합하다. 다음의 실시예는 Type0-PDCCH CSS의 설정의 설계를 상세히 설명한다. 일 실시예에서, NR-U DSCH의 경우, Type0-PDCCH CSS의 설정은 PBCH(예를 들어, MIB)의 콘텐츠에 나타내어질 수 있다. 다른 실시예에서, NR-U DSCH의 경우, Type0-PDCCH CSS의 설정은 예를 들어, 주어진 CORESET #0 설정에 대해 고 정/미리 정의된다(예를 들어, 설정의 인디케이션이 필요하지 않음). 또 다른 실시예에서, UE가 PBCH에서 Type0-PDCCH CSS를 모니터링할 필요가 있는지에 대한 인디케이션이 있다. 하나의 접근 방식에서, UE가 Type0-PDCCH CSS를 모니터링할 필요가 있는지에 대한 명시적인 인디케이션(예를 들 어, PBCH 페이로드의 1 비트)이 있다. 다른 접근 방식에서, 부동 동기화(floating sync)가 (예를 들어, k_SSB로 부터의 코드포인트를 사용하여) 지원되는 경우 인디케이션은 RE 레벨 주파수 오프셋과 공동으로 코딩된다. 또 다른 접근 방식에서, 인디케이션은 (예를 들어, Type0-PDCCH CSS 및/또는 CORESET #0 설정에 대한 설정 테이블 내의 엔트리를 사용하여) Type0-PDCCH CSS 및/또는 CORESET #0 설정과 공동으로 코딩된다. 또 다른 실시예에서, 동일한 주파수 계층 상에서, Type0-PDCCH CSS의 설정은 동일하다. 일례로, DSCH 송신 윈도 우 내부 및 외부 모두에 Type0-PDCCH CSS가 존재할 수 있을 경우, DSCH 송신 윈도우 내부의 Type0-PDCCH CSS의 설정은 DSCH 송신 윈도우 외부의 Type0-PDCCH CSS 설정과 동일하고, 동일한 설정은 PBCH의 MIB에 나타내어지거 나 사양에 고정/미리 정의된다. 다른 예로, UE는 모든 Type0-PDCCH CSS가 DSCH 송신 윈도우 내에 설정되고, Type0-PDCCH CSS의 동일한 설정이 PBCH의 MIB에 나타내어지거나 사양에 고정/미리 정의된다고 가정하며, 이는 Type0-PDCCH CSS를 모니터링하는 주기가 UE 측에서 DSCH 송신 윈도우의 주기와 동일하다고 가정함으로써 달성될 수 있다. 또 다른 실시예에서, 동일한 주파수 계층 상에서, DSCH 송신 윈도우 내의 Type0-PDCCH CSS의 설정은 DSCH 송신 윈도우 외부의 Type0-PDCCH CSS의 설정과 상이할 수 있다. 일례에서, DSCH 송신 윈도우 내부 및 외부의 Type0- PDCCH CSS의 설정의 인디케이션은 PBCH의 콘텐츠에서 2개의 별개의 필드를 사용할 수 있다. 다른 예에서, DSCH 송신 윈도우 내부 및 외부에서의 Type0-PDCCH CSS의 설정의 인디케이션은 PBCH의 콘텐츠에서 동일한 필드를 사 용할 수 있으며, 필드의 값은 DSCH 송신 윈도우 내부 및 외부에서의 Type0-PDCCH CSS의 설정에 대해 별개로 설 정될 수 있으므로, PBCH의 콘텐츠가 DSCH 송신 윈도우 내부 및 외부에서 동일하거나 동일하지 않을 수 있다. 또 다른 예에서, DSCH 송신 윈도우 내부의 Type0-PDCCH CSS의 설정은 고정되고(예를 들어, 인디케이션이 필요하지 않음), DSCH 송신 윈도우 외부의 Type0-PDCCH CSS의 설정은 PBCH의 콘텐츠에서의 필드를 사용할 수 있다(예를 들어, NR 사양과 동일하거나 NR 사양에서와 같은 설정으로부터 선택됨). 또 다른 실시예에서, DSCH 송신 윈도우(예를 들어, PBCH 콘텐츠) 내에 Type0-PDCCH CSS의 설정에 대한 인디케이 션이 있는 경우, DSCH 내에서 모니터링하는데 필요한 Type0-PDCH CSS가 없음을 나타내는 하나의 설정(예를 들어, 표에서의 하나의 코드포인트)이 있을 수 있다. 또 다른 실시예에서, 수신된 SS/PBCH 블록에 대해, UE가 수신된 SS/PBCH 블록이 DSCH 송신 윈도우 내에 있다고 결정하면, Type0-PDCCH CSS의 모니터링 주기는 DSCH 송신 윈도우의 주기와 동일할 수 있다. 또 다른 실시예에서, DSCH 송신 윈도우 내의 Type0-PDCCH CSS의 설정에 대해, Type0-PDCCH CSS를 모니터링하기 위한 시작 슬롯의 인덱스를 계산할 때 그룹 오프셋 O은 SS/PBCH 블록의 버스트를 포함하는 슬롯의 시작 위치와 Type0-PDCCH CSS를 포함하는 슬롯의 시작 위치 사이의 오프셋으로서 정의될 수 있으므로, UE는 Type0-PDCCH CSS 를 모니터링하기 위한 시작 슬롯의 인덱스를 n_0=(n_DSCH + O*2^μ + floor(i*M)) mod N_slot^μ로서 결정하며, 여기서 n_DSCH는 DSCH 송신 윈도우의 프레임 내의 시작 슬롯 인덱스이고, 2^μ는 15kHz와 비교한 DSCH의 SCS의 비율이고(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 μ=1이고, DSCH에 대한 15kHz SCS 를 사용하는 경우 μ=0임), i는 하프 프레임(half frame)에서 후보 SS/PBCH 블록의 인덱스이고(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 i=0, 1, ..., 19이고, DSCH에 대한 15kHz SCS를 사용하는 경우 i=0, 1, ..., 9임), N_slot^μ는 파라미터 μ를 가진 SCS에 대한 프레임에서의 슬롯의 수이다(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 N_slot^μ=20이고, DSCH에 대한 15kHz SCS를 사용하는 경우 N_slot^μ=10임), 또 다른 실시예에서, 수신된 SS/PBCH 블록에 대해, UE가 수신된 SS/PBCH 블록이 DSCH 송신 윈도우 내에 있고, SS/PBCH 블록의 송신을 위한 시간 도메인 오프셋(예를 들어, 슬롯의 유닛에서의 O_SSB로서 나타내어짐)이 (예를 들어, 상응하는 SS/PBCH 블록의 신호/채널을 사용함으로써) UE에 알려지면, UE는 Type0-PDCCH CSS에 대한 슬롯 인덱스를 n_0 + O_SSB로서 결정할 수 있으며, 여기서 n_0은 DSCH 송신 윈도우 내의 Type0-PDCCH CSS의 설정으 로부터 결정된 슬롯 인덱스이다. 또 다른 실시예에서, SS/PBCH 블록에 상응하는 DSCH 송신 윈도우 내에서 Type0-PDCCH CSS를 모니터링하기 위한 슬롯의 수는 1이다(NR 사양에서 상응하는 수임을 주목함). 또 다른 실시예에서, 수신된 SS/PBCH 블록에 대해, UE는 NR 사양에서 정의된 것과 동일한 식에 따라 Type0- PDCCH CSS 세트를 포함하는 연관된 슬롯을 결정하고, 수신된 SS/PBCH 블록의 인덱스는 DSCH 송신 윈도우 내의 임의의 후보 SS/PBCH 블록으로 일반화될 수 있다. 예를 들어, 인덱스 i(15kHz SCS의 경우 0≤i≤9이고, 30kHz SCS의 경우 0≤i≤9임)를 갖는 후보 SS/PBCH 블록의 경우, UE는 Type0-PDCCH CSS 세트를 포함하는 연관된 슬롯 을 슬롯 으로부터 시작하는 2개의 연속적인 슬롯으로서 결정하고, 슬롯 의 인덱스는 인 경우 를 만족하는 시스템 프레임 번호(system frame number; SFN) 를 가진 프레임 또는 인 경우 를 만족하는 SFN을 가진 프레임에 위치된 로서 결정될 수 있다. 또 다른 실시예에서, Type0-PDCCH CSS의 설정의 세트는 NR 사양과 상이하거나 부분적으로 상이할 수 있으므로, Type0-PDCCH CSS의 위치는 QCL된 SS/PBCH 블록으로 더욱 간결해질 수 있고, SS/PBCH 블록의 송신과 RMSI의 QCL 된 PDCCH/PDSCH는 동일한 LBT를 공유할 수 있다. 다음의 접근 방식 중 하나 또는 다수는 NR-U에 대해 지원될 수 있으며, 다수의 접근 방식이 지원되는 경우 접근 방식 간에 설정할 수 있다. 도 9는 본 개시의 실시예에 따라 설정된 예시적인 Type0-PDCCH CSS를 도시한다. 도 9에 도시된 설정된 Type0-PDCCH CSS의 실시예는 단지 예시를 위한 것이다. 도 9에 예시된 하나 이상의 구성 요소는 언급된 기 능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않 고 사용된다. 본 실시예에 대한 하나의 접근 방식에서, 인덱스 i를 갖는 후보 SS/PBCH 블록에 상응하는 Type0-PDCCH CSS를 모 니터링하기 위한 슬롯의 인덱스(예를 들어, 인덱스 i를 갖는 후보 SS/PBCH 블록으로 QCL됨)는 인덱스 i를 갖는 후보 SS/PBCH 블록을 포함하는 슬롯의 인덱스와 동일할 수 있다. 이러한 접근 방식의 예시는 도 9에 있으며, 여 기서 L_max=8이다. 도면의 예 1에서의 슬롯의 다중화 패턴은 예시를 위한 것이며, 예를 들어, Type0-PDCCH CSS 의 심볼 인덱스는 도면에서와 같이 {0, 7} 중 하나일 수 있거나, {0, CORESET 심볼의 수} 중 하나일 수 있다. 이러한 접근 방식의 경우, Type0-PDCCH CSS의 시작 심볼 인덱스가 0으로 제공되는 슬롯에서 모니터링될 하나의 Type0-PDCCH CSS(예를 들어, 도 9에서의 예 2 및 예 4), 또는 Type0-PDCCH CSS의 시작 심볼 인덱스가 제1 CSS 의 경우 0으로 제공되고 제2 CSS의 경우 7로 제공되는 슬롯에서 모니터링될 2개의 Type0-PDCCH CSS(예를 들어, 도 9에서의 예 1 및 예 3) 중 하나가 있을 수 있다. 이러한 접근 방식은 실제로 송신된 SS/PBCH 블록의 인디케 이션(예를 들어, RMSI의 비트맵 인디케이션)의 모든 설정에 적용할 수 있으며, 예를 들어, 비트맵은 도 9의 예 1에서는 11111111이고, 비트맵은 도 9의 예 2에서는 10101010이고, 비트맵은 도 9의 예 3에서는 11110000이며, 비트맵은 도 9의 예 4에서는 10100000이다. 일례에서, DSCH 송신 윈도우 내의 Type0-PDCCH CSS의 설정이 고정/ 미리 정의된 경우, 본 접근 방식은 디폴트 설정(default configuration)으로서 사용될 수 있다. 도 10은 본 개시의 실시예에 따라 설정된 예시적인 Type0-PDCCH CSS를 도시한다. 도 10에 도시된 Type0- PDCCH CSS의 실시예는 단지 예시를 위한 것이다. 도 10에 예시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령 어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용된다.본 실시예에 대한 다른 접근 방식에서, RMSI의 PDCCH/PDSCH의 버스트의 송신은 SS/PBCH 블록의 버스트의 송신 직후에 이루어질 수 있다. 일례에서, SS/PBCH 블록의 최대 수가 송신된 후(예를 들어, 실제로 송신된 SS/PBCH 블록의 인디케이션은 올원 비트맵(all-one bitmap)임), SS/PBCH 블록 인덱스 i에 상응하는 Type0-PDCCH CSS를 모니터링하기 위한 시작 슬롯의 인덱스는 슬롯에 2개의 Type0-PDCCH CSS가 있는 경우 n_SSB_i + L_max/2로서 설 정할 수 있고(예를 들어, 도 10의 예 1), 슬롯에 하나의 Type0-PDCCH CSS만이 있는 경우 n_SSB_i + L_max/2 + floor(i/2)로서 설정할 수 있으며(예를 들어, 도 10의 예 2), 여기서 n_SSB_i는 SS/PBCH 블록 인덱스 i를 가진 SS/PBCH 블록을 포함하는 슬롯의 인덱스이고, L_max는 DSCH 송신 윈도우에서의 SS/PBCH 블록의 최대 수이다. 도 11a는 본 개시의 실시예에 따라 설정된 예시적인 Type0-PDCCH CSS를 도시한다. 도 11a에 도시된 설정 된 Type0-PDCCH CSS의 실시예는 단지 예시를 위한 것이다. 도 11a에 예시된 하나 이상의 구성 요소는 언 급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하 기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗 어나지 않고 사용된다. 도 11b는 본 개시의 실시예에 따라 설정된 다른 예시적인 Type0-PDCCH CSS를 도시한다. 도 11b에 도시된 설정된 Type0-PDCCH CSS의 실시예는 단지 예시를 위한 것이다. 도 11b에 예시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행 하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용된다. 다른 예에서, SS/PBCH 블록의 최대 수가 모두 송신되지 않은 후(예를 들어, 실제로 송신된 SS/PBCH 블록의 인디 케이션은 올원 비트맵이 아님), SS/PBCH 블록 인덱스 i에 상응하는 Type0-PDCCH CSS를 모니터링하기 위한 시작 슬롯의 인덱스는 슬롯에 2개의 Type0-PDCCH CSS가 있는 경우 {n_SSB_i + 1, n_SSB_i + 2, ..., n_SSB_i + L_max/2-1} 중 하나로서 설정할 수 있고(예를 들어, 도 11a 및 11b의 예 1, 예 3 및 예 5), 슬롯에 하나의 Type0-PDCCH CSS만이 있는 경우 {n_SSB_i + 1 + mod(i,2), n_SSB_i + 2 + mod(i,2), ..., n_SSB_i + 5 + mod(i,2)} 중 하나로서 설정할 수 있으며(예를 들어, 도 11a 및 11b의 예 2, 예 4 및 예 6), 여기서 n_SSB_i는 SS/PBCH 블록 인덱스 i를 가진 SS/PBCH 블록을 포함하는 슬롯의 인덱스이고, L_max는 DSCH 송신 윈도우에서의 SS/PBCH 블록의 최대 수이다. 또 다른 예에서, 랩 어라운드 모델링 값, 예를 들어, 슬롯의 수의 측면에서 M_SSB에 대한 인디케이션이 있는 경 우, SS/PBCH 블록 인덱스 i에 상응하는 Type0-PDCCH CSS를 모니터링하기 위한 시작 슬롯의 인덱스는 슬롯에 2개 의 Type0-PDCCH CSS가 있는 경우 n_SSB_i + M_SSB1로서 결정될 수 있으며(예를 들어, 도 11a 및 11b의 예 7), 여기서 n_SSB_i는 SS/PBCH 블록 인덱스 i를 가진 SS/PBCH 블록을 포함하는 슬롯의 인덱스이다. 도 12는 본 개시의 실시예에 따라 설정된 예시적인 Type0-PDCCH CSS를 도시한다. 도 12에 도시된 Type0- PDCCH CSS의 실시예는 단지 예시를 위한 것이다. 도 12에 예시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령 어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용된다. 본 실시예에 대한 또 다른 접근 방식에서, RMSI의 PDCCH/PDSCH의 버스트의 일부의 송신은 (예를 들어, 버스트 내의 SS/PBCH 블록의 송신 중에서) SS/PBCH 블록의 버스트의 일부의 송신 직후에 이루어질 수 있다. 예를 들어, 실제로 송신된 SS/PBCH 블록은 모두 가능한 SS/PBCH 블록이 아니며, 버스트 내에서 다수의 부분으로 나눌 수 있 으며, 그 후 상응하는 RMSI(및/또는 다른 신호/채널)의 송신이 SS/PBCH 블록의 버스트의 일부를 뒤따를 수 있다. SS/PBCH 블록 인덱스 i에 상응하는 Type0-PDCCH CSS를 모니터링하기 위한 시작 슬롯의 인덱스는 슬롯에 2 개의 Type0-PDCCH CSS가 있는 경우 n_SSB_i + 1로서 설정할 수 있고(예를 들어, 도 12의 예 1), 슬롯에 하나의 Type0-PDCCH CSS만이 있는 경우 n_SSB_i + 1 + mod(i,2)로서 설정할 수 있으며(예를 들어, 도 12의 예 2), 여 기서 n_SSB_i는 SS/PBCH 블록 인덱스 i를 가진 SS/PBCH 블록을 포함하는 슬롯의 인덱스이고, L_max는 DSCH 송 신 윈도우에서의 SS/PBCH 블록의 최대 수이다. 도 13a는 본 개시의 실시예에 따라 설정된 예시적인 Type0-PDCCH CSS를 도시한다. 도 13a에 도시된 설정 된 Type0-PDCCH CSS의 실시예는 단지 예시를 위한 것이다. 도 13a에 예시된 하나 이상의 구성 요소는 언 급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하 기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용된다. 도 13b는 본 개시의 실시예에 따라 설정된 예시적인 Type0-PDCCH CSS를 도시한다. 도 13b에 도시된 설정 된 Type0-PDCCH CSS의 실시예는 단지 예시를 위한 것이다. 도 13b에 예시된 하나 이상의 구성 요소는 언 급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하 기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗 어나지 않고 사용된다. 본 실시예에 대한 또 다른 접근 방식에서, 슬롯 내의 SS/PBCH 블록의 쌍은 QCL되고, SS/PBCH 블록의 쌍에 연관 된 하나의 Type0-PDCCH CSS만이 있다. 이러한 접근 방식의 일례에서, 슬롯에서 SS/PBCH 블록의 쌍에 연관된 하 나의 Type0-PDCCH CSS가 있을 수 있다. SS/PBCH 블록 인덱스 i에 상응하는 Type0-PDCCH CSS를 모니터링하기 위 한 시작 슬롯의 인덱스는 {n_SSB_i, n_SSB_i + 1, ..., n_SSB_i + L_max/2} 중 하나로서 설정할 수 있고(예를 들어, 도 13a 및 13b의 예), 여기서 n_SSB_i는 SS/PBCH 블록 인덱스 i를 가진 SS/PBCH 블록을 포함하는 슬롯의 인덱스이고, L_max는 DSCH 송신 윈도우에서의 SS/PBCH 블록의 최대 수이다. 본 실시예의 일례에서, 인덱스 i를 갖는 후보 SS/PBCH 블록에 상응하는 연관된 Type0-PDCCH를 모니터링하기 위 한 슬롯의 인덱스는 인덱스 i를 갖는 후보 SS/PBCH 블록을 포함하는 슬롯의 인덱스와 동일하다. Type0-PDCCH CSS의 시작 심볼 인덱스는 n_sym에 의해 제공되며, 여기서 일례에서, i가 짝수이면 n_sym=0이고, i가 홀수이면 n_sym=n_CORESET0이며, 여기서 i는 연관된 후보 SS/PBCH 블록의 인덱스이고, n_CORESET0은 CORESET 0에 대한 심볼의 수이며; 다른 예에서, i가 짝수이면 n_sym=0이고, i가 홀수이면 n_sym=7이며, 여기서 i는 연관된 후보 SS/PBCH 블록의 인덱스이다(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 i=0, 1, ..., 19이고, DSCH에 대한 15kHz SCS를 사용하는 경우 i=0, 1, ..., 9임). 이러한 예의 일 양태에서, Type0-PDCCH를 모니터링하기 위한 주기는 SS/PBCH 블록의 주기와 동일하다. 본 실시예의 다른 예에서, 인덱스 i를 갖는 후보 SS/PBCH 블록에 상응하는 연관된 Type0-PDCCH를 모니터링하기 위한 슬롯의 인덱스는 인덱스 i를 갖는 후보 SS/PBCH 블록을 포함하는 슬롯의 인덱스와 동일하다. 이러한 예에 대한 다중화 패턴 1의 설정을 사용하는 경우, 설정은 O=0으로 제공되고(여기서 O는 Type0-PDCCH CSS를 모니터링 하기 위한 슬롯의 시작과 상응하는 SS/PBCH 블록을 포함하는 슬롯의 시작 사이의 타이밍 오프셋으로서 정의되고, ms로 표현됨), M=1/2임으로써, UE가 Type0-PDCCH CSS를 모니터링하기 위한 시작 슬롯의 인덱스를 n_0 =(O*2^μ + floor(i*M)) mod N_slot^μ로 결정하며, 여기서 2^μ는 15kHz와 비교한 DSCH의 SCS의 비율이고(예 를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 μ=1이고, DSCH에 대한 15kHz SCS를 사용하는 경우 μ=0임), i는 하프 프레임에서 후보 SS/PBCH 블록의 인덱스이고(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 i=0, 1, ..., 19이고, DSCH에 대한 15kHz SCS를 사용하는 경우 i=0, 1, ..., 9임), N_slot^μ는 파라미터 μ를 가진 SCS에 대한 프레임에서의 슬롯의 수이다(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 N_slot^μ=20이고, DSCH에 대한 15kHz SCS를 사용하는 경우 N_slot^μ=10임), Type0-PDCCH CSS의 시작 심볼 인덱스는 n_sym에 의해 제공되며, 여기서 일례에서, M=1/2의 경우, i가 짝수이면 n_sym=0이고, i가 홀수이면 n_sym=n_CORESET0이며, 여기서 i는 연관된 후보 SS/PBCH 블록의 인덱스이고, n_CORESET0은 CORESET 0에 대한 심볼의 수이며; 다른 예에서, M=1/2의 경우, i가 짝수이면 n_sym=0이고, i가 홀수이면 n_sym=7이며, 여기서 i는 연관된 후보 SS/PBCH 블록의 인덱스이다. 본 실시예의 또 다른 예에서, 인덱스 i를 갖는 후보 SS/PBCH 블록에 상응하는 Type0-PDCCH를 모니터링하기 위한 슬롯의 인덱스는 인덱스 i를 갖는 후보 SS/PBCH 블록을 포함하는 슬롯의 인덱스와 동일하다. 이러한 예에 대한 다중화 패턴 1의 설정을 사용하는 경우, 설정은 O가 0과 5 사이에서 설정할 수 있는 것으로 제공되고(여기서 O 는 Type0-PDCCH CSS를 모니터링하기 위한 슬롯의 시작과 하프 프레임의 시작 사이의 타이밍 오프셋으로서 정의 되고, ms로 표현됨), M=1/2임으로써, UE가 Type0-PDCCH CSS를 모니터링하기 위한 시작 슬롯의 인덱스를 n_0=(O*2^μ + floor(i*M)) mod N_slot^μ로서 결정하며, 여기서 2^μ는 15kHz와 비교한 DSCH의 SCS의 비율이 고(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 μ=1이고, DSCH에 대한 15kHz SCS를 사용하는 경우 μ =0임), i는 하프 프레임에서 후보 SS/PBCH 블록의 인덱스이고(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경 우 i=0, 1, ..., 19이고, DSCH에 대한 15kHz SCS를 사용하는 경우 i=0, 1, ..., 9임), N_slot^μ는 파라미터 μ를 가진 SCS에 대한 프레임에서의 슬롯의 수이다(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 N_slot^ μ=20이고, DSCH에 대한 15kHz SCS를 사용하는 경우 N_slot^μ=10임), Type0-PDCCH CSS의 시작 심볼 인덱스는 n_sym에 의해 제공되며, 여기서 일례에서, M=1/2의 경우, i가 짝수이면 n_sym=0이고, i가 홀수이면 n_sym=n_CORESET0이며, 여기서 i는 연관된 후보 SS/PBCH 블록의 인덱스이고,n_CORESET0은 CORESET 0에 대한 심볼의 수이며; 다른 예에서, M=1/2의 경우, i가 짝수이면 n_sym=0이고, i가 홀수이면 n_sym=7이며, 여기서 i는 연관된 후보 SS/PBCH 블록의 인덱스이다. 이러한 예의 일 양태에서, UE는 연관된 SS/PBCH 블록을 포함하는 하프 프레임이 Type0-PDCCH 모니터링 오케이션 (monitoring occasion)을 포함하는 하프 프레임과 동일하다고 가정한다. 예를 들어, 연관된 PBCH 페이로드에서 하프 프레임 지시자에 의한 하프 프레임의 인디케이션이 Type0-PDCCH 모니터링 오케이션의 설정에서 파라미터 O 가 제공하는 하프 프레임의 정보와 동일하다고 가정하여 달성될 수 있으며, 예를 들어, O=0은 제1 하프 프레임 에 상응하고, O=5는 제2 하프 프레임에 상응한다. UE는 { =0, O=0} 또는 { =1, O=5}의 조합만을 예 상하며, 여기서 는 PBCH 페이로드의 하프 프레임 지시자이다. 예시적인 설정 표는 표 3-4를 지칭할 수 있다. 본 실시예의 다른 예에서, UE는 Type0-PDCCH CSS를 모니터링하기 위한 시작 슬롯의 인덱스를 n_0=(O*2^μ + floor(i*M)) mod N_slot^μ로서 결정하며, 여기서 2^μ는 15kHz와 비교한 DSCH의 SCS의 비율이고(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 μ=1이고, DSCH에 대한 15kHz SCS를 사용하는 경우 μ=0임), i는 하프 프레임에서 후보 SS/PBCH 블록의 인덱스이고(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 i=0, 1, ..., 19이고, DSCH에 대한 15kHz SCS를 사용하는 경우 i=0, 1, ..., 9임), N_slot^μ는 파라미터 μ를 가진 SCS에 대한 프레임에서의 슬롯의 수이다(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 N_slot^μ=20이고, DSCH 에 대한 15kHz SCS를 사용하는 경우 N_slot^μ=10임), 표 1의 다음의 예 중 적어도 일부는 이러한 예에 대한 O 및 M의 설정으로서 설정할 수 있다. Type0-PDCCH CSS의 시작 심볼 인덱스는 n_sym에 의해 제공되며, 여기서 일 례에서, M=1/2의 경우, i가 짝수이면 n_sym=0이고, i가 홀수이면 n_sym=n_CORESET0이며, 여기서 i는 연관된 후 보 SS/PBCH 블록의 인덱스이고, n_CORESET0은 CORESET 0에 대한 심볼의 수이며; 다른 예에서, M=1/2의 경우, i 가 짝수이면 n_sym=0이고, i가 홀수이면 n_sym=7이며, 여기서 i는 연관된 후보 SS/PBCH 블록의 인덱스이다. 표 1. Type0-PDCCH CSS에 대한 파라미터의 예."}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "본 실시예의 또 다른 예에서, UE는 Type0-PDCCH CSS를 모니터링하기 위한 시작 슬롯의 인덱스를 n_0=(O*2^μ + floor(i*M)) mod N_slot^μ로서 결정하며, 여기서 2^μ는 15kHz와 비교한 DSCH의 SCS의 비율이고(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 μ=1이고, DSCH에 대한 15kHz SCS를 사용하는 경우 μ=0임), i는 하프 프레임에서 후보 SS/PBCH 블록의 인덱스이고(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 i=0, 1, ..., 19이고, DSCH에 대한 15kHz SCS를 사용하는 경우 i=0, 1, ..., 9임), N_slot^μ는 파라미터 μ를 가진 SCS에 대한 프레임에서의 슬롯의 수이다(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 N_slot^μ=20이고, DSCH 에 대한 15kHz SCS를 사용하는 경우 N_slot^μ=10임), 표 2의 다음의 예 중 적어도 일부는 이러한 예에 대한 O 및 M의 설정으로서 설정할 수 있다. Type0-PDCCH CSS의 시작 심볼 인덱스는 n_sym에 의해 제공되며, 여기서 일 례에서, M=1/2의 경우, i가 짝수이면 n_sym=0이고, i가 홀수이면 n_sym=n_CORESET0이며, 여기서 i는 연관된 후 보 SS/PBCH 블록의 인덱스이고, n_CORESET0은 CORESET 0에 대한 심볼의 수이며; 다른 예에서, M=1/2의 경우, i 가 짝수이면 n_sym=0이고, i가 홀수이면 n_sym=7이며, 여기서 i는 연관된 후보 SS/PBCH 블록의 인덱스이다. 일 례에서, M=1인 경우, n_sym=0이다. 다른 예에서, M=1인 경우, n_sym=7이다.표 2. Type0-PDCCH CSS에 대한 파라미터의 예."}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "본 실시예의 또 다른 예에서, UE는 Type0-PDCCH CSS를 모니터링하기 위한 시작 슬롯의 인덱스를 n_0=(O*2^μ + floor(i*M)) mod N_slot^μ로서 결정하며, 여기서 2^μ는 15kHz와 비교한 DSCH의 SCS의 비율이고(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 μ=1이고, DSCH에 대한 15kHz SCS를 사용하는 경우 μ=0임), i는 하프 프레임에서 후보 SS/PBCH 블록의 인덱스이고(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 i=0, 1, ..., 19이고, DSCH에 대한 15kHz SCS를 사용하는 경우 i=0, 1, ..., 9임), N_slot^μ는 파라미터 μ를 가진 SCS에 대한 프레임에서의 슬롯의 수이다(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 N_slot^μ=20이고, DSCH 에 대한 15kHz SCS를 사용하는 경우 N_slot^μ=10임), 표 3-1의 다음의 예 중 적어도 일부는 이러한 예에 대한 O 및 M의 설정으로서 설정할 수 있다. Type0-PDCCH CSS의 시작 심볼 인덱스는 n_sym에 의해 제공되며, 여기서 일례에서, M=1/2의 경우, i가 짝수이면 n_sym=0이고, i가 홀수이면 n_sym=n_CORESET0이며, 여기서 i는 연관된 후보 SS/PBCH 블록의 인덱스이고, n_CORESET0은 CORESET 0에 대한 심볼의 수이며; 다른 예에서, M=1/2의 경우, i가 짝수이면 n_sym=0이고, i가 홀수이면 n_sym=7이며, 여기서 i는 연관된 후보 SS/PBCH 블록의 인덱스이다. 일례에서, M=1인 경우, n_sym=0이 다. 다른 예에서, M=1인 경우, n_sym=7이다.표 3-1. Type0-PDCCH CSS에 대한 파라미터의 예."}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "본 실시예의 또 다른 예에서, UE는 Type0-PDCCH CSS를 모니터링하기 위한 시작 슬롯의 인덱스를 n_0=(O*2^μ + floor(i*M)) mod N_slot^μ로서 결정하며, 여기서 2^μ는 15kHz와 비교한 DSCH의 SCS의 비율이고(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 μ=1이고, DSCH에 대한 15kHz SCS를 사용하는 경우 μ=0임), i는 하프 프레임에서 후보 SS/PBCH 블록의 인덱스이고(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 i=0, 1, ..., 19이고, DSCH에 대한 15kHz SCS를 사용하는 경우 i=0, 1, ..., 9임), N_slot^μ는 파라미터 μ를 가진 SCS에 대한 프레임에서의 슬롯의 수이다(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 N_slot^μ=20이고, DSCH 에 대한 15kHz SCS를 사용하는 경우 N_slot^μ=10임), Type0-PDCCH CSS의 시작 심볼 인덱스는 n_sym에 의해 제 공되며, 여기서 일례에서, M=1/2의 경우, i가 짝수이면 n_sym=0이고, i가 홀수이면 n_sym=n_CORESET0이며, 여 기서 i는 연관된 후보 SS/PBCH 블록의 인덱스이고, n_CORESET0은 CORESET 0에 대한 심볼의 수이며; 다른 예에서, M=1/2의 경우, i가 짝수이면 n_sym=0이고, i가 홀수이면 n_sym=7이며, 여기서 i는 연관된 후보 SS/PBCH 블록의 인덱스이다. 다른 예에서, M=1인 경우, n_sym=0이다. 지원된 {슬롯 당 CSS의 O, M, No.}의 세 트는 NR 사양으로부터 하향 선택(down-select)될 수 있으며, 지원된 설정의 예는 표 3-2 내지 표 3-5에 도시되 어 있다. 이것은 NR 사양에서의 설정을 사용하는 제한을 부가하는 것과 동등하다. 표 3-2에서와 같은 일례에서, NR-U는 M=1/2만을 지원한다. 표 3-2. Type0-PDCCH CSS에 대한 파라미터의 예."}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 5, "content": "표 3-3에서와 같은 다른 예에서, NR-U는 O가 2 또는 7이라는 조건으로 M=1/2 및 M=1을 지원한다. 표 3-3. Type0-PDCCH CSS에 대한 파라미터의 예."}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 6, "content": "표 3-4에서와 같은 또 다른 예에서, NR-U는 O가 0 또는 5라는 조건으로 M=1/2을 지원한다. 표 3-4. Type0-PDCCH CSS에 대한 파라미터의 예."}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 7, "content": "표 3-5에서와 같은 또 다른 예에서, NR-U는 M=1/2 및 M=1을 지원한다. 표 3-5. Type0-PDCCH CSS에 대한 파라미터의 예. 또 다른 예에서, M=2는 NR-U에 대해 지원되지 않는다. 또 다른 예에서, M 값 중 일부는 예를 들어 Type0-PDCCH 모니터링을 위한 많은 수의 슬롯을 피하기 위해 SS/PBCH 블록의 QCL 가정을 결정하기 위한 설정된 파라미터(예를 들어, 랩 어라운드 모듈로 값)가 작다는 조건 으로 NR-U에 대해 지원되지 않는다. 일례로, SS/PBCH 블록의 QCL 가정을 결정하기 위한 파라미터가 1(예를 들어, Q=1)이면, UE는 M=2가 설정될 것으로 예상하지 않는다. 예를 들어, SS/PBCH 블록의 QCL 가정을 결정하기 위한 파라미터가 1 또는 2(예를 들어, Q=1 또는 2)이면, UE는 M=2가 설정될 것으로 예상하지 않고, SS/PBCH 블 록의 QCL 가정을 결정하기 위한 파라미터가 1(예를 들어, Q=1)인 경우에는 M=1이 설정될 것으로 예상하지 않는 다. 또 다른 실시예에서, DSCH의 송신은 LBT 결과에 의해 영향을 받을 수 있으며, 예를 들어, SS/PBCH 블록의 버스 트는 더 많은 송신 기회를 허용하기 위해 랩 어라운드 모듈로 값에 따라 LBT를 조건으로 랩 어라운드될 수 있다. 본 실시예에 대한 하나의 접근 방식에서, 연관된 Type0-PDCCH CSS는 또한 이에 상응하여 랩 어라운드됨으 로써, Type0-PDCCH가 또한 더 많은 송신 기회를 갖는다. UE의 관점으로부터, 원래의 후보 SS/PBCH 블록과 랩 어 라운드된 후의 새로운 후보 SS/PBCH 블록은 QCL된 것으로 가정되고, 이들은 함께 QCL된 후보 SS/PBCH 블록의 그 룹을 형성한다. 따라서, 하나의 SS/PBCH 블록을 수신하면, UE는 QCL된 후보 SS/PBCH 블록의 그룹을 결정할 수 있으며, 그 후 UE는 Type0-PDCCH CSS에 대한 모니터링 오케이션의 그룹을 모니터링할 필요가 있을 수 있으며, 여기서 모니터 오케이션의 각각은 QCL된 후보 SS/PBCH 블록 그룹 내의 하나의 후보 SS/PBCH 블록과 연관된다. 후보 SS/PBCH 블록과 Type0-PDCCH CSS를 포함하는 상응하는 슬롯의 연관(association)은 본 개시의 실시예에 따른 것일 수 있다. 이러한 접근 방식에 대한 예는 도 14a 및 14b에 도시되고, UE 절차에 대한 예시적인 흐름도 는 도 14c에 도시된다. 도 14a는 본 개시의 실시예에 따른 랩 어라운드 후의 예시적인 Type0-PDCCH 공통 검색 공간을 도시한다. 도 14a에 도시된 Type0-PDCCH 공통 검색 공간의 실시예는 단지 예시를 위한 것이다. 도 14a에 도시된 하 나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나, 하나 이상의 구성 요 소는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시 예는 본 개시의 범위를 벗어나지 않고 사용된다. 도 14b는 본 개시의 실시예에 따른 랩 어라운드 후의 예시적인 Type0-PDCCH 공통 검색 공간을 도시한다. 도 14b에 도시된 Type0-PDCCH 공통 검색 공간의 실시예는 단지 예시를 위한 것이다. 도 14b에 도시된 하 나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소 는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예 는 본 개시의 범위를 벗어나지 않고 사용된다. 도 14c는 본 개시의 실시예에 따른 비면허 스펙트럼상에서 Type0-PDCCH를 모니터링하기 위한 예시적인 UE 절차를 도시한다. 도 14C에 도시된 비면허 스펙트럼에서 Type0-PDCCH를 모니터링하기 위한 UE 절차의 실 시예는 단지 예시를 위한 것이다. 도 14c에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용된다. 도 14c에 도시된 바와 같이, 단계에서 UE는 SS/PBCH 블록을 수신한다. 단계에서, UE는 수신된 SS/PBCH 블록이 DSCH 송신 윈도우 내에 있다고 결정한다. 단계에서, UE는 Type0-PDCCH CSS에 대한 COREST가 존재한다고 결정한다. UE는, 단계에서, SS/PBCH 블록의 QCL 가정을 위한 파라미터를 결정한다. 단계에서, UE는 QCL 가정을 위한 결정된 파라미터를 기반으로 DSCH 송신 윈도우 내의 후보 SS/PBCH 블록 의 그룹을 결정한다. 단계에서, UE는 Type0-PDCCH CSS를 포함하는 슬롯의 그룹을 결정하며, 여기서 각각 의 슬롯은 후보 SS/PCH 블록의 결정된 그룹에서 하나의 후보 SS/PBCH 블록과 연관된다. 마지막으로, 단계(147 7)에서, UE는 결정된 슬롯 그룹에서 Type0-PDCCH를 모니터링한다. 도 14a의 예 1에서, 동일한 슬롯에서 SS/PBCH 블록 및 RMSI의 연관된 PDCCH/PDSCH의 송신은 랩 어라운드된 모듈 로 값(예를 들어, 설정된 QCL 파라미터)에 따라 함께 랩 어라운드된다. 이러한 예의 일 양태에서, UE가 (예를 들어, 초기 액세스 절차에서) Type0-PDCCH 오케이션을 모니터링하기 전에 SS/PBCH 블록을 검출하면, UE는 Type0-PDCCH 오케이션을 모니터링하기 위한 슬롯이 수신된 QCL된 SS/PBCH 블록과 동일하다고 가정할 수 있다. 이러한 예의 다른 양태에서, UE가 Type0-PDCCH 오케이션을 모니터링하기 전에(예를 들어, 초기 액세스 절차 이 후 또는 일반적으로) SS/PBCH 블록을 검출하지 않거나 검출할 필요가 없는 경우, UE는 Type0-PDCCH 오케이션을 모니터링하기 위한 슬롯의 세트가 QCL된 후보 SS/PBCH 블록의 연관된 그룹을 포함하는 슬롯에 의해 제공된다고가정할 수 있다. 예를 들어, Type0-PDCCH 오케이션을 모니터링하기 위한 슬롯을 s_PDCCH로서 나타내면, s_PDCCH 모듈로 M_SSB = s_SSB 및 s_PDCCH는 DSCH 송신 윈도우 내에 있으며, 여기서 s_SSB는 DSCH 송신 윈도우에서 SS/PBCH 블록 위치 를 포함하는 제1 슬롯의 인덱스이고, Type0-PDCCH의 DMRS와 QCL되며, M_SSB는 슬롯의 유닛의 랩 어라운드된 모 듈로 값이다. 이러한 양태에 대한 한 가지 고려 사항에서, UE는 Type0-PDCCH 오케이션을 모니터링하기 위한 슬 롯의 세트 중 하나의 슬롯에서만 Type0-PDCCH가 송신된다고 가정할 수 있고, UE는 하나의 Type0-PDCCH가 디코딩 되거나 슬롯의 세트의 끝에 도달할 때까지 시간 증가 순서(time increasing order)로 슬롯의 세트에 기반하여 Type0-PDCCH 오케이션을 모니터링할 수 있다. 도 14b의 예 2에서, 상이한 슬롯에서 SS/PBCH 블록 및 RMSI의 연관된 PDCCH/PDSCH의 송신은 랩 어라운드된 모듈 로 값(예를 들어, 설정된 QCL 파라미터)에 따라 함께 랩 어라운드된다. 이러한 예의 일 양태에서, UE가 (예를 들어, 초기 액세스 절차에서) Type0-PDCCH 오케이션을 모니터링하기 전에 SS/PBCH 블록을 검출하면, UE는 Type0-PDCCH 오케이션을 모니터링하기 위한 슬롯이 수신된 QCL된 SS/PBCH 블록과 연관된 것으로 결정된다고 가 정할 수 있다. 이러한 예의 다른 양태에서, UE가 Type0-PDCCH 오케이션을 모니터링하기 전에(예를 들어, 초기 액세스 절차 이 후 또는 일반적으로) SS/PBCH 블록을 검출하지 않거나 검출할 필요가 없는 경우, UE는 Type0-PDCCH 오케이션을 모니터링하기 위한 슬롯의 세트가 QCL된 후보 SS/PBCH 블록의 그룹과 연관된 모니터링 Type0-PDCCH 오케이션을 포함하는 슬롯에 의해 제공된다. 이러한 양태에 대한 한 가지 고려 사항에서, UE는 Type0-PDCCH 오케이션을 모 니터링하기 위한 슬롯의 세트 중 하나의 슬롯에서만 Type0-PDCCH가 송신된다고 가정할 수 있고, UE는 하나의 Type0-PDCCH가 디코딩되거나 슬롯의 세트의 끝에 도달할 때까지 시간 증가 순서로 슬롯의 세트에 기반하여 Type0-PDCCH 오케이션을 모니터링할 수 있다. 이러한 예에서, Type0-PDCCH 모니터링 오케이션을 포함하는 슬롯 의 일부는 DSCH 송신 윈도우 외부에 있을 수 있다는 것을 주목한다(예를 들어, 슬롯은 도면에서와 같이 후보 SSB 인덱스와 연관된 Type0-PDCCH 모니터링 오케이션을 포함함). NR 사양에서, Type0A-PDCCH 공통 검색 공간(CSS)의 설정, 즉 OSI를 위한 CSS는 RMSI의 콘텐츠에 나타내어진다. NR-U의 경우, Type0A-PDCCH CSS의 설정에 대한 향상 및/또는 수정이 필요하므로, Type0A-PDCCH CSS의 설정된 시간 도메인 위치는 비면허 대역 동작, 특히 NR-U DSCH에 더 적합하다. 다음의 실시예는 Type0A-PDCCH CSS의 설 정의 설계를 상세히 설명한다. 일 실시예에서, NR-U DSCH의 경우, UE가 Type0A-PDCCH CSS를 모니터링할 필요가 있는지(예를 들어, DSCH 내에 서 다중화되고 DSCH와 다중화된 OSI가 있는지)에 대한 인디케이션이 있다. 일례로, 인디케이션은 DSCH 내의 PBCH의 콘텐츠에 있을 수 있다. 다른 예로, 인디케이션은 DSCH 내의 RMSI(예를 들어, RMSI의 PDSCH)의 콘텐츠에 있을 수 있다. 또 다른 예로, 인디케이션은 DSCH 내의 Type0-PDCCH (예를 들어, RMSI의 PDCCH)에 대한 DCI 포 맷에 있을 수 있다. 다른 실시예에서, 동일한 주파수 계층 상에서, Type0A-PDCCH CSS의 설정은 동일하다. 일례로, DSCH 송신 윈도우 내부 및 외부 모두에 Type0A-PDCCH CSS가 존재할 수 있을 경우, DSCH 송신 윈도우 내부의 Type0A-PDCCH CSS의 설정은 DSCH 송신 윈도우 외부의 Type0A-PDCCH CSS의 설정과 동일하고, 이들의 둘 다는 동일한 설정에 의해 나 타내어진다. 다른 예로, UE는 모든 Type0-PDCCH CSS가 DSCH 송신 윈도우 내에 설정되고, Type0A-PDCCH CSS의 동일한 설정이 UE에 나타내어진다고 가정한다. 또 다른 실시예에서, 동일한 주파수 계층 상에서, DSCH 송신 윈도우 내의 Type0A-PDCCH CSS의 설정은 DSCH 송신 윈도우 외부의 Type0A-PDCCH CSS의 설정과 상이할 수 있다. 일례에서, DSCH 송신 윈도우 내부 및 외부의 Type0A-PDCCH CSS의 설정의 인디케이션은 RMSI의 2개의 별개의 필드를 사용할 수 있다. 다른 예에서, DSCH 송신 윈도우 내부에서의 Type0A-PDCCH CSS의 설정의 인디케이션은 PBCH 내의 Type0-PDCCH에 대한 DCI 포맷에 있을 수 있고, DSCH 송신 윈도우 외부의 Type0A-PDCCH CSS의 설정의 인디케이션은 RMSI에서의 하나의 필드를 사용할 수 있다(예를 들어, NR 사양과 동일함). 또 다른 예에서, DSCH 송신 윈도우 내부 및 외부의 Type0A-PDCCH CSS의 설정의 인디케이션은 RMSI에서의 동일한 필드를 사용할 수 있으며, 필드의 값은 DSCH 송신 윈도우 내부 및 외부에서의 Type0A-PDCCH CSS의 설정에 대해 별개로 설정될 수 있으므로, RMSI의 콘텐츠가 DSCH 송신 윈도우 내부 및 외부에서 동일하거나 동일하지 않을 수 있다. 또 다른 예에서, DSCH 송신 윈도우 내부의 Type0A-PDCCH CSS의 설정은 고정되고(예를 들어, 인디케이션이 필요하지 않음), DSCH 송신 윈도우 외부의 Type0A-PDCCH CSS의 설정은 RMSI에서 하나의 필드를 사용할 수 있다(예를 들어, NR 사양과 동일하거나 NR 사양에서와 같은 설정으로부터 선택됨). 또 다른 실시예에서, UE는 Type0A-PDCCH CSS가 DSCH 내에 있다고 결정하면, Type0A-PDCCH CSS의 모니터링 주기 는 DSCH 송신 윈도우의 주기와 동일할 수 있다. 또 다른 실시예에서, UE는 Type0A-PDCCH CSS가 DSCH 내에 있고, SS/PBCH 블록이 Type0A-PDCCH의 DMRS와 QCLed 되고, 동일한 DSCH 윈도우에 위치되는 연관된 SS/PBCH 블록의 송신을 위한 시간 도메인 오프셋(예를 들어, 오프 셋은 슬롯의 유닛에서 O_SSB로서 나타내어짐)이 (예를 들어, 상응하는 SS/PBCH 블록에서의 신호/채널을 사용함 으로써) UE에 알려지면, UE는 Type0A-PDCCH CSS에 대한 슬롯 인덱스를 n_0A + O_SSB로서 결정할 수 있으며. 여 기서 n_0A는 Type0A-PDCCH CSS에 대해 설정된 슬롯 인덱스이다. 또 다른 실시예에서, DSCH 송신 윈도우(예를 들어, Type0-PDCCH CSS 또는 RMSI 콘텐츠 또는 PBCH 콘텐츠에 대한 DCI 포맷) 내에 Type0A-PDCCH CSS의 설정에 대한 인디케이션이 있는 경우, DSCH 내에서 모니터링하는데 필요한 Type0A-PDCCH CSS가 없음을 나타내는 하나의 설정(예를 들어, 표에서의 하나의 코드포인트)이 있을 수 있다. 또 다른 실시예에서, UE가 DSCH 송신 윈도우 내에서 Type0-PDCCH CSS를 모니터링하지 않는 경우, UE는 동일한 DSCH 송신 윈도우 내에서 Type0A-PDCCH CSS를 모니터링할 필요가 없다. 또 다른 실시예에서, UE는 동일한 DSCH 송신 윈도우에서 UE가 QCL된 SS/PBCH 블록 및/또는 Type0-PDCCH(예를 들어, RMSI의 PDCCH)를 검출하는 슬롯 이전의 슬롯에서 Type0A-PDCCH CSS를 모니터링할 것으로 예상되지 않는다. 또 다른 실시예에서, SS/PBCH 블록에 상응하는 DSCH 송신 윈도우 내에서 Type0A-PDCCH CSS를 모니터링하기 위한 슬롯의 수는 1이고, 여기서 SS/PBCH 블록은 Type0A-PDCCH의 DMRS와 QCL되고, 동일한 DSCH 송신 윈도우에 위치 된다. 또 다른 실시예에서, Type0A-PDCCH CSS의 위치를 나타내는 Type0A-PDCCH CSS의 설정의 세트는 QCL된 SS/PBCH 블록 및 Type0-PDCCH CSS로 간결해질 수 있고, SS/PBCH 블록의 송신과 RMSI/OSI의 QCL된 PDCCH/PDSCH는 동일한 LBT를 공유할 수 있다. 다음의 접근 방식 중 하나 또는 다수는 NR-U에 대해 지원될 수 있으며, 다수의 접근 방 식이 지원되는 경우 접근 방식 간에 설정할 수 있다. 본 실시예에 대한 하나의 접근 방식에서, 본 개시의 DSCH 송신 윈도우 내의 Type0-PDCCH CSS에 대한 설정은 DSCH 송신 윈도우 내의 Type0A-PDCCH CSS에 대해 재사용될 수 있다. 일례에서, 도 9 내지 도 13a 및 13b에서의 모든 Type0-PDCCH CSS는 Type0A-PDCCH CSS로 대체될 수 있으며, 예 는 DSCH 송신 윈도우 내의 Type0A-PDCCH CSS에 대한 설정에 여전히 적용된다. 다른 예의 경우, 표 4(a) 및 표 4(b)에서의 다음의 예 중 적어도 일부는 Type0A-PDCCH CSS의 설정으로서 구성할 수 있으며, 여기서 O_A 및 M_A는 CSS의 슬롯 인덱스를 결정하기 위한 파라미터이며, 예를 들어, UE는 Type0A- PDCCH CSS를 모니터링하기 위한 시작 슬롯의 인덱스를 n_0A=(n_DSCH + O_A*2^μ + floor(i*M_A)) mod N_slot^ μ로서 결정하며, 여기서 n_DSCH는 DSCH 송신 윈도우의 프레임 내의 시작 슬롯 인덱스이고, 2^μ는 15kHz와 비 교한 DSCH의 SCS의 비율이고(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 μ=1임), i는 SS/PBCH 블록 인덱스이고, N_slot^μ는 파라미터 μ를 가진 SCS에 대한 프레임에서의 슬롯의 수이다(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 N_slot^μ=20임), n_sym_A는 Type0A-PDCCH CSS의 제1 심볼 인덱스이며, 이는 다음 의 예 중 적어도 하나를 사용하여 결정될 수 있다. 일례에서, M_A=1/2의 경우, i가 짝수이면 n_sym_A=0이고, i가 홀수이면 n_sym_A=n_CORESET0이며, 여기서 i는 연관된 SS/PBCH 블록 인덱스이고, n_CORESET0은 CORESET 0에 대한 심볼의 수이다. 또 다른 예에서, M_A=1/2의 경우, i가 짝수이면 n_sym_A=0이고, i가 홀수이면 n_sym_A=7이며, 여기서 i는 연관된 SS/PBCH 블록 인덱스이다.표 4(a). Type0A-PDCCH CSS에 대한 파라미터의 예."}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 8, "content": "표 4(b). Type0A-PDCCH CSS에 대한 파라미터의 예."}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 9, "content": "또 다른 예로, OSI의 PDCCH/PDSCH의 버스트의 송신은 RMSI의 PDCCH/PDSCH의 버스트의 송신 직후에 이루어질 수 있으며, Type0A-PDCCH CSS의 설정은 Type0-PDCCH CSS의 설정을 기반으로 결정될 수 있다. SS/PBCH 블록의 송신 이 LBT로 인한 손실을 보상하기 위해 더 많은 송신 기회를 허용하도록 랩 어라운드된 모듈로 값의 영향을 받을 때, (예를 들어, RMSI의 연관된 QCL된 PDCCH 및 PDSCH뿐만 아니라) SS/PBCH 블록은 동일한 DSCH 송신 윈도우 내에서 나중의 송신 기회로 랩 어라운드된 다음, 랩 어라운드된 모듈로 값은 또한 Type0A-PDCCH CSS를 결정하는 데 이용될 수 있다. 도 15a는 Type0-PDCCH CSS의 설정과 랩 어라운드된 모듈로 값을 기반으로 Type0A-PDCCH CSS의 설정을 결정하는 예를 도시하며, 여기서 Type0A-PDCCH CSS를 모니터링하기 위한 슬롯은 Type0-PDCCH CSS 를 모니터링하기 위한 슬롯 플러스 랩 어라운드된 모듈로 값이다(예를 들어, Type0-PDCCH CSS는 이에 따라 랩 어라운드됨). 일 양태에서, Type0A-PDCCH CSS를 모니터링하는 주기는 2개의 CSS가 모두 DSCH 내에서 다중화되고 DSCH와 다중 화될 때 Type0-PDCCH CSS를 모니터링하는 것과 동일하다. 다른 양태에서, Type0A-PDCCH CSS를 모니터링하기 위 한 SFN은 2개의 CSS가 모두 DSCH 내에서 다중화되고 DSCH와 다중화될 때 Type0-PDCCH CSS를 모니터링하는 것과 동일하다. 또 다른 양태에서, Type0A-PDCCH CSS를 모니터링하기 위한 시작 심볼 인덱스는 2개의 CSS가 모두 DSCH 내에서 다중화되고 DSCH와 다중화될 때 Type0-PDCCH CSS를 모니터링하는 것과 동일하다. 본 실시예에 대한 또 다른 접근 방식에서, OSI의 PDCCH/PDSCH의 버스트의 일부의 송신은 RMSI의 PDCCH/PDSCH의 버스트의 일부의 송신 직후에 이루어질 수 있다. 예를 들어, 실제로 송신된 SS/PBCH 블록은 모두 가능한 SS/PBCH 블록이 아니며, 이들은 버스트 내에서 다수의 부분으로 나눌 수 있으며, 그 후 상응하는 RMSI가 송신되 고 나서 OSI가 송신되면 SS/PBCH 블록의 버스트의 일부를 따를 수 있다.또 다른 실시예에서, Type0A-PDCCH CSS의 설정은 RMSI(예를 들어, 길이가 L_max인 비트맵)에서 실제로 송신된 SS/PBCH 블록의 인디케이션을 기반으로 결정될 수 있으며, Type0A-PDCCH CSS의 별개의 설정이 필요하지 않다. 예를 들어, 표 5에서의 다음의 예 중 적어도 일부는 실제 송신된 SS/PBCH 블록을 나타내는 비트맵을 기반으로 Type0A-PDCCH CSS의 설정으로서 사용될 수 있으며, 여기서 O_A 및 M_A는 CSS의 슬롯 인덱스를 결정하기 위한 파 라미터이며, 예를 들어, UE는 Type0A-PDCCH CSS를 모니터링하기 위한 시작 슬롯의 인덱스를 n_0A=(n_DSCH + O_A*2^μ + floor(i*M_A)) mod N_slot^μ로서 결정하며, 여기서 n_DSCH는 DSCH 송신 윈도우의 프레임 내의 시 작 슬롯 인덱스이고, 2^μ는 15kHz와 비교한 DSCH의 SCS의 비율이고(예를 들어, DSCH에 대한 30kHz SCS를 사용 하는 경우 μ=1임), i는 SS/PBCH 블록 인덱스이고, N_slot^μ는 파라미터 μ를 가진 SCS에 대한 프레임에서의 슬롯의 수이다(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 N_slot^μ=20임). n_sym_A는 Type0A-PDCCH CSS의 제1 심볼 인덱스이며, 이는 다음의 예 중 적어도 하나를 사용하여 결정될 수 있다. 일례에서, M_A=1/2의 경우, i가 짝수이면 n_sym_A=0이고, i가 홀수이면 n_sym_A=n_CORESET0이며, 여기서 i는 연관된 SS/PBCH 블록 인덱스이고, n_CORESET0은 CORESET 0에 대한 심볼의 수이다. 또 다른 예에서, M_A=1/2의 경우, i가 짝수이면 n_sym_A=0이고, i가 홀수이면 n_sym_A=7이며, 여기서 i는 연관된 SS/PBCH 블록 인덱스이다. 표 5. 실제로 송신된 SS/PBCH 블록의 비트맵을 기반으로 하는 Type0A-PDCCH CSS에 대한 파라미터의 예."}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 10, "content": "또 다른 실시예에서, DSCH의 송신은 LBT 결과에 의해 영향을 받을 수 있으며, 예를 들어, SS/PBCH 블록의 버스 트는 더 많은 송신 기회를 허용하기 위해 랩 어라운드 모듈로 값에 따라 LBT를 조건으로 랩 어라운드될 수 있다. 본 실시예에 대한 하나의 접근 방식에서, 연관된 Type0A-PDCCH CSS는 또한 이에 상응하여 랩 어라운드됨 으로써, Type0A-PDCCH가 또한 더 많은 송신 기회를 갖는다. UE의 관점으로부터, 원래의 후보 SS/PBCH 블록과 랩 어라운드된 후의 새로운 후보 SS/PBCH 블록은 QCL된 것으로 가정되고, 이들은 함께 QCL된 후보 SS/PBCH 블록의 그룹을 형성한다. 따라서, 하나의 SS/PBCH 블록을 수신하면, UE는 QCL된 후보 SS/PBCH 블록의 그룹을 결정할 수 있으며, 그 후 UE는 Type0A-PDCCH CSS에 대한 모니터링 오케이션의 그룹을 모니터링할 필요가 있을 수 있으며,여기서 모니터 오케이션의 각각은 QCL된 후보 SS/PBCH 블록 그룹 내의 하나의 후보 SS/PBCH 블록과 연관된다. 후보 SS/PBCH 블록과 Type0A-PDCCH CSS를 포함하는 상응하는 슬롯의 연관은 본 개시의 실시예에 따른 것일 수 있다. UE 절차에 대한 예시적인 흐름도는 도 15b에 도시되며, 여기서 X는 \"0A\"를 나타낸다. NR 사양에서, Type2-PDCCH 공통 검색 공간(CSS)의 설정, 즉 페이징(paging)을 위한 CSS는 RMSI의 콘텐츠에 나 타내어진다. NR-U의 경우, Type2-PDCCH CSS의 설정에 대한 향상 및/또는 수정이 필요하므로, Type2-PDCCH CSS 의 설정된 시간 도메인 위치는 비면허 대역 동작, 특히 NR-U DSCH에 더 적합하다. 다음의 실시예는 Type2-PDCCH CSS의 설정의 설계를 상세히 설명한다. 일 실시예에서, NR-U DSCH의 경우, UE가 Type2-PDCCH CSS를 모니터링할 필요가 있는지(예를 들어, DSCH 내에서 다중화되고 DSCH와 다중화된 페이징이 있는지)에 대한 인디케이션이 있다. 일례로, 인디케이션은 DSCH 내의 PBCH의 콘텐츠에 있을 수 있다. 다른 예로, 인디케이션은 DSCH 내의 RMSI(예를 들어, RMSI의 PDSCH)의 콘텐츠에 있을 수 있다. 또 다른 예로, 인디케이션은 DSCH 내의 Type0-PDCCH에 대한 DCI 포맷에 있을 수 있다. 다른 실시예에서, 동일한 주파수 계층 상에서, Type2-PDCCH CSS의 설정은 동일하다. 일례로, DSCH 송신 윈도우 내부 및 외부 모두에 Type2-PDCCH CSS가 존재할 수 있을 경우, DSCH 송신 윈도우 내부의 Type2-PDCCH CSS의 설 정은 DSCH 송신 윈도우 외부의 Type2-PDCCH CSS의 설정과 동일하고, 이들의 둘 다는 동일한 설정에 의해 나타내 어진다. 다른 예로, UE는 모든 Type0-PDCCH CSS가 DSCH 송신 윈도우 내에 설정되고, Type2-PDCCH CSS의 동일한 설정이 UE에 나타내어진다고 가정한다. 또 다른 실시예에서, 동일한 주파수 계층 상에서, DSCH 송신 윈도우 내의 Type2-PDCCH CSS의 설정은 DSCH 송신 윈도우 외부의 Type2-PDCCH CSS의 설정과 상이할 수 있다. 일례에서, DSCH 송신 윈도우 내부 및 외부의 Type2- PDCCH CSS의 설정의 인디케이션은 RMSI의 2개의 별개의 필드를 사용할 수 있다. 다른 예에서, DSCH 송신 윈도우 내부에서의 Type2-PDCCH CSS의 설정의 인디케이션은 PBCH 내의 Type0-PDCCH에 대한 DCI 포맷에 있을 수 있고, DSCH 송신 윈도우 외부의 Type2-PDCCH CSS의 설정의 인디케이션은 RMSI에서의 하나의 필드를 사용할 수 있다(예를 들어, NR 사양과 동일함). 또 다른 예에서, DSCH 송신 윈도우 내부 및 외부 의 Type2-PDCCH CSS의 설정의 인디케이션은 RMSI에서의 동일한 필드를 사용할 수 있으며, 필드의 값은 DSCH 송 신 윈도우 내부 및 외부에서의 Type2-PDCCH CSS의 설정에 대해 별개로 설정될 수 있으므로, RMSI의 콘텐츠가 DSCH 송신 윈도우 내부 및 외부에서 동일하거나 동일하지 않을 수 있다. 또 다른 예에서, DSCH 송신 윈도우 내 부의 Type2-PDCCH CSS의 설정은 고정되고(예를 들어, 인디케이션이 필요하지 않음), DSCH 송신 윈도우 외부의 Type2-PDCCH CSS의 설정은 RMSI에서 하나의 필드를 사용할 수 있다(예를 들어, NR 사양과 동일함). 또 다른 실시예에서, UE는 Type2-PDCCH CSS가 DSCH 내에 있다고 결정하면, Type2-PDCCH CSS의 모니터링 주기는 DSCH 송신 윈도우의 주기와 동일할 수 있다. 또 다른 실시예에서, UE는 Type2-PDCCH CSS가 DSCH 내에 있고, SS/PBCH 블록이 Type2-PDCCH의 DMRS와 QCLed되 고, 동일한 DSCH 윈도우에 위치되는 연관된 SS/PBCH 블록의 송신을 위한 시간 도메인 오프셋(예를 들어, 오프셋 은 슬롯의 유닛에서 O_SSB로서 나타내어짐)이 (예를 들어, 상응하는 SS/PBCH 블록에서의 신호/채널을 사용함으 로써) UE에 알려지면, UE는 Type2-PDCCH CSS에 대한 슬롯 인덱스를 n_2 + O_SSB로서 결정할 수 있으며. 여기서 n_2는 Type2-PDCCH CSS에 대해 설정된 슬롯 인덱스이다. 또 다른 실시예에서, DSCH 송신 윈도우(예를 들어, Type0-PDCCH CSS 또는 RMSI 콘텐츠 또는 PBCH 콘텐츠에 대한 DCI 포맷) 내에 Type2-PDCCH CSS의 설정에 대한 인디케이션이 있는 경우, DSCH 내에서 모니터링하는데 필요한 Type2-PDCCH CSS가 없음을 나타내는 하나의 설정(예를 들어, 표에서의 하나의 코드포인트)이 있을 수 있다. 또 다른 실시예에서, UE가 DSCH 내에서 Type0-PDCCH CSS를 모니터링하지 않는 경우, UE는 동일한 DSCH 송신 윈 도우 내에서 Type2-PDCCH CSS를 모니터링할 필요가 없다. 또 다른 실시예에서, UE는 동일한 DSCH 송신 윈도우에서 UE가 QCL된 SS/PBCH 블록 및/또는 Type0-PDCCH(예를 들어, RMSI의 PDCCH)를 검출하는 슬롯 이전의 슬롯에서 Type2-PDCCH CSS를 모니터링할 것으로 예상되지 않는다. 또 다른 실시예에서, SS/PBCH 블록에 상응하는 DSCH 송신 윈도우 내에서 Type2-PDCCH CSS를 모니터링하기 위한 슬롯의 수는 1이고, 여기서 SS/PBCH 블록은 Type0A-PDCCH의 DMRS와 QCL되고, 동일한 DSCH 송신 윈도우에 위치 된다. 또 다른 실시예에서, Type2-PDCCH CSS의 위치를 나타내는 Type2-PDCCH CSS의 설정의 세트는 QCL된 SS/PBCH 블 록 및 Type0-PDCCH CSS로 간결해질 수 있고, SS/PBCH 블록의 송신과 RMSI/페이징의 QCL된 PDCCH/PDSCH는 동일한 LBT를 공유할 수 있다. 다음의 접근 방식 중 하나 또는 다수는 NR-U에 대해 지원될 수 있으며, 다수의 접근 방식이 지원되는 경우 접근 방식 간에 설정할 수 있다. 본 실시예에 대한 하나의 접근 방식에서, 본 개시의 DSCH 송신 윈도우 내의 Type0-PDCCH CSS에 대한 설정은 DSCH 송신 윈도우 내의 Type2-PDCCH CSS에 대해 재사용될 수 있다. 일례의 경우, 도 9 내지 도 13a 및 13b에서의 모든 Type0-PDCCH CSS는 Type2-PDCCH CSS로 대체될 수 있으며, 예는 DSCH 송신 윈도우 내의 Type2-PDCCH CSS에 대한 설정에 여전히 적용된다. 다른 예의 경우, 표 6(a) 및 표 6(b)에서의 다음의 예 중 적어도 일부는 Type2-PDCCH CSS의 설정으로서 구성할 수 있으며, 여기서 O_2 및 M_2는 CSS의 슬롯 인덱스를 결정하기 위한 파라미터이며, 예를 들어, UE는 Type2- PDCCH CSS를 모니터링하기 위한 시작 슬롯의 인덱스를 n_2=(n_DSCH + O_2*2^μ + floor(i*M_2)) mod N_slot^μ 로서 결정하며, 여기서 n_DSCH는 DSCH 송신 윈도우의 프레임 내의 시작 슬롯 인덱스이고, 2^μ는 15kHz와 비교 한 DSCH의 SCS의 비율이고(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 μ=1임), i는 SS/PBCH 블록 인 덱스이고, N_slot^μ는 파라미터 μ를 가진 SCS에 대한 프레임에서의 슬롯의 수이다(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 N_slot^μ=20임). n_sym_2는 Type2-PDCCH CSS의 제1 심볼 인덱스이며, 이는 다음의 예 중 적어도 하나를 사용하여 결정될 수 있다. 일례에서, M_2=1/2의 경우, i가 짝수이면 n_sym_2=0이고, i가 홀수이면 n_sym_2=n_CORESET0이며, 여기서 i는 연관된 SS/PBCH 블록 인덱스이고, n_CORESET0은 CORESET 0에 대한 심볼의 수이다. 또 다른 예에서, M_2=1/2의 경우, i가 짝수이면 n_sym_2=0이고, i가 홀수이면 n_sym_2=7이며, 여기서 i는 연관된 SS/PBCH 블록 인덱스이다. 표 6(a). Type2-PDCCH CSS에 대한 파라미터의 예."}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 11, "content": "표 6(b). Type2-PDCCH CSS에 대한 파라미터의 예. 또 다른 예로, 페이징의 PDCCH/PDSCH의 버스트의 송신은 RMSI의 PDCCH/PDSCH의 버스트의 송신 직후에 이루어질 수 있으며, Type2-PDCCH CSS의 설정은 Type0-PDCCH CSS의 설정을 기반으로 결정될 수 있다. SS/PBCH 블록의 송 신이 LBT로 인한 손실을 보상하기 위해 더 많은 송신 기회를 허용하도록 랩 어라운드된 모듈로 값의 영향을 받 을 때, (예를 들어, RMSI의 연관된 QCL된 PDCCH 및 PDSCH뿐만 아니라) SS/PBCH 블록은 동일한 DSCH 송신 윈도 우 내에서 나중의 송신 기회로 랩 어라운드된 다음, 랩 어라운드된 모듈로 값은 또한 Type2-PDCCH CSS를 결정하 는데 이용될 수 있다. 도 15a는 본 개시의 실시예에 따라 랩 어라운드된 모듈로 값 뿐만 아니라 Type0-PDCCH CSS의 설정에 기초한 Type0A/2-PDCCH CSS의 예시적인 설정을 도시한다. 도 15a에 도시된 Type0A/2-PDCCH CSS 설정의 실 시예는 단지 예시를 위한 것이다. 도 15a에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용된다. 도 15b는 본 개시의 실시예에 따른 비면허 스펙트럼상에서 TypeX-PDCCH를 모니터링하기 위한 예시적인 UE 절차 를 도시한다. 도 15b에 도시된 UE 절차의 실시예는 단지 예시를 위한 것이다. 도 15b에 도시된 하 나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소 는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예 는 본 개시의 범위를 벗어나지 않고 사용된다. 도 15a 및 15b는 Type0-PDCCH CSS의 설정과 랩 어라운드된 모듈로 값을 기반으로 Type2-PDCCH CSS의 설정을 결 정하는 예를 도시하며, 여기서 Type2-PDCCH CSS를 모니터링하기 위한 슬롯은 Type0-PDCCH CSS를 모니터링하기 위한 슬롯 플러스 랩 어라운드된 모듈로 값이다(예를 들어, Type0-PDCCH CSS는 이에 따라 랩 어라운드됨). 일 양태에서, Type2-PDCCH CSS를 모니터링하는 주기는 2개의 CSS가 모두 DSCH 내에서 다중화되고 DSCH와 다중화될 때 Type0-PDCCH CSS를 모니터링하는 것과 동일하다. 다른 양태에서, Type2-PDCCH CSS를 모니터링하기 위한 SFN 은 2개의 CSS가 모두 DSCH 내에서 다중화되고 DSCH와 다중화될 때 Type0-PDCCH CSS를 모니터링하는 것과 동일하 다. 또 다른 양태에서, Type2-PDCCH CSS를 모니터링하기 위한 시작 심볼 인덱스는 2개의 CSS가 모두 DSCH 내에 서 다중화되고 DSCH와 다중화될 때 Type0-PDCCH CSS를 모니터링하는 것과 동일하다. 도 15b에 도시된 바와 같이, 단계에서, UE는 SS/PBCH 블록을 수신한다. 단계에서, UE는 수신된 SS/PBCH 블록이 DSCH 송신 윈도우 내에 있다고 결정한다. 단계에서, UE는 TypeX-PDCCH CSS에 대한 COREST를 결정한다. 단계에서, UE는 SS/PBCH 블록의 QCL 가정을 위한 파라미터를 결정한다. 단계에 서, UE는 QCL 가정을 위한 결정된 파라미터를 기반으로 DSCH 송신 윈도우 내의 후보 SS/PBCH 블록의 그룹을 결 정한다. 단계에서, UE는 TypeX-PDCCH CSS를 포함하는 슬롯의 그룹을 결정하며, 여기서 각각의 슬롯은 후 보 SS/PCH 블록의 결정된 그룹에서 하나의 후보 SS/PBCH 블록과 연관된다. 마지막으로, 단계에서, UE는 결정된 슬롯 그룹에서 TypeX-PDCCH를 모니터링한다. 본 실시예에 대한 또 다른 접근 방식에서, 페이징의 PDCCH/PDSCH의 버스트의 일부의 송신은 RMSI의 PDCCH/PDSCH 의 버스트의 일부의 송신 직후에 이루어질 수 있다. 예를 들어, 실제로 송신된 SS/PBCH 블록은 모두 가능한 SS/PBCH 블록이 아니며, 이들은 버스트 내에서 다수의 부분으로 나눌 수 있으며, 그 후 상응하는 RMSI가 송신되 고 나서 페이징이 송신되면 SS/PBCH 블록의 버스트의 일부를 따를 수 있다. 또 다른 실시예에서, Type2-PDCCH CSS의 설정은 RMSI(예를 들어, 길이가 L_max인 비트맵)에서 실제로 송신된 SS/PBCH 블록의 인디케이션을 기반으로 결정될 수 있으며, Type2-PDCCH CSS의 별개의 설정이 필요하지 않다. 예 를 들어, 표 7에서의 다음의 예 중 적어도 일부는 실제 송신된 SS/PBCH 블록을 나타내는 비트맵을 기반으로 Type2-PDCCH CSS의 설정으로서 사용될 수 있으며, 여기서 O_2 및 M_2는 CSS의 슬롯 인덱스를 결정하기 위한 파 라미터이며, 예를 들어, UE는 Type2-PDCCH CSS를 모니터링하기 위한 시작 슬롯의 인덱스를 n_2=(n_DSCH + O_2*2^μ + floor(i*M_2)) mod N_slot^μ로서 결정하며, 여기서 n_DSCH는 DSCH 송신 윈도우의 프레임 내의 시 작 슬롯 인덱스이고, 2^μ는 15kHz와 비교한 DSCH의 SCS의 비율이고(예를 들어, DSCH에 대한 30kHz SCS를 사용 하는 경우 μ=1임), i는 SS/PBCH 블록 인덱스이고, N_slot^μ는 파라미터 μ를 가진 SCS에 대한 프레임에서의 슬롯의 수이다(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 N_slot^μ=20임). n_sym_2는 Type2-PDCCH CSS의 제1 심볼 인덱스이며, 이는 다음의 예 중 적어도 하나를 사용하여 결정될 수 있다. 일례에서, M_2=1/2의 경우, i가 짝수이면 n_sym_2=0이고, i가 홀수이면 n_sym_2=n_CORESET0이며, 여기서 i는 연관된 SS/PBCH 블록 인덱스이고, n_CORESET0은 CORESET 0에 대한 심볼의 수이다. 또 다른 예에서, M_2=1/2의 경우, i가 짝수이면 n_sym_2=0이고, i가 홀수이면 n_sym_2=7이며, 여기서 i는 연관된 SS/PBCH 블록 인덱스이다.이러한 예의 한 가지 고려 사항에서, 실제로 SS/PBCH 블록을 나타내기 위해 검출된 비트맵이 표 7에 없는 경우, UE는 나머지 CSS를 모니터링할 것으로 예상하지 않는다. 표 7. 실제로 송신된 SS/PBCH 블록의 비트맵을 기반으로 하는 Type2-PDCCH CSS에 대한 파라미터의 예."}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 12, "content": "또 다른 실시예에서, OSI 및 페이징이 모두 DSCH에서 다중화되는 경우, OSI 및 페이징의 PDCCH/PDSCH를 각각 포 함하는 슬롯은 TDM되고 연속될 수 있다. 일례에서, Type0A-PDCCH CSS 및 Type2-PDCCH CSS의 제1 CSS는 본 개시 의 예를 기반으로 설정될 수 있으며(예를 들어, 표 4를 사용하는 Type0A-PDCCH 또는 표 6을 사용하는 Type2- PDCCH), Type0A-PDCCH CSS 및 Type2-PDCCH CSS의 나머지 CSS는 다른 설정 세트를 사용하여 설정될 수 있다. 예 를 들어, 표 8에서의 다음의 예 중 적어도 일부는 Type0A-PDCCH CSS 및 Type2-PDCCH CSS의 나머지 CSS의 설정 으로서 설정할 수 있으며, 여기서 O 및 M은 CSS의 슬롯 인덱스를 결정하기 위한 파라미터이며, 예를 들어, UE는 CSS를 모니터링하기 위한 시작 슬롯의 인덱스를 n=(n_DSCH + O*2^μ + floor(i*M)) mod N_slot^μ로서 결정하 며, 여기서 n_DSCH는 DSCH 송신 윈도우의 프레임 내의 시작 슬롯 인덱스이고, 2^μ는 15kHz와 비교한 DSCH의 SCS의 비율이고(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 μ=1임), i는 SS/PBCH 블록 인덱스이고, N_slot^μ는 파라미터 μ를 가진 SCS에 대한 프레임에서의 슬롯의 수이다(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 N_slot^μ=20임). n_sym은 CSS의 제1 심볼 인덱스이며, 이는 다음의 예 중 적어도 하나를 사용하 여 결정될 수 있다. 일례에서, M=1/2의 경우, i가 짝수이면 n_sym=0이고, i가 홀수이면 n_sym=n_CORESET0이며, 여기서 i는 연관된 SS/PBCH 블록 인덱스이고, n_CORESET0은 CORESET 0에 대한 심볼의 수이다. 또 다른 예에서, M=1/2의 경우, i가 짝수이면 n_sym=0이고, i가 홀수이면 n_sym=7이며, 여기서 i는 연관된 SS/PBCH 블록 인덱스 이다.표 8. Type0A-PDCCH 또는 Type2-PDCCH CSS에 대한 파라미터의 예."}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 13, "content": "다른 예에서, 본 개시의 예(예를 들어, 표 5를 사용하는 Type0A-PDCCH 또는 표 7을 사용하는 Type2-PDCCH)에서 와 같이, 실제로 송신된 SS/PBCH 블록을 나타내는 비트맵을 기반으로 Type0A-PDCCH CSS 및 Type2-PDCCH CSS의 제1 CSS가 결정될 수 있고, Type0A-PDCCH CSS 및 Type2-PDCCH CSS의 나머지 CSS는 또한 별개의 표를 사용하여 실제로 송신된 SS/PBCH 블록을 나타내는 비트맵을 기반으로 결정될 수 있다. 예를 들어, 실제로 송신된 SS/PBCH 블록을 나타내는 비트맵을 기반으로 표 9에서의 다음의 예 중 적어도 일부는 나머지 CSS의 설정으로서 사용될 수 있으며, 여기서 O와 M은 CSS의 슬롯 인덱스를 결정하기 위한 파라미터이며, 예를 들어, UE는 나머지 CSS를 모니터링하기 위한 시작 슬롯의 인덱스를 n=(n_DSCH + O*2^μ + floor(i*M)) mod N_slot^μ로서 결정하며, 여기서 n_DSCH는 DSCH 송신 윈도우의 프레임 내의 시작 슬롯 인덱스이고, 2^μ는 15kHz와 비교한 DSCH의 SCS의 비율이고(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 μ=1임), i는 SS/PBCH 블록 인덱스이고, N_slot^μ는 파라미터 μ를 가진 SCS에 대한 프레임에서의 슬롯의 수이다(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 N_slot^μ=20임). n_sym은 나머지 CSS의 제1 심볼 인덱스이며, 이는 다음의 예 중 적어도 하나를 사용하여 결정될 수 있다. 일례에서, M=1/2의 경우, i가 짝수이면 n_sym=0이고, i 가 홀수이면 n_sym=n_CORESET0이며, 여기서 i는 연관된 SS/PBCH 블록 인덱스이고, n_CORESET0은 CORESET 0에 대한 심볼의 수이다. 또 다른 예에서, M=1/2의 경우, i가 짝수이면 n_sym=0이고, i가 홀수이면 n_sym=7이며, 여 기서 i는 연관된 SS/PBCH 블록 인덱스이다. 이러한 예의 한 가지 고려 사항에서, 실제로 SS/PBCH 블록을 나타내 기 위해 검출된 비트맵이 표 9에 없는 경우, UE는 나머지 CSS를 모니터링할 것으로 예상하지 않는다. 표 9. 실제로 송신된 SS/PBCH 블록의 비트맵을 기반으로 하는 Type0A-PDCCH CSS 또는 Type2-PDCCH CSS에 대한 파라미터의 예. 또 다른 실시예에서, DSCH의 송신은 LBT 결과에 의해 영향을 받을 수 있으며, 예를 들어, SS/PBCH 블록의 버스 트는 더 많은 송신 기회를 허용하기 위해 랩 어라운드 모듈로 값에 따라 LBT를 조건으로 랩 어라운드될 수 있다. 본 실시예에 대한 하나의 접근 방식에서, 연관된 Type2-PDCCH CSS는 또한 이에 상응하여 랩 어라운드됨으 로써, Type2-PDCCH가 또한 더 많은 송신 기회를 갖는다. UE의 관점으로부터, 원래의 후보 SS/PBCH 블록과 랩 어 라운드된 후의 새로운 후보 SS/PBCH 블록은 QCL된 것으로 가정되고, 이들은 함께 QCL된 후보 SS/PBCH 블록의 그 룹을 형성한다. 따라서, 하나의 SS/PBCH 블록을 수신하면, UE는 QCL된 후보 SS/PBCH 블록의 그룹을 결정할 수 있으며, 그 후 UE는 Type2-PDCCH CSS에 대한 모니터링 오케이션의 그룹을 모니터링할 필요가 있을 수 있으며, 여기서 모니터 오케이션의 각각은 QCL된 후보 SS/PBCH 블록 그룹 내의 하나의 후보 SS/PBCH 블록과 연관된다. 후보 SS/PBCH 블록과 Type2-PDCCH CSS를 포함하는 상응하는 슬롯의 연관은 본 개시의 실시예에 따른 것일 수 있 다. UE 절차에 대한 예시적인 흐름도는 도 15b에 도시되며, 여기서 X는 \"2\"를 나타낸다. 도 15b에 도시된 바와 같이, 또 다른 실시예에서, Type2-PDCCH CSS는 QCL된 SS/PBCH 블록을 포함하는 동일한 슬롯을 갖도록 설정될 수 있으 며, Type2-PDCCH의 상응하는 송신은 페이징을 위한 짧은 제어 메시지를 포함하고, 페이징의 상응하는 PDSCH 송 신이 없다. 도 16은 본 개시의 실시예에 따른 짧은 페이징 메시지만을 갖는 예시적인 Type2-PDCCH CSS를 도시한다. 도 16에 도시된 짧은 페이징 메시지만을 갖는 Type2-PDCCH CSS의 실시예는 단지 예시를 위한 것이다. 도 16에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로에서 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용된다. 일례에서, 도 16(예를 들어, (a))에 도시된 바와 같이, 슬롯 내의 잠재적 SS/PBCH 블록에 대해 매핑된 것 이외 의 나머지 심볼 중 적어도 하나는 Type2-PDCCH를 모니터링하기 위해 사용될 수 있다. 다른 예에서, 도 16(예를 들어, (b))에 도시된 바와 같이, 슬롯 내에서 실제로 송신된 SS/PBCH 블록에 대해 매 핑된 것 이외의 나머지 심볼 중 적어도 하나가 Type2-PDCCH를 모니터링하기 위해 사용될 수 있다. 본 실시예의 일 양태에서, Type2-PDCCH CSS는 다른 CSS, 예를 들어 Type0-PDCCH CSS 및/또는 Type0A-PDCCH CSS 와 CORESET을 공유할 수 있다. NR 사양에서, Type1-PDCCH 공통 검색 공간(CSS)의 설정, 즉 페이징(paging)을 위한 CSS는 RMSI의 콘텐츠에 나 타내어진다. NR-U의 경우, Type1-PDCCH CSS의 설정에 대한 향상 및/또는 수정이 필요하므로, Type1-PDCCH CSS 의 설정된 시간 도메인 위치는 비면허 대역 동작, 특히 NR-U DSCH에 더 적합하다. 다음의 실시예는 Type1-PDCCH CSS의 설정의 설계를 상세히 설명한다. 일 실시예에서, NR-U DSCH의 경우, UE가 Type1-PDCCH CSS를 모니터링할 필요가 있는지(예를 들어, DSCH 내에서 다중화된 RAR이 있는지)에 대한 인디케이션이 있다. 일례로, 인디케이션은 DSCH 내의 PBCH의 콘텐츠에 있을 수 있다. 다른 예로, 인디케이션은 DSCH 내의 RMSI(예를 들어, RMSI의 PDSCH)의 콘텐츠에 있을 수 있다. 또 다른 예로, 인디케이션은 DSCH 내의 Type0-PDCCH(예를 들어, RMSI의 PDCCH)에 대한 DCI 포맷에 있을 수 있다. 다른 실시예에서, 동일한 주파수 계층 상에서, Type1-PDCCH CSS의 설정은 동일하다. 일례로, DSCH 송신 윈도우 내부 및 외부 모두에 Type1-PDCCH CSS가 존재할 수 있을 경우, DSCH 송신 윈도우 내부의 Type1-PDCCH CSS의 설 정은 DSCH 송신 윈도우 외부의 Type1-PDCCH CSS의 설정과 동일하고, 이들의 둘 다는 동일한 설정에 의해 나타내 어진다. 다른 예로, UE는 모든 Type0-PDCCH CSS가 DSCH 송신 윈도우 내에 설정되고, Type1-PDCCH CSS의 동일한 설정이 UE에 나타내어진다고 가정한다. 또 다른 실시예에서, 동일한 주파수 계층 상에서, DSCH 송신 윈도우 내의 Type1-PDCCH CSS의 설정은 DSCH 송신 윈도우 외부의 Type1-PDCCH CSS의 설정과 상이할 수 있다. 일례에서, DSCH 송신 윈도우 내부 및 외부의 Type1- PDCCH CSS의 설정의 인디케이션은 RMSI의 2개의 별개의 필드를 사용할 수 있다. 다른 예에서, DSCH 송신 윈도우 내부에서의 Type1-PDCCH CSS의 설정의 인디케이션은 PBCH 내의 Type0-PDCCH에 대한 DCI 포맷에 있을 수 있고, DSCH 송신 윈도우 외부의 Type1-PDCCH CSS의 설정의 인디케이션은 RMSI에서의 하나의 필드를 사용할 수 있다(예를 들어, NR 사양과 동일함). 또 다른 예에서, DSCH 송신 윈도우 내부 및 외부 의 Type1-PDCCH CSS의 설정의 인디케이션은 RMSI에서의 동일한 필드를 사용할 수 있으며, 필드의 값은 DSCH 송 신 윈도우 내부 및 외부에서의 Type1-PDCCH CSS의 설정에 대해 별개로 설정될 수 있으므로, RMSI의 콘텐츠가 DSCH 송신 윈도우 내부 및 외부에서 동일하거나 동일하지 않을 수 있다. 또 다른 예에서, DSCH 송신 윈도우 내부의 Type1-PDCCH CSS의 설정은 고정되고(예를 들어, 인디케이션이 필요하 지 않음), DSCH 송신 윈도우 외부의 Type1-PDCCH CSS의 설정은 RMSI에서 하나의 필드를 사용할 수 있다(예를 들 어, NR 사양과 동일하거나 NR 사양에서와 같은 설정으로부터 선택됨). 또 다른 실시예에서, 수신된 SS/PBCH 블록에 대해, UE가 수신된 SS/PBCH 블록이 DSCH 내에 있다고 결정하면, Type1-PDCCH CSS의 모니터링 주기는 DSCH 송신 윈도우의 주기와 동일할 수 있다. 또 다른 실시예에서, 수신된 SS/PBCH 블록에 대해, UE가 수신된 SS/PBCH 블록이 DSCH 내에 있고, SS/PBCH 블록 의 송신을 위한 시간 도메인 오프셋(예를 들어, 슬롯의 유닛에서 O_SSB로서 나타내어짐)이 (예를 들어, 상응하 는 SS/PBCH 블록에서의 신호/채널을 사용함으로써) UE에 알려지면, UE는 Type1-PDCCH CSS에 대한 슬롯 인덱스를 n_1 + O_SSB로서 결정할 수 있으며. 여기서 n_1은 Type1-PDCCH CSS에 대해 설정된 슬롯 인덱스이다. 또 다른 실시예에서, DSCH 송신 윈도우(예를 들어, Type0-PDCCH CSS 또는 RMSI 콘텐츠 또는 PBCH 콘텐츠에 대한 DCI 포맷) 내에 Type1-PDCCH CSS의 설정에 대한 인디케이션이 있는 경우, DSCH 내에서 모니터링하는데 필요한 Type1-PDCCH CSS가 없음을 나타내는 하나의 설정(예를 들어, 표에서의 하나의 코드포인트)이 있을 수 있다. 또 다른 실시예에서, UE가 DSCH 내에서 Type0-PDCCH CSS를 모니터링하지 않는 경우, UE는 동일한 DSCH 송신 윈 도우 내에서 Type1-PDCCH CSS를 모니터링할 필요가 없다. 또 다른 실시예에서, UE는 동일한 DSCH 송신 윈도우에서 UE가 QCL된 SS/PBCH 블록 및/또는 Type0-PDCCH(예를 들어, RMSI의 PDCCH)를 검출하는 슬롯 이전의 슬롯에서 Type1-PDCCH CSS를 모니터링할 것으로 예상되지 않는다. 또 다른 실시예에서, SS/PBCH 블록에 상응하는 DSCH 송신 윈도우 내에서 Type1-PDCCH CSS를 모니터링하기 위한 슬롯의 수는 1이다.또 다른 실시예에서, Type1-PDCCH CSS의 위치를 나타내는 Type1-PDCCH CSS의 설정의 세트는 QCL된 SS/PBCH 블 록 및 Type0-PDCCH CSS로 간결해질 수 있고, SS/PBCH 블록의 송신과 RMSI/페이징의 QCL된 PDCCH/PDSCH는 동일 한 LBT를 공유할 수 있다. 다음의 접근 방식 중 하나 또는 다수는 NR-U에 대해 지원될 수 있으며, 다수의 접근 방식이 지원되는 경우 접근 방식 간에 설정할 수 있다. 본 실시예에 대한 하나의 접근 방식에서, 본 개시의 DSCH 송신 윈도우 내의 Type0-PDCCH CSS에 대한 설정은 DSCH 송신 윈도우 내의 Type1-PDCCH CSS에 대해 재사용될 수 있다. 이러한 접근 방식에서, 도 9 내지 도 13a 및 13b에서의 모든 Type0-PDCCH CSS는 Type1-PDCCH CSS로 대체될 수 있으며, 예는 DSCH 송신 윈도우 내의 Type1- PDCCH CSS에 대한 설정에 여전히 적용된다. 예를 들어, 표 10(a) 및 표 10(b)에서의 다음의 예 중 적어도 일부는 Type1-PDCCH CSS의 설정으로서 구성할 수 있으며, 여기서 O_1 및 M_1은 CSS의 슬롯 인덱스를 결정하기 위한 파라미터이며, 예를 들어, UE는 Type1-PDCCH CSS를 모니터링하기 위한 시작 슬롯의 인덱스를 n_1=(n_DSCH + O_A1*2^μ + floor(i*M_1)) mod N_slot^μ로서 결정하며, 여기서 n_DSCH는 DSCH 송신 윈도우의 프레임 내의 시작 슬롯 인덱스이고, 2^μ는 15kHz와 비교한 DSCH의 SCS의 비율이고(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 μ=1임), i는 SS/PBCH 블록 인덱스 이고, N_slot^μ는 파라미터 μ를 가진 SCS에 대한 프레임에서의 슬롯의 수이다(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 N_slot^μ=20임). n_sym_1은 Type1-PDCCH CSS의 제1 심볼 인덱스이며, 이는 다음의 예 중 적어도 하나를 사용하여 결정될 수 있다. 일례에서, M_1=1/2의 경우, i가 짝수이면 n_sym_1=0이고, i가 홀수이면 n_sym_1=n_CORESET0이며, 여기서 i는 연관된 SS/PBCH 블록 인덱스이고, n_CORESET0은 CORESET 0에 대한 심볼의 수이다. 또 다른 예에서, M_1=1/2의 경우, i가 짝수이면 n_sym_1=0이고, i가 홀수이면 n_sym_1=7이며, 여기서 i는 연관된 SS/PBCH 블록 인덱스이다. 표 10(a). Type1-PDCCH CSS에 대한 파라미터의 예 표 10(b). Type1-PDCCH CSS에 대한 파라미터의 예"}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 14, "content": "본 실시예의 다른 접근 방식에서, RAR의 PDCCH/PDSCH 버스트의 송신은 RMSI의 PDCCH/PDSCH 버스트의 송신 직후 에 이루어질 수 있다. 본 실시예에 대한 또 다른 접근 방식에서, RAR의 PDCCH/PDSCH의 버스트의 일부의 송신은 RMSI의 PDCCH/PDSCH의 버스트의 일부의 송신 직후에 이루어질 수 있다. 예를 들어, 실제로 송신된 SS/PBCH 블록은 모두 가능한 SS/PBCH 블록이 아니며, 이들은 버스트 내에서 다수의 부분으로 나눌 수 있으며, 그 후 상응하는 RMSI가 송신되 고 나서 RAR이 송신되면 SS/PBCH 블록의 버스트의 일부를 따를 수 있다. 또 다른 실시예에서, Type1-PDCCH CSS의 설정은 RMSI(예를 들어, 길이가 L_max인 비트맵)에서 실제로 송신된 SS/PBCH 블록의 인디케이션을 기반으로 결정될 수 있으며, Type1-PDCCH CSS의 별개의 설정이 필요하지 않다. 예 를 들어, 표 11에서의 다음의 예 중 적어도 일부는 실제 송신된 SS/PBCH 블록을 나타내는 비트맵을 기반으로 Type1-PDCCH CSS의 설정으로서 사용될 수 있으며, 여기서 O_1 및 M_1은 CSS의 슬롯 인덱스를 결정하기 위한 파 라미터이며, 예를 들어, UE는 Type1-PDCCH CSS를 모니터링하기 위한 시작 슬롯의 인덱스를 n_1=(n_DSCH + O_1*2^μ + floor(i*M_1)) mod N_slot^μ로서 결정하며, 여기서 n_DSCH는 DSCH 송신 윈도우의 프레임 내의 시 작 슬롯 인덱스이고, 2^μ는 15kHz와 비교한 DSCH의 SCS의 비율이고(예를 들어, DSCH에 대한 30kHz SCS를 사용 하는 경우 μ=1임), i는 SS/PBCH 블록 인덱스이고, N_slot^μ는 파라미터 μ를 가진 SCS에 대한 프레임에서의 슬롯의 수이다(예를 들어, DSCH에 대한 30kHz SCS를 사용하는 경우 N_slot^μ=20임). n_sym_1은 Type1-PDCCH CSS의 제1 심볼 인덱스이며, 이는 다음의 예 중 적어도 하나를 사용하여 결정될 수 있다. 일례에서, M_1=1/2의 경우, i가 짝수이면 n_sym_1=0이고, i가 홀수이면 n_sym_1=n_CORESET0이며, 여기서 i는 연관된 SS/PBCH 블록 인덱스이고, n_CORESET0은 CORESET 0에 대한 심볼의 수이다. 또 다른 예에서, M_1=1/2의 경우, i가 짝수이면 n_sym_1=0이고, i가 홀수이면 n_sym_1=7이며, 여기서 i는 연관된 SS/PBCH 블록 인덱스이다.표 11. 실제로 송신된 SS/PBCH 블록의 비트맵을 기반으로 하는 Type1-PDCCH CSS에 대한 파라미터의 예."}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 15, "content": "또 다른 실시예에서, DSCH의 송신은 LBT 결과에 의해 영향을 받을 수 있으며, 예를 들어, SS/PBCH 블록의 버스 트는 더 많은 송신 기회를 허용하기 위해 랩 어라운드 모듈로 값에 따라 LBT를 조건으로 랩 어라운드될 수 있다. 본 실시예에 대한 하나의 접근 방식에서, 연관된 Type1-PDCCH CSS는 또한 이에 상응하여 랩 어라운드됨으 로써, Type1-PDCCH가 또한 더 많은 송신 기회를 갖는다. UE의 관점으로부터, 원래의 후보 SS/PBCH 블록과 랩 어 라운드된 후의 새로운 후보 SS/PBCH 블록은 QCL된 것으로 가정되고, 이들은 함께 QCL된 후보 SS/PBCH 블록의 그 룹을 형성한다. 따라서, 하나의 SS/PBCH 블록을 수신하면, UE는 QCL된 후보 SS/PBCH 블록의 그룹을 결정할 수 있으며, 그 후 UE는 Type1-PDCCH CSS에 대한 모니터링 오케이션의 그룹을 모니터링할 필요가 있을 수 있으며, 여기서 모니터 오케이션의 각각은 QCL된 후보 SS/PBCH 블록 그룹 내의 하나의 후보 SS/PBCH 블록과 연관된다. 후보 SS/PBCH 블록과 Type1-PDCCH CSS를 포함하는 상응하는 슬롯의 연관은 본 개시의 실시예에 따른 것일 수 있 다. UE 절차에 대한 예시적인 흐름도는 도 15b에 도시되며, 여기서 X는 \"1\"을 나타낸다. 일 실시예에서, DSCH 송신 윈도우 내에서 RMSI 및/또는 OSI 및/또는 페이징 및/또는 RAR 및 연관된 SS/PBCH 블 록의 송신은 가능한 한 간결하고, 미리 정의된 특정 패턴을 따름으로써, Type0-PDCCH CSS 및/또는 Type0A-PDCCH CSS 및/또는 Type2-PDCCH CSS 및/또는 Type1-PDCCH CSS의 설정은 공동으로 코딩할 수 있다. 하나의 접근 방식 에서, Type0/Type0A/Type1/Type2-PDCCH CSS의 공동 설정의 인디케이션은 PBCH 콘텐츠에 의한 것이다. 다른 실시예에서, 동일한 주파수 계층에서, Type0/Type0A/Type1/Type2-PDCCH CSS의 공동 설정은 DSCH 송신 윈 도우 내외에서 동일하다. 또 다른 실시예에서, 동일한 주파수 계층에서, Type0/Type0A/Type1/Type2-PDCCH CSS의 공동 설정은 DSCH 송신 윈도우 내의 시나리오만을 위한 것이다. 하나의 접근 방식에서, UE는 SS/PBCH 블록을 수신함으로써 수신된 SS/PBCH 블록이 (예를 들어, 본 개시에 명시된 하나의 접근 방식에 의해) DSCH 송신 윈도우 내에 있는지 또는 외부에 있는지를 결정할 수 있으며, UE는 SS/PBCH 블록이 DSCH 송신 윈도우 내에 있는 것으로서 결정되는 경우(예를 들어, PBCH 콘텐츠에서의) 설정을 Type0/Type0A/Type1/Type2-PDCCH CSS의 공동 설정으로서 해석하고, SS/PBCH 블록이 DSCH 송신 윈도우 외부에 있는 것으로서 결정되는 경우 (예를 들어, PBCH 콘텐츠에서의) 설정을 Type0-PDCCH CSS의 설정으로서 해석할 수 있다((예를 들어, NR 사양에서와 유사함). 또 다른 실시예에서, Type0/Type0A/Type1/Type2-PDCCH CSS의 공동 설정은 미리 정의된 패턴을 따르고, UE는 미 리 정의된 패턴에 기초하여 CSS의 슬롯 인덱스를 결정할 수 있고, UE가 이러한 CSS를 모니터링하도록 나타내어 지는지를 결정할 수 있다. 일 실시예에서, CORESET #0 및 Type0-PDCCH CSS의 설정은 공동으로 코딩되어, CORESET #0 및 Type0-PDCCH CSS 의 설정을 나타내기 위한 비트 폭(bit-width)이 최소화되도록 PBCH의 콘텐츠(예를 들어, MIB)에 나타내어진다. 예를 들어, Type0-PDCCH CSS의 설정은 CORESET #0에 대한 심볼의 수가 1일 때에만 적용할 수 있으며, 그 후 공 동 코딩은 CORESET #0 및 Type0-PDCCH CSS의 설정을 나타내기 위한 총 비트 수를 줄이는데 도움을 준다. 하나의 접근 방식에서, UE는 SS/PBCH 블록에 상응하는 Type0-PDCCH CSS를 모니터링하기 위한 슬롯의 인덱스가 SS/PBCH 블록을 포함하는 슬롯의 인덱스와 동일하다고 가정하고(예를 들어, Type0-PDCCH CSS를 모니터링하는 주 기는 또한 상응하는 SS/PBCH 블록의 주기와 동일함), 그 후 공동 설정을 명시하는 표가 있을 수 있으며, 표의 엔트리는 PBCH 콘텐츠(예를 들어, MIB)에 나타내어진다. 일례에서, 공동 설정 표는 SS/PBCH 블록의 SCS와 CORESET #0의 SCS의 각각의 지원된 조합에 대해 명시된다. 이러한 접근 방식의 모든 예에 대한 일 양태에서, UE가 Type0-PDCCH CSS를 모니터링할 필요가 없음을 나타내기 위해 표에 여분의 설정 엔트리 또는 사용되지 않은 인덱스가 있을 수 있다. 이러한 접근 방식의 모든 예에 대한 다른 양태에서, 슬롯 당 하나의 Type0-PDCCH CSS만이 설정될 때, 슬롯 내의 제1 또는 제2 SS/PBCH 블록 중 하나가 송신되는 것으로 더 설정될 수 있으며, 예를 들어, 표에서의 엔트리는 슬 롯 내의 제1 또는 제2 SS/PBCH 블록 중 하나가 송신됨을 나타내기 위해 2개로 나눌 수 있다. 30kHz로서 SS/PBCH 블록의 SCS와 CORESET#0의 SCS 모두에 대한 이러한 접근 방식의 일례는 표 12(a)에 도시되 며, 15kHz로서 SS/PBCH 블록의 SCS와 CORESET#0의 SCS 모두에 대한 이러한 접근 방식의 일례는 표 12(b)에 도 시되며, 여기서 i는 연관된 후보 SS/PBCH 블록의 인덱스이다. 하나의 하위 예에서, N_offset은 0으로서 고정된 다. 다른 하위 예에서, N_offset은 표 12(a)의 경우 28로서 고정되고, 표 12(b)의 경우에는 76으로서 고정된다. 또 다른 예에서, N_offset은 표 12(a)의 경우 14로서 고정되고, 표 12(b)의 경우 38로서 고정된다. 또 다른 예에서, N_offset은 비면허 대역에서 BW가 20MHz인 주어진 반송파에 대해 고정된다. 한 가지 고려 사항 으로, 표 12(b)는 SS/PBCH 블록의 SCS가 상위 계층에 의해 나타내어지지 않는 시나리오에 적용할 수 없다(예를 들어, SS/PBCH 블록의 SCS는 초기 액세스 후에 상위 계층에 의해 재설정된 것과 같이 15kHz로서 상위 계층에 의 해 나타내어질 때에만 적용할 수 있음). 표 12(a). CORESET 및 PDCCH CSS의 설정 표 12(b). CORESET 및 PDCCH CSS의 설정"}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 16, "content": "30kHz로서 SS/PBCH 블록의 SCS와 CORESET#0의 SCS 모두에 대한 이러한 접근 방식의 다른 예는 표 13(a)에 도시 되며, 15kHz로서 SS/PBCH 블록의 SCS와 CORESET#0의 SCS 모두에 대한 이러한 접근 방식의 일례는 표 13(b)에 도시되며, 여기서 i는 연관된 후보 SS/PBCH 블록의 인덱스이다. 이러한 예의 세트에서, 값이 2인 CORESET #0에 대한 심볼의 수는 값이 1인 슬롯 당 Type0-PDCCH CSS의 수와만 결합될 수 있다(예를 들어, CORESET #0에 대한 심볼의 수가 2로서 설정될 때, 슬롯에는 1개의 Type0-PDCCH CSS만이 설정될 수 있음). 하나의 하위 예에서, N_offset은 0으로서 고정된다. 다른 하위 예에서, N_offset은 표 13(a)의 경우 28로서 고 정되고, 표 13(b)의 경우에는 76으로서 고정된다. 또 다른 예에서, N_offset은 표 13(a)의 경우 14로서 고정되 고, 표 13(b)의 경우 38로서 고정된다. 또 다른 예에서, N_offset은 비면허 대역에서 BW가 20MHz인 주어진 반송 파에 대해 고정된다. 한 가지 고려 사항으로, 표 13(b)는 SS/PBCH 블록의 SCS가 상위 계층에 의해 나타내어지지 않는 시나리오에 적용할 수 없다(예를 들어, SS/PBCH 블록의 SCS는 초기 액세스 후에 상위 계층에 의해 재설정 된 것과 같이 15kHz로서 상위 계층에 의해 나타내어질 때에만 적용할 수 있음). 표 13(a). CORESET 및 PDCCH CSS의 설정 표 13(b). CORESET 및 PDCCH CSS의 설정"}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 17, "content": "30kHz로서 SS/PBCH 블록의 SCS와 CORESET#0의 SCS 모두에 대한 이러한 접근 방식의 또 다른 예는 표 14(a)에 도시되며, 15kHz로서 SS/PBCH 블록의 SCS와 CORESET#0의 SCS 모두에 대한 이러한 접근 방식의 일례는 표 14 (b)에 도시되며, 여기서 i는 연관된 후보 SS/PBCH 블록의 인덱스이다. 이러한 예의 세트에서, 값이 2인 CORESET #0에 대한 심볼의 수는 값이 2인 슬롯 당 Type0-PDCCH CSS의 수와 결합될 수 있지만, 제2 CSS는 심볼 #6으로부 터 시작한다. 하나의 하위 예에서, N_offset은 0으로서 고정된다. 다른 하위 예에서, N_offset은 표 14(a)의 경 우 28로서 고정되고, 표 14(b)의 경우에는 76으로서 고정된다. 또 다른 예에서, N_offset은 표 14(a)의 경우 14 로서 고정되고, 표 14(b)의 경우 38로서 고정된다. 또 다른 예에서, N_offset은 비면허 대역에서 BW가 20MHz인 주어진 반송파에 대해 고정된다. 한 가지 고려 사항 으로, 표 14(b)는 SS/PBCH 블록의 SCS가 상위 계층에 의해 나타내어지지 않는 시나리오에 적용할 수 없다(예를 들어, SS/PBCH 블록의 SCS는 초기 액세스 후에 상위 계층에 의해 재설정된 것과 같이 15kHz로서 상위 계층에 의 해 나타내어질 때에만 적용할 수 있음).표 14(a). CORESET 및 PDCCH CSS의 설정"}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 18, "content": "표 14(b). CORESET 및 PDCCH CSS의 설정"}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 19, "content": "30kHz로서 SS/PBCH 블록의 SCS와 CORESET#0의 SCS 모두에 대한 이러한 접근 방식의 또 다른 예는 표 15(a)에 도시되며, 15kHz로서 SS/PBCH 블록의 SCS와 CORESET#0의 SCS 모두에 대한 이러한 접근 방식의 일례는 표 15 (b)에 도시되며, 여기서 i는 연관된 후보 SS/PBCH 블록의 인덱스이다. 이러한 예의 세트에서, 값이 2인 CORESET #0에 대한 심볼의 수는 값이 2인 슬롯 당 Type0-PDCCH CSS의 수와 결합될 수 있지만, 제2 CSS는 심볼 #6으로부터 시작한다. 하나의 하위 예에서, N_offset은 0으로서 고정된다. 다른 하위 예에서, N_offset은 표 15(a)의 경 우 28로서 고정되고, 표 15(b)의 경우에는 76으로서 고정된다. 또 다른 예에서, N_offset은 표 15(a)의 경우 14 로서 고정되고, 표 15(b)의 경우 38로서 고정된다. 또 다른 예에서, N_offset은 비면허 대역에서 BW가 20MHz인 주어진 반송파에 대해 고정된다. 한 가지 고려 사항 으로, 표 15(b)는 SS/PBCH 블록의 SCS가 상위 계층에 의해 나타내어지지 않는 시나리오에 적용할 수 없다(예를 들어, SS/PBCH 블록의 SCS는 초기 액세스 후에 상위 계층에 의해 재설정된 것과 같이 15kHz로서 상위 계층에 의 해 나타내어질 때에만 적용할 수 있음). 표 15(a). CORESET 및 PDCCH CSS의 설정 표 15(b). CORESET 및 PDCCH CSS의 설정"}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 20, "content": "30kHz로서 SS/PBCH 블록의 SCS와 CORESET#0의 SCS 모두에 대한 이러한 접근 방식의 또 다른 예는 표 16(a)에 도시되며, 15kHz로서 SS/PBCH 블록의 SCS와 CORESET#0의 SCS 모두에 대한 이러한 접근 방식의 일례는 표 16 (b)에 도시되며, 여기서 i는 연관된 후보 SS/PBCH 블록의 인덱스이다. 이러한 예의 세트에서, 값이 2인 CORESET #0에 대한 심볼의 수는 값이 2인 슬롯 당 Type0-PDCCH CSS의 수와 결합될 수 있지만, 제2 CSS는 심볼 #6으로부 터 시작한다. 한편, CORESET #0에 대한 심볼의 수가 값이 1이고, 제2 CSS가 슬롯에서 2개의 SS/PBCH 블록 사이 에 있을 때, 제2 CSS의 시작 위치는 #6과 #7 사이에 설정할 수 있다. 하나의 하위 예에서, N_offset은 0으로서 고정된다. 다른 하위 예에서, N_offset은 표 16(a)의 경우 28로서 고 정되고, 표 16(b)의 경우에는 76으로서 고정된다. 또 다른 예에서, N_offset은 표 16(a)의 경우 14로서 고정되 고, 표 16(b)의 경우 38로서 고정된다. 또 다른 예에서, N_offset은 비면허 대역에서 BW가 20MHz인 주어진 반송 파에 대해 고정된다. 한 가지 고려 사항으로, 표 16(b)는 SS/PBCH 블록의 SCS가 상위 계층에 의해 나타내어지지 않는 시나리오에 적용할 수 없다(예를 들어, SS/PBCH 블록의 SCS는 초기 액세스 후에 상위 계층에 의해 재설정 된 것과 같이 15kHz로서 상위 계층에 의해 나타내어질 때에만 적용할 수 있음).표 16(a). CORESET 및 PDCCH CSS의 설정"}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 21, "content": "표 16(b). CORESET 및 PDCCH CSS의 설정"}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 22, "content": "다른 실시예에서, CORESET #0 설정은 MIB의 별개의 필드를 사용하여 Type0-PDCCH와 별개로 설정된다. 30kHz로서 SS/PBCH 블록의 SCS와 CORESET#0의 SCS 모두에 대한 본 실시예의 일례는 표 17(a)에 도시되며, 15kHz로서 SS/PBCH 블록의 SCS와 CORESET#0의 SCS 모두에 대한 이러한 접근 방식의 일례는 표 17(b)에 도시된 다. 하나의 하위 예에서, N_offset은 0으로서 고정된다. 다른 하위 예에서, N_offset은 표 17(a)의 경우 28로서 고정되고, 표 17(b)의 경우에는 76으로서 고정된다. 또 다른 예에서, N_offset은 표 17(a)의 경우 14로서 고정 되고, 표 17(b)의 경우 38로서 고정된다. 또 다른 예에서, N_offset은 비면허 대역에서 BW가 20MHz인 주어진 반 송파에 대해 고정된다. 한 가지 고려 사항으로, 표 17(b)는 SS/PBCH 블록의 SCS가 상위 계층에 의해 나타내어지 지 않는 시나리오에 적용할 수 없다(예를 들어, SS/PBCH 블록의 SCS는 초기 액세스 후에 상위 계층에 의해 재설 정된 것과 같이 15kHz로서 상위 계층에 의해 나타내어질 때에만 적용할 수 있음). 일 양태에서, 이 예에는 2개의 설정만이 있으므로, 설정 인덱스는 pdcch-ConfigSIB1에서 controlResourceSetZero의 MSB 또는 LSB에 의해 제공될 수 있다. 표 17(a). SS/PBCH 블록과 CORESET의 SCS"}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 23, "content": "표 17(b). SS/PBCH 블록과 CORESET의 SCS"}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "item": 24, "content": "도 17은 본 개시의 실시예에 따라 DSCH 송신 윈도우에서 CSS를 모니터링하는 예시적인 UE 절차를 도시한 다. 도 17에 도시된 UE 절차의 실시예는 단지 예시를 위한 것이다. 도 17에 도시된 하나 이상의 구성 요 소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위 를 벗어나지 않고 사용된다. 일 실시예에서, DSCH 송신 윈도우에서 공통 검색 공간(CSS)을 모니터링하기 위한 UE 절차는 본 개시에서 상세히 설명된다. 예를 들어, UE 절차의 예시가 도 17에 도시된다. UE는 동기화 신호 및 PBCH를 포함하는 SS/PBCH 블록 을 수신하며, 여기서 SS/PBCH 블록 인덱스는 SS/PBCH 블록에서의 신호 및/또는 채널에 의해 반송되고, 추 가의 타이밍 정보는 또한 SS/PBCH 블록에서의 신호 및/또는 채널에 의해 반송됨으로써, UE는 수신된 SS/PBCH 블 록에 의해 반송되는 SS/PBCH 블록 인덱스 및 추가의 타이밍 정보에 기초하여 프레임 타이밍 및/또는 슬롯 타이 밍 및/또는 심볼 타이밍을 결정할 수 있다. UE는 또한 본 개시에 명시된 접근 방식에 기초하여 수신된 SS/PBCH 블록이 DSCH 송신 윈도우 내에 있는지를 더 결정한다. 수신된 SS/PBCH 블록이 DSCH 송신 윈도우 내에 있다고 결정한 후, UE는 수신된 SS/PBCH 블록의 PBCH에서의 인디 케이션에 기초하여 Type0-PDCCH CSS에 대한 CORESET이 존재하는지 여부를 더 결정한다. Type0-PDCCH CSS 에 대한 CORESET이 존재한다고 결정한 후, UE는 본 개시에 명시된 접근 방식에 기초하여 DSCH 송신 윈도우 내에 서 Type0-PDCCH CSS에 대한 모니터링 오케이션을 더 결정한다. 그 후, UE는 RMSI의 PDCCH/PDSCH를 디코 딩한다. UE는 본 개시에 명시된 접근 방식에 기초하여 Type0A-PDCCH CSS 또는 Type2-PDCCH CSS 또는 Type1-PDCCH CSS 중 적어도 하나를 모니터링할지를 더 결정할 수 있다(1706, 여기서 X는 0A 또는 2 또는 1일 수 있음). UE가 TypeX-PDCCH CSS를 모니터링하기로 결정한 경우, UE는 본 개시에서 명시된 접근 방식에 기초하여 DSCH 송신 윈 도우 내에서 TypeX-PDCCH CSS에 대한 모니터링 오케이션을 더 결정하고, 그 후 상응하는 PDCCH/PDSCH를 디코딩한다. 절차(1706 내지 1708)는 다수의 Type0A-PDCCH CSS 또는 Type2-PDCCH CSS 또는 Type1-PDCCH CSS가 모니터링되는 것으로 결정되는 경우 여러 번(예를 들어, 직렬 또는 병렬로) 수행될 수 있다. 다른 실시예에서, UE는 DSCH 송신 윈도우의 슬롯에서 UE 특정 채널을 수신할 것으로 예상하지 않으며, 여기서 해당 슬롯은 SS/PBCH 블록을 수신하거나 Type0A-PDCCH CSS 또는 Type2-PDCCH CSS 또는 Type1-PDCCH CSS로부터 PDCCH를 수신한다.또 다른 실시예에서, UE는 DSCH 송신 윈도우에서의 모든 슬롯이 DL 송신을 위한 것이라고 예상한다. 또 다른 실시예에서, CORESET #0에서의 PDCCH 후보는, 적어도 DSCH 송신 윈도우에서의 CORSET #0에 대해, 심볼 별로(symbol per symbol) 매핑될 수 있다. 본 실시예에서, 가능한 LBT 성공 위치가 심볼만큼 작을 수 있다면, gNB는 LBT 성공 위치로부터 시작하는 CORESET에서 PDCCH 후보 중 하나를 선택할 수 있고, UE는 PDCCH를 검출하 려고 시도하기 위해 CORESET #에서 PDCCH 후보를 심볼별로 모니터링할 수 있다. 본 실시예의 예는 도 18에 의해 제공되며, 여기서 CORESET #0에는 2개의 심볼이 설정되고, 각각의 심볼은 송신을 시작할 가능한 LBT 성공 위치 일 수 있다. 도 18은 본 개시의 실시예에 따른 예시적인 PDCCH 후보 모니터링을 도시한다. 도 18에 도시된 PDCCH 후보 모니터링의 실시예는 단지 예시를 위한 것이다. 도 18에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령 어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용된다. UE는 PDCCH 후보를 검출하기 위해 적어도 CORESET를 심볼별로 모니터링할 수 있으며, 여기서 PDCCH는 LBT 결과 에 기초하여 심볼 중 하나 상에서 송신될 수 있다. 한 가지 고려 사항에서, 본 실시예는 SS/PBCH 블록 패턴으로 인해 2로서 설정된 CORESET #0에 대한 심볼의 수에만 적용 가능하다(예를 들어, 슬롯의 시작 부분과 슬롯 내의 2개의 SS/PBCH 블록 사이에서 이용 가능한 심볼이 최대 2개 있다). 이러한 모니터링 절차는 NR 사양에서 지원되 는 모니터링 절차에 부가될 수 있음을 주목하며, 여기서 PDCCH 후보는 먼저 시간 도메인에서 매핑된다. 도 19는 본 개시의 실시예에 따른 다른 예시적인 PDCCH 후보 모니터링을 도시한다. 도 19에 도시된 PDCCH 후보 모니터링의 실시예는 단지 예시를 위한 것이다. 도 19에 도시된 하나 이상의 구성 요소는 언급된 기 능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않 고 사용된다. 또 다른 실시예에서, NR-U의 경우, 적어도 DSCH 송신 윈도우에서의 CORSET #0에 대해, UE는 CORESET #0 외부에 서(예를 들어, CORESET #0 이후의 심볼에서) PDCCH 후보를 모니터링할 수 있으며, 여기서 PDCCH 후보의 송신은 LBT에 따라 지연되는 것으로 예상될 수 있다. 본 실시예의 예는 도 19에 의해 제공되며, 여기서 CORESET #0에는 1개의 심볼이 설정되고, PDCCH 후보는 CORESET #0 내에서 모니터링될 수 있다. 가능한 LBT 성공 위치가 심볼만 큼 작을 수 있고 gNB가 CORESET #0의 시작 부분에서 LBT를 성공적으로 수행하지 않고, CORESET #0 직후에 LBT를 성공적으로 수행하면, gNB는 CORESET #0 직후의 심볼 상에서 PDCCH를 송신할 수 있다. 이러한 예에서, UE는 CORESET #0에 대한 심볼과 CORESET #0 이후의 심볼 모두에서 PDCCH CSS를 모니터링할 것으로 예상한다. 한 가지 고려 사항에서, 본 실시예는 1로서 설정된 CORESET #0에 대한 심볼의 수에만 적용 가능하고, 최대 1개 더 많은 심볼(예를 들어, CORESET #0에 대해 설정된 심볼 직후의 심볼)은 SS/PBCH 블록 패턴으로 인해 UE가 PDCCH CSS를 모니터링하기 위해 필요하다(예를 들어, 슬롯의 시작 부분과 슬롯 내의 2개의 SS/PBCH 블록 사이에 서 이용 가능한 심볼이 최대 2개 있다). 이러한 모니터링 절차는 NR 사양에서 지원되는 모니터링 절차에 부가될 수 있음을 주목하며, 여기서 PDCCH 후보는 CORESET에서만 모니터링된다. 일 실시예에서, UE는 Type0-PDCCH CSS 설정에 기초하여 실제로 송신된 SS/PBCH 블록(예를 들어, LBT 결과에 기 초하여 재해석될 수 있는 계획된 실제 송신된 SS/PBCH 블록)의 입도(granularity)를 결정한다. 하나의 접근 방식의 경우, UE에는 (예를 들어, 심볼 #0으로부터 시작하는) 슬롯 내의 하나의 Type0-PDCCH CSS만 이 설정되는 경우, 실제로 송신된 SS/PBCH 블록의 입도는 2개의 SS/PBCH 블록이고(예를 들어, 비트맵은 슬롯의 입도로 정의됨); UE에는 슬롯 내의 2개의 Type0-PDCCH CSS가 설정되는 경우, 실제로 송신된 SS/PBCH 블록의 입 도는 1개의 SS/PBCH 블록이다(예를 들어, 비트맵은 SS/PBCH 블록의 입도로 정의됨). 일례로, UE에는 슬롯 내의 하나의 Type0-PDCCH CSS만이 설정되고, 단일 SS/PBCH 블록이 SS/PBCH 블록의 잠재적 인덱스(potential index)가 짝수인 경우, 값이 1인 실제로 송신된 SS/PBCH 블록 인덱스 비트맵의 비트는 SS/PBCH 블록의 잠재적 인덱스가 짝수인 슬롯 내의 상응하는 단일 SS/PBCH 블록이 송신되었음을 나타낸다(예를 들어, 또는 동등하게, 상응하는 슬롯 내의 제1 SS/PBCH 블록은 송신되고, 이에 상응하는 슬롯 내의 제2 SS/PBCH 블록은 송신되지 않음). 일례로, UE에는 슬롯 내의 하나의 Type0-PDCCH CSS만이 설정되고, 단일 SS/PBCH 블록이 SS/PBCH 블록의 잠재적 인덱스가 홀수인 경우, 값이 1인 실제로 송신된 SS/PBCH 블록 인덱스 비트맵의 비트는 SS/PBCH 블록의 잠재적 인덱스가 홀수인 슬롯 내의 상응하는 단일 SS/PBCH 블록이 송신되었음을 나타낸다(예를 들어, 또는 동등하게, 상응하는 슬롯 내의 제2 SS/PBCH 블록은 송신되고, 이에 상응하는 슬롯 내의 제1 SS/PBCH 블록은 송신되지 않음). 일 실시예에서, UE에는 슬롯 내의 하나의 Type0-PDCCH CSS만이 설정되는 경우, UE는 슬롯 내에서 실제로 송신되 는 하나의 SS/PBCH 블록만이 있다고 가정한다. 일례로, UE는 하나의 SS/PBCH 블록이 슬롯 내의 제1 SS/PBCH 블 록이라고 가정한다(예를 들어, SS/PBCH 블록의 잠재적 위치 인덱스가 짝수임). 다른 예에서, UE는 하나의 SS/PBCH 블록이 슬롯 내의 제2 SS/PBCH 블록이라고 가정한다(예를 들어, SS/PBCH 블록의 잠재적 위치 인덱스가 홀수임). 또 다른 예에서, 하나의 SS/PBCH 블록은 제1 또는 제2 SS/PBCH 블록이 예를 들어 MIB에 의해 UE에 설정되는지 여부이다. 또 다른 예에서, UE는 SS/PBCH 블록의 수신을 기반으로 SS/PBCH 블록을 제1 또는 제2 SS/PBCH 블록으 로서 결정하고, 인디케이션 또는 사전 사양(pre-specification)이 없으며, 이러한 예에서, UE는 동일한 셀의 다 른 모든 SS/PBCH 블록이 수신된 SS/PBCH 블록(예를 들어, 슬롯 내의 제1 SS/PBCH 블록 또는 제2 SS/PBCH 블 록)으로서 슬롯 내에서 동일한 위치에 있다고 가정한다. 일 실시예에서, UE는 gNB로부터의 명시적 인디케이션에 기초하여 실제로 송신된 SS/PBCH 블록의 입도를 결정한 다. 하나의 접근 방식의 경우, 실제로 송신된 SS/PBCH 블록의 입도는 1개의 SS/PBCH 블록 또는 1개의 슬롯(예를 들어, 2개의 SS/PBCH 블록)으로서 설정될 수 있다. 일례에서, 인디케이션은 MIB에서 subCarrierSpacingCommon 의 필드를 사용할 수 있다. 다른 예에서, 인디케이션은 pdcch-ConfigSIB1에서 controlResourceSetZero의 MSB를 사용할 수 있다. 또 다른 예에서, 인디케이션은 pdcch-ConfigSIB1에서 controlResourceSetZero의 제2 LSB를 사 용할 수 있다. 또 다른 예에서, 인디케이션은 pdcch-ConfigSIB1에서 searchSpaceZero의 MSB를 사용할 수 있다. 일 실시예에서, UE는 Type0-PDCCH CSS 설정에 기초하여 LBT 손실을 보상하기 위해 랩 어라운드 동작(wrapping around operation)의 입도를 결정하며, 여기서 랩 어라운드 동작은 송신 버스트의 끝에서 LBT로 인해 송신되지 않은 SS/PBCH 블록을 송신하는 것을 나타낸다. 하나의 접근 방식의 경우, UE에는 (예를 들어, 심볼 #0으로부터 시작하는) 슬롯 내의 하나의 Type0-PDCCH CSS만 이 설정되는 경우, 랩 어라운드 동작의 입도는 2개의 SS/PBCH 블록이고(예를 들어, 입도는 슬롯임); UE에는 슬 롯 내의 2개의 Type0-PDCCH CSS가 설정되는 경우, 랩 어라운드 동작의 입도는 1개의 SS/PBCH 블록이다. 일 실시예에서, UE는 gNB로부터의 명시적 인디케이션에 기초하여 랩 어라운드 동작의 입도를 결정한다. 하나의 접근 방식의 경우, 랩 어라운드 동작의 입도는 1개의 SS/PBCH 블록 또는 1개의 슬롯(예를 들어, 2개의 SS/PBCH 블록)으로서 설정될 수 있다. 일례에서, 인디케이션은 MIB에서 subCarrierSpacingCommon의 필드를 사용할 수 있 다. 다른 예에서, 인디케이션은 pdcch-ConfigSIB1에서 controlResourceSetZero의 MSB를 사용할 수 있다. 또 다 른 예에서, 인디케이션은 pdcch-ConfigSIB1에서 controlResourceSetZero의 제2 LSB를 사용할 수 있다. 또 다른 예에서, 인디케이션은 pdcch-ConfigSIB1에서 searchSpaceZero의 MSB를 사용할 수 있다. 일 실시예에서, 제1 SS/PBCH 블록은 셀 정의하는 것(cell-defining)이 아닐 수 있으며(예를 들어, Type0-PDCCH CSS 세트에 대한 CORESET이 존재하지 않음), 여기서 Type0-PDCCH CSS 세트에 대한 CORESET이 존재하지 않는다 는 결정이 PBCH 페이로드에 의해 나타내어질 수 있다. 하나의 접근 방식에서, Type0-PDCCH CSS 세트에 대한 CORESET이 존재하는 지의 여부에 대한 인디케이션은 CORESET 경계와 SS/PBCH 블록 경계 사이의 하위 RB 레벨 주파수 오프셋의 인디케이션과 결합될 수 있으며(예를 들어, 부동 동기화되거나 k_SSB로서 나타내어짐), 예를 들어, PBCH 페이로드에서 k 비트를 사용하는 K 코드포인 트는 하위 RB 레벨 주파수 오프셋을 나타내기 위해 이용되며, 여기서 K<2^k이고, 나머지 코드포인트 또는 나머 지 코드포인트의 일부는 Type0-PDCCH CSS 세트에 대한 CORESET이 존재하지 않음을 나타내기 위해 이용될 수 있 다. 일례에서, NR-U 대역(예를 들어, 5GHz 및/또는 6GHz 비면허 대역)의 경우, SS/PBCH 블록의 SCS와 Type0-PDCCH CSS 세트에 대한 CORESET의 SCS가 모두 30kHz이고, k_SSB는 15kHz의 유닛에 의해 정의되면, k_SSB의 후보 값은 항상 세트{0, 2, ..., 22} 내에서 짝수인 것으로 가정될 수 있으며, 여기서 k_SSB를 세트 내의 값으로서 취하는 것은 Type0-PDCCH CSS 세트에 대한 CORESET이 존재함을 나타내며, 나머지 코드포인트의 일부 또는 전부는 Type0-PDCCH CSS 세트에 대한 CORESET이 존재하지 않음을 나타내기 위해 사용될 수 있다. 이러한 예에서, 총 4 비트는 인디케이션을 위해 충분하며, 특정 사례(instance)는 표 18에 있다.표 18. 코드포인트 값"}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 25, "content": "다른 예에서, NR-U 대역(예를 들어, 5GHz 및/또는 6GHz 비면허 대역)의 경우, SS/PBCH 블록의 SCS와 Type0- PDCCH CSS 세트에 대한 CORESET의 SCS가 모두 30kHz이고, k_SSB는 15kHz의 유닛에 의해 정의되면, k_SSB의 후 보 값은 항상 세트{0, 2, ..., 22} 내에서 짝수인 것으로 가정될 수 있으며, 여기서 k_SSB를 세트 내의 값으로 서 취하는 것은 Type0-PDCCH CSS 세트에 대한 CORESET이 존재함을 나타내며, 나머지 코드포인트의 일부 또는 전 부는 Type0-PDCCH CSS 세트에 대한 CORESET이 존재하지 않음을 나타내기 위해 사용될 수 있다. 이러한 예에서, 총 5 비트는 인디케이션을 위해 충분하며, 특정 사례는 표 19에 있다.표 19. 코드포인트 값"}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 26, "content": "또 다른 예에서, NR-U 대역(예를 들어, 5GHz 및/또는 6GHz 비면허 대역)의 경우, SS/PBCH 블록의 SCS와 Type0- PDCCH CSS 세트에 대한 CORESET의 SCS가 모두 30kHz이고, k_SSB는 30kHz의 유닛에 의해 정의되면, k_SSB의 후 보 값은 항상 세트{0, 1, ..., 11} 내에 있는 것으로 가정될 수 있으며, 여기서 k_SSB를 세트 내의 값으로서 취 하는 것은 Type0-PDCCH CSS 세트에 대한 CORESET이 존재함을 나타내며, 나머지 코드포인트의 일부 또는 전부는 Type0-PDCCH CSS 세트에 대한 CORESET이 존재하지 않음을 나타내기 위해 사용될 수 있다. 이러한 예에서, 총 4 비트는 인디케이션을 위해 충분하며, 특정 사례는 표 20에 있다.표 20. 코드포인트 값"}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 27, "content": "또 다른 예에서, NR-U 대역(예를 들어, 5GHz 및/또는 6GHz 비면허 대역)의 경우, SS/PBCH 블록의 SCS와 Type0- PDCCH CSS 세트에 대한 CORESET의 SCS가 모두 30kHz이고, k_SSB는 100kHz의 유닛에 의해 정의되면, k_SSB의 후 보 값은 항상 세트 {-2, -1, 0, 1, 2} 또는 {0, 1, 2, 3, 4} 내에 있는 것으로 가정될 수 있으며, 여기서 k_SSB를 세트 내의 값으로서 취하는 것은 Type0-PDCCH CSS 세트에 대한 CORESET이 존재함을 나타내며, 나머지 코드포인트의 일부 또는 전부는 Type0-PDCCH CSS 세트에 대한 CORESET이 존재하지 않음을 나타내기 위해 사용될 수 있다. 이러한 예에서, 총 3 비트는 인디케이션을 위해 충분하며, 특정 사례는 표 21 및 표 22에 있다.표 21. 코드포인트 값"}
{"patent_id": "10-2021-7012190", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 28, "content": "표 22. 코드포인트 값 하나의 접근 방식에서, Type0-PDCCH CSS 세트에 대한 CORESET이 존재하는 지의 여부에 대한 인디케이션은 PBCH 페이로드에서 별개의 비트를 사용할 수 있다. 일 실시예에서, 제1 SS/PBCH 블록은 SS 레이터(rater) 상에 위치될 수 있고, 제2 SS/PBCH 블록은 셀 정의하는 것일 수 있으며(예를 들어, Type0-PDCCH CSS 세트에 대한 CORESET이 존재함), 제2 SS/PBCH 블록이 위치되는 주 파수 위치 및/또는 제2 SS/PBCH 블록이 나가지 않는 주파수 위치 범위의 인디케이션은 PBCH 페이로드에 의한 것 이다. 제1 SS/PBCH 블록이 셀 정의하는 것이 아닐 때(예를 들어, Type0-PDCCH CSS 세트에 대한 CORESET이 존재 하지 않음), PBCH 페이로드에서의 CORESET 설정 및/또는 연관된 CSS 세트 설정과 관련된 필드는 제2 SS/PBCH 블 록이 위치되는지 여부/장소를 나타내기 위해 이용될 수 있다. 이러한 접근 방식에서, 다음의 접근 방식 중 적어도 하나가 지원될 수 있으며, 여러 접근 방식이 지원되는 경우 에는 PBCH 페이로드에서 상이한 코드포인트를 사용하여 설정할 수 있다. 하나의 접근 방식에서, 주어진 NR-U 대역에 대해, 모든 SS 래스터 엔트리(raster entry)의 세트를 S_raster로서 나타내며, 여기서 예를 들어 래스터 엔트리는 GSCN 값으로 표현될 수 있고, 그 후, 제2 SS/PBCH 블록의 위치의 인디케이션은 (예를 들어, 절대 주파수 위치를 나타내는) 세트 S_raster 내에서 하나의 값으로서 표현될 수 있 다. 일례에서, 나타내어진 제2 SS/PBCH 블록은 제1 SS/PBCH 블록과 비교하여 주파수 도메인에서 가장 가까운 셀 정의하는 SS/PBCH 블록이다. 이러한 접근 방식에 대한 예시는 도 20에 도시되어 있다. 도 20은 본 개시의 실시예에 따른 SS/PBCH 블록의 위치의 예시적인 인디케이션을 예시한다. 도 20에 도시 된 SS/PBCH 블록의 위치의 인디케이션의 실시예는 단지 예시를 위한 것이다. 도 20에 도시된 하나 이상의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나, 하나 이상의 구성 요소는 언급된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시 의 범위를 벗어나지 않고 사용된다. 다른 접근 방식에서, 주어진 NR-U 대역에 대해, NR-U 대역에 포함된 모든 가능한 GSCN 값의 세트를 S_GSCN으로 나타낸 다음, 제2 SS/PBCH 블록의 위치의 인디케이션은 (예를 들어, 절대 주파수 위치를 나타내는) 세트 S_GSCN 내에서 하나의 값으로서 표현될 수 있다. 일례에서, 나타내어진 제2 SS/PBCH 블록은 제1 SS/PBCH 블록과 비교하 여 주파수 도메인에서 가장 가까운 셀 정의하는 SS/PBCH 블록이다. 이러한 접근 방식에 대한 예시는 도 20에 도 시되어 있다. 또 다른 접근 방식에서, 주어진 NR-U 대역에 대해, 제2 SS/PBCH 블록의 위치의 인디케이션은 (예를 들어, 절대 주파수 위치를 나타내는) 반송파의 인덱스로서 표현될 수 있다. 일례에서, 나타내어진 제2 SS/PBCH 블록은 제1 SS/PBCH 블록과 비교하여 주파수 도메인에서 가장 가까운 셀 정의하는 SS/PBCH 블록이다. 다른 예에서, 최소 반 송파 대역폭을 가진 모든 반송파는 단일 SS 래스터 엔트리만을 가진 다음, 반송파의 인덱스의 인디케이션은 해 당 반송파의 단일 SS 래스터 엔트리의 인디케이션과 동일하다. 이러한 접근 방식에 대한 예시는 도 20에 도시되 어 있다. 또 다른 접근 방식에서, 주어진 NR-U 대역에 대해, 제2 SS/PBCH 블록의 위치의 인디케이션은 (예를 들어, 상대 주파수 위치를 나타내는) 제1 SS/PBCH 블록의 주파수 위치에 대한 오프셋으로서 표현될 수 있으며, 여기서 오프 셋은 양수 또는 음수일 수 있고, GSCN 값으로 표현된다. 이러한 접근 방식에 대한 예시는 도 20에 도시되어 있 다. 또 다른 접근 방식에서, 주어진 NR-U 대역에 대해, 제2 SS/PBCH 블록의 위치의 인디케이션은 (예를 들어, 상대 주파수 위치를 나타내는) 제1 SS/PBCH 블록의 주파수 위치에 대한 오프셋으로서 표현될 수 있으며, 여기서 오프 셋은 양수 또는 음수일 수 있고, SS 래스터 엔트리로 표현된다(SS 래스터 엔트리는 GSCN 값으로 표현됨). 상술 한 예와 이러한 예의 차이는 SS 래스터 엔트리가 (예를 들어, 하향 선택(down selection)에서 단계 크기를 사용 함으로써) GSCN 값으로부터 하향 선택될 수 있고, 인디케이션에서의 입도가 더 클 수 있다는 것이다(예를 들어, 단계 크기는 1보다 큼). 이러한 접근 방식에 대한 예시는 도 20에 도시되어 있다. 또 다른 접근 방식에서, 주어진 NR-U 대역에 대해, 제2 SS/PBCH 블록의 위치의 인디케이션은 (예를 들어, 상대 주파수 위치를 나타내는) 제1 SS/PBCH 블록의 주파수 위치에 대한 오프셋으로서 표현될 수 있으며, 여기서 오프 셋은 양수 또는 음수일 수 있고, 최소 반송파 대역폭을 갖는 반송파의 수로 표현된다. 이러한 접근 방식에 대한 예시는 도 20에 도시되어 있다. 또 다른 접근 방식에서, 주어진 NR-U 대역에 대해, 모든 SS 래스터 엔트리의 세트를 S_raster로서 나타내며, 여 기서 예를 들어 래스터 엔트리는 GSCN 값으로 표현될 수 있고, 그 후 제2 SS/PBCH 블록의 위치의 인디케이션은 S_raster의 크기와 동일한 비트 폭을 갖는 비트맵으로서 표현될 수 있으며, 여기서 1의 값을 취하는 비트는 상 응하는 SS 래스터에서 셀 정의하는 SS/PBCH 블록을 나타내는 것에 상응한다. 이러한 접근 방식에 대한 예시는 도 21에 도시되어 있다. 도 21은 본 개시의 실시예에 따른 SS/PBCH 블록의 위치의 다른 예시적인 인디케이션을 예시한다. 도 21에 도시된 SS/PBCH 블록의 위치 인디케이션의 실시예는 단지 예시를 위한 것이다. 도 21에 도시된 하나 이상 의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급 된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용된다. 또 다른 접근 방식에서, 주어진 NR-U 대역에 대해, 제2 SS/PBCH 블록의 위치의 인디케이션은 최소 반송파 대역 폭을 갖는 반송파의 수와 동일한 크기의 비트 폭을 갖는 비트맵으로서 표현될 수 있으며, 여기서 1의 값을 취하 는 비트는 상응하는 반송파에서 셀 정의하는 SS/PBCH 블록을 나타내는 것에 상응한다. 이러한 접근 방식에 대한 예시는 도 21에 도시되어 있다. 또 다른 접근 방식에서, 주어진 NR-U 대역에 대해, 제2 SS/PBCH 블록이 존재하지 않는 주파수 위치 범위의 인디 케이션은 GSCN 값으로 표현될 수 있다. 일례에서, 범위는 기준 주파수 위치로서 제1 SS/PBCH 블록의 GSCN을 사 용하여 정의되고, PBCH 페이로드에서의 하나의 코드포인트는 기준 주파수 위치와 비교하여 주파수 위치 범위의 하한(lower bound) 및 상한(upper bound)을 모두 나타내며, 여기서 하한 및 상한은 모두 GSCN 값으로 표현된다. 이러한 접근 방식에 대한 예시는 도 22에 도시되어 있다. 도 22는 본 개시의 실시예에 따른 SS/PBCH 블록의 위치의 또 다른 예시적인 인디케이션을 예시한다. 도 22에 도시된 SS/PBCH의 위치 인디케이션의 실시예는 단지 예시를 위한 것이다. 도 22에 도시된 하나 이상 의 구성 요소는 언급된 기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급 된 기능을 수행하기 위한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용된다. 또 다른 접근 방식에서, 주어진 NR-U 대역에 대해, 제2 SS/PBCH 블록이 존재하지 않는 주파수 위치 범위의 인디 케이션은 SS 래스터 엔트리로 표현될 수 있다. 일례에서, 범위는 기준 주파수 위치로서 제1 SS/PBCH 블록의 GSCN을 사용하여 정의되고, PBCH 페이로드에서의 하나의 코드포인트는 기준 주파수 위치와 비교하여 주파수 위 치 범위의 하한 및 상한을 모두 나타내며, 여기서 하한 및 상한은 SS 레이터 단계 크기의 배수로 표현된다(예를 들어, 단계 크기는 GSCN 값의 수에 의해 정의됨). 이러한 접근 방식에 대한 예시는 도 22에 도시되어 있다. 일 실시예에서, 제1 SS/PBCH 블록은 SS 레이터 상에 위치되지 않을 수 있고, 제2 SS/PBCH 블록은 셀 정의하는 것일 수 있으며(예를 들어, Type0-PDCCH CSS 세트에 대한 CORESET이 존재함), 제2 SS/PBCH 블록이 위치되는 주 파수 위치 및/또는 제2 SS/PBCH 블록이 나가지 않는 주파수 위치 범위의 인디케이션은 PBCH 페이로드에 의한 것 이다. 제1 SS/PBCH 블록이 셀 정의하는 것이 아닐 때(예를 들어, Type0-PDCCH CSS 세트에 대한 CORESET이 존재 하지 않음), PBCH 페이로드에서의 CORESET 설정 및/또는 연관된 CSS 세트 설정과 관련된 필드는 제2 SS/PBCH 블 록이 위치되는지 여부/장소를 나타내기 위해 이용될 수 있다. 이러한 접근 방식에서, 다음의 접근 방식 중 적어도 하나가 지원될 수 있으며, 여러 접근 방식이 지원되는 경우 에는 PBCH 페이로드에서 상이한 코드포인트를 사용하여 설정할 수 있다. 하나의 접근 방식에서, 주어진 NR-U 대역에 대해, 모든 SS 래스터 엔트리의 세트를 S_raster로서 나타내며, 여 기서 예를 들어 래스터 엔트리는 GSCN 값으로 표현될 수 있고, 그 후, 제2 SS/PBCH 블록의 위치의 인디케이션은 (예를 들어, 절대 주파수 위치를 나타내는) 세트 S_raster 내에서 하나의 값으로서 표현될 수 있다. 일례에서, 나타내어진 제2 SS/PBCH 블록은 제1 SS/PBCH 블록과 비교하여 주파수 도메인에서 가장 가까운 셀 정의하는 SS/PBCH 블록이다. 이러한 접근 방식에 대한 예시는 도 20에 도시되어 있다. 제1 SS/PBCH 블록의 주파수 위치는 SS 래스터 엔트리가 아닐 수 있음을 주목한다. 다른 접근 방식에서, 주어진 NR-U 대역에 대해, NR-U 대역에 포함된 모든 가능한 GSCN 값의 세트를 S_GSCN으로 나타낸 다음, 제2 SS/PBCH 블록의 위치의 인디케이션은 (예를 들어, 절대 주파수 위치를 나타내는) 세트 S_GSCN 내에서 하나의 값으로서 표현될 수 있다. 일례에서, 나타내어진 제2 SS/PBCH 블록은 제1 SS/PBCH 블록과 비교하 여 주파수 도메인에서 가장 가까운 셀 정의하는 SS/PBCH 블록이다. 이러한 접근 방식에 대한 예시는 도 20에 도 시되어 있다. 제1 SS/PBCH 블록의 주파수 위치는 SS 래스터 엔트리가 아닐 수 있음을 주목한다.또 다른 접근 방식에서, 주어진 NR-U 대역에 대해, 제2 SS/PBCH 블록의 위치의 인디케이션은 (예를 들어, 절대 주파수 위치를 나타내는) 반송파의 인덱스로서 표현될 수 있다. 일례에서, 나타내어진 제2 SS/PBCH 블록은 제1 SS/PBCH 블록과 비교하여 주파수 도메인에서 가장 가까운 셀 정의하는 SS/PBCH 블록이다. 다른 예에서, 최소 반 송파 대역폭을 가진 모든 반송파는 단일 SS 래스터 엔트리만을 가진 다음, 반송파의 인덱스의 인디케이션은 해 당 반송파의 단일 SS 래스터 엔트리의 인디케이션과 동일하다. 이러한 접근 방식에 대한 예시는 도 20에 도시되 어 있다. 제1 SS/PBCH 블록의 주파수 위치는 SS 래스터 엔트리가 아닐 수 있음을 주목한다. 또 다른 접근 방식에서, 주어진 NR-U 대역에 대해, 제2 SS/PBCH 블록의 위치의 인디케이션은 (예를 들어, 상대 주파수 위치를 나타내는) 제1 SS/PBCH 블록의 주파수 위치에 대한 오프셋으로서 표현될 수 있으며, 여기서 오프 셋은 양수 또는 음수일 수 있고, GSCN 값으로 표현된다. 이러한 접근 방식에 대한 예시는 도 20에 도시되어 있 다. 제1 SS/PBCH 블록의 주파수 위치는 SS 래스터 엔트리가 아닐 수 있음을 주목한다. 또 다른 접근 방식에서, 주어진 NR-U 대역에 대해, 제2 SS/PBCH 블록의 위치의 인디케이션은 (예를 들어, 상대 주파수 위치를 나타내는) 제1 SS/PBCH 블록의 주파수 위치에 대한 오프셋으로서 표현될 수 있으며, 여기서 오프 셋은 양수 또는 음수일 수 있고, SS 래스터 엔트리로 표현된다(SS 래스터 엔트리는 GSCN 값으로 표현됨). 상술 한 예와 이러한 예의 차이는 SS 래스터 엔트리가 (예를 들어, 하향 선택에서 단계 크기를 사용함으로써) GSCN 값으로부터 하향 선택될 수 있고, 인디케이션에서의 입도가 더 클 수 있다는 것이다(예를 들어, 단계 크기는 1 보다 큼). 이러한 접근 방식에 대한 예시는 도 20에 도시되어 있다. 제1 SS/PBCH 블록의 주파수 위치는 SS 래스 터 엔트리가 아닐 수 있음을 주목한다. 또 다른 접근 방식에서, 주어진 NR-U 대역에 대해, 제2 SS/PBCH 블록의 위치의 인디케이션은 (예를 들어, 상대 주파수 위치를 나타내는) 제1 SS/PBCH 블록의 주파수 위치에 대한 오프셋으로서 표현될 수 있으며, 여기서 오프 셋은 양수 또는 음수일 수 있고, 최소 반송파 대역폭을 갖는 반송파의 수로 표현된다. 이러한 접근 방식에 대한 예시는 도 20에 도시되어 있다. 제1 SS/PBCH 블록의 주파수 위치는 SS 래스터 엔트리가 아닐 수 있음을 주목한 다. 또 다른 접근 방식에서, 주어진 NR-U 대역에 대해, 모든 SS 래스터 엔트리의 세트를 S_raster로서 나타내며, 여 기서 예를 들어 래스터 엔트리는 GSCN 값으로 표현될 수 있고, 그 후 제2 SS/PBCH 블록의 위치의 인디케이션은 S_raster의 크기와 동일한 비트 폭을 갖는 비트맵으로서 표현될 수 있으며, 여기서 1의 값을 취하는 비트는 상 응하는 SS 래스터에서 셀 정의하는 SS/PBCH 블록을 나타내는 것에 상응한다. 이러한 접근 방식에 대한 예시는 도 21에 도시되어 있다. 제1 SS/PBCH 블록의 주파수 위치는 SS 래스터 엔트리가 아닐 수 있음을 주목한다. 또 다른 접근 방식에서, 주어진 NR-U 대역에 대해, 제2 SS/PBCH 블록의 위치의 인디케이션은 최소 반송파 대역 폭을 갖는 반송파의 수와 동일한 크기의 비트 폭을 갖는 비트맵으로서 표현될 수 있으며, 여기서 1의 값을 취하 는 비트는 상응하는 반송파에서 셀 정의하는 SS/PBCH 블록을 나타내는 것에 상응한다. 이러한 접근 방식에 대한 예시는 도 21에 도시되어 있다. 제1 SS/PBCH 블록의 주파수 위치는 SS 래스터 엔트리가 아닐 수 있음을 주목한 다. 또 다른 접근 방식에서, 주어진 NR-U 대역에 대해, 제2 SS/PBCH 블록이 존재하지 않는 주파수 위치 범위의 인디 케이션은 GSCN 값으로 표현될 수 있다. 일례에서, 범위는 기준 주파수 위치로서 제1 SS/PBCH 블록의 GSCN을 사 용하여 정의되고, PBCH 페이로드에서의 하나의 코드포인트는 기준 주파수 위치와 비교하여 주파수 위치 범위의 하한(lower bound) 및 상한(upper bound)을 모두 나타내며, 여기서 하한 및 상한은 모두 GSCN 값으로 표현된다. 이러한 접근 방식에 대한 예시는 도 22에 도시되어 있다. 제1 SS/PBCH 블록의 주파수 위치는 SS 래스터 엔트리 가 아닐 수 있음을 주목한다. 또 다른 접근 방식에서, 주어진 NR-U 대역에 대해, 제2 SS/PBCH 블록이 존재하지 않는 주파수 위치 범위의 인디 케이션은 SS 래스터 엔트리로 표현될 수 있다. 일례에서, 범위는 기준 주파수 위치로서 제1 SS/PBCH 블록의 GSCN을 사용하여 정의되고, PBCH 페이로드에서의 하나의 코드포인트는 기준 주파수 위치와 비교하여 주파수 위 치 범위의 하한 및 상한을 모두 나타내며, 여기서 하한 및 상한은 SS 레이터 단계 크기의 배수로 표현된다(예를 들어, 단계 크기는 GSCN 값의 수에 의해 정의됨). 이러한 접근 방식에 대한 예시는 도 22에 도시되어 있다. 제1 SS/PBCH 블록의 주파수 위치는 SS 래스터 엔트리가 아닐 수 있음을 주목한다. 도 23은, 사용자 장치(UE)(예를 들어, 도 1에 도시된 바와 같은 111-116)에 의해 수행될 수 있는 바와 같이, 본 개시의 실시예에 따른 디스커버리 신호 및 채널에 대한 공통 검색 공간을 위한 방법의 예를 예시한다. 도 23에 도시된 방법의 실시예는 단지 예시를 위한 것이다. 도 23에 도시된 하나 이상의 구성 요소는 언급된기능을 수행하도록 구성된 특수 회로로 구현될 수 있거나 하나 이상의 구성 요소는 언급된 기능을 수행하기 위 한 명령어를 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 다른 실시예는 본 개시의 범위를 벗어나지 않고 사용된다. 도 23에 도시된 바와 같이, 방법은 단계에서 시작한다. 단계에서, UE는 제1 다운링크 채널을 통해 기지국(BS)으로부터 동기화 신호 및 물리적 브로드캐스트 채널 (SS/PBCH) 블록을 수신한다. 후속하여, UE는 단계에서 수신된 SS/PBCH 블록이 위치되는 송신 윈도우를 결정한다. 후속하여, UE는 단계에서 수신된 SS/PBCH 블록을 기반으로 Type0 물리적 다운링크 제어 채널(Type0- PDCCH) 공통 검색 공간(CSS)에 대한 제어 자원 세트(CORESET)가 존재하는지를 결정한다. 일 실시예에서, Type0-PDCCH CSS를 포함하는 슬롯의 그룹 중 하나의 슬롯은 송신 윈도우 내부 또는 송신 윈도우 외부에 위치된다. 후속하여, UE는 단계에서 송신 윈도우 내의 후보 SS/PBCH 블록의 QCL(quasi-co-location) 가정을 위한 파라미터를 결정한다. 일 실시예에서, QCL 가정을 위한 파라미터는 BS로부터 수신된 SS/PBCH 블록에 의해 설정되고, 파라미터의 값은 {1, 2, 4, 8}로부터 결정된다. 후속하여, UE는 단계에서 QCL 가정에 대해 결정된 파라미터를 기반으로 송신 윈도우 내에서 QCL된 후보 SS/PBCH 블록의 그룹을 결정한다. 그 다음, UE는 단계에서 Type0-PDCCH CSS를 포함하는 슬롯의 그룹을 결정하며, 여기서 슬롯의 그룹의 각 각의 슬롯은 QCL된 후보 SS/PBCH 블록의 그룹 내의 후보 SS/PBCH 블록에 상응한다. 마지막으로, UE는 단계에서 제2 다운링크 채널을 통해 BS로부터 Type0-PDCCH CSS를 포함하는 결정된 슬롯 의 그룹에 기초하여 적어도 하나의 Type0-PDCCH를 수신한다. 일 실시예에서, UE는 Type0-PDCCH CSS를 포함하는 슬롯의 그룹의 2개의 슬롯을 식별하고, 2개의 슬롯은 시간 도 메인에서 연속적이며, 2개의 슬롯의 각각은 동일한 후보 SS/PBCH 블록에 각각 상응한다. 일 실시예에서, 송신 윈도우 내의 동일한 후보 SS/PBCH 블록의 인덱스는 후보 SS/PBCH 블록의 부반송파 간격 (SCS)에 대해 {0, 1, ..., 9}로부터 15 kHz로서 결정되고; 송신 윈도우 내에서 동일한 후보 SS/PBCH 블록의 인 덱스는 후보 SS/PBCH 블록의 SCS에 대해 {0, 1, ..., 19}로부터 30kHz로서 결정된다. 일 실시예에서, 2개의 슬롯 중 제1 슬롯의 인덱스는 BS로부터 수신된 SS/PBCH 블록에 의해 설정되는 파라미터 M 에 기초하여 결정되고, 파라미터 M의 값은 {1/2, 1, 2}로부터 결정되고, 파라미터 M의 값에 대한 제한은 QCL 가 정에 대해 설정된 파라미터의 값을 기반으로 결정된다. 이러한 실시예에서, QCL 가정에 대한 파라미터의 값이 1로서 설정될 때 파라미터 M의 값에 대한 제한은 2로서 설정될 것으로 예상되지 않는다. 본 개시가 예시적인 실시예로 설명되었지만, 다양한 변경 및 수정이 통상의 기술자에게 제시될 수 있다. 본 개 시는 첨부된 청구항의 범주 내에 속하는 이러한 변경 및 수정을 포함하는 것으로 의도된다. 본 출원에서의 설명은 임의의 특정 요소, 단계 또는 기능이 청구 범위에 포함되어야 하는 필수 요소임을 암시하 는 것으로 해석되지 않아야 한다. 특허된 주제(patented subject matter)의 범위는 청구항에 의해서만 정의된다. 더욱이, 어떠한 청구항도 정확한 단어 \"위한 수단(means for)\" 다음에 분사(participle)가 따르지 않 으면 35 U.S.C.§ 112(f)를 행사하도록 의도되지 않는다.도면 도면1 도면2 도면3 도면4 도면5 도면6 도면7 도면8 도면9 도면10 도면11a 도면11b 도면12 도면13a 도면13b 도면14a 도면14b 도면14c 도면15a 도면15b 도면16 도면17 도면18 도면19 도면20 도면21 도면22 도면23"}
{"patent_id": "10-2021-7012190", "section": "도면", "subsection": "도면설명", "item": 1, "content": "본 개시 및 그 이점에 대한 더욱 완전한 이해를 위해, 동일한 도면 부호가 동일한 부분을 나타내는 첨부된 도면 과 연관하여 취해진 다음의 설명에 대한 참조가 이제 이루어진다. 도 1은 본 개시의 실시예에 따른 예시적인 무선 네트워크를 도시한다. 도 2는 본 개시의 실시예에 따른 예시적인 gNB를 도시한다. 도 3은 본 개시의 실시예에 따른 예시적인 UE를 도시한다. 도 4는 본 개시의 실시예에 따른 OFDM을 사용하는 예시적인 송신기 구조를 도시한다.도 5는 본 개시의 실시예에 따른 OFDM을 사용하는 예시적인 수신기 구조를 도시한다. 도 6은 본 개시의 실시예에 따른 DCI 포맷에 대한 예시적인 인코딩 프로세스를 도시한다. 도 7은 본 개시의 실시예에 따른 UE와 함께 사용하기 위한 DCI 포맷에 대한 예시적인 디코딩 프로세스를 도시한 다. 도 8은 본 개시의 실시예에 따른 LAA에서의 LBT(listen-before-talk) 기반 채널 액세스 절차에 대한 예시적인 흐름도를 도시한다. 도 9는 본 개시의 실시예에 따라 설정된 예시적인 Type0-PDCCH CSS를 도시한다. 도 10은 본 개시의 실시예에 따라 설정된 예시적인 Type0-PDCCH CSS를 도시한다. 도 11a는 본 개시의 실시예에 따라 설정된 예시적인 Type0-PDCCH CSS를 도시한다. 도 11b는 본 개시의 실시예에 따라 설정된 다른 예시적인 Type0-PDCCH CSS를 도시한다. 도 12는 본 개시의 실시예에 따라 설정된 예시적인 Type0-PDCCH CSS를 도시한다. 도 13a는 본 개시의 실시예에 따라 설정된 예시적인 Type0-PDCCH CSS를 도시한다. 도 13b는 본 개시의 실시예에 따라 설정된 예시적인 Type0-PDCCH CSS를 도시한다. 도 14a는 본 개시의 실시예에 따른 랩 어라운드(wrapping around) 후의 예시적인 Type0-PDCCH 공통 검색 공간을 도시한다. 도 14b는 본 개시의 실시예에 따른 랩 어라운드 후의 예시적인 Type0-PDCCH 공통 검색 공간을 도시한다. 도 14c는 본 개시의 실시예에 따른 비면허 스펙트럼(unlicensed spectrum) 상에서 Type0-PDCCH를 모니터링하기 위한 예시적인 UE 절차를 도시한다. 도 15a는 본 개시의 실시예에 따른 랩 어라운드된 모듈로 값(wrapped-around modulo value) 뿐만 아니라 Type0-PDCCH CSS의 설정에 기초한 Type0A/2-PDCCH CSS의 예시적인 설정을 도시한다. 도 15b는 본 개시의 실시예에 따른 비면허 스펙트럼 상에서 TypeX-PDCCH를 모니터링하기 위한 예시적인 UE 절차 를 도시한다. 도 16은 본 개시의 실시예에 따른 짧은 페이징 메시지만을 갖는 예시적인 Type2-PDCCH CSS를 도시한다. 도 17은 본 개시의 실시예에 따른 DSCH 송신 윈도우에서 CSS를 모니터링하는 예시적인 UE 절차를 도시한다. 도 18은 본 개시의 실시예에 따른 예시적인 PDCCH 후보 모니터링을 도시한다. 도 19는 본 개시의 실시예에 따른 다른 예시적인 PDCCH 후보 모니터링을 도시한다. 도 20은 본 개시의 실시예에 따른 SS/PBCH 블록의 위치의 예시적인 인디케이션(indication)을 도시한다. 도 21은 본 개시의 실시예에 따른 SS/PBCH 블록의 위치의 다른 예시적인 인디케이션을 예시한다. 도 22는 본 개시의 실시예에 따른 SS/PBCH 블록의 위치의 또 다른 예시적인 인디케이션을 도시한다. 도 23은 본 개시의 실시예에 따른 디스커버리 신호 및 채널에 대한 예시적인 공통 검색 공간을 도시한다."}
