{
    "top": "mkTop",
    "mkTop": {
        "typedefs": {
            "test1::Bar_st": [
                {
                    "var": "f.rgb",
                    "type": "test1::Colors_e",
                    "width": 6,
                    "min": 32,
                    "max": 37
                },
                {
                    "var": "f.b",
                    "type": "Bit#(numeric type a)",
                    "width": 8,
                    "min": 24,
                    "max": 31
                },
                {
                    "var": "a",
                    "type": "Bit#(numeric type a)",
                    "width": 10,
                    "min": 14,
                    "max": 23
                },
                {
                    "var": "t.rgb",
                    "type": "test1::Colors_e",
                    "width": 6,
                    "min": 8,
                    "max": 13
                },
                {
                    "var": "t.b",
                    "type": "Bit#(numeric type a)",
                    "width": 8,
                    "min": 0,
                    "max": 7
                }
            ],
            "Clock": [],
            "Bool": [
                {
                    "var": "",
                    "type": "Bool",
                    "width": 1,
                    "min": 0,
                    "max": 0
                }
            ],
            "Bit#(32)": [
                {
                    "var": "",
                    "type": "Bit#(numeric type a)",
                    "width": 32,
                    "min": 0,
                    "max": 31
                }
            ],
            "test1::Foo_st": [
                {
                    "var": "rgb",
                    "type": "test1::Colors_e",
                    "width": 6,
                    "min": 8,
                    "max": 13
                },
                {
                    "var": "b",
                    "type": "Bit#(numeric type a)",
                    "width": 8,
                    "min": 0,
                    "max": 7
                }
            ],
            "test1::BitLarge": [
                {
                    "var": "fifty",
                    "type": "Bit#(numeric type a)",
                    "width": 50,
                    "min": 99,
                    "max": 148
                },
                {
                    "var": "nn",
                    "type": "Bit#(numeric type a)",
                    "width": 99,
                    "min": 0,
                    "max": 98
                }
            ],
            "Reset": [],
            "Bit#(4)": [
                {
                    "var": "",
                    "type": "Bit#(numeric type a)",
                    "width": 4,
                    "min": 0,
                    "max": 3
                }
            ],
            "test1::Colors_e": [
                {
                    "name": "Red",
                    "value": 1
                },
                {
                    "name": "Blue",
                    "value": 20
                },
                {
                    "name": "Green",
                    "value": 21
                },
                {
                    "name": "Black",
                    "value": 40
                }
            ]
        },
        "blocks": {
            "rb": {
                "type": "RegA",
                "ports": [
                    {
                        "var": "CLK",
                        "type": "Clock"
                    },
                    {
                        "var": "RST",
                        "type": "Reset"
                    },
                    {
                        "var": "D_IN",
                        "type": "test1::Foo_st"
                    },
                    {
                        "var": "EN",
                        "type": "Bool"
                    },
                    {
                        "var": "Q_OUT",
                        "type": "test1::Foo_st"
                    }
                ]
            },
            "llarge": {
                "type": "RegA",
                "ports": [
                    {
                        "var": "CLK",
                        "type": "Clock"
                    },
                    {
                        "var": "RST",
                        "type": "Reset"
                    },
                    {
                        "var": "D_IN",
                        "type": "test1::BitLarge"
                    },
                    {
                        "var": "EN",
                        "type": "Bool"
                    },
                    {
                        "var": "Q_OUT",
                        "type": "test1::BitLarge"
                    }
                ]
            },
            "aa_bar_ax": {
                "type": "RegA",
                "ports": [
                    {
                        "var": "CLK",
                        "type": "Clock"
                    },
                    {
                        "var": "RST",
                        "type": "Reset"
                    },
                    {
                        "var": "D_IN",
                        "type": "test1::Bar_st"
                    },
                    {
                        "var": "EN",
                        "type": "Bool"
                    },
                    {
                        "var": "Q_OUT",
                        "type": "test1::Bar_st"
                    }
                ]
            },
            "aa_inst_a": {
                "type": "mkA",
                "ports": [
                    {
                        "var": "CLK",
                        "type": "Clock"
                    },
                    {
                        "var": "RST_N",
                        "type": "Reset"
                    },
                    {
                        "var": "in_x",
                        "type": "Bit#(32)"
                    },
                    {
                        "var": "in_b",
                        "type": "test1::Bar_st"
                    },
                    {
                        "var": "EN_in",
                        "type": "Bool"
                    },
                    {
                        "var": "RDY_in",
                        "type": "Bool"
                    },
                    {
                        "var": "out",
                        "type": "test1::Foo_st"
                    },
                    {
                        "var": "RDY_out",
                        "type": "Bool"
                    }
                ]
            },
            "aa_ff": {
                "type": "FIFO2",
                "ports": [
                    {
                        "var": "RST",
                        "type": "Reset"
                    },
                    {
                        "var": "CLK",
                        "type": "Clock"
                    },
                    {
                        "var": "D_IN",
                        "type": "test1::Foo_st"
                    },
                    {
                        "var": "ENQ",
                        "type": "Bool"
                    },
                    {
                        "var": "FULL_N",
                        "type": "Bool"
                    },
                    {
                        "var": "DEQ",
                        "type": "Bool"
                    },
                    {
                        "var": "EMPTY_N",
                        "type": "Bool"
                    },
                    {
                        "var": "D_OUT",
                        "type": "test1::Foo_st"
                    },
                    {
                        "var": "CLR",
                        "type": "Bool"
                    }
                ]
            },
            "ab_bar_ax": {
                "type": "RegA",
                "ports": [
                    {
                        "var": "CLK",
                        "type": "Clock"
                    },
                    {
                        "var": "RST",
                        "type": "Reset"
                    },
                    {
                        "var": "D_IN",
                        "type": "test1::Bar_st"
                    },
                    {
                        "var": "EN",
                        "type": "Bool"
                    },
                    {
                        "var": "Q_OUT",
                        "type": "test1::Bar_st"
                    }
                ]
            },
            "ab_inst_a": {
                "type": "mkA",
                "ports": [
                    {
                        "var": "CLK",
                        "type": "Clock"
                    },
                    {
                        "var": "RST_N",
                        "type": "Reset"
                    },
                    {
                        "var": "in_x",
                        "type": "Bit#(32)"
                    },
                    {
                        "var": "in_b",
                        "type": "test1::Bar_st"
                    },
                    {
                        "var": "EN_in",
                        "type": "Bool"
                    },
                    {
                        "var": "RDY_in",
                        "type": "Bool"
                    },
                    {
                        "var": "out",
                        "type": "test1::Foo_st"
                    },
                    {
                        "var": "RDY_out",
                        "type": "Bool"
                    }
                ]
            },
            "ab_ff": {
                "type": "FIFO2",
                "ports": [
                    {
                        "var": "RST",
                        "type": "Reset"
                    },
                    {
                        "var": "CLK",
                        "type": "Clock"
                    },
                    {
                        "var": "D_IN",
                        "type": "test1::Foo_st"
                    },
                    {
                        "var": "ENQ",
                        "type": "Bool"
                    },
                    {
                        "var": "FULL_N",
                        "type": "Bool"
                    },
                    {
                        "var": "DEQ",
                        "type": "Bool"
                    },
                    {
                        "var": "EMPTY_N",
                        "type": "Bool"
                    },
                    {
                        "var": "D_OUT",
                        "type": "test1::Foo_st"
                    },
                    {
                        "var": "CLR",
                        "type": "Bool"
                    }
                ]
            },
            "ac": {
                "type": "mkA",
                "ports": [
                    {
                        "var": "CLK",
                        "type": "Clock"
                    },
                    {
                        "var": "RST_N",
                        "type": "Reset"
                    },
                    {
                        "var": "in_x",
                        "type": "Bit#(32)"
                    },
                    {
                        "var": "in_b",
                        "type": "test1::Bar_st"
                    },
                    {
                        "var": "EN_in",
                        "type": "Bool"
                    },
                    {
                        "var": "RDY_in",
                        "type": "Bool"
                    },
                    {
                        "var": "out",
                        "type": "test1::Foo_st"
                    },
                    {
                        "var": "RDY_out",
                        "type": "Bool"
                    }
                ]
            },
            "fsm_start_reg": {
                "type": "RegN",
                "ports": [
                    {
                        "var": "CLK",
                        "type": "Clock"
                    },
                    {
                        "var": "RST",
                        "type": "Reset"
                    },
                    {
                        "var": "D_IN",
                        "type": "Bool"
                    },
                    {
                        "var": "EN",
                        "type": "Bool"
                    },
                    {
                        "var": "Q_OUT",
                        "type": "Bool"
                    }
                ]
            },
            "fsm_start_wire": {
                "type": "RWire",
                "ports": [
                    {
                        "var": "WVAL",
                        "type": "Bool"
                    },
                    {
                        "var": "WSET",
                        "type": "Bool"
                    },
                    {
                        "var": "WGET",
                        "type": "Bool"
                    },
                    {
                        "var": "WHAS",
                        "type": "Bool"
                    }
                ]
            },
            "fsm_start_reg_1": {
                "type": "RegN",
                "ports": [
                    {
                        "var": "CLK",
                        "type": "Clock"
                    },
                    {
                        "var": "RST",
                        "type": "Reset"
                    },
                    {
                        "var": "D_IN",
                        "type": "Bool"
                    },
                    {
                        "var": "EN",
                        "type": "Bool"
                    },
                    {
                        "var": "Q_OUT",
                        "type": "Bool"
                    }
                ]
            },
            "fsm_start_reg_2": {
                "type": "RWire",
                "ports": [
                    {
                        "var": "WVAL",
                        "type": "Bool"
                    },
                    {
                        "var": "WSET",
                        "type": "Bool"
                    },
                    {
                        "var": "WGET",
                        "type": "Bool"
                    },
                    {
                        "var": "WHAS",
                        "type": "Bool"
                    }
                ]
            },
            "fsm_abort": {
                "type": "RWire",
                "ports": [
                    {
                        "var": "WVAL",
                        "type": "Bool"
                    },
                    {
                        "var": "WSET",
                        "type": "Bool"
                    },
                    {
                        "var": "WGET",
                        "type": "Bool"
                    },
                    {
                        "var": "WHAS",
                        "type": "Bool"
                    }
                ]
            },
            "fsm_state_mkFSMstate": {
                "type": "ConfigRegN",
                "ports": [
                    {
                        "var": "CLK",
                        "type": "Clock"
                    },
                    {
                        "var": "RST",
                        "type": "Reset"
                    },
                    {
                        "var": "D_IN",
                        "type": "Bit#(4)"
                    },
                    {
                        "var": "EN",
                        "type": "Bool"
                    },
                    {
                        "var": "Q_OUT",
                        "type": "Bit#(4)"
                    }
                ]
            },
            "fsm_state_set_pw": {
                "type": "RWire0",
                "ports": [
                    {
                        "var": "WSET",
                        "type": "Bool"
                    },
                    {
                        "var": "WHAS",
                        "type": "Bool"
                    }
                ]
            },
            "fsm_state_overlap_pw": {
                "type": "RWire0",
                "ports": [
                    {
                        "var": "WSET",
                        "type": "Bool"
                    },
                    {
                        "var": "WHAS",
                        "type": "Bool"
                    }
                ]
            },
            "fsm_state_fired": {
                "type": "RegN",
                "ports": [
                    {
                        "var": "CLK",
                        "type": "Clock"
                    },
                    {
                        "var": "RST",
                        "type": "Reset"
                    },
                    {
                        "var": "D_IN",
                        "type": "Bool"
                    },
                    {
                        "var": "EN",
                        "type": "Bool"
                    },
                    {
                        "var": "Q_OUT",
                        "type": "Bool"
                    }
                ]
            },
            "fsm_state_fired_1": {
                "type": "RWire",
                "ports": [
                    {
                        "var": "WVAL",
                        "type": "Bool"
                    },
                    {
                        "var": "WSET",
                        "type": "Bool"
                    },
                    {
                        "var": "WGET",
                        "type": "Bool"
                    },
                    {
                        "var": "WHAS",
                        "type": "Bool"
                    }
                ]
            },
            "fsm_state_can_overlap": {
                "type": "RegN",
                "ports": [
                    {
                        "var": "CLK",
                        "type": "Clock"
                    },
                    {
                        "var": "RST",
                        "type": "Reset"
                    },
                    {
                        "var": "D_IN",
                        "type": "Bool"
                    },
                    {
                        "var": "EN",
                        "type": "Bool"
                    },
                    {
                        "var": "Q_OUT",
                        "type": "Bool"
                    }
                ]
            }
        }
    },
    "mkA": {
        "typedefs": {
            "test1::Bar_st": [
                {
                    "var": "f.rgb",
                    "type": "test1::Colors_e",
                    "width": 6,
                    "min": 32,
                    "max": 37
                },
                {
                    "var": "f.b",
                    "type": "Bit#(numeric type a)",
                    "width": 8,
                    "min": 24,
                    "max": 31
                },
                {
                    "var": "a",
                    "type": "Bit#(numeric type a)",
                    "width": 10,
                    "min": 14,
                    "max": 23
                },
                {
                    "var": "t.rgb",
                    "type": "test1::Colors_e",
                    "width": 6,
                    "min": 8,
                    "max": 13
                },
                {
                    "var": "t.b",
                    "type": "Bit#(numeric type a)",
                    "width": 8,
                    "min": 0,
                    "max": 7
                }
            ],
            "Clock": [],
            "Bool": [
                {
                    "var": "",
                    "type": "Bool",
                    "width": 1,
                    "min": 0,
                    "max": 0
                }
            ],
            "Reset": [],
            "test1::Colors_e": [
                {
                    "name": "Red",
                    "value": 1
                },
                {
                    "name": "Blue",
                    "value": 20
                },
                {
                    "name": "Green",
                    "value": 21
                },
                {
                    "name": "Black",
                    "value": 40
                }
            ]
        },
        "blocks": {
            "rb": {
                "type": "RegA",
                "ports": [
                    {
                        "var": "CLK",
                        "type": "Clock"
                    },
                    {
                        "var": "RST",
                        "type": "Reset"
                    },
                    {
                        "var": "D_IN",
                        "type": "test1::Bar_st"
                    },
                    {
                        "var": "EN",
                        "type": "Bool"
                    },
                    {
                        "var": "Q_OUT",
                        "type": "test1::Bar_st"
                    }
                ]
            }
        }
    }
}