<head>
  <style>
    .log { font-family: "Courier New", Consolas, monospace; font-size: 80%; }
    .test-failed { background-color: #ffaaaa; }
    .test-passed { background-color: #aaffaa; }
  </style>
</head>
<body>
<h3><a href="http://llhd.io/" target="_blank">moore</a></h3>
<pre class="test-passed">
description: Tests imported from yosys
rc: 0 (means success: 1)
should_fail: 0
tags: yosys
incdirs: /tmpfs/src/github/sv-tests/third_party/tools/yosys/tests/asicworld
top_module: 
type: parsing
mode: parsing
files: <a href="../../../../third_party/tools/yosys/tests/asicworld/code_tidbits_fsm_using_always.v.html" target="file-frame">third_party/tools/yosys/tests/asicworld/code_tidbits_fsm_using_always.v</a>
time_elapsed: 0.008s
ram usage: 9584 KB
</pre>
<pre class="log">

moore -I /tmpfs/src/github/sv-tests/third_party/tools/yosys/tests/asicworld -e fsm_using_always <a href="../../../../third_party/tools/yosys/tests/asicworld/code_tidbits_fsm_using_always.v.html" target="file-frame">third_party/tools/yosys/tests/asicworld/code_tidbits_fsm_using_always.v</a>
proc %fsm_using_always.always.255.0 (i1$ %req_0, i1$ %req_1, i3$ %state) -&gt; (i3$ %next_state) {
0:
    br %init
init:
    %state1 = prb i3$ %state
    %req_01 = prb i1$ %req_0
    %req_11 = prb i1$ %req_1
    wait %check, %state, %req_0, %req_1
check:
    %state2 = prb i3$ %state
    %impledge = neq i3 %state1, %state2
    %req_02 = prb i1$ %req_0
    %impledge1 = neq i1 %req_01, %req_02
    %event_or = or i1 %impledge, %impledge1
    %req_12 = prb i1$ %req_1
    %impledge2 = neq i1 %req_11, %req_12
    %event_or1 = or i1 %event_or, %impledge2
    br %event_or1, %init, %event
event:
    %1 = const i3 0
    %2 = const time 0s 1e
    drv i3$ %next_state, %1, %2
    %state3 = prb i3$ %state
    %3 = const i1 0
    %4 = const i3 1
    %5 = eq i3 %state3, %4
    %6 = or i1 %3, %5
    br %6, %7, %case_body
case_exit:
    br %0
case_body:
    %req_03 = prb i1$ %req_0
    %8 = const i1 1
    %9 = eq i1 %req_03, %8
    br %9, %if_false, %if_true
7:
    %10 = const i1 0
    %11 = const i3 2
    %12 = eq i3 %state3, %11
    %13 = or i1 %10, %12
    br %13, %14, %case_body1
if_true:
    %15 = const i3 2
    %16 = const time 0s 1e
    drv i3$ %next_state, %15, %16
    br %if_exit
if_false:
    %req_13 = prb i1$ %req_1
    %17 = const i1 1
    %18 = eq i1 %req_13, %17
    br %18, %if_false1, %if_true1
if_exit:
    br %case_exit
if_true1:
    %19 = const i3 4
    %20 = const time 0s 1e
    drv i3$ %next_state, %19, %20
    br %if_exit1
if_false1:
    %21 = const i3 1
    %22 = const time 0s 1e
    drv i3$ %next_state, %21, %22
    br %if_exit1
if_exit1:
    br %if_exit
case_body1:
    %req_04 = prb i1$ %req_0
    %23 = const i1 1
    %24 = eq i1 %req_04, %23
    br %24, %if_false2, %if_true2
14:
    %25 = const i1 0
    %26 = const i3 4
    %27 = eq i3 %state3, %26
    %28 = or i1 %25, %27
    br %28, %29, %case_body2
if_true2:
    %30 = const i3 2
    %31 = const time 0s 1e
    drv i3$ %next_state, %30, %31
    br %if_exit2
if_false2:
    %32 = const i3 1
    %33 = const time 0s 1e
    drv i3$ %next_state, %32, %33
    br %if_exit2
if_exit2:
    br %case_exit
case_body2:
    %req_14 = prb i1$ %req_1
    %34 = const i1 1
    %35 = eq i1 %req_14, %34
    br %35, %if_false3, %if_true3
29:
    %36 = const i3 1
    %37 = const time 0s 1e
    drv i3$ %next_state, %36, %37
    br %case_exit
if_true3:
    %38 = const i3 4
    %39 = const time 0s 1e
    drv i3$ %next_state, %38, %39
    br %if_exit3
if_false3:
    %40 = const i3 1
    %41 = const time 0s 1e
    drv i3$ %next_state, %40, %41
    br %if_exit3
if_exit3:
    br %case_exit
}

proc %fsm_using_always.always.256.0 (i1$ %clock, i1$ %reset, i3$ %next_state) -&gt; (i3$ %state) {
0:
    br %init
init:
    %clock1 = prb i1$ %clock
    wait %check, %clock
check:
    %clock2 = prb i1$ %clock
    %1 = const i1 0
    %2 = eq i1 %clock1, %1
    %3 = neq i1 %clock2, %1
    %posedge = and i1 %2, %3
    br %posedge, %init, %event
event:
    %reset1 = prb i1$ %reset
    %4 = const i1 1
    %5 = eq i1 %reset1, %4
    br %5, %if_false, %if_true
if_true:
    %6 = const i3 1
    %7 = const i32 1
    drv i3$ %state, %6, %7
    br %if_exit
if_false:
    %next_state1 = prb i3$ %next_state
    %8 = const i32 1
    drv i3$ %state, %next_state1, %8
    br %if_exit
if_exit:
    br %0
}

proc %fsm_using_always.always.257.0 (i1$ %clock, i1$ %reset, i3$ %state) -&gt; (i1$ %gnt_0, i1$ %gnt_1) {
0:
    br %init
init:
    %clock1 = prb i1$ %clock
    wait %check, %clock
check:
    %clock2 = prb i1$ %clock
    %1 = const i1 0
    %2 = eq i1 %clock1, %1
    %3 = neq i1 %clock2, %1
    %posedge = and i1 %2, %3
    br %posedge, %init, %event
event:
    %reset1 = prb i1$ %reset
    %4 = const i1 1
    %5 = eq i1 %reset1, %4
    br %5, %if_false, %if_true
if_true:
    %6 = const i1 0
    %7 = const i32 1
    drv i1$ %gnt_0, %6, %7
    %8 = const i1 0
    %9 = const i32 1
    drv i1$ %gnt_1, %8, %9
    br %if_exit
if_false:
    %state1 = prb i3$ %state
    %10 = const i1 0
    %11 = const i3 1
    %12 = eq i3 %state1, %11
    %13 = or i1 %10, %12
    br %13, %14, %case_body
if_exit:
    br %0
case_exit:
    br %if_exit
case_body:
    %15 = const i1 0
    %16 = const i32 1
    drv i1$ %gnt_0, %15, %16
    %17 = const i1 0
    %18 = const i32 1
    drv i1$ %gnt_1, %17, %18
    br %case_exit
14:
    %19 = const i1 0
    %20 = const i3 2
    %21 = eq i3 %state1, %20
    %22 = or i1 %19, %21
    br %22, %23, %case_body1
case_body1:
    %24 = const i1 1
    %25 = const i32 1
    drv i1$ %gnt_0, %24, %25
    %26 = const i1 0
    %27 = const i32 1
    drv i1$ %gnt_1, %26, %27
    br %case_exit
23:
    %28 = const i1 0
    %29 = const i3 4
    %30 = eq i3 %state1, %29
    %31 = or i1 %28, %30
    br %31, %32, %case_body2
case_body2:
    %33 = const i1 0
    %34 = const i32 1
    drv i1$ %gnt_0, %33, %34
    %35 = const i1 1
    %36 = const i32 1
    drv i1$ %gnt_1, %35, %36
    br %case_exit
32:
    %37 = const i1 0
    %38 = const i32 1
    drv i1$ %gnt_0, %37, %38
    %39 = const i1 0
    %40 = const i32 1
    drv i1$ %gnt_1, %39, %40
    br %case_exit
}

entity @fsm_using_always (i1$ %clock, i1$ %reset, i1$ %req_0, i1$ %req_1) -&gt; (i1$ %gnt_0, i1$ %gnt_1) {
    %0 = const i1 0
    %clock1 = sig i1 %0
    %1 = const i1 0
    %reset1 = sig i1 %1
    %2 = const i1 0
    %req_01 = sig i1 %2
    %3 = const i1 0
    %req_11 = sig i1 %3
    %4 = const i1 0
    %gnt_01 = sig i1 %4
    %5 = const i1 0
    %gnt_11 = sig i1 %5
    %6 = const i3 0
    %state = sig i3 %6
    %7 = const i3 0
    %next_state = sig i3 %7
    inst %fsm_using_always.always.255.0 (i1$ %req_01, i1$ %req_11, i3$ %state) -&gt; (i3$ %next_state)
    inst %fsm_using_always.always.256.0 (i1$ %clock1, i1$ %reset1, i3$ %next_state) -&gt; (i3$ %state)
    inst %fsm_using_always.always.257.0 (i1$ %clock1, i1$ %reset1, i3$ %state) -&gt; (i1$ %gnt_01, i1$ %gnt_11)
    %8 = const i1 0
    %9 = const time 0s
    drv i1$ %gnt_0, %8, %9
    %10 = const i1 0
    %11 = const time 0s
    drv i1$ %gnt_1, %10, %11
}

</pre>
</body>