<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(260,210)" to="(260,220)"/>
    <wire from="(150,250)" to="(160,250)"/>
    <wire from="(110,180)" to="(130,180)"/>
    <wire from="(140,260)" to="(140,300)"/>
    <wire from="(210,260)" to="(210,270)"/>
    <wire from="(50,260)" to="(60,260)"/>
    <wire from="(210,200)" to="(210,230)"/>
    <wire from="(190,300)" to="(210,300)"/>
    <wire from="(130,180)" to="(130,200)"/>
    <wire from="(150,250)" to="(150,290)"/>
    <wire from="(210,290)" to="(220,290)"/>
    <wire from="(130,200)" to="(130,270)"/>
    <wire from="(140,180)" to="(150,180)"/>
    <wire from="(220,180)" to="(230,180)"/>
    <wire from="(210,200)" to="(230,200)"/>
    <wire from="(130,200)" to="(150,200)"/>
    <wire from="(150,240)" to="(150,250)"/>
    <wire from="(140,230)" to="(210,230)"/>
    <wire from="(140,300)" to="(160,300)"/>
    <wire from="(130,270)" to="(130,310)"/>
    <wire from="(60,180)" to="(70,180)"/>
    <wire from="(210,270)" to="(220,270)"/>
    <wire from="(140,160)" to="(220,160)"/>
    <wire from="(60,160)" to="(60,180)"/>
    <wire from="(210,180)" to="(210,200)"/>
    <wire from="(100,210)" to="(100,220)"/>
    <wire from="(210,290)" to="(210,300)"/>
    <wire from="(50,160)" to="(60,160)"/>
    <wire from="(150,240)" to="(290,240)"/>
    <wire from="(140,230)" to="(140,260)"/>
    <wire from="(310,170)" to="(310,280)"/>
    <wire from="(270,180)" to="(290,180)"/>
    <wire from="(50,200)" to="(70,200)"/>
    <wire from="(180,220)" to="(260,220)"/>
    <wire from="(60,160)" to="(140,160)"/>
    <wire from="(60,220)" to="(100,220)"/>
    <wire from="(200,260)" to="(210,260)"/>
    <wire from="(140,260)" to="(160,260)"/>
    <wire from="(190,180)" to="(210,180)"/>
    <wire from="(130,310)" to="(160,310)"/>
    <wire from="(130,270)" to="(160,270)"/>
    <wire from="(290,180)" to="(290,240)"/>
    <wire from="(150,290)" to="(160,290)"/>
    <wire from="(250,280)" to="(310,280)"/>
    <wire from="(100,220)" to="(180,220)"/>
    <wire from="(60,220)" to="(60,260)"/>
    <wire from="(140,160)" to="(140,180)"/>
    <wire from="(220,160)" to="(220,180)"/>
    <wire from="(180,210)" to="(180,220)"/>
    <comp lib="0" loc="(50,260)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="clear"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="1" loc="(200,260)" name="NOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="1" loc="(250,280)" name="OR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="4" loc="(190,180)" name="D Flip-Flop"/>
    <comp lib="0" loc="(50,160)" name="Clock">
      <a name="label" val="clock"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="4" loc="(110,180)" name="D Flip-Flop"/>
    <comp lib="0" loc="(310,170)" name="Pin">
      <a name="facing" val="south"/>
      <a name="output" val="true"/>
      <a name="label" val="output"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="1" loc="(190,300)" name="AND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="0" loc="(50,200)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="input"/>
      <a name="labelloc" val="south"/>
    </comp>
    <comp lib="4" loc="(270,180)" name="D Flip-Flop"/>
  </circuit>
</project>
