
<html>
<head>
  <meta http-equiv="Content-Type" content="text/html;charset=utf-8"/>
  <title>Questa Coverage Report</title>
  <link rel="StyleSheet" media="screen" href="../css/hdl2html.css"/>
</head>
<body id="hdl2html">
  <tt>
<pre>
<a name="1"><q-n>     1  </q-n></a><q-m>---------------------------------------------------------------------------</q-m>
<a name="2"><q-n>     2  </q-n></a><q-m>--</q-m>
<a name="3"><q-n>     3  </q-n></a><q-m>-- Author: Otto Horvath</q-m>
<a name="4"><q-n>     4  </q-n></a><q-m>--</q-m>
<a name="5"><q-n>     5  </q-n></a><q-m>---------------------------------------------------------------------------</q-m>
<a name="6"><q-n>     6  </q-n></a><q-m>--</q-m>
<a name="7"><q-n>     7  </q-n></a><q-m>-- Description: ~ Wrapper for Sink-FIFO component</q-m>
<a name="8"><q-n>     8  </q-n></a><q-m>--</q-m>
<a name="9"><q-n>     9  </q-n></a><q-m>--              ~ The Read side is read by the processor</q-m>
<a name="10"><q-n>     10  </q-n></a><q-m>--</q-m>
<a name="11"><q-n>     11  </q-n></a><q-m>--              ~ The Write side is written by the DUV</q-m>
<a name="12"><q-n>     12  </q-n></a><q-m>--</q-m>
<a name="13"><q-n>     13  </q-n></a><q-m>---------------------------------------------------------------------------</q-m>
<a name="14"><q-n>     14  </q-n></a>
<a name="15"><q-n>     15  </q-n></a><q-w>library</q-w> ieee                    ;
<a name="16"><q-n>     16  </q-n></a><q-w>use</q-w>     ieee.std_logic_1164.<q-w>all</q-w> ;
<a name="17"><q-n>     17  </q-n></a><q-w>use</q-w>     ieee.numeric_std.<q-w>all</q-w>    ;
<a name="18"><q-n>     18  </q-n></a>
<a name="19"><q-n>     19  </q-n></a>
<a name="20"><q-n>     20  </q-n></a><q-m>---------------------------------------------------------------------------</q-m>
<a name="21"><q-n>     21  </q-n></a><q-w>entity</q-w> fifo_snk <q-w>is</q-w>
<a name="22"><q-n>     22  </q-n></a>    <q-w>generic</q-w> (
<a name="23"><q-n>     23  </q-n></a>        DEPTH       :       <q-t>integer</q-w> <q-w>range</q-w> 8 <q-w>to</q-w> 512  :=  8           ;<q-m>-- Depth of the FIFO</q-m>
<a name="24"><q-n>     24  </q-n></a>        DW          :       <q-t>integer</q-w>                 :=  32           <q-m>-- Data width</q-m>
<a name="25"><q-n>     25  </q-n></a>    );
<a name="26"><q-n>     26  </q-n></a>    <q-w>port</q-w> (
<a name="27"><q-n>     27  </q-n></a>        clk             :       <q-a>in</q-w>  <q-t>std_logic</q-w>                           ;
<a name="28"><q-n>     28  </q-n></a>        rstn            :       <q-a>in</q-w>  <q-t>std_logic</q-w>                           ;<q-m>-- Async. active LOW reset</q-m>
<a name="29"><q-n>     29  </q-n></a>        trig_out        :       <q-a>out</q-w> <q-t>std_logic</q-w>                           ;
<a name="30"><q-n>     30  </q-n></a>        rd              :       <q-a>in</q-w>  <q-t>std_logic</q-w>                           ;<q-m>-- Read side</q-m>
<a name="31"><q-n>     31  </q-n></a>        <q-m>-- coverage off t</q-m>
<a name="32"><q-n>     32  </q-n></a>        rdata           :       <q-a>out</q-w> <q-t>std_logic_vector</q-w>(DW-1 <q-w>downto</q-w> 0) ;<q-m>--</q-m>
<a name="33"><q-n>     33  </q-n></a>        <q-m>-- coverage on</q-m>
<a name="34"><q-n>     34  </q-n></a>        wr              :       <q-a>in</q-w>  <q-t>std_logic</q-w>                           ;
<a name="35"><q-n>     35  </q-n></a>        wdata           :       <q-a>in</q-w>  <q-t>std_logic_vector</q-w>(1  <q-w>downto</q-w> 0)       ;
<a name="36"><q-n>     36  </q-n></a>        full_to_DUV     :       <q-a>out</q-w> <q-t>std_logic</q-w>                           ;<q-m>--</q-m>
<a name="37"><q-n>     37  </q-n></a>        wr_from_DUV     :       <q-a>in</q-w>  <q-t>std_logic</q-w>                           ;<q-m>-- Write side</q-m>
<a name="38"><q-n>     38  </q-n></a>        <q-m>-- coverage off t</q-m>
<a name="39"><q-n>     39  </q-n></a>        wdata_from_DUV  :       <q-a>in</q-w>  <q-t>std_logic_vector</q-w>(DW-1 <q-w>downto</q-w> 0)  <q-m>--</q-m>
<a name="40"><q-n>     40  </q-n></a>        <q-m>-- coverage on</q-m>
<a name="41"><q-n>     41  </q-n></a>    );
<a name="42"><q-n>     42  </q-n></a><q-w>end</q-w> <q-w>entity</q-w>;
<a name="43"><q-n>     43  </q-n></a><q-m>---------------------------------------------------------------------------------------------------</q-m>
<a name="44"><q-n>     44  </q-n></a><q-w>architecture</q-w> rtl <q-w>of</q-w> fifo_snk <q-w>is</q-w>
<a name="45"><q-n>     45  </q-n></a>
<a name="46"><q-n>     46  </q-n></a>    <q-w>function</q-w> slv(
<a name="47"><q-n>     47  </q-n></a>        N: <q-t>natural</q-w>;
<a name="48"><q-n>     48  </q-n></a>        B: <q-t>std_logic</q-w>
<a name="49"><q-n>     49  </q-n></a>    )   <q-w>return</q-w> <q-t>std_logic_vector</q-w>  <q-m>-- Replacate std_logic-s to slv, like Verilog's replicate {32{1b1}} operator</q-m>
<a name="50"><q-n>     50  </q-n></a>    <q-w>is</q-w>
<a name="51"><q-n>     51  </q-n></a>        <q-w>variable</q-w> result: <q-t>std_logic_vector</q-w>(1 <q-w>to</q-w> N);
<a name="52"><q-n>     52  </q-n></a>    <q-w>begin</q-w>
<a name="53"><q-n>     53  </q-n></a>        <q-w>for</q-w> i <q-a>in</q-w> 1 <q-w>to</q-w> N <q-w>loop</q-w>
<a name="54"><q-n>     54  </q-n></a>            result(i) := B;
<a name="55"><q-n>     55  </q-n></a>        <q-w>end</q-w> <q-w>loop</q-w>;
<a name="56"><q-n>     56  </q-n></a>
<a name="57"><q-n>     57  </q-n></a>        <q-w>return</q-w> result;
<a name="58"><q-n>     58  </q-n></a>    <q-w>end</q-w>;
<a name="59"><q-n>     59  </q-n></a>
<a name="60"><q-n>     60  </q-n></a>
<a name="61"><q-n>     61  </q-n></a>
<a name="62"><q-n>     62  </q-n></a>    <q-m>------------------------------------------------------------------------------</q-m>
<a name="63"><q-n>     63  </q-n></a>    <q-m>-- conf_reg = B"01" : Showing the FIFO's 'full' and 'empty' signal in the LSB: { DW-2{1b0},full, empty}}</q-m>
<a name="64"><q-n>     64  </q-n></a>    <q-m>-- conf_reg = B"10" : Showing the FIFO's 'rdata' vector</q-m>
<a name="65"><q-n>     65  </q-n></a>    <q-m>-- conf_reg = others: Showing zeros</q-m>
<a name="66"><q-n>     66  </q-n></a>    <q-w>signal</q-w>  conf_reg    :   <q-t>std_logic_vector</q-w>(1 <q-w>downto</q-w> 0)        ;
<a name="67"><q-n>     67  </q-n></a>
<a name="68"><q-n>     68  </q-n></a>    <q-w>signal</q-w>  fifo_rd     :   <q-t>std_logic</q-w>                           ;
<a name="69"><q-n>     69  </q-n></a>    <q-w>signal</q-w>  fifo_empty  :   <q-t>std_logic</q-w>                           ;
<a name="70"><q-n>     70  </q-n></a>    <q-w>signal</q-w>  fifo_full   :   <q-t>std_logic</q-w>                           ;
<a name="71"><q-n>     71  </q-n></a>    <q-m>-- coverage off t</q-m>
<a name="72"><q-n>     72  </q-n></a>    <q-w>signal</q-w>  fifo_rdata  :   <q-t>std_logic_vector</q-w>(DW-1 <q-w>downto</q-w> 0) ;
<a name="73"><q-n>     73  </q-n></a>    <q-m>-- coverage on</q-m>
<a name="74"><q-n>     74  </q-n></a>    <q-m>------------------------------------------------------------------------------</q-m>
<a name="75"><q-n>     75  </q-n></a><q-w>begin</q-w>
<a name="76"><q-n>     76  </q-n></a>
<a name="77"><q-n>     77  </q-n></a>    L_FULL:     full_to_DUV &lt;= fifo_full;
<a name="78"><q-n>     78  </q-n></a>    <q-m>-------------------------------------------------------</q-m>
<a name="79"><q-n>     79  </q-n></a>    L_TRIG:     trig_out    &lt;= fifo_empty;
<a name="80"><q-n>     80  </q-n></a>    <q-m>-------------------------------------------------------</q-m>
<a name="81"><q-n>     81  </q-n></a>    L_FIFO_RD:  fifo_rd     &lt;= rd;
<a name="82"><q-n>     82  </q-n></a>    <q-m>-------------------------------------------------------</q-m>
<a name="83"><q-n>     83  </q-n></a>    L_CFG_REG:  <q-w>process</q-w> (clk, rstn) <q-w>is</q-w>
<a name="84"><q-n>     84  </q-n></a>                <q-w>begin</q-w>
<a name="85"><q-n>     85  </q-n></a>                    <q-w>if</q-w>(rstn = '0')      <q-w>then</q-w>
<a name="86"><q-n>     86  </q-n></a>                        conf_reg    &lt;= B<q-l>"00"</q-l>;
<a name="87"><q-n>     87  </q-n></a>
<a name="88"><q-n>     88  </q-n></a>                    <q-w>elsif</q-w>(rising_edge(clk)) <q-w>then</q-w>
<a name="89"><q-n>     89  </q-n></a>
<a name="90"><q-n>     90  </q-n></a>                        <q-w>if</q-w>(wr = '1')    <q-w>then</q-w>
<a name="91"><q-n>     91  </q-n></a>                            conf_reg    &lt;= wdata;
<a name="92"><q-n>     92  </q-n></a>                        <q-w>end</q-w> <q-w>if</q-w>;
<a name="93"><q-n>     93  </q-n></a>
<a name="94"><q-n>     94  </q-n></a>                    <q-w>end</q-w> <q-w>if</q-w>;
<a name="95"><q-n>     95  </q-n></a>                <q-w>end</q-w> <q-w>process</q-w>;
<a name="96"><q-n>     96  </q-n></a>    <q-m>-------------------------------------------------------</q-m>
<a name="97"><q-n>     97  </q-n></a>    L_RDATA_MUX:<q-w>block</q-w>
<a name="98"><q-n>     98  </q-n></a>                <q-w>begin</q-w>
<a name="99"><q-n>     99  </q-n></a>
<a name="100"><q-n>     100  </q-n></a>                    rdata   &lt;=  slv(DW-2,'0') &amp; fifo_full &amp; fifo_empty <q-w>when</q-w> conf_reg = B<q-l>"01"</q-l>  <q-w>else</q-w>  <q-m>-- Showing the FIFO-s empty signal</q-m>
<a name="101"><q-n>     101  </q-n></a>                                fifo_rdata                     <q-w>when</q-w> conf_reg = B<q-l>"10"</q-l>  <q-w>else</q-w>  <q-m>-- Showing FIFO rdata</q-m>
<a name="102"><q-n>     102  </q-n></a>                                slv(DW,'0');                                            <q-m>-- Otherwise, DW{1b0}}</q-m>
<a name="103"><q-n>     103  </q-n></a>
<a name="104"><q-n>     104  </q-n></a>                <q-w>end</q-w> <q-w>block</q-w>;
<a name="105"><q-n>     105  </q-n></a>    <q-m>-------------------------------------------------------</q-m>
<a name="106"><q-n>     106  </q-n></a>    L_GEN_FIFO: <q-w>entity</q-w> work.fifo(rtl)
<a name="107"><q-n>     107  </q-n></a>                    <q-w>generic</q-w> <q-w>map</q-w>(
<a name="108"><q-n>     108  </q-n></a>                        DEPTH       =&gt;  DEPTH           ,
<a name="109"><q-n>     109  </q-n></a>                        DW      =&gt;  DW
<a name="110"><q-n>     110  </q-n></a>                    )
<a name="111"><q-n>     111  </q-n></a>                    <q-w>port</q-w> <q-w>map</q-w>(
<a name="112"><q-n>     112  </q-n></a>                        clk         =&gt;  clk             ,
<a name="113"><q-n>     113  </q-n></a>                        rstn        =&gt;  rstn            ,
<a name="114"><q-n>     114  </q-n></a>                        empty       =&gt;  fifo_empty      ,
<a name="115"><q-n>     115  </q-n></a>                        rd          =&gt;  fifo_rd         ,
<a name="116"><q-n>     116  </q-n></a>                        rdata       =&gt;  fifo_rdata      ,
<a name="117"><q-n>     117  </q-n></a>                        full        =&gt;  fifo_full       ,
<a name="118"><q-n>     118  </q-n></a>                        wr          =&gt;  wr_from_DUV     ,
<a name="119"><q-n>     119  </q-n></a>                        <q-m>-- coverage off t</q-m>
<a name="120"><q-n>     120  </q-n></a>                        wdata       =&gt;  wdata_from_DUV
<a name="121"><q-n>     121  </q-n></a>                        <q-m>-- coverage on</q-m>
<a name="122"><q-n>     122  </q-n></a>                    );
<a name="123"><q-n>     123  </q-n></a>    <q-m>-------------------------------------------------------</q-m>
<a name="124"><q-n>     124  </q-n></a>
<a name="125"><q-n>     125  </q-n></a>
<a name="126"><q-n>     126  </q-n></a>
<a name="127"><q-n>     127  </q-n></a>
<a name="128"><q-n>     128  </q-n></a><q-w>end</q-w> <q-w>architecture</q-w>;</tt>
</pre>

  
</body>
</html>
