Classic Timing Analyzer report for Contador_display
Mon Jun 13 11:03:25 2011
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tco
  8. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                          ;
+------------------------------+-------+---------------+----------------------------------+-----------------------------+-------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                        ; To                ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+-----------------------------+-------------------+------------+----------+--------------+
; Worst-case tco               ; N/A   ; None          ; 10.545 ns                        ; contador:contador1|count[1] ; s[2]              ; clk        ; --       ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; 244.62 MHz ( period = 4.088 ns ) ; Divider:div_clk|count0[3]   ; Divider:div_clk|D ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                             ;                   ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+-----------------------------+-------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                ;
+-----------------------------------------+-----------------------------------------------------+---------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                      ; To                        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 244.62 MHz ( period = 4.088 ns )                    ; Divider:div_clk|count0[3] ; Divider:div_clk|D         ; clk        ; clk      ; None                        ; None                      ; 3.751 ns                ;
; N/A                                     ; 244.86 MHz ( period = 4.084 ns )                    ; Divider:div_clk|count0[3] ; Divider:div_clk|count2[9] ; clk        ; clk      ; None                        ; None                      ; 3.860 ns                ;
; N/A                                     ; 244.86 MHz ( period = 4.084 ns )                    ; Divider:div_clk|count0[3] ; Divider:div_clk|count2[8] ; clk        ; clk      ; None                        ; None                      ; 3.860 ns                ;
; N/A                                     ; 244.86 MHz ( period = 4.084 ns )                    ; Divider:div_clk|count0[3] ; Divider:div_clk|count2[6] ; clk        ; clk      ; None                        ; None                      ; 3.860 ns                ;
; N/A                                     ; 244.86 MHz ( period = 4.084 ns )                    ; Divider:div_clk|count0[3] ; Divider:div_clk|count2[5] ; clk        ; clk      ; None                        ; None                      ; 3.860 ns                ;
; N/A                                     ; 244.86 MHz ( period = 4.084 ns )                    ; Divider:div_clk|count0[3] ; Divider:div_clk|count2[7] ; clk        ; clk      ; None                        ; None                      ; 3.860 ns                ;
; N/A                                     ; 244.86 MHz ( period = 4.084 ns )                    ; Divider:div_clk|count0[3] ; Divider:div_clk|count2[4] ; clk        ; clk      ; None                        ; None                      ; 3.860 ns                ;
; N/A                                     ; 244.86 MHz ( period = 4.084 ns )                    ; Divider:div_clk|count0[3] ; Divider:div_clk|count2[3] ; clk        ; clk      ; None                        ; None                      ; 3.860 ns                ;
; N/A                                     ; 244.86 MHz ( period = 4.084 ns )                    ; Divider:div_clk|count0[3] ; Divider:div_clk|count2[0] ; clk        ; clk      ; None                        ; None                      ; 3.860 ns                ;
; N/A                                     ; 244.86 MHz ( period = 4.084 ns )                    ; Divider:div_clk|count0[3] ; Divider:div_clk|count2[2] ; clk        ; clk      ; None                        ; None                      ; 3.860 ns                ;
; N/A                                     ; 244.86 MHz ( period = 4.084 ns )                    ; Divider:div_clk|count0[3] ; Divider:div_clk|count2[1] ; clk        ; clk      ; None                        ; None                      ; 3.860 ns                ;
; N/A                                     ; 247.83 MHz ( period = 4.035 ns )                    ; Divider:div_clk|count2[5] ; Divider:div_clk|count2[9] ; clk        ; clk      ; None                        ; None                      ; 3.821 ns                ;
; N/A                                     ; 247.83 MHz ( period = 4.035 ns )                    ; Divider:div_clk|count2[5] ; Divider:div_clk|count2[8] ; clk        ; clk      ; None                        ; None                      ; 3.821 ns                ;
; N/A                                     ; 247.83 MHz ( period = 4.035 ns )                    ; Divider:div_clk|count2[5] ; Divider:div_clk|count2[6] ; clk        ; clk      ; None                        ; None                      ; 3.821 ns                ;
; N/A                                     ; 247.83 MHz ( period = 4.035 ns )                    ; Divider:div_clk|count2[5] ; Divider:div_clk|count2[5] ; clk        ; clk      ; None                        ; None                      ; 3.821 ns                ;
; N/A                                     ; 247.83 MHz ( period = 4.035 ns )                    ; Divider:div_clk|count2[5] ; Divider:div_clk|count2[7] ; clk        ; clk      ; None                        ; None                      ; 3.821 ns                ;
; N/A                                     ; 247.83 MHz ( period = 4.035 ns )                    ; Divider:div_clk|count2[5] ; Divider:div_clk|count2[4] ; clk        ; clk      ; None                        ; None                      ; 3.821 ns                ;
; N/A                                     ; 247.83 MHz ( period = 4.035 ns )                    ; Divider:div_clk|count2[5] ; Divider:div_clk|count2[3] ; clk        ; clk      ; None                        ; None                      ; 3.821 ns                ;
; N/A                                     ; 247.83 MHz ( period = 4.035 ns )                    ; Divider:div_clk|count2[5] ; Divider:div_clk|count2[0] ; clk        ; clk      ; None                        ; None                      ; 3.821 ns                ;
; N/A                                     ; 247.83 MHz ( period = 4.035 ns )                    ; Divider:div_clk|count2[5] ; Divider:div_clk|count2[2] ; clk        ; clk      ; None                        ; None                      ; 3.821 ns                ;
; N/A                                     ; 247.83 MHz ( period = 4.035 ns )                    ; Divider:div_clk|count2[5] ; Divider:div_clk|count2[1] ; clk        ; clk      ; None                        ; None                      ; 3.821 ns                ;
; N/A                                     ; 250.31 MHz ( period = 3.995 ns )                    ; Divider:div_clk|count2[3] ; Divider:div_clk|count2[9] ; clk        ; clk      ; None                        ; None                      ; 3.781 ns                ;
; N/A                                     ; 250.31 MHz ( period = 3.995 ns )                    ; Divider:div_clk|count2[3] ; Divider:div_clk|count2[8] ; clk        ; clk      ; None                        ; None                      ; 3.781 ns                ;
; N/A                                     ; 250.31 MHz ( period = 3.995 ns )                    ; Divider:div_clk|count2[3] ; Divider:div_clk|count2[6] ; clk        ; clk      ; None                        ; None                      ; 3.781 ns                ;
; N/A                                     ; 250.31 MHz ( period = 3.995 ns )                    ; Divider:div_clk|count2[3] ; Divider:div_clk|count2[5] ; clk        ; clk      ; None                        ; None                      ; 3.781 ns                ;
; N/A                                     ; 250.31 MHz ( period = 3.995 ns )                    ; Divider:div_clk|count2[3] ; Divider:div_clk|count2[7] ; clk        ; clk      ; None                        ; None                      ; 3.781 ns                ;
; N/A                                     ; 250.31 MHz ( period = 3.995 ns )                    ; Divider:div_clk|count2[3] ; Divider:div_clk|count2[4] ; clk        ; clk      ; None                        ; None                      ; 3.781 ns                ;
; N/A                                     ; 250.31 MHz ( period = 3.995 ns )                    ; Divider:div_clk|count2[3] ; Divider:div_clk|count2[3] ; clk        ; clk      ; None                        ; None                      ; 3.781 ns                ;
; N/A                                     ; 250.31 MHz ( period = 3.995 ns )                    ; Divider:div_clk|count2[3] ; Divider:div_clk|count2[0] ; clk        ; clk      ; None                        ; None                      ; 3.781 ns                ;
; N/A                                     ; 250.31 MHz ( period = 3.995 ns )                    ; Divider:div_clk|count2[3] ; Divider:div_clk|count2[2] ; clk        ; clk      ; None                        ; None                      ; 3.781 ns                ;
; N/A                                     ; 250.31 MHz ( period = 3.995 ns )                    ; Divider:div_clk|count2[3] ; Divider:div_clk|count2[1] ; clk        ; clk      ; None                        ; None                      ; 3.781 ns                ;
; N/A                                     ; 251.76 MHz ( period = 3.972 ns )                    ; Divider:div_clk|count0[6] ; Divider:div_clk|D         ; clk        ; clk      ; None                        ; None                      ; 3.635 ns                ;
; N/A                                     ; 252.02 MHz ( period = 3.968 ns )                    ; Divider:div_clk|count0[6] ; Divider:div_clk|count2[9] ; clk        ; clk      ; None                        ; None                      ; 3.744 ns                ;
; N/A                                     ; 252.02 MHz ( period = 3.968 ns )                    ; Divider:div_clk|count0[6] ; Divider:div_clk|count2[8] ; clk        ; clk      ; None                        ; None                      ; 3.744 ns                ;
; N/A                                     ; 252.02 MHz ( period = 3.968 ns )                    ; Divider:div_clk|count0[6] ; Divider:div_clk|count2[6] ; clk        ; clk      ; None                        ; None                      ; 3.744 ns                ;
; N/A                                     ; 252.02 MHz ( period = 3.968 ns )                    ; Divider:div_clk|count0[6] ; Divider:div_clk|count2[5] ; clk        ; clk      ; None                        ; None                      ; 3.744 ns                ;
; N/A                                     ; 252.02 MHz ( period = 3.968 ns )                    ; Divider:div_clk|count0[6] ; Divider:div_clk|count2[7] ; clk        ; clk      ; None                        ; None                      ; 3.744 ns                ;
; N/A                                     ; 252.02 MHz ( period = 3.968 ns )                    ; Divider:div_clk|count0[6] ; Divider:div_clk|count2[4] ; clk        ; clk      ; None                        ; None                      ; 3.744 ns                ;
; N/A                                     ; 252.02 MHz ( period = 3.968 ns )                    ; Divider:div_clk|count0[6] ; Divider:div_clk|count2[3] ; clk        ; clk      ; None                        ; None                      ; 3.744 ns                ;
; N/A                                     ; 252.02 MHz ( period = 3.968 ns )                    ; Divider:div_clk|count0[6] ; Divider:div_clk|count2[0] ; clk        ; clk      ; None                        ; None                      ; 3.744 ns                ;
; N/A                                     ; 252.02 MHz ( period = 3.968 ns )                    ; Divider:div_clk|count0[6] ; Divider:div_clk|count2[2] ; clk        ; clk      ; None                        ; None                      ; 3.744 ns                ;
; N/A                                     ; 252.02 MHz ( period = 3.968 ns )                    ; Divider:div_clk|count0[6] ; Divider:div_clk|count2[1] ; clk        ; clk      ; None                        ; None                      ; 3.744 ns                ;
; N/A                                     ; 252.21 MHz ( period = 3.965 ns )                    ; Divider:div_clk|count2[5] ; Divider:div_clk|count3[2] ; clk        ; clk      ; None                        ; None                      ; 3.760 ns                ;
; N/A                                     ; 252.21 MHz ( period = 3.965 ns )                    ; Divider:div_clk|count2[5] ; Divider:div_clk|count3[1] ; clk        ; clk      ; None                        ; None                      ; 3.760 ns                ;
; N/A                                     ; 252.21 MHz ( period = 3.965 ns )                    ; Divider:div_clk|count2[5] ; Divider:div_clk|count3[8] ; clk        ; clk      ; None                        ; None                      ; 3.760 ns                ;
; N/A                                     ; 252.21 MHz ( period = 3.965 ns )                    ; Divider:div_clk|count2[5] ; Divider:div_clk|count3[9] ; clk        ; clk      ; None                        ; None                      ; 3.760 ns                ;
; N/A                                     ; 252.21 MHz ( period = 3.965 ns )                    ; Divider:div_clk|count2[5] ; Divider:div_clk|count3[0] ; clk        ; clk      ; None                        ; None                      ; 3.760 ns                ;
; N/A                                     ; 252.21 MHz ( period = 3.965 ns )                    ; Divider:div_clk|count2[5] ; Divider:div_clk|count3[3] ; clk        ; clk      ; None                        ; None                      ; 3.760 ns                ;
; N/A                                     ; 252.21 MHz ( period = 3.965 ns )                    ; Divider:div_clk|count2[5] ; Divider:div_clk|count3[7] ; clk        ; clk      ; None                        ; None                      ; 3.760 ns                ;
; N/A                                     ; 252.21 MHz ( period = 3.965 ns )                    ; Divider:div_clk|count2[5] ; Divider:div_clk|count3[6] ; clk        ; clk      ; None                        ; None                      ; 3.760 ns                ;
; N/A                                     ; 252.21 MHz ( period = 3.965 ns )                    ; Divider:div_clk|count2[5] ; Divider:div_clk|count3[4] ; clk        ; clk      ; None                        ; None                      ; 3.760 ns                ;
; N/A                                     ; 252.21 MHz ( period = 3.965 ns )                    ; Divider:div_clk|count2[5] ; Divider:div_clk|count3[5] ; clk        ; clk      ; None                        ; None                      ; 3.760 ns                ;
; N/A                                     ; 252.40 MHz ( period = 3.962 ns )                    ; Divider:div_clk|count2[0] ; Divider:div_clk|count2[9] ; clk        ; clk      ; None                        ; None                      ; 3.748 ns                ;
; N/A                                     ; 252.40 MHz ( period = 3.962 ns )                    ; Divider:div_clk|count2[0] ; Divider:div_clk|count2[8] ; clk        ; clk      ; None                        ; None                      ; 3.748 ns                ;
; N/A                                     ; 252.40 MHz ( period = 3.962 ns )                    ; Divider:div_clk|count2[0] ; Divider:div_clk|count2[6] ; clk        ; clk      ; None                        ; None                      ; 3.748 ns                ;
; N/A                                     ; 252.40 MHz ( period = 3.962 ns )                    ; Divider:div_clk|count2[0] ; Divider:div_clk|count2[5] ; clk        ; clk      ; None                        ; None                      ; 3.748 ns                ;
; N/A                                     ; 252.40 MHz ( period = 3.962 ns )                    ; Divider:div_clk|count2[0] ; Divider:div_clk|count2[7] ; clk        ; clk      ; None                        ; None                      ; 3.748 ns                ;
; N/A                                     ; 252.40 MHz ( period = 3.962 ns )                    ; Divider:div_clk|count2[0] ; Divider:div_clk|count2[4] ; clk        ; clk      ; None                        ; None                      ; 3.748 ns                ;
; N/A                                     ; 252.40 MHz ( period = 3.962 ns )                    ; Divider:div_clk|count2[0] ; Divider:div_clk|count2[3] ; clk        ; clk      ; None                        ; None                      ; 3.748 ns                ;
; N/A                                     ; 252.40 MHz ( period = 3.962 ns )                    ; Divider:div_clk|count2[0] ; Divider:div_clk|count2[0] ; clk        ; clk      ; None                        ; None                      ; 3.748 ns                ;
; N/A                                     ; 252.40 MHz ( period = 3.962 ns )                    ; Divider:div_clk|count2[0] ; Divider:div_clk|count2[2] ; clk        ; clk      ; None                        ; None                      ; 3.748 ns                ;
; N/A                                     ; 252.40 MHz ( period = 3.962 ns )                    ; Divider:div_clk|count2[0] ; Divider:div_clk|count2[1] ; clk        ; clk      ; None                        ; None                      ; 3.748 ns                ;
; N/A                                     ; 252.59 MHz ( period = 3.959 ns )                    ; Divider:div_clk|count3[7] ; Divider:div_clk|D         ; clk        ; clk      ; None                        ; None                      ; 3.623 ns                ;
; N/A                                     ; 254.65 MHz ( period = 3.927 ns )                    ; Divider:div_clk|count0[4] ; Divider:div_clk|D         ; clk        ; clk      ; None                        ; None                      ; 3.590 ns                ;
; N/A                                     ; 254.78 MHz ( period = 3.925 ns )                    ; Divider:div_clk|count2[3] ; Divider:div_clk|count3[2] ; clk        ; clk      ; None                        ; None                      ; 3.720 ns                ;
; N/A                                     ; 254.78 MHz ( period = 3.925 ns )                    ; Divider:div_clk|count2[3] ; Divider:div_clk|count3[1] ; clk        ; clk      ; None                        ; None                      ; 3.720 ns                ;
; N/A                                     ; 254.78 MHz ( period = 3.925 ns )                    ; Divider:div_clk|count2[3] ; Divider:div_clk|count3[8] ; clk        ; clk      ; None                        ; None                      ; 3.720 ns                ;
; N/A                                     ; 254.78 MHz ( period = 3.925 ns )                    ; Divider:div_clk|count2[3] ; Divider:div_clk|count3[9] ; clk        ; clk      ; None                        ; None                      ; 3.720 ns                ;
; N/A                                     ; 254.78 MHz ( period = 3.925 ns )                    ; Divider:div_clk|count2[3] ; Divider:div_clk|count3[0] ; clk        ; clk      ; None                        ; None                      ; 3.720 ns                ;
; N/A                                     ; 254.78 MHz ( period = 3.925 ns )                    ; Divider:div_clk|count2[3] ; Divider:div_clk|count3[3] ; clk        ; clk      ; None                        ; None                      ; 3.720 ns                ;
; N/A                                     ; 254.78 MHz ( period = 3.925 ns )                    ; Divider:div_clk|count2[3] ; Divider:div_clk|count3[7] ; clk        ; clk      ; None                        ; None                      ; 3.720 ns                ;
; N/A                                     ; 254.78 MHz ( period = 3.925 ns )                    ; Divider:div_clk|count2[3] ; Divider:div_clk|count3[6] ; clk        ; clk      ; None                        ; None                      ; 3.720 ns                ;
; N/A                                     ; 254.78 MHz ( period = 3.925 ns )                    ; Divider:div_clk|count2[3] ; Divider:div_clk|count3[4] ; clk        ; clk      ; None                        ; None                      ; 3.720 ns                ;
; N/A                                     ; 254.78 MHz ( period = 3.925 ns )                    ; Divider:div_clk|count2[3] ; Divider:div_clk|count3[5] ; clk        ; clk      ; None                        ; None                      ; 3.720 ns                ;
; N/A                                     ; 254.78 MHz ( period = 3.925 ns )                    ; Divider:div_clk|count3[6] ; Divider:div_clk|D         ; clk        ; clk      ; None                        ; None                      ; 3.589 ns                ;
; N/A                                     ; 254.91 MHz ( period = 3.923 ns )                    ; Divider:div_clk|count0[4] ; Divider:div_clk|count2[9] ; clk        ; clk      ; None                        ; None                      ; 3.699 ns                ;
; N/A                                     ; 254.91 MHz ( period = 3.923 ns )                    ; Divider:div_clk|count0[4] ; Divider:div_clk|count2[8] ; clk        ; clk      ; None                        ; None                      ; 3.699 ns                ;
; N/A                                     ; 254.91 MHz ( period = 3.923 ns )                    ; Divider:div_clk|count0[4] ; Divider:div_clk|count2[6] ; clk        ; clk      ; None                        ; None                      ; 3.699 ns                ;
; N/A                                     ; 254.91 MHz ( period = 3.923 ns )                    ; Divider:div_clk|count0[4] ; Divider:div_clk|count2[5] ; clk        ; clk      ; None                        ; None                      ; 3.699 ns                ;
; N/A                                     ; 254.91 MHz ( period = 3.923 ns )                    ; Divider:div_clk|count0[4] ; Divider:div_clk|count2[7] ; clk        ; clk      ; None                        ; None                      ; 3.699 ns                ;
; N/A                                     ; 254.91 MHz ( period = 3.923 ns )                    ; Divider:div_clk|count0[4] ; Divider:div_clk|count2[4] ; clk        ; clk      ; None                        ; None                      ; 3.699 ns                ;
; N/A                                     ; 254.91 MHz ( period = 3.923 ns )                    ; Divider:div_clk|count0[4] ; Divider:div_clk|count2[3] ; clk        ; clk      ; None                        ; None                      ; 3.699 ns                ;
; N/A                                     ; 254.91 MHz ( period = 3.923 ns )                    ; Divider:div_clk|count0[4] ; Divider:div_clk|count2[0] ; clk        ; clk      ; None                        ; None                      ; 3.699 ns                ;
; N/A                                     ; 254.91 MHz ( period = 3.923 ns )                    ; Divider:div_clk|count0[4] ; Divider:div_clk|count2[2] ; clk        ; clk      ; None                        ; None                      ; 3.699 ns                ;
; N/A                                     ; 254.91 MHz ( period = 3.923 ns )                    ; Divider:div_clk|count0[4] ; Divider:div_clk|count2[1] ; clk        ; clk      ; None                        ; None                      ; 3.699 ns                ;
; N/A                                     ; 256.54 MHz ( period = 3.898 ns )                    ; Divider:div_clk|count0[3] ; Divider:div_clk|count1[8] ; clk        ; clk      ; None                        ; None                      ; 3.684 ns                ;
; N/A                                     ; 256.54 MHz ( period = 3.898 ns )                    ; Divider:div_clk|count0[3] ; Divider:div_clk|count1[9] ; clk        ; clk      ; None                        ; None                      ; 3.684 ns                ;
; N/A                                     ; 256.54 MHz ( period = 3.898 ns )                    ; Divider:div_clk|count0[3] ; Divider:div_clk|count1[5] ; clk        ; clk      ; None                        ; None                      ; 3.684 ns                ;
; N/A                                     ; 256.54 MHz ( period = 3.898 ns )                    ; Divider:div_clk|count0[3] ; Divider:div_clk|count1[7] ; clk        ; clk      ; None                        ; None                      ; 3.684 ns                ;
; N/A                                     ; 256.54 MHz ( period = 3.898 ns )                    ; Divider:div_clk|count0[3] ; Divider:div_clk|count1[4] ; clk        ; clk      ; None                        ; None                      ; 3.684 ns                ;
; N/A                                     ; 256.54 MHz ( period = 3.898 ns )                    ; Divider:div_clk|count0[3] ; Divider:div_clk|count1[6] ; clk        ; clk      ; None                        ; None                      ; 3.684 ns                ;
; N/A                                     ; 256.54 MHz ( period = 3.898 ns )                    ; Divider:div_clk|count0[3] ; Divider:div_clk|count1[0] ; clk        ; clk      ; None                        ; None                      ; 3.684 ns                ;
; N/A                                     ; 256.54 MHz ( period = 3.898 ns )                    ; Divider:div_clk|count0[3] ; Divider:div_clk|count1[3] ; clk        ; clk      ; None                        ; None                      ; 3.684 ns                ;
; N/A                                     ; 256.54 MHz ( period = 3.898 ns )                    ; Divider:div_clk|count0[3] ; Divider:div_clk|count1[1] ; clk        ; clk      ; None                        ; None                      ; 3.684 ns                ;
; N/A                                     ; 256.54 MHz ( period = 3.898 ns )                    ; Divider:div_clk|count0[3] ; Divider:div_clk|count1[2] ; clk        ; clk      ; None                        ; None                      ; 3.684 ns                ;
; N/A                                     ; 256.94 MHz ( period = 3.892 ns )                    ; Divider:div_clk|count2[0] ; Divider:div_clk|count3[2] ; clk        ; clk      ; None                        ; None                      ; 3.687 ns                ;
; N/A                                     ; 256.94 MHz ( period = 3.892 ns )                    ; Divider:div_clk|count2[0] ; Divider:div_clk|count3[1] ; clk        ; clk      ; None                        ; None                      ; 3.687 ns                ;
; N/A                                     ; 256.94 MHz ( period = 3.892 ns )                    ; Divider:div_clk|count2[0] ; Divider:div_clk|count3[8] ; clk        ; clk      ; None                        ; None                      ; 3.687 ns                ;
; N/A                                     ; 256.94 MHz ( period = 3.892 ns )                    ; Divider:div_clk|count2[0] ; Divider:div_clk|count3[9] ; clk        ; clk      ; None                        ; None                      ; 3.687 ns                ;
; N/A                                     ; 256.94 MHz ( period = 3.892 ns )                    ; Divider:div_clk|count2[0] ; Divider:div_clk|count3[0] ; clk        ; clk      ; None                        ; None                      ; 3.687 ns                ;
; N/A                                     ; 256.94 MHz ( period = 3.892 ns )                    ; Divider:div_clk|count2[0] ; Divider:div_clk|count3[3] ; clk        ; clk      ; None                        ; None                      ; 3.687 ns                ;
; N/A                                     ; 256.94 MHz ( period = 3.892 ns )                    ; Divider:div_clk|count2[0] ; Divider:div_clk|count3[7] ; clk        ; clk      ; None                        ; None                      ; 3.687 ns                ;
; N/A                                     ; 256.94 MHz ( period = 3.892 ns )                    ; Divider:div_clk|count2[0] ; Divider:div_clk|count3[6] ; clk        ; clk      ; None                        ; None                      ; 3.687 ns                ;
; N/A                                     ; 256.94 MHz ( period = 3.892 ns )                    ; Divider:div_clk|count2[0] ; Divider:div_clk|count3[4] ; clk        ; clk      ; None                        ; None                      ; 3.687 ns                ;
; N/A                                     ; 256.94 MHz ( period = 3.892 ns )                    ; Divider:div_clk|count2[0] ; Divider:div_clk|count3[5] ; clk        ; clk      ; None                        ; None                      ; 3.687 ns                ;
; N/A                                     ; 258.00 MHz ( period = 3.876 ns )                    ; Divider:div_clk|count2[5] ; Divider:div_clk|D         ; clk        ; clk      ; None                        ; None                      ; 3.549 ns                ;
; N/A                                     ; 259.47 MHz ( period = 3.854 ns )                    ; Divider:div_clk|count0[5] ; Divider:div_clk|D         ; clk        ; clk      ; None                        ; None                      ; 3.517 ns                ;
; N/A                                     ; 259.74 MHz ( period = 3.850 ns )                    ; Divider:div_clk|count0[5] ; Divider:div_clk|count2[9] ; clk        ; clk      ; None                        ; None                      ; 3.626 ns                ;
; N/A                                     ; 259.74 MHz ( period = 3.850 ns )                    ; Divider:div_clk|count0[5] ; Divider:div_clk|count2[8] ; clk        ; clk      ; None                        ; None                      ; 3.626 ns                ;
; N/A                                     ; 259.74 MHz ( period = 3.850 ns )                    ; Divider:div_clk|count0[5] ; Divider:div_clk|count2[6] ; clk        ; clk      ; None                        ; None                      ; 3.626 ns                ;
; N/A                                     ; 259.74 MHz ( period = 3.850 ns )                    ; Divider:div_clk|count0[5] ; Divider:div_clk|count2[5] ; clk        ; clk      ; None                        ; None                      ; 3.626 ns                ;
; N/A                                     ; 259.74 MHz ( period = 3.850 ns )                    ; Divider:div_clk|count0[5] ; Divider:div_clk|count2[7] ; clk        ; clk      ; None                        ; None                      ; 3.626 ns                ;
; N/A                                     ; 259.74 MHz ( period = 3.850 ns )                    ; Divider:div_clk|count0[5] ; Divider:div_clk|count2[4] ; clk        ; clk      ; None                        ; None                      ; 3.626 ns                ;
; N/A                                     ; 259.74 MHz ( period = 3.850 ns )                    ; Divider:div_clk|count0[5] ; Divider:div_clk|count2[3] ; clk        ; clk      ; None                        ; None                      ; 3.626 ns                ;
; N/A                                     ; 259.74 MHz ( period = 3.850 ns )                    ; Divider:div_clk|count0[5] ; Divider:div_clk|count2[0] ; clk        ; clk      ; None                        ; None                      ; 3.626 ns                ;
; N/A                                     ; 259.74 MHz ( period = 3.850 ns )                    ; Divider:div_clk|count0[5] ; Divider:div_clk|count2[2] ; clk        ; clk      ; None                        ; None                      ; 3.626 ns                ;
; N/A                                     ; 259.74 MHz ( period = 3.850 ns )                    ; Divider:div_clk|count0[5] ; Divider:div_clk|count2[1] ; clk        ; clk      ; None                        ; None                      ; 3.626 ns                ;
; N/A                                     ; 260.28 MHz ( period = 3.842 ns )                    ; Divider:div_clk|count1[5] ; Divider:div_clk|D         ; clk        ; clk      ; None                        ; None                      ; 3.505 ns                ;
; N/A                                     ; 260.42 MHz ( period = 3.840 ns )                    ; Divider:div_clk|count0[7] ; Divider:div_clk|D         ; clk        ; clk      ; None                        ; None                      ; 3.503 ns                ;
; N/A                                     ; 260.69 MHz ( period = 3.836 ns )                    ; Divider:div_clk|count0[7] ; Divider:div_clk|count2[9] ; clk        ; clk      ; None                        ; None                      ; 3.612 ns                ;
; N/A                                     ; 260.69 MHz ( period = 3.836 ns )                    ; Divider:div_clk|count0[7] ; Divider:div_clk|count2[8] ; clk        ; clk      ; None                        ; None                      ; 3.612 ns                ;
; N/A                                     ; 260.69 MHz ( period = 3.836 ns )                    ; Divider:div_clk|count0[7] ; Divider:div_clk|count2[6] ; clk        ; clk      ; None                        ; None                      ; 3.612 ns                ;
; N/A                                     ; 260.69 MHz ( period = 3.836 ns )                    ; Divider:div_clk|count0[7] ; Divider:div_clk|count2[5] ; clk        ; clk      ; None                        ; None                      ; 3.612 ns                ;
; N/A                                     ; 260.69 MHz ( period = 3.836 ns )                    ; Divider:div_clk|count0[7] ; Divider:div_clk|count2[7] ; clk        ; clk      ; None                        ; None                      ; 3.612 ns                ;
; N/A                                     ; 260.69 MHz ( period = 3.836 ns )                    ; Divider:div_clk|count0[7] ; Divider:div_clk|count2[4] ; clk        ; clk      ; None                        ; None                      ; 3.612 ns                ;
; N/A                                     ; 260.69 MHz ( period = 3.836 ns )                    ; Divider:div_clk|count0[7] ; Divider:div_clk|count2[3] ; clk        ; clk      ; None                        ; None                      ; 3.612 ns                ;
; N/A                                     ; 260.69 MHz ( period = 3.836 ns )                    ; Divider:div_clk|count0[7] ; Divider:div_clk|count2[0] ; clk        ; clk      ; None                        ; None                      ; 3.612 ns                ;
; N/A                                     ; 260.69 MHz ( period = 3.836 ns )                    ; Divider:div_clk|count0[7] ; Divider:div_clk|count2[2] ; clk        ; clk      ; None                        ; None                      ; 3.612 ns                ;
; N/A                                     ; 260.69 MHz ( period = 3.836 ns )                    ; Divider:div_clk|count0[7] ; Divider:div_clk|count2[1] ; clk        ; clk      ; None                        ; None                      ; 3.612 ns                ;
; N/A                                     ; 260.69 MHz ( period = 3.836 ns )                    ; Divider:div_clk|count2[3] ; Divider:div_clk|D         ; clk        ; clk      ; None                        ; None                      ; 3.509 ns                ;
; N/A                                     ; 262.33 MHz ( period = 3.812 ns )                    ; Divider:div_clk|count2[7] ; Divider:div_clk|count2[9] ; clk        ; clk      ; None                        ; None                      ; 3.598 ns                ;
; N/A                                     ; 262.33 MHz ( period = 3.812 ns )                    ; Divider:div_clk|count2[7] ; Divider:div_clk|count2[8] ; clk        ; clk      ; None                        ; None                      ; 3.598 ns                ;
; N/A                                     ; 262.33 MHz ( period = 3.812 ns )                    ; Divider:div_clk|count2[7] ; Divider:div_clk|count2[6] ; clk        ; clk      ; None                        ; None                      ; 3.598 ns                ;
; N/A                                     ; 262.33 MHz ( period = 3.812 ns )                    ; Divider:div_clk|count2[7] ; Divider:div_clk|count2[5] ; clk        ; clk      ; None                        ; None                      ; 3.598 ns                ;
; N/A                                     ; 262.33 MHz ( period = 3.812 ns )                    ; Divider:div_clk|count2[7] ; Divider:div_clk|count2[7] ; clk        ; clk      ; None                        ; None                      ; 3.598 ns                ;
; N/A                                     ; 262.33 MHz ( period = 3.812 ns )                    ; Divider:div_clk|count2[7] ; Divider:div_clk|count2[4] ; clk        ; clk      ; None                        ; None                      ; 3.598 ns                ;
; N/A                                     ; 262.33 MHz ( period = 3.812 ns )                    ; Divider:div_clk|count2[7] ; Divider:div_clk|count2[3] ; clk        ; clk      ; None                        ; None                      ; 3.598 ns                ;
; N/A                                     ; 262.33 MHz ( period = 3.812 ns )                    ; Divider:div_clk|count2[7] ; Divider:div_clk|count2[0] ; clk        ; clk      ; None                        ; None                      ; 3.598 ns                ;
; N/A                                     ; 262.33 MHz ( period = 3.812 ns )                    ; Divider:div_clk|count2[7] ; Divider:div_clk|count2[2] ; clk        ; clk      ; None                        ; None                      ; 3.598 ns                ;
; N/A                                     ; 262.33 MHz ( period = 3.812 ns )                    ; Divider:div_clk|count2[7] ; Divider:div_clk|count2[1] ; clk        ; clk      ; None                        ; None                      ; 3.598 ns                ;
; N/A                                     ; 262.81 MHz ( period = 3.805 ns )                    ; Divider:div_clk|count1[7] ; Divider:div_clk|D         ; clk        ; clk      ; None                        ; None                      ; 3.468 ns                ;
; N/A                                     ; 262.95 MHz ( period = 3.803 ns )                    ; Divider:div_clk|count2[0] ; Divider:div_clk|D         ; clk        ; clk      ; None                        ; None                      ; 3.476 ns                ;
; N/A                                     ; 263.78 MHz ( period = 3.791 ns )                    ; Divider:div_clk|count2[2] ; Divider:div_clk|count2[9] ; clk        ; clk      ; None                        ; None                      ; 3.577 ns                ;
; N/A                                     ; 263.78 MHz ( period = 3.791 ns )                    ; Divider:div_clk|count2[2] ; Divider:div_clk|count2[8] ; clk        ; clk      ; None                        ; None                      ; 3.577 ns                ;
; N/A                                     ; 263.78 MHz ( period = 3.791 ns )                    ; Divider:div_clk|count2[2] ; Divider:div_clk|count2[6] ; clk        ; clk      ; None                        ; None                      ; 3.577 ns                ;
; N/A                                     ; 263.78 MHz ( period = 3.791 ns )                    ; Divider:div_clk|count2[2] ; Divider:div_clk|count2[5] ; clk        ; clk      ; None                        ; None                      ; 3.577 ns                ;
; N/A                                     ; 263.78 MHz ( period = 3.791 ns )                    ; Divider:div_clk|count2[2] ; Divider:div_clk|count2[7] ; clk        ; clk      ; None                        ; None                      ; 3.577 ns                ;
; N/A                                     ; 263.78 MHz ( period = 3.791 ns )                    ; Divider:div_clk|count2[2] ; Divider:div_clk|count2[4] ; clk        ; clk      ; None                        ; None                      ; 3.577 ns                ;
; N/A                                     ; 263.78 MHz ( period = 3.791 ns )                    ; Divider:div_clk|count2[2] ; Divider:div_clk|count2[3] ; clk        ; clk      ; None                        ; None                      ; 3.577 ns                ;
; N/A                                     ; 263.78 MHz ( period = 3.791 ns )                    ; Divider:div_clk|count2[2] ; Divider:div_clk|count2[0] ; clk        ; clk      ; None                        ; None                      ; 3.577 ns                ;
; N/A                                     ; 263.78 MHz ( period = 3.791 ns )                    ; Divider:div_clk|count2[2] ; Divider:div_clk|count2[2] ; clk        ; clk      ; None                        ; None                      ; 3.577 ns                ;
; N/A                                     ; 263.78 MHz ( period = 3.791 ns )                    ; Divider:div_clk|count2[2] ; Divider:div_clk|count2[1] ; clk        ; clk      ; None                        ; None                      ; 3.577 ns                ;
; N/A                                     ; 264.06 MHz ( period = 3.787 ns )                    ; Divider:div_clk|count3[4] ; Divider:div_clk|D         ; clk        ; clk      ; None                        ; None                      ; 3.451 ns                ;
; N/A                                     ; 264.41 MHz ( period = 3.782 ns )                    ; Divider:div_clk|count0[6] ; Divider:div_clk|count1[8] ; clk        ; clk      ; None                        ; None                      ; 3.568 ns                ;
; N/A                                     ; 264.41 MHz ( period = 3.782 ns )                    ; Divider:div_clk|count0[6] ; Divider:div_clk|count1[9] ; clk        ; clk      ; None                        ; None                      ; 3.568 ns                ;
; N/A                                     ; 264.41 MHz ( period = 3.782 ns )                    ; Divider:div_clk|count0[6] ; Divider:div_clk|count1[5] ; clk        ; clk      ; None                        ; None                      ; 3.568 ns                ;
; N/A                                     ; 264.41 MHz ( period = 3.782 ns )                    ; Divider:div_clk|count0[6] ; Divider:div_clk|count1[7] ; clk        ; clk      ; None                        ; None                      ; 3.568 ns                ;
; N/A                                     ; 264.41 MHz ( period = 3.782 ns )                    ; Divider:div_clk|count0[6] ; Divider:div_clk|count1[4] ; clk        ; clk      ; None                        ; None                      ; 3.568 ns                ;
; N/A                                     ; 264.41 MHz ( period = 3.782 ns )                    ; Divider:div_clk|count0[6] ; Divider:div_clk|count1[6] ; clk        ; clk      ; None                        ; None                      ; 3.568 ns                ;
; N/A                                     ; 264.41 MHz ( period = 3.782 ns )                    ; Divider:div_clk|count0[6] ; Divider:div_clk|count1[0] ; clk        ; clk      ; None                        ; None                      ; 3.568 ns                ;
; N/A                                     ; 264.41 MHz ( period = 3.782 ns )                    ; Divider:div_clk|count0[6] ; Divider:div_clk|count1[3] ; clk        ; clk      ; None                        ; None                      ; 3.568 ns                ;
; N/A                                     ; 264.41 MHz ( period = 3.782 ns )                    ; Divider:div_clk|count0[6] ; Divider:div_clk|count1[1] ; clk        ; clk      ; None                        ; None                      ; 3.568 ns                ;
; N/A                                     ; 264.41 MHz ( period = 3.782 ns )                    ; Divider:div_clk|count0[6] ; Divider:div_clk|count1[2] ; clk        ; clk      ; None                        ; None                      ; 3.568 ns                ;
; N/A                                     ; 264.90 MHz ( period = 3.775 ns )                    ; Divider:div_clk|count0[3] ; Divider:div_clk|count3[2] ; clk        ; clk      ; None                        ; None                      ; 3.560 ns                ;
; N/A                                     ; 264.90 MHz ( period = 3.775 ns )                    ; Divider:div_clk|count0[3] ; Divider:div_clk|count3[1] ; clk        ; clk      ; None                        ; None                      ; 3.560 ns                ;
; N/A                                     ; 264.90 MHz ( period = 3.775 ns )                    ; Divider:div_clk|count0[3] ; Divider:div_clk|count3[8] ; clk        ; clk      ; None                        ; None                      ; 3.560 ns                ;
; N/A                                     ; 264.90 MHz ( period = 3.775 ns )                    ; Divider:div_clk|count0[3] ; Divider:div_clk|count3[9] ; clk        ; clk      ; None                        ; None                      ; 3.560 ns                ;
; N/A                                     ; 264.90 MHz ( period = 3.775 ns )                    ; Divider:div_clk|count0[3] ; Divider:div_clk|count3[0] ; clk        ; clk      ; None                        ; None                      ; 3.560 ns                ;
; N/A                                     ; 264.90 MHz ( period = 3.775 ns )                    ; Divider:div_clk|count0[3] ; Divider:div_clk|count3[3] ; clk        ; clk      ; None                        ; None                      ; 3.560 ns                ;
; N/A                                     ; 264.90 MHz ( period = 3.775 ns )                    ; Divider:div_clk|count0[3] ; Divider:div_clk|count3[7] ; clk        ; clk      ; None                        ; None                      ; 3.560 ns                ;
; N/A                                     ; 264.90 MHz ( period = 3.775 ns )                    ; Divider:div_clk|count0[3] ; Divider:div_clk|count3[6] ; clk        ; clk      ; None                        ; None                      ; 3.560 ns                ;
; N/A                                     ; 264.90 MHz ( period = 3.775 ns )                    ; Divider:div_clk|count0[3] ; Divider:div_clk|count3[4] ; clk        ; clk      ; None                        ; None                      ; 3.560 ns                ;
; N/A                                     ; 264.90 MHz ( period = 3.775 ns )                    ; Divider:div_clk|count0[3] ; Divider:div_clk|count3[5] ; clk        ; clk      ; None                        ; None                      ; 3.560 ns                ;
; N/A                                     ; 266.31 MHz ( period = 3.755 ns )                    ; Divider:div_clk|count2[6] ; Divider:div_clk|count2[9] ; clk        ; clk      ; None                        ; None                      ; 3.541 ns                ;
; N/A                                     ; 266.31 MHz ( period = 3.755 ns )                    ; Divider:div_clk|count2[6] ; Divider:div_clk|count2[8] ; clk        ; clk      ; None                        ; None                      ; 3.541 ns                ;
; N/A                                     ; 266.31 MHz ( period = 3.755 ns )                    ; Divider:div_clk|count2[6] ; Divider:div_clk|count2[6] ; clk        ; clk      ; None                        ; None                      ; 3.541 ns                ;
; N/A                                     ; 266.31 MHz ( period = 3.755 ns )                    ; Divider:div_clk|count2[6] ; Divider:div_clk|count2[5] ; clk        ; clk      ; None                        ; None                      ; 3.541 ns                ;
; N/A                                     ; 266.31 MHz ( period = 3.755 ns )                    ; Divider:div_clk|count2[6] ; Divider:div_clk|count2[7] ; clk        ; clk      ; None                        ; None                      ; 3.541 ns                ;
; N/A                                     ; 266.31 MHz ( period = 3.755 ns )                    ; Divider:div_clk|count2[6] ; Divider:div_clk|count2[4] ; clk        ; clk      ; None                        ; None                      ; 3.541 ns                ;
; N/A                                     ; 266.31 MHz ( period = 3.755 ns )                    ; Divider:div_clk|count2[6] ; Divider:div_clk|count2[3] ; clk        ; clk      ; None                        ; None                      ; 3.541 ns                ;
; N/A                                     ; 266.31 MHz ( period = 3.755 ns )                    ; Divider:div_clk|count2[6] ; Divider:div_clk|count2[0] ; clk        ; clk      ; None                        ; None                      ; 3.541 ns                ;
; N/A                                     ; 266.31 MHz ( period = 3.755 ns )                    ; Divider:div_clk|count2[6] ; Divider:div_clk|count2[2] ; clk        ; clk      ; None                        ; None                      ; 3.541 ns                ;
; N/A                                     ; 266.31 MHz ( period = 3.755 ns )                    ; Divider:div_clk|count2[6] ; Divider:div_clk|count2[1] ; clk        ; clk      ; None                        ; None                      ; 3.541 ns                ;
; N/A                                     ; 267.24 MHz ( period = 3.742 ns )                    ; Divider:div_clk|count2[7] ; Divider:div_clk|count3[2] ; clk        ; clk      ; None                        ; None                      ; 3.537 ns                ;
; N/A                                     ; 267.24 MHz ( period = 3.742 ns )                    ; Divider:div_clk|count2[7] ; Divider:div_clk|count3[1] ; clk        ; clk      ; None                        ; None                      ; 3.537 ns                ;
; N/A                                     ; 267.24 MHz ( period = 3.742 ns )                    ; Divider:div_clk|count2[7] ; Divider:div_clk|count3[8] ; clk        ; clk      ; None                        ; None                      ; 3.537 ns                ;
; N/A                                     ; 267.24 MHz ( period = 3.742 ns )                    ; Divider:div_clk|count2[7] ; Divider:div_clk|count3[9] ; clk        ; clk      ; None                        ; None                      ; 3.537 ns                ;
; N/A                                     ; 267.24 MHz ( period = 3.742 ns )                    ; Divider:div_clk|count2[7] ; Divider:div_clk|count3[0] ; clk        ; clk      ; None                        ; None                      ; 3.537 ns                ;
; N/A                                     ; 267.24 MHz ( period = 3.742 ns )                    ; Divider:div_clk|count2[7] ; Divider:div_clk|count3[3] ; clk        ; clk      ; None                        ; None                      ; 3.537 ns                ;
; N/A                                     ; 267.24 MHz ( period = 3.742 ns )                    ; Divider:div_clk|count2[7] ; Divider:div_clk|count3[7] ; clk        ; clk      ; None                        ; None                      ; 3.537 ns                ;
; N/A                                     ; 267.24 MHz ( period = 3.742 ns )                    ; Divider:div_clk|count2[7] ; Divider:div_clk|count3[6] ; clk        ; clk      ; None                        ; None                      ; 3.537 ns                ;
; N/A                                     ; 267.24 MHz ( period = 3.742 ns )                    ; Divider:div_clk|count2[7] ; Divider:div_clk|count3[4] ; clk        ; clk      ; None                        ; None                      ; 3.537 ns                ;
; N/A                                     ; 267.24 MHz ( period = 3.742 ns )                    ; Divider:div_clk|count2[7] ; Divider:div_clk|count3[5] ; clk        ; clk      ; None                        ; None                      ; 3.537 ns                ;
; N/A                                     ; 267.59 MHz ( period = 3.737 ns )                    ; Divider:div_clk|count0[4] ; Divider:div_clk|count1[5] ; clk        ; clk      ; None                        ; None                      ; 3.523 ns                ;
; N/A                                     ; 267.59 MHz ( period = 3.737 ns )                    ; Divider:div_clk|count0[4] ; Divider:div_clk|count1[7] ; clk        ; clk      ; None                        ; None                      ; 3.523 ns                ;
; N/A                                     ; 267.59 MHz ( period = 3.737 ns )                    ; Divider:div_clk|count0[4] ; Divider:div_clk|count1[4] ; clk        ; clk      ; None                        ; None                      ; 3.523 ns                ;
; N/A                                     ; 267.59 MHz ( period = 3.737 ns )                    ; Divider:div_clk|count0[4] ; Divider:div_clk|count1[6] ; clk        ; clk      ; None                        ; None                      ; 3.523 ns                ;
; N/A                                     ; 267.59 MHz ( period = 3.737 ns )                    ; Divider:div_clk|count0[4] ; Divider:div_clk|count1[0] ; clk        ; clk      ; None                        ; None                      ; 3.523 ns                ;
; N/A                                     ; 267.59 MHz ( period = 3.737 ns )                    ; Divider:div_clk|count0[4] ; Divider:div_clk|count1[3] ; clk        ; clk      ; None                        ; None                      ; 3.523 ns                ;
; N/A                                     ; 267.59 MHz ( period = 3.737 ns )                    ; Divider:div_clk|count0[4] ; Divider:div_clk|count1[1] ; clk        ; clk      ; None                        ; None                      ; 3.523 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                           ;                           ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------------+
; tco                                                                                 ;
+-------+--------------+------------+-----------------------------+------+------------+
; Slack ; Required tco ; Actual tco ; From                        ; To   ; From Clock ;
+-------+--------------+------------+-----------------------------+------+------------+
; N/A   ; None         ; 10.545 ns  ; contador:contador1|count[1] ; s[2] ; clk        ;
; N/A   ; None         ; 10.529 ns  ; contador:contador1|count[1] ; s[0] ; clk        ;
; N/A   ; None         ; 10.492 ns  ; contador:contador1|count[1] ; s[1] ; clk        ;
; N/A   ; None         ; 10.414 ns  ; contador:contador1|count[2] ; s[0] ; clk        ;
; N/A   ; None         ; 10.387 ns  ; contador:contador1|count[2] ; s[2] ; clk        ;
; N/A   ; None         ; 10.366 ns  ; contador:contador1|count[2] ; s[1] ; clk        ;
; N/A   ; None         ; 10.311 ns  ; contador:contador1|count[1] ; s[4] ; clk        ;
; N/A   ; None         ; 10.309 ns  ; contador:contador1|count[1] ; s[5] ; clk        ;
; N/A   ; None         ; 10.294 ns  ; contador:contador1|count[1] ; s[3] ; clk        ;
; N/A   ; None         ; 10.282 ns  ; contador:contador1|count[1] ; s[6] ; clk        ;
; N/A   ; None         ; 10.163 ns  ; contador:contador1|count[2] ; s[3] ; clk        ;
; N/A   ; None         ; 10.150 ns  ; contador:contador1|count[2] ; s[6] ; clk        ;
; N/A   ; None         ; 10.150 ns  ; contador:contador1|count[2] ; s[5] ; clk        ;
; N/A   ; None         ; 10.124 ns  ; contador:contador1|count[2] ; s[4] ; clk        ;
; N/A   ; None         ; 10.082 ns  ; contador:contador1|count[0] ; s[0] ; clk        ;
; N/A   ; None         ; 10.055 ns  ; contador:contador1|count[0] ; s[2] ; clk        ;
; N/A   ; None         ; 10.035 ns  ; contador:contador1|count[0] ; s[1] ; clk        ;
; N/A   ; None         ; 9.832 ns   ; contador:contador1|count[0] ; s[3] ; clk        ;
; N/A   ; None         ; 9.821 ns   ; contador:contador1|count[0] ; s[4] ; clk        ;
; N/A   ; None         ; 9.818 ns   ; contador:contador1|count[0] ; s[6] ; clk        ;
; N/A   ; None         ; 9.818 ns   ; contador:contador1|count[0] ; s[5] ; clk        ;
+-------+--------------+------------+-----------------------------+------+------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon Jun 13 11:03:25 2011
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Contador_display -c Contador_display --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "Divider:div_clk|D" as buffer
Info: Clock "clk" has Internal fmax of 244.62 MHz between source register "Divider:div_clk|count0[3]" and destination register "Divider:div_clk|D" (period= 4.088 ns)
    Info: + Longest register to register delay is 3.751 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X43_Y26_N1; Fanout = 3; REG Node = 'Divider:div_clk|count0[3]'
        Info: 2: + IC(0.957 ns) + CELL(0.437 ns) = 1.394 ns; Loc. = LCCOMB_X42_Y26_N0; Fanout = 1; COMB Node = 'Divider:div_clk|Equal0~0'
        Info: 3: + IC(0.245 ns) + CELL(0.150 ns) = 1.789 ns; Loc. = LCCOMB_X42_Y26_N28; Fanout = 17; COMB Node = 'Divider:div_clk|Equal0~2'
        Info: 4: + IC(0.451 ns) + CELL(0.150 ns) = 2.390 ns; Loc. = LCCOMB_X41_Y26_N20; Fanout = 11; COMB Node = 'Divider:div_clk|D~0'
        Info: 5: + IC(1.127 ns) + CELL(0.150 ns) = 3.667 ns; Loc. = LCCOMB_X32_Y26_N8; Fanout = 1; COMB Node = 'Divider:div_clk|D~1'
        Info: 6: + IC(0.000 ns) + CELL(0.084 ns) = 3.751 ns; Loc. = LCFF_X32_Y26_N9; Fanout = 2; REG Node = 'Divider:div_clk|D'
        Info: Total cell delay = 0.971 ns ( 25.89 % )
        Info: Total interconnect delay = 2.780 ns ( 74.11 % )
    Info: - Smallest clock skew is -0.123 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.496 ns
            Info: 1: + IC(0.000 ns) + CELL(0.979 ns) = 0.979 ns; Loc. = PIN_D13; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(0.980 ns) + CELL(0.537 ns) = 2.496 ns; Loc. = LCFF_X32_Y26_N9; Fanout = 2; REG Node = 'Divider:div_clk|D'
            Info: Total cell delay = 1.516 ns ( 60.74 % )
            Info: Total interconnect delay = 0.980 ns ( 39.26 % )
        Info: - Longest clock path from clock "clk" to source register is 2.619 ns
            Info: 1: + IC(0.000 ns) + CELL(0.979 ns) = 0.979 ns; Loc. = PIN_D13; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(0.113 ns) + CELL(0.000 ns) = 1.092 ns; Loc. = CLKCTRL_G11; Fanout = 40; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.990 ns) + CELL(0.537 ns) = 2.619 ns; Loc. = LCFF_X43_Y26_N1; Fanout = 3; REG Node = 'Divider:div_clk|count0[3]'
            Info: Total cell delay = 1.516 ns ( 57.88 % )
            Info: Total interconnect delay = 1.103 ns ( 42.12 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Micro setup delay of destination is -0.036 ns
Info: tco from clock "clk" to destination pin "s[2]" through register "contador:contador1|count[1]" is 10.545 ns
    Info: + Longest clock path from clock "clk" to source register is 5.717 ns
        Info: 1: + IC(0.000 ns) + CELL(0.979 ns) = 0.979 ns; Loc. = PIN_D13; Fanout = 2; CLK Node = 'clk'
        Info: 2: + IC(0.980 ns) + CELL(0.787 ns) = 2.746 ns; Loc. = LCFF_X32_Y26_N9; Fanout = 2; REG Node = 'Divider:div_clk|D'
        Info: 3: + IC(1.388 ns) + CELL(0.000 ns) = 4.134 ns; Loc. = CLKCTRL_G10; Fanout = 3; COMB Node = 'Divider:div_clk|D~clkctrl'
        Info: 4: + IC(1.046 ns) + CELL(0.537 ns) = 5.717 ns; Loc. = LCFF_X27_Y1_N13; Fanout = 9; REG Node = 'contador:contador1|count[1]'
        Info: Total cell delay = 2.303 ns ( 40.28 % )
        Info: Total interconnect delay = 3.414 ns ( 59.72 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 4.578 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X27_Y1_N13; Fanout = 9; REG Node = 'contador:contador1|count[1]'
        Info: 2: + IC(0.566 ns) + CELL(0.420 ns) = 0.986 ns; Loc. = LCCOMB_X27_Y1_N18; Fanout = 1; COMB Node = 'seg7:conversor|Mux4~0'
        Info: 3: + IC(0.814 ns) + CELL(2.778 ns) = 4.578 ns; Loc. = PIN_AC12; Fanout = 0; PIN Node = 's[2]'
        Info: Total cell delay = 3.198 ns ( 69.86 % )
        Info: Total interconnect delay = 1.380 ns ( 30.14 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 168 megabytes
    Info: Processing ended: Mon Jun 13 11:03:26 2011
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


