Fitter report for 2ASK
Sat Feb 22 16:50:42 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Sat Feb 22 16:50:42 2025            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; 2ASK                                             ;
; Top-level Entity Name              ; top_double_ask                                   ;
; Family                             ; Cyclone IV E                                     ;
; Device                             ; EP4CE10F17C8                                     ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 704 / 10,320 ( 7 % )                             ;
;     Total combinational functions  ; 690 / 10,320 ( 7 % )                             ;
;     Dedicated logic registers      ; 124 / 10,320 ( 1 % )                             ;
; Total registers                    ; 124                                              ;
; Total pins                         ; 20 / 180 ( 11 % )                                ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                              ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                                   ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE10F17C8                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 4.25        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-14        ;  25.0%      ;
;     Processors 15-20       ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; data_out    ; Incomplete set of assignments ;
; data_valid  ; Incomplete set of assignments ;
; sys_clk     ; Incomplete set of assignments ;
; sys_rst_n   ; Incomplete set of assignments ;
; data_in[1]  ; Incomplete set of assignments ;
; data_in[0]  ; Incomplete set of assignments ;
; data_in[3]  ; Incomplete set of assignments ;
; data_in[2]  ; Incomplete set of assignments ;
; data_in[5]  ; Incomplete set of assignments ;
; data_in[4]  ; Incomplete set of assignments ;
; data_in[7]  ; Incomplete set of assignments ;
; data_in[6]  ; Incomplete set of assignments ;
; data_in[10] ; Incomplete set of assignments ;
; data_in[11] ; Incomplete set of assignments ;
; data_in[8]  ; Incomplete set of assignments ;
; data_in[9]  ; Incomplete set of assignments ;
; data_in[12] ; Incomplete set of assignments ;
; data_in[13] ; Incomplete set of assignments ;
; data_in[14] ; Incomplete set of assignments ;
; data_in[15] ; Incomplete set of assignments ;
+-------------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 866 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 866 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 856     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/FPGA/Project/communicate/2ASK/quartus_prj/output_files/2ASK.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 704 / 10,320 ( 7 % ) ;
;     -- Combinational with no register       ; 580                  ;
;     -- Register only                        ; 14                   ;
;     -- Combinational with a register        ; 110                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 167                  ;
;     -- 3 input functions                    ; 199                  ;
;     -- <=2 input functions                  ; 324                  ;
;     -- Register only                        ; 14                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 444                  ;
;     -- arithmetic mode                      ; 246                  ;
;                                             ;                      ;
; Total registers*                            ; 124 / 11,172 ( 1 % ) ;
;     -- Dedicated logic registers            ; 124 / 10,320 ( 1 % ) ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 59 / 645 ( 9 % )     ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 20 / 180 ( 11 % )    ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 2                    ;
; M9Ks                                        ; 0 / 46 ( 0 % )       ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 2 / 10 ( 20 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%         ;
; Peak interconnect usage (total/H/V)         ; 4% / 5% / 4%         ;
; Maximum fan-out                             ; 124                  ;
; Highest non-global fan-out                  ; 40                   ;
; Total fan-out                               ; 2297                 ;
; Average fan-out                             ; 2.63                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 704 / 10320 ( 7 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 580                 ; 0                              ;
;     -- Register only                        ; 14                  ; 0                              ;
;     -- Combinational with a register        ; 110                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 167                 ; 0                              ;
;     -- 3 input functions                    ; 199                 ; 0                              ;
;     -- <=2 input functions                  ; 324                 ; 0                              ;
;     -- Register only                        ; 14                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 444                 ; 0                              ;
;     -- arithmetic mode                      ; 246                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 124                 ; 0                              ;
;     -- Dedicated logic registers            ; 124 / 10320 ( 1 % ) ; 0 / 10320 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 59 / 645 ( 9 % )    ; 0 / 645 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 20                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )      ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 2 / 12 ( 16 % )     ; 0 / 12 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2292                ; 5                              ;
;     -- Registered Connections               ; 432                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 18                  ; 0                              ;
;     -- Output Ports                         ; 2                   ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; data_in[0]  ; N8    ; 3        ; 16           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data_in[10] ; T9    ; 4        ; 18           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data_in[11] ; J11   ; 5        ; 34           ; 9            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data_in[12] ; K9    ; 4        ; 18           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data_in[13] ; J14   ; 5        ; 34           ; 10           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data_in[14] ; J15   ; 5        ; 34           ; 10           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data_in[15] ; K15   ; 5        ; 34           ; 9            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data_in[1]  ; M1    ; 2        ; 0            ; 11           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data_in[2]  ; J13   ; 5        ; 34           ; 11           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data_in[3]  ; J1    ; 2        ; 0            ; 10           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data_in[4]  ; F13   ; 6        ; 34           ; 17           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data_in[5]  ; A9    ; 7        ; 16           ; 24           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data_in[6]  ; J12   ; 5        ; 34           ; 11           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data_in[7]  ; P8    ; 3        ; 16           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data_in[8]  ; L9    ; 4        ; 18           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; data_in[9]  ; C9    ; 7        ; 18           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; sys_clk     ; E1    ; 1        ; 0            ; 11           ; 7            ; 124                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; sys_rst_n   ; M2    ; 2        ; 0            ; 11           ; 14           ; 108                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; data_out   ; R10   ; 4        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; data_valid ; D9    ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; data_in[14]             ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 17 ( 29 % ) ; 2.5V          ; --           ;
; 2        ; 3 / 19 ( 16 % ) ; 2.5V          ; --           ;
; 3        ; 2 / 26 ( 8 % )  ; 2.5V          ; --           ;
; 4        ; 4 / 27 ( 15 % ) ; 2.5V          ; --           ;
; 5        ; 6 / 25 ( 24 % ) ; 2.5V          ; --           ;
; 6        ; 2 / 14 ( 14 % ) ; 2.5V          ; --           ;
; 7        ; 3 / 26 ( 12 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 26 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; data_in[5]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 168        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 169        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; data_in[9]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; data_valid                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; sys_clk                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; data_in[4]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; data_in[3]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; data_in[11]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J12      ; 123        ; 5        ; data_in[6]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J13      ; 124        ; 5        ; data_in[2]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J14      ; 122        ; 5        ; data_in[13]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J15      ; 121        ; 5        ; data_in[14]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; data_in[12]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; data_in[15]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; data_in[8]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; data_in[1]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 25         ; 2        ; sys_rst_n                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; data_in[0]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; data_in[7]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; data_out                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; data_in[10]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                   ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |top_double_ask                           ; 704 (1)     ; 124 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 20   ; 0            ; 580 (1)      ; 14 (0)            ; 110 (0)          ; |top_double_ask                                                                                                                       ; work         ;
;    |double_ask_rx:rx_inst|                ; 585 (76)    ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 535 (26)     ; 1 (1)             ; 49 (42)          ; |top_double_ask|double_ask_rx:rx_inst                                                                                                 ; work         ;
;       |full_wave_rectifier:rectifier|     ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |top_double_ask|double_ask_rx:rx_inst|full_wave_rectifier:rectifier                                                                   ; work         ;
;       |lpm_divide:Div0|                   ; 500 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 493 (0)      ; 0 (0)             ; 7 (0)            ; |top_double_ask|double_ask_rx:rx_inst|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_2jm:auto_generated|  ; 500 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 493 (0)      ; 0 (0)             ; 7 (0)            ; |top_double_ask|double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_qlh:divider| ; 500 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 493 (0)      ; 0 (0)             ; 7 (0)            ; |top_double_ask|double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider                       ; work         ;
;                |alt_u_div_87f:divider|    ; 500 (500)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 493 (493)    ; 0 (0)             ; 7 (7)            ; |top_double_ask|double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider ; work         ;
;    |double_ask_tx_top:tx_inst|            ; 118 (0)     ; 74 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 13 (0)            ; 61 (0)           ; |top_double_ask|double_ask_tx_top:tx_inst                                                                                             ; work         ;
;       |double_ask_tx:double_ask_tx_inst|  ; 55 (55)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 13 (13)           ; 14 (14)          ; |top_double_ask|double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst                                                            ; work         ;
;       |sine_lut:sine_lut_inst|            ; 63 (63)     ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 47 (47)          ; |top_double_ask|double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst                                                                      ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; data_out    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_valid  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sys_clk     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sys_rst_n   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; data_in[1]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; data_in[0]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_in[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_in[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_in[5]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_in[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_in[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_in[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_in[10] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_in[11] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_in[8]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_in[9]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_in[12] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_in[13] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_in[14] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_in[15] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                         ;
+------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                      ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------+-------------------+---------+
; sys_clk                                                                                  ;                   ;         ;
; sys_rst_n                                                                                ;                   ;         ;
; data_in[1]                                                                               ;                   ;         ;
; data_in[0]                                                                               ;                   ;         ;
;      - double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Equal0~0               ; 1                 ; 6       ;
;      - double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_in_reg[0]~feeder  ; 1                 ; 6       ;
; data_in[3]                                                                               ;                   ;         ;
;      - double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Equal0~1               ; 0                 ; 6       ;
;      - double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_in_reg[3]~feeder  ; 0                 ; 6       ;
; data_in[2]                                                                               ;                   ;         ;
;      - double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_in_reg[2]         ; 0                 ; 6       ;
;      - double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Equal0~1               ; 0                 ; 6       ;
; data_in[5]                                                                               ;                   ;         ;
;      - double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_in_reg[5]         ; 1                 ; 6       ;
;      - double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Equal0~2               ; 1                 ; 6       ;
; data_in[4]                                                                               ;                   ;         ;
;      - double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Equal0~2               ; 0                 ; 6       ;
;      - double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_in_reg[4]~feeder  ; 0                 ; 6       ;
; data_in[7]                                                                               ;                   ;         ;
;      - double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Equal0~3               ; 0                 ; 6       ;
;      - double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_in_reg[7]~feeder  ; 0                 ; 6       ;
; data_in[6]                                                                               ;                   ;         ;
;      - double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_in_reg[6]         ; 0                 ; 6       ;
;      - double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Equal0~3               ; 0                 ; 6       ;
; data_in[10]                                                                              ;                   ;         ;
;      - double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_in_reg[10]        ; 0                 ; 6       ;
;      - double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Equal0~5               ; 0                 ; 6       ;
; data_in[11]                                                                              ;                   ;         ;
;      - double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Equal0~5               ; 0                 ; 6       ;
;      - double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_in_reg[11]~feeder ; 0                 ; 6       ;
; data_in[8]                                                                               ;                   ;         ;
;      - double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_in_reg[8]         ; 0                 ; 6       ;
;      - double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Equal0~7               ; 0                 ; 6       ;
; data_in[9]                                                                               ;                   ;         ;
;      - double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_in_reg[9]         ; 0                 ; 6       ;
;      - double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Equal0~6               ; 0                 ; 6       ;
; data_in[12]                                                                              ;                   ;         ;
;      - double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_in_reg[12]        ; 1                 ; 6       ;
;      - double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Equal0~8               ; 1                 ; 6       ;
; data_in[13]                                                                              ;                   ;         ;
;      - double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_in_reg[13]        ; 1                 ; 6       ;
;      - double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Equal0~8               ; 1                 ; 6       ;
; data_in[14]                                                                              ;                   ;         ;
;      - double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Equal0~9               ; 0                 ; 6       ;
;      - double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_in_reg[14]~feeder ; 0                 ; 6       ;
; data_in[15]                                                                              ;                   ;         ;
;      - double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_in_reg[15]        ; 0                 ; 6       ;
;      - double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Equal0~9               ; 0                 ; 6       ;
+------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                       ;
+--------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                     ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; double_ask_rx:rx_inst|Equal0~4                                           ; LCCOMB_X18_Y15_N4  ; 40      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Equal0~10     ; LCCOMB_X18_Y11_N0  ; 7       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|always2~2     ; LCCOMB_X18_Y12_N30 ; 6       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_cnt[0]~7 ; LCCOMB_X18_Y11_N2  ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[31]           ; FF_X16_Y14_N31     ; 17      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; sys_clk                                                                  ; PIN_E1             ; 124     ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; sys_rst_n                                                                ; PIN_M2             ; 108     ; Async. clear ; yes    ; Global Clock         ; GCLK4            ; --                        ;
+--------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                 ;
+-----------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name      ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; sys_clk   ; PIN_E1   ; 124     ; 1                                    ; Global Clock         ; GCLK2            ; --                        ;
; sys_rst_n ; PIN_M2   ; 108     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+-----------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                              ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; double_ask_rx:rx_inst|Equal0~4                                                                                                                    ; 40      ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[28]                                                                                    ; 25      ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[27]                                                                                    ; 25      ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[30]                                                                                    ; 22      ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[29]                                                                                    ; 22      ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_25_result_int[7]~12 ; 18      ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_24_result_int[7]~12 ; 18      ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_23_result_int[7]~12 ; 18      ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_17_result_int[7]~12 ; 18      ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[31]                                                                                    ; 17      ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_29_result_int[7]~12 ; 17      ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_28_result_int[7]~12 ; 17      ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_27_result_int[7]~12 ; 17      ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_26_result_int[7]~12 ; 17      ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_22_result_int[7]~12 ; 17      ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_21_result_int[7]~12 ; 17      ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_20_result_int[7]~12 ; 17      ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_19_result_int[7]~12 ; 17      ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_18_result_int[7]~12 ; 17      ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_16_result_int[7]~12 ; 17      ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_15_result_int[7]~12 ; 17      ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_14_result_int[7]~12 ; 17      ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[7]~12 ; 17      ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[7]~12 ; 17      ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[7]~12 ; 17      ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_10_result_int[7]~12 ; 17      ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_9_result_int[7]~12  ; 17      ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_8_result_int[7]~12  ; 17      ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_7_result_int[7]~12  ; 17      ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_6_result_int[7]~12  ; 17      ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_5_result_int[6]~10  ; 17      ;
; double_ask_rx:rx_inst|full_wave_rectifier:rectifier|dc_output[6]~0                                                                                ; 15      ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|q[15]                                                                                            ; 15      ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_30_result_int[7]~12 ; 13      ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_cnt[1]                                                                            ; 11      ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_cnt[2]                                                                            ; 11      ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_cnt[0]                                                                            ; 8       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Equal0~10                                                                              ; 7       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|always2~2                                                                              ; 6       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_cnt[0]~7                                                                          ; 5       ;
; double_ask_rx:rx_inst|integrator[3]                                                                                                               ; 5       ;
; double_ask_rx:rx_inst|integrator[4]                                                                                                               ; 5       ;
; double_ask_rx:rx_inst|integrator[5]                                                                                                               ; 5       ;
; double_ask_rx:rx_inst|integrator[6]                                                                                                               ; 5       ;
; double_ask_rx:rx_inst|integrator[7]                                                                                                               ; 5       ;
; double_ask_rx:rx_inst|integrator[8]                                                                                                               ; 5       ;
; double_ask_rx:rx_inst|integrator[9]                                                                                                               ; 5       ;
; double_ask_rx:rx_inst|integrator[10]                                                                                                              ; 5       ;
; double_ask_rx:rx_inst|integrator[11]                                                                                                              ; 5       ;
; double_ask_rx:rx_inst|integrator[12]                                                                                                              ; 5       ;
; double_ask_rx:rx_inst|integrator[13]                                                                                                              ; 5       ;
; double_ask_rx:rx_inst|integrator[14]                                                                                                              ; 5       ;
; double_ask_rx:rx_inst|integrator[15]                                                                                                              ; 5       ;
; double_ask_rx:rx_inst|integrator[16]                                                                                                              ; 5       ;
; double_ask_rx:rx_inst|integrator[17]                                                                                                              ; 5       ;
; double_ask_rx:rx_inst|integrator[18]                                                                                                              ; 5       ;
; double_ask_rx:rx_inst|integrator[19]                                                                                                              ; 5       ;
; double_ask_rx:rx_inst|integrator[20]                                                                                                              ; 5       ;
; double_ask_rx:rx_inst|integrator[21]                                                                                                              ; 5       ;
; double_ask_rx:rx_inst|integrator[22]                                                                                                              ; 5       ;
; double_ask_rx:rx_inst|integrator[23]                                                                                                              ; 5       ;
; double_ask_rx:rx_inst|integrator[24]                                                                                                              ; 5       ;
; double_ask_rx:rx_inst|integrator[25]                                                                                                              ; 5       ;
; double_ask_rx:rx_inst|integrator[26]                                                                                                              ; 5       ;
; ~GND                                                                                                                                              ; 4       ;
; double_ask_rx:rx_inst|integrator[2]                                                                                                               ; 4       ;
; double_ask_rx:rx_inst|integrator[27]                                                                                                              ; 4       ;
; double_ask_rx:rx_inst|integrator[28]                                                                                                              ; 4       ;
; double_ask_rx:rx_inst|integrator[29]                                                                                                              ; 4       ;
; double_ask_rx:rx_inst|integrator[30]                                                                                                              ; 4       ;
; double_ask_rx:rx_inst|symbol_counter[0]                                                                                                           ; 3       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|freq_cnt[5]                                                                            ; 3       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|freq_cnt[4]                                                                            ; 3       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_cnt[4]                                                                            ; 3       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_cnt[3]                                                                            ; 3       ;
; double_ask_rx:rx_inst|integrator[1]                                                                                                               ; 3       ;
; double_ask_rx:rx_inst|integrator[31]                                                                                                              ; 3       ;
; data_in[15]~input                                                                                                                                 ; 2       ;
; data_in[14]~input                                                                                                                                 ; 2       ;
; data_in[13]~input                                                                                                                                 ; 2       ;
; data_in[12]~input                                                                                                                                 ; 2       ;
; data_in[9]~input                                                                                                                                  ; 2       ;
; data_in[8]~input                                                                                                                                  ; 2       ;
; data_in[11]~input                                                                                                                                 ; 2       ;
; data_in[10]~input                                                                                                                                 ; 2       ;
; data_in[6]~input                                                                                                                                  ; 2       ;
; data_in[7]~input                                                                                                                                  ; 2       ;
; data_in[4]~input                                                                                                                                  ; 2       ;
; data_in[5]~input                                                                                                                                  ; 2       ;
; data_in[2]~input                                                                                                                                  ; 2       ;
; data_in[3]~input                                                                                                                                  ; 2       ;
; data_in[0]~input                                                                                                                                  ; 2       ;
; data_in[1]~input                                                                                                                                  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[205]~678           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[198]~677           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[191]~676           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[184]~675           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[177]~674           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[170]~673           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[163]~672           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[156]~671           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[149]~670           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[142]~669           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[135]~668           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[128]~667           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[121]~666           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[114]~665           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[107]~664           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[100]~663           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[93]~662            ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[86]~661            ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[79]~660            ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[72]~659            ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[65]~658            ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[58]~657            ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[51]~656            ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[44]~655            ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[45]~654            ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[46]~653            ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[206]~648           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[207]~647           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[199]~645           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[200]~644           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[192]~642           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[193]~641           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[185]~639           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[186]~638           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[178]~636           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[179]~635           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[171]~633           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[172]~632           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[164]~630           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[165]~629           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[157]~627           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[158]~626           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[150]~624           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[151]~623           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[143]~621           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[144]~620           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[136]~618           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[137]~617           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[129]~615           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[130]~614           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[122]~612           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[123]~611           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[115]~609           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[116]~608           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[108]~606           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[109]~605           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[101]~603           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[102]~602           ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[94]~600            ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[95]~599            ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[87]~597            ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[88]~596            ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[80]~594            ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[81]~593            ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[73]~591            ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[74]~590            ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[66]~588            ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[67]~587            ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[59]~585            ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[60]~584            ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[52]~582            ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[53]~581            ; 2       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Equal1~0                                                                               ; 2       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|LessThan1~0                                                                            ; 2       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_in_reg[5]                                                                         ; 2       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_in_reg[1]                                                                         ; 2       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_in_reg[3]                                                                         ; 2       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_in_reg[7]                                                                         ; 2       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_in_reg[8]                                                                         ; 2       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_in_reg[12]                                                                        ; 2       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_in_reg[10]                                                                        ; 2       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_in_reg[14]                                                                        ; 2       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_in_reg[9]                                                                         ; 2       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_in_reg[13]                                                                        ; 2       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_in_reg[11]                                                                        ; 2       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_in_reg[15]                                                                        ; 2       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Add2~0                                                                                 ; 2       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_in_reg[4]                                                                         ; 2       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_in_reg[0]                                                                         ; 2       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_in_reg[2]                                                                         ; 2       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_in_reg[6]                                                                         ; 2       ;
; double_ask_rx:rx_inst|symbol_counter[1]                                                                                                           ; 2       ;
; double_ask_rx:rx_inst|symbol_counter[2]                                                                                                           ; 2       ;
; double_ask_rx:rx_inst|symbol_counter[3]                                                                                                           ; 2       ;
; double_ask_rx:rx_inst|symbol_counter[6]                                                                                                           ; 2       ;
; double_ask_rx:rx_inst|symbol_counter[7]                                                                                                           ; 2       ;
; double_ask_rx:rx_inst|symbol_counter[4]                                                                                                           ; 2       ;
; double_ask_rx:rx_inst|symbol_counter[5]                                                                                                           ; 2       ;
; double_ask_rx:rx_inst|symbol_counter[8]                                                                                                           ; 2       ;
; double_ask_rx:rx_inst|symbol_counter[9]                                                                                                           ; 2       ;
; double_ask_rx:rx_inst|symbol_counter[10]                                                                                                          ; 2       ;
; double_ask_rx:rx_inst|symbol_counter[11]                                                                                                          ; 2       ;
; double_ask_rx:rx_inst|symbol_counter[12]                                                                                                          ; 2       ;
; double_ask_rx:rx_inst|symbol_counter[13]                                                                                                          ; 2       ;
; double_ask_rx:rx_inst|symbol_counter[14]                                                                                                          ; 2       ;
; double_ask_rx:rx_inst|symbol_counter[15]                                                                                                          ; 2       ;
; double_ask_rx:rx_inst|data_out                                                                                                                    ; 2       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|freq_cnt[3]                                                                            ; 2       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|freq_cnt[2]                                                                            ; 2       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|freq_cnt[1]                                                                            ; 2       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|freq_cnt[0]                                                                            ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_29_result_int[4]~6  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_29_result_int[3]~4  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_29_result_int[2]~2  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_29_result_int[1]~0  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_28_result_int[4]~6  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_28_result_int[3]~4  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_28_result_int[2]~2  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_28_result_int[1]~0  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_27_result_int[4]~6  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_27_result_int[3]~4  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_27_result_int[2]~2  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_27_result_int[1]~0  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_26_result_int[4]~6  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_26_result_int[3]~4  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_26_result_int[2]~2  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_26_result_int[1]~0  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_25_result_int[4]~6  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_25_result_int[3]~4  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_25_result_int[2]~2  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_25_result_int[1]~0  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_24_result_int[4]~6  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_24_result_int[3]~4  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_24_result_int[2]~2  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_24_result_int[1]~0  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_23_result_int[4]~6  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_23_result_int[3]~4  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_23_result_int[2]~2  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_23_result_int[1]~0  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_22_result_int[4]~6  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_22_result_int[3]~4  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_22_result_int[2]~2  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_22_result_int[1]~0  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_21_result_int[4]~6  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_21_result_int[3]~4  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_21_result_int[2]~2  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_21_result_int[1]~0  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_20_result_int[4]~6  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_20_result_int[3]~4  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_20_result_int[2]~2  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_20_result_int[1]~0  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_19_result_int[4]~6  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_19_result_int[3]~4  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_19_result_int[2]~2  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_19_result_int[1]~0  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_18_result_int[4]~6  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_18_result_int[3]~4  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_18_result_int[2]~2  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_18_result_int[1]~0  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_17_result_int[4]~6  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_17_result_int[3]~4  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_17_result_int[2]~2  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_17_result_int[1]~0  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_16_result_int[4]~6  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_16_result_int[3]~4  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_16_result_int[2]~2  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_16_result_int[1]~0  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_15_result_int[4]~6  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_15_result_int[3]~4  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_15_result_int[2]~2  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_15_result_int[1]~0  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_14_result_int[4]~6  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_14_result_int[3]~4  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_14_result_int[2]~2  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_14_result_int[1]~0  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[4]~6  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[3]~4  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[2]~2  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[1]~0  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[4]~6  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[3]~4  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[2]~2  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[1]~0  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[4]~6  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[3]~4  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[2]~2  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[1]~0  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_10_result_int[4]~6  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_10_result_int[3]~4  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_10_result_int[2]~2  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_10_result_int[1]~0  ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_9_result_int[4]~6   ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_9_result_int[3]~4   ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_9_result_int[2]~2   ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_9_result_int[1]~0   ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_8_result_int[4]~6   ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_8_result_int[3]~4   ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_8_result_int[2]~2   ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_8_result_int[1]~0   ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_7_result_int[4]~6   ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_7_result_int[3]~4   ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_7_result_int[2]~2   ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_7_result_int[1]~0   ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_6_result_int[4]~6   ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_6_result_int[3]~4   ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_6_result_int[2]~2   ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_6_result_int[1]~0   ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_5_result_int[4]~6   ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_5_result_int[3]~4   ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_5_result_int[2]~2   ; 2       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_5_result_int[1]~0   ; 2       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|Ram0~31                                                                                          ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|Ram0~30                                                                                          ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|Ram0~29                                                                                          ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|Ram0~28                                                                                          ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|Ram0~27                                                                                          ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|Ram0~26                                                                                          ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|Ram0~25                                                                                          ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|Ram0~24                                                                                          ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|Ram0~23                                                                                          ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|Ram0~22                                                                                          ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|Ram0~21                                                                                          ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|Ram0~20                                                                                          ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|Ram0~19                                                                                          ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|Ram0~18                                                                                          ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|Ram0~17                                                                                          ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|Ram0~16                                                                                          ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[212]~679           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[47]~652            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[213]~651           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[214]~650           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[215]~649           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[208]~646           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[201]~643           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[194]~640           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[187]~637           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[180]~634           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[173]~631           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[166]~628           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[159]~625           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[152]~622           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[145]~619           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[138]~616           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[131]~613           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[124]~610           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[117]~607           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[110]~604           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[103]~601           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[96]~598            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[89]~595            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[82]~592            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[75]~589            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[68]~586            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[61]~583            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[54]~580            ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|Ram0~15                                                                                          ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|Ram0~14                                                                                          ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|Ram0~13                                                                                          ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|Ram0~12                                                                                          ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|Ram0~11                                                                                          ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|Ram0~10                                                                                          ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|Ram0~9                                                                                           ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|Ram0~8                                                                                           ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|Ram0~7                                                                                           ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|Ram0~6                                                                                           ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|Ram0~5                                                                                           ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|Ram0~4                                                                                           ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|Ram0~3                                                                                           ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|Ram0~2                                                                                           ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|Ram0~1                                                                                           ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|Ram0~0                                                                                           ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Equal1~1                                                                               ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Equal0~9                                                                               ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Equal0~8                                                                               ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Equal0~7                                                                               ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Equal0~6                                                                               ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Equal0~5                                                                               ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Equal0~4                                                                               ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Equal0~3                                                                               ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Equal0~2                                                                               ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Equal0~1                                                                               ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Equal0~0                                                                               ; 1       ;
; double_ask_rx:rx_inst|full_wave_rectifier:rectifier|dc_output[0]~15                                                                               ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|q[0]                                                                                             ; 1       ;
; double_ask_rx:rx_inst|full_wave_rectifier:rectifier|dc_output[1]~14                                                                               ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|q[1]                                                                                             ; 1       ;
; double_ask_rx:rx_inst|full_wave_rectifier:rectifier|dc_output[2]~13                                                                               ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|q[2]                                                                                             ; 1       ;
; double_ask_rx:rx_inst|full_wave_rectifier:rectifier|dc_output[3]~12                                                                               ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|q[3]                                                                                             ; 1       ;
; double_ask_rx:rx_inst|full_wave_rectifier:rectifier|dc_output[4]~11                                                                               ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|q[4]                                                                                             ; 1       ;
; double_ask_rx:rx_inst|full_wave_rectifier:rectifier|dc_output[5]~10                                                                               ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|q[5]                                                                                             ; 1       ;
; double_ask_rx:rx_inst|full_wave_rectifier:rectifier|dc_output[6]~9                                                                                ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|q[6]                                                                                             ; 1       ;
; double_ask_rx:rx_inst|full_wave_rectifier:rectifier|dc_output[7]~8                                                                                ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|q[7]                                                                                             ; 1       ;
; double_ask_rx:rx_inst|full_wave_rectifier:rectifier|dc_output[8]~7                                                                                ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|q[8]                                                                                             ; 1       ;
; double_ask_rx:rx_inst|full_wave_rectifier:rectifier|dc_output[9]~6                                                                                ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|q[9]                                                                                             ; 1       ;
; double_ask_rx:rx_inst|full_wave_rectifier:rectifier|dc_output[10]~5                                                                               ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|q[10]                                                                                            ; 1       ;
; double_ask_rx:rx_inst|full_wave_rectifier:rectifier|dc_output[11]~4                                                                               ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|q[11]                                                                                            ; 1       ;
; double_ask_rx:rx_inst|full_wave_rectifier:rectifier|dc_output[12]~3                                                                               ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|q[12]                                                                                            ; 1       ;
; double_ask_rx:rx_inst|full_wave_rectifier:rectifier|dc_output[13]~2                                                                               ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|q[13]                                                                                            ; 1       ;
; double_ask_rx:rx_inst|full_wave_rectifier:rectifier|dc_output[14]~1                                                                               ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|q[14]                                                                                            ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Mux0~13                                                                                ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Mux0~12                                                                                ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Mux0~11                                                                                ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Mux0~10                                                                                ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Mux0~9                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Mux0~8                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Mux0~7                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Mux0~6                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Mux0~5                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Mux0~4                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Mux0~3                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Mux0~2                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Mux0~1                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|Mux0~0                                                                                 ; 1       ;
; double_ask_rx:rx_inst|symbol_counter~2                                                                                                            ; 1       ;
; double_ask_rx:rx_inst|symbol_counter~1                                                                                                            ; 1       ;
; double_ask_rx:rx_inst|symbol_counter~0                                                                                                            ; 1       ;
; double_ask_rx:rx_inst|data_out~11                                                                                                                 ; 1       ;
; double_ask_rx:rx_inst|data_out~10                                                                                                                 ; 1       ;
; double_ask_rx:rx_inst|data_out~9                                                                                                                  ; 1       ;
; double_ask_rx:rx_inst|data_out~8                                                                                                                  ; 1       ;
; double_ask_rx:rx_inst|data_out~7                                                                                                                  ; 1       ;
; double_ask_rx:rx_inst|data_out~6                                                                                                                  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[210]~579           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[210]~578           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[211]~577           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[211]~576           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[212]~575           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[213]~574           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[214]~573           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[215]~572           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[203]~571           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[203]~570           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[204]~569           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[204]~568           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[205]~567           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[206]~566           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[207]~565           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[208]~564           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[196]~563           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[196]~562           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[197]~561           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[197]~560           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[198]~559           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[199]~558           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[200]~557           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[201]~556           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[189]~555           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[189]~554           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[190]~553           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[190]~552           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[191]~551           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[192]~550           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[193]~549           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[194]~548           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[182]~547           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[182]~546           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[183]~545           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[183]~544           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[184]~543           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[185]~542           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[186]~541           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[187]~540           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[175]~539           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[175]~538           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[176]~537           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[176]~536           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[177]~535           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[178]~534           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[179]~533           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[180]~532           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[168]~531           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[168]~530           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[169]~529           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[169]~528           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[170]~527           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[171]~526           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[172]~525           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[173]~524           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[161]~523           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[161]~522           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[162]~521           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[162]~520           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[163]~519           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[164]~518           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[165]~517           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[166]~516           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[154]~515           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[154]~514           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[155]~513           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[155]~512           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[156]~511           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[157]~510           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[158]~509           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[159]~508           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[147]~507           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[147]~506           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[148]~505           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[148]~504           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[149]~503           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[150]~502           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[151]~501           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[152]~500           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[140]~499           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[140]~498           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[141]~497           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[141]~496           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[142]~495           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[143]~494           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[144]~493           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[145]~492           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[133]~491           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[133]~490           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[134]~489           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[134]~488           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[135]~487           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[136]~486           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[137]~485           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[138]~484           ; 1       ;
; double_ask_rx:rx_inst|data_out~5                                                                                                                  ; 1       ;
; double_ask_rx:rx_inst|data_out~4                                                                                                                  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[126]~483           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[126]~482           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[127]~481           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[127]~480           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[128]~479           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[129]~478           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[130]~477           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[131]~476           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[119]~475           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[119]~474           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[120]~473           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[120]~472           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[121]~471           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[122]~470           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[123]~469           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[124]~468           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[112]~467           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[112]~466           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[113]~465           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[113]~464           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[114]~463           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[115]~462           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[116]~461           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[117]~460           ; 1       ;
; double_ask_rx:rx_inst|data_out~3                                                                                                                  ; 1       ;
; double_ask_rx:rx_inst|data_out~2                                                                                                                  ; 1       ;
; double_ask_rx:rx_inst|data_out~1                                                                                                                  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[105]~459           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[105]~458           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[106]~457           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[106]~456           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[107]~455           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[108]~454           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[109]~453           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[110]~452           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[98]~451            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[98]~450            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[99]~449            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[99]~448            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[100]~447           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[101]~446           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[102]~445           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[103]~444           ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[91]~443            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[91]~442            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[92]~441            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[92]~440            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[93]~439            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[94]~438            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[95]~437            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[96]~436            ; 1       ;
; double_ask_rx:rx_inst|data_out~0                                                                                                                  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[84]~435            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[84]~434            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[85]~433            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[85]~432            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[86]~431            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[87]~430            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[88]~429            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[89]~428            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[77]~427            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[77]~426            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[78]~425            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[78]~424            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[79]~423            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[80]~422            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[81]~421            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[82]~420            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[70]~419            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[70]~418            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[71]~417            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[71]~416            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[72]~415            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[73]~414            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[74]~413            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[75]~412            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[63]~411            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[63]~410            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[64]~409            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[64]~408            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[65]~407            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[66]~406            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[67]~405            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[68]~404            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[56]~403            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[56]~402            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[57]~401            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[57]~400            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[58]~399            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[59]~398            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[60]~397            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[61]~396            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[49]~395            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[49]~394            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[50]~393            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[50]~392            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[51]~391            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[52]~390            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[53]~389            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[54]~388            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[42]~387            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[42]~386            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[43]~385            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[43]~384            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[44]~383            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[45]~382            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[46]~381            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[47]~380            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[35]~379            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[35]~378            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[36]~377            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[36]~376            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[37]~375            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[37]~374            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[38]~373            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[38]~372            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[39]~371            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[39]~370            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[40]~369            ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|StageOut[40]~368            ; 1       ;
; double_ask_rx:rx_inst|Equal0~3                                                                                                                    ; 1       ;
; double_ask_rx:rx_inst|Equal0~2                                                                                                                    ; 1       ;
; double_ask_rx:rx_inst|Equal0~1                                                                                                                    ; 1       ;
; double_ask_rx:rx_inst|Equal0~0                                                                                                                    ; 1       ;
; double_ask_rx:rx_inst|data_valid                                                                                                                  ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[31]~91                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[30]~90                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[30]~89                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[29]~88                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[29]~87                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[28]~86                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[28]~85                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[27]~84                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[27]~83                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[26]~82                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[26]~81                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[25]~80                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[25]~79                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[24]~78                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[24]~77                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[23]~76                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[23]~75                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[22]~74                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[22]~73                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[21]~72                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[21]~71                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[20]~70                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[20]~69                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[19]~68                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[19]~67                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[18]~66                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[18]~65                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[17]~64                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[17]~63                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[16]~62                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[16]~61                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[15]~60                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[15]~59                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[14]~58                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[14]~57                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[13]~56                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[13]~55                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[12]~54                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[12]~53                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[11]~52                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[11]~51                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[10]~50                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[10]~49                                                                                 ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[9]~48                                                                                  ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[9]~47                                                                                  ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[8]~46                                                                                  ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[8]~45                                                                                  ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[7]~44                                                                                  ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[7]~43                                                                                  ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[6]~42                                                                                  ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[6]~41                                                                                  ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[5]~40                                                                                  ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[5]~39                                                                                  ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[4]~38                                                                                  ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[4]~37                                                                                  ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[3]~36                                                                                  ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[3]~35                                                                                  ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[2]~34                                                                                  ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[2]~33                                                                                  ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[1]~32                                                                                  ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[1]~31                                                                                  ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[1]                                                                                     ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[2]                                                                                     ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[3]                                                                                     ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[4]                                                                                     ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[5]                                                                                     ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[6]                                                                                     ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[7]                                                                                     ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[8]                                                                                     ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[9]                                                                                     ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[10]                                                                                    ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[11]                                                                                    ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[12]                                                                                    ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[13]                                                                                    ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[14]                                                                                    ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[15]                                                                                    ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[16]                                                                                    ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[17]                                                                                    ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[18]                                                                                    ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[19]                                                                                    ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[20]                                                                                    ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[21]                                                                                    ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[22]                                                                                    ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[23]                                                                                    ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[24]                                                                                    ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[25]                                                                                    ; 1       ;
; double_ask_tx_top:tx_inst|sine_lut:sine_lut_inst|phase_acc[26]                                                                                    ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|freq_cnt[5]~16                                                                         ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|freq_cnt[4]~15                                                                         ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|freq_cnt[4]~14                                                                         ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|freq_cnt[3]~13                                                                         ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|freq_cnt[3]~12                                                                         ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|freq_cnt[2]~11                                                                         ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|freq_cnt[2]~10                                                                         ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|freq_cnt[1]~9                                                                          ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|freq_cnt[1]~8                                                                          ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|freq_cnt[0]~7                                                                          ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|freq_cnt[0]~6                                                                          ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_cnt[4]~14                                                                         ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_cnt[3]~13                                                                         ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_cnt[3]~12                                                                         ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_cnt[2]~11                                                                         ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_cnt[2]~10                                                                         ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_cnt[1]~9                                                                          ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_cnt[1]~8                                                                          ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_cnt[0]~6                                                                          ; 1       ;
; double_ask_tx_top:tx_inst|double_ask_tx:double_ask_tx_inst|data_cnt[0]~5                                                                          ; 1       ;
; double_ask_rx:rx_inst|integrator[31]~94                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[30]~93                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[30]~92                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[29]~91                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[29]~90                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[28]~89                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[28]~88                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[27]~87                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[27]~86                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[26]~85                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[26]~84                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[25]~83                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[25]~82                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[24]~81                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[24]~80                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[23]~79                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[23]~78                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[22]~77                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[22]~76                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[21]~75                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[21]~74                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[20]~73                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[20]~72                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[19]~71                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[19]~70                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[18]~69                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[18]~68                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[17]~67                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[17]~66                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[16]~65                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[16]~64                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[15]~63                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[15]~62                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[14]~61                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[14]~60                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[13]~59                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[13]~58                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[12]~57                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[12]~56                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[11]~55                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[11]~54                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[10]~53                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[10]~52                                                                                                           ; 1       ;
; double_ask_rx:rx_inst|integrator[9]~51                                                                                                            ; 1       ;
; double_ask_rx:rx_inst|integrator[9]~50                                                                                                            ; 1       ;
; double_ask_rx:rx_inst|integrator[8]~49                                                                                                            ; 1       ;
; double_ask_rx:rx_inst|integrator[8]~48                                                                                                            ; 1       ;
; double_ask_rx:rx_inst|integrator[7]~47                                                                                                            ; 1       ;
; double_ask_rx:rx_inst|integrator[7]~46                                                                                                            ; 1       ;
; double_ask_rx:rx_inst|integrator[6]~45                                                                                                            ; 1       ;
; double_ask_rx:rx_inst|integrator[6]~44                                                                                                            ; 1       ;
; double_ask_rx:rx_inst|integrator[5]~43                                                                                                            ; 1       ;
; double_ask_rx:rx_inst|integrator[5]~42                                                                                                            ; 1       ;
; double_ask_rx:rx_inst|integrator[4]~41                                                                                                            ; 1       ;
; double_ask_rx:rx_inst|integrator[4]~40                                                                                                            ; 1       ;
; double_ask_rx:rx_inst|integrator[3]~39                                                                                                            ; 1       ;
; double_ask_rx:rx_inst|integrator[3]~38                                                                                                            ; 1       ;
; double_ask_rx:rx_inst|integrator[2]~37                                                                                                            ; 1       ;
; double_ask_rx:rx_inst|integrator[2]~36                                                                                                            ; 1       ;
; double_ask_rx:rx_inst|integrator[1]~35                                                                                                            ; 1       ;
; double_ask_rx:rx_inst|integrator[1]~34                                                                                                            ; 1       ;
; double_ask_rx:rx_inst|integrator[0]~33                                                                                                            ; 1       ;
; double_ask_rx:rx_inst|integrator[0]~32                                                                                                            ; 1       ;
; double_ask_rx:rx_inst|integrator[0]                                                                                                               ; 1       ;
; double_ask_rx:rx_inst|Add1~30                                                                                                                     ; 1       ;
; double_ask_rx:rx_inst|Add1~29                                                                                                                     ; 1       ;
; double_ask_rx:rx_inst|Add1~28                                                                                                                     ; 1       ;
; double_ask_rx:rx_inst|Add1~27                                                                                                                     ; 1       ;
; double_ask_rx:rx_inst|Add1~26                                                                                                                     ; 1       ;
; double_ask_rx:rx_inst|Add1~25                                                                                                                     ; 1       ;
; double_ask_rx:rx_inst|Add1~24                                                                                                                     ; 1       ;
; double_ask_rx:rx_inst|Add1~23                                                                                                                     ; 1       ;
; double_ask_rx:rx_inst|Add1~22                                                                                                                     ; 1       ;
; double_ask_rx:rx_inst|Add1~21                                                                                                                     ; 1       ;
; double_ask_rx:rx_inst|Add1~20                                                                                                                     ; 1       ;
; double_ask_rx:rx_inst|Add1~19                                                                                                                     ; 1       ;
; double_ask_rx:rx_inst|Add1~18                                                                                                                     ; 1       ;
; double_ask_rx:rx_inst|Add1~17                                                                                                                     ; 1       ;
; double_ask_rx:rx_inst|Add1~16                                                                                                                     ; 1       ;
; double_ask_rx:rx_inst|Add1~15                                                                                                                     ; 1       ;
; double_ask_rx:rx_inst|Add1~14                                                                                                                     ; 1       ;
; double_ask_rx:rx_inst|Add1~13                                                                                                                     ; 1       ;
; double_ask_rx:rx_inst|Add1~12                                                                                                                     ; 1       ;
; double_ask_rx:rx_inst|Add1~11                                                                                                                     ; 1       ;
; double_ask_rx:rx_inst|Add1~10                                                                                                                     ; 1       ;
; double_ask_rx:rx_inst|Add1~9                                                                                                                      ; 1       ;
; double_ask_rx:rx_inst|Add1~8                                                                                                                      ; 1       ;
; double_ask_rx:rx_inst|Add1~7                                                                                                                      ; 1       ;
; double_ask_rx:rx_inst|Add1~6                                                                                                                      ; 1       ;
; double_ask_rx:rx_inst|Add1~5                                                                                                                      ; 1       ;
; double_ask_rx:rx_inst|Add1~4                                                                                                                      ; 1       ;
; double_ask_rx:rx_inst|Add1~3                                                                                                                      ; 1       ;
; double_ask_rx:rx_inst|Add1~2                                                                                                                      ; 1       ;
; double_ask_rx:rx_inst|Add1~1                                                                                                                      ; 1       ;
; double_ask_rx:rx_inst|Add1~0                                                                                                                      ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_31_result_int[7]~12 ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_31_result_int[6]~11 ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_31_result_int[5]~9  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_31_result_int[4]~7  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_31_result_int[3]~5  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_31_result_int[2]~3  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_31_result_int[1]~1  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_30_result_int[6]~11 ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_30_result_int[5]~9  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_30_result_int[5]~8  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_30_result_int[4]~7  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_30_result_int[4]~6  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_30_result_int[3]~5  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_30_result_int[3]~4  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_30_result_int[2]~3  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_30_result_int[2]~2  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_30_result_int[1]~1  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_30_result_int[1]~0  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_29_result_int[6]~11 ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_29_result_int[5]~9  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_29_result_int[5]~8  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_29_result_int[4]~7  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_29_result_int[3]~5  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_29_result_int[2]~3  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_29_result_int[1]~1  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_28_result_int[6]~11 ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_28_result_int[5]~9  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_28_result_int[5]~8  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_28_result_int[4]~7  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_28_result_int[3]~5  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_28_result_int[2]~3  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_28_result_int[1]~1  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_27_result_int[6]~11 ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_27_result_int[5]~9  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_27_result_int[5]~8  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_27_result_int[4]~7  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_27_result_int[3]~5  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_27_result_int[2]~3  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_27_result_int[1]~1  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_26_result_int[6]~11 ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_26_result_int[5]~9  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_26_result_int[5]~8  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_26_result_int[4]~7  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_26_result_int[3]~5  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_26_result_int[2]~3  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_26_result_int[1]~1  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_25_result_int[6]~11 ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_25_result_int[5]~9  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_25_result_int[5]~8  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_25_result_int[4]~7  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_25_result_int[3]~5  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_25_result_int[2]~3  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_25_result_int[1]~1  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_24_result_int[6]~11 ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_24_result_int[5]~9  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_24_result_int[5]~8  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_24_result_int[4]~7  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_24_result_int[3]~5  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_24_result_int[2]~3  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_24_result_int[1]~1  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_23_result_int[6]~11 ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_23_result_int[5]~9  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_23_result_int[5]~8  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_23_result_int[4]~7  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_23_result_int[3]~5  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_23_result_int[2]~3  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_23_result_int[1]~1  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_22_result_int[6]~11 ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_22_result_int[5]~9  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_22_result_int[5]~8  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_22_result_int[4]~7  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_22_result_int[3]~5  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_22_result_int[2]~3  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_22_result_int[1]~1  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_21_result_int[6]~11 ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_21_result_int[5]~9  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_21_result_int[5]~8  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_21_result_int[4]~7  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_21_result_int[3]~5  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_21_result_int[2]~3  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_21_result_int[1]~1  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_20_result_int[6]~11 ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_20_result_int[5]~9  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_20_result_int[5]~8  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_20_result_int[4]~7  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_20_result_int[3]~5  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_20_result_int[2]~3  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_20_result_int[1]~1  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_19_result_int[6]~11 ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_19_result_int[5]~9  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_19_result_int[5]~8  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_19_result_int[4]~7  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_19_result_int[3]~5  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_19_result_int[2]~3  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_19_result_int[1]~1  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_18_result_int[6]~11 ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_18_result_int[5]~9  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_18_result_int[5]~8  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_18_result_int[4]~7  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_18_result_int[3]~5  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_18_result_int[2]~3  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_18_result_int[1]~1  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_17_result_int[6]~11 ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_17_result_int[5]~9  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_17_result_int[5]~8  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_17_result_int[4]~7  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_17_result_int[3]~5  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_17_result_int[2]~3  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_17_result_int[1]~1  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_16_result_int[6]~11 ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_16_result_int[5]~9  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_16_result_int[5]~8  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_16_result_int[4]~7  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_16_result_int[3]~5  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_16_result_int[2]~3  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_16_result_int[1]~1  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_15_result_int[6]~11 ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_15_result_int[5]~9  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_15_result_int[5]~8  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_15_result_int[4]~7  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_15_result_int[3]~5  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_15_result_int[2]~3  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_15_result_int[1]~1  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_14_result_int[6]~11 ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_14_result_int[5]~9  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_14_result_int[5]~8  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_14_result_int[4]~7  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_14_result_int[3]~5  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_14_result_int[2]~3  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_14_result_int[1]~1  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[6]~11 ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[5]~9  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[5]~8  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[4]~7  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[3]~5  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[2]~3  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_13_result_int[1]~1  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[6]~11 ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[5]~9  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[5]~8  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[4]~7  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[3]~5  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[2]~3  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_12_result_int[1]~1  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[6]~11 ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[5]~9  ; 1       ;
; double_ask_rx:rx_inst|lpm_divide:Div0|lpm_divide_2jm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_87f:divider|add_sub_11_result_int[5]~8  ; 1       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 757 / 32,401 ( 2 % )   ;
; C16 interconnects           ; 9 / 1,326 ( < 1 % )    ;
; C4 interconnects            ; 262 / 21,816 ( 1 % )   ;
; Direct links                ; 245 / 32,401 ( < 1 % ) ;
; Global clocks               ; 2 / 10 ( 20 % )        ;
; Local interconnects         ; 378 / 10,320 ( 4 % )   ;
; R24 interconnects           ; 12 / 1,289 ( < 1 % )   ;
; R4 interconnects            ; 347 / 28,186 ( 1 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.93) ; Number of LABs  (Total = 59) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 3                            ;
; 2                                           ; 5                            ;
; 3                                           ; 2                            ;
; 4                                           ; 2                            ;
; 5                                           ; 2                            ;
; 6                                           ; 1                            ;
; 7                                           ; 2                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 2                            ;
; 11                                          ; 2                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 1                            ;
; 16                                          ; 36                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.58) ; Number of LABs  (Total = 59) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 13                           ;
; 1 Clock                            ; 16                           ;
; 1 Sync. clear                      ; 5                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 13.39) ; Number of LABs  (Total = 59) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 3                            ;
; 2                                            ; 5                            ;
; 3                                            ; 2                            ;
; 4                                            ; 2                            ;
; 5                                            ; 2                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 2                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 24                           ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 2                            ;
; 22                                           ; 2                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.81) ; Number of LABs  (Total = 59) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 1                            ;
; 1                                               ; 4                            ;
; 2                                               ; 5                            ;
; 3                                               ; 3                            ;
; 4                                               ; 2                            ;
; 5                                               ; 6                            ;
; 6                                               ; 4                            ;
; 7                                               ; 3                            ;
; 8                                               ; 1                            ;
; 9                                               ; 3                            ;
; 10                                              ; 8                            ;
; 11                                              ; 9                            ;
; 12                                              ; 5                            ;
; 13                                              ; 0                            ;
; 14                                              ; 0                            ;
; 15                                              ; 1                            ;
; 16                                              ; 3                            ;
; 17                                              ; 0                            ;
; 18                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 12.36) ; Number of LABs  (Total = 59) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 6                            ;
; 4                                            ; 6                            ;
; 5                                            ; 4                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 3                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 3                            ;
; 14                                           ; 3                            ;
; 15                                           ; 1                            ;
; 16                                           ; 5                            ;
; 17                                           ; 9                            ;
; 18                                           ; 3                            ;
; 19                                           ; 5                            ;
; 20                                           ; 0                            ;
; 21                                           ; 3                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 20        ; 0            ; 0            ; 20        ; 20        ; 0            ; 2            ; 0            ; 0            ; 18           ; 0            ; 2            ; 18           ; 0            ; 0            ; 0            ; 2            ; 0            ; 0            ; 0            ; 0            ; 0            ; 20        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 20           ; 20           ; 20           ; 20           ; 20           ; 0         ; 20           ; 20           ; 0         ; 0         ; 20           ; 18           ; 20           ; 20           ; 2            ; 20           ; 18           ; 2            ; 20           ; 20           ; 20           ; 18           ; 20           ; 20           ; 20           ; 20           ; 20           ; 0         ; 20           ; 20           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; data_out           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_valid         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_clk            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_rst_n          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 20 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 14 of the 14 physical processors detected instead.
Info (119006): Selected device EP4CE10F17C8 for design "2ASK"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 20 pins of 20 total pins
    Info (169086): Pin data_out not assigned to an exact location on the device
    Info (169086): Pin data_valid not assigned to an exact location on the device
    Info (169086): Pin sys_clk not assigned to an exact location on the device
    Info (169086): Pin sys_rst_n not assigned to an exact location on the device
    Info (169086): Pin data_in[1] not assigned to an exact location on the device
    Info (169086): Pin data_in[0] not assigned to an exact location on the device
    Info (169086): Pin data_in[3] not assigned to an exact location on the device
    Info (169086): Pin data_in[2] not assigned to an exact location on the device
    Info (169086): Pin data_in[5] not assigned to an exact location on the device
    Info (169086): Pin data_in[4] not assigned to an exact location on the device
    Info (169086): Pin data_in[7] not assigned to an exact location on the device
    Info (169086): Pin data_in[6] not assigned to an exact location on the device
    Info (169086): Pin data_in[10] not assigned to an exact location on the device
    Info (169086): Pin data_in[11] not assigned to an exact location on the device
    Info (169086): Pin data_in[8] not assigned to an exact location on the device
    Info (169086): Pin data_in[9] not assigned to an exact location on the device
    Info (169086): Pin data_in[12] not assigned to an exact location on the device
    Info (169086): Pin data_in[13] not assigned to an exact location on the device
    Info (169086): Pin data_in[14] not assigned to an exact location on the device
    Info (169086): Pin data_in[15] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: '2ASK.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node sys_clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node sys_rst_n~input (placed in PIN M2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 18 (unused VREF, 2.5V VCCIO, 16 input, 2 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.41 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Info (144001): Generated suppressed messages file F:/FPGA/Project/communicate/2ASK/quartus_prj/output_files/2ASK.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 5881 megabytes
    Info: Processing ended: Sat Feb 22 16:50:43 2025
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/FPGA/Project/communicate/2ASK/quartus_prj/output_files/2ASK.fit.smsg.


