這次完成的乘法器設計，雖然功能正常，但回顧程式碼後發現一些值得改進的地方：

資源使用

本次實作使用了 九個乘法器，對資源需求比較高。

下次可以嘗試 Pipeline 設計，讓運算可以分段進行，減少乘法器數量，提升硬體效率。

設計思路記錄不足

完成後才整理心得，發現自己有點忘記當初的邏輯與選擇。

個人學習收穫

深刻體會到硬體設計不只是寫對功能，更要考慮 資源、效率與可讀性。

每次完成專案都是一次檢視自己設計思路的好機會，也能累積硬體優化的經驗。

💡 期許
下次實作乘法器時，希望能透過 pipeline 或其他優化技巧，不僅讓功能正確，也能在資源與效率上有所突破。同時養成邊寫邊記錄的好習慣，避免過了時間就忘記設計細節。