# compile verilog/system verilog design source files
sv xil_defaultlib  \
"../../../../../rtl/ArrayController.sv" \
"../../../../../rtl/InputBuffer.sv" \
"../../../../../rtl/MAC.sv" \
"../../../../../rtl/SystolicArray.sv" \
"../../../../../rtl/SystolicArrayAxiWrapper.sv" \
"../../../../../testbenches/SystolicArrayAxiWrapper_tb.sv" \

# compile glbl module
verilog xil_defaultlib "glbl.v"

# Do not sort compile order
nosort
