# 实验七 同步时序系统设计
<div style="text-align:center">实验人：杨庆龙<br/>学号：1500012956</div>

## 实验目的
1. 掌握几种常见集成计数器的主要用途，特点及使用方法
2. 建立对双向传输数据总线结构的初步认识，了解集成三态门的作用
3. 对实际系统分割后的局部模块进行测试，理解系统时钟模块电路组成及特点
4. 学习设计一个可以周期性工作的同步时序系统
5. 练习对所设计系统实现功能的验证调试
## 实验原理
1. 时钟子模块电路<br/>
本子模块主要由一片双二进制加计数器CD4520,一片八反相器CD4069及若干电阻组成。
* CD4520:每个计数器都有R,CLK,EN三个输入端;R为高电平时Q输出低电平，EN是使能端，CLK为时钟输入。
* CD4069:用于时钟信号的缓冲和整形
2. 显示及手控开关子模块电路<br/>
本模块主要有两个部分，手控开关和译码锁存显示电路。
* 手控开关:有四个手控钮子开关模拟输入
* 译码锁存显示电路:由两片CD4511,两个七段阴极半导体发光管构成
3. 接收数据并技术子模块<br/>
该模块由双向三态门74HC244，数据锁存器CD4042和二进制可阈值减计数器CD4526构成。
* 74HC244:内部有两组独立的4位三态门，主控端为 $\bar{G}$，G有效时，输出端同输入端一致，否则为高阻态
* CD4042:由CLK和POLARITY决定输出态，电平一致时，Q与D相同，否则Q锁存
* CD4526:P为预值输入端，PE为写入端，MR为手动复位端，CLK为时钟，INH为时钟约束信号，CF为进位输出允许信号
4. 进制转换模块电路<br/>
该电路由两片十进制加计数器74HC160,两片三态门74HC244构成
* 74HC160:可以异步清零，置数加载方式为同步，ENT和ENP均为高电平时，计数器在CLK上升沿计数，ENT还用于进位信号的输出
* 76HC244:此处的三态门均接在总线上，所以 $\bar{ODA_1}$ 和 $\bar{ODA_2}$ 不可同时为低电平有效
5. 控制子模块电路<br/>
要求:以CD4526输出信号作为计数过程和数据交换过程的划分依据。
## 实验内容
1. 子模块路测试：<br/>
（1） 基本时钟子模块电路中CD4520计数器的计数、清零和使能功能，记录必要的信号波形关系及现象；<br/>
（2） 显示子模块电路中用/CL2和/CL3控制端测试CD4511锁存译码驱动器及数码管显示，记录必要的信号波形关系及现象；<br/>
（3） 接收数据及计数子模块电路中CD4526是否可以正常输出“O”信号，记录必要的信号波形关系及现象；<br/>
（4） 数据二-十进制转换子模块电路中74HC160的计数输出，记录必要的信号波形关系及现象；<br/>
2. 控制模块设计，包括逻辑表达式和时序关系。要求逐个讲解自己的设计方案，并列出所采用芯片型号和数目；<br/>
3. 焊接、装配和电路调试，经检查无误后加电测试验证系统功能；<br/>
