LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.NUMERIC_STD.ALL;

ENTITY CLOCK_REDUZIDO IS
    PORT (
        CLK_IN : IN STD_LOGIC;       -- CLOCK DE ENTRADA DE 50 MHZ
        RST    : IN STD_LOGIC;       -- RESET ASSÌNCRONO
        CLOCK_AJUSTADO: OUT STD_LOGIC       -- CLOCK DE SAÌDA REDUZIDO
    );
END ENTITY CLOCK_REDUZIDO;

ARCHITECTURE BEHAVIORAL OF CLOCK_REDUZIDO IS
    CONSTANT DIVISOR : INTEGER := 250_000_000;  -- DIVISOR PARA REDUZIR A FREQUÍNCIA

    SIGNAL CONTADOR : INTEGER RANGE 0 TO DIVISOR - 1 := 0;
    SIGNAL CLOCK_AJUSTADO_INTERNO : STD_LOGIC := '0';

BEGIN
    PROCESS(CLK_IN, RST)
    BEGIN
        IF RST = '1' THEN
            CONTADOR <= 0;               							-- REINICIA O CONTADOR EM CASO DE RESET
            CLOCK_AJUSTADO_INTERNO <= '0';    							-- GARANTE QUE O CLOCK DE SAÌDA COMECE EM '0'
        ELSIF RISING_EDGE(CLK_IN) THEN
            IF CONTADOR = DIVISOR - 1 THEN							-- AQUI PASSARAM-SE 5 SEGUNDOS
                CONTADOR <= 0;           							-- REINICIA O CONTADOR QUANDO ATINGE O DIVISOR
                CLOCK_AJUSTADO_INTERNO <= NOT CLOCK_AJUSTADO_INTERNO;  	-- INVERTE O CLOCK DE SAÌDA INTERNO
            ELSE
                CONTADOR <= CONTADOR + 1; 							-- INCREMENTA O CONTADOR
            END IF;
        END IF;
    END PROCESS;

    CLOCK_AJUSTADO <= CLOCK_AJUSTADO_INTERNO;    -- SAÌDA DO CLOCK DE SAÌDA REDUZIDO

END ARCHITECTURE BEHAVIORAL;
