TimeQuest Timing Analyzer report for MemoryMapper512K
Tue Jan 24 00:33:15 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Minimum Pulse Width: 'WR_n'
 12. Slow Model Minimum Pulse Width: 'SLTSL_n'
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Propagation Delay
 18. Minimum Propagation Delay
 19. Output Enable Times
 20. Minimum Output Enable Times
 21. Output Disable Times
 22. Minimum Output Disable Times
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Minimum Pulse Width: 'WR_n'
 29. Fast Model Minimum Pulse Width: 'SLTSL_n'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Propagation Delay
 35. Minimum Propagation Delay
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Clock Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths
 51. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MemoryMapper512K                                                  ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; SLTSL_n    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SLTSL_n } ;
; WR_n       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { WR_n }    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


---------------------------
; Slow Model Fmax Summary ;
---------------------------
No paths to report.


----------------------------
; Slow Model Setup Summary ;
----------------------------
No paths to report.


---------------------------
; Slow Model Hold Summary ;
---------------------------
No paths to report.


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; WR_n    ; -1.469 ; -45.461             ;
; SLTSL_n ; -1.469 ; -1.469              ;
+---------+--------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'WR_n'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; WR_n  ; Rise       ; WR_n            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_SRAM_D[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_SRAM_D[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_SRAM_D[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_SRAM_D[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_SRAM_D[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_SRAM_D[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_SRAM_D[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_SRAM_D[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_SRAM_D[4]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_SRAM_D[4]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_SRAM_D[5]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_SRAM_D[5]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_SRAM_D[6]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_SRAM_D[6]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_SRAM_D[7]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_SRAM_D[7]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_fc[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fc[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_fc[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fc[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_fc[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fc[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_fc[3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fc[3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_fc[4]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fc[4]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_fd[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fd[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_fd[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fd[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_fd[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fd[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_fd[3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fd[3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_fd[4]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fd[4]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_fe[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fe[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_fe[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fe[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_fe[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fe[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_fe[3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fe[3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_fe[4]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fe[4]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_ff[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_ff[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_ff[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_ff[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_ff[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_ff[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_ff[3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_ff[3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_ff[4]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_ff[4]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_reg_56[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_reg_56[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_reg_56[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_reg_56[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_reg_56[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_reg_56[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_reg_56[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_reg_56[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_reg_56[4]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_reg_56[4]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_reg_56[5]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_reg_56[5]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_reg_56[6]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_reg_56[6]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; WR_n  ; Rise       ; s_reg_56[7]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; WR_n  ; Rise       ; s_reg_56[7]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; WR_n  ; Rise       ; WR_n|combout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; WR_n  ; Rise       ; WR_n|combout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; WR_n  ; Rise       ; s_SRAM_D[0]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_SRAM_D[0]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; WR_n  ; Rise       ; s_SRAM_D[1]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_SRAM_D[1]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; WR_n  ; Rise       ; s_SRAM_D[2]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_SRAM_D[2]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; WR_n  ; Rise       ; s_SRAM_D[3]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_SRAM_D[3]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; WR_n  ; Rise       ; s_SRAM_D[4]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_SRAM_D[4]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; WR_n  ; Rise       ; s_SRAM_D[5]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_SRAM_D[5]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; WR_n  ; Rise       ; s_SRAM_D[6]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_SRAM_D[6]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; WR_n  ; Rise       ; s_SRAM_D[7]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_SRAM_D[7]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; WR_n  ; Rise       ; s_fc[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fc[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; WR_n  ; Rise       ; s_fc[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fc[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; WR_n  ; Rise       ; s_fc[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fc[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; WR_n  ; Rise       ; s_fc[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fc[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; WR_n  ; Rise       ; s_fc[4]|clk     ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SLTSL_n'                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; SLTSL_n ; Rise       ; SLTSL_n                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; SLTSL_n|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SLTSL_n|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_SRAM_ADDR[0]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_SRAM_ADDR[0]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[10]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[10]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_SRAM_ADDR[10]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_SRAM_ADDR[10]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[11]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[11]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_SRAM_ADDR[11]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_SRAM_ADDR[11]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[12]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[12]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_SRAM_ADDR[12]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_SRAM_ADDR[12]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[13]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[13]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_SRAM_ADDR[13]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_SRAM_ADDR[13]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[1]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[1]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_SRAM_ADDR[1]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_SRAM_ADDR[1]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[2]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[2]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_SRAM_ADDR[2]|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_SRAM_ADDR[2]|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[3]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[3]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_SRAM_ADDR[3]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_SRAM_ADDR[3]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[4]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[4]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_SRAM_ADDR[4]|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_SRAM_ADDR[4]|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[5]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[5]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_SRAM_ADDR[5]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_SRAM_ADDR[5]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[6]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[6]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_SRAM_ADDR[6]|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_SRAM_ADDR[6]|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[7]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[7]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_SRAM_ADDR[7]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_SRAM_ADDR[7]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[8]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[8]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_SRAM_ADDR[8]|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_SRAM_ADDR[8]|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[9]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[9]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_SRAM_ADDR[9]|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_SRAM_ADDR[9]|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_map_en~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_map_en~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_map_en~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_map_en~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_map_en~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_map_en~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_map_en~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_map_en~0|datad           ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; SLTSL_n    ; 2.842 ; 2.842 ; Rise       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; 2.595 ; 2.595 ; Rise       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; 2.522 ; 2.522 ; Rise       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; 1.778 ; 1.778 ; Rise       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; 2.231 ; 2.231 ; Rise       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; 1.355 ; 1.355 ; Rise       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; 2.243 ; 2.243 ; Rise       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; 2.193 ; 2.193 ; Rise       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; 2.651 ; 2.651 ; Rise       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; 1.422 ; 1.422 ; Rise       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; 2.122 ; 2.122 ; Rise       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; 2.246 ; 2.246 ; Rise       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; 2.842 ; 2.842 ; Rise       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; 2.813 ; 2.813 ; Rise       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; 2.458 ; 2.458 ; Rise       ; SLTSL_n         ;
; A[*]      ; WR_n       ; 5.366 ; 5.366 ; Rise       ; WR_n            ;
;  A[0]     ; WR_n       ; 3.670 ; 3.670 ; Rise       ; WR_n            ;
;  A[1]     ; WR_n       ; 3.987 ; 3.987 ; Rise       ; WR_n            ;
;  A[2]     ; WR_n       ; 5.057 ; 5.057 ; Rise       ; WR_n            ;
;  A[3]     ; WR_n       ; 3.715 ; 3.715 ; Rise       ; WR_n            ;
;  A[4]     ; WR_n       ; 4.828 ; 4.828 ; Rise       ; WR_n            ;
;  A[5]     ; WR_n       ; 3.637 ; 3.637 ; Rise       ; WR_n            ;
;  A[6]     ; WR_n       ; 5.366 ; 5.366 ; Rise       ; WR_n            ;
;  A[7]     ; WR_n       ; 4.214 ; 4.214 ; Rise       ; WR_n            ;
; D[*]      ; WR_n       ; 4.235 ; 4.235 ; Rise       ; WR_n            ;
;  D[0]     ; WR_n       ; 3.506 ; 3.506 ; Rise       ; WR_n            ;
;  D[1]     ; WR_n       ; 3.850 ; 3.850 ; Rise       ; WR_n            ;
;  D[2]     ; WR_n       ; 3.785 ; 3.785 ; Rise       ; WR_n            ;
;  D[3]     ; WR_n       ; 4.235 ; 4.235 ; Rise       ; WR_n            ;
;  D[4]     ; WR_n       ; 3.594 ; 3.594 ; Rise       ; WR_n            ;
;  D[5]     ; WR_n       ; 4.046 ; 4.046 ; Rise       ; WR_n            ;
;  D[6]     ; WR_n       ; 4.129 ; 4.129 ; Rise       ; WR_n            ;
;  D[7]     ; WR_n       ; 4.047 ; 4.047 ; Rise       ; WR_n            ;
; KEY[*]    ; WR_n       ; 3.283 ; 3.283 ; Rise       ; WR_n            ;
;  KEY[0]   ; WR_n       ; 3.283 ; 3.283 ; Rise       ; WR_n            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; SLTSL_n    ; -0.548 ; -0.548 ; Rise       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; -1.595 ; -1.595 ; Rise       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; -1.526 ; -1.526 ; Rise       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; -0.981 ; -0.981 ; Rise       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; -1.427 ; -1.427 ; Rise       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; -0.548 ; -0.548 ; Rise       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; -1.442 ; -1.442 ; Rise       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; -1.396 ; -1.396 ; Rise       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; -1.655 ; -1.655 ; Rise       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; -0.631 ; -0.631 ; Rise       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; -1.331 ; -1.331 ; Rise       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; -1.455 ; -1.455 ; Rise       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; -2.041 ; -2.041 ; Rise       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; -1.817 ; -1.817 ; Rise       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; -1.462 ; -1.462 ; Rise       ; SLTSL_n         ;
; A[*]      ; WR_n       ; -1.817 ; -1.817 ; Rise       ; WR_n            ;
;  A[0]     ; WR_n       ; -2.237 ; -2.237 ; Rise       ; WR_n            ;
;  A[1]     ; WR_n       ; -2.562 ; -2.562 ; Rise       ; WR_n            ;
;  A[2]     ; WR_n       ; -3.435 ; -3.435 ; Rise       ; WR_n            ;
;  A[3]     ; WR_n       ; -1.817 ; -1.817 ; Rise       ; WR_n            ;
;  A[4]     ; WR_n       ; -3.206 ; -3.206 ; Rise       ; WR_n            ;
;  A[5]     ; WR_n       ; -2.607 ; -2.607 ; Rise       ; WR_n            ;
;  A[6]     ; WR_n       ; -3.744 ; -3.744 ; Rise       ; WR_n            ;
;  A[7]     ; WR_n       ; -3.194 ; -3.194 ; Rise       ; WR_n            ;
; D[*]      ; WR_n       ; -1.101 ; -1.101 ; Rise       ; WR_n            ;
;  D[0]     ; WR_n       ; -1.263 ; -1.263 ; Rise       ; WR_n            ;
;  D[1]     ; WR_n       ; -2.474 ; -2.474 ; Rise       ; WR_n            ;
;  D[2]     ; WR_n       ; -1.823 ; -1.823 ; Rise       ; WR_n            ;
;  D[3]     ; WR_n       ; -1.791 ; -1.791 ; Rise       ; WR_n            ;
;  D[4]     ; WR_n       ; -1.147 ; -1.147 ; Rise       ; WR_n            ;
;  D[5]     ; WR_n       ; -1.142 ; -1.142 ; Rise       ; WR_n            ;
;  D[6]     ; WR_n       ; -1.810 ; -1.810 ; Rise       ; WR_n            ;
;  D[7]     ; WR_n       ; -1.101 ; -1.101 ; Rise       ; WR_n            ;
; KEY[*]    ; WR_n       ; -2.470 ; -2.470 ; Rise       ; WR_n            ;
;  KEY[0]   ; WR_n       ; -2.470 ; -2.470 ; Rise       ; WR_n            ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; SLTSL_n    ; 9.832  ; 9.832  ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 17.621 ; 17.621 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 17.341 ; 17.341 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 17.621 ; 17.621 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 15.156 ; 15.156 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 16.756 ; 16.756 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 17.005 ; 17.005 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 15.876 ; 15.876 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 14.759 ; 14.759 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 14.876 ; 14.876 ; Rise       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 9.018  ; 9.018  ; Rise       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n    ; 9.018  ; 9.018  ; Rise       ; SLTSL_n         ;
; SRAM_ADDR[*]   ; SLTSL_n    ; 12.538 ; 12.538 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[0]  ; SLTSL_n    ; 11.461 ; 11.461 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[1]  ; SLTSL_n    ; 10.816 ; 10.816 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[2]  ; SLTSL_n    ; 12.362 ; 12.362 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[3]  ; SLTSL_n    ; 12.538 ; 12.538 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[4]  ; SLTSL_n    ; 12.450 ; 12.450 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[5]  ; SLTSL_n    ; 10.222 ; 10.222 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[6]  ; SLTSL_n    ; 11.050 ; 11.050 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[7]  ; SLTSL_n    ; 10.190 ; 10.190 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[8]  ; SLTSL_n    ; 12.314 ; 12.314 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[9]  ; SLTSL_n    ; 11.581 ; 11.581 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[10] ; SLTSL_n    ; 11.257 ; 11.257 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[11] ; SLTSL_n    ; 10.148 ; 10.148 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[12] ; SLTSL_n    ; 10.518 ; 10.518 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[13] ; SLTSL_n    ; 10.807 ; 10.807 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[14] ; SLTSL_n    ; 11.438 ; 11.438 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[15] ; SLTSL_n    ; 10.524 ; 10.524 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[16] ; SLTSL_n    ; 12.350 ; 12.350 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[17] ; SLTSL_n    ; 11.937 ; 11.937 ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 9.708  ; 9.708  ; Rise       ; SLTSL_n         ;
; SRAM_LB_N      ; SLTSL_n    ; 12.205 ; 12.205 ; Rise       ; SLTSL_n         ;
; SRAM_UB_N      ; SLTSL_n    ; 12.183 ; 12.183 ; Rise       ; SLTSL_n         ;
; BUSDIR_n       ; SLTSL_n    ; 9.832  ; 9.832  ; Fall       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 15.323 ; 15.323 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 15.043 ; 15.043 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 15.323 ; 15.323 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 12.858 ; 12.858 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 14.458 ; 14.458 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 14.707 ; 14.707 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 13.823 ; 13.823 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 12.706 ; 12.706 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 12.823 ; 12.823 ; Fall       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 9.018  ; 9.018  ; Fall       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n    ; 9.018  ; 9.018  ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 9.708  ; 9.708  ; Fall       ; SLTSL_n         ;
; BUSDIR_n       ; WR_n       ; 10.047 ; 10.047 ; Rise       ; WR_n            ;
; D[*]           ; WR_n       ; 18.060 ; 18.060 ; Rise       ; WR_n            ;
;  D[0]          ; WR_n       ; 16.796 ; 16.796 ; Rise       ; WR_n            ;
;  D[1]          ; WR_n       ; 18.060 ; 18.060 ; Rise       ; WR_n            ;
;  D[2]          ; WR_n       ; 15.579 ; 15.579 ; Rise       ; WR_n            ;
;  D[3]          ; WR_n       ; 17.606 ; 17.606 ; Rise       ; WR_n            ;
;  D[4]          ; WR_n       ; 17.665 ; 17.665 ; Rise       ; WR_n            ;
;  D[5]          ; WR_n       ; 13.912 ; 13.912 ; Rise       ; WR_n            ;
;  D[6]          ; WR_n       ; 12.794 ; 12.794 ; Rise       ; WR_n            ;
;  D[7]          ; WR_n       ; 12.911 ; 12.911 ; Rise       ; WR_n            ;
; HEX2[*]        ; WR_n       ; 9.493  ; 9.493  ; Rise       ; WR_n            ;
;  HEX2[0]       ; WR_n       ; 9.049  ; 9.049  ; Rise       ; WR_n            ;
;  HEX2[1]       ; WR_n       ; 9.046  ; 9.046  ; Rise       ; WR_n            ;
;  HEX2[2]       ; WR_n       ; 9.049  ; 9.049  ; Rise       ; WR_n            ;
;  HEX2[3]       ; WR_n       ; 9.234  ; 9.234  ; Rise       ; WR_n            ;
;  HEX2[4]       ; WR_n       ; 9.478  ; 9.478  ; Rise       ; WR_n            ;
;  HEX2[5]       ; WR_n       ; 9.475  ; 9.475  ; Rise       ; WR_n            ;
;  HEX2[6]       ; WR_n       ; 9.493  ; 9.493  ; Rise       ; WR_n            ;
; HEX3[*]        ; WR_n       ; 10.214 ; 10.214 ; Rise       ; WR_n            ;
;  HEX3[0]       ; WR_n       ; 9.542  ; 9.542  ; Rise       ; WR_n            ;
;  HEX3[1]       ; WR_n       ; 9.704  ; 9.704  ; Rise       ; WR_n            ;
;  HEX3[2]       ; WR_n       ; 9.808  ; 9.808  ; Rise       ; WR_n            ;
;  HEX3[3]       ; WR_n       ; 10.214 ; 10.214 ; Rise       ; WR_n            ;
;  HEX3[4]       ; WR_n       ; 9.892  ; 9.892  ; Rise       ; WR_n            ;
;  HEX3[5]       ; WR_n       ; 9.877  ; 9.877  ; Rise       ; WR_n            ;
;  HEX3[6]       ; WR_n       ; 9.887  ; 9.887  ; Rise       ; WR_n            ;
; LEDR[*]        ; WR_n       ; 12.784 ; 12.784 ; Rise       ; WR_n            ;
;  LEDR[0]       ; WR_n       ; 12.784 ; 12.784 ; Rise       ; WR_n            ;
;  LEDR[1]       ; WR_n       ; 12.403 ; 12.403 ; Rise       ; WR_n            ;
;  LEDR[2]       ; WR_n       ; 12.106 ; 12.106 ; Rise       ; WR_n            ;
;  LEDR[3]       ; WR_n       ; 12.080 ; 12.080 ; Rise       ; WR_n            ;
;  LEDR[4]       ; WR_n       ; 12.558 ; 12.558 ; Rise       ; WR_n            ;
;  LEDR[5]       ; WR_n       ; 12.402 ; 12.402 ; Rise       ; WR_n            ;
;  LEDR[6]       ; WR_n       ; 12.502 ; 12.502 ; Rise       ; WR_n            ;
;  LEDR[7]       ; WR_n       ; 11.683 ; 11.683 ; Rise       ; WR_n            ;
; SRAM_WE_N      ; WR_n       ; 10.522 ; 10.522 ; Rise       ; WR_n            ;
; BUSDIR_n       ; WR_n       ; 10.047 ; 10.047 ; Fall       ; WR_n            ;
; SRAM_WE_N      ; WR_n       ; 10.522 ; 10.522 ; Fall       ; WR_n            ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; SLTSL_n    ; 9.832  ; 9.832  ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 10.814 ; 10.814 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 12.749 ; 12.749 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 14.097 ; 14.097 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 10.854 ; 10.854 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 13.523 ; 13.523 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 12.699 ; 12.699 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 11.933 ; 11.933 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 10.814 ; 10.814 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 11.517 ; 11.517 ; Rise       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 9.018  ; 9.018  ; Rise       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n    ; 9.018  ; 9.018  ; Rise       ; SLTSL_n         ;
; SRAM_ADDR[*]   ; SLTSL_n    ; 10.148 ; 10.148 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[0]  ; SLTSL_n    ; 11.461 ; 11.461 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[1]  ; SLTSL_n    ; 10.816 ; 10.816 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[2]  ; SLTSL_n    ; 12.362 ; 12.362 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[3]  ; SLTSL_n    ; 12.538 ; 12.538 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[4]  ; SLTSL_n    ; 12.450 ; 12.450 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[5]  ; SLTSL_n    ; 10.222 ; 10.222 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[6]  ; SLTSL_n    ; 11.050 ; 11.050 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[7]  ; SLTSL_n    ; 10.190 ; 10.190 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[8]  ; SLTSL_n    ; 12.314 ; 12.314 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[9]  ; SLTSL_n    ; 11.581 ; 11.581 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[10] ; SLTSL_n    ; 11.257 ; 11.257 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[11] ; SLTSL_n    ; 10.148 ; 10.148 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[12] ; SLTSL_n    ; 10.518 ; 10.518 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[13] ; SLTSL_n    ; 10.807 ; 10.807 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[14] ; SLTSL_n    ; 11.438 ; 11.438 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[15] ; SLTSL_n    ; 10.524 ; 10.524 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[16] ; SLTSL_n    ; 12.350 ; 12.350 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[17] ; SLTSL_n    ; 11.937 ; 11.937 ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 9.708  ; 9.708  ; Rise       ; SLTSL_n         ;
; SRAM_LB_N      ; SLTSL_n    ; 12.205 ; 12.205 ; Rise       ; SLTSL_n         ;
; SRAM_UB_N      ; SLTSL_n    ; 12.183 ; 12.183 ; Rise       ; SLTSL_n         ;
; BUSDIR_n       ; SLTSL_n    ; 9.832  ; 9.832  ; Fall       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 10.814 ; 10.814 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 12.749 ; 12.749 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 14.097 ; 14.097 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 10.854 ; 10.854 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 13.523 ; 13.523 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 12.699 ; 12.699 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 11.933 ; 11.933 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 10.814 ; 10.814 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 11.517 ; 11.517 ; Fall       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 9.018  ; 9.018  ; Fall       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n    ; 9.018  ; 9.018  ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 9.708  ; 9.708  ; Fall       ; SLTSL_n         ;
; BUSDIR_n       ; WR_n       ; 10.047 ; 10.047 ; Rise       ; WR_n            ;
; D[*]           ; WR_n       ; 12.794 ; 12.794 ; Rise       ; WR_n            ;
;  D[0]          ; WR_n       ; 15.237 ; 15.237 ; Rise       ; WR_n            ;
;  D[1]          ; WR_n       ; 15.099 ; 15.099 ; Rise       ; WR_n            ;
;  D[2]          ; WR_n       ; 12.973 ; 12.973 ; Rise       ; WR_n            ;
;  D[3]          ; WR_n       ; 13.988 ; 13.988 ; Rise       ; WR_n            ;
;  D[4]          ; WR_n       ; 14.818 ; 14.818 ; Rise       ; WR_n            ;
;  D[5]          ; WR_n       ; 13.912 ; 13.912 ; Rise       ; WR_n            ;
;  D[6]          ; WR_n       ; 12.794 ; 12.794 ; Rise       ; WR_n            ;
;  D[7]          ; WR_n       ; 12.911 ; 12.911 ; Rise       ; WR_n            ;
; HEX2[*]        ; WR_n       ; 8.428  ; 8.428  ; Rise       ; WR_n            ;
;  HEX2[0]       ; WR_n       ; 8.440  ; 8.440  ; Rise       ; WR_n            ;
;  HEX2[1]       ; WR_n       ; 8.428  ; 8.428  ; Rise       ; WR_n            ;
;  HEX2[2]       ; WR_n       ; 8.472  ; 8.472  ; Rise       ; WR_n            ;
;  HEX2[3]       ; WR_n       ; 8.477  ; 8.477  ; Rise       ; WR_n            ;
;  HEX2[4]       ; WR_n       ; 9.066  ; 9.066  ; Rise       ; WR_n            ;
;  HEX2[5]       ; WR_n       ; 9.065  ; 9.065  ; Rise       ; WR_n            ;
;  HEX2[6]       ; WR_n       ; 9.084  ; 9.084  ; Rise       ; WR_n            ;
; HEX3[*]        ; WR_n       ; 8.460  ; 8.460  ; Rise       ; WR_n            ;
;  HEX3[0]       ; WR_n       ; 8.460  ; 8.460  ; Rise       ; WR_n            ;
;  HEX3[1]       ; WR_n       ; 8.618  ; 8.618  ; Rise       ; WR_n            ;
;  HEX3[2]       ; WR_n       ; 8.974  ; 8.974  ; Rise       ; WR_n            ;
;  HEX3[3]       ; WR_n       ; 9.133  ; 9.133  ; Rise       ; WR_n            ;
;  HEX3[4]       ; WR_n       ; 9.013  ; 9.013  ; Rise       ; WR_n            ;
;  HEX3[5]       ; WR_n       ; 9.006  ; 9.006  ; Rise       ; WR_n            ;
;  HEX3[6]       ; WR_n       ; 9.015  ; 9.015  ; Rise       ; WR_n            ;
; LEDR[*]        ; WR_n       ; 11.683 ; 11.683 ; Rise       ; WR_n            ;
;  LEDR[0]       ; WR_n       ; 12.784 ; 12.784 ; Rise       ; WR_n            ;
;  LEDR[1]       ; WR_n       ; 12.403 ; 12.403 ; Rise       ; WR_n            ;
;  LEDR[2]       ; WR_n       ; 12.106 ; 12.106 ; Rise       ; WR_n            ;
;  LEDR[3]       ; WR_n       ; 12.080 ; 12.080 ; Rise       ; WR_n            ;
;  LEDR[4]       ; WR_n       ; 12.558 ; 12.558 ; Rise       ; WR_n            ;
;  LEDR[5]       ; WR_n       ; 12.402 ; 12.402 ; Rise       ; WR_n            ;
;  LEDR[6]       ; WR_n       ; 12.502 ; 12.502 ; Rise       ; WR_n            ;
;  LEDR[7]       ; WR_n       ; 11.683 ; 11.683 ; Rise       ; WR_n            ;
; SRAM_WE_N      ; WR_n       ; 10.522 ; 10.522 ; Rise       ; WR_n            ;
; BUSDIR_n       ; WR_n       ; 10.047 ; 10.047 ; Fall       ; WR_n            ;
; SRAM_WE_N      ; WR_n       ; 10.522 ; 10.522 ; Fall       ; WR_n            ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; A[0]        ; BUSDIR_n    ; 16.714 ;        ;        ; 16.714 ;
; A[0]        ; D[0]        ; 19.085 ; 19.085 ; 19.085 ; 19.085 ;
; A[0]        ; D[1]        ; 20.355 ; 20.355 ; 20.355 ; 20.355 ;
; A[0]        ; D[2]        ; 17.464 ; 17.464 ; 17.464 ; 17.464 ;
; A[0]        ; D[3]        ; 19.684 ; 19.684 ; 19.684 ; 19.684 ;
; A[0]        ; D[4]        ; 19.941 ; 19.941 ; 19.941 ; 19.941 ;
; A[0]        ; D[5]        ; 18.321 ; 18.321 ; 18.321 ; 18.321 ;
; A[0]        ; D[6]        ; 18.325 ; 18.325 ; 18.325 ; 18.325 ;
; A[0]        ; D[7]        ; 18.283 ; 18.283 ; 18.283 ; 18.283 ;
; A[1]        ; BUSDIR_n    ;        ; 17.031 ; 17.031 ;        ;
; A[1]        ; D[0]        ; 19.340 ; 19.340 ; 19.340 ; 19.340 ;
; A[1]        ; D[1]        ; 20.610 ; 20.610 ; 20.610 ; 20.610 ;
; A[1]        ; D[2]        ; 17.723 ; 17.723 ; 17.723 ; 17.723 ;
; A[1]        ; D[3]        ; 19.939 ; 19.939 ; 19.939 ; 19.939 ;
; A[1]        ; D[4]        ; 20.196 ; 20.196 ; 20.196 ; 20.196 ;
; A[1]        ; D[5]        ; 18.638 ; 18.638 ; 18.638 ; 18.638 ;
; A[1]        ; D[6]        ; 18.642 ; 18.642 ; 18.642 ; 18.642 ;
; A[1]        ; D[7]        ; 18.600 ; 18.600 ; 18.600 ; 18.600 ;
; A[2]        ; BUSDIR_n    ;        ; 18.116 ; 18.116 ;        ;
; A[2]        ; D[0]        ; 20.281 ; 20.281 ; 20.281 ; 20.281 ;
; A[2]        ; D[1]        ; 20.686 ; 20.686 ; 20.686 ; 20.686 ;
; A[2]        ; D[2]        ; 18.808 ; 18.808 ; 18.808 ; 18.808 ;
; A[2]        ; D[3]        ; 20.015 ; 20.015 ; 20.015 ; 20.015 ;
; A[2]        ; D[4]        ; 20.509 ; 20.509 ; 20.509 ; 20.509 ;
; A[2]        ; D[5]        ; 19.723 ; 19.723 ; 19.723 ; 19.723 ;
; A[2]        ; D[6]        ; 19.727 ; 19.727 ; 19.727 ; 19.727 ;
; A[2]        ; D[7]        ; 19.685 ; 19.685 ; 19.685 ; 19.685 ;
; A[3]        ; BUSDIR_n    ; 15.677 ; 16.774 ; 16.774 ; 15.677 ;
; A[3]        ; D[0]        ; 19.232 ; 19.232 ; 19.232 ; 19.232 ;
; A[3]        ; D[1]        ; 19.831 ; 19.831 ; 19.831 ; 19.831 ;
; A[3]        ; D[2]        ; 17.466 ; 17.466 ; 17.466 ; 17.466 ;
; A[3]        ; D[3]        ; 19.250 ; 19.250 ; 19.250 ; 19.250 ;
; A[3]        ; D[4]        ; 20.093 ; 20.093 ; 20.093 ; 20.093 ;
; A[3]        ; D[5]        ; 18.381 ; 18.381 ; 18.381 ; 18.381 ;
; A[3]        ; D[6]        ; 18.385 ; 18.385 ; 18.385 ; 18.385 ;
; A[3]        ; D[7]        ; 18.343 ; 18.343 ; 18.343 ; 18.343 ;
; A[4]        ; BUSDIR_n    ;        ; 17.887 ; 17.887 ;        ;
; A[4]        ; D[0]        ; 20.052 ; 20.052 ; 20.052 ; 20.052 ;
; A[4]        ; D[1]        ; 20.457 ; 20.457 ; 20.457 ; 20.457 ;
; A[4]        ; D[2]        ; 18.579 ; 18.579 ; 18.579 ; 18.579 ;
; A[4]        ; D[3]        ; 19.786 ; 19.786 ; 19.786 ; 19.786 ;
; A[4]        ; D[4]        ; 20.280 ; 20.280 ; 20.280 ; 20.280 ;
; A[4]        ; D[5]        ; 19.494 ; 19.494 ; 19.494 ; 19.494 ;
; A[4]        ; D[6]        ; 19.498 ; 19.498 ; 19.498 ; 19.498 ;
; A[4]        ; D[7]        ; 19.456 ; 19.456 ; 19.456 ; 19.456 ;
; A[5]        ; BUSDIR_n    ; 16.464 ; 16.696 ; 16.696 ; 16.464 ;
; A[5]        ; D[0]        ; 19.029 ; 19.029 ; 19.029 ; 19.029 ;
; A[5]        ; D[1]        ; 20.043 ; 20.043 ; 20.043 ; 20.043 ;
; A[5]        ; D[2]        ; 17.388 ; 17.388 ; 17.388 ; 17.388 ;
; A[5]        ; D[3]        ; 19.372 ; 19.372 ; 19.372 ; 19.372 ;
; A[5]        ; D[4]        ; 19.890 ; 19.890 ; 19.890 ; 19.890 ;
; A[5]        ; D[5]        ; 18.303 ; 18.303 ; 18.303 ; 18.303 ;
; A[5]        ; D[6]        ; 18.307 ; 18.307 ; 18.307 ; 18.307 ;
; A[5]        ; D[7]        ; 18.265 ; 18.265 ; 18.265 ; 18.265 ;
; A[6]        ; BUSDIR_n    ;        ; 18.425 ; 18.425 ;        ;
; A[6]        ; D[0]        ; 20.590 ; 20.590 ; 20.590 ; 20.590 ;
; A[6]        ; D[1]        ; 20.995 ; 20.995 ; 20.995 ; 20.995 ;
; A[6]        ; D[2]        ; 19.117 ; 19.117 ; 19.117 ; 19.117 ;
; A[6]        ; D[3]        ; 20.324 ; 20.324 ; 20.324 ; 20.324 ;
; A[6]        ; D[4]        ; 20.818 ; 20.818 ; 20.818 ; 20.818 ;
; A[6]        ; D[5]        ; 20.032 ; 20.032 ; 20.032 ; 20.032 ;
; A[6]        ; D[6]        ; 20.036 ; 20.036 ; 20.036 ; 20.036 ;
; A[6]        ; D[7]        ; 19.994 ; 19.994 ; 19.994 ; 19.994 ;
; A[7]        ; BUSDIR_n    ; 17.051 ; 17.273 ; 17.273 ; 17.051 ;
; A[7]        ; D[0]        ; 19.618 ; 19.618 ; 19.618 ; 19.618 ;
; A[7]        ; D[1]        ; 20.629 ; 20.629 ; 20.629 ; 20.629 ;
; A[7]        ; D[2]        ; 17.965 ; 17.965 ; 17.965 ; 17.965 ;
; A[7]        ; D[3]        ; 19.958 ; 19.958 ; 19.958 ; 19.958 ;
; A[7]        ; D[4]        ; 20.479 ; 20.479 ; 20.479 ; 20.479 ;
; A[7]        ; D[5]        ; 18.880 ; 18.880 ; 18.880 ; 18.880 ;
; A[7]        ; D[6]        ; 18.884 ; 18.884 ; 18.884 ; 18.884 ;
; A[7]        ; D[7]        ; 18.842 ; 18.842 ; 18.842 ; 18.842 ;
; D[0]        ; SRAM_DQ[0]  ; 10.948 ;        ;        ; 10.948 ;
; D[0]        ; SRAM_DQ[8]  ; 10.929 ;        ;        ; 10.929 ;
; D[1]        ; SRAM_DQ[1]  ; 11.337 ;        ;        ; 11.337 ;
; D[1]        ; SRAM_DQ[9]  ; 11.289 ;        ;        ; 11.289 ;
; D[2]        ; SRAM_DQ[2]  ; 11.413 ;        ;        ; 11.413 ;
; D[2]        ; SRAM_DQ[10] ; 11.384 ;        ;        ; 11.384 ;
; D[3]        ; SRAM_DQ[3]  ; 11.340 ;        ;        ; 11.340 ;
; D[3]        ; SRAM_DQ[11] ; 11.299 ;        ;        ; 11.299 ;
; D[4]        ; SRAM_DQ[4]  ; 10.850 ;        ;        ; 10.850 ;
; D[4]        ; SRAM_DQ[12] ; 10.633 ;        ;        ; 10.633 ;
; D[5]        ; SRAM_DQ[5]  ; 10.837 ;        ;        ; 10.837 ;
; D[5]        ; SRAM_DQ[13] ; 10.669 ;        ;        ; 10.669 ;
; D[6]        ; SRAM_DQ[6]  ; 10.693 ;        ;        ; 10.693 ;
; D[6]        ; SRAM_DQ[14] ; 10.719 ;        ;        ; 10.719 ;
; D[7]        ; SRAM_DQ[7]  ; 10.863 ;        ;        ; 10.863 ;
; D[7]        ; SRAM_DQ[15] ; 10.868 ;        ;        ; 10.868 ;
; IORQ_n      ; BUSDIR_n    ; 14.138 ;        ;        ; 14.138 ;
; IORQ_n      ; D[0]        ; 19.897 ; 19.897 ; 19.897 ; 19.897 ;
; IORQ_n      ; D[1]        ; 20.896 ; 20.896 ; 20.896 ; 20.896 ;
; IORQ_n      ; D[2]        ; 18.079 ; 18.079 ; 18.079 ; 18.079 ;
; IORQ_n      ; D[3]        ; 20.225 ; 20.225 ; 20.225 ; 20.225 ;
; IORQ_n      ; D[4]        ; 20.758 ; 20.758 ; 20.758 ; 20.758 ;
; IORQ_n      ; D[5]        ; 15.601 ; 15.787 ; 15.787 ; 15.601 ;
; IORQ_n      ; D[6]        ; 15.605 ; 15.605 ; 15.605 ; 15.605 ;
; IORQ_n      ; D[7]        ; 15.563 ; 15.563 ; 15.563 ; 15.563 ;
; M1_n        ; D[0]        ; 18.492 ; 18.492 ; 18.492 ; 18.492 ;
; M1_n        ; D[1]        ; 18.772 ; 18.772 ; 18.772 ; 18.772 ;
; M1_n        ; D[2]        ; 16.307 ; 16.307 ; 16.307 ; 16.307 ;
; M1_n        ; D[3]        ; 17.907 ; 17.907 ; 17.907 ; 17.907 ;
; M1_n        ; D[4]        ; 18.156 ; 18.156 ; 18.156 ; 18.156 ;
; M1_n        ; D[5]        ; 17.272 ; 17.272 ; 17.272 ; 17.272 ;
; M1_n        ; D[6]        ; 16.281 ; 16.281 ; 16.281 ; 16.281 ;
; M1_n        ; D[7]        ; 16.272 ; 16.272 ; 16.272 ; 16.272 ;
; MREQ_n      ; D[0]        ; 18.476 ; 18.476 ; 18.476 ; 18.476 ;
; MREQ_n      ; D[1]        ; 18.756 ; 18.756 ; 18.756 ; 18.756 ;
; MREQ_n      ; D[2]        ; 16.291 ; 16.291 ; 16.291 ; 16.291 ;
; MREQ_n      ; D[3]        ; 17.891 ; 17.891 ; 17.891 ; 17.891 ;
; MREQ_n      ; D[4]        ; 18.140 ; 18.140 ; 18.140 ; 18.140 ;
; MREQ_n      ; D[5]        ; 17.256 ; 17.256 ; 17.256 ; 17.256 ;
; MREQ_n      ; D[6]        ; 16.265 ; 16.265 ; 16.265 ; 16.265 ;
; MREQ_n      ; D[7]        ; 16.256 ; 16.256 ; 16.256 ; 16.256 ;
; RD_n        ; BUSDIR_n    ; 14.581 ;        ;        ; 14.581 ;
; RD_n        ; D[0]        ; 20.340 ; 20.340 ; 20.340 ; 20.340 ;
; RD_n        ; D[1]        ; 21.339 ; 21.339 ; 21.339 ; 21.339 ;
; RD_n        ; D[2]        ; 18.522 ; 18.522 ; 18.522 ; 18.522 ;
; RD_n        ; D[3]        ; 20.668 ; 20.668 ; 20.668 ; 20.668 ;
; RD_n        ; D[4]        ; 21.201 ; 21.201 ; 21.201 ; 21.201 ;
; RD_n        ; D[5]        ; 17.557 ; 17.557 ; 17.557 ; 17.557 ;
; RD_n        ; D[6]        ; 16.566 ; 16.566 ; 16.566 ; 16.566 ;
; RD_n        ; D[7]        ; 16.557 ; 16.557 ; 16.557 ; 16.557 ;
; SRAM_DQ[0]  ; D[0]        ; 14.101 ;        ;        ; 14.101 ;
; SRAM_DQ[1]  ; D[1]        ; 15.065 ;        ;        ; 15.065 ;
; SRAM_DQ[2]  ; D[2]        ; 12.657 ;        ;        ; 12.657 ;
; SRAM_DQ[3]  ; D[3]        ; 14.505 ;        ;        ; 14.505 ;
; SRAM_DQ[4]  ; D[4]        ; 13.934 ;        ;        ; 13.934 ;
; SRAM_DQ[5]  ; D[5]        ; 12.897 ;        ;        ; 12.897 ;
; SRAM_DQ[6]  ; D[6]        ; 11.491 ;        ;        ; 11.491 ;
; SRAM_DQ[7]  ; D[7]        ; 12.305 ;        ;        ; 12.305 ;
; SRAM_DQ[8]  ; D[0]        ; 14.254 ;        ;        ; 14.254 ;
; SRAM_DQ[9]  ; D[1]        ; 15.851 ; 15.851 ; 15.851 ; 15.851 ;
; SRAM_DQ[10] ; D[2]        ; 12.406 ;        ;        ; 12.406 ;
; SRAM_DQ[11] ; D[3]        ; 15.064 ; 15.064 ; 15.064 ; 15.064 ;
; SRAM_DQ[12] ; D[4]        ; 14.450 ;        ;        ; 14.450 ;
; SRAM_DQ[13] ; D[5]        ; 14.318 ;        ;        ; 14.318 ;
; SRAM_DQ[14] ; D[6]        ; 12.844 ;        ;        ; 12.844 ;
; SRAM_DQ[15] ; D[7]        ; 13.198 ;        ;        ; 13.198 ;
; SW[9]       ; BUSDIR_n    ;        ; 9.767  ; 9.767  ;        ;
; SW[9]       ; D[0]        ; 14.978 ; 14.978 ; 14.978 ; 14.978 ;
; SW[9]       ; D[1]        ; 15.258 ; 15.258 ; 15.258 ; 15.258 ;
; SW[9]       ; D[2]        ; 12.793 ; 12.793 ; 12.793 ; 12.793 ;
; SW[9]       ; D[3]        ; 14.393 ; 14.393 ; 14.393 ; 14.393 ;
; SW[9]       ; D[4]        ; 14.642 ; 14.642 ; 14.642 ; 14.642 ;
; SW[9]       ; D[5]        ; 13.758 ; 13.758 ; 13.758 ; 13.758 ;
; SW[9]       ; D[6]        ; 12.767 ; 12.767 ; 12.767 ; 12.767 ;
; SW[9]       ; D[7]        ; 12.758 ; 12.758 ; 12.758 ; 12.758 ;
; SW[9]       ; LEDR[9]     ; 8.953  ;        ;        ; 8.953  ;
; SW[9]       ; SRAM_CE_N   ;        ; 9.643  ; 9.643  ;        ;
; SW[9]       ; SRAM_DQ[0]  ; 8.904  ; 8.904  ; 8.904  ; 8.904  ;
; SW[9]       ; SRAM_DQ[1]  ; 8.914  ; 8.914  ; 8.914  ; 8.914  ;
; SW[9]       ; SRAM_DQ[2]  ; 8.633  ; 8.633  ; 8.633  ; 8.633  ;
; SW[9]       ; SRAM_DQ[3]  ; 8.643  ; 8.643  ; 8.643  ; 8.643  ;
; SW[9]       ; SRAM_DQ[4]  ; 8.371  ; 8.371  ; 8.371  ; 8.371  ;
; SW[9]       ; SRAM_DQ[5]  ; 8.371  ; 8.371  ; 8.371  ; 8.371  ;
; SW[9]       ; SRAM_DQ[6]  ; 8.019  ; 8.019  ; 8.019  ; 8.019  ;
; SW[9]       ; SRAM_DQ[7]  ; 8.339  ; 8.339  ; 8.339  ; 8.339  ;
; SW[9]       ; SRAM_DQ[8]  ; 8.517  ; 8.517  ; 8.517  ; 8.517  ;
; SW[9]       ; SRAM_DQ[9]  ; 8.517  ; 8.517  ; 8.517  ; 8.517  ;
; SW[9]       ; SRAM_DQ[10] ; 8.502  ; 8.502  ; 8.502  ; 8.502  ;
; SW[9]       ; SRAM_DQ[11] ; 8.507  ; 8.507  ; 8.507  ; 8.507  ;
; SW[9]       ; SRAM_DQ[12] ; 8.292  ; 8.292  ; 8.292  ; 8.292  ;
; SW[9]       ; SRAM_DQ[13] ; 8.512  ; 8.512  ; 8.512  ; 8.512  ;
; SW[9]       ; SRAM_DQ[14] ; 8.865  ; 8.865  ; 8.865  ; 8.865  ;
; SW[9]       ; SRAM_DQ[15] ; 8.862  ; 8.862  ; 8.862  ; 8.862  ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; A[0]        ; BUSDIR_n    ; 15.453 ;        ;        ; 15.453 ;
; A[0]        ; D[0]        ; 16.906 ; 16.906 ; 16.906 ; 16.906 ;
; A[0]        ; D[1]        ; 16.980 ; 16.980 ; 16.980 ; 16.980 ;
; A[0]        ; D[2]        ; 15.828 ; 15.828 ; 15.828 ; 15.828 ;
; A[0]        ; D[3]        ; 16.843 ; 16.843 ; 16.843 ; 16.843 ;
; A[0]        ; D[4]        ; 17.677 ; 17.677 ; 17.677 ; 17.677 ;
; A[0]        ; D[5]        ; 18.321 ; 18.321 ; 18.321 ; 18.321 ;
; A[0]        ; D[6]        ; 18.325 ; 18.325 ; 18.325 ; 18.325 ;
; A[0]        ; D[7]        ; 18.283 ; 18.283 ; 18.283 ; 18.283 ;
; A[1]        ; BUSDIR_n    ;        ; 15.770 ; 15.770 ;        ;
; A[1]        ; D[0]        ; 17.672 ; 17.672 ; 17.672 ; 17.672 ;
; A[1]        ; D[1]        ; 17.297 ; 17.297 ; 17.297 ; 17.297 ;
; A[1]        ; D[2]        ; 16.153 ; 16.153 ; 16.153 ; 16.153 ;
; A[1]        ; D[3]        ; 17.168 ; 17.168 ; 17.168 ; 17.168 ;
; A[1]        ; D[4]        ; 18.002 ; 18.002 ; 18.002 ; 18.002 ;
; A[1]        ; D[5]        ; 18.638 ; 18.638 ; 18.638 ; 18.638 ;
; A[1]        ; D[6]        ; 18.642 ; 18.642 ; 18.642 ; 18.642 ;
; A[1]        ; D[7]        ; 18.600 ; 18.600 ; 18.600 ; 18.600 ;
; A[2]        ; BUSDIR_n    ;        ; 16.033 ; 16.033 ;        ;
; A[2]        ; D[0]        ; 17.935 ; 17.935 ; 17.935 ; 17.935 ;
; A[2]        ; D[1]        ; 17.560 ; 17.560 ; 17.560 ; 17.560 ;
; A[2]        ; D[2]        ; 17.795 ; 17.795 ; 17.795 ; 17.795 ;
; A[2]        ; D[3]        ; 18.284 ; 18.284 ; 18.284 ; 18.284 ;
; A[2]        ; D[4]        ; 18.284 ; 18.284 ; 18.284 ; 18.284 ;
; A[2]        ; D[5]        ; 18.901 ; 18.901 ; 18.901 ; 18.901 ;
; A[2]        ; D[6]        ; 18.245 ; 18.905 ; 18.905 ; 18.245 ;
; A[2]        ; D[7]        ; 18.363 ; 18.863 ; 18.863 ; 18.363 ;
; A[3]        ; BUSDIR_n    ; 14.416 ; 15.513 ; 15.513 ; 14.416 ;
; A[3]        ; D[0]        ; 16.318 ; 16.318 ; 16.318 ; 16.318 ;
; A[3]        ; D[1]        ; 15.943 ; 15.943 ; 15.943 ; 15.943 ;
; A[3]        ; D[2]        ; 16.181 ; 16.181 ; 16.181 ; 16.181 ;
; A[3]        ; D[3]        ; 16.667 ; 16.667 ; 16.667 ; 16.667 ;
; A[3]        ; D[4]        ; 16.667 ; 16.667 ; 16.667 ; 16.667 ;
; A[3]        ; D[5]        ; 17.284 ; 17.284 ; 17.284 ; 17.284 ;
; A[3]        ; D[6]        ; 16.903 ; 17.288 ; 17.288 ; 16.903 ;
; A[3]        ; D[7]        ; 17.021 ; 17.246 ; 17.246 ; 17.021 ;
; A[4]        ; BUSDIR_n    ;        ; 15.804 ; 15.804 ;        ;
; A[4]        ; D[0]        ; 17.706 ; 17.706 ; 17.706 ; 17.706 ;
; A[4]        ; D[1]        ; 17.331 ; 17.331 ; 17.331 ; 17.331 ;
; A[4]        ; D[2]        ; 17.566 ; 17.566 ; 17.566 ; 17.566 ;
; A[4]        ; D[3]        ; 18.055 ; 18.055 ; 18.055 ; 18.055 ;
; A[4]        ; D[4]        ; 18.055 ; 18.055 ; 18.055 ; 18.055 ;
; A[4]        ; D[5]        ; 18.672 ; 18.672 ; 18.672 ; 18.672 ;
; A[4]        ; D[6]        ; 18.016 ; 18.676 ; 18.676 ; 18.016 ;
; A[4]        ; D[7]        ; 18.134 ; 18.634 ; 18.634 ; 18.134 ;
; A[5]        ; BUSDIR_n    ; 15.203 ; 15.435 ; 15.435 ; 15.203 ;
; A[5]        ; D[0]        ; 17.105 ; 17.105 ; 17.105 ; 17.105 ;
; A[5]        ; D[1]        ; 16.730 ; 16.730 ; 16.730 ; 16.730 ;
; A[5]        ; D[2]        ; 16.676 ; 16.676 ; 16.676 ; 16.676 ;
; A[5]        ; D[3]        ; 17.454 ; 17.454 ; 17.454 ; 17.454 ;
; A[5]        ; D[4]        ; 17.454 ; 17.454 ; 17.454 ; 17.454 ;
; A[5]        ; D[5]        ; 17.944 ; 18.071 ; 18.071 ; 17.944 ;
; A[5]        ; D[6]        ; 16.825 ; 18.075 ; 18.075 ; 16.825 ;
; A[5]        ; D[7]        ; 16.943 ; 18.033 ; 18.033 ; 16.943 ;
; A[6]        ; BUSDIR_n    ;        ; 16.342 ; 16.342 ;        ;
; A[6]        ; D[0]        ; 18.244 ; 18.244 ; 18.244 ; 18.244 ;
; A[6]        ; D[1]        ; 17.869 ; 17.869 ; 17.869 ; 17.869 ;
; A[6]        ; D[2]        ; 18.104 ; 18.104 ; 18.104 ; 18.104 ;
; A[6]        ; D[3]        ; 18.593 ; 18.593 ; 18.593 ; 18.593 ;
; A[6]        ; D[4]        ; 18.593 ; 18.593 ; 18.593 ; 18.593 ;
; A[6]        ; D[5]        ; 19.210 ; 19.210 ; 19.210 ; 19.210 ;
; A[6]        ; D[6]        ; 18.554 ; 19.214 ; 19.214 ; 18.554 ;
; A[6]        ; D[7]        ; 18.672 ; 19.172 ; 19.172 ; 18.672 ;
; A[7]        ; BUSDIR_n    ; 15.790 ; 16.012 ; 16.012 ; 15.790 ;
; A[7]        ; D[0]        ; 17.692 ; 17.692 ; 17.692 ; 17.692 ;
; A[7]        ; D[1]        ; 17.317 ; 17.317 ; 17.317 ; 17.317 ;
; A[7]        ; D[2]        ; 17.253 ; 17.253 ; 17.253 ; 17.253 ;
; A[7]        ; D[3]        ; 18.041 ; 18.041 ; 18.041 ; 18.041 ;
; A[7]        ; D[4]        ; 18.041 ; 18.041 ; 18.041 ; 18.041 ;
; A[7]        ; D[5]        ; 18.521 ; 18.658 ; 18.658 ; 18.521 ;
; A[7]        ; D[6]        ; 17.402 ; 18.662 ; 18.662 ; 17.402 ;
; A[7]        ; D[7]        ; 17.520 ; 18.620 ; 18.620 ; 17.520 ;
; D[0]        ; SRAM_DQ[0]  ; 10.948 ;        ;        ; 10.948 ;
; D[0]        ; SRAM_DQ[8]  ; 10.929 ;        ;        ; 10.929 ;
; D[1]        ; SRAM_DQ[1]  ; 11.337 ;        ;        ; 11.337 ;
; D[1]        ; SRAM_DQ[9]  ; 11.289 ;        ;        ; 11.289 ;
; D[2]        ; SRAM_DQ[2]  ; 11.413 ;        ;        ; 11.413 ;
; D[2]        ; SRAM_DQ[10] ; 11.384 ;        ;        ; 11.384 ;
; D[3]        ; SRAM_DQ[3]  ; 11.340 ;        ;        ; 11.340 ;
; D[3]        ; SRAM_DQ[11] ; 11.299 ;        ;        ; 11.299 ;
; D[4]        ; SRAM_DQ[4]  ; 10.850 ;        ;        ; 10.850 ;
; D[4]        ; SRAM_DQ[12] ; 10.633 ;        ;        ; 10.633 ;
; D[5]        ; SRAM_DQ[5]  ; 10.837 ;        ;        ; 10.837 ;
; D[5]        ; SRAM_DQ[13] ; 10.669 ;        ;        ; 10.669 ;
; D[6]        ; SRAM_DQ[6]  ; 10.693 ;        ;        ; 10.693 ;
; D[6]        ; SRAM_DQ[14] ; 10.719 ;        ;        ; 10.719 ;
; D[7]        ; SRAM_DQ[7]  ; 10.863 ;        ;        ; 10.863 ;
; D[7]        ; SRAM_DQ[15] ; 10.868 ;        ;        ; 10.868 ;
; IORQ_n      ; BUSDIR_n    ; 14.015 ;        ;        ; 14.015 ;
; IORQ_n      ; D[0]        ; 14.635 ; 14.635 ; 14.635 ; 14.635 ;
; IORQ_n      ; D[1]        ; 14.260 ; 14.260 ; 14.260 ; 14.260 ;
; IORQ_n      ; D[2]        ; 14.686 ; 14.686 ; 14.686 ; 14.686 ;
; IORQ_n      ; D[3]        ; 14.984 ; 14.984 ; 14.984 ; 14.984 ;
; IORQ_n      ; D[4]        ; 14.984 ; 14.984 ; 14.984 ; 14.984 ;
; IORQ_n      ; D[5]        ; 15.601 ; 15.601 ; 15.601 ; 15.601 ;
; IORQ_n      ; D[6]        ; 15.605 ; 14.668 ; 14.668 ; 15.605 ;
; IORQ_n      ; D[7]        ; 15.563 ; 14.786 ; 14.786 ; 15.563 ;
; M1_n        ; D[0]        ; 15.311 ; 15.311 ; 15.311 ; 15.311 ;
; M1_n        ; D[1]        ; 14.936 ; 14.936 ; 14.936 ; 14.936 ;
; M1_n        ; D[2]        ; 14.303 ; 14.303 ; 14.303 ; 14.303 ;
; M1_n        ; D[3]        ; 15.660 ; 15.660 ; 15.660 ; 15.660 ;
; M1_n        ; D[4]        ; 15.660 ; 15.660 ; 15.660 ; 15.660 ;
; M1_n        ; D[5]        ; 15.382 ; 15.382 ; 15.382 ; 15.382 ;
; M1_n        ; D[6]        ; 14.263 ; 14.263 ; 14.263 ; 14.263 ;
; M1_n        ; D[7]        ; 14.966 ; 14.966 ; 14.966 ; 14.966 ;
; MREQ_n      ; D[0]        ; 15.295 ; 15.295 ; 15.295 ; 15.295 ;
; MREQ_n      ; D[1]        ; 14.920 ; 14.920 ; 14.920 ; 14.920 ;
; MREQ_n      ; D[2]        ; 14.287 ; 14.287 ; 14.287 ; 14.287 ;
; MREQ_n      ; D[3]        ; 15.644 ; 15.644 ; 15.644 ; 15.644 ;
; MREQ_n      ; D[4]        ; 15.644 ; 15.644 ; 15.644 ; 15.644 ;
; MREQ_n      ; D[5]        ; 15.366 ; 15.366 ; 15.366 ; 15.366 ;
; MREQ_n      ; D[6]        ; 14.247 ; 14.247 ; 14.247 ; 14.247 ;
; MREQ_n      ; D[7]        ; 14.950 ; 14.950 ; 14.950 ; 14.950 ;
; RD_n        ; BUSDIR_n    ; 14.581 ;        ;        ; 14.581 ;
; RD_n        ; D[0]        ; 15.026 ; 15.026 ; 15.026 ; 15.026 ;
; RD_n        ; D[1]        ; 14.651 ; 14.651 ; 14.651 ; 14.651 ;
; RD_n        ; D[2]        ; 14.588 ; 14.588 ; 14.588 ; 14.588 ;
; RD_n        ; D[3]        ; 15.375 ; 15.375 ; 15.375 ; 15.375 ;
; RD_n        ; D[4]        ; 15.375 ; 15.375 ; 15.375 ; 15.375 ;
; RD_n        ; D[5]        ; 15.667 ; 15.667 ; 15.667 ; 15.667 ;
; RD_n        ; D[6]        ; 14.548 ; 14.548 ; 14.548 ; 14.548 ;
; RD_n        ; D[7]        ; 15.251 ; 15.251 ; 15.251 ; 15.251 ;
; SRAM_DQ[0]  ; D[0]        ; 14.101 ;        ;        ; 14.101 ;
; SRAM_DQ[1]  ; D[1]        ; 15.065 ;        ;        ; 15.065 ;
; SRAM_DQ[2]  ; D[2]        ; 12.657 ;        ;        ; 12.657 ;
; SRAM_DQ[3]  ; D[3]        ; 14.505 ;        ;        ; 14.505 ;
; SRAM_DQ[4]  ; D[4]        ; 13.934 ;        ;        ; 13.934 ;
; SRAM_DQ[5]  ; D[5]        ; 12.897 ;        ;        ; 12.897 ;
; SRAM_DQ[6]  ; D[6]        ; 11.491 ;        ;        ; 11.491 ;
; SRAM_DQ[7]  ; D[7]        ; 12.305 ;        ;        ; 12.305 ;
; SRAM_DQ[8]  ; D[0]        ; 14.254 ;        ;        ; 14.254 ;
; SRAM_DQ[9]  ; D[1]        ; 15.851 ; 15.851 ; 15.851 ; 15.851 ;
; SRAM_DQ[10] ; D[2]        ; 12.406 ;        ;        ; 12.406 ;
; SRAM_DQ[11] ; D[3]        ; 15.064 ; 15.064 ; 15.064 ; 15.064 ;
; SRAM_DQ[12] ; D[4]        ; 14.450 ;        ;        ; 14.450 ;
; SRAM_DQ[13] ; D[5]        ; 14.318 ;        ;        ; 14.318 ;
; SRAM_DQ[14] ; D[6]        ; 12.844 ;        ;        ; 12.844 ;
; SRAM_DQ[15] ; D[7]        ; 13.198 ;        ;        ; 13.198 ;
; SW[9]       ; BUSDIR_n    ;        ; 9.767  ; 9.767  ;        ;
; SW[9]       ; D[0]        ; 11.797 ; 11.797 ; 11.797 ; 11.797 ;
; SW[9]       ; D[1]        ; 11.422 ; 11.422 ; 11.422 ; 11.422 ;
; SW[9]       ; D[2]        ; 10.789 ; 10.789 ; 10.789 ; 10.789 ;
; SW[9]       ; D[3]        ; 12.146 ; 12.146 ; 12.146 ; 12.146 ;
; SW[9]       ; D[4]        ; 12.146 ; 12.146 ; 12.146 ; 12.146 ;
; SW[9]       ; D[5]        ; 11.868 ; 11.868 ; 11.868 ; 11.868 ;
; SW[9]       ; D[6]        ; 10.749 ; 10.749 ; 10.749 ; 10.749 ;
; SW[9]       ; D[7]        ; 11.452 ; 11.452 ; 11.452 ; 11.452 ;
; SW[9]       ; LEDR[9]     ; 8.953  ;        ;        ; 8.953  ;
; SW[9]       ; SRAM_CE_N   ;        ; 9.643  ; 9.643  ;        ;
; SW[9]       ; SRAM_DQ[0]  ; 8.904  ; 8.904  ; 8.904  ; 8.904  ;
; SW[9]       ; SRAM_DQ[1]  ; 8.914  ; 8.914  ; 8.914  ; 8.914  ;
; SW[9]       ; SRAM_DQ[2]  ; 8.633  ; 8.633  ; 8.633  ; 8.633  ;
; SW[9]       ; SRAM_DQ[3]  ; 8.643  ; 8.643  ; 8.643  ; 8.643  ;
; SW[9]       ; SRAM_DQ[4]  ; 8.371  ; 8.371  ; 8.371  ; 8.371  ;
; SW[9]       ; SRAM_DQ[5]  ; 8.371  ; 8.371  ; 8.371  ; 8.371  ;
; SW[9]       ; SRAM_DQ[6]  ; 8.019  ; 8.019  ; 8.019  ; 8.019  ;
; SW[9]       ; SRAM_DQ[7]  ; 8.339  ; 8.339  ; 8.339  ; 8.339  ;
; SW[9]       ; SRAM_DQ[8]  ; 8.517  ; 8.517  ; 8.517  ; 8.517  ;
; SW[9]       ; SRAM_DQ[9]  ; 8.517  ; 8.517  ; 8.517  ; 8.517  ;
; SW[9]       ; SRAM_DQ[10] ; 8.502  ; 8.502  ; 8.502  ; 8.502  ;
; SW[9]       ; SRAM_DQ[11] ; 8.507  ; 8.507  ; 8.507  ; 8.507  ;
; SW[9]       ; SRAM_DQ[12] ; 8.292  ; 8.292  ; 8.292  ; 8.292  ;
; SW[9]       ; SRAM_DQ[13] ; 8.512  ; 8.512  ; 8.512  ; 8.512  ;
; SW[9]       ; SRAM_DQ[14] ; 8.865  ; 8.865  ; 8.865  ; 8.865  ;
; SW[9]       ; SRAM_DQ[15] ; 8.862  ; 8.862  ; 8.862  ; 8.862  ;
+-------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; D[*]         ; SLTSL_n    ; 11.487 ;      ; Rise       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 11.862 ;      ; Rise       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 11.487 ;      ; Rise       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 11.913 ;      ; Rise       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 12.211 ;      ; Rise       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 12.211 ;      ; Rise       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 12.828 ;      ; Rise       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 12.832 ;      ; Rise       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 12.790 ;      ; Rise       ; SLTSL_n         ;
; SRAM_DQ[*]   ; SLTSL_n    ; 12.861 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[0]  ; SLTSL_n    ; 13.746 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[1]  ; SLTSL_n    ; 13.756 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[2]  ; SLTSL_n    ; 13.475 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[3]  ; SLTSL_n    ; 13.485 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[4]  ; SLTSL_n    ; 13.213 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[5]  ; SLTSL_n    ; 13.213 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[6]  ; SLTSL_n    ; 12.861 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[7]  ; SLTSL_n    ; 13.181 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[8]  ; SLTSL_n    ; 13.358 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[9]  ; SLTSL_n    ; 13.358 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[10] ; SLTSL_n    ; 13.343 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[11] ; SLTSL_n    ; 13.348 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[12] ; SLTSL_n    ; 13.133 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[13] ; SLTSL_n    ; 13.353 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[14] ; SLTSL_n    ; 13.706 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[15] ; SLTSL_n    ; 13.703 ;      ; Rise       ; SLTSL_n         ;
; D[*]         ; SLTSL_n    ; 11.487 ;      ; Fall       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 11.862 ;      ; Fall       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 11.487 ;      ; Fall       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 11.913 ;      ; Fall       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 12.211 ;      ; Fall       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 12.211 ;      ; Fall       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 12.828 ;      ; Fall       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 12.832 ;      ; Fall       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 12.790 ;      ; Fall       ; SLTSL_n         ;
; SRAM_DQ[*]   ; SLTSL_n    ; 12.861 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[0]  ; SLTSL_n    ; 13.746 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[1]  ; SLTSL_n    ; 13.756 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[2]  ; SLTSL_n    ; 13.475 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[3]  ; SLTSL_n    ; 13.485 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[4]  ; SLTSL_n    ; 13.213 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[5]  ; SLTSL_n    ; 13.213 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[6]  ; SLTSL_n    ; 12.861 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[7]  ; SLTSL_n    ; 13.181 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[8]  ; SLTSL_n    ; 13.358 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[9]  ; SLTSL_n    ; 13.358 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[10] ; SLTSL_n    ; 13.343 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[11] ; SLTSL_n    ; 13.348 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[12] ; SLTSL_n    ; 13.133 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[13] ; SLTSL_n    ; 13.353 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[14] ; SLTSL_n    ; 13.706 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[15] ; SLTSL_n    ; 13.703 ;      ; Fall       ; SLTSL_n         ;
; SRAM_DQ[*]   ; WR_n       ; 13.091 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[0]  ; WR_n       ; 13.976 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[1]  ; WR_n       ; 13.986 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[2]  ; WR_n       ; 13.705 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[3]  ; WR_n       ; 13.715 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[4]  ; WR_n       ; 13.443 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[5]  ; WR_n       ; 13.443 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[6]  ; WR_n       ; 13.091 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[7]  ; WR_n       ; 13.411 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[8]  ; WR_n       ; 13.584 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[9]  ; WR_n       ; 13.584 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[10] ; WR_n       ; 13.569 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[11] ; WR_n       ; 13.574 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[12] ; WR_n       ; 13.359 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[13] ; WR_n       ; 13.579 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[14] ; WR_n       ; 13.932 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[15] ; WR_n       ; 13.929 ;      ; Rise       ; WR_n            ;
; SRAM_DQ[*]   ; WR_n       ; 13.091 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[0]  ; WR_n       ; 13.976 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[1]  ; WR_n       ; 13.986 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[2]  ; WR_n       ; 13.705 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[3]  ; WR_n       ; 13.715 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[4]  ; WR_n       ; 13.443 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[5]  ; WR_n       ; 13.443 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[6]  ; WR_n       ; 13.091 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[7]  ; WR_n       ; 13.411 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[8]  ; WR_n       ; 13.584 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[9]  ; WR_n       ; 13.584 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[10] ; WR_n       ; 13.569 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[11] ; WR_n       ; 13.574 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[12] ; WR_n       ; 13.359 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[13] ; WR_n       ; 13.579 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[14] ; WR_n       ; 13.932 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[15] ; WR_n       ; 13.929 ;      ; Fall       ; WR_n            ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; D[*]         ; SLTSL_n    ; 11.487 ;      ; Rise       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 11.862 ;      ; Rise       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 11.487 ;      ; Rise       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 11.913 ;      ; Rise       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 12.211 ;      ; Rise       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 12.211 ;      ; Rise       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 12.828 ;      ; Rise       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 12.832 ;      ; Rise       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 12.790 ;      ; Rise       ; SLTSL_n         ;
; SRAM_DQ[*]   ; SLTSL_n    ; 12.086 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[0]  ; SLTSL_n    ; 12.971 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[1]  ; SLTSL_n    ; 12.981 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[2]  ; SLTSL_n    ; 12.700 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[3]  ; SLTSL_n    ; 12.710 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[4]  ; SLTSL_n    ; 12.438 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[5]  ; SLTSL_n    ; 12.438 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[6]  ; SLTSL_n    ; 12.086 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[7]  ; SLTSL_n    ; 12.406 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[8]  ; SLTSL_n    ; 12.643 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[9]  ; SLTSL_n    ; 12.643 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[10] ; SLTSL_n    ; 12.628 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[11] ; SLTSL_n    ; 12.633 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[12] ; SLTSL_n    ; 12.418 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[13] ; SLTSL_n    ; 12.638 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[14] ; SLTSL_n    ; 12.991 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[15] ; SLTSL_n    ; 12.988 ;      ; Rise       ; SLTSL_n         ;
; D[*]         ; SLTSL_n    ; 11.487 ;      ; Fall       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 11.862 ;      ; Fall       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 11.487 ;      ; Fall       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 11.913 ;      ; Fall       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 12.211 ;      ; Fall       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 12.211 ;      ; Fall       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 12.828 ;      ; Fall       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 12.832 ;      ; Fall       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 12.790 ;      ; Fall       ; SLTSL_n         ;
; SRAM_DQ[*]   ; SLTSL_n    ; 12.861 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[0]  ; SLTSL_n    ; 13.746 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[1]  ; SLTSL_n    ; 13.756 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[2]  ; SLTSL_n    ; 13.475 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[3]  ; SLTSL_n    ; 13.485 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[4]  ; SLTSL_n    ; 13.213 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[5]  ; SLTSL_n    ; 13.213 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[6]  ; SLTSL_n    ; 12.861 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[7]  ; SLTSL_n    ; 13.181 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[8]  ; SLTSL_n    ; 13.358 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[9]  ; SLTSL_n    ; 13.358 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[10] ; SLTSL_n    ; 13.343 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[11] ; SLTSL_n    ; 13.348 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[12] ; SLTSL_n    ; 13.133 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[13] ; SLTSL_n    ; 13.353 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[14] ; SLTSL_n    ; 13.706 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[15] ; SLTSL_n    ; 13.703 ;      ; Fall       ; SLTSL_n         ;
; SRAM_DQ[*]   ; WR_n       ; 13.091 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[0]  ; WR_n       ; 13.976 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[1]  ; WR_n       ; 13.986 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[2]  ; WR_n       ; 13.705 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[3]  ; WR_n       ; 13.715 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[4]  ; WR_n       ; 13.443 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[5]  ; WR_n       ; 13.443 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[6]  ; WR_n       ; 13.091 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[7]  ; WR_n       ; 13.411 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[8]  ; WR_n       ; 13.584 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[9]  ; WR_n       ; 13.584 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[10] ; WR_n       ; 13.569 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[11] ; WR_n       ; 13.574 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[12] ; WR_n       ; 13.359 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[13] ; WR_n       ; 13.579 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[14] ; WR_n       ; 13.932 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[15] ; WR_n       ; 13.929 ;      ; Rise       ; WR_n            ;
; SRAM_DQ[*]   ; WR_n       ; 13.091 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[0]  ; WR_n       ; 13.976 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[1]  ; WR_n       ; 13.986 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[2]  ; WR_n       ; 13.705 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[3]  ; WR_n       ; 13.715 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[4]  ; WR_n       ; 13.443 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[5]  ; WR_n       ; 13.443 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[6]  ; WR_n       ; 13.091 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[7]  ; WR_n       ; 13.411 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[8]  ; WR_n       ; 13.584 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[9]  ; WR_n       ; 13.584 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[10] ; WR_n       ; 13.569 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[11] ; WR_n       ; 13.574 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[12] ; WR_n       ; 13.359 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[13] ; WR_n       ; 13.579 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[14] ; WR_n       ; 13.932 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[15] ; WR_n       ; 13.929 ;      ; Fall       ; WR_n            ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; SLTSL_n    ; 11.487    ;           ; Rise       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 11.862    ;           ; Rise       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 11.487    ;           ; Rise       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 11.913    ;           ; Rise       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 12.211    ;           ; Rise       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 12.211    ;           ; Rise       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 12.828    ;           ; Rise       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 12.832    ;           ; Rise       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 12.790    ;           ; Rise       ; SLTSL_n         ;
; SRAM_DQ[*]   ; SLTSL_n    ; 12.861    ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[0]  ; SLTSL_n    ; 13.746    ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[1]  ; SLTSL_n    ; 13.756    ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[2]  ; SLTSL_n    ; 13.475    ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[3]  ; SLTSL_n    ; 13.485    ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[4]  ; SLTSL_n    ; 13.213    ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[5]  ; SLTSL_n    ; 13.213    ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[6]  ; SLTSL_n    ; 12.861    ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[7]  ; SLTSL_n    ; 13.181    ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[8]  ; SLTSL_n    ; 13.358    ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[9]  ; SLTSL_n    ; 13.358    ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[10] ; SLTSL_n    ; 13.343    ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[11] ; SLTSL_n    ; 13.348    ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[12] ; SLTSL_n    ; 13.133    ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[13] ; SLTSL_n    ; 13.353    ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[14] ; SLTSL_n    ; 13.706    ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[15] ; SLTSL_n    ; 13.703    ;           ; Rise       ; SLTSL_n         ;
; D[*]         ; SLTSL_n    ; 11.487    ;           ; Fall       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 11.862    ;           ; Fall       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 11.487    ;           ; Fall       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 11.913    ;           ; Fall       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 12.211    ;           ; Fall       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 12.211    ;           ; Fall       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 12.828    ;           ; Fall       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 12.832    ;           ; Fall       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 12.790    ;           ; Fall       ; SLTSL_n         ;
; SRAM_DQ[*]   ; SLTSL_n    ; 12.861    ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[0]  ; SLTSL_n    ; 13.746    ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[1]  ; SLTSL_n    ; 13.756    ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[2]  ; SLTSL_n    ; 13.475    ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[3]  ; SLTSL_n    ; 13.485    ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[4]  ; SLTSL_n    ; 13.213    ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[5]  ; SLTSL_n    ; 13.213    ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[6]  ; SLTSL_n    ; 12.861    ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[7]  ; SLTSL_n    ; 13.181    ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[8]  ; SLTSL_n    ; 13.358    ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[9]  ; SLTSL_n    ; 13.358    ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[10] ; SLTSL_n    ; 13.343    ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[11] ; SLTSL_n    ; 13.348    ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[12] ; SLTSL_n    ; 13.133    ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[13] ; SLTSL_n    ; 13.353    ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[14] ; SLTSL_n    ; 13.706    ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[15] ; SLTSL_n    ; 13.703    ;           ; Fall       ; SLTSL_n         ;
; SRAM_DQ[*]   ; WR_n       ; 13.091    ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[0]  ; WR_n       ; 13.976    ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[1]  ; WR_n       ; 13.986    ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[2]  ; WR_n       ; 13.705    ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[3]  ; WR_n       ; 13.715    ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[4]  ; WR_n       ; 13.443    ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[5]  ; WR_n       ; 13.443    ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[6]  ; WR_n       ; 13.091    ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[7]  ; WR_n       ; 13.411    ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[8]  ; WR_n       ; 13.584    ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[9]  ; WR_n       ; 13.584    ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[10] ; WR_n       ; 13.569    ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[11] ; WR_n       ; 13.574    ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[12] ; WR_n       ; 13.359    ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[13] ; WR_n       ; 13.579    ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[14] ; WR_n       ; 13.932    ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[15] ; WR_n       ; 13.929    ;           ; Rise       ; WR_n            ;
; SRAM_DQ[*]   ; WR_n       ; 13.091    ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[0]  ; WR_n       ; 13.976    ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[1]  ; WR_n       ; 13.986    ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[2]  ; WR_n       ; 13.705    ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[3]  ; WR_n       ; 13.715    ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[4]  ; WR_n       ; 13.443    ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[5]  ; WR_n       ; 13.443    ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[6]  ; WR_n       ; 13.091    ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[7]  ; WR_n       ; 13.411    ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[8]  ; WR_n       ; 13.584    ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[9]  ; WR_n       ; 13.584    ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[10] ; WR_n       ; 13.569    ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[11] ; WR_n       ; 13.574    ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[12] ; WR_n       ; 13.359    ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[13] ; WR_n       ; 13.579    ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[14] ; WR_n       ; 13.932    ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[15] ; WR_n       ; 13.929    ;           ; Fall       ; WR_n            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; SLTSL_n    ; 11.487    ;           ; Rise       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 11.862    ;           ; Rise       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 11.487    ;           ; Rise       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 11.913    ;           ; Rise       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 12.211    ;           ; Rise       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 12.211    ;           ; Rise       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 12.828    ;           ; Rise       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 12.832    ;           ; Rise       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 12.790    ;           ; Rise       ; SLTSL_n         ;
; SRAM_DQ[*]   ; SLTSL_n    ; 12.086    ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[0]  ; SLTSL_n    ; 12.971    ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[1]  ; SLTSL_n    ; 12.981    ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[2]  ; SLTSL_n    ; 12.700    ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[3]  ; SLTSL_n    ; 12.710    ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[4]  ; SLTSL_n    ; 12.438    ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[5]  ; SLTSL_n    ; 12.438    ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[6]  ; SLTSL_n    ; 12.086    ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[7]  ; SLTSL_n    ; 12.406    ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[8]  ; SLTSL_n    ; 12.643    ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[9]  ; SLTSL_n    ; 12.643    ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[10] ; SLTSL_n    ; 12.628    ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[11] ; SLTSL_n    ; 12.633    ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[12] ; SLTSL_n    ; 12.418    ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[13] ; SLTSL_n    ; 12.638    ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[14] ; SLTSL_n    ; 12.991    ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[15] ; SLTSL_n    ; 12.988    ;           ; Rise       ; SLTSL_n         ;
; D[*]         ; SLTSL_n    ; 11.487    ;           ; Fall       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 11.862    ;           ; Fall       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 11.487    ;           ; Fall       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 11.913    ;           ; Fall       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 12.211    ;           ; Fall       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 12.211    ;           ; Fall       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 12.828    ;           ; Fall       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 12.832    ;           ; Fall       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 12.790    ;           ; Fall       ; SLTSL_n         ;
; SRAM_DQ[*]   ; SLTSL_n    ; 12.861    ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[0]  ; SLTSL_n    ; 13.746    ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[1]  ; SLTSL_n    ; 13.756    ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[2]  ; SLTSL_n    ; 13.475    ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[3]  ; SLTSL_n    ; 13.485    ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[4]  ; SLTSL_n    ; 13.213    ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[5]  ; SLTSL_n    ; 13.213    ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[6]  ; SLTSL_n    ; 12.861    ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[7]  ; SLTSL_n    ; 13.181    ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[8]  ; SLTSL_n    ; 13.358    ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[9]  ; SLTSL_n    ; 13.358    ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[10] ; SLTSL_n    ; 13.343    ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[11] ; SLTSL_n    ; 13.348    ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[12] ; SLTSL_n    ; 13.133    ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[13] ; SLTSL_n    ; 13.353    ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[14] ; SLTSL_n    ; 13.706    ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[15] ; SLTSL_n    ; 13.703    ;           ; Fall       ; SLTSL_n         ;
; SRAM_DQ[*]   ; WR_n       ; 13.091    ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[0]  ; WR_n       ; 13.976    ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[1]  ; WR_n       ; 13.986    ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[2]  ; WR_n       ; 13.705    ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[3]  ; WR_n       ; 13.715    ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[4]  ; WR_n       ; 13.443    ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[5]  ; WR_n       ; 13.443    ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[6]  ; WR_n       ; 13.091    ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[7]  ; WR_n       ; 13.411    ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[8]  ; WR_n       ; 13.584    ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[9]  ; WR_n       ; 13.584    ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[10] ; WR_n       ; 13.569    ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[11] ; WR_n       ; 13.574    ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[12] ; WR_n       ; 13.359    ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[13] ; WR_n       ; 13.579    ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[14] ; WR_n       ; 13.932    ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[15] ; WR_n       ; 13.929    ;           ; Rise       ; WR_n            ;
; SRAM_DQ[*]   ; WR_n       ; 13.091    ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[0]  ; WR_n       ; 13.976    ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[1]  ; WR_n       ; 13.986    ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[2]  ; WR_n       ; 13.705    ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[3]  ; WR_n       ; 13.715    ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[4]  ; WR_n       ; 13.443    ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[5]  ; WR_n       ; 13.443    ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[6]  ; WR_n       ; 13.091    ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[7]  ; WR_n       ; 13.411    ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[8]  ; WR_n       ; 13.584    ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[9]  ; WR_n       ; 13.584    ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[10] ; WR_n       ; 13.569    ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[11] ; WR_n       ; 13.574    ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[12] ; WR_n       ; 13.359    ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[13] ; WR_n       ; 13.579    ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[14] ; WR_n       ; 13.932    ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[15] ; WR_n       ; 13.929    ;           ; Fall       ; WR_n            ;
+--------------+------------+-----------+-----------+------------+-----------------+


----------------------------
; Fast Model Setup Summary ;
----------------------------
No paths to report.


---------------------------
; Fast Model Hold Summary ;
---------------------------
No paths to report.


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; WR_n    ; -1.222 ; -37.222             ;
; SLTSL_n ; -1.222 ; -1.222              ;
+---------+--------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'WR_n'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; WR_n  ; Rise       ; WR_n            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_SRAM_D[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_SRAM_D[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_SRAM_D[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_SRAM_D[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_SRAM_D[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_SRAM_D[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_SRAM_D[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_SRAM_D[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_SRAM_D[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_SRAM_D[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_SRAM_D[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_SRAM_D[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_SRAM_D[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_SRAM_D[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_SRAM_D[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_SRAM_D[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_fc[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fc[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_fc[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fc[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_fc[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fc[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_fc[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fc[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_fc[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fc[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_fd[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fd[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_fd[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fd[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_fd[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fd[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_fd[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fd[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_fd[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fd[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_fe[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fe[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_fe[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fe[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_fe[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fe[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_fe[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fe[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_fe[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fe[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_ff[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_ff[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_ff[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_ff[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_ff[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_ff[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_ff[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_ff[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_ff[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_ff[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_reg_56[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_reg_56[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_reg_56[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_reg_56[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_reg_56[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_reg_56[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_reg_56[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_reg_56[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_reg_56[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_reg_56[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_reg_56[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_reg_56[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_reg_56[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_reg_56[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; WR_n  ; Rise       ; s_reg_56[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_reg_56[7]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; WR_n  ; Rise       ; WR_n|combout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; WR_n  ; Rise       ; WR_n|combout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; WR_n  ; Rise       ; s_SRAM_D[0]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_SRAM_D[0]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; WR_n  ; Rise       ; s_SRAM_D[1]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_SRAM_D[1]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; WR_n  ; Rise       ; s_SRAM_D[2]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_SRAM_D[2]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; WR_n  ; Rise       ; s_SRAM_D[3]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_SRAM_D[3]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; WR_n  ; Rise       ; s_SRAM_D[4]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_SRAM_D[4]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; WR_n  ; Rise       ; s_SRAM_D[5]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_SRAM_D[5]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; WR_n  ; Rise       ; s_SRAM_D[6]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_SRAM_D[6]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; WR_n  ; Rise       ; s_SRAM_D[7]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_SRAM_D[7]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; WR_n  ; Rise       ; s_fc[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fc[0]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; WR_n  ; Rise       ; s_fc[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fc[1]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; WR_n  ; Rise       ; s_fc[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fc[2]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; WR_n  ; Rise       ; s_fc[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; WR_n  ; Rise       ; s_fc[3]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; WR_n  ; Rise       ; s_fc[4]|clk     ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SLTSL_n'                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SLTSL_n ; Rise       ; SLTSL_n                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; SLTSL_n|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SLTSL_n|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_SRAM_ADDR[0]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_SRAM_ADDR[0]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[10]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[10]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_SRAM_ADDR[10]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_SRAM_ADDR[10]|datac      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[11]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[11]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_SRAM_ADDR[11]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_SRAM_ADDR[11]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[12]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[12]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_SRAM_ADDR[12]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_SRAM_ADDR[12]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[13]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[13]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_SRAM_ADDR[13]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_SRAM_ADDR[13]|datad      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[1]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[1]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_SRAM_ADDR[1]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_SRAM_ADDR[1]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[2]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[2]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_SRAM_ADDR[2]|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_SRAM_ADDR[2]|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[3]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[3]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_SRAM_ADDR[3]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_SRAM_ADDR[3]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[4]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[4]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_SRAM_ADDR[4]|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_SRAM_ADDR[4]|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[5]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[5]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_SRAM_ADDR[5]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_SRAM_ADDR[5]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[6]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[6]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_SRAM_ADDR[6]|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_SRAM_ADDR[6]|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[7]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[7]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_SRAM_ADDR[7]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_SRAM_ADDR[7]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[8]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[8]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_SRAM_ADDR[8]|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_SRAM_ADDR[8]|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_SRAM_ADDR[9]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_SRAM_ADDR[9]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_SRAM_ADDR[9]|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_SRAM_ADDR[9]|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_map_en~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_map_en~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_map_en~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_map_en~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; s_map_en~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; s_map_en~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_map_en~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_map_en~0|datad           ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; SLTSL_n    ; 1.343 ; 1.343 ; Rise       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; 1.227 ; 1.227 ; Rise       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; 1.227 ; 1.227 ; Rise       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; 0.918 ; 0.918 ; Rise       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; 1.048 ; 1.048 ; Rise       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; 0.698 ; 0.698 ; Rise       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; 1.031 ; 1.031 ; Rise       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; 1.096 ; 1.096 ; Rise       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; 1.239 ; 1.239 ; Rise       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; 0.672 ; 0.672 ; Rise       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; 0.993 ; 0.993 ; Rise       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; 1.086 ; 1.086 ; Rise       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; 1.326 ; 1.326 ; Rise       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; 1.343 ; 1.343 ; Rise       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; 1.197 ; 1.197 ; Rise       ; SLTSL_n         ;
; A[*]      ; WR_n       ; 2.337 ; 2.337 ; Rise       ; WR_n            ;
;  A[0]     ; WR_n       ; 1.729 ; 1.729 ; Rise       ; WR_n            ;
;  A[1]     ; WR_n       ; 1.843 ; 1.843 ; Rise       ; WR_n            ;
;  A[2]     ; WR_n       ; 2.223 ; 2.223 ; Rise       ; WR_n            ;
;  A[3]     ; WR_n       ; 1.659 ; 1.659 ; Rise       ; WR_n            ;
;  A[4]     ; WR_n       ; 2.055 ; 2.055 ; Rise       ; WR_n            ;
;  A[5]     ; WR_n       ; 1.647 ; 1.647 ; Rise       ; WR_n            ;
;  A[6]     ; WR_n       ; 2.337 ; 2.337 ; Rise       ; WR_n            ;
;  A[7]     ; WR_n       ; 1.943 ; 1.943 ; Rise       ; WR_n            ;
; D[*]      ; WR_n       ; 2.360 ; 2.360 ; Rise       ; WR_n            ;
;  D[0]     ; WR_n       ; 2.069 ; 2.069 ; Rise       ; WR_n            ;
;  D[1]     ; WR_n       ; 2.194 ; 2.194 ; Rise       ; WR_n            ;
;  D[2]     ; WR_n       ; 2.145 ; 2.145 ; Rise       ; WR_n            ;
;  D[3]     ; WR_n       ; 2.339 ; 2.339 ; Rise       ; WR_n            ;
;  D[4]     ; WR_n       ; 2.104 ; 2.104 ; Rise       ; WR_n            ;
;  D[5]     ; WR_n       ; 2.322 ; 2.322 ; Rise       ; WR_n            ;
;  D[6]     ; WR_n       ; 2.360 ; 2.360 ; Rise       ; WR_n            ;
;  D[7]     ; WR_n       ; 2.321 ; 2.321 ; Rise       ; WR_n            ;
; KEY[*]    ; WR_n       ; 1.507 ; 1.507 ; Rise       ; WR_n            ;
;  KEY[0]   ; WR_n       ; 1.507 ; 1.507 ; Rise       ; WR_n            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; SLTSL_n    ; -0.404 ; -0.404 ; Rise       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; -0.883 ; -0.883 ; Rise       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; -0.889 ; -0.889 ; Rise       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; -0.647 ; -0.647 ; Rise       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; -0.775 ; -0.775 ; Rise       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; -0.421 ; -0.421 ; Rise       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; -0.760 ; -0.760 ; Rise       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; -0.825 ; -0.825 ; Rise       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; -0.901 ; -0.901 ; Rise       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; -0.404 ; -0.404 ; Rise       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; -0.725 ; -0.725 ; Rise       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; -0.818 ; -0.818 ; Rise       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; -1.055 ; -1.055 ; Rise       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; -1.005 ; -1.005 ; Rise       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; -0.859 ; -0.859 ; Rise       ; SLTSL_n         ;
; A[*]      ; WR_n       ; -0.936 ; -0.936 ; Rise       ; WR_n            ;
;  A[0]     ; WR_n       ; -1.143 ; -1.143 ; Rise       ; WR_n            ;
;  A[1]     ; WR_n       ; -1.270 ; -1.270 ; Rise       ; WR_n            ;
;  A[2]     ; WR_n       ; -1.586 ; -1.586 ; Rise       ; WR_n            ;
;  A[3]     ; WR_n       ; -0.936 ; -0.936 ; Rise       ; WR_n            ;
;  A[4]     ; WR_n       ; -1.418 ; -1.418 ; Rise       ; WR_n            ;
;  A[5]     ; WR_n       ; -1.230 ; -1.230 ; Rise       ; WR_n            ;
;  A[6]     ; WR_n       ; -1.700 ; -1.700 ; Rise       ; WR_n            ;
;  A[7]     ; WR_n       ; -1.561 ; -1.561 ; Rise       ; WR_n            ;
; D[*]      ; WR_n       ; -0.607 ; -0.607 ; Rise       ; WR_n            ;
;  D[0]     ; WR_n       ; -0.745 ; -0.745 ; Rise       ; WR_n            ;
;  D[1]     ; WR_n       ; -1.239 ; -1.239 ; Rise       ; WR_n            ;
;  D[2]     ; WR_n       ; -0.966 ; -0.966 ; Rise       ; WR_n            ;
;  D[3]     ; WR_n       ; -0.935 ; -0.935 ; Rise       ; WR_n            ;
;  D[4]     ; WR_n       ; -0.650 ; -0.650 ; Rise       ; WR_n            ;
;  D[5]     ; WR_n       ; -0.643 ; -0.643 ; Rise       ; WR_n            ;
;  D[6]     ; WR_n       ; -0.891 ; -0.891 ; Rise       ; WR_n            ;
;  D[7]     ; WR_n       ; -0.607 ; -0.607 ; Rise       ; WR_n            ;
; KEY[*]    ; WR_n       ; -1.170 ; -1.170 ; Rise       ; WR_n            ;
;  KEY[0]   ; WR_n       ; -1.170 ; -1.170 ; Rise       ; WR_n            ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; SLTSL_n    ; 4.569 ; 4.569 ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 7.874 ; 7.874 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 7.778 ; 7.778 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 7.874 ; 7.874 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 6.967 ; 6.967 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 7.489 ; 7.489 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 7.582 ; 7.582 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 7.195 ; 7.195 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 6.824 ; 6.824 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 6.843 ; 6.843 ; Rise       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 4.072 ; 4.072 ; Rise       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n    ; 4.072 ; 4.072 ; Rise       ; SLTSL_n         ;
; SRAM_ADDR[*]   ; SLTSL_n    ; 6.190 ; 6.190 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[0]  ; SLTSL_n    ; 5.672 ; 5.672 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[1]  ; SLTSL_n    ; 5.360 ; 5.360 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[2]  ; SLTSL_n    ; 5.967 ; 5.967 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[3]  ; SLTSL_n    ; 6.190 ; 6.190 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[4]  ; SLTSL_n    ; 5.971 ; 5.971 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[5]  ; SLTSL_n    ; 5.125 ; 5.125 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[6]  ; SLTSL_n    ; 5.443 ; 5.443 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[7]  ; SLTSL_n    ; 5.108 ; 5.108 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[8]  ; SLTSL_n    ; 5.997 ; 5.997 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[9]  ; SLTSL_n    ; 5.630 ; 5.630 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[10] ; SLTSL_n    ; 5.484 ; 5.484 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[11] ; SLTSL_n    ; 5.075 ; 5.075 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[12] ; SLTSL_n    ; 5.237 ; 5.237 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[13] ; SLTSL_n    ; 5.345 ; 5.345 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[14] ; SLTSL_n    ; 5.648 ; 5.648 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[15] ; SLTSL_n    ; 5.240 ; 5.240 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[16] ; SLTSL_n    ; 5.956 ; 5.956 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[17] ; SLTSL_n    ; 5.956 ; 5.956 ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 4.450 ; 4.450 ; Rise       ; SLTSL_n         ;
; SRAM_LB_N      ; SLTSL_n    ; 5.882 ; 5.882 ; Rise       ; SLTSL_n         ;
; SRAM_UB_N      ; SLTSL_n    ; 5.863 ; 5.863 ; Rise       ; SLTSL_n         ;
; BUSDIR_n       ; SLTSL_n    ; 4.569 ; 4.569 ; Fall       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 6.527 ; 6.527 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 6.431 ; 6.431 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 6.527 ; 6.527 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 5.620 ; 5.620 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 6.142 ; 6.142 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 6.235 ; 6.235 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 5.901 ; 5.901 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 5.530 ; 5.530 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 5.549 ; 5.549 ; Fall       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 4.072 ; 4.072 ; Fall       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n    ; 4.072 ; 4.072 ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 4.450 ; 4.450 ; Fall       ; SLTSL_n         ;
; BUSDIR_n       ; WR_n       ; 4.581 ; 4.581 ; Rise       ; WR_n            ;
; D[*]           ; WR_n       ; 8.115 ; 8.115 ; Rise       ; WR_n            ;
;  D[0]          ; WR_n       ; 7.647 ; 7.647 ; Rise       ; WR_n            ;
;  D[1]          ; WR_n       ; 8.115 ; 8.115 ; Rise       ; WR_n            ;
;  D[2]          ; WR_n       ; 7.203 ; 7.203 ; Rise       ; WR_n            ;
;  D[3]          ; WR_n       ; 7.858 ; 7.858 ; Rise       ; WR_n            ;
;  D[4]          ; WR_n       ; 7.887 ; 7.887 ; Rise       ; WR_n            ;
;  D[5]          ; WR_n       ; 6.583 ; 6.583 ; Rise       ; WR_n            ;
;  D[6]          ; WR_n       ; 6.211 ; 6.211 ; Rise       ; WR_n            ;
;  D[7]          ; WR_n       ; 6.230 ; 6.230 ; Rise       ; WR_n            ;
; HEX2[*]        ; WR_n       ; 4.372 ; 4.372 ; Rise       ; WR_n            ;
;  HEX2[0]       ; WR_n       ; 4.169 ; 4.169 ; Rise       ; WR_n            ;
;  HEX2[1]       ; WR_n       ; 4.178 ; 4.178 ; Rise       ; WR_n            ;
;  HEX2[2]       ; WR_n       ; 4.207 ; 4.207 ; Rise       ; WR_n            ;
;  HEX2[3]       ; WR_n       ; 4.262 ; 4.262 ; Rise       ; WR_n            ;
;  HEX2[4]       ; WR_n       ; 4.360 ; 4.360 ; Rise       ; WR_n            ;
;  HEX2[5]       ; WR_n       ; 4.361 ; 4.361 ; Rise       ; WR_n            ;
;  HEX2[6]       ; WR_n       ; 4.372 ; 4.372 ; Rise       ; WR_n            ;
; HEX3[*]        ; WR_n       ; 4.643 ; 4.643 ; Rise       ; WR_n            ;
;  HEX3[0]       ; WR_n       ; 4.375 ; 4.375 ; Rise       ; WR_n            ;
;  HEX3[1]       ; WR_n       ; 4.504 ; 4.504 ; Rise       ; WR_n            ;
;  HEX3[2]       ; WR_n       ; 4.527 ; 4.527 ; Rise       ; WR_n            ;
;  HEX3[3]       ; WR_n       ; 4.643 ; 4.643 ; Rise       ; WR_n            ;
;  HEX3[4]       ; WR_n       ; 4.513 ; 4.513 ; Rise       ; WR_n            ;
;  HEX3[5]       ; WR_n       ; 4.505 ; 4.505 ; Rise       ; WR_n            ;
;  HEX3[6]       ; WR_n       ; 4.513 ; 4.513 ; Rise       ; WR_n            ;
; LEDR[*]        ; WR_n       ; 6.150 ; 6.150 ; Rise       ; WR_n            ;
;  LEDR[0]       ; WR_n       ; 6.150 ; 6.150 ; Rise       ; WR_n            ;
;  LEDR[1]       ; WR_n       ; 5.983 ; 5.983 ; Rise       ; WR_n            ;
;  LEDR[2]       ; WR_n       ; 5.871 ; 5.871 ; Rise       ; WR_n            ;
;  LEDR[3]       ; WR_n       ; 5.899 ; 5.899 ; Rise       ; WR_n            ;
;  LEDR[4]       ; WR_n       ; 6.089 ; 6.089 ; Rise       ; WR_n            ;
;  LEDR[5]       ; WR_n       ; 5.980 ; 5.980 ; Rise       ; WR_n            ;
;  LEDR[6]       ; WR_n       ; 6.040 ; 6.040 ; Rise       ; WR_n            ;
;  LEDR[7]       ; WR_n       ; 5.806 ; 5.806 ; Rise       ; WR_n            ;
; SRAM_WE_N      ; WR_n       ; 5.527 ; 5.527 ; Rise       ; WR_n            ;
; BUSDIR_n       ; WR_n       ; 4.581 ; 4.581 ; Fall       ; WR_n            ;
; SRAM_WE_N      ; WR_n       ; 5.527 ; 5.527 ; Fall       ; WR_n            ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; SLTSL_n    ; 4.569 ; 4.569 ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 4.861 ; 4.861 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 5.603 ; 5.603 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 6.099 ; 6.099 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 4.918 ; 4.918 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 5.816 ; 5.816 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 5.527 ; 5.527 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 5.235 ; 5.235 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 4.861 ; 4.861 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 5.082 ; 5.082 ; Rise       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 4.072 ; 4.072 ; Rise       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n    ; 4.072 ; 4.072 ; Rise       ; SLTSL_n         ;
; SRAM_ADDR[*]   ; SLTSL_n    ; 5.075 ; 5.075 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[0]  ; SLTSL_n    ; 5.672 ; 5.672 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[1]  ; SLTSL_n    ; 5.360 ; 5.360 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[2]  ; SLTSL_n    ; 5.967 ; 5.967 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[3]  ; SLTSL_n    ; 6.190 ; 6.190 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[4]  ; SLTSL_n    ; 5.971 ; 5.971 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[5]  ; SLTSL_n    ; 5.125 ; 5.125 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[6]  ; SLTSL_n    ; 5.443 ; 5.443 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[7]  ; SLTSL_n    ; 5.108 ; 5.108 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[8]  ; SLTSL_n    ; 5.997 ; 5.997 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[9]  ; SLTSL_n    ; 5.630 ; 5.630 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[10] ; SLTSL_n    ; 5.484 ; 5.484 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[11] ; SLTSL_n    ; 5.075 ; 5.075 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[12] ; SLTSL_n    ; 5.237 ; 5.237 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[13] ; SLTSL_n    ; 5.345 ; 5.345 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[14] ; SLTSL_n    ; 5.648 ; 5.648 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[15] ; SLTSL_n    ; 5.240 ; 5.240 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[16] ; SLTSL_n    ; 5.956 ; 5.956 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[17] ; SLTSL_n    ; 5.956 ; 5.956 ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 4.450 ; 4.450 ; Rise       ; SLTSL_n         ;
; SRAM_LB_N      ; SLTSL_n    ; 5.882 ; 5.882 ; Rise       ; SLTSL_n         ;
; SRAM_UB_N      ; SLTSL_n    ; 5.863 ; 5.863 ; Rise       ; SLTSL_n         ;
; BUSDIR_n       ; SLTSL_n    ; 4.569 ; 4.569 ; Fall       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 4.861 ; 4.861 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 5.603 ; 5.603 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 6.099 ; 6.099 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 4.918 ; 4.918 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 5.816 ; 5.816 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 5.527 ; 5.527 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 5.235 ; 5.235 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 4.861 ; 4.861 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 5.082 ; 5.082 ; Fall       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 4.072 ; 4.072 ; Fall       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n    ; 4.072 ; 4.072 ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 4.450 ; 4.450 ; Fall       ; SLTSL_n         ;
; BUSDIR_n       ; WR_n       ; 4.581 ; 4.581 ; Rise       ; WR_n            ;
; D[*]           ; WR_n       ; 6.211 ; 6.211 ; Rise       ; WR_n            ;
;  D[0]          ; WR_n       ; 7.129 ; 7.129 ; Rise       ; WR_n            ;
;  D[1]          ; WR_n       ; 7.079 ; 7.079 ; Rise       ; WR_n            ;
;  D[2]          ; WR_n       ; 6.316 ; 6.316 ; Rise       ; WR_n            ;
;  D[3]          ; WR_n       ; 6.634 ; 6.634 ; Rise       ; WR_n            ;
;  D[4]          ; WR_n       ; 6.927 ; 6.927 ; Rise       ; WR_n            ;
;  D[5]          ; WR_n       ; 6.583 ; 6.583 ; Rise       ; WR_n            ;
;  D[6]          ; WR_n       ; 6.211 ; 6.211 ; Rise       ; WR_n            ;
;  D[7]          ; WR_n       ; 6.230 ; 6.230 ; Rise       ; WR_n            ;
; HEX2[*]        ; WR_n       ; 3.989 ; 3.989 ; Rise       ; WR_n            ;
;  HEX2[0]       ; WR_n       ; 3.994 ; 3.994 ; Rise       ; WR_n            ;
;  HEX2[1]       ; WR_n       ; 3.989 ; 3.989 ; Rise       ; WR_n            ;
;  HEX2[2]       ; WR_n       ; 4.028 ; 4.028 ; Rise       ; WR_n            ;
;  HEX2[3]       ; WR_n       ; 4.034 ; 4.034 ; Rise       ; WR_n            ;
;  HEX2[4]       ; WR_n       ; 4.217 ; 4.217 ; Rise       ; WR_n            ;
;  HEX2[5]       ; WR_n       ; 4.217 ; 4.217 ; Rise       ; WR_n            ;
;  HEX2[6]       ; WR_n       ; 4.231 ; 4.231 ; Rise       ; WR_n            ;
; HEX3[*]        ; WR_n       ; 4.011 ; 4.011 ; Rise       ; WR_n            ;
;  HEX3[0]       ; WR_n       ; 4.011 ; 4.011 ; Rise       ; WR_n            ;
;  HEX3[1]       ; WR_n       ; 4.137 ; 4.137 ; Rise       ; WR_n            ;
;  HEX3[2]       ; WR_n       ; 4.268 ; 4.268 ; Rise       ; WR_n            ;
;  HEX3[3]       ; WR_n       ; 4.278 ; 4.278 ; Rise       ; WR_n            ;
;  HEX3[4]       ; WR_n       ; 4.186 ; 4.186 ; Rise       ; WR_n            ;
;  HEX3[5]       ; WR_n       ; 4.187 ; 4.187 ; Rise       ; WR_n            ;
;  HEX3[6]       ; WR_n       ; 4.195 ; 4.195 ; Rise       ; WR_n            ;
; LEDR[*]        ; WR_n       ; 5.806 ; 5.806 ; Rise       ; WR_n            ;
;  LEDR[0]       ; WR_n       ; 6.150 ; 6.150 ; Rise       ; WR_n            ;
;  LEDR[1]       ; WR_n       ; 5.983 ; 5.983 ; Rise       ; WR_n            ;
;  LEDR[2]       ; WR_n       ; 5.871 ; 5.871 ; Rise       ; WR_n            ;
;  LEDR[3]       ; WR_n       ; 5.899 ; 5.899 ; Rise       ; WR_n            ;
;  LEDR[4]       ; WR_n       ; 6.089 ; 6.089 ; Rise       ; WR_n            ;
;  LEDR[5]       ; WR_n       ; 5.980 ; 5.980 ; Rise       ; WR_n            ;
;  LEDR[6]       ; WR_n       ; 6.040 ; 6.040 ; Rise       ; WR_n            ;
;  LEDR[7]       ; WR_n       ; 5.806 ; 5.806 ; Rise       ; WR_n            ;
; SRAM_WE_N      ; WR_n       ; 5.527 ; 5.527 ; Rise       ; WR_n            ;
; BUSDIR_n       ; WR_n       ; 4.581 ; 4.581 ; Fall       ; WR_n            ;
; SRAM_WE_N      ; WR_n       ; 5.527 ; 5.527 ; Fall       ; WR_n            ;
+----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; A[0]        ; BUSDIR_n    ; 7.934 ;       ;       ; 7.934 ;
; A[0]        ; D[0]        ; 8.668 ; 8.668 ; 8.668 ; 8.668 ;
; A[0]        ; D[1]        ; 9.156 ; 9.156 ; 9.156 ; 9.156 ;
; A[0]        ; D[2]        ; 8.102 ; 8.102 ; 8.102 ; 8.102 ;
; A[0]        ; D[3]        ; 8.802 ; 8.802 ; 8.802 ; 8.802 ;
; A[0]        ; D[4]        ; 8.913 ; 8.913 ; 8.913 ; 8.913 ;
; A[0]        ; D[5]        ; 8.516 ; 8.516 ; 8.516 ; 8.516 ;
; A[0]        ; D[6]        ; 8.519 ; 8.519 ; 8.519 ; 8.519 ;
; A[0]        ; D[7]        ; 8.489 ; 8.489 ; 8.489 ; 8.489 ;
; A[1]        ; BUSDIR_n    ;       ; 8.048 ; 8.048 ;       ;
; A[1]        ; D[0]        ; 8.781 ; 8.781 ; 8.781 ; 8.781 ;
; A[1]        ; D[1]        ; 9.269 ; 9.269 ; 9.269 ; 9.269 ;
; A[1]        ; D[2]        ; 8.216 ; 8.216 ; 8.216 ; 8.216 ;
; A[1]        ; D[3]        ; 8.915 ; 8.915 ; 8.915 ; 8.915 ;
; A[1]        ; D[4]        ; 9.026 ; 9.026 ; 9.026 ; 9.026 ;
; A[1]        ; D[5]        ; 8.630 ; 8.630 ; 8.630 ; 8.630 ;
; A[1]        ; D[6]        ; 8.633 ; 8.633 ; 8.633 ; 8.633 ;
; A[1]        ; D[7]        ; 8.603 ; 8.603 ; 8.603 ; 8.603 ;
; A[2]        ; BUSDIR_n    ;       ; 8.462 ; 8.462 ;       ;
; A[2]        ; D[0]        ; 9.167 ; 9.167 ; 9.167 ; 9.167 ;
; A[2]        ; D[1]        ; 9.316 ; 9.316 ; 9.316 ; 9.316 ;
; A[2]        ; D[2]        ; 8.630 ; 8.630 ; 8.630 ; 8.630 ;
; A[2]        ; D[3]        ; 8.962 ; 8.962 ; 8.962 ; 8.962 ;
; A[2]        ; D[4]        ; 9.179 ; 9.179 ; 9.179 ; 9.179 ;
; A[2]        ; D[5]        ; 9.044 ; 9.044 ; 9.044 ; 9.044 ;
; A[2]        ; D[6]        ; 9.047 ; 9.047 ; 9.047 ; 9.047 ;
; A[2]        ; D[7]        ; 9.017 ; 9.017 ; 9.017 ; 9.017 ;
; A[3]        ; BUSDIR_n    ; 7.508 ; 7.898 ; 7.898 ; 7.508 ;
; A[3]        ; D[0]        ; 8.718 ; 8.718 ; 8.718 ; 8.718 ;
; A[3]        ; D[1]        ; 8.961 ; 8.961 ; 8.961 ; 8.961 ;
; A[3]        ; D[2]        ; 8.066 ; 8.066 ; 8.066 ; 8.066 ;
; A[3]        ; D[3]        ; 8.646 ; 8.646 ; 8.646 ; 8.646 ;
; A[3]        ; D[4]        ; 8.967 ; 8.967 ; 8.967 ; 8.967 ;
; A[3]        ; D[5]        ; 8.480 ; 8.480 ; 8.480 ; 8.480 ;
; A[3]        ; D[6]        ; 8.483 ; 8.483 ; 8.483 ; 8.483 ;
; A[3]        ; D[7]        ; 8.453 ; 8.453 ; 8.453 ; 8.453 ;
; A[4]        ; BUSDIR_n    ;       ; 8.294 ; 8.294 ;       ;
; A[4]        ; D[0]        ; 8.999 ; 8.999 ; 8.999 ; 8.999 ;
; A[4]        ; D[1]        ; 9.148 ; 9.148 ; 9.148 ; 9.148 ;
; A[4]        ; D[2]        ; 8.462 ; 8.462 ; 8.462 ; 8.462 ;
; A[4]        ; D[3]        ; 8.794 ; 8.794 ; 8.794 ; 8.794 ;
; A[4]        ; D[4]        ; 9.011 ; 9.011 ; 9.011 ; 9.011 ;
; A[4]        ; D[5]        ; 8.876 ; 8.876 ; 8.876 ; 8.876 ;
; A[4]        ; D[6]        ; 8.879 ; 8.879 ; 8.879 ; 8.879 ;
; A[4]        ; D[7]        ; 8.849 ; 8.849 ; 8.849 ; 8.849 ;
; A[5]        ; BUSDIR_n    ; 7.772 ; 7.886 ; 7.886 ; 7.772 ;
; A[5]        ; D[0]        ; 8.647 ; 8.647 ; 8.647 ; 8.647 ;
; A[5]        ; D[1]        ; 8.997 ; 8.997 ; 8.997 ; 8.997 ;
; A[5]        ; D[2]        ; 8.054 ; 8.054 ; 8.054 ; 8.054 ;
; A[5]        ; D[3]        ; 8.643 ; 8.643 ; 8.643 ; 8.643 ;
; A[5]        ; D[4]        ; 8.896 ; 8.896 ; 8.896 ; 8.896 ;
; A[5]        ; D[5]        ; 8.468 ; 8.468 ; 8.468 ; 8.468 ;
; A[5]        ; D[6]        ; 8.471 ; 8.471 ; 8.471 ; 8.471 ;
; A[5]        ; D[7]        ; 8.441 ; 8.441 ; 8.441 ; 8.441 ;
; A[6]        ; BUSDIR_n    ;       ; 8.576 ; 8.576 ;       ;
; A[6]        ; D[0]        ; 9.281 ; 9.281 ; 9.281 ; 9.281 ;
; A[6]        ; D[1]        ; 9.430 ; 9.430 ; 9.430 ; 9.430 ;
; A[6]        ; D[2]        ; 8.744 ; 8.744 ; 8.744 ; 8.744 ;
; A[6]        ; D[3]        ; 9.076 ; 9.076 ; 9.076 ; 9.076 ;
; A[6]        ; D[4]        ; 9.293 ; 9.293 ; 9.293 ; 9.293 ;
; A[6]        ; D[5]        ; 9.158 ; 9.158 ; 9.158 ; 9.158 ;
; A[6]        ; D[6]        ; 9.161 ; 9.161 ; 9.161 ; 9.161 ;
; A[6]        ; D[7]        ; 9.131 ; 9.131 ; 9.131 ; 9.131 ;
; A[7]        ; BUSDIR_n    ; 8.103 ; 8.182 ; 8.182 ; 8.103 ;
; A[7]        ; D[0]        ; 8.956 ; 8.956 ; 8.956 ; 8.956 ;
; A[7]        ; D[1]        ; 9.349 ; 9.349 ; 9.349 ; 9.349 ;
; A[7]        ; D[2]        ; 8.350 ; 8.350 ; 8.350 ; 8.350 ;
; A[7]        ; D[3]        ; 8.995 ; 8.995 ; 8.995 ; 8.995 ;
; A[7]        ; D[4]        ; 9.205 ; 9.205 ; 9.205 ; 9.205 ;
; A[7]        ; D[5]        ; 8.764 ; 8.764 ; 8.764 ; 8.764 ;
; A[7]        ; D[6]        ; 8.767 ; 8.767 ; 8.767 ; 8.767 ;
; A[7]        ; D[7]        ; 8.737 ; 8.737 ; 8.737 ; 8.737 ;
; D[0]        ; SRAM_DQ[0]  ; 5.757 ;       ;       ; 5.757 ;
; D[0]        ; SRAM_DQ[8]  ; 5.736 ;       ;       ; 5.736 ;
; D[1]        ; SRAM_DQ[1]  ; 5.914 ;       ;       ; 5.914 ;
; D[1]        ; SRAM_DQ[9]  ; 5.872 ;       ;       ; 5.872 ;
; D[2]        ; SRAM_DQ[2]  ; 5.946 ;       ;       ; 5.946 ;
; D[2]        ; SRAM_DQ[10] ; 5.917 ;       ;       ; 5.917 ;
; D[3]        ; SRAM_DQ[3]  ; 5.895 ;       ;       ; 5.895 ;
; D[3]        ; SRAM_DQ[11] ; 5.853 ;       ;       ; 5.853 ;
; D[4]        ; SRAM_DQ[4]  ; 5.683 ;       ;       ; 5.683 ;
; D[4]        ; SRAM_DQ[12] ; 5.626 ;       ;       ; 5.626 ;
; D[5]        ; SRAM_DQ[5]  ; 5.689 ;       ;       ; 5.689 ;
; D[5]        ; SRAM_DQ[13] ; 5.577 ;       ;       ; 5.577 ;
; D[6]        ; SRAM_DQ[6]  ; 5.572 ;       ;       ; 5.572 ;
; D[6]        ; SRAM_DQ[14] ; 5.607 ;       ;       ; 5.607 ;
; D[7]        ; SRAM_DQ[7]  ; 5.648 ;       ;       ; 5.648 ;
; D[7]        ; SRAM_DQ[15] ; 5.652 ;       ;       ; 5.652 ;
; IORQ_n      ; BUSDIR_n    ; 6.911 ;       ;       ; 6.911 ;
; IORQ_n      ; D[0]        ; 8.977 ; 8.977 ; 8.977 ; 8.977 ;
; IORQ_n      ; D[1]        ; 9.337 ; 9.337 ; 9.337 ; 9.337 ;
; IORQ_n      ; D[2]        ; 8.313 ; 8.313 ; 8.313 ; 8.313 ;
; IORQ_n      ; D[3]        ; 8.983 ; 8.983 ; 8.983 ; 8.983 ;
; IORQ_n      ; D[4]        ; 9.226 ; 9.226 ; 9.226 ; 9.226 ;
; IORQ_n      ; D[5]        ; 7.425 ; 7.425 ; 7.425 ; 7.425 ;
; IORQ_n      ; D[6]        ; 7.428 ; 7.428 ; 7.428 ; 7.428 ;
; IORQ_n      ; D[7]        ; 7.398 ; 7.398 ; 7.398 ; 7.398 ;
; M1_n        ; D[0]        ; 8.511 ; 8.511 ; 8.511 ; 8.511 ;
; M1_n        ; D[1]        ; 8.607 ; 8.607 ; 8.607 ; 8.607 ;
; M1_n        ; D[2]        ; 7.700 ; 7.700 ; 7.700 ; 7.700 ;
; M1_n        ; D[3]        ; 8.222 ; 8.222 ; 8.222 ; 8.222 ;
; M1_n        ; D[4]        ; 8.315 ; 8.315 ; 8.315 ; 8.315 ;
; M1_n        ; D[5]        ; 7.981 ; 7.981 ; 7.981 ; 7.981 ;
; M1_n        ; D[6]        ; 7.720 ; 7.720 ; 7.720 ; 7.720 ;
; M1_n        ; D[7]        ; 7.690 ; 7.690 ; 7.690 ; 7.690 ;
; MREQ_n      ; D[0]        ; 8.454 ; 8.454 ; 8.454 ; 8.454 ;
; MREQ_n      ; D[1]        ; 8.550 ; 8.550 ; 8.550 ; 8.550 ;
; MREQ_n      ; D[2]        ; 7.643 ; 7.643 ; 7.643 ; 7.643 ;
; MREQ_n      ; D[3]        ; 8.165 ; 8.165 ; 8.165 ; 8.165 ;
; MREQ_n      ; D[4]        ; 8.258 ; 8.258 ; 8.258 ; 8.258 ;
; MREQ_n      ; D[5]        ; 7.924 ; 7.924 ; 7.924 ; 7.924 ;
; MREQ_n      ; D[6]        ; 7.663 ; 7.663 ; 7.663 ; 7.663 ;
; MREQ_n      ; D[7]        ; 7.633 ; 7.633 ; 7.633 ; 7.633 ;
; RD_n        ; BUSDIR_n    ; 7.103 ;       ;       ; 7.103 ;
; RD_n        ; D[0]        ; 9.169 ; 9.169 ; 9.169 ; 9.169 ;
; RD_n        ; D[1]        ; 9.529 ; 9.529 ; 9.529 ; 9.529 ;
; RD_n        ; D[2]        ; 8.505 ; 8.505 ; 8.505 ; 8.505 ;
; RD_n        ; D[3]        ; 9.175 ; 9.175 ; 9.175 ; 9.175 ;
; RD_n        ; D[4]        ; 9.418 ; 9.418 ; 9.418 ; 9.418 ;
; RD_n        ; D[5]        ; 8.101 ; 8.101 ; 8.101 ; 8.101 ;
; RD_n        ; D[6]        ; 7.840 ; 7.840 ; 7.840 ; 7.840 ;
; RD_n        ; D[7]        ; 7.810 ; 7.810 ; 7.810 ; 7.810 ;
; SRAM_DQ[0]  ; D[0]        ; 6.819 ;       ;       ; 6.819 ;
; SRAM_DQ[1]  ; D[1]        ; 7.179 ;       ;       ; 7.179 ;
; SRAM_DQ[2]  ; D[2]        ; 6.235 ;       ;       ; 6.235 ;
; SRAM_DQ[3]  ; D[3]        ; 6.852 ;       ;       ; 6.852 ;
; SRAM_DQ[4]  ; D[4]        ; 6.633 ;       ;       ; 6.633 ;
; SRAM_DQ[5]  ; D[5]        ; 6.250 ;       ;       ; 6.250 ;
; SRAM_DQ[6]  ; D[6]        ; 5.763 ;       ;       ; 5.763 ;
; SRAM_DQ[7]  ; D[7]        ; 6.025 ;       ;       ; 6.025 ;
; SRAM_DQ[8]  ; D[0]        ; 6.834 ;       ;       ; 6.834 ;
; SRAM_DQ[9]  ; D[1]        ; 7.435 ; 7.435 ; 7.435 ; 7.435 ;
; SRAM_DQ[10] ; D[2]        ; 6.178 ;       ;       ; 6.178 ;
; SRAM_DQ[11] ; D[3]        ; 7.054 ; 7.054 ; 7.054 ; 7.054 ;
; SRAM_DQ[12] ; D[4]        ; 6.808 ;       ;       ; 6.808 ;
; SRAM_DQ[13] ; D[5]        ; 6.794 ;       ;       ; 6.794 ;
; SRAM_DQ[14] ; D[6]        ; 6.284 ;       ;       ; 6.284 ;
; SRAM_DQ[15] ; D[7]        ; 6.377 ;       ;       ; 6.377 ;
; SW[9]       ; BUSDIR_n    ;       ; 4.443 ; 4.443 ;       ;
; SW[9]       ; D[0]        ; 6.305 ; 6.305 ; 6.305 ; 6.305 ;
; SW[9]       ; D[1]        ; 6.401 ; 6.401 ; 6.401 ; 6.401 ;
; SW[9]       ; D[2]        ; 5.494 ; 5.494 ; 5.494 ; 5.494 ;
; SW[9]       ; D[3]        ; 6.016 ; 6.016 ; 6.016 ; 6.016 ;
; SW[9]       ; D[4]        ; 6.109 ; 6.109 ; 6.109 ; 6.109 ;
; SW[9]       ; D[5]        ; 5.775 ; 5.775 ; 5.775 ; 5.775 ;
; SW[9]       ; D[6]        ; 5.514 ; 5.514 ; 5.514 ; 5.514 ;
; SW[9]       ; D[7]        ; 5.484 ; 5.484 ; 5.484 ; 5.484 ;
; SW[9]       ; LEDR[9]     ; 3.946 ;       ;       ; 3.946 ;
; SW[9]       ; SRAM_CE_N   ;       ; 4.324 ; 4.324 ;       ;
; SW[9]       ; SRAM_DQ[0]  ; 4.056 ; 4.056 ; 4.056 ; 4.056 ;
; SW[9]       ; SRAM_DQ[1]  ; 4.066 ; 4.066 ; 4.066 ; 4.066 ;
; SW[9]       ; SRAM_DQ[2]  ; 3.956 ; 3.956 ; 3.956 ; 3.956 ;
; SW[9]       ; SRAM_DQ[3]  ; 3.966 ; 3.966 ; 3.966 ; 3.966 ;
; SW[9]       ; SRAM_DQ[4]  ; 3.864 ; 3.864 ; 3.864 ; 3.864 ;
; SW[9]       ; SRAM_DQ[5]  ; 3.864 ; 3.864 ; 3.864 ; 3.864 ;
; SW[9]       ; SRAM_DQ[6]  ; 3.708 ; 3.708 ; 3.708 ; 3.708 ;
; SW[9]       ; SRAM_DQ[7]  ; 3.839 ; 3.839 ; 3.839 ; 3.839 ;
; SW[9]       ; SRAM_DQ[8]  ; 3.878 ; 3.878 ; 3.878 ; 3.878 ;
; SW[9]       ; SRAM_DQ[9]  ; 3.878 ; 3.878 ; 3.878 ; 3.878 ;
; SW[9]       ; SRAM_DQ[10] ; 3.866 ; 3.866 ; 3.866 ; 3.866 ;
; SW[9]       ; SRAM_DQ[11] ; 3.868 ; 3.868 ; 3.868 ; 3.868 ;
; SW[9]       ; SRAM_DQ[12] ; 3.812 ; 3.812 ; 3.812 ; 3.812 ;
; SW[9]       ; SRAM_DQ[13] ; 3.876 ; 3.876 ; 3.876 ; 3.876 ;
; SW[9]       ; SRAM_DQ[14] ; 4.023 ; 4.023 ; 4.023 ; 4.023 ;
; SW[9]       ; SRAM_DQ[15] ; 4.021 ; 4.021 ; 4.021 ; 4.021 ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; A[0]        ; BUSDIR_n    ; 7.506 ;       ;       ; 7.506 ;
; A[0]        ; D[0]        ; 7.912 ; 7.912 ; 7.912 ; 7.912 ;
; A[0]        ; D[1]        ; 7.914 ; 7.914 ; 7.914 ; 7.914 ;
; A[0]        ; D[2]        ; 7.512 ; 7.512 ; 7.512 ; 7.512 ;
; A[0]        ; D[3]        ; 7.825 ; 7.825 ; 7.825 ; 7.825 ;
; A[0]        ; D[4]        ; 8.127 ; 8.127 ; 8.127 ; 8.127 ;
; A[0]        ; D[5]        ; 8.516 ; 8.516 ; 8.516 ; 8.516 ;
; A[0]        ; D[6]        ; 8.519 ; 8.519 ; 8.519 ; 8.519 ;
; A[0]        ; D[7]        ; 8.489 ; 8.489 ; 8.489 ; 8.489 ;
; A[1]        ; BUSDIR_n    ;       ; 7.620 ; 7.620 ;       ;
; A[1]        ; D[0]        ; 8.184 ; 8.184 ; 8.184 ; 8.184 ;
; A[1]        ; D[1]        ; 8.028 ; 8.028 ; 8.028 ; 8.028 ;
; A[1]        ; D[2]        ; 7.646 ; 7.646 ; 7.646 ; 7.646 ;
; A[1]        ; D[3]        ; 7.959 ; 7.959 ; 7.959 ; 7.959 ;
; A[1]        ; D[4]        ; 8.261 ; 8.261 ; 8.261 ; 8.261 ;
; A[1]        ; D[5]        ; 8.630 ; 8.630 ; 8.630 ; 8.630 ;
; A[1]        ; D[6]        ; 8.633 ; 8.633 ; 8.633 ; 8.633 ;
; A[1]        ; D[7]        ; 8.603 ; 8.603 ; 8.603 ; 8.603 ;
; A[2]        ; BUSDIR_n    ;       ; 7.722 ; 7.722 ;       ;
; A[2]        ; D[0]        ; 8.286 ; 8.286 ; 8.286 ; 8.286 ;
; A[2]        ; D[1]        ; 8.130 ; 8.130 ; 8.130 ; 8.130 ;
; A[2]        ; D[2]        ; 8.237 ; 8.237 ; 8.237 ; 8.237 ;
; A[2]        ; D[3]        ; 8.421 ; 8.421 ; 8.421 ; 8.421 ;
; A[2]        ; D[4]        ; 8.421 ; 8.421 ; 8.421 ; 8.421 ;
; A[2]        ; D[5]        ; 8.732 ; 8.732 ; 8.732 ; 8.732 ;
; A[2]        ; D[6]        ; 8.443 ; 8.735 ; 8.735 ; 8.443 ;
; A[2]        ; D[7]        ; 8.463 ; 8.705 ; 8.705 ; 8.463 ;
; A[3]        ; BUSDIR_n    ; 7.080 ; 7.470 ; 7.470 ; 7.080 ;
; A[3]        ; D[0]        ; 7.644 ; 7.644 ; 7.644 ; 7.644 ;
; A[3]        ; D[1]        ; 7.488 ; 7.488 ; 7.488 ; 7.488 ;
; A[3]        ; D[2]        ; 7.618 ; 7.618 ; 7.618 ; 7.618 ;
; A[3]        ; D[3]        ; 7.779 ; 7.779 ; 7.779 ; 7.779 ;
; A[3]        ; D[4]        ; 7.779 ; 7.779 ; 7.779 ; 7.779 ;
; A[3]        ; D[5]        ; 8.090 ; 8.090 ; 8.090 ; 8.090 ;
; A[3]        ; D[6]        ; 7.879 ; 8.093 ; 8.093 ; 7.879 ;
; A[3]        ; D[7]        ; 7.899 ; 8.063 ; 8.063 ; 7.899 ;
; A[4]        ; BUSDIR_n    ;       ; 7.554 ; 7.554 ;       ;
; A[4]        ; D[0]        ; 8.118 ; 8.118 ; 8.118 ; 8.118 ;
; A[4]        ; D[1]        ; 7.962 ; 7.962 ; 7.962 ; 7.962 ;
; A[4]        ; D[2]        ; 8.069 ; 8.069 ; 8.069 ; 8.069 ;
; A[4]        ; D[3]        ; 8.253 ; 8.253 ; 8.253 ; 8.253 ;
; A[4]        ; D[4]        ; 8.253 ; 8.253 ; 8.253 ; 8.253 ;
; A[4]        ; D[5]        ; 8.564 ; 8.564 ; 8.564 ; 8.564 ;
; A[4]        ; D[6]        ; 8.275 ; 8.567 ; 8.567 ; 8.275 ;
; A[4]        ; D[7]        ; 8.295 ; 8.537 ; 8.537 ; 8.295 ;
; A[5]        ; BUSDIR_n    ; 7.344 ; 7.458 ; 7.458 ; 7.344 ;
; A[5]        ; D[0]        ; 7.908 ; 7.908 ; 7.908 ; 7.908 ;
; A[5]        ; D[1]        ; 7.752 ; 7.752 ; 7.752 ; 7.752 ;
; A[5]        ; D[2]        ; 7.780 ; 7.780 ; 7.780 ; 7.780 ;
; A[5]        ; D[3]        ; 8.043 ; 8.043 ; 8.043 ; 8.043 ;
; A[5]        ; D[4]        ; 8.043 ; 8.043 ; 8.043 ; 8.043 ;
; A[5]        ; D[5]        ; 8.240 ; 8.354 ; 8.354 ; 8.240 ;
; A[5]        ; D[6]        ; 7.867 ; 8.357 ; 8.357 ; 7.867 ;
; A[5]        ; D[7]        ; 7.887 ; 8.327 ; 8.327 ; 7.887 ;
; A[6]        ; BUSDIR_n    ;       ; 7.836 ; 7.836 ;       ;
; A[6]        ; D[0]        ; 8.400 ; 8.400 ; 8.400 ; 8.400 ;
; A[6]        ; D[1]        ; 8.244 ; 8.244 ; 8.244 ; 8.244 ;
; A[6]        ; D[2]        ; 8.351 ; 8.351 ; 8.351 ; 8.351 ;
; A[6]        ; D[3]        ; 8.535 ; 8.535 ; 8.535 ; 8.535 ;
; A[6]        ; D[4]        ; 8.535 ; 8.535 ; 8.535 ; 8.535 ;
; A[6]        ; D[5]        ; 8.846 ; 8.846 ; 8.846 ; 8.846 ;
; A[6]        ; D[6]        ; 8.557 ; 8.849 ; 8.849 ; 8.557 ;
; A[6]        ; D[7]        ; 8.577 ; 8.819 ; 8.819 ; 8.577 ;
; A[7]        ; BUSDIR_n    ; 7.675 ; 7.754 ; 7.754 ; 7.675 ;
; A[7]        ; D[0]        ; 8.239 ; 8.239 ; 8.239 ; 8.239 ;
; A[7]        ; D[1]        ; 8.083 ; 8.083 ; 8.083 ; 8.083 ;
; A[7]        ; D[2]        ; 8.076 ; 8.076 ; 8.076 ; 8.076 ;
; A[7]        ; D[3]        ; 8.374 ; 8.374 ; 8.374 ; 8.374 ;
; A[7]        ; D[4]        ; 8.374 ; 8.374 ; 8.374 ; 8.374 ;
; A[7]        ; D[5]        ; 8.536 ; 8.685 ; 8.685 ; 8.536 ;
; A[7]        ; D[6]        ; 8.163 ; 8.688 ; 8.688 ; 8.163 ;
; A[7]        ; D[7]        ; 8.183 ; 8.658 ; 8.658 ; 8.183 ;
; D[0]        ; SRAM_DQ[0]  ; 5.757 ;       ;       ; 5.757 ;
; D[0]        ; SRAM_DQ[8]  ; 5.736 ;       ;       ; 5.736 ;
; D[1]        ; SRAM_DQ[1]  ; 5.914 ;       ;       ; 5.914 ;
; D[1]        ; SRAM_DQ[9]  ; 5.872 ;       ;       ; 5.872 ;
; D[2]        ; SRAM_DQ[2]  ; 5.946 ;       ;       ; 5.946 ;
; D[2]        ; SRAM_DQ[10] ; 5.917 ;       ;       ; 5.917 ;
; D[3]        ; SRAM_DQ[3]  ; 5.895 ;       ;       ; 5.895 ;
; D[3]        ; SRAM_DQ[11] ; 5.853 ;       ;       ; 5.853 ;
; D[4]        ; SRAM_DQ[4]  ; 5.683 ;       ;       ; 5.683 ;
; D[4]        ; SRAM_DQ[12] ; 5.626 ;       ;       ; 5.626 ;
; D[5]        ; SRAM_DQ[5]  ; 5.689 ;       ;       ; 5.689 ;
; D[5]        ; SRAM_DQ[13] ; 5.577 ;       ;       ; 5.577 ;
; D[6]        ; SRAM_DQ[6]  ; 5.572 ;       ;       ; 5.572 ;
; D[6]        ; SRAM_DQ[14] ; 5.607 ;       ;       ; 5.607 ;
; D[7]        ; SRAM_DQ[7]  ; 5.648 ;       ;       ; 5.648 ;
; D[7]        ; SRAM_DQ[15] ; 5.652 ;       ;       ; 5.652 ;
; IORQ_n      ; BUSDIR_n    ; 6.838 ;       ;       ; 6.838 ;
; IORQ_n      ; D[0]        ; 6.979 ; 6.979 ; 6.979 ; 6.979 ;
; IORQ_n      ; D[1]        ; 6.823 ; 6.823 ; 6.823 ; 6.823 ;
; IORQ_n      ; D[2]        ; 7.011 ; 7.011 ; 7.011 ; 7.011 ;
; IORQ_n      ; D[3]        ; 7.114 ; 7.114 ; 7.114 ; 7.114 ;
; IORQ_n      ; D[4]        ; 7.114 ; 7.114 ; 7.114 ; 7.114 ;
; IORQ_n      ; D[5]        ; 7.425 ; 7.395 ; 7.395 ; 7.425 ;
; IORQ_n      ; D[6]        ; 7.428 ; 7.022 ; 7.022 ; 7.428 ;
; IORQ_n      ; D[7]        ; 7.398 ; 7.042 ; 7.042 ; 7.398 ;
; M1_n        ; D[0]        ; 7.271 ; 7.271 ; 7.271 ; 7.271 ;
; M1_n        ; D[1]        ; 7.115 ; 7.115 ; 7.115 ; 7.115 ;
; M1_n        ; D[2]        ; 6.998 ; 6.998 ; 6.998 ; 6.998 ;
; M1_n        ; D[3]        ; 7.406 ; 7.406 ; 7.406 ; 7.406 ;
; M1_n        ; D[4]        ; 7.406 ; 7.406 ; 7.406 ; 7.406 ;
; M1_n        ; D[5]        ; 7.315 ; 7.315 ; 7.315 ; 7.315 ;
; M1_n        ; D[6]        ; 6.941 ; 6.941 ; 6.941 ; 6.941 ;
; M1_n        ; D[7]        ; 7.162 ; 7.162 ; 7.162 ; 7.162 ;
; MREQ_n      ; D[0]        ; 7.214 ; 7.214 ; 7.214 ; 7.214 ;
; MREQ_n      ; D[1]        ; 7.058 ; 7.058 ; 7.058 ; 7.058 ;
; MREQ_n      ; D[2]        ; 6.941 ; 6.941 ; 6.941 ; 6.941 ;
; MREQ_n      ; D[3]        ; 7.349 ; 7.349 ; 7.349 ; 7.349 ;
; MREQ_n      ; D[4]        ; 7.349 ; 7.349 ; 7.349 ; 7.349 ;
; MREQ_n      ; D[5]        ; 7.258 ; 7.258 ; 7.258 ; 7.258 ;
; MREQ_n      ; D[6]        ; 6.884 ; 6.884 ; 6.884 ; 6.884 ;
; MREQ_n      ; D[7]        ; 7.105 ; 7.105 ; 7.105 ; 7.105 ;
; RD_n        ; BUSDIR_n    ; 7.103 ;       ;       ; 7.103 ;
; RD_n        ; D[0]        ; 7.159 ; 7.159 ; 7.159 ; 7.159 ;
; RD_n        ; D[1]        ; 7.003 ; 7.003 ; 7.003 ; 7.003 ;
; RD_n        ; D[2]        ; 7.118 ; 7.118 ; 7.118 ; 7.118 ;
; RD_n        ; D[3]        ; 7.294 ; 7.294 ; 7.294 ; 7.294 ;
; RD_n        ; D[4]        ; 7.294 ; 7.294 ; 7.294 ; 7.294 ;
; RD_n        ; D[5]        ; 7.435 ; 7.435 ; 7.435 ; 7.435 ;
; RD_n        ; D[6]        ; 7.061 ; 7.061 ; 7.061 ; 7.061 ;
; RD_n        ; D[7]        ; 7.282 ; 7.282 ; 7.282 ; 7.282 ;
; SRAM_DQ[0]  ; D[0]        ; 6.819 ;       ;       ; 6.819 ;
; SRAM_DQ[1]  ; D[1]        ; 7.179 ;       ;       ; 7.179 ;
; SRAM_DQ[2]  ; D[2]        ; 6.235 ;       ;       ; 6.235 ;
; SRAM_DQ[3]  ; D[3]        ; 6.852 ;       ;       ; 6.852 ;
; SRAM_DQ[4]  ; D[4]        ; 6.633 ;       ;       ; 6.633 ;
; SRAM_DQ[5]  ; D[5]        ; 6.250 ;       ;       ; 6.250 ;
; SRAM_DQ[6]  ; D[6]        ; 5.763 ;       ;       ; 5.763 ;
; SRAM_DQ[7]  ; D[7]        ; 6.025 ;       ;       ; 6.025 ;
; SRAM_DQ[8]  ; D[0]        ; 6.834 ;       ;       ; 6.834 ;
; SRAM_DQ[9]  ; D[1]        ; 7.435 ; 7.435 ; 7.435 ; 7.435 ;
; SRAM_DQ[10] ; D[2]        ; 6.178 ;       ;       ; 6.178 ;
; SRAM_DQ[11] ; D[3]        ; 7.054 ; 7.054 ; 7.054 ; 7.054 ;
; SRAM_DQ[12] ; D[4]        ; 6.808 ;       ;       ; 6.808 ;
; SRAM_DQ[13] ; D[5]        ; 6.794 ;       ;       ; 6.794 ;
; SRAM_DQ[14] ; D[6]        ; 6.284 ;       ;       ; 6.284 ;
; SRAM_DQ[15] ; D[7]        ; 6.377 ;       ;       ; 6.377 ;
; SW[9]       ; BUSDIR_n    ;       ; 4.443 ; 4.443 ;       ;
; SW[9]       ; D[0]        ; 5.065 ; 5.065 ; 5.065 ; 5.065 ;
; SW[9]       ; D[1]        ; 4.909 ; 4.909 ; 4.909 ; 4.909 ;
; SW[9]       ; D[2]        ; 4.792 ; 4.792 ; 4.792 ; 4.792 ;
; SW[9]       ; D[3]        ; 5.200 ; 5.200 ; 5.200 ; 5.200 ;
; SW[9]       ; D[4]        ; 5.200 ; 5.200 ; 5.200 ; 5.200 ;
; SW[9]       ; D[5]        ; 5.109 ; 5.109 ; 5.109 ; 5.109 ;
; SW[9]       ; D[6]        ; 4.735 ; 4.735 ; 4.735 ; 4.735 ;
; SW[9]       ; D[7]        ; 4.956 ; 4.956 ; 4.956 ; 4.956 ;
; SW[9]       ; LEDR[9]     ; 3.946 ;       ;       ; 3.946 ;
; SW[9]       ; SRAM_CE_N   ;       ; 4.324 ; 4.324 ;       ;
; SW[9]       ; SRAM_DQ[0]  ; 4.056 ; 4.056 ; 4.056 ; 4.056 ;
; SW[9]       ; SRAM_DQ[1]  ; 4.066 ; 4.066 ; 4.066 ; 4.066 ;
; SW[9]       ; SRAM_DQ[2]  ; 3.956 ; 3.956 ; 3.956 ; 3.956 ;
; SW[9]       ; SRAM_DQ[3]  ; 3.966 ; 3.966 ; 3.966 ; 3.966 ;
; SW[9]       ; SRAM_DQ[4]  ; 3.864 ; 3.864 ; 3.864 ; 3.864 ;
; SW[9]       ; SRAM_DQ[5]  ; 3.864 ; 3.864 ; 3.864 ; 3.864 ;
; SW[9]       ; SRAM_DQ[6]  ; 3.708 ; 3.708 ; 3.708 ; 3.708 ;
; SW[9]       ; SRAM_DQ[7]  ; 3.839 ; 3.839 ; 3.839 ; 3.839 ;
; SW[9]       ; SRAM_DQ[8]  ; 3.878 ; 3.878 ; 3.878 ; 3.878 ;
; SW[9]       ; SRAM_DQ[9]  ; 3.878 ; 3.878 ; 3.878 ; 3.878 ;
; SW[9]       ; SRAM_DQ[10] ; 3.866 ; 3.866 ; 3.866 ; 3.866 ;
; SW[9]       ; SRAM_DQ[11] ; 3.868 ; 3.868 ; 3.868 ; 3.868 ;
; SW[9]       ; SRAM_DQ[12] ; 3.812 ; 3.812 ; 3.812 ; 3.812 ;
; SW[9]       ; SRAM_DQ[13] ; 3.876 ; 3.876 ; 3.876 ; 3.876 ;
; SW[9]       ; SRAM_DQ[14] ; 4.023 ; 4.023 ; 4.023 ; 4.023 ;
; SW[9]       ; SRAM_DQ[15] ; 4.021 ; 4.021 ; 4.021 ; 4.021 ;
+-------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; D[*]         ; SLTSL_n    ; 5.035 ;      ; Rise       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 5.191 ;      ; Rise       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 5.035 ;      ; Rise       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 5.223 ;      ; Rise       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 5.326 ;      ; Rise       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 5.326 ;      ; Rise       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 5.637 ;      ; Rise       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 5.640 ;      ; Rise       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 5.610 ;      ; Rise       ; SLTSL_n         ;
; SRAM_DQ[*]   ; SLTSL_n    ; 6.442 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[0]  ; SLTSL_n    ; 6.790 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[1]  ; SLTSL_n    ; 6.800 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[2]  ; SLTSL_n    ; 6.690 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[3]  ; SLTSL_n    ; 6.700 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[4]  ; SLTSL_n    ; 6.598 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[5]  ; SLTSL_n    ; 6.598 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[6]  ; SLTSL_n    ; 6.442 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[7]  ; SLTSL_n    ; 6.573 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[8]  ; SLTSL_n    ; 6.610 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[9]  ; SLTSL_n    ; 6.610 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[10] ; SLTSL_n    ; 6.598 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[11] ; SLTSL_n    ; 6.600 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[12] ; SLTSL_n    ; 6.544 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[13] ; SLTSL_n    ; 6.608 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[14] ; SLTSL_n    ; 6.755 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[15] ; SLTSL_n    ; 6.753 ;      ; Rise       ; SLTSL_n         ;
; D[*]         ; SLTSL_n    ; 5.035 ;      ; Fall       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 5.191 ;      ; Fall       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 5.035 ;      ; Fall       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 5.223 ;      ; Fall       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 5.326 ;      ; Fall       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 5.326 ;      ; Fall       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 5.637 ;      ; Fall       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 5.640 ;      ; Fall       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 5.610 ;      ; Fall       ; SLTSL_n         ;
; SRAM_DQ[*]   ; SLTSL_n    ; 6.442 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[0]  ; SLTSL_n    ; 6.790 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[1]  ; SLTSL_n    ; 6.800 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[2]  ; SLTSL_n    ; 6.690 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[3]  ; SLTSL_n    ; 6.700 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[4]  ; SLTSL_n    ; 6.598 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[5]  ; SLTSL_n    ; 6.598 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[6]  ; SLTSL_n    ; 6.442 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[7]  ; SLTSL_n    ; 6.573 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[8]  ; SLTSL_n    ; 6.610 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[9]  ; SLTSL_n    ; 6.610 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[10] ; SLTSL_n    ; 6.598 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[11] ; SLTSL_n    ; 6.600 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[12] ; SLTSL_n    ; 6.544 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[13] ; SLTSL_n    ; 6.608 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[14] ; SLTSL_n    ; 6.755 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[15] ; SLTSL_n    ; 6.753 ;      ; Fall       ; SLTSL_n         ;
; SRAM_DQ[*]   ; WR_n       ; 6.513 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[0]  ; WR_n       ; 6.861 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[1]  ; WR_n       ; 6.871 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[2]  ; WR_n       ; 6.761 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[3]  ; WR_n       ; 6.771 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[4]  ; WR_n       ; 6.669 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[5]  ; WR_n       ; 6.669 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[6]  ; WR_n       ; 6.513 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[7]  ; WR_n       ; 6.644 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[8]  ; WR_n       ; 6.678 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[9]  ; WR_n       ; 6.678 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[10] ; WR_n       ; 6.666 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[11] ; WR_n       ; 6.668 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[12] ; WR_n       ; 6.612 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[13] ; WR_n       ; 6.676 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[14] ; WR_n       ; 6.823 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[15] ; WR_n       ; 6.821 ;      ; Rise       ; WR_n            ;
; SRAM_DQ[*]   ; WR_n       ; 6.513 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[0]  ; WR_n       ; 6.861 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[1]  ; WR_n       ; 6.871 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[2]  ; WR_n       ; 6.761 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[3]  ; WR_n       ; 6.771 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[4]  ; WR_n       ; 6.669 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[5]  ; WR_n       ; 6.669 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[6]  ; WR_n       ; 6.513 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[7]  ; WR_n       ; 6.644 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[8]  ; WR_n       ; 6.678 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[9]  ; WR_n       ; 6.678 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[10] ; WR_n       ; 6.666 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[11] ; WR_n       ; 6.668 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[12] ; WR_n       ; 6.612 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[13] ; WR_n       ; 6.676 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[14] ; WR_n       ; 6.823 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[15] ; WR_n       ; 6.821 ;      ; Fall       ; WR_n            ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; D[*]         ; SLTSL_n    ; 5.035 ;      ; Rise       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 5.191 ;      ; Rise       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 5.035 ;      ; Rise       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 5.223 ;      ; Rise       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 5.326 ;      ; Rise       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 5.326 ;      ; Rise       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 5.637 ;      ; Rise       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 5.640 ;      ; Rise       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 5.610 ;      ; Rise       ; SLTSL_n         ;
; SRAM_DQ[*]   ; SLTSL_n    ; 5.849 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[0]  ; SLTSL_n    ; 6.197 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[1]  ; SLTSL_n    ; 6.207 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[2]  ; SLTSL_n    ; 6.097 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[3]  ; SLTSL_n    ; 6.107 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[4]  ; SLTSL_n    ; 6.005 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[5]  ; SLTSL_n    ; 6.005 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[6]  ; SLTSL_n    ; 5.849 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[7]  ; SLTSL_n    ; 5.980 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[8]  ; SLTSL_n    ; 6.022 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[9]  ; SLTSL_n    ; 6.022 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[10] ; SLTSL_n    ; 6.010 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[11] ; SLTSL_n    ; 6.012 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[12] ; SLTSL_n    ; 5.956 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[13] ; SLTSL_n    ; 6.020 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[14] ; SLTSL_n    ; 6.167 ;      ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[15] ; SLTSL_n    ; 6.165 ;      ; Rise       ; SLTSL_n         ;
; D[*]         ; SLTSL_n    ; 5.035 ;      ; Fall       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 5.191 ;      ; Fall       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 5.035 ;      ; Fall       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 5.223 ;      ; Fall       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 5.326 ;      ; Fall       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 5.326 ;      ; Fall       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 5.637 ;      ; Fall       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 5.640 ;      ; Fall       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 5.610 ;      ; Fall       ; SLTSL_n         ;
; SRAM_DQ[*]   ; SLTSL_n    ; 6.442 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[0]  ; SLTSL_n    ; 6.790 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[1]  ; SLTSL_n    ; 6.800 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[2]  ; SLTSL_n    ; 6.690 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[3]  ; SLTSL_n    ; 6.700 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[4]  ; SLTSL_n    ; 6.598 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[5]  ; SLTSL_n    ; 6.598 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[6]  ; SLTSL_n    ; 6.442 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[7]  ; SLTSL_n    ; 6.573 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[8]  ; SLTSL_n    ; 6.610 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[9]  ; SLTSL_n    ; 6.610 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[10] ; SLTSL_n    ; 6.598 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[11] ; SLTSL_n    ; 6.600 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[12] ; SLTSL_n    ; 6.544 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[13] ; SLTSL_n    ; 6.608 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[14] ; SLTSL_n    ; 6.755 ;      ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[15] ; SLTSL_n    ; 6.753 ;      ; Fall       ; SLTSL_n         ;
; SRAM_DQ[*]   ; WR_n       ; 6.513 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[0]  ; WR_n       ; 6.861 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[1]  ; WR_n       ; 6.871 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[2]  ; WR_n       ; 6.761 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[3]  ; WR_n       ; 6.771 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[4]  ; WR_n       ; 6.669 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[5]  ; WR_n       ; 6.669 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[6]  ; WR_n       ; 6.513 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[7]  ; WR_n       ; 6.644 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[8]  ; WR_n       ; 6.678 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[9]  ; WR_n       ; 6.678 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[10] ; WR_n       ; 6.666 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[11] ; WR_n       ; 6.668 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[12] ; WR_n       ; 6.612 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[13] ; WR_n       ; 6.676 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[14] ; WR_n       ; 6.823 ;      ; Rise       ; WR_n            ;
;  SRAM_DQ[15] ; WR_n       ; 6.821 ;      ; Rise       ; WR_n            ;
; SRAM_DQ[*]   ; WR_n       ; 6.513 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[0]  ; WR_n       ; 6.861 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[1]  ; WR_n       ; 6.871 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[2]  ; WR_n       ; 6.761 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[3]  ; WR_n       ; 6.771 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[4]  ; WR_n       ; 6.669 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[5]  ; WR_n       ; 6.669 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[6]  ; WR_n       ; 6.513 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[7]  ; WR_n       ; 6.644 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[8]  ; WR_n       ; 6.678 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[9]  ; WR_n       ; 6.678 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[10] ; WR_n       ; 6.666 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[11] ; WR_n       ; 6.668 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[12] ; WR_n       ; 6.612 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[13] ; WR_n       ; 6.676 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[14] ; WR_n       ; 6.823 ;      ; Fall       ; WR_n            ;
;  SRAM_DQ[15] ; WR_n       ; 6.821 ;      ; Fall       ; WR_n            ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; SLTSL_n    ; 5.035     ;           ; Rise       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 5.191     ;           ; Rise       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 5.035     ;           ; Rise       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 5.223     ;           ; Rise       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 5.326     ;           ; Rise       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 5.326     ;           ; Rise       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 5.637     ;           ; Rise       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 5.640     ;           ; Rise       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 5.610     ;           ; Rise       ; SLTSL_n         ;
; SRAM_DQ[*]   ; SLTSL_n    ; 6.442     ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[0]  ; SLTSL_n    ; 6.790     ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[1]  ; SLTSL_n    ; 6.800     ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[2]  ; SLTSL_n    ; 6.690     ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[3]  ; SLTSL_n    ; 6.700     ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[4]  ; SLTSL_n    ; 6.598     ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[5]  ; SLTSL_n    ; 6.598     ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[6]  ; SLTSL_n    ; 6.442     ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[7]  ; SLTSL_n    ; 6.573     ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[8]  ; SLTSL_n    ; 6.610     ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[9]  ; SLTSL_n    ; 6.610     ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[10] ; SLTSL_n    ; 6.598     ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[11] ; SLTSL_n    ; 6.600     ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[12] ; SLTSL_n    ; 6.544     ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[13] ; SLTSL_n    ; 6.608     ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[14] ; SLTSL_n    ; 6.755     ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[15] ; SLTSL_n    ; 6.753     ;           ; Rise       ; SLTSL_n         ;
; D[*]         ; SLTSL_n    ; 5.035     ;           ; Fall       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 5.191     ;           ; Fall       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 5.035     ;           ; Fall       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 5.223     ;           ; Fall       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 5.326     ;           ; Fall       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 5.326     ;           ; Fall       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 5.637     ;           ; Fall       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 5.640     ;           ; Fall       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 5.610     ;           ; Fall       ; SLTSL_n         ;
; SRAM_DQ[*]   ; SLTSL_n    ; 6.442     ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[0]  ; SLTSL_n    ; 6.790     ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[1]  ; SLTSL_n    ; 6.800     ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[2]  ; SLTSL_n    ; 6.690     ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[3]  ; SLTSL_n    ; 6.700     ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[4]  ; SLTSL_n    ; 6.598     ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[5]  ; SLTSL_n    ; 6.598     ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[6]  ; SLTSL_n    ; 6.442     ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[7]  ; SLTSL_n    ; 6.573     ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[8]  ; SLTSL_n    ; 6.610     ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[9]  ; SLTSL_n    ; 6.610     ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[10] ; SLTSL_n    ; 6.598     ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[11] ; SLTSL_n    ; 6.600     ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[12] ; SLTSL_n    ; 6.544     ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[13] ; SLTSL_n    ; 6.608     ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[14] ; SLTSL_n    ; 6.755     ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[15] ; SLTSL_n    ; 6.753     ;           ; Fall       ; SLTSL_n         ;
; SRAM_DQ[*]   ; WR_n       ; 6.513     ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[0]  ; WR_n       ; 6.861     ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[1]  ; WR_n       ; 6.871     ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[2]  ; WR_n       ; 6.761     ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[3]  ; WR_n       ; 6.771     ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[4]  ; WR_n       ; 6.669     ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[5]  ; WR_n       ; 6.669     ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[6]  ; WR_n       ; 6.513     ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[7]  ; WR_n       ; 6.644     ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[8]  ; WR_n       ; 6.678     ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[9]  ; WR_n       ; 6.678     ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[10] ; WR_n       ; 6.666     ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[11] ; WR_n       ; 6.668     ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[12] ; WR_n       ; 6.612     ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[13] ; WR_n       ; 6.676     ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[14] ; WR_n       ; 6.823     ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[15] ; WR_n       ; 6.821     ;           ; Rise       ; WR_n            ;
; SRAM_DQ[*]   ; WR_n       ; 6.513     ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[0]  ; WR_n       ; 6.861     ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[1]  ; WR_n       ; 6.871     ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[2]  ; WR_n       ; 6.761     ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[3]  ; WR_n       ; 6.771     ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[4]  ; WR_n       ; 6.669     ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[5]  ; WR_n       ; 6.669     ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[6]  ; WR_n       ; 6.513     ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[7]  ; WR_n       ; 6.644     ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[8]  ; WR_n       ; 6.678     ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[9]  ; WR_n       ; 6.678     ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[10] ; WR_n       ; 6.666     ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[11] ; WR_n       ; 6.668     ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[12] ; WR_n       ; 6.612     ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[13] ; WR_n       ; 6.676     ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[14] ; WR_n       ; 6.823     ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[15] ; WR_n       ; 6.821     ;           ; Fall       ; WR_n            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; D[*]         ; SLTSL_n    ; 5.035     ;           ; Rise       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 5.191     ;           ; Rise       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 5.035     ;           ; Rise       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 5.223     ;           ; Rise       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 5.326     ;           ; Rise       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 5.326     ;           ; Rise       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 5.637     ;           ; Rise       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 5.640     ;           ; Rise       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 5.610     ;           ; Rise       ; SLTSL_n         ;
; SRAM_DQ[*]   ; SLTSL_n    ; 5.849     ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[0]  ; SLTSL_n    ; 6.197     ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[1]  ; SLTSL_n    ; 6.207     ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[2]  ; SLTSL_n    ; 6.097     ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[3]  ; SLTSL_n    ; 6.107     ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[4]  ; SLTSL_n    ; 6.005     ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[5]  ; SLTSL_n    ; 6.005     ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[6]  ; SLTSL_n    ; 5.849     ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[7]  ; SLTSL_n    ; 5.980     ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[8]  ; SLTSL_n    ; 6.022     ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[9]  ; SLTSL_n    ; 6.022     ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[10] ; SLTSL_n    ; 6.010     ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[11] ; SLTSL_n    ; 6.012     ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[12] ; SLTSL_n    ; 5.956     ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[13] ; SLTSL_n    ; 6.020     ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[14] ; SLTSL_n    ; 6.167     ;           ; Rise       ; SLTSL_n         ;
;  SRAM_DQ[15] ; SLTSL_n    ; 6.165     ;           ; Rise       ; SLTSL_n         ;
; D[*]         ; SLTSL_n    ; 5.035     ;           ; Fall       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 5.191     ;           ; Fall       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 5.035     ;           ; Fall       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 5.223     ;           ; Fall       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 5.326     ;           ; Fall       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 5.326     ;           ; Fall       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 5.637     ;           ; Fall       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 5.640     ;           ; Fall       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 5.610     ;           ; Fall       ; SLTSL_n         ;
; SRAM_DQ[*]   ; SLTSL_n    ; 6.442     ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[0]  ; SLTSL_n    ; 6.790     ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[1]  ; SLTSL_n    ; 6.800     ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[2]  ; SLTSL_n    ; 6.690     ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[3]  ; SLTSL_n    ; 6.700     ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[4]  ; SLTSL_n    ; 6.598     ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[5]  ; SLTSL_n    ; 6.598     ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[6]  ; SLTSL_n    ; 6.442     ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[7]  ; SLTSL_n    ; 6.573     ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[8]  ; SLTSL_n    ; 6.610     ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[9]  ; SLTSL_n    ; 6.610     ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[10] ; SLTSL_n    ; 6.598     ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[11] ; SLTSL_n    ; 6.600     ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[12] ; SLTSL_n    ; 6.544     ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[13] ; SLTSL_n    ; 6.608     ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[14] ; SLTSL_n    ; 6.755     ;           ; Fall       ; SLTSL_n         ;
;  SRAM_DQ[15] ; SLTSL_n    ; 6.753     ;           ; Fall       ; SLTSL_n         ;
; SRAM_DQ[*]   ; WR_n       ; 6.513     ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[0]  ; WR_n       ; 6.861     ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[1]  ; WR_n       ; 6.871     ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[2]  ; WR_n       ; 6.761     ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[3]  ; WR_n       ; 6.771     ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[4]  ; WR_n       ; 6.669     ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[5]  ; WR_n       ; 6.669     ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[6]  ; WR_n       ; 6.513     ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[7]  ; WR_n       ; 6.644     ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[8]  ; WR_n       ; 6.678     ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[9]  ; WR_n       ; 6.678     ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[10] ; WR_n       ; 6.666     ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[11] ; WR_n       ; 6.668     ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[12] ; WR_n       ; 6.612     ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[13] ; WR_n       ; 6.676     ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[14] ; WR_n       ; 6.823     ;           ; Rise       ; WR_n            ;
;  SRAM_DQ[15] ; WR_n       ; 6.821     ;           ; Rise       ; WR_n            ;
; SRAM_DQ[*]   ; WR_n       ; 6.513     ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[0]  ; WR_n       ; 6.861     ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[1]  ; WR_n       ; 6.871     ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[2]  ; WR_n       ; 6.761     ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[3]  ; WR_n       ; 6.771     ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[4]  ; WR_n       ; 6.669     ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[5]  ; WR_n       ; 6.669     ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[6]  ; WR_n       ; 6.513     ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[7]  ; WR_n       ; 6.644     ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[8]  ; WR_n       ; 6.678     ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[9]  ; WR_n       ; 6.678     ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[10] ; WR_n       ; 6.666     ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[11] ; WR_n       ; 6.668     ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[12] ; WR_n       ; 6.612     ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[13] ; WR_n       ; 6.676     ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[14] ; WR_n       ; 6.823     ;           ; Fall       ; WR_n            ;
;  SRAM_DQ[15] ; WR_n       ; 6.821     ;           ; Fall       ; WR_n            ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                        ;
+------------------+-------+------+----------+---------+---------------------+
; Clock            ; Setup ; Hold ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+------+----------+---------+---------------------+
; Worst-case Slack ; N/A   ; N/A  ; N/A      ; N/A     ; -1.469              ;
;  SLTSL_n         ; N/A   ; N/A  ; N/A      ; N/A     ; -1.469              ;
;  WR_n            ; N/A   ; N/A  ; N/A      ; N/A     ; -1.469              ;
; Design-wide TNS  ; 0.0   ; 0.0  ; 0.0      ; 0.0     ; -46.93              ;
;  SLTSL_n         ; N/A   ; N/A  ; N/A      ; N/A     ; -1.469              ;
;  WR_n            ; N/A   ; N/A  ; N/A      ; N/A     ; -45.461             ;
+------------------+-------+------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; SLTSL_n    ; 2.842 ; 2.842 ; Rise       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; 2.595 ; 2.595 ; Rise       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; 2.522 ; 2.522 ; Rise       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; 1.778 ; 1.778 ; Rise       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; 2.231 ; 2.231 ; Rise       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; 1.355 ; 1.355 ; Rise       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; 2.243 ; 2.243 ; Rise       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; 2.193 ; 2.193 ; Rise       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; 2.651 ; 2.651 ; Rise       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; 1.422 ; 1.422 ; Rise       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; 2.122 ; 2.122 ; Rise       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; 2.246 ; 2.246 ; Rise       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; 2.842 ; 2.842 ; Rise       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; 2.813 ; 2.813 ; Rise       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; 2.458 ; 2.458 ; Rise       ; SLTSL_n         ;
; A[*]      ; WR_n       ; 5.366 ; 5.366 ; Rise       ; WR_n            ;
;  A[0]     ; WR_n       ; 3.670 ; 3.670 ; Rise       ; WR_n            ;
;  A[1]     ; WR_n       ; 3.987 ; 3.987 ; Rise       ; WR_n            ;
;  A[2]     ; WR_n       ; 5.057 ; 5.057 ; Rise       ; WR_n            ;
;  A[3]     ; WR_n       ; 3.715 ; 3.715 ; Rise       ; WR_n            ;
;  A[4]     ; WR_n       ; 4.828 ; 4.828 ; Rise       ; WR_n            ;
;  A[5]     ; WR_n       ; 3.637 ; 3.637 ; Rise       ; WR_n            ;
;  A[6]     ; WR_n       ; 5.366 ; 5.366 ; Rise       ; WR_n            ;
;  A[7]     ; WR_n       ; 4.214 ; 4.214 ; Rise       ; WR_n            ;
; D[*]      ; WR_n       ; 4.235 ; 4.235 ; Rise       ; WR_n            ;
;  D[0]     ; WR_n       ; 3.506 ; 3.506 ; Rise       ; WR_n            ;
;  D[1]     ; WR_n       ; 3.850 ; 3.850 ; Rise       ; WR_n            ;
;  D[2]     ; WR_n       ; 3.785 ; 3.785 ; Rise       ; WR_n            ;
;  D[3]     ; WR_n       ; 4.235 ; 4.235 ; Rise       ; WR_n            ;
;  D[4]     ; WR_n       ; 3.594 ; 3.594 ; Rise       ; WR_n            ;
;  D[5]     ; WR_n       ; 4.046 ; 4.046 ; Rise       ; WR_n            ;
;  D[6]     ; WR_n       ; 4.129 ; 4.129 ; Rise       ; WR_n            ;
;  D[7]     ; WR_n       ; 4.047 ; 4.047 ; Rise       ; WR_n            ;
; KEY[*]    ; WR_n       ; 3.283 ; 3.283 ; Rise       ; WR_n            ;
;  KEY[0]   ; WR_n       ; 3.283 ; 3.283 ; Rise       ; WR_n            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; SLTSL_n    ; -0.404 ; -0.404 ; Rise       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; -0.883 ; -0.883 ; Rise       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; -0.889 ; -0.889 ; Rise       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; -0.647 ; -0.647 ; Rise       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; -0.775 ; -0.775 ; Rise       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; -0.421 ; -0.421 ; Rise       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; -0.760 ; -0.760 ; Rise       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; -0.825 ; -0.825 ; Rise       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; -0.901 ; -0.901 ; Rise       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; -0.404 ; -0.404 ; Rise       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; -0.725 ; -0.725 ; Rise       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; -0.818 ; -0.818 ; Rise       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; -1.055 ; -1.055 ; Rise       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; -1.005 ; -1.005 ; Rise       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; -0.859 ; -0.859 ; Rise       ; SLTSL_n         ;
; A[*]      ; WR_n       ; -0.936 ; -0.936 ; Rise       ; WR_n            ;
;  A[0]     ; WR_n       ; -1.143 ; -1.143 ; Rise       ; WR_n            ;
;  A[1]     ; WR_n       ; -1.270 ; -1.270 ; Rise       ; WR_n            ;
;  A[2]     ; WR_n       ; -1.586 ; -1.586 ; Rise       ; WR_n            ;
;  A[3]     ; WR_n       ; -0.936 ; -0.936 ; Rise       ; WR_n            ;
;  A[4]     ; WR_n       ; -1.418 ; -1.418 ; Rise       ; WR_n            ;
;  A[5]     ; WR_n       ; -1.230 ; -1.230 ; Rise       ; WR_n            ;
;  A[6]     ; WR_n       ; -1.700 ; -1.700 ; Rise       ; WR_n            ;
;  A[7]     ; WR_n       ; -1.561 ; -1.561 ; Rise       ; WR_n            ;
; D[*]      ; WR_n       ; -0.607 ; -0.607 ; Rise       ; WR_n            ;
;  D[0]     ; WR_n       ; -0.745 ; -0.745 ; Rise       ; WR_n            ;
;  D[1]     ; WR_n       ; -1.239 ; -1.239 ; Rise       ; WR_n            ;
;  D[2]     ; WR_n       ; -0.966 ; -0.966 ; Rise       ; WR_n            ;
;  D[3]     ; WR_n       ; -0.935 ; -0.935 ; Rise       ; WR_n            ;
;  D[4]     ; WR_n       ; -0.650 ; -0.650 ; Rise       ; WR_n            ;
;  D[5]     ; WR_n       ; -0.643 ; -0.643 ; Rise       ; WR_n            ;
;  D[6]     ; WR_n       ; -0.891 ; -0.891 ; Rise       ; WR_n            ;
;  D[7]     ; WR_n       ; -0.607 ; -0.607 ; Rise       ; WR_n            ;
; KEY[*]    ; WR_n       ; -1.170 ; -1.170 ; Rise       ; WR_n            ;
;  KEY[0]   ; WR_n       ; -1.170 ; -1.170 ; Rise       ; WR_n            ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; SLTSL_n    ; 9.832  ; 9.832  ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 17.621 ; 17.621 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 17.341 ; 17.341 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 17.621 ; 17.621 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 15.156 ; 15.156 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 16.756 ; 16.756 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 17.005 ; 17.005 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 15.876 ; 15.876 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 14.759 ; 14.759 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 14.876 ; 14.876 ; Rise       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 9.018  ; 9.018  ; Rise       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n    ; 9.018  ; 9.018  ; Rise       ; SLTSL_n         ;
; SRAM_ADDR[*]   ; SLTSL_n    ; 12.538 ; 12.538 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[0]  ; SLTSL_n    ; 11.461 ; 11.461 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[1]  ; SLTSL_n    ; 10.816 ; 10.816 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[2]  ; SLTSL_n    ; 12.362 ; 12.362 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[3]  ; SLTSL_n    ; 12.538 ; 12.538 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[4]  ; SLTSL_n    ; 12.450 ; 12.450 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[5]  ; SLTSL_n    ; 10.222 ; 10.222 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[6]  ; SLTSL_n    ; 11.050 ; 11.050 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[7]  ; SLTSL_n    ; 10.190 ; 10.190 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[8]  ; SLTSL_n    ; 12.314 ; 12.314 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[9]  ; SLTSL_n    ; 11.581 ; 11.581 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[10] ; SLTSL_n    ; 11.257 ; 11.257 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[11] ; SLTSL_n    ; 10.148 ; 10.148 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[12] ; SLTSL_n    ; 10.518 ; 10.518 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[13] ; SLTSL_n    ; 10.807 ; 10.807 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[14] ; SLTSL_n    ; 11.438 ; 11.438 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[15] ; SLTSL_n    ; 10.524 ; 10.524 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[16] ; SLTSL_n    ; 12.350 ; 12.350 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[17] ; SLTSL_n    ; 11.937 ; 11.937 ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 9.708  ; 9.708  ; Rise       ; SLTSL_n         ;
; SRAM_LB_N      ; SLTSL_n    ; 12.205 ; 12.205 ; Rise       ; SLTSL_n         ;
; SRAM_UB_N      ; SLTSL_n    ; 12.183 ; 12.183 ; Rise       ; SLTSL_n         ;
; BUSDIR_n       ; SLTSL_n    ; 9.832  ; 9.832  ; Fall       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 15.323 ; 15.323 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 15.043 ; 15.043 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 15.323 ; 15.323 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 12.858 ; 12.858 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 14.458 ; 14.458 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 14.707 ; 14.707 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 13.823 ; 13.823 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 12.706 ; 12.706 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 12.823 ; 12.823 ; Fall       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 9.018  ; 9.018  ; Fall       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n    ; 9.018  ; 9.018  ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 9.708  ; 9.708  ; Fall       ; SLTSL_n         ;
; BUSDIR_n       ; WR_n       ; 10.047 ; 10.047 ; Rise       ; WR_n            ;
; D[*]           ; WR_n       ; 18.060 ; 18.060 ; Rise       ; WR_n            ;
;  D[0]          ; WR_n       ; 16.796 ; 16.796 ; Rise       ; WR_n            ;
;  D[1]          ; WR_n       ; 18.060 ; 18.060 ; Rise       ; WR_n            ;
;  D[2]          ; WR_n       ; 15.579 ; 15.579 ; Rise       ; WR_n            ;
;  D[3]          ; WR_n       ; 17.606 ; 17.606 ; Rise       ; WR_n            ;
;  D[4]          ; WR_n       ; 17.665 ; 17.665 ; Rise       ; WR_n            ;
;  D[5]          ; WR_n       ; 13.912 ; 13.912 ; Rise       ; WR_n            ;
;  D[6]          ; WR_n       ; 12.794 ; 12.794 ; Rise       ; WR_n            ;
;  D[7]          ; WR_n       ; 12.911 ; 12.911 ; Rise       ; WR_n            ;
; HEX2[*]        ; WR_n       ; 9.493  ; 9.493  ; Rise       ; WR_n            ;
;  HEX2[0]       ; WR_n       ; 9.049  ; 9.049  ; Rise       ; WR_n            ;
;  HEX2[1]       ; WR_n       ; 9.046  ; 9.046  ; Rise       ; WR_n            ;
;  HEX2[2]       ; WR_n       ; 9.049  ; 9.049  ; Rise       ; WR_n            ;
;  HEX2[3]       ; WR_n       ; 9.234  ; 9.234  ; Rise       ; WR_n            ;
;  HEX2[4]       ; WR_n       ; 9.478  ; 9.478  ; Rise       ; WR_n            ;
;  HEX2[5]       ; WR_n       ; 9.475  ; 9.475  ; Rise       ; WR_n            ;
;  HEX2[6]       ; WR_n       ; 9.493  ; 9.493  ; Rise       ; WR_n            ;
; HEX3[*]        ; WR_n       ; 10.214 ; 10.214 ; Rise       ; WR_n            ;
;  HEX3[0]       ; WR_n       ; 9.542  ; 9.542  ; Rise       ; WR_n            ;
;  HEX3[1]       ; WR_n       ; 9.704  ; 9.704  ; Rise       ; WR_n            ;
;  HEX3[2]       ; WR_n       ; 9.808  ; 9.808  ; Rise       ; WR_n            ;
;  HEX3[3]       ; WR_n       ; 10.214 ; 10.214 ; Rise       ; WR_n            ;
;  HEX3[4]       ; WR_n       ; 9.892  ; 9.892  ; Rise       ; WR_n            ;
;  HEX3[5]       ; WR_n       ; 9.877  ; 9.877  ; Rise       ; WR_n            ;
;  HEX3[6]       ; WR_n       ; 9.887  ; 9.887  ; Rise       ; WR_n            ;
; LEDR[*]        ; WR_n       ; 12.784 ; 12.784 ; Rise       ; WR_n            ;
;  LEDR[0]       ; WR_n       ; 12.784 ; 12.784 ; Rise       ; WR_n            ;
;  LEDR[1]       ; WR_n       ; 12.403 ; 12.403 ; Rise       ; WR_n            ;
;  LEDR[2]       ; WR_n       ; 12.106 ; 12.106 ; Rise       ; WR_n            ;
;  LEDR[3]       ; WR_n       ; 12.080 ; 12.080 ; Rise       ; WR_n            ;
;  LEDR[4]       ; WR_n       ; 12.558 ; 12.558 ; Rise       ; WR_n            ;
;  LEDR[5]       ; WR_n       ; 12.402 ; 12.402 ; Rise       ; WR_n            ;
;  LEDR[6]       ; WR_n       ; 12.502 ; 12.502 ; Rise       ; WR_n            ;
;  LEDR[7]       ; WR_n       ; 11.683 ; 11.683 ; Rise       ; WR_n            ;
; SRAM_WE_N      ; WR_n       ; 10.522 ; 10.522 ; Rise       ; WR_n            ;
; BUSDIR_n       ; WR_n       ; 10.047 ; 10.047 ; Fall       ; WR_n            ;
; SRAM_WE_N      ; WR_n       ; 10.522 ; 10.522 ; Fall       ; WR_n            ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; SLTSL_n    ; 4.569 ; 4.569 ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 4.861 ; 4.861 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 5.603 ; 5.603 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 6.099 ; 6.099 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 4.918 ; 4.918 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 5.816 ; 5.816 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 5.527 ; 5.527 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 5.235 ; 5.235 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 4.861 ; 4.861 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 5.082 ; 5.082 ; Rise       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 4.072 ; 4.072 ; Rise       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n    ; 4.072 ; 4.072 ; Rise       ; SLTSL_n         ;
; SRAM_ADDR[*]   ; SLTSL_n    ; 5.075 ; 5.075 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[0]  ; SLTSL_n    ; 5.672 ; 5.672 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[1]  ; SLTSL_n    ; 5.360 ; 5.360 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[2]  ; SLTSL_n    ; 5.967 ; 5.967 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[3]  ; SLTSL_n    ; 6.190 ; 6.190 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[4]  ; SLTSL_n    ; 5.971 ; 5.971 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[5]  ; SLTSL_n    ; 5.125 ; 5.125 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[6]  ; SLTSL_n    ; 5.443 ; 5.443 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[7]  ; SLTSL_n    ; 5.108 ; 5.108 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[8]  ; SLTSL_n    ; 5.997 ; 5.997 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[9]  ; SLTSL_n    ; 5.630 ; 5.630 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[10] ; SLTSL_n    ; 5.484 ; 5.484 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[11] ; SLTSL_n    ; 5.075 ; 5.075 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[12] ; SLTSL_n    ; 5.237 ; 5.237 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[13] ; SLTSL_n    ; 5.345 ; 5.345 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[14] ; SLTSL_n    ; 5.648 ; 5.648 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[15] ; SLTSL_n    ; 5.240 ; 5.240 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[16] ; SLTSL_n    ; 5.956 ; 5.956 ; Rise       ; SLTSL_n         ;
;  SRAM_ADDR[17] ; SLTSL_n    ; 5.956 ; 5.956 ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 4.450 ; 4.450 ; Rise       ; SLTSL_n         ;
; SRAM_LB_N      ; SLTSL_n    ; 5.882 ; 5.882 ; Rise       ; SLTSL_n         ;
; SRAM_UB_N      ; SLTSL_n    ; 5.863 ; 5.863 ; Rise       ; SLTSL_n         ;
; BUSDIR_n       ; SLTSL_n    ; 4.569 ; 4.569 ; Fall       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 4.861 ; 4.861 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 5.603 ; 5.603 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 6.099 ; 6.099 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 4.918 ; 4.918 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 5.816 ; 5.816 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 5.527 ; 5.527 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 5.235 ; 5.235 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 4.861 ; 4.861 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 5.082 ; 5.082 ; Fall       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 4.072 ; 4.072 ; Fall       ; SLTSL_n         ;
;  LEDR[9]       ; SLTSL_n    ; 4.072 ; 4.072 ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 4.450 ; 4.450 ; Fall       ; SLTSL_n         ;
; BUSDIR_n       ; WR_n       ; 4.581 ; 4.581 ; Rise       ; WR_n            ;
; D[*]           ; WR_n       ; 6.211 ; 6.211 ; Rise       ; WR_n            ;
;  D[0]          ; WR_n       ; 7.129 ; 7.129 ; Rise       ; WR_n            ;
;  D[1]          ; WR_n       ; 7.079 ; 7.079 ; Rise       ; WR_n            ;
;  D[2]          ; WR_n       ; 6.316 ; 6.316 ; Rise       ; WR_n            ;
;  D[3]          ; WR_n       ; 6.634 ; 6.634 ; Rise       ; WR_n            ;
;  D[4]          ; WR_n       ; 6.927 ; 6.927 ; Rise       ; WR_n            ;
;  D[5]          ; WR_n       ; 6.583 ; 6.583 ; Rise       ; WR_n            ;
;  D[6]          ; WR_n       ; 6.211 ; 6.211 ; Rise       ; WR_n            ;
;  D[7]          ; WR_n       ; 6.230 ; 6.230 ; Rise       ; WR_n            ;
; HEX2[*]        ; WR_n       ; 3.989 ; 3.989 ; Rise       ; WR_n            ;
;  HEX2[0]       ; WR_n       ; 3.994 ; 3.994 ; Rise       ; WR_n            ;
;  HEX2[1]       ; WR_n       ; 3.989 ; 3.989 ; Rise       ; WR_n            ;
;  HEX2[2]       ; WR_n       ; 4.028 ; 4.028 ; Rise       ; WR_n            ;
;  HEX2[3]       ; WR_n       ; 4.034 ; 4.034 ; Rise       ; WR_n            ;
;  HEX2[4]       ; WR_n       ; 4.217 ; 4.217 ; Rise       ; WR_n            ;
;  HEX2[5]       ; WR_n       ; 4.217 ; 4.217 ; Rise       ; WR_n            ;
;  HEX2[6]       ; WR_n       ; 4.231 ; 4.231 ; Rise       ; WR_n            ;
; HEX3[*]        ; WR_n       ; 4.011 ; 4.011 ; Rise       ; WR_n            ;
;  HEX3[0]       ; WR_n       ; 4.011 ; 4.011 ; Rise       ; WR_n            ;
;  HEX3[1]       ; WR_n       ; 4.137 ; 4.137 ; Rise       ; WR_n            ;
;  HEX3[2]       ; WR_n       ; 4.268 ; 4.268 ; Rise       ; WR_n            ;
;  HEX3[3]       ; WR_n       ; 4.278 ; 4.278 ; Rise       ; WR_n            ;
;  HEX3[4]       ; WR_n       ; 4.186 ; 4.186 ; Rise       ; WR_n            ;
;  HEX3[5]       ; WR_n       ; 4.187 ; 4.187 ; Rise       ; WR_n            ;
;  HEX3[6]       ; WR_n       ; 4.195 ; 4.195 ; Rise       ; WR_n            ;
; LEDR[*]        ; WR_n       ; 5.806 ; 5.806 ; Rise       ; WR_n            ;
;  LEDR[0]       ; WR_n       ; 6.150 ; 6.150 ; Rise       ; WR_n            ;
;  LEDR[1]       ; WR_n       ; 5.983 ; 5.983 ; Rise       ; WR_n            ;
;  LEDR[2]       ; WR_n       ; 5.871 ; 5.871 ; Rise       ; WR_n            ;
;  LEDR[3]       ; WR_n       ; 5.899 ; 5.899 ; Rise       ; WR_n            ;
;  LEDR[4]       ; WR_n       ; 6.089 ; 6.089 ; Rise       ; WR_n            ;
;  LEDR[5]       ; WR_n       ; 5.980 ; 5.980 ; Rise       ; WR_n            ;
;  LEDR[6]       ; WR_n       ; 6.040 ; 6.040 ; Rise       ; WR_n            ;
;  LEDR[7]       ; WR_n       ; 5.806 ; 5.806 ; Rise       ; WR_n            ;
; SRAM_WE_N      ; WR_n       ; 5.527 ; 5.527 ; Rise       ; WR_n            ;
; BUSDIR_n       ; WR_n       ; 4.581 ; 4.581 ; Fall       ; WR_n            ;
; SRAM_WE_N      ; WR_n       ; 5.527 ; 5.527 ; Fall       ; WR_n            ;
+----------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Progagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; A[0]        ; BUSDIR_n    ; 16.714 ;        ;        ; 16.714 ;
; A[0]        ; D[0]        ; 19.085 ; 19.085 ; 19.085 ; 19.085 ;
; A[0]        ; D[1]        ; 20.355 ; 20.355 ; 20.355 ; 20.355 ;
; A[0]        ; D[2]        ; 17.464 ; 17.464 ; 17.464 ; 17.464 ;
; A[0]        ; D[3]        ; 19.684 ; 19.684 ; 19.684 ; 19.684 ;
; A[0]        ; D[4]        ; 19.941 ; 19.941 ; 19.941 ; 19.941 ;
; A[0]        ; D[5]        ; 18.321 ; 18.321 ; 18.321 ; 18.321 ;
; A[0]        ; D[6]        ; 18.325 ; 18.325 ; 18.325 ; 18.325 ;
; A[0]        ; D[7]        ; 18.283 ; 18.283 ; 18.283 ; 18.283 ;
; A[1]        ; BUSDIR_n    ;        ; 17.031 ; 17.031 ;        ;
; A[1]        ; D[0]        ; 19.340 ; 19.340 ; 19.340 ; 19.340 ;
; A[1]        ; D[1]        ; 20.610 ; 20.610 ; 20.610 ; 20.610 ;
; A[1]        ; D[2]        ; 17.723 ; 17.723 ; 17.723 ; 17.723 ;
; A[1]        ; D[3]        ; 19.939 ; 19.939 ; 19.939 ; 19.939 ;
; A[1]        ; D[4]        ; 20.196 ; 20.196 ; 20.196 ; 20.196 ;
; A[1]        ; D[5]        ; 18.638 ; 18.638 ; 18.638 ; 18.638 ;
; A[1]        ; D[6]        ; 18.642 ; 18.642 ; 18.642 ; 18.642 ;
; A[1]        ; D[7]        ; 18.600 ; 18.600 ; 18.600 ; 18.600 ;
; A[2]        ; BUSDIR_n    ;        ; 18.116 ; 18.116 ;        ;
; A[2]        ; D[0]        ; 20.281 ; 20.281 ; 20.281 ; 20.281 ;
; A[2]        ; D[1]        ; 20.686 ; 20.686 ; 20.686 ; 20.686 ;
; A[2]        ; D[2]        ; 18.808 ; 18.808 ; 18.808 ; 18.808 ;
; A[2]        ; D[3]        ; 20.015 ; 20.015 ; 20.015 ; 20.015 ;
; A[2]        ; D[4]        ; 20.509 ; 20.509 ; 20.509 ; 20.509 ;
; A[2]        ; D[5]        ; 19.723 ; 19.723 ; 19.723 ; 19.723 ;
; A[2]        ; D[6]        ; 19.727 ; 19.727 ; 19.727 ; 19.727 ;
; A[2]        ; D[7]        ; 19.685 ; 19.685 ; 19.685 ; 19.685 ;
; A[3]        ; BUSDIR_n    ; 15.677 ; 16.774 ; 16.774 ; 15.677 ;
; A[3]        ; D[0]        ; 19.232 ; 19.232 ; 19.232 ; 19.232 ;
; A[3]        ; D[1]        ; 19.831 ; 19.831 ; 19.831 ; 19.831 ;
; A[3]        ; D[2]        ; 17.466 ; 17.466 ; 17.466 ; 17.466 ;
; A[3]        ; D[3]        ; 19.250 ; 19.250 ; 19.250 ; 19.250 ;
; A[3]        ; D[4]        ; 20.093 ; 20.093 ; 20.093 ; 20.093 ;
; A[3]        ; D[5]        ; 18.381 ; 18.381 ; 18.381 ; 18.381 ;
; A[3]        ; D[6]        ; 18.385 ; 18.385 ; 18.385 ; 18.385 ;
; A[3]        ; D[7]        ; 18.343 ; 18.343 ; 18.343 ; 18.343 ;
; A[4]        ; BUSDIR_n    ;        ; 17.887 ; 17.887 ;        ;
; A[4]        ; D[0]        ; 20.052 ; 20.052 ; 20.052 ; 20.052 ;
; A[4]        ; D[1]        ; 20.457 ; 20.457 ; 20.457 ; 20.457 ;
; A[4]        ; D[2]        ; 18.579 ; 18.579 ; 18.579 ; 18.579 ;
; A[4]        ; D[3]        ; 19.786 ; 19.786 ; 19.786 ; 19.786 ;
; A[4]        ; D[4]        ; 20.280 ; 20.280 ; 20.280 ; 20.280 ;
; A[4]        ; D[5]        ; 19.494 ; 19.494 ; 19.494 ; 19.494 ;
; A[4]        ; D[6]        ; 19.498 ; 19.498 ; 19.498 ; 19.498 ;
; A[4]        ; D[7]        ; 19.456 ; 19.456 ; 19.456 ; 19.456 ;
; A[5]        ; BUSDIR_n    ; 16.464 ; 16.696 ; 16.696 ; 16.464 ;
; A[5]        ; D[0]        ; 19.029 ; 19.029 ; 19.029 ; 19.029 ;
; A[5]        ; D[1]        ; 20.043 ; 20.043 ; 20.043 ; 20.043 ;
; A[5]        ; D[2]        ; 17.388 ; 17.388 ; 17.388 ; 17.388 ;
; A[5]        ; D[3]        ; 19.372 ; 19.372 ; 19.372 ; 19.372 ;
; A[5]        ; D[4]        ; 19.890 ; 19.890 ; 19.890 ; 19.890 ;
; A[5]        ; D[5]        ; 18.303 ; 18.303 ; 18.303 ; 18.303 ;
; A[5]        ; D[6]        ; 18.307 ; 18.307 ; 18.307 ; 18.307 ;
; A[5]        ; D[7]        ; 18.265 ; 18.265 ; 18.265 ; 18.265 ;
; A[6]        ; BUSDIR_n    ;        ; 18.425 ; 18.425 ;        ;
; A[6]        ; D[0]        ; 20.590 ; 20.590 ; 20.590 ; 20.590 ;
; A[6]        ; D[1]        ; 20.995 ; 20.995 ; 20.995 ; 20.995 ;
; A[6]        ; D[2]        ; 19.117 ; 19.117 ; 19.117 ; 19.117 ;
; A[6]        ; D[3]        ; 20.324 ; 20.324 ; 20.324 ; 20.324 ;
; A[6]        ; D[4]        ; 20.818 ; 20.818 ; 20.818 ; 20.818 ;
; A[6]        ; D[5]        ; 20.032 ; 20.032 ; 20.032 ; 20.032 ;
; A[6]        ; D[6]        ; 20.036 ; 20.036 ; 20.036 ; 20.036 ;
; A[6]        ; D[7]        ; 19.994 ; 19.994 ; 19.994 ; 19.994 ;
; A[7]        ; BUSDIR_n    ; 17.051 ; 17.273 ; 17.273 ; 17.051 ;
; A[7]        ; D[0]        ; 19.618 ; 19.618 ; 19.618 ; 19.618 ;
; A[7]        ; D[1]        ; 20.629 ; 20.629 ; 20.629 ; 20.629 ;
; A[7]        ; D[2]        ; 17.965 ; 17.965 ; 17.965 ; 17.965 ;
; A[7]        ; D[3]        ; 19.958 ; 19.958 ; 19.958 ; 19.958 ;
; A[7]        ; D[4]        ; 20.479 ; 20.479 ; 20.479 ; 20.479 ;
; A[7]        ; D[5]        ; 18.880 ; 18.880 ; 18.880 ; 18.880 ;
; A[7]        ; D[6]        ; 18.884 ; 18.884 ; 18.884 ; 18.884 ;
; A[7]        ; D[7]        ; 18.842 ; 18.842 ; 18.842 ; 18.842 ;
; D[0]        ; SRAM_DQ[0]  ; 10.948 ;        ;        ; 10.948 ;
; D[0]        ; SRAM_DQ[8]  ; 10.929 ;        ;        ; 10.929 ;
; D[1]        ; SRAM_DQ[1]  ; 11.337 ;        ;        ; 11.337 ;
; D[1]        ; SRAM_DQ[9]  ; 11.289 ;        ;        ; 11.289 ;
; D[2]        ; SRAM_DQ[2]  ; 11.413 ;        ;        ; 11.413 ;
; D[2]        ; SRAM_DQ[10] ; 11.384 ;        ;        ; 11.384 ;
; D[3]        ; SRAM_DQ[3]  ; 11.340 ;        ;        ; 11.340 ;
; D[3]        ; SRAM_DQ[11] ; 11.299 ;        ;        ; 11.299 ;
; D[4]        ; SRAM_DQ[4]  ; 10.850 ;        ;        ; 10.850 ;
; D[4]        ; SRAM_DQ[12] ; 10.633 ;        ;        ; 10.633 ;
; D[5]        ; SRAM_DQ[5]  ; 10.837 ;        ;        ; 10.837 ;
; D[5]        ; SRAM_DQ[13] ; 10.669 ;        ;        ; 10.669 ;
; D[6]        ; SRAM_DQ[6]  ; 10.693 ;        ;        ; 10.693 ;
; D[6]        ; SRAM_DQ[14] ; 10.719 ;        ;        ; 10.719 ;
; D[7]        ; SRAM_DQ[7]  ; 10.863 ;        ;        ; 10.863 ;
; D[7]        ; SRAM_DQ[15] ; 10.868 ;        ;        ; 10.868 ;
; IORQ_n      ; BUSDIR_n    ; 14.138 ;        ;        ; 14.138 ;
; IORQ_n      ; D[0]        ; 19.897 ; 19.897 ; 19.897 ; 19.897 ;
; IORQ_n      ; D[1]        ; 20.896 ; 20.896 ; 20.896 ; 20.896 ;
; IORQ_n      ; D[2]        ; 18.079 ; 18.079 ; 18.079 ; 18.079 ;
; IORQ_n      ; D[3]        ; 20.225 ; 20.225 ; 20.225 ; 20.225 ;
; IORQ_n      ; D[4]        ; 20.758 ; 20.758 ; 20.758 ; 20.758 ;
; IORQ_n      ; D[5]        ; 15.601 ; 15.787 ; 15.787 ; 15.601 ;
; IORQ_n      ; D[6]        ; 15.605 ; 15.605 ; 15.605 ; 15.605 ;
; IORQ_n      ; D[7]        ; 15.563 ; 15.563 ; 15.563 ; 15.563 ;
; M1_n        ; D[0]        ; 18.492 ; 18.492 ; 18.492 ; 18.492 ;
; M1_n        ; D[1]        ; 18.772 ; 18.772 ; 18.772 ; 18.772 ;
; M1_n        ; D[2]        ; 16.307 ; 16.307 ; 16.307 ; 16.307 ;
; M1_n        ; D[3]        ; 17.907 ; 17.907 ; 17.907 ; 17.907 ;
; M1_n        ; D[4]        ; 18.156 ; 18.156 ; 18.156 ; 18.156 ;
; M1_n        ; D[5]        ; 17.272 ; 17.272 ; 17.272 ; 17.272 ;
; M1_n        ; D[6]        ; 16.281 ; 16.281 ; 16.281 ; 16.281 ;
; M1_n        ; D[7]        ; 16.272 ; 16.272 ; 16.272 ; 16.272 ;
; MREQ_n      ; D[0]        ; 18.476 ; 18.476 ; 18.476 ; 18.476 ;
; MREQ_n      ; D[1]        ; 18.756 ; 18.756 ; 18.756 ; 18.756 ;
; MREQ_n      ; D[2]        ; 16.291 ; 16.291 ; 16.291 ; 16.291 ;
; MREQ_n      ; D[3]        ; 17.891 ; 17.891 ; 17.891 ; 17.891 ;
; MREQ_n      ; D[4]        ; 18.140 ; 18.140 ; 18.140 ; 18.140 ;
; MREQ_n      ; D[5]        ; 17.256 ; 17.256 ; 17.256 ; 17.256 ;
; MREQ_n      ; D[6]        ; 16.265 ; 16.265 ; 16.265 ; 16.265 ;
; MREQ_n      ; D[7]        ; 16.256 ; 16.256 ; 16.256 ; 16.256 ;
; RD_n        ; BUSDIR_n    ; 14.581 ;        ;        ; 14.581 ;
; RD_n        ; D[0]        ; 20.340 ; 20.340 ; 20.340 ; 20.340 ;
; RD_n        ; D[1]        ; 21.339 ; 21.339 ; 21.339 ; 21.339 ;
; RD_n        ; D[2]        ; 18.522 ; 18.522 ; 18.522 ; 18.522 ;
; RD_n        ; D[3]        ; 20.668 ; 20.668 ; 20.668 ; 20.668 ;
; RD_n        ; D[4]        ; 21.201 ; 21.201 ; 21.201 ; 21.201 ;
; RD_n        ; D[5]        ; 17.557 ; 17.557 ; 17.557 ; 17.557 ;
; RD_n        ; D[6]        ; 16.566 ; 16.566 ; 16.566 ; 16.566 ;
; RD_n        ; D[7]        ; 16.557 ; 16.557 ; 16.557 ; 16.557 ;
; SRAM_DQ[0]  ; D[0]        ; 14.101 ;        ;        ; 14.101 ;
; SRAM_DQ[1]  ; D[1]        ; 15.065 ;        ;        ; 15.065 ;
; SRAM_DQ[2]  ; D[2]        ; 12.657 ;        ;        ; 12.657 ;
; SRAM_DQ[3]  ; D[3]        ; 14.505 ;        ;        ; 14.505 ;
; SRAM_DQ[4]  ; D[4]        ; 13.934 ;        ;        ; 13.934 ;
; SRAM_DQ[5]  ; D[5]        ; 12.897 ;        ;        ; 12.897 ;
; SRAM_DQ[6]  ; D[6]        ; 11.491 ;        ;        ; 11.491 ;
; SRAM_DQ[7]  ; D[7]        ; 12.305 ;        ;        ; 12.305 ;
; SRAM_DQ[8]  ; D[0]        ; 14.254 ;        ;        ; 14.254 ;
; SRAM_DQ[9]  ; D[1]        ; 15.851 ; 15.851 ; 15.851 ; 15.851 ;
; SRAM_DQ[10] ; D[2]        ; 12.406 ;        ;        ; 12.406 ;
; SRAM_DQ[11] ; D[3]        ; 15.064 ; 15.064 ; 15.064 ; 15.064 ;
; SRAM_DQ[12] ; D[4]        ; 14.450 ;        ;        ; 14.450 ;
; SRAM_DQ[13] ; D[5]        ; 14.318 ;        ;        ; 14.318 ;
; SRAM_DQ[14] ; D[6]        ; 12.844 ;        ;        ; 12.844 ;
; SRAM_DQ[15] ; D[7]        ; 13.198 ;        ;        ; 13.198 ;
; SW[9]       ; BUSDIR_n    ;        ; 9.767  ; 9.767  ;        ;
; SW[9]       ; D[0]        ; 14.978 ; 14.978 ; 14.978 ; 14.978 ;
; SW[9]       ; D[1]        ; 15.258 ; 15.258 ; 15.258 ; 15.258 ;
; SW[9]       ; D[2]        ; 12.793 ; 12.793 ; 12.793 ; 12.793 ;
; SW[9]       ; D[3]        ; 14.393 ; 14.393 ; 14.393 ; 14.393 ;
; SW[9]       ; D[4]        ; 14.642 ; 14.642 ; 14.642 ; 14.642 ;
; SW[9]       ; D[5]        ; 13.758 ; 13.758 ; 13.758 ; 13.758 ;
; SW[9]       ; D[6]        ; 12.767 ; 12.767 ; 12.767 ; 12.767 ;
; SW[9]       ; D[7]        ; 12.758 ; 12.758 ; 12.758 ; 12.758 ;
; SW[9]       ; LEDR[9]     ; 8.953  ;        ;        ; 8.953  ;
; SW[9]       ; SRAM_CE_N   ;        ; 9.643  ; 9.643  ;        ;
; SW[9]       ; SRAM_DQ[0]  ; 8.904  ; 8.904  ; 8.904  ; 8.904  ;
; SW[9]       ; SRAM_DQ[1]  ; 8.914  ; 8.914  ; 8.914  ; 8.914  ;
; SW[9]       ; SRAM_DQ[2]  ; 8.633  ; 8.633  ; 8.633  ; 8.633  ;
; SW[9]       ; SRAM_DQ[3]  ; 8.643  ; 8.643  ; 8.643  ; 8.643  ;
; SW[9]       ; SRAM_DQ[4]  ; 8.371  ; 8.371  ; 8.371  ; 8.371  ;
; SW[9]       ; SRAM_DQ[5]  ; 8.371  ; 8.371  ; 8.371  ; 8.371  ;
; SW[9]       ; SRAM_DQ[6]  ; 8.019  ; 8.019  ; 8.019  ; 8.019  ;
; SW[9]       ; SRAM_DQ[7]  ; 8.339  ; 8.339  ; 8.339  ; 8.339  ;
; SW[9]       ; SRAM_DQ[8]  ; 8.517  ; 8.517  ; 8.517  ; 8.517  ;
; SW[9]       ; SRAM_DQ[9]  ; 8.517  ; 8.517  ; 8.517  ; 8.517  ;
; SW[9]       ; SRAM_DQ[10] ; 8.502  ; 8.502  ; 8.502  ; 8.502  ;
; SW[9]       ; SRAM_DQ[11] ; 8.507  ; 8.507  ; 8.507  ; 8.507  ;
; SW[9]       ; SRAM_DQ[12] ; 8.292  ; 8.292  ; 8.292  ; 8.292  ;
; SW[9]       ; SRAM_DQ[13] ; 8.512  ; 8.512  ; 8.512  ; 8.512  ;
; SW[9]       ; SRAM_DQ[14] ; 8.865  ; 8.865  ; 8.865  ; 8.865  ;
; SW[9]       ; SRAM_DQ[15] ; 8.862  ; 8.862  ; 8.862  ; 8.862  ;
+-------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; A[0]        ; BUSDIR_n    ; 7.506 ;       ;       ; 7.506 ;
; A[0]        ; D[0]        ; 7.912 ; 7.912 ; 7.912 ; 7.912 ;
; A[0]        ; D[1]        ; 7.914 ; 7.914 ; 7.914 ; 7.914 ;
; A[0]        ; D[2]        ; 7.512 ; 7.512 ; 7.512 ; 7.512 ;
; A[0]        ; D[3]        ; 7.825 ; 7.825 ; 7.825 ; 7.825 ;
; A[0]        ; D[4]        ; 8.127 ; 8.127 ; 8.127 ; 8.127 ;
; A[0]        ; D[5]        ; 8.516 ; 8.516 ; 8.516 ; 8.516 ;
; A[0]        ; D[6]        ; 8.519 ; 8.519 ; 8.519 ; 8.519 ;
; A[0]        ; D[7]        ; 8.489 ; 8.489 ; 8.489 ; 8.489 ;
; A[1]        ; BUSDIR_n    ;       ; 7.620 ; 7.620 ;       ;
; A[1]        ; D[0]        ; 8.184 ; 8.184 ; 8.184 ; 8.184 ;
; A[1]        ; D[1]        ; 8.028 ; 8.028 ; 8.028 ; 8.028 ;
; A[1]        ; D[2]        ; 7.646 ; 7.646 ; 7.646 ; 7.646 ;
; A[1]        ; D[3]        ; 7.959 ; 7.959 ; 7.959 ; 7.959 ;
; A[1]        ; D[4]        ; 8.261 ; 8.261 ; 8.261 ; 8.261 ;
; A[1]        ; D[5]        ; 8.630 ; 8.630 ; 8.630 ; 8.630 ;
; A[1]        ; D[6]        ; 8.633 ; 8.633 ; 8.633 ; 8.633 ;
; A[1]        ; D[7]        ; 8.603 ; 8.603 ; 8.603 ; 8.603 ;
; A[2]        ; BUSDIR_n    ;       ; 7.722 ; 7.722 ;       ;
; A[2]        ; D[0]        ; 8.286 ; 8.286 ; 8.286 ; 8.286 ;
; A[2]        ; D[1]        ; 8.130 ; 8.130 ; 8.130 ; 8.130 ;
; A[2]        ; D[2]        ; 8.237 ; 8.237 ; 8.237 ; 8.237 ;
; A[2]        ; D[3]        ; 8.421 ; 8.421 ; 8.421 ; 8.421 ;
; A[2]        ; D[4]        ; 8.421 ; 8.421 ; 8.421 ; 8.421 ;
; A[2]        ; D[5]        ; 8.732 ; 8.732 ; 8.732 ; 8.732 ;
; A[2]        ; D[6]        ; 8.443 ; 8.735 ; 8.735 ; 8.443 ;
; A[2]        ; D[7]        ; 8.463 ; 8.705 ; 8.705 ; 8.463 ;
; A[3]        ; BUSDIR_n    ; 7.080 ; 7.470 ; 7.470 ; 7.080 ;
; A[3]        ; D[0]        ; 7.644 ; 7.644 ; 7.644 ; 7.644 ;
; A[3]        ; D[1]        ; 7.488 ; 7.488 ; 7.488 ; 7.488 ;
; A[3]        ; D[2]        ; 7.618 ; 7.618 ; 7.618 ; 7.618 ;
; A[3]        ; D[3]        ; 7.779 ; 7.779 ; 7.779 ; 7.779 ;
; A[3]        ; D[4]        ; 7.779 ; 7.779 ; 7.779 ; 7.779 ;
; A[3]        ; D[5]        ; 8.090 ; 8.090 ; 8.090 ; 8.090 ;
; A[3]        ; D[6]        ; 7.879 ; 8.093 ; 8.093 ; 7.879 ;
; A[3]        ; D[7]        ; 7.899 ; 8.063 ; 8.063 ; 7.899 ;
; A[4]        ; BUSDIR_n    ;       ; 7.554 ; 7.554 ;       ;
; A[4]        ; D[0]        ; 8.118 ; 8.118 ; 8.118 ; 8.118 ;
; A[4]        ; D[1]        ; 7.962 ; 7.962 ; 7.962 ; 7.962 ;
; A[4]        ; D[2]        ; 8.069 ; 8.069 ; 8.069 ; 8.069 ;
; A[4]        ; D[3]        ; 8.253 ; 8.253 ; 8.253 ; 8.253 ;
; A[4]        ; D[4]        ; 8.253 ; 8.253 ; 8.253 ; 8.253 ;
; A[4]        ; D[5]        ; 8.564 ; 8.564 ; 8.564 ; 8.564 ;
; A[4]        ; D[6]        ; 8.275 ; 8.567 ; 8.567 ; 8.275 ;
; A[4]        ; D[7]        ; 8.295 ; 8.537 ; 8.537 ; 8.295 ;
; A[5]        ; BUSDIR_n    ; 7.344 ; 7.458 ; 7.458 ; 7.344 ;
; A[5]        ; D[0]        ; 7.908 ; 7.908 ; 7.908 ; 7.908 ;
; A[5]        ; D[1]        ; 7.752 ; 7.752 ; 7.752 ; 7.752 ;
; A[5]        ; D[2]        ; 7.780 ; 7.780 ; 7.780 ; 7.780 ;
; A[5]        ; D[3]        ; 8.043 ; 8.043 ; 8.043 ; 8.043 ;
; A[5]        ; D[4]        ; 8.043 ; 8.043 ; 8.043 ; 8.043 ;
; A[5]        ; D[5]        ; 8.240 ; 8.354 ; 8.354 ; 8.240 ;
; A[5]        ; D[6]        ; 7.867 ; 8.357 ; 8.357 ; 7.867 ;
; A[5]        ; D[7]        ; 7.887 ; 8.327 ; 8.327 ; 7.887 ;
; A[6]        ; BUSDIR_n    ;       ; 7.836 ; 7.836 ;       ;
; A[6]        ; D[0]        ; 8.400 ; 8.400 ; 8.400 ; 8.400 ;
; A[6]        ; D[1]        ; 8.244 ; 8.244 ; 8.244 ; 8.244 ;
; A[6]        ; D[2]        ; 8.351 ; 8.351 ; 8.351 ; 8.351 ;
; A[6]        ; D[3]        ; 8.535 ; 8.535 ; 8.535 ; 8.535 ;
; A[6]        ; D[4]        ; 8.535 ; 8.535 ; 8.535 ; 8.535 ;
; A[6]        ; D[5]        ; 8.846 ; 8.846 ; 8.846 ; 8.846 ;
; A[6]        ; D[6]        ; 8.557 ; 8.849 ; 8.849 ; 8.557 ;
; A[6]        ; D[7]        ; 8.577 ; 8.819 ; 8.819 ; 8.577 ;
; A[7]        ; BUSDIR_n    ; 7.675 ; 7.754 ; 7.754 ; 7.675 ;
; A[7]        ; D[0]        ; 8.239 ; 8.239 ; 8.239 ; 8.239 ;
; A[7]        ; D[1]        ; 8.083 ; 8.083 ; 8.083 ; 8.083 ;
; A[7]        ; D[2]        ; 8.076 ; 8.076 ; 8.076 ; 8.076 ;
; A[7]        ; D[3]        ; 8.374 ; 8.374 ; 8.374 ; 8.374 ;
; A[7]        ; D[4]        ; 8.374 ; 8.374 ; 8.374 ; 8.374 ;
; A[7]        ; D[5]        ; 8.536 ; 8.685 ; 8.685 ; 8.536 ;
; A[7]        ; D[6]        ; 8.163 ; 8.688 ; 8.688 ; 8.163 ;
; A[7]        ; D[7]        ; 8.183 ; 8.658 ; 8.658 ; 8.183 ;
; D[0]        ; SRAM_DQ[0]  ; 5.757 ;       ;       ; 5.757 ;
; D[0]        ; SRAM_DQ[8]  ; 5.736 ;       ;       ; 5.736 ;
; D[1]        ; SRAM_DQ[1]  ; 5.914 ;       ;       ; 5.914 ;
; D[1]        ; SRAM_DQ[9]  ; 5.872 ;       ;       ; 5.872 ;
; D[2]        ; SRAM_DQ[2]  ; 5.946 ;       ;       ; 5.946 ;
; D[2]        ; SRAM_DQ[10] ; 5.917 ;       ;       ; 5.917 ;
; D[3]        ; SRAM_DQ[3]  ; 5.895 ;       ;       ; 5.895 ;
; D[3]        ; SRAM_DQ[11] ; 5.853 ;       ;       ; 5.853 ;
; D[4]        ; SRAM_DQ[4]  ; 5.683 ;       ;       ; 5.683 ;
; D[4]        ; SRAM_DQ[12] ; 5.626 ;       ;       ; 5.626 ;
; D[5]        ; SRAM_DQ[5]  ; 5.689 ;       ;       ; 5.689 ;
; D[5]        ; SRAM_DQ[13] ; 5.577 ;       ;       ; 5.577 ;
; D[6]        ; SRAM_DQ[6]  ; 5.572 ;       ;       ; 5.572 ;
; D[6]        ; SRAM_DQ[14] ; 5.607 ;       ;       ; 5.607 ;
; D[7]        ; SRAM_DQ[7]  ; 5.648 ;       ;       ; 5.648 ;
; D[7]        ; SRAM_DQ[15] ; 5.652 ;       ;       ; 5.652 ;
; IORQ_n      ; BUSDIR_n    ; 6.838 ;       ;       ; 6.838 ;
; IORQ_n      ; D[0]        ; 6.979 ; 6.979 ; 6.979 ; 6.979 ;
; IORQ_n      ; D[1]        ; 6.823 ; 6.823 ; 6.823 ; 6.823 ;
; IORQ_n      ; D[2]        ; 7.011 ; 7.011 ; 7.011 ; 7.011 ;
; IORQ_n      ; D[3]        ; 7.114 ; 7.114 ; 7.114 ; 7.114 ;
; IORQ_n      ; D[4]        ; 7.114 ; 7.114 ; 7.114 ; 7.114 ;
; IORQ_n      ; D[5]        ; 7.425 ; 7.395 ; 7.395 ; 7.425 ;
; IORQ_n      ; D[6]        ; 7.428 ; 7.022 ; 7.022 ; 7.428 ;
; IORQ_n      ; D[7]        ; 7.398 ; 7.042 ; 7.042 ; 7.398 ;
; M1_n        ; D[0]        ; 7.271 ; 7.271 ; 7.271 ; 7.271 ;
; M1_n        ; D[1]        ; 7.115 ; 7.115 ; 7.115 ; 7.115 ;
; M1_n        ; D[2]        ; 6.998 ; 6.998 ; 6.998 ; 6.998 ;
; M1_n        ; D[3]        ; 7.406 ; 7.406 ; 7.406 ; 7.406 ;
; M1_n        ; D[4]        ; 7.406 ; 7.406 ; 7.406 ; 7.406 ;
; M1_n        ; D[5]        ; 7.315 ; 7.315 ; 7.315 ; 7.315 ;
; M1_n        ; D[6]        ; 6.941 ; 6.941 ; 6.941 ; 6.941 ;
; M1_n        ; D[7]        ; 7.162 ; 7.162 ; 7.162 ; 7.162 ;
; MREQ_n      ; D[0]        ; 7.214 ; 7.214 ; 7.214 ; 7.214 ;
; MREQ_n      ; D[1]        ; 7.058 ; 7.058 ; 7.058 ; 7.058 ;
; MREQ_n      ; D[2]        ; 6.941 ; 6.941 ; 6.941 ; 6.941 ;
; MREQ_n      ; D[3]        ; 7.349 ; 7.349 ; 7.349 ; 7.349 ;
; MREQ_n      ; D[4]        ; 7.349 ; 7.349 ; 7.349 ; 7.349 ;
; MREQ_n      ; D[5]        ; 7.258 ; 7.258 ; 7.258 ; 7.258 ;
; MREQ_n      ; D[6]        ; 6.884 ; 6.884 ; 6.884 ; 6.884 ;
; MREQ_n      ; D[7]        ; 7.105 ; 7.105 ; 7.105 ; 7.105 ;
; RD_n        ; BUSDIR_n    ; 7.103 ;       ;       ; 7.103 ;
; RD_n        ; D[0]        ; 7.159 ; 7.159 ; 7.159 ; 7.159 ;
; RD_n        ; D[1]        ; 7.003 ; 7.003 ; 7.003 ; 7.003 ;
; RD_n        ; D[2]        ; 7.118 ; 7.118 ; 7.118 ; 7.118 ;
; RD_n        ; D[3]        ; 7.294 ; 7.294 ; 7.294 ; 7.294 ;
; RD_n        ; D[4]        ; 7.294 ; 7.294 ; 7.294 ; 7.294 ;
; RD_n        ; D[5]        ; 7.435 ; 7.435 ; 7.435 ; 7.435 ;
; RD_n        ; D[6]        ; 7.061 ; 7.061 ; 7.061 ; 7.061 ;
; RD_n        ; D[7]        ; 7.282 ; 7.282 ; 7.282 ; 7.282 ;
; SRAM_DQ[0]  ; D[0]        ; 6.819 ;       ;       ; 6.819 ;
; SRAM_DQ[1]  ; D[1]        ; 7.179 ;       ;       ; 7.179 ;
; SRAM_DQ[2]  ; D[2]        ; 6.235 ;       ;       ; 6.235 ;
; SRAM_DQ[3]  ; D[3]        ; 6.852 ;       ;       ; 6.852 ;
; SRAM_DQ[4]  ; D[4]        ; 6.633 ;       ;       ; 6.633 ;
; SRAM_DQ[5]  ; D[5]        ; 6.250 ;       ;       ; 6.250 ;
; SRAM_DQ[6]  ; D[6]        ; 5.763 ;       ;       ; 5.763 ;
; SRAM_DQ[7]  ; D[7]        ; 6.025 ;       ;       ; 6.025 ;
; SRAM_DQ[8]  ; D[0]        ; 6.834 ;       ;       ; 6.834 ;
; SRAM_DQ[9]  ; D[1]        ; 7.435 ; 7.435 ; 7.435 ; 7.435 ;
; SRAM_DQ[10] ; D[2]        ; 6.178 ;       ;       ; 6.178 ;
; SRAM_DQ[11] ; D[3]        ; 7.054 ; 7.054 ; 7.054 ; 7.054 ;
; SRAM_DQ[12] ; D[4]        ; 6.808 ;       ;       ; 6.808 ;
; SRAM_DQ[13] ; D[5]        ; 6.794 ;       ;       ; 6.794 ;
; SRAM_DQ[14] ; D[6]        ; 6.284 ;       ;       ; 6.284 ;
; SRAM_DQ[15] ; D[7]        ; 6.377 ;       ;       ; 6.377 ;
; SW[9]       ; BUSDIR_n    ;       ; 4.443 ; 4.443 ;       ;
; SW[9]       ; D[0]        ; 5.065 ; 5.065 ; 5.065 ; 5.065 ;
; SW[9]       ; D[1]        ; 4.909 ; 4.909 ; 4.909 ; 4.909 ;
; SW[9]       ; D[2]        ; 4.792 ; 4.792 ; 4.792 ; 4.792 ;
; SW[9]       ; D[3]        ; 5.200 ; 5.200 ; 5.200 ; 5.200 ;
; SW[9]       ; D[4]        ; 5.200 ; 5.200 ; 5.200 ; 5.200 ;
; SW[9]       ; D[5]        ; 5.109 ; 5.109 ; 5.109 ; 5.109 ;
; SW[9]       ; D[6]        ; 4.735 ; 4.735 ; 4.735 ; 4.735 ;
; SW[9]       ; D[7]        ; 4.956 ; 4.956 ; 4.956 ; 4.956 ;
; SW[9]       ; LEDR[9]     ; 3.946 ;       ;       ; 3.946 ;
; SW[9]       ; SRAM_CE_N   ;       ; 4.324 ; 4.324 ;       ;
; SW[9]       ; SRAM_DQ[0]  ; 4.056 ; 4.056 ; 4.056 ; 4.056 ;
; SW[9]       ; SRAM_DQ[1]  ; 4.066 ; 4.066 ; 4.066 ; 4.066 ;
; SW[9]       ; SRAM_DQ[2]  ; 3.956 ; 3.956 ; 3.956 ; 3.956 ;
; SW[9]       ; SRAM_DQ[3]  ; 3.966 ; 3.966 ; 3.966 ; 3.966 ;
; SW[9]       ; SRAM_DQ[4]  ; 3.864 ; 3.864 ; 3.864 ; 3.864 ;
; SW[9]       ; SRAM_DQ[5]  ; 3.864 ; 3.864 ; 3.864 ; 3.864 ;
; SW[9]       ; SRAM_DQ[6]  ; 3.708 ; 3.708 ; 3.708 ; 3.708 ;
; SW[9]       ; SRAM_DQ[7]  ; 3.839 ; 3.839 ; 3.839 ; 3.839 ;
; SW[9]       ; SRAM_DQ[8]  ; 3.878 ; 3.878 ; 3.878 ; 3.878 ;
; SW[9]       ; SRAM_DQ[9]  ; 3.878 ; 3.878 ; 3.878 ; 3.878 ;
; SW[9]       ; SRAM_DQ[10] ; 3.866 ; 3.866 ; 3.866 ; 3.866 ;
; SW[9]       ; SRAM_DQ[11] ; 3.868 ; 3.868 ; 3.868 ; 3.868 ;
; SW[9]       ; SRAM_DQ[12] ; 3.812 ; 3.812 ; 3.812 ; 3.812 ;
; SW[9]       ; SRAM_DQ[13] ; 3.876 ; 3.876 ; 3.876 ; 3.876 ;
; SW[9]       ; SRAM_DQ[14] ; 4.023 ; 4.023 ; 4.023 ; 4.023 ;
; SW[9]       ; SRAM_DQ[15] ; 4.021 ; 4.021 ; 4.021 ; 4.021 ;
+-------------+-------------+-------+-------+-------+-------+


-------------------
; Clock Transfers ;
-------------------
Nothing to report.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 46    ; 46   ;
; Unconstrained Input Port Paths  ; 512   ; 512  ;
; Unconstrained Output Ports      ; 70    ; 70   ;
; Unconstrained Output Port Paths ; 346   ; 346  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jan 24 00:33:15 2023
Info: Command: quartus_sta MemoryMapper512K -c MemoryMapper512K
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 14 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MemoryMapper512K.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name WR_n WR_n
    Info (332105): create_clock -period 1.000 -name SLTSL_n SLTSL_n
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469       -45.461 WR_n 
    Info (332119):    -1.469        -1.469 SLTSL_n 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -37.222 WR_n 
    Info (332119):    -1.222        -1.222 SLTSL_n 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4552 megabytes
    Info: Processing ended: Tue Jan 24 00:33:15 2023
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


