** Question Page 78 

== Gaetan  
Ils ne peuvent pas communiquer directement.
Il faut ajouter une mémoire partagée et un controleur d'interruption. 
Le premier CPU envoie le message à la mémoire,
et prévient le controleur d'interruption qui préviendra le second CPU. 

== Adrien 
Connexion de deux ARM9 avec 1 ports initiateurs chacun:
Ajout d'une mémoire
Proc1 écrit dans mémoire
Proc1 déclenche interruption
Controleur d'interruption envoie interruption à Proc2
Proc2 questionne ITC
Proc2 lit en mémoire

== NOM_SUIVANT


−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−

** Question Page 34 

== Gaetan
Pour faire un additionneur générique n bits, on utilise un template et non pas n additionneurs 1 bit.

−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−

** 05 question page 43. On n'a pour l'instant que des connections points à points, Que manque t'il -- comment faire ?

== Gaetan
Les connection N initiateurs M cibles
On ajoute un composant pour modéliser le bus (sc_module)

−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−

** 06 - page 18
Va on voir tous les accès mémoires ? Même avec les read_mem et les write_mem
== Gaetan
	On a pas les fetch ! 
		En plus, les instructions pentium sont plus compactes 
		que celles d'un autre processeur
		Il faudrait avoir ajouté le binaire cross-compilé + ajouter des choses
	On ne modélise pas complètement la pile : @adresse, appels de fonctions
	Pas d'analyse de performance sans ajouter beaucoup de choses

