Fitter report for lights
Sat Apr 06 11:01:30 2013
Quartus II 32-bit Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Interconnect Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Sat Apr 06 11:01:30 2013         ;
; Quartus II 32-bit Version          ; 12.0 Build 263 08/02/2012 SP 2 SJ Web Edition ;
; Revision Name                      ; lights                                        ;
; Top-level Entity Name              ; lights                                        ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C20F484C7                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 2,092 / 18,752 ( 11 % )                       ;
;     Total combinational functions  ; 1,944 / 18,752 ( 10 % )                       ;
;     Dedicated logic registers      ; 1,016 / 18,752 ( 5 % )                        ;
; Total registers                    ; 1064                                          ;
; Total pins                         ; 56 / 315 ( 18 % )                             ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 76,800 / 239,616 ( 32 % )                     ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                       ;
+----------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+----------------------------------------------------------------+------------------+-----------------------+
; Node                                               ; Action          ; Operation        ; Reason                          ; Node Port ; Node Port Name ; Destination Node                                               ; Destination Port ; Destination Port Name ;
+----------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+----------------------------------------------------------------+------------------+-----------------------+
; nios_system:NiosII|sdram_1:the_sdram_1|m_addr[0]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[0]                                                   ; DATAIN           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_addr[1]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[1]                                                   ; DATAIN           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_addr[2]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[2]                                                   ; DATAIN           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_addr[3]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[3]                                                   ; DATAIN           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_addr[4]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[4]                                                   ; DATAIN           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_addr[5]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[5]                                                   ; DATAIN           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_addr[6]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[6]                                                   ; DATAIN           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_addr[7]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[7]                                                   ; DATAIN           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_addr[8]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[8]                                                   ; DATAIN           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_addr[9]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[9]                                                   ; DATAIN           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_addr[10]  ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[10]                                                  ; DATAIN           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_addr[11]  ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_ADDR[11]                                                  ; DATAIN           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_cmd[0]    ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_WE_N                                                      ; DATAIN           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_cmd[0]    ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; nios_system:NiosII|sdram_1:the_sdram_1|m_cmd[0]~_Duplicate_1   ; REGOUT           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_cmd[0]    ; Inverted        ; Register Packing ; Fast Output Register assignment ;           ;                ;                                                                ;                  ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_cmd[1]    ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_CAS_N                                                     ; DATAIN           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_cmd[1]    ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; nios_system:NiosII|sdram_1:the_sdram_1|m_cmd[1]~_Duplicate_1   ; REGOUT           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_cmd[1]    ; Inverted        ; Register Packing ; Fast Output Register assignment ;           ;                ;                                                                ;                  ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_cmd[2]    ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_RAS_N                                                     ; DATAIN           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_cmd[2]    ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; nios_system:NiosII|sdram_1:the_sdram_1|m_cmd[2]~_Duplicate_1   ; REGOUT           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_cmd[2]    ; Inverted        ; Register Packing ; Fast Output Register assignment ;           ;                ;                                                                ;                  ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_cmd[3]    ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_CS_N                                                      ; DATAIN           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_cmd[3]    ; Inverted        ; Register Packing ; Fast Output Register assignment ;           ;                ;                                                                ;                  ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[0]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[0]                                                     ; DATAIN           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[0]   ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; nios_system:NiosII|sdram_1:the_sdram_1|m_data[0]~_Duplicate_1  ; REGOUT           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[1]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[1]                                                     ; DATAIN           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[1]   ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; nios_system:NiosII|sdram_1:the_sdram_1|m_data[1]~_Duplicate_1  ; REGOUT           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[2]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[2]                                                     ; DATAIN           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[2]   ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; nios_system:NiosII|sdram_1:the_sdram_1|m_data[2]~_Duplicate_1  ; REGOUT           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[3]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[3]                                                     ; DATAIN           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[3]   ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; nios_system:NiosII|sdram_1:the_sdram_1|m_data[3]~_Duplicate_1  ; REGOUT           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[4]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[4]                                                     ; DATAIN           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[4]   ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; nios_system:NiosII|sdram_1:the_sdram_1|m_data[4]~_Duplicate_1  ; REGOUT           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[5]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[5]                                                     ; DATAIN           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[5]   ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; nios_system:NiosII|sdram_1:the_sdram_1|m_data[5]~_Duplicate_1  ; REGOUT           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[6]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[6]                                                     ; DATAIN           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[6]   ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; nios_system:NiosII|sdram_1:the_sdram_1|m_data[6]~_Duplicate_1  ; REGOUT           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[7]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[7]                                                     ; DATAIN           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[7]   ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; nios_system:NiosII|sdram_1:the_sdram_1|m_data[7]~_Duplicate_1  ; REGOUT           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[8]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[8]                                                     ; DATAIN           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[8]   ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; nios_system:NiosII|sdram_1:the_sdram_1|m_data[8]~_Duplicate_1  ; REGOUT           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[9]   ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[9]                                                     ; DATAIN           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[9]   ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; nios_system:NiosII|sdram_1:the_sdram_1|m_data[9]~_Duplicate_1  ; REGOUT           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[10]  ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[10]                                                    ; DATAIN           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[10]  ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; nios_system:NiosII|sdram_1:the_sdram_1|m_data[10]~_Duplicate_1 ; REGOUT           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[11]  ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[11]                                                    ; DATAIN           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[11]  ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; nios_system:NiosII|sdram_1:the_sdram_1|m_data[11]~_Duplicate_1 ; REGOUT           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[12]  ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[12]                                                    ; DATAIN           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[12]  ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; nios_system:NiosII|sdram_1:the_sdram_1|m_data[12]~_Duplicate_1 ; REGOUT           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[13]  ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[13]                                                    ; DATAIN           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[13]  ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; nios_system:NiosII|sdram_1:the_sdram_1|m_data[13]~_Duplicate_1 ; REGOUT           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[14]  ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[14]                                                    ; DATAIN           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[14]  ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; nios_system:NiosII|sdram_1:the_sdram_1|m_data[14]~_Duplicate_1 ; REGOUT           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[15]  ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; DRAM_DQ[15]                                                    ; DATAIN           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[15]  ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; nios_system:NiosII|sdram_1:the_sdram_1|m_data[15]~_Duplicate_1 ; REGOUT           ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_data[0]  ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[0]                                                     ; COMBOUT          ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_data[1]  ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[1]                                                     ; COMBOUT          ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_data[2]  ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[2]                                                     ; COMBOUT          ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_data[3]  ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[3]                                                     ; COMBOUT          ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_data[4]  ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[4]                                                     ; COMBOUT          ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_data[5]  ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[5]                                                     ; COMBOUT          ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_data[6]  ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[6]                                                     ; COMBOUT          ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_data[7]  ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[7]                                                     ; COMBOUT          ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_data[8]  ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[8]                                                     ; COMBOUT          ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_data[9]  ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[9]                                                     ; COMBOUT          ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_data[10] ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[10]                                                    ; COMBOUT          ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_data[11] ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[11]                                                    ; COMBOUT          ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_data[12] ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[12]                                                    ; COMBOUT          ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_data[13] ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[13]                                                    ; COMBOUT          ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_data[14] ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[14]                                                    ; COMBOUT          ;                       ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_data[15] ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; DRAM_DQ[15]                                                    ; COMBOUT          ;                       ;
+----------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+----------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                  ;
+----------------------+----------------+--------------+------------------+---------------+----------------------------+
; Name                 ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+----------------------+----------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register  ; sdram_1        ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; sdram_1        ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; sdram_1        ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; sdram_1        ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; sdram_1        ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; sdram_1        ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; sdram_1        ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; sdram_1        ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; sdram_1        ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; sdram_1        ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; sdram_1        ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; sdram_1        ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; sdram_1        ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; sdram_1        ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; sdram_1        ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register  ; sdram_1        ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; sdram_1        ;              ; m_bank[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; sdram_1        ;              ; m_bank[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; sdram_1        ;              ; m_dqm[0]         ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register ; sdram_1        ;              ; m_dqm[1]         ; ON            ; Compiler or HDL Assignment ;
+----------------------+----------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3172 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3172 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2969    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 200     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Jashwanth/Desktop/4th_sem/altera/sopc_builder/lights.pin.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                                                        ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                                                  ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 2,092 / 18,752 ( 11 % )                                                                                                                                ;
;     -- Combinational with no register       ; 1076                                                                                                                                                   ;
;     -- Register only                        ; 148                                                                                                                                                    ;
;     -- Combinational with a register        ; 868                                                                                                                                                    ;
;                                             ;                                                                                                                                                        ;
; Logic element usage by number of LUT inputs ;                                                                                                                                                        ;
;     -- 4 input functions                    ; 997                                                                                                                                                    ;
;     -- 3 input functions                    ; 707                                                                                                                                                    ;
;     -- <=2 input functions                  ; 240                                                                                                                                                    ;
;     -- Register only                        ; 148                                                                                                                                                    ;
;                                             ;                                                                                                                                                        ;
; Logic elements by mode                      ;                                                                                                                                                        ;
;     -- normal mode                          ; 1778                                                                                                                                                   ;
;     -- arithmetic mode                      ; 166                                                                                                                                                    ;
;                                             ;                                                                                                                                                        ;
; Total registers*                            ; 1,064 / 19,649 ( 5 % )                                                                                                                                 ;
;     -- Dedicated logic registers            ; 1,016 / 18,752 ( 5 % )                                                                                                                                 ;
;     -- I/O registers                        ; 48 / 897 ( 5 % )                                                                                                                                       ;
;                                             ;                                                                                                                                                        ;
; Total LABs:  partially or completely used   ; 165 / 1,172 ( 14 % )                                                                                                                                   ;
; User inserted logic elements                ; 0                                                                                                                                                      ;
; Virtual pins                                ; 0                                                                                                                                                      ;
; I/O pins                                    ; 56 / 315 ( 18 % )                                                                                                                                      ;
;     -- Clock pins                           ; 6 / 8 ( 75 % )                                                                                                                                         ;
;                                             ;                                                                                                                                                        ;
; Global signals                              ; 6                                                                                                                                                      ;
; M4Ks                                        ; 22 / 52 ( 42 % )                                                                                                                                       ;
; Total block memory bits                     ; 76,800 / 239,616 ( 32 % )                                                                                                                              ;
; Total block memory implementation bits      ; 101,376 / 239,616 ( 42 % )                                                                                                                             ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )                                                                                                                                         ;
; PLLs                                        ; 0 / 4 ( 0 % )                                                                                                                                          ;
; Global clocks                               ; 6 / 16 ( 38 % )                                                                                                                                        ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                                                                                                                        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                                                                                          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                                                                                          ;
; Average interconnect usage (total/H/V)      ; 6% / 6% / 6%                                                                                                                                           ;
; Peak interconnect usage (total/H/V)         ; 15% / 15% / 15%                                                                                                                                        ;
; Maximum fan-out node                        ; CLOCK_50~clkctrl                                                                                                                                       ;
; Maximum fan-out                             ; 929                                                                                                                                                    ;
; Highest non-global fan-out signal           ; nios_system:NiosII|jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave|cpu_0_data_master_requests_jtag_uart_0_avalon_jtag_slave ;
; Highest non-global fan-out                  ; 65                                                                                                                                                     ;
; Total fan-out                               ; 11022                                                                                                                                                  ;
; Average fan-out                             ; 3.48                                                                                                                                                   ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                  ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                            ;
;                                             ;                       ;                       ;                                ;
; Total logic elements                        ; 1962 / 18752 ( 10 % ) ; 130 / 18752 ( < 1 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 1022                  ; 54                    ; 0                              ;
;     -- Register only                        ; 140                   ; 8                     ; 0                              ;
;     -- Combinational with a register        ; 800                   ; 68                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                                ;
;     -- 4 input functions                    ; 945                   ; 52                    ; 0                              ;
;     -- 3 input functions                    ; 662                   ; 45                    ; 0                              ;
;     -- <=2 input functions                  ; 215                   ; 25                    ; 0                              ;
;     -- Register only                        ; 140                   ; 8                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic elements by mode                      ;                       ;                       ;                                ;
;     -- normal mode                          ; 1660                  ; 118                   ; 0                              ;
;     -- arithmetic mode                      ; 162                   ; 4                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Total registers                             ; 988                   ; 76                    ; 0                              ;
;     -- Dedicated logic registers            ; 940 / 18752 ( 5 % )   ; 76 / 18752 ( < 1 % )  ; 0 / 18752 ( 0 % )              ;
;     -- I/O registers                        ; 48                    ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Total LABs:  partially or completely used   ; 156 / 1172 ( 13 % )   ; 12 / 1172 ( 1 % )     ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                              ;
; I/O pins                                    ; 56                    ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 76800                 ; 0                     ; 0                              ;
; Total RAM block bits                        ; 101376                ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; M4K                                         ; 22 / 52 ( 42 % )      ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 4 / 20 ( 20 % )       ; 2 / 20 ( 10 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                       ;                                ;
; Connections                                 ;                       ;                       ;                                ;
;     -- Input Connections                    ; 269                   ; 118                   ; 0                              ;
;     -- Registered Input Connections         ; 130                   ; 84                    ; 0                              ;
;     -- Output Connections                   ; 212                   ; 175                   ; 0                              ;
;     -- Registered Output Connections        ; 4                     ; 135                   ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Internal Connections                        ;                       ;                       ;                                ;
;     -- Total Connections                    ; 10521                 ; 834                   ; 0                              ;
;     -- Registered Connections               ; 3897                  ; 519                   ; 0                              ;
;                                             ;                       ;                       ;                                ;
; External Connections                        ;                       ;                       ;                                ;
;     -- Top                                  ; 190                   ; 291                   ; 0                              ;
;     -- sld_hub:auto_hub                     ; 291                   ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Partition Interface                         ;                       ;                       ;                                ;
;     -- Input Ports                          ; 50                    ; 22                    ; 0                              ;
;     -- Output Ports                         ; 37                    ; 39                    ; 0                              ;
;     -- Bidir Ports                          ; 16                    ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Registered Ports                            ;                       ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 29                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Port Connectivity                           ;                       ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 9                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 1                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 25                    ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_50 ; L1    ; 2        ; 0            ; 13           ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]   ; R22   ; 6        ; 50           ; 10           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]    ; L22   ; 5        ; 50           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]    ; L21   ; 5        ; 50           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]    ; M22   ; 6        ; 50           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]    ; V12   ; 7        ; 26           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]    ; W12   ; 7        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]    ; U12   ; 8        ; 26           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]    ; U11   ; 8        ; 26           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]    ; M2    ; 1        ; 0            ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; DRAM_ADDR[0]  ; W4    ; 1        ; 0            ; 3            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[10] ; W3    ; 1        ; 0            ; 3            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[11] ; N6    ; 1        ; 0            ; 11           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[1]  ; W5    ; 1        ; 0            ; 2            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[2]  ; Y3    ; 1        ; 0            ; 3            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[3]  ; Y4    ; 1        ; 0            ; 3            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[4]  ; R6    ; 1        ; 0            ; 7            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[5]  ; R5    ; 1        ; 0            ; 7            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[6]  ; P6    ; 1        ; 0            ; 9            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[7]  ; P5    ; 1        ; 0            ; 9            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[8]  ; P3    ; 1        ; 0            ; 10           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[9]  ; N4    ; 1        ; 0            ; 10           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_0     ; U3    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_1     ; V4    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CAS_N    ; T3    ; 1        ; 0            ; 5            ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CKE      ; N3    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK      ; U4    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CS_N     ; T6    ; 1        ; 0            ; 5            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_LDQM     ; R7    ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_RAS_N    ; T5    ; 1        ; 0            ; 6            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_UDQM     ; M5    ; 1        ; 0            ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_WE_N     ; R8    ; 1        ; 0            ; 9            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0]       ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]       ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]       ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]       ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]       ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]       ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]       ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]       ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                      ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------------------+---------------------+
; DRAM_DQ[0]  ; U1    ; 1        ; 0            ; 7            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_system:NiosII|sdram_1:the_sdram_1|oe ; -                   ;
; DRAM_DQ[10] ; P1    ; 1        ; 0            ; 11           ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_system:NiosII|sdram_1:the_sdram_1|oe ; -                   ;
; DRAM_DQ[11] ; P2    ; 1        ; 0            ; 11           ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_system:NiosII|sdram_1:the_sdram_1|oe ; -                   ;
; DRAM_DQ[12] ; R1    ; 1        ; 0            ; 8            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_system:NiosII|sdram_1:the_sdram_1|oe ; -                   ;
; DRAM_DQ[13] ; R2    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_system:NiosII|sdram_1:the_sdram_1|oe ; -                   ;
; DRAM_DQ[14] ; T1    ; 1        ; 0            ; 8            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_system:NiosII|sdram_1:the_sdram_1|oe ; -                   ;
; DRAM_DQ[15] ; T2    ; 1        ; 0            ; 8            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_system:NiosII|sdram_1:the_sdram_1|oe ; -                   ;
; DRAM_DQ[1]  ; U2    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_system:NiosII|sdram_1:the_sdram_1|oe ; -                   ;
; DRAM_DQ[2]  ; V1    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_system:NiosII|sdram_1:the_sdram_1|oe ; -                   ;
; DRAM_DQ[3]  ; V2    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_system:NiosII|sdram_1:the_sdram_1|oe ; -                   ;
; DRAM_DQ[4]  ; W1    ; 1        ; 0            ; 4            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_system:NiosII|sdram_1:the_sdram_1|oe ; -                   ;
; DRAM_DQ[5]  ; W2    ; 1        ; 0            ; 4            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_system:NiosII|sdram_1:the_sdram_1|oe ; -                   ;
; DRAM_DQ[6]  ; Y1    ; 1        ; 0            ; 4            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_system:NiosII|sdram_1:the_sdram_1|oe ; -                   ;
; DRAM_DQ[7]  ; Y2    ; 1        ; 0            ; 4            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_system:NiosII|sdram_1:the_sdram_1|oe ; -                   ;
; DRAM_DQ[8]  ; N1    ; 1        ; 0            ; 12           ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_system:NiosII|sdram_1:the_sdram_1|oe ; -                   ;
; DRAM_DQ[9]  ; N2    ; 1        ; 0            ; 12           ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; nios_system:NiosII|sdram_1:the_sdram_1|oe ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 39 / 41 ( 95 % ) ; 3.3V          ; --           ;
; 2        ; 3 / 33 ( 9 % )   ; 3.3V          ; --           ;
; 3        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 39 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 11 / 36 ( 31 % ) ; 3.3V          ; --           ;
; 7        ; 2 / 40 ( 5 % )   ; 3.3V          ; --           ;
; 8        ; 2 / 43 ( 5 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K6       ; 33         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 42         ; 1        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; DRAM_UDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; DRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 46         ; 1        ; DRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 51         ; 1        ; DRAM_CKE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 52         ; 1        ; DRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; DRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; DRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 48         ; 1        ; DRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 50         ; 1        ; DRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; DRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 56         ; 1        ; DRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; DRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 58         ; 1        ; DRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; DRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 64         ; 1        ; DRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 54         ; 1        ; DRAM_LDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 53         ; 1        ; DRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ; 190        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 191        ; 6        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; DRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 60         ; 1        ; DRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 69         ; 1        ; DRAM_CAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; DRAM_RAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 68         ; 1        ; DRAM_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; DRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 62         ; 1        ; DRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 70         ; 1        ; DRAM_BA_0                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 80         ; 1        ; DRAM_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 182        ; 6        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; DRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 66         ; 1        ; DRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; DRAM_BA_1                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; DRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 72         ; 1        ; DRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 75         ; 1        ; DRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 76         ; 1        ; DRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ; 79         ; 1        ; DRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; DRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 74         ; 1        ; DRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 77         ; 1        ; DRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 78         ; 1        ; DRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                       ; Library Name ;
+---------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |lights                                                                                                                   ; 2092 (1)    ; 1016 (0)                  ; 48 (48)       ; 76800       ; 22   ; 0            ; 0       ; 0         ; 56   ; 0            ; 1076 (1)     ; 148 (0)           ; 868 (0)          ; |lights                                                                                                                                                                                                                                                                   ;              ;
;    |nios_system:NiosII|                                                                                                   ; 1961 (0)    ; 940 (0)                   ; 0 (0)         ; 76800       ; 22   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1021 (0)     ; 140 (0)           ; 800 (1)          ; |lights|nios_system:NiosII                                                                                                                                                                                                                                                ;              ;
;       |LED_S:the_LED_S|                                                                                                   ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |lights|nios_system:NiosII|LED_S:the_LED_S                                                                                                                                                                                                                                ;              ;
;       |LED_S_s1_arbitrator:the_LED_S_s1|                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lights|nios_system:NiosII|LED_S_s1_arbitrator:the_LED_S_s1                                                                                                                                                                                                               ;              ;
;       |cpu_0:the_cpu_0|                                                                                                   ; 1027 (753)  ; 496 (314)                 ; 0 (0)         ; 10240       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 511 (419)    ; 68 (25)           ; 448 (310)        ; |lights|nios_system:NiosII|cpu_0:the_cpu_0                                                                                                                                                                                                                                ;              ;
;          |cpu_0_nios2_oci:the_cpu_0_nios2_oci|                                                                            ; 273 (28)    ; 181 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (28)      ; 43 (0)            ; 138 (0)          ; |lights|nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci                                                                                                                                                                                            ;              ;
;             |cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|                                         ; 142 (0)     ; 95 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 43 (0)            ; 52 (0)           ; |lights|nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper                                                                                                                        ;              ;
;                |cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|                                        ; 50 (46)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 39 (37)           ; 10 (8)           ; |lights|nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lights|nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lights|nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ;              ;
;                |cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|                                              ; 90 (86)     ; 46 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 4 (2)             ; 42 (42)          ; |lights|nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck                                                            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lights|nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lights|nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer        ;              ;
;                |sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|                                                       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |lights|nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy                                                                     ;              ;
;             |cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|                                                           ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |lights|nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg                                                                                                                                          ;              ;
;             |cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|                                                             ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |lights|nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break                                                                                                                                            ;              ;
;             |cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|                                                             ; 11 (11)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |lights|nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug                                                                                                                                            ;              ;
;             |cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|                                                                   ; 54 (54)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 44 (44)          ; |lights|nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem                                                                                                                                                  ;              ;
;                |cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lights|nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component                                                                   ;              ;
;                   |altsyncram:the_altsyncram|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lights|nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                         ;              ;
;                      |altsyncram_c572:auto_generated|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lights|nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_c572:auto_generated          ;              ;
;          |cpu_0_register_bank_a_module:cpu_0_register_bank_a|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lights|nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lights|nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                   ;              ;
;                |altsyncram_vaf1:auto_generated|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lights|nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_vaf1:auto_generated                                                                                                                    ;              ;
;          |cpu_0_register_bank_b_module:cpu_0_register_bank_b|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lights|nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lights|nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                   ;              ;
;                |altsyncram_0bf1:auto_generated|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lights|nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_0bf1:auto_generated                                                                                                                    ;              ;
;          |cpu_0_test_bench:the_cpu_0_test_bench|                                                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lights|nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench                                                                                                                                                                                          ;              ;
;       |cpu_0_data_master_arbitrator:the_cpu_0_data_master|                                                                ; 117 (117)   ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 10 (10)           ; 60 (60)          ; |lights|nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master                                                                                                                                                                                             ;              ;
;       |cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|                                                  ; 25 (25)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 17 (17)          ; |lights|nios_system:NiosII|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master                                                                                                                                                                               ;              ;
;       |cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|                                                    ; 29 (29)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 4 (4)            ; |lights|nios_system:NiosII|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module                                                                                                                                                                                 ;              ;
;       |jtag_uart_0:the_jtag_uart_0|                                                                                       ; 167 (44)    ; 112 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (31)      ; 20 (1)            ; 92 (12)          ; |lights|nios_system:NiosII|jtag_uart_0:the_jtag_uart_0                                                                                                                                                                                                                    ;              ;
;          |alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|                                                                ; 72 (72)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 19 (19)           ; 40 (40)          ; |lights|nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                    ;              ;
;          |jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|                                                                  ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |lights|nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r                                                                                                                                                                      ;              ;
;             |scfifo:rfifo|                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |lights|nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                         ;              ;
;                |scfifo_1n21:auto_generated|                                                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |lights|nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                                                                              ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                  ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |lights|nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                         ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                            ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |lights|nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                 ;              ;
;                         |cntr_rj7:count_usedw|                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |lights|nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                            ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |lights|nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                   ;              ;
;                      |cntr_fjb:wr_ptr|                                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |lights|nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                         ;              ;
;                      |dpram_5h21:FIFOram|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lights|nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                      ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lights|nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                          ;              ;
;          |jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |lights|nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w                                                                                                                                                                      ;              ;
;             |scfifo:wfifo|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |lights|nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                         ;              ;
;                |scfifo_1n21:auto_generated|                                                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |lights|nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                                                                              ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |lights|nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                         ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                            ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |lights|nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                 ;              ;
;                         |cntr_rj7:count_usedw|                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |lights|nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                            ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |lights|nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                   ;              ;
;                      |cntr_fjb:wr_ptr|                                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |lights|nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                         ;              ;
;                      |dpram_5h21:FIFOram|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lights|nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                      ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lights|nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                          ;              ;
;       |jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave|                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lights|nios_system:NiosII|jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave                                                                                                                                                                     ;              ;
;       |nios_system_reset_clk_0_domain_synch_module:nios_system_reset_clk_0_domain_synch|                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lights|nios_system:NiosII|nios_system_reset_clk_0_domain_synch_module:nios_system_reset_clk_0_domain_synch                                                                                                                                                               ;              ;
;       |onchip_memory2_0:the_onchip_memory2_0|                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lights|nios_system:NiosII|onchip_memory2_0:the_onchip_memory2_0                                                                                                                                                                                                          ;              ;
;          |altsyncram:the_altsyncram|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lights|nios_system:NiosII|onchip_memory2_0:the_onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                ;              ;
;             |altsyncram_u3c1:auto_generated|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lights|nios_system:NiosII|onchip_memory2_0:the_onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_u3c1:auto_generated                                                                                                                                                 ;              ;
;       |onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|                                                            ; 27 (27)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 3 (3)            ; |lights|nios_system:NiosII|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1                                                                                                                                                                                         ;              ;
;       |sdram_1:the_sdram_1|                                                                                               ; 490 (403)   ; 196 (114)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 293 (288)    ; 40 (2)            ; 157 (75)         ; |lights|nios_system:NiosII|sdram_1:the_sdram_1                                                                                                                                                                                                                            ;              ;
;          |sdram_1_input_efifo_module:the_sdram_1_input_efifo_module|                                                      ; 126 (126)   ; 82 (82)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 38 (38)           ; 83 (83)          ; |lights|nios_system:NiosII|sdram_1:the_sdram_1|sdram_1_input_efifo_module:the_sdram_1_input_efifo_module                                                                                                                                                                  ;              ;
;       |sdram_1_s1_arbitrator:the_sdram_1_s1|                                                                              ; 108 (56)    ; 42 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (23)      ; 2 (0)             ; 62 (33)          ; |lights|nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1                                                                                                                                                                                                           ;              ;
;          |rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|               ; 34 (34)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 1 (1)             ; 18 (18)          ; |lights|nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1                                                                                                          ;              ;
;          |rdv_fifo_for_cpu_0_instruction_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_1_s1| ; 18 (18)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 11 (11)          ; |lights|nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_1_s1                                                                                            ;              ;
;       |switches:the_switches|                                                                                             ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |lights|nios_system:NiosII|switches:the_switches                                                                                                                                                                                                                          ;              ;
;       |switches_s1_arbitrator:the_switches_s1|                                                                            ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |lights|nios_system:NiosII|switches_s1_arbitrator:the_switches_s1                                                                                                                                                                                                         ;              ;
;    |sld_hub:auto_hub|                                                                                                     ; 130 (86)    ; 76 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (38)      ; 8 (8)             ; 68 (43)          ; |lights|sld_hub:auto_hub                                                                                                                                                                                                                                                  ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                                           ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |lights|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                          ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                                         ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |lights|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                        ;              ;
+---------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+---------------+----------+---------------+---------------+-----------------------+-----------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO       ;
+---------------+----------+---------------+---------------+-----------------------+-----------+
; DRAM_DQ[0]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[1]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[2]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[3]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[4]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[5]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[6]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[7]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[8]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[9]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[10]   ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[11]   ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[12]   ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[13]   ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[14]   ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[15]   ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_BA_1     ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_BA_0     ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_UDQM     ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_LDQM     ; Output   ; --            ; --            ; --                    ; --        ;
; CLOCK_50      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; KEY[0]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; SW[0]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[1]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[2]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[3]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[4]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[5]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[6]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[7]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
+---------------+----------+---------------+---------------+-----------------------+-----------+


+---------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                            ;
+---------------------------------------------+-------------------+---------+
; Source Pin / Fanout                         ; Pad To Core Index ; Setting ;
+---------------------------------------------+-------------------+---------+
; DRAM_DQ[0]                                  ;                   ;         ;
; DRAM_DQ[1]                                  ;                   ;         ;
; DRAM_DQ[2]                                  ;                   ;         ;
; DRAM_DQ[3]                                  ;                   ;         ;
; DRAM_DQ[4]                                  ;                   ;         ;
; DRAM_DQ[5]                                  ;                   ;         ;
; DRAM_DQ[6]                                  ;                   ;         ;
; DRAM_DQ[7]                                  ;                   ;         ;
; DRAM_DQ[8]                                  ;                   ;         ;
; DRAM_DQ[9]                                  ;                   ;         ;
; DRAM_DQ[10]                                 ;                   ;         ;
; DRAM_DQ[11]                                 ;                   ;         ;
; DRAM_DQ[12]                                 ;                   ;         ;
; DRAM_DQ[13]                                 ;                   ;         ;
; DRAM_DQ[14]                                 ;                   ;         ;
; DRAM_DQ[15]                                 ;                   ;         ;
; CLOCK_50                                    ;                   ;         ;
; KEY[0]                                      ;                   ;         ;
;      - nios_system:NiosII|reset_n_sources~0 ; 1                 ; 6       ;
; SW[0]                                       ;                   ;         ;
; SW[1]                                       ;                   ;         ;
; SW[2]                                       ;                   ;         ;
; SW[3]                                       ;                   ;         ;
; SW[4]                                       ;                   ;         ;
; SW[5]                                       ;                   ;         ;
; SW[6]                                       ;                   ;         ;
; SW[7]                                       ;                   ;         ;
+---------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                  ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                              ; PIN_L1             ; 909     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                          ; JTAG_X1_Y14_N0     ; 161     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                          ; JTAG_X1_Y14_N0     ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|LED_S:the_LED_S|process_0~1                                                                                                                                                                                        ; LCCOMB_X30_Y12_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[4]                                                                                                                                                                                            ; LCFF_X25_Y12_N27   ; 41      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_alu_result~8                                                                                                                                                                                     ; LCCOMB_X22_Y13_N26 ; 59      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_new_inst                                                                                                                                                                                         ; LCFF_X22_Y12_N25   ; 42      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_valid                                                                                                                                                                                            ; LCFF_X22_Y11_N25   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0:the_cpu_0|F_pc_sel_nxt[0]~0                                                                                                                                                                                  ; LCCOMB_X23_Y13_N6  ; 26      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0:the_cpu_0|F_valid                                                                                                                                                                                            ; LCCOMB_X22_Y11_N20 ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0:the_cpu_0|R_ctrl_hi_imm16                                                                                                                                                                                    ; LCFF_X20_Y13_N5    ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0:the_cpu_0|R_ctrl_shift_rot                                                                                                                                                                                   ; LCFF_X21_Y13_N3    ; 31      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0:the_cpu_0|R_src1~13                                                                                                                                                                                          ; LCCOMB_X22_Y12_N18 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0:the_cpu_0|R_src2_hi~0                                                                                                                                                                                        ; LCCOMB_X20_Y13_N18 ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wren                                                                                                                                                                                          ; LCCOMB_X18_Y15_N16 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_status_reg_pie_inst_nxt~2                                                                                                                                                                        ; LCCOMB_X23_Y13_N2  ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_valid                                                                                                                                                                                            ; LCFF_X22_Y11_N13   ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0:the_cpu_0|av_ld_byte0_data[3]~0                                                                                                                                                                              ; LCCOMB_X27_Y12_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0:the_cpu_0|av_ld_byte1_data_en~0                                                                                                                                                                              ; LCCOMB_X23_Y12_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0:the_cpu_0|av_ld_rshift8~1                                                                                                                                                                                    ; LCCOMB_X27_Y12_N6  ; 36      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|jxuir                    ; LCFF_X32_Y15_N7    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X18_Y15_N10 ; 12      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X18_Y15_N28 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; LCCOMB_X18_Y15_N24 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X18_Y14_N26 ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X18_Y14_N8  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|update_jdo_strobe        ; LCFF_X32_Y15_N13   ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[12]~12             ; LCCOMB_X32_Y17_N4  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[32]~83             ; LCCOMB_X14_Y15_N4  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[37]~85             ; LCCOMB_X14_Y15_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_sdr~0                     ; LCCOMB_X32_Y17_N18 ; 38      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_uir~0                     ; LCCOMB_X32_Y15_N2  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                              ; LCCOMB_X21_Y11_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                                                                ; LCFF_X18_Y12_N9    ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[0]~11                                                                                               ; LCCOMB_X16_Y13_N16 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|module_input5                                                                                                        ; LCCOMB_X29_Y15_N24 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|process_3~0                                                                                                                                                     ; LCCOMB_X27_Y9_N26  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|process_0~1                                                                                                                                       ; LCCOMB_X27_Y8_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                ; LCCOMB_X35_Y12_N6  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                          ; LCCOMB_X32_Y17_N22 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|wdata[1]~0                                                                                                                             ; LCCOMB_X32_Y15_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                        ; LCCOMB_X33_Y12_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|fifo_wr                                                                                                                                                                                ; LCFF_X33_Y11_N27   ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|ien_AE~0                                                                                                                                                                               ; LCCOMB_X30_Y10_N16 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                 ; LCCOMB_X30_Y13_N30 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                 ; LCCOMB_X37_Y11_N0  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|r_val~0                                                                                                                                                                                ; LCCOMB_X33_Y11_N24 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|rvalid~0                                                                                                                                                                               ; LCCOMB_X30_Y13_N20 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|wr_rfifo                                                                                                                                                                               ; LCCOMB_X30_Y13_N22 ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|nios_system_reset_clk_0_domain_synch_module:nios_system_reset_clk_0_domain_synch|data_out                                                                                                                          ; LCFF_X24_Y18_N25   ; 632     ; Async. clear               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; nios_system:NiosII|onchip_memory2_0:the_onchip_memory2_0|wren~0                                                                                                                                                                       ; LCCOMB_X23_Y9_N20  ; 16      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|reset_n_sources~0                                                                                                                                                                                                  ; LCCOMB_X16_Y17_N16 ; 2       ; Async. clear               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux14~0                                                                                                                                                                                        ; LCCOMB_X25_Y18_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux32~2                                                                                                                                                                                        ; LCCOMB_X27_Y20_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|sdram_1:the_sdram_1|active_addr[8]~1                                                                                                                                                                               ; LCCOMB_X26_Y14_N0  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|sdram_1:the_sdram_1|active_rnw~4                                                                                                                                                                                   ; LCCOMB_X26_Y14_N22 ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|sdram_1:the_sdram_1|i_cmd[3]~0                                                                                                                                                                                     ; LCCOMB_X25_Y18_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|sdram_1:the_sdram_1|i_refs[0]~0                                                                                                                                                                                    ; LCCOMB_X24_Y18_N24 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|sdram_1:the_sdram_1|i_state[1]                                                                                                                                                                                     ; LCFF_X25_Y18_N7    ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_addr[4]~14                                                                                                                                                                                   ; LCCOMB_X25_Y17_N10 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_addr[7]~12                                                                                                                                                                                   ; LCCOMB_X25_Y17_N12 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_state[6]                                                                                                                                                                                     ; LCFF_X26_Y17_N13   ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_state[7]                                                                                                                                                                                     ; LCFF_X25_Y19_N1    ; 37      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|sdram_1:the_sdram_1|oe                                                                                                                                                                                             ; LCFF_X26_Y17_N29   ; 16      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|sdram_1:the_sdram_1|sdram_1_input_efifo_module:the_sdram_1_input_efifo_module|entry_0[18]~0                                                                                                                        ; LCCOMB_X27_Y15_N20 ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|sdram_1:the_sdram_1|sdram_1_input_efifo_module:the_sdram_1_input_efifo_module|entry_1[18]~0                                                                                                                        ; LCCOMB_X27_Y15_N18 ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|process_0~0                                                                  ; LCCOMB_X23_Y8_N14  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|process_10~0                                                                 ; LCCOMB_X23_Y8_N24  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|process_12~0                                                                 ; LCCOMB_X26_Y8_N18  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|process_15~0                                                                 ; LCCOMB_X24_Y8_N20  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|process_1~0                                                                  ; LCCOMB_X23_Y8_N2   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|process_2~0                                                                  ; LCCOMB_X23_Y8_N12  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|process_4~0                                                                  ; LCCOMB_X23_Y8_N16  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|process_6~0                                                                  ; LCCOMB_X23_Y8_N28  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|process_8~0                                                                  ; LCCOMB_X23_Y8_N8   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|sdram_1_s1_arb_counter_enable~0                                                                                                                                               ; LCCOMB_X24_Y9_N6   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|sdram_1_s1_arb_winner~1                                                                                                                                                       ; LCCOMB_X26_Y9_N14  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                              ; LCFF_X32_Y16_N17   ; 70      ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~5                                                                                                                                                                                                      ; LCCOMB_X34_Y16_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[2][0]~12                                                                                                                                                                                                     ; LCCOMB_X34_Y16_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[2]~17                                                                                                                                                                                                       ; LCCOMB_X32_Y16_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena~3                                                                                                                                                                                                           ; LCCOMB_X31_Y15_N16 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                               ; LCCOMB_X34_Y16_N18 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~9                                                                                                                                                                                               ; LCCOMB_X34_Y16_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~7                                                                                                                                                                                 ; LCCOMB_X32_Y17_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~10                                                                                                                                                                           ; LCCOMB_X32_Y17_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~19                                                                                                                                                                           ; LCCOMB_X31_Y17_N30 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                   ; LCFF_X31_Y15_N29   ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                  ; LCFF_X32_Y15_N5    ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                   ; LCFF_X31_Y15_N9    ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                   ; LCFF_X32_Y15_N1    ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                   ; LCFF_X31_Y15_N11   ; 11      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                            ; LCCOMB_X31_Y15_N26 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                  ; LCFF_X30_Y15_N25   ; 29      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                         ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                     ; PIN_L1             ; 909     ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                 ; JTAG_X1_Y14_N0     ; 161     ; Global Clock         ; GCLK0            ; --                        ;
; nios_system:NiosII|nios_system_reset_clk_0_domain_synch_module:nios_system_reset_clk_0_domain_synch|data_out ; LCFF_X24_Y18_N25   ; 632     ; Global Clock         ; GCLK11           ; --                        ;
; nios_system:NiosII|reset_n_sources~0                                                                         ; LCCOMB_X16_Y17_N16 ; 2       ; Global Clock         ; GCLK10           ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                     ; LCFF_X32_Y16_N17   ; 70      ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                          ; LCFF_X31_Y15_N29   ; 12      ; Global Clock         ; GCLK14           ; --                        ;
+--------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                      ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; nios_system:NiosII|jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave|cpu_0_data_master_requests_jtag_uart_0_avalon_jtag_slave                                                                                                                    ; 65      ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_no_action_break_a~0                                     ; 64      ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|cpu_0_data_master_requests_sdram_1_s1                                                                                                                                                                             ; 59      ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_alu_result~8                                                                                                                                                                                                                         ; 59      ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_state[0]                                                                                                                                                                                                                         ; 57      ;
; nios_system:NiosII|cpu_0:the_cpu_0|av_ld_aligning_data                                                                                                                                                                                                                    ; 51      ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_state[8]                                                                                                                                                                                                                         ; 48      ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_state[1]                                                                                                                                                                                                                         ; 48      ;
; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                                                                            ; 43      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                       ; 42      ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_new_inst                                                                                                                                                                                                                             ; 42      ;
; nios_system:NiosII|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[8]~1                                                                                                                                                    ; 41      ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[4]                                                                                                                                                                                                                                ; 41      ;
; nios_system:NiosII|sdram_1:the_sdram_1|sdram_1_input_efifo_module:the_sdram_1_input_efifo_module|rd_address                                                                                                                                                               ; 41      ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|internal_cpu_0_data_master_granted_sdram_1_s1~1                                                                                                                                                                   ; 40      ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_state[3]                                                                                                                                                                                                                         ; 40      ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|update_jdo_strobe                                            ; 39      ;
; nios_system:NiosII|sdram_1:the_sdram_1|sdram_1_input_efifo_module:the_sdram_1_input_efifo_module|entry_0[18]~0                                                                                                                                                            ; 39      ;
; nios_system:NiosII|sdram_1:the_sdram_1|sdram_1_input_efifo_module:the_sdram_1_input_efifo_module|entry_1[18]~0                                                                                                                                                            ; 39      ;
; nios_system:NiosII|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_instruction_master_requests_cpu_0_jtag_debug_module~1                                                                                                                             ; 39      ;
; nios_system:NiosII|sdram_1:the_sdram_1|refresh_request                                                                                                                                                                                                                    ; 39      ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[22]~5                                                                                                                                                                                     ; 38      ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_sdr~0                                                         ; 38      ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_state[7]                                                                                                                                                                                                                         ; 37      ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_state[4]                                                                                                                                                                                                                         ; 37      ;
; nios_system:NiosII|cpu_0:the_cpu_0|av_ld_rshift8~1                                                                                                                                                                                                                        ; 36      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                       ; 35      ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_b                                         ; 35      ;
; nios_system:NiosII|cpu_0:the_cpu_0|R_ctrl_ld                                                                                                                                                                                                                              ; 35      ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_state[6]                                                                                                                                                                                                                         ; 35      ;
; nios_system:NiosII|cpu_0:the_cpu_0|F_valid                                                                                                                                                                                                                                ; 34      ;
; nios_system:NiosII|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|cpu_0_data_master_requests_onchip_memory2_0_s1                                                                                                                                                  ; 34      ;
; nios_system:NiosII|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|cpu_0_instruction_master_requests_onchip_memory2_0_s1~3                                                                                                                                         ; 34      ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|internal_d_write1                                                                                                                                                                                ; 34      ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[10]                                                                                                                                              ; 34      ;
; nios_system:NiosII|cpu_0:the_cpu_0|R_logic_op[0]                                                                                                                                                                                                                          ; 33      ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_state[2]                                                                                                                                                                                                                         ; 33      ;
; nios_system:NiosII|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_data_master_requests_cpu_0_jtag_debug_module                                                                                                                                      ; 32      ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[3]~0                                                                                                                                                                                                                              ; 32      ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[36]                                            ; 32      ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[37]                                            ; 32      ;
; nios_system:NiosII|cpu_0:the_cpu_0|R_ctrl_shift_rot_right                                                                                                                                                                                                                 ; 32      ;
; nios_system:NiosII|cpu_0:the_cpu_0|R_src1~13                                                                                                                                                                                                                              ; 32      ;
; nios_system:NiosII|cpu_0:the_cpu_0|R_src2_use_imm                                                                                                                                                                                                                         ; 32      ;
; nios_system:NiosII|cpu_0:the_cpu_0|R_logic_op[1]                                                                                                                                                                                                                          ; 32      ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_state[5]                                                                                                                                                                                                                         ; 32      ;
; nios_system:NiosII|cpu_0:the_cpu_0|internal_d_read                                                                                                                                                                                                                        ; 32      ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[0]~11                                                                                                                                   ; 31      ;
; nios_system:NiosII|cpu_0:the_cpu_0|R_ctrl_shift_rot                                                                                                                                                                                                                       ; 31      ;
; nios_system:NiosII|cpu_0:the_cpu_0|R_ctrl_logic                                                                                                                                                                                                                           ; 30      ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_alu_sub                                                                                                                                                                                                                              ; 30      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                      ; 29      ;
; nios_system:NiosII|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_data_master_granted_cpu_0_jtag_debug_module~1                                                                                                                                     ; 29      ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_valid                                                                                                                                                                                                                                ; 29      ;
; nios_system:NiosII|sdram_1:the_sdram_1|active_rnw~4                                                                                                                                                                                                                       ; 29      ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                                                                            ; 27      ;
; nios_system:NiosII|cpu_0:the_cpu_0|F_pc_sel_nxt[0]~0                                                                                                                                                                                                                      ; 26      ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_status_reg_pie_inst_nxt~2                                                                                                                                                                                                            ; 26      ;
; nios_system:NiosII|cpu_0:the_cpu_0|R_src1~12                                                                                                                                                                                                                              ; 26      ;
; nios_system:NiosII|cpu_0:the_cpu_0|internal_i_read                                                                                                                                                                                                                        ; 26      ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_alu_result[2]                                                                                                                                                                                                                        ; 26      ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_valid                                                                                                                                                                                                                           ; 25      ;
; nios_system:NiosII|cpu_0:the_cpu_0|av_fill_bit~1                                                                                                                                                                                                                          ; 24      ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[14]                                                                                                                                                                                                                               ; 24      ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[1]                                                                                                                                                           ; 24      ;
; nios_system:NiosII|sdram_1:the_sdram_1|init_done                                                                                                                                                                                                                          ; 24      ;
; nios_system:NiosII|cpu_0:the_cpu_0|F_pc[25]                                                                                                                                                                                                                               ; 24      ;
; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                                                                          ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                              ; 22      ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_alu_result[3]                                                                                                                                                                                                                        ; 22      ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[15]                                                                                                                                                                                                                               ; 21      ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[12]                                                                                                                                                                                                                               ; 21      ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[2]                                                                                                                                                                                                                                ; 21      ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[3]                                                                                                                                                                                                                                ; 21      ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                              ; 21      ;
; nios_system:NiosII|sdram_1:the_sdram_1|i_state[1]                                                                                                                                                                                                                         ; 21      ;
; nios_system:NiosII|sdram_1:the_sdram_1|i_state[2]                                                                                                                                                                                                                         ; 20      ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_state[6]~6                                                                                                                                                                                                                       ; 20      ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[21]                                                                                                                                                                                                                               ; 19      ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[16]                                                                                                                                                                                                                               ; 19      ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[1]                                                                                                                                                                                                                                ; 19      ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[32]~83                                                 ; 18      ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|cpu_0_instruction_master_requests_sdram_1_s1~0                                                                                                                                                                    ; 18      ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[0]                                                                                                                                                                                                                                ; 18      ;
; nios_system:NiosII|sdram_1:the_sdram_1|i_state[0]                                                                                                                                                                                                                         ; 18      ;
; nios_system:NiosII|sdram_1:the_sdram_1|pending                                                                                                                                                                                                                            ; 18      ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_alu_result[27]                                                                                                                                                                                                                       ; 18      ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|read_0                                                                                                                                                                                                                     ; 17      ;
; nios_system:NiosII|cpu_0:the_cpu_0|R_ctrl_hi_imm16                                                                                                                                                                                                                        ; 17      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                              ; 16      ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|process_3~0                                                                                                                                                                                         ; 16      ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|fifo_wr                                                                                                                                                                                                                    ; 16      ;
; nios_system:NiosII|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|process_0~1                                                                                                                                                                           ; 16      ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[32]~18                                                 ; 16      ;
; nios_system:NiosII|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_address[10]~10                                                                                                                                                              ; 16      ;
; nios_system:NiosII|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_address[9]~9                                                                                                                                                                ; 16      ;
; nios_system:NiosII|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_address[8]~8                                                                                                                                                                ; 16      ;
; nios_system:NiosII|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_address[7]~7                                                                                                                                                                ; 16      ;
; nios_system:NiosII|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_address[6]~6                                                                                                                                                                ; 16      ;
; nios_system:NiosII|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_address[5]~5                                                                                                                                                                ; 16      ;
; nios_system:NiosII|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_address[4]~4                                                                                                                                                                ; 16      ;
; nios_system:NiosII|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_address[3]~3                                                                                                                                                                ; 16      ;
; nios_system:NiosII|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_address[2]~2                                                                                                                                                                ; 16      ;
; nios_system:NiosII|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_address[1]~1                                                                                                                                                                ; 16      ;
; nios_system:NiosII|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_address[0]~0                                                                                                                                                                ; 16      ;
; nios_system:NiosII|onchip_memory2_0:the_onchip_memory2_0|wren~0                                                                                                                                                                                                           ; 16      ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[8]~2                                                                                                                                                                                                                        ; 16      ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_data[8]~0                                                                                                                                                                                                                        ; 16      ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|module_input2~0                                                                                                                                                                                                   ; 16      ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_valid                                                                                                                                                                                                                                ; 16      ;
; nios_system:NiosII|cpu_0:the_cpu_0|R_src2_lo~0                                                                                                                                                                                                                            ; 16      ;
; nios_system:NiosII|sdram_1:the_sdram_1|oe                                                                                                                                                                                                                                 ; 16      ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[8]~12                                                                                                                                                                    ; 15      ;
; nios_system:NiosII|cpu_0:the_cpu_0|R_src2_hi~0                                                                                                                                                                                                                            ; 15      ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[5]                                                                                                                                                                                                                                ; 15      ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[11]                                                                                                                                                                                                                               ; 15      ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|sdram_1_s1_in_a_read_cycle~0                                                                                                                                                                                      ; 15      ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|wr_rfifo                                                                                                                                                                                                                   ; 14      ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[13]                                                                                                                                                                                                                               ; 14      ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[12]~12                                                 ; 14      ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_alu_result[10]                                                                                                                                                                                                                       ; 14      ;
; nios_system:NiosII|cpu_0:the_cpu_0|Equal2~5                                                                                                                                                                                                                               ; 13      ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_count[1]                                                                                                                                                                                                                         ; 13      ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_waitrequest                                                                                                                                                              ; 13      ;
; sld_hub:auto_hub|irsr_reg[6]                                                                                                                                                                                                                                              ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                      ; 12      ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_count[0]                                                                                                                                                                                                                         ; 12      ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a                                         ; 12      ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a~0                                       ; 12      ;
; nios_system:NiosII|cpu_0:the_cpu_0|F_pc[8]                                                                                                                                                                                                                                ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                       ; 11      ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|r_val~0                                                                                                                                                                                                                    ; 11      ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|rvalid~0                                                                                                                                                                                                                   ; 11      ;
; nios_system:NiosII|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|cpu_0_data_master_granted_onchip_memory2_0_s1~0                                                                                                                                                 ; 11      ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|internal_oci_ienable1[31]                                                                                                                        ; 11      ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                   ; 11      ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_count[2]                                                                                                                                                                                                                         ; 11      ;
; nios_system:NiosII|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|cpu_0_data_master_qualified_request_onchip_memory2_0_s1~0                                                                                                                                       ; 11      ;
; nios_system:NiosII|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|cpu_0_instruction_master_qualified_request_onchip_memory2_0_s1~0                                                                                                                                ; 11      ;
; nios_system:NiosII|sdram_1:the_sdram_1|sdram_1_input_efifo_module:the_sdram_1_input_efifo_module|Equal1~0                                                                                                                                                                 ; 11      ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_alu_result[5]                                                                                                                                                                                                                        ; 11      ;
; sld_hub:auto_hub|irf_reg[2][0]                                                                                                                                                                                                                                            ; 10      ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                                                                                              ; 10      ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                                                                                              ; 10      ;
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                                                                                              ; 10      ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|Equal1~0                                                                                                                                         ; 10      ;
; nios_system:NiosII|cpu_0:the_cpu_0|Equal135~0                                                                                                                                                                                                                             ; 10      ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|process_15~0                                                                                                     ; 10      ;
; nios_system:NiosII|cpu_0:the_cpu_0|R_ctrl_exception                                                                                                                                                                                                                       ; 10      ;
; nios_system:NiosII|sdram_1:the_sdram_1|Equal0~3                                                                                                                                                                                                                           ; 10      ;
; nios_system:NiosII|sdram_1:the_sdram_1|active_addr[8]~1                                                                                                                                                                                                                   ; 10      ;
; nios_system:NiosII|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_arb_addend[1]                                                                                                                                                               ; 10      ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_next[1]                                                                                                                                                                                                                          ; 10      ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_addr[7]~12                                                                                                                                                                                                                       ; 10      ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux40~2                                                                                                                                                                                                                            ; 10      ;
; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                                                                                                              ; 9       ;
; ~GND                                                                                                                                                                                                                                                                      ; 9       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                    ; 9       ;
; nios_system:NiosII|cpu_0:the_cpu_0|hbreak_enabled                                                                                                                                                                                                                         ; 9       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[7]                                                                                                                                                                                                                                ; 9       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|state                                                                                                                                                                      ; 9       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux40~3                                                                                                                                                                                                                            ; 9       ;
; nios_system:NiosII|sdram_1:the_sdram_1|pending~9                                                                                                                                                                                                                          ; 9       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_addr[7]~5                                                                                                                                                                                                                        ; 9       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_addr[7]~4                                                                                                                                                                                                                        ; 9       ;
; nios_system:NiosII|sdram_1:the_sdram_1|sdram_1_input_efifo_module:the_sdram_1_input_efifo_module|entries[0]                                                                                                                                                               ; 9       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[4]                                                                                                                                               ; 9       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[3]                                                                                                                                               ; 9       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[2]                                                                                                                                               ; 9       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_alu_result[4]                                                                                                                                                                                                                        ; 9       ;
; sld_hub:auto_hub|irsr_reg[4]                                                                                                                                                                                                                                              ; 8       ;
; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                                                                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                  ; 8       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|wdata[1]~0                                                                                                                                                                 ; 8       ;
; nios_system:NiosII|cpu_0:the_cpu_0|A_WE_StdLogicVector~2                                                                                                                                                                                                                  ; 8       ;
; nios_system:NiosII|cpu_0:the_cpu_0|av_ld_byte1_data_en~0                                                                                                                                                                                                                  ; 8       ;
; nios_system:NiosII|cpu_0:the_cpu_0|av_ld_byte0_data[3]~0                                                                                                                                                                                                                  ; 8       ;
; nios_system:NiosII|switches_s1_arbitrator:the_switches_s1|cpu_0_data_master_requests_switches_s1                                                                                                                                                                          ; 8       ;
; nios_system:NiosII|LED_S_s1_arbitrator:the_LED_S_s1|cpu_0_data_master_requests_LED_S_s1                                                                                                                                                                                   ; 8       ;
; nios_system:NiosII|cpu_0:the_cpu_0|R_ctrl_break                                                                                                                                                                                                                           ; 8       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_ctrl_retaddr~0                                                                                                                                                                                                                       ; 8       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[6]                                                                                                                                                                                                                                ; 8       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[8]                                                                                                                                                                                                                                ; 8       ;
; nios_system:NiosII|sdram_1:the_sdram_1|sdram_1_input_efifo_module:the_sdram_1_input_efifo_module|Equal0~0                                                                                                                                                                 ; 8       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|cpu_0_data_master_qualified_request_sdram_1_s1~2                                                                                                                                                                  ; 8       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src1[0]                                                                                                                                                                                                                              ; 8       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_next[4]                                                                                                                                                                                                                          ; 8       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_addr[7]~6                                                                                                                                                                                                                        ; 8       ;
; nios_system:NiosII|sdram_1:the_sdram_1|sdram_1_input_efifo_module:the_sdram_1_input_efifo_module|entries[1]                                                                                                                                                               ; 8       ;
; nios_system:NiosII|LED_S:the_LED_S|process_0~1                                                                                                                                                                                                                            ; 8       ;
; nios_system:NiosII|cpu_0:the_cpu_0|d_writedata[0]                                                                                                                                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                  ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                  ; 7       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                  ; 7       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                  ; 7       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|process_1~0                                                                                                      ; 7       ;
; nios_system:NiosII|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[0]~0                                                                                                                                                    ; 7       ;
; nios_system:NiosII|cpu_0:the_cpu_0|av_ld_rshift8~0                                                                                                                                                                                                                        ; 7       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|sdram_1_s1_arb_share_counter_next_value[0]~0                                                                                                                                                                      ; 7       ;
; nios_system:NiosII|cpu_0:the_cpu_0|R_ctrl_jmp_direct                                                                                                                                                                                                                      ; 7       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux118~0                                                                                                                                                                                                                           ; 7       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|process_2~0                                                                                                                                                                                                                ; 7       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|cpu_0_instruction_master_qualified_request_sdram_1_s1~1                                                                                                                                                           ; 7       ;
; nios_system:NiosII|cpu_0:the_cpu_0|R_ctrl_br_cmp                                                                                                                                                                                                                          ; 7       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_next[0]                                                                                                                                                                                                                          ; 7       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux17~2                                                                                                                                                                                                                            ; 7       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux17~0                                                                                                                                                                                                                            ; 7       ;
; nios_system:NiosII|sdram_1:the_sdram_1|i_addr[11]                                                                                                                                                                                                                         ; 7       ;
; nios_system:NiosII|sdram_1:the_sdram_1|f_pop                                                                                                                                                                                                                              ; 7       ;
; nios_system:NiosII|cpu_0:the_cpu_0|d_writedata[1]                                                                                                                                                                                                                         ; 7       ;
; nios_system:NiosII|switches_s1_arbitrator:the_switches_s1|cpu_0_data_master_requests_switches_s1~6                                                                                                                                                                        ; 7       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_next[3]                                                                                                                                                                                                                          ; 7       ;
; sld_hub:auto_hub|irsr_reg[3]                                                                                                                                                                                                                                              ; 6       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                     ; 6       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                     ; 6       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_alu_result[29]~29                                                                                                                                                                                                                    ; 6       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_alu_result[29]~28                                                                                                                                                                                                                    ; 6       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                                 ; 6       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                             ; 6       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_status_reg_pie                                                                                                                                                                                                                       ; 6       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_ctrl_b_is_dst~1                                                                                                                                                                                                                      ; 6       ;
; nios_system:NiosII|cpu_0:the_cpu_0|R_valid                                                                                                                                                                                                                                ; 6       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|pre_dbs_count_enable~0                                                                                                                                                                              ; 6       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux44~0                                                                                                                                                                                                                            ; 6       ;
; nios_system:NiosII|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_data_master_qualified_request_cpu_0_jtag_debug_module                                                                                                                             ; 6       ;
; nios_system:NiosII|cpu_0:the_cpu_0|R_ctrl_rdctl_inst                                                                                                                                                                                                                      ; 6       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_cdr                                                           ; 6       ;
; nios_system:NiosII|cpu_0:the_cpu_0|d_writedata[3]                                                                                                                                                                                                                         ; 6       ;
; nios_system:NiosII|nios_system_reset_clk_0_domain_synch_module:nios_system_reset_clk_0_domain_synch|data_out                                                                                                                                                              ; 6       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0]                                                          ; 6       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0]                                                          ; 6       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_alu_result[11]                                                                                                                                                                                                                       ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~19                                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|irsr_reg[2]~17                                                                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~10                                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|irsr_reg[2]~7                                                                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|irf_reg[2][0]~12                                                                                                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|irf_reg[1][0]~5                                                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                  ; 5       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_1_s1|updated_one_count~2                                                                                ; 5       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|full_5                                                                                                           ; 5       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|full_4                                                                                                           ; 5       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|Equal0~0                                                                                                                                                 ; 5       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|full_3                                                                                                           ; 5       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                            ; 5       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|full_2                                                                                                           ; 5       ;
; nios_system:NiosII|cpu_0:the_cpu_0|Equal101~5                                                                                                                                                                                                                             ; 5       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|Equal0~1                                                                                                                                         ; 5       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|Equal0~0                                                                                                                                         ; 5       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_dst_regnum[1]~1                                                                                                                                                                                                                      ; 5       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|jupdate~0                                                                                                                                                                  ; 5       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift~6                                                                                                                                                                 ; 5       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a~1                                       ; 5       ;
; nios_system:NiosII|sdram_1:the_sdram_1|i_count[1]                                                                                                                                                                                                                         ; 5       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_arith_result[1]~6                                                                                                                                                                                                                    ; 5       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_arith_result[0]~5                                                                                                                                                                                                                    ; 5       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|sdram_1_s1_end_xfer~0                                                                                                                                                                                             ; 5       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|sdram_1_s1_arbitration_holdoff_internal~0                                                                                                                                                                         ; 5       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|full_1                                                                                                           ; 5       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|updated_one_count~0                                                                                              ; 5       ;
; nios_system:NiosII|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_waits_for_read~0                                                                                                                                                ; 5       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_1_s1|stage_0                                                                                            ; 5       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[34]                                            ; 5       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux32~2                                                                                                                                                                                                                            ; 5       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|sdram_1_s1_in_a_read_cycle~1                                                                                                                                                                                      ; 5       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|sdram_1_s1_arb_addend[0]                                                                                                                                                                                          ; 5       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|sdram_1_s1_arb_addend[1]                                                                                                                                                                                          ; 5       ;
; nios_system:NiosII|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_addend[1]                                                                                                                                                   ; 5       ;
; nios_system:NiosII|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_addend[0]                                                                                                                                                   ; 5       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux41~0                                                                                                                                                                                                                            ; 5       ;
; nios_system:NiosII|sdram_1:the_sdram_1|active_cs_n                                                                                                                                                                                                                        ; 5       ;
; nios_system:NiosII|cpu_0:the_cpu_0|d_writedata[7]                                                                                                                                                                                                                         ; 5       ;
; nios_system:NiosII|cpu_0:the_cpu_0|d_writedata[6]                                                                                                                                                                                                                         ; 5       ;
; nios_system:NiosII|cpu_0:the_cpu_0|d_writedata[5]                                                                                                                                                                                                                         ; 5       ;
; nios_system:NiosII|cpu_0:the_cpu_0|d_writedata[4]                                                                                                                                                                                                                         ; 5       ;
; nios_system:NiosII|cpu_0:the_cpu_0|d_writedata[2]                                                                                                                                                                                                                         ; 5       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[4]                                                          ; 5       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[5]                                                          ; 5       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[1]                                                          ; 5       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[2]                                                          ; 5       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[3]                                                          ; 5       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[1]                                                          ; 5       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[2]                                                          ; 5       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[3]                                                          ; 5       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[4]                                                          ; 5       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[5]                                                          ; 5       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                ; 5       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_alu_result[6]                                                                                                                                                                                                                        ; 5       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_alu_result[7]                                                                                                                                                                                                                        ; 5       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_alu_result[8]                                                                                                                                                                                                                        ; 5       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_alu_result[9]                                                                                                                                                                                                                        ; 5       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_alu_result[12]                                                                                                                                                                                                                       ; 5       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_alu_result[17]                                                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~7                                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|node_ena_proc~1                                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|node_ena_proc~0                                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|irf_proc~0                                                                                                                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                                       ; 4       ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_data[15]                                                                                                                                                                                                                        ; 4       ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_data[14]                                                                                                                                                                                                                        ; 4       ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_data[13]                                                                                                                                                                                                                        ; 4       ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_data[12]                                                                                                                                                                                                                        ; 4       ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_data[11]                                                                                                                                                                                                                        ; 4       ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_data[10]                                                                                                                                                                                                                        ; 4       ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_data[9]                                                                                                                                                                                                                         ; 4       ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_data[8]                                                                                                                                                                                                                         ; 4       ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_data[7]                                                                                                                                                                                                                         ; 4       ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_data[6]                                                                                                                                                                                                                         ; 4       ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_data[5]                                                                                                                                                                                                                         ; 4       ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_data[4]                                                                                                                                                                                                                         ; 4       ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_data[3]                                                                                                                                                                                                                         ; 4       ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_data[2]                                                                                                                                                                                                                         ; 4       ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_data[1]                                                                                                                                                                                                                         ; 4       ;
; nios_system:NiosII|sdram_1:the_sdram_1|za_data[0]                                                                                                                                                                                                                         ; 4       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_next~6                                                                                                                                                                                                                           ; 4       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_next~5                                                                                                                                                                                                                           ; 4       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|full_6                                                                                                           ; 4       ;
; nios_system:NiosII|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_byteenable[1]~3                                                                                                                                                             ; 4       ;
; nios_system:NiosII|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_byteenable[3]~2                                                                                                                                                             ; 4       ;
; nios_system:NiosII|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_byteenable[2]~1                                                                                                                                                             ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|R_ctrl_wrctl_inst                                                                                                                                                                                                                      ; 4       ;
; nios_system:NiosII|onchip_memory2_0_s1_arbitrator:the_onchip_memory2_0_s1|onchip_memory2_0_s1_byteenable[0]~0                                                                                                                                                             ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|d_writedata[10]                                                                                                                                                                                                                        ; 4       ;
; nios_system:NiosII|sdram_1:the_sdram_1|i_refs[0]                                                                                                                                                                                                                          ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|hbreak_req~0                                                                                                                                                                                                                           ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src1[28]                                                                                                                                                                                                                             ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src1[29]                                                                                                                                                                                                                             ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src1[30]                                                                                                                                                                                                                             ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[0]~2                                                                                                                                                                                      ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|av_ld_align_cycle[0]                                                                                                                                                                                                                   ; 4       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[10]                                                                                                                                                               ; 4       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                                                                                                    ; 4       ;
; nios_system:NiosII|sdram_1:the_sdram_1|i_count[2]                                                                                                                                                                                                                         ; 4       ;
; nios_system:NiosII|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_instruction_master_granted_cpu_0_jtag_debug_module~0                                                                                                                              ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[18]                                                                                                                                                                                                                               ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[19]                                                                                                                                                                                                                               ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[20]                                                                                                                                                                                                                               ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[17]                                                                                                                                                                                                                               ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_ctrl_shift_logical~0                                                                                                                                                                                                                 ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|R_ctrl_br_nxt~0                                                                                                                                                                                                                        ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|Equal2~4                                                                                                                                                                                                                               ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|Equal2~0                                                                                                                                                                                                                               ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|ir[0]                                                        ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|ir[1]                                                        ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|enable_action_strobe                                         ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[35]                                            ; 4       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|count[1]                                                                                                                                                                   ; 4       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                            ; 4       ;
; nios_system:NiosII|sdram_1:the_sdram_1|i_cmd[3]~0                                                                                                                                                                                                                         ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|F_pc[6]                                                                                                                                                                                                                                ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|F_pc[3]                                                                                                                                                                                                                                ; 4       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux40~4                                                                                                                                                                                                                            ; 4       ;
; nios_system:NiosII|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|internal_cpu_0_instruction_master_dbs_address[1]                                                                                                                                      ; 4       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_state[4]~22                                                                                                                                                                                                                      ; 4       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux118~1                                                                                                                                                                                                                           ; 4       ;
; nios_system:NiosII|sdram_1:the_sdram_1|LessThan1~0                                                                                                                                                                                                                        ; 4       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux44~1                                                                                                                                                                                                                            ; 4       ;
; nios_system:NiosII|sdram_1:the_sdram_1|active_cs_n~4                                                                                                                                                                                                                      ; 4       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_1_s1|fifo_contains_ones_n                                                                               ; 4       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|sdram_1_s1_slavearbiterlockenable                                                                                                                                                                                 ; 4       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|stage_0                                                                                                          ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|F_pc[9]                                                                                                                                                                                                                                ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|F_pc[10]                                                                                                                                                                                                                               ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|F_pc[15]                                                                                                                                                                                                                               ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src2[0]                                                                                                                                                                                                                              ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src1[1]                                                                                                                                                                                                                              ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src2[1]                                                                                                                                                                                                                              ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src2[2]                                                                                                                                                                                                                              ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src2[3]                                                                                                                                                                                                                              ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src2[4]                                                                                                                                                                                                                              ; 4       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux41~1                                                                                                                                                                                                                            ; 4       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_next[7]                                                                                                                                                                                                                          ; 4       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux89~0                                                                                                                                                                                                                            ; 4       ;
; nios_system:NiosII|sdram_1:the_sdram_1|f_select                                                                                                                                                                                                                           ; 4       ;
; nios_system:NiosII|sdram_1:the_sdram_1|sdram_1_input_efifo_module:the_sdram_1_input_efifo_module|rd_data[40]~0                                                                                                                                                            ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|F_pc[5]                                                                                                                                                                                                                                ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|F_pc[4]                                                                                                                                                                                                                                ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|F_pc[2]                                                                                                                                                                                                                                ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|F_pc[1]                                                                                                                                                                                                                                ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|F_pc[0]                                                                                                                                                                                                                                ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|F_pc[7]                                                                                                                                                                                                                                ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src1[5]                                                                                                                                                                                                                              ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src1[6]                                                                                                                                                                                                                              ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src1[7]                                                                                                                                                                                                                              ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src1[8]                                                                                                                                                                                                                              ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src1[9]                                                                                                                                                                                                                              ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src1[10]                                                                                                                                                                                                                             ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src1[11]                                                                                                                                                                                                                             ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src1[12]                                                                                                                                                                                                                             ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src1[13]                                                                                                                                                                                                                             ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src1[14]                                                                                                                                                                                                                             ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src1[15]                                                                                                                                                                                                                             ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src1[16]                                                                                                                                                                                                                             ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src1[17]                                                                                                                                                                                                                             ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src1[18]                                                                                                                                                                                                                             ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src1[19]                                                                                                                                                                                                                             ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src1[20]                                                                                                                                                                                                                             ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src1[21]                                                                                                                                                                                                                             ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src1[22]                                                                                                                                                                                                                             ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src1[23]                                                                                                                                                                                                                             ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src1[24]                                                                                                                                                                                                                             ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src1[25]                                                                                                                                                                                                                             ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src1[26]                                                                                                                                                                                                                             ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src1[27]                                                                                                                                                                                                                             ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src1[2]                                                                                                                                                                                                                              ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src1[3]                                                                                                                                                                                                                              ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src1[4]                                                                                                                                                                                                                              ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_0bf1:auto_generated|q_b[1]                                                                                                                     ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_0bf1:auto_generated|q_b[2]                                                                                                                     ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_0bf1:auto_generated|q_b[3]                                                                                                                     ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_0bf1:auto_generated|q_b[4]                                                                                                                     ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_0bf1:auto_generated|q_b[5]                                                                                                                     ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_0bf1:auto_generated|q_b[6]                                                                                                                     ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_0bf1:auto_generated|q_b[7]                                                                                                                     ; 4       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_0bf1:auto_generated|q_b[0]                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|reset_ena_reg_proc~0                                                                                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~5                                                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~3                                                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|hub_mode_reg[0]                                                                                                                                                                                                                                          ; 3       ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|jtag_ir_reg[1]                                                                                                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|virtual_dr_scan_reg                                                                                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|irf_reg[2][0]~11                                                                                                                                                                                                                                         ; 3       ;
; sld_hub:auto_hub|irf_reg[1][0]~4                                                                                                                                                                                                                                          ; 3       ;
; sld_hub:auto_hub|Equal3~0                                                                                                                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|Equal9~0                                                                                                                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|node_ena[2]~reg0                                                                                                                                                                                                                                         ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_ctrl_logic~9                                                                                                                                                                                                                         ; 3       ;
; nios_system:NiosII|sdram_1:the_sdram_1|active_cs_n~7                                                                                                                                                                                                                      ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_uir~0                                                         ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[24]                                            ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[18]                                            ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[19]                                            ; 3       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|ien_AE~0                                                                                                                                                                                                                   ; 3       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                             ; 3       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift~11                                                                                                                                                                ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[31]                                            ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[30]                                            ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[29]                                            ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[28]                                            ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[27]                                            ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[26]                                            ; 3       ;
; nios_system:NiosII|sdram_1:the_sdram_1|i_refs[0]~0                                                                                                                                                                                                                        ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[23]                                            ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|DRsize[1]                                                          ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|DRsize[0]                                                          ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[20]                                            ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[21]                                            ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|d_writedata[15]                                                                                                                                                                                                                        ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|d_writedata[14]                                                                                                                                                                                                                        ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|d_writedata[13]                                                                                                                                                                                                                        ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|d_writedata[12]                                                                                                                                                                                                                        ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|d_writedata[11]                                                                                                                                                                                                                        ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|d_writedata[9]                                                                                                                                                                                                                         ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|d_writedata[8]                                                                                                                                                                                                                         ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|d_writedata[23]                                                                                                                                                                                                                        ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|d_writedata[22]                                                                                                                                                                                                                        ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|d_writedata[21]                                                                                                                                                                                                                        ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|d_writedata[20]                                                                                                                                                                                                                        ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|d_writedata[19]                                                                                                                                                                                                                        ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|d_writedata[18]                                                                                                                                                                                                                        ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|d_writedata[17]                                                                                                                                                                                                                        ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|d_writedata[16]                                                                                                                                                                                                                        ; 3       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rst2                                                                                                                                                                       ; 3       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena1                                                                                                                                                                     ; 3       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|r_val                                                                                                                                                                                                                      ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[17]                                            ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                                                                                                    ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[25]                                            ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|take_action_ocireg~0                                                                                                                             ; 3       ;
; nios_system:NiosII|sdram_1:the_sdram_1|i_count[0]                                                                                                                                                                                                                         ; 3       ;
; nios_system:NiosII|sdram_1:the_sdram_1|i_count[2]~1                                                                                                                                                                                                                       ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|internal_oci_single_step_mode1                                                                                                                   ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[2]~8                                                                                                                                                                                      ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|jtag_break                                                                                                                                         ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_ipending_reg[0]                                                                                                                                                                                                                      ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_ienable_reg[0]                                                                                                                                                                                                                       ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_bstatus_reg                                                                                                                                                                                                                          ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_estatus_reg                                                                                                                                                                                                                          ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src1[31]                                                                                                                                                                                                                             ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_error                                                                                                                                      ; 3       ;
; nios_system:NiosII|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[7]~8                                                                                                                                                    ; 3       ;
; nios_system:NiosII|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[1]~7                                                                                                                                                    ; 3       ;
; nios_system:NiosII|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[6]~6                                                                                                                                                    ; 3       ;
; nios_system:NiosII|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[2]~5                                                                                                                                                    ; 3       ;
; nios_system:NiosII|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[3]~4                                                                                                                                                    ; 3       ;
; nios_system:NiosII|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[5]~3                                                                                                                                                    ; 3       ;
; nios_system:NiosII|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[4]~2                                                                                                                                                    ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|av_ld_align_cycle[1]                                                                                                                                                                                                                   ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_ctrl_exception~1                                                                                                                                                                                                                     ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|Equal2~9                                                                                                                                                                                                                               ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_ctrl_implicit_dst_retaddr~0                                                                                                                                                                                                          ; 3       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|write_stalled                                                                                                                                                              ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_ready                                                                                                                                      ; 3       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux40~11                                                                                                                                                                                                                           ; 3       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_1_s1|A_WE_StdLogicVector~0                                                                              ; 3       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|sdram_1_s1_arb_winner[0]~0                                                                                                                                                                                        ; 3       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|sdram_1_s1_firsttransfer~0                                                                                                                                                                                        ; 3       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|full_0                                                                                                           ; 3       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|A_WE_StdLogicVector~0                                                                                            ; 3       ;
; nios_system:NiosII|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_winner[0]~0                                                                                                                                                 ; 3       ;
; nios_system:NiosII|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|d1_reasons_to_wait                                                                                                                                                                      ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[9]                                                                                                                                                                                                                                ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|R_ctrl_force_src2_zero                                                                                                                                                                                                                 ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[10]                                                                                                                                                                                                                               ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|Equal2~3                                                                                                                                                                                                                               ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|Equal2~2                                                                                                                                                                                                                               ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|Equal101~0                                                                                                                                                                                                                             ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[22]                                            ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[26]                                                                                                                                                                                                                               ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[25]                                                                                                                                                                                                                               ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[24]                                                                                                                                                                                                                               ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[23]                                                                                                                                                                                                                               ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[22]                                                                                                                                                                                                                               ; 3       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux32~3                                                                                                                                                                                                                            ; 3       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux39~0                                                                                                                                                                                                                            ; 3       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_state[7]~55                                                                                                                                                                                                                      ; 3       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_state[6]~32                                                                                                                                                                                                                      ; 3       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_state[6]~31                                                                                                                                                                                                                      ; 3       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_state[4]~18                                                                                                                                                                                                                      ; 3       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_state[4]~8                                                                                                                                                                                                                       ; 3       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux44~4                                                                                                                                                                                                                            ; 3       ;
; nios_system:NiosII|sdram_1:the_sdram_1|sdram_1_input_efifo_module:the_sdram_1_input_efifo_module|wr_address                                                                                                                                                               ; 3       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|last_cycle_cpu_0_data_master_granted_slave_sdram_1_s1                                                                                                                                                             ; 3       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|WideOr0~1                                                                                                                                                                                           ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|internal_d_byteenable[2]                                                                                                                                                                                                               ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|internal_d_byteenable[3]                                                                                                                                                                                                               ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|internal_d_byteenable[0]                                                                                                                                                                                                               ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|internal_d_byteenable[1]                                                                                                                                                                                                               ; 3       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|fifo_contains_ones_n                                                                                             ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src2[5]                                                                                                                                                                                                                              ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src2[6]                                                                                                                                                                                                                              ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src2[7]                                                                                                                                                                                                                              ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src2[8]                                                                                                                                                                                                                              ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src2[9]                                                                                                                                                                                                                              ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src2[10]                                                                                                                                                                                                                             ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src2[11]                                                                                                                                                                                                                             ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src2[12]                                                                                                                                                                                                                             ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src2[13]                                                                                                                                                                                                                             ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src2[14]                                                                                                                                                                                                                             ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src2[15]                                                                                                                                                                                                                             ; 3       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux19~4                                                                                                                                                                                                                            ; 3       ;
; nios_system:NiosII|sdram_1:the_sdram_1|m_addr[7]~10                                                                                                                                                                                                                       ; 3       ;
; nios_system:NiosII|sdram_1:the_sdram_1|active_rnw                                                                                                                                                                                                                         ; 3       ;
; nios_system:NiosII|switches_s1_arbitrator:the_switches_s1|cpu_0_data_master_requests_switches_s1~3                                                                                                                                                                        ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[15]                                                    ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[31]                                                    ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_result[30]                                                                                                                                                                                                                 ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[8]                                                                                                                                      ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_result[31]                                                                                                                                                                                                                 ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|d_writedata[31]                                                                                                                                                                                                                        ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|d_writedata[30]                                                                                                                                                                                                                        ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|d_writedata[29]                                                                                                                                                                                                                        ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|d_writedata[28]                                                                                                                                                                                                                        ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|d_writedata[27]                                                                                                                                                                                                                        ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|d_writedata[26]                                                                                                                                                                                                                        ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|d_writedata[25]                                                                                                                                                                                                                        ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|d_writedata[24]                                                                                                                                                                                                                        ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[9]                                                                                                                                               ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[8]                                                                                                                                               ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[7]                                                                                                                                               ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[6]                                                                                                                                               ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[5]                                                                                                                                               ; 3       ;
; nios_system:NiosII|sdram_1:the_sdram_1|i_refs[1]                                                                                                                                                                                                                          ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_result[24]                                                                                                                                                                                                                 ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_result[25]                                                                                                                                                                                                                 ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_result[29]                                                                                                                                                                                                                 ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|av_ld_byte1_data[7]                                                                                                                                                                                                                    ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[35]                                                    ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_result[0]                                                                                                                                                                                                                  ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src2[28]                                                                                                                                                                                                                             ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src2[29]                                                                                                                                                                                                                             ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src2[30]                                                                                                                                                                                                                             ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_result[1]                                                                                                                                                                                                                  ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_result[23]                                                                                                                                                                                                                 ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_result[26]                                                                                                                                                                                                                 ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_result[28]                                                                                                                                                                                                                 ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_result[5]                                                                                                                                                                                                                  ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_result[2]                                                                                                                                                                                                                  ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_result[3]                                                                                                                                                                                                                  ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|F_pc[11]                                                                                                                                                                                                                               ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|F_pc[12]                                                                                                                                                                                                                               ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|F_pc[13]                                                                                                                                                                                                                               ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|F_pc[14]                                                                                                                                                                                                                               ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|F_pc[16]                                                                                                                                                                                                                               ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|F_pc[17]                                                                                                                                                                                                                               ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|F_pc[18]                                                                                                                                                                                                                               ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|F_pc[19]                                                                                                                                                                                                                               ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|F_pc[20]                                                                                                                                                                                                                               ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_result[6]                                                                                                                                                                                                                  ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_result[7]                                                                                                                                                                                                                  ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_result[8]                                                                                                                                                                                                                  ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_result[9]                                                                                                                                                                                                                  ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_result[10]                                                                                                                                                                                                                 ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_result[11]                                                                                                                                                                                                                 ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_result[12]                                                                                                                                                                                                                 ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_result[17]                                                                                                                                                                                                                 ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_result[13]                                                                                                                                                                                                                 ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_result[14]                                                                                                                                                                                                                 ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_result[15]                                                                                                                                                                                                                 ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_result[16]                                                                                                                                                                                                                 ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_result[18]                                                                                                                                                                                                                 ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_result[19]                                                                                                                                                                                                                 ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_result[20]                                                                                                                                                                                                                 ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_result[21]                                                                                                                                                                                                                 ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_result[22]                                                                                                                                                                                                                 ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_result[27]                                                                                                                                                                                                                 ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src2[16]                                                                                                                                                                                                                             ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src2[17]                                                                                                                                                                                                                             ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src2[18]                                                                                                                                                                                                                             ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src2[19]                                                                                                                                                                                                                             ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src2[20]                                                                                                                                                                                                                             ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src2[21]                                                                                                                                                                                                                             ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src2[22]                                                                                                                                                                                                                             ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src2[23]                                                                                                                                                                                                                             ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src2[24]                                                                                                                                                                                                                             ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src2[25]                                                                                                                                                                                                                             ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src2[26]                                                                                                                                                                                                                             ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src2[27]                                                                                                                                                                                                                             ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_result[4]                                                                                                                                                                                                                  ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_alu_result[13]                                                                                                                                                                                                                       ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_alu_result[14]                                                                                                                                                                                                                       ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_alu_result[15]                                                                                                                                                                                                                       ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_alu_result[16]                                                                                                                                                                                                                       ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_alu_result[18]                                                                                                                                                                                                                       ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_alu_result[19]                                                                                                                                                                                                                       ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_alu_result[20]                                                                                                                                                                                                                       ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_alu_result[21]                                                                                                                                                                                                                       ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_alu_result[22]                                                                                                                                                                                                                       ; 3       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[0]                                                     ; 3       ;
; sld_hub:auto_hub|hub_mode_reg[2]~2                                                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|Equal3~1                                                                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~1                                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|irsr_reg[2]~4                                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[0]                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|Equal0~1                                                                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[4]                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[5]                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[2]                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[3]                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|Equal0~0                                                                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[6]                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[7]                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[8]                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[9]                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|hub_mode_reg[2]                                                                                                                                                                                                                                          ; 2       ;
; sld_hub:auto_hub|node_ena~3                                                                                                                                                                                                                                               ; 2       ;
; sld_hub:auto_hub|irf_reg[1][0]~3                                                                                                                                                                                                                                          ; 2       ;
; sld_hub:auto_hub|irf_reg[1][0]~2                                                                                                                                                                                                                                          ; 2       ;
; sld_hub:auto_hub|tdo_bypass_reg                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|tdo                                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                                                                                                                       ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_wr_dst_reg~4                                                                                                                                                                                                                         ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[37]~85                                                 ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|sdram_1_input_efifo_module:the_sdram_1_input_efifo_module|process_2~4                                                                                                                                                              ; 2       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|process_0~0                                                                                                      ; 2       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|process_2~0                                                                                                      ; 2       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|jupdate                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|write                                                                                                                                                                      ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|internal_resetlatch                                                                                                                                ; 2       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                ; 2       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[6]                                                                                                                                                                ; 2       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|process_4~0                                                                                                      ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[9]                                                     ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[10]                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[12]                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[11]                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[13]                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[8]                                                     ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[16]                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[14]                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[7]                                                     ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[19]                                                    ; 2       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|jupdate1                                                                                                                                                                   ; 2       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                ; 2       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~0                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|always2~0                                                                                                                                                                  ; 2       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|write1                                                                                                                                                                     ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[18]                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[33]                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[32]                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[30]                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[29]                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[28]                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[27]                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[6]                                                     ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[26]                                                    ; 2       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|process_6~0                                                                                                      ; 2       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|ac                                                                                                                                                                                                                         ; 2       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|woverflow                                                                                                                                                                                                                  ; 2       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|rvalid                                                                                                                                                                                                                     ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[9]                                             ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[10]                                            ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[12]                                            ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[11]                                            ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[13]                                            ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[8]                                             ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[15]                                            ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[16]                                            ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[14]                                            ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[6]                                             ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[7]                                             ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[24]                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[20]                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[21]                                                    ; 2       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_pause~reg0                                                                                                                                                               ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wr_data[28]~33                                                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wr_data[29]~32                                                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wr_data[30]~31                                                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wr_data[31]~30                                                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|fifo_rd~0                                                                                                                                                                                                                  ; 2       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|read                                                                                                                                                                       ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[17]                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[33]                                            ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[32]                                            ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr~0                                                                                                                                                  ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[5]                                             ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[5]                                                     ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[25]                                                    ; 2       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|process_8~0                                                                                                      ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[9]                                                                                                                                                            ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[10]                                                                                                                                                           ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[11]                                                                                                                                                           ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[12]                                                                                                                                                           ; 2       ;
; nios_system:NiosII|switches:the_switches|readdata[13]                                                                                                                                                                                                                     ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[14]                                                                                                                                                           ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[19]                                                                                                                                     ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[15]                                                                                                                                                           ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[20]                                                                                                                                     ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[16]                                                                                                                                                           ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[17]                                                                                                                                                           ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[18]                                                                                                                                                           ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[19]                                                                                                                                                           ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|av_ld_byte3_data[4]                                                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[20]                                                                                                                                                           ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|av_ld_byte3_data[5]                                                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[21]                                                                                                                                                           ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|av_ld_byte3_data[6]                                                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[22]                                                                                                                                                           ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[27]                                                                                                                                     ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|av_ld_byte3_data[7]                                                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[23]                                                                                                                                                           ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[28]                                                                                                                                     ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[30]                                                                                                                                     ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[31]                                                                                                                                     ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[6]                                                                                                                                      ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[7]                                                                                                                                      ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[9]                                                                                                                                      ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[15]                                                                                                                                     ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[16]                                                                                                                                     ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[14]                                                                                                                                     ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[5]                                                                                                                                      ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[13]                                                                                                                                     ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|Mux37~1                                                            ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|dreg[0] ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[32]~20                                                 ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[21]                                                                                                                                     ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[23]                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[26]                                                                                                                                     ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[25]                                                                                                                                     ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[24]                                                                                                                                     ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[23]                                                                                                                                     ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[22]                                                                                                                                     ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|probepresent                                                                                                                                       ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_shift_rot_fill_bit~0                                                                                                                                                                                                                 ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_ipending_reg_nxt[0]~0                                                                                                                                                                                                                ; 2       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|ien_AE                                                                                                                                                                                                                     ; 2       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|av_readdata[8]~0                                                                                                                                                                                                           ; 2       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|pause_irq                                                                                                                                                                                                                  ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|R_ctrl_crst                                                                                                                                                                                                                            ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                  ; 2       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|ien_AF                                                                                                                                                                                                                     ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[8]                                                                                                                                                            ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_dbs_write_16[15]~15                                                                                                                                                               ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_dbs_write_16[14]~14                                                                                                                                                               ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_dbs_write_16[13]~13                                                                                                                                                               ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_dbs_write_16[12]~12                                                                                                                                                               ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_dbs_write_16[11]~11                                                                                                                                                               ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_dbs_write_16[10]~10                                                                                                                                                               ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_dbs_write_16[9]~9                                                                                                                                                                 ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_dbs_write_16[8]~8                                                                                                                                                                 ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_dbs_write_16[7]~7                                                                                                                                                                 ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_dbs_write_16[6]~6                                                                                                                                                                 ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_dbs_write_16[5]~5                                                                                                                                                                 ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_dbs_write_16[4]~4                                                                                                                                                                 ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_dbs_write_16[3]~3                                                                                                                                                                 ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_dbs_write_16[2]~2                                                                                                                                                                 ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_dbs_write_16[1]~1                                                                                                                                                                 ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_dbs_write_16[0]~0                                                                                                                                                                 ; 2       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|read1                                                                                                                                                                      ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonRd                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|module_input5                                                                                                                                            ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[36]                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[37]                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[4]                                             ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[4]                                                     ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|process_1~0                                                                                                                                        ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|module_input5~0                                                                                                                                          ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|i_count[1]~4                                                                                                                                                                                                                       ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux14~0                                                                                                                                                                                                                            ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux42~3                                                                                                                                                                                                                            ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[7]                                                                                                                                                            ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[6]                                                                                                                                                            ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[5]                                                                                                                                                            ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[4]                                                                                                                                                            ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[3]                                                                                                                                                            ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[2]                                                                                                                                                            ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[1]                                                                                                                                                            ; 2       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|sdram_1_s1_arb_winner~1                                                                                                                                                                                           ; 2       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|sdram_1_s1_arb_counter_enable~0                                                                                                                                                                                   ; 2       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|process_10~0                                                                                                     ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wr_data[8]~29                                                                                                                                                                                                                     ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wr_data[9]~28                                                                                                                                                                                                                     ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wr_data[10]~27                                                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wr_data[11]~26                                                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wr_data[12]~25                                                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wr_data[13]~24                                                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wr_data[14]~23                                                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[19]~26                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wr_data[15]~22                                                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[20]~25                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wr_data[16]~21                                                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wr_data[17]~20                                                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wr_data[18]~19                                                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wr_data[19]~18                                                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wr_data[20]~17                                                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wr_data[21]~16                                                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wr_data[22]~15                                                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wr_data[23]~14                                                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wr_data[24]~13                                                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|av_ld_byte3_data[0]                                                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wr_data[25]~12                                                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|av_ld_byte3_data[1]                                                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wr_data[26]~11                                                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|av_ld_byte3_data[2]                                                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[17]~24                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[21]~23                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wr_data[27]~10                                                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|av_ld_byte3_data[3]                                                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[9]~22                                                                                                                                                                                     ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_ctrl_jmp_direct~0                                                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[8]~21                                                                                                                                                                                     ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_ctrl_retaddr~2                                                                                                                                                                                                                       ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_ctrl_exception~2                                                                                                                                                                                                                     ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_ctrl_break~0                                                                                                                                                                                                                         ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|Equal101~4                                                                                                                                                                                                                             ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[10]~20                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[15]~19                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[16]~18                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[14]~17                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|F_iw[14]~51                                                                                                                                                                                                                            ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[12]~16                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[13]~15                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[11]~14                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[2]~13                                                                                                                                                                                     ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_go                                                                                                                                         ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[3]~11                                                                                                                                                                                     ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[1]~9                                                                                                                                                                                      ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[34]                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|jxuir                                                        ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[22]                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[23]~6                                                                                                                                                                                     ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[22]~4                                                                                                                                                                                     ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|wait_for_one_post_bret_inst                                                                                                                                                                                                            ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|hbreak_pending                                                                                                                                                                                                                         ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_control_rd_data[0]~0                                                                                                                                                                                                                 ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_logic_result[28]~32                                                                                                                                                                                                                  ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_logic_result[29]~31                                                                                                                                                                                                                  ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_logic_result[1]~30                                                                                                                                                                                                                   ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_logic_result[23]~29                                                                                                                                                                                                                  ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_logic_result[25]~28                                                                                                                                                                                                                  ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_logic_result[26]~27                                                                                                                                                                                                                  ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_logic_result[30]~26                                                                                                                                                                                                                  ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_logic_result[31]~25                                                                                                                                                                                                                  ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_logic_result[0]~24                                                                                                                                                                                                                   ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_logic_result[24]~22                                                                                                                                                                                                                  ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_arith_src1[31]                                                                                                                                                                                                                       ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_arith_src2[31]                                                                                                                                                                                                                       ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_invert_arith_src_msb                                                                                                                                                                                                                 ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_src2[31]                                                                                                                                                                                                                             ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[0]~3                                                                                                                                                                                      ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|internal_oci_ienable1[0]                                                                                                                         ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[0]~0                                                                                                                                                                                      ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[0]                                                                                                                                                            ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|E_stall~4                                                                                                                                                                                                                              ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|av_ld_aligning_data_nxt~2                                                                                                                                                                                                              ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|av_ld_waiting_for_data_nxt~0                                                                                                                                                                                                           ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|av_ld_aligning_data_nxt~0                                                                                                                                                                                                              ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_dst_regnum[2]~6                                                                                                                                                                                                                      ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_dst_regnum[0]~5                                                                                                                                                                                                                      ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_dst_regnum[4]~4                                                                                                                                                                                                                      ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_dst_regnum[3]~3                                                                                                                                                                                                                      ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_dst_regnum[1]~2                                                                                                                                                                                                                      ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux100~1                                                                                                                                                                                                                           ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|sdram_1_input_efifo_module:the_sdram_1_input_efifo_module|rd_data[15]~38                                                                                                                                                           ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux101~1                                                                                                                                                                                                                           ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|sdram_1_input_efifo_module:the_sdram_1_input_efifo_module|rd_data[14]~37                                                                                                                                                           ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux102~1                                                                                                                                                                                                                           ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|sdram_1_input_efifo_module:the_sdram_1_input_efifo_module|rd_data[13]~36                                                                                                                                                           ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux103~1                                                                                                                                                                                                                           ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|sdram_1_input_efifo_module:the_sdram_1_input_efifo_module|rd_data[12]~35                                                                                                                                                           ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux104~1                                                                                                                                                                                                                           ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|sdram_1_input_efifo_module:the_sdram_1_input_efifo_module|rd_data[11]~34                                                                                                                                                           ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux105~1                                                                                                                                                                                                                           ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|sdram_1_input_efifo_module:the_sdram_1_input_efifo_module|rd_data[10]~33                                                                                                                                                           ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux106~1                                                                                                                                                                                                                           ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|sdram_1_input_efifo_module:the_sdram_1_input_efifo_module|rd_data[9]~32                                                                                                                                                            ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux107~1                                                                                                                                                                                                                           ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|sdram_1_input_efifo_module:the_sdram_1_input_efifo_module|rd_data[8]~31                                                                                                                                                            ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux108~1                                                                                                                                                                                                                           ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|sdram_1_input_efifo_module:the_sdram_1_input_efifo_module|rd_data[7]~30                                                                                                                                                            ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux109~1                                                                                                                                                                                                                           ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|sdram_1_input_efifo_module:the_sdram_1_input_efifo_module|rd_data[6]~29                                                                                                                                                            ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux110~1                                                                                                                                                                                                                           ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|sdram_1_input_efifo_module:the_sdram_1_input_efifo_module|rd_data[5]~28                                                                                                                                                            ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux111~1                                                                                                                                                                                                                           ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|sdram_1_input_efifo_module:the_sdram_1_input_efifo_module|rd_data[4]~27                                                                                                                                                            ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux112~1                                                                                                                                                                                                                           ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|sdram_1_input_efifo_module:the_sdram_1_input_efifo_module|rd_data[3]~26                                                                                                                                                            ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux113~1                                                                                                                                                                                                                           ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|sdram_1_input_efifo_module:the_sdram_1_input_efifo_module|rd_data[2]~25                                                                                                                                                            ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux114~1                                                                                                                                                                                                                           ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|sdram_1_input_efifo_module:the_sdram_1_input_efifo_module|rd_data[1]~24                                                                                                                                                            ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux115~1                                                                                                                                                                                                                           ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|sdram_1_input_efifo_module:the_sdram_1_input_efifo_module|rd_data[0]~23                                                                                                                                                            ; 2       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|count[0]                                                                                                                                                                   ; 2       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|state~1                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|count[8]                                                                                                                                                                   ; 2       ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|t_dav                                                                                                                                                                                                                      ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonRd1                                                                                                                                                   ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[3]                                             ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[1]                                                                                                                                      ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[3]                                                     ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|i_state[1]~3                                                                                                                                                                                                                       ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|i_count[2]~0                                                                                                                                                                                                                       ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|i_next[0]                                                                                                                                                                                                                          ; 2       ;
; nios_system:NiosII|sdram_1:the_sdram_1|Mux41~2                                                                                                                                                                                                                            ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wr_data[7]~9                                                                                                                                                                                                                      ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|av_ld_byte0_data[7]                                                                                                                                                                                                                    ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wr_data[6]~8                                                                                                                                                                                                                      ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wr_data[5]~7                                                                                                                                                                                                                      ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wr_data[4]~6                                                                                                                                                                                                                      ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wr_data[3]~5                                                                                                                                                                                                                      ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wr_data[2]~4                                                                                                                                                                                                                      ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wr_data[1]~3                                                                                                                                                                                                                      ; 2       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_1_s1|A_WE_StdLogicVector~1                                                                              ; 2       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_1_s1|Add0~11                                                                                            ; 2       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_1_s1|how_many_ones[3]                                                                                   ; 2       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_1_s1|Add0~8                                                                                             ; 2       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_1_s1|how_many_ones[2]                                                                                   ; 2       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_1_s1|Add0~5                                                                                             ; 2       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_1_s1|how_many_ones[0]                                                                                   ; 2       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_1_s1|how_many_ones[1]                                                                                   ; 2       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|sdram_1_s1_arbitration_holdoff_internal~1                                                                                                                                                                         ; 2       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|sdram_1_s1_arb_share_counter_next_value[1]~2                                                                                                                                                                      ; 2       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|sdram_1_s1_arb_share_counter_next_value[0]~1                                                                                                                                                                      ; 2       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|sdram_1_s1_arb_share_counter[0]                                                                                                                                                                                   ; 2       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|sdram_1_s1_arb_share_counter[1]                                                                                                                                                                                   ; 2       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|d1_reasons_to_wait                                                                                                                                                                                                ; 2       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|process_2~0                                                                                                                                                                                                       ; 2       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|process_12~0                                                                                                     ; 2       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|A_WE_StdLogicVector~1                                                                                            ; 2       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|Add0~11                                                                                                          ; 2       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|how_many_ones[3]                                                                                                 ; 2       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|Add0~8                                                                                                           ; 2       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|how_many_ones[2]                                                                                                 ; 2       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|Add0~5                                                                                                           ; 2       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|how_many_ones[0]                                                                                                 ; 2       ;
; nios_system:NiosII|sdram_1_s1_arbitrator:the_sdram_1_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_1_s1|how_many_ones[1]                                                                                                 ; 2       ;
; nios_system:NiosII|cpu_0_data_master_arbitrator:the_cpu_0_data_master|dbs_count_enable~1                                                                                                                                                                                  ; 2       ;
; nios_system:NiosII|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_run~2                                                                                                                                                        ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[27]                                                                                                                                                                                                                               ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[28]                                                                                                                                                                                                                               ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[29]                                                                                                                                                                                                                               ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[30]                                                                                                                                                                                                                               ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|R_ctrl_unsigned_lo_imm16                                                                                                                                                                                                               ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_iw[31]                                                                                                                                                                                                                               ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|Equal101~2                                                                                                                                                                                                                             ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|D_ctrl_alu_subtract~5                                                                                                                                                                                                                  ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|Equal2~7                                                                                                                                                                                                                               ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|Equal2~6                                                                                                                                                                                                                               ; 2       ;
; nios_system:NiosII|cpu_0:the_cpu_0|R_ctrl_br                                                                                                                                                                                                                              ; 2       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                               ; Location                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_c572:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu_0_ociram_default_contents.mif ; M4K_X17_Y12, M4K_X17_Y13                                                                                                                                                                                  ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_vaf1:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_0_rf_ram_a.mif                ; M4K_X17_Y15                                                                                                                                                                                               ;
; nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_0bf1:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_0_rf_ram_b.mif                ; M4K_X17_Y14                                                                                                                                                                                               ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                              ; M4K_X17_Y8                                                                                                                                                                                                ;
; nios_system:NiosII|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                              ; M4K_X41_Y11                                                                                                                                                                                               ;
; nios_system:NiosII|onchip_memory2_0:the_onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_u3c1:auto_generated|ALTSYNCRAM                                                                                                                                        ; AUTO ; Single Port      ; Single Clock ; 2048         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536 ; 2048                        ; 32                          ; --                          ; --                          ; 65536               ; 16   ; onchip_memory2_0.hex              ; M4K_X41_Y9, M4K_X17_Y9, M4K_X17_Y10, M4K_X41_Y16, M4K_X41_Y12, M4K_X41_Y10, M4K_X41_Y7, M4K_X41_Y15, M4K_X17_Y7, M4K_X41_Y8, M4K_X41_Y14, M4K_X41_Y13, M4K_X17_Y11, M4K_X41_Y17, M4K_X17_Y17, M4K_X17_Y16 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 3,694 / 54,004 ( 7 % ) ;
; C16 interconnects          ; 32 / 2,100 ( 2 % )     ;
; C4 interconnects           ; 2,172 / 36,000 ( 6 % ) ;
; Direct links               ; 415 / 54,004 ( < 1 % ) ;
; Global clocks              ; 6 / 16 ( 38 % )        ;
; Local interconnects        ; 995 / 18,752 ( 5 % )   ;
; R24 interconnects          ; 108 / 1,900 ( 6 % )    ;
; R4 interconnects           ; 2,909 / 46,920 ( 6 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.68) ; Number of LABs  (Total = 165) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 13                            ;
; 2                                           ; 10                            ;
; 3                                           ; 3                             ;
; 4                                           ; 3                             ;
; 5                                           ; 2                             ;
; 6                                           ; 2                             ;
; 7                                           ; 0                             ;
; 8                                           ; 0                             ;
; 9                                           ; 1                             ;
; 10                                          ; 4                             ;
; 11                                          ; 6                             ;
; 12                                          ; 1                             ;
; 13                                          ; 8                             ;
; 14                                          ; 2                             ;
; 15                                          ; 3                             ;
; 16                                          ; 107                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.48) ; Number of LABs  (Total = 165) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 117                           ;
; 1 Clock                            ; 148                           ;
; 1 Clock enable                     ; 69                            ;
; 1 Sync. clear                      ; 9                             ;
; 1 Sync. load                       ; 32                            ;
; 2 Async. clears                    ; 4                             ;
; 2 Clock enables                    ; 24                            ;
; 2 Clocks                           ; 6                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.59) ; Number of LABs  (Total = 165) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 11                            ;
; 3                                            ; 0                             ;
; 4                                            ; 9                             ;
; 5                                            ; 0                             ;
; 6                                            ; 3                             ;
; 7                                            ; 3                             ;
; 8                                            ; 1                             ;
; 9                                            ; 0                             ;
; 10                                           ; 1                             ;
; 11                                           ; 1                             ;
; 12                                           ; 2                             ;
; 13                                           ; 1                             ;
; 14                                           ; 0                             ;
; 15                                           ; 0                             ;
; 16                                           ; 9                             ;
; 17                                           ; 8                             ;
; 18                                           ; 8                             ;
; 19                                           ; 11                            ;
; 20                                           ; 7                             ;
; 21                                           ; 16                            ;
; 22                                           ; 18                            ;
; 23                                           ; 6                             ;
; 24                                           ; 12                            ;
; 25                                           ; 10                            ;
; 26                                           ; 4                             ;
; 27                                           ; 6                             ;
; 28                                           ; 3                             ;
; 29                                           ; 3                             ;
; 30                                           ; 1                             ;
; 31                                           ; 2                             ;
; 32                                           ; 6                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.24) ; Number of LABs  (Total = 165) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 12                            ;
; 2                                               ; 8                             ;
; 3                                               ; 6                             ;
; 4                                               ; 5                             ;
; 5                                               ; 6                             ;
; 6                                               ; 13                            ;
; 7                                               ; 13                            ;
; 8                                               ; 9                             ;
; 9                                               ; 15                            ;
; 10                                              ; 10                            ;
; 11                                              ; 7                             ;
; 12                                              ; 9                             ;
; 13                                              ; 14                            ;
; 14                                              ; 9                             ;
; 15                                              ; 8                             ;
; 16                                              ; 11                            ;
; 17                                              ; 2                             ;
; 18                                              ; 4                             ;
; 19                                              ; 2                             ;
; 20                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.22) ; Number of LABs  (Total = 165) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 5                             ;
; 4                                            ; 7                             ;
; 5                                            ; 4                             ;
; 6                                            ; 6                             ;
; 7                                            ; 3                             ;
; 8                                            ; 8                             ;
; 9                                            ; 2                             ;
; 10                                           ; 3                             ;
; 11                                           ; 2                             ;
; 12                                           ; 3                             ;
; 13                                           ; 1                             ;
; 14                                           ; 5                             ;
; 15                                           ; 3                             ;
; 16                                           ; 2                             ;
; 17                                           ; 6                             ;
; 18                                           ; 9                             ;
; 19                                           ; 6                             ;
; 20                                           ; 8                             ;
; 21                                           ; 6                             ;
; 22                                           ; 8                             ;
; 23                                           ; 3                             ;
; 24                                           ; 6                             ;
; 25                                           ; 7                             ;
; 26                                           ; 4                             ;
; 27                                           ; 8                             ;
; 28                                           ; 3                             ;
; 29                                           ; 6                             ;
; 30                                           ; 5                             ;
; 31                                           ; 9                             ;
; 32                                           ; 13                            ;
; 33                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Apr 06 11:01:11 2013
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off lights -c lights
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "lights"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'cpu_0.sdc'
Warning (332060): Node: CLOCK_50 was determined to be a clock but was found without an associated clock assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node CLOCK_50 (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DRAM_CLK
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node nios_system:NiosII|nios_system_reset_clk_0_domain_synch_module:nios_system_reset_clk_0_domain_synch|data_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node nios_system:NiosII|sdram_1:the_sdram_1|active_rnw~0
        Info (176357): Destination node nios_system:NiosII|sdram_1:the_sdram_1|active_cs_n~5
        Info (176357): Destination node nios_system:NiosII|cpu_0:the_cpu_0|W_rf_wren
        Info (176357): Destination node nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|jtag_break~1
        Info (176357): Destination node nios_system:NiosII|sdram_1:the_sdram_1|i_refs[0]~0
        Info (176357): Destination node nios_system:NiosII|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|internal_resetlatch~0
Info (176353): Automatically promoted node sld_hub:auto_hub|clr_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|clr_reg~_wirecell
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~0
        Info (176357): Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~1
        Info (176357): Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info (176353): Automatically promoted node nios_system:NiosII|reset_n_sources~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Extra Info (176273): Performing register packing on registers with non-logic cell location assignments
Extra Info (176274): Completed register packing on registers with non-logic cell location assignments
Extra Info (176236): Started Fast Input/Output/OE register processing
Extra Info (176237): Finished Fast Input/Output/OE register processing
Extra Info (176248): Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info (176249): Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info (176235): Finished register packing
    Extra Info (176218): Packed 48 registers into blocks of type I/O
    Extra Info (176220): Created 19 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 13% of the available device resources in the region that extends from location X12_Y0 to location X24_Y13
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 46 output pins without output pin load capacitance assignment
    Info (306007): Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II 32-bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 442 megabytes
    Info: Processing ended: Sat Apr 06 11:01:31 2013
    Info: Elapsed time: 00:00:20
    Info: Total CPU time (on all processors): 00:00:19


