# INTADD 整数加法器设计与验证

## 目录

- [项目概述](#项目概述)
- [文件结构](#文件结构)
- [模块详细实现](#模块详细实现)
  - [顶层模块 (intadd.v)](#1-顶层模块-intaddv)
  - [4+8bit模式加法器 (add8.v)](#2-48bit模式加法器-add8v)
  - [32bit模式加法器 (add32.v)](#3-32bit模式加法器-add32v)
  - [C参考模型 (intadd_interface.c)](#4-c参考模型-intadd_interfacec)
  - [测试平台 (intadd\_tb.v)](#5-测试平台-intadd_tbv)
- [工作模式对比](#工作模式对比)
- [使用方法](#使用方法)
- [工程应用示例](#工程应用示例)
- [测试结果](#测试结果)
- [设计特点](#设计特点)

---

## 项目概述

本项目实现了一个支持多种精度（4+8bit模式和32bit模式）的整数加法器（INTADD），包含完整的RTL设计、C语言参考模型和验证环境。项目使用SystemVerilog实现硬件设计，通过DPI-C接口将C参考模型集成到测试平台中进行验证。

## 文件结构

| 文件                   | 说明            |
| -------------------- | ------------- |
| `add8.v`             | 4+8bit模式加法器模块 |
| `add32.v`            | 32bit模式加法器模块  |
| `intadd.v`           | 顶层加法器模块       |
| `intadd_interface.c` | C语言参考模型       |
| `intadd_tb.v`        | 测试平台          |
| `run_simu.sh`        | 仿真运行脚本        |

## 模块详细实现

### 1. 顶层模块 (intadd.v)

`intadd`模块是整个整数加法器的顶层控制模块，负责根据指令控制信号选择不同的运算模式并协调各个子模块的工作。

**主要功能：**
- **指令解码**：解析控制信号`cru_intadd`，提取指令有效位、精度模式和符号模式
- **子模块控制**：根据解码结果激活对应的加法器子模块（`add8`或`add32`）
- **结果选择**：根据运算模式选择对应子模块的输出作为最终结果

**关键实现细节：**
```verilog
// 指令解码逻辑
assign inst_valid = cru_intadd[10];
assign precision_s0 = cru_intadd[9:8];
assign precision_s1 = cru_intadd[7:6];
assign precision_s2 = cru_intadd[5:4];
assign sign_s0 = cru_intadd[3];
assign sign_s1 = cru_intadd[2];
assign sign_s2 = cru_intadd[1];
assign update_st = cru_intadd[0];

// 模式选择与输出控制
assign use_4_8bit_mode = (precision_s0 == 2'b00) && (precision_s1 == 2'b00) && (precision_s2 == 2'b00);
assign use_32bit_mode = (precision_s0 == 2'b11) && (precision_s1 == 2'b11);

// 结果选择逻辑
assign dst_reg0 = use_4_8bit_mode ? add8_dst0 : (use_32bit_mode ? add32_dst : 128'd0);
assign dst_reg1 = use_4_8bit_mode ? add8_dst1 : 128'd0;
assign st = use_4_8bit_mode ? add8_st : (use_32bit_mode ? add32_st : 128'd0);
```

**工作流程：**
1. 接收输入数据和控制信号
2. 解码控制信号确定运算模式
3. 激活对应的子模块进行计算
4. 选择子模块的输出作为最终结果
5. 根据`update_st`信号决定是否更新状态寄存器

### 2. 4+8bit模式加法器 (add8.v)

`add8`模块实现了4位与8位数据混合加法运算，是项目的核心功能模块之一。

**主要功能：**
- **数据拆分**：将128位输入拆分为32个独立的4位数据块
- **数据组合**：将两个4位数据组合成8位数据
- **有符号/无符号加法**：根据符号控制位，支持有符号和无符号加法运算
- **溢出处理**：检测并处理加法过程中的溢出情况
- **并行计算**：同时处理32个4位块，提高运算效率

**关键实现细节：**
```verilog
// 数据提取与组合
generate
  for (genvar i = 0; i < 32; i++) begin : add8_loop
    // 从128位输入中提取4位块
    wire [3:0] u0 = src0[3+4*i:0+4*i];
    wire [3:0] u1 = src1[3+4*i:0+4*i];
    wire [3:0] u2 = src2[3+4*i:0+4*i];
    
    // 将u2和u1连接成8位值
    wire [7:0] concat_val = {u2, u1};
    
    // 符号扩展与零扩展处理
    wire [7:0] s0_signed = {{4{u0[3]}}, u0}; // 4位符号扩展为8位
    wire signed [15:0] s0_val, add_val;
    
    // 符号/无符号扩展到16位
    if (sign_s0) begin
      assign s0_val = {{8{s0_signed[7]}}, s0_signed}; // 符号扩展
    end else begin
      assign s0_val = {8'b0, s0_signed}; // 零扩展
    end
    
    if (sign_s2) begin
      assign add_val = {{8{concat_val[7]}}, concat_val}; // 符号扩展
    end else begin
      assign add_val = {8'b0, concat_val}; // 零扩展
    end
    
    // 16位精度计算与溢出检测
    wire signed [15:0] sum_signed = s0_val + add_val;
    wire [7:0] sum_clipped;
    
    if ((s0_val > 0) && (add_val > 0) && (sum_signed < 0)) begin
      assign sum_clipped = 8'hFF; // 正溢出
    end else if ((s0_val < 0) && (add_val < 0) && (sum_clipped < 8'h80)) begin
      assign sum_clipped = 8'hFF; // 负溢出
    end else begin
      assign sum_clipped = sum_signed[7:0]; // 无溢出，取低8位
    end
    
    // 结果拆分与输出
    assign dst0[3+4*i:0+4*i] = sum_clipped[3:0];
    assign dst1[3+4*i:0+4*i] = sum_clipped[7:4];
  end
endgenerate
```

**有符号和无符号加法处理机制：**
- **有符号加法**：对操作数进行符号扩展，保持符号位不变，使用二进制补码规则计算
- **无符号加法**：对操作数进行零扩展，所有位都视为数值位
- **溢出检测**：
  - 正溢出：两个正数相加结果为负数（符号位由0变1）
  - 负溢出：两个负数相加结果小于-128
  - 溢出时结果饱和处理为0xFF

### 3. 32bit模式加法器 (add32.v)

`add32`模块实现了32位整数加法运算，支持符号/无符号操作和状态位设置。

**主要功能：**
- **数据拆分**：将128位输入拆分为4个独立的32位数据块
- **高精度计算**：使用64位有符号整数进行计算，避免中间结果溢出
- **溢出处理**：检测并处理溢出情况，执行饱和处理
- **状态位生成**：生成大于(GT)、等于(EQ)、小于(LS)三种状态标志

**关键实现细节：**
```verilog
// 数据提取与处理
generate
  for (genvar i = 0; i < 4; i++) begin : add32_loop
    // 从128位输入中提取32位块
    wire [31:0] a = src0[31+32*i:0+32*i];
    wire [31:0] b = src1[31+32*i:0+32*i];
    
    // 有符号/无符号扩展与计算
    wire signed [63:0] s0, s1, sum;
    wire [31:0] res;
    
    if (sign_s0) begin
      assign s0 = {{32{a[31]}}, a}; // 符号扩展到64位
    end else begin
      assign s0 = {32'b0, a}; // 零扩展到64位
    end
    
    if (sign_s1) begin
      assign s1 = {{32{b[31]}}, b}; // 符号扩展到64位
    end else begin
      assign s1 = {32'b0, b}; // 零扩展到64位
    end
    
    assign sum = s0 + s1;
    
    // 溢出检测与饱和处理
    if ((s0 > 0) && (s1 > 0) && (sum < 0)) begin
      assign res = 32'h7FFFFFFF; // 正溢出，饱和到最大正值
    end else if ((s0 < 0) && (s1 < 0) && (sum >= 0)) begin
      assign res = 32'h80000000; // 负溢出，饱和到最小负值
    end else begin
      assign res = sum[31:0]; // 无溢出，取低32位
    end
    
    // 状态位比较逻辑
    wire gt, eq, ls;
    
    if (sign_s0 || sign_s1) begin
      // 有符号比较
      assign gt = (s0 > s1) ? 1 : 0;
      assign eq = (s0 == s1) ? 1 : 0;
      assign ls = (s0 < s1) ? 1 : 0;
    end else begin
      // 无符号比较
      assign gt = (a > b) ? 1 : 0;
      assign eq = (a == b) ? 1 : 0;
      assign ls = (a < b) ? 1 : 0;
    end
    
    // 结果与状态位输出
    assign dst[31+32*i:0+32*i] = res;
    assign st[2+3*i:0+3*i] = {gt, eq, ls}; // 每组3位状态
  end
endgenerate
```

**状态位设计：**
- 每个32位块生成3个状态位（GT、EQ、LS）
- 状态位按组放置在128位状态寄存器中
- 支持后续操作根据状态位进行条件判断

### 4. C参考模型 (intadd_interface.c)

`intadd_interface.c`提供了与Verilog实现完全匹配的C语言参考模型，用于测试验证。

**主要功能：**
- **add32_128bit**：实现32位模式下的128位整数加法
- **add8_128bit**：实现4+8bit模式下的128位整数加法
- **算法参考**：作为RTL实现的黄金参考标准

**关键实现细节（add8_128bit）：**
```c
// 处理32个4位块
for (int i = 0; i < 32; ++i) {
    // 从128位输入中提取32组4位值
    uint8_t u0 = 0, u1 = 0, u2 = 0;
    
    if (i < 16) {
        // 低64位 (bits 63-0)
        u0 = (src0_low >> (i*4)) & 0x0F;
        u1 = (src1_low >> (i*4)) & 0x0F;
        u2 = (src2_low >> (i*4)) & 0x0F;
    } else {
        // 高64位 (bits 127-64)
        u0 = (src0_high >> ((i-16)*4)) & 0x0F;
        u1 = (src1_high >> ((i-16)*4)) & 0x0F;
        u2 = (src2_high >> ((i-16)*4)) & 0x0F;
    }
    
    // 将u2和u1连接成8位值
    uint8_t concat_val = (u2 << 4) | u1;
    
    // 符号扩展处理
    int16_t s0_val, add_val;
    
    if (sign_s0) {
        // 有符号: 符号扩展到8位，再扩展到16位
        uint8_t s0_signed = (u0 & 0x8) ? (u0 | 0xF0) : u0;
        s0_val = (int16_t)(int8_t)s0_signed;
    } else {
        // 无符号: 零扩展
        s0_val = u0;
    }
    
    if (sign_s2) {
        // 有符号: 直接符号扩展
        add_val = (int16_t)(int8_t)concat_val;
    } else {
        // 无符号: 零扩展
        add_val = concat_val;
    }
    
    // 16位精度计算与溢出检测
    int16_t sum_signed = s0_val + add_val;
    uint8_t sum_clipped;
    
    if ((s0_val > 0) && (add_val > 0) && (sum_signed < 0)) {
        // 正溢出
        sum_clipped = 0xFF;
    } else if ((s0_val < 0) && (add_val < 0) && (sum_signed < -128)) {
        // 负溢出
        sum_clipped = 0xFF;
    } else {
        // 无溢出，取低8位
        sum_clipped = sum_signed & 0xFF;
    }
    
    // 结果拆分与输出
    uint8_t low_4bits = sum_clipped & 0x0F;
    uint8_t high_4bits = (sum_clipped >> 4) & 0x0F;
    
    // 写回结果
    // ...
}
```

**关键实现细节（add32_128bit）：**
```c
// 拆分输入为4个32位块
a[0] = (uint32_t)(src0_low);
a[1] = (uint32_t)(src0_low >> 32);
a[2] = (uint32_t)(src0_high);
a[3] = (uint32_t)(src0_high >> 32);
b[0] = (uint32_t)(src1_low);
b[1] = (uint32_t)(src1_low >> 32);
b[2] = (uint32_t)(src1_high);
b[3] = (uint32_t)(src1_high >> 32);

for (i = 0; i < 4; ++i) {
    // 独立符号扩展
    int64_t s0 = sign_s0 ? (int32_t)a[i] : (uint64_t)a[i];
    int64_t s1 = sign_s1 ? (int32_t)b[i] : (uint64_t)b[i];
    int64_t sum = s0 + s1;
    
    // 处理溢出
    if (sign_s0 || sign_s1) {
        if ((s0 > 0 && s1 > 0 && sum < 0) || 
            (s0 < 0 && s1 < 0 && sum >= 0)) {
            res[i] = 0x7FFFFFFF; // 饱和处理
        } else {
            res[i] = (uint32_t)sum;
        }
    } else {
        res[i] = (uint32_t)sum;
    }
    
    // 状态位设置
    // ...
}
```

### 5. 测试平台 (intadd_tb.v)

`intadd_tb`模块实现了完整的测试环境，通过DPI-C接口调用C参考模型进行结果验证。

**主要功能：**
- **DPI-C接口**：连接Verilog测试平台与C参考模型
- **测试向量生成**：生成特殊测试用例和随机测试向量
- **结果比较**：比较RTL实现与C参考模型的输出结果
- **测试报告**：记录测试结果，生成测试摘要

**关键实现细节：**
```verilog
// DPI-C函数声明
extern void add32_128bit(
    longint unsigned src0_high, longint unsigned src0_low,
    longint unsigned src1_high, longint unsigned src1_low,
    int sign_s0, int sign_s1,
    output longint unsigned dst_high, output longint unsigned dst_low,
    output longint unsigned st_high, output longint unsigned st_low
);

extern void add8_128bit(
    longint unsigned src0_high, longint unsigned src0_low,
    longint unsigned src1_high, longint unsigned src1_low,
    longint unsigned src2_high, longint unsigned src2_low,
    int sign_s0, int sign_s1, int sign_s2,
    output longint unsigned dst0_high, output longint unsigned dst0_low,
    output longint unsigned dst1_high, output longint unsigned dst1_low
);

// 测试流程
initial begin
    // 初始化
    // ...
    
    // 测试1: 32bit 正溢出
    src_reg0 = {32'h7FFFFFFF, 32'h7FFFFFFF, 32'h7FFFFFFF, 32'h7FFFFFFF};
    src_reg1 = {32'h00000001, 32'h00000001, 32'h00000001, 32'h00000001};
    // ... 执行测试 ...
    
    // 测试2: 32bit 负溢出
    src_reg0 = {32'h80000000, 32'h80000000, 32'h80000000, 32'h80000000};
    src_reg1 = {32'hFFFFFFFF, 32'hFFFFFFFF, 32'hFFFFFFFF, 32'hFFFFFFFF};
    // ... 执行测试 ...
    
    // 测试3: 4+8bit 随机
    for (i = 0; i < 1000; i++) begin
        // ... 生成随机测试向量 ...
        // ... 执行测试 ...
    end
    
    // 测试4: 32bit 随机
    for (i = 0; i < 1000; i++) begin
        // ... 生成随机测试向量 ...
        // ... 执行测试 ...
    end
    
    // 结果输出
    // ...
end
```

**测试流程：**
1. 初始化测试环境和输入信号
2. 执行特殊测试用例（如正溢出、负溢出）
3. 执行大规模随机测试（4+8bit模式1000次，32bit模式1000次）
4. 比较RTL与参考模型的输出结果
5. 生成测试报告，统计通过率

## 工作模式对比

| 特性 | 4+8bit模式 (add8.v) | 32bit模式 (add32.v) |
|------|-------------------|-------------------|
| 数据精度 | 4位+8位混合 | 32位整数 |
| 输入数量 | 3个128位源操作数 | 2个128位源操作数 |
| 输出数量 | 2个128位结果 + 1个128位状态 | 1个128位结果 + 1个128位状态 |
| 数据块数量 | 32个4位块 | 4个32位块 |
| 溢出处理 | 饱和到0xFF | 有符号饱和到0x7FFFFFFF或0x80000000 |
| 应用场景 | 低精度、高密度数据处理 | 高精度计算、需要状态比较的场景 |

## 测试平台 (intadd\_tb.v)

### 测试逻辑

**初始化**：

- 复位系统，初始化信号

**定向测试**：

- 32bit正溢出测试：0x7FFFFFFF + 1
- 32bit负溢出测试：0x80000000 + (-1)

**随机测试**：

- 1000次4+8bit模式随机测试

**结果比较**：

- 调用DPI-C参考模型
- 详细记录每个lane的计算过程
- 比较RTL和参考模型输出

**覆盖率收集**：

- 行覆盖、条件覆盖、状态机覆盖

### 详细计算过程记录

**32bit模式**：

- 无符号和有符号求和
- 进位和溢出情况
- RTL与参考模型对比

**4+8bit模式**：

- 4bit段和8bit段计算
- 饱和处理细节
- 多输出结果对比

## 使用方法

1. **准备环境**：

   - VCS编译器
   - gcc
   - Linux环境

2. **运行仿真**：

```bash
chmod +x run_simu.sh
./run_simu.sh
```

3. **查看结果**：

```
sim_output/
├── result.txt         # 详细测试结果
├── coverage.txt       # 覆盖率文本报告
└── coverage_html/     # 覆盖率HTML报告
```

4. **提高覆盖率**：

```verilog
for (i = 0; i < 1000; i++) begin
    // 随机测试代码
end
```

## 工程应用示例

### 4+8bit模式

```python
dst0, dst1 = intadd(src0, src1, src2, cru_intadd)
for i in range(32):
    result = (dst1[i] << 4) | dst0[i]
```

### 32bit模式

```python
dst, st = intadd(src0, src1, 0, cru_intadd)
for i in range(4):
    gt = st[i*32 + 2]
    eq = st[i*32 + 1]
    ls = st[i*32 + 0]
```

## 测试结果

| 测试类型         | 通过情况                  |
| ------------ | --------------------- |
| 定向测试         | 100%                  |
| 随机测试 (1000次) | 100%                  |
| 覆盖率          | 行覆盖、条件覆盖、状态机覆盖均接近100% |

## 设计特点

- 灵活的多精度支持（4+8bit和32bit）
- 饱和处理防止溢出
- 提供详细状态反馈
- 高覆盖率验证
- 可扩展架构

