## 목차
- [Verilog Review](#verilog-review)
	- [initial \& always: Procedure Assignment](#initial--always-procedure-assignment)
		- [initial](#initial)
		- [always](#always)
	- [Sequential Logic \& Combinational Logic](#sequential-logic--combinational-logic)
		- [Sequential Logic](#sequential-logic)
		- [Combinational Logic](#combinational-logic)
	- [Non-Blocking Vs Blocking](#non-blocking-vs-blocking)
		- [Non-Blocking](#non-blocking)
		- [Blocking](#blocking)
	- [Synch Reset Vs Asynch Reset](#synch-reset-vs-asynch-reset)
		- [Synch Reset](#synch-reset)
		- [Asynch Reset](#asynch-reset)
	- [연산자 - == / ===](#연산자-----)
	- [연산자 - Shift Operator](#연산자---shift-operator)
	- [Wire Vs Reg](#wire-vs-reg)
		- [wire](#wire)
		- [reg⭐](#reg)



# Verilog Review

## initial & always: Procedure Assignment

### initial
- 한 번만 수행
- begin-end 사이 **순차적**으로 수행
- initial block끼리는 동시에 수행
- TestBench에 사용
  - Logic 합성은 안됨

### always
- begin-end
  - Non-Blocking: Concurrent
  - Blocking: Sequential
- Event list(Sensitivity list) @마다 수행
- always block끼리는 동시에 동작
- TestBench 및 Logic 합성에도 사용

> Sensitivity List: 모든 입력을 넣어줘야 함 --> *사용 권장

## Sequential Logic & Combinational Logic

### Sequential Logic
- **Flip Flop**
  - 저장의 기능⭐
  - **Memory** 역할
  - Latch는 쓰지 마라!⚠️

### Combinational Logic
- 값이 바뀌면 즉시 대입
- 실시간으로 값이 변화함 --> CLK 무관
  - 주의) 실제로는 Delta Delay 이후에 값이 바뀜⚠️

## Non-Blocking Vs Blocking

> Delta Delay를 항상 염두에 두자⭐
> > 바로 값이 대입되는 것이 아닌 Delta delay 이후에 값을 채감

### Non-Blocking
- ```<=```
  - Sequential Logic에 사용
  - clk이 들어가는 always문
  - **Concurrent**하게 동작

### Blocking
- ```=```
  - Combinational Logic에 사용
  - begin-end 사이에서 **순차적**으로 동작

## Synch Reset Vs Asynch Reset

### Synch Reset
- P = Pdyn + Psw +Pleaks
  - ```Pdyn = a*C*(v^2)*f```
  - clk에 dependent하게 Power 소모 O
  - a가 크다 --> Power 소모가 크다 

### Asynch Reset
- 회로 사이즈가 큼
  - 회로 수율이 낮음
- P = Pdyn + Psw +Pleaks
  - ```Pdyn = a*C*(v^2)*f```
  - clk에 dependent하게 Power 소모X
  - a가 작다 --> Power 소모가 적다

> REF) Verilog에서 for문은 합성에 자주 사용

## 연산자 - == / ===

<img src="./img_250714/스크린샷 2025-07-14 103021.png"><br>

## 연산자 - Shift Operator
> Verilog에서도 사용가능하다!

<img src="./img_250714/스크린샷 2025-07-14 103150.png"><br>

- 단, Arithmetic Shift 사용시 **Signed** 명시를 해줘야한다

## Wire Vs Reg

### wire
- 물리적 metal line
- **Continuous Assignment**에 사용

### reg⭐
- **저장의 기능**이 있음
- **Procedural Assignment**에 사용
- Combinational Logic
  - wire처럼 합성 --> 명시는 reg로 명시
  - 순차적
- Sequential Logic
  - F/F으로 합성
  - 동시(Concurrent)

