+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                   ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u_led_74595_driver                                                                                                                                          ; 10    ; 7              ; 0            ; 7              ; 3      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_lcd_driver                                                                                                                                                ; 26    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_read_fifo1|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_read_fifo1|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_read_fifo1|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_read_fifo1|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_read_fifo1|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                       ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_read_fifo1|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                       ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_read_fifo1|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_read_fifo1|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_read_fifo1|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_read_fifo1|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_read_fifo1|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                     ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_read_fifo1|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                     ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_read_fifo1|dcfifo_component|auto_generated|ws_dgrp|dffpipe4                                                                         ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_read_fifo1|dcfifo_component|auto_generated|ws_dgrp                                                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_read_fifo1|dcfifo_component|auto_generated|ws_bwp                                                                                   ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_read_fifo1|dcfifo_component|auto_generated|ws_brp                                                                                   ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_read_fifo1|dcfifo_component|auto_generated|rs_dgwp|dffpipe3                                                                         ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_read_fifo1|dcfifo_component|auto_generated|rs_dgwp                                                                                  ; 12    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_read_fifo1|dcfifo_component|auto_generated|fifo_ram                                                                                 ; 48    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_read_fifo1|dcfifo_component|auto_generated|wrptr_g1p                                                                                ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_read_fifo1|dcfifo_component|auto_generated|rdptr_g1p                                                                                ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_read_fifo1|dcfifo_component|auto_generated|ws_dgrp_gray2bin                                                                         ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_read_fifo1|dcfifo_component|auto_generated|wrptr_g_gray2bin                                                                         ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_read_fifo1|dcfifo_component|auto_generated                                                                                          ; 29    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_read_fifo1                                                                                                                          ; 29    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_write_fifo1|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_write_fifo1|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_write_fifo1|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_write_fifo1|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_write_fifo1|dcfifo_component|auto_generated|wrfull_eq_comp_msb                                                                      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_write_fifo1|dcfifo_component|auto_generated|wrfull_eq_comp_lsb                                                                      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_write_fifo1|dcfifo_component|auto_generated|wrfull_eq_comp1_msb                                                                     ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_write_fifo1|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb                                                                     ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_write_fifo1|dcfifo_component|auto_generated|rdempty_eq_comp_msb                                                                     ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_write_fifo1|dcfifo_component|auto_generated|rdempty_eq_comp_lsb                                                                     ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_write_fifo1|dcfifo_component|auto_generated|rdempty_eq_comp1_msb                                                                    ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_write_fifo1|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb                                                                    ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_write_fifo1|dcfifo_component|auto_generated|ws_dgrp|dffpipe11                                                                       ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_write_fifo1|dcfifo_component|auto_generated|ws_dgrp                                                                                 ; 12    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_write_fifo1|dcfifo_component|auto_generated|rs_dgwp|dffpipe11                                                                       ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_write_fifo1|dcfifo_component|auto_generated|rs_dgwp                                                                                 ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_write_fifo1|dcfifo_component|auto_generated|rs_bwp                                                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_write_fifo1|dcfifo_component|auto_generated|rs_brp                                                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_write_fifo1|dcfifo_component|auto_generated|fifo_ram                                                                                ; 48    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_write_fifo1|dcfifo_component|auto_generated|wrptr_g1p                                                                               ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_write_fifo1|dcfifo_component|auto_generated|rdptr_g1p                                                                               ; 3     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_write_fifo1|dcfifo_component|auto_generated|rs_dgwp_gray2bin                                                                        ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_write_fifo1|dcfifo_component|auto_generated|rdptr_g_gray2bin                                                                        ; 10    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_write_fifo1|dcfifo_component|auto_generated                                                                                         ; 29    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|u_write_fifo1                                                                                                                         ; 29    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|command1                                                                                                                              ; 34    ; 0              ; 2            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port|control1                                                                                                                              ; 28    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_2Port                                                                                                                                       ; 141   ; 110            ; 0            ; 110            ; 45     ; 110             ; 110           ; 110             ; 24    ; 0              ; 0            ; 0                ; 0                 ;
; u_key_counter_scan                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Video_Image_Processor|u_VIP_Bit_Dilation_Detector|u_VIP_Matrix_Generate_3X3_1Bit|u_Line_Shift_RAM_1Bit|ALTSHIFT_TAPS_component|auto_generated|cntr1|cmpr4 ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Video_Image_Processor|u_VIP_Bit_Dilation_Detector|u_VIP_Matrix_Generate_3X3_1Bit|u_Line_Shift_RAM_1Bit|ALTSHIFT_TAPS_component|auto_generated|cntr1       ; 2     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Video_Image_Processor|u_VIP_Bit_Dilation_Detector|u_VIP_Matrix_Generate_3X3_1Bit|u_Line_Shift_RAM_1Bit|ALTSHIFT_TAPS_component|auto_generated|altsyncram2 ; 25    ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Video_Image_Processor|u_VIP_Bit_Dilation_Detector|u_VIP_Matrix_Generate_3X3_1Bit|u_Line_Shift_RAM_1Bit|ALTSHIFT_TAPS_component|auto_generated             ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Video_Image_Processor|u_VIP_Bit_Dilation_Detector|u_VIP_Matrix_Generate_3X3_1Bit|u_Line_Shift_RAM_1Bit                                                    ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Video_Image_Processor|u_VIP_Bit_Dilation_Detector|u_VIP_Matrix_Generate_3X3_1Bit                                                                          ; 6     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Video_Image_Processor|u_VIP_Bit_Dilation_Detector                                                                                                         ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Video_Image_Processor|u_VIP_Skin_Detector                                                                                                                 ; 29    ; 0              ; 8            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Video_Image_Processor|u_VIP_YCbCr422_YCbCr444                                                                                                             ; 21    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Video_Image_Processor                                                                                                                                     ; 29    ; 7              ; 1            ; 7              ; 4      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_CMOS_Capture_RGB565                                                                                                                                       ; 13    ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_I2C_OV7725_YUV422_Config                                                                                                                                  ; 8     ; 8              ; 0            ; 8              ; 24     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_i2c_timing_ctrl                                                                                                                                           ; 34    ; 8              ; 0            ; 8              ; 18     ; 8               ; 8             ; 8               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u_system_ctrl_pll|u_sys_pll|altpll_component|auto_generated                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_system_ctrl_pll|u_sys_pll                                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_system_ctrl_pll|u_system_init_delay                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_system_ctrl_pll                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
