# 四. Instruction-Level Parallelism（ILP）

[TOC]



<center>
    <img src="https://zn-typora-image.oss-cn-hangzhou.aliyuncs.com/typora_image/202411091318078.png" alt="image-20241109131840046" width=80%/>
</center>

- data dependence 发生在一条指令需要另一条指令生成的数据时

  对应 data hazards 中的 RAW，指令需要读取一个寄存器或内存位置，而这个位置被前一条指令写入。

- name dependences

  - Anti-dependence 发生在一条指令写入一个寄存器，而之前的指令从该寄存器读取数据

    对应 data hazards 中的 WAR

    ```assembly
    lw x1, 0(x2)       // 加载x1
    add x2, x3, x4     // 使用x2作为操作数
    ```

  - Output-dependence 当两条指令向同一个寄存器或内存位置写入数据时，发生输出依赖。如果不正确处理写入顺序，可能会导致数据错误。

    对应 data hazards 中的 WAW

- control dependence 第二条指令是否执行取决于第一条指令决定的控制流，这会影响流水线的预测和指令执行。

  ```assembly
  beq x1, x2, label   // 如果x1 == x2则跳转
  add x3, x4, x5      // 可能会执行，也可能不会，取决于分支
  ```




> ![image-20241109133645626](https://zn-typora-image.oss-cn-hangzhou.aliyuncs.com/typora_image/202411091336654.png)
>
> - 前两条指令存在 RAW，read after write，可以使用 forwarding 解决
> - 第二条指令和第三条指令存在 WAR，write after read，在乱序执行时可能会发生错误
> - 第一条指令和第三条指令存在 WAW，write after write，在乱序执行时可能发生错误



## 4.1 Dynamic Scheduling

> !!! Example 
>
> 前两条指令存在数据依赖，DIV 语句的执行时间一般较长。那么前两条指令就会等待除法完成，顺序执行里面后面的指令也会跟着等（但其实和除法没有关系），这样就造成了浪费。
>
> <div align = center> <img src="https://zn-typora-image.oss-cn-hangzhou.aliyuncs.com/typora_image/202411091308243.png" width=80%> </div>

* Idea: Dynamic Scheduling

  **`动态调度：边运行边调度。静态调度：编译器完成对指令顺序的变更，减少stall`**

* Method: out-of-order execution

  <div align = center> <img src="https://cdn.hobbitqia.cc/20231110145544.png" width=60%> </div>

  * load/store 也属于整数运算部件（integer unit）

  * scoreboard 记录当前系统所有的状态（**`哪些指令正在流水线中执行，每条指令进行到什么状态，功能部件当前被哪条指令使用，寄存器组，指令用了哪些寄存器...`**）


1. 在之前的顺序流水线实现中， **`ID 阶段，我们会检测结构冒险和数据冒险`**。如果都不会发生，那么就会将这条指令放到下一阶段 EX。

   在乱序流水线中，我们现在希望减弱检测条件，只要没有结构冒险（结构冒险是无法解决的），就允许进入到下一阶段，具体分成两个阶段分别检测结构和数据冒险。

   we essentially split the ID pipe stage of our simple five-stage pipeline **`into two stages`**：

   * **Issue(IS)**: Decode instructions, check for *structural hazards*. (in-order issue)

     **`IS阶段检查结构冒险structural hazards，顺序进入检查，没有结构冒险进入下一阶段RO检查数据冒险，如果有结构冒险就等待`**

   * **Read Operands(RO)**: Wait until no *data hazards*, then read operands. (out of order execution)

     **`RO阶段检查数据冒险data hazards，如果没有数据冒险就可以read operands，开始执行指令，此时指令的执行顺序变为乱序`**

     <div align = center> <img src="https://cdn.hobbitqia.cc/20231110150243.png" width=80%> </div>

     > 乱序只能加速，不能修改我们本来的程序。因此我们执行可以乱序执行，但是提交的时候必须按顺序提交。

2. **Scoreboard algorithm** is an approach to schedule the instructions.

3. Robert Tomasulo introduces **`register renaming`** in hardware to minimize WAW and WAR hazards, named **Tomasulo’s Approach**.

### 4.1.1 Scoreboard algorithm

The basic structure of a processor with scoreboard: 
<div align = center> <img src="https://cdn.hobbitqia.cc/20231110155959.png" width=60%> </div>

> ??? Question "为什么有两个乘法部件，一个除法部件，一个加法？"
>
> **`因为加减法快，除法出现的概率小。乘法较多同时时间慢，所以有两个部件并行加快速度。`**

表是实时更新的。当指令流出，（结束 WB 阶段），scoreboard 上就不会有其相关的信息。

* Instruction Status 记录每条指令执行到哪一步。
* Function Component Status 
* Register Status

> !!! Example
>  ``` asm
>  FLD F6, 34(R2)
>  FLD F2, 45(R3)
>  FMUL.D F0, F2, F4
>  FSUB.D F8, F2, F6
>  FDIV.D F10, F0, F6
>  FADD.D F6, F8, F2 
>  ```
>
> * Instruction Status: 
>
>     <div align = center> <img src="https://cdn.hobbitqia.cc/20231110161000.png" width=80%> </div>
>
>     - 指令 1 结束，scoreboard 上没有其相关的信息。
>     - 指令 2 还没有 WB
>     - 后面的 3、4 需要用到 2 的结果 F2，**`发生data hazards，无法进入到RO阶段，因此停留在IS阶段`**
>     - 指令 5 用到 3 的结果，也不能进入 RO。
>     - 指令是 6  ADD 加法操作，**`此时指令 4 是 SUB，也会用到加法运算单元，因此产生结构冒险，无法进入 IS。`**
>
> * Function Component Status: 
>
>     <div align = center> <img src="https://cdn.hobbitqia.cc/20231110161420.png" width=80%> </div>
>
>     * busy 代表当前这个计算单元是否有指令正在使用。
>     * op 表示这个单元正在被哪类指令使用。
>     * **`Fi、Fj、Fk 代表源操作数和目的操作数（Fi 为源，Fj、Fk 为目的）。`**
>     * **`Qj、Qk 代表源操作数来自哪个部件`**
>         
>         * **如 Mult1 的 Qj = Integer 说明来自整数部件（此时正在执行 Load 指令）**
>         
>     * **`Rj、Rk 代表源操作数的状态`**
>         
>         * yes - operands is ready but not read.
>         
>             没读是因为其他的操作数还没有 read。
>         
>         * **`no & Qj = null`**: operand is read.
>         * **`no & Qj!= null`**: operand is not ready.
>         
>             其他指令会修改这个操作数，而且还没有执行完毕。
>
> * Register Status 
>
>     结果寄存器表表示什么寄存器将被什么指令修改。
>     <div align = center> <img src="https://cdn.hobbitqia.cc/20231110162034.png" width=80%> </div>



> !!! Question 
>
> 承接之前的表，因为乘法执行较慢，因此指令 4 比指令 3 先执行完开始 WB。  
>
> 写出这个时候的另外两张表。
>
> <div align = center> <img src="https://zn-typora-image.oss-cn-hangzhou.aliyuncs.com/typora_image/202411091308231.png" width=80%> </div>
>
> - 指令 4 比指令 3 先执行完开始 WB，此时指令 4Sub 指令已经完成，释放占用资源
> - 指令 5 因为 **`data hazards`**，需要使用指令 3 Mul 的结果 F0，一直停留在 IS 阶段，无法进入 RO 阶段
> - 指令 6 因为 **`指令 4 的完成释放加法部件`**，因此能够开始执行，**但是不能执行 WB 阶段**，因为 **`指令 5 和指令 6 存在 WAR 问题，write 要在 read 之后`**
>
> ??? Answer 
>  <div align = center> <img src="https://cdn.hobbitqia.cc/20231110163118.png" width=80%> </div>
>
> - 指令 3 Mul，单独因为执行速度比较慢，源操作数处于 **`已经read的状态`**，对应 **`no & Qj = null`**
> - 指令 5 Div，Qj 来源于乘法部件 1 的结果 F0，**又因为卡在 IS 没有进入到 RO 阶段**，所以 Rj 对应 **`no & Qj!= null`** 还没有 ready，但是 Rk 处于 ready 但还没有 read
> - 指令 6 Add，单纯卡在 WB 等待 Div，所以源操作数的状态都是 **`no & Qj = null`**，已经 read
>

> 承接上述运行，指令 3 执行结束，指令 5 与指令 3 不再存在数据冲突，data hazard，开始执行
>
> 存在特殊之处，此处指令 6 先完成 WB 阶段，**`这是因为指令5 Div已经完成EX阶段，已经读取了数据，所以ADD指令更新F6寄存器也没有任何的影响`**
>
> <center>
>     <img src="https://zn-typora-image.oss-cn-hangzhou.aliyuncs.com/typora_image/202411091429588.png" alt="image-20241109142913543" width=80%/>
>     <img src="https://zn-typora-image.oss-cn-hangzhou.aliyuncs.com/typora_image/202411091432505.png" alt="image-20241109143203474" width=80%/>
> </center>

**`Scoreboard 算法可以检测出来冲突，但没有解决冲突，还是通过阻塞的方式来解决，scoreboard 上面的信息也比较繁杂，效率不高。`**

### 4.1.2 Tomasulo’s Approach

![image-20241109143344176](https://zn-typora-image.oss-cn-hangzhou.aliyuncs.com/typora_image/202411091433200.png)

These **`name dependences`** can all be eliminated by **`register renaming`**.

这些名称依赖关系都可以通过寄存器重命名来消除。

> <div align = center> <img src="https://zn-typora-image.oss-cn-hangzhou.aliyuncs.com/typora_image/202411091308173.png" width=80%> </div>

The basic structure of a floating-point unit using Tomasulo’s algorithm: 

- It tracks when operands for instructions are available to minimize RAW hazards;

  它跟踪指令的操作数何时可用，以尽量减少 RAW 危险；

- It introduces register renaming in hardware to minimize WAW and WAR hazards.

  它在硬件中引入了寄存器重命名，以尽量减少 WAW 和 WAR 危害。

<div align = center> <img src="https://cdn.hobbitqia.cc/20231110164509.png" width=80%> </div>

- 指令从队列出来（顺序），先进入绿色的 Buffer，随后再进行操作。如果 buffer 已经满了还有指令要进入就需要等待（阻塞）。  

- 这里 Reservation Station 的目的是为了一次性放进来多条指令，**`然后在 Buffer 内完成乱序，即 Buffer 内哪条指令操作数 ready 了就先执行。`**  

  此外，在保留站里还要进行 rename，有可能依赖的是另一个保留站里的指令。



Let’s look at the three steps an instruction goes through: 

1. **Issue**: Get the next instruction from the head of the instruction queue (FIFO)

   从队列中顺序取出指令，并放入对应的保留站。进入保留站后，就会进行重命名，消除了 WAR 和 WAW 冒险。

   * If there is a matching *reservation station* that is empty, issue the instruction to the station with the operand values, if they are currently in the registers.

     如果保留站有空位，就将指令放到保留站中。

   * If there is not an empty reservation station, then there is a structural hazard and the instruction stalls until a station or buffer is freed.

     如果保留站没有空位，就阻塞等待。（即保留站的空闲情况，决定了指令是否流出，而不是由功能部件的空闲情况决定）

   * If the operands are not in the registers, keep track of the functional units that will produce the operands.

2. **Execute**

   * When all the operands are available, the operation can be executed at the corresponding functional unit.

     保留站里的指令操作数都就绪了，就可以执行。这一步完成了乱序。


   * Load and store require a two-step execution process: 
     * It computes the effective address when the base register is available.

         Load/Store 指令多一步有效地址的计算，

     * The effective address is then placed in the load or store buffer.
     
         计算好后也会把目标地址放到 load/store buffer 里。

3. **Write results**

   * When the result is available, write it on the CDB and from there into the registers and into any reservation stations (including store buffers).

     通过 CDB 总线将结果写回到寄存器的同时，将结果发到其他所有标记了的保留站里。（因此 CDB 也会影响 CPU 的效率，因此现在用多条总线保证效率）


   * Stores are buffered in the store buffer until both the value to be stored and the store address are available, then the result is written as soon as the memory unit is free.

     存储结果在存储缓冲器中缓冲，直到要存储的值和存储地址都可用，然后在存储单元空闲时立即写入结果。

> !!! Example
>
> <div align = center> <img src="https://zn-typora-image.oss-cn-hangzhou.aliyuncs.com/typora_image/202411091308307.png" width=70%> </div>
>
> 指令进入保留站的时候，如果能读出来数值就直接读，不再用寄存器。此时 `MUL F0, F2, F4` 的保留站名称就是 MULT1。同时更新 Register Status 表，在目标寄存器 Qi 中填入保留站名称。
> <div align = center> <img src="https://cdn.hobbitqia.cc/20231110170857.png" width=70%> </div>
>
> 同理，进入保留站，重命名，更新表。这里 ADD1 不能计算，因为 MULT1 还没有就绪（这时如果有 ADD2 ADD3 进入那可能先于 ADD1 执行）。
> <div align = center> <img src="https://cdn.hobbitqia.cc/20231110171117.png" width=70%> </div>
>
> 最后我们先执行完 MULT1，然后修改 Qi，并将结果广播到 ADD1。

There are three tables for Tomasulo’s Approach.

* **Instruction status table**: This table is included only to help you understand the algorithm; it is not actually a part of the hardware.

* **Reservation stations table**: The reservation station keeps the state of each operation that has issued.

  保留站（功能部件）状态表，记录有多少指令在用。这里相比之前的 scoreboard 做了简化，对于源操作数只有两组数据。

  Each reservation station has seven fields:
  * **Op**: The operation to perform on source operands.

  * **Qj**, Qk: The reservation stations that will produce the corresponding source operand.

  * **Vj**, Vk: The value of the source operands.

  * **Busy**: Indicates that this reservation station and its accompanying functional unit are occupied.

    表示该保留站及其配套功能单元被占用

  * **A**: Used to hold information for the memory address calculation for a load or store.

    Load/Store 指令的目标地址。

* **Register status table (Field Qi)**: The number of the reservation station that contains the operation whose result should be stored into this register.

    记录保留站的结果往哪里写。

> !!! Example
>
> 假设这里第一条 Load 指令执行完毕，第二条还没有写结果。指令 3、4、5、6 都可以发射（保留站有空位）。
> ``` asm
> FLD F6, 34（R2）
> FLD F2, 45（R3）
> FMUL.D F0, F2, F4
> FSUB.D F8, F2, F6
> FDIV.D F10, F0, F6
> FADD.D F6, F8, F2 
> ```
> <div align = center> <img src="https://zn-typora-image.oss-cn-hangzhou.aliyuncs.com/typora_image/202411091308402.png" width=80%> </div>
>
> <div align = center> <img src="https://cdn.hobbitqia.cc/20231110172122.png" width=80%> </div>
>
> - **Qj, Qk**: **`The reservation stations that will produce the corresponding source operand.`**
>
>   Qj, Qk 表示源操作数来源于哪个保留站，如果为空，表示不发生冲突，源操作数已经被读取
>
> - 对于指令 3 Mul，位于保留站 Mult1，**`Vj，Vk 记录的是寄存器（空闲不发生冲突）的值`**，所以 Vk 直接被替代为 Reg [F4]，**`但是源操作数 1 依赖于指令 2 的结果`**，所以 **`Qj 处填写 Load1`**
>
> 过了一段时间，下一个状态：
>
> <div align = center> <img src="https://cdn.hobbitqia.cc/20231110172334.png" width=80%> </div>
>
> - 指令 2 Load 指令执行结束，F2 结果已知，此时 F2 和 F6 的源操作数位置 Vj, Vk 直接用相应值替换。
>
> - 指令 3 Mul 指令能够开始执行，指令 4 Sub 指令也能够执行，但是执行速度比 Mul 快，所以 **`Sub 执行完 WB 之后，Mul 还卡在 WB 阶段`**
>
> - 指令 5 Div，由于指令 3 没有执行完 WB 阶段，所以一直卡住
>
> - 指令 6 Add 指令由于 F8，和 F2 均已知，所以能够执行结束。
>
>   **`此处与计分板算法存在区别，由于指令56存在WAR情况，在计分板中，需要等指令5读取完F6的数据之后才能执行指令6.但是此处由于指令5保存在保留站mult2中，其中F6源操作数的值已经被优先替代，所以先执行指令6的WB也没有什么问题`**
>
>
> <div align = center> <img src="https://cdn.hobbitqia.cc/20231110172518.png" width=80%> </div>
>
> 可以看到此时 name dependence 已经不存在了：
>
> **`在指令 5 进入保留站的时候，F6 的值已经读出来并且放到了保留站中，此时无论指令 6 什么时候执行完，写回 F6 的值，都不会影响指令 5 的操作数，因此不再有依赖。也不会出现指令 6 写回了指令 5 才取操作数的情况，因为我们是顺序发射的，指令 5 一定在指令 6 之前发射。`**

执行结束后指令不能立刻出去，需要按进来的顺序出去，如果后进来的指令先结束，那么就需要等待它前面的指令都结束了才能出去。

> !!! Summary
>
> * Tomasulo’s Algorithm main contributions
>   * Dynamic scheduling
>   * Register renaming---eliminating WAW and WAR hazards
>   * Load/store disambiguation
>   * Better than Scoreboard Algorithm
>   
> * Tomasulo’s Algorithm major defects
>     * Structural complexity.
>     
>     * Its performance is limited by Common Data Bus.
>     
>     * A load and a store can safely be done out of order, provided they access different addresses. If a load and a store access the same address, then either:
>         
>         **`只要访问的地址不同，加载和存储可以安全地不按顺序进行。如果加载和存储访问的是相同的地址，那么其中任何一个都会造成危险：`**
>         
>         * The load is before the store in program order and interchanging them results in a WAR hazard, or
>         * The store is before the load in program order and interchanging them results in a RAW hazard.
>         * Interchanging two stores to the same address results in a WAW hazard.
>     
> * The limitations on ILP approaches directly led to the movement to multicore.

> !!! Question
>
> Does out-of-order execution mean out-of-order completion?  
>
> 无序执行是否意味着无序完成？

## 4.2 Hardware-Based Speculation

为了让 **`指令执行完成的顺序也是顺序`** 的，我们添加了一个 **`reorder buffer`**。

结果先写到 reorder buffer，在 buffer 里按照指令流出的顺序以此写回寄存器。**`因此我们在每个指令后面加上一个 commit 状态，当前面的指令都 commit 之后才能 commit。`**

<div align = center> <img src="https://cdn.hobbitqia.cc/20231117200559.png" width=50%> </div>

1. When the program execution phase is completed, replace the value in RS with the number of ROB

2. Increase instruction submission stage

   **增加指令提交阶段**：

3. ROB provides the number of operations in the completion phase and the commit phase

  **重排序缓冲区（ROB）\**跟踪指令的\** 完成阶段**（指令执行完成但未写回寄存器）和 **提交阶段**（指令的结果写回寄存器）。

4. Once the operand is submitted, the result is written to the register

5. In this way, when the prediction fails, it is easy to restore the inferred execution instruction, or when an exception occurs, it is easy to restore the state

The basic structure of a FP unit using Tomasulo’s algorithm and extended to handle speculation:
<div align = center> <img src="https://cdn.hobbitqia.cc/20231117200746.png" width=80%> </div>

* **Issue**: get instruction from FP Op Queue
* **Execution**: operate on operands (EX)
* **Write result**: finish execution (WB)
* **Commit**: update register with reorder result

Hardware-based speculation combines three key ideas:

* dynamic branch prediction to choose which instructions to execute
* speculation to allow the execution of instructions before the control dependences are resolved (with the ability to undo the effects of an incorrectly speculated sequence)
* dynamic scheduling to deal with the scheduling of different combinations of basic blocks

前面的 IS 和 EX 阶段与 Tomasulo’s Approach 一致，只是在 WB 阶段加了一个 commit 状态，只有当指令 commit 之后才能写回寄存器。

* WB
  * The ROB holds the result of an instruction between the time the operation associated with the instruction completes and the time the instruction commits.
  * The ROB is a source of operands for instructions, just as the reservation stations provide operands in Tomasulo’s algorithm.
* instruction commit 
  * The key idea behind implementing speculation is to allow instructions to execute out of order but to force them to commit in order and to prevent any irrevocable action (such as updating state or taking an exception) until an instruction commits.

    实现推测的关键思路是允许指令不按顺序执行，但强制它们按顺序提交，并在指令提交前阻止任何不可撤销的操作（如更新状态或发生异常）。

  
  - The reorder buffer (ROB) provides additional registers in the same way as the reservation stations in Tomasulo’s algorithm extend the register set.

> !!! Example
>
> ![image-20241116233822139](https://zn-typora-image.oss-cn-hangzhou.aliyuncs.com/typora_image/202411162338173.png)
>
> Show what the status tables look like when the FMUL.D is ready to commit.  
>
> 显示 **`FMUL.D`** 准备提交时的状态表
>
> **保留站状态表中新增一列 Dest，表明该保留站的指令要向 `ROB的哪一个条目` 中去写。**
>
> <div align = center> <img src="https://zn-typora-image.oss-cn-hangzhou.aliyuncs.com/typora_image/202411091308220.png" width=80%> </div>
>
> ROB 需要知道我们是从哪条指令来的，标 busy 的是当前正在执行的指令（即还没有 commit）
> <div align = center> <img src="https://cdn.hobbitqia.cc/20231117201602.png" width=80%> </div>
>
> **一旦 ROB 对应编号的条目对应的指令发生 Commit，那么 Commit 的结果就会同步到寄存器组中对应编号的寄存器中。**

> !!! Example "Practice in Class"
>
> <div align = center> <img src="https://zn-typora-image.oss-cn-hangzhou.aliyuncs.com/typora_image/202411091308698.png" width=80%> </div>
>
> **`这里我们假设Load类型的指令在Issue阶段需要运行两个时钟周期,也就是说需要额外计算地址的时间`**
>
> **列出了三个加法保留站、两个乘法保留站、三个 Load 保留站、ROB 状态表、寄存器状态表。**
>
> <center>
> <img src="https://zn-typora-image.oss-cn-hangzhou.aliyuncs.com/typora_image/202411162352518.png" alt="image-20241116235216443" width=80%/>
> </center>
>
> 1. 第一个时钟周期
>
>    <center>
>        <img src="https://zn-typora-image.oss-cn-hangzhou.aliyuncs.com/typora_image/202411162353960.png" alt="image-20241116235317892" width=80%/>
>    </center>
>
>    **`此处ROB表中的Dest应该是Object，也就是目标寄存器`**
>
>    第 1 个时钟周期上升沿，指令 ① 进入 IS 阶段，因此进入保留站 Load1 中，并且由于指令 ① 还没有 Commit，因此在 **`ROB状态表中Busy列为Yes`**。
>
> 
>
> 2. 第二个时钟周期
>
>    <center>
>        <img src="https://zn-typora-image.oss-cn-hangzhou.aliyuncs.com/typora_image/202411162355694.png" alt="image-20241116235553621" width=80%/>
>    </center>
>
>    第 2 个时钟周期上升沿，指令 ② 进入 IS 阶段，流入保留站 Load2 中。
>
>    此时指令 ① 还处于 IS 阶段（**`Load类型的指令在Issue阶段需要运行两个时钟周期`**）。
>
>    由于指令 ② 还没有 Commit，因此在 ROB 状态表中 Busy 列为 Yes。
>
> 
>
> 3. 第三个时钟周期
>
>    <center>
>        <img src="https://zn-typora-image.oss-cn-hangzhou.aliyuncs.com/typora_image/202411162357153.png" alt="image-20241116235701082" width=80%/>
>    </center>
>
>    第 3 个时钟周期上升沿
>
>    指令 ① 进入 EX 阶段，
>
>    **`指令 ② 进入 IS 阶段`**。
>
>    指令 ③ 流入保留站 Mult1 中。
>
>    因此，在保留站状态表中，Mult1 保留站的 **第一个源操作数产生数据依赖，依赖 ROB 中的第二个条目的结果，因此 Qj = #2。**
>
>    **也就是说，`将指令 Mul F0, F2, F4 的第一个源操作数 F2 改名为#2`。第二个源操作数不产生数据依赖，因此直接替换为 Reg [F4] 即可。**
>
> 
>
> 4. 第 4 个时钟周期
>
>    <center>
>        <img src="https://zn-typora-image.oss-cn-hangzhou.aliyuncs.com/typora_image/202411162358746.png" alt="image-20241116235807690" width=80%/>
>    </center>
>
>    第 4 个时钟周期上升沿，SUB 指令（指令 ④）流入保留站 Add1 中。与此同时，指令 ① 进入 WB 阶段，
>
>    **`由于指令 ③ 的源寄存器 F2 依赖指令 ② 的目标寄存器，因此指令 ③ 会阻塞在 IS 阶段，在第 4 个时钟周期上升沿不会进入 EX 阶段。`**
>
> 
>
> 5. **第 5 个时钟周期**
>
>    <center>
>        <img src="https://zn-typora-image.oss-cn-hangzhou.aliyuncs.com/typora_image/202411170008731.png" alt="image-20241117000809669" width=80%/>
>    </center>
>
>    第 5 个时钟周期上升沿，指令 ① 进入 Commit 阶段，**`指令 ② 进入 WB 阶段`**。
>
>    指令 ③ 与指令 ④ 的源寄存器都有 F2，F2 是指令 ② 的目标寄存器。指令 ③ 和指令 ④ 不能在第 5 个时钟周期上升沿就进入 EX 阶段，**`因为指令 ② 在第 6 个时钟周期上升沿才会把写入结果#2 通过 CDB 传导到各个需要#2 的地方，并且在第 6 个时钟周期下降沿才会进行 Commit 操作，将#2 的值提交到寄存器组中。`**
>
>    **`【CDB 传导是上升沿，寄存器写入是下降沿】`**
>
>    **在第 5 个时钟周期内（时钟周期下降沿），指令 ① 完成了 Commit 的操作。因此此时在 ROB 表中，指令 ① 的 Busy 字段变为 no，指令 ① 的状态改为 Commit。**
>
> 6. **第 6 个时钟周期**
>
>    <center>
>        <img src="https://zn-typora-image.oss-cn-hangzhou.aliyuncs.com/typora_image/202411171618474.png" alt="image-20241117161834368" width=80%/>
>    </center>
>
>    **`第6个时钟周期上升沿，指令②通过CDB线，将计算得到的#2的值传播到所有需要利用#2的地方，例如指令③与指令④的源寄存器处。`** 因此，第 6 个时钟周期上升沿，指令 ③ 与指令 ④ 就可以进入 EX 阶段了。
>
>    在第六个时钟周期内的 **下降沿**，指令 ② 发生了 Commit，将#2 的值更新到了寄存器组中。
>
>    与此同时，指令 ⑥ 进入 IS 阶段，流入保留站 Add2。
>
> 7. **第 8 个时钟周期**
>
>    <center>
>        <img src="https://zn-typora-image.oss-cn-hangzhou.aliyuncs.com/typora_image/202411171620657.png" alt="image-20241117162000575" width=80%/>
>    </center>
>
>    第 8 个时钟周期上升沿，SUB 指令（指令 ④）进入 WB 阶段（EX 阶段执行完毕）。
>
>    **`在第9个时钟周期上升沿，写入的#4的值会通过CDB传播到所有需要#4的地方。`**
>
> 8. **第 9 个时钟周期**
>
>    <center>
>        <img src="https://zn-typora-image.oss-cn-hangzhou.aliyuncs.com/typora_image/202411171621766.png" alt="image-20241117162103695" />
>    </center>
>
>    第 9 个时钟周期上升沿，写入的#4 的值会通过 CDB 传播到所有需要#4 的地方。与此同时，会告诉指令 ⑥ ADD 运算部件已经空闲。因此，**`在第9个时钟周期上升沿，指令⑥会进入EX阶段运行。`**
>
>    **`由于此时编号为#3的指令MUL还没有提交，因此编号为#4的指令SUB就不能提交。它仅仅只能完成WB阶段，并通过CDB传播到所有需要#4的地方，并不能在时钟周期下降沿将#4的值提交到寄存器堆中。`**
>
> 9. **第 11 个时钟周期**
>
>    <center>
>        <img src="https://zn-typora-image.oss-cn-hangzhou.aliyuncs.com/typora_image/202411171622656.png" alt="image-20241117162217585" width=80%/>
>    </center>
>
>    第 11 个时钟周期上升沿，ADD 指令（指令 ⑥）进入到 WB 阶段。同理，在第 12 个时钟周期上升沿，指令 ⑥ 只能把算出来的#6 的值通过 CDB 传播到所有需要#6 的地方，而不能在第 12 个时钟周期的下降沿 Commit（这是因为编号为#3 的指令没有 Commit）。
>
> 10. **第 16 个时钟周期**
>
>    <center>
>        <img src="https://zn-typora-image.oss-cn-hangzhou.aliyuncs.com/typora_image/202411171623658.png" alt="image-20241117162318580" width=80%/>
>    </center>
>
>    第 16 个时钟周期上升沿，MUL 指令（指令 ③）进入到 WB 阶段，因为已经用了 10 个周期在 EX 阶段。
>
> 11. **第 17 个时钟周期**
>
>     <center>
>         <img src="https://zn-typora-image.oss-cn-hangzhou.aliyuncs.com/typora_image/202411171623010.png" alt="image-20241117162356928" width=80%/>
>     </center>
>
>     第 17 个时钟周期上升沿，MUL 指令的运算结果#3 会利用 CDB 线传播到所有需要#3 的地方。例如指令 5DIV 的源操作数 F0
>
>     所以在第 17 个时钟周期的上升沿，DIV 指令就可以进入 EX 阶段了。
>
>     第 17 个时钟周期内的 **下降沿**，MUL 指令计算出的#3 的值会发生 Commit，更新到寄存器 F0 中。**这是因为此时标号为#3 的指令之前的所有指令#1 和#2 都已经 Commit。**
>
> 12. **第 18 个时钟周期**
>
>     <center>
>         <img src="https://zn-typora-image.oss-cn-hangzhou.aliyuncs.com/typora_image/202411171625182.png" alt="image-20241117162550105" width=80%/>
>     </center>
>
>     第 18 个时钟周期中，指令 ④ 计算出的结果#4 就可以在 **第 18 个时钟周期下降沿** 去 Commit。
>
> 13. **第 57 个时钟周期**
>
>     <center>
>         <img src="https://zn-typora-image.oss-cn-hangzhou.aliyuncs.com/typora_image/202411171626509.png" alt="image-20241117162621428" width=80%/>
>     </center>
>
>     在第 57 个时钟周期上升沿时，DIV 指令进入了 WB 阶段，因为已经完成 EX 阶段 40 个时钟周期的计算。
>
> 14. **第 58 个时钟周期**
>
>     第 58 个时钟周期中，DIV 指令（指令 ⑤）计算出的结果#5 就可以在 **第 58 个时钟周期下降沿** 去 Commit。
>
> 15. **第 59 个时钟周期**
>
>     第 59 个时钟周期中，ADD 指令（指令 ⑥）计算出的结果#6 就可以在 **第 59 个时钟周期下降沿** 去 Commit。**这是因为标号为#6 之前的所有指令都已经 Commit。**
>
> <div align = center> <img src="https://cdn.hobbitqia.cc/20231117204124.png" width=80%> </div>



> **对比普通Tomasulo算法和有ROB的Tomasulo算法**
>
> 1. **普通Tomasulo：**
>
>    <center>
>        <img src="https://zn-typora-image.oss-cn-hangzhou.aliyuncs.com/typora_image/202411171627115.png" alt="image-20241117162756058" width=80%/>
>    </center>
>
> 2. **带有ROB的Tomasulo：**
>
>    <div align = center> <img src="https://cdn.hobbitqia.cc/20231117204124.png" width=80%> </div>

* Instructions are finished in order according to ROB.

  指令根据 ROB 按顺序执行

* It can be precise exception. 

* It is easily extended to integer register and integer function unit.

* But the hardware is too complex.

## 4.3 Exploiting ILP Using Multiple Issue and Static Scheduling

多流出，即一拍可以流出多条指令。

**`Two types of multiple-issue processor`**

* Superscalar 超标量

    - 每个时钟周期发出的指令数并不固定。它取决于代码的具体情况。

    - 假设上限为 n，则该处理器称为 n-issue。

    -  **`It can be statically scheduled through the compiler, or dynamically scheduled based on the Tomasulo algorithm`**

    - 这种方法是目前通用计算中最成功的方法。

      <center>
          <img src="https://zn-typora-image.oss-cn-hangzhou.aliyuncs.com/typora_image/202411171632799.png" alt="image-20241117163210760" />
      </center>

* VLIW (Very Long Instruction Word) 

    - 每个时钟周期发射的**`指令条数是固定(可以是多条)`**的。他们组成一条长指令或者一个**`指令包（instruction packet）`**。
    - 指令调度由**`编译器静态`**完成。
    - **`在EX阶段并行`**
    
    

<div align = center> <img src="https://cdn.hobbitqia.cc/20231215172006.png" width=70%> </div>

<center>
    <img src="https://zn-typora-image.oss-cn-hangzhou.aliyuncs.com/typora_image/202411171635223.png" alt="image-20241117163553184" width=80%/>
</center>





### 4.3.1 Multi-issue technology based on static scheduling

- In a typical superscalar processor, 1 to 8 instructions can be issued per clock cycle.
- 我们要进行结构冒险和数据冒险的检测。
  - **`The first stage`**: Carry out the conflict detection in the outgoing package, and select the instructions that can be outflowed initially.
  - **`The second stage`**: Check whether the selected instruction conflicts with the instruction being executed
- **`需要注意的是，如果遇到了分支跳转指令，那么只流出这一条，不能和其他指令一起流出。`**如果处理器有分支预测，那么下一个周期就可以根据预测结果进行发射；如果不带预测，我们就需要等待分支结果，然后再发射。

> !!! Example
>
> - Assumption: Two instructions flow out **every clock cycle**:
>   - *1 integer instruction + 1 floating-point operation instruction*
>   - **两者使用不同的计算部件**
> - **`Among them, load, store and branch instructions are classified as integer instructions`**
> - 所有浮点指令都是加法指令，其执行时间为两个时钟周期。整数指令总是放在浮点指令之前。
>
> <div align = center> <img src="https://cdn.hobbitqia.cc/20231215173139.png" width=70%> </div>

### 4.3.2 Multi-issue technology based on dynamic scheduling

Extended Tomasuloalgorithm: supports two-way superscalar

- Instructions flow to the RS in order, otherwise the program semantics will be destroyed.

  指令按顺序流向 RS（reservation station 保留站），否则会破坏程序语义。

- Separate the table structure used for integers from the table structure used for floating-point, and process them separately, so that **`one floating- point instruction and one integer instruction can be sent to their respective reservation stations`** at the same time. 将一条浮点指令和一条整数指令发送到各自的保留站。

> !!! Example
>  ``` asm
>  Loop: 
>      FLD    F0, 0 (R1)   // Take an array element and put it into F0
>      FADD.D F4, F0, F2   // add the scalar in F2
>      FSD    F4, 0 (R1)   // storeresult
>      ADDI   R1, R1, 8    // increment pointer by 8 //(each data occupies 8 bytes)
>      BNE    R1, R2, Loop // If R1 is not equal to R2, it means it is 
>                          //not over yet, move to Loop to continue
>  ```
> **`对于没有分支预测的情况：可以看到分支后面的一条指令，在周期 7 才能执行（即周期 6 分支指令执行结束）`**
>
>  <div align = center> <img src="https://zn-typora-image.oss-cn-hangzhou.aliyuncs.com/typora_image/202411091308919.png" width=70%> </div>
>
> * The program can basically reach 3 beats and 5 instructions
>     * IPC＝5/3＝1.67 items/beat.
> * the execution efficiency is not very high.
>     * A total of 15 instructions were executed in 16 beats.
>     * The average command execution speed is 15/16 = 0.94 per beat.



### 4.3.3 Very long instruction word technology(VLIW)

- Assemble multiple instructions that can be executed in parallel into a very long instruction.

  将可并行执行的多条指令组合成一条超长指令

- In the VLIW processor, all processing and instruction arrangement are completed by the compiler.

  在 VLIW 处理器中，所有处理和指令安排均由编译器完成。\

- At compile time, multiple unrelated or unrelated operations that can be executed in parallel are combined to form a very long instruction word with multiple operation segments.

  在编译时，可以并行执行的多个不相关或不相关的操作被组合在一起，形成一个很长的指令字，其中包含多个操作段。

![image-20241117165306606](https://zn-typora-image.oss-cn-hangzhou.aliyuncs.com/typora_image/202411171653638.png)

### 4.3.4 Superpipelining processor

A pipeline processor with 8 or more instruction pipeline stages is called a **superpipelining processor**.  

在一个很小的 $\delta t$ 时间（小于一个阶段的用时）后就发射下一条指令。
<div align = center> <img src="https://cdn.hobbitqia.cc/20231215193400.png" width=70%> </div>

本质是流水线的细分。
<div align = center> <img src="https://cdn.hobbitqia.cc/20231215193536.png" width=70%> </div>
