Fitter report for RV32I_SC
Sun Feb 12 15:37:56 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Sun Feb 12 15:37:56 2023      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; RV32I_SC                                   ;
; Top-level Entity Name              ; FPGA_Module                                ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE115F29C7                              ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 3,577 / 114,480 ( 3 % )                    ;
;     Total combinational functions  ; 3,371 / 114,480 ( 3 % )                    ;
;     Dedicated logic registers      ; 1,206 / 114,480 ( 1 % )                    ;
; Total registers                    ; 1206                                       ;
; Total pins                         ; 59 / 529 ( 11 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 3,981,312 ( 0 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; Dig_Arr[0][0] ; Missing drive strength and slew rate ;
; Dig_Arr[0][1] ; Missing drive strength and slew rate ;
; Dig_Arr[0][2] ; Missing drive strength and slew rate ;
; Dig_Arr[0][3] ; Missing drive strength and slew rate ;
; Dig_Arr[0][4] ; Missing drive strength and slew rate ;
; Dig_Arr[0][5] ; Missing drive strength and slew rate ;
; Dig_Arr[0][6] ; Missing drive strength and slew rate ;
; Dig_Arr[1][0] ; Missing drive strength and slew rate ;
; Dig_Arr[1][1] ; Missing drive strength and slew rate ;
; Dig_Arr[1][2] ; Missing drive strength and slew rate ;
; Dig_Arr[1][3] ; Missing drive strength and slew rate ;
; Dig_Arr[1][4] ; Missing drive strength and slew rate ;
; Dig_Arr[1][5] ; Missing drive strength and slew rate ;
; Dig_Arr[1][6] ; Missing drive strength and slew rate ;
; Dig_Arr[2][0] ; Missing drive strength and slew rate ;
; Dig_Arr[2][1] ; Missing drive strength and slew rate ;
; Dig_Arr[2][2] ; Missing drive strength and slew rate ;
; Dig_Arr[2][3] ; Missing drive strength and slew rate ;
; Dig_Arr[2][4] ; Missing drive strength and slew rate ;
; Dig_Arr[2][5] ; Missing drive strength and slew rate ;
; Dig_Arr[2][6] ; Missing drive strength and slew rate ;
; Dig_Arr[3][0] ; Missing drive strength and slew rate ;
; Dig_Arr[3][1] ; Missing drive strength and slew rate ;
; Dig_Arr[3][2] ; Missing drive strength and slew rate ;
; Dig_Arr[3][3] ; Missing drive strength and slew rate ;
; Dig_Arr[3][4] ; Missing drive strength and slew rate ;
; Dig_Arr[3][5] ; Missing drive strength and slew rate ;
; Dig_Arr[3][6] ; Missing drive strength and slew rate ;
; Dig_Arr[4][0] ; Missing drive strength and slew rate ;
; Dig_Arr[4][1] ; Missing drive strength and slew rate ;
; Dig_Arr[4][2] ; Missing drive strength and slew rate ;
; Dig_Arr[4][3] ; Missing drive strength and slew rate ;
; Dig_Arr[4][4] ; Missing drive strength and slew rate ;
; Dig_Arr[4][5] ; Missing drive strength and slew rate ;
; Dig_Arr[4][6] ; Missing drive strength and slew rate ;
; Dig_Arr[5][0] ; Missing drive strength and slew rate ;
; Dig_Arr[5][1] ; Missing drive strength and slew rate ;
; Dig_Arr[5][2] ; Missing drive strength and slew rate ;
; Dig_Arr[5][3] ; Missing drive strength and slew rate ;
; Dig_Arr[5][4] ; Missing drive strength and slew rate ;
; Dig_Arr[5][5] ; Missing drive strength and slew rate ;
; Dig_Arr[5][6] ; Missing drive strength and slew rate ;
; Dig_Arr[6][0] ; Missing drive strength and slew rate ;
; Dig_Arr[6][1] ; Missing drive strength and slew rate ;
; Dig_Arr[6][2] ; Missing drive strength and slew rate ;
; Dig_Arr[6][3] ; Missing drive strength and slew rate ;
; Dig_Arr[6][4] ; Missing drive strength and slew rate ;
; Dig_Arr[6][5] ; Missing drive strength and slew rate ;
; Dig_Arr[6][6] ; Missing drive strength and slew rate ;
; Dig_Arr[7][0] ; Missing drive strength and slew rate ;
; Dig_Arr[7][1] ; Missing drive strength and slew rate ;
; Dig_Arr[7][2] ; Missing drive strength and slew rate ;
; Dig_Arr[7][3] ; Missing drive strength and slew rate ;
; Dig_Arr[7][4] ; Missing drive strength and slew rate ;
; Dig_Arr[7][5] ; Missing drive strength and slew rate ;
; Dig_Arr[7][6] ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4708 ) ; 0.00 % ( 0 / 4708 )        ; 0.00 % ( 0 / 4708 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4708 ) ; 0.00 % ( 0 / 4708 )        ; 0.00 % ( 0 / 4708 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4698 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/User/Downloads/Documents/ACA/Sem 5/EN3030 Circuits and Systems Design/Altera/output_files/RV32I_SC.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 3,577 / 114,480 ( 3 % ) ;
;     -- Combinational with no register       ; 2371                    ;
;     -- Register only                        ; 206                     ;
;     -- Combinational with a register        ; 1000                    ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 2612                    ;
;     -- 3 input functions                    ; 654                     ;
;     -- <=2 input functions                  ; 105                     ;
;     -- Register only                        ; 206                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 3191                    ;
;     -- arithmetic mode                      ; 180                     ;
;                                             ;                         ;
; Total registers*                            ; 1,206 / 117,053 ( 1 % ) ;
;     -- Dedicated logic registers            ; 1,206 / 114,480 ( 1 % ) ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 250 / 7,155 ( 3 % )     ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 59 / 529 ( 11 % )       ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 2                       ;
; M9Ks                                        ; 0 / 432 ( 0 % )         ;
; Total block memory bits                     ; 0 / 3,981,312 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 3,981,312 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 2 / 20 ( 10 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 3%            ;
; Peak interconnect usage (total/H/V)         ; 50% / 49% / 53%         ;
; Maximum fan-out                             ; 1177                    ;
; Highest non-global fan-out                  ; 1130                    ;
; Total fan-out                               ; 17751                   ;
; Average fan-out                             ; 3.62                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 3577 / 114480 ( 3 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 2371                  ; 0                              ;
;     -- Register only                        ; 206                   ; 0                              ;
;     -- Combinational with a register        ; 1000                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2612                  ; 0                              ;
;     -- 3 input functions                    ; 654                   ; 0                              ;
;     -- <=2 input functions                  ; 105                   ; 0                              ;
;     -- Register only                        ; 206                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 3191                  ; 0                              ;
;     -- arithmetic mode                      ; 180                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1206                  ; 0                              ;
;     -- Dedicated logic registers            ; 1206 / 114480 ( 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 250 / 7155 ( 3 % )    ; 0 / 7155 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 59                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )       ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 17746                 ; 5                              ;
;     -- Registered Connections               ; 3418                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 3                     ; 0                              ;
;     -- Output Ports                         ; 56                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk           ; Y2    ; 2        ; 0            ; 36           ; 14           ; 29                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; output_switch ; AC28  ; 5        ; 115          ; 14           ; 0            ; 32                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; reset         ; AB28  ; 5        ; 115          ; 17           ; 0            ; 1130                  ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Dig_Arr[0][0] ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[0][1] ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[0][2] ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[0][3] ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[0][4] ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[0][5] ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[0][6] ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[1][0] ; M24   ; 6        ; 115          ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[1][1] ; Y22   ; 5        ; 115          ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[1][2] ; W21   ; 5        ; 115          ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[1][3] ; W22   ; 5        ; 115          ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[1][4] ; W25   ; 5        ; 115          ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[1][5] ; U23   ; 5        ; 115          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[1][6] ; U24   ; 5        ; 115          ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[2][0] ; AA25  ; 5        ; 115          ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[2][1] ; AA26  ; 5        ; 115          ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[2][2] ; Y25   ; 5        ; 115          ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[2][3] ; W26   ; 5        ; 115          ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[2][4] ; Y26   ; 5        ; 115          ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[2][5] ; W27   ; 5        ; 115          ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[2][6] ; W28   ; 5        ; 115          ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[3][0] ; V21   ; 5        ; 115          ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[3][1] ; U21   ; 5        ; 115          ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[3][2] ; AB20  ; 4        ; 100          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[3][3] ; AA21  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[3][4] ; AD24  ; 4        ; 105          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[3][5] ; AF23  ; 4        ; 105          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[3][6] ; Y19   ; 4        ; 105          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[4][0] ; AB19  ; 4        ; 98           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[4][1] ; AA19  ; 4        ; 107          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[4][2] ; AG21  ; 4        ; 74           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[4][3] ; AH21  ; 4        ; 74           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[4][4] ; AE19  ; 4        ; 83           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[4][5] ; AF19  ; 4        ; 83           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[4][6] ; AE18  ; 4        ; 79           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[5][0] ; AD18  ; 4        ; 85           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[5][1] ; AC18  ; 4        ; 87           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[5][2] ; AB18  ; 4        ; 98           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[5][3] ; AH19  ; 4        ; 72           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[5][4] ; AG19  ; 4        ; 72           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[5][5] ; AF18  ; 4        ; 79           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[5][6] ; AH18  ; 4        ; 69           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[6][0] ; AA17  ; 4        ; 89           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[6][1] ; AB16  ; 4        ; 65           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[6][2] ; AA16  ; 4        ; 65           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[6][3] ; AB17  ; 4        ; 89           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[6][4] ; AB15  ; 4        ; 67           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[6][5] ; AA15  ; 4        ; 67           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[6][6] ; AC17  ; 4        ; 74           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[7][0] ; AD17  ; 4        ; 74           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[7][1] ; AE17  ; 4        ; 67           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[7][2] ; AG17  ; 4        ; 62           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[7][3] ; AH17  ; 4        ; 62           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[7][4] ; AF17  ; 4        ; 67           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[7][5] ; AG18  ; 4        ; 69           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Dig_Arr[7][6] ; AA14  ; 3        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 56 ( 7 % )   ; 2.5V          ; --           ;
; 2        ; 1 / 63 ( 2 % )   ; 2.5V          ; --           ;
; 3        ; 1 / 73 ( 1 % )   ; 2.5V          ; --           ;
; 4        ; 32 / 71 ( 45 % ) ; 2.5V          ; --           ;
; 5        ; 17 / 65 ( 26 % ) ; 2.5V          ; --           ;
; 6        ; 6 / 58 ( 10 % )  ; 2.5V          ; --           ;
; 7        ; 3 / 72 ( 4 % )   ; 2.5V          ; --           ;
; 8        ; 0 / 71 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; Dig_Arr[7][6]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 213        ; 4        ; Dig_Arr[6][5]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; Dig_Arr[6][2]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 241        ; 4        ; Dig_Arr[6][0]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; Dig_Arr[4][1]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; Dig_Arr[3][3]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; Dig_Arr[2][0]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 293        ; 5        ; Dig_Arr[2][1]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; Dig_Arr[6][4]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 212        ; 4        ; Dig_Arr[6][1]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 242        ; 4        ; Dig_Arr[6][3]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 254        ; 4        ; Dig_Arr[5][2]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; Dig_Arr[4][0]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 257        ; 4        ; Dig_Arr[3][2]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; reset                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; Dig_Arr[6][6]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 240        ; 4        ; Dig_Arr[5][1]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; output_switch                                             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; Dig_Arr[7][0]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 237        ; 4        ; Dig_Arr[5][0]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; Dig_Arr[3][4]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; Dig_Arr[7][1]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 225        ; 4        ; Dig_Arr[4][6]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 231        ; 4        ; Dig_Arr[4][4]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; Dig_Arr[7][4]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 226        ; 4        ; Dig_Arr[5][5]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 232        ; 4        ; Dig_Arr[4][5]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; Dig_Arr[3][5]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; Dig_Arr[7][2]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 217        ; 4        ; Dig_Arr[7][5]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 219        ; 4        ; Dig_Arr[5][4]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; Dig_Arr[4][2]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; Dig_Arr[7][3]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 218        ; 4        ; Dig_Arr[5][6]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 220        ; 4        ; Dig_Arr[5][3]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; Dig_Arr[4][3]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; Dig_Arr[0][2]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 7        ; Dig_Arr[0][1]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 452        ; 7        ; Dig_Arr[0][0]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; Dig_Arr[0][6]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; Dig_Arr[0][5]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; Dig_Arr[0][4]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; Dig_Arr[0][3]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M24      ; 347        ; 6        ; Dig_Arr[1][0]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; Dig_Arr[3][1]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; Dig_Arr[1][5]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 316        ; 5        ; Dig_Arr[1][6]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; Dig_Arr[3][0]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; Dig_Arr[1][2]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 321        ; 5        ; Dig_Arr[1][3]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; Dig_Arr[1][4]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 299        ; 5        ; Dig_Arr[2][3]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 301        ; 5        ; Dig_Arr[2][5]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 302        ; 5        ; Dig_Arr[2][6]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; Dig_Arr[3][6]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; Dig_Arr[1][1]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; Dig_Arr[2][2]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 297        ; 5        ; Dig_Arr[2][4]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                             ;
+----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------+--------------+
; Compilation Hierarchy Node       ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                             ; Library Name ;
+----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------+--------------+
; |FPGA_Module                     ; 3577 (0)    ; 1206 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 59   ; 0            ; 2371 (0)     ; 206 (0)           ; 1000 (0)         ; |FPGA_Module                                                    ; work         ;
;    |Processor_Out_Mux:POM_dut|   ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |FPGA_Module|Processor_Out_Mux:POM_dut                          ; work         ;
;    |RISCV_Processor:RV32I_Core|  ; 3444 (0)    ; 1177 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2267 (0)     ; 203 (0)           ; 974 (0)          ; |FPGA_Module|RISCV_Processor:RV32I_Core                         ; work         ;
;       |ALU:ALU_dut|              ; 594 (594)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 592 (592)    ; 0 (0)             ; 2 (2)            ; |FPGA_Module|RISCV_Processor:RV32I_Core|ALU:ALU_dut             ; work         ;
;       |ALU_CU:ALUCU|             ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 0 (0)            ; |FPGA_Module|RISCV_Processor:RV32I_Core|ALU_CU:ALUCU            ; work         ;
;       |ALU_InMux:ALU_IN_dut|     ; 34 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 0 (0)            ; |FPGA_Module|RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut    ; work         ;
;       |ALU_OutMux:ALU_Out|       ; 240 (240)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 223 (223)    ; 0 (0)             ; 17 (17)          ; |FPGA_Module|RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out      ; work         ;
;       |Branch_Logic_Unit:BLU|    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |FPGA_Module|RISCV_Processor:RV32I_Core|Branch_Logic_Unit:BLU   ; work         ;
;       |Control_FSM:CFSM|         ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 3 (3)            ; |FPGA_Module|RISCV_Processor:RV32I_Core|Control_FSM:CFSM        ; work         ;
;       |DATA_MEMORY:DM|           ; 519 (519)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 391 (391)    ; 2 (2)             ; 126 (126)        ; |FPGA_Module|RISCV_Processor:RV32I_Core|DATA_MEMORY:DM          ; work         ;
;       |INST_MEMORY:INS_MEM|      ; 217 (217)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 217 (217)    ; 0 (0)             ; 0 (0)            ; |FPGA_Module|RISCV_Processor:RV32I_Core|INST_MEMORY:INS_MEM     ; work         ;
;       |Immediate_Generation:IG|  ; 73 (73)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (73)      ; 0 (0)             ; 0 (0)            ; |FPGA_Module|RISCV_Processor:RV32I_Core|Immediate_Generation:IG ; work         ;
;       |PC_Inc:PCI|               ; 62 (62)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 0 (0)            ; |FPGA_Module|RISCV_Processor:RV32I_Core|PC_Inc:PCI              ; work         ;
;       |Program_Counter:PC|       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |FPGA_Module|RISCV_Processor:RV32I_Core|Program_Counter:PC      ; work         ;
;       |Reg_File_Input:RFI|       ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |FPGA_Module|RISCV_Processor:RV32I_Core|Reg_File_Input:RFI      ; work         ;
;       |Register_File:RF|         ; 1613 (1613) ; 1017 (1017)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 590 (590)    ; 201 (201)         ; 822 (822)        ; |FPGA_Module|RISCV_Processor:RV32I_Core|Register_File:RF        ; work         ;
;    |SEGMENT_7_INTERFACE:SEG_dut| ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |FPGA_Module|SEGMENT_7_INTERFACE:SEG_dut                        ; work         ;
;       |segment7:segment7_0|      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |FPGA_Module|SEGMENT_7_INTERFACE:SEG_dut|segment7:segment7_0    ; work         ;
;       |segment7:segment7_1|      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |FPGA_Module|SEGMENT_7_INTERFACE:SEG_dut|segment7:segment7_1    ; work         ;
;       |segment7:segment7_2|      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |FPGA_Module|SEGMENT_7_INTERFACE:SEG_dut|segment7:segment7_2    ; work         ;
;       |segment7:segment7_3|      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |FPGA_Module|SEGMENT_7_INTERFACE:SEG_dut|segment7:segment7_3    ; work         ;
;       |segment7:segment7_4|      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |FPGA_Module|SEGMENT_7_INTERFACE:SEG_dut|segment7:segment7_4    ; work         ;
;       |segment7:segment7_5|      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |FPGA_Module|SEGMENT_7_INTERFACE:SEG_dut|segment7:segment7_5    ; work         ;
;       |segment7:segment7_6|      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |FPGA_Module|SEGMENT_7_INTERFACE:SEG_dut|segment7:segment7_6    ; work         ;
;       |segment7:segment7_7|      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |FPGA_Module|SEGMENT_7_INTERFACE:SEG_dut|segment7:segment7_7    ; work         ;
;    |clk_divider:cd_dut|          ; 45 (45)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 3 (3)             ; 26 (26)          ; |FPGA_Module|clk_divider:cd_dut                                 ; work         ;
+----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Dig_Arr[0][0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[0][1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[0][2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[0][3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[0][4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[0][5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[0][6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[1][0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[1][1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[1][2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[1][3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[1][4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[1][5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[1][6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[2][0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[2][1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[2][2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[2][3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[2][4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[2][5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[2][6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[3][0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[3][1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[3][2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[3][3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[3][4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[3][5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[3][6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[4][0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[4][1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[4][2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[4][3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[4][4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[4][5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[4][6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[5][0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[5][1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[5][2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[5][3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[5][4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[5][5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[5][6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[6][0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[6][1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[6][2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[6][3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[6][4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[6][5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[6][6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[7][0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[7][1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[7][2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[7][3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[7][4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[7][5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dig_Arr[7][6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output_switch ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; reset         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                    ;
+---------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                 ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------+-------------------+---------+
; output_switch                                                       ;                   ;         ;
;      - Processor_Out_Mux:POM_dut|Seg_IN[0]~0                        ; 0                 ; 6       ;
;      - Processor_Out_Mux:POM_dut|Seg_IN[1]~1                        ; 0                 ; 6       ;
;      - Processor_Out_Mux:POM_dut|Seg_IN[2]~2                        ; 0                 ; 6       ;
;      - Processor_Out_Mux:POM_dut|Seg_IN[3]~3                        ; 0                 ; 6       ;
;      - Processor_Out_Mux:POM_dut|Seg_IN[4]~4                        ; 0                 ; 6       ;
;      - Processor_Out_Mux:POM_dut|Seg_IN[5]~5                        ; 0                 ; 6       ;
;      - Processor_Out_Mux:POM_dut|Seg_IN[6]~6                        ; 0                 ; 6       ;
;      - Processor_Out_Mux:POM_dut|Seg_IN[7]~7                        ; 0                 ; 6       ;
;      - Processor_Out_Mux:POM_dut|Seg_IN[8]~8                        ; 0                 ; 6       ;
;      - Processor_Out_Mux:POM_dut|Seg_IN[9]~9                        ; 0                 ; 6       ;
;      - Processor_Out_Mux:POM_dut|Seg_IN[10]~10                      ; 0                 ; 6       ;
;      - Processor_Out_Mux:POM_dut|Seg_IN[11]~11                      ; 0                 ; 6       ;
;      - Processor_Out_Mux:POM_dut|Seg_IN[12]~12                      ; 0                 ; 6       ;
;      - Processor_Out_Mux:POM_dut|Seg_IN[13]~13                      ; 0                 ; 6       ;
;      - Processor_Out_Mux:POM_dut|Seg_IN[14]~14                      ; 0                 ; 6       ;
;      - Processor_Out_Mux:POM_dut|Seg_IN[15]~15                      ; 0                 ; 6       ;
;      - Processor_Out_Mux:POM_dut|Seg_IN[16]~16                      ; 0                 ; 6       ;
;      - Processor_Out_Mux:POM_dut|Seg_IN[17]~17                      ; 0                 ; 6       ;
;      - Processor_Out_Mux:POM_dut|Seg_IN[18]~18                      ; 0                 ; 6       ;
;      - Processor_Out_Mux:POM_dut|Seg_IN[19]~19                      ; 0                 ; 6       ;
;      - Processor_Out_Mux:POM_dut|Seg_IN[20]~20                      ; 0                 ; 6       ;
;      - Processor_Out_Mux:POM_dut|Seg_IN[21]~21                      ; 0                 ; 6       ;
;      - Processor_Out_Mux:POM_dut|Seg_IN[22]~22                      ; 0                 ; 6       ;
;      - Processor_Out_Mux:POM_dut|Seg_IN[23]~23                      ; 0                 ; 6       ;
;      - Processor_Out_Mux:POM_dut|Seg_IN[24]~24                      ; 0                 ; 6       ;
;      - Processor_Out_Mux:POM_dut|Seg_IN[25]~25                      ; 0                 ; 6       ;
;      - Processor_Out_Mux:POM_dut|Seg_IN[26]~26                      ; 0                 ; 6       ;
;      - Processor_Out_Mux:POM_dut|Seg_IN[27]~27                      ; 0                 ; 6       ;
;      - Processor_Out_Mux:POM_dut|Seg_IN[28]~28                      ; 0                 ; 6       ;
;      - Processor_Out_Mux:POM_dut|Seg_IN[29]~29                      ; 0                 ; 6       ;
;      - Processor_Out_Mux:POM_dut|Seg_IN[30]~30                      ; 0                 ; 6       ;
;      - Processor_Out_Mux:POM_dut|Seg_IN[31]~31                      ; 0                 ; 6       ;
; reset                                                               ;                   ;         ;
;      - RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[0]      ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][7]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][8]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][9]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][10]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][11]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][12]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][13]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][14]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][15]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][16]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][17]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][18]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][19]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][20]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][21]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][22]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][23]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][24]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][25]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][26]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][27]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][28]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][29]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][30]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][31]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][0]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][1]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][2]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][3]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][4]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][5]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][6]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][7]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][8]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][9]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][10]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][11]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][12]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][13]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][14]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][15]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][16]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][17]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][18]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][19]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][20]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][21]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][22]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][23]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][24]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][25]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][26]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][27]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][28]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][29]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][30]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][31]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][0]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][1]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][2]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][3]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][4]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][5]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][6]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][7]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][8]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][9]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][10]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][11]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][12]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][13]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][14]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][15]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][16]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][17]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][18]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][19]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][20]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][21]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][22]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][23]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][24]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][25]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][26]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][27]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][28]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][29]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][30]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][31]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][0]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][1]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][2]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][3]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][4]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][5]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][6]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][7]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][8]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][9]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][10]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][11]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][12]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][13]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][14]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][15]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][16]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][17]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][18]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][19]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][20]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][21]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][22]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][23]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][24]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][25]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][26]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][27]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][28]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][29]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][30]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][31]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][0]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][1]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][2]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][3]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][4]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][5]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][6]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][7]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][8]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][9]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][10]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][11]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][12]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][13]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][14]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][15]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][16]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][17]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][18]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][19]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][20]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][21]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][22]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][23]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][24]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][25]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][26]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][27]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][28]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][29]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][30]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][31]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][0]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][1]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][2]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][3]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][4]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][5]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][6]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][7]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][8]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][9]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][10]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][11]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][12]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][13]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][14]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][15]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][16]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][17]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][18]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][19]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][20]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][21]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][22]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][23]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][24]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][25]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][26]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][27]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][28]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][29]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][30]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][31]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][0]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][1]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][2]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][3]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][4]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][5]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][6]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][7]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][8]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][9]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][10]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][11]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][12]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][13]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][14]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][15]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][16]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][17]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][18]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][19]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][20]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][21]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][22]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][23]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][24]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][25]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][26]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][27]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][28]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][29]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][30]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][31]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][0]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][1]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][2]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][3]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][4]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][5]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][6]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][7]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][8]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][9]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][10]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][11]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][12]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][13]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][14]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][15]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][16]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][17]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][18]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][19]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][20]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][21]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][22]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][23]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][24]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][25]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][26]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][27]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][28]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][29]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][30]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][31]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][0]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][1]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][2]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][3]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][4]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][5]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][6]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][7]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][8]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][9]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][10]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][11]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][12]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][13]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][14]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][15]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][16]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][17]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][18]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][19]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][20]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][21]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][22]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][23]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][24]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][25]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][26]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][27]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][28]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][29]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][30]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][31]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][0]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][1]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][2]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][3]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][4]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][5]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][6]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][7]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][8]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][9]   ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][10]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][11]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][12]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][13]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][14]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][15]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][16]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][17]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][18]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][19]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][20]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][21]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][22]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][23]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][24]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][25]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][26]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][27]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][28]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][29]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][30]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][31]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][0]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][1]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][2]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][3]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][4]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][5]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][6]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][7]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][8]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][9]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][10] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][11] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][12] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][13] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][14] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][15] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][16] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][17] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][18] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][19] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][20] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][21] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][22] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][23] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][24] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][25] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][26] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][27] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][28] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][29] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][30] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][31] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][0]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][1]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][2]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][3]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][4]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][5]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][6]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][7]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][8]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][9]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][10] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][11] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][12] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][13] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][14] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][15] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][16] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][17] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][18] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][19] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][20] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][21] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][22] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][23] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][24] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][25] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][26] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][27] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][28] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][29] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][30] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][31] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][0]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][1]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][2]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][3]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][4]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][5]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][6]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][7]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][8]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][9]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][10] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][11] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][12] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][13] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][14] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][15] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][16] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][17] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][18] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][19] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][20] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][21] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][22] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][23] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][24] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][25] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][26] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][27] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][28] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][29] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][30] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][31] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][0]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][1]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][2]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][3]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][4]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][5]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][6]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][7]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][8]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][9]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][10] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][11] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][12] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][13] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][14] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][15] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][16] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][17] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][18] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][19] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][20] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][21] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][22] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][23] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][24] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][25] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][26] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][27] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][28] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][29] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][30] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][31] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][0]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][1]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][2]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][3]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][4]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][5]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][6]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][7]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][8]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][9]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][10] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][11] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][12] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][13] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][14] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][15] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][16] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][17] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][18] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][19] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][20] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][21] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][22] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][23] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][24] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][25] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][26] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][27] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][28] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][29] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][30] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][31] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][0]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][1]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][2]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][3]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][4]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][5]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][6]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][7]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][8]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][9]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][10] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][11] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][12] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][13] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][14] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][15] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][16] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][17] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][18] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][19] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][20] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][21] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][22] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][23] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][24] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][25] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][26] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][27] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][28] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][29] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][30] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][31] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][0]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][1]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][2]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][3]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][4]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][5]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][6]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][7]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][8]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][9]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][10] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][11] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][12] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][13] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][14] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][15] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][16] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][17] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][18] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][19] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][20] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][21] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][22] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][23] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][24] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][25] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][26] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][27] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][28] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][29] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][30] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][31] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][0]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][1]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][2]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][3]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][4]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][5]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][6]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][7]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][8]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][9]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][10] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][11] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][12] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][13] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][14] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][15] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][16] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][17] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][18] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][19] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][20] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][21] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][22] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][23] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][24] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][25] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][26] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][27] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][28] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][29] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][30] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][31] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][0]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][1]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][2]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][3]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][4]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][5]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][6]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][7]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][8]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][9]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][10] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][11] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][12] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][13] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][14] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][15] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][16] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][17] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][18] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][19] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][20] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][21] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][22] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][23] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][24] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][25] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][26] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][27] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][28] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][29] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][30] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][31] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][0]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][1]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][2]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][3]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][4]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][5]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][6]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][7]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][8]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][9]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][10] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][11] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][12] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][13] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][14] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][15] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][16] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][17] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][18] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][19] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][20] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][21] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][22] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][23] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][24] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][25] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][26] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][27] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][28] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][29] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][30] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][31] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][0]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][1]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][2]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][3]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][4]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][5]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][6]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][7]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][8]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][9]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][10] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][11] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][12] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][13] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][14] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][15] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][16] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][17] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][18] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][19] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][20] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][21] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][22] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][23] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][24] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][25] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][26] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][27] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][28] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][29] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][30] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][31] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][0]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][1]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][2]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][3]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][4]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][5]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][6]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][7]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][8]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][9]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][10] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][11] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][12] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][13] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][14] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][15] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][16] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][17] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][18] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][19] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][20] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][21] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][22] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][23] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][24] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][25] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][26] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][27] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][28] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][29] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][30] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][31] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][0]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][1]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][2]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][3]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][4]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][5]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][6]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][7]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][8]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][9]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][10] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][11] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][12] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][13] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][14] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][15] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][16] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][17] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][18] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][19] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][20] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][21] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][22] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][23] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][24] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][25] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][26] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][27] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][28] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][29] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][30] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][31] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][0]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][1]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][2]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][3]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][4]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][5]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][6]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][7]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][8]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][9]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][10] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][11] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][12] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][13] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][14] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][15] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][16] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][17] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][18] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][19] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][20] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][21] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][22] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][23] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][24] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][25] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][26] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][27] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][28] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][29] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][30] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][31] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][0]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][1]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][2]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][3]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][4]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][5]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][6]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][7]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][8]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][9]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][10] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][11] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][12] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][13] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][14] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][15] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][16] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][17] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][18] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][19] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][20] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][21] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][22] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][23] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][24] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][25] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][26] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][27] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][28] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][29] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][30] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][31] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][0]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][1]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][2]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][3]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][4]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][5]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][6]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][7]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][8]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][9]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][10] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][11] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][12] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][13] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][14] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][15] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][16] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][17] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][18] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][19] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][20] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][21] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][22] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][23] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][24] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][25] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][26] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][27] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][28] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][29] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][30] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][31] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][0]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][1]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][2]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][3]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][4]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][5]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][6]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][7]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][8]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][9]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][10] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][11] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][12] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][13] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][14] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][15] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][16] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][17] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][18] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][19] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][20] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][21] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][22] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][23] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][24] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][25] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][26] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][27] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][28] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][29] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][30] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][31] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][0]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][1]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][2]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][3]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][4]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][5]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][6]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][7]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][8]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][9]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][10] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][11] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][12] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][13] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][14] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][15] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][16] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][17] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][18] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][19] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][20] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][21] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][22] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][23] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][24] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][25] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][26] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][27] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][28] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][29] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][30] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][31] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][0]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][1]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][2]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][3]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][4]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][5]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][6]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][7]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][8]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][9]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][10] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][11] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][12] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][13] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][14] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][15] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][16] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][17] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][18] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][19] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][20] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][21] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][22] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][23] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][24] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][25] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][26] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][27] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][28] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][29] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][30] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][31] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][0]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][1]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][2]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][3]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][4]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][5]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][6]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][7]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][8]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][9]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][10] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][11] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][12] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][13] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][14] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][15] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][16] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][17] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][18] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][19] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][20] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][21] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][22] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][23] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][24] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][25] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][26] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][27] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][28] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][29] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][30] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][31] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][0]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][1]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][2]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][3]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][4]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][5]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][6]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][7]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][8]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][9]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][10] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][11] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][12] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][13] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][14] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][15] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][16] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][17] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][18] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][19] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][20] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][21] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][22] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][23] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][24] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][25] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][26] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][27] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][28] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][29] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][30] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][31] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][0]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][1]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][2]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][3]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][4]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][5]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][6]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][7]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][8]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][9]  ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][10] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][11] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][12] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][13] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][14] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][15] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][16] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][17] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][18] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][19] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][20] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][21] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][22] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][23] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][24] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][25] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][26] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][27] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][28] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][29] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][30] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][31] ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[6]      ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5]      ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4]      ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3]      ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2]      ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[1]      ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[7]      ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[8]      ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[9]      ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[10]     ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[11]     ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[12]     ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[13]     ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[14]     ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[15]     ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[16]     ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[17]     ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[18]     ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[19]     ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[20]     ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[21]     ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[22]     ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[23]     ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[24]     ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[25]     ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[26]     ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[27]     ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[28]     ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[29]     ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[30]     ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[31]     ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][7]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][7]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][6]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][6]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][5]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][5]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][4]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][4]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][3]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][3]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][2]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][2]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][1]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][0]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][0]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][7]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][7]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[9][7]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[8][7]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[7][7]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][7]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][7]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][7]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[9][6]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][6]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][6]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[8][6]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[7][6]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][6]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][6]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][6]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][5]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][5]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[9][5]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[8][5]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[7][5]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][5]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][5]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][5]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[9][4]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][4]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][4]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[8][4]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[7][4]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][4]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][4]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][4]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][3]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][3]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[9][3]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[8][3]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[7][3]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][3]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][3]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[9][2]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][2]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][2]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[8][2]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[7][2]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][2]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][2]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][2]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][1]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][1]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[9][1]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[8][1]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[7][1]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][1]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][1]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][1]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[9][0]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][0]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][0]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[8][0]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[7][0]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][0]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][0]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][0]          ; 0                 ; 6       ;
;      - RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][7]~23      ; 0                 ; 6       ;
; clk                                                                 ;                   ;         ;
+---------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                          ;
+-------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                        ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; RISCV_Processor:RV32I_Core|Branch_Logic_Unit:BLU|Decoder0~0 ; LCCOMB_X66_Y27_N22 ; 32      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Branch_Logic_Unit:BLU|Mux0~1     ; LCCOMB_X66_Y27_N18 ; 32      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][7]~105     ; LCCOMB_X79_Y23_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][7]~50     ; LCCOMB_X74_Y21_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][7]~80     ; LCCOMB_X76_Y21_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][7]~98     ; LCCOMB_X75_Y21_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][7]~26     ; LCCOMB_X77_Y21_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][7]~44     ; LCCOMB_X70_Y21_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][7]~62     ; LCCOMB_X80_Y23_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][2]~103     ; LCCOMB_X66_Y26_N30 ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][7]~104     ; LCCOMB_X66_Y26_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][6]~100     ; LCCOMB_X79_Y22_N12 ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][7]~102     ; LCCOMB_X76_Y23_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][7]~92      ; LCCOMB_X66_Y26_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][7]~86      ; LCCOMB_X76_Y23_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][7]~38      ; LCCOMB_X80_Y25_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][7]~32      ; LCCOMB_X76_Y22_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[7][7]~74      ; LCCOMB_X79_Y23_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[8][7]~68      ; LCCOMB_X74_Y21_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[9][7]~56      ; LCCOMB_X74_Y23_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~291    ; LCCOMB_X59_Y27_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~292    ; LCCOMB_X59_Y28_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~293    ; LCCOMB_X59_Y27_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~294    ; LCCOMB_X59_Y28_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~295    ; LCCOMB_X59_Y26_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~296    ; LCCOMB_X59_Y27_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~297    ; LCCOMB_X59_Y26_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~298    ; LCCOMB_X59_Y26_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~299    ; LCCOMB_X59_Y26_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~300    ; LCCOMB_X59_Y26_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~301    ; LCCOMB_X59_Y27_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~302    ; LCCOMB_X59_Y26_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~303    ; LCCOMB_X59_Y28_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~304    ; LCCOMB_X59_Y28_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~305    ; LCCOMB_X59_Y26_N22 ; 25      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~306    ; LCCOMB_X59_Y26_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~307    ; LCCOMB_X59_Y26_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~311    ; LCCOMB_X61_Y23_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~312    ; LCCOMB_X62_Y21_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~313    ; LCCOMB_X62_Y28_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~314    ; LCCOMB_X62_Y21_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~315    ; LCCOMB_X62_Y28_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~316    ; LCCOMB_X62_Y21_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~317    ; LCCOMB_X62_Y21_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~318    ; LCCOMB_X62_Y21_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~319    ; LCCOMB_X62_Y23_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~320    ; LCCOMB_X62_Y21_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~321    ; LCCOMB_X60_Y26_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~322    ; LCCOMB_X62_Y21_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~323    ; LCCOMB_X62_Y23_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~324    ; LCCOMB_X63_Y31_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~325    ; LCCOMB_X63_Y31_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clk                                                         ; PIN_Y2             ; 29      ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; clk_divider:cd_dut|LessThan0~6                              ; LCCOMB_X76_Y72_N4  ; 28      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; clk_divider:cd_dut|clock_out                                ; FF_X76_Y72_N19     ; 1177    ; Clock        ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; reset                                                       ; PIN_AB28           ; 1130    ; Async. clear ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                          ;
+------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                         ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                          ; PIN_Y2         ; 29      ; 10                                   ; Global Clock         ; GCLK4            ; --                        ;
; clk_divider:cd_dut|clock_out ; FF_X76_Y72_N19 ; 1177    ; 83                                   ; Global Clock         ; GCLK12           ; --                        ;
+------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                             ;
+-------------------------------------------------------------------+---------+
; Name                                                              ; Fan-Out ;
+-------------------------------------------------------------------+---------+
; reset~input                                                       ; 1130    ;
; RISCV_Processor:RV32I_Core|Reg_File_Input:RFI|READ_Addr_2[1]~2    ; 244     ;
; RISCV_Processor:RV32I_Core|Reg_File_Input:RFI|READ_Addr_2[0]~3    ; 243     ;
; RISCV_Processor:RV32I_Core|Reg_File_Input:RFI|READ_Addr_1[0]~37   ; 242     ;
; RISCV_Processor:RV32I_Core|Reg_File_Input:RFI|READ_Addr_1[2]~38   ; 241     ;
; RISCV_Processor:RV32I_Core|Reg_File_Input:RFI|READ_Addr_2[2]~0    ; 241     ;
; RISCV_Processor:RV32I_Core|Reg_File_Input:RFI|READ_Addr_1[1]~34   ; 241     ;
; RISCV_Processor:RV32I_Core|Reg_File_Input:RFI|READ_Addr_1[3]~36   ; 239     ;
; RISCV_Processor:RV32I_Core|Reg_File_Input:RFI|READ_Addr_2[3]~1    ; 239     ;
; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2]           ; 156     ;
; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4]           ; 152     ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux31~12                   ; 151     ;
; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3]           ; 145     ;
; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[1]           ; 139     ;
; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5]           ; 139     ;
; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[6]           ; 127     ;
; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[0]           ; 124     ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux7~19             ; 111     ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux28~15                   ; 97      ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux30~5                    ; 88      ;
; RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut|ALU_In[1]~34      ; 83      ;
; RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut|ALU_In[0]~35      ; 81      ;
; RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut|ALU_In[2]~33      ; 64      ;
; RISCV_Processor:RV32I_Core|Control_FSM:CFSM|WideOr3~0             ; 49      ;
; RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut|ALU_In[3]~32      ; 48      ;
; RISCV_Processor:RV32I_Core|Reg_File_Input:RFI|READ_Addr_1[4]~35   ; 44      ;
; RISCV_Processor:RV32I_Core|ALU_CU:ALUCU|Mux3~0                    ; 40      ;
; RISCV_Processor:RV32I_Core|INST_MEMORY:INS_MEM|Mux7~6             ; 38      ;
; RISCV_Processor:RV32I_Core|Control_FSM:CFSM|WideOr9~0             ; 38      ;
; RISCV_Processor:RV32I_Core|Control_FSM:CFSM|Selector14~9          ; 36      ;
; RISCV_Processor:RV32I_Core|Control_FSM:CFSM|WideOr22              ; 36      ;
; RISCV_Processor:RV32I_Core|ALU_CU:ALUCU|Mux5~20                   ; 35      ;
; output_switch~input                                               ; 32      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~325          ; 32      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~324          ; 32      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~323          ; 32      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~322          ; 32      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~321          ; 32      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~320          ; 32      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~319          ; 32      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~318          ; 32      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~317          ; 32      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~316          ; 32      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~315          ; 32      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~314          ; 32      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~313          ; 32      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~312          ; 32      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~311          ; 32      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~307          ; 32      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~306          ; 32      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~304          ; 32      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~303          ; 32      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~302          ; 32      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~301          ; 32      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~300          ; 32      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~299          ; 32      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~298          ; 32      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~297          ; 32      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~296          ; 32      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~295          ; 32      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~294          ; 32      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~293          ; 32      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~292          ; 32      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~291          ; 32      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux24~2             ; 32      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux23~5             ; 32      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux22~5             ; 32      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux21~10            ; 32      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux20~5             ; 32      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux19~5             ; 32      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux18~5             ; 32      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux17~5             ; 32      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux16~2             ; 32      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux15~7             ; 32      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux14~7             ; 32      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux13~10            ; 32      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux12~7             ; 32      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux11~7             ; 32      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux10~7             ; 32      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux9~7              ; 32      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux8~7              ; 32      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux7~27             ; 32      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux6~7              ; 32      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux5~7              ; 32      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux4~7              ; 32      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux3~7              ; 32      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux2~7              ; 32      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux1~7              ; 32      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux0~9              ; 32      ;
; RISCV_Processor:RV32I_Core|Branch_Logic_Unit:BLU|Decoder0~0       ; 32      ;
; RISCV_Processor:RV32I_Core|Branch_Logic_Unit:BLU|Mux0~1           ; 32      ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux28~7                    ; 32      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux31~7             ; 31      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux30~7             ; 31      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux29~7             ; 31      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux28~7             ; 31      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux27~7             ; 31      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux26~8             ; 31      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux25~7             ; 31      ;
; RISCV_Processor:RV32I_Core|Control_FSM:CFSM|WideOr26~0            ; 31      ;
; RISCV_Processor:RV32I_Core|Control_FSM:CFSM|WideOr24              ; 30      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][4]~21            ; 30      ;
; clk_divider:cd_dut|LessThan0~6                                    ; 28      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~305          ; 25      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux60~22              ; 22      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux7~21             ; 22      ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|WideOr1~8                  ; 22      ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux28~6                    ; 21      ;
; RISCV_Processor:RV32I_Core|Control_FSM:CFSM|WideOr7               ; 21      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux61~22              ; 20      ;
; RISCV_Processor:RV32I_Core|INST_MEMORY:INS_MEM|Mux21~9            ; 19      ;
; RISCV_Processor:RV32I_Core|INST_MEMORY:INS_MEM|Mux20~4            ; 19      ;
; RISCV_Processor:RV32I_Core|INST_MEMORY:INS_MEM|Mux0~8             ; 19      ;
; RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut|ALU_In[4]~31      ; 19      ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux28~17                   ; 18      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux59~22              ; 18      ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux28~5                    ; 18      ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux28~16                   ; 17      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux58~22              ; 17      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux57~22              ; 17      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux56~22              ; 17      ;
; RISCV_Processor:RV32I_Core|ALU_CU:ALUCU|Mux6~22                   ; 16      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux63~22              ; 16      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux62~22              ; 16      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux47~22              ; 16      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Add1~1                  ; 16      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|read_data~3             ; 16      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux7~20             ; 16      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][0]~14            ; 16      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]~12            ; 16      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][2]~10            ; 16      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][3]~8             ; 16      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][4]~6             ; 16      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][5]~4             ; 16      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][6]~2             ; 16      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][7]~0             ; 16      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux46~22              ; 15      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux45~22              ; 15      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux44~22              ; 15      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux43~22              ; 15      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux42~22              ; 15      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux41~22              ; 15      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux40~22              ; 15      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux36~22              ; 15      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux13~0             ; 15      ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux16~4        ; 14      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux39~22              ; 14      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux38~22              ; 14      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux37~22              ; 14      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux35~22              ; 14      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux34~22              ; 14      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux33~22              ; 14      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux32~22              ; 14      ;
; RISCV_Processor:RV32I_Core|Control_FSM:CFSM|Decoder2~11           ; 14      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][1]~94           ; 13      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][1]~88            ; 13      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][4]~82            ; 13      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][7]~76           ; 13      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[7][0]~70            ; 13      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[8][0]~64            ; 13      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][0]~58           ; 13      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[9][2]~52            ; 13      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][0]~46           ; 13      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][0]~40           ; 13      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][2]~34            ; 13      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][0]~28            ; 13      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][7]~20           ; 13      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][7]~18           ; 13      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux26~0             ; 13      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Add1~0                  ; 13      ;
; RISCV_Processor:RV32I_Core|INST_MEMORY:INS_MEM|Mux17~10           ; 12      ;
; RISCV_Processor:RV32I_Core|Control_FSM:CFSM|Decoder2~27           ; 12      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux7~28             ; 12      ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux24~12                   ; 12      ;
; RISCV_Processor:RV32I_Core|Control_FSM:CFSM|Decoder2~26           ; 12      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][1]~95           ; 12      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][1]~89            ; 12      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][4]~83            ; 12      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][7]~77           ; 12      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[7][0]~71            ; 12      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[8][0]~65            ; 12      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][0]~59           ; 12      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[9][2]~53            ; 12      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][0]~47           ; 12      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][0]~41           ; 12      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][2]~35            ; 12      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][0]~29            ; 12      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][7]~22           ; 12      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux13~2             ; 12      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux13~1             ; 12      ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux24~4                    ; 12      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux31~21              ; 12      ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux0~19        ; 12      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux0~20               ; 12      ;
; RISCV_Processor:RV32I_Core|Control_FSM:CFSM|Decoder2~19           ; 12      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux21~11            ; 11      ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~106             ; 11      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux0~4              ; 11      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux30~20              ; 11      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux8~20               ; 11      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux7~20               ; 11      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux6~20               ; 11      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux3~20               ; 11      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux2~20               ; 11      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux1~20               ; 11      ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux144~6                ; 10      ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux11~15                   ; 10      ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux11~14                   ; 10      ;
; RISCV_Processor:RV32I_Core|INST_MEMORY:INS_MEM|Mux24~9            ; 10      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux21~2             ; 10      ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux11~7                    ; 10      ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux11~6                    ; 10      ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux11~5                    ; 10      ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux11~4                    ; 10      ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|WideOr1~9                  ; 10      ;
; RISCV_Processor:RV32I_Core|INST_MEMORY:INS_MEM|Mux23~7            ; 10      ;
; RISCV_Processor:RV32I_Core|INST_MEMORY:INS_MEM|Mux22~9            ; 10      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux29~20              ; 10      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux28~20              ; 10      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux15~20              ; 10      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux14~20              ; 10      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux13~20              ; 10      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux12~20              ; 10      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux11~20              ; 10      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux10~20              ; 10      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux9~20               ; 10      ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux5~20               ; 10      ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux3~12        ; 10      ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux7~30             ; 9       ;
; RISCV_Processor:RV32I_Core|ALU_CU:ALUCU|Mux4~4                    ; 9       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux27~20              ; 9       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux25~20              ; 9       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux24~20              ; 9       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux23~20              ; 9       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux4~20               ; 9       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][7]~105           ; 8       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|always0~2             ; 8       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux19~10                   ; 8       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~105             ; 8       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][7]~104           ; 8       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][2]~103           ; 8       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][7]~102           ; 8       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][6]~100           ; 8       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][6]~99            ; 8       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][7]~98           ; 8       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][7]~92            ; 8       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][7]~86            ; 8       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][7]~80           ; 8       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[7][7]~74            ; 8       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[8][7]~68            ; 8       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][7]~62           ; 8       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[9][7]~56            ; 8       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][7]~50           ; 8       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][7]~44           ; 8       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][7]~38            ; 8       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][7]~32            ; 8       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][7]~26           ; 8       ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux21~3             ; 8       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux19~3                    ; 8       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux19~2                    ; 8       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux28~4                    ; 8       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux29~0                    ; 8       ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux27~0        ; 8       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux26~20              ; 8       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux22~20              ; 8       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux21~20              ; 8       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux20~20              ; 8       ;
; RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut|ALU_In[12]~23     ; 8       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux19~20              ; 8       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux18~20              ; 8       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux17~20              ; 8       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux16~20              ; 8       ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux0~18        ; 8       ;
; RISCV_Processor:RV32I_Core|Control_FSM:CFSM|WideOr11~0            ; 8       ;
; RISCV_Processor:RV32I_Core|Reg_File_Input:RFI|READ_Addr_2[4]~4    ; 8       ;
; RISCV_Processor:RV32I_Core|Control_FSM:CFSM|Decoder2~21           ; 8       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder0~11             ; 7       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder0~10             ; 7       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder0~9              ; 7       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder0~8              ; 7       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder0~6              ; 7       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder0~5              ; 7       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder0~4              ; 7       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder0~3              ; 7       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder0~2              ; 7       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder0~1              ; 7       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder0~0              ; 7       ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux21~4             ; 7       ;
; Processor_Out_Mux:POM_dut|Seg_IN[31]~31                           ; 7       ;
; Processor_Out_Mux:POM_dut|Seg_IN[30]~30                           ; 7       ;
; Processor_Out_Mux:POM_dut|Seg_IN[29]~29                           ; 7       ;
; Processor_Out_Mux:POM_dut|Seg_IN[28]~28                           ; 7       ;
; Processor_Out_Mux:POM_dut|Seg_IN[27]~27                           ; 7       ;
; Processor_Out_Mux:POM_dut|Seg_IN[26]~26                           ; 7       ;
; Processor_Out_Mux:POM_dut|Seg_IN[25]~25                           ; 7       ;
; Processor_Out_Mux:POM_dut|Seg_IN[24]~24                           ; 7       ;
; Processor_Out_Mux:POM_dut|Seg_IN[23]~23                           ; 7       ;
; Processor_Out_Mux:POM_dut|Seg_IN[22]~22                           ; 7       ;
; Processor_Out_Mux:POM_dut|Seg_IN[21]~21                           ; 7       ;
; Processor_Out_Mux:POM_dut|Seg_IN[20]~20                           ; 7       ;
; Processor_Out_Mux:POM_dut|Seg_IN[19]~19                           ; 7       ;
; Processor_Out_Mux:POM_dut|Seg_IN[18]~18                           ; 7       ;
; Processor_Out_Mux:POM_dut|Seg_IN[17]~17                           ; 7       ;
; Processor_Out_Mux:POM_dut|Seg_IN[16]~16                           ; 7       ;
; Processor_Out_Mux:POM_dut|Seg_IN[15]~15                           ; 7       ;
; Processor_Out_Mux:POM_dut|Seg_IN[14]~14                           ; 7       ;
; Processor_Out_Mux:POM_dut|Seg_IN[13]~13                           ; 7       ;
; Processor_Out_Mux:POM_dut|Seg_IN[12]~12                           ; 7       ;
; Processor_Out_Mux:POM_dut|Seg_IN[11]~11                           ; 7       ;
; Processor_Out_Mux:POM_dut|Seg_IN[10]~10                           ; 7       ;
; Processor_Out_Mux:POM_dut|Seg_IN[9]~9                             ; 7       ;
; Processor_Out_Mux:POM_dut|Seg_IN[8]~8                             ; 7       ;
; Processor_Out_Mux:POM_dut|Seg_IN[7]~7                             ; 7       ;
; Processor_Out_Mux:POM_dut|Seg_IN[6]~6                             ; 7       ;
; Processor_Out_Mux:POM_dut|Seg_IN[5]~5                             ; 7       ;
; Processor_Out_Mux:POM_dut|Seg_IN[4]~4                             ; 7       ;
; Processor_Out_Mux:POM_dut|Seg_IN[3]~3                             ; 7       ;
; Processor_Out_Mux:POM_dut|Seg_IN[2]~2                             ; 7       ;
; Processor_Out_Mux:POM_dut|Seg_IN[1]~1                             ; 7       ;
; Processor_Out_Mux:POM_dut|Seg_IN[0]~0                             ; 7       ;
; RISCV_Processor:RV32I_Core|ALU_CU:ALUCU|Mux4~3                    ; 7       ;
; RISCV_Processor:RV32I_Core|ALU_CU:ALUCU|Mux4~1                    ; 7       ;
; RISCV_Processor:RV32I_Core|INST_MEMORY:INS_MEM|Mux19~9            ; 7       ;
; RISCV_Processor:RV32I_Core|INST_MEMORY:INS_MEM|Mux18~11           ; 6       ;
; RISCV_Processor:RV32I_Core|Control_FSM:CFSM|Decoder2~28           ; 6       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder0~14             ; 6       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder0~13             ; 6       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][7]~23           ; 6       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux28~14                   ; 6       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~9               ; 6       ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux28~0        ; 6       ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux25~0        ; 6       ;
; RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut|ALU_In[17]~18     ; 6       ;
; RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut|ALU_In[18]~17     ; 6       ;
; RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut|ALU_In[19]~16     ; 6       ;
; RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut|ALU_In[20]~15     ; 6       ;
; RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut|ALU_In[21]~14     ; 6       ;
; RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut|ALU_In[22]~13     ; 6       ;
; RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut|ALU_In[23]~12     ; 6       ;
; RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut|ALU_In[24]~11     ; 6       ;
; RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut|ALU_In[25]~10     ; 6       ;
; RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut|ALU_In[26]~9      ; 6       ;
; RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut|ALU_In[28]~7      ; 6       ;
; RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut|ALU_In[29]~6      ; 6       ;
; RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut|ALU_In[30]~5      ; 6       ;
; RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut|ALU_In[31]~4      ; 6       ;
; RISCV_Processor:RV32I_Core|Control_FSM:CFSM|Decoder2~18           ; 6       ;
; RISCV_Processor:RV32I_Core|Control_FSM:CFSM|Decoder2~16           ; 6       ;
; RISCV_Processor:RV32I_Core|Control_FSM:CFSM|Selector15~0          ; 5       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~12              ; 5       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~47             ; 5       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~4              ; 5       ;
; RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut|ALU_In[5]~30      ; 5       ;
; RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut|ALU_In[6]~29      ; 5       ;
; RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut|ALU_In[7]~28      ; 5       ;
; RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut|ALU_In[8]~27      ; 5       ;
; RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut|ALU_In[9]~26      ; 5       ;
; RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut|ALU_In[10]~25     ; 5       ;
; RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut|ALU_In[11]~24     ; 5       ;
; RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut|ALU_In[13]~22     ; 5       ;
; RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut|ALU_In[14]~21     ; 5       ;
; RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut|ALU_In[15]~20     ; 5       ;
; RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut|ALU_In[16]~19     ; 5       ;
; RISCV_Processor:RV32I_Core|Control_FSM:CFSM|WideOr22~0            ; 5       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux27~9                    ; 4       ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux26~3        ; 4       ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux0~22        ; 4       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~286          ; 4       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux1~0                     ; 4       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux2~0                     ; 4       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~22              ; 4       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~14              ; 4       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~5              ; 4       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|WideOr1~7                  ; 4       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|WideOr1~4                  ; 4       ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux26~2        ; 4       ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux14~1        ; 4       ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux10~3        ; 4       ;
; RISCV_Processor:RV32I_Core|ALU_InMux:ALU_IN_dut|ALU_In[27]~8      ; 4       ;
; RISCV_Processor:RV32I_Core|INST_MEMORY:INS_MEM|Mux19~4            ; 4       ;
; RISCV_Processor:RV32I_Core|INST_MEMORY:INS_MEM|Mux21~0            ; 4       ;
; RISCV_Processor:RV32I_Core|INST_MEMORY:INS_MEM|Mux15~1            ; 4       ;
; RISCV_Processor:RV32I_Core|INST_MEMORY:INS_MEM|Mux15~0            ; 4       ;
; RISCV_Processor:RV32I_Core|Control_FSM:CFSM|Decoder2~14           ; 4       ;
; RISCV_Processor:RV32I_Core|Control_FSM:CFSM|Decoder2~13           ; 4       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~109          ; 3       ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux12~20       ; 3       ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux30~8        ; 3       ;
; RISCV_Processor:RV32I_Core|INST_MEMORY:INS_MEM|Mux1~13            ; 3       ;
; RISCV_Processor:RV32I_Core|Control_FSM:CFSM|Selector14~10         ; 3       ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux10~4        ; 3       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder1~13             ; 3       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder3~13             ; 3       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder1~12             ; 3       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder3~12             ; 3       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder1~11             ; 3       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder3~11             ; 3       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder1~10             ; 3       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder3~10             ; 3       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder1~9              ; 3       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder3~8              ; 3       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder1~8              ; 3       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder3~7              ; 3       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder1~7              ; 3       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder3~6              ; 3       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder1~6              ; 3       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder0~12             ; 3       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder3~5              ; 3       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder1~5              ; 3       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder3~4              ; 3       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder1~4              ; 3       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder3~3              ; 3       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder1~3              ; 3       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder0~7              ; 3       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder3~2              ; 3       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder1~2              ; 3       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder3~1              ; 3       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder1~1              ; 3       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder3~0              ; 3       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder1~0              ; 3       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~290          ; 3       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~289          ; 3       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|read_data~0             ; 3       ;
; RISCV_Processor:RV32I_Core|Control_FSM:CFSM|Selector14~8          ; 3       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux145~7                ; 3       ;
; RISCV_Processor:RV32I_Core|ALU_OutMux:ALU_Out|Mux0~2              ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux0~7                     ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux1~8                     ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux4~7                     ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux5~6                     ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux6~6                     ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux7~6                     ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux8~5                     ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux10~5                    ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux11~13                   ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux12~5                    ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux14~5                    ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux15~5                    ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux16~5                    ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~57              ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux17~5                    ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~54              ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux18~5                    ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~51              ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux19~9                    ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~48              ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux20~5                    ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux21~5                    ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux22~5                    ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux23~5                    ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux24~11                   ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~29              ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~28              ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~25              ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~24              ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux26~6                    ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~19              ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~18              ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~77             ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~60             ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~49             ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~17             ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~8              ; 3       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~2              ; 3       ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux29~0        ; 3       ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux25~1        ; 3       ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux24~0        ; 3       ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux23~0        ; 3       ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux22~0        ; 3       ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux21~1        ; 3       ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux20~0        ; 3       ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux19~1        ; 3       ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux18~1        ; 3       ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux17~1        ; 3       ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux16~3        ; 3       ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux15~1        ; 3       ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux13~1        ; 3       ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux11~1        ; 3       ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux9~9         ; 3       ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux8~15        ; 3       ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux6~9         ; 3       ;
; RISCV_Processor:RV32I_Core|Control_FSM:CFSM|WideOr9               ; 3       ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Imm_Gen[31]~15 ; 3       ;
; RISCV_Processor:RV32I_Core|INST_MEMORY:INS_MEM|Mux10~4            ; 3       ;
; RISCV_Processor:RV32I_Core|Control_FSM:CFSM|Decoder2~22           ; 3       ;
; RISCV_Processor:RV32I_Core|INST_MEMORY:INS_MEM|Mux15~8            ; 3       ;
; RISCV_Processor:RV32I_Core|INST_MEMORY:INS_MEM|Mux18~5            ; 3       ;
; RISCV_Processor:RV32I_Core|Control_FSM:CFSM|WideOr17              ; 3       ;
; RISCV_Processor:RV32I_Core|Control_FSM:CFSM|ALU_INST[1]           ; 3       ;
; clk_divider:cd_dut|counter[17]                                    ; 3       ;
; clk_divider:cd_dut|counter[16]                                    ; 3       ;
; clk_divider:cd_dut|counter[15]                                    ; 3       ;
; clk_divider:cd_dut|counter[6]                                     ; 3       ;
; clk_divider:cd_dut|counter[14]                                    ; 3       ;
; clk_divider:cd_dut|counter[13]                                    ; 3       ;
; clk_divider:cd_dut|counter[12]                                    ; 3       ;
; clk_divider:cd_dut|counter[11]                                    ; 3       ;
; clk_divider:cd_dut|counter[24]                                    ; 3       ;
; clk_divider:cd_dut|counter[23]                                    ; 3       ;
; clk_divider:cd_dut|counter[18]                                    ; 3       ;
; clk_divider:cd_dut|counter[27]                                    ; 3       ;
; clk_divider:cd_dut|counter[26]                                    ; 3       ;
; clk_divider:cd_dut|counter[25]                                    ; 3       ;
; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[31]          ; 3       ;
; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[30]          ; 3       ;
; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[29]          ; 3       ;
; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[28]          ; 3       ;
; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[27]          ; 3       ;
; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[26]          ; 3       ;
; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[25]          ; 3       ;
; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[24]          ; 3       ;
; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[23]          ; 3       ;
; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[22]          ; 3       ;
; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[21]          ; 3       ;
; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[20]          ; 3       ;
; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[19]          ; 3       ;
; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[18]          ; 3       ;
; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[17]          ; 3       ;
; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[16]          ; 3       ;
; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[15]          ; 3       ;
; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[14]          ; 3       ;
; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[13]          ; 3       ;
; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[12]          ; 3       ;
; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[11]          ; 3       ;
; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[10]          ; 3       ;
; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[9]           ; 3       ;
; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[8]           ; 3       ;
; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[7]           ; 3       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~259          ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~154          ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~94           ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~67           ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~310          ; 2       ;
; RISCV_Processor:RV32I_Core|Control_FSM:CFSM|Decoder2~29           ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ALU_Output~78              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ALU_Output~77              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ALU_Output~76              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ALU_Output~75              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ALU_Output~74              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ALU_Output~73              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ALU_Output~72              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ALU_Output~71              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ALU_Output~70              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ALU_Output~69              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ALU_Output~68              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ALU_Output~67              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ALU_Output~65              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ALU_Output~64              ; 2       ;
; RISCV_Processor:RV32I_Core|INST_MEMORY:INS_MEM|Mux16~11           ; 2       ;
; RISCV_Processor:RV32I_Core|Immediate_Generation:IG|Mux0~23        ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Decoder3~14             ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][1]~93           ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][1]~87            ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][4]~81            ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][7]~75           ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[7][0]~69            ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[8][0]~63            ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][0]~57           ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[9][2]~51            ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][0]~45           ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][0]~39           ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][2]~33            ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][0]~27            ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][7]~19           ; 2       ;
; clk_divider:cd_dut|LessThan1~3                                    ; 2       ;
; clk_divider:cd_dut|LessThan1~1                                    ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|read_data~7             ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|read_data~6             ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux135~16               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux135~15               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux135~14               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux135~13               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux135~12               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux135~11               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux135~10               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux135~9                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux134~16               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux134~15               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux134~14               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux134~13               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux134~12               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux134~11               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux134~10               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux134~9                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux133~16               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux133~15               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux133~14               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux133~13               ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux13~5                    ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux133~12               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux133~11               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux133~10               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux133~9                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux132~16               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux132~15               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux132~14               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux132~13               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux132~12               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux132~11               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux132~10               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux132~9                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux131~16               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux131~15               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux131~14               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux131~13               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux131~12               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux131~11               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux131~10               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux131~9                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux130~16               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux130~15               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux130~14               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux130~13               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux130~12               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux130~11               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux130~10               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux130~9                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux129~16               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux129~15               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux129~14               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux129~13               ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux9~5                     ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux129~12               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux129~11               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux129~10               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux129~9                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux135~8                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux135~7                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][0]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][0]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][0]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][0]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][0]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[7][0]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[8][0]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][0]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux135~2                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][0]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][0]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][0]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][0]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux135~0                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[9][0]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][0]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux134~8                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux134~7                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][1]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][1]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][1]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][1]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][1]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[7][1]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[8][1]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][1]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux134~2                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[9][1]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][1]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux134~1                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][1]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][1]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][1]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][1]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux133~8                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux133~7                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][2]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][2]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][2]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][2]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][2]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[7][2]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[8][2]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][2]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux133~2                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][2]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][2]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][2]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][2]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux133~0                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[9][2]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][2]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux132~8                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux132~7                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][3]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][3]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][3]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][3]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[7][3]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[8][3]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][3]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux132~2                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[9][3]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][3]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux132~1                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][3]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][3]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][3]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][3]              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux3~9                     ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux131~8                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux131~7                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][4]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][4]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][4]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][4]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][4]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[7][4]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[8][4]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][4]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux131~2                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][4]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][4]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][4]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][4]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux131~0                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[9][4]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][4]              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux2~7                     ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux130~8                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux130~7                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][5]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][5]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][5]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][5]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][5]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[7][5]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[8][5]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][5]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux130~2                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[9][5]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][5]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux130~1                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][5]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][5]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][5]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][5]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux129~8                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux129~7                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][6]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][6]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][6]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][6]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][6]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[7][6]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[8][6]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][6]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux129~2                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][6]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][6]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][6]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][6]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux129~0                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[9][6]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][6]              ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Decoder0~287          ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux145~18               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux145~16               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux145~15               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux145~14               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux145~13               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux145~12               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux145~11               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux145~10               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux145~9                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux145~8                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][7]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][7]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][7]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][7]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][7]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[7][7]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[8][7]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][7]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux145~2                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[9][7]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][7]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|Mux145~1                ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][7]              ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][7]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][7]               ; 2       ;
; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][7]              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux27~8                    ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux25~6                    ; 2       ;
; RISCV_Processor:RV32I_Core|Control_FSM:CFSM|WideOr28              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux2~6                     ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~102             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux3~8                     ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~100             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux3~2                     ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~98              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~97              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~95              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~94              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~92              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~90              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~89              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~87              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~86              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~85              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux9~4                     ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~83              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~82              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~81              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~80              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~79              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~78              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~76              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~75              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~74              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~72              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~71              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~70              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux13~4                    ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~68              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~67              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~66              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~64              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~63              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~62              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~60              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~59              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~58              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~56              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~55              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~105            ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~53              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~52              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~104            ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~50              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~49              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~47              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~46              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~45              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~44              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~43              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~42              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~41              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~40              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~39              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~38              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~37              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~36              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~35              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~34              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~33              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~32              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~31              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~30              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~27              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~98             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~97             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~26              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~96             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux25~5                    ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~23              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~95             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~94             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~93             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~21              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~20              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~92             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~91             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~90             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux27~7                    ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~17              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~15              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~89             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~88             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~87             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftLeft0~13              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~86             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~85             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~84             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~83             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~82             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~81             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~80             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~79             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~78             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~75             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~74             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~73             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~72             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~71             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~70             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~69             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~68             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~66             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~65             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~64             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~63             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~62             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~61             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~59             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~58             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~57             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~56             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~55             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~54             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~53             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~52             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~51             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~50             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~48             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~44             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~43             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~42             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~41             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~40             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~38             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~37             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~34             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|Mux31~9                    ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|WideOr0~8                  ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|WideOr0~7                  ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|WideOr0~6                  ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|WideOr0~5                  ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|WideOr0~0                  ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~32             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~29             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~27             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~26             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~24             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~23             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~22             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~21             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~20             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~19             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~18             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~16             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~15             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~14             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~13             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~12             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~11             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~10             ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~9              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~7              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~6              ; 2       ;
; RISCV_Processor:RV32I_Core|ALU:ALU_dut|ShiftRight0~3              ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux63~21              ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux63~11              ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][0]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][0]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][0]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][0]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][0]        ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][0]        ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][0]        ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][0]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][0]        ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][0]        ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][0]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][0]        ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][0]        ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][0]        ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][0]        ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][0]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][0]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][0]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][0]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][0]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][0]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][0]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][0]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][0]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][0]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][0]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][0]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][0]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][0]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][0]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][0]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux62~21              ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|Mux62~11              ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][1]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][1]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][1]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][1]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][1]        ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][1]        ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][1]        ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][1]        ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][1]        ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][1]        ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][1]        ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][1]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][1]        ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][1]        ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][1]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][1]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][1]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][1]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][1]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][1]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][1]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][1]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][1]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][1]       ; 2       ;
; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[17][1]       ; 2       ;
+-------------------------------------------------------------------+---------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 6,935 / 342,891 ( 2 % ) ;
; C16 interconnects     ; 370 / 10,120 ( 4 % )    ;
; C4 interconnects      ; 5,909 / 209,544 ( 3 % ) ;
; Direct links          ; 321 / 342,891 ( < 1 % ) ;
; Global clocks         ; 2 / 20 ( 10 % )         ;
; Local interconnects   ; 2,134 / 119,088 ( 2 % ) ;
; R24 interconnects     ; 453 / 9,963 ( 5 % )     ;
; R4 interconnects      ; 7,451 / 289,782 ( 3 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.31) ; Number of LABs  (Total = 250) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 4                             ;
; 2                                           ; 6                             ;
; 3                                           ; 1                             ;
; 4                                           ; 3                             ;
; 5                                           ; 1                             ;
; 6                                           ; 2                             ;
; 7                                           ; 5                             ;
; 8                                           ; 2                             ;
; 9                                           ; 1                             ;
; 10                                          ; 3                             ;
; 11                                          ; 1                             ;
; 12                                          ; 8                             ;
; 13                                          ; 9                             ;
; 14                                          ; 16                            ;
; 15                                          ; 17                            ;
; 16                                          ; 171                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.38) ; Number of LABs  (Total = 250) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 189                           ;
; 1 Clock                            ; 203                           ;
; 1 Clock enable                     ; 48                            ;
; 1 Sync. clear                      ; 2                             ;
; 1 Sync. load                       ; 25                            ;
; 2 Clock enables                    ; 128                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.00) ; Number of LABs  (Total = 250) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 3                             ;
; 3                                            ; 5                             ;
; 4                                            ; 1                             ;
; 5                                            ; 0                             ;
; 6                                            ; 3                             ;
; 7                                            ; 4                             ;
; 8                                            ; 1                             ;
; 9                                            ; 2                             ;
; 10                                           ; 3                             ;
; 11                                           ; 2                             ;
; 12                                           ; 4                             ;
; 13                                           ; 4                             ;
; 14                                           ; 6                             ;
; 15                                           ; 10                            ;
; 16                                           ; 35                            ;
; 17                                           ; 26                            ;
; 18                                           ; 27                            ;
; 19                                           ; 13                            ;
; 20                                           ; 17                            ;
; 21                                           ; 7                             ;
; 22                                           ; 5                             ;
; 23                                           ; 5                             ;
; 24                                           ; 6                             ;
; 25                                           ; 6                             ;
; 26                                           ; 4                             ;
; 27                                           ; 5                             ;
; 28                                           ; 6                             ;
; 29                                           ; 6                             ;
; 30                                           ; 9                             ;
; 31                                           ; 2                             ;
; 32                                           ; 19                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 11.17) ; Number of LABs  (Total = 250) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 9                             ;
; 2                                                ; 5                             ;
; 3                                                ; 9                             ;
; 4                                                ; 9                             ;
; 5                                                ; 15                            ;
; 6                                                ; 15                            ;
; 7                                                ; 15                            ;
; 8                                                ; 17                            ;
; 9                                                ; 26                            ;
; 10                                               ; 19                            ;
; 11                                               ; 14                            ;
; 12                                               ; 10                            ;
; 13                                               ; 12                            ;
; 14                                               ; 5                             ;
; 15                                               ; 10                            ;
; 16                                               ; 9                             ;
; 17                                               ; 10                            ;
; 18                                               ; 2                             ;
; 19                                               ; 1                             ;
; 20                                               ; 4                             ;
; 21                                               ; 10                            ;
; 22                                               ; 3                             ;
; 23                                               ; 2                             ;
; 24                                               ; 17                            ;
; 25                                               ; 1                             ;
; 26                                               ; 0                             ;
; 27                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 26.51) ; Number of LABs  (Total = 250) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 1                             ;
; 4                                            ; 4                             ;
; 5                                            ; 1                             ;
; 6                                            ; 1                             ;
; 7                                            ; 6                             ;
; 8                                            ; 3                             ;
; 9                                            ; 7                             ;
; 10                                           ; 1                             ;
; 11                                           ; 3                             ;
; 12                                           ; 1                             ;
; 13                                           ; 0                             ;
; 14                                           ; 2                             ;
; 15                                           ; 4                             ;
; 16                                           ; 1                             ;
; 17                                           ; 3                             ;
; 18                                           ; 5                             ;
; 19                                           ; 1                             ;
; 20                                           ; 3                             ;
; 21                                           ; 8                             ;
; 22                                           ; 8                             ;
; 23                                           ; 3                             ;
; 24                                           ; 5                             ;
; 25                                           ; 2                             ;
; 26                                           ; 10                            ;
; 27                                           ; 9                             ;
; 28                                           ; 7                             ;
; 29                                           ; 6                             ;
; 30                                           ; 23                            ;
; 31                                           ; 22                            ;
; 32                                           ; 42                            ;
; 33                                           ; 57                            ;
; 34                                           ; 0                             ;
; 35                                           ; 0                             ;
; 36                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 59        ; 0            ; 59        ; 0            ; 0            ; 59        ; 59        ; 0            ; 59        ; 59        ; 0            ; 56           ; 0            ; 0            ; 3            ; 0            ; 56           ; 3            ; 0            ; 0            ; 0            ; 56           ; 0            ; 0            ; 0            ; 0            ; 0            ; 59        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 59           ; 0         ; 59           ; 59           ; 0         ; 0         ; 59           ; 0         ; 0         ; 59           ; 3            ; 59           ; 59           ; 56           ; 59           ; 3            ; 56           ; 59           ; 59           ; 59           ; 3            ; 59           ; 59           ; 59           ; 59           ; 59           ; 0         ; 59           ; 59           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Dig_Arr[0][0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[0][1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[0][2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[0][3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[0][4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[0][5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[0][6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[1][0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[1][1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[1][2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[1][3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[1][4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[1][5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[1][6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[2][0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[2][1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[2][2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[2][3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[2][4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[2][5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[2][6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[3][0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[3][1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[3][2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[3][3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[3][4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[3][5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[3][6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[4][0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[4][1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[4][2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[4][3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[4][4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[4][5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[4][6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[5][0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[5][1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[5][2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[5][3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[5][4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[5][5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[5][6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[6][0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[6][1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[6][2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[6][3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[6][4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[6][5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[6][6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[7][0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[7][1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[7][2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[7][3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[7][4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[7][5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dig_Arr[7][6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output_switch      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE115F29C7 for design "RV32I_SC"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RV32I_SC.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN Y2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node clk_divider:cd_dut|clock_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:15
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 38% of the available device resources in the region that extends from location X58_Y24 to location X68_Y36
Info (170194): Fitter routing operations ending: elapsed time is 00:01:24
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.13 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (144001): Generated suppressed messages file C:/Users/User/Downloads/Documents/ACA/Sem 5/EN3030 Circuits and Systems Design/Altera/output_files/RV32I_SC.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 5176 megabytes
    Info: Processing ended: Sun Feb 12 15:37:57 2023
    Info: Elapsed time: 00:02:09
    Info: Total CPU time (on all processors): 00:01:52


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/User/Downloads/Documents/ACA/Sem 5/EN3030 Circuits and Systems Design/Altera/output_files/RV32I_SC.fit.smsg.


