<!DOCTYPE html><html><head><meta http-equiv="Content-Type" content="text/html; charset=utf-8" /><script type="text/javascript" src="https://file.bkxsj.com/skin/book/js/sk.js"></script><meta name="robots" content="index,follow"><title>计算机原理与设计 Verilog HDL版[PDF|Epub|txt|kindle电子书版本网盘下载]-灵感之桥</title><meta name="Keywords" content="计算机原理与设计 Verilog HDL版"/><meta name="description" content="计算机原理与设计 Verilog HDL版pdf下载文件大小为127MB,PDF页数为535页"/><meta http-equiv="X-UA-Compatible" content="IE=9; IE=8; IE=7; IE=EDGE;chrome=1"><link type="image/x-icon" rel="shortcut icon" href="https://www.shukui.net/skin/book/images/favicon.ico"><link type="text/css" rel="stylesheet" href="https://www.shukui.net/skin/book/css/style.css"><style>#main .d-main {margin-left: 0;width: 620px;}.down-btn {animation: myShake 2.5s linear .15s infinite}@keyframes myShake {0%, 66% {transform: translateZ(0)}67%, 73.6%, 83.6%, 93.6%, to {animation-timing-function: cubic-bezier(.215, .61, .355, 1);transform: translateZ(0)}80.3%, 81.4% {animation-timing-function: cubic-bezier(.755, .05, .855, .06);transform: translate3d(0, -4px, 0)}90.3% {animation-timing-function: cubic-bezier(.755, .05, .855, .06);transform: translate3d(0, -2px, 0)}97% {transform: translate3d(0, -.5px, 0)}}.copylink-btn {margin-right: 20px;}.copymd5-btn {margin-bottom: 25px;margin-left: 10px;}</style></head><body><div id="header"><div class="inner"><div class="logo"><a href="/"><img width="103" height="25" alt="灵感之桥"src="https://www.shukui.net/skin/book/images/logo.png"></a></div><div class="search"><form action="/so/search.php" target="_blank"><input type="text" autocomplete="off" id="bdcsMain" name="q" placeholder="书名 / 作者 / 出版社 / ISBN"class="inp-txt"><select class="inp-select" id="datasource" onchange="selectDatasource(this)"><option value="so">主库</option><option value="s">从库</option></select><input type="submit" value="搜索" class="inp-btn"></form></div></div></div><div id="main"><div class="d-main"><div class="tit"><h3>图书介绍</h3></div><h1 class="book-name">计算机原理与设计 Verilog HDL版PDF|Epub|txt|kindle电子书版本网盘下载</h1><div class="d-info"><div class="b-thumb"><img src="https://www.shukui.net/cover/2/30772297.jpg" alt="计算机原理与设计 Verilog HDL版"></div><div class="b-info"><ul><li>李亚民著 著</li><li>出版社： 北京：清华大学出版社</li><li>ISBN：9787302251095</li><li>出版时间：2011</li><li>标注页数：520页</li><li>文件大小：127MB</li><li>文件页数：535页</li><li>主题词：电子计算机－基础理论；硬件描述语言，Verilog HDL－程序设计</li></ul></div></div><div class="tit"><h3>PDF下载</h3></div><div></br><a style="color:red;" rel="external nofollow" href="https://www.kjlm.net/ebook/694724.html"target="_blank"><b>点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用</a></b></br><a class="down-btn" rel="external nofollow" href="https://down.trackerbk.com/bt/02/30772297.torrent"target="_blank">种子下载</a>[BT下载速度快]温馨提示：（请使用BT下载软件FDM进行下载）<a rel="nofollow" href="https://www.freedownloadmanager.org/zh/" target="_blank">软件下载地址页</a><a class="down-btn" rel="external nofollow" href="https://down.p2spdb.com/02/30772297.rar" target="_blank">直链下载</a>[便捷但速度慢]&nbsp;&nbsp;<a style="color:red;" rel="external nofollow" href="https://pdfyl.ertongbook.com/16/30772297.pdf" target="_blank"><b>[在线试读本书]</b></a>&nbsp;&nbsp;<b> <a style="color:red;" rel="external nofollow" href="https://web.jyjl.org/index/recovery.html" target="_blank">[在线获取解压码]</a></b><div class="copymd5-btn"><a href="javascript:copyToClip('16bcd0af2ad433f00d9f711c36b6a8cb')">点击复制MD5值：16bcd0af2ad433f00d9f711c36b6a8cb</a></div></div><div class="tit"><h3>下载说明</h3></div><div style="margin:20px 10px"><h2>计算机原理与设计 Verilog HDL版PDF格式电子书版下载</h2>下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。<br><br><div class="copymd5-btn"><a href="javascript:copyToClip('magnet:?xt=urn:btih:RX6G6JQ2LJW7PBBEDNUSCQM7ICDMHIWK')">点击复制85GB完整离线版磁力链接到迅雷FDM等BT下载工具进行下载</a>&nbsp;&nbsp;<a rel="nofollow" target="_blank">详情点击-查看共享计划</a></div>建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！<br><br><b>（文件页数 要大于 标注页数，上中下等多册电子书除外）</b><br><br><p style="color:red;"> <b>注意：本站所有压缩包均有解压码：</b> <a rel="nofollow" target="_blank"><b>点击下载压缩包解压工具</b></a></p></div><div class="tit"><h3>图书目录</h3></div><div id="book-contents"><p>第1章 计算机基础知识及性能评价1</p><p>1．1 计算机系统概述1</p><p>1．1．1 计算机系统的组成1</p><p>1．1．2 计算机发展简史2</p><p>1．1．3 计算机指令结构4</p><p>1．1．4 CISC和RISC7</p><p>1．1．5 一些基本单位的意义9</p><p>1．2 计算机的基本结构10</p><p>1．2．1 RISC CPU的基本结构10</p><p>1．2．2 多线程CPU和多核CPU12</p><p>1．2．3 存储层次和虚拟存储器管理13</p><p>1．2．4 I／O接口和总线14</p><p>1．3 如何提高计算机的性能15</p><p>1．3．1 计算机性能和性能评价15</p><p>1．3．2 踪迹驱动模拟和执行驱动模拟16</p><p>1．3．3 高性能计算机和互联网络18</p><p>1．4 硬件描述语言18</p><p>1．5 习题21</p><p>第2章 逻辑电路及Verilog HDL简介22</p><p>2．1 基本逻辑门和常用逻辑门22</p><p>2．2 用Verilog HDL实现基本的逻辑操作24</p><p>2．3 逻辑门的CMOS晶体管实现以及晶体管级的Verilog HDL29</p><p>2．3．1 CMOS反向器29</p><p>2．3．2 CMOS与非门和或非门31</p><p>2．4 四种风格的Verilog HDL描述33</p><p>2．4．1 晶体管开关级的Verilog HDL33</p><p>2．4．2 逻辑门级的Verilog HDL35</p><p>2．4．3 数据流风格的Verilog HDL36</p><p>2．4．4 功能描述风格的Verilog HDL37</p><p>2．5 常用的组合电路及其设计40</p><p>2．5．1 多路选择器设计40</p><p>2．5．2 译码器设计41</p><p>2．5．3 32位移位器设计43</p><p>2．6 时序电路的设计方法47</p><p>2．6．1 D锁存器47</p><p>2．6．2 D触发器49</p><p>2．6．3 状态转移图及时序电路设计52</p><p>2．7 习题58</p><p>第3章 计算机算法及其Verilog HDL实现61</p><p>3．1 二进制整数61</p><p>3．1．1 无符号二进制整数62</p><p>3．1．2 补码表示的带符号二进制整数62</p><p>3．2 加减法算法及Verilog HDL实现63</p><p>3．2．1 加法器和减法器设计63</p><p>3．2．2 先行进位加法器设计69</p><p>3．3 乘法算法及Verilog HDL实现73</p><p>3．3．1 无符号数乘法器设计73</p><p>3．3．2 带符号数乘法器设计74</p><p>3．3．3 无符号数Wallace树型乘法器设计77</p><p>3．3．4 带符号数Wallace树型乘法器设计82</p><p>3．4 除法算法及Verilog HDL实现84</p><p>3．4．1 恢复余数除法器设计84</p><p>3．4．2 不恢复余数除法器设计86</p><p>3．4．3 带符号数不恢复余数除法器设计89</p><p>3．4．4 Goldschmidt除法算法91</p><p>3．4．5 Newton-Raphson除法算法94</p><p>3．5 开方算法及Verilog HDL实现97</p><p>3．5．1 恢复余数开方算法97</p><p>3．5．2 不恢复余数开方算法100</p><p>3．5．3 Goldschmidt开方算法105</p><p>3．5．4 Newton-Raphson开方算法108</p><p>3．6 习题111</p><p>第4章 指令系统及ALU设计113</p><p>4．1 指令系统结构113</p><p>4．1．1 操作数类型113</p><p>4．1．2 数据在存储器中的存放方法114</p><p>4．1．3 指令类型115</p><p>4．1．4 指令结构117</p><p>4．1．5 寻址方式118</p><p>4．2 MIPS指令格式和通用寄存器定义119</p><p>4．2．1 MIPS指令格式119</p><p>4．2．2 MIPS通用寄存器120</p><p>4．3 MIPS指令和ALU设计120</p><p>4．3．1 本书CPU可执行的MIPS指令120</p><p>4．3．2 ALU设计123</p><p>4．4 习题125</p><p>第5章 单周期CPU及其Verilog HIL设计127</p><p>5．1 执行一条指令所需的硬件电路127</p><p>5．1．1 与取指令有关的电路127</p><p>5．1．2 寄存器计算类型指令执行时所需电路128</p><p>5．1．3 立即数计算类型指令执行时所需电路130</p><p>5．1．4 访问存储器类型指令执行时所需电路130</p><p>5．1．5 条件转移类型指令执行时所需电路131</p><p>5．1．6 跳转和子程序调用及返回类型指令执行时所需电路132</p><p>5．2 寄存器堆设计133</p><p>5．2．1 寄存器堆的硬件电路设计133</p><p>5．2．2 结构描述风格的寄存器堆Verilog HDL代码135</p><p>5．2．3 功能描述风格的寄存器堆Verilog HDL代码138</p><p>5．3 数据路径设计139</p><p>5．3．1 多路选择器的使用139</p><p>5．3．2 单周期CPU的总体电路142</p><p>5．3．3 单周期CPU的Verilog HDL代码143</p><p>5．4 控制部件设计144</p><p>5．4．1 控制部件的逻辑设计145</p><p>5．4．2 控制部件的Verilog HDL代码147</p><p>5．5 存储器及测试程序设计149</p><p>5．5．1 数据存储器设计149</p><p>5．5．2 指令存储器及测试程序设计150</p><p>5．5．3 单周期CPU测试结果及说明151</p><p>5．6 习题156</p><p>第6章 异常和中断处理及其电路实现158</p><p>6．1 异常和中断158</p><p>6．1．1 异常和中断的定义与类型158</p><p>6．1．2 查询中断和向量中断159</p><p>6．1．3 中断屏蔽和中断嵌套162</p><p>6．1．4 中断优先级163</p><p>6．2 带有异常和中断处理功能的CPU的设计164</p><p>6．2．1 异常和中断的处理过程以及相关的寄存器164</p><p>6．2．2 与异常和中断有关的指令165</p><p>6．2．3 带有异常和中断处理功能的CPU总体结构166</p><p>6．2．4 带有异常和中断处理功能的CPU Verilog HDL代码168</p><p>6．3 CPU的异常与中断测试173</p><p>6．3．1 测试程序和测试数据173</p><p>6．3．2 CPU异常及中断处理测试结果及说明176</p><p>6．4 习题181</p><p>第7章 多周期CPU及其Verilog HDL设计182</p><p>7．1 把一条指令的执行分成若干个周期182</p><p>7．1．1 取指令周期IF183</p><p>7．1．2 指令译码周期ID184</p><p>7．1．3 指令执行周期EXE185</p><p>7．1．4 存储器访问周期MEM188</p><p>7．1．5 结果写回周期WB189</p><p>7．2 多周期CPU的总体电路及Verilog HDL代码189</p><p>7．2．1 多周期CPU的总体电路189</p><p>7．2．2 多周期CPU的Verilog HDL代码189</p><p>7．3 用有限状态机实现多周期CPU的控制部件191</p><p>7．3．1 多周期CPU的控制部件的状态转移图191</p><p>7．3．2 多周期CPU的控制部件的总体结构191</p><p>7．3．3 下一状态函数192</p><p>7．3．4 控制信号的产生193</p><p>7．3．5 控制部件的Verilog HDL代码193</p><p>7．4 存储器及测试程序设计198</p><p>7．4．1 存储器设计198</p><p>7．4．2 测试程序代码198</p><p>7．4．3 多周期CPU测试结果199</p><p>7．5 习题203</p><p>第8章 流水线CPU及其Verilog HDL设计204</p><p>8．1 流水线技术的基本概念204</p><p>8．1．1 取指令IF级的电路206</p><p>8．1．2 指令译码ID级的电路207</p><p>8．1．3 指令执行EXE级的电路208</p><p>8．1．4 存储器访问MEM级的电路208</p><p>8．1．5 结果写回WB级的电路208</p><p>8．2 流水线CPU的相关问题及解决对策210</p><p>8．2．1 数据相关及解决对策210</p><p>8．2．2 控制相关及解决对策214</p><p>8．3 流水线CPU的整体设计及Verilog HDL代码215</p><p>8．3．1 流水线CPU的整体电路215</p><p>8．3．2 流水线CPU的Verilog HDL代码216</p><p>8．4 流水线CPU的测试224</p><p>8．4．1 流水线CPU的测试程序224</p><p>8．4．2 流水线CPU的仿真波形225</p><p>8．5 精确中断和异常事件处理228</p><p>8．5．1 异常事件和中断的种类以及相关的寄存器228</p><p>8．5．2 流水线CPU的中断响应过程229</p><p>8．5．3 流水线CPU处理异常事件232</p><p>8．6 带有处理异常和中断功能的流水线CPU的设计235</p><p>8．6．1 流水线CPU的总体结构235</p><p>8．6．2 流水线CPU的Verilog HDL代码236</p><p>8．6．3 异常和中断的测试程序与仿真波形242</p><p>8．7 习题245</p><p>第9章 浮点算法及FPU Verilog HDL设计246</p><p>9．1 IEEE 754浮点数格式246</p><p>9．2 单精度浮点数与整数之间的转换247</p><p>9．2．1 浮点数转换成整数247</p><p>9．2．2 整数转换成浮点数251</p><p>9．3 浮点加法器FADD设计253</p><p>9．3．1 浮点加法算法253</p><p>9．3．2 浮点加法器Verilog HDL代码255</p><p>9．3．3 流水线浮点加法器设计262</p><p>9．4 浮点乘法器FMUL设计269</p><p>9．4．1 浮点乘法算法269</p><p>9．4．2 Wallace树型浮点乘法器Verilog HDL代码271</p><p>9．4．3 流水线Wallace树型浮点乘法器设计276</p><p>9．5 浮点除法器FDIV设计282</p><p>9．5．1 浮点除法算法282</p><p>9．5．2 Newton-Raphson浮点除法器Verilog HDL代码283</p><p>9．6 浮点开方器FSQRT设计292</p><p>9．6．1 浮点开方算法292</p><p>9．6．2 Newton-Raphson浮点开方器Verilog HDL代码293</p><p>9．7 习题301</p><p>第10章 带有FPU的流水线CPU及其Verilog HDL设计303</p><p>10．1 CPU／FPU流水线模型303</p><p>10．1．1 CPU／FPU可执行的指令303</p><p>10．1．2 CPU／FPU基本的流水线模型304</p><p>10．2 带有两个写端口的寄存器堆设计306</p><p>10．3 浮点数据相关以及流水线暂停307</p><p>10．3．1 浮点运算结果的内部前推和流水线暂停308</p><p>10．3．2 lwcl和swcl造成的流水线暂停及内部前推310</p><p>10．3．3 浮点除法和开方指令造成的流水线暂停315</p><p>10．4 带有FPU的流水线CPU的总体结构及Verilog HDL代码316</p><p>10．4．1 带有FPU的流水线CPU的具体电路317</p><p>10．4．2 浮点部件FPU的具体电路318</p><p>10．4．3 整数部件IU的具体电路319</p><p>10．4．4 带有FPU的流水线CPU的Verilog HDL代码320</p><p>10．5 存储器模块及CPU／FPU的测试328</p><p>10．5．1 指令存储器和数据存储器328</p><p>10．5．2 CPU／FPU的测试程序329</p><p>10．5．3 CPU／FPU的仿真波形331</p><p>10．6 习题335</p><p>第11章 多线程CPU及其Verilog HDL设计337</p><p>11．1 多线程CPU概述337</p><p>11．1．1 多线程CPU的基本概念337</p><p>11．1．2 多线程CPU的基本结构338</p><p>11．2 多线程CPU设计338</p><p>11．2．1 线程的选择方法338</p><p>11．2．2 多线程CPU的详细电路339</p><p>11．2．3 多线程CPU的Verilog HDL代码340</p><p>11．3 多线程CPU的仿真波形343</p><p>11．4 习题351</p><p>第12章 存储器和虚拟存储器管理352</p><p>12．1 存储器352</p><p>12．1．1 静态存储器（SRAM）352</p><p>12．1．2 动态存储器（DRAM）354</p><p>12．1．3 只读存储器（ROM）354</p><p>12．1．4 相联存储器（CAM）355</p><p>12．1．5 存储层次356</p><p>12．2 高速缓存（Cache）357</p><p>12．2．1 Cache的映像机制358</p><p>12．2．2 Cache块的替换算法360</p><p>12．2．3 Cache写策略362</p><p>12．2．4 数据Cache电路设计及Verilog HDL代码362</p><p>12．3 虚拟存储器管理及TLB设计365</p><p>12．3．1 虚拟存储器与主存的关系366</p><p>12．3．2 分段管理366</p><p>12．3．3 分页管理367</p><p>12．3．4 快速地址转换TLB及其电路设计368</p><p>12．3．5 TLB与Cache的并行访问372</p><p>12．4 MIPS基于TLB的虚拟地址转换机制373</p><p>12．4．1 MIPS的虚拟地址空间373</p><p>12．4．2 MIPS TLB的构成374</p><p>12．4．3 MIPS虚拟地址转换377</p><p>12．4．4 MIPS TLB维护指令377</p><p>12．5 习题380</p><p>第13章 带有Cache及TLB和FPU的CPU设计382</p><p>13．1 Cache和TLB的总体结构382</p><p>13．2 与Cache有关的电路设计383</p><p>13．2．1 指令Cache的Verilog HDL代码383</p><p>13．2．2 数据Cache和指令Cache与外部存储器的接口384</p><p>13．2．3 Cache不命中时流水线暂停的电路385</p><p>13．3 与TLB有关的电路设计385</p><p>13．3．1 指令TLB（ITLB）和数据TLB（DTLB）386</p><p>13．3．2 TLB不命中时异常信号的产生386</p><p>13．3．3 与TLB不命中异常有关的寄存器387</p><p>13．3．4 对TLB不命中异常的处理391</p><p>13．4 带有Cache及TLB的CPU设计392</p><p>13．4．1 带有Cache及TLB的CPU总体结构392</p><p>13．4．2 带有Cache及TLB的CPU的Verilog HDL代码393</p><p>13．5 带有Cache及TLB的CPU的测试程序和仿真波形406</p><p>13．6 习题414</p><p>第14章 多核CPU及其Verilog HDL设计415</p><p>14．1 多核CPU概述415</p><p>14．1．1 多核CPU的基本概念415</p><p>14．1．2 多核CPU的Cache一致性问题417</p><p>14．2 多核CPU设计418</p><p>14．2．1 多核CPU的总体结构418</p><p>14．2．2 多核对外部总线的竞争与仲裁418</p><p>14．2．3 多核CPU的Verilog HDL代码419</p><p>14．3 多核CPU的测试程序及仿真波形421</p><p>14．4 习题426</p><p>第15章 输入／输出接口及设计427</p><p>15．1 I／O接口概述427</p><p>15．1．1 I／O地址空间和I／O指令427</p><p>15．1．2 I／O查询和中断427</p><p>15．1．3 直接存储器访问DMA428</p><p>15．1．4 总线和总线的同步方式429</p><p>15．2 数据错误检测及校正429</p><p>15．2．1 奇偶校验429</p><p>15．2．2 错误纠正码ECC（扩展的海明码）430</p><p>15．2．3 循环冗余校验CRC431</p><p>15．3 异步通信接口UART432</p><p>15．4 PS／2接口441</p><p>15．4．1 PS／2键盘442</p><p>15．4．2 PS／2鼠标444</p><p>15．5 视频图像阵列VGA446</p><p>15．5．1 VGA及其接口控制器设计446</p><p>15．5．2 VGA显示键盘字符456</p><p>15．6 I／O总线461</p><p>15．6．1 I2C串行总线461</p><p>15．6．2 PCI并行总线472</p><p>15．7 习题480</p><p>第16章 高性能计算机及互联网络设计482</p><p>16．1 高性能计算机的种类482</p><p>16．1．1 集中式共享存储器系统（SMP）482</p><p>16．1．2 分布式共享存储器系统（DSM）483</p><p>16．2 互联网络的构成484</p><p>16．3 互联网络的拓扑特性486</p><p>16．3．1 节点度（Degree）486</p><p>16．3．2 直径（Diameter）486</p><p>16．3．3 平均距离（Average Distance）487</p><p>16．3．4 对分宽度（Bisection Bandwidth）487</p><p>16．4 常用的互联网络487</p><p>16．4．1 Mesh487</p><p>16．4．2 Torus487</p><p>16．4．3 Hypercube488</p><p>16．4．4 Tree和Fat-Tree488</p><p>16．5 基本的通信操作489</p><p>16．5．1 一对多广播490</p><p>16．5．2 多对多广播491</p><p>16．5．3 一对多私通491</p><p>16．5．4 多对多私通492</p><p>16．6 新型互联网络492</p><p>16．6．1 Dual-Cube493</p><p>16．6．2 Metacube497</p><p>16．6．3 RDN499</p><p>16．7 习题502</p><p>参考文献503</p><p>图索引505</p><p>表索引515</p><p>术语索引517</p><p></p></div></div><div class="d-rt"><h3>热门推荐</h3><ul><li><a href="/book/3553378.html">3553378.html</a></li><li><a href="/book/2636742.html">2636742.html</a></li><li><a href="/book/1461614.html">1461614.html</a></li><li><a href="/book/3539054.html">3539054.html</a></li><li><a href="/book/278802.html">278802.html</a></li><li><a href="/book/1261242.html">1261242.html</a></li><li><a href="/book/1065936.html">1065936.html</a></li><li><a href="/book/3053071.html">3053071.html</a></li><li><a href="/book/2845678.html">2845678.html</a></li><li><a href="/book/2160301.html">2160301.html</a></li></ul></div></div><div id="footer"><p>Copyright&nbsp;&copy;&nbsp;2025&nbsp;&nbsp;<a href="/list/">最新更新</a></p><p>请使用FDM BitComet qBittorrent uTorrent等BT下载工具，下载本站电子书资源！首推Free Download Manager下载软件。文件页数>标注页数[分册图书除外]</p></div></body></html>