<?xml version="1.0" encoding="UTF-8"?>
<!--
//                                                                        //
// Author : John Eaton  Ouabache Designworks                              //
//                                                                        //
//   Copyright (C) 2010 Authors and OPENCORES.ORG			  //
//  									  //
//   This source file may be used and distributed without		  //
//   restriction provided that this copyright statement is not		  //
//   removed from the file and that any derivative work contains	  //
//   the original copyright notice and the associated disclaimer.	  //
//  									  //
//   This source file is free software; you can redistribute it		  //
//   and/or modify it under the terms of the GNU Lesser General		  //
//   Public License as published by the Free Software Foundation;	  //
//   either version 2.1 of the License, or (at your option) any		  //
//   later version.							  //
//  									  //
//   This source is distributed in the hope that it will be		  //
//   useful, but WITHOUT ANY WARRANTY; without even the implied		  //
//   warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR		  //
//   PURPOSE. See the GNU Lesser General Public License for more	  //
//   details.								  //
//  									  //
//   You should have received a copy of the GNU Lesser General		  //
//   Public License along with this source; if not, download it		  //
//   from http://www.opencores.org/lgpl.shtml				  //
//  									  //
-->
<ipxact:component 
xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014"
xmlns:socgen="http://opencores.org" 
xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014
http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">

<ipxact:vendor>opencores.org</ipxact:vendor>
<ipxact:library>Mos6502</ipxact:library>
<ipxact:name>cpu</ipxact:name>
<ipxact:version>def_tb</ipxact:version>  

<ipxact:componentGenerators>



<ipxact:componentGenerator>
  <ipxact:name>gen_verilog</ipxact:name>
  <ipxact:phase>104.0</ipxact:phase>
  <ipxact:apiType>none</ipxact:apiType>
  <ipxact:vendorExtensions><socgen:envIdentifier>:*common:*</socgen:envIdentifier></ipxact:vendorExtensions>
  <ipxact:generatorExe>${SOCGEN_TOOLS}/verilog/gen_verilog</ipxact:generatorExe>
    <ipxact:parameters>
    <ipxact:parameter> 
      <ipxact:name>destination</ipxact:name>
      <ipxact:value>cpu_def_tb</ipxact:value>
    </ipxact:parameter>
  </ipxact:parameters>
</ipxact:componentGenerator>


</ipxact:componentGenerators>

   
<ipxact:model>    
<ipxact:modelParameters>
    <ipxact:modelParameter><ipxact:name>VEC_TABLE</ipxact:name><ipxact:value>8'hff</ipxact:value></ipxact:modelParameter>
    <ipxact:modelParameter><ipxact:name>BOOT_VEC</ipxact:name><ipxact:value>8'hfc</ipxact:value></ipxact:modelParameter>
    <ipxact:modelParameter><ipxact:name>CPU_ADD</ipxact:name><ipxact:value>16</ipxact:value></ipxact:modelParameter>
    <ipxact:modelParameter><ipxact:name>UART_MODEL_CLKCNT</ipxact:name><ipxact:value>4'b1100</ipxact:value></ipxact:modelParameter>
    <ipxact:modelParameter><ipxact:name>UART_MODEL_SIZE</ipxact:name><ipxact:value>4</ipxact:value></ipxact:modelParameter>
    <ipxact:modelParameter><ipxact:name>STARTUP</ipxact:name><ipxact:value>"NONE"</ipxact:value></ipxact:modelParameter>
    <ipxact:modelParameter><ipxact:name>FONT</ipxact:name><ipxact:value>"NONE"</ipxact:value></ipxact:modelParameter>
    <ipxact:modelParameter><ipxact:name>RAM_ADD</ipxact:name><ipxact:value>11</ipxact:value></ipxact:modelParameter>
    <ipxact:modelParameter><ipxact:name>RAM_WORDS</ipxact:name><ipxact:value>2048</ipxact:value></ipxact:modelParameter>
    <ipxact:modelParameter><ipxact:name>ROM_ADD</ipxact:name><ipxact:value>12</ipxact:value></ipxact:modelParameter>
    <ipxact:modelParameter><ipxact:name>ROM_WORDS</ipxact:name><ipxact:value>4096</ipxact:value></ipxact:modelParameter>
    <ipxact:modelParameter><ipxact:name>ROM_FILE</ipxact:name><ipxact:value>"NONE"</ipxact:value></ipxact:modelParameter>
    <ipxact:modelParameter><ipxact:name>PROG_ROM_ADD</ipxact:name><ipxact:value>ROM_ADD</ipxact:value></ipxact:modelParameter>
    <ipxact:modelParameter><ipxact:name>PROG_ROM_WORDS</ipxact:name><ipxact:value>ROM_WORDS</ipxact:value></ipxact:modelParameter>
    <ipxact:modelParameter><ipxact:name>PROG_ROM_FILE</ipxact:name><ipxact:value>ROM_FILE</ipxact:value></ipxact:modelParameter>
</ipxact:modelParameters>


       <ipxact:views>

              <ipxact:view>
              <ipxact:name>Dut</ipxact:name>              
              <ipxact:vendorExtensions>
              <ipxact:componentRef ipxact:vendor="opencores.org" 
                                   ipxact:library="Mos6502" 
                                   ipxact:name="cpu" 
                                   ipxact:version="def_dut.params"/> 
              </ipxact:vendorExtensions>
              </ipxact:view>



              <ipxact:view>
              <ipxact:name>Bfm</ipxact:name>
              <ipxact:hierarchyRef ipxact:vendor="opencores.org" 
                                   ipxact:library="Mos6502" 
                                   ipxact:name="cpu" 
                                   ipxact:version="bfm.design"/>
              </ipxact:view>


              <ipxact:view>
              <ipxact:name>icarus</ipxact:name>              
              <ipxact:vendorExtensions>
              <ipxact:componentRef ipxact:vendor="opencores.org" 
                                   ipxact:library="Testbench" 
                                   ipxact:name="toolflow" 
                                   ipxact:version="icarus"/> 
              </ipxact:vendorExtensions>
              </ipxact:view>


              <ipxact:view>
              <ipxact:name>common</ipxact:name><ipxact:envIdentifier>:*common:*</ipxact:envIdentifier>
              <ipxact:language>Verilog</ipxact:language>
              <ipxact:modelName></ipxact:modelName>
                     <ipxact:fileSetRef>
                            <ipxact:localName>fs-common</ipxact:localName>
                     </ipxact:fileSetRef>
              </ipxact:view>


              <ipxact:view>
              <ipxact:name>sim</ipxact:name><ipxact:envIdentifier>:*Simulation:*</ipxact:envIdentifier>
              <ipxact:language>Verilog</ipxact:language>
              <ipxact:modelName></ipxact:modelName>
                     <ipxact:fileSetRef>
                            <ipxact:localName>fs-sim</ipxact:localName>
                     </ipxact:fileSetRef>
              </ipxact:view>


              <ipxact:view>
              <ipxact:name>lint</ipxact:name><ipxact:envIdentifier>:*Lint:*</ipxact:envIdentifier>
              <ipxact:language>Verilog</ipxact:language>
              <ipxact:modelName></ipxact:modelName>
                     <ipxact:fileSetRef>
                            <ipxact:localName>fs-lint</ipxact:localName>
                     </ipxact:fileSetRef>
              </ipxact:view>


      </ipxact:views>



</ipxact:model>    









  <ipxact:fileSets>


    <ipxact:fileSet>
      <ipxact:name>fs-common</ipxact:name>


      <ipxact:file>
        <ipxact:logicalName></ipxact:logicalName>
        <ipxact:name>../verilog/sram.load</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType><ipxact:userFileType>fragment</ipxact:userFileType>
      </ipxact:file>


      <ipxact:file>
        <ipxact:logicalName></ipxact:logicalName>
        <ipxact:name>../verilog/top.rtl</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType><ipxact:userFileType>fragment</ipxact:userFileType>
      </ipxact:file>


      <ipxact:file>
        <ipxact:logicalName></ipxact:logicalName>
        <ipxact:name>../verilog/top.irq</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType><ipxact:userFileType>fragment</ipxact:userFileType>
      </ipxact:file>


    </ipxact:fileSet>



    <ipxact:fileSet>
      <ipxact:name>fs-sim</ipxact:name>



      <ipxact:file>
        <ipxact:logicalName></ipxact:logicalName>
        <ipxact:name>../verilog/common/cpu_def_tb</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType><ipxact:userFileType>module</ipxact:userFileType>
      </ipxact:file>




    </ipxact:fileSet>


    <ipxact:fileSet>
      <ipxact:name>fs-lint</ipxact:name>



      <ipxact:file>
        <ipxact:logicalName></ipxact:logicalName>
        <ipxact:name>../verilog/common/cpu_def_tb</ipxact:name>
        <ipxact:fileType>verilogSource</ipxact:fileType><ipxact:userFileType>module</ipxact:userFileType>
      </ipxact:file>


    </ipxact:fileSet>



  </ipxact:fileSets>










</ipxact:component>
