
複数CUの作成⇒並列化
各CUの終了条件追加⇒平均的に高速化
ver1.4 FPGAへの送信要素最小限

カーネルの分割