TimeQuest Timing Analyzer report for M3
Sun Jun 21 15:46:23 2015
Quartus II Version 11.0 Build 157 04/27/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Fmax Summary
  7. Setup Summary
  8. Hold Summary
  9. Recovery Summary
 10. Removal Summary
 11. Minimum Pulse Width Summary
 12. Setup: 'FPGA_CLK'
 13. Hold: 'FPGA_CLK'
 14. Minimum Pulse Width: 'FPGA_CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Setup Transfers
 26. Hold Transfers
 27. Report TCCS
 28. Report RSKM
 29. Unconstrained Paths
 30. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Web Edition ;
; Revision Name      ; M3                                               ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C8F256C8                                      ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Slow Model                                       ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; M3.sdc        ; OK     ; Sun Jun 21 15:46:22 2015 ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; FPGA_CLK   ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FPGA_CLK } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Fmax Summary                                    ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 39.98 MHz ; 39.98 MHz       ; FPGA_CLK   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Setup Summary                      ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; FPGA_CLK ; -15.010 ; -2414.462     ;
+----------+---------+---------------+


+----------------------------------+
; Hold Summary                     ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; FPGA_CLK ; 0.499 ; 0.000         ;
+----------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+----------------------------------+
; Minimum Pulse Width Summary      ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; FPGA_CLK ; 2.231 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'FPGA_CLK'                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                                                 ; To Node                                                                                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -15.010 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[12]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[33] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.004      ; 25.054     ;
; -14.889 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[3]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[33] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.009      ; 24.938     ;
; -14.868 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[14]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[33] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.014      ; 24.922     ;
; -14.837 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[8]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[33] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 24.890     ;
; -14.820 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[12]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[32] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.004      ; 24.864     ;
; -14.812 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[7]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[33] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.014      ; 24.866     ;
; -14.715 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[15]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[33] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.011      ; 24.766     ;
; -14.699 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[3]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[32] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.009      ; 24.748     ;
; -14.678 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[14]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[32] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.014      ; 24.732     ;
; -14.647 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[8]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[32] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 24.700     ;
; -14.635 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[12]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[31] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.004      ; 24.679     ;
; -14.622 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[7]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[32] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.014      ; 24.676     ;
; -14.618 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[17]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[33] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.011      ; 24.669     ;
; -14.606 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[0]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[33] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 24.659     ;
; -14.561 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[18]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[33] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.033      ; 24.634     ;
; -14.549 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[12]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[30] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.004      ; 24.593     ;
; -14.525 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[15]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[32] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.011      ; 24.576     ;
; -14.514 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[3]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[31] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.009      ; 24.563     ;
; -14.511 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[1]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[33] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.008      ; 24.559     ;
; -14.501 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[2]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[33] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.011      ; 24.552     ;
; -14.490 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[11]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[33] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.003      ; 24.533     ;
; -14.463 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[12]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[29] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.004      ; 24.507     ;
; -14.462 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[8]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[31] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 24.515     ;
; -14.437 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[7]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[31] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.014      ; 24.491     ;
; -14.428 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[3]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[30] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.009      ; 24.477     ;
; -14.428 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[17]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[32] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.011      ; 24.479     ;
; -14.416 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[0]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[32] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 24.469     ;
; -14.395 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[14]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[31] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.014      ; 24.449     ;
; -14.377 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[12]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[28] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.004      ; 24.421     ;
; -14.376 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[8]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[30] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 24.429     ;
; -14.371 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[18]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[32] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.033      ; 24.444     ;
; -14.351 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[7]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[30] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.014      ; 24.405     ;
; -14.342 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[3]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[29] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.009      ; 24.391     ;
; -14.321 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[1]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[32] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.008      ; 24.369     ;
; -14.311 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[2]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[32] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.011      ; 24.362     ;
; -14.300 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[11]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[32] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.003      ; 24.343     ;
; -14.291 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[12]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[27] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.004      ; 24.335     ;
; -14.291 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[14]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[30] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.014      ; 24.345     ;
; -14.290 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[8]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[29] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 24.343     ;
; -14.290 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[15]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[31] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.011      ; 24.341     ;
; -14.265 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[7]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[29] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.014      ; 24.319     ;
; -14.256 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[3]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[28] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.009      ; 24.305     ;
; -14.243 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[17]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[31] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.011      ; 24.294     ;
; -14.218 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[0]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[31] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 24.271     ;
; -14.205 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[12]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[26] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.004      ; 24.249     ;
; -14.205 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[14]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[29] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.014      ; 24.259     ;
; -14.204 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[8]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[28] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 24.257     ;
; -14.204 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[15]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[30] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.011      ; 24.255     ;
; -14.195 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[30] ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[56]                            ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 24.235     ;
; -14.186 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[18]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[31] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.033      ; 24.259     ;
; -14.184 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[29] ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[56]                            ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 24.224     ;
; -14.179 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[7]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[28] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.014      ; 24.233     ;
; -14.170 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[3]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[27] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.009      ; 24.219     ;
; -14.157 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[17]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[30] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.011      ; 24.208     ;
; -14.152 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[31] ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[56]                            ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 24.192     ;
; -14.136 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[1]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[31] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.008      ; 24.184     ;
; -14.132 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[0]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[30] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 24.185     ;
; -14.126 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[2]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[31] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.011      ; 24.177     ;
; -14.119 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[12]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[25] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.004      ; 24.163     ;
; -14.119 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[14]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[28] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.014      ; 24.173     ;
; -14.118 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[8]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[27] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 24.171     ;
; -14.118 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[15]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[29] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.011      ; 24.169     ;
; -14.115 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[11]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[31] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.003      ; 24.158     ;
; -14.109 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[30] ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[55]                            ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 24.149     ;
; -14.100 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[18]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[30] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.033      ; 24.173     ;
; -14.098 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[29] ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[55]                            ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 24.138     ;
; -14.093 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[7]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[27] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.014      ; 24.147     ;
; -14.084 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[3]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[26] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.009      ; 24.133     ;
; -14.071 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[17]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[29] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.011      ; 24.122     ;
; -14.066 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[31] ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[55]                            ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 24.106     ;
; -14.050 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[1]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[30] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.008      ; 24.098     ;
; -14.046 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[28] ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[56]                            ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 24.086     ;
; -14.046 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[0]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[29] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 24.099     ;
; -14.040 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[2]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[30] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.011      ; 24.091     ;
; -14.033 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[14]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[27] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.014      ; 24.087     ;
; -14.032 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[8]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[26] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 24.085     ;
; -14.032 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[15]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[28] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.011      ; 24.083     ;
; -14.029 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[11]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[30] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.003      ; 24.072     ;
; -14.023 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[30] ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[54]                            ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 24.063     ;
; -14.014 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[18]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[29] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.033      ; 24.087     ;
; -14.012 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[29] ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[54]                            ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 24.052     ;
; -14.007 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[7]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[26] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.014      ; 24.061     ;
; -13.998 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[3]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[25] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.009      ; 24.047     ;
; -13.985 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[17]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[28] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.011      ; 24.036     ;
; -13.980 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[31] ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[54]                            ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 24.020     ;
; -13.964 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[1]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[29] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.008      ; 24.012     ;
; -13.960 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[28] ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[55]                            ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 24.000     ;
; -13.960 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[0]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[28] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 24.013     ;
; -13.954 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[2]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[29] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.011      ; 24.005     ;
; -13.946 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[8]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[25] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 23.999     ;
; -13.946 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[15]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[27] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.011      ; 23.997     ;
; -13.944 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[12]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[24] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.004      ; 23.988     ;
; -13.943 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[11]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[29] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.003      ; 23.986     ;
; -13.928 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[18]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[28] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.033      ; 24.001     ;
; -13.921 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[7]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[25] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.014      ; 23.975     ;
; -13.899 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[17]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[27] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.011      ; 23.950     ;
; -13.885 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[14]                                                                                                  ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[26] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.014      ; 23.939     ;
; -13.878 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[1]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[28] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.008      ; 23.926     ;
; -13.874 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[28] ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[54]                            ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.000      ; 23.914     ;
; -13.874 ; processor:inst3|BoxMuller:box_muller|LSFR:lsfr0|data[0]                                                                                                   ; processor:inst3|BoxMuller:box_muller|mult_17_17:sigh_mult|altmult_add:ALTMULT_ADD_component|mult_add_eqq2:auto_generated|ded_mult_m281:ded_mult1|mac_out_mg21:mac_out3|output_reg[27] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 23.927     ;
+---------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'FPGA_CLK'                                                                                                                              ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; host_itf:inst2|seg_clk         ; host_itf:inst2|seg_clk         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|state.IDLE     ; processor:inst3|state.IDLE     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|state.COMPLETE ; processor:inst3|state.COMPLETE ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst2|HDO[0]          ; host_itf:inst2|HDO[0]          ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|state.RUNNING  ; processor:inst3|state.RUNNING  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst2|HDO[1]          ; host_itf:inst2|HDO[1]          ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pow_sum[48]    ; processor:inst3|pow_sum[48]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[7]     ; processor:inst3|cnt_clk[7]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[6]     ; processor:inst3|cnt_clk[6]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[2]     ; processor:inst3|cnt_clk[2]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[3]     ; processor:inst3|cnt_clk[3]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[5]     ; processor:inst3|cnt_clk[5]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[4]     ; processor:inst3|cnt_clk[4]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[0]     ; processor:inst3|cnt_clk[0]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[1]     ; processor:inst3|cnt_clk[1]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[20]    ; processor:inst3|cnt_clk[20]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[21]    ; processor:inst3|cnt_clk[21]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[22]    ; processor:inst3|cnt_clk[22]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[23]    ; processor:inst3|cnt_clk[23]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[18]    ; processor:inst3|cnt_clk[18]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[19]    ; processor:inst3|cnt_clk[19]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[17]    ; processor:inst3|cnt_clk[17]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[16]    ; processor:inst3|cnt_clk[16]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[25]    ; processor:inst3|cnt_clk[25]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[24]    ; processor:inst3|cnt_clk[24]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[30]    ; processor:inst3|cnt_clk[30]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[31]    ; processor:inst3|cnt_clk[31]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[29]    ; processor:inst3|cnt_clk[29]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[28]    ; processor:inst3|cnt_clk[28]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[26]    ; processor:inst3|cnt_clk[26]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[27]    ; processor:inst3|cnt_clk[27]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[14]    ; processor:inst3|cnt_clk[14]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[15]    ; processor:inst3|cnt_clk[15]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[8]     ; processor:inst3|cnt_clk[8]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[9]     ; processor:inst3|cnt_clk[9]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[11]    ; processor:inst3|cnt_clk[11]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[10]    ; processor:inst3|cnt_clk[10]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[13]    ; processor:inst3|cnt_clk[13]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|cnt_clk[12]    ; processor:inst3|cnt_clk[12]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|sum[32]        ; processor:inst3|sum[32]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|sum[16]        ; processor:inst3|sum[16]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pow_sum[0]     ; processor:inst3|pow_sum[0]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|sum[0]         ; processor:inst3|sum[0]         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pow_sum[16]    ; processor:inst3|pow_sum[16]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pow_sum[32]    ; processor:inst3|pow_sum[32]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|sum[48]        ; processor:inst3|sum[48]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|sum[51]        ; processor:inst3|sum[51]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pow_sum[3]     ; processor:inst3|pow_sum[3]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pow_sum[19]    ; processor:inst3|pow_sum[19]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pow_sum[35]    ; processor:inst3|pow_sum[35]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pow_sum[51]    ; processor:inst3|pow_sum[51]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|sum[35]        ; processor:inst3|sum[35]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pow_sum[50]    ; processor:inst3|pow_sum[50]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|sum[34]        ; processor:inst3|sum[34]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pow_sum[34]    ; processor:inst3|pow_sum[34]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pow_sum[18]    ; processor:inst3|pow_sum[18]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pow_sum[2]     ; processor:inst3|pow_sum[2]     ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|sum[50]        ; processor:inst3|sum[50]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pow_sum[49]    ; processor:inst3|pow_sum[49]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pow_sum[47]    ; processor:inst3|pow_sum[47]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|sum[19]        ; processor:inst3|sum[19]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|sum[3]         ; processor:inst3|sum[3]         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|sum[2]         ; processor:inst3|sum[2]         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|sum[18]        ; processor:inst3|sum[18]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|sum[17]        ; processor:inst3|sum[17]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|sum[33]        ; processor:inst3|sum[33]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|sum[1]         ; processor:inst3|sum[1]         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|sum[49]        ; processor:inst3|sum[49]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pow_sum[33]    ; processor:inst3|pow_sum[33]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pow_sum[17]    ; processor:inst3|pow_sum[17]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pow_sum[46]    ; processor:inst3|pow_sum[46]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|sum[31]        ; processor:inst3|sum[31]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|sum[15]        ; processor:inst3|sum[15]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pow_sum[15]    ; processor:inst3|pow_sum[15]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pow_sum[31]    ; processor:inst3|pow_sum[31]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pow_sum[45]    ; processor:inst3|pow_sum[45]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|sum[30]        ; processor:inst3|sum[30]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|sum[14]        ; processor:inst3|sum[14]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|sum[47]        ; processor:inst3|sum[47]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pow_sum[14]    ; processor:inst3|pow_sum[14]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pow_sum[30]    ; processor:inst3|pow_sum[30]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pow_sum[44]    ; processor:inst3|pow_sum[44]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|sum[29]        ; processor:inst3|sum[29]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|sum[13]        ; processor:inst3|sum[13]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|sum[46]        ; processor:inst3|sum[46]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pow_sum[13]    ; processor:inst3|pow_sum[13]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pow_sum[29]    ; processor:inst3|pow_sum[29]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pow_sum[43]    ; processor:inst3|pow_sum[43]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|sum[28]        ; processor:inst3|sum[28]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|sum[12]        ; processor:inst3|sum[12]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|sum[45]        ; processor:inst3|sum[45]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pow_sum[12]    ; processor:inst3|pow_sum[12]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pow_sum[28]    ; processor:inst3|pow_sum[28]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pow_sum[42]    ; processor:inst3|pow_sum[42]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|sum[27]        ; processor:inst3|sum[27]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|sum[11]        ; processor:inst3|sum[11]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|sum[44]        ; processor:inst3|sum[44]        ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pow_sum[11]    ; processor:inst3|pow_sum[11]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pow_sum[27]    ; processor:inst3|pow_sum[27]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; processor:inst3|pow_sum[41]    ; processor:inst3|pow_sum[41]    ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'FPGA_CLK'                                                                                              ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[0]               ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[0]               ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[0]~_Duplicate_1  ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[0]~_Duplicate_1  ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[0]~_Duplicate_2  ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[0]~_Duplicate_2  ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[0]~_Duplicate_3  ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[0]~_Duplicate_3  ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[10]              ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[10]              ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[10]~_Duplicate_1 ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[10]~_Duplicate_1 ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[10]~_Duplicate_2 ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[10]~_Duplicate_2 ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[10]~_Duplicate_3 ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[10]~_Duplicate_3 ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[11]              ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[11]              ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[11]~_Duplicate_1 ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[11]~_Duplicate_1 ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[11]~_Duplicate_2 ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[11]~_Duplicate_2 ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[11]~_Duplicate_3 ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[11]~_Duplicate_3 ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[12]              ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[12]              ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[12]~_Duplicate_1 ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[12]~_Duplicate_1 ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[12]~_Duplicate_2 ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[12]~_Duplicate_2 ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[12]~_Duplicate_3 ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[12]~_Duplicate_3 ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[13]              ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[13]              ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[13]~_Duplicate_1 ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[13]~_Duplicate_1 ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[13]~_Duplicate_2 ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[13]~_Duplicate_2 ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[13]~_Duplicate_3 ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[13]~_Duplicate_3 ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[14]              ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[14]              ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[14]~_Duplicate_1 ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[14]~_Duplicate_1 ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[14]~_Duplicate_2 ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[14]~_Duplicate_2 ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[14]~_Duplicate_3 ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[14]~_Duplicate_3 ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[15]              ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[15]              ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[15]~_Duplicate_1 ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[15]~_Duplicate_1 ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[15]~_Duplicate_2 ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[15]~_Duplicate_2 ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[15]~_Duplicate_3 ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[15]~_Duplicate_3 ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[16]              ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[16]              ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[16]~_Duplicate_1 ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[16]~_Duplicate_1 ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[16]~_Duplicate_2 ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[16]~_Duplicate_2 ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[16]~_Duplicate_3 ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[16]~_Duplicate_3 ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[17]              ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[17]              ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[17]~_Duplicate_1 ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[17]~_Duplicate_1 ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[17]~_Duplicate_2 ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[17]~_Duplicate_2 ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[17]~_Duplicate_3 ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[17]~_Duplicate_3 ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[18]              ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[18]              ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[18]~_Duplicate_1 ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[18]~_Duplicate_1 ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[18]~_Duplicate_2 ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[18]~_Duplicate_2 ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[18]~_Duplicate_3 ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[18]~_Duplicate_3 ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[19]              ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[19]              ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[19]~_Duplicate_1 ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[19]~_Duplicate_1 ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[19]~_Duplicate_2 ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[19]~_Duplicate_2 ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[19]~_Duplicate_3 ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[19]~_Duplicate_3 ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[1]               ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[1]               ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[1]~_Duplicate_1  ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[1]~_Duplicate_1  ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[1]~_Duplicate_2  ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[1]~_Duplicate_2  ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[1]~_Duplicate_3  ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[1]~_Duplicate_3  ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[20]              ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[20]              ;
; 2.231 ; 5.000        ; 2.769          ; High Pulse Width ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[20]~_Duplicate_1 ;
; 2.231 ; 5.000        ; 2.769          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; processor:inst3|s_const1[20]~_Duplicate_1 ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; CPLD_0        ; FPGA_CLK   ; 14.393 ; 14.393 ; Rise       ; FPGA_CLK        ;
; XM0OEN        ; FPGA_CLK   ; 10.090 ; 10.090 ; Rise       ; FPGA_CLK        ;
; XM0WEN        ; FPGA_CLK   ; 9.370  ; 9.370  ; Rise       ; FPGA_CLK        ;
; XM0_ADDR[*]   ; FPGA_CLK   ; 18.803 ; 18.803 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[0]  ; FPGA_CLK   ; 17.963 ; 17.963 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[1]  ; FPGA_CLK   ; 13.366 ; 13.366 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[2]  ; FPGA_CLK   ; 15.812 ; 15.812 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[3]  ; FPGA_CLK   ; 13.772 ; 13.772 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[4]  ; FPGA_CLK   ; 15.391 ; 15.391 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[5]  ; FPGA_CLK   ; 17.749 ; 17.749 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[6]  ; FPGA_CLK   ; 17.985 ; 17.985 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[7]  ; FPGA_CLK   ; 18.209 ; 18.209 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[8]  ; FPGA_CLK   ; 18.024 ; 18.024 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[9]  ; FPGA_CLK   ; 18.280 ; 18.280 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[10] ; FPGA_CLK   ; 17.858 ; 17.858 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[11] ; FPGA_CLK   ; 17.641 ; 17.641 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[12] ; FPGA_CLK   ; 15.175 ; 15.175 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[13] ; FPGA_CLK   ; 15.165 ; 15.165 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[14] ; FPGA_CLK   ; 18.205 ; 18.205 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[15] ; FPGA_CLK   ; 17.847 ; 17.847 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[16] ; FPGA_CLK   ; 18.484 ; 18.484 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[17] ; FPGA_CLK   ; 18.414 ; 18.414 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[18] ; FPGA_CLK   ; 18.232 ; 18.232 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[19] ; FPGA_CLK   ; 18.803 ; 18.803 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[20] ; FPGA_CLK   ; 13.286 ; 13.286 ; Rise       ; FPGA_CLK        ;
+---------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+---------------+------------+---------+---------+------------+-----------------+
; Data Port     ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+---------------+------------+---------+---------+------------+-----------------+
; CPLD_0        ; FPGA_CLK   ; -5.808  ; -5.808  ; Rise       ; FPGA_CLK        ;
; XM0OEN        ; FPGA_CLK   ; -0.129  ; -0.129  ; Rise       ; FPGA_CLK        ;
; XM0WEN        ; FPGA_CLK   ; -4.568  ; -4.568  ; Rise       ; FPGA_CLK        ;
; XM0_ADDR[*]   ; FPGA_CLK   ; -6.299  ; -6.299  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[0]  ; FPGA_CLK   ; -9.553  ; -9.553  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[1]  ; FPGA_CLK   ; -6.299  ; -6.299  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[2]  ; FPGA_CLK   ; -7.914  ; -7.914  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[3]  ; FPGA_CLK   ; -6.365  ; -6.365  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[4]  ; FPGA_CLK   ; -7.411  ; -7.411  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[5]  ; FPGA_CLK   ; -9.339  ; -9.339  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[6]  ; FPGA_CLK   ; -9.575  ; -9.575  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[7]  ; FPGA_CLK   ; -9.799  ; -9.799  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[8]  ; FPGA_CLK   ; -9.614  ; -9.614  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[9]  ; FPGA_CLK   ; -9.870  ; -9.870  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[10] ; FPGA_CLK   ; -9.448  ; -9.448  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[11] ; FPGA_CLK   ; -9.231  ; -9.231  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[12] ; FPGA_CLK   ; -7.576  ; -7.576  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[13] ; FPGA_CLK   ; -7.447  ; -7.447  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[14] ; FPGA_CLK   ; -9.795  ; -9.795  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[15] ; FPGA_CLK   ; -9.437  ; -9.437  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[16] ; FPGA_CLK   ; -10.074 ; -10.074 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[17] ; FPGA_CLK   ; -10.004 ; -10.004 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[18] ; FPGA_CLK   ; -9.822  ; -9.822  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[19] ; FPGA_CLK   ; -10.393 ; -10.393 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[20] ; FPGA_CLK   ; -8.484  ; -8.484  ; Rise       ; FPGA_CLK        ;
+---------------+------------+---------+---------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; XM0_DATA[*]   ; FPGA_CLK   ; 8.976 ; 8.976 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[0]  ; FPGA_CLK   ; 7.583 ; 7.583 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[1]  ; FPGA_CLK   ; 7.968 ; 7.968 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[2]  ; FPGA_CLK   ; 7.528 ; 7.528 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[3]  ; FPGA_CLK   ; 7.536 ; 7.536 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[4]  ; FPGA_CLK   ; 7.726 ; 7.726 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[5]  ; FPGA_CLK   ; 8.283 ; 8.283 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[6]  ; FPGA_CLK   ; 7.099 ; 7.099 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[7]  ; FPGA_CLK   ; 8.790 ; 8.790 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[8]  ; FPGA_CLK   ; 7.518 ; 7.518 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[9]  ; FPGA_CLK   ; 7.963 ; 7.963 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[10] ; FPGA_CLK   ; 8.976 ; 8.976 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[11] ; FPGA_CLK   ; 8.736 ; 8.736 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[12] ; FPGA_CLK   ; 8.327 ; 8.327 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[13] ; FPGA_CLK   ; 7.641 ; 7.641 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[14] ; FPGA_CLK   ; 7.555 ; 7.555 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[15] ; FPGA_CLK   ; 7.959 ; 7.959 ; Rise       ; FPGA_CLK        ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; XM0_DATA[*]   ; FPGA_CLK   ; 7.099 ; 7.099 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[0]  ; FPGA_CLK   ; 7.583 ; 7.583 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[1]  ; FPGA_CLK   ; 7.968 ; 7.968 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[2]  ; FPGA_CLK   ; 7.528 ; 7.528 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[3]  ; FPGA_CLK   ; 7.536 ; 7.536 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[4]  ; FPGA_CLK   ; 7.726 ; 7.726 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[5]  ; FPGA_CLK   ; 8.283 ; 8.283 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[6]  ; FPGA_CLK   ; 7.099 ; 7.099 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[7]  ; FPGA_CLK   ; 8.790 ; 8.790 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[8]  ; FPGA_CLK   ; 7.518 ; 7.518 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[9]  ; FPGA_CLK   ; 7.963 ; 7.963 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[10] ; FPGA_CLK   ; 8.976 ; 8.976 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[11] ; FPGA_CLK   ; 8.736 ; 8.736 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[12] ; FPGA_CLK   ; 8.327 ; 8.327 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[13] ; FPGA_CLK   ; 7.641 ; 7.641 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[14] ; FPGA_CLK   ; 7.555 ; 7.555 ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[15] ; FPGA_CLK   ; 7.959 ; 7.959 ; Rise       ; FPGA_CLK        ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; CPLD_0     ; XM0_DATA[0]  ; 12.705 ; 12.705 ; 12.705 ; 12.705 ;
; CPLD_0     ; XM0_DATA[1]  ; 12.661 ; 12.661 ; 12.661 ; 12.661 ;
; CPLD_0     ; XM0_DATA[2]  ; 12.287 ; 12.287 ; 12.287 ; 12.287 ;
; CPLD_0     ; XM0_DATA[3]  ; 12.287 ; 12.287 ; 12.287 ; 12.287 ;
; CPLD_0     ; XM0_DATA[4]  ; 12.298 ; 12.298 ; 12.298 ; 12.298 ;
; CPLD_0     ; XM0_DATA[5]  ; 12.661 ; 12.661 ; 12.661 ; 12.661 ;
; CPLD_0     ; XM0_DATA[6]  ; 11.796 ; 11.796 ; 11.796 ; 11.796 ;
; CPLD_0     ; XM0_DATA[7]  ; 11.796 ; 11.796 ; 11.796 ; 11.796 ;
; CPLD_0     ; XM0_DATA[8]  ; 11.866 ; 11.866 ; 11.866 ; 11.866 ;
; CPLD_0     ; XM0_DATA[9]  ; 12.661 ; 12.661 ; 12.661 ; 12.661 ;
; CPLD_0     ; XM0_DATA[10] ; 11.838 ; 11.838 ; 11.838 ; 11.838 ;
; CPLD_0     ; XM0_DATA[11] ; 11.838 ; 11.838 ; 11.838 ; 11.838 ;
; CPLD_0     ; XM0_DATA[12] ; 12.705 ; 12.705 ; 12.705 ; 12.705 ;
; CPLD_0     ; XM0_DATA[13] ; 11.401 ; 11.401 ; 11.401 ; 11.401 ;
; CPLD_0     ; XM0_DATA[14] ; 11.807 ; 11.807 ; 11.807 ; 11.807 ;
; CPLD_0     ; XM0_DATA[15] ; 11.821 ; 11.821 ; 11.821 ; 11.821 ;
; XM0OEN     ; XM0_DATA[0]  ; 8.775  ; 8.775  ; 8.775  ; 8.775  ;
; XM0OEN     ; XM0_DATA[1]  ; 8.731  ; 8.731  ; 8.731  ; 8.731  ;
; XM0OEN     ; XM0_DATA[2]  ; 8.357  ; 8.357  ; 8.357  ; 8.357  ;
; XM0OEN     ; XM0_DATA[3]  ; 8.357  ; 8.357  ; 8.357  ; 8.357  ;
; XM0OEN     ; XM0_DATA[4]  ; 8.368  ; 8.368  ; 8.368  ; 8.368  ;
; XM0OEN     ; XM0_DATA[5]  ; 8.731  ; 8.731  ; 8.731  ; 8.731  ;
; XM0OEN     ; XM0_DATA[6]  ; 7.866  ; 7.866  ; 7.866  ; 7.866  ;
; XM0OEN     ; XM0_DATA[7]  ; 7.866  ; 7.866  ; 7.866  ; 7.866  ;
; XM0OEN     ; XM0_DATA[8]  ; 7.936  ; 7.936  ; 7.936  ; 7.936  ;
; XM0OEN     ; XM0_DATA[9]  ; 8.731  ; 8.731  ; 8.731  ; 8.731  ;
; XM0OEN     ; XM0_DATA[10] ; 7.908  ; 7.908  ; 7.908  ; 7.908  ;
; XM0OEN     ; XM0_DATA[11] ; 7.908  ; 7.908  ; 7.908  ; 7.908  ;
; XM0OEN     ; XM0_DATA[12] ; 8.775  ; 8.775  ; 8.775  ; 8.775  ;
; XM0OEN     ; XM0_DATA[13] ; 7.471  ; 7.471  ; 7.471  ; 7.471  ;
; XM0OEN     ; XM0_DATA[14] ; 7.877  ; 7.877  ; 7.877  ; 7.877  ;
; XM0OEN     ; XM0_DATA[15] ; 7.891  ; 7.891  ; 7.891  ; 7.891  ;
+------------+--------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; CPLD_0     ; XM0_DATA[0]  ; 12.705 ; 12.705 ; 12.705 ; 12.705 ;
; CPLD_0     ; XM0_DATA[1]  ; 12.661 ; 12.661 ; 12.661 ; 12.661 ;
; CPLD_0     ; XM0_DATA[2]  ; 12.287 ; 12.287 ; 12.287 ; 12.287 ;
; CPLD_0     ; XM0_DATA[3]  ; 12.287 ; 12.287 ; 12.287 ; 12.287 ;
; CPLD_0     ; XM0_DATA[4]  ; 12.298 ; 12.298 ; 12.298 ; 12.298 ;
; CPLD_0     ; XM0_DATA[5]  ; 12.661 ; 12.661 ; 12.661 ; 12.661 ;
; CPLD_0     ; XM0_DATA[6]  ; 11.796 ; 11.796 ; 11.796 ; 11.796 ;
; CPLD_0     ; XM0_DATA[7]  ; 11.796 ; 11.796 ; 11.796 ; 11.796 ;
; CPLD_0     ; XM0_DATA[8]  ; 11.866 ; 11.866 ; 11.866 ; 11.866 ;
; CPLD_0     ; XM0_DATA[9]  ; 12.661 ; 12.661 ; 12.661 ; 12.661 ;
; CPLD_0     ; XM0_DATA[10] ; 11.838 ; 11.838 ; 11.838 ; 11.838 ;
; CPLD_0     ; XM0_DATA[11] ; 11.838 ; 11.838 ; 11.838 ; 11.838 ;
; CPLD_0     ; XM0_DATA[12] ; 12.705 ; 12.705 ; 12.705 ; 12.705 ;
; CPLD_0     ; XM0_DATA[13] ; 11.401 ; 11.401 ; 11.401 ; 11.401 ;
; CPLD_0     ; XM0_DATA[14] ; 11.807 ; 11.807 ; 11.807 ; 11.807 ;
; CPLD_0     ; XM0_DATA[15] ; 11.821 ; 11.821 ; 11.821 ; 11.821 ;
; XM0OEN     ; XM0_DATA[0]  ; 8.775  ; 8.775  ; 8.775  ; 8.775  ;
; XM0OEN     ; XM0_DATA[1]  ; 8.731  ; 8.731  ; 8.731  ; 8.731  ;
; XM0OEN     ; XM0_DATA[2]  ; 8.357  ; 8.357  ; 8.357  ; 8.357  ;
; XM0OEN     ; XM0_DATA[3]  ; 8.357  ; 8.357  ; 8.357  ; 8.357  ;
; XM0OEN     ; XM0_DATA[4]  ; 8.368  ; 8.368  ; 8.368  ; 8.368  ;
; XM0OEN     ; XM0_DATA[5]  ; 8.731  ; 8.731  ; 8.731  ; 8.731  ;
; XM0OEN     ; XM0_DATA[6]  ; 7.866  ; 7.866  ; 7.866  ; 7.866  ;
; XM0OEN     ; XM0_DATA[7]  ; 7.866  ; 7.866  ; 7.866  ; 7.866  ;
; XM0OEN     ; XM0_DATA[8]  ; 7.936  ; 7.936  ; 7.936  ; 7.936  ;
; XM0OEN     ; XM0_DATA[9]  ; 8.731  ; 8.731  ; 8.731  ; 8.731  ;
; XM0OEN     ; XM0_DATA[10] ; 7.908  ; 7.908  ; 7.908  ; 7.908  ;
; XM0OEN     ; XM0_DATA[11] ; 7.908  ; 7.908  ; 7.908  ; 7.908  ;
; XM0OEN     ; XM0_DATA[12] ; 8.775  ; 8.775  ; 8.775  ; 8.775  ;
; XM0OEN     ; XM0_DATA[13] ; 7.471  ; 7.471  ; 7.471  ; 7.471  ;
; XM0OEN     ; XM0_DATA[14] ; 7.877  ; 7.877  ; 7.877  ; 7.877  ;
; XM0OEN     ; XM0_DATA[15] ; 7.891  ; 7.891  ; 7.891  ; 7.891  ;
+------------+--------------+--------+--------+--------+--------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; XM0_DATA[*]   ; FPGA_CLK   ; 7.417 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[0]  ; FPGA_CLK   ; 8.721 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[1]  ; FPGA_CLK   ; 8.677 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[2]  ; FPGA_CLK   ; 8.303 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[3]  ; FPGA_CLK   ; 8.303 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[4]  ; FPGA_CLK   ; 8.314 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[5]  ; FPGA_CLK   ; 8.677 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[6]  ; FPGA_CLK   ; 7.812 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[7]  ; FPGA_CLK   ; 7.812 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[8]  ; FPGA_CLK   ; 7.882 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[9]  ; FPGA_CLK   ; 8.677 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[10] ; FPGA_CLK   ; 7.854 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[11] ; FPGA_CLK   ; 7.854 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[12] ; FPGA_CLK   ; 8.721 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[13] ; FPGA_CLK   ; 7.417 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[14] ; FPGA_CLK   ; 7.823 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[15] ; FPGA_CLK   ; 7.837 ;      ; Rise       ; FPGA_CLK        ;
+---------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; XM0_DATA[*]   ; FPGA_CLK   ; 7.417 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[0]  ; FPGA_CLK   ; 8.721 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[1]  ; FPGA_CLK   ; 8.677 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[2]  ; FPGA_CLK   ; 8.303 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[3]  ; FPGA_CLK   ; 8.303 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[4]  ; FPGA_CLK   ; 8.314 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[5]  ; FPGA_CLK   ; 8.677 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[6]  ; FPGA_CLK   ; 7.812 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[7]  ; FPGA_CLK   ; 7.812 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[8]  ; FPGA_CLK   ; 7.882 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[9]  ; FPGA_CLK   ; 8.677 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[10] ; FPGA_CLK   ; 7.854 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[11] ; FPGA_CLK   ; 7.854 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[12] ; FPGA_CLK   ; 8.721 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[13] ; FPGA_CLK   ; 7.417 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[14] ; FPGA_CLK   ; 7.823 ;      ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[15] ; FPGA_CLK   ; 7.837 ;      ; Rise       ; FPGA_CLK        ;
+---------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Output Disable Times                                                              ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; XM0_DATA[*]   ; FPGA_CLK   ; 7.417     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[0]  ; FPGA_CLK   ; 8.721     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[1]  ; FPGA_CLK   ; 8.677     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[2]  ; FPGA_CLK   ; 8.303     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[3]  ; FPGA_CLK   ; 8.303     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[4]  ; FPGA_CLK   ; 8.314     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[5]  ; FPGA_CLK   ; 8.677     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[6]  ; FPGA_CLK   ; 7.812     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[7]  ; FPGA_CLK   ; 7.812     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[8]  ; FPGA_CLK   ; 7.882     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[9]  ; FPGA_CLK   ; 8.677     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[10] ; FPGA_CLK   ; 7.854     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[11] ; FPGA_CLK   ; 7.854     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[12] ; FPGA_CLK   ; 8.721     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[13] ; FPGA_CLK   ; 7.417     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[14] ; FPGA_CLK   ; 7.823     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[15] ; FPGA_CLK   ; 7.837     ;           ; Rise       ; FPGA_CLK        ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                      ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; XM0_DATA[*]   ; FPGA_CLK   ; 7.417     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[0]  ; FPGA_CLK   ; 8.721     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[1]  ; FPGA_CLK   ; 8.677     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[2]  ; FPGA_CLK   ; 8.303     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[3]  ; FPGA_CLK   ; 8.303     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[4]  ; FPGA_CLK   ; 8.314     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[5]  ; FPGA_CLK   ; 8.677     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[6]  ; FPGA_CLK   ; 7.812     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[7]  ; FPGA_CLK   ; 7.812     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[8]  ; FPGA_CLK   ; 7.882     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[9]  ; FPGA_CLK   ; 8.677     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[10] ; FPGA_CLK   ; 7.854     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[11] ; FPGA_CLK   ; 7.854     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[12] ; FPGA_CLK   ; 8.721     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[13] ; FPGA_CLK   ; 7.417     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[14] ; FPGA_CLK   ; 7.823     ;           ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[15] ; FPGA_CLK   ; 7.837     ;           ; Rise       ; FPGA_CLK        ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; FPGA_CLK   ; FPGA_CLK ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; FPGA_CLK   ; FPGA_CLK ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 41    ; 41   ;
; Unconstrained Input Port Paths  ; 4082  ; 4082 ;
; Unconstrained Output Ports      ; 29    ; 29   ;
; Unconstrained Output Port Paths ; 77    ; 77   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
    Info: Processing started: Sun Jun 21 15:46:21 2015
Info: Command: quartus_sta M3 -c M3
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Reading SDC File: 'M3.sdc'
Warning: Node: host_itf:inst2|seg_clk was determined to be a clock but was found without an associated clock assignment.
Warning: Node: CPLD_0 was determined to be a clock but was found without an associated clock assignment.
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -15.010
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -15.010     -2414.462 FPGA_CLK 
Info: Worst-case hold slack is 0.499
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.499         0.000 FPGA_CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 2.231
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.231         0.000 FPGA_CLK 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 290 megabytes
    Info: Processing ended: Sun Jun 21 15:46:23 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


