<!DOCTYPE html>
<html lang="en">
<head>
  
    <title>Cache :: Ther&#39;s Blog</title>
  
  <meta http-equiv="content-type" content="text/html; charset=utf-8">
<meta name="viewport" content="width=device-width, initial-scale=1.0">
<meta name="description" content="Memory RAM random access是指该存储器的所有内容都可以被读取和写入，且与时间和位置无关。
    SRAM DRAM     中文名 静态随机访问存储器 动态随机访问存储器   速度 快 慢（需要读取内容后刷新、定期刷新）   结构 由MOS管组成的锁存器（6T） 由MOS管和电容实现（1T1C）   容量 小 大   应用 缓存 主存   访问时间 1~10ns 10~100ns    常见问答：
  DRAM电容量C的权衡：
 大电容容量C的优势：提供更长的数据保持时间 大电容容量C的劣势：工艺实现难度加大，密度降低    RAS和CAS均为低电平有效，其中CAS可以作为输出使能信号。
  cache 原理 存储系统满足局部性原理：
 时间局部性——最近的将来要用到的信息很可能就是现在正在使用的信息。主要由循环造成。 空间局部性——最近的将来要用到的信息很可能与现在正在使用的信息在空间上是邻近的。主要由顺序执行和数据的聚集存放造成。  cache的访问时间 一级cache（$r$为访问时间比，$e$为访问效率）： $$ T_A=T_{A1}&#43;(1-H)T_{A2}\ r=\frac{T_{A2}}{T_{A1}}\ e=\frac{T_{A1}}{T_A} = \frac{1}{1&#43;(1-H)r} $$ 二级cache： $$ T_A=T_{A1}&#43;(1-H_1)[T_{A2}&#43;(1-H_2)T_{A3}] $$" />
<meta name="keywords" content="study" />
<meta name="robots" content="noodp" />
<link rel="canonical" href="https://ther-nullptr.github.io/posts/digital_logic_and_processors/memory/" />




<link rel="stylesheet" href="https://ther-nullptr.github.io/assets/style.css">

  <link rel="stylesheet" href="assets/%25!s%28%3cnil%3e%29.css">






<link rel="apple-touch-icon" href="https://ther-nullptr.github.io/img/apple-touch-icon-192x192.png">

  <link rel="shortcut icon" href="https://ther-nullptr.github.io/">



<meta name="twitter:card" content="summary" />



<meta property="og:locale" content="en" />
<meta property="og:type" content="article" />
<meta property="og:title" content="Cache">
<meta property="og:description" content="Memory RAM random access是指该存储器的所有内容都可以被读取和写入，且与时间和位置无关。
    SRAM DRAM     中文名 静态随机访问存储器 动态随机访问存储器   速度 快 慢（需要读取内容后刷新、定期刷新）   结构 由MOS管组成的锁存器（6T） 由MOS管和电容实现（1T1C）   容量 小 大   应用 缓存 主存   访问时间 1~10ns 10~100ns    常见问答：
  DRAM电容量C的权衡：
 大电容容量C的优势：提供更长的数据保持时间 大电容容量C的劣势：工艺实现难度加大，密度降低    RAS和CAS均为低电平有效，其中CAS可以作为输出使能信号。
  cache 原理 存储系统满足局部性原理：
 时间局部性——最近的将来要用到的信息很可能就是现在正在使用的信息。主要由循环造成。 空间局部性——最近的将来要用到的信息很可能与现在正在使用的信息在空间上是邻近的。主要由顺序执行和数据的聚集存放造成。  cache的访问时间 一级cache（$r$为访问时间比，$e$为访问效率）： $$ T_A=T_{A1}&#43;(1-H)T_{A2}\ r=\frac{T_{A2}}{T_{A1}}\ e=\frac{T_{A1}}{T_A} = \frac{1}{1&#43;(1-H)r} $$ 二级cache： $$ T_A=T_{A1}&#43;(1-H_1)[T_{A2}&#43;(1-H_2)T_{A3}] $$" />
<meta property="og:url" content="https://ther-nullptr.github.io/posts/digital_logic_and_processors/memory/" />
<meta property="og:site_name" content="Ther&#39;s Blog" />

  
    <meta property="og:image" content="https://ther-nullptr.github.io/">
  

<meta property="og:image:width" content="2048">
<meta property="og:image:height" content="1024">

  <meta property="article:section" content="study" />


  <meta property="article:published_time" content="2022-05-31 19:22:17 &#43;0800 CST" />












</head>
<body class="">


<div class="container headings--one-size">

  <header class="header">
  <div class="header__inner">
    <div class="header__logo">
      <a href="https://ther-nullptr.github.io/">
  <div class="logo">
    Terminal
  </div>
</a>

    </div>
    
      <div class="menu-trigger">menu</div>
    
  </div>
  
    <nav class="menu">
  <ul class="menu__inner menu__inner--desktop">
    
      
        
          <li><a href="/posts/">Home</a></li>
        
      
        
          <li><a href="/about/">About</a></li>
        
      
        
          <li><a href="/archives/">Archives</a></li>
        
      
        
          <li><a href="/search/">Search</a></li>
        
      
        
          <li><a href="/links/">Links</a></li>
        
      
    

    
  </ul>

  <ul class="menu__inner menu__inner--mobile">
    
      
        <li><a href="/posts/">Home</a></li>
      
    
      
        <li><a href="/about/">About</a></li>
      
    
      
        <li><a href="/archives/">Archives</a></li>
      
    
      
        <li><a href="/search/">Search</a></li>
      
    
      
        <li><a href="/links/">Links</a></li>
      
    
    
  </ul>
</nav>

  
</header>


  <div class="content">
    
<div class="post">
  <h1 class="post-title">
    <a href="https://ther-nullptr.github.io/posts/digital_logic_and_processors/memory/">Cache</a></h1>
  <div class="post-meta">
    
      <span class="post-date">
        2022-05-31
        
      </span>
    
    
    
  </div>

  
  <span class="post-tags">
    
    #<a href="https://ther-nullptr.github.io/tags/digital-logic-and-processors/">digital logic and processors</a>&nbsp;
    
  </span>
  
  


  

  <div class="post-content"><div>
        <h1 id="memory">Memory<a href="#memory" class="hanchor" ariaLabel="Anchor">&#8983;</a> </h1>
<p><img src="https://s2.loli.net/2022/06/15/UKqomr5ghY8psMx.png" alt="存储器结构"></p>
<h2 id="ram">RAM<a href="#ram" class="hanchor" ariaLabel="Anchor">&#8983;</a> </h2>
<p>random access是指该存储器的所有内容都可以被读取和写入，且与时间和位置无关。</p>
<table>
<thead>
<tr>
<th></th>
<th>SRAM</th>
<th>DRAM</th>
</tr>
</thead>
<tbody>
<tr>
<td>中文名</td>
<td>静态随机访问存储器</td>
<td>动态随机访问存储器</td>
</tr>
<tr>
<td>速度</td>
<td>快</td>
<td>慢（需要读取内容后刷新、定期刷新）</td>
</tr>
<tr>
<td>结构</td>
<td>由MOS管组成的锁存器（6T）</td>
<td>由MOS管和电容实现（1T1C）</td>
</tr>
<tr>
<td>容量</td>
<td>小</td>
<td>大</td>
</tr>
<tr>
<td>应用</td>
<td>缓存</td>
<td>主存</td>
</tr>
<tr>
<td>访问时间</td>
<td>1~10ns</td>
<td>10~100ns</td>
</tr>
</tbody>
</table>
<p>常见问答：</p>
<ol>
<li>
<p>DRAM电容量C的权衡：</p>
<ul>
<li>大电容容量C的优势：提供更长的数据保持时间</li>
<li>大电容容量C的劣势：工艺实现难度加大，密度降低</li>
</ul>
</li>
<li>
<p>RAS和CAS均为低电平有效，其中CAS可以作为输出使能信号。</p>
</li>
</ol>
<h2 id="cache">cache<a href="#cache" class="hanchor" ariaLabel="Anchor">&#8983;</a> </h2>
<h3 id="原理">原理<a href="#原理" class="hanchor" ariaLabel="Anchor">&#8983;</a> </h3>
<p>存储系统满足局部性原理：</p>
<ul>
<li>时间局部性——最近的将来要用到的信息很可能就是现在正在使用的信息。主要由循环造成。</li>
<li>空间局部性——最近的将来要用到的信息很可能与现在正在使用的信息在空间上是邻近的。主要由顺序执行和数据的聚集存放造成。</li>
</ul>
<h3 id="cache的访问时间">cache的访问时间<a href="#cache的访问时间" class="hanchor" ariaLabel="Anchor">&#8983;</a> </h3>
<p>一级cache（$r$为访问时间比，$e$为访问效率）：
$$
T_A=T_{A1}+(1-H)T_{A2}\
r=\frac{T_{A2}}{T_{A1}}\
e=\frac{T_{A1}}{T_A} = \frac{1}{1+(1-H)r}
$$
二级cache：
$$
T_A=T_{A1}+(1-H_1)[T_{A2}+(1-H_2)T_{A3}]
$$</p>
<h3 id="cache的基本结构">cache的基本结构<a href="#cache的基本结构" class="hanchor" ariaLabel="Anchor">&#8983;</a> </h3>
<p>需要解决两个问题：</p>
<ol>
<li>数据是否在cache中？</li>
<li>如果在cache中，如何找到数据？</li>
</ol>
<p>首先需要指出主存存储和cache存储的格式：</p>
<ul>
<li><strong>主存存储</strong> 主存块号+行内地址</li>
<li><strong>cache存储</strong> （标签）+cache行号+行内地址</li>
</ul>
<p>每个主存块和每个cache行储存的数据相同，两者的数据传输以块/行为单位。其中每个cache行的组成如下：数据+标签+有效位。</p>
<p><img src="https://s2.loli.net/2022/06/15/9drX7hg2OSwcqMF.png" alt="cache基本结构"></p>
<h3 id="cache地址映像方式">cache地址映像方式<a href="#cache地址映像方式" class="hanchor" ariaLabel="Anchor">&#8983;</a> </h3>
<p>三种地址映像方式：</p>
<ul>
<li>直接映像: 主存块只可能在cache的某个特定行中</li>
<li>全相联映像: 主存块可以放在cache的任意行中</li>
<li>组相联映像: 主存块可以放在cache中的n个特定行中，n一般在2到8之间，将这n个行称为一个Cache组。</li>
</ul>
<h4 id="直接映像">直接映像<a href="#直接映像" class="hanchor" ariaLabel="Anchor">&#8983;</a> </h4>
<p>主存标号$i$，cache标号$j$满足以下关系：
$$
j = i \mod N \
i = j+Nk(k=0,1..)
$$
<img src="https://s2.loli.net/2022/06/15/N1X9zWl4qwVax3g.png" alt="cache地址示例"></p>
<p>可以直接写成AB、AC，但是只适用于直接映像。</p>
<p>对于32位内存系统，假设cache每行有$x$byte，cache共$y$行，则低$\log_2x$位为块内地址，中间$\log_2y$位为cache行号，剩下$(32-\log_2x-\log_2y)$位为主存标签。</p>
<p>在这种情况下，由于每行cache的数据有$4x$bit，还有1 bit有效位，所以cache的实际总位数为：
$$
y[4x+1+(32-\log_2x-\log_2y)]
$$
注意到cache每行至少储存1个word，所以$x$一定是4的倍数，地址的后两位一定是0。载入cache数据时仍然以word为单位进行载入。</p>
<h4 id="全相联映像">全相联映像<a href="#全相联映像" class="hanchor" ariaLabel="Anchor">&#8983;</a> </h4>
<p><img src="https://s2.loli.net/2022/06/15/X62E9o4nNxIMOyf.png" alt="cache地址示例"></p>
<p>对于32位内存系统，假设cache每行有$x$byte，则低$\log_2x$位为块内地址，剩下$(32-\log_2x)$位作为主存标签。</p>
<h4 id="组相联映像">组相联映像<a href="#组相联映像" class="hanchor" ariaLabel="Anchor">&#8983;</a> </h4>
<p><img src="https://s2.loli.net/2022/06/15/V7rBYOEQ2Uquf1d.png" alt="cache地址示例"></p>
<p>对于32位内存系统，假设cache每行有$x$byte，cache共$y$行，$z$路组相连，则低$\log_2x$位为块内地址，中间$\log_2(\frac{y}{z})$位作为cache组号，剩下$(32-\log_2x-\log_2(\frac{y}{z}))$位作为主存标签。</p>
<p>直接映像为$z=1$，全相联映像为$z=y$。</p>
<h3 id="cache数据替换">cache数据替换<a href="#cache数据替换" class="hanchor" ariaLabel="Anchor">&#8983;</a> </h3>
<p>每个cache行有一个有效标志位v，表明“这一行的主存数据副本是有效的”。<strong>v=1时cache行才能被命中</strong>。</p>
<ul>
<li>复位、刚上电或清空cache时，所有行的v=0。</li>
<li>cache行刚刚被替换时，对应行的v=1。</li>
</ul>
<p>当访问一个地址发现其不在cache中时，复制主存块到缓存的行中；当主存块对应的cache行均被占用（有效位为1）时，需要选择一个cache行进行替换。</p>
<ul>
<li><strong>直接映像</strong> 只有一行可以被替换，不用选</li>
<li><strong>组相联/全相联</strong>
<ul>
<li>随机法(Random)：在cache中随机选择一个主存块</li>
<li>先进先出法(FIFO, First-In First-Out)：选择一个集合中最先进入cache中的主存块(即存在时间最长的块)，类似于数据结构中的队列。</li>
<li>最近最少使用法(LRU, Least recently used)：替换cache中最近最少被使用的主存块</li>
</ul>
</li>
</ul>
<h3 id="cache数据更新">cache数据更新<a href="#cache数据更新" class="hanchor" ariaLabel="Anchor">&#8983;</a> </h3>
<p>当需要向层次结构存储器写入数据时，需要考虑将数据存入cache还是主存的问题。</p>
<h4 id="write-through">write through<a href="#write-through" class="hanchor" ariaLabel="Anchor">&#8983;</a> </h4>
<p>指高速缓存和主存都写入。</p>
<h4 id="write-back">write back<a href="#write-back" class="hanchor" ariaLabel="Anchor">&#8983;</a> </h4>
<p>先将数据写入Cache中，之后在该块要被替换出Cache时才将数据写到主存储器中。</p>
<p>在cache中会添加一个脏位（dirty bit）。脏位为1意味着cache里面的数据是更新后的，而主存储器里面的数据是过时的。不一致的数据在被替换时一定要写回主存中。</p>
<table>
<thead>
<tr>
<th></th>
<th>Write Through</th>
<th>Write Back</th>
</tr>
</thead>
<tbody>
<tr>
<td></td>
<td>既写到cache同时也更新主存储器</td>
<td>只写cache，当数据被替换出cache时才将写回到主存储器</td>
</tr>
<tr>
<td></td>
<td>慢</td>
<td>快</td>
</tr>
<tr>
<td>被替换是否会导致写操作</td>
<td>No</td>
<td>Yes</td>
</tr>
<tr>
<td>重复的写操作是否重复写主存</td>
<td>Yes</td>
<td>No</td>
</tr>
</tbody>
</table>
<h4 id="cache性能评估">cache性能评估<a href="#cache性能评估" class="hanchor" ariaLabel="Anchor">&#8983;</a> </h4>
<ul>
<li>强迫性缺失：第一次访问主存储器中的某一个数据块，只能先从主存储器将数据加载到cache中。</li>
<li>容量缺失：由于cache容纳不了程序所需的所有主存块而引起的缺失。</li>
<li>冲突缺失：在组相联或者直接映像中，多个的主存块竞争同一个cache组时引起的缺失，也称碰撞缺失。</li>
</ul>

      </div></div>

  

  
  

  
</div>

  </div>

  
    <footer class="footer">
  <div class="footer__inner">
    
      <div class="copyright">
        <span>© 2022 Powered by <a href="http://gohugo.io">Hugo</a></span>
    
        <span>:: Theme made by <a href="https://twitter.com/panr">panr</a></span>
      </div>
  </div>
</footer>

<script src="https://ther-nullptr.github.io/assets/main.js"></script>
<script src="https://ther-nullptr.github.io/assets/prism.js"></script>







  
</div>

</body>
</html>
