<?xml version='1.0' encoding='utf-8' ?>
<!DOCTYPE document SYSTEM "file:///C:/Xilinx/acr2/data/xmlReportxbr.dtd">
<document><ascFile>instruction_decoder.rpt</ascFile><devFile>C:/Xilinx/acr2/data/xa2c32a.chp</devFile><mfdFile>instruction_decoder.mfd</mfdFile><htmlFile logo="coolrunnerII_logo.jpg" pin_legend="pinlegend.htm" logic_legend="logiclegend.htm"/><header pkg="VQ44" date="11-11-2025" time="  9:28AM" speed="-6" design="instruction_decoder" device="XA2C32A" status="1" eqnType="1" version="1.0" statusStr="Successful" swVersion="H.38"/><inputs id="instruction4_SPECSIG"/><inputs id="instruction5_SPECSIG"/><inputs id="instruction6_SPECSIG"/><inputs id="instruction7_SPECSIG"/><inputs id="instruction8_SPECSIG"/><inputs id="instruction9_SPECSIG"/><inputs id="instruction10_SPECSIG"/><inputs id="instruction0_SPECSIG"/><inputs id="instruction1_SPECSIG"/><inputs id="instruction2_SPECSIG"/><inputs id="instruction3_SPECSIG"/><global_inputs id="clk" use="GCK"/><global_inputs id="reset_n" use="GSR"/><pin id="FB1_MC1_PIN38" use="O" iostd="LVCMOS18" pinnum="38" signal="csn"/><pin id="FB1_MC2_PIN37" use="O" iostd="LVCMOS18" pinnum="37" signal="state1_SPECSIG"/><pin id="FB1_MC3_PIN36" use="O" iostd="LVCMOS18" pinnum="36" signal="alu_enable"/><pin id="FB1_MC4_PIN34" use="O" iostd="LVCMOS18" pinnum="34" signal="state0_SPECSIG"/><pin id="FB1_MC5_PIN33" use="O" iostd="LVCMOS18" pinnum="33" signal="operand0_SPECSIG"/><pin id="FB1_MC6_PIN32" use="O" iostd="LVCMOS18" pinnum="32" signal="rwn"/><pin id="FB1_MC7_PIN31" use="O" iostd="LVCMOS18" pinnum="31" signal="operand1_SPECSIG"/><pin id="FB1_MC8_PIN30" use="GSR" iostd="LVCMOS18" pinnum="30" signal="reset_n"/><pin id="FB1_MC9_PIN29" use="O" iostd="LVCMOS18" pinnum="29" signal="operand2_SPECSIG"/><pin id="FB1_MC10_PIN28" use="O" iostd="LVCMOS18" pinnum="28" signal="operand3_SPECSIG"/><pin id="FB1_MC11_PIN27" use="O" iostd="LVCMOS18" pinnum="27" signal="alu_sel0_SPECSIG"/><pin id="FB1_MC12_PIN23" use="O" iostd="LVCMOS18" pinnum="23" signal="alu_sel1_SPECSIG"/><pin id="FB1_MC13_PIN22" use="O" iostd="LVCMOS18" pinnum="22" signal="alu_sel2_SPECSIG"/><pin id="FB1_MC14_PIN21" use="O" iostd="LVCMOS18" pinnum="21" signal="addr0_SPECSIG"/><pin id="FB1_MC15_PIN20" use="O" iostd="LVCMOS18" pinnum="20" signal="addr1_SPECSIG"/><pin id="FB1_MC16_PIN19" use="O" iostd="LVCMOS18" pinnum="19" signal="addr2_SPECSIG"/><pin id="FB2_MC1_PIN39" use="O" iostd="LVCMOS18" pinnum="39" signal="addr3_SPECSIG"/><pin id="FB2_MC2_PIN40" use="I" iostd="LVCMOS18" pinnum="40" signal="instruction7_SPECSIG"/><pin id="FB2_MC3_PIN41" use="I" iostd="LVCMOS18" pinnum="41" signal="instruction0_SPECSIG"/><pin id="FB2_MC4_PIN42" use="I" iostd="LVCMOS18" pinnum="42" signal="instruction10_SPECSIG"/><pin id="FB2_MC5_PIN43" use="GCK" iostd="LVCMOS18" pinnum="43" signal="clk"/><pin id="FB2_MC6_PIN44" use="I" iostd="LVCMOS18" pinnum="44" signal="instruction1_SPECSIG"/><pin id="FB2_MC7_PIN1" use="I" iostd="LVCMOS18" pinnum="1" signal="instruction2_SPECSIG"/><pin id="FB2_MC8_PIN2" use="I" iostd="LVCMOS18" pinnum="2" signal="instruction3_SPECSIG"/><pin id="FB2_MC9_PIN3" use="I" iostd="LVCMOS18" pinnum="3" signal="instruction4_SPECSIG"/><pin id="FB2_MC10_PIN5" use="I" iostd="LVCMOS18" pinnum="5" signal="instruction5_SPECSIG"/><pin id="FB2_MC11_PIN6" use="I" iostd="LVCMOS18" pinnum="6" signal="instruction6_SPECSIG"/><pin id="FB2_MC12_PIN8" use="I" iostd="LVCMOS18" pinnum="8" signal="instruction8_SPECSIG"/><pin id="FB2_MC13_PIN12" use="I" iostd="LVCMOS18" pinnum="12" signal="instruction9_SPECSIG"/><pin id="FB2_MC14_PIN13" pinnum="13"/><pin id="FB2_MC15_PIN14" pinnum="14"/><pin id="FB2_MC16_PIN16" pinnum="16"/><pin id="FB_PIN35" use="VCCAUX" pinnum="35"/><pin id="FB_PIN7" use="VCCIO-1.8" pinnum="7"/><pin id="FB_PIN15" use="VCC" pinnum="15"/><pin id="FB_PIN26" use="VCCIO-1.8" pinnum="26"/><fblock id="FB1" pinUse="15"><macrocell id="FB1_MC1" pin="FB1_MC1_PIN38" sigUse="1" signal="csn"><eq_pterm ptindx="FB1_10"/></macrocell><macrocell id="FB1_MC2" pin="FB1_MC2_PIN37" sigUse="1" signal="state1_SPECSIG"><eq_pterm ptindx="FB1_13"/></macrocell><macrocell id="FB1_MC3" pin="FB1_MC3_PIN36" sigUse="2" signal="alu_enable"><eq_pterm ptindx="FB1_16"/></macrocell><macrocell id="FB1_MC4" pin="FB1_MC4_PIN34" sigUse="2" signal="state0_SPECSIG"><eq_pterm ptindx="FB1_19"/></macrocell><macrocell id="FB1_MC5" pin="FB1_MC5_PIN33" sigUse="3" signal="operand0_SPECSIG"><eq_pterm ptindx="FB1_20"/><eq_pterm ptindx="FB1_16"/></macrocell><macrocell id="FB1_MC6" pin="FB1_MC6_PIN32" sigUse="3" signal="rwn"><eq_pterm ptindx="FB1_25"/><eq_pterm ptindx="FB1_26"/></macrocell><macrocell id="FB1_MC7" pin="FB1_MC7_PIN31" sigUse="3" signal="operand1_SPECSIG"><eq_pterm ptindx="FB1_21"/><eq_pterm ptindx="FB1_16"/></macrocell><macrocell id="FB1_MC8" pin="FB1_MC8_PIN30"/><macrocell id="FB1_MC9" pin="FB1_MC9_PIN29" sigUse="3" signal="operand2_SPECSIG"><eq_pterm ptindx="FB1_23"/><eq_pterm ptindx="FB1_16"/></macrocell><macrocell id="FB1_MC10" pin="FB1_MC10_PIN28" sigUse="3" signal="operand3_SPECSIG"><eq_pterm ptindx="FB1_24"/><eq_pterm ptindx="FB1_16"/></macrocell><macrocell id="FB1_MC11" pin="FB1_MC11_PIN27" sigUse="5" signal="alu_sel0_SPECSIG"><eq_pterm ptindx="FB1_8"/><eq_pterm ptindx="FB1_9"/><eq_pterm ptindx="FB1_7"/><eq_pterm ptindx="FB1_6"/></macrocell><macrocell id="FB1_MC12" pin="FB1_MC12_PIN23" sigUse="6" signal="alu_sel1_SPECSIG"><eq_pterm ptindx="FB1_12"/><eq_pterm ptindx="FB1_14"/><eq_pterm ptindx="FB1_6"/><eq_pterm ptindx="FB1_11"/></macrocell><macrocell id="FB1_MC13" pin="FB1_MC13_PIN22" sigUse="6" signal="alu_sel2_SPECSIG"><eq_pterm ptindx="FB1_46"/><eq_pterm ptindx="FB1_17"/><eq_pterm ptindx="FB1_18"/><eq_pterm ptindx="FB1_15"/></macrocell><macrocell id="FB1_MC14" pin="FB1_MC14_PIN21" sigUse="3" signal="addr0_SPECSIG"><eq_pterm ptindx="FB1_0"/><eq_pterm ptindx="FB1_1"/></macrocell><macrocell id="FB1_MC15" pin="FB1_MC15_PIN20" sigUse="3" signal="addr1_SPECSIG"><eq_pterm ptindx="FB1_2"/><eq_pterm ptindx="FB1_3"/></macrocell><macrocell id="FB1_MC16" pin="FB1_MC16_PIN19" sigUse="3" signal="addr2_SPECSIG"><eq_pterm ptindx="FB1_4"/><eq_pterm ptindx="FB1_5"/></macrocell><fbinput id="FB1_I1" signal="addr0_SPECSIG"/><fbinput id="FB1_I2" signal="addr1_SPECSIG"/><fbinput id="FB1_I3" signal="addr2_SPECSIG"/><fbinput id="FB1_I4" signal="alu_sel0_SPECSIG"/><fbinput id="FB1_I5" signal="alu_sel1_SPECSIG"/><fbinput id="FB1_I6" signal="alu_sel2_SPECSIG"/><fbinput id="FB1_I7" signal="instruction0_SPECSIG"/><fbinput id="FB1_I8" signal="instruction10_SPECSIG"/><fbinput id="FB1_I9" signal="instruction1_SPECSIG"/><fbinput id="FB1_I10" signal="instruction2_SPECSIG"/><fbinput id="FB1_I11" signal="instruction3_SPECSIG"/><fbinput id="FB1_I12" signal="instruction4_SPECSIG"/><fbinput id="FB1_I13" signal="instruction5_SPECSIG"/><fbinput id="FB1_I14" signal="instruction6_SPECSIG"/><fbinput id="FB1_I15" signal="instruction8_SPECSIG"/><fbinput id="FB1_I16" signal="instruction9_SPECSIG"/><fbinput id="FB1_I17" signal="rwn"/><fbinput id="FB1_I18" signal="state0_SPECSIG"/><fbinput id="FB1_I19" signal="state1_SPECSIG"/><PAL><pterm id="FB1_0"><signal id="state0_SPECSIG"/><signal id="instruction4_SPECSIG" negated="ON"/></pterm><pterm id="FB1_1"><signal id="state0_SPECSIG" negated="ON"/><signal id="addr0_SPECSIG" negated="ON"/></pterm><pterm id="FB1_2"><signal id="state0_SPECSIG"/><signal id="instruction5_SPECSIG" negated="ON"/></pterm><pterm id="FB1_3"><signal id="state0_SPECSIG" negated="ON"/><signal id="addr1_SPECSIG" negated="ON"/></pterm><pterm id="FB1_4"><signal id="state0_SPECSIG"/><signal id="instruction6_SPECSIG" negated="ON"/></pterm><pterm id="FB1_5"><signal id="state0_SPECSIG" negated="ON"/><signal id="addr2_SPECSIG" negated="ON"/></pterm><pterm id="FB1_6"><signal id="state0_SPECSIG" negated="ON"/><signal id="state1_SPECSIG"/><signal id="instruction8_SPECSIG" negated="ON"/><signal id="instruction9_SPECSIG"/></pterm><pterm id="FB1_7"><signal id="state0_SPECSIG" negated="ON"/><signal id="state1_SPECSIG"/><signal id="instruction8_SPECSIG"/><signal id="instruction9_SPECSIG" negated="ON"/></pterm><pterm id="FB1_8"><signal id="state0_SPECSIG"/><signal id="alu_sel0_SPECSIG"/></pterm><pterm id="FB1_9"><signal id="state1_SPECSIG" negated="ON"/><signal id="alu_sel0_SPECSIG"/></pterm><pterm id="FB1_10"><signal id="state0_SPECSIG" negated="ON"/></pterm><pterm id="FB1_11"><signal id="state0_SPECSIG" negated="ON"/><signal id="state1_SPECSIG"/><signal id="instruction9_SPECSIG"/><signal id="instruction10_SPECSIG" negated="ON"/></pterm><pterm id="FB1_12"><signal id="state0_SPECSIG"/><signal id="alu_sel1_SPECSIG"/></pterm><pterm id="FB1_13"><signal id="state0_SPECSIG"/></pterm><pterm id="FB1_14"><signal id="state1_SPECSIG" negated="ON"/><signal id="alu_sel1_SPECSIG"/></pterm><pterm id="FB1_15"><signal id="state0_SPECSIG" negated="ON"/><signal id="state1_SPECSIG"/><signal id="instruction8_SPECSIG"/><signal id="instruction9_SPECSIG"/></pterm><pterm id="FB1_16"><signal id="state0_SPECSIG" negated="ON"/><signal id="state1_SPECSIG"/></pterm><pterm id="FB1_17"><signal id="state0_SPECSIG"/><signal id="alu_sel2_SPECSIG"/></pterm><pterm id="FB1_18"><signal id="state1_SPECSIG" negated="ON"/><signal id="alu_sel2_SPECSIG"/></pterm><pterm id="FB1_19"><signal id="state0_SPECSIG"/><signal id="state1_SPECSIG" negated="ON"/></pterm><pterm id="FB1_20"><signal id="instruction0_SPECSIG"/></pterm><pterm id="FB1_21"><signal id="instruction1_SPECSIG"/></pterm><pterm id="FB1_22"><signal id="state0_SPECSIG" negated="ON"/><signal id="state1_SPECSIG"/></pterm><pterm id="FB1_23"><signal id="instruction2_SPECSIG"/></pterm><pterm id="FB1_24"><signal id="instruction3_SPECSIG"/></pterm><pterm id="FB1_25"><signal id="state0_SPECSIG"/><signal id="state1_SPECSIG"/></pterm><pterm id="FB1_26"><signal id="state1_SPECSIG"/><signal id="rwn" negated="ON"/></pterm><pterm id="FB1_28"><signal id="state0_SPECSIG" negated="ON"/><signal id="state1_SPECSIG"/></pterm><pterm id="FB1_34"><signal id="state0_SPECSIG" negated="ON"/><signal id="state1_SPECSIG"/></pterm><pterm id="FB1_37"><signal id="state0_SPECSIG" negated="ON"/><signal id="state1_SPECSIG"/></pterm><pterm id="FB1_46"><signal id="state0_SPECSIG" negated="ON"/><signal id="state1_SPECSIG"/><signal id="instruction10_SPECSIG"/></pterm></PAL><equation id="csn" regUse="DFF"><d1><eq_pterm ptindx="FB1_10"/></d1><clk><fastsig signal="clk"/></clk><set negated="ON"><fastsig signal="reset_n"/></set><prld ptindx="GND"/></equation><equation id="state1_SPECSIG" regUse="TFF"><d1><eq_pterm ptindx="FB1_13"/></d1><clk><fastsig signal="clk"/></clk><reset negated="ON"><fastsig signal="reset_n"/></reset><prld ptindx="GND"/></equation><equation id="alu_enable" regUse="DFF"><d1><eq_pterm ptindx="FB1_16"/></d1><clk><fastsig signal="clk"/></clk><reset negated="ON"><fastsig signal="reset_n"/></reset><prld ptindx="GND"/></equation><equation id="state0_SPECSIG" regUse="DFF" negated="ON"><d1><eq_pterm ptindx="FB1_19"/></d1><clk><fastsig signal="clk"/></clk><reset negated="ON"><fastsig signal="reset_n"/></reset><prld ptindx="GND"/></equation><equation id="operand0_SPECSIG" regUse="DEFF"><d2><eq_pterm ptindx="FB1_20"/></d2><clk><fastsig signal="clk"/></clk><reset negated="ON"><fastsig signal="reset_n"/></reset><ce><eq_pterm ptindx="FB1_16"/></ce><prld ptindx="GND"/></equation><equation id="rwn" regUse="DFF" negated="ON"><d2><eq_pterm ptindx="FB1_25"/><eq_pterm ptindx="FB1_26"/></d2><clk><fastsig signal="clk"/></clk><set negated="ON"><fastsig signal="reset_n"/></set><prld ptindx="GND"/></equation><equation id="operand1_SPECSIG" regUse="DEFF"><d2><eq_pterm ptindx="FB1_21"/></d2><clk><fastsig signal="clk"/></clk><reset negated="ON"><fastsig signal="reset_n"/></reset><ce><eq_pterm ptindx="FB1_16"/></ce><prld ptindx="GND"/></equation><equation id="operand2_SPECSIG" regUse="DEFF"><d2><eq_pterm ptindx="FB1_23"/></d2><clk><fastsig signal="clk"/></clk><reset negated="ON"><fastsig signal="reset_n"/></reset><ce><eq_pterm ptindx="FB1_16"/></ce><prld ptindx="GND"/></equation><equation id="operand3_SPECSIG" regUse="DEFF"><d2><eq_pterm ptindx="FB1_24"/></d2><clk><fastsig signal="clk"/></clk><reset negated="ON"><fastsig signal="reset_n"/></reset><ce><eq_pterm ptindx="FB1_16"/></ce><prld ptindx="GND"/></equation><equation id="alu_sel0_SPECSIG" regUse="DFF"><d2><eq_pterm ptindx="FB1_8"/><eq_pterm ptindx="FB1_9"/><eq_pterm ptindx="FB1_7"/><eq_pterm ptindx="FB1_6"/></d2><clk><fastsig signal="clk"/></clk><reset negated="ON"><fastsig signal="reset_n"/></reset><prld ptindx="GND"/></equation><equation id="alu_sel1_SPECSIG" regUse="DFF"><d2><eq_pterm ptindx="FB1_12"/><eq_pterm ptindx="FB1_14"/><eq_pterm ptindx="FB1_6"/><eq_pterm ptindx="FB1_11"/></d2><clk><fastsig signal="clk"/></clk><reset negated="ON"><fastsig signal="reset_n"/></reset><prld ptindx="GND"/></equation><equation id="alu_sel2_SPECSIG" regUse="DFF"><d1><eq_pterm ptindx="FB1_46"/></d1><d2><eq_pterm ptindx="FB1_17"/><eq_pterm ptindx="FB1_18"/><eq_pterm ptindx="FB1_15"/></d2><clk><fastsig signal="clk"/></clk><reset negated="ON"><fastsig signal="reset_n"/></reset><prld ptindx="GND"/></equation><equation id="addr0_SPECSIG" regUse="DFF" negated="ON"><d2><eq_pterm ptindx="FB1_0"/><eq_pterm ptindx="FB1_1"/></d2><clk><fastsig signal="clk"/></clk><reset negated="ON"><fastsig signal="reset_n"/></reset><prld ptindx="GND"/></equation><equation id="addr1_SPECSIG" regUse="DFF" negated="ON"><d2><eq_pterm ptindx="FB1_2"/><eq_pterm ptindx="FB1_3"/></d2><clk><fastsig signal="clk"/></clk><reset negated="ON"><fastsig signal="reset_n"/></reset><prld ptindx="GND"/></equation><equation id="addr2_SPECSIG" regUse="DFF" negated="ON"><d2><eq_pterm ptindx="FB1_4"/><eq_pterm ptindx="FB1_5"/></d2><clk><fastsig signal="clk"/></clk><reset negated="ON"><fastsig signal="reset_n"/></reset><prld ptindx="GND"/></equation></fblock><fblock id="FB2" pinUse="12"><macrocell id="FB2_MC1" pin="FB2_MC1_PIN39" sigUse="3" signal="addr3_SPECSIG"><eq_pterm ptindx="FB2_0"/><eq_pterm ptindx="FB2_1"/></macrocell><macrocell id="FB2_MC2" pin="FB2_MC2_PIN40"/><macrocell id="FB2_MC3" pin="FB2_MC3_PIN41"/><macrocell id="FB2_MC4" pin="FB2_MC4_PIN42"/><macrocell id="FB2_MC5" pin="FB2_MC5_PIN43"/><macrocell id="FB2_MC6" pin="FB2_MC6_PIN44"/><macrocell id="FB2_MC7" pin="FB2_MC7_PIN1"/><macrocell id="FB2_MC8" pin="FB2_MC8_PIN2"/><macrocell id="FB2_MC9" pin="FB2_MC9_PIN3"/><macrocell id="FB2_MC10" pin="FB2_MC10_PIN5"/><macrocell id="FB2_MC11" pin="FB2_MC11_PIN6"/><macrocell id="FB2_MC12" pin="FB2_MC12_PIN8"/><macrocell id="FB2_MC13" pin="FB2_MC13_PIN12"/><macrocell id="FB2_MC14" pin="FB2_MC14_PIN13"/><macrocell id="FB2_MC15" pin="FB2_MC15_PIN14"/><macrocell id="FB2_MC16" pin="FB2_MC16_PIN16"/><fbinput id="FB2_I1" signal="addr3_SPECSIG"/><fbinput id="FB2_I2" signal="instruction7_SPECSIG"/><fbinput id="FB2_I3" signal="state0_SPECSIG"/><PAL><pterm id="FB2_0"><signal id="state0_SPECSIG"/><signal id="instruction7_SPECSIG" negated="ON"/></pterm><pterm id="FB2_1"><signal id="state0_SPECSIG" negated="ON"/><signal id="addr3_SPECSIG" negated="ON"/></pterm></PAL><equation id="addr3_SPECSIG" regUse="DFF" negated="ON"><d2><eq_pterm ptindx="FB2_0"/><eq_pterm ptindx="FB2_1"/></d2><clk><fastsig signal="clk"/></clk><reset negated="ON"><fastsig signal="reset_n"/></reset><prld ptindx="GND"/></equation></fblock><vcc/><gnd/><compOpts loc="ON" part="xa2c32a-6-VQ44" prld="LOW" slew="FAST" inreg="ON" iostd="LVCMOS18" mlopt="ON" gsropt="ON" gtsopt="ON" inputs="32" keepio="OFF" pterms="36" unused="GROUND" exhaust="OFF" gclkopt="ON" wysiwyg="OFF" blkfanin="38" datagate="ON" ignoredg="OFF" ignorets="OFF" optimize="DENSITY" terminate="FLOAT"/><specSig value="instruction&lt;4&gt;" signal="instruction4_SPECSIG"/><specSig value="instruction&lt;5&gt;" signal="instruction5_SPECSIG"/><specSig value="instruction&lt;6&gt;" signal="instruction6_SPECSIG"/><specSig value="instruction&lt;7&gt;" signal="instruction7_SPECSIG"/><specSig value="instruction&lt;8&gt;" signal="instruction8_SPECSIG"/><specSig value="instruction&lt;9&gt;" signal="instruction9_SPECSIG"/><specSig value="instruction&lt;10&gt;" signal="instruction10_SPECSIG"/><specSig value="instruction&lt;0&gt;" signal="instruction0_SPECSIG"/><specSig value="instruction&lt;1&gt;" signal="instruction1_SPECSIG"/><specSig value="instruction&lt;2&gt;" signal="instruction2_SPECSIG"/><specSig value="instruction&lt;3&gt;" signal="instruction3_SPECSIG"/><specSig value="state&lt;1&gt;" signal="state1_SPECSIG"/><specSig value="state&lt;0&gt;" signal="state0_SPECSIG"/><specSig value="operand&lt;0&gt;" signal="operand0_SPECSIG"/><specSig value="operand&lt;1&gt;" signal="operand1_SPECSIG"/><specSig value="operand&lt;2&gt;" signal="operand2_SPECSIG"/><specSig value="operand&lt;3&gt;" signal="operand3_SPECSIG"/><specSig value="alu_sel&lt;0&gt;" signal="alu_sel0_SPECSIG"/><specSig value="alu_sel&lt;1&gt;" signal="alu_sel1_SPECSIG"/><specSig value="alu_sel&lt;2&gt;" signal="alu_sel2_SPECSIG"/><specSig value="addr&lt;0&gt;" signal="addr0_SPECSIG"/><specSig value="addr&lt;1&gt;" signal="addr1_SPECSIG"/><specSig value="addr&lt;2&gt;" signal="addr2_SPECSIG"/><specSig value="addr&lt;3&gt;" signal="addr3_SPECSIG"/></document>
