ARM LB+addr+ctrlisb
"DpAddrdW Rfe DpCtrlIsbdW Rfe"
Cycle=Rfe DpAddrdW Rfe DpCtrlIsbdW
Prefetch=0:x=F,0:y=W,1:y=F,1:x=W
Com=Rf Rf
Orig=DpAddrdW Rfe DpCtrlIsbdW Rfe
{
%x0=x; %y0=y;
%y1=y; %x1=x;
}
 P0              | P1           ;
 LDR R0,[%x0]    | LDR R0,[%y1] ;
 EOR R1,R0,R0    | CMP R0,R0    ;
 MOV R2,#1       | BNE LC00     ;
 STR R2,[R1,%y0] | LC00:        ;
                 | ISB          ;
                 | MOV R1,#1    ;
                 | STR R1,[%x1] ;
exists
(0:R0=1 /\ 1:R0=1)
