Timing Analyzer report for my_uart_top
Mon Oct 20 16:31:24 2025
Quartus Prime Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; my_uart_top                                             ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE6E22C8                                             ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 293.08 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.412 ; -53.418            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -50.584                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                           ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.412 ; speed_select:speed_rx|cnt[3]  ; speed_select:speed_rx|cnt[0]  ; clk          ; clk         ; 1.000        ; -0.574     ; 2.839      ;
; -2.412 ; speed_select:speed_rx|cnt[3]  ; speed_select:speed_rx|cnt[1]  ; clk          ; clk         ; 1.000        ; -0.574     ; 2.839      ;
; -2.412 ; speed_select:speed_rx|cnt[3]  ; speed_select:speed_rx|cnt[5]  ; clk          ; clk         ; 1.000        ; -0.574     ; 2.839      ;
; -2.412 ; speed_select:speed_rx|cnt[3]  ; speed_select:speed_rx|cnt[6]  ; clk          ; clk         ; 1.000        ; -0.574     ; 2.839      ;
; -2.412 ; speed_select:speed_rx|cnt[3]  ; speed_select:speed_rx|cnt[8]  ; clk          ; clk         ; 1.000        ; -0.574     ; 2.839      ;
; -2.412 ; speed_select:speed_rx|cnt[3]  ; speed_select:speed_rx|cnt[9]  ; clk          ; clk         ; 1.000        ; -0.574     ; 2.839      ;
; -2.412 ; speed_select:speed_rx|cnt[3]  ; speed_select:speed_rx|cnt[11] ; clk          ; clk         ; 1.000        ; -0.574     ; 2.839      ;
; -2.412 ; speed_select:speed_rx|cnt[3]  ; speed_select:speed_rx|cnt[10] ; clk          ; clk         ; 1.000        ; -0.574     ; 2.839      ;
; -2.291 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[0]  ; clk          ; clk         ; 1.000        ; -0.574     ; 2.718      ;
; -2.291 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[1]  ; clk          ; clk         ; 1.000        ; -0.574     ; 2.718      ;
; -2.291 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[5]  ; clk          ; clk         ; 1.000        ; -0.574     ; 2.718      ;
; -2.291 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[6]  ; clk          ; clk         ; 1.000        ; -0.574     ; 2.718      ;
; -2.291 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[8]  ; clk          ; clk         ; 1.000        ; -0.574     ; 2.718      ;
; -2.291 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[9]  ; clk          ; clk         ; 1.000        ; -0.574     ; 2.718      ;
; -2.291 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[11] ; clk          ; clk         ; 1.000        ; -0.574     ; 2.718      ;
; -2.291 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[10] ; clk          ; clk         ; 1.000        ; -0.574     ; 2.718      ;
; -2.277 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.197      ;
; -2.277 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.197      ;
; -2.277 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.197      ;
; -2.277 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.197      ;
; -2.277 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.197      ;
; -2.277 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.197      ;
; -2.277 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.197      ;
; -2.277 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.197      ;
; -2.241 ; speed_select:speed_rx|cnt[4]  ; speed_select:speed_rx|cnt[0]  ; clk          ; clk         ; 1.000        ; -0.574     ; 2.668      ;
; -2.241 ; speed_select:speed_rx|cnt[4]  ; speed_select:speed_rx|cnt[1]  ; clk          ; clk         ; 1.000        ; -0.574     ; 2.668      ;
; -2.241 ; speed_select:speed_rx|cnt[4]  ; speed_select:speed_rx|cnt[5]  ; clk          ; clk         ; 1.000        ; -0.574     ; 2.668      ;
; -2.241 ; speed_select:speed_rx|cnt[4]  ; speed_select:speed_rx|cnt[6]  ; clk          ; clk         ; 1.000        ; -0.574     ; 2.668      ;
; -2.241 ; speed_select:speed_rx|cnt[4]  ; speed_select:speed_rx|cnt[8]  ; clk          ; clk         ; 1.000        ; -0.574     ; 2.668      ;
; -2.241 ; speed_select:speed_rx|cnt[4]  ; speed_select:speed_rx|cnt[9]  ; clk          ; clk         ; 1.000        ; -0.574     ; 2.668      ;
; -2.241 ; speed_select:speed_rx|cnt[4]  ; speed_select:speed_rx|cnt[11] ; clk          ; clk         ; 1.000        ; -0.574     ; 2.668      ;
; -2.241 ; speed_select:speed_rx|cnt[4]  ; speed_select:speed_rx|cnt[10] ; clk          ; clk         ; 1.000        ; -0.574     ; 2.668      ;
; -2.216 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.216 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.216 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.216 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.216 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.216 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.216 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.216 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.203 ; speed_select:speed_rx|cnt[1]  ; speed_select:speed_rx|cnt[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.123      ;
; -2.203 ; speed_select:speed_rx|cnt[1]  ; speed_select:speed_rx|cnt[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.123      ;
; -2.203 ; speed_select:speed_rx|cnt[1]  ; speed_select:speed_rx|cnt[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.123      ;
; -2.203 ; speed_select:speed_rx|cnt[1]  ; speed_select:speed_rx|cnt[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.123      ;
; -2.203 ; speed_select:speed_rx|cnt[1]  ; speed_select:speed_rx|cnt[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.123      ;
; -2.203 ; speed_select:speed_rx|cnt[1]  ; speed_select:speed_rx|cnt[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.123      ;
; -2.203 ; speed_select:speed_rx|cnt[1]  ; speed_select:speed_rx|cnt[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.123      ;
; -2.203 ; speed_select:speed_rx|cnt[1]  ; speed_select:speed_rx|cnt[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.123      ;
; -2.185 ; speed_select:speed_rx|cnt[8]  ; speed_select:speed_rx|cnt[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.105      ;
; -2.185 ; speed_select:speed_rx|cnt[8]  ; speed_select:speed_rx|cnt[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.105      ;
; -2.185 ; speed_select:speed_rx|cnt[8]  ; speed_select:speed_rx|cnt[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.105      ;
; -2.185 ; speed_select:speed_rx|cnt[8]  ; speed_select:speed_rx|cnt[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.105      ;
; -2.185 ; speed_select:speed_rx|cnt[8]  ; speed_select:speed_rx|cnt[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.105      ;
; -2.185 ; speed_select:speed_rx|cnt[8]  ; speed_select:speed_rx|cnt[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.105      ;
; -2.185 ; speed_select:speed_rx|cnt[8]  ; speed_select:speed_rx|cnt[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.105      ;
; -2.185 ; speed_select:speed_rx|cnt[8]  ; speed_select:speed_rx|cnt[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.105      ;
; -2.176 ; speed_select:speed_rx|cnt[12] ; speed_select:speed_rx|cnt[0]  ; clk          ; clk         ; 1.000        ; -0.574     ; 2.603      ;
; -2.176 ; speed_select:speed_rx|cnt[12] ; speed_select:speed_rx|cnt[1]  ; clk          ; clk         ; 1.000        ; -0.574     ; 2.603      ;
; -2.176 ; speed_select:speed_rx|cnt[12] ; speed_select:speed_rx|cnt[5]  ; clk          ; clk         ; 1.000        ; -0.574     ; 2.603      ;
; -2.176 ; speed_select:speed_rx|cnt[12] ; speed_select:speed_rx|cnt[6]  ; clk          ; clk         ; 1.000        ; -0.574     ; 2.603      ;
; -2.176 ; speed_select:speed_rx|cnt[12] ; speed_select:speed_rx|cnt[8]  ; clk          ; clk         ; 1.000        ; -0.574     ; 2.603      ;
; -2.176 ; speed_select:speed_rx|cnt[12] ; speed_select:speed_rx|cnt[9]  ; clk          ; clk         ; 1.000        ; -0.574     ; 2.603      ;
; -2.176 ; speed_select:speed_rx|cnt[12] ; speed_select:speed_rx|cnt[11] ; clk          ; clk         ; 1.000        ; -0.574     ; 2.603      ;
; -2.176 ; speed_select:speed_rx|cnt[12] ; speed_select:speed_rx|cnt[10] ; clk          ; clk         ; 1.000        ; -0.574     ; 2.603      ;
; -2.123 ; speed_select:speed_rx|cnt[5]  ; speed_select:speed_rx|cnt[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.043      ;
; -2.123 ; speed_select:speed_rx|cnt[5]  ; speed_select:speed_rx|cnt[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.043      ;
; -2.123 ; speed_select:speed_rx|cnt[5]  ; speed_select:speed_rx|cnt[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.043      ;
; -2.123 ; speed_select:speed_rx|cnt[5]  ; speed_select:speed_rx|cnt[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.043      ;
; -2.123 ; speed_select:speed_rx|cnt[5]  ; speed_select:speed_rx|cnt[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.043      ;
; -2.123 ; speed_select:speed_rx|cnt[5]  ; speed_select:speed_rx|cnt[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.043      ;
; -2.123 ; speed_select:speed_rx|cnt[5]  ; speed_select:speed_rx|cnt[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.043      ;
; -2.123 ; speed_select:speed_rx|cnt[5]  ; speed_select:speed_rx|cnt[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.043      ;
; -2.107 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.027      ;
; -2.107 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.027      ;
; -2.107 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.027      ;
; -2.107 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.027      ;
; -2.107 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.027      ;
; -2.107 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.027      ;
; -2.107 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.027      ;
; -2.107 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.027      ;
; -2.097 ; speed_select:speed_rx|cnt[2]  ; speed_select:speed_rx|cnt[0]  ; clk          ; clk         ; 1.000        ; -0.574     ; 2.524      ;
; -2.097 ; speed_select:speed_rx|cnt[2]  ; speed_select:speed_rx|cnt[1]  ; clk          ; clk         ; 1.000        ; -0.574     ; 2.524      ;
; -2.097 ; speed_select:speed_rx|cnt[2]  ; speed_select:speed_rx|cnt[5]  ; clk          ; clk         ; 1.000        ; -0.574     ; 2.524      ;
; -2.097 ; speed_select:speed_rx|cnt[2]  ; speed_select:speed_rx|cnt[6]  ; clk          ; clk         ; 1.000        ; -0.574     ; 2.524      ;
; -2.097 ; speed_select:speed_rx|cnt[2]  ; speed_select:speed_rx|cnt[8]  ; clk          ; clk         ; 1.000        ; -0.574     ; 2.524      ;
; -2.097 ; speed_select:speed_rx|cnt[2]  ; speed_select:speed_rx|cnt[9]  ; clk          ; clk         ; 1.000        ; -0.574     ; 2.524      ;
; -2.097 ; speed_select:speed_rx|cnt[2]  ; speed_select:speed_rx|cnt[11] ; clk          ; clk         ; 1.000        ; -0.574     ; 2.524      ;
; -2.097 ; speed_select:speed_rx|cnt[2]  ; speed_select:speed_rx|cnt[10] ; clk          ; clk         ; 1.000        ; -0.574     ; 2.524      ;
; -2.082 ; speed_select:speed_rx|cnt[6]  ; speed_select:speed_rx|cnt[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.002      ;
; -2.082 ; speed_select:speed_rx|cnt[6]  ; speed_select:speed_rx|cnt[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.002      ;
; -2.082 ; speed_select:speed_rx|cnt[6]  ; speed_select:speed_rx|cnt[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.002      ;
; -2.082 ; speed_select:speed_rx|cnt[6]  ; speed_select:speed_rx|cnt[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.002      ;
; -2.082 ; speed_select:speed_rx|cnt[6]  ; speed_select:speed_rx|cnt[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.002      ;
; -2.082 ; speed_select:speed_rx|cnt[6]  ; speed_select:speed_rx|cnt[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.002      ;
; -2.082 ; speed_select:speed_rx|cnt[6]  ; speed_select:speed_rx|cnt[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.002      ;
; -2.082 ; speed_select:speed_rx|cnt[6]  ; speed_select:speed_rx|cnt[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.002      ;
; -1.939 ; speed_select:speed_rx|cnt[3]  ; speed_select:speed_rx|cnt[2]  ; clk          ; clk         ; 1.000        ; -0.101     ; 2.839      ;
; -1.939 ; speed_select:speed_rx|cnt[3]  ; speed_select:speed_rx|cnt[4]  ; clk          ; clk         ; 1.000        ; -0.101     ; 2.839      ;
; -1.939 ; speed_select:speed_rx|cnt[3]  ; speed_select:speed_rx|cnt[3]  ; clk          ; clk         ; 1.000        ; -0.101     ; 2.839      ;
; -1.939 ; speed_select:speed_rx|cnt[3]  ; speed_select:speed_rx|cnt[7]  ; clk          ; clk         ; 1.000        ; -0.101     ; 2.839      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                           ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.435 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|num[3]          ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|num[1]          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|num[2]          ; my_uart_rx:my_uart_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; my_uart_rx:my_uart_rx|bps_start_r     ; my_uart_rx:my_uart_rx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.623 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.409      ;
; 0.632 ; speed_select:speed_rx|cnt[11]         ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.574      ; 1.418      ;
; 0.641 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.427      ;
; 0.642 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.428      ;
; 0.708 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.532      ; 1.452      ;
; 0.715 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.502      ;
; 0.743 ; speed_select:speed_rx|cnt[3]          ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.101      ; 1.056      ;
; 0.743 ; speed_select:speed_rx|cnt[2]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.101      ; 1.056      ;
; 0.744 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.101      ; 1.057      ;
; 0.744 ; speed_select:speed_rx|cnt[7]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.101      ; 1.057      ;
; 0.754 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.540      ;
; 0.754 ; speed_select:speed_rx|cnt[12]         ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.101      ; 1.067      ;
; 0.762 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.549      ;
; 0.766 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.771 ; speed_select:speed_rx|cnt[11]         ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.064      ;
; 0.772 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.065      ;
; 0.772 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.558      ;
; 0.773 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.574      ; 1.559      ;
; 0.774 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.067      ;
; 0.779 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.565      ;
; 0.781 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.567      ;
; 0.783 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.574      ; 1.569      ;
; 0.786 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.079      ;
; 0.787 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.080      ;
; 0.799 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.092      ;
; 0.803 ; my_uart_rx:my_uart_rx|num[3]          ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.590      ;
; 0.838 ; my_uart_rx:my_uart_rx|num[1]          ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.532      ; 1.582      ;
; 0.845 ; speed_select:speed_rx|cnt[10]         ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.574      ; 1.631      ;
; 0.847 ; my_uart_rx:my_uart_rx|num[3]          ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.634      ;
; 0.911 ; my_uart_rx:my_uart_rx|rs232_rx1       ; my_uart_rx:my_uart_rx|rs232_rx2       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.204      ;
; 0.914 ; my_uart_rx:my_uart_rx|rs232_rx2       ; my_uart_rx:my_uart_rx|rs232_rx3       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.207      ;
; 0.924 ; my_uart_rx:my_uart_rx|rs232_rx0       ; my_uart_rx:my_uart_rx|rs232_rx1       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.217      ;
; 0.931 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.574      ; 1.717      ;
; 0.949 ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; my_uart_rx:my_uart_rx|rx_data_r[0]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.241      ;
; 0.949 ; my_uart_rx:my_uart_rx|rs232_rx3       ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.532      ; 1.693      ;
; 0.955 ; my_uart_rx:my_uart_rx|num[2]          ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.742      ;
; 0.959 ; my_uart_rx:my_uart_rx|num[3]          ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.532      ; 1.703      ;
; 0.968 ; speed_select:speed_rx|cnt[10]         ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.261      ;
; 0.983 ; my_uart_rx:my_uart_rx|num[1]          ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.770      ;
; 1.007 ; my_uart_rx:my_uart_rx|num[2]          ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.532      ; 1.751      ;
; 1.034 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.820      ;
; 1.052 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.838      ;
; 1.068 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.574      ; 1.854      ;
; 1.079 ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; my_uart_rx:my_uart_rx|rx_data_r[2]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.371      ;
; 1.097 ; speed_select:speed_rx|cnt[3]          ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.101      ; 1.410      ;
; 1.104 ; speed_select:speed_rx|cnt[2]          ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.101      ; 1.417      ;
; 1.113 ; speed_select:speed_rx|cnt[2]          ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.101      ; 1.426      ;
; 1.125 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.136 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.141 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.434      ;
; 1.144 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.437      ;
; 1.168 ; my_uart_rx:my_uart_rx|num[2]          ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.955      ;
; 1.191 ; speed_select:speed_rx|clk_bps_r       ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; -0.352     ; 1.051      ;
; 1.198 ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; my_uart_rx:my_uart_rx|rx_data_r[1]    ; clk          ; clk         ; 0.000        ; -0.394     ; 1.016      ;
; 1.198 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.491      ;
; 1.201 ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; my_uart_rx:my_uart_rx|rx_data_r[3]    ; clk          ; clk         ; 0.000        ; -0.394     ; 1.019      ;
; 1.205 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.498      ;
; 1.207 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.500      ;
; 1.245 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.101      ; 1.558      ;
; 1.257 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.550      ;
; 1.267 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.560      ;
; 1.275 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.568      ;
; 1.279 ; my_uart_rx:my_uart_rx|num[1]          ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.575      ; 2.066      ;
; 1.281 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.574      ;
; 1.284 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.577      ;
; 1.288 ; my_uart_rx:my_uart_rx|rs232_rx2       ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.532      ; 2.032      ;
; 1.295 ; my_uart_rx:my_uart_rx|num[3]          ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.588      ;
; 1.298 ; my_uart_rx:my_uart_rx|num[3]          ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.591      ;
; 1.308 ; speed_select:speed_rx|cnt[10]         ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.601      ;
; 1.320 ; my_uart_rx:my_uart_rx|num[2]          ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.613      ;
; 1.323 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.574      ; 2.109      ;
; 1.341 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.574      ; 2.127      ;
; 1.342 ; my_uart_rx:my_uart_rx|bps_start_r     ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.576      ; 2.130      ;
; 1.342 ; my_uart_rx:my_uart_rx|bps_start_r     ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.576      ; 2.130      ;
; 1.342 ; my_uart_rx:my_uart_rx|bps_start_r     ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.576      ; 2.130      ;
; 1.342 ; my_uart_rx:my_uart_rx|bps_start_r     ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.576      ; 2.130      ;
; 1.342 ; my_uart_rx:my_uart_rx|bps_start_r     ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.576      ; 2.130      ;
; 1.349 ; speed_select:speed_rx|clk_bps_r       ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.142      ; 1.703      ;
; 1.367 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 0.000        ; 0.530      ; 2.109      ;
; 1.368 ; speed_select:speed_rx|cnt[3]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.101      ; 1.681      ;
; 1.372 ; speed_select:speed_rx|clk_bps_r       ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.142      ; 1.726      ;
; 1.378 ; speed_select:speed_rx|cnt[7]          ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.101      ; 1.691      ;
; 1.380 ; my_uart_rx:my_uart_rx|rs232_rx1       ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.532      ; 2.124      ;
; 1.384 ; speed_select:speed_rx|cnt[2]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.101      ; 1.697      ;
; 1.387 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.680      ;
; 1.390 ; my_uart_rx:my_uart_rx|rs232_rx3       ; my_uart_rx:my_uart_rx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.682      ;
; 1.396 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.689      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 315.16 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.173 ; -47.240           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.383 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -50.584                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                            ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.173 ; speed_select:speed_rx|cnt[3]  ; speed_select:speed_rx|cnt[0]  ; clk          ; clk         ; 1.000        ; -0.538     ; 2.637      ;
; -2.173 ; speed_select:speed_rx|cnt[3]  ; speed_select:speed_rx|cnt[1]  ; clk          ; clk         ; 1.000        ; -0.538     ; 2.637      ;
; -2.173 ; speed_select:speed_rx|cnt[3]  ; speed_select:speed_rx|cnt[5]  ; clk          ; clk         ; 1.000        ; -0.538     ; 2.637      ;
; -2.173 ; speed_select:speed_rx|cnt[3]  ; speed_select:speed_rx|cnt[6]  ; clk          ; clk         ; 1.000        ; -0.538     ; 2.637      ;
; -2.173 ; speed_select:speed_rx|cnt[3]  ; speed_select:speed_rx|cnt[8]  ; clk          ; clk         ; 1.000        ; -0.538     ; 2.637      ;
; -2.173 ; speed_select:speed_rx|cnt[3]  ; speed_select:speed_rx|cnt[9]  ; clk          ; clk         ; 1.000        ; -0.538     ; 2.637      ;
; -2.173 ; speed_select:speed_rx|cnt[3]  ; speed_select:speed_rx|cnt[11] ; clk          ; clk         ; 1.000        ; -0.538     ; 2.637      ;
; -2.173 ; speed_select:speed_rx|cnt[3]  ; speed_select:speed_rx|cnt[10] ; clk          ; clk         ; 1.000        ; -0.538     ; 2.637      ;
; -2.079 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[0]  ; clk          ; clk         ; 1.000        ; -0.538     ; 2.543      ;
; -2.079 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[1]  ; clk          ; clk         ; 1.000        ; -0.538     ; 2.543      ;
; -2.079 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[5]  ; clk          ; clk         ; 1.000        ; -0.538     ; 2.543      ;
; -2.079 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[6]  ; clk          ; clk         ; 1.000        ; -0.538     ; 2.543      ;
; -2.079 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[8]  ; clk          ; clk         ; 1.000        ; -0.538     ; 2.543      ;
; -2.079 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[9]  ; clk          ; clk         ; 1.000        ; -0.538     ; 2.543      ;
; -2.079 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[11] ; clk          ; clk         ; 1.000        ; -0.538     ; 2.543      ;
; -2.079 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[10] ; clk          ; clk         ; 1.000        ; -0.538     ; 2.543      ;
; -2.069 ; speed_select:speed_rx|cnt[4]  ; speed_select:speed_rx|cnt[0]  ; clk          ; clk         ; 1.000        ; -0.538     ; 2.533      ;
; -2.069 ; speed_select:speed_rx|cnt[4]  ; speed_select:speed_rx|cnt[1]  ; clk          ; clk         ; 1.000        ; -0.538     ; 2.533      ;
; -2.069 ; speed_select:speed_rx|cnt[4]  ; speed_select:speed_rx|cnt[5]  ; clk          ; clk         ; 1.000        ; -0.538     ; 2.533      ;
; -2.069 ; speed_select:speed_rx|cnt[4]  ; speed_select:speed_rx|cnt[6]  ; clk          ; clk         ; 1.000        ; -0.538     ; 2.533      ;
; -2.069 ; speed_select:speed_rx|cnt[4]  ; speed_select:speed_rx|cnt[8]  ; clk          ; clk         ; 1.000        ; -0.538     ; 2.533      ;
; -2.069 ; speed_select:speed_rx|cnt[4]  ; speed_select:speed_rx|cnt[9]  ; clk          ; clk         ; 1.000        ; -0.538     ; 2.533      ;
; -2.069 ; speed_select:speed_rx|cnt[4]  ; speed_select:speed_rx|cnt[11] ; clk          ; clk         ; 1.000        ; -0.538     ; 2.533      ;
; -2.069 ; speed_select:speed_rx|cnt[4]  ; speed_select:speed_rx|cnt[10] ; clk          ; clk         ; 1.000        ; -0.538     ; 2.533      ;
; -2.046 ; speed_select:speed_rx|cnt[1]  ; speed_select:speed_rx|cnt[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.976      ;
; -2.046 ; speed_select:speed_rx|cnt[1]  ; speed_select:speed_rx|cnt[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.976      ;
; -2.046 ; speed_select:speed_rx|cnt[1]  ; speed_select:speed_rx|cnt[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.976      ;
; -2.046 ; speed_select:speed_rx|cnt[1]  ; speed_select:speed_rx|cnt[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.976      ;
; -2.046 ; speed_select:speed_rx|cnt[1]  ; speed_select:speed_rx|cnt[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.976      ;
; -2.046 ; speed_select:speed_rx|cnt[1]  ; speed_select:speed_rx|cnt[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.976      ;
; -2.046 ; speed_select:speed_rx|cnt[1]  ; speed_select:speed_rx|cnt[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.976      ;
; -2.046 ; speed_select:speed_rx|cnt[1]  ; speed_select:speed_rx|cnt[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.976      ;
; -2.033 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.963      ;
; -2.033 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.963      ;
; -2.033 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.963      ;
; -2.033 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.963      ;
; -2.033 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.963      ;
; -2.033 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.963      ;
; -2.033 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.963      ;
; -2.033 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.963      ;
; -1.966 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.896      ;
; -1.966 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.896      ;
; -1.966 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.896      ;
; -1.966 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.896      ;
; -1.966 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.896      ;
; -1.966 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.896      ;
; -1.966 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.896      ;
; -1.966 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.896      ;
; -1.954 ; speed_select:speed_rx|cnt[8]  ; speed_select:speed_rx|cnt[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.884      ;
; -1.954 ; speed_select:speed_rx|cnt[8]  ; speed_select:speed_rx|cnt[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.884      ;
; -1.954 ; speed_select:speed_rx|cnt[8]  ; speed_select:speed_rx|cnt[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.884      ;
; -1.954 ; speed_select:speed_rx|cnt[8]  ; speed_select:speed_rx|cnt[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.884      ;
; -1.954 ; speed_select:speed_rx|cnt[8]  ; speed_select:speed_rx|cnt[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.884      ;
; -1.954 ; speed_select:speed_rx|cnt[8]  ; speed_select:speed_rx|cnt[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.884      ;
; -1.954 ; speed_select:speed_rx|cnt[8]  ; speed_select:speed_rx|cnt[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.884      ;
; -1.954 ; speed_select:speed_rx|cnt[8]  ; speed_select:speed_rx|cnt[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.884      ;
; -1.941 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.871      ;
; -1.941 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.871      ;
; -1.941 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.871      ;
; -1.941 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.871      ;
; -1.941 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.871      ;
; -1.941 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.871      ;
; -1.941 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.871      ;
; -1.941 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.871      ;
; -1.935 ; speed_select:speed_rx|cnt[2]  ; speed_select:speed_rx|cnt[0]  ; clk          ; clk         ; 1.000        ; -0.538     ; 2.399      ;
; -1.935 ; speed_select:speed_rx|cnt[2]  ; speed_select:speed_rx|cnt[1]  ; clk          ; clk         ; 1.000        ; -0.538     ; 2.399      ;
; -1.935 ; speed_select:speed_rx|cnt[2]  ; speed_select:speed_rx|cnt[5]  ; clk          ; clk         ; 1.000        ; -0.538     ; 2.399      ;
; -1.935 ; speed_select:speed_rx|cnt[2]  ; speed_select:speed_rx|cnt[6]  ; clk          ; clk         ; 1.000        ; -0.538     ; 2.399      ;
; -1.935 ; speed_select:speed_rx|cnt[2]  ; speed_select:speed_rx|cnt[8]  ; clk          ; clk         ; 1.000        ; -0.538     ; 2.399      ;
; -1.935 ; speed_select:speed_rx|cnt[2]  ; speed_select:speed_rx|cnt[9]  ; clk          ; clk         ; 1.000        ; -0.538     ; 2.399      ;
; -1.935 ; speed_select:speed_rx|cnt[2]  ; speed_select:speed_rx|cnt[11] ; clk          ; clk         ; 1.000        ; -0.538     ; 2.399      ;
; -1.935 ; speed_select:speed_rx|cnt[2]  ; speed_select:speed_rx|cnt[10] ; clk          ; clk         ; 1.000        ; -0.538     ; 2.399      ;
; -1.915 ; speed_select:speed_rx|cnt[12] ; speed_select:speed_rx|cnt[0]  ; clk          ; clk         ; 1.000        ; -0.538     ; 2.379      ;
; -1.915 ; speed_select:speed_rx|cnt[12] ; speed_select:speed_rx|cnt[1]  ; clk          ; clk         ; 1.000        ; -0.538     ; 2.379      ;
; -1.915 ; speed_select:speed_rx|cnt[12] ; speed_select:speed_rx|cnt[5]  ; clk          ; clk         ; 1.000        ; -0.538     ; 2.379      ;
; -1.915 ; speed_select:speed_rx|cnt[12] ; speed_select:speed_rx|cnt[6]  ; clk          ; clk         ; 1.000        ; -0.538     ; 2.379      ;
; -1.915 ; speed_select:speed_rx|cnt[12] ; speed_select:speed_rx|cnt[8]  ; clk          ; clk         ; 1.000        ; -0.538     ; 2.379      ;
; -1.915 ; speed_select:speed_rx|cnt[12] ; speed_select:speed_rx|cnt[9]  ; clk          ; clk         ; 1.000        ; -0.538     ; 2.379      ;
; -1.915 ; speed_select:speed_rx|cnt[12] ; speed_select:speed_rx|cnt[11] ; clk          ; clk         ; 1.000        ; -0.538     ; 2.379      ;
; -1.915 ; speed_select:speed_rx|cnt[12] ; speed_select:speed_rx|cnt[10] ; clk          ; clk         ; 1.000        ; -0.538     ; 2.379      ;
; -1.884 ; speed_select:speed_rx|cnt[5]  ; speed_select:speed_rx|cnt[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.814      ;
; -1.884 ; speed_select:speed_rx|cnt[5]  ; speed_select:speed_rx|cnt[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.814      ;
; -1.884 ; speed_select:speed_rx|cnt[5]  ; speed_select:speed_rx|cnt[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.814      ;
; -1.884 ; speed_select:speed_rx|cnt[5]  ; speed_select:speed_rx|cnt[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.814      ;
; -1.884 ; speed_select:speed_rx|cnt[5]  ; speed_select:speed_rx|cnt[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.814      ;
; -1.884 ; speed_select:speed_rx|cnt[5]  ; speed_select:speed_rx|cnt[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.814      ;
; -1.884 ; speed_select:speed_rx|cnt[5]  ; speed_select:speed_rx|cnt[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.814      ;
; -1.884 ; speed_select:speed_rx|cnt[5]  ; speed_select:speed_rx|cnt[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.814      ;
; -1.812 ; speed_select:speed_rx|cnt[6]  ; speed_select:speed_rx|cnt[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.742      ;
; -1.812 ; speed_select:speed_rx|cnt[6]  ; speed_select:speed_rx|cnt[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.742      ;
; -1.812 ; speed_select:speed_rx|cnt[6]  ; speed_select:speed_rx|cnt[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.742      ;
; -1.812 ; speed_select:speed_rx|cnt[6]  ; speed_select:speed_rx|cnt[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.742      ;
; -1.812 ; speed_select:speed_rx|cnt[6]  ; speed_select:speed_rx|cnt[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.742      ;
; -1.812 ; speed_select:speed_rx|cnt[6]  ; speed_select:speed_rx|cnt[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.742      ;
; -1.812 ; speed_select:speed_rx|cnt[6]  ; speed_select:speed_rx|cnt[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.742      ;
; -1.812 ; speed_select:speed_rx|cnt[6]  ; speed_select:speed_rx|cnt[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.742      ;
; -1.726 ; speed_select:speed_rx|cnt[3]  ; speed_select:speed_rx|cnt[2]  ; clk          ; clk         ; 1.000        ; -0.091     ; 2.637      ;
; -1.726 ; speed_select:speed_rx|cnt[3]  ; speed_select:speed_rx|cnt[4]  ; clk          ; clk         ; 1.000        ; -0.091     ; 2.637      ;
; -1.726 ; speed_select:speed_rx|cnt[3]  ; speed_select:speed_rx|cnt[3]  ; clk          ; clk         ; 1.000        ; -0.091     ; 2.637      ;
; -1.726 ; speed_select:speed_rx|cnt[3]  ; speed_select:speed_rx|cnt[7]  ; clk          ; clk         ; 1.000        ; -0.091     ; 2.637      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                            ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.385 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.401 ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:my_uart_rx|bps_start_r     ; my_uart_rx:my_uart_rx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:my_uart_rx|num[3]          ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:my_uart_rx|num[1]          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_rx:my_uart_rx|num[2]          ; my_uart_rx:my_uart_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.566 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.538      ; 1.299      ;
; 0.574 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.538      ; 1.307      ;
; 0.575 ; speed_select:speed_rx|cnt[11]         ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.538      ; 1.308      ;
; 0.579 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.538      ; 1.312      ;
; 0.626 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.495      ; 1.316      ;
; 0.634 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.369      ;
; 0.661 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.538      ; 1.394      ;
; 0.678 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.538      ; 1.411      ;
; 0.684 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.538      ; 1.417      ;
; 0.688 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.538      ; 1.421      ;
; 0.689 ; speed_select:speed_rx|cnt[2]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.975      ;
; 0.689 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.975      ;
; 0.690 ; speed_select:speed_rx|cnt[3]          ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.976      ;
; 0.691 ; speed_select:speed_rx|cnt[7]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.977      ;
; 0.696 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.538      ; 1.429      ;
; 0.699 ; speed_select:speed_rx|cnt[12]         ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.091      ; 0.985      ;
; 0.701 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.538      ; 1.434      ;
; 0.703 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.538      ; 1.436      ;
; 0.708 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.713 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.716 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.983      ;
; 0.717 ; speed_select:speed_rx|cnt[11]         ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.984      ;
; 0.721 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.988      ;
; 0.728 ; my_uart_rx:my_uart_rx|num[3]          ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.463      ;
; 0.729 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.996      ;
; 0.735 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.002      ;
; 0.739 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.007      ;
; 0.752 ; my_uart_rx:my_uart_rx|num[1]          ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.495      ; 1.442      ;
; 0.759 ; my_uart_rx:my_uart_rx|num[3]          ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.494      ;
; 0.787 ; speed_select:speed_rx|cnt[10]         ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.538      ; 1.520      ;
; 0.826 ; my_uart_rx:my_uart_rx|rs232_rx3       ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.495      ; 1.516      ;
; 0.833 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.538      ; 1.566      ;
; 0.846 ; my_uart_rx:my_uart_rx|rs232_rx1       ; my_uart_rx:my_uart_rx|rs232_rx2       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.114      ;
; 0.849 ; my_uart_rx:my_uart_rx|rs232_rx2       ; my_uart_rx:my_uart_rx|rs232_rx3       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.117      ;
; 0.857 ; my_uart_rx:my_uart_rx|rs232_rx0       ; my_uart_rx:my_uart_rx|rs232_rx1       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.125      ;
; 0.869 ; my_uart_rx:my_uart_rx|num[3]          ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.495      ; 1.559      ;
; 0.869 ; my_uart_rx:my_uart_rx|num[2]          ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.604      ;
; 0.870 ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; my_uart_rx:my_uart_rx|rx_data_r[0]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.137      ;
; 0.874 ; speed_select:speed_rx|cnt[10]         ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.141      ;
; 0.903 ; my_uart_rx:my_uart_rx|num[2]          ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.495      ; 1.593      ;
; 0.905 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.538      ; 1.638      ;
; 0.912 ; my_uart_rx:my_uart_rx|num[1]          ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.647      ;
; 0.928 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.538      ; 1.661      ;
; 0.951 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.538      ; 1.684      ;
; 0.962 ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; my_uart_rx:my_uart_rx|rx_data_r[2]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.229      ;
; 1.008 ; speed_select:speed_rx|cnt[2]          ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.091      ; 1.294      ;
; 1.010 ; my_uart_rx:my_uart_rx|num[2]          ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.745      ;
; 1.014 ; speed_select:speed_rx|cnt[3]          ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.091      ; 1.300      ;
; 1.023 ; speed_select:speed_rx|cnt[2]          ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.091      ; 1.309      ;
; 1.028 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.031 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.040 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.307      ;
; 1.047 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.314      ;
; 1.051 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.318      ;
; 1.055 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.322      ;
; 1.093 ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; my_uart_rx:my_uart_rx|rx_data_r[1]    ; clk          ; clk         ; 0.000        ; -0.377     ; 0.911      ;
; 1.095 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.363      ;
; 1.096 ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; my_uart_rx:my_uart_rx|rx_data_r[3]    ; clk          ; clk         ; 0.000        ; -0.377     ; 0.914      ;
; 1.096 ; speed_select:speed_rx|clk_bps_r       ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; -0.333     ; 0.958      ;
; 1.128 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.396      ;
; 1.129 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.397      ;
; 1.130 ; my_uart_rx:my_uart_rx|rs232_rx2       ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.495      ; 1.820      ;
; 1.130 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.091      ; 1.416      ;
; 1.138 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.405      ;
; 1.153 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.420      ;
; 1.162 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.429      ;
; 1.170 ; my_uart_rx:my_uart_rx|num[1]          ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.905      ;
; 1.170 ; speed_select:speed_rx|cnt[10]         ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.437      ;
; 1.173 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.440      ;
; 1.176 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.538      ; 1.909      ;
; 1.177 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.444      ;
; 1.189 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.538      ; 1.922      ;
; 1.190 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 0.000        ; 0.496      ; 1.881      ;
; 1.194 ; my_uart_rx:my_uart_rx|num[3]          ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.462      ;
; 1.196 ; my_uart_rx:my_uart_rx|num[3]          ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.464      ;
; 1.210 ; my_uart_rx:my_uart_rx|bps_start_r     ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.944      ;
; 1.210 ; my_uart_rx:my_uart_rx|bps_start_r     ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.944      ;
; 1.210 ; my_uart_rx:my_uart_rx|bps_start_r     ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.944      ;
; 1.210 ; my_uart_rx:my_uart_rx|bps_start_r     ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.944      ;
; 1.210 ; my_uart_rx:my_uart_rx|bps_start_r     ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.539      ; 1.944      ;
; 1.214 ; my_uart_rx:my_uart_rx|num[2]          ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.482      ;
; 1.231 ; speed_select:speed_rx|cnt[3]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.091      ; 1.517      ;
; 1.233 ; speed_select:speed_rx|clk_bps_r       ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.134      ; 1.562      ;
; 1.238 ; my_uart_rx:my_uart_rx|rs232_rx3       ; my_uart_rx:my_uart_rx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.504      ;
; 1.247 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 0.000        ; 0.496      ; 1.938      ;
; 1.249 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.516      ;
; 1.250 ; speed_select:speed_rx|cnt[11]         ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 0.000        ; 0.496      ; 1.941      ;
; 1.252 ; speed_select:speed_rx|cnt[2]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.091      ; 1.538      ;
; 1.259 ; speed_select:speed_rx|cnt[7]          ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.091      ; 1.545      ;
; 1.266 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.533      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.404 ; -6.373            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -44.796                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                 ;
+--------+-------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.404 ; speed_select:speed_rx|cnt[3]  ; speed_select:speed_rx|cnt[0]       ; clk          ; clk         ; 1.000        ; -0.235     ; 1.156      ;
; -0.404 ; speed_select:speed_rx|cnt[3]  ; speed_select:speed_rx|cnt[1]       ; clk          ; clk         ; 1.000        ; -0.235     ; 1.156      ;
; -0.404 ; speed_select:speed_rx|cnt[3]  ; speed_select:speed_rx|cnt[5]       ; clk          ; clk         ; 1.000        ; -0.235     ; 1.156      ;
; -0.404 ; speed_select:speed_rx|cnt[3]  ; speed_select:speed_rx|cnt[6]       ; clk          ; clk         ; 1.000        ; -0.235     ; 1.156      ;
; -0.404 ; speed_select:speed_rx|cnt[3]  ; speed_select:speed_rx|cnt[8]       ; clk          ; clk         ; 1.000        ; -0.235     ; 1.156      ;
; -0.404 ; speed_select:speed_rx|cnt[3]  ; speed_select:speed_rx|cnt[9]       ; clk          ; clk         ; 1.000        ; -0.235     ; 1.156      ;
; -0.404 ; speed_select:speed_rx|cnt[3]  ; speed_select:speed_rx|cnt[11]      ; clk          ; clk         ; 1.000        ; -0.235     ; 1.156      ;
; -0.404 ; speed_select:speed_rx|cnt[3]  ; speed_select:speed_rx|cnt[10]      ; clk          ; clk         ; 1.000        ; -0.235     ; 1.156      ;
; -0.374 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[0]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.324      ;
; -0.374 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[1]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.324      ;
; -0.374 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[5]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.324      ;
; -0.374 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[6]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.324      ;
; -0.374 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[8]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.324      ;
; -0.374 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[9]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.324      ;
; -0.374 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[11]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.324      ;
; -0.374 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[10]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.324      ;
; -0.355 ; speed_select:speed_rx|cnt[4]  ; speed_select:speed_rx|cnt[0]       ; clk          ; clk         ; 1.000        ; -0.235     ; 1.107      ;
; -0.355 ; speed_select:speed_rx|cnt[4]  ; speed_select:speed_rx|cnt[1]       ; clk          ; clk         ; 1.000        ; -0.235     ; 1.107      ;
; -0.355 ; speed_select:speed_rx|cnt[4]  ; speed_select:speed_rx|cnt[5]       ; clk          ; clk         ; 1.000        ; -0.235     ; 1.107      ;
; -0.355 ; speed_select:speed_rx|cnt[4]  ; speed_select:speed_rx|cnt[6]       ; clk          ; clk         ; 1.000        ; -0.235     ; 1.107      ;
; -0.355 ; speed_select:speed_rx|cnt[4]  ; speed_select:speed_rx|cnt[8]       ; clk          ; clk         ; 1.000        ; -0.235     ; 1.107      ;
; -0.355 ; speed_select:speed_rx|cnt[4]  ; speed_select:speed_rx|cnt[9]       ; clk          ; clk         ; 1.000        ; -0.235     ; 1.107      ;
; -0.355 ; speed_select:speed_rx|cnt[4]  ; speed_select:speed_rx|cnt[11]      ; clk          ; clk         ; 1.000        ; -0.235     ; 1.107      ;
; -0.355 ; speed_select:speed_rx|cnt[4]  ; speed_select:speed_rx|cnt[10]      ; clk          ; clk         ; 1.000        ; -0.235     ; 1.107      ;
; -0.354 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[0]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.304      ;
; -0.354 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[1]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.304      ;
; -0.354 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[5]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.304      ;
; -0.354 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[6]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.304      ;
; -0.354 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[8]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.304      ;
; -0.354 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[9]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.304      ;
; -0.354 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[11]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.304      ;
; -0.354 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[10]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.304      ;
; -0.350 ; speed_select:speed_rx|cnt[1]  ; speed_select:speed_rx|cnt[0]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.300      ;
; -0.350 ; speed_select:speed_rx|cnt[1]  ; speed_select:speed_rx|cnt[1]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.300      ;
; -0.350 ; speed_select:speed_rx|cnt[1]  ; speed_select:speed_rx|cnt[5]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.300      ;
; -0.350 ; speed_select:speed_rx|cnt[1]  ; speed_select:speed_rx|cnt[6]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.300      ;
; -0.350 ; speed_select:speed_rx|cnt[1]  ; speed_select:speed_rx|cnt[8]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.300      ;
; -0.350 ; speed_select:speed_rx|cnt[1]  ; speed_select:speed_rx|cnt[9]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.300      ;
; -0.350 ; speed_select:speed_rx|cnt[1]  ; speed_select:speed_rx|cnt[11]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.300      ;
; -0.350 ; speed_select:speed_rx|cnt[1]  ; speed_select:speed_rx|cnt[10]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.300      ;
; -0.340 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[0]       ; clk          ; clk         ; 1.000        ; -0.235     ; 1.092      ;
; -0.340 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[1]       ; clk          ; clk         ; 1.000        ; -0.235     ; 1.092      ;
; -0.340 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[5]       ; clk          ; clk         ; 1.000        ; -0.235     ; 1.092      ;
; -0.340 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[6]       ; clk          ; clk         ; 1.000        ; -0.235     ; 1.092      ;
; -0.340 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[8]       ; clk          ; clk         ; 1.000        ; -0.235     ; 1.092      ;
; -0.340 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[9]       ; clk          ; clk         ; 1.000        ; -0.235     ; 1.092      ;
; -0.340 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[11]      ; clk          ; clk         ; 1.000        ; -0.235     ; 1.092      ;
; -0.340 ; speed_select:speed_rx|cnt[7]  ; speed_select:speed_rx|cnt[10]      ; clk          ; clk         ; 1.000        ; -0.235     ; 1.092      ;
; -0.331 ; speed_select:speed_rx|cnt[12] ; speed_select:speed_rx|cnt[0]       ; clk          ; clk         ; 1.000        ; -0.235     ; 1.083      ;
; -0.331 ; speed_select:speed_rx|cnt[12] ; speed_select:speed_rx|cnt[1]       ; clk          ; clk         ; 1.000        ; -0.235     ; 1.083      ;
; -0.331 ; speed_select:speed_rx|cnt[12] ; speed_select:speed_rx|cnt[5]       ; clk          ; clk         ; 1.000        ; -0.235     ; 1.083      ;
; -0.331 ; speed_select:speed_rx|cnt[12] ; speed_select:speed_rx|cnt[6]       ; clk          ; clk         ; 1.000        ; -0.235     ; 1.083      ;
; -0.331 ; speed_select:speed_rx|cnt[12] ; speed_select:speed_rx|cnt[8]       ; clk          ; clk         ; 1.000        ; -0.235     ; 1.083      ;
; -0.331 ; speed_select:speed_rx|cnt[12] ; speed_select:speed_rx|cnt[9]       ; clk          ; clk         ; 1.000        ; -0.235     ; 1.083      ;
; -0.331 ; speed_select:speed_rx|cnt[12] ; speed_select:speed_rx|cnt[11]      ; clk          ; clk         ; 1.000        ; -0.235     ; 1.083      ;
; -0.331 ; speed_select:speed_rx|cnt[12] ; speed_select:speed_rx|cnt[10]      ; clk          ; clk         ; 1.000        ; -0.235     ; 1.083      ;
; -0.321 ; speed_select:speed_rx|cnt[8]  ; speed_select:speed_rx|cnt[0]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.271      ;
; -0.321 ; speed_select:speed_rx|cnt[8]  ; speed_select:speed_rx|cnt[1]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.271      ;
; -0.321 ; speed_select:speed_rx|cnt[8]  ; speed_select:speed_rx|cnt[5]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.271      ;
; -0.321 ; speed_select:speed_rx|cnt[8]  ; speed_select:speed_rx|cnt[6]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.271      ;
; -0.321 ; speed_select:speed_rx|cnt[8]  ; speed_select:speed_rx|cnt[8]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.271      ;
; -0.321 ; speed_select:speed_rx|cnt[8]  ; speed_select:speed_rx|cnt[9]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.271      ;
; -0.321 ; speed_select:speed_rx|cnt[8]  ; speed_select:speed_rx|cnt[11]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.271      ;
; -0.321 ; speed_select:speed_rx|cnt[8]  ; speed_select:speed_rx|cnt[10]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.271      ;
; -0.315 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[0]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.265      ;
; -0.315 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[1]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.265      ;
; -0.315 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[5]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.265      ;
; -0.315 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[6]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.265      ;
; -0.315 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[8]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.265      ;
; -0.315 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[9]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.265      ;
; -0.315 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[11]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.265      ;
; -0.315 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[10]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.265      ;
; -0.308 ; speed_select:speed_rx|cnt[6]  ; speed_select:speed_rx|cnt[0]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.258      ;
; -0.308 ; speed_select:speed_rx|cnt[6]  ; speed_select:speed_rx|cnt[1]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.258      ;
; -0.308 ; speed_select:speed_rx|cnt[6]  ; speed_select:speed_rx|cnt[5]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.258      ;
; -0.308 ; speed_select:speed_rx|cnt[6]  ; speed_select:speed_rx|cnt[6]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.258      ;
; -0.308 ; speed_select:speed_rx|cnt[6]  ; speed_select:speed_rx|cnt[8]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.258      ;
; -0.308 ; speed_select:speed_rx|cnt[6]  ; speed_select:speed_rx|cnt[9]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.258      ;
; -0.308 ; speed_select:speed_rx|cnt[6]  ; speed_select:speed_rx|cnt[11]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.258      ;
; -0.308 ; speed_select:speed_rx|cnt[6]  ; speed_select:speed_rx|cnt[10]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.258      ;
; -0.305 ; speed_select:speed_rx|cnt[5]  ; speed_select:speed_rx|cnt[0]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.255      ;
; -0.305 ; speed_select:speed_rx|cnt[5]  ; speed_select:speed_rx|cnt[1]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.255      ;
; -0.305 ; speed_select:speed_rx|cnt[5]  ; speed_select:speed_rx|cnt[5]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.255      ;
; -0.305 ; speed_select:speed_rx|cnt[5]  ; speed_select:speed_rx|cnt[6]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.255      ;
; -0.305 ; speed_select:speed_rx|cnt[5]  ; speed_select:speed_rx|cnt[8]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.255      ;
; -0.305 ; speed_select:speed_rx|cnt[5]  ; speed_select:speed_rx|cnt[9]       ; clk          ; clk         ; 1.000        ; -0.037     ; 1.255      ;
; -0.305 ; speed_select:speed_rx|cnt[5]  ; speed_select:speed_rx|cnt[11]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.255      ;
; -0.305 ; speed_select:speed_rx|cnt[5]  ; speed_select:speed_rx|cnt[10]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.255      ;
; -0.281 ; speed_select:speed_rx|cnt[2]  ; speed_select:speed_rx|cnt[0]       ; clk          ; clk         ; 1.000        ; -0.235     ; 1.033      ;
; -0.281 ; speed_select:speed_rx|cnt[2]  ; speed_select:speed_rx|cnt[1]       ; clk          ; clk         ; 1.000        ; -0.235     ; 1.033      ;
; -0.281 ; speed_select:speed_rx|cnt[2]  ; speed_select:speed_rx|cnt[5]       ; clk          ; clk         ; 1.000        ; -0.235     ; 1.033      ;
; -0.281 ; speed_select:speed_rx|cnt[2]  ; speed_select:speed_rx|cnt[6]       ; clk          ; clk         ; 1.000        ; -0.235     ; 1.033      ;
; -0.281 ; speed_select:speed_rx|cnt[2]  ; speed_select:speed_rx|cnt[8]       ; clk          ; clk         ; 1.000        ; -0.235     ; 1.033      ;
; -0.281 ; speed_select:speed_rx|cnt[2]  ; speed_select:speed_rx|cnt[9]       ; clk          ; clk         ; 1.000        ; -0.235     ; 1.033      ;
; -0.281 ; speed_select:speed_rx|cnt[2]  ; speed_select:speed_rx|cnt[11]      ; clk          ; clk         ; 1.000        ; -0.235     ; 1.033      ;
; -0.281 ; speed_select:speed_rx|cnt[2]  ; speed_select:speed_rx|cnt[10]      ; clk          ; clk         ; 1.000        ; -0.235     ; 1.033      ;
; -0.270 ; my_uart_rx:my_uart_rx|num[2]  ; my_uart_rx:my_uart_rx|rx_data_r[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.219      ;
; -0.270 ; my_uart_rx:my_uart_rx|num[2]  ; my_uart_rx:my_uart_rx|rx_data_r[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.219      ;
; -0.270 ; my_uart_rx:my_uart_rx|num[2]  ; my_uart_rx:my_uart_rx|rx_data_r[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.219      ;
; -0.270 ; my_uart_rx:my_uart_rx|num[2]  ; my_uart_rx:my_uart_rx|rx_data_r[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.219      ;
+--------+-------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                            ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|bps_start_r     ; my_uart_rx:my_uart_rx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|num[3]          ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|num[1]          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|num[2]          ; my_uart_rx:my_uart_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.256 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.235      ; 0.575      ;
; 0.261 ; speed_select:speed_rx|cnt[11]         ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.235      ; 0.580      ;
; 0.268 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.235      ; 0.587      ;
; 0.271 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.235      ; 0.590      ;
; 0.298 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; speed_select:speed_rx|cnt[3]          ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; speed_select:speed_rx|cnt[2]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; speed_select:speed_rx|cnt[7]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.303 ; speed_select:speed_rx|cnt[12]         ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.431      ;
; 0.305 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.307 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.310 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; speed_select:speed_rx|cnt[11]         ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.314 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.235      ; 0.633      ;
; 0.316 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.316 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.319 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.235      ; 0.638      ;
; 0.322 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.235      ; 0.641      ;
; 0.325 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.445      ;
; 0.327 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.235      ; 0.646      ;
; 0.328 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.218      ; 0.630      ;
; 0.330 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.235      ; 0.649      ;
; 0.331 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.235      ; 0.650      ;
; 0.334 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.235      ; 0.653      ;
; 0.336 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.235      ; 0.655      ;
; 0.340 ; my_uart_rx:my_uart_rx|rs232_rx1       ; my_uart_rx:my_uart_rx|rs232_rx2       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.460      ;
; 0.340 ; my_uart_rx:my_uart_rx|num[3]          ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.235      ; 0.659      ;
; 0.341 ; speed_select:speed_rx|cnt[10]         ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.235      ; 0.660      ;
; 0.343 ; my_uart_rx:my_uart_rx|rs232_rx2       ; my_uart_rx:my_uart_rx|rs232_rx3       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.463      ;
; 0.346 ; my_uart_rx:my_uart_rx|rs232_rx0       ; my_uart_rx:my_uart_rx|rs232_rx1       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.466      ;
; 0.349 ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; my_uart_rx:my_uart_rx|rx_data_r[0]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.468      ;
; 0.359 ; my_uart_rx:my_uart_rx|rs232_rx3       ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.218      ; 0.661      ;
; 0.362 ; my_uart_rx:my_uart_rx|num[3]          ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.235      ; 0.681      ;
; 0.377 ; my_uart_rx:my_uart_rx|num[1]          ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.218      ; 0.679      ;
; 0.378 ; speed_select:speed_rx|cnt[10]         ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.499      ;
; 0.388 ; my_uart_rx:my_uart_rx|num[2]          ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.218      ; 0.690      ;
; 0.396 ; my_uart_rx:my_uart_rx|num[2]          ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.235      ; 0.715      ;
; 0.398 ; my_uart_rx:my_uart_rx|num[1]          ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.235      ; 0.717      ;
; 0.406 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.235      ; 0.725      ;
; 0.419 ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; my_uart_rx:my_uart_rx|rx_data_r[2]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.538      ;
; 0.423 ; my_uart_rx:my_uart_rx|num[3]          ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.218      ; 0.725      ;
; 0.447 ; speed_select:speed_rx|cnt[3]          ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.575      ;
; 0.451 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.235      ; 0.770      ;
; 0.456 ; speed_select:speed_rx|cnt[2]          ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.584      ;
; 0.459 ; speed_select:speed_rx|cnt[2]          ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.587      ;
; 0.459 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; my_uart_rx:my_uart_rx|num[2]          ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.235      ; 0.779      ;
; 0.463 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.235      ; 0.782      ;
; 0.464 ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; my_uart_rx:my_uart_rx|rx_data_r[1]    ; clk          ; clk         ; 0.000        ; -0.156     ; 0.392      ;
; 0.465 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.235      ; 0.784      ;
; 0.466 ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; my_uart_rx:my_uart_rx|rx_data_r[3]    ; clk          ; clk         ; 0.000        ; -0.156     ; 0.394      ;
; 0.468 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.589      ;
; 0.471 ; speed_select:speed_rx|clk_bps_r       ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; -0.138     ; 0.417      ;
; 0.472 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.593      ;
; 0.478 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.598      ;
; 0.483 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.603      ;
; 0.484 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.604      ;
; 0.489 ; my_uart_rx:my_uart_rx|rs232_rx2       ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.218      ; 0.791      ;
; 0.509 ; my_uart_rx:my_uart_rx|bps_start_r     ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.829      ;
; 0.509 ; my_uart_rx:my_uart_rx|bps_start_r     ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.829      ;
; 0.509 ; my_uart_rx:my_uart_rx|bps_start_r     ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.829      ;
; 0.509 ; my_uart_rx:my_uart_rx|bps_start_r     ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.829      ;
; 0.509 ; my_uart_rx:my_uart_rx|bps_start_r     ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.236      ; 0.829      ;
; 0.522 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.643      ;
; 0.522 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.650      ;
; 0.524 ; speed_select:speed_rx|clk_bps_r       ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.669      ;
; 0.528 ; my_uart_rx:my_uart_rx|num[2]          ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.648      ;
; 0.531 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.652      ;
; 0.531 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.652      ;
; 0.535 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.656      ;
; 0.536 ; speed_select:speed_rx|cnt[10]         ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.657      ;
; 0.538 ; my_uart_rx:my_uart_rx|num[1]          ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.235      ; 0.857      ;
; 0.538 ; my_uart_rx:my_uart_rx|num[3]          ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.658      ;
; 0.538 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.659      ;
; 0.541 ; my_uart_rx:my_uart_rx|num[3]          ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.661      ;
; 0.544 ; my_uart_rx:my_uart_rx|rs232_rx3       ; my_uart_rx:my_uart_rx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.662      ;
; 0.544 ; speed_select:speed_rx|clk_bps_r       ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.689      ;
; 0.548 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 0.000        ; 0.219      ; 0.851      ;
; 0.564 ; speed_select:speed_rx|cnt[11]         ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 0.000        ; 0.219      ; 0.867      ;
; 0.572 ; speed_select:speed_rx|clk_bps_r       ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; -0.138     ; 0.518      ;
; 0.572 ; speed_select:speed_rx|clk_bps_r       ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; -0.138     ; 0.518      ;
; 0.572 ; speed_select:speed_rx|clk_bps_r       ; my_uart_rx:my_uart_rx|num[2]          ; clk          ; clk         ; 0.000        ; -0.138     ; 0.518      ;
; 0.575 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; -0.138     ; 0.521      ;
; 0.576 ; speed_select:speed_rx|cnt[3]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.704      ;
; 0.576 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 0.000        ; 0.219      ; 0.879      ;
; 0.579 ; speed_select:speed_rx|cnt[7]          ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.707      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.412  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.412  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -53.418 ; 0.0   ; 0.0      ; 0.0     ; -50.584             ;
;  clk             ; -53.418 ; 0.000 ; N/A      ; N/A     ; -50.584             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; leds[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segments[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rs232_tx                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rst_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rs232_rx                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; segments[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; segments[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; segments[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; segments[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; segments[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; segments[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; segments[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; segments[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; segments[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; segments[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; segments[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; segments[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; segments[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; segments[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; segments[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; segments[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; segments[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; segments[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; segments[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; segments[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; segments[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; segments[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; segments[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; segments[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 402      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 402      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 36    ; 36   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 34    ; 34   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rs232_rx   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; leds[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rs232_rx   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; leds[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segments[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition
    Info: Processing started: Mon Oct 20 16:31:22 2025
Info: Command: quartus_sta my_uart_top -c my_uart_top
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'my_uart_top.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.412
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.412             -53.418 clk 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -50.584 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.173
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.173             -47.240 clk 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -50.584 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.404              -6.373 clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -44.796 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4774 megabytes
    Info: Processing ended: Mon Oct 20 16:31:24 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


