module mux4to1 (
    input wire [1:0] sel,     // Select lines
    input wire a, b, c, d,    // 4 inputs
    output reg y              // Output
);

always @(*) begin
    case (sel)
        2'b00: y = a;
        2'b01: y = b;
        2'b10: y = c;
        2'b11: y = d;
        default: y = 1'b0;
    endcase
end

endmodule

