BLOOM-FILTER PATTERN SEARCH ON FPGA

п╜я┌п╬я┌ п©я─п╬п╣п╨я┌ п©я─п╣п╢я│я┌п╟п╡п╩п╣я┌ я│п╬п╠п╬п╧ я─п╣п╟п╩п╦п╥п╟я├п╦я▌ п╟п╩пЁп╬я─п╦я┌п╪п╟ 
п©п╬п╦я│п╨п╟ я│я┌я─п╬п╨ я│ п©п╬п╪п╬я┴я▄я▌ я└п╦п╩я▄я┌я─п╟ п▒п╩я┐п╪п╟ п╫п╟ я▐п╥я▀п╨п╣ SystemVerilog.

п═п╟п╠п╬я┌п╟ п╡я│п╣я┘ я┐я┌п╦п╩п╦я┌ п©я─п╬п╡п╣я─я▐п╩п╟я│я▄ п╫п╟ п©п╩п╟я┌я└п╬я─п╪п╣ Linux п╦я│п©п╬п╩я▄п╥я┐я▐ я│п╩п╣п╢я┐я▌я┴п╦п╣
п©я─п╬пЁя─п╟п╪п╪я▀:

  - Python 2.7.8

  - ModelSim SE-64 10.0c

  - Quartus II 64-bit 14.0.0

<<<<<<< HEAD:doc/READMEru
п═п╣п╥я┐п╩я▄я┌п╟я┌ я─п╟я│п©п╦п╫п╬п╡п╨п╦ п╫п╟ я┤п╦п©п╣ Arria II GX EP2AGX125DF25C6:
=======
Результат фиттера на чипе Altera Arria II GX EP2AGX125DF25C6:
>>>>>>> 80790920256cb865d85de54076833bc418ed182f:doc/README.ru

+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+-----------------------------------+---------------------------------------------+
; Fitter Status                     ; Successful - Wed May 27 18:08:54 2015       ;
; Quartus II 64-Bit Version         ; 14.0.0 Build 200 06/17/2014 SJ Full Version ;
; Revision Name                     ; top_bloom                                   ;
; Top-level Entity Name             ; tap_bloom                                   ;
; Family                            ; Arria II GX                                 ;
; Device                            ; EP2AGX125DF25C6                             ;
; Timing Models                     ; Final                                       ;
; Logic utilization                 ; 12 %                                        ;
;     Combinational ALUTs           ; 8,391 / 99,280 ( 8 % )                      ;
;     Memory ALUTs                  ; 0 / 49,640 ( 0 % )                          ;
;     Dedicated logic registers     ; 8,017 / 99,280 ( 8 % )                      ;
; Total registers                   ; 8017                                        ;
; Total pins                        ; 154 / 300 ( 51 % )                          ;
; Total virtual pins                ; 0                                           ;
; Total block memory bits           ; 266,240 / 6,727,680 ( 4 % )                 ;
; DSP block 18-bit elements         ; 0 / 576 ( 0 % )                             ;
; Total GXB Receiver Channel PCS    ; 0 / 8 ( 0 % )                               ;
; Total GXB Receiver Channel PMA    ; 0 / 8 ( 0 % )                               ;
; Total GXB Transmitter Channel PCS ; 0 / 8 ( 0 % )                               ;
; Total GXB Transmitter Channel PMA ; 0 / 8 ( 0 % )                               ;
; Total PLLs                        ; 0 / 6 ( 0 % )                               ;
; Total DLLs                        ; 0 / 2 ( 0 % )                               ;
+-----------------------------------+---------------------------------------------+

+---------------------------------------------------------------------------------+
; Fmax Summary                                                                    ;
+-----------------------------------+---------------------------------------------+
; clk_i                             ; 153.87 MHz                                  ;
+-----------------------------------+---------------------------------------------+

п÷я─п╬п╣п╨я┌ п╡п╨п╩я▌я┤п╟п╣я┌ п╡ я│п╣п╠я▐:

  - пёя┌п╦п╩п╦я┌я▀, п╫п╟ я▐п╥я▀п╨п╣ python п╢п╩я▐ п╫п╟я│я┌я─п╬п╧п╨п╦ п╪п╬п╢я┐п╩я▐ п╦ п©я─п╬п╡п╣я─п╨п╦
    п╟п╩пЁп╬я─п╦я┌п╪п╟.

  - п°п╬п╢я┐п╩я▄, п╫п╟ я▐п╥я▀п╨п╣ SystemVerilog, я─п╣п╟п╩п╦п╥я┐я▌я┴п╦п╧ п©п╬п╦я│п╨ я│я┌я─п╬п╨ п╡ п╡я┘п╬п╢п╫я▀я┘
    п╢п╟п╫п╫я▀я┘.

  - п÷п╟п╨п╣я┌ я└п╟п╧п╩п╬п╡ п╢п╩я▐ я│п╦п╪я┐п╩я▐я├п╦п╦ я─п╟п╠п╬я┌я▀ п╪п╬п╢я┐п╩я▐.

п÷я─п╬п╣п╨я┌ я─п╟п╥п╠п╦я┌ п╫п╟ 3 я┤п╟я│я┌п╦:

<<<<<<< HEAD:doc/READMEru
  - py_utils - п╥п╢п╣я│я▄ п╩п╣п╤п╟я┌я▄ python-я┐я┌п╦п╩п╦я┌я▀ п╢п╩я▐ п╫п╟я│я┌я─п╬п╧п╨п╦/п©я─п╬п╡п╣я─п╨п╦
    п╟п╩пЁп╬я─п╦я┌п╪п╟. п∙я│я┌я▄ READMEru я│ п╫п╣п╬п╠я┘п╬п╢п╦п╪п╬п╧ п╦п╫я└п╬я─п╪п╟я├п╦п╣п╧.

  - rtl - п©п╟п©п╨п╟ я│п╬ п╡я│п╣п╪п╦ я└п╟п╧п╩п╟п╪п╦ п╪п╬п╢я┐п╩я▐ п╢п╩я▐ FPGA. п▓ READMEru п╬п©п╦я│п╟п╫я▀ п╡я│п╣
    п╬я│п╫п╬п╡п╫я▀п╣ я└я┐п╫п╨я├п╦п╦ п╦ п╫п╟я│я┌я─п╬п╧п╨п╦ п╪п╬п╢я┐п╩п╣п╧.

  - testbench - я│п╦п╪п╪я┐п╩я▐я├п╦я▐ п╡я│п╣пЁп╬ п©я─п╬п╣п╨я┌п╟. п╒п╟п╨п╤п╣ п╣я│я┌я▄ README я│
    п©п╬п╢я─п╬п╠п╫я▀п╪ п╬п©п╦я│п╟п╫п╦п╣п╪.
=======
  - py_utils - здесь лежать python-утилиты для настройки/проверки
    алгоритма. Есть README.ru с необходимой информацией.

  - rtl - папка со всеми файлами модуля для FPGA. В README.ru описаны все
    основные функции и настройки модулей.

  - testbench - симмляция всего проекта. Также есть README.ru с
    подробным описанием.
>>>>>>> 80790920256cb865d85de54076833bc418ed182f:doc/README.ru


п·я│п╫п╬п╡п╫я▀п╣ п©п╟я─п╟п╪п╣я┌я─я▀ я└п╦п╩я▄я┌я─п╟:

  п▓ п╨п╟п╤п╢п╬п╧ п╦п╥ я┤п╟я│я┌п╣п╧ п©я─п╬п╣п╨я┌п╟ п╬я┌п╢п╣п╩я▄п╫п╬ п╫п╟я│я┌я─п╟п╦п╡п╟я▌я┌я│я▐ п╬я│п╫п╬п╡п╫я▀п╣ п©п╟я─п╟п╪п╣я┌я─я▀
  я└п╦п╩я▄я┌я─п╟, п╟ п╦п╪п╣п╫п╫п╬:

    MIN_S       - п╪п╦п╫п╦п╪п╟п╩я▄п╫п╟я▐ п╢п╩п╦п╫п╟ я│я┌я─п╬я┤п╨п╦, п╨п╬я┌п╬я─я┐я▌ п╪п╬п╤п╫п╬ п╥п╟п©п╦я│п╟я┌я▄ п╡
                  п©п╟п╪я▐я┌я▄ я└п╦п╩я▄я┌я─п╟.

    MAX_S       - п╪п╟п╨я│п╦п╪п╟п╩я▄п╫п╟я▐ п╢п╩п╦п╫п╟ я│я┌я─п╬я┤п╨п╦, п╨п╬я┌п╬я─я┐я▌ п╪п╬п╤п╫п╬ п╥п╟п©п╦я│п╟я┌я▄ п╡
                  п©п╟п╪я▐я┌я▄ я└п╦п╩я▄я┌я─п╟.

    HASH_CNT    - п╨п╬п╩п╦я┤п╣я│я┌п╡п╬ я┘я█я┬-я└я┐п╫п╨я├п╦п╧.

    HASH_WIDTH  - п╨п╬п╩-п╡п╬ п╠п╦я┌ п╢п╩я▐ п╬п╢п╫п╬п╧ я┘я█я┬-я└я┐п╫п╨я├п╦п╦.

  п▓п╟п╤п╫п╬:

    MIN_S п╦ MAX_S - п©п╟я─п╟п╪п╣я┌я─я▀, п╨п╬я┌п╬я─я▀п╣ п╪п╬п╤п╫п╬ п╪п╣п╫я▐я┌я▄, п╫п╬ п©я─п╬п╦п╥п╬п╧п╢п╣я┌
    п╬я┬п╦п╠п╨п╟, п╣я│п╩п╦ MIN_S п╠я┐п╢п╣я┌ п╠п╬п╩я▄я┬п╣ я┤п╣п╪ MAX_S.

<<<<<<< HEAD:doc/READMEru
    HASH_CNT п╦ HASH_WIDTH - п©п╟я─п╟п╪п╣я┌я─я▀, п©я─п╦ п╦я│п╥п╪п╣п╫п╣п╫п╦п╦ п╨п╬я┌п╬я─я▀я┘
    п╫п╣п╦п╥п╠п╣п╤п╫п╬ п©я─п╬п╦п╥п╬п╧п╢п╣я┌ п╬я┬п╦п╠п╨п╟. п≤я┘ п╪п╬п╤п╫п╬ п╦п╥п╪п╣п╫п╦я┌я▄ я┌п╬п╩я▄п╨п╬ п©п╬я│п╩п╣
    п╥п╫п╟я┤п╦я┌п╣п╩я▄п╫я▀я┘ п╦п╥п╪п╣п╫п╣п╫п╦п╧ п╡ п╪п╬п╢я┐п╩п╣.
=======
    HASH_CNT и HASH_WIDTH - параметры, при изменении которых
    неизбежно произойдет ошибка. Их можно изменить только после
    значительных изменений в модуле.
>>>>>>> 80790920256cb865d85de54076833bc418ed182f:doc/README.ru

п÷я─п╦п╪п╣п╫п╣п╫п╦п╣ п©я─п╬п╣п╨я┌п╟:

  п÷я─п╬п╣п╨я┌ я│п╬п╥п╢п╟п╫ п╡ я┐я┤п╣п╠п╫я▀я┘ я├п╣п╩я▐я┘.
  п÷п╬п╢я┘п╬п╢п╦я┌ п╢п╩я▐:

    - п╦п╥я┐я┤п╟п╣п╫п╦я▐ п╟п╢п╟п©я┌п╟я├п╦п╦ п╟п╩пЁп╬я─п╦я┌п╪п╬п╡ п©п╬п╢ FPGA;
    - п╦п╥я┐я┤п╣п╫п╦я▐ я─п╟п╠п╬я┌я▀ п╟п╩пЁп╬я─п╦я┌п╪п╟ п▒п╩я┐п╪п╟ п╢п╩я▐ п©п╬п╦я│п╨п╟ я│я┌я─п╬п╨;
    - п╟п╫п╟п╩п╦п╥п╟ п╨п╬п╩-п╡п╟ п╩п╬п╤п╫п╬п©п╬п╩п╬п╤п╦я┌п╣п╩я▄п╫я▀я┘ я│я─п╟п╠п╟я┌я▀п╡п╟п╫п╦п╧ п╡ п╟п╩пЁп╬я─п╦п╪п╣ п▒п╩я┐п╪п╟;
    - п©я─п╟п╨я┌п╦я┤п╣я│п╨п╬п╪ п©п╬п╦я│п╨п╣ я│я┌я─п╬п╨ п╫п╟п╠п╬я─п╟ я│я┌я─п╬п╨ п╡ я┌п╣п╨я│я┌п╬п╡я▀я┘ я└п╟п╧п╩п╟я┘.

