

================================================================
== Vitis HLS Report for 'top_kernel'
================================================================
* Date:           Sun Feb  1 19:42:44 2026

* Version:        2025.1.1 (Build 6214317 on Sep 11 2025)
* Project:        project_1
* Solution:       hls (Vivado IP Flow Target)
* Product family: zynquplus
* Target device:  xczu3eg-sbva484-1-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+-----------+------------+
    |  Clock |  Target  | Estimated | Uncertainty|
    +--------+----------+-----------+------------+
    |ap_clk  |  10.00 ns|  12.845 ns|     2.70 ns|
    +--------+----------+-----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-------+-------+---------+
    |  Latency (cycles) |  Latency (absolute) |    Interval   | Pipeline|
    |   min   |   max   |    min   |    max   |  min  |  max  |   Type  |
    +---------+---------+----------+----------+-------+-------+---------+
    |    54426|    54426|  0.699 ms|  0.699 ms|  54427|  54427|       no|
    +---------+---------+----------+----------+-------+-------+---------+

    + Detail: 
        * Instance: 
        +-----------------------------------------------------------------+------------------------------------------------------+---------+---------+----------+----------+-------+-------+------------------------------------------------+
        |                                                                 |                                                      |  Latency (cycles) |  Latency (absolute) |    Interval   |                    Pipeline                    |
        |                             Instance                            |                        Module                        |   min   |   max   |    min   |    max   |  min  |  max  |                      Type                      |
        +-----------------------------------------------------------------+------------------------------------------------------+---------+---------+----------+----------+-------+-------+------------------------------------------------+
        |grp_top_kernel_Pipeline_VITIS_LOOP_21_1_VITIS_LOOP_22_2_fu_507   |top_kernel_Pipeline_VITIS_LOOP_21_1_VITIS_LOOP_22_2   |    16387|    16387|  0.164 ms|  0.164 ms|  16385|  16385|  loop auto-rewind stp (delay=0 clock cycles(s))|
        |grp_top_kernel_Pipeline_VITIS_LOOP_33_4_fu_522                   |top_kernel_Pipeline_VITIS_LOOP_33_4                   |       11|       11|  0.141 us|  0.141 us|      9|      9|  loop auto-rewind stp (delay=0 clock cycles(s))|
        |grp_top_kernel_Pipeline_VITIS_LOOP_43_5_fu_536                   |top_kernel_Pipeline_VITIS_LOOP_43_5                   |       51|       51|  0.510 us|  0.510 us|      9|      9|  loop auto-rewind stp (delay=0 clock cycles(s))|
        |grp_top_kernel_Pipeline_VITIS_LOOP_55_7_fu_615                   |top_kernel_Pipeline_VITIS_LOOP_55_7                   |       35|       35|  0.450 us|  0.450 us|     33|     33|  loop auto-rewind stp (delay=0 clock cycles(s))|
        |grp_top_kernel_Pipeline_VITIS_LOOP_65_8_fu_686                   |top_kernel_Pipeline_VITIS_LOOP_65_8                   |       35|       35|  0.350 us|  0.350 us|     33|     33|  loop auto-rewind stp (delay=0 clock cycles(s))|
        |grp_top_kernel_Pipeline_VITIS_LOOP_72_9_VITIS_LOOP_73_10_fu_766  |top_kernel_Pipeline_VITIS_LOOP_72_9_VITIS_LOOP_73_10  |    16387|    16387|  0.164 ms|  0.164 ms|  16385|  16385|  loop auto-rewind stp (delay=0 clock cycles(s))|
        +-----------------------------------------------------------------+------------------------------------------------------+---------+---------+----------+----------+-------+-------+------------------------------------------------+

        * Loop: 
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+
        |                   |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |     Loop Name     |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+
        |- VITIS_LOOP_29_3  |    16896|    16896|        66|          -|          -|   256|        no|
        |- VITIS_LOOP_51_6  |     4736|     4736|        74|          -|          -|    64|        no|
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    -|       -|      -|    -|
|Expression       |        -|    -|       0|    234|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        2|    8|   27715|  26580|    0|
|Memory           |      112|    -|       0|      0|    0|
|Multiplexer      |        -|    -|       0|   4119|    -|
|Register         |        -|    -|     301|      -|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |      114|    8|   28016|  30933|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      432|  360|  141120|  70560|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |       26|    2|      19|     43|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +-----------------------------------------------------------------+------------------------------------------------------+---------+----+-------+-------+-----+
    |                             Instance                            |                        Module                        | BRAM_18K| DSP|   FF  |  LUT  | URAM|
    +-----------------------------------------------------------------+------------------------------------------------------+---------+----+-------+-------+-----+
    |A_m_axi_U                                                        |A_m_axi                                               |        2|   0|    671|    637|    0|
    |C_m_axi_U                                                        |C_m_axi                                               |        0|   0|    611|    666|    0|
    |control_s_axi_U                                                  |control_s_axi                                         |        0|   0|    176|    296|    0|
    |grp_top_kernel_Pipeline_VITIS_LOOP_21_1_VITIS_LOOP_22_2_fu_507   |top_kernel_Pipeline_VITIS_LOOP_21_1_VITIS_LOOP_22_2   |        0|   0|     61|    172|    0|
    |grp_top_kernel_Pipeline_VITIS_LOOP_33_4_fu_522                   |top_kernel_Pipeline_VITIS_LOOP_33_4                   |        0|   0|     72|    997|    0|
    |grp_top_kernel_Pipeline_VITIS_LOOP_43_5_fu_536                   |top_kernel_Pipeline_VITIS_LOOP_43_5                   |        0|   0|  25709|  20388|    0|
    |grp_top_kernel_Pipeline_VITIS_LOOP_55_7_fu_615                   |top_kernel_Pipeline_VITIS_LOOP_55_7                   |        0|   0|     95|   1343|    0|
    |grp_top_kernel_Pipeline_VITIS_LOOP_65_8_fu_686                   |top_kernel_Pipeline_VITIS_LOOP_65_8                   |        0|   8|    257|   1830|    0|
    |grp_top_kernel_Pipeline_VITIS_LOOP_72_9_VITIS_LOOP_73_10_fu_766  |top_kernel_Pipeline_VITIS_LOOP_72_9_VITIS_LOOP_73_10  |        0|   0|     63|    251|    0|
    +-----------------------------------------------------------------+------------------------------------------------------+---------+----+-------+-------+-----+
    |Total                                                            |                                                      |        2|   8|  27715|  26580|    0|
    +-----------------------------------------------------------------+------------------------------------------------------+---------+----+-------+-------+-----+

    * DSP: 
    N/A

    * Memory: 
    +----------+----------------------+---------+---+----+-----+------+-----+------+-------------+
    |  Memory  |        Module        | BRAM_18K| FF| LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +----------+----------------------+---------+---+----+-----+------+-----+------+-------------+
    |A_1_48_U  |A_1_48_RAM_AUTO_1R1W  |        3|  0|   0|    0|  2048|   24|     1|        49152|
    |A_1_U     |A_1_48_RAM_AUTO_1R1W  |        3|  0|   0|    0|  2048|   24|     1|        49152|
    |A_2_U     |A_1_48_RAM_AUTO_1R1W  |        3|  0|   0|    0|  2048|   24|     1|        49152|
    |A_3_U     |A_1_48_RAM_AUTO_1R1W  |        3|  0|   0|    0|  2048|   24|     1|        49152|
    |A_4_U     |A_1_48_RAM_AUTO_1R1W  |        3|  0|   0|    0|  2048|   24|     1|        49152|
    |A_5_U     |A_1_48_RAM_AUTO_1R1W  |        3|  0|   0|    0|  2048|   24|     1|        49152|
    |A_6_U     |A_1_48_RAM_AUTO_1R1W  |        3|  0|   0|    0|  2048|   24|     1|        49152|
    |A_7_U     |A_1_48_RAM_AUTO_1R1W  |        3|  0|   0|    0|  2048|   24|     1|        49152|
    |C_1_49_U  |A_1_48_RAM_AUTO_1R1W  |        3|  0|   0|    0|  2048|   24|     1|        49152|
    |C_1_U     |A_1_48_RAM_AUTO_1R1W  |        3|  0|   0|    0|  2048|   24|     1|        49152|
    |C_2_U     |A_1_48_RAM_AUTO_1R1W  |        3|  0|   0|    0|  2048|   24|     1|        49152|
    |C_3_U     |A_1_48_RAM_AUTO_1R1W  |        3|  0|   0|    0|  2048|   24|     1|        49152|
    |C_4_U     |A_1_48_RAM_AUTO_1R1W  |        3|  0|   0|    0|  2048|   24|     1|        49152|
    |C_5_U     |A_1_48_RAM_AUTO_1R1W  |        3|  0|   0|    0|  2048|   24|     1|        49152|
    |C_6_U     |A_1_48_RAM_AUTO_1R1W  |        3|  0|   0|    0|  2048|   24|     1|        49152|
    |C_7_U     |A_1_48_RAM_AUTO_1R1W  |        3|  0|   0|    0|  2048|   24|     1|        49152|
    |tmp_U     |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_1_U   |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_2_U   |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_3_U   |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_4_U   |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_5_U   |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_6_U   |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_7_U   |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_8_U   |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_9_U   |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_10_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_11_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_12_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_13_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_14_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_15_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_16_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_17_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_18_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_19_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_20_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_21_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_22_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_23_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_24_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_25_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_26_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_27_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_28_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_29_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_30_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_31_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_32_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_33_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_34_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_35_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_36_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_37_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_38_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_39_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_40_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_41_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_42_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_43_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_44_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_45_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_46_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_47_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_48_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_49_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_50_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_51_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_52_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_53_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_54_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_55_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_56_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_57_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_58_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_59_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_60_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_61_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_62_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    |tmp_63_U  |tmp_RAM_AUTO_1R1W     |        1|  0|   0|    0|   256|   24|     1|         6144|
    +----------+----------------------+---------+---+----+-----+------+-----+------+-------------+
    |Total     |                      |      112|  0|   0|    0| 49152| 1920|    80|      1179648|
    +----------+----------------------+---------+---+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------+----------+----+---+----+------------+------------+
    |     Variable Name     | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-----------------------+----------+----+---+----+------------+------------+
    |add_ln29_fu_815_p2     |         +|   0|  0|  16|           9|           1|
    |add_ln40_fu_847_p2     |         +|   0|  0|  32|          25|          15|
    |add_ln51_fu_917_p2     |         +|   0|  0|  14|           7|           1|
    |sub_ln62_1_fu_996_p2   |         -|   0|  0|  24|           1|          17|
    |sub_ln62_fu_976_p2     |         -|   0|  0|  45|           1|          38|
    |and_ln40_fu_879_p2     |       and|   0|  0|   2|           1|           1|
    |icmp_ln29_fu_809_p2    |      icmp|   0|  0|  17|           9|          10|
    |icmp_ln51_fu_911_p2    |      icmp|   0|  0|  15|           7|           8|
    |denom_1_fu_899_p3      |    select|   0|  0|  24|           1|          24|
    |scale_fu_1016_p3       |    select|   0|  0|  17|           1|          17|
    |select_ln40_fu_891_p3  |    select|   0|  0|  24|           1|          23|
    |xor_ln40_1_fu_885_p2   |       xor|   0|  0|   2|           1|           1|
    |xor_ln40_fu_873_p2     |       xor|   0|  0|   2|           1|           2|
    +-----------------------+----------+----+---+----+------------+------------+
    |Total                  |          |   0|  0| 234|          65|         158|
    +-----------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-----------------+-----+-----------+-----+-----------+
    |       Name      | LUT | Input Size| Bits| Total Bits|
    +-----------------+-----+-----------+-----+-----------+
    |A_0_ARADDR       |   14|          3|   64|        192|
    |A_0_ARLEN        |   14|          3|   32|         96|
    |A_0_ARVALID      |   14|          3|    1|          3|
    |A_0_RREADY       |    9|          2|    1|          2|
    |A_1_48_address0  |   20|          4|   11|         44|
    |A_1_48_ce0       |   20|          4|    1|          4|
    |A_1_48_we0       |    9|          2|    1|          2|
    |A_1_address0     |   20|          4|   11|         44|
    |A_1_ce0          |   20|          4|    1|          4|
    |A_1_we0          |    9|          2|    1|          2|
    |A_2_address0     |   20|          4|   11|         44|
    |A_2_ce0          |   20|          4|    1|          4|
    |A_2_we0          |    9|          2|    1|          2|
    |A_3_address0     |   20|          4|   11|         44|
    |A_3_ce0          |   20|          4|    1|          4|
    |A_3_we0          |    9|          2|    1|          2|
    |A_4_address0     |   20|          4|   11|         44|
    |A_4_ce0          |   20|          4|    1|          4|
    |A_4_we0          |    9|          2|    1|          2|
    |A_5_address0     |   20|          4|   11|         44|
    |A_5_ce0          |   20|          4|    1|          4|
    |A_5_we0          |    9|          2|    1|          2|
    |A_6_address0     |   20|          4|   11|         44|
    |A_6_ce0          |   20|          4|    1|          4|
    |A_6_we0          |    9|          2|    1|          2|
    |A_7_address0     |   20|          4|   11|         44|
    |A_7_ce0          |   20|          4|    1|          4|
    |A_7_we0          |    9|          2|    1|          2|
    |A_blk_n_AR       |    9|          2|    1|          2|
    |C_0_AWADDR       |   14|          3|   64|        192|
    |C_0_AWLEN        |   14|          3|   32|         96|
    |C_0_AWVALID      |   14|          3|    1|          3|
    |C_0_BREADY       |   14|          3|    1|          3|
    |C_0_WVALID       |    9|          2|    1|          2|
    |C_1_49_address0  |   14|          3|   11|         33|
    |C_1_49_ce0       |   14|          3|    1|          3|
    |C_1_49_we0       |    9|          2|    1|          2|
    |C_1_address0     |   14|          3|   11|         33|
    |C_1_ce0          |   14|          3|    1|          3|
    |C_1_we0          |    9|          2|    1|          2|
    |C_2_address0     |   14|          3|   11|         33|
    |C_2_ce0          |   14|          3|    1|          3|
    |C_2_we0          |    9|          2|    1|          2|
    |C_3_address0     |   14|          3|   11|         33|
    |C_3_ce0          |   14|          3|    1|          3|
    |C_3_we0          |    9|          2|    1|          2|
    |C_4_address0     |   14|          3|   11|         33|
    |C_4_ce0          |   14|          3|    1|          3|
    |C_4_we0          |    9|          2|    1|          2|
    |C_5_address0     |   14|          3|   11|         33|
    |C_5_ce0          |   14|          3|    1|          3|
    |C_5_we0          |    9|          2|    1|          2|
    |C_6_address0     |   14|          3|   11|         33|
    |C_6_ce0          |   14|          3|    1|          3|
    |C_6_we0          |    9|          2|    1|          2|
    |C_7_address0     |   14|          3|   11|         33|
    |C_7_ce0          |   14|          3|    1|          3|
    |C_7_we0          |    9|          2|    1|          2|
    |C_blk_n_AW       |    9|          2|    1|          2|
    |C_blk_n_B        |    9|          2|    1|          2|
    |ap_NS_fsm        |  134|         28|    1|         28|
    |i_1_fu_140       |    9|          2|    9|         18|
    |j_1_fu_472       |    9|          2|    7|         14|
    |tmp_10_address0  |   20|          4|    8|         32|
    |tmp_10_ce0       |   20|          4|    1|          4|
    |tmp_10_we0       |    9|          2|    1|          2|
    |tmp_11_address0  |   20|          4|    8|         32|
    |tmp_11_ce0       |   20|          4|    1|          4|
    |tmp_11_we0       |    9|          2|    1|          2|
    |tmp_12_address0  |   20|          4|    8|         32|
    |tmp_12_ce0       |   20|          4|    1|          4|
    |tmp_12_we0       |    9|          2|    1|          2|
    |tmp_13_address0  |   20|          4|    8|         32|
    |tmp_13_ce0       |   20|          4|    1|          4|
    |tmp_13_we0       |    9|          2|    1|          2|
    |tmp_14_address0  |   20|          4|    8|         32|
    |tmp_14_ce0       |   20|          4|    1|          4|
    |tmp_14_we0       |    9|          2|    1|          2|
    |tmp_15_address0  |   20|          4|    8|         32|
    |tmp_15_ce0       |   20|          4|    1|          4|
    |tmp_15_we0       |    9|          2|    1|          2|
    |tmp_16_address0  |   20|          4|    8|         32|
    |tmp_16_ce0       |   20|          4|    1|          4|
    |tmp_16_we0       |    9|          2|    1|          2|
    |tmp_17_address0  |   20|          4|    8|         32|
    |tmp_17_ce0       |   20|          4|    1|          4|
    |tmp_17_we0       |    9|          2|    1|          2|
    |tmp_18_address0  |   20|          4|    8|         32|
    |tmp_18_ce0       |   20|          4|    1|          4|
    |tmp_18_we0       |    9|          2|    1|          2|
    |tmp_19_address0  |   20|          4|    8|         32|
    |tmp_19_ce0       |   20|          4|    1|          4|
    |tmp_19_we0       |    9|          2|    1|          2|
    |tmp_1_address0   |   20|          4|    8|         32|
    |tmp_1_ce0        |   20|          4|    1|          4|
    |tmp_1_we0        |    9|          2|    1|          2|
    |tmp_20_address0  |   20|          4|    8|         32|
    |tmp_20_ce0       |   20|          4|    1|          4|
    |tmp_20_we0       |    9|          2|    1|          2|
    |tmp_21_address0  |   20|          4|    8|         32|
    |tmp_21_ce0       |   20|          4|    1|          4|
    |tmp_21_we0       |    9|          2|    1|          2|
    |tmp_22_address0  |   20|          4|    8|         32|
    |tmp_22_ce0       |   20|          4|    1|          4|
    |tmp_22_we0       |    9|          2|    1|          2|
    |tmp_23_address0  |   20|          4|    8|         32|
    |tmp_23_ce0       |   20|          4|    1|          4|
    |tmp_23_we0       |    9|          2|    1|          2|
    |tmp_24_address0  |   20|          4|    8|         32|
    |tmp_24_ce0       |   20|          4|    1|          4|
    |tmp_24_we0       |    9|          2|    1|          2|
    |tmp_25_address0  |   20|          4|    8|         32|
    |tmp_25_ce0       |   20|          4|    1|          4|
    |tmp_25_we0       |    9|          2|    1|          2|
    |tmp_26_address0  |   20|          4|    8|         32|
    |tmp_26_ce0       |   20|          4|    1|          4|
    |tmp_26_we0       |    9|          2|    1|          2|
    |tmp_27_address0  |   20|          4|    8|         32|
    |tmp_27_ce0       |   20|          4|    1|          4|
    |tmp_27_we0       |    9|          2|    1|          2|
    |tmp_28_address0  |   20|          4|    8|         32|
    |tmp_28_ce0       |   20|          4|    1|          4|
    |tmp_28_we0       |    9|          2|    1|          2|
    |tmp_29_address0  |   20|          4|    8|         32|
    |tmp_29_ce0       |   20|          4|    1|          4|
    |tmp_29_we0       |    9|          2|    1|          2|
    |tmp_2_address0   |   20|          4|    8|         32|
    |tmp_2_ce0        |   20|          4|    1|          4|
    |tmp_2_we0        |    9|          2|    1|          2|
    |tmp_30_address0  |   20|          4|    8|         32|
    |tmp_30_ce0       |   20|          4|    1|          4|
    |tmp_30_we0       |    9|          2|    1|          2|
    |tmp_31_address0  |   20|          4|    8|         32|
    |tmp_31_ce0       |   20|          4|    1|          4|
    |tmp_31_we0       |    9|          2|    1|          2|
    |tmp_32_address0  |   20|          4|    8|         32|
    |tmp_32_ce0       |   20|          4|    1|          4|
    |tmp_32_we0       |    9|          2|    1|          2|
    |tmp_33_address0  |   20|          4|    8|         32|
    |tmp_33_ce0       |   20|          4|    1|          4|
    |tmp_33_we0       |    9|          2|    1|          2|
    |tmp_34_address0  |   20|          4|    8|         32|
    |tmp_34_ce0       |   20|          4|    1|          4|
    |tmp_34_we0       |    9|          2|    1|          2|
    |tmp_35_address0  |   20|          4|    8|         32|
    |tmp_35_ce0       |   20|          4|    1|          4|
    |tmp_35_we0       |    9|          2|    1|          2|
    |tmp_36_address0  |   20|          4|    8|         32|
    |tmp_36_ce0       |   20|          4|    1|          4|
    |tmp_36_we0       |    9|          2|    1|          2|
    |tmp_37_address0  |   20|          4|    8|         32|
    |tmp_37_ce0       |   20|          4|    1|          4|
    |tmp_37_we0       |    9|          2|    1|          2|
    |tmp_38_address0  |   20|          4|    8|         32|
    |tmp_38_ce0       |   20|          4|    1|          4|
    |tmp_38_we0       |    9|          2|    1|          2|
    |tmp_39_address0  |   20|          4|    8|         32|
    |tmp_39_ce0       |   20|          4|    1|          4|
    |tmp_39_we0       |    9|          2|    1|          2|
    |tmp_3_address0   |   20|          4|    8|         32|
    |tmp_3_ce0        |   20|          4|    1|          4|
    |tmp_3_we0        |    9|          2|    1|          2|
    |tmp_40_address0  |   20|          4|    8|         32|
    |tmp_40_ce0       |   20|          4|    1|          4|
    |tmp_40_we0       |    9|          2|    1|          2|
    |tmp_41_address0  |   20|          4|    8|         32|
    |tmp_41_ce0       |   20|          4|    1|          4|
    |tmp_41_we0       |    9|          2|    1|          2|
    |tmp_42_address0  |   20|          4|    8|         32|
    |tmp_42_ce0       |   20|          4|    1|          4|
    |tmp_42_we0       |    9|          2|    1|          2|
    |tmp_43_address0  |   20|          4|    8|         32|
    |tmp_43_ce0       |   20|          4|    1|          4|
    |tmp_43_we0       |    9|          2|    1|          2|
    |tmp_44_address0  |   20|          4|    8|         32|
    |tmp_44_ce0       |   20|          4|    1|          4|
    |tmp_44_we0       |    9|          2|    1|          2|
    |tmp_45_address0  |   20|          4|    8|         32|
    |tmp_45_ce0       |   20|          4|    1|          4|
    |tmp_45_we0       |    9|          2|    1|          2|
    |tmp_46_address0  |   20|          4|    8|         32|
    |tmp_46_ce0       |   20|          4|    1|          4|
    |tmp_46_we0       |    9|          2|    1|          2|
    |tmp_47_address0  |   20|          4|    8|         32|
    |tmp_47_ce0       |   20|          4|    1|          4|
    |tmp_47_we0       |    9|          2|    1|          2|
    |tmp_48_address0  |   20|          4|    8|         32|
    |tmp_48_ce0       |   20|          4|    1|          4|
    |tmp_48_we0       |    9|          2|    1|          2|
    |tmp_49_address0  |   20|          4|    8|         32|
    |tmp_49_ce0       |   20|          4|    1|          4|
    |tmp_49_we0       |    9|          2|    1|          2|
    |tmp_4_address0   |   20|          4|    8|         32|
    |tmp_4_ce0        |   20|          4|    1|          4|
    |tmp_4_we0        |    9|          2|    1|          2|
    |tmp_50_address0  |   20|          4|    8|         32|
    |tmp_50_ce0       |   20|          4|    1|          4|
    |tmp_50_we0       |    9|          2|    1|          2|
    |tmp_51_address0  |   20|          4|    8|         32|
    |tmp_51_ce0       |   20|          4|    1|          4|
    |tmp_51_we0       |    9|          2|    1|          2|
    |tmp_52_address0  |   20|          4|    8|         32|
    |tmp_52_ce0       |   20|          4|    1|          4|
    |tmp_52_we0       |    9|          2|    1|          2|
    |tmp_53_address0  |   20|          4|    8|         32|
    |tmp_53_ce0       |   20|          4|    1|          4|
    |tmp_53_we0       |    9|          2|    1|          2|
    |tmp_54_address0  |   20|          4|    8|         32|
    |tmp_54_ce0       |   20|          4|    1|          4|
    |tmp_54_we0       |    9|          2|    1|          2|
    |tmp_55_address0  |   20|          4|    8|         32|
    |tmp_55_ce0       |   20|          4|    1|          4|
    |tmp_55_we0       |    9|          2|    1|          2|
    |tmp_56_address0  |   20|          4|    8|         32|
    |tmp_56_ce0       |   20|          4|    1|          4|
    |tmp_56_we0       |    9|          2|    1|          2|
    |tmp_57_address0  |   20|          4|    8|         32|
    |tmp_57_ce0       |   20|          4|    1|          4|
    |tmp_57_we0       |    9|          2|    1|          2|
    |tmp_58_address0  |   20|          4|    8|         32|
    |tmp_58_ce0       |   20|          4|    1|          4|
    |tmp_58_we0       |    9|          2|    1|          2|
    |tmp_59_address0  |   20|          4|    8|         32|
    |tmp_59_ce0       |   20|          4|    1|          4|
    |tmp_59_we0       |    9|          2|    1|          2|
    |tmp_5_address0   |   20|          4|    8|         32|
    |tmp_5_ce0        |   20|          4|    1|          4|
    |tmp_5_we0        |    9|          2|    1|          2|
    |tmp_60_address0  |   20|          4|    8|         32|
    |tmp_60_ce0       |   20|          4|    1|          4|
    |tmp_60_we0       |    9|          2|    1|          2|
    |tmp_61_address0  |   20|          4|    8|         32|
    |tmp_61_ce0       |   20|          4|    1|          4|
    |tmp_61_we0       |    9|          2|    1|          2|
    |tmp_62_address0  |   20|          4|    8|         32|
    |tmp_62_ce0       |   20|          4|    1|          4|
    |tmp_62_we0       |    9|          2|    1|          2|
    |tmp_63_address0  |   20|          4|    8|         32|
    |tmp_63_ce0       |   20|          4|    1|          4|
    |tmp_63_we0       |    9|          2|    1|          2|
    |tmp_6_address0   |   20|          4|    8|         32|
    |tmp_6_ce0        |   20|          4|    1|          4|
    |tmp_6_we0        |    9|          2|    1|          2|
    |tmp_7_address0   |   20|          4|    8|         32|
    |tmp_7_ce0        |   20|          4|    1|          4|
    |tmp_7_we0        |    9|          2|    1|          2|
    |tmp_8_address0   |   20|          4|    8|         32|
    |tmp_8_ce0        |   20|          4|    1|          4|
    |tmp_8_we0        |    9|          2|    1|          2|
    |tmp_9_address0   |   20|          4|    8|         32|
    |tmp_9_ce0        |   20|          4|    1|          4|
    |tmp_9_we0        |    9|          2|    1|          2|
    |tmp_address0     |   20|          4|    8|         32|
    |tmp_ce0          |   20|          4|    1|          4|
    |tmp_we0          |    9|          2|    1|          2|
    +-----------------+-----+-----------+-----+-----------+
    |Total            | 4119|        847| 1065|       3791|
    +-----------------+-----+-----------+-----+-----------+

    * Register: 
    +------------------------------------------------------------------------------+----+----+-----+-----------+
    |                                     Name                                     | FF | LUT| Bits| Const Bits|
    +------------------------------------------------------------------------------+----+----+-----+-----------+
    |C_DRAM_read_reg_1042                                                          |  64|   0|   64|          0|
    |ap_CS_fsm                                                                     |  27|   0|   27|          0|
    |denom_1_reg_1091                                                              |  24|   0|   24|          0|
    |grp_top_kernel_Pipeline_VITIS_LOOP_21_1_VITIS_LOOP_22_2_fu_507_ap_start_reg   |   1|   0|    1|          0|
    |grp_top_kernel_Pipeline_VITIS_LOOP_33_4_fu_522_ap_start_reg                   |   1|   0|    1|          0|
    |grp_top_kernel_Pipeline_VITIS_LOOP_43_5_fu_536_ap_start_reg                   |   1|   0|    1|          0|
    |grp_top_kernel_Pipeline_VITIS_LOOP_55_7_fu_615_ap_start_reg                   |   1|   0|    1|          0|
    |grp_top_kernel_Pipeline_VITIS_LOOP_65_8_fu_686_ap_start_reg                   |   1|   0|    1|          0|
    |grp_top_kernel_Pipeline_VITIS_LOOP_72_9_VITIS_LOOP_73_10_fu_766_ap_start_reg  |   1|   0|    1|          0|
    |i_1_fu_140                                                                    |   9|   0|    9|          0|
    |j_1_fu_472                                                                    |   7|   0|    7|          0|
    |lshr_ln1_reg_1110                                                             |   3|   0|    3|          0|
    |scale_reg_1122                                                                |  17|   0|   17|          0|
    |trunc_ln29_1_reg_1079                                                         |   3|   0|    3|          0|
    |trunc_ln29_reg_1073                                                           |   8|   0|    8|          0|
    |trunc_ln3_reg_1116                                                            |  62|   0|   62|          0|
    |trunc_ln51_1_reg_1104                                                         |   3|   0|    3|          0|
    |trunc_ln51_reg_1099                                                           |   6|   0|    6|          0|
    |trunc_ln_reg_1059                                                             |  62|   0|   62|          0|
    +------------------------------------------------------------------------------+----+----+-----+-----------+
    |Total                                                                         | 301|   0|  301|          0|
    +------------------------------------------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------+-----+-----+------------+--------------+--------------+
|       RTL Ports       | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-----------------------+-----+-----+------------+--------------+--------------+
|s_axi_control_AWVALID  |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_AWREADY  |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_AWADDR   |   in|    6|       s_axi|       control|        scalar|
|s_axi_control_WVALID   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_WREADY   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_WDATA    |   in|   32|       s_axi|       control|        scalar|
|s_axi_control_WSTRB    |   in|    4|       s_axi|       control|        scalar|
|s_axi_control_ARVALID  |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_ARREADY  |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_ARADDR   |   in|    6|       s_axi|       control|        scalar|
|s_axi_control_RVALID   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_RREADY   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_RDATA    |  out|   32|       s_axi|       control|        scalar|
|s_axi_control_RRESP    |  out|    2|       s_axi|       control|        scalar|
|s_axi_control_BVALID   |  out|    1|       s_axi|       control|        scalar|
|s_axi_control_BREADY   |   in|    1|       s_axi|       control|        scalar|
|s_axi_control_BRESP    |  out|    2|       s_axi|       control|        scalar|
|ap_clk                 |   in|    1|  ap_ctrl_hs|    top_kernel|  return value|
|ap_rst_n               |   in|    1|  ap_ctrl_hs|    top_kernel|  return value|
|interrupt              |  out|    1|  ap_ctrl_hs|    top_kernel|  return value|
|m_axi_A_AWVALID        |  out|    1|       m_axi|             A|       pointer|
|m_axi_A_AWREADY        |   in|    1|       m_axi|             A|       pointer|
|m_axi_A_AWADDR         |  out|   64|       m_axi|             A|       pointer|
|m_axi_A_AWID           |  out|    1|       m_axi|             A|       pointer|
|m_axi_A_AWLEN          |  out|    8|       m_axi|             A|       pointer|
|m_axi_A_AWSIZE         |  out|    3|       m_axi|             A|       pointer|
|m_axi_A_AWBURST        |  out|    2|       m_axi|             A|       pointer|
|m_axi_A_AWLOCK         |  out|    2|       m_axi|             A|       pointer|
|m_axi_A_AWCACHE        |  out|    4|       m_axi|             A|       pointer|
|m_axi_A_AWPROT         |  out|    3|       m_axi|             A|       pointer|
|m_axi_A_AWQOS          |  out|    4|       m_axi|             A|       pointer|
|m_axi_A_AWREGION       |  out|    4|       m_axi|             A|       pointer|
|m_axi_A_AWUSER         |  out|    1|       m_axi|             A|       pointer|
|m_axi_A_WVALID         |  out|    1|       m_axi|             A|       pointer|
|m_axi_A_WREADY         |   in|    1|       m_axi|             A|       pointer|
|m_axi_A_WDATA          |  out|   32|       m_axi|             A|       pointer|
|m_axi_A_WSTRB          |  out|    4|       m_axi|             A|       pointer|
|m_axi_A_WLAST          |  out|    1|       m_axi|             A|       pointer|
|m_axi_A_WID            |  out|    1|       m_axi|             A|       pointer|
|m_axi_A_WUSER          |  out|    1|       m_axi|             A|       pointer|
|m_axi_A_ARVALID        |  out|    1|       m_axi|             A|       pointer|
|m_axi_A_ARREADY        |   in|    1|       m_axi|             A|       pointer|
|m_axi_A_ARADDR         |  out|   64|       m_axi|             A|       pointer|
|m_axi_A_ARID           |  out|    1|       m_axi|             A|       pointer|
|m_axi_A_ARLEN          |  out|    8|       m_axi|             A|       pointer|
|m_axi_A_ARSIZE         |  out|    3|       m_axi|             A|       pointer|
|m_axi_A_ARBURST        |  out|    2|       m_axi|             A|       pointer|
|m_axi_A_ARLOCK         |  out|    2|       m_axi|             A|       pointer|
|m_axi_A_ARCACHE        |  out|    4|       m_axi|             A|       pointer|
|m_axi_A_ARPROT         |  out|    3|       m_axi|             A|       pointer|
|m_axi_A_ARQOS          |  out|    4|       m_axi|             A|       pointer|
|m_axi_A_ARREGION       |  out|    4|       m_axi|             A|       pointer|
|m_axi_A_ARUSER         |  out|    1|       m_axi|             A|       pointer|
|m_axi_A_RVALID         |   in|    1|       m_axi|             A|       pointer|
|m_axi_A_RREADY         |  out|    1|       m_axi|             A|       pointer|
|m_axi_A_RDATA          |   in|   32|       m_axi|             A|       pointer|
|m_axi_A_RLAST          |   in|    1|       m_axi|             A|       pointer|
|m_axi_A_RID            |   in|    1|       m_axi|             A|       pointer|
|m_axi_A_RUSER          |   in|    1|       m_axi|             A|       pointer|
|m_axi_A_RRESP          |   in|    2|       m_axi|             A|       pointer|
|m_axi_A_BVALID         |   in|    1|       m_axi|             A|       pointer|
|m_axi_A_BREADY         |  out|    1|       m_axi|             A|       pointer|
|m_axi_A_BRESP          |   in|    2|       m_axi|             A|       pointer|
|m_axi_A_BID            |   in|    1|       m_axi|             A|       pointer|
|m_axi_A_BUSER          |   in|    1|       m_axi|             A|       pointer|
|m_axi_C_AWVALID        |  out|    1|       m_axi|             C|       pointer|
|m_axi_C_AWREADY        |   in|    1|       m_axi|             C|       pointer|
|m_axi_C_AWADDR         |  out|   64|       m_axi|             C|       pointer|
|m_axi_C_AWID           |  out|    1|       m_axi|             C|       pointer|
|m_axi_C_AWLEN          |  out|    8|       m_axi|             C|       pointer|
|m_axi_C_AWSIZE         |  out|    3|       m_axi|             C|       pointer|
|m_axi_C_AWBURST        |  out|    2|       m_axi|             C|       pointer|
|m_axi_C_AWLOCK         |  out|    2|       m_axi|             C|       pointer|
|m_axi_C_AWCACHE        |  out|    4|       m_axi|             C|       pointer|
|m_axi_C_AWPROT         |  out|    3|       m_axi|             C|       pointer|
|m_axi_C_AWQOS          |  out|    4|       m_axi|             C|       pointer|
|m_axi_C_AWREGION       |  out|    4|       m_axi|             C|       pointer|
|m_axi_C_AWUSER         |  out|    1|       m_axi|             C|       pointer|
|m_axi_C_WVALID         |  out|    1|       m_axi|             C|       pointer|
|m_axi_C_WREADY         |   in|    1|       m_axi|             C|       pointer|
|m_axi_C_WDATA          |  out|   32|       m_axi|             C|       pointer|
|m_axi_C_WSTRB          |  out|    4|       m_axi|             C|       pointer|
|m_axi_C_WLAST          |  out|    1|       m_axi|             C|       pointer|
|m_axi_C_WID            |  out|    1|       m_axi|             C|       pointer|
|m_axi_C_WUSER          |  out|    1|       m_axi|             C|       pointer|
|m_axi_C_ARVALID        |  out|    1|       m_axi|             C|       pointer|
|m_axi_C_ARREADY        |   in|    1|       m_axi|             C|       pointer|
|m_axi_C_ARADDR         |  out|   64|       m_axi|             C|       pointer|
|m_axi_C_ARID           |  out|    1|       m_axi|             C|       pointer|
|m_axi_C_ARLEN          |  out|    8|       m_axi|             C|       pointer|
|m_axi_C_ARSIZE         |  out|    3|       m_axi|             C|       pointer|
|m_axi_C_ARBURST        |  out|    2|       m_axi|             C|       pointer|
|m_axi_C_ARLOCK         |  out|    2|       m_axi|             C|       pointer|
|m_axi_C_ARCACHE        |  out|    4|       m_axi|             C|       pointer|
|m_axi_C_ARPROT         |  out|    3|       m_axi|             C|       pointer|
|m_axi_C_ARQOS          |  out|    4|       m_axi|             C|       pointer|
|m_axi_C_ARREGION       |  out|    4|       m_axi|             C|       pointer|
|m_axi_C_ARUSER         |  out|    1|       m_axi|             C|       pointer|
|m_axi_C_RVALID         |   in|    1|       m_axi|             C|       pointer|
|m_axi_C_RREADY         |  out|    1|       m_axi|             C|       pointer|
|m_axi_C_RDATA          |   in|   32|       m_axi|             C|       pointer|
|m_axi_C_RLAST          |   in|    1|       m_axi|             C|       pointer|
|m_axi_C_RID            |   in|    1|       m_axi|             C|       pointer|
|m_axi_C_RUSER          |   in|    1|       m_axi|             C|       pointer|
|m_axi_C_RRESP          |   in|    2|       m_axi|             C|       pointer|
|m_axi_C_BVALID         |   in|    1|       m_axi|             C|       pointer|
|m_axi_C_BREADY         |  out|    1|       m_axi|             C|       pointer|
|m_axi_C_BRESP          |   in|    2|       m_axi|             C|       pointer|
|m_axi_C_BID            |   in|    1|       m_axi|             C|       pointer|
|m_axi_C_BUSER          |   in|    1|       m_axi|             C|       pointer|
+-----------------------+-----+-----+------------+--------------+--------------+

