/****************************************************************************
 *     Copyright (c) 1999-2014, Broadcom Corporation
 *     All Rights Reserved
 *     Confidential Property of Broadcom Corporation
 *
 *
 * THIS SOFTWARE MAY ONLY BE USED SUBJECT TO AN EXECUTED SOFTWARE LICENSE
 * AGREEMENT  BETWEEN THE USER AND BROADCOM.  YOU HAVE NO RIGHT TO USE OR
 * EXPLOIT THIS MATERIAL EXCEPT SUBJECT TO THE TERMS OF SUCH AN AGREEMENT.
 *
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 *
 * Date:           Generated on               Wed Feb 11 10:14:00 2015
 *                 Full Compile MD5 Checksum  f7f4bd55341805fcfe958ba5e47e65f4
 *                     (minus title and desc)
 *                 MD5 Checksum               95b679a9655597a92593cae55222c397
 *
 * Compiled with:  RDB Utility                combo_header.pl
 *                 RDB.pm                     15653
 *                 unknown                    unknown
 *                 Perl Interpreter           5.008008
 *                 Operating System           linux
 *
 *
 ***************************************************************************/

#ifndef BCHP_RF4CE_CPU_AUX_REGS_H__
#define BCHP_RF4CE_CPU_AUX_REGS_H__

/***************************************************************************
 *RF4CE_CPU_AUX_REGS - CPU Auxiliary Registers
 ***************************************************************************/
#define BCHP_RF4CE_CPU_AUX_REGS_STATUS           0x01451000 /* [RO] STATUS Register */
#define BCHP_RF4CE_CPU_AUX_REGS_SEMAPHORE        0x01451004 /* [RW] Inter-process/Host semaphore register */
#define BCHP_RF4CE_CPU_AUX_REGS_LP_START         0x01451008 /* [RW] Loop start address (32-bit) */
#define BCHP_RF4CE_CPU_AUX_REGS_LP_END           0x0145100c /* [RW] Loop end address (32-bit) */
#define BCHP_RF4CE_CPU_AUX_REGS_IDENTITY         0x01451010 /* [RO] Base Case */
#define BCHP_RF4CE_CPU_AUX_REGS_DEBUG            0x01451014 /* [RW] Debug register */
#define BCHP_RF4CE_CPU_AUX_REGS_PC               0x01451018 /* [RO] Program Counter register (32-bit) */
#define BCHP_RF4CE_CPU_AUX_REGS_STATUS32         0x01451028 /* [RO] Status register (32-bit) */
#define BCHP_RF4CE_CPU_AUX_REGS_STATUS32_L1      0x0145102c /* [RW] Status register save for level 1 interrupts */
#define BCHP_RF4CE_CPU_AUX_REGS_STATUS32_L2      0x01451030 /* [RW] Status register save for level 2 interrupts */
#define BCHP_RF4CE_CPU_AUX_REGS_AUX_DCCM         0x01451060 /* [RW] Address of Local RAM */
#define BCHP_RF4CE_CPU_AUX_REGS_COUNT            0x01451084 /* [RW] Timer Control Register */
#define BCHP_RF4CE_CPU_AUX_REGS_CONTROL          0x01451088 /* [RW] Timer Count Register */
#define BCHP_RF4CE_CPU_AUX_REGS_LIMIT            0x0145108c /* [RW] Timer Limit Register */
#define BCHP_RF4CE_CPU_AUX_REGS_INT_VECTOR_BASE  0x01451094 /* [RW] Interrupt Vector Base address */
#define BCHP_RF4CE_CPU_AUX_REGS_AUX_IRQ_LV12     0x0145110c /* [RW] Interrupt Level Status */
#define BCHP_RF4CE_CPU_AUX_REGS_CRC_BUILD_BCR    0x01451188 /* [RO] Build configuration register for CRC instruction. */
#define BCHP_RF4CE_CPU_AUX_REGS_DVBF_BUILD       0x01451190 /* [RO] Build configuration register for dual viterbi butterfly instruction. */
#define BCHP_RF4CE_CPU_AUX_REGS_EXT_ARITH_BUILD  0x01451194 /* [RO] Build configuration register to specify that the processor has the extended arithmetic instructions. */
#define BCHP_RF4CE_CPU_AUX_REGS_DATASPACE        0x01451198 /* [RO] Build configuration register for dataspace. */
#define BCHP_RF4CE_CPU_AUX_REGS_MEMSUBSYS        0x0145119c /* [RO] Build configuration register for memory subsytem. */
#define BCHP_RF4CE_CPU_AUX_REGS_VECBASE_AC_BUILD 0x014511a0 /* [RO] Build configuration register for ARC600 interrupt vector base address. */
#define BCHP_RF4CE_CPU_AUX_REGS_P_BASE_ADDR      0x014511a4 /* [RO] Build configuration register for peripheral base address. */
#define BCHP_RF4CE_CPU_AUX_REGS_MPU_BUILD        0x014511b4 /* [RO] Build configuration register for memory protection unit. */
#define BCHP_RF4CE_CPU_AUX_REGS_RF_BUILD         0x014511b8 /* [RO] Build configuration register for register file. */
#define BCHP_RF4CE_CPU_AUX_REGS_D_CACHE_BUILD    0x014511c8 /* [RO] Build configuration register for data cache. */
#define BCHP_RF4CE_CPU_AUX_REGS_MADI_BUILD       0x014511cc /* [RO] Build configuration register for multiple ARC debug interface. */
#define BCHP_RF4CE_CPU_AUX_REGS_DCCM_BUILD       0x014511d0 /* [RO] Build configuration register for data closely coupled memory. */
#define BCHP_RF4CE_CPU_AUX_REGS_TIMER_BUILD      0x014511d4 /* [RO] Build configuration register for timers. */
#define BCHP_RF4CE_CPU_AUX_REGS_AP_BUILD         0x014511d8 /* [RO] Build configuration register for actionpoints. */
#define BCHP_RF4CE_CPU_AUX_REGS_I_CACHE_BUILD    0x014511dc /* [RO] Build configuration register for instruction cache. */
#define BCHP_RF4CE_CPU_AUX_REGS_ICCM_BUILD       0x014511e0 /* [RO] Build configuration register for instruction closely coupled memory. */
#define BCHP_RF4CE_CPU_AUX_REGS_DSPRAM_BUILD     0x014511e4 /* [RO] Build configuration register for XY memory. */
#define BCHP_RF4CE_CPU_AUX_REGS_MAC_BUILD        0x014511e8 /* [RO] Build configuration register for Xmac. */
#define BCHP_RF4CE_CPU_AUX_REGS_MULTIPLY_BUILD   0x014511ec /* [RO] Build configuration register for instruction closely coupled memory. */
#define BCHP_RF4CE_CPU_AUX_REGS_SWAP_BUILD       0x014511f0 /* [RO] Build configuration register for swap instruction. */
#define BCHP_RF4CE_CPU_AUX_REGS_NORM_BUILD       0x014511f4 /* [RO] Build configuration register for normalise instruction. */
#define BCHP_RF4CE_CPU_AUX_REGS_MINMAX_BUILD     0x014511f8 /* [RO] Build configuration register for min/max instruction. */
#define BCHP_RF4CE_CPU_AUX_REGS_BARREL_BUILD     0x014511fc /* [RO] Build configuration register for barrel shifter. */
#define BCHP_RF4CE_CPU_AUX_REGS_ARC600_BUILD     0x01451304 /* [RO] Build configuration register for ARC 600. */
#define BCHP_RF4CE_CPU_AUX_REGS_AUX_SYSTEM_BUILD 0x01451308 /* [RW] Build configuration register for AS221BD. */
#define BCHP_RF4CE_CPU_AUX_REGS_MCD_BCR          0x01451310 /* [RO] MCD configuration register for AS221BD. */
#define BCHP_RF4CE_CPU_AUX_REGS_IFETCHQUEUE_BUILD 0x014513f8 /* [RO] Build configuration register for the InstructionFetchQueue component. */
#define BCHP_RF4CE_CPU_AUX_REGS_COUNT1           0x01451400 /* [RW] Timer Control Register */
#define BCHP_RF4CE_CPU_AUX_REGS_CONTROL1         0x01451404 /* [RW] Timer Count Register */
#define BCHP_RF4CE_CPU_AUX_REGS_LIMIT1           0x01451408 /* [RW] Timer Limit Register */
#define BCHP_RF4CE_CPU_AUX_REGS_AUX_IRQ_LEV      0x01451800 /* [RW] Interrupt Level Programming */
#define BCHP_RF4CE_CPU_AUX_REGS_AUX_IRQ_HINT     0x01451804 /* [RW] Software Triggered Interrupt */
#define BCHP_RF4CE_CPU_AUX_REGS_AUX_ALIGN_CTRL   0x0145180c /* [RW] Memory Alignment Detection Control */
#define BCHP_RF4CE_CPU_AUX_REGS_AUX_ALIGN_ADDR   0x01451810 /* [RO] Memory Alignment Detected Address */
#define BCHP_RF4CE_CPU_AUX_REGS_AUX_ALIGN_SIZE   0x01451814 /* [RO] Memory Alignment Detected Size */
#define BCHP_RF4CE_CPU_AUX_REGS_AUX_INTER_CORE_INTERRUPT 0x01451a00 /* [RW] Inter-core Interrupt Register */
#define BCHP_RF4CE_CPU_AUX_REGS_AX_IPC_SEM_N     0x01451a04 /* [RW] Inter-core Sempahore Register */
#define BCHP_RF4CE_CPU_AUX_REGS_AUX_INTER_CORE_ACK 0x01451a08 /* [RW] Inter-core Interrup Acknowledge Register */

/***************************************************************************
 *STATUS - STATUS Register
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: STATUS :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_STATUS_WORD_MASK                   0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_STATUS_WORD_SHIFT                  0

/***************************************************************************
 *SEMAPHORE - Inter-process/Host semaphore register
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: SEMAPHORE :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_SEMAPHORE_WORD_MASK                0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_SEMAPHORE_WORD_SHIFT               0

/***************************************************************************
 *LP_START - Loop start address (32-bit)
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: LP_START :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_LP_START_WORD_MASK                 0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_LP_START_WORD_SHIFT                0

/***************************************************************************
 *LP_END - Loop end address (32-bit)
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: LP_END :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_LP_END_WORD_MASK                   0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_LP_END_WORD_SHIFT                  0

/***************************************************************************
 *IDENTITY - Base Case
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: IDENTITY :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_IDENTITY_WORD_MASK                 0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_IDENTITY_WORD_SHIFT                0

/***************************************************************************
 *DEBUG - Debug register
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: DEBUG :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_DEBUG_WORD_MASK                    0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_DEBUG_WORD_SHIFT                   0

/***************************************************************************
 *PC - Program Counter register (32-bit)
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: PC :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_PC_WORD_MASK                       0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_PC_WORD_SHIFT                      0

/***************************************************************************
 *STATUS32 - Status register (32-bit)
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: STATUS32 :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_STATUS32_WORD_MASK                 0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_STATUS32_WORD_SHIFT                0

/***************************************************************************
 *STATUS32_L1 - Status register save for level 1 interrupts
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: STATUS32_L1 :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_STATUS32_L1_WORD_MASK              0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_STATUS32_L1_WORD_SHIFT             0

/***************************************************************************
 *STATUS32_L2 - Status register save for level 2 interrupts
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: STATUS32_L2 :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_STATUS32_L2_WORD_MASK              0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_STATUS32_L2_WORD_SHIFT             0

/***************************************************************************
 *AUX_DCCM - Address of Local RAM
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: AUX_DCCM :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_AUX_DCCM_WORD_MASK                 0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_AUX_DCCM_WORD_SHIFT                0

/***************************************************************************
 *COUNT - Timer Control Register
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: COUNT :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_COUNT_WORD_MASK                    0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_COUNT_WORD_SHIFT                   0

/***************************************************************************
 *CONTROL - Timer Count Register
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: CONTROL :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_CONTROL_WORD_MASK                  0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_CONTROL_WORD_SHIFT                 0

/***************************************************************************
 *LIMIT - Timer Limit Register
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: LIMIT :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_LIMIT_WORD_MASK                    0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_LIMIT_WORD_SHIFT                   0

/***************************************************************************
 *INT_VECTOR_BASE - Interrupt Vector Base address
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: INT_VECTOR_BASE :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_INT_VECTOR_BASE_WORD_MASK          0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_INT_VECTOR_BASE_WORD_SHIFT         0

/***************************************************************************
 *AUX_IRQ_LV12 - Interrupt Level Status
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: AUX_IRQ_LV12 :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_AUX_IRQ_LV12_WORD_MASK             0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_AUX_IRQ_LV12_WORD_SHIFT            0

/***************************************************************************
 *CRC_BUILD_BCR - Build configuration register for CRC instruction.
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: CRC_BUILD_BCR :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_CRC_BUILD_BCR_WORD_MASK            0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_CRC_BUILD_BCR_WORD_SHIFT           0

/***************************************************************************
 *DVBF_BUILD - Build configuration register for dual viterbi butterfly instruction.
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: DVBF_BUILD :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_DVBF_BUILD_WORD_MASK               0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_DVBF_BUILD_WORD_SHIFT              0

/***************************************************************************
 *EXT_ARITH_BUILD - Build configuration register to specify that the processor has the extended arithmetic instructions.
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: EXT_ARITH_BUILD :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_EXT_ARITH_BUILD_WORD_MASK          0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_EXT_ARITH_BUILD_WORD_SHIFT         0

/***************************************************************************
 *DATASPACE - Build configuration register for dataspace.
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: DATASPACE :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_DATASPACE_WORD_MASK                0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_DATASPACE_WORD_SHIFT               0

/***************************************************************************
 *MEMSUBSYS - Build configuration register for memory subsytem.
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: MEMSUBSYS :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_MEMSUBSYS_WORD_MASK                0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_MEMSUBSYS_WORD_SHIFT               0

/***************************************************************************
 *VECBASE_AC_BUILD - Build configuration register for ARC600 interrupt vector base address.
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: VECBASE_AC_BUILD :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_VECBASE_AC_BUILD_WORD_MASK         0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_VECBASE_AC_BUILD_WORD_SHIFT        0

/***************************************************************************
 *P_BASE_ADDR - Build configuration register for peripheral base address.
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: P_BASE_ADDR :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_P_BASE_ADDR_WORD_MASK              0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_P_BASE_ADDR_WORD_SHIFT             0

/***************************************************************************
 *MPU_BUILD - Build configuration register for memory protection unit.
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: MPU_BUILD :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_MPU_BUILD_WORD_MASK                0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_MPU_BUILD_WORD_SHIFT               0

/***************************************************************************
 *RF_BUILD - Build configuration register for register file.
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: RF_BUILD :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_RF_BUILD_WORD_MASK                 0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_RF_BUILD_WORD_SHIFT                0

/***************************************************************************
 *D_CACHE_BUILD - Build configuration register for data cache.
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: D_CACHE_BUILD :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_D_CACHE_BUILD_WORD_MASK            0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_D_CACHE_BUILD_WORD_SHIFT           0

/***************************************************************************
 *MADI_BUILD - Build configuration register for multiple ARC debug interface.
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: MADI_BUILD :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_MADI_BUILD_WORD_MASK               0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_MADI_BUILD_WORD_SHIFT              0

/***************************************************************************
 *DCCM_BUILD - Build configuration register for data closely coupled memory.
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: DCCM_BUILD :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_DCCM_BUILD_WORD_MASK               0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_DCCM_BUILD_WORD_SHIFT              0

/***************************************************************************
 *TIMER_BUILD - Build configuration register for timers.
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: TIMER_BUILD :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_TIMER_BUILD_WORD_MASK              0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_TIMER_BUILD_WORD_SHIFT             0

/***************************************************************************
 *AP_BUILD - Build configuration register for actionpoints.
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: AP_BUILD :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_AP_BUILD_WORD_MASK                 0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_AP_BUILD_WORD_SHIFT                0

/***************************************************************************
 *I_CACHE_BUILD - Build configuration register for instruction cache.
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: I_CACHE_BUILD :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_I_CACHE_BUILD_WORD_MASK            0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_I_CACHE_BUILD_WORD_SHIFT           0

/***************************************************************************
 *ICCM_BUILD - Build configuration register for instruction closely coupled memory.
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: ICCM_BUILD :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_ICCM_BUILD_WORD_MASK               0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_ICCM_BUILD_WORD_SHIFT              0

/***************************************************************************
 *DSPRAM_BUILD - Build configuration register for XY memory.
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: DSPRAM_BUILD :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_DSPRAM_BUILD_WORD_MASK             0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_DSPRAM_BUILD_WORD_SHIFT            0

/***************************************************************************
 *MAC_BUILD - Build configuration register for Xmac.
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: MAC_BUILD :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_MAC_BUILD_WORD_MASK                0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_MAC_BUILD_WORD_SHIFT               0

/***************************************************************************
 *MULTIPLY_BUILD - Build configuration register for instruction closely coupled memory.
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: MULTIPLY_BUILD :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_MULTIPLY_BUILD_WORD_MASK           0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_MULTIPLY_BUILD_WORD_SHIFT          0

/***************************************************************************
 *SWAP_BUILD - Build configuration register for swap instruction.
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: SWAP_BUILD :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_SWAP_BUILD_WORD_MASK               0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_SWAP_BUILD_WORD_SHIFT              0

/***************************************************************************
 *NORM_BUILD - Build configuration register for normalise instruction.
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: NORM_BUILD :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_NORM_BUILD_WORD_MASK               0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_NORM_BUILD_WORD_SHIFT              0

/***************************************************************************
 *MINMAX_BUILD - Build configuration register for min/max instruction.
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: MINMAX_BUILD :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_MINMAX_BUILD_WORD_MASK             0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_MINMAX_BUILD_WORD_SHIFT            0

/***************************************************************************
 *BARREL_BUILD - Build configuration register for barrel shifter.
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: BARREL_BUILD :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_BARREL_BUILD_WORD_MASK             0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_BARREL_BUILD_WORD_SHIFT            0

/***************************************************************************
 *ARC600_BUILD - Build configuration register for ARC 600.
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: ARC600_BUILD :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_ARC600_BUILD_WORD_MASK             0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_ARC600_BUILD_WORD_SHIFT            0

/***************************************************************************
 *AUX_SYSTEM_BUILD - Build configuration register for AS221BD.
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: AUX_SYSTEM_BUILD :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_AUX_SYSTEM_BUILD_WORD_MASK         0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_AUX_SYSTEM_BUILD_WORD_SHIFT        0

/***************************************************************************
 *MCD_BCR - MCD configuration register for AS221BD.
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: MCD_BCR :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_MCD_BCR_WORD_MASK                  0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_MCD_BCR_WORD_SHIFT                 0

/***************************************************************************
 *IFETCHQUEUE_BUILD - Build configuration register for the InstructionFetchQueue component.
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: IFETCHQUEUE_BUILD :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_IFETCHQUEUE_BUILD_WORD_MASK        0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_IFETCHQUEUE_BUILD_WORD_SHIFT       0

/***************************************************************************
 *COUNT1 - Timer Control Register
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: COUNT1 :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_COUNT1_WORD_MASK                   0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_COUNT1_WORD_SHIFT                  0

/***************************************************************************
 *CONTROL1 - Timer Count Register
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: CONTROL1 :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_CONTROL1_WORD_MASK                 0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_CONTROL1_WORD_SHIFT                0

/***************************************************************************
 *LIMIT1 - Timer Limit Register
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: LIMIT1 :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_LIMIT1_WORD_MASK                   0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_LIMIT1_WORD_SHIFT                  0

/***************************************************************************
 *AUX_IRQ_LEV - Interrupt Level Programming
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: AUX_IRQ_LEV :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_AUX_IRQ_LEV_WORD_MASK              0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_AUX_IRQ_LEV_WORD_SHIFT             0

/***************************************************************************
 *AUX_IRQ_HINT - Software Triggered Interrupt
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: AUX_IRQ_HINT :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_AUX_IRQ_HINT_WORD_MASK             0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_AUX_IRQ_HINT_WORD_SHIFT            0

/***************************************************************************
 *AUX_ALIGN_CTRL - Memory Alignment Detection Control
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: AUX_ALIGN_CTRL :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_AUX_ALIGN_CTRL_WORD_MASK           0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_AUX_ALIGN_CTRL_WORD_SHIFT          0

/***************************************************************************
 *AUX_ALIGN_ADDR - Memory Alignment Detected Address
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: AUX_ALIGN_ADDR :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_AUX_ALIGN_ADDR_WORD_MASK           0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_AUX_ALIGN_ADDR_WORD_SHIFT          0

/***************************************************************************
 *AUX_ALIGN_SIZE - Memory Alignment Detected Size
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: AUX_ALIGN_SIZE :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_AUX_ALIGN_SIZE_WORD_MASK           0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_AUX_ALIGN_SIZE_WORD_SHIFT          0

/***************************************************************************
 *AUX_INTER_CORE_INTERRUPT - Inter-core Interrupt Register
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: AUX_INTER_CORE_INTERRUPT :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_AUX_INTER_CORE_INTERRUPT_WORD_MASK 0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_AUX_INTER_CORE_INTERRUPT_WORD_SHIFT 0

/***************************************************************************
 *AX_IPC_SEM_N - Inter-core Sempahore Register
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: AX_IPC_SEM_N :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_AX_IPC_SEM_N_WORD_MASK             0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_AX_IPC_SEM_N_WORD_SHIFT            0

/***************************************************************************
 *AUX_INTER_CORE_ACK - Inter-core Interrup Acknowledge Register
 ***************************************************************************/
/* RF4CE_CPU_AUX_REGS :: AUX_INTER_CORE_ACK :: WORD [31:00] */
#define BCHP_RF4CE_CPU_AUX_REGS_AUX_INTER_CORE_ACK_WORD_MASK       0xffffffff
#define BCHP_RF4CE_CPU_AUX_REGS_AUX_INTER_CORE_ACK_WORD_SHIFT      0

#endif /* #ifndef BCHP_RF4CE_CPU_AUX_REGS_H__ */

/* End of File */
