TimeQuest Timing Analyzer report for DE1_D5M
Wed Jun 20 11:09:37 2018
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'GPIO_1[0]'
 12. Slow Model Setup: 'rClk[0]'
 13. Slow Model Setup: 'I2C_CCD_Config:u8|mI2C_CTRL_CLK'
 14. Slow Model Setup: 'u6|altpll_component|pll|clk[0]'
 15. Slow Model Setup: 'CLOCK_50'
 16. Slow Model Hold: 'CLOCK_50'
 17. Slow Model Hold: 'GPIO_1[0]'
 18. Slow Model Hold: 'I2C_CCD_Config:u8|mI2C_CTRL_CLK'
 19. Slow Model Hold: 'rClk[0]'
 20. Slow Model Hold: 'u6|altpll_component|pll|clk[0]'
 21. Slow Model Recovery: 'rClk[0]'
 22. Slow Model Recovery: 'I2C_CCD_Config:u8|mI2C_CTRL_CLK'
 23. Slow Model Recovery: 'u6|altpll_component|pll|clk[0]'
 24. Slow Model Recovery: 'GPIO_1[0]'
 25. Slow Model Recovery: 'CLOCK_50'
 26. Slow Model Removal: 'GPIO_1[0]'
 27. Slow Model Removal: 'rClk[0]'
 28. Slow Model Removal: 'I2C_CCD_Config:u8|mI2C_CTRL_CLK'
 29. Slow Model Removal: 'CLOCK_50'
 30. Slow Model Removal: 'u6|altpll_component|pll|clk[0]'
 31. Slow Model Minimum Pulse Width: 'GPIO_1[0]'
 32. Slow Model Minimum Pulse Width: 'rClk[0]'
 33. Slow Model Minimum Pulse Width: 'I2C_CCD_Config:u8|mI2C_CTRL_CLK'
 34. Slow Model Minimum Pulse Width: 'u6|altpll_component|pll|clk[0]'
 35. Slow Model Minimum Pulse Width: 'CLOCK_50'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Propagation Delay
 41. Minimum Propagation Delay
 42. Output Enable Times
 43. Minimum Output Enable Times
 44. Output Disable Times
 45. Minimum Output Disable Times
 46. Fast Model Setup Summary
 47. Fast Model Hold Summary
 48. Fast Model Recovery Summary
 49. Fast Model Removal Summary
 50. Fast Model Minimum Pulse Width Summary
 51. Fast Model Setup: 'GPIO_1[0]'
 52. Fast Model Setup: 'I2C_CCD_Config:u8|mI2C_CTRL_CLK'
 53. Fast Model Setup: 'rClk[0]'
 54. Fast Model Setup: 'u6|altpll_component|pll|clk[0]'
 55. Fast Model Setup: 'CLOCK_50'
 56. Fast Model Hold: 'CLOCK_50'
 57. Fast Model Hold: 'GPIO_1[0]'
 58. Fast Model Hold: 'I2C_CCD_Config:u8|mI2C_CTRL_CLK'
 59. Fast Model Hold: 'rClk[0]'
 60. Fast Model Hold: 'u6|altpll_component|pll|clk[0]'
 61. Fast Model Recovery: 'rClk[0]'
 62. Fast Model Recovery: 'GPIO_1[0]'
 63. Fast Model Recovery: 'I2C_CCD_Config:u8|mI2C_CTRL_CLK'
 64. Fast Model Recovery: 'u6|altpll_component|pll|clk[0]'
 65. Fast Model Recovery: 'CLOCK_50'
 66. Fast Model Removal: 'GPIO_1[0]'
 67. Fast Model Removal: 'rClk[0]'
 68. Fast Model Removal: 'I2C_CCD_Config:u8|mI2C_CTRL_CLK'
 69. Fast Model Removal: 'CLOCK_50'
 70. Fast Model Removal: 'u6|altpll_component|pll|clk[0]'
 71. Fast Model Minimum Pulse Width: 'GPIO_1[0]'
 72. Fast Model Minimum Pulse Width: 'rClk[0]'
 73. Fast Model Minimum Pulse Width: 'I2C_CCD_Config:u8|mI2C_CTRL_CLK'
 74. Fast Model Minimum Pulse Width: 'u6|altpll_component|pll|clk[0]'
 75. Fast Model Minimum Pulse Width: 'CLOCK_50'
 76. Setup Times
 77. Hold Times
 78. Clock to Output Times
 79. Minimum Clock to Output Times
 80. Propagation Delay
 81. Minimum Propagation Delay
 82. Output Enable Times
 83. Minimum Output Enable Times
 84. Output Disable Times
 85. Minimum Output Disable Times
 86. Multicorner Timing Analysis Summary
 87. Setup Times
 88. Hold Times
 89. Clock to Output Times
 90. Minimum Clock to Output Times
 91. Progagation Delay
 92. Minimum Progagation Delay
 93. Setup Transfers
 94. Hold Transfers
 95. Recovery Transfers
 96. Removal Transfers
 97. Report TCCS
 98. Report RSKM
 99. Unconstrained Paths
100. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; DE1_D5M                                          ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C20F484C7                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.50        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  33.3%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                               ;
+---------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+--------+--------+-----------+------------+----------+----------+----------------------------------+-------------------------------------+
; Clock Name                      ; Type      ; Period ; Frequency  ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase  ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                           ; Targets                             ;
+---------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+--------+--------+-----------+------------+----------+----------+----------------------------------+-------------------------------------+
; CLOCK_50                        ; Base      ; 20.000 ; 50.0 MHz   ; 0.000  ; 10.000 ;            ;           ;             ;        ;        ;           ;            ;          ;          ;                                  ; { CLOCK_50 }                        ;
; GPIO_1[0]                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;        ;        ;           ;            ;          ;          ;                                  ; { GPIO_1[0] }                       ;
; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;        ;        ;           ;            ;          ;          ;                                  ; { I2C_CCD_Config:u8|mI2C_CTRL_CLK } ;
; rClk[0]                         ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;        ;        ;           ;            ;          ;          ;                                  ; { rClk[0] }                         ;
; u6|altpll_component|pll|clk[0]  ; Generated ; 8.000  ; 125.0 MHz  ; 0.000  ; 4.000  ; 50.00      ; 2         ; 5           ;        ;        ;           ;            ; false    ; CLOCK_50 ; u6|altpll_component|pll|inclk[0] ; { u6|altpll_component|pll|clk[0] }  ;
; u6|altpll_component|pll|clk[1]  ; Generated ; 8.000  ; 125.0 MHz  ; -3.000 ; 1.000  ; 50.00      ; 2         ; 5           ; -135.0 ;        ;           ;            ; false    ; CLOCK_50 ; u6|altpll_component|pll|inclk[0] ; { u6|altpll_component|pll|clk[1] }  ;
+---------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+--------+--------+-----------+------------+----------+----------+----------------------------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Slow Model Fmax Summary                                               ;
+------------+-----------------+---------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note ;
+------------+-----------------+---------------------------------+------+
; 23.76 MHz  ; 23.76 MHz       ; GPIO_1[0]                       ;      ;
; 120.77 MHz ; 120.77 MHz      ; CLOCK_50                        ;      ;
; 128.34 MHz ; 128.34 MHz      ; u6|altpll_component|pll|clk[0]  ;      ;
; 165.84 MHz ; 165.84 MHz      ; rClk[0]                         ;      ;
; 205.89 MHz ; 205.89 MHz      ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;      ;
+------------+-----------------+---------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; GPIO_1[0]                       ; -41.079 ; -59215.826    ;
; rClk[0]                         ; -4.868  ; -421.529      ;
; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; -4.842  ; -293.450      ;
; u6|altpll_component|pll|clk[0]  ; -3.149  ; -153.969      ;
; CLOCK_50                        ; 2.946   ; 0.000         ;
+---------------------------------+---------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; -2.703 ; -5.397        ;
; GPIO_1[0]                       ; 0.016  ; 0.000         ;
; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.445  ; 0.000         ;
; rClk[0]                         ; 0.445  ; 0.000         ;
; u6|altpll_component|pll|clk[0]  ; 0.445  ; 0.000         ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Recovery Summary                              ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; rClk[0]                         ; -4.553 ; -412.667      ;
; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; -4.268 ; -94.830       ;
; u6|altpll_component|pll|clk[0]  ; -3.213 ; -719.088      ;
; GPIO_1[0]                       ; -2.616 ; -192.463      ;
; CLOCK_50                        ; 14.267 ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Removal Summary                              ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; GPIO_1[0]                       ; 0.585 ; 0.000         ;
; rClk[0]                         ; 1.670 ; 0.000         ;
; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 3.547 ; 0.000         ;
; CLOCK_50                        ; 4.195 ; 0.000         ;
; u6|altpll_component|pll|clk[0]  ; 5.179 ; 0.000         ;
+---------------------------------+-------+---------------+


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; GPIO_1[0]                       ; -2.333 ; -9929.385     ;
; rClk[0]                         ; -2.064 ; -269.258      ;
; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; -0.611 ; -87.984       ;
; u6|altpll_component|pll|clk[0]  ; 1.436  ; 0.000         ;
; CLOCK_50                        ; 8.889  ; 0.000         ;
+---------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'GPIO_1[0]'                                                                                                                             ;
+---------+-----------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                               ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -41.079 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][2]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.403      ; 42.520     ;
; -41.044 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][3]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.394      ; 42.476     ;
; -41.005 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][4]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.394      ; 42.437     ;
; -40.961 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][3]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.332      ; 42.331     ;
; -40.934 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][1]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.403      ; 42.375     ;
; -40.902 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][2]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.332      ; 42.272     ;
; -40.882 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][0]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.394      ; 42.314     ;
; -40.829 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][2]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.403      ; 42.270     ;
; -40.794 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][3]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.394      ; 42.226     ;
; -40.764 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][1]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.332      ; 42.134     ;
; -40.755 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][4]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.394      ; 42.187     ;
; -40.711 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][3]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.332      ; 42.081     ;
; -40.705 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][31] ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.394      ; 42.137     ;
; -40.685 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][4]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.332      ; 42.055     ;
; -40.684 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][1]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.403      ; 42.125     ;
; -40.665 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][0]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.332      ; 42.035     ;
; -40.663 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][2]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.403      ; 42.104     ;
; -40.652 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][2]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.332      ; 42.022     ;
; -40.632 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][0]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.394      ; 42.064     ;
; -40.628 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][3]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.394      ; 42.060     ;
; -40.625 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][0]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.403      ; 42.066     ;
; -40.605 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][31] ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.332      ; 41.975     ;
; -40.589 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][4]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.394      ; 42.021     ;
; -40.587 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][31] ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.403      ; 42.028     ;
; -40.573 ; RAW2RGB:u4|entropy:u2|Hmatrix[1][0][0]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.348      ; 41.959     ;
; -40.552 ; RAW2RGB:u4|entropy:u2|Hmatrix[1][0][3]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.348      ; 41.938     ;
; -40.549 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][4][0]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.735      ; 42.322     ;
; -40.545 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][3]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.332      ; 41.915     ;
; -40.535 ; RAW2RGB:u4|entropy:u2|Hmatrix[1][0][31] ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.348      ; 41.921     ;
; -40.521 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][4][3]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.735      ; 42.294     ;
; -40.518 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][1]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.403      ; 41.959     ;
; -40.514 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][1]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.332      ; 41.884     ;
; -40.486 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][2]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.332      ; 41.856     ;
; -40.466 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][3][1]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.366      ; 41.870     ;
; -40.466 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][0]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.394      ; 41.898     ;
; -40.461 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][1]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.394      ; 41.893     ;
; -40.455 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][31] ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.394      ; 41.887     ;
; -40.435 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][4]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.332      ; 41.805     ;
; -40.423 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][4]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.403      ; 41.864     ;
; -40.415 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][0]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.332      ; 41.785     ;
; -40.398 ; RAW2RGB:u4|entropy:u2|Hmatrix[1][0][4]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.348      ; 41.784     ;
; -40.375 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][2]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.394      ; 41.807     ;
; -40.375 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][0]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.403      ; 41.816     ;
; -40.355 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][31] ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.332      ; 41.725     ;
; -40.348 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][1]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.332      ; 41.718     ;
; -40.337 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][4][4]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.735      ; 42.110     ;
; -40.337 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][31] ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.403      ; 41.778     ;
; -40.323 ; RAW2RGB:u4|entropy:u2|Hmatrix[1][0][0]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.348      ; 41.709     ;
; -40.322 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][2]  ; RAW2RGB:u4|entropy:u2|HM[8][18] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.403      ; 41.763     ;
; -40.316 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][3][31] ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.323      ; 41.677     ;
; -40.316 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][3][2]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.366      ; 41.720     ;
; -40.314 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][4][1]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.380      ; 41.732     ;
; -40.302 ; RAW2RGB:u4|entropy:u2|Hmatrix[1][0][3]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.348      ; 41.688     ;
; -40.299 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][4][0]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.735      ; 42.072     ;
; -40.289 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][31] ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.394      ; 41.721     ;
; -40.287 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][3]  ; RAW2RGB:u4|entropy:u2|HM[8][18] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.394      ; 41.719     ;
; -40.285 ; RAW2RGB:u4|entropy:u2|Hmatrix[1][0][31] ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.348      ; 41.671     ;
; -40.271 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][4][3]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.735      ; 42.044     ;
; -40.269 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][4]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.332      ; 41.639     ;
; -40.264 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][3]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.403      ; 41.705     ;
; -40.249 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][0]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.332      ; 41.619     ;
; -40.248 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][4]  ; RAW2RGB:u4|entropy:u2|HM[8][18] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.394      ; 41.680     ;
; -40.219 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][4][31] ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.735      ; 41.992     ;
; -40.216 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][3][1]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.366      ; 41.620     ;
; -40.211 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][1]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.394      ; 41.643     ;
; -40.209 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][0]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.403      ; 41.650     ;
; -40.204 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][3]  ; RAW2RGB:u4|entropy:u2|HM[8][18] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.332      ; 41.574     ;
; -40.189 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][31] ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.332      ; 41.559     ;
; -40.177 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][1]  ; RAW2RGB:u4|entropy:u2|HM[8][18] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.403      ; 41.618     ;
; -40.173 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][4]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.403      ; 41.614     ;
; -40.171 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][31] ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.403      ; 41.612     ;
; -40.164 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][3][3]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.323      ; 41.525     ;
; -40.157 ; RAW2RGB:u4|entropy:u2|Hmatrix[1][0][0]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.348      ; 41.543     ;
; -40.148 ; RAW2RGB:u4|entropy:u2|Hmatrix[1][0][4]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.348      ; 41.534     ;
; -40.145 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][2]  ; RAW2RGB:u4|entropy:u2|HM[8][18] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.332      ; 41.515     ;
; -40.136 ; RAW2RGB:u4|entropy:u2|Hmatrix[1][0][3]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.348      ; 41.522     ;
; -40.133 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][4][0]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.735      ; 41.906     ;
; -40.125 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][2]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.394      ; 41.557     ;
; -40.125 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][0]  ; RAW2RGB:u4|entropy:u2|HM[8][18] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.394      ; 41.557     ;
; -40.119 ; RAW2RGB:u4|entropy:u2|Hmatrix[1][0][31] ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.348      ; 41.505     ;
; -40.113 ; RAW2RGB:u4|entropy:u2|Hmatrix[1][0][1]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.348      ; 41.499     ;
; -40.105 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][4][3]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.735      ; 41.878     ;
; -40.087 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][4][4]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.735      ; 41.860     ;
; -40.066 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][3][31] ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.323      ; 41.427     ;
; -40.066 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][3][2]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.366      ; 41.470     ;
; -40.064 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][4][1]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.380      ; 41.482     ;
; -40.050 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][3][1]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.366      ; 41.454     ;
; -40.045 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][1]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.394      ; 41.477     ;
; -40.041 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][2]  ; RAW2RGB:u4|entropy:u2|HM[8][17] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.403      ; 41.482     ;
; -40.014 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][3]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.403      ; 41.455     ;
; -40.007 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][4]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.403      ; 41.448     ;
; -40.007 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][1]  ; RAW2RGB:u4|entropy:u2|HM[8][18] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.332      ; 41.377     ;
; -40.006 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][3]  ; RAW2RGB:u4|entropy:u2|HM[8][17] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.394      ; 41.438     ;
; -39.982 ; RAW2RGB:u4|entropy:u2|Hmatrix[1][0][4]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.348      ; 41.368     ;
; -39.973 ; RAW2RGB:u4|entropy:u2|Hmatrix[1][0][2]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.348      ; 41.359     ;
; -39.969 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][4][31] ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.735      ; 41.742     ;
; -39.967 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][4]  ; RAW2RGB:u4|entropy:u2|HM[8][17] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.394      ; 41.399     ;
; -39.959 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][2]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.394      ; 41.391     ;
; -39.948 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][31] ; RAW2RGB:u4|entropy:u2|HM[8][18] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.394      ; 41.380     ;
; -39.928 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][4]  ; RAW2RGB:u4|entropy:u2|HM[8][18] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.332      ; 41.298     ;
+---------+-----------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'rClk[0]'                                                                                                                                                                                                                                                                                                                                                           ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                   ; To Node                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.868 ; VGA_Controller:u1|V_Cont[2]                                                                                                                                 ; VGA_Controller:u1|V_Cont[0]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.906      ;
; -4.868 ; VGA_Controller:u1|V_Cont[2]                                                                                                                                 ; VGA_Controller:u1|V_Cont[2]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.906      ;
; -4.868 ; VGA_Controller:u1|V_Cont[2]                                                                                                                                 ; VGA_Controller:u1|V_Cont[3]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.906      ;
; -4.868 ; VGA_Controller:u1|V_Cont[2]                                                                                                                                 ; VGA_Controller:u1|V_Cont[4]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.906      ;
; -4.868 ; VGA_Controller:u1|V_Cont[2]                                                                                                                                 ; VGA_Controller:u1|V_Cont[5]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.906      ;
; -4.868 ; VGA_Controller:u1|V_Cont[2]                                                                                                                                 ; VGA_Controller:u1|V_Cont[6]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.906      ;
; -4.868 ; VGA_Controller:u1|V_Cont[2]                                                                                                                                 ; VGA_Controller:u1|V_Cont[7]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.906      ;
; -4.868 ; VGA_Controller:u1|V_Cont[2]                                                                                                                                 ; VGA_Controller:u1|V_Cont[8]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.906      ;
; -4.868 ; VGA_Controller:u1|V_Cont[2]                                                                                                                                 ; VGA_Controller:u1|V_Cont[9]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.906      ;
; -4.868 ; VGA_Controller:u1|V_Cont[2]                                                                                                                                 ; VGA_Controller:u1|V_Cont[10]                                                                                                             ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.906      ;
; -4.868 ; VGA_Controller:u1|V_Cont[2]                                                                                                                                 ; VGA_Controller:u1|V_Cont[11]                                                                                                             ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.906      ;
; -4.868 ; VGA_Controller:u1|V_Cont[2]                                                                                                                                 ; VGA_Controller:u1|V_Cont[1]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.906      ;
; -4.800 ; VGA_Controller:u1|V_Cont[0]                                                                                                                                 ; VGA_Controller:u1|V_Cont[0]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.838      ;
; -4.800 ; VGA_Controller:u1|V_Cont[0]                                                                                                                                 ; VGA_Controller:u1|V_Cont[2]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.838      ;
; -4.800 ; VGA_Controller:u1|V_Cont[0]                                                                                                                                 ; VGA_Controller:u1|V_Cont[3]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.838      ;
; -4.800 ; VGA_Controller:u1|V_Cont[0]                                                                                                                                 ; VGA_Controller:u1|V_Cont[4]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.838      ;
; -4.800 ; VGA_Controller:u1|V_Cont[0]                                                                                                                                 ; VGA_Controller:u1|V_Cont[5]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.838      ;
; -4.800 ; VGA_Controller:u1|V_Cont[0]                                                                                                                                 ; VGA_Controller:u1|V_Cont[6]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.838      ;
; -4.800 ; VGA_Controller:u1|V_Cont[0]                                                                                                                                 ; VGA_Controller:u1|V_Cont[7]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.838      ;
; -4.800 ; VGA_Controller:u1|V_Cont[0]                                                                                                                                 ; VGA_Controller:u1|V_Cont[8]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.838      ;
; -4.800 ; VGA_Controller:u1|V_Cont[0]                                                                                                                                 ; VGA_Controller:u1|V_Cont[9]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.838      ;
; -4.800 ; VGA_Controller:u1|V_Cont[0]                                                                                                                                 ; VGA_Controller:u1|V_Cont[10]                                                                                                             ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.838      ;
; -4.800 ; VGA_Controller:u1|V_Cont[0]                                                                                                                                 ; VGA_Controller:u1|V_Cont[11]                                                                                                             ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.838      ;
; -4.800 ; VGA_Controller:u1|V_Cont[0]                                                                                                                                 ; VGA_Controller:u1|V_Cont[1]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.838      ;
; -4.691 ; VGA_Controller:u1|V_Cont[6]                                                                                                                                 ; VGA_Controller:u1|V_Cont[0]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.729      ;
; -4.691 ; VGA_Controller:u1|V_Cont[6]                                                                                                                                 ; VGA_Controller:u1|V_Cont[2]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.729      ;
; -4.691 ; VGA_Controller:u1|V_Cont[6]                                                                                                                                 ; VGA_Controller:u1|V_Cont[3]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.729      ;
; -4.691 ; VGA_Controller:u1|V_Cont[6]                                                                                                                                 ; VGA_Controller:u1|V_Cont[4]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.729      ;
; -4.691 ; VGA_Controller:u1|V_Cont[6]                                                                                                                                 ; VGA_Controller:u1|V_Cont[5]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.729      ;
; -4.691 ; VGA_Controller:u1|V_Cont[6]                                                                                                                                 ; VGA_Controller:u1|V_Cont[6]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.729      ;
; -4.691 ; VGA_Controller:u1|V_Cont[6]                                                                                                                                 ; VGA_Controller:u1|V_Cont[7]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.729      ;
; -4.691 ; VGA_Controller:u1|V_Cont[6]                                                                                                                                 ; VGA_Controller:u1|V_Cont[8]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.729      ;
; -4.691 ; VGA_Controller:u1|V_Cont[6]                                                                                                                                 ; VGA_Controller:u1|V_Cont[9]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.729      ;
; -4.691 ; VGA_Controller:u1|V_Cont[6]                                                                                                                                 ; VGA_Controller:u1|V_Cont[10]                                                                                                             ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.729      ;
; -4.691 ; VGA_Controller:u1|V_Cont[6]                                                                                                                                 ; VGA_Controller:u1|V_Cont[11]                                                                                                             ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.729      ;
; -4.691 ; VGA_Controller:u1|V_Cont[6]                                                                                                                                 ; VGA_Controller:u1|V_Cont[1]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.729      ;
; -4.656 ; VGA_Controller:u1|V_Cont[5]                                                                                                                                 ; VGA_Controller:u1|V_Cont[0]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.694      ;
; -4.656 ; VGA_Controller:u1|V_Cont[5]                                                                                                                                 ; VGA_Controller:u1|V_Cont[2]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.694      ;
; -4.656 ; VGA_Controller:u1|V_Cont[5]                                                                                                                                 ; VGA_Controller:u1|V_Cont[3]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.694      ;
; -4.656 ; VGA_Controller:u1|V_Cont[5]                                                                                                                                 ; VGA_Controller:u1|V_Cont[4]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.694      ;
; -4.656 ; VGA_Controller:u1|V_Cont[5]                                                                                                                                 ; VGA_Controller:u1|V_Cont[5]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.694      ;
; -4.656 ; VGA_Controller:u1|V_Cont[5]                                                                                                                                 ; VGA_Controller:u1|V_Cont[6]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.694      ;
; -4.656 ; VGA_Controller:u1|V_Cont[5]                                                                                                                                 ; VGA_Controller:u1|V_Cont[7]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.694      ;
; -4.656 ; VGA_Controller:u1|V_Cont[5]                                                                                                                                 ; VGA_Controller:u1|V_Cont[8]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.694      ;
; -4.656 ; VGA_Controller:u1|V_Cont[5]                                                                                                                                 ; VGA_Controller:u1|V_Cont[9]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.694      ;
; -4.656 ; VGA_Controller:u1|V_Cont[5]                                                                                                                                 ; VGA_Controller:u1|V_Cont[10]                                                                                                             ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.694      ;
; -4.656 ; VGA_Controller:u1|V_Cont[5]                                                                                                                                 ; VGA_Controller:u1|V_Cont[11]                                                                                                             ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.694      ;
; -4.656 ; VGA_Controller:u1|V_Cont[5]                                                                                                                                 ; VGA_Controller:u1|V_Cont[1]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.694      ;
; -4.630 ; VGA_Controller:u1|V_Cont[1]                                                                                                                                 ; VGA_Controller:u1|V_Cont[0]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.668      ;
; -4.630 ; VGA_Controller:u1|V_Cont[1]                                                                                                                                 ; VGA_Controller:u1|V_Cont[2]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.668      ;
; -4.630 ; VGA_Controller:u1|V_Cont[1]                                                                                                                                 ; VGA_Controller:u1|V_Cont[3]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.668      ;
; -4.630 ; VGA_Controller:u1|V_Cont[1]                                                                                                                                 ; VGA_Controller:u1|V_Cont[4]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.668      ;
; -4.630 ; VGA_Controller:u1|V_Cont[1]                                                                                                                                 ; VGA_Controller:u1|V_Cont[5]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.668      ;
; -4.630 ; VGA_Controller:u1|V_Cont[1]                                                                                                                                 ; VGA_Controller:u1|V_Cont[6]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.668      ;
; -4.630 ; VGA_Controller:u1|V_Cont[1]                                                                                                                                 ; VGA_Controller:u1|V_Cont[7]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.668      ;
; -4.630 ; VGA_Controller:u1|V_Cont[1]                                                                                                                                 ; VGA_Controller:u1|V_Cont[8]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.668      ;
; -4.630 ; VGA_Controller:u1|V_Cont[1]                                                                                                                                 ; VGA_Controller:u1|V_Cont[9]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.668      ;
; -4.630 ; VGA_Controller:u1|V_Cont[1]                                                                                                                                 ; VGA_Controller:u1|V_Cont[10]                                                                                                             ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.668      ;
; -4.630 ; VGA_Controller:u1|V_Cont[1]                                                                                                                                 ; VGA_Controller:u1|V_Cont[11]                                                                                                             ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.668      ;
; -4.630 ; VGA_Controller:u1|V_Cont[1]                                                                                                                                 ; VGA_Controller:u1|V_Cont[1]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.668      ;
; -4.588 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8] ; rClk[0]      ; rClk[0]     ; 1.000        ; -0.004     ; 5.622      ;
; -4.585 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9] ; rClk[0]      ; rClk[0]     ; 1.000        ; -0.004     ; 5.619      ;
; -4.542 ; VGA_Controller:u1|V_Cont[8]                                                                                                                                 ; VGA_Controller:u1|V_Cont[0]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.580      ;
; -4.542 ; VGA_Controller:u1|V_Cont[8]                                                                                                                                 ; VGA_Controller:u1|V_Cont[2]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.580      ;
; -4.542 ; VGA_Controller:u1|V_Cont[8]                                                                                                                                 ; VGA_Controller:u1|V_Cont[3]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.580      ;
; -4.542 ; VGA_Controller:u1|V_Cont[8]                                                                                                                                 ; VGA_Controller:u1|V_Cont[4]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.580      ;
; -4.542 ; VGA_Controller:u1|V_Cont[8]                                                                                                                                 ; VGA_Controller:u1|V_Cont[5]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.580      ;
; -4.542 ; VGA_Controller:u1|V_Cont[8]                                                                                                                                 ; VGA_Controller:u1|V_Cont[6]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.580      ;
; -4.542 ; VGA_Controller:u1|V_Cont[8]                                                                                                                                 ; VGA_Controller:u1|V_Cont[7]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.580      ;
; -4.542 ; VGA_Controller:u1|V_Cont[8]                                                                                                                                 ; VGA_Controller:u1|V_Cont[8]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.580      ;
; -4.542 ; VGA_Controller:u1|V_Cont[8]                                                                                                                                 ; VGA_Controller:u1|V_Cont[9]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.580      ;
; -4.542 ; VGA_Controller:u1|V_Cont[8]                                                                                                                                 ; VGA_Controller:u1|V_Cont[10]                                                                                                             ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.580      ;
; -4.542 ; VGA_Controller:u1|V_Cont[8]                                                                                                                                 ; VGA_Controller:u1|V_Cont[11]                                                                                                             ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.580      ;
; -4.542 ; VGA_Controller:u1|V_Cont[8]                                                                                                                                 ; VGA_Controller:u1|V_Cont[1]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.580      ;
; -4.536 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8] ; rClk[0]      ; rClk[0]     ; 1.000        ; -0.005     ; 5.569      ;
; -4.535 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8] ; rClk[0]      ; rClk[0]     ; 1.000        ; -0.011     ; 5.562      ;
; -4.535 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8] ; rClk[0]      ; rClk[0]     ; 1.000        ; -0.005     ; 5.568      ;
; -4.534 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9] ; rClk[0]      ; rClk[0]     ; 1.000        ; -0.005     ; 5.567      ;
; -4.533 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9] ; rClk[0]      ; rClk[0]     ; 1.000        ; -0.005     ; 5.566      ;
; -4.532 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9] ; rClk[0]      ; rClk[0]     ; 1.000        ; -0.011     ; 5.559      ;
; -4.499 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8] ; rClk[0]      ; rClk[0]     ; 1.000        ; -0.011     ; 5.526      ;
; -4.496 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9] ; rClk[0]      ; rClk[0]     ; 1.000        ; -0.011     ; 5.523      ;
; -4.470 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8] ; rClk[0]      ; rClk[0]     ; 1.000        ; -0.005     ; 5.503      ;
; -4.468 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9] ; rClk[0]      ; rClk[0]     ; 1.000        ; -0.005     ; 5.501      ;
; -4.467 ; VGA_Controller:u1|V_Cont[3]                                                                                                                                 ; VGA_Controller:u1|V_Cont[0]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.505      ;
; -4.467 ; VGA_Controller:u1|V_Cont[3]                                                                                                                                 ; VGA_Controller:u1|V_Cont[2]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.505      ;
; -4.467 ; VGA_Controller:u1|V_Cont[3]                                                                                                                                 ; VGA_Controller:u1|V_Cont[3]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.505      ;
; -4.467 ; VGA_Controller:u1|V_Cont[3]                                                                                                                                 ; VGA_Controller:u1|V_Cont[4]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.505      ;
; -4.467 ; VGA_Controller:u1|V_Cont[3]                                                                                                                                 ; VGA_Controller:u1|V_Cont[5]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.505      ;
; -4.467 ; VGA_Controller:u1|V_Cont[3]                                                                                                                                 ; VGA_Controller:u1|V_Cont[6]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.505      ;
; -4.467 ; VGA_Controller:u1|V_Cont[3]                                                                                                                                 ; VGA_Controller:u1|V_Cont[7]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.505      ;
; -4.467 ; VGA_Controller:u1|V_Cont[3]                                                                                                                                 ; VGA_Controller:u1|V_Cont[8]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.505      ;
; -4.467 ; VGA_Controller:u1|V_Cont[3]                                                                                                                                 ; VGA_Controller:u1|V_Cont[9]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.505      ;
; -4.467 ; VGA_Controller:u1|V_Cont[3]                                                                                                                                 ; VGA_Controller:u1|V_Cont[10]                                                                                                             ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.505      ;
; -4.467 ; VGA_Controller:u1|V_Cont[3]                                                                                                                                 ; VGA_Controller:u1|V_Cont[11]                                                                                                             ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.505      ;
; -4.467 ; VGA_Controller:u1|V_Cont[3]                                                                                                                                 ; VGA_Controller:u1|V_Cont[1]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.505      ;
; -4.387 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8] ; rClk[0]      ; rClk[0]     ; 1.000        ; -0.005     ; 5.420      ;
; -4.385 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9] ; rClk[0]      ; rClk[0]     ; 1.000        ; -0.005     ; 5.418      ;
; -4.377 ; VGA_Controller:u1|V_Cont[7]                                                                                                                                 ; VGA_Controller:u1|V_Cont[0]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.415      ;
; -4.377 ; VGA_Controller:u1|V_Cont[7]                                                                                                                                 ; VGA_Controller:u1|V_Cont[2]                                                                                                              ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 5.415      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'I2C_CCD_Config:u8|mI2C_CTRL_CLK'                                                                                                                             ;
+--------+---------------------------------+--------------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                    ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; -4.842 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[22]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.562     ; 5.318      ;
; -4.842 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[19]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.562     ; 5.318      ;
; -4.842 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[18]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.562     ; 5.318      ;
; -4.842 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[16]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.562     ; 5.318      ;
; -4.827 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_DATA[22]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.562     ; 5.303      ;
; -4.827 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_DATA[19]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.562     ; 5.303      ;
; -4.827 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_DATA[18]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.562     ; 5.303      ;
; -4.827 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_DATA[16]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.562     ; 5.303      ;
; -4.824 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[4]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.546     ; 5.316      ;
; -4.824 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[0]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.546     ; 5.316      ;
; -4.824 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[10]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.546     ; 5.316      ;
; -4.820 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[12]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 5.300      ;
; -4.820 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[15]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 5.300      ;
; -4.820 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[14]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 5.300      ;
; -4.820 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[13]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 5.300      ;
; -4.820 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[9]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 5.300      ;
; -4.814 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[8]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.562     ; 5.290      ;
; -4.814 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[6]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.562     ; 5.290      ;
; -4.809 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_DATA[4]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.546     ; 5.301      ;
; -4.809 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_DATA[0]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.546     ; 5.301      ;
; -4.809 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_DATA[10]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.546     ; 5.301      ;
; -4.805 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_DATA[12]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 5.285      ;
; -4.805 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_DATA[15]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 5.285      ;
; -4.805 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_DATA[14]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 5.285      ;
; -4.805 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_DATA[13]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 5.285      ;
; -4.805 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_DATA[9]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 5.285      ;
; -4.799 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[5]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.559     ; 5.278      ;
; -4.799 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[3]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.559     ; 5.278      ;
; -4.799 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[20]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.559     ; 5.278      ;
; -4.799 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[11]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.559     ; 5.278      ;
; -4.799 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[7]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.559     ; 5.278      ;
; -4.799 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_DATA[8]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.562     ; 5.275      ;
; -4.799 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_DATA[6]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.562     ; 5.275      ;
; -4.796 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[1]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.560     ; 5.274      ;
; -4.793 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_DATA[22]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.562     ; 5.269      ;
; -4.793 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_DATA[19]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.562     ; 5.269      ;
; -4.793 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_DATA[18]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.562     ; 5.269      ;
; -4.793 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_DATA[16]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.562     ; 5.269      ;
; -4.790 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[19] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.555     ; 5.273      ;
; -4.790 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[18] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.555     ; 5.273      ;
; -4.790 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[11] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.555     ; 5.273      ;
; -4.790 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[12] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.555     ; 5.273      ;
; -4.790 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[8]  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.555     ; 5.273      ;
; -4.790 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[15] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.555     ; 5.273      ;
; -4.790 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[14] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.555     ; 5.273      ;
; -4.790 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[13] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.555     ; 5.273      ;
; -4.790 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[6]  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.555     ; 5.273      ;
; -4.790 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[7]  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.555     ; 5.273      ;
; -4.790 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[17] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.555     ; 5.273      ;
; -4.790 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[16] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.555     ; 5.273      ;
; -4.790 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[9]  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.555     ; 5.273      ;
; -4.790 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[10] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.555     ; 5.273      ;
; -4.788 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_DATA[22]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.562     ; 5.264      ;
; -4.788 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_DATA[19]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.562     ; 5.264      ;
; -4.788 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_DATA[18]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.562     ; 5.264      ;
; -4.788 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_DATA[16]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.562     ; 5.264      ;
; -4.784 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_DATA[5]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.559     ; 5.263      ;
; -4.784 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_DATA[3]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.559     ; 5.263      ;
; -4.784 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_DATA[20]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.559     ; 5.263      ;
; -4.784 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_DATA[11]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.559     ; 5.263      ;
; -4.784 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_DATA[7]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.559     ; 5.263      ;
; -4.781 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_DATA[1]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.560     ; 5.259      ;
; -4.776 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_DATA[22]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.550     ; 5.264      ;
; -4.776 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_DATA[19]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.550     ; 5.264      ;
; -4.776 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_DATA[18]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.550     ; 5.264      ;
; -4.776 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_DATA[16]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.550     ; 5.264      ;
; -4.775 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_DATA[4]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.546     ; 5.267      ;
; -4.775 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_DATA[0]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.546     ; 5.267      ;
; -4.775 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_DATA[10]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.546     ; 5.267      ;
; -4.775 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[19] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.555     ; 5.258      ;
; -4.775 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[18] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.555     ; 5.258      ;
; -4.775 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[11] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.555     ; 5.258      ;
; -4.775 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[12] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.555     ; 5.258      ;
; -4.775 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[8]  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.555     ; 5.258      ;
; -4.775 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[15] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.555     ; 5.258      ;
; -4.775 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[14] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.555     ; 5.258      ;
; -4.775 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[13] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.555     ; 5.258      ;
; -4.775 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[6]  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.555     ; 5.258      ;
; -4.775 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[7]  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.555     ; 5.258      ;
; -4.775 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[17] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.555     ; 5.258      ;
; -4.775 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[16] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.555     ; 5.258      ;
; -4.775 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[9]  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.555     ; 5.258      ;
; -4.775 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[10] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.555     ; 5.258      ;
; -4.771 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_DATA[12]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 5.251      ;
; -4.771 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_DATA[15]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 5.251      ;
; -4.771 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_DATA[14]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 5.251      ;
; -4.771 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_DATA[13]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 5.251      ;
; -4.771 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_DATA[9]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 5.251      ;
; -4.770 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_DATA[4]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.546     ; 5.262      ;
; -4.770 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_DATA[0]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.546     ; 5.262      ;
; -4.770 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_DATA[10]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.546     ; 5.262      ;
; -4.766 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_DATA[12]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 5.246      ;
; -4.766 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_DATA[15]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 5.246      ;
; -4.766 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_DATA[14]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 5.246      ;
; -4.766 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_DATA[13]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 5.246      ;
; -4.766 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_DATA[9]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 5.246      ;
; -4.765 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_DATA[8]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.562     ; 5.241      ;
; -4.765 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_DATA[6]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.562     ; 5.241      ;
; -4.760 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_DATA[8]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.562     ; 5.236      ;
; -4.760 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_DATA[6]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.562     ; 5.236      ;
+--------+---------------------------------+--------------------------------------------+--------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'u6|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                     ; To Node                              ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -3.149 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mADDR[16]     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.753     ; 4.434      ;
; -2.657 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|WR_MASK[0]    ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.749     ; 3.946      ;
; -2.657 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|WR_MASK[1]    ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.749     ; 3.946      ;
; -2.657 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mWR           ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.749     ; 3.946      ;
; -2.624 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mADDR[8]      ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.754     ; 3.908      ;
; -2.624 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mADDR[9]      ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.754     ; 3.908      ;
; -2.624 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mADDR[10]     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.754     ; 3.908      ;
; -2.624 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mADDR[11]     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.754     ; 3.908      ;
; -2.624 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mADDR[15]     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.754     ; 3.908      ;
; -2.592 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mADDR[12]     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.755     ; 3.875      ;
; -2.592 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mADDR[13]     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.755     ; 3.875      ;
; -2.592 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mADDR[14]     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.755     ; 3.875      ;
; -2.592 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mADDR[17]     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.755     ; 3.875      ;
; -2.301 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mADDR[18]     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.753     ; 3.586      ;
; -2.301 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mADDR[19]     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.753     ; 3.586      ;
; -2.301 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mADDR[22]     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.753     ; 3.586      ;
; -2.301 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mADDR[20]     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.753     ; 3.586      ;
; -2.301 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mADDR[21]     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.753     ; 3.586      ;
; -2.167 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR1_ADDR[9]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.758     ; 3.447      ;
; -2.167 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR1_ADDR[10] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.758     ; 3.447      ;
; -2.167 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR1_ADDR[11] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.758     ; 3.447      ;
; -2.167 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR1_ADDR[12] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.758     ; 3.447      ;
; -2.167 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR1_ADDR[13] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.758     ; 3.447      ;
; -2.167 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR1_ADDR[14] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.758     ; 3.447      ;
; -2.167 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR1_ADDR[15] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.758     ; 3.447      ;
; -2.167 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR1_ADDR[16] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.758     ; 3.447      ;
; -2.167 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR1_ADDR[17] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.758     ; 3.447      ;
; -2.167 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR1_ADDR[18] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.758     ; 3.447      ;
; -2.167 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR1_ADDR[19] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.758     ; 3.447      ;
; -2.167 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR1_ADDR[20] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.758     ; 3.447      ;
; -2.167 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR1_ADDR[21] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.758     ; 3.447      ;
; -2.167 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR1_ADDR[22] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.758     ; 3.447      ;
; -2.167 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR1_ADDR[8]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.758     ; 3.447      ;
; -2.042 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|RD_MASK[0]    ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.754     ; 3.326      ;
; -2.042 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|RD_MASK[1]    ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.754     ; 3.326      ;
; -2.042 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mRD           ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.754     ; 3.326      ;
; -1.943 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD1_ADDR[9]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.751     ; 3.230      ;
; -1.943 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD1_ADDR[10] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.751     ; 3.230      ;
; -1.943 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD1_ADDR[11] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.751     ; 3.230      ;
; -1.943 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD1_ADDR[12] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.751     ; 3.230      ;
; -1.943 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD1_ADDR[13] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.751     ; 3.230      ;
; -1.943 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD1_ADDR[14] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.751     ; 3.230      ;
; -1.943 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD1_ADDR[15] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.751     ; 3.230      ;
; -1.943 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD1_ADDR[16] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.751     ; 3.230      ;
; -1.943 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD1_ADDR[17] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.751     ; 3.230      ;
; -1.943 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD1_ADDR[18] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.751     ; 3.230      ;
; -1.943 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD1_ADDR[19] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.751     ; 3.230      ;
; -1.943 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD1_ADDR[20] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.751     ; 3.230      ;
; -1.943 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD1_ADDR[21] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.751     ; 3.230      ;
; -1.943 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD1_ADDR[22] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.751     ; 3.230      ;
; -1.943 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD1_ADDR[8]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.751     ; 3.230      ;
; -1.461 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD2_ADDR[9]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.753     ; 2.746      ;
; -1.461 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD2_ADDR[10] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.753     ; 2.746      ;
; -1.461 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD2_ADDR[11] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.753     ; 2.746      ;
; -1.461 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD2_ADDR[12] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.753     ; 2.746      ;
; -1.461 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD2_ADDR[13] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.753     ; 2.746      ;
; -1.461 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD2_ADDR[14] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.753     ; 2.746      ;
; -1.461 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD2_ADDR[15] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.753     ; 2.746      ;
; -1.461 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD2_ADDR[16] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.753     ; 2.746      ;
; -1.461 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD2_ADDR[17] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.753     ; 2.746      ;
; -1.461 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD2_ADDR[18] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.753     ; 2.746      ;
; -1.461 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD2_ADDR[19] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.753     ; 2.746      ;
; -1.461 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD2_ADDR[20] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.753     ; 2.746      ;
; -1.461 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD2_ADDR[21] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.753     ; 2.746      ;
; -1.461 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD2_ADDR[22] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.753     ; 2.746      ;
; -1.461 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD2_ADDR[8]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.753     ; 2.746      ;
; -1.211 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR2_ADDR[9]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.754     ; 2.495      ;
; -1.211 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR2_ADDR[10] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.754     ; 2.495      ;
; -1.211 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR2_ADDR[11] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.754     ; 2.495      ;
; -1.211 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR2_ADDR[12] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.754     ; 2.495      ;
; -1.211 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR2_ADDR[13] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.754     ; 2.495      ;
; -1.211 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR2_ADDR[14] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.754     ; 2.495      ;
; -1.211 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR2_ADDR[15] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.754     ; 2.495      ;
; -1.211 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR2_ADDR[16] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.754     ; 2.495      ;
; -1.211 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR2_ADDR[17] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.754     ; 2.495      ;
; -1.211 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR2_ADDR[18] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.754     ; 2.495      ;
; -1.211 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR2_ADDR[19] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.754     ; 2.495      ;
; -1.211 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR2_ADDR[20] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.754     ; 2.495      ;
; -1.211 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR2_ADDR[21] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.754     ; 2.495      ;
; -1.211 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR2_ADDR[22] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.754     ; 2.495      ;
; -1.211 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR2_ADDR[8]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.754     ; 2.495      ;
; 0.208  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[16]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.009     ; 7.821      ;
; 0.246  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[16]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.010     ; 7.782      ;
; 0.312  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2] ; Sdram_Control_4Port:u7|mADDR[16]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.010     ; 7.716      ;
; 0.430  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[16]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.010     ; 7.598      ;
; 0.475  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[2] ; Sdram_Control_4Port:u7|mADDR[16]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.012     ; 7.551      ;
; 0.510  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[16]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.010     ; 7.518      ;
; 0.543  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[16]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.011     ; 7.484      ;
; 0.579  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[16]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.011     ; 7.448      ;
; 0.583  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[2] ; Sdram_Control_4Port:u7|mADDR[16]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.010     ; 7.445      ;
; 0.586  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[3] ; Sdram_Control_4Port:u7|mADDR[16]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.011     ; 7.441      ;
; 0.621  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[16]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.011     ; 7.406      ;
; 0.659  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[16]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.011     ; 7.368      ;
; 0.700  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|WR_MASK[0]    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.005     ; 7.333      ;
; 0.700  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|WR_MASK[1]    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.005     ; 7.333      ;
; 0.700  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mWR           ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.005     ; 7.333      ;
; 0.702  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[4] ; Sdram_Control_4Port:u7|mADDR[16]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.011     ; 7.325      ;
; 0.722  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[3] ; Sdram_Control_4Port:u7|mADDR[16]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.010     ; 7.306      ;
; 0.733  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[8]      ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.010     ; 7.295      ;
; 0.733  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[9]      ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.010     ; 7.295      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                              ;
+--------+---------------------------------+---------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                               ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 2.946  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; CLOCK_50    ; 0.500        ; 2.862      ; 0.731      ;
; 2.955  ; rClk[0]                         ; rClk[0]                               ; rClk[0]                         ; CLOCK_50    ; 0.500        ; 2.871      ; 0.731      ;
; 3.446  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; CLOCK_50    ; 1.000        ; 2.862      ; 0.731      ;
; 3.455  ; rClk[0]                         ; rClk[0]                               ; rClk[0]                         ; CLOCK_50    ; 1.000        ; 2.871      ; 0.731      ;
; 11.720 ; Reset_Delay:u2|Cont[4]          ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 8.313      ;
; 11.770 ; Reset_Delay:u2|Cont[11]         ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 8.263      ;
; 11.933 ; Reset_Delay:u2|Cont[1]          ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 8.100      ;
; 11.966 ; Reset_Delay:u2|Cont[3]          ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 8.067      ;
; 12.038 ; Reset_Delay:u2|Cont[6]          ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 7.995      ;
; 12.054 ; Reset_Delay:u2|Cont[7]          ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 7.979      ;
; 12.080 ; Reset_Delay:u2|Cont[10]         ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 7.953      ;
; 12.113 ; Reset_Delay:u2|Cont[15]         ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 7.920      ;
; 12.204 ; Reset_Delay:u2|Cont[5]          ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 7.829      ;
; 12.244 ; Reset_Delay:u2|Cont[8]          ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 7.789      ;
; 12.392 ; Reset_Delay:u2|Cont[9]          ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 7.641      ;
; 12.400 ; Reset_Delay:u2|Cont[0]          ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 7.633      ;
; 12.403 ; Reset_Delay:u2|Cont[14]         ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 7.630      ;
; 12.414 ; Reset_Delay:u2|Cont[19]         ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 7.615      ;
; 12.554 ; Reset_Delay:u2|Cont[2]          ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 7.479      ;
; 12.562 ; Reset_Delay:u2|Cont[13]         ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 7.471      ;
; 12.575 ; Reset_Delay:u2|Cont[16]         ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 7.454      ;
; 12.644 ; Reset_Delay:u2|Cont[18]         ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 7.385      ;
; 12.709 ; Reset_Delay:u2|Cont[17]         ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 7.320      ;
; 12.710 ; Reset_Delay:u2|Cont[12]         ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 7.323      ;
; 12.969 ; Reset_Delay:u2|Cont[27]         ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 7.060      ;
; 13.276 ; Reset_Delay:u2|Cont[26]         ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 6.753      ;
; 13.277 ; Reset_Delay:u2|Cont[28]         ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 6.752      ;
; 13.355 ; Reset_Delay:u2|Cont[20]         ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 6.674      ;
; 13.441 ; Reset_Delay:u2|Cont[25]         ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 6.588      ;
; 13.536 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|senosr_exposure[3]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.485      ;
; 13.536 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|senosr_exposure[4]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.485      ;
; 13.536 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|senosr_exposure[6]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.485      ;
; 13.536 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|senosr_exposure[7]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.485      ;
; 13.536 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|senosr_exposure[8]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.485      ;
; 13.536 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|senosr_exposure[9]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.485      ;
; 13.536 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|senosr_exposure[10] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.485      ;
; 13.536 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|senosr_exposure[11] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.485      ;
; 13.536 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|senosr_exposure[12] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.485      ;
; 13.536 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|senosr_exposure[13] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.485      ;
; 13.536 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|senosr_exposure[14] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.485      ;
; 13.536 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|senosr_exposure[15] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.485      ;
; 13.536 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|senosr_exposure[5]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.485      ;
; 13.575 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|senosr_exposure[3]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.446      ;
; 13.575 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|senosr_exposure[4]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.446      ;
; 13.575 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|senosr_exposure[6]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.446      ;
; 13.575 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|senosr_exposure[7]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.446      ;
; 13.575 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|senosr_exposure[8]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.446      ;
; 13.575 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|senosr_exposure[9]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.446      ;
; 13.575 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|senosr_exposure[10] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.446      ;
; 13.575 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|senosr_exposure[11] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.446      ;
; 13.575 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|senosr_exposure[12] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.446      ;
; 13.575 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|senosr_exposure[13] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.446      ;
; 13.575 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|senosr_exposure[14] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.446      ;
; 13.575 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|senosr_exposure[15] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.446      ;
; 13.575 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|senosr_exposure[5]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.446      ;
; 13.591 ; Reset_Delay:u2|Cont[29]         ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 6.438      ;
; 13.716 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|senosr_exposure[3]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.305      ;
; 13.716 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|senosr_exposure[4]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.305      ;
; 13.716 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|senosr_exposure[6]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.305      ;
; 13.716 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|senosr_exposure[7]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.305      ;
; 13.716 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|senosr_exposure[8]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.305      ;
; 13.716 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|senosr_exposure[9]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.305      ;
; 13.716 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|senosr_exposure[10] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.305      ;
; 13.716 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|senosr_exposure[11] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.305      ;
; 13.716 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|senosr_exposure[12] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.305      ;
; 13.716 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|senosr_exposure[13] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.305      ;
; 13.716 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|senosr_exposure[14] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.305      ;
; 13.716 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|senosr_exposure[15] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.305      ;
; 13.716 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|senosr_exposure[5]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.305      ;
; 13.743 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|senosr_exposure[3]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.278      ;
; 13.743 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|senosr_exposure[4]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.278      ;
; 13.743 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|senosr_exposure[6]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.278      ;
; 13.743 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|senosr_exposure[7]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.278      ;
; 13.743 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|senosr_exposure[8]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.278      ;
; 13.743 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|senosr_exposure[9]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.278      ;
; 13.743 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|senosr_exposure[10] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.278      ;
; 13.743 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|senosr_exposure[11] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.278      ;
; 13.743 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|senosr_exposure[12] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.278      ;
; 13.743 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|senosr_exposure[13] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.278      ;
; 13.743 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|senosr_exposure[14] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.278      ;
; 13.743 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|senosr_exposure[15] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.278      ;
; 13.743 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|senosr_exposure[5]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.278      ;
; 13.746 ; I2C_CCD_Config:u8|combo_cnt[19] ; I2C_CCD_Config:u8|senosr_exposure[3]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.275      ;
; 13.746 ; I2C_CCD_Config:u8|combo_cnt[19] ; I2C_CCD_Config:u8|senosr_exposure[4]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.275      ;
; 13.746 ; I2C_CCD_Config:u8|combo_cnt[19] ; I2C_CCD_Config:u8|senosr_exposure[6]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.275      ;
; 13.746 ; I2C_CCD_Config:u8|combo_cnt[19] ; I2C_CCD_Config:u8|senosr_exposure[7]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.275      ;
; 13.746 ; I2C_CCD_Config:u8|combo_cnt[19] ; I2C_CCD_Config:u8|senosr_exposure[8]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.275      ;
; 13.746 ; I2C_CCD_Config:u8|combo_cnt[19] ; I2C_CCD_Config:u8|senosr_exposure[9]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.275      ;
; 13.746 ; I2C_CCD_Config:u8|combo_cnt[19] ; I2C_CCD_Config:u8|senosr_exposure[10] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.275      ;
; 13.746 ; I2C_CCD_Config:u8|combo_cnt[19] ; I2C_CCD_Config:u8|senosr_exposure[11] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.275      ;
; 13.746 ; I2C_CCD_Config:u8|combo_cnt[19] ; I2C_CCD_Config:u8|senosr_exposure[12] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.275      ;
; 13.746 ; I2C_CCD_Config:u8|combo_cnt[19] ; I2C_CCD_Config:u8|senosr_exposure[13] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.275      ;
; 13.746 ; I2C_CCD_Config:u8|combo_cnt[19] ; I2C_CCD_Config:u8|senosr_exposure[14] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.275      ;
; 13.746 ; I2C_CCD_Config:u8|combo_cnt[19] ; I2C_CCD_Config:u8|senosr_exposure[15] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.275      ;
; 13.746 ; I2C_CCD_Config:u8|combo_cnt[19] ; I2C_CCD_Config:u8|senosr_exposure[5]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.275      ;
; 13.775 ; Reset_Delay:u2|Cont[23]         ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 6.254      ;
; 13.864 ; I2C_CCD_Config:u8|combo_cnt[20] ; I2C_CCD_Config:u8|senosr_exposure[3]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.157      ;
; 13.864 ; I2C_CCD_Config:u8|combo_cnt[20] ; I2C_CCD_Config:u8|senosr_exposure[4]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.157      ;
; 13.864 ; I2C_CCD_Config:u8|combo_cnt[20] ; I2C_CCD_Config:u8|senosr_exposure[6]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.157      ;
; 13.864 ; I2C_CCD_Config:u8|combo_cnt[20] ; I2C_CCD_Config:u8|senosr_exposure[7]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.017     ; 6.157      ;
+--------+---------------------------------+---------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                           ;
+--------+------------------------------------------+------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -2.703 ; rClk[0]                                  ; rClk[0]                                  ; rClk[0]                         ; CLOCK_50    ; 0.000        ; 2.871      ; 0.731      ;
; -2.694 ; I2C_CCD_Config:u8|mI2C_CTRL_CLK          ; I2C_CCD_Config:u8|mI2C_CTRL_CLK          ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; CLOCK_50    ; 0.000        ; 2.862      ; 0.731      ;
; -2.203 ; rClk[0]                                  ; rClk[0]                                  ; rClk[0]                         ; CLOCK_50    ; -0.500       ; 2.871      ; 0.731      ;
; -2.194 ; I2C_CCD_Config:u8|mI2C_CTRL_CLK          ; I2C_CCD_Config:u8|mI2C_CTRL_CLK          ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; CLOCK_50    ; -0.500       ; 2.862      ; 0.731      ;
; 0.445  ; Reset_Delay:u2|Cont[0]                   ; Reset_Delay:u2|Cont[0]                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Reset_Delay:u2|oRST_0                    ; Reset_Delay:u2|oRST_0                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; I2C_CCD_Config:u8|senosr_exposure[2]     ; I2C_CCD_Config:u8|senosr_exposure[2]     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.620  ; I2C_CCD_Config:u8|senosr_exposure[15]    ; I2C_CCD_Config:u8|senosr_exposure[15]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.906      ;
; 0.629  ; Reset_Delay:u2|Cont[31]                  ; Reset_Delay:u2|Cont[31]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.915      ;
; 0.629  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[15]       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[15]       ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.915      ;
; 0.771  ; I2C_CCD_Config:u8|iexposure_adj_delay[2] ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.057      ;
; 0.960  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]        ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.246      ;
; 0.967  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]        ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.253      ;
; 0.968  ; Reset_Delay:u2|Cont[0]                   ; Reset_Delay:u2|Cont[1]                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 0.968  ; Reset_Delay:u2|Cont[16]                  ; Reset_Delay:u2|Cont[16]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 0.968  ; I2C_CCD_Config:u8|senosr_exposure[9]     ; I2C_CCD_Config:u8|senosr_exposure[9]     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 0.971  ; I2C_CCD_Config:u8|senosr_exposure[3]     ; I2C_CCD_Config:u8|senosr_exposure[3]     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.257      ;
; 0.972  ; Reset_Delay:u2|Cont[9]                   ; Reset_Delay:u2|Cont[9]                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.258      ;
; 0.972  ; Reset_Delay:u2|Cont[11]                  ; Reset_Delay:u2|Cont[11]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.258      ;
; 0.972  ; I2C_CCD_Config:u8|senosr_exposure[11]    ; I2C_CCD_Config:u8|senosr_exposure[11]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.258      ;
; 0.975  ; Reset_Delay:u2|Cont[17]                  ; Reset_Delay:u2|Cont[17]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.261      ;
; 0.975  ; I2C_CCD_Config:u8|combo_cnt[5]           ; I2C_CCD_Config:u8|combo_cnt[5]           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.261      ;
; 0.976  ; Reset_Delay:u2|Cont[2]                   ; Reset_Delay:u2|Cont[2]                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; Reset_Delay:u2|Cont[18]                  ; Reset_Delay:u2|Cont[18]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; Reset_Delay:u2|Cont[25]                  ; Reset_Delay:u2|Cont[25]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|combo_cnt[3]           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; I2C_CCD_Config:u8|combo_cnt[7]           ; I2C_CCD_Config:u8|combo_cnt[7]           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; I2C_CCD_Config:u8|combo_cnt[19]          ; I2C_CCD_Config:u8|combo_cnt[19]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[2]        ; I2C_CCD_Config:u8|mI2C_CLK_DIV[2]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[9]        ; I2C_CCD_Config:u8|mI2C_CLK_DIV[9]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.977  ; Reset_Delay:u2|Cont[4]                   ; Reset_Delay:u2|Cont[4]                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; Reset_Delay:u2|Cont[7]                   ; Reset_Delay:u2|Cont[7]                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; Reset_Delay:u2|Cont[13]                  ; Reset_Delay:u2|Cont[13]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; Reset_Delay:u2|Cont[14]                  ; Reset_Delay:u2|Cont[14]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; Reset_Delay:u2|Cont[15]                  ; Reset_Delay:u2|Cont[15]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; Reset_Delay:u2|Cont[20]                  ; Reset_Delay:u2|Cont[20]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; Reset_Delay:u2|Cont[23]                  ; Reset_Delay:u2|Cont[23]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; Reset_Delay:u2|Cont[27]                  ; Reset_Delay:u2|Cont[27]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; Reset_Delay:u2|Cont[29]                  ; Reset_Delay:u2|Cont[29]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; Reset_Delay:u2|Cont[30]                  ; Reset_Delay:u2|Cont[30]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|combo_cnt[0]           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[4]        ; I2C_CCD_Config:u8|mI2C_CLK_DIV[4]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[7]        ; I2C_CCD_Config:u8|mI2C_CLK_DIV[7]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[11]       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[11]       ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[13]       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[13]       ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[14]       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[14]       ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.980  ; I2C_CCD_Config:u8|combo_cnt[9]           ; I2C_CCD_Config:u8|combo_cnt[9]           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.266      ;
; 0.980  ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|combo_cnt[10]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.266      ;
; 0.985  ; I2C_CCD_Config:u8|combo_cnt[11]          ; I2C_CCD_Config:u8|combo_cnt[11]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.271      ;
; 0.996  ; I2C_CCD_Config:u8|iexposure_adj_delay[1] ; I2C_CCD_Config:u8|iexposure_adj_delay[2] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.282      ;
; 1.006  ; I2C_CCD_Config:u8|iexposure_adj_delay[0] ; I2C_CCD_Config:u8|iexposure_adj_delay[1] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.292      ;
; 1.014  ; I2C_CCD_Config:u8|combo_cnt[15]          ; I2C_CCD_Config:u8|combo_cnt[15]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.300      ;
; 1.015  ; Reset_Delay:u2|Cont[8]                   ; Reset_Delay:u2|Cont[8]                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.301      ;
; 1.015  ; I2C_CCD_Config:u8|combo_cnt[1]           ; I2C_CCD_Config:u8|combo_cnt[1]           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.301      ;
; 1.015  ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|combo_cnt[2]           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.301      ;
; 1.015  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[8]        ; I2C_CCD_Config:u8|mI2C_CLK_DIV[8]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.301      ;
; 1.016  ; Reset_Delay:u2|Cont[3]                   ; Reset_Delay:u2|Cont[3]                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; Reset_Delay:u2|Cont[5]                   ; Reset_Delay:u2|Cont[5]                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; Reset_Delay:u2|Cont[6]                   ; Reset_Delay:u2|Cont[6]                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; Reset_Delay:u2|Cont[10]                  ; Reset_Delay:u2|Cont[10]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; Reset_Delay:u2|Cont[12]                  ; Reset_Delay:u2|Cont[12]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; Reset_Delay:u2|Cont[19]                  ; Reset_Delay:u2|Cont[19]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; Reset_Delay:u2|Cont[21]                  ; Reset_Delay:u2|Cont[21]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; Reset_Delay:u2|Cont[22]                  ; Reset_Delay:u2|Cont[22]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; Reset_Delay:u2|Cont[26]                  ; Reset_Delay:u2|Cont[26]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; Reset_Delay:u2|Cont[28]                  ; Reset_Delay:u2|Cont[28]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[3]        ; I2C_CCD_Config:u8|mI2C_CLK_DIV[3]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[5]        ; I2C_CCD_Config:u8|mI2C_CLK_DIV[5]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[6]        ; I2C_CCD_Config:u8|mI2C_CLK_DIV[6]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[10]       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[10]       ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[12]       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[12]       ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; I2C_CCD_Config:u8|senosr_exposure[7]     ; I2C_CCD_Config:u8|senosr_exposure[7]     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; I2C_CCD_Config:u8|senosr_exposure[12]    ; I2C_CCD_Config:u8|senosr_exposure[12]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; I2C_CCD_Config:u8|senosr_exposure[14]    ; I2C_CCD_Config:u8|senosr_exposure[14]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.017  ; I2C_CCD_Config:u8|combo_cnt[4]           ; I2C_CCD_Config:u8|combo_cnt[4]           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.303      ;
; 1.018  ; I2C_CCD_Config:u8|combo_cnt[6]           ; I2C_CCD_Config:u8|combo_cnt[6]           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.304      ;
; 1.018  ; I2C_CCD_Config:u8|combo_cnt[20]          ; I2C_CCD_Config:u8|combo_cnt[20]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.304      ;
; 1.018  ; I2C_CCD_Config:u8|senosr_exposure[10]    ; I2C_CCD_Config:u8|senosr_exposure[10]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.304      ;
; 1.018  ; I2C_CCD_Config:u8|senosr_exposure[5]     ; I2C_CCD_Config:u8|senosr_exposure[5]     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.304      ;
; 1.019  ; I2C_CCD_Config:u8|combo_cnt[22]          ; I2C_CCD_Config:u8|combo_cnt[22]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.305      ;
; 1.019  ; I2C_CCD_Config:u8|senosr_exposure[8]     ; I2C_CCD_Config:u8|senosr_exposure[8]     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.305      ;
; 1.024  ; Reset_Delay:u2|Cont[24]                  ; Reset_Delay:u2|Cont[24]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.310      ;
; 1.027  ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|combo_cnt[24]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.313      ;
; 1.189  ; I2C_CCD_Config:u8|senosr_exposure[4]     ; I2C_CCD_Config:u8|senosr_exposure[4]     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.475      ;
; 1.195  ; I2C_CCD_Config:u8|combo_cnt[8]           ; I2C_CCD_Config:u8|combo_cnt[8]           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.481      ;
; 1.195  ; I2C_CCD_Config:u8|combo_cnt[18]          ; I2C_CCD_Config:u8|combo_cnt[18]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.481      ;
; 1.195  ; I2C_CCD_Config:u8|combo_cnt[21]          ; I2C_CCD_Config:u8|combo_cnt[21]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.481      ;
; 1.198  ; I2C_CCD_Config:u8|combo_cnt[17]          ; I2C_CCD_Config:u8|combo_cnt[17]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.484      ;
; 1.202  ; I2C_CCD_Config:u8|combo_cnt[13]          ; I2C_CCD_Config:u8|combo_cnt[13]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.488      ;
; 1.231  ; I2C_CCD_Config:u8|combo_cnt[23]          ; I2C_CCD_Config:u8|combo_cnt[23]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.517      ;
; 1.233  ; I2C_CCD_Config:u8|senosr_exposure[13]    ; I2C_CCD_Config:u8|senosr_exposure[13]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.519      ;
; 1.234  ; I2C_CCD_Config:u8|combo_cnt[14]          ; I2C_CCD_Config:u8|combo_cnt[14]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.520      ;
; 1.234  ; I2C_CCD_Config:u8|combo_cnt[16]          ; I2C_CCD_Config:u8|combo_cnt[16]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.520      ;
; 1.235  ; I2C_CCD_Config:u8|senosr_exposure[6]     ; I2C_CCD_Config:u8|senosr_exposure[6]     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.521      ;
; 1.236  ; I2C_CCD_Config:u8|combo_cnt[12]          ; I2C_CCD_Config:u8|combo_cnt[12]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.522      ;
; 1.237  ; Reset_Delay:u2|Cont[1]                   ; Reset_Delay:u2|Cont[1]                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.523      ;
; 1.392  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]        ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.678      ;
; 1.399  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]        ; I2C_CCD_Config:u8|mI2C_CLK_DIV[2]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.685      ;
; 1.400  ; Reset_Delay:u2|Cont[16]                  ; Reset_Delay:u2|Cont[17]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.686      ;
; 1.400  ; Reset_Delay:u2|Cont[0]                   ; Reset_Delay:u2|Cont[2]                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.686      ;
+--------+------------------------------------------+------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'GPIO_1[0]'                                                                                                                                                                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.016 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0 ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.642      ; 0.944      ;
; 0.050 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1 ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.734      ; 1.070      ;
; 0.127 ; Reset_Delay:u2|oRST_2                                                                                                                     ; TopEntity:u9|MIPS:mps|DFF_Register:DF3|q[25]                                                                                               ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.511      ; 1.924      ;
; 0.238 ; Reset_Delay:u2|oRST_2                                                                                                                     ; TopEntity:u9|MIPS:mps|DFF_Register:DF4|q[44]                                                                                               ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.453      ; 1.977      ;
; 0.262 ; rCCD_DATA[9]                                                                                                                              ; CCD_Capture:u3|mCCD_DATA[9]                                                                                                                ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 1.210      ; 1.758      ;
; 0.269 ; Reset_Delay:u2|oRST_2                                                                                                                     ; TopEntity:u9|MIPS:mps|DFF_Register:DF4|q[1]                                                                                                ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.683      ; 1.238      ;
; 0.290 ; RAW2RGB:u4|entropy:u2|EntOutSig[9]                                                                                                        ; RAW2RGB:u4|entropy:u2|EntOut[9]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 1.055      ; 1.631      ;
; 0.299 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1 ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.734      ; 1.319      ;
; 0.365 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1 ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.642      ; 1.293      ;
; 0.378 ; Reset_Delay:u2|oRST_2                                                                                                                     ; TopEntity:u9|MIPS:mps|DFF_Register:DF3|q[13]                                                                                               ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.583      ; 2.247      ;
; 0.380 ; Reset_Delay:u2|oRST_2                                                                                                                     ; TopEntity:u9|MIPS:mps|DFF_Register:DF4|q[25]                                                                                               ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.583      ; 2.249      ;
; 0.380 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1 ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.443      ; 1.109      ;
; 0.383 ; Reset_Delay:u2|oRST_2                                                                                                                     ; TopEntity:u9|MIPS:mps|DFF_Register:DF3|q[26]                                                                                               ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.583      ; 2.252      ;
; 0.398 ; rCCD_DATA[5]                                                                                                                              ; CCD_Capture:u3|mCCD_DATA[5]                                                                                                                ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 1.282      ; 1.966      ;
; 0.416 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1 ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.642      ; 1.344      ;
; 0.423 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0 ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.642      ; 1.351      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CCD_Capture:u3|mSTART                                                                                                                     ; CCD_Capture:u3|mSTART                                                                                                                      ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; CCD_Capture:u3|mCCD_FVAL                                                                                                                   ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|t3[0]                                                                                                               ; RAW2RGB:u4|entropy:u2|t3[0]                                                                                                                ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|t3[31]                                                                                                              ; RAW2RGB:u4|entropy:u2|t3[31]                                                                                                               ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|t2[31]                                                                                                              ; RAW2RGB:u4|entropy:u2|t2[31]                                                                                                               ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|t2[0]                                                                                                               ; RAW2RGB:u4|entropy:u2|t2[0]                                                                                                                ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|t1[31]                                                                                                              ; RAW2RGB:u4|entropy:u2|t1[31]                                                                                                               ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|t1[0]                                                                                                               ; RAW2RGB:u4|entropy:u2|t1[0]                                                                                                                ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|t0[0]                                                                                                               ; RAW2RGB:u4|entropy:u2|t0[0]                                                                                                                ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|t0[31]                                                                                                              ; RAW2RGB:u4|entropy:u2|t0[31]                                                                                                               ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|t4[0]                                                                                                               ; RAW2RGB:u4|entropy:u2|t4[0]                                                                                                                ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|t4[31]                                                                                                              ; RAW2RGB:u4|entropy:u2|t4[31]                                                                                                               ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[24][1]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[24][1]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[24][0]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[24][0]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[24][3]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[24][3]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[24][4]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[24][4]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[0][31]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[0][31]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[24][6]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[24][6]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[24][5]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[24][5]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[24][7]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[24][7]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[24][14]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[24][14]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[24][13]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[24][13]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[24][15]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[24][15]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[24][12]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[24][12]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[24][18]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[24][18]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[24][19]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[24][19]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[24][17]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[24][17]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[24][16]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[24][16]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[24][8]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[24][8]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[24][11]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[24][11]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[24][10]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[24][10]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[24][9]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[24][9]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[24][22]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[24][22]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[24][23]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[24][23]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[24][20]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[24][20]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[24][21]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[24][21]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[24][2]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[24][2]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|TA[24][0]                                                                                                           ; RAW2RGB:u4|entropy:u2|TA[24][0]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[23][1]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[23][1]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[23][0]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[23][0]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[23][2]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[23][2]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[23][3]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[23][3]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[23][4]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[23][4]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[23][11]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[23][11]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[23][8]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[23][8]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[23][10]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[23][10]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[23][9]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[23][9]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[23][19]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[23][19]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[23][17]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[23][17]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[23][16]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[23][16]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[23][18]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[23][18]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[23][23]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[23][23]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[23][21]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[23][21]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[23][20]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[23][20]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[23][22]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[23][22]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[23][14]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[23][14]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[23][13]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[23][13]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[23][12]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[23][12]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[23][15]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[23][15]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[23][5]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[23][5]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[23][7]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[23][7]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[23][6]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[23][6]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|TA[23][0]                                                                                                           ; RAW2RGB:u4|entropy:u2|TA[23][0]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAW2RGB:u4|entropy:u2|HM[22][0]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[22][0]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.731      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'I2C_CCD_Config:u8|mI2C_CTRL_CLK'                                                                                                                                                                         ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.445 ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_CCD_Config:u8|mSetup_ST.0001                  ; I2C_CCD_Config:u8|mSetup_ST.0001                  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO           ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO           ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK4          ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK4          ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_CCD_Config:u8|mI2C_GO                         ; I2C_CCD_Config:u8|mI2C_GO                         ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_CCD_Config:u8|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:u8|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.644 ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ; I2C_CCD_Config:u8|mSetup_ST.0001                  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.930      ;
; 0.676 ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; I2C_CCD_Config:u8|mI2C_DATA[20]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.962      ;
; 0.703 ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.989      ;
; 0.932 ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ; I2C_CCD_Config:u8|mSetup_ST.0010                  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.218      ;
; 0.937 ; I2C_CCD_Config:u8|mSetup_ST.0000                  ; I2C_CCD_Config:u8|mSetup_ST.0001                  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.223      ;
; 0.986 ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ; I2C_CCD_Config:u8|mI2C_GO                         ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.272      ;
; 0.992 ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ; I2C_CCD_Config:u8|mSetup_ST.0000                  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.278      ;
; 0.999 ; I2C_CCD_Config:u8|mI2C_DATA[2]                    ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[2]         ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.286      ;
; 1.017 ; I2C_CCD_Config:u8|mSetup_ST.0001                  ; I2C_CCD_Config:u8|mSetup_ST.0010                  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.303      ;
; 1.017 ; I2C_CCD_Config:u8|mSetup_ST.0001                  ; I2C_CCD_Config:u8|mSetup_ST.0000                  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.303      ;
; 1.020 ; I2C_CCD_Config:u8|mSetup_ST.0001                  ; I2C_CCD_Config:u8|mI2C_GO                         ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.306      ;
; 1.024 ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; I2C_CCD_Config:u8|mI2C_DATA[5]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.310      ;
; 1.089 ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.375      ;
; 1.095 ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.381      ;
; 1.149 ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; I2C_CCD_Config:u8|mI2C_DATA[1]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.435      ;
; 1.193 ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; I2C_CCD_Config:u8|mI2C_DATA[1]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.479      ;
; 1.195 ; I2C_CCD_Config:u8|mI2C_GO                         ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.481      ;
; 1.197 ; I2C_CCD_Config:u8|mI2C_DATA[7]                    ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[7]         ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.004      ; 1.487      ;
; 1.197 ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; I2C_CCD_Config:u8|mI2C_DATA[5]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.484      ;
; 1.199 ; I2C_CCD_Config:u8|mSetup_ST.0010                  ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.483      ;
; 1.200 ; I2C_CCD_Config:u8|mI2C_DATA[12]                   ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[12]        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.489      ;
; 1.208 ; I2C_CCD_Config:u8|mI2C_DATA[3]                    ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[3]         ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.496      ;
; 1.209 ; I2C_CCD_Config:u8|mI2C_DATA[18]                   ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[18]        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.502      ;
; 1.223 ; I2C_CCD_Config:u8|mI2C_DATA[16]                   ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[16]        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.516      ;
; 1.243 ; I2C_CCD_Config:u8|mI2C_GO                         ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.530      ;
; 1.244 ; I2C_CCD_Config:u8|mI2C_DATA[1]                    ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[1]         ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.532      ;
; 1.244 ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; I2C_CCD_Config:u8|mI2C_DATA[1]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.529      ;
; 1.252 ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.537      ;
; 1.254 ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; I2C_CCD_Config:u8|mI2C_DATA[20]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.541      ;
; 1.257 ; I2C_CCD_Config:u8|mI2C_DATA[20]                   ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[20]        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.545      ;
; 1.281 ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; I2C_CCD_Config:u8|mI2C_DATA[3]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.568      ;
; 1.281 ; I2C_CCD_Config:u8|mI2C_DATA[23]                   ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[23]        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.566      ;
; 1.313 ; I2C_CCD_Config:u8|mI2C_DATA[22]                   ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[22]        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.005      ; 1.604      ;
; 1.316 ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; I2C_CCD_Config:u8|mI2C_DATA[13]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.603      ;
; 1.319 ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; I2C_CCD_Config:u8|mI2C_DATA[20]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.606      ;
; 1.340 ; I2C_CCD_Config:u8|mI2C_DATA[10]                   ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[10]        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.009     ; 1.617      ;
; 1.348 ; I2C_CCD_Config:u8|mI2C_DATA[19]                   ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[19]        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.641      ;
; 1.353 ; I2C_CCD_Config:u8|mI2C_DATA[9]                    ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[9]         ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.642      ;
; 1.356 ; I2C_CCD_Config:u8|mI2C_DATA[8]                    ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[8]         ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.649      ;
; 1.361 ; I2C_CCD_Config:u8|mI2C_DATA[6]                    ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[6]         ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.654      ;
; 1.362 ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; I2C_CCD_Config:u8|mI2C_DATA[14]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.650      ;
; 1.403 ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; I2C_CCD_Config:u8|mI2C_DATA[20]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.690      ;
; 1.428 ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; I2C_CCD_Config:u8|mI2C_DATA[7]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.715      ;
; 1.434 ; I2C_CCD_Config:u8|mI2C_DATA[13]                   ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[13]        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.723      ;
; 1.445 ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; I2C_CCD_Config:u8|mI2C_DATA[18]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.729      ;
; 1.483 ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; I2C_CCD_Config:u8|mI2C_DATA[1]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.769      ;
; 1.485 ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; I2C_CCD_Config:u8|mI2C_DATA[23]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.004      ; 1.775      ;
; 1.489 ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; I2C_CCD_Config:u8|mI2C_DATA[4]                    ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[4]         ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.011     ; 1.764      ;
; 1.505 ; I2C_CCD_Config:u8|mI2C_DATA[21]                   ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[21]        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.792      ;
; 1.511 ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; I2C_CCD_Config:u8|mI2C_DATA[13]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.799      ;
; 1.515 ; I2C_CCD_Config:u8|mI2C_DATA[0]                    ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[0]         ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.012     ; 1.789      ;
; 1.516 ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; I2C_CCD_Config:u8|mI2C_DATA[20]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.803      ;
; 1.522 ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.808      ;
; 1.528 ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.814      ;
; 1.551 ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; I2C_CCD_Config:u8|mI2C_DATA[3]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.838      ;
; 1.564 ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.850      ;
; 1.581 ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; I2C_CCD_Config:u8|mI2C_DATA[19]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.865      ;
; 1.583 ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK4          ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.868      ;
; 1.590 ; I2C_CCD_Config:u8|mI2C_GO                         ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.877      ;
; 1.591 ; I2C_CCD_Config:u8|mI2C_GO                         ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.878      ;
; 1.594 ; I2C_CCD_Config:u8|mI2C_GO                         ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.881      ;
; 1.594 ; I2C_CCD_Config:u8|mI2C_GO                         ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.881      ;
; 1.602 ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.888      ;
; 1.603 ; I2C_CCD_Config:u8|mI2C_DATA[5]                    ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[5]         ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.891      ;
; 1.610 ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.896      ;
; 1.611 ; I2C_CCD_Config:u8|mI2C_DATA[14]                   ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[14]        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.900      ;
; 1.618 ; I2C_CCD_Config:u8|mI2C_DATA[17]                   ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[17]        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.907      ;
; 1.645 ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; I2C_CCD_Config:u8|mI2C_DATA[21]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.933      ;
; 1.671 ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; I2C_CCD_Config:u8|mI2C_DATA[17]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.958      ;
; 1.682 ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.968      ;
; 1.684 ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.969      ;
; 1.692 ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; I2C_CCD_Config:u8|mI2C_DATA[0]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.014      ; 1.992      ;
; 1.753 ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; I2C_CCD_Config:u8|mI2C_DATA[9]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 2.040      ;
; 1.759 ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 2.045      ;
; 1.759 ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 2.045      ;
; 1.759 ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 2.045      ;
; 1.759 ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 2.045      ;
; 1.759 ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 2.045      ;
; 1.764 ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 2.049      ;
; 1.767 ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 2.053      ;
; 1.788 ; I2C_CCD_Config:u8|mI2C_DATA[15]                   ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[15]        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 2.077      ;
; 1.791 ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; I2C_CCD_Config:u8|mI2C_DATA[17]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 2.079      ;
; 1.803 ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; I2C_CCD_Config:u8|mI2C_DATA[15]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 2.090      ;
; 1.812 ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; I2C_CCD_Config:u8|mI2C_DATA[16]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 2.096      ;
; 1.817 ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; I2C_CCD_Config:u8|mI2C_DATA[21]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 2.105      ;
; 1.818 ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; I2C_CCD_Config:u8|mI2C_DATA[18]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 2.102      ;
; 1.824 ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; I2C_CCD_Config:u8|mI2C_DATA[23]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.004      ; 2.114      ;
; 1.831 ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; I2C_CCD_Config:u8|mI2C_DATA[11]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 2.118      ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'rClk[0]'                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                   ; To Node                                                                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; VGA_Controller:u1|oVGA_V_SYNC                                                                                                                               ; VGA_Controller:u1|oVGA_V_SYNC                                                                                                                                                          ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.731      ;
; 0.612 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.898      ;
; 0.617 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.903      ;
; 0.620 ; VGA_Controller:u1|V_Cont[11]                                                                                                                                ; VGA_Controller:u1|V_Cont[11]                                                                                                                                                           ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.906      ;
; 0.622 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.908      ;
; 0.622 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.908      ;
; 0.622 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.908      ;
; 0.626 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.912      ;
; 0.629 ; VGA_Controller:u1|H_Cont[11]                                                                                                                                ; VGA_Controller:u1|H_Cont[11]                                                                                                                                                           ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.915      ;
; 0.638 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.924      ;
; 0.639 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[0]                                                                             ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.925      ;
; 0.763 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.049      ;
; 0.766 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.052      ;
; 0.767 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.053      ;
; 0.769 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.055      ;
; 0.770 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.056      ;
; 0.770 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.056      ;
; 0.783 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[0]                                                                             ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.069      ;
; 0.785 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.071      ;
; 0.826 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg2 ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.077      ; 1.153      ;
; 0.847 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.001      ; 1.134      ;
; 0.851 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.001      ; 1.138      ;
; 0.855 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                                              ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.141      ;
; 0.868 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.154      ;
; 0.941 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.001      ; 1.228      ;
; 0.961 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.247      ;
; 0.963 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.249      ;
; 0.975 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; VGA_Controller:u1|H_Cont[7]                                                                                                                                 ; VGA_Controller:u1|H_Cont[7]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; VGA_Controller:u1|H_Cont[9]                                                                                                                                 ; VGA_Controller:u1|H_Cont[9]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; VGA_Controller:u1|H_Cont[10]                                                                                                                                ; VGA_Controller:u1|H_Cont[10]                                                                                                                                                           ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.263      ;
; 0.978 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.264      ;
; 0.979 ; VGA_Controller:u1|H_Cont[5]                                                                                                                                 ; VGA_Controller:u1|H_Cont[5]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.265      ;
; 0.979 ; VGA_Controller:u1|V_Cont[7]                                                                                                                                 ; VGA_Controller:u1|V_Cont[7]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.265      ;
; 0.980 ; VGA_Controller:u1|H_Cont[3]                                                                                                                                 ; VGA_Controller:u1|H_Cont[3]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.266      ;
; 0.981 ; VGA_Controller:u1|H_Cont[0]                                                                                                                                 ; VGA_Controller:u1|H_Cont[0]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; VGA_Controller:u1|V_Cont[0]                                                                                                                                 ; VGA_Controller:u1|V_Cont[0]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; VGA_Controller:u1|V_Cont[2]                                                                                                                                 ; VGA_Controller:u1|V_Cont[2]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; VGA_Controller:u1|V_Cont[9]                                                                                                                                 ; VGA_Controller:u1|V_Cont[9]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.267      ;
; 0.984 ; VGA_Controller:u1|V_Cont[5]                                                                                                                                 ; VGA_Controller:u1|V_Cont[5]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.270      ;
; 0.985 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.001      ; 1.272      ;
; 0.987 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.273      ;
; 0.991 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1]                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.001      ; 1.278      ;
; 0.992 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.001      ; 1.279      ;
; 0.995 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.001      ; 1.282      ;
; 1.001 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                                             ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.287      ;
; 1.009 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                                             ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.295      ;
; 1.019 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.305      ;
; 1.024 ; VGA_Controller:u1|H_Cont[8]                                                                                                                                 ; VGA_Controller:u1|H_Cont[8]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.310      ;
; 1.024 ; VGA_Controller:u1|V_Cont[1]                                                                                                                                 ; VGA_Controller:u1|V_Cont[1]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.310      ;
; 1.026 ; VGA_Controller:u1|H_Cont[2]                                                                                                                                 ; VGA_Controller:u1|H_Cont[2]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.312      ;
; 1.026 ; VGA_Controller:u1|H_Cont[4]                                                                                                                                 ; VGA_Controller:u1|H_Cont[4]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.312      ;
; 1.026 ; VGA_Controller:u1|H_Cont[6]                                                                                                                                 ; VGA_Controller:u1|H_Cont[6]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.312      ;
; 1.026 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.312      ;
; 1.027 ; VGA_Controller:u1|H_Cont[1]                                                                                                                                 ; VGA_Controller:u1|H_Cont[1]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.313      ;
; 1.027 ; VGA_Controller:u1|V_Cont[3]                                                                                                                                 ; VGA_Controller:u1|V_Cont[3]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.313      ;
; 1.027 ; VGA_Controller:u1|V_Cont[4]                                                                                                                                 ; VGA_Controller:u1|V_Cont[4]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.313      ;
; 1.028 ; VGA_Controller:u1|V_Cont[6]                                                                                                                                 ; VGA_Controller:u1|V_Cont[6]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.314      ;
; 1.028 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.314      ;
; 1.029 ; VGA_Controller:u1|V_Cont[8]                                                                                                                                 ; VGA_Controller:u1|V_Cont[8]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.315      ;
; 1.029 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                                              ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.315      ;
; 1.031 ; VGA_Controller:u1|V_Cont[10]                                                                                                                                ; VGA_Controller:u1|V_Cont[10]                                                                                                                                                           ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.317      ;
; 1.034 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.320      ;
; 1.034 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.320      ;
; 1.038 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.324      ;
; 1.045 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.331      ;
; 1.045 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.331      ;
; 1.054 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.340      ;
; 1.125 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg1 ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.077      ; 1.452      ;
; 1.127 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg0 ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.075      ; 1.452      ;
; 1.149 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg5 ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.075      ; 1.474      ;
; 1.150 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.002      ; 1.438      ;
; 1.168 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg6 ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.075      ; 1.493      ;
; 1.176 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg7 ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.075      ; 1.501      ;
; 1.181 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                                              ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.467      ;
; 1.213 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                                              ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.499      ;
; 1.218 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.504      ;
; 1.218 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                                              ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.504      ;
; 1.221 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 1.507      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'u6|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                    ; To Node                                                                                                                                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|ST[0]                                                                                                                                 ; Sdram_Control_4Port:u7|ST[0]                                                                                                                                 ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Write                                                                                                                                 ; Sdram_Control_4Port:u7|Write                                                                                                                                 ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|mWR_DONE                                                                                                                              ; Sdram_Control_4Port:u7|mWR_DONE                                                                                                                              ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|IN_REQ                                                                                                                                ; Sdram_Control_4Port:u7|IN_REQ                                                                                                                                ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Read                                                                                                                                  ; Sdram_Control_4Port:u7|Read                                                                                                                                  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|mRD_DONE                                                                                                                              ; Sdram_Control_4Port:u7|mRD_DONE                                                                                                                              ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]                                                                                              ; Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]                                                                                              ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|command:command1|do_load_mode                                                                                                         ; Sdram_Control_4Port:u7|command:command1|do_load_mode                                                                                                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|command:command1|do_precharge                                                                                                         ; Sdram_Control_4Port:u7|command:command1|do_precharge                                                                                                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|command:command1|ex_read                                                                                                              ; Sdram_Control_4Port:u7|command:command1|ex_read                                                                                                              ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|command:command1|ex_write                                                                                                             ; Sdram_Control_4Port:u7|command:command1|ex_write                                                                                                             ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|command:command1|REF_ACK                                                                                                              ; Sdram_Control_4Port:u7|command:command1|REF_ACK                                                                                                              ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|control_interface:control1|REF_REQ                                                                                                    ; Sdram_Control_4Port:u7|control_interface:control1|REF_REQ                                                                                                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|command:command1|CM_ACK                                                                                                               ; Sdram_Control_4Port:u7|command:command1|CM_ACK                                                                                                               ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|control_interface:control1|CMD_ACK                                                                                                    ; Sdram_Control_4Port:u7|control_interface:control1|CMD_ACK                                                                                                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|OUT_VALID                                                                                                                             ; Sdram_Control_4Port:u7|OUT_VALID                                                                                                                             ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|command:command1|oe4                                                                                                                  ; Sdram_Control_4Port:u7|command:command1|oe4                                                                                                                  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|command:command1|rw_flag                                                                                                              ; Sdram_Control_4Port:u7|command:command1|rw_flag                                                                                                              ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Sdram_Control_4Port:u7|command:command1|do_rw                                                                                                                ; Sdram_Control_4Port:u7|command:command1|do_rw                                                                                                                ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.611 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.897      ;
; 0.612 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                          ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.898      ;
; 0.612 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1]  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1]  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.898      ;
; 0.612 ; Sdram_Control_4Port:u7|control_interface:control1|SADDR[11]                                                                                                  ; Sdram_Control_4Port:u7|command:command1|SA[3]                                                                                                                ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.898      ;
; 0.613 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0] ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.899      ;
; 0.613 ; Sdram_Control_4Port:u7|control_interface:control1|SADDR[14]                                                                                                  ; Sdram_Control_4Port:u7|command:command1|SA[6]                                                                                                                ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.899      ;
; 0.614 ; Sdram_Control_4Port:u7|command:command1|rw_shift[0]                                                                                                          ; Sdram_Control_4Port:u7|command:command1|do_rw                                                                                                                ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.900      ;
; 0.616 ; Sdram_Control_4Port:u7|command:command1|command_delay[7]                                                                                                     ; Sdram_Control_4Port:u7|command:command1|command_delay[6]                                                                                                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.902      ;
; 0.616 ; Sdram_Control_4Port:u7|mADDR[12]                                                                                                                             ; Sdram_Control_4Port:u7|control_interface:control1|SADDR[12]                                                                                                  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.902      ;
; 0.617 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                          ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.903      ;
; 0.618 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; Sdram_Control_4Port:u7|command:command1|CS_N[0]                                                                                                              ; Sdram_Control_4Port:u7|CS_N[0]                                                                                                                               ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.904      ;
; 0.620 ; Sdram_Control_4Port:u7|command:command1|BA[0]                                                                                                                ; Sdram_Control_4Port:u7|BA[0]                                                                                                                                 ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.906      ;
; 0.621 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.907      ;
; 0.625 ; Sdram_Control_4Port:u7|rRD2_ADDR[22]                                                                                                                         ; Sdram_Control_4Port:u7|rRD2_ADDR[22]                                                                                                                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.911      ;
; 0.626 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3]  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.912      ;
; 0.628 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2]  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.914      ;
; 0.628 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.914      ;
; 0.629 ; Sdram_Control_4Port:u7|control_interface:control1|timer[15]                                                                                                  ; Sdram_Control_4Port:u7|control_interface:control1|timer[15]                                                                                                  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.634 ; Sdram_Control_4Port:u7|rWR1_ADDR[22]                                                                                                                         ; Sdram_Control_4Port:u7|rWR1_ADDR[22]                                                                                                                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.920      ;
; 0.634 ; Sdram_Control_4Port:u7|rRD1_ADDR[22]                                                                                                                         ; Sdram_Control_4Port:u7|rRD1_ADDR[22]                                                                                                                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.920      ;
; 0.635 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.921      ;
; 0.637 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                           ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.923      ;
; 0.637 ; Sdram_Control_4Port:u7|rWR2_ADDR[22]                                                                                                                         ; Sdram_Control_4Port:u7|rWR2_ADDR[22]                                                                                                                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.923      ;
; 0.637 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.923      ;
; 0.638 ; Sdram_Control_4Port:u7|control_interface:control1|init_timer[15]                                                                                             ; Sdram_Control_4Port:u7|control_interface:control1|init_timer[15]                                                                                             ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.924      ;
; 0.643 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.929      ;
; 0.645 ; Sdram_Control_4Port:u7|command:command1|do_load_mode                                                                                                         ; Sdram_Control_4Port:u7|command:command1|BA[1]                                                                                                                ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.931      ;
; 0.649 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[8]                               ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.935      ;
; 0.727 ; Sdram_Control_4Port:u7|command:command1|SA[9]                                                                                                                ; Sdram_Control_4Port:u7|SA[9]                                                                                                                                 ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.013      ;
; 0.762 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.762 ; Sdram_Control_4Port:u7|mADDR[17]                                                                                                                             ; Sdram_Control_4Port:u7|control_interface:control1|SADDR[17]                                                                                                  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.048      ;
; 0.763 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1] ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.764 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4]  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.764 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0]  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.764 ; Sdram_Control_4Port:u7|mADDR[13]                                                                                                                             ; Sdram_Control_4Port:u7|control_interface:control1|SADDR[13]                                                                                                  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.767 ; Sdram_Control_4Port:u7|mADDR[8]                                                                                                                              ; Sdram_Control_4Port:u7|control_interface:control1|SADDR[8]                                                                                                   ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.053      ;
; 0.769 ; Sdram_Control_4Port:u7|command:command1|SA[0]                                                                                                                ; Sdram_Control_4Port:u7|SA[0]                                                                                                                                 ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.055      ;
; 0.770 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3]  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.056      ;
; 0.770 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                          ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.056      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'rClk[0]'                                                                                                                                                                                                                                       ;
+--------+-----------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.553 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.538     ; 4.475      ;
; -4.553 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.538     ; 4.475      ;
; -4.553 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.538     ; 4.475      ;
; -4.553 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.538     ; 4.475      ;
; -4.553 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.533     ; 4.480      ;
; -4.553 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.533     ; 4.480      ;
; -4.553 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.533     ; 4.480      ;
; -4.553 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.533     ; 4.480      ;
; -4.553 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.533     ; 4.480      ;
; -4.553 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.533     ; 4.480      ;
; -4.553 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.533     ; 4.480      ;
; -4.553 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.533     ; 4.480      ;
; -4.117 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.587     ; 4.068      ;
; -4.117 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.587     ; 4.068      ;
; -4.117 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.580     ; 4.075      ;
; -4.117 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.580     ; 4.075      ;
; -4.117 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.580     ; 4.075      ;
; -4.117 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.587     ; 4.068      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[1]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.586     ; 4.068      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.586     ; 4.068      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.586     ; 4.068      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[0]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.590     ; 4.064      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.590     ; 4.064      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.586     ; 4.068      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.585     ; 4.069      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.585     ; 4.069      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.585     ; 4.069      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.586     ; 4.068      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.579     ; 4.075      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.579     ; 4.075      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.579     ; 4.075      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.579     ; 4.075      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.585     ; 4.069      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.585     ; 4.069      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.585     ; 4.069      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.585     ; 4.069      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.586     ; 4.068      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.579     ; 4.075      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.579     ; 4.075      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.579     ; 4.075      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.579     ; 4.075      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.586     ; 4.068      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.589     ; 4.065      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.584     ; 4.070      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.584     ; 4.070      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.584     ; 4.070      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.584     ; 4.070      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.584     ; 4.070      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.584     ; 4.070      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.584     ; 4.070      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.584     ; 4.070      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.584     ; 4.070      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.589     ; 4.065      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.584     ; 4.070      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.584     ; 4.070      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.584     ; 4.070      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.584     ; 4.070      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.585     ; 4.069      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.584     ; 4.070      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.584     ; 4.070      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.584     ; 4.070      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.584     ; 4.070      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.584     ; 4.070      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.585     ; 4.069      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.584     ; 4.070      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[1]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.589     ; 4.065      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.585     ; 4.069      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.589     ; 4.065      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.581     ; 4.073      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.589     ; 4.065      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[0]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.589     ; 4.065      ;
; -4.116 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.584     ; 4.070      ;
; -3.616 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                 ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.591     ; 4.063      ;
; -3.616 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                 ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.589     ; 4.065      ;
; -2.828 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|H_Cont[0]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.593     ; 3.273      ;
; -2.828 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|H_Cont[1]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.593     ; 3.273      ;
; -2.828 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|H_Cont[2]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.593     ; 3.273      ;
; -2.828 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|H_Cont[3]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.593     ; 3.273      ;
; -2.828 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|H_Cont[4]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.593     ; 3.273      ;
; -2.828 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|H_Cont[5]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.593     ; 3.273      ;
; -2.828 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|H_Cont[6]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.593     ; 3.273      ;
; -2.828 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|H_Cont[7]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.593     ; 3.273      ;
; -2.828 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|H_Cont[8]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.593     ; 3.273      ;
; -2.828 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|H_Cont[9]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.593     ; 3.273      ;
; -2.828 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|H_Cont[10]                                                                                                                                  ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.593     ; 3.273      ;
; -2.828 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|H_Cont[11]                                                                                                                                  ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.593     ; 3.273      ;
; -2.787 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|oRequest                                                                                                                                    ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.585     ; 3.240      ;
; -2.410 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|oVGA_H_SYNC                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.603     ; 2.845      ;
; -2.344 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|V_Cont[0]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.598     ; 2.784      ;
; -2.344 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|V_Cont[2]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.598     ; 2.784      ;
; -2.344 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|V_Cont[3]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.598     ; 2.784      ;
; -2.344 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|V_Cont[4]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.598     ; 2.784      ;
; -2.344 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|V_Cont[5]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.598     ; 2.784      ;
; -2.344 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|V_Cont[6]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.598     ; 2.784      ;
; -2.344 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|V_Cont[7]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.598     ; 2.784      ;
; -2.344 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|V_Cont[8]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.598     ; 2.784      ;
; -2.344 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|V_Cont[9]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.598     ; 2.784      ;
; -2.344 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|V_Cont[10]                                                                                                                                  ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.598     ; 2.784      ;
; -2.344 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|V_Cont[11]                                                                                                                                  ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.598     ; 2.784      ;
; -2.344 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|V_Cont[1]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.598     ; 2.784      ;
+--------+-----------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'I2C_CCD_Config:u8|mI2C_CTRL_CLK'                                                                                                                                 ;
+--------+---------------------------------+---------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                           ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; -4.268 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.559     ; 4.747      ;
; -4.253 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.559     ; 4.732      ;
; -4.250 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.560     ; 4.728      ;
; -4.250 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.560     ; 4.728      ;
; -4.250 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.560     ; 4.728      ;
; -4.250 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.560     ; 4.728      ;
; -4.250 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.560     ; 4.728      ;
; -4.235 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.560     ; 4.713      ;
; -4.235 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.560     ; 4.713      ;
; -4.235 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.560     ; 4.713      ;
; -4.235 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.560     ; 4.713      ;
; -4.235 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.560     ; 4.713      ;
; -4.219 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.559     ; 4.698      ;
; -4.214 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.559     ; 4.693      ;
; -4.202 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.547     ; 4.693      ;
; -4.201 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.560     ; 4.679      ;
; -4.201 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.560     ; 4.679      ;
; -4.201 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.560     ; 4.679      ;
; -4.201 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.560     ; 4.679      ;
; -4.201 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.560     ; 4.679      ;
; -4.196 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.560     ; 4.674      ;
; -4.196 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.560     ; 4.674      ;
; -4.196 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.560     ; 4.674      ;
; -4.196 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.560     ; 4.674      ;
; -4.196 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.560     ; 4.674      ;
; -4.184 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.548     ; 4.674      ;
; -4.184 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.548     ; 4.674      ;
; -4.184 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.548     ; 4.674      ;
; -4.184 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.548     ; 4.674      ;
; -4.184 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.548     ; 4.674      ;
; -4.164 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.556     ; 4.646      ;
; -4.164 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.556     ; 4.646      ;
; -4.164 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.556     ; 4.646      ;
; -4.164 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[2] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.556     ; 4.646      ;
; -4.164 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[3] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.556     ; 4.646      ;
; -4.164 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.556     ; 4.646      ;
; -4.149 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.556     ; 4.631      ;
; -4.149 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.556     ; 4.631      ;
; -4.149 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.556     ; 4.631      ;
; -4.149 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[2] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.556     ; 4.631      ;
; -4.149 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[3] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.556     ; 4.631      ;
; -4.149 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.556     ; 4.631      ;
; -4.131 ; I2C_CCD_Config:u8|combo_cnt[6]  ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.557     ; 4.612      ;
; -4.115 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.556     ; 4.597      ;
; -4.115 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.556     ; 4.597      ;
; -4.115 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.556     ; 4.597      ;
; -4.115 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[2] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.556     ; 4.597      ;
; -4.115 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[3] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.556     ; 4.597      ;
; -4.115 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.556     ; 4.597      ;
; -4.113 ; I2C_CCD_Config:u8|combo_cnt[6]  ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 4.593      ;
; -4.113 ; I2C_CCD_Config:u8|combo_cnt[6]  ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 4.593      ;
; -4.113 ; I2C_CCD_Config:u8|combo_cnt[6]  ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 4.593      ;
; -4.113 ; I2C_CCD_Config:u8|combo_cnt[6]  ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 4.593      ;
; -4.113 ; I2C_CCD_Config:u8|combo_cnt[6]  ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 4.593      ;
; -4.110 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.556     ; 4.592      ;
; -4.110 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.556     ; 4.592      ;
; -4.110 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.556     ; 4.592      ;
; -4.110 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[2] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.556     ; 4.592      ;
; -4.110 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[3] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.556     ; 4.592      ;
; -4.110 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.556     ; 4.592      ;
; -4.106 ; I2C_CCD_Config:u8|combo_cnt[8]  ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.557     ; 4.587      ;
; -4.098 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.544     ; 4.592      ;
; -4.098 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.544     ; 4.592      ;
; -4.098 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.544     ; 4.592      ;
; -4.098 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[2] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.544     ; 4.592      ;
; -4.098 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[3] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.544     ; 4.592      ;
; -4.098 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.544     ; 4.592      ;
; -4.088 ; I2C_CCD_Config:u8|combo_cnt[8]  ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 4.568      ;
; -4.088 ; I2C_CCD_Config:u8|combo_cnt[8]  ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 4.568      ;
; -4.088 ; I2C_CCD_Config:u8|combo_cnt[8]  ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 4.568      ;
; -4.088 ; I2C_CCD_Config:u8|combo_cnt[8]  ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 4.568      ;
; -4.088 ; I2C_CCD_Config:u8|combo_cnt[8]  ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 4.568      ;
; -4.088 ; I2C_CCD_Config:u8|combo_cnt[5]  ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.557     ; 4.569      ;
; -4.073 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.559     ; 4.552      ;
; -4.070 ; I2C_CCD_Config:u8|combo_cnt[5]  ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 4.550      ;
; -4.070 ; I2C_CCD_Config:u8|combo_cnt[5]  ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 4.550      ;
; -4.070 ; I2C_CCD_Config:u8|combo_cnt[5]  ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 4.550      ;
; -4.070 ; I2C_CCD_Config:u8|combo_cnt[5]  ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 4.550      ;
; -4.070 ; I2C_CCD_Config:u8|combo_cnt[5]  ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 4.550      ;
; -4.067 ; I2C_CCD_Config:u8|combo_cnt[14] ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.559     ; 4.546      ;
; -4.062 ; I2C_CCD_Config:u8|combo_cnt[9]  ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.557     ; 4.543      ;
; -4.058 ; I2C_CCD_Config:u8|combo_cnt[11] ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.557     ; 4.539      ;
; -4.055 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.560     ; 4.533      ;
; -4.055 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.560     ; 4.533      ;
; -4.055 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.560     ; 4.533      ;
; -4.055 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.560     ; 4.533      ;
; -4.055 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.560     ; 4.533      ;
; -4.049 ; I2C_CCD_Config:u8|combo_cnt[14] ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.560     ; 4.527      ;
; -4.049 ; I2C_CCD_Config:u8|combo_cnt[14] ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.560     ; 4.527      ;
; -4.049 ; I2C_CCD_Config:u8|combo_cnt[14] ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.560     ; 4.527      ;
; -4.049 ; I2C_CCD_Config:u8|combo_cnt[14] ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.560     ; 4.527      ;
; -4.049 ; I2C_CCD_Config:u8|combo_cnt[14] ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.560     ; 4.527      ;
; -4.046 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.559     ; 4.525      ;
; -4.044 ; I2C_CCD_Config:u8|combo_cnt[9]  ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 4.524      ;
; -4.044 ; I2C_CCD_Config:u8|combo_cnt[9]  ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 4.524      ;
; -4.044 ; I2C_CCD_Config:u8|combo_cnt[9]  ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 4.524      ;
; -4.044 ; I2C_CCD_Config:u8|combo_cnt[9]  ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 4.524      ;
; -4.044 ; I2C_CCD_Config:u8|combo_cnt[9]  ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 4.524      ;
; -4.043 ; I2C_CCD_Config:u8|combo_cnt[19] ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.559     ; 4.522      ;
; -4.040 ; I2C_CCD_Config:u8|combo_cnt[11] ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.558     ; 4.520      ;
+--------+---------------------------------+---------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'u6|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                    ;
+--------+-----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                                                                        ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -3.213 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.695     ; 4.478      ;
; -3.213 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.695     ; 4.478      ;
; -3.213 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.695     ; 4.478      ;
; -3.213 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.695     ; 4.478      ;
; -3.213 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.695     ; 4.478      ;
; -3.213 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.695     ; 4.478      ;
; -3.213 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.695     ; 4.478      ;
; -3.213 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.693     ; 4.480      ;
; -3.213 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.693     ; 4.480      ;
; -3.213 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.693     ; 4.480      ;
; -3.213 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.693     ; 4.480      ;
; -3.213 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.693     ; 4.480      ;
; -3.213 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.693     ; 4.480      ;
; -3.213 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.693     ; 4.480      ;
; -3.213 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.692     ; 4.481      ;
; -3.213 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.692     ; 4.481      ;
; -3.213 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.692     ; 4.481      ;
; -3.213 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.692     ; 4.481      ;
; -3.213 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.692     ; 4.481      ;
; -3.213 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.692     ; 4.481      ;
; -3.213 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.692     ; 4.481      ;
; -3.213 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.692     ; 4.481      ;
; -3.213 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.692     ; 4.481      ;
; -3.213 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.697     ; 4.476      ;
; -3.213 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.697     ; 4.476      ;
; -3.213 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.697     ; 4.476      ;
; -3.213 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.697     ; 4.476      ;
; -3.213 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.697     ; 4.476      ;
; -3.213 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.697     ; 4.476      ;
; -3.213 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.697     ; 4.476      ;
; -3.213 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.697     ; 4.476      ;
; -3.213 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.697     ; 4.476      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                       ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.740     ; 4.074      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                       ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.745     ; 4.069      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                       ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.745     ; 4.069      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                       ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.740     ; 4.074      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                       ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.740     ; 4.074      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                       ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.751     ; 4.063      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                       ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.751     ; 4.063      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                      ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.740     ; 4.074      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                      ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.740     ; 4.074      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                       ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.751     ; 4.063      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                       ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.751     ; 4.063      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                      ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.740     ; 4.074      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                            ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.740     ; 4.074      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                       ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.740     ; 4.074      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                             ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.746     ; 4.068      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                             ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.746     ; 4.068      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                             ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.746     ; 4.068      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[4]                                             ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.746     ; 4.068      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                             ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.739     ; 4.075      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                             ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.739     ; 4.075      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                             ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.745     ; 4.069      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                             ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.745     ; 4.069      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                             ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.739     ; 4.075      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                             ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.746     ; 4.068      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.745     ; 4.069      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.745     ; 4.069      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.745     ; 4.069      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.745     ; 4.069      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.751     ; 4.063      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.751     ; 4.063      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.739     ; 4.075      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.751     ; 4.063      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.739     ; 4.075      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.751     ; 4.063      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.739     ; 4.075      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.739     ; 4.075      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.739     ; 4.075      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.740     ; 4.074      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.739     ; 4.075      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.740     ; 4.074      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.746     ; 4.068      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.740     ; 4.074      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.746     ; 4.068      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.740     ; 4.074      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.747     ; 4.067      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.747     ; 4.067      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.747     ; 4.067      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.747     ; 4.067      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.747     ; 4.067      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.747     ; 4.067      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.746     ; 4.068      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.747     ; 4.067      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[1]                                                    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.746     ; 4.068      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8]   ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.746     ; 4.068      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]   ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.747     ; 4.067      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9]   ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.746     ; 4.068      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]   ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.747     ; 4.067      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2]   ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.746     ; 4.068      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]   ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.746     ; 4.068      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3]   ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.746     ; 4.068      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]   ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.747     ; 4.067      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7]   ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.746     ; 4.068      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]   ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.747     ; 4.067      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6]   ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.746     ; 4.068      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]   ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.747     ; 4.067      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4]   ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.746     ; 4.068      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]   ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.747     ; 4.067      ;
; -2.776 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5]   ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.746     ; 4.068      ;
+--------+-----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'GPIO_1[0]'                                                                                                                                                                                                                                    ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.616 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.913      ; 4.067      ;
; -2.616 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.913      ; 4.067      ;
; -2.616 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.913      ; 4.067      ;
; -2.616 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.913      ; 4.067      ;
; -2.616 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.913      ; 4.067      ;
; -2.616 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.913      ; 4.067      ;
; -2.616 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.913      ; 4.067      ;
; -2.616 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.913      ; 4.067      ;
; -2.439 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.090      ; 4.067      ;
; -2.439 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.090      ; 4.067      ;
; -2.439 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.090      ; 4.067      ;
; -2.439 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.090      ; 4.067      ;
; -2.439 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.090      ; 4.067      ;
; -2.418 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.112      ; 4.068      ;
; -2.418 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.112      ; 4.068      ;
; -2.418 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.112      ; 4.068      ;
; -2.418 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.112      ; 4.068      ;
; -2.418 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.112      ; 4.068      ;
; -2.418 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.112      ; 4.068      ;
; -2.417 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.107      ; 4.062      ;
; -2.417 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.107      ; 4.062      ;
; -2.275 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.234      ; 4.047      ;
; -2.275 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.234      ; 4.047      ;
; -2.244 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.260      ; 4.042      ;
; -2.244 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.260      ; 4.042      ;
; -2.241 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.284      ; 4.063      ;
; -2.241 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.284      ; 4.063      ;
; -2.241 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.284      ; 4.063      ;
; -2.241 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.284      ; 4.063      ;
; -2.241 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.284      ; 4.063      ;
; -2.137 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.389      ; 4.064      ;
; -2.137 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.389      ; 4.064      ;
; -2.137 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.389      ; 4.064      ;
; -2.137 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.389      ; 4.064      ;
; -2.137 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.389      ; 4.064      ;
; -2.110 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[4]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.417      ; 4.065      ;
; -2.101 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.425      ; 4.064      ;
; -2.087 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.444      ; 4.069      ;
; -2.087 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.444      ; 4.069      ;
; -2.087 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.444      ; 4.069      ;
; -2.087 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.444      ; 4.069      ;
; -2.052 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.477      ; 4.067      ;
; -2.011 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.520      ; 4.069      ;
; -2.011 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.520      ; 4.069      ;
; -1.990 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.531      ; 4.059      ;
; -1.990 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.531      ; 4.059      ;
; -1.974 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                   ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.555      ; 4.067      ;
; -1.974 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                   ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.555      ; 4.067      ;
; -1.974 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                   ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.555      ; 4.067      ;
; -1.974 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.555      ; 4.067      ;
; -1.973 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.557      ; 4.068      ;
; -1.973 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.557      ; 4.068      ;
; -1.973 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.557      ; 4.068      ;
; -1.973 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.557      ; 4.068      ;
; -1.973 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.557      ; 4.068      ;
; -1.973 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.557      ; 4.068      ;
; -1.973 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.557      ; 4.068      ;
; -1.968 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.552      ; 4.058      ;
; -1.962 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.563      ; 4.063      ;
; -1.962 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.563      ; 4.063      ;
; -1.962 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.563      ; 4.063      ;
; -1.962 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.563      ; 4.063      ;
; -1.962 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.563      ; 4.063      ;
; -1.962 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.563      ; 4.063      ;
; -1.962 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.563      ; 4.063      ;
; -1.962 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[4]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.563      ; 4.063      ;
; -1.962 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.563      ; 4.063      ;
; -1.958 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.572      ; 4.068      ;
; -1.958 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.572      ; 4.068      ;
; -1.958 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.572      ; 4.068      ;
; -1.958 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.572      ; 4.068      ;
; -1.956 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.548      ; 4.042      ;
; -1.773 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.753      ; 4.064      ;
; -1.773 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.753      ; 4.064      ;
; -1.773 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.753      ; 4.064      ;
; -1.773 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.753      ; 4.064      ;
; -1.773 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.753      ; 4.064      ;
; -1.773 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.753      ; 4.064      ;
; -1.773 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.753      ; 4.064      ;
; -1.773 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.753      ; 4.064      ;
; -1.773 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.753      ; 4.064      ;
; -1.773 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.753      ; 4.064      ;
; -1.773 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.753      ; 4.064      ;
; -1.773 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.753      ; 4.064      ;
; -1.683 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                   ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.841      ; 4.062      ;
; -1.683 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                   ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.841      ; 4.062      ;
; -1.683 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.841      ; 4.062      ;
; -1.673 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                   ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 1.853      ; 4.064      ;
; -0.239 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[0]                                                                                                                                  ; CLOCK_50     ; GPIO_1[0]   ; 1.000        ; 1.496      ; 2.773      ;
; -0.239 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[3]                                                                                                                                  ; CLOCK_50     ; GPIO_1[0]   ; 1.000        ; 1.496      ; 2.773      ;
; -0.239 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[7]                                                                                                                                  ; CLOCK_50     ; GPIO_1[0]   ; 1.000        ; 1.496      ; 2.773      ;
; -0.239 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[9]                                                                                                                                  ; CLOCK_50     ; GPIO_1[0]   ; 1.000        ; 1.496      ; 2.773      ;
; -0.219 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 1.000        ; 1.485      ; 2.742      ;
; -0.193 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[0]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 1.000        ; 1.441      ; 2.672      ;
; -0.193 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[1]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 1.000        ; 1.441      ; 2.672      ;
; -0.193 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[2]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 1.000        ; 1.441      ; 2.672      ;
; -0.193 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[3]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 1.000        ; 1.441      ; 2.672      ;
; -0.193 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[4]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 1.000        ; 1.441      ; 2.672      ;
; -0.193 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[5]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 1.000        ; 1.441      ; 2.672      ;
; -0.193 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[6]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 1.000        ; 1.441      ; 2.672      ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'CLOCK_50'                                                                                                                        ;
+--------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 14.267 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|senosr_exposure[3]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.005     ; 5.766      ;
; 14.267 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|senosr_exposure[4]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.005     ; 5.766      ;
; 14.267 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|senosr_exposure[6]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.005     ; 5.766      ;
; 14.267 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|senosr_exposure[7]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.005     ; 5.766      ;
; 14.267 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|senosr_exposure[8]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.005     ; 5.766      ;
; 14.267 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|senosr_exposure[9]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.005     ; 5.766      ;
; 14.267 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|senosr_exposure[10] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.005     ; 5.766      ;
; 14.267 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|senosr_exposure[11] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.005     ; 5.766      ;
; 14.267 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|senosr_exposure[12] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.005     ; 5.766      ;
; 14.267 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|senosr_exposure[13] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.005     ; 5.766      ;
; 14.267 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|senosr_exposure[14] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.005     ; 5.766      ;
; 14.267 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|senosr_exposure[15] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.005     ; 5.766      ;
; 14.267 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|senosr_exposure[5]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.005     ; 5.766      ;
; 14.479 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 5.560      ;
; 14.494 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 5.545      ;
; 14.528 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 5.511      ;
; 14.533 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 5.506      ;
; 14.545 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_CTRL_CLK       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.013      ; 5.506      ;
; 14.568 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|senosr_exposure[2]  ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.006      ; 5.476      ;
; 14.616 ; I2C_CCD_Config:u8|combo_cnt[6]  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.003      ; 5.425      ;
; 14.641 ; I2C_CCD_Config:u8|combo_cnt[8]  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.003      ; 5.400      ;
; 14.659 ; I2C_CCD_Config:u8|combo_cnt[5]  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.003      ; 5.382      ;
; 14.674 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 5.365      ;
; 14.678 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.364      ;
; 14.678 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.364      ;
; 14.678 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[2]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.364      ;
; 14.678 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[3]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.364      ;
; 14.678 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[4]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.364      ;
; 14.678 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[5]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.364      ;
; 14.678 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[6]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.364      ;
; 14.678 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[7]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.364      ;
; 14.678 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[8]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.364      ;
; 14.678 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[9]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.364      ;
; 14.678 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[10]    ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.364      ;
; 14.678 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[11]    ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.364      ;
; 14.678 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[12]    ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.364      ;
; 14.678 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[13]    ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.364      ;
; 14.678 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[14]    ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.364      ;
; 14.678 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[15]    ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.364      ;
; 14.680 ; I2C_CCD_Config:u8|combo_cnt[14] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 5.359      ;
; 14.685 ; I2C_CCD_Config:u8|combo_cnt[9]  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.003      ; 5.356      ;
; 14.689 ; I2C_CCD_Config:u8|combo_cnt[11] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.003      ; 5.352      ;
; 14.693 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.349      ;
; 14.693 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.349      ;
; 14.693 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[2]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.349      ;
; 14.693 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[3]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.349      ;
; 14.693 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[4]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.349      ;
; 14.693 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[5]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.349      ;
; 14.693 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[6]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.349      ;
; 14.693 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[7]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.349      ;
; 14.693 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[8]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.349      ;
; 14.693 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[9]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.349      ;
; 14.693 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[10]    ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.349      ;
; 14.693 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[11]    ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.349      ;
; 14.693 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[12]    ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.349      ;
; 14.693 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[13]    ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.349      ;
; 14.693 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[14]    ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.349      ;
; 14.693 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[15]    ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.349      ;
; 14.701 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 5.338      ;
; 14.704 ; I2C_CCD_Config:u8|combo_cnt[19] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 5.335      ;
; 14.727 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.315      ;
; 14.727 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.315      ;
; 14.727 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[2]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.315      ;
; 14.727 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[3]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.315      ;
; 14.727 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[4]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.315      ;
; 14.727 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[5]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.315      ;
; 14.727 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[6]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.315      ;
; 14.727 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[7]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.315      ;
; 14.727 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[8]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.315      ;
; 14.727 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[9]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.315      ;
; 14.727 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[10]    ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.315      ;
; 14.727 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[11]    ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.315      ;
; 14.727 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[12]    ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.315      ;
; 14.727 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[13]    ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.315      ;
; 14.727 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[14]    ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.315      ;
; 14.727 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[15]    ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.315      ;
; 14.732 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.310      ;
; 14.732 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.310      ;
; 14.732 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[2]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.310      ;
; 14.732 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[3]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.310      ;
; 14.732 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[4]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.310      ;
; 14.732 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[5]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.310      ;
; 14.732 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[6]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.310      ;
; 14.732 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[7]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.310      ;
; 14.732 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[8]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.310      ;
; 14.732 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[9]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.310      ;
; 14.732 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[10]    ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.310      ;
; 14.732 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[11]    ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.310      ;
; 14.732 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[12]    ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.310      ;
; 14.732 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[13]    ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.310      ;
; 14.732 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[14]    ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.310      ;
; 14.732 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[15]    ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.004      ; 5.310      ;
; 14.744 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.016      ; 5.310      ;
; 14.744 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.016      ; 5.310      ;
; 14.744 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[2]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.016      ; 5.310      ;
; 14.744 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[3]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.016      ; 5.310      ;
; 14.744 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[4]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.016      ; 5.310      ;
; 14.744 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[5]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.016      ; 5.310      ;
; 14.744 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[6]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.016      ; 5.310      ;
; 14.744 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[7]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.016      ; 5.310      ;
+--------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'GPIO_1[0]'                                                                                                                                                                                                                                    ;
+-------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.585 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Pre_FVAL                                                                                                                                      ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.531      ; 2.402      ;
; 0.585 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mSTART                                                                                                                                        ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.531      ; 2.402      ;
; 0.671 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_LVAL                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.511      ; 2.468      ;
; 0.671 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[11]                                                                                                                                 ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.511      ; 2.468      ;
; 0.783 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[4]                                                                                                                                  ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.453      ; 2.522      ;
; 0.783 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[5]                                                                                                                                  ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.453      ; 2.522      ;
; 0.783 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[6]                                                                                                                                  ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.453      ; 2.522      ;
; 0.783 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[8]                                                                                                                                  ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.453      ; 2.522      ;
; 0.901 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[10]                                                                                                                                 ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.508      ; 2.695      ;
; 0.906 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[0]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.753      ; 2.945      ;
; 0.906 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[1]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.753      ; 2.945      ;
; 0.906 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[2]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.753      ; 2.945      ;
; 0.906 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[3]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.753      ; 2.945      ;
; 0.906 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[4]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.753      ; 2.945      ;
; 0.906 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[5]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.753      ; 2.945      ;
; 0.906 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[6]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.753      ; 2.945      ;
; 0.906 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[7]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.753      ; 2.945      ;
; 0.906 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[8]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.753      ; 2.945      ;
; 0.906 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[9]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.753      ; 2.945      ;
; 0.906 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[10]                                                                                                                                    ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.753      ; 2.945      ;
; 0.906 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[11]                                                                                                                                    ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.753      ; 2.945      ;
; 0.906 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[12]                                                                                                                                    ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.753      ; 2.945      ;
; 0.906 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[13]                                                                                                                                    ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.753      ; 2.945      ;
; 0.906 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[14]                                                                                                                                    ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.753      ; 2.945      ;
; 0.906 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[15]                                                                                                                                    ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.753      ; 2.945      ;
; 0.914 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[2]                                                                                                                                  ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.538      ; 2.738      ;
; 0.928 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[1]                                                                                                                                  ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.583      ; 2.797      ;
; 0.945 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[0]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.441      ; 2.672      ;
; 0.945 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[1]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.441      ; 2.672      ;
; 0.945 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[2]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.441      ; 2.672      ;
; 0.945 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[3]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.441      ; 2.672      ;
; 0.945 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[4]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.441      ; 2.672      ;
; 0.945 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[5]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.441      ; 2.672      ;
; 0.945 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[6]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.441      ; 2.672      ;
; 0.945 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[7]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.441      ; 2.672      ;
; 0.945 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[8]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.441      ; 2.672      ;
; 0.945 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[9]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.441      ; 2.672      ;
; 0.945 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[10]                                                                                                                                    ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.441      ; 2.672      ;
; 0.945 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[11]                                                                                                                                    ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.441      ; 2.672      ;
; 0.945 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[12]                                                                                                                                    ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.441      ; 2.672      ;
; 0.945 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[13]                                                                                                                                    ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.441      ; 2.672      ;
; 0.945 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[14]                                                                                                                                    ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.441      ; 2.672      ;
; 0.945 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[15]                                                                                                                                    ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.441      ; 2.672      ;
; 0.971 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.485      ; 2.742      ;
; 0.991 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[0]                                                                                                                                  ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.496      ; 2.773      ;
; 0.991 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[3]                                                                                                                                  ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.496      ; 2.773      ;
; 0.991 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[7]                                                                                                                                  ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.496      ; 2.773      ;
; 0.991 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[9]                                                                                                                                  ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 1.496      ; 2.773      ;
; 2.425 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                   ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.853      ; 4.064      ;
; 2.435 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                   ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.841      ; 4.062      ;
; 2.435 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                   ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.841      ; 4.062      ;
; 2.435 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.841      ; 4.062      ;
; 2.525 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.753      ; 4.064      ;
; 2.525 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.753      ; 4.064      ;
; 2.525 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.753      ; 4.064      ;
; 2.525 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.753      ; 4.064      ;
; 2.525 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.753      ; 4.064      ;
; 2.525 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.753      ; 4.064      ;
; 2.525 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.753      ; 4.064      ;
; 2.525 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.753      ; 4.064      ;
; 2.525 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.753      ; 4.064      ;
; 2.525 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.753      ; 4.064      ;
; 2.525 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.753      ; 4.064      ;
; 2.525 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.753      ; 4.064      ;
; 2.708 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.548      ; 4.042      ;
; 2.710 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.572      ; 4.068      ;
; 2.710 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.572      ; 4.068      ;
; 2.710 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.572      ; 4.068      ;
; 2.710 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.572      ; 4.068      ;
; 2.714 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.563      ; 4.063      ;
; 2.714 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.563      ; 4.063      ;
; 2.714 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.563      ; 4.063      ;
; 2.714 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.563      ; 4.063      ;
; 2.714 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.563      ; 4.063      ;
; 2.714 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.563      ; 4.063      ;
; 2.714 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.563      ; 4.063      ;
; 2.714 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[4]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.563      ; 4.063      ;
; 2.714 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.563      ; 4.063      ;
; 2.720 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.552      ; 4.058      ;
; 2.725 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.557      ; 4.068      ;
; 2.725 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.557      ; 4.068      ;
; 2.725 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.557      ; 4.068      ;
; 2.725 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.557      ; 4.068      ;
; 2.725 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.557      ; 4.068      ;
; 2.725 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.557      ; 4.068      ;
; 2.725 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.557      ; 4.068      ;
; 2.726 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                   ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.555      ; 4.067      ;
; 2.726 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                   ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.555      ; 4.067      ;
; 2.726 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                   ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.555      ; 4.067      ;
; 2.726 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.555      ; 4.067      ;
; 2.742 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.531      ; 4.059      ;
; 2.742 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.531      ; 4.059      ;
; 2.763 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.520      ; 4.069      ;
; 2.763 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.520      ; 4.069      ;
; 2.804 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.477      ; 4.067      ;
; 2.839 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.444      ; 4.069      ;
; 2.839 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.444      ; 4.069      ;
; 2.839 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.444      ; 4.069      ;
; 2.839 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.444      ; 4.069      ;
; 2.853 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 1.425      ; 4.064      ;
+-------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'rClk[0]'                                                                                                                                                                                                                                                                                                                                             ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                     ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.670 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.000      ; 1.456      ;
; 1.670 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.000      ; 1.456      ;
; 1.670 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.000      ; 1.456      ;
; 1.670 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.000      ; 1.456      ;
; 1.670 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.000      ; 1.456      ;
; 1.670 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.000      ; 1.456      ;
; 1.670 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.000      ; 1.456      ;
; 1.670 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.000      ; 1.456      ;
; 1.670 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                                      ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.000      ; 1.456      ;
; 1.670 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.000      ; 1.456      ;
; 1.904 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                                      ; rClk[0]      ; rClk[0]     ; -0.500       ; -0.001     ; 1.689      ;
; 1.904 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; -0.001     ; 1.689      ;
; 1.904 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; -0.001     ; 1.689      ;
; 1.905 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.000      ; 1.691      ;
; 1.905 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.000      ; 1.691      ;
; 1.905 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.000      ; 1.691      ;
; 1.905 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.000      ; 1.691      ;
; 1.905 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.000      ; 1.691      ;
; 1.921 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.001      ; 1.708      ;
; 1.921 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.001      ; 1.708      ;
; 1.921 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.001      ; 1.708      ;
; 1.921 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.001      ; 1.708      ;
; 1.921 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.001      ; 1.708      ;
; 2.178 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.001      ; 1.965      ;
; 2.178 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.001      ; 1.965      ;
; 2.178 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.001      ; 1.965      ;
; 2.178 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.001      ; 1.965      ;
; 2.178 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.001      ; 1.965      ;
; 2.178 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.001      ; 1.965      ;
; 2.178 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.001      ; 1.965      ;
; 3.096 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[0]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.598     ; 2.784      ;
; 3.096 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[2]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.598     ; 2.784      ;
; 3.096 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[3]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.598     ; 2.784      ;
; 3.096 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[4]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.598     ; 2.784      ;
; 3.096 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[5]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.598     ; 2.784      ;
; 3.096 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[6]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.598     ; 2.784      ;
; 3.096 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[7]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.598     ; 2.784      ;
; 3.096 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[8]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.598     ; 2.784      ;
; 3.096 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[9]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.598     ; 2.784      ;
; 3.096 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[10]                                                                                                                                ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.598     ; 2.784      ;
; 3.096 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[11]                                                                                                                                ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.598     ; 2.784      ;
; 3.096 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[1]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.598     ; 2.784      ;
; 3.096 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|oVGA_V_SYNC                                                                                                                               ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.598     ; 2.784      ;
; 3.162 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|oVGA_H_SYNC                                                                                                                               ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.603     ; 2.845      ;
; 3.539 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|oRequest                                                                                                                                  ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.585     ; 3.240      ;
; 3.580 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[0]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.593     ; 3.273      ;
; 3.580 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[1]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.593     ; 3.273      ;
; 3.580 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[2]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.593     ; 3.273      ;
; 3.580 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[3]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.593     ; 3.273      ;
; 3.580 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[4]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.593     ; 3.273      ;
; 3.580 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[5]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.593     ; 3.273      ;
; 3.580 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[6]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.593     ; 3.273      ;
; 3.580 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[7]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.593     ; 3.273      ;
; 3.580 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[8]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.593     ; 3.273      ;
; 3.580 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[9]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.593     ; 3.273      ;
; 3.580 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[10]                                                                                                                                ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.593     ; 3.273      ;
; 3.580 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[11]                                                                                                                                ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.593     ; 3.273      ;
; 4.368 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                               ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.591     ; 4.063      ;
; 4.368 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                               ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.589     ; 4.065      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[1]                                                  ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.586     ; 4.068      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.586     ; 4.068      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.586     ; 4.068      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[0]                                                  ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.590     ; 4.064      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.590     ; 4.064      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.586     ; 4.068      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.585     ; 4.069      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.585     ; 4.069      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.585     ; 4.069      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                  ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.586     ; 4.068      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.579     ; 4.075      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.579     ; 4.075      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.579     ; 4.075      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.579     ; 4.075      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.585     ; 4.069      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.585     ; 4.069      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.585     ; 4.069      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.585     ; 4.069      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.586     ; 4.068      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.579     ; 4.075      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.579     ; 4.075      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.579     ; 4.075      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.579     ; 4.075      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                  ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.586     ; 4.068      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.589     ; 4.065      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.584     ; 4.070      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.584     ; 4.070      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.584     ; 4.070      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.584     ; 4.070      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.584     ; 4.070      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.584     ; 4.070      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.584     ; 4.070      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.584     ; 4.070      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.584     ; 4.070      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.589     ; 4.065      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.584     ; 4.070      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.584     ; 4.070      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.584     ; 4.070      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                  ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.584     ; 4.070      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.585     ; 4.069      ;
; 4.868 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.584     ; 4.070      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'I2C_CCD_Config:u8|mI2C_CTRL_CLK'                                                                                                                                          ;
+-------+------------------------------------------+---------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                           ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+---------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; 3.547 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.557     ; 3.276      ;
; 3.547 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mSetup_ST.0001                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.557     ; 3.276      ;
; 3.547 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mSetup_ST.0000                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.557     ; 3.276      ;
; 3.547 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.557     ; 3.276      ;
; 3.547 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK1          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.557     ; 3.276      ;
; 3.547 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK3          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.557     ; 3.276      ;
; 3.547 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK2          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.557     ; 3.276      ;
; 3.547 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK4          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.557     ; 3.276      ;
; 3.547 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mSetup_ST.0010                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.557     ; 3.276      ;
; 3.547 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_GO                         ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.557     ; 3.276      ;
; 3.547 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|I2C_Controller:u0|SCLK          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.557     ; 3.276      ;
; 3.569 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.300      ;
; 3.569 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mSetup_ST.0001                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.300      ;
; 3.569 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mSetup_ST.0000                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.300      ;
; 3.569 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.300      ;
; 3.569 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK1          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.300      ;
; 3.569 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK3          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.300      ;
; 3.569 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK2          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.300      ;
; 3.569 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK4          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.300      ;
; 3.569 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mSetup_ST.0010                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.300      ;
; 3.569 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_GO                         ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.300      ;
; 3.569 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|I2C_Controller:u0|SCLK          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.300      ;
; 3.687 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.563     ; 3.410      ;
; 3.687 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mSetup_ST.0001                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.563     ; 3.410      ;
; 3.687 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mSetup_ST.0000                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.563     ; 3.410      ;
; 3.687 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.563     ; 3.410      ;
; 3.687 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK1          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.563     ; 3.410      ;
; 3.687 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK3          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.563     ; 3.410      ;
; 3.687 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK2          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.563     ; 3.410      ;
; 3.687 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK4          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.563     ; 3.410      ;
; 3.687 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mSetup_ST.0010                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.563     ; 3.410      ;
; 3.687 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_GO                         ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.563     ; 3.410      ;
; 3.687 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|I2C_Controller:u0|SCLK          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.563     ; 3.410      ;
; 3.720 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.451      ;
; 3.720 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mSetup_ST.0001                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.451      ;
; 3.720 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mSetup_ST.0000                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.451      ;
; 3.720 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.451      ;
; 3.720 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK1          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.451      ;
; 3.720 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK3          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.451      ;
; 3.720 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK2          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.451      ;
; 3.720 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK4          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.451      ;
; 3.720 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mSetup_ST.0010                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.451      ;
; 3.720 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_GO                         ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.451      ;
; 3.720 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|I2C_Controller:u0|SCLK          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.451      ;
; 3.787 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[1] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.557     ; 3.516      ;
; 3.809 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[1] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.540      ;
; 3.887 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.618      ;
; 3.887 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mSetup_ST.0001                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.618      ;
; 3.887 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mSetup_ST.0000                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.618      ;
; 3.887 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.618      ;
; 3.887 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK1          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.618      ;
; 3.887 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK3          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.618      ;
; 3.887 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK2          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.618      ;
; 3.887 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK4          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.618      ;
; 3.887 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mSetup_ST.0010                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.618      ;
; 3.887 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_GO                         ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.618      ;
; 3.887 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|I2C_Controller:u0|SCLK          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.618      ;
; 3.903 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.634      ;
; 3.903 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|mSetup_ST.0001                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.634      ;
; 3.903 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|mSetup_ST.0000                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.634      ;
; 3.903 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.634      ;
; 3.903 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK1          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.634      ;
; 3.903 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK3          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.634      ;
; 3.903 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK2          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.634      ;
; 3.903 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK4          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.634      ;
; 3.903 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|mSetup_ST.0010                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.634      ;
; 3.903 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|mI2C_GO                         ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.634      ;
; 3.903 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|I2C_Controller:u0|SCLK          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.634      ;
; 3.925 ; I2C_CCD_Config:u8|combo_cnt[1]           ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.656      ;
; 3.925 ; I2C_CCD_Config:u8|combo_cnt[1]           ; I2C_CCD_Config:u8|mSetup_ST.0001                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.656      ;
; 3.925 ; I2C_CCD_Config:u8|combo_cnt[1]           ; I2C_CCD_Config:u8|mSetup_ST.0000                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.656      ;
; 3.925 ; I2C_CCD_Config:u8|combo_cnt[1]           ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.656      ;
; 3.925 ; I2C_CCD_Config:u8|combo_cnt[1]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK1          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.656      ;
; 3.925 ; I2C_CCD_Config:u8|combo_cnt[1]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK3          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.656      ;
; 3.925 ; I2C_CCD_Config:u8|combo_cnt[1]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK2          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.656      ;
; 3.925 ; I2C_CCD_Config:u8|combo_cnt[1]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK4          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.656      ;
; 3.925 ; I2C_CCD_Config:u8|combo_cnt[1]           ; I2C_CCD_Config:u8|mSetup_ST.0010                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.656      ;
; 3.925 ; I2C_CCD_Config:u8|combo_cnt[1]           ; I2C_CCD_Config:u8|mI2C_GO                         ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.656      ;
; 3.925 ; I2C_CCD_Config:u8|combo_cnt[1]           ; I2C_CCD_Config:u8|I2C_Controller:u0|SCLK          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.656      ;
; 3.926 ; I2C_CCD_Config:u8|combo_cnt[21]          ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.557     ; 3.655      ;
; 3.926 ; I2C_CCD_Config:u8|combo_cnt[21]          ; I2C_CCD_Config:u8|mSetup_ST.0001                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.557     ; 3.655      ;
; 3.926 ; I2C_CCD_Config:u8|combo_cnt[21]          ; I2C_CCD_Config:u8|mSetup_ST.0000                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.557     ; 3.655      ;
; 3.926 ; I2C_CCD_Config:u8|combo_cnt[21]          ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.557     ; 3.655      ;
; 3.926 ; I2C_CCD_Config:u8|combo_cnt[21]          ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK1          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.557     ; 3.655      ;
; 3.926 ; I2C_CCD_Config:u8|combo_cnt[21]          ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK3          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.557     ; 3.655      ;
; 3.926 ; I2C_CCD_Config:u8|combo_cnt[21]          ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK2          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.557     ; 3.655      ;
; 3.926 ; I2C_CCD_Config:u8|combo_cnt[21]          ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK4          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.557     ; 3.655      ;
; 3.926 ; I2C_CCD_Config:u8|combo_cnt[21]          ; I2C_CCD_Config:u8|mSetup_ST.0010                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.557     ; 3.655      ;
; 3.926 ; I2C_CCD_Config:u8|combo_cnt[21]          ; I2C_CCD_Config:u8|mI2C_GO                         ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.557     ; 3.655      ;
; 3.926 ; I2C_CCD_Config:u8|combo_cnt[21]          ; I2C_CCD_Config:u8|I2C_Controller:u0|SCLK          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.557     ; 3.655      ;
; 3.927 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[1] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.563     ; 3.650      ;
; 3.928 ; I2C_CCD_Config:u8|combo_cnt[7]           ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.659      ;
; 3.928 ; I2C_CCD_Config:u8|combo_cnt[7]           ; I2C_CCD_Config:u8|mSetup_ST.0001                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.659      ;
; 3.928 ; I2C_CCD_Config:u8|combo_cnt[7]           ; I2C_CCD_Config:u8|mSetup_ST.0000                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.659      ;
; 3.928 ; I2C_CCD_Config:u8|combo_cnt[7]           ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.659      ;
; 3.928 ; I2C_CCD_Config:u8|combo_cnt[7]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK1          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.659      ;
; 3.928 ; I2C_CCD_Config:u8|combo_cnt[7]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK3          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.659      ;
; 3.928 ; I2C_CCD_Config:u8|combo_cnt[7]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK2          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.659      ;
; 3.928 ; I2C_CCD_Config:u8|combo_cnt[7]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK4          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.659      ;
; 3.928 ; I2C_CCD_Config:u8|combo_cnt[7]           ; I2C_CCD_Config:u8|mSetup_ST.0010                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.555     ; 3.659      ;
+-------+------------------------------------------+---------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'CLOCK_50'                                                                                                                              ;
+-------+------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.195 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 4.485      ;
; 4.195 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 4.485      ;
; 4.195 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 4.485      ;
; 4.195 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 4.485      ;
; 4.195 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 4.485      ;
; 4.195 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 4.485      ;
; 4.195 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 4.485      ;
; 4.195 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 4.485      ;
; 4.195 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 4.485      ;
; 4.195 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 4.485      ;
; 4.195 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 4.485      ;
; 4.195 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 4.485      ;
; 4.195 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 4.485      ;
; 4.195 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 4.485      ;
; 4.195 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 4.485      ;
; 4.195 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 4.485      ;
; 4.217 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.509      ;
; 4.217 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.509      ;
; 4.217 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.509      ;
; 4.217 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.509      ;
; 4.217 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.509      ;
; 4.217 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.509      ;
; 4.217 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.509      ;
; 4.217 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.509      ;
; 4.217 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.509      ;
; 4.217 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.509      ;
; 4.217 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.509      ;
; 4.217 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.509      ;
; 4.217 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.509      ;
; 4.217 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.509      ;
; 4.217 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.509      ;
; 4.217 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.509      ;
; 4.335 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 4.619      ;
; 4.335 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 4.619      ;
; 4.335 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 4.619      ;
; 4.335 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 4.619      ;
; 4.335 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 4.619      ;
; 4.335 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 4.619      ;
; 4.335 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 4.619      ;
; 4.335 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 4.619      ;
; 4.335 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 4.619      ;
; 4.335 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 4.619      ;
; 4.335 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 4.619      ;
; 4.335 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 4.619      ;
; 4.335 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 4.619      ;
; 4.335 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 4.619      ;
; 4.335 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 4.619      ;
; 4.335 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 4.619      ;
; 4.368 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.660      ;
; 4.368 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.660      ;
; 4.368 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.660      ;
; 4.368 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.660      ;
; 4.368 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.660      ;
; 4.368 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.660      ;
; 4.368 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.660      ;
; 4.368 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.660      ;
; 4.368 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.660      ;
; 4.368 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.660      ;
; 4.368 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.660      ;
; 4.368 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.660      ;
; 4.368 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.660      ;
; 4.368 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.660      ;
; 4.368 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.660      ;
; 4.368 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.660      ;
; 4.394 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CTRL_CLK    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 4.681      ;
; 4.416 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CTRL_CLK    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 4.705      ;
; 4.517 ; Reset_Delay:u2|oRST_2                    ; I2C_CCD_Config:u8|combo_cnt[0]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.010      ; 4.813      ;
; 4.517 ; Reset_Delay:u2|oRST_2                    ; I2C_CCD_Config:u8|combo_cnt[1]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.010      ; 4.813      ;
; 4.517 ; Reset_Delay:u2|oRST_2                    ; I2C_CCD_Config:u8|combo_cnt[2]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.010      ; 4.813      ;
; 4.517 ; Reset_Delay:u2|oRST_2                    ; I2C_CCD_Config:u8|combo_cnt[3]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.010      ; 4.813      ;
; 4.517 ; Reset_Delay:u2|oRST_2                    ; I2C_CCD_Config:u8|combo_cnt[4]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.010      ; 4.813      ;
; 4.517 ; Reset_Delay:u2|oRST_2                    ; I2C_CCD_Config:u8|combo_cnt[5]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.010      ; 4.813      ;
; 4.517 ; Reset_Delay:u2|oRST_2                    ; I2C_CCD_Config:u8|combo_cnt[6]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.010      ; 4.813      ;
; 4.517 ; Reset_Delay:u2|oRST_2                    ; I2C_CCD_Config:u8|combo_cnt[7]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.010      ; 4.813      ;
; 4.517 ; Reset_Delay:u2|oRST_2                    ; I2C_CCD_Config:u8|combo_cnt[8]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.010      ; 4.813      ;
; 4.517 ; Reset_Delay:u2|oRST_2                    ; I2C_CCD_Config:u8|combo_cnt[9]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.010      ; 4.813      ;
; 4.517 ; Reset_Delay:u2|oRST_2                    ; I2C_CCD_Config:u8|combo_cnt[10]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.010      ; 4.813      ;
; 4.517 ; Reset_Delay:u2|oRST_2                    ; I2C_CCD_Config:u8|combo_cnt[11]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.010      ; 4.813      ;
; 4.534 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.005     ; 4.815      ;
; 4.535 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.827      ;
; 4.535 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.827      ;
; 4.535 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.827      ;
; 4.535 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.827      ;
; 4.535 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.827      ;
; 4.535 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.827      ;
; 4.535 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.827      ;
; 4.535 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.827      ;
; 4.535 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.827      ;
; 4.535 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.827      ;
; 4.535 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.827      ;
; 4.535 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.827      ;
; 4.535 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.827      ;
; 4.535 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.827      ;
; 4.535 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.827      ;
; 4.535 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.827      ;
; 4.551 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.843      ;
; 4.551 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.843      ;
; 4.551 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.843      ;
; 4.551 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.843      ;
; 4.551 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 4.843      ;
+-------+------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'u6|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                             ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                      ; To Node                                                                                                                                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 5.179 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 1.465      ;
; 5.179 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 1.465      ;
; 5.179 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 1.465      ;
; 5.195 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 1.481      ;
; 5.195 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 1.481      ;
; 5.195 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 1.481      ;
; 5.195 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 1.481      ;
; 5.195 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 1.481      ;
; 5.195 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 1.481      ;
; 5.195 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 1.481      ;
; 5.195 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 1.481      ;
; 5.195 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 1.481      ;
; 5.715 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                                      ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; -0.001     ; 2.000      ;
; 5.715 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; -0.001     ; 2.000      ;
; 5.715 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; -0.001     ; 2.000      ;
; 5.715 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; -0.001     ; 2.000      ;
; 5.715 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; -0.001     ; 2.000      ;
; 5.715 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; -0.001     ; 2.000      ;
; 5.715 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; -0.001     ; 2.000      ;
; 5.715 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; -0.001     ; 2.000      ;
; 5.715 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; -0.001     ; 2.000      ;
; 5.715 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; -0.001     ; 2.000      ;
; 5.715 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; -0.001     ; 2.000      ;
; 5.715 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; -0.001     ; 2.000      ;
; 5.775 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                                      ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.001      ; 2.062      ;
; 6.033 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 2.319      ;
; 6.033 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 2.319      ;
; 6.033 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 2.319      ;
; 6.033 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 2.319      ;
; 6.033 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; -4.000       ; 0.000      ; 2.319      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.740     ; 4.074      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.745     ; 4.069      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.745     ; 4.069      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.740     ; 4.074      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.740     ; 4.074      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.751     ; 4.063      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.751     ; 4.063      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                    ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.740     ; 4.074      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                    ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.740     ; 4.074      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.751     ; 4.063      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.751     ; 4.063      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                    ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.740     ; 4.074      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                          ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.740     ; 4.074      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.740     ; 4.074      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                           ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.746     ; 4.068      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                           ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.746     ; 4.068      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                           ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.746     ; 4.068      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[4]                                           ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.746     ; 4.068      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                           ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.739     ; 4.075      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                           ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.739     ; 4.075      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                           ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.745     ; 4.069      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                           ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.745     ; 4.069      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                           ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.739     ; 4.075      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                           ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.746     ; 4.068      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.745     ; 4.069      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.745     ; 4.069      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.745     ; 4.069      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.745     ; 4.069      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.751     ; 4.063      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.751     ; 4.063      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.739     ; 4.075      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.751     ; 4.063      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.739     ; 4.075      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.751     ; 4.063      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.739     ; 4.075      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.739     ; 4.075      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.739     ; 4.075      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.740     ; 4.074      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.739     ; 4.075      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.740     ; 4.074      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.746     ; 4.068      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.740     ; 4.074      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.746     ; 4.068      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.740     ; 4.074      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.747     ; 4.067      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.747     ; 4.067      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.747     ; 4.067      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.747     ; 4.067      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.747     ; 4.067      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.747     ; 4.067      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.746     ; 4.068      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.747     ; 4.067      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[1]                                                  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.746     ; 4.068      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.746     ; 4.068      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.747     ; 4.067      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.746     ; 4.068      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.747     ; 4.067      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.746     ; 4.068      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.746     ; 4.068      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.746     ; 4.068      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.747     ; 4.067      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.746     ; 4.068      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.747     ; 4.067      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.746     ; 4.068      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.747     ; 4.067      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.746     ; 4.068      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.747     ; 4.067      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.746     ; 4.068      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.747     ; 4.067      ;
; 6.528 ; Reset_Delay:u2|oRST_0                                                                                                          ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.748     ; 4.066      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'GPIO_1[0]'                                                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                                                                                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.333 ; 1.000        ; 3.333          ; Port Rate        ; GPIO_1[0] ; Rise       ; GPIO_1[0]                                                                                                                                                  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[0]                           ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[0]                           ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[10]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[10]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[11]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[11]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[12]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[12]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[13]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[13]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[14]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[14]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[15]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[15]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[16]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[16]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[17]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[17]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[18]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[18]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[19]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[19]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[1]                           ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[1]                           ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[20]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[20]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[21]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[21]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[22]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[22]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[23]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[23]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[2]                           ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[2]                           ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[3]                           ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[3]                           ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[4]                           ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[4]                           ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[5]                           ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[5]                           ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[6]                           ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[6]                           ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[7]                           ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[7]                           ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[8]                           ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[8]                           ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[9]                           ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[9]                           ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~porta_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~porta_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~portb_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~portb_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~portb_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~portb_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~portb_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~portb_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~portb_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~portb_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~portb_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~portb_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~portb_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~portb_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~portb_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~portb_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~portb_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~portb_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~portb_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~portb_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~portb_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~portb_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~portb_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a0~portb_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; GPIO_1[0] ; Rise       ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ram_block3a10~porta_address_reg0 ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'rClk[0]'                                                                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]                           ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]                           ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]                           ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]                           ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]                           ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]                           ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]                           ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]                           ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg8 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0]                            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0]                            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1]                            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1]                            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2]                            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2]                            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3]                            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3]                            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4]                            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4]                            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5]                            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5]                            ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'I2C_CCD_Config:u8|mI2C_CTRL_CLK'                                                                                            ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK1          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK1          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK2          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK2          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK3          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK3          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK4          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK4          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SCLK          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SCLK          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[10]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[10]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[11]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[11]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[12]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[12]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[13]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[13]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[14]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[14]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[15]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[15]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[16]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[16]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[17]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[17]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[18]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[18]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[19]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[19]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[20]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[20]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[21]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[21]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[22]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[22]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[23]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[23]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[4]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[4]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[5]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[5]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[6]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[6]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[7]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[7]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[8]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[8]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[9]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[9]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|mI2C_DATA[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|mI2C_DATA[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|mI2C_DATA[10]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|mI2C_DATA[10]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|mI2C_DATA[11]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|mI2C_DATA[11]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|mI2C_DATA[12]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|mI2C_DATA[12]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|mI2C_DATA[13]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|mI2C_DATA[13]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|mI2C_DATA[14]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|mI2C_DATA[14]                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u6|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                                                                                                 ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13~portb_memory_reg0 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13~portb_memory_reg0 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg0 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg0 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg1 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg1 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg2 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg2 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg3 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg3 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg4 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg4 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg5 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg5 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg6 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg6 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg7 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg7 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg8 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg8 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg1  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg1  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg2  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg2  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg3  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg3  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg4  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg4  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg5  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg5  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg6  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg6  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg7  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg7  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_we_reg       ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_we_reg       ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg0 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg0 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg1 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg1 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg2 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg2 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg3 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg3 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg4 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg4 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg5 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg5 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg6 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg6 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg7 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg7 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg8 ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg8 ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg1  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg1  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg2  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg2  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg3  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg3  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_we_reg       ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_we_reg       ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0  ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]                          ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]                          ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                         ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                         ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                         ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                         ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                         ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                         ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                         ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                         ;
; 1.436 ; 4.000        ; 2.564          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                         ;
; 1.436 ; 4.000        ; 2.564          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                         ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                  ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[0]           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[0]           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[10]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[10]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[11]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[11]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[12]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[12]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[13]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[13]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[14]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[14]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[15]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[15]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[16]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[16]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[17]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[17]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[18]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[18]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[19]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[19]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[1]           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[1]           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[20]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[20]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[21]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[21]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[22]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[22]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[23]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[23]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[24]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[24]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[2]           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[2]           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[3]           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[3]           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[4]           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[4]           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[5]           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[5]           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[6]           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[6]           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[7]           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[7]           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[8]           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[8]           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[9]           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[9]           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|iexposure_adj_delay[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|iexposure_adj_delay[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|iexposure_adj_delay[1] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|iexposure_adj_delay[1] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|iexposure_adj_delay[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|iexposure_adj_delay[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[10]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[10]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[11]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[11]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[12]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[12]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[13]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[13]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[14]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[14]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[15]       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[15]       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[2]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[2]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[3]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[3]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[4]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[4]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[5]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[5]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[6]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[6]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[7]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[7]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[8]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[8]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[9]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[9]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|senosr_exposure[10]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|senosr_exposure[10]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|senosr_exposure[11]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|senosr_exposure[11]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|senosr_exposure[12]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|senosr_exposure[12]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|senosr_exposure[13]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|senosr_exposure[13]    ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                     ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; KEY[*]       ; CLOCK_50                        ; 7.254  ; 7.254  ; Rise       ; CLOCK_50                        ;
;  KEY[1]      ; CLOCK_50                        ; 7.254  ; 7.254  ; Rise       ; CLOCK_50                        ;
; SW[*]        ; CLOCK_50                        ; 4.475  ; 4.475  ; Rise       ; CLOCK_50                        ;
;  SW[0]       ; CLOCK_50                        ; 4.475  ; 4.475  ; Rise       ; CLOCK_50                        ;
; GPIO_1[*]    ; GPIO_1[0]                       ; -1.641 ; -1.641 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[1]   ; GPIO_1[0]                       ; -1.953 ; -1.953 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[3]   ; GPIO_1[0]                       ; -1.902 ; -1.902 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[4]   ; GPIO_1[0]                       ; -1.766 ; -1.766 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[5]   ; GPIO_1[0]                       ; -1.868 ; -1.868 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[6]   ; GPIO_1[0]                       ; -1.892 ; -1.892 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[7]   ; GPIO_1[0]                       ; -1.949 ; -1.949 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[8]   ; GPIO_1[0]                       ; -1.641 ; -1.641 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[9]   ; GPIO_1[0]                       ; -1.670 ; -1.670 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[10]  ; GPIO_1[0]                       ; -1.902 ; -1.902 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[11]  ; GPIO_1[0]                       ; -1.756 ; -1.756 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[12]  ; GPIO_1[0]                       ; -1.902 ; -1.902 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[13]  ; GPIO_1[0]                       ; -1.868 ; -1.868 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[21]  ; GPIO_1[0]                       ; -2.113 ; -2.113 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[22]  ; GPIO_1[0]                       ; -1.991 ; -1.991 ; Rise       ; GPIO_1[0]                       ;
; KEY[*]       ; GPIO_1[0]                       ; 3.560  ; 3.560  ; Rise       ; GPIO_1[0]                       ;
;  KEY[2]      ; GPIO_1[0]                       ; 3.484  ; 3.484  ; Rise       ; GPIO_1[0]                       ;
;  KEY[3]      ; GPIO_1[0]                       ; 3.560  ; 3.560  ; Rise       ; GPIO_1[0]                       ;
; SW[*]        ; GPIO_1[0]                       ; 3.169  ; 3.169  ; Fall       ; GPIO_1[0]                       ;
;  SW[1]       ; GPIO_1[0]                       ; 3.169  ; 3.169  ; Fall       ; GPIO_1[0]                       ;
;  SW[2]       ; GPIO_1[0]                       ; 2.846  ; 2.846  ; Fall       ; GPIO_1[0]                       ;
;  SW[3]       ; GPIO_1[0]                       ; 3.083  ; 3.083  ; Fall       ; GPIO_1[0]                       ;
; GPIO_1[*]    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 7.974  ; 7.974  ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
;  GPIO_1[23]  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 7.974  ; 7.974  ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
; SW[*]        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 2.826  ; 2.826  ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
;  SW[8]       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 2.826  ; 2.826  ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
; DRAM_DQ[*]   ; CLOCK_50                        ; 8.049  ; 8.049  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[6]  ; CLOCK_50                        ; 6.393  ; 6.393  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[7]  ; CLOCK_50                        ; 7.277  ; 7.277  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[8]  ; CLOCK_50                        ; 8.049  ; 8.049  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[9]  ; CLOCK_50                        ; 7.223  ; 7.223  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[11] ; CLOCK_50                        ; 6.554  ; 6.554  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[12] ; CLOCK_50                        ; 7.180  ; 7.180  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[13] ; CLOCK_50                        ; 6.598  ; 6.598  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[14] ; CLOCK_50                        ; 7.437  ; 7.437  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                      ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; KEY[*]       ; CLOCK_50                        ; -4.782 ; -4.782 ; Rise       ; CLOCK_50                        ;
;  KEY[1]      ; CLOCK_50                        ; -4.782 ; -4.782 ; Rise       ; CLOCK_50                        ;
; SW[*]        ; CLOCK_50                        ; -0.682 ; -0.682 ; Rise       ; CLOCK_50                        ;
;  SW[0]       ; CLOCK_50                        ; -0.682 ; -0.682 ; Rise       ; CLOCK_50                        ;
; GPIO_1[*]    ; GPIO_1[0]                       ; 2.299  ; 2.299  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[1]   ; GPIO_1[0]                       ; 2.157  ; 2.157  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[3]   ; GPIO_1[0]                       ; 2.106  ; 2.106  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[4]   ; GPIO_1[0]                       ; 1.970  ; 1.970  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[5]   ; GPIO_1[0]                       ; 2.072  ; 2.072  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[6]   ; GPIO_1[0]                       ; 2.096  ; 2.096  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[7]   ; GPIO_1[0]                       ; 2.153  ; 2.153  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[8]   ; GPIO_1[0]                       ; 1.845  ; 1.845  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[9]   ; GPIO_1[0]                       ; 1.874  ; 1.874  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[10]  ; GPIO_1[0]                       ; 2.106  ; 2.106  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[11]  ; GPIO_1[0]                       ; 1.960  ; 1.960  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[12]  ; GPIO_1[0]                       ; 2.106  ; 2.106  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[13]  ; GPIO_1[0]                       ; 2.072  ; 2.072  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[21]  ; GPIO_1[0]                       ; 2.299  ; 2.299  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[22]  ; GPIO_1[0]                       ; 2.177  ; 2.177  ; Rise       ; GPIO_1[0]                       ;
; KEY[*]       ; GPIO_1[0]                       ; -3.236 ; -3.236 ; Rise       ; GPIO_1[0]                       ;
;  KEY[2]      ; GPIO_1[0]                       ; -3.236 ; -3.236 ; Rise       ; GPIO_1[0]                       ;
;  KEY[3]      ; GPIO_1[0]                       ; -3.312 ; -3.312 ; Rise       ; GPIO_1[0]                       ;
; SW[*]        ; GPIO_1[0]                       ; -0.180 ; -0.180 ; Fall       ; GPIO_1[0]                       ;
;  SW[1]       ; GPIO_1[0]                       ; -0.503 ; -0.503 ; Fall       ; GPIO_1[0]                       ;
;  SW[2]       ; GPIO_1[0]                       ; -0.180 ; -0.180 ; Fall       ; GPIO_1[0]                       ;
;  SW[3]       ; GPIO_1[0]                       ; -0.417 ; -0.417 ; Fall       ; GPIO_1[0]                       ;
; GPIO_1[*]    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; -6.264 ; -6.264 ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
;  GPIO_1[23]  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; -6.264 ; -6.264 ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
; SW[*]        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; -0.220 ; -0.220 ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
;  SW[8]       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; -0.220 ; -0.220 ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
; DRAM_DQ[*]   ; CLOCK_50                        ; -6.145 ; -6.145 ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[6]  ; CLOCK_50                        ; -6.145 ; -6.145 ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[7]  ; CLOCK_50                        ; -7.029 ; -7.029 ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[8]  ; CLOCK_50                        ; -7.801 ; -7.801 ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[9]  ; CLOCK_50                        ; -6.975 ; -6.975 ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[11] ; CLOCK_50                        ; -6.306 ; -6.306 ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[12] ; CLOCK_50                        ; -6.932 ; -6.932 ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[13] ; CLOCK_50                        ; -6.350 ; -6.350 ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[14] ; CLOCK_50                        ; -7.189 ; -7.189 ; Rise       ; u6|altpll_component|pll|clk[0]  ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                             ;
+----------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port      ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+----------------+---------------------------------+--------+--------+------------+---------------------------------+
; GPIO_1[*]      ; CLOCK_50                        ; 11.065 ; 11.065 ; Rise       ; CLOCK_50                        ;
;  GPIO_1[17]    ; CLOCK_50                        ; 11.065 ; 11.065 ; Rise       ; CLOCK_50                        ;
; LEDG[*]        ; GPIO_1[0]                       ; 12.712 ; 12.712 ; Rise       ; GPIO_1[0]                       ;
;  LEDG[0]       ; GPIO_1[0]                       ; 11.695 ; 11.695 ; Rise       ; GPIO_1[0]                       ;
;  LEDG[1]       ; GPIO_1[0]                       ; 10.300 ; 10.300 ; Rise       ; GPIO_1[0]                       ;
;  LEDG[2]       ; GPIO_1[0]                       ; 11.920 ; 11.920 ; Rise       ; GPIO_1[0]                       ;
;  LEDG[3]       ; GPIO_1[0]                       ; 11.806 ; 11.806 ; Rise       ; GPIO_1[0]                       ;
;  LEDG[4]       ; GPIO_1[0]                       ; 11.183 ; 11.183 ; Rise       ; GPIO_1[0]                       ;
;  LEDG[5]       ; GPIO_1[0]                       ; 11.372 ; 11.372 ; Rise       ; GPIO_1[0]                       ;
;  LEDG[6]       ; GPIO_1[0]                       ; 12.415 ; 12.415 ; Rise       ; GPIO_1[0]                       ;
;  LEDG[7]       ; GPIO_1[0]                       ; 12.712 ; 12.712 ; Rise       ; GPIO_1[0]                       ;
; HEX0[*]        ; GPIO_1[0]                       ; 13.691 ; 13.691 ; Fall       ; GPIO_1[0]                       ;
;  HEX0[0]       ; GPIO_1[0]                       ; 13.509 ; 13.509 ; Fall       ; GPIO_1[0]                       ;
;  HEX0[1]       ; GPIO_1[0]                       ; 13.668 ; 13.668 ; Fall       ; GPIO_1[0]                       ;
;  HEX0[2]       ; GPIO_1[0]                       ; 13.514 ; 13.514 ; Fall       ; GPIO_1[0]                       ;
;  HEX0[3]       ; GPIO_1[0]                       ; 13.566 ; 13.566 ; Fall       ; GPIO_1[0]                       ;
;  HEX0[4]       ; GPIO_1[0]                       ; 13.560 ; 13.560 ; Fall       ; GPIO_1[0]                       ;
;  HEX0[5]       ; GPIO_1[0]                       ; 13.677 ; 13.677 ; Fall       ; GPIO_1[0]                       ;
;  HEX0[6]       ; GPIO_1[0]                       ; 13.691 ; 13.691 ; Fall       ; GPIO_1[0]                       ;
; HEX1[*]        ; GPIO_1[0]                       ; 13.430 ; 13.430 ; Fall       ; GPIO_1[0]                       ;
;  HEX1[0]       ; GPIO_1[0]                       ; 11.762 ; 11.762 ; Fall       ; GPIO_1[0]                       ;
;  HEX1[1]       ; GPIO_1[0]                       ; 11.707 ; 11.707 ; Fall       ; GPIO_1[0]                       ;
;  HEX1[2]       ; GPIO_1[0]                       ; 11.756 ; 11.756 ; Fall       ; GPIO_1[0]                       ;
;  HEX1[3]       ; GPIO_1[0]                       ; 12.312 ; 12.312 ; Fall       ; GPIO_1[0]                       ;
;  HEX1[4]       ; GPIO_1[0]                       ; 11.576 ; 11.576 ; Fall       ; GPIO_1[0]                       ;
;  HEX1[5]       ; GPIO_1[0]                       ; 13.430 ; 13.430 ; Fall       ; GPIO_1[0]                       ;
;  HEX1[6]       ; GPIO_1[0]                       ; 11.702 ; 11.702 ; Fall       ; GPIO_1[0]                       ;
; HEX2[*]        ; GPIO_1[0]                       ; 12.897 ; 12.897 ; Fall       ; GPIO_1[0]                       ;
;  HEX2[0]       ; GPIO_1[0]                       ; 12.544 ; 12.544 ; Fall       ; GPIO_1[0]                       ;
;  HEX2[1]       ; GPIO_1[0]                       ; 12.813 ; 12.813 ; Fall       ; GPIO_1[0]                       ;
;  HEX2[2]       ; GPIO_1[0]                       ; 12.567 ; 12.567 ; Fall       ; GPIO_1[0]                       ;
;  HEX2[3]       ; GPIO_1[0]                       ; 12.562 ; 12.562 ; Fall       ; GPIO_1[0]                       ;
;  HEX2[4]       ; GPIO_1[0]                       ; 12.897 ; 12.897 ; Fall       ; GPIO_1[0]                       ;
;  HEX2[5]       ; GPIO_1[0]                       ; 12.879 ; 12.879 ; Fall       ; GPIO_1[0]                       ;
;  HEX2[6]       ; GPIO_1[0]                       ; 12.895 ; 12.895 ; Fall       ; GPIO_1[0]                       ;
; HEX3[*]        ; GPIO_1[0]                       ; 15.979 ; 15.979 ; Fall       ; GPIO_1[0]                       ;
;  HEX3[0]       ; GPIO_1[0]                       ; 13.945 ; 13.945 ; Fall       ; GPIO_1[0]                       ;
;  HEX3[1]       ; GPIO_1[0]                       ; 14.036 ; 14.036 ; Fall       ; GPIO_1[0]                       ;
;  HEX3[2]       ; GPIO_1[0]                       ; 14.903 ; 14.903 ; Fall       ; GPIO_1[0]                       ;
;  HEX3[3]       ; GPIO_1[0]                       ; 14.424 ; 14.424 ; Fall       ; GPIO_1[0]                       ;
;  HEX3[4]       ; GPIO_1[0]                       ; 13.250 ; 13.250 ; Fall       ; GPIO_1[0]                       ;
;  HEX3[5]       ; GPIO_1[0]                       ; 15.979 ; 15.979 ; Fall       ; GPIO_1[0]                       ;
;  HEX3[6]       ; GPIO_1[0]                       ; 15.096 ; 15.096 ; Fall       ; GPIO_1[0]                       ;
; GPIO_1[*]      ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 12.010 ; 12.010 ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
;  GPIO_1[23]    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 10.467 ; 10.467 ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
;  GPIO_1[24]    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 12.010 ; 12.010 ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 9.036  ;        ; Fall       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
;  GPIO_1[24]    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 9.036  ;        ; Fall       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; rClk[0]                         ; 4.474  ;        ; Rise       ; rClk[0]                         ;
;  GPIO_1[16]    ; rClk[0]                         ; 4.474  ;        ; Rise       ; rClk[0]                         ;
; VGA_B[*]       ; rClk[0]                         ; 16.315 ; 16.315 ; Rise       ; rClk[0]                         ;
;  VGA_B[0]      ; rClk[0]                         ; 15.805 ; 15.805 ; Rise       ; rClk[0]                         ;
;  VGA_B[1]      ; rClk[0]                         ; 14.699 ; 14.699 ; Rise       ; rClk[0]                         ;
;  VGA_B[2]      ; rClk[0]                         ; 16.315 ; 16.315 ; Rise       ; rClk[0]                         ;
;  VGA_B[3]      ; rClk[0]                         ; 15.992 ; 15.992 ; Rise       ; rClk[0]                         ;
; VGA_G[*]       ; rClk[0]                         ; 16.243 ; 16.243 ; Rise       ; rClk[0]                         ;
;  VGA_G[0]      ; rClk[0]                         ; 15.675 ; 15.675 ; Rise       ; rClk[0]                         ;
;  VGA_G[1]      ; rClk[0]                         ; 16.243 ; 16.243 ; Rise       ; rClk[0]                         ;
;  VGA_G[2]      ; rClk[0]                         ; 15.527 ; 15.527 ; Rise       ; rClk[0]                         ;
;  VGA_G[3]      ; rClk[0]                         ; 14.975 ; 14.975 ; Rise       ; rClk[0]                         ;
; VGA_HS         ; rClk[0]                         ; 9.070  ; 9.070  ; Rise       ; rClk[0]                         ;
; VGA_R[*]       ; rClk[0]                         ; 16.614 ; 16.614 ; Rise       ; rClk[0]                         ;
;  VGA_R[0]      ; rClk[0]                         ; 16.614 ; 16.614 ; Rise       ; rClk[0]                         ;
;  VGA_R[1]      ; rClk[0]                         ; 14.967 ; 14.967 ; Rise       ; rClk[0]                         ;
;  VGA_R[2]      ; rClk[0]                         ; 16.321 ; 16.321 ; Rise       ; rClk[0]                         ;
;  VGA_R[3]      ; rClk[0]                         ; 16.382 ; 16.382 ; Rise       ; rClk[0]                         ;
; VGA_VS         ; rClk[0]                         ; 8.568  ; 8.568  ; Rise       ; rClk[0]                         ;
; GPIO_1[*]      ; rClk[0]                         ;        ; 4.474  ; Fall       ; rClk[0]                         ;
;  GPIO_1[16]    ; rClk[0]                         ;        ; 4.474  ; Fall       ; rClk[0]                         ;
; VGA_B[*]       ; rClk[0]                         ; 10.797 ; 10.797 ; Fall       ; rClk[0]                         ;
;  VGA_B[0]      ; rClk[0]                         ; 10.407 ; 10.407 ; Fall       ; rClk[0]                         ;
;  VGA_B[1]      ; rClk[0]                         ; 9.911  ; 9.911  ; Fall       ; rClk[0]                         ;
;  VGA_B[2]      ; rClk[0]                         ; 10.797 ; 10.797 ; Fall       ; rClk[0]                         ;
;  VGA_B[3]      ; rClk[0]                         ; 10.723 ; 10.723 ; Fall       ; rClk[0]                         ;
; VGA_G[*]       ; rClk[0]                         ; 10.867 ; 10.867 ; Fall       ; rClk[0]                         ;
;  VGA_G[0]      ; rClk[0]                         ; 10.867 ; 10.867 ; Fall       ; rClk[0]                         ;
;  VGA_G[1]      ; rClk[0]                         ; 10.416 ; 10.416 ; Fall       ; rClk[0]                         ;
;  VGA_G[2]      ; rClk[0]                         ; 10.375 ; 10.375 ; Fall       ; rClk[0]                         ;
;  VGA_G[3]      ; rClk[0]                         ; 10.194 ; 10.194 ; Fall       ; rClk[0]                         ;
; VGA_R[*]       ; rClk[0]                         ; 11.062 ; 11.062 ; Fall       ; rClk[0]                         ;
;  VGA_R[0]      ; rClk[0]                         ; 10.799 ; 10.799 ; Fall       ; rClk[0]                         ;
;  VGA_R[1]      ; rClk[0]                         ; 10.152 ; 10.152 ; Fall       ; rClk[0]                         ;
;  VGA_R[2]      ; rClk[0]                         ; 10.730 ; 10.730 ; Fall       ; rClk[0]                         ;
;  VGA_R[3]      ; rClk[0]                         ; 11.062 ; 11.062 ; Fall       ; rClk[0]                         ;
; DRAM_ADDR[*]   ; CLOCK_50                        ; 5.628  ; 5.628  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[0]  ; CLOCK_50                        ; 5.621  ; 5.621  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[1]  ; CLOCK_50                        ; 4.976  ; 4.976  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[2]  ; CLOCK_50                        ; 5.003  ; 5.003  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[3]  ; CLOCK_50                        ; 5.628  ; 5.628  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[4]  ; CLOCK_50                        ; 4.488  ; 4.488  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[5]  ; CLOCK_50                        ; 4.846  ; 4.846  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[6]  ; CLOCK_50                        ; 5.247  ; 5.247  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[7]  ; CLOCK_50                        ; 4.412  ; 4.412  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[8]  ; CLOCK_50                        ; 4.987  ; 4.987  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[9]  ; CLOCK_50                        ; 4.860  ; 4.860  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[10] ; CLOCK_50                        ; 4.621  ; 4.621  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[11] ; CLOCK_50                        ; 4.732  ; 4.732  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_BA_0      ; CLOCK_50                        ; 4.412  ; 4.412  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_BA_1      ; CLOCK_50                        ; 6.712  ; 6.712  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_CAS_N     ; CLOCK_50                        ; 4.393  ; 4.393  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_CS_N      ; CLOCK_50                        ; 4.383  ; 4.383  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_DQ[*]     ; CLOCK_50                        ; 8.352  ; 8.352  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[0]    ; CLOCK_50                        ; 7.896  ; 7.896  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[1]    ; CLOCK_50                        ; 8.073  ; 8.073  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[2]    ; CLOCK_50                        ; 7.484  ; 7.484  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[3]    ; CLOCK_50                        ; 7.899  ; 7.899  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[4]    ; CLOCK_50                        ; 7.823  ; 7.823  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[5]    ; CLOCK_50                        ; 8.352  ; 8.352  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[6]    ; CLOCK_50                        ; 7.888  ; 7.888  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[7]    ; CLOCK_50                        ; 7.835  ; 7.835  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[8]    ; CLOCK_50                        ; 7.137  ; 7.137  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[9]    ; CLOCK_50                        ; 7.323  ; 7.323  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[10]   ; CLOCK_50                        ; 7.471  ; 7.471  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[11]   ; CLOCK_50                        ; 7.320  ; 7.320  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[12]   ; CLOCK_50                        ; 7.519  ; 7.519  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[13]   ; CLOCK_50                        ; 7.720  ; 7.720  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[14]   ; CLOCK_50                        ; 8.022  ; 8.022  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[15]   ; CLOCK_50                        ; 7.245  ; 7.245  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_LDQM      ; CLOCK_50                        ; 5.272  ; 5.272  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_RAS_N     ; CLOCK_50                        ; 4.609  ; 4.609  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_UDQM      ; CLOCK_50                        ; 4.968  ; 4.968  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_WE_N      ; CLOCK_50                        ; 5.218  ; 5.218  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_CLK       ; CLOCK_50                        ; -1.928 ;        ; Rise       ; u6|altpll_component|pll|clk[1]  ;
; DRAM_CLK       ; CLOCK_50                        ;        ; -1.928 ; Fall       ; u6|altpll_component|pll|clk[1]  ;
+----------------+---------------------------------+--------+--------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                     ;
+----------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port      ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+----------------+---------------------------------+--------+--------+------------+---------------------------------+
; GPIO_1[*]      ; CLOCK_50                        ; 11.065 ; 11.065 ; Rise       ; CLOCK_50                        ;
;  GPIO_1[17]    ; CLOCK_50                        ; 11.065 ; 11.065 ; Rise       ; CLOCK_50                        ;
; LEDG[*]        ; GPIO_1[0]                       ; 10.300 ; 10.300 ; Rise       ; GPIO_1[0]                       ;
;  LEDG[0]       ; GPIO_1[0]                       ; 11.695 ; 11.695 ; Rise       ; GPIO_1[0]                       ;
;  LEDG[1]       ; GPIO_1[0]                       ; 10.300 ; 10.300 ; Rise       ; GPIO_1[0]                       ;
;  LEDG[2]       ; GPIO_1[0]                       ; 11.920 ; 11.920 ; Rise       ; GPIO_1[0]                       ;
;  LEDG[3]       ; GPIO_1[0]                       ; 11.806 ; 11.806 ; Rise       ; GPIO_1[0]                       ;
;  LEDG[4]       ; GPIO_1[0]                       ; 11.183 ; 11.183 ; Rise       ; GPIO_1[0]                       ;
;  LEDG[5]       ; GPIO_1[0]                       ; 11.372 ; 11.372 ; Rise       ; GPIO_1[0]                       ;
;  LEDG[6]       ; GPIO_1[0]                       ; 12.415 ; 12.415 ; Rise       ; GPIO_1[0]                       ;
;  LEDG[7]       ; GPIO_1[0]                       ; 12.712 ; 12.712 ; Rise       ; GPIO_1[0]                       ;
; HEX0[*]        ; GPIO_1[0]                       ; 11.142 ; 11.142 ; Fall       ; GPIO_1[0]                       ;
;  HEX0[0]       ; GPIO_1[0]                       ; 11.142 ; 11.142 ; Fall       ; GPIO_1[0]                       ;
;  HEX0[1]       ; GPIO_1[0]                       ; 11.295 ; 11.295 ; Fall       ; GPIO_1[0]                       ;
;  HEX0[2]       ; GPIO_1[0]                       ; 11.174 ; 11.174 ; Fall       ; GPIO_1[0]                       ;
;  HEX0[3]       ; GPIO_1[0]                       ; 11.193 ; 11.193 ; Fall       ; GPIO_1[0]                       ;
;  HEX0[4]       ; GPIO_1[0]                       ; 11.183 ; 11.183 ; Fall       ; GPIO_1[0]                       ;
;  HEX0[5]       ; GPIO_1[0]                       ; 11.300 ; 11.300 ; Fall       ; GPIO_1[0]                       ;
;  HEX0[6]       ; GPIO_1[0]                       ; 11.315 ; 11.315 ; Fall       ; GPIO_1[0]                       ;
; HEX1[*]        ; GPIO_1[0]                       ; 10.488 ; 10.488 ; Fall       ; GPIO_1[0]                       ;
;  HEX1[0]       ; GPIO_1[0]                       ; 10.490 ; 10.490 ; Fall       ; GPIO_1[0]                       ;
;  HEX1[1]       ; GPIO_1[0]                       ; 10.620 ; 10.620 ; Fall       ; GPIO_1[0]                       ;
;  HEX1[2]       ; GPIO_1[0]                       ; 10.671 ; 10.671 ; Fall       ; GPIO_1[0]                       ;
;  HEX1[3]       ; GPIO_1[0]                       ; 11.019 ; 11.019 ; Fall       ; GPIO_1[0]                       ;
;  HEX1[4]       ; GPIO_1[0]                       ; 10.488 ; 10.488 ; Fall       ; GPIO_1[0]                       ;
;  HEX1[5]       ; GPIO_1[0]                       ; 12.160 ; 12.160 ; Fall       ; GPIO_1[0]                       ;
;  HEX1[6]       ; GPIO_1[0]                       ; 10.613 ; 10.613 ; Fall       ; GPIO_1[0]                       ;
; HEX2[*]        ; GPIO_1[0]                       ; 10.520 ; 10.520 ; Fall       ; GPIO_1[0]                       ;
;  HEX2[0]       ; GPIO_1[0]                       ; 10.520 ; 10.520 ; Fall       ; GPIO_1[0]                       ;
;  HEX2[1]       ; GPIO_1[0]                       ; 10.823 ; 10.823 ; Fall       ; GPIO_1[0]                       ;
;  HEX2[2]       ; GPIO_1[0]                       ; 10.594 ; 10.594 ; Fall       ; GPIO_1[0]                       ;
;  HEX2[3]       ; GPIO_1[0]                       ; 10.592 ; 10.592 ; Fall       ; GPIO_1[0]                       ;
;  HEX2[4]       ; GPIO_1[0]                       ; 10.911 ; 10.911 ; Fall       ; GPIO_1[0]                       ;
;  HEX2[5]       ; GPIO_1[0]                       ; 10.906 ; 10.906 ; Fall       ; GPIO_1[0]                       ;
;  HEX2[6]       ; GPIO_1[0]                       ; 10.912 ; 10.912 ; Fall       ; GPIO_1[0]                       ;
; HEX3[*]        ; GPIO_1[0]                       ; 12.147 ; 12.147 ; Fall       ; GPIO_1[0]                       ;
;  HEX3[0]       ; GPIO_1[0]                       ; 12.830 ; 12.830 ; Fall       ; GPIO_1[0]                       ;
;  HEX3[1]       ; GPIO_1[0]                       ; 12.927 ; 12.927 ; Fall       ; GPIO_1[0]                       ;
;  HEX3[2]       ; GPIO_1[0]                       ; 14.555 ; 14.555 ; Fall       ; GPIO_1[0]                       ;
;  HEX3[3]       ; GPIO_1[0]                       ; 14.105 ; 14.105 ; Fall       ; GPIO_1[0]                       ;
;  HEX3[4]       ; GPIO_1[0]                       ; 12.147 ; 12.147 ; Fall       ; GPIO_1[0]                       ;
;  HEX3[5]       ; GPIO_1[0]                       ; 14.445 ; 14.445 ; Fall       ; GPIO_1[0]                       ;
;  HEX3[6]       ; GPIO_1[0]                       ; 13.567 ; 13.567 ; Fall       ; GPIO_1[0]                       ;
; GPIO_1[*]      ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 10.467 ; 9.036  ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
;  GPIO_1[23]    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 10.467 ; 10.467 ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
;  GPIO_1[24]    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 10.961 ; 9.036  ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 9.036  ;        ; Fall       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
;  GPIO_1[24]    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 9.036  ;        ; Fall       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; rClk[0]                         ; 4.474  ;        ; Rise       ; rClk[0]                         ;
;  GPIO_1[16]    ; rClk[0]                         ; 4.474  ;        ; Rise       ; rClk[0]                         ;
; VGA_B[*]       ; rClk[0]                         ; 12.272 ; 12.272 ; Rise       ; rClk[0]                         ;
;  VGA_B[0]      ; rClk[0]                         ; 13.378 ; 13.378 ; Rise       ; rClk[0]                         ;
;  VGA_B[1]      ; rClk[0]                         ; 12.272 ; 12.272 ; Rise       ; rClk[0]                         ;
;  VGA_B[2]      ; rClk[0]                         ; 13.888 ; 13.888 ; Rise       ; rClk[0]                         ;
;  VGA_B[3]      ; rClk[0]                         ; 13.565 ; 13.565 ; Rise       ; rClk[0]                         ;
; VGA_G[*]       ; rClk[0]                         ; 12.548 ; 12.548 ; Rise       ; rClk[0]                         ;
;  VGA_G[0]      ; rClk[0]                         ; 13.248 ; 13.248 ; Rise       ; rClk[0]                         ;
;  VGA_G[1]      ; rClk[0]                         ; 13.816 ; 13.816 ; Rise       ; rClk[0]                         ;
;  VGA_G[2]      ; rClk[0]                         ; 13.100 ; 13.100 ; Rise       ; rClk[0]                         ;
;  VGA_G[3]      ; rClk[0]                         ; 12.548 ; 12.548 ; Rise       ; rClk[0]                         ;
; VGA_HS         ; rClk[0]                         ; 9.070  ; 9.070  ; Rise       ; rClk[0]                         ;
; VGA_R[*]       ; rClk[0]                         ; 12.540 ; 12.540 ; Rise       ; rClk[0]                         ;
;  VGA_R[0]      ; rClk[0]                         ; 14.187 ; 14.187 ; Rise       ; rClk[0]                         ;
;  VGA_R[1]      ; rClk[0]                         ; 12.540 ; 12.540 ; Rise       ; rClk[0]                         ;
;  VGA_R[2]      ; rClk[0]                         ; 13.894 ; 13.894 ; Rise       ; rClk[0]                         ;
;  VGA_R[3]      ; rClk[0]                         ; 13.955 ; 13.955 ; Rise       ; rClk[0]                         ;
; VGA_VS         ; rClk[0]                         ; 8.568  ; 8.568  ; Rise       ; rClk[0]                         ;
; GPIO_1[*]      ; rClk[0]                         ;        ; 4.474  ; Fall       ; rClk[0]                         ;
;  GPIO_1[16]    ; rClk[0]                         ;        ; 4.474  ; Fall       ; rClk[0]                         ;
; VGA_B[*]       ; rClk[0]                         ; 9.911  ; 9.911  ; Fall       ; rClk[0]                         ;
;  VGA_B[0]      ; rClk[0]                         ; 10.407 ; 10.407 ; Fall       ; rClk[0]                         ;
;  VGA_B[1]      ; rClk[0]                         ; 9.911  ; 9.911  ; Fall       ; rClk[0]                         ;
;  VGA_B[2]      ; rClk[0]                         ; 10.797 ; 10.797 ; Fall       ; rClk[0]                         ;
;  VGA_B[3]      ; rClk[0]                         ; 10.723 ; 10.723 ; Fall       ; rClk[0]                         ;
; VGA_G[*]       ; rClk[0]                         ; 10.194 ; 10.194 ; Fall       ; rClk[0]                         ;
;  VGA_G[0]      ; rClk[0]                         ; 10.867 ; 10.867 ; Fall       ; rClk[0]                         ;
;  VGA_G[1]      ; rClk[0]                         ; 10.416 ; 10.416 ; Fall       ; rClk[0]                         ;
;  VGA_G[2]      ; rClk[0]                         ; 10.375 ; 10.375 ; Fall       ; rClk[0]                         ;
;  VGA_G[3]      ; rClk[0]                         ; 10.194 ; 10.194 ; Fall       ; rClk[0]                         ;
; VGA_R[*]       ; rClk[0]                         ; 10.152 ; 10.152 ; Fall       ; rClk[0]                         ;
;  VGA_R[0]      ; rClk[0]                         ; 10.799 ; 10.799 ; Fall       ; rClk[0]                         ;
;  VGA_R[1]      ; rClk[0]                         ; 10.152 ; 10.152 ; Fall       ; rClk[0]                         ;
;  VGA_R[2]      ; rClk[0]                         ; 10.730 ; 10.730 ; Fall       ; rClk[0]                         ;
;  VGA_R[3]      ; rClk[0]                         ; 11.062 ; 11.062 ; Fall       ; rClk[0]                         ;
; DRAM_ADDR[*]   ; CLOCK_50                        ; 4.412  ; 4.412  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[0]  ; CLOCK_50                        ; 5.621  ; 5.621  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[1]  ; CLOCK_50                        ; 4.976  ; 4.976  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[2]  ; CLOCK_50                        ; 5.003  ; 5.003  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[3]  ; CLOCK_50                        ; 5.628  ; 5.628  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[4]  ; CLOCK_50                        ; 4.488  ; 4.488  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[5]  ; CLOCK_50                        ; 4.846  ; 4.846  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[6]  ; CLOCK_50                        ; 5.247  ; 5.247  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[7]  ; CLOCK_50                        ; 4.412  ; 4.412  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[8]  ; CLOCK_50                        ; 4.987  ; 4.987  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[9]  ; CLOCK_50                        ; 4.860  ; 4.860  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[10] ; CLOCK_50                        ; 4.621  ; 4.621  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[11] ; CLOCK_50                        ; 4.732  ; 4.732  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_BA_0      ; CLOCK_50                        ; 4.412  ; 4.412  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_BA_1      ; CLOCK_50                        ; 6.712  ; 6.712  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_CAS_N     ; CLOCK_50                        ; 4.393  ; 4.393  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_CS_N      ; CLOCK_50                        ; 4.383  ; 4.383  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_DQ[*]     ; CLOCK_50                        ; 6.154  ; 6.154  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[0]    ; CLOCK_50                        ; 6.791  ; 6.791  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[1]    ; CLOCK_50                        ; 7.596  ; 7.596  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[2]    ; CLOCK_50                        ; 6.324  ; 6.324  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[3]    ; CLOCK_50                        ; 6.789  ; 6.789  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[4]    ; CLOCK_50                        ; 6.735  ; 6.735  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[5]    ; CLOCK_50                        ; 7.288  ; 7.288  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[6]    ; CLOCK_50                        ; 7.022  ; 7.022  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[7]    ; CLOCK_50                        ; 6.934  ; 6.934  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[8]    ; CLOCK_50                        ; 6.638  ; 6.638  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[9]    ; CLOCK_50                        ; 6.154  ; 6.154  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[10]   ; CLOCK_50                        ; 6.835  ; 6.835  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[11]   ; CLOCK_50                        ; 6.160  ; 6.160  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[12]   ; CLOCK_50                        ; 6.750  ; 6.750  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[13]   ; CLOCK_50                        ; 6.668  ; 6.668  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[14]   ; CLOCK_50                        ; 7.574  ; 7.574  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[15]   ; CLOCK_50                        ; 6.846  ; 6.846  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_LDQM      ; CLOCK_50                        ; 5.272  ; 5.272  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_RAS_N     ; CLOCK_50                        ; 4.609  ; 4.609  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_UDQM      ; CLOCK_50                        ; 4.968  ; 4.968  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_WE_N      ; CLOCK_50                        ; 5.218  ; 5.218  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_CLK       ; CLOCK_50                        ; -1.928 ;        ; Rise       ; u6|altpll_component|pll|clk[1]  ;
; DRAM_CLK       ; CLOCK_50                        ;        ; -1.928 ; Fall       ; u6|altpll_component|pll|clk[1]  ;
+----------------+---------------------------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 4.638 ;    ;    ; 4.638 ;
; SW[1]      ; LEDR[1]     ; 4.978 ;    ;    ; 4.978 ;
; SW[2]      ; LEDR[2]     ; 5.397 ;    ;    ; 5.397 ;
; SW[3]      ; LEDR[3]     ; 6.344 ;    ;    ; 6.344 ;
; SW[4]      ; LEDR[4]     ; 6.351 ;    ;    ; 6.351 ;
; SW[5]      ; LEDR[5]     ; 6.022 ;    ;    ; 6.022 ;
; SW[6]      ; LEDR[6]     ; 5.520 ;    ;    ; 5.520 ;
; SW[7]      ; LEDR[7]     ; 6.742 ;    ;    ; 6.742 ;
; SW[8]      ; LEDR[8]     ; 6.542 ;    ;    ; 6.542 ;
; SW[9]      ; LEDR[9]     ; 6.368 ;    ;    ; 6.368 ;
; UART_RXD   ; UART_TXD    ; 9.520 ;    ;    ; 9.520 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 4.638 ;    ;    ; 4.638 ;
; SW[1]      ; LEDR[1]     ; 4.978 ;    ;    ; 4.978 ;
; SW[2]      ; LEDR[2]     ; 5.397 ;    ;    ; 5.397 ;
; SW[3]      ; LEDR[3]     ; 6.344 ;    ;    ; 6.344 ;
; SW[4]      ; LEDR[4]     ; 6.351 ;    ;    ; 6.351 ;
; SW[5]      ; LEDR[5]     ; 6.022 ;    ;    ; 6.022 ;
; SW[6]      ; LEDR[6]     ; 5.520 ;    ;    ; 5.520 ;
; SW[7]      ; LEDR[7]     ; 6.742 ;    ;    ; 6.742 ;
; SW[8]      ; LEDR[8]     ; 6.542 ;    ;    ; 6.542 ;
; SW[9]      ; LEDR[9]     ; 6.368 ;    ;    ; 6.368 ;
; UART_RXD   ; UART_TXD    ; 9.520 ;    ;    ; 9.520 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------------------------------------------+
; Output Enable Times                                                                    ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 3.963 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.370 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.370 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.357 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.357 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.993 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.963 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.003 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.003 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.735 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.735 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.729 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.729 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 4.367 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.367 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.367 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 4.367 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                            ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 3.963 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.370 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.370 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.357 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.357 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.993 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.963 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.003 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.003 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.735 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.735 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.729 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.729 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 4.367 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.367 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.367 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 4.367 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                            ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 3.963     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.370     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.370     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.357     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.357     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.993     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.963     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.003     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.003     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.735     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.735     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.729     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.729     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 4.367     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.367     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.367     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 4.367     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                    ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 3.963     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.370     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.370     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.357     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.357     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.993     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.963     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.003     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.003     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.735     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.735     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.729     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.729     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 4.367     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.367     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.367     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 4.367     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; GPIO_1[0]                       ; -14.128 ; -20418.666    ;
; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; -1.441  ; -78.081       ;
; rClk[0]                         ; -1.335  ; -96.376       ;
; u6|altpll_component|pll|clk[0]  ; 0.174   ; 0.000         ;
; CLOCK_50                        ; 2.101   ; 0.000         ;
+---------------------------------+---------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; -1.730 ; -3.451        ;
; GPIO_1[0]                       ; -0.019 ; -0.024        ;
; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.215  ; 0.000         ;
; rClk[0]                         ; 0.215  ; 0.000         ;
; u6|altpll_component|pll|clk[0]  ; 0.215  ; 0.000         ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Recovery Summary                              ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; rClk[0]                         ; -2.310 ; -179.496      ;
; GPIO_1[0]                       ; -1.659 ; -128.026      ;
; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; -1.274 ; -27.598       ;
; u6|altpll_component|pll|clk[0]  ; -0.535 ; -73.064       ;
; CLOCK_50                        ; 17.603 ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Removal Summary                              ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; GPIO_1[0]                       ; 0.658 ; 0.000         ;
; rClk[0]                         ; 1.080 ; 0.000         ;
; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.543 ; 0.000         ;
; CLOCK_50                        ; 1.691 ; 0.000         ;
; u6|altpll_component|pll|clk[0]  ; 4.132 ; 0.000         ;
+---------------------------------+-------+---------------+


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; GPIO_1[0]                       ; -2.000 ; -8084.457     ;
; rClk[0]                         ; -1.880 ; -231.800      ;
; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; -0.500 ; -72.000       ;
; u6|altpll_component|pll|clk[0]  ; 1.873  ; 0.000         ;
; CLOCK_50                        ; 9.000  ; 0.000         ;
+---------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'GPIO_1[0]'                                                                                                                             ;
+---------+-----------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                               ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -14.128 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][2]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.209      ; 15.369     ;
; -14.119 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][3]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.206      ; 15.357     ;
; -14.115 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][3]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.171      ; 15.318     ;
; -14.111 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][4]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.206      ; 15.349     ;
; -14.097 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][2]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.171      ; 15.300     ;
; -14.079 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][1]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.209      ; 15.320     ;
; -14.073 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][0]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.206      ; 15.311     ;
; -14.052 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][1]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.171      ; 15.255     ;
; -14.026 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][4]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.171      ; 15.229     ;
; -14.022 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][2]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.209      ; 15.263     ;
; -14.013 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][3]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.206      ; 15.251     ;
; -14.009 ; RAW2RGB:u4|entropy:u2|Hmatrix[1][0][0]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.187      ; 15.228     ;
; -14.009 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][3]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.171      ; 15.212     ;
; -14.005 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][4]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.206      ; 15.243     ;
; -14.003 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][0]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.171      ; 15.206     ;
; -13.996 ; RAW2RGB:u4|entropy:u2|Hmatrix[1][0][3]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.187      ; 15.215     ;
; -13.991 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][2]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.171      ; 15.194     ;
; -13.985 ; RAW2RGB:u4|entropy:u2|Hmatrix[1][0][31] ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.187      ; 15.204     ;
; -13.979 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][31] ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.206      ; 15.217     ;
; -13.973 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][1]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.209      ; 15.214     ;
; -13.972 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][2]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.209      ; 15.213     ;
; -13.968 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][0]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.209      ; 15.209     ;
; -13.967 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][31] ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.171      ; 15.170     ;
; -13.967 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][0]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.206      ; 15.205     ;
; -13.963 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][3]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.206      ; 15.201     ;
; -13.959 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][3]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.171      ; 15.162     ;
; -13.955 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][4]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.206      ; 15.193     ;
; -13.954 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][31] ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.209      ; 15.195     ;
; -13.946 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][1]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.171      ; 15.149     ;
; -13.941 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][3][1]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.189      ; 15.162     ;
; -13.941 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][2]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.171      ; 15.144     ;
; -13.930 ; RAW2RGB:u4|entropy:u2|Hmatrix[1][0][4]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.187      ; 15.149     ;
; -13.929 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][3][31] ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.168      ; 15.129     ;
; -13.925 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][1]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.206      ; 15.163     ;
; -13.923 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][1]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.209      ; 15.164     ;
; -13.920 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][4]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.171      ; 15.123     ;
; -13.917 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][0]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.206      ; 15.155     ;
; -13.903 ; RAW2RGB:u4|entropy:u2|Hmatrix[1][0][0]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.187      ; 15.122     ;
; -13.899 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][4][0]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.348      ; 15.279     ;
; -13.897 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][0]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.171      ; 15.100     ;
; -13.896 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][1]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.171      ; 15.099     ;
; -13.893 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][4][3]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.348      ; 15.273     ;
; -13.890 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][3][2]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.189      ; 15.111     ;
; -13.890 ; RAW2RGB:u4|entropy:u2|Hmatrix[1][0][3]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.187      ; 15.109     ;
; -13.882 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][4]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.209      ; 15.123     ;
; -13.879 ; RAW2RGB:u4|entropy:u2|Hmatrix[1][0][31] ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.187      ; 15.098     ;
; -13.873 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][31] ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.206      ; 15.111     ;
; -13.870 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][4]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.171      ; 15.073     ;
; -13.868 ; RAW2RGB:u4|entropy:u2|Hmatrix[1][0][1]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.187      ; 15.087     ;
; -13.864 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][2]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.206      ; 15.102     ;
; -13.862 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][0]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.209      ; 15.103     ;
; -13.861 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][31] ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.171      ; 15.064     ;
; -13.858 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][4][1]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.187      ; 15.077     ;
; -13.853 ; RAW2RGB:u4|entropy:u2|Hmatrix[1][0][0]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.187      ; 15.072     ;
; -13.851 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][3][3]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.168      ; 15.051     ;
; -13.848 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][31] ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.209      ; 15.089     ;
; -13.847 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][0]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.171      ; 15.050     ;
; -13.840 ; RAW2RGB:u4|entropy:u2|Hmatrix[1][0][3]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.187      ; 15.059     ;
; -13.835 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][3][1]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.189      ; 15.056     ;
; -13.829 ; RAW2RGB:u4|entropy:u2|Hmatrix[1][0][31] ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.187      ; 15.048     ;
; -13.826 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][2]  ; RAW2RGB:u4|entropy:u2|HM[8][18] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.209      ; 15.067     ;
; -13.826 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][3]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.209      ; 15.067     ;
; -13.824 ; RAW2RGB:u4|entropy:u2|Hmatrix[1][0][4]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.187      ; 15.043     ;
; -13.823 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][31] ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.206      ; 15.061     ;
; -13.823 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][3][31] ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.168      ; 15.023     ;
; -13.819 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][1]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.206      ; 15.057     ;
; -13.817 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][3]  ; RAW2RGB:u4|entropy:u2|HM[8][18] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.206      ; 15.055     ;
; -13.813 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][3]  ; RAW2RGB:u4|entropy:u2|HM[8][18] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.171      ; 15.016     ;
; -13.812 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][0]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.209      ; 15.053     ;
; -13.811 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][31] ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.171      ; 15.014     ;
; -13.809 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][4]  ; RAW2RGB:u4|entropy:u2|HM[8][18] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.206      ; 15.047     ;
; -13.803 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][4][4]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.348      ; 15.183     ;
; -13.798 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][31] ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.209      ; 15.039     ;
; -13.795 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][2]  ; RAW2RGB:u4|entropy:u2|HM[8][18] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.171      ; 14.998     ;
; -13.793 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][4][0]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.348      ; 15.173     ;
; -13.792 ; RAW2RGB:u4|entropy:u2|Hmatrix[1][0][2]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.187      ; 15.011     ;
; -13.787 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][4][3]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.348      ; 15.167     ;
; -13.785 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][3][1]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.189      ; 15.006     ;
; -13.784 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][3][2]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.189      ; 15.005     ;
; -13.777 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][1]  ; RAW2RGB:u4|entropy:u2|HM[8][18] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.209      ; 15.018     ;
; -13.776 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][4]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.209      ; 15.017     ;
; -13.774 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][4][31] ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.348      ; 15.154     ;
; -13.774 ; RAW2RGB:u4|entropy:u2|Hmatrix[1][0][4]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.187      ; 14.993     ;
; -13.773 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][3][31] ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.168      ; 14.973     ;
; -13.771 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][0]  ; RAW2RGB:u4|entropy:u2|HM[8][18] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.206      ; 15.009     ;
; -13.769 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][1]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.206      ; 15.007     ;
; -13.762 ; RAW2RGB:u4|entropy:u2|Hmatrix[1][0][1]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.187      ; 14.981     ;
; -13.758 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][2][2]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.206      ; 14.996     ;
; -13.752 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][4][1]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.187      ; 14.971     ;
; -13.750 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][1]  ; RAW2RGB:u4|entropy:u2|HM[8][18] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.171      ; 14.953     ;
; -13.745 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][3][3]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.168      ; 14.945     ;
; -13.743 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][4][0]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.348      ; 15.123     ;
; -13.737 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][3][4]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.168      ; 14.937     ;
; -13.737 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][4][3]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.348      ; 15.117     ;
; -13.734 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][3][2]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.189      ; 14.955     ;
; -13.726 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][4]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.209      ; 14.967     ;
; -13.724 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][0][4]  ; RAW2RGB:u4|entropy:u2|HM[8][18] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.171      ; 14.927     ;
; -13.720 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][1][3]  ; RAW2RGB:u4|entropy:u2|HM[8][19] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.209      ; 14.961     ;
; -13.718 ; RAW2RGB:u4|entropy:u2|Hmatrix[0][3][0]  ; RAW2RGB:u4|entropy:u2|HM[8][21] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.168      ; 14.918     ;
; -13.712 ; RAW2RGB:u4|entropy:u2|Hmatrix[1][0][1]  ; RAW2RGB:u4|entropy:u2|HM[8][20] ; GPIO_1[0]    ; GPIO_1[0]   ; 1.000        ; 0.187      ; 14.931     ;
+---------+-----------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'I2C_CCD_Config:u8|mI2C_CTRL_CLK'                                                                                                                             ;
+--------+---------------------------------+--------------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                    ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; -1.441 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_DATA[22]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.305     ; 2.168      ;
; -1.441 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_DATA[19]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.305     ; 2.168      ;
; -1.441 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_DATA[18]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.305     ; 2.168      ;
; -1.441 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_DATA[16]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.305     ; 2.168      ;
; -1.431 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_DATA[4]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.292     ; 2.171      ;
; -1.431 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_DATA[0]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.292     ; 2.171      ;
; -1.431 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_DATA[10]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.292     ; 2.171      ;
; -1.425 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_DATA[8]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.304     ; 2.153      ;
; -1.425 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_DATA[6]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.304     ; 2.153      ;
; -1.422 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_DATA[12]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.301     ; 2.153      ;
; -1.422 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_DATA[15]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.301     ; 2.153      ;
; -1.422 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_DATA[14]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.301     ; 2.153      ;
; -1.422 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_DATA[13]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.301     ; 2.153      ;
; -1.422 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_DATA[9]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.301     ; 2.153      ;
; -1.412 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_DATA[5]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.302     ; 2.142      ;
; -1.412 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_DATA[3]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.302     ; 2.142      ;
; -1.412 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_DATA[20]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.302     ; 2.142      ;
; -1.412 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_DATA[11]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.302     ; 2.142      ;
; -1.412 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_DATA[7]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.302     ; 2.142      ;
; -1.411 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_DATA[1]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.302     ; 2.141      ;
; -1.411 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[19] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.298     ; 2.145      ;
; -1.411 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[18] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.298     ; 2.145      ;
; -1.411 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[11] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.298     ; 2.145      ;
; -1.411 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[12] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.298     ; 2.145      ;
; -1.411 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[8]  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.298     ; 2.145      ;
; -1.411 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[15] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.298     ; 2.145      ;
; -1.411 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[14] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.298     ; 2.145      ;
; -1.411 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[13] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.298     ; 2.145      ;
; -1.411 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[6]  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.298     ; 2.145      ;
; -1.411 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[7]  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.298     ; 2.145      ;
; -1.411 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[17] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.298     ; 2.145      ;
; -1.411 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[16] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.298     ; 2.145      ;
; -1.411 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[9]  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.298     ; 2.145      ;
; -1.411 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[10] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.298     ; 2.145      ;
; -1.403 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[22]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.315     ; 2.120      ;
; -1.403 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[19]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.315     ; 2.120      ;
; -1.403 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[18]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.315     ; 2.120      ;
; -1.403 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[16]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.315     ; 2.120      ;
; -1.393 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[4]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.302     ; 2.123      ;
; -1.393 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[0]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.302     ; 2.123      ;
; -1.393 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[10]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.302     ; 2.123      ;
; -1.387 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[8]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.314     ; 2.105      ;
; -1.387 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[6]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.314     ; 2.105      ;
; -1.385 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[1]  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.301     ; 2.116      ;
; -1.385 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[0]  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.301     ; 2.116      ;
; -1.384 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[12]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.311     ; 2.105      ;
; -1.384 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[15]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.311     ; 2.105      ;
; -1.384 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[14]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.311     ; 2.105      ;
; -1.384 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[13]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.311     ; 2.105      ;
; -1.384 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[9]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.311     ; 2.105      ;
; -1.382 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_DATA[22]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.315     ; 2.099      ;
; -1.382 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_DATA[19]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.315     ; 2.099      ;
; -1.382 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_DATA[18]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.315     ; 2.099      ;
; -1.382 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_DATA[16]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.315     ; 2.099      ;
; -1.381 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|mI2C_DATA[22]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.315     ; 2.098      ;
; -1.381 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|mI2C_DATA[19]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.315     ; 2.098      ;
; -1.381 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|mI2C_DATA[18]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.315     ; 2.098      ;
; -1.381 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|mI2C_DATA[16]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.315     ; 2.098      ;
; -1.380 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_DATA[22]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.315     ; 2.097      ;
; -1.380 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_DATA[19]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.315     ; 2.097      ;
; -1.380 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_DATA[18]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.315     ; 2.097      ;
; -1.380 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_DATA[16]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.315     ; 2.097      ;
; -1.374 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_DATA[2]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.301     ; 2.105      ;
; -1.374 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_DATA[21]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.301     ; 2.105      ;
; -1.374 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_DATA[17]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.301     ; 2.105      ;
; -1.374 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[5]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 2.094      ;
; -1.374 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[3]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 2.094      ;
; -1.374 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[20]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 2.094      ;
; -1.374 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[11]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 2.094      ;
; -1.374 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[7]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 2.094      ;
; -1.373 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_DATA[1]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 2.093      ;
; -1.373 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[19] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.308     ; 2.097      ;
; -1.373 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[18] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.308     ; 2.097      ;
; -1.373 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[11] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.308     ; 2.097      ;
; -1.373 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[12] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.308     ; 2.097      ;
; -1.373 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[8]  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.308     ; 2.097      ;
; -1.373 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[15] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.308     ; 2.097      ;
; -1.373 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[14] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.308     ; 2.097      ;
; -1.373 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[13] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.308     ; 2.097      ;
; -1.373 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[6]  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.308     ; 2.097      ;
; -1.373 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[7]  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.308     ; 2.097      ;
; -1.373 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[17] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.308     ; 2.097      ;
; -1.373 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[16] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.308     ; 2.097      ;
; -1.373 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[9]  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.308     ; 2.097      ;
; -1.373 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[10] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.308     ; 2.097      ;
; -1.372 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_DATA[4]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.302     ; 2.102      ;
; -1.372 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_DATA[0]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.302     ; 2.102      ;
; -1.372 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_DATA[10]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.302     ; 2.102      ;
; -1.371 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|mI2C_DATA[4]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.302     ; 2.101      ;
; -1.371 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|mI2C_DATA[0]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.302     ; 2.101      ;
; -1.371 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|mI2C_DATA[10]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.302     ; 2.101      ;
; -1.370 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_DATA[4]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.302     ; 2.100      ;
; -1.370 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_DATA[0]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.302     ; 2.100      ;
; -1.370 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_DATA[10]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.302     ; 2.100      ;
; -1.367 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_DATA[22]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.315     ; 2.084      ;
; -1.367 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_DATA[19]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.315     ; 2.084      ;
; -1.367 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_DATA[18]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.315     ; 2.084      ;
; -1.367 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_DATA[16]            ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.315     ; 2.084      ;
; -1.366 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_DATA[8]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.314     ; 2.084      ;
; -1.366 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_DATA[6]             ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.314     ; 2.084      ;
+--------+---------------------------------+--------------------------------------------+--------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'rClk[0]'                                                                                                               ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.335 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|V_Cont[0]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.367      ;
; -1.335 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|V_Cont[2]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.367      ;
; -1.335 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|V_Cont[3]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.367      ;
; -1.335 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|V_Cont[4]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.367      ;
; -1.335 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|V_Cont[5]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.367      ;
; -1.335 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|V_Cont[6]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.367      ;
; -1.335 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|V_Cont[7]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.367      ;
; -1.335 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|V_Cont[8]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.367      ;
; -1.335 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|V_Cont[9]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.367      ;
; -1.335 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|V_Cont[10] ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.367      ;
; -1.335 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|V_Cont[11] ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.367      ;
; -1.335 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|V_Cont[1]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.367      ;
; -1.332 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|V_Cont[0]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.364      ;
; -1.332 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|V_Cont[2]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.364      ;
; -1.332 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|V_Cont[3]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.364      ;
; -1.332 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|V_Cont[4]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.364      ;
; -1.332 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|V_Cont[5]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.364      ;
; -1.332 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|V_Cont[6]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.364      ;
; -1.332 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|V_Cont[7]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.364      ;
; -1.332 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|V_Cont[8]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.364      ;
; -1.332 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|V_Cont[9]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.364      ;
; -1.332 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|V_Cont[10] ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.364      ;
; -1.332 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|V_Cont[11] ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.364      ;
; -1.332 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|V_Cont[1]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.364      ;
; -1.311 ; VGA_Controller:u1|V_Cont[0] ; VGA_Controller:u1|V_Cont[0]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.343      ;
; -1.311 ; VGA_Controller:u1|V_Cont[0] ; VGA_Controller:u1|V_Cont[2]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.343      ;
; -1.311 ; VGA_Controller:u1|V_Cont[0] ; VGA_Controller:u1|V_Cont[3]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.343      ;
; -1.311 ; VGA_Controller:u1|V_Cont[0] ; VGA_Controller:u1|V_Cont[4]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.343      ;
; -1.311 ; VGA_Controller:u1|V_Cont[0] ; VGA_Controller:u1|V_Cont[5]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.343      ;
; -1.311 ; VGA_Controller:u1|V_Cont[0] ; VGA_Controller:u1|V_Cont[6]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.343      ;
; -1.311 ; VGA_Controller:u1|V_Cont[0] ; VGA_Controller:u1|V_Cont[7]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.343      ;
; -1.311 ; VGA_Controller:u1|V_Cont[0] ; VGA_Controller:u1|V_Cont[8]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.343      ;
; -1.311 ; VGA_Controller:u1|V_Cont[0] ; VGA_Controller:u1|V_Cont[9]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.343      ;
; -1.311 ; VGA_Controller:u1|V_Cont[0] ; VGA_Controller:u1|V_Cont[10] ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.343      ;
; -1.311 ; VGA_Controller:u1|V_Cont[0] ; VGA_Controller:u1|V_Cont[11] ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.343      ;
; -1.311 ; VGA_Controller:u1|V_Cont[0] ; VGA_Controller:u1|V_Cont[1]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.343      ;
; -1.308 ; VGA_Controller:u1|V_Cont[5] ; VGA_Controller:u1|V_Cont[0]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.340      ;
; -1.308 ; VGA_Controller:u1|V_Cont[5] ; VGA_Controller:u1|V_Cont[2]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.340      ;
; -1.308 ; VGA_Controller:u1|V_Cont[5] ; VGA_Controller:u1|V_Cont[3]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.340      ;
; -1.308 ; VGA_Controller:u1|V_Cont[5] ; VGA_Controller:u1|V_Cont[4]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.340      ;
; -1.308 ; VGA_Controller:u1|V_Cont[5] ; VGA_Controller:u1|V_Cont[5]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.340      ;
; -1.308 ; VGA_Controller:u1|V_Cont[5] ; VGA_Controller:u1|V_Cont[6]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.340      ;
; -1.308 ; VGA_Controller:u1|V_Cont[5] ; VGA_Controller:u1|V_Cont[7]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.340      ;
; -1.308 ; VGA_Controller:u1|V_Cont[5] ; VGA_Controller:u1|V_Cont[8]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.340      ;
; -1.308 ; VGA_Controller:u1|V_Cont[5] ; VGA_Controller:u1|V_Cont[9]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.340      ;
; -1.308 ; VGA_Controller:u1|V_Cont[5] ; VGA_Controller:u1|V_Cont[10] ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.340      ;
; -1.308 ; VGA_Controller:u1|V_Cont[5] ; VGA_Controller:u1|V_Cont[11] ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.340      ;
; -1.308 ; VGA_Controller:u1|V_Cont[5] ; VGA_Controller:u1|V_Cont[1]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.340      ;
; -1.258 ; VGA_Controller:u1|V_Cont[1] ; VGA_Controller:u1|V_Cont[0]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.290      ;
; -1.258 ; VGA_Controller:u1|V_Cont[1] ; VGA_Controller:u1|V_Cont[2]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.290      ;
; -1.258 ; VGA_Controller:u1|V_Cont[1] ; VGA_Controller:u1|V_Cont[3]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.290      ;
; -1.258 ; VGA_Controller:u1|V_Cont[1] ; VGA_Controller:u1|V_Cont[4]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.290      ;
; -1.258 ; VGA_Controller:u1|V_Cont[1] ; VGA_Controller:u1|V_Cont[5]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.290      ;
; -1.258 ; VGA_Controller:u1|V_Cont[1] ; VGA_Controller:u1|V_Cont[6]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.290      ;
; -1.258 ; VGA_Controller:u1|V_Cont[1] ; VGA_Controller:u1|V_Cont[7]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.290      ;
; -1.258 ; VGA_Controller:u1|V_Cont[1] ; VGA_Controller:u1|V_Cont[8]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.290      ;
; -1.258 ; VGA_Controller:u1|V_Cont[1] ; VGA_Controller:u1|V_Cont[9]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.290      ;
; -1.258 ; VGA_Controller:u1|V_Cont[1] ; VGA_Controller:u1|V_Cont[10] ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.290      ;
; -1.258 ; VGA_Controller:u1|V_Cont[1] ; VGA_Controller:u1|V_Cont[11] ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.290      ;
; -1.258 ; VGA_Controller:u1|V_Cont[1] ; VGA_Controller:u1|V_Cont[1]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.290      ;
; -1.248 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|V_Cont[0]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.280      ;
; -1.248 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|V_Cont[2]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.280      ;
; -1.248 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|V_Cont[3]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.280      ;
; -1.248 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|V_Cont[4]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.280      ;
; -1.248 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|V_Cont[5]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.280      ;
; -1.248 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|V_Cont[6]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.280      ;
; -1.248 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|V_Cont[7]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.280      ;
; -1.248 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|V_Cont[8]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.280      ;
; -1.248 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|V_Cont[9]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.280      ;
; -1.248 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|V_Cont[10] ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.280      ;
; -1.248 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|V_Cont[11] ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.280      ;
; -1.248 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|V_Cont[1]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.280      ;
; -1.247 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|V_Cont[0]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.279      ;
; -1.247 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|V_Cont[2]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.279      ;
; -1.247 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|V_Cont[3]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.279      ;
; -1.247 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|V_Cont[4]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.279      ;
; -1.247 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|V_Cont[5]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.279      ;
; -1.247 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|V_Cont[6]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.279      ;
; -1.247 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|V_Cont[7]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.279      ;
; -1.247 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|V_Cont[8]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.279      ;
; -1.247 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|V_Cont[9]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.279      ;
; -1.247 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|V_Cont[10] ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.279      ;
; -1.247 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|V_Cont[11] ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.279      ;
; -1.247 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|V_Cont[1]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.279      ;
; -1.188 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|V_Cont[0]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.220      ;
; -1.188 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|V_Cont[2]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.220      ;
; -1.188 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|V_Cont[3]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.220      ;
; -1.188 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|V_Cont[4]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.220      ;
; -1.188 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|V_Cont[5]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.220      ;
; -1.188 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|V_Cont[6]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.220      ;
; -1.188 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|V_Cont[7]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.220      ;
; -1.188 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|V_Cont[8]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.220      ;
; -1.188 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|V_Cont[9]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.220      ;
; -1.188 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|V_Cont[10] ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.220      ;
; -1.188 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|V_Cont[11] ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.220      ;
; -1.188 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|V_Cont[1]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.220      ;
; -1.133 ; VGA_Controller:u1|V_Cont[9] ; VGA_Controller:u1|V_Cont[0]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.165      ;
; -1.133 ; VGA_Controller:u1|V_Cont[9] ; VGA_Controller:u1|V_Cont[2]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.165      ;
; -1.133 ; VGA_Controller:u1|V_Cont[9] ; VGA_Controller:u1|V_Cont[3]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.165      ;
; -1.133 ; VGA_Controller:u1|V_Cont[9] ; VGA_Controller:u1|V_Cont[4]  ; rClk[0]      ; rClk[0]     ; 1.000        ; 0.000      ; 2.165      ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'u6|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                     ; To Node                              ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.174 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mADDR[16]     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.800      ;
; 0.355 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|WR_MASK[0]    ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.054     ; 1.623      ;
; 0.355 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|WR_MASK[1]    ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.054     ; 1.623      ;
; 0.355 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mWR           ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.054     ; 1.623      ;
; 0.370 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mADDR[8]      ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.059     ; 1.603      ;
; 0.370 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mADDR[9]      ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.059     ; 1.603      ;
; 0.370 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mADDR[10]     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.059     ; 1.603      ;
; 0.370 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mADDR[11]     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.059     ; 1.603      ;
; 0.370 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mADDR[15]     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.059     ; 1.603      ;
; 0.386 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mADDR[12]     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.060     ; 1.586      ;
; 0.386 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mADDR[13]     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.060     ; 1.586      ;
; 0.386 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mADDR[14]     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.060     ; 1.586      ;
; 0.386 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mADDR[17]     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.060     ; 1.586      ;
; 0.498 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mADDR[18]     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.476      ;
; 0.498 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mADDR[19]     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.476      ;
; 0.498 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mADDR[22]     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.476      ;
; 0.498 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mADDR[20]     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.476      ;
; 0.498 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mADDR[21]     ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.476      ;
; 0.587 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR1_ADDR[9]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.063     ; 1.382      ;
; 0.587 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR1_ADDR[10] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.063     ; 1.382      ;
; 0.587 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR1_ADDR[11] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.063     ; 1.382      ;
; 0.587 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR1_ADDR[12] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.063     ; 1.382      ;
; 0.587 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR1_ADDR[13] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.063     ; 1.382      ;
; 0.587 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR1_ADDR[14] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.063     ; 1.382      ;
; 0.587 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR1_ADDR[15] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.063     ; 1.382      ;
; 0.587 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR1_ADDR[16] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.063     ; 1.382      ;
; 0.587 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR1_ADDR[17] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.063     ; 1.382      ;
; 0.587 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR1_ADDR[18] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.063     ; 1.382      ;
; 0.587 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR1_ADDR[19] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.063     ; 1.382      ;
; 0.587 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR1_ADDR[20] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.063     ; 1.382      ;
; 0.587 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR1_ADDR[21] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.063     ; 1.382      ;
; 0.587 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR1_ADDR[22] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.063     ; 1.382      ;
; 0.587 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR1_ADDR[8]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.063     ; 1.382      ;
; 0.593 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|RD_MASK[0]    ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.381      ;
; 0.593 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|RD_MASK[1]    ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.381      ;
; 0.593 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|mRD           ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.381      ;
; 0.646 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD1_ADDR[9]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.057     ; 1.329      ;
; 0.646 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD1_ADDR[10] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.057     ; 1.329      ;
; 0.646 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD1_ADDR[11] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.057     ; 1.329      ;
; 0.646 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD1_ADDR[12] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.057     ; 1.329      ;
; 0.646 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD1_ADDR[13] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.057     ; 1.329      ;
; 0.646 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD1_ADDR[14] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.057     ; 1.329      ;
; 0.646 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD1_ADDR[15] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.057     ; 1.329      ;
; 0.646 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD1_ADDR[16] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.057     ; 1.329      ;
; 0.646 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD1_ADDR[17] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.057     ; 1.329      ;
; 0.646 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD1_ADDR[18] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.057     ; 1.329      ;
; 0.646 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD1_ADDR[19] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.057     ; 1.329      ;
; 0.646 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD1_ADDR[20] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.057     ; 1.329      ;
; 0.646 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD1_ADDR[21] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.057     ; 1.329      ;
; 0.646 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD1_ADDR[22] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.057     ; 1.329      ;
; 0.646 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD1_ADDR[8]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.057     ; 1.329      ;
; 0.811 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD2_ADDR[9]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.163      ;
; 0.811 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD2_ADDR[10] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.163      ;
; 0.811 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD2_ADDR[11] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.163      ;
; 0.811 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD2_ADDR[12] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.163      ;
; 0.811 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD2_ADDR[13] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.163      ;
; 0.811 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD2_ADDR[14] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.163      ;
; 0.811 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD2_ADDR[15] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.163      ;
; 0.811 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD2_ADDR[16] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.163      ;
; 0.811 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD2_ADDR[17] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.163      ;
; 0.811 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD2_ADDR[18] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.163      ;
; 0.811 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD2_ADDR[19] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.163      ;
; 0.811 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD2_ADDR[20] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.163      ;
; 0.811 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD2_ADDR[21] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.163      ;
; 0.811 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD2_ADDR[22] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.163      ;
; 0.811 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rRD2_ADDR[8]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 1.163      ;
; 0.929 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR2_ADDR[9]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.059     ; 1.044      ;
; 0.929 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR2_ADDR[10] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.059     ; 1.044      ;
; 0.929 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR2_ADDR[11] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.059     ; 1.044      ;
; 0.929 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR2_ADDR[12] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.059     ; 1.044      ;
; 0.929 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR2_ADDR[13] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.059     ; 1.044      ;
; 0.929 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR2_ADDR[14] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.059     ; 1.044      ;
; 0.929 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR2_ADDR[15] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.059     ; 1.044      ;
; 0.929 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR2_ADDR[16] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.059     ; 1.044      ;
; 0.929 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR2_ADDR[17] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.059     ; 1.044      ;
; 0.929 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR2_ADDR[18] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.059     ; 1.044      ;
; 0.929 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR2_ADDR[19] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.059     ; 1.044      ;
; 0.929 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR2_ADDR[20] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.059     ; 1.044      ;
; 0.929 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR2_ADDR[21] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.059     ; 1.044      ;
; 0.929 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR2_ADDR[22] ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.059     ; 1.044      ;
; 0.929 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|rWR2_ADDR[8]  ; CLOCK_50                       ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.059     ; 1.044      ;
; 4.863 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[16]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.007     ; 3.162      ;
; 4.895 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[16]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.008     ; 3.129      ;
; 4.932 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2] ; Sdram_Control_4Port:u7|mADDR[16]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.008     ; 3.092      ;
; 4.941 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[2] ; Sdram_Control_4Port:u7|mADDR[16]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.009     ; 3.082      ;
; 4.952 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[16]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.009     ; 3.071      ;
; 4.953 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[16]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.008     ; 3.071      ;
; 4.962 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[16]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.009     ; 3.061      ;
; 4.983 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[3] ; Sdram_Control_4Port:u7|mADDR[16]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.009     ; 3.040      ;
; 4.986 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[16]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.009     ; 3.037      ;
; 4.987 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[16]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.008     ; 3.037      ;
; 4.997 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1] ; Sdram_Control_4Port:u7|mADDR[16]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.009     ; 3.026      ;
; 5.027 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[2] ; Sdram_Control_4Port:u7|mADDR[16]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.008     ; 2.997      ;
; 5.034 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2] ; Sdram_Control_4Port:u7|mADDR[16]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.009     ; 2.989      ;
; 5.044 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|WR_MASK[0]    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.003     ; 2.985      ;
; 5.044 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|WR_MASK[1]    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.003     ; 2.985      ;
; 5.044 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mWR           ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.003     ; 2.985      ;
; 5.052 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[4] ; Sdram_Control_4Port:u7|mADDR[16]     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.009     ; 2.971      ;
; 5.059 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[8]      ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.008     ; 2.965      ;
; 5.059 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u7|mADDR[9]      ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 8.000        ; -0.008     ; 2.965      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                              ;
+--------+---------------------------------+---------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                               ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 2.101  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; CLOCK_50    ; 0.500        ; 1.795      ; 0.367      ;
; 2.110  ; rClk[0]                         ; rClk[0]                               ; rClk[0]                         ; CLOCK_50    ; 0.500        ; 1.804      ; 0.367      ;
; 2.601  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; CLOCK_50    ; 1.000        ; 1.795      ; 0.367      ;
; 2.610  ; rClk[0]                         ; rClk[0]                               ; rClk[0]                         ; CLOCK_50    ; 1.000        ; 1.804      ; 0.367      ;
; 16.847 ; Reset_Delay:u2|Cont[4]          ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 3.180      ;
; 16.861 ; Reset_Delay:u2|Cont[11]         ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 3.166      ;
; 16.907 ; Reset_Delay:u2|Cont[1]          ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 3.120      ;
; 16.919 ; Reset_Delay:u2|Cont[3]          ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 3.108      ;
; 16.948 ; Reset_Delay:u2|Cont[7]          ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 3.079      ;
; 16.960 ; Reset_Delay:u2|Cont[6]          ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 3.067      ;
; 16.975 ; Reset_Delay:u2|Cont[10]         ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 3.052      ;
; 16.982 ; Reset_Delay:u2|Cont[15]         ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 3.045      ;
; 17.007 ; Reset_Delay:u2|Cont[5]          ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 3.020      ;
; 17.019 ; Reset_Delay:u2|Cont[8]          ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 3.008      ;
; 17.062 ; Reset_Delay:u2|Cont[0]          ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 2.965      ;
; 17.076 ; Reset_Delay:u2|Cont[19]         ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.948      ;
; 17.096 ; Reset_Delay:u2|Cont[9]          ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 2.931      ;
; 17.101 ; Reset_Delay:u2|Cont[14]         ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 2.926      ;
; 17.119 ; Reset_Delay:u2|Cont[16]         ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.905      ;
; 17.141 ; Reset_Delay:u2|Cont[2]          ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 2.886      ;
; 17.143 ; Reset_Delay:u2|Cont[13]         ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 2.884      ;
; 17.157 ; Reset_Delay:u2|Cont[18]         ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.867      ;
; 17.163 ; Reset_Delay:u2|Cont[17]         ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.861      ;
; 17.219 ; Reset_Delay:u2|Cont[12]         ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 2.808      ;
; 17.277 ; Reset_Delay:u2|Cont[27]         ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.747      ;
; 17.395 ; Reset_Delay:u2|Cont[28]         ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.629      ;
; 17.417 ; Reset_Delay:u2|Cont[26]         ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.607      ;
; 17.443 ; Reset_Delay:u2|Cont[20]         ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.581      ;
; 17.446 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|senosr_exposure[3]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.570      ;
; 17.446 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|senosr_exposure[4]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.570      ;
; 17.446 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|senosr_exposure[6]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.570      ;
; 17.446 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|senosr_exposure[7]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.570      ;
; 17.446 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|senosr_exposure[8]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.570      ;
; 17.446 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|senosr_exposure[9]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.570      ;
; 17.446 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|senosr_exposure[10] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.570      ;
; 17.446 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|senosr_exposure[11] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.570      ;
; 17.446 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|senosr_exposure[12] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.570      ;
; 17.446 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|senosr_exposure[13] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.570      ;
; 17.446 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|senosr_exposure[14] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.570      ;
; 17.446 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|senosr_exposure[15] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.570      ;
; 17.446 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|senosr_exposure[5]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.570      ;
; 17.447 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|senosr_exposure[3]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.569      ;
; 17.447 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|senosr_exposure[4]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.569      ;
; 17.447 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|senosr_exposure[6]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.569      ;
; 17.447 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|senosr_exposure[7]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.569      ;
; 17.447 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|senosr_exposure[8]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.569      ;
; 17.447 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|senosr_exposure[9]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.569      ;
; 17.447 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|senosr_exposure[10] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.569      ;
; 17.447 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|senosr_exposure[11] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.569      ;
; 17.447 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|senosr_exposure[12] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.569      ;
; 17.447 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|senosr_exposure[13] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.569      ;
; 17.447 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|senosr_exposure[14] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.569      ;
; 17.447 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|senosr_exposure[15] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.569      ;
; 17.447 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|senosr_exposure[5]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.569      ;
; 17.460 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|senosr_exposure[3]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.556      ;
; 17.460 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|senosr_exposure[4]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.556      ;
; 17.460 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|senosr_exposure[6]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.556      ;
; 17.460 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|senosr_exposure[7]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.556      ;
; 17.460 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|senosr_exposure[8]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.556      ;
; 17.460 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|senosr_exposure[9]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.556      ;
; 17.460 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|senosr_exposure[10] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.556      ;
; 17.460 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|senosr_exposure[11] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.556      ;
; 17.460 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|senosr_exposure[12] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.556      ;
; 17.460 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|senosr_exposure[13] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.556      ;
; 17.460 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|senosr_exposure[14] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.556      ;
; 17.460 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|senosr_exposure[15] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.556      ;
; 17.460 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|senosr_exposure[5]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.556      ;
; 17.465 ; Reset_Delay:u2|Cont[25]         ; Reset_Delay:u2|oRST_2                 ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 2.559      ;
; 17.465 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|senosr_exposure[3]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.551      ;
; 17.465 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|senosr_exposure[4]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.551      ;
; 17.465 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|senosr_exposure[6]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.551      ;
; 17.465 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|senosr_exposure[7]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.551      ;
; 17.465 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|senosr_exposure[8]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.551      ;
; 17.465 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|senosr_exposure[9]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.551      ;
; 17.465 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|senosr_exposure[10] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.551      ;
; 17.465 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|senosr_exposure[11] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.551      ;
; 17.465 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|senosr_exposure[12] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.551      ;
; 17.465 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|senosr_exposure[13] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.551      ;
; 17.465 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|senosr_exposure[14] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.551      ;
; 17.465 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|senosr_exposure[15] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.551      ;
; 17.465 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|senosr_exposure[5]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.551      ;
; 17.504 ; I2C_CCD_Config:u8|combo_cnt[20] ; I2C_CCD_Config:u8|senosr_exposure[3]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.512      ;
; 17.504 ; I2C_CCD_Config:u8|combo_cnt[20] ; I2C_CCD_Config:u8|senosr_exposure[4]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.512      ;
; 17.504 ; I2C_CCD_Config:u8|combo_cnt[20] ; I2C_CCD_Config:u8|senosr_exposure[6]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.512      ;
; 17.504 ; I2C_CCD_Config:u8|combo_cnt[20] ; I2C_CCD_Config:u8|senosr_exposure[7]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.512      ;
; 17.504 ; I2C_CCD_Config:u8|combo_cnt[20] ; I2C_CCD_Config:u8|senosr_exposure[8]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.512      ;
; 17.504 ; I2C_CCD_Config:u8|combo_cnt[20] ; I2C_CCD_Config:u8|senosr_exposure[9]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.512      ;
; 17.504 ; I2C_CCD_Config:u8|combo_cnt[20] ; I2C_CCD_Config:u8|senosr_exposure[10] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.512      ;
; 17.504 ; I2C_CCD_Config:u8|combo_cnt[20] ; I2C_CCD_Config:u8|senosr_exposure[11] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.512      ;
; 17.504 ; I2C_CCD_Config:u8|combo_cnt[20] ; I2C_CCD_Config:u8|senosr_exposure[12] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.512      ;
; 17.504 ; I2C_CCD_Config:u8|combo_cnt[20] ; I2C_CCD_Config:u8|senosr_exposure[13] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.512      ;
; 17.504 ; I2C_CCD_Config:u8|combo_cnt[20] ; I2C_CCD_Config:u8|senosr_exposure[14] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.512      ;
; 17.504 ; I2C_CCD_Config:u8|combo_cnt[20] ; I2C_CCD_Config:u8|senosr_exposure[15] ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.512      ;
; 17.504 ; I2C_CCD_Config:u8|combo_cnt[20] ; I2C_CCD_Config:u8|senosr_exposure[5]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.512      ;
; 17.507 ; I2C_CCD_Config:u8|combo_cnt[19] ; I2C_CCD_Config:u8|senosr_exposure[3]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.509      ;
; 17.507 ; I2C_CCD_Config:u8|combo_cnt[19] ; I2C_CCD_Config:u8|senosr_exposure[4]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.509      ;
; 17.507 ; I2C_CCD_Config:u8|combo_cnt[19] ; I2C_CCD_Config:u8|senosr_exposure[6]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.509      ;
; 17.507 ; I2C_CCD_Config:u8|combo_cnt[19] ; I2C_CCD_Config:u8|senosr_exposure[7]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.509      ;
; 17.507 ; I2C_CCD_Config:u8|combo_cnt[19] ; I2C_CCD_Config:u8|senosr_exposure[8]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.509      ;
; 17.507 ; I2C_CCD_Config:u8|combo_cnt[19] ; I2C_CCD_Config:u8|senosr_exposure[9]  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.016     ; 2.509      ;
+--------+---------------------------------+---------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                           ;
+--------+------------------------------------------+------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -1.730 ; rClk[0]                                  ; rClk[0]                                  ; rClk[0]                         ; CLOCK_50    ; 0.000        ; 1.804      ; 0.367      ;
; -1.721 ; I2C_CCD_Config:u8|mI2C_CTRL_CLK          ; I2C_CCD_Config:u8|mI2C_CTRL_CLK          ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; CLOCK_50    ; 0.000        ; 1.795      ; 0.367      ;
; -1.230 ; rClk[0]                                  ; rClk[0]                                  ; rClk[0]                         ; CLOCK_50    ; -0.500       ; 1.804      ; 0.367      ;
; -1.221 ; I2C_CCD_Config:u8|mI2C_CTRL_CLK          ; I2C_CCD_Config:u8|mI2C_CTRL_CLK          ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; CLOCK_50    ; -0.500       ; 1.795      ; 0.367      ;
; 0.215  ; Reset_Delay:u2|Cont[0]                   ; Reset_Delay:u2|Cont[0]                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Reset_Delay:u2|oRST_0                    ; Reset_Delay:u2|oRST_0                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; I2C_CCD_Config:u8|senosr_exposure[2]     ; I2C_CCD_Config:u8|senosr_exposure[2]     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.238  ; I2C_CCD_Config:u8|senosr_exposure[15]    ; I2C_CCD_Config:u8|senosr_exposure[15]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.390      ;
; 0.243  ; Reset_Delay:u2|Cont[31]                  ; Reset_Delay:u2|Cont[31]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[15]       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[15]       ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.328  ; I2C_CCD_Config:u8|iexposure_adj_delay[2] ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.480      ;
; 0.353  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]        ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.505      ;
; 0.355  ; Reset_Delay:u2|Cont[16]                  ; Reset_Delay:u2|Cont[16]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.356  ; I2C_CCD_Config:u8|senosr_exposure[9]     ; I2C_CCD_Config:u8|senosr_exposure[9]     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.357  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]        ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; I2C_CCD_Config:u8|senosr_exposure[3]     ; I2C_CCD_Config:u8|senosr_exposure[3]     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; I2C_CCD_Config:u8|senosr_exposure[11]    ; I2C_CCD_Config:u8|senosr_exposure[11]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; Reset_Delay:u2|Cont[0]                   ; Reset_Delay:u2|Cont[1]                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; Reset_Delay:u2|Cont[9]                   ; Reset_Delay:u2|Cont[9]                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; Reset_Delay:u2|Cont[11]                  ; Reset_Delay:u2|Cont[11]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; Reset_Delay:u2|Cont[17]                  ; Reset_Delay:u2|Cont[17]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; Reset_Delay:u2|Cont[2]                   ; Reset_Delay:u2|Cont[2]                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; Reset_Delay:u2|Cont[18]                  ; Reset_Delay:u2|Cont[18]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; Reset_Delay:u2|Cont[25]                  ; Reset_Delay:u2|Cont[25]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; Reset_Delay:u2|Cont[27]                  ; Reset_Delay:u2|Cont[27]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[2]        ; I2C_CCD_Config:u8|mI2C_CLK_DIV[2]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[9]        ; I2C_CCD_Config:u8|mI2C_CLK_DIV[9]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[11]       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[11]       ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; Reset_Delay:u2|Cont[4]                   ; Reset_Delay:u2|Cont[4]                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; Reset_Delay:u2|Cont[7]                   ; Reset_Delay:u2|Cont[7]                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; Reset_Delay:u2|Cont[13]                  ; Reset_Delay:u2|Cont[13]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; Reset_Delay:u2|Cont[14]                  ; Reset_Delay:u2|Cont[14]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; Reset_Delay:u2|Cont[15]                  ; Reset_Delay:u2|Cont[15]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; Reset_Delay:u2|Cont[20]                  ; Reset_Delay:u2|Cont[20]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; Reset_Delay:u2|Cont[23]                  ; Reset_Delay:u2|Cont[23]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; Reset_Delay:u2|Cont[29]                  ; Reset_Delay:u2|Cont[29]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; Reset_Delay:u2|Cont[30]                  ; Reset_Delay:u2|Cont[30]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_CCD_Config:u8|combo_cnt[5]           ; I2C_CCD_Config:u8|combo_cnt[5]           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[4]        ; I2C_CCD_Config:u8|mI2C_CLK_DIV[4]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[7]        ; I2C_CCD_Config:u8|mI2C_CLK_DIV[7]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[13]       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[13]       ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[14]       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[14]       ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; I2C_CCD_Config:u8|combo_cnt[7]           ; I2C_CCD_Config:u8|combo_cnt[7]           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|combo_cnt[3]           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; I2C_CCD_Config:u8|combo_cnt[19]          ; I2C_CCD_Config:u8|combo_cnt[19]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|combo_cnt[0]           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; I2C_CCD_Config:u8|combo_cnt[9]           ; I2C_CCD_Config:u8|combo_cnt[9]           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|combo_cnt[10]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; I2C_CCD_Config:u8|combo_cnt[11]          ; I2C_CCD_Config:u8|combo_cnt[11]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.371  ; Reset_Delay:u2|Cont[3]                   ; Reset_Delay:u2|Cont[3]                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; Reset_Delay:u2|Cont[8]                   ; Reset_Delay:u2|Cont[8]                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; Reset_Delay:u2|Cont[10]                  ; Reset_Delay:u2|Cont[10]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; Reset_Delay:u2|Cont[19]                  ; Reset_Delay:u2|Cont[19]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; Reset_Delay:u2|Cont[26]                  ; Reset_Delay:u2|Cont[26]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[3]        ; I2C_CCD_Config:u8|mI2C_CLK_DIV[3]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[8]        ; I2C_CCD_Config:u8|mI2C_CLK_DIV[8]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[10]       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[10]       ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; I2C_CCD_Config:u8|senosr_exposure[10]    ; I2C_CCD_Config:u8|senosr_exposure[10]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; I2C_CCD_Config:u8|senosr_exposure[12]    ; I2C_CCD_Config:u8|senosr_exposure[12]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; I2C_CCD_Config:u8|senosr_exposure[5]     ; I2C_CCD_Config:u8|senosr_exposure[5]     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; Reset_Delay:u2|Cont[5]                   ; Reset_Delay:u2|Cont[5]                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; Reset_Delay:u2|Cont[6]                   ; Reset_Delay:u2|Cont[6]                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; Reset_Delay:u2|Cont[12]                  ; Reset_Delay:u2|Cont[12]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; Reset_Delay:u2|Cont[21]                  ; Reset_Delay:u2|Cont[21]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; Reset_Delay:u2|Cont[22]                  ; Reset_Delay:u2|Cont[22]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; Reset_Delay:u2|Cont[28]                  ; Reset_Delay:u2|Cont[28]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; I2C_CCD_Config:u8|combo_cnt[15]          ; I2C_CCD_Config:u8|combo_cnt[15]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[5]        ; I2C_CCD_Config:u8|mI2C_CLK_DIV[5]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[6]        ; I2C_CCD_Config:u8|mI2C_CLK_DIV[6]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[12]       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[12]       ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; I2C_CCD_Config:u8|senosr_exposure[7]     ; I2C_CCD_Config:u8|senosr_exposure[7]     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; I2C_CCD_Config:u8|senosr_exposure[8]     ; I2C_CCD_Config:u8|senosr_exposure[8]     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; I2C_CCD_Config:u8|senosr_exposure[14]    ; I2C_CCD_Config:u8|senosr_exposure[14]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; Reset_Delay:u2|Cont[24]                  ; Reset_Delay:u2|Cont[24]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; I2C_CCD_Config:u8|combo_cnt[1]           ; I2C_CCD_Config:u8|combo_cnt[1]           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|combo_cnt[2]           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; I2C_CCD_Config:u8|combo_cnt[4]           ; I2C_CCD_Config:u8|combo_cnt[4]           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; I2C_CCD_Config:u8|combo_cnt[6]           ; I2C_CCD_Config:u8|combo_cnt[6]           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; I2C_CCD_Config:u8|combo_cnt[20]          ; I2C_CCD_Config:u8|combo_cnt[20]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; I2C_CCD_Config:u8|combo_cnt[22]          ; I2C_CCD_Config:u8|combo_cnt[22]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|combo_cnt[24]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.409  ; I2C_CCD_Config:u8|iexposure_adj_delay[1] ; I2C_CCD_Config:u8|iexposure_adj_delay[2] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.561      ;
; 0.413  ; I2C_CCD_Config:u8|iexposure_adj_delay[0] ; I2C_CCD_Config:u8|iexposure_adj_delay[1] ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.565      ;
; 0.436  ; I2C_CCD_Config:u8|combo_cnt[21]          ; I2C_CCD_Config:u8|combo_cnt[21]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.588      ;
; 0.437  ; I2C_CCD_Config:u8|combo_cnt[8]           ; I2C_CCD_Config:u8|combo_cnt[8]           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.589      ;
; 0.438  ; I2C_CCD_Config:u8|combo_cnt[18]          ; I2C_CCD_Config:u8|combo_cnt[18]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.590      ;
; 0.438  ; I2C_CCD_Config:u8|senosr_exposure[4]     ; I2C_CCD_Config:u8|senosr_exposure[4]     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.590      ;
; 0.440  ; I2C_CCD_Config:u8|combo_cnt[17]          ; I2C_CCD_Config:u8|combo_cnt[17]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.592      ;
; 0.441  ; I2C_CCD_Config:u8|combo_cnt[13]          ; I2C_CCD_Config:u8|combo_cnt[13]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.593      ;
; 0.448  ; I2C_CCD_Config:u8|combo_cnt[12]          ; I2C_CCD_Config:u8|combo_cnt[12]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.600      ;
; 0.448  ; I2C_CCD_Config:u8|combo_cnt[14]          ; I2C_CCD_Config:u8|combo_cnt[14]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.600      ;
; 0.448  ; I2C_CCD_Config:u8|combo_cnt[16]          ; I2C_CCD_Config:u8|combo_cnt[16]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.600      ;
; 0.448  ; I2C_CCD_Config:u8|combo_cnt[23]          ; I2C_CCD_Config:u8|combo_cnt[23]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.600      ;
; 0.450  ; I2C_CCD_Config:u8|senosr_exposure[6]     ; I2C_CCD_Config:u8|senosr_exposure[6]     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.602      ;
; 0.450  ; I2C_CCD_Config:u8|senosr_exposure[13]    ; I2C_CCD_Config:u8|senosr_exposure[13]    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.602      ;
; 0.450  ; Reset_Delay:u2|Cont[1]                   ; Reset_Delay:u2|Cont[1]                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.602      ;
; 0.491  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]        ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.643      ;
; 0.493  ; Reset_Delay:u2|Cont[16]                  ; Reset_Delay:u2|Cont[17]                  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.645      ;
; 0.493  ; Reset_Delay:u2|Cont[0]                   ; Reset_Delay:u2|Cont[2]                   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.645      ;
; 0.495  ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]        ; I2C_CCD_Config:u8|mI2C_CLK_DIV[2]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
+--------+------------------------------------------+------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'GPIO_1[0]'                                                                                                                                                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                 ; To Node                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.019 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1 ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.315      ; 0.448      ;
; -0.005 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0 ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.264      ; 0.411      ;
; 0.014  ; rCCD_DATA[9]                                                                                                                              ; CCD_Capture:u3|mCCD_DATA[9]                                                                                                                ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.536      ; 0.702      ;
; 0.023  ; rCCD_DATA[5]                                                                                                                              ; CCD_Capture:u3|mCCD_DATA[5]                                                                                                                ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.647      ; 0.822      ;
; 0.066  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1 ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.315      ; 0.533      ;
; 0.109  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1 ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.264      ; 0.525      ;
; 0.124  ; rCCD_DATA[4]                                                                                                                              ; CCD_Capture:u3|mCCD_DATA[4]                                                                                                                ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.637      ; 0.913      ;
; 0.127  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1 ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.264      ; 0.543      ;
; 0.129  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0 ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.264      ; 0.545      ;
; 0.129  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1 ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.198      ; 0.479      ;
; 0.142  ; RAW2RGB:u4|entropy:u2|EntOutSig[9]                                                                                                        ; RAW2RGB:u4|entropy:u2|EntOut[9]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.406      ; 0.700      ;
; 0.163  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[4]                        ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.276      ; 0.591      ;
; 0.176  ; RAW2RGB:u4|entropy:u2|HM[1][4]                                                                                                            ; RAW2RGB:u4|entropy:u2|TA[1][3]                                                                                                             ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.533      ; 0.861      ;
; 0.195  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0 ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.236      ; 0.583      ;
; 0.215  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]  ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CCD_Capture:u3|mSTART                                                                                                                     ; CCD_Capture:u3|mSTART                                                                                                                      ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CCD_Capture:u3|mCCD_FVAL                                                                                                                  ; CCD_Capture:u3|mCCD_FVAL                                                                                                                   ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|t3[0]                                                                                                               ; RAW2RGB:u4|entropy:u2|t3[0]                                                                                                                ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|t3[31]                                                                                                              ; RAW2RGB:u4|entropy:u2|t3[31]                                                                                                               ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|t2[31]                                                                                                              ; RAW2RGB:u4|entropy:u2|t2[31]                                                                                                               ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|t2[0]                                                                                                               ; RAW2RGB:u4|entropy:u2|t2[0]                                                                                                                ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|t1[31]                                                                                                              ; RAW2RGB:u4|entropy:u2|t1[31]                                                                                                               ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|t1[0]                                                                                                               ; RAW2RGB:u4|entropy:u2|t1[0]                                                                                                                ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|t0[0]                                                                                                               ; RAW2RGB:u4|entropy:u2|t0[0]                                                                                                                ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|t0[31]                                                                                                              ; RAW2RGB:u4|entropy:u2|t0[31]                                                                                                               ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|t4[0]                                                                                                               ; RAW2RGB:u4|entropy:u2|t4[0]                                                                                                                ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|t4[31]                                                                                                              ; RAW2RGB:u4|entropy:u2|t4[31]                                                                                                               ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[24][1]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[24][1]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[24][0]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[24][0]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[24][3]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[24][3]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[24][4]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[24][4]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[0][31]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[0][31]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[24][6]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[24][6]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[24][5]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[24][5]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[24][7]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[24][7]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[24][14]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[24][14]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[24][13]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[24][13]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[24][15]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[24][15]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[24][12]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[24][12]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[24][18]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[24][18]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[24][19]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[24][19]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[24][17]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[24][17]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[24][16]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[24][16]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[24][8]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[24][8]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[24][11]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[24][11]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[24][10]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[24][10]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[24][9]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[24][9]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[24][22]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[24][22]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[24][23]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[24][23]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[24][20]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[24][20]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[24][21]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[24][21]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[24][2]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[24][2]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|TA[24][0]                                                                                                           ; RAW2RGB:u4|entropy:u2|TA[24][0]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[23][1]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[23][1]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[23][0]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[23][0]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[23][2]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[23][2]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[23][3]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[23][3]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[23][4]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[23][4]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[23][11]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[23][11]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[23][8]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[23][8]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[23][10]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[23][10]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[23][9]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[23][9]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[23][19]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[23][19]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[23][17]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[23][17]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[23][16]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[23][16]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[23][18]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[23][18]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[23][23]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[23][23]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[23][21]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[23][21]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[23][20]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[23][20]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[23][22]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[23][22]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[23][14]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[23][14]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[23][13]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[23][13]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[23][12]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[23][12]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[23][15]                                                                                                          ; RAW2RGB:u4|entropy:u2|HM[23][15]                                                                                                           ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[23][5]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[23][5]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[23][7]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[23][7]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[23][6]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[23][6]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|TA[23][0]                                                                                                           ; RAW2RGB:u4|entropy:u2|TA[23][0]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[22][0]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[22][0]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[22][1]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[22][1]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; RAW2RGB:u4|entropy:u2|HM[22][3]                                                                                                           ; RAW2RGB:u4|entropy:u2|HM[22][3]                                                                                                            ; GPIO_1[0]    ; GPIO_1[0]   ; 0.000        ; 0.000      ; 0.367      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'I2C_CCD_Config:u8|mI2C_CTRL_CLK'                                                                                                                                                                         ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:u8|mSetup_ST.0001                  ; I2C_CCD_Config:u8|mSetup_ST.0001                  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO           ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO           ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK1          ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK4          ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK4          ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:u8|mI2C_GO                         ; I2C_CCD_Config:u8|mI2C_GO                         ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_CCD_Config:u8|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:u8|I2C_Controller:u0|SCLK          ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.256 ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ; I2C_CCD_Config:u8|mSetup_ST.0001                  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.408      ;
; 0.266 ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; I2C_CCD_Config:u8|mI2C_DATA[20]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.418      ;
; 0.281 ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.433      ;
; 0.358 ; I2C_CCD_Config:u8|mSetup_ST.0000                  ; I2C_CCD_Config:u8|mSetup_ST.0001                  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.510      ;
; 0.368 ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ; I2C_CCD_Config:u8|mI2C_GO                         ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.520      ;
; 0.377 ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ; I2C_CCD_Config:u8|mSetup_ST.0010                  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; I2C_CCD_Config:u8|mSetup_ST.0001                  ; I2C_CCD_Config:u8|mI2C_GO                         ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ; I2C_CCD_Config:u8|mSetup_ST.0000                  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; I2C_CCD_Config:u8|mSetup_ST.0001                  ; I2C_CCD_Config:u8|mSetup_ST.0010                  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; I2C_CCD_Config:u8|mSetup_ST.0001                  ; I2C_CCD_Config:u8|mSetup_ST.0000                  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.532      ;
; 0.386 ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; I2C_CCD_Config:u8|mI2C_DATA[5]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.538      ;
; 0.409 ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.561      ;
; 0.412 ; I2C_CCD_Config:u8|mI2C_DATA[2]                    ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[2]         ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.564      ;
; 0.413 ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.565      ;
; 0.440 ; I2C_CCD_Config:u8|mI2C_GO                         ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.591      ;
; 0.457 ; I2C_CCD_Config:u8|mI2C_DATA[7]                    ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[7]         ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.004      ; 0.613      ;
; 0.457 ; I2C_CCD_Config:u8|mSetup_ST.0010                  ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.607      ;
; 0.458 ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; I2C_CCD_Config:u8|mI2C_DATA[5]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.610      ;
; 0.459 ; I2C_CCD_Config:u8|mI2C_DATA[3]                    ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[3]         ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.612      ;
; 0.459 ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; I2C_CCD_Config:u8|mI2C_DATA[1]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.611      ;
; 0.459 ; I2C_CCD_Config:u8|mI2C_DATA[12]                   ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[12]        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.614      ;
; 0.464 ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; I2C_CCD_Config:u8|mI2C_DATA[1]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.616      ;
; 0.467 ; I2C_CCD_Config:u8|mI2C_DATA[18]                   ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[18]        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 0.626      ;
; 0.470 ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; I2C_CCD_Config:u8|mI2C_DATA[3]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.622      ;
; 0.470 ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.622      ;
; 0.473 ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; I2C_CCD_Config:u8|mI2C_DATA[20]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.625      ;
; 0.476 ; I2C_CCD_Config:u8|mI2C_DATA[16]                   ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[16]        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 0.635      ;
; 0.492 ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; I2C_CCD_Config:u8|mI2C_DATA[13]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.645      ;
; 0.495 ; I2C_CCD_Config:u8|mI2C_DATA[1]                    ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[1]         ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.648      ;
; 0.497 ; I2C_CCD_Config:u8|mI2C_GO                         ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.650      ;
; 0.498 ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; I2C_CCD_Config:u8|mI2C_DATA[20]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.650      ;
; 0.505 ; I2C_CCD_Config:u8|mI2C_DATA[20]                   ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[20]        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.658      ;
; 0.517 ; I2C_CCD_Config:u8|mI2C_DATA[23]                   ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[23]        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.668      ;
; 0.521 ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; I2C_CCD_Config:u8|mI2C_DATA[1]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.673      ;
; 0.521 ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; I2C_CCD_Config:u8|mI2C_DATA[14]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.674      ;
; 0.542 ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; I2C_CCD_Config:u8|mI2C_DATA[7]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.694      ;
; 0.542 ; I2C_CCD_Config:u8|mI2C_DATA[10]                   ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[10]        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.006     ; 0.688      ;
; 0.543 ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; I2C_CCD_Config:u8|mI2C_DATA[20]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.695      ;
; 0.547 ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; I2C_CCD_Config:u8|mI2C_DATA[22]                   ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[22]        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.004      ; 0.705      ;
; 0.549 ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; I2C_CCD_Config:u8|mI2C_DATA[19]                   ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[19]        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 0.710      ;
; 0.551 ; I2C_CCD_Config:u8|mI2C_DATA[9]                    ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[9]         ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.706      ;
; 0.553 ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.705      ;
; 0.555 ; I2C_CCD_Config:u8|mI2C_DATA[8]                    ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[8]         ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 0.713      ;
; 0.555 ; I2C_CCD_Config:u8|mI2C_DATA[13]                   ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[13]        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.710      ;
; 0.557 ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; I2C_CCD_Config:u8|mI2C_DATA[23]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.711      ;
; 0.558 ; I2C_CCD_Config:u8|mI2C_DATA[6]                    ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[6]         ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 0.716      ;
; 0.559 ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; I2C_CCD_Config:u8|mI2C_DATA[18]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 0.708      ;
; 0.573 ; I2C_CCD_Config:u8|mI2C_DATA[4]                    ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[4]         ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.009     ; 0.716      ;
; 0.574 ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.726      ;
; 0.579 ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; I2C_CCD_Config:u8|mI2C_DATA[3]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.581 ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; I2C_CCD_Config:u8|mI2C_DATA[1]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.733      ;
; 0.584 ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.736      ;
; 0.589 ; I2C_CCD_Config:u8|mI2C_DATA[0]                    ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[0]         ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.009     ; 0.732      ;
; 0.589 ; I2C_CCD_Config:u8|mI2C_DATA[21]                   ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[21]        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.741      ;
; 0.592 ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0] ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK4          ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.743      ;
; 0.596 ; I2C_CCD_Config:u8|mI2C_GO                         ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.749      ;
; 0.597 ; I2C_CCD_Config:u8|mI2C_GO                         ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.750      ;
; 0.598 ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; I2C_CCD_Config:u8|mI2C_DATA[19]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 0.747      ;
; 0.599 ; I2C_CCD_Config:u8|mI2C_GO                         ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[2] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.752      ;
; 0.599 ; I2C_CCD_Config:u8|mI2C_GO                         ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[3] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.752      ;
; 0.605 ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.757      ;
; 0.605 ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; I2C_CCD_Config:u8|mI2C_DATA[13]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.758      ;
; 0.609 ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.761      ;
; 0.616 ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; I2C_CCD_Config:u8|mI2C_DATA[21]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.769      ;
; 0.619 ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.771      ;
; 0.627 ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; I2C_CCD_Config:u8|mI2C_DATA[17]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.780      ;
; 0.633 ; I2C_CCD_Config:u8|mI2C_DATA[5]                    ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[5]         ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.786      ;
; 0.639 ; I2C_CCD_Config:u8|mI2C_DATA[17]                   ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[17]        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.794      ;
; 0.640 ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.792      ;
; 0.642 ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; I2C_CCD_Config:u8|mI2C_DATA[9]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.795      ;
; 0.644 ; I2C_CCD_Config:u8|mI2C_DATA[14]                   ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[14]        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.799      ;
; 0.661 ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[1] ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK2          ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.814      ;
; 0.662 ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; I2C_CCD_Config:u8|mI2C_DATA[20]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.814      ;
; 0.673 ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; I2C_CCD_Config:u8|mI2C_DATA[0]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.010      ; 0.835      ;
; 0.675 ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; I2C_CCD_Config:u8|mI2C_DATA[11]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.827      ;
; 0.675 ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.827      ;
; 0.675 ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; I2C_CCD_Config:u8|mI2C_DATA[17]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.828      ;
; 0.676 ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; I2C_CCD_Config:u8|mI2C_DATA[23]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.830      ;
; 0.676 ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; I2C_CCD_Config:u8|mI2C_DATA[21]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.829      ;
; 0.681 ; I2C_CCD_Config:u8|mI2C_DATA[15]                   ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[15]        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.836      ;
; 0.684 ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; I2C_CCD_Config:u8|mI2C_DATA[16]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 0.833      ;
; 0.685 ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.837      ;
; 0.691 ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6] ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK3          ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.842      ;
; 0.691 ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; I2C_CCD_Config:u8|mI2C_DATA[18]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 0.840      ;
; 0.695 ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; I2C_CCD_Config:u8|mI2C_DATA[15]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.848      ;
; 0.696 ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; I2C_CCD_Config:u8|mI2C_DATA[17]                   ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.849      ;
; 0.698 ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; I2C_CCD_Config:u8|mI2C_DATA[2]                    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.851      ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'rClk[0]'                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                   ; To Node                                                                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; VGA_Controller:u1|oVGA_V_SYNC                                                                                                                               ; VGA_Controller:u1|oVGA_V_SYNC                                                                                                                                                          ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.388      ;
; 0.238 ; VGA_Controller:u1|V_Cont[11]                                                                                                                                ; VGA_Controller:u1|V_Cont[11]                                                                                                                                                           ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.390      ;
; 0.241 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; VGA_Controller:u1|H_Cont[11]                                                                                                                                ; VGA_Controller:u1|H_Cont[11]                                                                                                                                                           ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.396      ;
; 0.249 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[0]                                                                             ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.401      ;
; 0.288 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.440      ;
; 0.288 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.440      ;
; 0.291 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg2 ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.065      ; 0.494      ;
; 0.296 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.448      ;
; 0.319 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                                              ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.001      ; 0.472      ;
; 0.321 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.473      ;
; 0.323 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.475      ;
; 0.325 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.477      ;
; 0.327 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.481      ;
; 0.336 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[0]                                                                             ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.488      ;
; 0.355 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.509      ;
; 0.360 ; VGA_Controller:u1|H_Cont[7]                                                                                                                                 ; VGA_Controller:u1|H_Cont[7]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; VGA_Controller:u1|H_Cont[9]                                                                                                                                 ; VGA_Controller:u1|H_Cont[9]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; VGA_Controller:u1|H_Cont[10]                                                                                                                                ; VGA_Controller:u1|H_Cont[10]                                                                                                                                                           ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; VGA_Controller:u1|H_Cont[5]                                                                                                                                 ; VGA_Controller:u1|H_Cont[5]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; VGA_Controller:u1|H_Cont[0]                                                                                                                                 ; VGA_Controller:u1|H_Cont[0]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; VGA_Controller:u1|V_Cont[0]                                                                                                                                 ; VGA_Controller:u1|V_Cont[0]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; VGA_Controller:u1|V_Cont[2]                                                                                                                                 ; VGA_Controller:u1|V_Cont[2]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; VGA_Controller:u1|V_Cont[7]                                                                                                                                 ; VGA_Controller:u1|V_Cont[7]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; VGA_Controller:u1|V_Cont[9]                                                                                                                                 ; VGA_Controller:u1|V_Cont[9]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; VGA_Controller:u1|V_Cont[5]                                                                                                                                 ; VGA_Controller:u1|V_Cont[5]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; VGA_Controller:u1|H_Cont[3]                                                                                                                                 ; VGA_Controller:u1|H_Cont[3]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.518      ;
; 0.372 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; VGA_Controller:u1|H_Cont[8]                                                                                                                                 ; VGA_Controller:u1|H_Cont[8]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; VGA_Controller:u1|V_Cont[1]                                                                                                                                 ; VGA_Controller:u1|V_Cont[1]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; VGA_Controller:u1|H_Cont[4]                                                                                                                                 ; VGA_Controller:u1|H_Cont[4]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; VGA_Controller:u1|H_Cont[6]                                                                                                                                 ; VGA_Controller:u1|H_Cont[6]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; VGA_Controller:u1|V_Cont[3]                                                                                                                                 ; VGA_Controller:u1|V_Cont[3]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; VGA_Controller:u1|V_Cont[4]                                                                                                                                 ; VGA_Controller:u1|V_Cont[4]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; VGA_Controller:u1|H_Cont[1]                                                                                                                                 ; VGA_Controller:u1|H_Cont[1]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; VGA_Controller:u1|H_Cont[2]                                                                                                                                 ; VGA_Controller:u1|H_Cont[2]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; VGA_Controller:u1|V_Cont[6]                                                                                                                                 ; VGA_Controller:u1|V_Cont[6]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; VGA_Controller:u1|V_Cont[10]                                                                                                                                ; VGA_Controller:u1|V_Cont[10]                                                                                                                                                           ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; VGA_Controller:u1|V_Cont[8]                                                                                                                                 ; VGA_Controller:u1|V_Cont[8]                                                                                                                                                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.535      ;
; 0.386 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                                              ; rClk[0]      ; rClk[0]     ; 0.000        ; -0.001     ; 0.537      ;
; 0.386 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.538      ;
; 0.386 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.538      ;
; 0.393 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.545      ;
; 0.401 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.553      ;
; 0.402 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.001      ; 0.555      ;
; 0.406 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1]                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.001      ; 0.559      ;
; 0.408 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.560      ;
; 0.408 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg1 ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.065      ; 0.611      ;
; 0.409 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]                            ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.561      ;
; 0.410 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg0 ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.064      ; 0.612      ;
; 0.413 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                                             ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.001      ; 0.566      ;
; 0.413 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                                             ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.001      ; 0.566      ;
; 0.422 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg5 ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.063      ; 0.623      ;
; 0.432 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg6 ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.063      ; 0.633      ;
; 0.434 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.001      ; 0.587      ;
; 0.437 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg7 ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.063      ; 0.638      ;
; 0.449 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                                              ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.001      ; 0.602      ;
; 0.449 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                                              ; rClk[0]      ; rClk[0]     ; 0.000        ; -0.001     ; 0.600      ;
; 0.450 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; 0.000      ; 0.602      ;
; 0.450 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ; rClk[0]      ; rClk[0]     ; 0.000        ; -0.001     ; 0.601      ;
; 0.450 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                                              ; rClk[0]      ; rClk[0]     ; 0.000        ; -0.001     ; 0.601      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'u6|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                    ; To Node                                                                                                                                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|ST[0]                                                                                                                                 ; Sdram_Control_4Port:u7|ST[0]                                                                                                                                 ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Write                                                                                                                                 ; Sdram_Control_4Port:u7|Write                                                                                                                                 ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|mWR_DONE                                                                                                                              ; Sdram_Control_4Port:u7|mWR_DONE                                                                                                                              ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|IN_REQ                                                                                                                                ; Sdram_Control_4Port:u7|IN_REQ                                                                                                                                ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Read                                                                                                                                  ; Sdram_Control_4Port:u7|Read                                                                                                                                  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|mRD_DONE                                                                                                                              ; Sdram_Control_4Port:u7|mRD_DONE                                                                                                                              ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]                                                                                              ; Sdram_Control_4Port:u7|control_interface:control1|init_timer[0]                                                                                              ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|command:command1|do_load_mode                                                                                                         ; Sdram_Control_4Port:u7|command:command1|do_load_mode                                                                                                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|command:command1|do_precharge                                                                                                         ; Sdram_Control_4Port:u7|command:command1|do_precharge                                                                                                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|command:command1|ex_read                                                                                                              ; Sdram_Control_4Port:u7|command:command1|ex_read                                                                                                              ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|command:command1|ex_write                                                                                                             ; Sdram_Control_4Port:u7|command:command1|ex_write                                                                                                             ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|command:command1|REF_ACK                                                                                                              ; Sdram_Control_4Port:u7|command:command1|REF_ACK                                                                                                              ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|control_interface:control1|REF_REQ                                                                                                    ; Sdram_Control_4Port:u7|control_interface:control1|REF_REQ                                                                                                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|command:command1|CM_ACK                                                                                                               ; Sdram_Control_4Port:u7|command:command1|CM_ACK                                                                                                               ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|control_interface:control1|CMD_ACK                                                                                                    ; Sdram_Control_4Port:u7|control_interface:control1|CMD_ACK                                                                                                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|OUT_VALID                                                                                                                             ; Sdram_Control_4Port:u7|OUT_VALID                                                                                                                             ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|command:command1|oe4                                                                                                                  ; Sdram_Control_4Port:u7|command:command1|oe4                                                                                                                  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|command:command1|rw_flag                                                                                                              ; Sdram_Control_4Port:u7|command:command1|rw_flag                                                                                                              ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u7|command:command1|do_rw                                                                                                                ; Sdram_Control_4Port:u7|command:command1|do_rw                                                                                                                ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.235 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.387      ;
; 0.236 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1]  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1]  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; Sdram_Control_4Port:u7|control_interface:control1|SADDR[11]                                                                                                  ; Sdram_Control_4Port:u7|command:command1|SA[3]                                                                                                                ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0] ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                          ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Sdram_Control_4Port:u7|control_interface:control1|SADDR[14]                                                                                                  ; Sdram_Control_4Port:u7|command:command1|SA[6]                                                                                                                ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Sdram_Control_4Port:u7|command:command1|rw_shift[0]                                                                                                          ; Sdram_Control_4Port:u7|command:command1|do_rw                                                                                                                ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; Sdram_Control_4Port:u7|command:command1|command_delay[7]                                                                                                     ; Sdram_Control_4Port:u7|command:command1|command_delay[6]                                                                                                     ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Sdram_Control_4Port:u7|mADDR[12]                                                                                                                             ; Sdram_Control_4Port:u7|control_interface:control1|SADDR[12]                                                                                                  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                          ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; Sdram_Control_4Port:u7|command:command1|CS_N[0]                                                                                                              ; Sdram_Control_4Port:u7|CS_N[0]                                                                                                                               ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Sdram_Control_4Port:u7|rRD2_ADDR[22]                                                                                                                         ; Sdram_Control_4Port:u7|rRD2_ADDR[22]                                                                                                                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Sdram_Control_4Port:u7|command:command1|BA[0]                                                                                                                ; Sdram_Control_4Port:u7|BA[0]                                                                                                                                 ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; Sdram_Control_4Port:u7|control_interface:control1|timer[15]                                                                                                  ; Sdram_Control_4Port:u7|control_interface:control1|timer[15]                                                                                                  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3]  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2]  ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]  ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; Sdram_Control_4Port:u7|control_interface:control1|init_timer[15]                                                                                             ; Sdram_Control_4Port:u7|control_interface:control1|init_timer[15]                                                                                             ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; Sdram_Control_4Port:u7|rWR1_ADDR[22]                                                                                                                         ; Sdram_Control_4Port:u7|rWR1_ADDR[22]                                                                                                                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; Sdram_Control_4Port:u7|rRD1_ADDR[22]                                                                                                                         ; Sdram_Control_4Port:u7|rRD1_ADDR[22]                                                                                                                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                           ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; Sdram_Control_4Port:u7|rWR2_ADDR[22]                                                                                                                         ; Sdram_Control_4Port:u7|rWR2_ADDR[22]                                                                                                                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.400      ;
; 0.253 ; Sdram_Control_4Port:u7|command:command1|do_load_mode                                                                                                         ; Sdram_Control_4Port:u7|command:command1|BA[1]                                                                                                                ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[8]                               ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.406      ;
; 0.290 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                          ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.442      ;
; 0.290 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                    ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                          ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.442      ;
; 0.291 ; Sdram_Control_4Port:u7|command:command1|SA[9]                                                                                                                ; Sdram_Control_4Port:u7|SA[9]                                                                                                                                 ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.443      ;
; 0.291 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.443      ;
; 0.292 ; Sdram_Control_4Port:u7|command:command1|do_initial                                                                                                           ; Sdram_Control_4Port:u7|command:command1|CS_N[0]                                                                                                              ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.444      ;
; 0.293 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.445      ;
; 0.294 ; Sdram_Control_4Port:u7|command:command1|do_rw                                                                                                                ; Sdram_Control_4Port:u7|command:command1|SA[10]                                                                                                               ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.446      ;
; 0.295 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                    ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.447      ;
; 0.301 ; Sdram_Control_4Port:u7|command:command1|rp_shift[2]                                                                                                          ; Sdram_Control_4Port:u7|command:command1|rp_shift[1]                                                                                                          ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.453      ;
; 0.302 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[8]                               ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.454      ;
; 0.305 ; Sdram_Control_4Port:u7|command:command1|rp_shift[3]                                                                                                          ; Sdram_Control_4Port:u7|command:command1|rp_shift[2]                                                                                                          ; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.457      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'rClk[0]'                                                                                                                                                                                                                                       ;
+--------+-----------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.310 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.286     ; 2.523      ;
; -2.310 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.286     ; 2.523      ;
; -2.310 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.286     ; 2.523      ;
; -2.310 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.286     ; 2.523      ;
; -2.310 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.282     ; 2.527      ;
; -2.310 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.282     ; 2.527      ;
; -2.310 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.282     ; 2.527      ;
; -2.310 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.282     ; 2.527      ;
; -2.310 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.282     ; 2.527      ;
; -2.310 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.282     ; 2.527      ;
; -2.310 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.282     ; 2.527      ;
; -2.310 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.282     ; 2.527      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[1]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.328     ; 2.231      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.329     ; 2.230      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.328     ; 2.231      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.329     ; 2.230      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.328     ; 2.231      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[0]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.332     ; 2.227      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.332     ; 2.227      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.328     ; 2.231      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.327     ; 2.232      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.327     ; 2.232      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.327     ; 2.232      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.328     ; 2.231      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.327     ; 2.232      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.327     ; 2.232      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.327     ; 2.232      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.327     ; 2.232      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.328     ; 2.231      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.329     ; 2.230      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.328     ; 2.231      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.326     ; 2.233      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.327     ; 2.232      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.327     ; 2.232      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.327     ; 2.232      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.326     ; 2.233      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.327     ; 2.232      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.327     ; 2.232      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.327     ; 2.232      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.327     ; 2.232      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.326     ; 2.233      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.327     ; 2.232      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.327     ; 2.232      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.326     ; 2.233      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.327     ; 2.232      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.327     ; 2.232      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.326     ; 2.233      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.327     ; 2.232      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.327     ; 2.232      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.326     ; 2.233      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.327     ; 2.232      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.327     ; 2.232      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.327     ; 2.232      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.331     ; 2.228      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.324     ; 2.235      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.331     ; 2.228      ;
; -2.027 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.326     ; 2.233      ;
; -2.026 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.321     ; 2.237      ;
; -2.026 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.321     ; 2.237      ;
; -2.026 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.321     ; 2.237      ;
; -2.026 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.321     ; 2.237      ;
; -2.026 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.321     ; 2.237      ;
; -2.026 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.321     ; 2.237      ;
; -2.026 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.321     ; 2.237      ;
; -2.026 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.321     ; 2.237      ;
; -2.026 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]   ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.321     ; 2.237      ;
; -2.026 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.321     ; 2.237      ;
; -2.026 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.321     ; 2.237      ;
; -2.026 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.330     ; 2.228      ;
; -2.026 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.330     ; 2.228      ;
; -2.026 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[1]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.330     ; 2.228      ;
; -2.026 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[0]                                                    ; CLOCK_50     ; rClk[0]     ; 0.500        ; -0.330     ; 2.228      ;
; -1.527 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                 ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.331     ; 2.228      ;
; -1.526 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                 ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.332     ; 2.226      ;
; -0.816 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|H_Cont[0]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.333     ; 1.515      ;
; -0.816 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|H_Cont[1]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.333     ; 1.515      ;
; -0.816 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|H_Cont[2]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.333     ; 1.515      ;
; -0.816 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|H_Cont[3]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.333     ; 1.515      ;
; -0.816 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|H_Cont[4]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.333     ; 1.515      ;
; -0.816 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|H_Cont[5]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.333     ; 1.515      ;
; -0.816 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|H_Cont[6]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.333     ; 1.515      ;
; -0.816 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|H_Cont[7]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.333     ; 1.515      ;
; -0.816 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|H_Cont[8]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.333     ; 1.515      ;
; -0.816 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|H_Cont[9]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.333     ; 1.515      ;
; -0.816 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|H_Cont[10]                                                                                                                                  ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.333     ; 1.515      ;
; -0.816 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|H_Cont[11]                                                                                                                                  ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.333     ; 1.515      ;
; -0.807 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|oRequest                                                                                                                                    ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.325     ; 1.514      ;
; -0.615 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|oVGA_H_SYNC                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.341     ; 1.306      ;
; -0.576 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|V_Cont[0]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.338     ; 1.270      ;
; -0.576 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|V_Cont[2]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.338     ; 1.270      ;
; -0.576 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|V_Cont[3]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.338     ; 1.270      ;
; -0.576 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|V_Cont[4]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.338     ; 1.270      ;
; -0.576 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|V_Cont[5]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.338     ; 1.270      ;
; -0.576 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|V_Cont[6]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.338     ; 1.270      ;
; -0.576 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|V_Cont[7]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.338     ; 1.270      ;
; -0.576 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|V_Cont[8]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.338     ; 1.270      ;
; -0.576 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|V_Cont[9]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.338     ; 1.270      ;
; -0.576 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|V_Cont[10]                                                                                                                                  ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.338     ; 1.270      ;
; -0.576 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|V_Cont[11]                                                                                                                                  ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.338     ; 1.270      ;
; -0.576 ; Reset_Delay:u2|oRST_2 ; VGA_Controller:u1|V_Cont[1]                                                                                                                                   ; CLOCK_50     ; rClk[0]     ; 1.000        ; -0.338     ; 1.270      ;
+--------+-----------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'GPIO_1[0]'                                                                                                                                                                                                                                    ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.659 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.039      ; 2.230      ;
; -1.659 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.039      ; 2.230      ;
; -1.659 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.039      ; 2.230      ;
; -1.659 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.039      ; 2.230      ;
; -1.659 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.039      ; 2.230      ;
; -1.659 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.039      ; 2.230      ;
; -1.659 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.039      ; 2.230      ;
; -1.659 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.039      ; 2.230      ;
; -1.628 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.070      ; 2.230      ;
; -1.628 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.070      ; 2.230      ;
; -1.628 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.070      ; 2.230      ;
; -1.628 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.070      ; 2.230      ;
; -1.628 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.070      ; 2.230      ;
; -1.594 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.105      ; 2.231      ;
; -1.594 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.105      ; 2.231      ;
; -1.594 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.105      ; 2.231      ;
; -1.594 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.105      ; 2.231      ;
; -1.594 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.105      ; 2.231      ;
; -1.594 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.105      ; 2.231      ;
; -1.572 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.123      ; 2.227      ;
; -1.572 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.123      ; 2.227      ;
; -1.508 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.187      ; 2.227      ;
; -1.508 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.187      ; 2.227      ;
; -1.508 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.187      ; 2.227      ;
; -1.508 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.187      ; 2.227      ;
; -1.508 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.187      ; 2.227      ;
; -1.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.178      ; 2.212      ;
; -1.502 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.178      ; 2.212      ;
; -1.495 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.202      ; 2.229      ;
; -1.495 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.202      ; 2.229      ;
; -1.495 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.202      ; 2.229      ;
; -1.495 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.202      ; 2.229      ;
; -1.495 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.202      ; 2.229      ;
; -1.482 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.196      ; 2.210      ;
; -1.482 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.196      ; 2.210      ;
; -1.480 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[4]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.216      ; 2.228      ;
; -1.462 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.233      ; 2.227      ;
; -1.456 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.244      ; 2.232      ;
; -1.456 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.244      ; 2.232      ;
; -1.456 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.244      ; 2.232      ;
; -1.456 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.244      ; 2.232      ;
; -1.432 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.266      ; 2.230      ;
; -1.427 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.264      ; 2.223      ;
; -1.427 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.264      ; 2.223      ;
; -1.423 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.277      ; 2.232      ;
; -1.423 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.277      ; 2.232      ;
; -1.395 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                   ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.303      ; 2.230      ;
; -1.395 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                   ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.303      ; 2.230      ;
; -1.395 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                   ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.303      ; 2.230      ;
; -1.395 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.303      ; 2.230      ;
; -1.386 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.304      ; 2.222      ;
; -1.383 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.317      ; 2.232      ;
; -1.383 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.317      ; 2.232      ;
; -1.383 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.317      ; 2.232      ;
; -1.383 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.317      ; 2.232      ;
; -1.383 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.317      ; 2.232      ;
; -1.383 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.317      ; 2.232      ;
; -1.383 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.317      ; 2.232      ;
; -1.380 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.315      ; 2.227      ;
; -1.380 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.315      ; 2.227      ;
; -1.380 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.315      ; 2.227      ;
; -1.380 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.315      ; 2.227      ;
; -1.380 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.315      ; 2.227      ;
; -1.380 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.315      ; 2.227      ;
; -1.380 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.315      ; 2.227      ;
; -1.380 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[4]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.315      ; 2.227      ;
; -1.380 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.315      ; 2.227      ;
; -1.375 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.325      ; 2.232      ;
; -1.375 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.325      ; 2.232      ;
; -1.375 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.325      ; 2.232      ;
; -1.375 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.325      ; 2.232      ;
; -1.368 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.311      ; 2.211      ;
; -1.332 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.365      ; 2.229      ;
; -1.332 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.365      ; 2.229      ;
; -1.332 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.365      ; 2.229      ;
; -1.332 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.365      ; 2.229      ;
; -1.332 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.365      ; 2.229      ;
; -1.332 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.365      ; 2.229      ;
; -1.332 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.365      ; 2.229      ;
; -1.332 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1] ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.365      ; 2.229      ;
; -1.332 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.365      ; 2.229      ;
; -1.332 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.365      ; 2.229      ;
; -1.332 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.365      ; 2.229      ;
; -1.332 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                          ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.365      ; 2.229      ;
; -1.257 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                   ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.438      ; 2.227      ;
; -1.257 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                   ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.438      ; 2.227      ;
; -1.257 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.438      ; 2.227      ;
; -1.251 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                   ; CLOCK_50     ; GPIO_1[0]   ; 0.500        ; 0.445      ; 2.228      ;
; -0.024 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 1.000        ; 0.198      ; 1.254      ;
; -0.015 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[0]                                                                                                                                  ; CLOCK_50     ; GPIO_1[0]   ; 1.000        ; 0.217      ; 1.264      ;
; -0.015 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[3]                                                                                                                                  ; CLOCK_50     ; GPIO_1[0]   ; 1.000        ; 0.217      ; 1.264      ;
; -0.015 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[7]                                                                                                                                  ; CLOCK_50     ; GPIO_1[0]   ; 1.000        ; 0.217      ; 1.264      ;
; -0.015 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[9]                                                                                                                                  ; CLOCK_50     ; GPIO_1[0]   ; 1.000        ; 0.217      ; 1.264      ;
; 0.019  ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[2]                                                                                                                                  ; CLOCK_50     ; GPIO_1[0]   ; 1.000        ; 0.229      ; 1.242      ;
; 0.022  ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[1]                                                                                                                                  ; CLOCK_50     ; GPIO_1[0]   ; 1.000        ; 0.261      ; 1.271      ;
; 0.068  ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[0]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 1.000        ; 0.343      ; 1.307      ;
; 0.068  ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[1]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 1.000        ; 0.343      ; 1.307      ;
; 0.068  ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[2]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 1.000        ; 0.343      ; 1.307      ;
; 0.068  ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[3]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 1.000        ; 0.343      ; 1.307      ;
; 0.068  ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[4]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 1.000        ; 0.343      ; 1.307      ;
+--------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'I2C_CCD_Config:u8|mI2C_CTRL_CLK'                                                                                                                                 ;
+--------+---------------------------------+---------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                           ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; -1.274 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.302     ; 2.004      ;
; -1.261 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.302     ; 1.991      ;
; -1.261 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.302     ; 1.991      ;
; -1.261 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.302     ; 1.991      ;
; -1.261 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.302     ; 1.991      ;
; -1.261 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.302     ; 1.991      ;
; -1.236 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.956      ;
; -1.223 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.943      ;
; -1.223 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.943      ;
; -1.223 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.943      ;
; -1.223 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.943      ;
; -1.223 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.943      ;
; -1.222 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.299     ; 1.955      ;
; -1.222 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.299     ; 1.955      ;
; -1.222 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.299     ; 1.955      ;
; -1.222 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[2] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.299     ; 1.955      ;
; -1.222 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[3] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.299     ; 1.955      ;
; -1.222 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.299     ; 1.955      ;
; -1.215 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.935      ;
; -1.214 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.934      ;
; -1.213 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.933      ;
; -1.202 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.922      ;
; -1.202 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.922      ;
; -1.202 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.922      ;
; -1.202 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.922      ;
; -1.202 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.922      ;
; -1.201 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.921      ;
; -1.201 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.921      ;
; -1.201 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.921      ;
; -1.201 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.921      ;
; -1.201 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.921      ;
; -1.200 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.920      ;
; -1.200 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.920      ;
; -1.200 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.920      ;
; -1.200 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.920      ;
; -1.200 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.920      ;
; -1.200 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.920      ;
; -1.195 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.915      ;
; -1.187 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.907      ;
; -1.187 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.907      ;
; -1.187 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.907      ;
; -1.187 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.907      ;
; -1.187 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.907      ;
; -1.184 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.309     ; 1.907      ;
; -1.184 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.309     ; 1.907      ;
; -1.184 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.309     ; 1.907      ;
; -1.184 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[2] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.309     ; 1.907      ;
; -1.184 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[3] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.309     ; 1.907      ;
; -1.184 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.309     ; 1.907      ;
; -1.182 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.902      ;
; -1.182 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.902      ;
; -1.182 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.902      ;
; -1.182 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.902      ;
; -1.182 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.902      ;
; -1.176 ; I2C_CCD_Config:u8|combo_cnt[14] ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.896      ;
; -1.166 ; I2C_CCD_Config:u8|combo_cnt[6]  ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.310     ; 1.888      ;
; -1.163 ; I2C_CCD_Config:u8|combo_cnt[14] ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.883      ;
; -1.163 ; I2C_CCD_Config:u8|combo_cnt[14] ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.883      ;
; -1.163 ; I2C_CCD_Config:u8|combo_cnt[14] ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.883      ;
; -1.163 ; I2C_CCD_Config:u8|combo_cnt[14] ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.883      ;
; -1.163 ; I2C_CCD_Config:u8|combo_cnt[14] ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.883      ;
; -1.163 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.309     ; 1.886      ;
; -1.163 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.309     ; 1.886      ;
; -1.163 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.309     ; 1.886      ;
; -1.163 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[2] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.309     ; 1.886      ;
; -1.163 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[3] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.309     ; 1.886      ;
; -1.163 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.309     ; 1.886      ;
; -1.162 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.309     ; 1.885      ;
; -1.162 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.309     ; 1.885      ;
; -1.162 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.309     ; 1.885      ;
; -1.162 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[2] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.309     ; 1.885      ;
; -1.162 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[3] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.309     ; 1.885      ;
; -1.162 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.309     ; 1.885      ;
; -1.161 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.309     ; 1.884      ;
; -1.161 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.309     ; 1.884      ;
; -1.161 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.309     ; 1.884      ;
; -1.161 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[2] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.309     ; 1.884      ;
; -1.161 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[3] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.309     ; 1.884      ;
; -1.161 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.309     ; 1.884      ;
; -1.159 ; I2C_CCD_Config:u8|combo_cnt[11] ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.310     ; 1.881      ;
; -1.158 ; I2C_CCD_Config:u8|combo_cnt[8]  ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.310     ; 1.880      ;
; -1.156 ; I2C_CCD_Config:u8|combo_cnt[20] ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.876      ;
; -1.153 ; I2C_CCD_Config:u8|combo_cnt[6]  ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.310     ; 1.875      ;
; -1.153 ; I2C_CCD_Config:u8|combo_cnt[6]  ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.310     ; 1.875      ;
; -1.153 ; I2C_CCD_Config:u8|combo_cnt[6]  ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.310     ; 1.875      ;
; -1.153 ; I2C_CCD_Config:u8|combo_cnt[6]  ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.310     ; 1.875      ;
; -1.153 ; I2C_CCD_Config:u8|combo_cnt[6]  ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.310     ; 1.875      ;
; -1.153 ; I2C_CCD_Config:u8|combo_cnt[19] ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.312     ; 1.873      ;
; -1.150 ; I2C_CCD_Config:u8|combo_cnt[5]  ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.310     ; 1.872      ;
; -1.148 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.309     ; 1.871      ;
; -1.148 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.309     ; 1.871      ;
; -1.148 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.309     ; 1.871      ;
; -1.148 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[2] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.309     ; 1.871      ;
; -1.148 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[3] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.309     ; 1.871      ;
; -1.148 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.309     ; 1.871      ;
; -1.146 ; I2C_CCD_Config:u8|combo_cnt[11] ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.310     ; 1.868      ;
; -1.146 ; I2C_CCD_Config:u8|combo_cnt[11] ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.310     ; 1.868      ;
; -1.146 ; I2C_CCD_Config:u8|combo_cnt[11] ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.310     ; 1.868      ;
; -1.146 ; I2C_CCD_Config:u8|combo_cnt[11] ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.310     ; 1.868      ;
; -1.146 ; I2C_CCD_Config:u8|combo_cnt[11] ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1.000        ; -0.310     ; 1.868      ;
+--------+---------------------------------+---------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'u6|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                    ;
+--------+-----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                                                                        ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -0.535 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.008     ; 2.526      ;
; -0.535 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.008     ; 2.526      ;
; -0.535 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.008     ; 2.526      ;
; -0.535 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.008     ; 2.526      ;
; -0.535 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.008     ; 2.526      ;
; -0.535 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.008     ; 2.526      ;
; -0.535 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.008     ; 2.526      ;
; -0.535 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.006     ; 2.528      ;
; -0.535 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.006     ; 2.528      ;
; -0.535 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.006     ; 2.528      ;
; -0.535 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.006     ; 2.528      ;
; -0.535 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.006     ; 2.528      ;
; -0.535 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.006     ; 2.528      ;
; -0.535 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.006     ; 2.528      ;
; -0.535 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.005     ; 2.529      ;
; -0.535 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.005     ; 2.529      ;
; -0.535 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.005     ; 2.529      ;
; -0.535 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.005     ; 2.529      ;
; -0.535 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.005     ; 2.529      ;
; -0.535 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.005     ; 2.529      ;
; -0.535 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.005     ; 2.529      ;
; -0.535 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.005     ; 2.529      ;
; -0.535 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.005     ; 2.529      ;
; -0.535 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.009     ; 2.525      ;
; -0.535 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.009     ; 2.525      ;
; -0.535 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.009     ; 2.525      ;
; -0.535 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.009     ; 2.525      ;
; -0.535 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.009     ; 2.525      ;
; -0.535 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.009     ; 2.525      ;
; -0.535 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.009     ; 2.525      ;
; -0.535 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.009     ; 2.525      ;
; -0.535 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.009     ; 2.525      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                 ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.053     ; 2.231      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                 ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.054     ; 2.230      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                       ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.048     ; 2.236      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                       ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.052     ; 2.232      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                       ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.052     ; 2.232      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                       ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.048     ; 2.236      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                       ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.048     ; 2.236      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                       ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 2.226      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                       ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 2.226      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                      ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.048     ; 2.236      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                      ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.048     ; 2.236      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                       ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 2.226      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                       ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 2.226      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                      ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.048     ; 2.236      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                            ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.048     ; 2.236      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                       ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.048     ; 2.236      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                             ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.054     ; 2.230      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                             ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.054     ; 2.230      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                             ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.054     ; 2.230      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[4]                                             ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.054     ; 2.230      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                             ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.047     ; 2.237      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                             ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.047     ; 2.237      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                             ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.052     ; 2.232      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                             ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.052     ; 2.232      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                             ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.047     ; 2.237      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                             ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.054     ; 2.230      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.052     ; 2.232      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.052     ; 2.232      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.052     ; 2.232      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.052     ; 2.232      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 2.226      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 2.226      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.047     ; 2.237      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 2.226      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.047     ; 2.237      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.058     ; 2.226      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.047     ; 2.237      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.047     ; 2.237      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.047     ; 2.237      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.048     ; 2.236      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.047     ; 2.237      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.048     ; 2.236      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.054     ; 2.230      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.048     ; 2.236      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.054     ; 2.230      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1]    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.048     ; 2.236      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.053     ; 2.231      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.053     ; 2.231      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.053     ; 2.231      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.053     ; 2.231      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.053     ; 2.231      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.053     ; 2.231      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.052     ; 2.232      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.053     ; 2.231      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[1]                                                    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.052     ; 2.232      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8]   ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.052     ; 2.232      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]   ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.053     ; 2.231      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9]   ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.052     ; 2.232      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]   ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.053     ; 2.231      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2]   ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.052     ; 2.232      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]   ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.052     ; 2.232      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3]   ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.052     ; 2.232      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]   ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.053     ; 2.231      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7]   ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.052     ; 2.232      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]   ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.053     ; 2.231      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6]   ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.052     ; 2.232      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]   ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.053     ; 2.231      ;
; -0.252 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4]   ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 4.000        ; -2.052     ; 2.232      ;
+--------+-----------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'CLOCK_50'                                                                                                                           ;
+--------+---------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.603 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|senosr_exposure[3]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.423      ;
; 17.603 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|senosr_exposure[4]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.423      ;
; 17.603 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|senosr_exposure[6]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.423      ;
; 17.603 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|senosr_exposure[7]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.423      ;
; 17.603 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|senosr_exposure[8]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.423      ;
; 17.603 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|senosr_exposure[9]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.423      ;
; 17.603 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|senosr_exposure[10]    ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.423      ;
; 17.603 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|senosr_exposure[11]    ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.423      ;
; 17.603 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|senosr_exposure[12]    ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.423      ;
; 17.603 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|senosr_exposure[13]    ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.423      ;
; 17.603 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|senosr_exposure[14]    ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.423      ;
; 17.603 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|senosr_exposure[15]    ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.423      ;
; 17.603 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|senosr_exposure[5]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.006     ; 2.423      ;
; 17.730 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_CTRL_CLK          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.009      ; 2.311      ;
; 17.741 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|senosr_exposure[2]     ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.005      ; 2.296      ;
; 17.768 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 2.263      ;
; 17.789 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 2.242      ;
; 17.790 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 2.241      ;
; 17.791 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 2.240      ;
; 17.802 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.012      ; 2.242      ;
; 17.802 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.012      ; 2.242      ;
; 17.802 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[2]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.012      ; 2.242      ;
; 17.802 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[3]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.012      ; 2.242      ;
; 17.802 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[4]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.012      ; 2.242      ;
; 17.802 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[5]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.012      ; 2.242      ;
; 17.802 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[6]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.012      ; 2.242      ;
; 17.802 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[7]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.012      ; 2.242      ;
; 17.802 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[8]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.012      ; 2.242      ;
; 17.802 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[9]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.012      ; 2.242      ;
; 17.802 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[10]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.012      ; 2.242      ;
; 17.802 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[11]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.012      ; 2.242      ;
; 17.802 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[12]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.012      ; 2.242      ;
; 17.802 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[13]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.012      ; 2.242      ;
; 17.802 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[14]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.012      ; 2.242      ;
; 17.802 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[15]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.012      ; 2.242      ;
; 17.804 ; I2C_CCD_Config:u8|combo_cnt[16] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 2.227      ;
; 17.809 ; I2C_CCD_Config:u8|combo_cnt[23] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 2.222      ;
; 17.828 ; I2C_CCD_Config:u8|combo_cnt[14] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 2.203      ;
; 17.838 ; I2C_CCD_Config:u8|combo_cnt[6]  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 2.195      ;
; 17.840 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.194      ;
; 17.840 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.194      ;
; 17.840 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[2]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.194      ;
; 17.840 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[3]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.194      ;
; 17.840 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[4]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.194      ;
; 17.840 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[5]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.194      ;
; 17.840 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[6]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.194      ;
; 17.840 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[7]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.194      ;
; 17.840 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[8]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.194      ;
; 17.840 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[9]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.194      ;
; 17.840 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[10]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.194      ;
; 17.840 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[11]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.194      ;
; 17.840 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[12]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.194      ;
; 17.840 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[13]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.194      ;
; 17.840 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[14]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.194      ;
; 17.840 ; I2C_CCD_Config:u8|combo_cnt[15] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[15]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.194      ;
; 17.845 ; I2C_CCD_Config:u8|combo_cnt[11] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 2.188      ;
; 17.846 ; I2C_CCD_Config:u8|combo_cnt[8]  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 2.187      ;
; 17.848 ; I2C_CCD_Config:u8|combo_cnt[20] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 2.183      ;
; 17.851 ; I2C_CCD_Config:u8|combo_cnt[19] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; -0.001     ; 2.180      ;
; 17.854 ; I2C_CCD_Config:u8|combo_cnt[5]  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 2.179      ;
; 17.860 ; I2C_CCD_Config:u8|combo_cnt[9]  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK          ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.001      ; 2.173      ;
; 17.861 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|iexposure_adj_delay[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.014      ; 2.185      ;
; 17.861 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|iexposure_adj_delay[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.014      ; 2.185      ;
; 17.861 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|iexposure_adj_delay[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.014      ; 2.185      ;
; 17.861 ; Reset_Delay:u2|oRST_2           ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.014      ; 2.185      ;
; 17.861 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.173      ;
; 17.861 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.173      ;
; 17.861 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[2]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.173      ;
; 17.861 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[3]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.173      ;
; 17.861 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[4]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.173      ;
; 17.861 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[5]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.173      ;
; 17.861 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[6]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.173      ;
; 17.861 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[7]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.173      ;
; 17.861 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[8]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.173      ;
; 17.861 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[9]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.173      ;
; 17.861 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[10]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.173      ;
; 17.861 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[11]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.173      ;
; 17.861 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[12]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.173      ;
; 17.861 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[13]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.173      ;
; 17.861 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[14]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.173      ;
; 17.861 ; I2C_CCD_Config:u8|combo_cnt[12] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[15]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.173      ;
; 17.862 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.172      ;
; 17.862 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.172      ;
; 17.862 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[2]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.172      ;
; 17.862 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[3]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.172      ;
; 17.862 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[4]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.172      ;
; 17.862 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[5]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.172      ;
; 17.862 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[6]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.172      ;
; 17.862 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[7]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.172      ;
; 17.862 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[8]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.172      ;
; 17.862 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[9]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.172      ;
; 17.862 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[10]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.172      ;
; 17.862 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[11]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.172      ;
; 17.862 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[12]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.172      ;
; 17.862 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[13]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.172      ;
; 17.862 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[14]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.172      ;
; 17.862 ; I2C_CCD_Config:u8|combo_cnt[22] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[15]       ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.172      ;
; 17.863 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.171      ;
; 17.863 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.171      ;
; 17.863 ; I2C_CCD_Config:u8|combo_cnt[17] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[2]        ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.002      ; 2.171      ;
+--------+---------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'GPIO_1[0]'                                                                                                                                                                                                                                    ;
+-------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.658 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Pre_FVAL                                                                                                                                      ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.298      ; 1.108      ;
; 0.658 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mSTART                                                                                                                                        ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.298      ; 1.108      ;
; 0.723 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_LVAL                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.280      ; 1.155      ;
; 0.723 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[11]                                                                                                                                 ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.280      ; 1.155      ;
; 0.769 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[4]                                                                                                                                  ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.263      ; 1.184      ;
; 0.769 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[5]                                                                                                                                  ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.263      ; 1.184      ;
; 0.769 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[6]                                                                                                                                  ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.263      ; 1.184      ;
; 0.769 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[8]                                                                                                                                  ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.263      ; 1.184      ;
; 0.781 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[10]                                                                                                                                 ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.282      ; 1.215      ;
; 0.798 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[0]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.259      ; 1.209      ;
; 0.798 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[1]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.259      ; 1.209      ;
; 0.798 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[2]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.259      ; 1.209      ;
; 0.798 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[3]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.259      ; 1.209      ;
; 0.798 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[4]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.259      ; 1.209      ;
; 0.798 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[5]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.259      ; 1.209      ;
; 0.798 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[6]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.259      ; 1.209      ;
; 0.798 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[7]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.259      ; 1.209      ;
; 0.798 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[8]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.259      ; 1.209      ;
; 0.798 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[9]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.259      ; 1.209      ;
; 0.798 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[10]                                                                                                                                    ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.259      ; 1.209      ;
; 0.798 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[11]                                                                                                                                    ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.259      ; 1.209      ;
; 0.798 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[12]                                                                                                                                    ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.259      ; 1.209      ;
; 0.798 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[13]                                                                                                                                    ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.259      ; 1.209      ;
; 0.798 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[14]                                                                                                                                    ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.259      ; 1.209      ;
; 0.798 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|Y_Cont[15]                                                                                                                                    ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.259      ; 1.209      ;
; 0.812 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[0]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.343      ; 1.307      ;
; 0.812 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[1]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.343      ; 1.307      ;
; 0.812 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[2]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.343      ; 1.307      ;
; 0.812 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[3]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.343      ; 1.307      ;
; 0.812 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[4]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.343      ; 1.307      ;
; 0.812 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[5]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.343      ; 1.307      ;
; 0.812 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[6]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.343      ; 1.307      ;
; 0.812 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[7]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.343      ; 1.307      ;
; 0.812 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[8]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.343      ; 1.307      ;
; 0.812 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[9]                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.343      ; 1.307      ;
; 0.812 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[10]                                                                                                                                    ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.343      ; 1.307      ;
; 0.812 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[11]                                                                                                                                    ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.343      ; 1.307      ;
; 0.812 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[12]                                                                                                                                    ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.343      ; 1.307      ;
; 0.812 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[13]                                                                                                                                    ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.343      ; 1.307      ;
; 0.812 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[14]                                                                                                                                    ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.343      ; 1.307      ;
; 0.812 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|X_Cont[15]                                                                                                                                    ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.343      ; 1.307      ;
; 0.858 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[1]                                                                                                                                  ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.261      ; 1.271      ;
; 0.861 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[2]                                                                                                                                  ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.229      ; 1.242      ;
; 0.895 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[0]                                                                                                                                  ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.217      ; 1.264      ;
; 0.895 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[3]                                                                                                                                  ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.217      ; 1.264      ;
; 0.895 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[7]                                                                                                                                  ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.217      ; 1.264      ;
; 0.895 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_DATA[9]                                                                                                                                  ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.217      ; 1.264      ;
; 0.904 ; Reset_Delay:u2|oRST_2 ; CCD_Capture:u3|mCCD_FVAL                                                                                                                                     ; CLOCK_50     ; GPIO_1[0]   ; 0.000        ; 0.198      ; 1.254      ;
; 2.131 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                   ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.445      ; 2.228      ;
; 2.137 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                   ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.438      ; 2.227      ;
; 2.137 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                   ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.438      ; 2.227      ;
; 2.137 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.438      ; 2.227      ;
; 2.212 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.365      ; 2.229      ;
; 2.212 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                    ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.365      ; 2.229      ;
; 2.212 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                    ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.365      ; 2.229      ;
; 2.212 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                    ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.365      ; 2.229      ;
; 2.212 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                    ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.365      ; 2.229      ;
; 2.212 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                    ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.365      ; 2.229      ;
; 2.212 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.365      ; 2.229      ;
; 2.212 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.365      ; 2.229      ;
; 2.212 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.365      ; 2.229      ;
; 2.212 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.365      ; 2.229      ;
; 2.212 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.365      ; 2.229      ;
; 2.212 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.365      ; 2.229      ;
; 2.248 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.311      ; 2.211      ;
; 2.255 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.325      ; 2.232      ;
; 2.255 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.325      ; 2.232      ;
; 2.255 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.325      ; 2.232      ;
; 2.255 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.325      ; 2.232      ;
; 2.260 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                    ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.315      ; 2.227      ;
; 2.260 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                    ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.315      ; 2.227      ;
; 2.260 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.315      ; 2.227      ;
; 2.260 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.315      ; 2.227      ;
; 2.260 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.315      ; 2.227      ;
; 2.260 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.315      ; 2.227      ;
; 2.260 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.315      ; 2.227      ;
; 2.260 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[4]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.315      ; 2.227      ;
; 2.260 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.315      ; 2.227      ;
; 2.263 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.317      ; 2.232      ;
; 2.263 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.317      ; 2.232      ;
; 2.263 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.317      ; 2.232      ;
; 2.263 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.317      ; 2.232      ;
; 2.263 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.317      ; 2.232      ;
; 2.263 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.317      ; 2.232      ;
; 2.263 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.317      ; 2.232      ;
; 2.266 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.304      ; 2.222      ;
; 2.275 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                   ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.303      ; 2.230      ;
; 2.275 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                   ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.303      ; 2.230      ;
; 2.275 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                   ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.303      ; 2.230      ;
; 2.275 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                         ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.303      ; 2.230      ;
; 2.303 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.277      ; 2.232      ;
; 2.303 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.277      ; 2.232      ;
; 2.307 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.264      ; 2.223      ;
; 2.307 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.264      ; 2.223      ;
; 2.312 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.266      ; 2.230      ;
; 2.336 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.244      ; 2.232      ;
; 2.336 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.244      ; 2.232      ;
; 2.336 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.244      ; 2.232      ;
; 2.336 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9] ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.244      ; 2.232      ;
; 2.342 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                          ; CLOCK_50     ; GPIO_1[0]   ; -0.500       ; 0.233      ; 2.227      ;
+-------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'rClk[0]'                                                                                                                                                                                                                                                                                                                                             ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                     ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.080 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.000      ; 0.732      ;
; 1.080 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.000      ; 0.732      ;
; 1.080 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.000      ; 0.732      ;
; 1.080 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.000      ; 0.732      ;
; 1.080 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.000      ; 0.732      ;
; 1.080 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.000      ; 0.732      ;
; 1.080 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.000      ; 0.732      ;
; 1.080 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.000      ; 0.732      ;
; 1.080 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                                      ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.000      ; 0.732      ;
; 1.080 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.000      ; 0.732      ;
; 1.163 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.001      ; 0.816      ;
; 1.163 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.001      ; 0.816      ;
; 1.163 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.001      ; 0.816      ;
; 1.163 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.001      ; 0.816      ;
; 1.163 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.001      ; 0.816      ;
; 1.165 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|p0addr                                                      ; rClk[0]      ; rClk[0]     ; -0.500       ; -0.001     ; 0.816      ;
; 1.165 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; -0.001     ; 0.816      ;
; 1.165 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; -0.001     ; 0.816      ;
; 1.173 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.000      ; 0.825      ;
; 1.173 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.000      ; 0.825      ;
; 1.173 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.000      ; 0.825      ;
; 1.173 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.000      ; 0.825      ;
; 1.173 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.000      ; 0.825      ;
; 1.263 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.001      ; 0.916      ;
; 1.263 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.001      ; 0.916      ;
; 1.263 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.001      ; 0.916      ;
; 1.263 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.001      ; 0.916      ;
; 1.263 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.001      ; 0.916      ;
; 1.263 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.001      ; 0.916      ;
; 1.263 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; rClk[0]      ; rClk[0]     ; -0.500       ; 0.001      ; 0.916      ;
; 1.456 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[0]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.338     ; 1.270      ;
; 1.456 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[2]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.338     ; 1.270      ;
; 1.456 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[3]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.338     ; 1.270      ;
; 1.456 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[4]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.338     ; 1.270      ;
; 1.456 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[5]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.338     ; 1.270      ;
; 1.456 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[6]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.338     ; 1.270      ;
; 1.456 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[7]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.338     ; 1.270      ;
; 1.456 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[8]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.338     ; 1.270      ;
; 1.456 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[9]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.338     ; 1.270      ;
; 1.456 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[10]                                                                                                                                ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.338     ; 1.270      ;
; 1.456 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[11]                                                                                                                                ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.338     ; 1.270      ;
; 1.456 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|V_Cont[1]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.338     ; 1.270      ;
; 1.456 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|oVGA_V_SYNC                                                                                                                               ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.338     ; 1.270      ;
; 1.495 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|oVGA_H_SYNC                                                                                                                               ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.341     ; 1.306      ;
; 1.687 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|oRequest                                                                                                                                  ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.325     ; 1.514      ;
; 1.696 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[0]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.333     ; 1.515      ;
; 1.696 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[1]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.333     ; 1.515      ;
; 1.696 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[2]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.333     ; 1.515      ;
; 1.696 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[3]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.333     ; 1.515      ;
; 1.696 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[4]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.333     ; 1.515      ;
; 1.696 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[5]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.333     ; 1.515      ;
; 1.696 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[6]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.333     ; 1.515      ;
; 1.696 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[7]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.333     ; 1.515      ;
; 1.696 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[8]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.333     ; 1.515      ;
; 1.696 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[9]                                                                                                                                 ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.333     ; 1.515      ;
; 1.696 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[10]                                                                                                                                ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.333     ; 1.515      ;
; 1.696 ; Reset_Delay:u2|oRST_2                                                                                                         ; VGA_Controller:u1|H_Cont[11]                                                                                                                                ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.333     ; 1.515      ;
; 2.406 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                               ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.332     ; 2.226      ;
; 2.407 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                               ; CLOCK_50     ; rClk[0]     ; 0.000        ; -0.331     ; 2.228      ;
; 2.906 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.321     ; 2.237      ;
; 2.906 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.321     ; 2.237      ;
; 2.906 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.321     ; 2.237      ;
; 2.906 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.321     ; 2.237      ;
; 2.906 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.321     ; 2.237      ;
; 2.906 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.321     ; 2.237      ;
; 2.906 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.321     ; 2.237      ;
; 2.906 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.321     ; 2.237      ;
; 2.906 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.321     ; 2.237      ;
; 2.906 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.321     ; 2.237      ;
; 2.906 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.321     ; 2.237      ;
; 2.906 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.330     ; 2.228      ;
; 2.906 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.330     ; 2.228      ;
; 2.906 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[1]                                                  ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.330     ; 2.228      ;
; 2.906 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[0]                                                  ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.330     ; 2.228      ;
; 2.907 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[1]                                                  ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.328     ; 2.231      ;
; 2.907 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.329     ; 2.230      ;
; 2.907 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.328     ; 2.231      ;
; 2.907 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.329     ; 2.230      ;
; 2.907 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.328     ; 2.231      ;
; 2.907 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[0]                                                  ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.332     ; 2.227      ;
; 2.907 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.332     ; 2.227      ;
; 2.907 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.328     ; 2.231      ;
; 2.907 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.327     ; 2.232      ;
; 2.907 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.327     ; 2.232      ;
; 2.907 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.327     ; 2.232      ;
; 2.907 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                  ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.328     ; 2.231      ;
; 2.907 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.327     ; 2.232      ;
; 2.907 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.327     ; 2.232      ;
; 2.907 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.327     ; 2.232      ;
; 2.907 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.327     ; 2.232      ;
; 2.907 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.328     ; 2.231      ;
; 2.907 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.329     ; 2.230      ;
; 2.907 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                  ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.328     ; 2.231      ;
; 2.907 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.326     ; 2.233      ;
; 2.907 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.327     ; 2.232      ;
; 2.907 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.327     ; 2.232      ;
; 2.907 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.327     ; 2.232      ;
; 2.907 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.326     ; 2.233      ;
; 2.907 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.327     ; 2.232      ;
; 2.907 ; Reset_Delay:u2|oRST_0                                                                                                         ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; CLOCK_50     ; rClk[0]     ; -0.500       ; -0.327     ; 2.232      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'I2C_CCD_Config:u8|mI2C_CTRL_CLK'                                                                                                                                          ;
+-------+------------------------------------------+---------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                           ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+---------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+
; 1.543 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.387      ;
; 1.543 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mSetup_ST.0001                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.387      ;
; 1.543 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mSetup_ST.0000                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.387      ;
; 1.543 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.387      ;
; 1.543 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK1          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.387      ;
; 1.543 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK3          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.387      ;
; 1.543 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK2          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.387      ;
; 1.543 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK4          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.387      ;
; 1.543 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mSetup_ST.0010                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.387      ;
; 1.543 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_GO                         ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.387      ;
; 1.543 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|I2C_Controller:u0|SCLK          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.387      ;
; 1.577 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.310     ; 1.419      ;
; 1.577 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mSetup_ST.0001                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.310     ; 1.419      ;
; 1.577 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mSetup_ST.0000                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.310     ; 1.419      ;
; 1.577 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.310     ; 1.419      ;
; 1.577 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK1          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.310     ; 1.419      ;
; 1.577 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK3          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.310     ; 1.419      ;
; 1.577 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK2          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.310     ; 1.419      ;
; 1.577 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK4          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.310     ; 1.419      ;
; 1.577 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mSetup_ST.0010                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.310     ; 1.419      ;
; 1.577 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_GO                         ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.310     ; 1.419      ;
; 1.577 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|I2C_Controller:u0|SCLK          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.310     ; 1.419      ;
; 1.600 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.314     ; 1.438      ;
; 1.600 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mSetup_ST.0001                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.314     ; 1.438      ;
; 1.600 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mSetup_ST.0000                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.314     ; 1.438      ;
; 1.600 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.314     ; 1.438      ;
; 1.600 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK1          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.314     ; 1.438      ;
; 1.600 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK3          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.314     ; 1.438      ;
; 1.600 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK2          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.314     ; 1.438      ;
; 1.600 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK4          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.314     ; 1.438      ;
; 1.600 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mSetup_ST.0010                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.314     ; 1.438      ;
; 1.600 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_GO                         ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.314     ; 1.438      ;
; 1.600 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|I2C_Controller:u0|SCLK          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.314     ; 1.438      ;
; 1.618 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.462      ;
; 1.618 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mSetup_ST.0001                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.462      ;
; 1.618 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mSetup_ST.0000                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.462      ;
; 1.618 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.462      ;
; 1.618 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK1          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.462      ;
; 1.618 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK3          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.462      ;
; 1.618 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK2          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.462      ;
; 1.618 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK4          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.462      ;
; 1.618 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mSetup_ST.0010                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.462      ;
; 1.618 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_GO                         ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.462      ;
; 1.618 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|I2C_Controller:u0|SCLK          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.462      ;
; 1.630 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[1] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.309     ; 1.473      ;
; 1.664 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[1] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.311     ; 1.505      ;
; 1.666 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.510      ;
; 1.666 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mSetup_ST.0001                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.510      ;
; 1.666 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mSetup_ST.0000                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.510      ;
; 1.666 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.510      ;
; 1.666 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK1          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.510      ;
; 1.666 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK3          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.510      ;
; 1.666 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK2          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.510      ;
; 1.666 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK4          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.510      ;
; 1.666 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mSetup_ST.0010                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.510      ;
; 1.666 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_GO                         ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.510      ;
; 1.666 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|I2C_Controller:u0|SCLK          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.510      ;
; 1.677 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.521      ;
; 1.677 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|mSetup_ST.0001                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.521      ;
; 1.677 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|mSetup_ST.0000                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.521      ;
; 1.677 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.521      ;
; 1.677 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK1          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.521      ;
; 1.677 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK3          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.521      ;
; 1.677 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK2          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.521      ;
; 1.677 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK4          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.521      ;
; 1.677 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|mSetup_ST.0010                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.521      ;
; 1.677 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|mI2C_GO                         ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.521      ;
; 1.677 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|I2C_Controller:u0|SCLK          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.521      ;
; 1.678 ; I2C_CCD_Config:u8|combo_cnt[1]           ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.522      ;
; 1.678 ; I2C_CCD_Config:u8|combo_cnt[1]           ; I2C_CCD_Config:u8|mSetup_ST.0001                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.522      ;
; 1.678 ; I2C_CCD_Config:u8|combo_cnt[1]           ; I2C_CCD_Config:u8|mSetup_ST.0000                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.522      ;
; 1.678 ; I2C_CCD_Config:u8|combo_cnt[1]           ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.522      ;
; 1.678 ; I2C_CCD_Config:u8|combo_cnt[1]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK1          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.522      ;
; 1.678 ; I2C_CCD_Config:u8|combo_cnt[1]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK3          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.522      ;
; 1.678 ; I2C_CCD_Config:u8|combo_cnt[1]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK2          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.522      ;
; 1.678 ; I2C_CCD_Config:u8|combo_cnt[1]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK4          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.522      ;
; 1.678 ; I2C_CCD_Config:u8|combo_cnt[1]           ; I2C_CCD_Config:u8|mSetup_ST.0010                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.522      ;
; 1.678 ; I2C_CCD_Config:u8|combo_cnt[1]           ; I2C_CCD_Config:u8|mI2C_GO                         ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.522      ;
; 1.678 ; I2C_CCD_Config:u8|combo_cnt[1]           ; I2C_CCD_Config:u8|I2C_Controller:u0|SCLK          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.522      ;
; 1.682 ; I2C_CCD_Config:u8|combo_cnt[7]           ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.526      ;
; 1.682 ; I2C_CCD_Config:u8|combo_cnt[7]           ; I2C_CCD_Config:u8|mSetup_ST.0001                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.526      ;
; 1.682 ; I2C_CCD_Config:u8|combo_cnt[7]           ; I2C_CCD_Config:u8|mSetup_ST.0000                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.526      ;
; 1.682 ; I2C_CCD_Config:u8|combo_cnt[7]           ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.526      ;
; 1.682 ; I2C_CCD_Config:u8|combo_cnt[7]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK1          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.526      ;
; 1.682 ; I2C_CCD_Config:u8|combo_cnt[7]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK3          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.526      ;
; 1.682 ; I2C_CCD_Config:u8|combo_cnt[7]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK2          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.526      ;
; 1.682 ; I2C_CCD_Config:u8|combo_cnt[7]           ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK4          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.526      ;
; 1.682 ; I2C_CCD_Config:u8|combo_cnt[7]           ; I2C_CCD_Config:u8|mSetup_ST.0010                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.526      ;
; 1.682 ; I2C_CCD_Config:u8|combo_cnt[7]           ; I2C_CCD_Config:u8|mI2C_GO                         ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.526      ;
; 1.682 ; I2C_CCD_Config:u8|combo_cnt[7]           ; I2C_CCD_Config:u8|I2C_Controller:u0|SCLK          ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.308     ; 1.526      ;
; 1.687 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[1] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.315     ; 1.524      ;
; 1.705 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[1] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.309     ; 1.548      ;
; 1.715 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.307     ; 1.560      ;
; 1.715 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.307     ; 1.560      ;
; 1.715 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.307     ; 1.560      ;
; 1.715 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[2] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.307     ; 1.560      ;
; 1.715 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[3] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.307     ; 1.560      ;
; 1.715 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0] ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.307     ; 1.560      ;
; 1.720 ; I2C_CCD_Config:u8|iexposure_adj_delay[2] ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.314     ; 1.558      ;
; 1.720 ; I2C_CCD_Config:u8|iexposure_adj_delay[2] ; I2C_CCD_Config:u8|mSetup_ST.0001                  ; CLOCK_50     ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.000        ; -0.314     ; 1.558      ;
+-------+------------------------------------------+---------------------------------------------------+--------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'CLOCK_50'                                                                                                                              ;
+-------+------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.691 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.847      ;
; 1.691 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.847      ;
; 1.691 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.847      ;
; 1.691 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.847      ;
; 1.691 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.847      ;
; 1.691 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.847      ;
; 1.691 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.847      ;
; 1.691 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.847      ;
; 1.691 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.847      ;
; 1.691 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.847      ;
; 1.691 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.847      ;
; 1.691 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.847      ;
; 1.691 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.847      ;
; 1.691 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.847      ;
; 1.691 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.847      ;
; 1.691 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.847      ;
; 1.725 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.879      ;
; 1.725 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.879      ;
; 1.725 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.879      ;
; 1.725 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.879      ;
; 1.725 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.879      ;
; 1.725 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.879      ;
; 1.725 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.879      ;
; 1.725 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.879      ;
; 1.725 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.879      ;
; 1.725 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.879      ;
; 1.725 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.879      ;
; 1.725 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.879      ;
; 1.725 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.879      ;
; 1.725 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.879      ;
; 1.725 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.879      ;
; 1.725 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.879      ;
; 1.748 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.898      ;
; 1.748 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.898      ;
; 1.748 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.898      ;
; 1.748 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.898      ;
; 1.748 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.898      ;
; 1.748 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.898      ;
; 1.748 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.898      ;
; 1.748 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.898      ;
; 1.748 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.898      ;
; 1.748 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.898      ;
; 1.748 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.898      ;
; 1.748 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.898      ;
; 1.748 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.898      ;
; 1.748 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.898      ;
; 1.748 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.898      ;
; 1.748 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CLK_DIV[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.898      ;
; 1.763 ; I2C_CCD_Config:u8|combo_cnt[2]           ; I2C_CCD_Config:u8|mI2C_CTRL_CLK    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.916      ;
; 1.766 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.922      ;
; 1.766 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.922      ;
; 1.766 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.922      ;
; 1.766 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.922      ;
; 1.766 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.922      ;
; 1.766 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.922      ;
; 1.766 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.922      ;
; 1.766 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.922      ;
; 1.766 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.922      ;
; 1.766 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.922      ;
; 1.766 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.922      ;
; 1.766 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.922      ;
; 1.766 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.922      ;
; 1.766 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.922      ;
; 1.766 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.922      ;
; 1.766 ; I2C_CCD_Config:u8|combo_cnt[0]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.922      ;
; 1.797 ; I2C_CCD_Config:u8|combo_cnt[24]          ; I2C_CCD_Config:u8|mI2C_CTRL_CLK    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.948      ;
; 1.814 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.970      ;
; 1.814 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.970      ;
; 1.814 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.970      ;
; 1.814 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.970      ;
; 1.814 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.970      ;
; 1.814 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.970      ;
; 1.814 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.970      ;
; 1.814 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.970      ;
; 1.814 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.970      ;
; 1.814 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.970      ;
; 1.814 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.970      ;
; 1.814 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.970      ;
; 1.814 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.970      ;
; 1.814 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.970      ;
; 1.814 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.970      ;
; 1.814 ; I2C_CCD_Config:u8|combo_cnt[3]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.970      ;
; 1.820 ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ; I2C_CCD_Config:u8|mI2C_CTRL_CLK    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.005     ; 1.967      ;
; 1.825 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.981      ;
; 1.825 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.981      ;
; 1.825 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.981      ;
; 1.825 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.981      ;
; 1.825 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.981      ;
; 1.825 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.981      ;
; 1.825 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.981      ;
; 1.825 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.981      ;
; 1.825 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.981      ;
; 1.825 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.981      ;
; 1.825 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.981      ;
; 1.825 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.981      ;
; 1.825 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.981      ;
; 1.825 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.981      ;
; 1.825 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.981      ;
; 1.825 ; I2C_CCD_Config:u8|combo_cnt[10]          ; I2C_CCD_Config:u8|mI2C_CLK_DIV[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.981      ;
; 1.826 ; I2C_CCD_Config:u8|combo_cnt[1]           ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.982      ;
+-------+------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'u6|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                  ;
+-------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                                                                                      ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                               ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.053     ; 2.231      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                               ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.054     ; 2.230      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.048     ; 2.236      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.052     ; 2.232      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.052     ; 2.232      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.048     ; 2.236      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.048     ; 2.236      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.058     ; 2.226      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.058     ; 2.226      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a1                    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.048     ; 2.236      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.048     ; 2.236      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.058     ; 2.226      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.058     ; 2.226      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a2                    ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.048     ; 2.236      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                          ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.048     ; 2.236      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.048     ; 2.236      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[1]                                           ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.054     ; 2.230      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[0]                                           ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.054     ; 2.230      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[5]                                           ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.054     ; 2.230      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[4]                                           ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.054     ; 2.230      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[8]                                           ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.047     ; 2.237      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[9]                                           ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.047     ; 2.237      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[3]                                           ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.052     ; 2.232      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[2]                                           ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.052     ; 2.232      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[7]                                           ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.047     ; 2.237      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|delayed_wrptr_g[6]                                           ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.054     ; 2.230      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.052     ; 2.232      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.052     ; 2.232      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.052     ; 2.232      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.052     ; 2.232      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.058     ; 2.226      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.058     ; 2.226      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.047     ; 2.237      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.058     ; 2.226      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.047     ; 2.237      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.058     ; 2.226      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.047     ; 2.237      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.047     ; 2.237      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.047     ; 2.237      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.048     ; 2.236      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[4]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.047     ; 2.237      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.048     ; 2.236      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.054     ; 2.230      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.048     ; 2.236      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[1]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.054     ; 2.230      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[1]  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.048     ; 2.236      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.053     ; 2.231      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.053     ; 2.231      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.053     ; 2.231      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[2]                                                  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.053     ; 2.231      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.053     ; 2.231      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.053     ; 2.231      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.052     ; 2.232      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.053     ; 2.231      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[1]                                                  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.052     ; 2.232      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.052     ; 2.232      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.053     ; 2.231      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.052     ; 2.232      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.053     ; 2.231      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.052     ; 2.232      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.052     ; 2.232      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.052     ; 2.232      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.053     ; 2.231      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.052     ; 2.232      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.053     ; 2.231      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.052     ; 2.232      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.053     ; 2.231      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.052     ; 2.232      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.053     ; 2.231      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.052     ; 2.232      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.053     ; 2.231      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[7]                                                  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.054     ; 2.230      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[6]                                                  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.054     ; 2.230      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[8]                                                  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.054     ; 2.230      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[9]                                                  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.054     ; 2.230      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[3]                                                  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.054     ; 2.230      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[4]                                                  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.054     ; 2.230      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[5]                                                  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.054     ; 2.230      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[1]                                                  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.054     ; 2.230      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdptr_g[0]                                                  ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.054     ; 2.230      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.052     ; 2.232      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.054     ; 2.230      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.052     ; 2.232      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.054     ; 2.230      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.055     ; 2.229      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.054     ; 2.230      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.055     ; 2.229      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.054     ; 2.230      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.052     ; 2.232      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.054     ; 2.230      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.052     ; 2.232      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.054     ; 2.230      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.056     ; 2.228      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.054     ; 2.230      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.056     ; 2.228      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.054     ; 2.230      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.052     ; 2.232      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.054     ; 2.230      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.052     ; 2.232      ;
; 4.132 ; Reset_Delay:u2|oRST_0 ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2] ; CLOCK_50     ; u6|altpll_component|pll|clk[0] ; 0.000        ; -2.054     ; 2.230      ;
+-------+-----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'GPIO_1[0]'                                                                                                                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a16~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; GPIO_1[0] ; Fall       ; TopEntity:u9|MIPS:mps|dmemory:MEM|altsyncram:data_memory|altsyncram_9rr3:auto_generated|ram_block1a16~porta_datain_reg3  ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'rClk[0]'                                                                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]                           ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]                           ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]                           ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]                           ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg8 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg8 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]                           ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]                           ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]                           ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]                           ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg7 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg8 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~porta_address_reg8 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; rClk[0] ; Fall       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5]                            ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'I2C_CCD_Config:u8|mI2C_CTRL_CLK'                                                                                            ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK4          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|ACK4          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[20]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[20]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[21]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[21]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[23]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[23]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; Rise       ; I2C_CCD_Config:u8|mI2C_DATA[14]                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u6|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                                                                                                 ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13~portb_memory_reg0 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13~portb_memory_reg0 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg0 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg0 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg1 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg1 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg2 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg2 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg3 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg3 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg4 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg4 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg5 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg5 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg6 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg6 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg7 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg7 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg8 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg8 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg1  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg1  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg2  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg2  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg3  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg3  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg4  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg4  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg5  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg5  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg6  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg6  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg7  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg7  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_we_reg       ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_we_reg       ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg0 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg0 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg1 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg1 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg2 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg2 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg3 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg3 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg4 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg4 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg5 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg5 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg6 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg6 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg7 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg7 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg8 ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_address_reg8 ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg1  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg1  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg2  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg2  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg3  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_datain_reg3  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_memory_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_we_reg       ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a6~portb_we_reg       ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a7~portb_memory_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0  ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]                          ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]                          ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                         ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                         ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                         ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                         ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                         ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                         ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                         ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                         ;
; 1.873 ; 4.000        ; 2.127          ; High Pulse Width ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                         ;
; 1.873 ; 4.000        ; 2.127          ; Low Pulse Width  ; u6|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                         ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                  ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[0]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[0]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[10]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[10]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[11]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[11]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[12]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[12]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[13]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[13]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[14]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[14]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[15]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[15]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[16]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[16]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[17]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[17]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[18]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[18]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[19]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[19]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[1]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[1]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[20]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[20]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[21]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[21]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[22]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[22]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[23]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[23]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[24]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[24]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[2]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[2]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[3]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[3]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[4]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[4]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[5]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[5]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[6]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[6]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[7]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[7]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[8]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[8]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[9]           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|combo_cnt[9]           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|iexposure_adj_delay[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|iexposure_adj_delay[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|iexposure_adj_delay[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|iexposure_adj_delay[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|iexposure_adj_delay[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|iexposure_adj_delay[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|iexposure_adj_delay[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[0]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[10]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[10]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[11]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[11]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[12]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[12]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[13]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[13]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[14]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[14]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[15]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[15]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[1]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[2]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[2]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[3]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[3]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[4]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[4]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[5]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[5]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[6]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[6]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[7]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[7]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[8]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[8]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[9]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CLK_DIV[9]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|senosr_exposure[10]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|senosr_exposure[10]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|senosr_exposure[11]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|senosr_exposure[11]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|senosr_exposure[12]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|senosr_exposure[12]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|senosr_exposure[13]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_CCD_Config:u8|senosr_exposure[13]    ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                     ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; KEY[*]       ; CLOCK_50                        ; 3.241  ; 3.241  ; Rise       ; CLOCK_50                        ;
;  KEY[1]      ; CLOCK_50                        ; 3.241  ; 3.241  ; Rise       ; CLOCK_50                        ;
; SW[*]        ; CLOCK_50                        ; 1.338  ; 1.338  ; Rise       ; CLOCK_50                        ;
;  SW[0]       ; CLOCK_50                        ; 1.338  ; 1.338  ; Rise       ; CLOCK_50                        ;
; GPIO_1[*]    ; GPIO_1[0]                       ; -0.695 ; -0.695 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[1]   ; GPIO_1[0]                       ; -0.822 ; -0.822 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[3]   ; GPIO_1[0]                       ; -0.811 ; -0.811 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[4]   ; GPIO_1[0]                       ; -0.770 ; -0.770 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[5]   ; GPIO_1[0]                       ; -0.844 ; -0.844 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[6]   ; GPIO_1[0]                       ; -0.801 ; -0.801 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[7]   ; GPIO_1[0]                       ; -0.876 ; -0.876 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[8]   ; GPIO_1[0]                       ; -0.695 ; -0.695 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[9]   ; GPIO_1[0]                       ; -0.715 ; -0.715 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[10]  ; GPIO_1[0]                       ; -0.811 ; -0.811 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[11]  ; GPIO_1[0]                       ; -0.760 ; -0.760 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[12]  ; GPIO_1[0]                       ; -0.811 ; -0.811 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[13]  ; GPIO_1[0]                       ; -0.844 ; -0.844 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[21]  ; GPIO_1[0]                       ; -0.933 ; -0.933 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[22]  ; GPIO_1[0]                       ; -0.875 ; -0.875 ; Rise       ; GPIO_1[0]                       ;
; KEY[*]       ; GPIO_1[0]                       ; 2.013  ; 2.013  ; Rise       ; GPIO_1[0]                       ;
;  KEY[2]      ; GPIO_1[0]                       ; 1.975  ; 1.975  ; Rise       ; GPIO_1[0]                       ;
;  KEY[3]      ; GPIO_1[0]                       ; 2.013  ; 2.013  ; Rise       ; GPIO_1[0]                       ;
; SW[*]        ; GPIO_1[0]                       ; 0.963  ; 0.963  ; Fall       ; GPIO_1[0]                       ;
;  SW[1]       ; GPIO_1[0]                       ; 0.926  ; 0.926  ; Fall       ; GPIO_1[0]                       ;
;  SW[2]       ; GPIO_1[0]                       ; 0.823  ; 0.823  ; Fall       ; GPIO_1[0]                       ;
;  SW[3]       ; GPIO_1[0]                       ; 0.963  ; 0.963  ; Fall       ; GPIO_1[0]                       ;
; GPIO_1[*]    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 3.496  ; 3.496  ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
;  GPIO_1[23]  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 3.496  ; 3.496  ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
; SW[*]        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.617  ; 0.617  ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
;  SW[8]       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.617  ; 0.617  ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
; DRAM_DQ[*]   ; CLOCK_50                        ; 4.496  ; 4.496  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[6]  ; CLOCK_50                        ; 3.720  ; 3.720  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[7]  ; CLOCK_50                        ; 4.173  ; 4.173  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[8]  ; CLOCK_50                        ; 4.496  ; 4.496  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[9]  ; CLOCK_50                        ; 4.162  ; 4.162  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[11] ; CLOCK_50                        ; 3.803  ; 3.803  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[12] ; CLOCK_50                        ; 4.110  ; 4.110  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[13] ; CLOCK_50                        ; 3.819  ; 3.819  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[14] ; CLOCK_50                        ; 4.187  ; 4.187  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                      ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; KEY[*]       ; CLOCK_50                        ; -2.198 ; -2.198 ; Rise       ; CLOCK_50                        ;
;  KEY[1]      ; CLOCK_50                        ; -2.198 ; -2.198 ; Rise       ; CLOCK_50                        ;
; SW[*]        ; CLOCK_50                        ; 0.146  ; 0.146  ; Rise       ; CLOCK_50                        ;
;  SW[0]       ; CLOCK_50                        ; 0.146  ; 0.146  ; Rise       ; CLOCK_50                        ;
; GPIO_1[*]    ; GPIO_1[0]                       ; 1.019  ; 1.019  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[1]   ; GPIO_1[0]                       ; 0.923  ; 0.923  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[3]   ; GPIO_1[0]                       ; 0.912  ; 0.912  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[4]   ; GPIO_1[0]                       ; 0.871  ; 0.871  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[5]   ; GPIO_1[0]                       ; 0.945  ; 0.945  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[6]   ; GPIO_1[0]                       ; 0.902  ; 0.902  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[7]   ; GPIO_1[0]                       ; 0.977  ; 0.977  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[8]   ; GPIO_1[0]                       ; 0.796  ; 0.796  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[9]   ; GPIO_1[0]                       ; 0.816  ; 0.816  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[10]  ; GPIO_1[0]                       ; 0.912  ; 0.912  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[11]  ; GPIO_1[0]                       ; 0.861  ; 0.861  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[12]  ; GPIO_1[0]                       ; 0.912  ; 0.912  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[13]  ; GPIO_1[0]                       ; 0.945  ; 0.945  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[21]  ; GPIO_1[0]                       ; 1.019  ; 1.019  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[22]  ; GPIO_1[0]                       ; 0.961  ; 0.961  ; Rise       ; GPIO_1[0]                       ;
; KEY[*]       ; GPIO_1[0]                       ; -1.855 ; -1.855 ; Rise       ; GPIO_1[0]                       ;
;  KEY[2]      ; GPIO_1[0]                       ; -1.855 ; -1.855 ; Rise       ; GPIO_1[0]                       ;
;  KEY[3]      ; GPIO_1[0]                       ; -1.893 ; -1.893 ; Rise       ; GPIO_1[0]                       ;
; SW[*]        ; GPIO_1[0]                       ; 0.238  ; 0.238  ; Fall       ; GPIO_1[0]                       ;
;  SW[1]       ; GPIO_1[0]                       ; 0.135  ; 0.135  ; Fall       ; GPIO_1[0]                       ;
;  SW[2]       ; GPIO_1[0]                       ; 0.238  ; 0.238  ; Fall       ; GPIO_1[0]                       ;
;  SW[3]       ; GPIO_1[0]                       ; 0.098  ; 0.098  ; Fall       ; GPIO_1[0]                       ;
; GPIO_1[*]    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; -2.881 ; -2.881 ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
;  GPIO_1[23]  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; -2.881 ; -2.881 ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
; SW[*]        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.396  ; 0.396  ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
;  SW[8]       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.396  ; 0.396  ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
; DRAM_DQ[*]   ; CLOCK_50                        ; -3.600 ; -3.600 ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[6]  ; CLOCK_50                        ; -3.600 ; -3.600 ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[7]  ; CLOCK_50                        ; -4.053 ; -4.053 ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[8]  ; CLOCK_50                        ; -4.376 ; -4.376 ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[9]  ; CLOCK_50                        ; -4.042 ; -4.042 ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[11] ; CLOCK_50                        ; -3.683 ; -3.683 ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[12] ; CLOCK_50                        ; -3.990 ; -3.990 ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[13] ; CLOCK_50                        ; -3.699 ; -3.699 ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[14] ; CLOCK_50                        ; -4.067 ; -4.067 ; Rise       ; u6|altpll_component|pll|clk[0]  ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                             ;
+----------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port      ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+----------------+---------------------------------+--------+--------+------------+---------------------------------+
; GPIO_1[*]      ; CLOCK_50                        ; 5.482  ; 5.482  ; Rise       ; CLOCK_50                        ;
;  GPIO_1[17]    ; CLOCK_50                        ; 5.482  ; 5.482  ; Rise       ; CLOCK_50                        ;
; LEDG[*]        ; GPIO_1[0]                       ; 5.785  ; 5.785  ; Rise       ; GPIO_1[0]                       ;
;  LEDG[0]       ; GPIO_1[0]                       ; 5.345  ; 5.345  ; Rise       ; GPIO_1[0]                       ;
;  LEDG[1]       ; GPIO_1[0]                       ; 4.803  ; 4.803  ; Rise       ; GPIO_1[0]                       ;
;  LEDG[2]       ; GPIO_1[0]                       ; 5.483  ; 5.483  ; Rise       ; GPIO_1[0]                       ;
;  LEDG[3]       ; GPIO_1[0]                       ; 5.461  ; 5.461  ; Rise       ; GPIO_1[0]                       ;
;  LEDG[4]       ; GPIO_1[0]                       ; 5.122  ; 5.122  ; Rise       ; GPIO_1[0]                       ;
;  LEDG[5]       ; GPIO_1[0]                       ; 5.224  ; 5.224  ; Rise       ; GPIO_1[0]                       ;
;  LEDG[6]       ; GPIO_1[0]                       ; 5.660  ; 5.660  ; Rise       ; GPIO_1[0]                       ;
;  LEDG[7]       ; GPIO_1[0]                       ; 5.785  ; 5.785  ; Rise       ; GPIO_1[0]                       ;
; HEX0[*]        ; GPIO_1[0]                       ; 6.057  ; 6.057  ; Fall       ; GPIO_1[0]                       ;
;  HEX0[0]       ; GPIO_1[0]                       ; 5.954  ; 5.954  ; Fall       ; GPIO_1[0]                       ;
;  HEX0[1]       ; GPIO_1[0]                       ; 6.043  ; 6.043  ; Fall       ; GPIO_1[0]                       ;
;  HEX0[2]       ; GPIO_1[0]                       ; 5.981  ; 5.981  ; Fall       ; GPIO_1[0]                       ;
;  HEX0[3]       ; GPIO_1[0]                       ; 5.994  ; 5.994  ; Fall       ; GPIO_1[0]                       ;
;  HEX0[4]       ; GPIO_1[0]                       ; 6.003  ; 6.003  ; Fall       ; GPIO_1[0]                       ;
;  HEX0[5]       ; GPIO_1[0]                       ; 6.055  ; 6.055  ; Fall       ; GPIO_1[0]                       ;
;  HEX0[6]       ; GPIO_1[0]                       ; 6.057  ; 6.057  ; Fall       ; GPIO_1[0]                       ;
; HEX1[*]        ; GPIO_1[0]                       ; 5.871  ; 5.871  ; Fall       ; GPIO_1[0]                       ;
;  HEX1[0]       ; GPIO_1[0]                       ; 5.261  ; 5.261  ; Fall       ; GPIO_1[0]                       ;
;  HEX1[1]       ; GPIO_1[0]                       ; 5.197  ; 5.197  ; Fall       ; GPIO_1[0]                       ;
;  HEX1[2]       ; GPIO_1[0]                       ; 5.220  ; 5.220  ; Fall       ; GPIO_1[0]                       ;
;  HEX1[3]       ; GPIO_1[0]                       ; 5.478  ; 5.478  ; Fall       ; GPIO_1[0]                       ;
;  HEX1[4]       ; GPIO_1[0]                       ; 5.168  ; 5.168  ; Fall       ; GPIO_1[0]                       ;
;  HEX1[5]       ; GPIO_1[0]                       ; 5.871  ; 5.871  ; Fall       ; GPIO_1[0]                       ;
;  HEX1[6]       ; GPIO_1[0]                       ; 5.234  ; 5.234  ; Fall       ; GPIO_1[0]                       ;
; HEX2[*]        ; GPIO_1[0]                       ; 5.787  ; 5.787  ; Fall       ; GPIO_1[0]                       ;
;  HEX2[0]       ; GPIO_1[0]                       ; 5.639  ; 5.639  ; Fall       ; GPIO_1[0]                       ;
;  HEX2[1]       ; GPIO_1[0]                       ; 5.735  ; 5.735  ; Fall       ; GPIO_1[0]                       ;
;  HEX2[2]       ; GPIO_1[0]                       ; 5.669  ; 5.669  ; Fall       ; GPIO_1[0]                       ;
;  HEX2[3]       ; GPIO_1[0]                       ; 5.662  ; 5.662  ; Fall       ; GPIO_1[0]                       ;
;  HEX2[4]       ; GPIO_1[0]                       ; 5.787  ; 5.787  ; Fall       ; GPIO_1[0]                       ;
;  HEX2[5]       ; GPIO_1[0]                       ; 5.772  ; 5.772  ; Fall       ; GPIO_1[0]                       ;
;  HEX2[6]       ; GPIO_1[0]                       ; 5.786  ; 5.786  ; Fall       ; GPIO_1[0]                       ;
; HEX3[*]        ; GPIO_1[0]                       ; 6.847  ; 6.847  ; Fall       ; GPIO_1[0]                       ;
;  HEX3[0]       ; GPIO_1[0]                       ; 6.114  ; 6.114  ; Fall       ; GPIO_1[0]                       ;
;  HEX3[1]       ; GPIO_1[0]                       ; 6.218  ; 6.218  ; Fall       ; GPIO_1[0]                       ;
;  HEX3[2]       ; GPIO_1[0]                       ; 6.633  ; 6.633  ; Fall       ; GPIO_1[0]                       ;
;  HEX3[3]       ; GPIO_1[0]                       ; 6.350  ; 6.350  ; Fall       ; GPIO_1[0]                       ;
;  HEX3[4]       ; GPIO_1[0]                       ; 5.881  ; 5.881  ; Fall       ; GPIO_1[0]                       ;
;  HEX3[5]       ; GPIO_1[0]                       ; 6.847  ; 6.847  ; Fall       ; GPIO_1[0]                       ;
;  HEX3[6]       ; GPIO_1[0]                       ; 6.593  ; 6.593  ; Fall       ; GPIO_1[0]                       ;
; GPIO_1[*]      ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 5.637  ; 5.637  ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
;  GPIO_1[23]    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 5.309  ; 5.309  ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
;  GPIO_1[24]    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 5.637  ; 5.637  ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 3.896  ;        ; Fall       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
;  GPIO_1[24]    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 3.896  ;        ; Fall       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; rClk[0]                         ; 2.099  ;        ; Rise       ; rClk[0]                         ;
;  GPIO_1[16]    ; rClk[0]                         ; 2.099  ;        ; Rise       ; rClk[0]                         ;
; VGA_B[*]       ; rClk[0]                         ; 7.304  ; 7.304  ; Rise       ; rClk[0]                         ;
;  VGA_B[0]      ; rClk[0]                         ; 7.138  ; 7.138  ; Rise       ; rClk[0]                         ;
;  VGA_B[1]      ; rClk[0]                         ; 6.652  ; 6.652  ; Rise       ; rClk[0]                         ;
;  VGA_B[2]      ; rClk[0]                         ; 7.304  ; 7.304  ; Rise       ; rClk[0]                         ;
;  VGA_B[3]      ; rClk[0]                         ; 7.163  ; 7.163  ; Rise       ; rClk[0]                         ;
; VGA_G[*]       ; rClk[0]                         ; 7.262  ; 7.262  ; Rise       ; rClk[0]                         ;
;  VGA_G[0]      ; rClk[0]                         ; 7.064  ; 7.064  ; Rise       ; rClk[0]                         ;
;  VGA_G[1]      ; rClk[0]                         ; 7.262  ; 7.262  ; Rise       ; rClk[0]                         ;
;  VGA_G[2]      ; rClk[0]                         ; 7.050  ; 7.050  ; Rise       ; rClk[0]                         ;
;  VGA_G[3]      ; rClk[0]                         ; 6.812  ; 6.812  ; Rise       ; rClk[0]                         ;
; VGA_HS         ; rClk[0]                         ; 4.563  ; 4.563  ; Rise       ; rClk[0]                         ;
; VGA_R[*]       ; rClk[0]                         ; 7.410  ; 7.410  ; Rise       ; rClk[0]                         ;
;  VGA_R[0]      ; rClk[0]                         ; 7.410  ; 7.410  ; Rise       ; rClk[0]                         ;
;  VGA_R[1]      ; rClk[0]                         ; 6.811  ; 6.811  ; Rise       ; rClk[0]                         ;
;  VGA_R[2]      ; rClk[0]                         ; 7.335  ; 7.335  ; Rise       ; rClk[0]                         ;
;  VGA_R[3]      ; rClk[0]                         ; 7.321  ; 7.321  ; Rise       ; rClk[0]                         ;
; VGA_VS         ; rClk[0]                         ; 4.336  ; 4.336  ; Rise       ; rClk[0]                         ;
; GPIO_1[*]      ; rClk[0]                         ;        ; 2.099  ; Fall       ; rClk[0]                         ;
;  GPIO_1[16]    ; rClk[0]                         ;        ; 2.099  ; Fall       ; rClk[0]                         ;
; VGA_B[*]       ; rClk[0]                         ; 5.293  ; 5.293  ; Fall       ; rClk[0]                         ;
;  VGA_B[0]      ; rClk[0]                         ; 5.184  ; 5.184  ; Fall       ; rClk[0]                         ;
;  VGA_B[1]      ; rClk[0]                         ; 4.926  ; 4.926  ; Fall       ; rClk[0]                         ;
;  VGA_B[2]      ; rClk[0]                         ; 5.293  ; 5.293  ; Fall       ; rClk[0]                         ;
;  VGA_B[3]      ; rClk[0]                         ; 5.218  ; 5.218  ; Fall       ; rClk[0]                         ;
; VGA_G[*]       ; rClk[0]                         ; 5.322  ; 5.322  ; Fall       ; rClk[0]                         ;
;  VGA_G[0]      ; rClk[0]                         ; 5.322  ; 5.322  ; Fall       ; rClk[0]                         ;
;  VGA_G[1]      ; rClk[0]                         ; 5.160  ; 5.160  ; Fall       ; rClk[0]                         ;
;  VGA_G[2]      ; rClk[0]                         ; 5.196  ; 5.196  ; Fall       ; rClk[0]                         ;
;  VGA_G[3]      ; rClk[0]                         ; 5.086  ; 5.086  ; Fall       ; rClk[0]                         ;
; VGA_R[*]       ; rClk[0]                         ; 5.349  ; 5.349  ; Fall       ; rClk[0]                         ;
;  VGA_R[0]      ; rClk[0]                         ; 5.315  ; 5.315  ; Fall       ; rClk[0]                         ;
;  VGA_R[1]      ; rClk[0]                         ; 5.064  ; 5.064  ; Fall       ; rClk[0]                         ;
;  VGA_R[2]      ; rClk[0]                         ; 5.287  ; 5.287  ; Fall       ; rClk[0]                         ;
;  VGA_R[3]      ; rClk[0]                         ; 5.349  ; 5.349  ; Fall       ; rClk[0]                         ;
; DRAM_ADDR[*]   ; CLOCK_50                        ; 2.253  ; 2.253  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[0]  ; CLOCK_50                        ; 2.244  ; 2.244  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[1]  ; CLOCK_50                        ; 1.984  ; 1.984  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[2]  ; CLOCK_50                        ; 2.005  ; 2.005  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[3]  ; CLOCK_50                        ; 2.253  ; 2.253  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[4]  ; CLOCK_50                        ; 1.795  ; 1.795  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[5]  ; CLOCK_50                        ; 1.903  ; 1.903  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[6]  ; CLOCK_50                        ; 2.079  ; 2.079  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[7]  ; CLOCK_50                        ; 1.764  ; 1.764  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[8]  ; CLOCK_50                        ; 2.000  ; 2.000  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[9]  ; CLOCK_50                        ; 1.917  ; 1.917  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[10] ; CLOCK_50                        ; 1.887  ; 1.887  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[11] ; CLOCK_50                        ; 1.882  ; 1.882  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_BA_0      ; CLOCK_50                        ; 1.772  ; 1.772  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_BA_1      ; CLOCK_50                        ; 2.712  ; 2.712  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_CAS_N     ; CLOCK_50                        ; 1.749  ; 1.749  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_CS_N      ; CLOCK_50                        ; 1.744  ; 1.744  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_DQ[*]     ; CLOCK_50                        ; 3.276  ; 3.276  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[0]    ; CLOCK_50                        ; 3.132  ; 3.132  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[1]    ; CLOCK_50                        ; 3.235  ; 3.235  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[2]    ; CLOCK_50                        ; 2.992  ; 2.992  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[3]    ; CLOCK_50                        ; 3.134  ; 3.134  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[4]    ; CLOCK_50                        ; 3.132  ; 3.132  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[5]    ; CLOCK_50                        ; 3.276  ; 3.276  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[6]    ; CLOCK_50                        ; 3.133  ; 3.133  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[7]    ; CLOCK_50                        ; 3.173  ; 3.173  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[8]    ; CLOCK_50                        ; 2.810  ; 2.810  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[9]    ; CLOCK_50                        ; 2.888  ; 2.888  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[10]   ; CLOCK_50                        ; 2.989  ; 2.989  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[11]   ; CLOCK_50                        ; 2.882  ; 2.882  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[12]   ; CLOCK_50                        ; 3.024  ; 3.024  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[13]   ; CLOCK_50                        ; 3.073  ; 3.073  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[14]   ; CLOCK_50                        ; 3.192  ; 3.192  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[15]   ; CLOCK_50                        ; 2.889  ; 2.889  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_LDQM      ; CLOCK_50                        ; 2.102  ; 2.102  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_RAS_N     ; CLOCK_50                        ; 1.831  ; 1.831  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_UDQM      ; CLOCK_50                        ; 1.978  ; 1.978  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_WE_N      ; CLOCK_50                        ; 2.063  ; 2.063  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_CLK       ; CLOCK_50                        ; -3.119 ;        ; Rise       ; u6|altpll_component|pll|clk[1]  ;
; DRAM_CLK       ; CLOCK_50                        ;        ; -3.119 ; Fall       ; u6|altpll_component|pll|clk[1]  ;
+----------------+---------------------------------+--------+--------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                     ;
+----------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port      ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+----------------+---------------------------------+--------+--------+------------+---------------------------------+
; GPIO_1[*]      ; CLOCK_50                        ; 5.482  ; 5.482  ; Rise       ; CLOCK_50                        ;
;  GPIO_1[17]    ; CLOCK_50                        ; 5.482  ; 5.482  ; Rise       ; CLOCK_50                        ;
; LEDG[*]        ; GPIO_1[0]                       ; 4.803  ; 4.803  ; Rise       ; GPIO_1[0]                       ;
;  LEDG[0]       ; GPIO_1[0]                       ; 5.345  ; 5.345  ; Rise       ; GPIO_1[0]                       ;
;  LEDG[1]       ; GPIO_1[0]                       ; 4.803  ; 4.803  ; Rise       ; GPIO_1[0]                       ;
;  LEDG[2]       ; GPIO_1[0]                       ; 5.483  ; 5.483  ; Rise       ; GPIO_1[0]                       ;
;  LEDG[3]       ; GPIO_1[0]                       ; 5.461  ; 5.461  ; Rise       ; GPIO_1[0]                       ;
;  LEDG[4]       ; GPIO_1[0]                       ; 5.122  ; 5.122  ; Rise       ; GPIO_1[0]                       ;
;  LEDG[5]       ; GPIO_1[0]                       ; 5.224  ; 5.224  ; Rise       ; GPIO_1[0]                       ;
;  LEDG[6]       ; GPIO_1[0]                       ; 5.660  ; 5.660  ; Rise       ; GPIO_1[0]                       ;
;  LEDG[7]       ; GPIO_1[0]                       ; 5.785  ; 5.785  ; Rise       ; GPIO_1[0]                       ;
; HEX0[*]        ; GPIO_1[0]                       ; 5.076  ; 5.076  ; Fall       ; GPIO_1[0]                       ;
;  HEX0[0]       ; GPIO_1[0]                       ; 5.076  ; 5.076  ; Fall       ; GPIO_1[0]                       ;
;  HEX0[1]       ; GPIO_1[0]                       ; 5.165  ; 5.165  ; Fall       ; GPIO_1[0]                       ;
;  HEX0[2]       ; GPIO_1[0]                       ; 5.107  ; 5.107  ; Fall       ; GPIO_1[0]                       ;
;  HEX0[3]       ; GPIO_1[0]                       ; 5.118  ; 5.118  ; Fall       ; GPIO_1[0]                       ;
;  HEX0[4]       ; GPIO_1[0]                       ; 5.118  ; 5.118  ; Fall       ; GPIO_1[0]                       ;
;  HEX0[5]       ; GPIO_1[0]                       ; 5.171  ; 5.171  ; Fall       ; GPIO_1[0]                       ;
;  HEX0[6]       ; GPIO_1[0]                       ; 5.179  ; 5.179  ; Fall       ; GPIO_1[0]                       ;
; HEX1[*]        ; GPIO_1[0]                       ; 4.806  ; 4.806  ; Fall       ; GPIO_1[0]                       ;
;  HEX1[0]       ; GPIO_1[0]                       ; 4.857  ; 4.857  ; Fall       ; GPIO_1[0]                       ;
;  HEX1[1]       ; GPIO_1[0]                       ; 4.835  ; 4.835  ; Fall       ; GPIO_1[0]                       ;
;  HEX1[2]       ; GPIO_1[0]                       ; 4.858  ; 4.858  ; Fall       ; GPIO_1[0]                       ;
;  HEX1[3]       ; GPIO_1[0]                       ; 5.076  ; 5.076  ; Fall       ; GPIO_1[0]                       ;
;  HEX1[4]       ; GPIO_1[0]                       ; 4.806  ; 4.806  ; Fall       ; GPIO_1[0]                       ;
;  HEX1[5]       ; GPIO_1[0]                       ; 5.467  ; 5.467  ; Fall       ; GPIO_1[0]                       ;
;  HEX1[6]       ; GPIO_1[0]                       ; 4.871  ; 4.871  ; Fall       ; GPIO_1[0]                       ;
; HEX2[*]        ; GPIO_1[0]                       ; 4.829  ; 4.829  ; Fall       ; GPIO_1[0]                       ;
;  HEX2[0]       ; GPIO_1[0]                       ; 4.829  ; 4.829  ; Fall       ; GPIO_1[0]                       ;
;  HEX2[1]       ; GPIO_1[0]                       ; 4.923  ; 4.923  ; Fall       ; GPIO_1[0]                       ;
;  HEX2[2]       ; GPIO_1[0]                       ; 4.869  ; 4.869  ; Fall       ; GPIO_1[0]                       ;
;  HEX2[3]       ; GPIO_1[0]                       ; 4.866  ; 4.866  ; Fall       ; GPIO_1[0]                       ;
;  HEX2[4]       ; GPIO_1[0]                       ; 4.977  ; 4.977  ; Fall       ; GPIO_1[0]                       ;
;  HEX2[5]       ; GPIO_1[0]                       ; 4.971  ; 4.971  ; Fall       ; GPIO_1[0]                       ;
;  HEX2[6]       ; GPIO_1[0]                       ; 4.975  ; 4.975  ; Fall       ; GPIO_1[0]                       ;
; HEX3[*]        ; GPIO_1[0]                       ; 5.382  ; 5.382  ; Fall       ; GPIO_1[0]                       ;
;  HEX3[0]       ; GPIO_1[0]                       ; 5.605  ; 5.605  ; Fall       ; GPIO_1[0]                       ;
;  HEX3[1]       ; GPIO_1[0]                       ; 5.710  ; 5.710  ; Fall       ; GPIO_1[0]                       ;
;  HEX3[2]       ; GPIO_1[0]                       ; 6.416  ; 6.416  ; Fall       ; GPIO_1[0]                       ;
;  HEX3[3]       ; GPIO_1[0]                       ; 6.127  ; 6.127  ; Fall       ; GPIO_1[0]                       ;
;  HEX3[4]       ; GPIO_1[0]                       ; 5.382  ; 5.382  ; Fall       ; GPIO_1[0]                       ;
;  HEX3[5]       ; GPIO_1[0]                       ; 6.334  ; 6.334  ; Fall       ; GPIO_1[0]                       ;
;  HEX3[6]       ; GPIO_1[0]                       ; 6.082  ; 6.082  ; Fall       ; GPIO_1[0]                       ;
; GPIO_1[*]      ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 5.288  ; 3.896  ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
;  GPIO_1[23]    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 5.309  ; 5.309  ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
;  GPIO_1[24]    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 5.288  ; 3.896  ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 3.896  ;        ; Fall       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
;  GPIO_1[24]    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 3.896  ;        ; Fall       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; rClk[0]                         ; 2.099  ;        ; Rise       ; rClk[0]                         ;
;  GPIO_1[16]    ; rClk[0]                         ; 2.099  ;        ; Rise       ; rClk[0]                         ;
; VGA_B[*]       ; rClk[0]                         ; 5.754  ; 5.754  ; Rise       ; rClk[0]                         ;
;  VGA_B[0]      ; rClk[0]                         ; 6.240  ; 6.240  ; Rise       ; rClk[0]                         ;
;  VGA_B[1]      ; rClk[0]                         ; 5.754  ; 5.754  ; Rise       ; rClk[0]                         ;
;  VGA_B[2]      ; rClk[0]                         ; 6.406  ; 6.406  ; Rise       ; rClk[0]                         ;
;  VGA_B[3]      ; rClk[0]                         ; 6.265  ; 6.265  ; Rise       ; rClk[0]                         ;
; VGA_G[*]       ; rClk[0]                         ; 5.914  ; 5.914  ; Rise       ; rClk[0]                         ;
;  VGA_G[0]      ; rClk[0]                         ; 6.166  ; 6.166  ; Rise       ; rClk[0]                         ;
;  VGA_G[1]      ; rClk[0]                         ; 6.364  ; 6.364  ; Rise       ; rClk[0]                         ;
;  VGA_G[2]      ; rClk[0]                         ; 6.152  ; 6.152  ; Rise       ; rClk[0]                         ;
;  VGA_G[3]      ; rClk[0]                         ; 5.914  ; 5.914  ; Rise       ; rClk[0]                         ;
; VGA_HS         ; rClk[0]                         ; 4.563  ; 4.563  ; Rise       ; rClk[0]                         ;
; VGA_R[*]       ; rClk[0]                         ; 5.913  ; 5.913  ; Rise       ; rClk[0]                         ;
;  VGA_R[0]      ; rClk[0]                         ; 6.512  ; 6.512  ; Rise       ; rClk[0]                         ;
;  VGA_R[1]      ; rClk[0]                         ; 5.913  ; 5.913  ; Rise       ; rClk[0]                         ;
;  VGA_R[2]      ; rClk[0]                         ; 6.437  ; 6.437  ; Rise       ; rClk[0]                         ;
;  VGA_R[3]      ; rClk[0]                         ; 6.423  ; 6.423  ; Rise       ; rClk[0]                         ;
; VGA_VS         ; rClk[0]                         ; 4.336  ; 4.336  ; Rise       ; rClk[0]                         ;
; GPIO_1[*]      ; rClk[0]                         ;        ; 2.099  ; Fall       ; rClk[0]                         ;
;  GPIO_1[16]    ; rClk[0]                         ;        ; 2.099  ; Fall       ; rClk[0]                         ;
; VGA_B[*]       ; rClk[0]                         ; 4.926  ; 4.926  ; Fall       ; rClk[0]                         ;
;  VGA_B[0]      ; rClk[0]                         ; 5.184  ; 5.184  ; Fall       ; rClk[0]                         ;
;  VGA_B[1]      ; rClk[0]                         ; 4.926  ; 4.926  ; Fall       ; rClk[0]                         ;
;  VGA_B[2]      ; rClk[0]                         ; 5.293  ; 5.293  ; Fall       ; rClk[0]                         ;
;  VGA_B[3]      ; rClk[0]                         ; 5.218  ; 5.218  ; Fall       ; rClk[0]                         ;
; VGA_G[*]       ; rClk[0]                         ; 5.086  ; 5.086  ; Fall       ; rClk[0]                         ;
;  VGA_G[0]      ; rClk[0]                         ; 5.322  ; 5.322  ; Fall       ; rClk[0]                         ;
;  VGA_G[1]      ; rClk[0]                         ; 5.160  ; 5.160  ; Fall       ; rClk[0]                         ;
;  VGA_G[2]      ; rClk[0]                         ; 5.196  ; 5.196  ; Fall       ; rClk[0]                         ;
;  VGA_G[3]      ; rClk[0]                         ; 5.086  ; 5.086  ; Fall       ; rClk[0]                         ;
; VGA_R[*]       ; rClk[0]                         ; 5.064  ; 5.064  ; Fall       ; rClk[0]                         ;
;  VGA_R[0]      ; rClk[0]                         ; 5.315  ; 5.315  ; Fall       ; rClk[0]                         ;
;  VGA_R[1]      ; rClk[0]                         ; 5.064  ; 5.064  ; Fall       ; rClk[0]                         ;
;  VGA_R[2]      ; rClk[0]                         ; 5.287  ; 5.287  ; Fall       ; rClk[0]                         ;
;  VGA_R[3]      ; rClk[0]                         ; 5.349  ; 5.349  ; Fall       ; rClk[0]                         ;
; DRAM_ADDR[*]   ; CLOCK_50                        ; 1.764  ; 1.764  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[0]  ; CLOCK_50                        ; 2.244  ; 2.244  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[1]  ; CLOCK_50                        ; 1.984  ; 1.984  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[2]  ; CLOCK_50                        ; 2.005  ; 2.005  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[3]  ; CLOCK_50                        ; 2.253  ; 2.253  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[4]  ; CLOCK_50                        ; 1.795  ; 1.795  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[5]  ; CLOCK_50                        ; 1.903  ; 1.903  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[6]  ; CLOCK_50                        ; 2.079  ; 2.079  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[7]  ; CLOCK_50                        ; 1.764  ; 1.764  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[8]  ; CLOCK_50                        ; 2.000  ; 2.000  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[9]  ; CLOCK_50                        ; 1.917  ; 1.917  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[10] ; CLOCK_50                        ; 1.887  ; 1.887  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[11] ; CLOCK_50                        ; 1.882  ; 1.882  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_BA_0      ; CLOCK_50                        ; 1.772  ; 1.772  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_BA_1      ; CLOCK_50                        ; 2.712  ; 2.712  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_CAS_N     ; CLOCK_50                        ; 1.749  ; 1.749  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_CS_N      ; CLOCK_50                        ; 1.744  ; 1.744  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_DQ[*]     ; CLOCK_50                        ; 2.449  ; 2.449  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[0]    ; CLOCK_50                        ; 2.737  ; 2.737  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[1]    ; CLOCK_50                        ; 3.062  ; 3.062  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[2]    ; CLOCK_50                        ; 2.555  ; 2.555  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[3]    ; CLOCK_50                        ; 2.715  ; 2.715  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[4]    ; CLOCK_50                        ; 2.750  ; 2.750  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[5]    ; CLOCK_50                        ; 2.902  ; 2.902  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[6]    ; CLOCK_50                        ; 2.809  ; 2.809  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[7]    ; CLOCK_50                        ; 2.832  ; 2.832  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[8]    ; CLOCK_50                        ; 2.645  ; 2.645  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[9]    ; CLOCK_50                        ; 2.449  ; 2.449  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[10]   ; CLOCK_50                        ; 2.748  ; 2.748  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[11]   ; CLOCK_50                        ; 2.454  ; 2.454  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[12]   ; CLOCK_50                        ; 2.685  ; 2.685  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[13]   ; CLOCK_50                        ; 2.696  ; 2.696  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[14]   ; CLOCK_50                        ; 2.974  ; 2.974  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[15]   ; CLOCK_50                        ; 2.755  ; 2.755  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_LDQM      ; CLOCK_50                        ; 2.102  ; 2.102  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_RAS_N     ; CLOCK_50                        ; 1.831  ; 1.831  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_UDQM      ; CLOCK_50                        ; 1.978  ; 1.978  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_WE_N      ; CLOCK_50                        ; 2.063  ; 2.063  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_CLK       ; CLOCK_50                        ; -3.119 ;        ; Rise       ; u6|altpll_component|pll|clk[1]  ;
; DRAM_CLK       ; CLOCK_50                        ;        ; -3.119 ; Fall       ; u6|altpll_component|pll|clk[1]  ;
+----------------+---------------------------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 2.291 ;    ;    ; 2.291 ;
; SW[1]      ; LEDR[1]     ; 2.423 ;    ;    ; 2.423 ;
; SW[2]      ; LEDR[2]     ; 2.617 ;    ;    ; 2.617 ;
; SW[3]      ; LEDR[3]     ; 2.928 ;    ;    ; 2.928 ;
; SW[4]      ; LEDR[4]     ; 2.997 ;    ;    ; 2.997 ;
; SW[5]      ; LEDR[5]     ; 2.843 ;    ;    ; 2.843 ;
; SW[6]      ; LEDR[6]     ; 2.659 ;    ;    ; 2.659 ;
; SW[7]      ; LEDR[7]     ; 3.278 ;    ;    ; 3.278 ;
; SW[8]      ; LEDR[8]     ; 3.130 ;    ;    ; 3.130 ;
; SW[9]      ; LEDR[9]     ; 3.036 ;    ;    ; 3.036 ;
; UART_RXD   ; UART_TXD    ; 4.976 ;    ;    ; 4.976 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 2.291 ;    ;    ; 2.291 ;
; SW[1]      ; LEDR[1]     ; 2.423 ;    ;    ; 2.423 ;
; SW[2]      ; LEDR[2]     ; 2.617 ;    ;    ; 2.617 ;
; SW[3]      ; LEDR[3]     ; 2.928 ;    ;    ; 2.928 ;
; SW[4]      ; LEDR[4]     ; 2.997 ;    ;    ; 2.997 ;
; SW[5]      ; LEDR[5]     ; 2.843 ;    ;    ; 2.843 ;
; SW[6]      ; LEDR[6]     ; 2.659 ;    ;    ; 2.659 ;
; SW[7]      ; LEDR[7]     ; 3.278 ;    ;    ; 3.278 ;
; SW[8]      ; LEDR[8]     ; 3.130 ;    ;    ; 3.130 ;
; SW[9]      ; LEDR[9]     ; 3.036 ;    ;    ; 3.036 ;
; UART_RXD   ; UART_TXD    ; 4.976 ;    ;    ; 4.976 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------------------------------------------+
; Output Enable Times                                                                    ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 1.555 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.743 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.743 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.731 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.731 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.585 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.555 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.595 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.595 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.896 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.896 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.890 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.890 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.740 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.740 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.740 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.740 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                            ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 1.555 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.743 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.743 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.731 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.731 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.585 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.555 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.595 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.595 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.896 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.896 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.890 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.890 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.740 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.740 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.740 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.740 ;      ; Rise       ; u6|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                            ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 1.555     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.743     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.743     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.731     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.731     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.585     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.555     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.595     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.595     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.896     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.896     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.890     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.890     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.740     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.740     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.740     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.740     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                    ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 1.555     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.743     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.743     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.731     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.731     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.585     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.555     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.595     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.595     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.896     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.896     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.890     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.890     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.740     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.740     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.740     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.740     ;           ; Rise       ; u6|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+----------------------------------+------------+--------+-----------+---------+---------------------+
; Clock                            ; Setup      ; Hold   ; Recovery  ; Removal ; Minimum Pulse Width ;
+----------------------------------+------------+--------+-----------+---------+---------------------+
; Worst-case Slack                 ; -41.079    ; -2.703 ; -4.553    ; 0.585   ; -2.333              ;
;  CLOCK_50                        ; 2.101      ; -2.703 ; 14.267    ; 1.691   ; 8.889               ;
;  GPIO_1[0]                       ; -41.079    ; -0.019 ; -2.616    ; 0.585   ; -2.333              ;
;  I2C_CCD_Config:u8|mI2C_CTRL_CLK ; -4.842     ; 0.215  ; -4.268    ; 1.543   ; -0.611              ;
;  rClk[0]                         ; -4.868     ; 0.215  ; -4.553    ; 1.080   ; -2.064              ;
;  u6|altpll_component|pll|clk[0]  ; -3.149     ; 0.215  ; -3.213    ; 4.132   ; 1.436               ;
; Design-wide TNS                  ; -60084.774 ; -5.397 ; -1419.048 ; 0.0     ; -10286.627          ;
;  CLOCK_50                        ; 0.000      ; -5.397 ; 0.000     ; 0.000   ; 0.000               ;
;  GPIO_1[0]                       ; -59215.826 ; -0.024 ; -192.463  ; 0.000   ; -9929.385           ;
;  I2C_CCD_Config:u8|mI2C_CTRL_CLK ; -293.450   ; 0.000  ; -94.830   ; 0.000   ; -87.984             ;
;  rClk[0]                         ; -421.529   ; 0.000  ; -412.667  ; 0.000   ; -269.258            ;
;  u6|altpll_component|pll|clk[0]  ; -153.969   ; 0.000  ; -719.088  ; 0.000   ; 0.000               ;
+----------------------------------+------------+--------+-----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                     ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; KEY[*]       ; CLOCK_50                        ; 7.254  ; 7.254  ; Rise       ; CLOCK_50                        ;
;  KEY[1]      ; CLOCK_50                        ; 7.254  ; 7.254  ; Rise       ; CLOCK_50                        ;
; SW[*]        ; CLOCK_50                        ; 4.475  ; 4.475  ; Rise       ; CLOCK_50                        ;
;  SW[0]       ; CLOCK_50                        ; 4.475  ; 4.475  ; Rise       ; CLOCK_50                        ;
; GPIO_1[*]    ; GPIO_1[0]                       ; -0.695 ; -0.695 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[1]   ; GPIO_1[0]                       ; -0.822 ; -0.822 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[3]   ; GPIO_1[0]                       ; -0.811 ; -0.811 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[4]   ; GPIO_1[0]                       ; -0.770 ; -0.770 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[5]   ; GPIO_1[0]                       ; -0.844 ; -0.844 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[6]   ; GPIO_1[0]                       ; -0.801 ; -0.801 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[7]   ; GPIO_1[0]                       ; -0.876 ; -0.876 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[8]   ; GPIO_1[0]                       ; -0.695 ; -0.695 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[9]   ; GPIO_1[0]                       ; -0.715 ; -0.715 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[10]  ; GPIO_1[0]                       ; -0.811 ; -0.811 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[11]  ; GPIO_1[0]                       ; -0.760 ; -0.760 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[12]  ; GPIO_1[0]                       ; -0.811 ; -0.811 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[13]  ; GPIO_1[0]                       ; -0.844 ; -0.844 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[21]  ; GPIO_1[0]                       ; -0.933 ; -0.933 ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[22]  ; GPIO_1[0]                       ; -0.875 ; -0.875 ; Rise       ; GPIO_1[0]                       ;
; KEY[*]       ; GPIO_1[0]                       ; 3.560  ; 3.560  ; Rise       ; GPIO_1[0]                       ;
;  KEY[2]      ; GPIO_1[0]                       ; 3.484  ; 3.484  ; Rise       ; GPIO_1[0]                       ;
;  KEY[3]      ; GPIO_1[0]                       ; 3.560  ; 3.560  ; Rise       ; GPIO_1[0]                       ;
; SW[*]        ; GPIO_1[0]                       ; 3.169  ; 3.169  ; Fall       ; GPIO_1[0]                       ;
;  SW[1]       ; GPIO_1[0]                       ; 3.169  ; 3.169  ; Fall       ; GPIO_1[0]                       ;
;  SW[2]       ; GPIO_1[0]                       ; 2.846  ; 2.846  ; Fall       ; GPIO_1[0]                       ;
;  SW[3]       ; GPIO_1[0]                       ; 3.083  ; 3.083  ; Fall       ; GPIO_1[0]                       ;
; GPIO_1[*]    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 7.974  ; 7.974  ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
;  GPIO_1[23]  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 7.974  ; 7.974  ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
; SW[*]        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 2.826  ; 2.826  ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
;  SW[8]       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 2.826  ; 2.826  ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
; DRAM_DQ[*]   ; CLOCK_50                        ; 8.049  ; 8.049  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[6]  ; CLOCK_50                        ; 6.393  ; 6.393  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[7]  ; CLOCK_50                        ; 7.277  ; 7.277  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[8]  ; CLOCK_50                        ; 8.049  ; 8.049  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[9]  ; CLOCK_50                        ; 7.223  ; 7.223  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[11] ; CLOCK_50                        ; 6.554  ; 6.554  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[12] ; CLOCK_50                        ; 7.180  ; 7.180  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[13] ; CLOCK_50                        ; 6.598  ; 6.598  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[14] ; CLOCK_50                        ; 7.437  ; 7.437  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                      ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; KEY[*]       ; CLOCK_50                        ; -2.198 ; -2.198 ; Rise       ; CLOCK_50                        ;
;  KEY[1]      ; CLOCK_50                        ; -2.198 ; -2.198 ; Rise       ; CLOCK_50                        ;
; SW[*]        ; CLOCK_50                        ; 0.146  ; 0.146  ; Rise       ; CLOCK_50                        ;
;  SW[0]       ; CLOCK_50                        ; 0.146  ; 0.146  ; Rise       ; CLOCK_50                        ;
; GPIO_1[*]    ; GPIO_1[0]                       ; 2.299  ; 2.299  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[1]   ; GPIO_1[0]                       ; 2.157  ; 2.157  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[3]   ; GPIO_1[0]                       ; 2.106  ; 2.106  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[4]   ; GPIO_1[0]                       ; 1.970  ; 1.970  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[5]   ; GPIO_1[0]                       ; 2.072  ; 2.072  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[6]   ; GPIO_1[0]                       ; 2.096  ; 2.096  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[7]   ; GPIO_1[0]                       ; 2.153  ; 2.153  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[8]   ; GPIO_1[0]                       ; 1.845  ; 1.845  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[9]   ; GPIO_1[0]                       ; 1.874  ; 1.874  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[10]  ; GPIO_1[0]                       ; 2.106  ; 2.106  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[11]  ; GPIO_1[0]                       ; 1.960  ; 1.960  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[12]  ; GPIO_1[0]                       ; 2.106  ; 2.106  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[13]  ; GPIO_1[0]                       ; 2.072  ; 2.072  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[21]  ; GPIO_1[0]                       ; 2.299  ; 2.299  ; Rise       ; GPIO_1[0]                       ;
;  GPIO_1[22]  ; GPIO_1[0]                       ; 2.177  ; 2.177  ; Rise       ; GPIO_1[0]                       ;
; KEY[*]       ; GPIO_1[0]                       ; -1.855 ; -1.855 ; Rise       ; GPIO_1[0]                       ;
;  KEY[2]      ; GPIO_1[0]                       ; -1.855 ; -1.855 ; Rise       ; GPIO_1[0]                       ;
;  KEY[3]      ; GPIO_1[0]                       ; -1.893 ; -1.893 ; Rise       ; GPIO_1[0]                       ;
; SW[*]        ; GPIO_1[0]                       ; 0.238  ; 0.238  ; Fall       ; GPIO_1[0]                       ;
;  SW[1]       ; GPIO_1[0]                       ; 0.135  ; 0.135  ; Fall       ; GPIO_1[0]                       ;
;  SW[2]       ; GPIO_1[0]                       ; 0.238  ; 0.238  ; Fall       ; GPIO_1[0]                       ;
;  SW[3]       ; GPIO_1[0]                       ; 0.098  ; 0.098  ; Fall       ; GPIO_1[0]                       ;
; GPIO_1[*]    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; -2.881 ; -2.881 ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
;  GPIO_1[23]  ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; -2.881 ; -2.881 ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
; SW[*]        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.396  ; 0.396  ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
;  SW[8]       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 0.396  ; 0.396  ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
; DRAM_DQ[*]   ; CLOCK_50                        ; -3.600 ; -3.600 ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[6]  ; CLOCK_50                        ; -3.600 ; -3.600 ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[7]  ; CLOCK_50                        ; -4.053 ; -4.053 ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[8]  ; CLOCK_50                        ; -4.376 ; -4.376 ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[9]  ; CLOCK_50                        ; -4.042 ; -4.042 ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[11] ; CLOCK_50                        ; -3.683 ; -3.683 ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[12] ; CLOCK_50                        ; -3.990 ; -3.990 ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[13] ; CLOCK_50                        ; -3.699 ; -3.699 ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[14] ; CLOCK_50                        ; -4.067 ; -4.067 ; Rise       ; u6|altpll_component|pll|clk[0]  ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                             ;
+----------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port      ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+----------------+---------------------------------+--------+--------+------------+---------------------------------+
; GPIO_1[*]      ; CLOCK_50                        ; 11.065 ; 11.065 ; Rise       ; CLOCK_50                        ;
;  GPIO_1[17]    ; CLOCK_50                        ; 11.065 ; 11.065 ; Rise       ; CLOCK_50                        ;
; LEDG[*]        ; GPIO_1[0]                       ; 12.712 ; 12.712 ; Rise       ; GPIO_1[0]                       ;
;  LEDG[0]       ; GPIO_1[0]                       ; 11.695 ; 11.695 ; Rise       ; GPIO_1[0]                       ;
;  LEDG[1]       ; GPIO_1[0]                       ; 10.300 ; 10.300 ; Rise       ; GPIO_1[0]                       ;
;  LEDG[2]       ; GPIO_1[0]                       ; 11.920 ; 11.920 ; Rise       ; GPIO_1[0]                       ;
;  LEDG[3]       ; GPIO_1[0]                       ; 11.806 ; 11.806 ; Rise       ; GPIO_1[0]                       ;
;  LEDG[4]       ; GPIO_1[0]                       ; 11.183 ; 11.183 ; Rise       ; GPIO_1[0]                       ;
;  LEDG[5]       ; GPIO_1[0]                       ; 11.372 ; 11.372 ; Rise       ; GPIO_1[0]                       ;
;  LEDG[6]       ; GPIO_1[0]                       ; 12.415 ; 12.415 ; Rise       ; GPIO_1[0]                       ;
;  LEDG[7]       ; GPIO_1[0]                       ; 12.712 ; 12.712 ; Rise       ; GPIO_1[0]                       ;
; HEX0[*]        ; GPIO_1[0]                       ; 13.691 ; 13.691 ; Fall       ; GPIO_1[0]                       ;
;  HEX0[0]       ; GPIO_1[0]                       ; 13.509 ; 13.509 ; Fall       ; GPIO_1[0]                       ;
;  HEX0[1]       ; GPIO_1[0]                       ; 13.668 ; 13.668 ; Fall       ; GPIO_1[0]                       ;
;  HEX0[2]       ; GPIO_1[0]                       ; 13.514 ; 13.514 ; Fall       ; GPIO_1[0]                       ;
;  HEX0[3]       ; GPIO_1[0]                       ; 13.566 ; 13.566 ; Fall       ; GPIO_1[0]                       ;
;  HEX0[4]       ; GPIO_1[0]                       ; 13.560 ; 13.560 ; Fall       ; GPIO_1[0]                       ;
;  HEX0[5]       ; GPIO_1[0]                       ; 13.677 ; 13.677 ; Fall       ; GPIO_1[0]                       ;
;  HEX0[6]       ; GPIO_1[0]                       ; 13.691 ; 13.691 ; Fall       ; GPIO_1[0]                       ;
; HEX1[*]        ; GPIO_1[0]                       ; 13.430 ; 13.430 ; Fall       ; GPIO_1[0]                       ;
;  HEX1[0]       ; GPIO_1[0]                       ; 11.762 ; 11.762 ; Fall       ; GPIO_1[0]                       ;
;  HEX1[1]       ; GPIO_1[0]                       ; 11.707 ; 11.707 ; Fall       ; GPIO_1[0]                       ;
;  HEX1[2]       ; GPIO_1[0]                       ; 11.756 ; 11.756 ; Fall       ; GPIO_1[0]                       ;
;  HEX1[3]       ; GPIO_1[0]                       ; 12.312 ; 12.312 ; Fall       ; GPIO_1[0]                       ;
;  HEX1[4]       ; GPIO_1[0]                       ; 11.576 ; 11.576 ; Fall       ; GPIO_1[0]                       ;
;  HEX1[5]       ; GPIO_1[0]                       ; 13.430 ; 13.430 ; Fall       ; GPIO_1[0]                       ;
;  HEX1[6]       ; GPIO_1[0]                       ; 11.702 ; 11.702 ; Fall       ; GPIO_1[0]                       ;
; HEX2[*]        ; GPIO_1[0]                       ; 12.897 ; 12.897 ; Fall       ; GPIO_1[0]                       ;
;  HEX2[0]       ; GPIO_1[0]                       ; 12.544 ; 12.544 ; Fall       ; GPIO_1[0]                       ;
;  HEX2[1]       ; GPIO_1[0]                       ; 12.813 ; 12.813 ; Fall       ; GPIO_1[0]                       ;
;  HEX2[2]       ; GPIO_1[0]                       ; 12.567 ; 12.567 ; Fall       ; GPIO_1[0]                       ;
;  HEX2[3]       ; GPIO_1[0]                       ; 12.562 ; 12.562 ; Fall       ; GPIO_1[0]                       ;
;  HEX2[4]       ; GPIO_1[0]                       ; 12.897 ; 12.897 ; Fall       ; GPIO_1[0]                       ;
;  HEX2[5]       ; GPIO_1[0]                       ; 12.879 ; 12.879 ; Fall       ; GPIO_1[0]                       ;
;  HEX2[6]       ; GPIO_1[0]                       ; 12.895 ; 12.895 ; Fall       ; GPIO_1[0]                       ;
; HEX3[*]        ; GPIO_1[0]                       ; 15.979 ; 15.979 ; Fall       ; GPIO_1[0]                       ;
;  HEX3[0]       ; GPIO_1[0]                       ; 13.945 ; 13.945 ; Fall       ; GPIO_1[0]                       ;
;  HEX3[1]       ; GPIO_1[0]                       ; 14.036 ; 14.036 ; Fall       ; GPIO_1[0]                       ;
;  HEX3[2]       ; GPIO_1[0]                       ; 14.903 ; 14.903 ; Fall       ; GPIO_1[0]                       ;
;  HEX3[3]       ; GPIO_1[0]                       ; 14.424 ; 14.424 ; Fall       ; GPIO_1[0]                       ;
;  HEX3[4]       ; GPIO_1[0]                       ; 13.250 ; 13.250 ; Fall       ; GPIO_1[0]                       ;
;  HEX3[5]       ; GPIO_1[0]                       ; 15.979 ; 15.979 ; Fall       ; GPIO_1[0]                       ;
;  HEX3[6]       ; GPIO_1[0]                       ; 15.096 ; 15.096 ; Fall       ; GPIO_1[0]                       ;
; GPIO_1[*]      ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 12.010 ; 12.010 ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
;  GPIO_1[23]    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 10.467 ; 10.467 ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
;  GPIO_1[24]    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 12.010 ; 12.010 ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 9.036  ;        ; Fall       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
;  GPIO_1[24]    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 9.036  ;        ; Fall       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; rClk[0]                         ; 4.474  ;        ; Rise       ; rClk[0]                         ;
;  GPIO_1[16]    ; rClk[0]                         ; 4.474  ;        ; Rise       ; rClk[0]                         ;
; VGA_B[*]       ; rClk[0]                         ; 16.315 ; 16.315 ; Rise       ; rClk[0]                         ;
;  VGA_B[0]      ; rClk[0]                         ; 15.805 ; 15.805 ; Rise       ; rClk[0]                         ;
;  VGA_B[1]      ; rClk[0]                         ; 14.699 ; 14.699 ; Rise       ; rClk[0]                         ;
;  VGA_B[2]      ; rClk[0]                         ; 16.315 ; 16.315 ; Rise       ; rClk[0]                         ;
;  VGA_B[3]      ; rClk[0]                         ; 15.992 ; 15.992 ; Rise       ; rClk[0]                         ;
; VGA_G[*]       ; rClk[0]                         ; 16.243 ; 16.243 ; Rise       ; rClk[0]                         ;
;  VGA_G[0]      ; rClk[0]                         ; 15.675 ; 15.675 ; Rise       ; rClk[0]                         ;
;  VGA_G[1]      ; rClk[0]                         ; 16.243 ; 16.243 ; Rise       ; rClk[0]                         ;
;  VGA_G[2]      ; rClk[0]                         ; 15.527 ; 15.527 ; Rise       ; rClk[0]                         ;
;  VGA_G[3]      ; rClk[0]                         ; 14.975 ; 14.975 ; Rise       ; rClk[0]                         ;
; VGA_HS         ; rClk[0]                         ; 9.070  ; 9.070  ; Rise       ; rClk[0]                         ;
; VGA_R[*]       ; rClk[0]                         ; 16.614 ; 16.614 ; Rise       ; rClk[0]                         ;
;  VGA_R[0]      ; rClk[0]                         ; 16.614 ; 16.614 ; Rise       ; rClk[0]                         ;
;  VGA_R[1]      ; rClk[0]                         ; 14.967 ; 14.967 ; Rise       ; rClk[0]                         ;
;  VGA_R[2]      ; rClk[0]                         ; 16.321 ; 16.321 ; Rise       ; rClk[0]                         ;
;  VGA_R[3]      ; rClk[0]                         ; 16.382 ; 16.382 ; Rise       ; rClk[0]                         ;
; VGA_VS         ; rClk[0]                         ; 8.568  ; 8.568  ; Rise       ; rClk[0]                         ;
; GPIO_1[*]      ; rClk[0]                         ;        ; 4.474  ; Fall       ; rClk[0]                         ;
;  GPIO_1[16]    ; rClk[0]                         ;        ; 4.474  ; Fall       ; rClk[0]                         ;
; VGA_B[*]       ; rClk[0]                         ; 10.797 ; 10.797 ; Fall       ; rClk[0]                         ;
;  VGA_B[0]      ; rClk[0]                         ; 10.407 ; 10.407 ; Fall       ; rClk[0]                         ;
;  VGA_B[1]      ; rClk[0]                         ; 9.911  ; 9.911  ; Fall       ; rClk[0]                         ;
;  VGA_B[2]      ; rClk[0]                         ; 10.797 ; 10.797 ; Fall       ; rClk[0]                         ;
;  VGA_B[3]      ; rClk[0]                         ; 10.723 ; 10.723 ; Fall       ; rClk[0]                         ;
; VGA_G[*]       ; rClk[0]                         ; 10.867 ; 10.867 ; Fall       ; rClk[0]                         ;
;  VGA_G[0]      ; rClk[0]                         ; 10.867 ; 10.867 ; Fall       ; rClk[0]                         ;
;  VGA_G[1]      ; rClk[0]                         ; 10.416 ; 10.416 ; Fall       ; rClk[0]                         ;
;  VGA_G[2]      ; rClk[0]                         ; 10.375 ; 10.375 ; Fall       ; rClk[0]                         ;
;  VGA_G[3]      ; rClk[0]                         ; 10.194 ; 10.194 ; Fall       ; rClk[0]                         ;
; VGA_R[*]       ; rClk[0]                         ; 11.062 ; 11.062 ; Fall       ; rClk[0]                         ;
;  VGA_R[0]      ; rClk[0]                         ; 10.799 ; 10.799 ; Fall       ; rClk[0]                         ;
;  VGA_R[1]      ; rClk[0]                         ; 10.152 ; 10.152 ; Fall       ; rClk[0]                         ;
;  VGA_R[2]      ; rClk[0]                         ; 10.730 ; 10.730 ; Fall       ; rClk[0]                         ;
;  VGA_R[3]      ; rClk[0]                         ; 11.062 ; 11.062 ; Fall       ; rClk[0]                         ;
; DRAM_ADDR[*]   ; CLOCK_50                        ; 5.628  ; 5.628  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[0]  ; CLOCK_50                        ; 5.621  ; 5.621  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[1]  ; CLOCK_50                        ; 4.976  ; 4.976  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[2]  ; CLOCK_50                        ; 5.003  ; 5.003  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[3]  ; CLOCK_50                        ; 5.628  ; 5.628  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[4]  ; CLOCK_50                        ; 4.488  ; 4.488  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[5]  ; CLOCK_50                        ; 4.846  ; 4.846  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[6]  ; CLOCK_50                        ; 5.247  ; 5.247  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[7]  ; CLOCK_50                        ; 4.412  ; 4.412  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[8]  ; CLOCK_50                        ; 4.987  ; 4.987  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[9]  ; CLOCK_50                        ; 4.860  ; 4.860  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[10] ; CLOCK_50                        ; 4.621  ; 4.621  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[11] ; CLOCK_50                        ; 4.732  ; 4.732  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_BA_0      ; CLOCK_50                        ; 4.412  ; 4.412  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_BA_1      ; CLOCK_50                        ; 6.712  ; 6.712  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_CAS_N     ; CLOCK_50                        ; 4.393  ; 4.393  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_CS_N      ; CLOCK_50                        ; 4.383  ; 4.383  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_DQ[*]     ; CLOCK_50                        ; 8.352  ; 8.352  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[0]    ; CLOCK_50                        ; 7.896  ; 7.896  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[1]    ; CLOCK_50                        ; 8.073  ; 8.073  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[2]    ; CLOCK_50                        ; 7.484  ; 7.484  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[3]    ; CLOCK_50                        ; 7.899  ; 7.899  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[4]    ; CLOCK_50                        ; 7.823  ; 7.823  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[5]    ; CLOCK_50                        ; 8.352  ; 8.352  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[6]    ; CLOCK_50                        ; 7.888  ; 7.888  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[7]    ; CLOCK_50                        ; 7.835  ; 7.835  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[8]    ; CLOCK_50                        ; 7.137  ; 7.137  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[9]    ; CLOCK_50                        ; 7.323  ; 7.323  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[10]   ; CLOCK_50                        ; 7.471  ; 7.471  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[11]   ; CLOCK_50                        ; 7.320  ; 7.320  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[12]   ; CLOCK_50                        ; 7.519  ; 7.519  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[13]   ; CLOCK_50                        ; 7.720  ; 7.720  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[14]   ; CLOCK_50                        ; 8.022  ; 8.022  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[15]   ; CLOCK_50                        ; 7.245  ; 7.245  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_LDQM      ; CLOCK_50                        ; 5.272  ; 5.272  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_RAS_N     ; CLOCK_50                        ; 4.609  ; 4.609  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_UDQM      ; CLOCK_50                        ; 4.968  ; 4.968  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_WE_N      ; CLOCK_50                        ; 5.218  ; 5.218  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_CLK       ; CLOCK_50                        ; -1.928 ;        ; Rise       ; u6|altpll_component|pll|clk[1]  ;
; DRAM_CLK       ; CLOCK_50                        ;        ; -1.928 ; Fall       ; u6|altpll_component|pll|clk[1]  ;
+----------------+---------------------------------+--------+--------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                     ;
+----------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port      ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+----------------+---------------------------------+--------+--------+------------+---------------------------------+
; GPIO_1[*]      ; CLOCK_50                        ; 5.482  ; 5.482  ; Rise       ; CLOCK_50                        ;
;  GPIO_1[17]    ; CLOCK_50                        ; 5.482  ; 5.482  ; Rise       ; CLOCK_50                        ;
; LEDG[*]        ; GPIO_1[0]                       ; 4.803  ; 4.803  ; Rise       ; GPIO_1[0]                       ;
;  LEDG[0]       ; GPIO_1[0]                       ; 5.345  ; 5.345  ; Rise       ; GPIO_1[0]                       ;
;  LEDG[1]       ; GPIO_1[0]                       ; 4.803  ; 4.803  ; Rise       ; GPIO_1[0]                       ;
;  LEDG[2]       ; GPIO_1[0]                       ; 5.483  ; 5.483  ; Rise       ; GPIO_1[0]                       ;
;  LEDG[3]       ; GPIO_1[0]                       ; 5.461  ; 5.461  ; Rise       ; GPIO_1[0]                       ;
;  LEDG[4]       ; GPIO_1[0]                       ; 5.122  ; 5.122  ; Rise       ; GPIO_1[0]                       ;
;  LEDG[5]       ; GPIO_1[0]                       ; 5.224  ; 5.224  ; Rise       ; GPIO_1[0]                       ;
;  LEDG[6]       ; GPIO_1[0]                       ; 5.660  ; 5.660  ; Rise       ; GPIO_1[0]                       ;
;  LEDG[7]       ; GPIO_1[0]                       ; 5.785  ; 5.785  ; Rise       ; GPIO_1[0]                       ;
; HEX0[*]        ; GPIO_1[0]                       ; 5.076  ; 5.076  ; Fall       ; GPIO_1[0]                       ;
;  HEX0[0]       ; GPIO_1[0]                       ; 5.076  ; 5.076  ; Fall       ; GPIO_1[0]                       ;
;  HEX0[1]       ; GPIO_1[0]                       ; 5.165  ; 5.165  ; Fall       ; GPIO_1[0]                       ;
;  HEX0[2]       ; GPIO_1[0]                       ; 5.107  ; 5.107  ; Fall       ; GPIO_1[0]                       ;
;  HEX0[3]       ; GPIO_1[0]                       ; 5.118  ; 5.118  ; Fall       ; GPIO_1[0]                       ;
;  HEX0[4]       ; GPIO_1[0]                       ; 5.118  ; 5.118  ; Fall       ; GPIO_1[0]                       ;
;  HEX0[5]       ; GPIO_1[0]                       ; 5.171  ; 5.171  ; Fall       ; GPIO_1[0]                       ;
;  HEX0[6]       ; GPIO_1[0]                       ; 5.179  ; 5.179  ; Fall       ; GPIO_1[0]                       ;
; HEX1[*]        ; GPIO_1[0]                       ; 4.806  ; 4.806  ; Fall       ; GPIO_1[0]                       ;
;  HEX1[0]       ; GPIO_1[0]                       ; 4.857  ; 4.857  ; Fall       ; GPIO_1[0]                       ;
;  HEX1[1]       ; GPIO_1[0]                       ; 4.835  ; 4.835  ; Fall       ; GPIO_1[0]                       ;
;  HEX1[2]       ; GPIO_1[0]                       ; 4.858  ; 4.858  ; Fall       ; GPIO_1[0]                       ;
;  HEX1[3]       ; GPIO_1[0]                       ; 5.076  ; 5.076  ; Fall       ; GPIO_1[0]                       ;
;  HEX1[4]       ; GPIO_1[0]                       ; 4.806  ; 4.806  ; Fall       ; GPIO_1[0]                       ;
;  HEX1[5]       ; GPIO_1[0]                       ; 5.467  ; 5.467  ; Fall       ; GPIO_1[0]                       ;
;  HEX1[6]       ; GPIO_1[0]                       ; 4.871  ; 4.871  ; Fall       ; GPIO_1[0]                       ;
; HEX2[*]        ; GPIO_1[0]                       ; 4.829  ; 4.829  ; Fall       ; GPIO_1[0]                       ;
;  HEX2[0]       ; GPIO_1[0]                       ; 4.829  ; 4.829  ; Fall       ; GPIO_1[0]                       ;
;  HEX2[1]       ; GPIO_1[0]                       ; 4.923  ; 4.923  ; Fall       ; GPIO_1[0]                       ;
;  HEX2[2]       ; GPIO_1[0]                       ; 4.869  ; 4.869  ; Fall       ; GPIO_1[0]                       ;
;  HEX2[3]       ; GPIO_1[0]                       ; 4.866  ; 4.866  ; Fall       ; GPIO_1[0]                       ;
;  HEX2[4]       ; GPIO_1[0]                       ; 4.977  ; 4.977  ; Fall       ; GPIO_1[0]                       ;
;  HEX2[5]       ; GPIO_1[0]                       ; 4.971  ; 4.971  ; Fall       ; GPIO_1[0]                       ;
;  HEX2[6]       ; GPIO_1[0]                       ; 4.975  ; 4.975  ; Fall       ; GPIO_1[0]                       ;
; HEX3[*]        ; GPIO_1[0]                       ; 5.382  ; 5.382  ; Fall       ; GPIO_1[0]                       ;
;  HEX3[0]       ; GPIO_1[0]                       ; 5.605  ; 5.605  ; Fall       ; GPIO_1[0]                       ;
;  HEX3[1]       ; GPIO_1[0]                       ; 5.710  ; 5.710  ; Fall       ; GPIO_1[0]                       ;
;  HEX3[2]       ; GPIO_1[0]                       ; 6.416  ; 6.416  ; Fall       ; GPIO_1[0]                       ;
;  HEX3[3]       ; GPIO_1[0]                       ; 6.127  ; 6.127  ; Fall       ; GPIO_1[0]                       ;
;  HEX3[4]       ; GPIO_1[0]                       ; 5.382  ; 5.382  ; Fall       ; GPIO_1[0]                       ;
;  HEX3[5]       ; GPIO_1[0]                       ; 6.334  ; 6.334  ; Fall       ; GPIO_1[0]                       ;
;  HEX3[6]       ; GPIO_1[0]                       ; 6.082  ; 6.082  ; Fall       ; GPIO_1[0]                       ;
; GPIO_1[*]      ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 5.288  ; 3.896  ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
;  GPIO_1[23]    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 5.309  ; 5.309  ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
;  GPIO_1[24]    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 5.288  ; 3.896  ; Rise       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 3.896  ;        ; Fall       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
;  GPIO_1[24]    ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 3.896  ;        ; Fall       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ;
; GPIO_1[*]      ; rClk[0]                         ; 2.099  ;        ; Rise       ; rClk[0]                         ;
;  GPIO_1[16]    ; rClk[0]                         ; 2.099  ;        ; Rise       ; rClk[0]                         ;
; VGA_B[*]       ; rClk[0]                         ; 5.754  ; 5.754  ; Rise       ; rClk[0]                         ;
;  VGA_B[0]      ; rClk[0]                         ; 6.240  ; 6.240  ; Rise       ; rClk[0]                         ;
;  VGA_B[1]      ; rClk[0]                         ; 5.754  ; 5.754  ; Rise       ; rClk[0]                         ;
;  VGA_B[2]      ; rClk[0]                         ; 6.406  ; 6.406  ; Rise       ; rClk[0]                         ;
;  VGA_B[3]      ; rClk[0]                         ; 6.265  ; 6.265  ; Rise       ; rClk[0]                         ;
; VGA_G[*]       ; rClk[0]                         ; 5.914  ; 5.914  ; Rise       ; rClk[0]                         ;
;  VGA_G[0]      ; rClk[0]                         ; 6.166  ; 6.166  ; Rise       ; rClk[0]                         ;
;  VGA_G[1]      ; rClk[0]                         ; 6.364  ; 6.364  ; Rise       ; rClk[0]                         ;
;  VGA_G[2]      ; rClk[0]                         ; 6.152  ; 6.152  ; Rise       ; rClk[0]                         ;
;  VGA_G[3]      ; rClk[0]                         ; 5.914  ; 5.914  ; Rise       ; rClk[0]                         ;
; VGA_HS         ; rClk[0]                         ; 4.563  ; 4.563  ; Rise       ; rClk[0]                         ;
; VGA_R[*]       ; rClk[0]                         ; 5.913  ; 5.913  ; Rise       ; rClk[0]                         ;
;  VGA_R[0]      ; rClk[0]                         ; 6.512  ; 6.512  ; Rise       ; rClk[0]                         ;
;  VGA_R[1]      ; rClk[0]                         ; 5.913  ; 5.913  ; Rise       ; rClk[0]                         ;
;  VGA_R[2]      ; rClk[0]                         ; 6.437  ; 6.437  ; Rise       ; rClk[0]                         ;
;  VGA_R[3]      ; rClk[0]                         ; 6.423  ; 6.423  ; Rise       ; rClk[0]                         ;
; VGA_VS         ; rClk[0]                         ; 4.336  ; 4.336  ; Rise       ; rClk[0]                         ;
; GPIO_1[*]      ; rClk[0]                         ;        ; 2.099  ; Fall       ; rClk[0]                         ;
;  GPIO_1[16]    ; rClk[0]                         ;        ; 2.099  ; Fall       ; rClk[0]                         ;
; VGA_B[*]       ; rClk[0]                         ; 4.926  ; 4.926  ; Fall       ; rClk[0]                         ;
;  VGA_B[0]      ; rClk[0]                         ; 5.184  ; 5.184  ; Fall       ; rClk[0]                         ;
;  VGA_B[1]      ; rClk[0]                         ; 4.926  ; 4.926  ; Fall       ; rClk[0]                         ;
;  VGA_B[2]      ; rClk[0]                         ; 5.293  ; 5.293  ; Fall       ; rClk[0]                         ;
;  VGA_B[3]      ; rClk[0]                         ; 5.218  ; 5.218  ; Fall       ; rClk[0]                         ;
; VGA_G[*]       ; rClk[0]                         ; 5.086  ; 5.086  ; Fall       ; rClk[0]                         ;
;  VGA_G[0]      ; rClk[0]                         ; 5.322  ; 5.322  ; Fall       ; rClk[0]                         ;
;  VGA_G[1]      ; rClk[0]                         ; 5.160  ; 5.160  ; Fall       ; rClk[0]                         ;
;  VGA_G[2]      ; rClk[0]                         ; 5.196  ; 5.196  ; Fall       ; rClk[0]                         ;
;  VGA_G[3]      ; rClk[0]                         ; 5.086  ; 5.086  ; Fall       ; rClk[0]                         ;
; VGA_R[*]       ; rClk[0]                         ; 5.064  ; 5.064  ; Fall       ; rClk[0]                         ;
;  VGA_R[0]      ; rClk[0]                         ; 5.315  ; 5.315  ; Fall       ; rClk[0]                         ;
;  VGA_R[1]      ; rClk[0]                         ; 5.064  ; 5.064  ; Fall       ; rClk[0]                         ;
;  VGA_R[2]      ; rClk[0]                         ; 5.287  ; 5.287  ; Fall       ; rClk[0]                         ;
;  VGA_R[3]      ; rClk[0]                         ; 5.349  ; 5.349  ; Fall       ; rClk[0]                         ;
; DRAM_ADDR[*]   ; CLOCK_50                        ; 1.764  ; 1.764  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[0]  ; CLOCK_50                        ; 2.244  ; 2.244  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[1]  ; CLOCK_50                        ; 1.984  ; 1.984  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[2]  ; CLOCK_50                        ; 2.005  ; 2.005  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[3]  ; CLOCK_50                        ; 2.253  ; 2.253  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[4]  ; CLOCK_50                        ; 1.795  ; 1.795  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[5]  ; CLOCK_50                        ; 1.903  ; 1.903  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[6]  ; CLOCK_50                        ; 2.079  ; 2.079  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[7]  ; CLOCK_50                        ; 1.764  ; 1.764  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[8]  ; CLOCK_50                        ; 2.000  ; 2.000  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[9]  ; CLOCK_50                        ; 1.917  ; 1.917  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[10] ; CLOCK_50                        ; 1.887  ; 1.887  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_ADDR[11] ; CLOCK_50                        ; 1.882  ; 1.882  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_BA_0      ; CLOCK_50                        ; 1.772  ; 1.772  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_BA_1      ; CLOCK_50                        ; 2.712  ; 2.712  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_CAS_N     ; CLOCK_50                        ; 1.749  ; 1.749  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_CS_N      ; CLOCK_50                        ; 1.744  ; 1.744  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_DQ[*]     ; CLOCK_50                        ; 2.449  ; 2.449  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[0]    ; CLOCK_50                        ; 2.737  ; 2.737  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[1]    ; CLOCK_50                        ; 3.062  ; 3.062  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[2]    ; CLOCK_50                        ; 2.555  ; 2.555  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[3]    ; CLOCK_50                        ; 2.715  ; 2.715  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[4]    ; CLOCK_50                        ; 2.750  ; 2.750  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[5]    ; CLOCK_50                        ; 2.902  ; 2.902  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[6]    ; CLOCK_50                        ; 2.809  ; 2.809  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[7]    ; CLOCK_50                        ; 2.832  ; 2.832  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[8]    ; CLOCK_50                        ; 2.645  ; 2.645  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[9]    ; CLOCK_50                        ; 2.449  ; 2.449  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[10]   ; CLOCK_50                        ; 2.748  ; 2.748  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[11]   ; CLOCK_50                        ; 2.454  ; 2.454  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[12]   ; CLOCK_50                        ; 2.685  ; 2.685  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[13]   ; CLOCK_50                        ; 2.696  ; 2.696  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[14]   ; CLOCK_50                        ; 2.974  ; 2.974  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
;  DRAM_DQ[15]   ; CLOCK_50                        ; 2.755  ; 2.755  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_LDQM      ; CLOCK_50                        ; 2.102  ; 2.102  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_RAS_N     ; CLOCK_50                        ; 1.831  ; 1.831  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_UDQM      ; CLOCK_50                        ; 1.978  ; 1.978  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_WE_N      ; CLOCK_50                        ; 2.063  ; 2.063  ; Rise       ; u6|altpll_component|pll|clk[0]  ;
; DRAM_CLK       ; CLOCK_50                        ; -3.119 ;        ; Rise       ; u6|altpll_component|pll|clk[1]  ;
; DRAM_CLK       ; CLOCK_50                        ;        ; -3.119 ; Fall       ; u6|altpll_component|pll|clk[1]  ;
+----------------+---------------------------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 4.638 ;    ;    ; 4.638 ;
; SW[1]      ; LEDR[1]     ; 4.978 ;    ;    ; 4.978 ;
; SW[2]      ; LEDR[2]     ; 5.397 ;    ;    ; 5.397 ;
; SW[3]      ; LEDR[3]     ; 6.344 ;    ;    ; 6.344 ;
; SW[4]      ; LEDR[4]     ; 6.351 ;    ;    ; 6.351 ;
; SW[5]      ; LEDR[5]     ; 6.022 ;    ;    ; 6.022 ;
; SW[6]      ; LEDR[6]     ; 5.520 ;    ;    ; 5.520 ;
; SW[7]      ; LEDR[7]     ; 6.742 ;    ;    ; 6.742 ;
; SW[8]      ; LEDR[8]     ; 6.542 ;    ;    ; 6.542 ;
; SW[9]      ; LEDR[9]     ; 6.368 ;    ;    ; 6.368 ;
; UART_RXD   ; UART_TXD    ; 9.520 ;    ;    ; 9.520 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 2.291 ;    ;    ; 2.291 ;
; SW[1]      ; LEDR[1]     ; 2.423 ;    ;    ; 2.423 ;
; SW[2]      ; LEDR[2]     ; 2.617 ;    ;    ; 2.617 ;
; SW[3]      ; LEDR[3]     ; 2.928 ;    ;    ; 2.928 ;
; SW[4]      ; LEDR[4]     ; 2.997 ;    ;    ; 2.997 ;
; SW[5]      ; LEDR[5]     ; 2.843 ;    ;    ; 2.843 ;
; SW[6]      ; LEDR[6]     ; 2.659 ;    ;    ; 2.659 ;
; SW[7]      ; LEDR[7]     ; 3.278 ;    ;    ; 3.278 ;
; SW[8]      ; LEDR[8]     ; 3.130 ;    ;    ; 3.130 ;
; SW[9]      ; LEDR[9]     ; 3.036 ;    ;    ; 3.036 ;
; UART_RXD   ; UART_TXD    ; 4.976 ;    ;    ; 4.976 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; CLOCK_50                        ; CLOCK_50                        ; 3184         ; 0        ; 0        ; 0        ;
; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; CLOCK_50                        ; 1            ; 1        ; 0        ; 0        ;
; rClk[0]                         ; CLOCK_50                        ; 1            ; 1        ; 0        ; 0        ;
; CLOCK_50                        ; GPIO_1[0]                       ; 10042282     ; 0        ; 48519    ; 0        ;
; GPIO_1[0]                       ; GPIO_1[0]                       ; > 2147483647 ; 200920   ; 118962   ; 3882     ;
; u6|altpll_component|pll|clk[0]  ; GPIO_1[0]                       ; 0            ; 0        ; 20       ; 0        ;
; CLOCK_50                        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1360         ; 0        ; 0        ; 0        ;
; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 970          ; 0        ; 0        ; 0        ;
; rClk[0]                         ; rClk[0]                         ; 594          ; 0        ; 78       ; 1928     ;
; u6|altpll_component|pll|clk[0]  ; rClk[0]                         ; 0            ; 0        ; 20       ; 0        ;
; CLOCK_50                        ; u6|altpll_component|pll|clk[0]  ; 141          ; 0        ; 0        ; 0        ;
; GPIO_1[0]                       ; u6|altpll_component|pll|clk[0]  ; 0            ; 20       ; 0        ; 0        ;
; rClk[0]                         ; u6|altpll_component|pll|clk[0]  ; 0            ; 20       ; 0        ; 0        ;
; u6|altpll_component|pll|clk[0]  ; u6|altpll_component|pll|clk[0]  ; 12909        ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; CLOCK_50                        ; CLOCK_50                        ; 3184         ; 0        ; 0        ; 0        ;
; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; CLOCK_50                        ; 1            ; 1        ; 0        ; 0        ;
; rClk[0]                         ; CLOCK_50                        ; 1            ; 1        ; 0        ; 0        ;
; CLOCK_50                        ; GPIO_1[0]                       ; 10042282     ; 0        ; 48519    ; 0        ;
; GPIO_1[0]                       ; GPIO_1[0]                       ; > 2147483647 ; 200920   ; 118962   ; 3882     ;
; u6|altpll_component|pll|clk[0]  ; GPIO_1[0]                       ; 0            ; 0        ; 20       ; 0        ;
; CLOCK_50                        ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 1360         ; 0        ; 0        ; 0        ;
; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 970          ; 0        ; 0        ; 0        ;
; rClk[0]                         ; rClk[0]                         ; 594          ; 0        ; 78       ; 1928     ;
; u6|altpll_component|pll|clk[0]  ; rClk[0]                         ; 0            ; 0        ; 20       ; 0        ;
; CLOCK_50                        ; u6|altpll_component|pll|clk[0]  ; 141          ; 0        ; 0        ; 0        ;
; GPIO_1[0]                       ; u6|altpll_component|pll|clk[0]  ; 0            ; 20       ; 0        ; 0        ;
; rClk[0]                         ; u6|altpll_component|pll|clk[0]  ; 0            ; 20       ; 0        ; 0        ;
; u6|altpll_component|pll|clk[0]  ; u6|altpll_component|pll|clk[0]  ; 12909        ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                           ;
+--------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+---------------------------------+----------+----------+----------+----------+
; CLOCK_50                       ; CLOCK_50                        ; 519      ; 0        ; 0        ; 0        ;
; CLOCK_50                       ; GPIO_1[0]                       ; 48       ; 0        ; 88       ; 0        ;
; CLOCK_50                       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 672      ; 0        ; 0        ; 0        ;
; CLOCK_50                       ; rClk[0]                         ; 29       ; 0        ; 72       ; 0        ;
; rClk[0]                        ; rClk[0]                         ; 0        ; 0        ; 30       ; 0        ;
; CLOCK_50                       ; u6|altpll_component|pll|clk[0]  ; 252      ; 0        ; 2        ; 0        ;
; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0]  ; 0        ; 30       ; 0        ; 0        ;
+--------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                            ;
+--------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+---------------------------------+----------+----------+----------+----------+
; CLOCK_50                       ; CLOCK_50                        ; 519      ; 0        ; 0        ; 0        ;
; CLOCK_50                       ; GPIO_1[0]                       ; 48       ; 0        ; 88       ; 0        ;
; CLOCK_50                       ; I2C_CCD_Config:u8|mI2C_CTRL_CLK ; 672      ; 0        ; 0        ; 0        ;
; CLOCK_50                       ; rClk[0]                         ; 29       ; 0        ; 72       ; 0        ;
; rClk[0]                        ; rClk[0]                         ; 0        ; 0        ; 30       ; 0        ;
; CLOCK_50                       ; u6|altpll_component|pll|clk[0]  ; 252      ; 0        ; 2        ; 0        ;
; u6|altpll_component|pll|clk[0] ; u6|altpll_component|pll|clk[0]  ; 0        ; 30       ; 0        ; 0        ;
+--------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 38    ; 38   ;
; Unconstrained Input Port Paths  ; 203   ; 203  ;
; Unconstrained Output Ports      ; 102   ; 102  ;
; Unconstrained Output Port Paths ; 480   ; 480  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Wed Jun 20 11:09:29 2018
Info: Command: quartus_sta DE1_D5M -c DE1_D5M
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_m2o1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a* 
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE1_D5M.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50 CLOCK_50
    Info (332110): create_generated_clock -source {u6|altpll_component|pll|inclk[0]} -divide_by 2 -multiply_by 5 -duty_cycle 50.00 -name {u6|altpll_component|pll|clk[0]} {u6|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {u6|altpll_component|pll|inclk[0]} -divide_by 2 -multiply_by 5 -phase -135.00 -duty_cycle 50.00 -name {u6|altpll_component|pll|clk[1]} {u6|altpll_component|pll|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name GPIO_1[0] GPIO_1[0]
    Info (332105): create_clock -period 1.000 -name rClk[0] rClk[0]
    Info (332105): create_clock -period 1.000 -name I2C_CCD_Config:u8|mI2C_CTRL_CLK I2C_CCD_Config:u8|mI2C_CTRL_CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -41.079
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -41.079    -59215.826 GPIO_1[0] 
    Info (332119):    -4.868      -421.529 rClk[0] 
    Info (332119):    -4.842      -293.450 I2C_CCD_Config:u8|mI2C_CTRL_CLK 
    Info (332119):    -3.149      -153.969 u6|altpll_component|pll|clk[0] 
    Info (332119):     2.946         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is -2.703
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.703        -5.397 CLOCK_50 
    Info (332119):     0.016         0.000 GPIO_1[0] 
    Info (332119):     0.445         0.000 I2C_CCD_Config:u8|mI2C_CTRL_CLK 
    Info (332119):     0.445         0.000 rClk[0] 
    Info (332119):     0.445         0.000 u6|altpll_component|pll|clk[0] 
Info (332146): Worst-case recovery slack is -4.553
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.553      -412.667 rClk[0] 
    Info (332119):    -4.268       -94.830 I2C_CCD_Config:u8|mI2C_CTRL_CLK 
    Info (332119):    -3.213      -719.088 u6|altpll_component|pll|clk[0] 
    Info (332119):    -2.616      -192.463 GPIO_1[0] 
    Info (332119):    14.267         0.000 CLOCK_50 
Info (332146): Worst-case removal slack is 0.585
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.585         0.000 GPIO_1[0] 
    Info (332119):     1.670         0.000 rClk[0] 
    Info (332119):     3.547         0.000 I2C_CCD_Config:u8|mI2C_CTRL_CLK 
    Info (332119):     4.195         0.000 CLOCK_50 
    Info (332119):     5.179         0.000 u6|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -2.333
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.333     -9929.385 GPIO_1[0] 
    Info (332119):    -2.064      -269.258 rClk[0] 
    Info (332119):    -0.611       -87.984 I2C_CCD_Config:u8|mI2C_CTRL_CLK 
    Info (332119):     1.436         0.000 u6|altpll_component|pll|clk[0] 
    Info (332119):     8.889         0.000 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -14.128
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -14.128    -20418.666 GPIO_1[0] 
    Info (332119):    -1.441       -78.081 I2C_CCD_Config:u8|mI2C_CTRL_CLK 
    Info (332119):    -1.335       -96.376 rClk[0] 
    Info (332119):     0.174         0.000 u6|altpll_component|pll|clk[0] 
    Info (332119):     2.101         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is -1.730
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.730        -3.451 CLOCK_50 
    Info (332119):    -0.019        -0.024 GPIO_1[0] 
    Info (332119):     0.215         0.000 I2C_CCD_Config:u8|mI2C_CTRL_CLK 
    Info (332119):     0.215         0.000 rClk[0] 
    Info (332119):     0.215         0.000 u6|altpll_component|pll|clk[0] 
Info (332146): Worst-case recovery slack is -2.310
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.310      -179.496 rClk[0] 
    Info (332119):    -1.659      -128.026 GPIO_1[0] 
    Info (332119):    -1.274       -27.598 I2C_CCD_Config:u8|mI2C_CTRL_CLK 
    Info (332119):    -0.535       -73.064 u6|altpll_component|pll|clk[0] 
    Info (332119):    17.603         0.000 CLOCK_50 
Info (332146): Worst-case removal slack is 0.658
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.658         0.000 GPIO_1[0] 
    Info (332119):     1.080         0.000 rClk[0] 
    Info (332119):     1.543         0.000 I2C_CCD_Config:u8|mI2C_CTRL_CLK 
    Info (332119):     1.691         0.000 CLOCK_50 
    Info (332119):     4.132         0.000 u6|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -8084.457 GPIO_1[0] 
    Info (332119):    -1.880      -231.800 rClk[0] 
    Info (332119):    -0.500       -72.000 I2C_CCD_Config:u8|mI2C_CTRL_CLK 
    Info (332119):     1.873         0.000 u6|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 478 megabytes
    Info: Processing ended: Wed Jun 20 11:09:37 2018
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:07


