超低功率自測基頻通訊積體電路之研製 
Research of Low Power Self-Testable Baseband Receiver 
計畫編號：NSC95-2221-E-002-438 
執行期間：95 年 8 月 1 日至 96 年 7 月 31 日 
主持人：台大電子所 李建模 副教授 
 
一、 中文摘要 
無線通訊是近年來非常熱門的研究領
域，而低功率通訊積體電路在無線通訊中扮演
非常重要的角色，低功率無線通訊 SoC 不但具
有長操作時間，低封裝成本等優點，而且電磁
輻射量較小，不會對人體及鄰近通訊造成干
擾，非常適用於短距離通訊。 
在測試方面，由於同速測試(at-speed 
testing)需求的成長，測試功率的降低在近年
來日益重要。超額測試功率會嚴重的影響良率
以及測試效能[Butler 04]。研究顯示測試功
率散逸是功能模式時的兩倍[Zorian 93]，這
比率在現今的製程上甚至更大。造成測試模式
的高功率消耗的理由如下：(1)ATPG patterns 
為了減少測試時間並且盡可能的活化(active)
錯誤 (2)許多電路節點在功能模式中並不會
同時被觸發(toggle)但在測試模式中卻會 (3)
測試模式中的測試向量彼此的相關性比在功
能模式中的輸入向量的相關性還要低[Wang 
97]。為了減輕測試功率的問題，許多低功率
可測試設計技術被提出來[Girard 02]。 
本計畫提出新的可測試設計DFT技術反應
倒轉掃描單元(response inverse scan cells, 
RISC)用來降低峰值捕捉功率，此技術將 RISC
的資料輸入端反向使得正反器的內容在捕捉
時脈(或稱系統時脈)的前後保持不變，而用一
個計分的方式來選擇一部分的掃描單元需要
替換成 RISC。根據 ISCAS benchmark 電路的實
驗數據，RISC 技術在增加 7.6%的面積負擔下，
降低了超過 45%的峰值功率。不像先前的低峰
值功率可測試設計 DFT 技術需要在掃描鍊
(scan chain)架構上做較多的改變，RISC 技術
只需要替換掃描單元。除此之外，既不減少錯
誤覆蓋率也不增加控制訊號，因此如我們所
知，這是第一個以矽製程展示峰值功率降低的
研究。 
 
二、英文摘要 
Due to the growing demand for at-speed 
testing, test power reduction has gained much 
importance recently.  Excessive test power can 
seriously impact the yield or test effectiveness 
[Butler 04].  It is shown that the test power can 
be twice as high as the function power [Zorian 
93].  This ratio can be even larger in modern 
technology.  The reasons for the high power 
consumption in test mode are as follows.  (1) 
ATPG patterns try to activate as many faults as 
possible to minimize the test time. (2) Many 
circuit nodes that are not suppose to toggle at the 
same time in function mode are toggling in test 
mode.  (3) Test patterns applied in test mode 
are less correlated than input patterns applied in 
function mode [Wang 97].  To alleviate the test 
power problem, many low power design for 
testability (DFT) techniques have been proposed 
[Girard 02]. 
This project presents a novel DFT 
technique, responses inverse scan cells (RISC), 
to reduce the peak capture power.  This 
Peak capture power = 20,014 
 
圖二(a)  未加 RISC 的捕捉功率 (峰值 = 
20,014) 
Peak capture power = 8,985 
 
圖二 (b).加上 RISC 的捕捉功率 (峰值 = 
8,985) 
測試晶片的設計允許兩種模式的操作，分
別是有加 RIS C 和沒加 RISC 兩種，其相對應的
波形以示波器來顯示，使用一組測試向量使其
在未加上 RISC 時會產生峰值捕捉功率。在圖
三(a)上方的曲線為未加上RISC的電路的電源
供應器的電壓，圖中的刻度為每格 1V，圖下的
曲線是 scan enable 訊號，在中間為捕捉模
式。可以觀察到大量的電源供應器壓降約
0.4V，大約為 VDD的 22%。圖三(b)顯示在使用
相同的測試向量給加上 RISC 之後的電路的波
形圖，電源供應器壓降約減少到 0.2V，約 VDD
的 11%，這矽製程的資料顯示所提出的技術相
當有效。 
Power Supply (1.8V) 
Scan Enable=0 
Capture mode 
Worst VDD drop = 0.4V
 
圖三(a).  捕捉模式時的電源供應器壓降 
(RISC off)  
Worst VDD drop = 0.2V 
 
圖三(b).  捕捉模式時的電源供應器壓降
(RISC on) 
 
 
四、 結論與討論 
本研究計劃擬藉由低峰值功率可測試設
計 DFT 之設計，降低晶片在測試時過度的功率
消耗，有效提升良率，減少測試成本。並實際
應用於實體 IC 上，以證實此方法可以有效的
降低峰值功率。 
 
五、參考文獻 
 
[Butler 04] K. Butler, J. Saxena, and et. al., 
“Minimizing Power Consumption in Scan 
Testing: Pattern Generation and DFT 
Techniques,” IEEE Proc. Int’l Test Conf., 
pp.355 – 364, 2004. 
[Girard 02] Girard, P, “Survey of Low-Power 
Testing of VLSI Circuits,” IEEE Design 
and Test of Computers, pp. 82-92, 
May-June 2002. 
