============================================================
  Generated by:           Encounter(R) RTL Compiler v14.10-s022_1
  Generated on:           Jul 25 2021  12:42:31 pm
  Module:                 dsc_serial_mul_synth
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

         Instance           Cells  Cell Area  Net Area  Total Area  Wireload     
---------------------------------------------------------------------------------
dsc_serial_mul_synth          177        688         0         688    <none> (D) 
  TOP                         177        688         0         688    <none> (D) 
    stoch2bin                  63        286         0         286    <none> (D) 
    genblk1[1].genblk1.sng     57        201         0         201    <none> (D) 
      ctr                      33        149         0         149    <none> (D) 
    genblk1[0].genblk1.sng     56        199         0         199    <none> (D) 
      ctr                      32        147         0         147    <none> (D) 

 (D) = wireload is default in technology library
