$comment
	File created using the following command:
		vcd file Aula13.msim.vcd -direction
$end
$date
	Wed Nov 02 22:42:44 2022
$end
$version
	ModelSim Version 2020.1
$end
$timescale
	1ps
$end

$scope module aula13_vhd_vec_tst $end
$var wire 1 ! CLOCK_50 $end
$var wire 1 " EntradaA_ULA [31] $end
$var wire 1 # EntradaA_ULA [30] $end
$var wire 1 $ EntradaA_ULA [29] $end
$var wire 1 % EntradaA_ULA [28] $end
$var wire 1 & EntradaA_ULA [27] $end
$var wire 1 ' EntradaA_ULA [26] $end
$var wire 1 ( EntradaA_ULA [25] $end
$var wire 1 ) EntradaA_ULA [24] $end
$var wire 1 * EntradaA_ULA [23] $end
$var wire 1 + EntradaA_ULA [22] $end
$var wire 1 , EntradaA_ULA [21] $end
$var wire 1 - EntradaA_ULA [20] $end
$var wire 1 . EntradaA_ULA [19] $end
$var wire 1 / EntradaA_ULA [18] $end
$var wire 1 0 EntradaA_ULA [17] $end
$var wire 1 1 EntradaA_ULA [16] $end
$var wire 1 2 EntradaA_ULA [15] $end
$var wire 1 3 EntradaA_ULA [14] $end
$var wire 1 4 EntradaA_ULA [13] $end
$var wire 1 5 EntradaA_ULA [12] $end
$var wire 1 6 EntradaA_ULA [11] $end
$var wire 1 7 EntradaA_ULA [10] $end
$var wire 1 8 EntradaA_ULA [9] $end
$var wire 1 9 EntradaA_ULA [8] $end
$var wire 1 : EntradaA_ULA [7] $end
$var wire 1 ; EntradaA_ULA [6] $end
$var wire 1 < EntradaA_ULA [5] $end
$var wire 1 = EntradaA_ULA [4] $end
$var wire 1 > EntradaA_ULA [3] $end
$var wire 1 ? EntradaA_ULA [2] $end
$var wire 1 @ EntradaA_ULA [1] $end
$var wire 1 A EntradaA_ULA [0] $end
$var wire 1 B EntradaB_ULA [31] $end
$var wire 1 C EntradaB_ULA [30] $end
$var wire 1 D EntradaB_ULA [29] $end
$var wire 1 E EntradaB_ULA [28] $end
$var wire 1 F EntradaB_ULA [27] $end
$var wire 1 G EntradaB_ULA [26] $end
$var wire 1 H EntradaB_ULA [25] $end
$var wire 1 I EntradaB_ULA [24] $end
$var wire 1 J EntradaB_ULA [23] $end
$var wire 1 K EntradaB_ULA [22] $end
$var wire 1 L EntradaB_ULA [21] $end
$var wire 1 M EntradaB_ULA [20] $end
$var wire 1 N EntradaB_ULA [19] $end
$var wire 1 O EntradaB_ULA [18] $end
$var wire 1 P EntradaB_ULA [17] $end
$var wire 1 Q EntradaB_ULA [16] $end
$var wire 1 R EntradaB_ULA [15] $end
$var wire 1 S EntradaB_ULA [14] $end
$var wire 1 T EntradaB_ULA [13] $end
$var wire 1 U EntradaB_ULA [12] $end
$var wire 1 V EntradaB_ULA [11] $end
$var wire 1 W EntradaB_ULA [10] $end
$var wire 1 X EntradaB_ULA [9] $end
$var wire 1 Y EntradaB_ULA [8] $end
$var wire 1 Z EntradaB_ULA [7] $end
$var wire 1 [ EntradaB_ULA [6] $end
$var wire 1 \ EntradaB_ULA [5] $end
$var wire 1 ] EntradaB_ULA [4] $end
$var wire 1 ^ EntradaB_ULA [3] $end
$var wire 1 _ EntradaB_ULA [2] $end
$var wire 1 ` EntradaB_ULA [1] $end
$var wire 1 a EntradaB_ULA [0] $end
$var wire 1 b KEY [3] $end
$var wire 1 c KEY [2] $end
$var wire 1 d KEY [1] $end
$var wire 1 e KEY [0] $end
$var wire 1 f PC_OUT [31] $end
$var wire 1 g PC_OUT [30] $end
$var wire 1 h PC_OUT [29] $end
$var wire 1 i PC_OUT [28] $end
$var wire 1 j PC_OUT [27] $end
$var wire 1 k PC_OUT [26] $end
$var wire 1 l PC_OUT [25] $end
$var wire 1 m PC_OUT [24] $end
$var wire 1 n PC_OUT [23] $end
$var wire 1 o PC_OUT [22] $end
$var wire 1 p PC_OUT [21] $end
$var wire 1 q PC_OUT [20] $end
$var wire 1 r PC_OUT [19] $end
$var wire 1 s PC_OUT [18] $end
$var wire 1 t PC_OUT [17] $end
$var wire 1 u PC_OUT [16] $end
$var wire 1 v PC_OUT [15] $end
$var wire 1 w PC_OUT [14] $end
$var wire 1 x PC_OUT [13] $end
$var wire 1 y PC_OUT [12] $end
$var wire 1 z PC_OUT [11] $end
$var wire 1 { PC_OUT [10] $end
$var wire 1 | PC_OUT [9] $end
$var wire 1 } PC_OUT [8] $end
$var wire 1 ~ PC_OUT [7] $end
$var wire 1 !! PC_OUT [6] $end
$var wire 1 "! PC_OUT [5] $end
$var wire 1 #! PC_OUT [4] $end
$var wire 1 $! PC_OUT [3] $end
$var wire 1 %! PC_OUT [2] $end
$var wire 1 &! PC_OUT [1] $end
$var wire 1 '! PC_OUT [0] $end
$var wire 1 (! Saida_ULA_leitura [31] $end
$var wire 1 )! Saida_ULA_leitura [30] $end
$var wire 1 *! Saida_ULA_leitura [29] $end
$var wire 1 +! Saida_ULA_leitura [28] $end
$var wire 1 ,! Saida_ULA_leitura [27] $end
$var wire 1 -! Saida_ULA_leitura [26] $end
$var wire 1 .! Saida_ULA_leitura [25] $end
$var wire 1 /! Saida_ULA_leitura [24] $end
$var wire 1 0! Saida_ULA_leitura [23] $end
$var wire 1 1! Saida_ULA_leitura [22] $end
$var wire 1 2! Saida_ULA_leitura [21] $end
$var wire 1 3! Saida_ULA_leitura [20] $end
$var wire 1 4! Saida_ULA_leitura [19] $end
$var wire 1 5! Saida_ULA_leitura [18] $end
$var wire 1 6! Saida_ULA_leitura [17] $end
$var wire 1 7! Saida_ULA_leitura [16] $end
$var wire 1 8! Saida_ULA_leitura [15] $end
$var wire 1 9! Saida_ULA_leitura [14] $end
$var wire 1 :! Saida_ULA_leitura [13] $end
$var wire 1 ;! Saida_ULA_leitura [12] $end
$var wire 1 <! Saida_ULA_leitura [11] $end
$var wire 1 =! Saida_ULA_leitura [10] $end
$var wire 1 >! Saida_ULA_leitura [9] $end
$var wire 1 ?! Saida_ULA_leitura [8] $end
$var wire 1 @! Saida_ULA_leitura [7] $end
$var wire 1 A! Saida_ULA_leitura [6] $end
$var wire 1 B! Saida_ULA_leitura [5] $end
$var wire 1 C! Saida_ULA_leitura [4] $end
$var wire 1 D! Saida_ULA_leitura [3] $end
$var wire 1 E! Saida_ULA_leitura [2] $end
$var wire 1 F! Saida_ULA_leitura [1] $end
$var wire 1 G! Saida_ULA_leitura [0] $end

$scope module i1 $end
$var wire 1 H! gnd $end
$var wire 1 I! vcc $end
$var wire 1 J! unknown $end
$var wire 1 K! devoe $end
$var wire 1 L! devclrn $end
$var wire 1 M! devpor $end
$var wire 1 N! ww_devoe $end
$var wire 1 O! ww_devclrn $end
$var wire 1 P! ww_devpor $end
$var wire 1 Q! ww_CLOCK_50 $end
$var wire 1 R! ww_PC_OUT [31] $end
$var wire 1 S! ww_PC_OUT [30] $end
$var wire 1 T! ww_PC_OUT [29] $end
$var wire 1 U! ww_PC_OUT [28] $end
$var wire 1 V! ww_PC_OUT [27] $end
$var wire 1 W! ww_PC_OUT [26] $end
$var wire 1 X! ww_PC_OUT [25] $end
$var wire 1 Y! ww_PC_OUT [24] $end
$var wire 1 Z! ww_PC_OUT [23] $end
$var wire 1 [! ww_PC_OUT [22] $end
$var wire 1 \! ww_PC_OUT [21] $end
$var wire 1 ]! ww_PC_OUT [20] $end
$var wire 1 ^! ww_PC_OUT [19] $end
$var wire 1 _! ww_PC_OUT [18] $end
$var wire 1 `! ww_PC_OUT [17] $end
$var wire 1 a! ww_PC_OUT [16] $end
$var wire 1 b! ww_PC_OUT [15] $end
$var wire 1 c! ww_PC_OUT [14] $end
$var wire 1 d! ww_PC_OUT [13] $end
$var wire 1 e! ww_PC_OUT [12] $end
$var wire 1 f! ww_PC_OUT [11] $end
$var wire 1 g! ww_PC_OUT [10] $end
$var wire 1 h! ww_PC_OUT [9] $end
$var wire 1 i! ww_PC_OUT [8] $end
$var wire 1 j! ww_PC_OUT [7] $end
$var wire 1 k! ww_PC_OUT [6] $end
$var wire 1 l! ww_PC_OUT [5] $end
$var wire 1 m! ww_PC_OUT [4] $end
$var wire 1 n! ww_PC_OUT [3] $end
$var wire 1 o! ww_PC_OUT [2] $end
$var wire 1 p! ww_PC_OUT [1] $end
$var wire 1 q! ww_PC_OUT [0] $end
$var wire 1 r! ww_KEY [3] $end
$var wire 1 s! ww_KEY [2] $end
$var wire 1 t! ww_KEY [1] $end
$var wire 1 u! ww_KEY [0] $end
$var wire 1 v! ww_EntradaA_ULA [31] $end
$var wire 1 w! ww_EntradaA_ULA [30] $end
$var wire 1 x! ww_EntradaA_ULA [29] $end
$var wire 1 y! ww_EntradaA_ULA [28] $end
$var wire 1 z! ww_EntradaA_ULA [27] $end
$var wire 1 {! ww_EntradaA_ULA [26] $end
$var wire 1 |! ww_EntradaA_ULA [25] $end
$var wire 1 }! ww_EntradaA_ULA [24] $end
$var wire 1 ~! ww_EntradaA_ULA [23] $end
$var wire 1 !" ww_EntradaA_ULA [22] $end
$var wire 1 "" ww_EntradaA_ULA [21] $end
$var wire 1 #" ww_EntradaA_ULA [20] $end
$var wire 1 $" ww_EntradaA_ULA [19] $end
$var wire 1 %" ww_EntradaA_ULA [18] $end
$var wire 1 &" ww_EntradaA_ULA [17] $end
$var wire 1 '" ww_EntradaA_ULA [16] $end
$var wire 1 (" ww_EntradaA_ULA [15] $end
$var wire 1 )" ww_EntradaA_ULA [14] $end
$var wire 1 *" ww_EntradaA_ULA [13] $end
$var wire 1 +" ww_EntradaA_ULA [12] $end
$var wire 1 ," ww_EntradaA_ULA [11] $end
$var wire 1 -" ww_EntradaA_ULA [10] $end
$var wire 1 ." ww_EntradaA_ULA [9] $end
$var wire 1 /" ww_EntradaA_ULA [8] $end
$var wire 1 0" ww_EntradaA_ULA [7] $end
$var wire 1 1" ww_EntradaA_ULA [6] $end
$var wire 1 2" ww_EntradaA_ULA [5] $end
$var wire 1 3" ww_EntradaA_ULA [4] $end
$var wire 1 4" ww_EntradaA_ULA [3] $end
$var wire 1 5" ww_EntradaA_ULA [2] $end
$var wire 1 6" ww_EntradaA_ULA [1] $end
$var wire 1 7" ww_EntradaA_ULA [0] $end
$var wire 1 8" ww_EntradaB_ULA [31] $end
$var wire 1 9" ww_EntradaB_ULA [30] $end
$var wire 1 :" ww_EntradaB_ULA [29] $end
$var wire 1 ;" ww_EntradaB_ULA [28] $end
$var wire 1 <" ww_EntradaB_ULA [27] $end
$var wire 1 =" ww_EntradaB_ULA [26] $end
$var wire 1 >" ww_EntradaB_ULA [25] $end
$var wire 1 ?" ww_EntradaB_ULA [24] $end
$var wire 1 @" ww_EntradaB_ULA [23] $end
$var wire 1 A" ww_EntradaB_ULA [22] $end
$var wire 1 B" ww_EntradaB_ULA [21] $end
$var wire 1 C" ww_EntradaB_ULA [20] $end
$var wire 1 D" ww_EntradaB_ULA [19] $end
$var wire 1 E" ww_EntradaB_ULA [18] $end
$var wire 1 F" ww_EntradaB_ULA [17] $end
$var wire 1 G" ww_EntradaB_ULA [16] $end
$var wire 1 H" ww_EntradaB_ULA [15] $end
$var wire 1 I" ww_EntradaB_ULA [14] $end
$var wire 1 J" ww_EntradaB_ULA [13] $end
$var wire 1 K" ww_EntradaB_ULA [12] $end
$var wire 1 L" ww_EntradaB_ULA [11] $end
$var wire 1 M" ww_EntradaB_ULA [10] $end
$var wire 1 N" ww_EntradaB_ULA [9] $end
$var wire 1 O" ww_EntradaB_ULA [8] $end
$var wire 1 P" ww_EntradaB_ULA [7] $end
$var wire 1 Q" ww_EntradaB_ULA [6] $end
$var wire 1 R" ww_EntradaB_ULA [5] $end
$var wire 1 S" ww_EntradaB_ULA [4] $end
$var wire 1 T" ww_EntradaB_ULA [3] $end
$var wire 1 U" ww_EntradaB_ULA [2] $end
$var wire 1 V" ww_EntradaB_ULA [1] $end
$var wire 1 W" ww_EntradaB_ULA [0] $end
$var wire 1 X" ww_Saida_ULA_leitura [31] $end
$var wire 1 Y" ww_Saida_ULA_leitura [30] $end
$var wire 1 Z" ww_Saida_ULA_leitura [29] $end
$var wire 1 [" ww_Saida_ULA_leitura [28] $end
$var wire 1 \" ww_Saida_ULA_leitura [27] $end
$var wire 1 ]" ww_Saida_ULA_leitura [26] $end
$var wire 1 ^" ww_Saida_ULA_leitura [25] $end
$var wire 1 _" ww_Saida_ULA_leitura [24] $end
$var wire 1 `" ww_Saida_ULA_leitura [23] $end
$var wire 1 a" ww_Saida_ULA_leitura [22] $end
$var wire 1 b" ww_Saida_ULA_leitura [21] $end
$var wire 1 c" ww_Saida_ULA_leitura [20] $end
$var wire 1 d" ww_Saida_ULA_leitura [19] $end
$var wire 1 e" ww_Saida_ULA_leitura [18] $end
$var wire 1 f" ww_Saida_ULA_leitura [17] $end
$var wire 1 g" ww_Saida_ULA_leitura [16] $end
$var wire 1 h" ww_Saida_ULA_leitura [15] $end
$var wire 1 i" ww_Saida_ULA_leitura [14] $end
$var wire 1 j" ww_Saida_ULA_leitura [13] $end
$var wire 1 k" ww_Saida_ULA_leitura [12] $end
$var wire 1 l" ww_Saida_ULA_leitura [11] $end
$var wire 1 m" ww_Saida_ULA_leitura [10] $end
$var wire 1 n" ww_Saida_ULA_leitura [9] $end
$var wire 1 o" ww_Saida_ULA_leitura [8] $end
$var wire 1 p" ww_Saida_ULA_leitura [7] $end
$var wire 1 q" ww_Saida_ULA_leitura [6] $end
$var wire 1 r" ww_Saida_ULA_leitura [5] $end
$var wire 1 s" ww_Saida_ULA_leitura [4] $end
$var wire 1 t" ww_Saida_ULA_leitura [3] $end
$var wire 1 u" ww_Saida_ULA_leitura [2] $end
$var wire 1 v" ww_Saida_ULA_leitura [1] $end
$var wire 1 w" ww_Saida_ULA_leitura [0] $end
$var wire 1 x" \CLOCK_50~input_o\ $end
$var wire 1 y" \KEY[1]~input_o\ $end
$var wire 1 z" \KEY[2]~input_o\ $end
$var wire 1 {" \KEY[3]~input_o\ $end
$var wire 1 |" \PC_OUT[0]~output_o\ $end
$var wire 1 }" \PC_OUT[1]~output_o\ $end
$var wire 1 ~" \PC_OUT[2]~output_o\ $end
$var wire 1 !# \PC_OUT[3]~output_o\ $end
$var wire 1 "# \PC_OUT[4]~output_o\ $end
$var wire 1 ## \PC_OUT[5]~output_o\ $end
$var wire 1 $# \PC_OUT[6]~output_o\ $end
$var wire 1 %# \PC_OUT[7]~output_o\ $end
$var wire 1 &# \PC_OUT[8]~output_o\ $end
$var wire 1 '# \PC_OUT[9]~output_o\ $end
$var wire 1 (# \PC_OUT[10]~output_o\ $end
$var wire 1 )# \PC_OUT[11]~output_o\ $end
$var wire 1 *# \PC_OUT[12]~output_o\ $end
$var wire 1 +# \PC_OUT[13]~output_o\ $end
$var wire 1 ,# \PC_OUT[14]~output_o\ $end
$var wire 1 -# \PC_OUT[15]~output_o\ $end
$var wire 1 .# \PC_OUT[16]~output_o\ $end
$var wire 1 /# \PC_OUT[17]~output_o\ $end
$var wire 1 0# \PC_OUT[18]~output_o\ $end
$var wire 1 1# \PC_OUT[19]~output_o\ $end
$var wire 1 2# \PC_OUT[20]~output_o\ $end
$var wire 1 3# \PC_OUT[21]~output_o\ $end
$var wire 1 4# \PC_OUT[22]~output_o\ $end
$var wire 1 5# \PC_OUT[23]~output_o\ $end
$var wire 1 6# \PC_OUT[24]~output_o\ $end
$var wire 1 7# \PC_OUT[25]~output_o\ $end
$var wire 1 8# \PC_OUT[26]~output_o\ $end
$var wire 1 9# \PC_OUT[27]~output_o\ $end
$var wire 1 :# \PC_OUT[28]~output_o\ $end
$var wire 1 ;# \PC_OUT[29]~output_o\ $end
$var wire 1 <# \PC_OUT[30]~output_o\ $end
$var wire 1 =# \PC_OUT[31]~output_o\ $end
$var wire 1 ># \EntradaA_ULA[0]~output_o\ $end
$var wire 1 ?# \EntradaA_ULA[1]~output_o\ $end
$var wire 1 @# \EntradaA_ULA[2]~output_o\ $end
$var wire 1 A# \EntradaA_ULA[3]~output_o\ $end
$var wire 1 B# \EntradaA_ULA[4]~output_o\ $end
$var wire 1 C# \EntradaA_ULA[5]~output_o\ $end
$var wire 1 D# \EntradaA_ULA[6]~output_o\ $end
$var wire 1 E# \EntradaA_ULA[7]~output_o\ $end
$var wire 1 F# \EntradaA_ULA[8]~output_o\ $end
$var wire 1 G# \EntradaA_ULA[9]~output_o\ $end
$var wire 1 H# \EntradaA_ULA[10]~output_o\ $end
$var wire 1 I# \EntradaA_ULA[11]~output_o\ $end
$var wire 1 J# \EntradaA_ULA[12]~output_o\ $end
$var wire 1 K# \EntradaA_ULA[13]~output_o\ $end
$var wire 1 L# \EntradaA_ULA[14]~output_o\ $end
$var wire 1 M# \EntradaA_ULA[15]~output_o\ $end
$var wire 1 N# \EntradaA_ULA[16]~output_o\ $end
$var wire 1 O# \EntradaA_ULA[17]~output_o\ $end
$var wire 1 P# \EntradaA_ULA[18]~output_o\ $end
$var wire 1 Q# \EntradaA_ULA[19]~output_o\ $end
$var wire 1 R# \EntradaA_ULA[20]~output_o\ $end
$var wire 1 S# \EntradaA_ULA[21]~output_o\ $end
$var wire 1 T# \EntradaA_ULA[22]~output_o\ $end
$var wire 1 U# \EntradaA_ULA[23]~output_o\ $end
$var wire 1 V# \EntradaA_ULA[24]~output_o\ $end
$var wire 1 W# \EntradaA_ULA[25]~output_o\ $end
$var wire 1 X# \EntradaA_ULA[26]~output_o\ $end
$var wire 1 Y# \EntradaA_ULA[27]~output_o\ $end
$var wire 1 Z# \EntradaA_ULA[28]~output_o\ $end
$var wire 1 [# \EntradaA_ULA[29]~output_o\ $end
$var wire 1 \# \EntradaA_ULA[30]~output_o\ $end
$var wire 1 ]# \EntradaA_ULA[31]~output_o\ $end
$var wire 1 ^# \EntradaB_ULA[0]~output_o\ $end
$var wire 1 _# \EntradaB_ULA[1]~output_o\ $end
$var wire 1 `# \EntradaB_ULA[2]~output_o\ $end
$var wire 1 a# \EntradaB_ULA[3]~output_o\ $end
$var wire 1 b# \EntradaB_ULA[4]~output_o\ $end
$var wire 1 c# \EntradaB_ULA[5]~output_o\ $end
$var wire 1 d# \EntradaB_ULA[6]~output_o\ $end
$var wire 1 e# \EntradaB_ULA[7]~output_o\ $end
$var wire 1 f# \EntradaB_ULA[8]~output_o\ $end
$var wire 1 g# \EntradaB_ULA[9]~output_o\ $end
$var wire 1 h# \EntradaB_ULA[10]~output_o\ $end
$var wire 1 i# \EntradaB_ULA[11]~output_o\ $end
$var wire 1 j# \EntradaB_ULA[12]~output_o\ $end
$var wire 1 k# \EntradaB_ULA[13]~output_o\ $end
$var wire 1 l# \EntradaB_ULA[14]~output_o\ $end
$var wire 1 m# \EntradaB_ULA[15]~output_o\ $end
$var wire 1 n# \EntradaB_ULA[16]~output_o\ $end
$var wire 1 o# \EntradaB_ULA[17]~output_o\ $end
$var wire 1 p# \EntradaB_ULA[18]~output_o\ $end
$var wire 1 q# \EntradaB_ULA[19]~output_o\ $end
$var wire 1 r# \EntradaB_ULA[20]~output_o\ $end
$var wire 1 s# \EntradaB_ULA[21]~output_o\ $end
$var wire 1 t# \EntradaB_ULA[22]~output_o\ $end
$var wire 1 u# \EntradaB_ULA[23]~output_o\ $end
$var wire 1 v# \EntradaB_ULA[24]~output_o\ $end
$var wire 1 w# \EntradaB_ULA[25]~output_o\ $end
$var wire 1 x# \EntradaB_ULA[26]~output_o\ $end
$var wire 1 y# \EntradaB_ULA[27]~output_o\ $end
$var wire 1 z# \EntradaB_ULA[28]~output_o\ $end
$var wire 1 {# \EntradaB_ULA[29]~output_o\ $end
$var wire 1 |# \EntradaB_ULA[30]~output_o\ $end
$var wire 1 }# \EntradaB_ULA[31]~output_o\ $end
$var wire 1 ~# \Saida_ULA_leitura[0]~output_o\ $end
$var wire 1 !$ \Saida_ULA_leitura[1]~output_o\ $end
$var wire 1 "$ \Saida_ULA_leitura[2]~output_o\ $end
$var wire 1 #$ \Saida_ULA_leitura[3]~output_o\ $end
$var wire 1 $$ \Saida_ULA_leitura[4]~output_o\ $end
$var wire 1 %$ \Saida_ULA_leitura[5]~output_o\ $end
$var wire 1 &$ \Saida_ULA_leitura[6]~output_o\ $end
$var wire 1 '$ \Saida_ULA_leitura[7]~output_o\ $end
$var wire 1 ($ \Saida_ULA_leitura[8]~output_o\ $end
$var wire 1 )$ \Saida_ULA_leitura[9]~output_o\ $end
$var wire 1 *$ \Saida_ULA_leitura[10]~output_o\ $end
$var wire 1 +$ \Saida_ULA_leitura[11]~output_o\ $end
$var wire 1 ,$ \Saida_ULA_leitura[12]~output_o\ $end
$var wire 1 -$ \Saida_ULA_leitura[13]~output_o\ $end
$var wire 1 .$ \Saida_ULA_leitura[14]~output_o\ $end
$var wire 1 /$ \Saida_ULA_leitura[15]~output_o\ $end
$var wire 1 0$ \Saida_ULA_leitura[16]~output_o\ $end
$var wire 1 1$ \Saida_ULA_leitura[17]~output_o\ $end
$var wire 1 2$ \Saida_ULA_leitura[18]~output_o\ $end
$var wire 1 3$ \Saida_ULA_leitura[19]~output_o\ $end
$var wire 1 4$ \Saida_ULA_leitura[20]~output_o\ $end
$var wire 1 5$ \Saida_ULA_leitura[21]~output_o\ $end
$var wire 1 6$ \Saida_ULA_leitura[22]~output_o\ $end
$var wire 1 7$ \Saida_ULA_leitura[23]~output_o\ $end
$var wire 1 8$ \Saida_ULA_leitura[24]~output_o\ $end
$var wire 1 9$ \Saida_ULA_leitura[25]~output_o\ $end
$var wire 1 :$ \Saida_ULA_leitura[26]~output_o\ $end
$var wire 1 ;$ \Saida_ULA_leitura[27]~output_o\ $end
$var wire 1 <$ \Saida_ULA_leitura[28]~output_o\ $end
$var wire 1 =$ \Saida_ULA_leitura[29]~output_o\ $end
$var wire 1 >$ \Saida_ULA_leitura[30]~output_o\ $end
$var wire 1 ?$ \Saida_ULA_leitura[31]~output_o\ $end
$var wire 1 @$ \KEY[0]~input_o\ $end
$var wire 1 A$ \PC|DOUT[2]~0_combout\ $end
$var wire 1 B$ \incrementaPC|Add0~1_sumout\ $end
$var wire 1 C$ \incrementaPC|Add0~2\ $end
$var wire 1 D$ \incrementaPC|Add0~5_sumout\ $end
$var wire 1 E$ \incrementaPC|Add0~6\ $end
$var wire 1 F$ \incrementaPC|Add0~9_sumout\ $end
$var wire 1 G$ \incrementaPC|Add0~10\ $end
$var wire 1 H$ \incrementaPC|Add0~13_sumout\ $end
$var wire 1 I$ \incrementaPC|Add0~14\ $end
$var wire 1 J$ \incrementaPC|Add0~17_sumout\ $end
$var wire 1 K$ \incrementaPC|Add0~18\ $end
$var wire 1 L$ \incrementaPC|Add0~21_sumout\ $end
$var wire 1 M$ \incrementaPC|Add0~22\ $end
$var wire 1 N$ \incrementaPC|Add0~25_sumout\ $end
$var wire 1 O$ \incrementaPC|Add0~26\ $end
$var wire 1 P$ \incrementaPC|Add0~29_sumout\ $end
$var wire 1 Q$ \incrementaPC|Add0~30\ $end
$var wire 1 R$ \incrementaPC|Add0~33_sumout\ $end
$var wire 1 S$ \incrementaPC|Add0~34\ $end
$var wire 1 T$ \incrementaPC|Add0~37_sumout\ $end
$var wire 1 U$ \incrementaPC|Add0~38\ $end
$var wire 1 V$ \incrementaPC|Add0~41_sumout\ $end
$var wire 1 W$ \incrementaPC|Add0~42\ $end
$var wire 1 X$ \incrementaPC|Add0~45_sumout\ $end
$var wire 1 Y$ \incrementaPC|Add0~46\ $end
$var wire 1 Z$ \incrementaPC|Add0~49_sumout\ $end
$var wire 1 [$ \incrementaPC|Add0~50\ $end
$var wire 1 \$ \incrementaPC|Add0~53_sumout\ $end
$var wire 1 ]$ \incrementaPC|Add0~54\ $end
$var wire 1 ^$ \incrementaPC|Add0~57_sumout\ $end
$var wire 1 _$ \incrementaPC|Add0~58\ $end
$var wire 1 `$ \incrementaPC|Add0~61_sumout\ $end
$var wire 1 a$ \incrementaPC|Add0~62\ $end
$var wire 1 b$ \incrementaPC|Add0~65_sumout\ $end
$var wire 1 c$ \incrementaPC|Add0~66\ $end
$var wire 1 d$ \incrementaPC|Add0~69_sumout\ $end
$var wire 1 e$ \incrementaPC|Add0~70\ $end
$var wire 1 f$ \incrementaPC|Add0~73_sumout\ $end
$var wire 1 g$ \incrementaPC|Add0~74\ $end
$var wire 1 h$ \incrementaPC|Add0~77_sumout\ $end
$var wire 1 i$ \incrementaPC|Add0~78\ $end
$var wire 1 j$ \incrementaPC|Add0~81_sumout\ $end
$var wire 1 k$ \incrementaPC|Add0~82\ $end
$var wire 1 l$ \incrementaPC|Add0~85_sumout\ $end
$var wire 1 m$ \incrementaPC|Add0~86\ $end
$var wire 1 n$ \incrementaPC|Add0~89_sumout\ $end
$var wire 1 o$ \incrementaPC|Add0~90\ $end
$var wire 1 p$ \incrementaPC|Add0~93_sumout\ $end
$var wire 1 q$ \incrementaPC|Add0~94\ $end
$var wire 1 r$ \incrementaPC|Add0~97_sumout\ $end
$var wire 1 s$ \incrementaPC|Add0~98\ $end
$var wire 1 t$ \incrementaPC|Add0~101_sumout\ $end
$var wire 1 u$ \incrementaPC|Add0~102\ $end
$var wire 1 v$ \incrementaPC|Add0~105_sumout\ $end
$var wire 1 w$ \incrementaPC|Add0~106\ $end
$var wire 1 x$ \incrementaPC|Add0~109_sumout\ $end
$var wire 1 y$ \incrementaPC|Add0~110\ $end
$var wire 1 z$ \incrementaPC|Add0~113_sumout\ $end
$var wire 1 {$ \ROM|memROM~1_combout\ $end
$var wire 1 |$ \BANCO_REGISTRADORES|saidaB[0]~0_combout\ $end
$var wire 1 }$ \ROM|memROM~2_combout\ $end
$var wire 1 ~$ \BANCO_REGISTRADORES|registrador~1098_combout\ $end
$var wire 1 !% \BANCO_REGISTRADORES|registrador~390_q\ $end
$var wire 1 "% \BANCO_REGISTRADORES|registrador~1113_combout\ $end
$var wire 1 #% \BANCO_REGISTRADORES|registrador~1101_combout\ $end
$var wire 1 $% \BANCO_REGISTRADORES|registrador~358_q\ $end
$var wire 1 %% \BANCO_REGISTRADORES|saidaB[0]~1_combout\ $end
$var wire 1 &% \UNIDADE_CONTROLE|saida~0_combout\ $end
$var wire 1 '% \ULA|Equal4~0_combout\ $end
$var wire 1 (% \BANCO_REGISTRADORES|registrador~1102_combout\ $end
$var wire 1 )% \BANCO_REGISTRADORES|saidaB[0]~33_combout\ $end
$var wire 1 *% \ULA|Add0~130_cout\ $end
$var wire 1 +% \ULA|Add0~1_sumout\ $end
$var wire 1 ,% \ULA|saida[0]~0_combout\ $end
$var wire 1 -% \BANCO_REGISTRADORES|registrador~1099_combout\ $end
$var wire 1 .% \BANCO_REGISTRADORES|registrador~326_q\ $end
$var wire 1 /% \ROM|memROM~0_combout\ $end
$var wire 1 0% \BANCO_REGISTRADORES|registrador~1100_combout\ $end
$var wire 1 1% \BANCO_REGISTRADORES|registrador~294_q\ $end
$var wire 1 2% \BANCO_REGISTRADORES|saidaA[0]~91_combout\ $end
$var wire 1 3% \BANCO_REGISTRADORES|registrador~391_q\ $end
$var wire 1 4% \BANCO_REGISTRADORES|registrador~1114_combout\ $end
$var wire 1 5% \BANCO_REGISTRADORES|registrador~359_q\ $end
$var wire 1 6% \BANCO_REGISTRADORES|registrador~1073_combout\ $end
$var wire 1 7% \BANCO_REGISTRADORES|saidaB[1]~2_combout\ $end
$var wire 1 8% \ULA|Add0~2\ $end
$var wire 1 9% \ULA|Add0~5_sumout\ $end
$var wire 1 :% \ULA|saida[1]~1_combout\ $end
$var wire 1 ;% \BANCO_REGISTRADORES|registrador~295_q\ $end
$var wire 1 <% \BANCO_REGISTRADORES|registrador~1109_combout\ $end
$var wire 1 =% \BANCO_REGISTRADORES|registrador~327_q\ $end
$var wire 1 >% \BANCO_REGISTRADORES|saidaA[1]~87_combout\ $end
$var wire 1 ?% \BANCO_REGISTRADORES|registrador~1110_combout\ $end
$var wire 1 @% \BANCO_REGISTRADORES|registrador~392_q\ $end
$var wire 1 A% \BANCO_REGISTRADORES|registrador~360_q\ $end
$var wire 1 B% \BANCO_REGISTRADORES|saidaB[2]~3_combout\ $end
$var wire 1 C% \BANCO_REGISTRADORES|registrador~1103_combout\ $end
$var wire 1 D% \ULA|Add0~6\ $end
$var wire 1 E% \ULA|Add0~9_sumout\ $end
$var wire 1 F% \ULA|saida[2]~2_combout\ $end
$var wire 1 G% \BANCO_REGISTRADORES|registrador~328_q\ $end
$var wire 1 H% \BANCO_REGISTRADORES|registrador~296_q\ $end
$var wire 1 I% \BANCO_REGISTRADORES|saidaA[2]~83_combout\ $end
$var wire 1 J% \BANCO_REGISTRADORES|registrador~1111_combout\ $end
$var wire 1 K% \BANCO_REGISTRADORES|registrador~393_q\ $end
$var wire 1 L% \BANCO_REGISTRADORES|registrador~1115_combout\ $end
$var wire 1 M% \BANCO_REGISTRADORES|registrador~361_q\ $end
$var wire 1 N% \BANCO_REGISTRADORES|registrador~1074_combout\ $end
$var wire 1 O% \BANCO_REGISTRADORES|saidaB[3]~4_combout\ $end
$var wire 1 P% \ULA|Add0~10\ $end
$var wire 1 Q% \ULA|Add0~13_sumout\ $end
$var wire 1 R% \ULA|saida[3]~3_combout\ $end
$var wire 1 S% \BANCO_REGISTRADORES|registrador~1112_combout\ $end
$var wire 1 T% \BANCO_REGISTRADORES|registrador~329_q\ $end
$var wire 1 U% \BANCO_REGISTRADORES|registrador~297_q\ $end
$var wire 1 V% \BANCO_REGISTRADORES|saidaA[3]~79_combout\ $end
$var wire 1 W% \BANCO_REGISTRADORES|registrador~362_q\ $end
$var wire 1 X% \BANCO_REGISTRADORES|saidaB[4]~5_combout\ $end
$var wire 1 Y% \BANCO_REGISTRADORES|registrador~1104_combout\ $end
$var wire 1 Z% \ULA|Add0~14\ $end
$var wire 1 [% \ULA|Add0~17_sumout\ $end
$var wire 1 \% \ULA|saida[4]~4_combout\ $end
$var wire 1 ]% \BANCO_REGISTRADORES|registrador~394_q\ $end
$var wire 1 ^% \BANCO_REGISTRADORES|registrador~330_q\ $end
$var wire 1 _% \BANCO_REGISTRADORES|registrador~298_q\ $end
$var wire 1 `% \BANCO_REGISTRADORES|registrador~1062_combout\ $end
$var wire 1 a% \BANCO_REGISTRADORES|saidaA[4]~0_combout\ $end
$var wire 1 b% \BANCO_REGISTRADORES|registrador~363_q\ $end
$var wire 1 c% \BANCO_REGISTRADORES|registrador~1075_combout\ $end
$var wire 1 d% \BANCO_REGISTRADORES|saidaB[5]~6_combout\ $end
$var wire 1 e% \ULA|Add0~18\ $end
$var wire 1 f% \ULA|Add0~21_sumout\ $end
$var wire 1 g% \ULA|saida[5]~5_combout\ $end
$var wire 1 h% \BANCO_REGISTRADORES|registrador~395_q\ $end
$var wire 1 i% \BANCO_REGISTRADORES|registrador~331_q\ $end
$var wire 1 j% \BANCO_REGISTRADORES|registrador~299_q\ $end
$var wire 1 k% \BANCO_REGISTRADORES|registrador~1063_combout\ $end
$var wire 1 l% \BANCO_REGISTRADORES|saidaA[5]~1_combout\ $end
$var wire 1 m% \BANCO_REGISTRADORES|registrador~364_q\ $end
$var wire 1 n% \BANCO_REGISTRADORES|saidaB[6]~7_combout\ $end
$var wire 1 o% \BANCO_REGISTRADORES|registrador~1105_combout\ $end
$var wire 1 p% \ULA|Add0~22\ $end
$var wire 1 q% \ULA|Add0~25_sumout\ $end
$var wire 1 r% \ULA|saida[6]~6_combout\ $end
$var wire 1 s% \BANCO_REGISTRADORES|registrador~396_q\ $end
$var wire 1 t% \BANCO_REGISTRADORES|registrador~332_q\ $end
$var wire 1 u% \BANCO_REGISTRADORES|registrador~300_q\ $end
$var wire 1 v% \BANCO_REGISTRADORES|registrador~1064_combout\ $end
$var wire 1 w% \BANCO_REGISTRADORES|saidaA[6]~2_combout\ $end
$var wire 1 x% \BANCO_REGISTRADORES|registrador~365_q\ $end
$var wire 1 y% \BANCO_REGISTRADORES|registrador~1076_combout\ $end
$var wire 1 z% \BANCO_REGISTRADORES|saidaB[7]~8_combout\ $end
$var wire 1 {% \ULA|Add0~26\ $end
$var wire 1 |% \ULA|Add0~29_sumout\ $end
$var wire 1 }% \ULA|saida[7]~7_combout\ $end
$var wire 1 ~% \BANCO_REGISTRADORES|registrador~397_q\ $end
$var wire 1 !& \BANCO_REGISTRADORES|registrador~333_q\ $end
$var wire 1 "& \BANCO_REGISTRADORES|registrador~301_q\ $end
$var wire 1 #& \BANCO_REGISTRADORES|registrador~1065_combout\ $end
$var wire 1 $& \BANCO_REGISTRADORES|saidaA[7]~3_combout\ $end
$var wire 1 %& \BANCO_REGISTRADORES|registrador~366_q\ $end
$var wire 1 && \BANCO_REGISTRADORES|saidaB[8]~9_combout\ $end
$var wire 1 '& \BANCO_REGISTRADORES|registrador~1106_combout\ $end
$var wire 1 (& \ULA|Add0~30\ $end
$var wire 1 )& \ULA|Add0~33_sumout\ $end
$var wire 1 *& \ULA|saida[8]~8_combout\ $end
$var wire 1 +& \BANCO_REGISTRADORES|registrador~398_q\ $end
$var wire 1 ,& \BANCO_REGISTRADORES|registrador~334_q\ $end
$var wire 1 -& \BANCO_REGISTRADORES|registrador~302_q\ $end
$var wire 1 .& \BANCO_REGISTRADORES|registrador~1066_combout\ $end
$var wire 1 /& \BANCO_REGISTRADORES|saidaA[8]~4_combout\ $end
$var wire 1 0& \BANCO_REGISTRADORES|registrador~367_q\ $end
$var wire 1 1& \BANCO_REGISTRADORES|registrador~1077_combout\ $end
$var wire 1 2& \BANCO_REGISTRADORES|saidaB[9]~10_combout\ $end
$var wire 1 3& \ULA|Add0~34\ $end
$var wire 1 4& \ULA|Add0~37_sumout\ $end
$var wire 1 5& \ULA|saida[9]~9_combout\ $end
$var wire 1 6& \BANCO_REGISTRADORES|registrador~399_q\ $end
$var wire 1 7& \BANCO_REGISTRADORES|registrador~335_q\ $end
$var wire 1 8& \BANCO_REGISTRADORES|registrador~303_q\ $end
$var wire 1 9& \BANCO_REGISTRADORES|registrador~1067_combout\ $end
$var wire 1 :& \BANCO_REGISTRADORES|saidaA[9]~5_combout\ $end
$var wire 1 ;& \BANCO_REGISTRADORES|registrador~368_q\ $end
$var wire 1 <& \BANCO_REGISTRADORES|saidaB[10]~11_combout\ $end
$var wire 1 =& \BANCO_REGISTRADORES|registrador~1107_combout\ $end
$var wire 1 >& \ULA|Add0~38\ $end
$var wire 1 ?& \ULA|Add0~41_sumout\ $end
$var wire 1 @& \ULA|saida[10]~10_combout\ $end
$var wire 1 A& \BANCO_REGISTRADORES|registrador~400_q\ $end
$var wire 1 B& \BANCO_REGISTRADORES|registrador~336_q\ $end
$var wire 1 C& \BANCO_REGISTRADORES|registrador~304_q\ $end
$var wire 1 D& \BANCO_REGISTRADORES|registrador~1068_combout\ $end
$var wire 1 E& \BANCO_REGISTRADORES|saidaA[10]~6_combout\ $end
$var wire 1 F& \BANCO_REGISTRADORES|registrador~369_q\ $end
$var wire 1 G& \BANCO_REGISTRADORES|registrador~1078_combout\ $end
$var wire 1 H& \BANCO_REGISTRADORES|saidaB[11]~12_combout\ $end
$var wire 1 I& \ULA|Add0~42\ $end
$var wire 1 J& \ULA|Add0~45_sumout\ $end
$var wire 1 K& \ULA|saida[11]~11_combout\ $end
$var wire 1 L& \BANCO_REGISTRADORES|registrador~401_q\ $end
$var wire 1 M& \BANCO_REGISTRADORES|registrador~337_q\ $end
$var wire 1 N& \BANCO_REGISTRADORES|registrador~305_q\ $end
$var wire 1 O& \BANCO_REGISTRADORES|registrador~1069_combout\ $end
$var wire 1 P& \BANCO_REGISTRADORES|saidaA[11]~7_combout\ $end
$var wire 1 Q& \BANCO_REGISTRADORES|registrador~370_q\ $end
$var wire 1 R& \BANCO_REGISTRADORES|saidaB[12]~13_combout\ $end
$var wire 1 S& \BANCO_REGISTRADORES|registrador~1108_combout\ $end
$var wire 1 T& \ULA|Add0~46\ $end
$var wire 1 U& \ULA|Add0~49_sumout\ $end
$var wire 1 V& \ULA|saida[12]~12_combout\ $end
$var wire 1 W& \BANCO_REGISTRADORES|registrador~402_q\ $end
$var wire 1 X& \BANCO_REGISTRADORES|registrador~338_q\ $end
$var wire 1 Y& \BANCO_REGISTRADORES|registrador~306_q\ $end
$var wire 1 Z& \BANCO_REGISTRADORES|registrador~1070_combout\ $end
$var wire 1 [& \BANCO_REGISTRADORES|saidaA[12]~8_combout\ $end
$var wire 1 \& \BANCO_REGISTRADORES|registrador~371_q\ $end
$var wire 1 ]& \BANCO_REGISTRADORES|registrador~1079_combout\ $end
$var wire 1 ^& \BANCO_REGISTRADORES|saidaB[13]~14_combout\ $end
$var wire 1 _& \ULA|Add0~50\ $end
$var wire 1 `& \ULA|Add0~53_sumout\ $end
$var wire 1 a& \ULA|saida[13]~13_combout\ $end
$var wire 1 b& \BANCO_REGISTRADORES|registrador~403_q\ $end
$var wire 1 c& \BANCO_REGISTRADORES|registrador~339_q\ $end
$var wire 1 d& \BANCO_REGISTRADORES|registrador~307_q\ $end
$var wire 1 e& \BANCO_REGISTRADORES|registrador~1071_combout\ $end
$var wire 1 f& \BANCO_REGISTRADORES|saidaA[13]~9_combout\ $end
$var wire 1 g& \BANCO_REGISTRADORES|registrador~372_q\ $end
$var wire 1 h& \BANCO_REGISTRADORES|registrador~308_q\ $end
$var wire 1 i& \BANCO_REGISTRADORES|registrador~1080_combout\ $end
$var wire 1 j& \BANCO_REGISTRADORES|saidaB[14]~15_combout\ $end
$var wire 1 k& \ULA|Add0~54\ $end
$var wire 1 l& \ULA|Add0~57_sumout\ $end
$var wire 1 m& \ULA|saida[14]~14_combout\ $end
$var wire 1 n& \BANCO_REGISTRADORES|registrador~404_q\ $end
$var wire 1 o& \BANCO_REGISTRADORES|registrador~340_q\ $end
$var wire 1 p& \BANCO_REGISTRADORES|registrador~1072_combout\ $end
$var wire 1 q& \BANCO_REGISTRADORES|saidaA[14]~10_combout\ $end
$var wire 1 r& \BANCO_REGISTRADORES|registrador~405_q\ $end
$var wire 1 s& \BANCO_REGISTRADORES|registrador~373_q\ $end
$var wire 1 t& \BANCO_REGISTRADORES|registrador~1081_combout\ $end
$var wire 1 u& \BANCO_REGISTRADORES|saidaB[15]~16_combout\ $end
$var wire 1 v& \ULA|Add0~58\ $end
$var wire 1 w& \ULA|Add0~61_sumout\ $end
$var wire 1 x& \ULA|saida[15]~15_combout\ $end
$var wire 1 y& \BANCO_REGISTRADORES|registrador~341_q\ $end
$var wire 1 z& \BANCO_REGISTRADORES|registrador~309_q\ $end
$var wire 1 {& \BANCO_REGISTRADORES|saidaA[15]~75_combout\ $end
$var wire 1 |& \BANCO_REGISTRADORES|registrador~406_q\ $end
$var wire 1 }& \BANCO_REGISTRADORES|registrador~374_q\ $end
$var wire 1 ~& \BANCO_REGISTRADORES|registrador~310_q\ $end
$var wire 1 !' \BANCO_REGISTRADORES|registrador~1082_combout\ $end
$var wire 1 "' \BANCO_REGISTRADORES|saidaB[16]~17_combout\ $end
$var wire 1 #' \ULA|Add0~62\ $end
$var wire 1 $' \ULA|Add0~65_sumout\ $end
$var wire 1 %' \ULA|saida[16]~16_combout\ $end
$var wire 1 &' \BANCO_REGISTRADORES|registrador~342_q\ $end
$var wire 1 '' \BANCO_REGISTRADORES|saidaA[16]~71_combout\ $end
$var wire 1 (' \BANCO_REGISTRADORES|registrador~407_q\ $end
$var wire 1 )' \BANCO_REGISTRADORES|registrador~375_q\ $end
$var wire 1 *' \BANCO_REGISTRADORES|registrador~1083_combout\ $end
$var wire 1 +' \BANCO_REGISTRADORES|saidaB[17]~18_combout\ $end
$var wire 1 ,' \ULA|Add0~66\ $end
$var wire 1 -' \ULA|Add0~69_sumout\ $end
$var wire 1 .' \ULA|saida[17]~17_combout\ $end
$var wire 1 /' \BANCO_REGISTRADORES|registrador~343_q\ $end
$var wire 1 0' \BANCO_REGISTRADORES|registrador~311_q\ $end
$var wire 1 1' \BANCO_REGISTRADORES|saidaA[17]~67_combout\ $end
$var wire 1 2' \BANCO_REGISTRADORES|registrador~408_q\ $end
$var wire 1 3' \BANCO_REGISTRADORES|registrador~376_q\ $end
$var wire 1 4' \BANCO_REGISTRADORES|registrador~312_q\ $end
$var wire 1 5' \BANCO_REGISTRADORES|registrador~1084_combout\ $end
$var wire 1 6' \BANCO_REGISTRADORES|saidaB[18]~19_combout\ $end
$var wire 1 7' \ULA|Add0~70\ $end
$var wire 1 8' \ULA|Add0~73_sumout\ $end
$var wire 1 9' \ULA|saida[18]~18_combout\ $end
$var wire 1 :' \BANCO_REGISTRADORES|registrador~344_q\ $end
$var wire 1 ;' \BANCO_REGISTRADORES|saidaA[18]~63_combout\ $end
$var wire 1 <' \BANCO_REGISTRADORES|registrador~409_q\ $end
$var wire 1 =' \BANCO_REGISTRADORES|registrador~377_q\ $end
$var wire 1 >' \BANCO_REGISTRADORES|registrador~1085_combout\ $end
$var wire 1 ?' \BANCO_REGISTRADORES|saidaB[19]~20_combout\ $end
$var wire 1 @' \ULA|Add0~74\ $end
$var wire 1 A' \ULA|Add0~77_sumout\ $end
$var wire 1 B' \ULA|saida[19]~19_combout\ $end
$var wire 1 C' \BANCO_REGISTRADORES|registrador~345_q\ $end
$var wire 1 D' \BANCO_REGISTRADORES|registrador~313_q\ $end
$var wire 1 E' \BANCO_REGISTRADORES|saidaA[19]~59_combout\ $end
$var wire 1 F' \BANCO_REGISTRADORES|registrador~410_q\ $end
$var wire 1 G' \BANCO_REGISTRADORES|registrador~378_q\ $end
$var wire 1 H' \BANCO_REGISTRADORES|registrador~314_q\ $end
$var wire 1 I' \BANCO_REGISTRADORES|registrador~1086_combout\ $end
$var wire 1 J' \BANCO_REGISTRADORES|saidaB[20]~21_combout\ $end
$var wire 1 K' \ULA|Add0~78\ $end
$var wire 1 L' \ULA|Add0~81_sumout\ $end
$var wire 1 M' \ULA|saida[20]~20_combout\ $end
$var wire 1 N' \BANCO_REGISTRADORES|registrador~346_q\ $end
$var wire 1 O' \BANCO_REGISTRADORES|saidaA[20]~55_combout\ $end
$var wire 1 P' \BANCO_REGISTRADORES|registrador~411_q\ $end
$var wire 1 Q' \BANCO_REGISTRADORES|registrador~379_q\ $end
$var wire 1 R' \BANCO_REGISTRADORES|registrador~1087_combout\ $end
$var wire 1 S' \BANCO_REGISTRADORES|saidaB[21]~22_combout\ $end
$var wire 1 T' \ULA|Add0~82\ $end
$var wire 1 U' \ULA|Add0~85_sumout\ $end
$var wire 1 V' \ULA|saida[21]~21_combout\ $end
$var wire 1 W' \BANCO_REGISTRADORES|registrador~347_q\ $end
$var wire 1 X' \BANCO_REGISTRADORES|registrador~315_q\ $end
$var wire 1 Y' \BANCO_REGISTRADORES|saidaA[21]~51_combout\ $end
$var wire 1 Z' \BANCO_REGISTRADORES|registrador~412_q\ $end
$var wire 1 [' \BANCO_REGISTRADORES|registrador~380_q\ $end
$var wire 1 \' \BANCO_REGISTRADORES|registrador~316_q\ $end
$var wire 1 ]' \BANCO_REGISTRADORES|registrador~1088_combout\ $end
$var wire 1 ^' \BANCO_REGISTRADORES|saidaB[22]~23_combout\ $end
$var wire 1 _' \ULA|Add0~86\ $end
$var wire 1 `' \ULA|Add0~89_sumout\ $end
$var wire 1 a' \ULA|saida[22]~22_combout\ $end
$var wire 1 b' \BANCO_REGISTRADORES|registrador~348_q\ $end
$var wire 1 c' \BANCO_REGISTRADORES|saidaA[22]~47_combout\ $end
$var wire 1 d' \BANCO_REGISTRADORES|registrador~413_q\ $end
$var wire 1 e' \BANCO_REGISTRADORES|registrador~381_q\ $end
$var wire 1 f' \BANCO_REGISTRADORES|registrador~1089_combout\ $end
$var wire 1 g' \BANCO_REGISTRADORES|saidaB[23]~24_combout\ $end
$var wire 1 h' \ULA|Add0~90\ $end
$var wire 1 i' \ULA|Add0~93_sumout\ $end
$var wire 1 j' \ULA|saida[23]~23_combout\ $end
$var wire 1 k' \BANCO_REGISTRADORES|registrador~349_q\ $end
$var wire 1 l' \BANCO_REGISTRADORES|registrador~317_q\ $end
$var wire 1 m' \BANCO_REGISTRADORES|saidaA[23]~43_combout\ $end
$var wire 1 n' \BANCO_REGISTRADORES|registrador~414_q\ $end
$var wire 1 o' \BANCO_REGISTRADORES|registrador~382_q\ $end
$var wire 1 p' \BANCO_REGISTRADORES|registrador~318_q\ $end
$var wire 1 q' \BANCO_REGISTRADORES|registrador~1090_combout\ $end
$var wire 1 r' \BANCO_REGISTRADORES|saidaB[24]~25_combout\ $end
$var wire 1 s' \ULA|Add0~94\ $end
$var wire 1 t' \ULA|Add0~97_sumout\ $end
$var wire 1 u' \ULA|saida[24]~24_combout\ $end
$var wire 1 v' \BANCO_REGISTRADORES|registrador~350_q\ $end
$var wire 1 w' \BANCO_REGISTRADORES|saidaA[24]~39_combout\ $end
$var wire 1 x' \BANCO_REGISTRADORES|registrador~415_q\ $end
$var wire 1 y' \BANCO_REGISTRADORES|registrador~383_q\ $end
$var wire 1 z' \BANCO_REGISTRADORES|registrador~1091_combout\ $end
$var wire 1 {' \BANCO_REGISTRADORES|saidaB[25]~26_combout\ $end
$var wire 1 |' \ULA|Add0~98\ $end
$var wire 1 }' \ULA|Add0~101_sumout\ $end
$var wire 1 ~' \ULA|saida[25]~25_combout\ $end
$var wire 1 !( \BANCO_REGISTRADORES|registrador~351_q\ $end
$var wire 1 "( \BANCO_REGISTRADORES|registrador~319_q\ $end
$var wire 1 #( \BANCO_REGISTRADORES|saidaA[25]~35_combout\ $end
$var wire 1 $( \BANCO_REGISTRADORES|registrador~416_q\ $end
$var wire 1 %( \BANCO_REGISTRADORES|registrador~384_q\ $end
$var wire 1 &( \BANCO_REGISTRADORES|registrador~320_q\ $end
$var wire 1 '( \BANCO_REGISTRADORES|registrador~1092_combout\ $end
$var wire 1 (( \BANCO_REGISTRADORES|saidaB[26]~27_combout\ $end
$var wire 1 )( \ULA|Add0~102\ $end
$var wire 1 *( \ULA|Add0~105_sumout\ $end
$var wire 1 +( \ULA|saida[26]~26_combout\ $end
$var wire 1 ,( \BANCO_REGISTRADORES|registrador~352_q\ $end
$var wire 1 -( \BANCO_REGISTRADORES|saidaA[26]~31_combout\ $end
$var wire 1 .( \BANCO_REGISTRADORES|registrador~417_q\ $end
$var wire 1 /( \BANCO_REGISTRADORES|registrador~385_q\ $end
$var wire 1 0( \BANCO_REGISTRADORES|registrador~1093_combout\ $end
$var wire 1 1( \BANCO_REGISTRADORES|saidaB[27]~28_combout\ $end
$var wire 1 2( \ULA|Add0~106\ $end
$var wire 1 3( \ULA|Add0~109_sumout\ $end
$var wire 1 4( \ULA|saida[27]~27_combout\ $end
$var wire 1 5( \BANCO_REGISTRADORES|registrador~353_q\ $end
$var wire 1 6( \BANCO_REGISTRADORES|registrador~321_q\ $end
$var wire 1 7( \BANCO_REGISTRADORES|saidaA[27]~27_combout\ $end
$var wire 1 8( \BANCO_REGISTRADORES|registrador~418_q\ $end
$var wire 1 9( \BANCO_REGISTRADORES|registrador~386_q\ $end
$var wire 1 :( \BANCO_REGISTRADORES|registrador~322_q\ $end
$var wire 1 ;( \BANCO_REGISTRADORES|registrador~1094_combout\ $end
$var wire 1 <( \BANCO_REGISTRADORES|saidaB[28]~29_combout\ $end
$var wire 1 =( \ULA|Add0~110\ $end
$var wire 1 >( \ULA|Add0~113_sumout\ $end
$var wire 1 ?( \ULA|saida[28]~28_combout\ $end
$var wire 1 @( \BANCO_REGISTRADORES|registrador~354_q\ $end
$var wire 1 A( \BANCO_REGISTRADORES|saidaA[28]~23_combout\ $end
$var wire 1 B( \BANCO_REGISTRADORES|registrador~419_q\ $end
$var wire 1 C( \BANCO_REGISTRADORES|registrador~387_q\ $end
$var wire 1 D( \BANCO_REGISTRADORES|registrador~1095_combout\ $end
$var wire 1 E( \BANCO_REGISTRADORES|saidaB[29]~30_combout\ $end
$var wire 1 F( \ULA|Add0~114\ $end
$var wire 1 G( \ULA|Add0~117_sumout\ $end
$var wire 1 H( \ULA|saida[29]~29_combout\ $end
$var wire 1 I( \BANCO_REGISTRADORES|registrador~355_q\ $end
$var wire 1 J( \BANCO_REGISTRADORES|registrador~323_q\ $end
$var wire 1 K( \BANCO_REGISTRADORES|saidaA[29]~19_combout\ $end
$var wire 1 L( \BANCO_REGISTRADORES|registrador~420_q\ $end
$var wire 1 M( \BANCO_REGISTRADORES|registrador~388_q\ $end
$var wire 1 N( \BANCO_REGISTRADORES|registrador~324_q\ $end
$var wire 1 O( \BANCO_REGISTRADORES|registrador~1096_combout\ $end
$var wire 1 P( \BANCO_REGISTRADORES|saidaB[30]~31_combout\ $end
$var wire 1 Q( \ULA|Add0~118\ $end
$var wire 1 R( \ULA|Add0~121_sumout\ $end
$var wire 1 S( \ULA|saida[30]~30_combout\ $end
$var wire 1 T( \BANCO_REGISTRADORES|registrador~356_q\ $end
$var wire 1 U( \BANCO_REGISTRADORES|saidaA[30]~15_combout\ $end
$var wire 1 V( \BANCO_REGISTRADORES|registrador~421_q\ $end
$var wire 1 W( \BANCO_REGISTRADORES|registrador~389_q\ $end
$var wire 1 X( \BANCO_REGISTRADORES|registrador~1097_combout\ $end
$var wire 1 Y( \BANCO_REGISTRADORES|saidaB[31]~32_combout\ $end
$var wire 1 Z( \ULA|Add0~122\ $end
$var wire 1 [( \ULA|Add0~125_sumout\ $end
$var wire 1 \( \ULA|saida[31]~31_combout\ $end
$var wire 1 ]( \BANCO_REGISTRADORES|registrador~357_q\ $end
$var wire 1 ^( \BANCO_REGISTRADORES|registrador~325_q\ $end
$var wire 1 _( \BANCO_REGISTRADORES|saidaA[31]~11_combout\ $end
$var wire 1 `( \PC|DOUT\ [31] $end
$var wire 1 a( \PC|DOUT\ [30] $end
$var wire 1 b( \PC|DOUT\ [29] $end
$var wire 1 c( \PC|DOUT\ [28] $end
$var wire 1 d( \PC|DOUT\ [27] $end
$var wire 1 e( \PC|DOUT\ [26] $end
$var wire 1 f( \PC|DOUT\ [25] $end
$var wire 1 g( \PC|DOUT\ [24] $end
$var wire 1 h( \PC|DOUT\ [23] $end
$var wire 1 i( \PC|DOUT\ [22] $end
$var wire 1 j( \PC|DOUT\ [21] $end
$var wire 1 k( \PC|DOUT\ [20] $end
$var wire 1 l( \PC|DOUT\ [19] $end
$var wire 1 m( \PC|DOUT\ [18] $end
$var wire 1 n( \PC|DOUT\ [17] $end
$var wire 1 o( \PC|DOUT\ [16] $end
$var wire 1 p( \PC|DOUT\ [15] $end
$var wire 1 q( \PC|DOUT\ [14] $end
$var wire 1 r( \PC|DOUT\ [13] $end
$var wire 1 s( \PC|DOUT\ [12] $end
$var wire 1 t( \PC|DOUT\ [11] $end
$var wire 1 u( \PC|DOUT\ [10] $end
$var wire 1 v( \PC|DOUT\ [9] $end
$var wire 1 w( \PC|DOUT\ [8] $end
$var wire 1 x( \PC|DOUT\ [7] $end
$var wire 1 y( \PC|DOUT\ [6] $end
$var wire 1 z( \PC|DOUT\ [5] $end
$var wire 1 {( \PC|DOUT\ [4] $end
$var wire 1 |( \PC|DOUT\ [3] $end
$var wire 1 }( \PC|DOUT\ [2] $end
$var wire 1 ~( \PC|DOUT\ [1] $end
$var wire 1 !) \PC|DOUT\ [0] $end
$var wire 1 ") \ULA|ALT_INV_Add0~41_sumout\ $end
$var wire 1 #) \ULA|ALT_INV_Add0~37_sumout\ $end
$var wire 1 $) \ULA|ALT_INV_Add0~33_sumout\ $end
$var wire 1 %) \ULA|ALT_INV_Add0~29_sumout\ $end
$var wire 1 &) \ULA|ALT_INV_Add0~25_sumout\ $end
$var wire 1 ') \ULA|ALT_INV_Add0~21_sumout\ $end
$var wire 1 () \ULA|ALT_INV_Add0~17_sumout\ $end
$var wire 1 )) \ULA|ALT_INV_Add0~13_sumout\ $end
$var wire 1 *) \ULA|ALT_INV_Add0~9_sumout\ $end
$var wire 1 +) \ULA|ALT_INV_Add0~5_sumout\ $end
$var wire 1 ,) \ULA|ALT_INV_Add0~1_sumout\ $end
$var wire 1 -) \PC|ALT_INV_DOUT\ [31] $end
$var wire 1 .) \PC|ALT_INV_DOUT\ [30] $end
$var wire 1 /) \PC|ALT_INV_DOUT\ [29] $end
$var wire 1 0) \PC|ALT_INV_DOUT\ [28] $end
$var wire 1 1) \PC|ALT_INV_DOUT\ [27] $end
$var wire 1 2) \PC|ALT_INV_DOUT\ [26] $end
$var wire 1 3) \PC|ALT_INV_DOUT\ [25] $end
$var wire 1 4) \PC|ALT_INV_DOUT\ [24] $end
$var wire 1 5) \PC|ALT_INV_DOUT\ [23] $end
$var wire 1 6) \PC|ALT_INV_DOUT\ [22] $end
$var wire 1 7) \PC|ALT_INV_DOUT\ [21] $end
$var wire 1 8) \PC|ALT_INV_DOUT\ [20] $end
$var wire 1 9) \PC|ALT_INV_DOUT\ [19] $end
$var wire 1 :) \PC|ALT_INV_DOUT\ [18] $end
$var wire 1 ;) \PC|ALT_INV_DOUT\ [17] $end
$var wire 1 <) \PC|ALT_INV_DOUT\ [16] $end
$var wire 1 =) \PC|ALT_INV_DOUT\ [15] $end
$var wire 1 >) \PC|ALT_INV_DOUT\ [14] $end
$var wire 1 ?) \PC|ALT_INV_DOUT\ [13] $end
$var wire 1 @) \PC|ALT_INV_DOUT\ [12] $end
$var wire 1 A) \PC|ALT_INV_DOUT\ [11] $end
$var wire 1 B) \PC|ALT_INV_DOUT\ [10] $end
$var wire 1 C) \PC|ALT_INV_DOUT\ [9] $end
$var wire 1 D) \PC|ALT_INV_DOUT\ [8] $end
$var wire 1 E) \PC|ALT_INV_DOUT\ [7] $end
$var wire 1 F) \PC|ALT_INV_DOUT\ [6] $end
$var wire 1 G) \PC|ALT_INV_DOUT\ [5] $end
$var wire 1 H) \PC|ALT_INV_DOUT\ [4] $end
$var wire 1 I) \PC|ALT_INV_DOUT\ [3] $end
$var wire 1 J) \PC|ALT_INV_DOUT\ [2] $end
$var wire 1 K) \BANCO_REGISTRADORES|ALT_INV_saidaA[0]~91_combout\ $end
$var wire 1 L) \BANCO_REGISTRADORES|ALT_INV_saidaA[1]~87_combout\ $end
$var wire 1 M) \BANCO_REGISTRADORES|ALT_INV_saidaA[2]~83_combout\ $end
$var wire 1 N) \BANCO_REGISTRADORES|ALT_INV_saidaA[3]~79_combout\ $end
$var wire 1 O) \BANCO_REGISTRADORES|ALT_INV_saidaA[15]~75_combout\ $end
$var wire 1 P) \BANCO_REGISTRADORES|ALT_INV_saidaA[16]~71_combout\ $end
$var wire 1 Q) \BANCO_REGISTRADORES|ALT_INV_saidaA[17]~67_combout\ $end
$var wire 1 R) \BANCO_REGISTRADORES|ALT_INV_saidaA[18]~63_combout\ $end
$var wire 1 S) \BANCO_REGISTRADORES|ALT_INV_saidaA[19]~59_combout\ $end
$var wire 1 T) \BANCO_REGISTRADORES|ALT_INV_saidaA[20]~55_combout\ $end
$var wire 1 U) \BANCO_REGISTRADORES|ALT_INV_saidaA[21]~51_combout\ $end
$var wire 1 V) \BANCO_REGISTRADORES|ALT_INV_saidaA[22]~47_combout\ $end
$var wire 1 W) \BANCO_REGISTRADORES|ALT_INV_saidaA[23]~43_combout\ $end
$var wire 1 X) \BANCO_REGISTRADORES|ALT_INV_saidaA[24]~39_combout\ $end
$var wire 1 Y) \BANCO_REGISTRADORES|ALT_INV_saidaA[25]~35_combout\ $end
$var wire 1 Z) \BANCO_REGISTRADORES|ALT_INV_saidaA[26]~31_combout\ $end
$var wire 1 [) \BANCO_REGISTRADORES|ALT_INV_saidaA[27]~27_combout\ $end
$var wire 1 \) \BANCO_REGISTRADORES|ALT_INV_saidaA[28]~23_combout\ $end
$var wire 1 ]) \BANCO_REGISTRADORES|ALT_INV_saidaA[29]~19_combout\ $end
$var wire 1 ^) \BANCO_REGISTRADORES|ALT_INV_saidaA[30]~15_combout\ $end
$var wire 1 _) \BANCO_REGISTRADORES|ALT_INV_saidaA[31]~11_combout\ $end
$var wire 1 `) \ULA|ALT_INV_Add0~125_sumout\ $end
$var wire 1 a) \ULA|ALT_INV_Add0~121_sumout\ $end
$var wire 1 b) \ULA|ALT_INV_Add0~117_sumout\ $end
$var wire 1 c) \ULA|ALT_INV_Add0~113_sumout\ $end
$var wire 1 d) \ULA|ALT_INV_Add0~109_sumout\ $end
$var wire 1 e) \ULA|ALT_INV_Add0~105_sumout\ $end
$var wire 1 f) \ULA|ALT_INV_Add0~101_sumout\ $end
$var wire 1 g) \ULA|ALT_INV_Add0~97_sumout\ $end
$var wire 1 h) \ULA|ALT_INV_Add0~93_sumout\ $end
$var wire 1 i) \ULA|ALT_INV_Add0~89_sumout\ $end
$var wire 1 j) \ULA|ALT_INV_Add0~85_sumout\ $end
$var wire 1 k) \ULA|ALT_INV_Add0~81_sumout\ $end
$var wire 1 l) \ULA|ALT_INV_Add0~77_sumout\ $end
$var wire 1 m) \ULA|ALT_INV_Add0~73_sumout\ $end
$var wire 1 n) \ULA|ALT_INV_Add0~69_sumout\ $end
$var wire 1 o) \ULA|ALT_INV_Add0~65_sumout\ $end
$var wire 1 p) \ULA|ALT_INV_Add0~61_sumout\ $end
$var wire 1 q) \ULA|ALT_INV_Add0~57_sumout\ $end
$var wire 1 r) \ULA|ALT_INV_Add0~53_sumout\ $end
$var wire 1 s) \ULA|ALT_INV_Add0~49_sumout\ $end
$var wire 1 t) \ULA|ALT_INV_Add0~45_sumout\ $end
$var wire 1 u) \BANCO_REGISTRADORES|ALT_INV_registrador~351_q\ $end
$var wire 1 v) \BANCO_REGISTRADORES|ALT_INV_registrador~415_q\ $end
$var wire 1 w) \BANCO_REGISTRADORES|ALT_INV_registrador~318_q\ $end
$var wire 1 x) \BANCO_REGISTRADORES|ALT_INV_registrador~350_q\ $end
$var wire 1 y) \BANCO_REGISTRADORES|ALT_INV_registrador~414_q\ $end
$var wire 1 z) \BANCO_REGISTRADORES|ALT_INV_registrador~317_q\ $end
$var wire 1 {) \BANCO_REGISTRADORES|ALT_INV_registrador~349_q\ $end
$var wire 1 |) \BANCO_REGISTRADORES|ALT_INV_registrador~413_q\ $end
$var wire 1 }) \BANCO_REGISTRADORES|ALT_INV_registrador~316_q\ $end
$var wire 1 ~) \BANCO_REGISTRADORES|ALT_INV_registrador~348_q\ $end
$var wire 1 !* \BANCO_REGISTRADORES|ALT_INV_registrador~412_q\ $end
$var wire 1 "* \BANCO_REGISTRADORES|ALT_INV_registrador~315_q\ $end
$var wire 1 #* \BANCO_REGISTRADORES|ALT_INV_registrador~347_q\ $end
$var wire 1 $* \BANCO_REGISTRADORES|ALT_INV_registrador~411_q\ $end
$var wire 1 %* \BANCO_REGISTRADORES|ALT_INV_registrador~314_q\ $end
$var wire 1 &* \BANCO_REGISTRADORES|ALT_INV_registrador~346_q\ $end
$var wire 1 '* \BANCO_REGISTRADORES|ALT_INV_registrador~410_q\ $end
$var wire 1 (* \BANCO_REGISTRADORES|ALT_INV_registrador~313_q\ $end
$var wire 1 )* \BANCO_REGISTRADORES|ALT_INV_registrador~345_q\ $end
$var wire 1 ** \BANCO_REGISTRADORES|ALT_INV_registrador~409_q\ $end
$var wire 1 +* \BANCO_REGISTRADORES|ALT_INV_registrador~312_q\ $end
$var wire 1 ,* \BANCO_REGISTRADORES|ALT_INV_registrador~344_q\ $end
$var wire 1 -* \BANCO_REGISTRADORES|ALT_INV_registrador~408_q\ $end
$var wire 1 .* \BANCO_REGISTRADORES|ALT_INV_registrador~311_q\ $end
$var wire 1 /* \BANCO_REGISTRADORES|ALT_INV_registrador~343_q\ $end
$var wire 1 0* \BANCO_REGISTRADORES|ALT_INV_registrador~407_q\ $end
$var wire 1 1* \BANCO_REGISTRADORES|ALT_INV_registrador~310_q\ $end
$var wire 1 2* \BANCO_REGISTRADORES|ALT_INV_registrador~342_q\ $end
$var wire 1 3* \BANCO_REGISTRADORES|ALT_INV_registrador~406_q\ $end
$var wire 1 4* \BANCO_REGISTRADORES|ALT_INV_registrador~309_q\ $end
$var wire 1 5* \BANCO_REGISTRADORES|ALT_INV_registrador~341_q\ $end
$var wire 1 6* \BANCO_REGISTRADORES|ALT_INV_registrador~405_q\ $end
$var wire 1 7* \BANCO_REGISTRADORES|ALT_INV_saidaA[14]~10_combout\ $end
$var wire 1 8* \BANCO_REGISTRADORES|ALT_INV_registrador~1072_combout\ $end
$var wire 1 9* \BANCO_REGISTRADORES|ALT_INV_registrador~308_q\ $end
$var wire 1 :* \BANCO_REGISTRADORES|ALT_INV_registrador~340_q\ $end
$var wire 1 ;* \BANCO_REGISTRADORES|ALT_INV_registrador~404_q\ $end
$var wire 1 <* \BANCO_REGISTRADORES|ALT_INV_saidaA[13]~9_combout\ $end
$var wire 1 =* \BANCO_REGISTRADORES|ALT_INV_registrador~1071_combout\ $end
$var wire 1 >* \BANCO_REGISTRADORES|ALT_INV_registrador~307_q\ $end
$var wire 1 ?* \BANCO_REGISTRADORES|ALT_INV_registrador~339_q\ $end
$var wire 1 @* \BANCO_REGISTRADORES|ALT_INV_registrador~403_q\ $end
$var wire 1 A* \BANCO_REGISTRADORES|ALT_INV_saidaA[12]~8_combout\ $end
$var wire 1 B* \BANCO_REGISTRADORES|ALT_INV_registrador~1070_combout\ $end
$var wire 1 C* \BANCO_REGISTRADORES|ALT_INV_registrador~306_q\ $end
$var wire 1 D* \BANCO_REGISTRADORES|ALT_INV_registrador~338_q\ $end
$var wire 1 E* \BANCO_REGISTRADORES|ALT_INV_registrador~402_q\ $end
$var wire 1 F* \BANCO_REGISTRADORES|ALT_INV_saidaA[11]~7_combout\ $end
$var wire 1 G* \BANCO_REGISTRADORES|ALT_INV_registrador~1069_combout\ $end
$var wire 1 H* \BANCO_REGISTRADORES|ALT_INV_registrador~305_q\ $end
$var wire 1 I* \BANCO_REGISTRADORES|ALT_INV_registrador~337_q\ $end
$var wire 1 J* \BANCO_REGISTRADORES|ALT_INV_registrador~401_q\ $end
$var wire 1 K* \BANCO_REGISTRADORES|ALT_INV_saidaA[10]~6_combout\ $end
$var wire 1 L* \BANCO_REGISTRADORES|ALT_INV_registrador~1068_combout\ $end
$var wire 1 M* \BANCO_REGISTRADORES|ALT_INV_registrador~304_q\ $end
$var wire 1 N* \BANCO_REGISTRADORES|ALT_INV_registrador~336_q\ $end
$var wire 1 O* \BANCO_REGISTRADORES|ALT_INV_registrador~400_q\ $end
$var wire 1 P* \BANCO_REGISTRADORES|ALT_INV_saidaA[9]~5_combout\ $end
$var wire 1 Q* \BANCO_REGISTRADORES|ALT_INV_registrador~1067_combout\ $end
$var wire 1 R* \BANCO_REGISTRADORES|ALT_INV_registrador~303_q\ $end
$var wire 1 S* \BANCO_REGISTRADORES|ALT_INV_registrador~335_q\ $end
$var wire 1 T* \BANCO_REGISTRADORES|ALT_INV_registrador~399_q\ $end
$var wire 1 U* \BANCO_REGISTRADORES|ALT_INV_saidaA[8]~4_combout\ $end
$var wire 1 V* \BANCO_REGISTRADORES|ALT_INV_registrador~1066_combout\ $end
$var wire 1 W* \BANCO_REGISTRADORES|ALT_INV_registrador~302_q\ $end
$var wire 1 X* \BANCO_REGISTRADORES|ALT_INV_registrador~334_q\ $end
$var wire 1 Y* \BANCO_REGISTRADORES|ALT_INV_registrador~398_q\ $end
$var wire 1 Z* \BANCO_REGISTRADORES|ALT_INV_saidaA[7]~3_combout\ $end
$var wire 1 [* \BANCO_REGISTRADORES|ALT_INV_registrador~1065_combout\ $end
$var wire 1 \* \BANCO_REGISTRADORES|ALT_INV_registrador~301_q\ $end
$var wire 1 ]* \BANCO_REGISTRADORES|ALT_INV_registrador~333_q\ $end
$var wire 1 ^* \BANCO_REGISTRADORES|ALT_INV_registrador~397_q\ $end
$var wire 1 _* \BANCO_REGISTRADORES|ALT_INV_saidaA[6]~2_combout\ $end
$var wire 1 `* \BANCO_REGISTRADORES|ALT_INV_registrador~1064_combout\ $end
$var wire 1 a* \BANCO_REGISTRADORES|ALT_INV_registrador~300_q\ $end
$var wire 1 b* \BANCO_REGISTRADORES|ALT_INV_registrador~332_q\ $end
$var wire 1 c* \BANCO_REGISTRADORES|ALT_INV_registrador~396_q\ $end
$var wire 1 d* \BANCO_REGISTRADORES|ALT_INV_saidaA[5]~1_combout\ $end
$var wire 1 e* \BANCO_REGISTRADORES|ALT_INV_registrador~1063_combout\ $end
$var wire 1 f* \BANCO_REGISTRADORES|ALT_INV_registrador~299_q\ $end
$var wire 1 g* \BANCO_REGISTRADORES|ALT_INV_registrador~331_q\ $end
$var wire 1 h* \BANCO_REGISTRADORES|ALT_INV_registrador~395_q\ $end
$var wire 1 i* \BANCO_REGISTRADORES|ALT_INV_saidaA[4]~0_combout\ $end
$var wire 1 j* \BANCO_REGISTRADORES|ALT_INV_registrador~1062_combout\ $end
$var wire 1 k* \BANCO_REGISTRADORES|ALT_INV_registrador~298_q\ $end
$var wire 1 l* \BANCO_REGISTRADORES|ALT_INV_registrador~330_q\ $end
$var wire 1 m* \BANCO_REGISTRADORES|ALT_INV_registrador~394_q\ $end
$var wire 1 n* \BANCO_REGISTRADORES|ALT_INV_registrador~297_q\ $end
$var wire 1 o* \BANCO_REGISTRADORES|ALT_INV_registrador~329_q\ $end
$var wire 1 p* \BANCO_REGISTRADORES|ALT_INV_registrador~393_q\ $end
$var wire 1 q* \BANCO_REGISTRADORES|ALT_INV_registrador~296_q\ $end
$var wire 1 r* \BANCO_REGISTRADORES|ALT_INV_registrador~328_q\ $end
$var wire 1 s* \BANCO_REGISTRADORES|ALT_INV_registrador~392_q\ $end
$var wire 1 t* \ROM|ALT_INV_memROM~1_combout\ $end
$var wire 1 u* \BANCO_REGISTRADORES|ALT_INV_registrador~295_q\ $end
$var wire 1 v* \BANCO_REGISTRADORES|ALT_INV_registrador~327_q\ $end
$var wire 1 w* \BANCO_REGISTRADORES|ALT_INV_registrador~391_q\ $end
$var wire 1 x* \BANCO_REGISTRADORES|ALT_INV_registrador~294_q\ $end
$var wire 1 y* \BANCO_REGISTRADORES|ALT_INV_registrador~326_q\ $end
$var wire 1 z* \BANCO_REGISTRADORES|ALT_INV_registrador~390_q\ $end
$var wire 1 {* \ROM|ALT_INV_memROM~0_combout\ $end
$var wire 1 |* \BANCO_REGISTRADORES|ALT_INV_saidaB[0]~0_combout\ $end
$var wire 1 }* \ULA|ALT_INV_saida[3]~3_combout\ $end
$var wire 1 ~* \ULA|ALT_INV_saida[2]~2_combout\ $end
$var wire 1 !+ \ULA|ALT_INV_saida[1]~1_combout\ $end
$var wire 1 "+ \ULA|ALT_INV_saida[0]~0_combout\ $end
$var wire 1 #+ \UNIDADE_CONTROLE|ALT_INV_saida~0_combout\ $end
$var wire 1 $+ \BANCO_REGISTRADORES|ALT_INV_saidaB[31]~32_combout\ $end
$var wire 1 %+ \BANCO_REGISTRADORES|ALT_INV_registrador~1097_combout\ $end
$var wire 1 &+ \BANCO_REGISTRADORES|ALT_INV_registrador~389_q\ $end
$var wire 1 '+ \BANCO_REGISTRADORES|ALT_INV_saidaB[30]~31_combout\ $end
$var wire 1 (+ \BANCO_REGISTRADORES|ALT_INV_registrador~1096_combout\ $end
$var wire 1 )+ \BANCO_REGISTRADORES|ALT_INV_registrador~388_q\ $end
$var wire 1 *+ \BANCO_REGISTRADORES|ALT_INV_saidaB[29]~30_combout\ $end
$var wire 1 ++ \BANCO_REGISTRADORES|ALT_INV_registrador~1095_combout\ $end
$var wire 1 ,+ \BANCO_REGISTRADORES|ALT_INV_registrador~387_q\ $end
$var wire 1 -+ \BANCO_REGISTRADORES|ALT_INV_saidaB[28]~29_combout\ $end
$var wire 1 .+ \BANCO_REGISTRADORES|ALT_INV_registrador~1094_combout\ $end
$var wire 1 /+ \BANCO_REGISTRADORES|ALT_INV_registrador~386_q\ $end
$var wire 1 0+ \BANCO_REGISTRADORES|ALT_INV_saidaB[27]~28_combout\ $end
$var wire 1 1+ \BANCO_REGISTRADORES|ALT_INV_registrador~1093_combout\ $end
$var wire 1 2+ \BANCO_REGISTRADORES|ALT_INV_registrador~385_q\ $end
$var wire 1 3+ \BANCO_REGISTRADORES|ALT_INV_saidaB[26]~27_combout\ $end
$var wire 1 4+ \BANCO_REGISTRADORES|ALT_INV_registrador~1092_combout\ $end
$var wire 1 5+ \BANCO_REGISTRADORES|ALT_INV_registrador~384_q\ $end
$var wire 1 6+ \BANCO_REGISTRADORES|ALT_INV_saidaB[25]~26_combout\ $end
$var wire 1 7+ \BANCO_REGISTRADORES|ALT_INV_registrador~1091_combout\ $end
$var wire 1 8+ \BANCO_REGISTRADORES|ALT_INV_registrador~383_q\ $end
$var wire 1 9+ \BANCO_REGISTRADORES|ALT_INV_saidaB[24]~25_combout\ $end
$var wire 1 :+ \BANCO_REGISTRADORES|ALT_INV_registrador~1090_combout\ $end
$var wire 1 ;+ \BANCO_REGISTRADORES|ALT_INV_registrador~382_q\ $end
$var wire 1 <+ \BANCO_REGISTRADORES|ALT_INV_saidaB[23]~24_combout\ $end
$var wire 1 =+ \BANCO_REGISTRADORES|ALT_INV_registrador~1089_combout\ $end
$var wire 1 >+ \BANCO_REGISTRADORES|ALT_INV_registrador~381_q\ $end
$var wire 1 ?+ \BANCO_REGISTRADORES|ALT_INV_saidaB[22]~23_combout\ $end
$var wire 1 @+ \BANCO_REGISTRADORES|ALT_INV_registrador~1088_combout\ $end
$var wire 1 A+ \BANCO_REGISTRADORES|ALT_INV_registrador~380_q\ $end
$var wire 1 B+ \BANCO_REGISTRADORES|ALT_INV_saidaB[21]~22_combout\ $end
$var wire 1 C+ \BANCO_REGISTRADORES|ALT_INV_registrador~1087_combout\ $end
$var wire 1 D+ \BANCO_REGISTRADORES|ALT_INV_registrador~379_q\ $end
$var wire 1 E+ \BANCO_REGISTRADORES|ALT_INV_saidaB[20]~21_combout\ $end
$var wire 1 F+ \BANCO_REGISTRADORES|ALT_INV_registrador~1086_combout\ $end
$var wire 1 G+ \BANCO_REGISTRADORES|ALT_INV_registrador~378_q\ $end
$var wire 1 H+ \BANCO_REGISTRADORES|ALT_INV_saidaB[19]~20_combout\ $end
$var wire 1 I+ \BANCO_REGISTRADORES|ALT_INV_registrador~1085_combout\ $end
$var wire 1 J+ \BANCO_REGISTRADORES|ALT_INV_registrador~377_q\ $end
$var wire 1 K+ \BANCO_REGISTRADORES|ALT_INV_saidaB[18]~19_combout\ $end
$var wire 1 L+ \BANCO_REGISTRADORES|ALT_INV_registrador~1084_combout\ $end
$var wire 1 M+ \BANCO_REGISTRADORES|ALT_INV_registrador~376_q\ $end
$var wire 1 N+ \BANCO_REGISTRADORES|ALT_INV_saidaB[17]~18_combout\ $end
$var wire 1 O+ \BANCO_REGISTRADORES|ALT_INV_registrador~1083_combout\ $end
$var wire 1 P+ \BANCO_REGISTRADORES|ALT_INV_registrador~375_q\ $end
$var wire 1 Q+ \BANCO_REGISTRADORES|ALT_INV_saidaB[16]~17_combout\ $end
$var wire 1 R+ \BANCO_REGISTRADORES|ALT_INV_registrador~1082_combout\ $end
$var wire 1 S+ \BANCO_REGISTRADORES|ALT_INV_registrador~374_q\ $end
$var wire 1 T+ \BANCO_REGISTRADORES|ALT_INV_saidaB[15]~16_combout\ $end
$var wire 1 U+ \BANCO_REGISTRADORES|ALT_INV_registrador~1081_combout\ $end
$var wire 1 V+ \BANCO_REGISTRADORES|ALT_INV_registrador~373_q\ $end
$var wire 1 W+ \BANCO_REGISTRADORES|ALT_INV_saidaB[14]~15_combout\ $end
$var wire 1 X+ \BANCO_REGISTRADORES|ALT_INV_registrador~1080_combout\ $end
$var wire 1 Y+ \BANCO_REGISTRADORES|ALT_INV_registrador~372_q\ $end
$var wire 1 Z+ \BANCO_REGISTRADORES|ALT_INV_saidaB[13]~14_combout\ $end
$var wire 1 [+ \BANCO_REGISTRADORES|ALT_INV_registrador~1079_combout\ $end
$var wire 1 \+ \BANCO_REGISTRADORES|ALT_INV_registrador~371_q\ $end
$var wire 1 ]+ \BANCO_REGISTRADORES|ALT_INV_saidaB[12]~13_combout\ $end
$var wire 1 ^+ \BANCO_REGISTRADORES|ALT_INV_registrador~370_q\ $end
$var wire 1 _+ \BANCO_REGISTRADORES|ALT_INV_saidaB[11]~12_combout\ $end
$var wire 1 `+ \BANCO_REGISTRADORES|ALT_INV_registrador~1078_combout\ $end
$var wire 1 a+ \BANCO_REGISTRADORES|ALT_INV_registrador~369_q\ $end
$var wire 1 b+ \BANCO_REGISTRADORES|ALT_INV_saidaB[10]~11_combout\ $end
$var wire 1 c+ \BANCO_REGISTRADORES|ALT_INV_registrador~368_q\ $end
$var wire 1 d+ \BANCO_REGISTRADORES|ALT_INV_saidaB[9]~10_combout\ $end
$var wire 1 e+ \BANCO_REGISTRADORES|ALT_INV_registrador~1077_combout\ $end
$var wire 1 f+ \BANCO_REGISTRADORES|ALT_INV_registrador~367_q\ $end
$var wire 1 g+ \BANCO_REGISTRADORES|ALT_INV_saidaB[8]~9_combout\ $end
$var wire 1 h+ \BANCO_REGISTRADORES|ALT_INV_registrador~366_q\ $end
$var wire 1 i+ \BANCO_REGISTRADORES|ALT_INV_saidaB[7]~8_combout\ $end
$var wire 1 j+ \BANCO_REGISTRADORES|ALT_INV_registrador~1076_combout\ $end
$var wire 1 k+ \BANCO_REGISTRADORES|ALT_INV_registrador~365_q\ $end
$var wire 1 l+ \BANCO_REGISTRADORES|ALT_INV_saidaB[6]~7_combout\ $end
$var wire 1 m+ \BANCO_REGISTRADORES|ALT_INV_registrador~364_q\ $end
$var wire 1 n+ \BANCO_REGISTRADORES|ALT_INV_saidaB[5]~6_combout\ $end
$var wire 1 o+ \BANCO_REGISTRADORES|ALT_INV_registrador~1075_combout\ $end
$var wire 1 p+ \BANCO_REGISTRADORES|ALT_INV_registrador~363_q\ $end
$var wire 1 q+ \BANCO_REGISTRADORES|ALT_INV_saidaB[4]~5_combout\ $end
$var wire 1 r+ \BANCO_REGISTRADORES|ALT_INV_registrador~362_q\ $end
$var wire 1 s+ \BANCO_REGISTRADORES|ALT_INV_saidaB[3]~4_combout\ $end
$var wire 1 t+ \BANCO_REGISTRADORES|ALT_INV_registrador~1074_combout\ $end
$var wire 1 u+ \BANCO_REGISTRADORES|ALT_INV_registrador~361_q\ $end
$var wire 1 v+ \BANCO_REGISTRADORES|ALT_INV_saidaB[2]~3_combout\ $end
$var wire 1 w+ \BANCO_REGISTRADORES|ALT_INV_registrador~360_q\ $end
$var wire 1 x+ \BANCO_REGISTRADORES|ALT_INV_saidaB[1]~2_combout\ $end
$var wire 1 y+ \BANCO_REGISTRADORES|ALT_INV_registrador~1073_combout\ $end
$var wire 1 z+ \BANCO_REGISTRADORES|ALT_INV_registrador~359_q\ $end
$var wire 1 {+ \BANCO_REGISTRADORES|ALT_INV_saidaB[0]~1_combout\ $end
$var wire 1 |+ \BANCO_REGISTRADORES|ALT_INV_registrador~358_q\ $end
$var wire 1 }+ \BANCO_REGISTRADORES|ALT_INV_registrador~325_q\ $end
$var wire 1 ~+ \BANCO_REGISTRADORES|ALT_INV_registrador~357_q\ $end
$var wire 1 !, \BANCO_REGISTRADORES|ALT_INV_registrador~421_q\ $end
$var wire 1 ", \BANCO_REGISTRADORES|ALT_INV_registrador~324_q\ $end
$var wire 1 #, \BANCO_REGISTRADORES|ALT_INV_registrador~356_q\ $end
$var wire 1 $, \BANCO_REGISTRADORES|ALT_INV_registrador~420_q\ $end
$var wire 1 %, \BANCO_REGISTRADORES|ALT_INV_registrador~323_q\ $end
$var wire 1 &, \BANCO_REGISTRADORES|ALT_INV_registrador~355_q\ $end
$var wire 1 ', \BANCO_REGISTRADORES|ALT_INV_registrador~419_q\ $end
$var wire 1 (, \BANCO_REGISTRADORES|ALT_INV_registrador~322_q\ $end
$var wire 1 ), \BANCO_REGISTRADORES|ALT_INV_registrador~354_q\ $end
$var wire 1 *, \BANCO_REGISTRADORES|ALT_INV_registrador~418_q\ $end
$var wire 1 +, \BANCO_REGISTRADORES|ALT_INV_registrador~321_q\ $end
$var wire 1 ,, \BANCO_REGISTRADORES|ALT_INV_registrador~353_q\ $end
$var wire 1 -, \BANCO_REGISTRADORES|ALT_INV_registrador~417_q\ $end
$var wire 1 ., \BANCO_REGISTRADORES|ALT_INV_registrador~320_q\ $end
$var wire 1 /, \BANCO_REGISTRADORES|ALT_INV_registrador~352_q\ $end
$var wire 1 0, \BANCO_REGISTRADORES|ALT_INV_registrador~416_q\ $end
$var wire 1 1, \BANCO_REGISTRADORES|ALT_INV_registrador~319_q\ $end
$var wire 1 2, \BANCO_REGISTRADORES|ALT_INV_registrador~1108_combout\ $end
$var wire 1 3, \BANCO_REGISTRADORES|ALT_INV_registrador~1107_combout\ $end
$var wire 1 4, \BANCO_REGISTRADORES|ALT_INV_registrador~1106_combout\ $end
$var wire 1 5, \BANCO_REGISTRADORES|ALT_INV_registrador~1105_combout\ $end
$var wire 1 6, \BANCO_REGISTRADORES|ALT_INV_registrador~1104_combout\ $end
$var wire 1 7, \BANCO_REGISTRADORES|ALT_INV_registrador~1103_combout\ $end
$var wire 1 8, \BANCO_REGISTRADORES|ALT_INV_saidaB[0]~33_combout\ $end
$var wire 1 9, \BANCO_REGISTRADORES|ALT_INV_registrador~1102_combout\ $end
$var wire 1 :, \ULA|ALT_INV_Equal4~0_combout\ $end
$var wire 1 ;, \ROM|ALT_INV_memROM~2_combout\ $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
x!
0B
0C
0D
0E
0F
0G
0H
0I
0J
0K
0L
0M
0N
0O
0P
0Q
0R
0S
0T
0U
0V
0W
0X
0Y
0Z
0[
0\
0]
1^
0_
1`
1a
0f
0g
0h
0i
0j
0k
0l
0m
0n
0o
0p
0q
0r
0s
0t
0u
0v
0w
0x
0y
0z
0{
0|
0}
0~
0!!
0"!
0#!
0$!
0%!
0&!
0'!
0(!
0)!
0*!
0+!
0,!
0-!
0.!
0/!
00!
01!
02!
03!
04!
05!
06!
07!
08!
09!
0:!
0;!
0<!
0=!
0>!
0?!
0@!
0A!
0B!
1C!
0D!
1E!
0F!
1G!
0H!
1I!
xJ!
1K!
1L!
1M!
1N!
1O!
1P!
xQ!
xx"
xy"
xz"
x{"
0|"
0}"
0~"
0!#
0"#
0##
0$#
0%#
0&#
0'#
0(#
0)#
0*#
0+#
0,#
0-#
0.#
0/#
00#
01#
02#
03#
04#
05#
06#
07#
08#
09#
0:#
0;#
0<#
0=#
0>#
1?#
0@#
1A#
0B#
0C#
0D#
0E#
0F#
0G#
0H#
0I#
0J#
0K#
0L#
0M#
0N#
0O#
0P#
0Q#
0R#
0S#
0T#
0U#
0V#
0W#
0X#
0Y#
0Z#
0[#
0\#
0]#
1^#
1_#
0`#
1a#
0b#
0c#
0d#
0e#
0f#
0g#
0h#
0i#
0j#
0k#
0l#
0m#
0n#
0o#
0p#
0q#
0r#
0s#
0t#
0u#
0v#
0w#
0x#
0y#
0z#
0{#
0|#
0}#
1~#
0!$
1"$
0#$
1$$
0%$
0&$
0'$
0($
0)$
0*$
0+$
0,$
0-$
0.$
0/$
00$
01$
02$
03$
04$
05$
06$
07$
08$
09$
0:$
0;$
0<$
0=$
0>$
0?$
1@$
1A$
0B$
0C$
0D$
0E$
0F$
0G$
0H$
0I$
0J$
0K$
0L$
0M$
0N$
0O$
0P$
0Q$
0R$
0S$
0T$
0U$
0V$
0W$
0X$
0Y$
0Z$
0[$
0\$
0]$
0^$
0_$
0`$
0a$
0b$
0c$
0d$
0e$
0f$
0g$
0h$
0i$
0j$
0k$
0l$
0m$
0n$
0o$
0p$
0q$
0r$
0s$
0t$
0u$
0v$
0w$
0x$
0y$
0z$
0{$
0|$
1}$
0~$
0!%
0"%
0#%
0$%
1%%
0&%
0'%
1(%
1)%
0*%
1+%
1,%
1-%
0.%
1/%
00%
01%
02%
03%
14%
05%
16%
17%
08%
09%
0:%
0;%
1<%
0=%
1>%
0?%
0@%
0A%
0B%
0C%
1D%
1E%
1F%
0G%
0H%
0I%
1J%
0K%
1L%
0M%
1N%
1O%
0P%
0Q%
0R%
1S%
0T%
0U%
1V%
0W%
0X%
0Y%
1Z%
1[%
1\%
0]%
0^%
0_%
0`%
0a%
0b%
0c%
0d%
0e%
0f%
0g%
0h%
0i%
0j%
0k%
0l%
0m%
0n%
0o%
0p%
0q%
0r%
0s%
0t%
0u%
0v%
0w%
0x%
0y%
0z%
0{%
0|%
0}%
0~%
0!&
0"&
0#&
0$&
0%&
0&&
0'&
0(&
0)&
0*&
0+&
0,&
0-&
0.&
0/&
00&
01&
02&
03&
04&
05&
06&
07&
08&
09&
0:&
0;&
0<&
0=&
0>&
0?&
0@&
0A&
0B&
0C&
0D&
0E&
0F&
0G&
0H&
0I&
0J&
0K&
0L&
0M&
0N&
0O&
0P&
0Q&
0R&
0S&
0T&
0U&
0V&
0W&
0X&
0Y&
0Z&
0[&
0\&
0]&
0^&
0_&
0`&
0a&
0b&
0c&
0d&
0e&
0f&
0g&
0h&
0i&
0j&
0k&
0l&
0m&
0n&
0o&
0p&
0q&
0r&
0s&
0t&
0u&
0v&
0w&
0x&
0y&
0z&
0{&
0|&
0}&
0~&
0!'
0"'
0#'
0$'
0%'
0&'
0''
0('
0)'
0*'
0+'
0,'
0-'
0.'
0/'
00'
01'
02'
03'
04'
05'
06'
07'
08'
09'
0:'
0;'
0<'
0='
0>'
0?'
0@'
0A'
0B'
0C'
0D'
0E'
0F'
0G'
0H'
0I'
0J'
0K'
0L'
0M'
0N'
0O'
0P'
0Q'
0R'
0S'
0T'
0U'
0V'
0W'
0X'
0Y'
0Z'
0['
0\'
0]'
0^'
0_'
0`'
0a'
0b'
0c'
0d'
0e'
0f'
0g'
0h'
0i'
0j'
0k'
0l'
0m'
0n'
0o'
0p'
0q'
0r'
0s'
0t'
0u'
0v'
0w'
0x'
0y'
0z'
0{'
0|'
0}'
0~'
0!(
0"(
0#(
0$(
0%(
0&(
0'(
0((
0)(
0*(
0+(
0,(
0-(
0.(
0/(
00(
01(
02(
03(
04(
05(
06(
07(
08(
09(
0:(
0;(
0<(
0=(
0>(
0?(
0@(
0A(
0B(
0C(
0D(
0E(
0F(
0G(
0H(
0I(
0J(
0K(
0L(
0M(
0N(
0O(
0P(
0Q(
0R(
0S(
0T(
0U(
0V(
0W(
0X(
0Y(
0Z(
0[(
0\(
0](
0^(
0_(
1")
1#)
1$)
1%)
1&)
1')
0()
1))
0*)
1+)
0,)
1K)
0L)
1M)
0N)
1O)
1P)
1Q)
1R)
1S)
1T)
1U)
1V)
1W)
1X)
1Y)
1Z)
1[)
1\)
1])
1^)
1_)
1`)
1a)
1b)
1c)
1d)
1e)
1f)
1g)
1h)
1i)
1j)
1k)
1l)
1m)
1n)
1o)
1p)
1q)
1r)
1s)
1t)
1u)
1v)
1w)
1x)
1y)
1z)
1{)
1|)
1})
1~)
1!*
1"*
1#*
1$*
1%*
1&*
1'*
1(*
1)*
1**
1+*
1,*
1-*
1.*
1/*
10*
11*
12*
13*
14*
15*
16*
17*
18*
19*
1:*
1;*
1<*
1=*
1>*
1?*
1@*
1A*
1B*
1C*
1D*
1E*
1F*
1G*
1H*
1I*
1J*
1K*
1L*
1M*
1N*
1O*
1P*
1Q*
1R*
1S*
1T*
1U*
1V*
1W*
1X*
1Y*
1Z*
1[*
1\*
1]*
1^*
1_*
1`*
1a*
1b*
1c*
1d*
1e*
1f*
1g*
1h*
1i*
1j*
1k*
1l*
1m*
1n*
1o*
1p*
1q*
1r*
1s*
1t*
1u*
1v*
1w*
1x*
1y*
1z*
0{*
1|*
1}*
0~*
1!+
0"+
1#+
1$+
1%+
1&+
1'+
1(+
1)+
1*+
1++
1,+
1-+
1.+
1/+
10+
11+
12+
13+
14+
15+
16+
17+
18+
19+
1:+
1;+
1<+
1=+
1>+
1?+
1@+
1A+
1B+
1C+
1D+
1E+
1F+
1G+
1H+
1I+
1J+
1K+
1L+
1M+
1N+
1O+
1P+
1Q+
1R+
1S+
1T+
1U+
1V+
1W+
1X+
1Y+
1Z+
1[+
1\+
1]+
1^+
1_+
1`+
1a+
1b+
1c+
1d+
1e+
1f+
1g+
1h+
1i+
1j+
1k+
1l+
1m+
1n+
1o+
1p+
1q+
1r+
0s+
0t+
1u+
1v+
1w+
0x+
0y+
1z+
0{+
1|+
1}+
1~+
1!,
1",
1#,
1$,
1%,
1&,
1',
1(,
1),
1*,
1+,
1,,
1-,
1.,
1/,
10,
11,
12,
13,
14,
15,
16,
17,
08,
09,
1:,
0;,
xb
xc
xd
1e
0R!
0S!
0T!
0U!
0V!
0W!
0X!
0Y!
0Z!
0[!
0\!
0]!
0^!
0_!
0`!
0a!
0b!
0c!
0d!
0e!
0f!
0g!
0h!
0i!
0j!
0k!
0l!
0m!
0n!
0o!
0p!
0q!
xr!
xs!
xt!
1u!
0v!
0w!
0x!
0y!
0z!
0{!
0|!
0}!
0~!
0!"
0""
0#"
0$"
0%"
0&"
0'"
0("
0)"
0*"
0+"
0,"
0-"
0."
0/"
00"
01"
02"
03"
14"
05"
16"
07"
08"
09"
0:"
0;"
0<"
0="
0>"
0?"
0@"
0A"
0B"
0C"
0D"
0E"
0F"
0G"
0H"
0I"
0J"
0K"
0L"
0M"
0N"
0O"
0P"
0Q"
0R"
0S"
1T"
0U"
1V"
1W"
0X"
0Y"
0Z"
0["
0\"
0]"
0^"
0_"
0`"
0a"
0b"
0c"
0d"
0e"
0f"
0g"
0h"
0i"
0j"
0k"
0l"
0m"
0n"
0o"
0p"
0q"
0r"
1s"
0t"
1u"
0v"
1w"
0`(
0a(
0b(
0c(
0d(
0e(
0f(
0g(
0h(
0i(
0j(
0k(
0l(
0m(
0n(
0o(
0p(
0q(
0r(
0s(
0t(
0u(
0v(
0w(
0x(
0y(
0z(
0{(
0|(
0}(
x~(
x!)
1-)
1.)
1/)
10)
11)
12)
13)
14)
15)
16)
17)
18)
19)
1:)
1;)
1<)
1=)
1>)
1?)
1@)
1A)
1B)
1C)
1D)
1E)
1F)
1G)
1H)
1I)
1J)
0"
0#
0$
0%
0&
0'
0(
0)
0*
0+
0,
0-
0.
0/
00
01
02
03
04
05
06
07
08
09
0:
0;
0<
0=
1>
0?
1@
0A
$end
#20000
0e
0u!
0@$
#40000
1e
1u!
1@$
1}(
1.%
1=%
1G%
1T%
1^%
0l*
0o*
0r*
0v*
0y*
0J)
0A$
1B$
0}$
1~$
1'%
0-%
0>%
1I%
0M)
1L)
0:,
1;,
1~"
0~$
1#%
1*%
0+%
1Q%
0Z%
0[%
1e%
1f%
1q%
1|%
1)&
14&
1?&
1J&
1U&
1`&
1l&
1w&
1$'
1-'
18'
1A'
1L'
1U'
1`'
1i'
1t'
1}'
1*(
13(
1>(
1G(
1R(
1[(
0D%
1P%
1o!
0`)
0a)
0b)
0c)
0d)
0e)
0f)
0g)
0h)
0i)
0j)
0k)
0l)
0m)
0n)
0o)
0p)
0q)
0r)
0s)
0t)
0")
0#)
0$)
0%)
0&)
0')
1()
0))
1,)
1%!
1@#
0?#
0Q%
1Z%
0E%
0f%
1p%
1[%
0e%
1+%
0,%
1R%
0\%
1g%
1r%
1}%
1*&
15&
1@&
1K&
1V&
1a&
1m&
1x&
1%'
1.'
19'
1B'
1M'
1V'
1a'
1j'
1u'
1~'
1+(
14(
1?(
1H(
1S(
1\(
0,)
0()
1')
1*)
1))
15"
06"
1f%
0p%
0q%
1{%
0[%
1e%
0}*
1"+
0@
1?
0R%
0F%
0g%
1\%
1,%
1()
1&)
0')
1"%
0J%
0L%
0S%
0f%
1p%
0|%
1(&
1q%
0{%
0"+
1~*
1}*
1g%
0r%
0\%
0&)
1%)
1')
1?$
1>$
1=$
1<$
1;$
1:$
19$
18$
17$
16$
15$
14$
13$
12$
11$
10$
1/$
1.$
1-$
1,$
1+$
1*$
1)$
1($
1'$
1&$
1%$
0$$
1#$
0~#
1J%
1L%
1S%
1?%
0"%
1|%
0(&
0)&
13&
0q%
1{%
0g%
0}%
1r%
1&)
1$)
0%)
1X"
1Y"
1Z"
1["
1\"
1]"
1^"
1_"
1`"
1a"
1b"
1c"
1d"
1e"
1f"
1g"
1h"
1i"
1j"
1k"
1l"
1m"
1n"
1o"
1p"
1q"
1r"
0s"
1t"
0w"
1~#
1$$
0%$
0"$
0#$
0|%
1(&
04&
1>&
1)&
03&
0G!
1D!
0C!
1B!
1A!
1@!
1?!
1>!
1=!
1<!
1;!
1:!
19!
18!
17!
16!
15!
14!
13!
12!
11!
10!
1/!
1.!
1-!
1,!
1+!
1*!
1)!
1(!
1}%
0*&
0r%
0$)
1#)
1%)
1w"
1s"
0r"
0u"
0t"
0$$
0&$
1%$
14&
0>&
0?&
1I&
0)&
13&
1G!
0E!
0D!
1C!
0B!
0}%
05&
1*&
1$)
1")
0#)
0s"
0q"
1r"
1&$
0'$
0%$
04&
1>&
0J&
1T&
1?&
0I&
0C!
1B!
0A!
15&
0@&
0*&
0")
1t)
1#)
1q"
0p"
0r"
0&$
0($
1'$
1J&
0T&
0U&
1_&
0?&
1I&
0B!
1A!
0@!
05&
0K&
1@&
1")
1s)
0t)
0q"
0o"
1p"
1($
0)$
0'$
0J&
1T&
0`&
1k&
1U&
0_&
0A!
1@!
0?!
1K&
0V&
0@&
0s)
1r)
1t)
1o"
0n"
0p"
0($
0*$
1)$
1`&
0k&
0l&
1v&
0U&
1_&
0@!
1?!
0>!
0K&
0a&
1V&
1s)
1q)
0r)
0o"
0m"
1n"
1*$
0+$
0)$
0`&
1k&
0w&
1#'
1l&
0v&
0?!
1>!
0=!
1a&
0m&
0V&
0q)
1p)
1r)
1m"
0l"
0n"
0*$
0,$
1+$
1w&
0#'
0$'
1,'
0l&
1v&
0>!
1=!
0<!
0a&
0x&
1m&
1q)
1o)
0p)
0m"
0k"
1l"
1,$
0-$
0+$
0w&
1#'
0-'
17'
1$'
0,'
0=!
1<!
0;!
1x&
0%'
0m&
0o)
1n)
1p)
1k"
0j"
0l"
0,$
0.$
1-$
1-'
07'
08'
1@'
0$'
1,'
0<!
1;!
0:!
0x&
0.'
1%'
1o)
1m)
0n)
0k"
0i"
1j"
1.$
0/$
0-$
0-'
17'
0A'
1K'
18'
0@'
0;!
1:!
09!
1.'
09'
0%'
0m)
1l)
1n)
1i"
0h"
0j"
0.$
00$
1/$
1A'
0K'
0L'
1T'
08'
1@'
0:!
19!
08!
0.'
0B'
19'
1m)
1k)
0l)
0i"
0g"
1h"
10$
01$
0/$
0A'
1K'
0U'
1_'
1L'
0T'
09!
18!
07!
1B'
0M'
09'
0k)
1j)
1l)
1g"
0f"
0h"
00$
02$
11$
1U'
0_'
0`'
1h'
0L'
1T'
08!
17!
06!
0B'
0V'
1M'
1k)
1i)
0j)
0g"
0e"
1f"
12$
03$
01$
0U'
1_'
0i'
1s'
1`'
0h'
07!
16!
05!
1V'
0a'
0M'
0i)
1h)
1j)
1e"
0d"
0f"
02$
04$
13$
1i'
0s'
0t'
1|'
0`'
1h'
06!
15!
04!
0V'
0j'
1a'
1i)
1g)
0h)
0e"
0c"
1d"
14$
05$
03$
0i'
1s'
0}'
1)(
1t'
0|'
05!
14!
03!
1j'
0u'
0a'
0g)
1f)
1h)
1c"
0b"
0d"
04$
06$
15$
1}'
0)(
0*(
12(
0t'
1|'
04!
13!
02!
0j'
0~'
1u'
1g)
1e)
0f)
0c"
0a"
1b"
16$
07$
05$
0}'
1)(
03(
1=(
1*(
02(
03!
12!
01!
1~'
0+(
0u'
0e)
1d)
1f)
1a"
0`"
0b"
06$
08$
17$
13(
0=(
0>(
1F(
0*(
12(
02!
11!
00!
0~'
04(
1+(
1e)
1c)
0d)
0a"
0_"
1`"
18$
09$
07$
03(
1=(
0G(
1Q(
1>(
0F(
01!
10!
0/!
14(
0?(
0+(
0c)
1b)
1d)
1_"
0^"
0`"
08$
0:$
19$
1G(
0Q(
0R(
1Z(
0>(
1F(
00!
1/!
0.!
04(
0H(
1?(
1c)
1a)
0b)
0_"
0]"
1^"
1:$
0;$
09$
0G(
1Q(
0[(
1R(
0Z(
0/!
1.!
0-!
1H(
0S(
0?(
0a)
1`)
1b)
1]"
0\"
0^"
0:$
0<$
1;$
1[(
0R(
1Z(
0.!
1-!
0,!
0H(
0\(
1S(
1a)
0`)
0]"
0["
1\"
1<$
0=$
0;$
0[(
0-!
1,!
0+!
1\(
0S(
1`)
1["
0Z"
0\"
0<$
0>$
1=$
0,!
1+!
0*!
0\(
0["
0Y"
1Z"
1>$
0?$
0=$
0+!
1*!
0)!
1Y"
0X"
0Z"
0>$
1?$
0*!
1)!
0(!
0Y"
1X"
0?$
0)!
1(!
0X"
0(!
#60000
0e
0u!
0@$
#80000
1e
1u!
1@$
0}(
1|(
15%
1M%
0u+
0z+
0I)
1J)
1A$
0#%
10%
1`%
0%%
1&%
0'%
0(%
0/%
12%
1B%
1C%
0V%
06%
1y+
1N)
07,
0v+
0K)
1{*
19,
1:,
0#+
1{+
0j*
1!#
0~"
1a%
0*%
1[%
0e%
1f%
0p%
1q%
0{%
1|%
0(&
1)&
03&
14&
0>&
1?&
0I&
1J&
0T&
1U&
0_&
1`&
0k&
1l&
0v&
1w&
0#'
1$'
0,'
1-'
07'
18'
0@'
1A'
0K'
1L'
0T'
1U'
0_'
1`'
0h'
1i'
0s'
1t'
0|'
1}'
0)(
1*(
02(
13(
0=(
1>(
0F(
1G(
0Q(
1R(
0Z(
1[(
02%
0I%
0`%
0+%
18%
0,%
1F%
07%
1n!
0o!
1x+
0~*
1"+
1,)
1j*
1M)
1K)
0`)
0a)
0b)
0c)
0d)
0e)
0f)
0g)
0h)
0i)
0j)
0k)
0l)
0m)
0n)
0o)
0p)
0q)
0r)
0s)
0t)
0")
0#)
0$)
0%)
0&)
0')
0()
0i*
0%!
1$!
0A#
1`#
1>#
0^#
19%
0[(
0R(
0G(
0>(
03(
0*(
0}'
0t'
0i'
0`'
0U'
0L'
0A'
08'
0-'
0$'
0w&
0l&
0`&
0U&
0J&
0?&
04&
0)&
0|%
0q%
0f%
1+%
08%
0[%
1e%
0+%
1E%
0P%
0F%
0a%
1"%
0?%
0,)
1')
1&)
1%)
1$)
1#)
1")
1t)
1s)
1r)
1q)
1p)
1o)
1n)
1m)
1l)
1k)
1j)
1i)
1h)
1g)
1f)
1e)
1d)
1c)
1b)
1a)
1`)
0+)
04"
1U"
17"
0W"
09%
1i*
1~*
0*)
1,)
1()
1A
0>
0a
1_
0_#
1"$
0~#
0@#
0>#
1B#
1Q%
0Z%
1f%
1+)
1?%
1[%
0e%
0')
0))
0V"
1u"
0w"
05"
07"
13"
0[%
0()
0`
0G!
1E!
0A
0?
1=
0B#
0"$
0f%
1()
1')
03"
0u"
0=
0E!
#100000
0e
0u!
0@$
#120000
1e
1u!
1@$
1}(
0J)
0A$
0B$
1C$
1{$
1}$
1#%
0&%
00%
12%
1I%
1V%
0N)
0M)
0K)
1#+
0;,
0t*
1~"
1D$
1~$
0#%
1+%
1,%
0E%
1P%
1F%
0Q%
1Z%
1R%
1o!
0}*
1))
0~*
1*)
0"+
0,)
1%!
1A#
1@#
1>#
1[%
1Q%
0"%
0?%
0J%
0L%
0S%
0))
0()
14"
15"
17"
1A
1?
1>
1#$
1"$
1~#
1t"
1u"
1w"
1G!
1E!
1D!
#140000
0e
0u!
0@$
#160000
1e
1u!
1@$
0}(
0|(
1{(
1!%
0z*
0H)
1I)
1J)
1A$
0~$
1-%
0C$
0B%
0C%
0I%
0N%
0V%
0D$
1E$
0{$
1|$
0}$
1'%
0)%
1%%
1(%
02%
1K)
09,
0{+
18,
0:,
1;,
0|*
1t*
1N)
1t+
1M)
17,
1v+
1"#
0!#
0~"
1F$
1D$
0E$
0F%
1\%
0%%
0(%
16%
1N%
0O%
1c%
1y%
11&
1G&
1]&
1t&
1*'
1>'
1R'
1f'
1z'
10(
1D(
1X(
0-%
1*%
19%
1E%
0P%
0Q%
0[%
1e%
1f%
1q%
1|%
1)&
14&
1?&
1J&
1U&
1`&
1l&
1w&
1$'
1-'
18'
1A'
1L'
1U'
1`'
1i'
1t'
1}'
1*(
13(
1>(
1G(
1R(
1[(
1m!
0n!
0o!
0F$
0`)
0a)
0b)
0c)
0d)
0e)
0f)
0g)
0h)
0i)
0j)
0k)
0l)
0m)
0n)
0o)
0p)
0q)
0r)
0s)
0t)
0")
0#)
0$)
0%)
0&)
0')
1()
1))
0*)
0+)
0%+
0++
01+
07+
0=+
0C+
0I+
0O+
0U+
0[+
0`+
0e+
0j+
0o+
1s+
0t+
0y+
19,
1{+
1~*
0%!
0$!
1#!
0>#
1^#
0A#
0@#
0`#
0f%
1p%
1Q%
0Z%
0+%
18%
1?%
1:%
1F%
0R%
0\%
1g%
1r%
1}%
1*&
15&
1@&
1K&
1V&
1a&
1m&
1x&
1%'
1.'
19'
1B'
1M'
1V'
1a'
1j'
1u'
1~'
1+(
14(
1?(
1H(
1S(
1\(
1,)
0))
1')
07"
1W"
04"
05"
0U"
09%
1D%
1[%
0e%
0q%
1{%
1}*
0~*
0!+
0A
0?
0>
1a
0_
0a#
0^#
1$$
0"$
0g%
1R%
0,%
1&)
0()
1+)
04%
0<%
0?%
1J%
1L%
1S%
0|%
1(&
1f%
0p%
0E%
1P%
1"+
0}*
0T"
0W"
1s"
0u"
0:%
1\%
0r%
1*)
0')
1%)
0a
0^
0E!
1C!
1?$
1>$
1=$
1<$
1;$
1:$
19$
18$
17$
16$
15$
14$
13$
12$
11$
10$
1/$
1.$
1-$
1,$
1+$
1*$
1)$
1($
1'$
1&$
1%$
0$$
0#$
1"$
1!$
0J%
0L%
0S%
1"%
0Q%
1Z%
1q%
0{%
0)&
13&
1!+
0}%
1g%
0F%
1$)
0&)
1))
1X"
1Y"
1Z"
1["
1\"
1]"
1^"
1_"
1`"
1a"
1b"
1c"
1d"
1e"
1f"
1g"
1h"
1i"
1j"
1k"
1l"
1m"
1n"
1o"
1p"
1q"
1r"
0s"
0t"
1u"
1v"
0~#
1#$
0%$
14%
1<%
04&
1>&
1|%
0(&
0[%
1e%
1~*
1F!
1E!
0D!
0C!
1B!
1A!
1@!
1?!
1>!
1=!
1<!
1;!
1:!
19!
18!
17!
16!
15!
14!
13!
12!
11!
10!
1/!
1.!
1-!
1,!
1+!
1*!
1)!
1(!
0R%
1r%
0*&
1()
0%)
1#)
0w"
1t"
0r"
0&$
1$$
0!$
1?%
0f%
1p%
1)&
03&
0?&
1I&
1}*
0G!
1D!
0B!
05&
1}%
0\%
1")
0$)
1')
0q"
1s"
0v"
0"$
1%$
0'$
1J%
1L%
1S%
0J&
1T&
14&
0>&
0q%
1{%
0F!
1C!
0A!
0g%
1*&
0@&
1&)
0#)
1t)
0u"
1r"
0p"
0($
1&$
0#$
0|%
1(&
1?&
0I&
0U&
1_&
0E!
1B!
0@!
0K&
15&
0r%
1s)
0")
1%)
0o"
1q"
0t"
0$$
1'$
0)$
0`&
1k&
1J&
0T&
0)&
13&
0D!
1A!
0?!
0}%
1@&
0V&
1$)
0t)
1r)
0s"
1p"
0n"
0*$
1($
0%$
04&
1>&
1U&
0_&
0l&
1v&
0C!
1@!
0>!
0a&
1K&
0*&
1q)
0s)
1#)
0m"
1o"
0r"
0&$
1)$
0+$
0w&
1#'
1`&
0k&
0?&
1I&
0B!
1?!
0=!
05&
1V&
0m&
1")
0r)
1p)
0q"
1n"
0l"
0,$
1*$
0'$
0J&
1T&
1l&
0v&
0$'
1,'
0A!
1>!
0<!
0x&
1a&
0@&
1o)
0q)
1t)
0k"
1m"
0p"
0($
1+$
0-$
0-'
17'
1w&
0#'
0U&
1_&
0@!
1=!
0;!
0K&
1m&
0%'
1s)
0p)
1n)
0o"
1l"
0j"
0.$
1,$
0)$
0`&
1k&
1$'
0,'
08'
1@'
0?!
1<!
0:!
0.'
1x&
0V&
1m)
0o)
1r)
0i"
1k"
0n"
0*$
1-$
0/$
0A'
1K'
1-'
07'
0l&
1v&
0>!
1;!
09!
0a&
1%'
09'
1q)
0n)
1l)
0m"
1j"
0h"
00$
1.$
0+$
0w&
1#'
18'
0@'
0L'
1T'
0=!
1:!
08!
0B'
1.'
0m&
1k)
0m)
1p)
0g"
1i"
0l"
0,$
1/$
01$
0U'
1_'
1A'
0K'
0$'
1,'
0<!
19!
07!
0x&
19'
0M'
1o)
0l)
1j)
0k"
1h"
0f"
02$
10$
0-$
0-'
17'
1L'
0T'
0`'
1h'
0;!
18!
06!
0V'
1B'
0%'
1i)
0k)
1n)
0e"
1g"
0j"
0.$
11$
03$
0i'
1s'
1U'
0_'
08'
1@'
0:!
17!
05!
0.'
1M'
0a'
1m)
0j)
1h)
0i"
1f"
0d"
04$
12$
0/$
0A'
1K'
1`'
0h'
0t'
1|'
09!
16!
04!
0j'
1V'
09'
1g)
0i)
1l)
0c"
1e"
0h"
00$
13$
05$
0}'
1)(
1i'
0s'
0L'
1T'
08!
15!
03!
0B'
1a'
0u'
1k)
0h)
1f)
0g"
1d"
0b"
06$
14$
01$
0U'
1_'
1t'
0|'
0*(
12(
07!
14!
02!
0~'
1j'
0M'
1e)
0g)
1j)
0a"
1c"
0f"
02$
15$
07$
03(
1=(
1}'
0)(
0`'
1h'
06!
13!
01!
0V'
1u'
0+(
1i)
0f)
1d)
0e"
1b"
0`"
08$
16$
03$
0i'
1s'
1*(
02(
0>(
1F(
05!
12!
00!
04(
1~'
0a'
1c)
0e)
1h)
0_"
1a"
0d"
04$
17$
09$
0G(
1Q(
13(
0=(
0t'
1|'
04!
11!
0/!
0j'
1+(
0?(
1g)
0d)
1b)
0c"
1`"
0^"
0:$
18$
05$
0}'
1)(
1>(
0F(
0R(
1Z(
03!
10!
0.!
0H(
14(
0u'
1a)
0c)
1f)
0]"
1_"
0b"
06$
19$
0;$
0[(
1G(
0Q(
0*(
12(
02!
1/!
0-!
0~'
1?(
0S(
1e)
0b)
1`)
0a"
1^"
0\"
0<$
1:$
07$
03(
1=(
1R(
0Z(
01!
1.!
0,!
0\(
1H(
0+(
0a)
1d)
0["
1]"
0`"
08$
1;$
0=$
1[(
0>(
1F(
00!
1-!
0+!
04(
1S(
1c)
0`)
0_"
1\"
0Z"
0>$
1<$
09$
0G(
1Q(
0/!
1,!
0*!
1\(
0?(
1b)
0Y"
1["
0^"
0:$
1=$
0?$
0R(
1Z(
0.!
1+!
0)!
0H(
1a)
0]"
1Z"
0X"
1>$
0;$
0[(
0-!
1*!
0(!
0S(
1`)
1Y"
0\"
0<$
1?$
0,!
1)!
0\(
0["
1X"
0=$
0+!
1(!
0Z"
0>$
0*!
0Y"
0?$
0)!
0X"
0(!
#180000
0e
0u!
0@$
#200000
1e
1u!
1@$
1}(
0J)
0A$
1B$
1~"
1o!
1%!
#220000
0e
0u!
0@$
#240000
1e
1u!
1@$
0}(
1|(
0I)
1J)
1A$
1!#
0~"
1n!
0o!
0%!
1$!
#260000
0e
0u!
0@$
#280000
1e
1u!
1@$
1}(
0J)
0A$
0B$
1C$
1~"
0D$
1E$
1o!
1F$
1%!
#300000
0e
0u!
0@$
#320000
1e
1u!
1@$
0}(
0|(
0{(
1z(
0G)
1H)
1I)
1J)
1A$
0C$
1D$
0E$
0F$
1G$
1##
0"#
0!#
0~"
1H$
1F$
0G$
0D$
1l!
0m!
0n!
0o!
0H$
0%!
0$!
0#!
1"!
#340000
0e
0u!
0@$
#360000
1e
1u!
1@$
1}(
0J)
0A$
1B$
1~"
1o!
1%!
#380000
0e
0u!
0@$
#400000
1e
1u!
1@$
0}(
1|(
0I)
1J)
1A$
1!#
0~"
1n!
0o!
0%!
1$!
#420000
0e
0u!
0@$
#440000
1e
1u!
1@$
1}(
0J)
0A$
0B$
1C$
1~"
1D$
1o!
1%!
#460000
0e
0u!
0@$
#480000
1e
1u!
1@$
0}(
0|(
1{(
0H)
1I)
1J)
1A$
0C$
0D$
1E$
1"#
0!#
0~"
0F$
1G$
1D$
0E$
1m!
0n!
0o!
1F$
0G$
1H$
0%!
0$!
1#!
0H$
#500000
0e
0u!
0@$
#520000
1e
1u!
1@$
1}(
0J)
0A$
1B$
1~"
1o!
1%!
#540000
0e
0u!
0@$
#560000
1e
1u!
1@$
0}(
1|(
0I)
1J)
1A$
1!#
0~"
1n!
0o!
0%!
1$!
#580000
0e
0u!
0@$
#600000
1e
1u!
1@$
1}(
0J)
0A$
0B$
1C$
1~"
0D$
1E$
1o!
0F$
1G$
1%!
1H$
#620000
0e
0u!
0@$
#640000
1e
1u!
1@$
0}(
0|(
0{(
0z(
1y(
0F)
1G)
1H)
1I)
1J)
1A$
0C$
1D$
0E$
1F$
0G$
1}$
0H$
1I$
0;,
1$#
0##
0"#
0!#
0~"
1J$
1H$
0I$
0F$
0D$
1k!
0l!
0m!
0n!
0o!
0J$
0%!
0$!
0#!
0"!
1!!
#660000
0e
0u!
0@$
#680000
1e
1u!
1@$
1}(
0J)
0A$
1B$
0}$
1;,
1~"
1o!
1%!
#700000
0e
0u!
0@$
#720000
1e
1u!
1@$
0}(
1|(
0I)
1J)
1A$
1!#
0~"
1n!
0o!
0%!
1$!
#740000
0e
0u!
0@$
#760000
1e
1u!
1@$
1}(
0J)
0A$
0B$
1C$
1}$
0;,
1~"
1D$
1o!
1%!
#780000
0e
0u!
0@$
#800000
1e
1u!
1@$
0}(
0|(
1{(
0H)
1I)
1J)
1A$
0C$
0D$
1E$
0}$
1;,
1"#
0!#
0~"
1F$
1D$
0E$
1m!
0n!
0o!
0F$
0%!
0$!
1#!
#820000
0e
0u!
0@$
#840000
1e
1u!
1@$
1}(
0J)
0A$
1B$
1~"
1o!
1%!
#860000
0e
0u!
0@$
#880000
1e
1u!
1@$
0}(
1|(
0I)
1J)
1A$
1!#
0~"
1n!
0o!
0%!
1$!
#900000
0e
0u!
0@$
#920000
1e
1u!
1@$
1}(
0J)
0A$
0B$
1C$
1~"
0D$
1E$
1o!
1F$
1%!
#940000
0e
0u!
0@$
#960000
1e
1u!
1@$
0}(
0|(
0{(
1z(
0G)
1H)
1I)
1J)
1A$
0C$
1D$
0E$
0F$
1G$
1##
0"#
0!#
0~"
0H$
1I$
1F$
0G$
0D$
1l!
0m!
0n!
0o!
1H$
0I$
1J$
0%!
0$!
0#!
1"!
0J$
#980000
0e
0u!
0@$
#1000000
