# Tomasulo Algorithm Simulator

![C++](https://img.shields.io/badge/C++-11-blue)
![License](https://img.shields.io/badge/license-MIT-green)

> Simulador completo do algoritmo de Tomasulo para escalonamento din√¢mico de instru√ß√µes em processadores superescalares.

## üìã Sobre o Projeto

Este projeto implementa o algoritmo de Tomasulo, uma t√©cnica de escalonamento din√¢mico desenvolvida por Robert Tomasulo em 1967 para o IBM System/360 Model 91. O simulador permite visualizar o funcionamento de execu√ß√£o fora de ordem, renomea√ß√£o de registradores e resolu√ß√£o de depend√™ncias de dados em tempo de execu√ß√£o.

### Principais Caracter√≠sticas

- ‚úÖ **Execu√ß√£o Fora de Ordem (Out-of-Order Execution)**: Instru√ß√µes executam assim que seus operandos est√£o dispon√≠veis
- ‚úÖ **Renomea√ß√£o Din√¢mica de Registradores**: Elimina depend√™ncias falsas (WAR e WAW)
- ‚úÖ **Buffer de Reordena√ß√£o (ROB)**: Garante commits em ordem de programa
- ‚úÖ **Esta√ß√µes de Reserva**: Buffers dedicados para cada tipo de unidade funcional
- ‚úÖ **Common Data Bus (CDB)**: Broadcast de resultados para todas as unidades
- ‚úÖ **Configura√ß√£o Flex√≠vel**: Lat√™ncias e n√∫mero de unidades ajust√°veis
- ‚úÖ **Visualiza√ß√£o Ciclo-a-Ciclo**: Acompanhe o estado completo do simulador

## üèóÔ∏è Arquitetura

O simulador implementa as tr√™s fases principais do algoritmo de Tomasulo:

### 1. Issue (Despacho)
- Instru√ß√µes s√£o despachadas para esta√ß√µes de reserva dispon√≠veis
- Renomea√ß√£o de registradores acontece nesta fase
- Stall se n√£o houver RS livre ou ROB cheio

### 2. Execute (Execu√ß√£o)
- Opera√ß√µes executam quando todos os operandos est√£o prontos
- Respeita lat√™ncias configur√°veis para cada tipo de opera√ß√£o
- M√∫ltiplas instru√ß√µes podem executar em paralelo

### 3. Write Result (Escrita)
- Resultados s√£o transmitidos via CDB
- Todas as unidades esperando por aquele resultado s√£o notificadas
- Esta√ß√µes de reserva s√£o liberadas

### 4. Commit (Confirma√ß√£o)
- Instru√ß√µes fazem commit em ordem de programa
- Escritas em registradores/mem√≥ria acontecem apenas aqui
- ROB entry √© liberada

## üöÄ Compila√ß√£o e Execu√ß√£o

### Pr√©-requisitos

- Compilador C++ com suporte a C++11 ou superior (g++, clang++)
- Sistema operacional: Linux, macOS ou Windows

### Compila√ß√£o

```bash
# Compilar o simulador
g++ -std=c++11 Tomasulo_saidaArquivo.cpp -o tomasulo_simulator

# Ou use o Makefile (se dispon√≠vel)
make
```

### Execu√ß√£o

```bash
# Sintaxe
./tomasulo_simulator <arquivo_entrada.txt> <arquivo_saida.txt>

# Exemplo
./tomasulo_simulator input.txt output.txt
```

A sa√≠da ser√° salva no arquivo especificado e uma mensagem ser√° exibida no console.

## üìù Formato do Arquivo de Entrada

O arquivo de entrada possui duas se√ß√µes principais:

### 1. Configura√ß√£o (CONFIG_BEGIN...CONFIG_END)

Define lat√™ncias de opera√ß√µes e n√∫mero de unidades funcionais:

```
CONFIG_BEGIN

CYCLES ADDD 2
CYCLES SUBD 2
CYCLES MULTD 4
CYCLES DIVD 10
CYCLES LD 2
CYCLES SD 2

UNITS ADDD 1
UNITS MULTD 1
UNITS DIVD 1

MEM_UNITS LD 1
MEM_UNITS SD 1

CONFIG_END
```

**Par√¢metros:**
- `CYCLES <OPERACAO> <VALOR>`: Lat√™ncia em ciclos para cada tipo de opera√ß√£o
- `UNITS <OPERACAO> <VALOR>`: N√∫mero de esta√ß√µes de reserva para opera√ß√µes aritm√©ticas
- `MEM_UNITS <OPERACAO> <VALOR>`: N√∫mero de buffers para opera√ß√µes de mem√≥ria

### 2. Instru√ß√µes (INSTRUCTIONS_BEGIN...INSTRUCTIONS_END)

Define o programa a ser simulado:

```
INSTRUCTIONS_BEGIN
ADDD F8 F4 F6    # F8 = F4 + F6
MULTD F10 F8 F8  # F10 = F8 * F8
SUBD F12 F10 F4  # F12 = F10 - F4
INSTRUCTIONS_END
```

**Opera√ß√µes Suportadas:**
- `ADDD Fd, Fs1, Fs2`: Soma de ponto flutuante
- `SUBD Fd, Fs1, Fs2`: Subtra√ß√£o de ponto flutuante
- `MULTD Fd, Fs1, Fs2`: Multiplica√ß√£o de ponto flutuante
- `DIVD Fd, Fs1, Fs2`: Divis√£o de ponto flutuante
- `LD Fd, offset(Rs)`: Load da mem√≥ria
- `SD Fs, offset(Rd)`: Store na mem√≥ria

**Observa√ß√µes:**
- Registradores s√£o nomeados como `F0-F31` (ponto flutuante) ou `R0-R31` (inteiros)
- Coment√°rios iniciam com `#`
- Linhas em branco s√£o ignoradas

## üìä Formato da Sa√≠da

A sa√≠da mostra o estado do simulador a cada ciclo:

```
--- INICIANDO CICLO 4 ---
 > EXECUTED: ADD.D (Tag: 1) - Resultado (12.00) pronto.
 > WRITE RESULT: Tag 1 valor (12.00) no CDB.
  > ISSUED: SUB.D (Dest ROB Tag: 3)

==================================================
CICLO 4
==================================================
--- ESTA√á√ïES DE RESERVA ---
ID  Ocupado   Op       Qj     Qk     Vj     Vk     Dest   Ciclos
A1  SIM       SUB.D    2      -      0.00   2.00   3      0
M1  SIM       MUL.D    -      -      12.00  12.00  2      0

--- BUFFER DE REORDENA√á√ÉO (ROB) ---
ID  Ocupado   Estado        Destino Valor Endere√ßo
1   SIM       Pronto        F8      12.00
2   SIM       Issue         F10     0.00
3   SIM       Issue         F12     0.00

--- STATUS DOS REGISTRADORES (Tags do ROB) ---
Reg  Tag
F8   1
F10  2
F12  3
```

### Interpreta√ß√£o da Sa√≠da

**Esta√ß√µes de Reserva:**
- **ID**: Identificador da esta√ß√£o (A=ADD/SUB, M=MUL/DIV, L=LOAD, S=STORE)
- **Ocupado**: Se a esta√ß√£o est√° em uso
- **Op**: Opera√ß√£o sendo executada
- **Qj/Qk**: Tags das instru√ß√µes que produzir√£o os operandos (0 = pronto)
- **Vj/Vk**: Valores dos operandos
- **Dest**: Tag do ROB de destino
- **Ciclos**: Ciclos restantes de execu√ß√£o

**Buffer de Reordena√ß√£o (ROB):**
- **ID**: N√∫mero da entrada no ROB (usado como tag)
- **Ocupado**: Se a entrada est√° em uso
- **Estado**: Issue, Executando, Pronto, ou Commit
- **Destino**: Registrador que receber√° o valor (ou Mem para stores)
- **Valor**: Resultado da opera√ß√£o

**Status dos Registradores:**
- Mostra quais registradores est√£o esperando valores
- **Tag**: N√∫mero do ROB que produzir√° o valor

## üéì Conceitos Implementados

### Renomea√ß√£o de Registradores

O simulador implementa renomea√ß√£o impl√≠cita usando as entradas do ROB como "registradores tempor√°rios":

```
1. ADD.D F1, F2, F3    # F1.Tag = ROB[1]
2. MUL.D F4, F1, F5    # F4 espera ROB[1], n√£o F1 diretamente
3. SUB.D F1, F6, F7    # F1.Tag = ROB[3] (nova renomea√ß√£o)
```

Instru√ß√£o 2 continua "ouvindo" ROB[1], sem conflito com a instru√ß√£o 3.

### Resolu√ß√£o de Depend√™ncias

- **RAW (Read After Write)**: Resolvida via CDB e tags
- **WAR (Write After Read)**: Eliminada pela renomea√ß√£o
- **WAW (Write After Write)**: Eliminada pela renomea√ß√£o

### Common Data Bus (CDB)

- Apenas uma transmiss√£o por ciclo (recurso limitado)
- Broadcast simult√¢neo para todas as unidades
- Atualiza esta√ß√µes de reserva e ROB

## üìà Exemplos de Uso

### Exemplo 1: Programa Simples

**Entrada (input_simple.txt):**
```
CONFIG_BEGIN
CYCLES ADDD 2
CYCLES MULTD 4
UNITS ADDD 1
UNITS MULTD 1
CONFIG_END

INSTRUCTIONS_BEGIN
ADDD F8 F4 F6
MULTD F10 F8 F8
SUBD F12 F10 F4
INSTRUCTIONS_END
```

**Valores Iniciais Assumidos:**
- F4 = 2.0
- F6 = 10.0

**Resultados Esperados:**
- F8 = 12.0 (2 + 10)
- F10 = 144.0 (12 √ó 12)
- F12 = 142.0 (144 - 2)

**Execu√ß√£o:**
```bash
./tomasulo_simulator input_simple.txt output_simple.txt
```

**M√©tricas:**
- Total de ciclos: 13
- IPC: 0.23 (3 instru√ß√µes / 13 ciclos)

### Exemplo 2: Depend√™ncias Complexas

**Entrada (input_complex.txt):**
```
INSTRUCTIONS_BEGIN
ADDD F1 F2 F3    # Independente
ADDD F4 F5 F6    # Independente (pode executar em paralelo)
MULTD F7 F1 F4   # Depende de ambas as ADDs
INSTRUCTIONS_END
```

Este exemplo demonstra paralelismo: as duas ADDs executam simultaneamente.

## üîß Decis√µes de Design

### Inicializa√ß√£o de Registradores

Por padr√£o, todos os registradores s√£o inicializados com valores arbitr√°rios:
- Registradores FP: 1.0 (exceto fontes das instru√ß√µes)
- F4 = 2.0
- F6 = 10.0
- R1 = 1000.0 (base para LOAD/STORE)
- R2 = 2000.0 (base para LOAD/STORE)

### Lat√™ncias Padr√£o

Se n√£o especificadas no arquivo, as lat√™ncias assumidas s√£o:
- ADD/SUB: 2 ciclos
- MUL: 4 ciclos
- DIV: 10 ciclos
- LOAD: 2 ciclos
- STORE: 2 ciclos

### Tamanho do ROB

Fixado em 16 entradas (ROB_SIZE = 16).

### N√∫mero de Registradores

32 registradores de ponto flutuante (F0-F31).

## üêõ Tratamento de Erros

O simulador detecta e reporta:
- ‚ùå Arquivo de entrada n√£o encontrado
- ‚ùå Arquivo de sa√≠da n√£o pode ser criado
- ‚ùå Instru√ß√µes inv√°lidas (ignoradas com aviso)
- ‚ùå Deadlock potencial (simula√ß√£o abortada ap√≥s 500 ciclos)

## üìö Refer√™ncias

- Hennessy, J. L., & Patterson, D. A. (2017). *Computer Architecture: A Quantitative Approach* (6th ed.). Morgan Kaufmann.
- Tomasulo, R. M. (1967). "An Efficient Algorithm for Exploiting Multiple Arithmetic Units". *IBM Journal of Research and Development*, 11(1), 25-33.
- Slides da disciplina de Arquitetura de Computadores

## üë• Autores

- **[Lucas Barros, Julia Brito, Paulo Dimas e Talita Justo]** - Desenvolvimento e implementa√ß√£o

## üìÑ Licen√ßa

Este projeto √© disponibilizado sob a licen√ßa MIT. Veja o arquivo `LICENSE` para mais detalhes.

## üôè Agradecimentos

- Professor [Mateus de Alcantara] pela orienta√ß√£o
- Colegas de turma pelas discuss√µes sobre o algoritmo
- Comunidade open-source pelas ferramentas utilizadas

---

**Desenvolvido como projeto acad√™mico para a disciplina de Arquitetura de Computadores**

Data: Novembro/2025
