

================================================================
== Vivado HLS Report for 'mmult_hw'
================================================================
* Date:           Sun Apr 14 10:21:24 2024

* Version:        2018.3 (Build 2405991 on Thu Dec 06 23:56:15 MST 2018)
* Project:        hls_mmult_prj
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|     9.634|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +------+------+------+------+---------+
    |   Latency   |   Interval  | Pipeline|
    |  min |  max |  min |  max |   Type  |
    +------+------+------+------+---------+
    |  1981|  1981|  1981|  1981|   none  |
    +------+------+------+------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------+------+------+----------+-----------+-----------+------+----------+
        |          |   Latency   | Iteration|  Initiation Interval  | Trip |          |
        | Loop Name|  min |  max |  Latency |  achieved |   target  | Count| Pipelined|
        +----------+------+------+----------+-----------+-----------+------+----------+
        |- L1_L2   |  1979|  1979|       217|          1|          1|  1764|    yes   |
        +----------+------+------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  |
+-----------------+---------+-------+--------+-------+
|DSP              |        -|      1|       -|      -|
|Expression       |        -|      -|       0|     83|
|FIFO             |        -|      -|       -|      -|
|Instance         |        -|    210|   14616|  29862|
|Memory           |        -|      -|       -|      -|
|Multiplexer      |        -|      -|       -|     75|
|Register         |        0|      -|    8448|   4553|
+-----------------+---------+-------+--------+-------+
|Total            |        0|    211|   23064|  34573|
+-----------------+---------+-------+--------+-------+
|Available        |      280|    220|  106400|  53200|
+-----------------+---------+-------+--------+-------+
|Utilization (%)  |        0|     95|      21|     64|
+-----------------+---------+-------+--------+-------+

+ Detail: 
    * Instance: 
    +--------------------------+----------------------+---------+-------+-----+-----+
    |         Instance         |        Module        | BRAM_18K| DSP48E|  FF | LUT |
    +--------------------------+----------------------+---------+-------+-----+-----+
    |mmult_hw_fadd_32nbkb_U1   |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U2   |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U3   |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U4   |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U5   |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U6   |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U7   |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U8   |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U9   |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U10  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U11  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U12  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U13  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U14  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U15  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U16  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U17  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U18  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U19  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U20  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U21  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U22  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U23  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U24  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U25  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U26  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U27  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U28  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U29  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U30  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U31  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U32  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U33  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U34  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U35  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U36  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U37  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U38  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U39  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U40  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U41  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fadd_32nbkb_U42  |mmult_hw_fadd_32nbkb  |        0|      2|  205|  390|
    |mmult_hw_fmul_32ncud_U43  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U44  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U45  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U46  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U47  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U48  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U49  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U50  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U51  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U52  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U53  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U54  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U55  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U56  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U57  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U58  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U59  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U60  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U61  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U62  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U63  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U64  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U65  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U66  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U67  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U68  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U69  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U70  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U71  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U72  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U73  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U74  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U75  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U76  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U77  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U78  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U79  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U80  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U81  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U82  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U83  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    |mmult_hw_fmul_32ncud_U84  |mmult_hw_fmul_32ncud  |        0|      3|  143|  321|
    +--------------------------+----------------------+---------+-------+-----+-----+
    |Total                     |                      |        0|    210|14616|29862|
    +--------------------------+----------------------+---------+-------+-----+-----+

    * DSP48: 
    +--------------------------+----------------------+--------------+
    |         Instance         |        Module        |  Expression  |
    +--------------------------+----------------------+--------------+
    |mmult_hw_mac_muladEe_U85  |mmult_hw_mac_muladEe  | i0 + i1 * i2 |
    +--------------------------+----------------------+--------------+

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +-------------------------------+----------+-------+---+----+------------+------------+
    |         Variable Name         | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-------------------------------+----------+-------+---+----+------------+------------+
    |ia_1_fu_651_p2                 |     +    |      0|  0|  15|           1|           6|
    |ib_1_fu_689_p2                 |     +    |      0|  0|  15|           1|           6|
    |indvar_flatten_next_fu_645_p2  |     +    |      0|  0|  13|          11|           1|
    |exitcond_flatten_fu_639_p2     |   icmp   |      0|  0|  13|          11|          10|
    |exitcond_fu_657_p2             |   icmp   |      0|  0|  11|           6|           6|
    |ib_mid2_fu_663_p3              |  select  |      0|  0|   6|           1|           1|
    |tmp_mid2_v_fu_671_p3           |  select  |      0|  0|   6|           1|           6|
    |ap_enable_pp0                  |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_reg_pp0_iter1        |    xor   |      0|  0|   2|           2|           1|
    +-------------------------------+----------+-------+---+----+------------+------------+
    |Total                          |          |      0|  0|  83|          35|          39|
    +-------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-----------------------------+----+-----------+-----+-----------+
    |             Name            | LUT| Input Size| Bits| Total Bits|
    +-----------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                    |  21|          4|    1|          4|
    |ap_enable_reg_pp0_iter1      |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter216    |   9|          2|    1|          2|
    |ap_phi_mux_ia_phi_fu_284_p4  |   9|          2|    6|         12|
    |ia_reg_280                   |   9|          2|    6|         12|
    |ib_reg_291                   |   9|          2|    6|         12|
    |indvar_flatten_reg_269       |   9|          2|   11|         22|
    +-----------------------------+----+-----------+-----+-----------+
    |Total                        |  75|         16|   32|         66|
    +-----------------------------+----+-----------+-----+-----------+

    * Register: 
    +---------------------------+----+-----+-----+-----------+
    |            Name           | FF | LUT | Bits| Const Bits|
    +---------------------------+----+-----+-----+-----------+
    |ap_CS_fsm                  |   3|    0|    3|          0|
    |ap_enable_reg_pp0_iter0    |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter1    |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter10   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter100  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter101  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter102  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter103  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter104  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter105  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter106  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter107  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter108  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter109  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter11   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter110  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter111  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter112  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter113  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter114  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter115  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter116  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter117  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter118  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter119  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter12   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter120  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter121  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter122  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter123  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter124  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter125  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter126  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter127  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter128  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter129  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter13   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter130  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter131  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter132  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter133  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter134  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter135  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter136  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter137  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter138  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter139  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter14   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter140  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter141  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter142  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter143  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter144  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter145  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter146  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter147  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter148  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter149  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter15   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter150  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter151  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter152  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter153  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter154  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter155  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter156  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter157  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter158  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter159  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter16   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter160  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter161  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter162  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter163  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter164  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter165  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter166  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter167  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter168  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter169  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter17   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter170  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter171  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter172  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter173  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter174  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter175  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter176  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter177  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter178  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter179  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter18   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter180  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter181  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter182  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter183  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter184  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter185  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter186  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter187  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter188  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter189  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter19   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter190  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter191  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter192  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter193  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter194  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter195  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter196  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter197  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter198  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter199  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter2    |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter20   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter200  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter201  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter202  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter203  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter204  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter205  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter206  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter207  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter208  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter209  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter21   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter210  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter211  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter212  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter213  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter214  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter215  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter216  |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter22   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter23   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter24   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter25   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter26   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter27   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter28   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter29   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter3    |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter30   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter31   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter32   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter33   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter34   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter35   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter36   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter37   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter38   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter39   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter4    |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter40   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter41   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter42   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter43   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter44   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter45   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter46   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter47   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter48   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter49   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter5    |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter50   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter51   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter52   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter53   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter54   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter55   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter56   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter57   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter58   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter59   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter6    |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter60   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter61   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter62   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter63   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter64   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter65   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter66   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter67   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter68   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter69   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter7    |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter70   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter71   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter72   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter73   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter74   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter75   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter76   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter77   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter78   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter79   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter8    |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter80   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter81   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter82   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter83   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter84   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter85   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter86   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter87   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter88   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter89   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter9    |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter90   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter91   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter92   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter93   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter94   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter95   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter96   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter97   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter98   |   1|    0|    1|          0|
    |ap_enable_reg_pp0_iter99   |   1|    0|    1|          0|
    |exitcond_flatten_reg_1888  |   1|    0|    1|          0|
    |ia_reg_280                 |   6|    0|    6|          0|
    |ib_mid2_reg_1897           |   6|    0|    6|          0|
    |ib_reg_291                 |   6|    0|    6|          0|
    |indvar_flatten_reg_269     |  11|    0|   11|          0|
    |sum_10_reg_3018            |  32|    0|   32|          0|
    |sum_11_reg_3023            |  32|    0|   32|          0|
    |sum_12_reg_3028            |  32|    0|   32|          0|
    |sum_13_reg_3033            |  32|    0|   32|          0|
    |sum_14_reg_3038            |  32|    0|   32|          0|
    |sum_15_reg_3043            |  32|    0|   32|          0|
    |sum_16_reg_3048            |  32|    0|   32|          0|
    |sum_17_reg_3053            |  32|    0|   32|          0|
    |sum_18_reg_3058            |  32|    0|   32|          0|
    |sum_19_reg_3063            |  32|    0|   32|          0|
    |sum_1_reg_2973             |  32|    0|   32|          0|
    |sum_20_reg_3068            |  32|    0|   32|          0|
    |sum_21_reg_3073            |  32|    0|   32|          0|
    |sum_22_reg_3078            |  32|    0|   32|          0|
    |sum_23_reg_3083            |  32|    0|   32|          0|
    |sum_24_reg_3088            |  32|    0|   32|          0|
    |sum_25_reg_3093            |  32|    0|   32|          0|
    |sum_26_reg_3098            |  32|    0|   32|          0|
    |sum_27_reg_3103            |  32|    0|   32|          0|
    |sum_28_reg_3108            |  32|    0|   32|          0|
    |sum_29_reg_3113            |  32|    0|   32|          0|
    |sum_2_reg_2978             |  32|    0|   32|          0|
    |sum_30_reg_3118            |  32|    0|   32|          0|
    |sum_31_reg_3123            |  32|    0|   32|          0|
    |sum_32_reg_3128            |  32|    0|   32|          0|
    |sum_33_reg_3133            |  32|    0|   32|          0|
    |sum_34_reg_3138            |  32|    0|   32|          0|
    |sum_35_reg_3143            |  32|    0|   32|          0|
    |sum_36_reg_3148            |  32|    0|   32|          0|
    |sum_37_reg_3153            |  32|    0|   32|          0|
    |sum_38_reg_3158            |  32|    0|   32|          0|
    |sum_39_reg_3163            |  32|    0|   32|          0|
    |sum_3_reg_2983             |  32|    0|   32|          0|
    |sum_40_reg_3168            |  32|    0|   32|          0|
    |sum_41_reg_3173            |  32|    0|   32|          0|
    |sum_42_reg_3178            |  32|    0|   32|          0|
    |sum_4_reg_2988             |  32|    0|   32|          0|
    |sum_5_reg_2993             |  32|    0|   32|          0|
    |sum_6_reg_2998             |  32|    0|   32|          0|
    |sum_7_reg_3003             |  32|    0|   32|          0|
    |sum_8_reg_3008             |  32|    0|   32|          0|
    |sum_9_reg_3013             |  32|    0|   32|          0|
    |tmp_100_reg_2163           |  32|    0|   32|          0|
    |tmp_102_reg_2168           |  32|    0|   32|          0|
    |tmp_104_reg_2173           |  32|    0|   32|          0|
    |tmp_106_reg_2178           |  32|    0|   32|          0|
    |tmp_108_reg_2183           |  32|    0|   32|          0|
    |tmp_10_reg_1938            |  32|    0|   32|          0|
    |tmp_110_reg_2188           |  32|    0|   32|          0|
    |tmp_112_reg_2193           |  32|    0|   32|          0|
    |tmp_114_reg_2198           |  32|    0|   32|          0|
    |tmp_116_reg_2203           |  32|    0|   32|          0|
    |tmp_118_reg_2208           |  32|    0|   32|          0|
    |tmp_120_reg_2213           |  32|    0|   32|          0|
    |tmp_122_reg_2218           |  32|    0|   32|          0|
    |tmp_124_reg_2223           |  32|    0|   32|          0|
    |tmp_126_reg_2228           |  32|    0|   32|          0|
    |tmp_128_reg_2233           |  32|    0|   32|          0|
    |tmp_12_reg_1943            |  32|    0|   32|          0|
    |tmp_130_reg_2238           |  32|    0|   32|          0|
    |tmp_132_reg_2243           |  32|    0|   32|          0|
    |tmp_134_reg_2248           |  32|    0|   32|          0|
    |tmp_136_reg_2253           |  32|    0|   32|          0|
    |tmp_138_reg_2258           |  32|    0|   32|          0|
    |tmp_140_reg_2263           |  32|    0|   32|          0|
    |tmp_142_reg_2268           |  32|    0|   32|          0|
    |tmp_144_reg_2273           |  32|    0|   32|          0|
    |tmp_146_reg_2278           |  32|    0|   32|          0|
    |tmp_148_reg_2283           |  32|    0|   32|          0|
    |tmp_14_reg_1948            |  32|    0|   32|          0|
    |tmp_150_reg_2288           |  32|    0|   32|          0|
    |tmp_152_reg_2293           |  32|    0|   32|          0|
    |tmp_154_reg_2298           |  32|    0|   32|          0|
    |tmp_156_reg_2303           |  32|    0|   32|          0|
    |tmp_158_reg_2308           |  32|    0|   32|          0|
    |tmp_160_reg_2313           |  32|    0|   32|          0|
    |tmp_162_reg_2318           |  32|    0|   32|          0|
    |tmp_164_reg_2323           |  32|    0|   32|          0|
    |tmp_166_reg_2328           |  32|    0|   32|          0|
    |tmp_168_reg_2333           |  32|    0|   32|          0|
    |tmp_16_reg_1953            |  32|    0|   32|          0|
    |tmp_170_reg_2338           |  32|    0|   32|          0|
    |tmp_18_reg_1958            |  32|    0|   32|          0|
    |tmp_20_reg_1963            |  32|    0|   32|          0|
    |tmp_22_reg_1968            |  32|    0|   32|          0|
    |tmp_24_reg_1973            |  32|    0|   32|          0|
    |tmp_26_reg_1978            |  32|    0|   32|          0|
    |tmp_28_reg_1983            |  32|    0|   32|          0|
    |tmp_30_reg_1988            |  32|    0|   32|          0|
    |tmp_32_reg_1993            |  32|    0|   32|          0|
    |tmp_34_reg_1998            |  32|    0|   32|          0|
    |tmp_36_reg_2003            |  32|    0|   32|          0|
    |tmp_38_reg_2008            |  32|    0|   32|          0|
    |tmp_40_reg_2013            |  32|    0|   32|          0|
    |tmp_42_reg_2018            |  32|    0|   32|          0|
    |tmp_44_reg_2023            |  32|    0|   32|          0|
    |tmp_46_reg_2028            |  32|    0|   32|          0|
    |tmp_48_reg_2033            |  32|    0|   32|          0|
    |tmp_4_reg_1923             |  32|    0|   32|          0|
    |tmp_50_reg_2038            |  32|    0|   32|          0|
    |tmp_52_reg_2043            |  32|    0|   32|          0|
    |tmp_54_reg_2048            |  32|    0|   32|          0|
    |tmp_56_reg_2053            |  32|    0|   32|          0|
    |tmp_58_reg_2058            |  32|    0|   32|          0|
    |tmp_60_reg_2063            |  32|    0|   32|          0|
    |tmp_62_reg_2068            |  32|    0|   32|          0|
    |tmp_64_reg_2073            |  32|    0|   32|          0|
    |tmp_66_reg_2078            |  32|    0|   32|          0|
    |tmp_68_reg_2083            |  32|    0|   32|          0|
    |tmp_6_10_reg_2818          |  32|    0|   32|          0|
    |tmp_6_11_reg_2823          |  32|    0|   32|          0|
    |tmp_6_12_reg_2828          |  32|    0|   32|          0|
    |tmp_6_13_reg_2833          |  32|    0|   32|          0|
    |tmp_6_14_reg_2838          |  32|    0|   32|          0|
    |tmp_6_15_reg_2843          |  32|    0|   32|          0|
    |tmp_6_16_reg_2848          |  32|    0|   32|          0|
    |tmp_6_17_reg_2853          |  32|    0|   32|          0|
    |tmp_6_18_reg_2858          |  32|    0|   32|          0|
    |tmp_6_19_reg_2863          |  32|    0|   32|          0|
    |tmp_6_1_reg_2768           |  32|    0|   32|          0|
    |tmp_6_20_reg_2868          |  32|    0|   32|          0|
    |tmp_6_21_reg_2873          |  32|    0|   32|          0|
    |tmp_6_22_reg_2878          |  32|    0|   32|          0|
    |tmp_6_23_reg_2883          |  32|    0|   32|          0|
    |tmp_6_24_reg_2888          |  32|    0|   32|          0|
    |tmp_6_25_reg_2893          |  32|    0|   32|          0|
    |tmp_6_26_reg_2898          |  32|    0|   32|          0|
    |tmp_6_27_reg_2903          |  32|    0|   32|          0|
    |tmp_6_28_reg_2908          |  32|    0|   32|          0|
    |tmp_6_29_reg_2913          |  32|    0|   32|          0|
    |tmp_6_2_reg_2773           |  32|    0|   32|          0|
    |tmp_6_30_reg_2918          |  32|    0|   32|          0|
    |tmp_6_31_reg_2923          |  32|    0|   32|          0|
    |tmp_6_32_reg_2928          |  32|    0|   32|          0|
    |tmp_6_33_reg_2933          |  32|    0|   32|          0|
    |tmp_6_34_reg_2938          |  32|    0|   32|          0|
    |tmp_6_35_reg_2943          |  32|    0|   32|          0|
    |tmp_6_36_reg_2948          |  32|    0|   32|          0|
    |tmp_6_37_reg_2953          |  32|    0|   32|          0|
    |tmp_6_38_reg_2958          |  32|    0|   32|          0|
    |tmp_6_39_reg_2963          |  32|    0|   32|          0|
    |tmp_6_3_reg_2778           |  32|    0|   32|          0|
    |tmp_6_40_reg_2968          |  32|    0|   32|          0|
    |tmp_6_4_reg_2783           |  32|    0|   32|          0|
    |tmp_6_5_reg_2788           |  32|    0|   32|          0|
    |tmp_6_6_reg_2793           |  32|    0|   32|          0|
    |tmp_6_7_reg_2798           |  32|    0|   32|          0|
    |tmp_6_8_reg_2803           |  32|    0|   32|          0|
    |tmp_6_9_reg_2808           |  32|    0|   32|          0|
    |tmp_6_reg_1928             |  32|    0|   32|          0|
    |tmp_6_s_reg_2813           |  32|    0|   32|          0|
    |tmp_70_reg_2088            |  32|    0|   32|          0|
    |tmp_72_reg_2093            |  32|    0|   32|          0|
    |tmp_74_reg_2098            |  32|    0|   32|          0|
    |tmp_76_reg_2103            |  32|    0|   32|          0|
    |tmp_78_reg_2108            |  32|    0|   32|          0|
    |tmp_80_reg_2113            |  32|    0|   32|          0|
    |tmp_82_reg_2118            |  32|    0|   32|          0|
    |tmp_84_reg_2123            |  32|    0|   32|          0|
    |tmp_86_reg_2128            |  32|    0|   32|          0|
    |tmp_88_reg_2133            |  32|    0|   32|          0|
    |tmp_8_reg_1933             |  32|    0|   32|          0|
    |tmp_90_reg_2138            |  32|    0|   32|          0|
    |tmp_92_reg_2143            |  32|    0|   32|          0|
    |tmp_94_reg_2148            |  32|    0|   32|          0|
    |tmp_96_reg_2153            |  32|    0|   32|          0|
    |tmp_98_reg_2158            |  32|    0|   32|          0|
    |tmp_mid2_v_reg_1902        |   6|    0|    6|          0|
    |tmp_s_reg_2763             |  32|    0|   32|          0|
    |exitcond_flatten_reg_1888  |  64|  128|    1|          0|
    |ib_mid2_reg_1897           |  64|  128|    6|          0|
    |tmp_6_10_reg_2818          |  64|   64|   32|          0|
    |tmp_6_11_reg_2823          |  64|   64|   32|          0|
    |tmp_6_12_reg_2828          |  64|   91|   32|          0|
    |tmp_6_13_reg_2833          |  64|   96|   32|          0|
    |tmp_6_14_reg_2838          |  64|   96|   32|          0|
    |tmp_6_15_reg_2843          |  64|  112|   32|          0|
    |tmp_6_16_reg_2848          |  64|  117|   32|          0|
    |tmp_6_17_reg_2853          |  64|  122|   32|          0|
    |tmp_6_18_reg_2858          |  64|  127|   32|          0|
    |tmp_6_19_reg_2863          |  64|  128|   32|          0|
    |tmp_6_1_reg_2768           |  64|   32|   32|          0|
    |tmp_6_20_reg_2868          |  64|  128|   32|          0|
    |tmp_6_21_reg_2873          |  64|  128|   32|          0|
    |tmp_6_22_reg_2878          |  64|  128|   32|          0|
    |tmp_6_23_reg_2883          |  64|  128|   32|          0|
    |tmp_6_24_reg_2888          |  64|  128|   32|          0|
    |tmp_6_25_reg_2893          |  64|  128|   32|          0|
    |tmp_6_26_reg_2898          |  64|  128|   32|          0|
    |tmp_6_27_reg_2903          |  64|  128|   32|          0|
    |tmp_6_28_reg_2908          |  64|  128|   32|          0|
    |tmp_6_29_reg_2913          |  64|  128|   32|          0|
    |tmp_6_2_reg_2773           |  64|   32|   32|          0|
    |tmp_6_30_reg_2918          |  64|  128|   32|          0|
    |tmp_6_31_reg_2923          |  64|  128|   32|          0|
    |tmp_6_32_reg_2928          |  64|  128|   32|          0|
    |tmp_6_33_reg_2933          |  64|  128|   32|          0|
    |tmp_6_34_reg_2938          |  64|  128|   32|          0|
    |tmp_6_35_reg_2943          |  64|  128|   32|          0|
    |tmp_6_36_reg_2948          |  64|  128|   32|          0|
    |tmp_6_37_reg_2953          |  64|  128|   32|          0|
    |tmp_6_38_reg_2958          |  64|  128|   32|          0|
    |tmp_6_39_reg_2963          |  64|  128|   32|          0|
    |tmp_6_3_reg_2778           |  64|   32|   32|          0|
    |tmp_6_40_reg_2968          |  64|  128|   32|          0|
    |tmp_6_4_reg_2783           |  64|   32|   32|          0|
    |tmp_6_5_reg_2788           |  64|   32|   32|          0|
    |tmp_6_6_reg_2793           |  64|   48|   32|          0|
    |tmp_6_7_reg_2798           |  64|   64|   32|          0|
    |tmp_6_8_reg_2803           |  64|   64|   32|          0|
    |tmp_6_9_reg_2808           |  64|   64|   32|          0|
    |tmp_6_s_reg_2813           |  64|   64|   32|          0|
    |tmp_mid2_v_reg_1902        |  64|  128|    6|          0|
    +---------------------------+----+-----+-----+-----------+
    |Total                      |8448| 4553| 6957|          0|
    +---------------------------+----+-----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+----------------+-----+------+------------+--------------+--------------+
|    RTL Ports   | Dir | Bits |  Protocol  | Source Object|    C Type    |
+----------------+-----+------+------------+--------------+--------------+
|ap_clk          |  in |     1| ap_ctrl_hs |   mmult_hw   | return value |
|ap_rst          |  in |     1| ap_ctrl_hs |   mmult_hw   | return value |
|ap_start        |  in |     1| ap_ctrl_hs |   mmult_hw   | return value |
|ap_done         | out |     1| ap_ctrl_hs |   mmult_hw   | return value |
|ap_idle         | out |     1| ap_ctrl_hs |   mmult_hw   | return value |
|ap_ready        | out |     1| ap_ctrl_hs |   mmult_hw   | return value |
|a_address0      | out |     6|  ap_memory |       a      |     array    |
|a_ce0           | out |     1|  ap_memory |       a      |     array    |
|a_q0            |  in |  1344|  ap_memory |       a      |     array    |
|b_address0      | out |     6|  ap_memory |       b      |     array    |
|b_ce0           | out |     1|  ap_memory |       b      |     array    |
|b_q0            |  in |  1344|  ap_memory |       b      |     array    |
|out_r_address0  | out |    11|  ap_memory |     out_r    |     array    |
|out_r_ce0       | out |     1|  ap_memory |     out_r    |     array    |
|out_r_we0       | out |     1|  ap_memory |     out_r    |     array    |
|out_r_d0        | out |    32|  ap_memory |     out_r    |     array    |
+----------------+-----+------+------------+--------------+--------------+

