2片的反應訊號發射至測試機台。
(2) 待測晶片的介面設計 (Interface): 此部份包含一個『時脈及資料還原器』(Clock Data
Recovery)，以將調合在一起的時脈訊號和一般的數位測試訊號分離，供給至內部待
測電路。此外，我們也需要一個類似 1149.1 Boundary Scan 規格的介面，可以將少
數的輸出入訊號接取點，以循序地方式透過 Boundary Scan Cell (SC)，串接至每一
個內部電路的輸出入線。另外，我們也將需要 B 分項的支援來提供無線通訊的調
變器 (Modem) 和編解碼器 (Codec)。
(3) 晶片內部的輔助測試電路 (DFT): 為了有效降低無線測試訊號的頻寬，更積極性的
輔助測試電路更加重要。從全晶片的角度而言，我們需要可以做測試向量壓縮的單
元和掃瞄鍊結構，從各個功能性區塊，視其電路類別而可以採取不同的自我測試或
甚至於自我修補的策略。
如圖一所示之晶片內部輔助測試電路上包括有邏輯核心，記憶體核心與類比電路等。而
本計畫所針對的研究目標係針對內嵌式記憶體在支援無線測試上所需克服的問題進行研
究。以無線訊號的方式進行晶片測試需要克服許多難題；譬如像 (1) 無線電源，(2) 無線
傳輸通道的建立，以及 (3) 輸出入訊號頻寬比一般測試機台小等等。因此在設計支援無線
測試之內嵌式記憶體之內建自我測試電路上，受限於無線電源的功應，除了要求其能達到
傳統所要求之低硬體成本與高故障涵蓋率外，並且需要求測試時之功率消耗要最低，另外
由於需支援診斷的需求，我們也將擴充低功率的記憶體內建自我測試電路之功能，使其也
具有內建自我診斷的能力，然而因為無線測試之頻寬限制，我們無法傳送大量之測試資料
給外界分析，因此測試資料壓縮是我們研究的重點。
隨著記憶體的密度增加，電路變為更複雜及更容易有缺陷 (Defect) 的產生。因此，要
得到一個很好的可靠度與良率的系統是很困難的。為了改善生產良率與可靠度，記憶體使
用 Redundancy 是必要的。不幸的，Redundancy 會造成另一個型式的成本增加，因此，最
大的容錯能力與最小硬體成本是容錯重組機制所面臨的重大挑戰。
SC: Boundary Scan Cell CDR: Clock Data Recovery
Mission Logic
CDR &
MODEM
SC
SC
SC
SC
data
VDD GND
SC
SC
SC
SC
Chip
Inputs
Chip
Outputs
RF I/Os
Transceiver
& RT power
BIST/BISR
memory Analog
BIST
Logic
Input compressor
Output compressor
scan
input
scan
output
圖一:支援無線測試的易測晶片架構圖.
過去在內嵌式記憶體的容錯設計中，備用記憶體是被廣汎使用的技術。然而，目前的
內建自我取代架構或取代演算法通常需要一個完整記憶體細胞陣列的故障映像 (Fault
mapping)，並使用一條完整的多餘列或多餘行來取代一條故障記憶體列或故障記憶體行。
然而，在一條記憶體列或行中，如果只有一個故障記憶體細胞，此故障記憶體列或行仍然
用被一條完整的備用列或行取代。很明顯的，這樣的取代效率是很低的，且需要使用較多
的備用記憶體以成功的取代故障的記憶體陣列；另一方面，也增加了記憶體成本。
4SR0
SR1
M
em
ory
array
Spare
array
W0
W1
W2
W3
BS0 BS2BS1 BS3
Bank0 Bank3Bank2Bank1
圖二: 區塊取代機制的基本概念。
DWL主要的方法是把記憶體陣列裡的每一條列 (包含備用列) 分割成 b個區塊；如
果記憶體有 m個位元線，表示每個 bank會有 bm / 個位元線。每一個區塊都被一個開關
邏輯閘 (Switching gates) 所控制，而這個邏輯閘有兩個輸入，其中一個為列選擇線，另
一個為 bank選擇線。因此在一個記憶體週期裡，只有被選擇到的區塊裡的記憶體細胞才
會被驅動。圖三為內建自我取代 (BISR) 的主要架構；其中，記憶體陣列包含 n 條字元
線 10  nWW 、m 條位元線、及 b 條 bank 選擇線 10  bBSBS ；此外，還包含 r 條備用列
10  rSRSR 。在此內建自我取代架構中，加入一些簡單的元件，包含 FRB CAM區塊 (儲
存及比較故障 Row Block的位址)、Row Bank解碼器 (選擇及驅動備用列)、及三態緩衝
器等。
...
...
...
...
BS0 BS1 BS2 BSb-1
R
ow
de
co
de
r
FRB
CAM block
R0
...
...
R1
Rx-1
B
S
de
co
de
r
BS0
BS1
BSb-1
Column
decoder
...
C0 Cy-logb Cy-1
...
...
DWL
architecture
...
...
SR0
SRr-1
b : No. of bank select lines (BS).
n : No. of word lines (x = logn).
r : No. of spare rows (SR).
x : No. of row address bit.
y : No. of column address bit.
...
SRr-1
SR0
W0
Wn-1
W1
BSb-2
Bank Address
圖三: DWL記憶體的內建自我取代架構。
我們有實現一個使用 DWL 之內嵌式記憶體的晶片，整個 BISR 架構與最後之佈局
圖如圖四所示，此方塊圖包括一 BISTR 模組與一 BISTR Wrapper，BISTR 模組是由 BISR
模組與 BIST 模組所構成如圖四所示，BIST 模組用以產生測試向量以測試記憶體陣列
(包括備用列) 內的故障，測試向量的產生是可規劃的，其預設的演算法為March CW 演算
表 Y04
行政院國家科學委員會補助國內專家學者出席國際學術會議報告
95 年 5 月 4 日
報告人姓名
呂學坤
服務機構
及職稱 輔仁大學電子系
時間
會議
地點
Apr. 15–Apr. 18, 2006
中國 杭州
本會核定
補助文號
2005.08.01 ~ 2006.07.31
會議
名稱
(中文) 2006 國際電路與系統研討會
(英文) International Conference on Instrumentation, Measurement, Circuits and Systems
發表
論文
題目
1. (中文)使用於 H.264/AVC 可變區塊運動評估系統之可測試性設計
(英文) Testable Design Techniques for Variable Block Size Motion Estimator Used in
H.264/AVC
2. (中文)連續性邏輯陣列循序故障之內建自我測試技術
(英文) Efficient Built-In Self-Test Techniques for Sequential Fault Testing of
Iterative Logic Array
