你的名字在太空漂
飞向太空是许多人梦寐以求的事儿，但是能成为航天员并冲出大气层的人寥寥无几。虽然很多民间太空公司信誓旦旦地要在若干年内把大家送到太空中去，可是离把普通人送上太空的梦想还很早呢！
虽然我们普通人还不能亲身体验外太空的奇妙感觉，但我们的一部分却完全可以进入太空中。对，就是现在，我们的名字，可以飞向太空，不再回来。

外太空 大气层 航天员  

集成电路辐射效应测试是准确评价电路抗辐射性能的基础,由于需要测试系统工作在辐射环境下,并下需
要长线、在线测试(长线距离大于30m),因此不能直接使用商用仪器,需要针对被测对象研制辐射效应测试系
统。目前国内已经在这方面开展了大量工作“,但同步动态随机存储器(SDRAM)器件的辐射效应测试系统
还未建立。
由于SDRAM存储器具有容量大、速度快、集成度高等优点而应用广泛。国外对SDRAM辐射效应的研
究大致从20世纪90年代中期开始,他们对不同容量的(目前见到报导的最大容量为1Tbitr1)SDRAM存储
器做了大量的单粒子、总剂量及中子输照实验,实验结果证明,SDRAM的辐射效应与SRAM器件有很大的不
同,有许多新的失效模式是SRAM器件所不具有的,例如总剂量效应会造成SDRAM刷新周期的变化““7、
SDRAM器件的粘位现象“““等。就SDRAM测试系统而言,目前国外见诸报导的系统主要完成三个功能:刷
新周期的测试““7、读写功能的测试“及功耗电流的测试“1。本文在分析SDRAM器件辐射效应失效机理及
失效现象的基础上,研制了SDRAM辐射效应测试系统,详细闸述了系统的组成、原理,特别是刷新周期测试
的实现方法,并以256MbitSDRAM器件MT48LC8M32B2为实验样品,利用钻源开展了SDRAM器件的总
剂量效应规律研究。
1SDRAM存储器失效现象
(1)刷新周期变化。在空间辐照环境中,总剂量效应及单粒子效应均有可能造成DRAM存储单元数据保
持时间的缩短。在总剂量环境下,辐照会导致存储单元漏电流增大,电容中存储电荷的泄漏速度会随之加快,|
从而使存储单元的数据保持时间缩短,刷新周期变小。
在单粒子环境下,单个粒子会造成微剂量效应“““““,同
样导致刷新周期的变小。
(2)读取数据翻转。造成这一现象的原因可能有两个。一个是SDRAM器件外围控制电路的失效,例如
位线读出放大器、读出线均衡器(会导致读取数据的大面积翻转)、译码电路(会导致某一页、行、列的错误,错误
地址有规律)等的失效。另一个是存储单元的失效,主要是存储电荷的丢失。对于双晁体管的DRAM单
元0,存储单元的翻转可能是“0“到“1“,也可能是“1“到“0“,两种翻转的几率应近似相等。对于单晶体管的
DRAM单元而言,存储单元的翻转则应主要是从“0“到“1“的翻转。
(3)填充数据失效。造成这一现象的原因则主要是
由SDRAM器件的外围控制电路的失效造成的。`
(4)功耗电流的增大。在总剂量环境下,功耗电流的增大主要是由于辐照导致的漏电流的增大。对单粒子
环境,主要是由单粒子闭锁效应造成。
通过对SDRAM失效现象的分析,可以看出SDRAM器件的空间辐射效应的测试系统必须具有刷新周期
2SDRAM辐射效应测试系统
2.1“系统原理
SDRAM辐射效应测试系统主要实现以下几个功能:(13对SDRAM器件的读写;(2)数据的长线传输;(3)
数据的保存、处理与显示;(43SDRAM刷新周期的测试
;(5)被测SDRAM功耗电流的监测及电流保护。基于
以上五个功能,系统的原理简图如图1所示。整个测试
系统分为上位计算机测试板及辐照板三部分。总剂量
效应试验时,辐照板直接接受辐照,测试板放在铅室中以避免接受辐照。
主要用于在回读SDRAM中的内容时,统计翻转存储单元的个数、位翻转的个数等。功耗电流监测电路主要
用于实时的监测辐照板各器件的功耗电流变化,若电流值大于设定的阎值时,系统会自动切断被测器件的电源
并在指定的时间后自动恢复供电。.
2.2SDRAM控制器
SDRAM控制器主要是在ARM与被测SDRAM之间实现一个控制接口。SDRAM的主要控制信号有片
选(CS )、行有效(RAS )、列有效(CAS )、写信号(WE ))四个信号,这四个信号的组合形成了对
SDRAM的控制命令,如表1所示。SDRAM的所有操作均是由这些命令以一定的顺序构成的。SDRAM控
制器主要要实现对被测SDRAM的初始化、存储单元读写、功能刷新三种操作。初始化操作主要是在被测器
件加电时,对列地址延迟、窝发类型、.突发长度等所对应的控制寄存器位进行赋值。
表 1 SDRAM基本操作及控制信号
Table 1 Basic operation and control signal
. name (function) CS#
RASH CAS# WE# DQM ADDR DQs
command inhibit{NOP) H
又又又XXX
no operation(NOP) L
H H H X X X
ACTIVE(select bank and activate TOW) L
L H H X bank/row X
l′(…a(二1〈sele(二丨〔 bank and column, and start READ burst) L
H L H L/H  bank/col X
write(select bank and column, and start WRITE burst) L
H L L L/H  bank/col valid
burst terminate 工
H H L 又 又 active
precharge(deactivate row in bank or banks) L
L H L X code X
auto refresh or self refresh(enter self refresh mode) 工
工工HXXX
load mode register 工
L L L X Op-code X
write enable/output enable 一
~一一—L一active
write inhibit/output high-Z 一
一一一H一high-Z
说,每隔15.6ps就必须进行一次刷新操作。另外一种刷新方法是每间隔64ms,给4096个刷新脉冲,对器件
全部刷新。若采用第一种方法,则需要被测器件进行频繁的状态变换,难以进行数据的快速读写丁不好计算器
件的实际刷新届期,因此在本系统的设计中,采用了第二种刷新方法。
刷新周期是SDRAM器件在稳态辐照情况下的一个敏感参数,为了它的测试,系统设计时,设置了系统默
认刹新周期及用户指定刷新周期两个变量,当用户开始刷新周朝测试时,系统在上次刷新结束后自动使当前的
刷新周期为用户指定值,等待用户指定的时间后,下一个刹新周期到来,系统自动设置当前的刷新周期为默认
值。在默认刷新周期情况下,应保证SDRAM的数据不丢失,因此在辐照前应设置比较小的默认刷新周期。
SDRAM数据的丢失只能是在用户指定刷新周期内,它
的大小可以由用户随意指定。
dle状态。为了简化系统设计,系统向SDRAM模式寄。oAaar<enacol
子字暑暑 中 写 人 的 为 Hw 010H, 即 Cas Latency=1, y= 室 Fig. 2 State machine of SDRAM controller
发长度为1,测试系统对实测SDRAM的读写设置均以康2SDRAM控制器状态机变换图
此为标准设计。
当刷新时间到时,则进人Retresh状态,连续对SDRAM的各行进行刷新,所有行刷新结束后则退回到I-
dle状态。当器件要进行读写时,则进人Active状态,激活第一个要测试的行,随后进人Nopl状态,等待一个
周期,使行激活命令有效,随后进人WRRD状态,列地址在这种状态下会在每个时钟沿从起始测试的列地址
累加,当列地址与最大测试地址相等时,进人Nop2状态等待一个时钟周期,随后进人Precharge状态,使前一
次操作的一行进入未激活状态。进人Nop3状态状态后,首先检查当前行与最大读取行是否相等,若相等,则
表 明 读写操作结果,进人Idle状态。若不相等,则行地址加1,随后先检查是否到了刷新时间,若是则进人刷新
状态,等刷新操作结柬后返回到Nop3状态,然后再回到Active状态。若没到刷新时间,则目接进人Active状
态,进行下一行存储单元的读或写,如此循环,直到读写操作结束,回到Idle状态。
从图2可以看出,系统的SDRAM控制器只有在Idle状态及Nop3状态两种状态下才可以进人刷新状态,
这种设计简化了SDRAM的状态变换,但会导致器件在读写时无法准时的进人刷新周期,需要在一行读写完
成后才能进人刷新周期。因此在默认刷新周期设定时应使其小于等于最小数据保持刷新周期喜去读写一行的
最大所需时间。
WRRD状态可以为写状态,也可以为读状态。为写状态时,系统依据设置的起止行地址及列地址顺序地
向各存储单元中写人常数。为读状态时,系统具体分为
两种情况,一种是查看存借器中单元的数据,一种是测
试器件有无翻转测试。查看数据情况下,所有读的数据均会进人数据缓冲器,并回传到上位机。有无翻转测试
时,则会先读取存储单元内容,然后验证与初始值是否相同,若不同,则总错误单元数加1,统计翻转为0及1
的个数,把当前单元的行地址、列地址及错误数据均压人到缓冲器中。若相同,则不进行上面的操作。当翻转
量很大时,为了减少系统的数据传输压力,系统设置了一个最大回传错误数据的上限,超过这个上限后,只统计
错误数据的翻转数,翻转的行、列地址及错误数据等详细信息则不再进人数据缓冲器。
2.3 ARM 模 块
ARM模块是测试板的核心控制部分,它主要包括ARM芯片,外部SRAM,Flash及实现网络传输的
CS8900A等芯片。ARM模块在系统中主要负责测试板与上位计算机间的数据通讯及测试板上其他电路的控
制。
2.3.1“测试板与上位计算间的长线传输
由于SDRAM的数据量极大,且系统要求高的可靠性。这就使得本系统的长线传输既要满足“长线“又要
满足“高频“,这就使得长线传输问题成为本系统设计的一大难点。为了解决这一问题,本系统利用ARM及网
络传输芯片CS8900A实现了UDP传输协议,最高传输速度达到了10Mbit/s.
2.3.2ARM模块对其他电路的控制
刷新周期为64ms。实验样品数量为4只。
3.2实验方室
实验时选择辐照剂量率为20rad(Si)/s。所有实验样品在实验前全部填充为AA55AA55H,辐照时,器件
处于静态偏置,不进行读写等操作。每隔10krad停止辐照,对器件进行移位测试。测试时,先回读样品存傅
单元的值,查看是否发生翻转;接着进行刷新周期的测试(默认刷新周期为60ms,最小刷新周期为60ms,步距
为5000ms,最大刷新周期为51000ms);最后再重新填充一次,并验证是否填充正确。
3.3实验结果
,3.3.1“读写功能测试结果
(1)回读四只实验样品存储单元值,在40krad(Si)时没有出现数据翻转。在50krad(Si)时,均出现翻转,
表 明 四只实验样品的总剂量失效阎值在40一50krad(Si)之间。回读数据后对器件进行了重新填充,50krad
(2)单个器件内各块之间的功能失效阗值存在一定差异。表2是1 及2五命件各块在50krad(Si)及60
krad(Si)时的翻转数。可以看出,在50krad(Si)时14
器件的Bank1并没有发生翻转,而其他几个块的翻转数
也存在较大差异。2  器件的情况与1 器件类似。而
在60krad(Si)BY,1  344Bank]的翻转数却是最大。
表 2 同一样咤内不同存储块间的效应鉴异
Table 2 Effect differences of different storage blocks in one sample
(3)表3是1 器件50krad(Si)时的部分翻转数据详细信息。可以看出翻转数据的地址很有规律,大多是
同一列的数据全部发生翻转,旦翻转数据与原始塔充数据AASSH具有很大差异,说明所测到的翻转实际并不
是由存储单元造成的,器件的功能失效可能是由译码电路的失效造成。
表 3 1扑器件部分翻转数据
Table 3 Partial upset data of 1 井 sample
3.3.2“刷新周期测试结果
图 4 是4#实验样品的Banko在辐照过程中的刷新周期与翻转数据的关系曲线,其他几个器件的实验结
果与其相同。可以看出由于辐射导致SDRAM的存储单元数据保持时间(无数据丢失的最大刷新周期)随总
剂量的增大不断减小,使得在相同的刷新周期时,存储单元发生数据丢失的个数随随总剂量的增大不断增大。
辐照到60krad(Si)时,4  器件的数据保持时间约为4
s,远大于器件的默认刷新周期64ms,而此时器件的读
写功能已经失效,说明蛛然器件的刷新周期或数据保持时间随总剂量的增加不断冼小,但对于本次实验样品来
说,这并不是器件早期失效的原因,表明刷新周期并不是该器件的最敏感效应参数。所获取的SDRAM刷新
周期随总剂量的变化曲线与文献[5-J结果类似,表明所研制的效应测试系统的刷新周期测试功能所获取的数据
是正确、可信的。
图 5 给出了刷新周期测试时0一1及1一0翻转情况的比较,可以看出两者的大小是基本相等的。这说明
实验样品的存储单元可能是由图2所示的双晶体管存储单元组成的。由于无法获知器件本身的详细结构,这
一结论的准确性还待进一步验证。'
, 0 5 10 15 20 25 30 35 40 45 50 55
refreshtime/s
Fig. 4 Refresh period versus upset data at different dose for samples
图 4 实验样品不同总剂量时的刷新周期与翻转数据的关系曲线
4 结 it
对研制的SDRAM辐射效应在线测试系统进行了实图61平,3井样品的功耗电流随总剂量的变化曲线
验验证,结果表明系统具备读写功能测试、刷新周期测试及
功耗电流测试三种功能,系统指标满足了SDRAM器件辐射效应的测试需求,所测参数准确、可信。
总剂量效应会导致SDRAM器件的数据保持时间不断减小,功耗电流不断增大以及读写功能失效。在20
rad(Si)/s剂量率情况下,MT48LC8M32B2读写功能的失效阎值在40一50krad(Si)之间。其功能失效主要由
外围控制电路造成。数据保持时间蛛然随着辐照剂量的累积不断减小,但并不是造成该器件的功能失效的直
接原因。因此在以后SDRAM器件的辐射效应研究中,应加强对其外围控制电路失效机理的分析,采用局部
辐照、全参数测试等手段确定SDRAM外围控制电路的效应敏感物理位置,为SDRAM器件的抗辐射性能加
固提供技术支撑。
