module CSA_unit(

	input logic[3:0] a,
	input logic[3:0] b,
	input logic Cin,
	
	output logic[3:0] sum,
	output logic Cout
	
	
	genvar i;
	
	generate
		
		for(int i = 0; i < 4; i++) : begin 
	endgenerate
)