`timescale 1 ns / 10 ps

module cpu_tb;


reg clk, reset;


// generaci贸n de reloj clk
always //siempre activo, no hay condici贸n de activaci贸n
begin
  clk = 1'b1;
  #30;
  clk = 1'b0;
  #30;
end

// instanciaci贸n del procesador
cpu micpu(clk, reset);

initial
begin
  $dumpfile("cpu_tb.vcd");
  $dumpvars;
  $dumpvars(16'b00000000, cpu_tb.micpu.cam_dat.banco_registros.regb[1]);
  $dumpvars(16'b00000000, cpu_tb.micpu.cam_dat.banco_registros.regb[2]);
  $dumpvars(16'b00000000, cpu_tb.micpu.cam_dat.banco_registros.regb[3]);

  reset = 1;  //a partir del flanco de subida del reset empieza el funcionamiento normal
  #10;
  reset = 0;  //bajamos el reset 
end

initial
begin
  #(9*60);  //Esperamos 9 ciclos o 9 instrucciones
  $write("R1 = %d\nR2 = %d\nR3 = %d\n", cpu_tb.micpu.cam_dat.banco_registros.regb[1], cpu_tb.micpu.cam_dat.banco_registros.regb[2], cpu_tb.micpu.cam_dat.banco_registros.regb[3]);
  $finish;
end

endmodule