/* Generated by Yosys 0.55+46 (git sha1 aa1daa702, g++ 11.4.0-1ubuntu1~22.04 -fPIC -O3) */

(* top =  1  *)
(* src = "dut.sv:1.1-17.10" *)
module top(out, clk, in);
  (* src = "dut.sv:3.18-3.21" *)
  input clk;
  wire clk;
  (* src = "dut.sv:3.23-3.25" *)
  input in;
  wire in;
  (* init = 8'h00 *)
  (* src = "dut.sv:2.18-2.21" *)
  output [7:0] out;
  wire [7:0] out;
  (* src = "dut.sv:12.5-16.5" *)
  \$_DFF_P_  \out_reg[0]  /* _0_ */ (
    .C(clk),
    .D(out[1]),
    .Q(out[0])
  );
  (* src = "dut.sv:12.5-16.5" *)
  \$_DFF_P_  \out_reg[1]  /* _1_ */ (
    .C(clk),
    .D(out[2]),
    .Q(out[1])
  );
  (* src = "dut.sv:12.5-16.5" *)
  \$_DFF_P_  \out_reg[2]  /* _2_ */ (
    .C(clk),
    .D(out[3]),
    .Q(out[2])
  );
  (* src = "dut.sv:12.5-16.5" *)
  \$_DFF_P_  \out_reg[3]  /* _3_ */ (
    .C(clk),
    .D(out[4]),
    .Q(out[3])
  );
  (* src = "dut.sv:12.5-16.5" *)
  \$_DFF_P_  \out_reg[4]  /* _4_ */ (
    .C(clk),
    .D(out[5]),
    .Q(out[4])
  );
  (* src = "dut.sv:12.5-16.5" *)
  \$_DFF_P_  \out_reg[5]  /* _5_ */ (
    .C(clk),
    .D(out[6]),
    .Q(out[5])
  );
  (* src = "dut.sv:12.5-16.5" *)
  \$_DFF_P_  \out_reg[6]  /* _6_ */ (
    .C(clk),
    .D(out[7]),
    .Q(out[6])
  );
  (* src = "dut.sv:12.5-16.5" *)
  \$_DFF_P_  \out_reg[7]  /* _7_ */ (
    .C(clk),
    .D(in),
    .Q(out[7])
  );
endmodule
