+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                         ;
+-------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                     ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; CORE_0|memory_access_0        ; 109   ; 0              ; 5            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CORE_0|branch_unit_0          ; 68    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CORE_0|alu_0                  ; 75    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CORE_0|regfile_0              ; 50    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CORE_0|csr_unit_0|trap_unit_0 ; 119   ; 62             ; 0            ; 62             ; 163    ; 62              ; 62            ; 62              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CORE_0|csr_unit_0|minfo_0     ; 12    ; 4              ; 0            ; 4              ; 33     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CORE_0|csr_unit_0|mcounters_0 ; 61    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CORE_0|csr_unit_0             ; 126   ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 70    ; 0              ; 0            ; 0                ; 0                 ;
; CORE_0|control_unit_0         ; 40    ; 7              ; 1            ; 7              ; 77     ; 7               ; 7             ; 7               ; 122   ; 0              ; 96           ; 0                ; 96                ;
; CORE_0|trap_int               ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 70    ; 0              ; 70           ; 0                ; 70                ;
; CORE_0|event_bus              ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 10    ; 0              ; 10           ; 0                ; 10                ;
; CORE_0|decoder_0              ; 32    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 122   ; 0              ; 0            ; 0                ; 0                 ;
; CORE_0|decode_bus             ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 122   ; 0              ; 122          ; 0                ; 122               ;
; CORE_0|fetch_stm_0            ; 69    ; 0              ; 0            ; 0              ; 132    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CORE_0                        ; 71    ; 0              ; 0            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; console_0|fifo_0              ; 11    ; 5              ; 0            ; 5              ; 14     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; console_0                     ; 70    ; 25             ; 58           ; 25             ; 34     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_slave_0|fifo_0           ; 11    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_slave_0                  ; 70    ; 25             ; 62           ; 25             ; 33     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MEMORY_RAM|RAM_0              ; 52    ; 0              ; 2            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MEMORY_RAM                    ; 69    ; 0              ; 14           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_0                       ; 69    ; 0              ; 29           ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wishbone_arbitrer_0           ; 173   ; 0              ; 6            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cross_bar_0                   ; 209   ; 0              ; 10           ; 0              ; 301    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; timer_dev                     ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 102   ; 0              ; 100          ; 0                ; 100               ;
; uart_rx_wb                    ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 102   ; 0              ; 100          ; 0                ; 100               ;
; uart_wb                       ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 102   ; 0              ; 100          ; 0                ; 100               ;
; memory_mater_wb               ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 102   ; 0              ; 100          ; 0                ; 100               ;
; memory_wb                     ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 102   ; 0              ; 100          ; 0                ; 100               ;
; data_bus                      ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 102   ; 0              ; 100          ; 0                ; 100               ;
; inst_bus                      ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 102   ; 0              ; 100          ; 0                ; 100               ;
; debounce_rst                  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
