Classic Timing Analyzer report for CPU
Fri Mar 26 15:54:46 2021
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clock'
  7. Clock Hold: 'clock'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                              ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+-----------------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                                   ; To                                      ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+-----------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 7.168 ns                         ; reset                                  ; multiplier:multiplier|product[59]       ; --         ; clock    ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 16.889 ns                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2] ; AluResult[29]                           ; clock      ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -2.535 ns                        ; reset                                  ; Controle:Controle|ALUSrcB[2]            ; --         ; clock    ; 0            ;
; Clock Setup: 'clock'         ; N/A                                      ; None          ; 42.92 MHz ( period = 23.300 ns ) ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0] ; Controle:Controle|estado[1]             ; clock      ; clock    ; 0            ;
; Clock Hold: 'clock'          ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; Registrador:MDR|Saida[28]              ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[28] ; clock      ; clock    ; 971          ;
; Total number of failed paths ;                                          ;               ;                                  ;                                        ;                                         ;            ;          ; 971          ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+-----------------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F672C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clock           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clock'                                                                                                                                                                                                                                                                        ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------------+---------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                    ; To                                    ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------------+---------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 42.92 MHz ( period = 23.300 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 7.147 ns                ;
; N/A                                     ; 42.99 MHz ( period = 23.260 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 7.131 ns                ;
; N/A                                     ; 43.27 MHz ( period = 23.112 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 7.053 ns                ;
; N/A                                     ; 43.27 MHz ( period = 23.112 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 7.053 ns                ;
; N/A                                     ; 43.34 MHz ( period = 23.072 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 7.037 ns                ;
; N/A                                     ; 43.34 MHz ( period = 23.072 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 7.037 ns                ;
; N/A                                     ; 43.56 MHz ( period = 22.958 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.968 ns                ;
; N/A                                     ; 43.63 MHz ( period = 22.918 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.952 ns                ;
; N/A                                     ; 43.73 MHz ( period = 22.868 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.971 ns                ;
; N/A                                     ; 43.77 MHz ( period = 22.846 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.958 ns                ;
; N/A                                     ; 43.93 MHz ( period = 22.764 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.875 ns                ;
; N/A                                     ; 44.01 MHz ( period = 22.724 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.859 ns                ;
; N/A                                     ; 44.09 MHz ( period = 22.680 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.877 ns                ;
; N/A                                     ; 44.09 MHz ( period = 22.680 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.877 ns                ;
; N/A                                     ; 44.10 MHz ( period = 22.674 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.835 ns                ;
; N/A                                     ; 44.13 MHz ( period = 22.658 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.864 ns                ;
; N/A                                     ; 44.13 MHz ( period = 22.658 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.864 ns                ;
; N/A                                     ; 44.18 MHz ( period = 22.636 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 7.059 ns                ;
; N/A                                     ; 44.18 MHz ( period = 22.634 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.819 ns                ;
; N/A                                     ; 44.23 MHz ( period = 22.610 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.800 ns                ;
; N/A                                     ; 44.26 MHz ( period = 22.596 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 7.043 ns                ;
; N/A                                     ; 44.31 MHz ( period = 22.570 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.784 ns                ;
; N/A                                     ; 44.39 MHz ( period = 22.526 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.792 ns                ;
; N/A                                     ; 44.42 MHz ( period = 22.510 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.755 ns                ;
; N/A                                     ; 44.44 MHz ( period = 22.504 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.779 ns                ;
; N/A                                     ; 44.50 MHz ( period = 22.470 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.739 ns                ;
; N/A                                     ; 44.58 MHz ( period = 22.434 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.943 ns                ;
; N/A                                     ; 44.62 MHz ( period = 22.412 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.702 ns                ;
; N/A                                     ; 44.69 MHz ( period = 22.376 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.947 ns                ;
; N/A                                     ; 44.70 MHz ( period = 22.372 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.686 ns                ;
; N/A                                     ; 44.70 MHz ( period = 22.370 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.920 ns                ;
; N/A                                     ; 44.71 MHz ( period = 22.364 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.880 ns                ;
; N/A                                     ; 44.78 MHz ( period = 22.332 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.699 ns                ;
; N/A                                     ; 44.78 MHz ( period = 22.330 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.658 ns                ;
; N/A                                     ; 44.79 MHz ( period = 22.324 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.864 ns                ;
; N/A                                     ; 44.82 MHz ( period = 22.310 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.686 ns                ;
; N/A                                     ; 44.86 MHz ( period = 22.290 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.642 ns                ;
; N/A                                     ; 44.92 MHz ( period = 22.262 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.856 ns                ;
; N/A                                     ; 44.95 MHz ( period = 22.246 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.849 ns                ;
; N/A                                     ; 44.95 MHz ( period = 22.246 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.849 ns                ;
; N/A                                     ; 44.96 MHz ( period = 22.242 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.659 ns                ;
; N/A                                     ; 45.00 MHz ( period = 22.220 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.646 ns                ;
; N/A                                     ; 45.03 MHz ( period = 22.206 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.596 ns                ;
; N/A                                     ; 45.04 MHz ( period = 22.204 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.914 ns                ;
; N/A                                     ; 45.04 MHz ( period = 22.204 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.883 ns                ;
; N/A                                     ; 45.07 MHz ( period = 22.188 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.853 ns                ;
; N/A                                     ; 45.07 MHz ( period = 22.188 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.853 ns                ;
; N/A                                     ; 45.08 MHz ( period = 22.182 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.826 ns                ;
; N/A                                     ; 45.08 MHz ( period = 22.182 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.826 ns                ;
; N/A                                     ; 45.08 MHz ( period = 22.182 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.870 ns                ;
; N/A                                     ; 45.09 MHz ( period = 22.180 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.587 ns                ;
; N/A                                     ; 45.09 MHz ( period = 22.178 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.624 ns                ;
; N/A                                     ; 45.10 MHz ( period = 22.172 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.579 ns                ;
; N/A                                     ; 45.11 MHz ( period = 22.166 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.580 ns                ;
; N/A                                     ; 45.11 MHz ( period = 22.166 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.580 ns                ;
; N/A                                     ; 45.12 MHz ( period = 22.164 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.898 ns                ;
; N/A                                     ; 45.13 MHz ( period = 22.156 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.611 ns                ;
; N/A                                     ; 45.17 MHz ( period = 22.140 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.571 ns                ;
; N/A                                     ; 45.18 MHz ( period = 22.132 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.563 ns                ;
; N/A                                     ; 45.20 MHz ( period = 22.126 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.564 ns                ;
; N/A                                     ; 45.27 MHz ( period = 22.092 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.764 ns                ;
; N/A                                     ; 45.29 MHz ( period = 22.078 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.579 ns                ;
; N/A                                     ; 45.30 MHz ( period = 22.074 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.762 ns                ;
; N/A                                     ; 45.30 MHz ( period = 22.074 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.762 ns                ;
; N/A                                     ; 45.34 MHz ( period = 22.056 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.566 ns                ;
; N/A                                     ; 45.38 MHz ( period = 22.034 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.768 ns                ;
; N/A                                     ; 45.40 MHz ( period = 22.028 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.741 ns                ;
; N/A                                     ; 45.50 MHz ( period = 21.980 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.526 ns                ;
; N/A                                     ; 45.54 MHz ( period = 21.958 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.513 ns                ;
; N/A                                     ; 45.60 MHz ( period = 21.932 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.704 ns                ;
; N/A                                     ; 45.61 MHz ( period = 21.924 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.774 ns                ;
; N/A                                     ; 45.62 MHz ( period = 21.920 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.677 ns                ;
; N/A                                     ; 45.64 MHz ( period = 21.910 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.691 ns                ;
; N/A                                     ; 45.67 MHz ( period = 21.898 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.482 ns                ;
; N/A                                     ; 45.67 MHz ( period = 21.898 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.671 ns                ;
; N/A                                     ; 45.70 MHz ( period = 21.884 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.758 ns                ;
; N/A                                     ; 45.71 MHz ( period = 21.876 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.469 ns                ;
; N/A                                     ; 45.79 MHz ( period = 21.840 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.675 ns                ;
; N/A                                     ; 45.80 MHz ( period = 21.834 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.648 ns                ;
; N/A                                     ; 45.85 MHz ( period = 21.808 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.631 ns                ;
; N/A                                     ; 45.86 MHz ( period = 21.806 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.637 ns                ;
; N/A                                     ; 45.93 MHz ( period = 21.774 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.420 ns                ;
; N/A                                     ; 45.93 MHz ( period = 21.772 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.738 ns                ;
; N/A                                     ; 45.93 MHz ( period = 21.770 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.855 ns                ;
; N/A                                     ; 45.97 MHz ( period = 21.752 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.407 ns                ;
; N/A                                     ; 45.98 MHz ( period = 21.750 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.635 ns                ;
; N/A                                     ; 45.98 MHz ( period = 21.750 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.725 ns                ;
; N/A                                     ; 45.98 MHz ( period = 21.748 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.411 ns                ;
; N/A                                     ; 45.99 MHz ( period = 21.744 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.596 ns                ;
; N/A                                     ; 45.99 MHz ( period = 21.744 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.608 ns                ;
; N/A                                     ; 46.00 MHz ( period = 21.740 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.403 ns                ;
; N/A                                     ; 46.01 MHz ( period = 21.734 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.404 ns                ;
; N/A                                     ; 46.03 MHz ( period = 21.726 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.398 ns                ;
; N/A                                     ; 46.03 MHz ( period = 21.726 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.584 ns                ;
; N/A                                     ; 46.04 MHz ( period = 21.718 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.390 ns                ;
; N/A                                     ; 46.06 MHz ( period = 21.712 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.391 ns                ;
; N/A                                     ; 46.06 MHz ( period = 21.712 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.859 ns                ;
; N/A                                     ; 46.07 MHz ( period = 21.706 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.832 ns                ;
; N/A                                     ; 46.11 MHz ( period = 21.686 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.600 ns                ;
; N/A                                     ; 46.13 MHz ( period = 21.680 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.573 ns                ;
; N/A                                     ; 46.14 MHz ( period = 21.674 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.567 ns                ;
; N/A                                     ; 46.15 MHz ( period = 21.670 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 6.565 ns                ;
; N/A                                     ; 46.20 MHz ( period = 21.644 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.551 ns                ;
; N/A                                     ; 46.22 MHz ( period = 21.636 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.544 ns                ;
; N/A                                     ; 46.22 MHz ( period = 21.634 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.551 ns                ;
; N/A                                     ; 46.23 MHz ( period = 21.630 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 6.549 ns                ;
; N/A                                     ; 46.26 MHz ( period = 21.618 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.543 ns                ;
; N/A                                     ; 46.26 MHz ( period = 21.618 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.543 ns                ;
; N/A                                     ; 46.30 MHz ( period = 21.598 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.768 ns                ;
; N/A                                     ; 46.33 MHz ( period = 21.586 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.555 ns                ;
; N/A                                     ; 46.34 MHz ( period = 21.580 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.528 ns                ;
; N/A                                     ; 46.36 MHz ( period = 21.572 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.509 ns                ;
; N/A                                     ; 46.39 MHz ( period = 21.556 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:ALUOut|Saida[30]          ; clock      ; clock    ; None                        ; None                      ; 6.257 ns                ;
; N/A                                     ; 46.41 MHz ( period = 21.546 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.498 ns                ;
; N/A                                     ; 46.48 MHz ( period = 21.516 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Registrador:ALUOut|Saida[30]          ; clock      ; clock    ; None                        ; None                      ; 6.241 ns                ;
; N/A                                     ; 46.52 MHz ( period = 21.498 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.676 ns                ;
; N/A                                     ; 46.53 MHz ( period = 21.492 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.598 ns                ;
; N/A                                     ; 46.54 MHz ( period = 21.488 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.502 ns                ;
; N/A                                     ; 46.55 MHz ( period = 21.482 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.475 ns                ;
; N/A                                     ; 46.57 MHz ( period = 21.472 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.464 ns                ;
; N/A                                     ; 46.58 MHz ( period = 21.470 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.585 ns                ;
; N/A                                     ; 46.59 MHz ( period = 21.464 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.454 ns                ;
; N/A                                     ; 46.59 MHz ( period = 21.464 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.458 ns                ;
; N/A                                     ; 46.62 MHz ( period = 21.450 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.459 ns                ;
; N/A                                     ; 46.64 MHz ( period = 21.440 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.680 ns                ;
; N/A                                     ; 46.65 MHz ( period = 21.434 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.653 ns                ;
; N/A                                     ; 46.72 MHz ( period = 21.406 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.458 ns                ;
; N/A                                     ; 46.73 MHz ( period = 21.400 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.431 ns                ;
; N/A                                     ; 46.74 MHz ( period = 21.394 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.438 ns                ;
; N/A                                     ; 46.76 MHz ( period = 21.384 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.208 ns                ;
; N/A                                     ; 46.78 MHz ( period = 21.378 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:EPC|Saida[27]             ; clock      ; clock    ; None                        ; None                      ; 6.209 ns                ;
; N/A                                     ; 46.79 MHz ( period = 21.374 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.411 ns                ;
; N/A                                     ; 46.86 MHz ( period = 21.340 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.392 ns                ;
; N/A                                     ; 46.86 MHz ( period = 21.338 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.710 ns                ;
; N/A                                     ; 46.86 MHz ( period = 21.338 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Registrador:EPC|Saida[27]             ; clock      ; clock    ; None                        ; None                      ; 6.193 ns                ;
; N/A                                     ; 46.89 MHz ( period = 21.326 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.589 ns                ;
; N/A                                     ; 46.92 MHz ( period = 21.314 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.383 ns                ;
; N/A                                     ; 46.94 MHz ( period = 21.306 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.375 ns                ;
; N/A                                     ; 46.95 MHz ( period = 21.300 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.376 ns                ;
; N/A                                     ; 46.97 MHz ( period = 21.292 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[3]           ; clock      ; clock    ; None                        ; None                      ; 6.367 ns                ;
; N/A                                     ; 46.99 MHz ( period = 21.282 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.396 ns                ;
; N/A                                     ; 46.99 MHz ( period = 21.280 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.714 ns                ;
; N/A                                     ; 47.00 MHz ( period = 21.276 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.369 ns                ;
; N/A                                     ; 47.01 MHz ( period = 21.274 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.687 ns                ;
; N/A                                     ; 47.01 MHz ( period = 21.270 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.365 ns                ;
; N/A                                     ; 47.03 MHz ( period = 21.264 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:EPC|Saida[28]             ; clock      ; clock    ; None                        ; None                      ; 6.117 ns                ;
; N/A                                     ; 47.03 MHz ( period = 21.262 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.365 ns                ;
; N/A                                     ; 47.03 MHz ( period = 21.262 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.365 ns                ;
; N/A                                     ; 47.05 MHz ( period = 21.256 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.387 ns                ;
; N/A                                     ; 47.06 MHz ( period = 21.250 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.360 ns                ;
; N/A                                     ; 47.06 MHz ( period = 21.248 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.379 ns                ;
; N/A                                     ; 47.07 MHz ( period = 21.246 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:EPC|Saida[26]             ; clock      ; clock    ; None                        ; None                      ; 6.129 ns                ;
; N/A                                     ; 47.08 MHz ( period = 21.242 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.380 ns                ;
; N/A                                     ; 47.08 MHz ( period = 21.242 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.391 ns                ;
; N/A                                     ; 47.08 MHz ( period = 21.242 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.352 ns                ;
; N/A                                     ; 47.08 MHz ( period = 21.240 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:PC|Saida[13]              ; clock      ; clock    ; None                        ; None                      ; 6.102 ns                ;
; N/A                                     ; 47.09 MHz ( period = 21.238 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 6.389 ns                ;
; N/A                                     ; 47.09 MHz ( period = 21.236 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.353 ns                ;
; N/A                                     ; 47.12 MHz ( period = 21.224 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Registrador:EPC|Saida[28]             ; clock      ; clock    ; None                        ; None                      ; 6.101 ns                ;
; N/A                                     ; 47.13 MHz ( period = 21.220 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|ExceptionAddress[0] ; clock      ; clock    ; None                        ; None                      ; 6.378 ns                ;
; N/A                                     ; 47.13 MHz ( period = 21.216 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Controle:Controle|RegData[3]          ; clock      ; clock    ; None                        ; None                      ; 6.376 ns                ;
; N/A                                     ; 47.16 MHz ( period = 21.206 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.344 ns                ;
; N/A                                     ; 47.16 MHz ( period = 21.206 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.344 ns                ;
; N/A                                     ; 47.16 MHz ( period = 21.206 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Registrador:EPC|Saida[26]             ; clock      ; clock    ; None                        ; None                      ; 6.113 ns                ;
; N/A                                     ; 47.17 MHz ( period = 21.200 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Registrador:PC|Saida[13]              ; clock      ; clock    ; None                        ; None                      ; 6.086 ns                ;
; N/A                                     ; 47.18 MHz ( period = 21.196 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.114 ns                ;
; N/A                                     ; 47.18 MHz ( period = 21.196 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.114 ns                ;
; N/A                                     ; 47.18 MHz ( period = 21.196 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:ALUOut|Saida[31]          ; clock      ; clock    ; None                        ; None                      ; 6.087 ns                ;
; N/A                                     ; 47.21 MHz ( period = 21.180 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[2]           ; clock      ; clock    ; None                        ; None                      ; 6.325 ns                ;
; N/A                                     ; 47.24 MHz ( period = 21.168 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|estado[1]           ; clock      ; clock    ; None                        ; None                      ; 6.218 ns                ;
; N/A                                     ; 47.24 MHz ( period = 21.168 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|RegWrite            ; clock      ; clock    ; None                        ; None                      ; 6.305 ns                ;
; N/A                                     ; 47.25 MHz ( period = 21.166 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|ALUSrcB[0]          ; clock      ; clock    ; None                        ; None                      ; 6.623 ns                ;
; N/A                                     ; 47.27 MHz ( period = 21.156 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Registrador:ALUOut|Saida[31]          ; clock      ; clock    ; None                        ; None                      ; 6.071 ns                ;
; N/A                                     ; 47.30 MHz ( period = 21.142 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|PCSource[2]         ; clock      ; clock    ; None                        ; None                      ; 6.296 ns                ;
; N/A                                     ; 47.30 MHz ( period = 21.142 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|RegDest[0]          ; clock      ; clock    ; None                        ; None                      ; 6.549 ns                ;
; N/A                                     ; 47.32 MHz ( period = 21.134 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|RegEPCWrite         ; clock      ; clock    ; None                        ; None                      ; 6.288 ns                ;
; N/A                                     ; 47.33 MHz ( period = 21.128 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|estado[5]           ; clock      ; clock    ; None                        ; None                      ; 6.289 ns                ;
; N/A                                     ; 47.34 MHz ( period = 21.124 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Registrador:ALUOut|Saida[30]          ; clock      ; clock    ; None                        ; None                      ; 6.081 ns                ;
; N/A                                     ; 47.36 MHz ( period = 21.116 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[0]           ; clock      ; clock    ; None                        ; None                      ; 6.290 ns                ;
; N/A                                     ; 47.38 MHz ( period = 21.108 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.280 ns                ;
; N/A                                     ; 47.39 MHz ( period = 21.102 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Registrador:ALUOut|Saida[30]          ; clock      ; clock    ; None                        ; None                      ; 6.068 ns                ;
; N/A                                     ; 47.49 MHz ( period = 21.058 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.570 ns                ;
; N/A                                     ; 47.50 MHz ( period = 21.052 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.259 ns                ;
; N/A                                     ; 47.52 MHz ( period = 21.042 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; Controle:Controle|PCWrite             ; clock      ; clock    ; None                        ; None                      ; 6.029 ns                ;
; N/A                                     ; 47.58 MHz ( period = 21.016 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|estado[4]           ; clock      ; clock    ; None                        ; None                      ; 6.245 ns                ;
; N/A                                     ; 47.61 MHz ( period = 21.002 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:PC|Saida[31]              ; clock      ; clock    ; None                        ; None                      ; 5.990 ns                ;
; N/A                                     ; 47.62 MHz ( period = 21.000 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.574 ns                ;
; N/A                                     ; 47.63 MHz ( period = 20.994 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.547 ns                ;
; N/A                                     ; 47.66 MHz ( period = 20.980 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|PCSource[0]         ; clock      ; clock    ; None                        ; None                      ; 6.124 ns                ;
; N/A                                     ; 47.66 MHz ( period = 20.980 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; Controle:Controle|PCSource[1]         ; clock      ; clock    ; None                        ; None                      ; 6.124 ns                ;
; N/A                                     ; 47.71 MHz ( period = 20.962 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Registrador:PC|Saida[31]              ; clock      ; clock    ; None                        ; None                      ; 5.974 ns                ;
; N/A                                     ; 47.74 MHz ( period = 20.946 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; Registrador:EPC|Saida[27]             ; clock      ; clock    ; None                        ; None                      ; 6.033 ns                ;
; N/A                                     ; 47.76 MHz ( period = 20.938 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; Registrador:ALUOut|Saida[24]          ; clock      ; clock    ; None                        ; None                      ; 5.979 ns                ;
; N/A                                     ; 47.79 MHz ( period = 20.924 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; Registrador:EPC|Saida[27]             ; clock      ; clock    ; None                        ; None                      ; 6.020 ns                ;
; N/A                                     ; 47.81 MHz ( period = 20.918 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|ALUControl[1]       ; clock      ; clock    ; None                        ; None                      ; 6.192 ns                ;
; N/A                                     ; 47.81 MHz ( period = 20.914 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.187 ns                ;
; N/A                                     ; 47.85 MHz ( period = 20.898 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; Registrador:ALUOut|Saida[24]          ; clock      ; clock    ; None                        ; None                      ; 5.963 ns                ;
; N/A                                     ; 47.88 MHz ( period = 20.886 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; Controle:Controle|ALUSrcB[1]          ; clock      ; clock    ; None                        ; None                      ; 6.483 ns                ;
; N/A                                     ; 47.92 MHz ( period = 20.870 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; Controle:Controle|MemADD[0]           ; clock      ; clock    ; None                        ; None                      ; 6.370 ns                ;
; N/A                                     ; 47.94 MHz ( period = 20.858 ns )                    ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; Controle:Controle|RegData[0]          ; clock      ; clock    ; None                        ; None                      ; 6.166 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                         ;                                       ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------------+---------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clock'                                                                                                                                                                                                                                                             ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                                                                ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[28]                           ; clock      ; clock    ; None                       ; None                       ; 0.860 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[17]                           ; clock      ; clock    ; None                       ; None                       ; 0.898 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr25_21[0]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 0.702 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14]                           ; clock      ; clock    ; None                       ; None                       ; 0.890 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[29]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[29]                              ; clock      ; clock    ; None                       ; None                       ; 0.716 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[26]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[26]                           ; clock      ; clock    ; None                       ; None                       ; 0.739 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[31]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[31]                           ; clock      ; clock    ; None                       ; None                       ; 0.746 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[25]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[25]                              ; clock      ; clock    ; None                       ; None                       ; 0.749 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[25]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[25]                           ; clock      ; clock    ; None                       ; None                       ; 0.792 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[16]                          ; MuxRegData:MuxRegData|MuxRegDataOut[16]                           ; clock      ; clock    ; None                       ; None                       ; 0.773 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[25]                          ; MuxRegData:MuxRegData|MuxRegDataOut[25]                           ; clock      ; clock    ; None                       ; None                       ; 0.793 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[21]                           ; clock      ; clock    ; None                       ; None                       ; 0.917 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[27]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[27]                           ; clock      ; clock    ; None                       ; None                       ; 0.927 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[15]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[15]                              ; clock      ; clock    ; None                       ; None                       ; 0.910 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[13]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13]                           ; clock      ; clock    ; None                       ; None                       ; 0.921 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[21]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[21]                              ; clock      ; clock    ; None                       ; None                       ; 0.979 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18]                           ; clock      ; clock    ; None                       ; None                       ; 0.717 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11]                           ; clock      ; clock    ; None                       ; None                       ; 0.994 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[14]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[14]                              ; clock      ; clock    ; None                       ; None                       ; 0.811 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[8]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[8]                               ; clock      ; clock    ; None                       ; None                       ; 1.039 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[12]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12]                           ; clock      ; clock    ; None                       ; None                       ; 1.004 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[28]                          ; MuxRegData:MuxRegData|MuxRegDataOut[28]                           ; clock      ; clock    ; None                       ; None                       ; 0.760 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[17]                          ; MuxRegData:MuxRegData|MuxRegDataOut[17]                           ; clock      ; clock    ; None                       ; None                       ; 0.769 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[13]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13]                           ; clock      ; clock    ; None                       ; None                       ; 1.037 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[27]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[27]                              ; clock      ; clock    ; None                       ; None                       ; 0.874 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[19]                           ; clock      ; clock    ; None                       ; None                       ; 1.214 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[30]                          ; MuxRegData:MuxRegData|MuxRegDataOut[30]                           ; clock      ; clock    ; None                       ; None                       ; 0.764 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[28]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[28]                           ; clock      ; clock    ; None                       ; None                       ; 1.264 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[25]                           ; clock      ; clock    ; None                       ; None                       ; 1.057 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[27]                          ; MuxRegData:MuxRegData|MuxRegDataOut[27]                           ; clock      ; clock    ; None                       ; None                       ; 0.797 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[18]                          ; MuxRegData:MuxRegData|MuxRegDataOut[18]                           ; clock      ; clock    ; None                       ; None                       ; 0.800 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[23]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[23]                              ; clock      ; clock    ; None                       ; None                       ; 1.065 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[30]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[30]                           ; clock      ; clock    ; None                       ; None                       ; 1.072 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[23]                          ; MuxRegData:MuxRegData|MuxRegDataOut[23]                           ; clock      ; clock    ; None                       ; None                       ; 0.796 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[19]                          ; MuxRegData:MuxRegData|MuxRegDataOut[19]                           ; clock      ; clock    ; None                       ; None                       ; 0.800 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[31]                          ; MuxRegData:MuxRegData|MuxRegDataOut[31]                           ; clock      ; clock    ; None                       ; None                       ; 0.799 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[0]                           ; MuxRegData:MuxRegData|MuxRegDataOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 1.009 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[23]                           ; clock      ; clock    ; None                       ; None                       ; 1.087 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[0]                         ; MuxRegData:MuxRegData|MuxRegDataOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 1.023 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[22]                          ; MuxRegData:MuxRegData|MuxRegDataOut[22]                           ; clock      ; clock    ; None                       ; None                       ; 1.029 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[7]                              ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[7]                               ; clock      ; clock    ; None                       ; None                       ; 0.910 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[19]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[19]                              ; clock      ; clock    ; None                       ; None                       ; 1.128 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[9]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[9]                               ; clock      ; clock    ; None                       ; None                       ; 0.931 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[24]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[24]                              ; clock      ; clock    ; None                       ; None                       ; 1.109 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[13]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[13]                              ; clock      ; clock    ; None                       ; None                       ; 1.178 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[14]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[14]                              ; clock      ; clock    ; None                       ; None                       ; 0.956 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[2]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 1.069 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[24]                           ; clock      ; clock    ; None                       ; None                       ; 1.180 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[4]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[4]                               ; clock      ; clock    ; None                       ; None                       ; 0.998 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[5]                              ; storesize:storesize|saida[5]                                      ; clock      ; clock    ; None                       ; None                       ; 0.445 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[30]                           ; clock      ; clock    ; None                       ; None                       ; 1.231 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[12]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[12]                              ; clock      ; clock    ; None                       ; None                       ; 1.058 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[13]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[13]                              ; clock      ; clock    ; None                       ; None                       ; 1.270 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[0]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[0]                               ; clock      ; clock    ; None                       ; None                       ; 1.054 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[8]                         ; MuxRegData:MuxRegData|MuxRegDataOut[8]                            ; clock      ; clock    ; None                       ; None                       ; 1.134 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[18]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[18]                              ; clock      ; clock    ; None                       ; None                       ; 1.060 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[16]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[16]                              ; clock      ; clock    ; None                       ; None                       ; 1.051 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[26]                           ; clock      ; clock    ; None                       ; None                       ; 0.982 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[1]                         ; MuxRegData:MuxRegData|MuxRegDataOut[1]                            ; clock      ; clock    ; None                       ; None                       ; 0.955 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[14]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[14]                              ; clock      ; clock    ; None                       ; None                       ; 1.062 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[6]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[6]                               ; clock      ; clock    ; None                       ; None                       ; 1.073 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[2]                              ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[2]                               ; clock      ; clock    ; None                       ; None                       ; 1.079 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[31]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[31]                              ; clock      ; clock    ; None                       ; None                       ; 1.262 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[12]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12]                           ; clock      ; clock    ; None                       ; None                       ; 1.267 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[10]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[10]                              ; clock      ; clock    ; None                       ; None                       ; 1.094 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[26]                           ; clock      ; clock    ; None                       ; None                       ; 1.264 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcA[1]                        ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[21]                           ; clock      ; clock    ; None                       ; None                       ; 1.138 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[14]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14]                           ; clock      ; clock    ; None                       ; None                       ; 1.479 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[5]                            ; loadsize:loadsize|saida[5]                                        ; clock      ; clock    ; None                       ; None                       ; 0.614 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[24]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[24]                           ; clock      ; clock    ; None                       ; None                       ; 1.302 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[13]                          ; MuxRegData:MuxRegData|MuxRegDataOut[13]                           ; clock      ; clock    ; None                       ; None                       ; 1.024 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[29]                           ; clock      ; clock    ; None                       ; None                       ; 1.010 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[7]          ; MuxRegData:MuxRegData|MuxRegDataOut[7]                            ; clock      ; clock    ; None                       ; None                       ; 1.022 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; loadsize:loadsize|saida[14]                                       ; clock      ; clock    ; None                       ; None                       ; 0.447 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[13]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[13]                              ; clock      ; clock    ; None                       ; None                       ; 1.355 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[3]                            ; loadsize:loadsize|saida[3]                                        ; clock      ; clock    ; None                       ; None                       ; 0.663 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[3]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[3]                               ; clock      ; clock    ; None                       ; None                       ; 1.140 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[9]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]                            ; clock      ; clock    ; None                       ; None                       ; 1.540 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[3]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]                            ; clock      ; clock    ; None                       ; None                       ; 1.529 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[2]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]                            ; clock      ; clock    ; None                       ; None                       ; 1.227 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[4]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[4]                               ; clock      ; clock    ; None                       ; None                       ; 1.166 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[9]                             ; MuxRegData:MuxRegData|MuxRegDataOut[9]                            ; clock      ; clock    ; None                       ; None                       ; 1.296 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[27]                           ; clock      ; clock    ; None                       ; None                       ; 0.889 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[16]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[16]                              ; clock      ; clock    ; None                       ; None                       ; 1.166 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[12]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[12]                              ; clock      ; clock    ; None                       ; None                       ; 1.186 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[7]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[7]                               ; clock      ; clock    ; None                       ; None                       ; 1.170 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[0]                              ; storesize:storesize|saida[0]                                      ; clock      ; clock    ; None                       ; None                       ; 0.613 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[1]                              ; storesize:storesize|saida[1]                                      ; clock      ; clock    ; None                       ; None                       ; 0.617 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[4]                              ; storesize:storesize|saida[4]                                      ; clock      ; clock    ; None                       ; None                       ; 0.624 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[7]                              ; storesize:storesize|saida[7]                                      ; clock      ; clock    ; None                       ; None                       ; 0.621 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[31]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[31]                              ; clock      ; clock    ; None                       ; None                       ; 1.373 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[17]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[17]                              ; clock      ; clock    ; None                       ; None                       ; 1.206 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[23]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[23]                           ; clock      ; clock    ; None                       ; None                       ; 1.383 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[14]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14]                           ; clock      ; clock    ; None                       ; None                       ; 1.575 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[15]                           ; clock      ; clock    ; None                       ; None                       ; 1.399 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[1]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]                            ; clock      ; clock    ; None                       ; None                       ; 1.269 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[2]                         ; MuxRegData:MuxRegData|MuxRegDataOut[2]                            ; clock      ; clock    ; None                       ; None                       ; 1.307 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[24]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[24]                              ; clock      ; clock    ; None                       ; None                       ; 1.430 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[12]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[12]                              ; clock      ; clock    ; None                       ; None                       ; 1.261 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[21]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[21]                           ; clock      ; clock    ; None                       ; None                       ; 1.453 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[10]                        ; MuxRegData:MuxRegData|MuxRegDataOut[10]                           ; clock      ; clock    ; None                       ; None                       ; 1.168 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[17]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[17]                           ; clock      ; clock    ; None                       ; None                       ; 1.666 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[19]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[19]                           ; clock      ; clock    ; None                       ; None                       ; 1.664 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12]                           ; clock      ; clock    ; None                       ; None                       ; 1.476 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[11]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[11]                              ; clock      ; clock    ; None                       ; None                       ; 1.301 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[23]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[23]                              ; clock      ; clock    ; None                       ; None                       ; 1.481 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[9]                         ; MuxRegData:MuxRegData|MuxRegDataOut[9]                            ; clock      ; clock    ; None                       ; None                       ; 1.432 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[9]       ; MuxRegData:MuxRegData|MuxRegDataOut[25]                           ; clock      ; clock    ; None                       ; None                       ; 1.392 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[27]                           ; clock      ; clock    ; None                       ; None                       ; 1.495 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[10]                             ; storesize:storesize|saida[10]                                     ; clock      ; clock    ; None                       ; None                       ; 0.745 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[21]                          ; MuxRegData:MuxRegData|MuxRegDataOut[21]                           ; clock      ; clock    ; None                       ; None                       ; 1.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]                            ; clock      ; clock    ; None                       ; None                       ; 1.548 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[10]                          ; MuxRegData:MuxRegData|MuxRegDataOut[10]                           ; clock      ; clock    ; None                       ; None                       ; 1.228 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; storesize:storesize|saida[18]                                     ; clock      ; clock    ; None                       ; None                       ; 0.751 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[16]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[16]                              ; clock      ; clock    ; None                       ; None                       ; 1.324 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[1]                           ; MuxRegData:MuxRegData|MuxRegDataOut[1]                            ; clock      ; clock    ; None                       ; None                       ; 1.226 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; loadsize:loadsize|saida[15]                                       ; clock      ; clock    ; None                       ; None                       ; 0.618 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[2]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[2]                               ; clock      ; clock    ; None                       ; None                       ; 1.327 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[8]                           ; MuxRegData:MuxRegData|MuxRegDataOut[8]                            ; clock      ; clock    ; None                       ; None                       ; 1.435 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[1]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 1.412 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[3]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]                            ; clock      ; clock    ; None                       ; None                       ; 1.761 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[2]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]                            ; clock      ; clock    ; None                       ; None                       ; 1.446 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[6]       ; MuxRegData:MuxRegData|MuxRegDataOut[22]                           ; clock      ; clock    ; None                       ; None                       ; 1.504 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[27]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[27]                              ; clock      ; clock    ; None                       ; None                       ; 1.414 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[3]                         ; MuxRegData:MuxRegData|MuxRegDataOut[3]                            ; clock      ; clock    ; None                       ; None                       ; 1.301 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[9]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[9]                               ; clock      ; clock    ; None                       ; None                       ; 1.418 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[6]                              ; storesize:storesize|saida[6]                                      ; clock      ; clock    ; None                       ; None                       ; 1.066 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[11]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 1.640 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[28]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[28]                              ; clock      ; clock    ; None                       ; None                       ; 1.447 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[29]                           ; clock      ; clock    ; None                       ; None                       ; 1.603 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|MemADD[1]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[21]                              ; clock      ; clock    ; None                       ; None                       ; 1.509 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[28]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[28]                              ; clock      ; clock    ; None                       ; None                       ; 1.464 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[11]                          ; MuxRegData:MuxRegData|MuxRegDataOut[11]                           ; clock      ; clock    ; None                       ; None                       ; 1.353 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[12]                             ; storesize:storesize|saida[12]                                     ; clock      ; clock    ; None                       ; None                       ; 0.911 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[8]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]                            ; clock      ; clock    ; None                       ; None                       ; 1.656 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[23]                           ; clock      ; clock    ; None                       ; None                       ; 1.206 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[5]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[5]                               ; clock      ; clock    ; None                       ; None                       ; 1.480 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[28]         ; MuxRegData:MuxRegData|MuxRegDataOut[28]                           ; clock      ; clock    ; None                       ; None                       ; 1.406 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[8]                              ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[8]                               ; clock      ; clock    ; None                       ; None                       ; 1.697 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[10]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10]                           ; clock      ; clock    ; None                       ; None                       ; 1.779 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[2]                           ; MuxRegData:MuxRegData|MuxRegDataOut[2]                            ; clock      ; clock    ; None                       ; None                       ; 1.571 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; storesize:storesize|saida[27]                                     ; clock      ; clock    ; None                       ; None                       ; 0.942 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[0]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 1.498 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[11]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11]                           ; clock      ; clock    ; None                       ; None                       ; 1.689 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[31]                           ; clock      ; clock    ; None                       ; None                       ; 1.702 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[6]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[6]                               ; clock      ; clock    ; None                       ; None                       ; 1.515 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[28]                           ; clock      ; clock    ; None                       ; None                       ; 1.405 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcA[1]                        ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[25]                           ; clock      ; clock    ; None                       ; None                       ; 1.551 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; loadsize:loadsize|saida[27]                                       ; clock      ; clock    ; None                       ; None                       ; 0.640 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; storesize:storesize|saida[9]                                      ; clock      ; clock    ; None                       ; None                       ; 0.956 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[7]                           ; MuxRegData:MuxRegData|MuxRegDataOut[7]                            ; clock      ; clock    ; None                       ; None                       ; 1.430 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[25]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[25]                              ; clock      ; clock    ; None                       ; None                       ; 1.710 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[0]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]                            ; clock      ; clock    ; None                       ; None                       ; 1.509 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[1]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]                            ; clock      ; clock    ; None                       ; None                       ; 1.583 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[4]                           ; MuxRegData:MuxRegData|MuxRegDataOut[4]                            ; clock      ; clock    ; None                       ; None                       ; 1.432 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[0]                            ; loadsize:loadsize|saida[0]                                        ; clock      ; clock    ; None                       ; None                       ; 1.035 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[8]                              ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]                            ; clock      ; clock    ; None                       ; None                       ; 1.698 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; loadsize:loadsize|saida[21]                                       ; clock      ; clock    ; None                       ; None                       ; 0.450 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[28]                             ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[28]                           ; clock      ; clock    ; None                       ; None                       ; 1.428 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; loadsize:loadsize|saida[26]                                       ; clock      ; clock    ; None                       ; None                       ; 0.455 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[15]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[15]                              ; clock      ; clock    ; None                       ; None                       ; 1.741 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; loadsize:loadsize|saida[17]                                       ; clock      ; clock    ; None                       ; None                       ; 0.457 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[22]                           ; clock      ; clock    ; None                       ; None                       ; 1.296 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[12]                          ; MuxRegData:MuxRegData|MuxRegDataOut[12]                           ; clock      ; clock    ; None                       ; None                       ; 1.455 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[2]                            ; loadsize:loadsize|saida[2]                                        ; clock      ; clock    ; None                       ; None                       ; 1.102 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[31]         ; MuxRegData:MuxRegData|MuxRegDataOut[31]                           ; clock      ; clock    ; None                       ; None                       ; 1.471 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:HI|Saida[9]                             ; MuxRegData:MuxRegData|MuxRegDataOut[9]                            ; clock      ; clock    ; None                       ; None                       ; 1.693 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[9]                           ; MuxRegData:MuxRegData|MuxRegDataOut[9]                            ; clock      ; clock    ; None                       ; None                       ; 1.712 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; storesize:storesize|saida[26]                                     ; clock      ; clock    ; None                       ; None                       ; 1.046 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[2]                              ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]                            ; clock      ; clock    ; None                       ; None                       ; 1.996 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[3]                        ; MuxRegData:MuxRegData|MuxRegDataOut[0]                            ; clock      ; clock    ; None                       ; None                       ; 1.480 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[1]                             ; MuxRegData:MuxRegData|MuxRegDataOut[1]                            ; clock      ; clock    ; None                       ; None                       ; 1.505 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[2]                              ; MuxRegData:MuxRegData|MuxRegDataOut[2]                            ; clock      ; clock    ; None                       ; None                       ; 1.705 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[26]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[26]                              ; clock      ; clock    ; None                       ; None                       ; 1.646 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[5]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]                            ; clock      ; clock    ; None                       ; None                       ; 1.834 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; storesize:storesize|saida[14]                                     ; clock      ; clock    ; None                       ; None                       ; 1.062 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[13]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]                            ; clock      ; clock    ; None                       ; None                       ; 1.854 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[9]                              ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[9]                               ; clock      ; clock    ; None                       ; None                       ; 1.648 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ExceptionAddress[0]               ; MuxExceptionAddress:MuxExceptionAddress|MuxExceptionAddressOut[0] ; clock      ; clock    ; None                       ; None                       ; 1.673 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[18]                           ; clock      ; clock    ; None                       ; None                       ; 1.832 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[23]         ; MuxRegData:MuxRegData|MuxRegDataOut[23]                           ; clock      ; clock    ; None                       ; None                       ; 1.551 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcA[0]                        ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[21]                           ; clock      ; clock    ; None                       ; None                       ; 1.499 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; storesize:storesize|saida[12]                                     ; clock      ; clock    ; None                       ; None                       ; 1.077 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[19]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[19]                           ; clock      ; clock    ; None                       ; None                       ; 2.002 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[10]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10]                           ; clock      ; clock    ; None                       ; None                       ; 1.320 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[22]                        ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[22]                              ; clock      ; clock    ; None                       ; None                       ; 1.856 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[28]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[28]                           ; clock      ; clock    ; None                       ; None                       ; 2.033 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[11]                             ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[11]                              ; clock      ; clock    ; None                       ; None                       ; 1.656 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[18]                            ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[18]                           ; clock      ; clock    ; None                       ; None                       ; 1.858 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|MemADD[0]                         ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[28]                              ; clock      ; clock    ; None                       ; None                       ; 1.467 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxRegData:MuxRegData|MuxRegDataOut[31]                           ; clock      ; clock    ; None                       ; None                       ; 1.581 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; storesize:storesize|saida[30]                                     ; clock      ; clock    ; None                       ; None                       ; 1.304 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[20]                           ; clock      ; clock    ; None                       ; None                       ; 1.874 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; loadsize:loadsize|saida[28]                                       ; clock      ; clock    ; None                       ; None                       ; 0.607 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[31]                             ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[31]                           ; clock      ; clock    ; None                       ; None                       ; 1.874 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:HI|Saida[11]                            ; MuxRegData:MuxRegData|MuxRegDataOut[11]                           ; clock      ; clock    ; None                       ; None                       ; 1.596 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[3]                           ; MuxRegData:MuxRegData|MuxRegDataOut[3]                            ; clock      ; clock    ; None                       ; None                       ; 1.590 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; loadsize:loadsize|saida[29]                                       ; clock      ; clock    ; None                       ; None                       ; 0.618 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[21]                            ; MuxMemAdd:MuxMemAdd|MuxMemAddOut[21]                              ; clock      ; clock    ; None                       ; None                       ; 1.933 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[17]                             ; storesize:storesize|saida[17]                                     ; clock      ; clock    ; None                       ; None                       ; 1.133 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                                                   ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------+
; tsu                                                                                                  ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                                            ; To Clock ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+
; N/A   ; None         ; 7.168 ns   ; reset ; multiplier:multiplier|product[59]             ; clock    ;
; N/A   ; None         ; 7.116 ns   ; reset ; multiplier:multiplier|hi[28]                  ; clock    ;
; N/A   ; None         ; 6.960 ns   ; reset ; multiplier:multiplier|hi[25]                  ; clock    ;
; N/A   ; None         ; 6.959 ns   ; reset ; multiplier:multiplier|product[55]             ; clock    ;
; N/A   ; None         ; 6.958 ns   ; reset ; multiplier:multiplier|product[62]             ; clock    ;
; N/A   ; None         ; 6.956 ns   ; reset ; multiplier:multiplier|product[47]             ; clock    ;
; N/A   ; None         ; 6.812 ns   ; reset ; multiplier:multiplier|product[56]             ; clock    ;
; N/A   ; None         ; 6.756 ns   ; reset ; multiplier:multiplier|hi[26]                  ; clock    ;
; N/A   ; None         ; 6.730 ns   ; reset ; multiplier:multiplier|hi[16]                  ; clock    ;
; N/A   ; None         ; 6.706 ns   ; reset ; multiplier:multiplier|product[54]             ; clock    ;
; N/A   ; None         ; 6.604 ns   ; reset ; Controle:Controle|PCSource[0]                 ; clock    ;
; N/A   ; None         ; 6.604 ns   ; reset ; Controle:Controle|PCSource[1]                 ; clock    ;
; N/A   ; None         ; 6.552 ns   ; reset ; multiplier:multiplier|hi[20]                  ; clock    ;
; N/A   ; None         ; 6.374 ns   ; reset ; multiplier:multiplier|product[49]             ; clock    ;
; N/A   ; None         ; 6.360 ns   ; reset ; multiplier:multiplier|product[51]             ; clock    ;
; N/A   ; None         ; 6.359 ns   ; reset ; multiplier:multiplier|product[61]             ; clock    ;
; N/A   ; None         ; 6.321 ns   ; reset ; multiplier:multiplier|product[53]             ; clock    ;
; N/A   ; None         ; 6.301 ns   ; reset ; multiplier:multiplier|hi[10]                  ; clock    ;
; N/A   ; None         ; 6.263 ns   ; reset ; multiplier:multiplier|product[45]             ; clock    ;
; N/A   ; None         ; 6.261 ns   ; reset ; multiplier:multiplier|hi[23]                  ; clock    ;
; N/A   ; None         ; 6.257 ns   ; reset ; multiplier:multiplier|hi[27]                  ; clock    ;
; N/A   ; None         ; 6.256 ns   ; reset ; multiplier:multiplier|product[60]             ; clock    ;
; N/A   ; None         ; 6.241 ns   ; reset ; multiplier:multiplier|product[7]              ; clock    ;
; N/A   ; None         ; 6.241 ns   ; reset ; multiplier:multiplier|product[5]              ; clock    ;
; N/A   ; None         ; 6.241 ns   ; reset ; multiplier:multiplier|product[3]              ; clock    ;
; N/A   ; None         ; 6.241 ns   ; reset ; multiplier:multiplier|product[6]              ; clock    ;
; N/A   ; None         ; 6.241 ns   ; reset ; multiplier:multiplier|product[4]              ; clock    ;
; N/A   ; None         ; 6.241 ns   ; reset ; multiplier:multiplier|product[2]              ; clock    ;
; N/A   ; None         ; 6.241 ns   ; reset ; multiplier:multiplier|product[0]              ; clock    ;
; N/A   ; None         ; 6.241 ns   ; reset ; multiplier:multiplier|product[1]              ; clock    ;
; N/A   ; None         ; 6.226 ns   ; reset ; Controle:Controle|ALUSrcB[0]                  ; clock    ;
; N/A   ; None         ; 6.193 ns   ; reset ; multiplier:multiplier|product[38]             ; clock    ;
; N/A   ; None         ; 6.191 ns   ; reset ; multiplier:multiplier|hi[7]                   ; clock    ;
; N/A   ; None         ; 6.186 ns   ; reset ; multiplier:multiplier|product[58]             ; clock    ;
; N/A   ; None         ; 6.179 ns   ; reset ; multiplier:multiplier|hi[3]                   ; clock    ;
; N/A   ; None         ; 6.170 ns   ; reset ; multiplier:multiplier|hi[9]                   ; clock    ;
; N/A   ; None         ; 6.153 ns   ; reset ; multiplier:multiplier|product[57]             ; clock    ;
; N/A   ; None         ; 6.123 ns   ; reset ; multiplier:multiplier|hi[30]                  ; clock    ;
; N/A   ; None         ; 6.088 ns   ; reset ; Controle:Controle|ALUSrcB[1]                  ; clock    ;
; N/A   ; None         ; 6.077 ns   ; reset ; multiplier:multiplier|hi[5]                   ; clock    ;
; N/A   ; None         ; 6.072 ns   ; reset ; multiplier:multiplier|product[36]             ; clock    ;
; N/A   ; None         ; 6.068 ns   ; reset ; multiplier:multiplier|hi[8]                   ; clock    ;
; N/A   ; None         ; 6.033 ns   ; reset ; multiplier:multiplier|hi[18]                  ; clock    ;
; N/A   ; None         ; 5.996 ns   ; reset ; multiplier:multiplier|hi[14]                  ; clock    ;
; N/A   ; None         ; 5.996 ns   ; reset ; multiplier:multiplier|lo[14]                  ; clock    ;
; N/A   ; None         ; 5.996 ns   ; reset ; multiplier:multiplier|lo[13]                  ; clock    ;
; N/A   ; None         ; 5.996 ns   ; reset ; multiplier:multiplier|lo[20]                  ; clock    ;
; N/A   ; None         ; 5.996 ns   ; reset ; multiplier:multiplier|hi[15]                  ; clock    ;
; N/A   ; None         ; 5.996 ns   ; reset ; multiplier:multiplier|lo[15]                  ; clock    ;
; N/A   ; None         ; 5.996 ns   ; reset ; multiplier:multiplier|lo[18]                  ; clock    ;
; N/A   ; None         ; 5.996 ns   ; reset ; multiplier:multiplier|lo[19]                  ; clock    ;
; N/A   ; None         ; 5.996 ns   ; reset ; multiplier:multiplier|lo[16]                  ; clock    ;
; N/A   ; None         ; 5.996 ns   ; reset ; multiplier:multiplier|lo[17]                  ; clock    ;
; N/A   ; None         ; 5.995 ns   ; reset ; multiplier:multiplier|product[21]             ; clock    ;
; N/A   ; None         ; 5.995 ns   ; reset ; multiplier:multiplier|product[22]             ; clock    ;
; N/A   ; None         ; 5.993 ns   ; reset ; multiplier:multiplier|hi[19]                  ; clock    ;
; N/A   ; None         ; 5.993 ns   ; reset ; multiplier:multiplier|hi[17]                  ; clock    ;
; N/A   ; None         ; 5.993 ns   ; reset ; multiplier:multiplier|hi[29]                  ; clock    ;
; N/A   ; None         ; 5.993 ns   ; reset ; multiplier:multiplier|hi[24]                  ; clock    ;
; N/A   ; None         ; 5.993 ns   ; reset ; multiplier:multiplier|lo[21]                  ; clock    ;
; N/A   ; None         ; 5.993 ns   ; reset ; multiplier:multiplier|hi[21]                  ; clock    ;
; N/A   ; None         ; 5.993 ns   ; reset ; multiplier:multiplier|lo[22]                  ; clock    ;
; N/A   ; None         ; 5.943 ns   ; reset ; multiplier:multiplier|product[31]             ; clock    ;
; N/A   ; None         ; 5.916 ns   ; reset ; multiplier:multiplier|product[48]             ; clock    ;
; N/A   ; None         ; 5.891 ns   ; reset ; multiplier:multiplier|product[44]             ; clock    ;
; N/A   ; None         ; 5.885 ns   ; reset ; multiplier:multiplier|product[52]             ; clock    ;
; N/A   ; None         ; 5.839 ns   ; reset ; multiplier:multiplier|product[19]             ; clock    ;
; N/A   ; None         ; 5.839 ns   ; reset ; multiplier:multiplier|product[20]             ; clock    ;
; N/A   ; None         ; 5.839 ns   ; reset ; multiplier:multiplier|product[18]             ; clock    ;
; N/A   ; None         ; 5.833 ns   ; reset ; Controle:Controle|PCSource[2]                 ; clock    ;
; N/A   ; None         ; 5.818 ns   ; reset ; multiplier:multiplier|product[27]             ; clock    ;
; N/A   ; None         ; 5.818 ns   ; reset ; multiplier:multiplier|product[30]             ; clock    ;
; N/A   ; None         ; 5.818 ns   ; reset ; multiplier:multiplier|product[28]             ; clock    ;
; N/A   ; None         ; 5.818 ns   ; reset ; multiplier:multiplier|product[29]             ; clock    ;
; N/A   ; None         ; 5.818 ns   ; reset ; multiplier:multiplier|product[26]             ; clock    ;
; N/A   ; None         ; 5.818 ns   ; reset ; multiplier:multiplier|product[25]             ; clock    ;
; N/A   ; None         ; 5.818 ns   ; reset ; multiplier:multiplier|product[24]             ; clock    ;
; N/A   ; None         ; 5.818 ns   ; reset ; multiplier:multiplier|product[23]             ; clock    ;
; N/A   ; None         ; 5.807 ns   ; reset ; multiplier:multiplier|lo[6]                   ; clock    ;
; N/A   ; None         ; 5.807 ns   ; reset ; multiplier:multiplier|lo[4]                   ; clock    ;
; N/A   ; None         ; 5.807 ns   ; reset ; multiplier:multiplier|lo[2]                   ; clock    ;
; N/A   ; None         ; 5.807 ns   ; reset ; multiplier:multiplier|lo[5]                   ; clock    ;
; N/A   ; None         ; 5.807 ns   ; reset ; multiplier:multiplier|lo[3]                   ; clock    ;
; N/A   ; None         ; 5.807 ns   ; reset ; multiplier:multiplier|lo[1]                   ; clock    ;
; N/A   ; None         ; 5.807 ns   ; reset ; multiplier:multiplier|lo[0]                   ; clock    ;
; N/A   ; None         ; 5.785 ns   ; reset ; multiplier:multiplier|lo[26]                  ; clock    ;
; N/A   ; None         ; 5.785 ns   ; reset ; multiplier:multiplier|lo[29]                  ; clock    ;
; N/A   ; None         ; 5.785 ns   ; reset ; multiplier:multiplier|lo[30]                  ; clock    ;
; N/A   ; None         ; 5.785 ns   ; reset ; multiplier:multiplier|lo[27]                  ; clock    ;
; N/A   ; None         ; 5.785 ns   ; reset ; multiplier:multiplier|lo[28]                  ; clock    ;
; N/A   ; None         ; 5.785 ns   ; reset ; multiplier:multiplier|lo[25]                  ; clock    ;
; N/A   ; None         ; 5.785 ns   ; reset ; multiplier:multiplier|lo[24]                  ; clock    ;
; N/A   ; None         ; 5.785 ns   ; reset ; multiplier:multiplier|lo[23]                  ; clock    ;
; N/A   ; None         ; 5.764 ns   ; reset ; multiplier:multiplier|hi[2]                   ; clock    ;
; N/A   ; None         ; 5.755 ns   ; reset ; multiplier:multiplier|hi[22]                  ; clock    ;
; N/A   ; None         ; 5.738 ns   ; reset ; multiplier:multiplier|product[39]             ; clock    ;
; N/A   ; None         ; 5.738 ns   ; reset ; multiplier:multiplier|lostbit                 ; clock    ;
; N/A   ; None         ; 5.738 ns   ; reset ; multiplier:multiplier|product[40]             ; clock    ;
; N/A   ; None         ; 5.738 ns   ; reset ; multiplier:multiplier|product[42]             ; clock    ;
; N/A   ; None         ; 5.738 ns   ; reset ; multiplier:multiplier|product[43]             ; clock    ;
; N/A   ; None         ; 5.738 ns   ; reset ; multiplier:multiplier|product[41]             ; clock    ;
; N/A   ; None         ; 5.726 ns   ; reset ; Controle:Controle|RegShftCtrl[1]              ; clock    ;
; N/A   ; None         ; 5.726 ns   ; reset ; Controle:Controle|RegShftCtrl[2]              ; clock    ;
; N/A   ; None         ; 5.705 ns   ; reset ; multiplier:multiplier|hi[1]                   ; clock    ;
; N/A   ; None         ; 5.629 ns   ; reset ; Controle:Controle|SSControl[1]                ; clock    ;
; N/A   ; None         ; 5.601 ns   ; reset ; multiplier:multiplier|hi[6]                   ; clock    ;
; N/A   ; None         ; 5.601 ns   ; reset ; multiplier:multiplier|hi[11]                  ; clock    ;
; N/A   ; None         ; 5.601 ns   ; reset ; multiplier:multiplier|hi[12]                  ; clock    ;
; N/A   ; None         ; 5.601 ns   ; reset ; multiplier:multiplier|hi[13]                  ; clock    ;
; N/A   ; None         ; 5.601 ns   ; reset ; multiplier:multiplier|hi[0]                   ; clock    ;
; N/A   ; None         ; 5.601 ns   ; reset ; multiplier:multiplier|lo[31]                  ; clock    ;
; N/A   ; None         ; 5.583 ns   ; reset ; Controle:Controle|ExceptionAddress[0]         ; clock    ;
; N/A   ; None         ; 5.533 ns   ; reset ; multiplier:multiplier|lo[7]                   ; clock    ;
; N/A   ; None         ; 5.533 ns   ; reset ; multiplier:multiplier|hi[4]                   ; clock    ;
; N/A   ; None         ; 5.533 ns   ; reset ; multiplier:multiplier|lo[9]                   ; clock    ;
; N/A   ; None         ; 5.533 ns   ; reset ; multiplier:multiplier|lo[11]                  ; clock    ;
; N/A   ; None         ; 5.533 ns   ; reset ; multiplier:multiplier|lo[12]                  ; clock    ;
; N/A   ; None         ; 5.533 ns   ; reset ; multiplier:multiplier|lo[8]                   ; clock    ;
; N/A   ; None         ; 5.533 ns   ; reset ; multiplier:multiplier|lo[10]                  ; clock    ;
; N/A   ; None         ; 5.507 ns   ; reset ; multiplier:multiplier|product[37]             ; clock    ;
; N/A   ; None         ; 5.472 ns   ; reset ; multiplier:multiplier|product[50]             ; clock    ;
; N/A   ; None         ; 5.456 ns   ; reset ; multiplier:multiplier|product[15]             ; clock    ;
; N/A   ; None         ; 5.456 ns   ; reset ; multiplier:multiplier|product[8]              ; clock    ;
; N/A   ; None         ; 5.456 ns   ; reset ; multiplier:multiplier|product[10]             ; clock    ;
; N/A   ; None         ; 5.456 ns   ; reset ; multiplier:multiplier|product[12]             ; clock    ;
; N/A   ; None         ; 5.456 ns   ; reset ; multiplier:multiplier|product[13]             ; clock    ;
; N/A   ; None         ; 5.456 ns   ; reset ; multiplier:multiplier|product[14]             ; clock    ;
; N/A   ; None         ; 5.456 ns   ; reset ; multiplier:multiplier|product[9]              ; clock    ;
; N/A   ; None         ; 5.456 ns   ; reset ; multiplier:multiplier|product[11]             ; clock    ;
; N/A   ; None         ; 5.456 ns   ; reset ; multiplier:multiplier|product[16]             ; clock    ;
; N/A   ; None         ; 5.456 ns   ; reset ; multiplier:multiplier|product[17]             ; clock    ;
; N/A   ; None         ; 5.407 ns   ; reset ; multiplier:multiplier|product[35]             ; clock    ;
; N/A   ; None         ; 5.344 ns   ; reset ; multiplier:multiplier|product[32]             ; clock    ;
; N/A   ; None         ; 5.297 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[4] ; clock    ;
; N/A   ; None         ; 5.223 ns   ; reset ; Controle:Controle|SSControl[0]                ; clock    ;
; N/A   ; None         ; 5.203 ns   ; reset ; Controle:Controle|RegShftCtrl[0]              ; clock    ;
; N/A   ; None         ; 5.200 ns   ; reset ; multiplier:multiplier|product[34]             ; clock    ;
; N/A   ; None         ; 5.152 ns   ; reset ; multiplier:multiplier|product[33]             ; clock    ;
; N/A   ; None         ; 5.150 ns   ; reset ; multiplier:multiplier|product[46]             ; clock    ;
; N/A   ; None         ; 5.107 ns   ; reset ; Controle:Controle|ALUSrcA[1]                  ; clock    ;
; N/A   ; None         ; 5.078 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[3] ; clock    ;
; N/A   ; None         ; 5.078 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[0] ; clock    ;
; N/A   ; None         ; 5.078 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[1] ; clock    ;
; N/A   ; None         ; 4.926 ns   ; reset ; Controle:Controle|ALUSrcB[2]                  ; clock    ;
; N/A   ; None         ; 4.926 ns   ; reset ; Controle:Controle|MemADD[2]                   ; clock    ;
; N/A   ; None         ; 4.916 ns   ; reset ; Controle:Controle|RegEPCWrite                 ; clock    ;
; N/A   ; None         ; 4.796 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[2] ; clock    ;
; N/A   ; None         ; 4.678 ns   ; reset ; Controle:Controle|ALUControl[0]               ; clock    ;
; N/A   ; None         ; 4.647 ns   ; reset ; Controle:Controle|MemADD[1]                   ; clock    ;
; N/A   ; None         ; 4.515 ns   ; reset ; Controle:Controle|LSControl[1]                ; clock    ;
; N/A   ; None         ; 4.515 ns   ; reset ; Controle:Controle|LSControl[0]                ; clock    ;
; N/A   ; None         ; 4.458 ns   ; reset ; Controle:Controle|MuxLo                       ; clock    ;
; N/A   ; None         ; 4.458 ns   ; reset ; Controle:Controle|Reg_Lo_Write                ; clock    ;
; N/A   ; None         ; 4.413 ns   ; reset ; divisor:divisor|fim                           ; clock    ;
; N/A   ; None         ; 4.341 ns   ; reset ; multiplier:multiplier|cicloAtual[5]           ; clock    ;
; N/A   ; None         ; 4.322 ns   ; reset ; multiplier:multiplier|fim                     ; clock    ;
; N/A   ; None         ; 4.320 ns   ; reset ; Controle:Controle|IRWrite                     ; clock    ;
; N/A   ; None         ; 4.320 ns   ; reset ; Controle:Controle|RegBWrite                   ; clock    ;
; N/A   ; None         ; 4.164 ns   ; reset ; Controle:Controle|ALUControl[2]               ; clock    ;
; N/A   ; None         ; 4.114 ns   ; reset ; multiplier:multiplier|cicloAtual[3]           ; clock    ;
; N/A   ; None         ; 4.114 ns   ; reset ; multiplier:multiplier|cicloAtual[4]           ; clock    ;
; N/A   ; None         ; 4.114 ns   ; reset ; multiplier:multiplier|cicloAtual[1]           ; clock    ;
; N/A   ; None         ; 4.114 ns   ; reset ; multiplier:multiplier|cicloAtual[2]           ; clock    ;
; N/A   ; None         ; 4.114 ns   ; reset ; multiplier:multiplier|cicloAtual[0]           ; clock    ;
; N/A   ; None         ; 4.091 ns   ; reset ; Controle:Controle|ALUSrcA[0]                  ; clock    ;
; N/A   ; None         ; 4.051 ns   ; reset ; Controle:Controle|ShftSrc                     ; clock    ;
; N/A   ; None         ; 3.782 ns   ; reset ; Controle:Controle|RegData[1]                  ; clock    ;
; N/A   ; None         ; 3.782 ns   ; reset ; Controle:Controle|RegDest[1]                  ; clock    ;
; N/A   ; None         ; 3.755 ns   ; reset ; Controle:Controle|estado[5]                   ; clock    ;
; N/A   ; None         ; 3.755 ns   ; reset ; Controle:Controle|estado[1]                   ; clock    ;
; N/A   ; None         ; 3.705 ns   ; reset ; Controle:Controle|AmtSrc                      ; clock    ;
; N/A   ; None         ; 3.588 ns   ; reset ; Controle:Controle|estado[0]                   ; clock    ;
; N/A   ; None         ; 3.534 ns   ; reset ; Controle:Controle|RegMDRWrite                 ; clock    ;
; N/A   ; None         ; 3.425 ns   ; reset ; Controle:Controle|estado[3]                   ; clock    ;
; N/A   ; None         ; 3.409 ns   ; reset ; Controle:Controle|RegData[0]                  ; clock    ;
; N/A   ; None         ; 3.360 ns   ; reset ; Controle:Controle|DIV_OP                      ; clock    ;
; N/A   ; None         ; 3.360 ns   ; reset ; Controle:Controle|RegALUOutWrite              ; clock    ;
; N/A   ; None         ; 3.131 ns   ; reset ; Controle:Controle|RegWrite                    ; clock    ;
; N/A   ; None         ; 3.104 ns   ; reset ; Controle:Controle|estado[2]                   ; clock    ;
; N/A   ; None         ; 3.082 ns   ; reset ; Controle:Controle|MemADD[0]                   ; clock    ;
; N/A   ; None         ; 3.080 ns   ; reset ; Controle:Controle|estado[4]                   ; clock    ;
; N/A   ; None         ; 3.080 ns   ; reset ; Controle:Controle|MemWriteRead                ; clock    ;
; N/A   ; None         ; 3.071 ns   ; reset ; Controle:Controle|ExceptionAddress[1]         ; clock    ;
; N/A   ; None         ; 3.054 ns   ; reset ; Controle:Controle|ALUControl[1]               ; clock    ;
; N/A   ; None         ; 2.956 ns   ; reset ; Controle:Controle|MULT_OP                     ; clock    ;
; N/A   ; None         ; 2.956 ns   ; reset ; Controle:Controle|XCHGRegWrite                ; clock    ;
; N/A   ; None         ; 2.956 ns   ; reset ; Controle:Controle|MuxHiLo                     ; clock    ;
; N/A   ; None         ; 2.953 ns   ; reset ; Controle:Controle|RegDest[0]                  ; clock    ;
; N/A   ; None         ; 2.947 ns   ; reset ; Controle:Controle|PCWrite                     ; clock    ;
; N/A   ; None         ; 2.919 ns   ; reset ; Controle:Controle|RegData[3]                  ; clock    ;
; N/A   ; None         ; 2.833 ns   ; reset ; Controle:Controle|RegDest[2]                  ; clock    ;
; N/A   ; None         ; 2.781 ns   ; reset ; Controle:Controle|RegData[2]                  ; clock    ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                               ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+---------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                    ; To            ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+---------------+------------+
; N/A                                     ; None                                                ; 16.889 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 16.641 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 16.535 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 16.397 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 16.394 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 16.374 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 16.371 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 16.366 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 16.355 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 16.345 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 16.252 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 16.178 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 16.167 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 16.148 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 16.146 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 16.135 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 16.126 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 16.123 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 16.107 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 16.062 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 16.055 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 16.040 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 16.020 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 16.017 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 16.001 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.976 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 15.961 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.932 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.930 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.929 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.919 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.902 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.900 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.887 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.885 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.882 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.879 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.875 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.871 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.863 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.855 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.851 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.850 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 15.848 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.842 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.832 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.830 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 15.827 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 15.824 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.814 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.813 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.811 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 15.794 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.781 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.764 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.757 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.754 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[13] ; clock      ;
; N/A                                     ; None                                                ; 15.740 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.737 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.737 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.734 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.723 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.720 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.718 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.713 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.708 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.686 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.684 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.682 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.681 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.675 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.656 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.655 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.647 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.644 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.643 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.634 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 15.627 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.625 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.623 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 15.612 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.607 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.607 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.604 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 15.594 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.591 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 15.578 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.575 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.570 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.560 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.551 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[16] ; clock      ;
; N/A                                     ; None                                                ; 15.541 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.540 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.539 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.537 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.530 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.521 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.521 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.518 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 15.511 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.501 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.498 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.492 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.489 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.488 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.481 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 15.475 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.472 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.469 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.469 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.461 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 15.458 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 15.442 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 15.441 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.440 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.438 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.437 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.436 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.434 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.425 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.420 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[18] ; clock      ;
; N/A                                     ; None                                                ; 15.417 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 15.409 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.406 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.399 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.396 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[21] ; clock      ;
; N/A                                     ; None                                                ; 15.390 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.388 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 15.386 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.385 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 15.383 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.383 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.370 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.369 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.367 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.366 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.363 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.352 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.351 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.350 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.344 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.333 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.332 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.331 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 15.328 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10] ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.328 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.324 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.319 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.314 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.311 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 15.301 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.298 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 15.295 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12] ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.293 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.292 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.269 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.265 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 15.259 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]  ; AluResult[13] ; clock      ;
; N/A                                     ; None                                                ; 15.254 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 15.249 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.248 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.246 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.245 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.239 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]  ; AluResult[13] ; clock      ;
; N/A                                     ; None                                                ; 15.238 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.236 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[13] ; clock      ;
; N/A                                     ; None                                                ; 15.235 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 15.231 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.231 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.230 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.228 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.228 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.222 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 15.221 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.220 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[13] ; clock      ;
; N/A                                     ; None                                                ; 15.218 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.217 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.214 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.205 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 15.200 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.197 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.196 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 15.193 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.193 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 15.190 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.188 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.179 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 15.176 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 15.174 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.163 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.159 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.155 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.149 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 15.144 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.138 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 15.131 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.127 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.124 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 15.115 ns  ; MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11] ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.103 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[22] ; clock      ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                         ;               ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+---------------+------------+


+------------------------------------------------------------------------------------------------------------+
; th                                                                                                         ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                                            ; To Clock ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+
; N/A           ; None        ; -2.535 ns ; reset ; Controle:Controle|ALUSrcB[2]                  ; clock    ;
; N/A           ; None        ; -2.542 ns ; reset ; Controle:Controle|RegData[2]                  ; clock    ;
; N/A           ; None        ; -2.594 ns ; reset ; Controle:Controle|RegDest[2]                  ; clock    ;
; N/A           ; None        ; -2.672 ns ; reset ; Controle:Controle|RegData[1]                  ; clock    ;
; N/A           ; None        ; -2.672 ns ; reset ; Controle:Controle|RegDest[1]                  ; clock    ;
; N/A           ; None        ; -2.680 ns ; reset ; Controle:Controle|RegData[3]                  ; clock    ;
; N/A           ; None        ; -2.708 ns ; reset ; Controle:Controle|PCWrite                     ; clock    ;
; N/A           ; None        ; -2.714 ns ; reset ; Controle:Controle|RegDest[0]                  ; clock    ;
; N/A           ; None        ; -2.717 ns ; reset ; Controle:Controle|MULT_OP                     ; clock    ;
; N/A           ; None        ; -2.717 ns ; reset ; Controle:Controle|XCHGRegWrite                ; clock    ;
; N/A           ; None        ; -2.717 ns ; reset ; Controle:Controle|MuxHiLo                     ; clock    ;
; N/A           ; None        ; -2.744 ns ; reset ; Controle:Controle|MemADD[1]                   ; clock    ;
; N/A           ; None        ; -2.815 ns ; reset ; Controle:Controle|ALUControl[1]               ; clock    ;
; N/A           ; None        ; -2.832 ns ; reset ; Controle:Controle|ExceptionAddress[1]         ; clock    ;
; N/A           ; None        ; -2.841 ns ; reset ; Controle:Controle|estado[4]                   ; clock    ;
; N/A           ; None        ; -2.841 ns ; reset ; Controle:Controle|MemWriteRead                ; clock    ;
; N/A           ; None        ; -2.843 ns ; reset ; Controle:Controle|MemADD[0]                   ; clock    ;
; N/A           ; None        ; -2.865 ns ; reset ; Controle:Controle|estado[2]                   ; clock    ;
; N/A           ; None        ; -2.892 ns ; reset ; Controle:Controle|RegWrite                    ; clock    ;
; N/A           ; None        ; -3.006 ns ; reset ; Controle:Controle|ALUSrcA[0]                  ; clock    ;
; N/A           ; None        ; -3.030 ns ; reset ; Controle:Controle|ExceptionAddress[0]         ; clock    ;
; N/A           ; None        ; -3.121 ns ; reset ; Controle:Controle|DIV_OP                      ; clock    ;
; N/A           ; None        ; -3.121 ns ; reset ; Controle:Controle|RegALUOutWrite              ; clock    ;
; N/A           ; None        ; -3.165 ns ; reset ; multiplier:multiplier|cicloAtual[1]           ; clock    ;
; N/A           ; None        ; -3.166 ns ; reset ; multiplier:multiplier|cicloAtual[2]           ; clock    ;
; N/A           ; None        ; -3.168 ns ; reset ; multiplier:multiplier|cicloAtual[3]           ; clock    ;
; N/A           ; None        ; -3.169 ns ; reset ; multiplier:multiplier|cicloAtual[5]           ; clock    ;
; N/A           ; None        ; -3.170 ns ; reset ; Controle:Controle|RegData[0]                  ; clock    ;
; N/A           ; None        ; -3.186 ns ; reset ; Controle:Controle|estado[3]                   ; clock    ;
; N/A           ; None        ; -3.228 ns ; reset ; Controle:Controle|IRWrite                     ; clock    ;
; N/A           ; None        ; -3.228 ns ; reset ; Controle:Controle|RegBWrite                   ; clock    ;
; N/A           ; None        ; -3.295 ns ; reset ; Controle:Controle|RegMDRWrite                 ; clock    ;
; N/A           ; None        ; -3.349 ns ; reset ; Controle:Controle|estado[0]                   ; clock    ;
; N/A           ; None        ; -3.355 ns ; reset ; multiplier:multiplier|lo[9]                   ; clock    ;
; N/A           ; None        ; -3.367 ns ; reset ; Controle:Controle|MuxLo                       ; clock    ;
; N/A           ; None        ; -3.367 ns ; reset ; Controle:Controle|Reg_Lo_Write                ; clock    ;
; N/A           ; None        ; -3.401 ns ; reset ; multiplier:multiplier|lo[5]                   ; clock    ;
; N/A           ; None        ; -3.412 ns ; reset ; Controle:Controle|ALUSrcA[1]                  ; clock    ;
; N/A           ; None        ; -3.436 ns ; reset ; multiplier:multiplier|cicloAtual[4]           ; clock    ;
; N/A           ; None        ; -3.466 ns ; reset ; Controle:Controle|AmtSrc                      ; clock    ;
; N/A           ; None        ; -3.516 ns ; reset ; Controle:Controle|estado[5]                   ; clock    ;
; N/A           ; None        ; -3.516 ns ; reset ; Controle:Controle|estado[1]                   ; clock    ;
; N/A           ; None        ; -3.533 ns ; reset ; multiplier:multiplier|lo[21]                  ; clock    ;
; N/A           ; None        ; -3.535 ns ; reset ; multiplier:multiplier|lo[22]                  ; clock    ;
; N/A           ; None        ; -3.567 ns ; reset ; multiplier:multiplier|product[21]             ; clock    ;
; N/A           ; None        ; -3.574 ns ; reset ; multiplier:multiplier|lo[8]                   ; clock    ;
; N/A           ; None        ; -3.579 ns ; reset ; multiplier:multiplier|product[50]             ; clock    ;
; N/A           ; None        ; -3.601 ns ; reset ; multiplier:multiplier|cicloAtual[0]           ; clock    ;
; N/A           ; None        ; -3.604 ns ; reset ; multiplier:multiplier|lo[1]                   ; clock    ;
; N/A           ; None        ; -3.604 ns ; reset ; multiplier:multiplier|lo[27]                  ; clock    ;
; N/A           ; None        ; -3.608 ns ; reset ; multiplier:multiplier|lo[0]                   ; clock    ;
; N/A           ; None        ; -3.620 ns ; reset ; multiplier:multiplier|product[19]             ; clock    ;
; N/A           ; None        ; -3.621 ns ; reset ; multiplier:multiplier|lo[19]                  ; clock    ;
; N/A           ; None        ; -3.623 ns ; reset ; multiplier:multiplier|lo[17]                  ; clock    ;
; N/A           ; None        ; -3.624 ns ; reset ; multiplier:multiplier|lo[14]                  ; clock    ;
; N/A           ; None        ; -3.628 ns ; reset ; multiplier:multiplier|lo[13]                  ; clock    ;
; N/A           ; None        ; -3.628 ns ; reset ; multiplier:multiplier|lo[18]                  ; clock    ;
; N/A           ; None        ; -3.629 ns ; reset ; multiplier:multiplier|lo[15]                  ; clock    ;
; N/A           ; None        ; -3.630 ns ; reset ; multiplier:multiplier|product[18]             ; clock    ;
; N/A           ; None        ; -3.635 ns ; reset ; multiplier:multiplier|lo[30]                  ; clock    ;
; N/A           ; None        ; -3.654 ns ; reset ; Controle:Controle|PCSource[1]                 ; clock    ;
; N/A           ; None        ; -3.679 ns ; reset ; multiplier:multiplier|product[51]             ; clock    ;
; N/A           ; None        ; -3.693 ns ; reset ; multiplier:multiplier|lo[31]                  ; clock    ;
; N/A           ; None        ; -3.698 ns ; reset ; multiplier:multiplier|lo[7]                   ; clock    ;
; N/A           ; None        ; -3.698 ns ; reset ; multiplier:multiplier|lostbit                 ; clock    ;
; N/A           ; None        ; -3.702 ns ; reset ; multiplier:multiplier|lo[11]                  ; clock    ;
; N/A           ; None        ; -3.702 ns ; reset ; multiplier:multiplier|lo[12]                  ; clock    ;
; N/A           ; None        ; -3.702 ns ; reset ; multiplier:multiplier|lo[10]                  ; clock    ;
; N/A           ; None        ; -3.709 ns ; reset ; multiplier:multiplier|product[27]             ; clock    ;
; N/A           ; None        ; -3.709 ns ; reset ; multiplier:multiplier|product[30]             ; clock    ;
; N/A           ; None        ; -3.720 ns ; reset ; Controle:Controle|ALUControl[0]               ; clock    ;
; N/A           ; None        ; -3.723 ns ; reset ; multiplier:multiplier|product[46]             ; clock    ;
; N/A           ; None        ; -3.734 ns ; reset ; multiplier:multiplier|fim                     ; clock    ;
; N/A           ; None        ; -3.734 ns ; reset ; Controle:Controle|ALUSrcB[1]                  ; clock    ;
; N/A           ; None        ; -3.734 ns ; reset ; Controle:Controle|ALUSrcB[0]                  ; clock    ;
; N/A           ; None        ; -3.735 ns ; reset ; multiplier:multiplier|lo[6]                   ; clock    ;
; N/A           ; None        ; -3.735 ns ; reset ; multiplier:multiplier|product[7]              ; clock    ;
; N/A           ; None        ; -3.736 ns ; reset ; multiplier:multiplier|lo[4]                   ; clock    ;
; N/A           ; None        ; -3.736 ns ; reset ; multiplier:multiplier|product[5]              ; clock    ;
; N/A           ; None        ; -3.742 ns ; reset ; Controle:Controle|RegEPCWrite                 ; clock    ;
; N/A           ; None        ; -3.743 ns ; reset ; multiplier:multiplier|product[62]             ; clock    ;
; N/A           ; None        ; -3.752 ns ; reset ; multiplier:multiplier|product[33]             ; clock    ;
; N/A           ; None        ; -3.778 ns ; reset ; multiplier:multiplier|product[0]              ; clock    ;
; N/A           ; None        ; -3.779 ns ; reset ; multiplier:multiplier|lo[2]                   ; clock    ;
; N/A           ; None        ; -3.779 ns ; reset ; multiplier:multiplier|product[1]              ; clock    ;
; N/A           ; None        ; -3.780 ns ; reset ; multiplier:multiplier|product[3]              ; clock    ;
; N/A           ; None        ; -3.781 ns ; reset ; multiplier:multiplier|lo[3]                   ; clock    ;
; N/A           ; None        ; -3.781 ns ; reset ; multiplier:multiplier|product[6]              ; clock    ;
; N/A           ; None        ; -3.782 ns ; reset ; multiplier:multiplier|product[4]              ; clock    ;
; N/A           ; None        ; -3.782 ns ; reset ; multiplier:multiplier|product[2]              ; clock    ;
; N/A           ; None        ; -3.796 ns ; reset ; multiplier:multiplier|lo[25]                  ; clock    ;
; N/A           ; None        ; -3.796 ns ; reset ; multiplier:multiplier|product[25]             ; clock    ;
; N/A           ; None        ; -3.797 ns ; reset ; multiplier:multiplier|lo[24]                  ; clock    ;
; N/A           ; None        ; -3.797 ns ; reset ; multiplier:multiplier|product[24]             ; clock    ;
; N/A           ; None        ; -3.798 ns ; reset ; multiplier:multiplier|lo[26]                  ; clock    ;
; N/A           ; None        ; -3.798 ns ; reset ; multiplier:multiplier|product[26]             ; clock    ;
; N/A           ; None        ; -3.800 ns ; reset ; multiplier:multiplier|lo[29]                  ; clock    ;
; N/A           ; None        ; -3.800 ns ; reset ; multiplier:multiplier|product[29]             ; clock    ;
; N/A           ; None        ; -3.800 ns ; reset ; multiplier:multiplier|product[22]             ; clock    ;
; N/A           ; None        ; -3.801 ns ; reset ; multiplier:multiplier|lo[28]                  ; clock    ;
; N/A           ; None        ; -3.801 ns ; reset ; multiplier:multiplier|lo[23]                  ; clock    ;
; N/A           ; None        ; -3.801 ns ; reset ; multiplier:multiplier|product[28]             ; clock    ;
; N/A           ; None        ; -3.801 ns ; reset ; multiplier:multiplier|product[23]             ; clock    ;
; N/A           ; None        ; -3.807 ns ; reset ; multiplier:multiplier|hi[12]                  ; clock    ;
; N/A           ; None        ; -3.812 ns ; reset ; Controle:Controle|ShftSrc                     ; clock    ;
; N/A           ; None        ; -3.853 ns ; reset ; multiplier:multiplier|product[34]             ; clock    ;
; N/A           ; None        ; -3.870 ns ; reset ; multiplier:multiplier|product[47]             ; clock    ;
; N/A           ; None        ; -3.877 ns ; reset ; multiplier:multiplier|hi[17]                  ; clock    ;
; N/A           ; None        ; -3.891 ns ; reset ; multiplier:multiplier|product[12]             ; clock    ;
; N/A           ; None        ; -3.891 ns ; reset ; multiplier:multiplier|product[13]             ; clock    ;
; N/A           ; None        ; -3.897 ns ; reset ; multiplier:multiplier|product[8]              ; clock    ;
; N/A           ; None        ; -3.897 ns ; reset ; multiplier:multiplier|product[9]              ; clock    ;
; N/A           ; None        ; -3.903 ns ; reset ; multiplier:multiplier|product[10]             ; clock    ;
; N/A           ; None        ; -3.903 ns ; reset ; multiplier:multiplier|product[11]             ; clock    ;
; N/A           ; None        ; -3.904 ns ; reset ; multiplier:multiplier|product[16]             ; clock    ;
; N/A           ; None        ; -3.904 ns ; reset ; multiplier:multiplier|product[17]             ; clock    ;
; N/A           ; None        ; -3.905 ns ; reset ; multiplier:multiplier|product[15]             ; clock    ;
; N/A           ; None        ; -3.905 ns ; reset ; multiplier:multiplier|product[14]             ; clock    ;
; N/A           ; None        ; -3.924 ns ; reset ; Controle:Controle|ALUControl[2]               ; clock    ;
; N/A           ; None        ; -3.924 ns ; reset ; multiplier:multiplier|product[35]             ; clock    ;
; N/A           ; None        ; -3.928 ns ; reset ; multiplier:multiplier|hi[19]                  ; clock    ;
; N/A           ; None        ; -3.952 ns ; reset ; multiplier:multiplier|product[31]             ; clock    ;
; N/A           ; None        ; -3.968 ns ; reset ; Controle:Controle|MemADD[2]                   ; clock    ;
; N/A           ; None        ; -3.993 ns ; reset ; multiplier:multiplier|hi[23]                  ; clock    ;
; N/A           ; None        ; -3.996 ns ; reset ; multiplier:multiplier|lo[20]                  ; clock    ;
; N/A           ; None        ; -3.996 ns ; reset ; multiplier:multiplier|lo[16]                  ; clock    ;
; N/A           ; None        ; -3.996 ns ; reset ; multiplier:multiplier|product[20]             ; clock    ;
; N/A           ; None        ; -4.016 ns ; reset ; multiplier:multiplier|product[60]             ; clock    ;
; N/A           ; None        ; -4.022 ns ; reset ; multiplier:multiplier|product[37]             ; clock    ;
; N/A           ; None        ; -4.023 ns ; reset ; multiplier:multiplier|product[36]             ; clock    ;
; N/A           ; None        ; -4.027 ns ; reset ; multiplier:multiplier|product[38]             ; clock    ;
; N/A           ; None        ; -4.055 ns ; reset ; multiplier:multiplier|hi[21]                  ; clock    ;
; N/A           ; None        ; -4.071 ns ; reset ; multiplier:multiplier|product[42]             ; clock    ;
; N/A           ; None        ; -4.080 ns ; reset ; multiplier:multiplier|product[32]             ; clock    ;
; N/A           ; None        ; -4.116 ns ; reset ; multiplier:multiplier|product[61]             ; clock    ;
; N/A           ; None        ; -4.125 ns ; reset ; multiplier:multiplier|hi[13]                  ; clock    ;
; N/A           ; None        ; -4.140 ns ; reset ; multiplier:multiplier|hi[18]                  ; clock    ;
; N/A           ; None        ; -4.147 ns ; reset ; multiplier:multiplier|hi[0]                   ; clock    ;
; N/A           ; None        ; -4.157 ns ; reset ; multiplier:multiplier|hi[11]                  ; clock    ;
; N/A           ; None        ; -4.157 ns ; reset ; multiplier:multiplier|product[40]             ; clock    ;
; N/A           ; None        ; -4.167 ns ; reset ; multiplier:multiplier|hi[29]                  ; clock    ;
; N/A           ; None        ; -4.167 ns ; reset ; multiplier:multiplier|hi[30]                  ; clock    ;
; N/A           ; None        ; -4.167 ns ; reset ; multiplier:multiplier|hi[22]                  ; clock    ;
; N/A           ; None        ; -4.172 ns ; reset ; multiplier:multiplier|product[43]             ; clock    ;
; N/A           ; None        ; -4.174 ns ; reset ; divisor:divisor|fim                           ; clock    ;
; N/A           ; None        ; -4.177 ns ; reset ; multiplier:multiplier|product[45]             ; clock    ;
; N/A           ; None        ; -4.183 ns ; reset ; multiplier:multiplier|hi[6]                   ; clock    ;
; N/A           ; None        ; -4.234 ns ; reset ; multiplier:multiplier|hi[7]                   ; clock    ;
; N/A           ; None        ; -4.234 ns ; reset ; multiplier:multiplier|hi[4]                   ; clock    ;
; N/A           ; None        ; -4.234 ns ; reset ; multiplier:multiplier|hi[2]                   ; clock    ;
; N/A           ; None        ; -4.234 ns ; reset ; multiplier:multiplier|hi[5]                   ; clock    ;
; N/A           ; None        ; -4.234 ns ; reset ; multiplier:multiplier|hi[3]                   ; clock    ;
; N/A           ; None        ; -4.234 ns ; reset ; multiplier:multiplier|hi[1]                   ; clock    ;
; N/A           ; None        ; -4.234 ns ; reset ; multiplier:multiplier|hi[9]                   ; clock    ;
; N/A           ; None        ; -4.234 ns ; reset ; multiplier:multiplier|hi[8]                   ; clock    ;
; N/A           ; None        ; -4.234 ns ; reset ; multiplier:multiplier|hi[10]                  ; clock    ;
; N/A           ; None        ; -4.234 ns ; reset ; multiplier:multiplier|hi[26]                  ; clock    ;
; N/A           ; None        ; -4.239 ns ; reset ; multiplier:multiplier|hi[27]                  ; clock    ;
; N/A           ; None        ; -4.247 ns ; reset ; multiplier:multiplier|product[59]             ; clock    ;
; N/A           ; None        ; -4.252 ns ; reset ; multiplier:multiplier|product[57]             ; clock    ;
; N/A           ; None        ; -4.274 ns ; reset ; multiplier:multiplier|product[39]             ; clock    ;
; N/A           ; None        ; -4.276 ns ; reset ; Controle:Controle|LSControl[1]                ; clock    ;
; N/A           ; None        ; -4.276 ns ; reset ; Controle:Controle|LSControl[0]                ; clock    ;
; N/A           ; None        ; -4.288 ns ; reset ; multiplier:multiplier|hi[28]                  ; clock    ;
; N/A           ; None        ; -4.335 ns ; reset ; multiplier:multiplier|product[52]             ; clock    ;
; N/A           ; None        ; -4.342 ns ; reset ; multiplier:multiplier|product[44]             ; clock    ;
; N/A           ; None        ; -4.399 ns ; reset ; multiplier:multiplier|product[41]             ; clock    ;
; N/A           ; None        ; -4.429 ns ; reset ; multiplier:multiplier|product[48]             ; clock    ;
; N/A           ; None        ; -4.461 ns ; reset ; multiplier:multiplier|product[53]             ; clock    ;
; N/A           ; None        ; -4.462 ns ; reset ; multiplier:multiplier|hi[14]                  ; clock    ;
; N/A           ; None        ; -4.462 ns ; reset ; multiplier:multiplier|hi[15]                  ; clock    ;
; N/A           ; None        ; -4.462 ns ; reset ; multiplier:multiplier|hi[16]                  ; clock    ;
; N/A           ; None        ; -4.462 ns ; reset ; multiplier:multiplier|hi[25]                  ; clock    ;
; N/A           ; None        ; -4.503 ns ; reset ; multiplier:multiplier|product[56]             ; clock    ;
; N/A           ; None        ; -4.522 ns ; reset ; multiplier:multiplier|product[58]             ; clock    ;
; N/A           ; None        ; -4.530 ns ; reset ; multiplier:multiplier|product[49]             ; clock    ;
; N/A           ; None        ; -4.557 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[2] ; clock    ;
; N/A           ; None        ; -4.567 ns ; reset ; multiplier:multiplier|hi[24]                  ; clock    ;
; N/A           ; None        ; -4.672 ns ; reset ; multiplier:multiplier|hi[20]                  ; clock    ;
; N/A           ; None        ; -4.686 ns ; reset ; Controle:Controle|PCSource[0]                 ; clock    ;
; N/A           ; None        ; -4.691 ns ; reset ; multiplier:multiplier|product[55]             ; clock    ;
; N/A           ; None        ; -4.839 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[3] ; clock    ;
; N/A           ; None        ; -4.839 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[0] ; clock    ;
; N/A           ; None        ; -4.839 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[1] ; clock    ;
; N/A           ; None        ; -4.964 ns ; reset ; Controle:Controle|RegShftCtrl[0]              ; clock    ;
; N/A           ; None        ; -4.984 ns ; reset ; Controle:Controle|SSControl[0]                ; clock    ;
; N/A           ; None        ; -5.039 ns ; reset ; Controle:Controle|PCSource[2]                 ; clock    ;
; N/A           ; None        ; -5.058 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[4] ; clock    ;
; N/A           ; None        ; -5.086 ns ; reset ; multiplier:multiplier|product[54]             ; clock    ;
; N/A           ; None        ; -5.390 ns ; reset ; Controle:Controle|SSControl[1]                ; clock    ;
; N/A           ; None        ; -5.487 ns ; reset ; Controle:Controle|RegShftCtrl[1]              ; clock    ;
; N/A           ; None        ; -5.487 ns ; reset ; Controle:Controle|RegShftCtrl[2]              ; clock    ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Mar 26 15:54:46 2021
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off CPU -c CPU --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[30]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[31]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[30]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[29]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[28]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[31]" is a latch
    Warning: Node "storesize:storesize|saida[24]" is a latch
    Warning: Node "storesize:storesize|saida[25]" is a latch
    Warning: Node "storesize:storesize|saida[26]" is a latch
    Warning: Node "storesize:storesize|saida[27]" is a latch
    Warning: Node "storesize:storesize|saida[28]" is a latch
    Warning: Node "storesize:storesize|saida[29]" is a latch
    Warning: Node "storesize:storesize|saida[30]" is a latch
    Warning: Node "storesize:storesize|saida[31]" is a latch
    Warning: Node "storesize:storesize|saida[0]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[0]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[1]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[2]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[3]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[4]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[5]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[6]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[7]" is a latch
    Warning: Node "storesize:storesize|saida[1]" is a latch
    Warning: Node "storesize:storesize|saida[2]" is a latch
    Warning: Node "storesize:storesize|saida[3]" is a latch
    Warning: Node "storesize:storesize|saida[4]" is a latch
    Warning: Node "storesize:storesize|saida[5]" is a latch
    Warning: Node "storesize:storesize|saida[6]" is a latch
    Warning: Node "storesize:storesize|saida[7]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[29]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[28]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[27]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[26]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[27]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[26]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[24]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[25]" is a latch
    Warning: Node "MuxExceptionAddress:MuxExceptionAddress|MuxExceptionAddressOut[0]" is a latch
    Warning: Node "MuxExceptionAddress:MuxExceptionAddress|MuxExceptionAddressOut[1]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[24]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[22]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[23]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]" is a latch
    Warning: Node "storesize:storesize|saida[16]" is a latch
    Warning: Node "storesize:storesize|saida[17]" is a latch
    Warning: Node "storesize:storesize|saida[18]" is a latch
    Warning: Node "storesize:storesize|saida[19]" is a latch
    Warning: Node "storesize:storesize|saida[20]" is a latch
    Warning: Node "storesize:storesize|saida[21]" is a latch
    Warning: Node "storesize:storesize|saida[22]" is a latch
    Warning: Node "storesize:storesize|saida[23]" is a latch
    Warning: Node "storesize:storesize|saida[8]" is a latch
    Warning: Node "storesize:storesize|saida[9]" is a latch
    Warning: Node "storesize:storesize|saida[10]" is a latch
    Warning: Node "storesize:storesize|saida[11]" is a latch
    Warning: Node "storesize:storesize|saida[12]" is a latch
    Warning: Node "storesize:storesize|saida[13]" is a latch
    Warning: Node "storesize:storesize|saida[14]" is a latch
    Warning: Node "storesize:storesize|saida[15]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[23]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[22]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[21]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[20]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[1]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[2]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[3]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[4]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[5]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[6]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[26]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[20]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[14]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[7]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[6]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[4]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[2]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[5]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[3]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[1]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[0]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[9]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[11]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[12]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[13]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[8]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[10]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[20]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[19]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[18]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[7]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[2]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[3]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[0]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[4]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[1]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[18]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[15]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[19]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[16]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[17]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[29]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[30]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[31]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[27]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[28]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[25]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[24]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[21]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[23]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[22]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[19]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[17]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[16]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[14]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[15]" is a latch
    Warning: Node "loadsize:loadsize|saida[26]" is a latch
    Warning: Node "loadsize:loadsize|saida[20]" is a latch
    Warning: Node "loadsize:loadsize|saida[14]" is a latch
    Warning: Node "loadsize:loadsize|saida[7]" is a latch
    Warning: Node "loadsize:loadsize|saida[6]" is a latch
    Warning: Node "loadsize:loadsize|saida[4]" is a latch
    Warning: Node "loadsize:loadsize|saida[2]" is a latch
    Warning: Node "loadsize:loadsize|saida[5]" is a latch
    Warning: Node "loadsize:loadsize|saida[3]" is a latch
    Warning: Node "loadsize:loadsize|saida[1]" is a latch
    Warning: Node "loadsize:loadsize|saida[0]" is a latch
    Warning: Node "loadsize:loadsize|saida[9]" is a latch
    Warning: Node "loadsize:loadsize|saida[11]" is a latch
    Warning: Node "loadsize:loadsize|saida[12]" is a latch
    Warning: Node "loadsize:loadsize|saida[13]" is a latch
    Warning: Node "loadsize:loadsize|saida[8]" is a latch
    Warning: Node "loadsize:loadsize|saida[10]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[12]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[13]" is a latch
    Warning: Node "loadsize:loadsize|saida[18]" is a latch
    Warning: Node "loadsize:loadsize|saida[15]" is a latch
    Warning: Node "loadsize:loadsize|saida[19]" is a latch
    Warning: Node "loadsize:loadsize|saida[16]" is a latch
    Warning: Node "loadsize:loadsize|saida[17]" is a latch
    Warning: Node "loadsize:loadsize|saida[29]" is a latch
    Warning: Node "loadsize:loadsize|saida[30]" is a latch
    Warning: Node "loadsize:loadsize|saida[31]" is a latch
    Warning: Node "loadsize:loadsize|saida[27]" is a latch
    Warning: Node "loadsize:loadsize|saida[28]" is a latch
    Warning: Node "loadsize:loadsize|saida[25]" is a latch
    Warning: Node "loadsize:loadsize|saida[24]" is a latch
    Warning: Node "loadsize:loadsize|saida[21]" is a latch
    Warning: Node "loadsize:loadsize|saida[23]" is a latch
    Warning: Node "loadsize:loadsize|saida[22]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[10]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[11]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[8]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10]" is a latch
    Warning: Node "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[9]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[8]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[9]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[10]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[11]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[12]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[13]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[14]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[15]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[16]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[17]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[18]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[19]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[20]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[21]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[22]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[23]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[24]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[25]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[26]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[27]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[28]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[29]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[30]" is a latch
    Warning: Node "MuxMemAdd:MuxMemAdd|MuxMemAddOut[31]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clock" is an undefined clock
Warning: Found 29 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "loadsize:loadsize|saida[7]~0" as buffer
    Info: Detected gated clock "loadsize:loadsize|Equal0~0" as buffer
    Info: Detected ripple clock "Controle:Controle|LSControl[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|LSControl[1]" as buffer
    Info: Detected gated clock "MuxRegDest:MuxRegDest|Mux5~0" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[3]" as buffer
    Info: Detected gated clock "MuxRegData:MuxRegData|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|ExceptionAddress[1]" as buffer
    Info: Detected gated clock "MuxExceptionAddress:MuxExceptionAddress|Mux0~0" as buffer
    Info: Detected ripple clock "Controle:Controle|ExceptionAddress[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|MemADD[2]" as buffer
    Info: Detected gated clock "MuxMemAdd:MuxMemAdd|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|MemADD[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|MemADD[0]" as buffer
    Info: Detected gated clock "storesize:storesize|saida[31]~0" as buffer
    Info: Detected ripple clock "Controle:Controle|SSControl[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|SSControl[0]" as buffer
    Info: Detected gated clock "MuxALUSrcB:MuxALUSrcB|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[1]" as buffer
    Info: Detected gated clock "MuxALUSrcA:MuxALUSrcA|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcA[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcA[0]" as buffer
Info: Clock "clock" has Internal fmax of 42.92 MHz between source register "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]" and destination register "Controle:Controle|estado[1]" (period= 23.3 ns)
    Info: + Longest register to register delay is 7.147 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X22_Y17_N10; Fanout = 5; REG Node = 'MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]'
        Info: 2: + IC(0.223 ns) + CELL(0.053 ns) = 0.276 ns; Loc. = LCCOMB_X22_Y17_N20; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[0]~1'
        Info: 3: + IC(0.234 ns) + CELL(0.053 ns) = 0.563 ns; Loc. = LCCOMB_X22_Y17_N28; Fanout = 1; COMB Node = 'Ula32:Alu|carry_temp[2]~5'
        Info: 4: + IC(0.316 ns) + CELL(0.154 ns) = 1.033 ns; Loc. = LCCOMB_X21_Y17_N30; Fanout = 2; COMB Node = 'Ula32:Alu|carry_temp[4]~8'
        Info: 5: + IC(0.305 ns) + CELL(0.053 ns) = 1.391 ns; Loc. = LCCOMB_X22_Y17_N4; Fanout = 4; COMB Node = 'Ula32:Alu|carry_temp[7]~10'
        Info: 6: + IC(0.212 ns) + CELL(0.053 ns) = 1.656 ns; Loc. = LCCOMB_X22_Y17_N26; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[9]~11'
        Info: 7: + IC(0.222 ns) + CELL(0.053 ns) = 1.931 ns; Loc. = LCCOMB_X22_Y17_N16; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[11]~12'
        Info: 8: + IC(0.218 ns) + CELL(0.053 ns) = 2.202 ns; Loc. = LCCOMB_X22_Y17_N14; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[13]~13'
        Info: 9: + IC(0.583 ns) + CELL(0.053 ns) = 2.838 ns; Loc. = LCCOMB_X17_Y17_N16; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[15]~14'
        Info: 10: + IC(0.223 ns) + CELL(0.053 ns) = 3.114 ns; Loc. = LCCOMB_X17_Y17_N4; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[17]~15'
        Info: 11: + IC(0.230 ns) + CELL(0.053 ns) = 3.397 ns; Loc. = LCCOMB_X17_Y17_N26; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[19]~16'
        Info: 12: + IC(0.225 ns) + CELL(0.053 ns) = 3.675 ns; Loc. = LCCOMB_X17_Y17_N14; Fanout = 9; COMB Node = 'Ula32:Alu|carry_temp[21]~17'
        Info: 13: + IC(0.233 ns) + CELL(0.053 ns) = 3.961 ns; Loc. = LCCOMB_X17_Y17_N0; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[23]~18'
        Info: 14: + IC(0.223 ns) + CELL(0.053 ns) = 4.237 ns; Loc. = LCCOMB_X17_Y17_N20; Fanout = 8; COMB Node = 'Ula32:Alu|carry_temp[25]~19'
        Info: 15: + IC(0.233 ns) + CELL(0.053 ns) = 4.523 ns; Loc. = LCCOMB_X17_Y17_N10; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[27]~20DUPLICATE'
        Info: 16: + IC(0.218 ns) + CELL(0.053 ns) = 4.794 ns; Loc. = LCCOMB_X17_Y17_N30; Fanout = 9; COMB Node = 'Ula32:Alu|carry_temp[29]~21'
        Info: 17: + IC(0.658 ns) + CELL(0.225 ns) = 5.677 ns; Loc. = LCCOMB_X18_Y14_N6; Fanout = 20; COMB Node = 'Ula32:Alu|carry_temp[30]~22'
        Info: 18: + IC(0.339 ns) + CELL(0.154 ns) = 6.170 ns; Loc. = LCCOMB_X19_Y14_N22; Fanout = 1; COMB Node = 'Controle:Controle|Mux5~6'
        Info: 19: + IC(0.207 ns) + CELL(0.234 ns) = 6.611 ns; Loc. = LCCOMB_X19_Y14_N24; Fanout = 1; COMB Node = 'Controle:Controle|Mux4~4'
        Info: 20: + IC(0.328 ns) + CELL(0.053 ns) = 6.992 ns; Loc. = LCCOMB_X19_Y14_N0; Fanout = 1; COMB Node = 'Controle:Controle|Mux4~29'
        Info: 21: + IC(0.000 ns) + CELL(0.155 ns) = 7.147 ns; Loc. = LCFF_X19_Y14_N1; Fanout = 120; REG Node = 'Controle:Controle|estado[1]'
        Info: Total cell delay = 1.717 ns ( 24.02 % )
        Info: Total interconnect delay = 5.430 ns ( 75.98 % )
    Info: - Smallest clock skew is -4.413 ns
        Info: + Shortest clock path from clock "clock" to destination register is 2.467 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 21; CLK Node = 'clock'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1782; COMB Node = 'clock~clkctrl'
            Info: 3: + IC(0.652 ns) + CELL(0.618 ns) = 2.467 ns; Loc. = LCFF_X19_Y14_N1; Fanout = 120; REG Node = 'Controle:Controle|estado[1]'
            Info: Total cell delay = 1.472 ns ( 59.67 % )
            Info: Total interconnect delay = 0.995 ns ( 40.33 % )
        Info: - Longest clock path from clock "clock" to source register is 6.880 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 21; CLK Node = 'clock'
            Info: 2: + IC(1.346 ns) + CELL(0.712 ns) = 2.912 ns; Loc. = LCFF_X9_Y12_N31; Fanout = 33; REG Node = 'Controle:Controle|ALUSrcA[0]'
            Info: 3: + IC(0.647 ns) + CELL(0.228 ns) = 3.787 ns; Loc. = LCCOMB_X10_Y16_N24; Fanout = 1; COMB Node = 'MuxALUSrcA:MuxALUSrcA|Mux32~0'
            Info: 4: + IC(1.921 ns) + CELL(0.000 ns) = 5.708 ns; Loc. = CLKCTRL_G15; Fanout = 32; COMB Node = 'MuxALUSrcA:MuxALUSrcA|Mux32~0clkctrl'
            Info: 5: + IC(0.944 ns) + CELL(0.228 ns) = 6.880 ns; Loc. = LCCOMB_X22_Y17_N10; Fanout = 5; REG Node = 'MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[0]'
            Info: Total cell delay = 2.022 ns ( 29.39 % )
            Info: Total interconnect delay = 4.858 ns ( 70.61 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 0.090 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clock" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "Registrador:MDR|Saida[28]" and destination pin or register "MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[28]" for clock "clock" (Hold time is 3.425 ns)
    Info: + Largest clock skew is 4.379 ns
        Info: + Longest clock path from clock "clock" to destination register is 6.834 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 21; CLK Node = 'clock'
            Info: 2: + IC(1.346 ns) + CELL(0.712 ns) = 2.912 ns; Loc. = LCFF_X9_Y12_N31; Fanout = 33; REG Node = 'Controle:Controle|ALUSrcA[0]'
            Info: 3: + IC(0.647 ns) + CELL(0.228 ns) = 3.787 ns; Loc. = LCCOMB_X10_Y16_N24; Fanout = 1; COMB Node = 'MuxALUSrcA:MuxALUSrcA|Mux32~0'
            Info: 4: + IC(1.921 ns) + CELL(0.000 ns) = 5.708 ns; Loc. = CLKCTRL_G15; Fanout = 32; COMB Node = 'MuxALUSrcA:MuxALUSrcA|Mux32~0clkctrl'
            Info: 5: + IC(0.898 ns) + CELL(0.228 ns) = 6.834 ns; Loc. = LCCOMB_X13_Y16_N4; Fanout = 8; REG Node = 'MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[28]'
            Info: Total cell delay = 2.022 ns ( 29.59 % )
            Info: Total interconnect delay = 4.812 ns ( 70.41 % )
        Info: - Shortest clock path from clock "clock" to source register is 2.455 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 21; CLK Node = 'clock'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1782; COMB Node = 'clock~clkctrl'
            Info: 3: + IC(0.640 ns) + CELL(0.618 ns) = 2.455 ns; Loc. = LCFF_X13_Y16_N25; Fanout = 5; REG Node = 'Registrador:MDR|Saida[28]'
            Info: Total cell delay = 1.472 ns ( 59.96 % )
            Info: Total interconnect delay = 0.983 ns ( 40.04 % )
    Info: - Micro clock to output delay of source is 0.094 ns
    Info: - Shortest register to register delay is 0.860 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X13_Y16_N25; Fanout = 5; REG Node = 'Registrador:MDR|Saida[28]'
        Info: 2: + IC(0.261 ns) + CELL(0.346 ns) = 0.607 ns; Loc. = LCCOMB_X13_Y16_N14; Fanout = 1; COMB Node = 'MuxALUSrcA:MuxALUSrcA|Mux28~0'
        Info: 3: + IC(0.200 ns) + CELL(0.053 ns) = 0.860 ns; Loc. = LCCOMB_X13_Y16_N4; Fanout = 8; REG Node = 'MuxALUSrcA:MuxALUSrcA|MuxALUSrcAOut[28]'
        Info: Total cell delay = 0.399 ns ( 46.40 % )
        Info: Total interconnect delay = 0.461 ns ( 53.60 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "multiplier:multiplier|product[59]" (data pin = "reset", clock pin = "clock") is 7.168 ns
    Info: + Longest pin to register delay is 9.538 ns
        Info: 1: + IC(0.000 ns) + CELL(0.874 ns) = 0.874 ns; Loc. = PIN_N25; Fanout = 235; PIN Node = 'reset'
        Info: 2: + IC(4.763 ns) + CELL(0.545 ns) = 6.182 ns; Loc. = LCCOMB_X10_Y23_N0; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~3'
        Info: 3: + IC(0.000 ns) + CELL(0.035 ns) = 6.217 ns; Loc. = LCCOMB_X10_Y23_N2; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~7'
        Info: 4: + IC(0.000 ns) + CELL(0.035 ns) = 6.252 ns; Loc. = LCCOMB_X10_Y23_N4; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~11'
        Info: 5: + IC(0.000 ns) + CELL(0.035 ns) = 6.287 ns; Loc. = LCCOMB_X10_Y23_N6; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~15'
        Info: 6: + IC(0.000 ns) + CELL(0.035 ns) = 6.322 ns; Loc. = LCCOMB_X10_Y23_N8; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~19'
        Info: 7: + IC(0.000 ns) + CELL(0.035 ns) = 6.357 ns; Loc. = LCCOMB_X10_Y23_N10; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~23'
        Info: 8: + IC(0.000 ns) + CELL(0.035 ns) = 6.392 ns; Loc. = LCCOMB_X10_Y23_N12; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~27'
        Info: 9: + IC(0.000 ns) + CELL(0.124 ns) = 6.516 ns; Loc. = LCCOMB_X10_Y23_N14; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~31'
        Info: 10: + IC(0.000 ns) + CELL(0.035 ns) = 6.551 ns; Loc. = LCCOMB_X10_Y23_N16; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~35'
        Info: 11: + IC(0.000 ns) + CELL(0.035 ns) = 6.586 ns; Loc. = LCCOMB_X10_Y23_N18; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~39'
        Info: 12: + IC(0.000 ns) + CELL(0.035 ns) = 6.621 ns; Loc. = LCCOMB_X10_Y23_N20; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~43'
        Info: 13: + IC(0.000 ns) + CELL(0.035 ns) = 6.656 ns; Loc. = LCCOMB_X10_Y23_N22; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~47'
        Info: 14: + IC(0.000 ns) + CELL(0.035 ns) = 6.691 ns; Loc. = LCCOMB_X10_Y23_N24; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~51'
        Info: 15: + IC(0.000 ns) + CELL(0.035 ns) = 6.726 ns; Loc. = LCCOMB_X10_Y23_N26; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~55'
        Info: 16: + IC(0.000 ns) + CELL(0.035 ns) = 6.761 ns; Loc. = LCCOMB_X10_Y23_N28; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~59'
        Info: 17: + IC(0.000 ns) + CELL(0.178 ns) = 6.939 ns; Loc. = LCCOMB_X10_Y23_N30; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~63'
        Info: 18: + IC(0.000 ns) + CELL(0.035 ns) = 6.974 ns; Loc. = LCCOMB_X10_Y22_N16; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~67'
        Info: 19: + IC(0.000 ns) + CELL(0.035 ns) = 7.009 ns; Loc. = LCCOMB_X10_Y22_N18; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~71'
        Info: 20: + IC(0.000 ns) + CELL(0.035 ns) = 7.044 ns; Loc. = LCCOMB_X10_Y22_N20; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~75'
        Info: 21: + IC(0.000 ns) + CELL(0.035 ns) = 7.079 ns; Loc. = LCCOMB_X10_Y22_N22; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~79'
        Info: 22: + IC(0.000 ns) + CELL(0.035 ns) = 7.114 ns; Loc. = LCCOMB_X10_Y22_N24; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~83'
        Info: 23: + IC(0.000 ns) + CELL(0.035 ns) = 7.149 ns; Loc. = LCCOMB_X10_Y22_N26; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~87'
        Info: 24: + IC(0.000 ns) + CELL(0.035 ns) = 7.184 ns; Loc. = LCCOMB_X10_Y22_N28; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~91'
        Info: 25: + IC(0.000 ns) + CELL(0.168 ns) = 7.352 ns; Loc. = LCCOMB_X10_Y22_N30; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~95'
        Info: 26: + IC(0.000 ns) + CELL(0.035 ns) = 7.387 ns; Loc. = LCCOMB_X10_Y21_N0; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~99'
        Info: 27: + IC(0.000 ns) + CELL(0.035 ns) = 7.422 ns; Loc. = LCCOMB_X10_Y21_N2; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~103'
        Info: 28: + IC(0.000 ns) + CELL(0.035 ns) = 7.457 ns; Loc. = LCCOMB_X10_Y21_N4; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~107'
        Info: 29: + IC(0.000 ns) + CELL(0.035 ns) = 7.492 ns; Loc. = LCCOMB_X10_Y21_N6; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~111'
        Info: 30: + IC(0.000 ns) + CELL(0.035 ns) = 7.527 ns; Loc. = LCCOMB_X10_Y21_N8; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~115'
        Info: 31: + IC(0.000 ns) + CELL(0.125 ns) = 7.652 ns; Loc. = LCCOMB_X10_Y21_N10; Fanout = 1; COMB Node = 'multiplier:multiplier|Add0~118'
        Info: 32: + IC(0.626 ns) + CELL(0.228 ns) = 8.506 ns; Loc. = LCCOMB_X9_Y23_N2; Fanout = 2; COMB Node = 'multiplier:multiplier|Selector3~0'
        Info: 33: + IC(0.824 ns) + CELL(0.053 ns) = 9.383 ns; Loc. = LCCOMB_X14_Y21_N4; Fanout = 1; COMB Node = 'multiplier:multiplier|product[59]~feeder'
        Info: 34: + IC(0.000 ns) + CELL(0.155 ns) = 9.538 ns; Loc. = LCFF_X14_Y21_N5; Fanout = 3; REG Node = 'multiplier:multiplier|product[59]'
        Info: Total cell delay = 3.325 ns ( 34.86 % )
        Info: Total interconnect delay = 6.213 ns ( 65.14 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clock" to destination register is 2.460 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 21; CLK Node = 'clock'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1782; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.645 ns) + CELL(0.618 ns) = 2.460 ns; Loc. = LCFF_X14_Y21_N5; Fanout = 3; REG Node = 'multiplier:multiplier|product[59]'
        Info: Total cell delay = 1.472 ns ( 59.84 % )
        Info: Total interconnect delay = 0.988 ns ( 40.16 % )
Info: tco from clock "clock" to destination pin "AluResult[29]" through register "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]" is 16.889 ns
    Info: + Longest clock path from clock "clock" to source register is 6.139 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 21; CLK Node = 'clock'
        Info: 2: + IC(1.375 ns) + CELL(0.712 ns) = 2.941 ns; Loc. = LCFF_X9_Y14_N11; Fanout = 36; REG Node = 'Controle:Controle|ALUSrcB[2]'
        Info: 3: + IC(0.320 ns) + CELL(0.225 ns) = 3.486 ns; Loc. = LCCOMB_X10_Y14_N4; Fanout = 1; COMB Node = 'MuxALUSrcB:MuxALUSrcB|Mux32~0'
        Info: 4: + IC(1.740 ns) + CELL(0.000 ns) = 5.226 ns; Loc. = CLKCTRL_G14; Fanout = 32; COMB Node = 'MuxALUSrcB:MuxALUSrcB|Mux32~0clkctrl'
        Info: 5: + IC(0.860 ns) + CELL(0.053 ns) = 6.139 ns; Loc. = LCCOMB_X19_Y20_N28; Fanout = 3; REG Node = 'MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]'
        Info: Total cell delay = 1.844 ns ( 30.04 % )
        Info: Total interconnect delay = 4.295 ns ( 69.96 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 10.750 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X19_Y20_N28; Fanout = 3; REG Node = 'MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]'
        Info: 2: + IC(0.696 ns) + CELL(0.053 ns) = 0.749 ns; Loc. = LCCOMB_X19_Y17_N28; Fanout = 6; COMB Node = 'Ula32:Alu|Mux61~0'
        Info: 3: + IC(0.672 ns) + CELL(0.378 ns) = 1.799 ns; Loc. = LCCOMB_X22_Y17_N28; Fanout = 1; COMB Node = 'Ula32:Alu|carry_temp[2]~5'
        Info: 4: + IC(0.316 ns) + CELL(0.154 ns) = 2.269 ns; Loc. = LCCOMB_X21_Y17_N30; Fanout = 2; COMB Node = 'Ula32:Alu|carry_temp[4]~8'
        Info: 5: + IC(0.305 ns) + CELL(0.053 ns) = 2.627 ns; Loc. = LCCOMB_X22_Y17_N4; Fanout = 4; COMB Node = 'Ula32:Alu|carry_temp[7]~10'
        Info: 6: + IC(0.212 ns) + CELL(0.053 ns) = 2.892 ns; Loc. = LCCOMB_X22_Y17_N26; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[9]~11'
        Info: 7: + IC(0.222 ns) + CELL(0.053 ns) = 3.167 ns; Loc. = LCCOMB_X22_Y17_N16; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[11]~12'
        Info: 8: + IC(0.218 ns) + CELL(0.053 ns) = 3.438 ns; Loc. = LCCOMB_X22_Y17_N14; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[13]~13'
        Info: 9: + IC(0.583 ns) + CELL(0.053 ns) = 4.074 ns; Loc. = LCCOMB_X17_Y17_N16; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[15]~14'
        Info: 10: + IC(0.223 ns) + CELL(0.053 ns) = 4.350 ns; Loc. = LCCOMB_X17_Y17_N4; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[17]~15'
        Info: 11: + IC(0.230 ns) + CELL(0.053 ns) = 4.633 ns; Loc. = LCCOMB_X17_Y17_N26; Fanout = 7; COMB Node = 'Ula32:Alu|carry_temp[19]~16'
        Info: 12: + IC(0.225 ns) + CELL(0.053 ns) = 4.911 ns; Loc. = LCCOMB_X17_Y17_N14; Fanout = 9; COMB Node = 'Ula32:Alu|carry_temp[21]~17'
        Info: 13: + IC(0.233 ns) + CELL(0.053 ns) = 5.197 ns; Loc. = LCCOMB_X17_Y17_N0; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[23]~18'
        Info: 14: + IC(0.223 ns) + CELL(0.053 ns) = 5.473 ns; Loc. = LCCOMB_X17_Y17_N20; Fanout = 8; COMB Node = 'Ula32:Alu|carry_temp[25]~19'
        Info: 15: + IC(0.233 ns) + CELL(0.053 ns) = 5.759 ns; Loc. = LCCOMB_X17_Y17_N10; Fanout = 5; COMB Node = 'Ula32:Alu|carry_temp[27]~20DUPLICATE'
        Info: 16: + IC(0.506 ns) + CELL(0.053 ns) = 6.318 ns; Loc. = LCCOMB_X15_Y17_N28; Fanout = 4; COMB Node = 'Ula32:Alu|Mux2~1DUPLICATE'
        Info: 17: + IC(2.308 ns) + CELL(2.124 ns) = 10.750 ns; Loc. = PIN_T21; Fanout = 0; PIN Node = 'AluResult[29]'
        Info: Total cell delay = 3.345 ns ( 31.12 % )
        Info: Total interconnect delay = 7.405 ns ( 68.88 % )
Info: th for register "Controle:Controle|ALUSrcB[2]" (data pin = "reset", clock pin = "clock") is -2.535 ns
    Info: + Longest clock path from clock "clock" to destination register is 2.847 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 21; CLK Node = 'clock'
        Info: 2: + IC(1.375 ns) + CELL(0.618 ns) = 2.847 ns; Loc. = LCFF_X9_Y14_N11; Fanout = 36; REG Node = 'Controle:Controle|ALUSrcB[2]'
        Info: Total cell delay = 1.472 ns ( 51.70 % )
        Info: Total interconnect delay = 1.375 ns ( 48.30 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 5.531 ns
        Info: 1: + IC(0.000 ns) + CELL(0.874 ns) = 0.874 ns; Loc. = PIN_N25; Fanout = 235; PIN Node = 'reset'
        Info: 2: + IC(4.023 ns) + CELL(0.053 ns) = 4.950 ns; Loc. = LCCOMB_X9_Y14_N18; Fanout = 3; COMB Node = 'Controle:Controle|ShftSrc~0'
        Info: 3: + IC(0.373 ns) + CELL(0.053 ns) = 5.376 ns; Loc. = LCCOMB_X9_Y14_N10; Fanout = 1; COMB Node = 'Controle:Controle|ALUSrcB~16'
        Info: 4: + IC(0.000 ns) + CELL(0.155 ns) = 5.531 ns; Loc. = LCFF_X9_Y14_N11; Fanout = 36; REG Node = 'Controle:Controle|ALUSrcB[2]'
        Info: Total cell delay = 1.135 ns ( 20.52 % )
        Info: Total interconnect delay = 4.396 ns ( 79.48 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 203 warnings
    Info: Peak virtual memory: 198 megabytes
    Info: Processing ended: Fri Mar 26 15:54:47 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


