
// Generated by Cadence Genus(TM) Synthesis Solution 21.15-s080_1
// Generated on: Dec  4 2024 21:39:56 MST (Dec  5 2024 04:39:56 UTC)

// Verification Directory fv/bridge_soc_top 

module bridge_soc_top(clock, reset, Bridge_Serial_out, Serial_in,
     Bridge_Can_out, Can_rx, R_byte, T_byte);
  input clock, reset, Serial_in, Can_rx, R_byte, T_byte;
  output Bridge_Serial_out, Bridge_Can_out;
  wire clock, reset, Serial_in, Can_rx, R_byte, T_byte;
  wire Bridge_Serial_out, Bridge_Can_out;
  wire [9:0] soc_uart_tx_inst_shift_reg;
  wire [106:0] soc_can_tx_inst_shift_reg;
  wire [2:0] soc_can_tx_inst_state;
  wire [2:0] soc_uart_tx_inst_state;
  wire [11:0] soc_Can_ID_Bus;
  wire [2:0] soc_can_rx_inst_next_state;
  wire [6:0] soc_can_rx_inst_bit_count;
  wire [2:0] soc_can_rx_inst_state;
  wire [2:0] soc_can_index;
  wire [7:0] soc_Can_rx_data_Bus;
  wire [106:0] soc_can_rx_inst_shift_reg;
  wire [63:0] soc_can_tx_data_bus;
  wire [6:0] soc_can_tx_inst_status_reg;
  wire [3:0] soc_uart_rx_inst_bit_count;
  wire [9:0] soc_uart_rx_inst_shift_reg;
  wire [2:0] soc_uart_rx_inst_state;
  wire [7:0] soc_uart_rx_data_bus;
  wire [7:0] soc_uart_tx_data_Bus;
  wire [3:0] soc_uart_tx_inst_Status_reg;
  wire can_rx_PAD, can_tx_PAD, clk_PAD, n_0, n_2, n_3, n_4, n_5;
  wire n_6, n_7, n_8, n_11, n_12, n_13, n_14, n_15;
  wire n_16, n_17, n_19, n_20, n_21, n_22, n_23, n_24;
  wire n_27, n_29, n_30, n_31, n_32, n_34, n_35, n_36;
  wire n_37, n_38, n_39, n_40, n_41, n_42, n_43, n_44;
  wire n_45, n_46, n_47, n_48, n_49, n_50, n_51, n_52;
  wire n_53, n_54, n_55, n_56, n_57, n_58, n_59, n_60;
  wire n_61, n_62, n_63, n_64, n_65, n_66, n_67, n_68;
  wire n_69, n_70, n_71, n_72, n_73, n_74, n_75, n_76;
  wire n_77, n_78, n_79, n_80, n_81, n_82, n_83, n_84;
  wire n_85, n_86, n_87, n_88, n_89, n_90, n_91, n_92;
  wire n_93, n_94, n_95, n_96, n_97, n_98, n_99, n_100;
  wire n_101, n_102, n_103, n_104, n_105, n_106, n_107, n_108;
  wire n_109, n_110, n_111, n_112, n_113, n_114, n_115, n_116;
  wire n_117, n_118, n_119, n_120, n_121, n_122, n_123, n_124;
  wire n_125, n_126, n_127, n_128, n_129, n_130, n_131, n_132;
  wire n_133, n_134, n_135, n_136, n_137, n_138, n_139, n_140;
  wire n_141, n_142, n_143, n_144, n_145, n_146, n_147, n_148;
  wire n_149, n_150, n_151, n_152, n_153, n_154, n_155, n_156;
  wire n_157, n_158, n_159, n_160, n_161, n_162, n_163, n_164;
  wire n_165, n_166, n_167, n_168, n_169, n_170, n_171, n_172;
  wire n_173, n_174, n_175, n_176, n_177, n_178, n_179, n_180;
  wire n_181, n_182, n_183, n_184, n_185, n_186, n_187, n_188;
  wire n_189, n_190, n_191, n_192, n_193, n_194, n_195, n_196;
  wire n_197, n_198, n_199, n_200, n_201, n_202, n_203, n_204;
  wire n_205, n_206, n_207, n_208, n_209, n_210, n_211, n_212;
  wire n_213, n_214, n_215, n_216, n_217, n_218, n_219, n_220;
  wire n_221, n_222, n_223, n_224, n_225, n_226, n_227, n_228;
  wire n_229, n_230, n_231, n_232, n_233, n_234, n_235, n_236;
  wire n_238, n_239, n_240, n_241, n_242, n_244, n_245, n_246;
  wire n_247, n_248, n_249, n_250, n_251, n_252, n_253, n_254;
  wire n_255, n_256, n_257, n_258, n_259, n_260, n_261, n_262;
  wire n_263, n_264, n_265, n_266, n_267, n_268, n_269, n_270;
  wire n_271, n_272, n_273, n_274, n_275, n_276, n_277, n_278;
  wire n_279, n_280, n_281, n_282, n_283, n_284, n_285, n_286;
  wire n_287, n_288, n_289, n_290, n_291, n_292, n_293, n_294;
  wire n_295, n_296, n_297, n_298, n_299, n_300, n_301, n_302;
  wire n_303, n_304, n_305, n_306, n_307, n_308, n_309, n_310;
  wire n_311, n_312, n_313, n_314, n_316, n_317, n_318, n_319;
  wire n_320, n_321, n_322, n_323, n_324, n_326, n_327, n_328;
  wire n_329, n_330, n_331, n_332, n_333, n_334, n_335, n_337;
  wire n_338, n_339, n_340, n_341, n_342, n_343, n_344, n_345;
  wire n_346, n_349, n_351, n_352, n_353, n_354, n_355, n_356;
  wire n_357, n_358, n_359, n_360, n_361, n_362, n_363, n_364;
  wire n_365, n_366, n_367, n_368, n_369, n_370, n_371, n_372;
  wire n_373, n_374, n_375, n_376, n_377, n_378, n_379, n_380;
  wire n_381, n_382, n_383, n_384, n_385, n_386, n_387, n_388;
  wire n_389, n_390, n_391, n_392, n_393, n_394, n_395, n_396;
  wire n_397, n_398, n_399, n_400, n_401, n_402, n_403, n_404;
  wire n_405, n_406, n_407, n_408, n_409, n_410, n_411, n_412;
  wire n_413, n_414, n_415, n_416, n_417, n_418, n_419, n_420;
  wire n_421, n_422, n_423, n_424, n_425, n_426, n_427, n_428;
  wire n_429, n_430, n_431, n_432, n_433, n_435, n_436, n_437;
  wire n_438, n_439, n_440, n_441, n_442, n_443, n_444, n_445;
  wire n_446, n_447, n_448, n_449, n_450, n_451, n_452, n_453;
  wire n_454, n_455, n_456, n_457, n_458, n_459, n_460, n_461;
  wire n_462, n_463, n_464, n_465, n_466, n_467, n_468, n_469;
  wire n_470, n_471, n_472, n_473, n_474, n_475, n_476, n_477;
  wire n_478, n_479, n_480, n_481, n_482, n_483, n_484, n_485;
  wire n_486, n_487, n_488, n_489, n_490, n_491, n_492, n_493;
  wire n_494, n_495, n_496, n_497, n_498, n_499, n_500, n_501;
  wire n_502, n_503, n_504, n_505, n_506, n_507, n_508, n_509;
  wire n_510, n_511, n_512, n_513, n_514, n_515, n_516, n_517;
  wire n_518, n_519, n_520, n_521, n_522, n_523, n_524, n_525;
  wire n_526, n_527, n_528, n_529, n_530, n_531, n_532, n_533;
  wire n_534, n_535, n_536, n_537, n_538, n_539, n_540, n_541;
  wire n_542, n_543, n_544, n_545, n_546, n_547, n_548, n_549;
  wire n_550, n_551, n_552, n_553, n_554, n_555, n_556, n_557;
  wire n_558, n_559, n_560, n_561, n_562, n_563, n_564, n_565;
  wire n_566, n_567, n_568, n_570, n_572, n_573, n_574, n_575;
  wire n_576, n_577, n_579, n_580, n_581, n_582, n_583, n_584;
  wire n_585, n_586, n_587, n_588, n_589, n_590, n_591, n_592;
  wire n_593, n_594, n_595, n_596, n_597, n_598, n_599, n_600;
  wire n_601, n_602, n_603, n_604, n_605, n_606, n_607, n_608;
  wire n_609, n_610, n_611, n_612, n_613, n_614, n_615, n_616;
  wire n_617, n_618, n_619, n_620, n_621, n_622, n_623, n_624;
  wire n_625, n_626, n_627, n_628, n_629, n_630, n_631, n_632;
  wire n_633, n_634, n_635, n_636, n_637, n_638, n_639, n_640;
  wire n_641, n_642, n_643, n_644, n_645, n_646, n_647, n_648;
  wire n_649, n_650, n_651, n_652, n_654, n_655, n_656, n_657;
  wire n_658, n_659, n_660, n_661, n_662, n_663, n_664, n_665;
  wire n_666, n_667, n_668, n_669, n_670, n_671, n_672, n_673;
  wire n_675, n_677, n_678, n_679, n_680, n_681, n_682, n_683;
  wire n_684, n_685, n_686, n_687, n_688, n_689, n_690, n_691;
  wire n_692, n_693, n_694, n_695, n_696, n_697, n_698, n_699;
  wire n_700, n_701, n_702, n_703, n_704, n_705, n_706, n_707;
  wire n_708, n_709, n_710, n_711, n_712, n_713, n_714, n_715;
  wire n_716, n_717, n_718, n_719, n_720, n_721, n_722, n_723;
  wire n_724, n_725, n_726, n_727, n_728, n_729, n_730, n_731;
  wire n_732, n_733, n_734, n_735, n_736, n_737, n_738, n_739;
  wire n_740, n_741, n_742, n_744, n_746, n_747, n_748, n_749;
  wire n_750, n_751, n_752, n_753, n_754, n_755, n_756, n_757;
  wire n_758, n_759, n_760, n_761, n_762, n_763, n_764, n_765;
  wire n_766, n_767, n_768, n_769, n_770, n_772, n_773, n_774;
  wire n_775, n_787, n_788, n_789, n_793, n_794, n_819, n_821;
  wire n_822, n_828, n_829, n_830, n_831, n_840, n_842, n_843;
  wire n_844, n_845, n_847, n_848, n_849, n_850, n_851, n_852;
  wire n_853, n_854, rbyte_PAD, rst_PAD, ser_rx_PAD, ser_tx_PAD,
       soc_Can_out, soc_Load_XMT_datareg;
  wire soc_Load_frame_datareg, soc_Serial_out, soc_can_data_ready,
       soc_can_rx_inst_n_1142, soc_can_rx_inst_n_1143,
       soc_can_rx_inst_n_1158, soc_can_rx_inst_n_1161,
       soc_uart_data_ready;
  wire soc_uart_tx_inst_n_126, tbyte_PAD;
  assign soc_can_rx_inst_next_state[2] = 1'b0;
  assign soc_Can_out = 1'b1;
  assign soc_Serial_out = 1'b1;
  pad_in can_rx_pad(.pad (Can_rx), .DataIn (can_rx_PAD));
  pad_out can_tx_pad(.pad (Bridge_Can_out), .DataOut (can_tx_PAD));
  pad_in clk_pad(.pad (clock), .DataIn (clk_PAD));
  pad_in rbyte_pad(.pad (R_byte), .DataIn (rbyte_PAD));
  pad_in rst_pad(.pad (reset), .DataIn (rst_PAD));
  pad_in ser_rx_pad(.pad (Serial_in), .DataIn (ser_rx_PAD));
  pad_out ser_tx_pad(.pad (Bridge_Serial_out), .DataOut (ser_tx_PAD));
  pad_in tbyte_pad(.pad (T_byte), .DataIn (tbyte_PAD));
  NAND3X1 g4310__2398(.A (n_822), .B (n_830), .C (n_828), .Z
       (soc_Serial_out));
  NAND3X1 g4311__5107(.A (n_821), .B (n_831), .C (n_829), .Z
       (soc_Can_out));
  NOR2X1 g4312__6260(.A (soc_uart_tx_inst_shift_reg[0]), .B (n_21), .Z
       (n_822));
  NOR2X1 g4313__4319(.A (soc_can_tx_inst_shift_reg[0]), .B (n_819), .Z
       (n_821));
  INVX2 g4314(.A (n_21), .Z (soc_uart_tx_inst_n_126));
  NOR2X1 g4315__8428(.A (soc_can_tx_inst_state[0]), .B
       (soc_can_tx_inst_state[1]), .Z (n_819));
  NOR2X1 g4316__5526(.A (soc_uart_tx_inst_state[0]), .B
       (soc_uart_tx_inst_state[1]), .Z (n_21));
  OR2X1 g4317__6783(.A (soc_Can_ID_Bus[0]), .B
       (soc_can_tx_inst_state[1]), .Z (n_829));
  NAND2X1 g4318__3680(.A (soc_uart_tx_inst_state[1]), .B
       (soc_uart_tx_inst_state[0]), .Z (n_830));
  NAND2X1 g4319__1617(.A (soc_can_tx_inst_state[1]), .B
       (soc_can_tx_inst_state[0]), .Z (n_831));
  OR2X1 g4320__2802(.A (tbyte_PAD), .B (soc_uart_tx_inst_state[1]), .Z
       (n_828));
  NAND3X1 g4582__5122(.A (1'b1), .B (n_794), .C (n_789), .Z
       (soc_can_rx_inst_next_state[2]));
  NAND2X1 g4603__8246(.A (n_793), .B (soc_can_rx_inst_bit_count[4]), .Z
       (soc_can_rx_inst_n_1161));
  OR2X1 g4605__7098(.A (rbyte_PAD), .B (soc_can_rx_inst_n_1142), .Z
       (n_794));
  INVX2 g4607(.A (n_793), .Z (soc_can_rx_inst_n_1158));
  NAND2X1 g4609__5115(.A (n_787), .B (n_788), .Z
       (soc_can_rx_inst_n_1143));
  NOR2X1 g4610__7482(.A (n_845), .B (n_788), .Z (n_793));
  DFFQSRX1 soc_Bridge_Can_out_reg(.SETB (1'b1), .RESETB (n_19), .CLK
       (clock), .D (soc_Can_out), .Q (can_tx_PAD));
  DFFQSRX1 soc_Bridge_Serial_out_reg(.SETB (1'b1), .RESETB (n_19), .CLK
       (clock), .D (soc_Serial_out), .Q (ser_tx_PAD));
  NAND2X1 g4615__4733(.A (soc_can_rx_inst_state[2]), .B (n_32), .Z
       (n_789));
  NAND2X1 g4618__6161(.A (soc_can_rx_inst_bit_count[3]), .B
       (soc_can_rx_inst_bit_count[2]), .Z (n_788));
  NOR2X1 g4619__9315(.A (soc_can_rx_inst_bit_count[5]), .B
       (soc_can_rx_inst_bit_count[4]), .Z (n_787));
  INVX2 g4624(.A (rst_PAD), .Z (n_19));
  INVX2 g4628(.A (soc_can_rx_inst_state[1]), .Z (n_32));
  DFFQSRX1 \soc_Can_ID_Bus_reg[0] (.SETB (n_19), .RESETB (1'b1), .CLK
       (clock), .D (n_572), .Q (soc_Can_ID_Bus[0]));
  DFFQSRX1 soc_Load_XMT_datareg_reg(.SETB (n_19), .RESETB (1'b1), .CLK
       (clock), .D (soc_can_data_ready), .Q (soc_Load_XMT_datareg));
  DFFQSRX1 soc_Load_frame_datareg_reg(.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_429), .Q (soc_Load_frame_datareg));
  DFFQSRX1 \soc_can_index_reg[0] (.SETB (n_19), .RESETB (1'b1), .CLK
       (clock), .D (n_187), .Q (soc_can_index[0]));
  DFFQSRX1 \soc_can_index_reg[1] (.SETB (n_19), .RESETB (1'b1), .CLK
       (clock), .D (n_356), .Q (soc_can_index[1]));
  DFFQSRX1 \soc_can_index_reg[2] (.SETB (n_19), .RESETB (1'b1), .CLK
       (clock), .D (n_379), .Q (soc_can_index[2]));
  DFFQSRX1 soc_can_rx_inst_Can_data_ready_reg(.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_331), .Q (soc_can_data_ready));
  DFFQSRX1 \soc_can_rx_inst_Can_rx_data_Bus_reg[0] (.SETB (n_19),
       .RESETB (1'b1), .CLK (clock), .D (n_765), .Q
       (soc_Can_rx_data_Bus[0]));
  DFFQSRX1 \soc_can_rx_inst_Can_rx_data_Bus_reg[1] (.SETB (n_19),
       .RESETB (1'b1), .CLK (clock), .D (n_767), .Q
       (soc_Can_rx_data_Bus[1]));
  DFFQSRX1 \soc_can_rx_inst_Can_rx_data_Bus_reg[2] (.SETB (n_19),
       .RESETB (1'b1), .CLK (clock), .D (n_766), .Q
       (soc_Can_rx_data_Bus[2]));
  DFFQSRX1 \soc_can_rx_inst_Can_rx_data_Bus_reg[3] (.SETB (n_19),
       .RESETB (1'b1), .CLK (clock), .D (n_764), .Q
       (soc_Can_rx_data_Bus[3]));
  DFFQSRX1 \soc_can_rx_inst_Can_rx_data_Bus_reg[4] (.SETB (n_19),
       .RESETB (1'b1), .CLK (clock), .D (n_762), .Q
       (soc_Can_rx_data_Bus[4]));
  DFFQSRX1 \soc_can_rx_inst_Can_rx_data_Bus_reg[5] (.SETB (n_19),
       .RESETB (1'b1), .CLK (clock), .D (n_763), .Q
       (soc_Can_rx_data_Bus[5]));
  DFFQSRX1 \soc_can_rx_inst_Can_rx_data_Bus_reg[6] (.SETB (n_19),
       .RESETB (1'b1), .CLK (clock), .D (n_772), .Q
       (soc_Can_rx_data_Bus[6]));
  DFFQSRX1 \soc_can_rx_inst_Can_rx_data_Bus_reg[7] (.SETB (n_19),
       .RESETB (1'b1), .CLK (clock), .D (n_773), .Q
       (soc_Can_rx_data_Bus[7]));
  DFFQSRX1 \soc_can_rx_inst_bit_count_reg[0] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_649), .Q
       (soc_can_rx_inst_bit_count[0]));
  DFFQSRX1 \soc_can_rx_inst_bit_count_reg[1] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_687), .Q
       (soc_can_rx_inst_bit_count[1]));
  DFFQSRX1 \soc_can_rx_inst_bit_count_reg[2] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_651), .Q
       (soc_can_rx_inst_bit_count[2]));
  DFFQSRX1 \soc_can_rx_inst_bit_count_reg[3] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_652), .Q
       (soc_can_rx_inst_bit_count[3]));
  DFFQSRX1 \soc_can_rx_inst_bit_count_reg[4] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_654), .Q
       (soc_can_rx_inst_bit_count[4]));
  DFFQSRX1 \soc_can_rx_inst_bit_count_reg[5] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_655), .Q
       (soc_can_rx_inst_bit_count[5]));
  DFFQSRX1 \soc_can_rx_inst_bit_count_reg[6] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_746), .Q
       (soc_can_rx_inst_bit_count[6]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[60] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_607), .Q
       (soc_can_rx_inst_shift_reg[60]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[61] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_604), .Q
       (soc_can_rx_inst_shift_reg[61]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[62] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_601), .Q
       (soc_can_rx_inst_shift_reg[62]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[63] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_599), .Q
       (soc_can_rx_inst_shift_reg[63]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[64] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_596), .Q
       (soc_can_rx_inst_shift_reg[64]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[65] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_594), .Q
       (soc_can_rx_inst_shift_reg[65]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[66] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_591), .Q
       (soc_can_rx_inst_shift_reg[66]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[67] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_590), .Q
       (soc_can_rx_inst_shift_reg[67]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[68] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_589), .Q
       (soc_can_rx_inst_shift_reg[68]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[69] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_588), .Q
       (soc_can_rx_inst_shift_reg[69]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[70] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_587), .Q
       (soc_can_rx_inst_shift_reg[70]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[71] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_586), .Q
       (soc_can_rx_inst_shift_reg[71]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[72] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_585), .Q
       (soc_can_rx_inst_shift_reg[72]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[73] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_584), .Q
       (soc_can_rx_inst_shift_reg[73]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[74] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_583), .Q
       (soc_can_rx_inst_shift_reg[74]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[75] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_582), .Q
       (soc_can_rx_inst_shift_reg[75]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[76] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_581), .Q
       (soc_can_rx_inst_shift_reg[76]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[77] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_580), .Q
       (soc_can_rx_inst_shift_reg[77]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[78] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_626), .Q
       (soc_can_rx_inst_shift_reg[78]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[79] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_625), .Q
       (soc_can_rx_inst_shift_reg[79]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[80] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_624), .Q
       (soc_can_rx_inst_shift_reg[80]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[81] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_623), .Q
       (soc_can_rx_inst_shift_reg[81]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[82] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_621), .Q
       (soc_can_rx_inst_shift_reg[82]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[83] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_622), .Q
       (soc_can_rx_inst_shift_reg[83]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[84] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_620), .Q
       (soc_can_rx_inst_shift_reg[84]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[85] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_619), .Q
       (soc_can_rx_inst_shift_reg[85]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[86] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_618), .Q
       (soc_can_rx_inst_shift_reg[86]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[87] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_617), .Q
       (soc_can_rx_inst_shift_reg[87]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[88] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_616), .Q
       (soc_can_rx_inst_shift_reg[88]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[89] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_615), .Q
       (soc_can_rx_inst_shift_reg[89]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[90] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_614), .Q
       (soc_can_rx_inst_shift_reg[90]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[91] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_613), .Q
       (soc_can_rx_inst_shift_reg[91]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[92] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_612), .Q
       (soc_can_rx_inst_shift_reg[92]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[93] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_611), .Q
       (soc_can_rx_inst_shift_reg[93]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[94] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_610), .Q
       (soc_can_rx_inst_shift_reg[94]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[95] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_609), .Q
       (soc_can_rx_inst_shift_reg[95]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[96] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_608), .Q
       (soc_can_rx_inst_shift_reg[96]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[97] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_606), .Q
       (soc_can_rx_inst_shift_reg[97]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[98] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_605), .Q
       (soc_can_rx_inst_shift_reg[98]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[99] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_603), .Q
       (soc_can_rx_inst_shift_reg[99]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[100] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_602), .Q
       (soc_can_rx_inst_shift_reg[100]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[101] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_600), .Q
       (soc_can_rx_inst_shift_reg[101]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[102] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_598), .Q
       (soc_can_rx_inst_shift_reg[102]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[103] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_597), .Q
       (soc_can_rx_inst_shift_reg[103]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[104] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_595), .Q
       (soc_can_rx_inst_shift_reg[104]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[105] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_593), .Q
       (soc_can_rx_inst_shift_reg[105]));
  DFFQSRX1 \soc_can_rx_inst_shift_reg_reg[106] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_592), .Q
       (soc_can_rx_inst_shift_reg[106]));
  DFFQSRX1 \soc_can_rx_inst_state_reg[1] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (1'b0), .Q (soc_can_rx_inst_state[1]));
  DFFQSRX1 \soc_can_rx_inst_state_reg[2] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (soc_can_rx_inst_next_state[2]), .Q
       (soc_can_rx_inst_state[2]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[0] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_139), .Q (soc_can_tx_data_bus[0]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[1] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_164), .Q (soc_can_tx_data_bus[1]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[2] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_177), .Q (soc_can_tx_data_bus[2]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[3] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_148), .Q (soc_can_tx_data_bus[3]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[4] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_133), .Q (soc_can_tx_data_bus[4]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[5] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_145), .Q (soc_can_tx_data_bus[5]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[6] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_185), .Q (soc_can_tx_data_bus[6]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[7] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_136), .Q (soc_can_tx_data_bus[7]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[8] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_134), .Q (soc_can_tx_data_bus[8]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[9] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_132), .Q (soc_can_tx_data_bus[9]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[10] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_130), .Q (soc_can_tx_data_bus[10]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[11] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_129), .Q (soc_can_tx_data_bus[11]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[12] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_128), .Q (soc_can_tx_data_bus[12]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[13] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_127), .Q (soc_can_tx_data_bus[13]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[14] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_126), .Q (soc_can_tx_data_bus[14]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[15] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_125), .Q (soc_can_tx_data_bus[15]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[16] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_124), .Q (soc_can_tx_data_bus[16]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[17] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_123), .Q (soc_can_tx_data_bus[17]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[18] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_135), .Q (soc_can_tx_data_bus[18]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[19] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_137), .Q (soc_can_tx_data_bus[19]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[20] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_186), .Q (soc_can_tx_data_bus[20]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[21] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_184), .Q (soc_can_tx_data_bus[21]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[22] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_183), .Q (soc_can_tx_data_bus[22]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[23] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_182), .Q (soc_can_tx_data_bus[23]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[24] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_180), .Q (soc_can_tx_data_bus[24]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[25] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_179), .Q (soc_can_tx_data_bus[25]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[26] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_178), .Q (soc_can_tx_data_bus[26]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[27] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_176), .Q (soc_can_tx_data_bus[27]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[28] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_161), .Q (soc_can_tx_data_bus[28]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[29] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_174), .Q (soc_can_tx_data_bus[29]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[30] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_172), .Q (soc_can_tx_data_bus[30]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[31] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_171), .Q (soc_can_tx_data_bus[31]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[32] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_181), .Q (soc_can_tx_data_bus[32]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[33] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_169), .Q (soc_can_tx_data_bus[33]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[34] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_168), .Q (soc_can_tx_data_bus[34]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[35] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_167), .Q (soc_can_tx_data_bus[35]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[36] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_163), .Q (soc_can_tx_data_bus[36]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[37] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_166), .Q (soc_can_tx_data_bus[37]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[38] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_175), .Q (soc_can_tx_data_bus[38]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[39] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_143), .Q (soc_can_tx_data_bus[39]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[40] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_216), .Q (soc_can_tx_data_bus[40]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[41] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_142), .Q (soc_can_tx_data_bus[41]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[42] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_160), .Q (soc_can_tx_data_bus[42]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[43] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_159), .Q (soc_can_tx_data_bus[43]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[44] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_173), .Q (soc_can_tx_data_bus[44]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[45] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_157), .Q (soc_can_tx_data_bus[45]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[46] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_144), .Q (soc_can_tx_data_bus[46]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[47] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_156), .Q (soc_can_tx_data_bus[47]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[48] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_141), .Q (soc_can_tx_data_bus[48]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[49] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_155), .Q (soc_can_tx_data_bus[49]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[50] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_153), .Q (soc_can_tx_data_bus[50]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[51] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_152), .Q (soc_can_tx_data_bus[51]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[52] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_140), .Q (soc_can_tx_data_bus[52]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[53] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_151), .Q (soc_can_tx_data_bus[53]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[54] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_149), .Q (soc_can_tx_data_bus[54]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[55] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_131), .Q (soc_can_tx_data_bus[55]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[56] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_138), .Q (soc_can_tx_data_bus[56]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[57] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_146), .Q (soc_can_tx_data_bus[57]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[58] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_150), .Q (soc_can_tx_data_bus[58]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[59] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_154), .Q (soc_can_tx_data_bus[59]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[60] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_158), .Q (soc_can_tx_data_bus[60]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[61] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_165), .Q (soc_can_tx_data_bus[61]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[62] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_170), .Q (soc_can_tx_data_bus[62]));
  DFFQSRX1 \soc_can_tx_data_bus_reg[63] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_147), .Q (soc_can_tx_data_bus[63]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[0] (.SETB (1'b1), .RESETB
       (n_19), .CLK (clock), .D (n_643), .Q
       (soc_can_tx_inst_shift_reg[0]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[1] (.SETB (1'b1), .RESETB
       (n_19), .CLK (clock), .D (n_675), .Q
       (soc_can_tx_inst_shift_reg[1]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[2] (.SETB (1'b1), .RESETB
       (n_19), .CLK (clock), .D (n_642), .Q
       (soc_can_tx_inst_shift_reg[2]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[3] (.SETB (1'b1), .RESETB
       (n_19), .CLK (clock), .D (n_677), .Q
       (soc_can_tx_inst_shift_reg[3]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[4] (.SETB (1'b1), .RESETB
       (n_19), .CLK (clock), .D (n_679), .Q
       (soc_can_tx_inst_shift_reg[4]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[5] (.SETB (1'b1), .RESETB
       (n_19), .CLK (clock), .D (n_641), .Q
       (soc_can_tx_inst_shift_reg[5]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[6] (.SETB (1'b1), .RESETB
       (n_19), .CLK (clock), .D (n_640), .Q
       (soc_can_tx_inst_shift_reg[6]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[7] (.SETB (1'b1), .RESETB
       (n_19), .CLK (clock), .D (n_639), .Q
       (soc_can_tx_inst_shift_reg[7]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[8] (.SETB (1'b1), .RESETB
       (n_19), .CLK (clock), .D (n_638), .Q
       (soc_can_tx_inst_shift_reg[8]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[9] (.SETB (1'b1), .RESETB
       (n_19), .CLK (clock), .D (n_637), .Q
       (soc_can_tx_inst_shift_reg[9]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[10] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_380), .Q
       (soc_can_tx_inst_shift_reg[10]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[11] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_680), .Q
       (soc_can_tx_inst_shift_reg[11]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[12] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_681), .Q
       (soc_can_tx_inst_shift_reg[12]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[13] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_682), .Q
       (soc_can_tx_inst_shift_reg[13]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[14] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_683), .Q
       (soc_can_tx_inst_shift_reg[14]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[15] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_684), .Q
       (soc_can_tx_inst_shift_reg[15]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[16] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_685), .Q
       (soc_can_tx_inst_shift_reg[16]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[17] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_646), .Q
       (soc_can_tx_inst_shift_reg[17]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[18] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_648), .Q
       (soc_can_tx_inst_shift_reg[18]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[19] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_647), .Q
       (soc_can_tx_inst_shift_reg[19]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[20] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_699), .Q
       (soc_can_tx_inst_shift_reg[20]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[21] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_698), .Q
       (soc_can_tx_inst_shift_reg[21]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[22] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_697), .Q
       (soc_can_tx_inst_shift_reg[22]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[23] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_696), .Q
       (soc_can_tx_inst_shift_reg[23]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[24] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_695), .Q
       (soc_can_tx_inst_shift_reg[24]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[25] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_694), .Q
       (soc_can_tx_inst_shift_reg[25]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[26] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_693), .Q
       (soc_can_tx_inst_shift_reg[26]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[27] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_692), .Q
       (soc_can_tx_inst_shift_reg[27]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[28] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_691), .Q
       (soc_can_tx_inst_shift_reg[28]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[29] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_690), .Q
       (soc_can_tx_inst_shift_reg[29]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[30] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_689), .Q
       (soc_can_tx_inst_shift_reg[30]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[31] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_717), .Q
       (soc_can_tx_inst_shift_reg[31]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[32] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_747), .Q
       (soc_can_tx_inst_shift_reg[32]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[33] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_748), .Q
       (soc_can_tx_inst_shift_reg[33]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[34] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_749), .Q
       (soc_can_tx_inst_shift_reg[34]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[35] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_750), .Q
       (soc_can_tx_inst_shift_reg[35]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[36] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_751), .Q
       (soc_can_tx_inst_shift_reg[36]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[37] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_752), .Q
       (soc_can_tx_inst_shift_reg[37]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[38] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_753), .Q
       (soc_can_tx_inst_shift_reg[38]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[39] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_754), .Q
       (soc_can_tx_inst_shift_reg[39]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[40] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_755), .Q
       (soc_can_tx_inst_shift_reg[40]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[41] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_756), .Q
       (soc_can_tx_inst_shift_reg[41]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[42] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_757), .Q
       (soc_can_tx_inst_shift_reg[42]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[43] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_758), .Q
       (soc_can_tx_inst_shift_reg[43]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[44] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_759), .Q
       (soc_can_tx_inst_shift_reg[44]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[45] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_738), .Q
       (soc_can_tx_inst_shift_reg[45]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[46] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_737), .Q
       (soc_can_tx_inst_shift_reg[46]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[47] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_736), .Q
       (soc_can_tx_inst_shift_reg[47]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[48] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_735), .Q
       (soc_can_tx_inst_shift_reg[48]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[49] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_734), .Q
       (soc_can_tx_inst_shift_reg[49]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[50] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_733), .Q
       (soc_can_tx_inst_shift_reg[50]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[51] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_732), .Q
       (soc_can_tx_inst_shift_reg[51]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[52] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_731), .Q
       (soc_can_tx_inst_shift_reg[52]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[53] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_730), .Q
       (soc_can_tx_inst_shift_reg[53]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[54] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_729), .Q
       (soc_can_tx_inst_shift_reg[54]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[55] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_728), .Q
       (soc_can_tx_inst_shift_reg[55]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[56] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_727), .Q
       (soc_can_tx_inst_shift_reg[56]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[57] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_726), .Q
       (soc_can_tx_inst_shift_reg[57]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[58] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_725), .Q
       (soc_can_tx_inst_shift_reg[58]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[59] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_724), .Q
       (soc_can_tx_inst_shift_reg[59]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[60] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_723), .Q
       (soc_can_tx_inst_shift_reg[60]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[61] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_722), .Q
       (soc_can_tx_inst_shift_reg[61]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[62] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_721), .Q
       (soc_can_tx_inst_shift_reg[62]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[63] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_720), .Q
       (soc_can_tx_inst_shift_reg[63]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[64] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_719), .Q
       (soc_can_tx_inst_shift_reg[64]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[65] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_718), .Q
       (soc_can_tx_inst_shift_reg[65]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[66] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_761), .Q
       (soc_can_tx_inst_shift_reg[66]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[67] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_716), .Q
       (soc_can_tx_inst_shift_reg[67]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[68] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_715), .Q
       (soc_can_tx_inst_shift_reg[68]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[69] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_714), .Q
       (soc_can_tx_inst_shift_reg[69]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[70] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_713), .Q
       (soc_can_tx_inst_shift_reg[70]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[71] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_712), .Q
       (soc_can_tx_inst_shift_reg[71]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[72] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_711), .Q
       (soc_can_tx_inst_shift_reg[72]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[73] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_710), .Q
       (soc_can_tx_inst_shift_reg[73]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[74] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_709), .Q
       (soc_can_tx_inst_shift_reg[74]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[75] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_708), .Q
       (soc_can_tx_inst_shift_reg[75]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[76] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_707), .Q
       (soc_can_tx_inst_shift_reg[76]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[77] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_706), .Q
       (soc_can_tx_inst_shift_reg[77]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[78] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_705), .Q
       (soc_can_tx_inst_shift_reg[78]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[79] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_704), .Q
       (soc_can_tx_inst_shift_reg[79]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[80] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_703), .Q
       (soc_can_tx_inst_shift_reg[80]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[81] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_702), .Q
       (soc_can_tx_inst_shift_reg[81]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[82] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_701), .Q
       (soc_can_tx_inst_shift_reg[82]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[83] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_700), .Q
       (soc_can_tx_inst_shift_reg[83]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[84] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_656), .Q
       (soc_can_tx_inst_shift_reg[84]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[85] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_657), .Q
       (soc_can_tx_inst_shift_reg[85]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[86] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_658), .Q
       (soc_can_tx_inst_shift_reg[86]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[87] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_659), .Q
       (soc_can_tx_inst_shift_reg[87]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[88] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_660), .Q
       (soc_can_tx_inst_shift_reg[88]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[89] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_661), .Q
       (soc_can_tx_inst_shift_reg[89]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[90] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_662), .Q
       (soc_can_tx_inst_shift_reg[90]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[91] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_663), .Q
       (soc_can_tx_inst_shift_reg[91]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[92] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_664), .Q
       (soc_can_tx_inst_shift_reg[92]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[93] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_665), .Q
       (soc_can_tx_inst_shift_reg[93]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[94] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_666), .Q
       (soc_can_tx_inst_shift_reg[94]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[95] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_667), .Q
       (soc_can_tx_inst_shift_reg[95]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[96] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_668), .Q
       (soc_can_tx_inst_shift_reg[96]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[97] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_669), .Q
       (soc_can_tx_inst_shift_reg[97]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[98] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_670), .Q
       (soc_can_tx_inst_shift_reg[98]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[99] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_386), .Q
       (soc_can_tx_inst_shift_reg[99]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[100] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_671), .Q
       (soc_can_tx_inst_shift_reg[100]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[101] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_672), .Q
       (soc_can_tx_inst_shift_reg[101]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[102] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_385), .Q
       (soc_can_tx_inst_shift_reg[102]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[103] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_384), .Q
       (soc_can_tx_inst_shift_reg[103]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[104] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_383), .Q
       (soc_can_tx_inst_shift_reg[104]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[105] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_382), .Q
       (soc_can_tx_inst_shift_reg[105]));
  DFFQSRX1 \soc_can_tx_inst_shift_reg_reg[106] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_435), .Q
       (soc_can_tx_inst_shift_reg[106]));
  DFFQSRX1 \soc_can_tx_inst_state_reg[0] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_740), .Q (soc_can_tx_inst_state[0]));
  DFFQSRX1 \soc_can_tx_inst_state_reg[1] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_333), .Q (soc_can_tx_inst_state[1]));
  DFFQSRX1 \soc_can_tx_inst_status_reg_reg[0] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_358), .Q
       (soc_can_tx_inst_status_reg[0]));
  DFFQSRX1 \soc_can_tx_inst_status_reg_reg[1] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_854), .Q
       (soc_can_tx_inst_status_reg[1]));
  DFFQSRX1 \soc_can_tx_inst_status_reg_reg[2] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_673), .Q
       (soc_can_tx_inst_status_reg[2]));
  DFFQSRX1 \soc_can_tx_inst_status_reg_reg[3] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_850), .Q
       (soc_can_tx_inst_status_reg[3]));
  DFFQSRX1 \soc_can_tx_inst_status_reg_reg[4] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_774), .Q
       (soc_can_tx_inst_status_reg[4]));
  DFFQSRX1 \soc_can_tx_inst_status_reg_reg[5] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_848), .Q
       (soc_can_tx_inst_status_reg[5]));
  DFFQSRX1 \soc_can_tx_inst_status_reg_reg[6] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_775), .Q
       (soc_can_tx_inst_status_reg[6]));
  DFFQSRX1 \soc_uart_rx_inst_bit_count_reg[0] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_368), .Q
       (soc_uart_rx_inst_bit_count[0]));
  DFFQSRX1 \soc_uart_rx_inst_bit_count_reg[1] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_852), .Q
       (soc_uart_rx_inst_bit_count[1]));
  DFFQSRX1 \soc_uart_rx_inst_bit_count_reg[2] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_844), .Q
       (soc_uart_rx_inst_bit_count[2]));
  DFFQSRX1 \soc_uart_rx_inst_bit_count_reg[3] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_769), .Q
       (soc_uart_rx_inst_bit_count[3]));
  DFFQSRX1 \soc_uart_rx_inst_shift_reg_reg[1] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_375), .Q
       (soc_uart_rx_inst_shift_reg[1]));
  DFFQSRX1 \soc_uart_rx_inst_shift_reg_reg[2] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_374), .Q
       (soc_uart_rx_inst_shift_reg[2]));
  DFFQSRX1 \soc_uart_rx_inst_shift_reg_reg[3] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_373), .Q
       (soc_uart_rx_inst_shift_reg[3]));
  DFFQSRX1 \soc_uart_rx_inst_shift_reg_reg[4] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_372), .Q
       (soc_uart_rx_inst_shift_reg[4]));
  DFFQSRX1 \soc_uart_rx_inst_shift_reg_reg[5] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_376), .Q
       (soc_uart_rx_inst_shift_reg[5]));
  DFFQSRX1 \soc_uart_rx_inst_shift_reg_reg[6] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_371), .Q
       (soc_uart_rx_inst_shift_reg[6]));
  DFFQSRX1 \soc_uart_rx_inst_shift_reg_reg[7] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_370), .Q
       (soc_uart_rx_inst_shift_reg[7]));
  DFFQSRX1 \soc_uart_rx_inst_shift_reg_reg[8] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_377), .Q
       (soc_uart_rx_inst_shift_reg[8]));
  DFFQSRX1 \soc_uart_rx_inst_shift_reg_reg[9] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_369), .Q
       (soc_uart_rx_inst_shift_reg[9]));
  DFFQSRX1 \soc_uart_rx_inst_state_reg[0] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_430), .Q
       (soc_uart_rx_inst_state[0]));
  DFFQSRX1 \soc_uart_rx_inst_state_reg[1] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_381), .Q
       (soc_uart_rx_inst_state[1]));
  DFFQSRX1 soc_uart_rx_inst_uart_data_ready_reg(.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_388), .Q (soc_uart_data_ready));
  DFFQSRX1 \soc_uart_rx_inst_uart_rx_data_bus_reg[0] (.SETB (n_19),
       .RESETB (1'b1), .CLK (clock), .D (n_634), .Q
       (soc_uart_rx_data_bus[0]));
  DFFQSRX1 \soc_uart_rx_inst_uart_rx_data_bus_reg[1] (.SETB (n_19),
       .RESETB (1'b1), .CLK (clock), .D (n_633), .Q
       (soc_uart_rx_data_bus[1]));
  DFFQSRX1 \soc_uart_rx_inst_uart_rx_data_bus_reg[2] (.SETB (n_19),
       .RESETB (1'b1), .CLK (clock), .D (n_632), .Q
       (soc_uart_rx_data_bus[2]));
  DFFQSRX1 \soc_uart_rx_inst_uart_rx_data_bus_reg[3] (.SETB (n_19),
       .RESETB (1'b1), .CLK (clock), .D (n_631), .Q
       (soc_uart_rx_data_bus[3]));
  DFFQSRX1 \soc_uart_rx_inst_uart_rx_data_bus_reg[4] (.SETB (n_19),
       .RESETB (1'b1), .CLK (clock), .D (n_630), .Q
       (soc_uart_rx_data_bus[4]));
  DFFQSRX1 \soc_uart_rx_inst_uart_rx_data_bus_reg[5] (.SETB (n_19),
       .RESETB (1'b1), .CLK (clock), .D (n_629), .Q
       (soc_uart_rx_data_bus[5]));
  DFFQSRX1 \soc_uart_rx_inst_uart_rx_data_bus_reg[6] (.SETB (n_19),
       .RESETB (1'b1), .CLK (clock), .D (n_628), .Q
       (soc_uart_rx_data_bus[6]));
  DFFQSRX1 \soc_uart_rx_inst_uart_rx_data_bus_reg[7] (.SETB (n_19),
       .RESETB (1'b1), .CLK (clock), .D (n_627), .Q
       (soc_uart_rx_data_bus[7]));
  DFFQSRX1 \soc_uart_tx_data_Bus_reg[0] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_113), .Q (soc_uart_tx_data_Bus[0]));
  DFFQSRX1 \soc_uart_tx_data_Bus_reg[1] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_117), .Q (soc_uart_tx_data_Bus[1]));
  DFFQSRX1 \soc_uart_tx_data_Bus_reg[2] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_115), .Q (soc_uart_tx_data_Bus[2]));
  DFFQSRX1 \soc_uart_tx_data_Bus_reg[3] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_116), .Q (soc_uart_tx_data_Bus[3]));
  DFFQSRX1 \soc_uart_tx_data_Bus_reg[4] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_112), .Q (soc_uart_tx_data_Bus[4]));
  DFFQSRX1 \soc_uart_tx_data_Bus_reg[5] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_118), .Q (soc_uart_tx_data_Bus[5]));
  DFFQSRX1 \soc_uart_tx_data_Bus_reg[6] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_114), .Q (soc_uart_tx_data_Bus[6]));
  DFFQSRX1 \soc_uart_tx_data_Bus_reg[7] (.SETB (n_19), .RESETB (1'b1),
       .CLK (clock), .D (n_119), .Q (soc_uart_tx_data_Bus[7]));
  DFFQSRX1 \soc_uart_tx_inst_Status_reg_reg[0] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_425), .Q
       (soc_uart_tx_inst_Status_reg[0]));
  DFFQSRX1 \soc_uart_tx_inst_Status_reg_reg[1] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_686), .Q
       (soc_uart_tx_inst_Status_reg[1]));
  DFFQSRX1 \soc_uart_tx_inst_Status_reg_reg[2] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_741), .Q
       (soc_uart_tx_inst_Status_reg[2]));
  DFFQSRX1 \soc_uart_tx_inst_Status_reg_reg[3] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_768), .Q
       (soc_uart_tx_inst_Status_reg[3]));
  DFFQSRX1 \soc_uart_tx_inst_shift_reg_reg[0] (.SETB (1'b1), .RESETB
       (n_19), .CLK (clock), .D (n_579), .Q
       (soc_uart_tx_inst_shift_reg[0]));
  DFFQSRX1 \soc_uart_tx_inst_shift_reg_reg[1] (.SETB (1'b1), .RESETB
       (n_19), .CLK (clock), .D (n_418), .Q
       (soc_uart_tx_inst_shift_reg[1]));
  DFFQSRX1 \soc_uart_tx_inst_shift_reg_reg[2] (.SETB (1'b1), .RESETB
       (n_19), .CLK (clock), .D (n_407), .Q
       (soc_uart_tx_inst_shift_reg[2]));
  DFFQSRX1 \soc_uart_tx_inst_shift_reg_reg[3] (.SETB (1'b1), .RESETB
       (n_19), .CLK (clock), .D (n_423), .Q
       (soc_uart_tx_inst_shift_reg[3]));
  DFFQSRX1 \soc_uart_tx_inst_shift_reg_reg[4] (.SETB (1'b1), .RESETB
       (n_19), .CLK (clock), .D (n_432), .Q
       (soc_uart_tx_inst_shift_reg[4]));
  DFFQSRX1 \soc_uart_tx_inst_shift_reg_reg[5] (.SETB (1'b1), .RESETB
       (n_19), .CLK (clock), .D (n_467), .Q
       (soc_uart_tx_inst_shift_reg[5]));
  DFFQSRX1 \soc_uart_tx_inst_shift_reg_reg[6] (.SETB (1'b1), .RESETB
       (n_19), .CLK (clock), .D (n_414), .Q
       (soc_uart_tx_inst_shift_reg[6]));
  DFFQSRX1 \soc_uart_tx_inst_shift_reg_reg[7] (.SETB (1'b1), .RESETB
       (n_19), .CLK (clock), .D (n_412), .Q
       (soc_uart_tx_inst_shift_reg[7]));
  DFFQSRX1 \soc_uart_tx_inst_shift_reg_reg[8] (.SETB (1'b1), .RESETB
       (n_19), .CLK (clock), .D (n_484), .Q
       (soc_uart_tx_inst_shift_reg[8]));
  DFFQSRX1 \soc_uart_tx_inst_shift_reg_reg[9] (.SETB (1'b1), .RESETB
       (n_19), .CLK (clock), .D (n_300), .Q
       (soc_uart_tx_inst_shift_reg[9]));
  DFFQSRX1 \soc_uart_tx_inst_state_reg[0] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_636), .Q
       (soc_uart_tx_inst_state[0]));
  DFFQSRX1 \soc_uart_tx_inst_state_reg[1] (.SETB (n_19), .RESETB
       (1'b1), .CLK (clock), .D (n_353), .Q
       (soc_uart_tx_inst_state[1]));
  NAND2X1 g9905__1666(.A (n_770), .B (n_570), .Z (n_775));
  MUX2X1 g9952__7410(.A (n_365), .B (n_650), .S
       (soc_can_tx_inst_status_reg[4]), .Z (n_774));
  MUX2X1 g9953__6417(.A (soc_Can_rx_data_Bus[7]), .B
       (soc_can_rx_inst_shift_reg[67]), .S (n_688), .Z (n_773));
  MUX2X1 g9954__5477(.A (soc_Can_rx_data_Bus[6]), .B
       (soc_can_rx_inst_shift_reg[66]), .S (n_688), .Z (n_772));
  NAND2X1 g9956__5107(.A (n_739), .B (soc_can_tx_inst_status_reg[6]),
       .Z (n_770));
  NAND2X1 g9957__6260(.A (n_742), .B (n_351), .Z (n_769));
  AND2X1 g9958__4319(.A (n_760), .B (n_830), .Z (n_768));
  MUX2X1 g9959__8428(.A (soc_Can_rx_data_Bus[1]), .B
       (soc_can_rx_inst_shift_reg[61]), .S (n_688), .Z (n_767));
  MUX2X1 g9960__5526(.A (soc_Can_rx_data_Bus[2]), .B
       (soc_can_rx_inst_shift_reg[62]), .S (n_688), .Z (n_766));
  MUX2X1 g9961__6783(.A (soc_Can_rx_data_Bus[0]), .B
       (soc_can_rx_inst_shift_reg[60]), .S (n_688), .Z (n_765));
  MUX2X1 g9962__3680(.A (soc_Can_rx_data_Bus[3]), .B
       (soc_can_rx_inst_shift_reg[63]), .S (n_688), .Z (n_764));
  MUX2X1 g9963__1617(.A (soc_Can_rx_data_Bus[5]), .B
       (soc_can_rx_inst_shift_reg[65]), .S (n_688), .Z (n_763));
  MUX2X1 g9964__2802(.A (soc_Can_rx_data_Bus[4]), .B
       (soc_can_rx_inst_shift_reg[64]), .S (n_688), .Z (n_762));
  NAND3X1 g10080__1705(.A (n_525), .B (n_537), .C (n_264), .Z (n_761));
  MUX2X1 g10081__5122(.A (n_367), .B (soc_uart_tx_inst_Status_reg[3]),
       .S (n_104), .Z (n_760));
  NAND3X1 g10082__8246(.A (n_389), .B (n_559), .C (n_310), .Z (n_759));
  NAND3X1 g10083__7098(.A (n_390), .B (n_496), .C (n_197), .Z (n_758));
  NAND3X1 g10084__6131(.A (n_391), .B (n_497), .C (n_198), .Z (n_757));
  NAND3X1 g10085__1881(.A (n_392), .B (n_498), .C (n_199), .Z (n_756));
  NAND3X1 g10086__5115(.A (n_393), .B (n_499), .C (n_201), .Z (n_755));
  NAND3X1 g10087__7482(.A (n_394), .B (n_500), .C (n_203), .Z (n_754));
  NAND3X1 g10088__4733(.A (n_395), .B (n_501), .C (n_204), .Z (n_753));
  NAND3X1 g10089__6161(.A (n_396), .B (n_502), .C (n_205), .Z (n_752));
  NAND3X1 g10090__9315(.A (n_397), .B (n_503), .C (n_206), .Z (n_751));
  NAND3X1 g10091__9945(.A (n_398), .B (n_504), .C (n_207), .Z (n_750));
  NAND3X1 g10092__2883(.A (n_399), .B (n_505), .C (n_210), .Z (n_749));
  NAND3X1 g10093__2346(.A (n_400), .B (n_506), .C (n_211), .Z (n_748));
  NAND3X1 g10094__1666(.A (n_401), .B (n_507), .C (n_212), .Z (n_747));
  NAND2X1 g10095__7410(.A (n_344), .B (n_645), .Z (n_746));
  OR2X1 g10097__5477(.A (n_42), .B (n_650), .Z (n_744));
  NAND2X1 g10099__5107(.A (n_678), .B (soc_uart_rx_inst_bit_count[3]),
       .Z (n_742));
  AND2X1 g10100__6260(.A (n_635), .B (n_830), .Z (n_741));
  NAND3X1 g10101__4319(.A (n_17), .B (n_644), .C (n_86), .Z (n_740));
  OR2X1 g10102__8428(.A (n_311), .B (n_650), .Z (n_739));
  NAND3X1 g10103__5526(.A (n_495), .B (n_558), .C (n_309), .Z (n_738));
  NAND3X1 g10104__6783(.A (n_494), .B (n_557), .C (n_308), .Z (n_737));
  NAND3X1 g10105__3680(.A (n_493), .B (n_556), .C (n_306), .Z (n_736));
  NAND3X1 g10106__1617(.A (n_492), .B (n_555), .C (n_304), .Z (n_735));
  NAND3X1 g10107__2802(.A (n_491), .B (n_554), .C (n_303), .Z (n_734));
  NAND3X1 g10108__1705(.A (n_490), .B (n_553), .C (n_301), .Z (n_733));
  NAND3X1 g10109__5122(.A (n_489), .B (n_552), .C (n_299), .Z (n_732));
  NAND3X1 g10110__8246(.A (n_488), .B (n_551), .C (n_298), .Z (n_731));
  NAND3X1 g10111__7098(.A (n_487), .B (n_550), .C (n_297), .Z (n_730));
  NAND3X1 g10112__6131(.A (n_486), .B (n_549), .C (n_296), .Z (n_729));
  NAND3X1 g10113__1881(.A (n_485), .B (n_548), .C (n_295), .Z (n_728));
  NAND3X1 g10114__5115(.A (n_483), .B (n_547), .C (n_293), .Z (n_727));
  NAND3X1 g10115__7482(.A (n_482), .B (n_546), .C (n_291), .Z (n_726));
  NAND3X1 g10116__4733(.A (n_481), .B (n_545), .C (n_290), .Z (n_725));
  NAND3X1 g10117__6161(.A (n_479), .B (n_544), .C (n_289), .Z (n_724));
  NAND3X1 g10118__9315(.A (n_478), .B (n_543), .C (n_288), .Z (n_723));
  NAND3X1 g10119__9945(.A (n_477), .B (n_542), .C (n_287), .Z (n_722));
  NAND3X1 g10120__2883(.A (n_476), .B (n_541), .C (n_286), .Z (n_721));
  NAND3X1 g10121__2346(.A (n_475), .B (n_540), .C (n_285), .Z (n_720));
  NAND3X1 g10122__1666(.A (n_573), .B (n_539), .C (n_283), .Z (n_719));
  NAND3X1 g10123__7410(.A (n_575), .B (n_538), .C (n_282), .Z (n_718));
  NAND3X1 g10124__6417(.A (n_402), .B (n_508), .C (n_213), .Z (n_717));
  NAND3X1 g10125__5477(.A (n_473), .B (n_536), .C (n_280), .Z (n_716));
  NAND3X1 g10126__2398(.A (n_472), .B (n_535), .C (n_279), .Z (n_715));
  NAND3X1 g10127__5107(.A (n_470), .B (n_534), .C (n_278), .Z (n_714));
  NAND3X1 g10128__6260(.A (n_469), .B (n_533), .C (n_277), .Z (n_713));
  NAND3X1 g10129__4319(.A (n_468), .B (n_532), .C (n_276), .Z (n_712));
  NAND3X1 g10130__8428(.A (n_466), .B (n_531), .C (n_275), .Z (n_711));
  NAND3X1 g10131__5526(.A (n_465), .B (n_530), .C (n_208), .Z (n_710));
  NAND3X1 g10132__6783(.A (n_464), .B (n_529), .C (n_274), .Z (n_709));
  NAND3X1 g10133__3680(.A (n_463), .B (n_528), .C (n_272), .Z (n_708));
  NAND3X1 g10134__1617(.A (n_462), .B (n_527), .C (n_236), .Z (n_707));
  NAND3X1 g10135__2802(.A (n_461), .B (n_526), .C (n_270), .Z (n_706));
  NAND3X1 g10136__1705(.A (n_459), .B (n_576), .C (n_269), .Z (n_705));
  NAND3X1 g10137__5122(.A (n_458), .B (n_524), .C (n_267), .Z (n_704));
  NAND3X1 g10138__8246(.A (n_457), .B (n_523), .C (n_233), .Z (n_703));
  NAND3X1 g10139__7098(.A (n_456), .B (n_522), .C (n_320), .Z (n_702));
  NAND3X1 g10140__6131(.A (n_455), .B (n_521), .C (n_265), .Z (n_701));
  NAND3X1 g10141__1881(.A (n_454), .B (n_520), .C (n_263), .Z (n_700));
  NAND3X1 g10142__5115(.A (n_417), .B (n_519), .C (n_224), .Z (n_699));
  NAND3X1 g10143__7482(.A (n_416), .B (n_518), .C (n_273), .Z (n_698));
  NAND3X1 g10144__4733(.A (n_415), .B (n_517), .C (n_268), .Z (n_697));
  NAND3X1 g10145__6161(.A (n_413), .B (n_516), .C (n_281), .Z (n_696));
  NAND3X1 g10146__9315(.A (n_410), .B (n_515), .C (n_266), .Z (n_695));
  NAND3X1 g10147__9945(.A (n_409), .B (n_514), .C (n_284), .Z (n_694));
  NAND3X1 g10148__2883(.A (n_408), .B (n_513), .C (n_316), .Z (n_693));
  NAND3X1 g10149__2346(.A (n_406), .B (n_512), .C (n_318), .Z (n_692));
  NAND3X1 g10150__1666(.A (n_405), .B (n_511), .C (n_162), .Z (n_691));
  NAND3X1 g10151__7410(.A (n_404), .B (n_510), .C (n_215), .Z (n_690));
  NAND3X1 g10152__6417(.A (n_403), .B (n_509), .C (n_214), .Z (n_689));
  NAND2X1 g10168__5477(.A (n_332), .B (n_560), .Z (n_687));
  AND2X1 g10169__2398(.A (n_378), .B (n_830), .Z (n_686));
  NAND2X1 g10170__5107(.A (n_422), .B (n_226), .Z (n_685));
  NAND2X1 g10171__6260(.A (n_424), .B (n_227), .Z (n_684));
  NAND2X1 g10172__4319(.A (n_426), .B (n_248), .Z (n_683));
  NAND2X1 g10173__8428(.A (n_427), .B (n_228), .Z (n_682));
  NAND2X1 g10174__5526(.A (n_428), .B (n_307), .Z (n_681));
  NAND2X1 g10175__6783(.A (n_411), .B (n_229), .Z (n_680));
  OR2X1 g10176__3680(.A (n_120), .B (n_474), .Z (n_679));
  NAND2X1 g10177__1617(.A (n_577), .B (n_98), .Z (n_678));
  OR2X1 g10178__2802(.A (n_121), .B (n_474), .Z (n_677));
  OR2X1 g10180__5122(.A (n_122), .B (n_474), .Z (n_675));
  NAND2X1 g10182__7098(.A (n_346), .B (n_433), .Z (n_673));
  NAND2X1 g10183__6131(.A (n_436), .B (n_222), .Z (n_672));
  NAND2X1 g10184__1881(.A (n_437), .B (n_249), .Z (n_671));
  NAND2X1 g10185__5115(.A (n_438), .B (n_251), .Z (n_670));
  NAND2X1 g10186__7482(.A (n_439), .B (n_202), .Z (n_669));
  NAND2X1 g10187__4733(.A (n_440), .B (n_252), .Z (n_668));
  NAND2X1 g10188__6161(.A (n_441), .B (n_253), .Z (n_667));
  NAND2X1 g10189__9315(.A (n_442), .B (n_254), .Z (n_666));
  NAND2X1 g10190__9945(.A (n_443), .B (n_231), .Z (n_665));
  NAND2X1 g10191__2883(.A (n_444), .B (n_255), .Z (n_664));
  NAND2X1 g10192__2346(.A (n_445), .B (n_256), .Z (n_663));
  NAND2X1 g10193__1666(.A (n_446), .B (n_257), .Z (n_662));
  NAND2X1 g10194__7410(.A (n_447), .B (n_258), .Z (n_661));
  NAND2X1 g10195__6417(.A (n_448), .B (n_259), .Z (n_660));
  NAND2X1 g10196__5477(.A (n_449), .B (n_260), .Z (n_659));
  NAND2X1 g10197__2398(.A (n_450), .B (n_261), .Z (n_658));
  NAND2X1 g10198__5107(.A (n_451), .B (n_230), .Z (n_657));
  NAND2X1 g10199__6260(.A (n_452), .B (n_262), .Z (n_656));
  NAND2X1 g10200__4319(.A (n_453), .B (n_343), .Z (n_655));
  NAND2X1 g10201__8428(.A (n_342), .B (n_460), .Z (n_654));
  NAND2X1 g10203__6783(.A (n_335), .B (n_471), .Z (n_652));
  NAND2X1 g10204__3680(.A (n_330), .B (n_480), .Z (n_651));
  NOR2X1 g10237__1617(.A (soc_can_rx_inst_n_1143), .B (n_574), .Z
       (n_688));
  MUX2X1 g10239__2802(.A (n_15), .B (n_217), .S
       (soc_can_rx_inst_bit_count[0]), .Z (n_649));
  NAND2X1 g10240__1705(.A (n_420), .B (n_234), .Z (n_648));
  NAND2X1 g10241__5122(.A (n_419), .B (n_225), .Z (n_647));
  NAND2X1 g10242__8246(.A (n_421), .B (n_292), .Z (n_646));
  NAND2X1 g10243__7098(.A (n_15), .B (n_431), .Z (n_645));
  NAND3X1 g10244__6131(.A (n_345), .B (n_103), .C
       (soc_can_tx_inst_status_reg[6]), .Z (n_644));
  NAND3X1 g10245__1881(.A (n_567), .B (n_831), .C (n_38), .Z (n_643));
  NAND3X1 g10246__5115(.A (n_566), .B (n_831), .C (n_50), .Z (n_642));
  NAND3X1 g10247__7482(.A (n_565), .B (n_831), .C (n_56), .Z (n_641));
  NAND3X1 g10248__4733(.A (n_564), .B (n_831), .C (n_49), .Z (n_640));
  NAND3X1 g10249__6161(.A (n_563), .B (n_831), .C (n_36), .Z (n_639));
  NAND3X1 g10250__9315(.A (n_562), .B (n_831), .C (n_46), .Z (n_638));
  NAND3X1 g10251__9945(.A (n_561), .B (n_831), .C (n_35), .Z (n_637));
  NAND3X1 g10252__2883(.A (n_90), .B (n_87), .C (n_354), .Z (n_636));
  MUX2X1 g10253__2346(.A (n_355), .B (soc_uart_tx_inst_Status_reg[2]),
       .S (n_104), .Z (n_635));
  MUX2X1 g10254__1666(.A (soc_uart_rx_inst_shift_reg[1]), .B
       (soc_uart_rx_data_bus[0]), .S (n_363), .Z (n_634));
  MUX2X1 g10255__7410(.A (soc_uart_rx_inst_shift_reg[2]), .B
       (soc_uart_rx_data_bus[1]), .S (n_363), .Z (n_633));
  MUX2X1 g10256__6417(.A (soc_uart_rx_inst_shift_reg[3]), .B
       (soc_uart_rx_data_bus[2]), .S (n_363), .Z (n_632));
  MUX2X1 g10257__5477(.A (soc_uart_rx_inst_shift_reg[4]), .B
       (soc_uart_rx_data_bus[3]), .S (n_363), .Z (n_631));
  MUX2X1 g10258__2398(.A (soc_uart_rx_inst_shift_reg[5]), .B
       (soc_uart_rx_data_bus[4]), .S (n_363), .Z (n_630));
  MUX2X1 g10259__5107(.A (soc_uart_rx_inst_shift_reg[6]), .B
       (soc_uart_rx_data_bus[5]), .S (n_363), .Z (n_629));
  MUX2X1 g10260__6260(.A (soc_uart_rx_inst_shift_reg[7]), .B
       (soc_uart_rx_data_bus[6]), .S (n_363), .Z (n_628));
  MUX2X1 g10261__4319(.A (soc_uart_rx_inst_shift_reg[8]), .B
       (soc_uart_rx_data_bus[7]), .S (n_363), .Z (n_627));
  MUX2X1 g10262__8428(.A (soc_can_rx_inst_shift_reg[78]), .B
       (soc_can_rx_inst_shift_reg[79]), .S (n_15), .Z (n_626));
  MUX2X1 g10263__5526(.A (soc_can_rx_inst_shift_reg[79]), .B
       (soc_can_rx_inst_shift_reg[80]), .S (n_15), .Z (n_625));
  MUX2X1 g10264__6783(.A (soc_can_rx_inst_shift_reg[80]), .B
       (soc_can_rx_inst_shift_reg[81]), .S (n_15), .Z (n_624));
  MUX2X1 g10265__3680(.A (soc_can_rx_inst_shift_reg[81]), .B
       (soc_can_rx_inst_shift_reg[82]), .S (n_15), .Z (n_623));
  MUX2X1 g10266__1617(.A (soc_can_rx_inst_shift_reg[83]), .B
       (soc_can_rx_inst_shift_reg[84]), .S (n_15), .Z (n_622));
  MUX2X1 g10267__2802(.A (soc_can_rx_inst_shift_reg[82]), .B
       (soc_can_rx_inst_shift_reg[83]), .S (n_15), .Z (n_621));
  MUX2X1 g10268__1705(.A (soc_can_rx_inst_shift_reg[84]), .B
       (soc_can_rx_inst_shift_reg[85]), .S (n_15), .Z (n_620));
  MUX2X1 g10269__5122(.A (soc_can_rx_inst_shift_reg[85]), .B
       (soc_can_rx_inst_shift_reg[86]), .S (n_15), .Z (n_619));
  MUX2X1 g10270__8246(.A (soc_can_rx_inst_shift_reg[86]), .B
       (soc_can_rx_inst_shift_reg[87]), .S (n_15), .Z (n_618));
  MUX2X1 g10271__7098(.A (soc_can_rx_inst_shift_reg[87]), .B
       (soc_can_rx_inst_shift_reg[88]), .S (n_15), .Z (n_617));
  MUX2X1 g10272__6131(.A (soc_can_rx_inst_shift_reg[88]), .B
       (soc_can_rx_inst_shift_reg[89]), .S (n_15), .Z (n_616));
  MUX2X1 g10273__1881(.A (soc_can_rx_inst_shift_reg[89]), .B
       (soc_can_rx_inst_shift_reg[90]), .S (n_15), .Z (n_615));
  MUX2X1 g10274__5115(.A (soc_can_rx_inst_shift_reg[90]), .B
       (soc_can_rx_inst_shift_reg[91]), .S (n_15), .Z (n_614));
  MUX2X1 g10275__7482(.A (soc_can_rx_inst_shift_reg[91]), .B
       (soc_can_rx_inst_shift_reg[92]), .S (n_15), .Z (n_613));
  MUX2X1 g10276__4733(.A (soc_can_rx_inst_shift_reg[92]), .B
       (soc_can_rx_inst_shift_reg[93]), .S (n_15), .Z (n_612));
  MUX2X1 g10277__6161(.A (soc_can_rx_inst_shift_reg[93]), .B
       (soc_can_rx_inst_shift_reg[94]), .S (n_15), .Z (n_611));
  MUX2X1 g10278__9315(.A (soc_can_rx_inst_shift_reg[94]), .B
       (soc_can_rx_inst_shift_reg[95]), .S (n_15), .Z (n_610));
  MUX2X1 g10279__9945(.A (soc_can_rx_inst_shift_reg[95]), .B
       (soc_can_rx_inst_shift_reg[96]), .S (n_15), .Z (n_609));
  MUX2X1 g10280__2883(.A (soc_can_rx_inst_shift_reg[96]), .B
       (soc_can_rx_inst_shift_reg[97]), .S (n_15), .Z (n_608));
  MUX2X1 g10281__2346(.A (soc_can_rx_inst_shift_reg[60]), .B
       (soc_can_rx_inst_shift_reg[61]), .S (n_15), .Z (n_607));
  MUX2X1 g10282__1666(.A (soc_can_rx_inst_shift_reg[97]), .B
       (soc_can_rx_inst_shift_reg[98]), .S (n_15), .Z (n_606));
  MUX2X1 g10283__7410(.A (soc_can_rx_inst_shift_reg[98]), .B
       (soc_can_rx_inst_shift_reg[99]), .S (n_15), .Z (n_605));
  MUX2X1 g10284__6417(.A (soc_can_rx_inst_shift_reg[61]), .B
       (soc_can_rx_inst_shift_reg[62]), .S (n_15), .Z (n_604));
  MUX2X1 g10285__5477(.A (soc_can_rx_inst_shift_reg[99]), .B
       (soc_can_rx_inst_shift_reg[100]), .S (n_15), .Z (n_603));
  MUX2X1 g10286__2398(.A (soc_can_rx_inst_shift_reg[100]), .B
       (soc_can_rx_inst_shift_reg[101]), .S (n_15), .Z (n_602));
  MUX2X1 g10287__5107(.A (soc_can_rx_inst_shift_reg[62]), .B
       (soc_can_rx_inst_shift_reg[63]), .S (n_15), .Z (n_601));
  MUX2X1 g10288__6260(.A (soc_can_rx_inst_shift_reg[101]), .B
       (soc_can_rx_inst_shift_reg[102]), .S (n_15), .Z (n_600));
  MUX2X1 g10289__4319(.A (soc_can_rx_inst_shift_reg[63]), .B
       (soc_can_rx_inst_shift_reg[64]), .S (n_15), .Z (n_599));
  MUX2X1 g10290__8428(.A (soc_can_rx_inst_shift_reg[102]), .B
       (soc_can_rx_inst_shift_reg[103]), .S (n_15), .Z (n_598));
  MUX2X1 g10291__5526(.A (soc_can_rx_inst_shift_reg[103]), .B
       (soc_can_rx_inst_shift_reg[104]), .S (n_15), .Z (n_597));
  MUX2X1 g10292__6783(.A (soc_can_rx_inst_shift_reg[64]), .B
       (soc_can_rx_inst_shift_reg[65]), .S (n_15), .Z (n_596));
  MUX2X1 g10293__3680(.A (soc_can_rx_inst_shift_reg[104]), .B
       (soc_can_rx_inst_shift_reg[105]), .S (n_15), .Z (n_595));
  MUX2X1 g10294__1617(.A (soc_can_rx_inst_shift_reg[65]), .B
       (soc_can_rx_inst_shift_reg[66]), .S (n_15), .Z (n_594));
  MUX2X1 g10295__2802(.A (soc_can_rx_inst_shift_reg[105]), .B
       (soc_can_rx_inst_shift_reg[106]), .S (n_15), .Z (n_593));
  MUX2X1 g10296__1705(.A (soc_can_rx_inst_shift_reg[106]), .B
       (can_rx_PAD), .S (n_15), .Z (n_592));
  MUX2X1 g10297__5122(.A (soc_can_rx_inst_shift_reg[66]), .B
       (soc_can_rx_inst_shift_reg[67]), .S (n_15), .Z (n_591));
  MUX2X1 g10298__8246(.A (soc_can_rx_inst_shift_reg[67]), .B
       (soc_can_rx_inst_shift_reg[68]), .S (n_15), .Z (n_590));
  MUX2X1 g10299__7098(.A (soc_can_rx_inst_shift_reg[68]), .B
       (soc_can_rx_inst_shift_reg[69]), .S (n_15), .Z (n_589));
  MUX2X1 g10300__6131(.A (soc_can_rx_inst_shift_reg[69]), .B
       (soc_can_rx_inst_shift_reg[70]), .S (n_15), .Z (n_588));
  MUX2X1 g10301__1881(.A (soc_can_rx_inst_shift_reg[70]), .B
       (soc_can_rx_inst_shift_reg[71]), .S (n_15), .Z (n_587));
  MUX2X1 g10302__5115(.A (soc_can_rx_inst_shift_reg[71]), .B
       (soc_can_rx_inst_shift_reg[72]), .S (n_15), .Z (n_586));
  MUX2X1 g10303__7482(.A (soc_can_rx_inst_shift_reg[72]), .B
       (soc_can_rx_inst_shift_reg[73]), .S (n_15), .Z (n_585));
  MUX2X1 g10304__4733(.A (soc_can_rx_inst_shift_reg[73]), .B
       (soc_can_rx_inst_shift_reg[74]), .S (n_15), .Z (n_584));
  MUX2X1 g10305__6161(.A (soc_can_rx_inst_shift_reg[74]), .B
       (soc_can_rx_inst_shift_reg[75]), .S (n_15), .Z (n_583));
  MUX2X1 g10306__9315(.A (soc_can_rx_inst_shift_reg[75]), .B
       (soc_can_rx_inst_shift_reg[76]), .S (n_15), .Z (n_582));
  MUX2X1 g10307__9945(.A (soc_can_rx_inst_shift_reg[76]), .B
       (soc_can_rx_inst_shift_reg[77]), .S (n_15), .Z (n_581));
  MUX2X1 g10308__2883(.A (soc_can_rx_inst_shift_reg[77]), .B
       (soc_can_rx_inst_shift_reg[78]), .S (n_15), .Z (n_580));
  MUX2X1 g10309__2346(.A (n_357), .B (soc_uart_tx_inst_n_126), .S
       (n_67), .Z (n_579));
  NAND2X1 g10310__1666(.A (n_568), .B (n_4), .Z (n_650));
  NAND2X1 g10312__7410(.A (n_16), .B (soc_can_tx_data_bus[58]), .Z
       (n_576));
  NAND2X1 g10313__6417(.A (n_361), .B (soc_can_tx_inst_shift_reg[65]),
       .Z (n_575));
  OR2X1 g10314__5477(.A (soc_can_rx_inst_n_1142), .B (n_341), .Z
       (n_574));
  NAND2X1 g10315__2398(.A (n_0), .B (soc_can_tx_inst_shift_reg[64]), .Z
       (n_573));
  OR2X1 g10316__5107(.A (soc_Can_ID_Bus[0]), .B (n_366), .Z (n_572));
  NAND2X1 g10318__4319(.A (n_365), .B (n_235), .Z (n_570));
  NAND2X1 g10320__5526(.A (n_340), .B (n_7), .Z (n_568));
  NAND2X1 g10321__6783(.A (n_364), .B (soc_can_tx_inst_shift_reg[0]),
       .Z (n_567));
  NAND2X1 g10322__3680(.A (n_364), .B (soc_can_tx_inst_shift_reg[2]),
       .Z (n_566));
  NAND2X1 g10323__1617(.A (n_364), .B (soc_can_tx_inst_shift_reg[5]),
       .Z (n_565));
  NAND2X1 g10324__2802(.A (n_364), .B (soc_can_tx_inst_shift_reg[6]),
       .Z (n_564));
  NAND2X1 g10325__1705(.A (n_364), .B (soc_can_tx_inst_shift_reg[7]),
       .Z (n_563));
  NAND2X1 g10326__5122(.A (n_364), .B (soc_can_tx_inst_shift_reg[8]),
       .Z (n_562));
  NAND2X1 g10327__8246(.A (n_364), .B (soc_can_tx_inst_shift_reg[9]),
       .Z (n_561));
  NAND2X1 g10328__7098(.A (n_15), .B (n_200), .Z (n_560));
  NAND2X1 g10329__6131(.A (n_362), .B (soc_can_tx_data_bus[24]), .Z
       (n_559));
  NAND2X1 g10330__1881(.A (n_362), .B (soc_can_tx_data_bus[25]), .Z
       (n_558));
  NAND2X1 g10331__5115(.A (n_362), .B (soc_can_tx_data_bus[26]), .Z
       (n_557));
  NAND2X1 g10332__7482(.A (n_362), .B (soc_can_tx_data_bus[27]), .Z
       (n_556));
  NAND2X1 g10333__4733(.A (n_362), .B (soc_can_tx_data_bus[28]), .Z
       (n_555));
  NAND2X1 g10334__6161(.A (n_362), .B (soc_can_tx_data_bus[29]), .Z
       (n_554));
  NAND2X1 g10335__9315(.A (n_362), .B (soc_can_tx_data_bus[30]), .Z
       (n_553));
  NAND2X1 g10336__9945(.A (n_362), .B (soc_can_tx_data_bus[31]), .Z
       (n_552));
  NAND2X1 g10337__2883(.A (n_362), .B (soc_can_tx_data_bus[32]), .Z
       (n_551));
  NAND2X1 g10338__2346(.A (n_362), .B (soc_can_tx_data_bus[33]), .Z
       (n_550));
  NAND2X1 g10339__1666(.A (n_362), .B (soc_can_tx_data_bus[34]), .Z
       (n_549));
  NAND2X1 g10340__7410(.A (n_362), .B (soc_can_tx_data_bus[35]), .Z
       (n_548));
  NAND2X1 g10341__6417(.A (n_362), .B (soc_can_tx_data_bus[36]), .Z
       (n_547));
  NAND2X1 g10342__5477(.A (n_362), .B (soc_can_tx_data_bus[37]), .Z
       (n_546));
  NAND2X1 g10343__2398(.A (n_362), .B (soc_can_tx_data_bus[38]), .Z
       (n_545));
  NAND2X1 g10344__5107(.A (n_362), .B (soc_can_tx_data_bus[39]), .Z
       (n_544));
  NAND2X1 g10345__6260(.A (n_362), .B (soc_can_tx_data_bus[40]), .Z
       (n_543));
  NAND2X1 g10346__4319(.A (n_362), .B (soc_can_tx_data_bus[41]), .Z
       (n_542));
  NAND2X1 g10347__8428(.A (n_362), .B (soc_can_tx_data_bus[42]), .Z
       (n_541));
  NAND2X1 g10348__5526(.A (n_362), .B (soc_can_tx_data_bus[43]), .Z
       (n_540));
  NAND2X1 g10349__6783(.A (n_362), .B (soc_can_tx_data_bus[44]), .Z
       (n_539));
  NAND2X1 g10350__3680(.A (n_362), .B (soc_can_tx_data_bus[45]), .Z
       (n_538));
  NAND2X1 g10351__1617(.A (n_362), .B (soc_can_tx_data_bus[46]), .Z
       (n_537));
  NAND2X1 g10352__2802(.A (n_362), .B (soc_can_tx_data_bus[47]), .Z
       (n_536));
  NAND2X1 g10353__1705(.A (n_362), .B (soc_can_tx_data_bus[48]), .Z
       (n_535));
  NAND2X1 g10354__5122(.A (n_362), .B (soc_can_tx_data_bus[49]), .Z
       (n_534));
  NAND2X1 g10355__8246(.A (n_362), .B (soc_can_tx_data_bus[50]), .Z
       (n_533));
  NAND2X1 g10356__7098(.A (n_362), .B (soc_can_tx_data_bus[51]), .Z
       (n_532));
  NAND2X1 g10357__6131(.A (n_362), .B (soc_can_tx_data_bus[52]), .Z
       (n_531));
  NAND2X1 g10358__1881(.A (n_362), .B (soc_can_tx_data_bus[53]), .Z
       (n_530));
  NAND2X1 g10359__5115(.A (n_362), .B (soc_can_tx_data_bus[54]), .Z
       (n_529));
  NAND2X1 g10360__7482(.A (n_362), .B (soc_can_tx_data_bus[55]), .Z
       (n_528));
  NAND2X1 g10361__4733(.A (n_16), .B (soc_can_tx_data_bus[56]), .Z
       (n_527));
  NAND2X1 g10362__6161(.A (n_16), .B (soc_can_tx_data_bus[57]), .Z
       (n_526));
  NAND2X1 g10363__9315(.A (n_361), .B (soc_can_tx_inst_shift_reg[66]),
       .Z (n_525));
  NAND2X1 g10364__9945(.A (n_16), .B (soc_can_tx_data_bus[59]), .Z
       (n_524));
  NAND2X1 g10365__2883(.A (n_16), .B (soc_can_tx_data_bus[60]), .Z
       (n_523));
  NAND2X1 g10366__2346(.A (n_16), .B (soc_can_tx_data_bus[61]), .Z
       (n_522));
  NAND2X1 g10367__1666(.A (n_16), .B (soc_can_tx_data_bus[62]), .Z
       (n_521));
  NAND2X1 g10368__7410(.A (n_16), .B (soc_can_tx_data_bus[63]), .Z
       (n_520));
  NAND2X1 g10369__6417(.A (n_362), .B (soc_can_tx_data_bus[0]), .Z
       (n_519));
  NAND2X1 g10370__5477(.A (n_362), .B (soc_can_tx_data_bus[1]), .Z
       (n_518));
  NAND2X1 g10371__2398(.A (n_362), .B (soc_can_tx_data_bus[2]), .Z
       (n_517));
  NAND2X1 g10372__5107(.A (n_362), .B (soc_can_tx_data_bus[3]), .Z
       (n_516));
  NAND2X1 g10373__6260(.A (n_362), .B (soc_can_tx_data_bus[4]), .Z
       (n_515));
  NAND2X1 g10374__4319(.A (n_362), .B (soc_can_tx_data_bus[5]), .Z
       (n_514));
  NAND2X1 g10375__8428(.A (n_362), .B (soc_can_tx_data_bus[6]), .Z
       (n_513));
  NAND2X1 g10376__5526(.A (n_362), .B (soc_can_tx_data_bus[7]), .Z
       (n_512));
  NAND2X1 g10377__6783(.A (n_362), .B (soc_can_tx_data_bus[8]), .Z
       (n_511));
  NAND2X1 g10378__3680(.A (n_362), .B (soc_can_tx_data_bus[9]), .Z
       (n_510));
  NAND2X1 g10379__1617(.A (n_362), .B (soc_can_tx_data_bus[10]), .Z
       (n_509));
  NAND2X1 g10380__2802(.A (n_362), .B (soc_can_tx_data_bus[11]), .Z
       (n_508));
  NAND2X1 g10381__1705(.A (n_362), .B (soc_can_tx_data_bus[12]), .Z
       (n_507));
  NAND2X1 g10382__5122(.A (n_362), .B (soc_can_tx_data_bus[13]), .Z
       (n_506));
  NAND2X1 g10383__8246(.A (n_362), .B (soc_can_tx_data_bus[14]), .Z
       (n_505));
  NAND2X1 g10384__7098(.A (n_362), .B (soc_can_tx_data_bus[15]), .Z
       (n_504));
  NAND2X1 g10385__6131(.A (n_362), .B (soc_can_tx_data_bus[16]), .Z
       (n_503));
  NAND2X1 g10386__1881(.A (n_362), .B (soc_can_tx_data_bus[17]), .Z
       (n_502));
  NAND2X1 g10387__5115(.A (n_362), .B (soc_can_tx_data_bus[18]), .Z
       (n_501));
  NAND2X1 g10388__7482(.A (n_362), .B (soc_can_tx_data_bus[19]), .Z
       (n_500));
  NAND2X1 g10389__4733(.A (n_362), .B (soc_can_tx_data_bus[20]), .Z
       (n_499));
  NAND2X1 g10390__6161(.A (n_362), .B (soc_can_tx_data_bus[21]), .Z
       (n_498));
  NAND2X1 g10391__9315(.A (n_362), .B (soc_can_tx_data_bus[22]), .Z
       (n_497));
  NAND2X1 g10392__9945(.A (n_362), .B (soc_can_tx_data_bus[23]), .Z
       (n_496));
  NAND2X1 g10393__2883(.A (n_361), .B (soc_can_tx_inst_shift_reg[45]),
       .Z (n_495));
  NAND2X1 g10394__2346(.A (n_361), .B (soc_can_tx_inst_shift_reg[46]),
       .Z (n_494));
  NAND2X1 g10395__1666(.A (n_0), .B (soc_can_tx_inst_shift_reg[47]), .Z
       (n_493));
  NAND2X1 g10396__7410(.A (n_361), .B (soc_can_tx_inst_shift_reg[48]),
       .Z (n_492));
  NAND2X1 g10397__6417(.A (n_0), .B (soc_can_tx_inst_shift_reg[49]), .Z
       (n_491));
  NAND2X1 g10398__5477(.A (n_0), .B (soc_can_tx_inst_shift_reg[50]), .Z
       (n_490));
  NAND2X1 g10399__2398(.A (n_361), .B (soc_can_tx_inst_shift_reg[51]),
       .Z (n_489));
  NAND2X1 g10400__5107(.A (n_361), .B (soc_can_tx_inst_shift_reg[52]),
       .Z (n_488));
  NAND2X1 g10401__6260(.A (n_0), .B (soc_can_tx_inst_shift_reg[53]), .Z
       (n_487));
  NAND2X1 g10402__4319(.A (n_361), .B (soc_can_tx_inst_shift_reg[54]),
       .Z (n_486));
  NAND2X1 g10403__8428(.A (n_361), .B (soc_can_tx_inst_shift_reg[55]),
       .Z (n_485));
  NAND3X1 g10404__5526(.A (n_95), .B (n_830), .C (n_305), .Z (n_484));
  NAND2X1 g10405__6783(.A (n_361), .B (soc_can_tx_inst_shift_reg[56]),
       .Z (n_483));
  NAND2X1 g10406__3680(.A (n_361), .B (soc_can_tx_inst_shift_reg[57]),
       .Z (n_482));
  NAND2X1 g10407__1617(.A (n_361), .B (soc_can_tx_inst_shift_reg[58]),
       .Z (n_481));
  OR2X1 g10408__2802(.A (n_193), .B (n_14), .Z (n_480));
  NAND2X1 g10409__1705(.A (n_361), .B (soc_can_tx_inst_shift_reg[59]),
       .Z (n_479));
  NAND2X1 g10410__5122(.A (n_361), .B (soc_can_tx_inst_shift_reg[60]),
       .Z (n_478));
  NAND2X1 g10411__8246(.A (n_361), .B (soc_can_tx_inst_shift_reg[61]),
       .Z (n_477));
  NAND2X1 g10412__7098(.A (n_361), .B (soc_can_tx_inst_shift_reg[62]),
       .Z (n_476));
  NAND2X1 g10413__6131(.A (n_361), .B (soc_can_tx_inst_shift_reg[63]),
       .Z (n_475));
  NOR2X1 g10415__1881(.A (soc_uart_rx_inst_state[0]), .B (n_349), .Z
       (n_577));
  NAND2X1 g10420__5115(.A (n_361), .B (soc_can_tx_inst_shift_reg[67]),
       .Z (n_473));
  NAND2X1 g10421__7482(.A (n_361), .B (soc_can_tx_inst_shift_reg[68]),
       .Z (n_472));
  NAND2X1 g10422__4733(.A (n_15), .B (n_360), .Z (n_471));
  NAND2X1 g10423__6161(.A (n_0), .B (soc_can_tx_inst_shift_reg[69]), .Z
       (n_470));
  NAND2X1 g10424__9315(.A (n_0), .B (soc_can_tx_inst_shift_reg[70]), .Z
       (n_469));
  NAND2X1 g10425__9945(.A (n_0), .B (soc_can_tx_inst_shift_reg[71]), .Z
       (n_468));
  NAND3X1 g10426__2883(.A (n_93), .B (n_830), .C (n_219), .Z (n_467));
  NAND2X1 g10427__2346(.A (n_361), .B (soc_can_tx_inst_shift_reg[72]),
       .Z (n_466));
  NAND2X1 g10428__1666(.A (n_361), .B (soc_can_tx_inst_shift_reg[73]),
       .Z (n_465));
  NAND2X1 g10429__7410(.A (n_361), .B (soc_can_tx_inst_shift_reg[74]),
       .Z (n_464));
  NAND2X1 g10430__6417(.A (n_361), .B (soc_can_tx_inst_shift_reg[75]),
       .Z (n_463));
  NAND2X1 g10431__5477(.A (n_361), .B (soc_can_tx_inst_shift_reg[76]),
       .Z (n_462));
  NAND2X1 g10432__2398(.A (n_361), .B (soc_can_tx_inst_shift_reg[77]),
       .Z (n_461));
  OR2X1 g10433__5107(.A (n_111), .B (n_14), .Z (n_460));
  NAND2X1 g10434__6260(.A (n_361), .B (soc_can_tx_inst_shift_reg[78]),
       .Z (n_459));
  NAND2X1 g10435__4319(.A (n_361), .B (soc_can_tx_inst_shift_reg[79]),
       .Z (n_458));
  NAND2X1 g10436__8428(.A (n_0), .B (soc_can_tx_inst_shift_reg[80]), .Z
       (n_457));
  NAND2X1 g10437__5526(.A (n_361), .B (soc_can_tx_inst_shift_reg[81]),
       .Z (n_456));
  NAND2X1 g10438__6783(.A (n_361), .B (soc_can_tx_inst_shift_reg[82]),
       .Z (n_455));
  NAND2X1 g10439__3680(.A (n_361), .B (soc_can_tx_inst_shift_reg[83]),
       .Z (n_454));
  OR2X1 g10440__1617(.A (n_14), .B (n_110), .Z (n_453));
  NAND2X1 g10441__2802(.A (n_0), .B (soc_can_tx_inst_shift_reg[84]), .Z
       (n_452));
  NAND2X1 g10442__1705(.A (n_361), .B (soc_can_tx_inst_shift_reg[85]),
       .Z (n_451));
  NAND2X1 g10443__5122(.A (n_361), .B (soc_can_tx_inst_shift_reg[86]),
       .Z (n_450));
  NAND2X1 g10444__8246(.A (n_361), .B (soc_can_tx_inst_shift_reg[87]),
       .Z (n_449));
  NAND2X1 g10445__7098(.A (n_0), .B (soc_can_tx_inst_shift_reg[88]), .Z
       (n_448));
  NAND2X1 g10446__6131(.A (n_0), .B (soc_can_tx_inst_shift_reg[89]), .Z
       (n_447));
  NAND2X1 g10447__1881(.A (n_361), .B (soc_can_tx_inst_shift_reg[90]),
       .Z (n_446));
  NAND2X1 g10448__5115(.A (n_361), .B (soc_can_tx_inst_shift_reg[91]),
       .Z (n_445));
  NAND2X1 g10449__7482(.A (n_361), .B (soc_can_tx_inst_shift_reg[92]),
       .Z (n_444));
  NAND2X1 g10450__4733(.A (n_361), .B (soc_can_tx_inst_shift_reg[93]),
       .Z (n_443));
  NAND2X1 g10451__6161(.A (n_361), .B (soc_can_tx_inst_shift_reg[94]),
       .Z (n_442));
  NAND2X1 g10452__9315(.A (n_0), .B (soc_can_tx_inst_shift_reg[95]), .Z
       (n_441));
  NAND2X1 g10453__9945(.A (n_361), .B (soc_can_tx_inst_shift_reg[96]),
       .Z (n_440));
  NAND2X1 g10454__2883(.A (n_0), .B (soc_can_tx_inst_shift_reg[97]), .Z
       (n_439));
  NAND2X1 g10455__2346(.A (n_361), .B (soc_can_tx_inst_shift_reg[98]),
       .Z (n_438));
  NAND2X1 g10456__1666(.A (n_0), .B (soc_can_tx_inst_shift_reg[100]),
       .Z (n_437));
  NAND2X1 g10457__7410(.A (n_361), .B (soc_can_tx_inst_shift_reg[101]),
       .Z (n_436));
  NAND2X1 g10458__6417(.A (n_17), .B (n_82), .Z (n_435));
  NAND2X1 g10460__2398(.A (n_352), .B (soc_can_tx_inst_status_reg[2]),
       .Z (n_433));
  NAND3X1 g10461__5107(.A (n_92), .B (n_830), .C (n_220), .Z (n_432));
  XOR2X1 g10462__6260(.A (soc_can_rx_inst_bit_count[6]), .B (n_109), .Z
       (n_431));
  NAND3X1 g10463__4319(.A (n_334), .B (n_317), .C (n_83), .Z (n_430));
  OR2X1 g10464__8428(.A (n_62), .B (n_366), .Z (n_429));
  NAND2X1 g10465__5526(.A (n_361), .B (soc_can_tx_inst_shift_reg[12]),
       .Z (n_428));
  NAND2X1 g10466__6783(.A (n_361), .B (soc_can_tx_inst_shift_reg[13]),
       .Z (n_427));
  NAND2X1 g10467__3680(.A (n_361), .B (soc_can_tx_inst_shift_reg[14]),
       .Z (n_426));
  AND2X1 g10468__1617(.A (n_359), .B (n_830), .Z (n_425));
  NAND2X1 g10469__2802(.A (n_0), .B (soc_can_tx_inst_shift_reg[15]), .Z
       (n_424));
  NAND3X1 g10470__1705(.A (n_89), .B (n_830), .C (n_221), .Z (n_423));
  NAND2X1 g10471__5122(.A (n_361), .B (soc_can_tx_inst_shift_reg[16]),
       .Z (n_422));
  NAND2X1 g10472__8246(.A (n_361), .B (soc_can_tx_inst_shift_reg[17]),
       .Z (n_421));
  NAND2X1 g10473__7098(.A (n_361), .B (soc_can_tx_inst_shift_reg[18]),
       .Z (n_420));
  NAND2X1 g10474__6131(.A (n_361), .B (soc_can_tx_inst_shift_reg[19]),
       .Z (n_419));
  NAND3X1 g10475__1881(.A (n_88), .B (n_830), .C (n_223), .Z (n_418));
  NAND2X1 g10476__5115(.A (n_0), .B (soc_can_tx_inst_shift_reg[20]), .Z
       (n_417));
  NAND2X1 g10477__7482(.A (n_361), .B (soc_can_tx_inst_shift_reg[21]),
       .Z (n_416));
  NAND2X1 g10478__4733(.A (n_0), .B (soc_can_tx_inst_shift_reg[22]), .Z
       (n_415));
  NAND3X1 g10479__6161(.A (n_94), .B (n_830), .C (n_218), .Z (n_414));
  NAND2X1 g10480__9315(.A (n_361), .B (soc_can_tx_inst_shift_reg[23]),
       .Z (n_413));
  NAND3X1 g10481__9945(.A (n_96), .B (n_830), .C (n_238), .Z (n_412));
  NAND2X1 g10482__2883(.A (n_361), .B (soc_can_tx_inst_shift_reg[11]),
       .Z (n_411));
  NAND2X1 g10483__2346(.A (n_0), .B (soc_can_tx_inst_shift_reg[24]), .Z
       (n_410));
  NAND2X1 g10484__1666(.A (n_361), .B (soc_can_tx_inst_shift_reg[25]),
       .Z (n_409));
  NAND2X1 g10485__7410(.A (n_361), .B (soc_can_tx_inst_shift_reg[26]),
       .Z (n_408));
  NAND3X1 g10486__6417(.A (n_91), .B (n_830), .C (n_209), .Z (n_407));
  NAND2X1 g10487__5477(.A (n_361), .B (soc_can_tx_inst_shift_reg[27]),
       .Z (n_406));
  NAND2X1 g10488__2398(.A (n_361), .B (soc_can_tx_inst_shift_reg[28]),
       .Z (n_405));
  NAND2X1 g10489__5107(.A (n_361), .B (soc_can_tx_inst_shift_reg[29]),
       .Z (n_404));
  NAND2X1 g10490__6260(.A (n_361), .B (soc_can_tx_inst_shift_reg[30]),
       .Z (n_403));
  NAND2X1 g10491__4319(.A (n_361), .B (soc_can_tx_inst_shift_reg[31]),
       .Z (n_402));
  NAND2X1 g10492__8428(.A (n_361), .B (soc_can_tx_inst_shift_reg[32]),
       .Z (n_401));
  NAND2X1 g10493__5526(.A (n_361), .B (soc_can_tx_inst_shift_reg[33]),
       .Z (n_400));
  NAND2X1 g10494__6783(.A (n_361), .B (soc_can_tx_inst_shift_reg[34]),
       .Z (n_399));
  NAND2X1 g10495__3680(.A (n_361), .B (soc_can_tx_inst_shift_reg[35]),
       .Z (n_398));
  NAND2X1 g10496__1617(.A (n_361), .B (soc_can_tx_inst_shift_reg[36]),
       .Z (n_397));
  NAND2X1 g10497__2802(.A (n_361), .B (soc_can_tx_inst_shift_reg[37]),
       .Z (n_396));
  NAND2X1 g10498__1705(.A (n_361), .B (soc_can_tx_inst_shift_reg[38]),
       .Z (n_395));
  NAND2X1 g10499__5122(.A (n_361), .B (soc_can_tx_inst_shift_reg[39]),
       .Z (n_394));
  NAND2X1 g10500__8246(.A (n_0), .B (soc_can_tx_inst_shift_reg[40]), .Z
       (n_393));
  NAND2X1 g10501__7098(.A (n_361), .B (soc_can_tx_inst_shift_reg[41]),
       .Z (n_392));
  NAND2X1 g10502__6131(.A (n_0), .B (soc_can_tx_inst_shift_reg[42]), .Z
       (n_391));
  NAND2X1 g10503__1881(.A (n_0), .B (soc_can_tx_inst_shift_reg[43]), .Z
       (n_390));
  NAND2X1 g10504__5115(.A (n_361), .B (soc_can_tx_inst_shift_reg[44]),
       .Z (n_389));
  NAND2X1 g10505__7482(.A (n_363), .B (n_242), .Z (n_388));
  NAND2X1 g10506__4733(.A (n_337), .B (n_4), .Z (n_387));
  NAND3X1 g10507__6161(.A (n_17), .B (n_250), .C (n_78), .Z (n_386));
  NAND3X1 g10508__9315(.A (n_17), .B (n_247), .C (n_77), .Z (n_385));
  NAND3X1 g10509__9945(.A (n_17), .B (n_246), .C (n_81), .Z (n_384));
  NAND3X1 g10510__2883(.A (n_17), .B (n_245), .C (n_80), .Z (n_383));
  NAND3X1 g10511__2346(.A (n_17), .B (n_244), .C (n_79), .Z (n_382));
  NAND3X1 g10512__1666(.A (n_108), .B (n_107), .C (n_190), .Z (n_381));
  NAND3X1 g10513__7410(.A (n_17), .B (n_232), .C (n_76), .Z (n_380));
  NOR2X1 g10514__6417(.A (n_339), .B (n_366), .Z (n_379));
  MUX2X1 g10515__5477(.A (n_188), .B (soc_uart_tx_inst_Status_reg[1]),
       .S (n_104), .Z (n_378));
  MUX2X1 g10516__2398(.A (soc_uart_rx_inst_shift_reg[8]), .B
       (soc_uart_rx_inst_shift_reg[9]), .S (n_321), .Z (n_377));
  MUX2X1 g10517__5107(.A (soc_uart_rx_inst_shift_reg[5]), .B
       (soc_uart_rx_inst_shift_reg[6]), .S (n_321), .Z (n_376));
  MUX2X1 g10518__6260(.A (soc_uart_rx_inst_shift_reg[1]), .B
       (soc_uart_rx_inst_shift_reg[2]), .S (n_321), .Z (n_375));
  MUX2X1 g10519__4319(.A (soc_uart_rx_inst_shift_reg[2]), .B
       (soc_uart_rx_inst_shift_reg[3]), .S (n_321), .Z (n_374));
  MUX2X1 g10520__8428(.A (soc_uart_rx_inst_shift_reg[3]), .B
       (soc_uart_rx_inst_shift_reg[4]), .S (n_321), .Z (n_373));
  MUX2X1 g10521__5526(.A (soc_uart_rx_inst_shift_reg[4]), .B
       (soc_uart_rx_inst_shift_reg[5]), .S (n_321), .Z (n_372));
  MUX2X1 g10522__6783(.A (soc_uart_rx_inst_shift_reg[6]), .B
       (soc_uart_rx_inst_shift_reg[7]), .S (n_321), .Z (n_371));
  MUX2X1 g10523__3680(.A (soc_uart_rx_inst_shift_reg[7]), .B
       (soc_uart_rx_inst_shift_reg[8]), .S (n_321), .Z (n_370));
  MUX2X1 g10524__1617(.A (soc_uart_rx_inst_shift_reg[9]), .B
       (ser_rx_PAD), .S (n_321), .Z (n_369));
  MUX2X1 g10525__2802(.A (n_321), .B (n_239), .S
       (soc_uart_rx_inst_bit_count[0]), .Z (n_368));
  XOR2X1 g10526__1705(.A (soc_uart_tx_inst_Status_reg[3]), .B (n_324),
       .Z (n_367));
  NAND2X1 g10527__5122(.A (n_17), .B (n_831), .Z (n_474));
  INVX16 g10584(.A (n_17), .Z (n_362));
  INVX4 g10590(.A (n_16), .Z (n_17));
  INVX16 g10591(.A (n_329), .Z (n_361));
  INVX8 g10598(.A (n_14), .Z (n_15));
  XOR2X1 g10599__8246(.A (soc_can_rx_inst_bit_count[3]), .B (n_75), .Z
       (n_360));
  XOR2X1 g10600__7098(.A (soc_uart_tx_inst_Status_reg[0]), .B (n_105),
       .Z (n_359));
  MUX2X1 g10601__6131(.A (n_12), .B (n_5), .S
       (soc_can_tx_inst_status_reg[0]), .Z (n_358));
  MUX2X1 g10602__1881(.A (soc_uart_tx_inst_shift_reg[1]), .B
       (soc_uart_tx_inst_shift_reg[0]), .S (n_104), .Z (n_357));
  NOR2X1 g10603__5115(.A (n_313), .B (n_327), .Z (n_356));
  NOR2X1 g10604__7482(.A (n_314), .B (n_324), .Z (n_355));
  NAND3X1 g10605__4733(.A (n_105), .B (n_319), .C
       (soc_uart_tx_inst_Status_reg[3]), .Z (n_354));
  NAND2X1 g10606__6161(.A (n_104), .B (n_189), .Z (n_353));
  NAND2X1 g10607__9315(.A (n_312), .B (n_4), .Z (n_352));
  OR2X1 g10608__9945(.A (n_326), .B (n_191), .Z (n_351));
  AND2X1 g10610__2346(.A (n_326), .B (soc_uart_rx_inst_state[1]), .Z
       (n_349));
  NAND2X1 g10613__6417(.A (n_103), .B (n_302), .Z (n_346));
  NAND2X1 g10614__5477(.A (n_71), .B (n_192), .Z (n_345));
  NAND2X1 g10615__2398(.A (n_217), .B (soc_can_rx_inst_bit_count[6]),
       .Z (n_344));
  NAND2X1 g10616__5107(.A (n_217), .B (soc_can_rx_inst_bit_count[5]),
       .Z (n_343));
  NAND2X1 g10617__6260(.A (n_217), .B (soc_can_rx_inst_bit_count[4]),
       .Z (n_342));
  NAND3X1 g10618__4319(.A (n_271), .B (n_32), .C
       (soc_can_rx_inst_bit_count[6]), .Z (n_341));
  NAND2X1 g10619__8428(.A (n_323), .B (soc_can_tx_inst_status_reg[3]),
       .Z (n_340));
  NOR2X1 g10620__5526(.A (soc_can_index[2]), .B (n_327), .Z (n_339));
  NAND2X1 g10621__6783(.A (n_196), .B (n_22), .Z (n_338));
  NAND2X1 g10622__3680(.A (n_322), .B (n_7), .Z (n_337));
  NAND2X1 g10624__2802(.A (n_217), .B (soc_can_rx_inst_bit_count[3]),
       .Z (n_335));
  NAND2X1 g10625__1705(.A (n_321), .B (soc_uart_rx_inst_bit_count[3]),
       .Z (n_334));
  NAND2X1 g10626__5122(.A (n_11), .B (n_195), .Z (n_333));
  NAND2X1 g10627__8246(.A (n_217), .B (soc_can_rx_inst_bit_count[1]),
       .Z (n_332));
  NAND2X1 g10628__7098(.A (n_84), .B (n_194), .Z (n_331));
  NAND2X1 g10629__6131(.A (n_217), .B (soc_can_rx_inst_bit_count[2]),
       .Z (n_330));
  AND2X1 g10641__1881(.A (n_327), .B (soc_can_index[2]), .Z (n_366));
  NOR2X1 g10645__5115(.A (n_322), .B (n_241), .Z (n_365));
  NAND2X1 g10650__7482(.A (n_240), .B (n_7), .Z (n_364));
  NAND3X1 g10651__4733(.A (soc_uart_rx_inst_state[1]), .B
       (soc_uart_rx_inst_state[0]), .C (n_39), .Z (n_363));
  NOR2X1 g10652__6161(.A (n_4), .B (n_328), .Z (n_16));
  NAND2X1 g10653__9315(.A (n_328), .B (n_5), .Z (n_329));
  NAND3X1 g10654__9945(.A (n_840), .B (n_72), .C (rbyte_PAD), .Z
       (n_14));
  INVX2 g10656(.A (n_323), .Z (n_322));
  NAND2X1 g10657__2883(.A (n_12), .B (soc_can_tx_inst_shift_reg[82]),
       .Z (n_320));
  OR2X1 g10658__2346(.A (soc_uart_tx_inst_Status_reg[0]), .B (n_99), .Z
       (n_319));
  NAND2X1 g10659__1666(.A (n_12), .B (soc_can_tx_inst_shift_reg[28]),
       .Z (n_318));
  NAND3X1 g10660__7410(.A (n_30), .B (n_22), .C (n_27), .Z (n_317));
  NAND2X1 g10661__6417(.A (n_12), .B (soc_can_tx_inst_shift_reg[27]),
       .Z (n_316));
  NOR2X1 g10663__2398(.A (soc_uart_tx_inst_Status_reg[2]), .B (n_64),
       .Z (n_314));
  NOR2X1 g10664__5107(.A (soc_can_index[1]), .B (n_68), .Z (n_313));
  NAND2X1 g10665__6260(.A (n_7), .B (n_66), .Z (n_312));
  AND2X1 g10666__4319(.A (n_71), .B (n_7), .Z (n_311));
  NAND2X1 g10667__8428(.A (n_12), .B (soc_can_tx_inst_shift_reg[45]),
       .Z (n_310));
  NAND2X1 g10668__5526(.A (n_103), .B (soc_can_tx_inst_shift_reg[46]),
       .Z (n_309));
  NAND2X1 g10669__6783(.A (n_103), .B (soc_can_tx_inst_shift_reg[47]),
       .Z (n_308));
  NAND2X1 g10670__3680(.A (n_103), .B (soc_can_tx_inst_shift_reg[13]),
       .Z (n_307));
  NAND2X1 g10671__1617(.A (n_12), .B (soc_can_tx_inst_shift_reg[48]),
       .Z (n_306));
  AND2X1 g10672__2802(.A (n_47), .B (n_100), .Z (n_305));
  NAND2X1 g10673__1705(.A (n_12), .B (soc_can_tx_inst_shift_reg[49]),
       .Z (n_304));
  NAND2X1 g10674__5122(.A (n_12), .B (soc_can_tx_inst_shift_reg[50]),
       .Z (n_303));
  NOR2X1 g10675__8246(.A (soc_can_tx_inst_status_reg[2]), .B (n_66), .Z
       (n_302));
  NAND2X1 g10676__7098(.A (n_103), .B (soc_can_tx_inst_shift_reg[51]),
       .Z (n_301));
  OR2X1 g10677__6131(.A (n_102), .B (n_67), .Z (n_300));
  NAND2X1 g10678__1881(.A (n_103), .B (soc_can_tx_inst_shift_reg[52]),
       .Z (n_299));
  NAND2X1 g10679__5115(.A (n_12), .B (soc_can_tx_inst_shift_reg[53]),
       .Z (n_298));
  NAND2X1 g10680__7482(.A (n_103), .B (soc_can_tx_inst_shift_reg[54]),
       .Z (n_297));
  NAND2X1 g10681__4733(.A (n_103), .B (soc_can_tx_inst_shift_reg[55]),
       .Z (n_296));
  NAND2X1 g10682__6161(.A (n_12), .B (soc_can_tx_inst_shift_reg[56]),
       .Z (n_295));
  NAND2X1 g10683__9315(.A (n_60), .B (n_4), .Z (n_294));
  NAND2X1 g10684__9945(.A (n_103), .B (soc_can_tx_inst_shift_reg[57]),
       .Z (n_293));
  NAND2X1 g10685__2883(.A (n_13), .B (soc_can_tx_inst_shift_reg[18]),
       .Z (n_292));
  NAND2X1 g10686__2346(.A (n_103), .B (soc_can_tx_inst_shift_reg[58]),
       .Z (n_291));
  NAND2X1 g10687__1666(.A (n_103), .B (soc_can_tx_inst_shift_reg[59]),
       .Z (n_290));
  NAND2X1 g10688__7410(.A (n_103), .B (soc_can_tx_inst_shift_reg[60]),
       .Z (n_289));
  NAND2X1 g10689__6417(.A (n_103), .B (soc_can_tx_inst_shift_reg[61]),
       .Z (n_288));
  NAND2X1 g10690__5477(.A (n_12), .B (soc_can_tx_inst_shift_reg[62]),
       .Z (n_287));
  NAND2X1 g10691__2398(.A (n_12), .B (soc_can_tx_inst_shift_reg[63]),
       .Z (n_286));
  NAND2X1 g10692__5107(.A (n_12), .B (soc_can_tx_inst_shift_reg[64]),
       .Z (n_285));
  NAND2X1 g10693__6260(.A (n_103), .B (soc_can_tx_inst_shift_reg[26]),
       .Z (n_284));
  NAND2X1 g10694__4319(.A (n_103), .B (soc_can_tx_inst_shift_reg[65]),
       .Z (n_283));
  NAND2X1 g10695__8428(.A (n_103), .B (soc_can_tx_inst_shift_reg[66]),
       .Z (n_282));
  NAND2X1 g10696__5526(.A (n_103), .B (soc_can_tx_inst_shift_reg[24]),
       .Z (n_281));
  NAND2X1 g10697__6783(.A (n_12), .B (soc_can_tx_inst_shift_reg[68]),
       .Z (n_280));
  NAND2X1 g10698__3680(.A (n_103), .B (soc_can_tx_inst_shift_reg[69]),
       .Z (n_279));
  NAND2X1 g10699__1617(.A (n_103), .B (soc_can_tx_inst_shift_reg[70]),
       .Z (n_278));
  NAND2X1 g10700__2802(.A (n_103), .B (soc_can_tx_inst_shift_reg[71]),
       .Z (n_277));
  NAND2X1 g10701__1705(.A (n_103), .B (soc_can_tx_inst_shift_reg[72]),
       .Z (n_276));
  NAND2X1 g10702__5122(.A (n_103), .B (soc_can_tx_inst_shift_reg[73]),
       .Z (n_275));
  NAND2X1 g10703__8246(.A (n_103), .B (soc_can_tx_inst_shift_reg[75]),
       .Z (n_274));
  NAND2X1 g10704__7098(.A (n_103), .B (soc_can_tx_inst_shift_reg[22]),
       .Z (n_273));
  NAND2X1 g10705__6131(.A (n_103), .B (soc_can_tx_inst_shift_reg[76]),
       .Z (n_272));
  NAND3X1 g10706__1881(.A (n_845), .B (n_31), .C (n_24), .Z (n_271));
  NAND2X1 g10707__5115(.A (n_12), .B (soc_can_tx_inst_shift_reg[78]),
       .Z (n_270));
  NAND2X1 g10708__7482(.A (n_12), .B (soc_can_tx_inst_shift_reg[79]),
       .Z (n_269));
  NAND2X1 g10709__4733(.A (n_12), .B (soc_can_tx_inst_shift_reg[23]),
       .Z (n_268));
  NAND2X1 g10710__6161(.A (n_103), .B (soc_can_tx_inst_shift_reg[80]),
       .Z (n_267));
  NAND2X1 g10711__9315(.A (n_12), .B (soc_can_tx_inst_shift_reg[25]),
       .Z (n_266));
  NAND2X1 g10712__9945(.A (n_103), .B (soc_can_tx_inst_shift_reg[83]),
       .Z (n_265));
  NAND2X1 g10713__2883(.A (n_103), .B (soc_can_tx_inst_shift_reg[67]),
       .Z (n_264));
  NAND2X1 g10714__2346(.A (n_103), .B (soc_can_tx_inst_shift_reg[84]),
       .Z (n_263));
  NAND2X1 g10715__1666(.A (n_12), .B (soc_can_tx_inst_shift_reg[85]),
       .Z (n_262));
  NAND2X1 g10716__7410(.A (n_12), .B (soc_can_tx_inst_shift_reg[87]),
       .Z (n_261));
  NAND2X1 g10717__6417(.A (n_103), .B (soc_can_tx_inst_shift_reg[88]),
       .Z (n_260));
  NAND2X1 g10718__5477(.A (n_103), .B (soc_can_tx_inst_shift_reg[89]),
       .Z (n_259));
  NAND2X1 g10719__2398(.A (n_13), .B (soc_can_tx_inst_shift_reg[90]),
       .Z (n_258));
  NAND2X1 g10720__5107(.A (n_13), .B (soc_can_tx_inst_shift_reg[91]),
       .Z (n_257));
  NAND2X1 g10721__6260(.A (n_103), .B (soc_can_tx_inst_shift_reg[92]),
       .Z (n_256));
  NAND2X1 g10722__4319(.A (n_103), .B (soc_can_tx_inst_shift_reg[93]),
       .Z (n_255));
  NAND2X1 g10723__8428(.A (n_103), .B (soc_can_tx_inst_shift_reg[95]),
       .Z (n_254));
  NAND2X1 g10724__5526(.A (n_13), .B (soc_can_tx_inst_shift_reg[96]),
       .Z (n_253));
  NAND2X1 g10725__6783(.A (n_12), .B (soc_can_tx_inst_shift_reg[97]),
       .Z (n_252));
  NAND2X1 g10726__3680(.A (n_12), .B (soc_can_tx_inst_shift_reg[99]),
       .Z (n_251));
  NAND2X1 g10727__1617(.A (n_103), .B (soc_can_tx_inst_shift_reg[100]),
       .Z (n_250));
  NAND2X1 g10728__2802(.A (n_13), .B (soc_can_tx_inst_shift_reg[101]),
       .Z (n_249));
  NAND2X1 g10729__1705(.A (n_12), .B (soc_can_tx_inst_shift_reg[15]),
       .Z (n_248));
  NAND2X1 g10730__5122(.A (n_12), .B (soc_can_tx_inst_shift_reg[103]),
       .Z (n_247));
  NAND2X1 g10731__8246(.A (n_12), .B (soc_can_tx_inst_shift_reg[104]),
       .Z (n_246));
  NAND2X1 g10732__7098(.A (n_12), .B (soc_can_tx_inst_shift_reg[105]),
       .Z (n_245));
  NAND2X1 g10733__6131(.A (n_12), .B (soc_can_tx_inst_shift_reg[106]),
       .Z (n_244));
  NAND2X1 g10735__5115(.A (n_48), .B (soc_uart_data_ready), .Z (n_242));
  NAND2X1 g10736__7482(.A (n_13), .B (soc_can_tx_inst_status_reg[3]),
       .Z (n_241));
  NAND2X1 g10737__4733(.A (n_5), .B (n_73), .Z (n_240));
  NAND2X1 g10738__6161(.A (n_108), .B (n_22), .Z (n_239));
  AND2X1 g10739__9315(.A (n_85), .B (n_101), .Z (n_238));
  NAND2X1 g10741__2883(.A (n_12), .B (soc_can_tx_inst_shift_reg[77]),
       .Z (n_236));
  NOR2X1 g10742__2346(.A (soc_can_tx_inst_status_reg[6]), .B (n_71), .Z
       (n_235));
  NAND2X1 g10743__1666(.A (n_103), .B (soc_can_tx_inst_shift_reg[19]),
       .Z (n_234));
  NAND2X1 g10744__7410(.A (n_103), .B (soc_can_tx_inst_shift_reg[81]),
       .Z (n_233));
  NAND2X1 g10745__6417(.A (n_103), .B (soc_can_tx_inst_shift_reg[11]),
       .Z (n_232));
  NAND2X1 g10746__5477(.A (n_12), .B (soc_can_tx_inst_shift_reg[94]),
       .Z (n_231));
  NAND2X1 g10747__2398(.A (n_12), .B (soc_can_tx_inst_shift_reg[86]),
       .Z (n_230));
  NAND2X1 g10748__5107(.A (n_13), .B (soc_can_tx_inst_shift_reg[12]),
       .Z (n_229));
  NAND2X1 g10749__6260(.A (n_103), .B (soc_can_tx_inst_shift_reg[14]),
       .Z (n_228));
  NAND2X1 g10750__4319(.A (n_13), .B (soc_can_tx_inst_shift_reg[16]),
       .Z (n_227));
  NAND2X1 g10751__8428(.A (n_13), .B (soc_can_tx_inst_shift_reg[17]),
       .Z (n_226));
  NAND2X1 g10752__5526(.A (n_12), .B (soc_can_tx_inst_shift_reg[20]),
       .Z (n_225));
  NAND2X1 g10753__6783(.A (n_12), .B (soc_can_tx_inst_shift_reg[21]),
       .Z (n_224));
  AND2X1 g10754__3680(.A (n_43), .B (n_55), .Z (n_223));
  NAND2X1 g10755__1617(.A (n_12), .B (soc_can_tx_inst_shift_reg[102]),
       .Z (n_222));
  AND2X1 g10756__2802(.A (n_40), .B (n_52), .Z (n_221));
  AND2X1 g10757__1705(.A (n_53), .B (n_59), .Z (n_220));
  AND2X1 g10758__5122(.A (n_51), .B (n_41), .Z (n_219));
  AND2X1 g10759__8246(.A (n_58), .B (n_57), .Z (n_218));
  NAND2X1 g10760__7098(.A (n_74), .B (n_7), .Z (n_328));
  AND2X1 g10761__6131(.A (n_68), .B (soc_can_index[1]), .Z (n_327));
  NAND2X1 g10762__1881(.A (n_69), .B (soc_uart_rx_inst_bit_count[1]),
       .Z (n_326));
  AND2X1 g10763__5115(.A (n_64), .B (soc_uart_tx_inst_Status_reg[2]),
       .Z (n_324));
  AND2X1 g10764__7482(.A (n_65), .B (soc_can_tx_inst_status_reg[2]), .Z
       (n_323));
  NOR2X1 g10765__4733(.A (n_23), .B (n_107), .Z (n_321));
  MUX2X1 g10766__6161(.A (soc_can_tx_data_bus[40]), .B
       (soc_can_tx_data_bus[32]), .S (n_2), .Z (n_216));
  NAND2X1 g10767__9315(.A (n_103), .B (soc_can_tx_inst_shift_reg[30]),
       .Z (n_215));
  NAND2X1 g10768__9945(.A (n_103), .B (soc_can_tx_inst_shift_reg[31]),
       .Z (n_214));
  NAND2X1 g10769__2883(.A (n_103), .B (soc_can_tx_inst_shift_reg[32]),
       .Z (n_213));
  NAND2X1 g10770__2346(.A (n_12), .B (soc_can_tx_inst_shift_reg[33]),
       .Z (n_212));
  NAND2X1 g10771__1666(.A (n_103), .B (soc_can_tx_inst_shift_reg[34]),
       .Z (n_211));
  NAND2X1 g10772__7410(.A (n_103), .B (soc_can_tx_inst_shift_reg[35]),
       .Z (n_210));
  AND2X1 g10773__6417(.A (n_54), .B (n_61), .Z (n_209));
  NAND2X1 g10774__5477(.A (n_12), .B (soc_can_tx_inst_shift_reg[74]),
       .Z (n_208));
  NAND2X1 g10775__2398(.A (n_12), .B (soc_can_tx_inst_shift_reg[36]),
       .Z (n_207));
  NAND2X1 g10776__5107(.A (n_103), .B (soc_can_tx_inst_shift_reg[37]),
       .Z (n_206));
  NAND2X1 g10777__6260(.A (n_103), .B (soc_can_tx_inst_shift_reg[38]),
       .Z (n_205));
  NAND2X1 g10778__4319(.A (n_103), .B (soc_can_tx_inst_shift_reg[39]),
       .Z (n_204));
  NAND2X1 g10779__8428(.A (n_12), .B (soc_can_tx_inst_shift_reg[40]),
       .Z (n_203));
  NAND2X1 g10780__5526(.A (n_103), .B (soc_can_tx_inst_shift_reg[98]),
       .Z (n_202));
  NAND2X1 g10781__6783(.A (n_103), .B (soc_can_tx_inst_shift_reg[41]),
       .Z (n_201));
  XOR2X1 g10782__3680(.A (soc_can_rx_inst_bit_count[0]), .B
       (soc_can_rx_inst_bit_count[1]), .Z (n_200));
  NAND2X1 g10783__1617(.A (n_103), .B (soc_can_tx_inst_shift_reg[42]),
       .Z (n_199));
  NAND2X1 g10784__2802(.A (n_103), .B (soc_can_tx_inst_shift_reg[43]),
       .Z (n_198));
  NAND2X1 g10785__1705(.A (n_103), .B (soc_can_tx_inst_shift_reg[44]),
       .Z (n_197));
  NAND2X1 g10786__5122(.A (soc_uart_rx_inst_state[1]), .B (n_70), .Z
       (n_196));
  NAND3X1 g10787__8246(.A (n_5), .B (n_6), .C (soc_Can_ID_Bus[0]), .Z
       (n_195));
  NAND3X1 g10788__7098(.A (soc_can_rx_inst_state[2]), .B
       (soc_can_rx_inst_state[1]), .C (rbyte_PAD), .Z (n_194));
  XOR2X1 g10789__6131(.A (soc_can_rx_inst_bit_count[2]), .B (n_845), .Z
       (n_193));
  NAND3X1 g10790__1881(.A (soc_can_tx_inst_status_reg[5]), .B
       (soc_can_tx_inst_status_reg[3]), .C (n_45), .Z (n_192));
  NAND3X1 g10791__5115(.A (n_106), .B (soc_uart_rx_inst_bit_count[2]),
       .C (n_34), .Z (n_191));
  NAND3X1 g10792__7482(.A (n_30), .B (soc_uart_rx_inst_state[0]), .C
       (rbyte_PAD), .Z (n_190));
  NAND3X1 g10793__4733(.A (soc_uart_tx_inst_state[0]), .B (n_20), .C
       (tbyte_PAD), .Z (n_189));
  NOR2X1 g10794__6161(.A (n_63), .B (n_64), .Z (n_188));
  NOR2X1 g10795__9315(.A (n_68), .B (n_37), .Z (n_187));
  MUX2X1 g10796__9945(.A (soc_can_tx_data_bus[20]), .B
       (soc_can_tx_data_bus[12]), .S (n_29), .Z (n_186));
  MUX2X1 g10797__2883(.A (soc_can_tx_data_bus[6]), .B
       (soc_uart_rx_data_bus[6]), .S (n_2), .Z (n_185));
  MUX2X1 g10798__2346(.A (soc_can_tx_data_bus[21]), .B
       (soc_can_tx_data_bus[13]), .S (n_29), .Z (n_184));
  MUX2X1 g10799__1666(.A (soc_can_tx_data_bus[22]), .B
       (soc_can_tx_data_bus[14]), .S (n_2), .Z (n_183));
  MUX2X1 g10800__7410(.A (soc_can_tx_data_bus[23]), .B
       (soc_can_tx_data_bus[15]), .S (n_2), .Z (n_182));
  MUX2X1 g10801__6417(.A (soc_can_tx_data_bus[32]), .B
       (soc_can_tx_data_bus[24]), .S (n_29), .Z (n_181));
  MUX2X1 g10802__5477(.A (soc_can_tx_data_bus[24]), .B
       (soc_can_tx_data_bus[16]), .S (n_2), .Z (n_180));
  MUX2X1 g10803__2398(.A (soc_can_tx_data_bus[25]), .B
       (soc_can_tx_data_bus[17]), .S (n_2), .Z (n_179));
  MUX2X1 g10804__5107(.A (soc_can_tx_data_bus[26]), .B
       (soc_can_tx_data_bus[18]), .S (soc_uart_data_ready), .Z (n_178));
  MUX2X1 g10805__6260(.A (soc_can_tx_data_bus[2]), .B
       (soc_uart_rx_data_bus[2]), .S (n_2), .Z (n_177));
  MUX2X1 g10806__4319(.A (soc_can_tx_data_bus[27]), .B
       (soc_can_tx_data_bus[19]), .S (n_29), .Z (n_176));
  MUX2X1 g10807__8428(.A (soc_can_tx_data_bus[38]), .B
       (soc_can_tx_data_bus[30]), .S (n_2), .Z (n_175));
  MUX2X1 g10808__5526(.A (soc_can_tx_data_bus[29]), .B
       (soc_can_tx_data_bus[21]), .S (n_29), .Z (n_174));
  MUX2X1 g10809__6783(.A (soc_can_tx_data_bus[44]), .B
       (soc_can_tx_data_bus[36]), .S (n_2), .Z (n_173));
  MUX2X1 g10810__3680(.A (soc_can_tx_data_bus[30]), .B
       (soc_can_tx_data_bus[22]), .S (n_29), .Z (n_172));
  MUX2X1 g10811__1617(.A (soc_can_tx_data_bus[31]), .B
       (soc_can_tx_data_bus[23]), .S (n_29), .Z (n_171));
  MUX2X1 g10812__2802(.A (soc_can_tx_data_bus[62]), .B
       (soc_can_tx_data_bus[54]), .S (n_2), .Z (n_170));
  MUX2X1 g10813__1705(.A (soc_can_tx_data_bus[33]), .B
       (soc_can_tx_data_bus[25]), .S (n_2), .Z (n_169));
  MUX2X1 g10814__5122(.A (soc_can_tx_data_bus[34]), .B
       (soc_can_tx_data_bus[26]), .S (soc_uart_data_ready), .Z (n_168));
  MUX2X1 g10815__8246(.A (soc_can_tx_data_bus[35]), .B
       (soc_can_tx_data_bus[27]), .S (n_2), .Z (n_167));
  MUX2X1 g10816__7098(.A (soc_can_tx_data_bus[37]), .B
       (soc_can_tx_data_bus[29]), .S (n_29), .Z (n_166));
  MUX2X1 g10817__6131(.A (soc_can_tx_data_bus[61]), .B
       (soc_can_tx_data_bus[53]), .S (n_29), .Z (n_165));
  MUX2X1 g10818__1881(.A (soc_can_tx_data_bus[1]), .B
       (soc_uart_rx_data_bus[1]), .S (n_29), .Z (n_164));
  MUX2X1 g10819__5115(.A (soc_can_tx_data_bus[36]), .B
       (soc_can_tx_data_bus[28]), .S (n_29), .Z (n_163));
  NAND2X1 g10820__7482(.A (n_12), .B (soc_can_tx_inst_shift_reg[29]),
       .Z (n_162));
  MUX2X1 g10821__4733(.A (soc_can_tx_data_bus[28]), .B
       (soc_can_tx_data_bus[20]), .S (n_29), .Z (n_161));
  MUX2X1 g10822__6161(.A (soc_can_tx_data_bus[42]), .B
       (soc_can_tx_data_bus[34]), .S (n_2), .Z (n_160));
  MUX2X1 g10823__9315(.A (soc_can_tx_data_bus[43]), .B
       (soc_can_tx_data_bus[35]), .S (n_29), .Z (n_159));
  MUX2X1 g10824__9945(.A (soc_can_tx_data_bus[60]), .B
       (soc_can_tx_data_bus[52]), .S (n_29), .Z (n_158));
  MUX2X1 g10825__2883(.A (soc_can_tx_data_bus[45]), .B
       (soc_can_tx_data_bus[37]), .S (n_2), .Z (n_157));
  MUX2X1 g10826__2346(.A (soc_can_tx_data_bus[47]), .B
       (soc_can_tx_data_bus[39]), .S (n_2), .Z (n_156));
  MUX2X1 g10827__1666(.A (soc_can_tx_data_bus[49]), .B
       (soc_can_tx_data_bus[41]), .S (soc_uart_data_ready), .Z (n_155));
  MUX2X1 g10828__7410(.A (soc_can_tx_data_bus[59]), .B
       (soc_can_tx_data_bus[51]), .S (n_29), .Z (n_154));
  MUX2X1 g10829__6417(.A (soc_can_tx_data_bus[50]), .B
       (soc_can_tx_data_bus[42]), .S (n_2), .Z (n_153));
  MUX2X1 g10830__5477(.A (soc_can_tx_data_bus[51]), .B
       (soc_can_tx_data_bus[43]), .S (n_2), .Z (n_152));
  MUX2X1 g10831__2398(.A (soc_can_tx_data_bus[53]), .B
       (soc_can_tx_data_bus[45]), .S (n_29), .Z (n_151));
  MUX2X1 g10832__5107(.A (soc_can_tx_data_bus[58]), .B
       (soc_can_tx_data_bus[50]), .S (n_2), .Z (n_150));
  MUX2X1 g10833__6260(.A (soc_can_tx_data_bus[54]), .B
       (soc_can_tx_data_bus[46]), .S (n_2), .Z (n_149));
  MUX2X1 g10834__4319(.A (soc_can_tx_data_bus[3]), .B
       (soc_uart_rx_data_bus[3]), .S (n_2), .Z (n_148));
  MUX2X1 g10835__8428(.A (soc_can_tx_data_bus[63]), .B
       (soc_can_tx_data_bus[55]), .S (n_2), .Z (n_147));
  MUX2X1 g10836__5526(.A (soc_can_tx_data_bus[57]), .B
       (soc_can_tx_data_bus[49]), .S (n_29), .Z (n_146));
  MUX2X1 g10837__6783(.A (soc_can_tx_data_bus[5]), .B
       (soc_uart_rx_data_bus[5]), .S (soc_uart_data_ready), .Z (n_145));
  MUX2X1 g10838__3680(.A (soc_can_tx_data_bus[46]), .B
       (soc_can_tx_data_bus[38]), .S (soc_uart_data_ready), .Z (n_144));
  MUX2X1 g10839__1617(.A (soc_can_tx_data_bus[39]), .B
       (soc_can_tx_data_bus[31]), .S (n_2), .Z (n_143));
  MUX2X1 g10840__2802(.A (soc_can_tx_data_bus[41]), .B
       (soc_can_tx_data_bus[33]), .S (soc_uart_data_ready), .Z (n_142));
  MUX2X1 g10841__1705(.A (soc_can_tx_data_bus[48]), .B
       (soc_can_tx_data_bus[40]), .S (n_29), .Z (n_141));
  MUX2X1 g10842__5122(.A (soc_can_tx_data_bus[52]), .B
       (soc_can_tx_data_bus[44]), .S (n_2), .Z (n_140));
  MUX2X1 g10843__8246(.A (soc_can_tx_data_bus[0]), .B
       (soc_uart_rx_data_bus[0]), .S (n_29), .Z (n_139));
  MUX2X1 g10844__7098(.A (soc_can_tx_data_bus[56]), .B
       (soc_can_tx_data_bus[48]), .S (n_29), .Z (n_138));
  MUX2X1 g10845__6131(.A (soc_can_tx_data_bus[19]), .B
       (soc_can_tx_data_bus[11]), .S (n_2), .Z (n_137));
  MUX2X1 g10846__1881(.A (soc_can_tx_data_bus[7]), .B
       (soc_uart_rx_data_bus[7]), .S (n_2), .Z (n_136));
  MUX2X1 g10847__5115(.A (soc_can_tx_data_bus[18]), .B
       (soc_can_tx_data_bus[10]), .S (n_29), .Z (n_135));
  MUX2X1 g10848__7482(.A (soc_can_tx_data_bus[8]), .B
       (soc_can_tx_data_bus[0]), .S (n_2), .Z (n_134));
  MUX2X1 g10849__4733(.A (soc_can_tx_data_bus[4]), .B
       (soc_uart_rx_data_bus[4]), .S (n_2), .Z (n_133));
  MUX2X1 g10850__6161(.A (soc_can_tx_data_bus[9]), .B
       (soc_can_tx_data_bus[1]), .S (soc_uart_data_ready), .Z (n_132));
  MUX2X1 g10851__9315(.A (soc_can_tx_data_bus[55]), .B
       (soc_can_tx_data_bus[47]), .S (n_2), .Z (n_131));
  MUX2X1 g10852__9945(.A (soc_can_tx_data_bus[10]), .B
       (soc_can_tx_data_bus[2]), .S (n_2), .Z (n_130));
  MUX2X1 g10853__2883(.A (soc_can_tx_data_bus[11]), .B
       (soc_can_tx_data_bus[3]), .S (n_2), .Z (n_129));
  MUX2X1 g10854__2346(.A (soc_can_tx_data_bus[12]), .B
       (soc_can_tx_data_bus[4]), .S (n_2), .Z (n_128));
  MUX2X1 g10855__1666(.A (soc_can_tx_data_bus[13]), .B
       (soc_can_tx_data_bus[5]), .S (n_29), .Z (n_127));
  MUX2X1 g10856__7410(.A (soc_can_tx_data_bus[14]), .B
       (soc_can_tx_data_bus[6]), .S (n_29), .Z (n_126));
  MUX2X1 g10857__6417(.A (soc_can_tx_data_bus[15]), .B
       (soc_can_tx_data_bus[7]), .S (soc_uart_data_ready), .Z (n_125));
  MUX2X1 g10858__5477(.A (soc_can_tx_data_bus[16]), .B
       (soc_can_tx_data_bus[8]), .S (n_29), .Z (n_124));
  MUX2X1 g10859__2398(.A (soc_can_tx_data_bus[17]), .B
       (soc_can_tx_data_bus[9]), .S (n_2), .Z (n_123));
  MUX2X1 g10860__5107(.A (soc_can_tx_inst_shift_reg[1]), .B
       (soc_can_tx_inst_shift_reg[2]), .S (n_4), .Z (n_122));
  MUX2X1 g10861__6260(.A (soc_can_tx_inst_shift_reg[3]), .B
       (soc_can_tx_inst_shift_reg[4]), .S (n_4), .Z (n_121));
  MUX2X1 g10862__4319(.A (soc_can_tx_inst_shift_reg[4]), .B
       (soc_can_tx_inst_shift_reg[5]), .S (n_4), .Z (n_120));
  MUX2X1 g10863__8428(.A (soc_uart_tx_data_Bus[7]), .B
       (soc_Can_rx_data_Bus[7]), .S (soc_can_data_ready), .Z (n_119));
  MUX2X1 g10864__5526(.A (soc_uart_tx_data_Bus[5]), .B
       (soc_Can_rx_data_Bus[5]), .S (soc_can_data_ready), .Z (n_118));
  MUX2X1 g10865__6783(.A (soc_uart_tx_data_Bus[1]), .B
       (soc_Can_rx_data_Bus[1]), .S (soc_can_data_ready), .Z (n_117));
  MUX2X1 g10866__3680(.A (soc_uart_tx_data_Bus[3]), .B
       (soc_Can_rx_data_Bus[3]), .S (soc_can_data_ready), .Z (n_116));
  MUX2X1 g10867__1617(.A (soc_uart_tx_data_Bus[2]), .B
       (soc_Can_rx_data_Bus[2]), .S (soc_can_data_ready), .Z (n_115));
  MUX2X1 g10868__2802(.A (soc_uart_tx_data_Bus[6]), .B
       (soc_Can_rx_data_Bus[6]), .S (soc_can_data_ready), .Z (n_114));
  MUX2X1 g10869__1705(.A (soc_uart_tx_data_Bus[0]), .B
       (soc_Can_rx_data_Bus[0]), .S (soc_can_data_ready), .Z (n_113));
  MUX2X1 g10870__5122(.A (soc_uart_tx_data_Bus[4]), .B
       (soc_Can_rx_data_Bus[4]), .S (soc_can_data_ready), .Z (n_112));
  XOR2X1 g10871__8246(.A (soc_can_rx_inst_bit_count[4]), .B
       (soc_can_rx_inst_n_1158), .Z (n_111));
  XOR2X1 g10872__7098(.A (soc_can_rx_inst_bit_count[5]), .B
       (soc_can_rx_inst_n_1161), .Z (n_110));
  NOR2X1 g10873__6131(.A (n_44), .B (soc_can_rx_inst_n_1158), .Z
       (n_109));
  NAND2X1 g10874__1881(.A (n_97), .B (n_72), .Z (n_217));
  INVX2 g10875(.A (n_107), .Z (n_106));
  INVX2 g10876(.A (n_105), .Z (n_104));
  INVX8 g10881(.A (n_11), .Z (n_12));
  INVX16 g10882(.A (n_11), .Z (n_103));
  INVX2 g10883(.A (n_13), .Z (n_11));
  AND2X1 g10884__5115(.A (n_20), .B (soc_uart_tx_inst_shift_reg[9]), .Z
       (n_102));
  NAND2X1 g10886__7482(.A (soc_uart_tx_inst_state[0]), .B
       (soc_uart_tx_inst_shift_reg[7]), .Z (n_101));
  NAND2X1 g10887__4733(.A (soc_uart_tx_inst_state[0]), .B
       (soc_uart_tx_inst_shift_reg[8]), .Z (n_100));
  OR2X1 g10888__6161(.A (soc_uart_tx_inst_Status_reg[1]), .B
       (soc_uart_tx_inst_Status_reg[2]), .Z (n_99));
  OR2X1 g10889__9315(.A (n_30), .B (soc_uart_rx_inst_bit_count[2]), .Z
       (n_98));
  NAND2X1 g10890__9945(.A (n_840), .B (n_23), .Z (n_97));
  NAND2X1 g10891__2883(.A (n_21), .B (soc_uart_tx_data_Bus[6]), .Z
       (n_96));
  NAND2X1 g10892__2346(.A (n_21), .B (soc_uart_tx_data_Bus[7]), .Z
       (n_95));
  NAND2X1 g10893__1666(.A (n_21), .B (soc_uart_tx_data_Bus[5]), .Z
       (n_94));
  NAND2X1 g10894__7410(.A (n_21), .B (soc_uart_tx_data_Bus[4]), .Z
       (n_93));
  NAND2X1 g10895__6417(.A (n_21), .B (soc_uart_tx_data_Bus[3]), .Z
       (n_92));
  NAND2X1 g10896__5477(.A (n_21), .B (soc_uart_tx_data_Bus[1]), .Z
       (n_91));
  NAND2X1 g10897__2398(.A (n_21), .B (soc_Load_XMT_datareg), .Z (n_90));
  NAND2X1 g10898__5107(.A (n_21), .B (soc_uart_tx_data_Bus[2]), .Z
       (n_89));
  NAND2X1 g10899__6260(.A (n_21), .B (soc_uart_tx_data_Bus[0]), .Z
       (n_88));
  OR2X1 g10900__4319(.A (n_8), .B (n_828), .Z (n_87));
  OR2X1 g10901__8428(.A (n_7), .B (n_829), .Z (n_86));
  NAND2X1 g10903__5526(.A (soc_uart_tx_inst_state[1]), .B
       (soc_uart_tx_inst_shift_reg[8]), .Z (n_85));
  NAND2X1 g10904__6783(.A (n_840), .B (soc_can_data_ready), .Z (n_84));
  NAND2X1 g10905__3680(.A (soc_uart_rx_inst_state[0]), .B (n_23), .Z
       (n_83));
  NAND2X1 g10906__1617(.A (n_5), .B (soc_can_tx_inst_shift_reg[106]),
       .Z (n_82));
  NAND2X1 g10907__2802(.A (n_5), .B (soc_can_tx_inst_shift_reg[103]),
       .Z (n_81));
  NAND2X1 g10908__1705(.A (n_5), .B (soc_can_tx_inst_shift_reg[104]),
       .Z (n_80));
  NAND2X1 g10909__5122(.A (n_5), .B (soc_can_tx_inst_shift_reg[105]),
       .Z (n_79));
  NAND2X1 g10910__8246(.A (n_5), .B (soc_can_tx_inst_shift_reg[99]), .Z
       (n_78));
  NAND2X1 g10911__7098(.A (n_5), .B (soc_can_tx_inst_shift_reg[102]),
       .Z (n_77));
  NAND2X1 g10912__6131(.A (n_5), .B (soc_can_tx_inst_shift_reg[10]), .Z
       (n_76));
  NOR2X1 g10914__1881(.A (n_24), .B (n_845), .Z (n_75));
  NAND2X1 g10915__5115(.A (soc_uart_rx_inst_state[1]), .B (n_23), .Z
       (n_108));
  NAND2X1 g10917__7482(.A (soc_uart_rx_inst_state[1]), .B (n_22), .Z
       (n_107));
  NOR2X1 g10918__4733(.A (soc_uart_tx_inst_state[0]), .B (n_20), .Z
       (n_105));
  NOR2X1 g10919__6161(.A (soc_can_tx_inst_state[0]), .B (n_5), .Z
       (n_13));
  INVX2 g10920(.A (n_73), .Z (n_74));
  INVX2 g10921(.A (n_69), .Z (n_70));
  INVX2 g10922(.A (n_65), .Z (n_66));
  NOR2X1 g10923__9315(.A (soc_uart_tx_inst_Status_reg[1]), .B
       (soc_uart_tx_inst_Status_reg[0]), .Z (n_63));
  AND2X1 g10924__9945(.A (soc_uart_data_ready), .B
       (soc_Load_frame_datareg), .Z (n_62));
  NAND2X1 g10925__2883(.A (soc_uart_tx_inst_state[0]), .B
       (soc_uart_tx_inst_shift_reg[2]), .Z (n_61));
  OR2X1 g10926__2346(.A (soc_can_tx_inst_status_reg[0]), .B (n_6), .Z
       (n_60));
  NAND2X1 g10927__1666(.A (soc_uart_tx_inst_state[0]), .B
       (soc_uart_tx_inst_shift_reg[4]), .Z (n_59));
  NAND2X1 g10928__7410(.A (soc_uart_tx_inst_state[1]), .B
       (soc_uart_tx_inst_shift_reg[7]), .Z (n_58));
  NAND2X1 g10929__6417(.A (soc_uart_tx_inst_state[0]), .B
       (soc_uart_tx_inst_shift_reg[6]), .Z (n_57));
  NAND2X1 g10930__5477(.A (soc_can_tx_inst_shift_reg[6]), .B (n_4), .Z
       (n_56));
  NAND2X1 g10931__2398(.A (soc_uart_tx_inst_state[0]), .B
       (soc_uart_tx_inst_shift_reg[1]), .Z (n_55));
  NAND2X1 g10932__5107(.A (soc_uart_tx_inst_state[1]), .B
       (soc_uart_tx_inst_shift_reg[3]), .Z (n_54));
  NAND2X1 g10933__6260(.A (soc_uart_tx_inst_state[1]), .B
       (soc_uart_tx_inst_shift_reg[5]), .Z (n_53));
  NAND2X1 g10934__4319(.A (soc_uart_tx_inst_state[0]), .B
       (soc_uart_tx_inst_shift_reg[3]), .Z (n_52));
  NAND2X1 g10935__8428(.A (soc_uart_tx_inst_state[1]), .B
       (soc_uart_tx_inst_shift_reg[6]), .Z (n_51));
  NAND2X1 g10936__5526(.A (soc_can_tx_inst_shift_reg[3]), .B (n_4), .Z
       (n_50));
  NAND2X1 g10937__6783(.A (soc_can_tx_inst_shift_reg[7]), .B (n_4), .Z
       (n_49));
  NAND2X1 g10938__3680(.A (n_30), .B (n_22), .Z (n_48));
  NAND2X1 g10939__1617(.A (soc_uart_tx_inst_state[1]), .B
       (soc_uart_tx_inst_shift_reg[9]), .Z (n_47));
  NAND2X1 g10940__2802(.A (soc_can_tx_inst_shift_reg[9]), .B (n_4), .Z
       (n_46));
  OR2X1 g10941__1705(.A (soc_can_tx_inst_status_reg[1]), .B
       (soc_can_tx_inst_status_reg[2]), .Z (n_45));
  NAND2X1 g10942__5122(.A (soc_can_rx_inst_bit_count[4]), .B
       (soc_can_rx_inst_bit_count[5]), .Z (n_44));
  NAND2X1 g10943__8246(.A (soc_uart_tx_inst_state[1]), .B
       (soc_uart_tx_inst_shift_reg[2]), .Z (n_43));
  NOR2X1 g10944__7098(.A (soc_can_tx_inst_status_reg[4]), .B (n_6), .Z
       (n_42));
  NAND2X1 g10945__6131(.A (soc_uart_tx_inst_state[0]), .B
       (soc_uart_tx_inst_shift_reg[5]), .Z (n_41));
  NAND2X1 g10946__1881(.A (soc_uart_tx_inst_state[1]), .B
       (soc_uart_tx_inst_shift_reg[4]), .Z (n_40));
  NOR2X1 g10947__5115(.A (n_27), .B (n_23), .Z (n_39));
  NAND2X1 g10948__7482(.A (soc_can_tx_inst_shift_reg[1]), .B (n_4), .Z
       (n_38));
  NOR2X1 g10949__4733(.A (soc_can_index[0]), .B (soc_uart_data_ready),
       .Z (n_37));
  NAND2X1 g10950__6161(.A (soc_can_tx_inst_shift_reg[8]), .B (n_4), .Z
       (n_36));
  NAND2X1 g10951__9315(.A (soc_can_tx_inst_shift_reg[10]), .B (n_4), .Z
       (n_35));
  NAND2X1 g10952__9945(.A (soc_Load_frame_datareg), .B
       (soc_Can_ID_Bus[0]), .Z (n_73));
  NAND2X1 g10953__2883(.A (soc_can_rx_inst_state[1]), .B
       (soc_can_rx_inst_state[2]), .Z (n_72));
  NAND2X1 g10954__2346(.A (soc_can_tx_inst_status_reg[5]), .B
       (soc_can_tx_inst_status_reg[4]), .Z (n_71));
  AND2X1 g10955__1666(.A (soc_uart_rx_inst_bit_count[0]), .B
       (rbyte_PAD), .Z (n_69));
  AND2X1 g10956__7410(.A (soc_can_index[0]), .B (soc_uart_data_ready),
       .Z (n_68));
  NAND2X1 g10957__6417(.A (n_830), .B (soc_uart_tx_inst_n_126), .Z
       (n_67));
  AND2X1 g10958__5477(.A (soc_can_tx_inst_status_reg[0]), .B
       (soc_can_tx_inst_status_reg[1]), .Z (n_65));
  AND2X1 g10959__2398(.A (soc_uart_tx_inst_Status_reg[0]), .B
       (soc_uart_tx_inst_Status_reg[1]), .Z (n_64));
  INVX2 g10960(.A (soc_uart_rx_inst_bit_count[3]), .Z (n_34));
  INVX2 g10976(.A (soc_can_rx_inst_bit_count[3]), .Z (n_31));
  INVX2 g10978(.A (soc_uart_rx_inst_state[1]), .Z (n_30));
  INVX2 g10983(.A (soc_uart_tx_inst_state[0]), .Z (n_8));
  INVX2 g10989(.A (n_7), .Z (n_6));
  INVX2 g10990(.A (soc_can_tx_inst_state[0]), .Z (n_7));
  INVX4 g11005(.A (n_5), .Z (n_4));
  INVX8 g11006(.A (soc_can_tx_inst_state[1]), .Z (n_5));
  INVX2 g11015(.A (n_3), .Z (n_29));
  INVX4 g11018(.A (n_3), .Z (n_2));
  INVX2 g11019(.A (soc_uart_data_ready), .Z (n_3));
  INVX2 g11032(.A (ser_rx_PAD), .Z (n_27));
  INVX2 g11042(.A (soc_can_rx_inst_bit_count[2]), .Z (n_24));
  INVX2 g11046(.A (rbyte_PAD), .Z (n_23));
  INVX2 g11047(.A (soc_uart_rx_inst_state[0]), .Z (n_22));
  INVX2 g11050(.A (soc_uart_tx_inst_state[1]), .Z (n_20));
  INVX8 drc_bufs11067(.A (n_329), .Z (n_0));
  INVX1 g11069(.A (soc_can_rx_inst_state[2]), .Z
       (soc_can_rx_inst_n_1142));
  NAND2X1 g2(.A (soc_can_rx_inst_n_1142), .B (n_32), .Z (n_840));
  INVX1 g4(.A (n_843), .Z (n_844));
  MUX2X1 g11072(.A (n_842), .B (n_577), .S
       (soc_uart_rx_inst_bit_count[2]), .Z (n_843));
  OR2X1 g3(.A (n_107), .B (n_326), .Z (n_842));
  NAND2X1 g11073(.A (soc_can_rx_inst_bit_count[0]), .B
       (soc_can_rx_inst_bit_count[1]), .Z (n_845));
  MUX2X1 g11075(.A (n_847), .B (n_744), .S
       (soc_can_tx_inst_status_reg[5]), .Z (n_848));
  AND2X1 g11076(.A (n_365), .B (soc_can_tx_inst_status_reg[4]), .Z
       (n_847));
  MUX2X1 g11077(.A (n_849), .B (n_387), .S
       (soc_can_tx_inst_status_reg[3]), .Z (n_850));
  AND2X1 g11078(.A (n_12), .B (n_323), .Z (n_849));
  MUX2X1 g11079(.A (n_851), .B (n_338), .S
       (soc_uart_rx_inst_bit_count[1]), .Z (n_852));
  NOR2X1 g11080(.A (n_70), .B (n_107), .Z (n_851));
  MUX2X1 g11081(.A (n_853), .B (n_294), .S
       (soc_can_tx_inst_status_reg[1]), .Z (n_854));
  AND2X1 g11082(.A (soc_can_tx_inst_status_reg[0]), .B (n_103), .Z
       (n_853));
endmodule

