$date
	Sat Apr  5 10:51:15 2025
$end
$version
	Icarus Verilog
$end
$timescale
	1s
$end
$scope module I_O_INPUT_CONTROLLER_TEST $end
$var wire 8 ! io_input_value [7:0] $end
$var wire 1 " io_input_trigger $end
$var reg 1 # TXD $end
$var reg 1 $ clk $end
$var integer 32 % error [31:0] $end
$var integer 32 & out_count [31:0] $end
$var integer 32 ' out_value [31:0] $end
$scope module dut $end
$var wire 1 # TXD $end
$var wire 1 $ clk $end
$var wire 1 " io_input_trigger $end
$var wire 8 ( io_input_value [7:0] $end
$var wire 1 ) internal_timmer_trigger $end
$var wire 1 * internal_current_invert_siggnal $end
$var parameter 32 + BAUD_RATE $end
$var parameter 32 , BIT_PERIOD $end
$var parameter 32 - CLOCK_FREQ $end
$var parameter 32 . SIZE $end
$var parameter 32 / TIME_SHIFT $end
$var reg 8 0 internal_current_value [7:0] $end
$var reg 3 1 internal_input_counter [2:0] $end
$var reg 1 2 internal_io_input_trigger $end
$var reg 2 3 internal_state [1:0] $end
$var reg 1 4 internal_timer_reset $end
$var reg 4 5 internal_timer_reset_value [3:0] $end
$scope module signal_acc $end
$var wire 1 * active_trigger $end
$var wire 1 $ clk $end
$var wire 1 # signal $end
$var parameter 32 6 SIGNAL_SIZE $end
$var reg 3 7 counter [2:0] $end
$upscope $end
$scope module timer $end
$var wire 1 $ clk $end
$var wire 1 4 reset_trigger $end
$var wire 4 8 reset_value [3:0] $end
$var parameter 32 9 CLK_COUNT $end
$var parameter 32 : SIZE $end
$var reg 1 ) active_trigger $end
$var reg 4 ; counter [3:0] $end
$upscope $end
$upscope $end
$upscope $end
$enddefinitions $end
$comment Show the parameter values. $end
$dumpall
b100 :
b110 9
b1 6
b10 /
b100 .
b101111101011110000100000000 -
b110 ,
b11100001000000000 +
$end
#0
$dumpvars
b110 ;
bx 8
b0 7
bx 5
x4
b11 3
02
b0 1
b0 0
0*
x)
b0 (
b0 '
b0 &
b0 %
0$
1#
0"
b0 !
$end
#5
b101 ;
04
1$
#10
0$
#15
b100 ;
1$
#20
0$
#25
b11 ;
1$
#30
0$
#35
b10 ;
1$
#40
0$
#45
b1 ;
1$
#50
0$
#55
b0 ;
1$
#60
0$
#65
1)
1$
#70
0$
#75
b0 3
1$
#80
0$
#85
1$
#90
0$
#95
1$
#100
0$
#105
1$
#110
0$
#115
1$
#120
0$
#125
1$
#130
0$
#135
1$
#140
0$
0#
#145
b1 7
1$
#150
0$
#155
1*
b10 7
1$
#160
0$
#165
b11 7
b1 3
b101 5
b101 8
14
1$
#170
0$
#175
b10 3
04
0)
b101 ;
b100 7
1$
#180
0$
#185
b100 ;
1$
#190
0$
#195
b11 ;
1$
#200
0$
1#
#205
b11 7
b10 ;
1$
#210
0$
#215
b1 ;
b10 7
1$
#220
0$
#225
0*
b1 7
b0 ;
1$
#230
0$
#235
1)
b0 7
1$
#240
0$
#245
b1 3
b11 5
b11 8
14
b1 1
b1 !
b1 (
b1 0
1$
#250
0$
#255
b10 3
04
0)
b11 ;
1$
#260
0$
0#
#265
b1 7
b10 ;
1$
#270
0$
#275
1*
b1 ;
b10 7
1$
#280
0$
#285
b11 7
b0 ;
1$
#290
0$
#295
1)
b100 7
1$
#300
0$
#305
b1 3
14
b10 1
b10 !
b10 (
b10 0
1$
#310
0$
#315
b10 3
04
0)
b11 ;
1$
#320
0$
1#
#325
b11 7
b10 ;
1$
#330
0$
#335
b1 ;
b10 7
1$
#340
0$
#345
0*
b1 7
b0 ;
1$
#350
0$
#355
1)
b0 7
1$
#360
0$
#365
b1 3
14
b11 1
b101 !
b101 (
b101 0
1$
#370
0$
#375
b10 3
04
0)
b11 ;
1$
#380
0$
0#
#385
b1 7
b10 ;
1$
#390
0$
#395
1*
b1 ;
b10 7
1$
#400
0$
#405
b11 7
b0 ;
1$
#410
0$
#415
1)
b100 7
1$
#420
0$
#425
b1 3
14
b100 1
b1010 !
b1010 (
b1010 0
1$
#430
0$
#435
b10 3
04
0)
b11 ;
1$
#440
0$
1#
#445
b11 7
b10 ;
1$
#450
0$
#455
b1 ;
b10 7
1$
#460
0$
#465
0*
b1 7
b0 ;
1$
#470
0$
#475
1)
b0 7
1$
#480
0$
#485
b1 3
14
b101 1
b10101 !
b10101 (
b10101 0
1$
#490
0$
#495
b10 3
04
0)
b11 ;
1$
#500
0$
0#
#505
b1 7
b10 ;
1$
#510
0$
#515
1*
b1 ;
b10 7
1$
#520
0$
#525
b11 7
b0 ;
1$
#530
0$
#535
1)
b100 7
1$
#540
0$
#545
b1 3
14
b110 1
b101010 !
b101010 (
b101010 0
1$
#550
0$
#555
b10 3
04
0)
b11 ;
1$
#560
0$
1#
#565
b11 7
b10 ;
1$
#570
0$
#575
b1 ;
b10 7
1$
#580
0$
#585
0*
b1 7
b0 ;
1$
#590
0$
#595
1)
b0 7
1$
#600
0$
#605
b1 3
14
b111 1
b1010101 !
b1010101 (
b1010101 0
1$
#610
0$
#615
b10 3
04
0)
b11 ;
1$
#620
0$
0#
#625
b1 7
b10 ;
1$
#630
0$
#635
1*
b1 ;
b10 7
1$
#640
0$
#645
b11 7
b0 ;
1$
#650
0$
#655
1)
b100 7
1$
#660
0$
#665
b10101010 '
b1 &
1"
12
b11 3
14
b0 1
b10101010 !
b10101010 (
b10101010 0
1$
#670
0$
#675
0"
02
04
0)
b11 ;
1$
#680
0$
1#
#685
b11 7
b10 ;
1$
#690
0$
#695
b1 ;
b10 7
1$
#700
0$
#705
0*
b1 7
b0 ;
1$
#710
0$
#715
1)
b0 7
1$
#720
0$
#725
b0 3
1$
#730
0$
#735
1$
#740
0$
#745
1$
#750
0$
