Flow report for cinnabon_fpga
Sat Feb 22 15:21:33 2020
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------------------+
; Flow Summary                                                                         ;
+------------------------------------+-------------------------------------------------+
; Flow Status                        ; Successful - Sat Feb 22 15:21:25 2020           ;
; Quartus Prime Version              ; 16.1.0 Build 196 10/24/2016 SJ Standard Edition ;
; Revision Name                      ; cinnabon_fpga                                   ;
; Top-level Entity Name              ; cinnabon_fpga                                   ;
; Family                             ; Cyclone IV GX                                   ;
; Device                             ; EP4CGX150DF31C7                                 ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 7,416 / 149,760 ( 5 % )                         ;
;     Total combinational functions  ; 5,966 / 149,760 ( 4 % )                         ;
;     Dedicated logic registers      ; 4,836 / 149,760 ( 3 % )                         ;
; Total registers                    ; 4836                                            ;
; Total pins                         ; 366 / 508 ( 72 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 1,125,880 / 6,635,520 ( 17 % )                  ;
; Embedded Multiplier 9-bit elements ; 8 / 720 ( 1 % )                                 ;
; Total GXB Receiver Channel PCS     ; 1 / 8 ( 13 % )                                  ;
; Total GXB Receiver Channel PMA     ; 1 / 8 ( 13 % )                                  ;
; Total GXB Transmitter Channel PCS  ; 1 / 8 ( 13 % )                                  ;
; Total GXB Transmitter Channel PMA  ; 1 / 8 ( 13 % )                                  ;
; Total PLLs                         ; 2 / 8 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 02/22/2020 15:19:21 ;
; Main task         ; Compilation         ;
; Revision Name     ; cinnabon_fpga       ;
+-------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                                               ;
+-------------------------------------+------------------------------------------------------------------------------------------------------------------------+---------------+--------------------+------------+
; Assignment Name                     ; Value                                                                                                                  ; Default Value ; Entity Name        ; Section Id ;
+-------------------------------------+------------------------------------------------------------------------------------------------------------------------+---------------+--------------------+------------+
; COMPILER_SIGNATURE_ID               ; 132098954566624.158240276109464                                                                                        ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/pll.bsf                                                                                                         ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/pll.ppf                                                                                                         ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/../lpm_nco.cmp                                                                                ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/../../lpm_nco.qsys                                                                            ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/../../lpm_nco.qsys                                                                 ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/lpm_nco.v                                                                          ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/mentor/asj_nco_madx_cen.v                                               ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/aldec/asj_nco_madx_cen.v                                                ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/mentor/asj_nco_mady_cen.v                                               ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/aldec/asj_nco_mady_cen.v                                                ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/mentor/asj_nco_isdr.v                                                   ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/aldec/asj_nco_isdr.v                                                    ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/mentor/asj_nco_apr_dxx.v                                                ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/aldec/asj_nco_apr_dxx.v                                                 ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/mentor/asj_nco_mob_w.v                                                  ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/aldec/asj_nco_mob_w.v                                                   ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/mentor/asj_dxx_g.v                                                      ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/aldec/asj_dxx_g.v                                                       ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/mentor/asj_dxx.v                                                        ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/aldec/asj_dxx.v                                                         ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/mentor/asj_nco_as_m_dp_cen.v                                            ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/aldec/asj_nco_as_m_dp_cen.v                                             ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/mentor/asj_nco_as_m_cen.v                                               ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/aldec/asj_nco_as_m_cen.v                                                ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/mentor/asj_altqmcpipe.v                                                 ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/aldec/asj_altqmcpipe.v                                                  ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/mentor/asj_gam_dp.v                                                     ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/aldec/asj_gam_dp.v                                                      ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/mentor/asj_nco_derot.v                                                  ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/aldec/asj_nco_derot.v                                                   ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/lpm_nco_nco_ii_0_sin_c.hex                                              ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/lpm_nco_nco_ii_0_cos_c.hex                                              ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/lpm_nco_nco_ii_0_sin_f.hex                                              ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/lpm_nco_nco_ii_0_cos_f.hex                                              ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/lpm_nco_nco_ii_0.v                                                      ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/lpm_nco_nco_ii_0_tb.vhd                                                 ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/c_model/model_wrapper.cpp                                               ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/c_model/nco_model.cpp                                                   ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_nco/synthesis/simulation/submodules/c_model/nco_model.h                                                     ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_add/lpm_add.bsf                                                                                             ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_add/lpm_add_inst.v                                                                                          ; --            ; --                 ; --         ;
; MISC_FILE                           ; megaip/lpm_add/lpm_add_bb.v                                                                                            ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/synthesis/../cinnabon_fpga_qsys.cmp                                                                 ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/synthesis/../../cinnabon_fpga_qsys.qsys                                                             ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/../../cinnabon_fpga_qsys.qsys                                                            ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/cinnabon_fpga_qsys.v                                                                     ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/altera_reset_controller.v                                                     ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/altera_reset_synchronizer.v                                                   ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/altera_reset_controller.sdc                                                   ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_irq_mapper.sv                                              ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_1.v                                        ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_avalon_st_adapter_001.v                  ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_avalon_st_adapter_001_error_adapter_0.sv ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/altera_merlin_width_adapter.sv                                                ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/altera_merlin_address_alignment.sv                                            ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/altera_merlin_burst_uncompressor.sv                                           ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_1_rsp_mux.sv                               ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/altera_merlin_arbitrator.sv                                                   ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_1_rsp_demux.sv                             ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_1_cmd_mux.sv                               ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_1_cmd_demux.sv                             ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/altera_merlin_burst_adapter.sv                                                ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/altera_merlin_burst_adapter_uncmpr.sv                                         ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/altera_merlin_burst_adapter_13_1.sv                                           ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/altera_merlin_burst_adapter_new.sv                                            ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/altera_incr_burst_converter.sv                                                ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/altera_wrap_burst_converter.sv                                                ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/altera_default_burst_converter.sv                                             ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/altera_avalon_st_pipeline_stage.sv                                            ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/altera_avalon_st_pipeline_base.v                                              ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/altera_merlin_traffic_limiter.sv                                              ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/altera_merlin_reorder_memory.sv                                               ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/altera_avalon_sc_fifo.v                                                       ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_1_router_001.sv                            ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_1_router.sv                                ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/altera_merlin_slave_agent.sv                                                  ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/altera_merlin_master_agent.sv                                                 ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/altera_merlin_slave_translator.sv                                             ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/altera_merlin_master_translator.sv                                            ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0.v                                        ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_avalon_st_adapter.v                      ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_avalon_st_adapter_error_adapter_0.sv     ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_rsp_mux_003.sv                           ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_rsp_mux.sv                               ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_rsp_demux_002.sv                         ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_rsp_demux.sv                             ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_cmd_mux_002.sv                           ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_cmd_mux_001.sv                           ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_cmd_mux.sv                               ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_cmd_demux_003.sv                         ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_cmd_demux_002.sv                         ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_cmd_demux.sv                             ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_router_007.sv                            ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_router_006.sv                            ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_router_005.sv                            ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_router_003.sv                            ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_router_001.sv                            ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_mm_interconnect_0_router.sv                                ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_sgdma.v                                                    ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_pio_0.v                                                    ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_pcie_ip.v                                                  ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/altpcie_pipe_interface.v                                                      ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/altpcie_pcie_reconfig_bridge.v                                                ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/altera_pcie_hard_ip_reset_controller.v                                        ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/altpcie_rs_serdes.v                                                           ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/altpcie_pll_100_250.v                                                         ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/altpcie_pll_125_250.v                                                         ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_pcie_ip_altgx_internal.vo                                  ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_a2p_addrtrans.v                           ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_a2p_addrtrans.v                            ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_a2p_fixtrans.v                            ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_a2p_fixtrans.v                             ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_a2p_vartrans.v                            ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_a2p_vartrans.v                             ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_control_register.v                        ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_control_register.v                         ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_cfg_status.v                              ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_cfg_status.v                               ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_cr_avalon.v                               ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_cr_avalon.v                                ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_cr_interrupt.v                            ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_cr_interrupt.v                             ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_cr_mailbox.v                              ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_cr_mailbox.v                               ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_p2a_addrtrans.v                           ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_p2a_addrtrans.v                            ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_reg_fifo.v                                ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_reg_fifo.v                                 ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_rx.v                                      ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_rx.v                                       ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_rx_cntrl.v                                ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_rx_cntrl.v                                 ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_rx_resp.v                                 ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_rx_resp.v                                  ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_tx.v                                      ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_tx.v                                       ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_tx_cntrl.v                                ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_tx_cntrl.v                                 ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_txavl_cntrl.v                             ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_txavl_cntrl.v                              ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_stif_txresp_cntrl.v                            ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_stif_txresp_cntrl.v                             ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_stif/altpciexpav_clksync.v                                      ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_stif/altpciexpav_clksync.v                                       ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/mentor/avalon_lite/altpciexpav_lite_app.v                                     ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/aldec/avalon_lite/altpciexpav_lite_app.v                                      ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/altpciexpav_stif_app.v                                                        ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/altpcie_hip_pipen1b_qsys.v                                                    ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_onchip_memory.hex                                          ; --            ; --                 ; --         ;
; MISC_FILE                           ; cinnabon_fpga_qsys/simulation/submodules/cinnabon_fpga_qsys_onchip_memory.v                                            ; --            ; --                 ; --         ;
; PARTITION_COLOR                     ; -- (Not supported for targeted family)                                                                                 ; --            ; --                 ; Top        ;
; PARTITION_FITTER_PRESERVATION_LEVEL ; -- (Not supported for targeted family)                                                                                 ; --            ; --                 ; Top        ;
; PARTITION_NETLIST_TYPE              ; -- (Not supported for targeted family)                                                                                 ; --            ; --                 ; Top        ;
; SLD_FILE                            ; megaip/lpm_nco/synthesis/lpm_nco.debuginfo                                                                             ; --            ; --                 ; --         ;
; SLD_FILE                            ; cinnabon_fpga_qsys/synthesis/cinnabon_fpga_qsys.regmap                                                                 ; --            ; --                 ; --         ;
; SLD_FILE                            ; cinnabon_fpga_qsys/synthesis/cinnabon_fpga_qsys.debuginfo                                                              ; --            ; --                 ; --         ;
; SLD_INFO                            ; QSYS_NAME cinnabon_fpga_qsys HAS_SOPCINFO 1 GENERATION_ID 1582399091                                                   ; --            ; cinnabon_fpga_qsys ; --         ;
; SLD_INFO                            ; QSYS_NAME lpm_nco HAS_SOPCINFO 1 GENERATION_ID 1581726927                                                              ; --            ; lpm_nco            ; --         ;
; SOPCINFO_FILE                       ; megaip/lpm_nco/synthesis/../../lpm_nco.sopcinfo                                                                        ; --            ; --                 ; --         ;
; SOPCINFO_FILE                       ; cinnabon_fpga_qsys/synthesis/../../cinnabon_fpga_qsys.sopcinfo                                                         ; --            ; --                 ; --         ;
; SPD_FILE                            ; megaip/lpm_nco/synthesis/simulation/../lpm_nco.spd                                                                     ; --            ; --                 ; --         ;
; SPD_FILE                            ; cinnabon_fpga_qsys/simulation/../cinnabon_fpga_qsys.spd                                                                ; --            ; --                 ; --         ;
; SYNTHESIS_ONLY_QIP                  ; On                                                                                                                     ; --            ; --                 ; --         ;
; SYNTHESIS_ONLY_QIP                  ; On                                                                                                                     ; --            ; --                 ; --         ;
+-------------------------------------+------------------------------------------------------------------------------------------------------------------------+---------------+--------------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                             ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name               ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis      ; 00:00:54     ; 1.0                     ; 5177 MB             ; 00:01:02                           ;
; Fitter                    ; 00:00:55     ; 1.1                     ; 6111 MB             ; 00:01:30                           ;
; Assembler                 ; 00:00:06     ; 1.0                     ; 4816 MB             ; 00:00:06                           ;
; TimeQuest Timing Analyzer ; 00:00:06     ; 1.2                     ; 5055 MB             ; 00:00:06                           ;
; Total                     ; 00:02:01     ; --                      ; --                  ; 00:02:44                           ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+


+-----------------------------------------------------------------------------------------+
; Flow OS Summary                                                                         ;
+---------------------------+------------------+------------+------------+----------------+
; Module Name               ; Machine Hostname ; OS Name    ; OS Version ; Processor type ;
+---------------------------+------------------+------------+------------+----------------+
; Analysis & Synthesis      ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Fitter                    ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; Assembler                 ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
; TimeQuest Timing Analyzer ; HAL9000          ; Windows 10 ; 10.0       ; x86_64         ;
+---------------------------+------------------+------------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_fit --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_asm --read_settings_files=off --write_settings_files=off cinnabon_fpga -c cinnabon_fpga
quartus_sta cinnabon_fpga -c cinnabon_fpga



