---
title: 单片机系统结构(一)——引脚描述
mathjax: true
date: 2018-03-29 20:05:50
tags:
    - 单片机原理
---
# 引脚逻辑图  
- 8051单片机为40条引脚双列直插式封装  
- 引脚可分为三个部分

![](https://github.com/avvount/Picture-Bed/raw/master/MCS-51%E5%BC%95%E8%84%9A%E9%80%BB%E8%BE%91%E5%9B%BE.png)

# 引脚描述  

## 电源引脚  
VCC——+5V   
GND——接地
## 时钟引脚 
![](https://github.com/avvount/Picture-Bed/raw/master/MCS-51%E6%8C%AF%E8%8D%A1%E7%94%B5%E8%B7%AF.png)
1. X1（ XTAL1 ）
   连接片内部振荡器的输入端  
   外接晶体时，它外接石英晶体的一端  
   采用外部脉冲振荡器时，此引脚为驱动端  
2.  X2（ XTAL2）
   连接片内部振荡器输出端  
   外接晶体时，它外接石英晶体的另一端  
   采用外部脉冲振荡器时，此引脚空  

## 控制引脚

1. $RST/V_{PD}$——复位信号  
振荡器工作时，此引脚 **2 个机器周期的高电平复位CPU**  
掉电期间，若该引脚接备用电源，可保证RAM中数据不丢失  

2. $ALE/\overline{PROG}$——地址锁存信号  
访问外部存储器时，**锁存低 8 位地址**  
无外部RAM时，ALE输出晶振 6分频脉冲  
对EEPROM编程时，用于输入编程脉冲  

3.   $\overline{EA}/ VPP$——允许访问片内外程序 存储器控制端  
 - EA=1，从内部程序存储器开始执行程序  
 - EA=0，只访问外程序存储器   
 对EEPROM编程时，VPP用于加21V的编程电源  

4. $\overline{PSEN}$ ——外部程序存储器读  
从程序存储器中取指令或读取数据时，该信号有效    

## 并行I/O口引脚  

{% raw %}
<table>
    <tr><td rowspan=4>P0口</td></tr>
    <tr><td>8位漏级开路准双向I/O口</td></tr>
    <tr><td>使用外存时，分时复用地址(低8位)/数据总线</td></tr>
    <tr><td>能以吸收电流的方式驱动8个LS  TTL输入</td></tr>
    <tr><td rowspan=3>P1口</td></tr>
    <tr><td>带内部上拉电阻的8位准双向I/O口</td></tr>
    <tr><td>能驱动4个LS  TTL输入</td></tr>
    <tr><td rowspan=4>P2口</td></tr>
    <tr><td>带内部上拉电阻的8位准双向I/O口</td></tr>
    <tr><td>访问外存时，只输出地址高8位</td></tr>
    <tr><td>能驱动4个LS  TTL输入</td></tr>
    <tr><td rowspan=4>P3口</td></tr>
    <tr><td>带内部上拉电阻的8位准双向I/O口</td></tr>
    <tr><td>能驱动4个LS  TTL输入</td></tr>
    <tr><td>每位口线还具有第二功能</td></tr>
</table>
{% endraw %}  

- P3口第二功能  

|引脚	| 转义引脚	| 功能说明|
- |-|-
|P3.0	| RXD	| 串行数据接收端|
|P3.1	| TXD	| 串行数据发送端|
|P3.2	| INT0	| 外部中断0请求|
|P3.3	| INT1	| 外部中断1请求|
|P3.4	| T0	| 计数器0外部输入|
|P3.5	| T1	| 计数器1外部输入|
|P3.6 | WR |外部数据存储器写|
|P3.7 | RD |外部数据存储器读|


  
