# [FPGA设计语言——Verilog HDL](./FPGA设计语言_VerilogHDL/index.md)

## **目录**

## [1. EDA设计概述](./FPGA设计语言_VerilogHDL/)

## [2. EDA设计流程及工具](./FPGA设计语言_VerilogHDL/)

## [3. FPGA与CPLD的结构](./FPGA设计语言_VerilogHDL/)

## [4. Verilog HDL设计基础知识](./FPGA设计语言_VerilogHDL/)

## [5. Verilog HDL基本要素与语句](./FPGA设计语言_VerilogHDL/)

## [6. Verilog HDL有限状态机设计](./FPGA设计语言_VerilogHDL/)

## [7. Verilog HDL仿真验证——ModelSim](./FPGA设计语言_VerilogHDL/)