\contentsline {chapter}{\numberline {1}Codifica dell'Informazione}{4}{}%
\contentsline {section}{\numberline {1.1}Sistemi ed elaborazione dati}{4}{}%
\contentsline {section}{\numberline {1.2}Codice Binario e operazioni in base 2}{6}{}%
\contentsline {section}{\numberline {1.3}Codifica dei numeri}{7}{}%
\contentsline {subsection}{\numberline {1.3.1}Codifica in modulo e segno}{8}{}%
\contentsline {subsection}{\numberline {1.3.2}Codifica in virgola fissa}{8}{}%
\contentsline {subsection}{\numberline {1.3.3}Codifica in virgola mobile}{9}{}%
\contentsline {subsection}{\numberline {1.3.4}Codifica in complemento a 1 e a 2}{11}{}%
\contentsline {subsection}{\numberline {1.3.5}Codifica in esadecimale}{12}{}%
\contentsline {chapter}{\numberline {2}Circuiti e Ottimizzazione}{13}{}%
\contentsline {section}{\numberline {2.1}Realizzazione di porte logiche}{14}{}%
\contentsline {section}{\numberline {2.2}Minimizzazione a due livelli}{15}{}%
\contentsline {subsection}{\numberline {2.2.1}Mappa di Karnaugh}{17}{}%
\contentsline {subsection}{\numberline {2.2.2}Algoritmo di Quine Mc-Cluskey}{17}{}%
\contentsline {subsection}{\numberline {2.2.3}Funzioni parzialmente specificate}{18}{}%
\contentsline {section}{\numberline {2.3}Dispositivi programmabili}{18}{}%
\contentsline {section}{\numberline {2.4}Sintesi combinatoria multilivello}{19}{}%
\contentsline {section}{\numberline {2.5}Mapping tecnologico}{19}{}%
\contentsline {chapter}{\numberline {3}Progettazione Digitale}{21}{}%
\contentsline {section}{\numberline {3.1}Circuiti sequenziali}{21}{}%
\contentsline {subsection}{\numberline {3.1.1}FSM - Finite State Machines}{21}{}%
\contentsline {section}{\numberline {3.2}Sintesi delle funzioni $\lambda $ e $\delta $, codifica degli stati}{22}{}%
\contentsline {section}{\numberline {3.3}Minimizzazione degli stati}{23}{}%
\contentsline {section}{\numberline {3.4}Datapath e componenti}{24}{}%
\contentsline {section}{\numberline {3.5}Modello FSMD - Finite State Machine with Datapath}{25}{}%
\contentsline {section}{\numberline {3.6}Derivazione FSMD da algoritmo}{25}{}%
\contentsline {section}{\numberline {3.7}Modello dispositivo programmabile}{26}{}%
\contentsline {chapter}{\numberline {4}Architetture dei Calcolatori}{27}{}%
\contentsline {section}{\numberline {4.1}Modello di Von Neumann e Unit√† funzionali del calcolatore}{27}{}%
\contentsline {section}{\numberline {4.2}Architettura CPU RISC-V}{30}{}%
\contentsline {section}{\numberline {4.3}Metodi di I/O, Segnale Interrupt}{35}{}%
\contentsline {section}{\numberline {4.4}Direct Memory Access, BUS e Arbitraggio}{36}{}%
\contentsline {section}{\numberline {4.5}Stati di un processo}{40}{}%
\contentsline {section}{\numberline {4.6}Pila e gestione Interrupt}{42}{}%
\contentsline {section}{\numberline {4.7}Device driver}{43}{}%
\contentsline {section}{\numberline {4.8}Tipi di Memoria RAM}{45}{}%
\contentsline {section}{\numberline {4.9}Caratteristiche delle memorie con relativa gerarchia}{48}{}%
\contentsline {section}{\numberline {4.10}Memoria Cache, Paginata e Virtuale}{48}{}%
\contentsline {section}{\numberline {4.11}Pipelining}{48}{}%
\contentsline {section}{\numberline {4.12}Modello CISC e RISC}{48}{}%
\contentsline {section}{\numberline {4.13}Architetture parallele}{48}{}%
\contentsline {chapter}{\numberline {5}SIS e Verilog}{49}{}%
\contentsline {section}{\numberline {5.1}Introduzione a SIS}{49}{}%
\contentsline {section}{\numberline {5.2}Sintesi combinatoria esatta}{49}{}%
\contentsline {section}{\numberline {5.3}Sintesi combinatoria approssimata multilivello}{49}{}%
\contentsline {section}{\numberline {5.4}Modellazione di FSM}{49}{}%
\contentsline {section}{\numberline {5.5}Modellazione di FSMD}{49}{}%
\contentsline {section}{\numberline {5.6}Introduzione a Verilog}{49}{}%
\contentsline {section}{\numberline {5.7}Modellazione in Verilog}{49}{}%
\contentsline {section}{\numberline {5.8}Modellazione di FSM}{49}{}%
\contentsline {section}{\numberline {5.9}Modellazione di FSMD}{49}{}%
\contentsline {chapter}{\numberline {6}Il linguaggio Assembly}{50}{}%
\contentsline {section}{\numberline {6.1}Introduzione ad Assembly}{50}{}%
\contentsline {section}{\numberline {6.2}Istruzioni e Sintassi}{52}{}%
\contentsline {section}{\numberline {6.3}Debugging e Makefile}{53}{}%
\contentsline {section}{\numberline {6.4}Funzioni e passaggio di parametri}{55}{}%
\contentsline {section}{\numberline {6.5}Assembly e C}{56}{}%
