# 논리설계 및 실험

## 목차

* Digital abstraction & Design Flow

* Boolean algebra

* CMOS logic circuits & Combinational logic design

* Combinational logic design & Verilog

* Combinational building blocks

* Combinationalexamples & Latch and Flip Flop

* Sequentiallogic & Timing Constraints

* Datapathsequential logic & Microcode

* Sequentialexamples

* Numbersystems & FA based adders

* P&Gbased adders & Parallel Multiplier

* Verificationand test & Memory cells

* Meta-stabilityand synchronization failure & Synchronous design

## Digital abstraction & Design Flow

설계의 기본적 표현과 설계 단계별 개념 습득

디지털와 아날로그의 차이
    아날로그
        input ---> input + noise ---> out(+error)
        노이즈가 축적됨
    디지털
        input ---> input + noise 비교 noise margin ---> output(0 or 1)
        노이즈가 축적되지 않아서, 시스템을 크게 만들수 있다.

디지털은 0과 1을 사용하기 때문에 bits, Representing information 을 잘 정해야 한다.

Digital logic circuits
    두 가지 로직 functions이 있다
        Combinational logic circuit
        Sequential logic circuit
            clock이 있다. 클락에 따라 동기화되는게 있으면 Sequential logic circuit이다

logic functions을 HDL,하드웨어 description 랭귀지(C++, SystemC, SystemVerilog)로 표현하면, CAD 툴이 읽어서 내부적으로 합성해준다.
    Simulation
        검증
    Synthesis

botton up 방식 설명
    전자기기 내 잘 패키징되어 있는 Chip은, 격자 무늬 동그란 원판인 Wafer에 하나의 사각형 조각, Die에서 만들어 진다.

    Chip 내부는 크게 두 개의 부분으로 나뉘는데, 가장 아래 부분은 반도체 transistor로 이루어져 있고, 그 위로 신호가 이동하는 길인 wire라는 메탈층이 있다.

    Chip 설계는 최대 성능으로 잘 만드는 것을 목표로 하는 ASIC 설계와 빠른 설계로 시장 선점을 목표로 하는 FPGA 설계가 있다.

    Chip을 만들때 가장 어려운 부분은 Physical design이다.

    Physical design은 칩 내부의 로직 블럭들의 위치를 정하는 Placement와 로직 블럭을 연결하는 Routing 디자인이 있다.

    칩의 여러 개의 로직 블럭 중에 하나의 로직 블럭 내에서 gate 레벨에서 설계를 강의에서 다루고, 이후 optimize를 어떻게 할 것인가를 다룬다.

    logic block <--- module(word-level, 작은 block) <--- logic cell <--- logic gate(bit-level)

    System 설계
        HDL로 설계하고, 시뮬레이션과 에뮬레이션으로 전체 성능을 평가한다.
        그리고 HW/SW co-design(HW/SW 파티셔닝)이 가장 중요하다.
        어떤 블럭을 하드웨어로 할건지, 소프트웨어(프로세서)로 할건지, dedicated 하드웨어로 할건지
        성능을 높이기 위해 하드웨어 만들거나, 앞으로 변화를 위해서 소프트웨어로 만들건지 결정하여,
        HW/SW co-design은 칩의 사이즈을 작게, 성능을 높게 디자인 하는것이다.

        시스템 설계는 accuracy는 떨어지지만, 칩의 성능 크게 변화시킬 수 있다.

    칩 내부에는 Device와 Interconnect가 있다.

        Device
            Transistor가 모여서 logic gate가 되고, gate가 모여서 cell이 되고, cell이 모이면 logic block이 되고, 더 커지면 funcion block이 된다.

        Interconnect
            블럭 간에 연결을 해주는 wire, 메탈층
            로컬 시그널은 가까운 블럭끼리,
            글로벌 시그널은 서로 먼 블럭끼리,
            Clock 시그널은 동기화, 디지털 시스템은 대부분은 Clock에 지배받는 동기적인 시스템이다.
            비동기적인 시스템은 Clock에 지배를 받지 않아서 빠를 수는 있으나, 타이밍을 분석이 어려워 시스템 검증에 어렵다.
            power/ground nets은 볼티지 드랍이 안 일어나도록 만드는, 저항을 덜 받도록 튼튼하게 만드는 것

top down 설명

    설계
        시스템 디자인
            HW/SW partitioning
        
        Word-level, 아키텍쳐 디자인
            High-level synthesis : 설계툴이 클락 스케쥴을 자동화해서 빠르고, 요즘 뉴럴 프로세서에 사용
            RTL synthesis : 클락 스케쥴을 설계자가 해서 느리다.
        
        gate-level
            Logic synthesis

        Physical design

    공정
        Masking
        Packing

## Boolean algebra

2개의 elements : {0,1}

3개의 operators : AND, OR, NOT

Axioms
    Identity
        1 and x = x
        0 or x = x

    Annihilation
        0 and x = 0
        1 or x = 1

    Negation
        ~0 = 1
        ~1 = 0

