<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a35tcpg236-1" LaunchTime="1539817059">
  <File Type="PA-TCL" Name="GPIO_demo.tcl"/>
  <File Type="REPORTS-TCL" Name="GPIO_demo_reports.tcl"/>
  <File Type="RDS-RDS" Name="GPIO_demo.vds"/>
  <File Type="RDS-UTIL" Name="GPIO_demo_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="GPIO_demo_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="GPIO_demo.dcp"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/ip/clk_wiz_0/clk_wiz_0.xci">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../src/ip/clk_wiz_0/clk_wiz_0.xci"/>
        <Attr Name="ImportTime" Val="1539816753"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/RGB_controller.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../src/hdl/RGB_controller.vhd"/>
        <Attr Name="ImportTime" Val="1539816753"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/UART_TX_CTRL.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../src/hdl/UART_TX_CTRL.vhd"/>
        <Attr Name="ImportTime" Val="1539816753"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/debouncer.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../src/hdl/debouncer.vhd"/>
        <Attr Name="ImportTime" Val="1539816753"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/GPIO.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../src/hdl/GPIO.vhd"/>
        <Attr Name="ImportTime" Val="1539816753"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="GPIO_demo"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/constraints/CmodA7_Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../src/constraints/CmodA7_Master.xdc"/>
        <Attr Name="ImportTime" Val="1539816753"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
    <Step Id="synth_design">
      <Option Id="Directive">0</Option>
      <Option Id="FlattenHierarchy">1</Option>
      <Option Id="FsmExtraction">0</Option>
    </Step>
  </Strategy>
</GenRun>
