vccd1 power 1.8
vssd1 power 0.0
#define std_input min@vssd1 max@vccd1
wb_clk_i input std_input
wb_rst_i input std_input
wbs_cyc_i input std_input
wbs_stb_i input std_input
wbs_we_i input std_input
io_in[37:0] input std_input
la_data_in[127:0] input std_input
la_oenb[127:0] input std_input
wbs_adr_i[31:0] input std_input
wbs_dat_i[31:0] input std_input
wbs_sel_i[3:0] input std_input
