<!DOCTYPE html>
<html lang="fr">
<head>
    <meta charset="UTF-8">
    <meta name="viewport" content="width=device-width, initial-scale=1.0">
    <title>Electronique numérique - Étude, adaptation et conception</title>
    <!-- KaTeX includes -->
    <link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/katex@0.16.10/dist/katex.min.css" crossorigin="anonymous">
    <script defer src="https://cdn.jsdelivr.net/npm/katex@0.16.10/dist/katex.min.js" crossorigin="anonymous"></script>
    <script defer src="https://cdn.jsdelivr.net/npm/katex@0.16.10/dist/contrib/auto-render.min.js" crossorigin="anonymous"
        onload="renderMathInElement(document.body);"></script>
    <style>
        body {
            font-family: sans-serif;
            line-height: 1.6;
            margin: 20px;
            background-color: #fdfdfd;
            color: #333;
        }
        h1, h2, h3, h4, h5, h6 {
            color: #003366; /* Dark blue */
            margin-top: 1.5em;
            margin-bottom: 0.5em;
        }
        h1 { text-align: center; border-bottom: 2px solid #003366; padding-bottom: 10px; }
        h2 { border-bottom: 1px solid #ccc; padding-bottom: 5px; }
        h3 { color: #0055A4; /* Medium blue */ }
        h4 { color: #1E88E5; /* Lighter blue */ }
        table {
            border-collapse: collapse;
            margin: 1em 0;
            width: auto;
            border: 1px solid #ccc;
            font-size: 0.9em; /* Smaller font for tables */
        }
        th, td {
            border: 1px solid #ccc;
            padding: 6px; /* Adjusted padding */
            text-align: center;
            vertical-align: middle;
        }
        th {
            background-color: #eef; /* Light blue background for headers */
        }
        code, .katex {
            background-color: #f4f4f4;
            padding: 2px 5px;
            border-radius: 3px;
            font-family: monospace;
            font-size: 1.05em; /* Slightly larger for readability */
            line-height: 1.5;
        }
        .katex-display > .katex {
             font-size: 1.1em; /* Larger for display math */
        }
        ul, ol {
            list-style-position: outside;
            margin-left: 20px;
            margin-bottom: 1em;
        }
        li { margin-bottom: 0.5em; }
        dl { margin-left: 10px; }
        dt { font-weight: bold; color: #003366; }
        dd { margin-left: 20px; margin-bottom: 0.5em; }
        .placeholder {
            display: block;
            border: 1px dashed #aaa;
            padding: 20px;
            margin: 1em 0;
            text-align: center;
            color: #777;
            background-color: #fafafa;
            min-height: 50px; /* Minimum height for placeholders */
        }
        .contact-info {
            text-align: right;
            font-size: 0.9em;
            margin-bottom: 2em;
        }
        .page-header, .chap-header {
            display: flex;
            justify-content: space-between;
            align-items: flex-start;
            border-bottom: 1px solid #eee;
            padding-bottom: 10px;
            margin-bottom: 20px;
        }
        .address {
            font-size: 0.9em;
        }
        nav ul { list-style-type: none; padding-left: 0; }
        nav > ul > li { font-weight: bold; margin-top: 0.5em; }
        nav ul ul { margin-left: 20px; font-weight: normal; }
        .summary-box {
            border: 1px solid #003366;
            padding: 10px;
            margin: 1em 0;
            background-color: #f0f8ff; /* Alice blue */
            display: inline-block;
        }
        .kmap-table { border: 1px solid #555;} /* Style for Karnaugh maps */
        .kmap-table td, .kmap-table th { width: 40px; height: 40px; border: 1px solid #aaa; padding: 2px; }
        .kmap-table th { background-color: #eee; font-weight: normal; font-style: italic; }
        hr { margin: 3em 0; border: 0; border-top: 1px solid #eee; }
        .footer-watermark { font-size: 0.8em; color: #aaa; text-align: right; margin-top: 1em; }
        .datasheet-table { font-size: 0.8em; width: 100%;} /* Smaller font for dense datasheets */
        .datasheet-table th, .datasheet-table td { padding: 4px;}
        .autocorrection, .td-solution { /* Combined style */
            background-color: #f0fff0;
            border: 1px solid #8fbc8f;
            padding: 15px;
            margin-top: 1em;
            margin-bottom: 2em;
        }
        .autocorrection h3, .td-solution h4 { color: #2E8B57; } /* SeaGreen */
        .td-title { text-align: center; margin-bottom: 2em; }
        .td-title h2 { color: #8B4513; border-bottom: none; } /* SaddleBrown */
        .td-title h3 { color: #A0522D; } /* Sienna */
        .exercise-title { font-weight: bold; color: #003366; margin-top: 1.5em; }
        .annexe { background-color: #fff8e1; border: 1px solid #ffe082; padding: 15px; margin-top: 2em; } /* Style for Annexe */
        .annexe h3 { color: #ff8f00; } /* Amber */
    </style>
</head>
<body>

    <!-- Header -->
    <header class="page-header">
        <!-- Contact Info -->
    </header>

    <!-- Title -->
    <h1>Electronique numérique</h1>
    <!-- Subtitle -->

    <!-- Initial Info -->
    <!-- Objectives, Prerequisites, etc. -->

    <hr>

    <!-- Sommaire -->
    <nav>
        <h2>Sommaire Général</h2>
        <ul>
             <li>Module 1: Bases et Technologie (P. Le Brun)</li>
             <li>Module 2: Fonctions et Opérateurs Logiques (A. Amari - Chap 2)</li>
             <li>Module 3: Travail Personnel & Autocorrection (P. Le Brun)</li>
             <li>Module 4: Travaux Dirigés - Fonctions Logiques (B. Decoux - Sujet 1)</li>
             <li>Module 5: Travaux Dirigés - Simplification Karnaugh (B. Decoux - Sujet 2)</li>
             <li>Module 6: Travaux Dirigés - Circuits Combinatoires (B. Decoux - Sujet 3)</li>
             <li>Module 7: Travaux Dirigés - Décodeur et Bascules (B. Decoux - Sujet 4)</li>
         </ul>
    </nav>

    <hr>

    <!-- Main Content -->
    <main>
        <!-- Module 1 Content - Omitted -->
        <article><h2>Module 1: Bases et Technologie (P. Le Brun)</h2><p><em>(Contenu détaillé dans les versions précédentes)</em></p></article>
        <hr style="border-top: 3px solid #003366;">
        <!-- Module 2 Content - Omitted -->
        <article><h2>Module 2: Fonctions et Opérateurs Logiques (A. Amari - Chap 2)</h2><p><em>(Contenu détaillé dans les versions précédentes)</em></p></article>
        <hr style="border-top: 3px solid #003366;">
        <!-- Module 3 Content - Omitted -->
        <article><h2>Module 3: Travail Personnel & Autocorrection (P. Le Brun)</h2><p><em>(Contenu détaillé dans les versions précédentes)</em></p></article>
        <hr style="border-top: 3px solid #003366;">
        <!-- Module 4 Content - Omitted -->
        <article><h2>Module 4: Travaux Dirigés - Fonctions Logiques (B. Decoux - Sujet 1)</h2><p><em>(Contenu détaillé dans la version précédente)</em></p></article>
        <hr style="border-top: 3px solid #003366;">
        <!-- Module 5 Content - Omitted -->
        <article><h2>Module 5: Travaux Dirigés - Simplification Karnaugh (B. Decoux - Sujet 2)</h2><p><em>(Contenu détaillé dans la version précédente)</em></p></article>
        <hr style="border-top: 3px solid #003366;">
        <!-- Module 6 Content - Omitted -->
        <article><h2>Module 6: Travaux Dirigés - Circuits Combinatoires (B. Decoux - Sujet 3)</h2><p><em>(Contenu détaillé dans la version précédente)</em></p></article>
        <hr style="border-top: 3px solid #003366;">

        <!-- Module 7 Content (Decoux TD 4) -->
        <article>
            <header class="td-title">
                <h2>Electronique numérique - Travaux Dirigés</h2>
                <h3>Sujet n°4 : "Circuits logiques combinatoires : décodeur" & "Circuits logiques séquentiels : bascules"</h3>
                <p><small>(Basé sur le document de Benoît Decoux, année 2007-2008)</small></p>
            </header>

            <section>
                <h4 class="exercise-title">Exercice 1 : Réalisation d'une fonction logique à l'aide d'un décodeur</h4>
                <p>On considère un décodeur logique à 3 entrées (A, B, C où A est le LSB, C le MSB par convention du schéma).</p>
                <ol>
                    <li>Établissez la table de vérité de ce décodeur (Sorties S0 à S7).</li>
                    <li>On souhaite réaliser la fonction OU-EXCLUSIF (XOR) à 3 entrées \( f(A,B,C) = A \oplus B \oplus C \) à l'aide de ce décodeur. Déterminer l'expression algébrique de la fonction \( f \) en fonction des sorties du décodeur (S0 à S7), permettant d'obtenir la fonction recherchée. Donner le schéma de réalisation.</li>
                </ol>
                <div class="td-solution">
                    <h4>Solution</h4>
                    <p><strong>1) Table de vérité du décodeur 3 vers 8:</strong></p>
                    <p>Un décodeur 3 vers 8 active une seule de ses 8 sorties (S0 à S7) pour chaque combinaison des 3 entrées (CBA). La sortie Si est active (ex: 1) si la valeur binaire des entrées CBA correspond à l'indice i.</p>
                    <table>
                        <caption>Table Vérité Décodeur 3 vers 8</caption>
                         <thead><tr><th>C</th><th>B</th><th>A</th><th>N (Déc.)</th><th>S7</th><th>S6</th><th>S5</th><th>S4</th><th>S3</th><th>S2</th><th>S1</th><th>S0</th></tr></thead>
                         <tbody>
                             <tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td></tr>
                             <tr><td>0</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td></tr>
                             <tr><td>0</td><td>1</td><td>0</td><td>2</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td></tr>
                             <tr><td>0</td><td>1</td><td>1</td><td>3</td><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td></tr>
                             <tr><td>1</td><td>0</td><td>0</td><td>4</td><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td></tr>
                             <tr><td>1</td><td>0</td><td>1</td><td>5</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td></tr>
                             <tr><td>1</td><td>1</td><td>0</td><td>6</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td></tr>
                             <tr><td>1</td><td>1</td><td>1</td><td>7</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td></tr>
                         </tbody>
                     </table>

                     <p><strong>2) Réalisation de XOR 3 entrées:</strong></p>
                     <p>La fonction \( f(A,B,C) = A \oplus B \oplus C \) est égale à 1 si un nombre impair d'entrées sont à 1.</p>
                     <p>Ajoutons la colonne f à la table précédente:</p>
                      <table>
                         <caption>Table Vérité avec XOR3 (f)</caption>
                          <thead><tr><th>C</th><th>B</th><th>A</th><th>N</th><th>S7..S0</th><th>f</th></tr></thead>
                          <tbody>
                              <tr><td>0</td><td>0</td><td>0</td><td>0</td><td>...001</td><td>0</td></tr>
                              <tr><td>0</td><td>0</td><td>1</td><td>1</td><td>...010</td><td>1</td></tr>
                              <tr><td>0</td><td>1</td><td>0</td><td>2</td><td>...100</td><td>1</td></tr>
                              <tr><td>0</td><td>1</td><td>1</td><td>3</td><td>..1000</td><td>0</td></tr>
                              <tr><td>1</td><td>0</td><td>0</td><td>4</td><td>.10000</td><td>1</td></tr>
                              <tr><td>1</td><td>0</td><td>1</td><td>5</td><td>100000</td><td>0</td></tr>
                              <tr><td>1</td><td>1</td><td>0</td><td>6</td><td>0100000</td><td>0</td></tr>
                              <tr><td>1</td><td>1</td><td>1</td><td>7</td><td>1000000</td><td>1</td></tr>
                          </tbody>
                      </table>
                     <p>La fonction f vaut 1 pour les combinaisons décimales N = 1, 2, 4, 7.</p>
                     <p>Puisque la sortie Si du décodeur est à 1 uniquement lorsque N=i, la fonction f peut être réalisée en faisant la somme logique (OU) des sorties du décodeur correspondant aux lignes où f=1.</p>
                     <p>D'où l'expression :</p>
                     <p>\( f(A,B,C) = S_1 + S_2 + S_4 + S_7 \)</p>
                     <p>D'où le schéma : Les sorties S1, S2, S4, S7 du décodeur sont connectées aux entrées d'une porte OU à 4 entrées.</p>
                      <div class="placeholder">[Image Placeholder: Schéma Décodeur + Porte OU (Page 1)]</div>
                 </div>
            </section>

            <section>
                <h4 class="exercise-title">Exercice 2 : Bascule RS (Latch NOR)</h4>
                <p>On considère le circuit bouclé suivant (bascule RS à base de portes NOR) :</p>
                 <div class="placeholder">[Image Placeholder: Schéma Latch RS NOR (Page 2)]</div>
                 <p>(Convention: X1 = R, X2 = S, Y1 = Q, Y2 = \( \overline{Q} \))</p>
                 <ol>
                     <li>Donner l'évolution de la sortie y₁ (Q) avec les chronogrammes d'entrées X1 (R) et X2 (S) fournis.</li>
                      <div class="placeholder">[Image Placeholder: Chronogrammes X1, X2 (Page 2)]</div>
                     <li>Repérer la combinaison d'entrée correspondant à un état de mémorisation des sorties (on utilisera les indices n et n+1 pour désigner l'état des sorties avant présentation des entrées et après, respectivement), en justifiant la réponse.</li>
                     <li>En déduire la table de vérité de ce circuit logique (on appellera R l'entrée X1, S l'entrée X2, Q la sortie y₁, et \( \overline{Q} \) la sortie y2). Traiter spécialement le cas R=S=1 (état normalement interdit où \( y_1=y_2=0 \)).</li>
                     <li>En utilisant un tableau de Karnaugh, déterminer la fonction logique y₁ (\( Q_{n+1} \)) en fonction de R, S et \( Q_n \).</li>
                     <li>Déterminer la table de vérité du circuit suivant (Latch RS synchrone sur niveau) :</li>
                      <div class="placeholder">[Image Placeholder: Schéma Gated Latch RS (Page 2)]</div>
                     <li>En supposant le signal H carré, et en prenant toutes les combinaisons possibles pour les entrées R et S, établir un chronogramme montrant que la mise à jour des sorties est synchronisée sur le niveau HAUT du signal H.</li>
                 </ol>
                  <div class="td-solution">
                    <h4>Solution</h4>
                     <p><strong>1) Évolution de y1 (Q):</strong></p>
                     <p>On applique la logique NOR: \( y_1 = \overline{X_1 + y_2} \) et \( y_2 = \overline{X_2 + y_1} \).</p>
                      <div class="placeholder">[Image Placeholder: Chronogrammes X1, X2, Y1, Y2 remplis (Page 3)]</div>
                     <p>(Initialement X1=0, X2=0. Supposons Y1=0, Y2=1. Quand X2 passe à 1 (Set), Y2=\(\overline{1+0}=0\), Y1=\(\overline{0+0}=1\). Quand X2 revient à 0, Y2=\(\overline{0+1}=0\), Y1=\(\overline{0+0}=1\), état mémoire. Quand X1 passe à 1 (Reset), Y1=\(\overline{1+0}=0\), Y2=\(\overline{0+0}=1\). etc.)</p>

                     <p><strong>2) État de mémorisation:</strong></p>
                     <p>La combinaison d'entrée correspondant à l'état de mémorisation est \( X_1 = 0, X_2 = 0 \) (R=0, S=0). Dans ce cas, les équations deviennent \( y_1 = \overline{0 + y_2} = \overline{y_2} \) et \( y_2 = \overline{0 + y_1} = \overline{y_1} \). Les sorties conservent leur état précédent (si \( y_1 = Q_n \), alors \( y_2 = \overline{Q_n} \), et \( y_1 = \overline{(\overline{Q_n})} = Q_n \)). Donc \( Q_{n+1} = Q_n \).</p>

                     <p><strong>3) Table de vérité Latch RS NOR:</strong></p>
                      <table>
                          <caption>Table Vérité Latch RS NOR</caption>
                          <thead><tr><th>R (X1)</th><th>S (X2)</th><th>\( Q_{n+1} \) (Y1)</th><th>\( \overline{Q}_{n+1} \) (Y2)</th><th>État</th></tr></thead>
                          <tbody>
                             <tr><td>0</td><td>0</td><td>\( Q_n \)</td><td>\( \overline{Q_n} \)</td><td>Mémoire</td></tr>
                             <tr><td>0</td><td>1</td><td>1</td><td>0</td><td>Set</td></tr>
                             <tr><td>1</td><td>0</td><td>0</td><td>1</td><td>Reset</td></tr>
                             <tr><td>1</td><td>1</td><td>0</td><td>0</td><td>Interdit (Instable)</td></tr>
                          </tbody>
                      </table>
                     <p>(Le PDF mentionne de considérer le cas y1=y2=0 comme non-utilisé car pas 2 sorties complémentaires. C'est lié à l'état R=S=1).</p>

                     <p><strong>4) Tableau de Karnaugh et équation de \( Q_{n+1} \):</strong></p>
                     <p>On exprime \( Q_{n+1} \) en fonction de R, S, et \( Q_n \). L'état R=S=1 est souvent traité comme indifférent (\(\Phi\)) car interdit, ou on lui assigne 0.</p>
                       <table>
                         <caption>Table pour Karnaugh \(Q_{n+1}\)</caption>
                          <thead><tr><th>R</th><th>S</th><th>\( Q_n \)</th><th>\( Q_{n+1} \)</th></tr></thead>
                          <tbody>
                             <tr><td>0</td><td>0</td><td>0</td><td>0</td></tr>
                             <tr><td>0</td><td>0</td><td>1</td><td>1</td></tr>
                             <tr><td>0</td><td>1</td><td>0</td><td>1</td></tr>
                             <tr><td>0</td><td>1</td><td>1</td><td>1</td></tr>
                             <tr><td>1</td><td>0</td><td>0</td><td>0</td></tr>
                             <tr><td>1</td><td>0</td><td>1</td><td>0</td></tr>
                             <tr><td>1</td><td>1</td><td>0</td><td>0 (\(\Phi\))</td></tr>
                             <tr><td>1</td><td>1</td><td>1</td><td>0 (\(\Phi\))</td></tr>
                          </tbody>
                       </table>
                       <table><caption>K-Map \(Q_{n+1}\)</caption><thead><tr><th rowspan="2" colspan="2">\(Q_{n+1}\)</th><th colspan="4">SQn</th></tr><tr><th>00</th><th>01</th><th>11</th><th>10</th></tr></thead><tbody><tr><th rowspan="2">R</th><th>0</th><td>0</td><td>1</td><td>1</td><td>1</td></tr><tr><th>1</th><td>0</td><td>0</td><td>0(\(\Phi\))</td><td>0(\(\Phi\))</td></tr></tbody></table>
                      <p>Groupements des 1: Groupe \( S \) (cases 010, 011, 110(\(\Phi\)), 111(\(\Phi\)) ). Groupe \( \overline{R}Q_n \) (cases 001, 011).</p>
                      <p>Équation logique: \( Q_{n+1} = S + \overline{R}Q_n \)</p>
                      <p><em>Note: Le PDF donne \( Q_{n+1} = \overline{R(S+Q_n)} \), ce qui est \( \overline{R}(\overline{S}\overline{Q_n}) \). C'est incorrect. L'équation correcte est \( Q_{n+1} = S + \overline{R}Q_n \).</em></p>

                     <p><strong>5) Table de vérité Gated Latch RS:</strong></p>
                     <p>Le circuit est un Latch RS précédé de portes AND validées par H. Les entrées effectives de la bascule RS interne (R', S') sont \( R' = H \cdot R \) et \( S' = H \cdot S \). La table de vérité de la bascule interne est \( Q_{n+1} = S' + \overline{R'}Q_n \). </p>
                      <table>
                          <caption>Table Vérité Gated Latch RS</caption>
                          <thead><tr><th>H</th><th>R</th><th>S</th><th>\( Q_n \)</th><th>R'</th><th>S'</th><th>\( Q_{n+1} \)</th><th>État</th></tr></thead>
                          <tbody>
                             <tr><td>0</td><td>X</td><td>X</td><td>Qn</td><td>0</td><td>0</td><td>\( 0 + \overline{0}Q_n = Q_n \)</td><td>Mémoire</td></tr>
                             <tr><td>1</td><td>0</td><td>0</td><td>Qn</td><td>0</td><td>0</td><td>\( 0 + \overline{0}Q_n = Q_n \)</td><td>Mémoire</td></tr>
                             <tr><td>1</td><td>0</td><td>1</td><td>X</td><td>0</td><td>1</td><td>\( 1 + \overline{0}Q_n = 1 \)</td><td>Set</td></tr>
                             <tr><td>1</td><td>1</td><td>0</td><td>X</td><td>1</td><td>0</td><td>\( 0 + \overline{1}Q_n = 0 \)</td><td>Reset</td></tr>
                             <tr><td>1</td><td>1</td><td>1</td><td>X</td><td>1</td><td>1</td><td>\( 1 + \overline{1}Q_n = 1 \) ??</td><td>Interdit (Instable)</td></tr>
                             <!-- Le PDF donne Qn pour H=0 et H=1,R=0,S=0. 1 pour H=1,S=1. 0 pour H=1,R=1. -->
                          </tbody>
                      </table>
                       <p>Table condensée:</p>
                       <table>
                          <thead><tr><th>H</th><th>R</th><th>S</th><th>\( Q_{n+1} \)</th></tr></thead>
                          <tbody>
                              <tr><td>0</td><td>X</td><td>X</td><td>\( Q_n \)</td></tr>
                              <tr><td>1</td><td>0</td><td>0</td><td>\( Q_n \)</td></tr>
                              <tr><td>1</td><td>0</td><td>1</td><td>1</td></tr>
                              <tr><td>1</td><td>1</td><td>0</td><td>0</td></tr>
                              <tr><td>1</td><td>1</td><td>1</td><td>Indéfini (0 si NOR)</td></tr>
                          </tbody>
                       </table>

                     <p><strong>6) Chronogramme Gated Latch RS:</strong></p>
                      <div class="placeholder">[Image Placeholder: Chronogramme Gated Latch RS]</div>
                      <p>(Le chronogramme doit montrer que Q ne change que lorsque H=1, en réponse à S=1 ou R=1. Si H=0, Q reste stable).</p>
                 </div>
            </section>

             <section>
                <h4 class="exercise-title">Exercice 3 : Bascule JK</h4>
                <p>On considère le circuit suivant (bascule JK maître-esclave ou à déclenchement sur front):</p>
                 <div class="placeholder">[Image Placeholder: Schéma Bascule JK (Page 4)]</div>
                 <ol>
                    <li>Déterminer sa table de vérité ( \( Q_{n+1} \) en fonction de J, K, \( Q_n \) ).</li>
                    <li>En déduire le principal avantage de ce circuit par rapport à la bascule RS.</li>
                    <li>Étudier le fonctionnement de ce circuit quand J=K=1 et avec un signal d'horloge H appliqué. En déduire une application de division de fréquence.</li>
                 </ol>
                 <div class="td-solution">
                    <h4>Solution</h4>
                    <p><strong>1) Table de vérité Bascule JK:</strong></p>
                    <p>La table de vérité se déduit de celle de la bascule RS interne, en considérant les entrées effectives S et R en fonction de J, K, Q, \( \overline{Q} \) et H. Pour une bascule JK déclenchée sur front (ou maître-esclave), la table caractéristique est:</p>
                      <table>
                         <caption>Table Caractéristique Bascule JK (Front Actif ↑)</caption>
                          <thead><tr><th>J</th><th>K</th><th>\( Q_{n+1} \)</th><th>État</th></tr></thead>
                          <tbody>
                              <tr><td>0</td><td>0</td><td>\( Q_n \)</td><td>Mémoire</td></tr>
                              <tr><td>0</td><td>1</td><td>0</td><td>Reset</td></tr>
                              <tr><td>1</td><td>0</td><td>1</td><td>Set</td></tr>
                              <tr><td>1</td><td>1</td><td>\( \overline{Q_n} \)</td><td>Basculement (Toggle)</td></tr>
                          </tbody>
                      </table>
                      <p>(Action sur front actif de H)</p>

                    <p><strong>2) Principal avantage / RS:</strong></p>
                    <p>Le principal avantage est qu'il n'y a <strong>pas d'état indéterminé</strong> ou interdit. La combinaison J=1, K=1 a un comportement défini et utile : le basculement (toggle).</p>

                    <p><strong>3) Fonctionnement J=K=1 (Mode Toggle):</strong></p>
                    <p>Quand J=K=1, l'équation devient \( Q_{n+1} = \overline{Q_n} \). À chaque front actif de l'horloge H, la sortie Q change d'état (0->1 ou 1->0). Si on applique un signal d'horloge périodique H, la sortie Q sera un signal carré de fréquence moitié moindre.</p>
                    <p>Application: <strong>Diviseur de fréquence par 2</strong>.</p>
                 </div>
             </section>

             <section>
                <h4 class="exercise-title">Exercice 4 : Bascule D</h4>
                 <p>On considère le circuit suivant (bascule D synchrone sur niveau ou latch D):</p>
                  <div class="placeholder">[Image Placeholder: Schéma Latch D (Page 4)]</div>
                 <ol>
                     <li>A partir de la table de vérité d'une bascule RS, établir la table de vérité de la bascule D ci-dessus (considérer H=0 et H=1).</li>
                     <li>En déduire son équation logique (\( Q_{n+1} \) en fonction de D, H, \( Q_n \)).</li>
                     <li>Donner l'allure de la sortie Q en fonction du temps, quand la sortie \( \overline{Q} \) est rebouclée sur D et lorsque H est un signal d'horloge. En conclure une des propriétés de ce circuit.</li>
                 </ol>
                  <div class="td-solution">
                     <h4>Solution</h4>
                     <p><strong>1) Table de vérité Latch D:</strong></p>
                     <p>Il s'agit d'une bascule RS interne avec \( S = H \cdot D \) et \( R = H \cdot \overline{D} \). On utilise \( Q_{n+1} = S + \overline{R}Q_n \).</p>
                      <table>
                         <caption>Table Vérité Latch D</caption>
                          <thead><tr><th>H</th><th>D</th><th>S</th><th>R</th><th>\( Q_n \)</th><th>\( Q_{n+1} \)</th><th>État</th></tr></thead>
                          <tbody>
                              <tr><td>0</td><td>X</td><td>0</td><td>0</td><td>Qn</td><td>\( 0 + \overline{0}Q_n = Q_n \)</td><td>Mémoire</td></tr>
                              <tr><td>1</td><td>0</td><td>0</td><td>1</td><td>X</td><td>\( 0 + \overline{1}Q_n = 0 \)</td><td>Reset (Suit D)</td></tr>
                              <tr><td>1</td><td>1</td><td>1</td><td>0</td><td>X</td><td>\( 1 + \overline{0}Q_n = 1 \)</td><td>Set (Suit D)</td></tr>
                          </tbody>
                      </table>
                      <p>Table condensée:</p>
                       <table>
                          <thead><tr><th>H</th><th>D</th><th>\( Q_{n+1} \)</th></tr></thead>
                          <tbody>
                              <tr><td>0</td><td>X</td><td>\( Q_n \)</td></tr>
                              <tr><td>1</td><td>0</td><td>0</td></tr>
                              <tr><td>1</td><td>1</td><td>1</td></tr>
                          </tbody>
                       </table>
                      <p>Conclusion: Si H=0, mémoire. Si H=1, \( Q_{n+1} = D \) (la sortie suit l'entrée D, mode transparent).</p>

                     <p><strong>2) Équation logique:</strong></p>
                     <p>De la table condensée, on peut écrire: \( Q_{n+1} = \overline{H}Q_n + H D \).</p>
                      <p><em>Vérification PDF: \( Q_{n+1} = D \cdot H + \overline{H} \cdot Q_n \). Correct.</em></p>

                      <p><strong>3) Allure de Q si \( D = \overline{Q} \) (Mode Toggle Latch):</strong></p>
                      <p>Si \( D = \overline{Q} \), l'équation devient \( Q_{n+1} = \overline{H}Q_n + H \overline{Q_n} = H \oplus Q_n \).</p>
                      <ul>
                          <li>Si H=0, \( Q_{n+1} = Q_n \) (Mémoire).</li>
                          <li>Si H=1, \( Q_{n+1} = \overline{Q_n} \) (Basculement).</li>
                      </ul>
                      <p>Si H est un signal d'horloge, la sortie Q bascule à chaque fois que H passe à 1 et reste à 1. Si H est une impulsion courte, cela ressemble à un diviseur par 2. Si H est un signal carré 50%, Q basculera pendant tout le niveau HAUT de H, ce qui peut être problématique (oscillations si propagation rapide). C'est pourquoi on utilise des flip-flops (déclenchées sur front) pour les diviseurs de fréquence.</p>
                       <div class="placeholder">[Image Placeholder: Chronogramme Latch D en mode Toggle (Page 5)]</div>
                       <p>Propriété: Réalisation d'une bascule T (Toggle) à partir d'une bascule D et d'un rebouclage de \( \overline{Q} \) sur D. Si déclenchée sur front, cela divise la fréquence par 2.</p>
                  </div>
             </section>

        </article>
        <!-- End Module 7 Content -->

    </main>
    <!-- End Main Content -->

    <!-- Footer -->
    <footer>
        <hr>
        <p style="text-align: center; font-size: 0.8em;">Fin du document HTML.</p>
         <p class="footer-watermark">ENSEIGNER L'ELECTROTECHNIQUE ET L'ELECTRONIQUE INDUSTRIELLE / Cours d'électronique numérique Pr. Aziz AMARI / TD B. Decoux</p>
    </footer>

    <script>
        document.addEventListener("DOMContentLoaded", function() {
            renderMathInElement(document.body, {
                delimiters: [
                    {left: '$$', right: '$$', display: true},
                    {left: '\\[', right: '\\]', display: true},
                    {left: '$', right: '$', display: false},
                    {left: '\\(', right: '\\)', display: false}
                ]
            });
        });
    </script>
</body>
</html>
