VERSION {1.0}
PTDEF {instance} {pin} {cell} {edge} {clock_edge} {clock} {phase}
BANNER
  {Module} {mcs4}
  {Timing} {LATE}
  {Slew Propagation} {WORST}
  {PVT Mode} {max}
  {Tree Type} {balanced_tree}
  {Process} {1.0}
  {Voltage} {0.9}
  {Temperature} {125.0}
  {time unit} {1.000 ns}
  {capacitance unit} {1.000 pF}
  {resistance unit} {1.000 kOhm}
  {TOOL} {Genus(TM) Synthesis Solution v20.11-s111_1}
  {DATE} {Sat May 10 20:55:59 EDT 2025}
END_BANNER

PATH 1
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rom_0/n0161_reg} {clk}
  ENDPT {rom_0/n0161_reg} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {12.009999999999998}
    {=} {Slack Time} {40.241}
  END_SLK_CLC
  SLK 40.241

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.241} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.241} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.241} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.241} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.497} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.497} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.170} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.170} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.452} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.452} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.554} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.554} {} {} {}
    INST {rom_0/g109} {in_0} {^} {z} {v} {} {} {0.055} {0.000} {0.000} {} {11.369} {51.610} {} {3} {}
    NET {} {} {} {} {} {rom_0/n_165} {} {0.000} {0.000} {0.000} {0.003} {11.369} {51.610} {} {} {}
    INST {rom_0/g102} {in_0} {v} {z} {^} {} {} {0.176} {0.000} {0.000} {} {11.545} {51.786} {} {1} {}
    NET {} {} {} {} {} {rom_0/n_171} {} {0.000} {0.000} {0.000} {0.001} {11.545} {51.786} {} {} {}
    INST {rom_0/g103} {in_0} {^} {z} {v} {} {} {0.036} {0.000} {0.000} {} {11.582} {51.823} {} {1} {}
    NET {} {} {} {} {} {rom_0/n_85} {} {0.000} {0.000} {0.000} {0.001} {11.582} {51.823} {} {} {}
    INST {rom_0/g22} {in_1} {v} {z} {v} {} {} {0.087} {0.000} {0.000} {} {11.669} {51.910} {} {3} {}
    NET {} {} {} {} {} {rom_0/n_38} {} {0.000} {0.000} {0.000} {0.003} {11.669} {51.910} {} {} {}
    INST {rom_0/g36} {in_0} {v} {z} {^} {} {} {0.036} {0.000} {0.000} {} {11.706} {51.946} {} {1} {}
    NET {} {} {} {} {} {rom_0/n_86} {} {0.000} {0.000} {0.000} {0.001} {11.706} {51.946} {} {} {}
    INST {rom_0/g58} {in_1} {^} {z} {^} {} {} {0.068} {0.000} {0.000} {} {11.774} {52.015} {} {1} {}
    NET {} {} {} {} {} {rom_0/n_87} {} {0.000} {0.000} {0.000} {0.001} {11.774} {52.015} {} {} {}
    INST {rom_0/g59} {in_0} {^} {z} {^} {} {} {0.068} {0.000} {0.000} {} {11.842} {52.083} {} {1} {}
    NET {} {} {} {} {} {rom_0/n_88} {} {0.000} {0.000} {0.000} {0.001} {11.842} {52.083} {} {} {}
    INST {rom_0/g60} {in_0} {^} {z} {^} {} {} {0.079} {0.000} {0.000} {} {11.921} {52.162} {} {1} {}
    NET {} {} {} {} {} {rom_0/n_90} {} {0.000} {0.000} {0.000} {0.002} {11.921} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.241} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.241} {} {} {}
  END_CAP_CLK_PATH

END_PATH 1

PATH 2
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {i4004/sp_board/row_reg[2]} {clk}
  ENDPT {i4004/sp_board/row_reg[2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.960999999999999}
    {=} {Slack Time} {40.290}
  END_SLK_CLC
  SLK 40.290

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.290} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.290} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.290} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.290} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.546} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.546} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.220} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.220} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.501} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.612} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.612} {} {} {}
    INST {i4004/tio_board/mux_data_in_138_18/g1} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.472} {51.762} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_138_18/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.472} {51.762} {} {} {}
    INST {i4004/tio_board/mux_data_in_136_13/g1} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.623} {51.913} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_136_13/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.623} {51.913} {} {} {}
    INST {i4004/tio_board/g53} {in_0} {^} {z} {^} {} {} {0.099} {0.000} {0.000} {} {11.721} {52.011} {} {7} {}
    NET {} {} {} {} {} {i4004/tio_board/data[3]} {} {0.000} {0.000} {0.000} {0.011} {11.721} {52.011} {} {} {}
    INST {i4004/sp_board/mux_row_100_13/g1} {data1} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.872} {52.162} {} {1} {}
    NET {} {} {} {} {} {i4004/sp_board/mux_row_100_13/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.872} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.290} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.290} {} {} {}
  END_CAP_CLK_PATH

END_PATH 2

PATH 3
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {i4004/sp_board/row_reg[1]} {clk}
  ENDPT {i4004/sp_board/row_reg[1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.960999999999999}
    {=} {Slack Time} {40.290}
  END_SLK_CLC
  SLK 40.290

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.290} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.290} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.290} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.290} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.546} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.546} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.220} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.220} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.501} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.612} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.612} {} {} {}
    INST {i4004/tio_board/mux_data_in_138_18/g2} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.472} {51.762} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_138_18/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.472} {51.762} {} {} {}
    INST {i4004/tio_board/mux_data_in_136_13/g2} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.623} {51.913} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_136_13/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.623} {51.913} {} {} {}
    INST {i4004/tio_board/g54} {in_0} {^} {z} {^} {} {} {0.099} {0.000} {0.000} {} {11.721} {52.011} {} {7} {}
    NET {} {} {} {} {} {i4004/tio_board/data[2]} {} {0.000} {0.000} {0.000} {0.011} {11.721} {52.011} {} {} {}
    INST {i4004/sp_board/mux_row_100_13/g2} {data1} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.872} {52.162} {} {1} {}
    NET {} {} {} {} {} {i4004/sp_board/mux_row_100_13/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.872} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.290} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.290} {} {} {}
  END_CAP_CLK_PATH

END_PATH 3

PATH 4
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {i4004/sp_board/row_reg[0]} {clk}
  ENDPT {i4004/sp_board/row_reg[0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.960999999999999}
    {=} {Slack Time} {40.290}
  END_SLK_CLC
  SLK 40.290

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.290} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.290} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.290} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.290} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.546} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.546} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.220} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.220} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.501} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.612} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.612} {} {} {}
    INST {i4004/tio_board/mux_data_in_138_18/g3} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.472} {51.762} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_138_18/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.472} {51.762} {} {} {}
    INST {i4004/tio_board/mux_data_in_136_13/g3} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.623} {51.913} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_136_13/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.623} {51.913} {} {} {}
    INST {i4004/tio_board/g3} {in_0} {^} {z} {^} {} {} {0.099} {0.000} {0.000} {} {11.721} {52.011} {} {7} {}
    NET {} {} {} {} {} {i4004/tio_board/data[1]} {} {0.000} {0.000} {0.000} {0.011} {11.721} {52.011} {} {} {}
    INST {i4004/sp_board/mux_row_100_13/g3} {data1} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.872} {52.162} {} {1} {}
    NET {} {} {} {} {} {i4004/sp_board/mux_row_100_13/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.872} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.290} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.290} {} {} {}
  END_CAP_CLK_PATH

END_PATH 4

PATH 5
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rom_0/n0135_reg} {clk}
  ENDPT {rom_0/n0135_reg} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.925999999999995}
    {=} {Slack Time} {40.325}
  END_SLK_CLC
  SLK 40.325

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.325} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.325} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.325} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.325} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.581} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.581} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.254} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.254} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.535} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.535} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.646} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.646} {} {} {}
    INST {rom_0/g111} {in_1} {^} {z} {v} {} {} {0.068} {0.000} {0.000} {} {11.390} {51.715} {} {1} {}
    NET {} {} {} {} {} {rom_0/n_179} {} {0.000} {0.000} {0.000} {0.001} {11.390} {51.715} {} {} {}
    INST {rom_0/g112} {in_3} {v} {z} {v} {} {} {0.195} {0.000} {0.000} {} {11.585} {51.910} {} {3} {}
    NET {} {} {} {} {} {rom_0/n_52} {} {0.000} {0.000} {0.000} {0.003} {11.585} {51.910} {} {} {}
    INST {rom_0/g43} {in_0} {v} {z} {^} {} {} {0.036} {0.000} {0.000} {} {11.622} {51.946} {} {1} {}
    NET {} {} {} {} {} {rom_0/n_92} {} {0.000} {0.000} {0.000} {0.001} {11.622} {51.946} {} {} {}
    INST {rom_0/g61} {in_1} {^} {z} {^} {} {} {0.068} {0.000} {0.000} {} {11.690} {52.015} {} {1} {}
    NET {} {} {} {} {} {rom_0/n_93} {} {0.000} {0.000} {0.000} {0.001} {11.690} {52.015} {} {} {}
    INST {rom_0/g62} {in_0} {^} {z} {^} {} {} {0.068} {0.000} {0.000} {} {11.759} {52.083} {} {1} {}
    NET {} {} {} {} {} {rom_0/n_94} {} {0.000} {0.000} {0.000} {0.001} {11.759} {52.083} {} {} {}
    INST {rom_0/g63} {in_0} {^} {z} {^} {} {} {0.079} {0.000} {0.000} {} {11.837} {52.162} {} {1} {}
    NET {} {} {} {} {} {rom_0/n_96} {} {0.000} {0.000} {0.000} {0.002} {11.837} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.325} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.325} {} {} {}
  END_CAP_CLK_PATH

END_PATH 5

PATH 6
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/char_num_reg[3]} {clk}
  ENDPT {ram_0/char_num_reg[3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.323}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.177}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.841000000000001}
    {=} {Slack Time} {40.336}
  END_SLK_CLC
  SLK 40.336

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.336} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.336} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.336} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.336} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.592} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.592} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {v} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.266} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.266} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {v} {z} {v} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.547} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.547} {} {} {}
    INST {ram_0/g88} {in_0} {v} {z} {v} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.658} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.658} {} {} {}
    INST {ram_0/g128} {in_0} {v} {z} {^} {} {} {0.036} {0.000} {0.000} {} {11.358} {51.695} {} {1} {}
    NET {} {} {} {} {} {ram_0/n_230} {} {0.000} {0.000} {0.000} {0.001} {11.358} {51.695} {} {} {}
    INST {ram_0/g129} {in_1} {^} {z} {v} {} {} {0.068} {0.000} {0.000} {} {11.427} {51.763} {} {1} {}
    NET {} {} {} {} {} {ram_0/n_231} {} {0.000} {0.000} {0.000} {0.001} {11.427} {51.763} {} {} {}
    INST {ram_0/g130} {in_0} {v} {z} {^} {} {} {0.047} {0.000} {0.000} {} {11.473} {51.810} {} {2} {}
    NET {} {} {} {} {} {ram_0/n_52} {} {0.000} {0.000} {0.000} {0.002} {11.473} {51.810} {} {} {}
    INST {ram_0/mux_src_ram_sel_104_26/g1} {data1} {^} {z} {^} {} {} {0.161} {0.000} {0.000} {} {11.634} {51.970} {} {2} {}
    NET {} {} {} {} {} {ram_0/mux_src_ram_sel_104_26/z} {} {0.000} {0.000} {0.000} {0.002} {11.634} {51.970} {} {} {}
    INST {ram_0/g13} {in_1} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {11.753} {52.089} {} {4} {}
    NET {} {} {} {} {} {ram_0/n_53} {} {0.000} {0.000} {0.000} {0.008} {11.753} {52.089} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.336} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.336} {} {} {}
  END_CAP_CLK_PATH

END_PATH 6

PATH 7
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/char_num_reg[2]} {clk}
  ENDPT {ram_0/char_num_reg[2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.323}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.177}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.841000000000001}
    {=} {Slack Time} {40.336}
  END_SLK_CLC
  SLK 40.336

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.336} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.336} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.336} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.336} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.592} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.592} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {v} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.266} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.266} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {v} {z} {v} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.547} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.547} {} {} {}
    INST {ram_0/g88} {in_0} {v} {z} {v} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.658} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.658} {} {} {}
    INST {ram_0/g128} {in_0} {v} {z} {^} {} {} {0.036} {0.000} {0.000} {} {11.358} {51.695} {} {1} {}
    NET {} {} {} {} {} {ram_0/n_230} {} {0.000} {0.000} {0.000} {0.001} {11.358} {51.695} {} {} {}
    INST {ram_0/g129} {in_1} {^} {z} {v} {} {} {0.068} {0.000} {0.000} {} {11.427} {51.763} {} {1} {}
    NET {} {} {} {} {} {ram_0/n_231} {} {0.000} {0.000} {0.000} {0.001} {11.427} {51.763} {} {} {}
    INST {ram_0/g130} {in_0} {v} {z} {^} {} {} {0.047} {0.000} {0.000} {} {11.473} {51.810} {} {2} {}
    NET {} {} {} {} {} {ram_0/n_52} {} {0.000} {0.000} {0.000} {0.002} {11.473} {51.810} {} {} {}
    INST {ram_0/mux_src_ram_sel_104_26/g1} {data1} {^} {z} {^} {} {} {0.161} {0.000} {0.000} {} {11.634} {51.970} {} {2} {}
    NET {} {} {} {} {} {ram_0/mux_src_ram_sel_104_26/z} {} {0.000} {0.000} {0.000} {0.002} {11.634} {51.970} {} {} {}
    INST {ram_0/g13} {in_1} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {11.753} {52.089} {} {4} {}
    NET {} {} {} {} {} {ram_0/n_53} {} {0.000} {0.000} {0.000} {0.008} {11.753} {52.089} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.336} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.336} {} {} {}
  END_CAP_CLK_PATH

END_PATH 7

PATH 8
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/char_num_reg[1]} {clk}
  ENDPT {ram_0/char_num_reg[1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.323}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.177}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.841000000000001}
    {=} {Slack Time} {40.336}
  END_SLK_CLC
  SLK 40.336

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.336} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.336} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.336} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.336} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.592} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.592} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {v} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.266} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.266} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {v} {z} {v} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.547} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.547} {} {} {}
    INST {ram_0/g88} {in_0} {v} {z} {v} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.658} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.658} {} {} {}
    INST {ram_0/g128} {in_0} {v} {z} {^} {} {} {0.036} {0.000} {0.000} {} {11.358} {51.695} {} {1} {}
    NET {} {} {} {} {} {ram_0/n_230} {} {0.000} {0.000} {0.000} {0.001} {11.358} {51.695} {} {} {}
    INST {ram_0/g129} {in_1} {^} {z} {v} {} {} {0.068} {0.000} {0.000} {} {11.427} {51.763} {} {1} {}
    NET {} {} {} {} {} {ram_0/n_231} {} {0.000} {0.000} {0.000} {0.001} {11.427} {51.763} {} {} {}
    INST {ram_0/g130} {in_0} {v} {z} {^} {} {} {0.047} {0.000} {0.000} {} {11.473} {51.810} {} {2} {}
    NET {} {} {} {} {} {ram_0/n_52} {} {0.000} {0.000} {0.000} {0.002} {11.473} {51.810} {} {} {}
    INST {ram_0/mux_src_ram_sel_104_26/g1} {data1} {^} {z} {^} {} {} {0.161} {0.000} {0.000} {} {11.634} {51.970} {} {2} {}
    NET {} {} {} {} {} {ram_0/mux_src_ram_sel_104_26/z} {} {0.000} {0.000} {0.000} {0.002} {11.634} {51.970} {} {} {}
    INST {ram_0/g13} {in_1} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {11.753} {52.089} {} {4} {}
    NET {} {} {} {} {} {ram_0/n_53} {} {0.000} {0.000} {0.000} {0.008} {11.753} {52.089} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.336} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.336} {} {} {}
  END_CAP_CLK_PATH

END_PATH 8

PATH 9
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/char_num_reg[0]} {clk}
  ENDPT {ram_0/char_num_reg[0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.323}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.177}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.841000000000001}
    {=} {Slack Time} {40.336}
  END_SLK_CLC
  SLK 40.336

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.336} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.336} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.336} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.336} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.592} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.592} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {v} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.266} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.266} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {v} {z} {v} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.547} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.547} {} {} {}
    INST {ram_0/g88} {in_0} {v} {z} {v} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.658} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.658} {} {} {}
    INST {ram_0/g128} {in_0} {v} {z} {^} {} {} {0.036} {0.000} {0.000} {} {11.358} {51.695} {} {1} {}
    NET {} {} {} {} {} {ram_0/n_230} {} {0.000} {0.000} {0.000} {0.001} {11.358} {51.695} {} {} {}
    INST {ram_0/g129} {in_1} {^} {z} {v} {} {} {0.068} {0.000} {0.000} {} {11.427} {51.763} {} {1} {}
    NET {} {} {} {} {} {ram_0/n_231} {} {0.000} {0.000} {0.000} {0.001} {11.427} {51.763} {} {} {}
    INST {ram_0/g130} {in_0} {v} {z} {^} {} {} {0.047} {0.000} {0.000} {} {11.473} {51.810} {} {2} {}
    NET {} {} {} {} {} {ram_0/n_52} {} {0.000} {0.000} {0.000} {0.002} {11.473} {51.810} {} {} {}
    INST {ram_0/mux_src_ram_sel_104_26/g1} {data1} {^} {z} {^} {} {} {0.161} {0.000} {0.000} {} {11.634} {51.970} {} {2} {}
    NET {} {} {} {} {} {ram_0/mux_src_ram_sel_104_26/z} {} {0.000} {0.000} {0.000} {0.002} {11.634} {51.970} {} {} {}
    INST {ram_0/g13} {in_1} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {11.753} {52.089} {} {4} {}
    NET {} {} {} {} {} {ram_0/n_53} {} {0.000} {0.000} {0.000} {0.008} {11.753} {52.089} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.336} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.336} {} {} {}
  END_CAP_CLK_PATH

END_PATH 9

PATH 10
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rom_0/n0161_reg} {clk}
  ENDPT {rom_0/n0161_reg} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.908999999999999}
    {=} {Slack Time} {40.342}
  END_SLK_CLC
  SLK 40.342

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.342} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.342} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.342} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.342} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.598} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.598} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {v} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.272} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.272} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {v} {z} {v} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.553} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.553} {} {} {}
    INST {ram_0/g91} {in_0} {v} {z} {v} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.656} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.656} {} {} {}
    INST {rom_0/g109} {in_0} {v} {z} {^} {} {} {0.055} {0.000} {0.000} {} {11.369} {51.711} {} {3} {}
    NET {} {} {} {} {} {rom_0/n_165} {} {0.000} {0.000} {0.000} {0.003} {11.369} {51.711} {} {} {}
    INST {rom_0/g102} {in_0} {^} {z} {v} {} {} {0.176} {0.000} {0.000} {} {11.545} {51.888} {} {1} {}
    NET {} {} {} {} {} {rom_0/n_171} {} {0.000} {0.000} {0.000} {0.001} {11.545} {51.888} {} {} {}
    INST {rom_0/g103} {in_0} {v} {z} {^} {} {} {0.036} {0.000} {0.000} {} {11.582} {51.924} {} {1} {}
    NET {} {} {} {} {} {rom_0/n_85} {} {0.000} {0.000} {0.000} {0.001} {11.582} {51.924} {} {} {}
    INST {rom_0/g22} {in_1} {^} {z} {^} {} {} {0.087} {0.000} {0.000} {} {11.669} {52.011} {} {3} {}
    NET {} {} {} {} {} {rom_0/n_38} {} {0.000} {0.000} {0.000} {0.003} {11.669} {52.011} {} {} {}
    INST {rom_0/mux_n0161_188_30/g1} {sel0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.819} {52.162} {} {1} {}
    NET {} {} {} {} {} {rom_0/mux_n0161_188_30/z} {} {0.000} {0.000} {0.000} {0.001} {11.819} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.342} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.342} {} {} {}
  END_CAP_CLK_PATH

END_PATH 10

PATH 11
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {i4004/alu_board/tmp_reg[3]} {clk}
  ENDPT {i4004/alu_board/tmp_reg[3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.323}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.177}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.810000000000002}
    {=} {Slack Time} {40.367}
  END_SLK_CLC
  SLK 40.367

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.367} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.367} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.367} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.367} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.623} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.623} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.297} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.297} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.578} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.578} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.689} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.689} {} {} {}
    INST {i4004/tio_board/mux_data_in_138_18/g1} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.472} {51.840} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_138_18/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.472} {51.840} {} {} {}
    INST {i4004/tio_board/mux_data_in_136_13/g1} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.623} {51.990} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_136_13/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.623} {51.990} {} {} {}
    INST {i4004/tio_board/g53} {in_0} {^} {z} {^} {} {} {0.099} {0.000} {0.000} {} {11.721} {52.089} {} {7} {}
    NET {} {} {} {} {} {i4004/tio_board/data[3]} {} {0.000} {0.000} {0.000} {0.011} {11.721} {52.089} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.367} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.367} {} {} {}
  END_CAP_CLK_PATH

END_PATH 11

PATH 12
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {i4004/alu_board/tmp_reg[2]} {clk}
  ENDPT {i4004/alu_board/tmp_reg[2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.323}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.177}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.810000000000002}
    {=} {Slack Time} {40.367}
  END_SLK_CLC
  SLK 40.367

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.367} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.367} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.367} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.367} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.623} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.623} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.297} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.297} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.578} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.578} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.689} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.689} {} {} {}
    INST {i4004/tio_board/mux_data_in_138_18/g2} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.472} {51.840} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_138_18/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.472} {51.840} {} {} {}
    INST {i4004/tio_board/mux_data_in_136_13/g2} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.623} {51.990} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_136_13/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.623} {51.990} {} {} {}
    INST {i4004/tio_board/g54} {in_0} {^} {z} {^} {} {} {0.099} {0.000} {0.000} {} {11.721} {52.089} {} {7} {}
    NET {} {} {} {} {} {i4004/tio_board/data[2]} {} {0.000} {0.000} {0.000} {0.011} {11.721} {52.089} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.367} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.367} {} {} {}
  END_CAP_CLK_PATH

END_PATH 12

PATH 13
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {i4004/alu_board/tmp_reg[1]} {clk}
  ENDPT {i4004/alu_board/tmp_reg[1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.323}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.177}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.810000000000002}
    {=} {Slack Time} {40.367}
  END_SLK_CLC
  SLK 40.367

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.367} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.367} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.367} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.367} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.623} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.623} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.297} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.297} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.578} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.578} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.689} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.689} {} {} {}
    INST {i4004/tio_board/mux_data_in_138_18/g3} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.472} {51.840} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_138_18/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.472} {51.840} {} {} {}
    INST {i4004/tio_board/mux_data_in_136_13/g3} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.623} {51.990} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_136_13/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.623} {51.990} {} {} {}
    INST {i4004/tio_board/g3} {in_0} {^} {z} {^} {} {} {0.099} {0.000} {0.000} {} {11.721} {52.089} {} {7} {}
    NET {} {} {} {} {} {i4004/tio_board/data[1]} {} {0.000} {0.000} {0.000} {0.011} {11.721} {52.089} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.367} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.367} {} {} {}
  END_CAP_CLK_PATH

END_PATH 13

PATH 14
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {i4004/alu_board/tmp_reg[0]} {clk}
  ENDPT {i4004/alu_board/tmp_reg[0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.323}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.177}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.796999999999997}
    {=} {Slack Time} {40.380}
  END_SLK_CLC
  SLK 40.380

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.380} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.380} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.380} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.380} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.636} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.636} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.309} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.309} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.590} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.590} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.693} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.693} {} {} {}
    INST {i4004/tio_board/mux_data_in_138_18/g4} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.464} {51.844} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_138_18/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.464} {51.844} {} {} {}
    INST {i4004/tio_board/mux_data_in_136_13/g4} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.614} {51.994} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_136_13/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.614} {51.994} {} {} {}
    INST {i4004/tio_board/g55} {in_0} {^} {z} {^} {} {} {0.095} {0.000} {0.000} {} {11.709} {52.089} {} {6} {}
    NET {} {} {} {} {} {i4004/tio_board/data[0]} {} {0.000} {0.000} {0.000} {0.010} {11.709} {52.089} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.380} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.380} {} {} {}
  END_CAP_CLK_PATH

END_PATH 14

PATH 15
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rom_0/chipsel_reg} {clk}
  ENDPT {rom_0/chipsel_reg} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.864999999999995}
    {=} {Slack Time} {40.386}
  END_SLK_CLC
  SLK 40.386

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.386} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.386} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.386} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.386} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.642} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.642} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {v} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.316} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.316} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {v} {z} {v} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.597} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.597} {} {} {}
    INST {ram_0/g90} {in_0} {v} {z} {v} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.708} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.708} {} {} {}
    INST {rom_0/g95} {in_2} {v} {z} {^} {} {} {0.120} {0.000} {0.000} {} {11.442} {51.828} {} {1} {}
    NET {} {} {} {} {} {rom_0/n_164} {} {0.000} {0.000} {0.000} {0.001} {11.442} {51.828} {} {} {}
    INST {rom_0/g96} {in_0} {^} {z} {v} {} {} {0.068} {0.000} {0.000} {} {11.510} {51.896} {} {1} {}
    NET {} {} {} {} {} {rom_0/n_166} {} {0.000} {0.000} {0.000} {0.001} {11.510} {51.896} {} {} {}
    INST {rom_0/g97} {in_0} {v} {z} {^} {} {} {0.047} {0.000} {0.000} {} {11.557} {51.943} {} {2} {}
    NET {} {} {} {} {} {rom_0/chipnum} {} {0.000} {0.000} {0.000} {0.002} {11.557} {51.943} {} {} {}
    INST {rom_0/g12} {in_1} {^} {z} {^} {} {} {0.068} {0.000} {0.000} {} {11.625} {52.011} {} {1} {}
    NET {} {} {} {} {} {rom_0/n_37} {} {0.000} {0.000} {0.000} {0.001} {11.625} {52.011} {} {} {}
    INST {rom_0/mux_chipsel_125_17/g1} {data1} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.776} {52.162} {} {1} {}
    NET {} {} {} {} {} {rom_0/mux_chipsel_125_17/z} {} {0.000} {0.000} {0.000} {0.001} {11.776} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.386} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.386} {} {} {}
  END_CAP_CLK_PATH

END_PATH 15

PATH 16
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {i4004/sp_board/din_n_reg[3]} {clk}
  ENDPT {i4004/sp_board/din_n_reg[3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.846999999999994}
    {=} {Slack Time} {40.404}
  END_SLK_CLC
  SLK 40.404

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.404} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.404} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.404} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.404} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.660} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.660} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {v} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.334} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.334} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {v} {z} {v} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.615} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.615} {} {} {}
    INST {ram_0/g88} {in_0} {v} {z} {v} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.726} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.726} {} {} {}
    INST {i4004/tio_board/mux_data_in_138_18/g1} {data0} {v} {z} {v} {} {} {0.150} {0.000} {0.000} {} {11.472} {51.876} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_138_18/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.472} {51.876} {} {} {}
    INST {i4004/tio_board/mux_data_in_136_13/g1} {data0} {v} {z} {v} {} {} {0.150} {0.000} {0.000} {} {11.623} {52.026} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_136_13/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.623} {52.026} {} {} {}
    INST {i4004/tio_board/g53} {in_0} {v} {z} {v} {} {} {0.099} {0.000} {0.000} {} {11.721} {52.125} {} {7} {}
    NET {} {} {} {} {} {i4004/tio_board/data[3]} {} {0.000} {0.000} {0.000} {0.011} {11.721} {52.125} {} {} {}
    INST {i4004/sp_board/g61/g1} {in_0} {v} {z} {^} {} {} {0.036} {0.000} {0.000} {} {11.758} {52.162} {} {1} {}
    NET {} {} {} {} {} {i4004/sp_board/g61/Z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.758} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.404} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.404} {} {} {}
  END_CAP_CLK_PATH

END_PATH 16

PATH 17
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {i4004/sp_board/din_n_reg[2]} {clk}
  ENDPT {i4004/sp_board/din_n_reg[2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.846999999999994}
    {=} {Slack Time} {40.404}
  END_SLK_CLC
  SLK 40.404

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.404} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.404} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.404} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.404} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.660} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.660} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {v} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.334} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.334} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {v} {z} {v} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.615} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.615} {} {} {}
    INST {ram_0/g89} {in_0} {v} {z} {v} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.726} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.726} {} {} {}
    INST {i4004/tio_board/mux_data_in_138_18/g2} {data0} {v} {z} {v} {} {} {0.150} {0.000} {0.000} {} {11.472} {51.876} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_138_18/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.472} {51.876} {} {} {}
    INST {i4004/tio_board/mux_data_in_136_13/g2} {data0} {v} {z} {v} {} {} {0.150} {0.000} {0.000} {} {11.623} {52.026} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_136_13/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.623} {52.026} {} {} {}
    INST {i4004/tio_board/g54} {in_0} {v} {z} {v} {} {} {0.099} {0.000} {0.000} {} {11.721} {52.125} {} {7} {}
    NET {} {} {} {} {} {i4004/tio_board/data[2]} {} {0.000} {0.000} {0.000} {0.011} {11.721} {52.125} {} {} {}
    INST {i4004/sp_board/g61/g2} {in_0} {v} {z} {^} {} {} {0.036} {0.000} {0.000} {} {11.758} {52.162} {} {1} {}
    NET {} {} {} {} {} {i4004/sp_board/g61/Z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.758} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.404} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.404} {} {} {}
  END_CAP_CLK_PATH

END_PATH 17

PATH 18
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {i4004/sp_board/din_n_reg[1]} {clk}
  ENDPT {i4004/sp_board/din_n_reg[1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.846999999999994}
    {=} {Slack Time} {40.404}
  END_SLK_CLC
  SLK 40.404

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.404} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.404} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.404} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.404} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.660} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.660} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {v} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.334} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.334} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {v} {z} {v} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.615} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.615} {} {} {}
    INST {ram_0/g90} {in_0} {v} {z} {v} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.726} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.726} {} {} {}
    INST {i4004/tio_board/mux_data_in_138_18/g3} {data0} {v} {z} {v} {} {} {0.150} {0.000} {0.000} {} {11.472} {51.876} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_138_18/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.472} {51.876} {} {} {}
    INST {i4004/tio_board/mux_data_in_136_13/g3} {data0} {v} {z} {v} {} {} {0.150} {0.000} {0.000} {} {11.623} {52.026} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_136_13/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.623} {52.026} {} {} {}
    INST {i4004/tio_board/g3} {in_0} {v} {z} {v} {} {} {0.099} {0.000} {0.000} {} {11.721} {52.125} {} {7} {}
    NET {} {} {} {} {} {i4004/tio_board/data[1]} {} {0.000} {0.000} {0.000} {0.011} {11.721} {52.125} {} {} {}
    INST {i4004/sp_board/g61/g3} {in_0} {v} {z} {^} {} {} {0.036} {0.000} {0.000} {} {11.758} {52.162} {} {1} {}
    NET {} {} {} {} {} {i4004/sp_board/g61/Z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.758} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.404} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.404} {} {} {}
  END_CAP_CLK_PATH

END_PATH 18

PATH 19
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {i4004/sp_board/din_n_reg[0]} {clk}
  ENDPT {i4004/sp_board/din_n_reg[0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.835}
    {=} {Slack Time} {40.416}
  END_SLK_CLC
  SLK 40.416

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.416} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.416} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.416} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.416} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.672} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.672} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {v} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.346} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.346} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {v} {z} {v} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.627} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.627} {} {} {}
    INST {ram_0/g91} {in_0} {v} {z} {v} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.730} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.730} {} {} {}
    INST {i4004/tio_board/mux_data_in_138_18/g4} {data0} {v} {z} {v} {} {} {0.150} {0.000} {0.000} {} {11.464} {51.880} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_138_18/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.464} {51.880} {} {} {}
    INST {i4004/tio_board/mux_data_in_136_13/g4} {data0} {v} {z} {v} {} {} {0.150} {0.000} {0.000} {} {11.614} {52.031} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_136_13/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.614} {52.031} {} {} {}
    INST {i4004/tio_board/g55} {in_0} {v} {z} {v} {} {} {0.095} {0.000} {0.000} {} {11.709} {52.125} {} {6} {}
    NET {} {} {} {} {} {i4004/tio_board/data[0]} {} {0.000} {0.000} {0.000} {0.010} {11.709} {52.125} {} {} {}
    INST {i4004/sp_board/g61/g4} {in_0} {v} {z} {^} {} {} {0.036} {0.000} {0.000} {} {11.746} {52.162} {} {1} {}
    NET {} {} {} {} {} {i4004/sp_board/g61/Z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.746} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.416} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.416} {} {} {}
  END_CAP_CLK_PATH

END_PATH 19

PATH 20
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rom_0/n0135_reg} {clk}
  ENDPT {rom_0/n0135_reg} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.824999999999996}
    {=} {Slack Time} {40.426}
  END_SLK_CLC
  SLK 40.426

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.426} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.426} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.426} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.426} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.682} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.682} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {v} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.356} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.356} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {v} {z} {v} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.637} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.637} {} {} {}
    INST {ram_0/g89} {in_0} {v} {z} {v} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.748} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.748} {} {} {}
    INST {rom_0/g111} {in_1} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {11.390} {51.816} {} {1} {}
    NET {} {} {} {} {} {rom_0/n_179} {} {0.000} {0.000} {0.000} {0.001} {11.390} {51.816} {} {} {}
    INST {rom_0/g112} {in_3} {^} {z} {^} {} {} {0.195} {0.000} {0.000} {} {11.585} {52.011} {} {3} {}
    NET {} {} {} {} {} {rom_0/n_52} {} {0.000} {0.000} {0.000} {0.003} {11.585} {52.011} {} {} {}
    INST {rom_0/mux_n0135_206_30/g1} {sel0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.736} {52.162} {} {1} {}
    NET {} {} {} {} {} {rom_0/mux_n0135_206_30/z} {} {0.000} {0.000} {0.000} {0.001} {11.736} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.426} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.426} {} {} {}
  END_CAP_CLK_PATH

END_PATH 20

PATH 21
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/src_ram_sel_reg} {clk}
  ENDPT {ram_0/src_ram_sel_reg} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.192}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.308}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.872999999999998}
    {=} {Slack Time} {40.435}
  END_SLK_CLC
  SLK 40.435

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.435} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.435} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.435} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.435} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.691} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.691} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {v} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.365} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.365} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {v} {z} {v} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.646} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.646} {} {} {}
    INST {ram_0/g88} {in_0} {v} {z} {v} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.757} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.757} {} {} {}
    INST {ram_0/g128} {in_0} {v} {z} {^} {} {} {0.036} {0.000} {0.000} {} {11.358} {51.794} {} {1} {}
    NET {} {} {} {} {} {ram_0/n_230} {} {0.000} {0.000} {0.000} {0.001} {11.358} {51.794} {} {} {}
    INST {ram_0/g129} {in_1} {^} {z} {v} {} {} {0.068} {0.000} {0.000} {} {11.427} {51.862} {} {1} {}
    NET {} {} {} {} {} {ram_0/n_231} {} {0.000} {0.000} {0.000} {0.001} {11.427} {51.862} {} {} {}
    INST {ram_0/g130} {in_0} {v} {z} {^} {} {} {0.047} {0.000} {0.000} {} {11.473} {51.909} {} {2} {}
    NET {} {} {} {} {} {ram_0/n_52} {} {0.000} {0.000} {0.000} {0.002} {11.473} {51.909} {} {} {}
    INST {ram_0/mux_src_ram_sel_104_26/g1} {data1} {^} {z} {^} {} {} {0.161} {0.000} {0.000} {} {11.634} {52.069} {} {2} {}
    NET {} {} {} {} {} {ram_0/mux_src_ram_sel_104_26/z} {} {0.000} {0.000} {0.000} {0.002} {11.634} {52.069} {} {} {}
    INST {ram_0/mux_src_ram_sel_112_17/g1} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.784} {52.220} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_src_ram_sel_112_17/z} {} {0.000} {0.000} {0.000} {0.001} {11.784} {52.220} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.435} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.435} {} {} {}
  END_CAP_CLK_PATH

END_PATH 21

PATH 22
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {i4004/ip_board/incr_in_reg[3]} {clk}
  ENDPT {i4004/ip_board/incr_in_reg[3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.811}
    {=} {Slack Time} {40.440}
  END_SLK_CLC
  SLK 40.440

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.440} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.440} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.440} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.440} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.696} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.696} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.370} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.370} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.651} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.651} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.762} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.762} {} {} {}
    INST {i4004/tio_board/mux_data_in_138_18/g1} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.472} {51.913} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_138_18/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.472} {51.913} {} {} {}
    INST {i4004/tio_board/mux_data_in_136_13/g1} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.623} {52.063} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_136_13/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.623} {52.063} {} {} {}
    INST {i4004/tio_board/g53} {in_0} {^} {z} {^} {} {} {0.099} {0.000} {0.000} {} {11.721} {52.162} {} {7} {}
    NET {} {} {} {} {} {i4004/tio_board/data[3]} {} {0.000} {0.000} {0.000} {0.011} {11.721} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.440} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.440} {} {} {}
  END_CAP_CLK_PATH

END_PATH 22

PATH 23
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {i4004/ip_board/incr_in_reg[2]} {clk}
  ENDPT {i4004/ip_board/incr_in_reg[2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.811}
    {=} {Slack Time} {40.440}
  END_SLK_CLC
  SLK 40.440

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.440} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.440} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.440} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.440} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.696} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.696} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.370} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.370} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.651} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.651} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.762} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.762} {} {} {}
    INST {i4004/tio_board/mux_data_in_138_18/g2} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.472} {51.913} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_138_18/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.472} {51.913} {} {} {}
    INST {i4004/tio_board/mux_data_in_136_13/g2} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.623} {52.063} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_136_13/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.623} {52.063} {} {} {}
    INST {i4004/tio_board/g54} {in_0} {^} {z} {^} {} {} {0.099} {0.000} {0.000} {} {11.721} {52.162} {} {7} {}
    NET {} {} {} {} {} {i4004/tio_board/data[2]} {} {0.000} {0.000} {0.000} {0.011} {11.721} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.440} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.440} {} {} {}
  END_CAP_CLK_PATH

END_PATH 23

PATH 24
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {i4004/ip_board/incr_in_reg[1]} {clk}
  ENDPT {i4004/ip_board/incr_in_reg[1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.811}
    {=} {Slack Time} {40.440}
  END_SLK_CLC
  SLK 40.440

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.440} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.440} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.440} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.440} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.696} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.696} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.370} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.370} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.651} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.651} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.762} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.762} {} {} {}
    INST {i4004/tio_board/mux_data_in_138_18/g3} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.472} {51.913} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_138_18/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.472} {51.913} {} {} {}
    INST {i4004/tio_board/mux_data_in_136_13/g3} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.623} {52.063} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_136_13/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.623} {52.063} {} {} {}
    INST {i4004/tio_board/g3} {in_0} {^} {z} {^} {} {} {0.099} {0.000} {0.000} {} {11.721} {52.162} {} {7} {}
    NET {} {} {} {} {} {i4004/tio_board/data[1]} {} {0.000} {0.000} {0.000} {0.011} {11.721} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.440} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.440} {} {} {}
  END_CAP_CLK_PATH

END_PATH 24

PATH 25
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {i4004/id_board/opa_reg[3]} {clk}
  ENDPT {i4004/id_board/opa_reg[3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.811}
    {=} {Slack Time} {40.440}
  END_SLK_CLC
  SLK 40.440

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.440} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.440} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.440} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.440} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.696} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.696} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.370} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.370} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.651} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.651} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.762} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.762} {} {} {}
    INST {i4004/tio_board/mux_data_in_138_18/g1} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.472} {51.913} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_138_18/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.472} {51.913} {} {} {}
    INST {i4004/tio_board/mux_data_in_136_13/g1} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.623} {52.063} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_136_13/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.623} {52.063} {} {} {}
    INST {i4004/tio_board/g53} {in_0} {^} {z} {^} {} {} {0.099} {0.000} {0.000} {} {11.721} {52.162} {} {7} {}
    NET {} {} {} {} {} {i4004/tio_board/data[3]} {} {0.000} {0.000} {0.000} {0.011} {11.721} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.440} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.440} {} {} {}
  END_CAP_CLK_PATH

END_PATH 25

PATH 26
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {i4004/id_board/opa_reg[2]} {clk}
  ENDPT {i4004/id_board/opa_reg[2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.811}
    {=} {Slack Time} {40.440}
  END_SLK_CLC
  SLK 40.440

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.440} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.440} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.440} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.440} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.696} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.696} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.370} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.370} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.651} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.651} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.762} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.762} {} {} {}
    INST {i4004/tio_board/mux_data_in_138_18/g2} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.472} {51.913} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_138_18/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.472} {51.913} {} {} {}
    INST {i4004/tio_board/mux_data_in_136_13/g2} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.623} {52.063} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_136_13/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.623} {52.063} {} {} {}
    INST {i4004/tio_board/g54} {in_0} {^} {z} {^} {} {} {0.099} {0.000} {0.000} {} {11.721} {52.162} {} {7} {}
    NET {} {} {} {} {} {i4004/tio_board/data[2]} {} {0.000} {0.000} {0.000} {0.011} {11.721} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.440} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.440} {} {} {}
  END_CAP_CLK_PATH

END_PATH 26

PATH 27
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {i4004/id_board/opa_reg[1]} {clk}
  ENDPT {i4004/id_board/opa_reg[1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.811}
    {=} {Slack Time} {40.440}
  END_SLK_CLC
  SLK 40.440

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.440} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.440} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.440} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.440} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.696} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.696} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.370} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.370} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.651} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.651} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.762} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.762} {} {} {}
    INST {i4004/tio_board/mux_data_in_138_18/g3} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.472} {51.913} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_138_18/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.472} {51.913} {} {} {}
    INST {i4004/tio_board/mux_data_in_136_13/g3} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.623} {52.063} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_136_13/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.623} {52.063} {} {} {}
    INST {i4004/tio_board/g3} {in_0} {^} {z} {^} {} {} {0.099} {0.000} {0.000} {} {11.721} {52.162} {} {7} {}
    NET {} {} {} {} {} {i4004/tio_board/data[1]} {} {0.000} {0.000} {0.000} {0.011} {11.721} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.440} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.440} {} {} {}
  END_CAP_CLK_PATH

END_PATH 27

PATH 28
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {i4004/id_board/opr_reg[3]} {clk}
  ENDPT {i4004/id_board/opr_reg[3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.811}
    {=} {Slack Time} {40.440}
  END_SLK_CLC
  SLK 40.440

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.440} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.440} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.440} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.440} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.696} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.696} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.370} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.370} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.651} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.651} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.762} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.762} {} {} {}
    INST {i4004/tio_board/mux_data_in_138_18/g1} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.472} {51.913} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_138_18/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.472} {51.913} {} {} {}
    INST {i4004/tio_board/mux_data_in_136_13/g1} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.623} {52.063} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_136_13/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.623} {52.063} {} {} {}
    INST {i4004/tio_board/g53} {in_0} {^} {z} {^} {} {} {0.099} {0.000} {0.000} {} {11.721} {52.162} {} {7} {}
    NET {} {} {} {} {} {i4004/tio_board/data[3]} {} {0.000} {0.000} {0.000} {0.011} {11.721} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.440} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.440} {} {} {}
  END_CAP_CLK_PATH

END_PATH 28

PATH 29
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {i4004/id_board/opr_reg[2]} {clk}
  ENDPT {i4004/id_board/opr_reg[2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.811}
    {=} {Slack Time} {40.440}
  END_SLK_CLC
  SLK 40.440

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.440} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.440} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.440} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.440} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.696} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.696} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.370} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.370} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.651} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.651} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.762} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.762} {} {} {}
    INST {i4004/tio_board/mux_data_in_138_18/g2} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.472} {51.913} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_138_18/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.472} {51.913} {} {} {}
    INST {i4004/tio_board/mux_data_in_136_13/g2} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.623} {52.063} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_136_13/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.623} {52.063} {} {} {}
    INST {i4004/tio_board/g54} {in_0} {^} {z} {^} {} {} {0.099} {0.000} {0.000} {} {11.721} {52.162} {} {7} {}
    NET {} {} {} {} {} {i4004/tio_board/data[2]} {} {0.000} {0.000} {0.000} {0.011} {11.721} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.440} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.440} {} {} {}
  END_CAP_CLK_PATH

END_PATH 29

PATH 30
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {i4004/id_board/opr_reg[1]} {clk}
  ENDPT {i4004/id_board/opr_reg[1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.811}
    {=} {Slack Time} {40.440}
  END_SLK_CLC
  SLK 40.440

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.440} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.440} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.440} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.440} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.696} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.696} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.370} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.370} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.651} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.651} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.762} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.762} {} {} {}
    INST {i4004/tio_board/mux_data_in_138_18/g3} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.472} {51.913} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_138_18/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.472} {51.913} {} {} {}
    INST {i4004/tio_board/mux_data_in_136_13/g3} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.623} {52.063} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_136_13/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.623} {52.063} {} {} {}
    INST {i4004/tio_board/g3} {in_0} {^} {z} {^} {} {} {0.099} {0.000} {0.000} {} {11.721} {52.162} {} {7} {}
    NET {} {} {} {} {} {i4004/tio_board/data[1]} {} {0.000} {0.000} {0.000} {0.011} {11.721} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.440} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.440} {} {} {}
  END_CAP_CLK_PATH

END_PATH 30

PATH 31
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {i4004/tio_board/data_out_reg[3]} {clk}
  ENDPT {i4004/tio_board/data_out_reg[3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.811}
    {=} {Slack Time} {40.440}
  END_SLK_CLC
  SLK 40.440

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.440} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.440} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.440} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.440} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.696} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.696} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.370} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.370} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.651} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.651} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.762} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.762} {} {} {}
    INST {i4004/tio_board/mux_data_in_138_18/g1} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.472} {51.913} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_138_18/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.472} {51.913} {} {} {}
    INST {i4004/tio_board/mux_data_in_136_13/g1} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.623} {52.063} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_136_13/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.623} {52.063} {} {} {}
    INST {i4004/tio_board/g53} {in_0} {^} {z} {^} {} {} {0.099} {0.000} {0.000} {} {11.721} {52.162} {} {7} {}
    NET {} {} {} {} {} {i4004/tio_board/data[3]} {} {0.000} {0.000} {0.000} {0.011} {11.721} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.440} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.440} {} {} {}
  END_CAP_CLK_PATH

END_PATH 31

PATH 32
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {i4004/tio_board/data_out_reg[2]} {clk}
  ENDPT {i4004/tio_board/data_out_reg[2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.811}
    {=} {Slack Time} {40.440}
  END_SLK_CLC
  SLK 40.440

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.440} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.440} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.440} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.440} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.696} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.696} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.370} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.370} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.651} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.651} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.762} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.762} {} {} {}
    INST {i4004/tio_board/mux_data_in_138_18/g2} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.472} {51.913} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_138_18/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.472} {51.913} {} {} {}
    INST {i4004/tio_board/mux_data_in_136_13/g2} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.623} {52.063} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_136_13/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.623} {52.063} {} {} {}
    INST {i4004/tio_board/g54} {in_0} {^} {z} {^} {} {} {0.099} {0.000} {0.000} {} {11.721} {52.162} {} {7} {}
    NET {} {} {} {} {} {i4004/tio_board/data[2]} {} {0.000} {0.000} {0.000} {0.011} {11.721} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.440} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.440} {} {} {}
  END_CAP_CLK_PATH

END_PATH 32

PATH 33
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {i4004/tio_board/data_out_reg[1]} {clk}
  ENDPT {i4004/tio_board/data_out_reg[1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.811}
    {=} {Slack Time} {40.440}
  END_SLK_CLC
  SLK 40.440

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.440} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.440} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.440} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.440} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.696} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.696} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.370} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.370} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.651} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.651} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.762} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.762} {} {} {}
    INST {i4004/tio_board/mux_data_in_138_18/g3} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.472} {51.913} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_138_18/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.472} {51.913} {} {} {}
    INST {i4004/tio_board/mux_data_in_136_13/g3} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.623} {52.063} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_136_13/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.623} {52.063} {} {} {}
    INST {i4004/tio_board/g3} {in_0} {^} {z} {^} {} {} {0.099} {0.000} {0.000} {} {11.721} {52.162} {} {7} {}
    NET {} {} {} {} {} {i4004/tio_board/data[1]} {} {0.000} {0.000} {0.000} {0.011} {11.721} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.440} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.440} {} {} {}
  END_CAP_CLK_PATH

END_PATH 33

PATH 34
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {i4004/ip_board/incr_in_reg[0]} {clk}
  ENDPT {i4004/ip_board/incr_in_reg[0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.797999999999995}
    {=} {Slack Time} {40.453}
  END_SLK_CLC
  SLK 40.453

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.453} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.453} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.453} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.453} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.709} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.709} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.382} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.382} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.663} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.663} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.766} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.766} {} {} {}
    INST {i4004/tio_board/mux_data_in_138_18/g4} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.464} {51.917} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_138_18/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.464} {51.917} {} {} {}
    INST {i4004/tio_board/mux_data_in_136_13/g4} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.614} {52.067} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_136_13/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.614} {52.067} {} {} {}
    INST {i4004/tio_board/g55} {in_0} {^} {z} {^} {} {} {0.095} {0.000} {0.000} {} {11.709} {52.162} {} {6} {}
    NET {} {} {} {} {} {i4004/tio_board/data[0]} {} {0.000} {0.000} {0.000} {0.010} {11.709} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.453} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.453} {} {} {}
  END_CAP_CLK_PATH

END_PATH 34

PATH 35
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {i4004/id_board/opa_reg[0]} {clk}
  ENDPT {i4004/id_board/opa_reg[0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.797999999999995}
    {=} {Slack Time} {40.453}
  END_SLK_CLC
  SLK 40.453

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.453} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.453} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.453} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.453} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.709} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.709} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.382} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.382} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.663} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.663} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.766} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.766} {} {} {}
    INST {i4004/tio_board/mux_data_in_138_18/g4} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.464} {51.917} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_138_18/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.464} {51.917} {} {} {}
    INST {i4004/tio_board/mux_data_in_136_13/g4} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.614} {52.067} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_136_13/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.614} {52.067} {} {} {}
    INST {i4004/tio_board/g55} {in_0} {^} {z} {^} {} {} {0.095} {0.000} {0.000} {} {11.709} {52.162} {} {6} {}
    NET {} {} {} {} {} {i4004/tio_board/data[0]} {} {0.000} {0.000} {0.000} {0.010} {11.709} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.453} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.453} {} {} {}
  END_CAP_CLK_PATH

END_PATH 35

PATH 36
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {i4004/id_board/opr_reg[0]} {clk}
  ENDPT {i4004/id_board/opr_reg[0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.797999999999995}
    {=} {Slack Time} {40.453}
  END_SLK_CLC
  SLK 40.453

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.453} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.453} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.453} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.453} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.709} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.709} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.382} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.382} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.663} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.663} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.766} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.766} {} {} {}
    INST {i4004/tio_board/mux_data_in_138_18/g4} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.464} {51.917} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_138_18/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.464} {51.917} {} {} {}
    INST {i4004/tio_board/mux_data_in_136_13/g4} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.614} {52.067} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_136_13/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.614} {52.067} {} {} {}
    INST {i4004/tio_board/g55} {in_0} {^} {z} {^} {} {} {0.095} {0.000} {0.000} {} {11.709} {52.162} {} {6} {}
    NET {} {} {} {} {} {i4004/tio_board/data[0]} {} {0.000} {0.000} {0.000} {0.010} {11.709} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.453} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.453} {} {} {}
  END_CAP_CLK_PATH

END_PATH 36

PATH 37
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {i4004/tio_board/data_out_reg[0]} {clk}
  ENDPT {i4004/tio_board/data_out_reg[0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.797999999999995}
    {=} {Slack Time} {40.453}
  END_SLK_CLC
  SLK 40.453

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.453} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.453} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.453} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.453} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.709} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.709} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.382} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.382} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.663} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.663} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.766} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.766} {} {} {}
    INST {i4004/tio_board/mux_data_in_138_18/g4} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.464} {51.917} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_138_18/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.464} {51.917} {} {} {}
    INST {i4004/tio_board/mux_data_in_136_13/g4} {data0} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.614} {52.067} {} {1} {}
    NET {} {} {} {} {} {i4004/tio_board/mux_data_in_136_13/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.614} {52.067} {} {} {}
    INST {i4004/tio_board/g55} {in_0} {^} {z} {^} {} {} {0.095} {0.000} {0.000} {} {11.709} {52.162} {} {6} {}
    NET {} {} {} {} {} {i4004/tio_board/data[0]} {} {0.000} {0.000} {0.000} {0.010} {11.709} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.453} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.453} {} {} {}
  END_CAP_CLK_PATH

END_PATH 37

PATH 38
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[0][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[0][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 38

PATH 39
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[0][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[0][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 39

PATH 40
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[0][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[0][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 40

PATH 41
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[1][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[1][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 41

PATH 42
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[1][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[1][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 42

PATH 43
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[1][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[1][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 43

PATH 44
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[2][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[2][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 44

PATH 45
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[2][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[2][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 45

PATH 46
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[2][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[2][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 46

PATH 47
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[3][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[3][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 47

PATH 48
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[3][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[3][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 48

PATH 49
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[3][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[3][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 49

PATH 50
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[4][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[4][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 50

PATH 51
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[4][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[4][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 51

PATH 52
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[4][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[4][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 52

PATH 53
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[5][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[5][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 53

PATH 54
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[5][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[5][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 54

PATH 55
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[5][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[5][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 55

PATH 56
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[6][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[6][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 56

PATH 57
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[6][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[6][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 57

PATH 58
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[6][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[6][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 58

PATH 59
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[7][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[7][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 59

PATH 60
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[7][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[7][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 60

PATH 61
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[7][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[7][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 61

PATH 62
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[8][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[8][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 62

PATH 63
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[8][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[8][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 63

PATH 64
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[8][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[8][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 64

PATH 65
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[9][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[9][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 65

PATH 66
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[9][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[9][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 66

PATH 67
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[9][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[9][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 67

PATH 68
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[10][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[10][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 68

PATH 69
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[10][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[10][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 69

PATH 70
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[10][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[10][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 70

PATH 71
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[11][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[11][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 71

PATH 72
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[11][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[11][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 72

PATH 73
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[11][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[11][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 73

PATH 74
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[12][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[12][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 74

PATH 75
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[12][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[12][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 75

PATH 76
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[12][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[12][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 76

PATH 77
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[13][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[13][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 77

PATH 78
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[13][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[13][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 78

PATH 79
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[13][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[13][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 79

PATH 80
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[14][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[14][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 80

PATH 81
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[14][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[14][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 81

PATH 82
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[14][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[14][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 82

PATH 83
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[15][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[15][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 83

PATH 84
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[15][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[15][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 84

PATH 85
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[15][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[15][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 85

PATH 86
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[16][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[16][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 86

PATH 87
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[16][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[16][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 87

PATH 88
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[16][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[16][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 88

PATH 89
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[17][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[17][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 89

PATH 90
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[17][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[17][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 90

PATH 91
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[17][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[17][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 91

PATH 92
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[18][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[18][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 92

PATH 93
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[18][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[18][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 93

PATH 94
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[18][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[18][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 94

PATH 95
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[19][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[19][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 95

PATH 96
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[19][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[19][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 96

PATH 97
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[19][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[19][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 97

PATH 98
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[20][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[20][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 98

PATH 99
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[20][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[20][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 99

PATH 100
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[20][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[20][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 100

PATH 101
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[21][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[21][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 101

PATH 102
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[21][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[21][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 102

PATH 103
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[21][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[21][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 103

PATH 104
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[22][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[22][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 104

PATH 105
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[22][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[22][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 105

PATH 106
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[22][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[22][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 106

PATH 107
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[23][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[23][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 107

PATH 108
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[23][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[23][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 108

PATH 109
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[23][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[23][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 109

PATH 110
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[24][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[24][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 110

PATH 111
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[24][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[24][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 111

PATH 112
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[24][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[24][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 112

PATH 113
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[25][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[25][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 113

PATH 114
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[25][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[25][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 114

PATH 115
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[25][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[25][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 115

PATH 116
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[26][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[26][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 116

PATH 117
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[26][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[26][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 117

PATH 118
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[26][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[26][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 118

PATH 119
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[27][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[27][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 119

PATH 120
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[27][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[27][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 120

PATH 121
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[27][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[27][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 121

PATH 122
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[28][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[28][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 122

PATH 123
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[28][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[28][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 123

PATH 124
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[28][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[28][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 124

PATH 125
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[29][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[29][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 125

PATH 126
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[29][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[29][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 126

PATH 127
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[29][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[29][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 127

PATH 128
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[30][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[30][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 128

PATH 129
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[30][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[30][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 129

PATH 130
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[30][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[30][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 130

PATH 131
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[31][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[31][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 131

PATH 132
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[31][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[31][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 132

PATH 133
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[31][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[31][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 133

PATH 134
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[0][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[0][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 134

PATH 135
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[0][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[0][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 135

PATH 136
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[0][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[0][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 136

PATH 137
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[1][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[1][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 137

PATH 138
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[1][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[1][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 138

PATH 139
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[1][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[1][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 139

PATH 140
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[2][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[2][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 140

PATH 141
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[2][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[2][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 141

PATH 142
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[2][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[2][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 142

PATH 143
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[3][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[3][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 143

PATH 144
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[3][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[3][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 144

PATH 145
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[3][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[3][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 145

PATH 146
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[4][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[4][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 146

PATH 147
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[4][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[4][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 147

PATH 148
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[4][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[4][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 148

PATH 149
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[5][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[5][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 149

PATH 150
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[5][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[5][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 150

PATH 151
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[5][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[5][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 151

PATH 152
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[6][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[6][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 152

PATH 153
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[6][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[6][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 153

PATH 154
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[6][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[6][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 154

PATH 155
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[7][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[7][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 155

PATH 156
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[7][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[7][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 156

PATH 157
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[7][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[7][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 157

PATH 158
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[8][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[8][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 158

PATH 159
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[8][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[8][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 159

PATH 160
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[8][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[8][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 160

PATH 161
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[9][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[9][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 161

PATH 162
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[9][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[9][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 162

PATH 163
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[9][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[9][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 163

PATH 164
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[10][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[10][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 164

PATH 165
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[10][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[10][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 165

PATH 166
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[10][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[10][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 166

PATH 167
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[11][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[11][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 167

PATH 168
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[11][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[11][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 168

PATH 169
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[11][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[11][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 169

PATH 170
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[12][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[12][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 170

PATH 171
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[12][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[12][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 171

PATH 172
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[12][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[12][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 172

PATH 173
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[13][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[13][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 173

PATH 174
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[13][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[13][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 174

PATH 175
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[13][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[13][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 175

PATH 176
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[14][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[14][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 176

PATH 177
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[14][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[14][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 177

PATH 178
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[14][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[14][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 178

PATH 179
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[15][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[15][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 179

PATH 180
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[15][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[15][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 180

PATH 181
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[15][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[15][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 181

PATH 182
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[16][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[16][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 182

PATH 183
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[16][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[16][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 183

PATH 184
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[16][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[16][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 184

PATH 185
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[17][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[17][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 185

PATH 186
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[17][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[17][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 186

PATH 187
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[17][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[17][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 187

PATH 188
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[18][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[18][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 188

PATH 189
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[18][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[18][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 189

PATH 190
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[18][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[18][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 190

PATH 191
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[19][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[19][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 191

PATH 192
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[19][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[19][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 192

PATH 193
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[19][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[19][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 193

PATH 194
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[20][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[20][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 194

PATH 195
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[20][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[20][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 195

PATH 196
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[20][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[20][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 196

PATH 197
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[21][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[21][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 197

PATH 198
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[21][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[21][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 198

PATH 199
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[21][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[21][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 199

PATH 200
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[22][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[22][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 200

PATH 201
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[22][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[22][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 201

PATH 202
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[22][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[22][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 202

PATH 203
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[23][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[23][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 203

PATH 204
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[23][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[23][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 204

PATH 205
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[23][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[23][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 205

PATH 206
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[24][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[24][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 206

PATH 207
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[24][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[24][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 207

PATH 208
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[24][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[24][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 208

PATH 209
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[25][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[25][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 209

PATH 210
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[25][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[25][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 210

PATH 211
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[25][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[25][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 211

PATH 212
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[26][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[26][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 212

PATH 213
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[26][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[26][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 213

PATH 214
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[26][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[26][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 214

PATH 215
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[27][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[27][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 215

PATH 216
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[27][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[27][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 216

PATH 217
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[27][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[27][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 217

PATH 218
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[28][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[28][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 218

PATH 219
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[28][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[28][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 219

PATH 220
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[28][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[28][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 220

PATH 221
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[29][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[29][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 221

PATH 222
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[29][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[29][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 222

PATH 223
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[29][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[29][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 223

PATH 224
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[30][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[30][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 224

PATH 225
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[30][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[30][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 225

PATH 226
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[30][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[30][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 226

PATH 227
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[31][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[31][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 227

PATH 228
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[31][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[31][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 228

PATH 229
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[31][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[31][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 229

PATH 230
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[0][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[0][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 230

PATH 231
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[0][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[0][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 231

PATH 232
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[0][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[0][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 232

PATH 233
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[1][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[1][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 233

PATH 234
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[1][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[1][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 234

PATH 235
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[1][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[1][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 235

PATH 236
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[2][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[2][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 236

PATH 237
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[2][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[2][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 237

PATH 238
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[2][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[2][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 238

PATH 239
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[3][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[3][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 239

PATH 240
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[3][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[3][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 240

PATH 241
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[3][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[3][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 241

PATH 242
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[4][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[4][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 242

PATH 243
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[4][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[4][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 243

PATH 244
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[4][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[4][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 244

PATH 245
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[5][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[5][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 245

PATH 246
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[5][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[5][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 246

PATH 247
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[5][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[5][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 247

PATH 248
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[6][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[6][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 248

PATH 249
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[6][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[6][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 249

PATH 250
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[6][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[6][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 250

PATH 251
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[7][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[7][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 251

PATH 252
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[7][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[7][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 252

PATH 253
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[7][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[7][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 253

PATH 254
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[8][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[8][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 254

PATH 255
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[8][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[8][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 255

PATH 256
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[8][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[8][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 256

PATH 257
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[9][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[9][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 257

PATH 258
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[9][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[9][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 258

PATH 259
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[9][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[9][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 259

PATH 260
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[10][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[10][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 260

PATH 261
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[10][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[10][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 261

PATH 262
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[10][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[10][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 262

PATH 263
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[11][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[11][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 263

PATH 264
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[11][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[11][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 264

PATH 265
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[11][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[11][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 265

PATH 266
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[12][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[12][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 266

PATH 267
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[12][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[12][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 267

PATH 268
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[12][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[12][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 268

PATH 269
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[13][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[13][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 269

PATH 270
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[13][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[13][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 270

PATH 271
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[13][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[13][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 271

PATH 272
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[14][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[14][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 272

PATH 273
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[14][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[14][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 273

PATH 274
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[14][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[14][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 274

PATH 275
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[15][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[15][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 275

PATH 276
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[15][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[15][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 276

PATH 277
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[15][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[15][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 277

PATH 278
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[16][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[16][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 278

PATH 279
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[16][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[16][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 279

PATH 280
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[16][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[16][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 280

PATH 281
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[17][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[17][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 281

PATH 282
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[17][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[17][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 282

PATH 283
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[17][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[17][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 283

PATH 284
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[18][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[18][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 284

PATH 285
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[18][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[18][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 285

PATH 286
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[18][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[18][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 286

PATH 287
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[19][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[19][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 287

PATH 288
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[19][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[19][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 288

PATH 289
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[19][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[19][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 289

PATH 290
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[20][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[20][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 290

PATH 291
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[20][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[20][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 291

PATH 292
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[20][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[20][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 292

PATH 293
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[21][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[21][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 293

PATH 294
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[21][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[21][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 294

PATH 295
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[21][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[21][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 295

PATH 296
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[22][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[22][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 296

PATH 297
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[22][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[22][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 297

PATH 298
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[22][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[22][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 298

PATH 299
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[23][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[23][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 299

PATH 300
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[23][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[23][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 300

PATH 301
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[23][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[23][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 301

PATH 302
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[24][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[24][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 302

PATH 303
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[24][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[24][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 303

PATH 304
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[24][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[24][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 304

PATH 305
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[25][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[25][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 305

PATH 306
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[25][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[25][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 306

PATH 307
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[25][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[25][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 307

PATH 308
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[26][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[26][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 308

PATH 309
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[26][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[26][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 309

PATH 310
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[26][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[26][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 310

PATH 311
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[27][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[27][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 311

PATH 312
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[27][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[27][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 312

PATH 313
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[27][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[27][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 313

PATH 314
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[28][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[28][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 314

PATH 315
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[28][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[28][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 315

PATH 316
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[28][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[28][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 316

PATH 317
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[29][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[29][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 317

PATH 318
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[29][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[29][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 318

PATH 319
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[29][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[29][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 319

PATH 320
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[30][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[30][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 320

PATH 321
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[30][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[30][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 321

PATH 322
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[30][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[30][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 322

PATH 323
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[31][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[31][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 323

PATH 324
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[31][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[31][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 324

PATH 325
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[31][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[31][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 325

PATH 326
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[0][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[0][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 326

PATH 327
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[0][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[0][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 327

PATH 328
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[0][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[0][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 328

PATH 329
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[1][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[1][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 329

PATH 330
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[1][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[1][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 330

PATH 331
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[1][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[1][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 331

PATH 332
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[2][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[2][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 332

PATH 333
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[2][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[2][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 333

PATH 334
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[2][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[2][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 334

PATH 335
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[3][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[3][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 335

PATH 336
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[3][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[3][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 336

PATH 337
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[3][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[3][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 337

PATH 338
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[4][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[4][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 338

PATH 339
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[4][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[4][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 339

PATH 340
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[4][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[4][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 340

PATH 341
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[5][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[5][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 341

PATH 342
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[5][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[5][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 342

PATH 343
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[5][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[5][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 343

PATH 344
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[6][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[6][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 344

PATH 345
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[6][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[6][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 345

PATH 346
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[6][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[6][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 346

PATH 347
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[7][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[7][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 347

PATH 348
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[7][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[7][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 348

PATH 349
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[7][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[7][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 349

PATH 350
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[8][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[8][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 350

PATH 351
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[8][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[8][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 351

PATH 352
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[8][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[8][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 352

PATH 353
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[9][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[9][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 353

PATH 354
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[9][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[9][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 354

PATH 355
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[9][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[9][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 355

PATH 356
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[10][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[10][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 356

PATH 357
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[10][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[10][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 357

PATH 358
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[10][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[10][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 358

PATH 359
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[11][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[11][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 359

PATH 360
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[11][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[11][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 360

PATH 361
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[11][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[11][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 361

PATH 362
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[12][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[12][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 362

PATH 363
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[12][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[12][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 363

PATH 364
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[12][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[12][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 364

PATH 365
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[13][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[13][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 365

PATH 366
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[13][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[13][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 366

PATH 367
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[13][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[13][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 367

PATH 368
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[14][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[14][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 368

PATH 369
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[14][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[14][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 369

PATH 370
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[14][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[14][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 370

PATH 371
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[15][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[15][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 371

PATH 372
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[15][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[15][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 372

PATH 373
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[15][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[15][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 373

PATH 374
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[16][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[16][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 374

PATH 375
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[16][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[16][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 375

PATH 376
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[16][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[16][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 376

PATH 377
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[17][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[17][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 377

PATH 378
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[17][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[17][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 378

PATH 379
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[17][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[17][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 379

PATH 380
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[18][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[18][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 380

PATH 381
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[18][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[18][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 381

PATH 382
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[18][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[18][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 382

PATH 383
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[19][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[19][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 383

PATH 384
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[19][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[19][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 384

PATH 385
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[19][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[19][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 385

PATH 386
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[20][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[20][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 386

PATH 387
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[20][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[20][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 387

PATH 388
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[20][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[20][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 388

PATH 389
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[21][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[21][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 389

PATH 390
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[21][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[21][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 390

PATH 391
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[21][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[21][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 391

PATH 392
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[22][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[22][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 392

PATH 393
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[22][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[22][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 393

PATH 394
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[22][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[22][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 394

PATH 395
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[23][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[23][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 395

PATH 396
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[23][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[23][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 396

PATH 397
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[23][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[23][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 397

PATH 398
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[24][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[24][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 398

PATH 399
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[24][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[24][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 399

PATH 400
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[24][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[24][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 400

PATH 401
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[25][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[25][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 401

PATH 402
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[25][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[25][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 402

PATH 403
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[25][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[25][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 403

PATH 404
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[26][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[26][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 404

PATH 405
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[26][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[26][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 405

PATH 406
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[26][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[26][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 406

PATH 407
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[27][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[27][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 407

PATH 408
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[27][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[27][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 408

PATH 409
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[27][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[27][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 409

PATH 410
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[28][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[28][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 410

PATH 411
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[28][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[28][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 411

PATH 412
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[28][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[28][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 412

PATH 413
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[29][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[29][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 413

PATH 414
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[29][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[29][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 414

PATH 415
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[29][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[29][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 415

PATH 416
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[30][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[30][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 416

PATH 417
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[30][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[30][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 417

PATH 418
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[30][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[30][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 418

PATH 419
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[31][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[31][3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g1} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[3]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 419

PATH 420
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[31][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[31][2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g2} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[2]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 420

PATH 421
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[31][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[31][1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.678999999999995}
    {=} {Slack Time} {40.572}
  END_SLK_CLC
  SLK 40.572

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.572} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.572} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.572} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.828} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.828} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.501} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.501} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.783} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.783} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.894} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g3} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.590} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[1]} {} {0.000} {0.000} {0.000} {0.012} {11.590} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.572} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.572} {} {} {}
  END_CAP_CLK_PATH

END_PATH 421

PATH 422
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[0][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[0][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 422

PATH 423
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[1][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[1][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 423

PATH 424
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[2][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[2][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 424

PATH 425
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[3][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[3][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 425

PATH 426
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[4][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[4][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 426

PATH 427
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[5][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[5][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 427

PATH 428
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[6][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[6][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 428

PATH 429
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[7][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[7][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 429

PATH 430
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[8][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[8][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 430

PATH 431
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[9][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[9][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 431

PATH 432
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[10][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[10][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 432

PATH 433
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[11][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[11][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 433

PATH 434
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[12][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[12][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 434

PATH 435
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[13][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[13][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 435

PATH 436
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[14][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[14][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 436

PATH 437
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[15][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[15][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 437

PATH 438
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[16][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[16][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 438

PATH 439
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[17][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[17][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 439

PATH 440
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[18][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[18][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 440

PATH 441
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[19][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[19][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 441

PATH 442
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[20][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[20][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 442

PATH 443
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[21][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[21][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 443

PATH 444
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[22][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[22][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 444

PATH 445
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[23][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[23][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 445

PATH 446
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[24][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[24][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 446

PATH 447
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[25][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[25][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 447

PATH 448
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[26][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[26][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 448

PATH 449
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[27][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[27][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 449

PATH 450
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[28][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[28][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 450

PATH 451
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[29][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[29][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 451

PATH 452
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[30][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[30][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 452

PATH 453
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[31][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[31][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 453

PATH 454
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[0][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[0][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 454

PATH 455
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[1][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[1][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 455

PATH 456
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[2][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[2][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 456

PATH 457
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[3][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[3][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 457

PATH 458
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[4][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[4][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 458

PATH 459
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[5][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[5][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 459

PATH 460
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[6][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[6][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 460

PATH 461
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[7][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[7][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 461

PATH 462
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[8][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[8][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 462

PATH 463
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[9][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[9][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 463

PATH 464
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[10][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[10][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 464

PATH 465
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[11][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[11][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 465

PATH 466
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[12][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[12][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 466

PATH 467
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[13][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[13][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 467

PATH 468
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[14][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[14][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 468

PATH 469
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[15][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[15][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 469

PATH 470
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[16][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[16][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 470

PATH 471
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[17][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[17][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 471

PATH 472
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[18][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[18][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 472

PATH 473
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[19][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[19][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 473

PATH 474
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[20][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[20][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 474

PATH 475
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[21][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[21][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 475

PATH 476
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[22][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[22][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 476

PATH 477
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[23][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[23][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 477

PATH 478
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[24][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[24][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 478

PATH 479
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[25][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[25][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 479

PATH 480
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[26][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[26][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 480

PATH 481
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[27][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[27][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 481

PATH 482
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[28][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[28][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 482

PATH 483
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[29][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[29][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 483

PATH 484
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[30][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[30][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 484

PATH 485
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[31][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[31][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 485

PATH 486
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[0][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[0][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 486

PATH 487
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[1][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[1][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 487

PATH 488
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[2][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[2][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 488

PATH 489
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[3][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[3][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 489

PATH 490
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[4][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[4][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 490

PATH 491
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[5][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[5][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 491

PATH 492
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[6][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[6][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 492

PATH 493
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[7][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[7][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 493

PATH 494
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[8][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[8][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 494

PATH 495
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[9][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[9][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 495

PATH 496
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[10][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[10][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 496

PATH 497
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[11][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[11][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 497

PATH 498
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[12][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[12][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 498

PATH 499
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[13][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[13][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 499

PATH 500
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[14][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[14][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 500

PATH 501
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[15][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[15][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 501

PATH 502
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[16][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[16][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 502

PATH 503
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[17][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[17][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 503

PATH 504
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[18][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[18][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 504

PATH 505
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[19][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[19][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 505

PATH 506
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[20][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[20][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 506

PATH 507
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[21][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[21][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 507

PATH 508
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[22][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[22][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 508

PATH 509
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[23][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[23][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 509

PATH 510
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[24][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[24][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 510

PATH 511
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[25][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[25][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 511

PATH 512
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[26][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[26][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 512

PATH 513
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[27][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[27][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 513

PATH 514
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[28][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[28][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 514

PATH 515
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[29][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[29][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 515

PATH 516
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[30][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[30][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 516

PATH 517
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[31][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[31][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 517

PATH 518
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[0][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[0][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 518

PATH 519
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[1][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[1][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 519

PATH 520
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[2][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[2][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 520

PATH 521
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[3][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[3][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 521

PATH 522
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[4][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[4][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 522

PATH 523
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[5][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[5][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 523

PATH 524
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[6][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[6][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 524

PATH 525
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[7][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[7][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 525

PATH 526
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[8][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[8][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 526

PATH 527
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[9][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[9][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 527

PATH 528
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[10][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[10][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 528

PATH 529
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[11][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[11][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 529

PATH 530
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[12][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[12][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 530

PATH 531
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[13][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[13][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 531

PATH 532
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[14][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[14][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 532

PATH 533
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[15][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[15][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 533

PATH 534
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[16][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[16][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 534

PATH 535
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[17][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[17][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 535

PATH 536
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[18][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[18][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 536

PATH 537
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[19][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[19][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 537

PATH 538
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[20][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[20][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 538

PATH 539
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[21][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[21][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 539

PATH 540
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[22][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[22][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 540

PATH 541
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[23][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[23][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 541

PATH 542
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[24][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[24][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 542

PATH 543
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[25][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[25][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 543

PATH 544
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[26][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[26][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 544

PATH 545
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[27][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[27][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 545

PATH 546
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[28][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[28][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 546

PATH 547
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[29][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[29][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 547

PATH 548
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[30][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[30][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 548

PATH 549
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[31][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[31][0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.671}
    {=} {Slack Time} {40.580}
  END_SLK_CLC
  SLK 40.580

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.580} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.580} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.580} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.836} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.836} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.510} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.510} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.791} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.791} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {51.894} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {51.894} {} {} {}
    INST {ram_0/mux_189_32/g4} {data0} {^} {z} {^} {} {} {0.268} {0.000} {0.000} {} {11.582} {52.162} {} {128} {}
    NET {} {} {} {} {} {ram_0/mux_189_32/z[0]} {} {0.000} {0.000} {0.000} {0.012} {11.582} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.580} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.580} {} {} {}
  END_CAP_CLK_PATH

END_PATH 549

PATH 550
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rom_0/srcff_reg} {clk}
  ENDPT {rom_0/srcff_reg} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.646}
    {=} {Slack Time} {40.605}
  END_SLK_CLC
  SLK 40.605

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.605} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.605} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.605} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.605} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.861} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.861} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {v} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.534} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.534} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {v} {z} {v} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.816} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.816} {} {} {}
    INST {ram_0/g90} {in_0} {v} {z} {v} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.927} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.927} {} {} {}
    INST {rom_0/g95} {in_2} {v} {z} {^} {} {} {0.120} {0.000} {0.000} {} {11.442} {52.047} {} {1} {}
    NET {} {} {} {} {} {rom_0/n_164} {} {0.000} {0.000} {0.000} {0.001} {11.442} {52.047} {} {} {}
    INST {rom_0/g96} {in_0} {^} {z} {v} {} {} {0.068} {0.000} {0.000} {} {11.510} {52.115} {} {1} {}
    NET {} {} {} {} {} {rom_0/n_166} {} {0.000} {0.000} {0.000} {0.001} {11.510} {52.115} {} {} {}
    INST {rom_0/g97} {in_0} {v} {z} {^} {} {} {0.047} {0.000} {0.000} {} {11.557} {52.162} {} {2} {}
    NET {} {} {} {} {} {rom_0/chipnum} {} {0.000} {0.000} {0.000} {0.002} {11.557} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.605} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.605} {} {} {}
  END_CAP_CLK_PATH

END_PATH 550

PATH 551
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram_sel_reg} {clk}
  ENDPT {ram_0/ram_sel_reg} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.323}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.177}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.561999999999998}
    {=} {Slack Time} {40.615}
  END_SLK_CLC
  SLK 40.615

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.615} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.615} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.615} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.615} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.871} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.871} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {v} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.545} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.545} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {v} {z} {v} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.826} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.826} {} {} {}
    INST {ram_0/g88} {in_0} {v} {z} {v} {} {} {0.111} {0.000} {0.000} {} {11.322} {51.937} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {51.937} {} {} {}
    INST {ram_0/g128} {in_0} {v} {z} {^} {} {} {0.036} {0.000} {0.000} {} {11.358} {51.974} {} {1} {}
    NET {} {} {} {} {} {ram_0/n_230} {} {0.000} {0.000} {0.000} {0.001} {11.358} {51.974} {} {} {}
    INST {ram_0/g129} {in_1} {^} {z} {v} {} {} {0.068} {0.000} {0.000} {} {11.427} {52.042} {} {1} {}
    NET {} {} {} {} {} {ram_0/n_231} {} {0.000} {0.000} {0.000} {0.001} {11.427} {52.042} {} {} {}
    INST {ram_0/g130} {in_0} {v} {z} {^} {} {} {0.047} {0.000} {0.000} {} {11.473} {52.089} {} {2} {}
    NET {} {} {} {} {} {ram_0/n_52} {} {0.000} {0.000} {0.000} {0.002} {11.473} {52.089} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.615} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.615} {} {} {}
  END_CAP_CLK_PATH

END_PATH 551

PATH 552
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rom_0/io_out_reg[3]} {clk}
  ENDPT {rom_0/io_out_reg[3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.561}
    {=} {Slack Time} {40.690}
  END_SLK_CLC
  SLK 40.690

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.690} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.690} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.690} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.690} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.946} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.946} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.619} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.619} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.900} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.900} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {52.011} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {52.011} {} {} {}
    INST {rom_0/mux_io_out_217_18/g1} {data1} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.472} {52.162} {} {1} {}
    NET {} {} {} {} {} {rom_0/mux_io_out_217_18/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.472} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.690} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.690} {} {} {}
  END_CAP_CLK_PATH

END_PATH 552

PATH 553
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rom_0/io_out_reg[2]} {clk}
  ENDPT {rom_0/io_out_reg[2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.561}
    {=} {Slack Time} {40.690}
  END_SLK_CLC
  SLK 40.690

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.690} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.690} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.690} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.690} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.946} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.946} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.619} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.619} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.900} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.900} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {52.011} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {52.011} {} {} {}
    INST {rom_0/mux_io_out_217_18/g2} {data1} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.472} {52.162} {} {1} {}
    NET {} {} {} {} {} {rom_0/mux_io_out_217_18/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.472} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.690} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.690} {} {} {}
  END_CAP_CLK_PATH

END_PATH 553

PATH 554
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rom_0/io_out_reg[1]} {clk}
  ENDPT {rom_0/io_out_reg[1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.561}
    {=} {Slack Time} {40.690}
  END_SLK_CLC
  SLK 40.690

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.690} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.690} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.690} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.690} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.946} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.946} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.619} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.619} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.900} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.900} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {52.011} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {52.011} {} {} {}
    INST {rom_0/mux_io_out_217_18/g3} {data1} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.472} {52.162} {} {1} {}
    NET {} {} {} {} {} {rom_0/mux_io_out_217_18/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.472} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.690} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.690} {} {} {}
  END_CAP_CLK_PATH

END_PATH 554

PATH 555
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rom_0/io_out_reg[0]} {clk}
  ENDPT {rom_0/io_out_reg[0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.552999999999997}
    {=} {Slack Time} {40.698}
  END_SLK_CLC
  SLK 40.698

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.698} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.698} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.698} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.698} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {50.954} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {50.954} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.627} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.627} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.908} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.908} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {52.011} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {52.011} {} {} {}
    INST {rom_0/mux_io_out_217_18/g4} {data1} {^} {z} {^} {} {} {0.150} {0.000} {0.000} {} {11.464} {52.162} {} {1} {}
    NET {} {} {} {} {} {rom_0/mux_io_out_217_18/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.464} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.698} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.698} {} {} {}
  END_CAP_CLK_PATH

END_PATH 555

PATH 556
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/oport_reg[3]} {clk}
  ENDPT {ram_0/oport_reg[3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.323}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.177}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.409999999999997}
    {=} {Slack Time} {40.767}
  END_SLK_CLC
  SLK 40.767

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.767} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.767} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.767} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.767} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {51.023} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {51.023} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.697} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.697} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.978} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.978} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {52.089} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {52.089} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.767} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.767} {} {} {}
  END_CAP_CLK_PATH

END_PATH 556

PATH 557
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/oport_reg[2]} {clk}
  ENDPT {ram_0/oport_reg[2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.323}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.177}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.409999999999997}
    {=} {Slack Time} {40.767}
  END_SLK_CLC
  SLK 40.767

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.767} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.767} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.767} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.767} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {51.023} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {51.023} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.697} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.697} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.978} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.978} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {52.089} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {52.089} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.767} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.767} {} {} {}
  END_CAP_CLK_PATH

END_PATH 557

PATH 558
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/oport_reg[1]} {clk}
  ENDPT {ram_0/oport_reg[1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.323}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.177}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.409999999999997}
    {=} {Slack Time} {40.767}
  END_SLK_CLC
  SLK 40.767

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.767} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.767} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.767} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.767} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {51.023} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {51.023} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.697} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.697} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.978} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.978} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {52.089} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {52.089} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.767} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.767} {} {} {}
  END_CAP_CLK_PATH

END_PATH 558

PATH 559
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/char_num_reg[3]} {clk}
  ENDPT {ram_0/char_num_reg[3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.323}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.177}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.409999999999997}
    {=} {Slack Time} {40.767}
  END_SLK_CLC
  SLK 40.767

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.767} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.767} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.767} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.767} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {51.023} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {51.023} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.697} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.697} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.978} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.978} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {52.089} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {52.089} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.767} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.767} {} {} {}
  END_CAP_CLK_PATH

END_PATH 559

PATH 560
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/char_num_reg[2]} {clk}
  ENDPT {ram_0/char_num_reg[2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.323}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.177}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.409999999999997}
    {=} {Slack Time} {40.767}
  END_SLK_CLC
  SLK 40.767

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.767} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.767} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.767} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.767} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {51.023} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {51.023} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.697} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.697} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.978} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.978} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {52.089} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {52.089} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.767} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.767} {} {} {}
  END_CAP_CLK_PATH

END_PATH 560

PATH 561
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/char_num_reg[1]} {clk}
  ENDPT {ram_0/char_num_reg[1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.323}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.177}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.409999999999997}
    {=} {Slack Time} {40.767}
  END_SLK_CLC
  SLK 40.767

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.767} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.767} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.767} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.767} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {51.023} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {51.023} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.697} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.697} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.978} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.978} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {52.089} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {52.089} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.767} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.767} {} {} {}
  END_CAP_CLK_PATH

END_PATH 561

PATH 562
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/reg_num_reg[1]} {clk}
  ENDPT {ram_0/reg_num_reg[1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.323}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.177}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.409999999999997}
    {=} {Slack Time} {40.767}
  END_SLK_CLC
  SLK 40.767

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.767} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.767} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.767} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.767} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {51.023} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {51.023} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.697} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.697} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.978} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.978} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {52.089} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {52.089} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.767} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.767} {} {} {}
  END_CAP_CLK_PATH

END_PATH 562

PATH 563
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/opa_reg[3]} {clk}
  ENDPT {ram_0/opa_reg[3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.323}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.177}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.409999999999997}
    {=} {Slack Time} {40.767}
  END_SLK_CLC
  SLK 40.767

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.767} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.767} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.767} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.767} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {51.023} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {51.023} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.697} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.697} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.978} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.978} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {52.089} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {52.089} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.767} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.767} {} {} {}
  END_CAP_CLK_PATH

END_PATH 563

PATH 564
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/opa_reg[2]} {clk}
  ENDPT {ram_0/opa_reg[2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.323}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.177}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.409999999999997}
    {=} {Slack Time} {40.767}
  END_SLK_CLC
  SLK 40.767

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.767} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.767} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.767} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.767} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {51.023} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {51.023} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.697} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.697} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.978} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.978} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {52.089} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {52.089} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.767} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.767} {} {} {}
  END_CAP_CLK_PATH

END_PATH 564

PATH 565
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/opa_reg[1]} {clk}
  ENDPT {ram_0/opa_reg[1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.323}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.177}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.409999999999997}
    {=} {Slack Time} {40.767}
  END_SLK_CLC
  SLK 40.767

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.767} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.767} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.767} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.767} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {51.023} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {51.023} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.697} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.697} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.978} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.978} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {52.089} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {52.089} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.767} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.767} {} {} {}
  END_CAP_CLK_PATH

END_PATH 565

PATH 566
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/oport_reg[0]} {clk}
  ENDPT {ram_0/oport_reg[0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.323}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.177}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.402000000000001}
    {=} {Slack Time} {40.775}
  END_SLK_CLC
  SLK 40.775

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.775} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.775} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.775} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.775} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {51.031} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {51.031} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.705} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.705} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.986} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.986} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {52.089} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {52.089} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.775} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.775} {} {} {}
  END_CAP_CLK_PATH

END_PATH 566

PATH 567
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/char_num_reg[0]} {clk}
  ENDPT {ram_0/char_num_reg[0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.323}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.177}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.402000000000001}
    {=} {Slack Time} {40.775}
  END_SLK_CLC
  SLK 40.775

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.775} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.775} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.775} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.775} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {51.031} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {51.031} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.705} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.705} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.986} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.986} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {52.089} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {52.089} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.775} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.775} {} {} {}
  END_CAP_CLK_PATH

END_PATH 567

PATH 568
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/reg_num_reg[0]} {clk}
  ENDPT {ram_0/reg_num_reg[0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.323}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.177}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.402000000000001}
    {=} {Slack Time} {40.775}
  END_SLK_CLC
  SLK 40.775

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.775} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.775} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.775} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.775} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {51.031} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {51.031} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.705} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.705} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.986} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.986} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {52.089} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {52.089} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.775} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.775} {} {} {}
  END_CAP_CLK_PATH

END_PATH 568

PATH 569
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/opa_reg[0]} {clk}
  ENDPT {ram_0/opa_reg[0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.323}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.177}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.402000000000001}
    {=} {Slack Time} {40.775}
  END_SLK_CLC
  SLK 40.775

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.775} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.775} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.775} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.775} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {51.031} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {51.031} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.705} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.705} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {51.986} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {51.986} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {52.089} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {52.089} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.775} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.775} {} {} {}
  END_CAP_CLK_PATH

END_PATH 569

PATH 570
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rom_0/fetch_addr_reg[7]} {clk}
  ENDPT {rom_0/fetch_addr_reg[7]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.410999999999994}
    {=} {Slack Time} {40.840}
  END_SLK_CLC
  SLK 40.840

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.840} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.840} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.840} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.840} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {51.096} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {51.096} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.770} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.770} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {52.051} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {52.051} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {52.162} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.840} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.840} {} {} {}
  END_CAP_CLK_PATH

END_PATH 570

PATH 571
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rom_0/fetch_addr_reg[6]} {clk}
  ENDPT {rom_0/fetch_addr_reg[6]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.410999999999994}
    {=} {Slack Time} {40.840}
  END_SLK_CLC
  SLK 40.840

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.840} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.840} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.840} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.840} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {51.096} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {51.096} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.770} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.770} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {52.051} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {52.051} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {52.162} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.840} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.840} {} {} {}
  END_CAP_CLK_PATH

END_PATH 571

PATH 572
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rom_0/fetch_addr_reg[5]} {clk}
  ENDPT {rom_0/fetch_addr_reg[5]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.410999999999994}
    {=} {Slack Time} {40.840}
  END_SLK_CLC
  SLK 40.840

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.840} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.840} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.840} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.840} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {51.096} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {51.096} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.770} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.770} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {52.051} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {52.051} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {52.162} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.840} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.840} {} {} {}
  END_CAP_CLK_PATH

END_PATH 572

PATH 573
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rom_0/fetch_addr_reg[3]} {clk}
  ENDPT {rom_0/fetch_addr_reg[3]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.410999999999994}
    {=} {Slack Time} {40.840}
  END_SLK_CLC
  SLK 40.840

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.840} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.840} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.840} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.840} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {51.096} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {51.096} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g1} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.770} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[3]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.770} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g1} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {52.051} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[3]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {52.051} {} {} {}
    INST {ram_0/g88} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {52.162} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[3]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.840} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.840} {} {} {}
  END_CAP_CLK_PATH

END_PATH 573

PATH 574
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rom_0/fetch_addr_reg[2]} {clk}
  ENDPT {rom_0/fetch_addr_reg[2]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.410999999999994}
    {=} {Slack Time} {40.840}
  END_SLK_CLC
  SLK 40.840

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.840} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.840} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.840} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.840} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {51.096} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {51.096} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g2} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.770} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[2]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.770} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g2} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {52.051} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[2]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {52.051} {} {} {}
    INST {ram_0/g89} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {52.162} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[2]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.840} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.840} {} {} {}
  END_CAP_CLK_PATH

END_PATH 574

PATH 575
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rom_0/fetch_addr_reg[1]} {clk}
  ENDPT {rom_0/fetch_addr_reg[1]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.410999999999994}
    {=} {Slack Time} {40.840}
  END_SLK_CLC
  SLK 40.840

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.840} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.840} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.840} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.840} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {51.096} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {51.096} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g3} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.770} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[1]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.770} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g3} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {52.051} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[1]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {52.051} {} {} {}
    INST {ram_0/g90} {in_0} {^} {z} {^} {} {} {0.111} {0.000} {0.000} {} {11.322} {52.162} {} {13} {}
    NET {} {} {} {} {} {ram_0/data[1]} {} {0.000} {0.000} {0.000} {0.016} {11.322} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.840} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.840} {} {} {}
  END_CAP_CLK_PATH

END_PATH 575

PATH 576
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rom_0/fetch_addr_reg[4]} {clk}
  ENDPT {rom_0/fetch_addr_reg[4]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.402999999999999}
    {=} {Slack Time} {40.848}
  END_SLK_CLC
  SLK 40.848

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.848} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.848} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.848} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.848} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {51.104} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {51.104} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.778} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.778} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {52.059} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {52.059} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {52.162} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.848} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.848} {} {} {}
  END_CAP_CLK_PATH

END_PATH 576

PATH 577
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {rom_0/fetch_addr_reg[0]} {clk}
  ENDPT {rom_0/fetch_addr_reg[0]} {d} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {11.402999999999999}
    {=} {Slack Time} {40.848}
  END_SLK_CLC
  SLK 40.848

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {50.848} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {50.848} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {50.848} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {50.848} {} {} {}
    INST {ram_0/mux_188_32/g5} {sel0} {v} {z} {^} {} {} {0.256} {0.000} {0.000} {} {10.256} {51.104} {} {84} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[0]} {} {0.000} {0.000} {0.000} {0.010} {10.256} {51.104} {} {} {}
    INST {ram_0/ram3/mux_ram_array[addr]_61_24/g4} {sel0} {^} {z} {^} {} {} {0.674} {0.000} {0.000} {} {10.930} {51.778} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/mux_ram_array[addr]_61_24/z[0]} {} {0.000} {0.000} {0.000} {0.001} {10.930} {51.778} {} {} {}
    INST {ram_0/mux_reg_data_in_202_15/g4} {data3} {^} {z} {^} {} {} {0.281} {0.000} {0.000} {} {11.211} {52.059} {} {1} {}
    NET {} {} {} {} {} {ram_0/mux_reg_data_in_202_15/z[0]} {} {0.000} {0.000} {0.000} {0.001} {11.211} {52.059} {} {} {}
    INST {ram_0/g91} {in_0} {^} {z} {^} {} {} {0.103} {0.000} {0.000} {} {11.314} {52.162} {} {11} {}
    NET {} {} {} {} {} {ram_0/data[0]} {} {0.000} {0.000} {0.000} {0.014} {11.314} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-35.848} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-35.848} {} {} {}
  END_CAP_CLK_PATH

END_PATH 577

PATH 578
  VIEW default
  CHECK_TYPE {External Delay Assertion}
  REF {} {}
  ENDPT {} {cmram0_pad} {} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {i4004/id_board/opr_reg[0]} {q} {d_flop} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {External Delay} {5.000}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {47.500}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {6.209000000000003}
    {=} {Slack Time} {41.291}
  END_SLK_CLC
  SLK 41.291

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.291} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.291} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {i4004/id_board/opr_reg[0]} {clk} {^} {q} {v} {} {} {0.372} {0.000} {0.000} {} {5.372} {46.663} {} {9} {}
    NET {} {} {} {} {} {i4004/id_board/opr[0]} {} {0.000} {0.000} {0.000} {0.009} {5.372} {46.663} {} {} {}
    INST {i4004/id_board/g358} {in_0} {v} {z} {^} {} {} {0.082} {0.000} {0.000} {} {5.454} {46.745} {} {7} {}
    NET {} {} {} {} {} {i4004/id_board/n_306} {} {0.000} {0.000} {0.000} {0.007} {5.454} {46.745} {} {} {}
    INST {i4004/id_board/g321} {in_0} {^} {z} {v} {} {} {0.176} {0.000} {0.000} {} {5.630} {46.922} {} {1} {}
    NET {} {} {} {} {} {i4004/id_board/n_408} {} {0.000} {0.000} {0.000} {0.001} {5.630} {46.922} {} {} {}
    INST {i4004/id_board/g322} {in_0} {v} {z} {^} {} {} {0.078} {0.000} {0.000} {} {5.708} {47.000} {} {6} {}
    NET {} {} {} {} {} {i4004/id_board/io} {} {0.000} {0.000} {0.000} {0.006} {5.708} {47.000} {} {} {}
    INST {i4004/id_board/g146} {in_1} {^} {z} {^} {} {} {0.068} {0.000} {0.000} {} {5.777} {47.068} {} {1} {}
    NET {} {} {} {} {} {i4004/id_board/n_229} {} {0.000} {0.000} {0.000} {0.001} {5.777} {47.068} {} {} {}
    INST {i4004/id_board/g148} {in_0} {^} {z} {^} {} {} {0.068} {0.000} {0.000} {} {5.845} {47.137} {} {1} {}
    NET {} {} {} {} {} {i4004/id_board/n_231} {} {0.000} {0.000} {0.000} {0.001} {5.845} {47.137} {} {} {}
    INST {i4004/id_board/g149} {in_0} {^} {z} {^} {} {} {0.068} {0.000} {0.000} {} {5.914} {47.205} {} {1} {}
    NET {} {} {} {} {} {i4004/id_board/n_232} {} {0.000} {0.000} {0.000} {0.001} {5.914} {47.205} {} {} {}
    INST {i4004/id_board/g150} {in_0} {^} {z} {v} {} {} {0.072} {0.000} {0.000} {} {5.986} {47.277} {} {5} {}
    NET {} {} {} {} {} {i4004/id_board/com_n} {} {0.000} {0.000} {0.000} {0.005} {5.986} {47.277} {} {} {}
    INST {i4004/alu_board/g306} {in_3} {v} {z} {v} {} {} {0.176} {0.000} {0.000} {} {6.162} {47.453} {} {1} {}
    NET {} {} {} {} {} {i4004/alu_board/n_258} {} {0.000} {0.000} {0.000} {0.001} {6.162} {47.453} {} {} {}
    INST {i4004/alu_board/g169} {in_0} {v} {z} {^} {} {} {0.047} {0.000} {0.000} {} {6.208} {47.500} {} {3} {}
    NET {} {} {} {} {} {i4004/alu_board/cmram0} {} {0.000} {0.000} {0.000} {0.004} {6.208} {47.500} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {-31.291} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {-31.291} {} {} {}
  END_CAP_CLK_PATH

END_PATH 578

PATH 579
  VIEW default
  CHECK_TYPE {External Delay Assertion}
  REF {} {}
  ENDPT {} {cmrom_pad} {} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {i4004/id_board/opr_reg[0]} {q} {d_flop} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {External Delay} {5.000}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {47.500}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {6.109000000000002}
    {=} {Slack Time} {41.391}
  END_SLK_CLC
  SLK 41.391

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.391} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.391} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {i4004/id_board/opr_reg[0]} {clk} {^} {q} {v} {} {} {0.372} {0.000} {0.000} {} {5.372} {46.762} {} {9} {}
    NET {} {} {} {} {} {i4004/id_board/opr[0]} {} {0.000} {0.000} {0.000} {0.009} {5.372} {46.762} {} {} {}
    INST {i4004/id_board/g358} {in_0} {v} {z} {^} {} {} {0.082} {0.000} {0.000} {} {5.454} {46.845} {} {7} {}
    NET {} {} {} {} {} {i4004/id_board/n_306} {} {0.000} {0.000} {0.000} {0.007} {5.454} {46.845} {} {} {}
    INST {i4004/id_board/g321} {in_0} {^} {z} {v} {} {} {0.176} {0.000} {0.000} {} {5.630} {47.021} {} {1} {}
    NET {} {} {} {} {} {i4004/id_board/n_408} {} {0.000} {0.000} {0.000} {0.001} {5.630} {47.021} {} {} {}
    INST {i4004/id_board/g322} {in_0} {v} {z} {^} {} {} {0.078} {0.000} {0.000} {} {5.708} {47.099} {} {6} {}
    NET {} {} {} {} {} {i4004/id_board/io} {} {0.000} {0.000} {0.000} {0.006} {5.708} {47.099} {} {} {}
    INST {i4004/id_board/g146} {in_1} {^} {z} {^} {} {} {0.068} {0.000} {0.000} {} {5.777} {47.167} {} {1} {}
    NET {} {} {} {} {} {i4004/id_board/n_229} {} {0.000} {0.000} {0.000} {0.001} {5.777} {47.167} {} {} {}
    INST {i4004/id_board/g148} {in_0} {^} {z} {^} {} {} {0.068} {0.000} {0.000} {} {5.845} {47.236} {} {1} {}
    NET {} {} {} {} {} {i4004/id_board/n_231} {} {0.000} {0.000} {0.000} {0.001} {5.845} {47.236} {} {} {}
    INST {i4004/id_board/g149} {in_0} {^} {z} {^} {} {} {0.068} {0.000} {0.000} {} {5.914} {47.304} {} {1} {}
    NET {} {} {} {} {} {i4004/id_board/n_232} {} {0.000} {0.000} {0.000} {0.001} {5.914} {47.304} {} {} {}
    INST {i4004/id_board/g150} {in_0} {^} {z} {v} {} {} {0.072} {0.000} {0.000} {} {5.986} {47.376} {} {5} {}
    NET {} {} {} {} {} {i4004/id_board/com_n} {} {0.000} {0.000} {0.000} {0.005} {5.986} {47.376} {} {} {}
    INST {i4004/alu_board/g170} {in_0} {v} {z} {v} {} {} {0.068} {0.000} {0.000} {} {6.054} {47.445} {} {1} {}
    NET {} {} {} {} {} {i4004/alu_board/n_259} {} {0.000} {0.000} {0.000} {0.001} {6.054} {47.445} {} {} {}
    INST {i4004/alu_board/g171} {in_0} {v} {z} {^} {} {} {0.055} {0.000} {0.000} {} {6.109} {47.500} {} {4} {}
    NET {} {} {} {} {} {i4004/alu_board/cmrom} {} {0.000} {0.000} {0.000} {0.005} {6.109} {47.500} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {-31.391} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {-31.391} {} {} {}
  END_CAP_CLK_PATH

END_PATH 579

PATH 580
  VIEW default
  CHECK_TYPE {External Delay Assertion}
  REF {} {}
  ENDPT {} {cmram3_pad} {} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {i4004/id_board/opr_reg[0]} {q} {d_flop} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {External Delay} {5.000}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {47.500}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {6.070999999999998}
    {=} {Slack Time} {41.429}
  END_SLK_CLC
  SLK 41.429

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.429} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.429} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {i4004/id_board/opr_reg[0]} {clk} {^} {q} {v} {} {} {0.372} {0.000} {0.000} {} {5.372} {46.801} {} {9} {}
    NET {} {} {} {} {} {i4004/id_board/opr[0]} {} {0.000} {0.000} {0.000} {0.009} {5.372} {46.801} {} {} {}
    INST {i4004/id_board/g358} {in_0} {v} {z} {^} {} {} {0.082} {0.000} {0.000} {} {5.454} {46.883} {} {7} {}
    NET {} {} {} {} {} {i4004/id_board/n_306} {} {0.000} {0.000} {0.000} {0.007} {5.454} {46.883} {} {} {}
    INST {i4004/id_board/g321} {in_0} {^} {z} {v} {} {} {0.176} {0.000} {0.000} {} {5.630} {47.059} {} {1} {}
    NET {} {} {} {} {} {i4004/id_board/n_408} {} {0.000} {0.000} {0.000} {0.001} {5.630} {47.059} {} {} {}
    INST {i4004/id_board/g322} {in_0} {v} {z} {^} {} {} {0.078} {0.000} {0.000} {} {5.708} {47.138} {} {6} {}
    NET {} {} {} {} {} {i4004/id_board/io} {} {0.000} {0.000} {0.000} {0.006} {5.708} {47.138} {} {} {}
    INST {i4004/id_board/g146} {in_1} {^} {z} {^} {} {} {0.068} {0.000} {0.000} {} {5.777} {47.206} {} {1} {}
    NET {} {} {} {} {} {i4004/id_board/n_229} {} {0.000} {0.000} {0.000} {0.001} {5.777} {47.206} {} {} {}
    INST {i4004/id_board/g148} {in_0} {^} {z} {^} {} {} {0.068} {0.000} {0.000} {} {5.845} {47.274} {} {1} {}
    NET {} {} {} {} {} {i4004/id_board/n_231} {} {0.000} {0.000} {0.000} {0.001} {5.845} {47.274} {} {} {}
    INST {i4004/id_board/g149} {in_0} {^} {z} {^} {} {} {0.068} {0.000} {0.000} {} {5.914} {47.343} {} {1} {}
    NET {} {} {} {} {} {i4004/id_board/n_232} {} {0.000} {0.000} {0.000} {0.001} {5.914} {47.343} {} {} {}
    INST {i4004/id_board/g150} {in_0} {^} {z} {v} {} {} {0.072} {0.000} {0.000} {} {5.986} {47.415} {} {5} {}
    NET {} {} {} {} {} {i4004/id_board/com_n} {} {0.000} {0.000} {0.000} {0.005} {5.986} {47.415} {} {} {}
    INST {i4004/alu_board/g157} {in_0} {v} {z} {v} {} {} {0.068} {0.000} {0.000} {} {6.054} {47.483} {} {1} {}
    NET {} {} {} {} {} {i4004/alu_board/n_250} {} {0.000} {0.000} {0.000} {0.001} {6.054} {47.483} {} {} {}
    INST {i4004/alu_board/g158} {in_0} {v} {z} {^} {} {} {0.017} {0.000} {0.000} {} {6.071} {47.500} {} {1} {}
    NET {} {} {} {} {} {i4004/alu_board/cmram3} {} {0.000} {0.000} {0.000} {0.002} {6.071} {47.500} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {-31.429} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {-31.429} {} {} {}
  END_CAP_CLK_PATH

END_PATH 580

PATH 581
  VIEW default
  CHECK_TYPE {External Delay Assertion}
  REF {} {}
  ENDPT {} {cmram2_pad} {} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {i4004/id_board/opr_reg[0]} {q} {d_flop} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {External Delay} {5.000}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {47.500}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {6.070999999999998}
    {=} {Slack Time} {41.429}
  END_SLK_CLC
  SLK 41.429

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.429} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.429} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {i4004/id_board/opr_reg[0]} {clk} {^} {q} {v} {} {} {0.372} {0.000} {0.000} {} {5.372} {46.801} {} {9} {}
    NET {} {} {} {} {} {i4004/id_board/opr[0]} {} {0.000} {0.000} {0.000} {0.009} {5.372} {46.801} {} {} {}
    INST {i4004/id_board/g358} {in_0} {v} {z} {^} {} {} {0.082} {0.000} {0.000} {} {5.454} {46.883} {} {7} {}
    NET {} {} {} {} {} {i4004/id_board/n_306} {} {0.000} {0.000} {0.000} {0.007} {5.454} {46.883} {} {} {}
    INST {i4004/id_board/g321} {in_0} {^} {z} {v} {} {} {0.176} {0.000} {0.000} {} {5.630} {47.059} {} {1} {}
    NET {} {} {} {} {} {i4004/id_board/n_408} {} {0.000} {0.000} {0.000} {0.001} {5.630} {47.059} {} {} {}
    INST {i4004/id_board/g322} {in_0} {v} {z} {^} {} {} {0.078} {0.000} {0.000} {} {5.708} {47.138} {} {6} {}
    NET {} {} {} {} {} {i4004/id_board/io} {} {0.000} {0.000} {0.000} {0.006} {5.708} {47.138} {} {} {}
    INST {i4004/id_board/g146} {in_1} {^} {z} {^} {} {} {0.068} {0.000} {0.000} {} {5.777} {47.206} {} {1} {}
    NET {} {} {} {} {} {i4004/id_board/n_229} {} {0.000} {0.000} {0.000} {0.001} {5.777} {47.206} {} {} {}
    INST {i4004/id_board/g148} {in_0} {^} {z} {^} {} {} {0.068} {0.000} {0.000} {} {5.845} {47.274} {} {1} {}
    NET {} {} {} {} {} {i4004/id_board/n_231} {} {0.000} {0.000} {0.000} {0.001} {5.845} {47.274} {} {} {}
    INST {i4004/id_board/g149} {in_0} {^} {z} {^} {} {} {0.068} {0.000} {0.000} {} {5.914} {47.343} {} {1} {}
    NET {} {} {} {} {} {i4004/id_board/n_232} {} {0.000} {0.000} {0.000} {0.001} {5.914} {47.343} {} {} {}
    INST {i4004/id_board/g150} {in_0} {^} {z} {v} {} {} {0.072} {0.000} {0.000} {} {5.986} {47.415} {} {5} {}
    NET {} {} {} {} {} {i4004/id_board/com_n} {} {0.000} {0.000} {0.000} {0.005} {5.986} {47.415} {} {} {}
    INST {i4004/alu_board/g159} {in_0} {v} {z} {v} {} {} {0.068} {0.000} {0.000} {} {6.054} {47.483} {} {1} {}
    NET {} {} {} {} {} {i4004/alu_board/n_251} {} {0.000} {0.000} {0.000} {0.001} {6.054} {47.483} {} {} {}
    INST {i4004/alu_board/g160} {in_0} {v} {z} {^} {} {} {0.017} {0.000} {0.000} {} {6.071} {47.500} {} {1} {}
    NET {} {} {} {} {} {i4004/alu_board/cmram2} {} {0.000} {0.000} {0.000} {0.002} {6.071} {47.500} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {-31.429} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {-31.429} {} {} {}
  END_CAP_CLK_PATH

END_PATH 581

PATH 582
  VIEW default
  CHECK_TYPE {External Delay Assertion}
  REF {} {}
  ENDPT {} {cmram1_pad} {} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {i4004/id_board/opr_reg[0]} {q} {d_flop} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {External Delay} {5.000}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {47.500}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {6.070999999999998}
    {=} {Slack Time} {41.429}
  END_SLK_CLC
  SLK 41.429

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.429} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.429} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {i4004/id_board/opr_reg[0]} {clk} {^} {q} {v} {} {} {0.372} {0.000} {0.000} {} {5.372} {46.801} {} {9} {}
    NET {} {} {} {} {} {i4004/id_board/opr[0]} {} {0.000} {0.000} {0.000} {0.009} {5.372} {46.801} {} {} {}
    INST {i4004/id_board/g358} {in_0} {v} {z} {^} {} {} {0.082} {0.000} {0.000} {} {5.454} {46.883} {} {7} {}
    NET {} {} {} {} {} {i4004/id_board/n_306} {} {0.000} {0.000} {0.000} {0.007} {5.454} {46.883} {} {} {}
    INST {i4004/id_board/g321} {in_0} {^} {z} {v} {} {} {0.176} {0.000} {0.000} {} {5.630} {47.059} {} {1} {}
    NET {} {} {} {} {} {i4004/id_board/n_408} {} {0.000} {0.000} {0.000} {0.001} {5.630} {47.059} {} {} {}
    INST {i4004/id_board/g322} {in_0} {v} {z} {^} {} {} {0.078} {0.000} {0.000} {} {5.708} {47.138} {} {6} {}
    NET {} {} {} {} {} {i4004/id_board/io} {} {0.000} {0.000} {0.000} {0.006} {5.708} {47.138} {} {} {}
    INST {i4004/id_board/g146} {in_1} {^} {z} {^} {} {} {0.068} {0.000} {0.000} {} {5.777} {47.206} {} {1} {}
    NET {} {} {} {} {} {i4004/id_board/n_229} {} {0.000} {0.000} {0.000} {0.001} {5.777} {47.206} {} {} {}
    INST {i4004/id_board/g148} {in_0} {^} {z} {^} {} {} {0.068} {0.000} {0.000} {} {5.845} {47.274} {} {1} {}
    NET {} {} {} {} {} {i4004/id_board/n_231} {} {0.000} {0.000} {0.000} {0.001} {5.845} {47.274} {} {} {}
    INST {i4004/id_board/g149} {in_0} {^} {z} {^} {} {} {0.068} {0.000} {0.000} {} {5.914} {47.343} {} {1} {}
    NET {} {} {} {} {} {i4004/id_board/n_232} {} {0.000} {0.000} {0.000} {0.001} {5.914} {47.343} {} {} {}
    INST {i4004/id_board/g150} {in_0} {^} {z} {v} {} {} {0.072} {0.000} {0.000} {} {5.986} {47.415} {} {5} {}
    NET {} {} {} {} {} {i4004/id_board/com_n} {} {0.000} {0.000} {0.000} {0.005} {5.986} {47.415} {} {} {}
    INST {i4004/alu_board/g161} {in_0} {v} {z} {v} {} {} {0.068} {0.000} {0.000} {} {6.054} {47.483} {} {1} {}
    NET {} {} {} {} {} {i4004/alu_board/n_252} {} {0.000} {0.000} {0.000} {0.001} {6.054} {47.483} {} {} {}
    INST {i4004/alu_board/g162} {in_0} {v} {z} {^} {} {} {0.017} {0.000} {0.000} {} {6.071} {47.500} {} {1} {}
    NET {} {} {} {} {} {i4004/alu_board/cmram1} {} {0.000} {0.000} {0.000} {0.002} {6.071} {47.500} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {-31.429} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {-31.429} {} {} {}
  END_CAP_CLK_PATH

END_PATH 582

PATH 583
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[0][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[0][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g1} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_6} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g3} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[32]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g65} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_76} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 583

PATH 584
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[0][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[0][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g1} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_6} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g3} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[32]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g65} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_76} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 584

PATH 585
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[0][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[0][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g1} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_6} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g3} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[32]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g65} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_76} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 585

PATH 586
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[0][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[0][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g1} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_6} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g3} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[32]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g65} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_76} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 586

PATH 587
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[1][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[1][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g1} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_6} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g6} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[31]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g64} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_74} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 587

PATH 588
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[1][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[1][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g1} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_6} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g6} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[31]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g64} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_74} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 588

PATH 589
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[1][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[1][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g1} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_6} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g6} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[31]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g64} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_74} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 589

PATH 590
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[1][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[1][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g1} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_6} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g6} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[31]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g64} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_74} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 590

PATH 591
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[2][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[2][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g7} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_20} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g9} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[30]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g63} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_72} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 591

PATH 592
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[2][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[2][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g7} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_20} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g9} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[30]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g63} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_72} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 592

PATH 593
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[2][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[2][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g7} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_20} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g9} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[30]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g63} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_72} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 593

PATH 594
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[2][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[2][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g7} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_20} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g9} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[30]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g63} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_72} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 594

PATH 595
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[3][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[3][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g7} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_20} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g12} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[29]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g62} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_70} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 595

PATH 596
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[3][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[3][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g7} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_20} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g12} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[29]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g62} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_70} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 596

PATH 597
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[3][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[3][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g7} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_20} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g12} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[29]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g62} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_70} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 597

PATH 598
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[3][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[3][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g7} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_20} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g12} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[29]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g62} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_70} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 598

PATH 599
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[4][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[4][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g13} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_34} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g15} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[28]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g61} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_68} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 599

PATH 600
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[4][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[4][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g13} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_34} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g15} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[28]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g61} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_68} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 600

PATH 601
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[4][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[4][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g13} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_34} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g15} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[28]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g61} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_68} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 601

PATH 602
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[4][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[4][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g13} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_34} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g15} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[28]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g61} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_68} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 602

PATH 603
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[5][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[5][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g13} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_34} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g18} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[27]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g60} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_66} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 603

PATH 604
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[5][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[5][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g13} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_34} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g18} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[27]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g60} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_66} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 604

PATH 605
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[5][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[5][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g13} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_34} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g18} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[27]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g60} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_66} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 605

PATH 606
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[5][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[5][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g13} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_34} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g18} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[27]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g60} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_66} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 606

PATH 607
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[6][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[6][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g19} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_48} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g21} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[26]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g59} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_64} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 607

PATH 608
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[6][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[6][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g19} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_48} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g21} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[26]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g59} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_64} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 608

PATH 609
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[6][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[6][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g19} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_48} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g21} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[26]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g59} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_64} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 609

PATH 610
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[6][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[6][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g19} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_48} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g21} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[26]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g59} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_64} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 610

PATH 611
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[7][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[7][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g19} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_48} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g24} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[25]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g58} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_62} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 611

PATH 612
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[7][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[7][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g19} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_48} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g24} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[25]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g58} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_62} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 612

PATH 613
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[7][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[7][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g19} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_48} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g24} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[25]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g58} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_62} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 613

PATH 614
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[7][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[7][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g19} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_48} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g24} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[25]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g58} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_62} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 614

PATH 615
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[8][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[8][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g25} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_62} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g27} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[24]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g57} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_60} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 615

PATH 616
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[8][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[8][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g25} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_62} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g27} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[24]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g57} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_60} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 616

PATH 617
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[8][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[8][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g25} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_62} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g27} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[24]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g57} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_60} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 617

PATH 618
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[8][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[8][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g25} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_62} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g27} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[24]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g57} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_60} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 618

PATH 619
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[9][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[9][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g25} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_62} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g30} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[23]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g56} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_58} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 619

PATH 620
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[9][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[9][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g25} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_62} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g30} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[23]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g56} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_58} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 620

PATH 621
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[9][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[9][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g25} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_62} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g30} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[23]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g56} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_58} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 621

PATH 622
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[9][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[9][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g25} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_62} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g30} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[23]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g56} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_58} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 622

PATH 623
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[10][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[10][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g31} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_76} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g33} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[22]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g55} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_56} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 623

PATH 624
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[10][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[10][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g31} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_76} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g33} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[22]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g55} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_56} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 624

PATH 625
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[10][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[10][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g31} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_76} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g33} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[22]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g55} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_56} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 625

PATH 626
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[10][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[10][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g31} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_76} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g33} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[22]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g55} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_56} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 626

PATH 627
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[11][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[11][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g31} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_76} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g36} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[21]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g54} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_54} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 627

PATH 628
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[11][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[11][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g31} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_76} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g36} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[21]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g54} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_54} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 628

PATH 629
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[11][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[11][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g31} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_76} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g36} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[21]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g54} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_54} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 629

PATH 630
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[11][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[11][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g31} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_76} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g36} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[21]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g54} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_54} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 630

PATH 631
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[12][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[12][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g37} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_90} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g39} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[20]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g53} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_52} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 631

PATH 632
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[12][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[12][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g37} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_90} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g39} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[20]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g53} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_52} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 632

PATH 633
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[12][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[12][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g37} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_90} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g39} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[20]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g53} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_52} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 633

PATH 634
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[12][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[12][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g37} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_90} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g39} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[20]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g53} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_52} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 634

PATH 635
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[13][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[13][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g37} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_90} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g42} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[19]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g52} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_50} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 635

PATH 636
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[13][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[13][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g37} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_90} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g42} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[19]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g52} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_50} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 636

PATH 637
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[13][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[13][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g37} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_90} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g42} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[19]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g52} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_50} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 637

PATH 638
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[13][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[13][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g37} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_90} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g42} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[19]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g52} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_50} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 638

PATH 639
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[14][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[14][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g1} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[4]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g108} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_359} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g43} {in_0} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_104} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g45} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[18]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g51} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_48} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 639

PATH 640
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[14][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[14][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g1} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[4]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g108} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_359} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g43} {in_0} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_104} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g45} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[18]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g51} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_48} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 640

PATH 641
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[14][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[14][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g1} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[4]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g108} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_359} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g43} {in_0} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_104} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g45} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[18]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g51} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_48} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 641

PATH 642
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[14][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[14][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g1} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[4]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g108} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_359} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g43} {in_0} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_104} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g45} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[18]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g51} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_48} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 642

PATH 643
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[15][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[15][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g1} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[4]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g108} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_359} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g43} {in_0} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_104} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g48} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[17]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g50} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_46} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 643

PATH 644
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[15][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[15][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g1} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[4]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g108} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_359} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g43} {in_0} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_104} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g48} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[17]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g50} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_46} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 644

PATH 645
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[15][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[15][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g1} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[4]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g108} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_359} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g43} {in_0} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_104} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g48} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[17]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g50} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_46} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 645

PATH 646
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[15][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[15][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g1} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[4]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g108} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_359} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g43} {in_0} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_104} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g48} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[17]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g50} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_46} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 646

PATH 647
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[16][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[16][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g49} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_118} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g51} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[16]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g49} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_44} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 647

PATH 648
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[16][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[16][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g49} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_118} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g51} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[16]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g49} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_44} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 648

PATH 649
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[16][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[16][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g49} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_118} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g51} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[16]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g49} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_44} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 649

PATH 650
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[16][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[16][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g49} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_118} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g51} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[16]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g49} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_44} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 650

PATH 651
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[17][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[17][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g49} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_118} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g54} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[15]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g48} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_42} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 651

PATH 652
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[17][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[17][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g49} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_118} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g54} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[15]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g48} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_42} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 652

PATH 653
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[17][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[17][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g49} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_118} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g54} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[15]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g48} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_42} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 653

PATH 654
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[17][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[17][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g49} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_118} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g54} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[15]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g48} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_42} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 654

PATH 655
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[18][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[18][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g55} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_132} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g57} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[14]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g47} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_40} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 655

PATH 656
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[18][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[18][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g55} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_132} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g57} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[14]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g47} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_40} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 656

PATH 657
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[18][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[18][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g55} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_132} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g57} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[14]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g47} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_40} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 657

PATH 658
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[18][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[18][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g55} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_132} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g57} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[14]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g47} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_40} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 658

PATH 659
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[19][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[19][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g55} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_132} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g60} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[13]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g46} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_38} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 659

PATH 660
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[19][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[19][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g55} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_132} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g60} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[13]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g46} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_38} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 660

PATH 661
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[19][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[19][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g55} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_132} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g60} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[13]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g46} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_38} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 661

PATH 662
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[19][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[19][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g55} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_132} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g60} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[13]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g46} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_38} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 662

PATH 663
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[20][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[20][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g61} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_146} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g63} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[12]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g45} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_36} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 663

PATH 664
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[20][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[20][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g61} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_146} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g63} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[12]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g45} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_36} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 664

PATH 665
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[20][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[20][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g61} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_146} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g63} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[12]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g45} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_36} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 665

PATH 666
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[20][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[20][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g61} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_146} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g63} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[12]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g45} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_36} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 666

PATH 667
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[21][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[21][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g61} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_146} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g66} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[11]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g44} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_34} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 667

PATH 668
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[21][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[21][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g61} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_146} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g66} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[11]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g44} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_34} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 668

PATH 669
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[21][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[21][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g61} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_146} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g66} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[11]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g44} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_34} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 669

PATH 670
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[21][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[21][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g61} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_146} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g66} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[11]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g44} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_34} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 670

PATH 671
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[22][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[22][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g67} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_160} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g69} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[10]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g43} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_32} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 671

PATH 672
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[22][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[22][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g67} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_160} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g69} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[10]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g43} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_32} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 672

PATH 673
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[22][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[22][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g67} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_160} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g69} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[10]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g43} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_32} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 673

PATH 674
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[22][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[22][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g67} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_160} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g69} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[10]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g43} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_32} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 674

PATH 675
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[23][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[23][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g67} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_160} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g72} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[9]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g42} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_30} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 675

PATH 676
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[23][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[23][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g67} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_160} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g72} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[9]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g42} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_30} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 676

PATH 677
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[23][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[23][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g67} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_160} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g72} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[9]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g42} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_30} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 677

PATH 678
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[23][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[23][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g67} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_160} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g72} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[9]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g42} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_30} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 678

PATH 679
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[24][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[24][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g73} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_364} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g75} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[8]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g41} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_28} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 679

PATH 680
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[24][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[24][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g73} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_364} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g75} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[8]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g41} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_28} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 680

PATH 681
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[24][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[24][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g73} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_364} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g75} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[8]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g41} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_28} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 681

PATH 682
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[24][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[24][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g73} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_364} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g75} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[8]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g41} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_28} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 682

PATH 683
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[25][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[25][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g73} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_364} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g78} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[7]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g40} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_26} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 683

PATH 684
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[25][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[25][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g73} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_364} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g78} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[7]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g40} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_26} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 684

PATH 685
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[25][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[25][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g73} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_364} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g78} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[7]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g40} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_26} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 685

PATH 686
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[25][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[25][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g73} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_364} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g78} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[7]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g40} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_26} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 686

PATH 687
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[26][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[26][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g79} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_365} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g81} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[6]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g39} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_24} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 687

PATH 688
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[26][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[26][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g79} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_365} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g81} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[6]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g39} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_24} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 688

PATH 689
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[26][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[26][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g79} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_365} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g81} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[6]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g39} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_24} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 689

PATH 690
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[26][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[26][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g79} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_365} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g81} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[6]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g39} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_24} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 690

PATH 691
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[27][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[27][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g79} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_365} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g84} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[5]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g38} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_22} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 691

PATH 692
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[27][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[27][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g79} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_365} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g84} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[5]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g38} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_22} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 692

PATH 693
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[27][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[27][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g79} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_365} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g84} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[5]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g38} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_22} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 693

PATH 694
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[27][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[27][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g79} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_365} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g84} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[5]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g38} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_22} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 694

PATH 695
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[28][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[28][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g85} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_202} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g87} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[4]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g37} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_20} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 695

PATH 696
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[28][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[28][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g85} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_202} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g87} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[4]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g37} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_20} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 696

PATH 697
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[28][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[28][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g85} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_202} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g87} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[4]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g37} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_20} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 697

PATH 698
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[28][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[28][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g85} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_202} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g87} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[4]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g37} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_20} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 698

PATH 699
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[29][3]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[29][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g85} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_202} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g90} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[3]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g36} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_18} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 699

PATH 700
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[29][2]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[29][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g85} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_202} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g90} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[3]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g36} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_18} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 700

PATH 701
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[29][1]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[29][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g85} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_202} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g90} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[3]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g36} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_18} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 701

PATH 702
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram3/ram_array_reg[29][0]} {clk}
  ENDPT {ram_0/ram3/ram_array_reg[29][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g85} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/n_202} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram3/ctl_addr_58_13/g90} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram3/ctl_addr_58_13/out_0[3]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram3/g36} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram3/n_18} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 702

PATH 703
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[0][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[0][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g1} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_6} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g3} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[32]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g65} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_76} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 703

PATH 704
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[0][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[0][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g1} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_6} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g3} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[32]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g65} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_76} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 704

PATH 705
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[0][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[0][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g1} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_6} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g3} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[32]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g65} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_76} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 705

PATH 706
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[0][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[0][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g1} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_6} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g3} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[32]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g65} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_76} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 706

PATH 707
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[1][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[1][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g1} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_6} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g6} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[31]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g64} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_74} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 707

PATH 708
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[1][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[1][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g1} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_6} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g6} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[31]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g64} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_74} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 708

PATH 709
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[1][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[1][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g1} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_6} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g6} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[31]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g64} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_74} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 709

PATH 710
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[1][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[1][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g1} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_6} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g6} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[31]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g64} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_74} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 710

PATH 711
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[2][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[2][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g7} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_20} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g9} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[30]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g63} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_72} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 711

PATH 712
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[2][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[2][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g7} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_20} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g9} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[30]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g63} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_72} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 712

PATH 713
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[2][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[2][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g7} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_20} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g9} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[30]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g63} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_72} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 713

PATH 714
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[2][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[2][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g7} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_20} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g9} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[30]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g63} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_72} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 714

PATH 715
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[3][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[3][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g7} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_20} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g12} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[29]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g62} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_70} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 715

PATH 716
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[3][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[3][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g7} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_20} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g12} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[29]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g62} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_70} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 716

PATH 717
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[3][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[3][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g7} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_20} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g12} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[29]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g62} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_70} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 717

PATH 718
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[3][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[3][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g7} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_20} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g12} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[29]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g62} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_70} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 718

PATH 719
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[4][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[4][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g13} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_34} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g15} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[28]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g61} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_68} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 719

PATH 720
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[4][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[4][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g13} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_34} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g15} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[28]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g61} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_68} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 720

PATH 721
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[4][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[4][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g13} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_34} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g15} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[28]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g61} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_68} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 721

PATH 722
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[4][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[4][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g13} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_34} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g15} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[28]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g61} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_68} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 722

PATH 723
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[5][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[5][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g13} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_34} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g18} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[27]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g60} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_66} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 723

PATH 724
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[5][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[5][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g13} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_34} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g18} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[27]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g60} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_66} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 724

PATH 725
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[5][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[5][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g13} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_34} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g18} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[27]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g60} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_66} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 725

PATH 726
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[5][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[5][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g13} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_34} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g18} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[27]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g60} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_66} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 726

PATH 727
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[6][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[6][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g19} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_48} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g21} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[26]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g59} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_64} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 727

PATH 728
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[6][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[6][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g19} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_48} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g21} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[26]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g59} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_64} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 728

PATH 729
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[6][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[6][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g19} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_48} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g21} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[26]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g59} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_64} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 729

PATH 730
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[6][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[6][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g19} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_48} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g21} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[26]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g59} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_64} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 730

PATH 731
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[7][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[7][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g19} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_48} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g24} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[25]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g58} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_62} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 731

PATH 732
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[7][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[7][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g19} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_48} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g24} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[25]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g58} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_62} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 732

PATH 733
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[7][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[7][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g19} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_48} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g24} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[25]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g58} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_62} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 733

PATH 734
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[7][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[7][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g19} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_48} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g24} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[25]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g58} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_62} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 734

PATH 735
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[8][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[8][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g25} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_62} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g27} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[24]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g57} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_60} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 735

PATH 736
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[8][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[8][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g25} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_62} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g27} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[24]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g57} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_60} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 736

PATH 737
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[8][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[8][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g25} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_62} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g27} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[24]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g57} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_60} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 737

PATH 738
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[8][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[8][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g25} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_62} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g27} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[24]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g57} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_60} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 738

PATH 739
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[9][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[9][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g25} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_62} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g30} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[23]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g56} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_58} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 739

PATH 740
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[9][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[9][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g25} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_62} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g30} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[23]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g56} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_58} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 740

PATH 741
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[9][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[9][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g25} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_62} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g30} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[23]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g56} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_58} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 741

PATH 742
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[9][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[9][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g25} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_62} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g30} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[23]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g56} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_58} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 742

PATH 743
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[10][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[10][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g31} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_76} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g33} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[22]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g55} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_56} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 743

PATH 744
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[10][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[10][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g31} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_76} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g33} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[22]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g55} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_56} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 744

PATH 745
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[10][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[10][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g31} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_76} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g33} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[22]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g55} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_56} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 745

PATH 746
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[10][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[10][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g31} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_76} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g33} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[22]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g55} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_56} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 746

PATH 747
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[11][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[11][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g31} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_76} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g36} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[21]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g54} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_54} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 747

PATH 748
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[11][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[11][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g31} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_76} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g36} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[21]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g54} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_54} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 748

PATH 749
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[11][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[11][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g31} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_76} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g36} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[21]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g54} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_54} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 749

PATH 750
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[11][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[11][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g31} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_76} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g36} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[21]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g54} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_54} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 750

PATH 751
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[12][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[12][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g37} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_90} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g39} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[20]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g53} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_52} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 751

PATH 752
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[12][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[12][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g37} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_90} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g39} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[20]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g53} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_52} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 752

PATH 753
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[12][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[12][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g37} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_90} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g39} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[20]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g53} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_52} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 753

PATH 754
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[12][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[12][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g37} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_90} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g39} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[20]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g53} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_52} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 754

PATH 755
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[13][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[13][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g37} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_90} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g42} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[19]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g52} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_50} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 755

PATH 756
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[13][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[13][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g37} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_90} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g42} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[19]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g52} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_50} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 756

PATH 757
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[13][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[13][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g37} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_90} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g42} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[19]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g52} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_50} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 757

PATH 758
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[13][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[13][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g37} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_90} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g42} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[19]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g52} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_50} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 758

PATH 759
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[14][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[14][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g1} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[4]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g108} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_359} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g43} {in_0} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_104} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g45} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[18]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g51} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_48} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 759

PATH 760
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[14][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[14][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g1} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[4]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g108} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_359} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g43} {in_0} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_104} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g45} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[18]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g51} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_48} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 760

PATH 761
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[14][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[14][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g1} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[4]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g108} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_359} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g43} {in_0} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_104} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g45} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[18]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g51} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_48} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 761

PATH 762
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[14][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[14][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g1} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[4]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g108} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_359} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g43} {in_0} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_104} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g45} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[18]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g51} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_48} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 762

PATH 763
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[15][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[15][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g1} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[4]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g108} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_359} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g43} {in_0} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_104} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g48} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[17]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g50} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_46} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 763

PATH 764
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[15][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[15][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g1} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[4]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g108} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_359} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g43} {in_0} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_104} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g48} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[17]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g50} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_46} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 764

PATH 765
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[15][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[15][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g1} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[4]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g108} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_359} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g43} {in_0} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_104} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g48} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[17]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g50} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_46} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 765

PATH 766
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[15][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[15][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g1} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[4]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g108} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_359} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g43} {in_0} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_104} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g48} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[17]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g50} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_46} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 766

PATH 767
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[16][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[16][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g49} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_118} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g51} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[16]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g49} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_44} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 767

PATH 768
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[16][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[16][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g49} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_118} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g51} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[16]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g49} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_44} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 768

PATH 769
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[16][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[16][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g49} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_118} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g51} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[16]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g49} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_44} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 769

PATH 770
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[16][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[16][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g49} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_118} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g51} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[16]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g49} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_44} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 770

PATH 771
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[17][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[17][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g49} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_118} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g54} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[15]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g48} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_42} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 771

PATH 772
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[17][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[17][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g49} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_118} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g54} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[15]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g48} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_42} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 772

PATH 773
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[17][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[17][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g49} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_118} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g54} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[15]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g48} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_42} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 773

PATH 774
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[17][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[17][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g49} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_118} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g54} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[15]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g48} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_42} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 774

PATH 775
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[18][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[18][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g55} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_132} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g57} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[14]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g47} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_40} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 775

PATH 776
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[18][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[18][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g55} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_132} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g57} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[14]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g47} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_40} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 776

PATH 777
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[18][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[18][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g55} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_132} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g57} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[14]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g47} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_40} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 777

PATH 778
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[18][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[18][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g55} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_132} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g57} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[14]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g47} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_40} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 778

PATH 779
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[19][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[19][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g55} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_132} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g60} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[13]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g46} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_38} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 779

PATH 780
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[19][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[19][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g55} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_132} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g60} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[13]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g46} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_38} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 780

PATH 781
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[19][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[19][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g55} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_132} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g60} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[13]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g46} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_38} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 781

PATH 782
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[19][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[19][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g55} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_132} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g60} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[13]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g46} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_38} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 782

PATH 783
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[20][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[20][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g61} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_146} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g63} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[12]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g45} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_36} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 783

PATH 784
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[20][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[20][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g61} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_146} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g63} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[12]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g45} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_36} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 784

PATH 785
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[20][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[20][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g61} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_146} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g63} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[12]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g45} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_36} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 785

PATH 786
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[20][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[20][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g61} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_146} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g63} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[12]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g45} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_36} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 786

PATH 787
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[21][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[21][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g61} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_146} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g66} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[11]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g44} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_34} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 787

PATH 788
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[21][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[21][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g61} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_146} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g66} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[11]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g44} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_34} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 788

PATH 789
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[21][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[21][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g61} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_146} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g66} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[11]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g44} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_34} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 789

PATH 790
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[21][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[21][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g61} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_146} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g66} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[11]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g44} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_34} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 790

PATH 791
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[22][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[22][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g67} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_160} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g69} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[10]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g43} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_32} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 791

PATH 792
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[22][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[22][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g67} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_160} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g69} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[10]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g43} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_32} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 792

PATH 793
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[22][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[22][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g67} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_160} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g69} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[10]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g43} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_32} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 793

PATH 794
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[22][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[22][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g67} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_160} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g69} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[10]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g43} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_32} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 794

PATH 795
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[23][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[23][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g67} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_160} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g72} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[9]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g42} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_30} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 795

PATH 796
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[23][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[23][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g67} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_160} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g72} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[9]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g42} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_30} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 796

PATH 797
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[23][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[23][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g67} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_160} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g72} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[9]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g42} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_30} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 797

PATH 798
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[23][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[23][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g67} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_160} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g72} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[9]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g42} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_30} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 798

PATH 799
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[24][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[24][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g73} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_364} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g75} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[8]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g41} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_28} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 799

PATH 800
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[24][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[24][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g73} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_364} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g75} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[8]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g41} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_28} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 800

PATH 801
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[24][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[24][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g73} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_364} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g75} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[8]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g41} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_28} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 801

PATH 802
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[24][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[24][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g73} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_364} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g75} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[8]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g41} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_28} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 802

PATH 803
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[25][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[25][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g73} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_364} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g78} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[7]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g40} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_26} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 803

PATH 804
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[25][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[25][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g73} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_364} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g78} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[7]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g40} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_26} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 804

PATH 805
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[25][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[25][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g73} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_364} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g78} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[7]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g40} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_26} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 805

PATH 806
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[25][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[25][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g73} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_364} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g78} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[7]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g40} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_26} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 806

PATH 807
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[26][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[26][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g79} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_365} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g81} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[6]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g39} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_24} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 807

PATH 808
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[26][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[26][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g79} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_365} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g81} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[6]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g39} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_24} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 808

PATH 809
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[26][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[26][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g79} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_365} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g81} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[6]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g39} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_24} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 809

PATH 810
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[26][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[26][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g79} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_365} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g81} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[6]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g39} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_24} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 810

PATH 811
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[27][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[27][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g79} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_365} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g84} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[5]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g38} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_22} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 811

PATH 812
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[27][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[27][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g79} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_365} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g84} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[5]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g38} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_22} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 812

PATH 813
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[27][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[27][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g79} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_365} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g84} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[5]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g38} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_22} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 813

PATH 814
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[27][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[27][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g79} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_365} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g84} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[5]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g38} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_22} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 814

PATH 815
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[28][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[28][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g85} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_202} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g87} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[4]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g37} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_20} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 815

PATH 816
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[28][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[28][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g85} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_202} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g87} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[4]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g37} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_20} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 816

PATH 817
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[28][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[28][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g85} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_202} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g87} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[4]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g37} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_20} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 817

PATH 818
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[28][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[28][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g85} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_202} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g87} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[4]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g37} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_20} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 818

PATH 819
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[29][3]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[29][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g85} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_202} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g90} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[3]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g36} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_18} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 819

PATH 820
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[29][2]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[29][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g85} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_202} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g90} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[3]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g36} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_18} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 820

PATH 821
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[29][1]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[29][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g85} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_202} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g90} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[3]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g36} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_18} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 821

PATH 822
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram2/ram_array_reg[29][0]} {clk}
  ENDPT {ram_0/ram2/ram_array_reg[29][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g85} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/n_202} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram2/ctl_addr_58_13/g90} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram2/ctl_addr_58_13/out_0[3]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram2/g36} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram2/n_18} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 822

PATH 823
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[0][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[0][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g1} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_6} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g3} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[32]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g65} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_76} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 823

PATH 824
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[0][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[0][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g1} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_6} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g3} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[32]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g65} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_76} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 824

PATH 825
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[0][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[0][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g1} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_6} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g3} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[32]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g65} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_76} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 825

PATH 826
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[0][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[0][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g1} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_6} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g3} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[32]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g65} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_76} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 826

PATH 827
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[1][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[1][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g1} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_6} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g6} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[31]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g64} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_74} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 827

PATH 828
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[1][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[1][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g1} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_6} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g6} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[31]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g64} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_74} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 828

PATH 829
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[1][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[1][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g1} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_6} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g6} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[31]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g64} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_74} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 829

PATH 830
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[1][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[1][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g1} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_6} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g6} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[31]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g64} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_74} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 830

PATH 831
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[2][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[2][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g7} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_20} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g9} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[30]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g63} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_72} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 831

PATH 832
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[2][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[2][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g7} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_20} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g9} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[30]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g63} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_72} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 832

PATH 833
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[2][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[2][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g7} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_20} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g9} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[30]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g63} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_72} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 833

PATH 834
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[2][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[2][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g7} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_20} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g9} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[30]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g63} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_72} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 834

PATH 835
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[3][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[3][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g7} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_20} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g12} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[29]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g62} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_70} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 835

PATH 836
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[3][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[3][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g7} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_20} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g12} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[29]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g62} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_70} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 836

PATH 837
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[3][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[3][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g7} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_20} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g12} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[29]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g62} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_70} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 837

PATH 838
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[3][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[3][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g7} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_20} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g12} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[29]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g62} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_70} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 838

PATH 839
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[4][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[4][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g13} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_34} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g15} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[28]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g61} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_68} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 839

PATH 840
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[4][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[4][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g13} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_34} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g15} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[28]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g61} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_68} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 840

PATH 841
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[4][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[4][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g13} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_34} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g15} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[28]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g61} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_68} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 841

PATH 842
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[4][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[4][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g13} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_34} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g15} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[28]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g61} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_68} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 842

PATH 843
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[5][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[5][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g13} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_34} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g18} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[27]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g60} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_66} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 843

PATH 844
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[5][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[5][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g13} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_34} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g18} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[27]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g60} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_66} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 844

PATH 845
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[5][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[5][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g13} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_34} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g18} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[27]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g60} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_66} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 845

PATH 846
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[5][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[5][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g13} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_34} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g18} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[27]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g60} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_66} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 846

PATH 847
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[6][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[6][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g19} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_48} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g21} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[26]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g59} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_64} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 847

PATH 848
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[6][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[6][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g19} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_48} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g21} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[26]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g59} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_64} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 848

PATH 849
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[6][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[6][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g19} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_48} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g21} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[26]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g59} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_64} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 849

PATH 850
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[6][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[6][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g19} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_48} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g21} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[26]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g59} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_64} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 850

PATH 851
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[7][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[7][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g19} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_48} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g24} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[25]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g58} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_62} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 851

PATH 852
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[7][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[7][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g19} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_48} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g24} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[25]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g58} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_62} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 852

PATH 853
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[7][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[7][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g19} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_48} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g24} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[25]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g58} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_62} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 853

PATH 854
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[7][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[7][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g19} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_48} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g24} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[25]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g58} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_62} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 854

PATH 855
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[8][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[8][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g25} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_62} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g27} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[24]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g57} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_60} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 855

PATH 856
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[8][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[8][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g25} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_62} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g27} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[24]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g57} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_60} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 856

PATH 857
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[8][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[8][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g25} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_62} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g27} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[24]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g57} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_60} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 857

PATH 858
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[8][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[8][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g25} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_62} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g27} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[24]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g57} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_60} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 858

PATH 859
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[9][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[9][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g25} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_62} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g30} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[23]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g56} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_58} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 859

PATH 860
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[9][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[9][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g25} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_62} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g30} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[23]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g56} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_58} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 860

PATH 861
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[9][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[9][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g25} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_62} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g30} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[23]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g56} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_58} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 861

PATH 862
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[9][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[9][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g25} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_62} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g30} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[23]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g56} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_58} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 862

PATH 863
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[10][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[10][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g31} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_76} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g33} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[22]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g55} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_56} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 863

PATH 864
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[10][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[10][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g31} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_76} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g33} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[22]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g55} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_56} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 864

PATH 865
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[10][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[10][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g31} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_76} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g33} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[22]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g55} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_56} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 865

PATH 866
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[10][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[10][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g31} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_76} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g33} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[22]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g55} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_56} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 866

PATH 867
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[11][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[11][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g31} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_76} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g36} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[21]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g54} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_54} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 867

PATH 868
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[11][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[11][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g31} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_76} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g36} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[21]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g54} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_54} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 868

PATH 869
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[11][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[11][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g31} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_76} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g36} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[21]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g54} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_54} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 869

PATH 870
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[11][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[11][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g31} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_76} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g36} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[21]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g54} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_54} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 870

PATH 871
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[12][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[12][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g37} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_90} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g39} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[20]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g53} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_52} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 871

PATH 872
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[12][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[12][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g37} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_90} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g39} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[20]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g53} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_52} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 872

PATH 873
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[12][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[12][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g37} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_90} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g39} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[20]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g53} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_52} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 873

PATH 874
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[12][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[12][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g37} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_90} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g39} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[20]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g53} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_52} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 874

PATH 875
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[13][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[13][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g37} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_90} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g42} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[19]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g52} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_50} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 875

PATH 876
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[13][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[13][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g37} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_90} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g42} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[19]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g52} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_50} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 876

PATH 877
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[13][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[13][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g37} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_90} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g42} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[19]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g52} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_50} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 877

PATH 878
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[13][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[13][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g37} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_90} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g42} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[19]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g52} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_50} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 878

PATH 879
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[14][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[14][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g1} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[4]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g108} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_359} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g43} {in_0} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_104} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g45} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[18]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g51} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_48} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 879

PATH 880
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[14][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[14][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g1} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[4]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g108} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_359} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g43} {in_0} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_104} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g45} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[18]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g51} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_48} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 880

PATH 881
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[14][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[14][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g1} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[4]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g108} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_359} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g43} {in_0} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_104} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g45} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[18]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g51} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_48} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 881

PATH 882
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[14][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[14][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g1} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[4]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g108} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_359} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g43} {in_0} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_104} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g45} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[18]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g51} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_48} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 882

PATH 883
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[15][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[15][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g1} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[4]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g108} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_359} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g43} {in_0} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_104} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g48} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[17]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g50} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_46} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 883

PATH 884
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[15][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[15][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g1} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[4]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g108} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_359} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g43} {in_0} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_104} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g48} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[17]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g50} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_46} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 884

PATH 885
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[15][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[15][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g1} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[4]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g108} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_359} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g43} {in_0} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_104} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g48} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[17]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g50} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_46} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 885

PATH 886
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[15][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[15][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g1} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[4]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g108} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_359} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g43} {in_0} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_104} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g48} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[17]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g50} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_46} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 886

PATH 887
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[16][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[16][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g49} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_118} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g51} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[16]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g49} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_44} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 887

PATH 888
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[16][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[16][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g49} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_118} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g51} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[16]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g49} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_44} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 888

PATH 889
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[16][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[16][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g49} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_118} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g51} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[16]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g49} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_44} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 889

PATH 890
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[16][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[16][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g49} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_118} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g51} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[16]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g49} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_44} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 890

PATH 891
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[17][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[17][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g49} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_118} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g54} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[15]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g48} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_42} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 891

PATH 892
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[17][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[17][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g49} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_118} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g54} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[15]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g48} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_42} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 892

PATH 893
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[17][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[17][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g49} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_118} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g54} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[15]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g48} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_42} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 893

PATH 894
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[17][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[17][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g49} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_118} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g54} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[15]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g48} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_42} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 894

PATH 895
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[18][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[18][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g55} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_132} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g57} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[14]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g47} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_40} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 895

PATH 896
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[18][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[18][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g55} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_132} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g57} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[14]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g47} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_40} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 896

PATH 897
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[18][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[18][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g55} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_132} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g57} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[14]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g47} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_40} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 897

PATH 898
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[18][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[18][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g55} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_132} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g57} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[14]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g47} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_40} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 898

PATH 899
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[19][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[19][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g55} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_132} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g60} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[13]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g46} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_38} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 899

PATH 900
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[19][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[19][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g55} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_132} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g60} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[13]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g46} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_38} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 900

PATH 901
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[19][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[19][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g55} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_132} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g60} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[13]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g46} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_38} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 901

PATH 902
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[19][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[19][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g55} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_132} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g60} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[13]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g46} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_38} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 902

PATH 903
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[20][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[20][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g61} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_146} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g63} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[12]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g45} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_36} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 903

PATH 904
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[20][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[20][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g61} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_146} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g63} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[12]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g45} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_36} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 904

PATH 905
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[20][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[20][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g61} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_146} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g63} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[12]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g45} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_36} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 905

PATH 906
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[20][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[20][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g61} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_146} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g63} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[12]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g45} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_36} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 906

PATH 907
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[21][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[21][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g61} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_146} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g66} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[11]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g44} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_34} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 907

PATH 908
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[21][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[21][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g61} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_146} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g66} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[11]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g44} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_34} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 908

PATH 909
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[21][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[21][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g61} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_146} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g66} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[11]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g44} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_34} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 909

PATH 910
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[21][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[21][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g61} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_146} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g66} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[11]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g44} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_34} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 910

PATH 911
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[22][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[22][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g67} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_160} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g69} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[10]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g43} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_32} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 911

PATH 912
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[22][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[22][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g67} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_160} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g69} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[10]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g43} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_32} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 912

PATH 913
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[22][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[22][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g67} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_160} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g69} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[10]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g43} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_32} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 913

PATH 914
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[22][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[22][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g67} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_160} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g69} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[10]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g43} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_32} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 914

PATH 915
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[23][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[23][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g67} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_160} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g72} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[9]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g42} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_30} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 915

PATH 916
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[23][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[23][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g67} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_160} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g72} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[9]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g42} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_30} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 916

PATH 917
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[23][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[23][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g67} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_160} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g72} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[9]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g42} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_30} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 917

PATH 918
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[23][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[23][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g67} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_160} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g72} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[9]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g42} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_30} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 918

PATH 919
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[24][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[24][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g73} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_364} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g75} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[8]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g41} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_28} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 919

PATH 920
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[24][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[24][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g73} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_364} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g75} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[8]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g41} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_28} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 920

PATH 921
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[24][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[24][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g73} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_364} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g75} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[8]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g41} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_28} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 921

PATH 922
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[24][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[24][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g73} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_364} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g75} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[8]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g41} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_28} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 922

PATH 923
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[25][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[25][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g73} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_364} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g78} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[7]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g40} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_26} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 923

PATH 924
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[25][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[25][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g73} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_364} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g78} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[7]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g40} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_26} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 924

PATH 925
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[25][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[25][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g73} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_364} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g78} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[7]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g40} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_26} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 925

PATH 926
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[25][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[25][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g73} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_364} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g78} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[7]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g40} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_26} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 926

PATH 927
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[26][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[26][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g79} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_365} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g81} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[6]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g39} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_24} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 927

PATH 928
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[26][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[26][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g79} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_365} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g81} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[6]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g39} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_24} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 928

PATH 929
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[26][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[26][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g79} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_365} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g81} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[6]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g39} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_24} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 929

PATH 930
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[26][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[26][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g79} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_365} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g81} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[6]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g39} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_24} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 930

PATH 931
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[27][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[27][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g79} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_365} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g84} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[5]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g38} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_22} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 931

PATH 932
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[27][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[27][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g79} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_365} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g84} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[5]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g38} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_22} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 932

PATH 933
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[27][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[27][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g79} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_365} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g84} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[5]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g38} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_22} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 933

PATH 934
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[27][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[27][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g79} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_365} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g84} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[5]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g38} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_22} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 934

PATH 935
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[28][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[28][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g85} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_202} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g87} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[4]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g37} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_20} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 935

PATH 936
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[28][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[28][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g85} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_202} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g87} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[4]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g37} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_20} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 936

PATH 937
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[28][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[28][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g85} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_202} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g87} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[4]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g37} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_20} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 937

PATH 938
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[28][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[28][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g85} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_202} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g87} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[4]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g37} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_20} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 938

PATH 939
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[29][3]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[29][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g85} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_202} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g90} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[3]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g36} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_18} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 939

PATH 940
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[29][2]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[29][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g85} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_202} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g90} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[3]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g36} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_18} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 940

PATH 941
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[29][1]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[29][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g85} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_202} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g90} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[3]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g36} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_18} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 941

PATH 942
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram1/ram_array_reg[29][0]} {clk}
  ENDPT {ram_0/ram1/ram_array_reg[29][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g85} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/n_202} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram1/ctl_addr_58_13/g90} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram1/ctl_addr_58_13/out_0[3]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram1/g36} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram1/n_18} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 942

PATH 943
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[0][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[0][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g1} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_6} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g3} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[32]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g65} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_76} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 943

PATH 944
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[0][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[0][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g1} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_6} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g3} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[32]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g65} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_76} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 944

PATH 945
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[0][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[0][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g1} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_6} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g3} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[32]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g65} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_76} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 945

PATH 946
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[0][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[0][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g1} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_6} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g3} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[32]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g65} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_76} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 946

PATH 947
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[1][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[1][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g1} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_6} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g6} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[31]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g64} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_74} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 947

PATH 948
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[1][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[1][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g1} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_6} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g6} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[31]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g64} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_74} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 948

PATH 949
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[1][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[1][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g1} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_6} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g6} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[31]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g64} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_74} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 949

PATH 950
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[1][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[1][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g1} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_6} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g6} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[31]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g64} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_74} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 950

PATH 951
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[2][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[2][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g7} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_20} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g9} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[30]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g63} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_72} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 951

PATH 952
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[2][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[2][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g7} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_20} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g9} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[30]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g63} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_72} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 952

PATH 953
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[2][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[2][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g7} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_20} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g9} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[30]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g63} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_72} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 953

PATH 954
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[2][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[2][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g7} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_20} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g9} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[30]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g63} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_72} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 954

PATH 955
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[3][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[3][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g7} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_20} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g12} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[29]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g62} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_70} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 955

PATH 956
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[3][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[3][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g7} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_20} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g12} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[29]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g62} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_70} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 956

PATH 957
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[3][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[3][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g7} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_20} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g12} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[29]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g62} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_70} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 957

PATH 958
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[3][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[3][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g7} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_20} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g12} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[29]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g62} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_70} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 958

PATH 959
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[4][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[4][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g13} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_34} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g15} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[28]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g61} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_68} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 959

PATH 960
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[4][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[4][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g13} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_34} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g15} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[28]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g61} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_68} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 960

PATH 961
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[4][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[4][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g13} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_34} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g15} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[28]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g61} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_68} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 961

PATH 962
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[4][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[4][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g13} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_34} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g15} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[28]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g61} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_68} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 962

PATH 963
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[5][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[5][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g13} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_34} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g18} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[27]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g60} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_66} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 963

PATH 964
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[5][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[5][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g13} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_34} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g18} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[27]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g60} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_66} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 964

PATH 965
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[5][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[5][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g13} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_34} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g18} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[27]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g60} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_66} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 965

PATH 966
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[5][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[5][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g13} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_34} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g18} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[27]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g60} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_66} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 966

PATH 967
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[6][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[6][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g19} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_48} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g21} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[26]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g59} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_64} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 967

PATH 968
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[6][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[6][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g19} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_48} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g21} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[26]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g59} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_64} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 968

PATH 969
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[6][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[6][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g19} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_48} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g21} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[26]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g59} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_64} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 969

PATH 970
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[6][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[6][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g19} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_48} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g21} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[26]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g59} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_64} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 970

PATH 971
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[7][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[7][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g19} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_48} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g24} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[25]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g58} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_62} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 971

PATH 972
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[7][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[7][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g19} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_48} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g24} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[25]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g58} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_62} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 972

PATH 973
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[7][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[7][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g19} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_48} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g24} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[25]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g58} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_62} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 973

PATH 974
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[7][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[7][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g2} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[3]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g109} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_360} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g19} {in_1} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_48} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g24} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[25]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g58} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_62} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 974

PATH 975
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[8][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[8][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g25} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_62} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g27} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[24]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g57} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_60} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 975

PATH 976
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[8][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[8][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g25} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_62} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g27} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[24]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g57} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_60} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 976

PATH 977
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[8][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[8][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g25} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_62} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g27} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[24]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g57} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_60} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 977

PATH 978
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[8][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[8][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g25} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_62} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g27} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[24]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g57} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_60} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 978

PATH 979
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[9][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[9][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g25} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_62} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g30} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[23]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g56} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_58} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 979

PATH 980
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[9][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[9][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g25} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_62} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g30} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[23]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g56} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_58} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 980

PATH 981
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[9][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[9][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g25} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_62} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g30} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[23]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g56} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_58} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 981

PATH 982
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[9][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[9][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g25} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_62} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g30} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[23]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g56} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_58} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 982

PATH 983
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[10][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[10][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g31} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_76} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g33} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[22]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g55} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_56} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 983

PATH 984
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[10][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[10][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g31} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_76} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g33} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[22]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g55} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_56} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 984

PATH 985
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[10][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[10][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g31} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_76} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g33} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[22]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g55} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_56} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 985

PATH 986
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[10][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[10][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g31} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_76} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g33} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[22]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g55} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_56} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 986

PATH 987
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[11][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[11][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g31} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_76} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g36} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[21]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g54} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_54} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 987

PATH 988
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[11][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[11][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g31} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_76} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g36} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[21]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g54} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_54} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 988

PATH 989
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[11][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[11][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g31} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_76} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g36} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[21]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g54} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_54} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 989

PATH 990
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[11][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[11][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g3} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[2]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g110} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_361} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g31} {in_2} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_76} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g36} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[21]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g54} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_54} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 990

PATH 991
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[12][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[12][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g37} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_90} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g39} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[20]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g53} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_52} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 991

PATH 992
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[12][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[12][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g37} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_90} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g39} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[20]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g53} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_52} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 992

PATH 993
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[12][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[12][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g37} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_90} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g39} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[20]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g53} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_52} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 993

PATH 994
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[12][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[12][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g37} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_90} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g39} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[20]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g53} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_52} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 994

PATH 995
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[13][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[13][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g37} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_90} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g42} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[19]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g52} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_50} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 995

PATH 996
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[13][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[13][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g37} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_90} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g42} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[19]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g52} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_50} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 996

PATH 997
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[13][1]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[13][1]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g37} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_90} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g42} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[19]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g52} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_50} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 997

PATH 998
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[13][0]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[13][0]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g4} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[1]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g111} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_362} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g37} {in_3} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_90} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g42} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[19]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g52} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_50} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 998

PATH 999
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[14][3]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[14][3]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g1} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[4]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g108} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_359} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g43} {in_0} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_104} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g45} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[18]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g51} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_48} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 999

PATH 1000
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {ram_0/ram0/ram_array_reg[14][2]} {clk}
  ENDPT {ram_0/ram0/ram_array_reg[14][2]} {sena} {d_flop} {^} {leading} {20MHz_CLK} {20MHz_CLK(C)(P)}
  BEGINPT {} {poc_pad} {} {v} {leading} {20MHz_CLK} {20MHz_CLK(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {5.000}
    {-} {Setup} {0.249}
    {+} {Phase Shift} {50.000}
    {-} {Uncertainty} {2.500}
    {=} {Required Time} {52.251}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {10.793}
    {=} {Slack Time} {41.458}
  END_SLK_CLC
  SLK 41.458

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {5.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {10.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {10.000} {51.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {10.000} {51.458} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {poc_pad} {v} {} {} {poc_pad} {} {} {} {0.104} {0.007} {10.000} {51.458} {} {33} {}
    NET {} {} {} {} {} {poc_pad} {} {0.000} {0.000} {0.104} {0.007} {10.000} {51.458} {} {} {}
    INST {ram_0/mux_188_32/g1} {sel0} {v} {z} {v} {} {} {0.244} {0.000} {0.000} {} {10.244} {51.702} {} {52} {}
    NET {} {} {} {} {} {ram_0/mux_188_32/z[4]} {} {0.000} {0.000} {0.000} {0.008} {10.244} {51.702} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g108} {in_0} {v} {z} {^} {} {} {0.087} {0.000} {0.000} {} {10.330} {51.788} {} {8} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_359} {} {0.000} {0.000} {0.000} {0.008} {10.330} {51.788} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g43} {in_0} {^} {z} {v} {} {} {0.186} {0.000} {0.000} {} {10.517} {51.975} {} {2} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/n_104} {} {0.000} {0.000} {0.000} {0.002} {10.517} {51.975} {} {} {}
    INST {ram_0/ram0/ctl_addr_58_13/g45} {in_0} {v} {z} {^} {} {} {0.068} {0.000} {0.000} {} {10.585} {52.043} {} {1} {}
    NET {} {} {} {} {} {ram_0/ram0/ctl_addr_58_13/out_0[18]} {} {0.000} {0.000} {0.000} {0.001} {10.585} {52.043} {} {} {}
    INST {ram_0/ram0/g51} {in_0} {^} {z} {^} {} {} {0.118} {0.000} {0.000} {} {10.704} {52.162} {} {4} {}
    NET {} {} {} {} {} {ram_0/ram0/n_48} {} {0.000} {0.000} {0.000} {0.008} {10.704} {52.162} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Network Insertion Delay} {5.000}
    {=} {Beginpoint Arrival Time} {5.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {sysclk} {^} {} {} {} {} {} {} {} {} {5.000} {-36.458} {} {} {}
    NET {} {} {} {} {} {sysclk} {} {0.000} {0.000} {0.000} {0.000} {5.000} {-36.458} {} {} {}
  END_CAP_CLK_PATH

END_PATH 1000


