[View]
Entity=spi_mux_digit_driver_tb
Architecture=TB_ARCHITECTURE
TopLevelType=1
[file:.\src\rx_buff_reg.vhd]
Enabled=1
[file:.\src\rx_buff_reg_tb.vhd]
Enabled=1
[file:.\src\hex_digit_reg.vhd]
Enabled=1
[file:.\src\hex_digit_reg_tb.vhd]
Enabled=1
[file:.\src\decoder_2to4.vhd]
Enabled=1
[file:.\src\decoder_2to4_tb.vhd]
Enabled=1
[file:.\..\..\..\..\..\SBU2024Spring\ESE382\Prelab11\Prelab11\prelab11\src\decoder_waveform.asdb]
Enabled=1
[file:.\..\..\..\..\..\SBU2024Spring\ESE382\Prelab11\Prelab11\prelab11\src\decoder_waveform.awc]
Enabled=1
[file:.\src\load_digit_fsm.vhd]
Enabled=1
[file:.\src\load_digit_fsm_tb.vhd]
Enabled=1
[file:.\..\..\..\..\..\SBU2024Spring\ESE382\Prelab11\Prelab11\prelab11\src\load_digit_fsm_waveform.asdb]
Enabled=1
[file:.\..\..\..\..\..\SBU2024Spring\ESE382\Prelab11\Prelab11\prelab11\src\load_digit_fsm_waveform.awc]
Enabled=1
[file:.\src\hex_dig_mux.vhd]
Enabled=1
[file:.\src\hex_dig_mux_tb.vhd]
Enabled=1
[file:.\src\spi_mux_digit_driver.vhd]
Enabled=1
[file:.\src\edge_det.vhd]
Enabled=1
[file:.\src\slv_spi_rx_shifter.vhd]
Enabled=1
[file:.\src\hex_seven.vhd]
Enabled=1
[file:.\src\spi_mux_digit_driver_TB.vhd]
Enabled=1
[file:.\src\spi_digit_driver.vhd]
Enabled=1
[file:.\..\..\..\..\..\SBU2024Spring\ESE382\Prelab11\Prelab11\prelab11\src\final_wave.asdb]
Enabled=1
[file:.\..\..\..\..\..\SBU2024Spring\ESE382\Prelab11\Prelab11\prelab11\src\final_wave.awc]
Enabled=1
[file:.\src\decoder_2to4.vhd]
Enabled=1
[file:.\src\task1.asdb]
Enabled=1
[file:.\src\task1.awc]
Enabled=1
[file:.\src\task2.asdb]
Enabled=1
[file:.\src\task2.awc]
Enabled=1
[file:.\src\task3.asdb]
Enabled=1
[file:.\src\task3.awc]
Enabled=1
[file:.\src\task4.asdb]
Enabled=1
[file:.\src\task4.awc]
Enabled=1
[file:.\src\task5.asdb]
Enabled=1
[file:.\src\task5.awc]
Enabled=1
[file:.\src\task6.asdb]
Enabled=1
[file:.\src\task6.awc]
Enabled=1
[file:.\src\load_digit_fsm.bde]
Enabled=1
[file:.\src\load_digit_fsm.asf]
Enabled=1
