Fitter report for ALC
Thu Jun 30 22:12:39 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. All Package Pins
 10. I/O Standard
 11. Dedicated Inputs I/O
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Control Signals
 15. Non-Global High Fan-Out Signals
 16. Other Routing Usage Summary
 17. LAB External Interconnect
 18. LAB Macrocells
 19. Parallel Expander
 20. Shareable Expander
 21. Logic Cell Interconnection
 22. Fitter Device Options
 23. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Fitter Summary                                                              ;
+---------------------------+-------------------------------------------------+
; Fitter Status             ; Successful - Thu Jun 30 22:12:39 2022           ;
; Quartus II 64-Bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name             ; ALC                                             ;
; Top-level Entity Name     ; ALC                                             ;
; Family                    ; MAX7000S                                        ;
; Device                    ; EPM7128SLC84-15                                 ;
; Timing Models             ; Final                                           ;
; Total macrocells          ; 102 / 128 ( 80 % )                              ;
; Total pins                ; 67 / 68 ( 99 % )                                ;
+---------------------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                              ;
+----------------------------------------------------------------------------+-----------------+---------------+
; Option                                                                     ; Setting         ; Default Value ;
+----------------------------------------------------------------------------+-----------------+---------------+
; Device                                                                     ; EPM7128SLC84-15 ;               ;
; Fitter Effort                                                              ; Standard Fit    ; Auto Fit      ;
; Use smart compilation                                                      ; Off             ; Off           ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On              ; On            ;
; Enable compact report table                                                ; Off             ; Off           ;
; Optimize Multi-Corner Timing                                               ; Off             ; Off           ;
; Optimize Timing for ECOs                                                   ; Off             ; Off           ;
; Regenerate full fit report during ECO compiles                             ; Off             ; Off           ;
; Optimize IOC Register Placement for Timing                                 ; Normal          ; Normal        ;
; Fitter Initial Placement Seed                                              ; 1               ; 1             ;
; Slow Slew Rate                                                             ; Off             ; Off           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off             ; Off           ;
+----------------------------------------------------------------------------+-----------------+---------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/Libraries/Documents/MAX7000CPU-GEN2.5/Firmware/output_files/ALC.pin.


+---------------------------------------------------+
; Fitter Resource Usage Summary                     ;
+------------------------------+--------------------+
; Resource                     ; Usage              ;
+------------------------------+--------------------+
; Logic cells                  ; 102 / 128 ( 80 % ) ;
; Registers                    ; 5 / 128 ( 4 % )    ;
; Number of pterms used        ; 371                ;
; I/O pins                     ; 67 / 68 ( 99 % )   ;
;     -- Clock pins            ; 2 / 2 ( 100 % )    ;
;     -- Dedicated input pins  ; 2 / 2 ( 100 % )    ;
;                              ;                    ;
; Global signals               ; 0                  ;
; Shareable expanders          ; 54 / 128 ( 42 % )  ;
; Parallel expanders           ; 22 / 120 ( 18 % )  ;
; Cells using turbo bit        ; 102 / 128 ( 80 % ) ;
; Maximum fan-out              ; 39                 ;
; Highest non-global fan-out   ; 39                 ;
; Total fan-out                ; 1038               ;
; Average fan-out              ; 4.65               ;
+------------------------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                       ;
+------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; Name       ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; I/O Standard ; Location assigned by ;
+------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; ALU_Regs   ; 63    ; --       ; 7   ; 4                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; CLK_Select ; 1     ; --       ; --  ; 2                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; FastCLK    ; 2     ; --       ; --  ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; I2CCLK     ; 54    ; --       ; 6   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; I2CData    ; 51    ; --       ; 5   ; 0                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; Ins[0]     ; 55    ; --       ; 6   ; 39                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; Ins[1]     ; 56    ; --       ; 6   ; 39                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; Ins[2]     ; 57    ; --       ; 6   ; 39                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; Ins[3]     ; 58    ; --       ; 6   ; 39                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; Ins[4]     ; 60    ; --       ; 6   ; 39                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; Ins[5]     ; 61    ; --       ; 6   ; 38                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; UserCLK    ; 83    ; --       ; --  ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; regA[0]    ; 4     ; --       ; 1   ; 16                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; regA[10]   ; 17    ; --       ; 2   ; 11                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; regA[11]   ; 18    ; --       ; 2   ; 14                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; regA[12]   ; 20    ; --       ; 2   ; 13                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; regA[13]   ; 21    ; --       ; 2   ; 10                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; regA[14]   ; 22    ; --       ; 2   ; 8                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; regA[15]   ; 24    ; --       ; 3   ; 5                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; regA[1]    ; 5     ; --       ; 1   ; 18                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; regA[2]    ; 6     ; --       ; 1   ; 20                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; regA[3]    ; 8     ; --       ; 1   ; 15                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; regA[4]    ; 9     ; --       ; 1   ; 12                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; regA[5]    ; 10    ; --       ; 1   ; 11                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; regA[6]    ; 11    ; --       ; 1   ; 8                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; regA[7]    ; 12    ; --       ; 1   ; 19                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; regA[8]    ; 15    ; --       ; 2   ; 15                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; regA[9]    ; 16    ; --       ; 2   ; 14                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; regB[0]    ; 25    ; --       ; 3   ; 16                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; regB[10]   ; 75    ; --       ; 8   ; 11                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; regB[11]   ; 73    ; --       ; 8   ; 14                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; regB[12]   ; 70    ; --       ; 7   ; 13                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; regB[13]   ; 69    ; --       ; 7   ; 10                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; regB[14]   ; 68    ; --       ; 7   ; 8                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; regB[15]   ; 67    ; --       ; 7   ; 5                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; regB[1]    ; 27    ; --       ; 3   ; 18                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; regB[2]    ; 28    ; --       ; 3   ; 20                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; regB[3]    ; 29    ; --       ; 3   ; 15                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; regB[4]    ; 30    ; --       ; 3   ; 12                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; regB[5]    ; 84    ; --       ; --  ; 11                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; regB[6]    ; 80    ; --       ; 8   ; 8                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; regB[7]    ; 79    ; --       ; 8   ; 19                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; regB[8]    ; 77    ; --       ; 8   ; 15                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
; regB[9]    ; 76    ; --       ; 8   ; 13                    ; 0                  ; no     ; no             ; TTL          ; User                 ;
+------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                      ;
+--------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; CLK          ; 74    ; --       ; 8   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; EqualFlag    ; 65    ; --       ; 7   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; MainBus[0]   ; 31    ; --       ; 3   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; MainBus[10]  ; 45    ; --       ; 5   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; MainBus[11]  ; 46    ; --       ; 5   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; MainBus[12]  ; 48    ; --       ; 5   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; MainBus[13]  ; 49    ; --       ; 5   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; MainBus[14]  ; 50    ; --       ; 5   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; MainBus[15]  ; 52    ; --       ; 5   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; MainBus[1]   ; 33    ; --       ; 4   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; MainBus[2]   ; 34    ; --       ; 4   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; MainBus[3]   ; 35    ; --       ; 4   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; MainBus[4]   ; 36    ; --       ; 4   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; MainBus[5]   ; 37    ; --       ; 4   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; MainBus[6]   ; 39    ; --       ; 4   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; MainBus[7]   ; 40    ; --       ; 4   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; MainBus[8]   ; 41    ; --       ; 4   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; MainBus[9]   ; 44    ; --       ; 5   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; OverflowFlag ; 64    ; --       ; 7   ; no              ; no             ; no         ; yes           ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
+--------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 0          ; --       ; CLK_Select     ; input  ; TTL          ;         ; Y               ;
; 2        ; 1          ; --       ; FastCLK        ; input  ; TTL          ;         ; Y               ;
; 3        ; 2          ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 4        ; 3          ; --       ; regA[0]        ; input  ; TTL          ;         ; Y               ;
; 5        ; 4          ; --       ; regA[1]        ; input  ; TTL          ;         ; Y               ;
; 6        ; 5          ; --       ; regA[2]        ; input  ; TTL          ;         ; Y               ;
; 7        ; 6          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 8        ; 7          ; --       ; regA[3]        ; input  ; TTL          ;         ; Y               ;
; 9        ; 8          ; --       ; regA[4]        ; input  ; TTL          ;         ; Y               ;
; 10       ; 9          ; --       ; regA[5]        ; input  ; TTL          ;         ; Y               ;
; 11       ; 10         ; --       ; regA[6]        ; input  ; TTL          ;         ; Y               ;
; 12       ; 11         ; --       ; regA[7]        ; input  ; TTL          ;         ; Y               ;
; 13       ; 12         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 14       ; 13         ; --       ; TDI            ; input  ; TTL          ;         ; Y               ;
; 15       ; 14         ; --       ; regA[8]        ; input  ; TTL          ;         ; Y               ;
; 16       ; 15         ; --       ; regA[9]        ; input  ; TTL          ;         ; Y               ;
; 17       ; 16         ; --       ; regA[10]       ; input  ; TTL          ;         ; Y               ;
; 18       ; 17         ; --       ; regA[11]       ; input  ; TTL          ;         ; Y               ;
; 19       ; 18         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 20       ; 19         ; --       ; regA[12]       ; input  ; TTL          ;         ; Y               ;
; 21       ; 20         ; --       ; regA[13]       ; input  ; TTL          ;         ; Y               ;
; 22       ; 21         ; --       ; regA[14]       ; input  ; TTL          ;         ; Y               ;
; 23       ; 22         ; --       ; TMS            ; input  ; TTL          ;         ; Y               ;
; 24       ; 23         ; --       ; regA[15]       ; input  ; TTL          ;         ; Y               ;
; 25       ; 24         ; --       ; regB[0]        ; input  ; TTL          ;         ; Y               ;
; 26       ; 25         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 27       ; 26         ; --       ; regB[1]        ; input  ; TTL          ;         ; Y               ;
; 28       ; 27         ; --       ; regB[2]        ; input  ; TTL          ;         ; Y               ;
; 29       ; 28         ; --       ; regB[3]        ; input  ; TTL          ;         ; Y               ;
; 30       ; 29         ; --       ; regB[4]        ; input  ; TTL          ;         ; Y               ;
; 31       ; 30         ; --       ; MainBus[0]     ; output ; TTL          ;         ; Y               ;
; 32       ; 31         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 33       ; 32         ; --       ; MainBus[1]     ; output ; TTL          ;         ; Y               ;
; 34       ; 33         ; --       ; MainBus[2]     ; output ; TTL          ;         ; Y               ;
; 35       ; 34         ; --       ; MainBus[3]     ; output ; TTL          ;         ; Y               ;
; 36       ; 35         ; --       ; MainBus[4]     ; output ; TTL          ;         ; Y               ;
; 37       ; 36         ; --       ; MainBus[5]     ; output ; TTL          ;         ; Y               ;
; 38       ; 37         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 39       ; 38         ; --       ; MainBus[6]     ; output ; TTL          ;         ; Y               ;
; 40       ; 39         ; --       ; MainBus[7]     ; output ; TTL          ;         ; Y               ;
; 41       ; 40         ; --       ; MainBus[8]     ; output ; TTL          ;         ; Y               ;
; 42       ; 41         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 43       ; 42         ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 44       ; 43         ; --       ; MainBus[9]     ; output ; TTL          ;         ; Y               ;
; 45       ; 44         ; --       ; MainBus[10]    ; output ; TTL          ;         ; Y               ;
; 46       ; 45         ; --       ; MainBus[11]    ; output ; TTL          ;         ; Y               ;
; 47       ; 46         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 48       ; 47         ; --       ; MainBus[12]    ; output ; TTL          ;         ; Y               ;
; 49       ; 48         ; --       ; MainBus[13]    ; output ; TTL          ;         ; Y               ;
; 50       ; 49         ; --       ; MainBus[14]    ; output ; TTL          ;         ; Y               ;
; 51       ; 50         ; --       ; I2CData        ; input  ; TTL          ;         ; Y               ;
; 52       ; 51         ; --       ; MainBus[15]    ; output ; TTL          ;         ; Y               ;
; 53       ; 52         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 54       ; 53         ; --       ; I2CCLK         ; input  ; TTL          ;         ; Y               ;
; 55       ; 54         ; --       ; Ins[0]         ; input  ; TTL          ;         ; Y               ;
; 56       ; 55         ; --       ; Ins[1]         ; input  ; TTL          ;         ; Y               ;
; 57       ; 56         ; --       ; Ins[2]         ; input  ; TTL          ;         ; Y               ;
; 58       ; 57         ; --       ; Ins[3]         ; input  ; TTL          ;         ; Y               ;
; 59       ; 58         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 60       ; 59         ; --       ; Ins[4]         ; input  ; TTL          ;         ; Y               ;
; 61       ; 60         ; --       ; Ins[5]         ; input  ; TTL          ;         ; Y               ;
; 62       ; 61         ; --       ; TCK            ; input  ; TTL          ;         ; Y               ;
; 63       ; 62         ; --       ; ALU_Regs       ; input  ; TTL          ;         ; Y               ;
; 64       ; 63         ; --       ; OverflowFlag   ; output ; TTL          ;         ; Y               ;
; 65       ; 64         ; --       ; EqualFlag      ; output ; TTL          ;         ; Y               ;
; 66       ; 65         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 67       ; 66         ; --       ; regB[15]       ; input  ; TTL          ;         ; Y               ;
; 68       ; 67         ; --       ; regB[14]       ; input  ; TTL          ;         ; Y               ;
; 69       ; 68         ; --       ; regB[13]       ; input  ; TTL          ;         ; Y               ;
; 70       ; 69         ; --       ; regB[12]       ; input  ; TTL          ;         ; Y               ;
; 71       ; 70         ; --       ; TDO            ; output ; TTL          ;         ; Y               ;
; 72       ; 71         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 73       ; 72         ; --       ; regB[11]       ; input  ; TTL          ;         ; Y               ;
; 74       ; 73         ; --       ; CLK            ; output ; TTL          ;         ; Y               ;
; 75       ; 74         ; --       ; regB[10]       ; input  ; TTL          ;         ; Y               ;
; 76       ; 75         ; --       ; regB[9]        ; input  ; TTL          ;         ; Y               ;
; 77       ; 76         ; --       ; regB[8]        ; input  ; TTL          ;         ; Y               ;
; 78       ; 77         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 79       ; 78         ; --       ; regB[7]        ; input  ; TTL          ;         ; Y               ;
; 80       ; 79         ; --       ; regB[6]        ; input  ; TTL          ;         ; Y               ;
; 81       ; 80         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 82       ; 81         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 83       ; 82         ; --       ; UserCLK        ; input  ; TTL          ;         ; Y               ;
; 84       ; 83         ; --       ; regB[5]        ; input  ; TTL          ;         ; Y               ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------+
; I/O Standard                                                                                     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; TTL          ; -          ; 4                    ; 0                 ; 0                 ; 4     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+--------------------------------------------------------------------------+
; Dedicated Inputs I/O                                                     ;
+------------+-------+-------+-------+--------------+------------+---------+
; Name       ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+------------+-------+-------+-------+--------------+------------+---------+
; CLK_Select ; 1     ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; FastCLK    ; 2     ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; UserCLK    ; 83    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
; regB[5]    ; 84    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
+------------+-------+-------+-------+--------------+------------+---------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; 3.3-V LVTTL  ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS ; 10 pF ; Not Available          ;
; TTL          ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                  ;
+---------------------------------------+------------+------+-----------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node            ; Macrocells ; Pins ; Full Hierarchy Name                                                         ; Library Name ;
+---------------------------------------+------------+------+-----------------------------------------------------------------------------+--------------+
; |ALC                                  ; 102        ; 67   ; |ALC                                                                        ; work         ;
;    |D_flip_flop:ABFlagFlop|           ; 1          ; 0    ; |ALC|D_flip_flop:ABFlagFlop                                                 ; work         ;
;    |D_flip_flop:CLKFLOP|              ; 2          ; 0    ; |ALC|D_flip_flop:CLKFLOP                                                    ; work         ;
;    |D_flip_flop:CarryFlagFlop|        ; 2          ; 0    ; |ALC|D_flip_flop:CarryFlagFlop                                              ; work         ;
;    |uALU:mainALU|                     ; 95         ; 0    ; |ALC|uALU:mainALU                                                           ; work         ;
;       |lpm_add_sub:Add0|              ; 35         ; 0    ; |ALC|uALU:mainALU|lpm_add_sub:Add0                                          ; work         ;
;          |addcore:adder[0]|           ; 9          ; 0    ; |ALC|uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]                         ; work         ;
;             |a_csnbuffer:result_node| ; 5          ; 0    ; |ALC|uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node ; work         ;
;          |addcore:adder[1]|           ; 24         ; 0    ; |ALC|uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]                         ; work         ;
;             |a_csnbuffer:result_node| ; 3          ; 0    ; |ALC|uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|a_csnbuffer:result_node ; work         ;
;          |addcore:adder[2]|           ; 2          ; 0    ; |ALC|uALU:mainALU|lpm_add_sub:Add0|addcore:adder[2]                         ; work         ;
;             |a_csnbuffer:result_node| ; 2          ; 0    ; |ALC|uALU:mainALU|lpm_add_sub:Add0|addcore:adder[2]|a_csnbuffer:result_node ; work         ;
+---------------------------------------+------------+------+-----------------------------------------------------------------------------+--------------+


+--------------------------------------------------------------------------------------------+
; Control Signals                                                                            ;
+------------+----------+---------+-------+--------+----------------------+------------------+
; Name       ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+------------+----------+---------+-------+--------+----------------------+------------------+
; ALU_Regs   ; PIN_63   ; 4       ; Clock ; no     ; --                   ; --               ;
; CLK_Select ; PIN_1    ; 2       ; Clock ; no     ; --                   ; --               ;
+------------+----------+---------+-------+--------+----------------------+------------------+


+-----------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                     ;
+-------------------------------------------------------------------------------------------+---------+
; Name                                                                                      ; Fan-Out ;
+-------------------------------------------------------------------------------------------+---------+
; Ins[4]                                                                                    ; 39      ;
; Ins[3]                                                                                    ; 39      ;
; Ins[2]                                                                                    ; 39      ;
; Ins[1]                                                                                    ; 39      ;
; Ins[0]                                                                                    ; 39      ;
; Ins[5]                                                                                    ; 38      ;
; regB[2]                                                                                   ; 20      ;
; regA[2]                                                                                   ; 20      ;
; regB[7]                                                                                   ; 19      ;
; regA[7]                                                                                   ; 19      ;
; regB[1]                                                                                   ; 18      ;
; regA[1]                                                                                   ; 18      ;
; ALU_Regs~0                                                                                ; 16      ;
; regB[0]                                                                                   ; 16      ;
; regA[0]                                                                                   ; 16      ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|genr_node[3]~8                             ; 16      ;
; regB[8]                                                                                   ; 15      ;
; regB[3]                                                                                   ; 15      ;
; regA[8]                                                                                   ; 15      ;
; regA[3]                                                                                   ; 15      ;
; regB[11]                                                                                  ; 14      ;
; regA[11]                                                                                  ; 14      ;
; regA[9]                                                                                   ; 14      ;
; regB[12]                                                                                  ; 13      ;
; regB[9]                                                                                   ; 13      ;
; regA[12]                                                                                  ; 13      ;
; regB[4]                                                                                   ; 12      ;
; regA[4]                                                                                   ; 12      ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~16                                  ; 12      ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|prop_node[3]~7                             ; 12      ;
; regB[10]                                                                                  ; 11      ;
; regB[5]                                                                                   ; 11      ;
; regA[10]                                                                                  ; 11      ;
; regA[5]                                                                                   ; 11      ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[0]~15                                   ; 11      ;
; regB[13]                                                                                  ; 10      ;
; regA[13]                                                                                  ; 10      ;
; uALU:mainALU|O[2]~75bal                                                                   ; 10      ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|g4~1                                       ; 10      ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[1]~14                                   ; 10      ;
; regB[14]                                                                                  ; 8       ;
; regB[6]                                                                                   ; 8       ;
; regA[14]                                                                                  ; 8       ;
; regA[6]                                                                                   ; 8       ;
; uALU:mainALU|LessThan0~109                                                                ; 8       ;
; uALU:mainALU|LessThan0~105                                                                ; 8       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[3]~10sexpbal                            ; 7       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[2]~12sexpbal                            ; 7       ;
; uALU:mainALU|LessThan0~101                                                                ; 7       ;
; uALU:mainALU|LessThan0~97                                                                 ; 7       ;
; uALU:mainALU|O[12]~168                                                                    ; 6       ;
; uALU:mainALU|LessThan0~93                                                                 ; 6       ;
; uALU:mainALU|LessThan0~89                                                                 ; 6       ;
; uALU:mainALU|LessThan0~85                                                                 ; 6       ;
; uALU:mainALU|LessThan0~81                                                                 ; 6       ;
; regB[15]                                                                                  ; 5       ;
; regA[15]                                                                                  ; 5       ;
; uALU:mainALU|O[8]~127bal                                                                  ; 5       ;
; ALU_Regs                                                                                  ; 4       ;
; uALU:mainALU|LessThan0~73sexp1bal                                                         ; 4       ;
; uALU:mainALU|LessThan0~77sexp2                                                            ; 4       ;
; uALU:mainALU|LessThan0~69sexp2                                                            ; 4       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|_~8sexp                                    ; 4       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[5]~6sexp                                ; 4       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[7]~52    ; 4       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[6]~41    ; 4       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~7                                   ; 4       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|g2cp[2]~9                                  ; 4       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|_~9                                        ; 3       ;
; uALU:mainALU|O[11]~156bal                                                                 ; 3       ;
; uALU:mainALU|LessThan0~53sexp2                                                            ; 3       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[6]~4sexp                                ; 3       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[6]~39    ; 3       ;
; uALU:mainALU|O[3]~89                                                                      ; 3       ;
; uALU:mainALU|O[2]~77                                                                      ; 3       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~10                                  ; 3       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~9                                   ; 3       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|gcp[2]~5                                   ; 3       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~28                                  ; 2       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[7]~76    ; 2       ;
; uALU:mainALU|O[2]~272                                                                     ; 2       ;
; uALU:mainALU|O[3]~271                                                                     ; 2       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[6]~75    ; 2       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[6]~74    ; 2       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~27                                  ; 2       ;
; uALU:mainALU|O[2]~268                                                                     ; 2       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~22                                  ; 2       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~21                                  ; 2       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~20                                  ; 2       ;
; CLK_Select                                                                                ; 2       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|a_csnbuffer:result_node|sout_node[2]~32bal ; 2       ;
; uALU:mainALU|O[14]~187bal                                                                 ; 2       ;
; uALU:mainALU|O[14]~184                                                                    ; 2       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|a_csnbuffer:result_node|sout_node[6]~50    ; 2       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~6                                   ; 2       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|prop_node[3]~8                             ; 2       ;
; D_flip_flop:CLKFLOP|Q~reg0                                                                ; 2       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[2]~12                                   ; 2       ;
; D_flip_flop:CarryFlagFlop|Q~en                                                            ; 2       ;
; D_flip_flop:CLKFLOP|Q~en                                                                  ; 2       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[5]~77    ; 1       ;
; uALU:mainALU|O[3]~270                                                                     ; 1       ;
; uALU:mainALU|O[3]~269                                                                     ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~26                                  ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~25                                  ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~24                                  ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~23                                  ; 1       ;
; uALU:mainALU|O[14]~267                                                                    ; 1       ;
; uALU:mainALU|O[12]~266                                                                    ; 1       ;
; uALU:mainALU|O[11]~265                                                                    ; 1       ;
; uALU:mainALU|O[13]~264                                                                    ; 1       ;
; uALU:mainALU|O[9]~263                                                                     ; 1       ;
; uALU:mainALU|O[10]~262                                                                    ; 1       ;
; uALU:mainALU|O[15]~261                                                                    ; 1       ;
; UserCLK                                                                                   ; 1       ;
; FastCLK                                                                                   ; 1       ;
; uALU:mainALU|CarryOut~17bal                                                               ; 1       ;
; uALU:mainALU|O[12]~167bal                                                                 ; 1       ;
; uALU:mainALU|O[11]~157bal                                                                 ; 1       ;
; uALU:mainALU|O[10]~142bal                                                                 ; 1       ;
; uALU:mainALU|O[10]~141bal                                                                 ; 1       ;
; uALU:mainALU|O[8]~128bal                                                                  ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~19                                  ; 1       ;
; uALU:mainALU|Equal2~2sexp1                                                                ; 1       ;
; uALU:mainALU|CarryOut~41                                                                  ; 1       ;
; uALU:mainALU|CarryOut~36                                                                  ; 1       ;
; uALU:mainALU|CarryOut~30                                                                  ; 1       ;
; uALU:mainALU|CarryOut~25                                                                  ; 1       ;
; uALU:mainALU|O[14]~255                                                                    ; 1       ;
; uALU:mainALU|O[12]~249                                                                    ; 1       ;
; uALU:mainALU|O[12]~243                                                                    ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[0]~9     ; 1       ;
; uALU:mainALU|O[11]~237                                                                    ; 1       ;
; uALU:mainALU|O[10]~231                                                                    ; 1       ;
; uALU:mainALU|O[7]~226                                                                     ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[7]~71    ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[6]~69    ; 1       ;
; uALU:mainALU|O[3]~220                                                                     ; 1       ;
; uALU:mainALU|O[3]~214                                                                     ; 1       ;
; uALU:mainALU|O[2]~209                                                                     ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|g4~14                                      ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|g4~8                                       ; 1       ;
; uALU:mainALU|O[1]~203                                                                     ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|gcp[2]~6                                   ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|g2cp[2]~10                                 ; 1       ;
; D_flip_flop:CarryFlagFlop|Q~reg0                                                          ; 1       ;
; uALU:mainALU|CarryOut~16                                                                  ; 1       ;
; uALU:mainALU|CarryOut~10                                                                  ; 1       ;
; uALU:mainALU|O[15]~202                                                                    ; 1       ;
; uALU:mainALU|O[14]~196                                                                    ; 1       ;
; uALU:mainALU|O[14]~185                                                                    ; 1       ;
; uALU:mainALU|O[13]~182                                                                    ; 1       ;
; uALU:mainALU|O[12]~177                                                                    ; 1       ;
; uALU:mainALU|O[12]~169                                                                    ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[0]~2     ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[0]~1     ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[0]~0     ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|a_csnbuffer:result_node|sout_node[6]~51    ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|a_csnbuffer:result_node|sout_node[6]~49    ; 1       ;
; uALU:mainALU|O[11]~164                                                                    ; 1       ;
; uALU:mainALU|O[9]~155                                                                     ; 1       ;
; uALU:mainALU|O[10]~149                                                                    ; 1       ;
; uALU:mainALU|O[8]~138                                                                     ; 1       ;
; uALU:mainALU|O[8]~133                                                                     ; 1       ;
; uALU:mainALU|O[8]~126                                                                     ; 1       ;
; uALU:mainALU|O[6]~125                                                                     ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|a_csnbuffer:result_node|sout_node[2]~33    ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|a_csnbuffer:result_node|sout_node[2]~31    ; 1       ;
; uALU:mainALU|O[5]~121                                                                     ; 1       ;
; uALU:mainALU|O[7]~116                                                                     ; 1       ;
; uALU:mainALU|O[4]~110                                                                     ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[7]~58    ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[7]~57    ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[7]~56    ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[6]~44    ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[6]~43    ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[6]~42    ; 1       ;
; uALU:mainALU|O[3]~103                                                                     ; 1       ;
; uALU:mainALU|O[3]~102                                                                     ; 1       ;
; uALU:mainALU|O[3]~96                                                                      ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[5]~31    ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[5]~30    ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[5]~29    ; 1       ;
; uALU:mainALU|O[2]~85                                                                      ; 1       ;
; uALU:mainALU|O[2]~79                                                                      ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~8                                   ; 1       ;
; uALU:mainALU|O[1]~68                                                                      ; 1       ;
; uALU:mainALU|O[0]~66                                                                      ; 1       ;
; interntalCLK~7                                                                            ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|g2cp[1]~3                                  ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|genr_node[0]~19                            ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|genr_node[1]~15                            ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|genr_node[2]~11                            ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|genr_node[3]~7                             ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|prop_node[0]~23                            ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|prop_node[1]~18                            ; 1       ;
; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|prop_node[2]~13                            ; 1       ;
; D_flip_flop:ABFlagFlop|Q~reg0                                                             ; 1       ;
+-------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------+
; Other Routing Usage Summary                      ;
+-----------------------------+--------------------+
; Other Routing Resource Type ; Usage              ;
+-----------------------------+--------------------+
; Output enables              ; 2 / 6 ( 33 % )     ;
; PIA buffers                 ; 202 / 288 ( 70 % ) ;
; PIAs                        ; 236 / 288 ( 82 % ) ;
+-----------------------------+--------------------+


+-----------------------------------------------------------------------------+
; LAB External Interconnect                                                   ;
+-----------------------------------------------+-----------------------------+
; LAB External Interconnects  (Average = 29.50) ; Number of LABs  (Total = 8) ;
+-----------------------------------------------+-----------------------------+
; 0 - 2                                         ; 0                           ;
; 3 - 5                                         ; 0                           ;
; 6 - 8                                         ; 0                           ;
; 9 - 11                                        ; 0                           ;
; 12 - 14                                       ; 0                           ;
; 15 - 17                                       ; 1                           ;
; 18 - 20                                       ; 0                           ;
; 21 - 23                                       ; 0                           ;
; 24 - 26                                       ; 1                           ;
; 27 - 29                                       ; 1                           ;
; 30 - 32                                       ; 2                           ;
; 33 - 35                                       ; 3                           ;
+-----------------------------------------------+-----------------------------+


+-----------------------------------------------------------------------+
; LAB Macrocells                                                        ;
+-----------------------------------------+-----------------------------+
; Number of Macrocells  (Average = 12.75) ; Number of LABs  (Total = 8) ;
+-----------------------------------------+-----------------------------+
; 0                                       ; 0                           ;
; 1                                       ; 0                           ;
; 2                                       ; 0                           ;
; 3                                       ; 0                           ;
; 4                                       ; 0                           ;
; 5                                       ; 0                           ;
; 6                                       ; 0                           ;
; 7                                       ; 1                           ;
; 8                                       ; 0                           ;
; 9                                       ; 0                           ;
; 10                                      ; 1                           ;
; 11                                      ; 0                           ;
; 12                                      ; 2                           ;
; 13                                      ; 1                           ;
; 14                                      ; 0                           ;
; 15                                      ; 0                           ;
; 16                                      ; 3                           ;
+-----------------------------------------+-----------------------------+


+---------------------------------------------------------+
; Parallel Expander                                       ;
+--------------------------+------------------------------+
; Parallel Expander Length ; Number of Parallel Expanders ;
+--------------------------+------------------------------+
; 0                        ; 0                            ;
; 1                        ; 14                           ;
; 2                        ; 4                            ;
+--------------------------+------------------------------+


+-------------------------------------------------------------------------------+
; Shareable Expander                                                            ;
+-------------------------------------------------+-----------------------------+
; Number of shareable expanders  (Average = 6.75) ; Number of LABs  (Total = 7) ;
+-------------------------------------------------+-----------------------------+
; 0                                               ; 1                           ;
; 1                                               ; 1                           ;
; 2                                               ; 1                           ;
; 3                                               ; 0                           ;
; 4                                               ; 0                           ;
; 5                                               ; 0                           ;
; 6                                               ; 0                           ;
; 7                                               ; 1                           ;
; 8                                               ; 1                           ;
; 9                                               ; 1                           ;
; 10                                              ; 0                           ;
; 11                                              ; 0                           ;
; 12                                              ; 0                           ;
; 13                                              ; 1                           ;
; 14                                              ; 1                           ;
+-------------------------------------------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; LAB ; Logic Cell ; Input                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;  A  ; LC8        ; regA[14], regB[14]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; D_flip_flop:ABFlagFlop|Q~reg0, uALU:mainALU|CarryOut~10, uALU:mainALU|CarryOut~16, uALU:mainALU|CarryOut~25, uALU:mainALU|CarryOut~30, uALU:mainALU|CarryOut~36, uALU:mainALU|CarryOut~41, uALU:mainALU|CarryOut~17bal                                                                                                                                                                                                                                                                                                                                                                          ;
;  A  ; LC14       ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|g2cp[2]~9, regB[14], regA[14], Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], Ins[5], uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|g4~1, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[6]~4sexp, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[5]~6sexp, uALU:mainALU|O[12]~168, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|genr_node[3]~8, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[2]~12, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[1]~14, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[0]~15, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[3]~10sexpbal                                                                                                                                                                                                                                                                                                                                                                                                                                              ; uALU:mainALU|O[14]~196, uALU:mainALU|O[14]~255                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;  A  ; LC3        ; uALU:mainALU|O[12]~249, regA[11], regA[12], regB[12], uALU:mainALU|O[12]~167bal, uALU:mainALU|O[11]~156bal, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|g4~1, uALU:mainALU|O[8]~127bal, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|genr_node[3]~8, Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], Ins[5], regB[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; uALU:mainALU|O[12]~266                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  A  ; LC9        ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|g4~1, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|genr_node[3]~8, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[1]~14, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[0]~15, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|prop_node[3]~7, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~16, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|g2cp[1]~3, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|a_csnbuffer:result_node|sout_node[6]~49, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|a_csnbuffer:result_node|sout_node[6]~50, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[5]~6sexp, uALU:mainALU|O[12]~168, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[3]~10sexpbal, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[2]~12sexpbal                                                                                                                                                                                                                                                              ; uALU:mainALU|O[13]~182                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  A  ; LC12       ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[1]~14, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[0]~15, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[3]~10sexpbal, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[2]~12sexpbal                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; uALU:mainALU|O[11]~164, uALU:mainALU|O[12]~177, uALU:mainALU|O[14]~255                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  A  ; LC13       ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|g4~1, Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], Ins[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; uALU:mainALU|O[11]~164                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  A  ; LC5        ; uALU:mainALU|O[14]~255, uALU:mainALU|O[14]~187bal, uALU:mainALU|O[14]~184, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|g2cp[2]~9, regB[14], regA[14], uALU:mainALU|O[14]~185, uALU:mainALU|O[8]~127bal, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|genr_node[3]~8, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|g4~1, Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], Ins[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; uALU:mainALU|O[14]~267                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  A  ; LC4        ; uALU:mainALU|O[14]~187bal, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|prop_node[3]~7, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~16, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[2]~12, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[1]~14, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[0]~15, regB[14], regA[14], uALU:mainALU|O[11]~156bal, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|g4~1, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|g2cp[2]~9, uALU:mainALU|O[14]~184, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[6]~4sexp, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[5]~6sexp, uALU:mainALU|O[12]~168, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[3]~10sexpbal, Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], Ins[5]                                                                                                                                                                                                                                                                                                      ; uALU:mainALU|O[14]~196                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  A  ; LC7        ; regA[12], regB[12], regA[11], regB[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|a_csnbuffer:result_node|sout_node[6]~51                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  A  ; LC6        ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|a_csnbuffer:result_node|sout_node[6]~51, Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], Ins[5], uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|a_csnbuffer:result_node|sout_node[6]~50, uALU:mainALU|O[2]~75bal                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; uALU:mainALU|O[13]~264                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  A  ; LC16       ; regA[12], regB[12]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; D_flip_flop:ABFlagFlop|Q~reg0, uALU:mainALU|CarryOut~10, uALU:mainALU|CarryOut~16, uALU:mainALU|CarryOut~25, uALU:mainALU|CarryOut~30, uALU:mainALU|CarryOut~36, uALU:mainALU|CarryOut~41                                                                                                                                                                                                                                                                                                                                                                                                       ;
;  A  ; LC10       ; regA[13], regB[13]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; D_flip_flop:ABFlagFlop|Q~reg0, uALU:mainALU|CarryOut~10, uALU:mainALU|CarryOut~16, uALU:mainALU|CarryOut~25, uALU:mainALU|CarryOut~30, uALU:mainALU|CarryOut~36, uALU:mainALU|CarryOut~41                                                                                                                                                                                                                                                                                                                                                                                                       ;
;  A  ; LC15       ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[1]~14, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[0]~15, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[2]~12sexpbal                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; uALU:mainALU|O[10]~149                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  A  ; LC2        ; uALU:mainALU|O[12]~243, uALU:mainALU|O[12]~168, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|g4~1, regA[12], regB[12], uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|genr_node[3]~8, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[1]~14, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[0]~15, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|prop_node[3]~7, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~16, uALU:mainALU|O[12]~169, regA[11], uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[3]~10sexpbal, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[2]~12sexpbal, uALU:mainALU|O[2]~75bal, regB[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; uALU:mainALU|O[12]~177                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  A  ; LC1        ; regA[11], regB[11], regA[12], regB[12], uALU:mainALU|O[12]~168, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|g4~1, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|genr_node[3]~8, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[1]~14, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[0]~15, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|prop_node[3]~7, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~16, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[3]~10sexpbal, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[2]~12sexpbal, Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], Ins[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; uALU:mainALU|O[12]~249                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  A  ; LC11       ; regA[13], regA[14], regB[14], regB[13]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[0]~2, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[0]~9                                                                                                                                                                                                                                                                                                                                                                                                                    ;
;  B  ; LC26       ; regB[8], regA[8], regA[7], regB[7], Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], Ins[5], uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|genr_node[3]~8, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[0]~15, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|prop_node[3]~7, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~16                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; uALU:mainALU|O[8]~138                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  B  ; LC28       ; regA[9], regB[9]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; uALU:mainALU|O[14]~255, uALU:mainALU|O[14]~187bal                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
;  B  ; LC22       ; regA[8], regB[8]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|a_csnbuffer:result_node|sout_node[2]~33, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|a_csnbuffer:result_node|sout_node[6]~51, uALU:mainALU|O[10]~231, uALU:mainALU|O[11]~237, uALU:mainALU|O[12]~243, uALU:mainALU|O[12]~249, uALU:mainALU|O[14]~255, uALU:mainALU|O[14]~187bal, uALU:mainALU|O[10]~141bal, uALU:mainALU|O[11]~156bal                                                                                                                                                                                                         ;
;  B  ; LC32       ; regA[10], regB[10]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; D_flip_flop:ABFlagFlop|Q~reg0, uALU:mainALU|CarryOut~10, uALU:mainALU|CarryOut~16, uALU:mainALU|CarryOut~25, uALU:mainALU|CarryOut~30, uALU:mainALU|CarryOut~41                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;  B  ; LC31       ; regA[11], regB[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; D_flip_flop:ABFlagFlop|Q~reg0, uALU:mainALU|CarryOut~10, uALU:mainALU|CarryOut~16, uALU:mainALU|CarryOut~25, uALU:mainALU|CarryOut~30, uALU:mainALU|CarryOut~41                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;  B  ; LC20       ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|gcp[2]~5, regB[10], regA[10], uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|genr_node[3]~8, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[1]~14, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[0]~15, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|prop_node[3]~7, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~16, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[2]~12sexpbal, Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], Ins[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; uALU:mainALU|O[10]~149                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  B  ; LC23       ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|g4~1, regB[11], regA[11], uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|genr_node[3]~8, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[1]~14, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[0]~15, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|prop_node[3]~7, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~16, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[3]~10sexpbal, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[2]~12sexpbal, Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], Ins[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; uALU:mainALU|O[11]~164                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  B  ; LC30       ; regA[8], regB[8], regA[7], regB[7]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[0]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  B  ; LC27       ; regA[8], regB[8]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; D_flip_flop:ABFlagFlop|Q~reg0, uALU:mainALU|CarryOut~10, uALU:mainALU|CarryOut~16, uALU:mainALU|CarryOut~25, uALU:mainALU|CarryOut~30, uALU:mainALU|CarryOut~41                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;  B  ; LC19       ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|gcp[2]~6, regB[8], regA[7], regB[7], regA[9], regA[8], regB[9]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; uALU:mainALU|O[10]~149, uALU:mainALU|O[10]~231, uALU:mainALU|O[10]~142bal                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
;  B  ; LC17       ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[1]~14, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|genr_node[3]~8, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|ps[0]~15, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|prop_node[3]~7, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~16, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|a_csnbuffer:result_node|sout_node[2]~31, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|a_csnbuffer:result_node|sout_node[2]~32bal, regA[7], regB[7], regA[8], regB[8]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; uALU:mainALU|O[9]~155                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  B  ; LC18       ; regA[8], regB[8], regA[9], regA[7], regB[7]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|gcp[2]~5                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
;  B  ; LC21       ; uALU:mainALU|O[10]~231, uALU:mainALU|O[10]~141bal, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|gcp[2]~5, regB[10], regA[10], uALU:mainALU|O[10]~142bal, uALU:mainALU|O[8]~127bal, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|genr_node[3]~8, Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], Ins[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; uALU:mainALU|O[10]~262                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  B  ; LC24       ; uALU:mainALU|O[11]~237, uALU:mainALU|O[11]~156bal, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|g4~1, regB[11], regA[11], uALU:mainALU|O[11]~157bal, uALU:mainALU|O[8]~127bal, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|genr_node[3]~8, Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], Ins[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; uALU:mainALU|O[11]~265                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  B  ; LC29       ; regA[10], regB[10]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|a_csnbuffer:result_node|sout_node[6]~51, uALU:mainALU|O[11]~237, uALU:mainALU|O[12]~243, uALU:mainALU|O[12]~249, uALU:mainALU|O[14]~255, uALU:mainALU|O[14]~187bal, uALU:mainALU|O[11]~156bal                                                                                                                                                                                                                                                                                                                                                    ;
;  B  ; LC25       ; regA[11], regB[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; uALU:mainALU|O[12]~177                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  C  ; LC42       ; regA[8], regB[8], regB[10], regA[10], regA[9], regA[7], regB[7], regB[9]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|g4~14                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
;  C  ; LC43       ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|g4~8, regB[8], regA[7], regB[7], regB[10], regA[10], regB[9], regA[9], regA[8]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|g4~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
;  C  ; LC35       ; Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], regB[0], regA[0], Ins[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; MainBus[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
;  C  ; LC45       ; regA[12], regB[12], regA[11], regB[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[0]~9                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  C  ; LC33       ; regA[12], regB[12], regA[13], regB[13]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|g2cp[2]~9                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
;  C  ; LC46       ; regA[14], regB[14], regA[13], regB[13]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[0]~9                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  C  ; LC39       ; uALU:mainALU|CarryOut~41, regA[10], regB[10], uALU:mainALU|LessThan0~93, uALU:mainALU|LessThan0~101, uALU:mainALU|LessThan0~97, uALU:mainALU|LessThan0~109, uALU:mainALU|LessThan0~105, uALU:mainALU|LessThan0~85, uALU:mainALU|LessThan0~89, uALU:mainALU|LessThan0~81, regA[9], regB[9], regA[11], regB[11], regA[7], regB[7], Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], Ins[5], regA[8], regB[8]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; D_flip_flop:CarryFlagFlop|Q~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
;  C  ; LC47       ; regA[9], regA[10], regB[10], regB[9]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[0]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  C  ; LC34       ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|g2cp[2]~10, regA[12], regA[11], regB[11], regA[13], regB[13], regB[12]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; uALU:mainALU|O[14]~185, uALU:mainALU|O[14]~196, uALU:mainALU|O[14]~255, uALU:mainALU|O[14]~187bal                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
;  C  ; LC40       ; regA[10], regB[10], regA[9], regB[9]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[0]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  C  ; LC41       ; regA[11], regA[12], regB[12], regB[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[0]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  C  ; LC37       ; Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], Ins[5], regA[14], regB[14], uALU:mainALU|LessThan0~109, uALU:mainALU|LessThan0~105, regA[13], regB[13], regA[12], regB[12], uALU:mainALU|LessThan0~101, uALU:mainALU|LessThan0~97, regA[11], regB[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; uALU:mainALU|CarryOut~41                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
;  C  ; LC38       ; uALU:mainALU|CarryOut~36, Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], Ins[5], regA[10], regB[10], uALU:mainALU|LessThan0~93, uALU:mainALU|LessThan0~101, uALU:mainALU|LessThan0~97, uALU:mainALU|LessThan0~109, uALU:mainALU|LessThan0~105, uALU:mainALU|LessThan0~89, regA[9], regB[9], regA[8], regB[8], uALU:mainALU|LessThan0~85, regA[7], regB[7], uALU:mainALU|LessThan0~81, regA[12], regB[12]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; uALU:mainALU|CarryOut~16                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
;  C  ; LC48       ; regA[8], regA[7], regB[7], regB[8]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[0]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  C  ; LC44       ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|g4~14, regA[8], regB[8], regB[10], regA[10], regB[9], regA[7], regB[7], regA[9]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; uALU:mainALU|O[11]~164, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|a_csnbuffer:result_node|sout_node[6]~51, uALU:mainALU|O[12]~177, uALU:mainALU|O[14]~196, uALU:mainALU|O[11]~237, uALU:mainALU|O[12]~243, uALU:mainALU|O[12]~249, uALU:mainALU|O[14]~255, uALU:mainALU|O[14]~187bal, uALU:mainALU|O[11]~157bal                                                                                                                                                                                                                                                                            ;
;  C  ; LC36       ; Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], Ins[5], regA[15], regB[15], regA[14], regB[14], uALU:mainALU|LessThan0~109, uALU:mainALU|LessThan0~105, regA[13], regB[13]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; D_flip_flop:CarryFlagFlop|Q~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
;  D  ; LC56       ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[6]~44, regA[5], regB[5], Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], Ins[5], uALU:mainALU|O[2]~75bal                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; MainBus[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
;  D  ; LC53       ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[7]~58, regA[6], regB[6], Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], Ins[5], uALU:mainALU|O[2]~75bal                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; MainBus[6]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
;  D  ; LC49       ; uALU:mainALU|O[8]~128bal, uALU:mainALU|O[8]~133, regB[8], regA[8], uALU:mainALU|O[8]~126, uALU:mainALU|O[8]~127bal, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|genr_node[3]~8, regA[7], regB[7], uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|_~9, Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], Ins[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; MainBus[8]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
;  D  ; LC60       ; regA[1], regB[1], regA[2], regB[2], Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], Ins[5], uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~28                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; uALU:mainALU|O[2]~85                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
;  D  ; LC63       ; regB[1], regA[1], Ins[0], Ins[1], Ins[2], Ins[3], Ins[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; uALU:mainALU|O[1]~68                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
;  D  ; LC54       ; regB[2], regA[2], Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], regA[3], Ins[5], regB[3], uALU:mainALU|O[2]~75bal, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~28, regA[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; uALU:mainALU|O[3]~96                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
;  D  ; LC50       ; regB[7], regA[7], uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|genr_node[3]~8, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|prop_node[3]~7, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~16, Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], Ins[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; uALU:mainALU|O[7]~116                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  D  ; LC64       ; uALU:mainALU|O[1]~203, regB[1], regA[1], Ins[5], regA[0], regB[0], Ins[0], Ins[1], Ins[2], Ins[3], Ins[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; MainBus[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
;  D  ; LC61       ; uALU:mainALU|O[2]~209, uALU:mainALU|O[2]~268, regA[0], regB[0], regA[2], regB[2], Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], Ins[5], uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~24, regB[1], uALU:mainALU|O[2]~79, uALU:mainALU|O[2]~75bal                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; MainBus[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
;  D  ; LC55       ; uALU:mainALU|O[3]~214, uALU:mainALU|O[2]~268, regB[2], regA[0], regB[0], regA[3], regB[3], regA[2], Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], Ins[5], uALU:mainALU|O[3]~269, regA[1], regB[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; uALU:mainALU|O[3]~103                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  D  ; LC59       ; uALU:mainALU|O[3]~96, uALU:mainALU|O[3]~102                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; MainBus[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
;  D  ; LC57       ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[5]~31, Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], Ins[5], uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[5]~77, uALU:mainALU|O[2]~75bal                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; MainBus[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
;  D  ; LC51       ; uALU:mainALU|O[7]~226, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|prop_node[3]~7, regB[7], regA[7], uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|genr_node[3]~8, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~16, Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], Ins[5], uALU:mainALU|O[2]~75bal                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; MainBus[7]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
;  E  ; LC75       ; uALU:mainALU|O[14]~196                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; MainBus[14]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
;  E  ; LC69       ; uALU:mainALU|O[11]~164                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; MainBus[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
;  E  ; LC73       ; uALU:mainALU|O[13]~182                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; MainBus[13]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
;  E  ; LC70       ; regA[3], regB[3], uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~25, regB[2], regA[2], uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~26, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~6, regA[1], uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~27, regB[1], uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[5]~29, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[5]~30                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; uALU:mainALU|O[4]~110                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  E  ; LC77       ; regB[2], regA[2], regA[3], regB[3], uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~6, regA[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; uALU:mainALU|O[3]~102                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  E  ; LC78       ; uALU:mainALU|O[3]~220, uALU:mainALU|O[3]~270, regA[1], regB[1], regA[3], regB[3], uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~27, regB[2], regA[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; uALU:mainALU|O[3]~103                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  E  ; LC65       ; uALU:mainALU|O[9]~155                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; MainBus[9]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
;  E  ; LC67       ; uALU:mainALU|O[10]~149                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; MainBus[10]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
;  E  ; LC80       ; uALU:mainALU|O[15]~202                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; MainBus[15]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
;  E  ; LC72       ; uALU:mainALU|O[12]~177                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; MainBus[12]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
;  F  ; LC87       ; regA[9], regB[9]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|a_csnbuffer:result_node|sout_node[6]~51, uALU:mainALU|O[10]~231, uALU:mainALU|O[11]~237, uALU:mainALU|O[12]~243, uALU:mainALU|O[12]~249, uALU:mainALU|O[10]~141bal, uALU:mainALU|O[11]~156bal                                                                                                                                                                                                                                                                                                                                                    ;
;  F  ; LC91       ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[7]~71, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[6]~74, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[7]~76, regA[3], regB[3], uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[6]~75, regB[2], regA[2], uALU:mainALU|O[3]~271, regA[1], regB[1], uALU:mainALU|O[2]~272, regA[0], regB[0], uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[7]~56, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[7]~57                                                                                                                                                                                                                                                                                                                                                                                                                     ; uALU:mainALU|O[6]~125                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  F  ; LC86       ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|a_csnbuffer:result_node|sout_node[2]~33, Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], Ins[5], uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|a_csnbuffer:result_node|sout_node[2]~32bal, uALU:mainALU|O[2]~75bal                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; uALU:mainALU|O[9]~263                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  F  ; LC95       ; regA[4], regB[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[6]~44                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  F  ; LC90       ; regA[5], regB[5], uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[7]~76, regA[4], regB[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[7]~58                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  F  ; LC85       ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[0]~2, regA[15], regB[15], Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], Ins[5], uALU:mainALU|O[2]~75bal                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; uALU:mainALU|O[15]~261                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  F  ; LC94       ; regB[9], regA[9]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|a_csnbuffer:result_node|sout_node[2]~33, uALU:mainALU|O[9]~155                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
;  F  ; LC81       ; regA[15], regB[15]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; D_flip_flop:ABFlagFlop|Q~reg0, uALU:mainALU|CarryOut~10, uALU:mainALU|CarryOut~16, uALU:mainALU|CarryOut~25, uALU:mainALU|CarryOut~30, uALU:mainALU|CarryOut~36, uALU:mainALU|CarryOut~41, uALU:mainALU|CarryOut~17bal                                                                                                                                                                                                                                                                                                                                                                          ;
;  F  ; LC88       ; regA[9], regB[9]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; D_flip_flop:ABFlagFlop|Q~reg0, uALU:mainALU|CarryOut~10, uALU:mainALU|CarryOut~16, uALU:mainALU|CarryOut~25, uALU:mainALU|CarryOut~30, uALU:mainALU|CarryOut~41                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;  F  ; LC83       ; regA[0], uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~21, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~20, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~22, regA[1], regB[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~16                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
;  F  ; LC84       ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~19, regA[4], regB[4], uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~20, regA[3], regB[3], uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~21, regA[2], regB[2], uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~22, regB[1], regA[1], uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~23                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; uALU:mainALU|O[7]~116, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|a_csnbuffer:result_node|sout_node[2]~33, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|a_csnbuffer:result_node|sout_node[6]~51, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[0]~2, uALU:mainALU|O[7]~226, uALU:mainALU|O[10]~231, uALU:mainALU|O[11]~237, uALU:mainALU|O[12]~243, uALU:mainALU|O[12]~249, uALU:mainALU|O[14]~255, uALU:mainALU|O[8]~128bal, uALU:mainALU|O[8]~127bal                                                                                                 ;
;  F  ; LC96       ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[6]~69, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[6]~74, regA[3], regB[3], uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[6]~75, regB[2], regA[2], uALU:mainALU|O[3]~271, regA[1], regB[1], uALU:mainALU|O[2]~272, regA[0], regB[0], uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[6]~42, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[6]~43                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; uALU:mainALU|O[5]~121                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  G  ; LC100      ; Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], Ins[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; uALU:mainALU|O[2]~85, uALU:mainALU|O[3]~214, uALU:mainALU|O[4]~110, uALU:mainALU|O[9]~155, uALU:mainALU|O[13]~182, uALU:mainALU|O[7]~116, uALU:mainALU|O[5]~121, uALU:mainALU|O[6]~125, uALU:mainALU|O[15]~202, uALU:mainALU|O[12]~249                                                                                                                                                                                                                                                                                                                                                          ;
;  G  ; LC99       ; uALU:mainALU|CarryOut~17bal, uALU:mainALU|CarryOut~10, uALU:mainALU|CarryOut~16, ALU_Regs                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; OverflowFlag                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
;  G  ; LC110      ; regA[6], regB[6], regA[5], regB[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; uALU:mainALU|O[7]~116, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|a_csnbuffer:result_node|sout_node[2]~33, uALU:mainALU|O[8]~138, uALU:mainALU|O[10]~149, uALU:mainALU|O[11]~164, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|a_csnbuffer:result_node|sout_node[6]~51, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[0]~2, uALU:mainALU|O[12]~177, uALU:mainALU|O[14]~196, uALU:mainALU|O[7]~226, uALU:mainALU|O[10]~231, uALU:mainALU|O[11]~237, uALU:mainALU|O[12]~243, uALU:mainALU|O[12]~249, uALU:mainALU|O[8]~128bal, uALU:mainALU|O[14]~187bal ;
;  G  ; LC112      ; ALU_Regs                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; EqualFlag, OverflowFlag                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
;  G  ; LC97       ; regA[7], regB[7]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|a_csnbuffer:result_node|sout_node[2]~33, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|a_csnbuffer:result_node|sout_node[6]~51, uALU:mainALU|O[10]~231, uALU:mainALU|O[11]~237, uALU:mainALU|O[12]~243, uALU:mainALU|O[12]~249, uALU:mainALU|O[14]~255, uALU:mainALU|O[8]~128bal, uALU:mainALU|O[14]~187bal, uALU:mainALU|O[10]~141bal, uALU:mainALU|O[11]~156bal                                                                                                                                                                               ;
;  G  ; LC102      ; regA[6], regB[6]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; D_flip_flop:ABFlagFlop|Q~reg0, uALU:mainALU|CarryOut~10, uALU:mainALU|CarryOut~25, uALU:mainALU|CarryOut~30                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
;  G  ; LC107      ; ALU_Regs                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; MainBus[0], MainBus[1], MainBus[2], MainBus[3], MainBus[4], MainBus[7], MainBus[5], MainBus[6], MainBus[8], MainBus[10], MainBus[9], MainBus[11], MainBus[12], MainBus[13], MainBus[14], MainBus[15]                                                                                                                                                                                                                                                                                                                                                                                            ;
;  G  ; LC104      ; uALU:mainALU|CarryOut~25, Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], Ins[5], regA[2], regB[2], uALU:mainALU|LessThan0~85, uALU:mainALU|LessThan0~81, uALU:mainALU|LessThan0~93, uALU:mainALU|LessThan0~89, uALU:mainALU|LessThan0~101, uALU:mainALU|LessThan0~97, uALU:mainALU|LessThan0~109, uALU:mainALU|LessThan0~105, regA[1], regB[1], regA[0], regB[0], regA[6], regB[6], regA[4], regB[4], uALU:mainALU|O[2]~77, uALU:mainALU|LessThan0~53sexp2, uALU:mainALU|O[3]~89, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~9, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[6]~39, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~10, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[6]~41, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~7, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[7]~52, uALU:mainALU|LessThan0~69sexp2, uALU:mainALU|LessThan0~73sexp1bal, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|_~8sexp, uALU:mainALU|LessThan0~77sexp2 ; uALU:mainALU|CarryOut~10                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
;  G  ; LC103      ; Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], Ins[5], regA[6], regB[6], uALU:mainALU|LessThan0~85, uALU:mainALU|LessThan0~81, uALU:mainALU|LessThan0~93, uALU:mainALU|LessThan0~89, uALU:mainALU|LessThan0~101, uALU:mainALU|LessThan0~97, uALU:mainALU|LessThan0~109, uALU:mainALU|LessThan0~105, regA[5], regB[5], regA[4], regB[4], regA[3], regB[3], uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[6]~41, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~7, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[7]~52, uALU:mainALU|LessThan0~69sexp2, uALU:mainALU|LessThan0~73sexp1bal, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|_~8sexp, uALU:mainALU|LessThan0~77sexp2                                                                                                                                                                                                                                                                                                                                    ; uALU:mainALU|CarryOut~30                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
;  G  ; LC101      ; uALU:mainALU|LessThan0~81, uALU:mainALU|LessThan0~85, uALU:mainALU|LessThan0~89, uALU:mainALU|LessThan0~93, uALU:mainALU|LessThan0~97, uALU:mainALU|LessThan0~101, uALU:mainALU|LessThan0~105, uALU:mainALU|LessThan0~109, ALU_Regs, uALU:mainALU|Equal2~2sexp1, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~8, uALU:mainALU|O[2]~77, uALU:mainALU|LessThan0~53sexp2, uALU:mainALU|O[3]~89, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~9, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[6]~39, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~10, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[6]~41, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~7, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[7]~52, uALU:mainALU|LessThan0~69sexp2, uALU:mainALU|LessThan0~73sexp1bal, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|_~8sexp, uALU:mainALU|LessThan0~77sexp2                                                                      ; EqualFlag                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
;  G  ; LC109      ; regA[5], regA[6], regB[6], regB[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; uALU:mainALU|O[7]~116, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|a_csnbuffer:result_node|sout_node[2]~33, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|a_csnbuffer:result_node|sout_node[6]~51, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[0]~2, uALU:mainALU|O[7]~226, uALU:mainALU|O[10]~231, uALU:mainALU|O[11]~237, uALU:mainALU|O[12]~243, uALU:mainALU|O[12]~249, uALU:mainALU|O[14]~255, uALU:mainALU|O[8]~128bal, uALU:mainALU|O[8]~127bal                                                                                                 ;
;  G  ; LC105      ; uALU:mainALU|CarryOut~30, regA[2], regB[2], uALU:mainALU|LessThan0~85, uALU:mainALU|LessThan0~81, uALU:mainALU|LessThan0~93, uALU:mainALU|LessThan0~89, uALU:mainALU|LessThan0~101, uALU:mainALU|LessThan0~97, uALU:mainALU|LessThan0~109, uALU:mainALU|LessThan0~105, regA[0], regB[0], regA[1], regB[1], regA[3], regB[3], regA[5], regB[5], Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], Ins[5], uALU:mainALU|O[2]~77, uALU:mainALU|LessThan0~53sexp2, uALU:mainALU|O[3]~89, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~9, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[6]~39, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~10, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[6]~41, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~7, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|a_csnbuffer:result_node|sout_node[7]~52, uALU:mainALU|LessThan0~69sexp2, uALU:mainALU|LessThan0~73sexp1bal, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|_~8sexp, uALU:mainALU|LessThan0~77sexp2 ; D_flip_flop:CarryFlagFlop|Q~reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
;  H  ; LC117      ; FastCLK, D_flip_flop:CLKFLOP|Q~reg0, D_flip_flop:CLKFLOP|Q~en, UserCLK                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; CLK                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
;  H  ; LC115      ; CLK_Select                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; D_flip_flop:CLKFLOP|Q~reg0, interntalCLK~7                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
;  H  ; LC113      ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|prop_node[3]~7, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~16                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; uALU:mainALU|O[8]~138, uALU:mainALU|O[10]~149, uALU:mainALU|O[11]~164, uALU:mainALU|O[12]~177, uALU:mainALU|O[14]~196                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  H  ; LC114      ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|gcp[2]~5, Ins[0], Ins[1], Ins[2], Ins[3], Ins[4], Ins[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; uALU:mainALU|O[10]~149                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  H  ; LC121      ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[0]~9, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|genr_node[1]~15, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|prop_node[3]~8, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|prop_node[2]~13, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|genr_node[0]~19, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|prop_node[1]~18, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|genr_node[3]~8, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|prop_node[0]~23, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|prop_node[3]~7, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[0]|bg_out~16, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[0]~0, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[0]~1                                                                                                                                                                                                                               ; uALU:mainALU|O[15]~202                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  H  ; LC118      ; D_flip_flop:CLKFLOP|Q~reg0, D_flip_flop:CLKFLOP|Q~en, CLK_Select                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; D_flip_flop:CLKFLOP|Q~reg0, interntalCLK~7                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
;  H  ; LC120      ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|genr_node[3]~7, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|genr_node[2]~11, uALU:mainALU|lpm_add_sub:Add0|addcore:adder[1]|prop_node[3]~8                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; uALU:mainALU|lpm_add_sub:Add0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[0]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------+
; Fitter Device Options                                         ;
+----------------------------------------------+----------------+
; Option                                       ; Setting        ;
+----------------------------------------------+----------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off            ;
; Enable device-wide reset (DEV_CLRn)          ; Off            ;
; Enable device-wide output enable (DEV_OE)    ; Off            ;
; Enable INIT_DONE output                      ; Off            ;
; Configuration scheme                         ; Passive Serial ;
; Security bit                                 ; Off            ;
; Base pin-out file on sameframe device        ; Off            ;
+----------------------------------------------+----------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EPM7128SLC84-15 for design "ALC"
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "TCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TMS" is assigned to location or region, but does not exist in design
Warning (163076): Macrocell buffer inserted after node "ALU_Regs"
Warning (163076): Macrocell buffer inserted after node "uALU:mainALU|O[15]~202"
Warning (163076): Macrocell buffer inserted after node "uALU:mainALU|O[10]~149"
Warning (163076): Macrocell buffer inserted after node "uALU:mainALU|O[9]~155"
Warning (163076): Macrocell buffer inserted after node "uALU:mainALU|O[13]~182"
Warning (163076): Macrocell buffer inserted after node "uALU:mainALU|O[11]~164"
Warning (163076): Macrocell buffer inserted after node "uALU:mainALU|O[12]~177"
Warning (163076): Macrocell buffer inserted after node "uALU:mainALU|O[14]~196"
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 4686 megabytes
    Info: Processing ended: Thu Jun 30 22:12:39 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


