###############################################################################################################
# Core-Level Timing Constraints for axi_register_slice Component "cl_axi_interconnect_s01_regslice_0"
###############################################################################################################
#
# This component is not configured in a multi-SLR crossing mode.
# No timing core-level constraints are needed.
#
#
