TimeQuest Timing Analyzer report for pce_top
Sat Sep 27 15:13:31 2014
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'pll|altpll_component|pll|clk[1]'
 12. Slow Model Setup: 'pll|altpll_component|pll|clk[0]'
 13. Slow Model Hold: 'pll|altpll_component|pll|clk[0]'
 14. Slow Model Hold: 'pll|altpll_component|pll|clk[1]'
 15. Slow Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[1]'
 16. Slow Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'
 17. Slow Model Minimum Pulse Width: 'CLOCK_50'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Output Enable Times
 25. Minimum Output Enable Times
 26. Output Disable Times
 27. Minimum Output Disable Times
 28. Fast Model Setup Summary
 29. Fast Model Hold Summary
 30. Fast Model Recovery Summary
 31. Fast Model Removal Summary
 32. Fast Model Minimum Pulse Width Summary
 33. Fast Model Setup: 'pll|altpll_component|pll|clk[1]'
 34. Fast Model Setup: 'pll|altpll_component|pll|clk[0]'
 35. Fast Model Hold: 'pll|altpll_component|pll|clk[0]'
 36. Fast Model Hold: 'pll|altpll_component|pll|clk[1]'
 37. Fast Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[1]'
 38. Fast Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'
 39. Fast Model Minimum Pulse Width: 'CLOCK_50'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Output Enable Times
 47. Minimum Output Enable Times
 48. Output Disable Times
 49. Minimum Output Disable Times
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Progagation Delay
 56. Minimum Progagation Delay
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; pce_top                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                              ;
+---------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+
; Clock Name                      ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                            ; Targets                             ;
+---------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+
; CLOCK_50                        ; Base      ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                   ; { CLOCK_50 }                        ;
; pll|altpll_component|pll|clk[0] ; Generated ; 23.333 ; 42.86 MHz ; 0.000  ; 11.666 ; 50.00      ; 7         ; 6           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pll|altpll_component|pll|inclk[0] ; { pll|altpll_component|pll|clk[0] } ;
; pll|altpll_component|pll|clk[1] ; Generated ; 10.000 ; 100.0 MHz ; 0.000  ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pll|altpll_component|pll|inclk[0] ; { pll|altpll_component|pll|clk[1] } ;
; pll|altpll_component|pll|clk[2] ; Generated ; 10.000 ; 100.0 MHz ; -1.944 ; 3.056  ; 50.00      ; 1         ; 2           ; -70.0 ;        ;           ;            ; false    ; CLOCK_50 ; pll|altpll_component|pll|inclk[0] ; { pll|altpll_component|pll|clk[2] } ;
+---------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Slow Model Fmax Summary                                               ;
+------------+-----------------+---------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note ;
+------------+-----------------+---------------------------------+------+
; 52.53 MHz  ; 52.53 MHz       ; pll|altpll_component|pll|clk[0] ;      ;
; 142.13 MHz ; 142.13 MHz      ; pll|altpll_component|pll|clk[1] ;      ;
+------------+-----------------+---------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; pll|altpll_component|pll|clk[1] ; -1.350 ; -42.167       ;
; pll|altpll_component|pll|clk[0] ; -1.030 ; -313.606      ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 0.445 ; 0.000         ;
; pll|altpll_component|pll|clk[1] ; 0.445 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; pll|altpll_component|pll|clk[1] ; 3.889  ; 0.000         ;
; pll|altpll_component|pll|clk[0] ; 9.102  ; 0.000         ;
; CLOCK_50                        ; 10.000 ; 0.000         ;
+---------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pll|altpll_component|pll|clk[1]'                                                                                                                                                                   ;
+--------+-----------------------------+-------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                                                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.350 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[6]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.007      ; 4.729      ;
; -1.321 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[6]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.008     ; 4.685      ;
; -1.319 ; romwr_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[6]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.007     ; 4.684      ;
; -1.256 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[7]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.001      ; 4.629      ;
; -1.247 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[14]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.001      ; 4.620      ;
; -1.244 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[15]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.001      ; 4.617      ;
; -1.211 ; romwr_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[14]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.000      ; 4.583      ;
; -1.199 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[8]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.006     ; 4.565      ;
; -1.188 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[7]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.001      ; 4.561      ;
; -1.179 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[14]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.001      ; 4.552      ;
; -1.175 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[15]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.001      ; 4.548      ;
; -1.155 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[8]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.006     ; 4.521      ;
; -1.148 ; romwr_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[7]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.000      ; 4.520      ;
; -1.136 ; romwr_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[15]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.000      ; 4.508      ;
; -1.133 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[14]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.014      ; 4.519      ;
; -1.071 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[7]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.014      ; 4.457      ;
; -1.063 ; romwr_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_READ_1 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.006     ; 4.429      ;
; -1.059 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[15]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.014      ; 4.445      ;
; -1.058 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_READ_1 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.007     ; 4.423      ;
; -1.033 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[13]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.006      ; 4.411      ;
; -1.033 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[11]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.006      ; 4.411      ;
; -1.033 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[3]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.006      ; 4.411      ;
; -1.017 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[12]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.008     ; 4.381      ;
; -1.017 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[8]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.008     ; 4.381      ;
; -1.017 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[5]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.008     ; 4.381      ;
; -1.017 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[4]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.008     ; 4.381      ;
; -1.017 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[8]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.008     ; 4.381      ;
; -1.017 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[9]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.008     ; 4.381      ;
; -1.011 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[0]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.006     ; 4.377      ;
; -1.011 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[7]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.006     ; 4.377      ;
; -1.011 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[6]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.006     ; 4.377      ;
; -1.004 ; huc6270:VDC|SP_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[7]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.001      ; 4.377      ;
; -0.999 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentLdqm             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.005      ; 4.376      ;
; -0.999 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentUdqm             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.005      ; 4.376      ;
; -0.996 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[0]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.007     ; 4.361      ;
; -0.996 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[1]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.007     ; 4.361      ;
; -0.996 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[1]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.007     ; 4.361      ;
; -0.996 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[4]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.007     ; 4.361      ;
; -0.995 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[3]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.003      ; 4.370      ;
; -0.995 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[5]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.003      ; 4.370      ;
; -0.995 ; huc6270:VDC|SP_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[14]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.001      ; 4.368      ;
; -0.992 ; huc6270:VDC|SP_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[15]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.001      ; 4.365      ;
; -0.966 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[12]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.007      ; 4.345      ;
; -0.966 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[5]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.007      ; 4.345      ;
; -0.965 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[10]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.004     ; 4.333      ;
; -0.965 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[9]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.004     ; 4.333      ;
; -0.965 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[4]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.007      ; 4.344      ;
; -0.965 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[2]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.004     ; 4.333      ;
; -0.965 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[1]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.004     ; 4.333      ;
; -0.965 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[0]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.004     ; 4.333      ;
; -0.962 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[8]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.007      ; 4.341      ;
; -0.945 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[11]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.008      ; 4.325      ;
; -0.944 ; romwr_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[0]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.003     ; 4.313      ;
; -0.935 ; romwr_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[12]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.007     ; 4.300      ;
; -0.935 ; romwr_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[5]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.007     ; 4.300      ;
; -0.934 ; romwr_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[4]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.007     ; 4.299      ;
; -0.931 ; romwr_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[8]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.007     ; 4.296      ;
; -0.928 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[2]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.003      ; 4.303      ;
; -0.928 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[2]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.003      ; 4.303      ;
; -0.921 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[13]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.021      ; 4.314      ;
; -0.920 ; romwr_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[2]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.004      ; 4.296      ;
; -0.918 ; huc6270:VDC|SP_RAM_REQ_FF   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[6]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.006     ; 4.284      ;
; -0.918 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[11]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.021      ; 4.311      ;
; -0.917 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[3]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.021      ; 4.310      ;
; -0.916 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[5]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.000      ; 4.288      ;
; -0.916 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[6]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.000      ; 4.288      ;
; -0.916 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[7]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.000      ; 4.288      ;
; -0.914 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[3]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.003     ; 4.283      ;
; -0.914 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[4]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.003     ; 4.283      ;
; -0.914 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[6]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.003     ; 4.283      ;
; -0.911 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[3]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.008      ; 4.291      ;
; -0.906 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[1]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.011      ; 4.289      ;
; -0.906 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[13]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.008      ; 4.286      ;
; -0.898 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[9]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 4.268      ;
; -0.890 ; romwr_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[13]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.007      ; 4.269      ;
; -0.888 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[0]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 4.258      ;
; -0.888 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[1]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 4.258      ;
; -0.887 ; romwr_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[11]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.007      ; 4.266      ;
; -0.886 ; romwr_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[3]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.007      ; 4.265      ;
; -0.880 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[10]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.011      ; 4.263      ;
; -0.880 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[2]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.011      ; 4.263      ;
; -0.878 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[5]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.006     ; 4.244      ;
; -0.877 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[9]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.011      ; 4.260      ;
; -0.876 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[0]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.011      ; 4.259      ;
; -0.872 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_READ_1 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.005     ; 4.239      ;
; -0.865 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[12]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.006     ; 4.231      ;
; -0.865 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[4]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.006     ; 4.231      ;
; -0.865 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[8]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.006     ; 4.231      ;
; -0.865 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[9]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.006     ; 4.231      ;
; -0.862 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[13]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.008      ; 4.242      ;
; -0.859 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[0]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.004     ; 4.227      ;
; -0.859 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[7]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.004     ; 4.227      ;
; -0.854 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[9]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 4.224      ;
; -0.852 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[10]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 4.222      ;
; -0.849 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[2]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 4.219      ;
; -0.849 ; romwr_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[10]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.003     ; 4.218      ;
; -0.849 ; romwr_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[2]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.003     ; 4.218      ;
; -0.848 ; romwr_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[1]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.003     ; 4.217      ;
; -0.847 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentLdqm             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.007      ; 4.226      ;
; -0.847 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentUdqm             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.007      ; 4.226      ;
+--------+-----------------------------+-------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pll|altpll_component|pll|clk[0]'                                                                                                                                                            ;
+--------+----------------------------------------------------------+-------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                       ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+-------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.030 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[8].P2[10]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.023     ; 4.378      ;
; -0.895 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[5].P2[10]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.006     ; 4.260      ;
; -0.888 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[11].P2[10] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.004     ; 4.255      ;
; -0.885 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[4].P2[10]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.004     ; 4.252      ;
; -0.885 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[2].P2[10]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.004     ; 4.252      ;
; -0.874 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[10].P2[8]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.003     ; 4.242      ;
; -0.837 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[11].P1[0]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.003     ; 4.205      ;
; -0.803 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[10].P1[4]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.001     ; 4.173      ;
; -0.774 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[12].P2[2]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.014     ; 4.131      ;
; -0.761 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[10].P1[15] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.017     ; 4.115      ;
; -0.761 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[8].P2[2]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.002     ; 4.130      ;
; -0.758 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[10].P1[12] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.017     ; 4.112      ;
; -0.751 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[8].P2[6]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.002     ; 4.120      ;
; -0.729 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[3].P2[15]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.009     ; 4.091      ;
; -0.726 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[13].P1[6]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.007     ; 4.090      ;
; -0.725 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[10].P2[15] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.020     ; 4.076      ;
; -0.725 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[13].P1[2]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.007     ; 4.089      ;
; -0.724 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[10].P1[0]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.014     ; 4.081      ;
; -0.719 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[12].P2[12] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.014     ; 4.076      ;
; -0.697 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[10].P2[1]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.003     ; 4.065      ;
; -0.693 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[12].P2[14] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.014     ; 4.050      ;
; -0.682 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[7].P2[10]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.016     ; 4.037      ;
; -0.680 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[12].P2[4]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.014     ; 4.037      ;
; -0.668 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[3].P2[9]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.025     ; 4.014      ;
; -0.668 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[11].P1[14] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.003     ; 4.036      ;
; -0.668 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[11].P1[3]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.003     ; 4.036      ;
; -0.667 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[11].P1[1]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.003     ; 4.035      ;
; -0.667 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[11].P1[2]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.003     ; 4.035      ;
; -0.665 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[3].P2[3]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.025     ; 4.011      ;
; -0.665 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[3].P1[11]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.017     ; 4.019      ;
; -0.662 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[11].P1[6]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.003     ; 4.030      ;
; -0.660 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[11].P1[12] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.003     ; 4.028      ;
; -0.655 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[12] ; huc6270:VDC|SP_BUF[1].P0[12]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.010      ; 4.036      ;
; -0.653 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[15].P2[0]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.007     ; 4.017      ;
; -0.652 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[4].P2[0]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.007     ; 4.016      ;
; -0.649 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[10].P2[9]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.020     ; 4.000      ;
; -0.647 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[11].P2[6]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.016     ; 4.002      ;
; -0.641 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[1].P2[0]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.004     ; 4.008      ;
; -0.641 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[11].P2[0]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.004     ; 4.008      ;
; -0.635 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[7].P1[3]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.008     ; 3.998      ;
; -0.633 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[7].P1[14]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.008     ; 3.996      ;
; -0.631 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[7].P1[15]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.008     ; 3.994      ;
; -0.631 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[3].P1[15]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.017     ; 3.985      ;
; -0.631 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[6].P1[11]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.017     ; 3.985      ;
; -0.630 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[7].P1[0]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.008     ; 3.993      ;
; -0.627 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[6].P1[9]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.017     ; 3.981      ;
; -0.627 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[6].P1[15]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.017     ; 3.981      ;
; -0.625 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[10].P2[10] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.020     ; 3.976      ;
; -0.625 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[6].P1[7]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.017     ; 3.979      ;
; -0.625 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[6].P1[2]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.017     ; 3.979      ;
; -0.624 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[6].P1[1]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.017     ; 3.978      ;
; -0.621 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[9].P2[14]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.008     ; 3.984      ;
; -0.621 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[6].P1[14]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.017     ; 3.975      ;
; -0.620 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[6].P1[8]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.012     ; 3.979      ;
; -0.618 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[6].P1[0]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.012     ; 3.977      ;
; -0.617 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[9].P1[9]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.013     ; 3.975      ;
; -0.616 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[9].P1[15]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.013     ; 3.974      ;
; -0.616 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[6].P1[6]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.017     ; 3.970      ;
; -0.615 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[12] ; huc6270:VDC|SP_BUF[3].P0[12]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.011      ; 3.997      ;
; -0.613 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[6].P1[5]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.017     ; 3.967      ;
; -0.612 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[10].P2[6]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.020     ; 3.963      ;
; -0.612 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[7].P1[5]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.009     ; 3.974      ;
; -0.610 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[7].P1[6]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.009     ; 3.972      ;
; -0.610 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[8].P2[12]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.016     ; 3.965      ;
; -0.609 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[7].P1[9]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.009     ; 3.971      ;
; -0.609 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[3]  ; huc6270:VDC|SP_BUF[13].P0[3]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.012      ; 3.992      ;
; -0.608 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[3]  ; huc6270:VDC|SP_BUF[11].P0[3]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.012      ; 3.991      ;
; -0.606 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[7].P1[8]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.009     ; 3.968      ;
; -0.602 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[6].P2[4]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.021     ; 3.952      ;
; -0.600 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[11].P1[13] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.019     ; 3.952      ;
; -0.600 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[11].P1[15] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.019     ; 3.952      ;
; -0.599 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[10].P2[4]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.021     ; 3.949      ;
; -0.599 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[11].P1[4]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.019     ; 3.951      ;
; -0.599 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[11].P1[5]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.019     ; 3.951      ;
; -0.592 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[10].P2[12] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.020     ; 3.943      ;
; -0.592 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[15].P2[8]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.007     ; 3.956      ;
; -0.590 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[4].P2[8]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.007     ; 3.954      ;
; -0.580 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[3]  ; huc6270:VDC|SP_BUF[3].P0[3]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.011      ; 3.962      ;
; -0.577 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[15].P2[14] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.007     ; 3.941      ;
; -0.573 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[13].P2[10] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.022     ; 3.922      ;
; -0.572 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[1].P3[14]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.005     ; 3.938      ;
; -0.572 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[1].P3[9]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.005     ; 3.938      ;
; -0.571 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[2]  ; huc6270:VDC|SP_BUF[3].P0[2]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.010      ; 3.952      ;
; -0.571 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[12].P2[0]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.008     ; 3.934      ;
; -0.569 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[11].P2[12] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.001     ; 3.939      ;
; -0.567 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[12].P2[9]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.024     ; 3.914      ;
; -0.566 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[6].P2[10]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.021     ; 3.916      ;
; -0.564 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[15].P2[10] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.007     ; 3.928      ;
; -0.561 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[1].P2[3]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.004     ; 3.928      ;
; -0.560 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[2].P2[3]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.004     ; 3.927      ;
; -0.560 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[12].X[8]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.011     ; 3.920      ;
; -0.556 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[11].P1[11] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.018     ; 3.909      ;
; -0.555 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[10].P3[8]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.014     ; 3.912      ;
; -0.555 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[10].P2[0]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.021     ; 3.905      ;
; -0.553 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[11].P1[9]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.018     ; 3.906      ;
; -0.553 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[11].P1[8]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.018     ; 3.906      ;
; -0.553 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[13].P2[4]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.008     ; 3.916      ;
; -0.552 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[11].P1[10] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.018     ; 3.905      ;
; -0.552 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[13].P3[1]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.011     ; 3.912      ;
; -0.551 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[11].P1[7]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.018     ; 3.904      ;
+--------+----------------------------------------------------------+-------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pll|altpll_component|pll|clk[0]'                                                                                                                                             ;
+-------+-------------------------------------+-------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.445 ; huc6280:CPU|CLKDIV_HI[0]            ; huc6280:CPU|CLKDIV_HI[0]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|CLKDIV_HI[2]            ; huc6280:CPU|CLKDIV_HI[2]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|CLKDIV_HI[1]            ; huc6280:CPU|CLKDIV_HI[1]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romwr_a[0]                          ; romwr_a[0]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romwr_a[1]                          ; romwr_a[1]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romwr_a[2]                          ; romwr_a[2]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romwr_a[3]                          ; romwr_a[3]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romwr_a[4]                          ; romwr_a[4]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romwr_a[5]                          ; romwr_a[5]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romwr_a[6]                          ; romwr_a[6]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romwr_a[7]                          ; romwr_a[7]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romwr_a[8]                          ; romwr_a[8]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romwr_a[9]                          ; romwr_a[9]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romwr_a[10]                         ; romwr_a[10]                         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romwr_a[11]                         ; romwr_a[11]                         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romwr_a[12]                         ; romwr_a[12]                         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romwr_a[13]                         ; romwr_a[13]                         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romwr_a[14]                         ; romwr_a[14]                         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romwr_a[15]                         ; romwr_a[15]                         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romwr_a[16]                         ; romwr_a[16]                         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romwr_a[17]                         ; romwr_a[17]                         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romwr_a[18]                         ; romwr_a[18]                         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; bootState.BOOT_WRITE_2              ; bootState.BOOT_WRITE_2              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romwr_a[19]                         ; romwr_a[19]                         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; bootTimer[0]                        ; bootTimer[0]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; romwr_req                           ; romwr_req                           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RESET_N                             ; RESET_N                             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6260:VCE|CLKEN_CNT[0]            ; huc6260:VCE|CLKEN_CNT[0]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|btLen[0]    ; huc6280:CPU|cpu65xx:CPU|btLen[0]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|opcInfo[28] ; huc6280:CPU|cpu65xx:CPU|opcInfo[28] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|opcInfo[37] ; huc6280:CPU|cpu65xx:CPU|opcInfo[37] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|opcInfo[26] ; huc6280:CPU|cpu65xx:CPU|opcInfo[26] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|opcInfo[31] ; huc6280:CPU|cpu65xx:CPU|opcInfo[31] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|A[1]        ; huc6280:CPU|cpu65xx:CPU|A[1]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|W[2]        ; huc6280:CPU|cpu65xx:CPU|W[2]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|U[1]        ; huc6280:CPU|cpu65xx:CPU|U[1]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|I           ; huc6280:CPU|cpu65xx:CPU|I           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|A[5]        ; huc6280:CPU|cpu65xx:CPU|A[5]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|W[5]        ; huc6280:CPU|cpu65xx:CPU|W[5]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPRReg[5]   ; huc6280:CPU|cpu65xx:CPU|MPRReg[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[7][5]   ; huc6280:CPU|cpu65xx:CPU|MPR[7][5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[5][5]   ; huc6280:CPU|cpu65xx:CPU|MPR[5][5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[6][5]   ; huc6280:CPU|cpu65xx:CPU|MPR[6][5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[3][5]   ; huc6280:CPU|cpu65xx:CPU|MPR[3][5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[2][5]   ; huc6280:CPU|cpu65xx:CPU|MPR[2][5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[1][5]   ; huc6280:CPU|cpu65xx:CPU|MPR[1][5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|U[6]        ; huc6280:CPU|cpu65xx:CPU|U[6]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|A[6]        ; huc6280:CPU|cpu65xx:CPU|A[6]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[1][3]   ; huc6280:CPU|cpu65xx:CPU|MPR[1][3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[2][3]   ; huc6280:CPU|cpu65xx:CPU|MPR[2][3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[3][3]   ; huc6280:CPU|cpu65xx:CPU|MPR[3][3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[7][3]   ; huc6280:CPU|cpu65xx:CPU|MPR[7][3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPRReg[3]   ; huc6280:CPU|cpu65xx:CPU|MPRReg[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[5][3]   ; huc6280:CPU|cpu65xx:CPU|MPR[5][3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[6][3]   ; huc6280:CPU|cpu65xx:CPU|MPR[6][3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[2][4]   ; huc6280:CPU|cpu65xx:CPU|MPR[2][4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[1][4]   ; huc6280:CPU|cpu65xx:CPU|MPR[1][4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[3][4]   ; huc6280:CPU|cpu65xx:CPU|MPR[3][4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[5][4]   ; huc6280:CPU|cpu65xx:CPU|MPR[5][4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[6][4]   ; huc6280:CPU|cpu65xx:CPU|MPR[6][4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPRReg[4]   ; huc6280:CPU|cpu65xx:CPU|MPRReg[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[7][4]   ; huc6280:CPU|cpu65xx:CPU|MPR[7][4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[5][7]   ; huc6280:CPU|cpu65xx:CPU|MPR[5][7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[6][7]   ; huc6280:CPU|cpu65xx:CPU|MPR[6][7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[7][7]   ; huc6280:CPU|cpu65xx:CPU|MPR[7][7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPRReg[7]   ; huc6280:CPU|cpu65xx:CPU|MPRReg[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[3][7]   ; huc6280:CPU|cpu65xx:CPU|MPR[3][7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[2][7]   ; huc6280:CPU|cpu65xx:CPU|MPR[2][7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[1][7]   ; huc6280:CPU|cpu65xx:CPU|MPR[1][7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|W[6]        ; huc6280:CPU|cpu65xx:CPU|W[6]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[4][2]   ; huc6280:CPU|cpu65xx:CPU|MPR[4][2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[3][2]   ; huc6280:CPU|cpu65xx:CPU|MPR[3][2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[5][2]   ; huc6280:CPU|cpu65xx:CPU|MPR[5][2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[6][2]   ; huc6280:CPU|cpu65xx:CPU|MPR[6][2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPRReg[2]   ; huc6280:CPU|cpu65xx:CPU|MPRReg[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[7][2]   ; huc6280:CPU|cpu65xx:CPU|MPR[7][2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[1][2]   ; huc6280:CPU|cpu65xx:CPU|MPR[1][2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[2][2]   ; huc6280:CPU|cpu65xx:CPU|MPR[2][2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|A[2]        ; huc6280:CPU|cpu65xx:CPU|A[2]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[3][1]   ; huc6280:CPU|cpu65xx:CPU|MPR[3][1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[1][1]   ; huc6280:CPU|cpu65xx:CPU|MPR[1][1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[2][1]   ; huc6280:CPU|cpu65xx:CPU|MPR[2][1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[6][1]   ; huc6280:CPU|cpu65xx:CPU|MPR[6][1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[5][1]   ; huc6280:CPU|cpu65xx:CPU|MPR[5][1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPRReg[1]   ; huc6280:CPU|cpu65xx:CPU|MPRReg[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[7][1]   ; huc6280:CPU|cpu65xx:CPU|MPR[7][1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[0][1]   ; huc6280:CPU|cpu65xx:CPU|MPR[0][1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|W[1]        ; huc6280:CPU|cpu65xx:CPU|W[1]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|A[3]        ; huc6280:CPU|cpu65xx:CPU|A[3]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|W[3]        ; huc6280:CPU|cpu65xx:CPU|W[3]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|D           ; huc6280:CPU|cpu65xx:CPU|D           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|C           ; huc6280:CPU|cpu65xx:CPU|C           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[1][0]   ; huc6280:CPU|cpu65xx:CPU|MPR[1][0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[2][0]   ; huc6280:CPU|cpu65xx:CPU|MPR[2][0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[3][0]   ; huc6280:CPU|cpu65xx:CPU|MPR[3][0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[6][0]   ; huc6280:CPU|cpu65xx:CPU|MPR[6][0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[5][0]   ; huc6280:CPU|cpu65xx:CPU|MPR[5][0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPR[7][0]   ; huc6280:CPU|cpu65xx:CPU|MPR[7][0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|MPRReg[0]   ; huc6280:CPU|cpu65xx:CPU|MPRReg[0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; huc6280:CPU|cpu65xx:CPU|W[0]        ; huc6280:CPU|cpu65xx:CPU|W[0]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
+-------+-------------------------------------+-------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pll|altpll_component|pll|clk[1]'                                                                                                                                                                                                           ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcdma_ackReg            ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcdma_ackReg            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdccpu_ackReg            ; sdram_controller:SDRC|chameleon_sdram:sdr|vdccpu_ackReg            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|vid0_ackReg              ; sdram_controller:SDRC|chameleon_sdram:sdr|vid0_ackReg              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|cpu6510_ackLoc           ; sdram_controller:SDRC|chameleon_sdram:sdr|cpu6510_ackLoc           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_READ_1  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_READ_1  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_WRITE_1 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_WRITE_1 ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcdmas_ackReg           ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcdmas_ackReg           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[15]        ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[15]        ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[15]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[15]          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[13]        ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[13]        ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[13]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[13]          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[12]        ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[12]        ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[12]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[12]          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[11]        ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[11]        ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[11]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[11]          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[10]        ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[10]        ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[10]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[10]          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[9]         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[9]         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[9]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[9]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[8]         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[8]         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[8]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[8]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[7]         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[7]         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[7]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[7]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[6]         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[6]         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[6]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[6]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[5]         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[5]         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[5]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[5]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[4]         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[4]         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[4]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[4]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[3]         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[3]         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[3]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[3]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[2]         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[2]         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[2]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[2]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[1]         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[1]         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[1]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[1]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[0]         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[0]         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[0]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[0]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCSP   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCSP   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[14]        ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[14]        ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[14]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[14]          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|romrd_ackReg             ; sdram_controller:SDRC|chameleon_sdram:sdr|romrd_ackReg             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_INIT    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_INIT    ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sdram_controller:SDRC|chameleon_sdram:sdr|romwr_ackReg             ; sdram_controller:SDRC|chameleon_sdram:sdr|romwr_ackReg             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.612 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[10]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[10]~reg0         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.898      ;
; 0.612 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr_reg[11]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr[11]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.898      ;
; 0.614 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr_reg[5]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr[5]               ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.900      ;
; 0.614 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_ba_1_reg              ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_ba_1                  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.900      ;
; 0.614 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_udqm_reg              ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_udqm                  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.900      ;
; 0.615 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr_reg[6]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr[6]               ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.901      ;
; 0.616 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[12]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[12]~reg0         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.902      ;
; 0.616 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr_reg[10]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr[10]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.902      ;
; 0.617 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[13]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[13]~reg0         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[3]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[3]~reg0          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr_reg[7]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr[7]               ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.903      ;
; 0.618 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[15]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[15]~reg0         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.904      ;
; 0.619 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[4]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[4]~reg0          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.905      ;
; 0.619 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr_reg[9]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr[9]               ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.905      ;
; 0.622 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[7]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[7]~reg0          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.908      ;
; 0.622 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[2]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[2]~reg0          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.908      ;
; 0.624 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[6]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[6]~reg0          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.910      ;
; 0.624 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[5]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[5]~reg0          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.910      ;
; 0.624 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_ras_n_reg             ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_ras_n                 ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.910      ;
; 0.624 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentUdqm              ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_udqm_reg              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.910      ;
; 0.625 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[9]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[9]~reg0          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[14]             ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[14]             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.911      ;
; 0.633 ; huc6270:VDC|SP_RAM_REQ_FF                                          ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCBG   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 0.001        ; 0.000      ; 0.920      ;
; 0.634 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_INITAUTO2   ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_SETMODE     ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.920      ;
; 0.634 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentLdqm              ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_ldqm_reg              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.920      ;
; 0.641 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr_reg[4]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr[4]               ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.927      ;
; 0.641 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr_reg[8]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr[8]               ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.927      ;
; 0.642 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_ACTIVE      ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_INIT        ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.928      ;
; 0.646 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_WRITE_ABORT ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_WRITE_DLY   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.932      ;
; 0.646 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_ba_0_reg              ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_ba_0                  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.932      ;
; 0.661 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_READ_1      ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_READ_2      ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.947      ;
; 0.722 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr_reg[0]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr[0]               ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.008      ;
; 0.722 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_INIT    ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_INIT        ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.008      ;
; 0.728 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr_reg[1]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr[1]               ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.014      ;
; 0.760 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_ldqm_reg              ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_ldqm                  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.046      ;
; 0.769 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_WRITE_3     ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_WRITE_4     ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.055      ;
; 0.772 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_WRITE_2     ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_WRITE_3     ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.058      ;
; 0.774 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_INITAUTO1   ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_INITAUTO2   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.060      ;
; 0.789 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[38]        ; sdram_controller:SDRC|chameleon_sdram:sdr|romrd_qReg[38]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.076      ;
; 0.790 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[1]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[1]~reg0          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.076      ;
; 0.844 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[24]        ; sdram_controller:SDRC|chameleon_sdram:sdr|romrd_qReg[24]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 1.132      ;
; 0.848 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[13]        ; sdram_controller:SDRC|chameleon_sdram:sdr|romrd_qReg[13]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.135      ;
; 0.854 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[11]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[11]~reg0         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.140      ;
; 0.934 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[45]        ; sdram_controller:SDRC|chameleon_sdram:sdr|romrd_qReg[45]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.221      ;
; 0.935 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[14]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[14]~reg0         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.221      ;
; 0.942 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[13]             ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[13]             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.228      ;
; 0.947 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[7]              ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[7]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.233      ;
; 0.950 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[9]              ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[9]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.236      ;
; 0.950 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[11]             ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[11]             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.236      ;
; 0.954 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[1]              ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[1]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.240      ;
; 0.958 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_ACTIVE      ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_WRITE_1     ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.244      ;
; 0.968 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_WRITE_DLY   ; sdram_controller:SDRC|chameleon_sdram:sdr|ramDone                  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.254      ;
; 0.972 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[0]              ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[0]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.258      ;
; 0.976 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[2]              ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[2]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[4]              ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[4]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.263      ;
; 0.981 ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[0]          ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[0]          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[2]          ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[2]          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.267      ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[1]'                                                                                                            ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                                             ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------------------+
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|cpu6510_ackLoc           ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|cpu6510_ackLoc           ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentBank[0]           ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentBank[0]           ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentBank[1]           ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentBank[1]           ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[0]            ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[0]            ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[1]            ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[1]            ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[2]            ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[2]            ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[3]            ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[3]            ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[4]            ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[4]            ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[5]            ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[5]            ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[6]            ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[6]            ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[7]            ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[7]            ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentLdqm              ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentLdqm              ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_CPU6510 ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_CPU6510 ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_NONE    ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_NONE    ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_ROMRD   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_ROMRD   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_ROMWR   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_ROMWR   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCBG   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCBG   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCCPU  ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCCPU  ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCDMA  ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCDMA  ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCDMAS ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCDMAS ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCSP   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCSP   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VID0    ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VID0    ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[0]         ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[0]         ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[10]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[10]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[11]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[11]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[12]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[12]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[13]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[13]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[14]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[14]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[15]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[15]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[16]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[16]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[17]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[17]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[18]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[18]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[19]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[19]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[1]         ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[1]         ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[20]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[20]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[21]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[21]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[22]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[22]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[23]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[23]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[24]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[24]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[25]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[25]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[26]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[26]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[27]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[27]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[28]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[28]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[29]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[29]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[2]         ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[2]         ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[30]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[30]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[31]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[31]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[32]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[32]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[33]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[33]        ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[34]        ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[34]        ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'                                                                                                                                                                                                                        ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                                                                                                                                                         ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[0]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[1]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[2]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[3]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[4]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[5]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[6]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[7]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[8]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[0]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[1]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[2]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[3]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[4]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[5]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[6]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[7]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[8]                                                                                   ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg0                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg1                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg2                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg3                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg4                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg5                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg6                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg7                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg8                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg1                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg2                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg3                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg4                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg5                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg6                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg7                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg8                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_we_reg                                                                ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg0                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg1                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg2                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg3                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg4                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg5                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg6                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg7                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg8                                                          ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg1                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg2                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg3                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg4                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg5                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg6                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg7                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg8                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a1~porta_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a1~portb_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a2~porta_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a2~portb_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a3~porta_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a3~portb_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a4~porta_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a4~portb_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a5~porta_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a5~portb_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a6~porta_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a6~portb_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a7~porta_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a7~portb_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a8~porta_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a8~portb_memory_reg0                                                           ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0                    ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg1 ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg2 ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg3 ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg4 ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg5 ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg6 ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg7 ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg8 ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~portb_address_reg1 ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~portb_address_reg2 ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~portb_address_reg3 ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~portb_address_reg4 ;
; 9.102 ; 11.666       ; 2.564          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~portb_address_reg5 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 17.369 ; 20.000       ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+--------------+------------+-------+-------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-------+-------+------------+---------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; 8.468 ; 8.468 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[0]    ; CLOCK_50   ; 7.872 ; 7.872 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[1]    ; CLOCK_50   ; 7.619 ; 7.619 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[2]    ; CLOCK_50   ; 8.468 ; 8.468 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[3]    ; CLOCK_50   ; 6.950 ; 6.950 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[4]    ; CLOCK_50   ; 7.411 ; 7.411 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[5]    ; CLOCK_50   ; 8.358 ; 8.358 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[6]    ; CLOCK_50   ; 7.802 ; 7.802 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[7]    ; CLOCK_50   ; 8.230 ; 8.230 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; GPIO_1[*]    ; CLOCK_50   ; 7.475 ; 7.475 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[0]   ; CLOCK_50   ; 6.774 ; 6.774 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[1]   ; CLOCK_50   ; 6.819 ; 6.819 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[2]   ; CLOCK_50   ; 6.768 ; 6.768 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[3]   ; CLOCK_50   ; 6.845 ; 6.845 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[4]   ; CLOCK_50   ; 7.475 ; 7.475 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[6]   ; CLOCK_50   ; 7.222 ; 7.222 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; KEY[*]       ; CLOCK_50   ; 9.615 ; 9.615 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_50   ; 8.764 ; 8.764 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[1]      ; CLOCK_50   ; 9.615 ; 9.615 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[2]      ; CLOCK_50   ; 9.552 ; 9.552 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[3]      ; CLOCK_50   ; 8.814 ; 8.814 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SW[*]        ; CLOCK_50   ; 6.199 ; 6.199 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[0]       ; CLOCK_50   ; 5.291 ; 5.291 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[1]       ; CLOCK_50   ; 3.435 ; 3.435 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[2]       ; CLOCK_50   ; 5.757 ; 5.757 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[3]       ; CLOCK_50   ; 4.400 ; 4.400 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[5]       ; CLOCK_50   ; 6.199 ; 6.199 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[6]       ; CLOCK_50   ; 5.313 ; 5.313 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[7]       ; CLOCK_50   ; 6.120 ; 6.120 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[8]       ; CLOCK_50   ; 4.709 ; 4.709 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[9]       ; CLOCK_50   ; 5.156 ; 5.156 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 8.597 ; 8.597 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 8.334 ; 8.334 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 8.189 ; 8.189 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 7.889 ; 7.889 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 8.482 ; 8.482 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 8.597 ; 8.597 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 7.971 ; 7.971 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 8.061 ; 8.061 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 8.027 ; 8.027 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 7.723 ; 7.723 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 7.414 ; 7.414 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 7.613 ; 7.613 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 7.658 ; 7.658 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 7.655 ; 7.655 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 7.825 ; 7.825 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 7.545 ; 7.545 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 7.599 ; 7.599 ; Rise       ; pll|altpll_component|pll|clk[1] ;
+--------------+------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+--------------+------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+------------+--------+--------+------------+---------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; -6.699 ; -6.699 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[0]    ; CLOCK_50   ; -7.623 ; -7.623 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[1]    ; CLOCK_50   ; -6.750 ; -6.750 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[2]    ; CLOCK_50   ; -8.068 ; -8.068 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[3]    ; CLOCK_50   ; -6.699 ; -6.699 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[4]    ; CLOCK_50   ; -7.159 ; -7.159 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[5]    ; CLOCK_50   ; -7.958 ; -7.958 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[6]    ; CLOCK_50   ; -6.935 ; -6.935 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[7]    ; CLOCK_50   ; -7.979 ; -7.979 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; GPIO_1[*]    ; CLOCK_50   ; -6.520 ; -6.520 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[0]   ; CLOCK_50   ; -6.526 ; -6.526 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[1]   ; CLOCK_50   ; -6.571 ; -6.571 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[2]   ; CLOCK_50   ; -6.520 ; -6.520 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[3]   ; CLOCK_50   ; -6.597 ; -6.597 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[4]   ; CLOCK_50   ; -6.881 ; -6.881 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[6]   ; CLOCK_50   ; -6.689 ; -6.689 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; KEY[*]       ; CLOCK_50   ; -8.516 ; -8.516 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_50   ; -8.516 ; -8.516 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[1]      ; CLOCK_50   ; -9.367 ; -9.367 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[2]      ; CLOCK_50   ; -9.304 ; -9.304 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[3]      ; CLOCK_50   ; -8.566 ; -8.566 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SW[*]        ; CLOCK_50   ; -2.191 ; -2.191 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[0]       ; CLOCK_50   ; -2.191 ; -2.191 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[1]       ; CLOCK_50   ; -3.187 ; -3.187 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[2]       ; CLOCK_50   ; -4.479 ; -4.479 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[3]       ; CLOCK_50   ; -2.908 ; -2.908 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[5]       ; CLOCK_50   ; -4.460 ; -4.460 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[6]       ; CLOCK_50   ; -5.065 ; -5.065 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[7]       ; CLOCK_50   ; -5.872 ; -5.872 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[8]       ; CLOCK_50   ; -4.461 ; -4.461 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[9]       ; CLOCK_50   ; -4.908 ; -4.908 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; -6.410 ; -6.410 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -6.478 ; -6.478 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -6.808 ; -6.808 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -6.614 ; -6.614 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -6.577 ; -6.577 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -6.620 ; -6.620 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -7.012 ; -7.012 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -6.830 ; -6.830 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -6.516 ; -6.516 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -6.790 ; -6.790 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -6.894 ; -6.894 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -6.514 ; -6.514 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -6.905 ; -6.905 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -6.410 ; -6.410 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -6.535 ; -6.535 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -6.488 ; -6.488 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -6.910 ; -6.910 ; Rise       ; pll|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+----------------+------------+--------+--------+------------+---------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+----------------+------------+--------+--------+------------+---------------------------------+
; AUD_BCLK       ; CLOCK_50   ; 7.297  ; 7.297  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_DACDAT     ; CLOCK_50   ; 7.024  ; 7.024  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_DACLRCK    ; CLOCK_50   ; 8.437  ; 8.437  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_XCK        ; CLOCK_50   ; 5.424  ; 5.424  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; FL_ADDR[*]     ; CLOCK_50   ; 5.317  ; 5.317  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[0]    ; CLOCK_50   ; 5.298  ; 5.298  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[1]    ; CLOCK_50   ; 4.176  ; 4.176  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[2]    ; CLOCK_50   ; 5.036  ; 5.036  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[3]    ; CLOCK_50   ; 4.749  ; 4.749  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[4]    ; CLOCK_50   ; 4.490  ; 4.490  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[5]    ; CLOCK_50   ; 5.317  ; 5.317  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[6]    ; CLOCK_50   ; 5.263  ; 5.263  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[7]    ; CLOCK_50   ; 4.722  ; 4.722  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[8]    ; CLOCK_50   ; 5.020  ; 5.020  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[9]    ; CLOCK_50   ; 4.437  ; 4.437  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[10]   ; CLOCK_50   ; 4.414  ; 4.414  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[11]   ; CLOCK_50   ; 4.406  ; 4.406  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[12]   ; CLOCK_50   ; 4.411  ; 4.411  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[13]   ; CLOCK_50   ; 4.430  ; 4.430  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[14]   ; CLOCK_50   ; 4.420  ; 4.420  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[15]   ; CLOCK_50   ; 4.694  ; 4.694  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[16]   ; CLOCK_50   ; 4.419  ; 4.419  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[17]   ; CLOCK_50   ; 5.166  ; 5.166  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[18]   ; CLOCK_50   ; 4.468  ; 4.468  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[19]   ; CLOCK_50   ; 4.405  ; 4.405  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[20]   ; CLOCK_50   ; 4.408  ; 4.408  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[21]   ; CLOCK_50   ; 4.421  ; 4.421  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; FL_OE_N        ; CLOCK_50   ; 4.217  ; 4.217  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; GPIO_1[*]      ; CLOCK_50   ; 5.389  ; 5.389  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[5]     ; CLOCK_50   ; 5.389  ; 5.389  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX0[*]        ; CLOCK_50   ; 9.053  ; 9.053  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[0]       ; CLOCK_50   ; 9.047  ; 9.047  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[1]       ; CLOCK_50   ; 8.687  ; 8.687  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[2]       ; CLOCK_50   ; 8.325  ; 8.325  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[3]       ; CLOCK_50   ; 9.053  ; 9.053  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[4]       ; CLOCK_50   ; 8.126  ; 8.126  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[5]       ; CLOCK_50   ; 8.708  ; 8.708  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[6]       ; CLOCK_50   ; 8.745  ; 8.745  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX1[*]        ; CLOCK_50   ; 8.861  ; 8.861  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[0]       ; CLOCK_50   ; 8.861  ; 8.861  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[1]       ; CLOCK_50   ; 8.746  ; 8.746  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[2]       ; CLOCK_50   ; 8.367  ; 8.367  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[3]       ; CLOCK_50   ; 8.162  ; 8.162  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[4]       ; CLOCK_50   ; 8.745  ; 8.745  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[5]       ; CLOCK_50   ; 8.814  ; 8.814  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[6]       ; CLOCK_50   ; 8.805  ; 8.805  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX2[*]        ; CLOCK_50   ; 9.504  ; 9.504  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[0]       ; CLOCK_50   ; 9.034  ; 9.034  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[1]       ; CLOCK_50   ; 9.141  ; 9.141  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[2]       ; CLOCK_50   ; 9.380  ; 9.380  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[3]       ; CLOCK_50   ; 9.183  ; 9.183  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[4]       ; CLOCK_50   ; 9.152  ; 9.152  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[5]       ; CLOCK_50   ; 9.504  ; 9.504  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[6]       ; CLOCK_50   ; 8.893  ; 8.893  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX3[*]        ; CLOCK_50   ; 12.440 ; 12.440 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[0]       ; CLOCK_50   ; 11.518 ; 11.518 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[1]       ; CLOCK_50   ; 11.475 ; 11.475 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[2]       ; CLOCK_50   ; 12.258 ; 12.258 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[3]       ; CLOCK_50   ; 12.072 ; 12.072 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[4]       ; CLOCK_50   ; 11.187 ; 11.187 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[5]       ; CLOCK_50   ; 12.440 ; 12.440 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[6]       ; CLOCK_50   ; 12.164 ; 12.164 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; I2C_SCLK       ; CLOCK_50   ; 5.184  ; 5.184  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; I2C_SDAT       ; CLOCK_50   ; 5.024  ; 5.024  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 9.291  ; 9.291  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 8.943  ; 8.943  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 9.291  ; 9.291  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 8.726  ; 8.726  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 8.867  ; 8.867  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 8.685  ; 8.685  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 8.575  ; 8.575  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 8.398  ; 8.398  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 8.685  ; 8.685  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 8.575  ; 8.575  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_HS         ; CLOCK_50   ; 4.437  ; 4.437  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 9.233  ; 9.233  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 9.009  ; 9.009  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 9.233  ; 9.233  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 8.814  ; 8.814  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 9.218  ; 9.218  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_VS         ; CLOCK_50   ; 4.700  ; 4.700  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 6.159  ; 6.159  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 5.231  ; 5.231  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 5.333  ; 5.333  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 5.200  ; 5.200  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 5.536  ; 5.536  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 5.244  ; 5.244  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 5.531  ; 5.531  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 5.761  ; 5.761  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 5.171  ; 5.171  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 6.159  ; 6.159  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 5.207  ; 5.207  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 5.861  ; 5.861  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 5.135  ; 5.135  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; CLOCK_50   ; 6.700  ; 6.700  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; CLOCK_50   ; 5.772  ; 5.772  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; CLOCK_50   ; 4.317  ; 4.317  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 6.205  ; 6.205  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 4.876  ; 4.876  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 5.856  ; 5.856  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 5.229  ; 5.229  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 5.857  ; 5.857  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 5.833  ; 5.833  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 6.202  ; 6.202  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 6.205  ; 6.205  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 5.567  ; 5.567  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 5.074  ; 5.074  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 4.954  ; 4.954  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 5.803  ; 5.803  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 5.112  ; 5.112  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 5.543  ; 5.543  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 5.239  ; 5.239  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 5.213  ; 5.213  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 5.709  ; 5.709  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; CLOCK_50   ; 5.560  ; 5.560  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; CLOCK_50   ; 4.685  ; 4.685  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; CLOCK_50   ; 5.546  ; 5.546  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; CLOCK_50   ; 4.339  ; 4.339  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; CLOCK_50   ; -0.872 ;        ; Rise       ; pll|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; CLOCK_50   ;        ; -0.872 ; Fall       ; pll|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+----------------+------------+--------+--------+------------+---------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+----------------+------------+--------+--------+------------+---------------------------------+
; AUD_BCLK       ; CLOCK_50   ; 7.297  ; 7.297  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_DACDAT     ; CLOCK_50   ; 7.024  ; 7.024  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_DACLRCK    ; CLOCK_50   ; 8.437  ; 8.437  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_XCK        ; CLOCK_50   ; 5.424  ; 5.424  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; FL_ADDR[*]     ; CLOCK_50   ; 4.176  ; 4.176  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[0]    ; CLOCK_50   ; 5.298  ; 5.298  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[1]    ; CLOCK_50   ; 4.176  ; 4.176  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[2]    ; CLOCK_50   ; 5.036  ; 5.036  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[3]    ; CLOCK_50   ; 4.749  ; 4.749  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[4]    ; CLOCK_50   ; 4.490  ; 4.490  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[5]    ; CLOCK_50   ; 5.317  ; 5.317  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[6]    ; CLOCK_50   ; 5.263  ; 5.263  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[7]    ; CLOCK_50   ; 4.722  ; 4.722  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[8]    ; CLOCK_50   ; 5.020  ; 5.020  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[9]    ; CLOCK_50   ; 4.437  ; 4.437  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[10]   ; CLOCK_50   ; 4.414  ; 4.414  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[11]   ; CLOCK_50   ; 4.406  ; 4.406  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[12]   ; CLOCK_50   ; 4.411  ; 4.411  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[13]   ; CLOCK_50   ; 4.430  ; 4.430  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[14]   ; CLOCK_50   ; 4.420  ; 4.420  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[15]   ; CLOCK_50   ; 4.694  ; 4.694  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[16]   ; CLOCK_50   ; 4.419  ; 4.419  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[17]   ; CLOCK_50   ; 5.166  ; 5.166  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[18]   ; CLOCK_50   ; 4.468  ; 4.468  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[19]   ; CLOCK_50   ; 4.405  ; 4.405  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[20]   ; CLOCK_50   ; 4.408  ; 4.408  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[21]   ; CLOCK_50   ; 4.421  ; 4.421  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; FL_OE_N        ; CLOCK_50   ; 4.217  ; 4.217  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; GPIO_1[*]      ; CLOCK_50   ; 5.389  ; 5.389  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[5]     ; CLOCK_50   ; 5.389  ; 5.389  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX0[*]        ; CLOCK_50   ; 7.549  ; 7.549  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[0]       ; CLOCK_50   ; 8.440  ; 8.440  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[1]       ; CLOCK_50   ; 8.120  ; 8.120  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[2]       ; CLOCK_50   ; 7.789  ; 7.789  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[3]       ; CLOCK_50   ; 8.472  ; 8.472  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[4]       ; CLOCK_50   ; 7.549  ; 7.549  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[5]       ; CLOCK_50   ; 8.139  ; 8.139  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[6]       ; CLOCK_50   ; 8.166  ; 8.166  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX1[*]        ; CLOCK_50   ; 7.566  ; 7.566  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[0]       ; CLOCK_50   ; 8.261  ; 8.261  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[1]       ; CLOCK_50   ; 8.155  ; 8.155  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[2]       ; CLOCK_50   ; 7.747  ; 7.747  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[3]       ; CLOCK_50   ; 7.566  ; 7.566  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[4]       ; CLOCK_50   ; 8.153  ; 8.153  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[5]       ; CLOCK_50   ; 8.221  ; 8.221  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[6]       ; CLOCK_50   ; 8.213  ; 8.213  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX2[*]        ; CLOCK_50   ; 7.915  ; 7.915  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[0]       ; CLOCK_50   ; 8.089  ; 8.089  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[1]       ; CLOCK_50   ; 8.199  ; 8.199  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[2]       ; CLOCK_50   ; 8.406  ; 8.406  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[3]       ; CLOCK_50   ; 8.240  ; 8.240  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[4]       ; CLOCK_50   ; 8.214  ; 8.214  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[5]       ; CLOCK_50   ; 8.531  ; 8.531  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[6]       ; CLOCK_50   ; 7.915  ; 7.915  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX3[*]        ; CLOCK_50   ; 7.865  ; 7.865  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[0]       ; CLOCK_50   ; 8.190  ; 8.190  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[1]       ; CLOCK_50   ; 8.153  ; 8.153  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[2]       ; CLOCK_50   ; 8.930  ; 8.930  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[3]       ; CLOCK_50   ; 8.745  ; 8.745  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[4]       ; CLOCK_50   ; 7.865  ; 7.865  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[5]       ; CLOCK_50   ; 9.074  ; 9.074  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[6]       ; CLOCK_50   ; 8.793  ; 8.793  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; I2C_SCLK       ; CLOCK_50   ; 5.184  ; 5.184  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; I2C_SDAT       ; CLOCK_50   ; 5.024  ; 5.024  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 5.626  ; 5.626  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 5.702  ; 5.702  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 5.639  ; 5.639  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 5.649  ; 5.649  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 5.626  ; 5.626  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 5.214  ; 5.214  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 5.698  ; 5.698  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 5.214  ; 5.214  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 5.526  ; 5.526  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 5.698  ; 5.698  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_HS         ; CLOCK_50   ; 4.437  ; 4.437  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 5.737  ; 5.737  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 5.737  ; 5.737  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 5.949  ; 5.949  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 6.182  ; 6.182  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 5.946  ; 5.946  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_VS         ; CLOCK_50   ; 4.700  ; 4.700  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 5.135  ; 5.135  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 5.231  ; 5.231  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 5.333  ; 5.333  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 5.200  ; 5.200  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 5.536  ; 5.536  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 5.244  ; 5.244  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 5.531  ; 5.531  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 5.761  ; 5.761  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 5.171  ; 5.171  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 6.159  ; 6.159  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 5.207  ; 5.207  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 5.861  ; 5.861  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 5.135  ; 5.135  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; CLOCK_50   ; 6.700  ; 6.700  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; CLOCK_50   ; 5.772  ; 5.772  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; CLOCK_50   ; 4.317  ; 4.317  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 4.876  ; 4.876  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 4.876  ; 4.876  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 5.856  ; 5.856  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 5.229  ; 5.229  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 5.857  ; 5.857  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 5.833  ; 5.833  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 6.202  ; 6.202  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 6.205  ; 6.205  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 5.567  ; 5.567  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 5.074  ; 5.074  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 4.954  ; 4.954  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 5.803  ; 5.803  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 5.112  ; 5.112  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 5.543  ; 5.543  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 5.239  ; 5.239  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 5.213  ; 5.213  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 5.709  ; 5.709  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; CLOCK_50   ; 5.560  ; 5.560  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; CLOCK_50   ; 4.685  ; 4.685  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; CLOCK_50   ; 5.546  ; 5.546  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; CLOCK_50   ; 4.339  ; 4.339  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; CLOCK_50   ; -0.872 ;        ; Rise       ; pll|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; CLOCK_50   ;        ; -0.872 ; Fall       ; pll|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ; 8.901 ;       ;       ; 8.901 ;
; KEY[1]     ; LEDG[1]     ; 8.946 ;       ;       ; 8.946 ;
; KEY[2]     ; LEDG[2]     ; 8.942 ;       ;       ; 8.942 ;
; KEY[3]     ; LEDG[3]     ; 8.952 ;       ;       ; 8.952 ;
; SW[6]      ; LEDG[4]     ;       ; 5.494 ; 5.494 ;       ;
; SW[7]      ; LEDG[5]     ;       ; 6.562 ; 6.562 ;       ;
; SW[8]      ; LEDG[6]     ;       ; 6.355 ; 6.355 ;       ;
; SW[9]      ; LEDG[7]     ;       ; 6.409 ; 6.409 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ; 8.901 ;       ;       ; 8.901 ;
; KEY[1]     ; LEDG[1]     ; 8.946 ;       ;       ; 8.946 ;
; KEY[2]     ; LEDG[2]     ; 8.942 ;       ;       ; 8.942 ;
; KEY[3]     ; LEDG[3]     ; 8.952 ;       ;       ; 8.952 ;
; SW[6]      ; LEDG[4]     ;       ; 5.494 ; 5.494 ;       ;
; SW[7]      ; LEDG[5]     ;       ; 6.562 ; 6.562 ;       ;
; SW[8]      ; LEDG[6]     ;       ; 6.355 ; 6.355 ;       ;
; SW[9]      ; LEDG[7]     ;       ; 6.409 ; 6.409 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------+
; Output Enable Times                                                                     ;
+--------------+------------+-------+------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-------+------+------------+---------------------------------+
; I2C_SDAT     ; CLOCK_50   ; 5.143 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 3.724 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.961 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.087 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.090 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.087 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 4.097 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.068 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.108 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.129 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.088 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.089 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.086 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.082 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.724 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.725 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.726 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.725 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                             ;
+--------------+------------+-------+------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-------+------+------------+---------------------------------+
; I2C_SDAT     ; CLOCK_50   ; 5.143 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 3.724 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.961 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.087 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.090 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.087 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 4.097 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.068 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.108 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.129 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.088 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.089 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.086 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.082 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.724 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.725 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.726 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.725 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                             ;
+--------------+------------+-----------+-----------+------------+---------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-----------+-----------+------------+---------------------------------+
; I2C_SDAT     ; CLOCK_50   ; 5.143     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 3.724     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.961     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.087     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.090     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.087     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 4.097     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.068     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.108     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.129     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.088     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.089     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.086     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.082     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.724     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.725     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.726     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.725     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                     ;
+--------------+------------+-----------+-----------+------------+---------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-----------+-----------+------------+---------------------------------+
; I2C_SDAT     ; CLOCK_50   ; 5.143     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 3.724     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.961     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.087     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.090     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.087     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 4.097     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.068     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.108     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.129     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.088     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.089     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.086     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.082     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.724     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.725     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.726     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.725     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+---------------------------------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[1] ; 1.554 ; 0.000         ;
; pll|altpll_component|pll|clk[0] ; 1.640 ; 0.000         ;
+---------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; pll|altpll_component|pll|clk[1] ; 0.215 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; pll|altpll_component|pll|clk[1] ; 4.000  ; 0.000         ;
; pll|altpll_component|pll|clk[0] ; 9.539  ; 0.000         ;
; CLOCK_50                        ; 10.000 ; 0.000         ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pll|altpll_component|pll|clk[1]'                                                                                                                                                                  ;
+-------+-----------------------------+-------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                                                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 1.554 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[13]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.004      ; 1.816      ;
; 1.554 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[11]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.004      ; 1.816      ;
; 1.554 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[3]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.004      ; 1.816      ;
; 1.561 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[0]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.006     ; 1.799      ;
; 1.561 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[7]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.006     ; 1.799      ;
; 1.563 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[12]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.008     ; 1.795      ;
; 1.563 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[8]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.008     ; 1.795      ;
; 1.563 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[6]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.008     ; 1.795      ;
; 1.563 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[5]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.008     ; 1.795      ;
; 1.563 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[4]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.008     ; 1.795      ;
; 1.563 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[8]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.008     ; 1.795      ;
; 1.563 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[9]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.008     ; 1.795      ;
; 1.565 ; huc6270:VDC|CPU_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[6]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.003      ; 1.804      ;
; 1.571 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentLdqm             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.004      ; 1.799      ;
; 1.571 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentUdqm             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.004      ; 1.799      ;
; 1.571 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[0]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.007     ; 1.788      ;
; 1.571 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[1]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.007     ; 1.788      ;
; 1.571 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[1]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.007     ; 1.788      ;
; 1.571 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[4]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.007     ; 1.788      ;
; 1.575 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[8]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.006     ; 1.785      ;
; 1.575 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[7]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.000      ; 1.791      ;
; 1.580 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[14]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.000      ; 1.786      ;
; 1.580 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[3]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.002      ; 1.788      ;
; 1.580 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[5]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.002      ; 1.788      ;
; 1.582 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[15]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.000      ; 1.784      ;
; 1.583 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[10]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.004     ; 1.779      ;
; 1.583 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[9]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.004     ; 1.779      ;
; 1.583 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[2]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.004     ; 1.779      ;
; 1.583 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[1]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.004     ; 1.779      ;
; 1.583 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[0]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.004     ; 1.779      ;
; 1.594 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[2]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.002      ; 1.774      ;
; 1.594 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[2]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.002      ; 1.774      ;
; 1.598 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[8]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.006     ; 1.762      ;
; 1.603 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[7]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.000      ; 1.763      ;
; 1.608 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[13]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.006      ; 1.764      ;
; 1.608 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[11]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.006      ; 1.764      ;
; 1.608 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[3]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.006      ; 1.764      ;
; 1.608 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[14]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.000      ; 1.758      ;
; 1.609 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[3]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.004     ; 1.753      ;
; 1.609 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[4]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.004     ; 1.753      ;
; 1.609 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[6]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.004     ; 1.753      ;
; 1.610 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[15]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.000      ; 1.756      ;
; 1.613 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[5]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.001     ; 1.752      ;
; 1.613 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[6]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.001     ; 1.752      ;
; 1.613 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[7]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.001     ; 1.752      ;
; 1.615 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[0]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.004     ; 1.747      ;
; 1.615 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[7]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.004     ; 1.747      ;
; 1.617 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[12]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.006     ; 1.743      ;
; 1.617 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[6]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.006     ; 1.743      ;
; 1.617 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[5]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.006     ; 1.743      ;
; 1.617 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[4]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.006     ; 1.743      ;
; 1.617 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[8]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.006     ; 1.743      ;
; 1.617 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[9]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.006     ; 1.743      ;
; 1.619 ; romwr_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[6]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.007     ; 1.740      ;
; 1.625 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentLdqm             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.006      ; 1.747      ;
; 1.625 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentUdqm             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.006      ; 1.747      ;
; 1.625 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[0]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.005     ; 1.736      ;
; 1.625 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[1]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.005     ; 1.736      ;
; 1.625 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[1]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.005     ; 1.736      ;
; 1.625 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[4]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.005     ; 1.736      ;
; 1.631 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[13]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.006      ; 1.741      ;
; 1.631 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[11]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.006      ; 1.741      ;
; 1.631 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[3]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.006      ; 1.741      ;
; 1.633 ; romwr_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[14]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.001     ; 1.732      ;
; 1.634 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[3]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.004      ; 1.736      ;
; 1.634 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[5]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.004      ; 1.736      ;
; 1.637 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[10]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 1.727      ;
; 1.637 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[9]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 1.727      ;
; 1.637 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[2]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 1.727      ;
; 1.637 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[1]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 1.727      ;
; 1.637 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[0]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 1.727      ;
; 1.638 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[0]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.004     ; 1.724      ;
; 1.638 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[7]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.004     ; 1.724      ;
; 1.640 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[12]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.006     ; 1.720      ;
; 1.640 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[6]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.006     ; 1.720      ;
; 1.640 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[5]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.006     ; 1.720      ;
; 1.640 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[4]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.006     ; 1.720      ;
; 1.640 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[8]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.006     ; 1.720      ;
; 1.640 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[9]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.006     ; 1.720      ;
; 1.644 ; romrd_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_READ_1 ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.007     ; 1.715      ;
; 1.648 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[2]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.004      ; 1.722      ;
; 1.648 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[2]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.004      ; 1.722      ;
; 1.648 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentLdqm             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.006      ; 1.724      ;
; 1.648 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentUdqm             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.006      ; 1.724      ;
; 1.648 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[0]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.005     ; 1.713      ;
; 1.648 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[1]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.005     ; 1.713      ;
; 1.648 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[1]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.005     ; 1.713      ;
; 1.648 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[4]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.005     ; 1.713      ;
; 1.649 ; romwr_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[7]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.001     ; 1.716      ;
; 1.655 ; romwr_req                   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[15]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.001     ; 1.710      ;
; 1.657 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[3]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.004      ; 1.713      ;
; 1.657 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[5]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; 0.004      ; 1.713      ;
; 1.660 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[10]       ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 1.704      ;
; 1.660 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[9]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 1.704      ;
; 1.660 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[2]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 1.704      ;
; 1.660 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[1]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 1.704      ;
; 1.660 ; huc6270:VDC|DMA_RAM_REQ_FF  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[0]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 1.704      ;
; 1.663 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[3]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 1.701      ;
; 1.663 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRow[4]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 1.701      ;
; 1.663 ; huc6270:VDC|DMAS_RAM_REQ_FF ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[6]           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 3.334        ; -0.002     ; 1.701      ;
+-------+-----------------------------+-------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pll|altpll_component|pll|clk[0]'                                                                                                                                                           ;
+-------+----------------------------------------------------------+-------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                       ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+-------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 1.640 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[8].P2[10]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.019     ; 1.706      ;
; 1.650 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[5].P2[10]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.003     ; 1.712      ;
; 1.683 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[11].P2[10] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.003     ; 1.679      ;
; 1.684 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[11].P1[0]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.002     ; 1.679      ;
; 1.685 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[4].P2[10]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.003     ; 1.677      ;
; 1.686 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[2].P2[10]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.003     ; 1.676      ;
; 1.700 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[10].P2[8]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.002     ; 1.663      ;
; 1.719 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[8].P2[2]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.000      ; 1.646      ;
; 1.725 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[12].P2[2]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.012     ; 1.628      ;
; 1.727 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[1].P3[14]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.003     ; 1.635      ;
; 1.727 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[1].P3[9]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.003     ; 1.635      ;
; 1.730 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[10].P3[8]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.012     ; 1.623      ;
; 1.730 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[7].P2[10]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.014     ; 1.621      ;
; 1.736 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[12] ; huc6270:VDC|SP_BUF[1].P0[12]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.010      ; 1.639      ;
; 1.747 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[13].P3[1]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.009     ; 1.609      ;
; 1.748 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[12].P2[14] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.012     ; 1.605      ;
; 1.748 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[12].P2[12] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.012     ; 1.605      ;
; 1.750 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[10].P1[15] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.015     ; 1.600      ;
; 1.751 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[12].P2[4]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.012     ; 1.602      ;
; 1.753 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[10].P1[12] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.015     ; 1.597      ;
; 1.759 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[3].P2[3]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.019     ; 1.587      ;
; 1.759 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[12] ; huc6270:VDC|SP_BUF[3].P0[12]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.010      ; 1.616      ;
; 1.760 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[7].P3[2]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.012     ; 1.593      ;
; 1.760 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[7].P3[12]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.012     ; 1.593      ;
; 1.760 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[8].P2[6]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.000      ; 1.605      ;
; 1.760 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[5].P2[12]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.003     ; 1.602      ;
; 1.761 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[12].X[8]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.006     ; 1.598      ;
; 1.762 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[8].P2[12]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.011     ; 1.592      ;
; 1.768 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[10].P2[1]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.002     ; 1.595      ;
; 1.770 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[3]  ; huc6270:VDC|SP_BUF[13].P0[3]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.011      ; 1.606      ;
; 1.771 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[3]  ; huc6270:VDC|SP_BUF[11].P0[3]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.011      ; 1.605      ;
; 1.772 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[10].P1[0]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.012     ; 1.581      ;
; 1.772 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[13].P3[4]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.006     ; 1.587      ;
; 1.774 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[6].P2[4]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.016     ; 1.575      ;
; 1.775 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[10].P2[10] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.014     ; 1.576      ;
; 1.775 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[14].P3[12] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.014     ; 1.576      ;
; 1.775 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[13].P0[0]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.006     ; 1.584      ;
; 1.775 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[13].P0[4]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.006     ; 1.584      ;
; 1.775 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[13].P0[12] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.006     ; 1.584      ;
; 1.775 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[13].P0[8]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.006     ; 1.584      ;
; 1.776 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[10].P2[4]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.016     ; 1.573      ;
; 1.777 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[6]  ; huc6270:VDC|SP_BUF[4].P0[6]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.006      ; 1.594      ;
; 1.778 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[10].P1[4]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.000      ; 1.587      ;
; 1.779 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[6]  ; huc6270:VDC|SP_BUF[2].P0[6]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.005      ; 1.591      ;
; 1.783 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[5].P0[0]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.010     ; 1.572      ;
; 1.783 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[15] ; huc6270:VDC|SP_BUF[5].P0[15]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.004     ; 1.578      ;
; 1.785 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[2]  ; huc6270:VDC|SP_BUF[2].P0[2]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.005      ; 1.585      ;
; 1.785 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[11].P2[6]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.013     ; 1.567      ;
; 1.787 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[3]  ; huc6270:VDC|SP_BUF[3].P0[3]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.010      ; 1.588      ;
; 1.787 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[15].P2[10] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.006     ; 1.572      ;
; 1.787 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[11].P2[12] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.000      ; 1.578      ;
; 1.788 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[7].P2[12]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.016     ; 1.561      ;
; 1.788 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[11].P1[4]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.017     ; 1.560      ;
; 1.789 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[9].P2[14]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.006     ; 1.570      ;
; 1.790 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[10].P2[15] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.014     ; 1.561      ;
; 1.790 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[3].P1[11]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.014     ; 1.561      ;
; 1.794 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[7].P1[3]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.007     ; 1.564      ;
; 1.794 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[3].P1[15]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.014     ; 1.557      ;
; 1.794 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[6]  ; huc6270:VDC|SP_BUF[3].P0[6]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.009      ; 1.580      ;
; 1.794 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[2]  ; huc6270:VDC|SP_BUF[3].P0[2]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.010      ; 1.581      ;
; 1.795 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[10].P2[12] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.014     ; 1.556      ;
; 1.795 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[7].P1[14]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.007     ; 1.563      ;
; 1.795 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[6].P2[10]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.016     ; 1.554      ;
; 1.796 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[7].P1[0]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.007     ; 1.562      ;
; 1.797 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[3].P2[15]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.008     ; 1.560      ;
; 1.797 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[6].P3[4]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.019     ; 1.549      ;
; 1.798 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[7].P1[15]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.007     ; 1.560      ;
; 1.799 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[1].P0[13]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.005     ; 1.561      ;
; 1.799 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[1].P0[9]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.005     ; 1.561      ;
; 1.799 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[1].P0[1]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.005     ; 1.561      ;
; 1.799 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[1].P0[5]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.005     ; 1.561      ;
; 1.799 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[1].P0[15]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.005     ; 1.561      ;
; 1.799 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[1].P0[11]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.005     ; 1.561      ;
; 1.799 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[1].P0[7]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.005     ; 1.561      ;
; 1.799 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[1].P0[3]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.005     ; 1.561      ;
; 1.799 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[15] ; huc6270:VDC|SP_BUF[6].P0[15]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.005     ; 1.561      ;
; 1.800 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[4].P2[3]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.005     ; 1.560      ;
; 1.801 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[10].P2[6]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.014     ; 1.550      ;
; 1.801 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[9].P2[10]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.006     ; 1.558      ;
; 1.801 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[1].P0[0]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.004     ; 1.560      ;
; 1.801 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[1].P0[4]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.004     ; 1.560      ;
; 1.801 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[1].P0[12]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.004     ; 1.560      ;
; 1.801 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[1].P0[8]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.004     ; 1.560      ;
; 1.801 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[1].P0[10]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.004     ; 1.560      ;
; 1.801 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[1].P0[14]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.004     ; 1.560      ;
; 1.801 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[1].P0[6]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.004     ; 1.560      ;
; 1.801 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[1].P0[2]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.004     ; 1.560      ;
; 1.801 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[11].P1[13] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.017     ; 1.547      ;
; 1.801 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[13].P1[6]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.006     ; 1.558      ;
; 1.802 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[2]  ; huc6270:VDC|SP_BUF[14].P0[2]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; 0.009      ; 1.572      ;
; 1.802 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[15].P2[14] ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.005     ; 1.558      ;
; 1.802 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[15].P2[3]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.005     ; 1.558      ;
; 1.802 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[13].P1[2]  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.006     ; 1.557      ;
; 1.803 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[7].P1[5]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.008     ; 1.554      ;
; 1.803 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[5].P3[5]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.002     ; 1.560      ;
; 1.803 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[5].P3[4]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.002     ; 1.560      ;
; 1.803 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[5].P3[7]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.002     ; 1.560      ;
; 1.803 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[5].P3[6]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.002     ; 1.560      ;
; 1.803 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[5].P3[3]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.002     ; 1.560      ;
; 1.803 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg   ; huc6270:VDC|SP_BUF[5].P3[1]   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3.333        ; -0.002     ; 1.560      ;
+-------+----------------------------------------------------------+-------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pll|altpll_component|pll|clk[0]'                                                                                                                                             ;
+-------+-------------------------------------+-------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; huc6280:CPU|CLKDIV_HI[0]            ; huc6280:CPU|CLKDIV_HI[0]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|CLKDIV_HI[2]            ; huc6280:CPU|CLKDIV_HI[2]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|CLKDIV_HI[1]            ; huc6280:CPU|CLKDIV_HI[1]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romwr_a[0]                          ; romwr_a[0]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romwr_a[1]                          ; romwr_a[1]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romwr_a[2]                          ; romwr_a[2]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romwr_a[3]                          ; romwr_a[3]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romwr_a[4]                          ; romwr_a[4]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romwr_a[5]                          ; romwr_a[5]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romwr_a[6]                          ; romwr_a[6]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romwr_a[7]                          ; romwr_a[7]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romwr_a[8]                          ; romwr_a[8]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romwr_a[9]                          ; romwr_a[9]                          ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romwr_a[10]                         ; romwr_a[10]                         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romwr_a[11]                         ; romwr_a[11]                         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romwr_a[12]                         ; romwr_a[12]                         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romwr_a[13]                         ; romwr_a[13]                         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romwr_a[14]                         ; romwr_a[14]                         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romwr_a[15]                         ; romwr_a[15]                         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romwr_a[16]                         ; romwr_a[16]                         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romwr_a[17]                         ; romwr_a[17]                         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romwr_a[18]                         ; romwr_a[18]                         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bootState.BOOT_WRITE_2              ; bootState.BOOT_WRITE_2              ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romwr_a[19]                         ; romwr_a[19]                         ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bootTimer[0]                        ; bootTimer[0]                        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; romwr_req                           ; romwr_req                           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RESET_N                             ; RESET_N                             ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6260:VCE|CLKEN_CNT[0]            ; huc6260:VCE|CLKEN_CNT[0]            ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|btLen[0]    ; huc6280:CPU|cpu65xx:CPU|btLen[0]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|opcInfo[28] ; huc6280:CPU|cpu65xx:CPU|opcInfo[28] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|opcInfo[37] ; huc6280:CPU|cpu65xx:CPU|opcInfo[37] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|opcInfo[26] ; huc6280:CPU|cpu65xx:CPU|opcInfo[26] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|opcInfo[31] ; huc6280:CPU|cpu65xx:CPU|opcInfo[31] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|A[1]        ; huc6280:CPU|cpu65xx:CPU|A[1]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|W[2]        ; huc6280:CPU|cpu65xx:CPU|W[2]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|U[1]        ; huc6280:CPU|cpu65xx:CPU|U[1]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|I           ; huc6280:CPU|cpu65xx:CPU|I           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|A[5]        ; huc6280:CPU|cpu65xx:CPU|A[5]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|W[5]        ; huc6280:CPU|cpu65xx:CPU|W[5]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPRReg[5]   ; huc6280:CPU|cpu65xx:CPU|MPRReg[5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[7][5]   ; huc6280:CPU|cpu65xx:CPU|MPR[7][5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[5][5]   ; huc6280:CPU|cpu65xx:CPU|MPR[5][5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[6][5]   ; huc6280:CPU|cpu65xx:CPU|MPR[6][5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[3][5]   ; huc6280:CPU|cpu65xx:CPU|MPR[3][5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[2][5]   ; huc6280:CPU|cpu65xx:CPU|MPR[2][5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[1][5]   ; huc6280:CPU|cpu65xx:CPU|MPR[1][5]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|U[6]        ; huc6280:CPU|cpu65xx:CPU|U[6]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|A[6]        ; huc6280:CPU|cpu65xx:CPU|A[6]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[1][3]   ; huc6280:CPU|cpu65xx:CPU|MPR[1][3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[2][3]   ; huc6280:CPU|cpu65xx:CPU|MPR[2][3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[3][3]   ; huc6280:CPU|cpu65xx:CPU|MPR[3][3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[7][3]   ; huc6280:CPU|cpu65xx:CPU|MPR[7][3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPRReg[3]   ; huc6280:CPU|cpu65xx:CPU|MPRReg[3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[5][3]   ; huc6280:CPU|cpu65xx:CPU|MPR[5][3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[6][3]   ; huc6280:CPU|cpu65xx:CPU|MPR[6][3]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[2][4]   ; huc6280:CPU|cpu65xx:CPU|MPR[2][4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[1][4]   ; huc6280:CPU|cpu65xx:CPU|MPR[1][4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[3][4]   ; huc6280:CPU|cpu65xx:CPU|MPR[3][4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[5][4]   ; huc6280:CPU|cpu65xx:CPU|MPR[5][4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[6][4]   ; huc6280:CPU|cpu65xx:CPU|MPR[6][4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPRReg[4]   ; huc6280:CPU|cpu65xx:CPU|MPRReg[4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[7][4]   ; huc6280:CPU|cpu65xx:CPU|MPR[7][4]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[5][7]   ; huc6280:CPU|cpu65xx:CPU|MPR[5][7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[6][7]   ; huc6280:CPU|cpu65xx:CPU|MPR[6][7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[7][7]   ; huc6280:CPU|cpu65xx:CPU|MPR[7][7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPRReg[7]   ; huc6280:CPU|cpu65xx:CPU|MPRReg[7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[3][7]   ; huc6280:CPU|cpu65xx:CPU|MPR[3][7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[2][7]   ; huc6280:CPU|cpu65xx:CPU|MPR[2][7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[1][7]   ; huc6280:CPU|cpu65xx:CPU|MPR[1][7]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|W[6]        ; huc6280:CPU|cpu65xx:CPU|W[6]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[4][2]   ; huc6280:CPU|cpu65xx:CPU|MPR[4][2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[3][2]   ; huc6280:CPU|cpu65xx:CPU|MPR[3][2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[5][2]   ; huc6280:CPU|cpu65xx:CPU|MPR[5][2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[6][2]   ; huc6280:CPU|cpu65xx:CPU|MPR[6][2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPRReg[2]   ; huc6280:CPU|cpu65xx:CPU|MPRReg[2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[7][2]   ; huc6280:CPU|cpu65xx:CPU|MPR[7][2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[1][2]   ; huc6280:CPU|cpu65xx:CPU|MPR[1][2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[2][2]   ; huc6280:CPU|cpu65xx:CPU|MPR[2][2]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|A[2]        ; huc6280:CPU|cpu65xx:CPU|A[2]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[3][1]   ; huc6280:CPU|cpu65xx:CPU|MPR[3][1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[1][1]   ; huc6280:CPU|cpu65xx:CPU|MPR[1][1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[2][1]   ; huc6280:CPU|cpu65xx:CPU|MPR[2][1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[6][1]   ; huc6280:CPU|cpu65xx:CPU|MPR[6][1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[5][1]   ; huc6280:CPU|cpu65xx:CPU|MPR[5][1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPRReg[1]   ; huc6280:CPU|cpu65xx:CPU|MPRReg[1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[7][1]   ; huc6280:CPU|cpu65xx:CPU|MPR[7][1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[0][1]   ; huc6280:CPU|cpu65xx:CPU|MPR[0][1]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|W[1]        ; huc6280:CPU|cpu65xx:CPU|W[1]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|A[3]        ; huc6280:CPU|cpu65xx:CPU|A[3]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|W[3]        ; huc6280:CPU|cpu65xx:CPU|W[3]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|D           ; huc6280:CPU|cpu65xx:CPU|D           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|C           ; huc6280:CPU|cpu65xx:CPU|C           ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[1][0]   ; huc6280:CPU|cpu65xx:CPU|MPR[1][0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[2][0]   ; huc6280:CPU|cpu65xx:CPU|MPR[2][0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[3][0]   ; huc6280:CPU|cpu65xx:CPU|MPR[3][0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[6][0]   ; huc6280:CPU|cpu65xx:CPU|MPR[6][0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[5][0]   ; huc6280:CPU|cpu65xx:CPU|MPR[5][0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPR[7][0]   ; huc6280:CPU|cpu65xx:CPU|MPR[7][0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|MPRReg[0]   ; huc6280:CPU|cpu65xx:CPU|MPRReg[0]   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; huc6280:CPU|cpu65xx:CPU|W[0]        ; huc6280:CPU|cpu65xx:CPU|W[0]        ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------------+-------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pll|altpll_component|pll|clk[1]'                                                                                                                                                                                                           ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcdma_ackReg            ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcdma_ackReg            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdccpu_ackReg            ; sdram_controller:SDRC|chameleon_sdram:sdr|vdccpu_ackReg            ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|vid0_ackReg              ; sdram_controller:SDRC|chameleon_sdram:sdr|vid0_ackReg              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|cpu6510_ackLoc           ; sdram_controller:SDRC|chameleon_sdram:sdr|cpu6510_ackLoc           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_READ_1  ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_READ_1  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_WRITE_1 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_WRITE_1 ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcdmas_ackReg           ; sdram_controller:SDRC|chameleon_sdram:sdr|vdcdmas_ackReg           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[15]        ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[15]        ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[15]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[15]          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[13]        ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[13]        ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[13]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[13]          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[12]        ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[12]        ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[12]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[12]          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[11]        ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[11]        ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[11]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[11]          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[10]        ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[10]        ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[10]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[10]          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[9]         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[9]         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[9]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[9]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[8]         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[8]         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[8]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[8]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[7]         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[7]         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[7]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[7]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[6]         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[6]         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[6]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[6]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[5]         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[5]         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[5]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[5]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[4]         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[4]         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[4]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[4]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[3]         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[3]         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[3]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[3]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[2]         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[2]         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[2]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[2]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[1]         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[1]         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[1]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[1]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[0]         ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[0]         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[0]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[0]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCSP   ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCSP   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[14]        ; sdram_controller:SDRC|chameleon_sdram:sdr|currentWrData[14]        ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[14]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[14]          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|romrd_ackReg             ; sdram_controller:SDRC|chameleon_sdram:sdr|romrd_ackReg             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_INIT    ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_INIT    ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sdram_controller:SDRC|chameleon_sdram:sdr|romwr_ackReg             ; sdram_controller:SDRC|chameleon_sdram:sdr|romwr_ackReg             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[10]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[10]~reg0         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr_reg[11]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr[11]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_udqm_reg              ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_udqm                  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr_reg[5]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr[5]               ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr_reg[10]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr[10]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_ba_1_reg              ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_ba_1                  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[13]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[13]~reg0         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[12]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[12]~reg0         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[3]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[3]~reg0          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr_reg[6]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr[6]               ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr_reg[7]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr[7]               ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[15]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[15]~reg0         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr_reg[9]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr[9]               ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentUdqm              ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_udqm_reg              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[4]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[4]~reg0          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[14]             ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[14]             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[7]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[7]~reg0          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[2]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[2]~reg0          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[6]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[6]~reg0          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[5]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[5]~reg0          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_ras_n_reg             ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_ras_n                 ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[9]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[9]~reg0          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; huc6270:VDC|SP_RAM_REQ_FF                                          ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCBG   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 0.001        ; -0.001     ; 0.398      ;
; 0.247 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentLdqm              ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_ldqm_reg              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_INITAUTO2   ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_SETMODE     ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.400      ;
; 0.251 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr_reg[4]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr[4]               ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.403      ;
; 0.253 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr_reg[8]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr[8]               ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.405      ;
; 0.255 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_ba_0_reg              ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_ba_0                  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.407      ;
; 0.257 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_WRITE_ABORT ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_WRITE_DLY   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.409      ;
; 0.263 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_READ_1      ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_READ_2      ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.415      ;
; 0.271 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_ACTIVE      ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_INIT        ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.423      ;
; 0.290 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentState.RAM_INIT    ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_INIT        ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.442      ;
; 0.310 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[38]        ; sdram_controller:SDRC|chameleon_sdram:sdr|romrd_qReg[38]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.462      ;
; 0.311 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[1]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[1]~reg0          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.462      ;
; 0.314 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr_reg[0]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr[0]               ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.466      ;
; 0.318 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[24]        ; sdram_controller:SDRC|chameleon_sdram:sdr|romrd_qReg[24]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.472      ;
; 0.318 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr_reg[1]           ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr[1]               ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.470      ;
; 0.321 ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[13]        ; sdram_controller:SDRC|chameleon_sdram:sdr|romrd_qReg[13]           ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.473      ;
; 0.323 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_ldqm_reg              ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_ldqm                  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.475      ;
; 0.324 ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_reg[11]          ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[11]~reg0         ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.476      ;
; 0.328 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_WRITE_3     ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_WRITE_4     ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_WRITE_2     ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_WRITE_3     ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_INITAUTO1   ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_INITAUTO2   ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.482      ;
; 0.358 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[0]              ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[0]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[13]             ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[13]             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_WRITE_DLY   ; sdram_controller:SDRC|chameleon_sdram:sdr|ramDone                  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[2]              ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[2]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[4]              ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[4]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[7]              ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[7]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[0]          ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[0]          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[2]          ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[2]          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[1]              ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[1]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[9]              ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[9]              ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[11]             ; sdram_controller:SDRC|chameleon_sdram:sdr|ramTimer[11]             ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[5]          ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[5]          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.518      ;
; 0.369 ; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_READ_2      ; sdram_controller:SDRC|chameleon_sdram:sdr|ramDone                  ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[7]          ; sdram_controller:SDRC|chameleon_sdram:sdr|refreshTimer[7]          ; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.522      ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[1]'                                                                                                            ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                                             ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|cpu6510_ackLoc           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|cpu6510_ackLoc           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentBank[0]           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentBank[0]           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentBank[1]           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentBank[1]           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[0]            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[0]            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[1]            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[1]            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[2]            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[2]            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[3]            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[3]            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[4]            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[4]            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[5]            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[5]            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[6]            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[6]            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[7]            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentCol[7]            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentLdqm              ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentLdqm              ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_CPU6510 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_CPU6510 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_NONE    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_NONE    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_ROMRD   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_ROMRD   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_ROMWR   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_ROMWR   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCBG   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCBG   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCCPU  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCCPU  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCDMA  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCDMA  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCDMAS ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCDMAS ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCSP   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCSP   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VID0    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VID0    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[0]         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[0]         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[10]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[10]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[11]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[11]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[12]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[12]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[13]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[13]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[14]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[14]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[15]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[15]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[16]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[16]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[17]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[17]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[18]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[18]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[19]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[19]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[1]         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[1]         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[20]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[20]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[21]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[21]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[22]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[22]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[23]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[23]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[24]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[24]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[25]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[25]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[26]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[26]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[27]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[27]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[28]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[28]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[29]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[29]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[2]         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[2]         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[30]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[30]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[31]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[31]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[32]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[32]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[33]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[33]        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[34]        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[1] ; Rise       ; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[34]        ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'                                                                                                                                                                                                                        ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                                                                                                                                                         ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[0]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[1]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[2]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[3]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[4]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[5]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[6]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[7]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_a[8]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[0]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[1]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[2]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[3]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[4]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[5]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[6]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[7]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|q_b[8]                                                                                   ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg0                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg1                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg2                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg3                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg4                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg5                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg6                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg7                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_address_reg8                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg1                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg2                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg3                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg4                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg5                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg6                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg7                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_datain_reg8                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~porta_we_reg                                                                ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg0                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg1                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg2                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg3                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg4                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg5                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg6                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg7                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_address_reg8                                                          ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg1                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg2                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg3                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg4                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg5                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg6                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg7                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_datain_reg8                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a0~portb_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a1~porta_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a1~portb_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a2~porta_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a2~portb_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a3~porta_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a3~portb_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a4~porta_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a4~portb_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a5~porta_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a5~portb_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a6~porta_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a6~portb_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a7~porta_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a7~portb_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a8~porta_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ram_block1a8~portb_memory_reg0                                                           ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0                    ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg1 ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg2 ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg3 ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg4 ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg5 ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg6 ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg7 ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_address_reg8 ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~portb_address_reg1 ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~portb_address_reg2 ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~portb_address_reg3 ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~portb_address_reg4 ;
; 9.539 ; 11.666       ; 2.127          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ram_block1a0~portb_address_reg5 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+--------------+------------+-------+-------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-------+-------+------------+---------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; 4.542 ; 4.542 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[0]    ; CLOCK_50   ; 4.299 ; 4.299 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[1]    ; CLOCK_50   ; 4.202 ; 4.202 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[2]    ; CLOCK_50   ; 4.518 ; 4.518 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[3]    ; CLOCK_50   ; 3.948 ; 3.948 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[4]    ; CLOCK_50   ; 4.165 ; 4.165 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[5]    ; CLOCK_50   ; 4.542 ; 4.542 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[6]    ; CLOCK_50   ; 4.333 ; 4.333 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[7]    ; CLOCK_50   ; 4.480 ; 4.480 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; GPIO_1[*]    ; CLOCK_50   ; 4.183 ; 4.183 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[0]   ; CLOCK_50   ; 3.895 ; 3.895 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[1]   ; CLOCK_50   ; 3.931 ; 3.931 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[2]   ; CLOCK_50   ; 3.897 ; 3.897 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[3]   ; CLOCK_50   ; 3.960 ; 3.960 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[4]   ; CLOCK_50   ; 4.183 ; 4.183 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[6]   ; CLOCK_50   ; 4.108 ; 4.108 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; KEY[*]       ; CLOCK_50   ; 4.956 ; 4.956 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_50   ; 4.644 ; 4.644 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[1]      ; CLOCK_50   ; 4.954 ; 4.954 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[2]      ; CLOCK_50   ; 4.956 ; 4.956 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[3]      ; CLOCK_50   ; 4.656 ; 4.656 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SW[*]        ; CLOCK_50   ; 2.944 ; 2.944 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[0]       ; CLOCK_50   ; 2.659 ; 2.659 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[1]       ; CLOCK_50   ; 1.878 ; 1.878 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[2]       ; CLOCK_50   ; 2.682 ; 2.682 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[3]       ; CLOCK_50   ; 2.161 ; 2.161 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[5]       ; CLOCK_50   ; 2.825 ; 2.825 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[6]       ; CLOCK_50   ; 2.511 ; 2.511 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[7]       ; CLOCK_50   ; 2.944 ; 2.944 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[8]       ; CLOCK_50   ; 2.295 ; 2.295 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[9]       ; CLOCK_50   ; 2.457 ; 2.457 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 4.761 ; 4.761 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.590 ; 4.590 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.571 ; 4.571 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.387 ; 4.387 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.612 ; 4.612 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 4.761 ; 4.761 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.432 ; 4.432 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.499 ; 4.499 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.491 ; 4.491 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.360 ; 4.360 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.186 ; 4.186 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.287 ; 4.287 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.310 ; 4.310 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 4.321 ; 4.321 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.367 ; 4.367 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.248 ; 4.248 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 4.292 ; 4.292 ; Rise       ; pll|altpll_component|pll|clk[1] ;
+--------------+------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+--------------+------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+------------+--------+--------+------------+---------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; -3.826 ; -3.826 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[0]    ; CLOCK_50   ; -4.178 ; -4.178 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[1]    ; CLOCK_50   ; -3.830 ; -3.830 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[2]    ; CLOCK_50   ; -4.306 ; -4.306 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[3]    ; CLOCK_50   ; -3.826 ; -3.826 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[4]    ; CLOCK_50   ; -4.042 ; -4.042 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[5]    ; CLOCK_50   ; -4.329 ; -4.329 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[6]    ; CLOCK_50   ; -3.961 ; -3.961 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[7]    ; CLOCK_50   ; -4.357 ; -4.357 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; GPIO_1[*]    ; CLOCK_50   ; -3.775 ; -3.775 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[0]   ; CLOCK_50   ; -3.775 ; -3.775 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[1]   ; CLOCK_50   ; -3.811 ; -3.811 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[2]   ; CLOCK_50   ; -3.777 ; -3.777 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[3]   ; CLOCK_50   ; -3.840 ; -3.840 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[4]   ; CLOCK_50   ; -3.930 ; -3.930 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[6]   ; CLOCK_50   ; -3.873 ; -3.873 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; KEY[*]       ; CLOCK_50   ; -4.524 ; -4.524 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_50   ; -4.524 ; -4.524 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[1]      ; CLOCK_50   ; -4.834 ; -4.834 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[2]      ; CLOCK_50   ; -4.836 ; -4.836 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[3]      ; CLOCK_50   ; -4.536 ; -4.536 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SW[*]        ; CLOCK_50   ; -1.301 ; -1.301 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[0]       ; CLOCK_50   ; -1.301 ; -1.301 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[1]       ; CLOCK_50   ; -1.758 ; -1.758 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[2]       ; CLOCK_50   ; -2.197 ; -2.197 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[3]       ; CLOCK_50   ; -1.562 ; -1.562 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[5]       ; CLOCK_50   ; -2.170 ; -2.170 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[6]       ; CLOCK_50   ; -2.391 ; -2.391 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[7]       ; CLOCK_50   ; -2.824 ; -2.824 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[8]       ; CLOCK_50   ; -2.175 ; -2.175 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[9]       ; CLOCK_50   ; -2.337 ; -2.337 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; -3.768 ; -3.768 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -3.778 ; -3.778 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -3.903 ; -3.903 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -3.861 ; -3.861 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -3.835 ; -3.835 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -3.877 ; -3.877 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -3.999 ; -3.999 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -3.936 ; -3.936 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -3.814 ; -3.814 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -3.905 ; -3.905 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -3.951 ; -3.951 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -3.800 ; -3.800 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -3.954 ; -3.954 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -3.768 ; -3.768 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -3.815 ; -3.815 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -3.786 ; -3.786 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -3.962 ; -3.962 ; Rise       ; pll|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+----------------+------------+--------+--------+------------+---------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+----------------+------------+--------+--------+------------+---------------------------------+
; AUD_BCLK       ; CLOCK_50   ; 3.072  ; 3.072  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_DACDAT     ; CLOCK_50   ; 2.914  ; 2.914  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_DACLRCK    ; CLOCK_50   ; 3.639  ; 3.639  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_XCK        ; CLOCK_50   ; 2.282  ; 2.282  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; FL_ADDR[*]     ; CLOCK_50   ; 2.164  ; 2.164  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[0]    ; CLOCK_50   ; 2.164  ; 2.164  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[1]    ; CLOCK_50   ; 1.737  ; 1.737  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[2]    ; CLOCK_50   ; 2.059  ; 2.059  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[3]    ; CLOCK_50   ; 1.951  ; 1.951  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[4]    ; CLOCK_50   ; 1.853  ; 1.853  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[5]    ; CLOCK_50   ; 2.163  ; 2.163  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[6]    ; CLOCK_50   ; 2.131  ; 2.131  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[7]    ; CLOCK_50   ; 1.930  ; 1.930  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[8]    ; CLOCK_50   ; 2.051  ; 2.051  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[9]    ; CLOCK_50   ; 1.822  ; 1.822  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[10]   ; CLOCK_50   ; 1.804  ; 1.804  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[11]   ; CLOCK_50   ; 1.801  ; 1.801  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[12]   ; CLOCK_50   ; 1.819  ; 1.819  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[13]   ; CLOCK_50   ; 1.827  ; 1.827  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[14]   ; CLOCK_50   ; 1.822  ; 1.822  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[15]   ; CLOCK_50   ; 1.924  ; 1.924  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[16]   ; CLOCK_50   ; 1.821  ; 1.821  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[17]   ; CLOCK_50   ; 2.129  ; 2.129  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[18]   ; CLOCK_50   ; 1.840  ; 1.840  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[19]   ; CLOCK_50   ; 1.800  ; 1.800  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[20]   ; CLOCK_50   ; 1.807  ; 1.807  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[21]   ; CLOCK_50   ; 1.816  ; 1.816  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; FL_OE_N        ; CLOCK_50   ; 1.768  ; 1.768  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; GPIO_1[*]      ; CLOCK_50   ; 2.266  ; 2.266  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[5]     ; CLOCK_50   ; 2.266  ; 2.266  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX0[*]        ; CLOCK_50   ; 3.639  ; 3.639  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[0]       ; CLOCK_50   ; 3.629  ; 3.629  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[1]       ; CLOCK_50   ; 3.529  ; 3.529  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[2]       ; CLOCK_50   ; 3.400  ; 3.400  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[3]       ; CLOCK_50   ; 3.639  ; 3.639  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[4]       ; CLOCK_50   ; 3.335  ; 3.335  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[5]       ; CLOCK_50   ; 3.513  ; 3.513  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[6]       ; CLOCK_50   ; 3.528  ; 3.528  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX1[*]        ; CLOCK_50   ; 3.596  ; 3.596  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[0]       ; CLOCK_50   ; 3.596  ; 3.596  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[1]       ; CLOCK_50   ; 3.509  ; 3.509  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[2]       ; CLOCK_50   ; 3.381  ; 3.381  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[3]       ; CLOCK_50   ; 3.338  ; 3.338  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[4]       ; CLOCK_50   ; 3.526  ; 3.526  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[5]       ; CLOCK_50   ; 3.571  ; 3.571  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[6]       ; CLOCK_50   ; 3.560  ; 3.560  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX2[*]        ; CLOCK_50   ; 3.739  ; 3.739  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[0]       ; CLOCK_50   ; 3.555  ; 3.555  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[1]       ; CLOCK_50   ; 3.579  ; 3.579  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[2]       ; CLOCK_50   ; 3.739  ; 3.739  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[3]       ; CLOCK_50   ; 3.621  ; 3.621  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[4]       ; CLOCK_50   ; 3.598  ; 3.598  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[5]       ; CLOCK_50   ; 3.724  ; 3.724  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[6]       ; CLOCK_50   ; 3.537  ; 3.537  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX3[*]        ; CLOCK_50   ; 4.861  ; 4.861  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[0]       ; CLOCK_50   ; 4.529  ; 4.529  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[1]       ; CLOCK_50   ; 4.591  ; 4.591  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[2]       ; CLOCK_50   ; 4.861  ; 4.861  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[3]       ; CLOCK_50   ; 4.670  ; 4.670  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[4]       ; CLOCK_50   ; 4.380  ; 4.380  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[5]       ; CLOCK_50   ; 4.833  ; 4.833  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[6]       ; CLOCK_50   ; 4.771  ; 4.771  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; I2C_SCLK       ; CLOCK_50   ; 2.215  ; 2.215  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; I2C_SDAT       ; CLOCK_50   ; 2.123  ; 2.123  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 3.588  ; 3.588  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 3.499  ; 3.499  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 3.588  ; 3.588  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 3.396  ; 3.396  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 3.438  ; 3.438  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 3.391  ; 3.391  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 3.341  ; 3.341  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 3.292  ; 3.292  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 3.391  ; 3.391  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 3.341  ; 3.341  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_HS         ; CLOCK_50   ; 1.831  ; 1.831  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 3.577  ; 3.577  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 3.502  ; 3.502  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 3.577  ; 3.577  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 3.453  ; 3.453  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 3.562  ; 3.562  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_VS         ; CLOCK_50   ; 1.913  ; 1.913  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 2.441  ; 2.441  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 2.139  ; 2.139  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 2.174  ; 2.174  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 2.118  ; 2.118  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 2.255  ; 2.255  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 2.131  ; 2.131  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 2.227  ; 2.227  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 2.301  ; 2.301  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 2.090  ; 2.090  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 2.441  ; 2.441  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 2.117  ; 2.117  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 2.376  ; 2.376  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 2.076  ; 2.076  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; CLOCK_50   ; 2.778  ; 2.778  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; CLOCK_50   ; 2.407  ; 2.407  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; CLOCK_50   ; 1.722  ; 1.722  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 2.473  ; 2.473  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 1.970  ; 1.970  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 2.328  ; 2.328  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 2.131  ; 2.131  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 2.331  ; 2.331  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 2.356  ; 2.356  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 2.457  ; 2.457  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 2.473  ; 2.473  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 2.271  ; 2.271  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 2.055  ; 2.055  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 2.026  ; 2.026  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 2.291  ; 2.291  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 2.059  ; 2.059  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 2.243  ; 2.243  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 2.131  ; 2.131  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 2.107  ; 2.107  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 2.278  ; 2.278  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; CLOCK_50   ; 2.270  ; 2.270  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; CLOCK_50   ; 1.868  ; 1.868  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; CLOCK_50   ; 2.240  ; 2.240  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; CLOCK_50   ; 1.737  ; 1.737  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; CLOCK_50   ; -2.063 ;        ; Rise       ; pll|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; CLOCK_50   ;        ; -2.063 ; Fall       ; pll|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+----------------+------------+--------+--------+------------+---------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+----------------+------------+--------+--------+------------+---------------------------------+
; AUD_BCLK       ; CLOCK_50   ; 3.072  ; 3.072  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_DACDAT     ; CLOCK_50   ; 2.914  ; 2.914  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_DACLRCK    ; CLOCK_50   ; 3.639  ; 3.639  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_XCK        ; CLOCK_50   ; 2.282  ; 2.282  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; FL_ADDR[*]     ; CLOCK_50   ; 1.737  ; 1.737  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[0]    ; CLOCK_50   ; 2.164  ; 2.164  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[1]    ; CLOCK_50   ; 1.737  ; 1.737  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[2]    ; CLOCK_50   ; 2.059  ; 2.059  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[3]    ; CLOCK_50   ; 1.951  ; 1.951  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[4]    ; CLOCK_50   ; 1.853  ; 1.853  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[5]    ; CLOCK_50   ; 2.163  ; 2.163  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[6]    ; CLOCK_50   ; 2.131  ; 2.131  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[7]    ; CLOCK_50   ; 1.930  ; 1.930  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[8]    ; CLOCK_50   ; 2.051  ; 2.051  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[9]    ; CLOCK_50   ; 1.822  ; 1.822  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[10]   ; CLOCK_50   ; 1.804  ; 1.804  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[11]   ; CLOCK_50   ; 1.801  ; 1.801  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[12]   ; CLOCK_50   ; 1.819  ; 1.819  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[13]   ; CLOCK_50   ; 1.827  ; 1.827  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[14]   ; CLOCK_50   ; 1.822  ; 1.822  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[15]   ; CLOCK_50   ; 1.924  ; 1.924  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[16]   ; CLOCK_50   ; 1.821  ; 1.821  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[17]   ; CLOCK_50   ; 2.129  ; 2.129  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[18]   ; CLOCK_50   ; 1.840  ; 1.840  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[19]   ; CLOCK_50   ; 1.800  ; 1.800  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[20]   ; CLOCK_50   ; 1.807  ; 1.807  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[21]   ; CLOCK_50   ; 1.816  ; 1.816  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; FL_OE_N        ; CLOCK_50   ; 1.768  ; 1.768  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; GPIO_1[*]      ; CLOCK_50   ; 2.266  ; 2.266  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[5]     ; CLOCK_50   ; 2.266  ; 2.266  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX0[*]        ; CLOCK_50   ; 3.097  ; 3.097  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[0]       ; CLOCK_50   ; 3.394  ; 3.394  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[1]       ; CLOCK_50   ; 3.299  ; 3.299  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[2]       ; CLOCK_50   ; 3.175  ; 3.175  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[3]       ; CLOCK_50   ; 3.404  ; 3.404  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[4]       ; CLOCK_50   ; 3.097  ; 3.097  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[5]       ; CLOCK_50   ; 3.282  ; 3.282  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[6]       ; CLOCK_50   ; 3.293  ; 3.293  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX1[*]        ; CLOCK_50   ; 3.021  ; 3.021  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[0]       ; CLOCK_50   ; 3.274  ; 3.274  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[1]       ; CLOCK_50   ; 3.196  ; 3.196  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[2]       ; CLOCK_50   ; 3.085  ; 3.085  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[3]       ; CLOCK_50   ; 3.021  ; 3.021  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[4]       ; CLOCK_50   ; 3.203  ; 3.203  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[5]       ; CLOCK_50   ; 3.250  ; 3.250  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[6]       ; CLOCK_50   ; 3.254  ; 3.254  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX2[*]        ; CLOCK_50   ; 3.268  ; 3.268  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[0]       ; CLOCK_50   ; 3.283  ; 3.283  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[1]       ; CLOCK_50   ; 3.310  ; 3.310  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[2]       ; CLOCK_50   ; 3.478  ; 3.478  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[3]       ; CLOCK_50   ; 3.354  ; 3.354  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[4]       ; CLOCK_50   ; 3.330  ; 3.330  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[5]       ; CLOCK_50   ; 3.454  ; 3.454  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[6]       ; CLOCK_50   ; 3.268  ; 3.268  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX3[*]        ; CLOCK_50   ; 3.113  ; 3.113  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[0]       ; CLOCK_50   ; 3.258  ; 3.258  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[1]       ; CLOCK_50   ; 3.324  ; 3.324  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[2]       ; CLOCK_50   ; 3.590  ; 3.590  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[3]       ; CLOCK_50   ; 3.404  ; 3.404  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[4]       ; CLOCK_50   ; 3.113  ; 3.113  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[5]       ; CLOCK_50   ; 3.565  ; 3.565  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[6]       ; CLOCK_50   ; 3.504  ; 3.504  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; I2C_SCLK       ; CLOCK_50   ; 2.215  ; 2.215  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; I2C_SDAT       ; CLOCK_50   ; 2.123  ; 2.123  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 2.245  ; 2.245  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 2.306  ; 2.306  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 2.261  ; 2.261  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 2.275  ; 2.275  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 2.245  ; 2.245  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 2.106  ; 2.106  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 2.307  ; 2.307  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 2.106  ; 2.106  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 2.233  ; 2.233  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 2.307  ; 2.307  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_HS         ; CLOCK_50   ; 1.831  ; 1.831  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 2.319  ; 2.319  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 2.319  ; 2.319  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 2.387  ; 2.387  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 2.468  ; 2.468  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 2.379  ; 2.379  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_VS         ; CLOCK_50   ; 1.913  ; 1.913  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 2.076  ; 2.076  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 2.139  ; 2.139  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 2.174  ; 2.174  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 2.118  ; 2.118  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 2.255  ; 2.255  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 2.131  ; 2.131  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 2.227  ; 2.227  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 2.301  ; 2.301  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 2.090  ; 2.090  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 2.441  ; 2.441  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 2.117  ; 2.117  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 2.376  ; 2.376  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 2.076  ; 2.076  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; CLOCK_50   ; 2.778  ; 2.778  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; CLOCK_50   ; 2.407  ; 2.407  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; CLOCK_50   ; 1.722  ; 1.722  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 1.970  ; 1.970  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 1.970  ; 1.970  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 2.328  ; 2.328  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 2.131  ; 2.131  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 2.331  ; 2.331  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 2.356  ; 2.356  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 2.457  ; 2.457  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 2.473  ; 2.473  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 2.271  ; 2.271  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 2.055  ; 2.055  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 2.026  ; 2.026  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 2.291  ; 2.291  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 2.059  ; 2.059  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 2.243  ; 2.243  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 2.131  ; 2.131  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 2.107  ; 2.107  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 2.278  ; 2.278  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; CLOCK_50   ; 2.270  ; 2.270  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; CLOCK_50   ; 1.868  ; 1.868  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; CLOCK_50   ; 2.240  ; 2.240  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; CLOCK_50   ; 1.737  ; 1.737  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; CLOCK_50   ; -2.063 ;        ; Rise       ; pll|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; CLOCK_50   ;        ; -2.063 ; Fall       ; pll|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ; 4.757 ;       ;       ; 4.757 ;
; KEY[1]     ; LEDG[1]     ; 4.785 ;       ;       ; 4.785 ;
; KEY[2]     ; LEDG[2]     ; 4.783 ;       ;       ; 4.783 ;
; KEY[3]     ; LEDG[3]     ; 4.793 ;       ;       ; 4.793 ;
; SW[6]      ; LEDG[4]     ;       ; 2.659 ; 2.659 ;       ;
; SW[7]      ; LEDG[5]     ;       ; 3.156 ; 3.156 ;       ;
; SW[8]      ; LEDG[6]     ;       ; 3.066 ; 3.066 ;       ;
; SW[9]      ; LEDG[7]     ;       ; 3.084 ; 3.084 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ; 4.757 ;       ;       ; 4.757 ;
; KEY[1]     ; LEDG[1]     ; 4.785 ;       ;       ; 4.785 ;
; KEY[2]     ; LEDG[2]     ; 4.783 ;       ;       ; 4.783 ;
; KEY[3]     ; LEDG[3]     ; 4.793 ;       ;       ; 4.793 ;
; SW[6]      ; LEDG[4]     ;       ; 2.659 ; 2.659 ;       ;
; SW[7]      ; LEDG[5]     ;       ; 3.156 ; 3.156 ;       ;
; SW[8]      ; LEDG[6]     ;       ; 3.066 ; 3.066 ;       ;
; SW[9]      ; LEDG[7]     ;       ; 3.084 ; 3.084 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------+
; Output Enable Times                                                                     ;
+--------------+------------+-------+------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-------+------+------------+---------------------------------+
; I2C_SDAT     ; CLOCK_50   ; 2.187 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 1.472 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.562 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.621 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.628 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.626 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.635 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.607 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.647 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.660 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.627 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.627 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.624 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.622 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.472 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.473 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.474 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.473 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                             ;
+--------------+------------+-------+------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-------+------+------------+---------------------------------+
; I2C_SDAT     ; CLOCK_50   ; 2.187 ;      ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 1.472 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.562 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.621 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.628 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.626 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.635 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.607 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.647 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.660 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.627 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.627 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.624 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.622 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.472 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.473 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.474 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.473 ;      ; Rise       ; pll|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                             ;
+--------------+------------+-----------+-----------+------------+---------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-----------+-----------+------------+---------------------------------+
; I2C_SDAT     ; CLOCK_50   ; 2.187     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 1.472     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.562     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.621     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.628     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.626     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.635     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.607     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.647     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.660     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.627     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.627     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.624     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.622     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.472     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.473     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.474     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.473     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                     ;
+--------------+------------+-----------+-----------+------------+---------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-----------+-----------+------------+---------------------------------+
; I2C_SDAT     ; CLOCK_50   ; 2.187     ;           ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 1.472     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.562     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.621     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.628     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.626     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.635     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.607     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.647     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.660     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.627     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.627     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.624     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.622     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.472     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.473     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.474     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.473     ;           ; Rise       ; pll|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+----------------------------------+----------+-------+----------+---------+---------------------+
; Clock                            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                 ; -1.350   ; 0.215 ; N/A      ; N/A     ; 3.889               ;
;  CLOCK_50                        ; N/A      ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  pll|altpll_component|pll|clk[0] ; -1.030   ; 0.215 ; N/A      ; N/A     ; 9.102               ;
;  pll|altpll_component|pll|clk[1] ; -1.350   ; 0.215 ; N/A      ; N/A     ; 3.889               ;
; Design-wide TNS                  ; -355.773 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                        ; N/A      ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  pll|altpll_component|pll|clk[0] ; -313.606 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  pll|altpll_component|pll|clk[1] ; -42.167  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+--------------+------------+-------+-------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+--------------+------------+-------+-------+------------+---------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; 8.468 ; 8.468 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[0]    ; CLOCK_50   ; 7.872 ; 7.872 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[1]    ; CLOCK_50   ; 7.619 ; 7.619 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[2]    ; CLOCK_50   ; 8.468 ; 8.468 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[3]    ; CLOCK_50   ; 6.950 ; 6.950 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[4]    ; CLOCK_50   ; 7.411 ; 7.411 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[5]    ; CLOCK_50   ; 8.358 ; 8.358 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[6]    ; CLOCK_50   ; 7.802 ; 7.802 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[7]    ; CLOCK_50   ; 8.230 ; 8.230 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; GPIO_1[*]    ; CLOCK_50   ; 7.475 ; 7.475 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[0]   ; CLOCK_50   ; 6.774 ; 6.774 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[1]   ; CLOCK_50   ; 6.819 ; 6.819 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[2]   ; CLOCK_50   ; 6.768 ; 6.768 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[3]   ; CLOCK_50   ; 6.845 ; 6.845 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[4]   ; CLOCK_50   ; 7.475 ; 7.475 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[6]   ; CLOCK_50   ; 7.222 ; 7.222 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; KEY[*]       ; CLOCK_50   ; 9.615 ; 9.615 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_50   ; 8.764 ; 8.764 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[1]      ; CLOCK_50   ; 9.615 ; 9.615 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[2]      ; CLOCK_50   ; 9.552 ; 9.552 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[3]      ; CLOCK_50   ; 8.814 ; 8.814 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SW[*]        ; CLOCK_50   ; 6.199 ; 6.199 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[0]       ; CLOCK_50   ; 5.291 ; 5.291 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[1]       ; CLOCK_50   ; 3.435 ; 3.435 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[2]       ; CLOCK_50   ; 5.757 ; 5.757 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[3]       ; CLOCK_50   ; 4.400 ; 4.400 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[5]       ; CLOCK_50   ; 6.199 ; 6.199 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[6]       ; CLOCK_50   ; 5.313 ; 5.313 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[7]       ; CLOCK_50   ; 6.120 ; 6.120 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[8]       ; CLOCK_50   ; 4.709 ; 4.709 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[9]       ; CLOCK_50   ; 5.156 ; 5.156 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 8.597 ; 8.597 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 8.334 ; 8.334 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 8.189 ; 8.189 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 7.889 ; 7.889 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 8.482 ; 8.482 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 8.597 ; 8.597 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 7.971 ; 7.971 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 8.061 ; 8.061 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 8.027 ; 8.027 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 7.723 ; 7.723 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 7.414 ; 7.414 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 7.613 ; 7.613 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 7.658 ; 7.658 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 7.655 ; 7.655 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 7.825 ; 7.825 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 7.545 ; 7.545 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 7.599 ; 7.599 ; Rise       ; pll|altpll_component|pll|clk[1] ;
+--------------+------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+--------------+------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+------------+--------+--------+------------+---------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; -3.826 ; -3.826 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[0]    ; CLOCK_50   ; -4.178 ; -4.178 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[1]    ; CLOCK_50   ; -3.830 ; -3.830 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[2]    ; CLOCK_50   ; -4.306 ; -4.306 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[3]    ; CLOCK_50   ; -3.826 ; -3.826 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[4]    ; CLOCK_50   ; -4.042 ; -4.042 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[5]    ; CLOCK_50   ; -4.329 ; -4.329 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[6]    ; CLOCK_50   ; -3.961 ; -3.961 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_DQ[7]    ; CLOCK_50   ; -4.357 ; -4.357 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; GPIO_1[*]    ; CLOCK_50   ; -3.775 ; -3.775 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[0]   ; CLOCK_50   ; -3.775 ; -3.775 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[1]   ; CLOCK_50   ; -3.811 ; -3.811 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[2]   ; CLOCK_50   ; -3.777 ; -3.777 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[3]   ; CLOCK_50   ; -3.840 ; -3.840 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[4]   ; CLOCK_50   ; -3.930 ; -3.930 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[6]   ; CLOCK_50   ; -3.873 ; -3.873 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; KEY[*]       ; CLOCK_50   ; -4.524 ; -4.524 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_50   ; -4.524 ; -4.524 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[1]      ; CLOCK_50   ; -4.834 ; -4.834 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[2]      ; CLOCK_50   ; -4.836 ; -4.836 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  KEY[3]      ; CLOCK_50   ; -4.536 ; -4.536 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; SW[*]        ; CLOCK_50   ; -1.301 ; -1.301 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[0]       ; CLOCK_50   ; -1.301 ; -1.301 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[1]       ; CLOCK_50   ; -1.758 ; -1.758 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[2]       ; CLOCK_50   ; -2.197 ; -2.197 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[3]       ; CLOCK_50   ; -1.562 ; -1.562 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[5]       ; CLOCK_50   ; -2.170 ; -2.170 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[6]       ; CLOCK_50   ; -2.391 ; -2.391 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[7]       ; CLOCK_50   ; -2.824 ; -2.824 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[8]       ; CLOCK_50   ; -2.175 ; -2.175 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  SW[9]       ; CLOCK_50   ; -2.337 ; -2.337 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; -3.768 ; -3.768 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -3.778 ; -3.778 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -3.903 ; -3.903 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -3.861 ; -3.861 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -3.835 ; -3.835 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -3.877 ; -3.877 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -3.999 ; -3.999 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -3.936 ; -3.936 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -3.814 ; -3.814 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -3.905 ; -3.905 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -3.951 ; -3.951 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -3.800 ; -3.800 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -3.954 ; -3.954 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -3.768 ; -3.768 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -3.815 ; -3.815 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -3.786 ; -3.786 ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -3.962 ; -3.962 ; Rise       ; pll|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+----------------+------------+--------+--------+------------+---------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+----------------+------------+--------+--------+------------+---------------------------------+
; AUD_BCLK       ; CLOCK_50   ; 7.297  ; 7.297  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_DACDAT     ; CLOCK_50   ; 7.024  ; 7.024  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_DACLRCK    ; CLOCK_50   ; 8.437  ; 8.437  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_XCK        ; CLOCK_50   ; 5.424  ; 5.424  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; FL_ADDR[*]     ; CLOCK_50   ; 5.317  ; 5.317  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[0]    ; CLOCK_50   ; 5.298  ; 5.298  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[1]    ; CLOCK_50   ; 4.176  ; 4.176  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[2]    ; CLOCK_50   ; 5.036  ; 5.036  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[3]    ; CLOCK_50   ; 4.749  ; 4.749  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[4]    ; CLOCK_50   ; 4.490  ; 4.490  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[5]    ; CLOCK_50   ; 5.317  ; 5.317  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[6]    ; CLOCK_50   ; 5.263  ; 5.263  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[7]    ; CLOCK_50   ; 4.722  ; 4.722  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[8]    ; CLOCK_50   ; 5.020  ; 5.020  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[9]    ; CLOCK_50   ; 4.437  ; 4.437  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[10]   ; CLOCK_50   ; 4.414  ; 4.414  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[11]   ; CLOCK_50   ; 4.406  ; 4.406  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[12]   ; CLOCK_50   ; 4.411  ; 4.411  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[13]   ; CLOCK_50   ; 4.430  ; 4.430  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[14]   ; CLOCK_50   ; 4.420  ; 4.420  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[15]   ; CLOCK_50   ; 4.694  ; 4.694  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[16]   ; CLOCK_50   ; 4.419  ; 4.419  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[17]   ; CLOCK_50   ; 5.166  ; 5.166  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[18]   ; CLOCK_50   ; 4.468  ; 4.468  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[19]   ; CLOCK_50   ; 4.405  ; 4.405  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[20]   ; CLOCK_50   ; 4.408  ; 4.408  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[21]   ; CLOCK_50   ; 4.421  ; 4.421  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; FL_OE_N        ; CLOCK_50   ; 4.217  ; 4.217  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; GPIO_1[*]      ; CLOCK_50   ; 5.389  ; 5.389  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[5]     ; CLOCK_50   ; 5.389  ; 5.389  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX0[*]        ; CLOCK_50   ; 9.053  ; 9.053  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[0]       ; CLOCK_50   ; 9.047  ; 9.047  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[1]       ; CLOCK_50   ; 8.687  ; 8.687  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[2]       ; CLOCK_50   ; 8.325  ; 8.325  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[3]       ; CLOCK_50   ; 9.053  ; 9.053  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[4]       ; CLOCK_50   ; 8.126  ; 8.126  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[5]       ; CLOCK_50   ; 8.708  ; 8.708  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[6]       ; CLOCK_50   ; 8.745  ; 8.745  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX1[*]        ; CLOCK_50   ; 8.861  ; 8.861  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[0]       ; CLOCK_50   ; 8.861  ; 8.861  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[1]       ; CLOCK_50   ; 8.746  ; 8.746  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[2]       ; CLOCK_50   ; 8.367  ; 8.367  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[3]       ; CLOCK_50   ; 8.162  ; 8.162  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[4]       ; CLOCK_50   ; 8.745  ; 8.745  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[5]       ; CLOCK_50   ; 8.814  ; 8.814  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[6]       ; CLOCK_50   ; 8.805  ; 8.805  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX2[*]        ; CLOCK_50   ; 9.504  ; 9.504  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[0]       ; CLOCK_50   ; 9.034  ; 9.034  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[1]       ; CLOCK_50   ; 9.141  ; 9.141  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[2]       ; CLOCK_50   ; 9.380  ; 9.380  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[3]       ; CLOCK_50   ; 9.183  ; 9.183  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[4]       ; CLOCK_50   ; 9.152  ; 9.152  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[5]       ; CLOCK_50   ; 9.504  ; 9.504  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[6]       ; CLOCK_50   ; 8.893  ; 8.893  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX3[*]        ; CLOCK_50   ; 12.440 ; 12.440 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[0]       ; CLOCK_50   ; 11.518 ; 11.518 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[1]       ; CLOCK_50   ; 11.475 ; 11.475 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[2]       ; CLOCK_50   ; 12.258 ; 12.258 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[3]       ; CLOCK_50   ; 12.072 ; 12.072 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[4]       ; CLOCK_50   ; 11.187 ; 11.187 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[5]       ; CLOCK_50   ; 12.440 ; 12.440 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[6]       ; CLOCK_50   ; 12.164 ; 12.164 ; Rise       ; pll|altpll_component|pll|clk[0] ;
; I2C_SCLK       ; CLOCK_50   ; 5.184  ; 5.184  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; I2C_SDAT       ; CLOCK_50   ; 5.024  ; 5.024  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 9.291  ; 9.291  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 8.943  ; 8.943  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 9.291  ; 9.291  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 8.726  ; 8.726  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 8.867  ; 8.867  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 8.685  ; 8.685  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 8.575  ; 8.575  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 8.398  ; 8.398  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 8.685  ; 8.685  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 8.575  ; 8.575  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_HS         ; CLOCK_50   ; 4.437  ; 4.437  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 9.233  ; 9.233  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 9.009  ; 9.009  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 9.233  ; 9.233  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 8.814  ; 8.814  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 9.218  ; 9.218  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_VS         ; CLOCK_50   ; 4.700  ; 4.700  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 6.159  ; 6.159  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 5.231  ; 5.231  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 5.333  ; 5.333  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 5.200  ; 5.200  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 5.536  ; 5.536  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 5.244  ; 5.244  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 5.531  ; 5.531  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 5.761  ; 5.761  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 5.171  ; 5.171  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 6.159  ; 6.159  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 5.207  ; 5.207  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 5.861  ; 5.861  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 5.135  ; 5.135  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; CLOCK_50   ; 6.700  ; 6.700  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; CLOCK_50   ; 5.772  ; 5.772  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; CLOCK_50   ; 4.317  ; 4.317  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 6.205  ; 6.205  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 4.876  ; 4.876  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 5.856  ; 5.856  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 5.229  ; 5.229  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 5.857  ; 5.857  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 5.833  ; 5.833  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 6.202  ; 6.202  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 6.205  ; 6.205  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 5.567  ; 5.567  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 5.074  ; 5.074  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 4.954  ; 4.954  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 5.803  ; 5.803  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 5.112  ; 5.112  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 5.543  ; 5.543  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 5.239  ; 5.239  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 5.213  ; 5.213  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 5.709  ; 5.709  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; CLOCK_50   ; 5.560  ; 5.560  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; CLOCK_50   ; 4.685  ; 4.685  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; CLOCK_50   ; 5.546  ; 5.546  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; CLOCK_50   ; 4.339  ; 4.339  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; CLOCK_50   ; -0.872 ;        ; Rise       ; pll|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; CLOCK_50   ;        ; -0.872 ; Fall       ; pll|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+----------------+------------+--------+--------+------------+---------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+----------------+------------+--------+--------+------------+---------------------------------+
; AUD_BCLK       ; CLOCK_50   ; 3.072  ; 3.072  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_DACDAT     ; CLOCK_50   ; 2.914  ; 2.914  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_DACLRCK    ; CLOCK_50   ; 3.639  ; 3.639  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; AUD_XCK        ; CLOCK_50   ; 2.282  ; 2.282  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; FL_ADDR[*]     ; CLOCK_50   ; 1.737  ; 1.737  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[0]    ; CLOCK_50   ; 2.164  ; 2.164  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[1]    ; CLOCK_50   ; 1.737  ; 1.737  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[2]    ; CLOCK_50   ; 2.059  ; 2.059  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[3]    ; CLOCK_50   ; 1.951  ; 1.951  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[4]    ; CLOCK_50   ; 1.853  ; 1.853  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[5]    ; CLOCK_50   ; 2.163  ; 2.163  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[6]    ; CLOCK_50   ; 2.131  ; 2.131  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[7]    ; CLOCK_50   ; 1.930  ; 1.930  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[8]    ; CLOCK_50   ; 2.051  ; 2.051  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[9]    ; CLOCK_50   ; 1.822  ; 1.822  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[10]   ; CLOCK_50   ; 1.804  ; 1.804  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[11]   ; CLOCK_50   ; 1.801  ; 1.801  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[12]   ; CLOCK_50   ; 1.819  ; 1.819  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[13]   ; CLOCK_50   ; 1.827  ; 1.827  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[14]   ; CLOCK_50   ; 1.822  ; 1.822  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[15]   ; CLOCK_50   ; 1.924  ; 1.924  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[16]   ; CLOCK_50   ; 1.821  ; 1.821  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[17]   ; CLOCK_50   ; 2.129  ; 2.129  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[18]   ; CLOCK_50   ; 1.840  ; 1.840  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[19]   ; CLOCK_50   ; 1.800  ; 1.800  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[20]   ; CLOCK_50   ; 1.807  ; 1.807  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  FL_ADDR[21]   ; CLOCK_50   ; 1.816  ; 1.816  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; FL_OE_N        ; CLOCK_50   ; 1.768  ; 1.768  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; GPIO_1[*]      ; CLOCK_50   ; 2.266  ; 2.266  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  GPIO_1[5]     ; CLOCK_50   ; 2.266  ; 2.266  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX0[*]        ; CLOCK_50   ; 3.097  ; 3.097  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[0]       ; CLOCK_50   ; 3.394  ; 3.394  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[1]       ; CLOCK_50   ; 3.299  ; 3.299  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[2]       ; CLOCK_50   ; 3.175  ; 3.175  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[3]       ; CLOCK_50   ; 3.404  ; 3.404  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[4]       ; CLOCK_50   ; 3.097  ; 3.097  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[5]       ; CLOCK_50   ; 3.282  ; 3.282  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX0[6]       ; CLOCK_50   ; 3.293  ; 3.293  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX1[*]        ; CLOCK_50   ; 3.021  ; 3.021  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[0]       ; CLOCK_50   ; 3.274  ; 3.274  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[1]       ; CLOCK_50   ; 3.196  ; 3.196  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[2]       ; CLOCK_50   ; 3.085  ; 3.085  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[3]       ; CLOCK_50   ; 3.021  ; 3.021  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[4]       ; CLOCK_50   ; 3.203  ; 3.203  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[5]       ; CLOCK_50   ; 3.250  ; 3.250  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX1[6]       ; CLOCK_50   ; 3.254  ; 3.254  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX2[*]        ; CLOCK_50   ; 3.268  ; 3.268  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[0]       ; CLOCK_50   ; 3.283  ; 3.283  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[1]       ; CLOCK_50   ; 3.310  ; 3.310  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[2]       ; CLOCK_50   ; 3.478  ; 3.478  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[3]       ; CLOCK_50   ; 3.354  ; 3.354  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[4]       ; CLOCK_50   ; 3.330  ; 3.330  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[5]       ; CLOCK_50   ; 3.454  ; 3.454  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX2[6]       ; CLOCK_50   ; 3.268  ; 3.268  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; HEX3[*]        ; CLOCK_50   ; 3.113  ; 3.113  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[0]       ; CLOCK_50   ; 3.258  ; 3.258  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[1]       ; CLOCK_50   ; 3.324  ; 3.324  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[2]       ; CLOCK_50   ; 3.590  ; 3.590  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[3]       ; CLOCK_50   ; 3.404  ; 3.404  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[4]       ; CLOCK_50   ; 3.113  ; 3.113  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[5]       ; CLOCK_50   ; 3.565  ; 3.565  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  HEX3[6]       ; CLOCK_50   ; 3.504  ; 3.504  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; I2C_SCLK       ; CLOCK_50   ; 2.215  ; 2.215  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; I2C_SDAT       ; CLOCK_50   ; 2.123  ; 2.123  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_B[*]       ; CLOCK_50   ; 2.245  ; 2.245  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[0]      ; CLOCK_50   ; 2.306  ; 2.306  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[1]      ; CLOCK_50   ; 2.261  ; 2.261  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[2]      ; CLOCK_50   ; 2.275  ; 2.275  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_B[3]      ; CLOCK_50   ; 2.245  ; 2.245  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_G[*]       ; CLOCK_50   ; 2.106  ; 2.106  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[0]      ; CLOCK_50   ; 2.307  ; 2.307  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[1]      ; CLOCK_50   ; 2.106  ; 2.106  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[2]      ; CLOCK_50   ; 2.233  ; 2.233  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_G[3]      ; CLOCK_50   ; 2.307  ; 2.307  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_HS         ; CLOCK_50   ; 1.831  ; 1.831  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_R[*]       ; CLOCK_50   ; 2.319  ; 2.319  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[0]      ; CLOCK_50   ; 2.319  ; 2.319  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[1]      ; CLOCK_50   ; 2.387  ; 2.387  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[2]      ; CLOCK_50   ; 2.468  ; 2.468  ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  VGA_R[3]      ; CLOCK_50   ; 2.379  ; 2.379  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; VGA_VS         ; CLOCK_50   ; 1.913  ; 1.913  ; Rise       ; pll|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 2.076  ; 2.076  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 2.139  ; 2.139  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 2.174  ; 2.174  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 2.118  ; 2.118  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 2.255  ; 2.255  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 2.131  ; 2.131  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 2.227  ; 2.227  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 2.301  ; 2.301  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 2.090  ; 2.090  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 2.441  ; 2.441  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 2.117  ; 2.117  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 2.376  ; 2.376  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 2.076  ; 2.076  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; CLOCK_50   ; 2.778  ; 2.778  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; CLOCK_50   ; 2.407  ; 2.407  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; CLOCK_50   ; 1.722  ; 1.722  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 1.970  ; 1.970  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 1.970  ; 1.970  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 2.328  ; 2.328  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 2.131  ; 2.131  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 2.331  ; 2.331  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 2.356  ; 2.356  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 2.457  ; 2.457  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 2.473  ; 2.473  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 2.271  ; 2.271  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 2.055  ; 2.055  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 2.026  ; 2.026  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 2.291  ; 2.291  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 2.059  ; 2.059  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 2.243  ; 2.243  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 2.131  ; 2.131  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 2.107  ; 2.107  ; Rise       ; pll|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 2.278  ; 2.278  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; CLOCK_50   ; 2.270  ; 2.270  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; CLOCK_50   ; 1.868  ; 1.868  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; CLOCK_50   ; 2.240  ; 2.240  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; CLOCK_50   ; 1.737  ; 1.737  ; Rise       ; pll|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; CLOCK_50   ; -2.063 ;        ; Rise       ; pll|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; CLOCK_50   ;        ; -2.063 ; Fall       ; pll|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ; 8.901 ;       ;       ; 8.901 ;
; KEY[1]     ; LEDG[1]     ; 8.946 ;       ;       ; 8.946 ;
; KEY[2]     ; LEDG[2]     ; 8.942 ;       ;       ; 8.942 ;
; KEY[3]     ; LEDG[3]     ; 8.952 ;       ;       ; 8.952 ;
; SW[6]      ; LEDG[4]     ;       ; 5.494 ; 5.494 ;       ;
; SW[7]      ; LEDG[5]     ;       ; 6.562 ; 6.562 ;       ;
; SW[8]      ; LEDG[6]     ;       ; 6.355 ; 6.355 ;       ;
; SW[9]      ; LEDG[7]     ;       ; 6.409 ; 6.409 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ; 4.757 ;       ;       ; 4.757 ;
; KEY[1]     ; LEDG[1]     ; 4.785 ;       ;       ; 4.785 ;
; KEY[2]     ; LEDG[2]     ; 4.783 ;       ;       ; 4.783 ;
; KEY[3]     ; LEDG[3]     ; 4.793 ;       ;       ; 4.793 ;
; SW[6]      ; LEDG[4]     ;       ; 2.659 ; 2.659 ;       ;
; SW[7]      ; LEDG[5]     ;       ; 3.156 ; 3.156 ;       ;
; SW[8]      ; LEDG[6]     ;       ; 3.066 ; 3.066 ;       ;
; SW[9]      ; LEDG[7]     ;       ; 3.084 ; 3.084 ;       ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 8072103  ; 0        ; 0        ; 0        ;
; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3599     ; 0        ; 0        ; 0        ;
; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 1253     ; 0        ; 0        ; 0        ;
; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 7653     ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 8072103  ; 0        ; 0        ; 0        ;
; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[0] ; 3599     ; 0        ; 0        ; 0        ;
; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[1] ; 1253     ; 0        ; 0        ; 0        ;
; pll|altpll_component|pll|clk[1] ; pll|altpll_component|pll|clk[1] ; 7653     ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 43    ; 43   ;
; Unconstrained Input Port Paths  ; 309   ; 309  ;
; Unconstrained Output Ports      ; 116   ; 116  ;
; Unconstrained Output Port Paths ; 536   ; 536  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Sep 27 15:13:20 2014
Info: Command: quartus_sta pce_top -c pce_top
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pce_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50 CLOCK_50
    Info (332110): create_generated_clock -source {pll|altpll_component|pll|inclk[0]} -divide_by 7 -multiply_by 6 -duty_cycle 50.00 -name {pll|altpll_component|pll|clk[0]} {pll|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {pll|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {pll|altpll_component|pll|clk[1]} {pll|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {pll|altpll_component|pll|inclk[0]} -multiply_by 2 -phase -70.00 -duty_cycle 50.00 -name {pll|altpll_component|pll|clk[2]} {pll|altpll_component|pll|clk[2]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.350
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.350       -42.167 pll|altpll_component|pll|clk[1] 
    Info (332119):    -1.030      -313.606 pll|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 pll|altpll_component|pll|clk[0] 
    Info (332119):     0.445         0.000 pll|altpll_component|pll|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 3.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.889         0.000 pll|altpll_component|pll|clk[1] 
    Info (332119):     9.102         0.000 pll|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 1.554
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.554         0.000 pll|altpll_component|pll|clk[1] 
    Info (332119):     1.640         0.000 pll|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 pll|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 pll|altpll_component|pll|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 pll|altpll_component|pll|clk[1] 
    Info (332119):     9.539         0.000 pll|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 447 megabytes
    Info: Processing ended: Sat Sep 27 15:13:31 2014
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:11


