---
title: "使用 SVA 进行模型检查"
date: 2022-08-02T16:50:01+08:00
author: "糸色先生"
slug: 
draft: true

---

# 简介

- ABV (Assertion Based Verification:基于断言的验证)
- FPV (Formal property verification:形式属性验证)

一个断言可能的样子（并发断言）：

![assertion_struct](https://cdn.jsdelivr.net/gh/lzxqaq/jsdelivr@master/image/2022-8-2/assertion_struct.png)


# 断言的类型

## 即时断言

立即断言的例子（带时钟和不带时钟）：

![immediate0](https://cdn.jsdelivr.net/gh/lzxqaq/jsdelivr@master/image/2022-8-2/immediate0.png)


## 并发断言

并发断言捕获跨时间的事件序列，也就是说，它们有一个时域，在系 统的每个时钟周期或时间步长上进行评估。

并发断言可以定义在：

- initial 或者 always 块
- systemverilog:module 或者 systemverilog:checker 对象内部
- SystemVerilog interface
- 仿真：program 块

并发断言的例子：

![concurrent0](https://cdn.jsdelivr.net/gh/lzxqaq/jsdelivr@master/image/2022-8-2/concurrent0.png)


## Clock

并发断言与一个时钟相关联，该时钟定义采样时钟或断言被计算的时间点。并发属性的默认时钟事件可以使用关键字默认时钟定义，并作为所有并发属性的前导时钟。

## Disable

同样，某些属性可能需要在某些事件期间禁用，因为它们的结果无论如何都是无效的，例如，在重置状态期间。默认禁用 iff (event)关键字可用于定义不打算检查并发断言结果的情况。

```
// Concurrent properties are checked each *posedge* PCLK
default clocking
   formal_clock @(posedge PCLK);
endclocking

// And disabled if the *PRSTn* reset is deasserted
default disable iff (!PRSTn);

/* The property does not need to explicitly
 * define PCLK as main clock and !PRSTn as disable event, as it is
 * defined in the default clocking and disable blocks. */
property_a: assert property (RxStatus == 3'b011 |-> ##1
			     Receiver_detected);
```

> 使用默认时钟和默认禁用事件，用于声明所有并发属性都在每个 PCLK 上升沿中进行检查，如果 PRSTn 重置，则禁用该事件。


# SVA 元素

## SVA 层

并发属性主要由四个层组成:

- 布尔逻辑层
- 时序层
- 属性层
- 验证层

### 布尔逻辑层

