<!DOCTYPE html><html><head><meta http-equiv="Content-Type" content="text/html; charset=utf-8" /><script type="text/javascript" src="https://file.bkxsj.com/skin/book/js/sk.js"></script><meta name="robots" content="index,follow"><title>复杂数字电路与系统的Verilog HDL设计技术[PDF|Epub|txt|kindle电子书版本网盘下载]-灵感之桥</title><meta name="Keywords" content="复杂数字电路与系统的Verilog HDL设计技术"/><meta name="description" content="复杂数字电路与系统的Verilog HDL设计技术pdf下载文件大小为7MB,PDF页数为205页"/><meta http-equiv="X-UA-Compatible" content="IE=9; IE=8; IE=7; IE=EDGE;chrome=1"><link type="image/x-icon" rel="shortcut icon" href="https://www.shukui.net/skin/book/images/favicon.ico"><link type="text/css" rel="stylesheet" href="https://www.shukui.net/skin/book/css/style.css"><style>#main .d-main {margin-left: 0;width: 620px;}.down-btn {animation: myShake 2.5s linear .15s infinite}@keyframes myShake {0%, 66% {transform: translateZ(0)}67%, 73.6%, 83.6%, 93.6%, to {animation-timing-function: cubic-bezier(.215, .61, .355, 1);transform: translateZ(0)}80.3%, 81.4% {animation-timing-function: cubic-bezier(.755, .05, .855, .06);transform: translate3d(0, -4px, 0)}90.3% {animation-timing-function: cubic-bezier(.755, .05, .855, .06);transform: translate3d(0, -2px, 0)}97% {transform: translate3d(0, -.5px, 0)}}.copylink-btn {margin-right: 20px;}.copymd5-btn {margin-bottom: 25px;margin-left: 10px;}</style></head><body><div id="header"><div class="inner"><div class="logo"><a href="/"><img width="103" height="25" alt="灵感之桥"src="https://www.shukui.net/skin/book/images/logo.png"></a></div><div class="search"><form action="/so/search.php" target="_blank"><input type="text" autocomplete="off" id="bdcsMain" name="q" placeholder="书名 / 作者 / 出版社 / ISBN"class="inp-txt"><select class="inp-select" id="datasource" onchange="selectDatasource(this)"><option value="so">主库</option><option value="s">从库</option></select><input type="submit" value="搜索" class="inp-btn"></form></div></div></div><div id="main"><div class="d-main"><div class="tit"><h3>图书介绍</h3></div><h1 class="book-name">复杂数字电路与系统的Verilog HDL设计技术PDF|Epub|txt|kindle电子书版本网盘下载</h1><div class="d-info"><div class="b-thumb"><img src="https://www.shukui.net/cover/44/31194951.jpg" alt="复杂数字电路与系统的Verilog HDL设计技术"></div><div class="b-info"><ul><li>夏宇闻编著 著</li><li>出版社： 北京：北京航空航天大学出版社</li><li>ISBN：7810128086</li><li>出版时间：1998</li><li>标注页数：196页</li><li>文件大小：7MB</li><li>文件页数：205页</li><li>主题词：</li></ul></div></div><div class="tit"><h3>PDF下载</h3></div><div></br><a style="color:red;" rel="external nofollow" href="https://www.kjlm.net/ebook/1088395.html"target="_blank"><b>点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用</a></b></br><a class="down-btn" rel="external nofollow" href="https://down.trackerbk.com/bt/03/31194951.torrent"target="_blank">种子下载</a>[BT下载速度快]温馨提示：（请使用BT下载软件FDM进行下载）<a rel="nofollow" href="https://www.freedownloadmanager.org/zh/" target="_blank">软件下载地址页</a><a class="down-btn" rel="external nofollow" href="https://down.p2spdb.com/03/31194951.rar" target="_blank">直链下载</a>[便捷但速度慢]&nbsp;&nbsp;<a style="color:red;" rel="external nofollow" href="https://pdfyl.ertongbook.com/25/31194951.pdf" target="_blank"><b>[在线试读本书]</b></a>&nbsp;&nbsp;<b> <a style="color:red;" rel="external nofollow" href="https://web.jyjl.org/index/recovery.html" target="_blank">[在线获取解压码]</a></b><div class="copymd5-btn"><a href="javascript:copyToClip('7c6fa4df3fdabda5aa0d00c6f040e789')">点击复制MD5值：7c6fa4df3fdabda5aa0d00c6f040e789</a></div></div><div class="tit"><h3>下载说明</h3></div><div style="margin:20px 10px"><h2>复杂数字电路与系统的Verilog HDL设计技术PDF格式电子书版下载</h2>下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。<br><br><div class="copymd5-btn"><a href="javascript:copyToClip('magnet:?xt=urn:btih:RX6G6JQ2LJW7PBBEDNUSCQM7ICDMHIWK')">点击复制85GB完整离线版磁力链接到迅雷FDM等BT下载工具进行下载</a>&nbsp;&nbsp;<a rel="nofollow" target="_blank">详情点击-查看共享计划</a></div>建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！<br><br><b>（文件页数 要大于 标注页数，上中下等多册电子书除外）</b><br><br><p style="color:red;"> <b>注意：本站所有压缩包均有解压码：</b> <a rel="nofollow" target="_blank"><b>点击下载压缩包解压工具</b></a></p></div><div class="tit"><h3>图书目录</h3></div><div id="book-contents"><p>第一章 VerilogHDL设计方法概述1</p><p>1.1硬件描述语言（HDL）1</p><p>1.2VerilogHDL的历史1</p><p>1.2.1什么是VerilogHDL1</p><p>目录1</p><p>1.2.2VerilogHDL的产生及发展2</p><p>1.3VerilogHDL和VHDL的比较2</p><p>1.4VerilogHDL目前的应用情况和适用的设计3</p><p>1.5采用VerilogHDL设计复杂数字电路的优点4</p><p>1.5.1传统设计方法——电路原理图输入法4</p><p>1.5.2VerilogHDL输入法与传统的电路原理图输入法的比较4</p><p>1.6VerilogHDL的设计流程简介5</p><p>1.6.1自顶向下（TOP-DOWN）设计的基本概念5</p><p>1.5.3VerilogHDL的标准化与软核的重用5</p><p>1.5.4软核、固核和硬核的概念以及它们的重用5</p><p>1.6.2层次管理的基本概念6</p><p>1.6.3具体模块的设计编译和仿真的过程6</p><p>1.6.4对应具体工艺器件的优化、映象和布局布线7</p><p>1.7小结7</p><p>思考题8</p><p>第二章 VerilogHDL的基本语法9</p><p>2.1.1简单的VerilogHDL程序介绍10</p><p>2.1简单的VerilogHDL模块10</p><p>2.1.2模块的结构11</p><p>2.1.3模块的端口定义11</p><p>2.1.4模块内容11</p><p>2.2数据类型及其常量、变量12</p><p>2.2.1常量13</p><p>2.2.2变量15</p><p>2.3.1基本的算术运算符18</p><p>2.3运算符及表达式18</p><p>2.3.2位运算符19</p><p>2.3.3逻辑运算符20</p><p>2.3.4关系运算符21</p><p>2.3.5等式运算符21</p><p>2.3.6移位运算符22</p><p>2.3.7位拼接运算符22</p><p>2.3.8缩减运算符23</p><p>2.3.9优先级别23</p><p>2.3.10关键词24</p><p>2.4赋值语句和块语句24</p><p>2.4.1赋值语句24</p><p>2.4.2块语句26</p><p>2.5.1if_else语句28</p><p>2.5条件语句28</p><p>2.5.2case语句31</p><p>2.5.3使用条件语句不当生成锁存器的情况34</p><p>2.6循环语句35</p><p>2.6.1forever语句35</p><p>2.6.2repeat语句35</p><p>2.6.3while语句36</p><p>2.6.4for语句36</p><p>2.7结构说明语句38</p><p>2.7.1initial语句38</p><p>2.7.2always语句39</p><p>2.7.3task和function说明语句39</p><p>2.8系统函数和任务43</p><p>2.8.1$display和$write任务44</p><p>．2.8.2系统任务$monitor47</p><p>2.8.3时间度量系统函数$time48</p><p>2.8.5系统任务$stop49</p><p>2.8.6系统任务$readmemb和$readmemh49</p><p>2.8.4系统任务$finish49</p><p>2.8.7系统任务$random51</p><p>2.9编译预处理51</p><p>2.9.1宏定义'define52</p><p>2.9.2“文件包含”处理'include54</p><p>2.9.3时间尺度'timescale56</p><p>2.9.4条件编译命令'ifdef,'else,'endif58</p><p>2.10小结59</p><p>思考题59</p><p>3.1门级结构描述71</p><p>3.1.1与非门、或门和反向器等及其说明语法71</p><p>第三章 不同抽象级别的VerilogHDL模型71</p><p>3.1.2用门级结构描述D触发器72</p><p>3.1.3由已经设计成的模块构成更高一层的模块72</p><p>3.2VerilogHDL的行为描述建模74</p><p>3.2.1仅用于产生仿真测试信号的VerilogHDL行为描述建模74</p><p>3.2.2VerilogHDL建模在TOP-DOWN设计中的作用和行为建模的可综合性问题76</p><p>3.3用VerilogHDL建模进行TOP-DOWN设计的实例77</p><p>3.4小结86</p><p>思考题86</p><p>第四章 有限状态机和可综合风格的VerilogHDL87</p><p>4.1有限状态机87</p><p>4.1.1用VerilogHDL语言设计可综合的状态机的指导原则92</p><p>4.1.2典型的状态机实例93</p><p>4.1.3综合的一般原则94</p><p>4.1.4语言指导原则95</p><p>4.2.1组合逻辑电路设计实例96</p><p>4.2可综合风格的VerilogHDL模块实例96</p><p>4.2.2时序逻辑电路设计实例101</p><p>4.2.3状态机的置位与复位103</p><p>4.2.4复杂时序逻辑电路设计实践106</p><p>第五章 可综合的VerilogHDL设计实例——简化的RISC-CPU设计简介137</p><p>5.1什么是CPU137</p><p>5.2RISC-CPU的结构138</p><p>5.2.1时钟发生器138</p><p>5.2.2指令寄存器141</p><p>5.2.3累加器142</p><p>5.2.4算术运算器143</p><p>5.2.5数据控制器144</p><p>5.2.6地址多路器145</p><p>5.2.7程序计数器145</p><p>5.2.8状态控制器146</p><p>5.2.9外围模块152</p><p>5.3RISC-CPU的操作和时序153</p><p>5.3.1系统的复位和启动操作153</p><p>5.3.2总线读操作153</p><p>5.3.3写总线操作155</p><p>5.4RISC-CPU的寻址方式和指令系统157</p><p>5.5RISC-CPU模块的调试157</p><p>5.5.1RISC-CPU模块的前仿真157</p><p>5.5.2RISC-CPU模块的综合169</p><p>5.5.3RISC-CPU模块的优化和布局布线170</p><p>思考题172</p><p>第六章 虚拟器件和虚拟接口模型173</p><p>6.1虚拟器件和虚拟接口模块的供应商173</p><p>6.2虚拟接口模块的实例174</p><p>参考文献196</p><p></p></div></div><div class="d-rt"><h3>热门推荐</h3><ul><li><a href="/book/2915051.html">2915051.html</a></li><li><a href="/book/2373111.html">2373111.html</a></li><li><a href="/book/3839761.html">3839761.html</a></li><li><a href="/book/597917.html">597917.html</a></li><li><a href="/book/118618.html">118618.html</a></li><li><a href="/book/2073480.html">2073480.html</a></li><li><a href="/book/3306474.html">3306474.html</a></li><li><a href="/book/2351666.html">2351666.html</a></li><li><a href="/book/1233009.html">1233009.html</a></li><li><a href="/book/1150907.html">1150907.html</a></li></ul></div></div><div id="footer"><p>Copyright&nbsp;&copy;&nbsp;2025&nbsp;&nbsp;<a href="/list/">最新更新</a></p><p>请使用FDM BitComet qBittorrent uTorrent等BT下载工具，下载本站电子书资源！首推Free Download Manager下载软件。文件页数>标注页数[分册图书除外]</p></div></body></html>