`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2018/11/19 13:51:40
// Design Name: 
// Module Name: RightAdder
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module RightAdder(
    input [31:0] Imme,
    input [31:0] PC,
    output [31:0] Output
    );
    assign Output=PC+Imme<<2+4;
    
endmodule
