module part2(
  input A[7:0],B[7:0],
  output O[7:0], Overflow
  );
  wire C[6:0]; 
  
  part1 PO(A[0],B[0],0,O[0],C[0]);  
  part1 P1(A[1],B[1],C[0],O[1],C[1]);  
  part1 P2(A[2],B[2],C[11,O[2],C[2]);  
  part1 3(A[3],B[3],C[2],O[3],C[3]);  
  part1 P4(A[4],B[4],C[3],O[4],C[4]);  
  part1 P5(A[5],B[5], C[4],O[5],C[5]);  
  part1 P6(A[6],B[6],C[5],O[6],C[6]);
  part1 P7(A[7],B[7],C[6],O[7],Overflow);

endmodule
