Simulator report for project3
Fri May 31 16:37:26 2019
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 100.0 us     ;
; Simulation Netlist Size     ; 239 nodes    ;
; Simulation Coverage         ;      18.73 % ;
; Total Number of Transitions ; 333          ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
; Device                      ; EP2C35F672C6 ;
+-----------------------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                                         ;
+--------------------------------------------------------------------------------------------+-----------------------------------------------+---------------+
; Option                                                                                     ; Setting                                       ; Default Value ;
+--------------------------------------------------------------------------------------------+-----------------------------------------------+---------------+
; Simulation mode                                                                            ; Timing                                        ; Timing        ;
; Start time                                                                                 ; 0 ns                                          ; 0 ns          ;
; Simulation results format                                                                  ; VWF                                           ;               ;
; Vector input source                                                                        ; C:/Users/aluno/Desktop/project3/Waveform1.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                                            ; On            ;
; Check outputs                                                                              ; Off                                           ; Off           ;
; Report simulation coverage                                                                 ; On                                            ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                                            ; On            ;
; Display missing 1-value coverage report                                                    ; On                                            ; On            ;
; Display missing 0-value coverage report                                                    ; On                                            ; On            ;
; Detect setup and hold time violations                                                      ; Off                                           ; Off           ;
; Detect glitches                                                                            ; Off                                           ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                                           ; Off           ;
; Generate Signal Activity File                                                              ; Off                                           ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                                           ; Off           ;
; Group bus channels in simulation results                                                   ; Off                                           ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                                            ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE                                    ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                                           ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off                                           ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                                          ; Auto          ;
+--------------------------------------------------------------------------------------------+-----------------------------------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II 32-bit to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      18.73 % ;
; Total nodes checked                                 ; 239          ;
; Total output ports checked                          ; 251          ;
; Total output ports with complete 1/0-value coverage ; 47           ;
; Total output ports with no 1/0-value coverage       ; 98           ;
; Total output ports with no 1-value coverage         ; 134          ;
; Total output ports with no 0-value coverage         ; 168          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                    ;
+--------------------------------------+--------------------------------------+------------------+
; Node Name                            ; Output Port Name                     ; Output Port Type ;
+--------------------------------------+--------------------------------------+------------------+
; |project3|show[0]                    ; |project3|show[0]                    ; regout           ;
; |project3|ALU:procALU|s[0]~4         ; |project3|ALU:procALU|s[0]~4         ; combout          ;
; |project3|ALU:procALU|s[0]~7         ; |project3|ALU:procALU|s[0]~7         ; combout          ;
; |project3|ALU:procALU|s[0]~8         ; |project3|ALU:procALU|s[0]~8         ; combout          ;
; |project3|ALU:procALU|s[1]~12        ; |project3|ALU:procALU|s[1]~12        ; combout          ;
; |project3|ALU:procALU|s[1]~13        ; |project3|ALU:procALU|s[1]~13        ; combout          ;
; |project3|ALU:procALU|s[1]~14        ; |project3|ALU:procALU|s[1]~14        ; combout          ;
; |project3|ALU:procALU|s[2]~19        ; |project3|ALU:procALU|s[2]~19        ; combout          ;
; |project3|ALU:procALU|s[2]~21        ; |project3|ALU:procALU|s[2]~21        ; combout          ;
; |project3|ALU:procALU|s[2]~22        ; |project3|ALU:procALU|s[2]~22        ; combout          ;
; |project3|ALU:procALU|s[3]~25        ; |project3|ALU:procALU|s[3]~25        ; combout          ;
; |project3|ALU:procALU|s[4]~26        ; |project3|ALU:procALU|s[4]~26        ; combout          ;
; |project3|ALU:procALU|s[4]~28        ; |project3|ALU:procALU|s[4]~28        ; combout          ;
; |project3|estado[0]~reg0             ; |project3|estado[0]~reg0             ; regout           ;
; |project3|estado[1]~reg0             ; |project3|estado[1]~reg0             ; regout           ;
; |project3|actual_s.wait_b            ; |project3|actual_s.wait_b            ; regout           ;
; |project3|actual_s.wait_a            ; |project3|actual_s.wait_a            ; regout           ;
; |project3|actual_s.wait_o            ; |project3|actual_s.wait_o            ; regout           ;
; |project3|estado~0                   ; |project3|estado~0                   ; combout          ;
; |project3|Selector14~0               ; |project3|Selector14~0               ; combout          ;
; |project3|Selector11~0               ; |project3|Selector11~0               ; combout          ;
; |project3|Selector10~0               ; |project3|Selector10~0               ; combout          ;
; |project3|Selector10~1               ; |project3|Selector10~1               ; combout          ;
; |project3|Selector12~0               ; |project3|Selector12~0               ; combout          ;
; |project3|Selector4~0                ; |project3|Selector4~0                ; combout          ;
; |project3|Selector9~0                ; |project3|Selector9~0                ; combout          ;
; |project3|Selector5~0                ; |project3|Selector5~0                ; combout          ;
; |project3|Selector2~0                ; |project3|Selector2~0                ; combout          ;
; |project3|Selector7~0                ; |project3|Selector7~0                ; combout          ;
; |project3|Selector5~1                ; |project3|Selector5~1                ; combout          ;
; |project3|Selector0~1                ; |project3|Selector0~1                ; combout          ;
; |project3|estado~1                   ; |project3|estado~1                   ; combout          ;
; |project3|next_s.wait_b              ; |project3|next_s.wait_b              ; regout           ;
; |project3|next_s.wait_a              ; |project3|next_s.wait_a              ; regout           ;
; |project3|next_s.wait_o              ; |project3|next_s.wait_o              ; regout           ;
; |project3|next_s.wait_b~1            ; |project3|next_s.wait_b~1            ; combout          ;
; |project3|next_s.wait_o~1            ; |project3|next_s.wait_o~1            ; combout          ;
; |project3|s[1]                       ; |project3|s[1]                       ; padio            ;
; |project3|s[2]                       ; |project3|s[2]                       ; padio            ;
; |project3|s[3]                       ; |project3|s[3]                       ; padio            ;
; |project3|s[4]                       ; |project3|s[4]                       ; padio            ;
; |project3|estado[0]                  ; |project3|estado[0]                  ; padio            ;
; |project3|estado[1]                  ; |project3|estado[1]                  ; padio            ;
; |project3|clk                        ; |project3|clk~corein                 ; combout          ;
; |project3|clk~clkctrl                ; |project3|clk~clkctrl                ; outclk           ;
; |project3|ALU:procALU|s[2]~21clkctrl ; |project3|ALU:procALU|s[2]~21clkctrl ; outclk           ;
; |project3|actual_s.wait_b~feeder     ; |project3|actual_s.wait_b~feeder     ; combout          ;
+--------------------------------------+--------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+--------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                   ;
+------------------------------------+------------------------------------+------------------+
; Node Name                          ; Output Port Name                   ; Output Port Type ;
+------------------------------------+------------------------------------+------------------+
; |project3|ALU:procALU|LessThan0~1  ; |project3|ALU:procALU|LessThan0~1  ; cout             ;
; |project3|ALU:procALU|LessThan0~5  ; |project3|ALU:procALU|LessThan0~5  ; cout             ;
; |project3|ALU:procALU|LessThan0~9  ; |project3|ALU:procALU|LessThan0~9  ; cout             ;
; |project3|ALU:procALU|LessThan0~10 ; |project3|ALU:procALU|LessThan0~10 ; combout          ;
; |project3|b_temp[1]                ; |project3|b_temp[1]                ; regout           ;
; |project3|b_temp[3]                ; |project3|b_temp[3]                ; regout           ;
; |project3|ALU:procALU|Add1~1       ; |project3|ALU:procALU|Add1~2       ; cout             ;
; |project3|ALU:procALU|Add0~1       ; |project3|ALU:procALU|Add0~2       ; cout             ;
; |project3|ALU:procALU|Add1~5       ; |project3|ALU:procALU|Add1~5       ; combout          ;
; |project3|ALU:procALU|Add1~5       ; |project3|ALU:procALU|Add1~6       ; cout             ;
; |project3|ALU:procALU|Add0~5       ; |project3|ALU:procALU|Add0~5       ; combout          ;
; |project3|ALU:procALU|Add0~5       ; |project3|ALU:procALU|Add0~6       ; cout             ;
; |project3|ALU:procALU|Add2~3       ; |project3|ALU:procALU|Add2~3       ; combout          ;
; |project3|ALU:procALU|Add2~3       ; |project3|ALU:procALU|Add2~4       ; cout             ;
; |project3|ALU:procALU|Add2~6       ; |project3|ALU:procALU|Add2~6       ; combout          ;
; |project3|ALU:procALU|Add2~9       ; |project3|ALU:procALU|Add2~9       ; combout          ;
; |project3|ALU:procALU|Add2~9       ; |project3|ALU:procALU|Add2~10      ; cout             ;
; |project3|ALU:procALU|Add2~12      ; |project3|ALU:procALU|Add2~12      ; combout          ;
; |project3|ALU:procALU|Add2~15      ; |project3|ALU:procALU|Add2~15      ; combout          ;
; |project3|ALU:procALU|Add2~15      ; |project3|ALU:procALU|Add2~16      ; cout             ;
; |project3|ALU:procALU|Add2~18      ; |project3|ALU:procALU|Add2~18      ; combout          ;
; |project3|a_temp[1]                ; |project3|a_temp[1]                ; regout           ;
; |project3|ALU:procALU|s[0]~15      ; |project3|ALU:procALU|s[0]~15      ; combout          ;
; |project3|ALU:procALU|s[2]~16      ; |project3|ALU:procALU|s[2]~16      ; combout          ;
; |project3|a_temp[3]                ; |project3|a_temp[3]                ; regout           ;
; |project3|ALU:procALU|s[3]~24      ; |project3|ALU:procALU|s[3]~24      ; combout          ;
; |project3|ALU:procALU|Add1~0       ; |project3|ALU:procALU|Add1~0       ; combout          ;
; |project3|ALU:procALU|Add0~0       ; |project3|ALU:procALU|Add0~0       ; combout          ;
; |project3|ALU:procALU|Add2~0       ; |project3|ALU:procALU|Add2~0       ; combout          ;
; |project3|Selector0~0              ; |project3|Selector0~0              ; combout          ;
; |project3|ALU:procALU|Add2~5       ; |project3|ALU:procALU|Add2~5       ; combout          ;
; |project3|Selector3~0              ; |project3|Selector3~0              ; combout          ;
; |project3|Selector8~0              ; |project3|Selector8~0              ; combout          ;
; |project3|Selector6~0              ; |project3|Selector6~0              ; combout          ;
; |project3|Selector1~0              ; |project3|Selector1~0              ; combout          ;
; |project3|ALU:procALU|Add2~11      ; |project3|ALU:procALU|Add2~11      ; combout          ;
; |project3|ALU:procALU|Add2~14      ; |project3|ALU:procALU|Add2~14      ; combout          ;
; |project3|ALU:procALU|Add2~17      ; |project3|ALU:procALU|Add2~17      ; combout          ;
; |project3|Selector15~0             ; |project3|Selector15~0             ; combout          ;
; |project3|ALU:procALU|s[4]~30      ; |project3|ALU:procALU|s[4]~30      ; combout          ;
; |project3|ALU:procALU|temp_b[2]    ; |project3|ALU:procALU|temp_b[2]    ; combout          ;
; |project3|ALU:procALU|temp_a[2]    ; |project3|ALU:procALU|temp_a[2]    ; combout          ;
; |project3|ALU:procALU|temp_s[0]    ; |project3|ALU:procALU|temp_s[0]    ; combout          ;
; |project3|ALU:procALU|temp_s[1]    ; |project3|ALU:procALU|temp_s[1]    ; combout          ;
; |project3|ALU:procALU|temp_s[2]    ; |project3|ALU:procALU|temp_s[2]    ; combout          ;
; |project3|ALU:procALU|temp_s[3]    ; |project3|ALU:procALU|temp_s[3]    ; combout          ;
; |project3|ALU:procALU|temp_s[4]    ; |project3|ALU:procALU|temp_s[4]    ; combout          ;
; |project3|ALU:procALU|vtb[1]       ; |project3|ALU:procALU|vtb[1]       ; combout          ;
; |project3|ALU:procALU|vta[1]       ; |project3|ALU:procALU|vta[1]       ; combout          ;
; |project3|ALU:procALU|vtb[3]       ; |project3|ALU:procALU|vtb[3]       ; combout          ;
; |project3|ALU:procALU|vta[3]       ; |project3|ALU:procALU|vta[3]       ; combout          ;
; |project3|ALU:procALU|temp_s[5]    ; |project3|ALU:procALU|temp_s[5]    ; combout          ;
; |project3|csig                     ; |project3|csig                     ; padio            ;
; |project3|estado[3]                ; |project3|estado[3]                ; padio            ;
; |project3|estado[4]                ; |project3|estado[4]                ; padio            ;
; |project3|estado[5]                ; |project3|estado[5]                ; padio            ;
; |project3|estado[6]                ; |project3|estado[6]                ; padio            ;
; |project3|estado[7]                ; |project3|estado[7]                ; padio            ;
; |project3|estado[8]                ; |project3|estado[8]                ; padio            ;
; |project3|estado[9]                ; |project3|estado[9]                ; padio            ;
; |project3|estado[10]               ; |project3|estado[10]               ; padio            ;
; |project3|estado[11]               ; |project3|estado[11]               ; padio            ;
; |project3|estado[12]               ; |project3|estado[12]               ; padio            ;
; |project3|estado[13]               ; |project3|estado[13]               ; padio            ;
; |project3|estado[14]               ; |project3|estado[14]               ; padio            ;
; |project3|estado[15]               ; |project3|estado[15]               ; padio            ;
; |project3|estado[16]               ; |project3|estado[16]               ; padio            ;
; |project3|estado[17]               ; |project3|estado[17]               ; padio            ;
; |project3|estado[18]               ; |project3|estado[18]               ; padio            ;
; |project3|estado[19]               ; |project3|estado[19]               ; padio            ;
; |project3|estado[20]               ; |project3|estado[20]               ; padio            ;
; |project3|estado[21]               ; |project3|estado[21]               ; padio            ;
; |project3|estado[22]               ; |project3|estado[22]               ; padio            ;
; |project3|estado[23]               ; |project3|estado[23]               ; padio            ;
; |project3|estado[24]               ; |project3|estado[24]               ; padio            ;
; |project3|estado[25]               ; |project3|estado[25]               ; padio            ;
; |project3|estado[26]               ; |project3|estado[26]               ; padio            ;
; |project3|estado[27]               ; |project3|estado[27]               ; padio            ;
; |project3|estado[28]               ; |project3|estado[28]               ; padio            ;
; |project3|estado[29]               ; |project3|estado[29]               ; padio            ;
; |project3|estado[30]               ; |project3|estado[30]               ; padio            ;
; |project3|estado[31]               ; |project3|estado[31]               ; padio            ;
; |project3|dis_0[0]                 ; |project3|dis_0[0]                 ; padio            ;
; |project3|dis_0[1]                 ; |project3|dis_0[1]                 ; padio            ;
; |project3|dis_0[2]                 ; |project3|dis_0[2]                 ; padio            ;
; |project3|dis_0[3]                 ; |project3|dis_0[3]                 ; padio            ;
; |project3|dis_0[4]                 ; |project3|dis_0[4]                 ; padio            ;
; |project3|dis_0[5]                 ; |project3|dis_0[5]                 ; padio            ;
; |project3|dis_0[6]                 ; |project3|dis_0[6]                 ; padio            ;
; |project3|dis_1[0]                 ; |project3|dis_1[0]                 ; padio            ;
; |project3|dis_1[1]                 ; |project3|dis_1[1]                 ; padio            ;
; |project3|dis_1[2]                 ; |project3|dis_1[2]                 ; padio            ;
; |project3|dis_1[3]                 ; |project3|dis_1[3]                 ; padio            ;
; |project3|dis_1[4]                 ; |project3|dis_1[4]                 ; padio            ;
; |project3|dis_1[5]                 ; |project3|dis_1[5]                 ; padio            ;
; |project3|dis_1[6]                 ; |project3|dis_1[6]                 ; padio            ;
; |project3|dis_2[0]                 ; |project3|dis_2[0]                 ; padio            ;
; |project3|dis_2[1]                 ; |project3|dis_2[1]                 ; padio            ;
; |project3|dis_2[2]                 ; |project3|dis_2[2]                 ; padio            ;
; |project3|dis_2[3]                 ; |project3|dis_2[3]                 ; padio            ;
; |project3|dis_2[4]                 ; |project3|dis_2[4]                 ; padio            ;
; |project3|dis_2[5]                 ; |project3|dis_2[5]                 ; padio            ;
; |project3|dis_2[6]                 ; |project3|dis_2[6]                 ; padio            ;
; |project3|dis_3[0]                 ; |project3|dis_3[0]                 ; padio            ;
; |project3|dis_3[1]                 ; |project3|dis_3[1]                 ; padio            ;
; |project3|dis_3[2]                 ; |project3|dis_3[2]                 ; padio            ;
; |project3|dis_3[3]                 ; |project3|dis_3[3]                 ; padio            ;
; |project3|dis_3[4]                 ; |project3|dis_3[4]                 ; padio            ;
; |project3|dis_3[5]                 ; |project3|dis_3[5]                 ; padio            ;
; |project3|dis_3[6]                 ; |project3|dis_3[6]                 ; padio            ;
; |project3|dis_4[0]                 ; |project3|dis_4[0]                 ; padio            ;
; |project3|dis_4[1]                 ; |project3|dis_4[1]                 ; padio            ;
; |project3|dis_4[2]                 ; |project3|dis_4[2]                 ; padio            ;
; |project3|dis_4[3]                 ; |project3|dis_4[3]                 ; padio            ;
; |project3|dis_4[4]                 ; |project3|dis_4[4]                 ; padio            ;
; |project3|dis_4[5]                 ; |project3|dis_4[5]                 ; padio            ;
; |project3|dis_4[6]                 ; |project3|dis_4[6]                 ; padio            ;
; |project3|b_op                     ; |project3|b_op~corein              ; combout          ;
; |project3|b_rst                    ; |project3|b_rst~corein             ; combout          ;
; |project3|op_in[1]                 ; |project3|op_in[1]~corein          ; combout          ;
; |project3|op_in[2]                 ; |project3|op_in[2]~corein          ; combout          ;
; |project3|op_in[0]                 ; |project3|op_in[0]~corein          ; combout          ;
; |project3|a[0]                     ; |project3|a[0]~corein              ; combout          ;
; |project3|b[0]                     ; |project3|b[0]~corein              ; combout          ;
; |project3|a[1]                     ; |project3|a[1]~corein              ; combout          ;
; |project3|b[1]                     ; |project3|b[1]~corein              ; combout          ;
; |project3|a[2]                     ; |project3|a[2]~corein              ; combout          ;
; |project3|b[2]                     ; |project3|b[2]~corein              ; combout          ;
; |project3|b[3]                     ; |project3|b[3]~corein              ; combout          ;
; |project3|a[3]                     ; |project3|a[3]~corein              ; combout          ;
; |project3|b[4]                     ; |project3|b[4]~corein              ; combout          ;
; |project3|a[4]                     ; |project3|a[4]~corein              ; combout          ;
; |project3|b_rst~clkctrl            ; |project3|b_rst~clkctrl            ; outclk           ;
; |project3|next_s.init~feeder       ; |project3|next_s.init~feeder       ; combout          ;
+------------------------------------+------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+--------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                         ;
+---------------------------------------+---------------------------------------+------------------+
; Node Name                             ; Output Port Name                      ; Output Port Type ;
+---------------------------------------+---------------------------------------+------------------+
; |project3|o_temp[1]                   ; |project3|o_temp[1]                   ; regout           ;
; |project3|o_temp[2]                   ; |project3|o_temp[2]                   ; regout           ;
; |project3|o_temp[0]                   ; |project3|o_temp[0]                   ; regout           ;
; |project3|b_temp[0]                   ; |project3|b_temp[0]                   ; regout           ;
; |project3|ALU:procALU|LessThan0~3     ; |project3|ALU:procALU|LessThan0~3     ; cout             ;
; |project3|ALU:procALU|LessThan0~7     ; |project3|ALU:procALU|LessThan0~7     ; cout             ;
; |project3|b_temp[1]                   ; |project3|b_temp[1]                   ; regout           ;
; |project3|b_temp[2]                   ; |project3|b_temp[2]                   ; regout           ;
; |project3|b_temp[3]                   ; |project3|b_temp[3]                   ; regout           ;
; |project3|b_temp[4]                   ; |project3|b_temp[4]                   ; regout           ;
; |project3|ALU:procALU|Add1~1          ; |project3|ALU:procALU|Add1~1          ; combout          ;
; |project3|ALU:procALU|Add1~3          ; |project3|ALU:procALU|Add1~3          ; combout          ;
; |project3|ALU:procALU|Add1~3          ; |project3|ALU:procALU|Add1~4          ; cout             ;
; |project3|ALU:procALU|Add0~1          ; |project3|ALU:procALU|Add0~1          ; combout          ;
; |project3|ALU:procALU|Add0~3          ; |project3|ALU:procALU|Add0~3          ; combout          ;
; |project3|ALU:procALU|Add0~3          ; |project3|ALU:procALU|Add0~4          ; cout             ;
; |project3|ALU:procALU|Add1~7          ; |project3|ALU:procALU|Add1~7          ; combout          ;
; |project3|ALU:procALU|Add1~7          ; |project3|ALU:procALU|Add1~8          ; cout             ;
; |project3|ALU:procALU|Add0~7          ; |project3|ALU:procALU|Add0~7          ; combout          ;
; |project3|ALU:procALU|Add0~7          ; |project3|ALU:procALU|Add0~8          ; cout             ;
; |project3|ALU:procALU|Add1~9          ; |project3|ALU:procALU|Add1~9          ; combout          ;
; |project3|ALU:procALU|Add0~9          ; |project3|ALU:procALU|Add0~9          ; combout          ;
; |project3|ALU:procALU|Add2~2          ; |project3|ALU:procALU|Add2~2          ; cout             ;
; |project3|ALU:procALU|Add2~6          ; |project3|ALU:procALU|Add2~7          ; cout             ;
; |project3|ALU:procALU|Add2~12         ; |project3|ALU:procALU|Add2~13         ; cout             ;
; |project3|show[1]                     ; |project3|show[1]                     ; regout           ;
; |project3|ALU:procALU|Equal0~0        ; |project3|ALU:procALU|Equal0~0        ; combout          ;
; |project3|ALU:procALU|Equal1~0        ; |project3|ALU:procALU|Equal1~0        ; combout          ;
; |project3|ALU:procALU|Equal1~1        ; |project3|ALU:procALU|Equal1~1        ; combout          ;
; |project3|ALU:procALU|Equal1~2        ; |project3|ALU:procALU|Equal1~2        ; combout          ;
; |project3|ALU:procALU|Equal1~3        ; |project3|ALU:procALU|Equal1~3        ; combout          ;
; |project3|ALU:procALU|s[0]~5          ; |project3|ALU:procALU|s[0]~5          ; combout          ;
; |project3|a_temp[0]                   ; |project3|a_temp[0]                   ; regout           ;
; |project3|ALU:procALU|s[0]~6          ; |project3|ALU:procALU|s[0]~6          ; combout          ;
; |project3|ALU:procALU|s[0]~9          ; |project3|ALU:procALU|s[0]~9          ; combout          ;
; |project3|ALU:procALU|s[0]~10         ; |project3|ALU:procALU|s[0]~10         ; combout          ;
; |project3|a_temp[1]                   ; |project3|a_temp[1]                   ; regout           ;
; |project3|ALU:procALU|s[1]~11         ; |project3|ALU:procALU|s[1]~11         ; combout          ;
; |project3|ALU:procALU|s[0]~15         ; |project3|ALU:procALU|s[0]~15         ; combout          ;
; |project3|ALU:procALU|s[2]~16         ; |project3|ALU:procALU|s[2]~16         ; combout          ;
; |project3|ALU:procALU|s[0]~17         ; |project3|ALU:procALU|s[0]~17         ; combout          ;
; |project3|a_temp[2]                   ; |project3|a_temp[2]                   ; regout           ;
; |project3|ALU:procALU|s[2]~18         ; |project3|ALU:procALU|s[2]~18         ; combout          ;
; |project3|ALU:procALU|s[2]~20         ; |project3|ALU:procALU|s[2]~20         ; combout          ;
; |project3|a_temp[3]                   ; |project3|a_temp[3]                   ; regout           ;
; |project3|ALU:procALU|s[3]~23         ; |project3|ALU:procALU|s[3]~23         ; combout          ;
; |project3|ALU:procALU|s[3]~24         ; |project3|ALU:procALU|s[3]~24         ; combout          ;
; |project3|a_temp[4]                   ; |project3|a_temp[4]                   ; regout           ;
; |project3|ALU:procALU|s[4]~27         ; |project3|ALU:procALU|s[4]~27         ; combout          ;
; |project3|estado[2]~reg0              ; |project3|estado[2]~reg0              ; regout           ;
; |project3|actual_s.init               ; |project3|actual_s.init               ; regout           ;
; |project3|Selector13~0                ; |project3|Selector13~0                ; combout          ;
; |project3|actual_s.unitA              ; |project3|actual_s.unitA              ; regout           ;
; |project3|Selector3~0                 ; |project3|Selector3~0                 ; combout          ;
; |project3|Selector8~0                 ; |project3|Selector8~0                 ; combout          ;
; |project3|ALU:procALU|Add2~8          ; |project3|ALU:procALU|Add2~8          ; combout          ;
; |project3|Selector6~0                 ; |project3|Selector6~0                 ; combout          ;
; |project3|Selector1~0                 ; |project3|Selector1~0                 ; combout          ;
; |project3|ALU:procALU|Mux1~0          ; |project3|ALU:procALU|Mux1~0          ; combout          ;
; |project3|estado~2                    ; |project3|estado~2                    ; combout          ;
; |project3|next_s.init                 ; |project3|next_s.init                 ; regout           ;
; |project3|next_s.unitA                ; |project3|next_s.unitA                ; regout           ;
; |project3|Selector18~0                ; |project3|Selector18~0                ; combout          ;
; |project3|ALU:procALU|s[3]~29         ; |project3|ALU:procALU|s[3]~29         ; combout          ;
; |project3|ALU:procALU|s[4]~30         ; |project3|ALU:procALU|s[4]~30         ; combout          ;
; |project3|ALU:procALU|temp_b[0]       ; |project3|ALU:procALU|temp_b[0]       ; combout          ;
; |project3|ALU:procALU|temp_b[1]       ; |project3|ALU:procALU|temp_b[1]       ; combout          ;
; |project3|ALU:procALU|temp_a[1]       ; |project3|ALU:procALU|temp_a[1]       ; combout          ;
; |project3|ALU:procALU|temp_a[0]       ; |project3|ALU:procALU|temp_a[0]       ; combout          ;
; |project3|ALU:procALU|temp_b[3]       ; |project3|ALU:procALU|temp_b[3]       ; combout          ;
; |project3|ALU:procALU|temp_a[3]       ; |project3|ALU:procALU|temp_a[3]       ; combout          ;
; |project3|ALU:procALU|temp_b[4]       ; |project3|ALU:procALU|temp_b[4]       ; combout          ;
; |project3|ALU:procALU|temp_b[5]       ; |project3|ALU:procALU|temp_b[5]       ; combout          ;
; |project3|ALU:procALU|temp_a[5]       ; |project3|ALU:procALU|temp_a[5]       ; combout          ;
; |project3|ALU:procALU|temp_a[4]       ; |project3|ALU:procALU|temp_a[4]       ; combout          ;
; |project3|ALU:procALU|temp_s[0]       ; |project3|ALU:procALU|temp_s[0]       ; combout          ;
; |project3|ALU:procALU|temp_s[1]       ; |project3|ALU:procALU|temp_s[1]       ; combout          ;
; |project3|ALU:procALU|temp_s[2]       ; |project3|ALU:procALU|temp_s[2]       ; combout          ;
; |project3|ALU:procALU|temp_s[3]       ; |project3|ALU:procALU|temp_s[3]       ; combout          ;
; |project3|ALU:procALU|temp_s[4]       ; |project3|ALU:procALU|temp_s[4]       ; combout          ;
; |project3|ALU:procALU|vtb[0]          ; |project3|ALU:procALU|vtb[0]          ; combout          ;
; |project3|ALU:procALU|vta[0]          ; |project3|ALU:procALU|vta[0]          ; combout          ;
; |project3|ALU:procALU|vtb[2]          ; |project3|ALU:procALU|vtb[2]          ; combout          ;
; |project3|ALU:procALU|vta[2]          ; |project3|ALU:procALU|vta[2]          ; combout          ;
; |project3|ALU:procALU|temp_s[5]       ; |project3|ALU:procALU|temp_s[5]       ; combout          ;
; |project3|s[0]                        ; |project3|s[0]                        ; padio            ;
; |project3|csig                        ; |project3|csig                        ; padio            ;
; |project3|estado[2]                   ; |project3|estado[2]                   ; padio            ;
; |project3|estado[3]                   ; |project3|estado[3]                   ; padio            ;
; |project3|estado[4]                   ; |project3|estado[4]                   ; padio            ;
; |project3|estado[5]                   ; |project3|estado[5]                   ; padio            ;
; |project3|estado[6]                   ; |project3|estado[6]                   ; padio            ;
; |project3|estado[7]                   ; |project3|estado[7]                   ; padio            ;
; |project3|estado[8]                   ; |project3|estado[8]                   ; padio            ;
; |project3|estado[9]                   ; |project3|estado[9]                   ; padio            ;
; |project3|estado[10]                  ; |project3|estado[10]                  ; padio            ;
; |project3|estado[11]                  ; |project3|estado[11]                  ; padio            ;
; |project3|estado[12]                  ; |project3|estado[12]                  ; padio            ;
; |project3|estado[13]                  ; |project3|estado[13]                  ; padio            ;
; |project3|estado[14]                  ; |project3|estado[14]                  ; padio            ;
; |project3|estado[15]                  ; |project3|estado[15]                  ; padio            ;
; |project3|estado[16]                  ; |project3|estado[16]                  ; padio            ;
; |project3|estado[17]                  ; |project3|estado[17]                  ; padio            ;
; |project3|estado[18]                  ; |project3|estado[18]                  ; padio            ;
; |project3|estado[19]                  ; |project3|estado[19]                  ; padio            ;
; |project3|estado[20]                  ; |project3|estado[20]                  ; padio            ;
; |project3|estado[21]                  ; |project3|estado[21]                  ; padio            ;
; |project3|estado[22]                  ; |project3|estado[22]                  ; padio            ;
; |project3|estado[23]                  ; |project3|estado[23]                  ; padio            ;
; |project3|estado[24]                  ; |project3|estado[24]                  ; padio            ;
; |project3|estado[25]                  ; |project3|estado[25]                  ; padio            ;
; |project3|estado[26]                  ; |project3|estado[26]                  ; padio            ;
; |project3|estado[27]                  ; |project3|estado[27]                  ; padio            ;
; |project3|estado[28]                  ; |project3|estado[28]                  ; padio            ;
; |project3|estado[29]                  ; |project3|estado[29]                  ; padio            ;
; |project3|estado[30]                  ; |project3|estado[30]                  ; padio            ;
; |project3|estado[31]                  ; |project3|estado[31]                  ; padio            ;
; |project3|dis_0[0]                    ; |project3|dis_0[0]                    ; padio            ;
; |project3|dis_0[1]                    ; |project3|dis_0[1]                    ; padio            ;
; |project3|dis_0[2]                    ; |project3|dis_0[2]                    ; padio            ;
; |project3|dis_0[3]                    ; |project3|dis_0[3]                    ; padio            ;
; |project3|dis_0[4]                    ; |project3|dis_0[4]                    ; padio            ;
; |project3|dis_0[5]                    ; |project3|dis_0[5]                    ; padio            ;
; |project3|dis_0[6]                    ; |project3|dis_0[6]                    ; padio            ;
; |project3|dis_1[0]                    ; |project3|dis_1[0]                    ; padio            ;
; |project3|dis_1[1]                    ; |project3|dis_1[1]                    ; padio            ;
; |project3|dis_1[2]                    ; |project3|dis_1[2]                    ; padio            ;
; |project3|dis_1[3]                    ; |project3|dis_1[3]                    ; padio            ;
; |project3|dis_1[4]                    ; |project3|dis_1[4]                    ; padio            ;
; |project3|dis_1[5]                    ; |project3|dis_1[5]                    ; padio            ;
; |project3|dis_1[6]                    ; |project3|dis_1[6]                    ; padio            ;
; |project3|dis_2[0]                    ; |project3|dis_2[0]                    ; padio            ;
; |project3|dis_2[1]                    ; |project3|dis_2[1]                    ; padio            ;
; |project3|dis_2[2]                    ; |project3|dis_2[2]                    ; padio            ;
; |project3|dis_2[3]                    ; |project3|dis_2[3]                    ; padio            ;
; |project3|dis_2[4]                    ; |project3|dis_2[4]                    ; padio            ;
; |project3|dis_2[5]                    ; |project3|dis_2[5]                    ; padio            ;
; |project3|dis_2[6]                    ; |project3|dis_2[6]                    ; padio            ;
; |project3|dis_3[0]                    ; |project3|dis_3[0]                    ; padio            ;
; |project3|dis_3[1]                    ; |project3|dis_3[1]                    ; padio            ;
; |project3|dis_3[2]                    ; |project3|dis_3[2]                    ; padio            ;
; |project3|dis_3[3]                    ; |project3|dis_3[3]                    ; padio            ;
; |project3|dis_3[4]                    ; |project3|dis_3[4]                    ; padio            ;
; |project3|dis_3[5]                    ; |project3|dis_3[5]                    ; padio            ;
; |project3|dis_3[6]                    ; |project3|dis_3[6]                    ; padio            ;
; |project3|dis_4[0]                    ; |project3|dis_4[0]                    ; padio            ;
; |project3|dis_4[1]                    ; |project3|dis_4[1]                    ; padio            ;
; |project3|dis_4[2]                    ; |project3|dis_4[2]                    ; padio            ;
; |project3|dis_4[3]                    ; |project3|dis_4[3]                    ; padio            ;
; |project3|dis_4[4]                    ; |project3|dis_4[4]                    ; padio            ;
; |project3|dis_4[5]                    ; |project3|dis_4[5]                    ; padio            ;
; |project3|dis_4[6]                    ; |project3|dis_4[6]                    ; padio            ;
; |project3|b_op                        ; |project3|b_op~corein                 ; combout          ;
; |project3|op_in[1]                    ; |project3|op_in[1]~corein             ; combout          ;
; |project3|op_in[2]                    ; |project3|op_in[2]~corein             ; combout          ;
; |project3|op_in[0]                    ; |project3|op_in[0]~corein             ; combout          ;
; |project3|a[0]                        ; |project3|a[0]~corein                 ; combout          ;
; |project3|b[0]                        ; |project3|b[0]~corein                 ; combout          ;
; |project3|a[1]                        ; |project3|a[1]~corein                 ; combout          ;
; |project3|b[1]                        ; |project3|b[1]~corein                 ; combout          ;
; |project3|a[2]                        ; |project3|a[2]~corein                 ; combout          ;
; |project3|b[2]                        ; |project3|b[2]~corein                 ; combout          ;
; |project3|b[3]                        ; |project3|b[3]~corein                 ; combout          ;
; |project3|a[3]                        ; |project3|a[3]~corein                 ; combout          ;
; |project3|b[4]                        ; |project3|b[4]~corein                 ; combout          ;
; |project3|a[4]                        ; |project3|a[4]~corein                 ; combout          ;
; |project3|ALU:procALU|Equal0~0clkctrl ; |project3|ALU:procALU|Equal0~0clkctrl ; outclk           ;
; |project3|next_s.init~feeder          ; |project3|next_s.init~feeder          ; combout          ;
+---------------------------------------+---------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Simulator
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri May 31 16:37:25 2019
Info: Command: quartus_sim --simulation_results_format=VWF project3 -c project3
Info (324025): Using vector source file "C:/Users/aluno/Desktop/project3/Waveform1.vwf"
Info (310003): Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info (310004): Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info (310002): Simulation partitioned into 1 sub-simulations
Info (328053): Simulation coverage is      18.73 %
Info (328052): Number of transitions in simulation is 333
Info (324045): Vector file project3.sim.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II 32-bit Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 269 megabytes
    Info: Processing ended: Fri May 31 16:37:26 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


