<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xczu7ev-ffvc1156-2-e" LaunchTime="1714692101">
  <File Type="PA-TCL" Name="AMVGA.tcl"/>
  <File Type="REPORTS-TCL" Name="AMVGA_reports.tcl"/>
  <File Type="RDS-RDS" Name="AMVGA.vds"/>
  <File Type="RDS-UTIL" Name="AMVGA_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="AMVGA_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="AMVGA.dcp"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/new/SelBlock.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/VGA_16x32_sprites.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Architecture Soc-FPGA/project_vga/project_vga.srcs/sources_1/new/clk_div.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../project_vga/project_vga.srcs/sources_1/new/clk_div.vhd"/>
        <Attr Name="ImportTime" Val="1643025792"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/prom_sprites.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/vga_1920x1080.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/vga_640x480.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../project_vga/project_vga.srcs/sources_1/new/vga_640x480.vhd"/>
        <Attr Name="ImportTime" Val="1639415003"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/vga_dynamic_res.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Architecture Soc-FPGA/vga code/vga_stripes.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../vga code/vga_stripes.vhd"/>
        <Attr Name="ImportTime" Val="1636977392"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vga code/AMVGA.vhd">
      <FileInfo>
        <Attr Name="Library" Val="work"/>
        <Attr Name="ImportPath" Val="$PSRCDIR/sources_1/imports/vga code/AMVGA.vhd"/>
        <Attr Name="ImportTime" Val="1714685452"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/design_2/design_2.bd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/design_1/design_1.bd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/input_selector.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/sel_block_res.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="AMVGA"/>
      <Option Name="TopLib" Val="work"/>
      <Option Name="TopArchitecture" Val="behavioral"/>
      <Option Name="TopRTLFile" Val="$PSRCDIR/sources_1/imports/vga code/AMVGA.vhd"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2019"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="design_2_SelBlock_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="design_2_vga_stripes_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="design_2_VGA_16x32_sprites_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="design_2_clk_wiz_0"/>
  <BlockFileSet Type="BlockSrcs" Name="design_2_clkdiv_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="design_2_prom_sprites_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="design_2_VGA_dynamic_res_0_0"/>
</GenRun>
