set tool_name "ModelSim (VHDL)"
set corner_file_list {
	{{"Slow Model"} {logica_relogio.vho logica_relogio_vhd.sdo}}
}
