# 4.3：PDKの役割と重要性（設計ルール、モデル、検証条件）

PDK（Process Design Kit）は、特定の半導体プロセスで回路設計・レイアウトを行うために必要な**設計支援データ群**です。  
SoC開発においてPDKは、**設計ルール、トランジスタモデル、検証条件、標準セルライブラリ**など、設計の土台を提供します。

---

## ✅ 1. PDKとは何か？

PDK = Process Design Kit  
→ **ファウンドリや半導体メーカーが提供する、プロセス固有の設計キット**

### 📦 PDKの構成例

| 項目 | 内容 |
|------|------|
| レイアウトルール | DRCルール（配線幅・間隔・重ね合わせ） |
| デバイスモデル | SPICEモデル、バラツキモデル（TT, SS, FF） |
| シンボル／ビュー | 回路図用シンボル、レイアウトビュー |
| 標準セル／メモリIP | AND/OR/NANDなどのレイアウト・シンボル |
| 検証条件 | DRC, LVS, ERC, PEXスクリプト・ルールファイル |
| ライブラリデータ | .lib（タイミング）、.lef（レイアウト）など |

---

## ✅ 2. 設計におけるPDKの役割

| フェーズ | 使用内容 |
|----------|-----------|
| 回路設計 | トランジスタ特性（SPICEモデル）による動作シミュレーション |
| レイアウト設計 | DRCルールに基づいた物理設計 |
| 回路検証 | LVS（回路整合）、DRC（物理設計ルールチェック） |
| タイミング設計 | .libによるタイミング制約確認 |
| 消費電力・ばらつき検討 | コーナーモデルでのシミュレーション比較 |

---

## ✅ 3. 教育におけるPDK活用ポイント

| 観点 | 演習例 |
|------|--------|
| DRCルールの理解 | 配線幅、間隔、アンチアンプの制限演習 |
| モデルの扱い | NMOS/PMOSのSPICEパラメータ抽出と波形比較 |
| レイアウトとモデルの対応 | 回路図→レイアウト→LVS整合確認演習 |
| タイミング／電力評価 | 各プロセス条件での遅延／電流波形比較 |

---

## ✅ 4. PDKとIPの接続性

- メモリIP、標準セルIP、I/Oセルなどは、PDKに準拠して設計・提供される
- 使用にはPDKとのバージョン整合、ピン定義、レイヤ互換が必要
- 商用PDKの場合、**契約・秘密保持（NDA）が必要**なことが多い

---

## ✅ 5. 教育用PDKの活用事例

| プロセス | 提供団体 | 特徴 |
|----------|----------|------|
| sky130 | Google + SkyWater | オープンPDK（教育用途に最適） |
| GF180 | IHP + Google | 180nm高耐圧対応、産業向け教育 |
| TSMC 0.18 | 商用 | 実務用（NDA必要、アクセス制限あり） |

🔧 教育では、**sky130やGF180**を用いたレイアウト・DRC・LVS演習が実現可能。

---

## ✅ まとめ

| ポイント | 内容 |
|----------|------|
| PDKは「プロセスごとの設計基盤」であり、すべての設計作業の土台 |
| 設計ルール、モデル、IP、検証条件などが一体となった「設計環境キット」 |
| 教育でもPDK活用を通じて、実務との橋渡しができる |

次節では、これらを活用した**設計フロー（RTL → 論理合成 → 物理設計 → 検証 → マスク作成）**に進みます。
