TimeQuest Timing Analyzer report for genius
Wed Jul 11 23:57:33 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_divider:inst14|clk_out'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk_divider:inst14|clk_out'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_divider:inst14|clk_out'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'clk_divider:inst14|clk_out'
 32. Slow 1200mV 0C Model Setup: 'clk'
 33. Slow 1200mV 0C Model Hold: 'clk_divider:inst14|clk_out'
 34. Slow 1200mV 0C Model Hold: 'clk'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_divider:inst14|clk_out'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Slow 1200mV 0C Model Metastability Report
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'clk_divider:inst14|clk_out'
 50. Fast 1200mV 0C Model Setup: 'clk'
 51. Fast 1200mV 0C Model Hold: 'clk_divider:inst14|clk_out'
 52. Fast 1200mV 0C Model Hold: 'clk'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_divider:inst14|clk_out'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Fast 1200mV 0C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Propagation Delay
 68. Minimum Propagation Delay
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Slow Corner Signal Integrity Metrics
 72. Fast Corner Signal Integrity Metrics
 73. Setup Transfers
 74. Hold Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; genius                                             ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; clk                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                        ;
; clk_divider:inst14|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_divider:inst14|clk_out } ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                        ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 166.47 MHz ; 166.47 MHz      ; clk_divider:inst14|clk_out ;                                                               ;
; 319.9 MHz  ; 250.0 MHz       ; clk                        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk_divider:inst14|clk_out ; -5.007 ; -255.692      ;
; clk                        ; -2.126 ; -38.529       ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; clk_divider:inst14|clk_out ; 0.344 ; 0.000         ;
; clk                        ; 0.358 ; 0.000         ;
+----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -39.000       ;
; clk_divider:inst14|clk_out ; -1.000 ; -114.000      ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_divider:inst14|clk_out'                                                                                                        ;
+--------+----------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -5.007 ; sequence:inst1|addr_reg[3] ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.070     ; 5.932      ;
; -5.001 ; sequence:inst1|addr_reg[3] ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.070     ; 5.926      ;
; -4.961 ; sequence:inst1|addr_reg[2] ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.070     ; 5.886      ;
; -4.955 ; sequence:inst1|addr_reg[2] ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.070     ; 5.880      ;
; -4.916 ; sequence:inst1|addr_reg[0] ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.063     ; 5.848      ;
; -4.910 ; sequence:inst1|ram~50      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.073     ; 5.832      ;
; -4.910 ; sequence:inst1|addr_reg[0] ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.063     ; 5.842      ;
; -4.904 ; sequence:inst1|ram~50      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.073     ; 5.826      ;
; -4.891 ; sequence:inst1|addr_reg[3] ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.070     ; 5.816      ;
; -4.891 ; sequence:inst1|ram~58      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.056     ; 5.830      ;
; -4.885 ; sequence:inst1|addr_reg[3] ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.070     ; 5.810      ;
; -4.885 ; sequence:inst1|ram~58      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.056     ; 5.824      ;
; -4.856 ; sequence:inst1|addr_reg[1] ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.063     ; 5.788      ;
; -4.850 ; sequence:inst1|addr_reg[1] ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.063     ; 5.782      ;
; -4.845 ; sequence:inst1|addr_reg[2] ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.070     ; 5.770      ;
; -4.839 ; sequence:inst1|addr_reg[2] ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.070     ; 5.764      ;
; -4.800 ; sequence:inst1|addr_reg[0] ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.063     ; 5.732      ;
; -4.800 ; sequence:inst1|ram~20      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.067     ; 5.728      ;
; -4.794 ; sequence:inst1|ram~50      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.073     ; 5.716      ;
; -4.794 ; sequence:inst1|addr_reg[0] ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.063     ; 5.726      ;
; -4.794 ; sequence:inst1|ram~20      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.067     ; 5.722      ;
; -4.788 ; sequence:inst1|ram~50      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.073     ; 5.710      ;
; -4.775 ; sequence:inst1|ram~58      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.056     ; 5.714      ;
; -4.769 ; sequence:inst1|ram~58      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.056     ; 5.708      ;
; -4.740 ; sequence:inst1|addr_reg[1] ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.063     ; 5.672      ;
; -4.736 ; sequence:inst1|ram~54      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.054     ; 5.677      ;
; -4.734 ; sequence:inst1|addr_reg[1] ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.063     ; 5.666      ;
; -4.726 ; sequence:inst1|ram~56      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.060     ; 5.661      ;
; -4.721 ; sequence:inst1|ram~54      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.054     ; 5.662      ;
; -4.720 ; sequence:inst1|ram~56      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.060     ; 5.655      ;
; -4.684 ; sequence:inst1|ram~20      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.067     ; 5.612      ;
; -4.678 ; sequence:inst1|ram~20      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.067     ; 5.606      ;
; -4.677 ; sequence:inst1|ram~63      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.056     ; 5.616      ;
; -4.671 ; sequence:inst1|ram~63      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.056     ; 5.610      ;
; -4.641 ; sequence:inst1|ram~59      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.056     ; 5.580      ;
; -4.635 ; sequence:inst1|ram~59      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.056     ; 5.574      ;
; -4.635 ; sequence:inst1|ram~26      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.054     ; 5.576      ;
; -4.629 ; sequence:inst1|ram~26      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.054     ; 5.570      ;
; -4.620 ; sequence:inst1|ram~54      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.054     ; 5.561      ;
; -4.610 ; sequence:inst1|ram~56      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.060     ; 5.545      ;
; -4.605 ; sequence:inst1|ram~54      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.054     ; 5.546      ;
; -4.604 ; sequence:inst1|ram~56      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.060     ; 5.539      ;
; -4.588 ; sequence:inst1|ram~18      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.056     ; 5.527      ;
; -4.587 ; sequence:inst1|ram~35      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.073     ; 5.509      ;
; -4.582 ; sequence:inst1|ram~18      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.056     ; 5.521      ;
; -4.581 ; sequence:inst1|ram~35      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.073     ; 5.503      ;
; -4.572 ; sequence:inst1|ram~60      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.059     ; 5.508      ;
; -4.566 ; sequence:inst1|ram~60      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.059     ; 5.502      ;
; -4.561 ; sequence:inst1|ram~63      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.056     ; 5.500      ;
; -4.555 ; sequence:inst1|ram~63      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.056     ; 5.494      ;
; -4.525 ; sequence:inst1|ram~59      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.056     ; 5.464      ;
; -4.519 ; sequence:inst1|ram~59      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.056     ; 5.458      ;
; -4.519 ; sequence:inst1|ram~26      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.054     ; 5.460      ;
; -4.513 ; sequence:inst1|ram~26      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.054     ; 5.454      ;
; -4.478 ; sequence:inst1|ram~10      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.059     ; 5.414      ;
; -4.472 ; sequence:inst1|ram~10      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.059     ; 5.408      ;
; -4.472 ; sequence:inst1|ram~18      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.056     ; 5.411      ;
; -4.471 ; sequence:inst1|ram~35      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.073     ; 5.393      ;
; -4.468 ; sequence:inst1|ram~12      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.056     ; 5.407      ;
; -4.466 ; sequence:inst1|ram~18      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.056     ; 5.405      ;
; -4.465 ; sequence:inst1|ram~35      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.073     ; 5.387      ;
; -4.462 ; sequence:inst1|ram~12      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.056     ; 5.401      ;
; -4.456 ; sequence:inst1|ram~60      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.059     ; 5.392      ;
; -4.453 ; sequence:inst1|ram~42      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.071     ; 5.377      ;
; -4.450 ; sequence:inst1|ram~60      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.059     ; 5.386      ;
; -4.447 ; sequence:inst1|ram~42      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.071     ; 5.371      ;
; -4.408 ; sequence:inst1|addr_reg[3] ; control:inst|r_score[0] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.070     ; 5.333      ;
; -4.398 ; sequence:inst1|ram~51      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.073     ; 5.320      ;
; -4.392 ; sequence:inst1|ram~51      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.073     ; 5.314      ;
; -4.369 ; sequence:inst1|ram~48      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.059     ; 5.305      ;
; -4.363 ; sequence:inst1|ram~48      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.059     ; 5.299      ;
; -4.362 ; sequence:inst1|ram~10      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.059     ; 5.298      ;
; -4.362 ; sequence:inst1|addr_reg[2] ; control:inst|r_score[0] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.070     ; 5.287      ;
; -4.356 ; sequence:inst1|ram~10      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.059     ; 5.292      ;
; -4.352 ; sequence:inst1|ram~12      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.056     ; 5.291      ;
; -4.351 ; sequence:inst1|ram~53      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.060     ; 5.286      ;
; -4.346 ; sequence:inst1|ram~12      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.056     ; 5.285      ;
; -4.345 ; sequence:inst1|ram~53      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.060     ; 5.280      ;
; -4.337 ; sequence:inst1|ram~42      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.071     ; 5.261      ;
; -4.331 ; sequence:inst1|ram~42      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.071     ; 5.255      ;
; -4.311 ; sequence:inst1|ram~50      ; control:inst|r_score[0] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.073     ; 5.233      ;
; -4.301 ; sequence:inst1|ram~8       ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.063     ; 5.233      ;
; -4.295 ; sequence:inst1|ram~8       ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.063     ; 5.227      ;
; -4.292 ; sequence:inst1|ram~62      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.056     ; 5.231      ;
; -4.292 ; sequence:inst1|ram~58      ; control:inst|r_score[0] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.056     ; 5.231      ;
; -4.290 ; sequence:inst1|ram~49      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.059     ; 5.226      ;
; -4.287 ; sequence:inst1|addr_reg[0] ; control:inst|r_score[0] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.063     ; 5.219      ;
; -4.284 ; sequence:inst1|ram~49      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.059     ; 5.220      ;
; -4.282 ; sequence:inst1|ram~51      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.073     ; 5.204      ;
; -4.276 ; sequence:inst1|ram~51      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.073     ; 5.198      ;
; -4.253 ; sequence:inst1|ram~48      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.059     ; 5.189      ;
; -4.252 ; sequence:inst1|ram~55      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.054     ; 5.193      ;
; -4.247 ; sequence:inst1|ram~48      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.059     ; 5.183      ;
; -4.246 ; sequence:inst1|ram~55      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.054     ; 5.187      ;
; -4.235 ; sequence:inst1|ram~53      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.060     ; 5.170      ;
; -4.229 ; sequence:inst1|ram~53      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.060     ; 5.164      ;
; -4.226 ; sequence:inst1|addr_reg[1] ; control:inst|r_score[0] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.063     ; 5.158      ;
; -4.194 ; sequence:inst1|ram~62      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.056     ; 5.133      ;
; -4.185 ; sequence:inst1|ram~70      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.054     ; 5.126      ;
; -4.185 ; sequence:inst1|ram~8       ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.063     ; 5.117      ;
+--------+----------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                         ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.126 ; clk_divider:inst14|count[9]  ; clk_divider:inst14|clk_out   ; clk          ; clk         ; 1.000        ; -0.062     ; 3.059      ;
; -2.072 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.005      ;
; -2.066 ; clk_divider:inst14|count[8]  ; clk_divider:inst14|clk_out   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.999      ;
; -2.062 ; clk_divider:inst14|count[7]  ; clk_divider:inst14|clk_out   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.995      ;
; -1.997 ; clk_divider:inst14|count[9]  ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.931      ;
; -1.997 ; clk_divider:inst14|count[9]  ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.931      ;
; -1.991 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.924      ;
; -1.972 ; clk_divider:inst14|count[10] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.906      ;
; -1.972 ; clk_divider:inst14|count[10] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.906      ;
; -1.959 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.892      ;
; -1.955 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.889      ;
; -1.955 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.889      ;
; -1.948 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.882      ;
; -1.948 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.882      ;
; -1.934 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[21] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.868      ;
; -1.929 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[21] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.863      ;
; -1.893 ; clk_divider:inst14|count[9]  ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.827      ;
; -1.887 ; clk_divider:inst14|count[10] ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.821      ;
; -1.879 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.812      ;
; -1.870 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.804      ;
; -1.863 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.797      ;
; -1.858 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.792      ;
; -1.858 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.792      ;
; -1.856 ; clk_divider:inst14|count[9]  ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.790      ;
; -1.850 ; clk_divider:inst14|count[10] ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.784      ;
; -1.843 ; clk_divider:inst14|count[5]  ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.776      ;
; -1.842 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.776      ;
; -1.833 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.767      ;
; -1.820 ; clk_divider:inst14|count[9]  ; clk_divider:inst14|count[21] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.754      ;
; -1.816 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[24] ; clk          ; clk         ; 1.000        ; 0.288      ; 3.099      ;
; -1.816 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[21] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.750      ;
; -1.815 ; clk_divider:inst14|count[10] ; clk_divider:inst14|clk_out   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.748      ;
; -1.815 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[21] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.749      ;
; -1.810 ; clk_divider:inst14|count[10] ; clk_divider:inst14|count[21] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.744      ;
; -1.808 ; clk_divider:inst14|count[10] ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.741      ;
; -1.807 ; clk_divider:inst14|count[10] ; clk_divider:inst14|count[13] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.740      ;
; -1.804 ; clk_divider:inst14|count[19] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.738      ;
; -1.804 ; clk_divider:inst14|count[19] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.738      ;
; -1.803 ; clk_divider:inst14|count[15] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.737      ;
; -1.803 ; clk_divider:inst14|count[15] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.737      ;
; -1.800 ; clk_divider:inst14|count[22] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.734      ;
; -1.800 ; clk_divider:inst14|count[22] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.734      ;
; -1.790 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[13] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.723      ;
; -1.786 ; clk_divider:inst14|count[9]  ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.719      ;
; -1.785 ; clk_divider:inst14|count[9]  ; clk_divider:inst14|count[13] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.718      ;
; -1.783 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[13] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.716      ;
; -1.773 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.707      ;
; -1.768 ; clk_divider:inst14|count[23] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.702      ;
; -1.768 ; clk_divider:inst14|count[23] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.702      ;
; -1.761 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.695      ;
; -1.761 ; clk_divider:inst14|count[21] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.695      ;
; -1.761 ; clk_divider:inst14|count[21] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.695      ;
; -1.750 ; clk_divider:inst14|count[4]  ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.683      ;
; -1.742 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[23] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.676      ;
; -1.742 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[22] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.676      ;
; -1.736 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.670      ;
; -1.736 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[23] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.670      ;
; -1.735 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[24] ; clk          ; clk         ; 1.000        ; 0.288      ; 3.018      ;
; -1.729 ; clk_divider:inst14|count[16] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.663      ;
; -1.729 ; clk_divider:inst14|count[16] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.663      ;
; -1.722 ; clk_divider:inst14|count[7]  ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.655      ;
; -1.715 ; clk_divider:inst14|count[22] ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.649      ;
; -1.714 ; clk_divider:inst14|count[11] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.648      ;
; -1.714 ; clk_divider:inst14|count[11] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.648      ;
; -1.711 ; clk_divider:inst14|count[24] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.425     ; 2.281      ;
; -1.711 ; clk_divider:inst14|count[24] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.425     ; 2.281      ;
; -1.703 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[24] ; clk          ; clk         ; 1.000        ; 0.288      ; 2.986      ;
; -1.700 ; clk_divider:inst14|count[5]  ; clk_divider:inst14|count[21] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.634      ;
; -1.700 ; clk_divider:inst14|count[19] ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.634      ;
; -1.700 ; clk_divider:inst14|count[15] ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.634      ;
; -1.693 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[13] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.626      ;
; -1.690 ; clk_divider:inst14|count[4]  ; clk_divider:inst14|count[21] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.624      ;
; -1.678 ; clk_divider:inst14|count[22] ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.612      ;
; -1.677 ; clk_divider:inst14|count[8]  ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.611      ;
; -1.677 ; clk_divider:inst14|count[8]  ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.611      ;
; -1.676 ; clk_divider:inst14|count[13] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.610      ;
; -1.676 ; clk_divider:inst14|count[13] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.610      ;
; -1.676 ; clk_divider:inst14|count[21] ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.610      ;
; -1.664 ; clk_divider:inst14|count[23] ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.598      ;
; -1.663 ; clk_divider:inst14|count[19] ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.597      ;
; -1.663 ; clk_divider:inst14|count[15] ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.597      ;
; -1.661 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[22] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.595      ;
; -1.645 ; clk_divider:inst14|count[6]  ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.578      ;
; -1.644 ; clk_divider:inst14|count[16] ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.578      ;
; -1.643 ; clk_divider:inst14|count[7]  ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.577      ;
; -1.643 ; clk_divider:inst14|count[7]  ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.577      ;
; -1.640 ; clk_divider:inst14|count[20] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.574      ;
; -1.640 ; clk_divider:inst14|count[20] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.574      ;
; -1.639 ; clk_divider:inst14|count[21] ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.573      ;
; -1.638 ; clk_divider:inst14|count[22] ; clk_divider:inst14|count[21] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.572      ;
; -1.636 ; clk_divider:inst14|count[22] ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.569      ;
; -1.635 ; clk_divider:inst14|count[22] ; clk_divider:inst14|count[13] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.568      ;
; -1.629 ; clk_divider:inst14|count[11] ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.563      ;
; -1.629 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[22] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.563      ;
; -1.627 ; clk_divider:inst14|count[23] ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.561      ;
; -1.627 ; clk_divider:inst14|count[19] ; clk_divider:inst14|count[21] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.561      ;
; -1.626 ; clk_divider:inst14|count[24] ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.425     ; 2.196      ;
; -1.626 ; clk_divider:inst14|count[15] ; clk_divider:inst14|count[21] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.560      ;
; -1.623 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[24] ; clk          ; clk         ; 1.000        ; 0.288      ; 2.906      ;
; -1.623 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[23] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.557      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_divider:inst14|clk_out'                                                                                                               ;
+-------+------------------------------+------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.344 ; control:inst|count[1]        ; control:inst|count[1]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; control:inst|count[0]        ; control:inst|count[0]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; control:inst|count[4]        ; control:inst|count[4]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; control:inst|count[2]        ; control:inst|count[2]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; control:inst|count[3]        ; control:inst|count[3]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.076      ; 0.577      ;
; 0.358 ; control:inst|state.play2     ; control:inst|state.play2     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; control:inst|r_en_show       ; control:inst|r_en_show       ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; control:inst|state.game_over ; control:inst|state.game_over ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; control:inst|r_s_we          ; control:inst|r_s_we          ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; control:inst|r_l_sync_reset  ; control:inst|r_l_sync_reset  ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; control:inst|r_l_en          ; control:inst|r_l_en          ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.061      ; 0.577      ;
; 0.390 ; control:inst|state.cpu1      ; control:inst|r_sel_turn      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.061      ; 0.608      ;
; 0.390 ; control:inst|state.cpu1      ; control:inst|state.cpu2      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.061      ; 0.608      ;
; 0.397 ; control:inst|state.gen0      ; control:inst|state.gen1      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.061      ; 0.615      ;
; 0.410 ; control:inst|state.gen1      ; control:inst|state.gen2      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.061      ; 0.628      ;
; 0.476 ; lfsr:inst2|r_lfsr[7]         ; lfsr:inst2|r_lfsr[6]         ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.062      ; 0.695      ;
; 0.479 ; lfsr:inst2|r_lfsr[3]         ; lfsr:inst2|r_lfsr[2]         ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.062      ; 0.698      ;
; 0.480 ; lfsr:inst2|r_lfsr[4]         ; lfsr:inst2|r_lfsr[3]         ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.062      ; 0.699      ;
; 0.500 ; clock_count:inst25|r_o[2]    ; lfsr:inst2|r_lfsr[3]         ; clk                        ; clk_divider:inst14|clk_out ; 0.000        ; -0.090     ; 0.597      ;
; 0.500 ; clock_count:inst25|r_o[1]    ; lfsr:inst2|r_lfsr[2]         ; clk                        ; clk_divider:inst14|clk_out ; 0.000        ; -0.090     ; 0.597      ;
; 0.501 ; clock_count:inst25|r_o[5]    ; lfsr:inst2|r_lfsr[6]         ; clk                        ; clk_divider:inst14|clk_out ; 0.000        ; -0.090     ; 0.598      ;
; 0.501 ; clock_count:inst25|r_o[4]    ; lfsr:inst2|r_lfsr[5]         ; clk                        ; clk_divider:inst14|clk_out ; 0.000        ; -0.090     ; 0.598      ;
; 0.512 ; clock_count:inst25|r_o[6]    ; lfsr:inst2|r_lfsr[7]         ; clk                        ; clk_divider:inst14|clk_out ; 0.000        ; -0.090     ; 0.609      ;
; 0.513 ; clock_count:inst25|r_o[0]    ; lfsr:inst2|r_lfsr[1]         ; clk                        ; clk_divider:inst14|clk_out ; 0.000        ; -0.090     ; 0.610      ;
; 0.523 ; counter:inst15|r_o[0]        ; control:inst|dif[4]          ; clk                        ; clk_divider:inst14|clk_out ; 0.000        ; -0.087     ; 0.623      ;
; 0.524 ; counter:inst15|r_o[0]        ; control:inst|dif[3]          ; clk                        ; clk_divider:inst14|clk_out ; 0.000        ; -0.087     ; 0.624      ;
; 0.525 ; control:inst|state.cpu2      ; control:inst|state.cpu3      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.061      ; 0.743      ;
; 0.528 ; control:inst|state.cpu3      ; control:inst|state.cpu1      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.061      ; 0.746      ;
; 0.548 ; control:inst|r_score[4]      ; control:inst|r_score[4]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.062      ; 0.767      ;
; 0.577 ; control:inst|state.gen0      ; control:inst|r_l_en          ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.061      ; 0.795      ;
; 0.579 ; control:inst|r_score[3]      ; control:inst|r_score[3]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.062      ; 0.798      ;
; 0.579 ; control:inst|r_score[2]      ; control:inst|r_score[2]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.062      ; 0.798      ;
; 0.580 ; control:inst|r_score[0]      ; control:inst|r_score[0]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.062      ; 0.799      ;
; 0.581 ; control:inst|r_score[1]      ; control:inst|r_score[1]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.062      ; 0.800      ;
; 0.584 ; lfsr:inst2|r_lfsr[6]         ; lfsr:inst2|r_lfsr[5]         ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.062      ; 0.803      ;
; 0.597 ; control:inst|state.gen2      ; control:inst|state.gen0      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.061      ; 0.815      ;
; 0.605 ; clock_count:inst25|r_o[3]    ; lfsr:inst2|r_lfsr[4]         ; clk                        ; clk_divider:inst14|clk_out ; 0.000        ; -0.090     ; 0.702      ;
; 0.607 ; control:inst|state.gen1      ; control:inst|r_s_we          ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.061      ; 0.825      ;
; 0.622 ; control:inst|count[0]        ; control:inst|count[1]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.076      ; 0.855      ;
; 0.627 ; control:inst|state.gen1      ; control:inst|r_l_en          ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.061      ; 0.845      ;
; 0.630 ; lfsr:inst2|r_lfsr[5]         ; lfsr:inst2|r_lfsr[4]         ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.062      ; 0.849      ;
; 0.647 ; lfsr:inst2|r_lfsr[2]         ; lfsr:inst2|r_lfsr[1]         ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.062      ; 0.866      ;
; 0.696 ; control:inst|state.play1     ; control:inst|state.play2     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.061      ; 0.914      ;
; 0.711 ; control:inst|state.gen2      ; control:inst|r_l_sync_reset  ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.061      ; 0.929      ;
; 0.715 ; counter:inst15|r_o[1]        ; control:inst|dif[4]          ; clk                        ; clk_divider:inst14|clk_out ; 0.000        ; -0.087     ; 0.815      ;
; 0.728 ; control:inst|state.cpu3      ; control:inst|r_s_addr[3]     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.060      ; 0.945      ;
; 0.728 ; control:inst|state.cpu3      ; control:inst|r_s_addr[4]     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.060      ; 0.945      ;
; 0.728 ; control:inst|state.cpu3      ; control:inst|r_s_addr[2]     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.060      ; 0.945      ;
; 0.729 ; control:inst|state.cpu3      ; control:inst|r_s_addr[0]     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.060      ; 0.946      ;
; 0.732 ; control:inst|state.cpu3      ; control:inst|r_s_addr[1]     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.060      ; 0.949      ;
; 0.738 ; lfsr:inst2|r_lfsr[1]         ; lfsr:inst2|r_lfsr[7]         ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.061      ; 0.956      ;
; 0.744 ; lfsr:inst2|r_lfsr[1]         ; lfsr:inst2|r_lfsr[6]         ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.061      ; 0.962      ;
; 0.771 ; control:inst|state.play2     ; control:inst|r_score[0]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.062      ; 0.990      ;
; 0.771 ; control:inst|state.play2     ; control:inst|r_score[3]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.062      ; 0.990      ;
; 0.771 ; control:inst|state.play2     ; control:inst|r_score[4]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.062      ; 0.990      ;
; 0.771 ; control:inst|state.play2     ; control:inst|r_score[2]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.062      ; 0.990      ;
; 0.771 ; control:inst|state.play2     ; control:inst|r_score[1]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.062      ; 0.990      ;
; 0.780 ; control:inst|state.cpu2      ; control:inst|r_en_show       ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.061      ; 0.998      ;
; 0.829 ; control:inst|state.cpu3      ; control:inst|state.play0     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.061      ; 1.047      ;
; 0.853 ; control:inst|r_score[3]      ; control:inst|r_score[4]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.062      ; 1.072      ;
; 0.855 ; control:inst|r_score[1]      ; control:inst|r_score[2]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.062      ; 1.074      ;
; 0.860 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~58        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.059      ; 1.076      ;
; 0.863 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~62        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.059      ; 1.079      ;
; 0.867 ; control:inst|r_score[2]      ; control:inst|r_score[3]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.062      ; 1.086      ;
; 0.869 ; control:inst|r_score[0]      ; control:inst|r_score[1]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.062      ; 1.088      ;
; 0.869 ; control:inst|r_score[2]      ; control:inst|r_score[4]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.062      ; 1.088      ;
; 0.870 ; control:inst|state.cpu3      ; control:inst|count[0]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.422      ; 1.449      ;
; 0.870 ; control:inst|state.cpu3      ; control:inst|count[4]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.422      ; 1.449      ;
; 0.871 ; control:inst|state.cpu3      ; control:inst|count[1]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.422      ; 1.450      ;
; 0.871 ; control:inst|state.cpu3      ; control:inst|count[2]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.422      ; 1.450      ;
; 0.871 ; control:inst|state.cpu3      ; control:inst|count[3]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.422      ; 1.450      ;
; 0.871 ; control:inst|r_score[0]      ; control:inst|r_score[2]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.062      ; 1.090      ;
; 0.873 ; control:inst|state.cpu1      ; control:inst|r_en_show       ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.061      ; 1.091      ;
; 0.884 ; control:inst|r_s_addr[4]     ; sequence:inst1|addr_reg[4]   ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.071      ; 1.112      ;
; 0.888 ; control:inst|state.play0     ; control:inst|r_en_show       ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.061      ; 1.106      ;
; 0.891 ; control:inst|state.gen2      ; control:inst|r_s_we          ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.061      ; 1.109      ;
; 0.895 ; control:inst|r_s_addr[0]     ; sequence:inst1|addr_reg[0]   ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.072      ; 1.124      ;
; 0.918 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~59        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.059      ; 1.134      ;
; 0.919 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~63        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.059      ; 1.135      ;
; 0.926 ; control:inst|state.gen0      ; control:inst|r_l_sync_reset  ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.061      ; 1.144      ;
; 0.928 ; control:inst|r_sel_turn      ; control:inst|r_sel_turn      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.061      ; 1.146      ;
; 0.936 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~30        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.070      ; 1.163      ;
; 0.936 ; control:inst|count[1]        ; control:inst|r_s_addr[1]     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; -0.286     ; 0.807      ;
; 0.937 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~20        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.070      ; 1.164      ;
; 0.941 ; control:inst|state.play0     ; control:inst|state.play1     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.070      ; 1.168      ;
; 0.941 ; control:inst|count[3]        ; control:inst|r_s_addr[3]     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; -0.286     ; 0.812      ;
; 0.951 ; control:inst|state.play2     ; control:inst|state.game_over ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.062      ; 1.170      ;
; 0.953 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~12        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.059      ; 1.169      ;
; 0.953 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~18        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.059      ; 1.169      ;
; 0.953 ; control:inst|count[0]        ; control:inst|r_s_addr[1]     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; -0.286     ; 0.824      ;
; 0.954 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~70        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.057      ; 1.168      ;
; 0.955 ; control:inst|count[0]        ; control:inst|r_s_addr[0]     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; -0.286     ; 0.826      ;
; 0.959 ; control:inst|state.play2     ; control:inst|state.play1     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.062      ; 1.178      ;
; 0.962 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~19        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.059      ; 1.178      ;
; 0.963 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~13        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.059      ; 1.179      ;
; 0.963 ; control:inst|state.gen1      ; control:inst|r_l_sync_reset  ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.061      ; 1.181      ;
; 0.965 ; control:inst|r_score[1]      ; control:inst|r_score[3]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.062      ; 1.184      ;
; 0.967 ; control:inst|r_score[1]      ; control:inst|r_score[4]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.062      ; 1.186      ;
; 0.977 ; control:inst|state.cpu0      ; control:inst|state.cpu1      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.052      ; 1.186      ;
; 0.978 ; control:inst|count[4]        ; control:inst|r_s_addr[4]     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; -0.286     ; 0.849      ;
+-------+------------------------------+------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                         ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; clock_count:inst25|r_o[0]    ; clock_count:inst25|r_o[0]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; counter:inst15|r_o[1]        ; counter:inst15|r_o[1]        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; counter:inst15|r_o[0]        ; counter:inst15|r_o[0]        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.406 ; counter:inst15|r_o[0]        ; counter:inst15|r_o[1]        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.624      ;
; 0.525 ; counter:inst15|inc_old       ; counter:inst15|r_o[0]        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.743      ;
; 0.559 ; clock_count:inst25|r_o[2]    ; clock_count:inst25|r_o[2]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.561 ; clock_count:inst25|r_o[4]    ; clock_count:inst25|r_o[4]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.779      ;
; 0.562 ; clk_divider:inst14|count[4]  ; clk_divider:inst14|count[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.780      ;
; 0.563 ; clock_count:inst25|r_o[5]    ; clock_count:inst25|r_o[5]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.781      ;
; 0.564 ; clock_count:inst25|r_o[3]    ; clock_count:inst25|r_o[3]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.782      ;
; 0.570 ; clk_divider:inst14|count[15] ; clk_divider:inst14|count[15] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; clk_divider:inst14|count[7]  ; clk_divider:inst14|count[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.571 ; clk_divider:inst14|count[23] ; clk_divider:inst14|count[23] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; clk_divider:inst14|count[17] ; clk_divider:inst14|count[17] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; clk_divider:inst14|count[18] ; clk_divider:inst14|count[18] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; clk_divider:inst14|count[12] ; clk_divider:inst14|count[12] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; clk_divider:inst14|count[5]  ; clk_divider:inst14|count[5]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; clk_divider:inst14|count[19] ; clk_divider:inst14|count[19] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; clk_divider:inst14|count[14] ; clk_divider:inst14|count[14] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.574 ; clock_count:inst25|r_o[1]    ; clock_count:inst25|r_o[1]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; clk_divider:inst14|count[6]  ; clk_divider:inst14|count[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.575 ; clk_divider:inst14|count[22] ; clk_divider:inst14|count[22] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.578 ; counter:inst15|inc_old       ; counter:inst15|r_o[1]        ; clk          ; clk         ; 0.000        ; 0.061      ; 0.796      ;
; 0.588 ; clk_divider:inst14|count[9]  ; clk_divider:inst14|count[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.806      ;
; 0.594 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[0]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.812      ;
; 0.710 ; clock_count:inst25|r_o[6]    ; clock_count:inst25|r_o[6]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.928      ;
; 0.719 ; clock_count:inst25|r_o[0]    ; clock_count:inst25|r_o[1]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.937      ;
; 0.773 ; clk_divider:inst14|count[23] ; clk_divider:inst14|count[24] ; clk          ; clk         ; 0.000        ; 0.425      ; 1.355      ;
; 0.791 ; clk_divider:inst14|count[22] ; clk_divider:inst14|count[24] ; clk          ; clk         ; 0.000        ; 0.425      ; 1.373      ;
; 0.812 ; clk_divider:inst14|count[23] ; clk_divider:inst14|clk_out   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.030      ;
; 0.834 ; clock_count:inst25|r_o[2]    ; clock_count:inst25|r_o[3]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.052      ;
; 0.835 ; clock_count:inst25|r_o[4]    ; clock_count:inst25|r_o[5]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.053      ;
; 0.845 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.063      ;
; 0.846 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; clk_divider:inst14|count[17] ; clk_divider:inst14|count[18] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; clk_divider:inst14|count[5]  ; clk_divider:inst14|count[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; clk_divider:inst14|count[21] ; clk_divider:inst14|count[22] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.848 ; clock_count:inst25|r_o[1]    ; clock_count:inst25|r_o[2]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.848 ; clk_divider:inst14|count[24] ; clk_divider:inst14|count[24] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.081      ;
; 0.849 ; clk_divider:inst14|count[11] ; clk_divider:inst14|count[12] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.067      ;
; 0.849 ; clk_divider:inst14|count[4]  ; clk_divider:inst14|count[5]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.067      ;
; 0.850 ; clock_count:inst25|r_o[5]    ; clock_count:inst25|r_o[6]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.068      ;
; 0.850 ; clock_count:inst25|r_o[1]    ; clock_count:inst25|r_o[3]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.068      ;
; 0.851 ; clock_count:inst25|r_o[3]    ; clock_count:inst25|r_o[4]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.069      ;
; 0.851 ; clk_divider:inst14|count[4]  ; clk_divider:inst14|count[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.069      ;
; 0.853 ; clock_count:inst25|r_o[3]    ; clock_count:inst25|r_o[5]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.071      ;
; 0.859 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.077      ;
; 0.860 ; clk_divider:inst14|count[14] ; clk_divider:inst14|count[15] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; clk_divider:inst14|count[18] ; clk_divider:inst14|count[19] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.861 ; clk_divider:inst14|count[12] ; clk_divider:inst14|count[14] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; clk_divider:inst14|count[6]  ; clk_divider:inst14|count[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; clk_divider:inst14|count[16] ; clk_divider:inst14|count[17] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.862 ; clk_divider:inst14|count[22] ; clk_divider:inst14|count[23] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; clk_divider:inst14|count[8]  ; clk_divider:inst14|count[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.863 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.081      ;
; 0.863 ; clk_divider:inst14|count[16] ; clk_divider:inst14|count[18] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.081      ;
; 0.863 ; clk_divider:inst14|count[10] ; clk_divider:inst14|count[12] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.081      ;
; 0.864 ; clk_divider:inst14|count[21] ; clk_divider:inst14|count[21] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.082      ;
; 0.866 ; clk_divider:inst14|count[10] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.084      ;
; 0.867 ; clk_divider:inst14|count[8]  ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.085      ;
; 0.885 ; clk_divider:inst14|count[21] ; clk_divider:inst14|count[24] ; clk          ; clk         ; 0.000        ; 0.425      ; 1.467      ;
; 0.906 ; clk_divider:inst14|count[24] ; clk_divider:inst14|clk_out   ; clk          ; clk         ; 0.000        ; -0.288     ; 0.775      ;
; 0.927 ; clk_divider:inst14|count[20] ; clk_divider:inst14|clk_out   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.146      ;
; 0.944 ; clock_count:inst25|r_o[2]    ; clock_count:inst25|r_o[4]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.162      ;
; 0.945 ; clock_count:inst25|r_o[4]    ; clock_count:inst25|r_o[6]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.163      ;
; 0.946 ; clock_count:inst25|r_o[2]    ; clock_count:inst25|r_o[5]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.164      ;
; 0.955 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.173      ;
; 0.955 ; clk_divider:inst14|count[15] ; clk_divider:inst14|count[17] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.173      ;
; 0.955 ; clk_divider:inst14|count[7]  ; clk_divider:inst14|count[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.173      ;
; 0.956 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[5]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.956 ; clk_divider:inst14|count[17] ; clk_divider:inst14|count[19] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.956 ; clk_divider:inst14|count[5]  ; clk_divider:inst14|count[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.956 ; clk_divider:inst14|count[21] ; clk_divider:inst14|count[23] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.957 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.175      ;
; 0.957 ; clk_divider:inst14|count[15] ; clk_divider:inst14|count[18] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.175      ;
; 0.958 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.176      ;
; 0.959 ; clk_divider:inst14|count[19] ; clk_divider:inst14|count[22] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.177      ;
; 0.960 ; clock_count:inst25|r_o[1]    ; clock_count:inst25|r_o[4]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.178      ;
; 0.961 ; clk_divider:inst14|count[11] ; clk_divider:inst14|count[14] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.179      ;
; 0.961 ; clk_divider:inst14|count[4]  ; clk_divider:inst14|count[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.179      ;
; 0.962 ; clock_count:inst25|r_o[1]    ; clock_count:inst25|r_o[5]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.180      ;
; 0.963 ; clock_count:inst25|r_o[3]    ; clock_count:inst25|r_o[6]    ; clk          ; clk         ; 0.000        ; 0.061      ; 1.181      ;
; 0.971 ; clk_divider:inst14|count[12] ; clk_divider:inst14|count[15] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.189      ;
; 0.971 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[5]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.189      ;
; 0.972 ; clk_divider:inst14|count[14] ; clk_divider:inst14|count[17] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.190      ;
; 0.973 ; clk_divider:inst14|count[16] ; clk_divider:inst14|count[16] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.191      ;
; 0.973 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.191      ;
; 0.973 ; clk_divider:inst14|count[6]  ; clk_divider:inst14|count[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.191      ;
; 0.973 ; clk_divider:inst14|count[16] ; clk_divider:inst14|count[19] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.191      ;
; 0.973 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.191      ;
; 0.974 ; clk_divider:inst14|count[14] ; clk_divider:inst14|count[18] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.192      ;
; 0.974 ; clk_divider:inst14|count[18] ; clk_divider:inst14|count[22] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.192      ;
; 0.975 ; clk_divider:inst14|count[9]  ; clk_divider:inst14|count[12] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.193      ;
; 0.975 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.193      ;
; 0.975 ; clk_divider:inst14|count[10] ; clk_divider:inst14|count[14] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.193      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|clk_out   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_count:inst25|r_o[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_count:inst25|r_o[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_count:inst25|r_o[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_count:inst25|r_o[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_count:inst25|r_o[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_count:inst25|r_o[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_count:inst25|r_o[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter:inst15|inc_old       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter:inst15|r_o[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter:inst15|r_o[1]        ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[24] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[12] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[14] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[15] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[16] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[17] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[18] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[19] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[21] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[22] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[23] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|clk_out   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[0]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[10] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[11] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[13] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[1]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[20] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[2]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[3]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[4]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[5]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[6]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[7]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[8]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[9]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_count:inst25|r_o[1]    ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_count:inst25|r_o[2]    ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_count:inst25|r_o[3]    ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_count:inst25|r_o[4]    ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_count:inst25|r_o[5]    ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_count:inst25|r_o[6]    ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter:inst15|inc_old       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter:inst15|r_o[0]        ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter:inst15|r_o[1]        ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_count:inst25|r_o[0]    ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[24]|clk         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                  ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|clk_out|clk           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[13]|clk         ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[20]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[0]|clk          ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[10]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[11]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[12]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[14]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[15]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[16]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[17]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[18]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[19]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[1]|clk          ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[21]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[22]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[23]|clk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[2]|clk          ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[3]|clk          ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[4]|clk          ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[5]|clk          ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[6]|clk          ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[7]|clk          ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[8]|clk          ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[9]|clk          ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_divider:inst14|clk_out'                                                      ;
+--------+--------------+----------------+------------+----------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                      ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------+----------------------------+------------+------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|count[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|dif[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|dif[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|old_button0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|old_button1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|old_button2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|old_button3     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_en_show       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_l_en          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_l_sync_reset  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_s_addr[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_s_addr[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_s_addr[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_s_addr[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_s_addr[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_s_we          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_score[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_score[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_score[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_score[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_score[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_sel_turn      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.cpu0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.cpu1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.cpu2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.cpu3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.game_over ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.gen0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.gen1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.gen2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.init      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.play0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.play1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.play2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; lfsr:inst2|r_lfsr[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; lfsr:inst2|r_lfsr[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; lfsr:inst2|r_lfsr[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; lfsr:inst2|r_lfsr[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; lfsr:inst2|r_lfsr[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; lfsr:inst2|r_lfsr[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; lfsr:inst2|r_lfsr[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|addr_reg[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|addr_reg[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|addr_reg[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|addr_reg[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|addr_reg[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~10        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~11        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~12        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~13        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~14        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~15        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~16        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~17        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~18        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~19        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~20        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~21        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~22        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~23        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~24        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~25        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~26        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~27        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~28        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~29        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~30        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~31        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~32        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~33        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~34        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~35        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~36        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~37        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~38        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~39        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~40        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~41        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~42        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~43        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~44        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~45        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~46        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~47        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~48        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~49        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~50        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~51        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~52        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~53        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~54        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~55        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~56        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~57        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~58        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~59        ;
+--------+--------------+----------------+------------+----------------------------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; begin     ; clk                        ; 1.405 ; 1.494 ; Rise       ; clk                        ;
; dif       ; clk                        ; 1.889 ; 2.322 ; Rise       ; clk                        ;
; begin     ; clk_divider:inst14|clk_out ; 2.274 ; 2.308 ; Rise       ; clk_divider:inst14|clk_out ;
; button_0  ; clk_divider:inst14|clk_out ; 3.915 ; 3.889 ; Rise       ; clk_divider:inst14|clk_out ;
; button_1  ; clk_divider:inst14|clk_out ; 4.063 ; 4.021 ; Rise       ; clk_divider:inst14|clk_out ;
; button_2  ; clk_divider:inst14|clk_out ; 5.444 ; 5.735 ; Rise       ; clk_divider:inst14|clk_out ;
; button_3  ; clk_divider:inst14|clk_out ; 4.934 ; 5.469 ; Rise       ; clk_divider:inst14|clk_out ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; begin     ; clk                        ; -0.227 ; -0.300 ; Rise       ; clk                        ;
; dif       ; clk                        ; -1.364 ; -1.788 ; Rise       ; clk                        ;
; begin     ; clk_divider:inst14|clk_out ; -0.509 ; -0.608 ; Rise       ; clk_divider:inst14|clk_out ;
; button_0  ; clk_divider:inst14|clk_out ; -0.196 ; -0.242 ; Rise       ; clk_divider:inst14|clk_out ;
; button_1  ; clk_divider:inst14|clk_out ; -0.288 ; -0.327 ; Rise       ; clk_divider:inst14|clk_out ;
; button_2  ; clk_divider:inst14|clk_out ; -1.391 ; -1.759 ; Rise       ; clk_divider:inst14|clk_out ;
; button_3  ; clk_divider:inst14|clk_out ; -1.539 ; -1.974 ; Rise       ; clk_divider:inst14|clk_out ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+----------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port      ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+----------------+----------------------------+--------+--------+------------+----------------------------+
; difficulty[*]  ; clk                        ; 7.198  ; 7.317  ; Rise       ; clk                        ;
;  difficulty[0] ; clk                        ; 5.620  ; 5.586  ; Rise       ; clk                        ;
;  difficulty[1] ; clk                        ; 6.481  ; 6.502  ; Rise       ; clk                        ;
;  difficulty[2] ; clk                        ; 5.596  ; 5.626  ; Rise       ; clk                        ;
;  difficulty[3] ; clk                        ; 7.167  ; 7.285  ; Rise       ; clk                        ;
;  difficulty[4] ; clk                        ; 6.586  ; 6.500  ; Rise       ; clk                        ;
;  difficulty[6] ; clk                        ; 7.198  ; 7.317  ; Rise       ; clk                        ;
; led0           ; clk_divider:inst14|clk_out ; 9.745  ; 9.757  ; Rise       ; clk_divider:inst14|clk_out ;
; led1           ; clk_divider:inst14|clk_out ; 10.974 ; 10.981 ; Rise       ; clk_divider:inst14|clk_out ;
; led2           ; clk_divider:inst14|clk_out ; 10.600 ; 10.600 ; Rise       ; clk_divider:inst14|clk_out ;
; led3           ; clk_divider:inst14|clk_out ; 10.930 ; 10.888 ; Rise       ; clk_divider:inst14|clk_out ;
; score0[*]      ; clk_divider:inst14|clk_out ; 7.732  ; 7.685  ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[0]     ; clk_divider:inst14|clk_out ; 7.607  ; 7.685  ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[1]     ; clk_divider:inst14|clk_out ; 7.480  ; 7.393  ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[2]     ; clk_divider:inst14|clk_out ; 7.601  ; 7.436  ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[3]     ; clk_divider:inst14|clk_out ; 7.485  ; 7.408  ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[4]     ; clk_divider:inst14|clk_out ; 7.554  ; 7.486  ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[5]     ; clk_divider:inst14|clk_out ; 7.466  ; 7.415  ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[6]     ; clk_divider:inst14|clk_out ; 7.732  ; 7.648  ; Rise       ; clk_divider:inst14|clk_out ;
; score1[*]      ; clk_divider:inst14|clk_out ; 7.920  ; 8.160  ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[0]     ; clk_divider:inst14|clk_out ; 6.745  ; 6.636  ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[1]     ; clk_divider:inst14|clk_out ; 7.920  ; 8.160  ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[2]     ; clk_divider:inst14|clk_out ; 6.921  ; 7.016  ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[3]     ; clk_divider:inst14|clk_out ; 6.981  ; 7.092  ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[4]     ; clk_divider:inst14|clk_out ; 6.984  ; 7.026  ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[6]     ; clk_divider:inst14|clk_out ; 6.971  ; 7.082  ; Rise       ; clk_divider:inst14|clk_out ;
+----------------+----------------------------+--------+--------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                         ;
+----------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port      ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+----------------+----------------------------+-------+-------+------------+----------------------------+
; difficulty[*]  ; clk                        ; 5.476 ; 5.467 ; Rise       ; clk                        ;
;  difficulty[0] ; clk                        ; 5.497 ; 5.467 ; Rise       ; clk                        ;
;  difficulty[1] ; clk                        ; 5.967 ; 5.983 ; Rise       ; clk                        ;
;  difficulty[2] ; clk                        ; 5.476 ; 5.502 ; Rise       ; clk                        ;
;  difficulty[3] ; clk                        ; 6.674 ; 6.650 ; Rise       ; clk                        ;
;  difficulty[4] ; clk                        ; 6.001 ; 6.040 ; Rise       ; clk                        ;
;  difficulty[6] ; clk                        ; 6.705 ; 6.681 ; Rise       ; clk                        ;
; led0           ; clk_divider:inst14|clk_out ; 5.705 ; 5.661 ; Rise       ; clk_divider:inst14|clk_out ;
; led1           ; clk_divider:inst14|clk_out ; 5.959 ; 5.845 ; Rise       ; clk_divider:inst14|clk_out ;
; led2           ; clk_divider:inst14|clk_out ; 5.961 ; 5.840 ; Rise       ; clk_divider:inst14|clk_out ;
; led3           ; clk_divider:inst14|clk_out ; 5.791 ; 5.687 ; Rise       ; clk_divider:inst14|clk_out ;
; score0[*]      ; clk_divider:inst14|clk_out ; 6.083 ; 6.009 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[0]     ; clk_divider:inst14|clk_out ; 6.212 ; 6.345 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[1]     ; clk_divider:inst14|clk_out ; 6.083 ; 6.087 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[2]     ; clk_divider:inst14|clk_out ; 6.516 ; 6.508 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[3]     ; clk_divider:inst14|clk_out ; 6.096 ; 6.015 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[4]     ; clk_divider:inst14|clk_out ; 6.341 ; 6.203 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[5]     ; clk_divider:inst14|clk_out ; 6.091 ; 6.009 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[6]     ; clk_divider:inst14|clk_out ; 6.332 ; 6.252 ; Rise       ; clk_divider:inst14|clk_out ;
; score1[*]      ; clk_divider:inst14|clk_out ; 5.951 ; 5.943 ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[0]     ; clk_divider:inst14|clk_out ; 5.951 ; 5.943 ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[1]     ; clk_divider:inst14|clk_out ; 7.220 ; 7.345 ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[2]     ; clk_divider:inst14|clk_out ; 6.075 ; 6.152 ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[3]     ; clk_divider:inst14|clk_out ; 6.130 ; 6.212 ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[4]     ; clk_divider:inst14|clk_out ; 6.192 ; 6.114 ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[6]     ; clk_divider:inst14|clk_out ; 6.120 ; 6.202 ; Rise       ; clk_divider:inst14|clk_out ;
+----------------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; button_0   ; led0        ; 5.454 ;    ;    ; 5.464 ;
; button_1   ; led1        ; 5.758 ;    ;    ; 5.748 ;
; button_2   ; led2        ; 6.819 ;    ;    ; 7.176 ;
; button_3   ; led3        ; 7.018 ;    ;    ; 7.462 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; button_0   ; led0        ; 5.346 ;    ;    ; 5.359 ;
; button_1   ; led1        ; 5.639 ;    ;    ; 5.635 ;
; button_2   ; led2        ; 6.660 ;    ;    ; 7.007 ;
; button_3   ; led3        ; 6.841 ;    ;    ; 7.273 ;
+------------+-------------+-------+----+----+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                         ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 185.7 MHz  ; 185.7 MHz       ; clk_divider:inst14|clk_out ;                                                               ;
; 355.11 MHz ; 250.0 MHz       ; clk                        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk_divider:inst14|clk_out ; -4.385 ; -219.564      ;
; clk                        ; -1.816 ; -30.660       ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; clk_divider:inst14|clk_out ; 0.299 ; 0.000         ;
; clk                        ; 0.312 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -39.000       ;
; clk_divider:inst14|clk_out ; -1.000 ; -114.000      ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_divider:inst14|clk_out'                                                                                                         ;
+--------+----------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -4.385 ; sequence:inst1|addr_reg[3] ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.061     ; 5.319      ;
; -4.371 ; sequence:inst1|addr_reg[3] ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.061     ; 5.305      ;
; -4.347 ; sequence:inst1|addr_reg[2] ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.061     ; 5.281      ;
; -4.329 ; sequence:inst1|addr_reg[2] ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.061     ; 5.263      ;
; -4.328 ; sequence:inst1|addr_reg[0] ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.057     ; 5.266      ;
; -4.310 ; sequence:inst1|addr_reg[0] ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.057     ; 5.248      ;
; -4.304 ; sequence:inst1|ram~50      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.064     ; 5.235      ;
; -4.290 ; sequence:inst1|ram~50      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.064     ; 5.221      ;
; -4.285 ; sequence:inst1|addr_reg[3] ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.061     ; 5.219      ;
; -4.271 ; sequence:inst1|addr_reg[3] ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.061     ; 5.205      ;
; -4.257 ; sequence:inst1|ram~58      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.049     ; 5.203      ;
; -4.248 ; sequence:inst1|addr_reg[1] ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.057     ; 5.186      ;
; -4.247 ; sequence:inst1|addr_reg[2] ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.061     ; 5.181      ;
; -4.239 ; sequence:inst1|ram~58      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.049     ; 5.185      ;
; -4.230 ; sequence:inst1|addr_reg[1] ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.057     ; 5.168      ;
; -4.229 ; sequence:inst1|addr_reg[2] ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.061     ; 5.163      ;
; -4.228 ; sequence:inst1|addr_reg[0] ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.057     ; 5.166      ;
; -4.226 ; sequence:inst1|ram~20      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.060     ; 5.161      ;
; -4.210 ; sequence:inst1|addr_reg[0] ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.057     ; 5.148      ;
; -4.208 ; sequence:inst1|ram~20      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.060     ; 5.143      ;
; -4.204 ; sequence:inst1|ram~50      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.064     ; 5.135      ;
; -4.190 ; sequence:inst1|ram~50      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.064     ; 5.121      ;
; -4.157 ; sequence:inst1|ram~58      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.049     ; 5.103      ;
; -4.150 ; sequence:inst1|ram~56      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.052     ; 5.093      ;
; -4.148 ; sequence:inst1|addr_reg[1] ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.057     ; 5.086      ;
; -4.145 ; sequence:inst1|ram~54      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.047     ; 5.093      ;
; -4.139 ; sequence:inst1|ram~58      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.049     ; 5.085      ;
; -4.136 ; sequence:inst1|ram~56      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.052     ; 5.079      ;
; -4.130 ; sequence:inst1|addr_reg[1] ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.057     ; 5.068      ;
; -4.126 ; sequence:inst1|ram~20      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.060     ; 5.061      ;
; -4.119 ; sequence:inst1|ram~54      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.047     ; 5.067      ;
; -4.108 ; sequence:inst1|ram~20      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.060     ; 5.043      ;
; -4.095 ; sequence:inst1|ram~63      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.049     ; 5.041      ;
; -4.077 ; sequence:inst1|ram~63      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.049     ; 5.023      ;
; -4.063 ; sequence:inst1|ram~59      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.049     ; 5.009      ;
; -4.050 ; sequence:inst1|ram~56      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.052     ; 4.993      ;
; -4.045 ; sequence:inst1|ram~59      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.049     ; 4.991      ;
; -4.045 ; sequence:inst1|ram~54      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.047     ; 4.993      ;
; -4.042 ; sequence:inst1|ram~26      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.047     ; 4.990      ;
; -4.036 ; sequence:inst1|ram~56      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.052     ; 4.979      ;
; -4.024 ; sequence:inst1|ram~26      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.047     ; 4.972      ;
; -4.019 ; sequence:inst1|ram~54      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.047     ; 4.967      ;
; -4.015 ; sequence:inst1|ram~60      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.051     ; 4.959      ;
; -4.005 ; sequence:inst1|ram~18      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.049     ; 4.951      ;
; -3.997 ; sequence:inst1|ram~60      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.051     ; 4.941      ;
; -3.995 ; sequence:inst1|ram~63      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.049     ; 4.941      ;
; -3.989 ; sequence:inst1|ram~35      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.064     ; 4.920      ;
; -3.987 ; sequence:inst1|ram~18      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.049     ; 4.933      ;
; -3.984 ; sequence:inst1|ram~35      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.064     ; 4.915      ;
; -3.977 ; sequence:inst1|ram~63      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.049     ; 4.923      ;
; -3.963 ; sequence:inst1|ram~59      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.049     ; 4.909      ;
; -3.945 ; sequence:inst1|ram~59      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.049     ; 4.891      ;
; -3.942 ; sequence:inst1|ram~26      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.047     ; 4.890      ;
; -3.924 ; sequence:inst1|ram~26      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.047     ; 4.872      ;
; -3.915 ; sequence:inst1|ram~60      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.051     ; 4.859      ;
; -3.910 ; sequence:inst1|ram~10      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.053     ; 4.852      ;
; -3.905 ; sequence:inst1|ram~18      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.049     ; 4.851      ;
; -3.897 ; sequence:inst1|ram~60      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.051     ; 4.841      ;
; -3.894 ; sequence:inst1|ram~42      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.062     ; 4.827      ;
; -3.892 ; sequence:inst1|ram~10      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.053     ; 4.834      ;
; -3.889 ; sequence:inst1|ram~35      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.064     ; 4.820      ;
; -3.887 ; sequence:inst1|ram~18      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.049     ; 4.833      ;
; -3.885 ; sequence:inst1|ram~12      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.049     ; 4.831      ;
; -3.884 ; sequence:inst1|ram~35      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.064     ; 4.815      ;
; -3.881 ; sequence:inst1|addr_reg[3] ; control:inst|r_score[0] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.061     ; 4.815      ;
; -3.880 ; sequence:inst1|ram~42      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.062     ; 4.813      ;
; -3.867 ; sequence:inst1|ram~12      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.049     ; 4.813      ;
; -3.837 ; sequence:inst1|addr_reg[2] ; control:inst|r_score[0] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.061     ; 4.771      ;
; -3.820 ; sequence:inst1|ram~51      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.064     ; 4.751      ;
; -3.810 ; sequence:inst1|ram~10      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.053     ; 4.752      ;
; -3.802 ; sequence:inst1|ram~51      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.064     ; 4.733      ;
; -3.800 ; sequence:inst1|ram~50      ; control:inst|r_score[0] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.064     ; 4.731      ;
; -3.798 ; sequence:inst1|addr_reg[0] ; control:inst|r_score[0] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.057     ; 4.736      ;
; -3.794 ; sequence:inst1|ram~42      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.062     ; 4.727      ;
; -3.792 ; sequence:inst1|ram~10      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.053     ; 4.734      ;
; -3.791 ; sequence:inst1|ram~53      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.052     ; 4.734      ;
; -3.790 ; sequence:inst1|ram~48      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.051     ; 4.734      ;
; -3.785 ; sequence:inst1|ram~12      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.049     ; 4.731      ;
; -3.780 ; sequence:inst1|ram~42      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.062     ; 4.713      ;
; -3.773 ; sequence:inst1|ram~53      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.052     ; 4.716      ;
; -3.772 ; sequence:inst1|ram~48      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.051     ; 4.716      ;
; -3.767 ; sequence:inst1|ram~12      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.049     ; 4.713      ;
; -3.764 ; sequence:inst1|ram~8       ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.057     ; 4.702      ;
; -3.750 ; sequence:inst1|ram~62      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.049     ; 4.696      ;
; -3.746 ; sequence:inst1|ram~8       ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.057     ; 4.684      ;
; -3.745 ; sequence:inst1|ram~58      ; control:inst|r_score[0] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.049     ; 4.691      ;
; -3.733 ; sequence:inst1|ram~49      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.051     ; 4.677      ;
; -3.720 ; sequence:inst1|ram~51      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.064     ; 4.651      ;
; -3.715 ; sequence:inst1|ram~49      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.051     ; 4.659      ;
; -3.710 ; sequence:inst1|addr_reg[1] ; control:inst|r_score[0] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.057     ; 4.648      ;
; -3.702 ; sequence:inst1|ram~51      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.064     ; 4.633      ;
; -3.696 ; sequence:inst1|ram~20      ; control:inst|r_score[0] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.060     ; 4.631      ;
; -3.691 ; sequence:inst1|ram~53      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.052     ; 4.634      ;
; -3.690 ; sequence:inst1|ram~48      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.051     ; 4.634      ;
; -3.676 ; sequence:inst1|ram~55      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.047     ; 4.624      ;
; -3.673 ; sequence:inst1|ram~53      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.052     ; 4.616      ;
; -3.672 ; sequence:inst1|ram~48      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.051     ; 4.616      ;
; -3.664 ; sequence:inst1|ram~70      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.048     ; 4.611      ;
; -3.664 ; sequence:inst1|ram~8       ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.057     ; 4.602      ;
; -3.661 ; sequence:inst1|ram~62      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.049     ; 4.607      ;
+--------+----------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                          ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.816 ; clk_divider:inst14|count[9]  ; clk_divider:inst14|clk_out   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.756      ;
; -1.758 ; clk_divider:inst14|count[8]  ; clk_divider:inst14|clk_out   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.698      ;
; -1.751 ; clk_divider:inst14|count[7]  ; clk_divider:inst14|clk_out   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.691      ;
; -1.720 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.660      ;
; -1.695 ; clk_divider:inst14|count[9]  ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.635      ;
; -1.695 ; clk_divider:inst14|count[9]  ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.635      ;
; -1.653 ; clk_divider:inst14|count[10] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.593      ;
; -1.653 ; clk_divider:inst14|count[10] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.593      ;
; -1.652 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.592      ;
; -1.638 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.578      ;
; -1.638 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.578      ;
; -1.634 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.574      ;
; -1.634 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.574      ;
; -1.624 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.564      ;
; -1.601 ; clk_divider:inst14|count[9]  ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.541      ;
; -1.585 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.526      ;
; -1.577 ; clk_divider:inst14|count[10] ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.517      ;
; -1.576 ; clk_divider:inst14|count[9]  ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.517      ;
; -1.569 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.509      ;
; -1.569 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.509      ;
; -1.561 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.502      ;
; -1.558 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.498      ;
; -1.548 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.488      ;
; -1.544 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.484      ;
; -1.543 ; clk_divider:inst14|count[10] ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.484      ;
; -1.540 ; clk_divider:inst14|count[10] ; clk_divider:inst14|clk_out   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.480      ;
; -1.530 ; clk_divider:inst14|count[22] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.470      ;
; -1.530 ; clk_divider:inst14|count[22] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.470      ;
; -1.529 ; clk_divider:inst14|count[9]  ; clk_divider:inst14|count[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.470      ;
; -1.525 ; clk_divider:inst14|count[15] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.465      ;
; -1.525 ; clk_divider:inst14|count[15] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.465      ;
; -1.524 ; clk_divider:inst14|count[5]  ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.464      ;
; -1.521 ; clk_divider:inst14|count[19] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.461      ;
; -1.521 ; clk_divider:inst14|count[19] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.461      ;
; -1.519 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.460      ;
; -1.515 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.456      ;
; -1.513 ; clk_divider:inst14|count[10] ; clk_divider:inst14|count[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.454      ;
; -1.512 ; clk_divider:inst14|count[9]  ; clk_divider:inst14|count[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.452      ;
; -1.512 ; clk_divider:inst14|count[9]  ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.452      ;
; -1.504 ; clk_divider:inst14|count[10] ; clk_divider:inst14|count[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.444      ;
; -1.504 ; clk_divider:inst14|count[10] ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.444      ;
; -1.490 ; clk_divider:inst14|count[23] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.430      ;
; -1.490 ; clk_divider:inst14|count[23] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.430      ;
; -1.484 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.425      ;
; -1.482 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.423      ;
; -1.475 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.415      ;
; -1.475 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.415      ;
; -1.468 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.408      ;
; -1.466 ; clk_divider:inst14|count[21] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.406      ;
; -1.466 ; clk_divider:inst14|count[21] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.406      ;
; -1.464 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[24] ; clk          ; clk         ; 1.000        ; 0.263      ; 2.722      ;
; -1.450 ; clk_divider:inst14|count[22] ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.390      ;
; -1.450 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.391      ;
; -1.444 ; clk_divider:inst14|count[4]  ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.384      ;
; -1.443 ; clk_divider:inst14|count[24] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.386     ; 2.052      ;
; -1.443 ; clk_divider:inst14|count[24] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.386     ; 2.052      ;
; -1.431 ; clk_divider:inst14|count[15] ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.371      ;
; -1.431 ; clk_divider:inst14|count[16] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.371      ;
; -1.431 ; clk_divider:inst14|count[16] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.371      ;
; -1.430 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.371      ;
; -1.427 ; clk_divider:inst14|count[19] ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.367      ;
; -1.426 ; clk_divider:inst14|count[11] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.366      ;
; -1.426 ; clk_divider:inst14|count[11] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.366      ;
; -1.419 ; clk_divider:inst14|count[7]  ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.359      ;
; -1.416 ; clk_divider:inst14|count[22] ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.357      ;
; -1.411 ; clk_divider:inst14|count[8]  ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.351      ;
; -1.411 ; clk_divider:inst14|count[8]  ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.351      ;
; -1.407 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[23] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.348      ;
; -1.406 ; clk_divider:inst14|count[15] ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.347      ;
; -1.404 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[22] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.345      ;
; -1.402 ; clk_divider:inst14|count[19] ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.343      ;
; -1.398 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.338      ;
; -1.396 ; clk_divider:inst14|count[23] ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.336      ;
; -1.396 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[24] ; clk          ; clk         ; 1.000        ; 0.263      ; 2.654      ;
; -1.388 ; clk_divider:inst14|count[13] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.328      ;
; -1.388 ; clk_divider:inst14|count[13] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.328      ;
; -1.386 ; clk_divider:inst14|count[22] ; clk_divider:inst14|count[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.327      ;
; -1.386 ; clk_divider:inst14|count[21] ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.326      ;
; -1.386 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[23] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.327      ;
; -1.377 ; clk_divider:inst14|count[22] ; clk_divider:inst14|count[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.317      ;
; -1.377 ; clk_divider:inst14|count[22] ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.317      ;
; -1.374 ; clk_divider:inst14|count[4]  ; clk_divider:inst14|count[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.315      ;
; -1.371 ; clk_divider:inst14|count[23] ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.312      ;
; -1.368 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[24] ; clk          ; clk         ; 1.000        ; 0.263      ; 2.626      ;
; -1.365 ; clk_divider:inst14|count[5]  ; clk_divider:inst14|count[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.306      ;
; -1.364 ; clk_divider:inst14|count[15] ; clk_divider:inst14|count[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.305      ;
; -1.355 ; clk_divider:inst14|count[15] ; clk_divider:inst14|count[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.295      ;
; -1.355 ; clk_divider:inst14|count[15] ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.295      ;
; -1.355 ; clk_divider:inst14|count[16] ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.295      ;
; -1.355 ; clk_divider:inst14|count[19] ; clk_divider:inst14|count[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.296      ;
; -1.354 ; clk_divider:inst14|count[6]  ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.294      ;
; -1.352 ; clk_divider:inst14|count[20] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.292      ;
; -1.352 ; clk_divider:inst14|count[20] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.292      ;
; -1.352 ; clk_divider:inst14|count[21] ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.293      ;
; -1.349 ; clk_divider:inst14|count[24] ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.386     ; 1.958      ;
; -1.348 ; clk_divider:inst14|count[7]  ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.288      ;
; -1.348 ; clk_divider:inst14|count[7]  ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.288      ;
; -1.345 ; clk_divider:inst14|count[11] ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.285      ;
; -1.336 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[22] ; clk          ; clk         ; 1.000        ; -0.054     ; 2.277      ;
; -1.333 ; clk_divider:inst14|count[19] ; clk_divider:inst14|count[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.273      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_divider:inst14|clk_out'                                                                                                                ;
+-------+------------------------------+------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.299 ; control:inst|count[1]        ; control:inst|count[1]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; control:inst|count[0]        ; control:inst|count[0]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; control:inst|count[4]        ; control:inst|count[4]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; control:inst|count[2]        ; control:inst|count[2]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; control:inst|count[3]        ; control:inst|count[3]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.068      ; 0.511      ;
; 0.312 ; control:inst|r_en_show       ; control:inst|r_en_show       ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; control:inst|state.play2     ; control:inst|state.play2     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; control:inst|state.game_over ; control:inst|state.game_over ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; control:inst|r_s_we          ; control:inst|r_s_we          ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; control:inst|r_l_sync_reset  ; control:inst|r_l_sync_reset  ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; control:inst|r_l_en          ; control:inst|r_l_en          ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.054      ; 0.511      ;
; 0.351 ; control:inst|state.cpu1      ; control:inst|state.cpu2      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 0.550      ;
; 0.352 ; control:inst|state.cpu1      ; control:inst|r_sel_turn      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 0.551      ;
; 0.361 ; control:inst|state.gen0      ; control:inst|state.gen1      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.054      ; 0.559      ;
; 0.372 ; control:inst|state.gen1      ; control:inst|state.gen2      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.054      ; 0.570      ;
; 0.423 ; lfsr:inst2|r_lfsr[7]         ; lfsr:inst2|r_lfsr[6]         ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 0.622      ;
; 0.433 ; lfsr:inst2|r_lfsr[3]         ; lfsr:inst2|r_lfsr[2]         ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 0.632      ;
; 0.433 ; lfsr:inst2|r_lfsr[4]         ; lfsr:inst2|r_lfsr[3]         ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 0.632      ;
; 0.471 ; control:inst|state.cpu2      ; control:inst|state.cpu3      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 0.670      ;
; 0.475 ; control:inst|state.cpu3      ; control:inst|state.cpu1      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 0.674      ;
; 0.501 ; control:inst|r_score[4]      ; control:inst|r_score[4]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 0.700      ;
; 0.504 ; clock_count:inst25|r_o[5]    ; lfsr:inst2|r_lfsr[6]         ; clk                        ; clk_divider:inst14|clk_out ; 0.000        ; -0.142     ; 0.536      ;
; 0.504 ; clock_count:inst25|r_o[4]    ; lfsr:inst2|r_lfsr[5]         ; clk                        ; clk_divider:inst14|clk_out ; 0.000        ; -0.142     ; 0.536      ;
; 0.504 ; clock_count:inst25|r_o[2]    ; lfsr:inst2|r_lfsr[3]         ; clk                        ; clk_divider:inst14|clk_out ; 0.000        ; -0.142     ; 0.536      ;
; 0.504 ; clock_count:inst25|r_o[1]    ; lfsr:inst2|r_lfsr[2]         ; clk                        ; clk_divider:inst14|clk_out ; 0.000        ; -0.142     ; 0.536      ;
; 0.514 ; clock_count:inst25|r_o[6]    ; lfsr:inst2|r_lfsr[7]         ; clk                        ; clk_divider:inst14|clk_out ; 0.000        ; -0.142     ; 0.546      ;
; 0.517 ; clock_count:inst25|r_o[0]    ; lfsr:inst2|r_lfsr[1]         ; clk                        ; clk_divider:inst14|clk_out ; 0.000        ; -0.143     ; 0.548      ;
; 0.519 ; control:inst|r_score[2]      ; control:inst|r_score[2]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 0.718      ;
; 0.519 ; control:inst|state.gen0      ; control:inst|r_l_en          ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.054      ; 0.717      ;
; 0.520 ; control:inst|r_score[3]      ; control:inst|r_score[3]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 0.719      ;
; 0.521 ; control:inst|r_score[1]      ; control:inst|r_score[1]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 0.720      ;
; 0.522 ; control:inst|r_score[0]      ; control:inst|r_score[0]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 0.721      ;
; 0.524 ; counter:inst15|r_o[0]        ; control:inst|dif[4]          ; clk                        ; clk_divider:inst14|clk_out ; 0.000        ; -0.138     ; 0.560      ;
; 0.525 ; counter:inst15|r_o[0]        ; control:inst|dif[3]          ; clk                        ; clk_divider:inst14|clk_out ; 0.000        ; -0.138     ; 0.561      ;
; 0.527 ; lfsr:inst2|r_lfsr[6]         ; lfsr:inst2|r_lfsr[5]         ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 0.726      ;
; 0.536 ; control:inst|state.gen2      ; control:inst|state.gen0      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.054      ; 0.734      ;
; 0.539 ; control:inst|state.gen1      ; control:inst|r_s_we          ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.054      ; 0.737      ;
; 0.555 ; control:inst|state.gen1      ; control:inst|r_l_en          ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.054      ; 0.753      ;
; 0.558 ; control:inst|count[0]        ; control:inst|count[1]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.068      ; 0.770      ;
; 0.566 ; lfsr:inst2|r_lfsr[5]         ; lfsr:inst2|r_lfsr[4]         ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 0.765      ;
; 0.594 ; clock_count:inst25|r_o[3]    ; lfsr:inst2|r_lfsr[4]         ; clk                        ; clk_divider:inst14|clk_out ; 0.000        ; -0.142     ; 0.626      ;
; 0.595 ; lfsr:inst2|r_lfsr[2]         ; lfsr:inst2|r_lfsr[1]         ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 0.794      ;
; 0.635 ; control:inst|state.gen2      ; control:inst|r_l_sync_reset  ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.054      ; 0.833      ;
; 0.637 ; control:inst|state.play1     ; control:inst|state.play2     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.054      ; 0.835      ;
; 0.659 ; control:inst|state.cpu3      ; control:inst|r_s_addr[4]     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.054      ; 0.857      ;
; 0.660 ; control:inst|state.cpu3      ; control:inst|r_s_addr[3]     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.054      ; 0.858      ;
; 0.660 ; control:inst|state.cpu3      ; control:inst|r_s_addr[2]     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.054      ; 0.858      ;
; 0.660 ; control:inst|state.cpu3      ; control:inst|r_s_addr[0]     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.054      ; 0.858      ;
; 0.663 ; control:inst|state.cpu3      ; control:inst|r_s_addr[1]     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.054      ; 0.861      ;
; 0.674 ; lfsr:inst2|r_lfsr[1]         ; lfsr:inst2|r_lfsr[7]         ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.054      ; 0.872      ;
; 0.680 ; lfsr:inst2|r_lfsr[1]         ; lfsr:inst2|r_lfsr[6]         ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.054      ; 0.878      ;
; 0.694 ; control:inst|state.play2     ; control:inst|r_score[0]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 0.893      ;
; 0.694 ; control:inst|state.play2     ; control:inst|r_score[3]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 0.893      ;
; 0.694 ; control:inst|state.play2     ; control:inst|r_score[4]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 0.893      ;
; 0.694 ; control:inst|state.play2     ; control:inst|r_score[2]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 0.893      ;
; 0.694 ; control:inst|state.play2     ; control:inst|r_score[1]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 0.893      ;
; 0.697 ; counter:inst15|r_o[1]        ; control:inst|dif[4]          ; clk                        ; clk_divider:inst14|clk_out ; 0.000        ; -0.138     ; 0.733      ;
; 0.706 ; control:inst|state.cpu2      ; control:inst|r_en_show       ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 0.905      ;
; 0.749 ; control:inst|state.cpu3      ; control:inst|state.play0     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 0.948      ;
; 0.765 ; control:inst|r_score[3]      ; control:inst|r_score[4]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 0.964      ;
; 0.766 ; control:inst|r_score[1]      ; control:inst|r_score[2]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 0.965      ;
; 0.768 ; control:inst|r_score[2]      ; control:inst|r_score[3]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 0.967      ;
; 0.773 ; control:inst|r_score[0]      ; control:inst|r_score[1]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 0.972      ;
; 0.774 ; control:inst|state.cpu3      ; control:inst|count[0]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.384      ; 1.302      ;
; 0.774 ; control:inst|state.cpu3      ; control:inst|count[4]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.384      ; 1.302      ;
; 0.775 ; control:inst|state.cpu3      ; control:inst|count[2]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.384      ; 1.303      ;
; 0.775 ; control:inst|state.cpu3      ; control:inst|count[3]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.384      ; 1.303      ;
; 0.775 ; control:inst|r_score[2]      ; control:inst|r_score[4]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 0.974      ;
; 0.776 ; control:inst|state.cpu3      ; control:inst|count[1]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.384      ; 1.304      ;
; 0.780 ; control:inst|r_score[0]      ; control:inst|r_score[2]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 0.979      ;
; 0.791 ; control:inst|state.cpu1      ; control:inst|r_en_show       ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 0.990      ;
; 0.792 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~58        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.052      ; 0.988      ;
; 0.796 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~62        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.052      ; 0.992      ;
; 0.802 ; control:inst|state.play0     ; control:inst|r_en_show       ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 1.001      ;
; 0.804 ; control:inst|state.gen2      ; control:inst|r_s_we          ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.054      ; 1.002      ;
; 0.817 ; control:inst|r_s_addr[4]     ; sequence:inst1|addr_reg[4]   ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.063      ; 1.024      ;
; 0.828 ; control:inst|r_s_addr[0]     ; sequence:inst1|addr_reg[0]   ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.065      ; 1.037      ;
; 0.831 ; control:inst|state.gen0      ; control:inst|r_l_sync_reset  ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.054      ; 1.029      ;
; 0.837 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~59        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.052      ; 1.033      ;
; 0.837 ; control:inst|r_sel_turn      ; control:inst|r_sel_turn      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 1.036      ;
; 0.838 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~63        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.052      ; 1.034      ;
; 0.848 ; control:inst|count[1]        ; control:inst|r_s_addr[1]     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; -0.262     ; 0.730      ;
; 0.851 ; control:inst|count[3]        ; control:inst|r_s_addr[3]     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; -0.262     ; 0.733      ;
; 0.855 ; control:inst|r_score[1]      ; control:inst|r_score[3]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 1.054      ;
; 0.857 ; control:inst|state.gen1      ; control:inst|r_l_sync_reset  ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.054      ; 1.055      ;
; 0.859 ; control:inst|state.play0     ; control:inst|state.play1     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.063      ; 1.066      ;
; 0.860 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~30        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.063      ; 1.067      ;
; 0.861 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~20        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.063      ; 1.068      ;
; 0.861 ; control:inst|count[0]        ; control:inst|r_s_addr[0]     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; -0.262     ; 0.743      ;
; 0.862 ; control:inst|r_score[1]      ; control:inst|r_score[4]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 1.061      ;
; 0.863 ; control:inst|count[0]        ; control:inst|r_s_addr[1]     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; -0.262     ; 0.745      ;
; 0.869 ; control:inst|r_score[0]      ; control:inst|r_score[3]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 1.068      ;
; 0.871 ; control:inst|state.play2     ; control:inst|state.game_over ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 1.070      ;
; 0.872 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~12        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.052      ; 1.068      ;
; 0.872 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~18        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.052      ; 1.068      ;
; 0.873 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~70        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.051      ; 1.068      ;
; 0.875 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~19        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.052      ; 1.071      ;
; 0.876 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~13        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.052      ; 1.072      ;
; 0.876 ; control:inst|r_score[0]      ; control:inst|r_score[4]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 1.075      ;
; 0.880 ; control:inst|state.play2     ; control:inst|state.play1     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.055      ; 1.079      ;
+-------+------------------------------+------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; counter:inst15|r_o[1]        ; counter:inst15|r_o[1]        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; counter:inst15|r_o[0]        ; counter:inst15|r_o[0]        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; clock_count:inst25|r_o[0]    ; clock_count:inst25|r_o[0]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.361 ; counter:inst15|r_o[0]        ; counter:inst15|r_o[1]        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.560      ;
; 0.481 ; counter:inst15|inc_old       ; counter:inst15|r_o[0]        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.680      ;
; 0.501 ; clock_count:inst25|r_o[2]    ; clock_count:inst25|r_o[2]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.504 ; clock_count:inst25|r_o[4]    ; clock_count:inst25|r_o[4]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.505 ; clk_divider:inst14|count[4]  ; clk_divider:inst14|count[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.704      ;
; 0.506 ; clock_count:inst25|r_o[5]    ; clock_count:inst25|r_o[5]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.705      ;
; 0.506 ; clock_count:inst25|r_o[3]    ; clock_count:inst25|r_o[3]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.705      ;
; 0.511 ; clk_divider:inst14|count[7]  ; clk_divider:inst14|count[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; clk_divider:inst14|count[15] ; clk_divider:inst14|count[15] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; clk_divider:inst14|count[23] ; clk_divider:inst14|count[23] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; clk_divider:inst14|count[17] ; clk_divider:inst14|count[17] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.514 ; clk_divider:inst14|count[18] ; clk_divider:inst14|count[18] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; clk_divider:inst14|count[5]  ; clk_divider:inst14|count[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; clk_divider:inst14|count[12] ; clk_divider:inst14|count[12] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.516 ; clock_count:inst25|r_o[1]    ; clock_count:inst25|r_o[1]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; clk_divider:inst14|count[19] ; clk_divider:inst14|count[19] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; clk_divider:inst14|count[14] ; clk_divider:inst14|count[14] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; clk_divider:inst14|count[6]  ; clk_divider:inst14|count[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.518 ; clk_divider:inst14|count[22] ; clk_divider:inst14|count[22] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.716      ;
; 0.519 ; counter:inst15|inc_old       ; counter:inst15|r_o[1]        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.718      ;
; 0.527 ; clk_divider:inst14|count[9]  ; clk_divider:inst14|count[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.726      ;
; 0.531 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.730      ;
; 0.647 ; clock_count:inst25|r_o[6]    ; clock_count:inst25|r_o[6]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.846      ;
; 0.660 ; clock_count:inst25|r_o[0]    ; clock_count:inst25|r_o[1]    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.858      ;
; 0.692 ; clk_divider:inst14|count[23] ; clk_divider:inst14|count[24] ; clk          ; clk         ; 0.000        ; 0.385      ; 1.221      ;
; 0.709 ; clk_divider:inst14|count[22] ; clk_divider:inst14|count[24] ; clk          ; clk         ; 0.000        ; 0.385      ; 1.238      ;
; 0.742 ; clk_divider:inst14|count[23] ; clk_divider:inst14|clk_out   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.940      ;
; 0.745 ; clock_count:inst25|r_o[2]    ; clock_count:inst25|r_o[3]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.944      ;
; 0.749 ; clock_count:inst25|r_o[4]    ; clock_count:inst25|r_o[5]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.948      ;
; 0.751 ; clock_count:inst25|r_o[1]    ; clock_count:inst25|r_o[2]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.950      ;
; 0.754 ; clk_divider:inst14|count[4]  ; clk_divider:inst14|count[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.953      ;
; 0.755 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; clock_count:inst25|r_o[3]    ; clock_count:inst25|r_o[4]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; clock_count:inst25|r_o[5]    ; clock_count:inst25|r_o[6]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.757 ; clk_divider:inst14|count[17] ; clk_divider:inst14|count[18] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.955      ;
; 0.758 ; clock_count:inst25|r_o[1]    ; clock_count:inst25|r_o[3]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.957      ;
; 0.759 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.759 ; clk_divider:inst14|count[5]  ; clk_divider:inst14|count[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.760 ; clk_divider:inst14|count[21] ; clk_divider:inst14|count[22] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.761 ; clk_divider:inst14|count[11] ; clk_divider:inst14|count[12] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.960      ;
; 0.761 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.960      ;
; 0.761 ; clk_divider:inst14|count[4]  ; clk_divider:inst14|count[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.960      ;
; 0.762 ; clock_count:inst25|r_o[3]    ; clock_count:inst25|r_o[5]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.961      ;
; 0.763 ; clk_divider:inst14|count[18] ; clk_divider:inst14|count[19] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.961      ;
; 0.764 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.963      ;
; 0.764 ; clk_divider:inst14|count[16] ; clk_divider:inst14|count[17] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.962      ;
; 0.765 ; clk_divider:inst14|count[6]  ; clk_divider:inst14|count[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.964      ;
; 0.765 ; clk_divider:inst14|count[14] ; clk_divider:inst14|count[15] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.963      ;
; 0.766 ; clk_divider:inst14|count[8]  ; clk_divider:inst14|count[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.965      ;
; 0.766 ; clk_divider:inst14|count[24] ; clk_divider:inst14|count[24] ; clk          ; clk         ; 0.000        ; 0.068      ; 0.978      ;
; 0.767 ; clk_divider:inst14|count[22] ; clk_divider:inst14|count[23] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.965      ;
; 0.768 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.967      ;
; 0.770 ; clk_divider:inst14|count[10] ; clk_divider:inst14|count[12] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.969      ;
; 0.771 ; clk_divider:inst14|count[12] ; clk_divider:inst14|count[14] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.969      ;
; 0.771 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.970      ;
; 0.771 ; clk_divider:inst14|count[16] ; clk_divider:inst14|count[18] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.969      ;
; 0.782 ; clk_divider:inst14|count[10] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.981      ;
; 0.782 ; clk_divider:inst14|count[21] ; clk_divider:inst14|count[21] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.980      ;
; 0.785 ; clk_divider:inst14|count[8]  ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.984      ;
; 0.791 ; clk_divider:inst14|count[21] ; clk_divider:inst14|count[24] ; clk          ; clk         ; 0.000        ; 0.385      ; 1.320      ;
; 0.825 ; clk_divider:inst14|count[24] ; clk_divider:inst14|clk_out   ; clk          ; clk         ; 0.000        ; -0.263     ; 0.706      ;
; 0.829 ; clk_divider:inst14|count[20] ; clk_divider:inst14|clk_out   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.028      ;
; 0.834 ; clock_count:inst25|r_o[2]    ; clock_count:inst25|r_o[4]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.033      ;
; 0.838 ; clock_count:inst25|r_o[4]    ; clock_count:inst25|r_o[6]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.037      ;
; 0.841 ; clock_count:inst25|r_o[2]    ; clock_count:inst25|r_o[5]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.040      ;
; 0.844 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.043      ;
; 0.844 ; clk_divider:inst14|count[7]  ; clk_divider:inst14|count[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.043      ;
; 0.845 ; clk_divider:inst14|count[15] ; clk_divider:inst14|count[17] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.043      ;
; 0.846 ; clk_divider:inst14|count[17] ; clk_divider:inst14|count[19] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.044      ;
; 0.847 ; clock_count:inst25|r_o[1]    ; clock_count:inst25|r_o[4]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.046      ;
; 0.848 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.047      ;
; 0.848 ; clk_divider:inst14|count[5]  ; clk_divider:inst14|count[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.047      ;
; 0.849 ; clk_divider:inst14|count[21] ; clk_divider:inst14|count[23] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.047      ;
; 0.850 ; clk_divider:inst14|count[4]  ; clk_divider:inst14|count[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.049      ;
; 0.851 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.050      ;
; 0.851 ; clock_count:inst25|r_o[3]    ; clock_count:inst25|r_o[6]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.050      ;
; 0.852 ; clk_divider:inst14|count[15] ; clk_divider:inst14|count[18] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.050      ;
; 0.854 ; clock_count:inst25|r_o[1]    ; clock_count:inst25|r_o[5]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.053      ;
; 0.855 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.054      ;
; 0.857 ; clk_divider:inst14|count[19] ; clk_divider:inst14|count[22] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.055      ;
; 0.857 ; clk_divider:inst14|count[11] ; clk_divider:inst14|count[14] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.056      ;
; 0.857 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.056      ;
; 0.860 ; clk_divider:inst14|count[12] ; clk_divider:inst14|count[15] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.058      ;
; 0.860 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.059      ;
; 0.860 ; clk_divider:inst14|count[16] ; clk_divider:inst14|count[19] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.058      ;
; 0.861 ; clk_divider:inst14|count[6]  ; clk_divider:inst14|count[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.060      ;
; 0.861 ; clk_divider:inst14|count[14] ; clk_divider:inst14|count[17] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.059      ;
; 0.864 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.063      ;
; 0.866 ; clk_divider:inst14|count[18] ; clk_divider:inst14|count[22] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.064      ;
; 0.866 ; clk_divider:inst14|count[10] ; clk_divider:inst14|count[14] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.065      ;
; 0.867 ; clk_divider:inst14|count[9]  ; clk_divider:inst14|count[12] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.066      ;
; 0.867 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.066      ;
; 0.868 ; clk_divider:inst14|count[14] ; clk_divider:inst14|count[18] ; clk          ; clk         ; 0.000        ; 0.054      ; 1.066      ;
; 0.869 ; clk_divider:inst14|count[8]  ; clk_divider:inst14|count[12] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.068      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|clk_out   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_count:inst25|r_o[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_count:inst25|r_o[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_count:inst25|r_o[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_count:inst25|r_o[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_count:inst25|r_o[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_count:inst25|r_o[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_count:inst25|r_o[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter:inst15|inc_old       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter:inst15|r_o[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter:inst15|r_o[1]        ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[24] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[0]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[10] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[11] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[1]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[2]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[3]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[4]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[5]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[6]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[7]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[8]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[9]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|clk_out   ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[12] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[13] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[14] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[15] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[16] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[17] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[18] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[19] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[20] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[21] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[22] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[23] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_count:inst25|r_o[1]    ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_count:inst25|r_o[2]    ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_count:inst25|r_o[3]    ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_count:inst25|r_o[4]    ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_count:inst25|r_o[5]    ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_count:inst25|r_o[6]    ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter:inst15|inc_old       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter:inst15|r_o[0]        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter:inst15|r_o[1]        ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_count:inst25|r_o[0]    ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[24]|clk         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                  ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[0]|clk          ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[10]|clk         ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[11]|clk         ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[1]|clk          ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[2]|clk          ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[3]|clk          ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[4]|clk          ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[5]|clk          ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[6]|clk          ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[7]|clk          ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[8]|clk          ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[9]|clk          ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|clk_out|clk           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[12]|clk         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[13]|clk         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[14]|clk         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[15]|clk         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[16]|clk         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[17]|clk         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[18]|clk         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[19]|clk         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[20]|clk         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[21]|clk         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[22]|clk         ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[23]|clk         ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_divider:inst14|clk_out'                                                       ;
+--------+--------------+----------------+------------+----------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                      ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------+----------------------------+------------+------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|count[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|dif[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|dif[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|old_button0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|old_button1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|old_button2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|old_button3     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_en_show       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_l_en          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_l_sync_reset  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_s_addr[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_s_addr[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_s_addr[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_s_addr[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_s_addr[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_s_we          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_score[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_score[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_score[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_score[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_score[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_sel_turn      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.cpu0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.cpu1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.cpu2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.cpu3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.game_over ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.gen0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.gen1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.gen2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.init      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.play0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.play1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.play2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; lfsr:inst2|r_lfsr[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; lfsr:inst2|r_lfsr[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; lfsr:inst2|r_lfsr[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; lfsr:inst2|r_lfsr[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; lfsr:inst2|r_lfsr[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; lfsr:inst2|r_lfsr[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; lfsr:inst2|r_lfsr[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|addr_reg[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|addr_reg[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|addr_reg[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|addr_reg[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|addr_reg[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~10        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~11        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~12        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~13        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~14        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~15        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~16        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~17        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~18        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~19        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~20        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~21        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~22        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~23        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~24        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~25        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~26        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~27        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~28        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~29        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~30        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~31        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~32        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~33        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~34        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~35        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~36        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~37        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~38        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~39        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~40        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~41        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~42        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~43        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~44        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~45        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~46        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~47        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~48        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~49        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~50        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~51        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~52        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~53        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~54        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~55        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~56        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~57        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~58        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~59        ;
+--------+--------------+----------------+------------+----------------------------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; begin     ; clk                        ; 1.294 ; 1.458 ; Rise       ; clk                        ;
; dif       ; clk                        ; 1.602 ; 1.978 ; Rise       ; clk                        ;
; begin     ; clk_divider:inst14|clk_out ; 2.093 ; 2.245 ; Rise       ; clk_divider:inst14|clk_out ;
; button_0  ; clk_divider:inst14|clk_out ; 3.579 ; 3.613 ; Rise       ; clk_divider:inst14|clk_out ;
; button_1  ; clk_divider:inst14|clk_out ; 3.711 ; 3.741 ; Rise       ; clk_divider:inst14|clk_out ;
; button_2  ; clk_divider:inst14|clk_out ; 4.851 ; 5.117 ; Rise       ; clk_divider:inst14|clk_out ;
; button_3  ; clk_divider:inst14|clk_out ; 4.405 ; 4.861 ; Rise       ; clk_divider:inst14|clk_out ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; begin     ; clk                        ; -0.231 ; -0.358 ; Rise       ; clk                        ;
; dif       ; clk                        ; -1.145 ; -1.515 ; Rise       ; clk                        ;
; begin     ; clk_divider:inst14|clk_out ; -0.534 ; -0.685 ; Rise       ; clk_divider:inst14|clk_out ;
; button_0  ; clk_divider:inst14|clk_out ; -0.249 ; -0.342 ; Rise       ; clk_divider:inst14|clk_out ;
; button_1  ; clk_divider:inst14|clk_out ; -0.331 ; -0.426 ; Rise       ; clk_divider:inst14|clk_out ;
; button_2  ; clk_divider:inst14|clk_out ; -1.231 ; -1.529 ; Rise       ; clk_divider:inst14|clk_out ;
; button_3  ; clk_divider:inst14|clk_out ; -1.362 ; -1.737 ; Rise       ; clk_divider:inst14|clk_out ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+----------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port      ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+----------------+----------------------------+--------+--------+------------+----------------------------+
; difficulty[*]  ; clk                        ; 6.794  ; 6.832  ; Rise       ; clk                        ;
;  difficulty[0] ; clk                        ; 5.297  ; 5.311  ; Rise       ; clk                        ;
;  difficulty[1] ; clk                        ; 6.139  ; 6.094  ; Rise       ; clk                        ;
;  difficulty[2] ; clk                        ; 5.313  ; 5.300  ; Rise       ; clk                        ;
;  difficulty[3] ; clk                        ; 6.765  ; 6.801  ; Rise       ; clk                        ;
;  difficulty[4] ; clk                        ; 6.198  ; 6.111  ; Rise       ; clk                        ;
;  difficulty[6] ; clk                        ; 6.794  ; 6.832  ; Rise       ; clk                        ;
; led0           ; clk_divider:inst14|clk_out ; 9.034  ; 9.006  ; Rise       ; clk_divider:inst14|clk_out ;
; led1           ; clk_divider:inst14|clk_out ; 10.145 ; 10.039 ; Rise       ; clk_divider:inst14|clk_out ;
; led2           ; clk_divider:inst14|clk_out ; 9.750  ; 9.775  ; Rise       ; clk_divider:inst14|clk_out ;
; led3           ; clk_divider:inst14|clk_out ; 10.122 ; 9.980  ; Rise       ; clk_divider:inst14|clk_out ;
; score0[*]      ; clk_divider:inst14|clk_out ; 7.169  ; 7.131  ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[0]     ; clk_divider:inst14|clk_out ; 7.033  ; 7.131  ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[1]     ; clk_divider:inst14|clk_out ; 6.937  ; 6.837  ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[2]     ; clk_divider:inst14|clk_out ; 7.073  ; 6.874  ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[3]     ; clk_divider:inst14|clk_out ; 6.934  ; 6.847  ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[4]     ; clk_divider:inst14|clk_out ; 7.035  ; 6.905  ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[5]     ; clk_divider:inst14|clk_out ; 6.923  ; 6.854  ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[6]     ; clk_divider:inst14|clk_out ; 7.169  ; 7.082  ; Rise       ; clk_divider:inst14|clk_out ;
; score1[*]      ; clk_divider:inst14|clk_out ; 7.480  ; 7.667  ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[0]     ; clk_divider:inst14|clk_out ; 6.252  ; 6.197  ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[1]     ; clk_divider:inst14|clk_out ; 7.480  ; 7.667  ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[2]     ; clk_divider:inst14|clk_out ; 6.421  ; 6.528  ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[3]     ; clk_divider:inst14|clk_out ; 6.478  ; 6.603  ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[4]     ; clk_divider:inst14|clk_out ; 6.504  ; 6.507  ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[6]     ; clk_divider:inst14|clk_out ; 6.468  ; 6.593  ; Rise       ; clk_divider:inst14|clk_out ;
+----------------+----------------------------+--------+--------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                         ;
+----------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port      ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+----------------+----------------------------+-------+-------+------------+----------------------------+
; difficulty[*]  ; clk                        ; 5.188 ; 5.190 ; Rise       ; clk                        ;
;  difficulty[0] ; clk                        ; 5.188 ; 5.204 ; Rise       ; clk                        ;
;  difficulty[1] ; clk                        ; 5.671 ; 5.633 ; Rise       ; clk                        ;
;  difficulty[2] ; clk                        ; 5.204 ; 5.190 ; Rise       ; clk                        ;
;  difficulty[3] ; clk                        ; 6.298 ; 6.253 ; Rise       ; clk                        ;
;  difficulty[4] ; clk                        ; 5.694 ; 5.677 ; Rise       ; clk                        ;
;  difficulty[6] ; clk                        ; 6.327 ; 6.284 ; Rise       ; clk                        ;
; led0           ; clk_divider:inst14|clk_out ; 5.364 ; 5.302 ; Rise       ; clk_divider:inst14|clk_out ;
; led1           ; clk_divider:inst14|clk_out ; 5.588 ; 5.461 ; Rise       ; clk_divider:inst14|clk_out ;
; led2           ; clk_divider:inst14|clk_out ; 5.590 ; 5.460 ; Rise       ; clk_divider:inst14|clk_out ;
; led3           ; clk_divider:inst14|clk_out ; 5.429 ; 5.327 ; Rise       ; clk_divider:inst14|clk_out ;
; score0[*]      ; clk_divider:inst14|clk_out ; 5.699 ; 5.607 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[0]     ; clk_divider:inst14|clk_out ; 5.796 ; 5.952 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[1]     ; clk_divider:inst14|clk_out ; 5.699 ; 5.688 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[2]     ; clk_divider:inst14|clk_out ; 6.109 ; 6.061 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[3]     ; clk_divider:inst14|clk_out ; 5.710 ; 5.611 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[4]     ; clk_divider:inst14|clk_out ; 5.954 ; 5.787 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[5]     ; clk_divider:inst14|clk_out ; 5.708 ; 5.607 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[6]     ; clk_divider:inst14|clk_out ; 5.935 ; 5.844 ; Rise       ; clk_divider:inst14|clk_out ;
; score1[*]      ; clk_divider:inst14|clk_out ; 5.545 ; 5.582 ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[0]     ; clk_divider:inst14|clk_out ; 5.545 ; 5.582 ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[1]     ; clk_divider:inst14|clk_out ; 6.861 ; 6.938 ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[2]     ; clk_divider:inst14|clk_out ; 5.678 ; 5.781 ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[3]     ; clk_divider:inst14|clk_out ; 5.731 ; 5.841 ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[4]     ; clk_divider:inst14|clk_out ; 5.815 ; 5.711 ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[6]     ; clk_divider:inst14|clk_out ; 5.721 ; 5.831 ; Rise       ; clk_divider:inst14|clk_out ;
+----------------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; button_0   ; led0        ; 5.200 ;    ;    ; 5.241 ;
; button_1   ; led1        ; 5.481 ;    ;    ; 5.500 ;
; button_2   ; led2        ; 6.348 ;    ;    ; 6.607 ;
; button_3   ; led3        ; 6.502 ;    ;    ; 6.862 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; button_0   ; led0        ; 5.102 ;    ;    ; 5.146 ;
; button_1   ; led1        ; 5.373 ;    ;    ; 5.397 ;
; button_2   ; led2        ; 6.212 ;    ;    ; 6.465 ;
; button_3   ; led3        ; 6.350 ;    ;    ; 6.699 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk_divider:inst14|clk_out ; -2.341 ; -101.359      ;
; clk                        ; -0.741 ; -9.244        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; clk_divider:inst14|clk_out ; 0.180 ; 0.000         ;
; clk                        ; 0.188 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -41.034       ;
; clk_divider:inst14|clk_out ; -1.000 ; -114.000      ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_divider:inst14|clk_out'                                                                                                         ;
+--------+----------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.341 ; sequence:inst1|addr_reg[3] ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.041     ; 3.287      ;
; -2.337 ; sequence:inst1|addr_reg[3] ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.041     ; 3.283      ;
; -2.325 ; sequence:inst1|addr_reg[0] ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.037     ; 3.275      ;
; -2.321 ; sequence:inst1|addr_reg[0] ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.037     ; 3.271      ;
; -2.319 ; sequence:inst1|addr_reg[2] ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.041     ; 3.265      ;
; -2.309 ; sequence:inst1|ram~50      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.044     ; 3.252      ;
; -2.308 ; sequence:inst1|addr_reg[2] ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.041     ; 3.254      ;
; -2.305 ; sequence:inst1|ram~50      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.044     ; 3.248      ;
; -2.300 ; sequence:inst1|ram~58      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.033     ; 3.254      ;
; -2.296 ; sequence:inst1|ram~58      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.033     ; 3.250      ;
; -2.281 ; sequence:inst1|addr_reg[1] ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.037     ; 3.231      ;
; -2.277 ; sequence:inst1|addr_reg[1] ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.037     ; 3.227      ;
; -2.273 ; sequence:inst1|addr_reg[3] ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.041     ; 3.219      ;
; -2.269 ; sequence:inst1|addr_reg[3] ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.041     ; 3.215      ;
; -2.265 ; sequence:inst1|ram~20      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.040     ; 3.212      ;
; -2.261 ; sequence:inst1|ram~20      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.040     ; 3.208      ;
; -2.257 ; sequence:inst1|addr_reg[0] ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.037     ; 3.207      ;
; -2.253 ; sequence:inst1|addr_reg[0] ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.037     ; 3.203      ;
; -2.251 ; sequence:inst1|addr_reg[2] ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.041     ; 3.197      ;
; -2.241 ; sequence:inst1|ram~50      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.044     ; 3.184      ;
; -2.240 ; sequence:inst1|addr_reg[2] ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.041     ; 3.186      ;
; -2.237 ; sequence:inst1|ram~50      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.044     ; 3.180      ;
; -2.232 ; sequence:inst1|ram~58      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.033     ; 3.186      ;
; -2.228 ; sequence:inst1|ram~58      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.033     ; 3.182      ;
; -2.213 ; sequence:inst1|addr_reg[1] ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.037     ; 3.163      ;
; -2.209 ; sequence:inst1|addr_reg[1] ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.037     ; 3.159      ;
; -2.204 ; sequence:inst1|ram~54      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.031     ; 3.160      ;
; -2.197 ; sequence:inst1|ram~20      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.040     ; 3.144      ;
; -2.195 ; sequence:inst1|ram~56      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.036     ; 3.146      ;
; -2.193 ; sequence:inst1|ram~20      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.040     ; 3.140      ;
; -2.191 ; sequence:inst1|ram~56      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.036     ; 3.142      ;
; -2.190 ; sequence:inst1|ram~59      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.033     ; 3.144      ;
; -2.186 ; sequence:inst1|ram~59      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.033     ; 3.140      ;
; -2.181 ; sequence:inst1|ram~54      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.031     ; 3.137      ;
; -2.172 ; sequence:inst1|ram~63      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.033     ; 3.126      ;
; -2.168 ; sequence:inst1|ram~63      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.033     ; 3.122      ;
; -2.159 ; sequence:inst1|ram~26      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.031     ; 3.115      ;
; -2.155 ; sequence:inst1|ram~26      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.031     ; 3.111      ;
; -2.150 ; sequence:inst1|ram~18      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.033     ; 3.104      ;
; -2.146 ; sequence:inst1|ram~18      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.033     ; 3.100      ;
; -2.136 ; sequence:inst1|ram~54      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.031     ; 3.092      ;
; -2.127 ; sequence:inst1|ram~56      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.036     ; 3.078      ;
; -2.123 ; sequence:inst1|ram~56      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.036     ; 3.074      ;
; -2.122 ; sequence:inst1|ram~59      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.033     ; 3.076      ;
; -2.118 ; sequence:inst1|ram~59      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.033     ; 3.072      ;
; -2.113 ; sequence:inst1|ram~54      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.031     ; 3.069      ;
; -2.104 ; sequence:inst1|ram~63      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.033     ; 3.058      ;
; -2.102 ; sequence:inst1|ram~35      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.044     ; 3.045      ;
; -2.100 ; sequence:inst1|ram~63      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.033     ; 3.054      ;
; -2.098 ; sequence:inst1|ram~35      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.044     ; 3.041      ;
; -2.092 ; sequence:inst1|ram~60      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.034     ; 3.045      ;
; -2.091 ; sequence:inst1|ram~26      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.031     ; 3.047      ;
; -2.087 ; sequence:inst1|ram~26      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.031     ; 3.043      ;
; -2.082 ; sequence:inst1|ram~18      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.033     ; 3.036      ;
; -2.078 ; sequence:inst1|ram~18      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.033     ; 3.032      ;
; -2.068 ; sequence:inst1|ram~60      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.034     ; 3.021      ;
; -2.062 ; sequence:inst1|ram~51      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.044     ; 3.005      ;
; -2.059 ; sequence:inst1|ram~10      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.033     ; 3.013      ;
; -2.058 ; sequence:inst1|ram~51      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.044     ; 3.001      ;
; -2.055 ; sequence:inst1|ram~10      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.033     ; 3.009      ;
; -2.049 ; sequence:inst1|ram~12      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.033     ; 3.003      ;
; -2.045 ; sequence:inst1|ram~12      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.033     ; 2.999      ;
; -2.034 ; sequence:inst1|ram~35      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.044     ; 2.977      ;
; -2.030 ; sequence:inst1|ram~35      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.044     ; 2.973      ;
; -2.028 ; sequence:inst1|ram~42      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.042     ; 2.973      ;
; -2.024 ; sequence:inst1|ram~42      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.042     ; 2.969      ;
; -2.024 ; sequence:inst1|ram~60      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.034     ; 2.977      ;
; -2.016 ; sequence:inst1|addr_reg[2] ; control:inst|r_score[0] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.041     ; 2.962      ;
; -2.012 ; sequence:inst1|addr_reg[3] ; control:inst|r_score[0] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.041     ; 2.958      ;
; -2.000 ; sequence:inst1|ram~60      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.034     ; 2.953      ;
; -1.994 ; sequence:inst1|ram~51      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.044     ; 2.937      ;
; -1.991 ; sequence:inst1|ram~10      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.033     ; 2.945      ;
; -1.990 ; sequence:inst1|ram~51      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.044     ; 2.933      ;
; -1.987 ; sequence:inst1|ram~48      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.034     ; 2.940      ;
; -1.987 ; sequence:inst1|ram~10      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.033     ; 2.941      ;
; -1.986 ; sequence:inst1|addr_reg[0] ; control:inst|r_score[0] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.037     ; 2.936      ;
; -1.983 ; sequence:inst1|ram~48      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.034     ; 2.936      ;
; -1.982 ; sequence:inst1|ram~53      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.035     ; 2.934      ;
; -1.981 ; sequence:inst1|ram~12      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.033     ; 2.935      ;
; -1.980 ; sequence:inst1|ram~50      ; control:inst|r_score[0] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.044     ; 2.923      ;
; -1.978 ; sequence:inst1|ram~53      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.035     ; 2.930      ;
; -1.977 ; sequence:inst1|ram~12      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.033     ; 2.931      ;
; -1.971 ; sequence:inst1|ram~58      ; control:inst|r_score[0] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.033     ; 2.925      ;
; -1.963 ; sequence:inst1|ram~62      ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.033     ; 2.917      ;
; -1.960 ; sequence:inst1|ram~8       ; control:inst|r_score[4] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.037     ; 2.910      ;
; -1.960 ; sequence:inst1|ram~42      ; control:inst|r_score[2] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.042     ; 2.905      ;
; -1.956 ; sequence:inst1|ram~8       ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.037     ; 2.906      ;
; -1.956 ; sequence:inst1|ram~42      ; control:inst|r_score[1] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.042     ; 2.901      ;
; -1.948 ; sequence:inst1|addr_reg[2] ; control:inst|count[2]   ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; 0.142      ; 3.077      ;
; -1.948 ; sequence:inst1|addr_reg[2] ; control:inst|count[3]   ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; 0.142      ; 3.077      ;
; -1.947 ; sequence:inst1|addr_reg[2] ; control:inst|count[1]   ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; 0.142      ; 3.076      ;
; -1.946 ; sequence:inst1|addr_reg[2] ; control:inst|count[0]   ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; 0.142      ; 3.075      ;
; -1.946 ; sequence:inst1|addr_reg[2] ; control:inst|count[4]   ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; 0.142      ; 3.075      ;
; -1.944 ; sequence:inst1|addr_reg[3] ; control:inst|count[2]   ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; 0.142      ; 3.073      ;
; -1.944 ; sequence:inst1|addr_reg[3] ; control:inst|count[3]   ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; 0.142      ; 3.073      ;
; -1.943 ; sequence:inst1|addr_reg[3] ; control:inst|count[1]   ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; 0.142      ; 3.072      ;
; -1.942 ; sequence:inst1|addr_reg[3] ; control:inst|count[0]   ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; 0.142      ; 3.071      ;
; -1.942 ; sequence:inst1|addr_reg[3] ; control:inst|count[4]   ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; 0.142      ; 3.071      ;
; -1.937 ; sequence:inst1|ram~62      ; control:inst|r_score[3] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.033     ; 2.891      ;
; -1.937 ; sequence:inst1|addr_reg[1] ; control:inst|r_score[0] ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 1.000        ; -0.037     ; 2.887      ;
+--------+----------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                          ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.741 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.693      ;
; -0.741 ; clk_divider:inst14|count[9]  ; clk_divider:inst14|clk_out   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.693      ;
; -0.707 ; clk_divider:inst14|count[8]  ; clk_divider:inst14|clk_out   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.659      ;
; -0.706 ; clk_divider:inst14|count[7]  ; clk_divider:inst14|clk_out   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.658      ;
; -0.696 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.648      ;
; -0.685 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.637      ;
; -0.685 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.637      ;
; -0.685 ; clk_divider:inst14|count[10] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.637      ;
; -0.685 ; clk_divider:inst14|count[10] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.637      ;
; -0.683 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.635      ;
; -0.683 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.635      ;
; -0.677 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.629      ;
; -0.668 ; clk_divider:inst14|count[9]  ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.620      ;
; -0.668 ; clk_divider:inst14|count[9]  ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.620      ;
; -0.665 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.617      ;
; -0.655 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.607      ;
; -0.643 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.595      ;
; -0.643 ; clk_divider:inst14|count[10] ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.595      ;
; -0.641 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.593      ;
; -0.629 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.581      ;
; -0.626 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.578      ;
; -0.626 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.578      ;
; -0.620 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.572      ;
; -0.620 ; clk_divider:inst14|count[10] ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.572      ;
; -0.618 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.570      ;
; -0.612 ; clk_divider:inst14|count[9]  ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.564      ;
; -0.609 ; clk_divider:inst14|count[5]  ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.561      ;
; -0.607 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[24] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.748      ;
; -0.601 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.553      ;
; -0.597 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.549      ;
; -0.597 ; clk_divider:inst14|count[10] ; clk_divider:inst14|count[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.549      ;
; -0.597 ; clk_divider:inst14|count[10] ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.549      ;
; -0.596 ; clk_divider:inst14|count[10] ; clk_divider:inst14|count[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.548      ;
; -0.595 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.547      ;
; -0.592 ; clk_divider:inst14|count[9]  ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.544      ;
; -0.587 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.539      ;
; -0.584 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.536      ;
; -0.578 ; clk_divider:inst14|count[10] ; clk_divider:inst14|clk_out   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.530      ;
; -0.575 ; clk_divider:inst14|count[9]  ; clk_divider:inst14|count[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.527      ;
; -0.563 ; clk_divider:inst14|count[9]  ; clk_divider:inst14|count[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.515      ;
; -0.563 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[23] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.515      ;
; -0.563 ; clk_divider:inst14|count[9]  ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.515      ;
; -0.562 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[24] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.703      ;
; -0.561 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.513      ;
; -0.559 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[22] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.511      ;
; -0.559 ; clk_divider:inst14|count[21] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.510      ;
; -0.559 ; clk_divider:inst14|count[21] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.510      ;
; -0.557 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.509      ;
; -0.554 ; clk_divider:inst14|count[4]  ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.506      ;
; -0.553 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[23] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.505      ;
; -0.545 ; clk_divider:inst14|count[22] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.496      ;
; -0.545 ; clk_divider:inst14|count[22] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.496      ;
; -0.543 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[24] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.684      ;
; -0.542 ; clk_divider:inst14|count[15] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.493      ;
; -0.542 ; clk_divider:inst14|count[15] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.493      ;
; -0.539 ; clk_divider:inst14|count[11] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.491      ;
; -0.539 ; clk_divider:inst14|count[11] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.491      ;
; -0.538 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.490      ;
; -0.536 ; clk_divider:inst14|count[7]  ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.488      ;
; -0.533 ; clk_divider:inst14|count[5]  ; clk_divider:inst14|count[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.485      ;
; -0.532 ; clk_divider:inst14|count[19] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.483      ;
; -0.532 ; clk_divider:inst14|count[19] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.483      ;
; -0.529 ; clk_divider:inst14|count[16] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.480      ;
; -0.529 ; clk_divider:inst14|count[16] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.480      ;
; -0.519 ; clk_divider:inst14|count[23] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.470      ;
; -0.519 ; clk_divider:inst14|count[23] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.470      ;
; -0.517 ; clk_divider:inst14|count[21] ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.468      ;
; -0.514 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[22] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.466      ;
; -0.513 ; clk_divider:inst14|count[24] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.267      ;
; -0.513 ; clk_divider:inst14|count[24] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.233     ; 1.267      ;
; -0.511 ; clk_divider:inst14|count[4]  ; clk_divider:inst14|count[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.463      ;
; -0.503 ; clk_divider:inst14|count[22] ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.454      ;
; -0.500 ; clk_divider:inst14|count[15] ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.451      ;
; -0.499 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[23] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.451      ;
; -0.497 ; clk_divider:inst14|count[11] ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.449      ;
; -0.495 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[24] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.636      ;
; -0.495 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[22] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.447      ;
; -0.495 ; clk_divider:inst14|count[13] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.447      ;
; -0.495 ; clk_divider:inst14|count[13] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.447      ;
; -0.494 ; clk_divider:inst14|count[21] ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.445      ;
; -0.493 ; clk_divider:inst14|count[6]  ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.445      ;
; -0.487 ; clk_divider:inst14|count[16] ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.438      ;
; -0.485 ; clk_divider:inst14|count[7]  ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.437      ;
; -0.485 ; clk_divider:inst14|count[7]  ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.437      ;
; -0.485 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[23] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.437      ;
; -0.484 ; clk_divider:inst14|count[19] ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.435      ;
; -0.480 ; clk_divider:inst14|count[22] ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.431      ;
; -0.477 ; clk_divider:inst14|count[15] ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.428      ;
; -0.476 ; clk_divider:inst14|count[20] ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.428      ;
; -0.476 ; clk_divider:inst14|count[20] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.428      ;
; -0.475 ; clk_divider:inst14|count[5]  ; clk_divider:inst14|count[24] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.616      ;
; -0.474 ; clk_divider:inst14|count[11] ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.426      ;
; -0.471 ; clk_divider:inst14|count[24] ; clk_divider:inst14|count[11] ; clk          ; clk         ; 1.000        ; -0.233     ; 1.225      ;
; -0.471 ; clk_divider:inst14|count[21] ; clk_divider:inst14|count[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.422      ;
; -0.471 ; clk_divider:inst14|count[21] ; clk_divider:inst14|count[20] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.422      ;
; -0.470 ; clk_divider:inst14|count[4]  ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.422      ;
; -0.470 ; clk_divider:inst14|count[4]  ; clk_divider:inst14|count[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.422      ;
; -0.470 ; clk_divider:inst14|count[5]  ; clk_divider:inst14|count[16] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.422      ;
; -0.470 ; clk_divider:inst14|count[21] ; clk_divider:inst14|count[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.421      ;
; -0.469 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.421      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_divider:inst14|clk_out'                                                                                                                ;
+-------+------------------------------+------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.180 ; control:inst|count[1]        ; control:inst|count[1]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; control:inst|count[0]        ; control:inst|count[0]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; control:inst|count[4]        ; control:inst|count[4]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; control:inst|count[2]        ; control:inst|count[2]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; control:inst|count[3]        ; control:inst|count[3]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.043      ; 0.307      ;
; 0.187 ; control:inst|r_en_show       ; control:inst|r_en_show       ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; control:inst|state.game_over ; control:inst|state.game_over ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; control:inst|state.play2     ; control:inst|state.play2     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; control:inst|r_s_we          ; control:inst|r_s_we          ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; control:inst|r_l_sync_reset  ; control:inst|r_l_sync_reset  ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; control:inst|r_l_en          ; control:inst|r_l_en          ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.202 ; control:inst|state.cpu1      ; control:inst|state.cpu2      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.322      ;
; 0.204 ; control:inst|state.cpu1      ; control:inst|r_sel_turn      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.324      ;
; 0.208 ; control:inst|state.gen0      ; control:inst|state.gen1      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.328      ;
; 0.213 ; control:inst|state.gen1      ; control:inst|state.gen2      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.333      ;
; 0.253 ; lfsr:inst2|r_lfsr[3]         ; lfsr:inst2|r_lfsr[2]         ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.037      ; 0.374      ;
; 0.254 ; lfsr:inst2|r_lfsr[7]         ; lfsr:inst2|r_lfsr[6]         ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; lfsr:inst2|r_lfsr[4]         ; lfsr:inst2|r_lfsr[3]         ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.037      ; 0.375      ;
; 0.271 ; control:inst|state.cpu2      ; control:inst|state.cpu3      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.391      ;
; 0.272 ; clock_count:inst25|r_o[1]    ; lfsr:inst2|r_lfsr[2]         ; clk                        ; clk_divider:inst14|clk_out ; 0.000        ; -0.063     ; 0.323      ;
; 0.273 ; clock_count:inst25|r_o[5]    ; lfsr:inst2|r_lfsr[6]         ; clk                        ; clk_divider:inst14|clk_out ; 0.000        ; -0.063     ; 0.324      ;
; 0.273 ; clock_count:inst25|r_o[4]    ; lfsr:inst2|r_lfsr[5]         ; clk                        ; clk_divider:inst14|clk_out ; 0.000        ; -0.063     ; 0.324      ;
; 0.273 ; clock_count:inst25|r_o[2]    ; lfsr:inst2|r_lfsr[3]         ; clk                        ; clk_divider:inst14|clk_out ; 0.000        ; -0.063     ; 0.324      ;
; 0.278 ; clock_count:inst25|r_o[6]    ; lfsr:inst2|r_lfsr[7]         ; clk                        ; clk_divider:inst14|clk_out ; 0.000        ; -0.063     ; 0.329      ;
; 0.280 ; clock_count:inst25|r_o[0]    ; lfsr:inst2|r_lfsr[1]         ; clk                        ; clk_divider:inst14|clk_out ; 0.000        ; -0.063     ; 0.331      ;
; 0.282 ; control:inst|state.cpu3      ; control:inst|state.cpu1      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.402      ;
; 0.282 ; counter:inst15|r_o[0]        ; control:inst|dif[4]          ; clk                        ; clk_divider:inst14|clk_out ; 0.000        ; -0.063     ; 0.333      ;
; 0.286 ; counter:inst15|r_o[0]        ; control:inst|dif[3]          ; clk                        ; clk_divider:inst14|clk_out ; 0.000        ; -0.063     ; 0.337      ;
; 0.288 ; control:inst|r_score[4]      ; control:inst|r_score[4]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.408      ;
; 0.307 ; control:inst|state.gen0      ; control:inst|r_l_en          ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.427      ;
; 0.310 ; control:inst|r_score[0]      ; control:inst|r_score[0]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; control:inst|r_score[3]      ; control:inst|r_score[3]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; control:inst|r_score[2]      ; control:inst|r_score[2]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; control:inst|r_score[1]      ; control:inst|r_score[1]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; lfsr:inst2|r_lfsr[6]         ; lfsr:inst2|r_lfsr[5]         ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.037      ; 0.432      ;
; 0.321 ; control:inst|state.gen2      ; control:inst|state.gen0      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.441      ;
; 0.326 ; clock_count:inst25|r_o[3]    ; lfsr:inst2|r_lfsr[4]         ; clk                        ; clk_divider:inst14|clk_out ; 0.000        ; -0.063     ; 0.377      ;
; 0.328 ; control:inst|state.gen1      ; control:inst|r_s_we          ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.448      ;
; 0.333 ; lfsr:inst2|r_lfsr[2]         ; lfsr:inst2|r_lfsr[1]         ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.037      ; 0.454      ;
; 0.336 ; control:inst|state.gen1      ; control:inst|r_l_en          ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.456      ;
; 0.337 ; control:inst|count[0]        ; control:inst|count[1]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.043      ; 0.464      ;
; 0.338 ; lfsr:inst2|r_lfsr[5]         ; lfsr:inst2|r_lfsr[4]         ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.037      ; 0.459      ;
; 0.365 ; control:inst|state.play1     ; control:inst|state.play2     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.485      ;
; 0.375 ; control:inst|state.gen2      ; control:inst|r_l_sync_reset  ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.495      ;
; 0.385 ; control:inst|state.cpu3      ; control:inst|r_s_addr[0]     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.035      ; 0.504      ;
; 0.385 ; lfsr:inst2|r_lfsr[1]         ; lfsr:inst2|r_lfsr[7]         ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.505      ;
; 0.387 ; control:inst|state.cpu3      ; control:inst|r_s_addr[4]     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.035      ; 0.506      ;
; 0.388 ; control:inst|state.cpu3      ; control:inst|r_s_addr[3]     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.035      ; 0.507      ;
; 0.388 ; control:inst|state.cpu3      ; control:inst|r_s_addr[2]     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.035      ; 0.507      ;
; 0.388 ; counter:inst15|r_o[1]        ; control:inst|dif[4]          ; clk                        ; clk_divider:inst14|clk_out ; 0.000        ; -0.063     ; 0.439      ;
; 0.390 ; control:inst|state.cpu3      ; control:inst|r_s_addr[1]     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.035      ; 0.509      ;
; 0.390 ; lfsr:inst2|r_lfsr[1]         ; lfsr:inst2|r_lfsr[6]         ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.510      ;
; 0.411 ; control:inst|state.cpu2      ; control:inst|r_en_show       ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.531      ;
; 0.414 ; control:inst|state.play2     ; control:inst|r_score[0]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.534      ;
; 0.414 ; control:inst|state.play2     ; control:inst|r_score[3]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.534      ;
; 0.414 ; control:inst|state.play2     ; control:inst|r_score[4]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.534      ;
; 0.414 ; control:inst|state.play2     ; control:inst|r_score[2]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.534      ;
; 0.414 ; control:inst|state.play2     ; control:inst|r_score[1]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.534      ;
; 0.440 ; control:inst|state.cpu3      ; control:inst|state.play0     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.560      ;
; 0.460 ; control:inst|r_score[3]      ; control:inst|r_score[4]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; control:inst|r_score[1]      ; control:inst|r_score[2]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.580      ;
; 0.463 ; control:inst|r_s_addr[4]     ; sequence:inst1|addr_reg[4]   ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.042      ; 0.589      ;
; 0.463 ; control:inst|state.cpu1      ; control:inst|r_en_show       ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.583      ;
; 0.469 ; control:inst|r_score[2]      ; control:inst|r_score[3]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; control:inst|r_score[0]      ; control:inst|r_score[1]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.589      ;
; 0.471 ; control:inst|state.cpu3      ; control:inst|count[0]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.231      ; 0.786      ;
; 0.471 ; control:inst|state.cpu3      ; control:inst|count[4]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.231      ; 0.786      ;
; 0.471 ; control:inst|state.play0     ; control:inst|r_en_show       ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.591      ;
; 0.472 ; control:inst|state.cpu3      ; control:inst|count[1]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.231      ; 0.787      ;
; 0.472 ; control:inst|r_score[2]      ; control:inst|r_score[4]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.592      ;
; 0.472 ; control:inst|r_score[0]      ; control:inst|r_score[2]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.592      ;
; 0.473 ; control:inst|state.cpu3      ; control:inst|count[2]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.231      ; 0.788      ;
; 0.473 ; control:inst|state.cpu3      ; control:inst|count[3]        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.231      ; 0.788      ;
; 0.475 ; control:inst|r_s_addr[0]     ; sequence:inst1|addr_reg[0]   ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.043      ; 0.602      ;
; 0.475 ; control:inst|state.gen2      ; control:inst|r_s_we          ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.595      ;
; 0.479 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~58        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.034      ; 0.597      ;
; 0.481 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~62        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.034      ; 0.599      ;
; 0.496 ; control:inst|r_sel_turn      ; control:inst|r_sel_turn      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.616      ;
; 0.498 ; control:inst|state.play0     ; control:inst|state.play1     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.041      ; 0.623      ;
; 0.505 ; control:inst|count[1]        ; control:inst|r_s_addr[1]     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; -0.153     ; 0.436      ;
; 0.506 ; control:inst|count[3]        ; control:inst|r_s_addr[3]     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; -0.153     ; 0.437      ;
; 0.506 ; control:inst|state.gen0      ; control:inst|r_l_sync_reset  ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.626      ;
; 0.507 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~59        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.034      ; 0.625      ;
; 0.508 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~63        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.034      ; 0.626      ;
; 0.508 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~30        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.041      ; 0.633      ;
; 0.509 ; control:inst|state.play2     ; control:inst|state.game_over ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.629      ;
; 0.511 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~20        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.041      ; 0.636      ;
; 0.511 ; control:inst|state.cpu0      ; control:inst|state.cpu1      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.031      ; 0.626      ;
; 0.513 ; control:inst|state.play2     ; control:inst|state.play1     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.633      ;
; 0.516 ; control:inst|count[0]        ; control:inst|r_s_addr[1]     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; -0.153     ; 0.447      ;
; 0.516 ; control:inst|count[0]        ; control:inst|r_s_addr[0]     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; -0.153     ; 0.447      ;
; 0.519 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~19        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.034      ; 0.637      ;
; 0.520 ; control:inst|state.play2     ; control:inst|state.cpu0      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.640      ;
; 0.521 ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~13        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.034      ; 0.639      ;
; 0.523 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~12        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.034      ; 0.641      ;
; 0.523 ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~18        ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.034      ; 0.641      ;
; 0.523 ; control:inst|state.gen1      ; control:inst|r_l_sync_reset  ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.643      ;
; 0.523 ; control:inst|r_score[1]      ; control:inst|r_score[3]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.643      ;
; 0.526 ; control:inst|r_score[1]      ; control:inst|r_score[4]      ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; 0.036      ; 0.646      ;
; 0.528 ; control:inst|count[4]        ; control:inst|r_s_addr[4]     ; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 0.000        ; -0.153     ; 0.459      ;
+-------+------------------------------+------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.188 ; clock_count:inst25|r_o[0]    ; clock_count:inst25|r_o[0]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter:inst15|r_o[1]        ; counter:inst15|r_o[1]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter:inst15|r_o[0]        ; counter:inst15|r_o[0]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.214 ; counter:inst15|r_o[0]        ; counter:inst15|r_o[1]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.333      ;
; 0.272 ; counter:inst15|inc_old       ; counter:inst15|r_o[0]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.391      ;
; 0.299 ; clock_count:inst25|r_o[2]    ; clock_count:inst25|r_o[2]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.300 ; clock_count:inst25|r_o[4]    ; clock_count:inst25|r_o[4]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; clk_divider:inst14|count[4]  ; clk_divider:inst14|count[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.301 ; clock_count:inst25|r_o[5]    ; clock_count:inst25|r_o[5]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.302 ; clock_count:inst25|r_o[3]    ; clock_count:inst25|r_o[3]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.421      ;
; 0.305 ; clk_divider:inst14|count[23] ; clk_divider:inst14|count[23] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_divider:inst14|count[17] ; clk_divider:inst14|count[17] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_divider:inst14|count[15] ; clk_divider:inst14|count[15] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_divider:inst14|count[12] ; clk_divider:inst14|count[12] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.306 ; clock_count:inst25|r_o[1]    ; clock_count:inst25|r_o[1]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; clk_divider:inst14|count[19] ; clk_divider:inst14|count[19] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_divider:inst14|count[18] ; clk_divider:inst14|count[18] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_divider:inst14|count[14] ; clk_divider:inst14|count[14] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_divider:inst14|count[7]  ; clk_divider:inst14|count[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; clk_divider:inst14|count[5]  ; clk_divider:inst14|count[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; clk_divider:inst14|count[22] ; clk_divider:inst14|count[22] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; clk_divider:inst14|count[6]  ; clk_divider:inst14|count[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.309 ; counter:inst15|inc_old       ; counter:inst15|r_o[1]        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.428      ;
; 0.316 ; clk_divider:inst14|count[9]  ; clk_divider:inst14|count[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.435      ;
; 0.319 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[0]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.438      ;
; 0.374 ; clock_count:inst25|r_o[6]    ; clock_count:inst25|r_o[6]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.493      ;
; 0.379 ; clock_count:inst25|r_o[0]    ; clock_count:inst25|r_o[1]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.498      ;
; 0.408 ; clk_divider:inst14|count[23] ; clk_divider:inst14|count[24] ; clk          ; clk         ; 0.000        ; 0.233      ; 0.725      ;
; 0.423 ; clk_divider:inst14|count[22] ; clk_divider:inst14|count[24] ; clk          ; clk         ; 0.000        ; 0.233      ; 0.740      ;
; 0.426 ; clk_divider:inst14|count[23] ; clk_divider:inst14|clk_out   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.545      ;
; 0.448 ; clock_count:inst25|r_o[2]    ; clock_count:inst25|r_o[3]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.567      ;
; 0.449 ; clock_count:inst25|r_o[4]    ; clock_count:inst25|r_o[5]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.568      ;
; 0.449 ; clk_divider:inst14|count[24] ; clk_divider:inst14|count[24] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.577      ;
; 0.454 ; clk_divider:inst14|count[17] ; clk_divider:inst14|count[18] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.573      ;
; 0.455 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; clk_divider:inst14|count[21] ; clk_divider:inst14|count[22] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; clk_divider:inst14|count[5]  ; clk_divider:inst14|count[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.458 ; clk_divider:inst14|count[21] ; clk_divider:inst14|count[21] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; clock_count:inst25|r_o[1]    ; clock_count:inst25|r_o[2]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.458 ; clk_divider:inst14|count[11] ; clk_divider:inst14|count[12] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; clk_divider:inst14|count[4]  ; clk_divider:inst14|count[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.459 ; clock_count:inst25|r_o[5]    ; clock_count:inst25|r_o[6]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.460 ; clock_count:inst25|r_o[3]    ; clock_count:inst25|r_o[4]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.579      ;
; 0.461 ; clock_count:inst25|r_o[1]    ; clock_count:inst25|r_o[3]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.461 ; clk_divider:inst14|count[4]  ; clk_divider:inst14|count[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.580      ;
; 0.463 ; clk_divider:inst14|count[10] ; clk_divider:inst14|count[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.582      ;
; 0.463 ; clock_count:inst25|r_o[3]    ; clock_count:inst25|r_o[5]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.582      ;
; 0.464 ; clk_divider:inst14|count[8]  ; clk_divider:inst14|count[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.583      ;
; 0.464 ; clk_divider:inst14|count[14] ; clk_divider:inst14|count[15] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; clk_divider:inst14|count[18] ; clk_divider:inst14|count[19] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.583      ;
; 0.466 ; clk_divider:inst14|count[22] ; clk_divider:inst14|count[23] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; clk_divider:inst14|count[16] ; clk_divider:inst14|count[17] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; clk_divider:inst14|count[12] ; clk_divider:inst14|count[14] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; clk_divider:inst14|count[6]  ; clk_divider:inst14|count[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.467 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.586      ;
; 0.468 ; clk_divider:inst14|count[8]  ; clk_divider:inst14|count[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.469 ; clk_divider:inst14|count[16] ; clk_divider:inst14|count[18] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.588      ;
; 0.469 ; clk_divider:inst14|count[10] ; clk_divider:inst14|count[12] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.475 ; clk_divider:inst14|count[21] ; clk_divider:inst14|count[24] ; clk          ; clk         ; 0.000        ; 0.233      ; 0.792      ;
; 0.480 ; clk_divider:inst14|count[24] ; clk_divider:inst14|clk_out   ; clk          ; clk         ; 0.000        ; -0.154     ; 0.410      ;
; 0.504 ; clk_divider:inst14|count[20] ; clk_divider:inst14|clk_out   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.623      ;
; 0.511 ; clock_count:inst25|r_o[2]    ; clock_count:inst25|r_o[4]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.630      ;
; 0.512 ; clock_count:inst25|r_o[4]    ; clock_count:inst25|r_o[6]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.631      ;
; 0.514 ; clock_count:inst25|r_o[2]    ; clock_count:inst25|r_o[5]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.633      ;
; 0.517 ; clk_divider:inst14|count[17] ; clk_divider:inst14|count[19] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.636      ;
; 0.517 ; clk_divider:inst14|count[15] ; clk_divider:inst14|count[17] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.637      ;
; 0.518 ; clk_divider:inst14|count[21] ; clk_divider:inst14|count[23] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; clk_divider:inst14|count[7]  ; clk_divider:inst14|count[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.637      ;
; 0.519 ; clk_divider:inst14|count[5]  ; clk_divider:inst14|count[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.520 ; clk_divider:inst14|count[1]  ; clk_divider:inst14|count[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.639      ;
; 0.520 ; clk_divider:inst14|count[15] ; clk_divider:inst14|count[18] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.521 ; clk_divider:inst14|count[16] ; clk_divider:inst14|count[16] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; clk_divider:inst14|count[19] ; clk_divider:inst14|count[22] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; clk_divider:inst14|count[3]  ; clk_divider:inst14|count[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.640      ;
; 0.524 ; clk_divider:inst14|count[11] ; clk_divider:inst14|count[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.643      ;
; 0.524 ; clk_divider:inst14|count[11] ; clk_divider:inst14|count[14] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; clock_count:inst25|r_o[1]    ; clock_count:inst25|r_o[4]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.643      ;
; 0.524 ; clk_divider:inst14|count[4]  ; clk_divider:inst14|count[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.643      ;
; 0.526 ; clock_count:inst25|r_o[3]    ; clock_count:inst25|r_o[6]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.645      ;
; 0.527 ; clock_count:inst25|r_o[1]    ; clock_count:inst25|r_o[5]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.646      ;
; 0.529 ; clk_divider:inst14|count[12] ; clk_divider:inst14|count[15] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.649      ;
; 0.530 ; clk_divider:inst14|count[9]  ; clk_divider:inst14|count[12] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.650      ;
; 0.530 ; clk_divider:inst14|count[14] ; clk_divider:inst14|count[17] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.650      ;
; 0.530 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.649      ;
; 0.532 ; clock_count:inst25|r_o[0]    ; clock_count:inst25|r_o[2]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.651      ;
; 0.532 ; clk_divider:inst14|count[16] ; clk_divider:inst14|count[19] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.652      ;
; 0.532 ; clk_divider:inst14|count[0]  ; clk_divider:inst14|count[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.651      ;
; 0.532 ; clk_divider:inst14|count[6]  ; clk_divider:inst14|count[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.651      ;
; 0.533 ; clk_divider:inst14|count[14] ; clk_divider:inst14|count[18] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.653      ;
; 0.533 ; clk_divider:inst14|count[18] ; clk_divider:inst14|count[22] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.653      ;
; 0.533 ; clk_divider:inst14|count[2]  ; clk_divider:inst14|count[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.652      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|clk_out   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:inst14|count[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_count:inst25|r_o[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_count:inst25|r_o[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_count:inst25|r_o[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_count:inst25|r_o[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_count:inst25|r_o[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_count:inst25|r_o[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_count:inst25|r_o[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter:inst15|inc_old       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter:inst15|r_o[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter:inst15|r_o[1]        ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[24] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|clk_out   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[0]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[10] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[11] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[13] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[1]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[20] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[2]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[3]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[4]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[5]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[6]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[7]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[8]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[9]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_count:inst25|r_o[0]    ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_count:inst25|r_o[1]    ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_count:inst25|r_o[2]    ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_count:inst25|r_o[3]    ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_count:inst25|r_o[4]    ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_count:inst25|r_o[5]    ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_count:inst25|r_o[6]    ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter:inst15|inc_old       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter:inst15|r_o[0]        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter:inst15|r_o[1]        ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[12] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[14] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[15] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[16] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[17] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[18] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[19] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[21] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[22] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:inst14|count[23] ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[24]|clk         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                  ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst15|inc_old|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst15|r_o[0]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst15|r_o[1]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst25|r_o[0]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst25|r_o[1]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst25|r_o[2]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst25|r_o[3]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst25|r_o[4]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst25|r_o[5]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst25|r_o[6]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|clk_out|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[0]|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[10]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[11]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[12]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[13]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[14]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[15]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[16]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[17]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[18]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[19]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[1]|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[20]|clk         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst14|count[21]|clk         ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_divider:inst14|clk_out'                                                       ;
+--------+--------------+----------------+------------+----------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                      ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------+----------------------------+------------+------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|count[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|dif[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|dif[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|old_button0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|old_button1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|old_button2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|old_button3     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_en_show       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_l_en          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_l_sync_reset  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_s_addr[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_s_addr[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_s_addr[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_s_addr[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_s_addr[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_s_we          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_score[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_score[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_score[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_score[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_score[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|r_sel_turn      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.cpu0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.cpu1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.cpu2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.cpu3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.game_over ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.gen0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.gen1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.gen2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.init      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.play0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.play1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; control:inst|state.play2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; lfsr:inst2|r_lfsr[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; lfsr:inst2|r_lfsr[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; lfsr:inst2|r_lfsr[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; lfsr:inst2|r_lfsr[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; lfsr:inst2|r_lfsr[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; lfsr:inst2|r_lfsr[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; lfsr:inst2|r_lfsr[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|addr_reg[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|addr_reg[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|addr_reg[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|addr_reg[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|addr_reg[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~10        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~11        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~12        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~13        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~14        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~15        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~16        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~17        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~18        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~19        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~20        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~21        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~22        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~23        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~24        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~25        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~26        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~27        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~28        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~29        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~30        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~31        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~32        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~33        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~34        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~35        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~36        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~37        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~38        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~39        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~40        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~41        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~42        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~43        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~44        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~45        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~46        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~47        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~48        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~49        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~50        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~51        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~52        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~53        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~54        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~55        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~56        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~57        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~58        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:inst14|clk_out ; Rise       ; sequence:inst1|ram~59        ;
+--------+--------------+----------------+------------+----------------------------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; begin     ; clk                        ; 0.846 ; 1.062 ; Rise       ; clk                        ;
; dif       ; clk                        ; 1.059 ; 1.673 ; Rise       ; clk                        ;
; begin     ; clk_divider:inst14|clk_out ; 1.391 ; 1.581 ; Rise       ; clk_divider:inst14|clk_out ;
; button_0  ; clk_divider:inst14|clk_out ; 2.191 ; 2.392 ; Rise       ; clk_divider:inst14|clk_out ;
; button_1  ; clk_divider:inst14|clk_out ; 2.312 ; 2.491 ; Rise       ; clk_divider:inst14|clk_out ;
; button_2  ; clk_divider:inst14|clk_out ; 3.083 ; 3.524 ; Rise       ; clk_divider:inst14|clk_out ;
; button_3  ; clk_divider:inst14|clk_out ; 2.764 ; 3.422 ; Rise       ; clk_divider:inst14|clk_out ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; begin     ; clk                        ; -0.175 ; -0.421 ; Rise       ; clk                        ;
; dif       ; clk                        ; -0.756 ; -1.353 ; Rise       ; clk                        ;
; begin     ; clk_divider:inst14|clk_out ; -0.313 ; -0.582 ; Rise       ; clk_divider:inst14|clk_out ;
; button_0  ; clk_divider:inst14|clk_out ; -0.142 ; -0.373 ; Rise       ; clk_divider:inst14|clk_out ;
; button_1  ; clk_divider:inst14|clk_out ; -0.226 ; -0.444 ; Rise       ; clk_divider:inst14|clk_out ;
; button_2  ; clk_divider:inst14|clk_out ; -0.767 ; -1.336 ; Rise       ; clk_divider:inst14|clk_out ;
; button_3  ; clk_divider:inst14|clk_out ; -0.886 ; -1.476 ; Rise       ; clk_divider:inst14|clk_out ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                 ;
+----------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port      ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+----------------+----------------------------+-------+-------+------------+----------------------------+
; difficulty[*]  ; clk                        ; 4.247 ; 4.456 ; Rise       ; clk                        ;
;  difficulty[0] ; clk                        ; 3.406 ; 3.343 ; Rise       ; clk                        ;
;  difficulty[1] ; clk                        ; 3.769 ; 3.913 ; Rise       ; clk                        ;
;  difficulty[2] ; clk                        ; 3.337 ; 3.403 ; Rise       ; clk                        ;
;  difficulty[3] ; clk                        ; 4.217 ; 4.425 ; Rise       ; clk                        ;
;  difficulty[4] ; clk                        ; 3.884 ; 3.855 ; Rise       ; clk                        ;
;  difficulty[6] ; clk                        ; 4.247 ; 4.456 ; Rise       ; clk                        ;
; led0           ; clk_divider:inst14|clk_out ; 5.693 ; 5.750 ; Rise       ; clk_divider:inst14|clk_out ;
; led1           ; clk_divider:inst14|clk_out ; 6.257 ; 6.503 ; Rise       ; clk_divider:inst14|clk_out ;
; led2           ; clk_divider:inst14|clk_out ; 6.230 ; 6.142 ; Rise       ; clk_divider:inst14|clk_out ;
; led3           ; clk_divider:inst14|clk_out ; 6.242 ; 6.476 ; Rise       ; clk_divider:inst14|clk_out ;
; score0[*]      ; clk_divider:inst14|clk_out ; 4.615 ; 4.629 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[0]     ; clk_divider:inst14|clk_out ; 4.585 ; 4.571 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[1]     ; clk_divider:inst14|clk_out ; 4.463 ; 4.457 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[2]     ; clk_divider:inst14|clk_out ; 4.517 ; 4.508 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[3]     ; clk_divider:inst14|clk_out ; 4.444 ; 4.451 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[4]     ; clk_divider:inst14|clk_out ; 4.470 ; 4.529 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[5]     ; clk_divider:inst14|clk_out ; 4.446 ; 4.462 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[6]     ; clk_divider:inst14|clk_out ; 4.615 ; 4.629 ; Rise       ; clk_divider:inst14|clk_out ;
; score1[*]      ; clk_divider:inst14|clk_out ; 4.844 ; 5.126 ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[0]     ; clk_divider:inst14|clk_out ; 4.089 ; 3.911 ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[1]     ; clk_divider:inst14|clk_out ; 4.844 ; 5.126 ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[2]     ; clk_divider:inst14|clk_out ; 4.199 ; 4.194 ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[3]     ; clk_divider:inst14|clk_out ; 4.247 ; 4.229 ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[4]     ; clk_divider:inst14|clk_out ; 4.172 ; 4.265 ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[6]     ; clk_divider:inst14|clk_out ; 4.237 ; 4.219 ; Rise       ; clk_divider:inst14|clk_out ;
+----------------+----------------------------+-------+-------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                         ;
+----------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port      ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+----------------+----------------------------+-------+-------+------------+----------------------------+
; difficulty[*]  ; clk                        ; 3.267 ; 3.274 ; Rise       ; clk                        ;
;  difficulty[0] ; clk                        ; 3.334 ; 3.274 ; Rise       ; clk                        ;
;  difficulty[1] ; clk                        ; 3.496 ; 3.608 ; Rise       ; clk                        ;
;  difficulty[2] ; clk                        ; 3.267 ; 3.329 ; Rise       ; clk                        ;
;  difficulty[3] ; clk                        ; 3.965 ; 4.036 ; Rise       ; clk                        ;
;  difficulty[4] ; clk                        ; 3.521 ; 3.622 ; Rise       ; clk                        ;
;  difficulty[6] ; clk                        ; 3.995 ; 4.067 ; Rise       ; clk                        ;
; led0           ; clk_divider:inst14|clk_out ; 3.352 ; 3.401 ; Rise       ; clk_divider:inst14|clk_out ;
; led1           ; clk_divider:inst14|clk_out ; 3.527 ; 3.527 ; Rise       ; clk_divider:inst14|clk_out ;
; led2           ; clk_divider:inst14|clk_out ; 3.557 ; 3.527 ; Rise       ; clk_divider:inst14|clk_out ;
; led3           ; clk_divider:inst14|clk_out ; 3.437 ; 3.431 ; Rise       ; clk_divider:inst14|clk_out ;
; score0[*]      ; clk_divider:inst14|clk_out ; 3.559 ; 3.567 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[0]     ; clk_divider:inst14|clk_out ; 3.698 ; 3.764 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[1]     ; clk_divider:inst14|clk_out ; 3.565 ; 3.662 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[2]     ; clk_divider:inst14|clk_out ; 3.805 ; 3.922 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[3]     ; clk_divider:inst14|clk_out ; 3.559 ; 3.567 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[4]     ; clk_divider:inst14|clk_out ; 3.761 ; 3.703 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[5]     ; clk_divider:inst14|clk_out ; 3.562 ; 3.568 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[6]     ; clk_divider:inst14|clk_out ; 3.718 ; 3.740 ; Rise       ; clk_divider:inst14|clk_out ;
; score1[*]      ; clk_divider:inst14|clk_out ; 3.589 ; 3.476 ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[0]     ; clk_divider:inst14|clk_out ; 3.589 ; 3.476 ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[1]     ; clk_divider:inst14|clk_out ; 4.409 ; 4.618 ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[2]     ; clk_divider:inst14|clk_out ; 3.624 ; 3.604 ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[3]     ; clk_divider:inst14|clk_out ; 3.657 ; 3.622 ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[4]     ; clk_divider:inst14|clk_out ; 3.617 ; 3.643 ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[6]     ; clk_divider:inst14|clk_out ; 3.647 ; 3.612 ; Rise       ; clk_divider:inst14|clk_out ;
+----------------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; button_0   ; led0        ; 3.275 ;    ;    ; 3.558 ;
; button_1   ; led1        ; 3.494 ;    ;    ; 3.768 ;
; button_2   ; led2        ; 4.048 ;    ;    ; 4.634 ;
; button_3   ; led3        ; 4.160 ;    ;    ; 4.835 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; button_0   ; led0        ; 3.212 ;    ;    ; 3.498 ;
; button_1   ; led1        ; 3.423 ;    ;    ; 3.701 ;
; button_2   ; led2        ; 3.957 ;    ;    ; 4.536 ;
; button_3   ; led3        ; 4.061 ;    ;    ; 4.722 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                       ;
+-----------------------------+----------+-------+----------+---------+---------------------+
; Clock                       ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack            ; -5.007   ; 0.180 ; N/A      ; N/A     ; -3.000              ;
;  clk                        ; -2.126   ; 0.188 ; N/A      ; N/A     ; -3.000              ;
;  clk_divider:inst14|clk_out ; -5.007   ; 0.180 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS             ; -294.221 ; 0.0   ; 0.0      ; 0.0     ; -155.034            ;
;  clk                        ; -38.529  ; 0.000 ; N/A      ; N/A     ; -41.034             ;
;  clk_divider:inst14|clk_out ; -255.692 ; 0.000 ; N/A      ; N/A     ; -114.000            ;
+-----------------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; begin     ; clk                        ; 1.405 ; 1.494 ; Rise       ; clk                        ;
; dif       ; clk                        ; 1.889 ; 2.322 ; Rise       ; clk                        ;
; begin     ; clk_divider:inst14|clk_out ; 2.274 ; 2.308 ; Rise       ; clk_divider:inst14|clk_out ;
; button_0  ; clk_divider:inst14|clk_out ; 3.915 ; 3.889 ; Rise       ; clk_divider:inst14|clk_out ;
; button_1  ; clk_divider:inst14|clk_out ; 4.063 ; 4.021 ; Rise       ; clk_divider:inst14|clk_out ;
; button_2  ; clk_divider:inst14|clk_out ; 5.444 ; 5.735 ; Rise       ; clk_divider:inst14|clk_out ;
; button_3  ; clk_divider:inst14|clk_out ; 4.934 ; 5.469 ; Rise       ; clk_divider:inst14|clk_out ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; begin     ; clk                        ; -0.175 ; -0.300 ; Rise       ; clk                        ;
; dif       ; clk                        ; -0.756 ; -1.353 ; Rise       ; clk                        ;
; begin     ; clk_divider:inst14|clk_out ; -0.313 ; -0.582 ; Rise       ; clk_divider:inst14|clk_out ;
; button_0  ; clk_divider:inst14|clk_out ; -0.142 ; -0.242 ; Rise       ; clk_divider:inst14|clk_out ;
; button_1  ; clk_divider:inst14|clk_out ; -0.226 ; -0.327 ; Rise       ; clk_divider:inst14|clk_out ;
; button_2  ; clk_divider:inst14|clk_out ; -0.767 ; -1.336 ; Rise       ; clk_divider:inst14|clk_out ;
; button_3  ; clk_divider:inst14|clk_out ; -0.886 ; -1.476 ; Rise       ; clk_divider:inst14|clk_out ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+----------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port      ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+----------------+----------------------------+--------+--------+------------+----------------------------+
; difficulty[*]  ; clk                        ; 7.198  ; 7.317  ; Rise       ; clk                        ;
;  difficulty[0] ; clk                        ; 5.620  ; 5.586  ; Rise       ; clk                        ;
;  difficulty[1] ; clk                        ; 6.481  ; 6.502  ; Rise       ; clk                        ;
;  difficulty[2] ; clk                        ; 5.596  ; 5.626  ; Rise       ; clk                        ;
;  difficulty[3] ; clk                        ; 7.167  ; 7.285  ; Rise       ; clk                        ;
;  difficulty[4] ; clk                        ; 6.586  ; 6.500  ; Rise       ; clk                        ;
;  difficulty[6] ; clk                        ; 7.198  ; 7.317  ; Rise       ; clk                        ;
; led0           ; clk_divider:inst14|clk_out ; 9.745  ; 9.757  ; Rise       ; clk_divider:inst14|clk_out ;
; led1           ; clk_divider:inst14|clk_out ; 10.974 ; 10.981 ; Rise       ; clk_divider:inst14|clk_out ;
; led2           ; clk_divider:inst14|clk_out ; 10.600 ; 10.600 ; Rise       ; clk_divider:inst14|clk_out ;
; led3           ; clk_divider:inst14|clk_out ; 10.930 ; 10.888 ; Rise       ; clk_divider:inst14|clk_out ;
; score0[*]      ; clk_divider:inst14|clk_out ; 7.732  ; 7.685  ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[0]     ; clk_divider:inst14|clk_out ; 7.607  ; 7.685  ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[1]     ; clk_divider:inst14|clk_out ; 7.480  ; 7.393  ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[2]     ; clk_divider:inst14|clk_out ; 7.601  ; 7.436  ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[3]     ; clk_divider:inst14|clk_out ; 7.485  ; 7.408  ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[4]     ; clk_divider:inst14|clk_out ; 7.554  ; 7.486  ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[5]     ; clk_divider:inst14|clk_out ; 7.466  ; 7.415  ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[6]     ; clk_divider:inst14|clk_out ; 7.732  ; 7.648  ; Rise       ; clk_divider:inst14|clk_out ;
; score1[*]      ; clk_divider:inst14|clk_out ; 7.920  ; 8.160  ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[0]     ; clk_divider:inst14|clk_out ; 6.745  ; 6.636  ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[1]     ; clk_divider:inst14|clk_out ; 7.920  ; 8.160  ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[2]     ; clk_divider:inst14|clk_out ; 6.921  ; 7.016  ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[3]     ; clk_divider:inst14|clk_out ; 6.981  ; 7.092  ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[4]     ; clk_divider:inst14|clk_out ; 6.984  ; 7.026  ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[6]     ; clk_divider:inst14|clk_out ; 6.971  ; 7.082  ; Rise       ; clk_divider:inst14|clk_out ;
+----------------+----------------------------+--------+--------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                         ;
+----------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port      ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+----------------+----------------------------+-------+-------+------------+----------------------------+
; difficulty[*]  ; clk                        ; 3.267 ; 3.274 ; Rise       ; clk                        ;
;  difficulty[0] ; clk                        ; 3.334 ; 3.274 ; Rise       ; clk                        ;
;  difficulty[1] ; clk                        ; 3.496 ; 3.608 ; Rise       ; clk                        ;
;  difficulty[2] ; clk                        ; 3.267 ; 3.329 ; Rise       ; clk                        ;
;  difficulty[3] ; clk                        ; 3.965 ; 4.036 ; Rise       ; clk                        ;
;  difficulty[4] ; clk                        ; 3.521 ; 3.622 ; Rise       ; clk                        ;
;  difficulty[6] ; clk                        ; 3.995 ; 4.067 ; Rise       ; clk                        ;
; led0           ; clk_divider:inst14|clk_out ; 3.352 ; 3.401 ; Rise       ; clk_divider:inst14|clk_out ;
; led1           ; clk_divider:inst14|clk_out ; 3.527 ; 3.527 ; Rise       ; clk_divider:inst14|clk_out ;
; led2           ; clk_divider:inst14|clk_out ; 3.557 ; 3.527 ; Rise       ; clk_divider:inst14|clk_out ;
; led3           ; clk_divider:inst14|clk_out ; 3.437 ; 3.431 ; Rise       ; clk_divider:inst14|clk_out ;
; score0[*]      ; clk_divider:inst14|clk_out ; 3.559 ; 3.567 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[0]     ; clk_divider:inst14|clk_out ; 3.698 ; 3.764 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[1]     ; clk_divider:inst14|clk_out ; 3.565 ; 3.662 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[2]     ; clk_divider:inst14|clk_out ; 3.805 ; 3.922 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[3]     ; clk_divider:inst14|clk_out ; 3.559 ; 3.567 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[4]     ; clk_divider:inst14|clk_out ; 3.761 ; 3.703 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[5]     ; clk_divider:inst14|clk_out ; 3.562 ; 3.568 ; Rise       ; clk_divider:inst14|clk_out ;
;  score0[6]     ; clk_divider:inst14|clk_out ; 3.718 ; 3.740 ; Rise       ; clk_divider:inst14|clk_out ;
; score1[*]      ; clk_divider:inst14|clk_out ; 3.589 ; 3.476 ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[0]     ; clk_divider:inst14|clk_out ; 3.589 ; 3.476 ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[1]     ; clk_divider:inst14|clk_out ; 4.409 ; 4.618 ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[2]     ; clk_divider:inst14|clk_out ; 3.624 ; 3.604 ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[3]     ; clk_divider:inst14|clk_out ; 3.657 ; 3.622 ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[4]     ; clk_divider:inst14|clk_out ; 3.617 ; 3.643 ; Rise       ; clk_divider:inst14|clk_out ;
;  score1[6]     ; clk_divider:inst14|clk_out ; 3.647 ; 3.612 ; Rise       ; clk_divider:inst14|clk_out ;
+----------------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; button_0   ; led0        ; 5.454 ;    ;    ; 5.464 ;
; button_1   ; led1        ; 5.758 ;    ;    ; 5.748 ;
; button_2   ; led2        ; 6.819 ;    ;    ; 7.176 ;
; button_3   ; led3        ; 7.018 ;    ;    ; 7.462 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; button_0   ; led0        ; 3.212 ;    ;    ; 3.498 ;
; button_1   ; led1        ; 3.423 ;    ;    ; 3.701 ;
; button_2   ; led2        ; 3.957 ;    ;    ; 4.536 ;
; button_3   ; led3        ; 4.061 ;    ;    ; 4.722 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; difficulty[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; difficulty[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; difficulty[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; difficulty[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; difficulty[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; difficulty[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; difficulty[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; score0[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; score0[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; score0[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; score0[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; score0[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; score0[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; score0[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; score1[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; score1[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; score1[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; score1[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; score1[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; score1[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; score1[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; button_0                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button_1                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button_2                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button_3                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; begin                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dif                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; led3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; difficulty[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; difficulty[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; difficulty[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; difficulty[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; difficulty[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; difficulty[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; difficulty[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; score0[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; score0[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; score0[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; score0[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; score0[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; score0[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; score0[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; score1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; score1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; score1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; score1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; score1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; score1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; score1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; led3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; difficulty[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; difficulty[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; difficulty[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; difficulty[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; difficulty[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; difficulty[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; difficulty[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; score0[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; score0[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; score0[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; score0[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; score0[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; score0[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; score0[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; score1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; score1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; score1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; score1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; score1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; score1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; score1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; clk                        ; 576      ; 0        ; 0        ; 0        ;
; clk                        ; clk_divider:inst14|clk_out ; 10       ; 0        ; 0        ; 0        ;
; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 5474     ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; clk                        ; 576      ; 0        ; 0        ; 0        ;
; clk                        ; clk_divider:inst14|clk_out ; 10       ; 0        ; 0        ; 0        ;
; clk_divider:inst14|clk_out ; clk_divider:inst14|clk_out ; 5474     ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 157   ; 157  ;
; Unconstrained Output Ports      ; 23    ; 23   ;
; Unconstrained Output Port Paths ; 356   ; 356  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Jul 11 23:57:28 2018
Info: Command: quartus_sta genius -c genius
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'genius.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_divider:inst14|clk_out clk_divider:inst14|clk_out
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.007
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.007            -255.692 clk_divider:inst14|clk_out 
    Info (332119):    -2.126             -38.529 clk 
Info (332146): Worst-case hold slack is 0.344
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.344               0.000 clk_divider:inst14|clk_out 
    Info (332119):     0.358               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -39.000 clk 
    Info (332119):    -1.000            -114.000 clk_divider:inst14|clk_out 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.385            -219.564 clk_divider:inst14|clk_out 
    Info (332119):    -1.816             -30.660 clk 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.299               0.000 clk_divider:inst14|clk_out 
    Info (332119):     0.312               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -39.000 clk 
    Info (332119):    -1.000            -114.000 clk_divider:inst14|clk_out 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.341
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.341            -101.359 clk_divider:inst14|clk_out 
    Info (332119):    -0.741              -9.244 clk 
Info (332146): Worst-case hold slack is 0.180
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.180               0.000 clk_divider:inst14|clk_out 
    Info (332119):     0.188               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.034 clk 
    Info (332119):    -1.000            -114.000 clk_divider:inst14|clk_out 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4671 megabytes
    Info: Processing ended: Wed Jul 11 23:57:33 2018
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


