## 引言
[金属-氧化物-半导体场效应晶体管](@entry_id:265517)（MOSFET）是现代数字和[模拟集成电路](@entry_id:272824)的基石，驱动着从个人电脑到全球通信网络的几乎所有电子设备。对任何电子工程或应用物理领域的专业人士而言，深入理解其工作原理都是一项基本要求。然而，随着器件尺寸持续缩减进入纳米尺度，一系列复杂的物理现象浮现，使得从基本原理到前沿技术的知识跨度日益增大。理解这些现象不仅是学术追求，更是推动下一代半导体技术发展的关键。

本文旨在系统性地构建这一知识体系，弥合基础理论与尖端工程实践之间的鸿沟。在“原理与机制”一章中，我们将从第一性原理出发，剖析MOSFET的静电学、电荷控制、关键电压（如阈值电压）的定义，以及电流输运机制，并探讨量子效应对器件行为的影响。接下来的“应用与跨学科连接”一章将展示这些基本原理如何应用于解决现代纳米级晶体管的设计挑战（如[短沟道效应](@entry_id:1131595)），并延伸到功率电子和[生物传感](@entry_id:274809)等跨学科前沿。最后，通过“动手实践”部分，您将有机会将理论知识应用于解决实际的器件[参数提取](@entry_id:1129331)和性能分析问题。

通过本系列章节的学习，您将不仅掌握MOSFET的核心物理，更能理解其作为现代技术驱动力的演进路径和未来方向。让我们首先深入其最核心的“原理与机制”。

## 原理与机制

本章深入探讨[金属-氧化物-半导体场效应晶体管](@entry_id:265517)（MOSFET）的基本工作原理和核心机制。我们将从基本的静电学出发，逐步构建一个描述器件行为的物理模型，并探讨非理想效应和现代器件中的量子现象。本章旨在为读者提供一个从基本原理到前沿概念的系统性理解。

### MOSFET的基本结构与静电学

MOSFET 的核心功能是通过施加在**栅极 (gate)** 上的电压来控制半导体**沟道 (channel)** 的导电性，从而调节**源极 (source)** 和**漏极 (drain)** 之间的电流。理解其工作原理的第一步是掌握其基本结构和内部的电场分布。

#### 平面nMOSFET的构成

一个典型的增强型n沟道MOSFET（nMOSFET）构建于一个[p型掺杂](@entry_id:264741)的半导体衬底之上，通常是单晶硅。其关键组成部分包括：

*   **源极 (Source)** 和 **漏极 (Drain)**：这是两个重掺杂的n型区域（表示为 $n^+$），通过离子注入或扩散工艺在p型衬底中形成。它们是电流的入口和出口。
*   **衬底 (Substrate or Body)**：通常为[p型掺杂](@entry_id:264741)的半导体材料，构成了器件的主体。
*   **栅极介电层 (Gate Dielectric)**：一层极薄的绝缘材料，将栅极与半导体[衬底隔离](@entry_id:1132615)开。在传统器件中，这通常是二氧化硅（$\mathrm{SiO_2}$）。
*   **栅极 (Gate)**：位于栅极介电层上方的导电层。传统上使用多晶硅（poly-Si），而现代器件则多采用金属。

在工作时，当栅极电压 $V_G$ 高于一个称为**阈值电压 ($V_T$)** 的临界值时，正的栅极电压会排斥p型衬底中的多数载流子（空穴），并在介电层下方的半导体表面形成一个[耗尽区](@entry_id:136997)。这个[耗尽区](@entry_id:136997)包含了固定的、带负电的受主离子。随着 $V_G$ 进一步增加，它会吸引少数载流子（电子）到半导体表面，形成一个由自由电子构成的导电薄层。这个薄层被称为**反型层 (inversion layer)**，因为它将表面的半导体类型从p型“反转”为n型。这个电子反型层构成了连接源区和漏区的导电沟道。

从电荷守恒的角度看，整个MOS结构在电学上是中性的。在没有[界面陷阱电荷](@entry_id:1126597)的理想情况下，施加在栅极上的正电荷 $Q_G$ 必须平衡半导体中的总负电荷 $Q_s$。半导体中的电荷由两部分组成：反型层中的可移动电子电荷 $Q_i$ 和[耗尽区](@entry_id:136997)中的固定受主离子电荷 $Q_d$。由于这两部分电荷都是负的，所以 $Q_s = Q_i + Q_d \lt 0$。因此，栅极上的净正电荷必须等于半导体中两部分负电荷的绝对值之和，即 $Q_G = -(Q_i + Q_d) = |Q_i| + |Q_d|$ 。

### 半导体中的电荷与电势

为了精确描述MOSFET的行为，我们需要量化栅极电压如何控制半导体内的电荷分布和电势。这需要我们求解半导体内部的泊松方程。

#### 耗尽近似与耗尽层电荷

**耗尽近似 (depletion approximation)** 是一个简化但非常有效的模型。它假设在从半导体表面到某一深度 $W_d$ 的区域内，所有的可移动载流子（对p型衬底而言是空穴）都被完全排斥，只留下一个均匀分布的、带负电的固定受主离子，其[体电荷密度](@entry_id:264747)为 $\rho = -qN_A$，其中 $N_A$ 是受主[掺杂浓度](@entry_id:272646)，$q$ 是[基本电荷](@entry_id:272261)。在该区域之外（$x > W_d$），半导体被认为是[电中性](@entry_id:138647)的。

基于此近似，我们可以通过求解一维泊松方程 $\frac{d^2\psi(x)}{dx^2} = -\frac{\rho(x)}{\varepsilon_s}$ 来推导[耗尽区](@entry_id:136997)的关键参数，其中 $\psi(x)$ 是静电势，$\varepsilon_s$ 是半导体的介[电常数](@entry_id:272823)。通过在边界条件 $\psi(W_d) = 0$（[耗尽区](@entry_id:136997)边缘的电势定义为参考零点）和 $E(W_d) = 0$（[耗尽区](@entry_id:136997)边缘的电场为零）下对泊松方程进行两次积分，我们可以得到表面电势 $\psi_s$（即 $x=0$ 处的电势）与耗尽层宽度 $W_d$ 之间的关系：

$$ \psi_s = \frac{q N_A W_d^2}{2\varepsilon_s} $$

由此，我们可以解出由表面电势控制的耗尽层宽度：

$$ W_d(\psi_s) = \sqrt{\frac{2\varepsilon_s \psi_s}{q N_A}} $$

耗尽区内的总电荷面密度，即**耗尽电荷 (depletion charge)** $Q_{dep}$，就是[体电荷密度](@entry_id:264747)与耗尽宽度的乘积：

$$ Q_{dep} = -q N_A W_d = -\sqrt{2q\varepsilon_s N_A \psi_s} $$

这些方程定量地描述了在进入[强反型](@entry_id:276839)之前，栅极电压如何通过改变表面电势来控制半导体内的[空间电荷区](@entry_id:136997) 。

### 关键电压：[平带电压](@entry_id:1125078)与阈值电压

在MOSFET的电流-电压[特性曲线](@entry_id:918058)上，有两个特别重要的电压值：**[平带电压](@entry_id:1125078) ($V_{FB}$)** 和**阈值电压 ($V_T$)**。它们标志着器件工作状态的根本性转变。

#### 理想MOS结构与[功函数差](@entry_id:1134131)

在一个理想的MOS结构中，我们假设栅极介电层中没有电荷，且介电层与半导体之间没有[界面陷阱](@entry_id:1126598)。在这种情况下，当施加的栅极电压恰好能够抵消金属栅极和半导体之间的**功函数差 ($\phi_{ms}$)** 时，半导体内的能带将是平坦的，不存在任何弯曲。这个电压就是平带电压。

功函数 ($\Phi$) 是将一个电子从材料的费米[能级移动](@entry_id:156631)到[真空能级](@entry_id:756402)所需的能量。金属的功函数 $\Phi_m$ 通常是一个固定值，而半导体的功函数 $\Phi_s$ 则取决于其掺杂类型和浓度。$\Phi_s$ 等于[电子亲和能](@entry_id:147520) $\chi_s$（从导带底到真空能级的能量）与导带底到[费米能](@entry_id:143977)级能量差 $(E_c - E_F)$ 之和。功函数差以电压为单位表示为 $\phi_{ms} = (\Phi_m - \Phi_s)/q$。因此，对于理想MOS电容，[平带电压](@entry_id:1125078)就是 $V_{FB,ideal} = \phi_{ms}$。

#### [平带电压](@entry_id:1125078)与非理想性：固定电荷与界面陷阱

在实际器件中，情况要复杂得多。栅极介电层内部及其与半导体的界面通常存在两种非理想电荷，它们会显著影响器件的电压特性。

1.  **[固定氧化物电荷](@entry_id:1125047) ($Q_f$)**：这是一种在氧化物内部或界面附近空间位置固定的电荷，在测量的时间尺度上不随栅极电压变化。它通常是由于制造过程中的缺陷（如未完全氧化的硅键）而产生的正电荷。根据高斯定律，这些电荷会在氧化物中产生一个内部电场，即使在没有外加电压时也会导致[半导体能带](@entry_id:275901)弯曲。为了恢复[平带](@entry_id:139485)状态，必须施加一个额外的栅极电压来抵消这个影响。因此，一个正的固定电荷 $Q_f$ 会导致[平带电压](@entry_id:1125078)向负方向移动，其偏移量为 $\Delta V_{FB} = -Q_f/C_{ox}$，其中 $C_{ox} = \varepsilon_{ox}/t_{ox}$ 是单位面积的氧化物电容 。

2.  **界面陷阱 ($D_{it}$)**：这是位于半导体-介电层界面的能量态，其能量位于半导体的[带隙](@entry_id:138445)内。这些陷阱可以与半导体交换电荷，其电荷状态（中性、带正电或带负电）取决于界面处的[费米能](@entry_id:143977)级位置，而[费米能](@entry_id:143977)级位置又受栅极电压控制。因此，[界面陷阱](@entry_id:1126598)的净电荷 $Q_{it}$ 是 $\psi_s$ 的函数。这些电荷同样会移动[平带电压](@entry_id:1125078)和阈值电压。与 $Q_f$ 不同的是，由于 $D_{it}$ 的充放电过程需要时间，其对电压特性的影响可能依赖于测量频率和偏置历史 。

综合考虑这些非理想性，平带电压的完整表达式为：

$$ V_{FB} = \phi_{ms} - \frac{Q_f + Q_{it}(\psi_s=0)}{C_{ox}} $$

其中 $Q_{it}(\psi_s=0)$ 是在[平带](@entry_id:139485)条件下被占据的界面陷阱所贡献的电荷。

#### 阈值电压：强反型的开启

当栅极电压从 $V_{FB}$ 开始增加时，半导体表面首先进入耗尽状态。随着电压继续增加，表面电势 $\psi_s$ 增大，能带进一步向下弯曲。当 $\psi_s$ 达到一个特定值，使得表面处的少数载流子（电子）浓度等于衬底的多数载流子（空穴）浓度时，我们称之为**[强反型](@entry_id:276839) (strong inversion)** 的开始。这个临界表面电势通常定义为体费米势 $\phi_F$ 的两倍，即 $\psi_s = 2\phi_F$，其中 $\phi_F = (k_B T/q) \ln(N_A/n_i)$。

达到强反型所需的栅极电压就是阈值电压 $V_T$。$V_T$ 不仅要克服[功函数差](@entry_id:1134131)和固定电荷/[界面陷阱](@entry_id:1126598)的影响（即达到 $V_{FB}$），还需要提供额外的电压来：
(a) 将[表面能带](@entry_id:192399)弯曲 $2\phi_F$。
(b) 在半导体中建立相应的耗尽电荷 $Q_d(\psi_s=2\phi_F)$。

因此，$V_T$ 的表达式可以写为：

$$ V_T \approx V_{FB} + 2\phi_F - \frac{Q_d(2\phi_F)}{C_{ox}} = V_{FB} + 2\phi_F + \frac{\sqrt{2q\varepsilon_s N_A(2\phi_F)}}{C_{ox}} $$

与 $V_{FB}$ 标志着[表面电荷](@entry_id:160539)为零的状态不同，$V_T$ 标志着导电沟道形成的[临界点](@entry_id:144653)。实验上，$V_{FB}$ 通常通过电容-电压（$C-V$）测量来精确确定，而 $V_T$ 则从晶体管的电流-电压（$I_D-V_G$）特性曲线中提取，例如通过线性外推法 。

此外，界面陷阱 $D_{it}$ 还会影响晶体管的亚阈值摆幅（Subthreshold Swing, $S$），即在亚阈值区使漏极电流改变一个数量级所需的栅极电压变化量。[界面陷阱](@entry_id:1126598)引入了一个额外的电容 $C_{it} \approx q^2 D_{it}$，它与耗尽电容 $C_d$ 并联，分担了栅极电压的控制作用，从而使得栅极对沟道电势的控制变弱，导致 $S$ 值增大（性能变差）。而固定电荷 $Q_f$ 只是平移了 $I_D-V_G$ 曲线，不影响其斜率，因此对 $S$ 没有影响 。

### 沟道电流与晶体管工作

当栅极电压 $V_G$ 超过阈值电压 $V_T$ 后，导电的反型沟道形成，晶体管开启。此时，如果在源极和漏极之间施加一个电压 $V_D$，电子就会在沟道中漂移，形成漏极电流 $I_D$。

#### 反型层电荷与[渐变沟道近似](@entry_id:1125722)

为了计算漏极电流，我们需要知道沟道中每一点的可移动电荷密度。**[渐变沟道近似](@entry_id:1125722) (gradual channel approximation)** 是一个关键的简化模型。它假设沿沟道方向（从源到漏）的电场远小于垂直于沟道的电场。这使得我们可以将沟道中的任何一点 $x$ 处的静电学问题视为一个一维的MOS电容问题。

在沟道中距离源极 $x$ 处，沟道电势为 $V(x)$（从 $V(0)=0$ 到 $V(L)=V_D$）。该点处的有效栅-沟电压为 $V_G - V(x)$。因此，单位面积的反型层电荷（电子电荷，为负）为：

$$ Q_{inv}(V) = -C_{ox}(V_G - V_T - V(x)) $$

这个表达式表明，从源极到漏极，由于沟道电势 $V(x)$ 的增加，反型层电荷密度逐渐减小。

#### 漏极电流与[跨导](@entry_id:274251)的推导

漏极电流是由反型层中的电子在漏源电场 $E(x) = dV/dx$ 驱动下漂移产生的。根据漂移电流公式，电流可以表示为：

$$ I_D = W \cdot |Q_{inv}(V)| \cdot v_d = W \cdot |Q_{inv}(V)| \cdot \mu_n \cdot E(x) $$

其中 $W$ 是沟道宽度，$\mu_n$ 是电子迁移率。将 $Q_{inv}(V)$ 和 $E(x)$ 的表达式代入并沿整个沟道长度 $L$ 积分，我们可以得到漏极电流 $I_D$ 的表达式。

在线性区（$V_D \lt V_G - V_T$），漏极电流为：

$$ I_D = \frac{W}{L}\mu_n C_{ox} \left[ (V_G - V_T)V_D - \frac{1}{2}V_D^2 \right] $$

**[跨导](@entry_id:274251) ($g_m$)** 是衡量栅极电压对漏极电流控制能力的关键参数，定义为 $g_m = \frac{\partial I_D}{\partial V_G}$。在线性区，通过对上述 $I_D$ 表达式求导，我们得到：

$$ g_m = \frac{W}{L}\mu_n C_{ox} V_D $$

[跨导](@entry_id:274251)直接正比于沟道宽长比、迁移率、氧化物电容和漏极电压。我们可以进一步计算沟道中的平均反型[电荷密度](@entry_id:144672) $\overline{Q}_{inv}$：

$$ \overline{Q}_{inv} = -C_{ox} \left( V_G - V_T - \frac{V_D}{2} \right) $$

这些方程构成了MOSFET长沟道模型的基础，为分析和设计集成电路提供了基本的工具 。

### 现代MOSFET的演进：材料与结构

随着晶体管尺寸不断缩小以追求更高的性能和集成度，传统基于 $\mathrm{SiO_2}$/多晶硅栅的平面MOSFET遇到了物理极限。这推动了材料和器件结构的革命性创新。

#### 高k介[电常数](@entry_id:272823)/金属栅极（HKMG）技术

当晶体管尺寸缩小时，为了维持足够的栅极控制能力，栅极介电层 $\mathrm{SiO_2}$ 的物理厚度必须不断减小。当厚度减小到几个原子层时，[量子隧穿效应](@entry_id:149523)会导致不可接受的**栅极漏电流 (gate leakage current)**。

解决方案是采用具有更高介[电常数](@entry_id:272823)（high-k）的材料（如[二氧化铪](@entry_id:1125877) $\mathrm{HfO_2}$）来替代 $\mathrm{SiO_2}$。**等效氧化物厚度 (Equivalent Oxide Thickness, EOT)** 定义为 $t_{EOT} = t_{phy} \cdot (\varepsilon_{\mathrm{SiO_2}} / \varepsilon_{high-k})$，它代表了具有相同电容的 $\mathrm{SiO_2}$ 的厚度。通过使用高k材料，我们可以在保持很小的 EOT（即高电容，强栅极控制）的同时，使用更厚的物理厚度 $t_{phy}$。这极大地抑制了[栅极隧穿](@entry_id:1125525)漏电。具体来说，在相同的反型电荷密度 $Q_i$ 下，高k介电层中的电场 $E_{ox} = Q_i/\varepsilon_{ox}$ 会因为 $\varepsilon_{ox}$ 的增大而减小，从而进一步降低了漏电 。

与高k材料相伴的是**金属栅极 (metal gate)** 的引入。传统的多晶硅栅极在[强反型](@entry_id:276839)时自身会形成一个耗尽层，这个“多晶硅耗尽效应”会在栅极电容 $C_{ox}$ 的基础上串联一个额外的电容 $C_{poly}$，从而降低了总的栅极电容，削弱了栅极控制。使用不会耗尽的金属作为栅极，可以消除这个问题，使得总栅极电容最大化，从而增强对沟道的静电控制能力 。

#### 超越平面：[FinFET](@entry_id:264539)与多栅极结构

随着沟道长度进一步缩短，**短沟道效应 (Short-Channel Effects, SCE)** 变得日益严重。例如，漏极电场会穿透到沟道中，降低源-漏之间的势垒，导致**漏致势垒降低 (Drain-Induced Barrier Lowering, DIBL)**，这会增加关态漏电流。

为了解决这个问题，器件结构从二维平面演变为三维。**[FinFET](@entry_id:264539)**（[鳍式场效应晶体管](@entry_id:264539)）是其中的典型代表。在[FinFET](@entry_id:264539)中，沟道不再是平坦的，而是形成一个垂直于衬底的薄“鳍”（fin）。栅极包裹着这个鳍的三面（两侧壁和顶部）。这种三栅极结构极大地增强了栅极对沟道的静电控制能力。

[FinFET](@entry_id:264539)的优势主要体现在：
1.  **更强的静电完整性**：由于栅极从三面包围沟道，它能更有效地屏蔽来自漏极的干扰电场，从而显著抑制DIBL等[短沟道效应](@entry_id:1131595)，并实现更接近理想值（室温下约 $60 \text{ mV/decade}$）的亚阈值摆幅 。
2.  **更大的有效沟道宽度**：对于一个鳍高为 $H$、鳍宽为 $W_{fin}$ 的[FinFET](@entry_id:264539)，其有效沟道宽度 $W_{eff} \approx 2H + W_{fin}$。这意味着在相同的芯片面积上，通过构建高的鳍片，[FinFET](@entry_id:264539)可以获得比平面器件大得多的驱动电流 。

### [载流子输运](@entry_id:196072)的物理限制

晶体管的性能最终取决于载流子在沟道中的输运效率。在纳米尺度的器件中，多种物理机制限制了载流子的运动。

#### 反型层[有效迁移率](@entry_id:1124187)与[散射机制](@entry_id:136443)

**[有效迁移率](@entry_id:1124187) ($\mu_{eff}$)** 是描述反型层中载流子在低电场下响应能力的宏观参数。它受到多种[散射机制](@entry_id:136443)的限制。根据**[马西森定则](@entry_id:141203) (Matthiessen’s rule)**，如果各种[散射机制](@entry_id:136443)是独立的，总的[散射率](@entry_id:143589)是各个机制[散射率](@entry_id:143589)之和，这等效于总迁移率的倒数是各个机制限制的迁移率倒数之和：$1/\mu_{eff} = \sum_i 1/\mu_i$。主要的三种[散射机制](@entry_id:136443)包括：

1.  **声子散射 ($\mu_{ph}$)**：由[晶格振动](@entry_id:140970)（声子）引起的散射。随着温度 $T$ 升高，声子数量增多，散射加剧，因此 $\mu_{ph}$ 随温度升高而降低。
2.  **[库仑散射](@entry_id:181914) ($\mu_C$)**：由离子化的杂质和界面固定电荷/陷阱电荷引起的散射。这种散射在低栅压（低载流子浓度）时尤为重要。随着栅压升高，反型层中的[载流子浓度](@entry_id:143028) $N_{inv}$ 增加，对库仑中心的屏蔽作用增强，从而削弱了散射，使得 $\mu_C$ 随 $N_{inv}$ 增加而增加。
3.  **[表面粗糙度散射](@entry_id:1132693) ($\mu_{SR}$)**：由半导体-介电层界面的物理不平整引起的散射。在高栅压下，垂直于界面的有效电场 $E_{eff}$ 很强，它将载流子（的[波函数](@entry_id:201714)）紧紧地束缚在界面附近。这使得载流子更容易“感受”到界面的粗糙度，导致散射加剧。因此，$\mu_{SR}$ 随 $E_{eff}$ 的增加而急剧下降。

这三种机制的共同作用导致了 $\mu_{eff}$ 随栅压变化的典型“钟形”曲线：在低栅压区由库仑散射主导，迁移率随电压升高而增加；在中等栅压区达到峰值；在高栅压区由[表面粗糙度散射](@entry_id:1132693)主导，迁移率随电压升高而下降 。

#### 量子效应I：[量子电容](@entry_id:265635)

在传统的电荷片模型中，我们假设反型层一旦形成，其表面就具有无限的电子态密度来容纳电荷。然而，在超薄体（UTB）器件或[二维材料](@entry_id:142244)（如石墨烯）沟道的MOSFET中，垂直于表面的电子运动受到强烈的[量子限制](@entry_id:136238)，形成分立的**[子带](@entry_id:154462) (subbands)**。每个子带具有有限的**态密度 (Density of States, DOS)**。

这意味着，要将更多的电子填充到沟道中，不仅需要克服[静电势](@entry_id:188370)，还需要将电子填充到更高的能量状态，这需要额外的能量。这种由于有限[态密度](@entry_id:147894)而产生的效应可以通过一个**量子电容 ($C_q$)** 来描述。$C_q$ 定义为 $C_q = q^2 \frac{dn_s}{d\mu}$，其中 $n_s$ 是载流子面密度，$\mu$ 是化学势。它反映了改变单位电荷所需的化学势变化。

在[小信号模型](@entry_id:270703)中，这个量子电容与氧化物电容 $C_{ox}$ 串联，构成了总的[栅极电容](@entry_id:1125512) $C_g$：

$$ C_g = \left( \frac{1}{C_{ox}} + \frac{1}{C_q} \right)^{-1} $$

由于 $C_q$ 是有限的，总电容 $C_g$ 总是小于 $C_{ox}$。这意味着在相同的[栅极驱动](@entry_id:1125518)电压下，实际诱导出的反型电荷比经典模型预测的要少，从而影响了器件的电流和性能。在亚阈值区，[载流子浓度](@entry_id:143028)极低，$C_q$ 变得非常小，成为限制总电容的主要因素 。

#### 量子效应II：从扩散到弹道输运

传统的漂移-扩散模型假设载流子在沟道中经历了足够多的散射事件，其运动是[随机和](@entry_id:266003)局域的。这个模型的有效性取决于载流子的**平均自由程 ($\lambda$)**——即两次散射之间的平均距离——远小于沟道长度 $L$。

**克努森数 ($Kn = \lambda/L$)** 被用来区分不同的输运机制：
*   **[扩散输运](@entry_id:150792) ($Kn \ll 1$)**：载流子经历多次散射，漂移-[扩散模型](@entry_id:142185)有效，迁移率是一个明确的材料参数。
*   **弹道输运 ($Kn \gg 1$)**：载流子在没有或极少散射的情况下穿越沟道，其速度由源极的热注入决定，电流不再由沟道内的电场和迁移率决定。
*   **[准弹道输运](@entry_id:1130426) ($Kn \approx 1$)**：载流子经历少量散射，输运介于扩散和弹道之间。

对于现代的纳米级晶体管，其沟道长度 $L$ 可能只有几十纳米，与载流子的平均自由程相当甚至更短。例如，在一个沟道长度为 $12 \text{ nm}$ 的器件中，如果载流子的平均自由程计算为约 $17 \text{ nm}$，则 $Kn \approx 1.42$，这表明器件工作在准弹道区。在这种情况下，传统的迁移率概念失去了其作为纯粹材料常数的意义，其“表观”值会依赖于沟道长度 $L$ 和接触的边界条件。器件的性能越来越受到源极注入载流子能力的限制，而不再仅仅是沟道内的散射 。