<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:20:21.2021</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.08.06</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2021-0103589</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>로우 드롭아웃 레귤레이터 및 이를 포함하는 메모리 장치</inventionTitle><inventionTitleEng>LOW DROPOUT REGULATOR AND MEMORY DEVICE INCLUDING THE  SAME</inventionTitleEng><openDate>2023.02.15</openDate><openNumber>10-2023-0022340</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.06.26</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G05F 1/56</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2021.01.01)</ipcDate><ipcNumber>G11C 5/14</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시는 로우 드롭아웃 레귤레이터 및 이를 포함하는 메모리 장치에 관한 것이다. 본 개시의 실시 예에 따른 LDO 레귤레이터는 제1 저항, 게이트 단은 제1 저항의 일단에 연결되고, 소스 단은 전원 전압 단에 연결되고, 드레인 단은 제1 노드에 연결되는 제1 트랜지스터, 입력 단자는 기준 전압 단 및 제1 노드와 연결되고, 출력 단자는 제2 트랜지스터의 게이트 단에 연결되는 오피앰프, 게이트 단은 오피앰프의 출력 단자에 연결되고, 소스 단은 제1 노드에 연결되고, 드레인 단은 제2 노드에 연결되는 제2 트랜지스터, 게이트 단은 제1 저항의 타단에 연결되고, 소스 단은 전원 전압 단에 연결되고, 드레인 단은 제3 노드에 연결되는 제3 트랜지스터, 및 제2 노드 및 접지 전압 단 사이에 연결되는 전류원을 포함한다. 본 개시에 따르면, 고속으로 동작하여 출력 전압을 안정적으로 공급하는 LDO 레귤레이터 및 이를 포함하는 메모리 장치를 제공한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 저항;게이트 단은 상기 제1 저항의 일단에 연결되고, 소스 단은 전원 전압 단에 연결되고, 드레인 단은 제1 노드에 연결되는 제1 트랜지스터;입력 단자는 기준 전압 단 및 상기 제1 노드와 연결되고, 출력 단자는 제2 트랜지스터의 게이트 단에 연결되는 오피앰프;게이트 단은 상기 오피앰프의 출력 단자에 연결되고, 소스 단은 상기 제1 노드에 연결되고, 드레인 단은 제2 노드에 연결되는 제2 트랜지스터;게이트 단은 상기 제1 저항의 타단에 연결되고, 소스 단은 상기 전원 전압 단에 연결되고, 드레인 단은 제3 노드에 연결되는 제3 트랜지스터; 및상기 제2 노드 및 접지 전압 단 사이에 연결되는 전류원을 포함하는 LDO(low dropout) 레귤레이터. </claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 전원 전압 단 및 상기 제1 저항의 타단 사이에 연결되는 커패시터를 더 포함하는 LDO 레귤레이터.</claim></claimInfo><claimInfo><claim>3. 제 2 항에 있어서,상기 제3 트랜지스터, 상기 제1 저항, 및 상기 커패시터는 능동 인덕터를 구성하는 LDO 레귤레이터.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서,상기 제3 트랜지스터, 상기 제1 저항, 및 상기 제3 트랜지스터의 게이트-소스 커패시턴스는 능동 인덕터를 구성하는 LDO 레귤레이터.</claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서,게이트 단은 상기 오피앰프의 출력 단자에 연결되고, 소스 단은 상기 제3 노드에 연결되고, 드레인 단은 상기 제2 노드에 연결되는 바이어스 트랜지스터를 더 포함하는 LDO 레귤레이터.</claim></claimInfo><claimInfo><claim>6. 패스 게이트 전압에 응답하여 출력 전압을 출력하는 제1 트랜지스터;상기 출력 전압을 입력 받아 상기 패스 게이트 전압을 출력하는 제2 트랜지스터;제3 트랜지스터 및 제1 저항을 포함하는 능동 인덕터; 및기준 전압과 상기 출력 전압 간의 차이를 증폭하여 오피앰프 출력 전압을 출력하는 오피앰프를 포함하되,시스템 로드에 흐르는 전류의 레벨이 증가하여 상기 출력 전압의 레벨이 감소하면, 상기 제2 트랜지스터는 감소된 레벨의 상기 패스 게이트 전압을 출력하고, 상기 제1 트랜지스터는 상기 감소된 레벨의 패스 게이트 전압에 응답하여 증가된 레벨의 상기 출력 전압을 출력하는 제1 루프를 반복함으로써 상기 출력 전압의 레벨을 복귀시켜 일정하게 유지하고,상기 시스템 로드에 흐르는 전류의 레벨이 감소하여 상기 출력 전압의 레벨이 증가하면, 상기 제2 트랜지스터는 증가된 레벨의 상기 패스 게이트 전압을 출력하고, 상기 제1 트랜지스터는 상기 증가된 레벨의 패스 게이트 전압에 응답하여 감소된 레벨의 상기 출력 전압을 출력하는 제1 루프를 반복함으로써 상기 출력 전압의 레벨을 복귀시켜 일정하게 유지하는 LDO(low dropout) 레귤레이터.</claim></claimInfo><claimInfo><claim>7. 제 6 항에 있어서,상기 능동 인덕터는 커패시터를 더 포함하는 LDO 레귤레이터.</claim></claimInfo><claimInfo><claim>8. 제 6 항에 있어서,상기 능동 인덕터는 상기 제3 트랜지스터의 게이트-소스 커패시턴스를 이용하는 LDO 레귤레이터.</claim></claimInfo><claimInfo><claim>9. 적어도 하나의 메모리 셀 어레이을 포함하는 뱅크;상기 뱅크를 제어하는 뱅크 컨트롤러;상기 뱅크로 쓰기 데이터를 전송하거나 상기 뱅크로부터 읽기 데이터를 수신하는 데이터 버퍼;클럭 신호를 수신하여 내부 클럭 신호를 출력하는 클럭 버퍼;상기 내부 클럭 신호에 기초하여 동작하고, 상기 읽기 데이터의 비트들을 직렬화하는 직렬화기;상기 내부 클럭 신호에 기초하여 동작하고, 상기 쓰기 데이터의 비트들을 병렬화 하는 병렬화기; 및상기 클럭 버퍼에 출력 전압을 제공하고, 상기 클럭 버퍼에 의한 부하의 증가 또는 감소에 대응하여 상기 출력 전압의 레벨을 유지하는 LDO(low dropout) 레귤레이터를 포함하되,상기 LDO 레귤레이터는:제1 저항;게이트 단은 상기 제1 저항의 일단에 연결되고, 소스 단은 전원 전압 단에 연결되고, 드레인 단은 제1 노드에 연결되는 제1 트랜지스터;입력 단자는 기준 전압 단 및 상기 제1 노드와 연결되고, 출력 단자는 제2 트랜지스터의 게이트 단에 연결되는 오피앰프;게이트 단은 상기 오피앰프의 출력 단자에 연결되고, 소스 단은 상기 제1 노드에 연결되고, 드레인 단은 제2 노드에 연결되는 제2 트랜지스터;게이트 단은 상기 제1 저항의 타단에 연결되고, 소스 단은 상기 전원 전압 단에 연결되고, 드레인 단은 제3 노드에 연결되는 제3 트랜지스터; 및상기 제2 노드 및 접지 전압 단 사이에 연결되는 전류원을 포함하는 메모리 장치.</claim></claimInfo><claimInfo><claim>10. 제 9 항에 있어서,상기 LDO 레귤레이터는 상기 전원 전압 단 및 상기 제1 저항의 타단 사이에 연결되는 커패시터를 더 포함하는 메모리 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119981042713</code><country>대한민국</country><engName>SAMSUNG ELECTRONICS CO., LTD.</engName><name>삼성전자주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>JUNG,JINOOK</engName><name>정진욱</name></inventorInfo><inventorInfo><address>경기도 용인시 수지구...</address><code> </code><country> </country><engName>PARK,JAEWOO</engName><name>박재우</name></inventorInfo><inventorInfo><address>경기도 수원시 권선구...</address><code> </code><country> </country><engName>CHOI,JUNHAN</engName><name>최준한</name></inventorInfo><inventorInfo><address>서울특별시 서초구...</address><code> </code><country> </country><engName>KWAK,MYOUNGBO</engName><name>곽명보</name></inventorInfo><inventorInfo><address>경기도 화성시 ...</address><code> </code><country> </country><engName>CHOI,JUNGHWAN</engName><name>최정환</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 *길 ** *층(역삼동)</address><code>920141001819</code><country>대한민국</country><engName>KORYO IP &amp; Law</engName><name>특허법인고려</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2021.08.06</receiptDate><receiptNumber>1-1-2021-0907833-07</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.06.26</receiptDate><receiptNumber>1-1-2024-0693201-67</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020210103589.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9369b3d9d409fb8a7b97f97d81df50baed13b96e834a324bf2f3cfcdb4cbc520f853c4011687b856a4edfcd744192c7a14778b5a83cdf6265f</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf63df44a6e31d79a70b40731c323d3fc0796463451b00a16fca820225f0249fdcff0de99324a9d5b5211d68c71830f89bc938b62a0d9dfde0</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>