TimeQuest Timing Analyzer report for P1
Tue May 01 13:23:42 2018
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Setup: 'USER_BUTTON'
 14. Slow 1200mV 85C Model Hold: 'USER_BUTTON'
 15. Slow 1200mV 85C Model Hold: 'CLK'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLK'
 24. Slow 1200mV 0C Model Setup: 'USER_BUTTON'
 25. Slow 1200mV 0C Model Hold: 'USER_BUTTON'
 26. Slow 1200mV 0C Model Hold: 'CLK'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLK'
 34. Fast 1200mV 0C Model Setup: 'USER_BUTTON'
 35. Fast 1200mV 0C Model Hold: 'USER_BUTTON'
 36. Fast 1200mV 0C Model Hold: 'CLK'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; P1                                                  ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.2%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                   ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; Clock Name  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets         ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; CLK         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }         ;
; USER_BUTTON ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { USER_BUTTON } ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 357.91 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 85C Model Setup Summary  ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; CLK         ; -1.794 ; -21.165       ;
; USER_BUTTON ; -1.077 ; -10.959       ;
+-------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 85C Model Hold Summary  ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; USER_BUTTON ; 0.705 ; 0.000         ;
; CLK         ; 1.315 ; 0.000         ;
+-------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------+--------+----------------------------+
; Clock       ; Slack  ; End Point TNS              ;
+-------------+--------+----------------------------+
; CLK         ; -3.000 ; -15.000                    ;
; USER_BUTTON ; -3.000 ; -3.000                     ;
+-------------+--------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                               ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -1.794 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 2.729      ;
; -1.761 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.695      ;
; -1.761 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.695      ;
; -1.761 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.695      ;
; -1.761 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.695      ;
; -1.761 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.695      ;
; -1.761 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.695      ;
; -1.761 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.695      ;
; -1.761 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.695      ;
; -1.761 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.695      ;
; -1.761 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.695      ;
; -1.761 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.695      ;
; -1.723 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 2.658      ;
; -1.717 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 2.652      ;
; -1.690 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.624      ;
; -1.690 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.624      ;
; -1.690 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.624      ;
; -1.690 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.624      ;
; -1.690 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.624      ;
; -1.690 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.624      ;
; -1.690 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.624      ;
; -1.690 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.624      ;
; -1.690 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.624      ;
; -1.690 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.624      ;
; -1.690 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.624      ;
; -1.684 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.618      ;
; -1.684 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.618      ;
; -1.684 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.618      ;
; -1.684 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.618      ;
; -1.684 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.618      ;
; -1.684 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.618      ;
; -1.684 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.618      ;
; -1.684 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.618      ;
; -1.684 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.618      ;
; -1.684 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.618      ;
; -1.684 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.618      ;
; -1.659 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 2.594      ;
; -1.654 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 2.589      ;
; -1.626 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.560      ;
; -1.626 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.560      ;
; -1.626 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.560      ;
; -1.626 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.560      ;
; -1.626 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.560      ;
; -1.626 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.560      ;
; -1.626 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.560      ;
; -1.626 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.560      ;
; -1.626 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.560      ;
; -1.626 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.560      ;
; -1.626 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.560      ;
; -1.621 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.555      ;
; -1.621 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.555      ;
; -1.621 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.555      ;
; -1.621 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.555      ;
; -1.621 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.555      ;
; -1.621 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.555      ;
; -1.621 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.555      ;
; -1.621 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.555      ;
; -1.621 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.555      ;
; -1.621 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.555      ;
; -1.621 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.555      ;
; -1.587 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 2.522      ;
; -1.556 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 2.491      ;
; -1.554 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.488      ;
; -1.554 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.488      ;
; -1.554 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.488      ;
; -1.554 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.488      ;
; -1.554 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.488      ;
; -1.554 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.488      ;
; -1.554 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.488      ;
; -1.554 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.488      ;
; -1.554 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.488      ;
; -1.554 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.488      ;
; -1.554 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.488      ;
; -1.540 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 2.475      ;
; -1.523 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.457      ;
; -1.523 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.457      ;
; -1.523 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.457      ;
; -1.523 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.457      ;
; -1.523 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.457      ;
; -1.523 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.457      ;
; -1.523 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.457      ;
; -1.523 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.457      ;
; -1.523 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.457      ;
; -1.523 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.457      ;
; -1.523 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.457      ;
; -1.507 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.441      ;
; -1.507 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.441      ;
; -1.507 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.441      ;
; -1.507 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.441      ;
; -1.507 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.441      ;
; -1.507 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.441      ;
; -1.507 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.441      ;
; -1.507 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.441      ;
; -1.507 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.441      ;
; -1.507 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.441      ;
; -1.507 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.441      ;
; -1.496 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 2.431      ;
; -1.492 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 2.427      ;
; -1.463 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.397      ;
; -1.463 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.061     ; 2.397      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'USER_BUTTON'                                                                                       ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -1.077 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|ADC_out[9]  ; CLK          ; USER_BUTTON ; 0.500        ; 0.104      ; 0.548      ;
; -1.067 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|ADC_out[1]  ; CLK          ; USER_BUTTON ; 0.500        ; 0.109      ; 0.548      ;
; -1.053 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|ADC_out[0]  ; CLK          ; USER_BUTTON ; 0.500        ; 0.107      ; 0.548      ;
; -1.046 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|ADC_out[2]  ; CLK          ; USER_BUTTON ; 0.500        ; 0.109      ; 0.548      ;
; -0.865 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|ADC_out[11] ; CLK          ; USER_BUTTON ; 0.500        ; 0.153      ; 0.616      ;
; -0.861 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|ADC_out[5]  ; CLK          ; USER_BUTTON ; 0.500        ; 0.107      ; 0.548      ;
; -0.860 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|ADC_out[8]  ; CLK          ; USER_BUTTON ; 0.500        ; 0.104      ; 0.548      ;
; -0.858 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|ADC_out[10] ; CLK          ; USER_BUTTON ; 0.500        ; 0.105      ; 0.548      ;
; -0.858 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|ADC_out[6]  ; CLK          ; USER_BUTTON ; 0.500        ; 0.106      ; 0.548      ;
; -0.851 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|ADC_out[7]  ; CLK          ; USER_BUTTON ; 0.500        ; 0.106      ; 0.548      ;
; -0.843 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|ADC_out[3]  ; CLK          ; USER_BUTTON ; 0.500        ; 0.109      ; 0.548      ;
; -0.720 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|ADC_out[4]  ; CLK          ; USER_BUTTON ; 0.500        ; 0.110      ; 0.548      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'USER_BUTTON'                                                                                       ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.705 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|ADC_out[11] ; CLK          ; USER_BUTTON ; -0.500       ; 0.308      ; 0.553      ;
; 0.709 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|ADC_out[4]  ; CLK          ; USER_BUTTON ; -0.500       ; 0.263      ; 0.512      ;
; 0.710 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|ADC_out[1]  ; CLK          ; USER_BUTTON ; -0.500       ; 0.262      ; 0.512      ;
; 0.710 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|ADC_out[2]  ; CLK          ; USER_BUTTON ; -0.500       ; 0.262      ; 0.512      ;
; 0.710 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|ADC_out[3]  ; CLK          ; USER_BUTTON ; -0.500       ; 0.262      ; 0.512      ;
; 0.712 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|ADC_out[5]  ; CLK          ; USER_BUTTON ; -0.500       ; 0.260      ; 0.512      ;
; 0.712 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|ADC_out[0]  ; CLK          ; USER_BUTTON ; -0.500       ; 0.260      ; 0.512      ;
; 0.713 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|ADC_out[7]  ; CLK          ; USER_BUTTON ; -0.500       ; 0.259      ; 0.512      ;
; 0.713 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|ADC_out[6]  ; CLK          ; USER_BUTTON ; -0.500       ; 0.259      ; 0.512      ;
; 0.714 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|ADC_out[10] ; CLK          ; USER_BUTTON ; -0.500       ; 0.258      ; 0.512      ;
; 0.715 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|ADC_out[8]  ; CLK          ; USER_BUTTON ; -0.500       ; 0.257      ; 0.512      ;
; 0.715 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|ADC_out[9]  ; CLK          ; USER_BUTTON ; -0.500       ; 0.257      ; 0.512      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                               ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 1.315 ; USER_BUTTON             ; ADC_in:inst|Buffer1[0]  ; USER_BUTTON  ; CLK         ; 0.000        ; 2.201      ; 3.713      ;
; 1.315 ; USER_BUTTON             ; ADC_in:inst|Buffer1[4]  ; USER_BUTTON  ; CLK         ; 0.000        ; 2.201      ; 3.713      ;
; 1.315 ; USER_BUTTON             ; ADC_in:inst|Buffer1[6]  ; USER_BUTTON  ; CLK         ; 0.000        ; 2.201      ; 3.713      ;
; 1.315 ; USER_BUTTON             ; ADC_in:inst|Buffer1[5]  ; USER_BUTTON  ; CLK         ; 0.000        ; 2.201      ; 3.713      ;
; 1.315 ; USER_BUTTON             ; ADC_in:inst|Buffer1[3]  ; USER_BUTTON  ; CLK         ; 0.000        ; 2.201      ; 3.713      ;
; 1.315 ; USER_BUTTON             ; ADC_in:inst|Buffer1[2]  ; USER_BUTTON  ; CLK         ; 0.000        ; 2.201      ; 3.713      ;
; 1.315 ; USER_BUTTON             ; ADC_in:inst|Buffer1[1]  ; USER_BUTTON  ; CLK         ; 0.000        ; 2.201      ; 3.713      ;
; 1.315 ; USER_BUTTON             ; ADC_in:inst|Buffer1[7]  ; USER_BUTTON  ; CLK         ; 0.000        ; 2.201      ; 3.713      ;
; 1.315 ; USER_BUTTON             ; ADC_in:inst|Buffer1[9]  ; USER_BUTTON  ; CLK         ; 0.000        ; 2.201      ; 3.713      ;
; 1.315 ; USER_BUTTON             ; ADC_in:inst|Buffer1[10] ; USER_BUTTON  ; CLK         ; 0.000        ; 2.201      ; 3.713      ;
; 1.315 ; USER_BUTTON             ; ADC_in:inst|Buffer1[8]  ; USER_BUTTON  ; CLK         ; 0.000        ; 2.201      ; 3.713      ;
; 1.345 ; USER_BUTTON             ; ADC_in:inst|Buffer1[11] ; USER_BUTTON  ; CLK         ; 0.000        ; 2.203      ; 3.745      ;
; 2.008 ; USER_BUTTON             ; ADC_in:inst|Buffer1[0]  ; USER_BUTTON  ; CLK         ; -0.500       ; 2.201      ; 3.906      ;
; 2.008 ; USER_BUTTON             ; ADC_in:inst|Buffer1[4]  ; USER_BUTTON  ; CLK         ; -0.500       ; 2.201      ; 3.906      ;
; 2.008 ; USER_BUTTON             ; ADC_in:inst|Buffer1[6]  ; USER_BUTTON  ; CLK         ; -0.500       ; 2.201      ; 3.906      ;
; 2.008 ; USER_BUTTON             ; ADC_in:inst|Buffer1[5]  ; USER_BUTTON  ; CLK         ; -0.500       ; 2.201      ; 3.906      ;
; 2.008 ; USER_BUTTON             ; ADC_in:inst|Buffer1[3]  ; USER_BUTTON  ; CLK         ; -0.500       ; 2.201      ; 3.906      ;
; 2.008 ; USER_BUTTON             ; ADC_in:inst|Buffer1[2]  ; USER_BUTTON  ; CLK         ; -0.500       ; 2.201      ; 3.906      ;
; 2.008 ; USER_BUTTON             ; ADC_in:inst|Buffer1[1]  ; USER_BUTTON  ; CLK         ; -0.500       ; 2.201      ; 3.906      ;
; 2.008 ; USER_BUTTON             ; ADC_in:inst|Buffer1[7]  ; USER_BUTTON  ; CLK         ; -0.500       ; 2.201      ; 3.906      ;
; 2.008 ; USER_BUTTON             ; ADC_in:inst|Buffer1[9]  ; USER_BUTTON  ; CLK         ; -0.500       ; 2.201      ; 3.906      ;
; 2.008 ; USER_BUTTON             ; ADC_in:inst|Buffer1[10] ; USER_BUTTON  ; CLK         ; -0.500       ; 2.201      ; 3.906      ;
; 2.008 ; USER_BUTTON             ; ADC_in:inst|Buffer1[8]  ; USER_BUTTON  ; CLK         ; -0.500       ; 2.201      ; 3.906      ;
; 2.013 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; 0.060      ; 2.230      ;
; 2.013 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; 0.060      ; 2.230      ;
; 2.013 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; 0.060      ; 2.230      ;
; 2.013 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; 0.060      ; 2.230      ;
; 2.013 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; 0.060      ; 2.230      ;
; 2.013 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; 0.060      ; 2.230      ;
; 2.013 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 0.000        ; 0.060      ; 2.230      ;
; 2.013 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.060      ; 2.230      ;
; 2.013 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 0.000        ; 0.060      ; 2.230      ;
; 2.013 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.060      ; 2.230      ;
; 2.013 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 0.000        ; 0.060      ; 2.230      ;
; 2.021 ; USER_BUTTON             ; ADC_in:inst|Buffer1[11] ; USER_BUTTON  ; CLK         ; -0.500       ; 2.203      ; 3.921      ;
; 2.026 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.245      ;
; 2.086 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.304      ;
; 2.086 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.304      ;
; 2.086 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.304      ;
; 2.086 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.304      ;
; 2.086 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.304      ;
; 2.086 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.304      ;
; 2.086 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.304      ;
; 2.086 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.304      ;
; 2.086 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.304      ;
; 2.086 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.304      ;
; 2.086 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.304      ;
; 2.099 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 2.319      ;
; 2.117 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.335      ;
; 2.117 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.335      ;
; 2.117 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.335      ;
; 2.117 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.335      ;
; 2.117 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.335      ;
; 2.117 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.335      ;
; 2.117 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.335      ;
; 2.117 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.335      ;
; 2.117 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.335      ;
; 2.117 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.335      ;
; 2.117 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.335      ;
; 2.130 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 2.350      ;
; 2.187 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.405      ;
; 2.187 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.405      ;
; 2.187 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.405      ;
; 2.187 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.405      ;
; 2.187 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.405      ;
; 2.187 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.405      ;
; 2.187 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.405      ;
; 2.187 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.405      ;
; 2.187 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.405      ;
; 2.187 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.405      ;
; 2.187 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.405      ;
; 2.200 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.418      ;
; 2.200 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.418      ;
; 2.200 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.418      ;
; 2.200 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.418      ;
; 2.200 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.418      ;
; 2.200 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.418      ;
; 2.200 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.418      ;
; 2.200 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.418      ;
; 2.200 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.418      ;
; 2.200 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.418      ;
; 2.200 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.418      ;
; 2.200 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 2.420      ;
; 2.206 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.424      ;
; 2.206 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.424      ;
; 2.206 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.424      ;
; 2.206 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.424      ;
; 2.206 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.424      ;
; 2.206 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.424      ;
; 2.206 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.424      ;
; 2.206 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.424      ;
; 2.206 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.424      ;
; 2.206 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.424      ;
; 2.206 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.424      ;
; 2.213 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 2.433      ;
; 2.219 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 2.439      ;
; 2.237 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.455      ;
; 2.237 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.455      ;
; 2.237 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.455      ;
; 2.237 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.455      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 393.86 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV 0C Model Setup Summary   ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; CLK         ; -1.539 ; -18.215       ;
; USER_BUTTON ; -0.946 ; -9.492        ;
+-------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 0C Model Hold Summary   ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; USER_BUTTON ; 0.698 ; 0.000         ;
; CLK         ; 1.246 ; 0.000         ;
+-------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+--------+---------------------------+
; Clock       ; Slack  ; End Point TNS             ;
+-------------+--------+---------------------------+
; CLK         ; -3.000 ; -15.000                   ;
; USER_BUTTON ; -3.000 ; -3.000                    ;
+-------------+--------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -1.539 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 2.480      ;
; -1.516 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.456      ;
; -1.516 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.456      ;
; -1.516 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.456      ;
; -1.516 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.456      ;
; -1.516 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.456      ;
; -1.516 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.456      ;
; -1.516 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.456      ;
; -1.516 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.456      ;
; -1.516 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.456      ;
; -1.516 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.456      ;
; -1.516 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.456      ;
; -1.475 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 2.416      ;
; -1.470 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 2.411      ;
; -1.452 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.392      ;
; -1.452 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.392      ;
; -1.452 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.392      ;
; -1.452 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.392      ;
; -1.452 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.392      ;
; -1.452 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.392      ;
; -1.452 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.392      ;
; -1.452 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.392      ;
; -1.452 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.392      ;
; -1.452 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.392      ;
; -1.452 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.392      ;
; -1.447 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.387      ;
; -1.447 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.387      ;
; -1.447 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.387      ;
; -1.447 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.387      ;
; -1.447 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.387      ;
; -1.447 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.387      ;
; -1.447 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.387      ;
; -1.447 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.387      ;
; -1.447 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.387      ;
; -1.447 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.387      ;
; -1.447 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.387      ;
; -1.409 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 2.350      ;
; -1.404 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 2.345      ;
; -1.386 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.326      ;
; -1.386 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.326      ;
; -1.386 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.326      ;
; -1.386 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.326      ;
; -1.386 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.326      ;
; -1.386 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.326      ;
; -1.386 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.326      ;
; -1.386 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.326      ;
; -1.386 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.326      ;
; -1.386 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.326      ;
; -1.386 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.326      ;
; -1.381 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.321      ;
; -1.381 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.321      ;
; -1.381 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.321      ;
; -1.381 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.321      ;
; -1.381 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.321      ;
; -1.381 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.321      ;
; -1.381 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.321      ;
; -1.381 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.321      ;
; -1.381 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.321      ;
; -1.381 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.321      ;
; -1.381 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.321      ;
; -1.355 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 2.296      ;
; -1.335 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 2.276      ;
; -1.332 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.272      ;
; -1.332 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.272      ;
; -1.332 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.272      ;
; -1.332 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.272      ;
; -1.332 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.272      ;
; -1.332 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.272      ;
; -1.332 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.272      ;
; -1.332 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.272      ;
; -1.332 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.272      ;
; -1.332 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.272      ;
; -1.332 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.272      ;
; -1.315 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 2.256      ;
; -1.312 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.252      ;
; -1.312 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.252      ;
; -1.312 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.252      ;
; -1.312 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.252      ;
; -1.312 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.252      ;
; -1.312 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.252      ;
; -1.312 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.252      ;
; -1.312 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.252      ;
; -1.312 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.252      ;
; -1.312 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.252      ;
; -1.312 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.252      ;
; -1.292 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.232      ;
; -1.292 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.232      ;
; -1.292 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.232      ;
; -1.292 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.232      ;
; -1.292 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.232      ;
; -1.292 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.232      ;
; -1.292 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.232      ;
; -1.292 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.232      ;
; -1.292 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.232      ;
; -1.292 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.232      ;
; -1.292 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.232      ;
; -1.267 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 2.208      ;
; -1.266 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 1.000        ; -0.054     ; 2.207      ;
; -1.244 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.184      ;
; -1.244 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.184      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'USER_BUTTON'                                                                                        ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.946 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|ADC_out[9]  ; CLK          ; USER_BUTTON ; 0.500        ; 0.077      ; 0.491      ;
; -0.940 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|ADC_out[1]  ; CLK          ; USER_BUTTON ; 0.500        ; 0.082      ; 0.491      ;
; -0.915 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|ADC_out[2]  ; CLK          ; USER_BUTTON ; 0.500        ; 0.082      ; 0.491      ;
; -0.912 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|ADC_out[0]  ; CLK          ; USER_BUTTON ; 0.500        ; 0.080      ; 0.491      ;
; -0.742 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|ADC_out[8]  ; CLK          ; USER_BUTTON ; 0.500        ; 0.077      ; 0.491      ;
; -0.742 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|ADC_out[5]  ; CLK          ; USER_BUTTON ; 0.500        ; 0.080      ; 0.491      ;
; -0.741 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|ADC_out[11] ; CLK          ; USER_BUTTON ; 0.500        ; 0.124      ; 0.549      ;
; -0.739 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|ADC_out[6]  ; CLK          ; USER_BUTTON ; 0.500        ; 0.079      ; 0.491      ;
; -0.738 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|ADC_out[10] ; CLK          ; USER_BUTTON ; 0.500        ; 0.078      ; 0.491      ;
; -0.732 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|ADC_out[7]  ; CLK          ; USER_BUTTON ; 0.500        ; 0.079      ; 0.491      ;
; -0.725 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|ADC_out[3]  ; CLK          ; USER_BUTTON ; 0.500        ; 0.082      ; 0.491      ;
; -0.620 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|ADC_out[4]  ; CLK          ; USER_BUTTON ; 0.500        ; 0.082      ; 0.491      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'USER_BUTTON'                                                                                        ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.698 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|ADC_out[1]  ; CLK          ; USER_BUTTON ; -0.500       ; 0.216      ; 0.454      ;
; 0.698 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|ADC_out[2]  ; CLK          ; USER_BUTTON ; -0.500       ; 0.216      ; 0.454      ;
; 0.698 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|ADC_out[3]  ; CLK          ; USER_BUTTON ; -0.500       ; 0.216      ; 0.454      ;
; 0.698 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|ADC_out[4]  ; CLK          ; USER_BUTTON ; -0.500       ; 0.216      ; 0.454      ;
; 0.700 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|ADC_out[5]  ; CLK          ; USER_BUTTON ; -0.500       ; 0.214      ; 0.454      ;
; 0.700 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|ADC_out[0]  ; CLK          ; USER_BUTTON ; -0.500       ; 0.214      ; 0.454      ;
; 0.701 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|ADC_out[11] ; CLK          ; USER_BUTTON ; -0.500       ; 0.261      ; 0.502      ;
; 0.701 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|ADC_out[7]  ; CLK          ; USER_BUTTON ; -0.500       ; 0.213      ; 0.454      ;
; 0.701 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|ADC_out[6]  ; CLK          ; USER_BUTTON ; -0.500       ; 0.213      ; 0.454      ;
; 0.702 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|ADC_out[10] ; CLK          ; USER_BUTTON ; -0.500       ; 0.212      ; 0.454      ;
; 0.704 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|ADC_out[8]  ; CLK          ; USER_BUTTON ; -0.500       ; 0.210      ; 0.454      ;
; 0.704 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|ADC_out[9]  ; CLK          ; USER_BUTTON ; -0.500       ; 0.210      ; 0.454      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 1.246 ; USER_BUTTON             ; ADC_in:inst|Buffer1[0]  ; USER_BUTTON  ; CLK         ; 0.000        ; 1.991      ; 3.421      ;
; 1.246 ; USER_BUTTON             ; ADC_in:inst|Buffer1[4]  ; USER_BUTTON  ; CLK         ; 0.000        ; 1.991      ; 3.421      ;
; 1.246 ; USER_BUTTON             ; ADC_in:inst|Buffer1[6]  ; USER_BUTTON  ; CLK         ; 0.000        ; 1.991      ; 3.421      ;
; 1.246 ; USER_BUTTON             ; ADC_in:inst|Buffer1[5]  ; USER_BUTTON  ; CLK         ; 0.000        ; 1.991      ; 3.421      ;
; 1.246 ; USER_BUTTON             ; ADC_in:inst|Buffer1[3]  ; USER_BUTTON  ; CLK         ; 0.000        ; 1.991      ; 3.421      ;
; 1.246 ; USER_BUTTON             ; ADC_in:inst|Buffer1[2]  ; USER_BUTTON  ; CLK         ; 0.000        ; 1.991      ; 3.421      ;
; 1.246 ; USER_BUTTON             ; ADC_in:inst|Buffer1[1]  ; USER_BUTTON  ; CLK         ; 0.000        ; 1.991      ; 3.421      ;
; 1.246 ; USER_BUTTON             ; ADC_in:inst|Buffer1[7]  ; USER_BUTTON  ; CLK         ; 0.000        ; 1.991      ; 3.421      ;
; 1.246 ; USER_BUTTON             ; ADC_in:inst|Buffer1[9]  ; USER_BUTTON  ; CLK         ; 0.000        ; 1.991      ; 3.421      ;
; 1.246 ; USER_BUTTON             ; ADC_in:inst|Buffer1[10] ; USER_BUTTON  ; CLK         ; 0.000        ; 1.991      ; 3.421      ;
; 1.246 ; USER_BUTTON             ; ADC_in:inst|Buffer1[8]  ; USER_BUTTON  ; CLK         ; 0.000        ; 1.991      ; 3.421      ;
; 1.268 ; USER_BUTTON             ; ADC_in:inst|Buffer1[11] ; USER_BUTTON  ; CLK         ; 0.000        ; 1.992      ; 3.444      ;
; 1.821 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 2.019      ;
; 1.821 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 2.019      ;
; 1.821 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 2.019      ;
; 1.821 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 2.019      ;
; 1.821 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 2.019      ;
; 1.821 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 2.019      ;
; 1.821 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 2.019      ;
; 1.821 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 2.019      ;
; 1.821 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 2.019      ;
; 1.821 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.054      ; 2.019      ;
; 1.821 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 0.000        ; 0.054      ; 2.019      ;
; 1.831 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.030      ;
; 1.871 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.070      ;
; 1.871 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.070      ;
; 1.871 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.070      ;
; 1.871 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.070      ;
; 1.871 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.070      ;
; 1.871 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.070      ;
; 1.871 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.070      ;
; 1.871 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.070      ;
; 1.871 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.070      ;
; 1.871 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.070      ;
; 1.871 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.070      ;
; 1.881 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.056      ; 2.081      ;
; 1.891 ; USER_BUTTON             ; ADC_in:inst|Buffer1[0]  ; USER_BUTTON  ; CLK         ; -0.500       ; 1.991      ; 3.566      ;
; 1.891 ; USER_BUTTON             ; ADC_in:inst|Buffer1[4]  ; USER_BUTTON  ; CLK         ; -0.500       ; 1.991      ; 3.566      ;
; 1.891 ; USER_BUTTON             ; ADC_in:inst|Buffer1[6]  ; USER_BUTTON  ; CLK         ; -0.500       ; 1.991      ; 3.566      ;
; 1.891 ; USER_BUTTON             ; ADC_in:inst|Buffer1[5]  ; USER_BUTTON  ; CLK         ; -0.500       ; 1.991      ; 3.566      ;
; 1.891 ; USER_BUTTON             ; ADC_in:inst|Buffer1[3]  ; USER_BUTTON  ; CLK         ; -0.500       ; 1.991      ; 3.566      ;
; 1.891 ; USER_BUTTON             ; ADC_in:inst|Buffer1[2]  ; USER_BUTTON  ; CLK         ; -0.500       ; 1.991      ; 3.566      ;
; 1.891 ; USER_BUTTON             ; ADC_in:inst|Buffer1[1]  ; USER_BUTTON  ; CLK         ; -0.500       ; 1.991      ; 3.566      ;
; 1.891 ; USER_BUTTON             ; ADC_in:inst|Buffer1[7]  ; USER_BUTTON  ; CLK         ; -0.500       ; 1.991      ; 3.566      ;
; 1.891 ; USER_BUTTON             ; ADC_in:inst|Buffer1[9]  ; USER_BUTTON  ; CLK         ; -0.500       ; 1.991      ; 3.566      ;
; 1.891 ; USER_BUTTON             ; ADC_in:inst|Buffer1[10] ; USER_BUTTON  ; CLK         ; -0.500       ; 1.991      ; 3.566      ;
; 1.891 ; USER_BUTTON             ; ADC_in:inst|Buffer1[8]  ; USER_BUTTON  ; CLK         ; -0.500       ; 1.991      ; 3.566      ;
; 1.901 ; USER_BUTTON             ; ADC_in:inst|Buffer1[11] ; USER_BUTTON  ; CLK         ; -0.500       ; 1.992      ; 3.577      ;
; 1.903 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.102      ;
; 1.903 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.102      ;
; 1.903 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.102      ;
; 1.903 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.102      ;
; 1.903 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.102      ;
; 1.903 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.102      ;
; 1.903 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.102      ;
; 1.903 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.102      ;
; 1.903 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.102      ;
; 1.903 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.102      ;
; 1.903 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.102      ;
; 1.913 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.056      ; 2.113      ;
; 1.960 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.159      ;
; 1.960 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.159      ;
; 1.960 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.159      ;
; 1.960 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.159      ;
; 1.960 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.159      ;
; 1.960 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.159      ;
; 1.960 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.159      ;
; 1.960 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.159      ;
; 1.960 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.159      ;
; 1.960 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.159      ;
; 1.960 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.159      ;
; 1.970 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.056      ; 2.170      ;
; 1.971 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.170      ;
; 1.971 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.170      ;
; 1.971 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.170      ;
; 1.971 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.170      ;
; 1.971 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.170      ;
; 1.971 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.170      ;
; 1.971 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.170      ;
; 1.971 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.170      ;
; 1.971 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.170      ;
; 1.971 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.170      ;
; 1.971 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.170      ;
; 1.978 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.177      ;
; 1.978 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.177      ;
; 1.978 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.177      ;
; 1.978 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.177      ;
; 1.978 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.177      ;
; 1.978 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.177      ;
; 1.978 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.177      ;
; 1.978 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.177      ;
; 1.978 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.177      ;
; 1.978 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.177      ;
; 1.978 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.177      ;
; 1.981 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.056      ; 2.181      ;
; 1.988 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.056      ; 2.188      ;
; 2.013 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.212      ;
; 2.013 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.212      ;
; 2.013 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.212      ;
; 2.013 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.212      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV 0C Model Setup Summary   ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; CLK         ; -0.790 ; -9.381        ;
; USER_BUTTON ; -0.103 ; -0.368        ;
+-------------+--------+---------------+


+-------------------------------------+
; Fast 1200mV 0C Model Hold Summary   ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; USER_BUTTON ; 0.283 ; 0.000         ;
; CLK         ; 0.670 ; 0.000         ;
+-------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+--------+---------------------------+
; Clock       ; Slack  ; End Point TNS             ;
+-------------+--------+---------------------------+
; CLK         ; -3.000 ; -15.684                   ;
; USER_BUTTON ; -3.000 ; -3.000                    ;
+-------------+--------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.790 ; USER_BUTTON             ; ADC_in:inst|Buffer1[11] ; USER_BUTTON  ; CLK         ; 0.500        ; 1.197      ; 2.454      ;
; -0.781 ; USER_BUTTON             ; ADC_in:inst|Buffer1[0]  ; USER_BUTTON  ; CLK         ; 0.500        ; 1.196      ; 2.444      ;
; -0.781 ; USER_BUTTON             ; ADC_in:inst|Buffer1[4]  ; USER_BUTTON  ; CLK         ; 0.500        ; 1.196      ; 2.444      ;
; -0.781 ; USER_BUTTON             ; ADC_in:inst|Buffer1[6]  ; USER_BUTTON  ; CLK         ; 0.500        ; 1.196      ; 2.444      ;
; -0.781 ; USER_BUTTON             ; ADC_in:inst|Buffer1[5]  ; USER_BUTTON  ; CLK         ; 0.500        ; 1.196      ; 2.444      ;
; -0.781 ; USER_BUTTON             ; ADC_in:inst|Buffer1[3]  ; USER_BUTTON  ; CLK         ; 0.500        ; 1.196      ; 2.444      ;
; -0.781 ; USER_BUTTON             ; ADC_in:inst|Buffer1[2]  ; USER_BUTTON  ; CLK         ; 0.500        ; 1.196      ; 2.444      ;
; -0.781 ; USER_BUTTON             ; ADC_in:inst|Buffer1[1]  ; USER_BUTTON  ; CLK         ; 0.500        ; 1.196      ; 2.444      ;
; -0.781 ; USER_BUTTON             ; ADC_in:inst|Buffer1[7]  ; USER_BUTTON  ; CLK         ; 0.500        ; 1.196      ; 2.444      ;
; -0.781 ; USER_BUTTON             ; ADC_in:inst|Buffer1[9]  ; USER_BUTTON  ; CLK         ; 0.500        ; 1.196      ; 2.444      ;
; -0.781 ; USER_BUTTON             ; ADC_in:inst|Buffer1[10] ; USER_BUTTON  ; CLK         ; 0.500        ; 1.196      ; 2.444      ;
; -0.781 ; USER_BUTTON             ; ADC_in:inst|Buffer1[8]  ; USER_BUTTON  ; CLK         ; 0.500        ; 1.196      ; 2.444      ;
; -0.534 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.486      ;
; -0.525 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.476      ;
; -0.525 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.476      ;
; -0.525 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.476      ;
; -0.525 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.476      ;
; -0.525 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.476      ;
; -0.525 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.476      ;
; -0.525 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.476      ;
; -0.525 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.476      ;
; -0.525 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.476      ;
; -0.525 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.476      ;
; -0.525 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.476      ;
; -0.480 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.432      ;
; -0.480 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.432      ;
; -0.475 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.427      ;
; -0.474 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.426      ;
; -0.471 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.422      ;
; -0.471 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.422      ;
; -0.471 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.422      ;
; -0.471 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.422      ;
; -0.471 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.422      ;
; -0.471 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.422      ;
; -0.471 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.422      ;
; -0.471 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.422      ;
; -0.471 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.422      ;
; -0.471 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.422      ;
; -0.471 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.422      ;
; -0.471 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.422      ;
; -0.471 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.422      ;
; -0.471 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.422      ;
; -0.471 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.422      ;
; -0.471 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.422      ;
; -0.471 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.422      ;
; -0.471 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.422      ;
; -0.471 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.422      ;
; -0.471 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.422      ;
; -0.471 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.422      ;
; -0.471 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.422      ;
; -0.466 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.417      ;
; -0.466 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.417      ;
; -0.466 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.417      ;
; -0.466 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.417      ;
; -0.466 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.417      ;
; -0.466 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.417      ;
; -0.466 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.417      ;
; -0.466 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.417      ;
; -0.466 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.417      ;
; -0.466 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.417      ;
; -0.466 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.417      ;
; -0.465 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.416      ;
; -0.465 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.416      ;
; -0.465 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.416      ;
; -0.465 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.416      ;
; -0.465 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.416      ;
; -0.465 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.416      ;
; -0.465 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.416      ;
; -0.465 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.416      ;
; -0.465 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.416      ;
; -0.465 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.416      ;
; -0.465 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.416      ;
; -0.406 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.358      ;
; -0.402 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.354      ;
; -0.397 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.348      ;
; -0.397 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.348      ;
; -0.397 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.348      ;
; -0.397 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.348      ;
; -0.397 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.348      ;
; -0.397 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.348      ;
; -0.397 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.348      ;
; -0.397 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.348      ;
; -0.397 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.348      ;
; -0.397 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.348      ;
; -0.397 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.348      ;
; -0.395 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.347      ;
; -0.393 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.344      ;
; -0.393 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.344      ;
; -0.393 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.344      ;
; -0.393 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.344      ;
; -0.393 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.344      ;
; -0.393 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.344      ;
; -0.393 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.344      ;
; -0.393 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.344      ;
; -0.393 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.344      ;
; -0.393 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.344      ;
; -0.393 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.344      ;
; -0.387 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.339      ;
; -0.386 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.337      ;
; -0.386 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.337      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'USER_BUTTON'                                                                                        ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.103 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|ADC_out[9]  ; CLK          ; USER_BUTTON ; 0.500        ; 0.356      ; 0.300      ;
; -0.095 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|ADC_out[1]  ; CLK          ; USER_BUTTON ; 0.500        ; 0.361      ; 0.300      ;
; -0.087 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|ADC_out[0]  ; CLK          ; USER_BUTTON ; 0.500        ; 0.359      ; 0.300      ;
; -0.083 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|ADC_out[2]  ; CLK          ; USER_BUTTON ; 0.500        ; 0.361      ; 0.300      ;
; 0.024  ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|ADC_out[8]  ; CLK          ; USER_BUTTON ; 0.500        ; 0.356      ; 0.300      ;
; 0.025  ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|ADC_out[11] ; CLK          ; USER_BUTTON ; 0.500        ; 0.374      ; 0.336      ;
; 0.026  ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|ADC_out[10] ; CLK          ; USER_BUTTON ; 0.500        ; 0.357      ; 0.300      ;
; 0.026  ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|ADC_out[5]  ; CLK          ; USER_BUTTON ; 0.500        ; 0.359      ; 0.300      ;
; 0.027  ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|ADC_out[6]  ; CLK          ; USER_BUTTON ; 0.500        ; 0.358      ; 0.300      ;
; 0.032  ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|ADC_out[7]  ; CLK          ; USER_BUTTON ; 0.500        ; 0.358      ; 0.300      ;
; 0.036  ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|ADC_out[3]  ; CLK          ; USER_BUTTON ; 0.500        ; 0.361      ; 0.300      ;
; 0.111  ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|ADC_out[4]  ; CLK          ; USER_BUTTON ; 0.500        ; 0.361      ; 0.300      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'USER_BUTTON'                                                                                        ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.283 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|ADC_out[4]  ; CLK          ; USER_BUTTON ; -0.500       ; 0.453      ; 0.276      ;
; 0.284 ; ADC_in:inst|Buffer1[1]  ; ADC_in:inst|ADC_out[1]  ; CLK          ; USER_BUTTON ; -0.500       ; 0.452      ; 0.276      ;
; 0.284 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|ADC_out[2]  ; CLK          ; USER_BUTTON ; -0.500       ; 0.452      ; 0.276      ;
; 0.284 ; ADC_in:inst|Buffer1[3]  ; ADC_in:inst|ADC_out[3]  ; CLK          ; USER_BUTTON ; -0.500       ; 0.452      ; 0.276      ;
; 0.285 ; ADC_in:inst|Buffer1[5]  ; ADC_in:inst|ADC_out[5]  ; CLK          ; USER_BUTTON ; -0.500       ; 0.451      ; 0.276      ;
; 0.285 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|ADC_out[0]  ; CLK          ; USER_BUTTON ; -0.500       ; 0.451      ; 0.276      ;
; 0.286 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|ADC_out[7]  ; CLK          ; USER_BUTTON ; -0.500       ; 0.450      ; 0.276      ;
; 0.286 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|ADC_out[6]  ; CLK          ; USER_BUTTON ; -0.500       ; 0.450      ; 0.276      ;
; 0.287 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|ADC_out[10] ; CLK          ; USER_BUTTON ; -0.500       ; 0.449      ; 0.276      ;
; 0.288 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|ADC_out[11] ; CLK          ; USER_BUTTON ; -0.500       ; 0.467      ; 0.295      ;
; 0.289 ; ADC_in:inst|Buffer1[8]  ; ADC_in:inst|ADC_out[8]  ; CLK          ; USER_BUTTON ; -0.500       ; 0.447      ; 0.276      ;
; 0.289 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|ADC_out[9]  ; CLK          ; USER_BUTTON ; -0.500       ; 0.447      ; 0.276      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.670 ; USER_BUTTON             ; ADC_in:inst|Buffer1[0]  ; USER_BUTTON  ; CLK         ; 0.000        ; 1.247      ; 2.041      ;
; 0.670 ; USER_BUTTON             ; ADC_in:inst|Buffer1[4]  ; USER_BUTTON  ; CLK         ; 0.000        ; 1.247      ; 2.041      ;
; 0.670 ; USER_BUTTON             ; ADC_in:inst|Buffer1[6]  ; USER_BUTTON  ; CLK         ; 0.000        ; 1.247      ; 2.041      ;
; 0.670 ; USER_BUTTON             ; ADC_in:inst|Buffer1[5]  ; USER_BUTTON  ; CLK         ; 0.000        ; 1.247      ; 2.041      ;
; 0.670 ; USER_BUTTON             ; ADC_in:inst|Buffer1[3]  ; USER_BUTTON  ; CLK         ; 0.000        ; 1.247      ; 2.041      ;
; 0.670 ; USER_BUTTON             ; ADC_in:inst|Buffer1[2]  ; USER_BUTTON  ; CLK         ; 0.000        ; 1.247      ; 2.041      ;
; 0.670 ; USER_BUTTON             ; ADC_in:inst|Buffer1[1]  ; USER_BUTTON  ; CLK         ; 0.000        ; 1.247      ; 2.041      ;
; 0.670 ; USER_BUTTON             ; ADC_in:inst|Buffer1[7]  ; USER_BUTTON  ; CLK         ; 0.000        ; 1.247      ; 2.041      ;
; 0.670 ; USER_BUTTON             ; ADC_in:inst|Buffer1[9]  ; USER_BUTTON  ; CLK         ; 0.000        ; 1.247      ; 2.041      ;
; 0.670 ; USER_BUTTON             ; ADC_in:inst|Buffer1[10] ; USER_BUTTON  ; CLK         ; 0.000        ; 1.247      ; 2.041      ;
; 0.670 ; USER_BUTTON             ; ADC_in:inst|Buffer1[8]  ; USER_BUTTON  ; CLK         ; 0.000        ; 1.247      ; 2.041      ;
; 0.686 ; USER_BUTTON             ; ADC_in:inst|Buffer1[11] ; USER_BUTTON  ; CLK         ; 0.000        ; 1.248      ; 2.058      ;
; 1.113 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.232      ;
; 1.113 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.232      ;
; 1.113 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.232      ;
; 1.113 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.232      ;
; 1.113 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.232      ;
; 1.113 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.232      ;
; 1.113 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.232      ;
; 1.113 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.232      ;
; 1.113 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.232      ;
; 1.113 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.232      ;
; 1.113 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.232      ;
; 1.122 ; ADC_in:inst|Buffer1[11] ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.242      ;
; 1.129 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.249      ;
; 1.129 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.249      ;
; 1.129 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.249      ;
; 1.129 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.249      ;
; 1.129 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.249      ;
; 1.129 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.249      ;
; 1.129 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.249      ;
; 1.129 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.249      ;
; 1.129 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.249      ;
; 1.129 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.249      ;
; 1.129 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.249      ;
; 1.145 ; ADC_in:inst|Buffer1[7]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 1.266      ;
; 1.173 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.293      ;
; 1.173 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.293      ;
; 1.173 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.293      ;
; 1.173 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.293      ;
; 1.173 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.293      ;
; 1.173 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.293      ;
; 1.173 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.293      ;
; 1.173 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.293      ;
; 1.173 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.293      ;
; 1.173 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.293      ;
; 1.173 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.293      ;
; 1.176 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.296      ;
; 1.176 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.296      ;
; 1.176 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.296      ;
; 1.176 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.296      ;
; 1.176 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.296      ;
; 1.176 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.296      ;
; 1.176 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.296      ;
; 1.176 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.296      ;
; 1.176 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.296      ;
; 1.176 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.296      ;
; 1.176 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.296      ;
; 1.182 ; ADC_in:inst|Buffer1[0]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 1.303      ;
; 1.192 ; ADC_in:inst|Buffer1[9]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 1.313      ;
; 1.194 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.314      ;
; 1.194 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.314      ;
; 1.194 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.314      ;
; 1.194 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.314      ;
; 1.194 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.314      ;
; 1.194 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.314      ;
; 1.194 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.314      ;
; 1.194 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.314      ;
; 1.194 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.314      ;
; 1.194 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.314      ;
; 1.194 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.314      ;
; 1.200 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.320      ;
; 1.200 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.320      ;
; 1.200 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.320      ;
; 1.200 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.320      ;
; 1.200 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.320      ;
; 1.200 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.320      ;
; 1.200 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.320      ;
; 1.200 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.320      ;
; 1.200 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.320      ;
; 1.200 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.320      ;
; 1.200 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.320      ;
; 1.210 ; ADC_in:inst|Buffer1[2]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 1.331      ;
; 1.216 ; ADC_in:inst|Buffer1[6]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 1.337      ;
; 1.224 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.344      ;
; 1.224 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.344      ;
; 1.224 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.344      ;
; 1.224 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.344      ;
; 1.224 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[3]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.344      ;
; 1.224 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[2]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.344      ;
; 1.224 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[1]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.344      ;
; 1.224 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[7]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.344      ;
; 1.224 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[9]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.344      ;
; 1.224 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[10] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.344      ;
; 1.224 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[8]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.344      ;
; 1.240 ; ADC_in:inst|Buffer1[4]  ; ADC_in:inst|Buffer1[11] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 1.361      ;
; 1.271 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[0]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.391      ;
; 1.271 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[4]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.391      ;
; 1.271 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[6]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.391      ;
; 1.271 ; ADC_in:inst|Buffer1[10] ; ADC_in:inst|Buffer1[5]  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.391      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.794  ; 0.283 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -1.794  ; 0.670 ; N/A      ; N/A     ; -3.000              ;
;  USER_BUTTON     ; -1.077  ; 0.283 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -32.124 ; 0.0   ; 0.0      ; 0.0     ; -18.684             ;
;  CLK             ; -21.165 ; 0.000 ; N/A      ; N/A     ; -15.684             ;
;  USER_BUTTON     ; -10.959 ; 0.000 ; N/A      ; N/A     ; -3.000              ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Y[15]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[14]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[13]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[12]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[11]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[10]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[9]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[8]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Y[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; RESET                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; USER_BUTTON             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[11]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[10]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[9]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[8]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_IN[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Y[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Y[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Y[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Y[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Y[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Y[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Y[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Y[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Y[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Y[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Y[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Y[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Y[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; Y[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Y[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Y[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Y[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Y[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Y[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Y[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Y[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Y[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Y[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Y[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Y[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Y[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Y[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Y[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Y[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; Y[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Y[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Y[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Y[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Y[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Y[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Y[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Y[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Y[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Y[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Y[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Y[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Y[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Y[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Y[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Y[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Y[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Y[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Y[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; CLK         ; CLK         ; 144      ; 0        ; 0        ; 0        ;
; USER_BUTTON ; CLK         ; 12       ; 12       ; 0        ; 0        ;
; CLK         ; USER_BUTTON ; 0        ; 0        ; 12       ; 0        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; CLK         ; CLK         ; 144      ; 0        ; 0        ; 0        ;
; USER_BUTTON ; CLK         ; 12       ; 12       ; 0        ; 0        ;
; CLK         ; USER_BUTTON ; 0        ; 0        ; 12       ; 0        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 40    ; 40   ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 15    ; 15   ;
+---------------------------------+-------+------+


+------------------------------------------------+
; Clock Status Summary                           ;
+-------------+-------------+------+-------------+
; Target      ; Clock       ; Type ; Status      ;
+-------------+-------------+------+-------------+
; CLK         ; CLK         ; Base ; Constrained ;
; USER_BUTTON ; USER_BUTTON ; Base ; Constrained ;
+-------------+-------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ADC_IN[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RESET      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Y[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[4]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[5]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[6]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[7]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[8]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[9]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[10]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[11]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[12]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[13]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[15]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ADC_IN[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_IN[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RESET      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Y[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[4]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[5]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[6]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[7]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[8]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[9]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[10]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[11]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[12]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[13]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Y[15]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Tue May 01 13:23:40 2018
Info: Command: quartus_sta P1 -c P1
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'P1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name USER_BUTTON USER_BUTTON
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.794
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.794             -21.165 CLK 
    Info (332119):    -1.077             -10.959 USER_BUTTON 
Info (332146): Worst-case hold slack is 0.705
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.705               0.000 USER_BUTTON 
    Info (332119):     1.315               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.000 CLK 
    Info (332119):    -3.000              -3.000 USER_BUTTON 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.539
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.539             -18.215 CLK 
    Info (332119):    -0.946              -9.492 USER_BUTTON 
Info (332146): Worst-case hold slack is 0.698
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.698               0.000 USER_BUTTON 
    Info (332119):     1.246               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.000 CLK 
    Info (332119):    -3.000              -3.000 USER_BUTTON 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.790
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.790              -9.381 CLK 
    Info (332119):    -0.103              -0.368 USER_BUTTON 
Info (332146): Worst-case hold slack is 0.283
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.283               0.000 USER_BUTTON 
    Info (332119):     0.670               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.684 CLK 
    Info (332119):    -3.000              -3.000 USER_BUTTON 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 697 megabytes
    Info: Processing ended: Tue May 01 13:23:42 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


