
atorr048_stran050_lab9_part1.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  000006fa  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000686  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000007  00800100  00800100  000006fa  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000006fa  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  0000072c  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000040  00000000  00000000  0000076c  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   000008e6  00000000  00000000  000007ac  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000814  00000000  00000000  00001092  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   0000043c  00000000  00000000  000018a6  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000000c0  00000000  00000000  00001ce4  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000454  00000000  00000000  00001da4  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    0000014e  00000000  00000000  000021f8  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000030  00000000  00000000  00002346  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	45 c0       	rjmp	.+138    	; 0x8c <__ctors_end>
   2:	00 00       	nop
   4:	53 c0       	rjmp	.+166    	; 0xac <__bad_interrupt>
   6:	00 00       	nop
   8:	51 c0       	rjmp	.+162    	; 0xac <__bad_interrupt>
   a:	00 00       	nop
   c:	4f c0       	rjmp	.+158    	; 0xac <__bad_interrupt>
   e:	00 00       	nop
  10:	4d c0       	rjmp	.+154    	; 0xac <__bad_interrupt>
  12:	00 00       	nop
  14:	4b c0       	rjmp	.+150    	; 0xac <__bad_interrupt>
  16:	00 00       	nop
  18:	49 c0       	rjmp	.+146    	; 0xac <__bad_interrupt>
  1a:	00 00       	nop
  1c:	47 c0       	rjmp	.+142    	; 0xac <__bad_interrupt>
  1e:	00 00       	nop
  20:	45 c0       	rjmp	.+138    	; 0xac <__bad_interrupt>
  22:	00 00       	nop
  24:	43 c0       	rjmp	.+134    	; 0xac <__bad_interrupt>
  26:	00 00       	nop
  28:	41 c0       	rjmp	.+130    	; 0xac <__bad_interrupt>
  2a:	00 00       	nop
  2c:	3f c0       	rjmp	.+126    	; 0xac <__bad_interrupt>
  2e:	00 00       	nop
  30:	3d c0       	rjmp	.+122    	; 0xac <__bad_interrupt>
  32:	00 00       	nop
  34:	3b c0       	rjmp	.+118    	; 0xac <__bad_interrupt>
  36:	00 00       	nop
  38:	39 c0       	rjmp	.+114    	; 0xac <__bad_interrupt>
  3a:	00 00       	nop
  3c:	37 c0       	rjmp	.+110    	; 0xac <__bad_interrupt>
  3e:	00 00       	nop
  40:	35 c0       	rjmp	.+106    	; 0xac <__bad_interrupt>
  42:	00 00       	nop
  44:	33 c0       	rjmp	.+102    	; 0xac <__bad_interrupt>
  46:	00 00       	nop
  48:	31 c0       	rjmp	.+98     	; 0xac <__bad_interrupt>
  4a:	00 00       	nop
  4c:	2f c0       	rjmp	.+94     	; 0xac <__bad_interrupt>
  4e:	00 00       	nop
  50:	2d c0       	rjmp	.+90     	; 0xac <__bad_interrupt>
  52:	00 00       	nop
  54:	2b c0       	rjmp	.+86     	; 0xac <__bad_interrupt>
  56:	00 00       	nop
  58:	29 c0       	rjmp	.+82     	; 0xac <__bad_interrupt>
  5a:	00 00       	nop
  5c:	27 c0       	rjmp	.+78     	; 0xac <__bad_interrupt>
  5e:	00 00       	nop
  60:	25 c0       	rjmp	.+74     	; 0xac <__bad_interrupt>
  62:	00 00       	nop
  64:	23 c0       	rjmp	.+70     	; 0xac <__bad_interrupt>
  66:	00 00       	nop
  68:	21 c0       	rjmp	.+66     	; 0xac <__bad_interrupt>
  6a:	00 00       	nop
  6c:	1f c0       	rjmp	.+62     	; 0xac <__bad_interrupt>
  6e:	00 00       	nop
  70:	1d c0       	rjmp	.+58     	; 0xac <__bad_interrupt>
  72:	00 00       	nop
  74:	1b c0       	rjmp	.+54     	; 0xac <__bad_interrupt>
  76:	00 00       	nop
  78:	19 c0       	rjmp	.+50     	; 0xac <__bad_interrupt>
  7a:	00 00       	nop
  7c:	17 c0       	rjmp	.+46     	; 0xac <__bad_interrupt>
  7e:	00 00       	nop
  80:	15 c0       	rjmp	.+42     	; 0xac <__bad_interrupt>
  82:	00 00       	nop
  84:	13 c0       	rjmp	.+38     	; 0xac <__bad_interrupt>
  86:	00 00       	nop
  88:	11 c0       	rjmp	.+34     	; 0xac <__bad_interrupt>
	...

0000008c <__ctors_end>:
  8c:	11 24       	eor	r1, r1
  8e:	1f be       	out	0x3f, r1	; 63
  90:	cf ef       	ldi	r28, 0xFF	; 255
  92:	d0 e4       	ldi	r29, 0x40	; 64
  94:	de bf       	out	0x3e, r29	; 62
  96:	cd bf       	out	0x3d, r28	; 61

00000098 <__do_clear_bss>:
  98:	21 e0       	ldi	r18, 0x01	; 1
  9a:	a0 e0       	ldi	r26, 0x00	; 0
  9c:	b1 e0       	ldi	r27, 0x01	; 1
  9e:	01 c0       	rjmp	.+2      	; 0xa2 <.do_clear_bss_start>

000000a0 <.do_clear_bss_loop>:
  a0:	1d 92       	st	X+, r1

000000a2 <.do_clear_bss_start>:
  a2:	a7 30       	cpi	r26, 0x07	; 7
  a4:	b2 07       	cpc	r27, r18
  a6:	e1 f7       	brne	.-8      	; 0xa0 <.do_clear_bss_loop>
  a8:	52 d1       	rcall	.+676    	; 0x34e <main>
  aa:	eb c2       	rjmp	.+1494   	; 0x682 <_exit>

000000ac <__bad_interrupt>:
  ac:	a9 cf       	rjmp	.-174    	; 0x0 <__vectors>

000000ae <set_PWM>:
	set_PWM(0);
}
void PWM_off() {
	TCCR0A = 0x00;
	TCCR0B = 0x00;
}
  ae:	0f 93       	push	r16
  b0:	1f 93       	push	r17
  b2:	cf 93       	push	r28
  b4:	df 93       	push	r29
  b6:	00 d0       	rcall	.+0      	; 0xb8 <set_PWM+0xa>
  b8:	00 d0       	rcall	.+0      	; 0xba <set_PWM+0xc>
  ba:	cd b7       	in	r28, 0x3d	; 61
  bc:	de b7       	in	r29, 0x3e	; 62
  be:	69 83       	std	Y+1, r22	; 0x01
  c0:	7a 83       	std	Y+2, r23	; 0x02
  c2:	8b 83       	std	Y+3, r24	; 0x03
  c4:	9c 83       	std	Y+4, r25	; 0x04
  c6:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <current_frequency.1612>
  ca:	90 91 02 01 	lds	r25, 0x0102	; 0x800102 <current_frequency.1612+0x1>
  ce:	a0 91 03 01 	lds	r26, 0x0103	; 0x800103 <current_frequency.1612+0x2>
  d2:	b0 91 04 01 	lds	r27, 0x0104	; 0x800104 <current_frequency.1612+0x3>
  d6:	9c 01       	movw	r18, r24
  d8:	ad 01       	movw	r20, r26
  da:	69 81       	ldd	r22, Y+1	; 0x01
  dc:	7a 81       	ldd	r23, Y+2	; 0x02
  de:	8b 81       	ldd	r24, Y+3	; 0x03
  e0:	9c 81       	ldd	r25, Y+4	; 0x04
  e2:	56 d1       	rcall	.+684    	; 0x390 <__cmpsf2>
  e4:	88 23       	and	r24, r24
  e6:	09 f4       	brne	.+2      	; 0xea <set_PWM+0x3c>
  e8:	6c c0       	rjmp	.+216    	; 0x1c2 <set_PWM+0x114>
  ea:	20 e0       	ldi	r18, 0x00	; 0
  ec:	30 e0       	ldi	r19, 0x00	; 0
  ee:	a9 01       	movw	r20, r18
  f0:	69 81       	ldd	r22, Y+1	; 0x01
  f2:	7a 81       	ldd	r23, Y+2	; 0x02
  f4:	8b 81       	ldd	r24, Y+3	; 0x03
  f6:	9c 81       	ldd	r25, Y+4	; 0x04
  f8:	4b d1       	rcall	.+662    	; 0x390 <__cmpsf2>
  fa:	88 23       	and	r24, r24
  fc:	51 f4       	brne	.+20     	; 0x112 <set_PWM+0x64>
  fe:	85 e4       	ldi	r24, 0x45	; 69
 100:	90 e0       	ldi	r25, 0x00	; 0
 102:	25 e4       	ldi	r18, 0x45	; 69
 104:	30 e0       	ldi	r19, 0x00	; 0
 106:	f9 01       	movw	r30, r18
 108:	20 81       	ld	r18, Z
 10a:	28 70       	andi	r18, 0x08	; 8
 10c:	fc 01       	movw	r30, r24
 10e:	20 83       	st	Z, r18
 110:	09 c0       	rjmp	.+18     	; 0x124 <set_PWM+0x76>
 112:	85 e4       	ldi	r24, 0x45	; 69
 114:	90 e0       	ldi	r25, 0x00	; 0
 116:	25 e4       	ldi	r18, 0x45	; 69
 118:	30 e0       	ldi	r19, 0x00	; 0
 11a:	f9 01       	movw	r30, r18
 11c:	20 81       	ld	r18, Z
 11e:	23 60       	ori	r18, 0x03	; 3
 120:	fc 01       	movw	r30, r24
 122:	20 83       	st	Z, r18
 124:	28 e5       	ldi	r18, 0x58	; 88
 126:	39 e3       	ldi	r19, 0x39	; 57
 128:	44 e7       	ldi	r20, 0x74	; 116
 12a:	5f e3       	ldi	r21, 0x3F	; 63
 12c:	69 81       	ldd	r22, Y+1	; 0x01
 12e:	7a 81       	ldd	r23, Y+2	; 0x02
 130:	8b 81       	ldd	r24, Y+3	; 0x03
 132:	9c 81       	ldd	r25, Y+4	; 0x04
 134:	2d d1       	rcall	.+602    	; 0x390 <__cmpsf2>
 136:	88 23       	and	r24, r24
 138:	34 f4       	brge	.+12     	; 0x146 <set_PWM+0x98>
 13a:	87 e4       	ldi	r24, 0x47	; 71
 13c:	90 e0       	ldi	r25, 0x00	; 0
 13e:	2f ef       	ldi	r18, 0xFF	; 255
 140:	fc 01       	movw	r30, r24
 142:	20 83       	st	Z, r18
 144:	2e c0       	rjmp	.+92     	; 0x1a2 <set_PWM+0xf4>
 146:	20 e0       	ldi	r18, 0x00	; 0
 148:	34 e2       	ldi	r19, 0x24	; 36
 14a:	44 ef       	ldi	r20, 0xF4	; 244
 14c:	56 e4       	ldi	r21, 0x46	; 70
 14e:	69 81       	ldd	r22, Y+1	; 0x01
 150:	7a 81       	ldd	r23, Y+2	; 0x02
 152:	8b 81       	ldd	r24, Y+3	; 0x03
 154:	9c 81       	ldd	r25, Y+4	; 0x04
 156:	2e d2       	rcall	.+1116   	; 0x5b4 <__gesf2>
 158:	18 16       	cp	r1, r24
 15a:	2c f4       	brge	.+10     	; 0x166 <set_PWM+0xb8>
 15c:	87 e4       	ldi	r24, 0x47	; 71
 15e:	90 e0       	ldi	r25, 0x00	; 0
 160:	fc 01       	movw	r30, r24
 162:	10 82       	st	Z, r1
 164:	1e c0       	rjmp	.+60     	; 0x1a2 <set_PWM+0xf4>
 166:	07 e4       	ldi	r16, 0x47	; 71
 168:	10 e0       	ldi	r17, 0x00	; 0
 16a:	20 e0       	ldi	r18, 0x00	; 0
 16c:	30 e0       	ldi	r19, 0x00	; 0
 16e:	40 e0       	ldi	r20, 0x00	; 0
 170:	53 e4       	ldi	r21, 0x43	; 67
 172:	69 81       	ldd	r22, Y+1	; 0x01
 174:	7a 81       	ldd	r23, Y+2	; 0x02
 176:	8b 81       	ldd	r24, Y+3	; 0x03
 178:	9c 81       	ldd	r25, Y+4	; 0x04
 17a:	20 d2       	rcall	.+1088   	; 0x5bc <__mulsf3>
 17c:	dc 01       	movw	r26, r24
 17e:	cb 01       	movw	r24, r22
 180:	9c 01       	movw	r18, r24
 182:	ad 01       	movw	r20, r26
 184:	60 e0       	ldi	r22, 0x00	; 0
 186:	74 e2       	ldi	r23, 0x24	; 36
 188:	84 ef       	ldi	r24, 0xF4	; 244
 18a:	9a e4       	ldi	r25, 0x4A	; 74
 18c:	05 d1       	rcall	.+522    	; 0x398 <__divsf3>
 18e:	dc 01       	movw	r26, r24
 190:	cb 01       	movw	r24, r22
 192:	bc 01       	movw	r22, r24
 194:	cd 01       	movw	r24, r26
 196:	68 d1       	rcall	.+720    	; 0x468 <__fixsfsi>
 198:	dc 01       	movw	r26, r24
 19a:	cb 01       	movw	r24, r22
 19c:	81 50       	subi	r24, 0x01	; 1
 19e:	f8 01       	movw	r30, r16
 1a0:	80 83       	st	Z, r24
 1a2:	86 e4       	ldi	r24, 0x46	; 70
 1a4:	90 e0       	ldi	r25, 0x00	; 0
 1a6:	fc 01       	movw	r30, r24
 1a8:	10 82       	st	Z, r1
 1aa:	89 81       	ldd	r24, Y+1	; 0x01
 1ac:	9a 81       	ldd	r25, Y+2	; 0x02
 1ae:	ab 81       	ldd	r26, Y+3	; 0x03
 1b0:	bc 81       	ldd	r27, Y+4	; 0x04
 1b2:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <current_frequency.1612>
 1b6:	90 93 02 01 	sts	0x0102, r25	; 0x800102 <current_frequency.1612+0x1>
 1ba:	a0 93 03 01 	sts	0x0103, r26	; 0x800103 <current_frequency.1612+0x2>
 1be:	b0 93 04 01 	sts	0x0104, r27	; 0x800104 <current_frequency.1612+0x3>
 1c2:	00 00       	nop
 1c4:	0f 90       	pop	r0
 1c6:	0f 90       	pop	r0
 1c8:	0f 90       	pop	r0
 1ca:	0f 90       	pop	r0
 1cc:	df 91       	pop	r29
 1ce:	cf 91       	pop	r28
 1d0:	1f 91       	pop	r17
 1d2:	0f 91       	pop	r16
 1d4:	08 95       	ret

000001d6 <PWM_on>:
 1d6:	cf 93       	push	r28
 1d8:	df 93       	push	r29
 1da:	cd b7       	in	r28, 0x3d	; 61
 1dc:	de b7       	in	r29, 0x3e	; 62
 1de:	84 e4       	ldi	r24, 0x44	; 68
 1e0:	90 e0       	ldi	r25, 0x00	; 0
 1e2:	21 e4       	ldi	r18, 0x41	; 65
 1e4:	fc 01       	movw	r30, r24
 1e6:	20 83       	st	Z, r18
 1e8:	85 e4       	ldi	r24, 0x45	; 69
 1ea:	90 e0       	ldi	r25, 0x00	; 0
 1ec:	2b e0       	ldi	r18, 0x0B	; 11
 1ee:	fc 01       	movw	r30, r24
 1f0:	20 83       	st	Z, r18
 1f2:	60 e0       	ldi	r22, 0x00	; 0
 1f4:	70 e0       	ldi	r23, 0x00	; 0
 1f6:	cb 01       	movw	r24, r22
 1f8:	5a df       	rcall	.-332    	; 0xae <set_PWM>
 1fa:	00 00       	nop
 1fc:	df 91       	pop	r29
 1fe:	cf 91       	pop	r28
 200:	08 95       	ret

00000202 <Tick>:

void Tick() {
 202:	cf 93       	push	r28
 204:	df 93       	push	r29
 206:	cd b7       	in	r28, 0x3d	; 61
 208:	de b7       	in	r29, 0x3e	; 62
	switch (state) {
 20a:	80 91 05 01 	lds	r24, 0x0105	; 0x800105 <state>
 20e:	90 91 06 01 	lds	r25, 0x0106	; 0x800106 <state+0x1>
 212:	82 30       	cpi	r24, 0x02	; 2
 214:	91 05       	cpc	r25, r1
 216:	09 f4       	brne	.+2      	; 0x21a <Tick+0x18>
 218:	3f c0       	rjmp	.+126    	; 0x298 <Tick+0x96>
 21a:	83 30       	cpi	r24, 0x03	; 3
 21c:	91 05       	cpc	r25, r1
 21e:	28 f4       	brcc	.+10     	; 0x22a <Tick+0x28>
 220:	00 97       	sbiw	r24, 0x00	; 0
 222:	59 f0       	breq	.+22     	; 0x23a <Tick+0x38>
 224:	01 97       	sbiw	r24, 0x01	; 1
 226:	81 f0       	breq	.+32     	; 0x248 <Tick+0x46>
			state = (tmpA == 0x02) ? D : Idle;
			break;
		case E:
			state = (tmpA == 0x01) ? E : Idle;
			break;
		default: break;
 228:	61 c0       	rjmp	.+194    	; 0x2ec <Tick+0xea>
	TCCR0A = 0x00;
	TCCR0B = 0x00;
}

void Tick() {
	switch (state) {
 22a:	83 30       	cpi	r24, 0x03	; 3
 22c:	91 05       	cpc	r25, r1
 22e:	09 f4       	brne	.+2      	; 0x232 <Tick+0x30>
 230:	41 c0       	rjmp	.+130    	; 0x2b4 <Tick+0xb2>
 232:	04 97       	sbiw	r24, 0x04	; 4
 234:	09 f4       	brne	.+2      	; 0x238 <Tick+0x36>
 236:	4c c0       	rjmp	.+152    	; 0x2d0 <Tick+0xce>
			state = (tmpA == 0x02) ? D : Idle;
			break;
		case E:
			state = (tmpA == 0x01) ? E : Idle;
			break;
		default: break;
 238:	59 c0       	rjmp	.+178    	; 0x2ec <Tick+0xea>
	TCCR0B = 0x00;
}

void Tick() {
	switch (state) {
		case Start: state = Idle; break;
 23a:	81 e0       	ldi	r24, 0x01	; 1
 23c:	90 e0       	ldi	r25, 0x00	; 0
 23e:	90 93 06 01 	sts	0x0106, r25	; 0x800106 <state+0x1>
 242:	80 93 05 01 	sts	0x0105, r24	; 0x800105 <state>
 246:	52 c0       	rjmp	.+164    	; 0x2ec <Tick+0xea>
		case Idle:
			if (tmpA == 0x04) {
 248:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <_edata>
 24c:	84 30       	cpi	r24, 0x04	; 4
 24e:	39 f4       	brne	.+14     	; 0x25e <Tick+0x5c>
				state = C;
 250:	82 e0       	ldi	r24, 0x02	; 2
 252:	90 e0       	ldi	r25, 0x00	; 0
 254:	90 93 06 01 	sts	0x0106, r25	; 0x800106 <state+0x1>
 258:	80 93 05 01 	sts	0x0105, r24	; 0x800105 <state>
				state = E;
			}
			else {
				state = Idle;
			}
			break;
 25c:	47 c0       	rjmp	.+142    	; 0x2ec <Tick+0xea>
		case Start: state = Idle; break;
		case Idle:
			if (tmpA == 0x04) {
				state = C;
			} 
			else if (tmpA == 0x02) {
 25e:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <_edata>
 262:	82 30       	cpi	r24, 0x02	; 2
 264:	39 f4       	brne	.+14     	; 0x274 <Tick+0x72>
				state = D;
 266:	83 e0       	ldi	r24, 0x03	; 3
 268:	90 e0       	ldi	r25, 0x00	; 0
 26a:	90 93 06 01 	sts	0x0106, r25	; 0x800106 <state+0x1>
 26e:	80 93 05 01 	sts	0x0105, r24	; 0x800105 <state>
				state = E;
			}
			else {
				state = Idle;
			}
			break;
 272:	3c c0       	rjmp	.+120    	; 0x2ec <Tick+0xea>
				state = C;
			} 
			else if (tmpA == 0x02) {
				state = D;
			}
			else if (tmpA == 0x01) {
 274:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <_edata>
 278:	81 30       	cpi	r24, 0x01	; 1
 27a:	39 f4       	brne	.+14     	; 0x28a <Tick+0x88>
				state = E;
 27c:	84 e0       	ldi	r24, 0x04	; 4
 27e:	90 e0       	ldi	r25, 0x00	; 0
 280:	90 93 06 01 	sts	0x0106, r25	; 0x800106 <state+0x1>
 284:	80 93 05 01 	sts	0x0105, r24	; 0x800105 <state>
			}
			else {
				state = Idle;
			}
			break;
 288:	31 c0       	rjmp	.+98     	; 0x2ec <Tick+0xea>
			}
			else if (tmpA == 0x01) {
				state = E;
			}
			else {
				state = Idle;
 28a:	81 e0       	ldi	r24, 0x01	; 1
 28c:	90 e0       	ldi	r25, 0x00	; 0
 28e:	90 93 06 01 	sts	0x0106, r25	; 0x800106 <state+0x1>
 292:	80 93 05 01 	sts	0x0105, r24	; 0x800105 <state>
			}
			break;
 296:	2a c0       	rjmp	.+84     	; 0x2ec <Tick+0xea>
		case C:
			state = (tmpA == 0x04) ? C : Idle;
 298:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <_edata>
 29c:	84 30       	cpi	r24, 0x04	; 4
 29e:	19 f4       	brne	.+6      	; 0x2a6 <Tick+0xa4>
 2a0:	82 e0       	ldi	r24, 0x02	; 2
 2a2:	90 e0       	ldi	r25, 0x00	; 0
 2a4:	02 c0       	rjmp	.+4      	; 0x2aa <Tick+0xa8>
 2a6:	81 e0       	ldi	r24, 0x01	; 1
 2a8:	90 e0       	ldi	r25, 0x00	; 0
 2aa:	90 93 06 01 	sts	0x0106, r25	; 0x800106 <state+0x1>
 2ae:	80 93 05 01 	sts	0x0105, r24	; 0x800105 <state>
			break;
 2b2:	1c c0       	rjmp	.+56     	; 0x2ec <Tick+0xea>
		case D:
			state = (tmpA == 0x02) ? D : Idle;
 2b4:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <_edata>
 2b8:	82 30       	cpi	r24, 0x02	; 2
 2ba:	19 f4       	brne	.+6      	; 0x2c2 <Tick+0xc0>
 2bc:	83 e0       	ldi	r24, 0x03	; 3
 2be:	90 e0       	ldi	r25, 0x00	; 0
 2c0:	02 c0       	rjmp	.+4      	; 0x2c6 <Tick+0xc4>
 2c2:	81 e0       	ldi	r24, 0x01	; 1
 2c4:	90 e0       	ldi	r25, 0x00	; 0
 2c6:	90 93 06 01 	sts	0x0106, r25	; 0x800106 <state+0x1>
 2ca:	80 93 05 01 	sts	0x0105, r24	; 0x800105 <state>
			break;
 2ce:	0e c0       	rjmp	.+28     	; 0x2ec <Tick+0xea>
		case E:
			state = (tmpA == 0x01) ? E : Idle;
 2d0:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <_edata>
 2d4:	81 30       	cpi	r24, 0x01	; 1
 2d6:	19 f4       	brne	.+6      	; 0x2de <Tick+0xdc>
 2d8:	84 e0       	ldi	r24, 0x04	; 4
 2da:	90 e0       	ldi	r25, 0x00	; 0
 2dc:	02 c0       	rjmp	.+4      	; 0x2e2 <Tick+0xe0>
 2de:	81 e0       	ldi	r24, 0x01	; 1
 2e0:	90 e0       	ldi	r25, 0x00	; 0
 2e2:	90 93 06 01 	sts	0x0106, r25	; 0x800106 <state+0x1>
 2e6:	80 93 05 01 	sts	0x0105, r24	; 0x800105 <state>
			break;
 2ea:	00 00       	nop
		default: break;
	}
	switch (state) {
 2ec:	80 91 05 01 	lds	r24, 0x0105	; 0x800105 <state>
 2f0:	90 91 06 01 	lds	r25, 0x0106	; 0x800106 <state+0x1>
 2f4:	82 30       	cpi	r24, 0x02	; 2
 2f6:	91 05       	cpc	r25, r1
 2f8:	99 f0       	breq	.+38     	; 0x320 <Tick+0x11e>
 2fa:	83 30       	cpi	r24, 0x03	; 3
 2fc:	91 05       	cpc	r25, r1
 2fe:	28 f4       	brcc	.+10     	; 0x30a <Tick+0x108>
 300:	00 97       	sbiw	r24, 0x00	; 0
 302:	01 f1       	breq	.+64     	; 0x344 <Tick+0x142>
 304:	01 97       	sbiw	r24, 0x01	; 1
 306:	39 f0       	breq	.+14     	; 0x316 <Tick+0x114>
			set_PWM(293.66);
			break;
		case E:
			set_PWM(329.63);
			break;
		default: break;
 308:	1e c0       	rjmp	.+60     	; 0x346 <Tick+0x144>
		case E:
			state = (tmpA == 0x01) ? E : Idle;
			break;
		default: break;
	}
	switch (state) {
 30a:	83 30       	cpi	r24, 0x03	; 3
 30c:	91 05       	cpc	r25, r1
 30e:	71 f0       	breq	.+28     	; 0x32c <Tick+0x12a>
 310:	04 97       	sbiw	r24, 0x04	; 4
 312:	91 f0       	breq	.+36     	; 0x338 <Tick+0x136>
			set_PWM(293.66);
			break;
		case E:
			set_PWM(329.63);
			break;
		default: break;
 314:	18 c0       	rjmp	.+48     	; 0x346 <Tick+0x144>
		default: break;
	}
	switch (state) {
		case Start: break;
		case Idle:
			set_PWM(0); 
 316:	60 e0       	ldi	r22, 0x00	; 0
 318:	70 e0       	ldi	r23, 0x00	; 0
 31a:	cb 01       	movw	r24, r22
 31c:	c8 de       	rcall	.-624    	; 0xae <set_PWM>
			break;
 31e:	13 c0       	rjmp	.+38     	; 0x346 <Tick+0x144>
		case C:
			set_PWM(261.63);
 320:	64 ea       	ldi	r22, 0xA4	; 164
 322:	70 ed       	ldi	r23, 0xD0	; 208
 324:	82 e8       	ldi	r24, 0x82	; 130
 326:	93 e4       	ldi	r25, 0x43	; 67
 328:	c2 de       	rcall	.-636    	; 0xae <set_PWM>
			break;
 32a:	0d c0       	rjmp	.+26     	; 0x346 <Tick+0x144>
		case D:
			set_PWM(293.66);
 32c:	6b e7       	ldi	r22, 0x7B	; 123
 32e:	74 ed       	ldi	r23, 0xD4	; 212
 330:	82 e9       	ldi	r24, 0x92	; 146
 332:	93 e4       	ldi	r25, 0x43	; 67
 334:	bc de       	rcall	.-648    	; 0xae <set_PWM>
			break;
 336:	07 c0       	rjmp	.+14     	; 0x346 <Tick+0x144>
		case E:
			set_PWM(329.63);
 338:	64 ea       	ldi	r22, 0xA4	; 164
 33a:	70 ed       	ldi	r23, 0xD0	; 208
 33c:	84 ea       	ldi	r24, 0xA4	; 164
 33e:	93 e4       	ldi	r25, 0x43	; 67
 340:	b6 de       	rcall	.-660    	; 0xae <set_PWM>
			break;
 342:	01 c0       	rjmp	.+2      	; 0x346 <Tick+0x144>
			state = (tmpA == 0x01) ? E : Idle;
			break;
		default: break;
	}
	switch (state) {
		case Start: break;
 344:	00 00       	nop
		case E:
			set_PWM(329.63);
			break;
		default: break;
	}
}
 346:	00 00       	nop
 348:	df 91       	pop	r29
 34a:	cf 91       	pop	r28
 34c:	08 95       	ret

0000034e <main>:

int main(void) {
 34e:	cf 93       	push	r28
 350:	df 93       	push	r29
 352:	cd b7       	in	r28, 0x3d	; 61
 354:	de b7       	in	r29, 0x3e	; 62
	DDRA = 0x00; PORTA = 0xFF;
 356:	81 e2       	ldi	r24, 0x21	; 33
 358:	90 e0       	ldi	r25, 0x00	; 0
 35a:	fc 01       	movw	r30, r24
 35c:	10 82       	st	Z, r1
 35e:	82 e2       	ldi	r24, 0x22	; 34
 360:	90 e0       	ldi	r25, 0x00	; 0
 362:	2f ef       	ldi	r18, 0xFF	; 255
 364:	fc 01       	movw	r30, r24
 366:	20 83       	st	Z, r18
    DDRB = 0x08; PORTB = 0x00;
 368:	84 e2       	ldi	r24, 0x24	; 36
 36a:	90 e0       	ldi	r25, 0x00	; 0
 36c:	28 e0       	ldi	r18, 0x08	; 8
 36e:	fc 01       	movw	r30, r24
 370:	20 83       	st	Z, r18
 372:	85 e2       	ldi	r24, 0x25	; 37
 374:	90 e0       	ldi	r25, 0x00	; 0
 376:	fc 01       	movw	r30, r24
 378:	10 82       	st	Z, r1
	PWM_on();
 37a:	2d df       	rcall	.-422    	; 0x1d6 <PWM_on>

    while (1) {
		tmpA = ~PINA & 0x07;
 37c:	80 e2       	ldi	r24, 0x20	; 32
 37e:	90 e0       	ldi	r25, 0x00	; 0
 380:	fc 01       	movw	r30, r24
 382:	80 81       	ld	r24, Z
 384:	80 95       	com	r24
 386:	87 70       	andi	r24, 0x07	; 7
 388:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <_edata>
		Tick();
 38c:	3a df       	rcall	.-396    	; 0x202 <Tick>
		
		
    }
 38e:	f6 cf       	rjmp	.-20     	; 0x37c <main+0x2e>

00000390 <__cmpsf2>:
 390:	9c d0       	rcall	.+312    	; 0x4ca <__fp_cmp>
 392:	08 f4       	brcc	.+2      	; 0x396 <__cmpsf2+0x6>
 394:	81 e0       	ldi	r24, 0x01	; 1
 396:	08 95       	ret

00000398 <__divsf3>:
 398:	0c d0       	rcall	.+24     	; 0x3b2 <__divsf3x>
 39a:	d2 c0       	rjmp	.+420    	; 0x540 <__fp_round>
 39c:	ca d0       	rcall	.+404    	; 0x532 <__fp_pscB>
 39e:	40 f0       	brcs	.+16     	; 0x3b0 <__divsf3+0x18>
 3a0:	c1 d0       	rcall	.+386    	; 0x524 <__fp_pscA>
 3a2:	30 f0       	brcs	.+12     	; 0x3b0 <__divsf3+0x18>
 3a4:	21 f4       	brne	.+8      	; 0x3ae <__divsf3+0x16>
 3a6:	5f 3f       	cpi	r21, 0xFF	; 255
 3a8:	19 f0       	breq	.+6      	; 0x3b0 <__divsf3+0x18>
 3aa:	b3 c0       	rjmp	.+358    	; 0x512 <__fp_inf>
 3ac:	51 11       	cpse	r21, r1
 3ae:	fc c0       	rjmp	.+504    	; 0x5a8 <__fp_szero>
 3b0:	b6 c0       	rjmp	.+364    	; 0x51e <__fp_nan>

000003b2 <__divsf3x>:
 3b2:	d7 d0       	rcall	.+430    	; 0x562 <__fp_split3>
 3b4:	98 f3       	brcs	.-26     	; 0x39c <__divsf3+0x4>

000003b6 <__divsf3_pse>:
 3b6:	99 23       	and	r25, r25
 3b8:	c9 f3       	breq	.-14     	; 0x3ac <__divsf3+0x14>
 3ba:	55 23       	and	r21, r21
 3bc:	b1 f3       	breq	.-20     	; 0x3aa <__divsf3+0x12>
 3be:	95 1b       	sub	r25, r21
 3c0:	55 0b       	sbc	r21, r21
 3c2:	bb 27       	eor	r27, r27
 3c4:	aa 27       	eor	r26, r26
 3c6:	62 17       	cp	r22, r18
 3c8:	73 07       	cpc	r23, r19
 3ca:	84 07       	cpc	r24, r20
 3cc:	38 f0       	brcs	.+14     	; 0x3dc <__divsf3_pse+0x26>
 3ce:	9f 5f       	subi	r25, 0xFF	; 255
 3d0:	5f 4f       	sbci	r21, 0xFF	; 255
 3d2:	22 0f       	add	r18, r18
 3d4:	33 1f       	adc	r19, r19
 3d6:	44 1f       	adc	r20, r20
 3d8:	aa 1f       	adc	r26, r26
 3da:	a9 f3       	breq	.-22     	; 0x3c6 <__divsf3_pse+0x10>
 3dc:	33 d0       	rcall	.+102    	; 0x444 <__LOCK_REGION_LENGTH__+0x44>
 3de:	0e 2e       	mov	r0, r30
 3e0:	3a f0       	brmi	.+14     	; 0x3f0 <__divsf3_pse+0x3a>
 3e2:	e0 e8       	ldi	r30, 0x80	; 128
 3e4:	30 d0       	rcall	.+96     	; 0x446 <__LOCK_REGION_LENGTH__+0x46>
 3e6:	91 50       	subi	r25, 0x01	; 1
 3e8:	50 40       	sbci	r21, 0x00	; 0
 3ea:	e6 95       	lsr	r30
 3ec:	00 1c       	adc	r0, r0
 3ee:	ca f7       	brpl	.-14     	; 0x3e2 <__divsf3_pse+0x2c>
 3f0:	29 d0       	rcall	.+82     	; 0x444 <__LOCK_REGION_LENGTH__+0x44>
 3f2:	fe 2f       	mov	r31, r30
 3f4:	27 d0       	rcall	.+78     	; 0x444 <__LOCK_REGION_LENGTH__+0x44>
 3f6:	66 0f       	add	r22, r22
 3f8:	77 1f       	adc	r23, r23
 3fa:	88 1f       	adc	r24, r24
 3fc:	bb 1f       	adc	r27, r27
 3fe:	26 17       	cp	r18, r22
 400:	37 07       	cpc	r19, r23
 402:	48 07       	cpc	r20, r24
 404:	ab 07       	cpc	r26, r27
 406:	b0 e8       	ldi	r27, 0x80	; 128
 408:	09 f0       	breq	.+2      	; 0x40c <__LOCK_REGION_LENGTH__+0xc>
 40a:	bb 0b       	sbc	r27, r27
 40c:	80 2d       	mov	r24, r0
 40e:	bf 01       	movw	r22, r30
 410:	ff 27       	eor	r31, r31
 412:	93 58       	subi	r25, 0x83	; 131
 414:	5f 4f       	sbci	r21, 0xFF	; 255
 416:	2a f0       	brmi	.+10     	; 0x422 <__LOCK_REGION_LENGTH__+0x22>
 418:	9e 3f       	cpi	r25, 0xFE	; 254
 41a:	51 05       	cpc	r21, r1
 41c:	68 f0       	brcs	.+26     	; 0x438 <__LOCK_REGION_LENGTH__+0x38>
 41e:	79 c0       	rjmp	.+242    	; 0x512 <__fp_inf>
 420:	c3 c0       	rjmp	.+390    	; 0x5a8 <__fp_szero>
 422:	5f 3f       	cpi	r21, 0xFF	; 255
 424:	ec f3       	brlt	.-6      	; 0x420 <__LOCK_REGION_LENGTH__+0x20>
 426:	98 3e       	cpi	r25, 0xE8	; 232
 428:	dc f3       	brlt	.-10     	; 0x420 <__LOCK_REGION_LENGTH__+0x20>
 42a:	86 95       	lsr	r24
 42c:	77 95       	ror	r23
 42e:	67 95       	ror	r22
 430:	b7 95       	ror	r27
 432:	f7 95       	ror	r31
 434:	9f 5f       	subi	r25, 0xFF	; 255
 436:	c9 f7       	brne	.-14     	; 0x42a <__LOCK_REGION_LENGTH__+0x2a>
 438:	88 0f       	add	r24, r24
 43a:	91 1d       	adc	r25, r1
 43c:	96 95       	lsr	r25
 43e:	87 95       	ror	r24
 440:	97 f9       	bld	r25, 7
 442:	08 95       	ret
 444:	e1 e0       	ldi	r30, 0x01	; 1
 446:	66 0f       	add	r22, r22
 448:	77 1f       	adc	r23, r23
 44a:	88 1f       	adc	r24, r24
 44c:	bb 1f       	adc	r27, r27
 44e:	62 17       	cp	r22, r18
 450:	73 07       	cpc	r23, r19
 452:	84 07       	cpc	r24, r20
 454:	ba 07       	cpc	r27, r26
 456:	20 f0       	brcs	.+8      	; 0x460 <__LOCK_REGION_LENGTH__+0x60>
 458:	62 1b       	sub	r22, r18
 45a:	73 0b       	sbc	r23, r19
 45c:	84 0b       	sbc	r24, r20
 45e:	ba 0b       	sbc	r27, r26
 460:	ee 1f       	adc	r30, r30
 462:	88 f7       	brcc	.-30     	; 0x446 <__LOCK_REGION_LENGTH__+0x46>
 464:	e0 95       	com	r30
 466:	08 95       	ret

00000468 <__fixsfsi>:
 468:	04 d0       	rcall	.+8      	; 0x472 <__fixunssfsi>
 46a:	68 94       	set
 46c:	b1 11       	cpse	r27, r1
 46e:	9c c0       	rjmp	.+312    	; 0x5a8 <__fp_szero>
 470:	08 95       	ret

00000472 <__fixunssfsi>:
 472:	7f d0       	rcall	.+254    	; 0x572 <__fp_splitA>
 474:	88 f0       	brcs	.+34     	; 0x498 <__fixunssfsi+0x26>
 476:	9f 57       	subi	r25, 0x7F	; 127
 478:	90 f0       	brcs	.+36     	; 0x49e <__fixunssfsi+0x2c>
 47a:	b9 2f       	mov	r27, r25
 47c:	99 27       	eor	r25, r25
 47e:	b7 51       	subi	r27, 0x17	; 23
 480:	a0 f0       	brcs	.+40     	; 0x4aa <__fixunssfsi+0x38>
 482:	d1 f0       	breq	.+52     	; 0x4b8 <__fixunssfsi+0x46>
 484:	66 0f       	add	r22, r22
 486:	77 1f       	adc	r23, r23
 488:	88 1f       	adc	r24, r24
 48a:	99 1f       	adc	r25, r25
 48c:	1a f0       	brmi	.+6      	; 0x494 <__fixunssfsi+0x22>
 48e:	ba 95       	dec	r27
 490:	c9 f7       	brne	.-14     	; 0x484 <__fixunssfsi+0x12>
 492:	12 c0       	rjmp	.+36     	; 0x4b8 <__fixunssfsi+0x46>
 494:	b1 30       	cpi	r27, 0x01	; 1
 496:	81 f0       	breq	.+32     	; 0x4b8 <__fixunssfsi+0x46>
 498:	86 d0       	rcall	.+268    	; 0x5a6 <__fp_zero>
 49a:	b1 e0       	ldi	r27, 0x01	; 1
 49c:	08 95       	ret
 49e:	83 c0       	rjmp	.+262    	; 0x5a6 <__fp_zero>
 4a0:	67 2f       	mov	r22, r23
 4a2:	78 2f       	mov	r23, r24
 4a4:	88 27       	eor	r24, r24
 4a6:	b8 5f       	subi	r27, 0xF8	; 248
 4a8:	39 f0       	breq	.+14     	; 0x4b8 <__fixunssfsi+0x46>
 4aa:	b9 3f       	cpi	r27, 0xF9	; 249
 4ac:	cc f3       	brlt	.-14     	; 0x4a0 <__fixunssfsi+0x2e>
 4ae:	86 95       	lsr	r24
 4b0:	77 95       	ror	r23
 4b2:	67 95       	ror	r22
 4b4:	b3 95       	inc	r27
 4b6:	d9 f7       	brne	.-10     	; 0x4ae <__fixunssfsi+0x3c>
 4b8:	3e f4       	brtc	.+14     	; 0x4c8 <__fixunssfsi+0x56>
 4ba:	90 95       	com	r25
 4bc:	80 95       	com	r24
 4be:	70 95       	com	r23
 4c0:	61 95       	neg	r22
 4c2:	7f 4f       	sbci	r23, 0xFF	; 255
 4c4:	8f 4f       	sbci	r24, 0xFF	; 255
 4c6:	9f 4f       	sbci	r25, 0xFF	; 255
 4c8:	08 95       	ret

000004ca <__fp_cmp>:
 4ca:	99 0f       	add	r25, r25
 4cc:	00 08       	sbc	r0, r0
 4ce:	55 0f       	add	r21, r21
 4d0:	aa 0b       	sbc	r26, r26
 4d2:	e0 e8       	ldi	r30, 0x80	; 128
 4d4:	fe ef       	ldi	r31, 0xFE	; 254
 4d6:	16 16       	cp	r1, r22
 4d8:	17 06       	cpc	r1, r23
 4da:	e8 07       	cpc	r30, r24
 4dc:	f9 07       	cpc	r31, r25
 4de:	c0 f0       	brcs	.+48     	; 0x510 <__fp_cmp+0x46>
 4e0:	12 16       	cp	r1, r18
 4e2:	13 06       	cpc	r1, r19
 4e4:	e4 07       	cpc	r30, r20
 4e6:	f5 07       	cpc	r31, r21
 4e8:	98 f0       	brcs	.+38     	; 0x510 <__fp_cmp+0x46>
 4ea:	62 1b       	sub	r22, r18
 4ec:	73 0b       	sbc	r23, r19
 4ee:	84 0b       	sbc	r24, r20
 4f0:	95 0b       	sbc	r25, r21
 4f2:	39 f4       	brne	.+14     	; 0x502 <__fp_cmp+0x38>
 4f4:	0a 26       	eor	r0, r26
 4f6:	61 f0       	breq	.+24     	; 0x510 <__fp_cmp+0x46>
 4f8:	23 2b       	or	r18, r19
 4fa:	24 2b       	or	r18, r20
 4fc:	25 2b       	or	r18, r21
 4fe:	21 f4       	brne	.+8      	; 0x508 <__fp_cmp+0x3e>
 500:	08 95       	ret
 502:	0a 26       	eor	r0, r26
 504:	09 f4       	brne	.+2      	; 0x508 <__fp_cmp+0x3e>
 506:	a1 40       	sbci	r26, 0x01	; 1
 508:	a6 95       	lsr	r26
 50a:	8f ef       	ldi	r24, 0xFF	; 255
 50c:	81 1d       	adc	r24, r1
 50e:	81 1d       	adc	r24, r1
 510:	08 95       	ret

00000512 <__fp_inf>:
 512:	97 f9       	bld	r25, 7
 514:	9f 67       	ori	r25, 0x7F	; 127
 516:	80 e8       	ldi	r24, 0x80	; 128
 518:	70 e0       	ldi	r23, 0x00	; 0
 51a:	60 e0       	ldi	r22, 0x00	; 0
 51c:	08 95       	ret

0000051e <__fp_nan>:
 51e:	9f ef       	ldi	r25, 0xFF	; 255
 520:	80 ec       	ldi	r24, 0xC0	; 192
 522:	08 95       	ret

00000524 <__fp_pscA>:
 524:	00 24       	eor	r0, r0
 526:	0a 94       	dec	r0
 528:	16 16       	cp	r1, r22
 52a:	17 06       	cpc	r1, r23
 52c:	18 06       	cpc	r1, r24
 52e:	09 06       	cpc	r0, r25
 530:	08 95       	ret

00000532 <__fp_pscB>:
 532:	00 24       	eor	r0, r0
 534:	0a 94       	dec	r0
 536:	12 16       	cp	r1, r18
 538:	13 06       	cpc	r1, r19
 53a:	14 06       	cpc	r1, r20
 53c:	05 06       	cpc	r0, r21
 53e:	08 95       	ret

00000540 <__fp_round>:
 540:	09 2e       	mov	r0, r25
 542:	03 94       	inc	r0
 544:	00 0c       	add	r0, r0
 546:	11 f4       	brne	.+4      	; 0x54c <__fp_round+0xc>
 548:	88 23       	and	r24, r24
 54a:	52 f0       	brmi	.+20     	; 0x560 <__fp_round+0x20>
 54c:	bb 0f       	add	r27, r27
 54e:	40 f4       	brcc	.+16     	; 0x560 <__fp_round+0x20>
 550:	bf 2b       	or	r27, r31
 552:	11 f4       	brne	.+4      	; 0x558 <__fp_round+0x18>
 554:	60 ff       	sbrs	r22, 0
 556:	04 c0       	rjmp	.+8      	; 0x560 <__fp_round+0x20>
 558:	6f 5f       	subi	r22, 0xFF	; 255
 55a:	7f 4f       	sbci	r23, 0xFF	; 255
 55c:	8f 4f       	sbci	r24, 0xFF	; 255
 55e:	9f 4f       	sbci	r25, 0xFF	; 255
 560:	08 95       	ret

00000562 <__fp_split3>:
 562:	57 fd       	sbrc	r21, 7
 564:	90 58       	subi	r25, 0x80	; 128
 566:	44 0f       	add	r20, r20
 568:	55 1f       	adc	r21, r21
 56a:	59 f0       	breq	.+22     	; 0x582 <__fp_splitA+0x10>
 56c:	5f 3f       	cpi	r21, 0xFF	; 255
 56e:	71 f0       	breq	.+28     	; 0x58c <__fp_splitA+0x1a>
 570:	47 95       	ror	r20

00000572 <__fp_splitA>:
 572:	88 0f       	add	r24, r24
 574:	97 fb       	bst	r25, 7
 576:	99 1f       	adc	r25, r25
 578:	61 f0       	breq	.+24     	; 0x592 <__fp_splitA+0x20>
 57a:	9f 3f       	cpi	r25, 0xFF	; 255
 57c:	79 f0       	breq	.+30     	; 0x59c <__fp_splitA+0x2a>
 57e:	87 95       	ror	r24
 580:	08 95       	ret
 582:	12 16       	cp	r1, r18
 584:	13 06       	cpc	r1, r19
 586:	14 06       	cpc	r1, r20
 588:	55 1f       	adc	r21, r21
 58a:	f2 cf       	rjmp	.-28     	; 0x570 <__fp_split3+0xe>
 58c:	46 95       	lsr	r20
 58e:	f1 df       	rcall	.-30     	; 0x572 <__fp_splitA>
 590:	08 c0       	rjmp	.+16     	; 0x5a2 <__fp_splitA+0x30>
 592:	16 16       	cp	r1, r22
 594:	17 06       	cpc	r1, r23
 596:	18 06       	cpc	r1, r24
 598:	99 1f       	adc	r25, r25
 59a:	f1 cf       	rjmp	.-30     	; 0x57e <__fp_splitA+0xc>
 59c:	86 95       	lsr	r24
 59e:	71 05       	cpc	r23, r1
 5a0:	61 05       	cpc	r22, r1
 5a2:	08 94       	sec
 5a4:	08 95       	ret

000005a6 <__fp_zero>:
 5a6:	e8 94       	clt

000005a8 <__fp_szero>:
 5a8:	bb 27       	eor	r27, r27
 5aa:	66 27       	eor	r22, r22
 5ac:	77 27       	eor	r23, r23
 5ae:	cb 01       	movw	r24, r22
 5b0:	97 f9       	bld	r25, 7
 5b2:	08 95       	ret

000005b4 <__gesf2>:
 5b4:	8a df       	rcall	.-236    	; 0x4ca <__fp_cmp>
 5b6:	08 f4       	brcc	.+2      	; 0x5ba <__gesf2+0x6>
 5b8:	8f ef       	ldi	r24, 0xFF	; 255
 5ba:	08 95       	ret

000005bc <__mulsf3>:
 5bc:	0b d0       	rcall	.+22     	; 0x5d4 <__mulsf3x>
 5be:	c0 cf       	rjmp	.-128    	; 0x540 <__fp_round>
 5c0:	b1 df       	rcall	.-158    	; 0x524 <__fp_pscA>
 5c2:	28 f0       	brcs	.+10     	; 0x5ce <__mulsf3+0x12>
 5c4:	b6 df       	rcall	.-148    	; 0x532 <__fp_pscB>
 5c6:	18 f0       	brcs	.+6      	; 0x5ce <__mulsf3+0x12>
 5c8:	95 23       	and	r25, r21
 5ca:	09 f0       	breq	.+2      	; 0x5ce <__mulsf3+0x12>
 5cc:	a2 cf       	rjmp	.-188    	; 0x512 <__fp_inf>
 5ce:	a7 cf       	rjmp	.-178    	; 0x51e <__fp_nan>
 5d0:	11 24       	eor	r1, r1
 5d2:	ea cf       	rjmp	.-44     	; 0x5a8 <__fp_szero>

000005d4 <__mulsf3x>:
 5d4:	c6 df       	rcall	.-116    	; 0x562 <__fp_split3>
 5d6:	a0 f3       	brcs	.-24     	; 0x5c0 <__mulsf3+0x4>

000005d8 <__mulsf3_pse>:
 5d8:	95 9f       	mul	r25, r21
 5da:	d1 f3       	breq	.-12     	; 0x5d0 <__mulsf3+0x14>
 5dc:	95 0f       	add	r25, r21
 5de:	50 e0       	ldi	r21, 0x00	; 0
 5e0:	55 1f       	adc	r21, r21
 5e2:	62 9f       	mul	r22, r18
 5e4:	f0 01       	movw	r30, r0
 5e6:	72 9f       	mul	r23, r18
 5e8:	bb 27       	eor	r27, r27
 5ea:	f0 0d       	add	r31, r0
 5ec:	b1 1d       	adc	r27, r1
 5ee:	63 9f       	mul	r22, r19
 5f0:	aa 27       	eor	r26, r26
 5f2:	f0 0d       	add	r31, r0
 5f4:	b1 1d       	adc	r27, r1
 5f6:	aa 1f       	adc	r26, r26
 5f8:	64 9f       	mul	r22, r20
 5fa:	66 27       	eor	r22, r22
 5fc:	b0 0d       	add	r27, r0
 5fe:	a1 1d       	adc	r26, r1
 600:	66 1f       	adc	r22, r22
 602:	82 9f       	mul	r24, r18
 604:	22 27       	eor	r18, r18
 606:	b0 0d       	add	r27, r0
 608:	a1 1d       	adc	r26, r1
 60a:	62 1f       	adc	r22, r18
 60c:	73 9f       	mul	r23, r19
 60e:	b0 0d       	add	r27, r0
 610:	a1 1d       	adc	r26, r1
 612:	62 1f       	adc	r22, r18
 614:	83 9f       	mul	r24, r19
 616:	a0 0d       	add	r26, r0
 618:	61 1d       	adc	r22, r1
 61a:	22 1f       	adc	r18, r18
 61c:	74 9f       	mul	r23, r20
 61e:	33 27       	eor	r19, r19
 620:	a0 0d       	add	r26, r0
 622:	61 1d       	adc	r22, r1
 624:	23 1f       	adc	r18, r19
 626:	84 9f       	mul	r24, r20
 628:	60 0d       	add	r22, r0
 62a:	21 1d       	adc	r18, r1
 62c:	82 2f       	mov	r24, r18
 62e:	76 2f       	mov	r23, r22
 630:	6a 2f       	mov	r22, r26
 632:	11 24       	eor	r1, r1
 634:	9f 57       	subi	r25, 0x7F	; 127
 636:	50 40       	sbci	r21, 0x00	; 0
 638:	8a f0       	brmi	.+34     	; 0x65c <__mulsf3_pse+0x84>
 63a:	e1 f0       	breq	.+56     	; 0x674 <__mulsf3_pse+0x9c>
 63c:	88 23       	and	r24, r24
 63e:	4a f0       	brmi	.+18     	; 0x652 <__mulsf3_pse+0x7a>
 640:	ee 0f       	add	r30, r30
 642:	ff 1f       	adc	r31, r31
 644:	bb 1f       	adc	r27, r27
 646:	66 1f       	adc	r22, r22
 648:	77 1f       	adc	r23, r23
 64a:	88 1f       	adc	r24, r24
 64c:	91 50       	subi	r25, 0x01	; 1
 64e:	50 40       	sbci	r21, 0x00	; 0
 650:	a9 f7       	brne	.-22     	; 0x63c <__mulsf3_pse+0x64>
 652:	9e 3f       	cpi	r25, 0xFE	; 254
 654:	51 05       	cpc	r21, r1
 656:	70 f0       	brcs	.+28     	; 0x674 <__mulsf3_pse+0x9c>
 658:	5c cf       	rjmp	.-328    	; 0x512 <__fp_inf>
 65a:	a6 cf       	rjmp	.-180    	; 0x5a8 <__fp_szero>
 65c:	5f 3f       	cpi	r21, 0xFF	; 255
 65e:	ec f3       	brlt	.-6      	; 0x65a <__mulsf3_pse+0x82>
 660:	98 3e       	cpi	r25, 0xE8	; 232
 662:	dc f3       	brlt	.-10     	; 0x65a <__mulsf3_pse+0x82>
 664:	86 95       	lsr	r24
 666:	77 95       	ror	r23
 668:	67 95       	ror	r22
 66a:	b7 95       	ror	r27
 66c:	f7 95       	ror	r31
 66e:	e7 95       	ror	r30
 670:	9f 5f       	subi	r25, 0xFF	; 255
 672:	c1 f7       	brne	.-16     	; 0x664 <__mulsf3_pse+0x8c>
 674:	fe 2b       	or	r31, r30
 676:	88 0f       	add	r24, r24
 678:	91 1d       	adc	r25, r1
 67a:	96 95       	lsr	r25
 67c:	87 95       	ror	r24
 67e:	97 f9       	bld	r25, 7
 680:	08 95       	ret

00000682 <_exit>:
 682:	f8 94       	cli

00000684 <__stop_program>:
 684:	ff cf       	rjmp	.-2      	; 0x684 <__stop_program>
