Fitter report for z80soc
Sun Nov 07 22:51:57 2010
Quartus II Version 8.1 Build 163 10/28/2008 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. I/O Assignment Warnings
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Input Pins
 11. Output Pins
 12. Bidir Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. PLL Summary
 16. PLL Usage
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Interconnect Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing
 34. Advanced Data - General
 35. Advanced Data - Placement Preparation
 36. Advanced Data - Placement
 37. Advanced Data - Routing
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Sun Nov 07 22:51:56 2010    ;
; Quartus II Version                 ; 8.1 Build 163 10/28/2008 SJ Full Version ;
; Revision Name                      ; z80soc                                   ;
; Top-level Entity Name              ; TOP_DE1                                  ;
; Family                             ; Cyclone III                              ;
; Device                             ; EP3C10E144C8                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 2,430 / 10,320 ( 24 % )                  ;
;     Total combinational functions  ; 2,376 / 10,320 ( 23 % )                  ;
;     Dedicated logic registers      ; 519 / 10,320 ( 5 % )                     ;
; Total registers                    ; 519                                      ;
; Total pins                         ; 48 / 95 ( 51 % )                         ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 221,312 / 423,936 ( 52 % )               ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                           ;
; Total PLLs                         ; 1 / 2 ( 50 % )                           ;
+------------------------------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                             ;
+--------------------------------------------------------------------+--------------------------------+---------------------------------------+
; Option                                                             ; Setting                        ; Default Value                         ;
+--------------------------------------------------------------------+--------------------------------+---------------------------------------+
; Device                                                             ; EP3C10E144C8                   ;                                       ;
; Use smart compilation                                              ; On                             ; Off                                   ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; On                                    ;
; Nominal Core Supply Voltage                                        ; 1.2V                           ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                              ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                             ;                                       ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                                   ;
; Device I/O Standard                                                ; 3.3-V LVTTL                    ;                                       ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; All Paths                             ;
; Fitter Effort                                                      ; Fast Fit                       ; Auto Fit                              ;
; Reserve all unused pins                                            ; As input tri-stated            ; As input tri-stated with weak pull-up ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                                ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                                   ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                                   ;
; PowerPlay Power Optimization                                       ; Normal compilation             ; Normal compilation                    ;
; Signal Integrity Optimization                                      ; Off                            ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                                   ;
; Regenerate full fit report during ECO compiles                     ; Off                            ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                                    ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                                     ;
; PCI I/O                                                            ; Off                            ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                                   ;
; Auto Packed Registers                                              ; Auto                           ; Auto                                  ;
; Auto Delay Chains                                                  ; On                             ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                            ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                            ; Off                                   ;
; Auto Merge PLLs                                                    ; On                             ; On                                    ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                            ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                            ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                                   ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                           ; Auto                                  ;
; Auto Global Clock                                                  ; On                             ; On                                    ;
; Auto Global Register Control Signals                               ; On                             ; On                                    ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                                   ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                                   ;
; Enable Beneficial Skew Optimization                                ; Off                            ; Off                                   ;
; Maximum number of global clocks allowed                            ; -1                             ; -1                                    ;
+--------------------------------------------------------------------+--------------------------------+---------------------------------------+


+----------------------------------------+
; I/O Assignment Warnings                ;
+---------------+------------------------+
; Pin Name      ; Reason                 ;
+---------------+------------------------+
; SRAM_ADDR[0]  ; Missing drive strength ;
; SRAM_ADDR[1]  ; Missing drive strength ;
; SRAM_ADDR[2]  ; Missing drive strength ;
; SRAM_ADDR[3]  ; Missing drive strength ;
; SRAM_ADDR[4]  ; Missing drive strength ;
; SRAM_ADDR[5]  ; Missing drive strength ;
; SRAM_ADDR[6]  ; Missing drive strength ;
; SRAM_ADDR[7]  ; Missing drive strength ;
; SRAM_ADDR[8]  ; Missing drive strength ;
; SRAM_ADDR[9]  ; Missing drive strength ;
; SRAM_ADDR[10] ; Missing drive strength ;
; SRAM_ADDR[11] ; Missing drive strength ;
; SRAM_ADDR[12] ; Missing drive strength ;
; SRAM_ADDR[13] ; Missing drive strength ;
; SRAM_ADDR[14] ; Missing drive strength ;
; SRAM_ADDR[15] ; Missing drive strength ;
; SRAM_ADDR[16] ; Missing drive strength ;
; SRAM_ADDR[17] ; Missing drive strength ;
; SRAM_ADDR[18] ; Missing drive strength ;
; SRAM_nOE      ; Missing drive strength ;
; SRAM_nWE      ; Missing drive strength ;
; SRAM_nCE0     ; Missing drive strength ;
; SRAM_nCE1     ; Missing drive strength ;
; VGA_R[0]      ; Missing drive strength ;
; VGA_R[1]      ; Missing drive strength ;
; VGA_R[2]      ; Missing drive strength ;
; VGA_G[0]      ; Missing drive strength ;
; VGA_G[1]      ; Missing drive strength ;
; VGA_G[2]      ; Missing drive strength ;
; VGA_B[0]      ; Missing drive strength ;
; VGA_B[1]      ; Missing drive strength ;
; VGA_B[2]      ; Missing drive strength ;
; VGA_HS        ; Missing drive strength ;
; VGA_VS        ; Missing drive strength ;
; PS2_MSDAT     ; Missing drive strength ;
; PS2_MSCLK     ; Missing drive strength ;
; PS2_KBDAT     ; Missing drive strength ;
; PS2_KBCLK     ; Missing drive strength ;
; SRAM_DQ[0]    ; Missing drive strength ;
; SRAM_DQ[1]    ; Missing drive strength ;
; SRAM_DQ[2]    ; Missing drive strength ;
; SRAM_DQ[3]    ; Missing drive strength ;
; SRAM_DQ[4]    ; Missing drive strength ;
; SRAM_DQ[5]    ; Missing drive strength ;
; SRAM_DQ[6]    ; Missing drive strength ;
; SRAM_DQ[7]    ; Missing drive strength ;
+---------------+------------------------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Placement               ;                     ;
;     -- Requested        ; 0 / 3059 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 3059 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 3059    ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/WORK/fpga/u10/z80soc.pin.


+--------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                ;
+---------------------------------------------+----------------------------------------------------------------+
; Resource                                    ; Usage                                                          ;
+---------------------------------------------+----------------------------------------------------------------+
; Total logic elements                        ; 2,430 / 10,320 ( 24 % )                                        ;
;     -- Combinational with no register       ; 1911                                                           ;
;     -- Register only                        ; 54                                                             ;
;     -- Combinational with a register        ; 465                                                            ;
;                                             ;                                                                ;
; Logic element usage by number of LUT inputs ;                                                                ;
;     -- 4 input functions                    ; 1585                                                           ;
;     -- 3 input functions                    ; 506                                                            ;
;     -- <=2 input functions                  ; 285                                                            ;
;     -- Register only                        ; 54                                                             ;
;                                             ;                                                                ;
; Logic elements by mode                      ;                                                                ;
;     -- normal mode                          ; 2180                                                           ;
;     -- arithmetic mode                      ; 196                                                            ;
;                                             ;                                                                ;
; Total registers*                            ; 519 / 10,937 ( 5 % )                                           ;
;     -- Dedicated logic registers            ; 519 / 10,513 ( 5 % )                                           ;
;     -- I/O registers                        ; 0 / 424 ( 0 % )                                                ;
;                                             ;                                                                ;
; Total LABs:  partially or completely used   ; 173 / 645 ( 27 % )                                             ;
; User inserted logic elements                ; 0                                                              ;
; Virtual pins                                ; 0                                                              ;
; I/O pins                                    ; 48 / 95 ( 51 % )                                               ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )                                                 ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                                                  ;
; Global signals                              ; 10                                                             ;
; M9Ks                                        ; 29 / 46 ( 63 % )                                               ;
; Total block memory bits                     ; 221,312 / 423,936 ( 52 % )                                     ;
; Total block memory implementation bits      ; 267,264 / 423,936 ( 63 % )                                     ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )                                                 ;
; PLLs                                        ; 1 / 2 ( 50 % )                                                 ;
; Global clocks                               ; 10 / 10 ( 100 % )                                              ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                  ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                  ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                  ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                  ;
; Average interconnect usage (total/H/V)      ; 10% / 10% / 11%                                                ;
; Peak interconnect usage (total/H/V)         ; 19% / 17% / 23%                                                ;
; Maximum fan-out node                        ; video_PLL:video_PLL_inst|altpll:altpll_component|_clk1~clkctrl ;
; Maximum fan-out                             ; 425                                                            ;
; Highest non-global fan-out signal           ; T80se:z80_inst|T80:u0|IR[1]                                    ;
; Highest non-global fan-out                  ; 208                                                            ;
; Total fan-out                               ; 10777                                                          ;
; Average fan-out                             ; 3.50                                                           ;
+---------------------------------------------+----------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK_50 ; 22    ; 1        ; 0            ; 11           ; 0            ; 20                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY      ; 129   ; 8        ; 16           ; 24           ; 21           ; 184                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+
; SRAM_ADDR[0]  ; 54    ; 4        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM_ADDR[10] ; 55    ; 4        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM_ADDR[11] ; 58    ; 4        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM_ADDR[12] ; 59    ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM_ADDR[13] ; 60    ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM_ADDR[14] ; 64    ; 4        ; 25           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM_ADDR[15] ; 70    ; 4        ; 32           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM_ADDR[16] ; 71    ; 4        ; 32           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM_ADDR[17] ; 72    ; 4        ; 32           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM_ADDR[18] ; 73    ; 5        ; 34           ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM_ADDR[1]  ; 53    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM_ADDR[2]  ; 52    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM_ADDR[3]  ; 51    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM_ADDR[4]  ; 50    ; 3        ; 13           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM_ADDR[5]  ; 38    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM_ADDR[6]  ; 34    ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM_ADDR[7]  ; 33    ; 2        ; 0            ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM_ADDR[8]  ; 32    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM_ADDR[9]  ; 31    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM_nCE0     ; 49    ; 3        ; 13           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM_nCE1     ; 30    ; 2        ; 0            ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM_nOE      ; 69    ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; SRAM_nWE      ; 39    ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; VGA_B[0]      ; 85    ; 5        ; 34           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; VGA_B[1]      ; 84    ; 5        ; 34           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; VGA_B[2]      ; 83    ; 5        ; 34           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; VGA_G[0]      ; 98    ; 6        ; 34           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; VGA_G[1]      ; 87    ; 5        ; 34           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; VGA_G[2]      ; 86    ; 5        ; 34           ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; VGA_HS        ; 79    ; 5        ; 34           ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; VGA_R[0]      ; 101   ; 6        ; 34           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; VGA_R[1]      ; 100   ; 6        ; 34           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; VGA_R[2]      ; 99    ; 6        ; 34           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; VGA_VS        ; 80    ; 5        ; 34           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+
; PS2_KBCLK  ; 75    ; 5        ; 34           ; 3            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; PS2_KBDAT  ; 74    ; 5        ; 34           ; 2            ; 14           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; PS2_MSCLK  ; 76    ; 5        ; 34           ; 4            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; PS2_MSDAT  ; 77    ; 5        ; 34           ; 4            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; SRAM_DQ[0] ; 46    ; 3        ; 7            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; SRAM_DQ[1] ; 44    ; 3        ; 5            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; SRAM_DQ[2] ; 43    ; 3        ; 5            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; SRAM_DQ[3] ; 42    ; 3        ; 3            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; SRAM_DQ[4] ; 65    ; 4        ; 28           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; SRAM_DQ[5] ; 66    ; 4        ; 28           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; SRAM_DQ[6] ; 67    ; 4        ; 30           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
; SRAM_DQ[7] ; 68    ; 4        ; 30           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 1 / 13 ( 8 % )    ; 3.3V          ; --           ;
; 2        ; 5 / 8 ( 63 % )    ; 3.3V          ; --           ;
; 3        ; 11 / 11 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 14 / 14 ( 100 % ) ; 3.3V          ; --           ;
; 5        ; 12 / 14 ( 86 % )  ; 3.3V          ; --           ;
; 6        ; 4 / 10 ( 40 % )   ; 3.3V          ; --           ;
; 7        ; 0 / 13 ( 0 % )    ; 3.3V          ; --           ;
; 8        ; 1 / 12 ( 8 % )    ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                             ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 6          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 7          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 9          ; 1        ; ^nSTATUS       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 11       ; 14         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 15         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; Off          ;
; 13       ; 16         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 17         ; 1        ; ^nCONFIG       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 23         ; 1        ; CLOCK_50       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 23       ; 24         ; 1        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 25         ; 2        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; SRAM_nCE1      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 36         ; 2        ; SRAM_ADDR[9]   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 39         ; 2        ; SRAM_ADDR[8]   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ; 40         ; 2        ; SRAM_ADDR[7]   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 41         ; 2        ; SRAM_ADDR[6]   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ;            ; --       ; VCCA1          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; SRAM_ADDR[5]   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 46         ; 3        ; SRAM_nWE       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; SRAM_DQ[3]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 53         ; 3        ; SRAM_DQ[2]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 54         ; 3        ; SRAM_DQ[1]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; SRAM_DQ[0]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 47       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; SRAM_nCE0      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 69         ; 3        ; SRAM_ADDR[4]   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 70         ; 3        ; SRAM_ADDR[3]   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 72         ; 3        ; SRAM_ADDR[2]   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 73         ; 3        ; SRAM_ADDR[1]   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ; 74         ; 4        ; SRAM_ADDR[0]   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 55       ; 75         ; 4        ; SRAM_ADDR[10]  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; SRAM_ADDR[11]  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 83         ; 4        ; SRAM_ADDR[12]  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 84         ; 4        ; SRAM_ADDR[13]  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; SRAM_ADDR[14]  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 90         ; 4        ; SRAM_DQ[4]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 93         ; 4        ; SRAM_DQ[5]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 94         ; 4        ; SRAM_DQ[6]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 96         ; 4        ; SRAM_DQ[7]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 97         ; 4        ; SRAM_nOE       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 98         ; 4        ; SRAM_ADDR[15]  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; SRAM_ADDR[16]  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; SRAM_ADDR[17]  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 102        ; 5        ; SRAM_ADDR[18]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 103        ; 5        ; PS2_KBDAT      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 104        ; 5        ; PS2_KBCLK      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 106        ; 5        ; PS2_MSCLK      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 107        ; 5        ; PS2_MSDAT      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ; 111        ; 5        ; VGA_HS         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ; 113        ; 5        ; VGA_VS         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ;            ; 5        ; VCCIO5         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; VGA_B[2]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 84       ; 118        ; 5        ; VGA_B[1]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 119        ; 5        ; VGA_B[0]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 120        ; 5        ; VGA_G[2]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 121        ; 5        ; VGA_G[1]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 125        ; 5        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; VGA_G[0]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 99       ; 137        ; 6        ; VGA_R[2]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 138        ; 6        ; VGA_R[1]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 139        ; 6        ; VGA_R[0]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 141        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ; 142        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 146        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 154        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 112      ; 155        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 156        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 157        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 158        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 164        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 165        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 125      ; 174        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 175        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ; 176        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 128      ; 177        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 129      ; 178        ; 8        ; KEY            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 182        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 187        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 190        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ; 191        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 201        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 202        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 203        ; 8        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; EPAD     ;            ;          ; GND            ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------+
; PLL Summary                                                                     ;
+--------------------------+------------------------------------------------------+
; Name                     ; video_PLL:video_PLL_inst|altpll:altpll_component|pll ;
+--------------------------+------------------------------------------------------+
; PLL mode                 ; Normal                                               ;
; Compensate clock         ; clock0                                               ;
; Switchover type          ; --                                                   ;
; Input frequency 0        ; 50.0 MHz                                             ;
; Input frequency 1        ; --                                                   ;
; Nominal PFD frequency    ; 50.0 MHz                                             ;
; Nominal VCO frequency    ; 599.9 MHz                                            ;
; VCO post scale           ; 2                                                    ;
; VCO frequency control    ; Auto                                                 ;
; VCO phase shift step     ; 208 ps                                               ;
; VCO multiply             ; --                                                   ;
; VCO divide               ; --                                                   ;
; Freq min lock            ; 25.0 MHz                                             ;
; Freq max lock            ; 54.18 MHz                                            ;
; M VCO Tap                ; 0                                                    ;
; M Initial                ; 1                                                    ;
; M value                  ; 12                                                   ;
; N value                  ; 1                                                    ;
; Charge pump current      ; setting 1                                            ;
; Loop filter resistance   ; setting 27                                           ;
; Loop filter capacitance  ; setting 0                                            ;
; Bandwidth                ; 680 kHz to 980 kHz                                   ;
; Real time reconfigurable ; Off                                                  ;
; Scan chain MIF file      ; --                                                   ;
; Preserve counter order   ; Off                                                  ;
; PLL location             ; PLL_1                                                ;
; Inclk0 signal            ; CLOCK_50                                             ;
; Inclk1 signal            ; --                                                   ;
; Inclk0 signal type       ; Dedicated Pin                                        ;
; Inclk1 signal type       ; --                                                   ;
+--------------------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                      ;
+--------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+
; Name                                                   ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ;
+--------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+
; video_PLL:video_PLL_inst|altpll:altpll_component|_clk0 ; clock0       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 1.88 (208 ps)    ; 50/50      ; C0      ; 24            ; 12/12 Even ; --            ; 1       ; 0       ;
; video_PLL:video_PLL_inst|altpll:altpll_component|_clk1 ; clock1       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 3.75 (208 ps)    ; 50/50      ; C1      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ;
+--------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.0-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                 ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------+--------------+
; |TOP_DE1                                        ; 2430 (163)  ; 519 (38)                  ; 0 (0)         ; 221312      ; 29   ; 0            ; 0       ; 0         ; 48   ; 0            ; 1911 (125)   ; 54 (0)            ; 465 (49)         ; |TOP_DE1                                                                                            ; work         ;
;    |T80se:z80_inst|                             ; 1991 (18)   ; 366 (12)                  ; 0 (0)         ; 128         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1625 (6)     ; 31 (0)            ; 335 (12)         ; |TOP_DE1|T80se:z80_inst                                                                             ; work         ;
;       |T80:u0|                                  ; 1973 (803)  ; 354 (202)                 ; 0 (0)         ; 128         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1619 (617)   ; 31 (8)            ; 323 (195)        ; |TOP_DE1|T80se:z80_inst|T80:u0                                                                      ; work         ;
;          |T80_ALU:alu|                          ; 446 (446)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 446 (446)    ; 0 (0)             ; 0 (0)            ; |TOP_DE1|T80se:z80_inst|T80:u0|T80_ALU:alu                                                          ; work         ;
;          |T80_MCode:mcode|                      ; 490 (490)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 485 (485)    ; 0 (0)             ; 5 (5)            ; |TOP_DE1|T80se:z80_inst|T80:u0|T80_MCode:mcode                                                      ; work         ;
;          |T80_Reg:Regs|                         ; 239 (239)   ; 152 (152)                 ; 0 (0)         ; 128         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 23 (23)           ; 145 (145)        ; |TOP_DE1|T80se:z80_inst|T80:u0|T80_Reg:Regs                                                         ; work         ;
;             |altsyncram:RegsH_rtl_1|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_DE1|T80se:z80_inst|T80:u0|T80_Reg:Regs|altsyncram:RegsH_rtl_1                                  ; work         ;
;                |altsyncram_imi1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_DE1|T80se:z80_inst|T80:u0|T80_Reg:Regs|altsyncram:RegsH_rtl_1|altsyncram_imi1:auto_generated   ; work         ;
;             |altsyncram:RegsL_rtl_0|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_DE1|T80se:z80_inst|T80:u0|T80_Reg:Regs|altsyncram:RegsL_rtl_0                                  ; work         ;
;                |altsyncram_imi1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_DE1|T80se:z80_inst|T80:u0|T80_Reg:Regs|altsyncram:RegsL_rtl_0|altsyncram_imi1:auto_generated   ; work         ;
;    |charram2k:cram|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_DE1|charram2k:cram                                                                             ; work         ;
;       |altsyncram:altsyncram_component|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_DE1|charram2k:cram|altsyncram:altsyncram_component                                             ; work         ;
;          |altsyncram_0on1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_DE1|charram2k:cram|altsyncram:altsyncram_component|altsyncram_0on1:auto_generated              ; work         ;
;    |clk_div:clkdiv_inst|                        ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 31 (31)          ; |TOP_DE1|clk_div:clkdiv_inst                                                                        ; work         ;
;    |ps2kbd:ps2_kbd_inst|                        ; 163 (123)   ; 36 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (121)    ; 14 (0)            ; 22 (9)           ; |TOP_DE1|ps2kbd:ps2_kbd_inst                                                                        ; work         ;
;       |keyboard:kbd_inst|                       ; 40 (40)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 14 (14)           ; 20 (20)          ; |TOP_DE1|ps2kbd:ps2_kbd_inst|keyboard:kbd_inst                                                      ; work         ;
;    |rom:rom_inst|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_DE1|rom:rom_inst                                                                               ; work         ;
;       |altsyncram:altsyncram_component|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_DE1|rom:rom_inst|altsyncram:altsyncram_component                                               ; work         ;
;          |altsyncram_hda1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_DE1|rom:rom_inst|altsyncram:altsyncram_component|altsyncram_hda1:auto_generated                ; work         ;
;    |sram:ram|                                   ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |TOP_DE1|sram:ram                                                                                   ; work         ;
;       |altsyncram:altsyncram_component|         ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |TOP_DE1|sram:ram|altsyncram:altsyncram_component                                                   ; work         ;
;          |altsyncram_l5f1:auto_generated|       ; 3 (1)       ; 1 (1)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (1)            ; |TOP_DE1|sram:ram|altsyncram:altsyncram_component|altsyncram_l5f1:auto_generated                    ; work         ;
;             |decode_ara:decode3|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TOP_DE1|sram:ram|altsyncram:altsyncram_component|altsyncram_l5f1:auto_generated|decode_ara:decode3 ; work         ;
;    |video:video_inst|                           ; 77 (19)     ; 46 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (10)      ; 8 (0)             ; 38 (12)          ; |TOP_DE1|video:video_inst                                                                           ; work         ;
;       |VGA_SYNC:vga_sync_inst|                  ; 67 (67)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 8 (8)             ; 38 (38)          ; |TOP_DE1|video:video_inst|VGA_SYNC:vga_sync_inst                                                    ; work         ;
;    |video_PLL:video_PLL_inst|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_DE1|video_PLL:video_PLL_inst                                                                   ; work         ;
;       |altpll:altpll_component|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_DE1|video_PLL:video_PLL_inst|altpll:altpll_component                                           ; work         ;
;    |vram3200x8:vram|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_DE1|vram3200x8:vram                                                                            ; work         ;
;       |altsyncram:altsyncram_component|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_DE1|vram3200x8:vram|altsyncram:altsyncram_component                                            ; work         ;
;          |altsyncram_7jk1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_DE1|vram3200x8:vram|altsyncram:altsyncram_component|altsyncram_7jk1:auto_generated             ; work         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_nOE      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_nWE      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_nCE0     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_nCE1     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_HS        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_VS        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PS2_MSDAT     ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; PS2_MSCLK     ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; PS2_KBDAT     ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; PS2_KBCLK     ; Bidir    ; --            ; 6             ; --                    ; --  ; --   ;
; SRAM_DQ[0]    ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[1]    ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[2]    ; Bidir    ; --            ; 6             ; --                    ; --  ; --   ;
; SRAM_DQ[3]    ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[4]    ; Bidir    ; --            ; 6             ; --                    ; --  ; --   ;
; SRAM_DQ[5]    ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[6]    ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[7]    ; Bidir    ; --            ; 6             ; --                    ; --  ; --   ;
; KEY           ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; CLOCK_50      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                              ;
+---------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                           ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------+-------------------+---------+
; PS2_MSDAT                                                     ;                   ;         ;
;      - CPU_DI[5]~4434                                         ; 0                 ; 6       ;
; PS2_MSCLK                                                     ;                   ;         ;
;      - CPU_DI[4]~4441                                         ; 0                 ; 6       ;
; PS2_KBDAT                                                     ;                   ;         ;
;      - CPU_DI[7]~4407                                         ; 0                 ; 6       ;
;      - ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|SHIFTIN[8]       ; 0                 ; 6       ;
;      - ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|READ_CHAR~44     ; 0                 ; 6       ;
;      - ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|ready_set~122    ; 0                 ; 6       ;
; PS2_KBCLK                                                     ;                   ;         ;
;      - CPU_DI[6]~4414                                         ; 1                 ; 6       ;
;      - ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|filter[7]~feeder ; 1                 ; 6       ;
; SRAM_DQ[0]                                                    ;                   ;         ;
;      - CPU_DI[0]~4418                                         ; 0                 ; 6       ;
; SRAM_DQ[1]                                                    ;                   ;         ;
;      - CPU_DI[1]~4425                                         ; 0                 ; 6       ;
; SRAM_DQ[2]                                                    ;                   ;         ;
;      - CPU_DI[2]~4450                                         ; 1                 ; 6       ;
; SRAM_DQ[3]                                                    ;                   ;         ;
;      - CPU_DI[3]~4444                                         ; 0                 ; 6       ;
; SRAM_DQ[4]                                                    ;                   ;         ;
;      - CPU_DI[4]~4438                                         ; 1                 ; 6       ;
; SRAM_DQ[5]                                                    ;                   ;         ;
;      - CPU_DI[5]~4432                                         ; 0                 ; 6       ;
; SRAM_DQ[6]                                                    ;                   ;         ;
;      - CPU_DI[6]~4412                                         ; 0                 ; 6       ;
; SRAM_DQ[7]                                                    ;                   ;         ;
;      - CPU_DI[7]~4405                                         ; 1                 ; 6       ;
; KEY                                                           ;                   ;         ;
;      - T80se:z80_inst|DI_Reg[0]                               ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|TState[2]                        ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|PC[0]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|A[13]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|A[12]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|A[11]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|A[10]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|A[9]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|A[8]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|A[7]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|A[6]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|A[5]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|A[4]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|A[3]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|A[2]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|A[1]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|A[0]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|TmpAddr[0]                       ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|IR[7]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|IR[6]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|IR[5]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|IR[4]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|IR[3]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|IR[2]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|IR[1]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|IR[0]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|ISet[1]                          ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|ISet[0]                          ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|XY_State[1]                      ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|XY_State[0]                      ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|XY_Ind                           ; 0                 ; 6       ;
;      - ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|READ_CHAR        ; 0                 ; 6       ;
;      - ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|ready_set        ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|R[0]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|R[1]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|R[2]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|R[3]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|R[4]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|R[5]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|R[6]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|MCycle[2]                        ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|MCycle[1]                        ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|PC[8]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|PC[9]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|PC[10]                           ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|PC[11]                           ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|PC[12]                           ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|PC[13]                           ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|DO[0]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|DO[1]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|DO[2]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|DO[3]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|DO[4]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|MCycles[0]                       ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|MCycles[1]                       ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|PC[14]                           ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|PC[15]                           ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|DO[5]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|DO[6]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|DO[7]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|MCycle[0]                        ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|F[6]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|F[0]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|F[2]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|F[7]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|SP[0]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|TState[0]                        ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|TState[1]                        ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|TmpAddr[1]                       ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|SP[1]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|DI_Reg[1]                               ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|PC[1]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|TmpAddr[2]                       ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|SP[2]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|DI_Reg[2]                               ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|PC[2]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|TmpAddr[3]                       ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|SP[3]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|DI_Reg[3]                               ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|PC[3]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|TmpAddr[4]                       ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|SP[4]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|DI_Reg[4]                               ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|PC[4]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|TmpAddr[5]                       ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|SP[5]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|DI_Reg[5]                               ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|PC[5]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|TmpAddr[6]                       ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|SP[6]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|DI_Reg[6]                               ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|PC[6]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|TmpAddr[7]                       ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|SP[7]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|DI_Reg[7]                               ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|PC[7]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|R[7]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|TmpAddr[8]                       ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|SP[8]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|ACC[0]                           ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|I[0]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|TmpAddr[9]                       ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|SP[9]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|ACC[1]                           ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|I[1]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|TmpAddr[10]                      ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|SP[10]                           ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|ACC[2]                           ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|I[2]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|TmpAddr[11]                      ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|SP[11]                           ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|ACC[3]                           ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|I[3]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|TmpAddr[12]                      ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|SP[12]                           ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|ACC[4]                           ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|I[4]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|TmpAddr[13]                      ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|SP[13]                           ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|ACC[5]                           ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|I[5]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|WR_n                                    ; 0                 ; 6       ;
;      - T80se:z80_inst|IORQ_n                                  ; 0                 ; 6       ;
;      - T80se:z80_inst|MREQ_n                                  ; 0                 ; 6       ;
;      - T80se:z80_inst|RD_n                                    ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|A[15]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|A[14]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|Alternate                        ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|ALU_Op_r[0]                      ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|ALU_Op_r[1]                      ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|ALU_Op_r[3]                      ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|ALU_Op_r[2]                      ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|Save_ALU_r                       ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|Read_To_Reg_r[0]                 ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|Read_To_Reg_r[4]                 ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|Read_To_Reg_r[3]                 ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|Read_To_Reg_r[2]                 ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|Read_To_Reg_r[1]                 ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|Halt_FF                          ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|F[1]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|F[4]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|Fp[6]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|Z16_r                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|Arith16_r                        ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|Fp[0]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|PreserveC_r                      ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|Fp[2]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|IntE_FF2                         ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|Fp[7]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|Pre_XY_F_M[1]                    ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|Pre_XY_F_M[0]                    ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|MCycles[2]                       ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|No_BTR                           ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|Pre_XY_F_M[2]                    ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|BTR_r                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|ACC[6]                           ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|ACC[7]                           ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|Ap[0]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|Ap[1]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|Ap[2]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|Ap[3]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|Ap[4]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|Ap[5]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|TmpAddr[15]                      ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|TmpAddr[14]                      ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|SP[15]                           ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|I[7]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|SP[14]                           ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|I[6]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|Fp[1]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|Fp[4]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|F[5]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|F[3]                             ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|Ap[6]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|Ap[7]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|Fp[5]                            ; 0                 ; 6       ;
;      - T80se:z80_inst|T80:u0|Fp[3]                            ; 0                 ; 6       ;
;      - ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|scan_code[7]~139 ; 0                 ; 6       ;
;      - ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|SHIFTIN[7]~171   ; 0                 ; 6       ;
;      - ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|INCNT~209        ; 0                 ; 6       ;
;      - ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|INCNT[0]~210     ; 0                 ; 6       ;
;      - ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|INCNT~211        ; 0                 ; 6       ;
;      - ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|INCNT~212        ; 0                 ; 6       ;
;      - ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|INCNT~213        ; 0                 ; 6       ;
; CLOCK_50                                                      ;                   ;         ;
+---------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                  ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                              ; PIN_22             ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                              ; PIN_22             ; 18      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; KEY                                                                                                   ; PIN_129            ; 184     ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; LessThan2~155                                                                                         ; LCCOMB_X21_Y15_N6  ; 2       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; LessThan2~156                                                                                         ; LCCOMB_X21_Y15_N14 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; SRAM_DQ~17                                                                                            ; LCCOMB_X21_Y15_N4  ; 8       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|Equal3~13                                                                              ; LCCOMB_X26_Y14_N24 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|ACC[4]~1213                                                                     ; LCCOMB_X24_Y15_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|A[13]                                                                           ; FF_X24_Y18_N27     ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|A[6]~1762                                                                       ; LCCOMB_X22_Y18_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|BusA[5]~161                                                                     ; LCCOMB_X24_Y16_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|DO[2]~361                                                                       ; LCCOMB_X28_Y17_N22 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|Equal0~432                                                                      ; LCCOMB_X19_Y14_N4  ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|F[3]~9101                                                                       ; LCCOMB_X17_Y14_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|F~9086                                                                          ; LCCOMB_X18_Y14_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|IR[0]~330                                                                       ; LCCOMB_X23_Y15_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|ISet[1]                                                                         ; FF_X22_Y13_N3      ; 60      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|I[0]~68                                                                         ; LCCOMB_X24_Y15_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|PC[2]~2159                                                                      ; LCCOMB_X19_Y15_N2  ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|PC[2]~2165                                                                      ; LCCOMB_X19_Y15_N14 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|Pre_XY_F_M[0]~146                                                               ; LCCOMB_X13_Y11_N24 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|R[4]~399                                                                        ; LCCOMB_X24_Y15_N4  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|R[4]~400                                                                        ; LCCOMB_X24_Y15_N6  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|RegWEH~200                                                                      ; LCCOMB_X28_Y17_N4  ; 10      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|RegWEL~86                                                                       ; LCCOMB_X28_Y17_N10 ; 10      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|SP[14]~4470                                                                     ; LCCOMB_X23_Y18_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|SP[7]~4452                                                                      ; LCCOMB_X23_Y18_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|T80_MCode:mcode|Mux245~550                                                      ; LCCOMB_X17_Y8_N24  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|T80_Reg:Regs|RegsH[0][0]~803                                                    ; LCCOMB_X26_Y17_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|T80_Reg:Regs|RegsH[1][0]~799                                                    ; LCCOMB_X26_Y16_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|T80_Reg:Regs|RegsH[2][0]~801                                                    ; LCCOMB_X26_Y16_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|T80_Reg:Regs|RegsH[3][0]~798                                                    ; LCCOMB_X26_Y16_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|T80_Reg:Regs|RegsH[4][0]~802                                                    ; LCCOMB_X26_Y16_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|T80_Reg:Regs|RegsH[5][0]~797                                                    ; LCCOMB_X26_Y16_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|T80_Reg:Regs|RegsH[6][0]~804                                                    ; LCCOMB_X26_Y17_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|T80_Reg:Regs|RegsH[7][0]~800                                                    ; LCCOMB_X26_Y16_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|T80_Reg:Regs|RegsL[0][0]~806                                                    ; LCCOMB_X26_Y16_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|T80_Reg:Regs|RegsL[1][0]~802                                                    ; LCCOMB_X26_Y16_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|T80_Reg:Regs|RegsL[2][0]~804                                                    ; LCCOMB_X26_Y16_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|T80_Reg:Regs|RegsL[3][0]~801                                                    ; LCCOMB_X26_Y16_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|T80_Reg:Regs|RegsL[4][0]~805                                                    ; LCCOMB_X26_Y16_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|T80_Reg:Regs|RegsL[5][0]~800                                                    ; LCCOMB_X26_Y16_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|T80_Reg:Regs|RegsL[6][0]~807                                                    ; LCCOMB_X26_Y16_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|T80_Reg:Regs|RegsL[7][0]~803                                                    ; LCCOMB_X26_Y16_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|TmpAddr[13]~4202                                                                ; LCCOMB_X22_Y15_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|TmpAddr[7]~4190                                                                 ; LCCOMB_X22_Y15_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; T80se:z80_inst|T80:u0|XY_State[1]~132                                                                 ; LCCOMB_X22_Y13_N16 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; \cursorxy:VID_X[1]~34                                                                                 ; LCCOMB_X21_Y8_N0   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; \cursorxy:VID_Y[5]~55                                                                                 ; LCCOMB_X14_Y8_N2   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk_div:clkdiv_inst|LessThan0~54                                                                      ; LCCOMB_X1_Y11_N20  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk_div:clkdiv_inst|clock_100Hz                                                                       ; FF_X18_Y5_N25      ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk_div:clkdiv_inst|clock_100Khz_int                                                                  ; FF_X1_Y11_N17      ; 3       ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; clk_div:clkdiv_inst|clock_100Khz_int                                                                  ; FF_X1_Y11_N17      ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk_div:clkdiv_inst|clock_100hz_int                                                                   ; FF_X32_Y12_N25     ; 3       ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; clk_div:clkdiv_inst|clock_100hz_int                                                                   ; FF_X32_Y12_N25     ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk_div:clkdiv_inst|clock_10Hz_int                                                                    ; FF_X33_Y12_N17     ; 4       ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; clk_div:clkdiv_inst|clock_10Khz_int                                                                   ; FF_X2_Y11_N17      ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk_div:clkdiv_inst|clock_10Khz_int                                                                   ; FF_X2_Y11_N17      ; 3       ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; clk_div:clkdiv_inst|clock_1Khz_int                                                                    ; FF_X31_Y12_N25     ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk_div:clkdiv_inst|clock_1Khz_int                                                                    ; FF_X31_Y12_N25     ; 3       ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; clk_div:clkdiv_inst|clock_1Mhz_int                                                                    ; FF_X1_Y11_N19      ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; page_reg[0]~104                                                                                       ; LCCOMB_X21_Y8_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ps2_ascii_reg1[4]~337                                                                                 ; LCCOMB_X17_Y7_N14  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ps2_read                                                                                              ; FF_X14_Y7_N13      ; 11      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ps2kbd:ps2_kbd_inst|Equal0~40                                                                         ; LCCOMB_X14_Y5_N8   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|INCNT[0]~210                                                    ; LCCOMB_X21_Y7_N12  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|SHIFTIN[7]~171                                                  ; LCCOMB_X21_Y7_N24  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|clock_enable                                                    ; FF_X26_Y7_N1       ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|keyboard_clk_filtered                                           ; FF_X23_Y7_N1       ; 22      ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|keyboard_clk_filtered                                           ; FF_X23_Y7_N1       ; 5       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|ready_set                                                       ; FF_X21_Y7_N27      ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|scan_code[7]~139                                                ; LCCOMB_X21_Y7_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ram_wea                                                                                               ; LCCOMB_X21_Y12_N30 ; 19      ; Read enable                ; no     ; --                   ; --               ; --                        ;
; sram:ram|altsyncram:altsyncram_component|altsyncram_l5f1:auto_generated|decode_ara:decode3|eq_node[0] ; LCCOMB_X21_Y12_N2  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; sram:ram|altsyncram:altsyncram_component|altsyncram_l5f1:auto_generated|decode_ara:decode3|eq_node[1] ; LCCOMB_X21_Y12_N0  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; video:video_inst|VGA_SYNC:vga_sync_inst|LessThan5~103                                                 ; LCCOMB_X14_Y10_N28 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; video:video_inst|VGA_SYNC:vga_sync_inst|LessThan6~157                                                 ; LCCOMB_X13_Y10_N24 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; video:video_inst|VGA_SYNC:vga_sync_inst|process_0~419                                                 ; LCCOMB_X14_Y12_N20 ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; video_PLL:video_PLL_inst|altpll:altpll_component|_clk0                                                ; PLL_1              ; 64      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; video_PLL:video_PLL_inst|altpll:altpll_component|_clk1                                                ; PLL_1              ; 425     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; vram_address[0]~1                                                                                     ; LCCOMB_X21_Y15_N16 ; 13      ; Latch enable               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; vram_wea~92                                                                                           ; LCCOMB_X21_Y15_N20 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                             ;
+-------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                        ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                                    ; PIN_22             ; 18      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; clk_div:clkdiv_inst|clock_100Khz_int                        ; FF_X1_Y11_N17      ; 3       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; clk_div:clkdiv_inst|clock_100hz_int                         ; FF_X32_Y12_N25     ; 3       ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; clk_div:clkdiv_inst|clock_10Hz_int                          ; FF_X33_Y12_N17     ; 4       ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; clk_div:clkdiv_inst|clock_10Khz_int                         ; FF_X2_Y11_N17      ; 3       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; clk_div:clkdiv_inst|clock_1Khz_int                          ; FF_X31_Y12_N25     ; 3       ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|keyboard_clk_filtered ; FF_X23_Y7_N1       ; 22      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; video_PLL:video_PLL_inst|altpll:altpll_component|_clk0      ; PLL_1              ; 64      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; video_PLL:video_PLL_inst|altpll:altpll_component|_clk1      ; PLL_1              ; 425     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; vram_address[0]~1                                           ; LCCOMB_X21_Y15_N16 ; 13      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
+-------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                    ;
+----------------------------------------------------------+---------+
; Name                                                     ; Fan-Out ;
+----------------------------------------------------------+---------+
; T80se:z80_inst|T80:u0|IR[1]                              ; 208     ;
; T80se:z80_inst|T80:u0|IR[0]                              ; 196     ;
; T80se:z80_inst|T80:u0|IR[2]                              ; 185     ;
; KEY~input                                                ; 184     ;
; T80se:z80_inst|T80:u0|IR[3]                              ; 153     ;
; T80se:z80_inst|T80:u0|IR[6]                              ; 132     ;
; T80se:z80_inst|T80:u0|IR[5]                              ; 128     ;
; T80se:z80_inst|T80:u0|IR[4]                              ; 126     ;
; T80se:z80_inst|T80:u0|IR[7]                              ; 107     ;
; T80se:z80_inst|T80:u0|MCycle[0]                          ; 93      ;
; T80se:z80_inst|T80:u0|MCycle[2]                          ; 88      ;
; T80se:z80_inst|T80:u0|MCycle[1]                          ; 88      ;
; T80se:z80_inst|T80:u0|RegAddrA[1]~764                    ; 67      ;
; T80se:z80_inst|T80:u0|RegAddrA[2]~762                    ; 67      ;
; T80se:z80_inst|T80:u0|T80_MCode:mcode|Mux146~98          ; 61      ;
; T80se:z80_inst|T80:u0|ISet[1]                            ; 60      ;
; ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|scan_code[5]       ; 57      ;
; ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|scan_code[4]       ; 54      ;
; ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|scan_code[3]       ; 52      ;
; T80se:z80_inst|T80:u0|ALU_Op_r[0]                        ; 49      ;
; T80se:z80_inst|T80:u0|RegAddrB[1]~165                    ; 48      ;
; T80se:z80_inst|T80:u0|RegAddrB[2]~164                    ; 48      ;
; ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|scan_code[0]       ; 47      ;
; ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|scan_code[1]       ; 45      ;
; T80se:z80_inst|T80:u0|process_0~3                        ; 45      ;
; T80se:z80_inst|T80:u0|ALU_Op_r[1]                        ; 43      ;
; T80se:z80_inst|T80:u0|ISet[0]                            ; 42      ;
; T80se:z80_inst|T80:u0|T80_MCode:mcode|Mux146~97          ; 40      ;
; ~GND                                                     ; 38      ;
; ps2kbd:ps2_kbd_inst|caps[0]                              ; 38      ;
; T80se:z80_inst|T80:u0|RegAddrA[0]~766                    ; 35      ;
; T80se:z80_inst|T80:u0|RegDIL[3]~167                      ; 32      ;
; ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|scan_code[2]       ; 31      ;
; T80se:z80_inst|T80:u0|T80_MCode:mcode|Mux271~987         ; 30      ;
; T80se:z80_inst|T80:u0|TState[0]                          ; 30      ;
; T80se:z80_inst|DI_Reg[7]                                 ; 29      ;
; T80se:z80_inst|T80:u0|TState[2]                          ; 29      ;
; T80se:z80_inst|T80:u0|T80_MCode:mcode|Set_Addr_To[1]~333 ; 28      ;
; T80se:z80_inst|T80:u0|A[6]~1757                          ; 27      ;
; T80se:z80_inst|T80:u0|ALU_Op_r[2]                        ; 26      ;
; T80se:z80_inst|T80:u0|TState[1]                          ; 26      ;
; T80se:z80_inst|T80:u0|T80_MCode:mcode|Mux146~100         ; 26      ;
; T80se:z80_inst|T80:u0|A[0]                               ; 26      ;
; T80se:z80_inst|T80:u0|T80_MCode:mcode|Mux190~44          ; 25      ;
; T80se:z80_inst|T80:u0|A[4]                               ; 25      ;
; T80se:z80_inst|T80:u0|A[1]                               ; 25      ;
; T80se:z80_inst|Equal3~13                                 ; 24      ;
; T80se:z80_inst|T80:u0|T80_MCode:mcode|Mux146~96          ; 24      ;
; T80se:z80_inst|T80:u0|ACC[4]~1204                        ; 23      ;
; T80se:z80_inst|T80:u0|T80_MCode:mcode|Mux146~99          ; 23      ;
+----------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                ; Location                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; T80se:z80_inst|T80:u0|T80_Reg:Regs|altsyncram:RegsH_rtl_1|altsyncram_imi1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64     ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1    ; None               ; M9K_X27_Y17_N0                                                                                                                                                                                                                                     ;
; T80se:z80_inst|T80:u0|T80_Reg:Regs|altsyncram:RegsL_rtl_0|altsyncram_imi1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64     ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1    ; None               ; M9K_X27_Y14_N0                                                                                                                                                                                                                                     ;
; charram2k:cram|altsyncram:altsyncram_component|altsyncram_0on1:auto_generated|ALTSYNCRAM            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2    ; ../rom/lat9-08.mif ; M9K_X15_Y9_N0, M9K_X15_Y8_N0                                                                                                                                                                                                                       ;
; rom:rom_inst|altsyncram:altsyncram_component|altsyncram_hda1:auto_generated|ALTSYNCRAM              ; AUTO ; ROM              ; Single Clock ; 1024         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 1024                        ; 8                           ; --                          ; --                          ; 8192                ; 1    ; ../rom/test01.hex  ; M9K_X27_Y15_N0                                                                                                                                                                                                                                     ;
; sram:ram|altsyncram:altsyncram_component|altsyncram_l5f1:auto_generated|ALTSYNCRAM                  ; AUTO ; Single Port      ; Single Clock ; 16384        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 131072 ; 16384                       ; 8                           ; --                          ; --                          ; 131072              ; 16   ; None               ; M9K_X27_Y9_N0, M9K_X27_Y10_N0, M9K_X27_Y13_N0, M9K_X27_Y12_N0, M9K_X15_Y3_N0, M9K_X15_Y5_N0, M9K_X27_Y7_N0, M9K_X15_Y6_N0, M9K_X27_Y6_N0, M9K_X27_Y3_N0, M9K_X27_Y5_N0, M9K_X27_Y4_N0, M9K_X27_Y8_N0, M9K_X27_Y11_N0, M9K_X15_Y4_N0, M9K_X15_Y7_N0 ;
; vram3200x8:vram|altsyncram:altsyncram_component|altsyncram_7jk1:auto_generated|ALTSYNCRAM           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 65536  ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8    ; None               ; M9K_X15_Y14_N0, M9K_X15_Y11_N0, M9K_X15_Y15_N0, M9K_X15_Y10_N0, M9K_X15_Y12_N0, M9K_X15_Y17_N0, M9K_X15_Y13_N0, M9K_X15_Y16_N0                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 4,392 / 32,401 ( 14 % ) ;
; C16 interconnects          ; 38 / 1,326 ( 3 % )      ;
; C4 interconnects           ; 2,516 / 21,816 ( 12 % ) ;
; Direct links               ; 331 / 32,401 ( 1 % )    ;
; Global clocks              ; 10 / 10 ( 100 % )       ;
; Local interconnects        ; 1,350 / 10,320 ( 13 % ) ;
; R24 interconnects          ; 60 / 1,289 ( 5 % )      ;
; R4 interconnects           ; 2,830 / 28,186 ( 10 % ) ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.05) ; Number of LABs  (Total = 173) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 7                             ;
; 2                                           ; 2                             ;
; 3                                           ; 3                             ;
; 4                                           ; 5                             ;
; 5                                           ; 1                             ;
; 6                                           ; 2                             ;
; 7                                           ; 2                             ;
; 8                                           ; 1                             ;
; 9                                           ; 0                             ;
; 10                                          ; 1                             ;
; 11                                          ; 1                             ;
; 12                                          ; 4                             ;
; 13                                          ; 4                             ;
; 14                                          ; 3                             ;
; 15                                          ; 4                             ;
; 16                                          ; 133                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.27) ; Number of LABs  (Total = 173) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 42                            ;
; 1 Clock                            ; 91                            ;
; 1 Clock enable                     ; 46                            ;
; 1 Sync. clear                      ; 1                             ;
; 1 Sync. load                       ; 10                            ;
; 2 Clock enables                    ; 17                            ;
; 2 Clocks                           ; 12                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.95) ; Number of LABs  (Total = 173) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 6                             ;
; 3                                            ; 2                             ;
; 4                                            ; 1                             ;
; 5                                            ; 0                             ;
; 6                                            ; 1                             ;
; 7                                            ; 0                             ;
; 8                                            ; 7                             ;
; 9                                            ; 1                             ;
; 10                                           ; 0                             ;
; 11                                           ; 1                             ;
; 12                                           ; 1                             ;
; 13                                           ; 1                             ;
; 14                                           ; 1                             ;
; 15                                           ; 5                             ;
; 16                                           ; 60                            ;
; 17                                           ; 13                            ;
; 18                                           ; 16                            ;
; 19                                           ; 8                             ;
; 20                                           ; 8                             ;
; 21                                           ; 10                            ;
; 22                                           ; 6                             ;
; 23                                           ; 3                             ;
; 24                                           ; 9                             ;
; 25                                           ; 3                             ;
; 26                                           ; 1                             ;
; 27                                           ; 2                             ;
; 28                                           ; 1                             ;
; 29                                           ; 2                             ;
; 30                                           ; 0                             ;
; 31                                           ; 1                             ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.75) ; Number of LABs  (Total = 173) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 13                            ;
; 2                                               ; 9                             ;
; 3                                               ; 5                             ;
; 4                                               ; 6                             ;
; 5                                               ; 10                            ;
; 6                                               ; 16                            ;
; 7                                               ; 10                            ;
; 8                                               ; 14                            ;
; 9                                               ; 23                            ;
; 10                                              ; 11                            ;
; 11                                              ; 9                             ;
; 12                                              ; 11                            ;
; 13                                              ; 7                             ;
; 14                                              ; 4                             ;
; 15                                              ; 9                             ;
; 16                                              ; 8                             ;
; 17                                              ; 2                             ;
; 18                                              ; 2                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 2                             ;
; 22                                              ; 0                             ;
; 23                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 20.43) ; Number of LABs  (Total = 173) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 8                             ;
; 3                                            ; 0                             ;
; 4                                            ; 2                             ;
; 5                                            ; 4                             ;
; 6                                            ; 0                             ;
; 7                                            ; 1                             ;
; 8                                            ; 0                             ;
; 9                                            ; 1                             ;
; 10                                           ; 2                             ;
; 11                                           ; 5                             ;
; 12                                           ; 6                             ;
; 13                                           ; 4                             ;
; 14                                           ; 4                             ;
; 15                                           ; 6                             ;
; 16                                           ; 5                             ;
; 17                                           ; 13                            ;
; 18                                           ; 6                             ;
; 19                                           ; 2                             ;
; 20                                           ; 5                             ;
; 21                                           ; 6                             ;
; 22                                           ; 6                             ;
; 23                                           ; 10                            ;
; 24                                           ; 11                            ;
; 25                                           ; 8                             ;
; 26                                           ; 6                             ;
; 27                                           ; 4                             ;
; 28                                           ; 7                             ;
; 29                                           ; 5                             ;
; 30                                           ; 6                             ;
; 31                                           ; 3                             ;
; 32                                           ; 9                             ;
; 33                                           ; 14                            ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------+
; Fitter Device Options                                        ;
+----------------------------------------------+---------------+
; Option                                       ; Setting       ;
+----------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off           ;
; Enable device-wide reset (DEV_CLRn)          ; Off           ;
; Enable device-wide output enable (DEV_OE)    ; Off           ;
; Enable INIT_DONE output                      ; Off           ;
; Configuration scheme                         ; Active Serial ;
; Error detection CRC                          ; Off           ;
; Enable Open Drain on CRC Error pin           ; Off           ;
; Configuration Voltage Level                  ; Auto          ;
; Force Configuration Voltage Level            ; On            ;
; nCEO                                         ; Unreserved    ;
; Data[0]                                      ; Unreserved    ;
; Data[1]/ASDO                                 ; Unreserved    ;
; Data[7..2]                                   ; Unreserved    ;
; FLASH_nCE/nCSO                               ; Unreserved    ;
; Other Active Parallel pins                   ; Unreserved    ;
; DCLK                                         ; Unreserved    ;
; Base pin-out file on sameframe device        ; Off           ;
+----------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                                                                                               ;
+--------------------------------------------------------+--------------------------------------------------------+-------------------+
; Source Clock(s)                                        ; Destination Clock(s)                                   ; Delay Added in ns ;
+--------------------------------------------------------+--------------------------------------------------------+-------------------+
; video_PLL:video_PLL_inst|altpll:altpll_component|_clk1 ; video_PLL:video_PLL_inst|altpll:altpll_component|_clk1 ; 6.19773           ;
+--------------------------------------------------------+--------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+----------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                  ;
+------------------------------------------------------------------+---------------------+
; Name                                                             ; Value               ;
+------------------------------------------------------------------+---------------------+
; Auto Fit Point 1 - Fit Attempt 1                                 ; ff                  ;
; Mid Wire Use - Fit Attempt 1                                     ; 13                  ;
; Mid Slack - Fit Attempt 1                                        ; -10259              ;
; Internal Atom Count - Fit Attempt 1                              ; 2894                ;
; LE/ALM Count - Fit Attempt 1                                     ; 2407                ;
; LAB Count - Fit Attempt 1                                        ; 173                 ;
; Outputs per Lab - Fit Attempt 1                                  ; 8.798               ;
; Inputs per LAB - Fit Attempt 1                                   ; 20.012              ;
; Global Inputs per LAB - Fit Attempt 1                            ; 0.618               ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:153;1:20          ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:81;1:37;2:40;3:15 ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:81;1:37;2:40;3:15 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:166;1:7           ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:69;1:94;2:10      ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:83;1:57;2:33      ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:91;1:71;2:11      ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:70;1:42;2:61      ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:70;1:96;2:7       ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:120;1:53          ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:170;1:3           ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:173               ;
; LEs in Chains - Fit Attempt 1                                    ; 218                 ;
; LEs in Long Chains - Fit Attempt 1                               ; 0                   ;
; LABs with Chains - Fit Attempt 1                                 ; 22                  ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 0                   ;
; Time - Fit Attempt 1                                             ; 1                   ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 0.188               ;
+------------------------------------------------------------------+---------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Auto Fit Point 2 - Fit Attempt 1    ; ff     ;
; Early Wire Use - Fit Attempt 1      ; 5      ;
; Early Slack - Fit Attempt 1         ; -7681  ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 10     ;
; Mid Slack - Fit Attempt 1           ; -7478  ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 9      ;
; Mid Slack - Fit Attempt 1           ; -6558  ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Late Wire Use - Fit Attempt 1       ; 10     ;
; Late Slack - Fit Attempt 1          ; -6546  ;
; Peak Regional Wire - Fit Attempt 1  ; 47.452 ;
; Auto Fit Point 7 - Fit Attempt 1    ; ff     ;
; Time - Fit Attempt 1                ; 11     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 1.344  ;
+-------------------------------------+--------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Early Slack - Fit Attempt 1         ; -5888       ;
; Early Wire Use - Fit Attempt 1      ; 10          ;
; Peak Regional Wire - Fit Attempt 1  ; 17          ;
; Mid Slack - Fit Attempt 1           ; -6486       ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Wire Use - Fit Attempt 1       ; 11          ;
; Time - Fit Attempt 1                ; 13          ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 2.719       ;
+-------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 8.1 Build 163 10/28/2008 SJ Full Version
    Info: Processing started: Sun Nov 07 22:50:55 2010
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off z80soc -c z80soc
Info: Only one processor detected - disabling parallel compilation
Info: Selected device EP3C10E144C8 for design "z80soc"
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "video_PLL:video_PLL_inst|altpll:altpll_component|pll" as Cyclone III PLL type
    Info: Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for video_PLL:video_PLL_inst|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for video_PLL:video_PLL_inst|altpll:altpll_component|_clk1 port
Info: Found following RAM instances in design that are actually implemented ROM function because the write is always disabled
    Info: Atom "charram2k:cram|altsyncram:altsyncram_component|altsyncram_0on1:auto_generated|ram_block1a0" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "charram2k:cram|altsyncram:altsyncram_component|altsyncram_0on1:auto_generated|ram_block1a3" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "charram2k:cram|altsyncram:altsyncram_component|altsyncram_0on1:auto_generated|ram_block1a1" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "charram2k:cram|altsyncram:altsyncram_component|altsyncram_0on1:auto_generated|ram_block1a2" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "charram2k:cram|altsyncram:altsyncram_component|altsyncram_0on1:auto_generated|ram_block1a7" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "charram2k:cram|altsyncram:altsyncram_component|altsyncram_0on1:auto_generated|ram_block1a4" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "charram2k:cram|altsyncram:altsyncram_component|altsyncram_0on1:auto_generated|ram_block1a5" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
    Info: Atom "charram2k:cram|altsyncram:altsyncram_component|altsyncram_0on1:auto_generated|ram_block1a6" is instantiated as RAM, but it actually implements ROM function because the write is always disabled
Info: Fitter is performing a Fast Fit compilation, which decreases Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP3C5E144C8 is compatible
    Info: Device EP3C16E144C8 is compatible
    Info: Device EP3C25E144C8 is compatible
Info: DATA[0] dual-purpose pin not reserved
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Automatically promoted node CLOCK_50~input (placed in PIN 22 (CLK0, DIFFCLK_0p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|keyboard_clk_filtered
Info: Automatically promoted node video_PLL:video_PLL_inst|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node video_PLL:video_PLL_inst|altpll:altpll_component|_clk1 (placed in counter C1 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info: Automatically promoted node ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|keyboard_clk_filtered 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|ready_set
        Info: Destination node ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|keyboard_clk_filtered~115
        Info: Destination node ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|keyboard_clk_filtered~116
        Info: Destination node ps2kbd:ps2_kbd_inst|keyboard:kbd_inst|keyboard_clk_filtered~117
Info: Automatically promoted node vram_address[0]~1 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node clk_div:clkdiv_inst|clock_10Hz_int 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node clk_div:clkdiv_inst|clock_10Hz_int~23
Info: Automatically promoted node clk_div:clkdiv_inst|clock_100hz_int 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node clk_div:clkdiv_inst|clock_100Hz
        Info: Destination node clk_div:clkdiv_inst|clock_10Hz_int
        Info: Destination node clk_div:clkdiv_inst|clock_100hz_int~23
Info: Automatically promoted node clk_div:clkdiv_inst|clock_100Khz_int 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node clk_div:clkdiv_inst|clock_10Khz_int
        Info: Destination node clk_div:clkdiv_inst|clock_100Khz_int~23
Info: Automatically promoted node clk_div:clkdiv_inst|clock_10Khz_int 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node clk_div:clkdiv_inst|clock_1Khz_int
        Info: Destination node clk_div:clkdiv_inst|clock_10Khz_int~23
Info: Automatically promoted node clk_div:clkdiv_inst|clock_1Khz_int 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node clk_div:clkdiv_inst|clock_100hz_int
        Info: Destination node clk_div:clkdiv_inst|clock_1Khz_int~23
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Fitter preparation operations ending: elapsed time is 00:00:08
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:11
Info: Estimated most critical path is register to register delay of 6.381 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X14_Y5_N0; Fanout = 38; REG Node = 'ps2kbd:ps2_kbd_inst|caps[0]'
    Info: 2: + IC(0.611 ns) + CELL(0.453 ns) = 1.064 ns; Loc. = LAB_X16_Y5_N0; Fanout = 1; COMB Node = 'ps2kbd:ps2_kbd_inst|WideOr4~1150'
    Info: 3: + IC(0.531 ns) + CELL(0.177 ns) = 1.772 ns; Loc. = LAB_X17_Y5_N0; Fanout = 1; COMB Node = 'ps2kbd:ps2_kbd_inst|WideOr4~1151'
    Info: 4: + IC(0.590 ns) + CELL(0.455 ns) = 2.817 ns; Loc. = LAB_X14_Y5_N0; Fanout = 1; COMB Node = 'ps2kbd:ps2_kbd_inst|WideOr4~1155'
    Info: 5: + IC(0.088 ns) + CELL(0.327 ns) = 3.232 ns; Loc. = LAB_X14_Y5_N0; Fanout = 2; COMB Node = 'ps2kbd:ps2_kbd_inst|WideOr4~1159'
    Info: 6: + IC(1.202 ns) + CELL(0.177 ns) = 4.611 ns; Loc. = LAB_X17_Y7_N0; Fanout = 2; COMB Node = 'Equal10~62'
    Info: 7: + IC(-0.076 ns) + CELL(0.481 ns) = 5.016 ns; Loc. = LAB_X17_Y7_N0; Fanout = 8; COMB Node = 'ps2_ascii_reg1[4]~337'
    Info: 8: + IC(0.570 ns) + CELL(0.795 ns) = 6.381 ns; Loc. = LAB_X16_Y7_N0; Fanout = 1; REG Node = 'ps2_ascii_reg1[2]'
    Info: Total cell delay = 2.865 ns ( 44.90 % )
    Info: Total interconnect delay = 3.516 ns ( 55.10 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 9% of the available device resources
    Info: Peak interconnect usage is 17% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info: Fitter routing operations ending: elapsed time is 00:00:13
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Following 14 pins must meet Altera requirements for 3.3V, 3.0V, and 2.5V interfaces.
    Info: Pin PS2_MSDAT uses I/O standard 3.3-V LVTTL at 77
    Info: Pin PS2_MSCLK uses I/O standard 3.3-V LVTTL at 76
    Info: Pin PS2_KBDAT uses I/O standard 3.3-V LVTTL at 74
    Info: Pin PS2_KBCLK uses I/O standard 3.3-V LVTTL at 75
    Info: Pin SRAM_DQ[0] uses I/O standard 3.3-V LVTTL at 46
    Info: Pin SRAM_DQ[1] uses I/O standard 3.3-V LVTTL at 44
    Info: Pin SRAM_DQ[2] uses I/O standard 3.3-V LVTTL at 43
    Info: Pin SRAM_DQ[3] uses I/O standard 3.3-V LVTTL at 42
    Info: Pin SRAM_DQ[4] uses I/O standard 3.3-V LVTTL at 65
    Info: Pin SRAM_DQ[5] uses I/O standard 3.3-V LVTTL at 66
    Info: Pin SRAM_DQ[6] uses I/O standard 3.3-V LVTTL at 67
    Info: Pin SRAM_DQ[7] uses I/O standard 3.3-V LVTTL at 68
    Info: Pin KEY uses I/O standard 3.3-V LVTTL at 129
    Info: Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at 22
Warning: Following 4 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin PS2_MSDAT has a permanently disabled output enable
    Info: Pin PS2_MSCLK has a permanently disabled output enable
    Info: Pin PS2_KBDAT has a permanently disabled output enable
    Info: Pin PS2_KBCLK has a permanently disabled output enable
Warning: Following 11 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin SRAM_nCE0 has GND driving its datain port
    Info: Pin SRAM_nCE1 has VCC driving its datain port
    Info: Pin VGA_R[0] has GND driving its datain port
    Info: Pin VGA_R[2] has GND driving its datain port
    Info: Pin VGA_G[2] has GND driving its datain port
    Info: Pin VGA_B[0] has GND driving its datain port
    Info: Pin VGA_B[2] has GND driving its datain port
    Info: Pin PS2_MSDAT has VCC driving its datain port
    Info: Pin PS2_MSCLK has VCC driving its datain port
    Info: Pin PS2_KBDAT has VCC driving its datain port
    Info: Pin PS2_KBCLK has VCC driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: SRAM_DQ~17 (inverted)
        Info: Type bi-directional pin SRAM_DQ[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin SRAM_DQ[7] uses the 3.3-V LVTTL I/O standard
Info: Generated suppressed messages file E:/WORK/fpga/u10/z80soc.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 238 megabytes
    Info: Processing ended: Sun Nov 07 22:52:07 2010
    Info: Elapsed time: 00:01:12
    Info: Total CPU time (on all processors): 00:01:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/WORK/fpga/u10/z80soc.fit.smsg.


