TimeQuest Timing Analyzer report for Data_Extraction_System
Sat Feb 09 18:40:19 2019
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK_DIVIDER:inst20|CLK_OUT'
 13. Slow 1200mV 85C Model Setup: 'accessControl:inst5|idx[0]'
 14. Slow 1200mV 85C Model Setup: 'FIFObuffer:inst16|NS[0]'
 15. Slow 1200mV 85C Model Setup: 'CLK_50MHz'
 16. Slow 1200mV 85C Model Hold: 'FIFObuffer:inst16|NS[0]'
 17. Slow 1200mV 85C Model Hold: 'CLK_DIVIDER:inst20|CLK_OUT'
 18. Slow 1200mV 85C Model Hold: 'CLK_50MHz'
 19. Slow 1200mV 85C Model Hold: 'accessControl:inst5|idx[0]'
 20. Slow 1200mV 85C Model Metastability Summary
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'CLK_DIVIDER:inst20|CLK_OUT'
 28. Slow 1200mV 0C Model Setup: 'accessControl:inst5|idx[0]'
 29. Slow 1200mV 0C Model Setup: 'FIFObuffer:inst16|NS[0]'
 30. Slow 1200mV 0C Model Setup: 'CLK_50MHz'
 31. Slow 1200mV 0C Model Hold: 'FIFObuffer:inst16|NS[0]'
 32. Slow 1200mV 0C Model Hold: 'CLK_DIVIDER:inst20|CLK_OUT'
 33. Slow 1200mV 0C Model Hold: 'CLK_50MHz'
 34. Slow 1200mV 0C Model Hold: 'accessControl:inst5|idx[0]'
 35. Slow 1200mV 0C Model Metastability Summary
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'CLK_DIVIDER:inst20|CLK_OUT'
 42. Fast 1200mV 0C Model Setup: 'accessControl:inst5|idx[0]'
 43. Fast 1200mV 0C Model Setup: 'FIFObuffer:inst16|NS[0]'
 44. Fast 1200mV 0C Model Setup: 'CLK_50MHz'
 45. Fast 1200mV 0C Model Hold: 'CLK_DIVIDER:inst20|CLK_OUT'
 46. Fast 1200mV 0C Model Hold: 'FIFObuffer:inst16|NS[0]'
 47. Fast 1200mV 0C Model Hold: 'CLK_50MHz'
 48. Fast 1200mV 0C Model Hold: 'accessControl:inst5|idx[0]'
 49. Fast 1200mV 0C Model Metastability Summary
 50. Multicorner Timing Analysis Summary
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths Summary
 61. Clock Status Summary
 62. Unconstrained Input Ports
 63. Unconstrained Output Ports
 64. Unconstrained Input Ports
 65. Unconstrained Output Ports
 66. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; Data_Extraction_System                              ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.37        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  12.5%      ;
;     Processor 3            ;   8.2%      ;
;     Processor 4            ;   5.3%      ;
;     Processors 5-12        ;   1.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; accessControl:inst5|idx[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { accessControl:inst5|idx[0] } ;
; CLK_50MHz                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_50MHz }                  ;
; CLK_DIVIDER:inst20|CLK_OUT ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_DIVIDER:inst20|CLK_OUT } ;
; FIFObuffer:inst16|NS[0]    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FIFObuffer:inst16|NS[0] }    ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                        ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 157.83 MHz ; 157.83 MHz      ; CLK_DIVIDER:inst20|CLK_OUT ;                                                               ;
; 500.5 MHz  ; 250.0 MHz       ; CLK_50MHz                  ; limit due to minimum period restriction (max I/O toggle rate) ;
; 560.54 MHz ; 560.54 MHz      ; FIFObuffer:inst16|NS[0]    ;                                                               ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK_DIVIDER:inst20|CLK_OUT ; -5.336 ; -1348.204     ;
; accessControl:inst5|idx[0] ; -2.505 ; -2.505        ;
; FIFObuffer:inst16|NS[0]    ; -1.833 ; -1.833        ;
; CLK_50MHz                  ; -0.998 ; -3.701        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; FIFObuffer:inst16|NS[0]    ; 0.248 ; 0.000         ;
; CLK_DIVIDER:inst20|CLK_OUT ; 0.256 ; 0.000         ;
; CLK_50MHz                  ; 0.357 ; 0.000         ;
; accessControl:inst5|idx[0] ; 2.364 ; 0.000         ;
+----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK_50MHz                  ; -3.000 ; -10.000       ;
; CLK_DIVIDER:inst20|CLK_OUT ; -2.174 ; -634.696      ;
; accessControl:inst5|idx[0] ; 0.379  ; 0.000         ;
; FIFObuffer:inst16|NS[0]    ; 0.392  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                        ;
+--------+-------------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -5.336 ; spi_master1:inst4|delay_counter[0]  ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 6.294      ;
; -5.334 ; spi_master1:inst4|delay_counter[0]  ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 6.292      ;
; -5.261 ; addressBlock:inst2|addNo[5]         ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.289      ; 6.545      ;
; -5.260 ; addressBlock:inst2|addNo[5]         ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.289      ; 6.544      ;
; -5.240 ; addressBlock:inst2|addNo[5]         ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.289      ; 6.524      ;
; -5.212 ; addressBlock:inst2|addNo[0]         ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.289      ; 6.496      ;
; -5.211 ; addressBlock:inst2|addNo[0]         ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.289      ; 6.495      ;
; -5.197 ; spi_master1:inst4|delay_counter[2]  ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 6.155      ;
; -5.195 ; spi_master1:inst4|delay_counter[2]  ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 6.153      ;
; -5.191 ; addressBlock:inst2|addNo[0]         ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.289      ; 6.475      ;
; -5.186 ; spi_master1:inst4|delay_counter[10] ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 6.142      ;
; -5.184 ; spi_master1:inst4|delay_counter[10] ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 6.140      ;
; -5.176 ; spi_master1:inst4|BP[0]             ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.112     ; 6.059      ;
; -5.176 ; spi_master1:inst4|BP[0]             ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.112     ; 6.059      ;
; -5.176 ; spi_master1:inst4|BP[0]             ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.112     ; 6.059      ;
; -5.176 ; spi_master1:inst4|BP[0]             ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.112     ; 6.059      ;
; -5.176 ; spi_master1:inst4|BP[0]             ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.112     ; 6.059      ;
; -5.176 ; spi_master1:inst4|BP[0]             ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.112     ; 6.059      ;
; -5.176 ; spi_master1:inst4|BP[0]             ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.112     ; 6.059      ;
; -5.168 ; spi_master1:inst4|delay_counter[1]  ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 6.126      ;
; -5.166 ; spi_master1:inst4|delay_counter[1]  ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 6.124      ;
; -5.165 ; addressBlock:inst2|addNo[1]         ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.289      ; 6.449      ;
; -5.164 ; addressBlock:inst2|addNo[1]         ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.289      ; 6.448      ;
; -5.149 ; spi_master1:inst4|delay_counter[9]  ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 6.105      ;
; -5.147 ; spi_master1:inst4|delay_counter[9]  ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 6.103      ;
; -5.144 ; addressBlock:inst2|addNo[1]         ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.289      ; 6.428      ;
; -5.141 ; spi_master1:inst4|BP[3]             ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.112     ; 6.024      ;
; -5.141 ; spi_master1:inst4|BP[3]             ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.112     ; 6.024      ;
; -5.141 ; spi_master1:inst4|BP[3]             ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.112     ; 6.024      ;
; -5.141 ; spi_master1:inst4|BP[3]             ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.112     ; 6.024      ;
; -5.141 ; spi_master1:inst4|BP[3]             ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.112     ; 6.024      ;
; -5.141 ; spi_master1:inst4|BP[3]             ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.112     ; 6.024      ;
; -5.141 ; spi_master1:inst4|BP[3]             ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.112     ; 6.024      ;
; -5.132 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[6]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.099     ; 6.028      ;
; -5.132 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[4]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.099     ; 6.028      ;
; -5.132 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[7]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.099     ; 6.028      ;
; -5.132 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[5]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.099     ; 6.028      ;
; -5.132 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[0]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.099     ; 6.028      ;
; -5.132 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[1]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.099     ; 6.028      ;
; -5.132 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[3]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.099     ; 6.028      ;
; -5.132 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[2]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.099     ; 6.028      ;
; -5.132 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.099     ; 6.028      ;
; -5.132 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.099     ; 6.028      ;
; -5.132 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.099     ; 6.028      ;
; -5.132 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.099     ; 6.028      ;
; -5.092 ; addressBlock:inst2|addNo[2]         ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.289      ; 6.376      ;
; -5.092 ; spi_master1:inst4|BP[4]             ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.094     ; 5.993      ;
; -5.092 ; spi_master1:inst4|BP[4]             ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.094     ; 5.993      ;
; -5.092 ; spi_master1:inst4|BP[4]             ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.094     ; 5.993      ;
; -5.092 ; spi_master1:inst4|BP[4]             ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.094     ; 5.993      ;
; -5.092 ; spi_master1:inst4|BP[4]             ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.094     ; 5.993      ;
; -5.092 ; spi_master1:inst4|BP[4]             ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.094     ; 5.993      ;
; -5.092 ; spi_master1:inst4|BP[4]             ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.094     ; 5.993      ;
; -5.091 ; addressBlock:inst2|addNo[2]         ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.289      ; 6.375      ;
; -5.089 ; spi_master1:inst4|delay_counter[5]  ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 6.045      ;
; -5.087 ; spi_master1:inst4|delay_counter[5]  ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 6.043      ;
; -5.081 ; spi_master1:inst4|delay_counter[4]  ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 6.039      ;
; -5.079 ; spi_master1:inst4|delay_counter[4]  ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 6.037      ;
; -5.071 ; addressBlock:inst2|addNo[2]         ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.289      ; 6.355      ;
; -5.061 ; spi_master1:inst4|BP[2]             ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.112     ; 5.944      ;
; -5.061 ; spi_master1:inst4|BP[2]             ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.112     ; 5.944      ;
; -5.061 ; spi_master1:inst4|BP[2]             ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.112     ; 5.944      ;
; -5.061 ; spi_master1:inst4|BP[2]             ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.112     ; 5.944      ;
; -5.061 ; spi_master1:inst4|BP[2]             ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.112     ; 5.944      ;
; -5.061 ; spi_master1:inst4|BP[2]             ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.112     ; 5.944      ;
; -5.061 ; spi_master1:inst4|BP[2]             ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.112     ; 5.944      ;
; -5.054 ; addressBlock:inst2|addNo[5]         ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.289      ; 6.338      ;
; -5.047 ; addressBlock:inst2|addNo[3]         ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.289      ; 6.331      ;
; -5.046 ; addressBlock:inst2|addNo[3]         ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.289      ; 6.330      ;
; -5.039 ; spi_master1:inst4|delay_counter[11] ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.995      ;
; -5.037 ; spi_master1:inst4|delay_counter[11] ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.993      ;
; -5.027 ; spi_master1:inst4|BP[5]             ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.112     ; 5.910      ;
; -5.027 ; spi_master1:inst4|BP[5]             ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.112     ; 5.910      ;
; -5.027 ; spi_master1:inst4|BP[5]             ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.112     ; 5.910      ;
; -5.027 ; spi_master1:inst4|BP[5]             ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.112     ; 5.910      ;
; -5.027 ; spi_master1:inst4|BP[5]             ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.112     ; 5.910      ;
; -5.027 ; spi_master1:inst4|BP[5]             ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.112     ; 5.910      ;
; -5.027 ; spi_master1:inst4|BP[5]             ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.112     ; 5.910      ;
; -5.026 ; addressBlock:inst2|addNo[3]         ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.289      ; 6.310      ;
; -5.020 ; spi_master1:inst4|delay_counter[3]  ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 5.978      ;
; -5.018 ; spi_master1:inst4|delay_counter[3]  ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 5.976      ;
; -5.005 ; addressBlock:inst2|addNo[0]         ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.289      ; 6.289      ;
; -5.003 ; spi_master1:inst6|BP[1]             ; spi_master1:inst6|DTS[6]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.106     ; 5.892      ;
; -5.003 ; spi_master1:inst6|BP[1]             ; spi_master1:inst6|DTS[4]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.106     ; 5.892      ;
; -5.003 ; spi_master1:inst6|BP[1]             ; spi_master1:inst6|DTS[7]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.106     ; 5.892      ;
; -5.003 ; spi_master1:inst6|BP[1]             ; spi_master1:inst6|DTS[5]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.106     ; 5.892      ;
; -5.003 ; spi_master1:inst6|BP[1]             ; spi_master1:inst6|DTS[0]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.106     ; 5.892      ;
; -5.003 ; spi_master1:inst6|BP[1]             ; spi_master1:inst6|DTS[1]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.106     ; 5.892      ;
; -5.003 ; spi_master1:inst6|BP[1]             ; spi_master1:inst6|DTS[3]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.106     ; 5.892      ;
; -5.003 ; spi_master1:inst6|BP[1]             ; spi_master1:inst6|DTS[2]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.106     ; 5.892      ;
; -5.003 ; spi_master1:inst6|BP[1]             ; spi_master1:inst6|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.106     ; 5.892      ;
; -5.003 ; spi_master1:inst6|BP[1]             ; spi_master1:inst6|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.106     ; 5.892      ;
; -5.003 ; spi_master1:inst6|BP[1]             ; spi_master1:inst6|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.106     ; 5.892      ;
; -5.003 ; spi_master1:inst6|BP[1]             ; spi_master1:inst6|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.106     ; 5.892      ;
; -4.991 ; spi_master1:inst4|delay_counter[6]  ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 5.949      ;
; -4.989 ; spi_master1:inst4|delay_counter[6]  ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 5.947      ;
; -4.984 ; spi_master1:inst4|delay_counter[14] ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.940      ;
; -4.982 ; spi_master1:inst4|delay_counter[14] ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.938      ;
; -4.981 ; spi_master1:inst4|delay_counter[5]  ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.073     ; 5.903      ;
; -4.980 ; addressBlock:inst2|addNo[4]         ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.289      ; 6.264      ;
+--------+-------------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'accessControl:inst5|idx[0]'                                                                                                                  ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.505 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 1.000        ; -2.022     ; 0.616      ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FIFObuffer:inst16|NS[0]'                                                                                                     ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; -1.833 ; FIFObuffer:inst16|NS[1] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; 0.500        ; 0.227      ; 1.952      ;
; -1.743 ; FIFObuffer:inst16|NS[2] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; 0.500        ; 0.227      ; 1.862      ;
; -1.477 ; FIFObuffer:inst16|NS[3] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; 0.500        ; 0.227      ; 1.596      ;
; -0.392 ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; 0.500        ; 1.141      ; 1.634      ;
; 0.019  ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; 1.000        ; 1.141      ; 1.723      ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_50MHz'                                                                                                       ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.998 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.930      ;
; -0.988 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.920      ;
; -0.785 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.717      ;
; -0.712 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.644      ;
; -0.687 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.619      ;
; -0.683 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.615      ;
; -0.677 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.609      ;
; -0.671 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.603      ;
; -0.641 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.573      ;
; -0.540 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.472      ;
; -0.515 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.447      ;
; -0.480 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.412      ;
; -0.474 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.406      ;
; -0.430 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.362      ;
; -0.423 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.355      ;
; -0.401 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.333      ;
; -0.241 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.173      ;
; -0.240 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.172      ;
; -0.228 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.160      ;
; -0.225 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.157      ;
; -0.204 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.136      ;
; -0.204 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.136      ;
; -0.038 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.970      ;
; 0.002  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.930      ;
; 0.056  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.876      ;
; 0.057  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.875      ;
; 0.273  ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.659      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FIFObuffer:inst16|NS[0]'                                                                                                     ;
+-------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; 0.248 ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; 0.000        ; 1.191      ; 1.638      ;
; 0.660 ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; -0.500       ; 1.191      ; 1.550      ;
; 1.613 ; FIFObuffer:inst16|NS[3] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; -0.500       ; 0.330      ; 1.453      ;
; 1.858 ; FIFObuffer:inst16|NS[2] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; -0.500       ; 0.330      ; 1.698      ;
; 1.947 ; FIFObuffer:inst16|NS[1] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; -0.500       ; 0.330      ; 1.787      ;
+-------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                                                                                                            ;
+-------+---------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                                                                                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.256 ; accessControl:inst5|idx[0]                  ; accessControl:inst5|TRANSMIT                                                                               ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.133      ; 3.755      ;
; 0.279 ; FIFObuffer:inst16|empty                     ; DEStx:inst15|state.RDY2SND                                                                                 ; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; -0.500       ; 1.987      ; 1.933      ;
; 0.289 ; FIFObuffer:inst16|empty                     ; DESrx:inst|state.NXTADDR                                                                                   ; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; -0.500       ; 2.010      ; 1.966      ;
; 0.291 ; FIFObuffer:inst16|empty                     ; DESrx:inst|state.IDLE                                                                                      ; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; -0.500       ; 2.010      ; 1.968      ;
; 0.304 ; FIFObuffer:inst16|empty                     ; DESrx:inst|state.W4BFFRrx                                                                                  ; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; -0.500       ; 2.010      ; 1.981      ;
; 0.333 ; FIFObuffer:inst16|FS[1]                     ; FIFObuffer:inst16|altsyncram:datArray_rtl_0|altsyncram_ccc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.381      ; 0.901      ;
; 0.337 ; FIFObuffer:inst16|empty                     ; DEStx:inst15|state.IDLE                                                                                    ; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; -0.500       ; 1.987      ; 1.991      ;
; 0.343 ; spi_master1:inst4|state_clk                 ; spi_master1:inst4|state_clk                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; spi_master1:inst4|state_csh                 ; spi_master1:inst4|state_csh                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.077      ; 0.577      ;
; 0.344 ; spi_master1:inst4|dwReg[0]                  ; spi_master1:inst4|dwReg[0]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; spi_master1:inst4|dwReg[1]                  ; spi_master1:inst4|dwReg[1]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; spi_master1:inst4|dwReg[2]                  ; spi_master1:inst4|dwReg[2]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; spi_master1:inst4|dwReg[3]                  ; spi_master1:inst4|dwReg[3]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; spi_master1:inst4|dwReg[4]                  ; spi_master1:inst4|dwReg[4]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; spi_master1:inst4|dwReg[5]                  ; spi_master1:inst4|dwReg[5]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; spi_master1:inst4|dwReg[6]                  ; spi_master1:inst4|dwReg[6]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; spi_master1:inst4|dwReg[7]                  ; spi_master1:inst4|dwReg[7]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; spi_master1:inst4|rtl                       ; spi_master1:inst4|rtl                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; spi_master1:inst6|rtl                       ; spi_master1:inst6|rtl                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.076      ; 0.577      ;
; 0.345 ; spi_master1:inst6|state_clk                 ; spi_master1:inst6|state_clk                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.075      ; 0.577      ;
; 0.356 ; spi_master1:inst4|state_csl                 ; spi_master1:inst4|state_csl                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; spi_master1:inst4|wt                        ; spi_master1:inst4|wt                                                                                       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; spi_master1:inst6|wt                        ; spi_master1:inst6|wt                                                                                       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; spi_master1:inst6|StartTx                   ; spi_master1:inst6|StartTx                                                                                  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.064      ; 0.577      ;
; 0.357 ; addressBlock:inst2|addNo[28]                ; addressBlock:inst2|addNo[28]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; addressBlock:inst2|addNo[27]                ; addressBlock:inst2|addNo[27]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; addressBlock:inst2|addNo[26]                ; addressBlock:inst2|addNo[26]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; addressBlock:inst2|addNo[25]                ; addressBlock:inst2|addNo[25]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; addressBlock:inst2|addNo[23]                ; addressBlock:inst2|addNo[23]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; addressBlock:inst2|addNo[22]                ; addressBlock:inst2|addNo[22]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; addressBlock:inst2|addNo[17]                ; addressBlock:inst2|addNo[17]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; spi_master1:inst6|dwReg[7]                  ; spi_master1:inst6|dwReg[7]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; spi_master1:inst6|dwReg[6]                  ; spi_master1:inst6|dwReg[6]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; spi_master1:inst6|dwReg[5]                  ; spi_master1:inst6|dwReg[5]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; spi_master1:inst6|dwReg[4]                  ; spi_master1:inst6|dwReg[4]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; spi_master1:inst6|dwReg[3]                  ; spi_master1:inst6|dwReg[3]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; spi_master1:inst6|dwReg[2]                  ; spi_master1:inst6|dwReg[2]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; spi_master1:inst6|dwReg[1]                  ; spi_master1:inst6|dwReg[1]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; spi_master1:inst6|dwReg[0]                  ; spi_master1:inst6|dwReg[0]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; spi_master1:inst4|StartTx                   ; spi_master1:inst4|StartTx                                                                                  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; spi_master1:inst6|state_csl                 ; spi_master1:inst6|state_csl                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; addressBlock:inst2|addNo[31]                ; addressBlock:inst2|addNo[31]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; addressBlock:inst2|addNo[16]                ; addressBlock:inst2|addNo[16]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; addressBlock:inst2|addNo[5]                 ; addressBlock:inst2|addNo[5]                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_master1:inst6|state_csh                 ; spi_master1:inst6|state_csh                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; accessControl:inst5|state.SEARCH            ; accessControl:inst5|state.SEARCH                                                                           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; accessControl:inst5|state.WAITING           ; accessControl:inst5|state.WAITING                                                                          ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; FIFObuffer:inst16|FS[1]                     ; FIFObuffer:inst16|FS[1]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; DESrx:inst|state.W4BFFRrx                   ; DESrx:inst|state.W4BFFRrx                                                                                  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; DESrx:inst|state.WAITINGrx                  ; DESrx:inst|state.WAITINGrx                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; DESrx:inst|state.IDLE                       ; DESrx:inst|state.IDLE                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; DEStx:inst15|state.IDLE                     ; DEStx:inst15|state.IDLE                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; DEStx:inst15|state.W4BFFRtx                 ; DEStx:inst15|state.W4BFFRtx                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; DEStx:inst15|state.WAITINGtx                ; DEStx:inst15|state.WAITINGtx                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.061      ; 0.577      ;
; 0.361 ; FIFObuffer:inst16|state.IDLE                ; FIFObuffer:inst16|state.IDLE                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; FIFObuffer:inst16|FS[0]                     ; FIFObuffer:inst16|FS[0]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.580      ;
; 0.364 ; FIFObuffer:inst16|empty                     ; DEStx:inst15|state.NXTtx                                                                                   ; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; -0.500       ; 1.987      ; 2.018      ;
; 0.372 ; accessControl:inst5|idx[2]                  ; accessControl:inst5|idx[4]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.786      ; 2.315      ;
; 0.374 ; FIFObuffer:inst16|FS[2]                     ; FIFObuffer:inst16|altsyncram:datArray_rtl_0|altsyncram_ccc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.381      ; 0.942      ;
; 0.382 ; accessControl:inst5|idx[2]                  ; accessControl:inst5|idx[2]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; accessControl:inst5|idx[1]                  ; accessControl:inst5|idx[1]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.577      ;
; 0.390 ; accessControl:inst5|idx[1]                  ; accessControl:inst5|idx[4]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.786      ; 2.333      ;
; 0.405 ; DEStx:inst15|state.W4BFFRtx                 ; DEStx:inst15|state.IDLE                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.061      ; 0.623      ;
; 0.413 ; FIFObuffer:inst16|NS[0]                     ; FIFObuffer:inst16|NS[0]                                                                                    ; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.145      ; 3.924      ;
; 0.419 ; spi_master1:inst4|BP[1]                     ; spi_master1:inst4|BP[2]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.466      ; 1.042      ;
; 0.455 ; spi_master1:inst6|PP[17]                    ; spi_master1:inst6|PP[18]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.430      ; 1.042      ;
; 0.455 ; spi_master1:inst6|PP[1]                     ; spi_master1:inst6|PP[2]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.430      ; 1.042      ;
; 0.471 ; spi_master1:inst6|PP[16]                    ; spi_master1:inst6|PP[18]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.430      ; 1.058      ;
; 0.476 ; DESrx:inst|state.IDLE                       ; DESrx:inst|state.NXTADDR                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.695      ;
; 0.478 ; FIFObuffer:inst16|datArray_rtl_0_bypass[20] ; accessControl:inst5|dataOut[12]                                                                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.061      ; 0.696      ;
; 0.479 ; FIFObuffer:inst16|datArray_rtl_0_bypass[9]  ; accessControl:inst5|dataOut[0]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.061      ; 0.697      ;
; 0.479 ; FIFObuffer:inst16|datArray_rtl_0_bypass[13] ; accessControl:inst5|dataOut[4]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.061      ; 0.697      ;
; 0.479 ; FIFObuffer:inst16|datArray_rtl_0_bypass[18] ; accessControl:inst5|dataOut[9]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.061      ; 0.697      ;
; 0.480 ; FIFObuffer:inst16|datArray_rtl_0_bypass[11] ; accessControl:inst5|dataOut[2]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.061      ; 0.698      ;
; 0.482 ; accessControl:inst5|idx[2]                  ; accessControl:inst5|idx[5]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.786      ; 2.425      ;
; 0.484 ; accessControl:inst5|idx[2]                  ; accessControl:inst5|idx[6]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.786      ; 2.427      ;
; 0.500 ; accessControl:inst5|idx[1]                  ; accessControl:inst5|idx[5]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.786      ; 2.443      ;
; 0.502 ; accessControl:inst5|idx[1]                  ; accessControl:inst5|idx[6]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.786      ; 2.445      ;
; 0.506 ; accessControl:inst5|state.WAITING           ; accessControl:inst5|state.SEARCH                                                                           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.725      ;
; 0.508 ; DESrx:inst|state.W4BFFRrx                   ; DESrx:inst|state.IDLE                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.727      ;
; 0.510 ; spi_master1:inst6|dwReg[4]                  ; spi_master1:inst6|rx_data[4]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.730      ;
; 0.511 ; FIFObuffer:inst16|datArray_rtl_0_bypass[14] ; accessControl:inst5|dataOut[5]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.061      ; 0.729      ;
; 0.512 ; spi_master1:inst6|dwReg[6]                  ; spi_master1:inst6|rx_data[6]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.732      ;
; 0.512 ; DESrx:inst|state.WAITINGrx                  ; DESrx:inst|state.STOREstate                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.731      ;
; 0.513 ; spi_master1:inst6|dwReg[7]                  ; spi_master1:inst6|rx_data[7]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.733      ;
; 0.514 ; DESrx:inst|state.STRTrx                     ; DESrx:inst|state.WAITINGrx                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.733      ;
; 0.515 ; accessControl:inst5|idx[0]                  ; accessControl:inst5|idx[4]                                                                                 ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.133      ; 4.014      ;
; 0.516 ; spi_master1:inst6|dwReg[1]                  ; spi_master1:inst6|rx_data[1]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.736      ;
; 0.516 ; spi_master1:inst6|dwReg[0]                  ; spi_master1:inst6|rx_data[0]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.736      ;
; 0.517 ; spi_master1:inst6|dwReg[2]                  ; spi_master1:inst6|rx_data[2]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.737      ;
; 0.523 ; DEStx:inst15|state.WAITINGtx                ; DEStx:inst15|state.RDY2SND                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.061      ; 0.741      ;
; 0.523 ; spi_master1:inst4|state_csl                 ; spi_master1:inst4|CSD                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.064      ; 0.744      ;
; 0.523 ; spi_master1:inst6|state_csl                 ; spi_master1:inst6|CSD                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.743      ;
; 0.524 ; spi_master1:inst6|state_csh                 ; spi_master1:inst6|CSU                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.743      ;
; 0.529 ; spi_master1:inst4|BP[1]                     ; spi_master1:inst4|BP[3]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.466      ; 1.152      ;
; 0.530 ; spi_master1:inst4|BP[15]                    ; spi_master1:inst4|BP[15]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.080      ; 0.767      ;
; 0.530 ; spi_master1:inst4|BP[13]                    ; spi_master1:inst4|BP[13]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.080      ; 0.767      ;
; 0.530 ; spi_master1:inst4|BP[6]                     ; spi_master1:inst4|BP[6]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.080      ; 0.767      ;
; 0.530 ; spi_master1:inst4|BP[3]                     ; spi_master1:inst4|BP[3]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.080      ; 0.767      ;
; 0.531 ; DEStx:inst15|state.WAITINGtx                ; DEStx:inst15|state.NXTtx                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.061      ; 0.749      ;
+-------+---------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_50MHz'                                                                                                       ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.360 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.580      ;
; 0.551 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.771      ;
; 0.552 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.772      ;
; 0.591 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.811      ;
; 0.650 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.870      ;
; 0.711 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.931      ;
; 0.785 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.005      ;
; 0.788 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.008      ;
; 0.798 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.018      ;
; 0.798 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.018      ;
; 0.829 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.049      ;
; 0.845 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.065      ;
; 0.854 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.074      ;
; 0.880 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.100      ;
; 0.885 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.105      ;
; 0.901 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.121      ;
; 0.934 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.154      ;
; 0.980 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.200      ;
; 0.985 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.205      ;
; 0.986 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.206      ;
; 1.004 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.224      ;
; 1.021 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.241      ;
; 1.072 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.292      ;
; 1.084 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.304      ;
; 1.150 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.370      ;
; 1.176 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.396      ;
; 1.181 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.401      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'accessControl:inst5|idx[0]'                                                                                                                  ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 2.364 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 0.000        ; -1.822     ; 0.552      ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                         ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 176.74 MHz ; 176.74 MHz      ; CLK_DIVIDER:inst20|CLK_OUT ;                                                               ;
; 563.38 MHz ; 250.0 MHz       ; CLK_50MHz                  ; limit due to minimum period restriction (max I/O toggle rate) ;
; 603.14 MHz ; 603.14 MHz      ; FIFObuffer:inst16|NS[0]    ;                                                               ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK_DIVIDER:inst20|CLK_OUT ; -4.658 ; -1136.741     ;
; accessControl:inst5|idx[0] ; -2.149 ; -2.149        ;
; FIFObuffer:inst16|NS[0]    ; -1.590 ; -1.590        ;
; CLK_50MHz                  ; -0.775 ; -2.589        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; FIFObuffer:inst16|NS[0]    ; 0.214 ; 0.000         ;
; CLK_DIVIDER:inst20|CLK_OUT ; 0.240 ; 0.000         ;
; CLK_50MHz                  ; 0.313 ; 0.000         ;
; accessControl:inst5|idx[0] ; 2.131 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK_50MHz                  ; -3.000 ; -10.000       ;
; CLK_DIVIDER:inst20|CLK_OUT ; -2.174 ; -634.696      ;
; FIFObuffer:inst16|NS[0]    ; 0.414  ; 0.000         ;
; accessControl:inst5|idx[0] ; 0.416  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                         ;
+--------+-------------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -4.658 ; spi_master1:inst4|delay_counter[0]  ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.033     ; 5.620      ;
; -4.656 ; spi_master1:inst4|delay_counter[0]  ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.033     ; 5.618      ;
; -4.594 ; addressBlock:inst2|addNo[5]         ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.846      ;
; -4.594 ; addressBlock:inst2|addNo[5]         ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.846      ;
; -4.568 ; addressBlock:inst2|addNo[5]         ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.820      ;
; -4.555 ; addressBlock:inst2|addNo[0]         ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.807      ;
; -4.555 ; addressBlock:inst2|addNo[0]         ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.807      ;
; -4.531 ; spi_master1:inst4|delay_counter[2]  ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.033     ; 5.493      ;
; -4.529 ; addressBlock:inst2|addNo[0]         ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.781      ;
; -4.529 ; spi_master1:inst4|delay_counter[2]  ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.033     ; 5.491      ;
; -4.527 ; spi_master1:inst4|delay_counter[10] ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.035     ; 5.487      ;
; -4.525 ; spi_master1:inst4|delay_counter[10] ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.035     ; 5.485      ;
; -4.518 ; spi_master1:inst4|BP[0]             ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.095     ; 5.418      ;
; -4.518 ; spi_master1:inst4|BP[0]             ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.095     ; 5.418      ;
; -4.518 ; spi_master1:inst4|BP[0]             ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.095     ; 5.418      ;
; -4.518 ; spi_master1:inst4|BP[0]             ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.095     ; 5.418      ;
; -4.518 ; spi_master1:inst4|BP[0]             ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.095     ; 5.418      ;
; -4.518 ; spi_master1:inst4|BP[0]             ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.095     ; 5.418      ;
; -4.518 ; spi_master1:inst4|BP[0]             ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.095     ; 5.418      ;
; -4.515 ; spi_master1:inst4|delay_counter[9]  ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.035     ; 5.475      ;
; -4.513 ; spi_master1:inst4|delay_counter[9]  ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.035     ; 5.473      ;
; -4.510 ; addressBlock:inst2|addNo[1]         ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.762      ;
; -4.510 ; addressBlock:inst2|addNo[1]         ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.762      ;
; -4.501 ; spi_master1:inst4|delay_counter[1]  ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.033     ; 5.463      ;
; -4.499 ; spi_master1:inst4|delay_counter[1]  ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.033     ; 5.461      ;
; -4.489 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[6]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.086     ; 5.398      ;
; -4.489 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[4]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.086     ; 5.398      ;
; -4.489 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[7]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.086     ; 5.398      ;
; -4.489 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[5]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.086     ; 5.398      ;
; -4.489 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[0]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.086     ; 5.398      ;
; -4.489 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[1]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.086     ; 5.398      ;
; -4.489 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[3]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.086     ; 5.398      ;
; -4.489 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[2]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.086     ; 5.398      ;
; -4.489 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.086     ; 5.398      ;
; -4.489 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.086     ; 5.398      ;
; -4.489 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.086     ; 5.398      ;
; -4.489 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.086     ; 5.398      ;
; -4.485 ; spi_master1:inst4|BP[3]             ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.095     ; 5.385      ;
; -4.485 ; spi_master1:inst4|BP[3]             ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.095     ; 5.385      ;
; -4.485 ; spi_master1:inst4|BP[3]             ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.095     ; 5.385      ;
; -4.485 ; spi_master1:inst4|BP[3]             ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.095     ; 5.385      ;
; -4.485 ; spi_master1:inst4|BP[3]             ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.095     ; 5.385      ;
; -4.485 ; spi_master1:inst4|BP[3]             ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.095     ; 5.385      ;
; -4.485 ; spi_master1:inst4|BP[3]             ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.095     ; 5.385      ;
; -4.484 ; addressBlock:inst2|addNo[1]         ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.736      ;
; -4.451 ; addressBlock:inst2|addNo[2]         ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.703      ;
; -4.451 ; addressBlock:inst2|addNo[2]         ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.703      ;
; -4.444 ; spi_master1:inst4|delay_counter[5]  ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.035     ; 5.404      ;
; -4.442 ; spi_master1:inst4|delay_counter[5]  ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.035     ; 5.402      ;
; -4.436 ; spi_master1:inst4|BP[4]             ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.078     ; 5.353      ;
; -4.436 ; spi_master1:inst4|BP[4]             ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.078     ; 5.353      ;
; -4.436 ; spi_master1:inst4|BP[4]             ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.078     ; 5.353      ;
; -4.436 ; spi_master1:inst4|BP[4]             ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.078     ; 5.353      ;
; -4.436 ; spi_master1:inst4|BP[4]             ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.078     ; 5.353      ;
; -4.436 ; spi_master1:inst4|BP[4]             ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.078     ; 5.353      ;
; -4.436 ; spi_master1:inst4|BP[4]             ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.078     ; 5.353      ;
; -4.432 ; addressBlock:inst2|addNo[5]         ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.684      ;
; -4.430 ; spi_master1:inst4|delay_counter[4]  ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.033     ; 5.392      ;
; -4.428 ; spi_master1:inst4|delay_counter[4]  ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.033     ; 5.390      ;
; -4.427 ; FIFObuffer:inst16|FS[3]             ; FIFObuffer:inst16|NS[0]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.059     ; 5.363      ;
; -4.425 ; addressBlock:inst2|addNo[2]         ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.677      ;
; -4.419 ; spi_master1:inst4|BP[2]             ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.095     ; 5.319      ;
; -4.419 ; spi_master1:inst4|BP[2]             ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.095     ; 5.319      ;
; -4.419 ; spi_master1:inst4|BP[2]             ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.095     ; 5.319      ;
; -4.419 ; spi_master1:inst4|BP[2]             ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.095     ; 5.319      ;
; -4.419 ; spi_master1:inst4|BP[2]             ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.095     ; 5.319      ;
; -4.419 ; spi_master1:inst4|BP[2]             ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.095     ; 5.319      ;
; -4.419 ; spi_master1:inst4|BP[2]             ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.095     ; 5.319      ;
; -4.418 ; spi_master1:inst4|delay_counter[11] ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.035     ; 5.378      ;
; -4.416 ; spi_master1:inst4|delay_counter[11] ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.035     ; 5.376      ;
; -4.407 ; addressBlock:inst2|addNo[3]         ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.659      ;
; -4.407 ; addressBlock:inst2|addNo[3]         ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.659      ;
; -4.393 ; addressBlock:inst2|addNo[0]         ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.645      ;
; -4.387 ; spi_master1:inst4|BP[5]             ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.095     ; 5.287      ;
; -4.387 ; spi_master1:inst4|BP[5]             ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.095     ; 5.287      ;
; -4.387 ; spi_master1:inst4|BP[5]             ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.095     ; 5.287      ;
; -4.387 ; spi_master1:inst4|BP[5]             ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.095     ; 5.287      ;
; -4.387 ; spi_master1:inst4|BP[5]             ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.095     ; 5.287      ;
; -4.387 ; spi_master1:inst4|BP[5]             ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.095     ; 5.287      ;
; -4.387 ; spi_master1:inst4|BP[5]             ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.095     ; 5.287      ;
; -4.381 ; addressBlock:inst2|addNo[3]         ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.633      ;
; -4.376 ; spi_master1:inst6|BP[1]             ; spi_master1:inst6|DTS[6]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.281      ;
; -4.376 ; spi_master1:inst6|BP[1]             ; spi_master1:inst6|DTS[4]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.281      ;
; -4.376 ; spi_master1:inst6|BP[1]             ; spi_master1:inst6|DTS[7]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.281      ;
; -4.376 ; spi_master1:inst6|BP[1]             ; spi_master1:inst6|DTS[5]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.281      ;
; -4.376 ; spi_master1:inst6|BP[1]             ; spi_master1:inst6|DTS[0]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.281      ;
; -4.376 ; spi_master1:inst6|BP[1]             ; spi_master1:inst6|DTS[1]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.281      ;
; -4.376 ; spi_master1:inst6|BP[1]             ; spi_master1:inst6|DTS[3]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.281      ;
; -4.376 ; spi_master1:inst6|BP[1]             ; spi_master1:inst6|DTS[2]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.281      ;
; -4.376 ; spi_master1:inst6|BP[1]             ; spi_master1:inst6|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.281      ;
; -4.376 ; spi_master1:inst6|BP[1]             ; spi_master1:inst6|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.281      ;
; -4.376 ; spi_master1:inst6|BP[1]             ; spi_master1:inst6|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.281      ;
; -4.376 ; spi_master1:inst6|BP[1]             ; spi_master1:inst6|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.281      ;
; -4.375 ; spi_master1:inst4|delay_counter[3]  ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.033     ; 5.337      ;
; -4.373 ; spi_master1:inst4|delay_counter[3]  ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.033     ; 5.335      ;
; -4.356 ; addressBlock:inst2|addNo[4]         ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.608      ;
; -4.356 ; addressBlock:inst2|addNo[4]         ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.257      ; 5.608      ;
; -4.356 ; spi_master1:inst4|delay_counter[14] ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.035     ; 5.316      ;
; -4.354 ; spi_master1:inst4|delay_counter[14] ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.035     ; 5.314      ;
; -4.351 ; spi_master1:inst4|delay_counter[6]  ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.033     ; 5.313      ;
+--------+-------------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'accessControl:inst5|idx[0]'                                                                                                                   ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.149 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 1.000        ; -1.823     ; 0.549      ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FIFObuffer:inst16|NS[0]'                                                                                                      ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; -1.590 ; FIFObuffer:inst16|NS[1] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; 0.500        ; 0.188      ; 1.724      ;
; -1.549 ; FIFObuffer:inst16|NS[2] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; 0.500        ; 0.188      ; 1.683      ;
; -1.279 ; FIFObuffer:inst16|NS[3] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; 0.500        ; 0.188      ; 1.413      ;
; -0.329 ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; 0.500        ; 1.022      ; 1.487      ;
; 0.127  ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; 1.000        ; 1.022      ; 1.531      ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_50MHz'                                                                                                        ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.775 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.054     ; 1.716      ;
; -0.771 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.054     ; 1.712      ;
; -0.598 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.054     ; 1.539      ;
; -0.531 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.054     ; 1.472      ;
; -0.498 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.054     ; 1.439      ;
; -0.498 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.054     ; 1.439      ;
; -0.494 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.054     ; 1.435      ;
; -0.489 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.054     ; 1.430      ;
; -0.455 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.054     ; 1.396      ;
; -0.362 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.054     ; 1.303      ;
; -0.343 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.054     ; 1.284      ;
; -0.321 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.054     ; 1.262      ;
; -0.302 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.054     ; 1.243      ;
; -0.266 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.054     ; 1.207      ;
; -0.254 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.054     ; 1.195      ;
; -0.250 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.054     ; 1.191      ;
; -0.113 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.054     ; 1.054      ;
; -0.096 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.054     ; 1.037      ;
; -0.094 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.054     ; 1.035      ;
; -0.090 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.054     ; 1.031      ;
; -0.082 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.054     ; 1.023      ;
; -0.066 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.054     ; 1.007      ;
; 0.081  ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.054     ; 0.860      ;
; 0.111  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.054     ; 0.830      ;
; 0.161  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.054     ; 0.780      ;
; 0.162  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.054     ; 0.779      ;
; 0.358  ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.054     ; 0.583      ;
; 0.358  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.054     ; 0.583      ;
; 0.358  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.054     ; 0.583      ;
; 0.358  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.054     ; 0.583      ;
; 0.358  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.054     ; 0.583      ;
; 0.358  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.054     ; 0.583      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FIFObuffer:inst16|NS[0]'                                                                                                      ;
+-------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; 0.214 ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; 0.000        ; 1.063      ; 1.457      ;
; 0.671 ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; -0.500       ; 1.063      ; 1.414      ;
; 1.540 ; FIFObuffer:inst16|NS[3] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; -0.500       ; 0.278      ; 1.328      ;
; 1.721 ; FIFObuffer:inst16|NS[2] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; -0.500       ; 0.278      ; 1.509      ;
; 1.851 ; FIFObuffer:inst16|NS[1] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; -0.500       ; 0.278      ; 1.639      ;
+-------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                                                                                                             ;
+-------+---------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                                                                                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.240 ; accessControl:inst5|idx[0]                  ; accessControl:inst5|TRANSMIT                                                                               ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.830      ; 3.404      ;
; 0.281 ; FIFObuffer:inst16|empty                     ; DEStx:inst15|state.RDY2SND                                                                                 ; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; -0.500       ; 1.803      ; 1.738      ;
; 0.297 ; spi_master1:inst4|rtl                       ; spi_master1:inst4|rtl                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; spi_master1:inst4|state_clk                 ; spi_master1:inst4|state_clk                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; spi_master1:inst4|state_csh                 ; spi_master1:inst4|state_csh                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.070      ; 0.511      ;
; 0.298 ; spi_master1:inst6|rtl                       ; spi_master1:inst6|rtl                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; spi_master1:inst6|state_clk                 ; spi_master1:inst6|state_clk                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.069      ; 0.511      ;
; 0.299 ; spi_master1:inst4|dwReg[0]                  ; spi_master1:inst4|dwReg[0]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; spi_master1:inst4|dwReg[1]                  ; spi_master1:inst4|dwReg[1]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; spi_master1:inst4|dwReg[2]                  ; spi_master1:inst4|dwReg[2]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; spi_master1:inst4|dwReg[3]                  ; spi_master1:inst4|dwReg[3]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; spi_master1:inst4|dwReg[4]                  ; spi_master1:inst4|dwReg[4]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; spi_master1:inst4|dwReg[5]                  ; spi_master1:inst4|dwReg[5]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; spi_master1:inst4|dwReg[6]                  ; spi_master1:inst4|dwReg[6]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; spi_master1:inst4|dwReg[7]                  ; spi_master1:inst4|dwReg[7]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.068      ; 0.511      ;
; 0.310 ; addressBlock:inst2|addNo[28]                ; addressBlock:inst2|addNo[28]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; addressBlock:inst2|addNo[27]                ; addressBlock:inst2|addNo[27]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; addressBlock:inst2|addNo[26]                ; addressBlock:inst2|addNo[26]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; addressBlock:inst2|addNo[25]                ; addressBlock:inst2|addNo[25]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; addressBlock:inst2|addNo[23]                ; addressBlock:inst2|addNo[23]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; addressBlock:inst2|addNo[22]                ; addressBlock:inst2|addNo[22]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; addressBlock:inst2|addNo[17]                ; addressBlock:inst2|addNo[17]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; spi_master1:inst6|dwReg[7]                  ; spi_master1:inst6|dwReg[7]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; spi_master1:inst6|dwReg[6]                  ; spi_master1:inst6|dwReg[6]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; spi_master1:inst6|dwReg[5]                  ; spi_master1:inst6|dwReg[5]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; spi_master1:inst6|dwReg[4]                  ; spi_master1:inst6|dwReg[4]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; spi_master1:inst6|dwReg[3]                  ; spi_master1:inst6|dwReg[3]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; spi_master1:inst6|dwReg[2]                  ; spi_master1:inst6|dwReg[2]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; spi_master1:inst6|dwReg[1]                  ; spi_master1:inst6|dwReg[1]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; spi_master1:inst6|dwReg[0]                  ; spi_master1:inst6|dwReg[0]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.311 ; addressBlock:inst2|addNo[31]                ; addressBlock:inst2|addNo[31]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; addressBlock:inst2|addNo[16]                ; addressBlock:inst2|addNo[16]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; addressBlock:inst2|addNo[5]                 ; addressBlock:inst2|addNo[5]                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_master1:inst6|state_csh                 ; spi_master1:inst6|state_csh                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; FIFObuffer:inst16|FS[1]                     ; FIFObuffer:inst16|FS[1]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; DESrx:inst|state.W4BFFRrx                   ; DESrx:inst|state.W4BFFRrx                                                                                  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; DESrx:inst|state.WAITINGrx                  ; DESrx:inst|state.WAITINGrx                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; DESrx:inst|state.IDLE                       ; DESrx:inst|state.IDLE                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_master1:inst6|wt                        ; spi_master1:inst6|wt                                                                                       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_master1:inst6|StartTx                   ; spi_master1:inst6|StartTx                                                                                  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; accessControl:inst5|state.SEARCH            ; accessControl:inst5|state.SEARCH                                                                           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; accessControl:inst5|state.WAITING           ; accessControl:inst5|state.WAITING                                                                          ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; DEStx:inst15|state.IDLE                     ; DEStx:inst15|state.IDLE                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; DEStx:inst15|state.W4BFFRtx                 ; DEStx:inst15|state.W4BFFRtx                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; DEStx:inst15|state.WAITINGtx                ; DEStx:inst15|state.WAITINGtx                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master1:inst4|state_csl                 ; spi_master1:inst4|state_csl                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master1:inst4|wt                        ; spi_master1:inst4|wt                                                                                       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master1:inst4|StartTx                   ; spi_master1:inst4|StartTx                                                                                  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spi_master1:inst6|state_csl                 ; spi_master1:inst6|state_csl                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.511      ;
; 0.319 ; FIFObuffer:inst16|state.IDLE                ; FIFObuffer:inst16|state.IDLE                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.519      ;
; 0.319 ; FIFObuffer:inst16|FS[0]                     ; FIFObuffer:inst16|FS[0]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.519      ;
; 0.323 ; FIFObuffer:inst16|empty                     ; DESrx:inst|state.W4BFFRrx                                                                                  ; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; -0.500       ; 1.824      ; 1.801      ;
; 0.325 ; FIFObuffer:inst16|FS[1]                     ; FIFObuffer:inst16|altsyncram:datArray_rtl_0|altsyncram_ccc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.341      ; 0.835      ;
; 0.326 ; FIFObuffer:inst16|empty                     ; DESrx:inst|state.IDLE                                                                                      ; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; -0.500       ; 1.824      ; 1.804      ;
; 0.328 ; FIFObuffer:inst16|empty                     ; DESrx:inst|state.NXTADDR                                                                                   ; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; -0.500       ; 1.824      ; 1.806      ;
; 0.333 ; accessControl:inst5|idx[2]                  ; accessControl:inst5|idx[2]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; accessControl:inst5|idx[1]                  ; accessControl:inst5|idx[1]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.034      ; 0.511      ;
; 0.358 ; DEStx:inst15|state.W4BFFRtx                 ; DEStx:inst15|state.IDLE                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.557      ;
; 0.363 ; FIFObuffer:inst16|FS[2]                     ; FIFObuffer:inst16|altsyncram:datArray_rtl_0|altsyncram_ccc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.341      ; 0.873      ;
; 0.376 ; FIFObuffer:inst16|empty                     ; DEStx:inst15|state.IDLE                                                                                    ; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; -0.500       ; 1.803      ; 1.833      ;
; 0.378 ; accessControl:inst5|idx[2]                  ; accessControl:inst5|idx[4]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.592      ; 2.114      ;
; 0.383 ; spi_master1:inst4|BP[1]                     ; spi_master1:inst4|BP[2]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.410      ; 0.937      ;
; 0.387 ; accessControl:inst5|idx[1]                  ; accessControl:inst5|idx[4]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.592      ; 2.123      ;
; 0.395 ; FIFObuffer:inst16|empty                     ; DEStx:inst15|state.NXTtx                                                                                   ; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; -0.500       ; 1.803      ; 1.852      ;
; 0.406 ; spi_master1:inst6|PP[1]                     ; spi_master1:inst6|PP[2]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.387      ; 0.937      ;
; 0.407 ; spi_master1:inst6|PP[17]                    ; spi_master1:inst6|PP[18]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.387      ; 0.938      ;
; 0.408 ; FIFObuffer:inst16|NS[0]                     ; FIFObuffer:inst16|NS[0]                                                                                    ; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.840      ; 3.582      ;
; 0.419 ; spi_master1:inst6|PP[16]                    ; spi_master1:inst6|PP[18]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.387      ; 0.950      ;
; 0.422 ; DESrx:inst|state.IDLE                       ; DESrx:inst|state.NXTADDR                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.622      ;
; 0.430 ; FIFObuffer:inst16|datArray_rtl_0_bypass[20] ; accessControl:inst5|dataOut[12]                                                                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.630      ;
; 0.430 ; FIFObuffer:inst16|datArray_rtl_0_bypass[9]  ; accessControl:inst5|dataOut[0]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.630      ;
; 0.430 ; FIFObuffer:inst16|datArray_rtl_0_bypass[18] ; accessControl:inst5|dataOut[9]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.630      ;
; 0.431 ; FIFObuffer:inst16|datArray_rtl_0_bypass[11] ; accessControl:inst5|dataOut[2]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.631      ;
; 0.431 ; FIFObuffer:inst16|datArray_rtl_0_bypass[13] ; accessControl:inst5|dataOut[4]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.631      ;
; 0.457 ; DESrx:inst|state.W4BFFRrx                   ; DESrx:inst|state.IDLE                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.657      ;
; 0.464 ; accessControl:inst5|idx[1]                  ; accessControl:inst5|idx[5]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.592      ; 2.200      ;
; 0.464 ; spi_master1:inst6|dwReg[1]                  ; spi_master1:inst6|rx_data[1]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; spi_master1:inst6|dwReg[0]                  ; spi_master1:inst6|rx_data[0]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.665      ;
; 0.464 ; FIFObuffer:inst16|datArray_rtl_0_bypass[14] ; accessControl:inst5|dataOut[5]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.664      ;
; 0.464 ; accessControl:inst5|state.WAITING           ; accessControl:inst5|state.SEARCH                                                                           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.663      ;
; 0.466 ; spi_master1:inst6|dwReg[2]                  ; spi_master1:inst6|rx_data[2]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.667      ;
; 0.467 ; accessControl:inst5|idx[2]                  ; accessControl:inst5|idx[5]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.592      ; 2.203      ;
; 0.468 ; DESrx:inst|state.STRTrx                     ; DESrx:inst|state.WAITINGrx                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.668      ;
; 0.470 ; spi_master1:inst6|dwReg[4]                  ; spi_master1:inst6|rx_data[4]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.671      ;
; 0.471 ; DEStx:inst15|state.WAITINGtx                ; DEStx:inst15|state.RDY2SND                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.670      ;
; 0.471 ; DESrx:inst|state.WAITINGrx                  ; DESrx:inst|state.STOREstate                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.671      ;
; 0.471 ; FIFObuffer:inst16|NS[0]                     ; FIFObuffer:inst16|NS[1]                                                                                    ; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.834      ; 1.639      ;
; 0.472 ; spi_master1:inst6|dwReg[7]                  ; spi_master1:inst6|rx_data[7]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.673      ;
; 0.472 ; spi_master1:inst6|dwReg[6]                  ; spi_master1:inst6|rx_data[6]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.673      ;
; 0.472 ; spi_master1:inst6|state_csh                 ; spi_master1:inst6|CSU                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.672      ;
; 0.472 ; spi_master1:inst4|BP[1]                     ; spi_master1:inst4|BP[3]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.410      ; 1.026      ;
; 0.473 ; spi_master1:inst6|state_csl                 ; spi_master1:inst6|CSD                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.672      ;
; 0.474 ; accessControl:inst5|idx[2]                  ; accessControl:inst5|idx[6]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.592      ; 2.210      ;
; 0.474 ; spi_master1:inst4|state_csl                 ; spi_master1:inst4|CSD                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 0.673      ;
; 0.476 ; spi_master1:inst6|CC[15]                    ; spi_master1:inst6|CC[15]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.070      ; 0.690      ;
; 0.476 ; spi_master1:inst6|CC[13]                    ; spi_master1:inst6|CC[13]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.070      ; 0.690      ;
; 0.477 ; spi_master1:inst4|PP[15]                    ; spi_master1:inst4|PP[15]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.070      ; 0.691      ;
; 0.477 ; spi_master1:inst4|PP[13]                    ; spi_master1:inst4|PP[13]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.070      ; 0.691      ;
; 0.477 ; spi_master1:inst4|CC[29]                    ; spi_master1:inst4|CC[29]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.070      ; 0.691      ;
; 0.477 ; spi_master1:inst4|CC[19]                    ; spi_master1:inst4|CC[19]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.070      ; 0.691      ;
+-------+---------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_50MHz'                                                                                                        ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.313 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.054      ; 0.511      ;
; 0.321 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.054      ; 0.519      ;
; 0.501 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.054      ; 0.699      ;
; 0.502 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.054      ; 0.700      ;
; 0.529 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.054      ; 0.727      ;
; 0.579 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.054      ; 0.777      ;
; 0.655 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.054      ; 0.853      ;
; 0.711 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.054      ; 0.909      ;
; 0.713 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.054      ; 0.911      ;
; 0.713 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.054      ; 0.911      ;
; 0.720 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.054      ; 0.918      ;
; 0.756 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.054      ; 0.954      ;
; 0.772 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.054      ; 0.970      ;
; 0.778 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.054      ; 0.976      ;
; 0.790 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.054      ; 0.988      ;
; 0.795 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.054      ; 0.993      ;
; 0.810 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.054      ; 1.008      ;
; 0.839 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.054      ; 1.037      ;
; 0.890 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.054      ; 1.088      ;
; 0.901 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.054      ; 1.099      ;
; 0.902 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.054      ; 1.100      ;
; 0.915 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.054      ; 1.113      ;
; 0.923 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.054      ; 1.121      ;
; 0.969 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.054      ; 1.167      ;
; 0.977 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.054      ; 1.175      ;
; 1.044 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.054      ; 1.242      ;
; 1.056 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.054      ; 1.254      ;
; 1.061 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.054      ; 1.259      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'accessControl:inst5|idx[0]'                                                                                                                   ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 2.131 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 0.000        ; -1.639     ; 0.502      ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK_DIVIDER:inst20|CLK_OUT ; -2.655 ; -550.383      ;
; accessControl:inst5|idx[0] ; -1.034 ; -1.034        ;
; FIFObuffer:inst16|NS[0]    ; -0.807 ; -0.807        ;
; CLK_50MHz                  ; -0.121 ; -0.121        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; CLK_DIVIDER:inst20|CLK_OUT ; 0.135 ; 0.000         ;
; FIFObuffer:inst16|NS[0]    ; 0.149 ; 0.000         ;
; CLK_50MHz                  ; 0.185 ; 0.000         ;
; accessControl:inst5|idx[0] ; 1.389 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK_50MHz                  ; -3.000 ; -10.679       ;
; CLK_DIVIDER:inst20|CLK_OUT ; -1.000 ; -630.000      ;
; accessControl:inst5|idx[0] ; 0.410  ; 0.000         ;
; FIFObuffer:inst16|NS[0]    ; 0.426  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                         ;
+--------+-------------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                        ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.655 ; spi_master1:inst4|delay_counter[0]  ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.023     ; 3.619      ;
; -2.654 ; spi_master1:inst4|delay_counter[0]  ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.023     ; 3.618      ;
; -2.596 ; spi_master1:inst4|delay_counter[10] ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.025     ; 3.558      ;
; -2.595 ; spi_master1:inst4|delay_counter[10] ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.025     ; 3.557      ;
; -2.586 ; spi_master1:inst4|delay_counter[2]  ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.023     ; 3.550      ;
; -2.585 ; spi_master1:inst4|delay_counter[2]  ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.023     ; 3.549      ;
; -2.566 ; spi_master1:inst4|delay_counter[1]  ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.023     ; 3.530      ;
; -2.565 ; spi_master1:inst4|delay_counter[1]  ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.023     ; 3.529      ;
; -2.563 ; spi_master1:inst4|delay_counter[9]  ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.025     ; 3.525      ;
; -2.562 ; spi_master1:inst4|delay_counter[9]  ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.025     ; 3.524      ;
; -2.517 ; spi_master1:inst4|delay_counter[5]  ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.025     ; 3.479      ;
; -2.517 ; spi_master1:inst4|delay_counter[4]  ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.023     ; 3.481      ;
; -2.516 ; spi_master1:inst4|delay_counter[5]  ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.025     ; 3.478      ;
; -2.516 ; spi_master1:inst4|delay_counter[4]  ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.023     ; 3.480      ;
; -2.497 ; spi_master1:inst4|delay_counter[11] ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.025     ; 3.459      ;
; -2.496 ; spi_master1:inst4|delay_counter[11] ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.025     ; 3.458      ;
; -2.492 ; addressBlock:inst2|addNo[5]         ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.153      ; 3.632      ;
; -2.490 ; addressBlock:inst2|addNo[5]         ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.153      ; 3.630      ;
; -2.484 ; spi_master1:inst4|delay_counter[14] ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.025     ; 3.446      ;
; -2.483 ; spi_master1:inst4|delay_counter[14] ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.025     ; 3.445      ;
; -2.482 ; spi_master1:inst4|delay_counter[3]  ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.023     ; 3.446      ;
; -2.481 ; spi_master1:inst4|delay_counter[3]  ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.023     ; 3.445      ;
; -2.473 ; FIFObuffer:inst16|FS[3]             ; FIFObuffer:inst16|NS[0]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.040     ; 3.420      ;
; -2.463 ; addressBlock:inst2|addNo[5]         ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.153      ; 3.603      ;
; -2.463 ; spi_master1:inst4|delay_counter[6]  ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.023     ; 3.427      ;
; -2.462 ; spi_master1:inst4|delay_counter[6]  ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.023     ; 3.426      ;
; -2.436 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[6]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.060     ; 3.363      ;
; -2.436 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[4]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.060     ; 3.363      ;
; -2.436 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[7]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.060     ; 3.363      ;
; -2.436 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[5]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.060     ; 3.363      ;
; -2.436 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[0]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.060     ; 3.363      ;
; -2.436 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[1]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.060     ; 3.363      ;
; -2.436 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[3]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.060     ; 3.363      ;
; -2.436 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[2]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.060     ; 3.363      ;
; -2.436 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.060     ; 3.363      ;
; -2.436 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.060     ; 3.363      ;
; -2.436 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.060     ; 3.363      ;
; -2.436 ; spi_master1:inst6|BP[4]             ; spi_master1:inst6|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.060     ; 3.363      ;
; -2.435 ; addressBlock:inst2|addNo[1]         ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.153      ; 3.575      ;
; -2.433 ; addressBlock:inst2|addNo[1]         ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.153      ; 3.573      ;
; -2.428 ; spi_master1:inst4|delay_counter[5]  ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.045     ; 3.370      ;
; -2.424 ; spi_master1:inst4|BP[0]             ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.065     ; 3.346      ;
; -2.424 ; spi_master1:inst4|BP[0]             ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.065     ; 3.346      ;
; -2.424 ; spi_master1:inst4|BP[0]             ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.065     ; 3.346      ;
; -2.424 ; spi_master1:inst4|BP[0]             ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.065     ; 3.346      ;
; -2.424 ; spi_master1:inst4|BP[0]             ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.065     ; 3.346      ;
; -2.424 ; spi_master1:inst4|BP[0]             ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.065     ; 3.346      ;
; -2.424 ; spi_master1:inst4|BP[0]             ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.065     ; 3.346      ;
; -2.422 ; FIFObuffer:inst16|FS[3]             ; FIFObuffer:inst16|NS[3]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.353     ; 2.056      ;
; -2.422 ; addressBlock:inst2|addNo[0]         ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.153      ; 3.562      ;
; -2.420 ; FIFObuffer:inst16|FS[3]             ; FIFObuffer:inst16|NS[2]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.353     ; 2.054      ;
; -2.420 ; addressBlock:inst2|addNo[0]         ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.153      ; 3.560      ;
; -2.418 ; addressBlock:inst2|addNo[0]         ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.153      ; 3.558      ;
; -2.406 ; addressBlock:inst2|addNo[1]         ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.153      ; 3.546      ;
; -2.402 ; addressBlock:inst2|addNo[5]         ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.153      ; 3.542      ;
; -2.402 ; spi_master1:inst4|BP[3]             ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.065     ; 3.324      ;
; -2.402 ; spi_master1:inst4|BP[3]             ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.065     ; 3.324      ;
; -2.402 ; spi_master1:inst4|BP[3]             ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.065     ; 3.324      ;
; -2.402 ; spi_master1:inst4|BP[3]             ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.065     ; 3.324      ;
; -2.402 ; spi_master1:inst4|BP[3]             ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.065     ; 3.324      ;
; -2.402 ; spi_master1:inst4|BP[3]             ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.065     ; 3.324      ;
; -2.402 ; spi_master1:inst4|BP[3]             ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.065     ; 3.324      ;
; -2.397 ; spi_master1:inst4|delay_counter[8]  ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.023     ; 3.361      ;
; -2.396 ; spi_master1:inst4|delay_counter[8]  ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.023     ; 3.360      ;
; -2.385 ; spi_master1:inst4|BP[4]             ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 3.317      ;
; -2.385 ; spi_master1:inst4|BP[4]             ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 3.317      ;
; -2.385 ; spi_master1:inst4|BP[4]             ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 3.317      ;
; -2.385 ; spi_master1:inst4|BP[4]             ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 3.317      ;
; -2.385 ; spi_master1:inst4|BP[4]             ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 3.317      ;
; -2.385 ; spi_master1:inst4|BP[4]             ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 3.317      ;
; -2.385 ; spi_master1:inst4|BP[4]             ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 3.317      ;
; -2.385 ; spi_master1:inst4|delay_counter[0]  ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.043     ; 3.329      ;
; -2.382 ; FIFObuffer:inst16|FS[3]             ; FIFObuffer:inst16|NS[1]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -1.353     ; 2.016      ;
; -2.374 ; spi_master1:inst4|delay_counter[1]  ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.043     ; 3.318      ;
; -2.373 ; FIFObuffer:inst16|FS[1]             ; FIFObuffer:inst16|NS[0]        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.037     ; 3.323      ;
; -2.365 ; addressBlock:inst2|addNo[3]         ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.153      ; 3.505      ;
; -2.363 ; addressBlock:inst2|addNo[3]         ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.153      ; 3.503      ;
; -2.357 ; spi_master1:inst4|BP[2]             ; spi_master1:inst4|DTS[14]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.065     ; 3.279      ;
; -2.357 ; spi_master1:inst4|BP[2]             ; spi_master1:inst4|DTS[15]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.065     ; 3.279      ;
; -2.357 ; spi_master1:inst4|BP[2]             ; spi_master1:inst4|DTS[12]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.065     ; 3.279      ;
; -2.357 ; spi_master1:inst4|BP[2]             ; spi_master1:inst4|DTS[8]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.065     ; 3.279      ;
; -2.357 ; spi_master1:inst4|BP[2]             ; spi_master1:inst4|DTS[9]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.065     ; 3.279      ;
; -2.357 ; spi_master1:inst4|BP[2]             ; spi_master1:inst4|DTS[10]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.065     ; 3.279      ;
; -2.357 ; spi_master1:inst4|BP[2]             ; spi_master1:inst4|DTS[11]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.065     ; 3.279      ;
; -2.353 ; spi_master1:inst4|delay_counter[9]  ; spi_master1:inst4|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.045     ; 3.295      ;
; -2.350 ; addressBlock:inst2|addNo[2]         ; addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.153      ; 3.490      ;
; -2.348 ; addressBlock:inst2|addNo[2]         ; addressBlock:inst2|ADDRESS[14] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.153      ; 3.488      ;
; -2.347 ; spi_master1:inst4|delay_counter[7]  ; spi_master1:inst6|StartTx      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.023     ; 3.311      ;
; -2.346 ; addressBlock:inst2|addNo[2]         ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.153      ; 3.486      ;
; -2.346 ; spi_master1:inst4|delay_counter[7]  ; spi_master1:inst6|wt           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.023     ; 3.310      ;
; -2.345 ; addressBlock:inst2|addNo[1]         ; addressBlock:inst2|ADDRESS[9]  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.153      ; 3.485      ;
; -2.336 ; addressBlock:inst2|addNo[3]         ; addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.153      ; 3.476      ;
; -2.334 ; spi_master1:inst6|BP[1]             ; spi_master1:inst6|DTS[6]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 3.258      ;
; -2.334 ; spi_master1:inst6|BP[1]             ; spi_master1:inst6|DTS[4]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 3.258      ;
; -2.334 ; spi_master1:inst6|BP[1]             ; spi_master1:inst6|DTS[7]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 3.258      ;
; -2.334 ; spi_master1:inst6|BP[1]             ; spi_master1:inst6|DTS[5]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 3.258      ;
; -2.334 ; spi_master1:inst6|BP[1]             ; spi_master1:inst6|DTS[0]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 3.258      ;
; -2.334 ; spi_master1:inst6|BP[1]             ; spi_master1:inst6|DTS[1]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 3.258      ;
; -2.334 ; spi_master1:inst6|BP[1]             ; spi_master1:inst6|DTS[3]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 3.258      ;
; -2.334 ; spi_master1:inst6|BP[1]             ; spi_master1:inst6|DTS[2]       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.063     ; 3.258      ;
+--------+-------------------------------------+--------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'accessControl:inst5|idx[0]'                                                                                                                   ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.034 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 1.000        ; -1.218     ; 0.334      ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FIFObuffer:inst16|NS[0]'                                                                                                      ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; -0.807 ; FIFObuffer:inst16|NS[1] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; 0.500        ; 0.127      ; 1.098      ;
; -0.713 ; FIFObuffer:inst16|NS[2] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; 0.500        ; 0.127      ; 1.004      ;
; -0.601 ; FIFObuffer:inst16|NS[3] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; 0.500        ; 0.127      ; 0.892      ;
; 0.045  ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; 0.500        ; 0.629      ; 0.863      ;
; 0.449  ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; 1.000        ; 0.629      ; 0.959      ;
+--------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_50MHz'                                                                                                        ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.121 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 1.070      ;
; -0.115 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 1.064      ;
; 0.011  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.938      ;
; 0.047  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.902      ;
; 0.053  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.896      ;
; 0.059  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.890      ;
; 0.060  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.889      ;
; 0.062  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.887      ;
; 0.081  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.868      ;
; 0.135  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.814      ;
; 0.142  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.807      ;
; 0.157  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.792      ;
; 0.185  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.764      ;
; 0.186  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.763      ;
; 0.189  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.760      ;
; 0.221  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.728      ;
; 0.297  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.652      ;
; 0.312  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.637      ;
; 0.313  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.636      ;
; 0.316  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.633      ;
; 0.318  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.631      ;
; 0.336  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.613      ;
; 0.416  ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.533      ;
; 0.438  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.511      ;
; 0.467  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.482      ;
; 0.467  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.482      ;
; 0.590  ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.359      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                                                                                                             ;
+-------+---------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                                                                                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.135 ; accessControl:inst5|idx[1]                  ; accessControl:inst5|idx[4]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.069      ; 1.288      ;
; 0.142 ; accessControl:inst5|idx[2]                  ; accessControl:inst5|idx[4]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.069      ; 1.295      ;
; 0.165 ; FIFObuffer:inst16|FS[1]                     ; FIFObuffer:inst16|altsyncram:datArray_rtl_0|altsyncram_ccc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.222      ; 0.491      ;
; 0.170 ; accessControl:inst5|idx[0]                  ; accessControl:inst5|TRANSMIT                                                                               ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.815      ; 2.184      ;
; 0.178 ; spi_master1:inst4|rtl                       ; spi_master1:inst4|rtl                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; spi_master1:inst4|state_clk                 ; spi_master1:inst4|state_clk                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; spi_master1:inst4|state_csh                 ; spi_master1:inst4|state_csh                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; spi_master1:inst4|dwReg[0]                  ; spi_master1:inst4|dwReg[0]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; spi_master1:inst4|dwReg[1]                  ; spi_master1:inst4|dwReg[1]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; spi_master1:inst4|dwReg[2]                  ; spi_master1:inst4|dwReg[2]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; spi_master1:inst4|dwReg[3]                  ; spi_master1:inst4|dwReg[3]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; spi_master1:inst4|dwReg[4]                  ; spi_master1:inst4|dwReg[4]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; spi_master1:inst4|dwReg[5]                  ; spi_master1:inst4|dwReg[5]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; spi_master1:inst4|dwReg[6]                  ; spi_master1:inst4|dwReg[6]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; spi_master1:inst4|dwReg[7]                  ; spi_master1:inst4|dwReg[7]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; spi_master1:inst6|rtl                       ; spi_master1:inst6|rtl                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; spi_master1:inst6|state_clk                 ; spi_master1:inst6|state_clk                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.184 ; spi_master1:inst6|wt                        ; spi_master1:inst6|wt                                                                                       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; spi_master1:inst6|StartTx                   ; spi_master1:inst6|StartTx                                                                                  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.039      ; 0.307      ;
; 0.185 ; spi_master1:inst4|state_csl                 ; spi_master1:inst4|state_csl                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; spi_master1:inst4|wt                        ; spi_master1:inst4|wt                                                                                       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; spi_master1:inst4|StartTx                   ; spi_master1:inst4|StartTx                                                                                  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; spi_master1:inst6|state_csl                 ; spi_master1:inst6|state_csl                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; addressBlock:inst2|addNo[28]                ; addressBlock:inst2|addNo[28]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; addressBlock:inst2|addNo[27]                ; addressBlock:inst2|addNo[27]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; addressBlock:inst2|addNo[26]                ; addressBlock:inst2|addNo[26]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; addressBlock:inst2|addNo[25]                ; addressBlock:inst2|addNo[25]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; addressBlock:inst2|addNo[23]                ; addressBlock:inst2|addNo[23]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; addressBlock:inst2|addNo[22]                ; addressBlock:inst2|addNo[22]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; addressBlock:inst2|addNo[17]                ; addressBlock:inst2|addNo[17]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master1:inst6|state_csh                 ; spi_master1:inst6|state_csh                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; FIFObuffer:inst16|FS[1]                     ; FIFObuffer:inst16|FS[1]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; spi_master1:inst6|dwReg[7]                  ; spi_master1:inst6|dwReg[7]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master1:inst6|dwReg[6]                  ; spi_master1:inst6|dwReg[6]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master1:inst6|dwReg[5]                  ; spi_master1:inst6|dwReg[5]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master1:inst6|dwReg[4]                  ; spi_master1:inst6|dwReg[4]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master1:inst6|dwReg[3]                  ; spi_master1:inst6|dwReg[3]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master1:inst6|dwReg[2]                  ; spi_master1:inst6|dwReg[2]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master1:inst6|dwReg[1]                  ; spi_master1:inst6|dwReg[1]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_master1:inst6|dwReg[0]                  ; spi_master1:inst6|dwReg[0]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; addressBlock:inst2|addNo[31]                ; addressBlock:inst2|addNo[31]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; addressBlock:inst2|addNo[16]                ; addressBlock:inst2|addNo[16]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; addressBlock:inst2|addNo[5]                 ; addressBlock:inst2|addNo[5]                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; accessControl:inst5|state.SEARCH            ; accessControl:inst5|state.SEARCH                                                                           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; accessControl:inst5|state.WAITING           ; accessControl:inst5|state.WAITING                                                                          ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; DEStx:inst15|state.IDLE                     ; DEStx:inst15|state.IDLE                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; DEStx:inst15|state.W4BFFRtx                 ; DEStx:inst15|state.W4BFFRtx                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; DEStx:inst15|state.WAITINGtx                ; DEStx:inst15|state.WAITINGtx                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; DESrx:inst|state.W4BFFRrx                   ; DESrx:inst|state.W4BFFRrx                                                                                  ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; DESrx:inst|state.WAITINGrx                  ; DESrx:inst|state.WAITINGrx                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; DESrx:inst|state.IDLE                       ; DESrx:inst|state.IDLE                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.307      ;
; 0.189 ; FIFObuffer:inst16|FS[2]                     ; FIFObuffer:inst16|altsyncram:datArray_rtl_0|altsyncram_ccc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.222      ; 0.515      ;
; 0.193 ; FIFObuffer:inst16|state.IDLE                ; FIFObuffer:inst16|state.IDLE                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; FIFObuffer:inst16|FS[0]                     ; FIFObuffer:inst16|FS[0]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.314      ;
; 0.198 ; accessControl:inst5|idx[1]                  ; accessControl:inst5|idx[5]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.069      ; 1.351      ;
; 0.201 ; accessControl:inst5|idx[2]                  ; accessControl:inst5|idx[2]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; accessControl:inst5|idx[1]                  ; accessControl:inst5|idx[1]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; accessControl:inst5|idx[1]                  ; accessControl:inst5|idx[6]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.069      ; 1.354      ;
; 0.204 ; spi_master1:inst4|BP[1]                     ; spi_master1:inst4|BP[2]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.274      ; 0.562      ;
; 0.205 ; accessControl:inst5|idx[2]                  ; accessControl:inst5|idx[5]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.069      ; 1.358      ;
; 0.208 ; accessControl:inst5|idx[2]                  ; accessControl:inst5|idx[6]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.069      ; 1.361      ;
; 0.217 ; DEStx:inst15|state.W4BFFRtx                 ; DEStx:inst15|state.IDLE                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.337      ;
; 0.243 ; spi_master1:inst6|PP[1]                     ; spi_master1:inst6|PP[2]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.235      ; 0.562      ;
; 0.244 ; spi_master1:inst6|PP[17]                    ; spi_master1:inst6|PP[18]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.234      ; 0.562      ;
; 0.250 ; FIFObuffer:inst16|empty                     ; DEStx:inst15|state.RDY2SND                                                                                 ; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; -0.500       ; 1.181      ; 1.025      ;
; 0.252 ; FIFObuffer:inst16|datArray_rtl_0_bypass[20] ; accessControl:inst5|dataOut[12]                                                                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.372      ;
; 0.253 ; FIFObuffer:inst16|datArray_rtl_0_bypass[9]  ; accessControl:inst5|dataOut[0]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; FIFObuffer:inst16|datArray_rtl_0_bypass[11] ; accessControl:inst5|dataOut[2]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; FIFObuffer:inst16|datArray_rtl_0_bypass[13] ; accessControl:inst5|dataOut[4]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.373      ;
; 0.254 ; FIFObuffer:inst16|datArray_rtl_0_bypass[18] ; accessControl:inst5|dataOut[9]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.374      ;
; 0.255 ; DESrx:inst|state.IDLE                       ; DESrx:inst|state.NXTADDR                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; FIFObuffer:inst16|NS[0]                     ; FIFObuffer:inst16|NS[0]                                                                                    ; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.822      ; 2.276      ;
; 0.256 ; accessControl:inst5|idx[0]                  ; accessControl:inst5|idx[4]                                                                                 ; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.815      ; 2.270      ;
; 0.257 ; spi_master1:inst6|PP[16]                    ; spi_master1:inst6|PP[18]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.234      ; 0.575      ;
; 0.261 ; spi_master1:inst6|dwReg[7]                  ; spi_master1:inst6|rx_data[7]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.382      ;
; 0.261 ; spi_master1:inst6|dwReg[4]                  ; spi_master1:inst6|rx_data[4]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.382      ;
; 0.262 ; FIFObuffer:inst16|datArray_rtl_0_bypass[14] ; accessControl:inst5|dataOut[5]                                                                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.382      ;
; 0.262 ; DESrx:inst|state.WAITINGrx                  ; DESrx:inst|state.STOREstate                                                                                ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.382      ;
; 0.263 ; spi_master1:inst6|dwReg[6]                  ; spi_master1:inst6|rx_data[6]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.384      ;
; 0.264 ; accessControl:inst5|idx[1]                  ; accessControl:inst5|idx[7]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.069      ; 1.417      ;
; 0.264 ; accessControl:inst5|state.WAITING           ; accessControl:inst5|state.SEARCH                                                                           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.384      ;
; 0.265 ; DESrx:inst|state.STRTrx                     ; DESrx:inst|state.WAITINGrx                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.385      ;
; 0.266 ; DESrx:inst|state.W4BFFRrx                   ; DESrx:inst|state.IDLE                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.386      ;
; 0.267 ; accessControl:inst5|idx[1]                  ; accessControl:inst5|idx[8]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.069      ; 1.420      ;
; 0.267 ; spi_master1:inst6|dwReg[1]                  ; spi_master1:inst6|rx_data[1]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; spi_master1:inst6|dwReg[0]                  ; spi_master1:inst6|rx_data[0]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; spi_master1:inst4|BP[1]                     ; spi_master1:inst4|BP[3]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.274      ; 0.625      ;
; 0.269 ; spi_master1:inst6|dwReg[2]                  ; spi_master1:inst6|rx_data[2]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.389      ;
; 0.270 ; spi_master1:inst6|state_csl                 ; spi_master1:inst6|CSD                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.392      ;
; 0.271 ; accessControl:inst5|idx[2]                  ; accessControl:inst5|idx[7]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.069      ; 1.424      ;
; 0.271 ; spi_master1:inst6|dwReg[5]                  ; spi_master1:inst6|rx_data[5]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.392      ;
; 0.272 ; spi_master1:inst6|state_csh                 ; spi_master1:inst6|CSU                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.393      ;
; 0.272 ; spi_master1:inst4|state_csl                 ; spi_master1:inst4|CSD                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.394      ;
; 0.274 ; accessControl:inst5|idx[2]                  ; accessControl:inst5|idx[8]                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.069      ; 1.427      ;
; 0.274 ; DEStx:inst15|state.WAITINGtx                ; DEStx:inst15|state.RDY2SND                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.394      ;
; 0.274 ; DEStx:inst15|state.WAITINGtx                ; DEStx:inst15|state.NXTtx                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.394      ;
; 0.274 ; FIFObuffer:inst16|FS[0]                     ; FIFObuffer:inst16|altsyncram:datArray_rtl_0|altsyncram_ccc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.222      ; 0.600      ;
; 0.280 ; spi_master1:inst4|BP[15]                    ; spi_master1:inst4|BP[15]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.048      ; 0.412      ;
; 0.280 ; spi_master1:inst4|BP[6]                     ; spi_master1:inst4|BP[6]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.048      ; 0.412      ;
; 0.281 ; DEStx:inst15|state.STRTtx                   ; DEStx:inst15|state.WAITINGtx                                                                               ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.401      ;
+-------+---------------------------------------------+------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FIFObuffer:inst16|NS[0]'                                                                                                      ;
+-------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+
; 0.149 ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; 0.000        ; 0.655      ; 0.909      ;
; 0.558 ; FIFObuffer:inst16|NS[0] ; FIFObuffer:inst16|empty ; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0] ; -0.500       ; 0.655      ; 0.818      ;
; 1.070 ; FIFObuffer:inst16|NS[3] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; -0.500       ; 0.183      ; 0.763      ;
; 1.249 ; FIFObuffer:inst16|NS[2] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; -0.500       ; 0.183      ; 0.942      ;
; 1.250 ; FIFObuffer:inst16|NS[1] ; FIFObuffer:inst16|empty ; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0] ; -0.500       ; 0.183      ; 0.943      ;
+-------+-------------------------+-------------------------+----------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_50MHz'                                                                                                        ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.185 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.307      ;
; 0.192 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.314      ;
; 0.285 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.407      ;
; 0.286 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.408      ;
; 0.315 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.437      ;
; 0.339 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.461      ;
; 0.374 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.496      ;
; 0.417 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.539      ;
; 0.419 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.541      ;
; 0.426 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.548      ;
; 0.429 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.551      ;
; 0.433 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.555      ;
; 0.447 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.569      ;
; 0.448 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.570      ;
; 0.471 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.593      ;
; 0.475 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.597      ;
; 0.487 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.609      ;
; 0.514 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.636      ;
; 0.514 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.636      ;
; 0.517 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.639      ;
; 0.522 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.644      ;
; 0.528 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.650      ;
; 0.550 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.672      ;
; 0.573 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.695      ;
; 0.574 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.696      ;
; 0.601 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.723      ;
; 0.625 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.747      ;
; 0.629 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.751      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'accessControl:inst5|idx[0]'                                                                                                                   ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 1.389 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 0.000        ; -1.105     ; 0.294      ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+-----------------------------+-----------+-------+----------+---------+---------------------+
; Clock                       ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack            ; -5.336    ; 0.135 ; N/A      ; N/A     ; -3.000              ;
;  CLK_50MHz                  ; -0.998    ; 0.185 ; N/A      ; N/A     ; -3.000              ;
;  CLK_DIVIDER:inst20|CLK_OUT ; -5.336    ; 0.135 ; N/A      ; N/A     ; -2.174              ;
;  FIFObuffer:inst16|NS[0]    ; -1.833    ; 0.149 ; N/A      ; N/A     ; 0.392               ;
;  accessControl:inst5|idx[0] ; -2.505    ; 1.389 ; N/A      ; N/A     ; 0.379               ;
; Design-wide TNS             ; -1356.243 ; 0.0   ; 0.0      ; 0.0     ; -644.696            ;
;  CLK_50MHz                  ; -3.701    ; 0.000 ; N/A      ; N/A     ; -10.679             ;
;  CLK_DIVIDER:inst20|CLK_OUT ; -1348.204 ; 0.000 ; N/A      ; N/A     ; -634.696            ;
;  FIFObuffer:inst16|NS[0]    ; -1.833    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  accessControl:inst5|idx[0] ; -2.505    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; CS            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MSTR_CLK      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MOSI          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MPU_CS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MPU_MSTR_CLK  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MPU_MOSI      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED5          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED6          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED7          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK_50MHz               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MISO                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MISO_MPU                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; MSTR_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; MOSI          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; MPU_CS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; MPU_MSTR_CLK  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; MPU_MOSI      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; LED5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; LED6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; LED7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; MSTR_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; MOSI          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; MPU_CS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; MPU_MSTR_CLK  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; MPU_MOSI      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; LED5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; LED6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; LED7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MSTR_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MOSI          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MPU_CS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; MPU_MSTR_CLK  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MPU_MOSI      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LED5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; LED6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LED7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 1        ; 0        ; 0        ; 0        ;
; CLK_50MHz                  ; CLK_50MHz                  ; 0        ; 0        ; 0        ; 45       ;
; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 74       ; 70       ; 0        ; 0        ;
; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 41246    ; 440      ; 108      ; 23094    ;
; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; 8        ; 15       ; 0        ; 0        ;
; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0]    ; 0        ; 0        ; 3        ; 0        ;
; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0]    ; 0        ; 0        ; 1        ; 1        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 1        ; 0        ; 0        ; 0        ;
; CLK_50MHz                  ; CLK_50MHz                  ; 0        ; 0        ; 0        ; 45       ;
; accessControl:inst5|idx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 74       ; 70       ; 0        ; 0        ;
; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 41246    ; 440      ; 108      ; 23094    ;
; FIFObuffer:inst16|NS[0]    ; CLK_DIVIDER:inst20|CLK_OUT ; 8        ; 15       ; 0        ; 0        ;
; CLK_DIVIDER:inst20|CLK_OUT ; FIFObuffer:inst16|NS[0]    ; 0        ; 0        ; 3        ; 0        ;
; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0]    ; 0        ; 0        ; 1        ; 1        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 16    ; 16   ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 18    ; 18   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------+
; Clock Status Summary                                                         ;
+----------------------------+----------------------------+------+-------------+
; Target                     ; Clock                      ; Type ; Status      ;
+----------------------------+----------------------------+------+-------------+
; CLK_50MHz                  ; CLK_50MHz                  ; Base ; Constrained ;
; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; Base ; Constrained ;
; FIFObuffer:inst16|NS[0]    ; FIFObuffer:inst16|NS[0]    ; Base ; Constrained ;
; accessControl:inst5|idx[0] ; accessControl:inst5|idx[0] ; Base ; Constrained ;
+----------------------------+----------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; MISO       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MISO_MPU   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; CS           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED0         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED1         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED2         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED3         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED4         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED5         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED6         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED7         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MOSI         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU_CS       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU_MOSI     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU_MSTR_CLK ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MSTR_CLK     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; MISO       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MISO_MPU   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; CS           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED0         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED1         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED2         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED3         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED4         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED5         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED6         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED7         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MOSI         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU_CS       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU_MOSI     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU_MSTR_CLK ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MSTR_CLK     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Sat Feb 09 18:40:16 2019
Info: Command: quartus_sta Data_Extraction_System -c Data_Extraction_System
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Data_Extraction_System.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK_DIVIDER:inst20|CLK_OUT CLK_DIVIDER:inst20|CLK_OUT
    Info (332105): create_clock -period 1.000 -name CLK_50MHz CLK_50MHz
    Info (332105): create_clock -period 1.000 -name FIFObuffer:inst16|NS[0] FIFObuffer:inst16|NS[0]
    Info (332105): create_clock -period 1.000 -name accessControl:inst5|idx[0] accessControl:inst5|idx[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.336
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.336           -1348.204 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):    -2.505              -2.505 accessControl:inst5|idx[0] 
    Info (332119):    -1.833              -1.833 FIFObuffer:inst16|NS[0] 
    Info (332119):    -0.998              -3.701 CLK_50MHz 
Info (332146): Worst-case hold slack is 0.248
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.248               0.000 FIFObuffer:inst16|NS[0] 
    Info (332119):     0.256               0.000 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):     0.357               0.000 CLK_50MHz 
    Info (332119):     2.364               0.000 accessControl:inst5|idx[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -10.000 CLK_50MHz 
    Info (332119):    -2.174            -634.696 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):     0.379               0.000 accessControl:inst5|idx[0] 
    Info (332119):     0.392               0.000 FIFObuffer:inst16|NS[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.658
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.658           -1136.741 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):    -2.149              -2.149 accessControl:inst5|idx[0] 
    Info (332119):    -1.590              -1.590 FIFObuffer:inst16|NS[0] 
    Info (332119):    -0.775              -2.589 CLK_50MHz 
Info (332146): Worst-case hold slack is 0.214
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.214               0.000 FIFObuffer:inst16|NS[0] 
    Info (332119):     0.240               0.000 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):     0.313               0.000 CLK_50MHz 
    Info (332119):     2.131               0.000 accessControl:inst5|idx[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -10.000 CLK_50MHz 
    Info (332119):    -2.174            -634.696 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):     0.414               0.000 FIFObuffer:inst16|NS[0] 
    Info (332119):     0.416               0.000 accessControl:inst5|idx[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.655
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.655            -550.383 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):    -1.034              -1.034 accessControl:inst5|idx[0] 
    Info (332119):    -0.807              -0.807 FIFObuffer:inst16|NS[0] 
    Info (332119):    -0.121              -0.121 CLK_50MHz 
Info (332146): Worst-case hold slack is 0.135
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.135               0.000 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):     0.149               0.000 FIFObuffer:inst16|NS[0] 
    Info (332119):     0.185               0.000 CLK_50MHz 
    Info (332119):     1.389               0.000 accessControl:inst5|idx[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -10.679 CLK_50MHz 
    Info (332119):    -1.000            -630.000 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):     0.410               0.000 accessControl:inst5|idx[0] 
    Info (332119):     0.426               0.000 FIFObuffer:inst16|NS[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4908 megabytes
    Info: Processing ended: Sat Feb 09 18:40:19 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:04


