 2 
開發，探討離子佈植表面處理對矽化鐿熱穩定
性的影響，接著製作矽化鐿－矽接面之蕭特基
二極體，分析離子佈植表面處理對接面漏電流
之影響，最後透過製作鎳、鐿堆疊結構之蕭特
基二極體進行蕭特基能障高度調變的研究，期
望能製作出同時具備低片電阻與低接觸電阻
的金屬矽化物－矽接面結構，以完成適用於未
來奈米元件的金屬矽化物製程開發。 
三、研究方法與成果 
I. 離子佈植表面處理對矽化鐿熱穩定性影響
之探討 
 對金屬矽化物而言，片電阻值的大小是一
項重要的特性，會因金屬矽化物的種類、薄膜
厚度與介面粗糙度、RTA溫度的不同而有所變
化，所以可藉由片電阻的量測配合XRD晶體結
構分析找出金屬矽化物反應過程中的相變化
點，圖1顯示經過不同離子佈植表面處理的P
型矽晶圓，進行STD clean + DHF dip後於其上
沉積20奈米厚度的鐿(具20奈米厚TiN覆蓋層
以避免鐿在RTA時氧化)之後，接著在六種不
同溫度下RTA(退火時間皆為30秒)，並浸泡
SPM(H2SO4: H2O2=3:1, 120℃)去除未反應金
屬薄膜後所獲得片電阻值之數據。 
 圖2為未經離子佈植表面處理形成矽化鐿
之X光繞射圖，可看出在600C退火後開始形
成YbSi及YbSi1.8結晶，由圖1顯示此溫度所得
到之片電阻值較低(約250Ω/square)。但由圖3
透過光學顯微鏡的觀察，可發現在600C退火
後形成的矽化鐿薄膜有孔洞產生，使表面粗糙
度劣化，已有相關研究指出在單晶矽基板上形
成矽化鐿時有同樣的現象，並提出了解決的方
法，就是在沉積鐿金屬之前先在矽基板表面沉
積一層非晶矽薄膜，如此在後續形成矽化鐿時
即可抑制孔洞的產生。本研究在沉積金屬前先
對矽晶圓做離子佈植處理就是為了將基板表
面非晶化，嘗試達到相同的目的。由圖4的觀
察可證實，不論是用N2
+或是F+離子佈植，都
有抑制矽化鐿薄膜上孔洞產生的效果。 
由圖1得知，經過F+離子佈植 (劑量為 
5×10
15
ions/cm
2，能量為10KeV)表面處理的試
片在400C及500C退火後的矽化鐿片電阻值
較低(約160Ω/square)，但在600C、700C及
800C退火後片電阻值均上升至320Ω/square以
上，表示其熱穩定性不佳。由XRD晶體結構分
析，如圖5所示，在400C及500C退火後有YbSi
及YbSi1.8結晶形成，但在600C、700C退火
後，YbSi轉為YbSi1.8的矽化物相態，造成片電
阻 值 上 升 。 但 用 N2
+ 離 子 佈 植 ( 劑 量 
5×10
15
ions/cm
2，能量10KeV)表面處理的試片
在500C~800C並沒有YbSi轉為YbSi1.8的情況
發生，如圖6所示，也因此片電阻值都在
180Ω/square左右，熱穩定性不錯。 
 
II. 離子佈植表面處理對矽化鐿－矽接面漏電
流影響之探討 
接著我們研究離子佈植表面處理對矽化
鐿－矽接面漏電流之影響。先在矽晶圓上形成
well，之後定義主動區形成LOCOS，接下來做
離子佈植表面處理的動作，後續形成金屬矽化
物步驟皆與前項實驗相同，最後在晶圓背面鍍
Al-Si-Cu 600nm及TiN 100nm覆蓋層做為背電
極，製作出矽化鐿－矽接面之蕭特基二極體。
漏電流的來源可分成兩種，一是流經金屬矽化
物薄膜的面，另一種是流經薄膜的邊緣。公式
為       
 
JR×A=JA×A+JP×P => JR=JA+(P/A)×JP 
 
JR為總漏電流密度，JA為流經面的漏電流密
度，JP為流經邊緣的漏電流密度，A是接面面
積，P是接面的周長。以P/A當x軸，JR當y軸作
圖，則可求得JA及JP的值。我們對四種不同面
積的接面進行測量，分別為 (100μm)2 、
(200μm)2、(300μm)2及(1000μm)2，圖7、圖8為
離子佈植表面處理後600C、700C形成矽化鐿
之接面漏電流分析圖，從圖中趨勢線與y軸的
截距可看出，離子佈植表面處理對JA有減小的
效果，推測其原因為離子在加溫形成金屬矽化
物時會由矽基板內向上擴散，填塞在金屬矽化
物的晶粒界面形成阻絕層，降低其他原子在其
中的擴散速度，而減輕金屬矽化物薄膜的粗糙
化。 
 
III. 鎳、鐿堆疊結構形成金屬矽化物之蕭特基
能障調變探討 
 4 
 
圖 3 經 600C 退火後矽化鐿薄膜之表面觀察 
 
 
 
圖 4 經離子佈植表面處理後 600C 退火形成矽化鐿薄
膜之表面觀察， (a)N2+佈植， (b)F+佈植，皆為劑量 
5×10
15
ions/cm
2，能量 10KeV 
 
2-Theta(deg.)
20 30 40 50 60 70 80
In
te
n
s
it
y(
A
.U
.)
400
o
C
500
o
C
600
o
C
700
o
C
800
o
C
900
o
C
(100) 
YbSi1.8
(101)
YbSi1.8
(110)
YbSi1.8
(200) (240)
YbSi YbSi
(102) (201) (112)
YbSi1.8 YbSi1.8 YbSi1.8(111)
Si
(202)
(202)(200)
(200) (202)
YbSi1.8
YbSi1.8
YbSi1.8
YbSi1.8
YbSi1.8
圖 5 F+離子佈植表面處理後形成矽化鐿之 X 光繞射圖 
 
2-Theta(deg.)
20 30 40 50 60 70 80
In
te
n
s
it
y(
A
.U
.)
400
o
C
500
o
C
600
o
C
700
o
C
800
o
C
900
o
C
(100) 
YbSi1.8
(101)
YbSi1.8
(220)
Si
(200) (240)
YbSi YbSi(102) (201) (112)
(001)
YbSi1.8
YbSi1.8 YbSi1.8 YbSi1.8
 
圖 6 N2
+離子佈植表面處理後形成矽化鐿之 X 光繞射圖 
 
RTA 600
o
C
P/A (1/cm)
0 100 200 300 400 500
L
e
a
k
a
g
e
 c
u
rr
e
n
t 
d
e
n
s
it
y,
 J
R
 (
A
/c
m
2
)
10-3
10-2
10-1
100
101
TiN 20nm/Yb 20nm/Si
TiN 20nm/Yb 20nm/a-Si(F
+
, 5E15, 10KeV)
TiN 20nm/Yb 20nm/a-Si(N2
+
, 5E15, 10KeV)
J
R
=J
A
+(P/A)J
P
A:(100m)2,(200m)2,(300m)2,(1000m)2
Bias:2V
 
圖 7 離子佈植表面處理與接面漏電流之關係圖 
 
(b) 
(a) 
 6 
Voltage (V)
-2 -1 0 1 2
C
u
rr
e
n
t 
d
e
n
s
it
y 
(A
/c
m
2
)
10-8
10-7
10-6
10-5
10-4
10-3
10-2
10-1
100
101
102
RTA 400
o
C 
RTA 500
o
C 
RTA 600
o
C 
RTA 700
o
C 
linear fit
 
圖12 TiN/Yb 20nm/a-Si(N2
+佈植)蕭特基二極體之 I-V關
係圖 
 
表 3 不同溫度退火之 TiN/Yb 20nm/a-Si(N2
+佈植)蕭特
基二極體 ΦBn整理 
RTA Temperature Is(A) ΦBn(eV) 
400C 2.0×10-8 0.51 
500C 9.0×10-8 0.55 
600C 9.9×10-8 0.56 
700C 3.1×10-11 0.35 
 
 2 
進行。在大會開幕式之後，緊接著是大會開幕專題演講，此次邀請的大會專題演講貴
賓為 Intel 公司的 Mark Bohr，演講的題目為「System Scaling: The Real Goal」，他分別
以元件與連線系統、微處理器與晶片系統三方面，說明過去 30 年、現在與未來的技
術發展，演講中談到 45 奈米與 32 奈米(發表於 IEDM 2008）連線製程，微處理器設計
由以前朝大面積與更高運算頻率考量轉變為多核心、多功能與系統晶片等方面發展，
不過內容感覺上像是過去已揭露技術或內容的綜合整理，讓人會眼睛一亮的內容十分
有限。 
在大會專題演講之後，緊接著就是各項主題專題演講或論文發表，或許是本屆
研討會投稿論文在製程技術方面會讓人眼睛一亮的創新研發有限，因此此次研討會有
不少的邀請演講（Invited Talk）。其中於 Process Integration 場次，來自 IBM 團隊報告
了 CVD Co 應用於銅鑲嵌製程連線的相關研究，近幾年來，隨著元件越做越小，對應
的連線尺寸也跟著急遽縮小化，當元件尺寸微縮至 32 奈米及以下時，採鑲嵌製程的
Cu/low-k 連線技術在達到無缺陷的銅金屬填充製程與維持足夠高的抗電致遷移特性
上，將面臨極大的困難，有鑑於此，近幾年來，ㄧ些具備能讓銅直接電鍍的諸如 Ru、
TaRu、Co 等金屬的銅導線製程，相繼地被提出，然而這些金屬材料可能僅能滿足基
本的薄膜特性，當進一步進行製程整合時，可能會出現其他問題，而需進一步尋求解
決方案。IBM 團隊於報告中指出，將 CVD Co 應用於銅製程底層金屬層(liner)時，Co
會很容易形成俱生氧化層，所形成 CVD Co 薄膜內 C 與 O 的含量，與下層金屬材料
(Ta、TaN、Ru…)密切相關，而膜層內 C 與 O 的含量又會影響到後續銅膜的織構(Texture)
與抵擋結塊(Agglomeration)特性，研究之結論指出，PVD TaN/CVD Co/PVD Cu 為適用
於 32 奈米及 22 奈米雙鑲嵌 Cu/ULK 連線的建議結構。除了前述的 Ru、TaRu、Co 等
 4 
 
圖一 整合於連線系統之矽奈米線電晶體。[1] 
 
二、與會心得 
距離上次參加國際連線技術會議（IITC 2003），已相隔 7 年，感覺上此次與會人
數不如 7 年前那般踴躍，之前參加通常會遇到許多聯電、台積電、旺宏、茂德… 等
公司人員，今年園區公司僅看到幾位台積電人員與會，中間休息時間巧遇清大廖建能
教授(他是本屆研討會的 Session Chair)，他說去年的與會人數亦不理想，目前大會正
在設法了解與解決，或許前年與去年的金融海嘯餘威仍在。 
此次大會所邀請專題演講及各會議子題中，在一般熟習的 Cu/low-k 導體連線
系統製程技術部份的文章比例，跟往年相較並不高，此次會議有極大比例的文章主
題為 3D IC 方面，另外，也邀請好幾位講員，講述呼應 More than Moore 精神的結
合生醫感測器的三維連線系統、相變化記憶體以及與連線製程技術相容的微機電製
程技術…等，某種程度也可看出 Cu/low-k 導體連線系統製程技術發展，已面臨到一
定程度的瓶頸。 
參考文獻 
1. V. Jousseaume, V. T. Renard, International Interconnect Technology Conference (IITC), 
2010.  
98 年度專題研究計畫研究成果彙整表 
計畫主持人：吳文發 計畫編號：98-2221-E-492-015- 
計畫名稱：先進奈米元件之金屬矽化物工程(I) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 2 3 100%  
研討會論文 2 3 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 1 2 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 2 2 100%  
博士生 1 1 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 3 5 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 2 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 1 1 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
