# GENERAL

### V7

OperatorprÃ¤zedenz : Â¬ > âˆ§ > âˆ¨

ä¸æˆ–éçš„è¿ç®—

Neutrale Elemente ğ’† = ğŸ und ğ’ = ğŸ

å¸ƒå°”å‡½æ•° Schaltfunktion

Schaltalgebra

Schaltnetz

MUX

Addiererï¼ŒParalleladdierer

Speicherglieder

### 

### V9-Architekturkonzepte

Verbindungsstruktur: Stern, Bus, Ring, Baum, Mesh/Array (Feld), Crossbar

KontrollfluÃŸarchitektur - DatenfluÃŸarchitektur

ParallelitÃ¤t: 

- BLP Die Bitstellen eines Datums oder mehrere Daten werden parallel verarbeitet.

  ILP Mehrere Befehle eines Kontrollflusses werden parallel ausgefuÂ¨hrt.

  MT Parallele AusfuÂ¨hrung mehrerer Teile (Threads) eines Kontrollflusses (Multithreaded).

  MP Parallele AusfuÂ¨hrung mehrere Programme, Prozesse (Multiprocessing).

  DFP Die DatenfluÃŸverarbeitung ist vom Konzept her hochparallel.

Parallelarchitekturen nach Flynn

- SISD: Single Instruction â€“ Single Data (von-Neumann Rechnerkonzept).
- MISD Multiple Instruction â€“ Single Data (SystolicArrays, KI-Beschleuniger).
- SIMD Single Instruction â€“ Multiple Data
- MIMD Multiple Instruction â€“ Multiple Data, Multiprocessor und Multicomputer.

Klassifikation nach Verbindungsnetzwerken

Klassifikation nach W. Giloi

Operationsprinzipien nach W. Giloi

PMS Klassifikation (Processor, Memory, Switch)

Von Neumann Rechnerkonzept

- å“ˆå¼—æ¶æ„å’Œå†¯Â·è¯ºä¾æ›¼æ¶æ„æœ€å¤§çš„ä¸åŒå°±æ˜¯å†…å­˜åˆ†ä¸ºç‹¬ç«‹çš„æŒ‡ä»¤å†…å­˜å’Œæ•°æ®å†…å­˜ã€‚
- å’Œå†¯Â·è¯ºä¾æ›¼æ¶æ„ç›¸æ¯”ï¼Œå“ˆä½›æ¶æ„å› ä¸ºæŒ‡ä»¤å†…å­˜çš„è¯»å–å’Œæ•°æ®å†…å­˜çš„è¯»å†™åˆ†å¼€ï¼Œä¸€å®šç¨‹åº¦ä¸Šå¯ä»¥ä¿è¯æŒ‡ä»¤çš„è¿ç»­æ€§ï¼Œä¸ä¼šå› ä¸ºéœ€è¦è®¿é—®å†…å­˜ä¸Šçš„æ•°æ®é€ æˆæŒ‡ä»¤å µå¡ã€‚

Kriterien des von Neumann Rechners  1-5

Struktur des von Neumann Rechners

- CPU
  - Befehlsprozessor (Steuerwerk)
  - Datenprozessor (Rechenwerk)
- Speicher (Daten + Befehle)
- Systembus
  - Datenbus
  - Addessbus
  - Steuerbus

Struktur mit I/O-Prozessor und Busaufteilung







### V10 Befehlsatz

æ“ä½œæ•°æœ‰ä¸‰ç§æ–¹å¼æä¾›ï¼šç«‹å³æ•°ã€å¯„å­˜å™¨å­˜æ”¾çš„æ•°æ®ã€å†…å­˜ä¸­çš„æ•°æ®

Register Operandï¼ŒMemory Operand

MOV AX,0FFFFH AX å³ä¸ºå¯„å­˜å™¨æ“ä½œæ•°ï¼Œæ“ä½œæ•°æœ¬èº«å­˜æ”¾äºå¯„å­˜å™¨ä¸­ï¼Œåœ¨æŒ‡ä»¤ä¸­åªæ˜¯ç»™å‡ºäº†å‡ ä¸ªä½çš„ä»£ç æ¥è¡¨ç¤ºå®ƒå…·ä½“å­˜æ”¾åœ¨å“ªä¸ªå¯„å­˜å™¨ä¸­ã€‚

Main memory used for composite data Â¤ Arrays, structures, dynamic data

Endian 	å­—èŠ‚åº

- Big-Endian :  å°†é«˜åºå­—èŠ‚å­˜å‚¨åœ¨èµ·å§‹åœ°å€ï¼ˆé«˜ä½ç¼–å€ï¼‰
- Little-Endian : å°†ä½åºå­—èŠ‚å­˜å‚¨åœ¨èµ·å§‹åœ°å€ï¼ˆä½ä½ç¼–å€ï¼‰

Registers vs. Memory

Immediate Operands

- ç«‹åˆ»æ•°æ˜¯ä¸€ä¸ªå¸¸é‡ï¼Œå¯ä»¥å†™æˆåè¿›åˆ¶ï¼ˆDï¼‰ï¼Œåå…­è¿›åˆ¶ï¼ˆHï¼‰ï¼Œå…«è¿›åˆ¶ï¼ˆOï¼‰ï¼ŒäºŒè¿›åˆ¶ï¼ˆBï¼‰ã€‚ä¾‹å¦‚ï¼šADD AXï¼Œ0FFHï¼›å…¶ä¸­çš„0FFHå°±æ˜¯ç«‹åˆ»æ•°ã€‚

  é€šä¿—ä¸€ç‚¹çš„ç†è§£ï¼šä¸€ä¸ªä½ å¯ä»¥å‡­ç©ºæå‡ºæ¥ç»™CPUï¼Œä¸éœ€è¦CPUå»å„ç§å¯„å­˜å™¨å–çš„å¸¸é‡æ•°æ®ã€‚

  æ³¨æ„ä¸€ç‚¹ï¼šç«‹å³æ•°åªèƒ½ä½œä¸ºæºæ“ä½œæ•°ï¼Œä¸èƒ½æ”¾åœ¨ç›®çš„æ“ä½œæ•°ä½ç½®ã€‚ä¹Ÿå°±æ˜¯æŒ‡ä»¤ä¸­ç»“æœæ‰€å­˜æ”¾çš„æ•°æ®ä½ã€‚

Instruction Format: Register (R-type)

- Â¤ opcode: operation code 
- Â¤ rd: destination register number 
- Â¤ funct3: 3-bit function code (additional opcode) 
- Â¤ rs1: the first source register number 
- Â¤ rs2: the second source register number 
- Â¤ funct7: 7-bit function code (additional opcode)

Instruction Format: Immediate (I-type)

- immediate: constant operand, or offset added to base address

Shift Operations : slli, srli, srai

AND Operations, OR Operations, XOR Operations å¼‚æˆ–, Conditional Operations

Compiling If Statements

Compiling Loop Statements

Basic Blocks: a sequence of instructions with 1. 2.

More Conditional Operations

- blt rs1, rs2, L1
- bge rs1, rs2, L1

Signed vs. Unsigned





### V11

Procedure Callingï¼š steps required 1-6

? Procedure Call Instructions

Calling Conventionè°ƒç”¨çº¦å®šï¼š Register Usage/ Stack/ Stack Frame/ 

Aligned Access å¯¹é½è®¿é—®

Data Alignment: Structs 		æ•°æ®å¯¹é½

RISC-V Addressing

RISC vs. CISC







# FRAGEN

Buffe å’Œ Cacheçš„åŒºåˆ«

**Buffer**

- Bufferæ˜¯ç‰¹æŒ‡å†…å­˜ä¸­ä¸´æ—¶å­˜æ”¾çš„IOè®¾å¤‡æ•°æ®â€”â€”åŒ…æ‹¬è¯»å–å’Œå†™å…¥

- ï¼ˆç¼“å†²åŒºï¼‰æ˜¯ç³»ç»Ÿä¸¤ç«¯å¤„ç†**é€Ÿåº¦å¹³è¡¡**ï¼ˆä»é•¿æ—¶é—´å°ºåº¦ä¸Šçœ‹ï¼‰æ—¶ä½¿ç”¨çš„ã€‚å®ƒçš„å¼•å…¥æ˜¯ä¸ºäº†å‡å°çŸ­æœŸå†…çªå‘I/Oçš„å½±å“ï¼Œèµ·åˆ°**æµé‡æ•´å½¢**çš„ä½œç”¨ã€‚æ¯”å¦‚ç”Ÿäº§è€…â€”â€”æ¶ˆè´¹è€…é—®é¢˜ï¼Œä»–ä»¬äº§ç”Ÿå’Œæ¶ˆè€—èµ„æºçš„é€Ÿåº¦å¤§ä½“æ¥è¿‘ï¼ŒåŠ ä¸€ä¸ªbufferå¯ä»¥æŠµæ¶ˆæ‰èµ„æºåˆšäº§ç”Ÿ/æ¶ˆè€—æ—¶çš„çªç„¶å˜åŒ–ã€‚
- bufferè¿˜æœ‰ä¸€ä¸ªä½œç”¨æ˜¯ç­‰åˆ°ç”Ÿäº§è€…ç”Ÿäº§äº†è¶³å¤Ÿå¤šçš„ä¸œè¥¿ä¹‹åæ‰¹é‡é€ç»™æ¶ˆè´¹è€…ï¼Œä»¥å‡å°å¤šæ¬¡å°‘é‡è¾“é€å¼•èµ·çš„overheadã€‚
- Bufferçš„æ ¸å¿ƒä½œç”¨æ˜¯ç”¨æ¥ç¼“å†²ï¼Œç¼“å’Œå†²å‡»ã€‚æ¯”å¦‚ä½ æ¯ç§’è¦å†™100æ¬¡ç¡¬ç›˜ï¼Œå¯¹ç³»ç»Ÿå†²å‡»å¾ˆå¤§ï¼Œæµªè´¹äº†å¤§é‡æ—¶é—´åœ¨å¿™ç€å¤„ç†å¼€å§‹å†™å’Œç»“æŸå†™è¿™ä¸¤ä»¶äº‹å˜›ã€‚ç”¨ä¸ªbufferæš‚å­˜èµ·æ¥ï¼Œå˜æˆæ¯10ç§’å†™ä¸€æ¬¡ç¡¬ç›˜ï¼Œå¯¹ç³»ç»Ÿçš„å†²å‡»å°±å¾ˆå°ï¼Œå†™å…¥æ•ˆç‡é«˜äº†ï¼Œæ—¥å­è¿‡å¾—çˆ½äº†ã€‚æå¤§ç¼“å’Œäº†å†²å‡»ã€‚

**Cache**

- ï¼ˆç¼“å­˜ï¼‰åˆ™æ˜¯ç³»ç»Ÿä¸¤ç«¯å¤„ç†**é€Ÿåº¦ä¸åŒ¹é…**æ—¶çš„ä¸€ç§**æŠ˜è¡·ç­–ç•¥**ã€‚å› ä¸ºCPUå’Œmemoryä¹‹é—´çš„é€Ÿåº¦å·®å¼‚è¶Šæ¥è¶Šå¤§ï¼Œæ‰€ä»¥äººä»¬å……åˆ†åˆ©ç”¨æ•°æ®çš„å±€éƒ¨æ€§ï¼ˆlocalityï¼‰ç‰¹å¾ï¼Œé€šè¿‡ä½¿ç”¨å­˜å‚¨ç³»ç»Ÿåˆ†çº§ï¼ˆmemory hierarchyï¼‰çš„ç­–ç•¥æ¥å‡å°è¿™ç§å·®å¼‚å¸¦æ¥çš„å½±å“ã€‚
- bufferè¿˜æœ‰ä¸€ä¸ªä½œç”¨æ˜¯ç­‰åˆ°ç”Ÿäº§è€…ç”Ÿäº§äº†è¶³å¤Ÿå¤šçš„ä¸œè¥¿ä¹‹åæ‰¹é‡é€ç»™æ¶ˆè´¹è€…ï¼Œä»¥å‡å°å¤šæ¬¡å°‘é‡è¾“é€å¼•èµ·çš„overheadã€‚
- æŠŠå½“å‰æœ€å¸¸ç”¨çš„ä¸œè¥¿ï¼Œæ”¾åœ¨æœ€å®¹æ˜“æ‹¿çš„åœ°æ–¹ï¼Œè¿™å°±æ˜¯cacheã€‚ï¼ˆæ­£å¦‚å°æ¹¾çš„ç¿»è¯‘ï¼Œå¿«å–ï¼‰
- Cacheçš„æ ¸å¿ƒä½œç”¨æ˜¯åŠ å¿«å–ç”¨çš„é€Ÿåº¦ã€‚æ¯”å¦‚ä½ ä¸€ä¸ªå¾ˆå¤æ‚çš„è®¡ç®—åšå®Œäº†ï¼Œä¸‹æ¬¡è¿˜è¦ç”¨ç»“æœï¼Œå°±æŠŠç»“æœæ”¾æ‰‹è¾¹ä¸€ä¸ªå¥½æ‹¿çš„åœ°æ–¹å­˜ç€ï¼Œä¸‹æ¬¡ä¸ç”¨å†ç®—äº†ã€‚åŠ å¿«äº†æ•°æ®å–ç”¨çš„é€Ÿåº¦ã€‚









# VOCAL

ISA : instruction Set Architecture

Firmware å›ºä»¶

DCB: äºŒè¿›ç åè¿›æ•°ï¼ˆè‹±è¯­ï¼šBinary-Coded Decimal

HEX: åå…­è¿›åˆ¶ç 

Octal Code: å…«è¿›åˆ¶ç 

Umschaltzeichen ï¼ˆescape symbolsï¼‰: è½¬ä¹‰ç¬¦å·

Stellenwert : å¯¹æ•°

Redixï¼š æ ¹ï¼Œè§£

Vorzeichenbehaftetï¼š å¸¦æœ‰ç¬¦å·çš„

Multiplexerï¼šMUXï¼Œæ•°æ®é€‰æ‹©å™¨ï¼Œå¤šè·¯é€‰æ‹©å™¨ï¼Œé€»è¾‘åŠŸèƒ½æ˜¯åœ¨åœ°å€é€‰æ‹©ä¿¡å·çš„æ§åˆ¶ä¸‹ï¼Œä»å¤šè·¯æ•°æ®ä¸­é€‰æ‹©ä¸€è·¯æ•°æ®ä½œä¸ºè¾“å‡ºä¿¡å·

Festwertspeicherï¼šROM åªè¯»å­˜è´®å™¨

Speichergliederï¼šå­˜å‚¨å…ƒä»¶

Belegungenï¼šå ç”¨ï¼Œåˆ†é…

Schaltnetzï¼šç»„åˆé€»è¾‘ç”µè·¯

LMB: local memory bus æœ¬åœ°å†…å­˜æ€»çº¿

TLB: Translation Lookaside Buffer è½¬è¯‘åå¤‡ç¼“å†²å™¨,CPUçš„ä¸€ç§ç¼“å­˜

- ITLB : Instruction TLB
- UTLB : Unified TLB
- DTLB : Data TLB

FPUï¼š Float Point Unitï¼Œæµ®ç‚¹è¿ç®—å•å…ƒ

BIOS(Basic Input Output System)

bne, bdq cmp ç›¸å½“äºæµç¨‹å›¾çš„è±å½¢

BEQæŒ‡ä»¤æ˜¯â€œç›¸ç­‰æˆ–ä¸º0åˆ™è·³è½¬æŒ‡ä»¤â€

```c++
cmp r1,r2  
bne copy_loop
//è¿™ä¸ªcmpæ­é…ä¸‹è¾¹çš„bneæŒ‡ä»¤æ„æˆäº†å¦‚æœr1â‰ r2åˆ™æ‰§è¡ŒbneæŒ‡ä»¤ï¼Œè·³è½¬åˆ°copy_loopå‡½æ•°å¤„æ‰§è¡Œã€‚å¦åˆ™ï¼Œå°±è·³è¿‡ä¸‹è¾¹çš„bneæŒ‡ä»¤å‘ä¸‹æ‰§è¡Œã€‚
  
cmp r0,r1
beq clean_bss
//å¦‚æœr0=r1ï¼Œå°±æ‰§è¡Œbeqï¼Œè·³è½¬åˆ°clean_bsså‡½æ•°å¤„æ‰§è¡Œï¼Œå¦åˆ™è·³è¿‡beqå‘ä¸‹æ‰§è¡Œã€‚
```

















