# <center>计算机组成原理实验报告<center>

**实验名称：4个数加和器   班级：张金老师   姓名：王众  学号：2313211**

**实验老师：董前琨   实验地点：实验楼306 实验时间：2025.3.16**

## 一、实验目的

1. 熟悉LS-CPU-EXB-002 实验箱和软件平台。
2.  掌握利用该实验箱各项功能开发组成原理和体系结构实验的方法。
3. 理解并掌握加法器的原理和设计。 
4. 熟悉并运用verilog 语言进行电路设计。
5. 为后续设计cpu的实验打下基础。



## 二、实验主要内容

1. 初步接触 Verilog语言， 使用 vivado软件来进行电路的设计，学会如何建立源文件、设计外围模 块、对电路进行综合和实现等功能，了解基本的电路上箱验证的方法。
2. 结合实验指导手册中的实验一（加法器实验）完成功能改进，实现一个能完成4个32位数的加法的 加法器。



## 三、实验原理图

​	![691fdddcc9eeaa9b6f767e32664fd18](D:\WeChat Files\wxid_dgezzh4ieb0q12\FileStorage\Temp\691fdddcc9eeaa9b6f767e32664fd18.png)

在原理图中，我们使用4个`operand`进行叠加，由于加数由2个变为了4个，所以仅为和输出分别要变为各2个。即`cin`和`cin2`，`cout`和`cout2`。在输入端口的选择中我们使用二位的`sel`来确定输出端口，分别对应实验箱的1，3端口。`input_sel`和`input_sel1`分别用于指定输入数，有一个二位的二进制数来表示1-4一共四个输入数。`adder.v`模块用于主要函数的实现，`adder_display.v`用于串联整个工程。



## 四、实验步骤

### 1.adder模块的实现

#### 模块目的

​	首先，我们需要实现的是4个32位二进制数的相加操作，在原来的2个32位二进制数的相加操作中，我们只需要一个进位和一个输入，但是在输入的数变为4个之后，我们需要2个进位和2个输入。

​	在代码具体实现的部分，我们首先使用4个32位宽的输入`operand`来进行原始数据的输入，再使用两个仅为输入`cin`和 `cin2`,两个高进位出`cout`和`cout2`。

#### 具体修改

​	1.首先，在`input`待加和数的数量上从2个`operand`变为了4个`operand`。

```verilog
	input  [31:0] operand1,
    input  [31:0] operand2,
    input  [31:0] operand3,
    input  [31:0] operand4,
```

​	2.然后，在进位输入的方面从一个输入变为了2个

```verilog
	input         cin,
    input         cin2, 
```

​	3.同理可得，在修改进位输入`cin`之后，我们也需要对高位的进位`cout`进行相应的修改，也将其变为2个。

```verilog
	output        cout,
    output        cout2 
```

​	4.在具体计算方面我使用了一个34位的`wire`来存储计算的结果，`cout`和`cout2`分别取最高位和第二高位，剩下的部分作为`sum`存储。在输入进位的处理方面，我们将`cin`直接加和，将`cin2`向左移1位达到乘二的操作，再进行相加。

```verilog
 	wire [33:0] sum;
    assign sum = {2'b0,operand1} + {2'b0,operand2} + 
    {2'b0,operand3} + {2'b0,operand4} + {33'b0,cin} + {32'b0,cin2,1'b0};
    assign cout  = sum[32];      
    assign cout2 = sum[33];     
    assign result = sum[31:0]; 
```

### 2.adder_display模块的实现

#### 功能解释

​	`adder_display` 是本项目的外围模块，该外围模块调用 `adder32.v` ，并且调用触摸屏上的模块， 以便于在板上获得实验结果。



#### 修改

​	1.对于语句`input input_sel`,意思是当`sel`置为0时，代表现在输入的加数是1(`oprand1`)，当`sel`置为0时，代表当前输入为加数2（`oprand2`）。现在要实现的是4个数的加和，所以我们将`sel`代表高位`sel1`代表低位，当这个二进制数取遍0~3时，代表对应的4个加数。

```verilog
input [1:0] input_sel
```

​	2.对于语句`input sw_cin`和`output led_cout`这两个语句，原先是用来实现进位和显示LED灯的，我们现在在此处都加成两个，用`cin`和`cin2`、`cout`和`cout2`实现两位的进位和两位的输入。

```verilog
	input sw_cin,
	input sw_cin2,
	output led_cout,
	output led_cout2, 
```

​	3.接下来的是对调用加法模块的修改。原来的代码因为只使用了2个32位的寄存器`oprand1`和`operand2`，所以只需要使用一个`adder_cin`和一个`adder_cout`,但是现在我们需要使用4个寄存器，同时还需要两个`cin`和`cout`。所以对于加法模块的调用和上面一样，对`operand`和`cin`、`cout`的数量进行修改。

```verilog
reg  [31:0] adder_operand1;
reg  [31:0] adder_operand2;
reg  [31:0] adder_operand3;
reg  [31:0] adder_operand4;
wire        adder_cin;
wire        adder_cin2;    // 新增的第二个进位输入信号
wire [31:0] adder_result  ;
wire        adder_cout;
wire        adder_cout2;   // 新增的第二个进位输出信号
adder adder_module(
    .operand1(adder_operand1),
    .operand2(adder_operand2),
    .operand3(adder_operand3),
    .operand4(adder_operand4),
    .cin     (adder_cin     ),
    .cin2    (adder_cin2    ),  // 新增的第二个进位输入连接
    .result  (adder_result  ),
    .cout    (adder_cout    ),
    .cout2   (adder_cout2   )   // 新增的第二个进位输出连接
);
assign adder_cin = sw_cin;
assign adder_cin2 = sw_cin2;    // 连接第二个进位输入
assign led_cout  = adder_cout;
assign led_cout2  = adder_cout2;
```

​	4.然后就是对于数的输入的修改，原先的实现方式是通过`input sel`来进行控制，现在我们有了一个二维的二进制数所以我们会得到`00/01/10/11`四种可能的情况。我们需要让他们一一进行对应。

​	按照原来的方法我们编写语句，当 `sel` 和 `sel1` 都为0时，代表输出加数1；当 `sel` 为0， `sel1` 为1 时，代表输出加数2；当 `sel` 为1， `sel1` 为0时，代表输出加数3；当 `sel` 和 `sel1` 都为1时，代表输出加数4。

```verilog
always @(posedge clk)
    begin
        if (!resetn)
            begin
                adder_operand3 <= 32'd0;
            end
        else if (input_valid &&input_sel == 2'b10)
            begin
                adder_operand3 <= input_value;
            end
    end

always @(posedge clk)
    begin
        if (!resetn)
            begin
                adder_operand4 <= 32'd0;
            end
        else if (input_valid &&input_sel == 2'b11)
            begin
                adder_operand4 <= input_value;
            end
    end
```

​	5.最后是输出到触摸屏的模块，我们只需要将原来的调用加法从2变为4即可。

```verilog
6'd4 :
begin
    display_valid <= 1'b1;
    display_name  <= "ADD_4";
    display_value <= adder_operand4;
end
6'd5 :
begin
    display_valid <= 1'b1;
    display_name  <= "RESUL";
    display_value <= adder_result;
end
```

### 3.testbench模块的实现

#### 功能

​	该部分是用于实现功能仿真，以此来检验功能的正确性，在出错的情况下可以准确定位到错误的位 置。我们需要将输入激励由2个改到4个，进位信号由1个改到2个就可以了

#### 具体修改

​	1.将输入寄存器改为4个，进位寄存器改为2个，输出改为2个。

```verilog
reg [31:0] operand1;
reg [31:0] operand2;
reg [31:0] operand3;
reg [31:0] operand4;
reg cin;
reg cin1;

wire [31:0] result;
wire cout;
wire cout1;
```

​	2.`uut`模块同理

```verilog
adder32 uut (
    .operand1(operand1),
    .operand2(operand2),
    .operand3(operand3),
    .operand4(operand4),
    .cin(cin),
    .cin1(cin1),
    .result(result),
    .cout(cout),
    .cout1(cout1)
);

```

​	3.对于开始模拟的版块，我们修改初始输入的个数，从2改为4，这样实现了初始的四输入。同样 的，修改 `cin` 的个数，修改后期随机生成模拟的变量个数，即可实现模拟仿真的功能。

```verilog
initial begin
    operand1 = 0;
    operand2 = 0;
    operand3 = 0;
    operand4 = 0;
    cin = 0;
    cin1= 0;
    #100;
end
always #10 operand1 = $random;
always #10 operand2 = $random;
always #10 operand3 = $random;
always #10 operand4 = $random;
always #10 cin = {$random} % 2;
always #10 cin1 = {$random} % 2;
```

### 4.约束文件

#### 功能

​	该文件是一个约束文件，功能是添加引脚绑定，使实验箱的引脚与我们的功能联系起来。

#### 修改

​	1.修改对应的输出LED灯，写两句，分别对应相应的引脚。

```verilog
set_property PACKAGE_PIN H7   [get_ports led_cout]
set_property PACKAGE_PIN D5   [get_ports led_cout2]
```

​	2.修改对应的 `sel` 和 `cin` 的引脚，分别对应到实验箱的1-4开关，通过开关的切换就可以实现加数的 选择与进位的输入。后面的对于 `IOSTANDARD` 的修改也是同理，就不再说明了。

```verilog
set_property PACKAGE_PIN AC21 [get_ports {input_sel[0]}]
set_property PACKAGE_PIN AD24 [get_ports {input_sel[1]}]
set_property PACKAGE_PIN AC23 [get_ports sw_cin]
set_property PACKAGE_PIN AC22 [get_ports sw_cin2]
```

## 五、仿真实验

我们在vivada上进行仿真实验，经十六位计算器我们可以得知这两张照片中的相加符合预期是正确的.

![43cdb0055d772ff81191a59bef3f097](D:\WeChat Files\wxid_dgezzh4ieb0q12\FileStorage\Temp\43cdb0055d772ff81191a59bef3f097.png)

![353478391f0c5542383989be8af0ef0](D:\WeChat Files\wxid_dgezzh4ieb0q12\FileStorage\Temp\353478391f0c5542383989be8af0ef0.png)

## 六、上箱验证

（1）不使用加数且输入进位为1![image-20250318222358273](C:\Users\coffe\AppData\Roaming\Typora\typora-user-images\image-20250318222358273.png)

（2）不使用加数且进位为2

![image-20250318223200145](C:\Users\coffe\AppData\Roaming\Typora\typora-user-images\image-20250318223200145.png)

（3）不适用加数且进位为3

![image-20250318223229615](C:\Users\coffe\AppData\Roaming\Typora\typora-user-images\image-20250318223229615.png)

（4）输入为0，且向上进一位

![image-20250318223330123](C:\Users\coffe\AppData\Roaming\Typora\typora-user-images\image-20250318223330123.png)

（5）进两位

![image-20250318223359857](C:\Users\coffe\AppData\Roaming\Typora\typora-user-images\image-20250318223359857.png)

（6）输入全为FFFFFFFF并且输入为3，结果输出为`11`和`FFFFFFFF	`.

![image-20250318223521667](C:\Users\coffe\AppData\Roaming\Typora\typora-user-images\image-20250318223521667.png)

(7)输入为1的普通加法

![image-20250318223555185](C:\Users\coffe\AppData\Roaming\Typora\typora-user-images\image-20250318223555185.png)

<center>以上的结果说明我们的模块设计正确，实验完成！<center>

## 七、总结感想

1. 通过这次实验，我学会了如何在vivado上创建一个新的项目，学会了如何去调试，如何编译运行， 如何做仿真，如何将工程与实验箱联系起来，入门了verilog语言。
2. 了解了加法运算的基本原理，并在上机课上得到了实现，对理论课的知识理解地更加透彻了。
3. 对于vivado的三类基本文件——设计文件、约束文件、仿真文件有了初步的了解，学会了如何在项 目中创建这些文件或者是导入这些文件。
4. 了解了外围模块文件的作用，在实验报告前面的整体流程中， adder_display 就是起到了一个外围 的作用，在内部调用了 adder32 文件，并直接能够调用函数 adder32 ，类似于C++中的类与对象的 原理。
5. 考虑到4个数相加的进位可能性，我尝试了将原来的1位进位都修改为了两位进位，并在项目中进行 修改与实践，使我对于项目代码有了更深入的了解。