TimeQuest Timing Analyzer report for MDT90P01
Sun May 20 16:14:53 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'c0'
 12. Slow Model Hold: 'c0'
 13. Slow Model Minimum Pulse Width: 'c0'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Fast Model Setup Summary
 17. Fast Model Hold Summary
 18. Fast Model Recovery Summary
 19. Fast Model Removal Summary
 20. Fast Model Minimum Pulse Width Summary
 21. Fast Model Setup: 'c0'
 22. Fast Model Hold: 'c0'
 23. Fast Model Minimum Pulse Width: 'c0'
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Multicorner Timing Analysis Summary
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Setup Transfers
 30. Hold Transfers
 31. Report TCCS
 32. Report RSKM
 33. Unconstrained Paths
 34. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MDT90P01                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; c0         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { c0 }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 172.59 MHz ; 172.59 MHz      ; c0         ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; c0    ; -3.057 ; -181.256      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; c0    ; 0.445 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; c0    ; -1.631 ; -95.725               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'c0'                                                                                                                                             ;
+--------+----------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.057 ; Instruction_Decoder:dec_inst|is_and          ; W_Reg:wreg_inst|w_content[3]         ; c0           ; c0          ; 1.000        ; -0.005     ; 4.090      ;
; -3.013 ; Instruction_Decoder:dec_inst|place_immediate ; W_Reg:wreg_inst|w_content[3]         ; c0           ; c0          ; 1.000        ; -0.005     ; 4.046      ;
; -2.964 ; Instruction_Decoder:dec_inst|immediate[1]    ; W_Reg:wreg_inst|w_content[3]         ; c0           ; c0          ; 1.000        ; -0.005     ; 3.997      ;
; -2.912 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[2][0]  ; c0           ; c0          ; 1.000        ; -0.002     ; 3.948      ;
; -2.910 ; Program_Counter:pc_inst|pc_int[0]            ; Program_Counter:pc_inst|pc_int[5]    ; c0           ; c0          ; 1.000        ; 0.000      ; 3.948      ;
; -2.881 ; Instruction_Decoder:dec_inst|is_and          ; W_Reg:wreg_inst|w_content[1]         ; c0           ; c0          ; 1.000        ; -0.005     ; 3.914      ;
; -2.872 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[5][2]  ; c0           ; c0          ; 1.000        ; -0.005     ; 3.905      ;
; -2.867 ; RAM_Memory:ram_inst|reg_read_data[1]         ; W_Reg:wreg_inst|w_content[3]         ; c0           ; c0          ; 1.000        ; 0.003      ; 3.908      ;
; -2.856 ; RAM_Memory:ram_inst|reg_read_data[3]         ; W_Reg:wreg_inst|w_content[3]         ; c0           ; c0          ; 1.000        ; 0.003      ; 3.897      ;
; -2.812 ; RAM_Memory:ram_inst|reg_read_data[2]         ; W_Reg:wreg_inst|w_content[3]         ; c0           ; c0          ; 1.000        ; 0.003      ; 3.853      ;
; -2.754 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[8][1]  ; c0           ; c0          ; 1.000        ; -0.005     ; 3.787      ;
; -2.750 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[13][1] ; c0           ; c0          ; 1.000        ; -0.005     ; 3.783      ;
; -2.749 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[13][2] ; c0           ; c0          ; 1.000        ; -0.005     ; 3.782      ;
; -2.748 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[15][3] ; c0           ; c0          ; 1.000        ; -0.005     ; 3.781      ;
; -2.747 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[15][1] ; c0           ; c0          ; 1.000        ; -0.005     ; 3.780      ;
; -2.742 ; Program_Counter:pc_inst|pc_int[0]            ; Program_Counter:pc_inst|pc_int[1]    ; c0           ; c0          ; 1.000        ; 0.000      ; 3.780      ;
; -2.721 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[10][2] ; c0           ; c0          ; 1.000        ; -0.005     ; 3.754      ;
; -2.720 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[10][1] ; c0           ; c0          ; 1.000        ; -0.005     ; 3.753      ;
; -2.720 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[10][3] ; c0           ; c0          ; 1.000        ; -0.005     ; 3.753      ;
; -2.719 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[15][0] ; c0           ; c0          ; 1.000        ; -0.005     ; 3.752      ;
; -2.717 ; Instruction_Decoder:dec_inst|reg_write_en    ; RAM_Memory:ram_inst|reg_array[2][0]  ; c0           ; c0          ; 1.000        ; -0.002     ; 3.753      ;
; -2.703 ; Instruction_Decoder:dec_inst|immediate[1]    ; W_Reg:wreg_inst|w_content[1]         ; c0           ; c0          ; 1.000        ; -0.005     ; 3.736      ;
; -2.695 ; Instruction_Decoder:dec_inst|place_immediate ; W_Reg:wreg_inst|w_content[1]         ; c0           ; c0          ; 1.000        ; -0.005     ; 3.728      ;
; -2.679 ; Instruction_Decoder:dec_inst|reg_write_en    ; RAM_Memory:ram_inst|reg_array[5][2]  ; c0           ; c0          ; 1.000        ; -0.005     ; 3.712      ;
; -2.657 ; RAM_Memory:ram_inst|reg_read_data[2]         ; W_Reg:wreg_inst|reg_write_data[3]    ; c0           ; c0          ; 1.000        ; 0.004      ; 3.699      ;
; -2.619 ; Program_Counter:pc_inst|pc_int[1]            ; Program_Counter:pc_inst|pc_int[5]    ; c0           ; c0          ; 1.000        ; 0.000      ; 3.657      ;
; -2.611 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[2][3]  ; c0           ; c0          ; 1.000        ; -0.004     ; 3.645      ;
; -2.608 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[5][3]  ; c0           ; c0          ; 1.000        ; -0.008     ; 3.638      ;
; -2.607 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[2][1]  ; c0           ; c0          ; 1.000        ; -0.004     ; 3.641      ;
; -2.602 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[7][0]  ; c0           ; c0          ; 1.000        ; -0.004     ; 3.636      ;
; -2.602 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[7][1]  ; c0           ; c0          ; 1.000        ; -0.004     ; 3.636      ;
; -2.601 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[7][2]  ; c0           ; c0          ; 1.000        ; -0.004     ; 3.635      ;
; -2.581 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[15][2] ; c0           ; c0          ; 1.000        ; -0.005     ; 3.614      ;
; -2.567 ; RAM_Memory:ram_inst|reg_read_data[2]         ; W_Reg:wreg_inst|w_content[2]         ; c0           ; c0          ; 1.000        ; 0.003      ; 3.608      ;
; -2.567 ; Instruction_Decoder:dec_inst|reg_addr[1]     ; RAM_Memory:ram_inst|reg_read_data[3] ; c0           ; c0          ; 1.000        ; -0.008     ; 3.597      ;
; -2.559 ; Instruction_Decoder:dec_inst|reg_write_en    ; RAM_Memory:ram_inst|reg_array[8][1]  ; c0           ; c0          ; 1.000        ; -0.005     ; 3.592      ;
; -2.557 ; Instruction_Decoder:dec_inst|reg_write_en    ; RAM_Memory:ram_inst|reg_array[13][1] ; c0           ; c0          ; 1.000        ; -0.005     ; 3.590      ;
; -2.556 ; Instruction_Decoder:dec_inst|reg_write_en    ; RAM_Memory:ram_inst|reg_array[13][2] ; c0           ; c0          ; 1.000        ; -0.005     ; 3.589      ;
; -2.555 ; Instruction_Decoder:dec_inst|reg_write_en    ; RAM_Memory:ram_inst|reg_array[15][3] ; c0           ; c0          ; 1.000        ; -0.005     ; 3.588      ;
; -2.554 ; Instruction_Decoder:dec_inst|reg_write_en    ; RAM_Memory:ram_inst|reg_array[15][1] ; c0           ; c0          ; 1.000        ; -0.005     ; 3.587      ;
; -2.549 ; Program_Counter:pc_inst|pc_int[2]            ; Program_Counter:pc_inst|pc_int[5]    ; c0           ; c0          ; 1.000        ; 0.000      ; 3.587      ;
; -2.526 ; Instruction_Decoder:dec_inst|reg_write_en    ; RAM_Memory:ram_inst|reg_array[10][2] ; c0           ; c0          ; 1.000        ; -0.005     ; 3.559      ;
; -2.526 ; Instruction_Decoder:dec_inst|reg_write_en    ; RAM_Memory:ram_inst|reg_array[15][0] ; c0           ; c0          ; 1.000        ; -0.005     ; 3.559      ;
; -2.525 ; Instruction_Decoder:dec_inst|reg_write_en    ; RAM_Memory:ram_inst|reg_array[10][1] ; c0           ; c0          ; 1.000        ; -0.005     ; 3.558      ;
; -2.525 ; Instruction_Decoder:dec_inst|reg_write_en    ; RAM_Memory:ram_inst|reg_array[10][3] ; c0           ; c0          ; 1.000        ; -0.005     ; 3.558      ;
; -2.524 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[8][2]  ; c0           ; c0          ; 1.000        ; -0.005     ; 3.557      ;
; -2.524 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[8][3]  ; c0           ; c0          ; 1.000        ; -0.005     ; 3.557      ;
; -2.522 ; W_Reg:wreg_inst|w_to_ram                     ; RAM_Memory:ram_inst|reg_array[2][0]  ; c0           ; c0          ; 1.000        ; 0.001      ; 3.561      ;
; -2.521 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[10][0] ; c0           ; c0          ; 1.000        ; -0.005     ; 3.554      ;
; -2.519 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[8][0]  ; c0           ; c0          ; 1.000        ; -0.005     ; 3.552      ;
; -2.519 ; W_Reg:wreg_inst|w_content[3]                 ; W_Reg:wreg_inst|w_content[3]         ; c0           ; c0          ; 1.000        ; 0.000      ; 3.557      ;
; -2.507 ; Instruction_Decoder:dec_inst|reg_addr[1]     ; RAM_Memory:ram_inst|reg_read_data[1] ; c0           ; c0          ; 1.000        ; -0.008     ; 3.537      ;
; -2.504 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[13][3] ; c0           ; c0          ; 1.000        ; -0.005     ; 3.537      ;
; -2.501 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[13][0] ; c0           ; c0          ; 1.000        ; -0.005     ; 3.534      ;
; -2.491 ; Instruction_Decoder:dec_inst|is_and          ; W_Reg:wreg_inst|w_content[2]         ; c0           ; c0          ; 1.000        ; -0.005     ; 3.524      ;
; -2.487 ; W_Reg:wreg_inst|w_to_ram                     ; RAM_Memory:ram_inst|reg_array[5][2]  ; c0           ; c0          ; 1.000        ; -0.002     ; 3.523      ;
; -2.424 ; Program_Counter:pc_inst|pc_int[3]            ; Program_Counter:pc_inst|pc_int[5]    ; c0           ; c0          ; 1.000        ; 0.000      ; 3.462      ;
; -2.422 ; RAM_Memory:ram_inst|reg_read_data[0]         ; W_Reg:wreg_inst|w_content[1]         ; c0           ; c0          ; 1.000        ; -0.002     ; 3.458      ;
; -2.416 ; Instruction_Decoder:dec_inst|reg_write_en    ; RAM_Memory:ram_inst|reg_array[2][3]  ; c0           ; c0          ; 1.000        ; -0.004     ; 3.450      ;
; -2.415 ; Instruction_Decoder:dec_inst|reg_write_en    ; RAM_Memory:ram_inst|reg_array[5][3]  ; c0           ; c0          ; 1.000        ; -0.008     ; 3.445      ;
; -2.412 ; Instruction_Decoder:dec_inst|reg_write_en    ; RAM_Memory:ram_inst|reg_array[2][1]  ; c0           ; c0          ; 1.000        ; -0.004     ; 3.446      ;
; -2.409 ; Instruction_Decoder:dec_inst|reg_write_en    ; RAM_Memory:ram_inst|reg_array[7][0]  ; c0           ; c0          ; 1.000        ; -0.004     ; 3.443      ;
; -2.409 ; Instruction_Decoder:dec_inst|reg_write_en    ; RAM_Memory:ram_inst|reg_array[7][1]  ; c0           ; c0          ; 1.000        ; -0.004     ; 3.443      ;
; -2.408 ; Instruction_Decoder:dec_inst|reg_write_en    ; RAM_Memory:ram_inst|reg_array[7][2]  ; c0           ; c0          ; 1.000        ; -0.004     ; 3.442      ;
; -2.397 ; Pipeline_State:pipe_inst|state_mem[0]        ; W_Reg:wreg_inst|reg_write_data[0]    ; c0           ; c0          ; 0.500        ; 0.001      ; 2.936      ;
; -2.397 ; Pipeline_State:pipe_inst|state_mem[0]        ; W_Reg:wreg_inst|reg_write_data[1]    ; c0           ; c0          ; 0.500        ; 0.001      ; 2.936      ;
; -2.397 ; Pipeline_State:pipe_inst|state_mem[0]        ; W_Reg:wreg_inst|reg_write_data[2]    ; c0           ; c0          ; 0.500        ; 0.001      ; 2.936      ;
; -2.397 ; Pipeline_State:pipe_inst|state_mem[0]        ; W_Reg:wreg_inst|reg_write_data[3]    ; c0           ; c0          ; 0.500        ; 0.001      ; 2.936      ;
; -2.391 ; Instruction_Decoder:dec_inst|immediate[0]    ; W_Reg:wreg_inst|w_content[0]         ; c0           ; c0          ; 1.000        ; -0.005     ; 3.424      ;
; -2.388 ; Instruction_Decoder:dec_inst|reg_write_en    ; RAM_Memory:ram_inst|reg_array[15][2] ; c0           ; c0          ; 1.000        ; -0.005     ; 3.421      ;
; -2.388 ; Instruction_Decoder:dec_inst|immediate[0]    ; W_Reg:wreg_inst|w_content[2]         ; c0           ; c0          ; 1.000        ; -0.005     ; 3.421      ;
; -2.388 ; Instruction_Decoder:dec_inst|place_immediate ; W_Reg:wreg_inst|w_content[0]         ; c0           ; c0          ; 1.000        ; -0.005     ; 3.421      ;
; -2.377 ; W_Reg:wreg_inst|w_content[2]                 ; W_Reg:wreg_inst|reg_write_data[2]    ; c0           ; c0          ; 1.000        ; 0.001      ; 3.416      ;
; -2.365 ; W_Reg:wreg_inst|w_to_ram                     ; RAM_Memory:ram_inst|reg_array[13][1] ; c0           ; c0          ; 1.000        ; -0.002     ; 3.401      ;
; -2.364 ; W_Reg:wreg_inst|w_to_ram                     ; RAM_Memory:ram_inst|reg_array[8][1]  ; c0           ; c0          ; 1.000        ; -0.002     ; 3.400      ;
; -2.364 ; W_Reg:wreg_inst|w_to_ram                     ; RAM_Memory:ram_inst|reg_array[13][2] ; c0           ; c0          ; 1.000        ; -0.002     ; 3.400      ;
; -2.363 ; W_Reg:wreg_inst|w_to_ram                     ; RAM_Memory:ram_inst|reg_array[15][3] ; c0           ; c0          ; 1.000        ; -0.002     ; 3.399      ;
; -2.362 ; W_Reg:wreg_inst|w_to_ram                     ; RAM_Memory:ram_inst|reg_array[15][1] ; c0           ; c0          ; 1.000        ; -0.002     ; 3.398      ;
; -2.356 ; Instruction_Decoder:dec_inst|reg_addr[1]     ; RAM_Memory:ram_inst|reg_read_data[2] ; c0           ; c0          ; 1.000        ; -0.008     ; 3.386      ;
; -2.354 ; Instruction_Decoder:dec_inst|reg_addr[3]     ; RAM_Memory:ram_inst|reg_read_data[1] ; c0           ; c0          ; 1.000        ; -0.008     ; 3.384      ;
; -2.351 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[5][0]  ; c0           ; c0          ; 1.000        ; -0.005     ; 3.384      ;
; -2.351 ; Instruction_Decoder:dec_inst|place_immediate ; W_Reg:wreg_inst|w_content[2]         ; c0           ; c0          ; 1.000        ; -0.005     ; 3.384      ;
; -2.348 ; Program_Counter:pc_inst|pc_int[4]            ; Program_Counter:pc_inst|pc_int[5]    ; c0           ; c0          ; 1.000        ; 0.000      ; 3.386      ;
; -2.347 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[5][1]  ; c0           ; c0          ; 1.000        ; -0.005     ; 3.380      ;
; -2.347 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[2][2]  ; c0           ; c0          ; 1.000        ; -0.005     ; 3.380      ;
; -2.344 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_array[7][3]  ; c0           ; c0          ; 1.000        ; -0.005     ; 3.377      ;
; -2.344 ; Instruction_Decoder:dec_inst|reg_addr[3]     ; RAM_Memory:ram_inst|reg_read_data[3] ; c0           ; c0          ; 1.000        ; -0.008     ; 3.374      ;
; -2.338 ; Instruction_Decoder:dec_inst|read_w          ; W_Reg:wreg_inst|reg_write_data[3]    ; c0           ; c0          ; 1.000        ; -0.004     ; 3.372      ;
; -2.334 ; W_Reg:wreg_inst|w_to_ram                     ; RAM_Memory:ram_inst|reg_array[15][0] ; c0           ; c0          ; 1.000        ; -0.002     ; 3.370      ;
; -2.331 ; Pipeline_State:pipe_inst|state_mem[0]        ; RAM_Memory:ram_inst|reg_array[2][0]  ; c0           ; c0          ; 0.500        ; 0.003      ; 2.872      ;
; -2.331 ; W_Reg:wreg_inst|w_to_ram                     ; RAM_Memory:ram_inst|reg_array[10][2] ; c0           ; c0          ; 1.000        ; -0.002     ; 3.367      ;
; -2.330 ; W_Reg:wreg_inst|w_to_ram                     ; RAM_Memory:ram_inst|reg_array[10][1] ; c0           ; c0          ; 1.000        ; -0.002     ; 3.366      ;
; -2.330 ; W_Reg:wreg_inst|w_to_ram                     ; RAM_Memory:ram_inst|reg_array[10][3] ; c0           ; c0          ; 1.000        ; -0.002     ; 3.366      ;
; -2.329 ; Instruction_Decoder:dec_inst|reg_write_en    ; RAM_Memory:ram_inst|reg_array[8][2]  ; c0           ; c0          ; 1.000        ; -0.005     ; 3.362      ;
; -2.329 ; Instruction_Decoder:dec_inst|reg_write_en    ; RAM_Memory:ram_inst|reg_array[8][3]  ; c0           ; c0          ; 1.000        ; -0.005     ; 3.362      ;
; -2.328 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_read_data[2] ; c0           ; c0          ; 1.000        ; -0.008     ; 3.358      ;
; -2.326 ; Instruction_Decoder:dec_inst|reg_write_en    ; RAM_Memory:ram_inst|reg_array[10][0] ; c0           ; c0          ; 1.000        ; -0.005     ; 3.359      ;
; -2.324 ; Instruction_Decoder:dec_inst|reg_write_en    ; RAM_Memory:ram_inst|reg_array[8][0]  ; c0           ; c0          ; 1.000        ; -0.005     ; 3.357      ;
; -2.313 ; RAM_Memory:ram_inst|reg_array[5][1]          ; RAM_Memory:ram_inst|reg_read_data[1] ; c0           ; c0          ; 1.000        ; -0.003     ; 3.348      ;
; -2.311 ; Instruction_Decoder:dec_inst|reg_write_en    ; RAM_Memory:ram_inst|reg_array[13][3] ; c0           ; c0          ; 1.000        ; -0.005     ; 3.344      ;
+--------+----------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'c0'                                                                                                                                                     ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; Pipeline_State:pipe_inst|state_mem[0]        ; Pipeline_State:pipe_inst|state_mem[0]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Pipeline_State:pipe_inst|state_mem[1]        ; Pipeline_State:pipe_inst|state_mem[1]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Pipeline_State:pipe_inst|state_mem[2]        ; Pipeline_State:pipe_inst|state_mem[2]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Instruction_Decoder:dec_inst|is_ret~reg0     ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[10][0]         ; RAM_Memory:ram_inst|reg_array[10][0]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[8][0]          ; RAM_Memory:ram_inst|reg_array[8][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[15][0]         ; RAM_Memory:ram_inst|reg_array[15][0]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[13][0]         ; RAM_Memory:ram_inst|reg_array[13][0]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[7][0]          ; RAM_Memory:ram_inst|reg_array[7][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[0][0]          ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[2][0]          ; RAM_Memory:ram_inst|reg_array[2][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[5][0]          ; RAM_Memory:ram_inst|reg_array[5][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[0][1]          ; RAM_Memory:ram_inst|reg_array[0][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[2][1]          ; RAM_Memory:ram_inst|reg_array[2][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[8][1]          ; RAM_Memory:ram_inst|reg_array[8][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[10][1]         ; RAM_Memory:ram_inst|reg_array[10][1]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[7][1]          ; RAM_Memory:ram_inst|reg_array[7][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[5][1]          ; RAM_Memory:ram_inst|reg_array[5][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[13][1]         ; RAM_Memory:ram_inst|reg_array[13][1]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[15][1]         ; RAM_Memory:ram_inst|reg_array[15][1]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[0][2]          ; RAM_Memory:ram_inst|reg_array[0][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[2][2]          ; RAM_Memory:ram_inst|reg_array[2][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[7][2]          ; RAM_Memory:ram_inst|reg_array[7][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[5][2]          ; RAM_Memory:ram_inst|reg_array[5][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[13][2]         ; RAM_Memory:ram_inst|reg_array[13][2]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[10][2]         ; RAM_Memory:ram_inst|reg_array[10][2]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[8][2]          ; RAM_Memory:ram_inst|reg_array[8][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[15][2]         ; RAM_Memory:ram_inst|reg_array[15][2]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[0][3]          ; RAM_Memory:ram_inst|reg_array[0][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[2][3]          ; RAM_Memory:ram_inst|reg_array[2][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[8][3]          ; RAM_Memory:ram_inst|reg_array[8][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[10][3]         ; RAM_Memory:ram_inst|reg_array[10][3]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[5][3]          ; RAM_Memory:ram_inst|reg_array[5][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[7][3]          ; RAM_Memory:ram_inst|reg_array[7][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[15][3]         ; RAM_Memory:ram_inst|reg_array[15][3]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; RAM_Memory:ram_inst|reg_array[13][3]         ; RAM_Memory:ram_inst|reg_array[13][3]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Stack:stack_int|idx[0]                       ; Stack:stack_int|idx[0]                       ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Stack:stack_int|idx[1]                       ; Stack:stack_int|idx[1]                       ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.621 ; Stack:stack_int|idx[0]                       ; Stack:stack_int|idx[1]                       ; c0           ; c0          ; 0.000        ; 0.000      ; 0.907      ;
; 0.672 ; Pipeline_State:pipe_inst|state_mem[2]        ; Pipeline_State:pipe_inst|state_mem[1]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.958      ;
; 0.674 ; Pipeline_State:pipe_inst|state_mem[2]        ; Pipeline_State:pipe_inst|state_mem[0]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.960      ;
; 0.829 ; Pipeline_State:pipe_inst|state_mem[1]        ; Pipeline_State:pipe_inst|state_mem[2]        ; c0           ; c0          ; 0.000        ; 0.000      ; 1.115      ;
; 0.978 ; W_Reg:wreg_inst|reg_write_data[3]            ; RAM_Memory:ram_inst|reg_array[0][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 1.264      ;
; 0.979 ; W_Reg:wreg_inst|reg_write_data[3]            ; RAM_Memory:ram_inst|reg_array[2][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 1.265      ;
; 0.993 ; W_Reg:wreg_inst|reg_write_data[1]            ; RAM_Memory:ram_inst|reg_array[0][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 1.279      ;
; 0.993 ; W_Reg:wreg_inst|reg_write_data[1]            ; RAM_Memory:ram_inst|reg_array[7][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 1.279      ;
; 0.994 ; W_Reg:wreg_inst|reg_write_data[1]            ; RAM_Memory:ram_inst|reg_array[2][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 1.280      ;
; 0.998 ; W_Reg:wreg_inst|reg_write_data[2]            ; RAM_Memory:ram_inst|reg_array[0][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 1.284      ;
; 1.002 ; W_Reg:wreg_inst|reg_write_data[2]            ; RAM_Memory:ram_inst|reg_array[7][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 1.288      ;
; 1.012 ; Pipeline_State:pipe_inst|state_mem[1]        ; Pipeline_State:pipe_inst|state_mem[0]        ; c0           ; c0          ; 0.000        ; 0.000      ; 1.298      ;
; 1.015 ; Pipeline_State:pipe_inst|state_mem[0]        ; Pipeline_State:pipe_inst|state_mem[1]        ; c0           ; c0          ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; Pipeline_State:pipe_inst|state_mem[0]        ; Pipeline_State:pipe_inst|state_mem[2]        ; c0           ; c0          ; 0.000        ; 0.000      ; 1.301      ;
; 1.036 ; W_Reg:wreg_inst|reg_write_data[0]            ; RAM_Memory:ram_inst|reg_array[7][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 1.322      ;
; 1.038 ; W_Reg:wreg_inst|reg_write_data[0]            ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 1.324      ;
; 1.116 ; W_Reg:wreg_inst|w_content[0]                 ; W_Reg:wreg_inst|reg_write_data[0]            ; c0           ; c0          ; 0.000        ; 0.001      ; 1.403      ;
; 1.167 ; W_Reg:wreg_inst|reg_write_data[0]            ; RAM_Memory:ram_inst|reg_array[15][0]         ; c0           ; c0          ; 0.000        ; -0.001     ; 1.452      ;
; 1.196 ; Instruction_Decoder:dec_inst|write_w         ; W_Reg:wreg_inst|w_to_ram                     ; c0           ; c0          ; 0.000        ; -0.003     ; 1.479      ;
; 1.235 ; Instruction_Memory:instr_inst|instruction[0] ; Instruction_Decoder:dec_inst|read_w          ; c0           ; c0          ; 0.000        ; 0.002      ; 1.523      ;
; 1.236 ; Instruction_Memory:instr_inst|instruction[0] ; Instruction_Decoder:dec_inst|immediate[0]    ; c0           ; c0          ; 0.000        ; 0.002      ; 1.524      ;
; 1.246 ; Program_Counter:pc_inst|pc_int[8]            ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 0.000        ; 0.000      ; 1.532      ;
; 1.247 ; W_Reg:wreg_inst|reg_write_data[2]            ; RAM_Memory:ram_inst|reg_array[2][2]          ; c0           ; c0          ; 0.000        ; -0.001     ; 1.532      ;
; 1.271 ; W_Reg:wreg_inst|w_content[2]                 ; W_Reg:wreg_inst|reg_write_data[2]            ; c0           ; c0          ; 0.000        ; 0.001      ; 1.558      ;
; 1.338 ; Instruction_Memory:instr_inst|instruction[5] ; Instruction_Decoder:dec_inst|reg_write_en    ; c0           ; c0          ; 0.000        ; 0.002      ; 1.626      ;
; 1.339 ; Instruction_Memory:instr_inst|instruction[5] ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.000        ; 0.002      ; 1.627      ;
; 1.342 ; Instruction_Memory:instr_inst|instruction[5] ; Instruction_Decoder:dec_inst|reg_addr[1]     ; c0           ; c0          ; 0.000        ; 0.002      ; 1.630      ;
; 1.342 ; Instruction_Memory:instr_inst|instruction[5] ; Instruction_Decoder:dec_inst|reg_read_en     ; c0           ; c0          ; 0.000        ; 0.002      ; 1.630      ;
; 1.365 ; Program_Counter:pc_inst|pc_int[2]            ; Instruction_Memory:instr_inst|instruction[7] ; c0           ; c0          ; 0.000        ; -0.002     ; 1.649      ;
; 1.367 ; Program_Counter:pc_inst|pc_int[1]            ; Instruction_Memory:instr_inst|instruction[5] ; c0           ; c0          ; 0.000        ; -0.002     ; 1.651      ;
; 1.370 ; Program_Counter:pc_inst|pc_int[1]            ; Instruction_Memory:instr_inst|instruction[0] ; c0           ; c0          ; 0.000        ; -0.002     ; 1.654      ;
; 1.379 ; Instruction_Decoder:dec_inst|reg_addr[3]     ; RAM_Memory:ram_inst|reg_read_data[0]         ; c0           ; c0          ; 0.000        ; -0.003     ; 1.662      ;
; 1.407 ; Program_Counter:pc_inst|pc_int[0]            ; Instruction_Memory:instr_inst|instruction[8] ; c0           ; c0          ; 0.000        ; -0.002     ; 1.691      ;
; 1.410 ; Program_Counter:pc_inst|pc_int[0]            ; Instruction_Memory:instr_inst|instruction[9] ; c0           ; c0          ; 0.000        ; -0.002     ; 1.694      ;
; 1.412 ; Program_Counter:pc_inst|pc_int[0]            ; Instruction_Memory:instr_inst|instruction[1] ; c0           ; c0          ; 0.000        ; -0.002     ; 1.696      ;
; 1.443 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_read_data[3]         ; c0           ; c0          ; 0.000        ; -0.008     ; 1.721      ;
; 1.477 ; W_Reg:wreg_inst|w_content[3]                 ; W_Reg:wreg_inst|reg_write_data[3]            ; c0           ; c0          ; 0.000        ; 0.001      ; 1.764      ;
; 1.482 ; RAM_Memory:ram_inst|reg_read_data[3]         ; W_Reg:wreg_inst|reg_write_data[3]            ; c0           ; c0          ; 0.000        ; 0.004      ; 1.772      ;
; 1.487 ; Program_Counter:pc_inst|pc_int[2]            ; Instruction_Memory:instr_inst|instruction[0] ; c0           ; c0          ; 0.000        ; -0.002     ; 1.771      ;
; 1.498 ; W_Reg:wreg_inst|reg_write_data[3]            ; RAM_Memory:ram_inst|reg_array[7][3]          ; c0           ; c0          ; 0.000        ; -0.001     ; 1.783      ;
; 1.498 ; W_Reg:wreg_inst|reg_write_data[3]            ; RAM_Memory:ram_inst|reg_array[15][3]         ; c0           ; c0          ; 0.000        ; -0.001     ; 1.783      ;
; 1.515 ; W_Reg:wreg_inst|reg_write_data[3]            ; RAM_Memory:ram_inst|reg_array[10][3]         ; c0           ; c0          ; 0.000        ; -0.001     ; 1.800      ;
; 1.515 ; Program_Counter:pc_inst|pc_int[1]            ; Instruction_Memory:instr_inst|instruction[1] ; c0           ; c0          ; 0.000        ; -0.002     ; 1.799      ;
; 1.517 ; W_Reg:wreg_inst|w_content[1]                 ; W_Reg:wreg_inst|reg_write_data[1]            ; c0           ; c0          ; 0.000        ; 0.001      ; 1.804      ;
; 1.517 ; Instruction_Decoder:dec_inst|read_w          ; W_Reg:wreg_inst|reg_write_data[0]            ; c0           ; c0          ; 0.000        ; -0.004     ; 1.799      ;
; 1.517 ; Program_Counter:pc_inst|pc_int[1]            ; Instruction_Memory:instr_inst|instruction[9] ; c0           ; c0          ; 0.000        ; -0.002     ; 1.801      ;
; 1.518 ; Instruction_Decoder:dec_inst|read_w          ; W_Reg:wreg_inst|reg_write_data[2]            ; c0           ; c0          ; 0.000        ; -0.004     ; 1.800      ;
; 1.520 ; W_Reg:wreg_inst|reg_write_data[2]            ; RAM_Memory:ram_inst|reg_array[8][2]          ; c0           ; c0          ; 0.000        ; -0.001     ; 1.805      ;
; 1.522 ; W_Reg:wreg_inst|reg_write_data[2]            ; RAM_Memory:ram_inst|reg_array[15][2]         ; c0           ; c0          ; 0.000        ; -0.001     ; 1.807      ;
; 1.523 ; W_Reg:wreg_inst|reg_write_data[2]            ; RAM_Memory:ram_inst|reg_array[5][2]          ; c0           ; c0          ; 0.000        ; -0.001     ; 1.808      ;
; 1.524 ; W_Reg:wreg_inst|reg_write_data[0]            ; RAM_Memory:ram_inst|reg_array[10][0]         ; c0           ; c0          ; 0.000        ; -0.001     ; 1.809      ;
; 1.524 ; W_Reg:wreg_inst|reg_write_data[1]            ; RAM_Memory:ram_inst|reg_array[5][1]          ; c0           ; c0          ; 0.000        ; -0.001     ; 1.809      ;
; 1.525 ; W_Reg:wreg_inst|reg_write_data[1]            ; RAM_Memory:ram_inst|reg_array[15][1]         ; c0           ; c0          ; 0.000        ; -0.001     ; 1.810      ;
; 1.526 ; W_Reg:wreg_inst|reg_write_data[0]            ; RAM_Memory:ram_inst|reg_array[8][0]          ; c0           ; c0          ; 0.000        ; -0.001     ; 1.811      ;
; 1.528 ; W_Reg:wreg_inst|reg_write_data[0]            ; RAM_Memory:ram_inst|reg_array[13][0]         ; c0           ; c0          ; 0.000        ; -0.001     ; 1.813      ;
; 1.541 ; W_Reg:wreg_inst|reg_write_data[1]            ; RAM_Memory:ram_inst|reg_array[13][1]         ; c0           ; c0          ; 0.000        ; -0.001     ; 1.826      ;
; 1.542 ; W_Reg:wreg_inst|reg_write_data[1]            ; RAM_Memory:ram_inst|reg_array[8][1]          ; c0           ; c0          ; 0.000        ; -0.001     ; 1.827      ;
; 1.543 ; W_Reg:wreg_inst|reg_write_data[1]            ; RAM_Memory:ram_inst|reg_array[10][1]         ; c0           ; c0          ; 0.000        ; -0.001     ; 1.828      ;
; 1.544 ; W_Reg:wreg_inst|reg_write_data[0]            ; RAM_Memory:ram_inst|reg_array[2][0]          ; c0           ; c0          ; 0.000        ; 0.002      ; 1.832      ;
; 1.545 ; W_Reg:wreg_inst|reg_write_data[3]            ; RAM_Memory:ram_inst|reg_array[8][3]          ; c0           ; c0          ; 0.000        ; -0.001     ; 1.830      ;
; 1.545 ; W_Reg:wreg_inst|reg_write_data[3]            ; RAM_Memory:ram_inst|reg_array[13][3]         ; c0           ; c0          ; 0.000        ; -0.001     ; 1.830      ;
; 1.546 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Program_Counter:pc_inst|pc_int[6]            ; c0           ; c0          ; 0.000        ; 0.000      ; 1.832      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'c0'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; c0    ; Rise       ; c0                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_and          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_and          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_ret~reg0     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_ret~reg0     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|place_immediate ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|place_immediate ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|read_w          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|read_w          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_read_en     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_read_en     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_write_en    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_write_en    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|write_w         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|write_w         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[8] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[8] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[9] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[9] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[0]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[0]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[1]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[1]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[2]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[2]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[0]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[0]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[1]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[1]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[2]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[2]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[3]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[3]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[4]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[4]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[5]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[5]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[6]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[6]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[7]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[7]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[8]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[8]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][2]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][2]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][3]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][3]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[10][0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[10][0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[10][1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[10][1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[10][2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[10][2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[10][3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[10][3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[13][0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[13][0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[13][1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[13][1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[13][2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[13][2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[13][3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[13][3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[15][0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[15][0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[15][1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[15][1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[15][2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[15][2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[15][3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[15][3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[2][0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[2][0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[2][1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[2][1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[2][2]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[2][2]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[2][3]          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; state[*]           ; c0         ; 7.803 ; 7.803 ; Rise       ; c0              ;
;  state[0]          ; c0         ; 7.217 ; 7.217 ; Rise       ; c0              ;
;  state[1]          ; c0         ; 7.803 ; 7.803 ; Rise       ; c0              ;
;  state[2]          ; c0         ; 7.474 ; 7.474 ; Rise       ; c0              ;
; idx_out[*]         ; c0         ; 7.532 ; 7.532 ; Fall       ; c0              ;
;  idx_out[0]        ; c0         ; 7.532 ; 7.532 ; Fall       ; c0              ;
;  idx_out[1]        ; c0         ; 7.477 ; 7.477 ; Fall       ; c0              ;
; immediate[*]       ; c0         ; 7.885 ; 7.885 ; Fall       ; c0              ;
;  immediate[0]      ; c0         ; 7.483 ; 7.483 ; Fall       ; c0              ;
;  immediate[1]      ; c0         ; 7.885 ; 7.885 ; Fall       ; c0              ;
;  immediate[2]      ; c0         ; 7.483 ; 7.483 ; Fall       ; c0              ;
;  immediate[3]      ; c0         ; 7.885 ; 7.885 ; Fall       ; c0              ;
; instruction[*]     ; c0         ; 7.965 ; 7.965 ; Fall       ; c0              ;
;  instruction[0]    ; c0         ; 7.258 ; 7.258 ; Fall       ; c0              ;
;  instruction[1]    ; c0         ; 7.278 ; 7.278 ; Fall       ; c0              ;
;  instruction[2]    ; c0         ; 7.258 ; 7.258 ; Fall       ; c0              ;
;  instruction[3]    ; c0         ; 7.298 ; 7.298 ; Fall       ; c0              ;
;  instruction[5]    ; c0         ; 7.545 ; 7.545 ; Fall       ; c0              ;
;  instruction[7]    ; c0         ; 7.291 ; 7.291 ; Fall       ; c0              ;
;  instruction[8]    ; c0         ; 7.965 ; 7.965 ; Fall       ; c0              ;
;  instruction[9]    ; c0         ; 7.274 ; 7.274 ; Fall       ; c0              ;
; is_and             ; c0         ; 7.128 ; 7.128 ; Fall       ; c0              ;
; is_ret             ; c0         ; 7.194 ; 7.194 ; Fall       ; c0              ;
; pc[*]              ; c0         ; 7.525 ; 7.525 ; Fall       ; c0              ;
;  pc[0]             ; c0         ; 7.525 ; 7.525 ; Fall       ; c0              ;
;  pc[1]             ; c0         ; 7.515 ; 7.515 ; Fall       ; c0              ;
;  pc[2]             ; c0         ; 7.192 ; 7.192 ; Fall       ; c0              ;
;  pc[3]             ; c0         ; 7.297 ; 7.297 ; Fall       ; c0              ;
;  pc[4]             ; c0         ; 6.921 ; 6.921 ; Fall       ; c0              ;
;  pc[5]             ; c0         ; 6.547 ; 6.547 ; Fall       ; c0              ;
;  pc[6]             ; c0         ; 6.926 ; 6.926 ; Fall       ; c0              ;
;  pc[7]             ; c0         ; 6.550 ; 6.550 ; Fall       ; c0              ;
;  pc[8]             ; c0         ; 6.918 ; 6.918 ; Fall       ; c0              ;
; place_immediate    ; c0         ; 7.128 ; 7.128 ; Fall       ; c0              ;
; ram_top[*]         ; c0         ; 7.485 ; 7.485 ; Fall       ; c0              ;
;  ram_top[0]        ; c0         ; 7.485 ; 7.485 ; Fall       ; c0              ;
;  ram_top[1]        ; c0         ; 7.184 ; 7.184 ; Fall       ; c0              ;
;  ram_top[2]        ; c0         ; 7.150 ; 7.150 ; Fall       ; c0              ;
;  ram_top[3]        ; c0         ; 6.873 ; 6.873 ; Fall       ; c0              ;
; read_w             ; c0         ; 6.896 ; 6.896 ; Fall       ; c0              ;
; reg_addr[*]        ; c0         ; 7.531 ; 7.531 ; Fall       ; c0              ;
;  reg_addr[0]       ; c0         ; 7.531 ; 7.531 ; Fall       ; c0              ;
;  reg_addr[1]       ; c0         ; 7.128 ; 7.128 ; Fall       ; c0              ;
;  reg_addr[2]       ; c0         ; 7.531 ; 7.531 ; Fall       ; c0              ;
;  reg_addr[3]       ; c0         ; 6.918 ; 6.918 ; Fall       ; c0              ;
; reg_read_data[*]   ; c0         ; 7.524 ; 7.524 ; Fall       ; c0              ;
;  reg_read_data[0]  ; c0         ; 7.172 ; 7.172 ; Fall       ; c0              ;
;  reg_read_data[1]  ; c0         ; 7.521 ; 7.521 ; Fall       ; c0              ;
;  reg_read_data[2]  ; c0         ; 7.502 ; 7.502 ; Fall       ; c0              ;
;  reg_read_data[3]  ; c0         ; 7.524 ; 7.524 ; Fall       ; c0              ;
; reg_read_en        ; c0         ; 7.769 ; 7.769 ; Fall       ; c0              ;
; reg_write_data[*]  ; c0         ; 7.132 ; 7.132 ; Fall       ; c0              ;
;  reg_write_data[0] ; c0         ; 6.590 ; 6.590 ; Fall       ; c0              ;
;  reg_write_data[1] ; c0         ; 6.537 ; 6.537 ; Fall       ; c0              ;
;  reg_write_data[2] ; c0         ; 6.591 ; 6.591 ; Fall       ; c0              ;
;  reg_write_data[3] ; c0         ; 7.132 ; 7.132 ; Fall       ; c0              ;
; reg_write_en       ; c0         ; 6.896 ; 6.896 ; Fall       ; c0              ;
; w_reg_top[*]       ; c0         ; 7.163 ; 7.163 ; Fall       ; c0              ;
;  w_reg_top[0]      ; c0         ; 7.163 ; 7.163 ; Fall       ; c0              ;
;  w_reg_top[1]      ; c0         ; 6.834 ; 6.834 ; Fall       ; c0              ;
;  w_reg_top[2]      ; c0         ; 7.134 ; 7.134 ; Fall       ; c0              ;
;  w_reg_top[3]      ; c0         ; 7.155 ; 7.155 ; Fall       ; c0              ;
; w_to_ram           ; c0         ; 7.489 ; 7.489 ; Fall       ; c0              ;
; write_w            ; c0         ; 7.091 ; 7.091 ; Fall       ; c0              ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; state[*]           ; c0         ; 7.217 ; 7.217 ; Rise       ; c0              ;
;  state[0]          ; c0         ; 7.217 ; 7.217 ; Rise       ; c0              ;
;  state[1]          ; c0         ; 7.803 ; 7.803 ; Rise       ; c0              ;
;  state[2]          ; c0         ; 7.474 ; 7.474 ; Rise       ; c0              ;
; idx_out[*]         ; c0         ; 7.477 ; 7.477 ; Fall       ; c0              ;
;  idx_out[0]        ; c0         ; 7.532 ; 7.532 ; Fall       ; c0              ;
;  idx_out[1]        ; c0         ; 7.477 ; 7.477 ; Fall       ; c0              ;
; immediate[*]       ; c0         ; 7.483 ; 7.483 ; Fall       ; c0              ;
;  immediate[0]      ; c0         ; 7.483 ; 7.483 ; Fall       ; c0              ;
;  immediate[1]      ; c0         ; 7.885 ; 7.885 ; Fall       ; c0              ;
;  immediate[2]      ; c0         ; 7.483 ; 7.483 ; Fall       ; c0              ;
;  immediate[3]      ; c0         ; 7.885 ; 7.885 ; Fall       ; c0              ;
; instruction[*]     ; c0         ; 7.258 ; 7.258 ; Fall       ; c0              ;
;  instruction[0]    ; c0         ; 7.258 ; 7.258 ; Fall       ; c0              ;
;  instruction[1]    ; c0         ; 7.278 ; 7.278 ; Fall       ; c0              ;
;  instruction[2]    ; c0         ; 7.258 ; 7.258 ; Fall       ; c0              ;
;  instruction[3]    ; c0         ; 7.298 ; 7.298 ; Fall       ; c0              ;
;  instruction[5]    ; c0         ; 7.545 ; 7.545 ; Fall       ; c0              ;
;  instruction[7]    ; c0         ; 7.291 ; 7.291 ; Fall       ; c0              ;
;  instruction[8]    ; c0         ; 7.965 ; 7.965 ; Fall       ; c0              ;
;  instruction[9]    ; c0         ; 7.274 ; 7.274 ; Fall       ; c0              ;
; is_and             ; c0         ; 7.128 ; 7.128 ; Fall       ; c0              ;
; is_ret             ; c0         ; 7.194 ; 7.194 ; Fall       ; c0              ;
; pc[*]              ; c0         ; 6.547 ; 6.547 ; Fall       ; c0              ;
;  pc[0]             ; c0         ; 7.525 ; 7.525 ; Fall       ; c0              ;
;  pc[1]             ; c0         ; 7.515 ; 7.515 ; Fall       ; c0              ;
;  pc[2]             ; c0         ; 7.192 ; 7.192 ; Fall       ; c0              ;
;  pc[3]             ; c0         ; 7.297 ; 7.297 ; Fall       ; c0              ;
;  pc[4]             ; c0         ; 6.921 ; 6.921 ; Fall       ; c0              ;
;  pc[5]             ; c0         ; 6.547 ; 6.547 ; Fall       ; c0              ;
;  pc[6]             ; c0         ; 6.926 ; 6.926 ; Fall       ; c0              ;
;  pc[7]             ; c0         ; 6.550 ; 6.550 ; Fall       ; c0              ;
;  pc[8]             ; c0         ; 6.918 ; 6.918 ; Fall       ; c0              ;
; place_immediate    ; c0         ; 7.128 ; 7.128 ; Fall       ; c0              ;
; ram_top[*]         ; c0         ; 6.873 ; 6.873 ; Fall       ; c0              ;
;  ram_top[0]        ; c0         ; 7.485 ; 7.485 ; Fall       ; c0              ;
;  ram_top[1]        ; c0         ; 7.184 ; 7.184 ; Fall       ; c0              ;
;  ram_top[2]        ; c0         ; 7.150 ; 7.150 ; Fall       ; c0              ;
;  ram_top[3]        ; c0         ; 6.873 ; 6.873 ; Fall       ; c0              ;
; read_w             ; c0         ; 6.896 ; 6.896 ; Fall       ; c0              ;
; reg_addr[*]        ; c0         ; 6.918 ; 6.918 ; Fall       ; c0              ;
;  reg_addr[0]       ; c0         ; 7.531 ; 7.531 ; Fall       ; c0              ;
;  reg_addr[1]       ; c0         ; 7.128 ; 7.128 ; Fall       ; c0              ;
;  reg_addr[2]       ; c0         ; 7.531 ; 7.531 ; Fall       ; c0              ;
;  reg_addr[3]       ; c0         ; 6.918 ; 6.918 ; Fall       ; c0              ;
; reg_read_data[*]   ; c0         ; 7.172 ; 7.172 ; Fall       ; c0              ;
;  reg_read_data[0]  ; c0         ; 7.172 ; 7.172 ; Fall       ; c0              ;
;  reg_read_data[1]  ; c0         ; 7.521 ; 7.521 ; Fall       ; c0              ;
;  reg_read_data[2]  ; c0         ; 7.502 ; 7.502 ; Fall       ; c0              ;
;  reg_read_data[3]  ; c0         ; 7.524 ; 7.524 ; Fall       ; c0              ;
; reg_read_en        ; c0         ; 7.769 ; 7.769 ; Fall       ; c0              ;
; reg_write_data[*]  ; c0         ; 6.537 ; 6.537 ; Fall       ; c0              ;
;  reg_write_data[0] ; c0         ; 6.590 ; 6.590 ; Fall       ; c0              ;
;  reg_write_data[1] ; c0         ; 6.537 ; 6.537 ; Fall       ; c0              ;
;  reg_write_data[2] ; c0         ; 6.591 ; 6.591 ; Fall       ; c0              ;
;  reg_write_data[3] ; c0         ; 7.132 ; 7.132 ; Fall       ; c0              ;
; reg_write_en       ; c0         ; 6.896 ; 6.896 ; Fall       ; c0              ;
; w_reg_top[*]       ; c0         ; 6.834 ; 6.834 ; Fall       ; c0              ;
;  w_reg_top[0]      ; c0         ; 7.163 ; 7.163 ; Fall       ; c0              ;
;  w_reg_top[1]      ; c0         ; 6.834 ; 6.834 ; Fall       ; c0              ;
;  w_reg_top[2]      ; c0         ; 7.134 ; 7.134 ; Fall       ; c0              ;
;  w_reg_top[3]      ; c0         ; 7.155 ; 7.155 ; Fall       ; c0              ;
; w_to_ram           ; c0         ; 7.489 ; 7.489 ; Fall       ; c0              ;
; write_w            ; c0         ; 7.091 ; 7.091 ; Fall       ; c0              ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; c0    ; -0.749 ; -43.408       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; c0    ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; c0    ; -1.380 ; -78.380               ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'c0'                                                                                                                                              ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.749 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|reg_write_data[0]            ; c0           ; c0          ; 0.500        ; 0.000      ; 1.281      ;
; -0.749 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|reg_write_data[1]            ; c0           ; c0          ; 0.500        ; 0.000      ; 1.281      ;
; -0.749 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|reg_write_data[2]            ; c0           ; c0          ; 0.500        ; 0.000      ; 1.281      ;
; -0.749 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|reg_write_data[3]            ; c0           ; c0          ; 0.500        ; 0.000      ; 1.281      ;
; -0.699 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Memory:instr_inst|instruction[9] ; c0           ; c0          ; 0.500        ; 0.002      ; 1.233      ;
; -0.699 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Memory:instr_inst|instruction[7] ; c0           ; c0          ; 0.500        ; 0.002      ; 1.233      ;
; -0.699 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Memory:instr_inst|instruction[8] ; c0           ; c0          ; 0.500        ; 0.002      ; 1.233      ;
; -0.699 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Memory:instr_inst|instruction[5] ; c0           ; c0          ; 0.500        ; 0.002      ; 1.233      ;
; -0.699 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Memory:instr_inst|instruction[0] ; c0           ; c0          ; 0.500        ; 0.002      ; 1.233      ;
; -0.699 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Memory:instr_inst|instruction[1] ; c0           ; c0          ; 0.500        ; 0.002      ; 1.233      ;
; -0.678 ; Pipeline_State:pipe_inst|state_mem[1] ; W_Reg:wreg_inst|reg_write_data[0]            ; c0           ; c0          ; 0.500        ; 0.000      ; 1.210      ;
; -0.678 ; Pipeline_State:pipe_inst|state_mem[1] ; W_Reg:wreg_inst|reg_write_data[1]            ; c0           ; c0          ; 0.500        ; 0.000      ; 1.210      ;
; -0.678 ; Pipeline_State:pipe_inst|state_mem[1] ; W_Reg:wreg_inst|reg_write_data[2]            ; c0           ; c0          ; 0.500        ; 0.000      ; 1.210      ;
; -0.678 ; Pipeline_State:pipe_inst|state_mem[1] ; W_Reg:wreg_inst|reg_write_data[3]            ; c0           ; c0          ; 0.500        ; 0.000      ; 1.210      ;
; -0.674 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Memory:instr_inst|instruction[9] ; c0           ; c0          ; 0.500        ; 0.002      ; 1.208      ;
; -0.674 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Memory:instr_inst|instruction[7] ; c0           ; c0          ; 0.500        ; 0.002      ; 1.208      ;
; -0.674 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Memory:instr_inst|instruction[8] ; c0           ; c0          ; 0.500        ; 0.002      ; 1.208      ;
; -0.674 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Memory:instr_inst|instruction[5] ; c0           ; c0          ; 0.500        ; 0.002      ; 1.208      ;
; -0.674 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Memory:instr_inst|instruction[0] ; c0           ; c0          ; 0.500        ; 0.002      ; 1.208      ;
; -0.674 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Memory:instr_inst|instruction[1] ; c0           ; c0          ; 0.500        ; 0.002      ; 1.208      ;
; -0.671 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[2]            ; c0           ; c0          ; 0.500        ; 0.003      ; 1.206      ;
; -0.671 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[0]            ; c0           ; c0          ; 0.500        ; 0.003      ; 1.206      ;
; -0.671 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[1]            ; c0           ; c0          ; 0.500        ; 0.003      ; 1.206      ;
; -0.671 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[3]            ; c0           ; c0          ; 0.500        ; 0.003      ; 1.206      ;
; -0.671 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[4]            ; c0           ; c0          ; 0.500        ; 0.003      ; 1.206      ;
; -0.671 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 0.500        ; 0.003      ; 1.206      ;
; -0.671 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[6]            ; c0           ; c0          ; 0.500        ; 0.003      ; 1.206      ;
; -0.671 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[7]            ; c0           ; c0          ; 0.500        ; 0.003      ; 1.206      ;
; -0.671 ; Pipeline_State:pipe_inst|state_mem[2] ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 0.500        ; 0.003      ; 1.206      ;
; -0.669 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 0.500        ; -0.001     ; 1.200      ;
; -0.669 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.500        ; -0.001     ; 1.200      ;
; -0.669 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.500        ; -0.001     ; 1.200      ;
; -0.669 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|w_content[3]                 ; c0           ; c0          ; 0.500        ; -0.001     ; 1.200      ;
; -0.664 ; Pipeline_State:pipe_inst|state_mem[0] ; RAM_Memory:ram_inst|reg_read_data[0]         ; c0           ; c0          ; 0.500        ; 0.001      ; 1.197      ;
; -0.661 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[2]            ; c0           ; c0          ; 0.500        ; 0.003      ; 1.196      ;
; -0.661 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[0]            ; c0           ; c0          ; 0.500        ; 0.003      ; 1.196      ;
; -0.661 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[1]            ; c0           ; c0          ; 0.500        ; 0.003      ; 1.196      ;
; -0.661 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[3]            ; c0           ; c0          ; 0.500        ; 0.003      ; 1.196      ;
; -0.661 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[4]            ; c0           ; c0          ; 0.500        ; 0.003      ; 1.196      ;
; -0.661 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 0.500        ; 0.003      ; 1.196      ;
; -0.661 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[6]            ; c0           ; c0          ; 0.500        ; 0.003      ; 1.196      ;
; -0.661 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[7]            ; c0           ; c0          ; 0.500        ; 0.003      ; 1.196      ;
; -0.661 ; Pipeline_State:pipe_inst|state_mem[0] ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 0.500        ; 0.003      ; 1.196      ;
; -0.660 ; Pipeline_State:pipe_inst|state_mem[0] ; W_Reg:wreg_inst|w_to_ram                     ; c0           ; c0          ; 0.500        ; 0.001      ; 1.193      ;
; -0.659 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|read_w          ; c0           ; c0          ; 0.500        ; 0.003      ; 1.194      ;
; -0.659 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.500        ; 0.003      ; 1.194      ;
; -0.659 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|is_and          ; c0           ; c0          ; 0.500        ; 0.003      ; 1.194      ;
; -0.659 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|place_immediate ; c0           ; c0          ; 0.500        ; 0.003      ; 1.194      ;
; -0.659 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|immediate[0]    ; c0           ; c0          ; 0.500        ; 0.003      ; 1.194      ;
; -0.659 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|reg_addr[1]     ; c0           ; c0          ; 0.500        ; 0.003      ; 1.194      ;
; -0.659 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|reg_addr[3]     ; c0           ; c0          ; 0.500        ; 0.003      ; 1.194      ;
; -0.659 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|reg_write_en    ; c0           ; c0          ; 0.500        ; 0.003      ; 1.194      ;
; -0.659 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|reg_addr[0]     ; c0           ; c0          ; 0.500        ; 0.003      ; 1.194      ;
; -0.659 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|reg_read_en     ; c0           ; c0          ; 0.500        ; 0.003      ; 1.194      ;
; -0.659 ; Pipeline_State:pipe_inst|state_mem[0] ; Instruction_Decoder:dec_inst|immediate[1]    ; c0           ; c0          ; 0.500        ; 0.003      ; 1.194      ;
; -0.659 ; Pipeline_State:pipe_inst|state_mem[0] ; RAM_Memory:ram_inst|reg_read_data[1]         ; c0           ; c0          ; 0.500        ; -0.003     ; 1.188      ;
; -0.659 ; Pipeline_State:pipe_inst|state_mem[0] ; RAM_Memory:ram_inst|reg_read_data[2]         ; c0           ; c0          ; 0.500        ; -0.003     ; 1.188      ;
; -0.659 ; Pipeline_State:pipe_inst|state_mem[0] ; RAM_Memory:ram_inst|reg_read_data[3]         ; c0           ; c0          ; 0.500        ; -0.003     ; 1.188      ;
; -0.654 ; Pipeline_State:pipe_inst|state_mem[0] ; Stack:stack_int|idx[0]                       ; c0           ; c0          ; 0.500        ; 0.003      ; 1.189      ;
; -0.654 ; Pipeline_State:pipe_inst|state_mem[0] ; Stack:stack_int|idx[1]                       ; c0           ; c0          ; 0.500        ; 0.003      ; 1.189      ;
; -0.632 ; Pipeline_State:pipe_inst|state_mem[2] ; W_Reg:wreg_inst|reg_write_data[0]            ; c0           ; c0          ; 0.500        ; 0.000      ; 1.164      ;
; -0.632 ; Pipeline_State:pipe_inst|state_mem[2] ; W_Reg:wreg_inst|reg_write_data[1]            ; c0           ; c0          ; 0.500        ; 0.000      ; 1.164      ;
; -0.632 ; Pipeline_State:pipe_inst|state_mem[2] ; W_Reg:wreg_inst|reg_write_data[2]            ; c0           ; c0          ; 0.500        ; 0.000      ; 1.164      ;
; -0.632 ; Pipeline_State:pipe_inst|state_mem[2] ; W_Reg:wreg_inst|reg_write_data[3]            ; c0           ; c0          ; 0.500        ; 0.000      ; 1.164      ;
; -0.620 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|read_w          ; c0           ; c0          ; 0.500        ; 0.003      ; 1.155      ;
; -0.620 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.500        ; 0.003      ; 1.155      ;
; -0.620 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|is_and          ; c0           ; c0          ; 0.500        ; 0.003      ; 1.155      ;
; -0.620 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|place_immediate ; c0           ; c0          ; 0.500        ; 0.003      ; 1.155      ;
; -0.620 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|immediate[0]    ; c0           ; c0          ; 0.500        ; 0.003      ; 1.155      ;
; -0.620 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|reg_addr[1]     ; c0           ; c0          ; 0.500        ; 0.003      ; 1.155      ;
; -0.620 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|reg_addr[3]     ; c0           ; c0          ; 0.500        ; 0.003      ; 1.155      ;
; -0.620 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|reg_write_en    ; c0           ; c0          ; 0.500        ; 0.003      ; 1.155      ;
; -0.620 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|reg_addr[0]     ; c0           ; c0          ; 0.500        ; 0.003      ; 1.155      ;
; -0.620 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|reg_read_en     ; c0           ; c0          ; 0.500        ; 0.003      ; 1.155      ;
; -0.620 ; Pipeline_State:pipe_inst|state_mem[1] ; Instruction_Decoder:dec_inst|immediate[1]    ; c0           ; c0          ; 0.500        ; 0.003      ; 1.155      ;
; -0.617 ; Pipeline_State:pipe_inst|state_mem[2] ; Stack:stack_int|idx[0]                       ; c0           ; c0          ; 0.500        ; 0.003      ; 1.152      ;
; -0.617 ; Pipeline_State:pipe_inst|state_mem[2] ; Stack:stack_int|idx[1]                       ; c0           ; c0          ; 0.500        ; 0.003      ; 1.152      ;
; -0.598 ; Pipeline_State:pipe_inst|state_mem[1] ; W_Reg:wreg_inst|w_content[0]                 ; c0           ; c0          ; 0.500        ; -0.001     ; 1.129      ;
; -0.598 ; Pipeline_State:pipe_inst|state_mem[1] ; W_Reg:wreg_inst|w_content[1]                 ; c0           ; c0          ; 0.500        ; -0.001     ; 1.129      ;
; -0.598 ; Pipeline_State:pipe_inst|state_mem[1] ; W_Reg:wreg_inst|w_content[2]                 ; c0           ; c0          ; 0.500        ; -0.001     ; 1.129      ;
; -0.598 ; Pipeline_State:pipe_inst|state_mem[1] ; W_Reg:wreg_inst|w_content[3]                 ; c0           ; c0          ; 0.500        ; -0.001     ; 1.129      ;
; -0.592 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_read_data[0]         ; c0           ; c0          ; 0.500        ; 0.001      ; 1.125      ;
; -0.589 ; Pipeline_State:pipe_inst|state_mem[1] ; W_Reg:wreg_inst|w_to_ram                     ; c0           ; c0          ; 0.500        ; 0.001      ; 1.122      ;
; -0.587 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_read_data[1]         ; c0           ; c0          ; 0.500        ; -0.003     ; 1.116      ;
; -0.587 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_read_data[2]         ; c0           ; c0          ; 0.500        ; -0.003     ; 1.116      ;
; -0.587 ; Pipeline_State:pipe_inst|state_mem[1] ; RAM_Memory:ram_inst|reg_read_data[3]         ; c0           ; c0          ; 0.500        ; -0.003     ; 1.116      ;
; -0.567 ; Pipeline_State:pipe_inst|state_mem[0] ; RAM_Memory:ram_inst|reg_array[2][0]          ; c0           ; c0          ; 0.500        ; 0.002      ; 1.101      ;
; -0.559 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Memory:instr_inst|instruction[9] ; c0           ; c0          ; 0.500        ; 0.002      ; 1.093      ;
; -0.559 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Memory:instr_inst|instruction[7] ; c0           ; c0          ; 0.500        ; 0.002      ; 1.093      ;
; -0.559 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Memory:instr_inst|instruction[8] ; c0           ; c0          ; 0.500        ; 0.002      ; 1.093      ;
; -0.559 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Memory:instr_inst|instruction[5] ; c0           ; c0          ; 0.500        ; 0.002      ; 1.093      ;
; -0.559 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Memory:instr_inst|instruction[0] ; c0           ; c0          ; 0.500        ; 0.002      ; 1.093      ;
; -0.559 ; Pipeline_State:pipe_inst|state_mem[2] ; Instruction_Memory:instr_inst|instruction[1] ; c0           ; c0          ; 0.500        ; 0.002      ; 1.093      ;
; -0.553 ; Pipeline_State:pipe_inst|state_mem[1] ; Program_Counter:pc_inst|pc_int[2]            ; c0           ; c0          ; 0.500        ; 0.003      ; 1.088      ;
; -0.553 ; Pipeline_State:pipe_inst|state_mem[1] ; Program_Counter:pc_inst|pc_int[0]            ; c0           ; c0          ; 0.500        ; 0.003      ; 1.088      ;
; -0.553 ; Pipeline_State:pipe_inst|state_mem[1] ; Program_Counter:pc_inst|pc_int[1]            ; c0           ; c0          ; 0.500        ; 0.003      ; 1.088      ;
; -0.553 ; Pipeline_State:pipe_inst|state_mem[1] ; Program_Counter:pc_inst|pc_int[3]            ; c0           ; c0          ; 0.500        ; 0.003      ; 1.088      ;
; -0.553 ; Pipeline_State:pipe_inst|state_mem[1] ; Program_Counter:pc_inst|pc_int[4]            ; c0           ; c0          ; 0.500        ; 0.003      ; 1.088      ;
; -0.553 ; Pipeline_State:pipe_inst|state_mem[1] ; Program_Counter:pc_inst|pc_int[5]            ; c0           ; c0          ; 0.500        ; 0.003      ; 1.088      ;
; -0.553 ; Pipeline_State:pipe_inst|state_mem[1] ; Program_Counter:pc_inst|pc_int[6]            ; c0           ; c0          ; 0.500        ; 0.003      ; 1.088      ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'c0'                                                                                                                                                     ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Pipeline_State:pipe_inst|state_mem[0]        ; Pipeline_State:pipe_inst|state_mem[0]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Pipeline_State:pipe_inst|state_mem[1]        ; Pipeline_State:pipe_inst|state_mem[1]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Pipeline_State:pipe_inst|state_mem[2]        ; Pipeline_State:pipe_inst|state_mem[2]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Instruction_Decoder:dec_inst|is_ret~reg0     ; Instruction_Decoder:dec_inst|is_ret~reg0     ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[10][0]         ; RAM_Memory:ram_inst|reg_array[10][0]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[8][0]          ; RAM_Memory:ram_inst|reg_array[8][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[15][0]         ; RAM_Memory:ram_inst|reg_array[15][0]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[13][0]         ; RAM_Memory:ram_inst|reg_array[13][0]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[7][0]          ; RAM_Memory:ram_inst|reg_array[7][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[0][0]          ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[2][0]          ; RAM_Memory:ram_inst|reg_array[2][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[5][0]          ; RAM_Memory:ram_inst|reg_array[5][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[0][1]          ; RAM_Memory:ram_inst|reg_array[0][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[2][1]          ; RAM_Memory:ram_inst|reg_array[2][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[8][1]          ; RAM_Memory:ram_inst|reg_array[8][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[10][1]         ; RAM_Memory:ram_inst|reg_array[10][1]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[7][1]          ; RAM_Memory:ram_inst|reg_array[7][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[5][1]          ; RAM_Memory:ram_inst|reg_array[5][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[13][1]         ; RAM_Memory:ram_inst|reg_array[13][1]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[15][1]         ; RAM_Memory:ram_inst|reg_array[15][1]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[0][2]          ; RAM_Memory:ram_inst|reg_array[0][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[2][2]          ; RAM_Memory:ram_inst|reg_array[2][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[7][2]          ; RAM_Memory:ram_inst|reg_array[7][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[5][2]          ; RAM_Memory:ram_inst|reg_array[5][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[13][2]         ; RAM_Memory:ram_inst|reg_array[13][2]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[10][2]         ; RAM_Memory:ram_inst|reg_array[10][2]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[8][2]          ; RAM_Memory:ram_inst|reg_array[8][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[15][2]         ; RAM_Memory:ram_inst|reg_array[15][2]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[0][3]          ; RAM_Memory:ram_inst|reg_array[0][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[2][3]          ; RAM_Memory:ram_inst|reg_array[2][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[8][3]          ; RAM_Memory:ram_inst|reg_array[8][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[10][3]         ; RAM_Memory:ram_inst|reg_array[10][3]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[5][3]          ; RAM_Memory:ram_inst|reg_array[5][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[7][3]          ; RAM_Memory:ram_inst|reg_array[7][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[15][3]         ; RAM_Memory:ram_inst|reg_array[15][3]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; RAM_Memory:ram_inst|reg_array[13][3]         ; RAM_Memory:ram_inst|reg_array[13][3]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Stack:stack_int|idx[0]                       ; Stack:stack_int|idx[0]                       ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Stack:stack_int|idx[1]                       ; Stack:stack_int|idx[1]                       ; c0           ; c0          ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; Stack:stack_int|idx[0]                       ; Stack:stack_int|idx[1]                       ; c0           ; c0          ; 0.000        ; 0.000      ; 0.391      ;
; 0.263 ; Pipeline_State:pipe_inst|state_mem[2]        ; Pipeline_State:pipe_inst|state_mem[1]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.415      ;
; 0.264 ; Pipeline_State:pipe_inst|state_mem[2]        ; Pipeline_State:pipe_inst|state_mem[0]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.416      ;
; 0.327 ; Pipeline_State:pipe_inst|state_mem[1]        ; Pipeline_State:pipe_inst|state_mem[2]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.479      ;
; 0.367 ; W_Reg:wreg_inst|reg_write_data[3]            ; RAM_Memory:ram_inst|reg_array[0][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; W_Reg:wreg_inst|reg_write_data[3]            ; RAM_Memory:ram_inst|reg_array[2][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.520      ;
; 0.375 ; W_Reg:wreg_inst|reg_write_data[1]            ; RAM_Memory:ram_inst|reg_array[0][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; W_Reg:wreg_inst|reg_write_data[1]            ; RAM_Memory:ram_inst|reg_array[7][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; W_Reg:wreg_inst|reg_write_data[2]            ; RAM_Memory:ram_inst|reg_array[0][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; W_Reg:wreg_inst|reg_write_data[1]            ; RAM_Memory:ram_inst|reg_array[2][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.528      ;
; 0.380 ; Pipeline_State:pipe_inst|state_mem[1]        ; Pipeline_State:pipe_inst|state_mem[0]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; W_Reg:wreg_inst|reg_write_data[2]            ; RAM_Memory:ram_inst|reg_array[7][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.532      ;
; 0.386 ; Pipeline_State:pipe_inst|state_mem[0]        ; Pipeline_State:pipe_inst|state_mem[1]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.538      ;
; 0.386 ; Pipeline_State:pipe_inst|state_mem[0]        ; Pipeline_State:pipe_inst|state_mem[2]        ; c0           ; c0          ; 0.000        ; 0.000      ; 0.538      ;
; 0.389 ; W_Reg:wreg_inst|reg_write_data[0]            ; RAM_Memory:ram_inst|reg_array[7][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.541      ;
; 0.391 ; W_Reg:wreg_inst|reg_write_data[0]            ; RAM_Memory:ram_inst|reg_array[0][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.543      ;
; 0.417 ; W_Reg:wreg_inst|w_content[0]                 ; W_Reg:wreg_inst|reg_write_data[0]            ; c0           ; c0          ; 0.000        ; 0.001      ; 0.570      ;
; 0.441 ; W_Reg:wreg_inst|reg_write_data[0]            ; RAM_Memory:ram_inst|reg_array[15][0]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.593      ;
; 0.455 ; Instruction_Decoder:dec_inst|write_w         ; W_Reg:wreg_inst|w_to_ram                     ; c0           ; c0          ; 0.000        ; -0.002     ; 0.605      ;
; 0.458 ; W_Reg:wreg_inst|reg_write_data[2]            ; RAM_Memory:ram_inst|reg_array[2][2]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.610      ;
; 0.472 ; W_Reg:wreg_inst|w_content[2]                 ; W_Reg:wreg_inst|reg_write_data[2]            ; c0           ; c0          ; 0.000        ; 0.001      ; 0.625      ;
; 0.478 ; Instruction_Memory:instr_inst|instruction[0] ; Instruction_Decoder:dec_inst|read_w          ; c0           ; c0          ; 0.000        ; 0.001      ; 0.631      ;
; 0.480 ; Instruction_Memory:instr_inst|instruction[0] ; Instruction_Decoder:dec_inst|immediate[0]    ; c0           ; c0          ; 0.000        ; 0.001      ; 0.633      ;
; 0.480 ; Program_Counter:pc_inst|pc_int[8]            ; Program_Counter:pc_inst|pc_int[8]            ; c0           ; c0          ; 0.000        ; 0.000      ; 0.632      ;
; 0.512 ; Program_Counter:pc_inst|pc_int[2]            ; Instruction_Memory:instr_inst|instruction[7] ; c0           ; c0          ; 0.000        ; -0.001     ; 0.663      ;
; 0.514 ; Program_Counter:pc_inst|pc_int[1]            ; Instruction_Memory:instr_inst|instruction[5] ; c0           ; c0          ; 0.000        ; -0.001     ; 0.665      ;
; 0.517 ; Program_Counter:pc_inst|pc_int[1]            ; Instruction_Memory:instr_inst|instruction[0] ; c0           ; c0          ; 0.000        ; -0.001     ; 0.668      ;
; 0.540 ; Instruction_Memory:instr_inst|instruction[5] ; Instruction_Decoder:dec_inst|write_w         ; c0           ; c0          ; 0.000        ; 0.001      ; 0.693      ;
; 0.540 ; Instruction_Memory:instr_inst|instruction[5] ; Instruction_Decoder:dec_inst|reg_write_en    ; c0           ; c0          ; 0.000        ; 0.001      ; 0.693      ;
; 0.540 ; Instruction_Decoder:dec_inst|reg_addr[3]     ; RAM_Memory:ram_inst|reg_read_data[0]         ; c0           ; c0          ; 0.000        ; -0.002     ; 0.690      ;
; 0.543 ; Program_Counter:pc_inst|pc_int[0]            ; Instruction_Memory:instr_inst|instruction[1] ; c0           ; c0          ; 0.000        ; -0.001     ; 0.694      ;
; 0.543 ; Instruction_Memory:instr_inst|instruction[5] ; Instruction_Decoder:dec_inst|reg_addr[1]     ; c0           ; c0          ; 0.000        ; 0.001      ; 0.696      ;
; 0.543 ; Instruction_Memory:instr_inst|instruction[5] ; Instruction_Decoder:dec_inst|reg_read_en     ; c0           ; c0          ; 0.000        ; 0.001      ; 0.696      ;
; 0.545 ; W_Reg:wreg_inst|w_content[3]                 ; W_Reg:wreg_inst|reg_write_data[3]            ; c0           ; c0          ; 0.000        ; 0.001      ; 0.698      ;
; 0.550 ; W_Reg:wreg_inst|reg_write_data[3]            ; RAM_Memory:ram_inst|reg_array[15][3]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.702      ;
; 0.556 ; W_Reg:wreg_inst|reg_write_data[3]            ; RAM_Memory:ram_inst|reg_array[7][3]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.708      ;
; 0.560 ; RAM_Memory:ram_inst|reg_read_data[3]         ; W_Reg:wreg_inst|reg_write_data[3]            ; c0           ; c0          ; 0.000        ; 0.003      ; 0.715      ;
; 0.563 ; W_Reg:wreg_inst|w_content[1]                 ; W_Reg:wreg_inst|reg_write_data[1]            ; c0           ; c0          ; 0.000        ; 0.001      ; 0.716      ;
; 0.565 ; Program_Counter:pc_inst|pc_int[0]            ; Instruction_Memory:instr_inst|instruction[9] ; c0           ; c0          ; 0.000        ; -0.001     ; 0.716      ;
; 0.565 ; Instruction_Decoder:dec_inst|reg_addr[0]     ; RAM_Memory:ram_inst|reg_read_data[3]         ; c0           ; c0          ; 0.000        ; -0.006     ; 0.711      ;
; 0.567 ; W_Reg:wreg_inst|reg_write_data[3]            ; RAM_Memory:ram_inst|reg_array[10][3]         ; c0           ; c0          ; 0.000        ; -0.001     ; 0.718      ;
; 0.571 ; W_Reg:wreg_inst|reg_write_data[2]            ; RAM_Memory:ram_inst|reg_array[8][2]          ; c0           ; c0          ; 0.000        ; -0.001     ; 0.722      ;
; 0.573 ; W_Reg:wreg_inst|reg_write_data[0]            ; RAM_Memory:ram_inst|reg_array[2][0]          ; c0           ; c0          ; 0.000        ; 0.002      ; 0.727      ;
; 0.573 ; W_Reg:wreg_inst|reg_write_data[2]            ; RAM_Memory:ram_inst|reg_array[15][2]         ; c0           ; c0          ; 0.000        ; -0.001     ; 0.724      ;
; 0.574 ; W_Reg:wreg_inst|reg_write_data[2]            ; RAM_Memory:ram_inst|reg_array[5][2]          ; c0           ; c0          ; 0.000        ; -0.001     ; 0.725      ;
; 0.574 ; W_Reg:wreg_inst|reg_write_data[3]            ; RAM_Memory:ram_inst|reg_array[13][3]         ; c0           ; c0          ; 0.000        ; -0.001     ; 0.725      ;
; 0.575 ; W_Reg:wreg_inst|reg_write_data[3]            ; RAM_Memory:ram_inst|reg_array[8][3]          ; c0           ; c0          ; 0.000        ; -0.001     ; 0.726      ;
; 0.576 ; W_Reg:wreg_inst|reg_write_data[0]            ; RAM_Memory:ram_inst|reg_array[10][0]         ; c0           ; c0          ; 0.000        ; -0.001     ; 0.727      ;
; 0.578 ; W_Reg:wreg_inst|reg_write_data[0]            ; RAM_Memory:ram_inst|reg_array[8][0]          ; c0           ; c0          ; 0.000        ; -0.001     ; 0.729      ;
; 0.578 ; W_Reg:wreg_inst|reg_write_data[0]            ; RAM_Memory:ram_inst|reg_array[13][0]         ; c0           ; c0          ; 0.000        ; -0.001     ; 0.729      ;
; 0.578 ; Program_Counter:pc_inst|pc_int[2]            ; Instruction_Memory:instr_inst|instruction[0] ; c0           ; c0          ; 0.000        ; -0.001     ; 0.729      ;
; 0.579 ; Program_Counter:pc_inst|pc_int[0]            ; Instruction_Memory:instr_inst|instruction[8] ; c0           ; c0          ; 0.000        ; -0.001     ; 0.730      ;
; 0.579 ; W_Reg:wreg_inst|reg_write_data[0]            ; RAM_Memory:ram_inst|reg_array[5][0]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.731      ;
; 0.584 ; Program_Counter:pc_inst|pc_int[2]            ; Instruction_Memory:instr_inst|instruction[5] ; c0           ; c0          ; 0.000        ; -0.001     ; 0.735      ;
; 0.585 ; W_Reg:wreg_inst|reg_write_data[2]            ; RAM_Memory:ram_inst|reg_array[13][2]         ; c0           ; c0          ; 0.000        ; -0.001     ; 0.736      ;
; 0.589 ; W_Reg:wreg_inst|reg_write_data[2]            ; RAM_Memory:ram_inst|reg_array[10][2]         ; c0           ; c0          ; 0.000        ; -0.001     ; 0.740      ;
; 0.590 ; W_Reg:wreg_inst|reg_write_data[1]            ; RAM_Memory:ram_inst|reg_array[15][1]         ; c0           ; c0          ; 0.000        ; 0.000      ; 0.742      ;
; 0.591 ; Program_Counter:pc_inst|pc_int[1]            ; Instruction_Memory:instr_inst|instruction[1] ; c0           ; c0          ; 0.000        ; -0.001     ; 0.742      ;
; 0.594 ; W_Reg:wreg_inst|reg_write_data[1]            ; RAM_Memory:ram_inst|reg_array[5][1]          ; c0           ; c0          ; 0.000        ; 0.000      ; 0.746      ;
; 0.594 ; Program_Counter:pc_inst|pc_int[1]            ; Instruction_Memory:instr_inst|instruction[9] ; c0           ; c0          ; 0.000        ; -0.001     ; 0.745      ;
; 0.595 ; W_Reg:wreg_inst|reg_write_data[3]            ; RAM_Memory:ram_inst|reg_array[5][3]          ; c0           ; c0          ; 0.000        ; -0.003     ; 0.744      ;
; 0.601 ; Instruction_Decoder:dec_inst|read_w          ; W_Reg:wreg_inst|reg_write_data[0]            ; c0           ; c0          ; 0.000        ; -0.003     ; 0.750      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'c0'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; c0    ; Rise       ; c0                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|immediate[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_and          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_and          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_ret~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|is_ret~reg0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|place_immediate ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|place_immediate ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|read_w          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|read_w          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_addr[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_read_en     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_read_en     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_write_en    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|reg_write_en    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Decoder:dec_inst|write_w         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Decoder:dec_inst|write_w         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Instruction_Memory:instr_inst|instruction[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Rise       ; Pipeline_State:pipe_inst|state_mem[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[8]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; Program_Counter:pc_inst|pc_int[8]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[0][3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[10][0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[10][0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[10][1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[10][1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[10][2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[10][2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[10][3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[10][3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[13][0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[13][0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[13][1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[13][1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[13][2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[13][2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[13][3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[13][3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[15][0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[15][0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[15][1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[15][1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[15][2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[15][2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[15][3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[15][3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[2][0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[2][0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[2][1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[2][1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[2][2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[2][2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; c0    ; Fall       ; RAM_Memory:ram_inst|reg_array[2][3]          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; state[*]           ; c0         ; 4.078 ; 4.078 ; Rise       ; c0              ;
;  state[0]          ; c0         ; 3.870 ; 3.870 ; Rise       ; c0              ;
;  state[1]          ; c0         ; 4.078 ; 4.078 ; Rise       ; c0              ;
;  state[2]          ; c0         ; 3.956 ; 3.956 ; Rise       ; c0              ;
; idx_out[*]         ; c0         ; 4.004 ; 4.004 ; Fall       ; c0              ;
;  idx_out[0]        ; c0         ; 4.004 ; 4.004 ; Fall       ; c0              ;
;  idx_out[1]        ; c0         ; 3.952 ; 3.952 ; Fall       ; c0              ;
; immediate[*]       ; c0         ; 4.134 ; 4.134 ; Fall       ; c0              ;
;  immediate[0]      ; c0         ; 3.957 ; 3.957 ; Fall       ; c0              ;
;  immediate[1]      ; c0         ; 4.134 ; 4.134 ; Fall       ; c0              ;
;  immediate[2]      ; c0         ; 3.957 ; 3.957 ; Fall       ; c0              ;
;  immediate[3]      ; c0         ; 4.134 ; 4.134 ; Fall       ; c0              ;
; instruction[*]     ; c0         ; 4.193 ; 4.193 ; Fall       ; c0              ;
;  instruction[0]    ; c0         ; 3.889 ; 3.889 ; Fall       ; c0              ;
;  instruction[1]    ; c0         ; 3.904 ; 3.904 ; Fall       ; c0              ;
;  instruction[2]    ; c0         ; 3.889 ; 3.889 ; Fall       ; c0              ;
;  instruction[3]    ; c0         ; 3.924 ; 3.924 ; Fall       ; c0              ;
;  instruction[5]    ; c0         ; 4.000 ; 4.000 ; Fall       ; c0              ;
;  instruction[7]    ; c0         ; 3.904 ; 3.904 ; Fall       ; c0              ;
;  instruction[8]    ; c0         ; 4.193 ; 4.193 ; Fall       ; c0              ;
;  instruction[9]    ; c0         ; 3.897 ; 3.897 ; Fall       ; c0              ;
; is_and             ; c0         ; 3.811 ; 3.811 ; Fall       ; c0              ;
; is_ret             ; c0         ; 3.860 ; 3.860 ; Fall       ; c0              ;
; pc[*]              ; c0         ; 3.977 ; 3.977 ; Fall       ; c0              ;
;  pc[0]             ; c0         ; 3.977 ; 3.977 ; Fall       ; c0              ;
;  pc[1]             ; c0         ; 3.972 ; 3.972 ; Fall       ; c0              ;
;  pc[2]             ; c0         ; 3.854 ; 3.854 ; Fall       ; c0              ;
;  pc[3]             ; c0         ; 3.912 ; 3.912 ; Fall       ; c0              ;
;  pc[4]             ; c0         ; 3.758 ; 3.758 ; Fall       ; c0              ;
;  pc[5]             ; c0         ; 3.585 ; 3.585 ; Fall       ; c0              ;
;  pc[6]             ; c0         ; 3.760 ; 3.760 ; Fall       ; c0              ;
;  pc[7]             ; c0         ; 3.586 ; 3.586 ; Fall       ; c0              ;
;  pc[8]             ; c0         ; 3.742 ; 3.742 ; Fall       ; c0              ;
; place_immediate    ; c0         ; 3.811 ; 3.811 ; Fall       ; c0              ;
; ram_top[*]         ; c0         ; 3.961 ; 3.961 ; Fall       ; c0              ;
;  ram_top[0]        ; c0         ; 3.961 ; 3.961 ; Fall       ; c0              ;
;  ram_top[1]        ; c0         ; 3.857 ; 3.857 ; Fall       ; c0              ;
;  ram_top[2]        ; c0         ; 3.836 ; 3.836 ; Fall       ; c0              ;
;  ram_top[3]        ; c0         ; 3.718 ; 3.718 ; Fall       ; c0              ;
; read_w             ; c0         ; 3.722 ; 3.722 ; Fall       ; c0              ;
; reg_addr[*]        ; c0         ; 3.997 ; 3.997 ; Fall       ; c0              ;
;  reg_addr[0]       ; c0         ; 3.997 ; 3.997 ; Fall       ; c0              ;
;  reg_addr[1]       ; c0         ; 3.812 ; 3.812 ; Fall       ; c0              ;
;  reg_addr[2]       ; c0         ; 3.997 ; 3.997 ; Fall       ; c0              ;
;  reg_addr[3]       ; c0         ; 3.744 ; 3.744 ; Fall       ; c0              ;
; reg_read_data[*]   ; c0         ; 3.969 ; 3.969 ; Fall       ; c0              ;
;  reg_read_data[0]  ; c0         ; 3.843 ; 3.843 ; Fall       ; c0              ;
;  reg_read_data[1]  ; c0         ; 3.962 ; 3.962 ; Fall       ; c0              ;
;  reg_read_data[2]  ; c0         ; 3.954 ; 3.954 ; Fall       ; c0              ;
;  reg_read_data[3]  ; c0         ; 3.969 ; 3.969 ; Fall       ; c0              ;
; reg_read_en        ; c0         ; 4.084 ; 4.084 ; Fall       ; c0              ;
; reg_write_data[*]  ; c0         ; 3.813 ; 3.813 ; Fall       ; c0              ;
;  reg_write_data[0] ; c0         ; 3.621 ; 3.621 ; Fall       ; c0              ;
;  reg_write_data[1] ; c0         ; 3.583 ; 3.583 ; Fall       ; c0              ;
;  reg_write_data[2] ; c0         ; 3.620 ; 3.620 ; Fall       ; c0              ;
;  reg_write_data[3] ; c0         ; 3.813 ; 3.813 ; Fall       ; c0              ;
; reg_write_en       ; c0         ; 3.734 ; 3.734 ; Fall       ; c0              ;
; w_reg_top[*]       ; c0         ; 3.835 ; 3.835 ; Fall       ; c0              ;
;  w_reg_top[0]      ; c0         ; 3.835 ; 3.835 ; Fall       ; c0              ;
;  w_reg_top[1]      ; c0         ; 3.704 ; 3.704 ; Fall       ; c0              ;
;  w_reg_top[2]      ; c0         ; 3.805 ; 3.805 ; Fall       ; c0              ;
;  w_reg_top[3]      ; c0         ; 3.822 ; 3.822 ; Fall       ; c0              ;
; w_to_ram           ; c0         ; 3.957 ; 3.957 ; Fall       ; c0              ;
; write_w            ; c0         ; 3.777 ; 3.777 ; Fall       ; c0              ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; state[*]           ; c0         ; 3.870 ; 3.870 ; Rise       ; c0              ;
;  state[0]          ; c0         ; 3.870 ; 3.870 ; Rise       ; c0              ;
;  state[1]          ; c0         ; 4.078 ; 4.078 ; Rise       ; c0              ;
;  state[2]          ; c0         ; 3.956 ; 3.956 ; Rise       ; c0              ;
; idx_out[*]         ; c0         ; 3.952 ; 3.952 ; Fall       ; c0              ;
;  idx_out[0]        ; c0         ; 4.004 ; 4.004 ; Fall       ; c0              ;
;  idx_out[1]        ; c0         ; 3.952 ; 3.952 ; Fall       ; c0              ;
; immediate[*]       ; c0         ; 3.957 ; 3.957 ; Fall       ; c0              ;
;  immediate[0]      ; c0         ; 3.957 ; 3.957 ; Fall       ; c0              ;
;  immediate[1]      ; c0         ; 4.134 ; 4.134 ; Fall       ; c0              ;
;  immediate[2]      ; c0         ; 3.957 ; 3.957 ; Fall       ; c0              ;
;  immediate[3]      ; c0         ; 4.134 ; 4.134 ; Fall       ; c0              ;
; instruction[*]     ; c0         ; 3.889 ; 3.889 ; Fall       ; c0              ;
;  instruction[0]    ; c0         ; 3.889 ; 3.889 ; Fall       ; c0              ;
;  instruction[1]    ; c0         ; 3.904 ; 3.904 ; Fall       ; c0              ;
;  instruction[2]    ; c0         ; 3.889 ; 3.889 ; Fall       ; c0              ;
;  instruction[3]    ; c0         ; 3.924 ; 3.924 ; Fall       ; c0              ;
;  instruction[5]    ; c0         ; 4.000 ; 4.000 ; Fall       ; c0              ;
;  instruction[7]    ; c0         ; 3.904 ; 3.904 ; Fall       ; c0              ;
;  instruction[8]    ; c0         ; 4.193 ; 4.193 ; Fall       ; c0              ;
;  instruction[9]    ; c0         ; 3.897 ; 3.897 ; Fall       ; c0              ;
; is_and             ; c0         ; 3.811 ; 3.811 ; Fall       ; c0              ;
; is_ret             ; c0         ; 3.860 ; 3.860 ; Fall       ; c0              ;
; pc[*]              ; c0         ; 3.585 ; 3.585 ; Fall       ; c0              ;
;  pc[0]             ; c0         ; 3.977 ; 3.977 ; Fall       ; c0              ;
;  pc[1]             ; c0         ; 3.972 ; 3.972 ; Fall       ; c0              ;
;  pc[2]             ; c0         ; 3.854 ; 3.854 ; Fall       ; c0              ;
;  pc[3]             ; c0         ; 3.912 ; 3.912 ; Fall       ; c0              ;
;  pc[4]             ; c0         ; 3.758 ; 3.758 ; Fall       ; c0              ;
;  pc[5]             ; c0         ; 3.585 ; 3.585 ; Fall       ; c0              ;
;  pc[6]             ; c0         ; 3.760 ; 3.760 ; Fall       ; c0              ;
;  pc[7]             ; c0         ; 3.586 ; 3.586 ; Fall       ; c0              ;
;  pc[8]             ; c0         ; 3.742 ; 3.742 ; Fall       ; c0              ;
; place_immediate    ; c0         ; 3.811 ; 3.811 ; Fall       ; c0              ;
; ram_top[*]         ; c0         ; 3.718 ; 3.718 ; Fall       ; c0              ;
;  ram_top[0]        ; c0         ; 3.961 ; 3.961 ; Fall       ; c0              ;
;  ram_top[1]        ; c0         ; 3.857 ; 3.857 ; Fall       ; c0              ;
;  ram_top[2]        ; c0         ; 3.836 ; 3.836 ; Fall       ; c0              ;
;  ram_top[3]        ; c0         ; 3.718 ; 3.718 ; Fall       ; c0              ;
; read_w             ; c0         ; 3.722 ; 3.722 ; Fall       ; c0              ;
; reg_addr[*]        ; c0         ; 3.744 ; 3.744 ; Fall       ; c0              ;
;  reg_addr[0]       ; c0         ; 3.997 ; 3.997 ; Fall       ; c0              ;
;  reg_addr[1]       ; c0         ; 3.812 ; 3.812 ; Fall       ; c0              ;
;  reg_addr[2]       ; c0         ; 3.997 ; 3.997 ; Fall       ; c0              ;
;  reg_addr[3]       ; c0         ; 3.744 ; 3.744 ; Fall       ; c0              ;
; reg_read_data[*]   ; c0         ; 3.843 ; 3.843 ; Fall       ; c0              ;
;  reg_read_data[0]  ; c0         ; 3.843 ; 3.843 ; Fall       ; c0              ;
;  reg_read_data[1]  ; c0         ; 3.962 ; 3.962 ; Fall       ; c0              ;
;  reg_read_data[2]  ; c0         ; 3.954 ; 3.954 ; Fall       ; c0              ;
;  reg_read_data[3]  ; c0         ; 3.969 ; 3.969 ; Fall       ; c0              ;
; reg_read_en        ; c0         ; 4.084 ; 4.084 ; Fall       ; c0              ;
; reg_write_data[*]  ; c0         ; 3.583 ; 3.583 ; Fall       ; c0              ;
;  reg_write_data[0] ; c0         ; 3.621 ; 3.621 ; Fall       ; c0              ;
;  reg_write_data[1] ; c0         ; 3.583 ; 3.583 ; Fall       ; c0              ;
;  reg_write_data[2] ; c0         ; 3.620 ; 3.620 ; Fall       ; c0              ;
;  reg_write_data[3] ; c0         ; 3.813 ; 3.813 ; Fall       ; c0              ;
; reg_write_en       ; c0         ; 3.734 ; 3.734 ; Fall       ; c0              ;
; w_reg_top[*]       ; c0         ; 3.704 ; 3.704 ; Fall       ; c0              ;
;  w_reg_top[0]      ; c0         ; 3.835 ; 3.835 ; Fall       ; c0              ;
;  w_reg_top[1]      ; c0         ; 3.704 ; 3.704 ; Fall       ; c0              ;
;  w_reg_top[2]      ; c0         ; 3.805 ; 3.805 ; Fall       ; c0              ;
;  w_reg_top[3]      ; c0         ; 3.822 ; 3.822 ; Fall       ; c0              ;
; w_to_ram           ; c0         ; 3.957 ; 3.957 ; Fall       ; c0              ;
; write_w            ; c0         ; 3.777 ; 3.777 ; Fall       ; c0              ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.057   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  c0              ; -3.057   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -181.256 ; 0.0   ; 0.0      ; 0.0     ; -95.725             ;
;  c0              ; -181.256 ; 0.000 ; N/A      ; N/A     ; -95.725             ;
+------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; state[*]           ; c0         ; 7.803 ; 7.803 ; Rise       ; c0              ;
;  state[0]          ; c0         ; 7.217 ; 7.217 ; Rise       ; c0              ;
;  state[1]          ; c0         ; 7.803 ; 7.803 ; Rise       ; c0              ;
;  state[2]          ; c0         ; 7.474 ; 7.474 ; Rise       ; c0              ;
; idx_out[*]         ; c0         ; 7.532 ; 7.532 ; Fall       ; c0              ;
;  idx_out[0]        ; c0         ; 7.532 ; 7.532 ; Fall       ; c0              ;
;  idx_out[1]        ; c0         ; 7.477 ; 7.477 ; Fall       ; c0              ;
; immediate[*]       ; c0         ; 7.885 ; 7.885 ; Fall       ; c0              ;
;  immediate[0]      ; c0         ; 7.483 ; 7.483 ; Fall       ; c0              ;
;  immediate[1]      ; c0         ; 7.885 ; 7.885 ; Fall       ; c0              ;
;  immediate[2]      ; c0         ; 7.483 ; 7.483 ; Fall       ; c0              ;
;  immediate[3]      ; c0         ; 7.885 ; 7.885 ; Fall       ; c0              ;
; instruction[*]     ; c0         ; 7.965 ; 7.965 ; Fall       ; c0              ;
;  instruction[0]    ; c0         ; 7.258 ; 7.258 ; Fall       ; c0              ;
;  instruction[1]    ; c0         ; 7.278 ; 7.278 ; Fall       ; c0              ;
;  instruction[2]    ; c0         ; 7.258 ; 7.258 ; Fall       ; c0              ;
;  instruction[3]    ; c0         ; 7.298 ; 7.298 ; Fall       ; c0              ;
;  instruction[5]    ; c0         ; 7.545 ; 7.545 ; Fall       ; c0              ;
;  instruction[7]    ; c0         ; 7.291 ; 7.291 ; Fall       ; c0              ;
;  instruction[8]    ; c0         ; 7.965 ; 7.965 ; Fall       ; c0              ;
;  instruction[9]    ; c0         ; 7.274 ; 7.274 ; Fall       ; c0              ;
; is_and             ; c0         ; 7.128 ; 7.128 ; Fall       ; c0              ;
; is_ret             ; c0         ; 7.194 ; 7.194 ; Fall       ; c0              ;
; pc[*]              ; c0         ; 7.525 ; 7.525 ; Fall       ; c0              ;
;  pc[0]             ; c0         ; 7.525 ; 7.525 ; Fall       ; c0              ;
;  pc[1]             ; c0         ; 7.515 ; 7.515 ; Fall       ; c0              ;
;  pc[2]             ; c0         ; 7.192 ; 7.192 ; Fall       ; c0              ;
;  pc[3]             ; c0         ; 7.297 ; 7.297 ; Fall       ; c0              ;
;  pc[4]             ; c0         ; 6.921 ; 6.921 ; Fall       ; c0              ;
;  pc[5]             ; c0         ; 6.547 ; 6.547 ; Fall       ; c0              ;
;  pc[6]             ; c0         ; 6.926 ; 6.926 ; Fall       ; c0              ;
;  pc[7]             ; c0         ; 6.550 ; 6.550 ; Fall       ; c0              ;
;  pc[8]             ; c0         ; 6.918 ; 6.918 ; Fall       ; c0              ;
; place_immediate    ; c0         ; 7.128 ; 7.128 ; Fall       ; c0              ;
; ram_top[*]         ; c0         ; 7.485 ; 7.485 ; Fall       ; c0              ;
;  ram_top[0]        ; c0         ; 7.485 ; 7.485 ; Fall       ; c0              ;
;  ram_top[1]        ; c0         ; 7.184 ; 7.184 ; Fall       ; c0              ;
;  ram_top[2]        ; c0         ; 7.150 ; 7.150 ; Fall       ; c0              ;
;  ram_top[3]        ; c0         ; 6.873 ; 6.873 ; Fall       ; c0              ;
; read_w             ; c0         ; 6.896 ; 6.896 ; Fall       ; c0              ;
; reg_addr[*]        ; c0         ; 7.531 ; 7.531 ; Fall       ; c0              ;
;  reg_addr[0]       ; c0         ; 7.531 ; 7.531 ; Fall       ; c0              ;
;  reg_addr[1]       ; c0         ; 7.128 ; 7.128 ; Fall       ; c0              ;
;  reg_addr[2]       ; c0         ; 7.531 ; 7.531 ; Fall       ; c0              ;
;  reg_addr[3]       ; c0         ; 6.918 ; 6.918 ; Fall       ; c0              ;
; reg_read_data[*]   ; c0         ; 7.524 ; 7.524 ; Fall       ; c0              ;
;  reg_read_data[0]  ; c0         ; 7.172 ; 7.172 ; Fall       ; c0              ;
;  reg_read_data[1]  ; c0         ; 7.521 ; 7.521 ; Fall       ; c0              ;
;  reg_read_data[2]  ; c0         ; 7.502 ; 7.502 ; Fall       ; c0              ;
;  reg_read_data[3]  ; c0         ; 7.524 ; 7.524 ; Fall       ; c0              ;
; reg_read_en        ; c0         ; 7.769 ; 7.769 ; Fall       ; c0              ;
; reg_write_data[*]  ; c0         ; 7.132 ; 7.132 ; Fall       ; c0              ;
;  reg_write_data[0] ; c0         ; 6.590 ; 6.590 ; Fall       ; c0              ;
;  reg_write_data[1] ; c0         ; 6.537 ; 6.537 ; Fall       ; c0              ;
;  reg_write_data[2] ; c0         ; 6.591 ; 6.591 ; Fall       ; c0              ;
;  reg_write_data[3] ; c0         ; 7.132 ; 7.132 ; Fall       ; c0              ;
; reg_write_en       ; c0         ; 6.896 ; 6.896 ; Fall       ; c0              ;
; w_reg_top[*]       ; c0         ; 7.163 ; 7.163 ; Fall       ; c0              ;
;  w_reg_top[0]      ; c0         ; 7.163 ; 7.163 ; Fall       ; c0              ;
;  w_reg_top[1]      ; c0         ; 6.834 ; 6.834 ; Fall       ; c0              ;
;  w_reg_top[2]      ; c0         ; 7.134 ; 7.134 ; Fall       ; c0              ;
;  w_reg_top[3]      ; c0         ; 7.155 ; 7.155 ; Fall       ; c0              ;
; w_to_ram           ; c0         ; 7.489 ; 7.489 ; Fall       ; c0              ;
; write_w            ; c0         ; 7.091 ; 7.091 ; Fall       ; c0              ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; state[*]           ; c0         ; 3.870 ; 3.870 ; Rise       ; c0              ;
;  state[0]          ; c0         ; 3.870 ; 3.870 ; Rise       ; c0              ;
;  state[1]          ; c0         ; 4.078 ; 4.078 ; Rise       ; c0              ;
;  state[2]          ; c0         ; 3.956 ; 3.956 ; Rise       ; c0              ;
; idx_out[*]         ; c0         ; 3.952 ; 3.952 ; Fall       ; c0              ;
;  idx_out[0]        ; c0         ; 4.004 ; 4.004 ; Fall       ; c0              ;
;  idx_out[1]        ; c0         ; 3.952 ; 3.952 ; Fall       ; c0              ;
; immediate[*]       ; c0         ; 3.957 ; 3.957 ; Fall       ; c0              ;
;  immediate[0]      ; c0         ; 3.957 ; 3.957 ; Fall       ; c0              ;
;  immediate[1]      ; c0         ; 4.134 ; 4.134 ; Fall       ; c0              ;
;  immediate[2]      ; c0         ; 3.957 ; 3.957 ; Fall       ; c0              ;
;  immediate[3]      ; c0         ; 4.134 ; 4.134 ; Fall       ; c0              ;
; instruction[*]     ; c0         ; 3.889 ; 3.889 ; Fall       ; c0              ;
;  instruction[0]    ; c0         ; 3.889 ; 3.889 ; Fall       ; c0              ;
;  instruction[1]    ; c0         ; 3.904 ; 3.904 ; Fall       ; c0              ;
;  instruction[2]    ; c0         ; 3.889 ; 3.889 ; Fall       ; c0              ;
;  instruction[3]    ; c0         ; 3.924 ; 3.924 ; Fall       ; c0              ;
;  instruction[5]    ; c0         ; 4.000 ; 4.000 ; Fall       ; c0              ;
;  instruction[7]    ; c0         ; 3.904 ; 3.904 ; Fall       ; c0              ;
;  instruction[8]    ; c0         ; 4.193 ; 4.193 ; Fall       ; c0              ;
;  instruction[9]    ; c0         ; 3.897 ; 3.897 ; Fall       ; c0              ;
; is_and             ; c0         ; 3.811 ; 3.811 ; Fall       ; c0              ;
; is_ret             ; c0         ; 3.860 ; 3.860 ; Fall       ; c0              ;
; pc[*]              ; c0         ; 3.585 ; 3.585 ; Fall       ; c0              ;
;  pc[0]             ; c0         ; 3.977 ; 3.977 ; Fall       ; c0              ;
;  pc[1]             ; c0         ; 3.972 ; 3.972 ; Fall       ; c0              ;
;  pc[2]             ; c0         ; 3.854 ; 3.854 ; Fall       ; c0              ;
;  pc[3]             ; c0         ; 3.912 ; 3.912 ; Fall       ; c0              ;
;  pc[4]             ; c0         ; 3.758 ; 3.758 ; Fall       ; c0              ;
;  pc[5]             ; c0         ; 3.585 ; 3.585 ; Fall       ; c0              ;
;  pc[6]             ; c0         ; 3.760 ; 3.760 ; Fall       ; c0              ;
;  pc[7]             ; c0         ; 3.586 ; 3.586 ; Fall       ; c0              ;
;  pc[8]             ; c0         ; 3.742 ; 3.742 ; Fall       ; c0              ;
; place_immediate    ; c0         ; 3.811 ; 3.811 ; Fall       ; c0              ;
; ram_top[*]         ; c0         ; 3.718 ; 3.718 ; Fall       ; c0              ;
;  ram_top[0]        ; c0         ; 3.961 ; 3.961 ; Fall       ; c0              ;
;  ram_top[1]        ; c0         ; 3.857 ; 3.857 ; Fall       ; c0              ;
;  ram_top[2]        ; c0         ; 3.836 ; 3.836 ; Fall       ; c0              ;
;  ram_top[3]        ; c0         ; 3.718 ; 3.718 ; Fall       ; c0              ;
; read_w             ; c0         ; 3.722 ; 3.722 ; Fall       ; c0              ;
; reg_addr[*]        ; c0         ; 3.744 ; 3.744 ; Fall       ; c0              ;
;  reg_addr[0]       ; c0         ; 3.997 ; 3.997 ; Fall       ; c0              ;
;  reg_addr[1]       ; c0         ; 3.812 ; 3.812 ; Fall       ; c0              ;
;  reg_addr[2]       ; c0         ; 3.997 ; 3.997 ; Fall       ; c0              ;
;  reg_addr[3]       ; c0         ; 3.744 ; 3.744 ; Fall       ; c0              ;
; reg_read_data[*]   ; c0         ; 3.843 ; 3.843 ; Fall       ; c0              ;
;  reg_read_data[0]  ; c0         ; 3.843 ; 3.843 ; Fall       ; c0              ;
;  reg_read_data[1]  ; c0         ; 3.962 ; 3.962 ; Fall       ; c0              ;
;  reg_read_data[2]  ; c0         ; 3.954 ; 3.954 ; Fall       ; c0              ;
;  reg_read_data[3]  ; c0         ; 3.969 ; 3.969 ; Fall       ; c0              ;
; reg_read_en        ; c0         ; 4.084 ; 4.084 ; Fall       ; c0              ;
; reg_write_data[*]  ; c0         ; 3.583 ; 3.583 ; Fall       ; c0              ;
;  reg_write_data[0] ; c0         ; 3.621 ; 3.621 ; Fall       ; c0              ;
;  reg_write_data[1] ; c0         ; 3.583 ; 3.583 ; Fall       ; c0              ;
;  reg_write_data[2] ; c0         ; 3.620 ; 3.620 ; Fall       ; c0              ;
;  reg_write_data[3] ; c0         ; 3.813 ; 3.813 ; Fall       ; c0              ;
; reg_write_en       ; c0         ; 3.734 ; 3.734 ; Fall       ; c0              ;
; w_reg_top[*]       ; c0         ; 3.704 ; 3.704 ; Fall       ; c0              ;
;  w_reg_top[0]      ; c0         ; 3.835 ; 3.835 ; Fall       ; c0              ;
;  w_reg_top[1]      ; c0         ; 3.704 ; 3.704 ; Fall       ; c0              ;
;  w_reg_top[2]      ; c0         ; 3.805 ; 3.805 ; Fall       ; c0              ;
;  w_reg_top[3]      ; c0         ; 3.822 ; 3.822 ; Fall       ; c0              ;
; w_to_ram           ; c0         ; 3.957 ; 3.957 ; Fall       ; c0              ;
; write_w            ; c0         ; 3.777 ; 3.777 ; Fall       ; c0              ;
+--------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; c0         ; c0       ; 9        ; 0        ; 222      ; 544      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; c0         ; c0       ; 9        ; 0        ; 222      ; 544      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 54    ; 54   ;
; Unconstrained Output Port Paths ; 54    ; 54   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun May 20 16:14:53 2018
Info: Command: quartus_sta MDT90P01 -c MDT90P01
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MDT90P01.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name c0 c0
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.057
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.057      -181.256 c0 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 c0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -95.725 c0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.749
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.749       -43.408 c0 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 c0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -78.380 c0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 464 megabytes
    Info: Processing ended: Sun May 20 16:14:53 2018
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


