<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:29.2229</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.12.13</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2021-0177974</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND SEMICONDUCTOR PACKAGE COMPRISING  THE SAME</inventionTitleEng><openDate>2023.06.20</openDate><openNumber>10-2023-0089386</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.12.13</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 회로 기판은 제1 절연층; 상기 제1 절연층의 상면에 배치되고, 캐비티를 포함하는 제2 절연층; 및 상기 캐비티를 포함하는 상기 제2 절연층의 내벽에 배치되는 차폐층을 포함하고, 상기 캐비티의 일측에서의 상기 차폐층의 상면의 폭은, 상기 캐비티의 일측에서의 상기 차폐층의 하면의 폭보다 크다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 절연층; 상기 제1 절연층의 상면에 배치되고, 캐비티를 포함하는 제2 절연층; 및상기 캐비티를 포함하는 상기 제2 절연층의 내벽에 배치되는 차폐층을 포함하고,상기 캐비티의 일측에서의 상기 차폐층의 상면의 폭은,상기 캐비티의 일측에서의 상기 차폐층의 하면의 폭보다 큰,회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 캐비티는,상기 제2 절연층의 상면에 인접한 상부 폭이 상기 제2 절연층의 하면에 인접한 하부 폭보다 큰,회로 기판.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 차폐층은,상기 차폐층의 상면에 형성되고, 상기 차폐층의 하면을 향하여 오목한 적어도 하나의 오목부를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 제2 절연층의 내벽의 적어도 일부는 상기 오목부와 수평으로 중첩되면서, 상기 차폐층과 접촉하지 않는,회로 기판.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 제2 절연층을 관통하는 관통 전극을 포함하고,상기 차폐층의 폭은,상기 관통 전극의 폭보다 작은,회로 기판.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 차폐층의 상면의 폭은,상기 관통 전극의 상면의 폭의 20% 내지 75%의 범위를 만족하고,상기 차폐층의 하면의 폭은,상기 관통 전극의 하면의 폭의 20% 내지 75%의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 차폐층은 상기 캐비티를 통해 노출된 측면을 포함하고,상기 차폐층의 상기 측면은,상기 캐비티를 향하여 볼록한 복수의 볼록부를 포함하는 평면 형상을 가지는,회로 기판.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 차폐층의 상기 측면의 볼록부는,상기 차폐층의 길이 방향 또는 폭 방향으로 곡률을 가지는 곡면을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 제1 절연층의 상면에 배치된 제1 회로 패턴층을 포함하고,상기 제1 회로 패턴층은,상기 제1 절연층의 상면 중 상기 캐비티와 수직으로 중첩되면서, 상기 제2 절연층 및 상기 차폐층과 접하지 않는 제1 영역 상에 배치된 제1-1 패드; 및상기 제1 절연층의 상면 중 상기 캐비티와 수직으로 중첩되지 않으면서, 상기 제2 절연층과 접하는 제2 영역 상에 배치된 제1-2 패드를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 제1 회로 패턴층은,상기 제1 절연층의 상면 중 상기 차폐층과 수직으로 중첩된 제3 영역 상에 배치된 제1-3 패드를 포함하고,상기 제1-3 패드는,상기 제1-1 패드 및 상기 제1-2 패드와 연결되지 않으면서, 상기 제1-1 패드 및 상기 제1-2 패드보다 작은 두께를 가지는,회로 기판.</claim></claimInfo><claimInfo><claim>11. 제9항에 있어서,상기 제2 절연층의 내벽은,상기 차폐층이 배치된 제1 내벽과, 상기 차폐층이 배치되지 않는 제2 내벽을 포함하고,상기 제1 회로 패턴층은,상기 제1 절연층의 상면 중 상기 제2 내벽과 수직으로 중첩되는 영역에 배치되고, 일단이 상기 제1-1 패드와 연결되고, 타단이 상기 제1-2 패드와 연결되는 트레이스를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,상기 제2 절연층의 상면에 배치된 제2 회로 패턴층을 포함하고,상기 제2 회로 패턴층은,상기 제2 절연층의 상면 중 상기 차폐층과 인접하게 배치된 제2-1 패드; 및상기 제2 절연층의 상면 중 상기 차폐층 및 상기 제2-1 패드와 이격된 위치에 배치되는 제2-2 패드를 포함하고,상기 제2-1 패드의 두께는 상기 제2-2 패드의 두께보다 작은,회로 기판.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 제2-1 패드는,상기 차폐층의 상면과 수직으로 중첩되지 않는,회로 기판.</claim></claimInfo><claimInfo><claim>14. 제12항에 있어서,상기 제2-1 패드는,상기 제2 절연층의 상면에 배치된 제1 부분과,상기 제1 부분으로부터 연장되고, 상기 차폐층의 상면에 배치된 제2 부분을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>15. 제1 절연층; 상기 제1 절연층의 상면에 배치되고, 캐비티를 포함하는 제2 절연층; 상기 캐비티를 포함하는 상기 제2 절연층의 내벽에 배치되는 차폐층;상기 제1 절연층의 상면 중 상기 캐비티와 수직으로 중첩되면서 상기 제2 절연층 및 상기 차폐층과 접하지 않는 제1 영역 상에 배치된 제1-1 패드를 포함하는 제1 회로 패턴층;상기 제1 회로 패턴층의 상기 제1-1 패드 상에 배치된 접속부; 및상기 접속부 상에 실장된 소자를 포함하고,상기 차폐층은 상기 캐비티를 통해 노출된 측면을 포함하고,상기 차폐층의 상기 측면은 상기 캐비티를 향하여 볼록한 복수의 볼록부를 포함하는 평면 형상을 가지며,상기 캐비티의 일측에서의 상기 차폐층의 상면의 폭은,상기 캐비티의 일측에서의 상기 차폐층의 하면의 폭보다 큰,반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>LEE, SOO MIN</engName><name>이수민</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>SHIN, JONG BAE</engName><name>신종배</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>JUNG, JAE HUN</engName><name>정재훈</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>JUNG, JI CHUL</engName><name>정지철</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2021.12.13</receiptDate><receiptNumber>1-1-2021-1443163-98</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.12.13</receiptDate><receiptNumber>1-1-2024-1385672-80</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.10.15</receiptDate><receiptNumber>9-5-2025-0995107-59</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020210177974.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93a5c3dfd9664251be65b242bfacc2fbe2f53df4827ec594298167d440f98e2ed935c031374d05749670dffa4814f3a0cbed7ad0aef6d94a2a</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cffe91b3934a3fffb595074f2a3a1e744242f90ec256bf1055dc16ee2fc33cd7f1b71ddc5228337ca2f8e6cf0c04edeee6d1926ecae53a33c4</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>