\BOOKMARK [0][-]{chapter.1}{Codage et traitement de l'information : le binaire}{}% 1
\BOOKMARK [1][-]{section.1.1}{Fonctionnement global d'un ordinateur}{chapter.1}% 2
\BOOKMARK [1][-]{section.1.2}{Alan Turing et la pr\351mi\350re machine virtuelle}{chapter.1}% 3
\BOOKMARK [1][-]{section.1.3}{Le binaire : en stockage et en traitement}{chapter.1}% 4
\BOOKMARK [1][-]{section.1.4}{Le Transistor \(transfer resistor\)}{chapter.1}% 5
\BOOKMARK [1][-]{section.1.5}{Traitement de l'information : le binaire}{chapter.1}% 6
\BOOKMARK [2][-]{subsection.1.5.1}{Introduction au binaire}{section.1.5}% 7
\BOOKMARK [2][-]{subsection.1.5.2}{Nombres entiers n\351gatifs }{section.1.5}% 8
\BOOKMARK [2][-]{subsection.1.5.3}{Nombres \340 virgule flottante}{section.1.5}% 9
\BOOKMARK [1][-]{section.1.6}{Images et sons}{chapter.1}% 10
\BOOKMARK [1][-]{section.1.7}{Regroupement et compression des donn\351es}{chapter.1}% 11
\BOOKMARK [2][-]{subsection.1.7.1}{Compression de l'information\(Zip,Jpeg,MP3,...\)}{section.1.7}% 12
\BOOKMARK [2][-]{subsection.1.7.2}{ Compaction de l'information}{section.1.7}% 13
\BOOKMARK [2][-]{subsection.1.7.3}{Corriger l'information}{section.1.7}% 14
\BOOKMARK [2][-]{subsection.1.7.4}{Encrypter l'information}{section.1.7}% 15
\BOOKMARK [0][-]{chapter.2}{Fonctionnement intime du processeur}{}% 16
\BOOKMARK [1][-]{section.2.1}{Von Neumann et les \351l\351ments du processeur}{chapter.2}% 17
\BOOKMARK [1][-]{section.2.2}{PHO}{chapter.2}% 18
\BOOKMARK [1][-]{section.2.3}{El\351ments fondamentaux de l'architecture}{chapter.2}% 19
\BOOKMARK [1][-]{section.2.4}{CISC vs RISC}{chapter.2}% 20
\BOOKMARK [1][-]{section.2.5}{L'adressage}{chapter.2}% 21
\BOOKMARK [2][-]{subsection.2.5.1}{Adresse absolue}{section.2.5}% 22
\BOOKMARK [2][-]{subsection.2.5.2}{Adresse registre}{section.2.5}% 23
\BOOKMARK [2][-]{subsection.2.5.3}{Adresse relative}{section.2.5}% 24
\BOOKMARK [2][-]{subsection.2.5.4}{Adresse indirecte}{section.2.5}% 25
\BOOKMARK [2][-]{subsection.2.5.5}{Valeur imm\351diate}{section.2.5}% 26
\BOOKMARK [1][-]{section.2.6}{Fonctionnement du processeur}{chapter.2}% 27
\BOOKMARK [2][-]{subsection.2.6.1}{Compteur d'instructions CI}{section.2.6}% 28
\BOOKMARK [2][-]{subsection.2.6.2}{Registre d'instructions RI}{section.2.6}% 29
\BOOKMARK [2][-]{subsection.2.6.3}{Accumulateur ACC}{section.2.6}% 30
\BOOKMARK [2][-]{subsection.2.6.4}{Registre d'\351tat STAT}{section.2.6}% 31
\BOOKMARK [2][-]{subsection.2.6.5}{Registres de travail}{section.2.6}% 32
\BOOKMARK [2][-]{subsection.2.6.6}{Registre d'adresse et registre de donn\351es}{section.2.6}% 33
\BOOKMARK [2][-]{subsection.2.6.7}{Important : Sch\351ma de synth\350se bloc du fonctionnement du processeur}{section.2.6}% 34
\BOOKMARK [1][-]{section.2.7}{Etapes primitives}{chapter.2}% 35
\BOOKMARK [1][-]{section.2.8}{S\351quenceur}{chapter.2}% 36
\BOOKMARK [1][-]{section.2.9}{Pipeline et parall\351lisme}{chapter.2}% 37
\BOOKMARK [0][-]{chapter.3}{Les m\351moires}{}% 38
\BOOKMARK [1][-]{section.3.1}{D\351finitions et rappels}{chapter.3}% 39
\BOOKMARK [2][-]{subsection.3.1.1}{Classifications des m\351moires}{section.3.1}% 40
\BOOKMARK [2][-]{subsection.3.1.2}{M\351moires vives, m\351moires de masse et m\351moire morte}{section.3.1}% 41
\BOOKMARK [2][-]{subsection.3.1.3}{Rappel de deux registres importants}{section.3.1}% 42
\BOOKMARK [1][-]{section.3.2}{Hi\351rarchie des m\351moires}{chapter.3}% 43
\BOOKMARK [1][-]{section.3.3}{Premi\350re description de la m\351moire centrale}{chapter.3}% 44
\BOOKMARK [1][-]{section.3.4}{M\351moires sp\351cialis\351es, m\351moires secondaires et m\351moires d'archivage }{chapter.3}% 45
\BOOKMARK [2][-]{subsection.3.4.1}{M\351moires sp\351cialis\351es}{section.3.4}% 46
\BOOKMARK [2][-]{subsection.3.4.2}{M\351moires secondaires ou de masse}{section.3.4}% 47
\BOOKMARK [2][-]{subsection.3.4.3}{M\351moires d'archivage}{section.3.4}% 48
\BOOKMARK [1][-]{section.3.5}{Les transferts de niveau}{chapter.3}% 49
\BOOKMARK [1][-]{section.3.6}{Fonctionnement de la m\351moire centrale}{chapter.3}% 50
\BOOKMARK [1][-]{section.3.7}{M\351morisation : DRAM ou SRAM}{chapter.3}% 51
\BOOKMARK [1][-]{section.3.8}{Le d\351codeur d'adresses}{chapter.3}% 52
\BOOKMARK [1][-]{section.3.9}{La m\351moire virtuelle}{chapter.3}% 53
\BOOKMARK [2][-]{subsection.3.9.1}{Description}{section.3.9}% 54
\BOOKMARK [2][-]{subsection.3.9.2}{La pagination}{section.3.9}% 55
\BOOKMARK [2][-]{subsection.3.9.3}{Gestion des pages : l'unit\351 de gestion de m\351moire et TLB : m\351moire associative}{section.3.9}% 56
\BOOKMARK [1][-]{section.3.10}{La m\351moire cache}{chapter.3}% 57
\BOOKMARK [1][-]{section.3.11}{Sc\351nario compet de l'acc\350s \340 la m\351moire}{chapter.3}% 58
\BOOKMARK [1][-]{section.3.12}{Interconnexions dans l'unit\351 centrale}{chapter.3}% 59
\BOOKMARK [1][-]{section.3.13}{Jeu de composants}{chapter.3}% 60
