# Sumador-Restador de 4 bits
A continuación se vera el procedimiento para crear un sumador-restador de cuatro bits utlizando Verilog
![Sumador-Restador](https://github.com/Daniel-Porras/Digital-1-2023-2/assets/73449036/a99eeb3c-f7d8-483d-bbb0-72c154af0948)
## Creación del módulo
Se crea el módulo del sumador-restador a partir de los módulos fullader
![Captura de pantalla de 2023-10-02 17-07-39](https://github.com/Daniel-Porras/Digital-1-2023-2/assets/73449036/08141575-2aaa-43cc-a9d0-9b9678ffc076)
