// Generated by CIRCT unknown git version
// Standard header to adapt well known macros to our needs.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define 'PRINTF_COND' to add an extra gate to prints.
`ifndef PRINTF_COND_
  `ifdef PRINTF_COND
    `define PRINTF_COND_ (`PRINTF_COND)
  `else  // PRINTF_COND
    `define PRINTF_COND_ 1
  `endif // PRINTF_COND
`endif // not def PRINTF_COND_

// Users can define 'ASSERT_VERBOSE_COND' to add an extra gate to assert error printing.
`ifndef ASSERT_VERBOSE_COND_
  `ifdef ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ (`ASSERT_VERBOSE_COND)
  `else  // ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ 1
  `endif // ASSERT_VERBOSE_COND
`endif // not def ASSERT_VERBOSE_COND_

// Users can define 'STOP_COND' to add an extra gate to stop conditions.
`ifndef STOP_COND_
  `ifdef STOP_COND
    `define STOP_COND_ (`STOP_COND)
  `else  // STOP_COND
    `define STOP_COND_ 1
  `endif // STOP_COND
`endif // not def STOP_COND_

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

module RocketTile(
  input         clock,
                reset,
                auto_buffer_out_a_ready,
                auto_buffer_out_b_valid,
  input  [1:0]  auto_buffer_out_b_bits_param,
  input  [3:0]  auto_buffer_out_b_bits_size,
  input  [1:0]  auto_buffer_out_b_bits_source,
  input  [31:0] auto_buffer_out_b_bits_address,
  input         auto_buffer_out_c_ready,
                auto_buffer_out_d_valid,
  input  [2:0]  auto_buffer_out_d_bits_opcode,
  input  [1:0]  auto_buffer_out_d_bits_param,
  input  [3:0]  auto_buffer_out_d_bits_size,
  input  [1:0]  auto_buffer_out_d_bits_source,
  input  [2:0]  auto_buffer_out_d_bits_sink,
  input         auto_buffer_out_d_bits_denied,
  input  [63:0] auto_buffer_out_d_bits_data,
  input         auto_buffer_out_d_bits_corrupt,
                auto_buffer_out_e_ready,
                auto_int_local_in_3_0,
                auto_int_local_in_2_0,
                auto_int_local_in_1_0,
                auto_int_local_in_1_1,
                auto_int_local_in_0_0,
                auto_hartid_in,
  output        auto_buffer_out_a_valid,
  output [2:0]  auto_buffer_out_a_bits_opcode,
                auto_buffer_out_a_bits_param,
  output [3:0]  auto_buffer_out_a_bits_size,
  output [1:0]  auto_buffer_out_a_bits_source,
  output [31:0] auto_buffer_out_a_bits_address,
  output [7:0]  auto_buffer_out_a_bits_mask,
  output [63:0] auto_buffer_out_a_bits_data,
  output        auto_buffer_out_b_ready,
                auto_buffer_out_c_valid,
  output [2:0]  auto_buffer_out_c_bits_opcode,
                auto_buffer_out_c_bits_param,
  output [3:0]  auto_buffer_out_c_bits_size,
  output [1:0]  auto_buffer_out_c_bits_source,
  output [31:0] auto_buffer_out_c_bits_address,
  output [63:0] auto_buffer_out_c_bits_data,
  output        auto_buffer_out_d_ready,
                auto_buffer_out_e_valid,
  output [2:0]  auto_buffer_out_e_bits_sink,
  output        auto_wfi_out_0
);

  wire          _vpu_io_in_ready;	// @[RocketTile.scala:167:19]
  wire          _vpu_io_out_rvuCommit_commit_vld;	// @[RocketTile.scala:167:19]
  wire          _vpu_io_out_rvuCommit_return_data_vld;	// @[RocketTile.scala:167:19]
  wire          _vpu_io_out_rvuCommit_return_data_float_vld;	// @[RocketTile.scala:167:19]
  wire [63:0]   _vpu_io_out_rvuCommit_return_data;	// @[RocketTile.scala:167:19]
  wire [4:0]    _vpu_io_out_rvuCommit_return_reg_idx;	// @[RocketTile.scala:167:19]
  wire          _vpu_io_out_rvuCommit_exception_vld;	// @[RocketTile.scala:167:19]
  wire          _vpu_io_out_rvuCommit_illegal_inst;	// @[RocketTile.scala:167:19]
  wire          _vpu_io_out_rvuCommit_update_vl;	// @[RocketTile.scala:167:19]
  wire [4:0]    _vpu_io_out_rvuCommit_update_vl_data;	// @[RocketTile.scala:167:19]
  wire          _vpu_io_out_rvuCommit_xcpt_cause_ma_ld;	// @[RocketTile.scala:167:19]
  wire          _vpu_io_out_rvuCommit_xcpt_cause_ma_st;	// @[RocketTile.scala:167:19]
  wire          _vpu_io_out_rvuCommit_xcpt_cause_pf_ld;	// @[RocketTile.scala:167:19]
  wire          _vpu_io_out_rvuCommit_xcpt_cause_pf_st;	// @[RocketTile.scala:167:19]
  wire          _vpu_io_out_rvuCommit_xcpt_cause_gf_ld;	// @[RocketTile.scala:167:19]
  wire          _vpu_io_out_rvuCommit_xcpt_cause_gf_st;	// @[RocketTile.scala:167:19]
  wire          _vpu_io_out_rvuCommit_xcpt_cause_ae_ld;	// @[RocketTile.scala:167:19]
  wire          _vpu_io_out_rvuCommit_xcpt_cause_ae_st;	// @[RocketTile.scala:167:19]
  wire [63:0]   _vpu_io_out_rvuCommit_xcpt_addr;	// @[RocketTile.scala:167:19]
  wire          _vpu_io_out_rvuCommit_vxsat;	// @[RocketTile.scala:167:19]
  wire [4:0]    _vpu_io_out_rvuCommit_fflags;	// @[RocketTile.scala:167:19]
  wire          _vpu_io_rvuMemory_req_valid;	// @[RocketTile.scala:167:19]
  wire [4:0]    _vpu_io_rvuMemory_req_bits_idx;	// @[RocketTile.scala:167:19]
  wire [63:0]   _vpu_io_rvuMemory_req_bits_addr;	// @[RocketTile.scala:167:19]
  wire          _vpu_io_rvuMemory_req_bits_cmd;	// @[RocketTile.scala:167:19]
  wire [63:0]   _vpu_io_rvuMemory_req_bits_data;	// @[RocketTile.scala:167:19]
  wire [7:0]    _vpu_io_rvuMemory_req_bits_mask;	// @[RocketTile.scala:167:19]
  wire [127:0]  _vpu_io_rfData_0;	// @[RocketTile.scala:167:19]
  wire [127:0]  _vpu_io_rfData_1;	// @[RocketTile.scala:167:19]
  wire [127:0]  _vpu_io_rfData_2;	// @[RocketTile.scala:167:19]
  wire [127:0]  _vpu_io_rfData_3;	// @[RocketTile.scala:167:19]
  wire [127:0]  _vpu_io_rfData_4;	// @[RocketTile.scala:167:19]
  wire [127:0]  _vpu_io_rfData_5;	// @[RocketTile.scala:167:19]
  wire [127:0]  _vpu_io_rfData_6;	// @[RocketTile.scala:167:19]
  wire [127:0]  _vpu_io_rfData_7;	// @[RocketTile.scala:167:19]
  wire [127:0]  _vpu_io_rfData_8;	// @[RocketTile.scala:167:19]
  wire [127:0]  _vpu_io_rfData_9;	// @[RocketTile.scala:167:19]
  wire [127:0]  _vpu_io_rfData_10;	// @[RocketTile.scala:167:19]
  wire [127:0]  _vpu_io_rfData_11;	// @[RocketTile.scala:167:19]
  wire [127:0]  _vpu_io_rfData_12;	// @[RocketTile.scala:167:19]
  wire [127:0]  _vpu_io_rfData_13;	// @[RocketTile.scala:167:19]
  wire [127:0]  _vpu_io_rfData_14;	// @[RocketTile.scala:167:19]
  wire [127:0]  _vpu_io_rfData_15;	// @[RocketTile.scala:167:19]
  wire [127:0]  _vpu_io_rfData_16;	// @[RocketTile.scala:167:19]
  wire [127:0]  _vpu_io_rfData_17;	// @[RocketTile.scala:167:19]
  wire [127:0]  _vpu_io_rfData_18;	// @[RocketTile.scala:167:19]
  wire [127:0]  _vpu_io_rfData_19;	// @[RocketTile.scala:167:19]
  wire [127:0]  _vpu_io_rfData_20;	// @[RocketTile.scala:167:19]
  wire [127:0]  _vpu_io_rfData_21;	// @[RocketTile.scala:167:19]
  wire [127:0]  _vpu_io_rfData_22;	// @[RocketTile.scala:167:19]
  wire [127:0]  _vpu_io_rfData_23;	// @[RocketTile.scala:167:19]
  wire [127:0]  _vpu_io_rfData_24;	// @[RocketTile.scala:167:19]
  wire [127:0]  _vpu_io_rfData_25;	// @[RocketTile.scala:167:19]
  wire [127:0]  _vpu_io_rfData_26;	// @[RocketTile.scala:167:19]
  wire [127:0]  _vpu_io_rfData_27;	// @[RocketTile.scala:167:19]
  wire [127:0]  _vpu_io_rfData_28;	// @[RocketTile.scala:167:19]
  wire [127:0]  _vpu_io_rfData_29;	// @[RocketTile.scala:167:19]
  wire [127:0]  _vpu_io_rfData_30;	// @[RocketTile.scala:167:19]
  wire [127:0]  _vpu_io_rfData_31;	// @[RocketTile.scala:167:19]
  wire          _core_io_imem_might_request;	// @[RocketTile.scala:131:20]
  wire          _core_io_imem_req_valid;	// @[RocketTile.scala:131:20]
  wire [39:0]   _core_io_imem_req_bits_pc;	// @[RocketTile.scala:131:20]
  wire          _core_io_imem_req_bits_speculative;	// @[RocketTile.scala:131:20]
  wire          _core_io_imem_sfence_valid;	// @[RocketTile.scala:131:20]
  wire          _core_io_imem_sfence_bits_rs1;	// @[RocketTile.scala:131:20]
  wire          _core_io_imem_sfence_bits_rs2;	// @[RocketTile.scala:131:20]
  wire [38:0]   _core_io_imem_sfence_bits_addr;	// @[RocketTile.scala:131:20]
  wire          _core_io_imem_resp_ready;	// @[RocketTile.scala:131:20]
  wire          _core_io_imem_btb_update_valid;	// @[RocketTile.scala:131:20]
  wire [4:0]    _core_io_imem_btb_update_bits_prediction_entry;	// @[RocketTile.scala:131:20]
  wire [38:0]   _core_io_imem_btb_update_bits_pc;	// @[RocketTile.scala:131:20]
  wire          _core_io_imem_btb_update_bits_isValid;	// @[RocketTile.scala:131:20]
  wire [38:0]   _core_io_imem_btb_update_bits_br_pc;	// @[RocketTile.scala:131:20]
  wire [1:0]    _core_io_imem_btb_update_bits_cfiType;	// @[RocketTile.scala:131:20]
  wire          _core_io_imem_bht_update_valid;	// @[RocketTile.scala:131:20]
  wire [7:0]    _core_io_imem_bht_update_bits_prediction_history;	// @[RocketTile.scala:131:20]
  wire [38:0]   _core_io_imem_bht_update_bits_pc;	// @[RocketTile.scala:131:20]
  wire          _core_io_imem_bht_update_bits_branch;	// @[RocketTile.scala:131:20]
  wire          _core_io_imem_bht_update_bits_taken;	// @[RocketTile.scala:131:20]
  wire          _core_io_imem_bht_update_bits_mispredict;	// @[RocketTile.scala:131:20]
  wire          _core_io_imem_flush_icache;	// @[RocketTile.scala:131:20]
  wire          _core_io_imem_progress;	// @[RocketTile.scala:131:20]
  wire          _core_io_dmem_req_valid;	// @[RocketTile.scala:131:20]
  wire [39:0]   _core_io_dmem_req_bits_addr;	// @[RocketTile.scala:131:20]
  wire [6:0]    _core_io_dmem_req_bits_tag;	// @[RocketTile.scala:131:20]
  wire [4:0]    _core_io_dmem_req_bits_cmd;	// @[RocketTile.scala:131:20]
  wire [1:0]    _core_io_dmem_req_bits_size;	// @[RocketTile.scala:131:20]
  wire          _core_io_dmem_req_bits_signed;	// @[RocketTile.scala:131:20]
  wire [1:0]    _core_io_dmem_req_bits_dprv;	// @[RocketTile.scala:131:20]
  wire          _core_io_dmem_req_bits_dv;	// @[RocketTile.scala:131:20]
  wire          _core_io_dmem_req_bits_phys;	// @[RocketTile.scala:131:20]
  wire          _core_io_dmem_req_bits_no_alloc;	// @[RocketTile.scala:131:20]
  wire          _core_io_dmem_req_bits_no_xcpt;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_dmem_req_bits_data;	// @[RocketTile.scala:131:20]
  wire [7:0]    _core_io_dmem_req_bits_mask;	// @[RocketTile.scala:131:20]
  wire          _core_io_dmem_s1_kill;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_dmem_s1_data_data;	// @[RocketTile.scala:131:20]
  wire [7:0]    _core_io_dmem_s1_data_mask;	// @[RocketTile.scala:131:20]
  wire          _core_io_dmem_s2_kill;	// @[RocketTile.scala:131:20]
  wire          _core_io_dmem_keep_clock_enabled;	// @[RocketTile.scala:131:20]
  wire [3:0]    _core_io_ptw_ptbr_mode;	// @[RocketTile.scala:131:20]
  wire [43:0]   _core_io_ptw_ptbr_ppn;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_sfence_valid;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_sfence_bits_rs1;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_status_debug;	// @[RocketTile.scala:131:20]
  wire [1:0]    _core_io_ptw_status_prv;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_status_mxr;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_status_sum;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_pmp_0_cfg_l;	// @[RocketTile.scala:131:20]
  wire [1:0]    _core_io_ptw_pmp_0_cfg_a;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_pmp_0_cfg_x;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_pmp_0_cfg_w;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_pmp_0_cfg_r;	// @[RocketTile.scala:131:20]
  wire [29:0]   _core_io_ptw_pmp_0_addr;	// @[RocketTile.scala:131:20]
  wire [31:0]   _core_io_ptw_pmp_0_mask;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_pmp_1_cfg_l;	// @[RocketTile.scala:131:20]
  wire [1:0]    _core_io_ptw_pmp_1_cfg_a;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_pmp_1_cfg_x;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_pmp_1_cfg_w;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_pmp_1_cfg_r;	// @[RocketTile.scala:131:20]
  wire [29:0]   _core_io_ptw_pmp_1_addr;	// @[RocketTile.scala:131:20]
  wire [31:0]   _core_io_ptw_pmp_1_mask;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_pmp_2_cfg_l;	// @[RocketTile.scala:131:20]
  wire [1:0]    _core_io_ptw_pmp_2_cfg_a;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_pmp_2_cfg_x;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_pmp_2_cfg_w;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_pmp_2_cfg_r;	// @[RocketTile.scala:131:20]
  wire [29:0]   _core_io_ptw_pmp_2_addr;	// @[RocketTile.scala:131:20]
  wire [31:0]   _core_io_ptw_pmp_2_mask;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_pmp_3_cfg_l;	// @[RocketTile.scala:131:20]
  wire [1:0]    _core_io_ptw_pmp_3_cfg_a;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_pmp_3_cfg_x;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_pmp_3_cfg_w;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_pmp_3_cfg_r;	// @[RocketTile.scala:131:20]
  wire [29:0]   _core_io_ptw_pmp_3_addr;	// @[RocketTile.scala:131:20]
  wire [31:0]   _core_io_ptw_pmp_3_mask;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_pmp_4_cfg_l;	// @[RocketTile.scala:131:20]
  wire [1:0]    _core_io_ptw_pmp_4_cfg_a;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_pmp_4_cfg_x;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_pmp_4_cfg_w;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_pmp_4_cfg_r;	// @[RocketTile.scala:131:20]
  wire [29:0]   _core_io_ptw_pmp_4_addr;	// @[RocketTile.scala:131:20]
  wire [31:0]   _core_io_ptw_pmp_4_mask;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_pmp_5_cfg_l;	// @[RocketTile.scala:131:20]
  wire [1:0]    _core_io_ptw_pmp_5_cfg_a;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_pmp_5_cfg_x;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_pmp_5_cfg_w;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_pmp_5_cfg_r;	// @[RocketTile.scala:131:20]
  wire [29:0]   _core_io_ptw_pmp_5_addr;	// @[RocketTile.scala:131:20]
  wire [31:0]   _core_io_ptw_pmp_5_mask;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_pmp_6_cfg_l;	// @[RocketTile.scala:131:20]
  wire [1:0]    _core_io_ptw_pmp_6_cfg_a;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_pmp_6_cfg_x;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_pmp_6_cfg_w;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_pmp_6_cfg_r;	// @[RocketTile.scala:131:20]
  wire [29:0]   _core_io_ptw_pmp_6_addr;	// @[RocketTile.scala:131:20]
  wire [31:0]   _core_io_ptw_pmp_6_mask;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_pmp_7_cfg_l;	// @[RocketTile.scala:131:20]
  wire [1:0]    _core_io_ptw_pmp_7_cfg_a;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_pmp_7_cfg_x;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_pmp_7_cfg_w;	// @[RocketTile.scala:131:20]
  wire          _core_io_ptw_pmp_7_cfg_r;	// @[RocketTile.scala:131:20]
  wire [29:0]   _core_io_ptw_pmp_7_addr;	// @[RocketTile.scala:131:20]
  wire [31:0]   _core_io_ptw_pmp_7_mask;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_ptw_customCSRs_csrs_0_value;	// @[RocketTile.scala:131:20]
  wire [31:0]   _core_io_fpu_inst;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_fpu_fromint_data;	// @[RocketTile.scala:131:20]
  wire [2:0]    _core_io_fpu_fcsr_rm;	// @[RocketTile.scala:131:20]
  wire          _core_io_fpu_dmem_resp_val;	// @[RocketTile.scala:131:20]
  wire [2:0]    _core_io_fpu_dmem_resp_type;	// @[RocketTile.scala:131:20]
  wire [4:0]    _core_io_fpu_dmem_resp_tag;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_fpu_dmem_resp_data;	// @[RocketTile.scala:131:20]
  wire          _core_io_fpu_valid;	// @[RocketTile.scala:131:20]
  wire          _core_io_fpu_killx;	// @[RocketTile.scala:131:20]
  wire          _core_io_fpu_killm;	// @[RocketTile.scala:131:20]
  wire          _core_io_fpu_id_ctrl_vector;	// @[RocketTile.scala:131:20]
  wire          _core_io_wfi;	// @[RocketTile.scala:131:20]
  wire          _core_io_verif_commit_start;	// @[RocketTile.scala:131:20]
  wire          _core_io_verif_commit_valid;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_commit_prevPc;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_commit_currPc;	// @[RocketTile.scala:131:20]
  wire [9:0]    _core_io_verif_commit_order;	// @[RocketTile.scala:131:20]
  wire [31:0]   _core_io_verif_commit_insn;	// @[RocketTile.scala:131:20]
  wire          _core_io_verif_commit_fused;	// @[RocketTile.scala:131:20]
  wire [1:0]    _core_io_verif_sim_halt;	// @[RocketTile.scala:131:20]
  wire          _core_io_verif_trap_valid;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_trap_pc;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_trap_firstInsn;	// @[RocketTile.scala:131:20]
  wire [1983:0] _core_io_verif_reg_gpr;	// @[RocketTile.scala:131:20]
  wire [2047:0] _core_io_verif_reg_fpr;	// @[RocketTile.scala:131:20]
  wire [4095:0] _core_io_verif_reg_vpr;	// @[RocketTile.scala:131:20]
  wire          _core_io_verif_dest_gprWr;	// @[RocketTile.scala:131:20]
  wire          _core_io_verif_dest_fprWr;	// @[RocketTile.scala:131:20]
  wire          _core_io_verif_dest_vprWr;	// @[RocketTile.scala:131:20]
  wire [7:0]    _core_io_verif_dest_idx;	// @[RocketTile.scala:131:20]
  wire [127:0]  _core_io_verif_src_vmaskRd;	// @[RocketTile.scala:131:20]
  wire          _core_io_verif_src1_gprRd;	// @[RocketTile.scala:131:20]
  wire          _core_io_verif_src1_fprRd;	// @[RocketTile.scala:131:20]
  wire          _core_io_verif_src1_vprRd;	// @[RocketTile.scala:131:20]
  wire [7:0]    _core_io_verif_src1_idx;	// @[RocketTile.scala:131:20]
  wire          _core_io_verif_src2_gprRd;	// @[RocketTile.scala:131:20]
  wire          _core_io_verif_src2_fprRd;	// @[RocketTile.scala:131:20]
  wire          _core_io_verif_src2_vprRd;	// @[RocketTile.scala:131:20]
  wire [7:0]    _core_io_verif_src2_idx;	// @[RocketTile.scala:131:20]
  wire          _core_io_verif_src3_gprRd;	// @[RocketTile.scala:131:20]
  wire          _core_io_verif_src3_fprRd;	// @[RocketTile.scala:131:20]
  wire          _core_io_verif_src3_vprRd;	// @[RocketTile.scala:131:20]
  wire [7:0]    _core_io_verif_src3_idx;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_mstatusWr;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_mepcWr;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_mtvalWr;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_mtvecWr;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_mcauseWr;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_mipWr;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_mieWr;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_mscratchWr;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_midelegWr;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_medelegWr;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_minstretWr;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_sstatusWr;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_sepcWr;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_stvalWr;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_stvecWr;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_scauseWr;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_satpWr;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_sscratchWr;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_vtypeWr;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_vcsrWr;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_vlWr;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_vstartWr;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_mstatusRd;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_mepcRd;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_mtvalRd;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_mtvecRd;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_mcauseRd;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_mipRd;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_mieRd;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_mscratchRd;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_midelegRd;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_medelegRd;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_minstretRd;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_sstatusRd;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_sepcRd;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_stvalRd;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_stvecRd;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_scauseRd;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_satpRd;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_sscratchRd;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_vtypeRd;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_vcsrRd;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_vlRd;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_vstartRd;	// @[RocketTile.scala:131:20]
  wire          _core_io_verif_mem_valid;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_mem_addr;	// @[RocketTile.scala:131:20]
  wire          _core_io_verif_mem_isStore;	// @[RocketTile.scala:131:20]
  wire          _core_io_verif_mem_isLoad;	// @[RocketTile.scala:131:20]
  wire          _core_io_verif_mem_isVector;	// @[RocketTile.scala:131:20]
  wire [7:0]    _core_io_verif_mem_maskWr;	// @[RocketTile.scala:131:20]
  wire [7:0]    _core_io_verif_mem_maskRd;	// @[RocketTile.scala:131:20]
  wire [1023:0] _core_io_verif_mem_dataWr;	// @[RocketTile.scala:131:20]
  wire [1023:0] _core_io_verif_mem_datatRd;	// @[RocketTile.scala:131:20]
  wire          _core_io_verif_update_reg_valid;	// @[RocketTile.scala:131:20]
  wire          _core_io_verif_update_reg_gpr_en;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_update_reg_pc;	// @[RocketTile.scala:131:20]
  wire [4:0]    _core_io_verif_update_reg_rd;	// @[RocketTile.scala:131:20]
  wire [4:0]    _core_io_verif_update_reg_rfd;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_update_reg_data;	// @[RocketTile.scala:131:20]
  wire          _core_io_verif_sfma;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_verif_csr_evec;	// @[RocketTile.scala:131:20]
  wire          _core_io_vpu_issue_valid;	// @[RocketTile.scala:131:20]
  wire [31:0]   _core_io_vpu_issue_bits_inst;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_vpu_issue_bits_frs1;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_vpu_issue_bits_rs1;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_vpu_issue_bits_rs2;	// @[RocketTile.scala:131:20]
  wire [7:0]    _core_io_vpu_issue_bits_vInfo_vl;	// @[RocketTile.scala:131:20]
  wire [6:0]    _core_io_vpu_issue_bits_vInfo_vstart;	// @[RocketTile.scala:131:20]
  wire          _core_io_vpu_issue_bits_vInfo_vma;	// @[RocketTile.scala:131:20]
  wire          _core_io_vpu_issue_bits_vInfo_vta;	// @[RocketTile.scala:131:20]
  wire [2:0]    _core_io_vpu_issue_bits_vInfo_vsew;	// @[RocketTile.scala:131:20]
  wire [2:0]    _core_io_vpu_issue_bits_vInfo_vlmul;	// @[RocketTile.scala:131:20]
  wire [1:0]    _core_io_vpu_issue_bits_vInfo_vxrm;	// @[RocketTile.scala:131:20]
  wire [2:0]    _core_io_vpu_issue_bits_vInfo_frm;	// @[RocketTile.scala:131:20]
  wire          _core_io_vpu_memory_req_ready;	// @[RocketTile.scala:131:20]
  wire          _core_io_vpu_memory_resp_valid;	// @[RocketTile.scala:131:20]
  wire [4:0]    _core_io_vpu_memory_resp_bits_idx;	// @[RocketTile.scala:131:20]
  wire [63:0]   _core_io_vpu_memory_resp_bits_data;	// @[RocketTile.scala:131:20]
  wire [7:0]    _core_io_vpu_memory_resp_bits_mask;	// @[RocketTile.scala:131:20]
  wire          _core_io_vpu_memory_resp_bits_nack;	// @[RocketTile.scala:131:20]
  wire          _core_io_vpu_memory_resp_bits_has_data;	// @[RocketTile.scala:131:20]
  wire          _core_io_vpu_memory_xcpt_ma_ld;	// @[RocketTile.scala:131:20]
  wire          _core_io_vpu_memory_xcpt_ma_st;	// @[RocketTile.scala:131:20]
  wire          _core_io_vpu_memory_xcpt_pf_ld;	// @[RocketTile.scala:131:20]
  wire          _core_io_vpu_memory_xcpt_pf_st;	// @[RocketTile.scala:131:20]
  wire          _core_io_vpu_memory_xcpt_gf_ld;	// @[RocketTile.scala:131:20]
  wire          _core_io_vpu_memory_xcpt_gf_st;	// @[RocketTile.scala:131:20]
  wire          _core_io_vpu_memory_xcpt_ae_ld;	// @[RocketTile.scala:131:20]
  wire          _core_io_vpu_memory_xcpt_ae_st;	// @[RocketTile.scala:131:20]
  wire          _ptw_io_requestor_0_req_ready;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_resp_valid;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_resp_bits_ae_ptw;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_resp_bits_ae_final;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_resp_bits_pf;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_resp_bits_gf;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_resp_bits_hr;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_resp_bits_hw;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_resp_bits_hx;	// @[PTW.scala:793:19]
  wire [43:0]   _ptw_io_requestor_0_resp_bits_pte_ppn;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_resp_bits_pte_d;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_resp_bits_pte_a;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_resp_bits_pte_g;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_resp_bits_pte_u;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_resp_bits_pte_x;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_resp_bits_pte_w;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_resp_bits_pte_r;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_resp_bits_pte_v;	// @[PTW.scala:793:19]
  wire [1:0]    _ptw_io_requestor_0_resp_bits_level;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_resp_bits_homogeneous;	// @[PTW.scala:793:19]
  wire [3:0]    _ptw_io_requestor_0_ptbr_mode;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_status_debug;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_status_mxr;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_status_sum;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_pmp_0_cfg_l;	// @[PTW.scala:793:19]
  wire [1:0]    _ptw_io_requestor_0_pmp_0_cfg_a;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_pmp_0_cfg_x;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_pmp_0_cfg_w;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_pmp_0_cfg_r;	// @[PTW.scala:793:19]
  wire [29:0]   _ptw_io_requestor_0_pmp_0_addr;	// @[PTW.scala:793:19]
  wire [31:0]   _ptw_io_requestor_0_pmp_0_mask;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_pmp_1_cfg_l;	// @[PTW.scala:793:19]
  wire [1:0]    _ptw_io_requestor_0_pmp_1_cfg_a;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_pmp_1_cfg_x;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_pmp_1_cfg_w;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_pmp_1_cfg_r;	// @[PTW.scala:793:19]
  wire [29:0]   _ptw_io_requestor_0_pmp_1_addr;	// @[PTW.scala:793:19]
  wire [31:0]   _ptw_io_requestor_0_pmp_1_mask;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_pmp_2_cfg_l;	// @[PTW.scala:793:19]
  wire [1:0]    _ptw_io_requestor_0_pmp_2_cfg_a;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_pmp_2_cfg_x;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_pmp_2_cfg_w;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_pmp_2_cfg_r;	// @[PTW.scala:793:19]
  wire [29:0]   _ptw_io_requestor_0_pmp_2_addr;	// @[PTW.scala:793:19]
  wire [31:0]   _ptw_io_requestor_0_pmp_2_mask;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_pmp_3_cfg_l;	// @[PTW.scala:793:19]
  wire [1:0]    _ptw_io_requestor_0_pmp_3_cfg_a;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_pmp_3_cfg_x;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_pmp_3_cfg_w;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_pmp_3_cfg_r;	// @[PTW.scala:793:19]
  wire [29:0]   _ptw_io_requestor_0_pmp_3_addr;	// @[PTW.scala:793:19]
  wire [31:0]   _ptw_io_requestor_0_pmp_3_mask;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_pmp_4_cfg_l;	// @[PTW.scala:793:19]
  wire [1:0]    _ptw_io_requestor_0_pmp_4_cfg_a;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_pmp_4_cfg_x;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_pmp_4_cfg_w;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_pmp_4_cfg_r;	// @[PTW.scala:793:19]
  wire [29:0]   _ptw_io_requestor_0_pmp_4_addr;	// @[PTW.scala:793:19]
  wire [31:0]   _ptw_io_requestor_0_pmp_4_mask;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_pmp_5_cfg_l;	// @[PTW.scala:793:19]
  wire [1:0]    _ptw_io_requestor_0_pmp_5_cfg_a;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_pmp_5_cfg_x;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_pmp_5_cfg_w;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_pmp_5_cfg_r;	// @[PTW.scala:793:19]
  wire [29:0]   _ptw_io_requestor_0_pmp_5_addr;	// @[PTW.scala:793:19]
  wire [31:0]   _ptw_io_requestor_0_pmp_5_mask;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_pmp_6_cfg_l;	// @[PTW.scala:793:19]
  wire [1:0]    _ptw_io_requestor_0_pmp_6_cfg_a;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_pmp_6_cfg_x;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_pmp_6_cfg_w;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_pmp_6_cfg_r;	// @[PTW.scala:793:19]
  wire [29:0]   _ptw_io_requestor_0_pmp_6_addr;	// @[PTW.scala:793:19]
  wire [31:0]   _ptw_io_requestor_0_pmp_6_mask;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_pmp_7_cfg_l;	// @[PTW.scala:793:19]
  wire [1:0]    _ptw_io_requestor_0_pmp_7_cfg_a;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_pmp_7_cfg_x;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_pmp_7_cfg_w;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_0_pmp_7_cfg_r;	// @[PTW.scala:793:19]
  wire [29:0]   _ptw_io_requestor_0_pmp_7_addr;	// @[PTW.scala:793:19]
  wire [31:0]   _ptw_io_requestor_0_pmp_7_mask;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_req_ready;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_resp_valid;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_resp_bits_ae_ptw;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_resp_bits_ae_final;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_resp_bits_pf;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_resp_bits_gf;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_resp_bits_hr;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_resp_bits_hw;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_resp_bits_hx;	// @[PTW.scala:793:19]
  wire [43:0]   _ptw_io_requestor_1_resp_bits_pte_ppn;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_resp_bits_pte_d;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_resp_bits_pte_a;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_resp_bits_pte_g;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_resp_bits_pte_u;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_resp_bits_pte_x;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_resp_bits_pte_w;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_resp_bits_pte_r;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_resp_bits_pte_v;	// @[PTW.scala:793:19]
  wire [1:0]    _ptw_io_requestor_1_resp_bits_level;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_resp_bits_homogeneous;	// @[PTW.scala:793:19]
  wire [3:0]    _ptw_io_requestor_1_ptbr_mode;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_status_debug;	// @[PTW.scala:793:19]
  wire [1:0]    _ptw_io_requestor_1_status_prv;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_pmp_0_cfg_l;	// @[PTW.scala:793:19]
  wire [1:0]    _ptw_io_requestor_1_pmp_0_cfg_a;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_pmp_0_cfg_x;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_pmp_0_cfg_w;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_pmp_0_cfg_r;	// @[PTW.scala:793:19]
  wire [29:0]   _ptw_io_requestor_1_pmp_0_addr;	// @[PTW.scala:793:19]
  wire [31:0]   _ptw_io_requestor_1_pmp_0_mask;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_pmp_1_cfg_l;	// @[PTW.scala:793:19]
  wire [1:0]    _ptw_io_requestor_1_pmp_1_cfg_a;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_pmp_1_cfg_x;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_pmp_1_cfg_w;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_pmp_1_cfg_r;	// @[PTW.scala:793:19]
  wire [29:0]   _ptw_io_requestor_1_pmp_1_addr;	// @[PTW.scala:793:19]
  wire [31:0]   _ptw_io_requestor_1_pmp_1_mask;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_pmp_2_cfg_l;	// @[PTW.scala:793:19]
  wire [1:0]    _ptw_io_requestor_1_pmp_2_cfg_a;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_pmp_2_cfg_x;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_pmp_2_cfg_w;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_pmp_2_cfg_r;	// @[PTW.scala:793:19]
  wire [29:0]   _ptw_io_requestor_1_pmp_2_addr;	// @[PTW.scala:793:19]
  wire [31:0]   _ptw_io_requestor_1_pmp_2_mask;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_pmp_3_cfg_l;	// @[PTW.scala:793:19]
  wire [1:0]    _ptw_io_requestor_1_pmp_3_cfg_a;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_pmp_3_cfg_x;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_pmp_3_cfg_w;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_pmp_3_cfg_r;	// @[PTW.scala:793:19]
  wire [29:0]   _ptw_io_requestor_1_pmp_3_addr;	// @[PTW.scala:793:19]
  wire [31:0]   _ptw_io_requestor_1_pmp_3_mask;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_pmp_4_cfg_l;	// @[PTW.scala:793:19]
  wire [1:0]    _ptw_io_requestor_1_pmp_4_cfg_a;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_pmp_4_cfg_x;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_pmp_4_cfg_w;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_pmp_4_cfg_r;	// @[PTW.scala:793:19]
  wire [29:0]   _ptw_io_requestor_1_pmp_4_addr;	// @[PTW.scala:793:19]
  wire [31:0]   _ptw_io_requestor_1_pmp_4_mask;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_pmp_5_cfg_l;	// @[PTW.scala:793:19]
  wire [1:0]    _ptw_io_requestor_1_pmp_5_cfg_a;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_pmp_5_cfg_x;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_pmp_5_cfg_w;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_pmp_5_cfg_r;	// @[PTW.scala:793:19]
  wire [29:0]   _ptw_io_requestor_1_pmp_5_addr;	// @[PTW.scala:793:19]
  wire [31:0]   _ptw_io_requestor_1_pmp_5_mask;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_pmp_6_cfg_l;	// @[PTW.scala:793:19]
  wire [1:0]    _ptw_io_requestor_1_pmp_6_cfg_a;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_pmp_6_cfg_x;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_pmp_6_cfg_w;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_pmp_6_cfg_r;	// @[PTW.scala:793:19]
  wire [29:0]   _ptw_io_requestor_1_pmp_6_addr;	// @[PTW.scala:793:19]
  wire [31:0]   _ptw_io_requestor_1_pmp_6_mask;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_pmp_7_cfg_l;	// @[PTW.scala:793:19]
  wire [1:0]    _ptw_io_requestor_1_pmp_7_cfg_a;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_pmp_7_cfg_x;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_pmp_7_cfg_w;	// @[PTW.scala:793:19]
  wire          _ptw_io_requestor_1_pmp_7_cfg_r;	// @[PTW.scala:793:19]
  wire [29:0]   _ptw_io_requestor_1_pmp_7_addr;	// @[PTW.scala:793:19]
  wire [31:0]   _ptw_io_requestor_1_pmp_7_mask;	// @[PTW.scala:793:19]
  wire [63:0]   _ptw_io_requestor_1_customCSRs_csrs_0_value;	// @[PTW.scala:793:19]
  wire          _ptw_io_mem_req_valid;	// @[PTW.scala:793:19]
  wire [39:0]   _ptw_io_mem_req_bits_addr;	// @[PTW.scala:793:19]
  wire          _ptw_io_mem_req_bits_dv;	// @[PTW.scala:793:19]
  wire          _ptw_io_mem_s1_kill;	// @[PTW.scala:793:19]
  wire          _dcacheArb_io_requestor_0_req_ready;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_0_s2_nack;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_0_resp_valid;	// @[HellaCache.scala:278:25]
  wire [63:0]   _dcacheArb_io_requestor_0_resp_bits_data;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_0_s2_xcpt_ae_ld;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_1_req_ready;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_1_s2_nack;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_1_s2_nack_cause_raw;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_1_s2_uncached;	// @[HellaCache.scala:278:25]
  wire [31:0]   _dcacheArb_io_requestor_1_s2_paddr;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_1_resp_valid;	// @[HellaCache.scala:278:25]
  wire [39:0]   _dcacheArb_io_requestor_1_resp_bits_addr;	// @[HellaCache.scala:278:25]
  wire [6:0]    _dcacheArb_io_requestor_1_resp_bits_tag;	// @[HellaCache.scala:278:25]
  wire [4:0]    _dcacheArb_io_requestor_1_resp_bits_cmd;	// @[HellaCache.scala:278:25]
  wire [1:0]    _dcacheArb_io_requestor_1_resp_bits_size;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_1_resp_bits_signed;	// @[HellaCache.scala:278:25]
  wire [1:0]    _dcacheArb_io_requestor_1_resp_bits_dprv;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_1_resp_bits_dv;	// @[HellaCache.scala:278:25]
  wire [63:0]   _dcacheArb_io_requestor_1_resp_bits_data;	// @[HellaCache.scala:278:25]
  wire [7:0]    _dcacheArb_io_requestor_1_resp_bits_mask;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_1_resp_bits_replay;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_1_resp_bits_has_data;	// @[HellaCache.scala:278:25]
  wire [63:0]   _dcacheArb_io_requestor_1_resp_bits_data_word_bypass;	// @[HellaCache.scala:278:25]
  wire [63:0]   _dcacheArb_io_requestor_1_resp_bits_data_raw;	// @[HellaCache.scala:278:25]
  wire [63:0]   _dcacheArb_io_requestor_1_resp_bits_store_data;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_1_replay_next;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_1_s2_xcpt_ma_ld;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_1_s2_xcpt_ma_st;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_1_s2_xcpt_pf_ld;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_1_s2_xcpt_pf_st;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_1_s2_xcpt_gf_ld;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_1_s2_xcpt_gf_st;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_1_s2_xcpt_ae_ld;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_1_s2_xcpt_ae_st;	// @[HellaCache.scala:278:25]
  wire [39:0]   _dcacheArb_io_requestor_1_s2_gpa;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_1_s2_gpa_is_pte;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_1_ordered;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_1_perf_acquire;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_1_perf_release;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_1_perf_grant;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_1_perf_tlbMiss;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_1_perf_blocked;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_1_perf_canAcceptStoreThenLoad;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_1_perf_canAcceptStoreThenRMW;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_1_perf_canAcceptLoadThenLoad;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_1_perf_storeBufferEmptyAfterLoad;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_requestor_1_perf_storeBufferEmptyAfterStore;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_mem_req_valid;	// @[HellaCache.scala:278:25]
  wire [39:0]   _dcacheArb_io_mem_req_bits_addr;	// @[HellaCache.scala:278:25]
  wire [6:0]    _dcacheArb_io_mem_req_bits_tag;	// @[HellaCache.scala:278:25]
  wire [4:0]    _dcacheArb_io_mem_req_bits_cmd;	// @[HellaCache.scala:278:25]
  wire [1:0]    _dcacheArb_io_mem_req_bits_size;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_mem_req_bits_signed;	// @[HellaCache.scala:278:25]
  wire [1:0]    _dcacheArb_io_mem_req_bits_dprv;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_mem_req_bits_dv;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_mem_req_bits_phys;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_mem_req_bits_no_alloc;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_mem_req_bits_no_xcpt;	// @[HellaCache.scala:278:25]
  wire [7:0]    _dcacheArb_io_mem_req_bits_mask;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_mem_s1_kill;	// @[HellaCache.scala:278:25]
  wire [63:0]   _dcacheArb_io_mem_s1_data_data;	// @[HellaCache.scala:278:25]
  wire [7:0]    _dcacheArb_io_mem_s1_data_mask;	// @[HellaCache.scala:278:25]
  wire          _dcacheArb_io_mem_s2_kill;	// @[HellaCache.scala:278:25]
  wire          _fpuOpt_io_fcsr_flags_valid;	// @[RocketTile.scala:203:62]
  wire [4:0]    _fpuOpt_io_fcsr_flags_bits;	// @[RocketTile.scala:203:62]
  wire [63:0]   _fpuOpt_io_store_data;	// @[RocketTile.scala:203:62]
  wire [63:0]   _fpuOpt_io_toint_data;	// @[RocketTile.scala:203:62]
  wire          _fpuOpt_io_fcsr_rdy;	// @[RocketTile.scala:203:62]
  wire          _fpuOpt_io_nack_mem;	// @[RocketTile.scala:203:62]
  wire          _fpuOpt_io_illegal_rm;	// @[RocketTile.scala:203:62]
  wire          _fpuOpt_io_dec_wen;	// @[RocketTile.scala:203:62]
  wire          _fpuOpt_io_dec_ren1;	// @[RocketTile.scala:203:62]
  wire          _fpuOpt_io_dec_ren2;	// @[RocketTile.scala:203:62]
  wire          _fpuOpt_io_dec_ren3;	// @[RocketTile.scala:203:62]
  wire          _fpuOpt_io_sboard_set;	// @[RocketTile.scala:203:62]
  wire          _fpuOpt_io_sboard_clr;	// @[RocketTile.scala:203:62]
  wire [4:0]    _fpuOpt_io_sboard_clra;	// @[RocketTile.scala:203:62]
  wire [63:0]   _fpuOpt_io_fp_rs1;	// @[RocketTile.scala:203:62]
  wire [2047:0] _fpuOpt_io_fpu_ver_reg;	// @[RocketTile.scala:203:62]
  wire          _fpuOpt_io_fpu_1_wen;	// @[RocketTile.scala:203:62]
  wire          _frontend_auto_icache_master_out_a_valid;	// @[Frontend.scala:385:28]
  wire [31:0]   _frontend_auto_icache_master_out_a_bits_address;	// @[Frontend.scala:385:28]
  wire          _frontend_io_cpu_resp_valid;	// @[Frontend.scala:385:28]
  wire          _frontend_io_cpu_resp_bits_btb_taken;	// @[Frontend.scala:385:28]
  wire          _frontend_io_cpu_resp_bits_btb_bridx;	// @[Frontend.scala:385:28]
  wire [4:0]    _frontend_io_cpu_resp_bits_btb_entry;	// @[Frontend.scala:385:28]
  wire [7:0]    _frontend_io_cpu_resp_bits_btb_bht_history;	// @[Frontend.scala:385:28]
  wire [39:0]   _frontend_io_cpu_resp_bits_pc;	// @[Frontend.scala:385:28]
  wire [31:0]   _frontend_io_cpu_resp_bits_data;	// @[Frontend.scala:385:28]
  wire          _frontend_io_cpu_resp_bits_xcpt_pf_inst;	// @[Frontend.scala:385:28]
  wire          _frontend_io_cpu_resp_bits_xcpt_gf_inst;	// @[Frontend.scala:385:28]
  wire          _frontend_io_cpu_resp_bits_xcpt_ae_inst;	// @[Frontend.scala:385:28]
  wire          _frontend_io_cpu_resp_bits_replay;	// @[Frontend.scala:385:28]
  wire          _frontend_io_cpu_gpa_valid;	// @[Frontend.scala:385:28]
  wire          _frontend_io_ptw_req_valid;	// @[Frontend.scala:385:28]
  wire          _frontend_io_ptw_req_bits_valid;	// @[Frontend.scala:385:28]
  wire [26:0]   _frontend_io_ptw_req_bits_bits_addr;	// @[Frontend.scala:385:28]
  wire          _frontend_io_ptw_req_bits_bits_need_gpa;	// @[Frontend.scala:385:28]
  wire          _frontend_io_ptw_req_bits_bits_vstage1;	// @[Frontend.scala:385:28]
  wire          _frontend_io_ptw_req_bits_bits_stage2;	// @[Frontend.scala:385:28]
  wire          _dcache_auto_out_a_valid;	// @[HellaCache.scala:267:43]
  wire [2:0]    _dcache_auto_out_a_bits_opcode;	// @[HellaCache.scala:267:43]
  wire [2:0]    _dcache_auto_out_a_bits_param;	// @[HellaCache.scala:267:43]
  wire [3:0]    _dcache_auto_out_a_bits_size;	// @[HellaCache.scala:267:43]
  wire          _dcache_auto_out_a_bits_source;	// @[HellaCache.scala:267:43]
  wire [31:0]   _dcache_auto_out_a_bits_address;	// @[HellaCache.scala:267:43]
  wire [7:0]    _dcache_auto_out_a_bits_mask;	// @[HellaCache.scala:267:43]
  wire [63:0]   _dcache_auto_out_a_bits_data;	// @[HellaCache.scala:267:43]
  wire          _dcache_auto_out_b_ready;	// @[HellaCache.scala:267:43]
  wire          _dcache_auto_out_c_valid;	// @[HellaCache.scala:267:43]
  wire [2:0]    _dcache_auto_out_c_bits_opcode;	// @[HellaCache.scala:267:43]
  wire [2:0]    _dcache_auto_out_c_bits_param;	// @[HellaCache.scala:267:43]
  wire [3:0]    _dcache_auto_out_c_bits_size;	// @[HellaCache.scala:267:43]
  wire          _dcache_auto_out_c_bits_source;	// @[HellaCache.scala:267:43]
  wire [31:0]   _dcache_auto_out_c_bits_address;	// @[HellaCache.scala:267:43]
  wire [63:0]   _dcache_auto_out_c_bits_data;	// @[HellaCache.scala:267:43]
  wire          _dcache_auto_out_d_ready;	// @[HellaCache.scala:267:43]
  wire          _dcache_auto_out_e_valid;	// @[HellaCache.scala:267:43]
  wire [2:0]    _dcache_auto_out_e_bits_sink;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_cpu_req_ready;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_cpu_s2_nack;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_cpu_s2_nack_cause_raw;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_cpu_s2_uncached;	// @[HellaCache.scala:267:43]
  wire [31:0]   _dcache_io_cpu_s2_paddr;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_cpu_resp_valid;	// @[HellaCache.scala:267:43]
  wire [39:0]   _dcache_io_cpu_resp_bits_addr;	// @[HellaCache.scala:267:43]
  wire [6:0]    _dcache_io_cpu_resp_bits_tag;	// @[HellaCache.scala:267:43]
  wire [4:0]    _dcache_io_cpu_resp_bits_cmd;	// @[HellaCache.scala:267:43]
  wire [1:0]    _dcache_io_cpu_resp_bits_size;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_cpu_resp_bits_signed;	// @[HellaCache.scala:267:43]
  wire [1:0]    _dcache_io_cpu_resp_bits_dprv;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_cpu_resp_bits_dv;	// @[HellaCache.scala:267:43]
  wire [63:0]   _dcache_io_cpu_resp_bits_data;	// @[HellaCache.scala:267:43]
  wire [7:0]    _dcache_io_cpu_resp_bits_mask;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_cpu_resp_bits_replay;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_cpu_resp_bits_has_data;	// @[HellaCache.scala:267:43]
  wire [63:0]   _dcache_io_cpu_resp_bits_data_word_bypass;	// @[HellaCache.scala:267:43]
  wire [63:0]   _dcache_io_cpu_resp_bits_data_raw;	// @[HellaCache.scala:267:43]
  wire [63:0]   _dcache_io_cpu_resp_bits_store_data;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_cpu_replay_next;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_cpu_s2_xcpt_ma_ld;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_cpu_s2_xcpt_ma_st;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_cpu_s2_xcpt_pf_ld;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_cpu_s2_xcpt_pf_st;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_cpu_s2_xcpt_gf_ld;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_cpu_s2_xcpt_gf_st;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_cpu_s2_xcpt_ae_ld;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_cpu_s2_xcpt_ae_st;	// @[HellaCache.scala:267:43]
  wire [39:0]   _dcache_io_cpu_s2_gpa;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_cpu_s2_gpa_is_pte;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_cpu_ordered;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_cpu_perf_acquire;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_cpu_perf_release;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_cpu_perf_grant;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_cpu_perf_tlbMiss;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_cpu_perf_blocked;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_cpu_perf_canAcceptStoreThenLoad;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_cpu_perf_canAcceptStoreThenRMW;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_cpu_perf_canAcceptLoadThenLoad;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_cpu_perf_storeBufferEmptyAfterLoad;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_cpu_perf_storeBufferEmptyAfterStore;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_ptw_req_valid;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_ptw_req_bits_valid;	// @[HellaCache.scala:267:43]
  wire [26:0]   _dcache_io_ptw_req_bits_bits_addr;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_ptw_req_bits_bits_need_gpa;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_ptw_req_bits_bits_vstage1;	// @[HellaCache.scala:267:43]
  wire          _dcache_io_ptw_req_bits_bits_stage2;	// @[HellaCache.scala:267:43]
  wire          _intXbar_auto_int_out_0;	// @[BaseTile.scala:237:37]
  wire          _intXbar_auto_int_out_1;	// @[BaseTile.scala:237:37]
  wire          _intXbar_auto_int_out_2;	// @[BaseTile.scala:237:37]
  wire          _intXbar_auto_int_out_3;	// @[BaseTile.scala:237:37]
  wire          _intXbar_auto_int_out_4;	// @[BaseTile.scala:237:37]
  wire          _tlMasterXbar_auto_in_1_a_ready;	// @[BaseTile.scala:235:42]
  wire          _tlMasterXbar_auto_in_1_d_valid;	// @[BaseTile.scala:235:42]
  wire [2:0]    _tlMasterXbar_auto_in_1_d_bits_opcode;	// @[BaseTile.scala:235:42]
  wire [3:0]    _tlMasterXbar_auto_in_1_d_bits_size;	// @[BaseTile.scala:235:42]
  wire [63:0]   _tlMasterXbar_auto_in_1_d_bits_data;	// @[BaseTile.scala:235:42]
  wire          _tlMasterXbar_auto_in_1_d_bits_corrupt;	// @[BaseTile.scala:235:42]
  wire          _tlMasterXbar_auto_in_0_a_ready;	// @[BaseTile.scala:235:42]
  wire          _tlMasterXbar_auto_in_0_b_valid;	// @[BaseTile.scala:235:42]
  wire [1:0]    _tlMasterXbar_auto_in_0_b_bits_param;	// @[BaseTile.scala:235:42]
  wire [3:0]    _tlMasterXbar_auto_in_0_b_bits_size;	// @[BaseTile.scala:235:42]
  wire          _tlMasterXbar_auto_in_0_b_bits_source;	// @[BaseTile.scala:235:42]
  wire [31:0]   _tlMasterXbar_auto_in_0_b_bits_address;	// @[BaseTile.scala:235:42]
  wire          _tlMasterXbar_auto_in_0_c_ready;	// @[BaseTile.scala:235:42]
  wire          _tlMasterXbar_auto_in_0_d_valid;	// @[BaseTile.scala:235:42]
  wire [2:0]    _tlMasterXbar_auto_in_0_d_bits_opcode;	// @[BaseTile.scala:235:42]
  wire [1:0]    _tlMasterXbar_auto_in_0_d_bits_param;	// @[BaseTile.scala:235:42]
  wire [3:0]    _tlMasterXbar_auto_in_0_d_bits_size;	// @[BaseTile.scala:235:42]
  wire          _tlMasterXbar_auto_in_0_d_bits_source;	// @[BaseTile.scala:235:42]
  wire [2:0]    _tlMasterXbar_auto_in_0_d_bits_sink;	// @[BaseTile.scala:235:42]
  wire          _tlMasterXbar_auto_in_0_d_bits_denied;	// @[BaseTile.scala:235:42]
  wire [63:0]   _tlMasterXbar_auto_in_0_d_bits_data;	// @[BaseTile.scala:235:42]
  wire          _tlMasterXbar_auto_in_0_e_ready;	// @[BaseTile.scala:235:42]
  reg           x1_0_REG;	// @[Interrupts.scala:126:36]
  always @(posedge clock) begin
    if (reset)
      x1_0_REG <= 1'h0;	// @[Interrupts.scala:126:36]
    else
      x1_0_REG <= _core_io_wfi;	// @[Interrupts.scala:126:36, RocketTile.scala:131:20]
  end // always @(posedge)
  `ifndef SYNTHESIS
    `ifdef FIRRTL_BEFORE_INITIAL
      `FIRRTL_BEFORE_INITIAL
    `endif // FIRRTL_BEFORE_INITIAL
    logic [31:0] _RANDOM_0;
    initial begin
      `ifdef INIT_RANDOM_PROLOG_
        `INIT_RANDOM_PROLOG_
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT
        _RANDOM_0 = `RANDOM;
        x1_0_REG = _RANDOM_0[0];	// @[Interrupts.scala:126:36]
      `endif // RANDOMIZE_REG_INIT
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL
      `FIRRTL_AFTER_INITIAL
    `endif // FIRRTL_AFTER_INITIAL
  `endif // not def SYNTHESIS
  TLXbar_7 tlMasterXbar (	// @[BaseTile.scala:235:42]
    .clock                    (clock),
    .reset                    (reset),
    .auto_in_1_a_valid        (_frontend_auto_icache_master_out_a_valid),	// @[Frontend.scala:385:28]
    .auto_in_1_a_bits_address (_frontend_auto_icache_master_out_a_bits_address),	// @[Frontend.scala:385:28]
    .auto_in_0_a_valid        (_dcache_auto_out_a_valid),	// @[HellaCache.scala:267:43]
    .auto_in_0_a_bits_opcode  (_dcache_auto_out_a_bits_opcode),	// @[HellaCache.scala:267:43]
    .auto_in_0_a_bits_param   (_dcache_auto_out_a_bits_param),	// @[HellaCache.scala:267:43]
    .auto_in_0_a_bits_size    (_dcache_auto_out_a_bits_size),	// @[HellaCache.scala:267:43]
    .auto_in_0_a_bits_source  (_dcache_auto_out_a_bits_source),	// @[HellaCache.scala:267:43]
    .auto_in_0_a_bits_address (_dcache_auto_out_a_bits_address),	// @[HellaCache.scala:267:43]
    .auto_in_0_a_bits_mask    (_dcache_auto_out_a_bits_mask),	// @[HellaCache.scala:267:43]
    .auto_in_0_a_bits_data    (_dcache_auto_out_a_bits_data),	// @[HellaCache.scala:267:43]
    .auto_in_0_b_ready        (_dcache_auto_out_b_ready),	// @[HellaCache.scala:267:43]
    .auto_in_0_c_valid        (_dcache_auto_out_c_valid),	// @[HellaCache.scala:267:43]
    .auto_in_0_c_bits_opcode  (_dcache_auto_out_c_bits_opcode),	// @[HellaCache.scala:267:43]
    .auto_in_0_c_bits_param   (_dcache_auto_out_c_bits_param),	// @[HellaCache.scala:267:43]
    .auto_in_0_c_bits_size    (_dcache_auto_out_c_bits_size),	// @[HellaCache.scala:267:43]
    .auto_in_0_c_bits_source  (_dcache_auto_out_c_bits_source),	// @[HellaCache.scala:267:43]
    .auto_in_0_c_bits_address (_dcache_auto_out_c_bits_address),	// @[HellaCache.scala:267:43]
    .auto_in_0_c_bits_data    (_dcache_auto_out_c_bits_data),	// @[HellaCache.scala:267:43]
    .auto_in_0_d_ready        (_dcache_auto_out_d_ready),	// @[HellaCache.scala:267:43]
    .auto_in_0_e_valid        (_dcache_auto_out_e_valid),	// @[HellaCache.scala:267:43]
    .auto_in_0_e_bits_sink    (_dcache_auto_out_e_bits_sink),	// @[HellaCache.scala:267:43]
    .auto_out_a_ready         (auto_buffer_out_a_ready),
    .auto_out_b_valid         (auto_buffer_out_b_valid),
    .auto_out_b_bits_param    (auto_buffer_out_b_bits_param),
    .auto_out_b_bits_size     (auto_buffer_out_b_bits_size),
    .auto_out_b_bits_source   (auto_buffer_out_b_bits_source),
    .auto_out_b_bits_address  (auto_buffer_out_b_bits_address),
    .auto_out_c_ready         (auto_buffer_out_c_ready),
    .auto_out_d_valid         (auto_buffer_out_d_valid),
    .auto_out_d_bits_opcode   (auto_buffer_out_d_bits_opcode),
    .auto_out_d_bits_param    (auto_buffer_out_d_bits_param),
    .auto_out_d_bits_size     (auto_buffer_out_d_bits_size),
    .auto_out_d_bits_source   (auto_buffer_out_d_bits_source),
    .auto_out_d_bits_sink     (auto_buffer_out_d_bits_sink),
    .auto_out_d_bits_denied   (auto_buffer_out_d_bits_denied),
    .auto_out_d_bits_data     (auto_buffer_out_d_bits_data),
    .auto_out_d_bits_corrupt  (auto_buffer_out_d_bits_corrupt),
    .auto_out_e_ready         (auto_buffer_out_e_ready),
    .auto_in_1_a_ready        (_tlMasterXbar_auto_in_1_a_ready),
    .auto_in_1_d_valid        (_tlMasterXbar_auto_in_1_d_valid),
    .auto_in_1_d_bits_opcode  (_tlMasterXbar_auto_in_1_d_bits_opcode),
    .auto_in_1_d_bits_size    (_tlMasterXbar_auto_in_1_d_bits_size),
    .auto_in_1_d_bits_data    (_tlMasterXbar_auto_in_1_d_bits_data),
    .auto_in_1_d_bits_corrupt (_tlMasterXbar_auto_in_1_d_bits_corrupt),
    .auto_in_0_a_ready        (_tlMasterXbar_auto_in_0_a_ready),
    .auto_in_0_b_valid        (_tlMasterXbar_auto_in_0_b_valid),
    .auto_in_0_b_bits_param   (_tlMasterXbar_auto_in_0_b_bits_param),
    .auto_in_0_b_bits_size    (_tlMasterXbar_auto_in_0_b_bits_size),
    .auto_in_0_b_bits_source  (_tlMasterXbar_auto_in_0_b_bits_source),
    .auto_in_0_b_bits_address (_tlMasterXbar_auto_in_0_b_bits_address),
    .auto_in_0_c_ready        (_tlMasterXbar_auto_in_0_c_ready),
    .auto_in_0_d_valid        (_tlMasterXbar_auto_in_0_d_valid),
    .auto_in_0_d_bits_opcode  (_tlMasterXbar_auto_in_0_d_bits_opcode),
    .auto_in_0_d_bits_param   (_tlMasterXbar_auto_in_0_d_bits_param),
    .auto_in_0_d_bits_size    (_tlMasterXbar_auto_in_0_d_bits_size),
    .auto_in_0_d_bits_source  (_tlMasterXbar_auto_in_0_d_bits_source),
    .auto_in_0_d_bits_sink    (_tlMasterXbar_auto_in_0_d_bits_sink),
    .auto_in_0_d_bits_denied  (_tlMasterXbar_auto_in_0_d_bits_denied),
    .auto_in_0_d_bits_data    (_tlMasterXbar_auto_in_0_d_bits_data),
    .auto_in_0_e_ready        (_tlMasterXbar_auto_in_0_e_ready),
    .auto_out_a_valid         (auto_buffer_out_a_valid),
    .auto_out_a_bits_opcode   (auto_buffer_out_a_bits_opcode),
    .auto_out_a_bits_param    (auto_buffer_out_a_bits_param),
    .auto_out_a_bits_size     (auto_buffer_out_a_bits_size),
    .auto_out_a_bits_source   (auto_buffer_out_a_bits_source),
    .auto_out_a_bits_address  (auto_buffer_out_a_bits_address),
    .auto_out_a_bits_mask     (auto_buffer_out_a_bits_mask),
    .auto_out_a_bits_data     (auto_buffer_out_a_bits_data),
    .auto_out_b_ready         (auto_buffer_out_b_ready),
    .auto_out_c_valid         (auto_buffer_out_c_valid),
    .auto_out_c_bits_opcode   (auto_buffer_out_c_bits_opcode),
    .auto_out_c_bits_param    (auto_buffer_out_c_bits_param),
    .auto_out_c_bits_size     (auto_buffer_out_c_bits_size),
    .auto_out_c_bits_source   (auto_buffer_out_c_bits_source),
    .auto_out_c_bits_address  (auto_buffer_out_c_bits_address),
    .auto_out_c_bits_data     (auto_buffer_out_c_bits_data),
    .auto_out_d_ready         (auto_buffer_out_d_ready),
    .auto_out_e_valid         (auto_buffer_out_e_valid),
    .auto_out_e_bits_sink     (auto_buffer_out_e_bits_sink)
  );
  IntXbar_1 intXbar (	// @[BaseTile.scala:237:37]
    .auto_int_in_3_0 (auto_int_local_in_3_0),
    .auto_int_in_2_0 (auto_int_local_in_2_0),
    .auto_int_in_1_0 (auto_int_local_in_1_0),
    .auto_int_in_1_1 (auto_int_local_in_1_1),
    .auto_int_in_0_0 (auto_int_local_in_0_0),
    .auto_int_out_0  (_intXbar_auto_int_out_0),
    .auto_int_out_1  (_intXbar_auto_int_out_1),
    .auto_int_out_2  (_intXbar_auto_int_out_2),
    .auto_int_out_3  (_intXbar_auto_int_out_3),
    .auto_int_out_4  (_intXbar_auto_int_out_4)
  );
  DCache dcache (	// @[HellaCache.scala:267:43]
    .clock                                  (clock),
    .reset                                  (reset),
    .auto_out_a_ready                       (_tlMasterXbar_auto_in_0_a_ready),	// @[BaseTile.scala:235:42]
    .auto_out_b_valid                       (_tlMasterXbar_auto_in_0_b_valid),	// @[BaseTile.scala:235:42]
    .auto_out_b_bits_param                  (_tlMasterXbar_auto_in_0_b_bits_param),	// @[BaseTile.scala:235:42]
    .auto_out_b_bits_size                   (_tlMasterXbar_auto_in_0_b_bits_size),	// @[BaseTile.scala:235:42]
    .auto_out_b_bits_source                 (_tlMasterXbar_auto_in_0_b_bits_source),	// @[BaseTile.scala:235:42]
    .auto_out_b_bits_address                (_tlMasterXbar_auto_in_0_b_bits_address),	// @[BaseTile.scala:235:42]
    .auto_out_c_ready                       (_tlMasterXbar_auto_in_0_c_ready),	// @[BaseTile.scala:235:42]
    .auto_out_d_valid                       (_tlMasterXbar_auto_in_0_d_valid),	// @[BaseTile.scala:235:42]
    .auto_out_d_bits_opcode                 (_tlMasterXbar_auto_in_0_d_bits_opcode),	// @[BaseTile.scala:235:42]
    .auto_out_d_bits_param                  (_tlMasterXbar_auto_in_0_d_bits_param),	// @[BaseTile.scala:235:42]
    .auto_out_d_bits_size                   (_tlMasterXbar_auto_in_0_d_bits_size),	// @[BaseTile.scala:235:42]
    .auto_out_d_bits_source                 (_tlMasterXbar_auto_in_0_d_bits_source),	// @[BaseTile.scala:235:42]
    .auto_out_d_bits_sink                   (_tlMasterXbar_auto_in_0_d_bits_sink),	// @[BaseTile.scala:235:42]
    .auto_out_d_bits_denied                 (_tlMasterXbar_auto_in_0_d_bits_denied),	// @[BaseTile.scala:235:42]
    .auto_out_d_bits_data                   (_tlMasterXbar_auto_in_0_d_bits_data),	// @[BaseTile.scala:235:42]
    .auto_out_e_ready                       (_tlMasterXbar_auto_in_0_e_ready),	// @[BaseTile.scala:235:42]
    .io_cpu_req_valid                       (_dcacheArb_io_mem_req_valid),	// @[HellaCache.scala:278:25]
    .io_cpu_req_bits_addr                   (_dcacheArb_io_mem_req_bits_addr),	// @[HellaCache.scala:278:25]
    .io_cpu_req_bits_tag                    (_dcacheArb_io_mem_req_bits_tag),	// @[HellaCache.scala:278:25]
    .io_cpu_req_bits_cmd                    (_dcacheArb_io_mem_req_bits_cmd),	// @[HellaCache.scala:278:25]
    .io_cpu_req_bits_size                   (_dcacheArb_io_mem_req_bits_size),	// @[HellaCache.scala:278:25]
    .io_cpu_req_bits_signed                 (_dcacheArb_io_mem_req_bits_signed),	// @[HellaCache.scala:278:25]
    .io_cpu_req_bits_dprv                   (_dcacheArb_io_mem_req_bits_dprv),	// @[HellaCache.scala:278:25]
    .io_cpu_req_bits_dv                     (_dcacheArb_io_mem_req_bits_dv),	// @[HellaCache.scala:278:25]
    .io_cpu_req_bits_phys                   (_dcacheArb_io_mem_req_bits_phys),	// @[HellaCache.scala:278:25]
    .io_cpu_req_bits_no_alloc               (_dcacheArb_io_mem_req_bits_no_alloc),	// @[HellaCache.scala:278:25]
    .io_cpu_req_bits_no_xcpt                (_dcacheArb_io_mem_req_bits_no_xcpt),	// @[HellaCache.scala:278:25]
    .io_cpu_req_bits_mask                   (_dcacheArb_io_mem_req_bits_mask),	// @[HellaCache.scala:278:25]
    .io_cpu_s1_kill                         (_dcacheArb_io_mem_s1_kill),	// @[HellaCache.scala:278:25]
    .io_cpu_s1_data_data                    (_dcacheArb_io_mem_s1_data_data),	// @[HellaCache.scala:278:25]
    .io_cpu_s1_data_mask                    (_dcacheArb_io_mem_s1_data_mask),	// @[HellaCache.scala:278:25]
    .io_cpu_s2_kill                         (_dcacheArb_io_mem_s2_kill),	// @[HellaCache.scala:278:25]
    .io_ptw_req_ready                       (_ptw_io_requestor_0_req_ready),	// @[PTW.scala:793:19]
    .io_ptw_resp_valid                      (_ptw_io_requestor_0_resp_valid),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_ae_ptw                (_ptw_io_requestor_0_resp_bits_ae_ptw),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_ae_final              (_ptw_io_requestor_0_resp_bits_ae_final),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_pf                    (_ptw_io_requestor_0_resp_bits_pf),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_gf                    (_ptw_io_requestor_0_resp_bits_gf),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_hr                    (_ptw_io_requestor_0_resp_bits_hr),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_hw                    (_ptw_io_requestor_0_resp_bits_hw),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_hx                    (_ptw_io_requestor_0_resp_bits_hx),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_pte_ppn               (_ptw_io_requestor_0_resp_bits_pte_ppn),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_pte_d                 (_ptw_io_requestor_0_resp_bits_pte_d),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_pte_a                 (_ptw_io_requestor_0_resp_bits_pte_a),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_pte_g                 (_ptw_io_requestor_0_resp_bits_pte_g),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_pte_u                 (_ptw_io_requestor_0_resp_bits_pte_u),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_pte_x                 (_ptw_io_requestor_0_resp_bits_pte_x),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_pte_w                 (_ptw_io_requestor_0_resp_bits_pte_w),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_pte_r                 (_ptw_io_requestor_0_resp_bits_pte_r),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_pte_v                 (_ptw_io_requestor_0_resp_bits_pte_v),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_level                 (_ptw_io_requestor_0_resp_bits_level),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_homogeneous           (_ptw_io_requestor_0_resp_bits_homogeneous),	// @[PTW.scala:793:19]
    .io_ptw_ptbr_mode                       (_ptw_io_requestor_0_ptbr_mode),	// @[PTW.scala:793:19]
    .io_ptw_status_debug                    (_ptw_io_requestor_0_status_debug),	// @[PTW.scala:793:19]
    .io_ptw_status_mxr                      (_ptw_io_requestor_0_status_mxr),	// @[PTW.scala:793:19]
    .io_ptw_status_sum                      (_ptw_io_requestor_0_status_sum),	// @[PTW.scala:793:19]
    .io_ptw_pmp_0_cfg_l                     (_ptw_io_requestor_0_pmp_0_cfg_l),	// @[PTW.scala:793:19]
    .io_ptw_pmp_0_cfg_a                     (_ptw_io_requestor_0_pmp_0_cfg_a),	// @[PTW.scala:793:19]
    .io_ptw_pmp_0_cfg_x                     (_ptw_io_requestor_0_pmp_0_cfg_x),	// @[PTW.scala:793:19]
    .io_ptw_pmp_0_cfg_w                     (_ptw_io_requestor_0_pmp_0_cfg_w),	// @[PTW.scala:793:19]
    .io_ptw_pmp_0_cfg_r                     (_ptw_io_requestor_0_pmp_0_cfg_r),	// @[PTW.scala:793:19]
    .io_ptw_pmp_0_addr                      (_ptw_io_requestor_0_pmp_0_addr),	// @[PTW.scala:793:19]
    .io_ptw_pmp_0_mask                      (_ptw_io_requestor_0_pmp_0_mask),	// @[PTW.scala:793:19]
    .io_ptw_pmp_1_cfg_l                     (_ptw_io_requestor_0_pmp_1_cfg_l),	// @[PTW.scala:793:19]
    .io_ptw_pmp_1_cfg_a                     (_ptw_io_requestor_0_pmp_1_cfg_a),	// @[PTW.scala:793:19]
    .io_ptw_pmp_1_cfg_x                     (_ptw_io_requestor_0_pmp_1_cfg_x),	// @[PTW.scala:793:19]
    .io_ptw_pmp_1_cfg_w                     (_ptw_io_requestor_0_pmp_1_cfg_w),	// @[PTW.scala:793:19]
    .io_ptw_pmp_1_cfg_r                     (_ptw_io_requestor_0_pmp_1_cfg_r),	// @[PTW.scala:793:19]
    .io_ptw_pmp_1_addr                      (_ptw_io_requestor_0_pmp_1_addr),	// @[PTW.scala:793:19]
    .io_ptw_pmp_1_mask                      (_ptw_io_requestor_0_pmp_1_mask),	// @[PTW.scala:793:19]
    .io_ptw_pmp_2_cfg_l                     (_ptw_io_requestor_0_pmp_2_cfg_l),	// @[PTW.scala:793:19]
    .io_ptw_pmp_2_cfg_a                     (_ptw_io_requestor_0_pmp_2_cfg_a),	// @[PTW.scala:793:19]
    .io_ptw_pmp_2_cfg_x                     (_ptw_io_requestor_0_pmp_2_cfg_x),	// @[PTW.scala:793:19]
    .io_ptw_pmp_2_cfg_w                     (_ptw_io_requestor_0_pmp_2_cfg_w),	// @[PTW.scala:793:19]
    .io_ptw_pmp_2_cfg_r                     (_ptw_io_requestor_0_pmp_2_cfg_r),	// @[PTW.scala:793:19]
    .io_ptw_pmp_2_addr                      (_ptw_io_requestor_0_pmp_2_addr),	// @[PTW.scala:793:19]
    .io_ptw_pmp_2_mask                      (_ptw_io_requestor_0_pmp_2_mask),	// @[PTW.scala:793:19]
    .io_ptw_pmp_3_cfg_l                     (_ptw_io_requestor_0_pmp_3_cfg_l),	// @[PTW.scala:793:19]
    .io_ptw_pmp_3_cfg_a                     (_ptw_io_requestor_0_pmp_3_cfg_a),	// @[PTW.scala:793:19]
    .io_ptw_pmp_3_cfg_x                     (_ptw_io_requestor_0_pmp_3_cfg_x),	// @[PTW.scala:793:19]
    .io_ptw_pmp_3_cfg_w                     (_ptw_io_requestor_0_pmp_3_cfg_w),	// @[PTW.scala:793:19]
    .io_ptw_pmp_3_cfg_r                     (_ptw_io_requestor_0_pmp_3_cfg_r),	// @[PTW.scala:793:19]
    .io_ptw_pmp_3_addr                      (_ptw_io_requestor_0_pmp_3_addr),	// @[PTW.scala:793:19]
    .io_ptw_pmp_3_mask                      (_ptw_io_requestor_0_pmp_3_mask),	// @[PTW.scala:793:19]
    .io_ptw_pmp_4_cfg_l                     (_ptw_io_requestor_0_pmp_4_cfg_l),	// @[PTW.scala:793:19]
    .io_ptw_pmp_4_cfg_a                     (_ptw_io_requestor_0_pmp_4_cfg_a),	// @[PTW.scala:793:19]
    .io_ptw_pmp_4_cfg_x                     (_ptw_io_requestor_0_pmp_4_cfg_x),	// @[PTW.scala:793:19]
    .io_ptw_pmp_4_cfg_w                     (_ptw_io_requestor_0_pmp_4_cfg_w),	// @[PTW.scala:793:19]
    .io_ptw_pmp_4_cfg_r                     (_ptw_io_requestor_0_pmp_4_cfg_r),	// @[PTW.scala:793:19]
    .io_ptw_pmp_4_addr                      (_ptw_io_requestor_0_pmp_4_addr),	// @[PTW.scala:793:19]
    .io_ptw_pmp_4_mask                      (_ptw_io_requestor_0_pmp_4_mask),	// @[PTW.scala:793:19]
    .io_ptw_pmp_5_cfg_l                     (_ptw_io_requestor_0_pmp_5_cfg_l),	// @[PTW.scala:793:19]
    .io_ptw_pmp_5_cfg_a                     (_ptw_io_requestor_0_pmp_5_cfg_a),	// @[PTW.scala:793:19]
    .io_ptw_pmp_5_cfg_x                     (_ptw_io_requestor_0_pmp_5_cfg_x),	// @[PTW.scala:793:19]
    .io_ptw_pmp_5_cfg_w                     (_ptw_io_requestor_0_pmp_5_cfg_w),	// @[PTW.scala:793:19]
    .io_ptw_pmp_5_cfg_r                     (_ptw_io_requestor_0_pmp_5_cfg_r),	// @[PTW.scala:793:19]
    .io_ptw_pmp_5_addr                      (_ptw_io_requestor_0_pmp_5_addr),	// @[PTW.scala:793:19]
    .io_ptw_pmp_5_mask                      (_ptw_io_requestor_0_pmp_5_mask),	// @[PTW.scala:793:19]
    .io_ptw_pmp_6_cfg_l                     (_ptw_io_requestor_0_pmp_6_cfg_l),	// @[PTW.scala:793:19]
    .io_ptw_pmp_6_cfg_a                     (_ptw_io_requestor_0_pmp_6_cfg_a),	// @[PTW.scala:793:19]
    .io_ptw_pmp_6_cfg_x                     (_ptw_io_requestor_0_pmp_6_cfg_x),	// @[PTW.scala:793:19]
    .io_ptw_pmp_6_cfg_w                     (_ptw_io_requestor_0_pmp_6_cfg_w),	// @[PTW.scala:793:19]
    .io_ptw_pmp_6_cfg_r                     (_ptw_io_requestor_0_pmp_6_cfg_r),	// @[PTW.scala:793:19]
    .io_ptw_pmp_6_addr                      (_ptw_io_requestor_0_pmp_6_addr),	// @[PTW.scala:793:19]
    .io_ptw_pmp_6_mask                      (_ptw_io_requestor_0_pmp_6_mask),	// @[PTW.scala:793:19]
    .io_ptw_pmp_7_cfg_l                     (_ptw_io_requestor_0_pmp_7_cfg_l),	// @[PTW.scala:793:19]
    .io_ptw_pmp_7_cfg_a                     (_ptw_io_requestor_0_pmp_7_cfg_a),	// @[PTW.scala:793:19]
    .io_ptw_pmp_7_cfg_x                     (_ptw_io_requestor_0_pmp_7_cfg_x),	// @[PTW.scala:793:19]
    .io_ptw_pmp_7_cfg_w                     (_ptw_io_requestor_0_pmp_7_cfg_w),	// @[PTW.scala:793:19]
    .io_ptw_pmp_7_cfg_r                     (_ptw_io_requestor_0_pmp_7_cfg_r),	// @[PTW.scala:793:19]
    .io_ptw_pmp_7_addr                      (_ptw_io_requestor_0_pmp_7_addr),	// @[PTW.scala:793:19]
    .io_ptw_pmp_7_mask                      (_ptw_io_requestor_0_pmp_7_mask),	// @[PTW.scala:793:19]
    .auto_out_a_valid                       (_dcache_auto_out_a_valid),
    .auto_out_a_bits_opcode                 (_dcache_auto_out_a_bits_opcode),
    .auto_out_a_bits_param                  (_dcache_auto_out_a_bits_param),
    .auto_out_a_bits_size                   (_dcache_auto_out_a_bits_size),
    .auto_out_a_bits_source                 (_dcache_auto_out_a_bits_source),
    .auto_out_a_bits_address                (_dcache_auto_out_a_bits_address),
    .auto_out_a_bits_mask                   (_dcache_auto_out_a_bits_mask),
    .auto_out_a_bits_data                   (_dcache_auto_out_a_bits_data),
    .auto_out_b_ready                       (_dcache_auto_out_b_ready),
    .auto_out_c_valid                       (_dcache_auto_out_c_valid),
    .auto_out_c_bits_opcode                 (_dcache_auto_out_c_bits_opcode),
    .auto_out_c_bits_param                  (_dcache_auto_out_c_bits_param),
    .auto_out_c_bits_size                   (_dcache_auto_out_c_bits_size),
    .auto_out_c_bits_source                 (_dcache_auto_out_c_bits_source),
    .auto_out_c_bits_address                (_dcache_auto_out_c_bits_address),
    .auto_out_c_bits_data                   (_dcache_auto_out_c_bits_data),
    .auto_out_d_ready                       (_dcache_auto_out_d_ready),
    .auto_out_e_valid                       (_dcache_auto_out_e_valid),
    .auto_out_e_bits_sink                   (_dcache_auto_out_e_bits_sink),
    .io_cpu_req_ready                       (_dcache_io_cpu_req_ready),
    .io_cpu_s2_nack                         (_dcache_io_cpu_s2_nack),
    .io_cpu_s2_nack_cause_raw               (_dcache_io_cpu_s2_nack_cause_raw),
    .io_cpu_s2_uncached                     (_dcache_io_cpu_s2_uncached),
    .io_cpu_s2_paddr                        (_dcache_io_cpu_s2_paddr),
    .io_cpu_resp_valid                      (_dcache_io_cpu_resp_valid),
    .io_cpu_resp_bits_addr                  (_dcache_io_cpu_resp_bits_addr),
    .io_cpu_resp_bits_tag                   (_dcache_io_cpu_resp_bits_tag),
    .io_cpu_resp_bits_cmd                   (_dcache_io_cpu_resp_bits_cmd),
    .io_cpu_resp_bits_size                  (_dcache_io_cpu_resp_bits_size),
    .io_cpu_resp_bits_signed                (_dcache_io_cpu_resp_bits_signed),
    .io_cpu_resp_bits_dprv                  (_dcache_io_cpu_resp_bits_dprv),
    .io_cpu_resp_bits_dv                    (_dcache_io_cpu_resp_bits_dv),
    .io_cpu_resp_bits_data                  (_dcache_io_cpu_resp_bits_data),
    .io_cpu_resp_bits_mask                  (_dcache_io_cpu_resp_bits_mask),
    .io_cpu_resp_bits_replay                (_dcache_io_cpu_resp_bits_replay),
    .io_cpu_resp_bits_has_data              (_dcache_io_cpu_resp_bits_has_data),
    .io_cpu_resp_bits_data_word_bypass      (_dcache_io_cpu_resp_bits_data_word_bypass),
    .io_cpu_resp_bits_data_raw              (_dcache_io_cpu_resp_bits_data_raw),
    .io_cpu_resp_bits_store_data            (_dcache_io_cpu_resp_bits_store_data),
    .io_cpu_replay_next                     (_dcache_io_cpu_replay_next),
    .io_cpu_s2_xcpt_ma_ld                   (_dcache_io_cpu_s2_xcpt_ma_ld),
    .io_cpu_s2_xcpt_ma_st                   (_dcache_io_cpu_s2_xcpt_ma_st),
    .io_cpu_s2_xcpt_pf_ld                   (_dcache_io_cpu_s2_xcpt_pf_ld),
    .io_cpu_s2_xcpt_pf_st                   (_dcache_io_cpu_s2_xcpt_pf_st),
    .io_cpu_s2_xcpt_gf_ld                   (_dcache_io_cpu_s2_xcpt_gf_ld),
    .io_cpu_s2_xcpt_gf_st                   (_dcache_io_cpu_s2_xcpt_gf_st),
    .io_cpu_s2_xcpt_ae_ld                   (_dcache_io_cpu_s2_xcpt_ae_ld),
    .io_cpu_s2_xcpt_ae_st                   (_dcache_io_cpu_s2_xcpt_ae_st),
    .io_cpu_s2_gpa                          (_dcache_io_cpu_s2_gpa),
    .io_cpu_s2_gpa_is_pte                   (_dcache_io_cpu_s2_gpa_is_pte),
    .io_cpu_ordered                         (_dcache_io_cpu_ordered),
    .io_cpu_perf_acquire                    (_dcache_io_cpu_perf_acquire),
    .io_cpu_perf_release                    (_dcache_io_cpu_perf_release),
    .io_cpu_perf_grant                      (_dcache_io_cpu_perf_grant),
    .io_cpu_perf_tlbMiss                    (_dcache_io_cpu_perf_tlbMiss),
    .io_cpu_perf_blocked                    (_dcache_io_cpu_perf_blocked),
    .io_cpu_perf_canAcceptStoreThenLoad     (_dcache_io_cpu_perf_canAcceptStoreThenLoad),
    .io_cpu_perf_canAcceptStoreThenRMW      (_dcache_io_cpu_perf_canAcceptStoreThenRMW),
    .io_cpu_perf_canAcceptLoadThenLoad      (_dcache_io_cpu_perf_canAcceptLoadThenLoad),
    .io_cpu_perf_storeBufferEmptyAfterLoad  (_dcache_io_cpu_perf_storeBufferEmptyAfterLoad),
    .io_cpu_perf_storeBufferEmptyAfterStore (_dcache_io_cpu_perf_storeBufferEmptyAfterStore),
    .io_ptw_req_valid                       (_dcache_io_ptw_req_valid),
    .io_ptw_req_bits_valid                  (_dcache_io_ptw_req_bits_valid),
    .io_ptw_req_bits_bits_addr              (_dcache_io_ptw_req_bits_bits_addr),
    .io_ptw_req_bits_bits_need_gpa          (_dcache_io_ptw_req_bits_bits_need_gpa),
    .io_ptw_req_bits_bits_vstage1           (_dcache_io_ptw_req_bits_bits_vstage1),
    .io_ptw_req_bits_bits_stage2            (_dcache_io_ptw_req_bits_bits_stage2)
  );
  Frontend frontend (	// @[Frontend.scala:385:28]
    .clock                                     (clock),
    .reset                                     (reset),
    .auto_icache_master_out_a_ready            (_tlMasterXbar_auto_in_1_a_ready),	// @[BaseTile.scala:235:42]
    .auto_icache_master_out_d_valid            (_tlMasterXbar_auto_in_1_d_valid),	// @[BaseTile.scala:235:42]
    .auto_icache_master_out_d_bits_opcode      (_tlMasterXbar_auto_in_1_d_bits_opcode),	// @[BaseTile.scala:235:42]
    .auto_icache_master_out_d_bits_size        (_tlMasterXbar_auto_in_1_d_bits_size),	// @[BaseTile.scala:235:42]
    .auto_icache_master_out_d_bits_data        (_tlMasterXbar_auto_in_1_d_bits_data),	// @[BaseTile.scala:235:42]
    .auto_icache_master_out_d_bits_corrupt     (_tlMasterXbar_auto_in_1_d_bits_corrupt),	// @[BaseTile.scala:235:42]
    .io_cpu_might_request                      (_core_io_imem_might_request),	// @[RocketTile.scala:131:20]
    .io_cpu_req_valid                          (_core_io_imem_req_valid),	// @[RocketTile.scala:131:20]
    .io_cpu_req_bits_pc                        (_core_io_imem_req_bits_pc),	// @[RocketTile.scala:131:20]
    .io_cpu_req_bits_speculative               (_core_io_imem_req_bits_speculative),	// @[RocketTile.scala:131:20]
    .io_cpu_sfence_valid                       (_core_io_imem_sfence_valid),	// @[RocketTile.scala:131:20]
    .io_cpu_sfence_bits_rs1                    (_core_io_imem_sfence_bits_rs1),	// @[RocketTile.scala:131:20]
    .io_cpu_sfence_bits_rs2                    (_core_io_imem_sfence_bits_rs2),	// @[RocketTile.scala:131:20]
    .io_cpu_sfence_bits_addr                   (_core_io_imem_sfence_bits_addr),	// @[RocketTile.scala:131:20]
    .io_cpu_resp_ready                         (_core_io_imem_resp_ready),	// @[RocketTile.scala:131:20]
    .io_cpu_btb_update_valid                   (_core_io_imem_btb_update_valid),	// @[RocketTile.scala:131:20]
    .io_cpu_btb_update_bits_prediction_entry   (_core_io_imem_btb_update_bits_prediction_entry),	// @[RocketTile.scala:131:20]
    .io_cpu_btb_update_bits_pc                 (_core_io_imem_btb_update_bits_pc),	// @[RocketTile.scala:131:20]
    .io_cpu_btb_update_bits_isValid            (_core_io_imem_btb_update_bits_isValid),	// @[RocketTile.scala:131:20]
    .io_cpu_btb_update_bits_br_pc              (_core_io_imem_btb_update_bits_br_pc),	// @[RocketTile.scala:131:20]
    .io_cpu_btb_update_bits_cfiType            (_core_io_imem_btb_update_bits_cfiType),	// @[RocketTile.scala:131:20]
    .io_cpu_bht_update_valid                   (_core_io_imem_bht_update_valid),	// @[RocketTile.scala:131:20]
    .io_cpu_bht_update_bits_prediction_history (_core_io_imem_bht_update_bits_prediction_history),	// @[RocketTile.scala:131:20]
    .io_cpu_bht_update_bits_pc                 (_core_io_imem_bht_update_bits_pc),	// @[RocketTile.scala:131:20]
    .io_cpu_bht_update_bits_branch             (_core_io_imem_bht_update_bits_branch),	// @[RocketTile.scala:131:20]
    .io_cpu_bht_update_bits_taken              (_core_io_imem_bht_update_bits_taken),	// @[RocketTile.scala:131:20]
    .io_cpu_bht_update_bits_mispredict         (_core_io_imem_bht_update_bits_mispredict),	// @[RocketTile.scala:131:20]
    .io_cpu_flush_icache                       (_core_io_imem_flush_icache),	// @[RocketTile.scala:131:20]
    .io_cpu_progress                           (_core_io_imem_progress),	// @[RocketTile.scala:131:20]
    .io_ptw_req_ready                          (_ptw_io_requestor_1_req_ready),	// @[PTW.scala:793:19]
    .io_ptw_resp_valid                         (_ptw_io_requestor_1_resp_valid),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_ae_ptw                   (_ptw_io_requestor_1_resp_bits_ae_ptw),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_ae_final                 (_ptw_io_requestor_1_resp_bits_ae_final),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_pf                       (_ptw_io_requestor_1_resp_bits_pf),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_gf                       (_ptw_io_requestor_1_resp_bits_gf),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_hr                       (_ptw_io_requestor_1_resp_bits_hr),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_hw                       (_ptw_io_requestor_1_resp_bits_hw),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_hx                       (_ptw_io_requestor_1_resp_bits_hx),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_pte_ppn                  (_ptw_io_requestor_1_resp_bits_pte_ppn),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_pte_d                    (_ptw_io_requestor_1_resp_bits_pte_d),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_pte_a                    (_ptw_io_requestor_1_resp_bits_pte_a),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_pte_g                    (_ptw_io_requestor_1_resp_bits_pte_g),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_pte_u                    (_ptw_io_requestor_1_resp_bits_pte_u),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_pte_x                    (_ptw_io_requestor_1_resp_bits_pte_x),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_pte_w                    (_ptw_io_requestor_1_resp_bits_pte_w),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_pte_r                    (_ptw_io_requestor_1_resp_bits_pte_r),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_pte_v                    (_ptw_io_requestor_1_resp_bits_pte_v),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_level                    (_ptw_io_requestor_1_resp_bits_level),	// @[PTW.scala:793:19]
    .io_ptw_resp_bits_homogeneous              (_ptw_io_requestor_1_resp_bits_homogeneous),	// @[PTW.scala:793:19]
    .io_ptw_ptbr_mode                          (_ptw_io_requestor_1_ptbr_mode),	// @[PTW.scala:793:19]
    .io_ptw_status_debug                       (_ptw_io_requestor_1_status_debug),	// @[PTW.scala:793:19]
    .io_ptw_status_prv                         (_ptw_io_requestor_1_status_prv),	// @[PTW.scala:793:19]
    .io_ptw_pmp_0_cfg_l                        (_ptw_io_requestor_1_pmp_0_cfg_l),	// @[PTW.scala:793:19]
    .io_ptw_pmp_0_cfg_a                        (_ptw_io_requestor_1_pmp_0_cfg_a),	// @[PTW.scala:793:19]
    .io_ptw_pmp_0_cfg_x                        (_ptw_io_requestor_1_pmp_0_cfg_x),	// @[PTW.scala:793:19]
    .io_ptw_pmp_0_cfg_w                        (_ptw_io_requestor_1_pmp_0_cfg_w),	// @[PTW.scala:793:19]
    .io_ptw_pmp_0_cfg_r                        (_ptw_io_requestor_1_pmp_0_cfg_r),	// @[PTW.scala:793:19]
    .io_ptw_pmp_0_addr                         (_ptw_io_requestor_1_pmp_0_addr),	// @[PTW.scala:793:19]
    .io_ptw_pmp_0_mask                         (_ptw_io_requestor_1_pmp_0_mask),	// @[PTW.scala:793:19]
    .io_ptw_pmp_1_cfg_l                        (_ptw_io_requestor_1_pmp_1_cfg_l),	// @[PTW.scala:793:19]
    .io_ptw_pmp_1_cfg_a                        (_ptw_io_requestor_1_pmp_1_cfg_a),	// @[PTW.scala:793:19]
    .io_ptw_pmp_1_cfg_x                        (_ptw_io_requestor_1_pmp_1_cfg_x),	// @[PTW.scala:793:19]
    .io_ptw_pmp_1_cfg_w                        (_ptw_io_requestor_1_pmp_1_cfg_w),	// @[PTW.scala:793:19]
    .io_ptw_pmp_1_cfg_r                        (_ptw_io_requestor_1_pmp_1_cfg_r),	// @[PTW.scala:793:19]
    .io_ptw_pmp_1_addr                         (_ptw_io_requestor_1_pmp_1_addr),	// @[PTW.scala:793:19]
    .io_ptw_pmp_1_mask                         (_ptw_io_requestor_1_pmp_1_mask),	// @[PTW.scala:793:19]
    .io_ptw_pmp_2_cfg_l                        (_ptw_io_requestor_1_pmp_2_cfg_l),	// @[PTW.scala:793:19]
    .io_ptw_pmp_2_cfg_a                        (_ptw_io_requestor_1_pmp_2_cfg_a),	// @[PTW.scala:793:19]
    .io_ptw_pmp_2_cfg_x                        (_ptw_io_requestor_1_pmp_2_cfg_x),	// @[PTW.scala:793:19]
    .io_ptw_pmp_2_cfg_w                        (_ptw_io_requestor_1_pmp_2_cfg_w),	// @[PTW.scala:793:19]
    .io_ptw_pmp_2_cfg_r                        (_ptw_io_requestor_1_pmp_2_cfg_r),	// @[PTW.scala:793:19]
    .io_ptw_pmp_2_addr                         (_ptw_io_requestor_1_pmp_2_addr),	// @[PTW.scala:793:19]
    .io_ptw_pmp_2_mask                         (_ptw_io_requestor_1_pmp_2_mask),	// @[PTW.scala:793:19]
    .io_ptw_pmp_3_cfg_l                        (_ptw_io_requestor_1_pmp_3_cfg_l),	// @[PTW.scala:793:19]
    .io_ptw_pmp_3_cfg_a                        (_ptw_io_requestor_1_pmp_3_cfg_a),	// @[PTW.scala:793:19]
    .io_ptw_pmp_3_cfg_x                        (_ptw_io_requestor_1_pmp_3_cfg_x),	// @[PTW.scala:793:19]
    .io_ptw_pmp_3_cfg_w                        (_ptw_io_requestor_1_pmp_3_cfg_w),	// @[PTW.scala:793:19]
    .io_ptw_pmp_3_cfg_r                        (_ptw_io_requestor_1_pmp_3_cfg_r),	// @[PTW.scala:793:19]
    .io_ptw_pmp_3_addr                         (_ptw_io_requestor_1_pmp_3_addr),	// @[PTW.scala:793:19]
    .io_ptw_pmp_3_mask                         (_ptw_io_requestor_1_pmp_3_mask),	// @[PTW.scala:793:19]
    .io_ptw_pmp_4_cfg_l                        (_ptw_io_requestor_1_pmp_4_cfg_l),	// @[PTW.scala:793:19]
    .io_ptw_pmp_4_cfg_a                        (_ptw_io_requestor_1_pmp_4_cfg_a),	// @[PTW.scala:793:19]
    .io_ptw_pmp_4_cfg_x                        (_ptw_io_requestor_1_pmp_4_cfg_x),	// @[PTW.scala:793:19]
    .io_ptw_pmp_4_cfg_w                        (_ptw_io_requestor_1_pmp_4_cfg_w),	// @[PTW.scala:793:19]
    .io_ptw_pmp_4_cfg_r                        (_ptw_io_requestor_1_pmp_4_cfg_r),	// @[PTW.scala:793:19]
    .io_ptw_pmp_4_addr                         (_ptw_io_requestor_1_pmp_4_addr),	// @[PTW.scala:793:19]
    .io_ptw_pmp_4_mask                         (_ptw_io_requestor_1_pmp_4_mask),	// @[PTW.scala:793:19]
    .io_ptw_pmp_5_cfg_l                        (_ptw_io_requestor_1_pmp_5_cfg_l),	// @[PTW.scala:793:19]
    .io_ptw_pmp_5_cfg_a                        (_ptw_io_requestor_1_pmp_5_cfg_a),	// @[PTW.scala:793:19]
    .io_ptw_pmp_5_cfg_x                        (_ptw_io_requestor_1_pmp_5_cfg_x),	// @[PTW.scala:793:19]
    .io_ptw_pmp_5_cfg_w                        (_ptw_io_requestor_1_pmp_5_cfg_w),	// @[PTW.scala:793:19]
    .io_ptw_pmp_5_cfg_r                        (_ptw_io_requestor_1_pmp_5_cfg_r),	// @[PTW.scala:793:19]
    .io_ptw_pmp_5_addr                         (_ptw_io_requestor_1_pmp_5_addr),	// @[PTW.scala:793:19]
    .io_ptw_pmp_5_mask                         (_ptw_io_requestor_1_pmp_5_mask),	// @[PTW.scala:793:19]
    .io_ptw_pmp_6_cfg_l                        (_ptw_io_requestor_1_pmp_6_cfg_l),	// @[PTW.scala:793:19]
    .io_ptw_pmp_6_cfg_a                        (_ptw_io_requestor_1_pmp_6_cfg_a),	// @[PTW.scala:793:19]
    .io_ptw_pmp_6_cfg_x                        (_ptw_io_requestor_1_pmp_6_cfg_x),	// @[PTW.scala:793:19]
    .io_ptw_pmp_6_cfg_w                        (_ptw_io_requestor_1_pmp_6_cfg_w),	// @[PTW.scala:793:19]
    .io_ptw_pmp_6_cfg_r                        (_ptw_io_requestor_1_pmp_6_cfg_r),	// @[PTW.scala:793:19]
    .io_ptw_pmp_6_addr                         (_ptw_io_requestor_1_pmp_6_addr),	// @[PTW.scala:793:19]
    .io_ptw_pmp_6_mask                         (_ptw_io_requestor_1_pmp_6_mask),	// @[PTW.scala:793:19]
    .io_ptw_pmp_7_cfg_l                        (_ptw_io_requestor_1_pmp_7_cfg_l),	// @[PTW.scala:793:19]
    .io_ptw_pmp_7_cfg_a                        (_ptw_io_requestor_1_pmp_7_cfg_a),	// @[PTW.scala:793:19]
    .io_ptw_pmp_7_cfg_x                        (_ptw_io_requestor_1_pmp_7_cfg_x),	// @[PTW.scala:793:19]
    .io_ptw_pmp_7_cfg_w                        (_ptw_io_requestor_1_pmp_7_cfg_w),	// @[PTW.scala:793:19]
    .io_ptw_pmp_7_cfg_r                        (_ptw_io_requestor_1_pmp_7_cfg_r),	// @[PTW.scala:793:19]
    .io_ptw_pmp_7_addr                         (_ptw_io_requestor_1_pmp_7_addr),	// @[PTW.scala:793:19]
    .io_ptw_pmp_7_mask                         (_ptw_io_requestor_1_pmp_7_mask),	// @[PTW.scala:793:19]
    .io_ptw_customCSRs_csrs_0_value            (_ptw_io_requestor_1_customCSRs_csrs_0_value),	// @[PTW.scala:793:19]
    .auto_icache_master_out_a_valid            (_frontend_auto_icache_master_out_a_valid),
    .auto_icache_master_out_a_bits_address     (_frontend_auto_icache_master_out_a_bits_address),
    .io_cpu_resp_valid                         (_frontend_io_cpu_resp_valid),
    .io_cpu_resp_bits_btb_taken                (_frontend_io_cpu_resp_bits_btb_taken),
    .io_cpu_resp_bits_btb_bridx                (_frontend_io_cpu_resp_bits_btb_bridx),
    .io_cpu_resp_bits_btb_entry                (_frontend_io_cpu_resp_bits_btb_entry),
    .io_cpu_resp_bits_btb_bht_history          (_frontend_io_cpu_resp_bits_btb_bht_history),
    .io_cpu_resp_bits_pc                       (_frontend_io_cpu_resp_bits_pc),
    .io_cpu_resp_bits_data                     (_frontend_io_cpu_resp_bits_data),
    .io_cpu_resp_bits_xcpt_pf_inst             (_frontend_io_cpu_resp_bits_xcpt_pf_inst),
    .io_cpu_resp_bits_xcpt_gf_inst             (_frontend_io_cpu_resp_bits_xcpt_gf_inst),
    .io_cpu_resp_bits_xcpt_ae_inst             (_frontend_io_cpu_resp_bits_xcpt_ae_inst),
    .io_cpu_resp_bits_replay                   (_frontend_io_cpu_resp_bits_replay),
    .io_cpu_gpa_valid                          (_frontend_io_cpu_gpa_valid),
    .io_ptw_req_valid                          (_frontend_io_ptw_req_valid),
    .io_ptw_req_bits_valid                     (_frontend_io_ptw_req_bits_valid),
    .io_ptw_req_bits_bits_addr                 (_frontend_io_ptw_req_bits_bits_addr),
    .io_ptw_req_bits_bits_need_gpa             (_frontend_io_ptw_req_bits_bits_need_gpa),
    .io_ptw_req_bits_bits_vstage1              (_frontend_io_ptw_req_bits_bits_vstage1),
    .io_ptw_req_bits_bits_stage2               (_frontend_io_ptw_req_bits_bits_stage2)
  );
  FPU fpuOpt (	// @[RocketTile.scala:203:62]
    .clock               (clock),
    .reset               (reset),
    .io_inst             (_core_io_fpu_inst),	// @[RocketTile.scala:131:20]
    .io_fromint_data     (_core_io_fpu_fromint_data),	// @[RocketTile.scala:131:20]
    .io_fcsr_rm          (_core_io_fpu_fcsr_rm),	// @[RocketTile.scala:131:20]
    .io_dmem_resp_val    (_core_io_fpu_dmem_resp_val),	// @[RocketTile.scala:131:20]
    .io_dmem_resp_type   (_core_io_fpu_dmem_resp_type),	// @[RocketTile.scala:131:20]
    .io_dmem_resp_tag    (_core_io_fpu_dmem_resp_tag),	// @[RocketTile.scala:131:20]
    .io_dmem_resp_data   (_core_io_fpu_dmem_resp_data),	// @[RocketTile.scala:131:20]
    .io_valid            (_core_io_fpu_valid),	// @[RocketTile.scala:131:20]
    .io_killx            (_core_io_fpu_killx),	// @[RocketTile.scala:131:20]
    .io_killm            (_core_io_fpu_killm),	// @[RocketTile.scala:131:20]
    .io_id_ctrl_vector   (_core_io_fpu_id_ctrl_vector),	// @[RocketTile.scala:131:20]
    .io_fcsr_flags_valid (_fpuOpt_io_fcsr_flags_valid),
    .io_fcsr_flags_bits  (_fpuOpt_io_fcsr_flags_bits),
    .io_store_data       (_fpuOpt_io_store_data),
    .io_toint_data       (_fpuOpt_io_toint_data),
    .io_fcsr_rdy         (_fpuOpt_io_fcsr_rdy),
    .io_nack_mem         (_fpuOpt_io_nack_mem),
    .io_illegal_rm       (_fpuOpt_io_illegal_rm),
    .io_dec_wen          (_fpuOpt_io_dec_wen),
    .io_dec_ren1         (_fpuOpt_io_dec_ren1),
    .io_dec_ren2         (_fpuOpt_io_dec_ren2),
    .io_dec_ren3         (_fpuOpt_io_dec_ren3),
    .io_sboard_set       (_fpuOpt_io_sboard_set),
    .io_sboard_clr       (_fpuOpt_io_sboard_clr),
    .io_sboard_clra      (_fpuOpt_io_sboard_clra),
    .io_fp_rs1           (_fpuOpt_io_fp_rs1),
    .io_fpu_ver_reg      (_fpuOpt_io_fpu_ver_reg),
    .io_fpu_1_wen        (_fpuOpt_io_fpu_1_wen)
  );
  HellaCacheArbiter dcacheArb (	// @[HellaCache.scala:278:25]
    .clock                                          (clock),
    .io_requestor_0_req_valid                       (_ptw_io_mem_req_valid),	// @[PTW.scala:793:19]
    .io_requestor_0_req_bits_addr                   (_ptw_io_mem_req_bits_addr),	// @[PTW.scala:793:19]
    .io_requestor_0_req_bits_dv                     (_ptw_io_mem_req_bits_dv),	// @[PTW.scala:793:19]
    .io_requestor_0_s1_kill                         (_ptw_io_mem_s1_kill),	// @[PTW.scala:793:19]
    .io_requestor_1_req_valid                       (_core_io_dmem_req_valid),	// @[RocketTile.scala:131:20]
    .io_requestor_1_req_bits_addr                   (_core_io_dmem_req_bits_addr),	// @[RocketTile.scala:131:20]
    .io_requestor_1_req_bits_tag                    (_core_io_dmem_req_bits_tag),	// @[RocketTile.scala:131:20]
    .io_requestor_1_req_bits_cmd                    (_core_io_dmem_req_bits_cmd),	// @[RocketTile.scala:131:20]
    .io_requestor_1_req_bits_size                   (_core_io_dmem_req_bits_size),	// @[RocketTile.scala:131:20]
    .io_requestor_1_req_bits_signed                 (_core_io_dmem_req_bits_signed),	// @[RocketTile.scala:131:20]
    .io_requestor_1_req_bits_dprv                   (_core_io_dmem_req_bits_dprv),	// @[RocketTile.scala:131:20]
    .io_requestor_1_req_bits_dv                     (_core_io_dmem_req_bits_dv),	// @[RocketTile.scala:131:20]
    .io_requestor_1_req_bits_phys                   (_core_io_dmem_req_bits_phys),	// @[RocketTile.scala:131:20]
    .io_requestor_1_req_bits_no_alloc               (_core_io_dmem_req_bits_no_alloc),	// @[RocketTile.scala:131:20]
    .io_requestor_1_req_bits_no_xcpt                (_core_io_dmem_req_bits_no_xcpt),	// @[RocketTile.scala:131:20]
    .io_requestor_1_req_bits_mask                   (_core_io_dmem_req_bits_mask),	// @[RocketTile.scala:131:20]
    .io_requestor_1_s1_kill                         (_core_io_dmem_s1_kill),	// @[RocketTile.scala:131:20]
    .io_requestor_1_s1_data_data                    (_core_io_dmem_s1_data_data),	// @[RocketTile.scala:131:20]
    .io_requestor_1_s1_data_mask                    (_core_io_dmem_s1_data_mask),	// @[RocketTile.scala:131:20]
    .io_requestor_1_s2_kill                         (_core_io_dmem_s2_kill),	// @[RocketTile.scala:131:20]
    .io_mem_req_ready                               (_dcache_io_cpu_req_ready),	// @[HellaCache.scala:267:43]
    .io_mem_s2_nack                                 (_dcache_io_cpu_s2_nack),	// @[HellaCache.scala:267:43]
    .io_mem_s2_nack_cause_raw                       (_dcache_io_cpu_s2_nack_cause_raw),	// @[HellaCache.scala:267:43]
    .io_mem_s2_uncached                             (_dcache_io_cpu_s2_uncached),	// @[HellaCache.scala:267:43]
    .io_mem_s2_paddr                                (_dcache_io_cpu_s2_paddr),	// @[HellaCache.scala:267:43]
    .io_mem_resp_valid                              (_dcache_io_cpu_resp_valid),	// @[HellaCache.scala:267:43]
    .io_mem_resp_bits_addr                          (_dcache_io_cpu_resp_bits_addr),	// @[HellaCache.scala:267:43]
    .io_mem_resp_bits_tag                           (_dcache_io_cpu_resp_bits_tag),	// @[HellaCache.scala:267:43]
    .io_mem_resp_bits_cmd                           (_dcache_io_cpu_resp_bits_cmd),	// @[HellaCache.scala:267:43]
    .io_mem_resp_bits_size                          (_dcache_io_cpu_resp_bits_size),	// @[HellaCache.scala:267:43]
    .io_mem_resp_bits_signed                        (_dcache_io_cpu_resp_bits_signed),	// @[HellaCache.scala:267:43]
    .io_mem_resp_bits_dprv                          (_dcache_io_cpu_resp_bits_dprv),	// @[HellaCache.scala:267:43]
    .io_mem_resp_bits_dv                            (_dcache_io_cpu_resp_bits_dv),	// @[HellaCache.scala:267:43]
    .io_mem_resp_bits_data                          (_dcache_io_cpu_resp_bits_data),	// @[HellaCache.scala:267:43]
    .io_mem_resp_bits_mask                          (_dcache_io_cpu_resp_bits_mask),	// @[HellaCache.scala:267:43]
    .io_mem_resp_bits_replay                        (_dcache_io_cpu_resp_bits_replay),	// @[HellaCache.scala:267:43]
    .io_mem_resp_bits_has_data                      (_dcache_io_cpu_resp_bits_has_data),	// @[HellaCache.scala:267:43]
    .io_mem_resp_bits_data_word_bypass              (_dcache_io_cpu_resp_bits_data_word_bypass),	// @[HellaCache.scala:267:43]
    .io_mem_resp_bits_data_raw                      (_dcache_io_cpu_resp_bits_data_raw),	// @[HellaCache.scala:267:43]
    .io_mem_resp_bits_store_data                    (_dcache_io_cpu_resp_bits_store_data),	// @[HellaCache.scala:267:43]
    .io_mem_replay_next                             (_dcache_io_cpu_replay_next),	// @[HellaCache.scala:267:43]
    .io_mem_s2_xcpt_ma_ld                           (_dcache_io_cpu_s2_xcpt_ma_ld),	// @[HellaCache.scala:267:43]
    .io_mem_s2_xcpt_ma_st                           (_dcache_io_cpu_s2_xcpt_ma_st),	// @[HellaCache.scala:267:43]
    .io_mem_s2_xcpt_pf_ld                           (_dcache_io_cpu_s2_xcpt_pf_ld),	// @[HellaCache.scala:267:43]
    .io_mem_s2_xcpt_pf_st                           (_dcache_io_cpu_s2_xcpt_pf_st),	// @[HellaCache.scala:267:43]
    .io_mem_s2_xcpt_gf_ld                           (_dcache_io_cpu_s2_xcpt_gf_ld),	// @[HellaCache.scala:267:43]
    .io_mem_s2_xcpt_gf_st                           (_dcache_io_cpu_s2_xcpt_gf_st),	// @[HellaCache.scala:267:43]
    .io_mem_s2_xcpt_ae_ld                           (_dcache_io_cpu_s2_xcpt_ae_ld),	// @[HellaCache.scala:267:43]
    .io_mem_s2_xcpt_ae_st                           (_dcache_io_cpu_s2_xcpt_ae_st),	// @[HellaCache.scala:267:43]
    .io_mem_s2_gpa                                  (_dcache_io_cpu_s2_gpa),	// @[HellaCache.scala:267:43]
    .io_mem_s2_gpa_is_pte                           (_dcache_io_cpu_s2_gpa_is_pte),	// @[HellaCache.scala:267:43]
    .io_mem_ordered                                 (_dcache_io_cpu_ordered),	// @[HellaCache.scala:267:43]
    .io_mem_perf_acquire                            (_dcache_io_cpu_perf_acquire),	// @[HellaCache.scala:267:43]
    .io_mem_perf_release                            (_dcache_io_cpu_perf_release),	// @[HellaCache.scala:267:43]
    .io_mem_perf_grant                              (_dcache_io_cpu_perf_grant),	// @[HellaCache.scala:267:43]
    .io_mem_perf_tlbMiss                            (_dcache_io_cpu_perf_tlbMiss),	// @[HellaCache.scala:267:43]
    .io_mem_perf_blocked                            (_dcache_io_cpu_perf_blocked),	// @[HellaCache.scala:267:43]
    .io_mem_perf_canAcceptStoreThenLoad             (_dcache_io_cpu_perf_canAcceptStoreThenLoad),	// @[HellaCache.scala:267:43]
    .io_mem_perf_canAcceptStoreThenRMW              (_dcache_io_cpu_perf_canAcceptStoreThenRMW),	// @[HellaCache.scala:267:43]
    .io_mem_perf_canAcceptLoadThenLoad              (_dcache_io_cpu_perf_canAcceptLoadThenLoad),	// @[HellaCache.scala:267:43]
    .io_mem_perf_storeBufferEmptyAfterLoad          (_dcache_io_cpu_perf_storeBufferEmptyAfterLoad),	// @[HellaCache.scala:267:43]
    .io_mem_perf_storeBufferEmptyAfterStore         (_dcache_io_cpu_perf_storeBufferEmptyAfterStore),	// @[HellaCache.scala:267:43]
    .io_requestor_0_req_ready                       (_dcacheArb_io_requestor_0_req_ready),
    .io_requestor_0_s2_nack                         (_dcacheArb_io_requestor_0_s2_nack),
    .io_requestor_0_resp_valid                      (_dcacheArb_io_requestor_0_resp_valid),
    .io_requestor_0_resp_bits_data                  (_dcacheArb_io_requestor_0_resp_bits_data),
    .io_requestor_0_s2_xcpt_ae_ld                   (_dcacheArb_io_requestor_0_s2_xcpt_ae_ld),
    .io_requestor_1_req_ready                       (_dcacheArb_io_requestor_1_req_ready),
    .io_requestor_1_s2_nack                         (_dcacheArb_io_requestor_1_s2_nack),
    .io_requestor_1_s2_nack_cause_raw               (_dcacheArb_io_requestor_1_s2_nack_cause_raw),
    .io_requestor_1_s2_uncached                     (_dcacheArb_io_requestor_1_s2_uncached),
    .io_requestor_1_s2_paddr                        (_dcacheArb_io_requestor_1_s2_paddr),
    .io_requestor_1_resp_valid                      (_dcacheArb_io_requestor_1_resp_valid),
    .io_requestor_1_resp_bits_addr                  (_dcacheArb_io_requestor_1_resp_bits_addr),
    .io_requestor_1_resp_bits_tag                   (_dcacheArb_io_requestor_1_resp_bits_tag),
    .io_requestor_1_resp_bits_cmd                   (_dcacheArb_io_requestor_1_resp_bits_cmd),
    .io_requestor_1_resp_bits_size                  (_dcacheArb_io_requestor_1_resp_bits_size),
    .io_requestor_1_resp_bits_signed                (_dcacheArb_io_requestor_1_resp_bits_signed),
    .io_requestor_1_resp_bits_dprv                  (_dcacheArb_io_requestor_1_resp_bits_dprv),
    .io_requestor_1_resp_bits_dv                    (_dcacheArb_io_requestor_1_resp_bits_dv),
    .io_requestor_1_resp_bits_data                  (_dcacheArb_io_requestor_1_resp_bits_data),
    .io_requestor_1_resp_bits_mask                  (_dcacheArb_io_requestor_1_resp_bits_mask),
    .io_requestor_1_resp_bits_replay                (_dcacheArb_io_requestor_1_resp_bits_replay),
    .io_requestor_1_resp_bits_has_data              (_dcacheArb_io_requestor_1_resp_bits_has_data),
    .io_requestor_1_resp_bits_data_word_bypass      (_dcacheArb_io_requestor_1_resp_bits_data_word_bypass),
    .io_requestor_1_resp_bits_data_raw              (_dcacheArb_io_requestor_1_resp_bits_data_raw),
    .io_requestor_1_resp_bits_store_data            (_dcacheArb_io_requestor_1_resp_bits_store_data),
    .io_requestor_1_replay_next                     (_dcacheArb_io_requestor_1_replay_next),
    .io_requestor_1_s2_xcpt_ma_ld                   (_dcacheArb_io_requestor_1_s2_xcpt_ma_ld),
    .io_requestor_1_s2_xcpt_ma_st                   (_dcacheArb_io_requestor_1_s2_xcpt_ma_st),
    .io_requestor_1_s2_xcpt_pf_ld                   (_dcacheArb_io_requestor_1_s2_xcpt_pf_ld),
    .io_requestor_1_s2_xcpt_pf_st                   (_dcacheArb_io_requestor_1_s2_xcpt_pf_st),
    .io_requestor_1_s2_xcpt_gf_ld                   (_dcacheArb_io_requestor_1_s2_xcpt_gf_ld),
    .io_requestor_1_s2_xcpt_gf_st                   (_dcacheArb_io_requestor_1_s2_xcpt_gf_st),
    .io_requestor_1_s2_xcpt_ae_ld                   (_dcacheArb_io_requestor_1_s2_xcpt_ae_ld),
    .io_requestor_1_s2_xcpt_ae_st                   (_dcacheArb_io_requestor_1_s2_xcpt_ae_st),
    .io_requestor_1_s2_gpa                          (_dcacheArb_io_requestor_1_s2_gpa),
    .io_requestor_1_s2_gpa_is_pte                   (_dcacheArb_io_requestor_1_s2_gpa_is_pte),
    .io_requestor_1_ordered                         (_dcacheArb_io_requestor_1_ordered),
    .io_requestor_1_perf_acquire                    (_dcacheArb_io_requestor_1_perf_acquire),
    .io_requestor_1_perf_release                    (_dcacheArb_io_requestor_1_perf_release),
    .io_requestor_1_perf_grant                      (_dcacheArb_io_requestor_1_perf_grant),
    .io_requestor_1_perf_tlbMiss                    (_dcacheArb_io_requestor_1_perf_tlbMiss),
    .io_requestor_1_perf_blocked                    (_dcacheArb_io_requestor_1_perf_blocked),
    .io_requestor_1_perf_canAcceptStoreThenLoad     (_dcacheArb_io_requestor_1_perf_canAcceptStoreThenLoad),
    .io_requestor_1_perf_canAcceptStoreThenRMW      (_dcacheArb_io_requestor_1_perf_canAcceptStoreThenRMW),
    .io_requestor_1_perf_canAcceptLoadThenLoad      (_dcacheArb_io_requestor_1_perf_canAcceptLoadThenLoad),
    .io_requestor_1_perf_storeBufferEmptyAfterLoad  (_dcacheArb_io_requestor_1_perf_storeBufferEmptyAfterLoad),
    .io_requestor_1_perf_storeBufferEmptyAfterStore (_dcacheArb_io_requestor_1_perf_storeBufferEmptyAfterStore),
    .io_mem_req_valid                               (_dcacheArb_io_mem_req_valid),
    .io_mem_req_bits_addr                           (_dcacheArb_io_mem_req_bits_addr),
    .io_mem_req_bits_tag                            (_dcacheArb_io_mem_req_bits_tag),
    .io_mem_req_bits_cmd                            (_dcacheArb_io_mem_req_bits_cmd),
    .io_mem_req_bits_size                           (_dcacheArb_io_mem_req_bits_size),
    .io_mem_req_bits_signed                         (_dcacheArb_io_mem_req_bits_signed),
    .io_mem_req_bits_dprv                           (_dcacheArb_io_mem_req_bits_dprv),
    .io_mem_req_bits_dv                             (_dcacheArb_io_mem_req_bits_dv),
    .io_mem_req_bits_phys                           (_dcacheArb_io_mem_req_bits_phys),
    .io_mem_req_bits_no_alloc                       (_dcacheArb_io_mem_req_bits_no_alloc),
    .io_mem_req_bits_no_xcpt                        (_dcacheArb_io_mem_req_bits_no_xcpt),
    .io_mem_req_bits_mask                           (_dcacheArb_io_mem_req_bits_mask),
    .io_mem_s1_kill                                 (_dcacheArb_io_mem_s1_kill),
    .io_mem_s1_data_data                            (_dcacheArb_io_mem_s1_data_data),
    .io_mem_s1_data_mask                            (_dcacheArb_io_mem_s1_data_mask),
    .io_mem_s2_kill                                 (_dcacheArb_io_mem_s2_kill)
  );
  PTW ptw (	// @[PTW.scala:793:19]
    .clock                                  (clock),
    .reset                                  (reset),
    .io_requestor_0_req_valid               (_dcache_io_ptw_req_valid),	// @[HellaCache.scala:267:43]
    .io_requestor_0_req_bits_valid          (_dcache_io_ptw_req_bits_valid),	// @[HellaCache.scala:267:43]
    .io_requestor_0_req_bits_bits_addr      (_dcache_io_ptw_req_bits_bits_addr),	// @[HellaCache.scala:267:43]
    .io_requestor_0_req_bits_bits_need_gpa  (_dcache_io_ptw_req_bits_bits_need_gpa),	// @[HellaCache.scala:267:43]
    .io_requestor_0_req_bits_bits_vstage1   (_dcache_io_ptw_req_bits_bits_vstage1),	// @[HellaCache.scala:267:43]
    .io_requestor_0_req_bits_bits_stage2    (_dcache_io_ptw_req_bits_bits_stage2),	// @[HellaCache.scala:267:43]
    .io_requestor_1_req_valid               (_frontend_io_ptw_req_valid),	// @[Frontend.scala:385:28]
    .io_requestor_1_req_bits_valid          (_frontend_io_ptw_req_bits_valid),	// @[Frontend.scala:385:28]
    .io_requestor_1_req_bits_bits_addr      (_frontend_io_ptw_req_bits_bits_addr),	// @[Frontend.scala:385:28]
    .io_requestor_1_req_bits_bits_need_gpa  (_frontend_io_ptw_req_bits_bits_need_gpa),	// @[Frontend.scala:385:28]
    .io_requestor_1_req_bits_bits_vstage1   (_frontend_io_ptw_req_bits_bits_vstage1),	// @[Frontend.scala:385:28]
    .io_requestor_1_req_bits_bits_stage2    (_frontend_io_ptw_req_bits_bits_stage2),	// @[Frontend.scala:385:28]
    .io_mem_req_ready                       (_dcacheArb_io_requestor_0_req_ready),	// @[HellaCache.scala:278:25]
    .io_mem_s2_nack                         (_dcacheArb_io_requestor_0_s2_nack),	// @[HellaCache.scala:278:25]
    .io_mem_resp_valid                      (_dcacheArb_io_requestor_0_resp_valid),	// @[HellaCache.scala:278:25]
    .io_mem_resp_bits_data                  (_dcacheArb_io_requestor_0_resp_bits_data),	// @[HellaCache.scala:278:25]
    .io_mem_s2_xcpt_ae_ld                   (_dcacheArb_io_requestor_0_s2_xcpt_ae_ld),	// @[HellaCache.scala:278:25]
    .io_dpath_ptbr_mode                     (_core_io_ptw_ptbr_mode),	// @[RocketTile.scala:131:20]
    .io_dpath_ptbr_ppn                      (_core_io_ptw_ptbr_ppn),	// @[RocketTile.scala:131:20]
    .io_dpath_sfence_valid                  (_core_io_ptw_sfence_valid),	// @[RocketTile.scala:131:20]
    .io_dpath_sfence_bits_rs1               (_core_io_ptw_sfence_bits_rs1),	// @[RocketTile.scala:131:20]
    .io_dpath_status_debug                  (_core_io_ptw_status_debug),	// @[RocketTile.scala:131:20]
    .io_dpath_status_prv                    (_core_io_ptw_status_prv),	// @[RocketTile.scala:131:20]
    .io_dpath_status_mxr                    (_core_io_ptw_status_mxr),	// @[RocketTile.scala:131:20]
    .io_dpath_status_sum                    (_core_io_ptw_status_sum),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_0_cfg_l                   (_core_io_ptw_pmp_0_cfg_l),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_0_cfg_a                   (_core_io_ptw_pmp_0_cfg_a),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_0_cfg_x                   (_core_io_ptw_pmp_0_cfg_x),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_0_cfg_w                   (_core_io_ptw_pmp_0_cfg_w),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_0_cfg_r                   (_core_io_ptw_pmp_0_cfg_r),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_0_addr                    (_core_io_ptw_pmp_0_addr),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_0_mask                    (_core_io_ptw_pmp_0_mask),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_1_cfg_l                   (_core_io_ptw_pmp_1_cfg_l),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_1_cfg_a                   (_core_io_ptw_pmp_1_cfg_a),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_1_cfg_x                   (_core_io_ptw_pmp_1_cfg_x),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_1_cfg_w                   (_core_io_ptw_pmp_1_cfg_w),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_1_cfg_r                   (_core_io_ptw_pmp_1_cfg_r),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_1_addr                    (_core_io_ptw_pmp_1_addr),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_1_mask                    (_core_io_ptw_pmp_1_mask),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_2_cfg_l                   (_core_io_ptw_pmp_2_cfg_l),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_2_cfg_a                   (_core_io_ptw_pmp_2_cfg_a),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_2_cfg_x                   (_core_io_ptw_pmp_2_cfg_x),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_2_cfg_w                   (_core_io_ptw_pmp_2_cfg_w),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_2_cfg_r                   (_core_io_ptw_pmp_2_cfg_r),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_2_addr                    (_core_io_ptw_pmp_2_addr),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_2_mask                    (_core_io_ptw_pmp_2_mask),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_3_cfg_l                   (_core_io_ptw_pmp_3_cfg_l),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_3_cfg_a                   (_core_io_ptw_pmp_3_cfg_a),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_3_cfg_x                   (_core_io_ptw_pmp_3_cfg_x),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_3_cfg_w                   (_core_io_ptw_pmp_3_cfg_w),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_3_cfg_r                   (_core_io_ptw_pmp_3_cfg_r),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_3_addr                    (_core_io_ptw_pmp_3_addr),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_3_mask                    (_core_io_ptw_pmp_3_mask),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_4_cfg_l                   (_core_io_ptw_pmp_4_cfg_l),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_4_cfg_a                   (_core_io_ptw_pmp_4_cfg_a),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_4_cfg_x                   (_core_io_ptw_pmp_4_cfg_x),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_4_cfg_w                   (_core_io_ptw_pmp_4_cfg_w),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_4_cfg_r                   (_core_io_ptw_pmp_4_cfg_r),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_4_addr                    (_core_io_ptw_pmp_4_addr),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_4_mask                    (_core_io_ptw_pmp_4_mask),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_5_cfg_l                   (_core_io_ptw_pmp_5_cfg_l),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_5_cfg_a                   (_core_io_ptw_pmp_5_cfg_a),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_5_cfg_x                   (_core_io_ptw_pmp_5_cfg_x),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_5_cfg_w                   (_core_io_ptw_pmp_5_cfg_w),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_5_cfg_r                   (_core_io_ptw_pmp_5_cfg_r),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_5_addr                    (_core_io_ptw_pmp_5_addr),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_5_mask                    (_core_io_ptw_pmp_5_mask),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_6_cfg_l                   (_core_io_ptw_pmp_6_cfg_l),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_6_cfg_a                   (_core_io_ptw_pmp_6_cfg_a),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_6_cfg_x                   (_core_io_ptw_pmp_6_cfg_x),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_6_cfg_w                   (_core_io_ptw_pmp_6_cfg_w),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_6_cfg_r                   (_core_io_ptw_pmp_6_cfg_r),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_6_addr                    (_core_io_ptw_pmp_6_addr),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_6_mask                    (_core_io_ptw_pmp_6_mask),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_7_cfg_l                   (_core_io_ptw_pmp_7_cfg_l),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_7_cfg_a                   (_core_io_ptw_pmp_7_cfg_a),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_7_cfg_x                   (_core_io_ptw_pmp_7_cfg_x),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_7_cfg_w                   (_core_io_ptw_pmp_7_cfg_w),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_7_cfg_r                   (_core_io_ptw_pmp_7_cfg_r),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_7_addr                    (_core_io_ptw_pmp_7_addr),	// @[RocketTile.scala:131:20]
    .io_dpath_pmp_7_mask                    (_core_io_ptw_pmp_7_mask),	// @[RocketTile.scala:131:20]
    .io_dpath_customCSRs_csrs_0_value       (_core_io_ptw_customCSRs_csrs_0_value),	// @[RocketTile.scala:131:20]
    .io_requestor_0_req_ready               (_ptw_io_requestor_0_req_ready),
    .io_requestor_0_resp_valid              (_ptw_io_requestor_0_resp_valid),
    .io_requestor_0_resp_bits_ae_ptw        (_ptw_io_requestor_0_resp_bits_ae_ptw),
    .io_requestor_0_resp_bits_ae_final      (_ptw_io_requestor_0_resp_bits_ae_final),
    .io_requestor_0_resp_bits_pf            (_ptw_io_requestor_0_resp_bits_pf),
    .io_requestor_0_resp_bits_gf            (_ptw_io_requestor_0_resp_bits_gf),
    .io_requestor_0_resp_bits_hr            (_ptw_io_requestor_0_resp_bits_hr),
    .io_requestor_0_resp_bits_hw            (_ptw_io_requestor_0_resp_bits_hw),
    .io_requestor_0_resp_bits_hx            (_ptw_io_requestor_0_resp_bits_hx),
    .io_requestor_0_resp_bits_pte_ppn       (_ptw_io_requestor_0_resp_bits_pte_ppn),
    .io_requestor_0_resp_bits_pte_d         (_ptw_io_requestor_0_resp_bits_pte_d),
    .io_requestor_0_resp_bits_pte_a         (_ptw_io_requestor_0_resp_bits_pte_a),
    .io_requestor_0_resp_bits_pte_g         (_ptw_io_requestor_0_resp_bits_pte_g),
    .io_requestor_0_resp_bits_pte_u         (_ptw_io_requestor_0_resp_bits_pte_u),
    .io_requestor_0_resp_bits_pte_x         (_ptw_io_requestor_0_resp_bits_pte_x),
    .io_requestor_0_resp_bits_pte_w         (_ptw_io_requestor_0_resp_bits_pte_w),
    .io_requestor_0_resp_bits_pte_r         (_ptw_io_requestor_0_resp_bits_pte_r),
    .io_requestor_0_resp_bits_pte_v         (_ptw_io_requestor_0_resp_bits_pte_v),
    .io_requestor_0_resp_bits_level         (_ptw_io_requestor_0_resp_bits_level),
    .io_requestor_0_resp_bits_homogeneous   (_ptw_io_requestor_0_resp_bits_homogeneous),
    .io_requestor_0_ptbr_mode               (_ptw_io_requestor_0_ptbr_mode),
    .io_requestor_0_status_debug            (_ptw_io_requestor_0_status_debug),
    .io_requestor_0_status_mxr              (_ptw_io_requestor_0_status_mxr),
    .io_requestor_0_status_sum              (_ptw_io_requestor_0_status_sum),
    .io_requestor_0_pmp_0_cfg_l             (_ptw_io_requestor_0_pmp_0_cfg_l),
    .io_requestor_0_pmp_0_cfg_a             (_ptw_io_requestor_0_pmp_0_cfg_a),
    .io_requestor_0_pmp_0_cfg_x             (_ptw_io_requestor_0_pmp_0_cfg_x),
    .io_requestor_0_pmp_0_cfg_w             (_ptw_io_requestor_0_pmp_0_cfg_w),
    .io_requestor_0_pmp_0_cfg_r             (_ptw_io_requestor_0_pmp_0_cfg_r),
    .io_requestor_0_pmp_0_addr              (_ptw_io_requestor_0_pmp_0_addr),
    .io_requestor_0_pmp_0_mask              (_ptw_io_requestor_0_pmp_0_mask),
    .io_requestor_0_pmp_1_cfg_l             (_ptw_io_requestor_0_pmp_1_cfg_l),
    .io_requestor_0_pmp_1_cfg_a             (_ptw_io_requestor_0_pmp_1_cfg_a),
    .io_requestor_0_pmp_1_cfg_x             (_ptw_io_requestor_0_pmp_1_cfg_x),
    .io_requestor_0_pmp_1_cfg_w             (_ptw_io_requestor_0_pmp_1_cfg_w),
    .io_requestor_0_pmp_1_cfg_r             (_ptw_io_requestor_0_pmp_1_cfg_r),
    .io_requestor_0_pmp_1_addr              (_ptw_io_requestor_0_pmp_1_addr),
    .io_requestor_0_pmp_1_mask              (_ptw_io_requestor_0_pmp_1_mask),
    .io_requestor_0_pmp_2_cfg_l             (_ptw_io_requestor_0_pmp_2_cfg_l),
    .io_requestor_0_pmp_2_cfg_a             (_ptw_io_requestor_0_pmp_2_cfg_a),
    .io_requestor_0_pmp_2_cfg_x             (_ptw_io_requestor_0_pmp_2_cfg_x),
    .io_requestor_0_pmp_2_cfg_w             (_ptw_io_requestor_0_pmp_2_cfg_w),
    .io_requestor_0_pmp_2_cfg_r             (_ptw_io_requestor_0_pmp_2_cfg_r),
    .io_requestor_0_pmp_2_addr              (_ptw_io_requestor_0_pmp_2_addr),
    .io_requestor_0_pmp_2_mask              (_ptw_io_requestor_0_pmp_2_mask),
    .io_requestor_0_pmp_3_cfg_l             (_ptw_io_requestor_0_pmp_3_cfg_l),
    .io_requestor_0_pmp_3_cfg_a             (_ptw_io_requestor_0_pmp_3_cfg_a),
    .io_requestor_0_pmp_3_cfg_x             (_ptw_io_requestor_0_pmp_3_cfg_x),
    .io_requestor_0_pmp_3_cfg_w             (_ptw_io_requestor_0_pmp_3_cfg_w),
    .io_requestor_0_pmp_3_cfg_r             (_ptw_io_requestor_0_pmp_3_cfg_r),
    .io_requestor_0_pmp_3_addr              (_ptw_io_requestor_0_pmp_3_addr),
    .io_requestor_0_pmp_3_mask              (_ptw_io_requestor_0_pmp_3_mask),
    .io_requestor_0_pmp_4_cfg_l             (_ptw_io_requestor_0_pmp_4_cfg_l),
    .io_requestor_0_pmp_4_cfg_a             (_ptw_io_requestor_0_pmp_4_cfg_a),
    .io_requestor_0_pmp_4_cfg_x             (_ptw_io_requestor_0_pmp_4_cfg_x),
    .io_requestor_0_pmp_4_cfg_w             (_ptw_io_requestor_0_pmp_4_cfg_w),
    .io_requestor_0_pmp_4_cfg_r             (_ptw_io_requestor_0_pmp_4_cfg_r),
    .io_requestor_0_pmp_4_addr              (_ptw_io_requestor_0_pmp_4_addr),
    .io_requestor_0_pmp_4_mask              (_ptw_io_requestor_0_pmp_4_mask),
    .io_requestor_0_pmp_5_cfg_l             (_ptw_io_requestor_0_pmp_5_cfg_l),
    .io_requestor_0_pmp_5_cfg_a             (_ptw_io_requestor_0_pmp_5_cfg_a),
    .io_requestor_0_pmp_5_cfg_x             (_ptw_io_requestor_0_pmp_5_cfg_x),
    .io_requestor_0_pmp_5_cfg_w             (_ptw_io_requestor_0_pmp_5_cfg_w),
    .io_requestor_0_pmp_5_cfg_r             (_ptw_io_requestor_0_pmp_5_cfg_r),
    .io_requestor_0_pmp_5_addr              (_ptw_io_requestor_0_pmp_5_addr),
    .io_requestor_0_pmp_5_mask              (_ptw_io_requestor_0_pmp_5_mask),
    .io_requestor_0_pmp_6_cfg_l             (_ptw_io_requestor_0_pmp_6_cfg_l),
    .io_requestor_0_pmp_6_cfg_a             (_ptw_io_requestor_0_pmp_6_cfg_a),
    .io_requestor_0_pmp_6_cfg_x             (_ptw_io_requestor_0_pmp_6_cfg_x),
    .io_requestor_0_pmp_6_cfg_w             (_ptw_io_requestor_0_pmp_6_cfg_w),
    .io_requestor_0_pmp_6_cfg_r             (_ptw_io_requestor_0_pmp_6_cfg_r),
    .io_requestor_0_pmp_6_addr              (_ptw_io_requestor_0_pmp_6_addr),
    .io_requestor_0_pmp_6_mask              (_ptw_io_requestor_0_pmp_6_mask),
    .io_requestor_0_pmp_7_cfg_l             (_ptw_io_requestor_0_pmp_7_cfg_l),
    .io_requestor_0_pmp_7_cfg_a             (_ptw_io_requestor_0_pmp_7_cfg_a),
    .io_requestor_0_pmp_7_cfg_x             (_ptw_io_requestor_0_pmp_7_cfg_x),
    .io_requestor_0_pmp_7_cfg_w             (_ptw_io_requestor_0_pmp_7_cfg_w),
    .io_requestor_0_pmp_7_cfg_r             (_ptw_io_requestor_0_pmp_7_cfg_r),
    .io_requestor_0_pmp_7_addr              (_ptw_io_requestor_0_pmp_7_addr),
    .io_requestor_0_pmp_7_mask              (_ptw_io_requestor_0_pmp_7_mask),
    .io_requestor_1_req_ready               (_ptw_io_requestor_1_req_ready),
    .io_requestor_1_resp_valid              (_ptw_io_requestor_1_resp_valid),
    .io_requestor_1_resp_bits_ae_ptw        (_ptw_io_requestor_1_resp_bits_ae_ptw),
    .io_requestor_1_resp_bits_ae_final      (_ptw_io_requestor_1_resp_bits_ae_final),
    .io_requestor_1_resp_bits_pf            (_ptw_io_requestor_1_resp_bits_pf),
    .io_requestor_1_resp_bits_gf            (_ptw_io_requestor_1_resp_bits_gf),
    .io_requestor_1_resp_bits_hr            (_ptw_io_requestor_1_resp_bits_hr),
    .io_requestor_1_resp_bits_hw            (_ptw_io_requestor_1_resp_bits_hw),
    .io_requestor_1_resp_bits_hx            (_ptw_io_requestor_1_resp_bits_hx),
    .io_requestor_1_resp_bits_pte_ppn       (_ptw_io_requestor_1_resp_bits_pte_ppn),
    .io_requestor_1_resp_bits_pte_d         (_ptw_io_requestor_1_resp_bits_pte_d),
    .io_requestor_1_resp_bits_pte_a         (_ptw_io_requestor_1_resp_bits_pte_a),
    .io_requestor_1_resp_bits_pte_g         (_ptw_io_requestor_1_resp_bits_pte_g),
    .io_requestor_1_resp_bits_pte_u         (_ptw_io_requestor_1_resp_bits_pte_u),
    .io_requestor_1_resp_bits_pte_x         (_ptw_io_requestor_1_resp_bits_pte_x),
    .io_requestor_1_resp_bits_pte_w         (_ptw_io_requestor_1_resp_bits_pte_w),
    .io_requestor_1_resp_bits_pte_r         (_ptw_io_requestor_1_resp_bits_pte_r),
    .io_requestor_1_resp_bits_pte_v         (_ptw_io_requestor_1_resp_bits_pte_v),
    .io_requestor_1_resp_bits_level         (_ptw_io_requestor_1_resp_bits_level),
    .io_requestor_1_resp_bits_homogeneous   (_ptw_io_requestor_1_resp_bits_homogeneous),
    .io_requestor_1_ptbr_mode               (_ptw_io_requestor_1_ptbr_mode),
    .io_requestor_1_status_debug            (_ptw_io_requestor_1_status_debug),
    .io_requestor_1_status_prv              (_ptw_io_requestor_1_status_prv),
    .io_requestor_1_pmp_0_cfg_l             (_ptw_io_requestor_1_pmp_0_cfg_l),
    .io_requestor_1_pmp_0_cfg_a             (_ptw_io_requestor_1_pmp_0_cfg_a),
    .io_requestor_1_pmp_0_cfg_x             (_ptw_io_requestor_1_pmp_0_cfg_x),
    .io_requestor_1_pmp_0_cfg_w             (_ptw_io_requestor_1_pmp_0_cfg_w),
    .io_requestor_1_pmp_0_cfg_r             (_ptw_io_requestor_1_pmp_0_cfg_r),
    .io_requestor_1_pmp_0_addr              (_ptw_io_requestor_1_pmp_0_addr),
    .io_requestor_1_pmp_0_mask              (_ptw_io_requestor_1_pmp_0_mask),
    .io_requestor_1_pmp_1_cfg_l             (_ptw_io_requestor_1_pmp_1_cfg_l),
    .io_requestor_1_pmp_1_cfg_a             (_ptw_io_requestor_1_pmp_1_cfg_a),
    .io_requestor_1_pmp_1_cfg_x             (_ptw_io_requestor_1_pmp_1_cfg_x),
    .io_requestor_1_pmp_1_cfg_w             (_ptw_io_requestor_1_pmp_1_cfg_w),
    .io_requestor_1_pmp_1_cfg_r             (_ptw_io_requestor_1_pmp_1_cfg_r),
    .io_requestor_1_pmp_1_addr              (_ptw_io_requestor_1_pmp_1_addr),
    .io_requestor_1_pmp_1_mask              (_ptw_io_requestor_1_pmp_1_mask),
    .io_requestor_1_pmp_2_cfg_l             (_ptw_io_requestor_1_pmp_2_cfg_l),
    .io_requestor_1_pmp_2_cfg_a             (_ptw_io_requestor_1_pmp_2_cfg_a),
    .io_requestor_1_pmp_2_cfg_x             (_ptw_io_requestor_1_pmp_2_cfg_x),
    .io_requestor_1_pmp_2_cfg_w             (_ptw_io_requestor_1_pmp_2_cfg_w),
    .io_requestor_1_pmp_2_cfg_r             (_ptw_io_requestor_1_pmp_2_cfg_r),
    .io_requestor_1_pmp_2_addr              (_ptw_io_requestor_1_pmp_2_addr),
    .io_requestor_1_pmp_2_mask              (_ptw_io_requestor_1_pmp_2_mask),
    .io_requestor_1_pmp_3_cfg_l             (_ptw_io_requestor_1_pmp_3_cfg_l),
    .io_requestor_1_pmp_3_cfg_a             (_ptw_io_requestor_1_pmp_3_cfg_a),
    .io_requestor_1_pmp_3_cfg_x             (_ptw_io_requestor_1_pmp_3_cfg_x),
    .io_requestor_1_pmp_3_cfg_w             (_ptw_io_requestor_1_pmp_3_cfg_w),
    .io_requestor_1_pmp_3_cfg_r             (_ptw_io_requestor_1_pmp_3_cfg_r),
    .io_requestor_1_pmp_3_addr              (_ptw_io_requestor_1_pmp_3_addr),
    .io_requestor_1_pmp_3_mask              (_ptw_io_requestor_1_pmp_3_mask),
    .io_requestor_1_pmp_4_cfg_l             (_ptw_io_requestor_1_pmp_4_cfg_l),
    .io_requestor_1_pmp_4_cfg_a             (_ptw_io_requestor_1_pmp_4_cfg_a),
    .io_requestor_1_pmp_4_cfg_x             (_ptw_io_requestor_1_pmp_4_cfg_x),
    .io_requestor_1_pmp_4_cfg_w             (_ptw_io_requestor_1_pmp_4_cfg_w),
    .io_requestor_1_pmp_4_cfg_r             (_ptw_io_requestor_1_pmp_4_cfg_r),
    .io_requestor_1_pmp_4_addr              (_ptw_io_requestor_1_pmp_4_addr),
    .io_requestor_1_pmp_4_mask              (_ptw_io_requestor_1_pmp_4_mask),
    .io_requestor_1_pmp_5_cfg_l             (_ptw_io_requestor_1_pmp_5_cfg_l),
    .io_requestor_1_pmp_5_cfg_a             (_ptw_io_requestor_1_pmp_5_cfg_a),
    .io_requestor_1_pmp_5_cfg_x             (_ptw_io_requestor_1_pmp_5_cfg_x),
    .io_requestor_1_pmp_5_cfg_w             (_ptw_io_requestor_1_pmp_5_cfg_w),
    .io_requestor_1_pmp_5_cfg_r             (_ptw_io_requestor_1_pmp_5_cfg_r),
    .io_requestor_1_pmp_5_addr              (_ptw_io_requestor_1_pmp_5_addr),
    .io_requestor_1_pmp_5_mask              (_ptw_io_requestor_1_pmp_5_mask),
    .io_requestor_1_pmp_6_cfg_l             (_ptw_io_requestor_1_pmp_6_cfg_l),
    .io_requestor_1_pmp_6_cfg_a             (_ptw_io_requestor_1_pmp_6_cfg_a),
    .io_requestor_1_pmp_6_cfg_x             (_ptw_io_requestor_1_pmp_6_cfg_x),
    .io_requestor_1_pmp_6_cfg_w             (_ptw_io_requestor_1_pmp_6_cfg_w),
    .io_requestor_1_pmp_6_cfg_r             (_ptw_io_requestor_1_pmp_6_cfg_r),
    .io_requestor_1_pmp_6_addr              (_ptw_io_requestor_1_pmp_6_addr),
    .io_requestor_1_pmp_6_mask              (_ptw_io_requestor_1_pmp_6_mask),
    .io_requestor_1_pmp_7_cfg_l             (_ptw_io_requestor_1_pmp_7_cfg_l),
    .io_requestor_1_pmp_7_cfg_a             (_ptw_io_requestor_1_pmp_7_cfg_a),
    .io_requestor_1_pmp_7_cfg_x             (_ptw_io_requestor_1_pmp_7_cfg_x),
    .io_requestor_1_pmp_7_cfg_w             (_ptw_io_requestor_1_pmp_7_cfg_w),
    .io_requestor_1_pmp_7_cfg_r             (_ptw_io_requestor_1_pmp_7_cfg_r),
    .io_requestor_1_pmp_7_addr              (_ptw_io_requestor_1_pmp_7_addr),
    .io_requestor_1_pmp_7_mask              (_ptw_io_requestor_1_pmp_7_mask),
    .io_requestor_1_customCSRs_csrs_0_value (_ptw_io_requestor_1_customCSRs_csrs_0_value),
    .io_mem_req_valid                       (_ptw_io_mem_req_valid),
    .io_mem_req_bits_addr                   (_ptw_io_mem_req_bits_addr),
    .io_mem_req_bits_dv                     (_ptw_io_mem_req_bits_dv),
    .io_mem_s1_kill                         (_ptw_io_mem_s1_kill)
  );
  Rocket core (	// @[RocketTile.scala:131:20]
    .clock                                      (clock),
    .reset                                      (reset),
    .io_hartid                                  (auto_hartid_in),
    .io_interrupts_debug                        (_intXbar_auto_int_out_0),	// @[BaseTile.scala:237:37]
    .io_interrupts_mtip                         (_intXbar_auto_int_out_2),	// @[BaseTile.scala:237:37]
    .io_interrupts_msip                         (_intXbar_auto_int_out_1),	// @[BaseTile.scala:237:37]
    .io_interrupts_meip                         (_intXbar_auto_int_out_3),	// @[BaseTile.scala:237:37]
    .io_interrupts_seip                         (_intXbar_auto_int_out_4),	// @[BaseTile.scala:237:37]
    .io_imem_resp_valid                         (_frontend_io_cpu_resp_valid),	// @[Frontend.scala:385:28]
    .io_imem_resp_bits_btb_taken                (_frontend_io_cpu_resp_bits_btb_taken),	// @[Frontend.scala:385:28]
    .io_imem_resp_bits_btb_bridx                (_frontend_io_cpu_resp_bits_btb_bridx),	// @[Frontend.scala:385:28]
    .io_imem_resp_bits_btb_entry                (_frontend_io_cpu_resp_bits_btb_entry),	// @[Frontend.scala:385:28]
    .io_imem_resp_bits_btb_bht_history          (_frontend_io_cpu_resp_bits_btb_bht_history),	// @[Frontend.scala:385:28]
    .io_imem_resp_bits_pc                       (_frontend_io_cpu_resp_bits_pc),	// @[Frontend.scala:385:28]
    .io_imem_resp_bits_data                     (_frontend_io_cpu_resp_bits_data),	// @[Frontend.scala:385:28]
    .io_imem_resp_bits_xcpt_pf_inst             (_frontend_io_cpu_resp_bits_xcpt_pf_inst),	// @[Frontend.scala:385:28]
    .io_imem_resp_bits_xcpt_gf_inst             (_frontend_io_cpu_resp_bits_xcpt_gf_inst),	// @[Frontend.scala:385:28]
    .io_imem_resp_bits_xcpt_ae_inst             (_frontend_io_cpu_resp_bits_xcpt_ae_inst),	// @[Frontend.scala:385:28]
    .io_imem_resp_bits_replay                   (_frontend_io_cpu_resp_bits_replay),	// @[Frontend.scala:385:28]
    .io_imem_gpa_valid                          (_frontend_io_cpu_gpa_valid),	// @[Frontend.scala:385:28]
    .io_dmem_req_ready                          (_dcacheArb_io_requestor_1_req_ready),	// @[HellaCache.scala:278:25]
    .io_dmem_s2_nack                            (_dcacheArb_io_requestor_1_s2_nack),	// @[HellaCache.scala:278:25]
    .io_dmem_s2_nack_cause_raw                  (_dcacheArb_io_requestor_1_s2_nack_cause_raw),	// @[HellaCache.scala:278:25]
    .io_dmem_s2_uncached                        (_dcacheArb_io_requestor_1_s2_uncached),	// @[HellaCache.scala:278:25]
    .io_dmem_s2_paddr                           (_dcacheArb_io_requestor_1_s2_paddr),	// @[HellaCache.scala:278:25]
    .io_dmem_resp_valid                         (_dcacheArb_io_requestor_1_resp_valid),	// @[HellaCache.scala:278:25]
    .io_dmem_resp_bits_addr                     (_dcacheArb_io_requestor_1_resp_bits_addr),	// @[HellaCache.scala:278:25]
    .io_dmem_resp_bits_tag                      (_dcacheArb_io_requestor_1_resp_bits_tag),	// @[HellaCache.scala:278:25]
    .io_dmem_resp_bits_cmd                      (_dcacheArb_io_requestor_1_resp_bits_cmd),	// @[HellaCache.scala:278:25]
    .io_dmem_resp_bits_size                     (_dcacheArb_io_requestor_1_resp_bits_size),	// @[HellaCache.scala:278:25]
    .io_dmem_resp_bits_signed                   (_dcacheArb_io_requestor_1_resp_bits_signed),	// @[HellaCache.scala:278:25]
    .io_dmem_resp_bits_dprv                     (_dcacheArb_io_requestor_1_resp_bits_dprv),	// @[HellaCache.scala:278:25]
    .io_dmem_resp_bits_dv                       (_dcacheArb_io_requestor_1_resp_bits_dv),	// @[HellaCache.scala:278:25]
    .io_dmem_resp_bits_data                     (_dcacheArb_io_requestor_1_resp_bits_data),	// @[HellaCache.scala:278:25]
    .io_dmem_resp_bits_mask                     (_dcacheArb_io_requestor_1_resp_bits_mask),	// @[HellaCache.scala:278:25]
    .io_dmem_resp_bits_replay                   (_dcacheArb_io_requestor_1_resp_bits_replay),	// @[HellaCache.scala:278:25]
    .io_dmem_resp_bits_has_data                 (_dcacheArb_io_requestor_1_resp_bits_has_data),	// @[HellaCache.scala:278:25]
    .io_dmem_resp_bits_data_word_bypass         (_dcacheArb_io_requestor_1_resp_bits_data_word_bypass),	// @[HellaCache.scala:278:25]
    .io_dmem_resp_bits_data_raw                 (_dcacheArb_io_requestor_1_resp_bits_data_raw),	// @[HellaCache.scala:278:25]
    .io_dmem_resp_bits_store_data               (_dcacheArb_io_requestor_1_resp_bits_store_data),	// @[HellaCache.scala:278:25]
    .io_dmem_replay_next                        (_dcacheArb_io_requestor_1_replay_next),	// @[HellaCache.scala:278:25]
    .io_dmem_s2_xcpt_ma_ld                      (_dcacheArb_io_requestor_1_s2_xcpt_ma_ld),	// @[HellaCache.scala:278:25]
    .io_dmem_s2_xcpt_ma_st                      (_dcacheArb_io_requestor_1_s2_xcpt_ma_st),	// @[HellaCache.scala:278:25]
    .io_dmem_s2_xcpt_pf_ld                      (_dcacheArb_io_requestor_1_s2_xcpt_pf_ld),	// @[HellaCache.scala:278:25]
    .io_dmem_s2_xcpt_pf_st                      (_dcacheArb_io_requestor_1_s2_xcpt_pf_st),	// @[HellaCache.scala:278:25]
    .io_dmem_s2_xcpt_gf_ld                      (_dcacheArb_io_requestor_1_s2_xcpt_gf_ld),	// @[HellaCache.scala:278:25]
    .io_dmem_s2_xcpt_gf_st                      (_dcacheArb_io_requestor_1_s2_xcpt_gf_st),	// @[HellaCache.scala:278:25]
    .io_dmem_s2_xcpt_ae_ld                      (_dcacheArb_io_requestor_1_s2_xcpt_ae_ld),	// @[HellaCache.scala:278:25]
    .io_dmem_s2_xcpt_ae_st                      (_dcacheArb_io_requestor_1_s2_xcpt_ae_st),	// @[HellaCache.scala:278:25]
    .io_dmem_s2_gpa                             (_dcacheArb_io_requestor_1_s2_gpa),	// @[HellaCache.scala:278:25]
    .io_dmem_s2_gpa_is_pte                      (_dcacheArb_io_requestor_1_s2_gpa_is_pte),	// @[HellaCache.scala:278:25]
    .io_dmem_ordered                            (_dcacheArb_io_requestor_1_ordered),	// @[HellaCache.scala:278:25]
    .io_dmem_perf_acquire                       (_dcacheArb_io_requestor_1_perf_acquire),	// @[HellaCache.scala:278:25]
    .io_dmem_perf_release                       (_dcacheArb_io_requestor_1_perf_release),	// @[HellaCache.scala:278:25]
    .io_dmem_perf_grant                         (_dcacheArb_io_requestor_1_perf_grant),	// @[HellaCache.scala:278:25]
    .io_dmem_perf_tlbMiss                       (_dcacheArb_io_requestor_1_perf_tlbMiss),	// @[HellaCache.scala:278:25]
    .io_dmem_perf_blocked                       (_dcacheArb_io_requestor_1_perf_blocked),	// @[HellaCache.scala:278:25]
    .io_dmem_perf_canAcceptStoreThenLoad        (_dcacheArb_io_requestor_1_perf_canAcceptStoreThenLoad),	// @[HellaCache.scala:278:25]
    .io_dmem_perf_canAcceptStoreThenRMW         (_dcacheArb_io_requestor_1_perf_canAcceptStoreThenRMW),	// @[HellaCache.scala:278:25]
    .io_dmem_perf_canAcceptLoadThenLoad         (_dcacheArb_io_requestor_1_perf_canAcceptLoadThenLoad),	// @[HellaCache.scala:278:25]
    .io_dmem_perf_storeBufferEmptyAfterLoad     (_dcacheArb_io_requestor_1_perf_storeBufferEmptyAfterLoad),	// @[HellaCache.scala:278:25]
    .io_dmem_perf_storeBufferEmptyAfterStore    (_dcacheArb_io_requestor_1_perf_storeBufferEmptyAfterStore),	// @[HellaCache.scala:278:25]
    .io_dmem_clock_enabled                      (1'h1),	// @[RocketTile.scala:131:20]
    .io_fpu_fcsr_flags_valid                    (_fpuOpt_io_fcsr_flags_valid),	// @[RocketTile.scala:203:62]
    .io_fpu_fcsr_flags_bits                     (_fpuOpt_io_fcsr_flags_bits),	// @[RocketTile.scala:203:62]
    .io_fpu_store_data                          (_fpuOpt_io_store_data),	// @[RocketTile.scala:203:62]
    .io_fpu_toint_data                          (_fpuOpt_io_toint_data),	// @[RocketTile.scala:203:62]
    .io_fpu_fcsr_rdy                            (_fpuOpt_io_fcsr_rdy),	// @[RocketTile.scala:203:62]
    .io_fpu_nack_mem                            (_fpuOpt_io_nack_mem),	// @[RocketTile.scala:203:62]
    .io_fpu_illegal_rm                          (_fpuOpt_io_illegal_rm),	// @[RocketTile.scala:203:62]
    .io_fpu_dec_wen                             (_fpuOpt_io_dec_wen),	// @[RocketTile.scala:203:62]
    .io_fpu_dec_ren1                            (_fpuOpt_io_dec_ren1),	// @[RocketTile.scala:203:62]
    .io_fpu_dec_ren2                            (_fpuOpt_io_dec_ren2),	// @[RocketTile.scala:203:62]
    .io_fpu_dec_ren3                            (_fpuOpt_io_dec_ren3),	// @[RocketTile.scala:203:62]
    .io_fpu_sboard_set                          (_fpuOpt_io_sboard_set),	// @[RocketTile.scala:203:62]
    .io_fpu_sboard_clr                          (_fpuOpt_io_sboard_clr),	// @[RocketTile.scala:203:62]
    .io_fpu_sboard_clra                         (_fpuOpt_io_sboard_clra),	// @[RocketTile.scala:203:62]
    .io_fpu_fp_rs1                              (_fpuOpt_io_fp_rs1),	// @[RocketTile.scala:203:62]
    .io_fpu_fpu_ver_reg                         (_fpuOpt_io_fpu_ver_reg),	// @[RocketTile.scala:203:62]
    .io_fpu_fpu_1_wen                           (_fpuOpt_io_fpu_1_wen),	// @[RocketTile.scala:203:62]
    .io_vpu_issue_ready                         (_vpu_io_in_ready),	// @[RocketTile.scala:167:19]
    .io_vpu_commit_commit_vld                   (_vpu_io_out_rvuCommit_commit_vld),	// @[RocketTile.scala:167:19]
    .io_vpu_commit_return_data_vld              (_vpu_io_out_rvuCommit_return_data_vld),	// @[RocketTile.scala:167:19]
    .io_vpu_commit_return_data_float_vld        (_vpu_io_out_rvuCommit_return_data_float_vld),	// @[RocketTile.scala:167:19]
    .io_vpu_commit_return_data                  (_vpu_io_out_rvuCommit_return_data),	// @[RocketTile.scala:167:19]
    .io_vpu_commit_return_reg_idx               (_vpu_io_out_rvuCommit_return_reg_idx),	// @[RocketTile.scala:167:19]
    .io_vpu_commit_exception_vld                (_vpu_io_out_rvuCommit_exception_vld),	// @[RocketTile.scala:167:19]
    .io_vpu_commit_illegal_inst                 (_vpu_io_out_rvuCommit_illegal_inst),	// @[RocketTile.scala:167:19]
    .io_vpu_commit_update_vl                    (_vpu_io_out_rvuCommit_update_vl),	// @[RocketTile.scala:167:19]
    .io_vpu_commit_update_vl_data               (_vpu_io_out_rvuCommit_update_vl_data),	// @[RocketTile.scala:167:19]
    .io_vpu_commit_xcpt_cause_ma_ld             (_vpu_io_out_rvuCommit_xcpt_cause_ma_ld),	// @[RocketTile.scala:167:19]
    .io_vpu_commit_xcpt_cause_ma_st             (_vpu_io_out_rvuCommit_xcpt_cause_ma_st),	// @[RocketTile.scala:167:19]
    .io_vpu_commit_xcpt_cause_pf_ld             (_vpu_io_out_rvuCommit_xcpt_cause_pf_ld),	// @[RocketTile.scala:167:19]
    .io_vpu_commit_xcpt_cause_pf_st             (_vpu_io_out_rvuCommit_xcpt_cause_pf_st),	// @[RocketTile.scala:167:19]
    .io_vpu_commit_xcpt_cause_gf_ld             (_vpu_io_out_rvuCommit_xcpt_cause_gf_ld),	// @[RocketTile.scala:167:19]
    .io_vpu_commit_xcpt_cause_gf_st             (_vpu_io_out_rvuCommit_xcpt_cause_gf_st),	// @[RocketTile.scala:167:19]
    .io_vpu_commit_xcpt_cause_ae_ld             (_vpu_io_out_rvuCommit_xcpt_cause_ae_ld),	// @[RocketTile.scala:167:19]
    .io_vpu_commit_xcpt_cause_ae_st             (_vpu_io_out_rvuCommit_xcpt_cause_ae_st),	// @[RocketTile.scala:167:19]
    .io_vpu_commit_xcpt_addr                    (_vpu_io_out_rvuCommit_xcpt_addr),	// @[RocketTile.scala:167:19]
    .io_vpu_commit_vxsat                        (_vpu_io_out_rvuCommit_vxsat),	// @[RocketTile.scala:167:19]
    .io_vpu_commit_fflags                       (_vpu_io_out_rvuCommit_fflags),	// @[RocketTile.scala:167:19]
    .io_vpu_rfdata_0                            (_vpu_io_rfData_0),	// @[RocketTile.scala:167:19]
    .io_vpu_rfdata_1                            (_vpu_io_rfData_1),	// @[RocketTile.scala:167:19]
    .io_vpu_rfdata_2                            (_vpu_io_rfData_2),	// @[RocketTile.scala:167:19]
    .io_vpu_rfdata_3                            (_vpu_io_rfData_3),	// @[RocketTile.scala:167:19]
    .io_vpu_rfdata_4                            (_vpu_io_rfData_4),	// @[RocketTile.scala:167:19]
    .io_vpu_rfdata_5                            (_vpu_io_rfData_5),	// @[RocketTile.scala:167:19]
    .io_vpu_rfdata_6                            (_vpu_io_rfData_6),	// @[RocketTile.scala:167:19]
    .io_vpu_rfdata_7                            (_vpu_io_rfData_7),	// @[RocketTile.scala:167:19]
    .io_vpu_rfdata_8                            (_vpu_io_rfData_8),	// @[RocketTile.scala:167:19]
    .io_vpu_rfdata_9                            (_vpu_io_rfData_9),	// @[RocketTile.scala:167:19]
    .io_vpu_rfdata_10                           (_vpu_io_rfData_10),	// @[RocketTile.scala:167:19]
    .io_vpu_rfdata_11                           (_vpu_io_rfData_11),	// @[RocketTile.scala:167:19]
    .io_vpu_rfdata_12                           (_vpu_io_rfData_12),	// @[RocketTile.scala:167:19]
    .io_vpu_rfdata_13                           (_vpu_io_rfData_13),	// @[RocketTile.scala:167:19]
    .io_vpu_rfdata_14                           (_vpu_io_rfData_14),	// @[RocketTile.scala:167:19]
    .io_vpu_rfdata_15                           (_vpu_io_rfData_15),	// @[RocketTile.scala:167:19]
    .io_vpu_rfdata_16                           (_vpu_io_rfData_16),	// @[RocketTile.scala:167:19]
    .io_vpu_rfdata_17                           (_vpu_io_rfData_17),	// @[RocketTile.scala:167:19]
    .io_vpu_rfdata_18                           (_vpu_io_rfData_18),	// @[RocketTile.scala:167:19]
    .io_vpu_rfdata_19                           (_vpu_io_rfData_19),	// @[RocketTile.scala:167:19]
    .io_vpu_rfdata_20                           (_vpu_io_rfData_20),	// @[RocketTile.scala:167:19]
    .io_vpu_rfdata_21                           (_vpu_io_rfData_21),	// @[RocketTile.scala:167:19]
    .io_vpu_rfdata_22                           (_vpu_io_rfData_22),	// @[RocketTile.scala:167:19]
    .io_vpu_rfdata_23                           (_vpu_io_rfData_23),	// @[RocketTile.scala:167:19]
    .io_vpu_rfdata_24                           (_vpu_io_rfData_24),	// @[RocketTile.scala:167:19]
    .io_vpu_rfdata_25                           (_vpu_io_rfData_25),	// @[RocketTile.scala:167:19]
    .io_vpu_rfdata_26                           (_vpu_io_rfData_26),	// @[RocketTile.scala:167:19]
    .io_vpu_rfdata_27                           (_vpu_io_rfData_27),	// @[RocketTile.scala:167:19]
    .io_vpu_rfdata_28                           (_vpu_io_rfData_28),	// @[RocketTile.scala:167:19]
    .io_vpu_rfdata_29                           (_vpu_io_rfData_29),	// @[RocketTile.scala:167:19]
    .io_vpu_rfdata_30                           (_vpu_io_rfData_30),	// @[RocketTile.scala:167:19]
    .io_vpu_rfdata_31                           (_vpu_io_rfData_31),	// @[RocketTile.scala:167:19]
    .io_vpu_memory_req_valid                    (_vpu_io_rvuMemory_req_valid),	// @[RocketTile.scala:167:19]
    .io_vpu_memory_req_bits_idx                 (_vpu_io_rvuMemory_req_bits_idx),	// @[RocketTile.scala:167:19]
    .io_vpu_memory_req_bits_addr                (_vpu_io_rvuMemory_req_bits_addr),	// @[RocketTile.scala:167:19]
    .io_vpu_memory_req_bits_cmd                 (_vpu_io_rvuMemory_req_bits_cmd),	// @[RocketTile.scala:167:19]
    .io_vpu_memory_req_bits_data                (_vpu_io_rvuMemory_req_bits_data),	// @[RocketTile.scala:167:19]
    .io_vpu_memory_req_bits_mask                (_vpu_io_rvuMemory_req_bits_mask),	// @[RocketTile.scala:167:19]
    .io_imem_might_request                      (_core_io_imem_might_request),
    .io_imem_req_valid                          (_core_io_imem_req_valid),
    .io_imem_req_bits_pc                        (_core_io_imem_req_bits_pc),
    .io_imem_req_bits_speculative               (_core_io_imem_req_bits_speculative),
    .io_imem_sfence_valid                       (_core_io_imem_sfence_valid),
    .io_imem_sfence_bits_rs1                    (_core_io_imem_sfence_bits_rs1),
    .io_imem_sfence_bits_rs2                    (_core_io_imem_sfence_bits_rs2),
    .io_imem_sfence_bits_addr                   (_core_io_imem_sfence_bits_addr),
    .io_imem_resp_ready                         (_core_io_imem_resp_ready),
    .io_imem_btb_update_valid                   (_core_io_imem_btb_update_valid),
    .io_imem_btb_update_bits_prediction_entry   (_core_io_imem_btb_update_bits_prediction_entry),
    .io_imem_btb_update_bits_pc                 (_core_io_imem_btb_update_bits_pc),
    .io_imem_btb_update_bits_isValid            (_core_io_imem_btb_update_bits_isValid),
    .io_imem_btb_update_bits_br_pc              (_core_io_imem_btb_update_bits_br_pc),
    .io_imem_btb_update_bits_cfiType            (_core_io_imem_btb_update_bits_cfiType),
    .io_imem_bht_update_valid                   (_core_io_imem_bht_update_valid),
    .io_imem_bht_update_bits_prediction_history (_core_io_imem_bht_update_bits_prediction_history),
    .io_imem_bht_update_bits_pc                 (_core_io_imem_bht_update_bits_pc),
    .io_imem_bht_update_bits_branch             (_core_io_imem_bht_update_bits_branch),
    .io_imem_bht_update_bits_taken              (_core_io_imem_bht_update_bits_taken),
    .io_imem_bht_update_bits_mispredict         (_core_io_imem_bht_update_bits_mispredict),
    .io_imem_flush_icache                       (_core_io_imem_flush_icache),
    .io_imem_progress                           (_core_io_imem_progress),
    .io_dmem_req_valid                          (_core_io_dmem_req_valid),
    .io_dmem_req_bits_addr                      (_core_io_dmem_req_bits_addr),
    .io_dmem_req_bits_tag                       (_core_io_dmem_req_bits_tag),
    .io_dmem_req_bits_cmd                       (_core_io_dmem_req_bits_cmd),
    .io_dmem_req_bits_size                      (_core_io_dmem_req_bits_size),
    .io_dmem_req_bits_signed                    (_core_io_dmem_req_bits_signed),
    .io_dmem_req_bits_dprv                      (_core_io_dmem_req_bits_dprv),
    .io_dmem_req_bits_dv                        (_core_io_dmem_req_bits_dv),
    .io_dmem_req_bits_phys                      (_core_io_dmem_req_bits_phys),
    .io_dmem_req_bits_no_alloc                  (_core_io_dmem_req_bits_no_alloc),
    .io_dmem_req_bits_no_xcpt                   (_core_io_dmem_req_bits_no_xcpt),
    .io_dmem_req_bits_data                      (_core_io_dmem_req_bits_data),
    .io_dmem_req_bits_mask                      (_core_io_dmem_req_bits_mask),
    .io_dmem_s1_kill                            (_core_io_dmem_s1_kill),
    .io_dmem_s1_data_data                       (_core_io_dmem_s1_data_data),
    .io_dmem_s1_data_mask                       (_core_io_dmem_s1_data_mask),
    .io_dmem_s2_kill                            (_core_io_dmem_s2_kill),
    .io_dmem_keep_clock_enabled                 (_core_io_dmem_keep_clock_enabled),
    .io_ptw_ptbr_mode                           (_core_io_ptw_ptbr_mode),
    .io_ptw_ptbr_ppn                            (_core_io_ptw_ptbr_ppn),
    .io_ptw_sfence_valid                        (_core_io_ptw_sfence_valid),
    .io_ptw_sfence_bits_rs1                     (_core_io_ptw_sfence_bits_rs1),
    .io_ptw_status_debug                        (_core_io_ptw_status_debug),
    .io_ptw_status_prv                          (_core_io_ptw_status_prv),
    .io_ptw_status_mxr                          (_core_io_ptw_status_mxr),
    .io_ptw_status_sum                          (_core_io_ptw_status_sum),
    .io_ptw_pmp_0_cfg_l                         (_core_io_ptw_pmp_0_cfg_l),
    .io_ptw_pmp_0_cfg_a                         (_core_io_ptw_pmp_0_cfg_a),
    .io_ptw_pmp_0_cfg_x                         (_core_io_ptw_pmp_0_cfg_x),
    .io_ptw_pmp_0_cfg_w                         (_core_io_ptw_pmp_0_cfg_w),
    .io_ptw_pmp_0_cfg_r                         (_core_io_ptw_pmp_0_cfg_r),
    .io_ptw_pmp_0_addr                          (_core_io_ptw_pmp_0_addr),
    .io_ptw_pmp_0_mask                          (_core_io_ptw_pmp_0_mask),
    .io_ptw_pmp_1_cfg_l                         (_core_io_ptw_pmp_1_cfg_l),
    .io_ptw_pmp_1_cfg_a                         (_core_io_ptw_pmp_1_cfg_a),
    .io_ptw_pmp_1_cfg_x                         (_core_io_ptw_pmp_1_cfg_x),
    .io_ptw_pmp_1_cfg_w                         (_core_io_ptw_pmp_1_cfg_w),
    .io_ptw_pmp_1_cfg_r                         (_core_io_ptw_pmp_1_cfg_r),
    .io_ptw_pmp_1_addr                          (_core_io_ptw_pmp_1_addr),
    .io_ptw_pmp_1_mask                          (_core_io_ptw_pmp_1_mask),
    .io_ptw_pmp_2_cfg_l                         (_core_io_ptw_pmp_2_cfg_l),
    .io_ptw_pmp_2_cfg_a                         (_core_io_ptw_pmp_2_cfg_a),
    .io_ptw_pmp_2_cfg_x                         (_core_io_ptw_pmp_2_cfg_x),
    .io_ptw_pmp_2_cfg_w                         (_core_io_ptw_pmp_2_cfg_w),
    .io_ptw_pmp_2_cfg_r                         (_core_io_ptw_pmp_2_cfg_r),
    .io_ptw_pmp_2_addr                          (_core_io_ptw_pmp_2_addr),
    .io_ptw_pmp_2_mask                          (_core_io_ptw_pmp_2_mask),
    .io_ptw_pmp_3_cfg_l                         (_core_io_ptw_pmp_3_cfg_l),
    .io_ptw_pmp_3_cfg_a                         (_core_io_ptw_pmp_3_cfg_a),
    .io_ptw_pmp_3_cfg_x                         (_core_io_ptw_pmp_3_cfg_x),
    .io_ptw_pmp_3_cfg_w                         (_core_io_ptw_pmp_3_cfg_w),
    .io_ptw_pmp_3_cfg_r                         (_core_io_ptw_pmp_3_cfg_r),
    .io_ptw_pmp_3_addr                          (_core_io_ptw_pmp_3_addr),
    .io_ptw_pmp_3_mask                          (_core_io_ptw_pmp_3_mask),
    .io_ptw_pmp_4_cfg_l                         (_core_io_ptw_pmp_4_cfg_l),
    .io_ptw_pmp_4_cfg_a                         (_core_io_ptw_pmp_4_cfg_a),
    .io_ptw_pmp_4_cfg_x                         (_core_io_ptw_pmp_4_cfg_x),
    .io_ptw_pmp_4_cfg_w                         (_core_io_ptw_pmp_4_cfg_w),
    .io_ptw_pmp_4_cfg_r                         (_core_io_ptw_pmp_4_cfg_r),
    .io_ptw_pmp_4_addr                          (_core_io_ptw_pmp_4_addr),
    .io_ptw_pmp_4_mask                          (_core_io_ptw_pmp_4_mask),
    .io_ptw_pmp_5_cfg_l                         (_core_io_ptw_pmp_5_cfg_l),
    .io_ptw_pmp_5_cfg_a                         (_core_io_ptw_pmp_5_cfg_a),
    .io_ptw_pmp_5_cfg_x                         (_core_io_ptw_pmp_5_cfg_x),
    .io_ptw_pmp_5_cfg_w                         (_core_io_ptw_pmp_5_cfg_w),
    .io_ptw_pmp_5_cfg_r                         (_core_io_ptw_pmp_5_cfg_r),
    .io_ptw_pmp_5_addr                          (_core_io_ptw_pmp_5_addr),
    .io_ptw_pmp_5_mask                          (_core_io_ptw_pmp_5_mask),
    .io_ptw_pmp_6_cfg_l                         (_core_io_ptw_pmp_6_cfg_l),
    .io_ptw_pmp_6_cfg_a                         (_core_io_ptw_pmp_6_cfg_a),
    .io_ptw_pmp_6_cfg_x                         (_core_io_ptw_pmp_6_cfg_x),
    .io_ptw_pmp_6_cfg_w                         (_core_io_ptw_pmp_6_cfg_w),
    .io_ptw_pmp_6_cfg_r                         (_core_io_ptw_pmp_6_cfg_r),
    .io_ptw_pmp_6_addr                          (_core_io_ptw_pmp_6_addr),
    .io_ptw_pmp_6_mask                          (_core_io_ptw_pmp_6_mask),
    .io_ptw_pmp_7_cfg_l                         (_core_io_ptw_pmp_7_cfg_l),
    .io_ptw_pmp_7_cfg_a                         (_core_io_ptw_pmp_7_cfg_a),
    .io_ptw_pmp_7_cfg_x                         (_core_io_ptw_pmp_7_cfg_x),
    .io_ptw_pmp_7_cfg_w                         (_core_io_ptw_pmp_7_cfg_w),
    .io_ptw_pmp_7_cfg_r                         (_core_io_ptw_pmp_7_cfg_r),
    .io_ptw_pmp_7_addr                          (_core_io_ptw_pmp_7_addr),
    .io_ptw_pmp_7_mask                          (_core_io_ptw_pmp_7_mask),
    .io_ptw_customCSRs_csrs_0_value             (_core_io_ptw_customCSRs_csrs_0_value),
    .io_fpu_inst                                (_core_io_fpu_inst),
    .io_fpu_fromint_data                        (_core_io_fpu_fromint_data),
    .io_fpu_fcsr_rm                             (_core_io_fpu_fcsr_rm),
    .io_fpu_dmem_resp_val                       (_core_io_fpu_dmem_resp_val),
    .io_fpu_dmem_resp_type                      (_core_io_fpu_dmem_resp_type),
    .io_fpu_dmem_resp_tag                       (_core_io_fpu_dmem_resp_tag),
    .io_fpu_dmem_resp_data                      (_core_io_fpu_dmem_resp_data),
    .io_fpu_valid                               (_core_io_fpu_valid),
    .io_fpu_killx                               (_core_io_fpu_killx),
    .io_fpu_killm                               (_core_io_fpu_killm),
    .io_fpu_id_ctrl_vector                      (_core_io_fpu_id_ctrl_vector),
    .io_wfi                                     (_core_io_wfi),
    .io_verif_commit_start                      (_core_io_verif_commit_start),
    .io_verif_commit_valid                      (_core_io_verif_commit_valid),
    .io_verif_commit_prevPc                     (_core_io_verif_commit_prevPc),
    .io_verif_commit_currPc                     (_core_io_verif_commit_currPc),
    .io_verif_commit_order                      (_core_io_verif_commit_order),
    .io_verif_commit_insn                       (_core_io_verif_commit_insn),
    .io_verif_commit_fused                      (_core_io_verif_commit_fused),
    .io_verif_sim_halt                          (_core_io_verif_sim_halt),
    .io_verif_trap_valid                        (_core_io_verif_trap_valid),
    .io_verif_trap_pc                           (_core_io_verif_trap_pc),
    .io_verif_trap_firstInsn                    (_core_io_verif_trap_firstInsn),
    .io_verif_reg_gpr                           (_core_io_verif_reg_gpr),
    .io_verif_reg_fpr                           (_core_io_verif_reg_fpr),
    .io_verif_reg_vpr                           (_core_io_verif_reg_vpr),
    .io_verif_dest_gprWr                        (_core_io_verif_dest_gprWr),
    .io_verif_dest_fprWr                        (_core_io_verif_dest_fprWr),
    .io_verif_dest_vprWr                        (_core_io_verif_dest_vprWr),
    .io_verif_dest_idx                          (_core_io_verif_dest_idx),
    .io_verif_src_vmaskRd                       (_core_io_verif_src_vmaskRd),
    .io_verif_src1_gprRd                        (_core_io_verif_src1_gprRd),
    .io_verif_src1_fprRd                        (_core_io_verif_src1_fprRd),
    .io_verif_src1_vprRd                        (_core_io_verif_src1_vprRd),
    .io_verif_src1_idx                          (_core_io_verif_src1_idx),
    .io_verif_src2_gprRd                        (_core_io_verif_src2_gprRd),
    .io_verif_src2_fprRd                        (_core_io_verif_src2_fprRd),
    .io_verif_src2_vprRd                        (_core_io_verif_src2_vprRd),
    .io_verif_src2_idx                          (_core_io_verif_src2_idx),
    .io_verif_src3_gprRd                        (_core_io_verif_src3_gprRd),
    .io_verif_src3_fprRd                        (_core_io_verif_src3_fprRd),
    .io_verif_src3_vprRd                        (_core_io_verif_src3_vprRd),
    .io_verif_src3_idx                          (_core_io_verif_src3_idx),
    .io_verif_csr_mstatusWr                     (_core_io_verif_csr_mstatusWr),
    .io_verif_csr_mepcWr                        (_core_io_verif_csr_mepcWr),
    .io_verif_csr_mtvalWr                       (_core_io_verif_csr_mtvalWr),
    .io_verif_csr_mtvecWr                       (_core_io_verif_csr_mtvecWr),
    .io_verif_csr_mcauseWr                      (_core_io_verif_csr_mcauseWr),
    .io_verif_csr_mipWr                         (_core_io_verif_csr_mipWr),
    .io_verif_csr_mieWr                         (_core_io_verif_csr_mieWr),
    .io_verif_csr_mscratchWr                    (_core_io_verif_csr_mscratchWr),
    .io_verif_csr_midelegWr                     (_core_io_verif_csr_midelegWr),
    .io_verif_csr_medelegWr                     (_core_io_verif_csr_medelegWr),
    .io_verif_csr_minstretWr                    (_core_io_verif_csr_minstretWr),
    .io_verif_csr_sstatusWr                     (_core_io_verif_csr_sstatusWr),
    .io_verif_csr_sepcWr                        (_core_io_verif_csr_sepcWr),
    .io_verif_csr_stvalWr                       (_core_io_verif_csr_stvalWr),
    .io_verif_csr_stvecWr                       (_core_io_verif_csr_stvecWr),
    .io_verif_csr_scauseWr                      (_core_io_verif_csr_scauseWr),
    .io_verif_csr_satpWr                        (_core_io_verif_csr_satpWr),
    .io_verif_csr_sscratchWr                    (_core_io_verif_csr_sscratchWr),
    .io_verif_csr_vtypeWr                       (_core_io_verif_csr_vtypeWr),
    .io_verif_csr_vcsrWr                        (_core_io_verif_csr_vcsrWr),
    .io_verif_csr_vlWr                          (_core_io_verif_csr_vlWr),
    .io_verif_csr_vstartWr                      (_core_io_verif_csr_vstartWr),
    .io_verif_csr_mstatusRd                     (_core_io_verif_csr_mstatusRd),
    .io_verif_csr_mepcRd                        (_core_io_verif_csr_mepcRd),
    .io_verif_csr_mtvalRd                       (_core_io_verif_csr_mtvalRd),
    .io_verif_csr_mtvecRd                       (_core_io_verif_csr_mtvecRd),
    .io_verif_csr_mcauseRd                      (_core_io_verif_csr_mcauseRd),
    .io_verif_csr_mipRd                         (_core_io_verif_csr_mipRd),
    .io_verif_csr_mieRd                         (_core_io_verif_csr_mieRd),
    .io_verif_csr_mscratchRd                    (_core_io_verif_csr_mscratchRd),
    .io_verif_csr_midelegRd                     (_core_io_verif_csr_midelegRd),
    .io_verif_csr_medelegRd                     (_core_io_verif_csr_medelegRd),
    .io_verif_csr_minstretRd                    (_core_io_verif_csr_minstretRd),
    .io_verif_csr_sstatusRd                     (_core_io_verif_csr_sstatusRd),
    .io_verif_csr_sepcRd                        (_core_io_verif_csr_sepcRd),
    .io_verif_csr_stvalRd                       (_core_io_verif_csr_stvalRd),
    .io_verif_csr_stvecRd                       (_core_io_verif_csr_stvecRd),
    .io_verif_csr_scauseRd                      (_core_io_verif_csr_scauseRd),
    .io_verif_csr_satpRd                        (_core_io_verif_csr_satpRd),
    .io_verif_csr_sscratchRd                    (_core_io_verif_csr_sscratchRd),
    .io_verif_csr_vtypeRd                       (_core_io_verif_csr_vtypeRd),
    .io_verif_csr_vcsrRd                        (_core_io_verif_csr_vcsrRd),
    .io_verif_csr_vlRd                          (_core_io_verif_csr_vlRd),
    .io_verif_csr_vstartRd                      (_core_io_verif_csr_vstartRd),
    .io_verif_mem_valid                         (_core_io_verif_mem_valid),
    .io_verif_mem_addr                          (_core_io_verif_mem_addr),
    .io_verif_mem_isStore                       (_core_io_verif_mem_isStore),
    .io_verif_mem_isLoad                        (_core_io_verif_mem_isLoad),
    .io_verif_mem_isVector                      (_core_io_verif_mem_isVector),
    .io_verif_mem_maskWr                        (_core_io_verif_mem_maskWr),
    .io_verif_mem_maskRd                        (_core_io_verif_mem_maskRd),
    .io_verif_mem_dataWr                        (_core_io_verif_mem_dataWr),
    .io_verif_mem_datatRd                       (_core_io_verif_mem_datatRd),
    .io_verif_update_reg_valid                  (_core_io_verif_update_reg_valid),
    .io_verif_update_reg_gpr_en                 (_core_io_verif_update_reg_gpr_en),
    .io_verif_update_reg_pc                     (_core_io_verif_update_reg_pc),
    .io_verif_update_reg_rd                     (_core_io_verif_update_reg_rd),
    .io_verif_update_reg_rfd                    (_core_io_verif_update_reg_rfd),
    .io_verif_update_reg_data                   (_core_io_verif_update_reg_data),
    .io_verif_sfma                              (_core_io_verif_sfma),
    .io_verif_csr_evec                          (_core_io_verif_csr_evec),
    .io_vpu_issue_valid                         (_core_io_vpu_issue_valid),
    .io_vpu_issue_bits_inst                     (_core_io_vpu_issue_bits_inst),
    .io_vpu_issue_bits_frs1                     (_core_io_vpu_issue_bits_frs1),
    .io_vpu_issue_bits_rs1                      (_core_io_vpu_issue_bits_rs1),
    .io_vpu_issue_bits_rs2                      (_core_io_vpu_issue_bits_rs2),
    .io_vpu_issue_bits_vInfo_vl                 (_core_io_vpu_issue_bits_vInfo_vl),
    .io_vpu_issue_bits_vInfo_vstart             (_core_io_vpu_issue_bits_vInfo_vstart),
    .io_vpu_issue_bits_vInfo_vma                (_core_io_vpu_issue_bits_vInfo_vma),
    .io_vpu_issue_bits_vInfo_vta                (_core_io_vpu_issue_bits_vInfo_vta),
    .io_vpu_issue_bits_vInfo_vsew               (_core_io_vpu_issue_bits_vInfo_vsew),
    .io_vpu_issue_bits_vInfo_vlmul              (_core_io_vpu_issue_bits_vInfo_vlmul),
    .io_vpu_issue_bits_vInfo_vxrm               (_core_io_vpu_issue_bits_vInfo_vxrm),
    .io_vpu_issue_bits_vInfo_frm                (_core_io_vpu_issue_bits_vInfo_frm),
    .io_vpu_memory_req_ready                    (_core_io_vpu_memory_req_ready),
    .io_vpu_memory_resp_valid                   (_core_io_vpu_memory_resp_valid),
    .io_vpu_memory_resp_bits_idx                (_core_io_vpu_memory_resp_bits_idx),
    .io_vpu_memory_resp_bits_data               (_core_io_vpu_memory_resp_bits_data),
    .io_vpu_memory_resp_bits_mask               (_core_io_vpu_memory_resp_bits_mask),
    .io_vpu_memory_resp_bits_nack               (_core_io_vpu_memory_resp_bits_nack),
    .io_vpu_memory_resp_bits_has_data           (_core_io_vpu_memory_resp_bits_has_data),
    .io_vpu_memory_xcpt_ma_ld                   (_core_io_vpu_memory_xcpt_ma_ld),
    .io_vpu_memory_xcpt_ma_st                   (_core_io_vpu_memory_xcpt_ma_st),
    .io_vpu_memory_xcpt_pf_ld                   (_core_io_vpu_memory_xcpt_pf_ld),
    .io_vpu_memory_xcpt_pf_st                   (_core_io_vpu_memory_xcpt_pf_st),
    .io_vpu_memory_xcpt_gf_ld                   (_core_io_vpu_memory_xcpt_gf_ld),
    .io_vpu_memory_xcpt_gf_st                   (_core_io_vpu_memory_xcpt_gf_st),
    .io_vpu_memory_xcpt_ae_ld                   (_core_io_vpu_memory_xcpt_ae_ld),
    .io_vpu_memory_xcpt_ae_st                   (_core_io_vpu_memory_xcpt_ae_st)
  );
  SmartVector vpu (	// @[RocketTile.scala:167:19]
    .clock                                  (clock),
    .reset                                  (reset),
    .io_in_valid                            (_core_io_vpu_issue_valid),	// @[RocketTile.scala:131:20]
    .io_in_bits_inst                        (_core_io_vpu_issue_bits_inst),	// @[RocketTile.scala:131:20]
    .io_in_bits_frs1                        (_core_io_vpu_issue_bits_frs1),	// @[RocketTile.scala:131:20]
    .io_in_bits_rs1                         (_core_io_vpu_issue_bits_rs1),	// @[RocketTile.scala:131:20]
    .io_in_bits_rs2                         (_core_io_vpu_issue_bits_rs2),	// @[RocketTile.scala:131:20]
    .io_in_bits_vInfo_vl                    (_core_io_vpu_issue_bits_vInfo_vl),	// @[RocketTile.scala:131:20]
    .io_in_bits_vInfo_vstart                (_core_io_vpu_issue_bits_vInfo_vstart),	// @[RocketTile.scala:131:20]
    .io_in_bits_vInfo_vma                   (_core_io_vpu_issue_bits_vInfo_vma),	// @[RocketTile.scala:131:20]
    .io_in_bits_vInfo_vta                   (_core_io_vpu_issue_bits_vInfo_vta),	// @[RocketTile.scala:131:20]
    .io_in_bits_vInfo_vsew                  (_core_io_vpu_issue_bits_vInfo_vsew),	// @[RocketTile.scala:131:20]
    .io_in_bits_vInfo_vlmul                 (_core_io_vpu_issue_bits_vInfo_vlmul),	// @[RocketTile.scala:131:20]
    .io_in_bits_vInfo_vxrm                  (_core_io_vpu_issue_bits_vInfo_vxrm),	// @[RocketTile.scala:131:20]
    .io_in_bits_vInfo_frm                   (_core_io_vpu_issue_bits_vInfo_frm),	// @[RocketTile.scala:131:20]
    .io_rvuMemory_req_ready                 (_core_io_vpu_memory_req_ready),	// @[RocketTile.scala:131:20]
    .io_rvuMemory_resp_valid                (_core_io_vpu_memory_resp_valid),	// @[RocketTile.scala:131:20]
    .io_rvuMemory_resp_bits_idx             (_core_io_vpu_memory_resp_bits_idx),	// @[RocketTile.scala:131:20]
    .io_rvuMemory_resp_bits_data            (_core_io_vpu_memory_resp_bits_data),	// @[RocketTile.scala:131:20]
    .io_rvuMemory_resp_bits_nack            (_core_io_vpu_memory_resp_bits_nack),	// @[RocketTile.scala:131:20]
    .io_rvuMemory_resp_bits_has_data        (_core_io_vpu_memory_resp_bits_has_data),	// @[RocketTile.scala:131:20]
    .io_rvuMemory_xcpt_ma_ld                (_core_io_vpu_memory_xcpt_ma_ld),	// @[RocketTile.scala:131:20]
    .io_rvuMemory_xcpt_ma_st                (_core_io_vpu_memory_xcpt_ma_st),	// @[RocketTile.scala:131:20]
    .io_rvuMemory_xcpt_pf_ld                (_core_io_vpu_memory_xcpt_pf_ld),	// @[RocketTile.scala:131:20]
    .io_rvuMemory_xcpt_pf_st                (_core_io_vpu_memory_xcpt_pf_st),	// @[RocketTile.scala:131:20]
    .io_rvuMemory_xcpt_gf_ld                (_core_io_vpu_memory_xcpt_gf_ld),	// @[RocketTile.scala:131:20]
    .io_rvuMemory_xcpt_gf_st                (_core_io_vpu_memory_xcpt_gf_st),	// @[RocketTile.scala:131:20]
    .io_rvuMemory_xcpt_ae_ld                (_core_io_vpu_memory_xcpt_ae_ld),	// @[RocketTile.scala:131:20]
    .io_rvuMemory_xcpt_ae_st                (_core_io_vpu_memory_xcpt_ae_st),	// @[RocketTile.scala:131:20]
    .io_in_ready                            (_vpu_io_in_ready),
    .io_out_rvuCommit_commit_vld            (_vpu_io_out_rvuCommit_commit_vld),
    .io_out_rvuCommit_return_data_vld       (_vpu_io_out_rvuCommit_return_data_vld),
    .io_out_rvuCommit_return_data_float_vld (_vpu_io_out_rvuCommit_return_data_float_vld),
    .io_out_rvuCommit_return_data           (_vpu_io_out_rvuCommit_return_data),
    .io_out_rvuCommit_return_reg_idx        (_vpu_io_out_rvuCommit_return_reg_idx),
    .io_out_rvuCommit_exception_vld         (_vpu_io_out_rvuCommit_exception_vld),
    .io_out_rvuCommit_illegal_inst          (_vpu_io_out_rvuCommit_illegal_inst),
    .io_out_rvuCommit_update_vl             (_vpu_io_out_rvuCommit_update_vl),
    .io_out_rvuCommit_update_vl_data        (_vpu_io_out_rvuCommit_update_vl_data),
    .io_out_rvuCommit_xcpt_cause_ma_ld      (_vpu_io_out_rvuCommit_xcpt_cause_ma_ld),
    .io_out_rvuCommit_xcpt_cause_ma_st      (_vpu_io_out_rvuCommit_xcpt_cause_ma_st),
    .io_out_rvuCommit_xcpt_cause_pf_ld      (_vpu_io_out_rvuCommit_xcpt_cause_pf_ld),
    .io_out_rvuCommit_xcpt_cause_pf_st      (_vpu_io_out_rvuCommit_xcpt_cause_pf_st),
    .io_out_rvuCommit_xcpt_cause_gf_ld      (_vpu_io_out_rvuCommit_xcpt_cause_gf_ld),
    .io_out_rvuCommit_xcpt_cause_gf_st      (_vpu_io_out_rvuCommit_xcpt_cause_gf_st),
    .io_out_rvuCommit_xcpt_cause_ae_ld      (_vpu_io_out_rvuCommit_xcpt_cause_ae_ld),
    .io_out_rvuCommit_xcpt_cause_ae_st      (_vpu_io_out_rvuCommit_xcpt_cause_ae_st),
    .io_out_rvuCommit_xcpt_addr             (_vpu_io_out_rvuCommit_xcpt_addr),
    .io_out_rvuCommit_vxsat                 (_vpu_io_out_rvuCommit_vxsat),
    .io_out_rvuCommit_fflags                (_vpu_io_out_rvuCommit_fflags),
    .io_rvuMemory_req_valid                 (_vpu_io_rvuMemory_req_valid),
    .io_rvuMemory_req_bits_idx              (_vpu_io_rvuMemory_req_bits_idx),
    .io_rvuMemory_req_bits_addr             (_vpu_io_rvuMemory_req_bits_addr),
    .io_rvuMemory_req_bits_cmd              (_vpu_io_rvuMemory_req_bits_cmd),
    .io_rvuMemory_req_bits_data             (_vpu_io_rvuMemory_req_bits_data),
    .io_rvuMemory_req_bits_mask             (_vpu_io_rvuMemory_req_bits_mask),
    .io_rfData_0                            (_vpu_io_rfData_0),
    .io_rfData_1                            (_vpu_io_rfData_1),
    .io_rfData_2                            (_vpu_io_rfData_2),
    .io_rfData_3                            (_vpu_io_rfData_3),
    .io_rfData_4                            (_vpu_io_rfData_4),
    .io_rfData_5                            (_vpu_io_rfData_5),
    .io_rfData_6                            (_vpu_io_rfData_6),
    .io_rfData_7                            (_vpu_io_rfData_7),
    .io_rfData_8                            (_vpu_io_rfData_8),
    .io_rfData_9                            (_vpu_io_rfData_9),
    .io_rfData_10                           (_vpu_io_rfData_10),
    .io_rfData_11                           (_vpu_io_rfData_11),
    .io_rfData_12                           (_vpu_io_rfData_12),
    .io_rfData_13                           (_vpu_io_rfData_13),
    .io_rfData_14                           (_vpu_io_rfData_14),
    .io_rfData_15                           (_vpu_io_rfData_15),
    .io_rfData_16                           (_vpu_io_rfData_16),
    .io_rfData_17                           (_vpu_io_rfData_17),
    .io_rfData_18                           (_vpu_io_rfData_18),
    .io_rfData_19                           (_vpu_io_rfData_19),
    .io_rfData_20                           (_vpu_io_rfData_20),
    .io_rfData_21                           (_vpu_io_rfData_21),
    .io_rfData_22                           (_vpu_io_rfData_22),
    .io_rfData_23                           (_vpu_io_rfData_23),
    .io_rfData_24                           (_vpu_io_rfData_24),
    .io_rfData_25                           (_vpu_io_rfData_25),
    .io_rfData_26                           (_vpu_io_rfData_26),
    .io_rfData_27                           (_vpu_io_rfData_27),
    .io_rfData_28                           (_vpu_io_rfData_28),
    .io_rfData_29                           (_vpu_io_rfData_29),
    .io_rfData_30                           (_vpu_io_rfData_30),
    .io_rfData_31                           (_vpu_io_rfData_31)
  );
  assign auto_wfi_out_0 = x1_0_REG;	// @[Interrupts.scala:126:36]
endmodule

