Classic Timing Analyzer report for serial_1
Tue Aug 17 02:06:37 2010
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                      ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------+-------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From       ; To          ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------+-------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 7.113 ns                         ; rst        ; div_reg[3]  ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 19.599 ns                        ; rxd_buf[1] ; seg_data[1] ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -0.436 ns                        ; key_input  ; key_entry1  ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 152.79 MHz ( period = 6.545 ns ) ; key_entry2 ; key_entry1  ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; key_entry1 ; key_entry2  ; clk        ; clk      ; 8            ;
; Total number of failed paths ;                                          ;               ;                                  ;            ;             ;            ;          ; 8            ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------+-------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C5Q208C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                        ;
+-----------------------------------------+-----------------------------------------------------+---------------+---------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From          ; To            ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------+---------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 152.79 MHz ( period = 6.545 ns )                    ; key_entry2    ; key_entry1    ; clk        ; clk      ; None                        ; None                      ; 1.590 ns                ;
; N/A                                     ; 153.52 MHz ( period = 6.514 ns )                    ; div_reg[7]    ; div_reg[5]    ; clk        ; clk      ; None                        ; None                      ; 6.250 ns                ;
; N/A                                     ; 153.52 MHz ( period = 6.514 ns )                    ; div_reg[7]    ; div_reg[7]    ; clk        ; clk      ; None                        ; None                      ; 6.250 ns                ;
; N/A                                     ; 153.52 MHz ( period = 6.514 ns )                    ; div_reg[7]    ; div_reg[4]    ; clk        ; clk      ; None                        ; None                      ; 6.250 ns                ;
; N/A                                     ; 153.52 MHz ( period = 6.514 ns )                    ; div_reg[7]    ; div_reg[6]    ; clk        ; clk      ; None                        ; None                      ; 6.250 ns                ;
; N/A                                     ; 153.52 MHz ( period = 6.514 ns )                    ; div_reg[7]    ; div_reg[15]   ; clk        ; clk      ; None                        ; None                      ; 6.250 ns                ;
; N/A                                     ; 153.52 MHz ( period = 6.514 ns )                    ; div_reg[7]    ; div_reg[14]   ; clk        ; clk      ; None                        ; None                      ; 6.250 ns                ;
; N/A                                     ; 153.52 MHz ( period = 6.514 ns )                    ; div_reg[7]    ; div_reg[13]   ; clk        ; clk      ; None                        ; None                      ; 6.250 ns                ;
; N/A                                     ; 153.52 MHz ( period = 6.514 ns )                    ; div_reg[7]    ; div_reg[12]   ; clk        ; clk      ; None                        ; None                      ; 6.250 ns                ;
; N/A                                     ; 153.52 MHz ( period = 6.514 ns )                    ; div_reg[7]    ; div_reg[10]   ; clk        ; clk      ; None                        ; None                      ; 6.250 ns                ;
; N/A                                     ; 153.52 MHz ( period = 6.514 ns )                    ; div_reg[7]    ; div_reg[11]   ; clk        ; clk      ; None                        ; None                      ; 6.250 ns                ;
; N/A                                     ; 153.52 MHz ( period = 6.514 ns )                    ; div_reg[7]    ; div_reg[8]    ; clk        ; clk      ; None                        ; None                      ; 6.250 ns                ;
; N/A                                     ; 153.52 MHz ( period = 6.514 ns )                    ; div_reg[7]    ; div_reg[9]    ; clk        ; clk      ; None                        ; None                      ; 6.250 ns                ;
; N/A                                     ; 153.52 MHz ( period = 6.514 ns )                    ; div_reg[7]    ; div_reg[1]    ; clk        ; clk      ; None                        ; None                      ; 6.250 ns                ;
; N/A                                     ; 153.52 MHz ( period = 6.514 ns )                    ; div_reg[7]    ; div_reg[2]    ; clk        ; clk      ; None                        ; None                      ; 6.250 ns                ;
; N/A                                     ; 153.52 MHz ( period = 6.514 ns )                    ; div_reg[7]    ; div_reg[0]    ; clk        ; clk      ; None                        ; None                      ; 6.250 ns                ;
; N/A                                     ; 153.52 MHz ( period = 6.514 ns )                    ; div_reg[7]    ; div_reg[3]    ; clk        ; clk      ; None                        ; None                      ; 6.250 ns                ;
; N/A                                     ; 161.73 MHz ( period = 6.183 ns )                    ; div_reg[5]    ; div_reg[5]    ; clk        ; clk      ; None                        ; None                      ; 5.919 ns                ;
; N/A                                     ; 161.73 MHz ( period = 6.183 ns )                    ; div_reg[5]    ; div_reg[7]    ; clk        ; clk      ; None                        ; None                      ; 5.919 ns                ;
; N/A                                     ; 161.73 MHz ( period = 6.183 ns )                    ; div_reg[5]    ; div_reg[4]    ; clk        ; clk      ; None                        ; None                      ; 5.919 ns                ;
; N/A                                     ; 161.73 MHz ( period = 6.183 ns )                    ; div_reg[5]    ; div_reg[6]    ; clk        ; clk      ; None                        ; None                      ; 5.919 ns                ;
; N/A                                     ; 161.73 MHz ( period = 6.183 ns )                    ; div_reg[5]    ; div_reg[15]   ; clk        ; clk      ; None                        ; None                      ; 5.919 ns                ;
; N/A                                     ; 161.73 MHz ( period = 6.183 ns )                    ; div_reg[5]    ; div_reg[14]   ; clk        ; clk      ; None                        ; None                      ; 5.919 ns                ;
; N/A                                     ; 161.73 MHz ( period = 6.183 ns )                    ; div_reg[5]    ; div_reg[13]   ; clk        ; clk      ; None                        ; None                      ; 5.919 ns                ;
; N/A                                     ; 161.73 MHz ( period = 6.183 ns )                    ; div_reg[5]    ; div_reg[12]   ; clk        ; clk      ; None                        ; None                      ; 5.919 ns                ;
; N/A                                     ; 161.73 MHz ( period = 6.183 ns )                    ; div_reg[5]    ; div_reg[10]   ; clk        ; clk      ; None                        ; None                      ; 5.919 ns                ;
; N/A                                     ; 161.73 MHz ( period = 6.183 ns )                    ; div_reg[5]    ; div_reg[11]   ; clk        ; clk      ; None                        ; None                      ; 5.919 ns                ;
; N/A                                     ; 161.73 MHz ( period = 6.183 ns )                    ; div_reg[5]    ; div_reg[8]    ; clk        ; clk      ; None                        ; None                      ; 5.919 ns                ;
; N/A                                     ; 161.73 MHz ( period = 6.183 ns )                    ; div_reg[5]    ; div_reg[9]    ; clk        ; clk      ; None                        ; None                      ; 5.919 ns                ;
; N/A                                     ; 161.73 MHz ( period = 6.183 ns )                    ; div_reg[5]    ; div_reg[1]    ; clk        ; clk      ; None                        ; None                      ; 5.919 ns                ;
; N/A                                     ; 161.73 MHz ( period = 6.183 ns )                    ; div_reg[5]    ; div_reg[2]    ; clk        ; clk      ; None                        ; None                      ; 5.919 ns                ;
; N/A                                     ; 161.73 MHz ( period = 6.183 ns )                    ; div_reg[5]    ; div_reg[0]    ; clk        ; clk      ; None                        ; None                      ; 5.919 ns                ;
; N/A                                     ; 161.73 MHz ( period = 6.183 ns )                    ; div_reg[5]    ; div_reg[3]    ; clk        ; clk      ; None                        ; None                      ; 5.919 ns                ;
; N/A                                     ; 162.81 MHz ( period = 6.142 ns )                    ; div_reg[15]   ; div_reg[5]    ; clk        ; clk      ; None                        ; None                      ; 5.878 ns                ;
; N/A                                     ; 162.81 MHz ( period = 6.142 ns )                    ; div_reg[15]   ; div_reg[7]    ; clk        ; clk      ; None                        ; None                      ; 5.878 ns                ;
; N/A                                     ; 162.81 MHz ( period = 6.142 ns )                    ; div_reg[15]   ; div_reg[4]    ; clk        ; clk      ; None                        ; None                      ; 5.878 ns                ;
; N/A                                     ; 162.81 MHz ( period = 6.142 ns )                    ; div_reg[15]   ; div_reg[6]    ; clk        ; clk      ; None                        ; None                      ; 5.878 ns                ;
; N/A                                     ; 162.81 MHz ( period = 6.142 ns )                    ; div_reg[15]   ; div_reg[15]   ; clk        ; clk      ; None                        ; None                      ; 5.878 ns                ;
; N/A                                     ; 162.81 MHz ( period = 6.142 ns )                    ; div_reg[15]   ; div_reg[14]   ; clk        ; clk      ; None                        ; None                      ; 5.878 ns                ;
; N/A                                     ; 162.81 MHz ( period = 6.142 ns )                    ; div_reg[15]   ; div_reg[13]   ; clk        ; clk      ; None                        ; None                      ; 5.878 ns                ;
; N/A                                     ; 162.81 MHz ( period = 6.142 ns )                    ; div_reg[15]   ; div_reg[12]   ; clk        ; clk      ; None                        ; None                      ; 5.878 ns                ;
; N/A                                     ; 162.81 MHz ( period = 6.142 ns )                    ; div_reg[15]   ; div_reg[10]   ; clk        ; clk      ; None                        ; None                      ; 5.878 ns                ;
; N/A                                     ; 162.81 MHz ( period = 6.142 ns )                    ; div_reg[15]   ; div_reg[11]   ; clk        ; clk      ; None                        ; None                      ; 5.878 ns                ;
; N/A                                     ; 162.81 MHz ( period = 6.142 ns )                    ; div_reg[15]   ; div_reg[8]    ; clk        ; clk      ; None                        ; None                      ; 5.878 ns                ;
; N/A                                     ; 162.81 MHz ( period = 6.142 ns )                    ; div_reg[15]   ; div_reg[9]    ; clk        ; clk      ; None                        ; None                      ; 5.878 ns                ;
; N/A                                     ; 162.81 MHz ( period = 6.142 ns )                    ; div_reg[15]   ; div_reg[1]    ; clk        ; clk      ; None                        ; None                      ; 5.878 ns                ;
; N/A                                     ; 162.81 MHz ( period = 6.142 ns )                    ; div_reg[15]   ; div_reg[2]    ; clk        ; clk      ; None                        ; None                      ; 5.878 ns                ;
; N/A                                     ; 162.81 MHz ( period = 6.142 ns )                    ; div_reg[15]   ; div_reg[0]    ; clk        ; clk      ; None                        ; None                      ; 5.878 ns                ;
; N/A                                     ; 162.81 MHz ( period = 6.142 ns )                    ; div_reg[15]   ; div_reg[3]    ; clk        ; clk      ; None                        ; None                      ; 5.878 ns                ;
; N/A                                     ; 162.87 MHz ( period = 6.140 ns )                    ; div_reg[13]   ; div_reg[5]    ; clk        ; clk      ; None                        ; None                      ; 5.876 ns                ;
; N/A                                     ; 162.87 MHz ( period = 6.140 ns )                    ; div_reg[13]   ; div_reg[7]    ; clk        ; clk      ; None                        ; None                      ; 5.876 ns                ;
; N/A                                     ; 162.87 MHz ( period = 6.140 ns )                    ; div_reg[13]   ; div_reg[4]    ; clk        ; clk      ; None                        ; None                      ; 5.876 ns                ;
; N/A                                     ; 162.87 MHz ( period = 6.140 ns )                    ; div_reg[13]   ; div_reg[6]    ; clk        ; clk      ; None                        ; None                      ; 5.876 ns                ;
; N/A                                     ; 162.87 MHz ( period = 6.140 ns )                    ; div_reg[13]   ; div_reg[15]   ; clk        ; clk      ; None                        ; None                      ; 5.876 ns                ;
; N/A                                     ; 162.87 MHz ( period = 6.140 ns )                    ; div_reg[13]   ; div_reg[14]   ; clk        ; clk      ; None                        ; None                      ; 5.876 ns                ;
; N/A                                     ; 162.87 MHz ( period = 6.140 ns )                    ; div_reg[13]   ; div_reg[13]   ; clk        ; clk      ; None                        ; None                      ; 5.876 ns                ;
; N/A                                     ; 162.87 MHz ( period = 6.140 ns )                    ; div_reg[13]   ; div_reg[12]   ; clk        ; clk      ; None                        ; None                      ; 5.876 ns                ;
; N/A                                     ; 162.87 MHz ( period = 6.140 ns )                    ; div_reg[13]   ; div_reg[10]   ; clk        ; clk      ; None                        ; None                      ; 5.876 ns                ;
; N/A                                     ; 162.87 MHz ( period = 6.140 ns )                    ; div_reg[13]   ; div_reg[11]   ; clk        ; clk      ; None                        ; None                      ; 5.876 ns                ;
; N/A                                     ; 162.87 MHz ( period = 6.140 ns )                    ; div_reg[13]   ; div_reg[8]    ; clk        ; clk      ; None                        ; None                      ; 5.876 ns                ;
; N/A                                     ; 162.87 MHz ( period = 6.140 ns )                    ; div_reg[13]   ; div_reg[9]    ; clk        ; clk      ; None                        ; None                      ; 5.876 ns                ;
; N/A                                     ; 162.87 MHz ( period = 6.140 ns )                    ; div_reg[13]   ; div_reg[1]    ; clk        ; clk      ; None                        ; None                      ; 5.876 ns                ;
; N/A                                     ; 162.87 MHz ( period = 6.140 ns )                    ; div_reg[13]   ; div_reg[2]    ; clk        ; clk      ; None                        ; None                      ; 5.876 ns                ;
; N/A                                     ; 162.87 MHz ( period = 6.140 ns )                    ; div_reg[13]   ; div_reg[0]    ; clk        ; clk      ; None                        ; None                      ; 5.876 ns                ;
; N/A                                     ; 162.87 MHz ( period = 6.140 ns )                    ; div_reg[13]   ; div_reg[3]    ; clk        ; clk      ; None                        ; None                      ; 5.876 ns                ;
; N/A                                     ; 163.29 MHz ( period = 6.124 ns )                    ; div_reg[4]    ; div_reg[5]    ; clk        ; clk      ; None                        ; None                      ; 5.860 ns                ;
; N/A                                     ; 163.29 MHz ( period = 6.124 ns )                    ; div_reg[4]    ; div_reg[7]    ; clk        ; clk      ; None                        ; None                      ; 5.860 ns                ;
; N/A                                     ; 163.29 MHz ( period = 6.124 ns )                    ; div_reg[4]    ; div_reg[4]    ; clk        ; clk      ; None                        ; None                      ; 5.860 ns                ;
; N/A                                     ; 163.29 MHz ( period = 6.124 ns )                    ; div_reg[4]    ; div_reg[6]    ; clk        ; clk      ; None                        ; None                      ; 5.860 ns                ;
; N/A                                     ; 163.29 MHz ( period = 6.124 ns )                    ; div_reg[4]    ; div_reg[15]   ; clk        ; clk      ; None                        ; None                      ; 5.860 ns                ;
; N/A                                     ; 163.29 MHz ( period = 6.124 ns )                    ; div_reg[4]    ; div_reg[14]   ; clk        ; clk      ; None                        ; None                      ; 5.860 ns                ;
; N/A                                     ; 163.29 MHz ( period = 6.124 ns )                    ; div_reg[4]    ; div_reg[13]   ; clk        ; clk      ; None                        ; None                      ; 5.860 ns                ;
; N/A                                     ; 163.29 MHz ( period = 6.124 ns )                    ; div_reg[4]    ; div_reg[12]   ; clk        ; clk      ; None                        ; None                      ; 5.860 ns                ;
; N/A                                     ; 163.29 MHz ( period = 6.124 ns )                    ; div_reg[4]    ; div_reg[10]   ; clk        ; clk      ; None                        ; None                      ; 5.860 ns                ;
; N/A                                     ; 163.29 MHz ( period = 6.124 ns )                    ; div_reg[4]    ; div_reg[11]   ; clk        ; clk      ; None                        ; None                      ; 5.860 ns                ;
; N/A                                     ; 163.29 MHz ( period = 6.124 ns )                    ; div_reg[4]    ; div_reg[8]    ; clk        ; clk      ; None                        ; None                      ; 5.860 ns                ;
; N/A                                     ; 163.29 MHz ( period = 6.124 ns )                    ; div_reg[4]    ; div_reg[9]    ; clk        ; clk      ; None                        ; None                      ; 5.860 ns                ;
; N/A                                     ; 163.29 MHz ( period = 6.124 ns )                    ; div_reg[4]    ; div_reg[1]    ; clk        ; clk      ; None                        ; None                      ; 5.860 ns                ;
; N/A                                     ; 163.29 MHz ( period = 6.124 ns )                    ; div_reg[4]    ; div_reg[2]    ; clk        ; clk      ; None                        ; None                      ; 5.860 ns                ;
; N/A                                     ; 163.29 MHz ( period = 6.124 ns )                    ; div_reg[4]    ; div_reg[0]    ; clk        ; clk      ; None                        ; None                      ; 5.860 ns                ;
; N/A                                     ; 163.29 MHz ( period = 6.124 ns )                    ; div_reg[4]    ; div_reg[3]    ; clk        ; clk      ; None                        ; None                      ; 5.860 ns                ;
; N/A                                     ; 164.64 MHz ( period = 6.074 ns )                    ; div_reg[14]   ; div_reg[5]    ; clk        ; clk      ; None                        ; None                      ; 5.810 ns                ;
; N/A                                     ; 164.64 MHz ( period = 6.074 ns )                    ; div_reg[14]   ; div_reg[7]    ; clk        ; clk      ; None                        ; None                      ; 5.810 ns                ;
; N/A                                     ; 164.64 MHz ( period = 6.074 ns )                    ; div_reg[14]   ; div_reg[4]    ; clk        ; clk      ; None                        ; None                      ; 5.810 ns                ;
; N/A                                     ; 164.64 MHz ( period = 6.074 ns )                    ; div_reg[14]   ; div_reg[6]    ; clk        ; clk      ; None                        ; None                      ; 5.810 ns                ;
; N/A                                     ; 164.64 MHz ( period = 6.074 ns )                    ; div_reg[14]   ; div_reg[15]   ; clk        ; clk      ; None                        ; None                      ; 5.810 ns                ;
; N/A                                     ; 164.64 MHz ( period = 6.074 ns )                    ; div_reg[14]   ; div_reg[14]   ; clk        ; clk      ; None                        ; None                      ; 5.810 ns                ;
; N/A                                     ; 164.64 MHz ( period = 6.074 ns )                    ; div_reg[14]   ; div_reg[13]   ; clk        ; clk      ; None                        ; None                      ; 5.810 ns                ;
; N/A                                     ; 164.64 MHz ( period = 6.074 ns )                    ; div_reg[14]   ; div_reg[12]   ; clk        ; clk      ; None                        ; None                      ; 5.810 ns                ;
; N/A                                     ; 164.64 MHz ( period = 6.074 ns )                    ; div_reg[14]   ; div_reg[10]   ; clk        ; clk      ; None                        ; None                      ; 5.810 ns                ;
; N/A                                     ; 164.64 MHz ( period = 6.074 ns )                    ; div_reg[14]   ; div_reg[11]   ; clk        ; clk      ; None                        ; None                      ; 5.810 ns                ;
; N/A                                     ; 164.64 MHz ( period = 6.074 ns )                    ; div_reg[14]   ; div_reg[8]    ; clk        ; clk      ; None                        ; None                      ; 5.810 ns                ;
; N/A                                     ; 164.64 MHz ( period = 6.074 ns )                    ; div_reg[14]   ; div_reg[9]    ; clk        ; clk      ; None                        ; None                      ; 5.810 ns                ;
; N/A                                     ; 164.64 MHz ( period = 6.074 ns )                    ; div_reg[14]   ; div_reg[1]    ; clk        ; clk      ; None                        ; None                      ; 5.810 ns                ;
; N/A                                     ; 164.64 MHz ( period = 6.074 ns )                    ; div_reg[14]   ; div_reg[2]    ; clk        ; clk      ; None                        ; None                      ; 5.810 ns                ;
; N/A                                     ; 164.64 MHz ( period = 6.074 ns )                    ; div_reg[14]   ; div_reg[0]    ; clk        ; clk      ; None                        ; None                      ; 5.810 ns                ;
; N/A                                     ; 164.64 MHz ( period = 6.074 ns )                    ; div_reg[14]   ; div_reg[3]    ; clk        ; clk      ; None                        ; None                      ; 5.810 ns                ;
; N/A                                     ; 167.25 MHz ( period = 5.979 ns )                    ; div_reg[3]    ; div_reg[5]    ; clk        ; clk      ; None                        ; None                      ; 5.715 ns                ;
; N/A                                     ; 167.25 MHz ( period = 5.979 ns )                    ; div_reg[3]    ; div_reg[7]    ; clk        ; clk      ; None                        ; None                      ; 5.715 ns                ;
; N/A                                     ; 167.25 MHz ( period = 5.979 ns )                    ; div_reg[3]    ; div_reg[4]    ; clk        ; clk      ; None                        ; None                      ; 5.715 ns                ;
; N/A                                     ; 167.25 MHz ( period = 5.979 ns )                    ; div_reg[3]    ; div_reg[6]    ; clk        ; clk      ; None                        ; None                      ; 5.715 ns                ;
; N/A                                     ; 167.25 MHz ( period = 5.979 ns )                    ; div_reg[3]    ; div_reg[15]   ; clk        ; clk      ; None                        ; None                      ; 5.715 ns                ;
; N/A                                     ; 167.25 MHz ( period = 5.979 ns )                    ; div_reg[3]    ; div_reg[14]   ; clk        ; clk      ; None                        ; None                      ; 5.715 ns                ;
; N/A                                     ; 167.25 MHz ( period = 5.979 ns )                    ; div_reg[3]    ; div_reg[13]   ; clk        ; clk      ; None                        ; None                      ; 5.715 ns                ;
; N/A                                     ; 167.25 MHz ( period = 5.979 ns )                    ; div_reg[3]    ; div_reg[12]   ; clk        ; clk      ; None                        ; None                      ; 5.715 ns                ;
; N/A                                     ; 167.25 MHz ( period = 5.979 ns )                    ; div_reg[3]    ; div_reg[10]   ; clk        ; clk      ; None                        ; None                      ; 5.715 ns                ;
; N/A                                     ; 167.25 MHz ( period = 5.979 ns )                    ; div_reg[3]    ; div_reg[11]   ; clk        ; clk      ; None                        ; None                      ; 5.715 ns                ;
; N/A                                     ; 167.25 MHz ( period = 5.979 ns )                    ; div_reg[3]    ; div_reg[8]    ; clk        ; clk      ; None                        ; None                      ; 5.715 ns                ;
; N/A                                     ; 167.25 MHz ( period = 5.979 ns )                    ; div_reg[3]    ; div_reg[9]    ; clk        ; clk      ; None                        ; None                      ; 5.715 ns                ;
; N/A                                     ; 167.25 MHz ( period = 5.979 ns )                    ; div_reg[3]    ; div_reg[1]    ; clk        ; clk      ; None                        ; None                      ; 5.715 ns                ;
; N/A                                     ; 167.25 MHz ( period = 5.979 ns )                    ; div_reg[3]    ; div_reg[2]    ; clk        ; clk      ; None                        ; None                      ; 5.715 ns                ;
; N/A                                     ; 167.25 MHz ( period = 5.979 ns )                    ; div_reg[3]    ; div_reg[0]    ; clk        ; clk      ; None                        ; None                      ; 5.715 ns                ;
; N/A                                     ; 167.25 MHz ( period = 5.979 ns )                    ; div_reg[3]    ; div_reg[3]    ; clk        ; clk      ; None                        ; None                      ; 5.715 ns                ;
; N/A                                     ; 170.01 MHz ( period = 5.882 ns )                    ; div_reg[8]    ; div_reg[5]    ; clk        ; clk      ; None                        ; None                      ; 5.618 ns                ;
; N/A                                     ; 170.01 MHz ( period = 5.882 ns )                    ; div_reg[8]    ; div_reg[7]    ; clk        ; clk      ; None                        ; None                      ; 5.618 ns                ;
; N/A                                     ; 170.01 MHz ( period = 5.882 ns )                    ; div_reg[8]    ; div_reg[4]    ; clk        ; clk      ; None                        ; None                      ; 5.618 ns                ;
; N/A                                     ; 170.01 MHz ( period = 5.882 ns )                    ; div_reg[8]    ; div_reg[6]    ; clk        ; clk      ; None                        ; None                      ; 5.618 ns                ;
; N/A                                     ; 170.01 MHz ( period = 5.882 ns )                    ; div_reg[8]    ; div_reg[15]   ; clk        ; clk      ; None                        ; None                      ; 5.618 ns                ;
; N/A                                     ; 170.01 MHz ( period = 5.882 ns )                    ; div_reg[8]    ; div_reg[14]   ; clk        ; clk      ; None                        ; None                      ; 5.618 ns                ;
; N/A                                     ; 170.01 MHz ( period = 5.882 ns )                    ; div_reg[8]    ; div_reg[13]   ; clk        ; clk      ; None                        ; None                      ; 5.618 ns                ;
; N/A                                     ; 170.01 MHz ( period = 5.882 ns )                    ; div_reg[8]    ; div_reg[12]   ; clk        ; clk      ; None                        ; None                      ; 5.618 ns                ;
; N/A                                     ; 170.01 MHz ( period = 5.882 ns )                    ; div_reg[8]    ; div_reg[10]   ; clk        ; clk      ; None                        ; None                      ; 5.618 ns                ;
; N/A                                     ; 170.01 MHz ( period = 5.882 ns )                    ; div_reg[8]    ; div_reg[11]   ; clk        ; clk      ; None                        ; None                      ; 5.618 ns                ;
; N/A                                     ; 170.01 MHz ( period = 5.882 ns )                    ; div_reg[8]    ; div_reg[8]    ; clk        ; clk      ; None                        ; None                      ; 5.618 ns                ;
; N/A                                     ; 170.01 MHz ( period = 5.882 ns )                    ; div_reg[8]    ; div_reg[9]    ; clk        ; clk      ; None                        ; None                      ; 5.618 ns                ;
; N/A                                     ; 170.01 MHz ( period = 5.882 ns )                    ; div_reg[8]    ; div_reg[1]    ; clk        ; clk      ; None                        ; None                      ; 5.618 ns                ;
; N/A                                     ; 170.01 MHz ( period = 5.882 ns )                    ; div_reg[8]    ; div_reg[2]    ; clk        ; clk      ; None                        ; None                      ; 5.618 ns                ;
; N/A                                     ; 170.01 MHz ( period = 5.882 ns )                    ; div_reg[8]    ; div_reg[0]    ; clk        ; clk      ; None                        ; None                      ; 5.618 ns                ;
; N/A                                     ; 170.01 MHz ( period = 5.882 ns )                    ; div_reg[8]    ; div_reg[3]    ; clk        ; clk      ; None                        ; None                      ; 5.618 ns                ;
; N/A                                     ; 171.44 MHz ( period = 5.833 ns )                    ; div_reg[10]   ; div_reg[5]    ; clk        ; clk      ; None                        ; None                      ; 5.569 ns                ;
; N/A                                     ; 171.44 MHz ( period = 5.833 ns )                    ; div_reg[10]   ; div_reg[7]    ; clk        ; clk      ; None                        ; None                      ; 5.569 ns                ;
; N/A                                     ; 171.44 MHz ( period = 5.833 ns )                    ; div_reg[10]   ; div_reg[4]    ; clk        ; clk      ; None                        ; None                      ; 5.569 ns                ;
; N/A                                     ; 171.44 MHz ( period = 5.833 ns )                    ; div_reg[10]   ; div_reg[6]    ; clk        ; clk      ; None                        ; None                      ; 5.569 ns                ;
; N/A                                     ; 171.44 MHz ( period = 5.833 ns )                    ; div_reg[10]   ; div_reg[15]   ; clk        ; clk      ; None                        ; None                      ; 5.569 ns                ;
; N/A                                     ; 171.44 MHz ( period = 5.833 ns )                    ; div_reg[10]   ; div_reg[14]   ; clk        ; clk      ; None                        ; None                      ; 5.569 ns                ;
; N/A                                     ; 171.44 MHz ( period = 5.833 ns )                    ; div_reg[10]   ; div_reg[13]   ; clk        ; clk      ; None                        ; None                      ; 5.569 ns                ;
; N/A                                     ; 171.44 MHz ( period = 5.833 ns )                    ; div_reg[10]   ; div_reg[12]   ; clk        ; clk      ; None                        ; None                      ; 5.569 ns                ;
; N/A                                     ; 171.44 MHz ( period = 5.833 ns )                    ; div_reg[10]   ; div_reg[10]   ; clk        ; clk      ; None                        ; None                      ; 5.569 ns                ;
; N/A                                     ; 171.44 MHz ( period = 5.833 ns )                    ; div_reg[10]   ; div_reg[11]   ; clk        ; clk      ; None                        ; None                      ; 5.569 ns                ;
; N/A                                     ; 171.44 MHz ( period = 5.833 ns )                    ; div_reg[10]   ; div_reg[8]    ; clk        ; clk      ; None                        ; None                      ; 5.569 ns                ;
; N/A                                     ; 171.44 MHz ( period = 5.833 ns )                    ; div_reg[10]   ; div_reg[9]    ; clk        ; clk      ; None                        ; None                      ; 5.569 ns                ;
; N/A                                     ; 171.44 MHz ( period = 5.833 ns )                    ; div_reg[10]   ; div_reg[1]    ; clk        ; clk      ; None                        ; None                      ; 5.569 ns                ;
; N/A                                     ; 171.44 MHz ( period = 5.833 ns )                    ; div_reg[10]   ; div_reg[2]    ; clk        ; clk      ; None                        ; None                      ; 5.569 ns                ;
; N/A                                     ; 171.44 MHz ( period = 5.833 ns )                    ; div_reg[10]   ; div_reg[0]    ; clk        ; clk      ; None                        ; None                      ; 5.569 ns                ;
; N/A                                     ; 171.44 MHz ( period = 5.833 ns )                    ; div_reg[10]   ; div_reg[3]    ; clk        ; clk      ; None                        ; None                      ; 5.569 ns                ;
; N/A                                     ; 172.41 MHz ( period = 5.800 ns )                    ; cnt_delay[11] ; key_entry1    ; clk        ; clk      ; None                        ; None                      ; 5.527 ns                ;
; N/A                                     ; 173.13 MHz ( period = 5.776 ns )                    ; div_reg[11]   ; div_reg[5]    ; clk        ; clk      ; None                        ; None                      ; 5.512 ns                ;
; N/A                                     ; 173.13 MHz ( period = 5.776 ns )                    ; div_reg[11]   ; div_reg[7]    ; clk        ; clk      ; None                        ; None                      ; 5.512 ns                ;
; N/A                                     ; 173.13 MHz ( period = 5.776 ns )                    ; div_reg[11]   ; div_reg[4]    ; clk        ; clk      ; None                        ; None                      ; 5.512 ns                ;
; N/A                                     ; 173.13 MHz ( period = 5.776 ns )                    ; div_reg[11]   ; div_reg[6]    ; clk        ; clk      ; None                        ; None                      ; 5.512 ns                ;
; N/A                                     ; 173.13 MHz ( period = 5.776 ns )                    ; div_reg[11]   ; div_reg[15]   ; clk        ; clk      ; None                        ; None                      ; 5.512 ns                ;
; N/A                                     ; 173.13 MHz ( period = 5.776 ns )                    ; div_reg[11]   ; div_reg[14]   ; clk        ; clk      ; None                        ; None                      ; 5.512 ns                ;
; N/A                                     ; 173.13 MHz ( period = 5.776 ns )                    ; div_reg[11]   ; div_reg[13]   ; clk        ; clk      ; None                        ; None                      ; 5.512 ns                ;
; N/A                                     ; 173.13 MHz ( period = 5.776 ns )                    ; div_reg[11]   ; div_reg[12]   ; clk        ; clk      ; None                        ; None                      ; 5.512 ns                ;
; N/A                                     ; 173.13 MHz ( period = 5.776 ns )                    ; div_reg[11]   ; div_reg[10]   ; clk        ; clk      ; None                        ; None                      ; 5.512 ns                ;
; N/A                                     ; 173.13 MHz ( period = 5.776 ns )                    ; div_reg[11]   ; div_reg[11]   ; clk        ; clk      ; None                        ; None                      ; 5.512 ns                ;
; N/A                                     ; 173.13 MHz ( period = 5.776 ns )                    ; div_reg[11]   ; div_reg[8]    ; clk        ; clk      ; None                        ; None                      ; 5.512 ns                ;
; N/A                                     ; 173.13 MHz ( period = 5.776 ns )                    ; div_reg[11]   ; div_reg[9]    ; clk        ; clk      ; None                        ; None                      ; 5.512 ns                ;
; N/A                                     ; 173.13 MHz ( period = 5.776 ns )                    ; div_reg[11]   ; div_reg[1]    ; clk        ; clk      ; None                        ; None                      ; 5.512 ns                ;
; N/A                                     ; 173.13 MHz ( period = 5.776 ns )                    ; div_reg[11]   ; div_reg[2]    ; clk        ; clk      ; None                        ; None                      ; 5.512 ns                ;
; N/A                                     ; 173.13 MHz ( period = 5.776 ns )                    ; div_reg[11]   ; div_reg[0]    ; clk        ; clk      ; None                        ; None                      ; 5.512 ns                ;
; N/A                                     ; 173.13 MHz ( period = 5.776 ns )                    ; div_reg[11]   ; div_reg[3]    ; clk        ; clk      ; None                        ; None                      ; 5.512 ns                ;
; N/A                                     ; 174.00 MHz ( period = 5.747 ns )                    ; cnt_delay[11] ; cnt_delay[18] ; clk        ; clk      ; None                        ; None                      ; 5.483 ns                ;
; N/A                                     ; 174.00 MHz ( period = 5.747 ns )                    ; cnt_delay[11] ; cnt_delay[19] ; clk        ; clk      ; None                        ; None                      ; 5.483 ns                ;
; N/A                                     ; 174.00 MHz ( period = 5.747 ns )                    ; cnt_delay[11] ; cnt_delay[13] ; clk        ; clk      ; None                        ; None                      ; 5.483 ns                ;
; N/A                                     ; 174.00 MHz ( period = 5.747 ns )                    ; cnt_delay[11] ; cnt_delay[12] ; clk        ; clk      ; None                        ; None                      ; 5.483 ns                ;
; N/A                                     ; 174.00 MHz ( period = 5.747 ns )                    ; cnt_delay[11] ; cnt_delay[10] ; clk        ; clk      ; None                        ; None                      ; 5.483 ns                ;
; N/A                                     ; 174.00 MHz ( period = 5.747 ns )                    ; cnt_delay[11] ; cnt_delay[11] ; clk        ; clk      ; None                        ; None                      ; 5.483 ns                ;
; N/A                                     ; 174.00 MHz ( period = 5.747 ns )                    ; cnt_delay[11] ; cnt_delay[15] ; clk        ; clk      ; None                        ; None                      ; 5.483 ns                ;
; N/A                                     ; 174.00 MHz ( period = 5.747 ns )                    ; cnt_delay[11] ; cnt_delay[14] ; clk        ; clk      ; None                        ; None                      ; 5.483 ns                ;
; N/A                                     ; 174.00 MHz ( period = 5.747 ns )                    ; cnt_delay[11] ; cnt_delay[17] ; clk        ; clk      ; None                        ; None                      ; 5.483 ns                ;
; N/A                                     ; 174.00 MHz ( period = 5.747 ns )                    ; cnt_delay[11] ; cnt_delay[16] ; clk        ; clk      ; None                        ; None                      ; 5.483 ns                ;
; N/A                                     ; 175.25 MHz ( period = 5.706 ns )                    ; div_reg[1]    ; div_reg[5]    ; clk        ; clk      ; None                        ; None                      ; 5.442 ns                ;
; N/A                                     ; 175.25 MHz ( period = 5.706 ns )                    ; div_reg[1]    ; div_reg[7]    ; clk        ; clk      ; None                        ; None                      ; 5.442 ns                ;
; N/A                                     ; 175.25 MHz ( period = 5.706 ns )                    ; div_reg[1]    ; div_reg[4]    ; clk        ; clk      ; None                        ; None                      ; 5.442 ns                ;
; N/A                                     ; 175.25 MHz ( period = 5.706 ns )                    ; div_reg[1]    ; div_reg[6]    ; clk        ; clk      ; None                        ; None                      ; 5.442 ns                ;
; N/A                                     ; 175.25 MHz ( period = 5.706 ns )                    ; div_reg[1]    ; div_reg[15]   ; clk        ; clk      ; None                        ; None                      ; 5.442 ns                ;
; N/A                                     ; 175.25 MHz ( period = 5.706 ns )                    ; div_reg[1]    ; div_reg[14]   ; clk        ; clk      ; None                        ; None                      ; 5.442 ns                ;
; N/A                                     ; 175.25 MHz ( period = 5.706 ns )                    ; div_reg[1]    ; div_reg[13]   ; clk        ; clk      ; None                        ; None                      ; 5.442 ns                ;
; N/A                                     ; 175.25 MHz ( period = 5.706 ns )                    ; div_reg[1]    ; div_reg[12]   ; clk        ; clk      ; None                        ; None                      ; 5.442 ns                ;
; N/A                                     ; 175.25 MHz ( period = 5.706 ns )                    ; div_reg[1]    ; div_reg[10]   ; clk        ; clk      ; None                        ; None                      ; 5.442 ns                ;
; N/A                                     ; 175.25 MHz ( period = 5.706 ns )                    ; div_reg[1]    ; div_reg[11]   ; clk        ; clk      ; None                        ; None                      ; 5.442 ns                ;
; N/A                                     ; 175.25 MHz ( period = 5.706 ns )                    ; div_reg[1]    ; div_reg[8]    ; clk        ; clk      ; None                        ; None                      ; 5.442 ns                ;
; N/A                                     ; 175.25 MHz ( period = 5.706 ns )                    ; div_reg[1]    ; div_reg[9]    ; clk        ; clk      ; None                        ; None                      ; 5.442 ns                ;
; N/A                                     ; 175.25 MHz ( period = 5.706 ns )                    ; div_reg[1]    ; div_reg[1]    ; clk        ; clk      ; None                        ; None                      ; 5.442 ns                ;
; N/A                                     ; 175.25 MHz ( period = 5.706 ns )                    ; div_reg[1]    ; div_reg[2]    ; clk        ; clk      ; None                        ; None                      ; 5.442 ns                ;
; N/A                                     ; 175.25 MHz ( period = 5.706 ns )                    ; div_reg[1]    ; div_reg[0]    ; clk        ; clk      ; None                        ; None                      ; 5.442 ns                ;
; N/A                                     ; 175.25 MHz ( period = 5.706 ns )                    ; div_reg[1]    ; div_reg[3]    ; clk        ; clk      ; None                        ; None                      ; 5.442 ns                ;
; N/A                                     ; 175.32 MHz ( period = 5.704 ns )                    ; div_reg[6]    ; div_reg[6]    ; clk        ; clk      ; None                        ; None                      ; 5.440 ns                ;
; N/A                                     ; 175.32 MHz ( period = 5.704 ns )                    ; div_reg[6]    ; div_reg[15]   ; clk        ; clk      ; None                        ; None                      ; 5.440 ns                ;
; N/A                                     ; 175.32 MHz ( period = 5.704 ns )                    ; div_reg[6]    ; div_reg[14]   ; clk        ; clk      ; None                        ; None                      ; 5.440 ns                ;
; N/A                                     ; 175.32 MHz ( period = 5.704 ns )                    ; div_reg[6]    ; div_reg[13]   ; clk        ; clk      ; None                        ; None                      ; 5.440 ns                ;
; N/A                                     ; 175.32 MHz ( period = 5.704 ns )                    ; div_reg[6]    ; div_reg[12]   ; clk        ; clk      ; None                        ; None                      ; 5.440 ns                ;
; N/A                                     ; 175.32 MHz ( period = 5.704 ns )                    ; div_reg[6]    ; div_reg[10]   ; clk        ; clk      ; None                        ; None                      ; 5.440 ns                ;
; N/A                                     ; 175.32 MHz ( period = 5.704 ns )                    ; div_reg[6]    ; div_reg[11]   ; clk        ; clk      ; None                        ; None                      ; 5.440 ns                ;
; N/A                                     ; 175.32 MHz ( period = 5.704 ns )                    ; div_reg[6]    ; div_reg[8]    ; clk        ; clk      ; None                        ; None                      ; 5.440 ns                ;
; N/A                                     ; 175.32 MHz ( period = 5.704 ns )                    ; div_reg[6]    ; div_reg[9]    ; clk        ; clk      ; None                        ; None                      ; 5.440 ns                ;
; N/A                                     ; 175.32 MHz ( period = 5.704 ns )                    ; div_reg[6]    ; div_reg[1]    ; clk        ; clk      ; None                        ; None                      ; 5.440 ns                ;
; N/A                                     ; 175.32 MHz ( period = 5.704 ns )                    ; div_reg[6]    ; div_reg[2]    ; clk        ; clk      ; None                        ; None                      ; 5.440 ns                ;
; N/A                                     ; 175.32 MHz ( period = 5.704 ns )                    ; div_reg[6]    ; div_reg[0]    ; clk        ; clk      ; None                        ; None                      ; 5.440 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;               ;               ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------------+---------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                               ;
+------------------------------------------+------------+------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From       ; To         ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+------------+------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; key_entry1 ; key_entry2 ; clk        ; clk      ; None                       ; None                       ; 1.545 ns                 ;
; Not operational: Clock Skew > Data Delay ; key_entry1 ; txd_buf[1] ; clk        ; clk      ; None                       ; None                       ; 2.619 ns                 ;
; Not operational: Clock Skew > Data Delay ; key_entry1 ; txd_buf[2] ; clk        ; clk      ; None                       ; None                       ; 2.619 ns                 ;
; Not operational: Clock Skew > Data Delay ; key_entry1 ; txd_buf[3] ; clk        ; clk      ; None                       ; None                       ; 2.619 ns                 ;
; Not operational: Clock Skew > Data Delay ; key_entry1 ; txd_buf[5] ; clk        ; clk      ; None                       ; None                       ; 2.619 ns                 ;
; Not operational: Clock Skew > Data Delay ; key_entry1 ; txd_buf[6] ; clk        ; clk      ; None                       ; None                       ; 2.619 ns                 ;
; Not operational: Clock Skew > Data Delay ; key_entry1 ; txd_buf[0] ; clk        ; clk      ; None                       ; None                       ; 2.619 ns                 ;
; Not operational: Clock Skew > Data Delay ; key_entry1 ; txd_buf[4] ; clk        ; clk      ; None                       ; None                       ; 2.691 ns                 ;
+------------------------------------------+------------+------------+------------+----------+----------------------------+----------------------------+--------------------------+


+---------------------------------------------------------------------------+
; tsu                                                                       ;
+-------+--------------+------------+-----------+----------------+----------+
; Slack ; Required tsu ; Actual tsu ; From      ; To             ; To Clock ;
+-------+--------------+------------+-----------+----------------+----------+
; N/A   ; None         ; 7.113 ns   ; rst       ; div_reg[5]     ; clk      ;
; N/A   ; None         ; 7.113 ns   ; rst       ; div_reg[7]     ; clk      ;
; N/A   ; None         ; 7.113 ns   ; rst       ; div_reg[4]     ; clk      ;
; N/A   ; None         ; 7.113 ns   ; rst       ; div_reg[6]     ; clk      ;
; N/A   ; None         ; 7.113 ns   ; rst       ; div_reg[15]    ; clk      ;
; N/A   ; None         ; 7.113 ns   ; rst       ; div_reg[14]    ; clk      ;
; N/A   ; None         ; 7.113 ns   ; rst       ; div_reg[13]    ; clk      ;
; N/A   ; None         ; 7.113 ns   ; rst       ; div_reg[12]    ; clk      ;
; N/A   ; None         ; 7.113 ns   ; rst       ; div_reg[10]    ; clk      ;
; N/A   ; None         ; 7.113 ns   ; rst       ; div_reg[11]    ; clk      ;
; N/A   ; None         ; 7.113 ns   ; rst       ; div_reg[8]     ; clk      ;
; N/A   ; None         ; 7.113 ns   ; rst       ; div_reg[9]     ; clk      ;
; N/A   ; None         ; 7.113 ns   ; rst       ; div_reg[1]     ; clk      ;
; N/A   ; None         ; 7.113 ns   ; rst       ; div_reg[2]     ; clk      ;
; N/A   ; None         ; 7.113 ns   ; rst       ; div_reg[0]     ; clk      ;
; N/A   ; None         ; 7.113 ns   ; rst       ; div_reg[3]     ; clk      ;
; N/A   ; None         ; 6.962 ns   ; rst       ; cnt_delay[8]   ; clk      ;
; N/A   ; None         ; 6.962 ns   ; rst       ; cnt_delay[6]   ; clk      ;
; N/A   ; None         ; 6.962 ns   ; rst       ; cnt_delay[7]   ; clk      ;
; N/A   ; None         ; 6.962 ns   ; rst       ; cnt_delay[4]   ; clk      ;
; N/A   ; None         ; 6.962 ns   ; rst       ; cnt_delay[5]   ; clk      ;
; N/A   ; None         ; 6.962 ns   ; rst       ; cnt_delay[2]   ; clk      ;
; N/A   ; None         ; 6.962 ns   ; rst       ; cnt_delay[3]   ; clk      ;
; N/A   ; None         ; 6.962 ns   ; rst       ; cnt_delay[1]   ; clk      ;
; N/A   ; None         ; 6.962 ns   ; rst       ; cnt_delay[0]   ; clk      ;
; N/A   ; None         ; 6.962 ns   ; rst       ; cnt_delay[9]   ; clk      ;
; N/A   ; None         ; 6.547 ns   ; rst       ; cnt_delay[18]  ; clk      ;
; N/A   ; None         ; 6.547 ns   ; rst       ; cnt_delay[19]  ; clk      ;
; N/A   ; None         ; 6.547 ns   ; rst       ; cnt_delay[13]  ; clk      ;
; N/A   ; None         ; 6.547 ns   ; rst       ; cnt_delay[12]  ; clk      ;
; N/A   ; None         ; 6.547 ns   ; rst       ; cnt_delay[10]  ; clk      ;
; N/A   ; None         ; 6.547 ns   ; rst       ; cnt_delay[11]  ; clk      ;
; N/A   ; None         ; 6.547 ns   ; rst       ; cnt_delay[15]  ; clk      ;
; N/A   ; None         ; 6.547 ns   ; rst       ; cnt_delay[14]  ; clk      ;
; N/A   ; None         ; 6.547 ns   ; rst       ; cnt_delay[17]  ; clk      ;
; N/A   ; None         ; 6.547 ns   ; rst       ; cnt_delay[16]  ; clk      ;
; N/A   ; None         ; 5.466 ns   ; rst       ; start_delaycnt ; clk      ;
; N/A   ; None         ; 5.181 ns   ; rst       ; key_entry1     ; clk      ;
; N/A   ; None         ; 5.065 ns   ; rst       ; clkbaud8x      ; clk      ;
; N/A   ; None         ; 2.758 ns   ; key_input ; start_delaycnt ; clk      ;
; N/A   ; None         ; 1.215 ns   ; rxd       ; rxd_reg1       ; clk      ;
; N/A   ; None         ; 0.702 ns   ; key_input ; key_entry1     ; clk      ;
+-------+--------------+------------+-----------+----------------+----------+


+---------------------------------------------------------------------------+
; tco                                                                       ;
+-------+--------------+------------+------------+-------------+------------+
; Slack ; Required tco ; Actual tco ; From       ; To          ; From Clock ;
+-------+--------------+------------+------------+-------------+------------+
; N/A   ; None         ; 19.599 ns  ; rxd_buf[1] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 19.576 ns  ; rxd_buf[1] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 19.259 ns  ; rxd_buf[1] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 19.074 ns  ; rxd_buf[5] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 19.051 ns  ; rxd_buf[5] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 18.998 ns  ; rxd_buf[4] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 18.975 ns  ; rxd_buf[4] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 18.900 ns  ; rxd_buf[1] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 18.734 ns  ; rxd_buf[5] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 18.713 ns  ; rxd_buf[6] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 18.690 ns  ; rxd_buf[6] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 18.680 ns  ; rxd_buf[0] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 18.658 ns  ; rxd_buf[4] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 18.637 ns  ; rxd_buf[1] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 18.375 ns  ; rxd_buf[5] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 18.373 ns  ; rxd_buf[6] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 18.299 ns  ; rxd_buf[4] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 18.189 ns  ; rxd_buf[2] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 18.112 ns  ; rxd_buf[5] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 18.072 ns  ; rxd_buf[6] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 18.036 ns  ; rxd_buf[4] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 18.029 ns  ; rxd_buf[2] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 18.014 ns  ; rxd_buf[6] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 18.006 ns  ; rxd_buf[2] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 17.751 ns  ; rxd_buf[6] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 17.689 ns  ; rxd_buf[2] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 17.440 ns  ; rxd_buf[0] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 17.330 ns  ; rxd_buf[2] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 17.329 ns  ; rxd_buf[7] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 17.316 ns  ; rxd_buf[1] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 17.303 ns  ; rxd_buf[2] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 17.283 ns  ; rxd_buf[3] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 17.228 ns  ; rxd_buf[0] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 17.213 ns  ; rxd_buf[5] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 16.982 ns  ; rxd_buf[0] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 16.719 ns  ; rxd_buf[7] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 16.696 ns  ; rxd_buf[7] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 16.521 ns  ; rxd_buf[3] ; seg_data[1] ; clk        ;
; N/A   ; None         ; 16.498 ns  ; rxd_buf[3] ; seg_data[2] ; clk        ;
; N/A   ; None         ; 16.426 ns  ; rxd_buf[1] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 16.417 ns  ; rxd_buf[4] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 16.379 ns  ; rxd_buf[7] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 16.199 ns  ; rxd_buf[2] ; seg_data[7] ; clk        ;
; N/A   ; None         ; 16.181 ns  ; rxd_buf[3] ; seg_data[3] ; clk        ;
; N/A   ; None         ; 16.122 ns  ; rxd_buf[0] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 16.117 ns  ; rxd_buf[1] ; seg_data[7] ; clk        ;
; N/A   ; None         ; 16.020 ns  ; rxd_buf[7] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 15.898 ns  ; rxd_buf[5] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 15.822 ns  ; rxd_buf[3] ; seg_data[5] ; clk        ;
; N/A   ; None         ; 15.821 ns  ; rxd_buf[4] ; seg_data[7] ; clk        ;
; N/A   ; None         ; 15.812 ns  ; rxd_buf[4] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 15.793 ns  ; rxd_buf[3] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 15.757 ns  ; rxd_buf[7] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 15.621 ns  ; rxd_buf[3] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 15.585 ns  ; rxd_buf[5] ; seg_data[7] ; clk        ;
; N/A   ; None         ; 15.469 ns  ; rxd_buf[2] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 15.319 ns  ; rxd_buf[6] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 15.251 ns  ; rxd_buf[0] ; seg_data[4] ; clk        ;
; N/A   ; None         ; 15.099 ns  ; rxd_buf[7] ; seg_data[7] ; clk        ;
; N/A   ; None         ; 15.002 ns  ; rxd_buf[0] ; seg_data[6] ; clk        ;
; N/A   ; None         ; 14.824 ns  ; rxd_buf[7] ; seg_data[0] ; clk        ;
; N/A   ; None         ; 14.681 ns  ; rxd_buf[3] ; seg_data[7] ; clk        ;
; N/A   ; None         ; 14.404 ns  ; rxd_buf[0] ; seg_data[7] ; clk        ;
; N/A   ; None         ; 14.263 ns  ; txd_reg    ; txd         ; clk        ;
; N/A   ; None         ; 13.390 ns  ; rxd_buf[6] ; seg_data[7] ; clk        ;
+-------+--------------+------------+------------+-------------+------------+


+---------------------------------------------------------------------------------+
; th                                                                              ;
+---------------+-------------+-----------+-----------+----------------+----------+
; Minimum Slack ; Required th ; Actual th ; From      ; To             ; To Clock ;
+---------------+-------------+-----------+-----------+----------------+----------+
; N/A           ; None        ; -0.436 ns ; key_input ; key_entry1     ; clk      ;
; N/A           ; None        ; -0.949 ns ; rxd       ; rxd_reg1       ; clk      ;
; N/A           ; None        ; -2.492 ns ; key_input ; start_delaycnt ; clk      ;
; N/A           ; None        ; -4.799 ns ; rst       ; clkbaud8x      ; clk      ;
; N/A           ; None        ; -4.915 ns ; rst       ; key_entry1     ; clk      ;
; N/A           ; None        ; -5.200 ns ; rst       ; start_delaycnt ; clk      ;
; N/A           ; None        ; -5.409 ns ; rst       ; cnt_delay[8]   ; clk      ;
; N/A           ; None        ; -5.409 ns ; rst       ; cnt_delay[6]   ; clk      ;
; N/A           ; None        ; -5.409 ns ; rst       ; cnt_delay[7]   ; clk      ;
; N/A           ; None        ; -5.409 ns ; rst       ; cnt_delay[4]   ; clk      ;
; N/A           ; None        ; -5.409 ns ; rst       ; cnt_delay[5]   ; clk      ;
; N/A           ; None        ; -5.409 ns ; rst       ; cnt_delay[2]   ; clk      ;
; N/A           ; None        ; -5.409 ns ; rst       ; cnt_delay[3]   ; clk      ;
; N/A           ; None        ; -5.409 ns ; rst       ; cnt_delay[1]   ; clk      ;
; N/A           ; None        ; -5.409 ns ; rst       ; cnt_delay[0]   ; clk      ;
; N/A           ; None        ; -5.409 ns ; rst       ; cnt_delay[9]   ; clk      ;
; N/A           ; None        ; -6.078 ns ; rst       ; cnt_delay[18]  ; clk      ;
; N/A           ; None        ; -6.078 ns ; rst       ; cnt_delay[19]  ; clk      ;
; N/A           ; None        ; -6.078 ns ; rst       ; cnt_delay[13]  ; clk      ;
; N/A           ; None        ; -6.078 ns ; rst       ; cnt_delay[12]  ; clk      ;
; N/A           ; None        ; -6.078 ns ; rst       ; cnt_delay[10]  ; clk      ;
; N/A           ; None        ; -6.078 ns ; rst       ; cnt_delay[11]  ; clk      ;
; N/A           ; None        ; -6.078 ns ; rst       ; cnt_delay[15]  ; clk      ;
; N/A           ; None        ; -6.078 ns ; rst       ; cnt_delay[14]  ; clk      ;
; N/A           ; None        ; -6.078 ns ; rst       ; cnt_delay[17]  ; clk      ;
; N/A           ; None        ; -6.078 ns ; rst       ; cnt_delay[16]  ; clk      ;
; N/A           ; None        ; -6.847 ns ; rst       ; div_reg[5]     ; clk      ;
; N/A           ; None        ; -6.847 ns ; rst       ; div_reg[7]     ; clk      ;
; N/A           ; None        ; -6.847 ns ; rst       ; div_reg[4]     ; clk      ;
; N/A           ; None        ; -6.847 ns ; rst       ; div_reg[6]     ; clk      ;
; N/A           ; None        ; -6.847 ns ; rst       ; div_reg[15]    ; clk      ;
; N/A           ; None        ; -6.847 ns ; rst       ; div_reg[14]    ; clk      ;
; N/A           ; None        ; -6.847 ns ; rst       ; div_reg[13]    ; clk      ;
; N/A           ; None        ; -6.847 ns ; rst       ; div_reg[12]    ; clk      ;
; N/A           ; None        ; -6.847 ns ; rst       ; div_reg[10]    ; clk      ;
; N/A           ; None        ; -6.847 ns ; rst       ; div_reg[11]    ; clk      ;
; N/A           ; None        ; -6.847 ns ; rst       ; div_reg[8]     ; clk      ;
; N/A           ; None        ; -6.847 ns ; rst       ; div_reg[9]     ; clk      ;
; N/A           ; None        ; -6.847 ns ; rst       ; div_reg[1]     ; clk      ;
; N/A           ; None        ; -6.847 ns ; rst       ; div_reg[2]     ; clk      ;
; N/A           ; None        ; -6.847 ns ; rst       ; div_reg[0]     ; clk      ;
; N/A           ; None        ; -6.847 ns ; rst       ; div_reg[3]     ; clk      ;
+---------------+-------------+-----------+-----------+----------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Full Version
    Info: Processing started: Tue Aug 17 02:06:35 2010
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off serial_1 -c serial_1 --timing_analysis_only
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "clkbaud8x" as buffer
Info: Clock "clk" has Internal fmax of 152.79 MHz between source register "key_entry2" and destination register "key_entry1" (period= 6.545 ns)
    Info: + Longest register to register delay is 1.590 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X20_Y7_N9; Fanout = 20; REG Node = 'key_entry2'
        Info: 2: + IC(0.768 ns) + CELL(0.822 ns) = 1.590 ns; Loc. = LCFF_X19_Y7_N17; Fanout = 4; REG Node = 'key_entry1'
        Info: Total cell delay = 0.822 ns ( 51.70 % )
        Info: Total interconnect delay = 0.768 ns ( 48.30 % )
    Info: - Smallest clock skew is -4.691 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.771 ns
            Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.283 ns; Loc. = CLKCTRL_G2; Fanout = 38; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.822 ns) + CELL(0.666 ns) = 2.771 ns; Loc. = LCFF_X19_Y7_N17; Fanout = 4; REG Node = 'key_entry1'
            Info: Total cell delay = 1.806 ns ( 65.18 % )
            Info: Total interconnect delay = 0.965 ns ( 34.82 % )
        Info: - Longest clock path from clock "clk" to source register is 7.462 ns
            Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(1.366 ns) + CELL(0.970 ns) = 3.476 ns; Loc. = LCFF_X13_Y6_N23; Fanout = 2; REG Node = 'clkbaud8x'
            Info: 3: + IC(2.493 ns) + CELL(0.000 ns) = 5.969 ns; Loc. = CLKCTRL_G7; Fanout = 39; COMB Node = 'clkbaud8x~clkctrl'
            Info: 4: + IC(0.827 ns) + CELL(0.666 ns) = 7.462 ns; Loc. = LCFF_X20_Y7_N9; Fanout = 20; REG Node = 'key_entry2'
            Info: Total cell delay = 2.776 ns ( 37.20 % )
            Info: Total interconnect delay = 4.686 ns ( 62.80 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Micro setup delay of destination is -0.040 ns
Warning: Circuit may not operate. Detected 8 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "key_entry1" and destination pin or register "key_entry2" for clock "clk" (Hold time is 3.148 ns)
    Info: + Largest clock skew is 4.691 ns
        Info: + Longest clock path from clock "clk" to destination register is 7.462 ns
            Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(1.366 ns) + CELL(0.970 ns) = 3.476 ns; Loc. = LCFF_X13_Y6_N23; Fanout = 2; REG Node = 'clkbaud8x'
            Info: 3: + IC(2.493 ns) + CELL(0.000 ns) = 5.969 ns; Loc. = CLKCTRL_G7; Fanout = 39; COMB Node = 'clkbaud8x~clkctrl'
            Info: 4: + IC(0.827 ns) + CELL(0.666 ns) = 7.462 ns; Loc. = LCFF_X20_Y7_N9; Fanout = 20; REG Node = 'key_entry2'
            Info: Total cell delay = 2.776 ns ( 37.20 % )
            Info: Total interconnect delay = 4.686 ns ( 62.80 % )
        Info: - Shortest clock path from clock "clk" to source register is 2.771 ns
            Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.283 ns; Loc. = CLKCTRL_G2; Fanout = 38; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.822 ns) + CELL(0.666 ns) = 2.771 ns; Loc. = LCFF_X19_Y7_N17; Fanout = 4; REG Node = 'key_entry1'
            Info: Total cell delay = 1.806 ns ( 65.18 % )
            Info: Total interconnect delay = 0.965 ns ( 34.82 % )
    Info: - Micro clock to output delay of source is 0.304 ns
    Info: - Shortest register to register delay is 1.545 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X19_Y7_N17; Fanout = 4; REG Node = 'key_entry1'
        Info: 2: + IC(1.085 ns) + CELL(0.460 ns) = 1.545 ns; Loc. = LCFF_X20_Y7_N9; Fanout = 20; REG Node = 'key_entry2'
        Info: Total cell delay = 0.460 ns ( 29.77 % )
        Info: Total interconnect delay = 1.085 ns ( 70.23 % )
    Info: + Micro hold delay of destination is 0.306 ns
Info: tsu for register "div_reg[5]" (data pin = "rst", clock pin = "clk") is 7.113 ns
    Info: + Longest pin to register delay is 9.924 ns
        Info: 1: + IC(0.000 ns) + CELL(0.985 ns) = 0.985 ns; Loc. = PIN_30; Fanout = 7; PIN Node = 'rst'
        Info: 2: + IC(6.291 ns) + CELL(0.647 ns) = 7.923 ns; Loc. = LCCOMB_X10_Y5_N24; Fanout = 16; COMB Node = 'div_reg[5]~50'
        Info: 3: + IC(1.341 ns) + CELL(0.660 ns) = 9.924 ns; Loc. = LCFF_X12_Y6_N11; Fanout = 3; REG Node = 'div_reg[5]'
        Info: Total cell delay = 2.292 ns ( 23.10 % )
        Info: Total interconnect delay = 7.632 ns ( 76.90 % )
    Info: + Micro setup delay of destination is -0.040 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.771 ns
        Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 2; CLK Node = 'clk'
        Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.283 ns; Loc. = CLKCTRL_G2; Fanout = 38; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.822 ns) + CELL(0.666 ns) = 2.771 ns; Loc. = LCFF_X12_Y6_N11; Fanout = 3; REG Node = 'div_reg[5]'
        Info: Total cell delay = 1.806 ns ( 65.18 % )
        Info: Total interconnect delay = 0.965 ns ( 34.82 % )
Info: tco from clock "clk" to destination pin "seg_data[1]" through register "rxd_buf[1]" is 19.599 ns
    Info: + Longest clock path from clock "clk" to source register is 7.477 ns
        Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 2; CLK Node = 'clk'
        Info: 2: + IC(1.366 ns) + CELL(0.970 ns) = 3.476 ns; Loc. = LCFF_X13_Y6_N23; Fanout = 2; REG Node = 'clkbaud8x'
        Info: 3: + IC(2.493 ns) + CELL(0.000 ns) = 5.969 ns; Loc. = CLKCTRL_G7; Fanout = 39; COMB Node = 'clkbaud8x~clkctrl'
        Info: 4: + IC(0.842 ns) + CELL(0.666 ns) = 7.477 ns; Loc. = LCFF_X20_Y4_N13; Fanout = 11; REG Node = 'rxd_buf[1]'
        Info: Total cell delay = 2.776 ns ( 37.13 % )
        Info: Total interconnect delay = 4.701 ns ( 62.87 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Longest register to pin delay is 11.818 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X20_Y4_N13; Fanout = 11; REG Node = 'rxd_buf[1]'
        Info: 2: + IC(1.511 ns) + CELL(0.206 ns) = 1.717 ns; Loc. = LCCOMB_X26_Y4_N12; Fanout = 1; COMB Node = 'WideOr9~0'
        Info: 3: + IC(1.392 ns) + CELL(0.647 ns) = 3.756 ns; Loc. = LCCOMB_X26_Y4_N6; Fanout = 3; COMB Node = 'WideOr5~0'
        Info: 4: + IC(1.408 ns) + CELL(0.370 ns) = 5.534 ns; Loc. = LCCOMB_X20_Y4_N6; Fanout = 3; COMB Node = 'WideOr9~1'
        Info: 5: + IC(0.375 ns) + CELL(0.206 ns) = 6.115 ns; Loc. = LCCOMB_X20_Y4_N4; Fanout = 1; COMB Node = 'WideOr9~4'
        Info: 6: + IC(2.407 ns) + CELL(3.296 ns) = 11.818 ns; Loc. = PIN_63; Fanout = 0; PIN Node = 'seg_data[1]'
        Info: Total cell delay = 4.725 ns ( 39.98 % )
        Info: Total interconnect delay = 7.093 ns ( 60.02 % )
Info: th for register "key_entry1" (data pin = "key_input", clock pin = "clk") is -0.436 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.771 ns
        Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 2; CLK Node = 'clk'
        Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.283 ns; Loc. = CLKCTRL_G2; Fanout = 38; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.822 ns) + CELL(0.666 ns) = 2.771 ns; Loc. = LCFF_X19_Y7_N17; Fanout = 4; REG Node = 'key_entry1'
        Info: Total cell delay = 1.806 ns ( 65.18 % )
        Info: Total interconnect delay = 0.965 ns ( 34.82 % )
    Info: + Micro hold delay of destination is 0.306 ns
    Info: - Shortest pin to register delay is 3.513 ns
        Info: 1: + IC(0.000 ns) + CELL(1.130 ns) = 1.130 ns; Loc. = PIN_24; Fanout = 2; PIN Node = 'key_input'
        Info: 2: + IC(1.624 ns) + CELL(0.651 ns) = 3.405 ns; Loc. = LCCOMB_X19_Y7_N16; Fanout = 1; COMB Node = 'key_entry1~4'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 3.513 ns; Loc. = LCFF_X19_Y7_N17; Fanout = 4; REG Node = 'key_entry1'
        Info: Total cell delay = 1.889 ns ( 53.77 % )
        Info: Total interconnect delay = 1.624 ns ( 46.23 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 144 megabytes
    Info: Processing ended: Tue Aug 17 02:06:37 2010
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


