`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 09/17/2021 01:44:30 PM
// Design Name: 
// Module Name: fp_mac_tb
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////

module fp_mac_tb();

reg clk42;
reg rst42;
reg [15:0] A42;
reg [15:0] B42;
wire [15:0] acc42;  


fp_mac dut (.clk42(clk42),.rst42(rst42),.A42(A42),.B42(B42),.acc42(acc42));

initial begin
    clk42 = 1;
    rst42 = 1;
    #50;
    clk42 = 0;
    rst42 =1;
    #50;
    clk42 = 1;
    rst42 =0;
    A42 = 16'b0010111001100110; //0.1 //0x2E66
    B42 = 16'b0011100001100110; //0.55 //0x3866
    #50;
    clk42 = 0;
    //////////////////////////////////////////////////
    #50;
    clk42 = 1;
    A42 = 16'b0011001001100110; //0.2 //0x3266
    B42 = 16'b1011011001100110; //-0.4 //0xB666
    
    #50;
    clk42 = 0;
    //////////////////////////////////////////////////
    #50;
    clk42 = 1;
    A42 = 16'b0011010000000000; //0.25 //0x3400
    B42 = 16'b0011010000000000; //0.25 //0x3400
    #50;
    clk42 = 0;
    //////////////////////////////////////////////////
    #50;
    clk42 = 1;
    A42 = 16'b1011010011001101; //-.3 //0xB4CD
    B42 = 16'b0011000011001101; //.15 //0x30CD
    #50;
    clk42 = 0;
    //////////////////////////////////////////////////
    #50;
    clk42 = 1;
    A42 = 16'b0011011001100110; //.4 //0x3666
    B42 = 16'b0011100011001101; //.6 //0x38CD
    #50;
    clk42 = 0;
    //////////////////////////////////////////////////
    #50;
    clk42 = 1;
    A42 = 16'b0011100000000000; //.5 //0x3800
    B42 = 16'b0011011001100110; //.4 //0x3666
    #50;
    clk42 = 0;
    //////////////////////////////////////////////////
    #50;
    clk42 = 1;
    A42 = 16'b0011100001100110; //.55 //0x3866
    B42 = 16'b1011101000000000; //-.75 //0xBA00  
    #50;
    clk42 = 0;
    //////////////////////////////////////////////////
    #50;
    clk42 = 1;
    A42 = 16'b0011100011001101; //.6 //0x38CD
    B42 = 16'b0011101100000000; //.875 //0x3B00
    #50;
    clk42 = 0;
    //////////////////////////////////////////////////
    #50;
    clk42 = 1;
    A42 = 16'b0011101001100110; //-.75 //0x3A66
    B42 = 16'b0011101001100110; //.8 //0x3A66
    #50;
    clk42 = 0;
    //////////////////////////////////////////////////
    #50;
    clk42 = 1;
    A42 = 16'b0011101001100110; //.125 //0x3A66
    B42 = 16'b0011101001100110; //.8 //0x3A66
    #50;
    clk42 = 0;
    //////////////////////////////////////////////////
    #50;
    clk42 = 1;
    A42 = 16'b0011101100000000; //.875 //0x3B00
    B42 = 16'b1011101110011010; //-.95 //0xBB9A
    #50;
    clk42 = 0;
    //////////////////////////////////////////////////
    #50;
    clk42 = 1;
    A42 = 16'b0011010001010010; //.27 //0x3452
    B42 = 16'b0011101100110011; //.9 //0x3B33
    #50;
    clk42 = 0;
    //////////////////////////////////////////////////
    #50;
    clk42 = 1;
    #50;
    clk42 = 0;
    //////////////////////////////////////////////////
    #50;
    clk42 = 1;
    #50;
    clk42 = 0;
    //////////////////////////////////////////////////
    #50;
    clk42 = 1;
    #50;
    clk42 = 0;
    //////////////////////////////////////////////////
    #50;
    clk42 = 1;
    #50;
    clk42 = 0;
    //////////////////////////////////////////////////
    #50;
    clk42 = 1;
    #50;
    clk42 = 0;
    //////////////////////////////////////////////////
    #50;
    clk42 = 1;
    #50;
    clk42 = 0;
    //////////////////////////////////////////////////
    $display("acc42:%b",acc42);
end

endmodule
