allowed orientation symmetry
LAYER V H V H V H V H V H 
LAYERPITCH 576 576 576 768 768 1024 1024 1280 1280 1280 
mem/dcache/CACHE_DATA_BANK_0_0 MX MY 
mem/dcache/CACHE_DATA_BANK_0_1 MX MY 
mem/dcache/CACHE_DATA_BANK_0_2 MX MY 
mem/dcache/CACHE_DATA_BANK_0_3 MX MY 
mem/dcache/CACHE_DATA_BANK_1_0 MX MY 
mem/dcache/CACHE_DATA_BANK_1_1 MX MY 
mem/dcache/CACHE_DATA_BANK_1_2 MX MY 
mem/dcache/CACHE_DATA_BANK_1_3 MX MY 
mem/dcache/TAGS MX MY 
mem/icache/CACHE_DATA_BANK_0_0 MX MY 
mem/icache/CACHE_DATA_BANK_0_1 MX MY 
mem/icache/CACHE_DATA_BANK_0_2 MX MY 
mem/icache/CACHE_DATA_BANK_0_3 MX MY 
mem/icache/CACHE_DATA_BANK_1_0 MX MY 
mem/icache/CACHE_DATA_BANK_1_1 MX MY 
mem/icache/CACHE_DATA_BANK_1_2 MX MY 
mem/icache/CACHE_DATA_BANK_1_3 MX MY 
mem/icache/TAGS MX MY 
  _inst_term_layer_ 0 SRAM2RW16x32
	CE1 1 PGPtL 4 3 2 1
	CE2 1 PtL 4
	WEB1 0 PtL 4
	WEB2 0 PtL 4
	OEB1 0 PtL 4
	OEB2 0 PtL 4
	CSB1 0 PtL 4
	CSB2 0 PtL 4
	A1[3] 4 PtL 4
	A1[2] 4 PtL 4
	A1[1] 4 PtL 4
	A1[0] 4 PtL 4
	A2[3] 4 PtL 4
	A2[2] 4 PtL 4
	A2[1] 4 PtL 4
	A2[0] 4 PtL 4
	I1[31] 4 PtL 4
	I1[30] 4 PtL 4
	I1[29] 4 PtL 4
	I1[28] 4 PtL 4
	I1[27] 4 PtL 4
	I1[26] 4 PtL 4
	I1[25] 4 PtL 4
	I1[24] 4 PtL 4
	I1[23] 4 PtL 4
	I1[22] 4 PtL 4
	I1[21] 4 PtL 4
	I1[20] 4 PtL 4
	I1[19] 4 PtL 4
	I1[18] 4 PtL 4
	I1[17] 4 PtL 4
	I1[16] 4 PtL 4
	I1[15] 4 PtL 4
	I1[14] 4 PtL 4
	I1[13] 4 PtL 4
	I1[12] 4 PtL 4
	I1[11] 4 PtL 4
	I1[10] 4 PtL 4
	I1[9] 4 PtL 4
	I1[8] 4 PtL 4
	I1[7] 4 PtL 4
	I1[6] 4 PtL 4
	I1[5] 4 PtL 4
	I1[4] 4 PtL 4
	I1[3] 4 PtL 4
	I1[2] 4 PtL 4
	I1[1] 4 PtL 4
	I1[0] 4 PtL 4
	I2[31] 4 PtL 4
	I2[30] 4 PtL 4
	I2[29] 4 PtL 4
	I2[28] 4 PtL 4
	I2[27] 4 PtL 4
	I2[26] 4 PtL 4
	I2[25] 4 PtL 4
	I2[24] 4 PtL 4
	I2[23] 4 PtL 4
	I2[22] 4 PtL 4
	I2[21] 4 PtL 4
	I2[20] 4 PtL 4
	I2[19] 4 PtL 4
	I2[18] 4 PtL 4
	I2[17] 4 PtL 4
	I2[16] 4 PtL 4
	I2[15] 4 PtL 4
	I2[14] 4 PtL 4
	I2[13] 4 PtL 4
	I2[12] 4 PtL 4
	I2[11] 4 PtL 4
	I2[10] 4 PtL 4
	I2[9] 4 PtL 4
	I2[8] 4 PtL 4
	I2[7] 4 PtL 4
	I2[6] 4 PtL 4
	I2[5] 4 PtL 4
	I2[4] 4 PtL 4
	I2[3] 4 PtL 4
	I2[2] 4 PtL 4
	I2[1] 4 PtL 4
	I2[0] 4 PtL 4
	O1[31] 3 PtL 4
	O1[30] 3 PtL 4
	O1[29] 3 PtL 4
	O1[28] 3 PtL 4
	O1[27] 3 PtL 4
	O1[26] 3 PtL 4
	O1[25] 3 PtL 4
	O1[24] 3 PtL 4
	O1[23] 3 PtL 4
	O1[22] 3 PtL 4
	O1[21] 3 PtL 4
	O1[20] 3 PtL 4
	O1[19] 3 PtL 4
	O1[18] 3 PtL 4
	O1[17] 3 PtL 4
	O1[16] 3 PtL 4
	O1[15] 3 PtL 4
	O1[14] 3 PtL 4
	O1[13] 3 PtL 4
	O1[12] 3 PtL 4
	O1[11] 3 PtL 4
	O1[10] 3 PtL 4
	O1[9] 3 PtL 4
	O1[8] 3 PtL 4
	O1[7] 3 PtL 4
	O1[6] 3 PtL 4
	O1[5] 3 PtL 4
	O1[4] 3 PtL 4
	O1[3] 3 PtL 4
	O1[2] 3 PtL 4
	O1[1] 3 PtL 4
	O1[0] 3 PtL 4
	O2[31] 3 PtL 4
	O2[30] 3 PtL 4
	O2[29] 3 PtL 4
	O2[28] 3 PtL 4
	O2[27] 3 PtL 4
	O2[26] 3 PtL 4
	O2[25] 3 PtL 4
	O2[24] 3 PtL 4
	O2[23] 3 PtL 4
	O2[22] 3 PtL 4
	O2[21] 3 PtL 4
	O2[20] 3 PtL 4
	O2[19] 3 PtL 4
	O2[18] 3 PtL 4
	O2[17] 3 PtL 4
	O2[16] 3 PtL 4
	O2[15] 3 PtL 4
	O2[14] 3 PtL 4
	O2[13] 3 PtL 4
	O2[12] 3 PtL 4
	O2[11] 3 PtL 4
	O2[10] 3 PtL 4
	O2[9] 3 PtL 4
	O2[8] 3 PtL 4
	O2[7] 3 PtL 4
	O2[6] 3 PtL 4
	O2[5] 3 PtL 4
	O2[4] 3 PtL 4
	O2[3] 3 PtL 4
	O2[2] 3 PtL 4
	O2[1] 3 PtL 4
	O2[0] 3 PtL 4
	VSS 8 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	VDD 7 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	END _inst_term_layer_
  _inst_term_layer_ 1 SRAM2RW16x32
	CE1 1 PGPtL 4 3 2 1
	CE2 1 PtL 4
	WEB1 0 PtL 4
	WEB2 0 PtL 4
	OEB1 0 PtL 4
	OEB2 0 PtL 4
	CSB1 0 PtL 4
	CSB2 0 PtL 4
	A1[3] 4 PtL 4
	A1[2] 4 PtL 4
	A1[1] 4 PtL 4
	A1[0] 4 PtL 4
	A2[3] 4 PtL 4
	A2[2] 4 PtL 4
	A2[1] 4 PtL 4
	A2[0] 4 PtL 4
	I1[31] 4 PtL 4
	I1[30] 4 PtL 4
	I1[29] 4 PtL 4
	I1[28] 4 PtL 4
	I1[27] 4 PtL 4
	I1[26] 4 PtL 4
	I1[25] 4 PtL 4
	I1[24] 4 PtL 4
	I1[23] 4 PtL 4
	I1[22] 4 PtL 4
	I1[21] 4 PtL 4
	I1[20] 4 PtL 4
	I1[19] 4 PtL 4
	I1[18] 4 PtL 4
	I1[17] 4 PtL 4
	I1[16] 4 PtL 4
	I1[15] 4 PtL 4
	I1[14] 4 PtL 4
	I1[13] 4 PtL 4
	I1[12] 4 PtL 4
	I1[11] 4 PtL 4
	I1[10] 4 PtL 4
	I1[9] 4 PtL 4
	I1[8] 4 PtL 4
	I1[7] 4 PtL 4
	I1[6] 4 PtL 4
	I1[5] 4 PtL 4
	I1[4] 4 PtL 4
	I1[3] 4 PtL 4
	I1[2] 4 PtL 4
	I1[1] 4 PtL 4
	I1[0] 4 PtL 4
	I2[31] 4 PtL 4
	I2[30] 4 PtL 4
	I2[29] 4 PtL 4
	I2[28] 4 PtL 4
	I2[27] 4 PtL 4
	I2[26] 4 PtL 4
	I2[25] 4 PtL 4
	I2[24] 4 PtL 4
	I2[23] 4 PtL 4
	I2[22] 4 PtL 4
	I2[21] 4 PtL 4
	I2[20] 4 PtL 4
	I2[19] 4 PtL 4
	I2[18] 4 PtL 4
	I2[17] 4 PtL 4
	I2[16] 4 PtL 4
	I2[15] 4 PtL 4
	I2[14] 4 PtL 4
	I2[13] 4 PtL 4
	I2[12] 4 PtL 4
	I2[11] 4 PtL 4
	I2[10] 4 PtL 4
	I2[9] 4 PtL 4
	I2[8] 4 PtL 4
	I2[7] 4 PtL 4
	I2[6] 4 PtL 4
	I2[5] 4 PtL 4
	I2[4] 4 PtL 4
	I2[3] 4 PtL 4
	I2[2] 4 PtL 4
	I2[1] 4 PtL 4
	I2[0] 4 PtL 4
	O1[31] 3 PtL 4
	O1[30] 3 PtL 4
	O1[29] 3 PtL 4
	O1[28] 3 PtL 4
	O1[27] 3 PtL 4
	O1[26] 3 PtL 4
	O1[25] 3 PtL 4
	O1[24] 3 PtL 4
	O1[23] 3 PtL 4
	O1[22] 3 PtL 4
	O1[21] 3 PtL 4
	O1[20] 3 PtL 4
	O1[19] 3 PtL 4
	O1[18] 3 PtL 4
	O1[17] 3 PtL 4
	O1[16] 3 PtL 4
	O1[15] 3 PtL 4
	O1[14] 3 PtL 4
	O1[13] 3 PtL 4
	O1[12] 3 PtL 4
	O1[11] 3 PtL 4
	O1[10] 3 PtL 4
	O1[9] 3 PtL 4
	O1[8] 3 PtL 4
	O1[7] 3 PtL 4
	O1[6] 3 PtL 4
	O1[5] 3 PtL 4
	O1[4] 3 PtL 4
	O1[3] 3 PtL 4
	O1[2] 3 PtL 4
	O1[1] 3 PtL 4
	O1[0] 3 PtL 4
	O2[31] 3 PtL 4
	O2[30] 3 PtL 4
	O2[29] 3 PtL 4
	O2[28] 3 PtL 4
	O2[27] 3 PtL 4
	O2[26] 3 PtL 4
	O2[25] 3 PtL 4
	O2[24] 3 PtL 4
	O2[23] 3 PtL 4
	O2[22] 3 PtL 4
	O2[21] 3 PtL 4
	O2[20] 3 PtL 4
	O2[19] 3 PtL 4
	O2[18] 3 PtL 4
	O2[17] 3 PtL 4
	O2[16] 3 PtL 4
	O2[15] 3 PtL 4
	O2[14] 3 PtL 4
	O2[13] 3 PtL 4
	O2[12] 3 PtL 4
	O2[11] 3 PtL 4
	O2[10] 3 PtL 4
	O2[9] 3 PtL 4
	O2[8] 3 PtL 4
	O2[7] 3 PtL 4
	O2[6] 3 PtL 4
	O2[5] 3 PtL 4
	O2[4] 3 PtL 4
	O2[3] 3 PtL 4
	O2[2] 3 PtL 4
	O2[1] 3 PtL 4
	O2[0] 3 PtL 4
	VSS 8 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	VDD 7 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	END _inst_term_layer_
  _inst_term_layer_ 2 SRAM2RW16x32
	CE1 1 PGPtL 4 3 2 1
	CE2 1 PtL 4
	WEB1 0 PtL 4
	WEB2 0 PtL 4
	OEB1 0 PtL 4
	OEB2 0 PtL 4
	CSB1 0 PtL 4
	CSB2 0 PtL 4
	A1[3] 4 PtL 4
	A1[2] 4 PtL 4
	A1[1] 4 PtL 4
	A1[0] 4 PtL 4
	A2[3] 4 PtL 4
	A2[2] 4 PtL 4
	A2[1] 4 PtL 4
	A2[0] 4 PtL 4
	I1[31] 4 PtL 4
	I1[30] 4 PtL 4
	I1[29] 4 PtL 4
	I1[28] 4 PtL 4
	I1[27] 4 PtL 4
	I1[26] 4 PtL 4
	I1[25] 4 PtL 4
	I1[24] 4 PtL 4
	I1[23] 4 PtL 4
	I1[22] 4 PtL 4
	I1[21] 4 PtL 4
	I1[20] 4 PtL 4
	I1[19] 4 PtL 4
	I1[18] 4 PtL 4
	I1[17] 4 PtL 4
	I1[16] 4 PtL 4
	I1[15] 4 PtL 4
	I1[14] 4 PtL 4
	I1[13] 4 PtL 4
	I1[12] 4 PtL 4
	I1[11] 4 PtL 4
	I1[10] 4 PtL 4
	I1[9] 4 PtL 4
	I1[8] 4 PtL 4
	I1[7] 4 PtL 4
	I1[6] 4 PtL 4
	I1[5] 4 PtL 4
	I1[4] 4 PtL 4
	I1[3] 4 PtL 4
	I1[2] 4 PtL 4
	I1[1] 4 PtL 4
	I1[0] 4 PtL 4
	I2[31] 4 PtL 4
	I2[30] 4 PtL 4
	I2[29] 4 PtL 4
	I2[28] 4 PtL 4
	I2[27] 4 PtL 4
	I2[26] 4 PtL 4
	I2[25] 4 PtL 4
	I2[24] 4 PtL 4
	I2[23] 4 PtL 4
	I2[22] 4 PtL 4
	I2[21] 4 PtL 4
	I2[20] 4 PtL 4
	I2[19] 4 PtL 4
	I2[18] 4 PtL 4
	I2[17] 4 PtL 4
	I2[16] 4 PtL 4
	I2[15] 4 PtL 4
	I2[14] 4 PtL 4
	I2[13] 4 PtL 4
	I2[12] 4 PtL 4
	I2[11] 4 PtL 4
	I2[10] 4 PtL 4
	I2[9] 4 PtL 4
	I2[8] 4 PtL 4
	I2[7] 4 PtL 4
	I2[6] 4 PtL 4
	I2[5] 4 PtL 4
	I2[4] 4 PtL 4
	I2[3] 4 PtL 4
	I2[2] 4 PtL 4
	I2[1] 4 PtL 4
	I2[0] 4 PtL 4
	O1[31] 3 PtL 4
	O1[30] 3 PtL 4
	O1[29] 3 PtL 4
	O1[28] 3 PtL 4
	O1[27] 3 PtL 4
	O1[26] 3 PtL 4
	O1[25] 3 PtL 4
	O1[24] 3 PtL 4
	O1[23] 3 PtL 4
	O1[22] 3 PtL 4
	O1[21] 3 PtL 4
	O1[20] 3 PtL 4
	O1[19] 3 PtL 4
	O1[18] 3 PtL 4
	O1[17] 3 PtL 4
	O1[16] 3 PtL 4
	O1[15] 3 PtL 4
	O1[14] 3 PtL 4
	O1[13] 3 PtL 4
	O1[12] 3 PtL 4
	O1[11] 3 PtL 4
	O1[10] 3 PtL 4
	O1[9] 3 PtL 4
	O1[8] 3 PtL 4
	O1[7] 3 PtL 4
	O1[6] 3 PtL 4
	O1[5] 3 PtL 4
	O1[4] 3 PtL 4
	O1[3] 3 PtL 4
	O1[2] 3 PtL 4
	O1[1] 3 PtL 4
	O1[0] 3 PtL 4
	O2[31] 3 PtL 4
	O2[30] 3 PtL 4
	O2[29] 3 PtL 4
	O2[28] 3 PtL 4
	O2[27] 3 PtL 4
	O2[26] 3 PtL 4
	O2[25] 3 PtL 4
	O2[24] 3 PtL 4
	O2[23] 3 PtL 4
	O2[22] 3 PtL 4
	O2[21] 3 PtL 4
	O2[20] 3 PtL 4
	O2[19] 3 PtL 4
	O2[18] 3 PtL 4
	O2[17] 3 PtL 4
	O2[16] 3 PtL 4
	O2[15] 3 PtL 4
	O2[14] 3 PtL 4
	O2[13] 3 PtL 4
	O2[12] 3 PtL 4
	O2[11] 3 PtL 4
	O2[10] 3 PtL 4
	O2[9] 3 PtL 4
	O2[8] 3 PtL 4
	O2[7] 3 PtL 4
	O2[6] 3 PtL 4
	O2[5] 3 PtL 4
	O2[4] 3 PtL 4
	O2[3] 3 PtL 4
	O2[2] 3 PtL 4
	O2[1] 3 PtL 4
	O2[0] 3 PtL 4
	VSS 8 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	VDD 7 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	END _inst_term_layer_
  _inst_term_layer_ 3 SRAM2RW16x32
	CE1 1 PGPtL 4 3 2 1
	CE2 1 PtL 4
	WEB1 0 PtL 4
	WEB2 0 PtL 4
	OEB1 0 PtL 4
	OEB2 0 PtL 4
	CSB1 0 PtL 4
	CSB2 0 PtL 4
	A1[3] 4 PtL 4
	A1[2] 4 PtL 4
	A1[1] 4 PtL 4
	A1[0] 4 PtL 4
	A2[3] 4 PtL 4
	A2[2] 4 PtL 4
	A2[1] 4 PtL 4
	A2[0] 4 PtL 4
	I1[31] 4 PtL 4
	I1[30] 4 PtL 4
	I1[29] 4 PtL 4
	I1[28] 4 PtL 4
	I1[27] 4 PtL 4
	I1[26] 4 PtL 4
	I1[25] 4 PtL 4
	I1[24] 4 PtL 4
	I1[23] 4 PtL 4
	I1[22] 4 PtL 4
	I1[21] 4 PtL 4
	I1[20] 4 PtL 4
	I1[19] 4 PtL 4
	I1[18] 4 PtL 4
	I1[17] 4 PtL 4
	I1[16] 4 PtL 4
	I1[15] 4 PtL 4
	I1[14] 4 PtL 4
	I1[13] 4 PtL 4
	I1[12] 4 PtL 4
	I1[11] 4 PtL 4
	I1[10] 4 PtL 4
	I1[9] 4 PtL 4
	I1[8] 4 PtL 4
	I1[7] 4 PtL 4
	I1[6] 4 PtL 4
	I1[5] 4 PtL 4
	I1[4] 4 PtL 4
	I1[3] 4 PtL 4
	I1[2] 4 PtL 4
	I1[1] 4 PtL 4
	I1[0] 4 PtL 4
	I2[31] 4 PtL 4
	I2[30] 4 PtL 4
	I2[29] 4 PtL 4
	I2[28] 4 PtL 4
	I2[27] 4 PtL 4
	I2[26] 4 PtL 4
	I2[25] 4 PtL 4
	I2[24] 4 PtL 4
	I2[23] 4 PtL 4
	I2[22] 4 PtL 4
	I2[21] 4 PtL 4
	I2[20] 4 PtL 4
	I2[19] 4 PtL 4
	I2[18] 4 PtL 4
	I2[17] 4 PtL 4
	I2[16] 4 PtL 4
	I2[15] 4 PtL 4
	I2[14] 4 PtL 4
	I2[13] 4 PtL 4
	I2[12] 4 PtL 4
	I2[11] 4 PtL 4
	I2[10] 4 PtL 4
	I2[9] 4 PtL 4
	I2[8] 4 PtL 4
	I2[7] 4 PtL 4
	I2[6] 4 PtL 4
	I2[5] 4 PtL 4
	I2[4] 4 PtL 4
	I2[3] 4 PtL 4
	I2[2] 4 PtL 4
	I2[1] 4 PtL 4
	I2[0] 4 PtL 4
	O1[31] 3 PtL 4
	O1[30] 3 PtL 4
	O1[29] 3 PtL 4
	O1[28] 3 PtL 4
	O1[27] 3 PtL 4
	O1[26] 3 PtL 4
	O1[25] 3 PtL 4
	O1[24] 3 PtL 4
	O1[23] 3 PtL 4
	O1[22] 3 PtL 4
	O1[21] 3 PtL 4
	O1[20] 3 PtL 4
	O1[19] 3 PtL 4
	O1[18] 3 PtL 4
	O1[17] 3 PtL 4
	O1[16] 3 PtL 4
	O1[15] 3 PtL 4
	O1[14] 3 PtL 4
	O1[13] 3 PtL 4
	O1[12] 3 PtL 4
	O1[11] 3 PtL 4
	O1[10] 3 PtL 4
	O1[9] 3 PtL 4
	O1[8] 3 PtL 4
	O1[7] 3 PtL 4
	O1[6] 3 PtL 4
	O1[5] 3 PtL 4
	O1[4] 3 PtL 4
	O1[3] 3 PtL 4
	O1[2] 3 PtL 4
	O1[1] 3 PtL 4
	O1[0] 3 PtL 4
	O2[31] 3 PtL 4
	O2[30] 3 PtL 4
	O2[29] 3 PtL 4
	O2[28] 3 PtL 4
	O2[27] 3 PtL 4
	O2[26] 3 PtL 4
	O2[25] 3 PtL 4
	O2[24] 3 PtL 4
	O2[23] 3 PtL 4
	O2[22] 3 PtL 4
	O2[21] 3 PtL 4
	O2[20] 3 PtL 4
	O2[19] 3 PtL 4
	O2[18] 3 PtL 4
	O2[17] 3 PtL 4
	O2[16] 3 PtL 4
	O2[15] 3 PtL 4
	O2[14] 3 PtL 4
	O2[13] 3 PtL 4
	O2[12] 3 PtL 4
	O2[11] 3 PtL 4
	O2[10] 3 PtL 4
	O2[9] 3 PtL 4
	O2[8] 3 PtL 4
	O2[7] 3 PtL 4
	O2[6] 3 PtL 4
	O2[5] 3 PtL 4
	O2[4] 3 PtL 4
	O2[3] 3 PtL 4
	O2[2] 3 PtL 4
	O2[1] 3 PtL 4
	O2[0] 3 PtL 4
	VSS 8 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	VDD 7 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	END _inst_term_layer_
  _inst_term_layer_ 4 SRAM2RW16x32
	CE1 1 PGPtL 4 3 2 1
	CE2 1 PtL 4
	WEB1 0 PtL 4
	WEB2 0 PtL 4
	OEB1 0 PtL 4
	OEB2 0 PtL 4
	CSB1 0 PtL 4
	CSB2 0 PtL 4
	A1[3] 4 PtL 4
	A1[2] 4 PtL 4
	A1[1] 4 PtL 4
	A1[0] 4 PtL 4
	A2[3] 4 PtL 4
	A2[2] 4 PtL 4
	A2[1] 4 PtL 4
	A2[0] 4 PtL 4
	I1[31] 4 PtL 4
	I1[30] 4 PtL 4
	I1[29] 4 PtL 4
	I1[28] 4 PtL 4
	I1[27] 4 PtL 4
	I1[26] 4 PtL 4
	I1[25] 4 PtL 4
	I1[24] 4 PtL 4
	I1[23] 4 PtL 4
	I1[22] 4 PtL 4
	I1[21] 4 PtL 4
	I1[20] 4 PtL 4
	I1[19] 4 PtL 4
	I1[18] 4 PtL 4
	I1[17] 4 PtL 4
	I1[16] 4 PtL 4
	I1[15] 4 PtL 4
	I1[14] 4 PtL 4
	I1[13] 4 PtL 4
	I1[12] 4 PtL 4
	I1[11] 4 PtL 4
	I1[10] 4 PtL 4
	I1[9] 4 PtL 4
	I1[8] 4 PtL 4
	I1[7] 4 PtL 4
	I1[6] 4 PtL 4
	I1[5] 4 PtL 4
	I1[4] 4 PtL 4
	I1[3] 4 PtL 4
	I1[2] 4 PtL 4
	I1[1] 4 PtL 4
	I1[0] 4 PtL 4
	I2[31] 4 PtL 4
	I2[30] 4 PtL 4
	I2[29] 4 PtL 4
	I2[28] 4 PtL 4
	I2[27] 4 PtL 4
	I2[26] 4 PtL 4
	I2[25] 4 PtL 4
	I2[24] 4 PtL 4
	I2[23] 4 PtL 4
	I2[22] 4 PtL 4
	I2[21] 4 PtL 4
	I2[20] 4 PtL 4
	I2[19] 4 PtL 4
	I2[18] 4 PtL 4
	I2[17] 4 PtL 4
	I2[16] 4 PtL 4
	I2[15] 4 PtL 4
	I2[14] 4 PtL 4
	I2[13] 4 PtL 4
	I2[12] 4 PtL 4
	I2[11] 4 PtL 4
	I2[10] 4 PtL 4
	I2[9] 4 PtL 4
	I2[8] 4 PtL 4
	I2[7] 4 PtL 4
	I2[6] 4 PtL 4
	I2[5] 4 PtL 4
	I2[4] 4 PtL 4
	I2[3] 4 PtL 4
	I2[2] 4 PtL 4
	I2[1] 4 PtL 4
	I2[0] 4 PtL 4
	O1[31] 3 PtL 4
	O1[30] 3 PtL 4
	O1[29] 3 PtL 4
	O1[28] 3 PtL 4
	O1[27] 3 PtL 4
	O1[26] 3 PtL 4
	O1[25] 3 PtL 4
	O1[24] 3 PtL 4
	O1[23] 3 PtL 4
	O1[22] 3 PtL 4
	O1[21] 3 PtL 4
	O1[20] 3 PtL 4
	O1[19] 3 PtL 4
	O1[18] 3 PtL 4
	O1[17] 3 PtL 4
	O1[16] 3 PtL 4
	O1[15] 3 PtL 4
	O1[14] 3 PtL 4
	O1[13] 3 PtL 4
	O1[12] 3 PtL 4
	O1[11] 3 PtL 4
	O1[10] 3 PtL 4
	O1[9] 3 PtL 4
	O1[8] 3 PtL 4
	O1[7] 3 PtL 4
	O1[6] 3 PtL 4
	O1[5] 3 PtL 4
	O1[4] 3 PtL 4
	O1[3] 3 PtL 4
	O1[2] 3 PtL 4
	O1[1] 3 PtL 4
	O1[0] 3 PtL 4
	O2[31] 3 PtL 4
	O2[30] 3 PtL 4
	O2[29] 3 PtL 4
	O2[28] 3 PtL 4
	O2[27] 3 PtL 4
	O2[26] 3 PtL 4
	O2[25] 3 PtL 4
	O2[24] 3 PtL 4
	O2[23] 3 PtL 4
	O2[22] 3 PtL 4
	O2[21] 3 PtL 4
	O2[20] 3 PtL 4
	O2[19] 3 PtL 4
	O2[18] 3 PtL 4
	O2[17] 3 PtL 4
	O2[16] 3 PtL 4
	O2[15] 3 PtL 4
	O2[14] 3 PtL 4
	O2[13] 3 PtL 4
	O2[12] 3 PtL 4
	O2[11] 3 PtL 4
	O2[10] 3 PtL 4
	O2[9] 3 PtL 4
	O2[8] 3 PtL 4
	O2[7] 3 PtL 4
	O2[6] 3 PtL 4
	O2[5] 3 PtL 4
	O2[4] 3 PtL 4
	O2[3] 3 PtL 4
	O2[2] 3 PtL 4
	O2[1] 3 PtL 4
	O2[0] 3 PtL 4
	VSS 8 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	VDD 7 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	END _inst_term_layer_
  _inst_term_layer_ 5 SRAM2RW16x32
	CE1 1 PGPtL 4 3 2 1
	CE2 1 PtL 4
	WEB1 0 PtL 4
	WEB2 0 PtL 4
	OEB1 0 PtL 4
	OEB2 0 PtL 4
	CSB1 0 PtL 4
	CSB2 0 PtL 4
	A1[3] 4 PtL 4
	A1[2] 4 PtL 4
	A1[1] 4 PtL 4
	A1[0] 4 PtL 4
	A2[3] 4 PtL 4
	A2[2] 4 PtL 4
	A2[1] 4 PtL 4
	A2[0] 4 PtL 4
	I1[31] 4 PtL 4
	I1[30] 4 PtL 4
	I1[29] 4 PtL 4
	I1[28] 4 PtL 4
	I1[27] 4 PtL 4
	I1[26] 4 PtL 4
	I1[25] 4 PtL 4
	I1[24] 4 PtL 4
	I1[23] 4 PtL 4
	I1[22] 4 PtL 4
	I1[21] 4 PtL 4
	I1[20] 4 PtL 4
	I1[19] 4 PtL 4
	I1[18] 4 PtL 4
	I1[17] 4 PtL 4
	I1[16] 4 PtL 4
	I1[15] 4 PtL 4
	I1[14] 4 PtL 4
	I1[13] 4 PtL 4
	I1[12] 4 PtL 4
	I1[11] 4 PtL 4
	I1[10] 4 PtL 4
	I1[9] 4 PtL 4
	I1[8] 4 PtL 4
	I1[7] 4 PtL 4
	I1[6] 4 PtL 4
	I1[5] 4 PtL 4
	I1[4] 4 PtL 4
	I1[3] 4 PtL 4
	I1[2] 4 PtL 4
	I1[1] 4 PtL 4
	I1[0] 4 PtL 4
	I2[31] 4 PtL 4
	I2[30] 4 PtL 4
	I2[29] 4 PtL 4
	I2[28] 4 PtL 4
	I2[27] 4 PtL 4
	I2[26] 4 PtL 4
	I2[25] 4 PtL 4
	I2[24] 4 PtL 4
	I2[23] 4 PtL 4
	I2[22] 4 PtL 4
	I2[21] 4 PtL 4
	I2[20] 4 PtL 4
	I2[19] 4 PtL 4
	I2[18] 4 PtL 4
	I2[17] 4 PtL 4
	I2[16] 4 PtL 4
	I2[15] 4 PtL 4
	I2[14] 4 PtL 4
	I2[13] 4 PtL 4
	I2[12] 4 PtL 4
	I2[11] 4 PtL 4
	I2[10] 4 PtL 4
	I2[9] 4 PtL 4
	I2[8] 4 PtL 4
	I2[7] 4 PtL 4
	I2[6] 4 PtL 4
	I2[5] 4 PtL 4
	I2[4] 4 PtL 4
	I2[3] 4 PtL 4
	I2[2] 4 PtL 4
	I2[1] 4 PtL 4
	I2[0] 4 PtL 4
	O1[31] 3 PtL 4
	O1[30] 3 PtL 4
	O1[29] 3 PtL 4
	O1[28] 3 PtL 4
	O1[27] 3 PtL 4
	O1[26] 3 PtL 4
	O1[25] 3 PtL 4
	O1[24] 3 PtL 4
	O1[23] 3 PtL 4
	O1[22] 3 PtL 4
	O1[21] 3 PtL 4
	O1[20] 3 PtL 4
	O1[19] 3 PtL 4
	O1[18] 3 PtL 4
	O1[17] 3 PtL 4
	O1[16] 3 PtL 4
	O1[15] 3 PtL 4
	O1[14] 3 PtL 4
	O1[13] 3 PtL 4
	O1[12] 3 PtL 4
	O1[11] 3 PtL 4
	O1[10] 3 PtL 4
	O1[9] 3 PtL 4
	O1[8] 3 PtL 4
	O1[7] 3 PtL 4
	O1[6] 3 PtL 4
	O1[5] 3 PtL 4
	O1[4] 3 PtL 4
	O1[3] 3 PtL 4
	O1[2] 3 PtL 4
	O1[1] 3 PtL 4
	O1[0] 3 PtL 4
	O2[31] 3 PtL 4
	O2[30] 3 PtL 4
	O2[29] 3 PtL 4
	O2[28] 3 PtL 4
	O2[27] 3 PtL 4
	O2[26] 3 PtL 4
	O2[25] 3 PtL 4
	O2[24] 3 PtL 4
	O2[23] 3 PtL 4
	O2[22] 3 PtL 4
	O2[21] 3 PtL 4
	O2[20] 3 PtL 4
	O2[19] 3 PtL 4
	O2[18] 3 PtL 4
	O2[17] 3 PtL 4
	O2[16] 3 PtL 4
	O2[15] 3 PtL 4
	O2[14] 3 PtL 4
	O2[13] 3 PtL 4
	O2[12] 3 PtL 4
	O2[11] 3 PtL 4
	O2[10] 3 PtL 4
	O2[9] 3 PtL 4
	O2[8] 3 PtL 4
	O2[7] 3 PtL 4
	O2[6] 3 PtL 4
	O2[5] 3 PtL 4
	O2[4] 3 PtL 4
	O2[3] 3 PtL 4
	O2[2] 3 PtL 4
	O2[1] 3 PtL 4
	O2[0] 3 PtL 4
	VSS 8 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	VDD 7 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	END _inst_term_layer_
  _inst_term_layer_ 6 SRAM2RW16x32
	CE1 1 PGPtL 4 3 2 1
	CE2 1 PtL 4
	WEB1 0 PtL 4
	WEB2 0 PtL 4
	OEB1 0 PtL 4
	OEB2 0 PtL 4
	CSB1 0 PtL 4
	CSB2 0 PtL 4
	A1[3] 4 PtL 4
	A1[2] 4 PtL 4
	A1[1] 4 PtL 4
	A1[0] 4 PtL 4
	A2[3] 4 PtL 4
	A2[2] 4 PtL 4
	A2[1] 4 PtL 4
	A2[0] 4 PtL 4
	I1[31] 4 PtL 4
	I1[30] 4 PtL 4
	I1[29] 4 PtL 4
	I1[28] 4 PtL 4
	I1[27] 4 PtL 4
	I1[26] 4 PtL 4
	I1[25] 4 PtL 4
	I1[24] 4 PtL 4
	I1[23] 4 PtL 4
	I1[22] 4 PtL 4
	I1[21] 4 PtL 4
	I1[20] 4 PtL 4
	I1[19] 4 PtL 4
	I1[18] 4 PtL 4
	I1[17] 4 PtL 4
	I1[16] 4 PtL 4
	I1[15] 4 PtL 4
	I1[14] 4 PtL 4
	I1[13] 4 PtL 4
	I1[12] 4 PtL 4
	I1[11] 4 PtL 4
	I1[10] 4 PtL 4
	I1[9] 4 PtL 4
	I1[8] 4 PtL 4
	I1[7] 4 PtL 4
	I1[6] 4 PtL 4
	I1[5] 4 PtL 4
	I1[4] 4 PtL 4
	I1[3] 4 PtL 4
	I1[2] 4 PtL 4
	I1[1] 4 PtL 4
	I1[0] 4 PtL 4
	I2[31] 4 PtL 4
	I2[30] 4 PtL 4
	I2[29] 4 PtL 4
	I2[28] 4 PtL 4
	I2[27] 4 PtL 4
	I2[26] 4 PtL 4
	I2[25] 4 PtL 4
	I2[24] 4 PtL 4
	I2[23] 4 PtL 4
	I2[22] 4 PtL 4
	I2[21] 4 PtL 4
	I2[20] 4 PtL 4
	I2[19] 4 PtL 4
	I2[18] 4 PtL 4
	I2[17] 4 PtL 4
	I2[16] 4 PtL 4
	I2[15] 4 PtL 4
	I2[14] 4 PtL 4
	I2[13] 4 PtL 4
	I2[12] 4 PtL 4
	I2[11] 4 PtL 4
	I2[10] 4 PtL 4
	I2[9] 4 PtL 4
	I2[8] 4 PtL 4
	I2[7] 4 PtL 4
	I2[6] 4 PtL 4
	I2[5] 4 PtL 4
	I2[4] 4 PtL 4
	I2[3] 4 PtL 4
	I2[2] 4 PtL 4
	I2[1] 4 PtL 4
	I2[0] 4 PtL 4
	O1[31] 3 PtL 4
	O1[30] 3 PtL 4
	O1[29] 3 PtL 4
	O1[28] 3 PtL 4
	O1[27] 3 PtL 4
	O1[26] 3 PtL 4
	O1[25] 3 PtL 4
	O1[24] 3 PtL 4
	O1[23] 3 PtL 4
	O1[22] 3 PtL 4
	O1[21] 3 PtL 4
	O1[20] 3 PtL 4
	O1[19] 3 PtL 4
	O1[18] 3 PtL 4
	O1[17] 3 PtL 4
	O1[16] 3 PtL 4
	O1[15] 3 PtL 4
	O1[14] 3 PtL 4
	O1[13] 3 PtL 4
	O1[12] 3 PtL 4
	O1[11] 3 PtL 4
	O1[10] 3 PtL 4
	O1[9] 3 PtL 4
	O1[8] 3 PtL 4
	O1[7] 3 PtL 4
	O1[6] 3 PtL 4
	O1[5] 3 PtL 4
	O1[4] 3 PtL 4
	O1[3] 3 PtL 4
	O1[2] 3 PtL 4
	O1[1] 3 PtL 4
	O1[0] 3 PtL 4
	O2[31] 3 PtL 4
	O2[30] 3 PtL 4
	O2[29] 3 PtL 4
	O2[28] 3 PtL 4
	O2[27] 3 PtL 4
	O2[26] 3 PtL 4
	O2[25] 3 PtL 4
	O2[24] 3 PtL 4
	O2[23] 3 PtL 4
	O2[22] 3 PtL 4
	O2[21] 3 PtL 4
	O2[20] 3 PtL 4
	O2[19] 3 PtL 4
	O2[18] 3 PtL 4
	O2[17] 3 PtL 4
	O2[16] 3 PtL 4
	O2[15] 3 PtL 4
	O2[14] 3 PtL 4
	O2[13] 3 PtL 4
	O2[12] 3 PtL 4
	O2[11] 3 PtL 4
	O2[10] 3 PtL 4
	O2[9] 3 PtL 4
	O2[8] 3 PtL 4
	O2[7] 3 PtL 4
	O2[6] 3 PtL 4
	O2[5] 3 PtL 4
	O2[4] 3 PtL 4
	O2[3] 3 PtL 4
	O2[2] 3 PtL 4
	O2[1] 3 PtL 4
	O2[0] 3 PtL 4
	VSS 8 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	VDD 7 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	END _inst_term_layer_
  _inst_term_layer_ 7 SRAM2RW16x32
	CE1 1 PGPtL 4 3 2 1
	CE2 1 PtL 4
	WEB1 0 PtL 4
	WEB2 0 PtL 4
	OEB1 0 PtL 4
	OEB2 0 PtL 4
	CSB1 0 PtL 4
	CSB2 0 PtL 4
	A1[3] 4 PtL 4
	A1[2] 4 PtL 4
	A1[1] 4 PtL 4
	A1[0] 4 PtL 4
	A2[3] 4 PtL 4
	A2[2] 4 PtL 4
	A2[1] 4 PtL 4
	A2[0] 4 PtL 4
	I1[31] 4 PtL 4
	I1[30] 4 PtL 4
	I1[29] 4 PtL 4
	I1[28] 4 PtL 4
	I1[27] 4 PtL 4
	I1[26] 4 PtL 4
	I1[25] 4 PtL 4
	I1[24] 4 PtL 4
	I1[23] 4 PtL 4
	I1[22] 4 PtL 4
	I1[21] 4 PtL 4
	I1[20] 4 PtL 4
	I1[19] 4 PtL 4
	I1[18] 4 PtL 4
	I1[17] 4 PtL 4
	I1[16] 4 PtL 4
	I1[15] 4 PtL 4
	I1[14] 4 PtL 4
	I1[13] 4 PtL 4
	I1[12] 4 PtL 4
	I1[11] 4 PtL 4
	I1[10] 4 PtL 4
	I1[9] 4 PtL 4
	I1[8] 4 PtL 4
	I1[7] 4 PtL 4
	I1[6] 4 PtL 4
	I1[5] 4 PtL 4
	I1[4] 4 PtL 4
	I1[3] 4 PtL 4
	I1[2] 4 PtL 4
	I1[1] 4 PtL 4
	I1[0] 4 PtL 4
	I2[31] 4 PtL 4
	I2[30] 4 PtL 4
	I2[29] 4 PtL 4
	I2[28] 4 PtL 4
	I2[27] 4 PtL 4
	I2[26] 4 PtL 4
	I2[25] 4 PtL 4
	I2[24] 4 PtL 4
	I2[23] 4 PtL 4
	I2[22] 4 PtL 4
	I2[21] 4 PtL 4
	I2[20] 4 PtL 4
	I2[19] 4 PtL 4
	I2[18] 4 PtL 4
	I2[17] 4 PtL 4
	I2[16] 4 PtL 4
	I2[15] 4 PtL 4
	I2[14] 4 PtL 4
	I2[13] 4 PtL 4
	I2[12] 4 PtL 4
	I2[11] 4 PtL 4
	I2[10] 4 PtL 4
	I2[9] 4 PtL 4
	I2[8] 4 PtL 4
	I2[7] 4 PtL 4
	I2[6] 4 PtL 4
	I2[5] 4 PtL 4
	I2[4] 4 PtL 4
	I2[3] 4 PtL 4
	I2[2] 4 PtL 4
	I2[1] 4 PtL 4
	I2[0] 4 PtL 4
	O1[31] 3 PtL 4
	O1[30] 3 PtL 4
	O1[29] 3 PtL 4
	O1[28] 3 PtL 4
	O1[27] 3 PtL 4
	O1[26] 3 PtL 4
	O1[25] 3 PtL 4
	O1[24] 3 PtL 4
	O1[23] 3 PtL 4
	O1[22] 3 PtL 4
	O1[21] 3 PtL 4
	O1[20] 3 PtL 4
	O1[19] 3 PtL 4
	O1[18] 3 PtL 4
	O1[17] 3 PtL 4
	O1[16] 3 PtL 4
	O1[15] 3 PtL 4
	O1[14] 3 PtL 4
	O1[13] 3 PtL 4
	O1[12] 3 PtL 4
	O1[11] 3 PtL 4
	O1[10] 3 PtL 4
	O1[9] 3 PtL 4
	O1[8] 3 PtL 4
	O1[7] 3 PtL 4
	O1[6] 3 PtL 4
	O1[5] 3 PtL 4
	O1[4] 3 PtL 4
	O1[3] 3 PtL 4
	O1[2] 3 PtL 4
	O1[1] 3 PtL 4
	O1[0] 3 PtL 4
	O2[31] 3 PtL 4
	O2[30] 3 PtL 4
	O2[29] 3 PtL 4
	O2[28] 3 PtL 4
	O2[27] 3 PtL 4
	O2[26] 3 PtL 4
	O2[25] 3 PtL 4
	O2[24] 3 PtL 4
	O2[23] 3 PtL 4
	O2[22] 3 PtL 4
	O2[21] 3 PtL 4
	O2[20] 3 PtL 4
	O2[19] 3 PtL 4
	O2[18] 3 PtL 4
	O2[17] 3 PtL 4
	O2[16] 3 PtL 4
	O2[15] 3 PtL 4
	O2[14] 3 PtL 4
	O2[13] 3 PtL 4
	O2[12] 3 PtL 4
	O2[11] 3 PtL 4
	O2[10] 3 PtL 4
	O2[9] 3 PtL 4
	O2[8] 3 PtL 4
	O2[7] 3 PtL 4
	O2[6] 3 PtL 4
	O2[5] 3 PtL 4
	O2[4] 3 PtL 4
	O2[3] 3 PtL 4
	O2[2] 3 PtL 4
	O2[1] 3 PtL 4
	O2[0] 3 PtL 4
	VSS 8 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	VDD 7 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	END _inst_term_layer_
  _inst_term_layer_ 8 SRAM2RW16x32
	CE1 1 PGPtL 4 3 2 1
	CE2 1 PtL 4
	WEB1 0 PtL 4
	WEB2 0 PtL 4
	OEB1 0 PtL 4
	OEB2 0 PtL 4
	CSB1 0 PtL 4
	CSB2 0 PtL 4
	A1[3] 4 PtL 4
	A1[2] 4 PtL 4
	A1[1] 4 PtL 4
	A1[0] 4 PtL 4
	A2[3] 4 PtL 4
	A2[2] 4 PtL 4
	A2[1] 4 PtL 4
	A2[0] 4 PtL 4
	I1[31] 4 PtL 4
	I1[30] 4 PtL 4
	I1[29] 4 PtL 4
	I1[28] 4 PtL 4
	I1[27] 4 PtL 4
	I1[26] 4 PtL 4
	I1[25] 4 PtL 4
	I1[24] 4 PtL 4
	I1[23] 4 PtL 4
	I1[22] 4 PtL 4
	I1[21] 4 PtL 4
	I1[20] 4 PtL 4
	I1[19] 4 PtL 4
	I1[18] 4 PtL 4
	I1[17] 4 PtL 4
	I1[16] 4 PtL 4
	I1[15] 4 PtL 4
	I1[14] 4 PtL 4
	I1[13] 4 PtL 4
	I1[12] 4 PtL 4
	I1[11] 4 PtL 4
	I1[10] 4 PtL 4
	I1[9] 4 PtL 4
	I1[8] 4 PtL 4
	I1[7] 4 PtL 4
	I1[6] 4 PtL 4
	I1[5] 4 PtL 4
	I1[4] 4 PtL 4
	I1[3] 4 PtL 4
	I1[2] 4 PtL 4
	I1[1] 4 PtL 4
	I1[0] 4 PtL 4
	I2[31] 4 PtL 4
	I2[30] 4 PtL 4
	I2[29] 4 PtL 4
	I2[28] 4 PtL 4
	I2[27] 4 PtL 4
	I2[26] 4 PtL 4
	I2[25] 4 PtL 4
	I2[24] 4 PtL 4
	I2[23] 4 PtL 4
	I2[22] 4 PtL 4
	I2[21] 4 PtL 4
	I2[20] 4 PtL 4
	I2[19] 4 PtL 4
	I2[18] 4 PtL 4
	I2[17] 4 PtL 4
	I2[16] 4 PtL 4
	I2[15] 4 PtL 4
	I2[14] 4 PtL 4
	I2[13] 4 PtL 4
	I2[12] 4 PtL 4
	I2[11] 4 PtL 4
	I2[10] 4 PtL 4
	I2[9] 4 PtL 4
	I2[8] 4 PtL 4
	I2[7] 4 PtL 4
	I2[6] 4 PtL 4
	I2[5] 4 PtL 4
	I2[4] 4 PtL 4
	I2[3] 4 PtL 4
	I2[2] 4 PtL 4
	I2[1] 4 PtL 4
	I2[0] 4 PtL 4
	O1[31] 3 PtL 4
	O1[30] 3 PtL 4
	O1[29] 3 PtL 4
	O1[28] 3 PtL 4
	O1[27] 3 PtL 4
	O1[26] 3 PtL 4
	O1[25] 3 PtL 4
	O1[24] 3 PtL 4
	O1[23] 3 PtL 4
	O1[22] 3 PtL 4
	O1[21] 3 PtL 4
	O1[20] 3 PtL 4
	O1[19] 3 PtL 4
	O1[18] 3 PtL 4
	O1[17] 3 PtL 4
	O1[16] 3 PtL 4
	O1[15] 3 PtL 4
	O1[14] 3 PtL 4
	O1[13] 3 PtL 4
	O1[12] 3 PtL 4
	O1[11] 3 PtL 4
	O1[10] 3 PtL 4
	O1[9] 3 PtL 4
	O1[8] 3 PtL 4
	O1[7] 3 PtL 4
	O1[6] 3 PtL 4
	O1[5] 3 PtL 4
	O1[4] 3 PtL 4
	O1[3] 3 PtL 4
	O1[2] 3 PtL 4
	O1[1] 3 PtL 4
	O1[0] 3 PtL 4
	O2[31] 3 PtL 4
	O2[30] 3 PtL 4
	O2[29] 3 PtL 4
	O2[28] 3 PtL 4
	O2[27] 3 PtL 4
	O2[26] 3 PtL 4
	O2[25] 3 PtL 4
	O2[24] 3 PtL 4
	O2[23] 3 PtL 4
	O2[22] 3 PtL 4
	O2[21] 3 PtL 4
	O2[20] 3 PtL 4
	O2[19] 3 PtL 4
	O2[18] 3 PtL 4
	O2[17] 3 PtL 4
	O2[16] 3 PtL 4
	O2[15] 3 PtL 4
	O2[14] 3 PtL 4
	O2[13] 3 PtL 4
	O2[12] 3 PtL 4
	O2[11] 3 PtL 4
	O2[10] 3 PtL 4
	O2[9] 3 PtL 4
	O2[8] 3 PtL 4
	O2[7] 3 PtL 4
	O2[6] 3 PtL 4
	O2[5] 3 PtL 4
	O2[4] 3 PtL 4
	O2[3] 3 PtL 4
	O2[2] 3 PtL 4
	O2[1] 3 PtL 4
	O2[0] 3 PtL 4
	VSS 8 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	VDD 7 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	END _inst_term_layer_
  _inst_term_layer_ 9 SRAM2RW16x32
	CE1 1 PGPtL 4 3 2 1
	CE2 1 PtL 4
	WEB1 0 PtL 4
	WEB2 0 PtL 4
	OEB1 0 PtL 4
	OEB2 0 PtL 4
	CSB1 0 PtL 4
	CSB2 0 PtL 4
	A1[3] 4 PtL 4
	A1[2] 4 PtL 4
	A1[1] 4 PtL 4
	A1[0] 4 PtL 4
	A2[3] 4 PtL 4
	A2[2] 4 PtL 4
	A2[1] 4 PtL 4
	A2[0] 4 PtL 4
	I1[31] 4 PtL 4
	I1[30] 4 PtL 4
	I1[29] 4 PtL 4
	I1[28] 4 PtL 4
	I1[27] 4 PtL 4
	I1[26] 4 PtL 4
	I1[25] 4 PtL 4
	I1[24] 4 PtL 4
	I1[23] 4 PtL 4
	I1[22] 4 PtL 4
	I1[21] 4 PtL 4
	I1[20] 4 PtL 4
	I1[19] 4 PtL 4
	I1[18] 4 PtL 4
	I1[17] 4 PtL 4
	I1[16] 4 PtL 4
	I1[15] 4 PtL 4
	I1[14] 4 PtL 4
	I1[13] 4 PtL 4
	I1[12] 4 PtL 4
	I1[11] 4 PtL 4
	I1[10] 4 PtL 4
	I1[9] 4 PtL 4
	I1[8] 4 PtL 4
	I1[7] 4 PtL 4
	I1[6] 4 PtL 4
	I1[5] 4 PtL 4
	I1[4] 4 PtL 4
	I1[3] 4 PtL 4
	I1[2] 4 PtL 4
	I1[1] 4 PtL 4
	I1[0] 4 PtL 4
	I2[31] 4 PtL 4
	I2[30] 4 PtL 4
	I2[29] 4 PtL 4
	I2[28] 4 PtL 4
	I2[27] 4 PtL 4
	I2[26] 4 PtL 4
	I2[25] 4 PtL 4
	I2[24] 4 PtL 4
	I2[23] 4 PtL 4
	I2[22] 4 PtL 4
	I2[21] 4 PtL 4
	I2[20] 4 PtL 4
	I2[19] 4 PtL 4
	I2[18] 4 PtL 4
	I2[17] 4 PtL 4
	I2[16] 4 PtL 4
	I2[15] 4 PtL 4
	I2[14] 4 PtL 4
	I2[13] 4 PtL 4
	I2[12] 4 PtL 4
	I2[11] 4 PtL 4
	I2[10] 4 PtL 4
	I2[9] 4 PtL 4
	I2[8] 4 PtL 4
	I2[7] 4 PtL 4
	I2[6] 4 PtL 4
	I2[5] 4 PtL 4
	I2[4] 4 PtL 4
	I2[3] 4 PtL 4
	I2[2] 4 PtL 4
	I2[1] 4 PtL 4
	I2[0] 4 PtL 4
	O1[31] 3 PtL 4
	O1[30] 3 PtL 4
	O1[29] 3 PtL 4
	O1[28] 3 PtL 4
	O1[27] 3 PtL 4
	O1[26] 3 PtL 4
	O1[25] 3 PtL 4
	O1[24] 3 PtL 4
	O1[23] 3 PtL 4
	O1[22] 3 PtL 4
	O1[21] 3 PtL 4
	O1[20] 3 PtL 4
	O1[19] 3 PtL 4
	O1[18] 3 PtL 4
	O1[17] 3 PtL 4
	O1[16] 3 PtL 4
	O1[15] 3 PtL 4
	O1[14] 3 PtL 4
	O1[13] 3 PtL 4
	O1[12] 3 PtL 4
	O1[11] 3 PtL 4
	O1[10] 3 PtL 4
	O1[9] 3 PtL 4
	O1[8] 3 PtL 4
	O1[7] 3 PtL 4
	O1[6] 3 PtL 4
	O1[5] 3 PtL 4
	O1[4] 3 PtL 4
	O1[3] 3 PtL 4
	O1[2] 3 PtL 4
	O1[1] 3 PtL 4
	O1[0] 3 PtL 4
	O2[31] 3 PtL 4
	O2[30] 3 PtL 4
	O2[29] 3 PtL 4
	O2[28] 3 PtL 4
	O2[27] 3 PtL 4
	O2[26] 3 PtL 4
	O2[25] 3 PtL 4
	O2[24] 3 PtL 4
	O2[23] 3 PtL 4
	O2[22] 3 PtL 4
	O2[21] 3 PtL 4
	O2[20] 3 PtL 4
	O2[19] 3 PtL 4
	O2[18] 3 PtL 4
	O2[17] 3 PtL 4
	O2[16] 3 PtL 4
	O2[15] 3 PtL 4
	O2[14] 3 PtL 4
	O2[13] 3 PtL 4
	O2[12] 3 PtL 4
	O2[11] 3 PtL 4
	O2[10] 3 PtL 4
	O2[9] 3 PtL 4
	O2[8] 3 PtL 4
	O2[7] 3 PtL 4
	O2[6] 3 PtL 4
	O2[5] 3 PtL 4
	O2[4] 3 PtL 4
	O2[3] 3 PtL 4
	O2[2] 3 PtL 4
	O2[1] 3 PtL 4
	O2[0] 3 PtL 4
	VSS 8 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	VDD 7 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	END _inst_term_layer_
  _inst_term_layer_ 10 SRAM2RW16x32
	CE1 1 PGPtL 4 3 2 1
	CE2 1 PtL 4
	WEB1 0 PtL 4
	WEB2 0 PtL 4
	OEB1 0 PtL 4
	OEB2 0 PtL 4
	CSB1 0 PtL 4
	CSB2 0 PtL 4
	A1[3] 4 PtL 4
	A1[2] 4 PtL 4
	A1[1] 4 PtL 4
	A1[0] 4 PtL 4
	A2[3] 4 PtL 4
	A2[2] 4 PtL 4
	A2[1] 4 PtL 4
	A2[0] 4 PtL 4
	I1[31] 4 PtL 4
	I1[30] 4 PtL 4
	I1[29] 4 PtL 4
	I1[28] 4 PtL 4
	I1[27] 4 PtL 4
	I1[26] 4 PtL 4
	I1[25] 4 PtL 4
	I1[24] 4 PtL 4
	I1[23] 4 PtL 4
	I1[22] 4 PtL 4
	I1[21] 4 PtL 4
	I1[20] 4 PtL 4
	I1[19] 4 PtL 4
	I1[18] 4 PtL 4
	I1[17] 4 PtL 4
	I1[16] 4 PtL 4
	I1[15] 4 PtL 4
	I1[14] 4 PtL 4
	I1[13] 4 PtL 4
	I1[12] 4 PtL 4
	I1[11] 4 PtL 4
	I1[10] 4 PtL 4
	I1[9] 4 PtL 4
	I1[8] 4 PtL 4
	I1[7] 4 PtL 4
	I1[6] 4 PtL 4
	I1[5] 4 PtL 4
	I1[4] 4 PtL 4
	I1[3] 4 PtL 4
	I1[2] 4 PtL 4
	I1[1] 4 PtL 4
	I1[0] 4 PtL 4
	I2[31] 4 PtL 4
	I2[30] 4 PtL 4
	I2[29] 4 PtL 4
	I2[28] 4 PtL 4
	I2[27] 4 PtL 4
	I2[26] 4 PtL 4
	I2[25] 4 PtL 4
	I2[24] 4 PtL 4
	I2[23] 4 PtL 4
	I2[22] 4 PtL 4
	I2[21] 4 PtL 4
	I2[20] 4 PtL 4
	I2[19] 4 PtL 4
	I2[18] 4 PtL 4
	I2[17] 4 PtL 4
	I2[16] 4 PtL 4
	I2[15] 4 PtL 4
	I2[14] 4 PtL 4
	I2[13] 4 PtL 4
	I2[12] 4 PtL 4
	I2[11] 4 PtL 4
	I2[10] 4 PtL 4
	I2[9] 4 PtL 4
	I2[8] 4 PtL 4
	I2[7] 4 PtL 4
	I2[6] 4 PtL 4
	I2[5] 4 PtL 4
	I2[4] 4 PtL 4
	I2[3] 4 PtL 4
	I2[2] 4 PtL 4
	I2[1] 4 PtL 4
	I2[0] 4 PtL 4
	O1[31] 3 PtL 4
	O1[30] 3 PtL 4
	O1[29] 3 PtL 4
	O1[28] 3 PtL 4
	O1[27] 3 PtL 4
	O1[26] 3 PtL 4
	O1[25] 3 PtL 4
	O1[24] 3 PtL 4
	O1[23] 3 PtL 4
	O1[22] 3 PtL 4
	O1[21] 3 PtL 4
	O1[20] 3 PtL 4
	O1[19] 3 PtL 4
	O1[18] 3 PtL 4
	O1[17] 3 PtL 4
	O1[16] 3 PtL 4
	O1[15] 3 PtL 4
	O1[14] 3 PtL 4
	O1[13] 3 PtL 4
	O1[12] 3 PtL 4
	O1[11] 3 PtL 4
	O1[10] 3 PtL 4
	O1[9] 3 PtL 4
	O1[8] 3 PtL 4
	O1[7] 3 PtL 4
	O1[6] 3 PtL 4
	O1[5] 3 PtL 4
	O1[4] 3 PtL 4
	O1[3] 3 PtL 4
	O1[2] 3 PtL 4
	O1[1] 3 PtL 4
	O1[0] 3 PtL 4
	O2[31] 3 PtL 4
	O2[30] 3 PtL 4
	O2[29] 3 PtL 4
	O2[28] 3 PtL 4
	O2[27] 3 PtL 4
	O2[26] 3 PtL 4
	O2[25] 3 PtL 4
	O2[24] 3 PtL 4
	O2[23] 3 PtL 4
	O2[22] 3 PtL 4
	O2[21] 3 PtL 4
	O2[20] 3 PtL 4
	O2[19] 3 PtL 4
	O2[18] 3 PtL 4
	O2[17] 3 PtL 4
	O2[16] 3 PtL 4
	O2[15] 3 PtL 4
	O2[14] 3 PtL 4
	O2[13] 3 PtL 4
	O2[12] 3 PtL 4
	O2[11] 3 PtL 4
	O2[10] 3 PtL 4
	O2[9] 3 PtL 4
	O2[8] 3 PtL 4
	O2[7] 3 PtL 4
	O2[6] 3 PtL 4
	O2[5] 3 PtL 4
	O2[4] 3 PtL 4
	O2[3] 3 PtL 4
	O2[2] 3 PtL 4
	O2[1] 3 PtL 4
	O2[0] 3 PtL 4
	VSS 8 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	VDD 7 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	END _inst_term_layer_
  _inst_term_layer_ 11 SRAM2RW16x32
	CE1 1 PGPtL 4 3 2 1
	CE2 1 PtL 4
	WEB1 0 PtL 4
	WEB2 0 PtL 4
	OEB1 0 PtL 4
	OEB2 0 PtL 4
	CSB1 0 PtL 4
	CSB2 0 PtL 4
	A1[3] 4 PtL 4
	A1[2] 4 PtL 4
	A1[1] 4 PtL 4
	A1[0] 4 PtL 4
	A2[3] 4 PtL 4
	A2[2] 4 PtL 4
	A2[1] 4 PtL 4
	A2[0] 4 PtL 4
	I1[31] 4 PtL 4
	I1[30] 4 PtL 4
	I1[29] 4 PtL 4
	I1[28] 4 PtL 4
	I1[27] 4 PtL 4
	I1[26] 4 PtL 4
	I1[25] 4 PtL 4
	I1[24] 4 PtL 4
	I1[23] 4 PtL 4
	I1[22] 4 PtL 4
	I1[21] 4 PtL 4
	I1[20] 4 PtL 4
	I1[19] 4 PtL 4
	I1[18] 4 PtL 4
	I1[17] 4 PtL 4
	I1[16] 4 PtL 4
	I1[15] 4 PtL 4
	I1[14] 4 PtL 4
	I1[13] 4 PtL 4
	I1[12] 4 PtL 4
	I1[11] 4 PtL 4
	I1[10] 4 PtL 4
	I1[9] 4 PtL 4
	I1[8] 4 PtL 4
	I1[7] 4 PtL 4
	I1[6] 4 PtL 4
	I1[5] 4 PtL 4
	I1[4] 4 PtL 4
	I1[3] 4 PtL 4
	I1[2] 4 PtL 4
	I1[1] 4 PtL 4
	I1[0] 4 PtL 4
	I2[31] 4 PtL 4
	I2[30] 4 PtL 4
	I2[29] 4 PtL 4
	I2[28] 4 PtL 4
	I2[27] 4 PtL 4
	I2[26] 4 PtL 4
	I2[25] 4 PtL 4
	I2[24] 4 PtL 4
	I2[23] 4 PtL 4
	I2[22] 4 PtL 4
	I2[21] 4 PtL 4
	I2[20] 4 PtL 4
	I2[19] 4 PtL 4
	I2[18] 4 PtL 4
	I2[17] 4 PtL 4
	I2[16] 4 PtL 4
	I2[15] 4 PtL 4
	I2[14] 4 PtL 4
	I2[13] 4 PtL 4
	I2[12] 4 PtL 4
	I2[11] 4 PtL 4
	I2[10] 4 PtL 4
	I2[9] 4 PtL 4
	I2[8] 4 PtL 4
	I2[7] 4 PtL 4
	I2[6] 4 PtL 4
	I2[5] 4 PtL 4
	I2[4] 4 PtL 4
	I2[3] 4 PtL 4
	I2[2] 4 PtL 4
	I2[1] 4 PtL 4
	I2[0] 4 PtL 4
	O1[31] 3 PtL 4
	O1[30] 3 PtL 4
	O1[29] 3 PtL 4
	O1[28] 3 PtL 4
	O1[27] 3 PtL 4
	O1[26] 3 PtL 4
	O1[25] 3 PtL 4
	O1[24] 3 PtL 4
	O1[23] 3 PtL 4
	O1[22] 3 PtL 4
	O1[21] 3 PtL 4
	O1[20] 3 PtL 4
	O1[19] 3 PtL 4
	O1[18] 3 PtL 4
	O1[17] 3 PtL 4
	O1[16] 3 PtL 4
	O1[15] 3 PtL 4
	O1[14] 3 PtL 4
	O1[13] 3 PtL 4
	O1[12] 3 PtL 4
	O1[11] 3 PtL 4
	O1[10] 3 PtL 4
	O1[9] 3 PtL 4
	O1[8] 3 PtL 4
	O1[7] 3 PtL 4
	O1[6] 3 PtL 4
	O1[5] 3 PtL 4
	O1[4] 3 PtL 4
	O1[3] 3 PtL 4
	O1[2] 3 PtL 4
	O1[1] 3 PtL 4
	O1[0] 3 PtL 4
	O2[31] 3 PtL 4
	O2[30] 3 PtL 4
	O2[29] 3 PtL 4
	O2[28] 3 PtL 4
	O2[27] 3 PtL 4
	O2[26] 3 PtL 4
	O2[25] 3 PtL 4
	O2[24] 3 PtL 4
	O2[23] 3 PtL 4
	O2[22] 3 PtL 4
	O2[21] 3 PtL 4
	O2[20] 3 PtL 4
	O2[19] 3 PtL 4
	O2[18] 3 PtL 4
	O2[17] 3 PtL 4
	O2[16] 3 PtL 4
	O2[15] 3 PtL 4
	O2[14] 3 PtL 4
	O2[13] 3 PtL 4
	O2[12] 3 PtL 4
	O2[11] 3 PtL 4
	O2[10] 3 PtL 4
	O2[9] 3 PtL 4
	O2[8] 3 PtL 4
	O2[7] 3 PtL 4
	O2[6] 3 PtL 4
	O2[5] 3 PtL 4
	O2[4] 3 PtL 4
	O2[3] 3 PtL 4
	O2[2] 3 PtL 4
	O2[1] 3 PtL 4
	O2[0] 3 PtL 4
	VSS 8 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	VDD 7 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	END _inst_term_layer_
  _inst_term_layer_ 12 SRAM2RW16x32
	CE1 1 PGPtL 4 3 2 1
	CE2 1 PtL 4
	WEB1 0 PtL 4
	WEB2 0 PtL 4
	OEB1 0 PtL 4
	OEB2 0 PtL 4
	CSB1 0 PtL 4
	CSB2 0 PtL 4
	A1[3] 4 PtL 4
	A1[2] 4 PtL 4
	A1[1] 4 PtL 4
	A1[0] 4 PtL 4
	A2[3] 4 PtL 4
	A2[2] 4 PtL 4
	A2[1] 4 PtL 4
	A2[0] 4 PtL 4
	I1[31] 4 PtL 4
	I1[30] 4 PtL 4
	I1[29] 4 PtL 4
	I1[28] 4 PtL 4
	I1[27] 4 PtL 4
	I1[26] 4 PtL 4
	I1[25] 4 PtL 4
	I1[24] 4 PtL 4
	I1[23] 4 PtL 4
	I1[22] 4 PtL 4
	I1[21] 4 PtL 4
	I1[20] 4 PtL 4
	I1[19] 4 PtL 4
	I1[18] 4 PtL 4
	I1[17] 4 PtL 4
	I1[16] 4 PtL 4
	I1[15] 4 PtL 4
	I1[14] 4 PtL 4
	I1[13] 4 PtL 4
	I1[12] 4 PtL 4
	I1[11] 4 PtL 4
	I1[10] 4 PtL 4
	I1[9] 4 PtL 4
	I1[8] 4 PtL 4
	I1[7] 4 PtL 4
	I1[6] 4 PtL 4
	I1[5] 4 PtL 4
	I1[4] 4 PtL 4
	I1[3] 4 PtL 4
	I1[2] 4 PtL 4
	I1[1] 4 PtL 4
	I1[0] 4 PtL 4
	I2[31] 4 PtL 4
	I2[30] 4 PtL 4
	I2[29] 4 PtL 4
	I2[28] 4 PtL 4
	I2[27] 4 PtL 4
	I2[26] 4 PtL 4
	I2[25] 4 PtL 4
	I2[24] 4 PtL 4
	I2[23] 4 PtL 4
	I2[22] 4 PtL 4
	I2[21] 4 PtL 4
	I2[20] 4 PtL 4
	I2[19] 4 PtL 4
	I2[18] 4 PtL 4
	I2[17] 4 PtL 4
	I2[16] 4 PtL 4
	I2[15] 4 PtL 4
	I2[14] 4 PtL 4
	I2[13] 4 PtL 4
	I2[12] 4 PtL 4
	I2[11] 4 PtL 4
	I2[10] 4 PtL 4
	I2[9] 4 PtL 4
	I2[8] 4 PtL 4
	I2[7] 4 PtL 4
	I2[6] 4 PtL 4
	I2[5] 4 PtL 4
	I2[4] 4 PtL 4
	I2[3] 4 PtL 4
	I2[2] 4 PtL 4
	I2[1] 4 PtL 4
	I2[0] 4 PtL 4
	O1[31] 3 PtL 4
	O1[30] 3 PtL 4
	O1[29] 3 PtL 4
	O1[28] 3 PtL 4
	O1[27] 3 PtL 4
	O1[26] 3 PtL 4
	O1[25] 3 PtL 4
	O1[24] 3 PtL 4
	O1[23] 3 PtL 4
	O1[22] 3 PtL 4
	O1[21] 3 PtL 4
	O1[20] 3 PtL 4
	O1[19] 3 PtL 4
	O1[18] 3 PtL 4
	O1[17] 3 PtL 4
	O1[16] 3 PtL 4
	O1[15] 3 PtL 4
	O1[14] 3 PtL 4
	O1[13] 3 PtL 4
	O1[12] 3 PtL 4
	O1[11] 3 PtL 4
	O1[10] 3 PtL 4
	O1[9] 3 PtL 4
	O1[8] 3 PtL 4
	O1[7] 3 PtL 4
	O1[6] 3 PtL 4
	O1[5] 3 PtL 4
	O1[4] 3 PtL 4
	O1[3] 3 PtL 4
	O1[2] 3 PtL 4
	O1[1] 3 PtL 4
	O1[0] 3 PtL 4
	O2[31] 3 PtL 4
	O2[30] 3 PtL 4
	O2[29] 3 PtL 4
	O2[28] 3 PtL 4
	O2[27] 3 PtL 4
	O2[26] 3 PtL 4
	O2[25] 3 PtL 4
	O2[24] 3 PtL 4
	O2[23] 3 PtL 4
	O2[22] 3 PtL 4
	O2[21] 3 PtL 4
	O2[20] 3 PtL 4
	O2[19] 3 PtL 4
	O2[18] 3 PtL 4
	O2[17] 3 PtL 4
	O2[16] 3 PtL 4
	O2[15] 3 PtL 4
	O2[14] 3 PtL 4
	O2[13] 3 PtL 4
	O2[12] 3 PtL 4
	O2[11] 3 PtL 4
	O2[10] 3 PtL 4
	O2[9] 3 PtL 4
	O2[8] 3 PtL 4
	O2[7] 3 PtL 4
	O2[6] 3 PtL 4
	O2[5] 3 PtL 4
	O2[4] 3 PtL 4
	O2[3] 3 PtL 4
	O2[2] 3 PtL 4
	O2[1] 3 PtL 4
	O2[0] 3 PtL 4
	VSS 8 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	VDD 7 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	END _inst_term_layer_
  _inst_term_layer_ 13 SRAM2RW16x32
	CE1 1 PGPtL 4 3 2 1
	CE2 1 PtL 4
	WEB1 0 PtL 4
	WEB2 0 PtL 4
	OEB1 0 PtL 4
	OEB2 0 PtL 4
	CSB1 0 PtL 4
	CSB2 0 PtL 4
	A1[3] 4 PtL 4
	A1[2] 4 PtL 4
	A1[1] 4 PtL 4
	A1[0] 4 PtL 4
	A2[3] 4 PtL 4
	A2[2] 4 PtL 4
	A2[1] 4 PtL 4
	A2[0] 4 PtL 4
	I1[31] 4 PtL 4
	I1[30] 4 PtL 4
	I1[29] 4 PtL 4
	I1[28] 4 PtL 4
	I1[27] 4 PtL 4
	I1[26] 4 PtL 4
	I1[25] 4 PtL 4
	I1[24] 4 PtL 4
	I1[23] 4 PtL 4
	I1[22] 4 PtL 4
	I1[21] 4 PtL 4
	I1[20] 4 PtL 4
	I1[19] 4 PtL 4
	I1[18] 4 PtL 4
	I1[17] 4 PtL 4
	I1[16] 4 PtL 4
	I1[15] 4 PtL 4
	I1[14] 4 PtL 4
	I1[13] 4 PtL 4
	I1[12] 4 PtL 4
	I1[11] 4 PtL 4
	I1[10] 4 PtL 4
	I1[9] 4 PtL 4
	I1[8] 4 PtL 4
	I1[7] 4 PtL 4
	I1[6] 4 PtL 4
	I1[5] 4 PtL 4
	I1[4] 4 PtL 4
	I1[3] 4 PtL 4
	I1[2] 4 PtL 4
	I1[1] 4 PtL 4
	I1[0] 4 PtL 4
	I2[31] 4 PtL 4
	I2[30] 4 PtL 4
	I2[29] 4 PtL 4
	I2[28] 4 PtL 4
	I2[27] 4 PtL 4
	I2[26] 4 PtL 4
	I2[25] 4 PtL 4
	I2[24] 4 PtL 4
	I2[23] 4 PtL 4
	I2[22] 4 PtL 4
	I2[21] 4 PtL 4
	I2[20] 4 PtL 4
	I2[19] 4 PtL 4
	I2[18] 4 PtL 4
	I2[17] 4 PtL 4
	I2[16] 4 PtL 4
	I2[15] 4 PtL 4
	I2[14] 4 PtL 4
	I2[13] 4 PtL 4
	I2[12] 4 PtL 4
	I2[11] 4 PtL 4
	I2[10] 4 PtL 4
	I2[9] 4 PtL 4
	I2[8] 4 PtL 4
	I2[7] 4 PtL 4
	I2[6] 4 PtL 4
	I2[5] 4 PtL 4
	I2[4] 4 PtL 4
	I2[3] 4 PtL 4
	I2[2] 4 PtL 4
	I2[1] 4 PtL 4
	I2[0] 4 PtL 4
	O1[31] 3 PtL 4
	O1[30] 3 PtL 4
	O1[29] 3 PtL 4
	O1[28] 3 PtL 4
	O1[27] 3 PtL 4
	O1[26] 3 PtL 4
	O1[25] 3 PtL 4
	O1[24] 3 PtL 4
	O1[23] 3 PtL 4
	O1[22] 3 PtL 4
	O1[21] 3 PtL 4
	O1[20] 3 PtL 4
	O1[19] 3 PtL 4
	O1[18] 3 PtL 4
	O1[17] 3 PtL 4
	O1[16] 3 PtL 4
	O1[15] 3 PtL 4
	O1[14] 3 PtL 4
	O1[13] 3 PtL 4
	O1[12] 3 PtL 4
	O1[11] 3 PtL 4
	O1[10] 3 PtL 4
	O1[9] 3 PtL 4
	O1[8] 3 PtL 4
	O1[7] 3 PtL 4
	O1[6] 3 PtL 4
	O1[5] 3 PtL 4
	O1[4] 3 PtL 4
	O1[3] 3 PtL 4
	O1[2] 3 PtL 4
	O1[1] 3 PtL 4
	O1[0] 3 PtL 4
	O2[31] 3 PtL 4
	O2[30] 3 PtL 4
	O2[29] 3 PtL 4
	O2[28] 3 PtL 4
	O2[27] 3 PtL 4
	O2[26] 3 PtL 4
	O2[25] 3 PtL 4
	O2[24] 3 PtL 4
	O2[23] 3 PtL 4
	O2[22] 3 PtL 4
	O2[21] 3 PtL 4
	O2[20] 3 PtL 4
	O2[19] 3 PtL 4
	O2[18] 3 PtL 4
	O2[17] 3 PtL 4
	O2[16] 3 PtL 4
	O2[15] 3 PtL 4
	O2[14] 3 PtL 4
	O2[13] 3 PtL 4
	O2[12] 3 PtL 4
	O2[11] 3 PtL 4
	O2[10] 3 PtL 4
	O2[9] 3 PtL 4
	O2[8] 3 PtL 4
	O2[7] 3 PtL 4
	O2[6] 3 PtL 4
	O2[5] 3 PtL 4
	O2[4] 3 PtL 4
	O2[3] 3 PtL 4
	O2[2] 3 PtL 4
	O2[1] 3 PtL 4
	O2[0] 3 PtL 4
	VSS 8 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	VDD 7 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	END _inst_term_layer_
  _inst_term_layer_ 14 SRAM2RW16x32
	CE1 1 PGPtL 4 3 2 1
	CE2 1 PtL 4
	WEB1 0 PtL 4
	WEB2 0 PtL 4
	OEB1 0 PtL 4
	OEB2 0 PtL 4
	CSB1 0 PtL 4
	CSB2 0 PtL 4
	A1[3] 4 PtL 4
	A1[2] 4 PtL 4
	A1[1] 4 PtL 4
	A1[0] 4 PtL 4
	A2[3] 4 PtL 4
	A2[2] 4 PtL 4
	A2[1] 4 PtL 4
	A2[0] 4 PtL 4
	I1[31] 4 PtL 4
	I1[30] 4 PtL 4
	I1[29] 4 PtL 4
	I1[28] 4 PtL 4
	I1[27] 4 PtL 4
	I1[26] 4 PtL 4
	I1[25] 4 PtL 4
	I1[24] 4 PtL 4
	I1[23] 4 PtL 4
	I1[22] 4 PtL 4
	I1[21] 4 PtL 4
	I1[20] 4 PtL 4
	I1[19] 4 PtL 4
	I1[18] 4 PtL 4
	I1[17] 4 PtL 4
	I1[16] 4 PtL 4
	I1[15] 4 PtL 4
	I1[14] 4 PtL 4
	I1[13] 4 PtL 4
	I1[12] 4 PtL 4
	I1[11] 4 PtL 4
	I1[10] 4 PtL 4
	I1[9] 4 PtL 4
	I1[8] 4 PtL 4
	I1[7] 4 PtL 4
	I1[6] 4 PtL 4
	I1[5] 4 PtL 4
	I1[4] 4 PtL 4
	I1[3] 4 PtL 4
	I1[2] 4 PtL 4
	I1[1] 4 PtL 4
	I1[0] 4 PtL 4
	I2[31] 4 PtL 4
	I2[30] 4 PtL 4
	I2[29] 4 PtL 4
	I2[28] 4 PtL 4
	I2[27] 4 PtL 4
	I2[26] 4 PtL 4
	I2[25] 4 PtL 4
	I2[24] 4 PtL 4
	I2[23] 4 PtL 4
	I2[22] 4 PtL 4
	I2[21] 4 PtL 4
	I2[20] 4 PtL 4
	I2[19] 4 PtL 4
	I2[18] 4 PtL 4
	I2[17] 4 PtL 4
	I2[16] 4 PtL 4
	I2[15] 4 PtL 4
	I2[14] 4 PtL 4
	I2[13] 4 PtL 4
	I2[12] 4 PtL 4
	I2[11] 4 PtL 4
	I2[10] 4 PtL 4
	I2[9] 4 PtL 4
	I2[8] 4 PtL 4
	I2[7] 4 PtL 4
	I2[6] 4 PtL 4
	I2[5] 4 PtL 4
	I2[4] 4 PtL 4
	I2[3] 4 PtL 4
	I2[2] 4 PtL 4
	I2[1] 4 PtL 4
	I2[0] 4 PtL 4
	O1[31] 3 PtL 4
	O1[30] 3 PtL 4
	O1[29] 3 PtL 4
	O1[28] 3 PtL 4
	O1[27] 3 PtL 4
	O1[26] 3 PtL 4
	O1[25] 3 PtL 4
	O1[24] 3 PtL 4
	O1[23] 3 PtL 4
	O1[22] 3 PtL 4
	O1[21] 3 PtL 4
	O1[20] 3 PtL 4
	O1[19] 3 PtL 4
	O1[18] 3 PtL 4
	O1[17] 3 PtL 4
	O1[16] 3 PtL 4
	O1[15] 3 PtL 4
	O1[14] 3 PtL 4
	O1[13] 3 PtL 4
	O1[12] 3 PtL 4
	O1[11] 3 PtL 4
	O1[10] 3 PtL 4
	O1[9] 3 PtL 4
	O1[8] 3 PtL 4
	O1[7] 3 PtL 4
	O1[6] 3 PtL 4
	O1[5] 3 PtL 4
	O1[4] 3 PtL 4
	O1[3] 3 PtL 4
	O1[2] 3 PtL 4
	O1[1] 3 PtL 4
	O1[0] 3 PtL 4
	O2[31] 3 PtL 4
	O2[30] 3 PtL 4
	O2[29] 3 PtL 4
	O2[28] 3 PtL 4
	O2[27] 3 PtL 4
	O2[26] 3 PtL 4
	O2[25] 3 PtL 4
	O2[24] 3 PtL 4
	O2[23] 3 PtL 4
	O2[22] 3 PtL 4
	O2[21] 3 PtL 4
	O2[20] 3 PtL 4
	O2[19] 3 PtL 4
	O2[18] 3 PtL 4
	O2[17] 3 PtL 4
	O2[16] 3 PtL 4
	O2[15] 3 PtL 4
	O2[14] 3 PtL 4
	O2[13] 3 PtL 4
	O2[12] 3 PtL 4
	O2[11] 3 PtL 4
	O2[10] 3 PtL 4
	O2[9] 3 PtL 4
	O2[8] 3 PtL 4
	O2[7] 3 PtL 4
	O2[6] 3 PtL 4
	O2[5] 3 PtL 4
	O2[4] 3 PtL 4
	O2[3] 3 PtL 4
	O2[2] 3 PtL 4
	O2[1] 3 PtL 4
	O2[0] 3 PtL 4
	VSS 8 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	VDD 7 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	END _inst_term_layer_
  _inst_term_layer_ 15 SRAM2RW16x32
	CE1 1 PGPtL 4 3 2 1
	CE2 1 PtL 4
	WEB1 0 PtL 4
	WEB2 0 PtL 4
	OEB1 0 PtL 4
	OEB2 0 PtL 4
	CSB1 0 PtL 4
	CSB2 0 PtL 4
	A1[3] 4 PtL 4
	A1[2] 4 PtL 4
	A1[1] 4 PtL 4
	A1[0] 4 PtL 4
	A2[3] 4 PtL 4
	A2[2] 4 PtL 4
	A2[1] 4 PtL 4
	A2[0] 4 PtL 4
	I1[31] 4 PtL 4
	I1[30] 4 PtL 4
	I1[29] 4 PtL 4
	I1[28] 4 PtL 4
	I1[27] 4 PtL 4
	I1[26] 4 PtL 4
	I1[25] 4 PtL 4
	I1[24] 4 PtL 4
	I1[23] 4 PtL 4
	I1[22] 4 PtL 4
	I1[21] 4 PtL 4
	I1[20] 4 PtL 4
	I1[19] 4 PtL 4
	I1[18] 4 PtL 4
	I1[17] 4 PtL 4
	I1[16] 4 PtL 4
	I1[15] 4 PtL 4
	I1[14] 4 PtL 4
	I1[13] 4 PtL 4
	I1[12] 4 PtL 4
	I1[11] 4 PtL 4
	I1[10] 4 PtL 4
	I1[9] 4 PtL 4
	I1[8] 4 PtL 4
	I1[7] 4 PtL 4
	I1[6] 4 PtL 4
	I1[5] 4 PtL 4
	I1[4] 4 PtL 4
	I1[3] 4 PtL 4
	I1[2] 4 PtL 4
	I1[1] 4 PtL 4
	I1[0] 4 PtL 4
	I2[31] 4 PtL 4
	I2[30] 4 PtL 4
	I2[29] 4 PtL 4
	I2[28] 4 PtL 4
	I2[27] 4 PtL 4
	I2[26] 4 PtL 4
	I2[25] 4 PtL 4
	I2[24] 4 PtL 4
	I2[23] 4 PtL 4
	I2[22] 4 PtL 4
	I2[21] 4 PtL 4
	I2[20] 4 PtL 4
	I2[19] 4 PtL 4
	I2[18] 4 PtL 4
	I2[17] 4 PtL 4
	I2[16] 4 PtL 4
	I2[15] 4 PtL 4
	I2[14] 4 PtL 4
	I2[13] 4 PtL 4
	I2[12] 4 PtL 4
	I2[11] 4 PtL 4
	I2[10] 4 PtL 4
	I2[9] 4 PtL 4
	I2[8] 4 PtL 4
	I2[7] 4 PtL 4
	I2[6] 4 PtL 4
	I2[5] 4 PtL 4
	I2[4] 4 PtL 4
	I2[3] 4 PtL 4
	I2[2] 4 PtL 4
	I2[1] 4 PtL 4
	I2[0] 4 PtL 4
	O1[31] 3 PtL 4
	O1[30] 3 PtL 4
	O1[29] 3 PtL 4
	O1[28] 3 PtL 4
	O1[27] 3 PtL 4
	O1[26] 3 PtL 4
	O1[25] 3 PtL 4
	O1[24] 3 PtL 4
	O1[23] 3 PtL 4
	O1[22] 3 PtL 4
	O1[21] 3 PtL 4
	O1[20] 3 PtL 4
	O1[19] 3 PtL 4
	O1[18] 3 PtL 4
	O1[17] 3 PtL 4
	O1[16] 3 PtL 4
	O1[15] 3 PtL 4
	O1[14] 3 PtL 4
	O1[13] 3 PtL 4
	O1[12] 3 PtL 4
	O1[11] 3 PtL 4
	O1[10] 3 PtL 4
	O1[9] 3 PtL 4
	O1[8] 3 PtL 4
	O1[7] 3 PtL 4
	O1[6] 3 PtL 4
	O1[5] 3 PtL 4
	O1[4] 3 PtL 4
	O1[3] 3 PtL 4
	O1[2] 3 PtL 4
	O1[1] 3 PtL 4
	O1[0] 3 PtL 4
	O2[31] 3 PtL 4
	O2[30] 3 PtL 4
	O2[29] 3 PtL 4
	O2[28] 3 PtL 4
	O2[27] 3 PtL 4
	O2[26] 3 PtL 4
	O2[25] 3 PtL 4
	O2[24] 3 PtL 4
	O2[23] 3 PtL 4
	O2[22] 3 PtL 4
	O2[21] 3 PtL 4
	O2[20] 3 PtL 4
	O2[19] 3 PtL 4
	O2[18] 3 PtL 4
	O2[17] 3 PtL 4
	O2[16] 3 PtL 4
	O2[15] 3 PtL 4
	O2[14] 3 PtL 4
	O2[13] 3 PtL 4
	O2[12] 3 PtL 4
	O2[11] 3 PtL 4
	O2[10] 3 PtL 4
	O2[9] 3 PtL 4
	O2[8] 3 PtL 4
	O2[7] 3 PtL 4
	O2[6] 3 PtL 4
	O2[5] 3 PtL 4
	O2[4] 3 PtL 4
	O2[3] 3 PtL 4
	O2[2] 3 PtL 4
	O2[1] 3 PtL 4
	O2[0] 3 PtL 4
	VSS 8 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	VDD 7 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	END _inst_term_layer_
  _inst_term_layer_ 16 SRAM2RW16x32
	CE1 1 PGPtL 4 3 2 1
	CE2 1 PtL 4
	WEB1 0 PtL 4
	WEB2 0 PtL 4
	OEB1 0 PtL 4
	OEB2 0 PtL 4
	CSB1 0 PtL 4
	CSB2 0 PtL 4
	A1[3] 4 PtL 4
	A1[2] 4 PtL 4
	A1[1] 4 PtL 4
	A1[0] 4 PtL 4
	A2[3] 4 PtL 4
	A2[2] 4 PtL 4
	A2[1] 4 PtL 4
	A2[0] 4 PtL 4
	I1[31] 4 PtL 4
	I1[30] 4 PtL 4
	I1[29] 4 PtL 4
	I1[28] 4 PtL 4
	I1[27] 4 PtL 4
	I1[26] 4 PtL 4
	I1[25] 4 PtL 4
	I1[24] 4 PtL 4
	I1[23] 4 PtL 4
	I1[22] 4 PtL 4
	I1[21] 4 PtL 4
	I1[20] 4 PtL 4
	I1[19] 4 PtL 4
	I1[18] 4 PtL 4
	I1[17] 4 PtL 4
	I1[16] 4 PtL 4
	I1[15] 4 PtL 4
	I1[14] 4 PtL 4
	I1[13] 4 PtL 4
	I1[12] 4 PtL 4
	I1[11] 4 PtL 4
	I1[10] 4 PtL 4
	I1[9] 4 PtL 4
	I1[8] 4 PtL 4
	I1[7] 4 PtL 4
	I1[6] 4 PtL 4
	I1[5] 4 PtL 4
	I1[4] 4 PtL 4
	I1[3] 4 PtL 4
	I1[2] 4 PtL 4
	I1[1] 4 PtL 4
	I1[0] 4 PtL 4
	I2[31] 4 PtL 4
	I2[30] 4 PtL 4
	I2[29] 4 PtL 4
	I2[28] 4 PtL 4
	I2[27] 4 PtL 4
	I2[26] 4 PtL 4
	I2[25] 4 PtL 4
	I2[24] 4 PtL 4
	I2[23] 4 PtL 4
	I2[22] 4 PtL 4
	I2[21] 4 PtL 4
	I2[20] 4 PtL 4
	I2[19] 4 PtL 4
	I2[18] 4 PtL 4
	I2[17] 4 PtL 4
	I2[16] 4 PtL 4
	I2[15] 4 PtL 4
	I2[14] 4 PtL 4
	I2[13] 4 PtL 4
	I2[12] 4 PtL 4
	I2[11] 4 PtL 4
	I2[10] 4 PtL 4
	I2[9] 4 PtL 4
	I2[8] 4 PtL 4
	I2[7] 4 PtL 4
	I2[6] 4 PtL 4
	I2[5] 4 PtL 4
	I2[4] 4 PtL 4
	I2[3] 4 PtL 4
	I2[2] 4 PtL 4
	I2[1] 4 PtL 4
	I2[0] 4 PtL 4
	O1[31] 3 PtL 4
	O1[30] 3 PtL 4
	O1[29] 3 PtL 4
	O1[28] 3 PtL 4
	O1[27] 3 PtL 4
	O1[26] 3 PtL 4
	O1[25] 3 PtL 4
	O1[24] 3 PtL 4
	O1[23] 3 PtL 4
	O1[22] 3 PtL 4
	O1[21] 3 PtL 4
	O1[20] 3 PtL 4
	O1[19] 3 PtL 4
	O1[18] 3 PtL 4
	O1[17] 3 PtL 4
	O1[16] 3 PtL 4
	O1[15] 3 PtL 4
	O1[14] 3 PtL 4
	O1[13] 3 PtL 4
	O1[12] 3 PtL 4
	O1[11] 3 PtL 4
	O1[10] 3 PtL 4
	O1[9] 3 PtL 4
	O1[8] 3 PtL 4
	O1[7] 3 PtL 4
	O1[6] 3 PtL 4
	O1[5] 3 PtL 4
	O1[4] 3 PtL 4
	O1[3] 3 PtL 4
	O1[2] 3 PtL 4
	O1[1] 3 PtL 4
	O1[0] 3 PtL 4
	O2[31] 3 PtL 4
	O2[30] 3 PtL 4
	O2[29] 3 PtL 4
	O2[28] 3 PtL 4
	O2[27] 3 PtL 4
	O2[26] 3 PtL 4
	O2[25] 3 PtL 4
	O2[24] 3 PtL 4
	O2[23] 3 PtL 4
	O2[22] 3 PtL 4
	O2[21] 3 PtL 4
	O2[20] 3 PtL 4
	O2[19] 3 PtL 4
	O2[18] 3 PtL 4
	O2[17] 3 PtL 4
	O2[16] 3 PtL 4
	O2[15] 3 PtL 4
	O2[14] 3 PtL 4
	O2[13] 3 PtL 4
	O2[12] 3 PtL 4
	O2[11] 3 PtL 4
	O2[10] 3 PtL 4
	O2[9] 3 PtL 4
	O2[8] 3 PtL 4
	O2[7] 3 PtL 4
	O2[6] 3 PtL 4
	O2[5] 3 PtL 4
	O2[4] 3 PtL 4
	O2[3] 3 PtL 4
	O2[2] 3 PtL 4
	O2[1] 3 PtL 4
	O2[0] 3 PtL 4
	VSS 8 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	VDD 7 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	END _inst_term_layer_
  _inst_term_layer_ 17 SRAM2RW16x32
	CE1 1 PGPtL 4 3 2 1
	CE2 1 PtL 4
	WEB1 0 PtL 4
	WEB2 0 PtL 4
	OEB1 0 PtL 4
	OEB2 0 PtL 4
	CSB1 0 PtL 4
	CSB2 0 PtL 4
	A1[3] 4 PtL 4
	A1[2] 4 PtL 4
	A1[1] 4 PtL 4
	A1[0] 4 PtL 4
	A2[3] 4 PtL 4
	A2[2] 4 PtL 4
	A2[1] 4 PtL 4
	A2[0] 4 PtL 4
	I1[31] 4 PtL 4
	I1[30] 4 PtL 4
	I1[29] 4 PtL 4
	I1[28] 4 PtL 4
	I1[27] 4 PtL 4
	I1[26] 4 PtL 4
	I1[25] 4 PtL 4
	I1[24] 4 PtL 4
	I1[23] 4 PtL 4
	I1[22] 4 PtL 4
	I1[21] 4 PtL 4
	I1[20] 4 PtL 4
	I1[19] 4 PtL 4
	I1[18] 4 PtL 4
	I1[17] 4 PtL 4
	I1[16] 4 PtL 4
	I1[15] 4 PtL 4
	I1[14] 4 PtL 4
	I1[13] 4 PtL 4
	I1[12] 4 PtL 4
	I1[11] 4 PtL 4
	I1[10] 4 PtL 4
	I1[9] 4 PtL 4
	I1[8] 4 PtL 4
	I1[7] 4 PtL 4
	I1[6] 4 PtL 4
	I1[5] 4 PtL 4
	I1[4] 4 PtL 4
	I1[3] 4 PtL 4
	I1[2] 4 PtL 4
	I1[1] 4 PtL 4
	I1[0] 4 PtL 4
	I2[31] 4 PtL 4
	I2[30] 4 PtL 4
	I2[29] 4 PtL 4
	I2[28] 4 PtL 4
	I2[27] 4 PtL 4
	I2[26] 4 PtL 4
	I2[25] 4 PtL 4
	I2[24] 4 PtL 4
	I2[23] 4 PtL 4
	I2[22] 4 PtL 4
	I2[21] 4 PtL 4
	I2[20] 4 PtL 4
	I2[19] 4 PtL 4
	I2[18] 4 PtL 4
	I2[17] 4 PtL 4
	I2[16] 4 PtL 4
	I2[15] 4 PtL 4
	I2[14] 4 PtL 4
	I2[13] 4 PtL 4
	I2[12] 4 PtL 4
	I2[11] 4 PtL 4
	I2[10] 4 PtL 4
	I2[9] 4 PtL 4
	I2[8] 4 PtL 4
	I2[7] 4 PtL 4
	I2[6] 4 PtL 4
	I2[5] 4 PtL 4
	I2[4] 4 PtL 4
	I2[3] 4 PtL 4
	I2[2] 4 PtL 4
	I2[1] 4 PtL 4
	I2[0] 4 PtL 4
	O1[31] 3 PtL 4
	O1[30] 3 PtL 4
	O1[29] 3 PtL 4
	O1[28] 3 PtL 4
	O1[27] 3 PtL 4
	O1[26] 3 PtL 4
	O1[25] 3 PtL 4
	O1[24] 3 PtL 4
	O1[23] 3 PtL 4
	O1[22] 3 PtL 4
	O1[21] 3 PtL 4
	O1[20] 3 PtL 4
	O1[19] 3 PtL 4
	O1[18] 3 PtL 4
	O1[17] 3 PtL 4
	O1[16] 3 PtL 4
	O1[15] 3 PtL 4
	O1[14] 3 PtL 4
	O1[13] 3 PtL 4
	O1[12] 3 PtL 4
	O1[11] 3 PtL 4
	O1[10] 3 PtL 4
	O1[9] 3 PtL 4
	O1[8] 3 PtL 4
	O1[7] 3 PtL 4
	O1[6] 3 PtL 4
	O1[5] 3 PtL 4
	O1[4] 3 PtL 4
	O1[3] 3 PtL 4
	O1[2] 3 PtL 4
	O1[1] 3 PtL 4
	O1[0] 3 PtL 4
	O2[31] 3 PtL 4
	O2[30] 3 PtL 4
	O2[29] 3 PtL 4
	O2[28] 3 PtL 4
	O2[27] 3 PtL 4
	O2[26] 3 PtL 4
	O2[25] 3 PtL 4
	O2[24] 3 PtL 4
	O2[23] 3 PtL 4
	O2[22] 3 PtL 4
	O2[21] 3 PtL 4
	O2[20] 3 PtL 4
	O2[19] 3 PtL 4
	O2[18] 3 PtL 4
	O2[17] 3 PtL 4
	O2[16] 3 PtL 4
	O2[15] 3 PtL 4
	O2[14] 3 PtL 4
	O2[13] 3 PtL 4
	O2[12] 3 PtL 4
	O2[11] 3 PtL 4
	O2[10] 3 PtL 4
	O2[9] 3 PtL 4
	O2[8] 3 PtL 4
	O2[7] 3 PtL 4
	O2[6] 3 PtL 4
	O2[5] 3 PtL 4
	O2[4] 3 PtL 4
	O2[3] 3 PtL 4
	O2[2] 3 PtL 4
	O2[1] 3 PtL 4
	O2[0] 3 PtL 4
	VSS 8 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	VDD 7 PGPtL 4 4
	   pgbox 0 6528 75392 138240 75392 384 75392 384
	END _inst_term_layer_
4000
