接口 单元 布局 优化 的 集成电路 本发明 公开 一种 接口 单元 布局 优化 的 集成电路 ， 其 包括 ： 第一 侧 边缘 ； 临近 该 第一 侧 边缘 的 第一排 单元 ， 其 包括 多个 信号 单元 ， 每个 信号 单元 包括 信号 单元 垫片 和 位于 信号 单元 垫片 下方 的 信号 单元 电路 ； 与 第一排 单元 平行 且 相邻 的 第二排 单元 ， 其 包括 多个 电源 / 地 单元 ， 每个 电源 / 地 单元 包括 电源 / 地 单元 垫片 和 位于 电源 / 地 单元 垫片 下方 的 电源 / 地 单元 电路 ； 第一排 单元 较 第二排 单元 更 靠近 所述 第一 侧 边缘 。 这样 可以 缩短 所述 信号 单元 的 键 合线 的 长度 ， 从而 降低 了 键 合线 的 寄生 电阻 和 电容 ， 提高 了 信号 质量 。 
