<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:10.2410</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.10.19</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0140049</applicationNumber><claimCount>16</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>인쇄회로기판</inventionTitle><inventionTitleEng>PRINTED CIRCUIT BOARD</inventionTitleEng><openDate>2025.04.28</openDate><openNumber>10-2025-0056377</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/09</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/12</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시는 캐비티를 가지는 기판; 상기 캐비티 내에 적어도 일부가 배치되며, 하측에 제1 금속 패드 및 게이트가 배치되고, 상측에 제2 금속 패드가 배치되는 반도체 소자; 상기 캐비티 내에 적어도 일부가 배치되며, 상기 제2 금속 패드와 연결되는 금속 블록; 및 상기 기판과 상기 반도체 소자와 상기 금속 블록 각각의 적어도 일부를 덮으며, 상기 캐비티의 적어도 일부를 채우는 제1 절연층; 을 포함하는, 인쇄회로기판에 관한 것이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 캐비티를 가지는 기판(Substrate);상기 캐비티 내에 적어도 일부가 배치되며, 하측에 제1 금속 패드가 배치되고, 상측에 제2 금속 패드가 배치되는 반도체 소자;상기 캐비티 내에 적어도 일부가 배치되며, 상기 제2 금속 패드와 연결되는 금속 블록; 및상기 기판과 상기 반도체 소자와 상기 금속 블록 각각의 적어도 일부를 덮으며, 상기 캐비티의 적어도 일부를 채우는 제1 절연층; 을 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 반도체 소자는 전력 모스펫(Power MOSFET)을 포함하며,상기 제1 금속 패드는 소스 패드를 포함하고,상기 제2 금속 패드는 드레인 패드를 포함하며,상기 반도체 소자의 하측에는 게이트가 더 배치되는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 금속 블록은 상기 제2 금속 패드에 직접 연결되는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>4. 제 3 항에 있어서,상기 제2 금속 패드 및 상기 금속 블록은 각각 구리를 포함하며, 각각의 구리가 서로 접합되어 서로 직접 연결되는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서,상기 캐비티는 두께 방향으로 상기 기판의 상면과 하면 사이를 관통하며,상기 금속 블록은 상기 반도체 소자의 상측에 부착되어 상기 반도체 소자와 함께 상기 캐비티 내에 적어도 일부가 배치되는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>6. 제 1 항에 있어서,상기 캐비티는 두께 방향으로 상기 기판의 하면으로부터 상기 기판의 적어도 일부를 관통하는 제1 캐비티 및 두께 방향으로 상기 기판의 상면으로부터 상기 기판의 다른 적어도 일부를 관통하는 제2 캐비티를 포함하며,상기 반도체 소자는 상기 제1 캐비티 내에 적어도 일부가 배치되며,상기 금속 블록은 상기 제2 캐비티 내에 적어도 일부가 배치되는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>7. 제 6 항에 있어서,상기 제1 및 제2 캐비티는 단면 상에서 폭이 상이하며,상기 반도체 소자 및 상기 금속 블록은 단면 상에서 폭이 상이한,인쇄회로기판.</claim></claimInfo><claimInfo><claim>8. 제 6 항에 있어서,상기 제1 및 제2 캐비티는 두께 방향으로 서로 연결되는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>9. 제 6 항에 있어서,상기 제1 및 제2 캐비티 사이에 상기 기판이 배치되어 상기 제1 및 제2 캐비티가 서로 나눠지는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>10. 제 9 항에 있어서,상기 금속 블록은, 상기 제1 캐비티 내에 적어도 일부가 배치되며 상기 제2 금속 패드에 연결되는 제1 금속 블록, 상기 제2 캐비티 내에 적어도 일부가 배치되며 접착제를 통하여 상기 제1 및 제2 캐비티 사이에 배치되는 기판에 부착되는 제2 금속 블록, 및 상기 제1 및 제2 캐비티 사이에 배치되는 기판과 상기 접착제를 관통하며 상기 제1 및 제2 금속 블록을 서로 연결하는 금속 비아, 를 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>11. 제 1 항에 있어서,상기 기판의 하면 상에 배치되는 제1 배선층;상기 기판의 상면 상에 배치되는 제2 배선층; 및상기 기판을 관통하며, 상기 제1 및 제2 배선층을 연결하는 제1 비아층; 을 더 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>12. 제 11 항에 있어서,상기 제1 절연층의 하면 상에 배치되는 제3 배선층;상기 제1 절연층의 하측의 적어도 일부를 관통하며, 상기 제3 배선층을 상기 제1 배선층 및 상기 제1 금속 패드와 각각 연결하는 제2 비아층;상기 제1 절연층의 상면 상에 배치되는 제4 배선층; 및상기 제1 절연층의 상측의 적어도 일부를 관통하며, 상기 제4 배선층을 상기 제2 배선층 및 상기 제2 금속 패드와 각각 연결하는 제3 비아층; 을 더 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>13. 제 1 항에 있어서,상기 기판은 유기 코어층, 유리 코어층, 메탈 코어층, 실리콘 코어층, 또는 세라믹 코어층을 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>14. 관통 캐비티를 가지는 기판;일측에 제1 금속 패드 및 게이트가 배치되고 타측에 제2 금속 패드가 배치되는 파워 소자, 및 상기 파워 소자 상에 배치되어 상기 제2 금속 패드와 접촉하는 금속 블록을 포함하며, 상기 관통 캐비티 내에 적어도 일부가 배치되는 적층체; 및상기 기판 및 상기 적층체 각각의 적어도 일부를 덮으며, 상기 관통 캐비티의 적어도 일부를 채우는 절연층; 을 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>15. 제 14 항에 있어서,상기 절연층의 일측 및 타측에 각각 배치된 제1 및 제2 금속 패턴층;상기 절연층의 적어도 일부를 관통하며, 상기 제1 금속 패턴층의 적어도 일부를 상기 제1 금속 패드와 연결하는 제1 금속 비아;상기 절연층의 다른 적어도 일부를 관통하며, 상기 제1 금속 패턴층의 다른 적어도 일부를 상기 게이트와 연결하는 제2 금속 비아; 및상기 절연층의 또 다른 적어도 일부를 관통하며, 상기 제2 금속 패턴층의 적어도 일부를 상기 금속 블록과 연결하는 제3 금속 비아; 를 더 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>16. 제 14 항에 있어서,상기 금속 블록은 상기 파워 소자보다 두께가 두꺼운,인쇄회로기판.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119980018064</code><country>대한민국</country><engName>SAMSUNG ELECTRO-MECHANICS CO., LTD.</engName><name>삼성전기주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>GONG, Jung Chul</engName><name>공정철</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>LEE, Seung Eun</engName><name>이승은</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, 대림아크로텔 *층(도곡동)</address><code>920031000651</code><country>대한민국</country><engName>C&amp;amp;S Patent and Law Office</engName><name>특허법인씨엔에스(유)</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.10.19</receiptDate><receiptNumber>1-1-2023-1146461-24</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230140049.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9341682f32baa2b85fb9fd98b30aa306ece4b108fc7d211807267598351682e241238c99a56917dd6fd9545f395f4a186fe6d58892df085fbd</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfbc464f0344d09260401504e4f4eef6c9851fde9a77caf22d2269f2a2a2782b8e57f96554faac1d1a93f61313e18df0330a567d692fd6d983</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>