<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:24.2224</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.10.14</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0132472</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 패키지</inventionTitle><inventionTitleEng>SEMICONDUCTOR PACKAGE</inventionTitleEng><openDate>2024.04.23</openDate><openNumber>10-2024-0052442</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.10.14</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 반도체 패키지는 제1 절연층; 상기 제1 절연층 상에 배치된 제1 전극부; 및 상기 제1 절연층 및 상기 제1 전극부 상에 배치된 제2 절연층을 포함하고, 상기 제1 절연층과 상기 제2 절연층은 서로 다른 절연 물질을 포함하고, 상기 제1 절연층과 상기 제2 절연층 사이의 계면 및 상기 제1 절연층과 상기 제1 전극부 사이의 계면에는 요철이 구비된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 절연층; 상기 제1 절연층 상에 배치된 제1 전극부; 및상기 제1 절연층 및 상기 제1 전극부 상에 배치된 제2 절연층을 포함하고,상기 제1 절연층과 상기 제2 절연층은 서로 다른 절연 물질을 포함하고,상기 제1 절연층과 상기 제2 절연층 사이의 계면 및 상기 제1 절연층과 상기 제1 전극부 사이의 계면에는 요철이 구비된, 반도체 패키지.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 절연층은 보강 부재를 포함하고,상기 제2 절연층은 광 경화성 물질을 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제1 및 제2 절연층 각각은 적어도 1층 이상으로 구비되고,상기 제1 절연층의 단일 층의 두께는,상기 제2 절연층의 단일 층의 두께보다 큰, 반도체 패키지.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 제2 절연층의 상면에서 상기 제2 절연층의 적어도 일부 영역을 관통하는 제2 전극부를 더 포함하고,상기 제1 전극부는 상기 제1 절연층의 상면에서 상기 제1 절연층의 적어도 일부 영역을 관통하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 제1 절연층과 상기 제2 절연층 사이의 계면의 제1 표면 거칠기는 상기 제1 절연층과 상기 제1 전극부 사이의 계면의 제2 표면 거칠기와 다른, 반도체 패키지.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 제1 표면 거칠기는 상기 제2 표면 거칠기보다 큰, 반도체 패키지.</claim></claimInfo><claimInfo><claim>7. 제5항에 있어서,상기 제1 절연층과 상기 제1 전극부 사이의 계면의 표면 거칠기는 상기 제2 절연층과 상기 제2 전극부 사이의 계면의 표면 거칠기와 다른, 반도체 패키지.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 제1 절연층과 상기 제1 전극부 사이의 계면의 표면 거칠기는 상기 제2 절연층과 상기 제2 전극부 사이의 계면의 표면 거칠기보다 큰, 반도체 패키지.</claim></claimInfo><claimInfo><claim>9. 제4항에 있어서,상기 제1 전극부는 제1 연결 전극 및 제1 관통 전극을 포함하고,상기 제2 전극부는 제2 연결 전극 및 제2 관통 전극을 포함하며,상기 제1 관통 전극의 수직 방향으로의 두께는 상기 제2 관통 전극의 수직 방향으로의 두께보다 큰, 반도체 패키지.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 요철은 상기 제1 관통 전극과 상기 제1 절연층 사이의 계면에 더 구비된, 반도체 패키지.</claim></claimInfo><claimInfo><claim>11. 제9항에 있어서,상기 제1 관통 전극의 수평 방향으로의 폭은 상기 제2 관통 전극의 수평 방향으로의 폭보다 큰, 반도체 패키지.</claim></claimInfo><claimInfo><claim>12. 제9항에 있어서,상기 제1 관통 전극은 상기 제1 절연층의 상면에서 상기 제1 절연층의 하면을 향하여 폭이 감소하는 제1 경사를 가지고,상기 제2 관통 전극은 상기 제2 절연층의 상면에서 상기 제2 절연층의 하면을 향하여 폭이 감소하는 제2 경사를 가지고,상기 제2 경사는 상기 제1 경사보다 90도에 더 가까운, 반도체 패키지.</claim></claimInfo><claimInfo><claim>13. 제9항에 있어서,상기 제1 연결 전극은 복수의 제1 패드 및 복수의 제1 트레이스를 포함하고,상기 제2 연결 전극은 복수의 제2 패드 및 복수의 제2 트레이스를 포함하며,상기 복수의 제1 패드 각각의 수평 방향의 폭은 상기 복수의 제2 패드 각각의 수평 방향의 폭보다 크고,상기 복수의 제1 트레이스 각각의 수평 방향의 폭은 상기 복수의 제2 트레이스 각각의 수평 방향의 폭보다 크며,상기 복수의 제1 패드 및 복수의 제1 트레이스들 사이의 간격은 상기 복수의 제2 패드 및 상기 복수의 제2 트레이스들 사이의 간격보다 큰, 반도체 패키지.</claim></claimInfo><claimInfo><claim>14. 제1항에 있어서,상기 제1 절연층의 측면과 상기 제2 절연층의 측면은 단차를 가지는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>15. 제1 절연층;상기 제1 절연층 상에 배치된 제1 전극부; 및상기 제1 절연층 및 상기 제1 전극부 상에 배치된 제2 절연층을 포함하고,상기 제1 절연층 및 상기 제2 절연층은 서로 다른 절연 물질을 포함하고,상기 제1 절연층과 상기 제2 절연층 사이의 계면에는 제1 요철이 구비되고,상기 제1 전극부와 상기 제2 절연층 사이의 계면에는 제2 요철이 구비되며, 상기 제1 요철의 거칠기와 상기 제2 요철의 거칠기는 서로 다른, 반도체 패키지.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 제1 요철의 거칠기는 상기 제2 요철의 거칠기보다 큰, 반도체 패키지.</claim></claimInfo><claimInfo><claim>17. 제15항에 있어서,상기 제2 절연층 상에 배치된 제2 전극부; 및상기 제2 절연층 상에 배치되고, 상기 제2 전극부의 적어도 일부와 수직으로 중첩된 개구를 포함하는 제3 절연층을 더 포함하고,상기 제3 절연층은 상기 제1 및 제2 절연층 적어도 하나와 다른 절연 물질을 포함하고,상기 제1 절연층과 상기 제2 절연층 사이의 계면의 표면 거칠기는,상기 제2 절연층과 상기 제3 절연층 사이의 계면의 표면 거칠기와 다른, 반도체 패키지.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 제1 절연층과 상기 제2 절연층 사이의 계면의 표면 거칠기는,상기 제2 절연층과 상기 제3 절연층 사이의 계면의 표면 거칠기보다 큰, 반도체 패키지.</claim></claimInfo><claimInfo><claim>19. 제17항에 있어서,상기 제1 전극부와 상기 제2 절연층 사이의 계면의 표면 거칠기는,상기 제2 전극부와 상기 제3 절연층 사이의 계면의 표면 거칠기와 다른, 반도체 패키지.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,상기 제1 전극부와 상기 제2 절연층 사이의 계면의 표면 거칠기는,상기 제2 전극부와 상기 제3 절연층 사이의 계면의 표면 거칠기보다 큰, 반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>SHIN, JONG BAE</engName><name>신종배</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KIM, MOO SEONG</engName><name>김무성</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>SON, YONG HO</engName><name>손용호</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.10.14</receiptDate><receiptNumber>1-1-2022-1084708-39</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.10.14</receiptDate><receiptNumber>1-1-2025-1143848-44</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220132472.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9362f1ffd78e713eee6e96ef46ad29753ba2195f3b38e5b48b5f761ca5fb4982030c30722fe57c1a2f471a3f4509a3cd8b1a3a02282744a612</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf6cf0dffdc547c5ea569a260592bb025f53e752b836a2de08dbffebfbc6dad7743787c2aea9b17901143bcf483867e0bf346e15be970c0021</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>