Fitter report for freqcounter
Tue Jan 10 22:54:51 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Jan 10 22:54:51 2017           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; freqcounter                                     ;
; Top-level Entity Name              ; top                                             ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE10E22C8                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 555 / 10,320 ( 5 % )                            ;
;     Total combinational functions  ; 482 / 10,320 ( 5 % )                            ;
;     Dedicated logic registers      ; 389 / 10,320 ( 4 % )                            ;
; Total registers                    ; 389                                             ;
; Total pins                         ; 32 / 92 ( 35 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE10E22C8                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.18        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  18.2%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------+
; I/O Assignment Warnings                ;
+---------------+------------------------+
; Pin Name      ; Reason                 ;
+---------------+------------------------+
; txd           ; Missing drive strength ;
; buzz          ; Missing drive strength ;
; gate          ; Missing drive strength ;
; led0          ; Missing drive strength ;
; led1          ; Missing drive strength ;
; unitled0      ; Missing drive strength ;
; unitled1      ; Missing drive strength ;
; unitled2      ; Missing drive strength ;
; gateled0      ; Missing drive strength ;
; gateled1      ; Missing drive strength ;
; gateled2      ; Missing drive strength ;
; segment7o1[0] ; Missing drive strength ;
; segment7o1[1] ; Missing drive strength ;
; segment7o1[2] ; Missing drive strength ;
; segment7o1[3] ; Missing drive strength ;
; segment7o1[4] ; Missing drive strength ;
; segment7o1[5] ; Missing drive strength ;
; segment7o1[6] ; Missing drive strength ;
; active1       ; Missing drive strength ;
; active2       ; Missing drive strength ;
; active3       ; Missing drive strength ;
; active4       ; Missing drive strength ;
; active5       ; Missing drive strength ;
; active6       ; Missing drive strength ;
; active7       ; Missing drive strength ;
; active8       ; Missing drive strength ;
+---------------+------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 949 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 949 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 939     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Documents/Altera/freqcounter/output_files/freqcounter.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 555 / 10,320 ( 5 % ) ;
;     -- Combinational with no register       ; 166                  ;
;     -- Register only                        ; 73                   ;
;     -- Combinational with a register        ; 316                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 214                  ;
;     -- 3 input functions                    ; 115                  ;
;     -- <=2 input functions                  ; 153                  ;
;     -- Register only                        ; 73                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 377                  ;
;     -- arithmetic mode                      ; 105                  ;
;                                             ;                      ;
; Total registers*                            ; 389 / 10,732 ( 4 % ) ;
;     -- Dedicated logic registers            ; 389 / 10,320 ( 4 % ) ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 50 / 645 ( 8 % )     ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 32 / 92 ( 35 % )     ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 9                    ;
; M9Ks                                        ; 0 / 46 ( 0 % )       ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 9 / 10 ( 90 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%         ;
; Peak interconnect usage (total/H/V)         ; 4% / 4% / 4%         ;
; Maximum fan-out                             ; 127                  ;
; Highest non-global fan-out                  ; 69                   ;
; Total fan-out                               ; 2719                 ;
; Average fan-out                             ; 2.65                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 555 / 10320 ( 5 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 166                 ; 0                              ;
;     -- Register only                        ; 73                  ; 0                              ;
;     -- Combinational with a register        ; 316                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 214                 ; 0                              ;
;     -- 3 input functions                    ; 115                 ; 0                              ;
;     -- <=2 input functions                  ; 153                 ; 0                              ;
;     -- Register only                        ; 73                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 377                 ; 0                              ;
;     -- arithmetic mode                      ; 105                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 389                 ; 0                              ;
;     -- Dedicated logic registers            ; 389 / 10320 ( 4 % ) ; 0 / 10320 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 50 / 645 ( 8 % )    ; 0 / 645 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 32                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )      ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 9 / 12 ( 75 % )     ; 0 / 12 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2714                ; 5                              ;
;     -- Registered Connections               ; 1171                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 6                   ; 0                              ;
;     -- Output Ports                         ; 26                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk  ; 23    ; 1        ; 0            ; 11           ; 7            ; 42                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; rxd  ; 52    ; 3        ; 16           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; sw0  ; 90    ; 6        ; 34           ; 12           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; sw1  ; 91    ; 6        ; 34           ; 12           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; we1  ; 28    ; 2        ; 0            ; 9            ; 7            ; 32                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; we2  ; 30    ; 2        ; 0            ; 8            ; 14           ; 32                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; active1       ; 138   ; 8        ; 7            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; active2       ; 128   ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; active3       ; 129   ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; active4       ; 132   ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; active5       ; 133   ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; active6       ; 135   ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; active7       ; 136   ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; active8       ; 137   ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; buzz          ; 69    ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gate          ; 84    ; 5        ; 34           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gateled0      ; 74    ; 5        ; 34           ; 2            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gateled1      ; 73    ; 5        ; 34           ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gateled2      ; 72    ; 4        ; 32           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led0          ; 80    ; 5        ; 34           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led1          ; 83    ; 5        ; 34           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7o1[0] ; 127   ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7o1[1] ; 126   ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7o1[2] ; 125   ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7o1[3] ; 124   ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7o1[4] ; 121   ; 7        ; 23           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7o1[5] ; 120   ; 7        ; 23           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment7o1[6] ; 119   ; 7        ; 23           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; txd           ; 51    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; unitled0      ; 77    ; 5        ; 34           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; unitled1      ; 76    ; 5        ; 34           ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; unitled2      ; 75    ; 5        ; 34           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; active4                 ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; active5                 ; Dual Purpose Pin          ;
; 137      ; DATA5                       ; Use as regular IO        ; active8                 ; Dual Purpose Pin          ;
; 138      ; DATA6                       ; Use as regular IO        ; active1                 ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 11 ( 45 % ) ; 3.3V          ; --           ;
; 2        ; 2 / 8 ( 25 % )  ; 3.3V          ; --           ;
; 3        ; 2 / 11 ( 18 % ) ; 3.3V          ; --           ;
; 4        ; 2 / 14 ( 14 % ) ; 3.3V          ; --           ;
; 5        ; 8 / 13 ( 62 % ) ; 3.3V          ; --           ;
; 6        ; 3 / 10 ( 30 % ) ; 3.3V          ; --           ;
; 7        ; 7 / 13 ( 54 % ) ; 3.3V          ; --           ;
; 8        ; 8 / 12 ( 67 % ) ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; clk                                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; we1                                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; we2                                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; txd                                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 72         ; 3        ; rxd                                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; buzz                                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; gateled2                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 102        ; 5        ; gateled1                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 103        ; 5        ; gateled0                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 104        ; 5        ; unitled2                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 106        ; 5        ; unitled1                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 107        ; 5        ; unitled0                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; led0                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; led1                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 84       ; 118        ; 5        ; gate                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; sw0                                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 91       ; 128        ; 6        ; sw1                                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; segment7o1[6]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 164        ; 7        ; segment7o1[5]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 165        ; 7        ; segment7o1[4]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; segment7o1[3]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 174        ; 7        ; segment7o1[2]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 175        ; 7        ; segment7o1[1]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ; 176        ; 7        ; segment7o1[0]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 128      ; 177        ; 8        ; active2                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 129      ; 178        ; 8        ; active3                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; active4                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 182        ; 8        ; active5                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; active6                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 187        ; 8        ; active7                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 190        ; 8        ; active8                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 191        ; 8        ; active1                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 143      ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                           ;
+--------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------+--------------+
; Compilation Hierarchy Node     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                             ; Library Name ;
+--------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------+--------------+
; |top                           ; 555 (74)    ; 389 (66)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 32   ; 0            ; 166 (8)      ; 73 (63)           ; 316 (3)          ; |top                                            ; work         ;
;    |clock_divider:clkdivider1| ; 14 (14)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 7 (7)            ; |top|clock_divider:clkdivider1                  ; work         ;
;    |clock_divider:clkdivider2| ; 21 (21)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 1 (1)             ; 11 (11)          ; |top|clock_divider:clkdivider2                  ; work         ;
;    |clock_divider:clkdivider3| ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 5 (5)            ; |top|clock_divider:clkdivider3                  ; work         ;
;    |clock_divider:clkdivider4| ; 38 (38)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 1 (1)             ; 21 (21)          ; |top|clock_divider:clkdivider4                  ; work         ;
;    |clock_divider:clkdivider5| ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |top|clock_divider:clkdivider5                  ; work         ;
;    |clock_divider:clkdivider6| ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |top|clock_divider:clkdivider6                  ; work         ;
;    |displaymultipl:disp2|      ; 190 (34)    ; 127 (15)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (19)      ; 1 (0)             ; 126 (47)         ; |top|displaymultipl:disp2                       ; work         ;
;       |binary_bcd:bcd1|        ; 149 (149)   ; 105 (105)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 1 (1)             ; 104 (104)        ; |top|displaymultipl:disp2|binary_bcd:bcd1       ; work         ;
;       |sevensegment:segment0|  ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |top|displaymultipl:disp2|sevensegment:segment0 ; work         ;
;    |gateled:ledbar2|           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |top|gateled:ledbar2                            ; work         ;
;    |gatepik:ledbar3|           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top|gatepik:ledbar3                            ; work         ;
;    |licznikasynch:licznik1|    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |top|licznikasynch:licznik1                     ; work         ;
;    |licznikasynch:licznik2|    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |top|licznikasynch:licznik2                     ; work         ;
;    |microswitch:switch1|       ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 2 (2)            ; |top|microswitch:switch1                        ; work         ;
;    |microswitch:switch2|       ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |top|microswitch:switch2                        ; work         ;
;    |mux:mux2|                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |top|mux:mux2                                   ; work         ;
;    |muxvector:mux1|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top|muxvector:mux1                             ; work         ;
;    |uart:uart1|                ; 121 (86)    ; 68 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (48)      ; 4 (3)             ; 64 (34)          ; |top|uart:uart1                                 ; work         ;
;       |UARTRx:uartrx1|         ; 20 (20)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 16 (16)          ; |top|uart:uart1|UARTRx:uartrx1                  ; work         ;
;       |UARTxmt:uarttx1|        ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 14 (14)          ; |top|uart:uart1|UARTxmt:uarttx1                 ; work         ;
+--------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; txd           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; buzz          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gate          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led0          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led1          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; unitled0      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; unitled1      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; unitled2      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gateled0      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gateled1      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gateled2      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7o1[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7o1[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7o1[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7o1[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7o1[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7o1[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment7o1[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; active1       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; active2       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; active3       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; active4       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; active5       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; active6       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; active7       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; active8       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sw0           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sw1           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; we1           ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; we2           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rxd           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                             ;
+----------------------------------------------+-------------------+---------+
; Source Pin / Fanout                          ; Pad To Core Index ; Setting ;
+----------------------------------------------+-------------------+---------+
; clk                                          ;                   ;         ;
; sw0                                          ;                   ;         ;
; sw1                                          ;                   ;         ;
; we1                                          ;                   ;         ;
;      - licznikasynch:licznik1|count[0]       ; 1                 ; 0       ;
;      - licznikasynch:licznik1|count[9]       ; 1                 ; 0       ;
;      - licznikasynch:licznik1|count[8]       ; 1                 ; 0       ;
;      - licznikasynch:licznik1|count[10]      ; 1                 ; 0       ;
;      - licznikasynch:licznik1|count[11]      ; 1                 ; 0       ;
;      - licznikasynch:licznik1|count[12]      ; 1                 ; 0       ;
;      - licznikasynch:licznik1|count[13]      ; 1                 ; 0       ;
;      - licznikasynch:licznik1|count[14]      ; 1                 ; 0       ;
;      - licznikasynch:licznik1|count[15]      ; 1                 ; 0       ;
;      - licznikasynch:licznik1|count[16]      ; 1                 ; 0       ;
;      - licznikasynch:licznik1|count[17]      ; 1                 ; 0       ;
;      - licznikasynch:licznik1|count[18]      ; 1                 ; 0       ;
;      - licznikasynch:licznik1|count[19]      ; 1                 ; 0       ;
;      - licznikasynch:licznik1|count[20]      ; 1                 ; 0       ;
;      - licznikasynch:licznik1|count[21]      ; 1                 ; 0       ;
;      - licznikasynch:licznik1|count[22]      ; 1                 ; 0       ;
;      - licznikasynch:licznik1|count[23]      ; 1                 ; 0       ;
;      - licznikasynch:licznik1|count[24]      ; 1                 ; 0       ;
;      - licznikasynch:licznik1|count[25]      ; 1                 ; 0       ;
;      - licznikasynch:licznik1|count[26]      ; 1                 ; 0       ;
;      - licznikasynch:licznik1|count[27]      ; 1                 ; 0       ;
;      - licznikasynch:licznik1|count[28]      ; 1                 ; 0       ;
;      - licznikasynch:licznik1|count[29]      ; 1                 ; 0       ;
;      - licznikasynch:licznik1|count[30]      ; 1                 ; 0       ;
;      - licznikasynch:licznik1|count[31]      ; 1                 ; 0       ;
;      - licznikasynch:licznik1|count[7]       ; 1                 ; 0       ;
;      - licznikasynch:licznik1|count[1]       ; 1                 ; 0       ;
;      - licznikasynch:licznik1|count[6]       ; 1                 ; 0       ;
;      - licznikasynch:licznik1|count[2]       ; 1                 ; 0       ;
;      - licznikasynch:licznik1|count[5]       ; 1                 ; 0       ;
;      - licznikasynch:licznik1|count[3]       ; 1                 ; 0       ;
;      - licznikasynch:licznik1|count[4]       ; 1                 ; 0       ;
; we2                                          ;                   ;         ;
; rxd                                          ;                   ;         ;
;      - uart:uart1|UARTRx:uartrx1|RxIn~feeder ; 1                 ; 6       ;
+----------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                               ;
+----------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                               ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; clk                                                ; PIN_23             ; 42      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clock_divider:clkdivider1|temporal                 ; FF_X1_Y11_N15      ; 17      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; clock_divider:clkdivider2|temporal                 ; FF_X30_Y14_N31     ; 6       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clock_divider:clkdivider2|temporal                 ; FF_X30_Y14_N31     ; 53      ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; clock_divider:clkdivider3|temporal                 ; FF_X18_Y12_N29     ; 127     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; clock_divider:clkdivider4|temporal                 ; FF_X33_Y13_N31     ; 11      ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; clock_divider:clkdivider5|temporal                 ; FF_X32_Y12_N13     ; 4       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clock_divider:clkdivider5|temporal                 ; FF_X32_Y12_N13     ; 3       ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[10]~32 ; LCCOMB_X26_Y13_N30 ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; displaymultipl:disp2|binary_bcd:bcd1|state.done    ; FF_X26_Y13_N5      ; 42      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; displaymultipl:disp2|binary_bcd:bcd1|state.shift   ; FF_X26_Y13_N19     ; 40      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; gatepik:ledbar3|gatea                              ; FF_X33_Y9_N5       ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; gatepik:ledbar3|gateb                              ; FF_X33_Y9_N3       ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mux:mux2|wy                                        ; LCCOMB_X33_Y13_N6  ; 67      ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; resetfast                                          ; FF_X21_Y14_N1      ; 65      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sw0a~1                                             ; LCCOMB_X24_Y12_N28 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; sw1a[1]~1                                          ; LCCOMB_X32_Y12_N14 ; 2       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; uart:uart1|UARTRx:uartrx1|Dready                   ; FF_X29_Y12_N7      ; 17      ; Async. clear, Latch enable ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; uart:uart1|UARTRx:uartrx1|RxReg[1]~1               ; LCCOMB_X30_Y12_N12 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart:uart1|datardy~reg0                            ; FF_X22_Y14_N1      ; 69      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; uart:uart1|datauarttx[7]~6                         ; LCCOMB_X22_Y15_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart:uart1|gatesel[1]~1                            ; LCCOMB_X31_Y12_N28 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart:uart1|uart_reset                              ; FF_X29_Y12_N21     ; 31      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; we1                                                ; PIN_28             ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; we2                                                ; PIN_30             ; 32      ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
+----------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                   ;
+------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                               ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                                ; PIN_23            ; 42      ; 2                                    ; Global Clock         ; GCLK2            ; --                        ;
; clock_divider:clkdivider1|temporal ; FF_X1_Y11_N15     ; 17      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; clock_divider:clkdivider2|temporal ; FF_X30_Y14_N31    ; 53      ; 5                                    ; Global Clock         ; GCLK9            ; --                        ;
; clock_divider:clkdivider3|temporal ; FF_X18_Y12_N29    ; 127     ; 8                                    ; Global Clock         ; GCLK4            ; --                        ;
; clock_divider:clkdivider4|temporal ; FF_X33_Y13_N31    ; 11      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; clock_divider:clkdivider5|temporal ; FF_X32_Y12_N13    ; 3       ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; mux:mux2|wy                        ; LCCOMB_X33_Y13_N6 ; 67      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; uart:uart1|UARTRx:uartrx1|Dready   ; FF_X29_Y12_N7     ; 17      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; we2                                ; PIN_30            ; 32      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
+------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                  ;
+--------------------------------------------------------+---------+
; Name                                                   ; Fan-Out ;
+--------------------------------------------------------+---------+
; uart:uart1|datardy~reg0                                ; 69      ;
; resetfast                                              ; 65      ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[10]~32     ; 62      ;
; displaymultipl:disp2|binary_bcd:bcd1|state.done        ; 42      ;
; displaymultipl:disp2|binary_bcd:bcd1|state.shift       ; 40      ;
; sw0a                                                   ; 36      ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector1~0       ; 34      ;
; we1~input                                              ; 32      ;
; uart:uart1|uart_reset                                  ; 31      ;
; displaymultipl:disp2|LessThan0~6                       ; 25      ;
; displaymultipl:disp2|LessThan0~3                       ; 25      ;
; displaymultipl:disp2|LessThan0~8                       ; 24      ;
; displaymultipl:disp2|temp[0]                           ; 21      ;
; displaymultipl:disp2|temp[1]                           ; 19      ;
; uart:uart1|UARTRx:uartrx1|RxMT                         ; 15      ;
; uart:uart1|txload                                      ; 15      ;
; uart:uart1|UARTRx:uartrx1|RxIn                         ; 14      ;
; uart:uart1|UARTxmt:uarttx1|Equal0~0                    ; 14      ;
; displaymultipl:disp2|temp[2]                           ; 13      ;
; uart:uart1|datauarttx[7]~1                             ; 12      ;
; uart:uart1|datauarttx[7]~0                             ; 12      ;
; uart:uart1|datauartrx1[0]~2                            ; 11      ;
; uart:uart1|UARTRx:uartrx1|RxReg[1]~1                   ; 10      ;
; uart:uart1|datauartrx1[1]~30                           ; 9       ;
; clock_divider:clkdivider4|Equal0~6                     ; 9       ;
; uart:uart1|UARTRx:uartrx1|Dready                       ; 8       ;
; uart:uart1|datauarttx[7]~6                             ; 8       ;
; displaymultipl:disp2|digito1[2]~1                      ; 8       ;
; displaymultipl:disp2|digito1[3]                        ; 7       ;
; displaymultipl:disp2|digito1[2]                        ; 7       ;
; displaymultipl:disp2|digito1[1]                        ; 7       ;
; displaymultipl:disp2|digito1[0]                        ; 7       ;
; sw1a[0]                                                ; 6       ;
; sw1a[1]                                                ; 6       ;
; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[0]  ; 6       ;
; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[1]  ; 6       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds[7]           ; 6       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds[3]           ; 6       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds[15]          ; 6       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds[11]          ; 6       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds[23]          ; 6       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds[19]          ; 6       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds[27]          ; 6       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds[6]           ; 6       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds[2]           ; 6       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds[14]          ; 6       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds[10]          ; 6       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds[22]          ; 6       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds[18]          ; 6       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds[30]          ; 6       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds[26]          ; 6       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds[5]           ; 6       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds[1]           ; 6       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds[13]          ; 6       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds[9]           ; 6       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds[21]          ; 6       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds[17]          ; 6       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds[25]          ; 6       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds[4]           ; 6       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds[0]           ; 6       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds[12]          ; 6       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds[8]           ; 6       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds[20]          ; 6       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds[16]          ; 6       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds[24]          ; 6       ;
; clock_divider:clkdivider2|Equal0~2                     ; 6       ;
; clock_divider:clkdivider2|Equal0~1                     ; 6       ;
; clock_divider:clkdivider2|Equal0~0                     ; 6       ;
; uart:uart1|next_state.s3                               ; 6       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds[29]          ; 5       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds[28]          ; 5       ;
; uart:uart1|datauartrx1[2]~26                           ; 5       ;
; uart:uart1|datauartrx1[3]~22                           ; 5       ;
; uart:uart1|datauartrx1[4]~18                           ; 5       ;
; uart:uart1|process_0~1                                 ; 5       ;
; uart:uart1|UARTxmt:uarttx1|count[0]                    ; 5       ;
; uart:uart1|next_state.s6                               ; 5       ;
; uart:uart1|next_state.s5                               ; 5       ;
; uart:uart1|next_state.s2g                              ; 5       ;
; uart:uart1|next_state.s2p                              ; 5       ;
; uart:uart1|next_state.s2                               ; 5       ;
; uart:uart1|next_state.s1                               ; 5       ;
; uart:uart1|confgate                                    ; 5       ;
; clock_divider:clkdivider2|temporal                     ; 5       ;
; clock_divider:clkdivider1|Equal0~1                     ; 4       ;
; displaymultipl:disp2|binary_bcd:bcd1|Equal0~0          ; 4       ;
; uart:uart1|UARTRx:uartrx1|count16[0]                   ; 4       ;
; clock_divider:clkdivider5|counter[1]                   ; 4       ;
; clock_divider:clkdivider5|counter[0]                   ; 4       ;
; clock_divider:clkdivider6|counter[1]                   ; 4       ;
; clock_divider:clkdivider6|counter[0]                   ; 4       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds[31]          ; 4       ;
; clock_divider:clkdivider3|counter[4]                   ; 4       ;
; uart:uart1|next_state~16                               ; 4       ;
; clock_divider:clkdivider2|counter[0]                   ; 4       ;
; uart:uart1|UARTxmt:uarttx1|count[1]                    ; 4       ;
; uart:uart1|next_state.s4                               ; 4       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[27]~4      ; 4       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[19]~12     ; 4       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[25]~6      ; 4       ;
; sw1~input                                              ; 3       ;
; sw0~input                                              ; 3       ;
; uart:uart1|datauartrx1[0]~1                            ; 3       ;
; uart:uart1|datauartrx1[1]~29                           ; 3       ;
; uart:uart1|datauartrx1[2]~25                           ; 3       ;
; uart:uart1|datauartrx1[3]~21                           ; 3       ;
; uart:uart1|datauartrx1[6]~9                            ; 3       ;
; uart:uart1|datauartrx1[7]~5                            ; 3       ;
; uart:uart1|datauartrx1[5]~13                           ; 3       ;
; uart:uart1|datauartrx1[4]~17                           ; 3       ;
; uart:uart1|UARTRx:uartrx1|count16[3]~0                 ; 3       ;
; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[2]  ; 3       ;
; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[3]  ; 3       ;
; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[4]  ; 3       ;
; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[5]  ; 3       ;
; uart:uart1|UARTRx:uartrx1|count16[3]                   ; 3       ;
; uart:uart1|UARTRx:uartrx1|process_0~1                  ; 3       ;
; uart:uart1|UARTRx:uartrx1|count16[1]                   ; 3       ;
; uart:uart1|UARTRx:uartrx1|RxReg[9]                     ; 3       ;
; clock_divider:clkdivider5|counter[2]                   ; 3       ;
; clock_divider:clkdivider6|counter[2]                   ; 3       ;
; licznikasynch:licznik1|count[0]                        ; 3       ;
; licznikasynch:licznik2|count[0]                        ; 3       ;
; uart:uart1|UARTRx:uartrx1|RxReg[1]                     ; 3       ;
; uart:uart1|UARTRx:uartrx1|RxReg[2]                     ; 3       ;
; uart:uart1|UARTRx:uartrx1|RxReg[3]                     ; 3       ;
; uart:uart1|UARTRx:uartrx1|RxReg[4]                     ; 3       ;
; uart:uart1|UARTRx:uartrx1|RxReg[7]                     ; 3       ;
; uart:uart1|UARTRx:uartrx1|RxReg[8]                     ; 3       ;
; uart:uart1|UARTRx:uartrx1|RxReg[6]                     ; 3       ;
; uart:uart1|UARTRx:uartrx1|RxReg[5]                     ; 3       ;
; clock_divider:clkdivider5|temporal                     ; 3       ;
; uart:uart1|process_0~6                                 ; 3       ;
; clock_divider:clkdivider3|Equal0~0                     ; 3       ;
; microswitch:switch2|counter[0]                         ; 3       ;
; microswitch:switch2|counter[1]                         ; 3       ;
; uart:uart1|gatesel[1]~1                                ; 3       ;
; microswitch:switch1|counter[0]                         ; 3       ;
; microswitch:switch1|counter[1]                         ; 3       ;
; uart:uart1|process_0~0                                 ; 3       ;
; uart:uart1|next_state.s6p                              ; 3       ;
; uart:uart1|UARTxmt:uarttx1|count[2]                    ; 3       ;
; uart:uart1|UARTxmt:uarttx1|count[3]                    ; 3       ;
; uart:uart1|Selector19~3                                ; 3       ;
; uart:uart1|gatesel[1]                                  ; 3       ;
; uart:uart1|conf                                        ; 3       ;
; gateled:ledbar2|Equal0~0                               ; 3       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[0]         ; 3       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[28]~3      ; 3       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[29]~2      ; 3       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[30]~1      ; 3       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[31]~0      ; 3       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[26]~5      ; 3       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[20]~11     ; 3       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[21]~10     ; 3       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[22]~9      ; 3       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[23]~8      ; 3       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[24]~7      ; 3       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[18]~13     ; 3       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[8]~23      ; 3       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[9]~22      ; 3       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[10]~21     ; 3       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[11]~20     ; 3       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[12]~19     ; 3       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[13]~18     ; 3       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[14]~17     ; 3       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[15]~16     ; 3       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[16]~15     ; 3       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[17]~14     ; 3       ;
; clock_divider:clkdivider1|counter[5]                   ; 2       ;
; clock_divider:clkdivider1|counter[6]                   ; 2       ;
; clock_divider:clkdivider1|counter[4]                   ; 2       ;
; clock_divider:clkdivider1|counter[3]                   ; 2       ;
; clock_divider:clkdivider1|counter[2]                   ; 2       ;
; clock_divider:clkdivider1|counter[0]                   ; 2       ;
; clock_divider:clkdivider1|counter[1]                   ; 2       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector34~0      ; 2       ;
; displaymultipl:disp2|binary_bcd:bcd1|state_next.done~0 ; 2       ;
; uart:uart1|UARTRx:uartrx1|count16[2]                   ; 2       ;
; uart:uart1|UARTRx:uartrx1|RxReg[0]                     ; 2       ;
; uart:uart1|datauartrx1[6]~10                           ; 2       ;
; uart:uart1|datauartrx1[7]~6                            ; 2       ;
; uart:uart1|datauartrx1[5]~14                           ; 2       ;
; clock_divider:clkdivider6|temporal                     ; 2       ;
; uart:uart1|datauarttx[7]~5                             ; 2       ;
; uart:uart1|datauarttx[7]~4                             ; 2       ;
; uart:uart1|datauarttx[7]~3                             ; 2       ;
; uart:uart1|datauarttx[7]~2                             ; 2       ;
; muxvector:mux1|wy[0]~0                                 ; 2       ;
; uart:uart1|process_0~9                                 ; 2       ;
; uart:uart1|process_0~7                                 ; 2       ;
; uart:uart1|process_0~5                                 ; 2       ;
; uart:uart1|process_0~4                                 ; 2       ;
; clock_divider:clkdivider3|counter[3]                   ; 2       ;
; clock_divider:clkdivider3|counter[0]                   ; 2       ;
; clock_divider:clkdivider3|counter[1]                   ; 2       ;
; clock_divider:clkdivider3|counter[2]                   ; 2       ;
; displaymultipl:disp2|LessThan0~7                       ; 2       ;
; uart:uart1|process_0~2                                 ; 2       ;
; uart:uart1|rxdready1                                   ; 2       ;
; clock_divider:clkdivider4|counter[20]                  ; 2       ;
; clock_divider:clkdivider4|counter[21]                  ; 2       ;
; clock_divider:clkdivider4|counter[19]                  ; 2       ;
; clock_divider:clkdivider4|counter[16]                  ; 2       ;
; clock_divider:clkdivider4|counter[18]                  ; 2       ;
; clock_divider:clkdivider4|counter[17]                  ; 2       ;
; clock_divider:clkdivider4|counter[15]                  ; 2       ;
; clock_divider:clkdivider4|counter[14]                  ; 2       ;
; clock_divider:clkdivider4|counter[12]                  ; 2       ;
; clock_divider:clkdivider4|counter[13]                  ; 2       ;
; clock_divider:clkdivider4|counter[1]                   ; 2       ;
; clock_divider:clkdivider4|counter[2]                   ; 2       ;
; clock_divider:clkdivider4|counter[3]                   ; 2       ;
; clock_divider:clkdivider4|counter[4]                   ; 2       ;
; clock_divider:clkdivider4|counter[5]                   ; 2       ;
; clock_divider:clkdivider4|counter[6]                   ; 2       ;
; clock_divider:clkdivider4|counter[7]                   ; 2       ;
; clock_divider:clkdivider4|counter[8]                   ; 2       ;
; clock_divider:clkdivider4|counter[9]                   ; 2       ;
; clock_divider:clkdivider4|counter[11]                  ; 2       ;
; clock_divider:clkdivider4|counter[10]                  ; 2       ;
; uart:uart1|next_state.s5p                              ; 2       ;
; uart:uart1|next_state.s4p                              ; 2       ;
; uart:uart1|next_state.s3p                              ; 2       ;
; clock_divider:clkdivider2|counter[9]                   ; 2       ;
; clock_divider:clkdivider2|counter[10]                  ; 2       ;
; clock_divider:clkdivider2|counter[8]                   ; 2       ;
; clock_divider:clkdivider2|counter[7]                   ; 2       ;
; clock_divider:clkdivider2|counter[6]                   ; 2       ;
; clock_divider:clkdivider2|counter[5]                   ; 2       ;
; clock_divider:clkdivider2|counter[1]                   ; 2       ;
; clock_divider:clkdivider2|counter[3]                   ; 2       ;
; clock_divider:clkdivider2|counter[2]                   ; 2       ;
; clock_divider:clkdivider2|counter[4]                   ; 2       ;
; uart:uart1|Selector19~0                                ; 2       ;
; uart:uart1|next_state.s0                               ; 2       ;
; sw1a[1]~1                                              ; 2       ;
; uart:uart1|gatesel[0]                                  ; 2       ;
; microswitch:switch2|wy                                 ; 2       ;
; microswitch:switch1|wy                                 ; 2       ;
; uart:uart1|wesel                                       ; 2       ;
; clock_divider:clkdivider4|temporal                     ; 2       ;
; gateled:ledbar2|Equal1~0                               ; 2       ;
; gatepik:ledbar3|gatea                                  ; 2       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[7]~24      ; 2       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[6]~25      ; 2       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[5]~26      ; 2       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[4]~27      ; 2       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[3]~28      ; 2       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[2]~29      ; 2       ;
; licznikasynch:licznik2|count[1]                        ; 2       ;
; licznikasynch:licznik2|count[2]                        ; 2       ;
; licznikasynch:licznik2|count[3]                        ; 2       ;
; licznikasynch:licznik2|count[4]                        ; 2       ;
; licznikasynch:licznik2|count[5]                        ; 2       ;
; licznikasynch:licznik2|count[6]                        ; 2       ;
; licznikasynch:licznik2|count[7]                        ; 2       ;
; licznikasynch:licznik1|count[1]                        ; 2       ;
; licznikasynch:licznik1|count[2]                        ; 2       ;
; licznikasynch:licznik1|count[3]                        ; 2       ;
; licznikasynch:licznik1|count[4]                        ; 2       ;
; licznikasynch:licznik1|count[5]                        ; 2       ;
; licznikasynch:licznik1|count[6]                        ; 2       ;
; licznikasynch:licznik1|count[7]                        ; 2       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[1]~30      ; 2       ;
; licznikasynch:licznik2|count[27]                       ; 2       ;
; licznikasynch:licznik1|count[27]                       ; 2       ;
; licznikasynch:licznik2|count[28]                       ; 2       ;
; licznikasynch:licznik1|count[28]                       ; 2       ;
; licznikasynch:licznik2|count[29]                       ; 2       ;
; licznikasynch:licznik1|count[29]                       ; 2       ;
; licznikasynch:licznik2|count[30]                       ; 2       ;
; licznikasynch:licznik1|count[30]                       ; 2       ;
; licznikasynch:licznik2|count[31]                       ; 2       ;
; licznikasynch:licznik1|count[31]                       ; 2       ;
; licznikasynch:licznik2|count[26]                       ; 2       ;
; licznikasynch:licznik1|count[26]                       ; 2       ;
; licznikasynch:licznik2|count[20]                       ; 2       ;
; licznikasynch:licznik1|count[20]                       ; 2       ;
; licznikasynch:licznik2|count[21]                       ; 2       ;
; licznikasynch:licznik1|count[21]                       ; 2       ;
; licznikasynch:licznik2|count[22]                       ; 2       ;
; licznikasynch:licznik1|count[22]                       ; 2       ;
; licznikasynch:licznik2|count[23]                       ; 2       ;
; licznikasynch:licznik1|count[23]                       ; 2       ;
; licznikasynch:licznik2|count[24]                       ; 2       ;
; licznikasynch:licznik1|count[24]                       ; 2       ;
; licznikasynch:licznik2|count[18]                       ; 2       ;
; licznikasynch:licznik1|count[18]                       ; 2       ;
; licznikasynch:licznik2|count[8]                        ; 2       ;
; licznikasynch:licznik1|count[8]                        ; 2       ;
; licznikasynch:licznik2|count[9]                        ; 2       ;
; licznikasynch:licznik1|count[9]                        ; 2       ;
; licznikasynch:licznik2|count[10]                       ; 2       ;
; licznikasynch:licznik1|count[10]                       ; 2       ;
; licznikasynch:licznik2|count[11]                       ; 2       ;
; licznikasynch:licznik1|count[11]                       ; 2       ;
; licznikasynch:licznik2|count[12]                       ; 2       ;
; licznikasynch:licznik1|count[12]                       ; 2       ;
; licznikasynch:licznik2|count[13]                       ; 2       ;
; licznikasynch:licznik1|count[13]                       ; 2       ;
; licznikasynch:licznik2|count[14]                       ; 2       ;
; licznikasynch:licznik1|count[14]                       ; 2       ;
; licznikasynch:licznik2|count[15]                       ; 2       ;
; licznikasynch:licznik1|count[15]                       ; 2       ;
; licznikasynch:licznik2|count[16]                       ; 2       ;
; licznikasynch:licznik1|count[16]                       ; 2       ;
; licznikasynch:licznik2|count[17]                       ; 2       ;
; licznikasynch:licznik1|count[17]                       ; 2       ;
; licznikasynch:licznik2|count[19]                       ; 2       ;
; licznikasynch:licznik1|count[19]                       ; 2       ;
; licznikasynch:licznik2|count[25]                       ; 2       ;
; licznikasynch:licznik1|count[25]                       ; 2       ;
; resetfast~feeder                                       ; 1       ;
; datardy1~feeder                                        ; 1       ;
; uart:uart1|rxdready1~feeder                            ; 1       ;
; uart:uart1|next_state.s0~feeder                        ; 1       ;
; gatepik:ledbar3|gateb~feeder                           ; 1       ;
; gatepik:ledbar3|gatea~feeder                           ; 1       ;
; rxd~input                                              ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|state.start~0     ; 1       ;
; licznikasynch:licznik1|count[0]~93                     ; 1       ;
; licznikasynch:licznik2|count[0]~93                     ; 1       ;
; displaymultipl:disp2|temp[0]~2                         ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary_next~0     ; 1       ;
; uart:uart1|Selector11~1                                ; 1       ;
; data2[7]                                               ; 1       ;
; data1[7]                                               ; 1       ;
; uart:uart1|Selector11~0                                ; 1       ;
; uart:uart1|UARTxmt:uarttx1|TrReg~8                     ; 1       ;
; uart:uart1|datauarttx[7]                               ; 1       ;
; uart:uart1|Selector12~1                                ; 1       ;
; data2[6]                                               ; 1       ;
; data1[6]                                               ; 1       ;
; uart:uart1|Selector12~0                                ; 1       ;
; uart:uart1|UARTxmt:uarttx1|TrReg~7                     ; 1       ;
; uart:uart1|UARTxmt:uarttx1|TrReg[8]                    ; 1       ;
; uart:uart1|datauarttx[6]                               ; 1       ;
; uart:uart1|Selector13~1                                ; 1       ;
; data2[5]                                               ; 1       ;
; data1[5]                                               ; 1       ;
; uart:uart1|Selector13~0                                ; 1       ;
; uart:uart1|UARTxmt:uarttx1|TrReg~6                     ; 1       ;
; uart:uart1|UARTxmt:uarttx1|TrReg[7]                    ; 1       ;
; uart:uart1|datauarttx[5]                               ; 1       ;
; uart:uart1|Selector14~1                                ; 1       ;
; data2[4]                                               ; 1       ;
; data1[4]                                               ; 1       ;
; uart:uart1|Selector14~0                                ; 1       ;
; clock_divider:clkdivider1|counter~2                    ; 1       ;
; clock_divider:clkdivider1|counter~1                    ; 1       ;
; clock_divider:clkdivider1|counter~0                    ; 1       ;
; uart:uart1|UARTxmt:uarttx1|TrReg~5                     ; 1       ;
; uart:uart1|UARTxmt:uarttx1|TrReg[6]                    ; 1       ;
; uart:uart1|datauarttx[4]                               ; 1       ;
; uart:uart1|Selector15~1                                ; 1       ;
; data2[3]                                               ; 1       ;
; data1[3]                                               ; 1       ;
; uart:uart1|Selector15~0                                ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector69~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector68~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector67~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector66~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector71~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector70~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector1~1       ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|state.start       ; 1       ;
; uart:uart1|UARTRx:uartrx1|count16~4                    ; 1       ;
; uart:uart1|UARTRx:uartrx1|count16~3                    ; 1       ;
; uart:uart1|UARTRx:uartrx1|count16~2                    ; 1       ;
; uart:uart1|UARTRx:uartrx1|count16~1                    ; 1       ;
; clock_divider:clkdivider1|temporal~0                   ; 1       ;
; clock_divider:clkdivider1|Equal0~0                     ; 1       ;
; uart:uart1|UARTRx:uartrx1|RxMT~0                       ; 1       ;
; uart:uart1|UARTRx:uartrx1|RxReg~10                     ; 1       ;
; uart:uart1|UARTRx:uartrx1|RxReg~9                      ; 1       ;
; clock_divider:clkdivider5|counter~2                    ; 1       ;
; clock_divider:clkdivider5|counter[1]~1                 ; 1       ;
; clock_divider:clkdivider5|counter~0                    ; 1       ;
; clock_divider:clkdivider6|counter~2                    ; 1       ;
; clock_divider:clkdivider6|counter[1]~1                 ; 1       ;
; clock_divider:clkdivider6|counter~0                    ; 1       ;
; uart:uart1|UARTxmt:uarttx1|TrReg~4                     ; 1       ;
; uart:uart1|UARTxmt:uarttx1|TrReg[5]                    ; 1       ;
; uart:uart1|datauarttx[3]                               ; 1       ;
; uart:uart1|Selector16~1                                ; 1       ;
; data2[2]                                               ; 1       ;
; data1[2]                                               ; 1       ;
; uart:uart1|Selector16~0                                ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector58~1      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector58~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector62~1      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector62~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector50~1      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector50~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector54~1      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector54~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector42~1      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector42~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector46~1      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector46~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector34~3      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector34~2      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector34~1      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector38~1      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector38~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector59~1      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector59~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector63~1      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector63~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector51~1      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector51~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector55~1      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector55~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector43~1      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector43~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector47~1      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector47~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector35~1      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector35~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector39~1      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector39~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector60~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_next~7       ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector64~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_next~6       ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector52~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_next~5       ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector56~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_next~4       ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector44~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_next~3       ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector48~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_next~2       ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector36~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_next~1       ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector40~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_next~0       ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector61~1      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector61~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector65~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector53~1      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector53~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector57~1      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector57~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector45~1      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector45~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector49~1      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector49~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector37~1      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector37~0      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector41~1      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Selector41~0      ; 1       ;
; uart:uart1|UARTRx:uartrx1|RxReg~8                      ; 1       ;
; uart:uart1|UARTRx:uartrx1|RxReg~7                      ; 1       ;
; uart:uart1|UARTRx:uartrx1|RxReg~6                      ; 1       ;
; uart:uart1|UARTRx:uartrx1|RxReg~5                      ; 1       ;
; uart:uart1|UARTRx:uartrx1|RxReg~4                      ; 1       ;
; uart:uart1|UARTRx:uartrx1|RxReg~3                      ; 1       ;
; uart:uart1|UARTRx:uartrx1|RxReg~2                      ; 1       ;
; uart:uart1|UARTRx:uartrx1|RxReg~0                      ; 1       ;
; clock_divider:clkdivider1|temporal                     ; 1       ;
; uart:uart1|UARTRx:uartrx1|process_0~0                  ; 1       ;
; clock_divider:clkdivider5|temporal~0                   ; 1       ;
; clock_divider:clkdivider6|temporal~0                   ; 1       ;
; uart:uart1|UARTxmt:uarttx1|TrReg~3                     ; 1       ;
; uart:uart1|UARTxmt:uarttx1|TrReg[4]                    ; 1       ;
; uart:uart1|datauarttx[2]                               ; 1       ;
; uart:uart1|Selector17~1                                ; 1       ;
; data2[1]                                               ; 1       ;
; data1[1]                                               ; 1       ;
; uart:uart1|Selector17~0                                ; 1       ;
; clock_divider:clkdivider3|counter~1                    ; 1       ;
; clock_divider:clkdivider3|counter~0                    ; 1       ;
; microswitch:switch2|counter~1                          ; 1       ;
; microswitch:switch2|counter~0                          ; 1       ;
; microswitch:switch1|counter~1                          ; 1       ;
; microswitch:switch1|counter~0                          ; 1       ;
; uart:uart1|datauartrx1[0]~_emulated                    ; 1       ;
; uart:uart1|datauartrx1[1]~_emulated                    ; 1       ;
; uart:uart1|datauartrx1[2]~_emulated                    ; 1       ;
; uart:uart1|datauartrx1[3]~_emulated                    ; 1       ;
; uart:uart1|datauartrx1[6]~_emulated                    ; 1       ;
; uart:uart1|datauartrx1[7]~_emulated                    ; 1       ;
; uart:uart1|datauartrx1[5]~_emulated                    ; 1       ;
; uart:uart1|datauartrx1[4]~_emulated                    ; 1       ;
; mux:mux2|wy~1                                          ; 1       ;
; mux:mux2|wy~0                                          ; 1       ;
; clock_divider:clkdivider4|counter~7                    ; 1       ;
; clock_divider:clkdivider4|counter~6                    ; 1       ;
; clock_divider:clkdivider4|counter~5                    ; 1       ;
; clock_divider:clkdivider4|counter~4                    ; 1       ;
; clock_divider:clkdivider4|counter~3                    ; 1       ;
; clock_divider:clkdivider4|counter~2                    ; 1       ;
; clock_divider:clkdivider4|counter~1                    ; 1       ;
; clock_divider:clkdivider4|counter~0                    ; 1       ;
; clock_divider:clkdivider2|counter~4                    ; 1       ;
; clock_divider:clkdivider2|counter~3                    ; 1       ;
; clock_divider:clkdivider2|counter~2                    ; 1       ;
; clock_divider:clkdivider2|counter~1                    ; 1       ;
; clock_divider:clkdivider2|counter~0                    ; 1       ;
; uart:uart1|UARTxmt:uarttx1|TrReg~2                     ; 1       ;
; uart:uart1|UARTxmt:uarttx1|TrReg[3]                    ; 1       ;
; uart:uart1|datauarttx[1]                               ; 1       ;
; uart:uart1|Selector18~1                                ; 1       ;
; data1[0]                                               ; 1       ;
; data2[0]                                               ; 1       ;
; uart:uart1|Selector18~0                                ; 1       ;
; uart:uart1|UARTxmt:uarttx1|count[1]~3                  ; 1       ;
; uart:uart1|UARTxmt:uarttx1|count[2]~2                  ; 1       ;
; uart:uart1|UARTxmt:uarttx1|Add0~1                      ; 1       ;
; uart:uart1|UARTxmt:uarttx1|count[3]~1                  ; 1       ;
; uart:uart1|UARTxmt:uarttx1|Add0~0                      ; 1       ;
; uart:uart1|UARTxmt:uarttx1|count[0]~0                  ; 1       ;
; uart:uart1|Selector8~0                                 ; 1       ;
; uart:uart1|Selector7~0                                 ; 1       ;
; uart:uart1|Selector6~0                                 ; 1       ;
; uart:uart1|datardy~0                                   ; 1       ;
; datardy1                                               ; 1       ;
; uart:uart1|Selector4~1                                 ; 1       ;
; uart:uart1|Selector4~0                                 ; 1       ;
; uart:uart1|Selector5~1                                 ; 1       ;
; uart:uart1|Selector5~0                                 ; 1       ;
; uart:uart1|Selector3~0                                 ; 1       ;
; uart:uart1|process_0~10                                ; 1       ;
; uart:uart1|Selector2~1                                 ; 1       ;
; uart:uart1|Selector2~0                                 ; 1       ;
; uart:uart1|process_0~8                                 ; 1       ;
; uart:uart1|Selector1~2                                 ; 1       ;
; uart:uart1|Selector1~1                                 ; 1       ;
; uart:uart1|Selector1~0                                 ; 1       ;
; displaymultipl:disp2|temp[1]~1                         ; 1       ;
; displaymultipl:disp2|temp[2]~0                         ; 1       ;
; clock_divider:clkdivider3|temporal~0                   ; 1       ;
; displaymultipl:disp2|Mux0~10                           ; 1       ;
; displaymultipl:disp2|Mux0~9                            ; 1       ;
; displaymultipl:disp2|Mux0~8                            ; 1       ;
; displaymultipl:disp2|Mux0~7                            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[7]   ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[3]   ; 1       ;
; displaymultipl:disp2|Mux0~6                            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[15]  ; 1       ;
; displaymultipl:disp2|Mux0~5                            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[11]  ; 1       ;
; displaymultipl:disp2|Mux0~4                            ; 1       ;
; displaymultipl:disp2|Mux0~3                            ; 1       ;
; displaymultipl:disp2|Mux0~2                            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[23]  ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[19]  ; 1       ;
; displaymultipl:disp2|Mux0~1                            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[31]  ; 1       ;
; displaymultipl:disp2|Mux0~0                            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[27]  ; 1       ;
; displaymultipl:disp2|Mux1~10                           ; 1       ;
; displaymultipl:disp2|Mux1~9                            ; 1       ;
; displaymultipl:disp2|Mux1~8                            ; 1       ;
; displaymultipl:disp2|Mux1~7                            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[6]   ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[2]   ; 1       ;
; displaymultipl:disp2|Mux1~6                            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[14]  ; 1       ;
; displaymultipl:disp2|Mux1~5                            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[10]  ; 1       ;
; displaymultipl:disp2|Mux1~4                            ; 1       ;
; displaymultipl:disp2|Mux1~3                            ; 1       ;
; displaymultipl:disp2|Mux1~2                            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[22]  ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[18]  ; 1       ;
; displaymultipl:disp2|Mux1~1                            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[30]  ; 1       ;
; displaymultipl:disp2|Mux1~0                            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[26]  ; 1       ;
; displaymultipl:disp2|Mux2~10                           ; 1       ;
; displaymultipl:disp2|Mux2~9                            ; 1       ;
; displaymultipl:disp2|Mux2~8                            ; 1       ;
; displaymultipl:disp2|Mux2~7                            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[5]   ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[1]   ; 1       ;
; displaymultipl:disp2|Mux2~6                            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[13]  ; 1       ;
; displaymultipl:disp2|Mux2~5                            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[9]   ; 1       ;
; displaymultipl:disp2|Mux2~4                            ; 1       ;
; displaymultipl:disp2|Mux2~3                            ; 1       ;
; displaymultipl:disp2|Mux2~2                            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[21]  ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[17]  ; 1       ;
; displaymultipl:disp2|Mux2~1                            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[29]  ; 1       ;
; displaymultipl:disp2|Mux2~0                            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[25]  ; 1       ;
; displaymultipl:disp2|Mux3~10                           ; 1       ;
; displaymultipl:disp2|Mux3~9                            ; 1       ;
; displaymultipl:disp2|Mux3~8                            ; 1       ;
; displaymultipl:disp2|Mux3~7                            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[4]   ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[0]   ; 1       ;
; displaymultipl:disp2|Mux3~6                            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[12]  ; 1       ;
; displaymultipl:disp2|Mux3~5                            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[8]   ; 1       ;
; displaymultipl:disp2|Mux3~4                            ; 1       ;
; displaymultipl:disp2|Mux3~3                            ; 1       ;
; displaymultipl:disp2|digito1[2]~0                      ; 1       ;
; displaymultipl:disp2|Mux3~2                            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[20]  ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[16]  ; 1       ;
; displaymultipl:disp2|Mux3~1                            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[28]  ; 1       ;
; displaymultipl:disp2|Mux3~0                            ; 1       ;
; data2[27]                                              ; 1       ;
; data1[27]                                              ; 1       ;
; data2[28]                                              ; 1       ;
; data1[28]                                              ; 1       ;
; data2[29]                                              ; 1       ;
; data1[29]                                              ; 1       ;
; data2[30]                                              ; 1       ;
; data1[30]                                              ; 1       ;
; data2[31]                                              ; 1       ;
; data1[31]                                              ; 1       ;
; data2[26]                                              ; 1       ;
; data1[26]                                              ; 1       ;
; displaymultipl:disp2|LessThan0~5                       ; 1       ;
; data2[20]                                              ; 1       ;
; data1[20]                                              ; 1       ;
; data2[21]                                              ; 1       ;
; data1[21]                                              ; 1       ;
; data2[22]                                              ; 1       ;
; data1[22]                                              ; 1       ;
; displaymultipl:disp2|LessThan0~4                       ; 1       ;
; data2[23]                                              ; 1       ;
; data1[23]                                              ; 1       ;
; data2[24]                                              ; 1       ;
; data1[24]                                              ; 1       ;
; data2[18]                                              ; 1       ;
; data1[18]                                              ; 1       ;
; data2[8]                                               ; 1       ;
; data1[8]                                               ; 1       ;
; displaymultipl:disp2|LessThan0~2                       ; 1       ;
; data2[9]                                               ; 1       ;
; data1[9]                                               ; 1       ;
; data2[10]                                              ; 1       ;
; data1[10]                                              ; 1       ;
; data2[11]                                              ; 1       ;
; data1[11]                                              ; 1       ;
; data2[12]                                              ; 1       ;
; data1[12]                                              ; 1       ;
; displaymultipl:disp2|LessThan0~1                       ; 1       ;
; data2[13]                                              ; 1       ;
; data1[13]                                              ; 1       ;
; data2[14]                                              ; 1       ;
; data1[14]                                              ; 1       ;
; data2[15]                                              ; 1       ;
; data1[15]                                              ; 1       ;
; data2[16]                                              ; 1       ;
; data1[16]                                              ; 1       ;
; displaymultipl:disp2|LessThan0~0                       ; 1       ;
; data2[17]                                              ; 1       ;
; data1[17]                                              ; 1       ;
; data2[19]                                              ; 1       ;
; data1[19]                                              ; 1       ;
; data2[25]                                              ; 1       ;
; data1[25]                                              ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[24]  ; 1       ;
; microswitch:switch2|wy~0                               ; 1       ;
; uart:uart1|Selector10~1                                ; 1       ;
; uart:uart1|Selector10~0                                ; 1       ;
; uart:uart1|gatesel[1]~0                                ; 1       ;
; microswitch:switch1|wy~0                               ; 1       ;
; uart:uart1|Selector9~0                                 ; 1       ;
; uart:uart1|wesel~0                                     ; 1       ;
; uart:uart1|process_0~3                                 ; 1       ;
; clock_divider:clkdivider4|temporal~0                   ; 1       ;
; clock_divider:clkdivider4|Equal0~5                     ; 1       ;
; clock_divider:clkdivider4|Equal0~4                     ; 1       ;
; clock_divider:clkdivider4|Equal0~3                     ; 1       ;
; clock_divider:clkdivider4|Equal0~2                     ; 1       ;
; clock_divider:clkdivider4|Equal0~1                     ; 1       ;
; clock_divider:clkdivider4|Equal0~0                     ; 1       ;
; uart:uart1|Selector0~3                                 ; 1       ;
; uart:uart1|Selector0~2                                 ; 1       ;
; uart:uart1|Selector0~1                                 ; 1       ;
; uart:uart1|Selector0~0                                 ; 1       ;
; clock_divider:clkdivider2|temporal~0                   ; 1       ;
; uart:uart1|UARTxmt:uarttx1|TrReg~1                     ; 1       ;
; uart:uart1|UARTxmt:uarttx1|TrReg[2]                    ; 1       ;
; uart:uart1|datauarttx[0]                               ; 1       ;
; uart:uart1|Selector19~4                                ; 1       ;
; uart:uart1|Selector19~2                                ; 1       ;
; uart:uart1|Selector19~1                                ; 1       ;
; displaymultipl:disp2|Mux4~7                            ; 1       ;
; displaymultipl:disp2|Mux4~6                            ; 1       ;
; displaymultipl:disp2|Mux4~5                            ; 1       ;
; displaymultipl:disp2|Mux4~4                            ; 1       ;
; displaymultipl:disp2|Mux4~3                            ; 1       ;
; displaymultipl:disp2|Mux4~2                            ; 1       ;
; displaymultipl:disp2|Mux4~1                            ; 1       ;
; displaymultipl:disp2|Mux4~0                            ; 1       ;
; displaymultipl:disp2|sevensegment:segment0|Mux0~0      ; 1       ;
; displaymultipl:disp2|sevensegment:segment0|Mux1~0      ; 1       ;
; displaymultipl:disp2|sevensegment:segment0|Mux2~0      ; 1       ;
; displaymultipl:disp2|sevensegment:segment0|Mux3~0      ; 1       ;
; displaymultipl:disp2|sevensegment:segment0|Mux4~0      ; 1       ;
; displaymultipl:disp2|sevensegment:segment0|Mux5~0      ; 1       ;
; clock_divider:clkdivider3|temporal                     ; 1       ;
; displaymultipl:disp2|sevensegment:segment0|Mux6~0      ; 1       ;
; sw1a[0]~2                                              ; 1       ;
; sw1a[1]~0                                              ; 1       ;
; sw0a~1                                                 ; 1       ;
; sw0a~0                                                 ; 1       ;
; gatepik:ledbar3|gateb                                  ; 1       ;
; uart:uart1|UARTxmt:uarttx1|TrReg~0                     ; 1       ;
; uart:uart1|UARTxmt:uarttx1|TrReg[1]                    ; 1       ;
; displaymultipl:disp2|active8                           ; 1       ;
; displaymultipl:disp2|active7                           ; 1       ;
; displaymultipl:disp2|active6                           ; 1       ;
; displaymultipl:disp2|active5                           ; 1       ;
; displaymultipl:disp2|active4                           ; 1       ;
; displaymultipl:disp2|active3                           ; 1       ;
; displaymultipl:disp2|active2                           ; 1       ;
; displaymultipl:disp2|active1                           ; 1       ;
; displaymultipl:disp2|sevensegment:segment0|segment7[6] ; 1       ;
; displaymultipl:disp2|sevensegment:segment0|segment7[5] ; 1       ;
; displaymultipl:disp2|sevensegment:segment0|segment7[4] ; 1       ;
; displaymultipl:disp2|sevensegment:segment0|segment7[3] ; 1       ;
; displaymultipl:disp2|sevensegment:segment0|segment7[2] ; 1       ;
; displaymultipl:disp2|sevensegment:segment0|segment7[1] ; 1       ;
; displaymultipl:disp2|sevensegment:segment0|segment7[0] ; 1       ;
; Equal5~0                                               ; 1       ;
; uart:uart1|UARTxmt:uarttx1|TrReg[0]                    ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[0]~31      ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[1]         ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[2]         ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[3]         ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[4]         ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[5]         ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[6]         ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[7]         ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[8]         ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[9]         ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[10]        ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[11]        ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[12]        ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[13]        ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[14]        ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[15]        ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[16]        ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[17]        ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[18]        ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[19]        ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[20]        ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[21]        ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[22]        ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[23]        ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[24]        ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[25]        ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[26]        ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[27]        ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[28]        ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[29]        ; 1       ;
; clock_divider:clkdivider1|Add0~12                      ; 1       ;
; clock_divider:clkdivider1|Add0~11                      ; 1       ;
; clock_divider:clkdivider1|Add0~10                      ; 1       ;
; clock_divider:clkdivider1|Add0~9                       ; 1       ;
; clock_divider:clkdivider1|Add0~8                       ; 1       ;
; clock_divider:clkdivider1|Add0~7                       ; 1       ;
; clock_divider:clkdivider1|Add0~6                       ; 1       ;
; clock_divider:clkdivider1|Add0~5                       ; 1       ;
; clock_divider:clkdivider1|Add0~4                       ; 1       ;
; clock_divider:clkdivider1|Add0~3                       ; 1       ;
; clock_divider:clkdivider1|Add0~2                       ; 1       ;
; clock_divider:clkdivider1|Add0~1                       ; 1       ;
; clock_divider:clkdivider1|Add0~0                       ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[30]        ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Add0~10           ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Add0~9            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Add0~8            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Add0~7            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Add0~6            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Add0~5            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Add0~4            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Add0~3            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Add0~2            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Add0~1            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|Add0~0            ; 1       ;
; displaymultipl:disp2|binary_bcd:bcd1|binary[31]        ; 1       ;
; licznikasynch:licznik2|count[31]~91                    ; 1       ;
; licznikasynch:licznik2|count[30]~90                    ; 1       ;
; licznikasynch:licznik2|count[30]~89                    ; 1       ;
; licznikasynch:licznik2|count[29]~88                    ; 1       ;
; licznikasynch:licznik2|count[29]~87                    ; 1       ;
; licznikasynch:licznik2|count[28]~86                    ; 1       ;
; licznikasynch:licznik2|count[28]~85                    ; 1       ;
; licznikasynch:licznik2|count[27]~84                    ; 1       ;
; licznikasynch:licznik2|count[27]~83                    ; 1       ;
; licznikasynch:licznik1|count[31]~91                    ; 1       ;
; licznikasynch:licznik1|count[30]~90                    ; 1       ;
; licznikasynch:licznik1|count[30]~89                    ; 1       ;
; licznikasynch:licznik1|count[29]~88                    ; 1       ;
; licznikasynch:licznik1|count[29]~87                    ; 1       ;
; licznikasynch:licznik1|count[28]~86                    ; 1       ;
; licznikasynch:licznik1|count[28]~85                    ; 1       ;
; licznikasynch:licznik1|count[27]~84                    ; 1       ;
; licznikasynch:licznik1|count[27]~83                    ; 1       ;
; licznikasynch:licznik2|count[26]~82                    ; 1       ;
; licznikasynch:licznik2|count[26]~81                    ; 1       ;
; licznikasynch:licznik1|count[26]~82                    ; 1       ;
; licznikasynch:licznik1|count[26]~81                    ; 1       ;
; licznikasynch:licznik2|count[25]~80                    ; 1       ;
; licznikasynch:licznik2|count[25]~79                    ; 1       ;
; licznikasynch:licznik2|count[24]~78                    ; 1       ;
; licznikasynch:licznik2|count[24]~77                    ; 1       ;
; licznikasynch:licznik2|count[23]~76                    ; 1       ;
; licznikasynch:licznik2|count[23]~75                    ; 1       ;
; licznikasynch:licznik2|count[22]~74                    ; 1       ;
; licznikasynch:licznik2|count[22]~73                    ; 1       ;
; licznikasynch:licznik2|count[21]~72                    ; 1       ;
; licznikasynch:licznik2|count[21]~71                    ; 1       ;
; licznikasynch:licznik2|count[20]~70                    ; 1       ;
; licznikasynch:licznik2|count[20]~69                    ; 1       ;
; licznikasynch:licznik2|count[19]~68                    ; 1       ;
; licznikasynch:licznik2|count[19]~67                    ; 1       ;
; licznikasynch:licznik2|count[18]~66                    ; 1       ;
; licznikasynch:licznik2|count[18]~65                    ; 1       ;
; licznikasynch:licznik2|count[17]~64                    ; 1       ;
; licznikasynch:licznik2|count[17]~63                    ; 1       ;
; licznikasynch:licznik2|count[16]~62                    ; 1       ;
; licznikasynch:licznik2|count[16]~61                    ; 1       ;
; licznikasynch:licznik2|count[15]~60                    ; 1       ;
; licznikasynch:licznik2|count[15]~59                    ; 1       ;
; licznikasynch:licznik2|count[14]~58                    ; 1       ;
; licznikasynch:licznik2|count[14]~57                    ; 1       ;
; licznikasynch:licznik2|count[13]~56                    ; 1       ;
; licznikasynch:licznik2|count[13]~55                    ; 1       ;
; licznikasynch:licznik2|count[12]~54                    ; 1       ;
; licznikasynch:licznik2|count[12]~53                    ; 1       ;
; licznikasynch:licznik2|count[11]~52                    ; 1       ;
; licznikasynch:licznik2|count[11]~51                    ; 1       ;
; licznikasynch:licznik2|count[10]~50                    ; 1       ;
; licznikasynch:licznik2|count[10]~49                    ; 1       ;
; licznikasynch:licznik2|count[9]~48                     ; 1       ;
; licznikasynch:licznik2|count[9]~47                     ; 1       ;
; licznikasynch:licznik2|count[8]~46                     ; 1       ;
; licznikasynch:licznik2|count[8]~45                     ; 1       ;
; licznikasynch:licznik2|count[7]~44                     ; 1       ;
; licznikasynch:licznik2|count[7]~43                     ; 1       ;
; licznikasynch:licznik2|count[6]~42                     ; 1       ;
; licznikasynch:licznik2|count[6]~41                     ; 1       ;
; licznikasynch:licznik2|count[5]~40                     ; 1       ;
; licznikasynch:licznik2|count[5]~39                     ; 1       ;
; licznikasynch:licznik2|count[4]~38                     ; 1       ;
; licznikasynch:licznik2|count[4]~37                     ; 1       ;
; licznikasynch:licznik2|count[3]~36                     ; 1       ;
; licznikasynch:licznik2|count[3]~35                     ; 1       ;
; licznikasynch:licznik2|count[2]~34                     ; 1       ;
; licznikasynch:licznik2|count[2]~33                     ; 1       ;
; licznikasynch:licznik2|count[1]~32                     ; 1       ;
; licznikasynch:licznik2|count[1]~31                     ; 1       ;
; licznikasynch:licznik1|count[25]~80                    ; 1       ;
; licznikasynch:licznik1|count[25]~79                    ; 1       ;
; licznikasynch:licznik1|count[24]~78                    ; 1       ;
; licznikasynch:licznik1|count[24]~77                    ; 1       ;
; licznikasynch:licznik1|count[23]~76                    ; 1       ;
; licznikasynch:licznik1|count[23]~75                    ; 1       ;
; licznikasynch:licznik1|count[22]~74                    ; 1       ;
; licznikasynch:licznik1|count[22]~73                    ; 1       ;
; licznikasynch:licznik1|count[21]~72                    ; 1       ;
; licznikasynch:licznik1|count[21]~71                    ; 1       ;
; licznikasynch:licznik1|count[20]~70                    ; 1       ;
; licznikasynch:licznik1|count[20]~69                    ; 1       ;
; licznikasynch:licznik1|count[19]~68                    ; 1       ;
; licznikasynch:licznik1|count[19]~67                    ; 1       ;
; licznikasynch:licznik1|count[18]~66                    ; 1       ;
; licznikasynch:licznik1|count[18]~65                    ; 1       ;
; licznikasynch:licznik1|count[17]~64                    ; 1       ;
; licznikasynch:licznik1|count[17]~63                    ; 1       ;
; licznikasynch:licznik1|count[16]~62                    ; 1       ;
; licznikasynch:licznik1|count[16]~61                    ; 1       ;
; licznikasynch:licznik1|count[15]~60                    ; 1       ;
; licznikasynch:licznik1|count[15]~59                    ; 1       ;
; licznikasynch:licznik1|count[14]~58                    ; 1       ;
; licznikasynch:licznik1|count[14]~57                    ; 1       ;
; licznikasynch:licznik1|count[13]~56                    ; 1       ;
; licznikasynch:licznik1|count[13]~55                    ; 1       ;
; licznikasynch:licznik1|count[12]~54                    ; 1       ;
; licznikasynch:licznik1|count[12]~53                    ; 1       ;
; licznikasynch:licznik1|count[11]~52                    ; 1       ;
; licznikasynch:licznik1|count[11]~51                    ; 1       ;
; licznikasynch:licznik1|count[10]~50                    ; 1       ;
; licznikasynch:licznik1|count[10]~49                    ; 1       ;
; licznikasynch:licznik1|count[9]~48                     ; 1       ;
; licznikasynch:licznik1|count[9]~47                     ; 1       ;
; licznikasynch:licznik1|count[8]~46                     ; 1       ;
; licznikasynch:licznik1|count[8]~45                     ; 1       ;
; licznikasynch:licznik1|count[7]~44                     ; 1       ;
; licznikasynch:licznik1|count[7]~43                     ; 1       ;
; licznikasynch:licznik1|count[6]~42                     ; 1       ;
; licznikasynch:licznik1|count[6]~41                     ; 1       ;
; licznikasynch:licznik1|count[5]~40                     ; 1       ;
; licznikasynch:licznik1|count[5]~39                     ; 1       ;
; licznikasynch:licznik1|count[4]~38                     ; 1       ;
; licznikasynch:licznik1|count[4]~37                     ; 1       ;
; licznikasynch:licznik1|count[3]~36                     ; 1       ;
; licznikasynch:licznik1|count[3]~35                     ; 1       ;
; licznikasynch:licznik1|count[2]~34                     ; 1       ;
; licznikasynch:licznik1|count[2]~33                     ; 1       ;
; licznikasynch:licznik1|count[1]~32                     ; 1       ;
; licznikasynch:licznik1|count[1]~31                     ; 1       ;
; clock_divider:clkdivider3|Add0~8                       ; 1       ;
; clock_divider:clkdivider3|Add0~7                       ; 1       ;
; clock_divider:clkdivider3|Add0~6                       ; 1       ;
; clock_divider:clkdivider3|Add0~5                       ; 1       ;
; clock_divider:clkdivider3|Add0~4                       ; 1       ;
; clock_divider:clkdivider3|Add0~3                       ; 1       ;
; clock_divider:clkdivider3|Add0~2                       ; 1       ;
; clock_divider:clkdivider3|Add0~1                       ; 1       ;
; clock_divider:clkdivider3|Add0~0                       ; 1       ;
; clock_divider:clkdivider4|Add0~40                      ; 1       ;
; clock_divider:clkdivider4|Add0~39                      ; 1       ;
; clock_divider:clkdivider4|Add0~38                      ; 1       ;
; clock_divider:clkdivider4|Add0~37                      ; 1       ;
; clock_divider:clkdivider4|Add0~36                      ; 1       ;
; clock_divider:clkdivider4|Add0~35                      ; 1       ;
; clock_divider:clkdivider4|Add0~34                      ; 1       ;
; clock_divider:clkdivider4|Add0~33                      ; 1       ;
; clock_divider:clkdivider4|Add0~32                      ; 1       ;
; clock_divider:clkdivider4|Add0~31                      ; 1       ;
; clock_divider:clkdivider4|Add0~30                      ; 1       ;
; clock_divider:clkdivider4|Add0~29                      ; 1       ;
; clock_divider:clkdivider4|Add0~28                      ; 1       ;
; clock_divider:clkdivider4|Add0~27                      ; 1       ;
; clock_divider:clkdivider4|Add0~26                      ; 1       ;
; clock_divider:clkdivider4|Add0~25                      ; 1       ;
; clock_divider:clkdivider4|Add0~24                      ; 1       ;
; clock_divider:clkdivider4|Add0~23                      ; 1       ;
; clock_divider:clkdivider4|Add0~22                      ; 1       ;
; clock_divider:clkdivider4|Add0~21                      ; 1       ;
; clock_divider:clkdivider4|Add0~20                      ; 1       ;
; clock_divider:clkdivider4|Add0~19                      ; 1       ;
; clock_divider:clkdivider4|Add0~18                      ; 1       ;
; clock_divider:clkdivider4|Add0~17                      ; 1       ;
; clock_divider:clkdivider4|Add0~16                      ; 1       ;
; clock_divider:clkdivider4|Add0~15                      ; 1       ;
; clock_divider:clkdivider4|Add0~14                      ; 1       ;
; clock_divider:clkdivider4|Add0~13                      ; 1       ;
; clock_divider:clkdivider4|Add0~12                      ; 1       ;
; clock_divider:clkdivider4|Add0~11                      ; 1       ;
; clock_divider:clkdivider4|Add0~10                      ; 1       ;
; clock_divider:clkdivider4|Add0~9                       ; 1       ;
; clock_divider:clkdivider4|Add0~8                       ; 1       ;
; clock_divider:clkdivider4|Add0~7                       ; 1       ;
; clock_divider:clkdivider4|Add0~6                       ; 1       ;
; clock_divider:clkdivider4|Add0~5                       ; 1       ;
; clock_divider:clkdivider4|Add0~4                       ; 1       ;
; clock_divider:clkdivider4|Add0~3                       ; 1       ;
; clock_divider:clkdivider4|Add0~2                       ; 1       ;
; clock_divider:clkdivider4|Add0~1                       ; 1       ;
; clock_divider:clkdivider4|Add0~0                       ; 1       ;
; clock_divider:clkdivider2|Add0~20                      ; 1       ;
; clock_divider:clkdivider2|Add0~19                      ; 1       ;
; clock_divider:clkdivider2|Add0~18                      ; 1       ;
; clock_divider:clkdivider2|Add0~17                      ; 1       ;
; clock_divider:clkdivider2|Add0~16                      ; 1       ;
; clock_divider:clkdivider2|Add0~15                      ; 1       ;
; clock_divider:clkdivider2|Add0~14                      ; 1       ;
; clock_divider:clkdivider2|Add0~13                      ; 1       ;
; clock_divider:clkdivider2|Add0~12                      ; 1       ;
; clock_divider:clkdivider2|Add0~11                      ; 1       ;
; clock_divider:clkdivider2|Add0~10                      ; 1       ;
; clock_divider:clkdivider2|Add0~9                       ; 1       ;
; clock_divider:clkdivider2|Add0~8                       ; 1       ;
; clock_divider:clkdivider2|Add0~7                       ; 1       ;
; clock_divider:clkdivider2|Add0~6                       ; 1       ;
; clock_divider:clkdivider2|Add0~5                       ; 1       ;
; clock_divider:clkdivider2|Add0~4                       ; 1       ;
; clock_divider:clkdivider2|Add0~3                       ; 1       ;
; clock_divider:clkdivider2|Add0~2                       ; 1       ;
; clock_divider:clkdivider2|Add0~1                       ; 1       ;
; clock_divider:clkdivider2|Add0~0                       ; 1       ;
+--------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 603 / 32,401 ( 2 % )   ;
; C16 interconnects           ; 9 / 1,326 ( < 1 % )    ;
; C4 interconnects            ; 319 / 21,816 ( 1 % )   ;
; Direct links                ; 145 / 32,401 ( < 1 % ) ;
; Global clocks               ; 9 / 10 ( 90 % )        ;
; Local interconnects         ; 371 / 10,320 ( 4 % )   ;
; R24 interconnects           ; 14 / 1,289 ( 1 % )     ;
; R4 interconnects            ; 354 / 28,186 ( 1 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.10) ; Number of LABs  (Total = 50) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 4                            ;
; 2                                           ; 3                            ;
; 3                                           ; 2                            ;
; 4                                           ; 2                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 2                            ;
; 8                                           ; 2                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 2                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 6                            ;
; 15                                          ; 3                            ;
; 16                                          ; 19                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.64) ; Number of LABs  (Total = 50) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 9                            ;
; 1 Clock                            ; 33                           ;
; 1 Clock enable                     ; 9                            ;
; 1 Sync. load                       ; 8                            ;
; 2 Async. clears                    ; 1                            ;
; 2 Clock enables                    ; 6                            ;
; 2 Clocks                           ; 16                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.84) ; Number of LABs  (Total = 50) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 3                            ;
; 3                                            ; 1                            ;
; 4                                            ; 3                            ;
; 5                                            ; 0                            ;
; 6                                            ; 2                            ;
; 7                                            ; 0                            ;
; 8                                            ; 3                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 3                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 4                            ;
; 23                                           ; 2                            ;
; 24                                           ; 5                            ;
; 25                                           ; 0                            ;
; 26                                           ; 3                            ;
; 27                                           ; 2                            ;
; 28                                           ; 2                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
; 32                                           ; 6                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.46) ; Number of LABs  (Total = 50) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 9                            ;
; 2                                               ; 6                            ;
; 3                                               ; 3                            ;
; 4                                               ; 4                            ;
; 5                                               ; 2                            ;
; 6                                               ; 3                            ;
; 7                                               ; 2                            ;
; 8                                               ; 6                            ;
; 9                                               ; 2                            ;
; 10                                              ; 3                            ;
; 11                                              ; 3                            ;
; 12                                              ; 1                            ;
; 13                                              ; 0                            ;
; 14                                              ; 1                            ;
; 15                                              ; 0                            ;
; 16                                              ; 5                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 9.50) ; Number of LABs  (Total = 50) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 2                            ;
; 2                                           ; 4                            ;
; 3                                           ; 9                            ;
; 4                                           ; 6                            ;
; 5                                           ; 3                            ;
; 6                                           ; 3                            ;
; 7                                           ; 3                            ;
; 8                                           ; 1                            ;
; 9                                           ; 2                            ;
; 10                                          ; 2                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 2                            ;
; 16                                          ; 1                            ;
; 17                                          ; 1                            ;
; 18                                          ; 0                            ;
; 19                                          ; 2                            ;
; 20                                          ; 0                            ;
; 21                                          ; 2                            ;
; 22                                          ; 0                            ;
; 23                                          ; 0                            ;
; 24                                          ; 1                            ;
; 25                                          ; 1                            ;
; 26                                          ; 0                            ;
; 27                                          ; 0                            ;
; 28                                          ; 0                            ;
; 29                                          ; 0                            ;
; 30                                          ; 0                            ;
; 31                                          ; 1                            ;
; 32                                          ; 1                            ;
; 33                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 32        ; 0            ; 32        ; 0            ; 0            ; 32        ; 32        ; 0            ; 32        ; 32        ; 0            ; 0            ; 0            ; 0            ; 6            ; 0            ; 0            ; 6            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 32        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 32           ; 0         ; 32           ; 32           ; 0         ; 0         ; 32           ; 0         ; 0         ; 32           ; 32           ; 32           ; 32           ; 26           ; 32           ; 32           ; 26           ; 32           ; 32           ; 32           ; 32           ; 32           ; 32           ; 32           ; 32           ; 32           ; 0         ; 32           ; 32           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; txd                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; buzz               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gate               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led0               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led1               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; unitled0           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; unitled1           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; unitled2           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gateled0           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gateled1           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gateled2           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7o1[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7o1[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7o1[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7o1[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7o1[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7o1[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment7o1[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; active1            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; active2            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; active3            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; active4            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; active5            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; active6            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; active7            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; active8            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw0                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw1                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; we1                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; we2                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rxd                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                        ; Destination Clock(s)                                                  ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------+
; uart:uart1|UARTRx:uartrx1|Dready,clock_divider:clkdivider2|temporal,clock_divider:clkdivider1|temporal ; clock_divider:clkdivider2|temporal                                    ; 30.2              ;
; clock_divider:clkdivider4|temporal,clock_divider:clkdivider5|temporal                                  ; clock_divider:clkdivider2|temporal,clock_divider:clkdivider3|temporal ; 24.1              ;
; microswitch:switch1|wy                                                                                 ; clock_divider:clkdivider2|temporal,clock_divider:clkdivider3|temporal ; 12.2              ;
; clk                                                                                                    ; clk                                                                   ; 6.4               ;
; clock_divider:clkdivider4|temporal                                                                     ; clock_divider:clkdivider4|temporal                                    ; 5.1               ;
; clock_divider:clkdivider2|temporal                                                                     ; clock_divider:clkdivider2|temporal                                    ; 2.3               ;
; clock_divider:clkdivider4|temporal,clock_divider:clkdivider5|temporal,microswitch:switch1|wy           ; clock_divider:clkdivider2|temporal                                    ; 2.1               ;
; we2                                                                                                    ; clock_divider:clkdivider4|temporal,clock_divider:clkdivider5|temporal ; 2.1               ;
+--------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                  ;
+---------------------------------------+------------------------------------+-------------------+
; Source Register                       ; Destination Register               ; Delay Added in ns ;
+---------------------------------------+------------------------------------+-------------------+
; clock_divider:clkdivider3|temporal    ; clock_divider:clkdivider3|temporal ; 2.274             ;
; clock_divider:clkdivider2|temporal    ; clock_divider:clkdivider2|temporal ; 2.123             ;
; clock_divider:clkdivider1|temporal    ; clock_divider:clkdivider1|temporal ; 2.122             ;
; clock_divider:clkdivider4|temporal    ; clock_divider:clkdivider4|temporal ; 2.117             ;
; uart:uart1|UARTRx:uartrx1|Dready      ; uart:uart1|next_state.s2g          ; 2.062             ;
; uart:uart1|datauartrx1[0]~_emulated   ; uart:uart1|next_state.s2g          ; 2.024             ;
; uart:uart1|datauartrx1[0]~1           ; uart:uart1|next_state.s2g          ; 2.024             ;
; uart:uart1|UARTRx:uartrx1|RxReg[1]    ; uart:uart1|next_state.s2g          ; 2.024             ;
; microswitch:switch1|wy                ; microswitch:switch1|wy             ; 1.826             ;
; microswitch:switch2|wy                ; microswitch:switch2|wy             ; 1.747             ;
; clock_divider:clkdivider5|temporal    ; clock_divider:clkdivider5|temporal ; 1.694             ;
; uart:uart1|datauartrx1[1]~_emulated   ; uart:uart1|next_state.s2           ; 1.529             ;
; uart:uart1|datauartrx1[1]~29          ; uart:uart1|next_state.s2           ; 1.529             ;
; uart:uart1|UARTRx:uartrx1|RxReg[2]    ; uart:uart1|next_state.s2           ; 1.529             ;
; uart:uart1|datauartrx1[2]~_emulated   ; uart:uart1|next_state.s2           ; 1.497             ;
; uart:uart1|datauartrx1[2]~25          ; uart:uart1|next_state.s2           ; 1.497             ;
; uart:uart1|UARTRx:uartrx1|RxReg[3]    ; uart:uart1|next_state.s2           ; 1.497             ;
; uart:uart1|datauartrx1[4]~_emulated   ; uart:uart1|next_state.s2p          ; 1.429             ;
; uart:uart1|UARTRx:uartrx1|RxReg[5]    ; uart:uart1|next_state.s2p          ; 1.429             ;
; uart:uart1|datauartrx1[4]~17          ; uart:uart1|next_state.s2p          ; 1.429             ;
; uart:uart1|datauartrx1[7]~_emulated   ; uart:uart1|next_state.s2p          ; 1.302             ;
; uart:uart1|datauartrx1[7]~5           ; uart:uart1|next_state.s2p          ; 1.302             ;
; uart:uart1|UARTRx:uartrx1|RxReg[8]    ; uart:uart1|next_state.s2p          ; 1.302             ;
; uart:uart1|datauartrx1[3]~_emulated   ; uart:uart1|next_state.s2           ; 1.282             ;
; uart:uart1|UARTRx:uartrx1|RxReg[4]    ; uart:uart1|next_state.s2           ; 1.282             ;
; uart:uart1|datauartrx1[3]~21          ; uart:uart1|next_state.s2           ; 1.282             ;
; uart:uart1|datauartrx1[5]~_emulated   ; uart:uart1|next_state.s2p          ; 1.276             ;
; uart:uart1|datauartrx1[5]~13          ; uart:uart1|next_state.s2p          ; 1.276             ;
; uart:uart1|UARTRx:uartrx1|RxReg[6]    ; uart:uart1|next_state.s2p          ; 1.276             ;
; uart:uart1|datauartrx1[6]~_emulated   ; uart:uart1|next_state.s2p          ; 1.244             ;
; uart:uart1|datauartrx1[6]~9           ; uart:uart1|next_state.s2p          ; 1.244             ;
; uart:uart1|UARTRx:uartrx1|RxReg[7]    ; uart:uart1|next_state.s2p          ; 1.244             ;
; uart:uart1|rxdready1                  ; uart:uart1|next_state.s2p          ; 1.170             ;
; clock_divider:clkdivider3|counter[4]  ; clock_divider:clkdivider3|temporal ; 1.137             ;
; clock_divider:clkdivider3|counter[3]  ; clock_divider:clkdivider3|temporal ; 1.137             ;
; clock_divider:clkdivider3|counter[2]  ; clock_divider:clkdivider3|temporal ; 1.137             ;
; clock_divider:clkdivider3|counter[1]  ; clock_divider:clkdivider3|temporal ; 1.137             ;
; clock_divider:clkdivider3|counter[0]  ; clock_divider:clkdivider3|temporal ; 1.137             ;
; clock_divider:clkdivider2|counter[10] ; clock_divider:clkdivider2|temporal ; 1.062             ;
; clock_divider:clkdivider2|counter[8]  ; clock_divider:clkdivider2|temporal ; 1.062             ;
; clock_divider:clkdivider2|counter[4]  ; clock_divider:clkdivider2|temporal ; 1.062             ;
; clock_divider:clkdivider2|counter[2]  ; clock_divider:clkdivider2|temporal ; 1.062             ;
; clock_divider:clkdivider2|counter[3]  ; clock_divider:clkdivider2|temporal ; 1.062             ;
; clock_divider:clkdivider2|counter[5]  ; clock_divider:clkdivider2|temporal ; 1.062             ;
; clock_divider:clkdivider2|counter[6]  ; clock_divider:clkdivider2|temporal ; 1.062             ;
; clock_divider:clkdivider2|counter[7]  ; clock_divider:clkdivider2|temporal ; 1.062             ;
; clock_divider:clkdivider2|counter[1]  ; clock_divider:clkdivider2|temporal ; 1.062             ;
; clock_divider:clkdivider2|counter[9]  ; clock_divider:clkdivider2|temporal ; 1.062             ;
; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider2|temporal ; 1.062             ;
; clock_divider:clkdivider1|counter[6]  ; clock_divider:clkdivider1|temporal ; 1.061             ;
; clock_divider:clkdivider1|counter[4]  ; clock_divider:clkdivider1|temporal ; 1.061             ;
; clock_divider:clkdivider1|counter[3]  ; clock_divider:clkdivider1|temporal ; 1.061             ;
; clock_divider:clkdivider1|counter[2]  ; clock_divider:clkdivider1|temporal ; 1.061             ;
; clock_divider:clkdivider1|counter[1]  ; clock_divider:clkdivider1|temporal ; 1.061             ;
; clock_divider:clkdivider1|counter[0]  ; clock_divider:clkdivider1|temporal ; 1.061             ;
; clock_divider:clkdivider1|counter[5]  ; clock_divider:clkdivider1|temporal ; 1.061             ;
; sw0a                                  ; uart:uart1|datauarttx[6]           ; 1.012             ;
; data2[5]                              ; uart:uart1|datauarttx[5]           ; 0.885             ;
; data2[2]                              ; uart:uart1|datauarttx[2]           ; 0.885             ;
; uart:uart1|next_state.s2g             ; uart:uart1|next_state.s1           ; 0.867             ;
; data1[1]                              ; uart:uart1|datauarttx[1]           ; 0.835             ;
; data1[4]                              ; uart:uart1|datauarttx[4]           ; 0.834             ;
; data1[5]                              ; uart:uart1|datauarttx[5]           ; 0.833             ;
; data1[2]                              ; uart:uart1|datauarttx[2]           ; 0.833             ;
; data1[3]                              ; uart:uart1|datauarttx[3]           ; 0.831             ;
; data2[14]                             ; uart:uart1|datauarttx[6]           ; 0.818             ;
; data1[12]                             ; uart:uart1|datauarttx[4]           ; 0.774             ;
; data1[14]                             ; uart:uart1|datauarttx[6]           ; 0.755             ;
; data2[12]                             ; uart:uart1|datauarttx[4]           ; 0.707             ;
; data1[7]                              ; uart:uart1|datauarttx[7]           ; 0.694             ;
; data2[10]                             ; uart:uart1|datauarttx[2]           ; 0.683             ;
; licznikasynch:licznik2|count[0]       ; data2[0]                           ; 0.678             ;
; data1[8]                              ; uart:uart1|datauarttx[0]           ; 0.656             ;
; data1[10]                             ; uart:uart1|datauarttx[2]           ; 0.622             ;
; data1[22]                             ; uart:uart1|datauarttx[6]           ; 0.594             ;
; data2[17]                             ; uart:uart1|datauarttx[1]           ; 0.593             ;
; data2[19]                             ; uart:uart1|datauarttx[3]           ; 0.591             ;
; data1[20]                             ; uart:uart1|datauarttx[4]           ; 0.587             ;
; clock_divider:clkdivider4|counter[21] ; clock_divider:clkdivider4|temporal ; 0.586             ;
; clock_divider:clkdivider4|counter[19] ; clock_divider:clkdivider4|temporal ; 0.586             ;
; clock_divider:clkdivider4|counter[18] ; clock_divider:clkdivider4|temporal ; 0.586             ;
; clock_divider:clkdivider4|counter[17] ; clock_divider:clkdivider4|temporal ; 0.586             ;
; clock_divider:clkdivider4|counter[16] ; clock_divider:clkdivider4|temporal ; 0.586             ;
; clock_divider:clkdivider4|counter[15] ; clock_divider:clkdivider4|temporal ; 0.586             ;
; clock_divider:clkdivider4|counter[14] ; clock_divider:clkdivider4|temporal ; 0.586             ;
; clock_divider:clkdivider4|counter[13] ; clock_divider:clkdivider4|temporal ; 0.586             ;
; clock_divider:clkdivider4|counter[12] ; clock_divider:clkdivider4|temporal ; 0.586             ;
; clock_divider:clkdivider4|counter[11] ; clock_divider:clkdivider4|temporal ; 0.586             ;
; clock_divider:clkdivider4|counter[10] ; clock_divider:clkdivider4|temporal ; 0.586             ;
; clock_divider:clkdivider4|counter[9]  ; clock_divider:clkdivider4|temporal ; 0.586             ;
; clock_divider:clkdivider4|counter[8]  ; clock_divider:clkdivider4|temporal ; 0.586             ;
; clock_divider:clkdivider4|counter[7]  ; clock_divider:clkdivider4|temporal ; 0.586             ;
; clock_divider:clkdivider4|counter[6]  ; clock_divider:clkdivider4|temporal ; 0.586             ;
; clock_divider:clkdivider4|counter[5]  ; clock_divider:clkdivider4|temporal ; 0.586             ;
; clock_divider:clkdivider4|counter[4]  ; clock_divider:clkdivider4|temporal ; 0.586             ;
; clock_divider:clkdivider4|counter[3]  ; clock_divider:clkdivider4|temporal ; 0.586             ;
; clock_divider:clkdivider4|counter[2]  ; clock_divider:clkdivider4|temporal ; 0.586             ;
; clock_divider:clkdivider4|counter[1]  ; clock_divider:clkdivider4|temporal ; 0.586             ;
; clock_divider:clkdivider4|counter[20] ; clock_divider:clkdivider4|temporal ; 0.586             ;
; data2[11]                             ; displaymultipl:disp2|digito1[0]    ; 0.570             ;
+---------------------------------------+------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP4CE10E22C8 for design "freqcounter"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): TimeQuest Timing Analyzer is analyzing 11 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'freqcounter.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN 23 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node we2~input (placed in PIN 30 (DIFFIO_L8p, DQS1L/CQ1L#,DPCLK1))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176353): Automatically promoted node clock_divider:clkdivider3|temporal 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clock_divider:clkdivider3|temporal~0
Info (176353): Automatically promoted node mux:mux2|wy 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node clock_divider:clkdivider2|temporal 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node uart:uart1|conf
        Info (176357): Destination node uart:uart1|gatesel[1]
        Info (176357): Destination node uart:uart1|confgate
        Info (176357): Destination node uart:uart1|gatesel[0]
        Info (176357): Destination node clock_divider:clkdivider2|temporal~0
Info (176353): Automatically promoted node clock_divider:clkdivider1|temporal 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clock_divider:clkdivider1|temporal~0
Info (176353): Automatically promoted node clock_divider:clkdivider4|temporal 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clock_divider:clkdivider4|temporal~0
        Info (176357): Destination node mux:mux2|wy
Info (176353): Automatically promoted node uart:uart1|UARTRx:uartrx1|Dready 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node uart:uart1|datauartrx1[4]~18
        Info (176357): Destination node uart:uart1|datauartrx1[5]~14
        Info (176357): Destination node uart:uart1|datauartrx1[7]~6
        Info (176357): Destination node uart:uart1|datauartrx1[6]~10
        Info (176357): Destination node uart:uart1|datauartrx1[3]~22
        Info (176357): Destination node uart:uart1|datauartrx1[2]~26
        Info (176357): Destination node uart:uart1|datauartrx1[1]~30
        Info (176357): Destination node uart:uart1|datauartrx1[0]~2
Info (176353): Automatically promoted node clock_divider:clkdivider5|temporal 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clock_divider:clkdivider6|temporal
        Info (176357): Destination node mux:mux2|wy~1
        Info (176357): Destination node clock_divider:clkdivider5|temporal~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X23_Y12 to location X34_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.42 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169177): 6 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk uses I/O standard 3.3-V LVTTL at 23
    Info (169178): Pin sw0 uses I/O standard 3.3-V LVTTL at 90
    Info (169178): Pin sw1 uses I/O standard 3.3-V LVTTL at 91
    Info (169178): Pin we1 uses I/O standard 3.3-V LVTTL at 28
    Info (169178): Pin we2 uses I/O standard 3.3-V LVTTL at 30
    Info (169178): Pin rxd uses I/O standard 3.3-V LVTTL at 52
Info (144001): Generated suppressed messages file D:/Documents/Altera/freqcounter/output_files/freqcounter.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 841 megabytes
    Info: Processing ended: Tue Jan 10 22:54:52 2017
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:14


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Documents/Altera/freqcounter/output_files/freqcounter.fit.smsg.


