Fitter report for mobileNet
Tue May 13 08:36:24 2025
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. I/O Assignment Warnings
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. |top|camera_configure:camera_configure_0|OV7670_config_rom:rom1|altsyncram:WideOr0_rtl_0|altsyncram_oev:auto_generated|ALTSYNCRAM
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Estimated Delay Added for Hold Timing Summary
 41. Estimated Delay Added for Hold Timing Details
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue May 13 08:36:24 2025       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; mobileNet                                   ;
; Top-level Entity Name              ; top                                         ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE22F17C6                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 4,376 / 22,320 ( 20 % )                     ;
;     Total combinational functions  ; 4,171 / 22,320 ( 19 % )                     ;
;     Dedicated logic registers      ; 1,028 / 22,320 ( 5 % )                      ;
; Total registers                    ; 1028                                        ;
; Total pins                         ; 58 / 154 ( 38 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 249,856 / 608,256 ( 41 % )                  ;
; Embedded Multiplier 9-bit elements ; 42 / 132 ( 32 % )                           ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE22F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 5451 ) ; 0.00 % ( 0 / 5451 )        ; 0.00 % ( 0 / 5451 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 5451 ) ; 0.00 % ( 0 / 5451 )        ; 0.00 % ( 0 / 5451 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 5437 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 14 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/ntkhi/Desktop/DATN/Implement/quartus/output_files/mobileNet.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 4,376 / 22,320 ( 20 % )    ;
;     -- Combinational with no register       ; 3348                       ;
;     -- Register only                        ; 205                        ;
;     -- Combinational with a register        ; 823                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 1751                       ;
;     -- 3 input functions                    ; 1407                       ;
;     -- <=2 input functions                  ; 1013                       ;
;     -- Register only                        ; 205                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 2624                       ;
;     -- arithmetic mode                      ; 1547                       ;
;                                             ;                            ;
; Total registers*                            ; 1,028 / 23,018 ( 4 % )     ;
;     -- Dedicated logic registers            ; 1,028 / 22,320 ( 5 % )     ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 340 / 1,395 ( 24 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 58 / 154 ( 38 % )          ;
;     -- Clock pins                           ; 3 / 7 ( 43 % )             ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )              ;
;                                             ;                            ;
; M9Ks                                        ; 31 / 66 ( 47 % )           ;
; Total block memory bits                     ; 249,856 / 608,256 ( 41 % ) ;
; Total block memory implementation bits      ; 285,696 / 608,256 ( 47 % ) ;
; Embedded Multiplier 9-bit elements          ; 42 / 132 ( 32 % )          ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global signals                              ; 5                          ;
;     -- Global clocks                        ; 5 / 20 ( 25 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 7.4% / 7.8% / 6.8%         ;
; Peak interconnect usage (total/H/V)         ; 25.1% / 26.3% / 23.7%      ;
; Maximum fan-out                             ; 752                        ;
; Highest non-global fan-out                  ; 501                        ;
; Total fan-out                               ; 18367                      ;
; Average fan-out                             ; 3.30                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 4376 / 22320 ( 20 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 3348                  ; 0                              ;
;     -- Register only                        ; 205                   ; 0                              ;
;     -- Combinational with a register        ; 823                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1751                  ; 0                              ;
;     -- 3 input functions                    ; 1407                  ; 0                              ;
;     -- <=2 input functions                  ; 1013                  ; 0                              ;
;     -- Register only                        ; 205                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 2624                  ; 0                              ;
;     -- arithmetic mode                      ; 1547                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1028                  ; 0                              ;
;     -- Dedicated logic registers            ; 1028 / 22320 ( 5 % )  ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 340 / 1395 ( 24 % )   ; 0 / 1395 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 58                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 42 / 132 ( 32 % )     ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 249856                ; 0                              ;
; Total RAM block bits                        ; 285696                ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 31 / 66 ( 46 % )      ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 3 / 24 ( 12 % )       ; 3 / 24 ( 12 % )                ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 909                   ; 2                              ;
;     -- Registered Input Connections         ; 876                   ; 0                              ;
;     -- Output Connections                   ; 2                     ; 909                            ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 19108                 ; 920                            ;
;     -- Registered Connections               ; 8153                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 911                            ;
;     -- hard_block:auto_generated_inst       ; 911                   ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 13                    ; 2                              ;
;     -- Output Ports                         ; 45                    ; 2                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; i_clk50   ; E1    ; 1        ; 0            ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; i_data[0] ; E16   ; 6        ; 53           ; 17           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; i_data[1] ; E15   ; 6        ; 53           ; 17           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; i_data[2] ; L13   ; 5        ; 53           ; 10           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; i_data[3] ; T2    ; 3        ; 3            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; i_data[4] ; F1    ; 1        ; 0            ; 23           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; i_data[5] ; T13   ; 4        ; 40           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; i_data[6] ; D9    ; 7        ; 31           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; i_data[7] ; J13   ; 5        ; 53           ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; i_href    ; D8    ; 8        ; 23           ; 34           ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; i_pclk    ; T8    ; 3        ; 27           ; 0            ; 14           ; 84                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; i_reset   ; R8    ; 3        ; 27           ; 0            ; 21           ; 830                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; i_vsync   ; E8    ; 8        ; 20           ; 34           ; 7            ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; led            ; C8    ; 8        ; 23           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_camPowerDown ; C14   ; 7        ; 51           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_camRes       ; R6    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_camSioc      ; P11   ; 4        ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_camSiod      ; P9    ; 4        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_clkCam       ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_addr[0]  ; L8    ; 3        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_addr[10] ; M8    ; 3        ; 20           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_addr[11] ; G2    ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_addr[12] ; R3    ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_addr[1]  ; T10   ; 4        ; 34           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_addr[2]  ; P6    ; 3        ; 11           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_addr[3]  ; N2    ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_addr[4]  ; P8    ; 3        ; 25           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_addr[5]  ; T5    ; 3        ; 14           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_addr[6]  ; L7    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_addr[7]  ; R7    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_addr[8]  ; R5    ; 3        ; 14           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_addr[9]  ; T7    ; 3        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_ba[0]    ; D11   ; 7        ; 51           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_ba[1]    ; P16   ; 5        ; 53           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_cas_n    ; N9    ; 4        ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_cke      ; R16   ; 5        ; 53           ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_clk      ; T15   ; 4        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_cs_n     ; D15   ; 6        ; 53           ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_dq[0]    ; L2    ; 2        ; 0            ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_dq[10]   ; T3    ; 3        ; 1            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_dq[11]   ; D6    ; 8        ; 9            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_dq[12]   ; N5    ; 3        ; 5            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_dq[13]   ; A2    ; 8        ; 7            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_dq[14]   ; J1    ; 2        ; 0            ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_dq[15]   ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_dq[1]    ; R11   ; 4        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_dq[2]    ; R12   ; 4        ; 36           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_dq[3]    ; T6    ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_dq[4]    ; T12   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_dq[5]    ; N1    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_dq[6]    ; T11   ; 4        ; 36           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_dq[7]    ; C9    ; 7        ; 31           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_dq[8]    ; R10   ; 4        ; 34           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_dq[9]    ; L1    ; 2        ; 0            ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_maskHigh ; B6    ; 8        ; 16           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_maskLow  ; A6    ; 8        ; 16           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_ras_n    ; M7    ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_we_n     ; N8    ; 3        ; 20           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO                         ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; D15      ; PADD23                                   ; Use as regular IO        ; sdram_cs_n              ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T15n, PADD7                       ; Use as regular IO        ; sdram_dq[7]             ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T15p, PADD8                       ; Use as regular IO        ; i_data[6]               ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; led                     ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2                       ; Use as regular IO        ; i_vsync                 ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO        ; sdram_maskLow           ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T7p, DATA13                       ; Use as regular IO        ; sdram_maskHigh          ; Dual Purpose Pin          ;
; D6       ; DIFFIO_T4n, DATA9                        ; Use as regular IO        ; sdram_dq[11]            ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 8 / 14 ( 57 % )  ; 2.5V          ; --           ;
; 2        ; 5 / 16 ( 31 % )  ; 2.5V          ; --           ;
; 3        ; 20 / 25 ( 80 % ) ; 2.5V          ; --           ;
; 4        ; 11 / 20 ( 55 % ) ; 2.5V          ; --           ;
; 5        ; 4 / 18 ( 22 % )  ; 2.5V          ; --           ;
; 6        ; 4 / 13 ( 31 % )  ; 2.5V          ; --           ;
; 7        ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 8        ; 7 / 24 ( 29 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; sdram_dq[13]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; sdram_maskLow                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; sdram_maskHigh                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; led                                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 200        ; 7        ; sdram_dq[7]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; o_camPowerDown                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; sdram_dq[11]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; i_href                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 201        ; 7        ; i_data[6]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; sdram_ba[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; sdram_cs_n                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; i_clk50                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; i_vsync                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; i_data[1]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E16      ; 150        ; 6        ; i_data[0]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 14         ; 1        ; i_data[4]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F2       ; 13         ; 1        ; sdram_dq[15]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; sdram_addr[11]                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; sdram_dq[14]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; i_data[7]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; sdram_dq[9]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 38         ; 2        ; sdram_dq[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; sdram_addr[6]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L8       ; 79         ; 3        ; sdram_addr[0]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; i_data[2]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; sdram_ras_n                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M8       ; 81         ; 3        ; sdram_addr[10]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; sdram_dq[5]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 43         ; 2        ; sdram_addr[3]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; sdram_dq[12]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; sdram_we_n                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N9       ; 93         ; 4        ; sdram_cas_n                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; sdram_addr[2]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; sdram_addr[4]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P9       ; 105        ; 4        ; o_camSiod                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; o_camSioc                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; sdram_ba[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; sdram_addr[12]                                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R4       ; 60         ; 3        ; o_clkCam                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R5       ; 71         ; 3        ; sdram_addr[8]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R6       ; 73         ; 3        ; o_camRes                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 76         ; 3        ; sdram_addr[7]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ; 86         ; 3        ; i_reset                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; sdram_dq[8]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 98         ; 4        ; sdram_dq[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 100        ; 4        ; sdram_dq[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; sdram_cke                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; i_data[3]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T3       ; 55         ; 3        ; sdram_dq[10]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; sdram_addr[5]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T6       ; 74         ; 3        ; sdram_dq[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T7       ; 77         ; 3        ; sdram_addr[9]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 87         ; 3        ; i_pclk                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; sdram_addr[1]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 99         ; 4        ; sdram_dq[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 101        ; 4        ; sdram_dq[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ; 108        ; 4        ; i_data[5]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; sdram_clk                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                             ;
+-------------------------------+-------------------------------------------------------------------------+
; Name                          ; mypll:PllBlock|altpll:altpll_component|mypll_altpll:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------------+
; SDC pin name                  ; PllBlock|altpll_component|auto_generated|pll1                           ;
; PLL mode                      ; Normal                                                                  ;
; Compensate clock              ; clock0                                                                  ;
; Compensated input/output pins ; --                                                                      ;
; Switchover type               ; --                                                                      ;
; Input frequency 0             ; 50.0 MHz                                                                ;
; Input frequency 1             ; --                                                                      ;
; Nominal PFD frequency         ; 50.0 MHz                                                                ;
; Nominal VCO frequency         ; 600.0 MHz                                                               ;
; VCO post scale K counter      ; 2                                                                       ;
; VCO frequency control         ; Auto                                                                    ;
; VCO phase shift step          ; 208 ps                                                                  ;
; VCO multiply                  ; --                                                                      ;
; VCO divide                    ; --                                                                      ;
; Freq min lock                 ; 25.0 MHz                                                                ;
; Freq max lock                 ; 54.18 MHz                                                               ;
; M VCO Tap                     ; 0                                                                       ;
; M Initial                     ; 1                                                                       ;
; M value                       ; 12                                                                      ;
; N value                       ; 1                                                                       ;
; Charge pump current           ; setting 1                                                               ;
; Loop filter resistance        ; setting 27                                                              ;
; Loop filter capacitance       ; setting 0                                                               ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                      ;
; Bandwidth type                ; Medium                                                                  ;
; Real time reconfigurable      ; Off                                                                     ;
; Scan chain MIF file           ; --                                                                      ;
; Preserve PLL counter order    ; Off                                                                     ;
; PLL location                  ; PLL_1                                                                   ;
; Inclk0 signal                 ; i_clk50                                                                 ;
; Inclk1 signal                 ; --                                                                      ;
; Inclk0 signal type            ; Dedicated Pin                                                           ;
; Inclk1 signal type            ; --                                                                      ;
+-------------------------------+-------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                                ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+-------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; mypll:PllBlock|altpll:altpll_component|mypll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 12   ; 25  ; 24.0 MHz         ; 0 (0 ps)    ; 1.80 (208 ps)    ; 50/50      ; C0      ; 25            ; 13/12 Odd  ; --            ; 1       ; 0       ; PllBlock|altpll_component|auto_generated|pll1|clk[0] ;
; mypll:PllBlock|altpll:altpll_component|mypll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 7.50 (208 ps)    ; 50/50      ; C1      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; PllBlock|altpll_component|auto_generated|pll1|clk[1] ;
+-------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+


+------------------------------------------------+
; I/O Assignment Warnings                        ;
+----------------+-------------------------------+
; Pin Name       ; Reason                        ;
+----------------+-------------------------------+
; i_data[0]      ; Incomplete set of assignments ;
; i_data[1]      ; Incomplete set of assignments ;
; i_data[2]      ; Incomplete set of assignments ;
; i_data[3]      ; Incomplete set of assignments ;
; i_data[4]      ; Incomplete set of assignments ;
; i_data[5]      ; Incomplete set of assignments ;
; i_data[6]      ; Incomplete set of assignments ;
; i_data[7]      ; Incomplete set of assignments ;
; o_clkCam       ; Incomplete set of assignments ;
; o_camRes       ; Incomplete set of assignments ;
; o_camPowerDown ; Incomplete set of assignments ;
; o_camSioc      ; Incomplete set of assignments ;
; o_camSiod      ; Incomplete set of assignments ;
; sdram_addr[0]  ; Incomplete set of assignments ;
; sdram_addr[1]  ; Incomplete set of assignments ;
; sdram_addr[2]  ; Incomplete set of assignments ;
; sdram_addr[3]  ; Incomplete set of assignments ;
; sdram_addr[4]  ; Incomplete set of assignments ;
; sdram_addr[5]  ; Incomplete set of assignments ;
; sdram_addr[6]  ; Incomplete set of assignments ;
; sdram_addr[7]  ; Incomplete set of assignments ;
; sdram_addr[8]  ; Incomplete set of assignments ;
; sdram_addr[9]  ; Incomplete set of assignments ;
; sdram_addr[10] ; Incomplete set of assignments ;
; sdram_addr[11] ; Incomplete set of assignments ;
; sdram_addr[12] ; Incomplete set of assignments ;
; sdram_ba[0]    ; Incomplete set of assignments ;
; sdram_ba[1]    ; Incomplete set of assignments ;
; sdram_cas_n    ; Incomplete set of assignments ;
; sdram_ras_n    ; Incomplete set of assignments ;
; sdram_we_n     ; Incomplete set of assignments ;
; sdram_cke      ; Incomplete set of assignments ;
; sdram_cs_n     ; Incomplete set of assignments ;
; sdram_dq[0]    ; Incomplete set of assignments ;
; sdram_dq[1]    ; Incomplete set of assignments ;
; sdram_dq[2]    ; Incomplete set of assignments ;
; sdram_dq[3]    ; Incomplete set of assignments ;
; sdram_dq[4]    ; Incomplete set of assignments ;
; sdram_dq[5]    ; Incomplete set of assignments ;
; sdram_dq[6]    ; Incomplete set of assignments ;
; sdram_dq[7]    ; Incomplete set of assignments ;
; sdram_dq[8]    ; Incomplete set of assignments ;
; sdram_dq[9]    ; Incomplete set of assignments ;
; sdram_dq[10]   ; Incomplete set of assignments ;
; sdram_dq[11]   ; Incomplete set of assignments ;
; sdram_dq[12]   ; Incomplete set of assignments ;
; sdram_dq[13]   ; Incomplete set of assignments ;
; sdram_dq[14]   ; Incomplete set of assignments ;
; sdram_dq[15]   ; Incomplete set of assignments ;
; sdram_clk      ; Incomplete set of assignments ;
; sdram_maskLow  ; Incomplete set of assignments ;
; sdram_maskHigh ; Incomplete set of assignments ;
; led            ; Incomplete set of assignments ;
; i_reset        ; Incomplete set of assignments ;
; i_clk50        ; Incomplete set of assignments ;
; i_pclk         ; Incomplete set of assignments ;
; i_href         ; Incomplete set of assignments ;
; i_vsync        ; Incomplete set of assignments ;
; i_data[0]      ; Missing location assignment   ;
; i_data[1]      ; Missing location assignment   ;
; i_data[2]      ; Missing location assignment   ;
; i_data[3]      ; Missing location assignment   ;
; i_data[4]      ; Missing location assignment   ;
; i_data[5]      ; Missing location assignment   ;
; i_data[6]      ; Missing location assignment   ;
; i_data[7]      ; Missing location assignment   ;
; o_clkCam       ; Missing location assignment   ;
; o_camRes       ; Missing location assignment   ;
; o_camPowerDown ; Missing location assignment   ;
; o_camSioc      ; Missing location assignment   ;
; o_camSiod      ; Missing location assignment   ;
; sdram_addr[0]  ; Missing location assignment   ;
; sdram_addr[1]  ; Missing location assignment   ;
; sdram_addr[2]  ; Missing location assignment   ;
; sdram_addr[3]  ; Missing location assignment   ;
; sdram_addr[4]  ; Missing location assignment   ;
; sdram_addr[5]  ; Missing location assignment   ;
; sdram_addr[6]  ; Missing location assignment   ;
; sdram_addr[7]  ; Missing location assignment   ;
; sdram_addr[8]  ; Missing location assignment   ;
; sdram_addr[9]  ; Missing location assignment   ;
; sdram_addr[10] ; Missing location assignment   ;
; sdram_addr[11] ; Missing location assignment   ;
; sdram_addr[12] ; Missing location assignment   ;
; sdram_ba[0]    ; Missing location assignment   ;
; sdram_ba[1]    ; Missing location assignment   ;
; sdram_cas_n    ; Missing location assignment   ;
; sdram_ras_n    ; Missing location assignment   ;
; sdram_we_n     ; Missing location assignment   ;
; sdram_cke      ; Missing location assignment   ;
; sdram_cs_n     ; Missing location assignment   ;
; sdram_dq[0]    ; Missing location assignment   ;
; sdram_dq[1]    ; Missing location assignment   ;
; sdram_dq[2]    ; Missing location assignment   ;
; sdram_dq[3]    ; Missing location assignment   ;
; sdram_dq[4]    ; Missing location assignment   ;
; sdram_dq[5]    ; Missing location assignment   ;
; sdram_dq[6]    ; Missing location assignment   ;
; sdram_dq[7]    ; Missing location assignment   ;
; sdram_dq[8]    ; Missing location assignment   ;
; sdram_dq[9]    ; Missing location assignment   ;
; sdram_dq[10]   ; Missing location assignment   ;
; sdram_dq[11]   ; Missing location assignment   ;
; sdram_dq[12]   ; Missing location assignment   ;
; sdram_dq[13]   ; Missing location assignment   ;
; sdram_dq[14]   ; Missing location assignment   ;
; sdram_dq[15]   ; Missing location assignment   ;
; sdram_clk      ; Missing location assignment   ;
; sdram_maskLow  ; Missing location assignment   ;
; sdram_maskHigh ; Missing location assignment   ;
; led            ; Missing location assignment   ;
; i_reset        ; Missing location assignment   ;
; i_clk50        ; Missing location assignment   ;
; i_pclk         ; Missing location assignment   ;
; i_href         ; Missing location assignment   ;
; i_vsync        ; Missing location assignment   ;
+----------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+--------------+
; Compilation Hierarchy Node                             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                             ; Entity Name             ; Library Name ;
+--------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+--------------+
; |top                                                   ; 4376 (0)    ; 1028 (0)                  ; 0 (0)         ; 249856      ; 31   ; 42           ; 0       ; 21        ; 58   ; 0            ; 3348 (0)     ; 205 (0)           ; 823 (0)          ; |top                                                                                                                                                            ; top                     ; work         ;
;    |average:AverageBlock0|                             ; 125 (125)   ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (103)    ; 0 (0)             ; 22 (22)          ; |top|average:AverageBlock0                                                                                                                                      ; average                 ; work         ;
;    |average:AverageBlock1|                             ; 125 (125)   ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (103)    ; 0 (0)             ; 22 (22)          ; |top|average:AverageBlock1                                                                                                                                      ; average                 ; work         ;
;    |average:AverageBlock2|                             ; 125 (125)   ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (102)    ; 0 (0)             ; 23 (23)          ; |top|average:AverageBlock2                                                                                                                                      ; average                 ; work         ;
;    |averageControl:averageControlBlock|                ; 175 (175)   ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 155 (155)    ; 2 (2)             ; 18 (18)          ; |top|averageControl:averageControlBlock                                                                                                                         ; averageControl          ; work         ;
;    |baseAddrFetDecode:baseAddressFetchingDescodeBlock| ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 0 (0)            ; |top|baseAddrFetDecode:baseAddressFetchingDescodeBlock                                                                                                          ; baseAddrFetDecode       ; work         ;
;    |baseAddrWriteBackDecode:writeBackDecodeAddrBlock|  ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |top|baseAddrWriteBackDecode:writeBackDecodeAddrBlock                                                                                                           ; baseAddrWriteBackDecode ; work         ;
;    |cameraRead:cameraReadBlock|                        ; 29 (29)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 22 (22)          ; |top|cameraRead:cameraReadBlock                                                                                                                                 ; cameraRead              ; work         ;
;    |cameraStartConfig:controlStartConfigCameraBlock|   ; 29 (29)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 18 (18)          ; |top|cameraStartConfig:controlStartConfigCameraBlock                                                                                                            ; cameraStartConfig       ; work         ;
;    |camera_configure:camera_configure_0|               ; 274 (0)     ; 148 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 126 (0)      ; 32 (0)            ; 116 (0)          ; |top|camera_configure:camera_configure_0                                                                                                                        ; camera_configure        ; work         ;
;       |OV7670_config:config_1|                         ; 129 (129)   ; 61 (61)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 16 (16)           ; 45 (45)          ; |top|camera_configure:camera_configure_0|OV7670_config:config_1                                                                                                 ; OV7670_config           ; work         ;
;       |OV7670_config_rom:rom1|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|camera_configure:camera_configure_0|OV7670_config_rom:rom1                                                                                                 ; OV7670_config_rom       ; work         ;
;          |altsyncram:WideOr0_rtl_0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|camera_configure:camera_configure_0|OV7670_config_rom:rom1|altsyncram:WideOr0_rtl_0                                                                        ; altsyncram              ; work         ;
;             |altsyncram_oev:auto_generated|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|camera_configure:camera_configure_0|OV7670_config_rom:rom1|altsyncram:WideOr0_rtl_0|altsyncram_oev:auto_generated                                          ; altsyncram_oev          ; work         ;
;       |SCCB_interface:SCCB1|                           ; 145 (145)   ; 87 (87)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 16 (16)           ; 71 (71)          ; |top|camera_configure:camera_configure_0|SCCB_interface:SCCB1                                                                                                   ; SCCB_interface          ; work         ;
;    |controlWriteToFifo:controlWriteFifoBlock|          ; 13 (13)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 3 (3)            ; |top|controlWriteToFifo:controlWriteFifoBlock                                                                                                                   ; controlWriteToFifo      ; work         ;
;    |conv:ConvolutionBlock|                             ; 390 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 42           ; 0       ; 21        ; 0    ; 0            ; 390 (0)      ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock                                                                                                                                      ; conv                    ; work         ;
;       |coreConv:coreBlock0|                            ; 120 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 14           ; 0       ; 7         ; 0    ; 0            ; 120 (0)      ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock0                                                                                                                  ; coreConv                ; work         ;
;          |multi:multiBlock_0|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_0                                                                                               ; multi                   ; work         ;
;             |lpm_mult:Mult0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_0|lpm_mult:Mult0                                                                                ; lpm_mult                ; work         ;
;                |mult_l5t:auto_generated|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_0|lpm_mult:Mult0|mult_l5t:auto_generated                                                        ; mult_l5t                ; work         ;
;          |multi:multiBlock_1|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_1                                                                                               ; multi                   ; work         ;
;             |lpm_mult:Mult0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_1|lpm_mult:Mult0                                                                                ; lpm_mult                ; work         ;
;                |mult_l5t:auto_generated|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_1|lpm_mult:Mult0|mult_l5t:auto_generated                                                        ; mult_l5t                ; work         ;
;          |multi:multiBlock_2|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_2                                                                                               ; multi                   ; work         ;
;             |lpm_mult:Mult0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_2|lpm_mult:Mult0                                                                                ; lpm_mult                ; work         ;
;                |mult_l5t:auto_generated|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_2|lpm_mult:Mult0|mult_l5t:auto_generated                                                        ; mult_l5t                ; work         ;
;          |multi:multiBlock_3|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_3                                                                                               ; multi                   ; work         ;
;             |lpm_mult:Mult0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_3|lpm_mult:Mult0                                                                                ; lpm_mult                ; work         ;
;                |mult_l5t:auto_generated|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_3|lpm_mult:Mult0|mult_l5t:auto_generated                                                        ; mult_l5t                ; work         ;
;          |multi:multiBlock_5|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_5                                                                                               ; multi                   ; work         ;
;             |lpm_mult:Mult0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_5|lpm_mult:Mult0                                                                                ; lpm_mult                ; work         ;
;                |mult_l5t:auto_generated|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_5|lpm_mult:Mult0|mult_l5t:auto_generated                                                        ; mult_l5t                ; work         ;
;          |multi:multiBlock_6|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_6                                                                                               ; multi                   ; work         ;
;             |lpm_mult:Mult0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_6|lpm_mult:Mult0                                                                                ; lpm_mult                ; work         ;
;                |mult_l5t:auto_generated|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_6|lpm_mult:Mult0|mult_l5t:auto_generated                                                        ; mult_l5t                ; work         ;
;          |multi:multiBlock_7|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_7                                                                                               ; multi                   ; work         ;
;             |lpm_mult:Mult0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_7|lpm_mult:Mult0                                                                                ; lpm_mult                ; work         ;
;                |mult_l5t:auto_generated|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_7|lpm_mult:Mult0|mult_l5t:auto_generated                                                        ; mult_l5t                ; work         ;
;          |plus9Para:adder9paraBlock|                   ; 120 (120)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 120 (120)    ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock0|plus9Para:adder9paraBlock                                                                                        ; plus9Para               ; work         ;
;       |coreConv:coreBlock1|                            ; 120 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 14           ; 0       ; 7         ; 0    ; 0            ; 120 (0)      ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock1                                                                                                                  ; coreConv                ; work         ;
;          |multi:multiBlock_0|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_0                                                                                               ; multi                   ; work         ;
;             |lpm_mult:Mult0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_0|lpm_mult:Mult0                                                                                ; lpm_mult                ; work         ;
;                |mult_l5t:auto_generated|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_0|lpm_mult:Mult0|mult_l5t:auto_generated                                                        ; mult_l5t                ; work         ;
;          |multi:multiBlock_1|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_1                                                                                               ; multi                   ; work         ;
;             |lpm_mult:Mult0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_1|lpm_mult:Mult0                                                                                ; lpm_mult                ; work         ;
;                |mult_l5t:auto_generated|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_1|lpm_mult:Mult0|mult_l5t:auto_generated                                                        ; mult_l5t                ; work         ;
;          |multi:multiBlock_2|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_2                                                                                               ; multi                   ; work         ;
;             |lpm_mult:Mult0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_2|lpm_mult:Mult0                                                                                ; lpm_mult                ; work         ;
;                |mult_l5t:auto_generated|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_2|lpm_mult:Mult0|mult_l5t:auto_generated                                                        ; mult_l5t                ; work         ;
;          |multi:multiBlock_3|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_3                                                                                               ; multi                   ; work         ;
;             |lpm_mult:Mult0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_3|lpm_mult:Mult0                                                                                ; lpm_mult                ; work         ;
;                |mult_l5t:auto_generated|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_3|lpm_mult:Mult0|mult_l5t:auto_generated                                                        ; mult_l5t                ; work         ;
;          |multi:multiBlock_5|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_5                                                                                               ; multi                   ; work         ;
;             |lpm_mult:Mult0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_5|lpm_mult:Mult0                                                                                ; lpm_mult                ; work         ;
;                |mult_l5t:auto_generated|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_5|lpm_mult:Mult0|mult_l5t:auto_generated                                                        ; mult_l5t                ; work         ;
;          |multi:multiBlock_6|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_6                                                                                               ; multi                   ; work         ;
;             |lpm_mult:Mult0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_6|lpm_mult:Mult0                                                                                ; lpm_mult                ; work         ;
;                |mult_l5t:auto_generated|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_6|lpm_mult:Mult0|mult_l5t:auto_generated                                                        ; mult_l5t                ; work         ;
;          |multi:multiBlock_7|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_7                                                                                               ; multi                   ; work         ;
;             |lpm_mult:Mult0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_7|lpm_mult:Mult0                                                                                ; lpm_mult                ; work         ;
;                |mult_l5t:auto_generated|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_7|lpm_mult:Mult0|mult_l5t:auto_generated                                                        ; mult_l5t                ; work         ;
;          |plus9Para:adder9paraBlock|                   ; 120 (120)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 120 (120)    ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock1|plus9Para:adder9paraBlock                                                                                        ; plus9Para               ; work         ;
;       |coreConv:coreBlock2|                            ; 120 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 14           ; 0       ; 7         ; 0    ; 0            ; 120 (0)      ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock2                                                                                                                  ; coreConv                ; work         ;
;          |multi:multiBlock_0|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_0                                                                                               ; multi                   ; work         ;
;             |lpm_mult:Mult0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_0|lpm_mult:Mult0                                                                                ; lpm_mult                ; work         ;
;                |mult_l5t:auto_generated|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_0|lpm_mult:Mult0|mult_l5t:auto_generated                                                        ; mult_l5t                ; work         ;
;          |multi:multiBlock_1|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_1                                                                                               ; multi                   ; work         ;
;             |lpm_mult:Mult0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_1|lpm_mult:Mult0                                                                                ; lpm_mult                ; work         ;
;                |mult_l5t:auto_generated|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_1|lpm_mult:Mult0|mult_l5t:auto_generated                                                        ; mult_l5t                ; work         ;
;          |multi:multiBlock_2|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_2                                                                                               ; multi                   ; work         ;
;             |lpm_mult:Mult0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_2|lpm_mult:Mult0                                                                                ; lpm_mult                ; work         ;
;                |mult_l5t:auto_generated|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_2|lpm_mult:Mult0|mult_l5t:auto_generated                                                        ; mult_l5t                ; work         ;
;          |multi:multiBlock_3|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_3                                                                                               ; multi                   ; work         ;
;             |lpm_mult:Mult0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_3|lpm_mult:Mult0                                                                                ; lpm_mult                ; work         ;
;                |mult_l5t:auto_generated|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_3|lpm_mult:Mult0|mult_l5t:auto_generated                                                        ; mult_l5t                ; work         ;
;          |multi:multiBlock_5|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_5                                                                                               ; multi                   ; work         ;
;             |lpm_mult:Mult0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_5|lpm_mult:Mult0                                                                                ; lpm_mult                ; work         ;
;                |mult_l5t:auto_generated|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_5|lpm_mult:Mult0|mult_l5t:auto_generated                                                        ; mult_l5t                ; work         ;
;          |multi:multiBlock_6|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_6                                                                                               ; multi                   ; work         ;
;             |lpm_mult:Mult0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_6|lpm_mult:Mult0                                                                                ; lpm_mult                ; work         ;
;                |mult_l5t:auto_generated|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_6|lpm_mult:Mult0|mult_l5t:auto_generated                                                        ; mult_l5t                ; work         ;
;          |multi:multiBlock_7|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_7                                                                                               ; multi                   ; work         ;
;             |lpm_mult:Mult0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_7|lpm_mult:Mult0                                                                                ; lpm_mult                ; work         ;
;                |mult_l5t:auto_generated|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_7|lpm_mult:Mult0|mult_l5t:auto_generated                                                        ; mult_l5t                ; work         ;
;          |plus9Para:adder9paraBlock|                   ; 120 (120)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 120 (120)    ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|coreConv:coreBlock2|plus9Para:adder9paraBlock                                                                                        ; plus9Para               ; work         ;
;       |plus3para:plus3paraBlock|                       ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |top|conv:ConvolutionBlock|plus3para:plus3paraBlock                                                                                                             ; plus3para               ; work         ;
;    |convolutionControl:convControlBlock|               ; 199 (199)   ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 175 (175)    ; 0 (0)             ; 24 (24)          ; |top|convolutionControl:convControlBlock                                                                                                                        ; convolutionControl      ; work         ;
;    |fetchingControl:fetchingControlBlock|              ; 59 (59)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 3 (3)             ; 28 (28)          ; |top|fetchingControl:fetchingControlBlock                                                                                                                       ; fetchingControl         ; work         ;
;    |fifoMem:fifoBlock|                                 ; 154 (0)     ; 127 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 56 (0)            ; 72 (0)           ; |top|fifoMem:fifoBlock                                                                                                                                          ; fifoMem                 ; work         ;
;       |dcfifo:dcfifo_component|                        ; 154 (0)     ; 127 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 56 (0)            ; 72 (0)           ; |top|fifoMem:fifoBlock|dcfifo:dcfifo_component                                                                                                                  ; dcfifo                  ; work         ;
;          |dcfifo_6ul1:auto_generated|                  ; 154 (42)    ; 127 (33)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (11)      ; 56 (23)           ; 72 (5)           ; |top|fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated                                                                                       ; dcfifo_6ul1             ; work         ;
;             |a_gray2bin_7ib:rdptr_g_gray2bin|          ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |top|fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_gray2bin_7ib:rdptr_g_gray2bin                                                       ; a_gray2bin_7ib          ; work         ;
;             |a_gray2bin_7ib:rs_dgwp_gray2bin|          ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |top|fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_gray2bin_7ib:rs_dgwp_gray2bin                                                       ; a_gray2bin_7ib          ; work         ;
;             |a_graycounter_2lc:wrptr_g1p|              ; 22 (22)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 19 (19)          ; |top|fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_2lc:wrptr_g1p                                                           ; a_graycounter_2lc       ; work         ;
;             |a_graycounter_677:rdptr_g1p|              ; 26 (26)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 19 (19)          ; |top|fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p                                                           ; a_graycounter_677       ; work         ;
;             |alt_synch_pipe_9pl:rs_dgwp|               ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 7 (0)            ; |top|fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|alt_synch_pipe_9pl:rs_dgwp                                                            ; alt_synch_pipe_9pl      ; work         ;
;                |dffpipe_qe9:dffpipe13|                 ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 7 (7)            ; |top|fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe13                                      ; dffpipe_qe9             ; work         ;
;             |alt_synch_pipe_apl:ws_dgrp|               ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 7 (0)            ; |top|fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|alt_synch_pipe_apl:ws_dgrp                                                            ; alt_synch_pipe_apl      ; work         ;
;                |dffpipe_re9:dffpipe16|                 ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 7 (7)            ; |top|fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|alt_synch_pipe_apl:ws_dgrp|dffpipe_re9:dffpipe16                                      ; dffpipe_re9             ; work         ;
;             |cmpr_o76:rdempty_eq_comp|                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |top|fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|cmpr_o76:rdempty_eq_comp                                                              ; cmpr_o76                ; work         ;
;             |cmpr_o76:wrfull_eq_comp|                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |top|fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|cmpr_o76:wrfull_eq_comp                                                               ; cmpr_o76                ; work         ;
;             |dffpipe_pe9:rs_brp|                       ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 7 (7)            ; |top|fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|dffpipe_pe9:rs_brp                                                                    ; dffpipe_pe9             ; work         ;
;             |dffpipe_pe9:rs_bwp|                       ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |top|fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|dffpipe_pe9:rs_bwp                                                                    ; dffpipe_pe9             ; work         ;
;    |fullyConnected:fullyConnectedBlock|                ; 785 (299)   ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 674 (278)    ; 0 (0)             ; 111 (21)         ; |top|fullyConnected:fullyConnectedBlock                                                                                                                         ; fullyConnected          ; work         ;
;       |lpm_mult:Mult10|                                ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 6 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult10                                                                                                         ; lpm_mult                ; work         ;
;          |multcore:mult_core|                          ; 24 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (6)       ; 0 (0)             ; 6 (6)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult10|multcore:mult_core                                                                                      ; multcore                ; work         ;
;             |mpar_add:padder|                          ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add                ; work         ;
;                |lpm_add_sub:adder[0]|                  ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub             ; work         ;
;                   |add_sub_88h:auto_generated|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                      ; add_sub_88h             ; work         ;
;                |mpar_add:sub_par_add|                  ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add                ; work         ;
;                   |lpm_add_sub:adder[0]|               ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub             ; work         ;
;                      |add_sub_dkh:auto_generated|      ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dkh:auto_generated ; add_sub_dkh             ; work         ;
;       |lpm_mult:Mult11|                                ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 8 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult11                                                                                                         ; lpm_mult                ; work         ;
;          |multcore:mult_core|                          ; 43 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (15)      ; 0 (0)             ; 8 (8)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult11|multcore:mult_core                                                                                      ; multcore                ; work         ;
;             |mpar_add:padder|                          ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add                ; work         ;
;                |lpm_add_sub:adder[0]|                  ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub             ; work         ;
;                   |add_sub_i9h:auto_generated|         ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; add_sub_i9h             ; work         ;
;                |mpar_add:sub_par_add|                  ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add                ; work         ;
;                   |lpm_add_sub:adder[0]|               ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub             ; work         ;
;                      |add_sub_gkh:auto_generated|      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated ; add_sub_gkh             ; work         ;
;       |lpm_mult:Mult12|                                ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 8 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult12                                                                                                         ; lpm_mult                ; work         ;
;          |multcore:mult_core|                          ; 29 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (7)       ; 0 (0)             ; 8 (8)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult12|multcore:mult_core                                                                                      ; multcore                ; work         ;
;             |mpar_add:padder|                          ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add                ; work         ;
;                |lpm_add_sub:adder[0]|                  ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub             ; work         ;
;                   |add_sub_78h:auto_generated|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                      ; add_sub_78h             ; work         ;
;                |mpar_add:sub_par_add|                  ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add                ; work         ;
;                   |lpm_add_sub:adder[0]|               ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub             ; work         ;
;                      |add_sub_ckh:auto_generated|      ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ckh:auto_generated ; add_sub_ckh             ; work         ;
;       |lpm_mult:Mult14|                                ; 37 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 6 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult14                                                                                                         ; lpm_mult                ; work         ;
;          |multcore:mult_core|                          ; 37 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (13)      ; 0 (0)             ; 6 (6)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult14|multcore:mult_core                                                                                      ; multcore                ; work         ;
;             |mpar_add:padder|                          ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add                ; work         ;
;                |lpm_add_sub:adder[0]|                  ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub             ; work         ;
;                   |add_sub_g9h:auto_generated|         ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_g9h:auto_generated                      ; add_sub_g9h             ; work         ;
;                |mpar_add:sub_par_add|                  ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add                ; work         ;
;                   |lpm_add_sub:adder[0]|               ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub             ; work         ;
;                      |add_sub_ekh:auto_generated|      ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated ; add_sub_ekh             ; work         ;
;       |lpm_mult:Mult15|                                ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 2 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult15                                                                                                         ; lpm_mult                ; work         ;
;          |multcore:mult_core|                          ; 43 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (19)      ; 0 (0)             ; 2 (2)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult15|multcore:mult_core                                                                                      ; multcore                ; work         ;
;             |mpar_add:padder|                          ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add                ; work         ;
;                |lpm_add_sub:adder[0]|                  ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub             ; work         ;
;                   |add_sub_j9h:auto_generated|         ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_j9h:auto_generated                      ; add_sub_j9h             ; work         ;
;                |mpar_add:sub_par_add|                  ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add                ; work         ;
;                   |lpm_add_sub:adder[0]|               ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub             ; work         ;
;                      |add_sub_hkh:auto_generated|      ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_hkh:auto_generated ; add_sub_hkh             ; work         ;
;       |lpm_mult:Mult1|                                 ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 6 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult1                                                                                                          ; lpm_mult                ; work         ;
;          |multcore:mult_core|                          ; 26 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (6)       ; 0 (0)             ; 6 (6)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult1|multcore:mult_core                                                                                       ; multcore                ; work         ;
;             |mpar_add:padder|                          ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                       ; mpar_add                ; work         ;
;                |lpm_add_sub:adder[0]|                  ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; lpm_add_sub             ; work         ;
;                   |add_sub_78h:auto_generated|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_78h:auto_generated                       ; add_sub_78h             ; work         ;
;                |mpar_add:sub_par_add|                  ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; mpar_add                ; work         ;
;                   |lpm_add_sub:adder[0]|               ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; lpm_add_sub             ; work         ;
;                      |add_sub_ckh:auto_generated|      ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ckh:auto_generated  ; add_sub_ckh             ; work         ;
;       |lpm_mult:Mult2|                                 ; 38 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 7 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult2                                                                                                          ; lpm_mult                ; work         ;
;          |multcore:mult_core|                          ; 38 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (11)      ; 0 (0)             ; 7 (7)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult2|multcore:mult_core                                                                                       ; multcore                ; work         ;
;             |mpar_add:padder|                          ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                       ; mpar_add                ; work         ;
;                |lpm_add_sub:adder[0]|                  ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; lpm_add_sub             ; work         ;
;                   |add_sub_j9h:auto_generated|         ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_j9h:auto_generated                       ; add_sub_j9h             ; work         ;
;                |mpar_add:sub_par_add|                  ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; mpar_add                ; work         ;
;                   |lpm_add_sub:adder[0]|               ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; lpm_add_sub             ; work         ;
;                      |add_sub_hkh:auto_generated|      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_hkh:auto_generated  ; add_sub_hkh             ; work         ;
;       |lpm_mult:Mult3|                                 ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 5 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult3                                                                                                          ; lpm_mult                ; work         ;
;          |multcore:mult_core|                          ; 24 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (7)       ; 0 (0)             ; 5 (5)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult3|multcore:mult_core                                                                                       ; multcore                ; work         ;
;             |mpar_add:padder|                          ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder                                                                       ; mpar_add                ; work         ;
;                |lpm_add_sub:adder[0]|                  ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; lpm_add_sub             ; work         ;
;                   |add_sub_88h:auto_generated|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_88h:auto_generated                       ; add_sub_88h             ; work         ;
;                |mpar_add:sub_par_add|                  ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; mpar_add                ; work         ;
;                   |lpm_add_sub:adder[0]|               ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; lpm_add_sub             ; work         ;
;                      |add_sub_dkh:auto_generated|      ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_dkh:auto_generated  ; add_sub_dkh             ; work         ;
;       |lpm_mult:Mult4|                                 ; 51 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 7 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult4                                                                                                          ; lpm_mult                ; work         ;
;          |multcore:mult_core|                          ; 51 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (18)      ; 0 (0)             ; 7 (7)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult4|multcore:mult_core                                                                                       ; multcore                ; work         ;
;             |mpar_add:padder|                          ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder                                                                       ; mpar_add                ; work         ;
;                |lpm_add_sub:adder[0]|                  ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; lpm_add_sub             ; work         ;
;                   |add_sub_l9h:auto_generated|         ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_l9h:auto_generated                       ; add_sub_l9h             ; work         ;
;                |mpar_add:sub_par_add|                  ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; mpar_add                ; work         ;
;                   |lpm_add_sub:adder[0]|               ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; lpm_add_sub             ; work         ;
;                      |add_sub_jkh:auto_generated|      ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated  ; add_sub_jkh             ; work         ;
;       |lpm_mult:Mult5|                                 ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 5 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult5                                                                                                          ; lpm_mult                ; work         ;
;          |multcore:mult_core|                          ; 35 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (13)      ; 0 (0)             ; 5 (4)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult5|multcore:mult_core                                                                                       ; multcore                ; work         ;
;             |mpar_add:padder|                          ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 1 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder                                                                       ; mpar_add                ; work         ;
;                |lpm_add_sub:adder[0]|                  ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 1 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; lpm_add_sub             ; work         ;
;                   |add_sub_j9h:auto_generated|         ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_j9h:auto_generated                       ; add_sub_j9h             ; work         ;
;                |mpar_add:sub_par_add|                  ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; mpar_add                ; work         ;
;                   |lpm_add_sub:adder[0]|               ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; lpm_add_sub             ; work         ;
;                      |add_sub_hkh:auto_generated|      ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_hkh:auto_generated  ; add_sub_hkh             ; work         ;
;       |lpm_mult:Mult6|                                 ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 8 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult6                                                                                                          ; lpm_mult                ; work         ;
;          |multcore:mult_core|                          ; 36 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (8)       ; 0 (0)             ; 8 (8)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult6|multcore:mult_core                                                                                       ; multcore                ; work         ;
;             |mpar_add:padder|                          ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder                                                                       ; mpar_add                ; work         ;
;                |lpm_add_sub:adder[0]|                  ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; lpm_add_sub             ; work         ;
;                   |add_sub_i9h:auto_generated|         ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                       ; add_sub_i9h             ; work         ;
;                |mpar_add:sub_par_add|                  ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; mpar_add                ; work         ;
;                   |lpm_add_sub:adder[0]|               ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; lpm_add_sub             ; work         ;
;                      |add_sub_gkh:auto_generated|      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated  ; add_sub_gkh             ; work         ;
;       |lpm_mult:Mult7|                                 ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 9 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult7                                                                                                          ; lpm_mult                ; work         ;
;          |multcore:mult_core|                          ; 35 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (8)       ; 0 (0)             ; 9 (9)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult7|multcore:mult_core                                                                                       ; multcore                ; work         ;
;             |mpar_add:padder|                          ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder                                                                       ; mpar_add                ; work         ;
;                |lpm_add_sub:adder[0]|                  ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; lpm_add_sub             ; work         ;
;                   |add_sub_g9h:auto_generated|         ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_g9h:auto_generated                       ; add_sub_g9h             ; work         ;
;                |mpar_add:sub_par_add|                  ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; mpar_add                ; work         ;
;                   |lpm_add_sub:adder[0]|               ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; lpm_add_sub             ; work         ;
;                      |add_sub_ekh:auto_generated|      ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated  ; add_sub_ekh             ; work         ;
;       |lpm_mult:Mult8|                                 ; 37 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 7 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult8                                                                                                          ; lpm_mult                ; work         ;
;          |multcore:mult_core|                          ; 37 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (12)      ; 0 (0)             ; 7 (7)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult8|multcore:mult_core                                                                                       ; multcore                ; work         ;
;             |mpar_add:padder|                          ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder                                                                       ; mpar_add                ; work         ;
;                |lpm_add_sub:adder[0]|                  ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; lpm_add_sub             ; work         ;
;                   |add_sub_g9h:auto_generated|         ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_g9h:auto_generated                       ; add_sub_g9h             ; work         ;
;                |mpar_add:sub_par_add|                  ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; mpar_add                ; work         ;
;                   |lpm_add_sub:adder[0]|               ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; lpm_add_sub             ; work         ;
;                      |add_sub_ekh:auto_generated|      ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_ekh:auto_generated  ; add_sub_ekh             ; work         ;
;       |lpm_mult:Mult9|                                 ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 6 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult9                                                                                                          ; lpm_mult                ; work         ;
;          |multcore:mult_core|                          ; 28 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (6)       ; 0 (0)             ; 6 (6)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult9|multcore:mult_core                                                                                       ; multcore                ; work         ;
;             |mpar_add:padder|                          ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder                                                                       ; mpar_add                ; work         ;
;                |lpm_add_sub:adder[0]|                  ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; lpm_add_sub             ; work         ;
;                   |add_sub_i9h:auto_generated|         ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                       ; add_sub_i9h             ; work         ;
;                |mpar_add:sub_par_add|                  ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; mpar_add                ; work         ;
;                   |lpm_add_sub:adder[0]|               ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; lpm_add_sub             ; work         ;
;                      |add_sub_gkh:auto_generated|      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|fullyConnected:fullyConnectedBlock|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated  ; add_sub_gkh             ; work         ;
;    |mask:MaseBlock0|                                   ; 80 (80)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 33 (33)          ; |top|mask:MaseBlock0                                                                                                                                            ; mask                    ; work         ;
;    |mask:MaseBlock1|                                   ; 80 (80)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 39 (39)          ; |top|mask:MaseBlock1                                                                                                                                            ; mask                    ; work         ;
;    |mask:MaseBlock2|                                   ; 80 (80)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 43 (43)          ; |top|mask:MaseBlock2                                                                                                                                            ; mask                    ; work         ;
;    |masterControl:masterControlBlock|                  ; 42 (42)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 28 (28)          ; |top|masterControl:masterControlBlock                                                                                                                           ; masterControl           ; work         ;
;    |mypll:PllBlock|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|mypll:PllBlock                                                                                                                                             ; mypll                   ; work         ;
;       |altpll:altpll_component|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|mypll:PllBlock|altpll:altpll_component                                                                                                                     ; altpll                  ; work         ;
;          |mypll_altpll:auto_generated|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|mypll:PllBlock|altpll:altpll_component|mypll_altpll:auto_generated                                                                                         ; mypll_altpll            ; work         ;
;    |paddingControl:paddingControlBlock|                ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |top|paddingControl:paddingControlBlock                                                                                                                         ; paddingControl          ; work         ;
;    |ramControl:destinationRam0Block|                   ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 40960       ; 10   ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |top|ramControl:destinationRam0Block                                                                                                                            ; ramControl              ; work         ;
;       |ramConv:RAMBLOCK|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 40960       ; 10   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ramControl:destinationRam0Block|ramConv:RAMBLOCK                                                                                                           ; ramConv                 ; work         ;
;          |altsyncram:RAM_rtl_0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 40960       ; 10   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ramControl:destinationRam0Block|ramConv:RAMBLOCK|altsyncram:RAM_rtl_0                                                                                      ; altsyncram              ; work         ;
;             |altsyncram_u5h1:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 40960       ; 10   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ramControl:destinationRam0Block|ramConv:RAMBLOCK|altsyncram:RAM_rtl_0|altsyncram_u5h1:auto_generated                                                       ; altsyncram_u5h1         ; work         ;
;    |ramControl:destinationRam1Block|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 40960       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ramControl:destinationRam1Block                                                                                                                            ; ramControl              ; work         ;
;       |ramConv:RAMBLOCK|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 40960       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ramControl:destinationRam1Block|ramConv:RAMBLOCK                                                                                                           ; ramConv                 ; work         ;
;          |altsyncram:RAM_rtl_0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 40960       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ramControl:destinationRam1Block|ramConv:RAMBLOCK|altsyncram:RAM_rtl_0                                                                                      ; altsyncram              ; work         ;
;             |altsyncram_u5h1:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 40960       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ramControl:destinationRam1Block|ramConv:RAMBLOCK|altsyncram:RAM_rtl_0|altsyncram_u5h1:auto_generated                                                       ; altsyncram_u5h1         ; work         ;
;    |ramControl:destinationRam2Block|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 40960       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ramControl:destinationRam2Block                                                                                                                            ; ramControl              ; work         ;
;       |ramConv:RAMBLOCK|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 40960       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ramControl:destinationRam2Block|ramConv:RAMBLOCK                                                                                                           ; ramConv                 ; work         ;
;          |altsyncram:RAM_rtl_0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 40960       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ramControl:destinationRam2Block|ramConv:RAMBLOCK|altsyncram:RAM_rtl_0                                                                                      ; altsyncram              ; work         ;
;             |altsyncram_u5h1:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 40960       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ramControl:destinationRam2Block|ramConv:RAMBLOCK|altsyncram:RAM_rtl_0|altsyncram_u5h1:auto_generated                                                       ; altsyncram_u5h1         ; work         ;
;    |ramControl:sourceRam0Block|                        ; 102 (102)   ; 101 (101)                 ; 0 (0)         ; 40960       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 22 (22)           ; 79 (79)          ; |top|ramControl:sourceRam0Block                                                                                                                                 ; ramControl              ; work         ;
;       |ramConv:RAMBLOCK|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 40960       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ramControl:sourceRam0Block|ramConv:RAMBLOCK                                                                                                                ; ramConv                 ; work         ;
;          |altsyncram:RAM_rtl_0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 40960       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ramControl:sourceRam0Block|ramConv:RAMBLOCK|altsyncram:RAM_rtl_0                                                                                           ; altsyncram              ; work         ;
;             |altsyncram_u5h1:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 40960       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ramControl:sourceRam0Block|ramConv:RAMBLOCK|altsyncram:RAM_rtl_0|altsyncram_u5h1:auto_generated                                                            ; altsyncram_u5h1         ; work         ;
;    |ramControl:sourceRam1Block|                        ; 143 (143)   ; 90 (90)                   ; 0 (0)         ; 40960       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 23 (23)           ; 67 (67)          ; |top|ramControl:sourceRam1Block                                                                                                                                 ; ramControl              ; work         ;
;       |ramConv:RAMBLOCK|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 40960       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ramControl:sourceRam1Block|ramConv:RAMBLOCK                                                                                                                ; ramConv                 ; work         ;
;          |altsyncram:RAM_rtl_0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 40960       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ramControl:sourceRam1Block|ramConv:RAMBLOCK|altsyncram:RAM_rtl_0                                                                                           ; altsyncram              ; work         ;
;             |altsyncram_u5h1:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 40960       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ramControl:sourceRam1Block|ramConv:RAMBLOCK|altsyncram:RAM_rtl_0|altsyncram_u5h1:auto_generated                                                            ; altsyncram_u5h1         ; work         ;
;    |ramControl:sourceRam2Block|                        ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 40960       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 77 (77)          ; |top|ramControl:sourceRam2Block                                                                                                                                 ; ramControl              ; work         ;
;       |ramConv:RAMBLOCK|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 40960       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ramControl:sourceRam2Block|ramConv:RAMBLOCK                                                                                                                ; ramConv                 ; work         ;
;          |altsyncram:RAM_rtl_0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 40960       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ramControl:sourceRam2Block|ramConv:RAMBLOCK|altsyncram:RAM_rtl_0                                                                                           ; altsyncram              ; work         ;
;             |altsyncram_u5h1:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 40960       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|ramControl:sourceRam2Block|ramConv:RAMBLOCK|altsyncram:RAM_rtl_0|altsyncram_u5h1:auto_generated                                                            ; altsyncram_u5h1         ; work         ;
;    |registerAverage:RegisterStoreAverageBlock|         ; 166 (166)   ; 160 (160)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 50 (50)           ; 110 (110)        ; |top|registerAverage:RegisterStoreAverageBlock                                                                                                                  ; registerAverage         ; work         ;
;    |sdram_controller:sdramControlBlock|                ; 144 (144)   ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (81)      ; 2 (2)             ; 61 (61)          ; |top|sdram_controller:sdramControlBlock                                                                                                                         ; sdram_controller        ; work         ;
;    |selAddrSourceRam:selAddrSource0|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|selAddrSourceRam:selAddrSource0                                                                                                                            ; selAddrSourceRam        ; work         ;
;    |selAddrSourceRam:selAddrSource1|                   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |top|selAddrSourceRam:selAddrSource1                                                                                                                            ; selAddrSourceRam        ; work         ;
;    |storeCamControl:controlStoreToSdramBlock|          ; 23 (23)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 1 (1)             ; 12 (12)          ; |top|storeCamControl:controlStoreToSdramBlock                                                                                                                   ; storeCamControl         ; work         ;
;    |weightGen:weightGennerationBlock|                  ; 874 (874)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 874 (874)    ; 0 (0)             ; 0 (0)            ; |top|weightGen:weightGennerationBlock                                                                                                                           ; weightGen               ; work         ;
;    |writeBackControl:writeBackControlBlock|            ; 135 (135)   ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (94)      ; 1 (1)             ; 40 (40)          ; |top|writeBackControl:writeBackControlBlock                                                                                                                     ; writeBackControl        ; work         ;
;    |zeroPadding:zeropaddingBlock0|                     ; 70 (70)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 37 (37)          ; |top|zeroPadding:zeropaddingBlock0                                                                                                                              ; zeroPadding             ; work         ;
;    |zeroPadding:zeropaddingBlock1|                     ; 70 (70)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 28 (28)          ; |top|zeroPadding:zeropaddingBlock1                                                                                                                              ; zeroPadding             ; work         ;
;    |zeroPadding:zeropaddingBlock2|                     ; 70 (70)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 36 (36)          ; |top|zeroPadding:zeropaddingBlock2                                                                                                                              ; zeroPadding             ; work         ;
+--------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; i_data[0]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; i_data[1]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; i_data[2]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; i_data[3]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; i_data[4]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; i_data[5]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; i_data[6]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; i_data[7]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; o_clkCam       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_camRes       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_camPowerDown ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_camSioc      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_camSiod      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_ba[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_ba[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_cas_n    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_ras_n    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_we_n     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_cke      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_cs_n     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_dq[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_dq[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_dq[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_dq[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_dq[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_dq[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_dq[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_dq[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_dq[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_dq[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_dq[10]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_dq[11]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_dq[12]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_dq[13]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_dq[14]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_dq[15]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_clk      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_maskLow  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_maskHigh ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; i_reset        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; i_clk50        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; i_pclk         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; i_href         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_vsync        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                 ;
+--------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                              ; Pad To Core Index ; Setting ;
+--------------------------------------------------+-------------------+---------+
; i_data[0]                                        ;                   ;         ;
; i_data[1]                                        ;                   ;         ;
; i_data[2]                                        ;                   ;         ;
; i_data[3]                                        ;                   ;         ;
; i_data[4]                                        ;                   ;         ;
; i_data[5]                                        ;                   ;         ;
; i_data[6]                                        ;                   ;         ;
; i_data[7]                                        ;                   ;         ;
; i_reset                                          ;                   ;         ;
; i_clk50                                          ;                   ;         ;
; i_pclk                                           ;                   ;         ;
; i_href                                           ;                   ;         ;
;      - cameraRead:cameraReadBlock|o_xIndex[1]~12 ; 1                 ; 6       ;
;      - cameraRead:cameraReadBlock|o_xIndex[1]~13 ; 1                 ; 6       ;
;      - cameraRead:cameraReadBlock|o_yIndex[9]~24 ; 1                 ; 6       ;
;      - cameraRead:cameraReadBlock|byte_state~0   ; 1                 ; 6       ;
;      - cameraRead:cameraReadBlock|o_pixelValid~0 ; 1                 ; 6       ;
; i_vsync                                          ;                   ;         ;
;      - cameraRead:cameraReadBlock|o_yIndex[0]    ; 0                 ; 6       ;
;      - cameraRead:cameraReadBlock|o_yIndex[1]    ; 0                 ; 6       ;
;      - cameraRead:cameraReadBlock|o_yIndex[2]    ; 0                 ; 6       ;
;      - cameraRead:cameraReadBlock|o_yIndex[3]    ; 0                 ; 6       ;
;      - cameraRead:cameraReadBlock|o_yIndex[4]    ; 0                 ; 6       ;
;      - cameraRead:cameraReadBlock|o_yIndex[5]    ; 0                 ; 6       ;
;      - cameraRead:cameraReadBlock|o_yIndex[6]    ; 0                 ; 6       ;
;      - cameraRead:cameraReadBlock|o_yIndex[7]    ; 0                 ; 6       ;
;      - cameraRead:cameraReadBlock|o_yIndex[8]    ; 0                 ; 6       ;
;      - cameraRead:cameraReadBlock|o_yIndex[9]    ; 0                 ; 6       ;
;      - cameraRead:cameraReadBlock|o_xIndex[1]~12 ; 0                 ; 6       ;
;      - cameraRead:cameraReadBlock|o_xIndex[1]~13 ; 0                 ; 6       ;
;      - cameraRead:cameraReadBlock|o_yIndex[9]~24 ; 0                 ; 6       ;
;      - cameraRead:cameraReadBlock|byte_state~0   ; 0                 ; 6       ;
;      - cameraRead:cameraReadBlock|o_pixelValid~0 ; 0                 ; 6       ;
+--------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; averageControl:averageControlBlock|state_q.reset                                    ; FF_X31_Y13_N9      ; 68      ; Async. clear            ; no     ; --                   ; --               ; --                        ;
; averageControl:averageControlBlock|state_q.writeAdd                                 ; FF_X31_Y13_N13     ; 68      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; cameraRead:cameraReadBlock|o_xIndex[1]~12                                           ; LCCOMB_X23_Y33_N0  ; 10      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; cameraRead:cameraReadBlock|o_xIndex[1]~14                                           ; LCCOMB_X23_Y30_N0  ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; cameraRead:cameraReadBlock|o_yIndex[9]~24                                           ; LCCOMB_X21_Y30_N26 ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; cameraStartConfig:controlStartConfigCameraBlock|LessThan0~3                         ; LCCOMB_X17_Y2_N26  ; 18      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; camera_configure:camera_configure_0|OV7670_config:config_1|FSM_state.FSM_TIMER      ; FF_X20_Y6_N31      ; 62      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; camera_configure:camera_configure_0|OV7670_config:config_1|SCCB_interface_addr[7]~0 ; LCCOMB_X20_Y6_N2   ; 17      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; camera_configure:camera_configure_0|OV7670_config:config_1|timer[0]~7               ; LCCOMB_X20_Y6_N4   ; 25      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; camera_configure:camera_configure_0|OV7670_config:config_1|timer[15]~5              ; LCCOMB_X20_Y6_N22  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; camera_configure:camera_configure_0|SCCB_interface:SCCB1|FSM_state.FSM_TX_BYTE_4    ; FF_X29_Y5_N17      ; 17      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; camera_configure:camera_configure_0|SCCB_interface:SCCB1|FSM_state~41               ; LCCOMB_X26_Y5_N30  ; 17      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; camera_configure:camera_configure_0|SCCB_interface:SCCB1|Selector68~0               ; LCCOMB_X25_Y4_N12  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; camera_configure:camera_configure_0|SCCB_interface:SCCB1|WideOr2~0                  ; LCCOMB_X26_Y5_N8   ; 44      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; convolutionControl:convControlBlock|state_q.setWrite                                ; FF_X31_Y13_N1      ; 17      ; Write enable            ; no     ; --                   ; --               ; --                        ;
; fetchingControl:fetchingControlBlock|state_q.setRam0                                ; FF_X27_Y8_N31      ; 7       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; fetchingControl:fetchingControlBlock|state_q.setRam1                                ; FF_X27_Y8_N27      ; 7       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; fetchingControl:fetchingControlBlock|state_q.setRam2                                ; FF_X27_Y8_N13      ; 8       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|valid_rdreq~0  ; LCCOMB_X19_Y31_N24 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|valid_wrreq~2  ; LCCOMB_X19_Y30_N28 ; 20      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; i_clk50                                                                             ; PIN_E1             ; 1       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; i_pclk                                                                              ; PIN_T8             ; 84      ; Clock                   ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; i_reset                                                                             ; PIN_R8             ; 79      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; i_reset                                                                             ; PIN_R8             ; 752     ; Async. clear            ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; i_vsync                                                                             ; PIN_E8             ; 15      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; masterControl:masterControlBlock|WideOr14~0                                         ; LCCOMB_X28_Y15_N14 ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; masterControl:masterControlBlock|WideOr15~1                                         ; LCCOMB_X26_Y13_N6  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; masterControl:masterControlBlock|state_q.idle                                       ; FF_X26_Y13_N23     ; 12      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; mypll:PllBlock|altpll:altpll_component|mypll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 167     ; Clock                   ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; mypll:PllBlock|altpll:altpll_component|mypll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1              ; 741     ; Clock                   ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; ramControl:sourceRam0Block|state_q.load0                                            ; FF_X30_Y11_N7      ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ramControl:sourceRam0Block|state_q.load1                                            ; FF_X30_Y11_N15     ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ramControl:sourceRam0Block|state_q.load2                                            ; FF_X34_Y12_N29     ; 33      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ramControl:sourceRam0Block|state_q.load3                                            ; FF_X30_Y11_N13     ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ramControl:sourceRam0Block|state_q.load4                                            ; FF_X34_Y12_N31     ; 33      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ramControl:sourceRam0Block|state_q.load5                                            ; FF_X34_Y12_N5      ; 33      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ramControl:sourceRam0Block|state_q.load6                                            ; FF_X30_Y11_N11     ; 34      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ramControl:sourceRam0Block|state_q.load7                                            ; FF_X37_Y18_N9      ; 55      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ramControl:sourceRam0Block|state_q.load8                                            ; FF_X30_Y11_N9      ; 31      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registerAverage:RegisterStoreAverageBlock|register[12][0]~2                         ; LCCOMB_X27_Y22_N6  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registerAverage:RegisterStoreAverageBlock|register[15][0]~3                         ; LCCOMB_X27_Y22_N16 ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registerAverage:RegisterStoreAverageBlock|register[1][0]~5                          ; LCCOMB_X27_Y22_N20 ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registerAverage:RegisterStoreAverageBlock|register[4][0]~4                          ; LCCOMB_X27_Y22_N18 ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registerAverage:RegisterStoreAverageBlock|register[8][0]~0                          ; LCCOMB_X31_Y20_N4  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; registerAverage:RegisterStoreAverageBlock|register[9][0]~1                          ; LCCOMB_X29_Y19_N2  ; 30      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdramControlBlock|Equal1~1                                         ; LCCOMB_X24_Y8_N26  ; 26      ; Output enable           ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdramControlBlock|command[0]~2                                     ; LCCOMB_X24_Y5_N28  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdramControlBlock|haddr_r[2]~2                                     ; LCCOMB_X26_Y8_N26  ; 19      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdramControlBlock|rd_data_r[3]~2                                   ; LCCOMB_X25_Y11_N2  ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; sdram_controller:sdramControlBlock|refresh_cnt[1]~12                                ; LCCOMB_X26_Y4_N30  ; 10      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; storeCamControl:controlStoreToSdramBlock|state_q.readFifo0                          ; FF_X17_Y31_N5      ; 68      ; Clock                   ; yes    ; Global Clock         ; GCLK10           ; --                        ;
+-------------------------------------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; i_pclk                                                                              ; PIN_T8        ; 84      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; i_reset                                                                             ; PIN_R8        ; 752     ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; mypll:PllBlock|altpll:altpll_component|mypll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1         ; 167     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; mypll:PllBlock|altpll:altpll_component|mypll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1         ; 741     ; 22                                   ; Global Clock         ; GCLK4            ; --                        ;
; storeCamControl:controlStoreToSdramBlock|state_q.readFifo0                          ; FF_X17_Y31_N5 ; 68      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
+-------------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------+
; Non-Global High Fan-Out Signals                        ;
+----------------------------------------------+---------+
; Name                                         ; Fan-Out ;
+----------------------------------------------+---------+
; masterControl:masterControlBlock|opcode_q[0] ; 501     ;
+----------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                         ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                    ; Location                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; camera_configure:camera_configure_0|OV7670_config_rom:rom1|altsyncram:WideOr0_rtl_0|altsyncram_oev:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; Single Clock ; 256          ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 256                         ; 16                          ; --                          ; --                          ; 4096                ; 1    ; mobileNet.top0.rtl.mif ; M9K_X22_Y4_N0                                                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ramControl:destinationRam0Block|ramConv:RAMBLOCK|altsyncram:RAM_rtl_0|altsyncram_u5h1:auto_generated|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 10           ; 4096         ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 40960 ; 4096                        ; 10                          ; 4096                        ; 10                          ; 40960               ; 10   ; None                   ; M9K_X33_Y10_N0, M9K_X33_Y12_N0, M9K_X33_Y16_N0, M9K_X33_Y19_N0, M9K_X33_Y17_N0, M9K_X33_Y14_N0, M9K_X33_Y15_N0, M9K_X33_Y13_N0, M9K_X33_Y11_N0, M9K_X33_Y18_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ramControl:destinationRam1Block|ramConv:RAMBLOCK|altsyncram:RAM_rtl_0|altsyncram_u5h1:auto_generated|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 10           ; 4096         ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 40960 ; 4096                        ; 10                          ; 4096                        ; 10                          ; 40960               ; 10   ; None                   ; M9K_X33_Y10_N0, M9K_X22_Y18_N0, M9K_X33_Y16_N0, M9K_X22_Y19_N0, M9K_X33_Y17_N0, M9K_X22_Y15_N0, M9K_X33_Y15_N0, M9K_X22_Y14_N0, M9K_X33_Y11_N0, M9K_X22_Y17_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ramControl:destinationRam2Block|ramConv:RAMBLOCK|altsyncram:RAM_rtl_0|altsyncram_u5h1:auto_generated|ALTSYNCRAM              ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 10           ; 4096         ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 40960 ; 4096                        ; 10                          ; 4096                        ; 10                          ; 40960               ; 10   ; None                   ; M9K_X22_Y18_N0, M9K_X33_Y12_N0, M9K_X22_Y19_N0, M9K_X33_Y19_N0, M9K_X22_Y15_N0, M9K_X33_Y14_N0, M9K_X22_Y14_N0, M9K_X33_Y13_N0, M9K_X22_Y17_N0, M9K_X33_Y18_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ramControl:sourceRam0Block|ramConv:RAMBLOCK|altsyncram:RAM_rtl_0|altsyncram_u5h1:auto_generated|ALTSYNCRAM                   ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 10           ; 4096         ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 40960 ; 4096                        ; 10                          ; 4096                        ; 10                          ; 40960               ; 5    ; None                   ; M9K_X22_Y7_N0, M9K_X33_Y3_N0, M9K_X22_Y6_N0, M9K_X22_Y3_N0, M9K_X22_Y8_N0                                                                                      ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ramControl:sourceRam1Block|ramConv:RAMBLOCK|altsyncram:RAM_rtl_0|altsyncram_u5h1:auto_generated|ALTSYNCRAM                   ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 10           ; 4096         ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 40960 ; 4096                        ; 10                          ; 4096                        ; 10                          ; 40960               ; 5    ; None                   ; M9K_X33_Y8_N0, M9K_X33_Y5_N0, M9K_X33_Y6_N0, M9K_X33_Y7_N0, M9K_X33_Y9_N0                                                                                      ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; ramControl:sourceRam2Block|ramConv:RAMBLOCK|altsyncram:RAM_rtl_0|altsyncram_u5h1:auto_generated|ALTSYNCRAM                   ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 10           ; 4096         ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 40960 ; 4096                        ; 10                          ; 4096                        ; 10                          ; 40960               ; 5    ; None                   ; M9K_X22_Y10_N0, M9K_X22_Y11_N0, M9K_X22_Y9_N0, M9K_X33_Y4_N0, M9K_X22_Y12_N0                                                                                   ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |top|camera_configure:camera_configure_0|OV7670_config_rom:rom1|altsyncram:WideOr0_rtl_0|altsyncram_oev:auto_generated|ALTSYNCRAM                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0000000101001000) (510) (328) (148)    ;(0000111111111111) (7777) (4095) (FFF)   ;(0010100001001000) (24110) (10312) (2848)   ;(0000000110001000) (610) (392) (188)   ;(0000000000110000) (60) (48) (30)   ;(0000000001111100) (174) (124) (7C)   ;(0000000000100000) (40) (32) (20)   ;(0000101100000010) (5402) (2818) (B02)   ;
;8;(0010000001011100) (20134) (8284) (205C)    ;(0001100000101000) (14050) (6184) (1828)   ;(1100110111110010) (146762) (52722) (CDF2)   ;(1100110100001010) (146412) (52490) (CD0A)   ;(0000000010001010) (212) (138) (8A)   ;(1011110001001010) (136112) (48202) (BC4A)   ;(1110010111001010) (162712) (58826) (E5CA)   ;(0010011100101010) (23452) (10026) (272A)   ;
;16;(0111100100011010) (74432) (31002) (791A)    ;(0000001110111100) (1674) (956) (3BC)   ;(0010100011101000) (24350) (10472) (28E8)   ;(0100000000011000) (40030) (16408) (4018)   ;(0000000101001100) (514) (332) (14C)   ;(1100000010011000) (140230) (49304) (C098)   ;(1101111001011000) (157130) (56920) (DE58)   ;(0101000011000000) (50300) (20672) (50C0)   ;
;24;(1000001011110000) (101360) (33520) (82F0)    ;(0000110001111000) (6170) (3192) (C78)   ;(1101000011001100) (150314) (53452) (D0CC)   ;(0001111000111100) (17074) (7740) (1E3C)   ;(0000000010010110) (226) (150) (96)   ;(0000000000101110) (56) (46) (2E)   ;(0010000100001101) (20415) (8461) (210D)   ;(0011000010001101) (30215) (12429) (308D)   ;
;32;(0111000001001101) (70115) (28749) (704D)    ;(0000000111001101) (715) (461) (1CD)   ;(0101110000001110) (56016) (23566) (5C0E)   ;(1010110010001110) (126216) (44174) (AC8E)   ;(1000100001001110) (104116) (34894) (884E)   ;(0000111111001110) (7716) (4046) (FCE)   ;(0100000001000101) (40105) (16453) (4045)   ;(0000010001011110) (2136) (1118) (45E)   ;
;40;(0000100011011110) (4336) (2270) (8DE)    ;(0111100000111110) (74076) (30782) (783E)   ;(1010110010111110) (126276) (44222) (ACBE)   ;(0101101001111110) (55176) (23166) (5A7E)   ;(1001011011111110) (113376) (38654) (96FE)   ;(0110111000000001) (67001) (28161) (6E01)   ;(0000000110000001) (601) (385) (181)   ;(0001000101000001) (10501) (4417) (1141)   ;
;48;(1111000111000001) (170701) (61889) (F1C1)    ;(0110100100100001) (64441) (26913) (6921)   ;(1100010110100001) (142641) (50593) (C5A1)   ;(1111010101100001) (172541) (62817) (F561)   ;(0010001111100001) (21741) (9185) (23E1)   ;(1110101100010001) (165421) (60177) (EB11)   ;(0001011110010001) (13621) (6033) (1791)   ;(0000011111001000) (3710) (1992) (7C8)   ;
;56;(0000000000000000) (0) (0) (00)    ;(0000000000001000) (10) (8) (08)   ;(0000001010110000) (1260) (688) (2B0)   ;(0001100000101000) (14050) (6184) (1828)   ;(1010000010100101) (120245) (41125) (A0A5)   ;(1110000011010101) (160325) (57557) (E0D5)   ;(1010100100100100) (124444) (43300) (A924)   ;(1100110010100100) (146244) (52388) (CCA4)   ;
;64;(1100011101100100) (143544) (51044) (C764)    ;(0001111011111001) (17371) (7929) (1EF9)   ;(0001011000000101) (13005) (5637) (1605)   ;(1100000010000101) (140205) (49285) (C085)   ;(0001101101100101) (15545) (7013) (1B65)   ;(0001101111100101) (15745) (7141) (1BE5)   ;(0000111100010101) (7425) (3861) (F15)   ;(0000100110010101) (4625) (2453) (995)   ;
;72;(0010100101010101) (24525) (10581) (2955)    ;(1110011111001000) (163710) (59336) (E7C8)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;80;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;88;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;96;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;104;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;112;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;120;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;128;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;136;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;144;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;152;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;160;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;168;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;176;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;184;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;192;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;200;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;208;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;216;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;224;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;232;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;240;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;248;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 21          ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 21          ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 42          ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 21          ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                             ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_7|lpm_mult:Mult0|mult_l5t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_7|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y13_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_6|lpm_mult:Mult0|mult_l5t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_6|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y15_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_5|lpm_mult:Mult0|mult_l5t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_5|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y11_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_3|lpm_mult:Mult0|mult_l5t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_3|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y11_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_2|lpm_mult:Mult0|mult_l5t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_2|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y12_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_1|lpm_mult:Mult0|mult_l5t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_1|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y10_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_0|lpm_mult:Mult0|mult_l5t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    conv:ConvolutionBlock|coreConv:coreBlock0|multi:multiBlock_0|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y13_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_7|lpm_mult:Mult0|mult_l5t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_7|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y18_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_6|lpm_mult:Mult0|mult_l5t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_6|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y19_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_5|lpm_mult:Mult0|mult_l5t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_5|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y20_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_3|lpm_mult:Mult0|mult_l5t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_3|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y17_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_2|lpm_mult:Mult0|mult_l5t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_2|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y14_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_1|lpm_mult:Mult0|mult_l5t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_1|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y15_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_0|lpm_mult:Mult0|mult_l5t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    conv:ConvolutionBlock|coreConv:coreBlock1|multi:multiBlock_0|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y16_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_7|lpm_mult:Mult0|mult_l5t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_7|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y17_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_6|lpm_mult:Mult0|mult_l5t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_6|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y19_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_5|lpm_mult:Mult0|mult_l5t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_5|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y20_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_3|lpm_mult:Mult0|mult_l5t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_3|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y12_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_2|lpm_mult:Mult0|mult_l5t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_2|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y16_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_1|lpm_mult:Mult0|mult_l5t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_1|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y18_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_0|lpm_mult:Mult0|mult_l5t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    conv:ConvolutionBlock|coreConv:coreBlock2|multi:multiBlock_0|lpm_mult:Mult0|mult_l5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X13_Y14_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 6,587 / 71,559 ( 9 % ) ;
; C16 interconnects     ; 73 / 2,597 ( 3 % )     ;
; C4 interconnects      ; 3,175 / 46,848 ( 7 % ) ;
; Direct links          ; 1,223 / 71,559 ( 2 % ) ;
; Global clocks         ; 5 / 20 ( 25 % )        ;
; Local interconnects   ; 1,798 / 24,624 ( 7 % ) ;
; R24 interconnects     ; 202 / 2,496 ( 8 % )    ;
; R4 interconnects      ; 4,293 / 62,424 ( 7 % ) ;
+-----------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.87) ; Number of LABs  (Total = 340) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 12                            ;
; 2                                           ; 9                             ;
; 3                                           ; 5                             ;
; 4                                           ; 3                             ;
; 5                                           ; 5                             ;
; 6                                           ; 3                             ;
; 7                                           ; 2                             ;
; 8                                           ; 3                             ;
; 9                                           ; 9                             ;
; 10                                          ; 31                            ;
; 11                                          ; 19                            ;
; 12                                          ; 17                            ;
; 13                                          ; 15                            ;
; 14                                          ; 24                            ;
; 15                                          ; 25                            ;
; 16                                          ; 158                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.17) ; Number of LABs  (Total = 340) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 129                           ;
; 1 Clock                            ; 151                           ;
; 1 Clock enable                     ; 90                            ;
; 1 Sync. clear                      ; 8                             ;
; 1 Sync. load                       ; 3                             ;
; 2 Async. clears                    ; 2                             ;
; 2 Clock enables                    ; 10                            ;
; 2 Clocks                           ; 4                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 15.59) ; Number of LABs  (Total = 340) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 11                            ;
; 2                                            ; 7                             ;
; 3                                            ; 3                             ;
; 4                                            ; 8                             ;
; 5                                            ; 5                             ;
; 6                                            ; 4                             ;
; 7                                            ; 1                             ;
; 8                                            ; 1                             ;
; 9                                            ; 7                             ;
; 10                                           ; 27                            ;
; 11                                           ; 15                            ;
; 12                                           ; 13                            ;
; 13                                           ; 9                             ;
; 14                                           ; 17                            ;
; 15                                           ; 18                            ;
; 16                                           ; 68                            ;
; 17                                           ; 4                             ;
; 18                                           ; 13                            ;
; 19                                           ; 13                            ;
; 20                                           ; 19                            ;
; 21                                           ; 5                             ;
; 22                                           ; 18                            ;
; 23                                           ; 6                             ;
; 24                                           ; 3                             ;
; 25                                           ; 9                             ;
; 26                                           ; 15                            ;
; 27                                           ; 5                             ;
; 28                                           ; 4                             ;
; 29                                           ; 4                             ;
; 30                                           ; 3                             ;
; 31                                           ; 2                             ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.29) ; Number of LABs  (Total = 340) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 21                            ;
; 2                                               ; 14                            ;
; 3                                               ; 14                            ;
; 4                                               ; 29                            ;
; 5                                               ; 24                            ;
; 6                                               ; 14                            ;
; 7                                               ; 5                             ;
; 8                                               ; 12                            ;
; 9                                               ; 15                            ;
; 10                                              ; 40                            ;
; 11                                              ; 51                            ;
; 12                                              ; 29                            ;
; 13                                              ; 15                            ;
; 14                                              ; 6                             ;
; 15                                              ; 11                            ;
; 16                                              ; 12                            ;
; 17                                              ; 2                             ;
; 18                                              ; 3                             ;
; 19                                              ; 0                             ;
; 20                                              ; 8                             ;
; 21                                              ; 3                             ;
; 22                                              ; 8                             ;
; 23                                              ; 0                             ;
; 24                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.04) ; Number of LABs  (Total = 340) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 6                             ;
; 3                                            ; 3                             ;
; 4                                            ; 12                            ;
; 5                                            ; 6                             ;
; 6                                            ; 30                            ;
; 7                                            ; 25                            ;
; 8                                            ; 17                            ;
; 9                                            ; 6                             ;
; 10                                           ; 16                            ;
; 11                                           ; 8                             ;
; 12                                           ; 11                            ;
; 13                                           ; 10                            ;
; 14                                           ; 10                            ;
; 15                                           ; 18                            ;
; 16                                           ; 15                            ;
; 17                                           ; 13                            ;
; 18                                           ; 10                            ;
; 19                                           ; 8                             ;
; 20                                           ; 22                            ;
; 21                                           ; 28                            ;
; 22                                           ; 8                             ;
; 23                                           ; 10                            ;
; 24                                           ; 11                            ;
; 25                                           ; 7                             ;
; 26                                           ; 3                             ;
; 27                                           ; 5                             ;
; 28                                           ; 6                             ;
; 29                                           ; 6                             ;
; 30                                           ; 1                             ;
; 31                                           ; 3                             ;
; 32                                           ; 1                             ;
; 33                                           ; 2                             ;
; 34                                           ; 0                             ;
; 35                                           ; 1                             ;
; 36                                           ; 1                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 58        ; 0            ; 0            ; 58        ; 58        ; 0            ; 45           ; 0            ; 0            ; 23           ; 0            ; 45           ; 23           ; 0            ; 0            ; 8            ; 45           ; 0            ; 0            ; 0            ; 0            ; 0            ; 58        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 58           ; 58           ; 58           ; 58           ; 58           ; 0         ; 58           ; 58           ; 0         ; 0         ; 58           ; 13           ; 58           ; 58           ; 35           ; 58           ; 13           ; 35           ; 58           ; 58           ; 50           ; 13           ; 58           ; 58           ; 58           ; 58           ; 58           ; 0         ; 58           ; 58           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; i_data[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_data[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_data[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_data[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_data[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_data[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_data[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_data[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_clkCam           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_camRes           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_camPowerDown     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_camSioc          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_camSiod          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_ba[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_ba[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_cas_n        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_ras_n        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_we_n         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_cke          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_cs_n         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[13]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[14]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_dq[15]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_clk          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_maskLow      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_maskHigh     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_reset            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_clk50            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_pclk             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_href             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_vsync            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                 ; Destination Clock(s)                                       ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+-------------------+
; PllBlock|altpll_component|auto_generated|pll1|clk[1],storeCamControl:controlStoreToSdramBlock|state_q.readFifo0 ; storeCamControl:controlStoreToSdramBlock|state_q.readFifo0 ; 16.0              ;
; PllBlock|altpll_component|auto_generated|pll1|clk[1]                                                            ; storeCamControl:controlStoreToSdramBlock|state_q.readFifo0 ; 6.7               ;
; PllBlock|altpll_component|auto_generated|pll1|clk[1],i_pclk,I/O                                                 ; i_pclk                                                     ; 2.6               ;
; PllBlock|altpll_component|auto_generated|pll1|clk[1]                                                            ; i_pclk                                                     ; 1.6               ;
+-----------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                   ; Destination Register                                                                                                           ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+-------------------+
; storeCamControl:controlStoreToSdramBlock|state_q.suspend                                                                          ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a2                    ; 3.569             ;
; storeCamControl:controlStoreToSdramBlock|state_q.readFifo1                                                                        ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a2                    ; 3.473             ;
; storeCamControl:controlStoreToSdramBlock|state_q.start                                                                            ; controlWriteToFifo:controlWriteFifoBlock|state_q.process                                                                       ; 2.940             ;
; storeCamControl:controlStoreToSdramBlock|state_q.readFifo0                                                                        ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a2                    ; 2.470             ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe13|dffe15a[0]  ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a2                    ; 2.053             ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe13|dffe15a[1]  ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a2                    ; 2.053             ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe13|dffe15a[3]  ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a2                    ; 2.053             ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe13|dffe15a[10] ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a2                    ; 2.053             ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe13|dffe15a[8]  ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a2                    ; 2.053             ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe13|dffe15a[9]  ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a2                    ; 2.053             ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe13|dffe15a[6]  ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a2                    ; 2.053             ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe13|dffe15a[7]  ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a2                    ; 2.053             ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe13|dffe15a[4]  ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a2                    ; 2.053             ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe13|dffe15a[5]  ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a2                    ; 2.053             ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|rdptr_g[10]                                                  ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a2                    ; 2.053             ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|rdptr_g[8]                                                   ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a2                    ; 2.053             ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|rdptr_g[9]                                                   ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a2                    ; 2.053             ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|rdptr_g[6]                                                   ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a2                    ; 2.053             ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|rdptr_g[7]                                                   ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a2                    ; 2.053             ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|rdptr_g[5]                                                   ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a2                    ; 2.053             ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|alt_synch_pipe_9pl:rs_dgwp|dffpipe_qe9:dffpipe13|dffe15a[2]  ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a2                    ; 2.053             ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|rdptr_g[2]                                                   ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a2                    ; 2.053             ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|rdptr_g[4]                                                   ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a2                    ; 2.053             ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|rdptr_g[3]                                                   ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a2                    ; 2.053             ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|parity6                          ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a2                    ; 2.053             ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|rdptr_g[1]                                                   ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a2                    ; 2.053             ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|rdptr_g[0]                                                   ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a2                    ; 2.053             ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a2                       ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a5                    ; 1.340             ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a0                       ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a5                    ; 1.340             ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a1                       ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a5                    ; 1.340             ;
; cameraRead:cameraReadBlock|o_yIndex[8]                                                                                            ; controlWriteToFifo:controlWriteFifoBlock|state_q.process                                                                       ; 1.316             ;
; cameraRead:cameraReadBlock|o_yIndex[7]                                                                                            ; controlWriteToFifo:controlWriteFifoBlock|state_q.process                                                                       ; 1.316             ;
; cameraRead:cameraReadBlock|o_yIndex[6]                                                                                            ; controlWriteToFifo:controlWriteFifoBlock|state_q.process                                                                       ; 1.316             ;
; cameraRead:cameraReadBlock|o_yIndex[9]                                                                                            ; controlWriteToFifo:controlWriteFifoBlock|state_q.process                                                                       ; 1.316             ;
; cameraRead:cameraReadBlock|o_yIndex[4]                                                                                            ; controlWriteToFifo:controlWriteFifoBlock|state_q.process                                                                       ; 1.316             ;
; cameraRead:cameraReadBlock|o_yIndex[3]                                                                                            ; controlWriteToFifo:controlWriteFifoBlock|state_q.process                                                                       ; 1.316             ;
; cameraRead:cameraReadBlock|o_yIndex[2]                                                                                            ; controlWriteToFifo:controlWriteFifoBlock|state_q.process                                                                       ; 1.316             ;
; cameraRead:cameraReadBlock|o_yIndex[1]                                                                                            ; controlWriteToFifo:controlWriteFifoBlock|state_q.process                                                                       ; 1.316             ;
; cameraRead:cameraReadBlock|o_yIndex[5]                                                                                            ; controlWriteToFifo:controlWriteFifoBlock|state_q.process                                                                       ; 1.316             ;
; cameraRead:cameraReadBlock|o_yIndex[0]                                                                                            ; controlWriteToFifo:controlWriteFifoBlock|state_q.process                                                                       ; 1.316             ;
; cameraRead:cameraReadBlock|o_xIndex[8]                                                                                            ; controlWriteToFifo:controlWriteFifoBlock|state_q.process                                                                       ; 1.316             ;
; cameraRead:cameraReadBlock|o_xIndex[7]                                                                                            ; controlWriteToFifo:controlWriteFifoBlock|state_q.process                                                                       ; 1.316             ;
; cameraRead:cameraReadBlock|o_xIndex[5]                                                                                            ; controlWriteToFifo:controlWriteFifoBlock|state_q.process                                                                       ; 1.316             ;
; cameraRead:cameraReadBlock|o_xIndex[4]                                                                                            ; controlWriteToFifo:controlWriteFifoBlock|state_q.process                                                                       ; 1.316             ;
; cameraRead:cameraReadBlock|o_xIndex[3]                                                                                            ; controlWriteToFifo:controlWriteFifoBlock|state_q.process                                                                       ; 1.316             ;
; cameraRead:cameraReadBlock|o_xIndex[2]                                                                                            ; controlWriteToFifo:controlWriteFifoBlock|state_q.process                                                                       ; 1.316             ;
; cameraRead:cameraReadBlock|o_xIndex[1]                                                                                            ; controlWriteToFifo:controlWriteFifoBlock|state_q.process                                                                       ; 1.316             ;
; cameraRead:cameraReadBlock|o_xIndex[0]                                                                                            ; controlWriteToFifo:controlWriteFifoBlock|state_q.process                                                                       ; 1.316             ;
; cameraRead:cameraReadBlock|o_xIndex[6]                                                                                            ; controlWriteToFifo:controlWriteFifoBlock|state_q.process                                                                       ; 1.316             ;
; cameraRead:cameraReadBlock|o_xIndex[9]                                                                                            ; controlWriteToFifo:controlWriteFifoBlock|state_q.process                                                                       ; 1.316             ;
; i_reset                                                                                                                           ; controlWriteToFifo:controlWriteFifoBlock|state_q.process                                                                       ; 1.316             ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a5                       ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a10                   ; 0.732             ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a4                       ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a10                   ; 0.732             ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a3                       ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a10                   ; 0.732             ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a6                       ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a9                    ; 0.583             ;
; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a7                       ; fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a9                    ; 0.583             ;
; sdram_controller:sdramControlBlock|rd_data_r[0]                                                                                   ; ramControl:sourceRam1Block|ramConv:RAMBLOCK|altsyncram:RAM_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~porta_datain_reg0 ; 0.027             ;
; sdram_controller:sdramControlBlock|rd_data_r[2]                                                                                   ; ramControl:sourceRam1Block|ramConv:RAMBLOCK|altsyncram:RAM_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a2~porta_datain_reg0 ; 0.022             ;
; sdram_controller:sdramControlBlock|rd_data_r[7]                                                                                   ; ramControl:sourceRam2Block|ramConv:RAMBLOCK|altsyncram:RAM_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a7~porta_datain_reg0 ; 0.021             ;
; sdram_controller:sdramControlBlock|rd_data_r[8]                                                                                   ; ramControl:sourceRam1Block|ramConv:RAMBLOCK|altsyncram:RAM_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a8~porta_datain_reg0 ; 0.020             ;
; sdram_controller:sdramControlBlock|rd_data_r[9]                                                                                   ; ramControl:sourceRam2Block|ramConv:RAMBLOCK|altsyncram:RAM_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a9~porta_datain_reg0 ; 0.019             ;
+-----------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 61 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CE22F17C6 for design "mobileNet"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "mypll:PllBlock|altpll:altpll_component|mypll_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: C:/Users/ntkhi/Desktop/DATN/Implement/quartus/db/mypll_altpll.v Line: 50
    Info (15099): Implementing clock multiplication of 12, clock division of 25, and phase shift of 0 degrees (0 ps) for mypll:PllBlock|altpll:altpll_component|mypll_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Users/ntkhi/Desktop/DATN/Implement/quartus/db/mypll_altpll.v Line: 50
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for mypll:PllBlock|altpll:altpll_component|mypll_altpll:auto_generated|wire_pll1_clk[1] port File: C:/Users/ntkhi/Desktop/DATN/Implement/quartus/db/mypll_altpll.v Line: 50
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 58 pins of 58 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_6ul1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_re9:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_qe9:dffpipe13|dffe14a* 
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mobileNet.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node mypll:PllBlock|altpll:altpll_component|mypll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: C:/Users/ntkhi/Desktop/DATN/Implement/quartus/db/mypll_altpll.v Line: 92
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node mypll:PllBlock|altpll:altpll_component|mypll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1) File: C:/Users/ntkhi/Desktop/DATN/Implement/quartus/db/mypll_altpll.v Line: 92
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node i_pclk~input (placed in PIN T8 (CLK14, DIFFCLK_6n)) File: C:/Users/ntkhi/Desktop/DATN/Implement/src/top.v Line: 5
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node storeCamControl:controlStoreToSdramBlock|state_q.readFifo0  File: C:/Users/ntkhi/Desktop/DATN/Implement/src/storeCamControl.v Line: 33
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node storeCamControl:controlStoreToSdramBlock|state_q.readFifo1 File: C:/Users/ntkhi/Desktop/DATN/Implement/src/storeCamControl.v Line: 33
        Info (176357): Destination node storeCamControl:controlStoreToSdramBlock|WideOr6~0 File: C:/Users/ntkhi/Desktop/DATN/Implement/src/storeCamControl.v Line: 48
        Info (176357): Destination node fifoMem:fifoBlock|dcfifo:dcfifo_component|dcfifo_6ul1:auto_generated|a_graycounter_677:rdptr_g1p|_~1 File: C:/Users/ntkhi/Desktop/DATN/Implement/quartus/db/dcfifo_6ul1.tdf Line: 59
Info (176353): Automatically promoted node i_reset~input (placed in PIN R8 (CLK15, DIFFCLK_6p)) File: C:/Users/ntkhi/Desktop/DATN/Implement/src/top.v Line: 9
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sdram_controller:sdramControlBlock|haddr_r[0] File: C:/Users/ntkhi/Desktop/DATN/Implement/src/sdramController.v Line: 171
        Info (176357): Destination node sdram_controller:sdramControlBlock|haddr_r[9] File: C:/Users/ntkhi/Desktop/DATN/Implement/src/sdramController.v Line: 171
        Info (176357): Destination node sdram_controller:sdramControlBlock|haddr_r[1] File: C:/Users/ntkhi/Desktop/DATN/Implement/src/sdramController.v Line: 171
        Info (176357): Destination node sdram_controller:sdramControlBlock|haddr_r[10] File: C:/Users/ntkhi/Desktop/DATN/Implement/src/sdramController.v Line: 171
        Info (176357): Destination node sdram_controller:sdramControlBlock|haddr_r[2] File: C:/Users/ntkhi/Desktop/DATN/Implement/src/sdramController.v Line: 171
        Info (176357): Destination node sdram_controller:sdramControlBlock|haddr_r[11] File: C:/Users/ntkhi/Desktop/DATN/Implement/src/sdramController.v Line: 171
        Info (176357): Destination node sdram_controller:sdramControlBlock|haddr_r[3] File: C:/Users/ntkhi/Desktop/DATN/Implement/src/sdramController.v Line: 171
        Info (176357): Destination node sdram_controller:sdramControlBlock|haddr_r[12] File: C:/Users/ntkhi/Desktop/DATN/Implement/src/sdramController.v Line: 171
        Info (176357): Destination node sdram_controller:sdramControlBlock|haddr_r[4] File: C:/Users/ntkhi/Desktop/DATN/Implement/src/sdramController.v Line: 171
        Info (176357): Destination node sdram_controller:sdramControlBlock|haddr_r[13] File: C:/Users/ntkhi/Desktop/DATN/Implement/src/sdramController.v Line: 171
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 54 (unused VREF, 2.5V VCCIO, 10 input, 44 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 3 total pin(s) used --  22 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
Warning (15064): PLL "mypll:PllBlock|altpll:altpll_component|mypll_altpll:auto_generated|pll1" output port clk[1] feeds output pin "sdram_clk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/ntkhi/Desktop/DATN/Implement/quartus/db/mypll_altpll.v Line: 50
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:08
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:18
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 23% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:16
Info (11888): Total time spent on timing analysis during the Fitter is 5.41 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (144001): Generated suppressed messages file C:/Users/ntkhi/Desktop/DATN/Implement/quartus/output_files/mobileNet.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 5383 megabytes
    Info: Processing ended: Tue May 13 08:36:27 2025
    Info: Elapsed time: 00:01:14
    Info: Total CPU time (on all processors): 00:01:11


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/ntkhi/Desktop/DATN/Implement/quartus/output_files/mobileNet.fit.smsg.


