
% !Mode:: "TeX:UTF-8"


\chapter{绪论}

	
% ==========================课题研究背景及意义============================
\section {课题研究背景及意义}
	随着CMOS工艺的快速发展，数字信号处理的技术在各种系统中得到了长足的发展。现代通信与信息技术、生物医疗电子、消费电子等领域以及诸多军事应用领域随处可见的都是数字信号处理的身影。数字信号处理技术之所以能在社会生活的各个关键领域都有着极为广泛的应用，是因为它可以很好的和计算机或者数字信号处理器（DSP）结合起来，将其灵活高速的特点发挥得淋漓尽致。同时，它还具有较强的抗干扰性，保密性以及易于存储等优点。综上，数字信号处理技术会渐渐替代掉越来越多的模拟信号处理技术。\par
	然而，现实世界的信号，如温度、重力、速度等都是连续的模拟信号，而A/D转换器（Analog to Digital Converter正是为了将模拟世界和数字世界联系起来而生的。一个完整的信号处理系统，需要使用传感器来探测模拟信号，然后通过放大器以及A/D转换器转换为数字信号，这样得到的信号才能使用CPU、DSP或者FPGA进行处理。
	完整的数字信号处理(DSP)框图如图\ref{pics/chapter1/ADCInDSP}所示，ADC在信号处理上起着至关重要的作用，是模拟与数字之间的一大桥梁。因此主流的通信技术，如第4代移动通信技术、超宽带雷达、卫星通信、化学分析等的关键模块都使用了高性能的ADC，随着5G时代的到来，对采样率的要求会越来越高，ADC的转换速率仍然是一个关键的瓶颈，正因为此，在当前的IC制造工艺下，要实现更高的采样率，需要探究ADC新的结构和方法，所以研究超高速的ADC非常有必要。\par
	
	 %==================pic====================
	\pic[htbp]{ADC在信号处理中的作用}{}{pics/chapter1/ADCInDSP}
	
	超宽带（UWB）、医疗仪器与测量等模数混合系统通常对数据精度以及系统的吞吐率和实时性有较高的要求，但是ADC的高速和高精度是一对矛盾体：采样速度越高，则要求转换时间愈短，而同时高精度却需要较长的转换时间。这两者相互制约，所以高速数字信号处理会遇到这样一个瓶颈---很难在单片ADC上实现高的采样速度，同时还能保持高的分辨率。\par
	当前主流的模数转换器都有不同的指标瓶颈，或在频率上或在精度或功耗上。按照电路结构的不同，常把ADC分为如下几类。
	\begin{itemize}
		\item    Flash ADC，通过电容或者电阻阵列将输入信号直接等分，然后以此为标准进行对比，由于采用并行处理结构，可以获得较快的转换速度。但是也是因为并行结构，电路的规模和功耗和比特位数成指数关系。主要应用在雷达、数据获取等分辨率在10比特以下的场所。
		\item
		Pipelined ADC可以获得功耗、转换速度和电路规模的折中，它由多级构成，将输出信号进行分步、分区转换，每级输出部分比特位数，最终结合各级的数字输出。而且可以在子级中引入采样保持电路，实现了各级的并行工作，所以可以低成本下得到更高位数。在图像处理、无线基站上得到广泛的应用。
		\item 
		逐次比较（SAR） ADC结构相对简单，通过逐次产生与采样电压更加接近的电压值，从而得到数字输出。
        SAR ADC充分利用了结构的优势，且只有动态功耗而几乎没有静 态功耗，但是它的工作频率往往比前两种都低，故常用便携设备和工业控制领域。
		\item Sigma-delta ADC是一种通过信号处理方式工作的ADC结构，通过过采样和滤波等技术，有效的提高了分辨率，但是这样的高分辨率是以速度作为代价的，所以常用在不要求转换速度，但是需要高精度的地方，比如音频处理、声纳等。
		\item  分时交替ADC（Time-Interleaved ADC , TIADC）与以上的ADC架构不同，它是一种多路ADC结构，它通过对若干相同的ADC进行分时采样，最终再将所有通道进行合路。理论上，由M块子ADC组成的TIADC系统采样速率是子ADC采样速率的M倍，并且具有子ADC的采样精度。
	\end{itemize}

	根据研究和数据统计结果，图\ref {pics/chapter1/ADCvsRateAndResolution}显示了各种ADC架构与转换速度及分辨率的关系。
	% ========================pic==============
	\pic[htbp]{ADC架构与转换速度、精度的关系}{width=0.7\textwidth}{pics/chapter1/ADCvsRateAndResolution}
	
	正如图\ref {pics/chapter1/ADCvsRateAndResolution}所展示的那样，随着现代的通信系统的吞吐率逐渐的增高，对ADC的采样率要求常常可以达到吉赫兹以上的，此时普通单片的ADC采样频率是难以满足的。在现有工艺条件下制造ADC，要想很好的解决高采样率和低成本的之前的矛盾，使用像TIADC这样多片联合，并行交替采样的技术势在必行\cite{black1980time}\par。所以超高速ADC的研究基本集中在TIADC的研究上。
	对于TIADC来说，主要有两大类--- 时域和频域。
	对于频域来说，主要基于频分滤波器组，利用频域上的频带分割技术。由于这种分割滤波器利用模拟域的滤波器实现，具有极大的复杂度，目前并未普及。
	另一类是通过在时域上，由$M$块子ADC并行起来进行交替采样，而每块子ADC单独的采样率为$\frac{F_s}{M}$
	。理论上，由M块子ADC组成的TIADC系统采样速率是子ADC采样速率的M倍。这种结构实现简单，有成熟的商业产品。比如Stepanovic等人\cite{stepanovic20132} 提出了一个由24个SAR ADC组成的，采样率为2.8GS/s，精度为8比特的芯片。Lee, Sunghyuk等人\cite {lee20141} 设计了一款精度为8比特，采样率为1GS/s的8通道ADC。Chen, Vanessa H-C \cite {chen201469}等人在2014年的国际固态电路会议上展示了一款8通道，采样率为20GS/s的TIADC芯片。
	% =============================1.2========================
	
\section {分时交替ADC国内外研究现状}
	随着对高性能的要求日益增加，使用单芯片的ADC越来越难以同时满足高采样率和高分辨率了。为了解决这样的矛盾，Black和Hodges\citeup{black1980time}提出了一种新型的采样系统，发表在固态电路杂志（Journal of Solid-State Circuits , JSSC）上。在上面，两人详细地阐述了“分时交替ADC”的思想，即M个并行的相同的ADC组成分时交替系统，这些ADC工作在循环采样的状态下。从此开启了超高速ADC研究的新浪潮。\par
	这样的结构通过系数M来增加采样频率，可以在现有工艺条件下，很好的解决高采样率和低成本的之前的矛盾。因为理论上，由M块子ADC组成的TIADC系统采样速率是子ADC采样速率的M倍。如果利用多片低速，但是高精度的ADC构成这样的分时交替结构，可以达到高速高精度的采样效果。\par
	但是，分时交替ADC也存在着固有的缺点。TIADC对各个通道的失配非常的敏感，一个很小的偏差可以会对整体的性能造成非常严重的损害。
	制约TIADC发展的最大障碍在于，采样时钟不可能完全理想、由于制造工艺的差异，子ADC不可能完全相同，以及ADC内部存在着寄生效应，而这些因素必然会降低TIADC的采样性能，使得输出信号频谱产生大量的杂散分量，对TIADC的动态性能影响非常大。 如果不进行失配的校准，分辨率很难达到8比特以上。\par
	
	研究得最多的主要有以下几种常见的失配：偏置失配、增益失配、时间偏置失配以及带宽失配等等。
	\begin{itemize}
		\item 偏置失配误差（Offset Mismatch Error ）出现的原因是因为各个通道的ADC有不同的直流偏置系数，这会对被采样信号的频谱进行了搬移。
		\item 增益失配误差（Gain Mismatch Error）是因为每片ADC的增益系数不一样而引起的，所以会对采样信号进行幅度上的调制。这种误差一样会对频谱进行搬移，但是它与采样信号的频率有关。
		\item 时间偏置失配误差（Time Mismatch Error）是由于多相时钟信号并不是完全理想的，而且还可能存在PCB板的布线延时的差异，所以子ADC在采样的时候可能会存在着很小的时间偏差，这会对采样信号进行相位上的调制。		
		\item 带宽失配误差产生原因比较的特殊，它由TIADC各个通道的输入电阻和互联电容以及采样电容和开关电容引起的。只存在于每个子ADC采样前后的频率响应不同的情况下，比如每块子ADC的截止频率不相同。
		
	\end{itemize}
	
	上述的失配误差会产生失配噪声、杂散分量或者输入信号之间的混叠效应，这些都是超高速ADC的设计和制造的瓶颈所在。正因为如此，对于估计和校准这些算法的研究一直方兴未艾，同时一系列的估计和校准算法也应运而生。
	\par
	自TIADC的结构提出以后，分时交替ADC通道间失配就一直是研究的热点，国内外大量的大学和科研机构投入了大量的精力来研究失配对于动态性能参数的影响。其中Jenq最早通过理论分析，得到了时钟失配误差对信噪比（SNR）的影响的表达式\citeup{jenq1988digital}。而Petraglia等人\citeup {petraglia1991analysis}分析得到了通道增益失配和偏置失配对动态性能参数的影响。Vogel\cite {vogel2005impact}综合各家观点，集众人之所长，通过数学分析的方法，建立了TIADC等效误差模型，全面分析了各种失配误差对信纳比（SINAD）和无杂散动态范围（SFDR）的影响。这些对通道间失配误差对性能影响的研究分析为提出估计和校准算法奠定了坚实的基础。\par
	总的来说，目前TIADC数字后校准技术的研究大致集中在两个方向：
	\begin {enumerate}
		\item 前台技术：这种技术需要已知的测试信号，在离线状态下注入到TIADC系统中从而估计出各个通道的失配信息，然后通过补偿的方式对合路后的输出信号进行重构。因为必须注入到离线平台里面，这种方法适用性有极大的局限性。它不太适合于那种不能停止的系统中，比如通信系统。而实际上，由于温度变化和老化的缘故，估计和校准必须经常进行。所以这种方法主要应用于高端的测量系统中，这些测量用的精密可以经常送检。		
		\item 后台技术：可以不用打断TIADC的工作进程，而且不需要输入信号的特性，利用盲自适应技术，通过迭代逼近的方式估计出各个通道的失配信息，然后通过综合滤波器组对合路后的输出信号进行重构。\par
		% 这样的后台校准技术可以分为盲自适应校准技术和非盲校准技术。
			
		% \begin{enumerate}
			% \item 	非盲校准技术			非盲校准技术主要是模拟域进行，一般通过修改前端电路的布局布线来减少通道间失配误差的影响。这种方法针对特定的时间、温度和工艺，也就是说如果条件发生改变，修正的结果也需要相应的改变。可以通过将通道间的失配平均化来改善。
			% \item 盲自适应校准技术
			盲自适应技术相对比较复杂，因为只能通过实际的输入来得到相应的通道失配误差。
			% 大多数情况下，对失配误差的盲校准主要在数字域，可以归类为全数字域校准。如果校准需要结合模拟前端的反馈的话，可以归类为数模混合校准。\par
			但是实际上不可能完全做到盲校准，因为它们一定需要一些输入信号的先验信息，比如输入信号的频谱或者统计特性等等。\par
			
	\end {enumerate}
	上述前台技术和后台技术的区别主要体现在失配误差的估计算法，而一旦获得失配误差估计值，则校准算法可以是类似的。\par	以下将通过两个小节分别讲述国内外对时钟失配误差和非线性误差的校准的研究现状。
	% ======================subsection ========================
	
\subsection {时钟失配误差校准国内外研究现状}
	偏置误差估计可以通过计算每个通道的平均值，然后减去相应的平均值 的方法了予以消除。这样的话，对于每一个通道只需要额外增加一个加法器，可以极大的节省硬件资源。	对于增益误差，方法也比较类似\citeup{le201422}。对于这两种误差，时钟失配更加的麻烦，它的修正方法与周期非均匀采样信号的完美重构问题相等价，校准更具挑战性。所以大量论文都是致力于时钟失配的校准。\par		有关TIADC系统通道失配的误差数字校准算法文献有很多，本小节将已有的算法文献按照时钟失配估计和时钟失配校准进行分类。
%==================subsubsection===================
\subsubsection{时钟失配估计}
	误差估计的准确程度直接影响后面校准的性能，国内外有大量优秀的文章在研究时钟失配误差的估计。总体来说 ，时钟失配估计可以分为静态估计和动态估计两种。静态估计一般利用测试信号，也就是前面所说的前台技术；动态估计一般基于自适应信号处理。\par
	对于静态估计，主要有以下几种。
	\begin{enumerate}
		\item 基于FFT的通道误差估计算法。利用正弦测试信号，基于频谱分析得到时钟失配误差的估计方法\citeup{jenq1990digital,wang2014estiamtion}。		\par
		测试信号选取已知频率的正弦信号，然后输入给TIADC，对各通道数字信号进行合路做FFT变换以后，由于杂散频谱的位置和正弦信号的输入频率以及系统的采样频率有关，故可对杂散频谱的位置做IFFT变换，得到通道的失配误差参数的各种信息。该算法估计的精确度比较高，但不具有实时性。	
		
		\item 基于最小二乘法的正弦参数拟合算法\citeup{deyst1995bounds}。\par		同样选取已知频率的正弦信号作为测试信号，不同的是需要对各通道输出进行正弦波拟合，在最佳拟合条件下，可以得到各通道的增益、相位和直流偏置参数。但参数估计的方法对系统噪声较敏感。
		\item  测试输入信号为锯齿波的估计算法。\citeup{jin2000digital}。
	\end{enumerate}
	以上方法都利用已知的测试输入信号 静态方法，虽简单，但对输入信号有极高的要求，且算法的精度也依赖于测试输入信号的精度；同时必须注入到离线平台里面，有极大的局限性。它不太适合于那种不能停止而且对实时性要求比较高的工作环境中。而实际上，由于温度变化和老化的缘故，估计和校准必须经常进行。所以这种方法主要应用于高端的测量系统中，如测量仪器以及波形数字机等对实时性要求不高的领域，这些测量用的精密仪器可以经常送检。\par
	对于动态估计算法，既可以在时域上进行也可以在频域上进行。大多数的方法假设输入信号受限于奈奎斯特频率，主要有：
	\begin{enumerate}
		\item 盲自适应的估计算法\citeup{elbornsson2005blind}。\par
		该算法利用通道间信号协方差相等来进行误差的估计。
		
		\item 基于误差频带的估计算法\citeup{divi2009blind}。\par		此方法主要在频域上进行，通过一个高通或者低通滤波器滤出一个误差频带，通过不断调整时钟误差使该频带的能量最小化。该方法需要一定的过采样，确保尽可能多的杂散频点在误差频带之内，而且误差成分越多，则精确度越高。该算法实时性好，复杂度较低，然后对信号的特性有一定的限制，要求必须带限。此外只适用于增益和时钟，且用于自适应算法中与校正算法协同工作。
		
		\item 基于通道间相关性的误差估计\citeup {luo2013coordinated,bonnetatcorrelation}。\par		此方法主要在时域上进行，根据时域通道间互相关性进行自适应估计，其代价方程为相邻通道的互相关函数的最小化。该方法要求输入信号是广义平稳 的。当相邻通道间的互相关函数都相等时，各个通道间的时钟误差就消除了\par
		该算法原理简单且复杂度低，资源消耗少，但是需要大量的数据做统计。
	\end{enumerate}
	上述的方法基于自适应信号处理进行动态的估计，实时性比较好，适应性比较强，可以跟随误差信号的变化。
%==================subsubsection===================	
\subsubsection{时钟失配校准}
% 文献\cite {le201422}发现了每个子通道的输出的采样和它的衍生物的采样之间的向量积和相应的时钟偏置成线性的关系。基于这样一种方法，可以很方便的估计出时钟的偏置误差。
	按照对失配误差校准主要发生在数字域还是需要结合模拟域，可以将时钟失配误差的校准非为纯数字域校准和数模混合校准。\par
	\begin{enumerate}
		\item 数模混合校准算法。\par
			所谓数模混合校准，指的是在时钟误差的校准一部分是在数字域中，一部分发生在模拟域上。大多数的数模混合校准技术都需要1块甚至更多的子ADC。主要有如下几种方法。
			\begin{enumerate}
				\item 			对各个通道的采样顺序进行随机的重组，把失配误差分散到整个频谱中去。
				\citeup{vogel2004compensation,el2003new,vogel2004compensation}。
				
				\item 通过模拟域上加上可调整的延迟线进行校准。\par
					如文献\cite{el201112}首先在数字域中进行时钟失配的估计，采用基于通道间相关性的误差估计的方法，求出各个通道的时钟失配误差，然后在模拟域加上相应的延迟线进行相应的校准。\par		
					
					文献\cite{lee20141}中，首先比较子通道的输出和一个运行在TIADC整体采样率$f_s$上的flash ADC的输出得到相应的时钟延迟，然后利用可编程的延迟线进行相应的调整。
				
				\item  需要额外参考通道的校准。	\par	
					例如文献\cite{chen201469}通过通过将子通道中比较器的前置放大器的单元差分对进行随机的连接，可以将偏置失配误差随机化。\par			通过给已知的参考通道一段已知的二进制码信号，将输出作为和时间相关的签名信息保存起来。然后将需要校准通道一个一个的用参考ADC来进行代替。这样的话只需要在输入端一直输出相同的二进制序列，然后比较当前的输出和参考ADC的输出有什么不同。这样的话就可以在模拟域上调整非均匀的采样时刻。
					文献\cite{seo2006low}	提出的方法需要两个额外的通道，一个作为参考通道，另一个相对参考通道略有延迟。这两个通道的差值可以对信号的某些特性进行粗略的估计。剩下的工作主要在数字域进行，将估计出的参数用在基于相关性的自适应算法中，然后通过一系列的电容来进行时钟失配的校准。\par
					这种数模混合校准技术不需要额外的ADC，但是它要求信道是高斯白噪声的，这样才可以通过基于相关性的自适应算法对时钟偏移进行估计。			
			\end{enumerate}			
			基于数模混合的方法校准精度高，但是难度比较大。
		\item 纯数字域上的校准算法。\par
			纯数字域上的校准算法可以完全替代模拟校准，与周期非均匀采样信号的完美重构问题相等价，要在纯数字域上作时钟失配误差的校准，要比数模混合的校准方法消耗更多的滤波器来来恢复采样点。\par
			纯数字域上的校准算法主要有如下几种：
			\begin{enumerate}
				\item 基于FFT的频域抵消算法\citeup{jin1997time}。\par
					对各通道输出进行FFT后找到杂散频点，通过频域加权平均抵消各通道的误差分量，从而实现误差的校准，但是此种算法并为从根本上解决时钟失配误差的问题。
				\item 基于分数倍延迟滤波器进行信号的重构\citeup{huang2007blind}。\par
					将子通道的输出直接通过分数倍延迟滤波器完成时钟误差的校准，该方法灵活性较差，需要重新设计滤波器以适应各种不同的时钟失配误差，因此需要大量的数字滤波器。。而且由于滤波器工作在单通道采样率下，采样的带宽受到一定的限制。
					
				\item 基于完美重构的失配误差校准算法\citeup{le201422,divi2009blind}。\par
					对时钟失配误差的校准相当于非均匀采样信号的重构，这种方法正是源于这种思想 。通道上的时钟偏移和采样周期相比非常的小，因此可以对分数倍延迟滤波器的频率响应的表达式进行二阶泰勒级数展开，然后推导出综合滤波器组多项域的表达式。当时钟失配改变的时候，只需要修改乘法器的系数即可，适应性非常好。这样只需利用固定抽头系数的微分乘法器级联结构就可以构造出重构的数字差分FIR滤波器，校准电路的得到大大的简化。再者，这种方法下的滤波器工作在单通道的采样率下，为实现提供了很大的余地。				
					
				\par
				\item  基于LMS算法的自适应校准算法。\par
					在算法的推导过程中，采用了Farrow近似或者是FMC计算而得到自适应滤波的结构，导致与基于FFT的时钟失配估计算法相比，估计精度相对较低。
					\begin{enumerate}
						\item 多相滤波器组结构的校准方案（PFB，poly-phase filter banks）\citeup{law2010four}。\par
							这种方案分析带误差的信号，得到误差成分和误差系数的关系表示成矩阵的形式，做了多相分解以后得到相应的综合滤波器组的表达形式。滤波器采样Farrow结构实现，			Farrow结构是一个基于时域运算的内插延迟电路，理论上可以实现任意分数倍的延迟。当时钟延时改变的时候，实现延时的电路不会发生太大的改变，所以结构很简单，而且系统工作在单通道ADC的采样频率下，对硬件的处理速度要求不高。但是有不可避免的过渡带损失，矩阵求逆的时候使用了泰勒级数近似，有精度的损失。
						\item 基于FIR滤波器-乘法级联（FMC，FIR-Multiplier Cascade）结构的自适应校准算法\citeup{satarzadeh2010parametric}。\par
							同样是将输入信号进行泰勒级数的展开，然后分离出误差项。使用含误差的信号直接减去重构的信号来实现校准。其		结构特点为数字滤波器与乘法器的级联，且数字滤波器为有限长冲激响应，资源消耗小，易于扩展。但是算法要求工作在TIADC合路的采样率下，当系统采样率比较高的时候，对硬件要求很高。
						\end{enumerate}
				\end{enumerate}
			
			% 实际应用中，系统中同时存在多种误差，我们面对的是三种误差所带来的综合影响；且上述误差估计算法大都假设系统的失配误差是固定的，也就意味着算法无法跟踪由于仪器老化、温度等环境参数所造成的失配误差的变化。这些都为我们在实际的系统设计中的误差估计带来了难度，如何进行更为有效的非均匀误差估计成为并行采样所要解决的首要问题；运算量过大、实时性差等未很好解决的问题，也需要在研究中重点考虑。	
				
				
	\end{enumerate}	
					
				
	% 偏置误差可以通过直接把估计出来的偏置失配直接减去，只需要为每一个通道加一个加法器。同理，增益误差的校准可以通过为每一个通道乘以增益误差的估计值的倒数，所以每一个通道只需要一个乘法器。\par					
	
	% ======================subsection ========================
	\subsection {非线性误差校准国内外研究现状}
	随着对高性能的要求日益增加，使用单芯片的ADC越来越难以同时满足高采样率和高分辨率了。为了解决这样的矛盾，Black和Hodges提出了分时交替ADC的结构，如果通道间不存在误差的话，可以通过系数M来增加采样频率。但是，TIADC对各个通道的失配非常的敏感，一个很小的偏差可以会对整体的性能造成非常严重的损害。
	\par
	为了理解和减轻线性误差，如偏置、增益、时钟失配误差和带宽失配误差的影响，国内外的研究人员已经做了大量的工作。总体来说，对失配误差的校正可以在前台进行（使用测试信号），又可以在后端进行（盲校准）。对前台估计的算法，需要使用一个测试信号（正弦波、方波甚至是直流信号）来判断通道的失配。而对于后台估计的算法而言，需要利用的是TIADC的输出信号。大多数的后台技术需要对输入信号进行一些限制（比如轻微过采样，广义平稳性或者稀疏的频谱）。\par
	对于非线性失配的说，主要来源有三种，模拟前端的芯片的瑕疵，各个通道的微分和积分非线性（DNL和INL）以及各个通道的 的失配。非线性失配同样会在频谱中产生 额外的杂散分量，因而会造成无杂散动态范围（SFDR）这样的动态性能参数的恶化，特别是在高精度的应用场景影响非常大。\par	因此，为了增强TIADC的动态性能，我们需要考虑和校准非线性失配而不是仅仅只考虑线性通道失配的影响。但是另一方面，时钟交错ADC的非线性失配的研究却少之又少。
	
	文献\cite{simoes1997nonlinearity}推导了DNL和INL的公式，但是建立的误差模型不能完全的刻画真实交织的采样系统。\par
	文献\cite{kurosawa2002channel}中对通道的非线性失配的影响进行分析和仿真，但是作者没有给出详细的数学推导过程。\par
	\cite{vogel2005modeling}中，作者分析了非线性失配误差的频谱特征，而且通过混合滤波器组搭建了数学模型。同时还介绍了一种通过随机化策略来进行校准的方法。但是这样的策略需要额外的ADC，也因此会造成硬件耗费的增加。\par
	文献\cite{kerzerho2011fast}提出了一种建立在多项式模型的单芯片INL估计算法，需要对INL的近似算法进行研究。	然而这种基于频谱的方法没有把时间交替ADC的结构考虑进去。如果直接用在TIADC身上，会消耗掉更多的计算资源。
	\par
	文献\cite{wang2014estimation}将基于导频的估计算法引入到了非线性失配误差的估计和校准中来。但是这种方法具有先天的不足，它必须打断TIADC正常的工作，而且不能跟随误差的变化。
	\par
	文献\cite{wang2014blind}讨论了非线性失配误差的后台估计校准算法，不过只限于两个通道。之后该作者在文献\cite{wang2016bandwidth}中将结论推广到了任意多通道中。
		
	
%==================section===================	
\section {研究目的及思路}

本文中，我们提出了一个估计和校准的算法，这种算法可以用来补偿用多项式进行表达的非线性失配。这种策略可以分为两步：首先，通过一个正弦的测试信号进行前台估计，然后使用由乘法器和加法器组成的级联结构进行数字域上的补偿。
	\begin{enumerate}
		\item 分析非线性失配误差：从一个较为抽象的层次，我们建立一个M通道的包含非线性误差的TIADC误差模型，同时用L阶多项式来表示误差。这个模型是提出的，我们在他们的工作上加上了非线性误差对SNDR的影响的仿真图像。这些结果可以用在TIADC的设计阶段，通过这些结果可以判断出误差的容忍程度以及对估计和校准算法的精确度的要求。
		\item 前端估计算法：我们提出了一个非线性误差的前台估计算法。通过这种方法可以获得独立的失配频谱分量，然后把它们做离散傅里叶逆变换，从而得到多项式的系数。这种方法可以获得上文提到的基于频谱的方法的精确度，但是消耗的资源更少。
		我们同时分析了当偏置失配、增益失配、时钟失配同时存在的情况。然而需要注意的是，如果没有把非线性误差考虑进去，这种针对偏置、增益误差的基于频谱的前台估计算法会被非线性误差而影响。
		\item 数字校准方法。我们介绍了一种基于级联的乘法器和加法器的补偿结构。这种方法可以直接利用估计出来的用多项式表达的非线性误差失配模型的系数。和那种使用随机化的方法，这种方法可以获得更高的效率，而且不需要使用额外的ADC
	\end {enumerate}
	
\section {论文结构与工作安排}


