TimeQuest Timing Analyzer report for I2C
Thu Jul  5 12:50:46 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SYNCED_CLK'
 12. Slow Model Setup: 'CLK'
 13. Slow Model Hold: 'CLK'
 14. Slow Model Hold: 'SYNCED_CLK'
 15. Slow Model Minimum Pulse Width: 'CLK'
 16. Slow Model Minimum Pulse Width: 'SYNCED_CLK'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'CLK'
 27. Fast Model Setup: 'SYNCED_CLK'
 28. Fast Model Hold: 'CLK'
 29. Fast Model Hold: 'SYNCED_CLK'
 30. Fast Model Minimum Pulse Width: 'CLK'
 31. Fast Model Minimum Pulse Width: 'SYNCED_CLK'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; I2C                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }        ;
; SYNCED_CLK ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SYNCED_CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 423.73 MHz ; 423.73 MHz      ; SYNCED_CLK ;                                                               ;
; 843.17 MHz ; 380.08 MHz      ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow Model Setup Summary            ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; SYNCED_CLK ; -1.360 ; -13.573       ;
; CLK        ; -1.133 ; -1.133        ;
+------------+--------+---------------+


+------------------------------------+
; Slow Model Hold Summary            ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; CLK        ; 0.345 ; 0.000         ;
; SYNCED_CLK ; 0.445 ; 0.000         ;
+------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; CLK        ; -1.631 ; -4.075           ;
; SYNCED_CLK ; -0.611 ; -18.330          ;
+------------+--------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SYNCED_CLK'                                                                                                                                               ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.360 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 2.397      ;
; -1.281 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 2.319      ;
; -1.167 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 2.204      ;
; -1.004 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 2.041      ;
; -0.998 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 2.035      ;
; -0.979 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 2.016      ;
; -0.973 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 2.010      ;
; -0.968 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 2.005      ;
; -0.967 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 2.004      ;
; -0.949 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 1.986      ;
; -0.945 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 1.982      ;
; -0.942 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 1.979      ;
; -0.934 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 1.971      ;
; -0.928 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 1.965      ;
; -0.927 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.965      ;
; -0.900 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.938      ;
; -0.886 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.924      ;
; -0.868 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.906      ;
; -0.851 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.889      ;
; -0.849 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 1.886      ;
; -0.847 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 1.884      ;
; -0.799 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.837      ;
; -0.799 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.837      ;
; -0.787 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.825      ;
; -0.769 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.807      ;
; -0.768 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.806      ;
; -0.768 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.806      ;
; -0.767 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.805      ;
; -0.759 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.797      ;
; -0.712 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.750      ;
; -0.709 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.747      ;
; -0.705 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.743      ;
; -0.704 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.742      ;
; -0.689 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.727      ;
; -0.670 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.708      ;
; -0.667 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.705      ;
; -0.657 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.696      ;
; -0.655 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.694      ;
; -0.655 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.694      ;
; -0.654 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.693      ;
; -0.653 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.692      ;
; -0.653 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.692      ;
; -0.650 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 1.687      ;
; -0.650 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 1.687      ;
; -0.649 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.687      ;
; -0.648 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.687      ;
; -0.645 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 1.682      ;
; -0.645 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 1.682      ;
; -0.639 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 1.676      ;
; -0.639 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 1.676      ;
; -0.636 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.675      ;
; -0.567 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.605      ;
; -0.564 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.602      ;
; -0.564 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.602      ;
; -0.562 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.600      ;
; -0.555 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.593      ;
; -0.550 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.588      ;
; -0.532 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.570      ;
; -0.530 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.568      ;
; -0.527 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.565      ;
; 0.307  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.731      ;
+--------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                  ;
+--------+-----------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.133 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.601      ; 2.272      ;
; -1.082 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.601      ; 2.221      ;
; -1.051 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.600      ; 2.189      ;
; -1.011 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.601      ; 2.150      ;
; -1.002 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.600      ; 2.140      ;
; -0.990 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.600      ; 2.128      ;
; -0.960 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.601      ; 2.099      ;
; -0.880 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.600      ; 2.018      ;
; -0.820 ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.601      ; 1.959      ;
; -0.750 ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.600      ; 1.888      ;
; -0.618 ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.601      ; 1.757      ;
; -0.093 ; CLK                                           ; I2C_Control:DUT1|NEW_CODE ; CLK          ; CLK         ; 0.500        ; 2.835      ; 3.466      ;
; 0.407  ; CLK                                           ; I2C_Control:DUT1|NEW_CODE ; CLK          ; CLK         ; 1.000        ; 2.835      ; 3.466      ;
+--------+-----------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                  ;
+-------+-----------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.345 ; CLK                                           ; I2C_Control:DUT1|NEW_CODE ; CLK          ; CLK         ; 0.000        ; 2.835      ; 3.466      ;
; 0.845 ; CLK                                           ; I2C_Control:DUT1|NEW_CODE ; CLK          ; CLK         ; -0.500       ; 2.835      ; 3.466      ;
; 1.370 ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.601      ; 1.757      ;
; 1.502 ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.600      ; 1.888      ;
; 1.572 ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.601      ; 1.959      ;
; 1.632 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.600      ; 2.018      ;
; 1.712 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.601      ; 2.099      ;
; 1.742 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.600      ; 2.128      ;
; 1.754 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.600      ; 2.140      ;
; 1.763 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.601      ; 2.150      ;
; 1.803 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.600      ; 2.189      ;
; 1.834 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.601      ; 2.221      ;
; 1.885 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.601      ; 2.272      ;
+-------+-----------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SYNCED_CLK'                                                                                                                                               ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.731      ;
; 0.994 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.280      ;
; 1.279 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.565      ;
; 1.282 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.568      ;
; 1.284 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.570      ;
; 1.295 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.581      ;
; 1.302 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.588      ;
; 1.307 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.593      ;
; 1.314 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.600      ;
; 1.316 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.602      ;
; 1.317 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.603      ;
; 1.319 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.605      ;
; 1.388 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.675      ;
; 1.391 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 1.676      ;
; 1.391 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 1.676      ;
; 1.397 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 1.682      ;
; 1.397 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 1.682      ;
; 1.400 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.687      ;
; 1.401 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.687      ;
; 1.402 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 1.687      ;
; 1.402 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 1.687      ;
; 1.405 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.692      ;
; 1.405 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.692      ;
; 1.406 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.693      ;
; 1.407 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.694      ;
; 1.407 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.694      ;
; 1.409 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.696      ;
; 1.419 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.705      ;
; 1.422 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.708      ;
; 1.441 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.727      ;
; 1.456 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.742      ;
; 1.457 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.743      ;
; 1.461 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.747      ;
; 1.464 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.750      ;
; 1.497 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 1.782      ;
; 1.511 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.797      ;
; 1.519 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.805      ;
; 1.539 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.825      ;
; 1.551 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.837      ;
; 1.551 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.837      ;
; 1.552 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.838      ;
; 1.586 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.872      ;
; 1.599 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 1.884      ;
; 1.601 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 1.886      ;
; 1.603 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.889      ;
; 1.620 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.906      ;
; 1.652 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.938      ;
; 1.680 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 1.965      ;
; 1.686 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 1.971      ;
; 1.694 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 1.979      ;
; 1.697 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 1.982      ;
; 1.701 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 1.986      ;
; 1.701 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 1.986      ;
; 1.719 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 2.004      ;
; 1.725 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 2.010      ;
; 1.731 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 2.016      ;
; 1.732 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 2.017      ;
; 1.750 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 2.035      ;
; 1.756 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 2.041      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLK   ; Rise       ; CLK                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; I2C_Control:DUT1|NEW_CODE ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; I2C_Control:DUT1|NEW_CODE ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; SYNCED_CLK                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; SYNCED_CLK                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|NEW_CODE|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|NEW_CODE|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; SYNCED_CLK|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SYNCED_CLK|clk            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SYNCED_CLK'                                                                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|PARITY_BIT|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|PARITY_BIT|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|START|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|START|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|STOP|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|STOP|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; SYNCED_CLK|regout                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; SYNCED_CLK|regout                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; SYNCED_CLK~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; SYNCED_CLK~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; SYNCED_CLK~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; SYNCED_CLK~clkctrl|outclk                     ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CLK       ; CLK        ; 0.593 ; 0.593 ; Rise       ; CLK             ;
; SCLK      ; CLK        ; 3.976 ; 3.976 ; Rise       ; CLK             ;
; RST       ; SYNCED_CLK ; 6.090 ; 6.090 ; Fall       ; SYNCED_CLK      ;
; SDATA     ; SYNCED_CLK ; 6.259 ; 6.259 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CLK       ; CLK        ; -0.345 ; -0.345 ; Rise       ; CLK             ;
; SCLK      ; CLK        ; -3.728 ; -3.728 ; Rise       ; CLK             ;
; RST       ; SYNCED_CLK ; -5.801 ; -5.801 ; Fall       ; SYNCED_CLK      ;
; SDATA     ; SYNCED_CLK ; -5.688 ; -5.688 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; NEW_CODE  ; CLK        ; 9.117 ; 9.117 ; Rise       ; CLK             ;
; CODE[*]   ; SYNCED_CLK ; 8.291 ; 8.291 ; Fall       ; SYNCED_CLK      ;
;  CODE[0]  ; SYNCED_CLK ; 7.612 ; 7.612 ; Fall       ; SYNCED_CLK      ;
;  CODE[1]  ; SYNCED_CLK ; 7.642 ; 7.642 ; Fall       ; SYNCED_CLK      ;
;  CODE[2]  ; SYNCED_CLK ; 8.290 ; 8.290 ; Fall       ; SYNCED_CLK      ;
;  CODE[3]  ; SYNCED_CLK ; 8.291 ; 8.291 ; Fall       ; SYNCED_CLK      ;
;  CODE[4]  ; SYNCED_CLK ; 8.278 ; 8.278 ; Fall       ; SYNCED_CLK      ;
;  CODE[5]  ; SYNCED_CLK ; 8.249 ; 8.249 ; Fall       ; SYNCED_CLK      ;
;  CODE[6]  ; SYNCED_CLK ; 8.286 ; 8.286 ; Fall       ; SYNCED_CLK      ;
;  CODE[7]  ; SYNCED_CLK ; 7.380 ; 7.380 ; Fall       ; SYNCED_CLK      ;
;  CODE[8]  ; SYNCED_CLK ; 7.676 ; 7.676 ; Fall       ; SYNCED_CLK      ;
;  CODE[9]  ; SYNCED_CLK ; 7.673 ; 7.673 ; Fall       ; SYNCED_CLK      ;
;  CODE[10] ; SYNCED_CLK ; 7.686 ; 7.686 ; Fall       ; SYNCED_CLK      ;
;  CODE[11] ; SYNCED_CLK ; 7.703 ; 7.703 ; Fall       ; SYNCED_CLK      ;
;  CODE[12] ; SYNCED_CLK ; 7.732 ; 7.732 ; Fall       ; SYNCED_CLK      ;
;  CODE[13] ; SYNCED_CLK ; 7.728 ; 7.728 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; NEW_CODE  ; CLK        ; 9.117 ; 9.117 ; Rise       ; CLK             ;
; CODE[*]   ; SYNCED_CLK ; 6.675 ; 6.675 ; Fall       ; SYNCED_CLK      ;
;  CODE[0]  ; SYNCED_CLK ; 7.117 ; 7.117 ; Fall       ; SYNCED_CLK      ;
;  CODE[1]  ; SYNCED_CLK ; 7.147 ; 7.147 ; Fall       ; SYNCED_CLK      ;
;  CODE[2]  ; SYNCED_CLK ; 7.231 ; 7.231 ; Fall       ; SYNCED_CLK      ;
;  CODE[3]  ; SYNCED_CLK ; 7.233 ; 7.233 ; Fall       ; SYNCED_CLK      ;
;  CODE[4]  ; SYNCED_CLK ; 6.675 ; 6.675 ; Fall       ; SYNCED_CLK      ;
;  CODE[5]  ; SYNCED_CLK ; 6.678 ; 6.678 ; Fall       ; SYNCED_CLK      ;
;  CODE[6]  ; SYNCED_CLK ; 6.679 ; 6.679 ; Fall       ; SYNCED_CLK      ;
;  CODE[7]  ; SYNCED_CLK ; 6.999 ; 6.999 ; Fall       ; SYNCED_CLK      ;
;  CODE[8]  ; SYNCED_CLK ; 7.300 ; 7.300 ; Fall       ; SYNCED_CLK      ;
;  CODE[9]  ; SYNCED_CLK ; 7.299 ; 7.299 ; Fall       ; SYNCED_CLK      ;
;  CODE[10] ; SYNCED_CLK ; 7.313 ; 7.313 ; Fall       ; SYNCED_CLK      ;
;  CODE[11] ; SYNCED_CLK ; 7.318 ; 7.318 ; Fall       ; SYNCED_CLK      ;
;  CODE[12] ; SYNCED_CLK ; 7.358 ; 7.358 ; Fall       ; SYNCED_CLK      ;
;  CODE[13] ; SYNCED_CLK ; 7.347 ; 7.347 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------+
; Fast Model Setup Summary            ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; CLK        ; -0.017 ; -0.017        ;
; SYNCED_CLK ; 0.075  ; 0.000         ;
+------------+--------+---------------+


+-------------------------------------+
; Fast Model Hold Summary             ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; CLK        ; -0.368 ; -0.368        ;
; SYNCED_CLK ; 0.215  ; 0.000         ;
+------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; CLK        ; -1.380 ; -3.380           ;
; SYNCED_CLK ; -0.500 ; -15.000          ;
+------------+--------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                  ;
+--------+-----------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.017 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.336      ; 0.885      ;
; -0.001 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.335      ; 0.868      ;
; 0.001  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.336      ; 0.867      ;
; 0.018  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.335      ; 0.849      ;
; 0.049  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.336      ; 0.819      ;
; 0.053  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.335      ; 0.814      ;
; 0.065  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.336      ; 0.803      ;
; 0.078  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.335      ; 0.789      ;
; 0.087  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.336      ; 0.781      ;
; 0.124  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.335      ; 0.743      ;
; 0.166  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.336      ; 0.702      ;
; 0.748  ; CLK                                           ; I2C_Control:DUT1|NEW_CODE ; CLK          ; CLK         ; 0.500        ; 1.772      ; 1.556      ;
; 1.248  ; CLK                                           ; I2C_Control:DUT1|NEW_CODE ; CLK          ; CLK         ; 1.000        ; 1.772      ; 1.556      ;
+--------+-----------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SYNCED_CLK'                                                                                                                                              ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.075 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.956      ;
; 0.105 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.927      ;
; 0.127 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.904      ;
; 0.196 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.835      ;
; 0.202 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.829      ;
; 0.204 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.827      ;
; 0.205 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.826      ;
; 0.212 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.819      ;
; 0.212 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.819      ;
; 0.215 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.816      ;
; 0.217 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.814      ;
; 0.221 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.810      ;
; 0.225 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.806      ;
; 0.228 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.803      ;
; 0.243 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.789      ;
; 0.246 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.786      ;
; 0.249 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.782      ;
; 0.250 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.782      ;
; 0.250 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.782      ;
; 0.259 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.773      ;
; 0.272 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.759      ;
; 0.300 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.732      ;
; 0.303 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.729      ;
; 0.305 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.727      ;
; 0.305 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.727      ;
; 0.310 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.722      ;
; 0.310 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.722      ;
; 0.310 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.722      ;
; 0.311 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.721      ;
; 0.314 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.718      ;
; 0.315 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.717      ;
; 0.316 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.716      ;
; 0.317 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.715      ;
; 0.317 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.715      ;
; 0.320 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.712      ;
; 0.322 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.710      ;
; 0.325 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.707      ;
; 0.332 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 0.701      ;
; 0.333 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 0.700      ;
; 0.333 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 0.700      ;
; 0.346 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 0.687      ;
; 0.347 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 0.686      ;
; 0.348 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.683      ;
; 0.350 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.681      ;
; 0.350 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.681      ;
; 0.351 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 0.682      ;
; 0.352 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.679      ;
; 0.352 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 0.681      ;
; 0.355 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.676      ;
; 0.357 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 0.674      ;
; 0.358 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.674      ;
; 0.360 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 0.673      ;
; 0.361 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.671      ;
; 0.366 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.666      ;
; 0.368 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.664      ;
; 0.378 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.654      ;
; 0.390 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.642      ;
; 0.390 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.642      ;
; 0.402 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.630      ;
; 0.403 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.629      ;
; 0.665 ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.367      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                   ;
+--------+-----------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.368 ; CLK                                           ; I2C_Control:DUT1|NEW_CODE ; CLK          ; CLK         ; 0.000        ; 1.772      ; 1.556      ;
; 0.132  ; CLK                                           ; I2C_Control:DUT1|NEW_CODE ; CLK          ; CLK         ; -0.500       ; 1.772      ; 1.556      ;
; 0.714  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.336      ; 0.702      ;
; 0.756  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.335      ; 0.743      ;
; 0.793  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.336      ; 0.781      ;
; 0.802  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.335      ; 0.789      ;
; 0.815  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.336      ; 0.803      ;
; 0.827  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.335      ; 0.814      ;
; 0.831  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.336      ; 0.819      ;
; 0.862  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.335      ; 0.849      ;
; 0.879  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.336      ; 0.867      ;
; 0.881  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.335      ; 0.868      ;
; 0.897  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.336      ; 0.885      ;
+--------+-----------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SYNCED_CLK'                                                                                                                                               ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.395 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.547      ;
; 0.477 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.629      ;
; 0.478 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.630      ;
; 0.490 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.642      ;
; 0.491 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.643      ;
; 0.502 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.654      ;
; 0.507 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.659      ;
; 0.512 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.666      ;
; 0.519 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.671      ;
; 0.520 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 0.673      ;
; 0.522 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.674      ;
; 0.523 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.674      ;
; 0.525 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.676      ;
; 0.528 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.679      ;
; 0.528 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 0.681      ;
; 0.529 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 0.682      ;
; 0.530 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.681      ;
; 0.530 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.681      ;
; 0.532 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.683      ;
; 0.533 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 0.686      ;
; 0.534 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 0.687      ;
; 0.547 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 0.700      ;
; 0.547 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 0.700      ;
; 0.548 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 0.701      ;
; 0.555 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.707      ;
; 0.558 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.710      ;
; 0.560 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.712      ;
; 0.565 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.716      ;
; 0.565 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.717      ;
; 0.566 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.718      ;
; 0.569 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.722      ;
; 0.570 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.722      ;
; 0.570 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.722      ;
; 0.571 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.723      ;
; 0.575 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.727      ;
; 0.577 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.729      ;
; 0.580 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.732      ;
; 0.608 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.759      ;
; 0.621 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.773      ;
; 0.622 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.774      ;
; 0.630 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.782      ;
; 0.631 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.782      ;
; 0.634 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.786      ;
; 0.638 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.789      ;
; 0.645 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.796      ;
; 0.652 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.803      ;
; 0.655 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.806      ;
; 0.659 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.810      ;
; 0.663 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.814      ;
; 0.665 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.816      ;
; 0.668 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.819      ;
; 0.668 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.819      ;
; 0.676 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.827      ;
; 0.678 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.829      ;
; 0.684 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 0.835      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; I2C_Control:DUT1|NEW_CODE ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; I2C_Control:DUT1|NEW_CODE ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; SYNCED_CLK                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; SYNCED_CLK                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|NEW_CODE|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|NEW_CODE|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; SYNCED_CLK|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SYNCED_CLK|clk            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SYNCED_CLK'                                                                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|PARITY_BIT  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|STOP        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|PARITY_BIT|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|PARITY_BIT|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|START|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|START|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|STOP|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|STOP|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; SYNCED_CLK|regout                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; SYNCED_CLK|regout                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; SYNCED_CLK~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; SYNCED_CLK~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; SYNCED_CLK~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; SYNCED_CLK~clkctrl|outclk                     ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CLK       ; CLK        ; -0.248 ; -0.248 ; Rise       ; CLK             ;
; SCLK      ; CLK        ; 1.824  ; 1.824  ; Rise       ; CLK             ;
; RST       ; SYNCED_CLK ; 2.885  ; 2.885  ; Fall       ; SYNCED_CLK      ;
; SDATA     ; SYNCED_CLK ; 2.840  ; 2.840  ; Fall       ; SYNCED_CLK      ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CLK       ; CLK        ; 0.368  ; 0.368  ; Rise       ; CLK             ;
; SCLK      ; CLK        ; -1.704 ; -1.704 ; Rise       ; CLK             ;
; RST       ; SYNCED_CLK ; -2.739 ; -2.739 ; Fall       ; SYNCED_CLK      ;
; SDATA     ; SYNCED_CLK ; -2.602 ; -2.602 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; NEW_CODE  ; CLK        ; 4.719 ; 4.719 ; Rise       ; CLK             ;
; CODE[*]   ; SYNCED_CLK ; 4.123 ; 4.123 ; Fall       ; SYNCED_CLK      ;
;  CODE[0]  ; SYNCED_CLK ; 3.845 ; 3.845 ; Fall       ; SYNCED_CLK      ;
;  CODE[1]  ; SYNCED_CLK ; 3.875 ; 3.875 ; Fall       ; SYNCED_CLK      ;
;  CODE[2]  ; SYNCED_CLK ; 4.111 ; 4.111 ; Fall       ; SYNCED_CLK      ;
;  CODE[3]  ; SYNCED_CLK ; 4.106 ; 4.106 ; Fall       ; SYNCED_CLK      ;
;  CODE[4]  ; SYNCED_CLK ; 4.120 ; 4.120 ; Fall       ; SYNCED_CLK      ;
;  CODE[5]  ; SYNCED_CLK ; 4.123 ; 4.123 ; Fall       ; SYNCED_CLK      ;
;  CODE[6]  ; SYNCED_CLK ; 4.123 ; 4.123 ; Fall       ; SYNCED_CLK      ;
;  CODE[7]  ; SYNCED_CLK ; 3.785 ; 3.785 ; Fall       ; SYNCED_CLK      ;
;  CODE[8]  ; SYNCED_CLK ; 3.868 ; 3.868 ; Fall       ; SYNCED_CLK      ;
;  CODE[9]  ; SYNCED_CLK ; 3.865 ; 3.865 ; Fall       ; SYNCED_CLK      ;
;  CODE[10] ; SYNCED_CLK ; 3.879 ; 3.879 ; Fall       ; SYNCED_CLK      ;
;  CODE[11] ; SYNCED_CLK ; 3.894 ; 3.894 ; Fall       ; SYNCED_CLK      ;
;  CODE[12] ; SYNCED_CLK ; 3.922 ; 3.922 ; Fall       ; SYNCED_CLK      ;
;  CODE[13] ; SYNCED_CLK ; 3.921 ; 3.921 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; NEW_CODE  ; CLK        ; 4.719 ; 4.719 ; Rise       ; CLK             ;
; CODE[*]   ; SYNCED_CLK ; 3.515 ; 3.515 ; Fall       ; SYNCED_CLK      ;
;  CODE[0]  ; SYNCED_CLK ; 3.660 ; 3.660 ; Fall       ; SYNCED_CLK      ;
;  CODE[1]  ; SYNCED_CLK ; 3.688 ; 3.688 ; Fall       ; SYNCED_CLK      ;
;  CODE[2]  ; SYNCED_CLK ; 3.709 ; 3.709 ; Fall       ; SYNCED_CLK      ;
;  CODE[3]  ; SYNCED_CLK ; 3.712 ; 3.712 ; Fall       ; SYNCED_CLK      ;
;  CODE[4]  ; SYNCED_CLK ; 3.515 ; 3.515 ; Fall       ; SYNCED_CLK      ;
;  CODE[5]  ; SYNCED_CLK ; 3.517 ; 3.517 ; Fall       ; SYNCED_CLK      ;
;  CODE[6]  ; SYNCED_CLK ; 3.518 ; 3.518 ; Fall       ; SYNCED_CLK      ;
;  CODE[7]  ; SYNCED_CLK ; 3.650 ; 3.650 ; Fall       ; SYNCED_CLK      ;
;  CODE[8]  ; SYNCED_CLK ; 3.739 ; 3.739 ; Fall       ; SYNCED_CLK      ;
;  CODE[9]  ; SYNCED_CLK ; 3.737 ; 3.737 ; Fall       ; SYNCED_CLK      ;
;  CODE[10] ; SYNCED_CLK ; 3.749 ; 3.749 ; Fall       ; SYNCED_CLK      ;
;  CODE[11] ; SYNCED_CLK ; 3.755 ; 3.755 ; Fall       ; SYNCED_CLK      ;
;  CODE[12] ; SYNCED_CLK ; 3.794 ; 3.794 ; Fall       ; SYNCED_CLK      ;
;  CODE[13] ; SYNCED_CLK ; 3.784 ; 3.784 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -1.360  ; -0.368 ; N/A      ; N/A     ; -1.631              ;
;  CLK             ; -1.133  ; -0.368 ; N/A      ; N/A     ; -1.631              ;
;  SYNCED_CLK      ; -1.360  ; 0.215  ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS  ; -14.706 ; -0.368 ; 0.0      ; 0.0     ; -22.405             ;
;  CLK             ; -1.133  ; -0.368 ; N/A      ; N/A     ; -4.075              ;
;  SYNCED_CLK      ; -13.573 ; 0.000  ; N/A      ; N/A     ; -18.330             ;
+------------------+---------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CLK       ; CLK        ; 0.593 ; 0.593 ; Rise       ; CLK             ;
; SCLK      ; CLK        ; 3.976 ; 3.976 ; Rise       ; CLK             ;
; RST       ; SYNCED_CLK ; 6.090 ; 6.090 ; Fall       ; SYNCED_CLK      ;
; SDATA     ; SYNCED_CLK ; 6.259 ; 6.259 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CLK       ; CLK        ; 0.368  ; 0.368  ; Rise       ; CLK             ;
; SCLK      ; CLK        ; -1.704 ; -1.704 ; Rise       ; CLK             ;
; RST       ; SYNCED_CLK ; -2.739 ; -2.739 ; Fall       ; SYNCED_CLK      ;
; SDATA     ; SYNCED_CLK ; -2.602 ; -2.602 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; NEW_CODE  ; CLK        ; 9.117 ; 9.117 ; Rise       ; CLK             ;
; CODE[*]   ; SYNCED_CLK ; 8.291 ; 8.291 ; Fall       ; SYNCED_CLK      ;
;  CODE[0]  ; SYNCED_CLK ; 7.612 ; 7.612 ; Fall       ; SYNCED_CLK      ;
;  CODE[1]  ; SYNCED_CLK ; 7.642 ; 7.642 ; Fall       ; SYNCED_CLK      ;
;  CODE[2]  ; SYNCED_CLK ; 8.290 ; 8.290 ; Fall       ; SYNCED_CLK      ;
;  CODE[3]  ; SYNCED_CLK ; 8.291 ; 8.291 ; Fall       ; SYNCED_CLK      ;
;  CODE[4]  ; SYNCED_CLK ; 8.278 ; 8.278 ; Fall       ; SYNCED_CLK      ;
;  CODE[5]  ; SYNCED_CLK ; 8.249 ; 8.249 ; Fall       ; SYNCED_CLK      ;
;  CODE[6]  ; SYNCED_CLK ; 8.286 ; 8.286 ; Fall       ; SYNCED_CLK      ;
;  CODE[7]  ; SYNCED_CLK ; 7.380 ; 7.380 ; Fall       ; SYNCED_CLK      ;
;  CODE[8]  ; SYNCED_CLK ; 7.676 ; 7.676 ; Fall       ; SYNCED_CLK      ;
;  CODE[9]  ; SYNCED_CLK ; 7.673 ; 7.673 ; Fall       ; SYNCED_CLK      ;
;  CODE[10] ; SYNCED_CLK ; 7.686 ; 7.686 ; Fall       ; SYNCED_CLK      ;
;  CODE[11] ; SYNCED_CLK ; 7.703 ; 7.703 ; Fall       ; SYNCED_CLK      ;
;  CODE[12] ; SYNCED_CLK ; 7.732 ; 7.732 ; Fall       ; SYNCED_CLK      ;
;  CODE[13] ; SYNCED_CLK ; 7.728 ; 7.728 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; NEW_CODE  ; CLK        ; 4.719 ; 4.719 ; Rise       ; CLK             ;
; CODE[*]   ; SYNCED_CLK ; 3.515 ; 3.515 ; Fall       ; SYNCED_CLK      ;
;  CODE[0]  ; SYNCED_CLK ; 3.660 ; 3.660 ; Fall       ; SYNCED_CLK      ;
;  CODE[1]  ; SYNCED_CLK ; 3.688 ; 3.688 ; Fall       ; SYNCED_CLK      ;
;  CODE[2]  ; SYNCED_CLK ; 3.709 ; 3.709 ; Fall       ; SYNCED_CLK      ;
;  CODE[3]  ; SYNCED_CLK ; 3.712 ; 3.712 ; Fall       ; SYNCED_CLK      ;
;  CODE[4]  ; SYNCED_CLK ; 3.515 ; 3.515 ; Fall       ; SYNCED_CLK      ;
;  CODE[5]  ; SYNCED_CLK ; 3.517 ; 3.517 ; Fall       ; SYNCED_CLK      ;
;  CODE[6]  ; SYNCED_CLK ; 3.518 ; 3.518 ; Fall       ; SYNCED_CLK      ;
;  CODE[7]  ; SYNCED_CLK ; 3.650 ; 3.650 ; Fall       ; SYNCED_CLK      ;
;  CODE[8]  ; SYNCED_CLK ; 3.739 ; 3.739 ; Fall       ; SYNCED_CLK      ;
;  CODE[9]  ; SYNCED_CLK ; 3.737 ; 3.737 ; Fall       ; SYNCED_CLK      ;
;  CODE[10] ; SYNCED_CLK ; 3.749 ; 3.749 ; Fall       ; SYNCED_CLK      ;
;  CODE[11] ; SYNCED_CLK ; 3.755 ; 3.755 ; Fall       ; SYNCED_CLK      ;
;  CODE[12] ; SYNCED_CLK ; 3.794 ; 3.794 ; Fall       ; SYNCED_CLK      ;
;  CODE[13] ; SYNCED_CLK ; 3.784 ; 3.784 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; CLK        ; CLK        ; 1        ; 1        ; 0        ; 0        ;
; SYNCED_CLK ; CLK        ; 0        ; 11       ; 0        ; 0        ;
; SYNCED_CLK ; SYNCED_CLK ; 0        ; 0        ; 0        ; 81       ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; CLK        ; CLK        ; 1        ; 1        ; 0        ; 0        ;
; SYNCED_CLK ; CLK        ; 0        ; 11       ; 0        ; 0        ;
; SYNCED_CLK ; SYNCED_CLK ; 0        ; 0        ; 0        ; 81       ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 27    ; 27   ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 57    ; 57   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jul  5 12:50:45 2018
Info: Command: quartus_sta I2C -c I2C
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'I2C.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name SYNCED_CLK SYNCED_CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.360
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.360       -13.573 SYNCED_CLK 
    Info (332119):    -1.133        -1.133 CLK 
Info (332146): Worst-case hold slack is 0.345
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.345         0.000 CLK 
    Info (332119):     0.445         0.000 SYNCED_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631        -4.075 CLK 
    Info (332119):    -0.611       -18.330 SYNCED_CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.017
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.017        -0.017 CLK 
    Info (332119):     0.075         0.000 SYNCED_CLK 
Info (332146): Worst-case hold slack is -0.368
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.368        -0.368 CLK 
    Info (332119):     0.215         0.000 SYNCED_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -3.380 CLK 
    Info (332119):    -0.500       -15.000 SYNCED_CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 506 megabytes
    Info: Processing ended: Thu Jul  5 12:50:46 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


