Analysis & Synthesis report for Dadda_Multiplier
Sat Nov 09 17:55:44 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. General Register Statistics
  9. Port Connectivity Checks: "Brent_Kung_Adder:bkadder|xor_gate:\gen_10:0:oth_bit_sum:uut_1"
 10. Port Connectivity Checks: "Brent_Kung_Adder:bkadder"
 11. Port Connectivity Checks: "Pass:\gen_s2_R1:4:gen_s2_R1_1:5:uut_s2_R1"
 12. Post-Synthesis Netlist Statistics for Top Partition
 13. Elapsed Time Per Partition
 14. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                  ;
+---------------------------------+---------------------------------------------+
; Analysis & Synthesis Status     ; Successful - Sat Nov 09 17:55:44 2019       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; Dadda_Multiplier                            ;
; Top-level Entity Name           ; Dadda_Multiplier                            ;
; Family                          ; Cyclone V                                   ;
; Logic utilization (in ALMs)     ; N/A                                         ;
; Total registers                 ; 0                                           ;
; Total pins                      ; 64                                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0                                           ;
; Total DSP Blocks                ; 0                                           ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0                                           ;
; Total DLLs                      ; 0                                           ;
+---------------------------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                             ;
+---------------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                          ; Setting            ; Default Value      ;
+---------------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                          ; 5CGXFC7C7F23C8     ;                    ;
; Top-level entity name                                                           ; Dadda_Multiplier   ; Dadda_Multiplier   ;
; Family name                                                                     ; Cyclone V          ; Cyclone V          ;
; Use smart compilation                                                           ; Off                ; Off                ;
; Enable parallel Assembler and Timing Analyzer during compilation                ; On                 ; On                 ;
; Enable compact report table                                                     ; Off                ; Off                ;
; Restructure Multiplexers                                                        ; Auto               ; Auto               ;
; MLAB Add Timing Constraints For Mixed-Port Feed-Through Mode Setting Don't Care ; Off                ; Off                ;
; Create Debugging Nodes for IP Cores                                             ; Off                ; Off                ;
; Preserve fewer node names                                                       ; On                 ; On                 ;
; Intel FPGA IP Evaluation Mode                                                   ; Enable             ; Enable             ;
; Verilog Version                                                                 ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                                    ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                        ; Auto               ; Auto               ;
; Safe State Machine                                                              ; Off                ; Off                ;
; Extract Verilog State Machines                                                  ; On                 ; On                 ;
; Extract VHDL State Machines                                                     ; On                 ; On                 ;
; Ignore Verilog initial constructs                                               ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                      ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                                  ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                         ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                       ; On                 ; On                 ;
; Parallel Synthesis                                                              ; On                 ; On                 ;
; DSP Block Balancing                                                             ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                              ; On                 ; On                 ;
; Power-Up Don't Care                                                             ; On                 ; On                 ;
; Remove Redundant Logic Cells                                                    ; Off                ; Off                ;
; Remove Duplicate Registers                                                      ; On                 ; On                 ;
; Ignore CARRY Buffers                                                            ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                          ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                           ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                       ; Off                ; Off                ;
; Ignore LCELL Buffers                                                            ; Off                ; Off                ;
; Ignore SOFT Buffers                                                             ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                                  ; Off                ; Off                ;
; Optimization Technique                                                          ; Balanced           ; Balanced           ;
; Carry Chain Length                                                              ; 70                 ; 70                 ;
; Auto Carry Chains                                                               ; On                 ; On                 ;
; Auto Open-Drain Pins                                                            ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                           ; Off                ; Off                ;
; Auto ROM Replacement                                                            ; On                 ; On                 ;
; Auto RAM Replacement                                                            ; On                 ; On                 ;
; Auto DSP Block Replacement                                                      ; On                 ; On                 ;
; Auto Shift Register Replacement                                                 ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                                 ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                                   ; On                 ; On                 ;
; Strict RAM Replacement                                                          ; Off                ; Off                ;
; Allow Synchronous Control Signals                                               ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                           ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                              ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                              ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                                   ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                             ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                               ; Off                ; Off                ;
; Timing-Driven Synthesis                                                         ; On                 ; On                 ;
; Report Parameter Settings                                                       ; On                 ; On                 ;
; Report Source Assignments                                                       ; On                 ; On                 ;
; Report Connectivity Checks                                                      ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                              ; Off                ; Off                ;
; Synchronization Register Chain Length                                           ; 3                  ; 3                  ;
; Power Optimization During Synthesis                                             ; Normal compilation ; Normal compilation ;
; HDL message level                                                               ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                                 ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                        ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                              ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                       ; 100                ; 100                ;
; Clock MUX Protection                                                            ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                     ; Off                ; Off                ;
; Block Design Naming                                                             ; Auto               ; Auto               ;
; SDC constraint protection                                                       ; Off                ; Off                ;
; Synthesis Effort                                                                ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal                    ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                            ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                              ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                     ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                          ; On                 ; On                 ;
; Automatic Parallel Synthesis                                                    ; On                 ; On                 ;
; Partial Reconfiguration Bitstream ID                                            ; Off                ; Off                ;
+---------------------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                  ;
+----------------------------------+-----------------+-----------------+------------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type       ; File Name with Absolute Path                                           ; Library ;
+----------------------------------+-----------------+-----------------+------------------------------------------------------------------------+---------+
; full_Adder.vhd                   ; yes             ; User VHDL File  ; D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/full_Adder.vhd       ;         ;
; half_Adder.vhd                   ; yes             ; User VHDL File  ; D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/half_Adder.vhd       ;         ;
; nand_gate.vhd                    ; yes             ; User VHDL File  ; D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/nand_gate.vhd        ;         ;
; not_gate.vhd                     ; yes             ; User VHDL File  ; D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/not_gate.vhd         ;         ;
; and_gate.vhd                     ; yes             ; User VHDL File  ; D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/and_gate.vhd         ;         ;
; Dadda_Multiplier.vhd             ; yes             ; User VHDL File  ; D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/Dadda_Multiplier.vhd ;         ;
; Pass.vhd                         ; yes             ; User VHDL File  ; D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/Pass.vhd             ;         ;
; xor_gate.vhd                     ; yes             ; User VHDL File  ; D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/xor_gate.vhd         ;         ;
; gp.vhd                           ; yes             ; User VHDL File  ; D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/gp.vhd               ;         ;
; logic.vhd                        ; yes             ; User VHDL File  ; D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/logic.vhd            ;         ;
; black_block.vhd                  ; yes             ; User VHDL File  ; D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/black_block.vhd      ;         ;
; gray_block.vhd                   ; yes             ; User VHDL File  ; D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/gray_block.vhd       ;         ;
; Brent_Kung_Adder.vhd             ; yes             ; User VHDL File  ; D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/Brent_Kung_Adder.vhd ;         ;
+----------------------------------+-----------------+-----------------+------------------------------------------------------------------------+---------+


+-----------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary               ;
+---------------------------------------------+-------------+
; Resource                                    ; Usage       ;
+---------------------------------------------+-------------+
; Estimate of Logic utilization (ALMs needed) ; 310         ;
;                                             ;             ;
; Combinational ALUT usage for logic          ; 479         ;
;     -- 7 input functions                    ; 0           ;
;     -- 6 input functions                    ; 141         ;
;     -- 5 input functions                    ; 53          ;
;     -- 4 input functions                    ; 80          ;
;     -- <=3 input functions                  ; 205         ;
;                                             ;             ;
; Dedicated logic registers                   ; 0           ;
;                                             ;             ;
; I/O pins                                    ; 64          ;
;                                             ;             ;
; Total DSP Blocks                            ; 0           ;
;                                             ;             ;
; Maximum fan-out node                        ; A[13]~input ;
; Maximum fan-out                             ; 36          ;
; Total fan-out                               ; 2112        ;
; Average fan-out                             ; 3.48        ;
+---------------------------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                     ;
+---------------------------------------------------+---------------------+---------------------------+-------------------+------------+------+--------------+------------------------------------------------------------------------------------------+------------------+--------------+
; Compilation Hierarchy Node                        ; Combinational ALUTs ; Dedicated Logic Registers ; Block Memory Bits ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                      ; Entity Name      ; Library Name ;
+---------------------------------------------------+---------------------+---------------------------+-------------------+------------+------+--------------+------------------------------------------------------------------------------------------+------------------+--------------+
; |Dadda_Multiplier                                 ; 479 (0)             ; 0 (0)                     ; 0                 ; 0          ; 64   ; 0            ; |Dadda_Multiplier                                                                        ; Dadda_Multiplier ; work         ;
;    |Brent_Kung_Adder:bkadder|                     ; 74 (0)              ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder                                               ; Brent_Kung_Adder ; work         ;
;       |black_block:\gen_1:10:black:uut_1|         ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|black_block:\gen_1:10:black:uut_1             ; black_block      ; work         ;
;          |logic:uut_1|                            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|black_block:\gen_1:10:black:uut_1|logic:uut_1 ; logic            ; work         ;
;       |black_block:\gen_2:4:black:uut_1|          ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|black_block:\gen_2:4:black:uut_1              ; black_block      ; work         ;
;          |logic:uut_1|                            ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|black_block:\gen_2:4:black:uut_1|logic:uut_1  ; logic            ; work         ;
;       |gp:\gen_0:10:uut_1|                        ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:10:uut_1                            ; gp               ; work         ;
;          |xor_gate:uut_3|                         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:10:uut_1|xor_gate:uut_3             ; xor_gate         ; work         ;
;       |gp:\gen_0:11:uut_1|                        ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:11:uut_1                            ; gp               ; work         ;
;          |xor_gate:uut_3|                         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:11:uut_1|xor_gate:uut_3             ; xor_gate         ; work         ;
;       |gp:\gen_0:12:uut_1|                        ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:12:uut_1                            ; gp               ; work         ;
;          |nand_gate:uut_1|                        ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:12:uut_1|nand_gate:uut_1            ; nand_gate        ; work         ;
;          |xor_gate:uut_3|                         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:12:uut_1|xor_gate:uut_3             ; xor_gate         ; work         ;
;       |gp:\gen_0:16:uut_1|                        ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:16:uut_1                            ; gp               ; work         ;
;          |xor_gate:uut_3|                         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:16:uut_1|xor_gate:uut_3             ; xor_gate         ; work         ;
;       |gp:\gen_0:17:uut_1|                        ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:17:uut_1                            ; gp               ; work         ;
;          |xor_gate:uut_3|                         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:17:uut_1|xor_gate:uut_3             ; xor_gate         ; work         ;
;       |gp:\gen_0:18:uut_1|                        ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:18:uut_1                            ; gp               ; work         ;
;          |xor_gate:uut_3|                         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:18:uut_1|xor_gate:uut_3             ; xor_gate         ; work         ;
;       |gp:\gen_0:19:uut_1|                        ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:19:uut_1                            ; gp               ; work         ;
;          |xor_gate:uut_3|                         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:19:uut_1|xor_gate:uut_3             ; xor_gate         ; work         ;
;       |gp:\gen_0:1:uut_1|                         ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:1:uut_1                             ; gp               ; work         ;
;          |xor_gate:uut_3|                         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:1:uut_1|xor_gate:uut_3              ; xor_gate         ; work         ;
;       |gp:\gen_0:20:uut_1|                        ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:20:uut_1                            ; gp               ; work         ;
;          |xor_gate:uut_3|                         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:20:uut_1|xor_gate:uut_3             ; xor_gate         ; work         ;
;       |gp:\gen_0:21:uut_1|                        ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:21:uut_1                            ; gp               ; work         ;
;          |xor_gate:uut_3|                         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:21:uut_1|xor_gate:uut_3             ; xor_gate         ; work         ;
;       |gp:\gen_0:22:uut_1|                        ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:22:uut_1                            ; gp               ; work         ;
;          |nand_gate:uut_1|                        ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:22:uut_1|nand_gate:uut_1            ; nand_gate        ; work         ;
;          |xor_gate:uut_3|                         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:22:uut_1|xor_gate:uut_3             ; xor_gate         ; work         ;
;       |gp:\gen_0:24:uut_1|                        ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:24:uut_1                            ; gp               ; work         ;
;          |xor_gate:uut_3|                         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:24:uut_1|xor_gate:uut_3             ; xor_gate         ; work         ;
;       |gp:\gen_0:25:uut_1|                        ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:25:uut_1                            ; gp               ; work         ;
;          |xor_gate:uut_3|                         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:25:uut_1|xor_gate:uut_3             ; xor_gate         ; work         ;
;       |gp:\gen_0:28:uut_1|                        ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:28:uut_1                            ; gp               ; work         ;
;          |xor_gate:uut_3|                         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:28:uut_1|xor_gate:uut_3             ; xor_gate         ; work         ;
;       |gp:\gen_0:29:uut_1|                        ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:29:uut_1                            ; gp               ; work         ;
;          |xor_gate:uut_3|                         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:29:uut_1|xor_gate:uut_3             ; xor_gate         ; work         ;
;       |gp:\gen_0:9:uut_1|                         ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:9:uut_1                             ; gp               ; work         ;
;          |nand_gate:uut_1|                        ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:9:uut_1|nand_gate:uut_1             ; nand_gate        ; work         ;
;          |xor_gate:uut_3|                         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gp:\gen_0:9:uut_1|xor_gate:uut_3              ; xor_gate         ; work         ;
;       |gray_block:\gen_2:0:gray:uut_1|            ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gray_block:\gen_2:0:gray:uut_1                ; gray_block       ; work         ;
;          |logic:uut_1|                            ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gray_block:\gen_2:0:gray:uut_1|logic:uut_1    ; logic            ; work         ;
;       |gray_block:\gen_7:0:uut_1|                 ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gray_block:\gen_7:0:uut_1                     ; gray_block       ; work         ;
;          |logic:uut_1|                            ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gray_block:\gen_7:0:uut_1|logic:uut_1         ; logic            ; work         ;
;       |gray_block:\gen_7:1:uut_1|                 ; 4 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gray_block:\gen_7:1:uut_1                     ; gray_block       ; work         ;
;          |logic:uut_1|                            ; 4 (4)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gray_block:\gen_7:1:uut_1|logic:uut_1         ; logic            ; work         ;
;       |gray_block:\gen_7:2:uut_1|                 ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gray_block:\gen_7:2:uut_1                     ; gray_block       ; work         ;
;          |logic:uut_1|                            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gray_block:\gen_7:2:uut_1|logic:uut_1         ; logic            ; work         ;
;       |gray_block:\gen_8:0:uut_1|                 ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gray_block:\gen_8:0:uut_1                     ; gray_block       ; work         ;
;          |logic:uut_1|                            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gray_block:\gen_8:0:uut_1|logic:uut_1         ; logic            ; work         ;
;       |gray_block:\gen_8:1:uut_1|                 ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gray_block:\gen_8:1:uut_1                     ; gray_block       ; work         ;
;          |logic:uut_1|                            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gray_block:\gen_8:1:uut_1|logic:uut_1         ; logic            ; work         ;
;       |gray_block:\gen_8:3:uut_1|                 ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gray_block:\gen_8:3:uut_1                     ; gray_block       ; work         ;
;          |logic:uut_1|                            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gray_block:\gen_8:3:uut_1|logic:uut_1         ; logic            ; work         ;
;       |gray_block:\gen_8:4:uut_1|                 ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gray_block:\gen_8:4:uut_1                     ; gray_block       ; work         ;
;          |logic:uut_1|                            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gray_block:\gen_8:4:uut_1|logic:uut_1         ; logic            ; work         ;
;       |gray_block:\gen_8:5:uut_1|                 ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gray_block:\gen_8:5:uut_1                     ; gray_block       ; work         ;
;          |logic:uut_1|                            ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gray_block:\gen_8:5:uut_1|logic:uut_1         ; logic            ; work         ;
;       |gray_block:\gen_8:6:uut_1|                 ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gray_block:\gen_8:6:uut_1                     ; gray_block       ; work         ;
;          |logic:uut_1|                            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gray_block:\gen_8:6:uut_1|logic:uut_1         ; logic            ; work         ;
;       |gray_block:\gen_9:10:uut_1|                ; 2 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gray_block:\gen_9:10:uut_1                    ; gray_block       ; work         ;
;          |logic:uut_1|                            ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gray_block:\gen_9:10:uut_1|logic:uut_1        ; logic            ; work         ;
;       |gray_block:\gen_9:14:uut_1|                ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gray_block:\gen_9:14:uut_1                    ; gray_block       ; work         ;
;          |logic:uut_1|                            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gray_block:\gen_9:14:uut_1|logic:uut_1        ; logic            ; work         ;
;       |gray_block:\gen_9:2:uut_1|                 ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gray_block:\gen_9:2:uut_1                     ; gray_block       ; work         ;
;          |logic:uut_1|                            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gray_block:\gen_9:2:uut_1|logic:uut_1         ; logic            ; work         ;
;       |gray_block:\gen_9:5:uut_1|                 ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gray_block:\gen_9:5:uut_1                     ; gray_block       ; work         ;
;          |logic:uut_1|                            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gray_block:\gen_9:5:uut_1|logic:uut_1         ; logic            ; work         ;
;       |gray_block:\gen_9:6:uut_1|                 ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gray_block:\gen_9:6:uut_1                     ; gray_block       ; work         ;
;          |logic:uut_1|                            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gray_block:\gen_9:6:uut_1|logic:uut_1         ; logic            ; work         ;
;       |gray_block:\gen_9:7:uut_1|                 ; 1 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gray_block:\gen_9:7:uut_1                     ; gray_block       ; work         ;
;          |logic:uut_1|                            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|gray_block:\gen_9:7:uut_1|logic:uut_1         ; logic            ; work         ;
;       |xor_gate:\gen_10:10:rth_bit_sum:uut_1|     ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|xor_gate:\gen_10:10:rth_bit_sum:uut_1         ; xor_gate         ; work         ;
;       |xor_gate:\gen_10:11:rth_bit_sum:uut_1|     ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|xor_gate:\gen_10:11:rth_bit_sum:uut_1         ; xor_gate         ; work         ;
;       |xor_gate:\gen_10:12:rth_bit_sum:uut_1|     ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|xor_gate:\gen_10:12:rth_bit_sum:uut_1         ; xor_gate         ; work         ;
;       |xor_gate:\gen_10:13:rth_bit_sum:uut_1|     ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|xor_gate:\gen_10:13:rth_bit_sum:uut_1         ; xor_gate         ; work         ;
;       |xor_gate:\gen_10:14:rth_bit_sum:uut_1|     ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|xor_gate:\gen_10:14:rth_bit_sum:uut_1         ; xor_gate         ; work         ;
;       |xor_gate:\gen_10:15:rth_bit_sum:uut_1|     ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|xor_gate:\gen_10:15:rth_bit_sum:uut_1         ; xor_gate         ; work         ;
;       |xor_gate:\gen_10:16:rth_bit_sum:uut_1|     ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|xor_gate:\gen_10:16:rth_bit_sum:uut_1         ; xor_gate         ; work         ;
;       |xor_gate:\gen_10:17:rth_bit_sum:uut_1|     ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|xor_gate:\gen_10:17:rth_bit_sum:uut_1         ; xor_gate         ; work         ;
;       |xor_gate:\gen_10:18:rth_bit_sum:uut_1|     ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|xor_gate:\gen_10:18:rth_bit_sum:uut_1         ; xor_gate         ; work         ;
;       |xor_gate:\gen_10:19:rth_bit_sum:uut_1|     ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|xor_gate:\gen_10:19:rth_bit_sum:uut_1         ; xor_gate         ; work         ;
;       |xor_gate:\gen_10:20:rth_bit_sum:uut_1|     ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|xor_gate:\gen_10:20:rth_bit_sum:uut_1         ; xor_gate         ; work         ;
;       |xor_gate:\gen_10:21:rth_bit_sum:uut_1|     ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|xor_gate:\gen_10:21:rth_bit_sum:uut_1         ; xor_gate         ; work         ;
;       |xor_gate:\gen_10:22:rth_bit_sum:uut_1|     ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|xor_gate:\gen_10:22:rth_bit_sum:uut_1         ; xor_gate         ; work         ;
;       |xor_gate:\gen_10:23:rth_bit_sum:uut_1|     ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|xor_gate:\gen_10:23:rth_bit_sum:uut_1         ; xor_gate         ; work         ;
;       |xor_gate:\gen_10:24:rth_bit_sum:uut_1|     ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|xor_gate:\gen_10:24:rth_bit_sum:uut_1         ; xor_gate         ; work         ;
;       |xor_gate:\gen_10:25:rth_bit_sum:uut_1|     ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|xor_gate:\gen_10:25:rth_bit_sum:uut_1         ; xor_gate         ; work         ;
;       |xor_gate:\gen_10:26:rth_bit_sum:uut_1|     ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|xor_gate:\gen_10:26:rth_bit_sum:uut_1         ; xor_gate         ; work         ;
;       |xor_gate:\gen_10:27:rth_bit_sum:uut_1|     ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|xor_gate:\gen_10:27:rth_bit_sum:uut_1         ; xor_gate         ; work         ;
;       |xor_gate:\gen_10:28:rth_bit_sum:uut_1|     ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|xor_gate:\gen_10:28:rth_bit_sum:uut_1         ; xor_gate         ; work         ;
;       |xor_gate:\gen_10:29:rth_bit_sum:uut_1|     ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|xor_gate:\gen_10:29:rth_bit_sum:uut_1         ; xor_gate         ; work         ;
;       |xor_gate:\gen_10:2:rth_bit_sum:uut_1|      ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|xor_gate:\gen_10:2:rth_bit_sum:uut_1          ; xor_gate         ; work         ;
;       |xor_gate:\gen_10:30:rth_bit_sum:uut_1|     ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|xor_gate:\gen_10:30:rth_bit_sum:uut_1         ; xor_gate         ; work         ;
;       |xor_gate:\gen_10:3:rth_bit_sum:uut_1|      ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|xor_gate:\gen_10:3:rth_bit_sum:uut_1          ; xor_gate         ; work         ;
;       |xor_gate:\gen_10:4:rth_bit_sum:uut_1|      ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|xor_gate:\gen_10:4:rth_bit_sum:uut_1          ; xor_gate         ; work         ;
;       |xor_gate:\gen_10:5:rth_bit_sum:uut_1|      ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|xor_gate:\gen_10:5:rth_bit_sum:uut_1          ; xor_gate         ; work         ;
;       |xor_gate:\gen_10:6:rth_bit_sum:uut_1|      ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|xor_gate:\gen_10:6:rth_bit_sum:uut_1          ; xor_gate         ; work         ;
;       |xor_gate:\gen_10:7:rth_bit_sum:uut_1|      ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|xor_gate:\gen_10:7:rth_bit_sum:uut_1          ; xor_gate         ; work         ;
;       |xor_gate:\gen_10:8:rth_bit_sum:uut_1|      ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|xor_gate:\gen_10:8:rth_bit_sum:uut_1          ; xor_gate         ; work         ;
;       |xor_gate:\gen_10:9:rth_bit_sum:uut_1|      ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|Brent_Kung_Adder:bkadder|xor_gate:\gen_10:9:rth_bit_sum:uut_1          ; xor_gate         ; work         ;
;    |and_gate:\gen_0:0:gen_0_1:0:uut_0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|and_gate:\gen_0:0:gen_0_1:0:uut_0                                      ; and_gate         ; work         ;
;    |and_gate:\gen_0:15:gen_0_1:15:uut_0|          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|and_gate:\gen_0:15:gen_0_1:15:uut_0                                    ; and_gate         ; work         ;
;    |and_gate:\gen_0:1:gen_0_1:4:uut_0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|and_gate:\gen_0:1:gen_0_1:4:uut_0                                      ; and_gate         ; work         ;
;    |and_gate:\gen_0:7:gen_0_1:8:uut_0|            ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|and_gate:\gen_0:7:gen_0_1:8:uut_0                                      ; and_gate         ; work         ;
;    |full_Adder:\gen_s1_C13to19:13:s1_c13to19_FA0| ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s1_C13to19:13:s1_c13to19_FA0                           ; full_Adder       ; work         ;
;    |full_Adder:\gen_s1_C13to19:13:s1_c13to19_FA1| ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s1_C13to19:13:s1_c13to19_FA1                           ; full_Adder       ; work         ;
;    |full_Adder:\gen_s1_C13to19:13:s1_c13to19_FA2| ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s1_C13to19:13:s1_c13to19_FA2                           ; full_Adder       ; work         ;
;    |full_Adder:\gen_s1_C13to19:13:s1_c13to19_FA3| ; 4 (4)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s1_C13to19:13:s1_c13to19_FA3                           ; full_Adder       ; work         ;
;    |full_Adder:\gen_s1_C13to19:14:s1_c13to19_FA0| ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s1_C13to19:14:s1_c13to19_FA0                           ; full_Adder       ; work         ;
;    |full_Adder:\gen_s1_C13to19:14:s1_c13to19_FA1| ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s1_C13to19:14:s1_c13to19_FA1                           ; full_Adder       ; work         ;
;    |full_Adder:\gen_s1_C13to19:14:s1_c13to19_FA2| ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s1_C13to19:14:s1_c13to19_FA2                           ; full_Adder       ; work         ;
;    |full_Adder:\gen_s1_C13to19:14:s1_c13to19_FA3| ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s1_C13to19:14:s1_c13to19_FA3                           ; full_Adder       ; work         ;
;    |full_Adder:\gen_s1_C13to19:15:s1_c13to19_FA0| ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s1_C13to19:15:s1_c13to19_FA0                           ; full_Adder       ; work         ;
;    |full_Adder:\gen_s1_C13to19:15:s1_c13to19_FA1| ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s1_C13to19:15:s1_c13to19_FA1                           ; full_Adder       ; work         ;
;    |full_Adder:\gen_s1_C13to19:15:s1_c13to19_FA2| ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s1_C13to19:15:s1_c13to19_FA2                           ; full_Adder       ; work         ;
;    |full_Adder:\gen_s1_C13to19:15:s1_c13to19_FA3| ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s1_C13to19:15:s1_c13to19_FA3                           ; full_Adder       ; work         ;
;    |full_Adder:\gen_s1_C13to19:16:s1_c13to19_FA0| ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s1_C13to19:16:s1_c13to19_FA0                           ; full_Adder       ; work         ;
;    |full_Adder:\gen_s1_C13to19:16:s1_c13to19_FA1| ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s1_C13to19:16:s1_c13to19_FA1                           ; full_Adder       ; work         ;
;    |full_Adder:\gen_s1_C13to19:16:s1_c13to19_FA2| ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s1_C13to19:16:s1_c13to19_FA2                           ; full_Adder       ; work         ;
;    |full_Adder:\gen_s1_C13to19:16:s1_c13to19_FA3| ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s1_C13to19:16:s1_c13to19_FA3                           ; full_Adder       ; work         ;
;    |full_Adder:\gen_s1_C13to19:17:s1_c13to19_FA0| ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s1_C13to19:17:s1_c13to19_FA0                           ; full_Adder       ; work         ;
;    |full_Adder:\gen_s1_C13to19:17:s1_c13to19_FA1| ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s1_C13to19:17:s1_c13to19_FA1                           ; full_Adder       ; work         ;
;    |full_Adder:\gen_s1_C13to19:17:s1_c13to19_FA2| ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s1_C13to19:17:s1_c13to19_FA2                           ; full_Adder       ; work         ;
;    |full_Adder:\gen_s1_C13to19:17:s1_c13to19_FA3| ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s1_C13to19:17:s1_c13to19_FA3                           ; full_Adder       ; work         ;
;    |full_Adder:\gen_s1_C13to19:18:s1_c13to19_FA0| ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s1_C13to19:18:s1_c13to19_FA0                           ; full_Adder       ; work         ;
;    |full_Adder:\gen_s1_C13to19:18:s1_c13to19_FA1| ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s1_C13to19:18:s1_c13to19_FA1                           ; full_Adder       ; work         ;
;    |full_Adder:\gen_s1_C13to19:18:s1_c13to19_FA2| ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s1_C13to19:18:s1_c13to19_FA2                           ; full_Adder       ; work         ;
;    |full_Adder:\gen_s1_C13to19:18:s1_c13to19_FA3| ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s1_C13to19:18:s1_c13to19_FA3                           ; full_Adder       ; work         ;
;    |full_Adder:\gen_s1_C13to19:19:s1_c13to19_FA0| ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s1_C13to19:19:s1_c13to19_FA0                           ; full_Adder       ; work         ;
;    |full_Adder:\gen_s1_C13to19:19:s1_c13to19_FA1| ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s1_C13to19:19:s1_c13to19_FA1                           ; full_Adder       ; work         ;
;    |full_Adder:\gen_s1_C13to19:19:s1_c13to19_FA2| ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s1_C13to19:19:s1_c13to19_FA2                           ; full_Adder       ; work         ;
;    |full_Adder:\gen_s1_C13to19:19:s1_c13to19_FA3| ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s1_C13to19:19:s1_c13to19_FA3                           ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:10:s2_c9to23_FA0|   ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:10:s2_c9to23_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:10:s2_c9to23_FA1|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:10:s2_c9to23_FA1                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:10:s2_c9to23_FA2|   ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:10:s2_c9to23_FA2                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:11:s2_c9to23_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:11:s2_c9to23_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:11:s2_c9to23_FA1|   ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:11:s2_c9to23_FA1                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:11:s2_c9to23_FA2|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:11:s2_c9to23_FA2                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:12:s2_c9to23_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:12:s2_c9to23_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:12:s2_c9to23_FA1|   ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:12:s2_c9to23_FA1                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:12:s2_c9to23_FA2|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:12:s2_c9to23_FA2                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:13:s2_c9to23_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:13:s2_c9to23_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:13:s2_c9to23_FA1|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:13:s2_c9to23_FA1                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:13:s2_c9to23_FA2|   ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:13:s2_c9to23_FA2                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:14:s2_c9to23_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:14:s2_c9to23_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:14:s2_c9to23_FA1|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:14:s2_c9to23_FA1                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:14:s2_c9to23_FA2|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:14:s2_c9to23_FA2                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:15:s2_c9to23_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:15:s2_c9to23_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:15:s2_c9to23_FA1|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:15:s2_c9to23_FA1                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:15:s2_c9to23_FA2|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:15:s2_c9to23_FA2                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:16:s2_c9to23_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:16:s2_c9to23_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:16:s2_c9to23_FA1|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:16:s2_c9to23_FA1                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:16:s2_c9to23_FA2|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:16:s2_c9to23_FA2                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:17:s2_c9to23_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:17:s2_c9to23_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:17:s2_c9to23_FA1|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:17:s2_c9to23_FA1                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:17:s2_c9to23_FA2|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:17:s2_c9to23_FA2                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:18:s2_c9to23_FA0|   ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:18:s2_c9to23_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:18:s2_c9to23_FA1|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:18:s2_c9to23_FA1                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:18:s2_c9to23_FA2|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:18:s2_c9to23_FA2                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:19:s2_c9to23_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:19:s2_c9to23_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:19:s2_c9to23_FA1|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:19:s2_c9to23_FA1                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:19:s2_c9to23_FA2|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:19:s2_c9to23_FA2                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:20:s2_c9to23_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:20:s2_c9to23_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:20:s2_c9to23_FA1|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:20:s2_c9to23_FA1                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:20:s2_c9to23_FA2|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:20:s2_c9to23_FA2                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:21:s2_c9to23_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:21:s2_c9to23_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:21:s2_c9to23_FA1|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:21:s2_c9to23_FA1                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:21:s2_c9to23_FA2|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:21:s2_c9to23_FA2                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:22:s2_c9to23_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:22:s2_c9to23_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:22:s2_c9to23_FA1|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:22:s2_c9to23_FA1                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:22:s2_c9to23_FA2|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:22:s2_c9to23_FA2                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:23:s2_c9to23_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:23:s2_c9to23_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:23:s2_c9to23_FA1|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:23:s2_c9to23_FA1                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:23:s2_c9to23_FA2|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:23:s2_c9to23_FA2                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:9:s2_c9to23_FA0|    ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:9:s2_c9to23_FA0                              ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:9:s2_c9to23_FA1|    ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:9:s2_c9to23_FA1                              ; full_Adder       ; work         ;
;    |full_Adder:\gen_s2_C9to23:9:s2_c9to23_FA2|    ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s2_C9to23:9:s2_c9to23_FA2                              ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:10:s3_c6to26_FA0|   ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:10:s3_c6to26_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:10:s3_c6to26_FA1|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:10:s3_c6to26_FA1                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:11:s3_c6to26_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:11:s3_c6to26_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:11:s3_c6to26_FA1|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:11:s3_c6to26_FA1                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:12:s3_c6to26_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:12:s3_c6to26_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:12:s3_c6to26_FA1|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:12:s3_c6to26_FA1                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:13:s3_c6to26_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:13:s3_c6to26_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:13:s3_c6to26_FA1|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:13:s3_c6to26_FA1                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:14:s3_c6to26_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:14:s3_c6to26_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:14:s3_c6to26_FA1|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:14:s3_c6to26_FA1                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:15:s3_c6to26_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:15:s3_c6to26_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:15:s3_c6to26_FA1|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:15:s3_c6to26_FA1                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:16:s3_c6to26_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:16:s3_c6to26_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:16:s3_c6to26_FA1|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:16:s3_c6to26_FA1                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:17:s3_c6to26_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:17:s3_c6to26_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:17:s3_c6to26_FA1|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:17:s3_c6to26_FA1                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:18:s3_c6to26_FA0|   ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:18:s3_c6to26_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:19:s3_c6to26_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:19:s3_c6to26_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:19:s3_c6to26_FA1|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:19:s3_c6to26_FA1                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:20:s3_c6to26_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:20:s3_c6to26_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:20:s3_c6to26_FA1|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:20:s3_c6to26_FA1                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:21:s3_c6to26_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:21:s3_c6to26_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:21:s3_c6to26_FA1|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:21:s3_c6to26_FA1                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:22:s3_c6to26_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:22:s3_c6to26_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:22:s3_c6to26_FA1|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:22:s3_c6to26_FA1                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:23:s3_c6to26_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:23:s3_c6to26_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:23:s3_c6to26_FA1|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:23:s3_c6to26_FA1                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:24:s3_c6to26_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:24:s3_c6to26_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:24:s3_c6to26_FA1|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:24:s3_c6to26_FA1                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:25:s3_c6to26_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:25:s3_c6to26_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:25:s3_c6to26_FA1|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:25:s3_c6to26_FA1                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:26:s3_c6to26_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:26:s3_c6to26_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:26:s3_c6to26_FA1|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:26:s3_c6to26_FA1                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:6:s3_c6to26_FA0|    ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:6:s3_c6to26_FA0                              ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:6:s3_c6to26_FA1|    ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:6:s3_c6to26_FA1                              ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:7:s3_c6to26_FA0|    ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:7:s3_c6to26_FA0                              ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:7:s3_c6to26_FA1|    ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:7:s3_c6to26_FA1                              ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:8:s3_c6to26_FA0|    ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:8:s3_c6to26_FA0                              ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:8:s3_c6to26_FA1|    ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:8:s3_c6to26_FA1                              ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:9:s3_c6to26_FA0|    ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:9:s3_c6to26_FA0                              ; full_Adder       ; work         ;
;    |full_Adder:\gen_s3_C6to26:9:s3_c6to26_FA1|    ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s3_C6to26:9:s3_c6to26_FA1                              ; full_Adder       ; work         ;
;    |full_Adder:\gen_s4_C4to28:10:s4_c4to28_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s4_C4to28:10:s4_c4to28_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s4_C4to28:11:s4_c4to28_FA0|   ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s4_C4to28:11:s4_c4to28_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s4_C4to28:12:s4_c4to28_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s4_C4to28:12:s4_c4to28_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s4_C4to28:13:s4_c4to28_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s4_C4to28:13:s4_c4to28_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s4_C4to28:14:s4_c4to28_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s4_C4to28:14:s4_c4to28_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s4_C4to28:15:s4_c4to28_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s4_C4to28:15:s4_c4to28_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s4_C4to28:16:s4_c4to28_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s4_C4to28:16:s4_c4to28_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s4_C4to28:17:s4_c4to28_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s4_C4to28:17:s4_c4to28_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s4_C4to28:18:s4_c4to28_FA0|   ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s4_C4to28:18:s4_c4to28_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s4_C4to28:19:s4_c4to28_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s4_C4to28:19:s4_c4to28_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s4_C4to28:20:s4_c4to28_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s4_C4to28:20:s4_c4to28_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s4_C4to28:21:s4_c4to28_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s4_C4to28:21:s4_c4to28_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s4_C4to28:22:s4_c4to28_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s4_C4to28:22:s4_c4to28_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s4_C4to28:23:s4_c4to28_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s4_C4to28:23:s4_c4to28_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s4_C4to28:24:s4_c4to28_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s4_C4to28:24:s4_c4to28_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s4_C4to28:25:s4_c4to28_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s4_C4to28:25:s4_c4to28_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s4_C4to28:26:s4_c4to28_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s4_C4to28:26:s4_c4to28_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s4_C4to28:27:s4_c4to28_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s4_C4to28:27:s4_c4to28_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s4_C4to28:28:s4_c4to28_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s4_C4to28:28:s4_c4to28_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s4_C4to28:4:s4_c4to28_FA0|    ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s4_C4to28:4:s4_c4to28_FA0                              ; full_Adder       ; work         ;
;    |full_Adder:\gen_s4_C4to28:5:s4_c4to28_FA0|    ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s4_C4to28:5:s4_c4to28_FA0                              ; full_Adder       ; work         ;
;    |full_Adder:\gen_s4_C4to28:6:s4_c4to28_FA0|    ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s4_C4to28:6:s4_c4to28_FA0                              ; full_Adder       ; work         ;
;    |full_Adder:\gen_s4_C4to28:7:s4_c4to28_FA0|    ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s4_C4to28:7:s4_c4to28_FA0                              ; full_Adder       ; work         ;
;    |full_Adder:\gen_s4_C4to28:8:s4_c4to28_FA0|    ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s4_C4to28:8:s4_c4to28_FA0                              ; full_Adder       ; work         ;
;    |full_Adder:\gen_s4_C4to28:9:s4_c4to28_FA0|    ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s4_C4to28:9:s4_c4to28_FA0                              ; full_Adder       ; work         ;
;    |full_Adder:\gen_s5_C3to29:10:s5_c3to29_FA0|   ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s5_C3to29:10:s5_c3to29_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s5_C3to29:11:s5_c3to29_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s5_C3to29:11:s5_c3to29_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s5_C3to29:12:s5_c3to29_FA0|   ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s5_C3to29:12:s5_c3to29_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s5_C3to29:13:s5_c3to29_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s5_C3to29:13:s5_c3to29_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s5_C3to29:14:s5_c3to29_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s5_C3to29:14:s5_c3to29_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s5_C3to29:15:s5_c3to29_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s5_C3to29:15:s5_c3to29_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s5_C3to29:16:s5_c3to29_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s5_C3to29:16:s5_c3to29_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s5_C3to29:17:s5_c3to29_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s5_C3to29:17:s5_c3to29_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s5_C3to29:19:s5_c3to29_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s5_C3to29:19:s5_c3to29_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s5_C3to29:20:s5_c3to29_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s5_C3to29:20:s5_c3to29_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s5_C3to29:21:s5_c3to29_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s5_C3to29:21:s5_c3to29_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s5_C3to29:22:s5_c3to29_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s5_C3to29:22:s5_c3to29_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s5_C3to29:23:s5_c3to29_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s5_C3to29:23:s5_c3to29_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s5_C3to29:24:s5_c3to29_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s5_C3to29:24:s5_c3to29_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s5_C3to29:25:s5_c3to29_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s5_C3to29:25:s5_c3to29_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s5_C3to29:26:s5_c3to29_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s5_C3to29:26:s5_c3to29_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s5_C3to29:27:s5_c3to29_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s5_C3to29:27:s5_c3to29_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s5_C3to29:28:s5_c3to29_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s5_C3to29:28:s5_c3to29_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s5_C3to29:29:s5_c3to29_FA0|   ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s5_C3to29:29:s5_c3to29_FA0                             ; full_Adder       ; work         ;
;    |full_Adder:\gen_s5_C3to29:3:s5_c3to29_FA0|    ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s5_C3to29:3:s5_c3to29_FA0                              ; full_Adder       ; work         ;
;    |full_Adder:\gen_s5_C3to29:4:s5_c3to29_FA0|    ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s5_C3to29:4:s5_c3to29_FA0                              ; full_Adder       ; work         ;
;    |full_Adder:\gen_s5_C3to29:5:s5_c3to29_FA0|    ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s5_C3to29:5:s5_c3to29_FA0                              ; full_Adder       ; work         ;
;    |full_Adder:\gen_s5_C3to29:6:s5_c3to29_FA0|    ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s5_C3to29:6:s5_c3to29_FA0                              ; full_Adder       ; work         ;
;    |full_Adder:\gen_s5_C3to29:7:s5_c3to29_FA0|    ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s5_C3to29:7:s5_c3to29_FA0                              ; full_Adder       ; work         ;
;    |full_Adder:\gen_s5_C3to29:8:s5_c3to29_FA0|    ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s5_C3to29:8:s5_c3to29_FA0                              ; full_Adder       ; work         ;
;    |full_Adder:\gen_s5_C3to29:9:s5_c3to29_FA0|    ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:\gen_s5_C3to29:9:s5_c3to29_FA0                              ; full_Adder       ; work         ;
;    |full_Adder:s0_c14_FA0|                        ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:s0_c14_FA0                                                  ; full_Adder       ; work         ;
;    |full_Adder:s0_c15_FA0|                        ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:s0_c15_FA0                                                  ; full_Adder       ; work         ;
;    |full_Adder:s0_c15_FA1|                        ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:s0_c15_FA1                                                  ; full_Adder       ; work         ;
;    |full_Adder:s0_c16_FA0|                        ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:s0_c16_FA0                                                  ; full_Adder       ; work         ;
;    |full_Adder:s0_c16_FA1|                        ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:s0_c16_FA1                                                  ; full_Adder       ; work         ;
;    |full_Adder:s0_c17_FA0|                        ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:s0_c17_FA0                                                  ; full_Adder       ; work         ;
;    |full_Adder:s0_c17_FA1|                        ; 3 (3)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:s0_c17_FA1                                                  ; full_Adder       ; work         ;
;    |full_Adder:s0_c18_FA0|                        ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:s0_c18_FA0                                                  ; full_Adder       ; work         ;
;    |full_Adder:s1_c10_FA|                         ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:s1_c10_FA                                                   ; full_Adder       ; work         ;
;    |full_Adder:s1_c11_FA0|                        ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:s1_c11_FA0                                                  ; full_Adder       ; work         ;
;    |full_Adder:s1_c11_FA1|                        ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:s1_c11_FA1                                                  ; full_Adder       ; work         ;
;    |full_Adder:s1_c12_FA0|                        ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:s1_c12_FA0                                                  ; full_Adder       ; work         ;
;    |full_Adder:s1_c12_FA1|                        ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:s1_c12_FA1                                                  ; full_Adder       ; work         ;
;    |full_Adder:s1_c12_FA2|                        ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:s1_c12_FA2                                                  ; full_Adder       ; work         ;
;    |full_Adder:s1_c20_FA0|                        ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:s1_c20_FA0                                                  ; full_Adder       ; work         ;
;    |full_Adder:s1_c20_FA1|                        ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:s1_c20_FA1                                                  ; full_Adder       ; work         ;
;    |full_Adder:s1_c20_FA2|                        ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:s1_c20_FA2                                                  ; full_Adder       ; work         ;
;    |full_Adder:s1_c21_FA0|                        ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:s1_c21_FA0                                                  ; full_Adder       ; work         ;
;    |full_Adder:s1_c21_FA1|                        ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:s1_c21_FA1                                                  ; full_Adder       ; work         ;
;    |full_Adder:s1_c22_FA0|                        ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:s1_c22_FA0                                                  ; full_Adder       ; work         ;
;    |full_Adder:s2_c24_FA0|                        ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:s2_c24_FA0                                                  ; full_Adder       ; work         ;
;    |full_Adder:s2_c24_FA1|                        ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:s2_c24_FA1                                                  ; full_Adder       ; work         ;
;    |full_Adder:s2_c25_FA0|                        ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:s2_c25_FA0                                                  ; full_Adder       ; work         ;
;    |full_Adder:s2_c7_FA|                          ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:s2_c7_FA                                                    ; full_Adder       ; work         ;
;    |full_Adder:s2_c8_FA0|                         ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:s2_c8_FA0                                                   ; full_Adder       ; work         ;
;    |full_Adder:s2_c8_FA1|                         ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:s2_c8_FA1                                                   ; full_Adder       ; work         ;
;    |full_Adder:s3_c27_FA0|                        ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:s3_c27_FA0                                                  ; full_Adder       ; work         ;
;    |full_Adder:s3_c5_FA|                          ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|full_Adder:s3_c5_FA                                                    ; full_Adder       ; work         ;
;    |half_Adder:s0_c13_HA0|                        ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|half_Adder:s0_c13_HA0                                                  ; half_Adder       ; work         ;
;    |half_Adder:s0_c14_HA0|                        ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|half_Adder:s0_c14_HA0                                                  ; half_Adder       ; work         ;
;    |half_Adder:s0_c15_HA|                         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|half_Adder:s0_c15_HA                                                   ; half_Adder       ; work         ;
;    |half_Adder:s1_c10_HA|                         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|half_Adder:s1_c10_HA                                                   ; half_Adder       ; work         ;
;    |half_Adder:s1_c11_HA|                         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|half_Adder:s1_c11_HA                                                   ; half_Adder       ; work         ;
;    |half_Adder:s1_c12_HA|                         ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|half_Adder:s1_c12_HA                                                   ; half_Adder       ; work         ;
;    |half_Adder:s1_c9_HA|                          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|half_Adder:s1_c9_HA                                                    ; half_Adder       ; work         ;
;    |half_Adder:s2_c6_HA|                          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|half_Adder:s2_c6_HA                                                    ; half_Adder       ; work         ;
;    |half_Adder:s2_c7_HA|                          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|half_Adder:s2_c7_HA                                                    ; half_Adder       ; work         ;
;    |half_Adder:s2_c8_HA|                          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|half_Adder:s2_c8_HA                                                    ; half_Adder       ; work         ;
;    |half_Adder:s3_c6_HA|                          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|half_Adder:s3_c6_HA                                                    ; half_Adder       ; work         ;
;    |half_Adder:s4_c3_HA|                          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|half_Adder:s4_c3_HA                                                    ; half_Adder       ; work         ;
;    |half_Adder:s5_c2_HA|                          ; 1 (1)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |Dadda_Multiplier|half_Adder:s5_c2_HA                                                    ; half_Adder       ; work         ;
+---------------------------------------------------+---------------------+---------------------------+-------------------+------------+------+--------------+------------------------------------------------------------------------------------------+------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 0     ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 0     ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+-------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "Brent_Kung_Adder:bkadder|xor_gate:\gen_10:0:oth_bit_sum:uut_1" ;
+------+-------+----------+-----------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                         ;
+------+-------+----------+-----------------------------------------------------------------+
; b    ; Input ; Info     ; Stuck at GND                                                    ;
+------+-------+----------+-----------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "Brent_Kung_Adder:bkadder"                                                            ;
+-------+--------+----------+-------------------------------------------------------------------------------------+
; Port  ; Type   ; Severity ; Details                                                                             ;
+-------+--------+----------+-------------------------------------------------------------------------------------+
; a[31] ; Input  ; Info     ; Stuck at GND                                                                        ;
; b[31] ; Input  ; Info     ; Stuck at GND                                                                        ;
; b[0]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; cout  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "Pass:\gen_s2_R1:4:gen_s2_R1_1:5:uut_s2_R1"                                          ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; b    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; arriav_lcell_comb     ; 479                         ;
;     normal            ; 479                         ;
;         2 data inputs ; 30                          ;
;         3 data inputs ; 175                         ;
;         4 data inputs ; 80                          ;
;         5 data inputs ; 53                          ;
;         6 data inputs ; 141                         ;
; boundary_port         ; 64                          ;
;                       ;                             ;
; Max LUT depth         ; 12.00                       ;
; Average LUT depth     ; 10.72                       ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:05     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Sat Nov 09 17:55:20 2019
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off Dadda_Multiplier -c Dadda_Multiplier
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (12021): Found 2 design units, including 1 entities, in source file full_adder.vhd
    Info (12022): Found design unit 1: full_Adder-ha File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/full_Adder.vhd Line: 12
    Info (12023): Found entity 1: full_Adder File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/full_Adder.vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file half_adder.vhd
    Info (12022): Found design unit 1: half_Adder-ha File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/half_Adder.vhd Line: 12
    Info (12023): Found entity 1: half_Adder File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/half_Adder.vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file pp_generator.vhd
    Info (12022): Found design unit 1: pp_Generator-A1 File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/pp_Generator.vhd Line: 12
    Info (12023): Found entity 1: pp_Generator File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/pp_Generator.vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file nand_gate.vhd
    Info (12022): Found design unit 1: nand_gate-nand_delay File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/nand_gate.vhd Line: 13
    Info (12023): Found entity 1: nand_gate File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/nand_gate.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file not_gate.vhd
    Info (12022): Found design unit 1: not_gate-not_delay File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/not_gate.vhd Line: 13
    Info (12023): Found entity 1: not_gate File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/not_gate.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file and_gate.vhd
    Info (12022): Found design unit 1: and_gate-and_delay File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/and_gate.vhd Line: 13
    Info (12023): Found entity 1: and_gate File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/and_gate.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file dadda_multiplier.vhd
    Info (12022): Found design unit 1: Dadda_Multiplier-sixteen_bit File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/Dadda_Multiplier.vhd Line: 12
    Info (12023): Found entity 1: Dadda_Multiplier File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/Dadda_Multiplier.vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file dadda_multiplier_tb.vhd
    Info (12022): Found design unit 1: Dadda_Multiplier_tb-tb File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/Dadda_Multiplier_tb.vhd Line: 8
    Info (12023): Found entity 1: Dadda_Multiplier_tb File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/Dadda_Multiplier_tb.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file pass.vhd
    Info (12022): Found design unit 1: Pass-a1 File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/Pass.vhd Line: 11
    Info (12023): Found entity 1: Pass File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/Pass.vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file nor_gate.vhd
    Info (12022): Found design unit 1: nor_gate-nor_delay File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/nor_gate.vhd Line: 13
    Info (12023): Found entity 1: nor_gate File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/nor_gate.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file xor_gate.vhd
    Info (12022): Found design unit 1: xor_gate-xor_delay File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/xor_gate.vhd Line: 13
    Info (12023): Found entity 1: xor_gate File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/xor_gate.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file gp.vhd
    Info (12022): Found design unit 1: gp-gp_arch File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/gp.vhd Line: 13
    Info (12023): Found entity 1: gp File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/gp.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file logic.vhd
    Info (12022): Found design unit 1: logic-logic_delay File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/logic.vhd Line: 13
    Info (12023): Found entity 1: logic File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/logic.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file black_block.vhd
    Info (12022): Found design unit 1: black_block-black_block_arch File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/black_block.vhd Line: 13
    Info (12023): Found entity 1: black_block File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/black_block.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file gray_block.vhd
    Info (12022): Found design unit 1: gray_block-gray_block_arch File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/gray_block.vhd Line: 13
    Info (12023): Found entity 1: gray_block File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/gray_block.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file brent_kung_adder.vhd
    Info (12022): Found design unit 1: Brent_Kung_Adder-thirtytwo_bit File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/Brent_Kung_Adder.vhd Line: 13
    Info (12023): Found entity 1: Brent_Kung_Adder File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/Brent_Kung_Adder.vhd Line: 5
Warning (12019): Can't analyze file -- file Stage0_generator.vhd is missing
Warning (12019): Can't analyze file -- file Stage1_generator.vhd is missing
Warning (12019): Can't analyze file -- file Stage2_generator.vhd is missing
Warning (12019): Can't analyze file -- file Stage3_generator.vhd is missing
Warning (12019): Can't analyze file -- file Stage4_generator.vhd is missing
Warning (12019): Can't analyze file -- file Stage5_generator.vhd is missing
Warning (12019): Can't analyze file -- file Stage6_generator.vhd is missing
Info (12127): Elaborating entity "Dadda_Multiplier" for the top level hierarchy
Warning (10036): Verilog HDL or VHDL warning at Dadda_Multiplier.vhd(47): object "o_carry" assigned a value but never read File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/Dadda_Multiplier.vhd Line: 47
Info (12128): Elaborating entity "and_gate" for hierarchy "and_gate:\gen_0:0:gen_0_1:0:uut_0" File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/Dadda_Multiplier.vhd Line: 54
Info (12128): Elaborating entity "Pass" for hierarchy "Pass:\gen_s0_R1:0:gen_s0_R1_1:0:uut_s0_R1" File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/Dadda_Multiplier.vhd Line: 66
Info (12128): Elaborating entity "half_Adder" for hierarchy "half_Adder:s0_c13_HA0" File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/Dadda_Multiplier.vhd Line: 79
Info (12128): Elaborating entity "full_Adder" for hierarchy "full_Adder:s0_c14_FA0" File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/Dadda_Multiplier.vhd Line: 86
Info (12128): Elaborating entity "Brent_Kung_Adder" for hierarchy "Brent_Kung_Adder:bkadder" File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/Dadda_Multiplier.vhd Line: 447
Info (12128): Elaborating entity "gp" for hierarchy "Brent_Kung_Adder:bkadder|gp:\gen_0:0:uut_1" File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/Brent_Kung_Adder.vhd Line: 31
Info (12128): Elaborating entity "nand_gate" for hierarchy "Brent_Kung_Adder:bkadder|gp:\gen_0:0:uut_1|nand_gate:uut_1" File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/gp.vhd Line: 18
Info (12128): Elaborating entity "not_gate" for hierarchy "Brent_Kung_Adder:bkadder|gp:\gen_0:0:uut_1|not_gate:uut_2" File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/gp.vhd Line: 19
Info (12128): Elaborating entity "xor_gate" for hierarchy "Brent_Kung_Adder:bkadder|gp:\gen_0:0:uut_1|xor_gate:uut_3" File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/gp.vhd Line: 20
Info (12128): Elaborating entity "gray_block" for hierarchy "Brent_Kung_Adder:bkadder|gray_block:\gen_1:0:gray:uut_1" File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/Brent_Kung_Adder.vhd Line: 41
Info (12128): Elaborating entity "logic" for hierarchy "Brent_Kung_Adder:bkadder|gray_block:\gen_1:0:gray:uut_1|logic:uut_1" File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/gray_block.vhd Line: 19
Info (12128): Elaborating entity "black_block" for hierarchy "Brent_Kung_Adder:bkadder|black_block:\gen_1:1:black:uut_1" File: D:/IITB Files/Sem I/VLSI Design/Assignment_3/VHDL/Brent_Kung_Adder.vhd Line: 45
Info (286030): Timing-Driven Synthesis is running
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 543 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 32 input pins
    Info (21059): Implemented 32 output pins
    Info (21061): Implemented 479 logic cells
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 4878 megabytes
    Info: Processing ended: Sat Nov 09 17:55:44 2019
    Info: Elapsed time: 00:00:24
    Info: Total CPU time (on all processors): 00:00:41


