# Processador MIPS Monociclo - Verilog

![Status](https://img.shields.io/badge/Status-Finalizado-green)
![Language](https://img.shields.io/badge/Language-Verilog-blue)
![Tool](https://img.shields.io/badge/Quartus-20.1-blue)
![Course](https://img.shields.io/badge/Course-Arquitetura_de_Computadores-orange)

## ğŸ“‹ Sobre o Projeto

Este projeto consiste na implementaÃ§Ã£o de um processador **MIPS (Microprocessor without Interlocked Pipeline Stages)** de ciclo Ãºnico (monociclo) em Verilog. O projeto foi desenvolvido como parte da avaliaÃ§Ã£o da disciplina de **Arquitetura e OrganizaÃ§Ã£o de Computadores (2025.2)** da **Universidade Federal Rural de Pernambuco (UFRPE)**, ministrada pelo **Prof. VÃ­tor A Coutinho**.

O objetivo Ã© criar um nÃºcleo funcional capaz de executar um subconjunto da ISA (Instruction Set Architecture) MIPS32, incluindo instruÃ§Ãµes aritmÃ©ticas, lÃ³gicas, de memÃ³ria e de desvio.

---

## ğŸ‘¥ Equipe
* **CauÃ£ Lira**
* **Lucas Emmanuel**
* **SÃ©rgio Ricardo**

---

## âš™ï¸ Arquitetura e OrganizaÃ§Ã£o

O projeto segue a arquitetura de MIPS monociclo padrÃ£o. O hardware foi modularizado para garantir organizaÃ§Ã£o e facilidade de manutenÃ§Ã£o.

### MÃ³dulos Principais
* **`mips_monociclo.v` (Top-Level):** MÃ³dulo principal que integra todos os componentes.
* **`ctrl.v` (Unidade de Controle):** Decodifica o `opcode` e gera os sinais de controle.
* **`ula.v` & `ula_ctrl.v`:** ExecuÃ§Ã£o de operaÃ§Ãµes aritmÃ©ticas e lÃ³gicas.
* **`regfile.v`:** Banco de Registradores ($0 fixo em zero).
* **`PC.v`:** Contador de Programa.
* **`i_mem.v` & `d_mem.v`:** MemÃ³rias de InstruÃ§Ã£o e Dados.
* **`utils.v`:** Multiplexadores, Extensores de Sinal e Somadores.

---

## ğŸš€ Conjunto de InstruÃ§Ãµes (ISA)

| Tipo | InstruÃ§Ãµes Suportadas |
| :--- | :--- |
| **Tipo R** | `add`, `sub`, `and`, `or`, `xor`, `nor`, `slt`, `sltu`, `sll`, `srl`, `sra`, `sllv`, `srlv`, `srav`, `jr` |
| **Tipo I** | `lw`, `sw`, `beq`, `bne`, `addi`, `andi`, `ori`, `xori`, `slti`, `sltiu`, `lui` |
| **Tipo J** | `j`, `jal` |

---

## ğŸ› ï¸ Guia de ExecuÃ§Ã£o (Passo a Passo)

Siga este guia rigorosamente para evitar erros de licenÃ§a ou simulaÃ§Ã£o no Quartus.

### 1. PrÃ©-requisitos
* **Software:** Intel Quartus Prime Lite Edition.
* **VersÃ£o ObrigatÃ³ria:** **20.1 ou 20.1.1** (VersÃµes mais novas exigem licenÃ§a paga para rodar certos testes).

### 2. ConfiguraÃ§Ã£o Inicial do Quartus
Antes de abrir o projeto, Ã© necessÃ¡rio apontar o caminho do simulador manualmente:
1.  VÃ¡ em `Tools` > `Options` > `EDA Tool Options`.
2.  Verifique o campo **ModelSim-Altera**. Ele deve apontar para a pasta `win32aloem` (Windows) ou `linuxaloem` (Linux).
    * **Exemplo (Windows):** `C:\intelFPGA_lite\20.1\modelsim_ase\win32aloem`
    * **Exemplo (Linux):** `.../modelsim_ase/linuxaloem`
3.  Se estiver vazio, procure onde o Quartus foi instalado e copie esse caminho. Ambos os campos de ModelSim devem apontar para o mesmo local.

### 3. Abrindo e Compilando o Projeto
1.  **Criar/Abrir:** VÃ¡ em `File` > `New Project Wizard`.
2.  **DiretÃ³rio:** Selecione a pasta onde estÃ£o os arquivos `.v`.
3.  **Nome do Projeto:** Deve ser **exatamente** o mesmo nome do mÃ³dulo principal: `mips_monociclo`.
4.  **Adicionar Arquivos:** Selecione todos os arquivos `.v` da pasta.
5.  **Top-Level Entity:** ApÃ³s o projeto abrir, vÃ¡ na janela "Project Navigator" (Ã  esquerda), clique com o botÃ£o direito em `mips_monociclo.v` e selecione **"Set as Top-Level Entity"**.
6.  **ConfiguraÃ§Ã£o de SimulaÃ§Ã£o (Importante):**
    * VÃ¡ em `Assignments` > `Settings` > **`EDA Tool Settings`**.
    * Na seÃ§Ã£o **Simulation**, configure exatamente assim:
        * **Tool name:** `ModelSim-Altera`
        * **Format(s):** `Verilog HDL`
7.  **Compilar:** Clique no botÃ£o **Start Compilation** (Play Azul).

### 4. Visualizando o Hardware (RTL Viewer)
Para provar que o cÃ³digo gerou o circuito correto:
1.  VÃ¡ em `Tools` > `Netlist Viewers` > **`RTL Viewer`**.
2.  Mostre os blocos conectados (PC, ULA, MemÃ³rias).

### 5. SimulaÃ§Ã£o (Waveform)
Para ver as ondas e os clocks funcionando:

1.  **Criar Waveform:** `File` > `New` > `University Program VWF`.
2.  **Importar Sinais:**
    * Clique com botÃ£o direito na esquerda > `Insert Node or Bus` > `Node Finder`.
    * Clique em `List` > `>>` (Importar tudo) > `OK`.
3.  **Configurar Clock:**
    * Selecione o sinal `clk`.
    * Clique no Ã­cone de "RelÃ³gio" na barra superior e defina como `10 ns`.
4.  **Configurar Reset:**
    * Selecione o sinal `reset`.
    * Force como `1` no primeiro ciclo e `0` no restante (para inicializar o PC).
5.  **CorreÃ§Ã£o antes de simular:**
    * VÃ¡ em `Simulation` > **`Simulation Settings`**.
    * Procure uma caixa de texto com comandos/parÃ¢metros.
    * **Apague** o comando `-novopt` (ou `novopt`) se ele estiver lÃ¡. Isso evita o erro de simulaÃ§Ã£o.
    * Salve.
6.  **Rodar:** Clique no Ã­cone **Run Functional Simulation** (o primeiro Ã­cone de script, nÃ£o o do relÃ³gio).

### 6. Analisando os Resultados
Na janela de simulaÃ§Ã£o:
1.  Mude a base numÃ©rica dos sinais `pc_out`, `instr_out` e `alu_result_out` para **Decimal** ou **Hexadecimal** (clique com botÃ£o direito > Radix).
2.  **O que observar:**
    * **PC:** Deve incrementar de 4 em 4 (exceto em branches/jumps).
    * **InstruÃ§Ã£o:** Deve mudar logo apÃ³s o PC mudar.
    * **ALU Result:** Deve mostrar o resultado da operaÃ§Ã£o matemÃ¡tica correspondente Ã  instruÃ§Ã£o.

---

## ğŸ“‚ Estrutura de Arquivos

```text
.
â”œâ”€â”€ mips_monociclo.v       # MÃ³dulo Top-Level (Nome do projeto deve ser este)
â”œâ”€â”€ ctrl.v                 # Unidade de Controle
â”œâ”€â”€ ula.v                  # ULA
â”œâ”€â”€ ula_ctrl.v             # Controle da ULA
â”œâ”€â”€ regfile.v              # Banco de Registradores
â”œâ”€â”€ i_mem.v                # MemÃ³ria de InstruÃ§Ãµes
â”œâ”€â”€ d_mem.v                # MemÃ³ria de Dados
â”œâ”€â”€ PC.v                   # Program Counter
â”œâ”€â”€ utils.v                # Muxes, Extensores, Somadores
â”œâ”€â”€ instructions.list      # Arquivo BINÃRIO/HEX com o cÃ³digo a ser rodado
â””â”€â”€ README.md              # Este arquivo
```

## ğŸ“œ LicenÃ§a
Este projeto Ã© de cunho acadÃªmico, desenvolvido para fins de aprendizado na UFRPE.
