TimeQuest Timing Analyzer report for PC_RAM
Sat Nov 09 23:07:39 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 100C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 100C Model Setup Summary
  8. Slow 1200mV 100C Model Hold Summary
  9. Slow 1200mV 100C Model Recovery Summary
 10. Slow 1200mV 100C Model Removal Summary
 11. Slow 1200mV 100C Model Minimum Pulse Width Summary
 12. Slow 1200mV 100C Model Setup: 'Clk'
 13. Slow 1200mV 100C Model Setup: 'i_PC.Load'
 14. Slow 1200mV 100C Model Hold: 'i_PC.Load'
 15. Slow 1200mV 100C Model Hold: 'Clk'
 16. Slow 1200mV 100C Model Minimum Pulse Width: 'Clk'
 17. Slow 1200mV 100C Model Minimum Pulse Width: 'i_PC.Load'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 100C Model Metastability Report
 23. Slow 1200mV -40C Model Fmax Summary
 24. Slow 1200mV -40C Model Setup Summary
 25. Slow 1200mV -40C Model Hold Summary
 26. Slow 1200mV -40C Model Recovery Summary
 27. Slow 1200mV -40C Model Removal Summary
 28. Slow 1200mV -40C Model Minimum Pulse Width Summary
 29. Slow 1200mV -40C Model Setup: 'Clk'
 30. Slow 1200mV -40C Model Setup: 'i_PC.Load'
 31. Slow 1200mV -40C Model Hold: 'i_PC.Load'
 32. Slow 1200mV -40C Model Hold: 'Clk'
 33. Slow 1200mV -40C Model Minimum Pulse Width: 'Clk'
 34. Slow 1200mV -40C Model Minimum Pulse Width: 'i_PC.Load'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV -40C Model Metastability Report
 40. Fast 1200mV -40C Model Setup Summary
 41. Fast 1200mV -40C Model Hold Summary
 42. Fast 1200mV -40C Model Recovery Summary
 43. Fast 1200mV -40C Model Removal Summary
 44. Fast 1200mV -40C Model Minimum Pulse Width Summary
 45. Fast 1200mV -40C Model Setup: 'Clk'
 46. Fast 1200mV -40C Model Setup: 'i_PC.Load'
 47. Fast 1200mV -40C Model Hold: 'i_PC.Load'
 48. Fast 1200mV -40C Model Hold: 'Clk'
 49. Fast 1200mV -40C Model Minimum Pulse Width: 'Clk'
 50. Fast 1200mV -40C Model Minimum Pulse Width: 'i_PC.Load'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV -40C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv n40c Model)
 64. Signal Integrity Metrics (Slow 1200mv 100c Model)
 65. Signal Integrity Metrics (Fast 1200mv n40c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; PC_RAM                                             ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE30F29I7                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk }       ;
; i_PC.Load  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_PC.Load } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Fmax Summary                                                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 309.98 MHz ; 250.0 MHz       ; Clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 708.22 MHz ; 250.0 MHz       ; i_PC.Load  ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 100C Model Setup Summary ;
+-----------+--------+-----------------+
; Clock     ; Slack  ; End Point TNS   ;
+-----------+--------+-----------------+
; Clk       ; -2.226 ; -19.935         ;
; i_PC.Load ; -0.412 ; -3.671          ;
+-----------+--------+-----------------+


+-------------------------------------+
; Slow 1200mV 100C Model Hold Summary ;
+-----------+--------+----------------+
; Clock     ; Slack  ; End Point TNS  ;
+-----------+--------+----------------+
; i_PC.Load ; -0.385 ; -2.323         ;
; Clk       ; 0.827  ; 0.000          ;
+-----------+--------+----------------+


-------------------------------------------
; Slow 1200mV 100C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 100C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width Summary ;
+-----------+--------+-------------------------------+
; Clock     ; Slack  ; End Point TNS                 ;
+-----------+--------+-------------------------------+
; Clk       ; -3.000 ; -35.520                       ;
; i_PC.Load ; -3.000 ; -15.850                       ;
+-----------+--------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'Clk'                                                                                                                                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                   ; To Node                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.226 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[7]                          ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.103      ;
; -2.226 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[6]                          ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.103      ;
; -2.226 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[5]                          ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.103      ;
; -2.226 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[4]                          ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.103      ;
; -2.226 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[3]                          ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.103      ;
; -2.226 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[2]                          ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.103      ;
; -2.226 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[1]                          ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.103      ;
; -2.226 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[0]                          ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.103      ;
; -2.127 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q                                                                      ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; i_PC.Load    ; Clk         ; 1.000        ; -2.040     ; 1.106      ;
; -0.550 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q                                                                      ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; i_PC.Load    ; Clk         ; 1.000        ; 0.159      ; 1.728      ;
; -0.487 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q                                                                      ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; i_PC.Load    ; Clk         ; 1.000        ; 0.291      ; 1.797      ;
; -0.456 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q                                                                      ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; i_PC.Load    ; Clk         ; 1.000        ; 0.251      ; 1.726      ;
; -0.373 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q                                                                      ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; i_PC.Load    ; Clk         ; 1.000        ; 0.371      ; 1.763      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'i_PC.Load'                                                                                                                                                                  ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.412 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 1.000        ; -0.047     ; 1.363      ;
; -0.405 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 1.000        ; -0.048     ; 1.355      ;
; -0.402 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 1.000        ; -0.048     ; 1.352      ;
; -0.401 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 1.000        ; -0.047     ; 1.352      ;
; -0.396 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 1.000        ; -0.047     ; 1.347      ;
; -0.390 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 1.000        ; -0.048     ; 1.340      ;
; -0.389 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 1.000        ; -0.048     ; 1.339      ;
; -0.386 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 1.000        ; -0.047     ; 1.337      ;
; -0.251 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 1.000        ; -0.073     ; 1.176      ;
; -0.239 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 1.000        ; -0.073     ; 1.164      ;
; -0.198 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.500        ; 4.802      ; 5.498      ;
; -0.176 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.500        ; 4.802      ; 5.476      ;
; -0.032 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.500        ; 2.488      ; 3.018      ;
; 0.055  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.500        ; 2.488      ; 2.931      ;
; 0.071  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.500        ; 2.604      ; 3.031      ;
; 0.238  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.500        ; 2.564      ; 2.824      ;
; 0.272  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.500        ; 2.604      ; 2.830      ;
; 0.313  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.500        ; 2.564      ; 2.749      ;
; 0.338  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.500        ; 2.679      ; 2.839      ;
; 0.350  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.500        ; 2.679      ; 2.827      ;
; 0.569  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 1.000        ; 2.488      ; 2.917      ;
; 0.581  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 1.000        ; 2.488      ; 2.905      ;
; 0.615  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 1.000        ; 4.802      ; 5.185      ;
; 0.639  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 1.000        ; 4.802      ; 5.161      ;
; 0.710  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 1.000        ; 2.604      ; 2.892      ;
; 0.812  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 1.000        ; 2.564      ; 2.750      ;
; 0.863  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 1.000        ; 2.604      ; 2.739      ;
; 0.924  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 1.000        ; 2.679      ; 2.753      ;
; 0.941  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 1.000        ; 2.679      ; 2.736      ;
; 0.959  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 1.000        ; 2.564      ; 2.603      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'i_PC.Load'                                                                                                                                                                   ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.385 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 2.804      ; 2.605      ;
; -0.356 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 2.672      ; 2.502      ;
; -0.337 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 2.804      ; 2.653      ;
; -0.292 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 2.712      ; 2.606      ;
; -0.270 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 5.003      ; 4.919      ;
; -0.266 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 5.003      ; 4.923      ;
; -0.240 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 2.672      ; 2.618      ;
; -0.122 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 2.712      ; 2.776      ;
; -0.055 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 2.592      ; 2.723      ;
; 0.009  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 2.592      ; 2.787      ;
; 0.151  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; -0.500       ; 2.804      ; 2.661      ;
; 0.187  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; -0.500       ; 2.672      ; 2.565      ;
; 0.196  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; -0.500       ; 2.804      ; 2.706      ;
; 0.244  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; -0.500       ; 2.712      ; 2.662      ;
; 0.280  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; -0.500       ; 2.672      ; 2.658      ;
; 0.420  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; -0.500       ; 2.712      ; 2.838      ;
; 0.499  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; -0.500       ; 2.592      ; 2.797      ;
; 0.502  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; -0.500       ; 5.003      ; 5.211      ;
; 0.518  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; -0.500       ; 5.003      ; 5.227      ;
; 0.527  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; -0.500       ; 2.592      ; 2.825      ;
; 0.783  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 0.073      ; 1.042      ;
; 0.794  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 0.073      ; 1.053      ;
; 0.951  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 0.047      ; 1.184      ;
; 0.951  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 0.048      ; 1.185      ;
; 0.952  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 0.048      ; 1.186      ;
; 0.969  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 0.047      ; 1.202      ;
; 0.996  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 0.047      ; 1.229      ;
; 0.998  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 0.048      ; 1.232      ;
; 0.999  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 0.048      ; 1.233      ;
; 1.014  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 0.047      ; 1.247      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'Clk'                                                                                                                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                   ; To Node                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.827 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q                                                                      ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; i_PC.Load    ; Clk         ; 0.000        ; 0.571      ; 1.661      ;
; 0.909 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q                                                                      ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; i_PC.Load    ; Clk         ; 0.000        ; 0.455      ; 1.627      ;
; 0.931 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q                                                                      ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; i_PC.Load    ; Clk         ; 0.000        ; 0.495      ; 1.689      ;
; 0.979 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q                                                                      ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; i_PC.Load    ; Clk         ; 0.000        ; 0.380      ; 1.622      ;
; 2.506 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q                                                                      ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; i_PC.Load    ; Clk         ; 0.000        ; -1.743     ; 1.026      ;
; 2.767 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[7]                          ; Clk          ; Clk         ; 0.000        ; 0.035      ; 2.990      ;
; 2.767 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[6]                          ; Clk          ; Clk         ; 0.000        ; 0.035      ; 2.990      ;
; 2.767 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[5]                          ; Clk          ; Clk         ; 0.000        ; 0.035      ; 2.990      ;
; 2.767 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[4]                          ; Clk          ; Clk         ; 0.000        ; 0.035      ; 2.990      ;
; 2.767 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[3]                          ; Clk          ; Clk         ; 0.000        ; 0.035      ; 2.990      ;
; 2.767 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[2]                          ; Clk          ; Clk         ; 0.000        ; 0.035      ; 2.990      ;
; 2.767 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[1]                          ; Clk          ; Clk         ; 0.000        ; 0.035      ; 2.990      ;
; 2.767 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[0]                          ; Clk          ; Clk         ; 0.000        ; 0.035      ; 2.990      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'Clk'                                                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clk   ; Rise       ; Clk                                                                                                                         ;
; -2.710 ; 1.000        ; 3.710          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[0]                          ;
; -2.710 ; 1.000        ; 3.710          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[1]                          ;
; -2.710 ; 1.000        ; 3.710          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[2]                          ;
; -2.710 ; 1.000        ; 3.710          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[3]                          ;
; -2.710 ; 1.000        ; 3.710          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[4]                          ;
; -2.710 ; 1.000        ; 3.710          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[5]                          ;
; -2.710 ; 1.000        ; 3.710          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[6]                          ;
; -2.710 ; 1.000        ; 3.710          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[7]                          ;
; -2.710 ; 1.000        ; 3.710          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.710 ; 1.000        ; 3.710          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.710 ; 1.000        ; 3.710          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.710 ; 1.000        ; 3.710          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.129  ; 0.364        ; 0.235          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.129  ; 0.364        ; 0.235          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.131  ; 0.366        ; 0.235          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.144  ; 0.379        ; 0.235          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[0]                          ;
; 0.144  ; 0.379        ; 0.235          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[1]                          ;
; 0.144  ; 0.379        ; 0.235          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[2]                          ;
; 0.144  ; 0.379        ; 0.235          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[3]                          ;
; 0.144  ; 0.379        ; 0.235          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[4]                          ;
; 0.144  ; 0.379        ; 0.235          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[5]                          ;
; 0.144  ; 0.379        ; 0.235          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[6]                          ;
; 0.144  ; 0.379        ; 0.235          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[7]                          ;
; 0.146  ; 0.381        ; 0.235          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.376  ; 0.611        ; 0.235          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.377  ; 0.612        ; 0.235          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.378  ; 0.613        ; 0.235          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[0]                          ;
; 0.378  ; 0.613        ; 0.235          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[1]                          ;
; 0.378  ; 0.613        ; 0.235          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[2]                          ;
; 0.378  ; 0.613        ; 0.235          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[3]                          ;
; 0.378  ; 0.613        ; 0.235          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[4]                          ;
; 0.378  ; 0.613        ; 0.235          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[5]                          ;
; 0.378  ; 0.613        ; 0.235          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[6]                          ;
; 0.378  ; 0.613        ; 0.235          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[7]                          ;
; 0.379  ; 0.614        ; 0.235          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.379  ; 0.614        ; 0.235          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~input|o                                                                                                                 ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~inputclkctrl|inclk[0]                                                                                                   ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~inputclkctrl|outclk                                                                                                     ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM_1|b2v_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                        ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM_1|b2v_inst|altsyncram_component|auto_generated|ram_block1a0|clk1                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~input|i                                                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~input|i                                                                                                                 ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; RAM_1|b2v_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                        ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; RAM_1|b2v_inst|altsyncram_component|auto_generated|ram_block1a0|clk1                                                        ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~inputclkctrl|inclk[0]                                                                                                   ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~inputclkctrl|outclk                                                                                                     ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~input|o                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'i_PC.Load'                                                                                           ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_PC.Load ; Rise       ; i_PC.Load                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ;
; 0.213  ; 0.401        ; 0.188          ; Low Pulse Width  ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q       ;
; 0.213  ; 0.401        ; 0.188          ; Low Pulse Width  ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q       ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width  ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q       ;
; 0.252  ; 0.472        ; 0.220          ; High Pulse Width ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q       ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q       ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q       ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q       ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q       ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q       ;
; 0.349  ; 0.569        ; 0.220          ; High Pulse Width ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ;
; 0.366  ; 0.586        ; 0.220          ; High Pulse Width ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q       ;
; 0.366  ; 0.586        ; 0.220          ; High Pulse Width ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:3:DFFn|QN~reg0|clk                          ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:3:DFFn|Q|clk                                ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:3:CMUX|Selector0|combout                    ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; i_PC.Load~input|o                                            ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:2:DFFn|QN~reg0|clk                          ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:2:DFFn|Q|clk                                ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:3:CMUX|Selector0|dataa                      ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:1:DFFn|QN~reg0|clk                          ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:1:DFFn|Q|clk                                ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|CMUX1|Selector0|datad                                     ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:0:DFFn|QN~reg0|clk                          ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:0:DFFn|Q|clk                                ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:2:CMUX|Selector0|datac                      ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:4:CMUX|Selector0|datac                      ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:1:CMUX|Selector0|datac                      ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:2:CMUX|Selector0|combout                    ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:4:CMUX|Selector0|combout                    ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:1:CMUX|Selector0|combout                    ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|CMUX1|Selector0|combout                                   ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:4:CMUX|Selector0~clkctrl|inclk[0]           ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:4:CMUX|Selector0~clkctrl|outclk             ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:4:DFFn|QN~reg0|clk                          ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:4:DFFn|Q|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; i_PC.Load~input|i                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; i_PC.Load~input|i                                            ;
; 0.506  ; 0.506        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:4:DFFn|QN~reg0|clk                          ;
; 0.506  ; 0.506        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:4:DFFn|Q|clk                                ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:4:CMUX|Selector0~clkctrl|inclk[0]           ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:4:CMUX|Selector0~clkctrl|outclk             ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|CMUX1|Selector0|combout                                   ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:1:CMUX|Selector0|combout                    ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:4:CMUX|Selector0|combout                    ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:2:CMUX|Selector0|combout                    ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:1:CMUX|Selector0|datac                      ;
; 0.583  ; 0.583        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:4:CMUX|Selector0|datac                      ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:2:CMUX|Selector0|datac                      ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:0:DFFn|QN~reg0|clk                          ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:0:DFFn|Q|clk                                ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|CMUX1|Selector0|datad                                     ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:1:DFFn|QN~reg0|clk                          ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:1:DFFn|Q|clk                                ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:3:CMUX|Selector0|dataa                      ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:2:DFFn|QN~reg0|clk                          ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:2:DFFn|Q|clk                                ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:3:CMUX|Selector0|combout                    ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; i_PC.Load~input|o                                            ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:3:DFFn|QN~reg0|clk                          ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:3:DFFn|Q|clk                                ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+---------------------+------------+--------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+-------+------------+-----------------+
; RAM_DATA_IN[*]      ; Clk        ; 1.282  ; 1.633 ; Rise       ; Clk             ;
;  RAM_DATA_IN[0]     ; Clk        ; 1.282  ; 1.633 ; Rise       ; Clk             ;
;  RAM_DATA_IN[1]     ; Clk        ; 1.056  ; 1.389 ; Rise       ; Clk             ;
;  RAM_DATA_IN[2]     ; Clk        ; 1.030  ; 1.396 ; Rise       ; Clk             ;
;  RAM_DATA_IN[3]     ; Clk        ; 1.018  ; 1.381 ; Rise       ; Clk             ;
;  RAM_DATA_IN[4]     ; Clk        ; 1.046  ; 1.407 ; Rise       ; Clk             ;
;  RAM_DATA_IN[5]     ; Clk        ; 1.273  ; 1.627 ; Rise       ; Clk             ;
;  RAM_DATA_IN[6]     ; Clk        ; 0.992  ; 1.350 ; Rise       ; Clk             ;
;  RAM_DATA_IN[7]     ; Clk        ; 1.152  ; 1.518 ; Rise       ; Clk             ;
; RAM_WREN            ; Clk        ; 1.911  ; 2.247 ; Rise       ; Clk             ;
; RAM_WR_ADR[*]       ; Clk        ; 1.243  ; 1.583 ; Rise       ; Clk             ;
;  RAM_WR_ADR[0]      ; Clk        ; 0.746  ; 1.119 ; Rise       ; Clk             ;
;  RAM_WR_ADR[1]      ; Clk        ; 0.742  ; 1.114 ; Rise       ; Clk             ;
;  RAM_WR_ADR[2]      ; Clk        ; 1.243  ; 1.583 ; Rise       ; Clk             ;
;  RAM_WR_ADR[3]      ; Clk        ; 1.067  ; 1.418 ; Rise       ; Clk             ;
;  RAM_WR_ADR[4]      ; Clk        ; 1.041  ; 1.398 ; Rise       ; Clk             ;
; i_PC.Load           ; i_PC.Load  ; 0.411  ; 0.678 ; Rise       ; i_PC.Load       ;
; i_PC.PC_DATA_IN[*]  ; i_PC.Load  ; 2.259  ; 2.677 ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[0] ; i_PC.Load  ; 2.259  ; 2.677 ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[1] ; i_PC.Load  ; 2.231  ; 2.668 ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[2] ; i_PC.Load  ; 2.246  ; 2.650 ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[3] ; i_PC.Load  ; 2.162  ; 2.539 ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[4] ; i_PC.Load  ; -0.363 ; 0.015 ; Rise       ; i_PC.Load       ;
; i_PC.RESET          ; i_PC.Load  ; 1.652  ; 1.692 ; Rise       ; i_PC.Load       ;
+---------------------+------------+--------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; RAM_DATA_IN[*]      ; Clk        ; -0.586 ; -0.935 ; Rise       ; Clk             ;
;  RAM_DATA_IN[0]     ; Clk        ; -0.865 ; -1.207 ; Rise       ; Clk             ;
;  RAM_DATA_IN[1]     ; Clk        ; -0.647 ; -0.973 ; Rise       ; Clk             ;
;  RAM_DATA_IN[2]     ; Clk        ; -0.622 ; -0.979 ; Rise       ; Clk             ;
;  RAM_DATA_IN[3]     ; Clk        ; -0.612 ; -0.966 ; Rise       ; Clk             ;
;  RAM_DATA_IN[4]     ; Clk        ; -0.638 ; -0.991 ; Rise       ; Clk             ;
;  RAM_DATA_IN[5]     ; Clk        ; -0.855 ; -1.200 ; Rise       ; Clk             ;
;  RAM_DATA_IN[6]     ; Clk        ; -0.586 ; -0.935 ; Rise       ; Clk             ;
;  RAM_DATA_IN[7]     ; Clk        ; -0.740 ; -1.097 ; Rise       ; Clk             ;
; RAM_WREN            ; Clk        ; -0.891 ; -1.168 ; Rise       ; Clk             ;
; RAM_WR_ADR[*]       ; Clk        ; -0.347 ; -0.710 ; Rise       ; Clk             ;
;  RAM_WR_ADR[0]      ; Clk        ; -0.351 ; -0.714 ; Rise       ; Clk             ;
;  RAM_WR_ADR[1]      ; Clk        ; -0.347 ; -0.710 ; Rise       ; Clk             ;
;  RAM_WR_ADR[2]      ; Clk        ; -0.826 ; -1.159 ; Rise       ; Clk             ;
;  RAM_WR_ADR[3]      ; Clk        ; -0.657 ; -1.000 ; Rise       ; Clk             ;
;  RAM_WR_ADR[4]      ; Clk        ; -0.634 ; -0.982 ; Rise       ; Clk             ;
; i_PC.Load           ; i_PC.Load  ; 0.385  ; 0.329  ; Rise       ; i_PC.Load       ;
; i_PC.PC_DATA_IN[*]  ; i_PC.Load  ; 0.921  ; 0.570  ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[0] ; i_PC.Load  ; -1.677 ; -1.996 ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[1] ; i_PC.Load  ; -1.713 ; -2.063 ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[2] ; i_PC.Load  ; -1.716 ; -2.046 ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[3] ; i_PC.Load  ; -1.621 ; -1.947 ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[4] ; i_PC.Load  ; 0.921  ; 0.570  ; Rise       ; i_PC.Load       ;
; i_PC.RESET          ; i_PC.Load  ; 1.515  ; 1.449  ; Rise       ; i_PC.Load       ;
+---------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; RAM_DATA_OUT[*]  ; Clk        ; 7.594 ; 7.474 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[0] ; Clk        ; 7.580 ; 7.457 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[1] ; Clk        ; 7.300 ; 7.180 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[2] ; Clk        ; 7.301 ; 7.184 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[3] ; Clk        ; 7.266 ; 7.141 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[4] ; Clk        ; 7.560 ; 7.438 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[5] ; Clk        ; 7.282 ; 7.159 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[6] ; Clk        ; 7.594 ; 7.474 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[7] ; Clk        ; 7.364 ; 7.240 ; Rise       ; Clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; RAM_DATA_OUT[*]  ; Clk        ; 7.048 ; 6.925 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[0] ; Clk        ; 7.352 ; 7.230 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[1] ; Clk        ; 7.082 ; 6.964 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[2] ; Clk        ; 7.082 ; 6.967 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[3] ; Clk        ; 7.048 ; 6.925 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[4] ; Clk        ; 7.332 ; 7.211 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[5] ; Clk        ; 7.064 ; 6.943 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[6] ; Clk        ; 7.364 ; 7.246 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[7] ; Clk        ; 7.145 ; 7.023 ; Rise       ; Clk             ;
+------------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 100C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 354.48 MHz ; 250.0 MHz       ; Clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 813.67 MHz ; 250.0 MHz       ; i_PC.Load  ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV -40C Model Setup Summary ;
+-----------+--------+-----------------+
; Clock     ; Slack  ; End Point TNS   ;
+-----------+--------+-----------------+
; Clk       ; -1.846 ; -16.414         ;
; i_PC.Load ; -0.229 ; -1.900          ;
+-----------+--------+-----------------+


+-------------------------------------+
; Slow 1200mV -40C Model Hold Summary ;
+-----------+--------+----------------+
; Clock     ; Slack  ; End Point TNS  ;
+-----------+--------+----------------+
; i_PC.Load ; -0.404 ; -2.379         ;
; Clk       ; 0.854  ; 0.000          ;
+-----------+--------+----------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary ;
+-----------+--------+-------------------------------+
; Clock     ; Slack  ; End Point TNS                 ;
+-----------+--------+-------------------------------+
; Clk       ; -3.000 ; -34.788                       ;
; i_PC.Load ; -3.000 ; -15.850                       ;
+-----------+--------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'Clk'                                                                                                                                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                   ; To Node                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.846 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q                                                                      ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; i_PC.Load    ; Clk         ; 1.000        ; -1.877     ; 0.977      ;
; -1.821 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[7]                          ; Clk          ; Clk         ; 1.000        ; -0.040     ; 2.714      ;
; -1.821 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[6]                          ; Clk          ; Clk         ; 1.000        ; -0.040     ; 2.714      ;
; -1.821 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[5]                          ; Clk          ; Clk         ; 1.000        ; -0.040     ; 2.714      ;
; -1.821 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[4]                          ; Clk          ; Clk         ; 1.000        ; -0.040     ; 2.714      ;
; -1.821 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[3]                          ; Clk          ; Clk         ; 1.000        ; -0.040     ; 2.714      ;
; -1.821 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[2]                          ; Clk          ; Clk         ; 1.000        ; -0.040     ; 2.714      ;
; -1.821 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[1]                          ; Clk          ; Clk         ; 1.000        ; -0.040     ; 2.714      ;
; -1.821 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[0]                          ; Clk          ; Clk         ; 1.000        ; -0.040     ; 2.714      ;
; -0.491 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q                                                                      ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; i_PC.Load    ; Clk         ; 1.000        ; 0.042      ; 1.541      ;
; -0.450 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q                                                                      ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; i_PC.Load    ; Clk         ; 1.000        ; 0.152      ; 1.610      ;
; -0.431 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q                                                                      ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; i_PC.Load    ; Clk         ; 1.000        ; 0.111      ; 1.550      ;
; -0.362 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q                                                                      ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; i_PC.Load    ; Clk         ; 1.000        ; 0.212      ; 1.582      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'i_PC.Load'                                                                                                                                                                  ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.229 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 1.000        ; -0.041     ; 1.188      ;
; -0.225 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 1.000        ; -0.042     ; 1.183      ;
; -0.223 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 1.000        ; -0.042     ; 1.181      ;
; -0.218 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 1.000        ; -0.042     ; 1.176      ;
; -0.216 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 1.000        ; -0.041     ; 1.175      ;
; -0.208 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 1.000        ; -0.042     ; 1.166      ;
; -0.207 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 1.000        ; -0.042     ; 1.165      ;
; -0.206 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 1.000        ; -0.042     ; 1.164      ;
; -0.105 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 1.000        ; -0.064     ; 1.041      ;
; -0.063 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 1.000        ; -0.064     ; 0.999      ;
; 0.163  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.500        ; 2.274      ; 2.611      ;
; 0.226  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.500        ; 4.278      ; 4.552      ;
; 0.230  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.500        ; 2.274      ; 2.544      ;
; 0.232  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.500        ; 4.278      ; 4.546      ;
; 0.244  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.500        ; 2.370      ; 2.626      ;
; 0.396  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.500        ; 2.330      ; 2.434      ;
; 0.428  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.500        ; 2.370      ; 2.442      ;
; 0.440  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.500        ; 2.330      ; 2.390      ;
; 0.457  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.500        ; 2.425      ; 2.468      ;
; 0.484  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.500        ; 2.425      ; 2.441      ;
; 0.650  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 1.000        ; 2.274      ; 2.624      ;
; 0.655  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 1.000        ; 2.274      ; 2.619      ;
; 0.753  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 1.000        ; 2.370      ; 2.617      ;
; 0.826  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 1.000        ; 4.278      ; 4.452      ;
; 0.831  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 1.000        ; 4.278      ; 4.447      ;
; 0.839  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 1.000        ; 2.330      ; 2.491      ;
; 0.899  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 1.000        ; 2.370      ; 2.471      ;
; 0.930  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 1.000        ; 2.425      ; 2.495      ;
; 0.955  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 1.000        ; 2.425      ; 2.470      ;
; 0.974  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 1.000        ; 2.330      ; 2.356      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'i_PC.Load'                                                                                                                                                                   ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.404 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 4.452      ; 4.216      ;
; -0.371 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 4.452      ; 4.249      ;
; -0.338 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 2.533      ; 2.363      ;
; -0.323 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 2.423      ; 2.268      ;
; -0.289 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 2.533      ; 2.412      ;
; -0.269 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 2.464      ; 2.363      ;
; -0.208 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 2.423      ; 2.383      ;
; -0.116 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 2.464      ; 2.516      ;
; -0.052 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 2.363      ; 2.479      ;
; -0.009 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 2.363      ; 2.522      ;
; 0.105  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; -0.500       ; 2.533      ; 2.326      ;
; 0.127  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; -0.500       ; 2.423      ; 2.238      ;
; 0.142  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; -0.500       ; 2.533      ; 2.363      ;
; 0.161  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; -0.500       ; 4.452      ; 4.301      ;
; 0.176  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; -0.500       ; 2.464      ; 2.328      ;
; 0.198  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; -0.500       ; 4.452      ; 4.338      ;
; 0.208  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; -0.500       ; 2.423      ; 2.319      ;
; 0.311  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; -0.500       ; 2.464      ; 2.463      ;
; 0.352  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; -0.500       ; 2.363      ; 2.403      ;
; 0.399  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; -0.500       ; 2.363      ; 2.450      ;
; 0.677  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 0.064      ; 0.909      ;
; 0.713  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 0.064      ; 0.945      ;
; 0.841  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 0.042      ; 1.051      ;
; 0.843  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 0.042      ; 1.053      ;
; 0.843  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 0.042      ; 1.053      ;
; 0.857  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 0.041      ; 1.066      ;
; 0.892  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 0.042      ; 1.102      ;
; 0.895  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 0.042      ; 1.105      ;
; 0.897  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 0.042      ; 1.107      ;
; 0.907  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 0.041      ; 1.116      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'Clk'                                                                                                                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                   ; To Node                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.854 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q                                                                      ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; i_PC.Load    ; Clk         ; 0.000        ; 0.384      ; 1.473      ;
; 0.921 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q                                                                      ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; i_PC.Load    ; Clk         ; 0.000        ; 0.288      ; 1.444      ;
; 0.938 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q                                                                      ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; i_PC.Load    ; Clk         ; 0.000        ; 0.328      ; 1.501      ;
; 0.982 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q                                                                      ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; i_PC.Load    ; Clk         ; 0.000        ; 0.233      ; 1.450      ;
; 2.323 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q                                                                      ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; i_PC.Load    ; Clk         ; 0.000        ; -1.620     ; 0.938      ;
; 2.424 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[7]                          ; Clk          ; Clk         ; 0.000        ; 0.031      ; 2.617      ;
; 2.424 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[6]                          ; Clk          ; Clk         ; 0.000        ; 0.031      ; 2.617      ;
; 2.424 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[5]                          ; Clk          ; Clk         ; 0.000        ; 0.031      ; 2.617      ;
; 2.424 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[4]                          ; Clk          ; Clk         ; 0.000        ; 0.031      ; 2.617      ;
; 2.424 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[3]                          ; Clk          ; Clk         ; 0.000        ; 0.031      ; 2.617      ;
; 2.424 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[2]                          ; Clk          ; Clk         ; 0.000        ; 0.031      ; 2.617      ;
; 2.424 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[1]                          ; Clk          ; Clk         ; 0.000        ; 0.031      ; 2.617      ;
; 2.424 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[0]                          ; Clk          ; Clk         ; 0.000        ; 0.031      ; 2.617      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'Clk'                                                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clk   ; Rise       ; Clk                                                                                                                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[0]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[1]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[2]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[3]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[4]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[5]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[6]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[7]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.140  ; 0.373        ; 0.233          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.140  ; 0.373        ; 0.233          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.142  ; 0.375        ; 0.233          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.151  ; 0.384        ; 0.233          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.154  ; 0.387        ; 0.233          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[0]                          ;
; 0.154  ; 0.387        ; 0.233          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[1]                          ;
; 0.154  ; 0.387        ; 0.233          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[2]                          ;
; 0.154  ; 0.387        ; 0.233          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[3]                          ;
; 0.154  ; 0.387        ; 0.233          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[4]                          ;
; 0.154  ; 0.387        ; 0.233          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[5]                          ;
; 0.154  ; 0.387        ; 0.233          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[6]                          ;
; 0.154  ; 0.387        ; 0.233          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[7]                          ;
; 0.377  ; 0.610        ; 0.233          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[0]                          ;
; 0.377  ; 0.610        ; 0.233          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[1]                          ;
; 0.377  ; 0.610        ; 0.233          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[2]                          ;
; 0.377  ; 0.610        ; 0.233          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[3]                          ;
; 0.377  ; 0.610        ; 0.233          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[4]                          ;
; 0.377  ; 0.610        ; 0.233          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[5]                          ;
; 0.377  ; 0.610        ; 0.233          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[6]                          ;
; 0.377  ; 0.610        ; 0.233          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[7]                          ;
; 0.379  ; 0.612        ; 0.233          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.387  ; 0.620        ; 0.233          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.390  ; 0.623        ; 0.233          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.390  ; 0.623        ; 0.233          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~input|o                                                                                                                 ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~inputclkctrl|inclk[0]                                                                                                   ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~inputclkctrl|outclk                                                                                                     ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM_1|b2v_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                        ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM_1|b2v_inst|altsyncram_component|auto_generated|ram_block1a0|clk1                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~input|i                                                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~input|i                                                                                                                 ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; RAM_1|b2v_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                        ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; RAM_1|b2v_inst|altsyncram_component|auto_generated|ram_block1a0|clk1                                                        ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~inputclkctrl|inclk[0]                                                                                                   ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~inputclkctrl|outclk                                                                                                     ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~input|o                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'i_PC.Load'                                                                                           ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_PC.Load ; Rise       ; i_PC.Load                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ;
; 0.086  ; 0.304        ; 0.218          ; High Pulse Width ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q       ;
; 0.086  ; 0.304        ; 0.218          ; High Pulse Width ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ;
; 0.212  ; 0.430        ; 0.218          ; High Pulse Width ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q       ;
; 0.212  ; 0.430        ; 0.218          ; High Pulse Width ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q       ;
; 0.231  ; 0.449        ; 0.218          ; High Pulse Width ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q       ;
; 0.239  ; 0.457        ; 0.218          ; High Pulse Width ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ;
; 0.259  ; 0.477        ; 0.218          ; High Pulse Width ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q       ;
; 0.259  ; 0.477        ; 0.218          ; High Pulse Width ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ;
; 0.331  ; 0.517        ; 0.186          ; Low Pulse Width  ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q       ;
; 0.331  ; 0.517        ; 0.186          ; Low Pulse Width  ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ;
; 0.346  ; 0.346        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:4:DFFn|QN~reg0|clk                          ;
; 0.346  ; 0.346        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:4:DFFn|Q|clk                                ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:4:CMUX|Selector0~clkctrl|inclk[0]           ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:4:CMUX|Selector0~clkctrl|outclk             ;
; 0.352  ; 0.538        ; 0.186          ; Low Pulse Width  ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q       ;
; 0.352  ; 0.538        ; 0.186          ; Low Pulse Width  ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ;
; 0.360  ; 0.546        ; 0.186          ; Low Pulse Width  ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q       ;
; 0.360  ; 0.546        ; 0.186          ; Low Pulse Width  ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ;
; 0.381  ; 0.567        ; 0.186          ; Low Pulse Width  ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q       ;
; 0.381  ; 0.567        ; 0.186          ; Low Pulse Width  ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; i_PC.Load~input|o                                            ;
; 0.459  ; 0.459        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|CMUX1|Selector0|combout                                   ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:0:DFFn|QN~reg0|clk                          ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:0:DFFn|Q|clk                                ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:3:DFFn|QN~reg0|clk                          ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:3:DFFn|Q|clk                                ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:3:CMUX|Selector0|combout                    ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:1:CMUX|Selector0|combout                    ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:2:CMUX|Selector0|combout                    ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:4:CMUX|Selector0|combout                    ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:1:DFFn|QN~reg0|clk                          ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:1:DFFn|Q|clk                                ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|CMUX1|Selector0|datad                                     ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:2:CMUX|Selector0|datac                      ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:4:CMUX|Selector0|datac                      ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:3:CMUX|Selector0|dataa                      ;
; 0.498  ; 0.498        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:2:DFFn|QN~reg0|clk                          ;
; 0.498  ; 0.498        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:2:DFFn|Q|clk                                ;
; 0.498  ; 0.684        ; 0.186          ; Low Pulse Width  ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q       ;
; 0.498  ; 0.684        ; 0.186          ; Low Pulse Width  ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:1:CMUX|Selector0|datac                      ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:2:DFFn|QN~reg0|clk                          ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:2:DFFn|Q|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:1:CMUX|Selector0|datac                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; i_PC.Load~input|i                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; i_PC.Load~input|i                                            ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:3:CMUX|Selector0|dataa                      ;
; 0.502  ; 0.502        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|CMUX1|Selector0|datad                                     ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:2:CMUX|Selector0|datac                      ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:4:CMUX|Selector0|datac                      ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:1:DFFn|QN~reg0|clk                          ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:1:DFFn|Q|clk                                ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:2:CMUX|Selector0|combout                    ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:4:CMUX|Selector0|combout                    ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:3:CMUX|Selector0|combout                    ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:1:CMUX|Selector0|combout                    ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:3:DFFn|QN~reg0|clk                          ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:3:DFFn|Q|clk                                ;
; 0.527  ; 0.527        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:0:DFFn|QN~reg0|clk                          ;
; 0.527  ; 0.527        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:0:DFFn|Q|clk                                ;
; 0.539  ; 0.539        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|CMUX1|Selector0|combout                                   ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; i_PC.Load~input|o                                            ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:4:CMUX|Selector0~clkctrl|inclk[0]           ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:4:CMUX|Selector0~clkctrl|outclk             ;
; 0.644  ; 0.644        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:4:DFFn|QN~reg0|clk                          ;
; 0.644  ; 0.644        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:4:DFFn|Q|clk                                ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; RAM_DATA_IN[*]      ; Clk        ; 1.018  ; 1.196  ; Rise       ; Clk             ;
;  RAM_DATA_IN[0]     ; Clk        ; 1.018  ; 1.196  ; Rise       ; Clk             ;
;  RAM_DATA_IN[1]     ; Clk        ; 0.796  ; 0.992  ; Rise       ; Clk             ;
;  RAM_DATA_IN[2]     ; Clk        ; 0.783  ; 0.997  ; Rise       ; Clk             ;
;  RAM_DATA_IN[3]     ; Clk        ; 0.776  ; 0.992  ; Rise       ; Clk             ;
;  RAM_DATA_IN[4]     ; Clk        ; 0.801  ; 1.008  ; Rise       ; Clk             ;
;  RAM_DATA_IN[5]     ; Clk        ; 1.010  ; 1.187  ; Rise       ; Clk             ;
;  RAM_DATA_IN[6]     ; Clk        ; 0.750  ; 0.958  ; Rise       ; Clk             ;
;  RAM_DATA_IN[7]     ; Clk        ; 0.893  ; 1.114  ; Rise       ; Clk             ;
; RAM_WREN            ; Clk        ; 1.513  ; 1.720  ; Rise       ; Clk             ;
; RAM_WR_ADR[*]       ; Clk        ; 0.994  ; 1.146  ; Rise       ; Clk             ;
;  RAM_WR_ADR[0]      ; Clk        ; 0.522  ; 0.764  ; Rise       ; Clk             ;
;  RAM_WR_ADR[1]      ; Clk        ; 0.519  ; 0.759  ; Rise       ; Clk             ;
;  RAM_WR_ADR[2]      ; Clk        ; 0.994  ; 1.146  ; Rise       ; Clk             ;
;  RAM_WR_ADR[3]      ; Clk        ; 0.808  ; 1.011  ; Rise       ; Clk             ;
;  RAM_WR_ADR[4]      ; Clk        ; 0.793  ; 1.000  ; Rise       ; Clk             ;
; i_PC.Load           ; i_PC.Load  ; 0.330  ; 0.317  ; Rise       ; i_PC.Load       ;
; i_PC.PC_DATA_IN[*]  ; i_PC.Load  ; 1.718  ; 1.972  ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[0] ; i_PC.Load  ; 1.718  ; 1.964  ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[1] ; i_PC.Load  ; 1.695  ; 1.972  ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[2] ; i_PC.Load  ; 1.703  ; 1.955  ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[3] ; i_PC.Load  ; 1.646  ; 1.864  ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[4] ; i_PC.Load  ; -0.543 ; -0.337 ; Rise       ; i_PC.Load       ;
; i_PC.RESET          ; i_PC.Load  ; 1.293  ; 1.543  ; Rise       ; i_PC.Load       ;
+---------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; RAM_DATA_IN[*]      ; Clk        ; -0.397 ; -0.599 ; Rise       ; Clk             ;
;  RAM_DATA_IN[0]     ; Clk        ; -0.654 ; -0.828 ; Rise       ; Clk             ;
;  RAM_DATA_IN[1]     ; Clk        ; -0.441 ; -0.631 ; Rise       ; Clk             ;
;  RAM_DATA_IN[2]     ; Clk        ; -0.428 ; -0.636 ; Rise       ; Clk             ;
;  RAM_DATA_IN[3]     ; Clk        ; -0.423 ; -0.633 ; Rise       ; Clk             ;
;  RAM_DATA_IN[4]     ; Clk        ; -0.446 ; -0.648 ; Rise       ; Clk             ;
;  RAM_DATA_IN[5]     ; Clk        ; -0.646 ; -0.819 ; Rise       ; Clk             ;
;  RAM_DATA_IN[6]     ; Clk        ; -0.397 ; -0.599 ; Rise       ; Clk             ;
;  RAM_DATA_IN[7]     ; Clk        ; -0.535 ; -0.750 ; Rise       ; Clk             ;
; RAM_WREN            ; Clk        ; -0.644 ; -0.800 ; Rise       ; Clk             ;
; RAM_WR_ADR[*]       ; Clk        ; -0.176 ; -0.408 ; Rise       ; Clk             ;
;  RAM_WR_ADR[0]      ; Clk        ; -0.179 ; -0.413 ; Rise       ; Clk             ;
;  RAM_WR_ADR[1]      ; Clk        ; -0.176 ; -0.408 ; Rise       ; Clk             ;
;  RAM_WR_ADR[2]      ; Clk        ; -0.631 ; -0.779 ; Rise       ; Clk             ;
;  RAM_WR_ADR[3]      ; Clk        ; -0.451 ; -0.649 ; Rise       ; Clk             ;
;  RAM_WR_ADR[4]      ; Clk        ; -0.439 ; -0.640 ; Rise       ; Clk             ;
; i_PC.Load           ; i_PC.Load  ; 0.404  ; 0.375  ; Rise       ; i_PC.Load       ;
; i_PC.PC_DATA_IN[*]  ; i_PC.Load  ; 1.054  ; 0.819  ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[0] ; i_PC.Load  ; -1.198 ; -1.404 ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[1] ; i_PC.Load  ; -1.245 ; -1.462 ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[2] ; i_PC.Load  ; -1.256 ; -1.448 ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[3] ; i_PC.Load  ; -1.179 ; -1.370 ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[4] ; i_PC.Load  ; 1.054  ; 0.819  ; Rise       ; i_PC.Load       ;
; i_PC.RESET          ; i_PC.Load  ; 1.417  ; 1.221  ; Rise       ; i_PC.Load       ;
+---------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; RAM_DATA_OUT[*]  ; Clk        ; 6.496 ; 6.324 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[0] ; Clk        ; 6.487 ; 6.315 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[1] ; Clk        ; 6.224 ; 6.081 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[2] ; Clk        ; 6.219 ; 6.078 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[3] ; Clk        ; 6.189 ; 6.044 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[4] ; Clk        ; 6.465 ; 6.296 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[5] ; Clk        ; 6.204 ; 6.062 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[6] ; Clk        ; 6.496 ; 6.324 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[7] ; Clk        ; 6.286 ; 6.136 ; Rise       ; Clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; RAM_DATA_OUT[*]  ; Clk        ; 5.969 ; 5.828 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[0] ; Clk        ; 6.257 ; 6.091 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[1] ; Clk        ; 6.004 ; 5.864 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[2] ; Clk        ; 5.999 ; 5.861 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[3] ; Clk        ; 5.969 ; 5.828 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[4] ; Clk        ; 6.235 ; 6.071 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[5] ; Clk        ; 5.985 ; 5.846 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[6] ; Clk        ; 6.264 ; 6.097 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[7] ; Clk        ; 6.064 ; 5.919 ; Rise       ; Clk             ;
+------------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV -40C Model Setup Summary ;
+-----------+--------+-----------------+
; Clock     ; Slack  ; End Point TNS   ;
+-----------+--------+-----------------+
; Clk       ; -0.414 ; -2.590          ;
; i_PC.Load ; -0.308 ; -0.858          ;
+-----------+--------+-----------------+


+-------------------------------------+
; Fast 1200mV -40C Model Hold Summary ;
+-----------+--------+----------------+
; Clock     ; Slack  ; End Point TNS  ;
+-----------+--------+----------------+
; i_PC.Load ; -0.204 ; -1.291         ;
; Clk       ; 0.237  ; 0.000          ;
+-----------+--------+----------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary ;
+-----------+--------+-------------------------------+
; Clock     ; Slack  ; End Point TNS                 ;
+-----------+--------+-------------------------------+
; Clk       ; -3.000 ; -16.373                       ;
; i_PC.Load ; -3.000 ; -14.110                       ;
+-----------+--------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'Clk'                                                                                                                                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                   ; To Node                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.414 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q                                                                      ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; i_PC.Load    ; Clk         ; 1.000        ; -0.855     ; 0.547      ;
; -0.272 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[7]                          ; Clk          ; Clk         ; 1.000        ; -0.023     ; 1.205      ;
; -0.272 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[6]                          ; Clk          ; Clk         ; 1.000        ; -0.023     ; 1.205      ;
; -0.272 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[5]                          ; Clk          ; Clk         ; 1.000        ; -0.023     ; 1.205      ;
; -0.272 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[4]                          ; Clk          ; Clk         ; 1.000        ; -0.023     ; 1.205      ;
; -0.272 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[3]                          ; Clk          ; Clk         ; 1.000        ; -0.023     ; 1.205      ;
; -0.272 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[2]                          ; Clk          ; Clk         ; 1.000        ; -0.023     ; 1.205      ;
; -0.272 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[1]                          ; Clk          ; Clk         ; 1.000        ; -0.023     ; 1.205      ;
; -0.272 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[0]                          ; Clk          ; Clk         ; 1.000        ; -0.023     ; 1.205      ;
; 0.286  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q                                                                      ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; i_PC.Load    ; Clk         ; 1.000        ; 0.188      ; 0.890      ;
; 0.316  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q                                                                      ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; i_PC.Load    ; Clk         ; 1.000        ; 0.247      ; 0.919      ;
; 0.334  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q                                                                      ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; i_PC.Load    ; Clk         ; 1.000        ; 0.231      ; 0.885      ;
; 0.366  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q                                                                      ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; i_PC.Load    ; Clk         ; 1.000        ; 0.282      ; 0.904      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'i_PC.Load'                                                                                                                                                                  ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.308 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.500        ; 2.217      ; 3.013      ;
; -0.275 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.500        ; 2.217      ; 2.980      ;
; -0.113 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.500        ; 1.127      ; 1.728      ;
; -0.080 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.500        ; 1.127      ; 1.695      ;
; -0.078 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.500        ; 1.175      ; 1.741      ;
; -0.004 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.500        ; 1.159      ; 1.651      ;
; 0.006  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.500        ; 1.175      ; 1.657      ;
; 0.041  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.500        ; 1.209      ; 1.656      ;
; 0.048  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.500        ; 1.209      ; 1.649      ;
; 0.053  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.500        ; 1.159      ; 1.594      ;
; 0.356  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 1.000        ; -0.023     ; 0.609      ;
; 0.359  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 1.000        ; -0.023     ; 0.606      ;
; 0.360  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 1.000        ; -0.024     ; 0.604      ;
; 0.360  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 1.000        ; -0.023     ; 0.605      ;
; 0.362  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 1.000        ; -0.023     ; 0.603      ;
; 0.364  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 1.000        ; -0.023     ; 0.601      ;
; 0.366  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 1.000        ; -0.023     ; 0.599      ;
; 0.369  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 1.000        ; -0.024     ; 0.595      ;
; 0.423  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 1.000        ; -0.036     ; 0.529      ;
; 0.423  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 1.000        ; -0.036     ; 0.529      ;
; 0.793  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 1.000        ; 2.217      ; 2.412      ;
; 0.806  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 1.000        ; 2.217      ; 2.399      ;
; 0.823  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 1.000        ; 1.127      ; 1.292      ;
; 0.846  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 1.000        ; 1.127      ; 1.269      ;
; 0.889  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 1.000        ; 1.175      ; 1.274      ;
; 0.926  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 1.000        ; 1.159      ; 1.221      ;
; 0.939  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 1.000        ; 1.175      ; 1.224      ;
; 0.974  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 1.000        ; 1.209      ; 1.223      ;
; 0.980  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 1.000        ; 1.209      ; 1.217      ;
; 0.997  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 1.000        ; 1.159      ; 1.150      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'i_PC.Load'                                                                                                                                                                   ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.204 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 1.268      ; 1.146      ;
; -0.187 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 1.268      ; 1.163      ;
; -0.186 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 1.209      ; 1.105      ;
; -0.160 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 1.225      ; 1.147      ;
; -0.146 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 1.209      ; 1.145      ;
; -0.117 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 2.311      ; 2.276      ;
; -0.105 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 2.311      ; 2.288      ;
; -0.084 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 1.225      ; 1.223      ;
; -0.066 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 1.174      ; 1.190      ;
; -0.036 ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 1.174      ; 1.220      ;
; 0.333  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 0.036      ; 0.451      ;
; 0.333  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 0.036      ; 0.451      ;
; 0.403  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 0.024      ; 0.509      ;
; 0.403  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 0.023      ; 0.508      ;
; 0.404  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 0.023      ; 0.509      ;
; 0.411  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 0.023      ; 0.516      ;
; 0.418  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 0.024      ; 0.524      ;
; 0.422  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 0.023      ; 0.527      ;
; 0.424  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 0.023      ; 0.529      ;
; 0.428  ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; 0.000        ; 0.023      ; 0.533      ;
; 0.687  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; -0.500       ; 1.268      ; 1.557      ;
; 0.689  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; -0.500       ; 1.209      ; 1.500      ;
; 0.704  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; -0.500       ; 1.268      ; 1.574      ;
; 0.731  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; -0.500       ; 1.225      ; 1.558      ;
; 0.741  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; -0.500       ; 1.209      ; 1.552      ;
; 0.816  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; -0.500       ; 1.225      ; 1.643      ;
; 0.855  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; -0.500       ; 1.174      ; 1.631      ;
; 0.859  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; -0.500       ; 1.174      ; 1.635      ;
; 0.951  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q       ; i_PC.Load    ; i_PC.Load   ; -0.500       ; 2.311      ; 2.864      ;
; 0.955  ; i_PC.Load                                                    ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ; i_PC.Load    ; i_PC.Load   ; -0.500       ; 2.311      ; 2.868      ;
+--------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'Clk'                                                                                                                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                   ; To Node                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.237 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q                                                                      ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; i_PC.Load    ; Clk         ; 0.000        ; 0.380      ; 0.758      ;
; 0.269 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q                                                                      ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; i_PC.Load    ; Clk         ; 0.000        ; 0.332      ; 0.742      ;
; 0.275 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q                                                                      ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; i_PC.Load    ; Clk         ; 0.000        ; 0.348      ; 0.764      ;
; 0.311 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q                                                                      ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; i_PC.Load    ; Clk         ; 0.000        ; 0.298      ; 0.750      ;
; 1.022 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[7]                          ; Clk          ; Clk         ; 0.000        ; 0.022      ; 1.131      ;
; 1.022 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[6]                          ; Clk          ; Clk         ; 0.000        ; 0.022      ; 1.131      ;
; 1.022 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[5]                          ; Clk          ; Clk         ; 0.000        ; 0.022      ; 1.131      ;
; 1.022 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[4]                          ; Clk          ; Clk         ; 0.000        ; 0.022      ; 1.131      ;
; 1.022 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[3]                          ; Clk          ; Clk         ; 0.000        ; 0.022      ; 1.131      ;
; 1.022 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[2]                          ; Clk          ; Clk         ; 0.000        ; 0.022      ; 1.131      ;
; 1.022 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[1]                          ; Clk          ; Clk         ; 0.000        ; 0.022      ; 1.131      ;
; 1.022 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[0]                          ; Clk          ; Clk         ; 0.000        ; 0.022      ; 1.131      ;
; 1.027 ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q                                                                      ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ; i_PC.Load    ; Clk         ; 0.000        ; -0.710     ; 0.458      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'Clk'                                                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clk   ; Rise       ; Clk                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -0.119 ; 0.111        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.119 ; 0.111        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~porta_we_reg       ;
; -0.118 ; 0.112        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -0.113 ; 0.117        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[0]                          ;
; -0.113 ; 0.117        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[1]                          ;
; -0.113 ; 0.117        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[2]                          ;
; -0.113 ; 0.117        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[3]                          ;
; -0.113 ; 0.117        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[4]                          ;
; -0.113 ; 0.117        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[5]                          ;
; -0.113 ; 0.117        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[6]                          ;
; -0.113 ; 0.117        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[7]                          ;
; -0.113 ; 0.117        ; 0.230          ; Low Pulse Width  ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~input|o                                                                                                                 ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM_1|b2v_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                        ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; RAM_1|b2v_inst|altsyncram_component|auto_generated|ram_block1a0|clk1                                                        ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~inputclkctrl|inclk[0]                                                                                                   ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~inputclkctrl|outclk                                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~input|i                                                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~input|i                                                                                                                 ;
; 0.650  ; 0.880        ; 0.230          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[0]                          ;
; 0.650  ; 0.880        ; 0.230          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[1]                          ;
; 0.650  ; 0.880        ; 0.230          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[2]                          ;
; 0.650  ; 0.880        ; 0.230          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[3]                          ;
; 0.650  ; 0.880        ; 0.230          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[4]                          ;
; 0.650  ; 0.880        ; 0.230          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[5]                          ;
; 0.650  ; 0.880        ; 0.230          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[6]                          ;
; 0.650  ; 0.880        ; 0.230          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|q_b[7]                          ;
; 0.651  ; 0.881        ; 0.230          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.652  ; 0.882        ; 0.230          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.652  ; 0.882        ; 0.230          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.652  ; 0.882        ; 0.230          ; High Pulse Width ; Clk   ; Rise       ; RAM:RAM_1|altdpram0:b2v_inst|altsyncram:altsyncram_component|altsyncram_l6q1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.859  ; 0.859        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~inputclkctrl|inclk[0]                                                                                                   ;
; 0.859  ; 0.859        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~inputclkctrl|outclk                                                                                                     ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; RAM_1|b2v_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                        ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; RAM_1|b2v_inst|altsyncram_component|auto_generated|ram_block1a0|clk1                                                        ;
; 0.871  ; 0.871        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~input|o                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'i_PC.Load'                                                                                           ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_PC.Load ; Rise       ; i_PC.Load                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ;
; -0.128 ; 0.056        ; 0.184          ; Low Pulse Width  ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q       ;
; -0.128 ; 0.056        ; 0.184          ; Low Pulse Width  ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ;
; -0.118 ; 0.066        ; 0.184          ; Low Pulse Width  ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q       ;
; -0.118 ; 0.066        ; 0.184          ; Low Pulse Width  ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ;
; -0.111 ; 0.073        ; 0.184          ; Low Pulse Width  ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q       ;
; -0.111 ; 0.073        ; 0.184          ; Low Pulse Width  ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ;
; -0.101 ; 0.083        ; 0.184          ; Low Pulse Width  ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q       ;
; -0.101 ; 0.083        ; 0.184          ; Low Pulse Width  ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ;
; -0.097 ; 0.087        ; 0.184          ; Low Pulse Width  ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q       ;
; -0.097 ; 0.087        ; 0.184          ; Low Pulse Width  ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ;
; 0.054  ; 0.054        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:4:DFFn|QN~reg0|clk                          ;
; 0.054  ; 0.054        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:4:DFFn|Q|clk                                ;
; 0.061  ; 0.061        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:4:CMUX|Selector0~clkctrl|inclk[0]           ;
; 0.061  ; 0.061        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:4:CMUX|Selector0~clkctrl|outclk             ;
; 0.064  ; 0.064        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:3:DFFn|QN~reg0|clk                          ;
; 0.064  ; 0.064        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:3:DFFn|Q|clk                                ;
; 0.071  ; 0.071        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:2:DFFn|QN~reg0|clk                          ;
; 0.071  ; 0.071        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:2:DFFn|Q|clk                                ;
; 0.076  ; 0.076        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:3:CMUX|Selector0|combout                    ;
; 0.081  ; 0.081        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:0:DFFn|QN~reg0|clk                          ;
; 0.081  ; 0.081        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:0:DFFn|Q|clk                                ;
; 0.085  ; 0.085        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:1:DFFn|QN~reg0|clk                          ;
; 0.085  ; 0.085        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:1:DFFn|Q|clk                                ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:3:CMUX|Selector0|dataa                      ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:2:CMUX|Selector0|combout                    ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:4:CMUX|Selector0|combout                    ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:1:CMUX|Selector0|combout                    ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:2:CMUX|Selector0|datac                      ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:4:CMUX|Selector0|datac                      ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|CMUX1|Selector0|datad                                     ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:1:CMUX|Selector0|datac                      ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; PC|CMUX1|Selector0|combout                                   ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; i_PC.Load~input|o                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; i_PC.Load~input|i                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_PC.Load ; Rise       ; i_PC.Load~input|i                                            ;
; 0.691  ; 0.907        ; 0.216          ; High Pulse Width ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|Q       ;
; 0.691  ; 0.907        ; 0.216          ; High Pulse Width ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:1:DFFn|QN~reg0 ;
; 0.694  ; 0.910        ; 0.216          ; High Pulse Width ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|Q       ;
; 0.694  ; 0.910        ; 0.216          ; High Pulse Width ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:0:DFFn|QN~reg0 ;
; 0.705  ; 0.921        ; 0.216          ; High Pulse Width ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|Q       ;
; 0.705  ; 0.921        ; 0.216          ; High Pulse Width ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:2:DFFn|QN~reg0 ;
; 0.709  ; 0.925        ; 0.216          ; High Pulse Width ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|Q       ;
; 0.709  ; 0.925        ; 0.216          ; High Pulse Width ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:3:DFFn|QN~reg0 ;
; 0.722  ; 0.938        ; 0.216          ; High Pulse Width ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|Q       ;
; 0.722  ; 0.938        ; 0.216          ; High Pulse Width ; i_PC.Load ; Rise       ; ProgramCounterTopLevel:PC|DFF_1:\GenerateDFFs:4:DFFn|QN~reg0 ;
; 0.873  ; 0.873        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; i_PC.Load~input|o                                            ;
; 0.893  ; 0.893        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|CMUX1|Selector0|combout                                   ;
; 0.896  ; 0.896        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:1:CMUX|Selector0|datac                      ;
; 0.898  ; 0.898        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|CMUX1|Selector0|datad                                     ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:1:CMUX|Selector0|combout                    ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:2:CMUX|Selector0|datac                      ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:4:CMUX|Selector0|datac                      ;
; 0.904  ; 0.904        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:2:CMUX|Selector0|combout                    ;
; 0.904  ; 0.904        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:4:CMUX|Selector0|combout                    ;
; 0.905  ; 0.905        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:3:CMUX|Selector0|dataa                      ;
; 0.912  ; 0.912        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:1:DFFn|QN~reg0|clk                          ;
; 0.912  ; 0.912        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:1:DFFn|Q|clk                                ;
; 0.915  ; 0.915        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:0:DFFn|QN~reg0|clk                          ;
; 0.915  ; 0.915        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:0:DFFn|Q|clk                                ;
; 0.918  ; 0.918        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:3:CMUX|Selector0|combout                    ;
; 0.926  ; 0.926        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:2:DFFn|QN~reg0|clk                          ;
; 0.926  ; 0.926        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:2:DFFn|Q|clk                                ;
; 0.930  ; 0.930        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:3:DFFn|QN~reg0|clk                          ;
; 0.930  ; 0.930        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:3:DFFn|Q|clk                                ;
; 0.936  ; 0.936        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:4:CMUX|Selector0~clkctrl|inclk[0]           ;
; 0.936  ; 0.936        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateCMUX:4:CMUX|Selector0~clkctrl|outclk             ;
; 0.943  ; 0.943        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:4:DFFn|QN~reg0|clk                          ;
; 0.943  ; 0.943        ; 0.000          ; High Pulse Width ; i_PC.Load ; Rise       ; PC|\GenerateDFFs:4:DFFn|Q|clk                                ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+---------------------+------------+--------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+-------+------------+-----------------+
; RAM_DATA_IN[*]      ; Clk        ; 0.570  ; 1.142 ; Rise       ; Clk             ;
;  RAM_DATA_IN[0]     ; Clk        ; 0.570  ; 1.142 ; Rise       ; Clk             ;
;  RAM_DATA_IN[1]     ; Clk        ; 0.464  ; 1.017 ; Rise       ; Clk             ;
;  RAM_DATA_IN[2]     ; Clk        ; 0.456  ; 1.015 ; Rise       ; Clk             ;
;  RAM_DATA_IN[3]     ; Clk        ; 0.472  ; 1.027 ; Rise       ; Clk             ;
;  RAM_DATA_IN[4]     ; Clk        ; 0.473  ; 1.035 ; Rise       ; Clk             ;
;  RAM_DATA_IN[5]     ; Clk        ; 0.564  ; 1.133 ; Rise       ; Clk             ;
;  RAM_DATA_IN[6]     ; Clk        ; 0.443  ; 0.994 ; Rise       ; Clk             ;
;  RAM_DATA_IN[7]     ; Clk        ; 0.537  ; 1.110 ; Rise       ; Clk             ;
; RAM_WREN            ; Clk        ; 0.870  ; 1.395 ; Rise       ; Clk             ;
; RAM_WR_ADR[*]       ; Clk        ; 0.539  ; 1.109 ; Rise       ; Clk             ;
;  RAM_WR_ADR[0]      ; Clk        ; 0.339  ; 0.883 ; Rise       ; Clk             ;
;  RAM_WR_ADR[1]      ; Clk        ; 0.337  ; 0.880 ; Rise       ; Clk             ;
;  RAM_WR_ADR[2]      ; Clk        ; 0.539  ; 1.109 ; Rise       ; Clk             ;
;  RAM_WR_ADR[3]      ; Clk        ; 0.461  ; 1.025 ; Rise       ; Clk             ;
;  RAM_WR_ADR[4]      ; Clk        ; 0.472  ; 1.028 ; Rise       ; Clk             ;
; i_PC.Load           ; i_PC.Load  ; 0.187  ; 0.788 ; Rise       ; i_PC.Load       ;
; i_PC.PC_DATA_IN[*]  ; i_PC.Load  ; 1.115  ; 1.671 ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[0] ; i_PC.Load  ; 1.065  ; 1.641 ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[1] ; i_PC.Load  ; 1.080  ; 1.652 ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[2] ; i_PC.Load  ; 1.115  ; 1.671 ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[3] ; i_PC.Load  ; 1.067  ; 1.613 ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[4] ; i_PC.Load  ; -0.123 ; 0.420 ; Rise       ; i_PC.Load       ;
; i_PC.RESET          ; i_PC.Load  ; 0.928  ; 1.128 ; Rise       ; i_PC.Load       ;
+---------------------+------------+--------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; RAM_DATA_IN[*]      ; Clk        ; -0.241 ; -0.784 ; Rise       ; Clk             ;
;  RAM_DATA_IN[0]     ; Clk        ; -0.362 ; -0.926 ; Rise       ; Clk             ;
;  RAM_DATA_IN[1]     ; Clk        ; -0.260 ; -0.806 ; Rise       ; Clk             ;
;  RAM_DATA_IN[2]     ; Clk        ; -0.252 ; -0.803 ; Rise       ; Clk             ;
;  RAM_DATA_IN[3]     ; Clk        ; -0.269 ; -0.817 ; Rise       ; Clk             ;
;  RAM_DATA_IN[4]     ; Clk        ; -0.270 ; -0.824 ; Rise       ; Clk             ;
;  RAM_DATA_IN[5]     ; Clk        ; -0.356 ; -0.917 ; Rise       ; Clk             ;
;  RAM_DATA_IN[6]     ; Clk        ; -0.241 ; -0.784 ; Rise       ; Clk             ;
;  RAM_DATA_IN[7]     ; Clk        ; -0.331 ; -0.896 ; Rise       ; Clk             ;
; RAM_WREN            ; Clk        ; -0.404 ; -0.892 ; Rise       ; Clk             ;
; RAM_WR_ADR[*]       ; Clk        ; -0.138 ; -0.675 ; Rise       ; Clk             ;
;  RAM_WR_ADR[0]      ; Clk        ; -0.140 ; -0.677 ; Rise       ; Clk             ;
;  RAM_WR_ADR[1]      ; Clk        ; -0.138 ; -0.675 ; Rise       ; Clk             ;
;  RAM_WR_ADR[2]      ; Clk        ; -0.332 ; -0.894 ; Rise       ; Clk             ;
;  RAM_WR_ADR[3]      ; Clk        ; -0.256 ; -0.812 ; Rise       ; Clk             ;
;  RAM_WR_ADR[4]      ; Clk        ; -0.267 ; -0.817 ; Rise       ; Clk             ;
; i_PC.Load           ; i_PC.Load  ; 0.204  ; -0.207 ; Rise       ; i_PC.Load       ;
; i_PC.PC_DATA_IN[*]  ; i_PC.Load  ; 0.392  ; -0.127 ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[0] ; i_PC.Load  ; -0.820 ; -1.320 ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[1] ; i_PC.Load  ; -0.828 ; -1.370 ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[2] ; i_PC.Load  ; -0.857 ; -1.386 ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[3] ; i_PC.Load  ; -0.803 ; -1.331 ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[4] ; i_PC.Load  ; 0.392  ; -0.127 ; Rise       ; i_PC.Load       ;
; i_PC.RESET          ; i_PC.Load  ; 0.568  ; 0.312  ; Rise       ; i_PC.Load       ;
+---------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; RAM_DATA_OUT[*]  ; Clk        ; 3.751 ; 3.785 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[0] ; Clk        ; 3.751 ; 3.785 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[1] ; Clk        ; 3.598 ; 3.622 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[2] ; Clk        ; 3.595 ; 3.616 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[3] ; Clk        ; 3.565 ; 3.585 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[4] ; Clk        ; 3.727 ; 3.762 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[5] ; Clk        ; 3.589 ; 3.608 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[6] ; Clk        ; 3.734 ; 3.773 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[7] ; Clk        ; 3.642 ; 3.667 ; Rise       ; Clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; RAM_DATA_OUT[*]  ; Clk        ; 3.453 ; 3.472 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[0] ; Clk        ; 3.635 ; 3.667 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[1] ; Clk        ; 3.486 ; 3.509 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[2] ; Clk        ; 3.483 ; 3.503 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[3] ; Clk        ; 3.453 ; 3.472 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[4] ; Clk        ; 3.610 ; 3.643 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[5] ; Clk        ; 3.477 ; 3.495 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[6] ; Clk        ; 3.616 ; 3.653 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[7] ; Clk        ; 3.530 ; 3.553 ; Rise       ; Clk             ;
+------------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Fast 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -2.226  ; -0.404 ; N/A      ; N/A     ; -3.000              ;
;  Clk             ; -2.226  ; 0.237  ; N/A      ; N/A     ; -3.000              ;
;  i_PC.Load       ; -0.412  ; -0.404 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -23.606 ; -2.379 ; 0.0      ; 0.0     ; -51.37              ;
;  Clk             ; -19.935 ; 0.000  ; N/A      ; N/A     ; -35.520             ;
;  i_PC.Load       ; -3.671  ; -2.379 ; N/A      ; N/A     ; -15.850             ;
+------------------+---------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+---------------------+------------+--------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+-------+------------+-----------------+
; RAM_DATA_IN[*]      ; Clk        ; 1.282  ; 1.633 ; Rise       ; Clk             ;
;  RAM_DATA_IN[0]     ; Clk        ; 1.282  ; 1.633 ; Rise       ; Clk             ;
;  RAM_DATA_IN[1]     ; Clk        ; 1.056  ; 1.389 ; Rise       ; Clk             ;
;  RAM_DATA_IN[2]     ; Clk        ; 1.030  ; 1.396 ; Rise       ; Clk             ;
;  RAM_DATA_IN[3]     ; Clk        ; 1.018  ; 1.381 ; Rise       ; Clk             ;
;  RAM_DATA_IN[4]     ; Clk        ; 1.046  ; 1.407 ; Rise       ; Clk             ;
;  RAM_DATA_IN[5]     ; Clk        ; 1.273  ; 1.627 ; Rise       ; Clk             ;
;  RAM_DATA_IN[6]     ; Clk        ; 0.992  ; 1.350 ; Rise       ; Clk             ;
;  RAM_DATA_IN[7]     ; Clk        ; 1.152  ; 1.518 ; Rise       ; Clk             ;
; RAM_WREN            ; Clk        ; 1.911  ; 2.247 ; Rise       ; Clk             ;
; RAM_WR_ADR[*]       ; Clk        ; 1.243  ; 1.583 ; Rise       ; Clk             ;
;  RAM_WR_ADR[0]      ; Clk        ; 0.746  ; 1.119 ; Rise       ; Clk             ;
;  RAM_WR_ADR[1]      ; Clk        ; 0.742  ; 1.114 ; Rise       ; Clk             ;
;  RAM_WR_ADR[2]      ; Clk        ; 1.243  ; 1.583 ; Rise       ; Clk             ;
;  RAM_WR_ADR[3]      ; Clk        ; 1.067  ; 1.418 ; Rise       ; Clk             ;
;  RAM_WR_ADR[4]      ; Clk        ; 1.041  ; 1.398 ; Rise       ; Clk             ;
; i_PC.Load           ; i_PC.Load  ; 0.411  ; 0.788 ; Rise       ; i_PC.Load       ;
; i_PC.PC_DATA_IN[*]  ; i_PC.Load  ; 2.259  ; 2.677 ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[0] ; i_PC.Load  ; 2.259  ; 2.677 ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[1] ; i_PC.Load  ; 2.231  ; 2.668 ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[2] ; i_PC.Load  ; 2.246  ; 2.650 ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[3] ; i_PC.Load  ; 2.162  ; 2.539 ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[4] ; i_PC.Load  ; -0.123 ; 0.420 ; Rise       ; i_PC.Load       ;
; i_PC.RESET          ; i_PC.Load  ; 1.652  ; 1.692 ; Rise       ; i_PC.Load       ;
+---------------------+------------+--------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; RAM_DATA_IN[*]      ; Clk        ; -0.241 ; -0.599 ; Rise       ; Clk             ;
;  RAM_DATA_IN[0]     ; Clk        ; -0.362 ; -0.828 ; Rise       ; Clk             ;
;  RAM_DATA_IN[1]     ; Clk        ; -0.260 ; -0.631 ; Rise       ; Clk             ;
;  RAM_DATA_IN[2]     ; Clk        ; -0.252 ; -0.636 ; Rise       ; Clk             ;
;  RAM_DATA_IN[3]     ; Clk        ; -0.269 ; -0.633 ; Rise       ; Clk             ;
;  RAM_DATA_IN[4]     ; Clk        ; -0.270 ; -0.648 ; Rise       ; Clk             ;
;  RAM_DATA_IN[5]     ; Clk        ; -0.356 ; -0.819 ; Rise       ; Clk             ;
;  RAM_DATA_IN[6]     ; Clk        ; -0.241 ; -0.599 ; Rise       ; Clk             ;
;  RAM_DATA_IN[7]     ; Clk        ; -0.331 ; -0.750 ; Rise       ; Clk             ;
; RAM_WREN            ; Clk        ; -0.404 ; -0.800 ; Rise       ; Clk             ;
; RAM_WR_ADR[*]       ; Clk        ; -0.138 ; -0.408 ; Rise       ; Clk             ;
;  RAM_WR_ADR[0]      ; Clk        ; -0.140 ; -0.413 ; Rise       ; Clk             ;
;  RAM_WR_ADR[1]      ; Clk        ; -0.138 ; -0.408 ; Rise       ; Clk             ;
;  RAM_WR_ADR[2]      ; Clk        ; -0.332 ; -0.779 ; Rise       ; Clk             ;
;  RAM_WR_ADR[3]      ; Clk        ; -0.256 ; -0.649 ; Rise       ; Clk             ;
;  RAM_WR_ADR[4]      ; Clk        ; -0.267 ; -0.640 ; Rise       ; Clk             ;
; i_PC.Load           ; i_PC.Load  ; 0.404  ; 0.375  ; Rise       ; i_PC.Load       ;
; i_PC.PC_DATA_IN[*]  ; i_PC.Load  ; 1.054  ; 0.819  ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[0] ; i_PC.Load  ; -0.820 ; -1.320 ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[1] ; i_PC.Load  ; -0.828 ; -1.370 ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[2] ; i_PC.Load  ; -0.857 ; -1.386 ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[3] ; i_PC.Load  ; -0.803 ; -1.331 ; Rise       ; i_PC.Load       ;
;  i_PC.PC_DATA_IN[4] ; i_PC.Load  ; 1.054  ; 0.819  ; Rise       ; i_PC.Load       ;
; i_PC.RESET          ; i_PC.Load  ; 1.515  ; 1.449  ; Rise       ; i_PC.Load       ;
+---------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; RAM_DATA_OUT[*]  ; Clk        ; 7.594 ; 7.474 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[0] ; Clk        ; 7.580 ; 7.457 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[1] ; Clk        ; 7.300 ; 7.180 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[2] ; Clk        ; 7.301 ; 7.184 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[3] ; Clk        ; 7.266 ; 7.141 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[4] ; Clk        ; 7.560 ; 7.438 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[5] ; Clk        ; 7.282 ; 7.159 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[6] ; Clk        ; 7.594 ; 7.474 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[7] ; Clk        ; 7.364 ; 7.240 ; Rise       ; Clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; RAM_DATA_OUT[*]  ; Clk        ; 3.453 ; 3.472 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[0] ; Clk        ; 3.635 ; 3.667 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[1] ; Clk        ; 3.486 ; 3.509 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[2] ; Clk        ; 3.483 ; 3.503 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[3] ; Clk        ; 3.453 ; 3.472 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[4] ; Clk        ; 3.610 ; 3.643 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[5] ; Clk        ; 3.477 ; 3.495 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[6] ; Clk        ; 3.616 ; 3.653 ; Rise       ; Clk             ;
;  RAM_DATA_OUT[7] ; Clk        ; 3.530 ; 3.553 ; Rise       ; Clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                  ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_PC.PC_COUNT_OUT[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_PC.PC_COUNT_OUT[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_PC.PC_COUNT_OUT[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_PC.PC_COUNT_OUT[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_PC.PC_COUNT_OUT[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_DATA_OUT[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_DATA_OUT[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_DATA_OUT[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_DATA_OUT[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_DATA_OUT[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_DATA_OUT[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_DATA_OUT[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAM_DATA_OUT[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; RAM_WREN                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_DATA_IN[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_WR_ADR[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_WR_ADR[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_WR_ADR[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_WR_ADR[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_WR_ADR[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_DATA_IN[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_DATA_IN[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_DATA_IN[3]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_DATA_IN[4]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_DATA_IN[5]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_DATA_IN[6]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_DATA_IN[7]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_PC.PC_DATA_IN[0]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_PC.Load               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_PC.RESET              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_PC.PC_DATA_IN[1]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_PC.PC_DATA_IN[2]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_PC.PC_DATA_IN[3]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_PC.PC_DATA_IN[4]      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_PC.Write_Data         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_PC.Count              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_PC.PC_COUNT_OUT[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.87e-09 V                   ; 2.41 V              ; -0.0441 V           ; 0.217 V                              ; 0.126 V                              ; 2.86e-10 s                  ; 3.07e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.87e-09 V                  ; 2.41 V             ; -0.0441 V          ; 0.217 V                             ; 0.126 V                             ; 2.86e-10 s                 ; 3.07e-10 s                 ; Yes                       ; Yes                       ;
; o_PC.PC_COUNT_OUT[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.46e-09 V                   ; 2.37 V              ; -0.0241 V           ; 0.127 V                              ; 0.073 V                              ; 6.7e-10 s                   ; 6.3e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.46e-09 V                  ; 2.37 V             ; -0.0241 V          ; 0.127 V                             ; 0.073 V                             ; 6.7e-10 s                  ; 6.3e-10 s                  ; No                        ; Yes                       ;
; o_PC.PC_COUNT_OUT[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.46e-09 V                   ; 2.37 V              ; -0.0241 V           ; 0.127 V                              ; 0.073 V                              ; 6.7e-10 s                   ; 6.3e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.46e-09 V                  ; 2.37 V             ; -0.0241 V          ; 0.127 V                             ; 0.073 V                             ; 6.7e-10 s                  ; 6.3e-10 s                  ; No                        ; Yes                       ;
; o_PC.PC_COUNT_OUT[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.87e-09 V                   ; 2.41 V              ; -0.0441 V           ; 0.217 V                              ; 0.126 V                              ; 2.86e-10 s                  ; 3.07e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.87e-09 V                  ; 2.41 V             ; -0.0441 V          ; 0.217 V                             ; 0.126 V                             ; 2.86e-10 s                 ; 3.07e-10 s                 ; Yes                       ; Yes                       ;
; o_PC.PC_COUNT_OUT[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.87e-09 V                   ; 2.41 V              ; -0.0441 V           ; 0.217 V                              ; 0.126 V                              ; 2.86e-10 s                  ; 3.07e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.87e-09 V                  ; 2.41 V             ; -0.0441 V          ; 0.217 V                             ; 0.126 V                             ; 2.86e-10 s                 ; 3.07e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DATA_OUT[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.87e-09 V                   ; 2.41 V              ; -0.0441 V           ; 0.217 V                              ; 0.126 V                              ; 2.86e-10 s                  ; 3.07e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.87e-09 V                  ; 2.41 V             ; -0.0441 V          ; 0.217 V                             ; 0.126 V                             ; 2.86e-10 s                 ; 3.07e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DATA_OUT[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.87e-09 V                   ; 2.41 V              ; -0.0441 V           ; 0.217 V                              ; 0.126 V                              ; 2.86e-10 s                  ; 3.07e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.87e-09 V                  ; 2.41 V             ; -0.0441 V          ; 0.217 V                             ; 0.126 V                             ; 2.86e-10 s                 ; 3.07e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DATA_OUT[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.87e-09 V                   ; 2.41 V              ; -0.0441 V           ; 0.217 V                              ; 0.126 V                              ; 2.86e-10 s                  ; 3.07e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.87e-09 V                  ; 2.41 V             ; -0.0441 V          ; 0.217 V                             ; 0.126 V                             ; 2.86e-10 s                 ; 3.07e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DATA_OUT[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.87e-09 V                   ; 2.41 V              ; -0.0441 V           ; 0.217 V                              ; 0.126 V                              ; 2.86e-10 s                  ; 3.07e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.87e-09 V                  ; 2.41 V             ; -0.0441 V          ; 0.217 V                             ; 0.126 V                             ; 2.86e-10 s                 ; 3.07e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DATA_OUT[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.87e-09 V                   ; 2.41 V              ; -0.0441 V           ; 0.217 V                              ; 0.126 V                              ; 2.86e-10 s                  ; 3.07e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.87e-09 V                  ; 2.41 V             ; -0.0441 V          ; 0.217 V                             ; 0.126 V                             ; 2.86e-10 s                 ; 3.07e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DATA_OUT[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.87e-09 V                   ; 2.41 V              ; -0.0441 V           ; 0.217 V                              ; 0.126 V                              ; 2.86e-10 s                  ; 3.07e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.87e-09 V                  ; 2.41 V             ; -0.0441 V          ; 0.217 V                             ; 0.126 V                             ; 2.86e-10 s                 ; 3.07e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DATA_OUT[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.87e-09 V                   ; 2.41 V              ; -0.0441 V           ; 0.217 V                              ; 0.126 V                              ; 2.86e-10 s                  ; 3.07e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.87e-09 V                  ; 2.41 V             ; -0.0441 V          ; 0.217 V                             ; 0.126 V                             ; 2.86e-10 s                 ; 3.07e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DATA_OUT[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.87e-09 V                   ; 2.41 V              ; -0.0441 V           ; 0.217 V                              ; 0.126 V                              ; 2.86e-10 s                  ; 3.07e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.87e-09 V                  ; 2.41 V             ; -0.0441 V          ; 0.217 V                             ; 0.126 V                             ; 2.86e-10 s                 ; 3.07e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.16e-09 V                   ; 2.39 V              ; -0.0374 V           ; 0.127 V                              ; 0.051 V                              ; 4.57e-10 s                  ; 3.66e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.16e-09 V                  ; 2.39 V             ; -0.0374 V          ; 0.127 V                             ; 0.051 V                             ; 4.57e-10 s                 ; 3.66e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.76e-09 V                   ; 2.38 V              ; -0.00636 V          ; 0.233 V                              ; 0.017 V                              ; 5.26e-10 s                  ; 7.33e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.76e-09 V                  ; 2.38 V             ; -0.00636 V         ; 0.233 V                             ; 0.017 V                             ; 5.26e-10 s                 ; 7.33e-10 s                 ; No                        ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 100c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_PC.PC_COUNT_OUT[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.46e-06 V                   ; 2.35 V              ; -0.00264 V          ; 0.14 V                               ; 0.006 V                              ; 4.74e-10 s                  ; 4.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.46e-06 V                  ; 2.35 V             ; -0.00264 V         ; 0.14 V                              ; 0.006 V                             ; 4.74e-10 s                 ; 4.84e-10 s                 ; Yes                       ; Yes                       ;
; o_PC.PC_COUNT_OUT[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.79e-07 V                   ; 2.34 V              ; -0.00706 V          ; 0.07 V                               ; 0.022 V                              ; 8.91e-10 s                  ; 8.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.79e-07 V                  ; 2.34 V             ; -0.00706 V         ; 0.07 V                              ; 0.022 V                             ; 8.91e-10 s                 ; 8.65e-10 s                 ; Yes                       ; Yes                       ;
; o_PC.PC_COUNT_OUT[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.79e-07 V                   ; 2.34 V              ; -0.00706 V          ; 0.07 V                               ; 0.022 V                              ; 8.91e-10 s                  ; 8.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.79e-07 V                  ; 2.34 V             ; -0.00706 V         ; 0.07 V                              ; 0.022 V                             ; 8.91e-10 s                 ; 8.65e-10 s                 ; Yes                       ; Yes                       ;
; o_PC.PC_COUNT_OUT[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.46e-06 V                   ; 2.35 V              ; -0.00264 V          ; 0.14 V                               ; 0.006 V                              ; 4.74e-10 s                  ; 4.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.46e-06 V                  ; 2.35 V             ; -0.00264 V         ; 0.14 V                              ; 0.006 V                             ; 4.74e-10 s                 ; 4.84e-10 s                 ; Yes                       ; Yes                       ;
; o_PC.PC_COUNT_OUT[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.46e-06 V                   ; 2.35 V              ; -0.00264 V          ; 0.14 V                               ; 0.006 V                              ; 4.74e-10 s                  ; 4.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.46e-06 V                  ; 2.35 V             ; -0.00264 V         ; 0.14 V                              ; 0.006 V                             ; 4.74e-10 s                 ; 4.84e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DATA_OUT[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.46e-06 V                   ; 2.35 V              ; -0.00264 V          ; 0.14 V                               ; 0.006 V                              ; 4.74e-10 s                  ; 4.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.46e-06 V                  ; 2.35 V             ; -0.00264 V         ; 0.14 V                              ; 0.006 V                             ; 4.74e-10 s                 ; 4.84e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DATA_OUT[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.46e-06 V                   ; 2.35 V              ; -0.00264 V          ; 0.14 V                               ; 0.006 V                              ; 4.74e-10 s                  ; 4.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.46e-06 V                  ; 2.35 V             ; -0.00264 V         ; 0.14 V                              ; 0.006 V                             ; 4.74e-10 s                 ; 4.84e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DATA_OUT[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.46e-06 V                   ; 2.35 V              ; -0.00264 V          ; 0.14 V                               ; 0.006 V                              ; 4.74e-10 s                  ; 4.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.46e-06 V                  ; 2.35 V             ; -0.00264 V         ; 0.14 V                              ; 0.006 V                             ; 4.74e-10 s                 ; 4.84e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DATA_OUT[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.46e-06 V                   ; 2.35 V              ; -0.00264 V          ; 0.14 V                               ; 0.006 V                              ; 4.74e-10 s                  ; 4.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.46e-06 V                  ; 2.35 V             ; -0.00264 V         ; 0.14 V                              ; 0.006 V                             ; 4.74e-10 s                 ; 4.84e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DATA_OUT[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.46e-06 V                   ; 2.35 V              ; -0.00264 V          ; 0.14 V                               ; 0.006 V                              ; 4.74e-10 s                  ; 4.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.46e-06 V                  ; 2.35 V             ; -0.00264 V         ; 0.14 V                              ; 0.006 V                             ; 4.74e-10 s                 ; 4.84e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DATA_OUT[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.46e-06 V                   ; 2.35 V              ; -0.00264 V          ; 0.14 V                               ; 0.006 V                              ; 4.74e-10 s                  ; 4.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.46e-06 V                  ; 2.35 V             ; -0.00264 V         ; 0.14 V                              ; 0.006 V                             ; 4.74e-10 s                 ; 4.84e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DATA_OUT[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.46e-06 V                   ; 2.35 V              ; -0.00264 V          ; 0.14 V                               ; 0.006 V                              ; 4.74e-10 s                  ; 4.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.46e-06 V                  ; 2.35 V             ; -0.00264 V         ; 0.14 V                              ; 0.006 V                             ; 4.74e-10 s                 ; 4.84e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DATA_OUT[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.46e-06 V                   ; 2.35 V              ; -0.00264 V          ; 0.14 V                               ; 0.006 V                              ; 4.74e-10 s                  ; 4.84e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.46e-06 V                  ; 2.35 V             ; -0.00264 V         ; 0.14 V                              ; 0.006 V                             ; 4.74e-10 s                 ; 4.84e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.67e-07 V                   ; 2.34 V              ; -0.00744 V          ; 0.095 V                              ; 0.013 V                              ; 6.35e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.67e-07 V                  ; 2.34 V             ; -0.00744 V         ; 0.095 V                             ; 0.013 V                             ; 6.35e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.27e-06 V                   ; 2.34 V              ; -0.00327 V          ; 0.11 V                               ; 0.03 V                               ; 8.38e-10 s                  ; 1.07e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.27e-06 V                  ; 2.34 V             ; -0.00327 V         ; 0.11 V                              ; 0.03 V                              ; 8.38e-10 s                 ; 1.07e-09 s                 ; Yes                       ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_PC.PC_COUNT_OUT[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.46e-09 V                   ; 2.76 V              ; -0.079 V            ; 0.178 V                              ; 0.111 V                              ; 2.58e-10 s                  ; 2.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.46e-09 V                  ; 2.76 V             ; -0.079 V           ; 0.178 V                             ; 0.111 V                             ; 2.58e-10 s                 ; 2.54e-10 s                 ; Yes                       ; Yes                       ;
; o_PC.PC_COUNT_OUT[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.43e-09 V                   ; 2.73 V              ; -0.043 V            ; 0.216 V                              ; 0.135 V                              ; 4.76e-10 s                  ; 4.78e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.43e-09 V                  ; 2.73 V             ; -0.043 V           ; 0.216 V                             ; 0.135 V                             ; 4.76e-10 s                 ; 4.78e-10 s                 ; No                        ; Yes                       ;
; o_PC.PC_COUNT_OUT[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.43e-09 V                   ; 2.73 V              ; -0.043 V            ; 0.216 V                              ; 0.135 V                              ; 4.76e-10 s                  ; 4.78e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.43e-09 V                  ; 2.73 V             ; -0.043 V           ; 0.216 V                             ; 0.135 V                             ; 4.76e-10 s                 ; 4.78e-10 s                 ; No                        ; Yes                       ;
; o_PC.PC_COUNT_OUT[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.46e-09 V                   ; 2.76 V              ; -0.079 V            ; 0.178 V                              ; 0.111 V                              ; 2.58e-10 s                  ; 2.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.46e-09 V                  ; 2.76 V             ; -0.079 V           ; 0.178 V                             ; 0.111 V                             ; 2.58e-10 s                 ; 2.54e-10 s                 ; Yes                       ; Yes                       ;
; o_PC.PC_COUNT_OUT[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.46e-09 V                   ; 2.76 V              ; -0.079 V            ; 0.178 V                              ; 0.111 V                              ; 2.58e-10 s                  ; 2.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.46e-09 V                  ; 2.76 V             ; -0.079 V           ; 0.178 V                             ; 0.111 V                             ; 2.58e-10 s                 ; 2.54e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DATA_OUT[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.46e-09 V                   ; 2.76 V              ; -0.079 V            ; 0.178 V                              ; 0.111 V                              ; 2.58e-10 s                  ; 2.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.46e-09 V                  ; 2.76 V             ; -0.079 V           ; 0.178 V                             ; 0.111 V                             ; 2.58e-10 s                 ; 2.54e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DATA_OUT[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.46e-09 V                   ; 2.76 V              ; -0.079 V            ; 0.178 V                              ; 0.111 V                              ; 2.58e-10 s                  ; 2.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.46e-09 V                  ; 2.76 V             ; -0.079 V           ; 0.178 V                             ; 0.111 V                             ; 2.58e-10 s                 ; 2.54e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DATA_OUT[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.46e-09 V                   ; 2.76 V              ; -0.079 V            ; 0.178 V                              ; 0.111 V                              ; 2.58e-10 s                  ; 2.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.46e-09 V                  ; 2.76 V             ; -0.079 V           ; 0.178 V                             ; 0.111 V                             ; 2.58e-10 s                 ; 2.54e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DATA_OUT[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.46e-09 V                   ; 2.76 V              ; -0.079 V            ; 0.178 V                              ; 0.111 V                              ; 2.58e-10 s                  ; 2.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.46e-09 V                  ; 2.76 V             ; -0.079 V           ; 0.178 V                             ; 0.111 V                             ; 2.58e-10 s                 ; 2.54e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DATA_OUT[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.46e-09 V                   ; 2.76 V              ; -0.079 V            ; 0.178 V                              ; 0.111 V                              ; 2.58e-10 s                  ; 2.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.46e-09 V                  ; 2.76 V             ; -0.079 V           ; 0.178 V                             ; 0.111 V                             ; 2.58e-10 s                 ; 2.54e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DATA_OUT[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.46e-09 V                   ; 2.76 V              ; -0.079 V            ; 0.178 V                              ; 0.111 V                              ; 2.58e-10 s                  ; 2.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.46e-09 V                  ; 2.76 V             ; -0.079 V           ; 0.178 V                             ; 0.111 V                             ; 2.58e-10 s                 ; 2.54e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DATA_OUT[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.46e-09 V                   ; 2.76 V              ; -0.079 V            ; 0.178 V                              ; 0.111 V                              ; 2.58e-10 s                  ; 2.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.46e-09 V                  ; 2.76 V             ; -0.079 V           ; 0.178 V                             ; 0.111 V                             ; 2.58e-10 s                 ; 2.54e-10 s                 ; Yes                       ; Yes                       ;
; RAM_DATA_OUT[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.46e-09 V                   ; 2.76 V              ; -0.079 V            ; 0.178 V                              ; 0.111 V                              ; 2.58e-10 s                  ; 2.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.46e-09 V                  ; 2.76 V             ; -0.079 V           ; 0.178 V                             ; 0.111 V                             ; 2.58e-10 s                 ; 2.54e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2e-09 V                      ; 2.74 V              ; -0.103 V            ; 0.233 V                              ; 0.159 V                              ; 2.85e-10 s                  ; 2.77e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2e-09 V                     ; 2.74 V             ; -0.103 V           ; 0.233 V                             ; 0.159 V                             ; 2.85e-10 s                 ; 2.77e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.09e-09 V                   ; 2.72 V              ; -0.0273 V           ; 0.18 V                               ; 0.08 V                               ; 4.67e-10 s                  ; 6.1e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.09e-09 V                  ; 2.72 V             ; -0.0273 V          ; 0.18 V                              ; 0.08 V                              ; 4.67e-10 s                 ; 6.1e-10 s                  ; No                        ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; Clk        ; Clk       ; 8        ; 0        ; 0        ; 0        ;
; i_PC.Load  ; Clk       ; 5        ; 0        ; 0        ; 0        ;
; i_PC.Load  ; i_PC.Load ; 20       ; 10       ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; Clk        ; Clk       ; 8        ; 0        ; 0        ; 0        ;
; i_PC.Load  ; Clk       ; 5        ; 0        ; 0        ; 0        ;
; i_PC.Load  ; i_PC.Load ; 20       ; 10       ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 36    ; 36   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sat Nov 09 23:07:37 2019
Info: Command: quartus_sta PC_RAM -c PC_RAM
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PC_RAM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clk Clk
    Info (332105): create_clock -period 1.000 -name i_PC.Load i_PC.Load
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: PC|CMUX1|Selector0  from: datad  to: combout
    Info (332098): Cell: PC|\GenerateCMUX:1:CMUX|Selector0  from: datac  to: combout
    Info (332098): Cell: PC|\GenerateCMUX:2:CMUX|Selector0  from: datac  to: combout
    Info (332098): Cell: PC|\GenerateCMUX:3:CMUX|Selector0  from: dataa  to: combout
    Info (332098): Cell: PC|\GenerateCMUX:4:CMUX|Selector0  from: datac  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 100C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.226
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.226             -19.935 Clk 
    Info (332119):    -0.412              -3.671 i_PC.Load 
Info (332146): Worst-case hold slack is -0.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.385              -2.323 i_PC.Load 
    Info (332119):     0.827               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.520 Clk 
    Info (332119):    -3.000             -15.850 i_PC.Load 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: PC|CMUX1|Selector0  from: datad  to: combout
    Info (332098): Cell: PC|\GenerateCMUX:1:CMUX|Selector0  from: datac  to: combout
    Info (332098): Cell: PC|\GenerateCMUX:2:CMUX|Selector0  from: datac  to: combout
    Info (332098): Cell: PC|\GenerateCMUX:3:CMUX|Selector0  from: dataa  to: combout
    Info (332098): Cell: PC|\GenerateCMUX:4:CMUX|Selector0  from: datac  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.846
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.846             -16.414 Clk 
    Info (332119):    -0.229              -1.900 i_PC.Load 
Info (332146): Worst-case hold slack is -0.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.404              -2.379 i_PC.Load 
    Info (332119):     0.854               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -34.788 Clk 
    Info (332119):    -3.000             -15.850 i_PC.Load 
Info: Analyzing Fast 1200mV -40C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: PC|CMUX1|Selector0  from: datad  to: combout
    Info (332098): Cell: PC|\GenerateCMUX:1:CMUX|Selector0  from: datac  to: combout
    Info (332098): Cell: PC|\GenerateCMUX:2:CMUX|Selector0  from: datac  to: combout
    Info (332098): Cell: PC|\GenerateCMUX:3:CMUX|Selector0  from: dataa  to: combout
    Info (332098): Cell: PC|\GenerateCMUX:4:CMUX|Selector0  from: datac  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.414
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.414              -2.590 Clk 
    Info (332119):    -0.308              -0.858 i_PC.Load 
Info (332146): Worst-case hold slack is -0.204
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.204              -1.291 i_PC.Load 
    Info (332119):     0.237               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -16.373 Clk 
    Info (332119):    -3.000             -14.110 i_PC.Load 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4661 megabytes
    Info: Processing ended: Sat Nov 09 23:07:39 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


