计算机组成每日一题 2020 Nov
===

目录
---

[TOC]

## 1. Week 1

### 1.1. 中断触发器

在中断服务程序处理过程中，由         将允许中断触发器置“0”[北京理工大学]

A．关中断指令

B．中断隐指令

C．开中断指令

D．清零指令

<details>
<summary>答案</summary>
答案：A<br>
解析：在中断服务程序处理过程中，为了保证恢复现场和屏蔽字时不被中断，由关中断指令将允许中断触发器置“0”
</details>

### 1.2. 中断保存现场信息

为了便于实现多级中断，保存现场信息最有效的办法是采用          。[北京科技大学]

A.   通用寄存器

B.   堆栈

C.   存储器

D.   外存

<details>
<summary>答案</summary>
答案：B<br>
解析：CPU响应中断时，需要保存当前的一些寄存器中的现场信息，以便于在中断结束后进行恢复从而继续执行完毕。在多级中断时，每一层的中断都需要保护中断时的现场信息，例如一个三级中断，依次需要保护第一、第二、第三级的现场信息，当产生第三级的中断处理程序结束后，首先恢复第三级的现场进行处理，结束后返回第二级。以此类推 这样正好符合堆栈的特性，即后进入的先出来，因此采用堆栈存储比较有效。
</details>

### 1.3. RISC机和CISC机

对于RISC机和CISC机，以下说法错误的是       [江苏大学]

A．RISC机的指令条数比CISC机少

B．RISC机指令的平均字长比CISC机指令的平均字长短

C．对大多数计算任务来说，RISC机程序所用的指令条数比CISC机少

D．RISC机和CISC机都在发展

<details>
<summary>答案</summary>
答案：C<br>
解析：对于大多数计算任务来说，RISC机编写的程序会比CISC机编写的程序更长，这是因为RISC的指令都比较简单，CSIC中的一条复杂指令所完成的功能在RISC中可能要用几条指令才能实现，对于同一个源程序，显然RISC的指令条数要比CISC的多。
</details>

### 1.4. 微指令

某计算机的控制器采用微程序控制方式，微指令中操作控制字段采用分段直接编码法，共有26个微指令，构成4个互斥类，分别包含3、5、12和6个微命令，则操作控制字段至少有         位。[北京科技大学]

A.   4

B.   12

C.   15

D.   26

<details>
<summary>答案</summary>
答案：B<br>
解析：操作控制字段采用字段直接编码法，字段直接编码就是把微命令多个段，段的数目等于互斥类的数目。因此这里分为4个段，每段里要留一个离散状态表示自己没命令。所以3个微命令对应2位，5个微命令对应3位，12个微命令对应4位，6个微命令对应3位，共12位。
</details>

### 1.5. 二进制数据大小计算

汉字显示器是采用汉字点阵的原理制作的，若每个汉字用16×16的点阵表示，则7500个汉字的字库容量是           [江苏大学 2014年]

A．16KB

B．235KB

C．320KB

D．1MB

<details>
<summary>答案</summary>
答案：B<br>
解析：已知每个汉字用16×16的点阵表示，即每个汉字所占的容量为：16×16/8=32B， 7500个汉字的字库容量＝32B×7500＝240000B＝234.375kB。
</details>

### 1.6. 主频

在微型计算机中，通常用主频来描述CPU的          [中山大学 2014年]

A. 运算速度

B．可靠性

C. 可维护性

D. 可扩充性

<details>
<summary>答案</summary>
答案：A<br>
解析：主频是CPU的时钟频率，简单地说也就是CPU的工作频率。一般来说，一个时钟周期完成的指令数是固定的，所以主频越高，CPU的速度也就越快，故常用主频来描述 CPU的运算速度。
</details>

### 1.7. 浮点数规格化

在浮点机中，设尾数采用双符号位，当补码运算结果的尾数部分不是规格化的形式应进行规格化处理，当尾数符号位为          时，需要右规。（哈尔滨工业大学 2007年）

A．00

B．10

C．11

D．01或10

<details>
<summary>答案</summary>
答案：D<br>
解析：运算结果两符号位不等，表示尾数之和绝对值大于1，需右规，即将尾数之和向右移一位，阶码加1。
</details>

## 2. Week 2

### 2.1. Cache地址变换表的大小

某存储系统中，主存容量是Cache容量的4096倍，Cache被分为64个块，当主存地址与Cache地址采用直接地址变换时，地址变换表的大小应为         （假设地址变换表每行仅存储主存字块标记）（西安电子科技大学 2007年）

A．6×12bit

B．6×4096bit

C．64×12bit

D．64×4096bit

<details>
<summary>答案</summary>
答案：C<br>
解析：Cache被分为64个块，故地址变换表为64行，每行存储主存字块标记为12位（212=4096）。
</details>

### 2.2. 周期挪用

周期挪用常用于_____（北京航空航天大学2017）

A. 程序查询方式的输入输出

B. 程序中断方式的输入输出

C. DMA方式的输入输出  

D. 通道方式的输入输出  

<details>
<summary>答案</summary>
答案：C<br>
解析：周期挪用是指利用CPU不访问存储器的那些周期来实现DMA操作，此时DMA可以使用总线而不用通知CPU也不会妨碍CPU的工作。在这种方法中，每当I/O设备发出DMA请求时，I/O设备便挪用或窃取总线占用权一个或几个主存周期，而DMA不请求时，CPU仍继续访问主存。
</details>

### 2.3. 冯.诺依曼结构

冯.诺依曼计算机指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是____（哈尔滨工业大学2017）

A. 指令操作码的译码结果

B. 指令和数据的寻址方式

C. 指令周期的不同阶段

D. 指令和数据所在的存储单元

<details>
<summary>答案</summary>
答案：C<br>
解析：冯.诺依曼计算机通过不同的时间段来区分指令和数据，即在取指令阶段（或取指微程序）取出的为指令，在执行指令阶段（或相应微程序）取出的即为数据。
</details>

### 2.4. 总线仲裁方式

在常见的集中式总线仲裁方式中，对电路最为敏感的方式是______（北京航空航天大学2015）

A. 链式查询

B. 计数器定时查询

C. 独立请求

D. 中断查询

<details>
<summary>答案</summary>
答案：A<br>
解析：总线仲裁方式分为集中式仲裁和分布式仲裁两类。集中式总线仲裁的控制逻辑基本集中在一处，需要中央仲裁器，分为链式查询方式、计数器定时查询方式、独立请求方式。链式查询方式对询问链的电路故障很敏感，如果第i个设备的接口中有关链的电路有故障，那么第i个以后的设备都不能进行工作。
</details>

### 2.5. 编址

下列叙述中正确的是_____（北京科技大学2014）

A. 只有I/O指令可以访问I/O设备

B. 在统一编址下，不能直接访问I/O设备

C. 访问存储器的指令一定不能访问I/O设备

D. 在具有专门I/O指令的计算机中，I/O设备才可以单独编址

<details>
<summary>答案</summary>
答案：D<br>
解析：独立编址（单独编址）：IO地址与存储地址分开独立编址，I/0端口地址不占用存储空间的地址范围，这样，在系统中就存在了另一种与存储地址无关的IO地址，CPU也必须具有专用与输入输出操作的IO指令（IN、OUT等）和控制逻辑。
</details>

### 2.6. 存取速度

下列元器件中，存取速度最快的是____（大连理工大学2005）

A．Cache

B．寄存器

C．内存

D．Flash

<details>
<summary>答案</summary>
答案：B<br>
解析：寄存器是CPU的组成部分，高速缓存只是集成到CPU封装，内存完全是和CPU独立的。所以在存取速度上寄存器最快，高速缓存次之，内存比高速缓存慢，外存最慢。
</details>

### 2.7. 中断周期

在中断周期中，CPU主要完成以下工作        。（中国科学院大学 2017）

A. 关中断，保护断点，发中断响应信号并形成中断服务程序入口地址

B. 关中断，保护现场，执行中断服务程序

C. 执行中断隐指令，中断事件处理，中断返回

D. 恢复现场，开中断，中断返回

<details>
<summary>答案</summary>
答案：C<br>
解析：考察中断执行过程。要区分中断隐指令和中断服务程序所完成的不同任务。中断隐指令主要要关中断，保护断点，发中断响应信号并形成中断服务程序入口地址。其他的工作，如保护现场、恢复现场等由中断服务程序完成。
</details>

## 3. Week 3

### 3.1. 微指令

当微指令采用分段编码时，我们将互斥性微命令          。（哈尔滨工程大学 2005年）

A．放在同一段中

B．用多级译码来区分

C．放在不同段中

D．任意存放

<details>
<summary>答案</summary>
答案：A<br>
解析：分段编码法是把一组互斥性的微命令信号组成一个小组（即一个字段），然后通过小组译码器对每个微命令信号进行译码，译码输出作为操作控制信息。即当微指令采用分段编码时，将互斥性微命令放在同一段中。
</details>

### 3.2. 微指令结构设计的目标

下列不属于微指令结构设计所追求的目标的是          。(哈尔滨工程大学 2005年)

A．提高微程序的执行速度

B．提高微程序设计的灵活性

C．缩短微指令的长度

D．增大控制存储器的容量

<details>
<summary>答案</summary>
答案：D<br>
解析：设计微指令结构时，所追求的目标：微指令结构要有利于缩短微指令字长度；有利于减小控制存储器的容量；有利于提高微程序的执行速度；有利于微指令的修改；有利于微程序设计的灵活性。
</details>

### 3.3. 依赖硬件的数据传送方式

依赖硬件的数据传送方式是       。（中国科学院大学 2015）

A．程序控制

B．程序中断

C．DMA

D．无

<details>
<summary>答案</summary>
答案：C<br>
解析：DMA方式也称为直接主存存取方式，其思想是：允许主存储器和I/O设备之间通过“DMA控制器(DMAC)”直接进行批量数据交换，除了在数据传输开始和结束时，整个过程无须CPU的干预。
</details>

### 3.4. 流水线

设指令流水线把一条指令分为取指、分析、执行3个部分，且3部分的时间分别为t取指=2ns、t分析=2ns、t执行=1ns，则100条指令全部执行完毕需        。（清华大学 2005年）

A．163ns

B．183ns

C．193ns

D．203ns

<details>
<summary>答案</summary>
答案: D<br>
解析: 100条指令全部执行完毕需6+（100-1）*2-1=203ns;因最后执行不需要2ns故减去1ns。
</details>

### 3.5. 微指令

为确定下一条微指令的地址。通常采用断定方式，其基本思想是       。（北京理工大学 2005年）

A．用程序计数器PC来产生后继微指令地址

B．用微程序计数器μPC来产生后继微指令地址

C．通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址

D．通过指令中指定一个专门字段来控制产生后继微指令地址

<details>
<summary>答案</summary>
答案：C<br>
解析：断定方式中下一条微指令的地址包含在当前微指令的代码中。
</details>

### 3.6. 流水线

现有四级指令流水线，分别完成取指、取数、运算、传送结果4步操作。若完成上述操作的时间依次为9ns、10ns、6ns、8ns，则流水线的操作周期应设计为          。（哈尔滨工业大学 2006年）

A．6ns

B．8ns

C．9ns

D．10ns

<details>
<summary>答案</summary>
答案: D<br>
解析: 操作周期应以最长的执行时间为准，否则用时长的流水段的功能将不能正确完成。
</details>

### 3.7. 启动存储器的最小时间间隔

连续两次启动同一存储器所需的最小时间间隔称为          。（中国科学院大学 2015）

A. 存储周期

B. 存取时间

C. 存储时间

D. 访问周期

<details>
<summary>答案</summary>
答案：A<br>
解析：存储周期:连续两次启动同一存储器操作需要的最小时间间隔。
</details>
