---
layout : single
title: "Demonstration of Ferroelectric-Gate Field-Effect Transistors With Recessed Channels"
categories: 
  - Device Paper Review
tags:
  - FeFET
toc: true
toc_sticky: true
use_math: true
---


[논문 링크](https://ieeexplore.ieee.org/document/10347238)     

- [IEEE Electron Device Letters](https://ieeexplore.ieee.org/xpl/RecentIssue.jsp?punumber=55)   
  - **Volume: 45, Issue: 2, February 2024**   
  - **Page(s): 180 - 183**  
  - **Date of Publication: 07 December 2023**   
  - **DOI: 10.1109/LED.2023.3340254**    
  - **Print ISSN: 0741-3106, Electronic ISSN: 1558-0563**   
- **Inter-university Semiconductor Research Center(ISRC), Department of Electrical and Computer Engineering, Seoul National University, Seoul, Republic of Korea**      
  - [Kitae Lee](https://ieeexplore.ieee.org/author/37086309825)         
- **Department of Electronic Engineering, Hanyang University, Seoul, South Korea**     
  - [Been Kwak](https://ieeexplore.ieee.org/author/37089320225), [Daewoong Kwon](https://ieeexplore.ieee.org/author/37402105900)   
- **Department of Electronic Engineering, Sogang University, Seoul, South Korea**     
  - [Sihyun Kim](https://ieeexplore.ieee.org/author/37085805964)    


## 0. Abstract   

&nbsp;

- **Recessed Channel FeFET 연구**   
  - 본 논문에서는 반구형의 채널, 즉 **Recessed Channel**을 갖는 FeFET인 **R-FeFET**에 대해 제안하는데, 이는 MW, Program/Erase Speed, Retention, Enduracne 향상에 초점을 맞추고 있음   
  - R-FeFET은 강유전체 영역(FE)이 Gate Metal에 더 근접해있는 구조인데, 이 덕분에 field가 FE에 더 잘 걸리게 하기 때문에 기존의 Planar FeFET(P-FeFET) 대비 향상된 MW와 더 빠른 동작 속도를 보여줌   
  - R-FeFET은 Gate Metal에 주입된 Hot electron의 존재로 인해 Substrate에서 생성된 hole이 IL-FE Layer에 잘 trap되지 않는데, 이는 해당 층에서 field가 감소하기 때문   
    - 이 덕분에 R-FeFET은 동일한 MW 조건에서 P-FeFET보다 더 많은 Endurance Cycle을 유지할 수 있음    

&nbsp;

## 1. Introduction   

&nbsp;

- **기존 FeFET의 한계**  
  - FeFET은 특유의 고속성과 효율성 그리고 CMOS 호환성 덕분에 차세대 메모리 소자로써 평가되고 있지만, [얇은 두께의 IL을 통과하는 강한 세기의 field로 인해 Endurance와 MW에 한계를 지니고 있는 점](https://miniharu22.github.io/device%20paper%20review/fe3/#3-1-gate-stack-memory-window-difference)이 한계로 지목되고 있음   
    - 최근 연구에 따르면, IL과 FE 사이의 **면적 비율(Area Ratio, AR)**을 활용하여 field의 분포를 최적화하는 **Ferroelectric-Metal FET(FeMFET)**이 상술한 한계를 해결하기 위한 방안으로 제시됨   
    - 다만, AR을 활용하는 것이 직관적(Straightforward)이고 효과적이지만, Area Scaling 이슈를 동반한다는 점이 단점    

&nbsp;

<div align="center">
  <img src="/assets/images/Ferro/6.png" width="60%" height="60%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **About Recessed Channel FeFET**   
  - 본 논문에서는 Feature size를 희생시키지 않더라도, [FE field를 증가시키면서도 IL field를 감소시키는 Recessed Channel 구조의 FeFET, 즉 R-FeFET에 대해서 다룸](https://miniharu22.github.io/device%20paper%20review/fe4/)    
    - Planar FeFET(P-FeFET)은 FE/IL 전 영역에 대해 균일한 field 분포를 갖는 반면, R-FeFET은 Gate Metal의 중심에 가까울수록 field가 증가하며, [이는 Gauss's law에 기인함](https://miniharu22.github.io/device%20paper%20review/fe4/#3-3-feil-field-analysis)(Fig.1 참고)   
    - 이를 통해 MW, PRG/ERS Speed, Endurance 측면에서 우수한 성능을 보임    

&nbsp;

- **R-FeFET 메모리 특성 검증**   
  - 본 논문에서는 R-FeFET의 메모리 특성에 대한 실험적 검증을 수행하며, 해당 결과를 기존의 P-FeFET과 비교함    
  - HZO 기반 강유전체 소재와 Channel Recess Process를 통해 IL/FE THK가 각각 1.5/5.5nm인 얇은 구조와 Round channel을 갖는 R-FeFET을 제작    
  - Pulse를 이용한 PRG/ERS 시뮬레이션을 통해 메모리 성능을 분석, Bipolar Endurance Cycling을 통해 Stress에 대한 R-FeFET의 강인성(robustness)을 입증함(논문에서는 Stress 대신 fatigue 라는 용어를 사용)   

&nbsp;

## 2. Fabrication of the R-FeFET    

&nbsp;

<div align="center">
  <img src="/assets/images/Ferro/7.png" width="60%" height="60%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **R-FeFET Process Flow**    
  - R-FeFET의 Process Flow는 Fig.2(a)와 Fig.2(b)에서 확인 가능하며 다음의 과정을 밟음   
    - Bulk-Si Substrate에서 Source/Drain/Body에 대한 Ion Implantation과 Activation이 수행됨    
    - Active Isolation 수행 후, Recessed Channel Process가 수행되는데 이를 위해서는 두 가지 요소가 고려되어야 함        
      - **Channel의 Bottom과 Sidewall에 대해 Flat region이 아예 없는 구형의 channel을 만들어야 함**    
      - **Channel Undercut을 최소화해야 함**    
    - Flat region의 형성을 방지하기 위해서는 Open area의 length($$L_{\text{open}}$$)이 적절히 줄여야하므로, Hard Mask Patterning 후 SiN Spacer를 형성함으로써 $$L_{\text{open}}$$을 약 70nm로 조절함(Fig.2(b)의 (ii) 참고)   
    - 구형의 channel을 얻기 위해 SF₆ gas를 이용한 Isotropic Dry Etching을 사용   
      - 과도한 Anisotropic Etch와 Isotropic Etch는 각각 Flat Sidewall과 Undercut을 유발하기 때문에, 본 연구에서는 각 Etch를 혼합함으로써 Dry Etching conditon을 최적화함    
      - 결과적으로 Depth($$d$$)와 Radius($$r$$)의 비율을 1.8:1로 맞췄음(Fig.2(b)의 (iii) 참고)    
    - 이후, Etch로 손상된 channel region을 제거하기 위해 SC-1 및 HF cleaning을 순차적으로 진행    
    - SiO2(1.5nm, IL), HZO(5.5nm, FE), TiN(Gate Metal)으로 구성된 Gate Stack을 ALD를 통해 차례대로 증착    
    - HZO의 강유전성을 유도하기 위해 N2 대기에서 500°C로 30s간 [Post-Metal Annealing(PMA)](https://miniharu22.github.io/device%20paper%20review/fe3/#2-experiments)를 수행함으로써 Orthorhombic Phase를 형성    
    - RIE를 통해 Contact hole을 식각, Metal Contact과 Pad를 형성 후, Alloying을 진행함   
  - Fig.2(c)와 Fig.2(d)는 위 Process Flow로 제작된 R-FeFET의 TEM 이미지를 표시한 것으로, $$r$$ = 75nm의 Recessed Channel이 얇은 두께의 IL/FE Gate Stack로 완전히 덮여 있음을 확인 가능함    

&nbsp;

## 3. Electrical Characterization of the R-FeFET    

&nbsp;

<div align="center">
  <img src="/assets/images/Ferro/8.png" width="60%" height="60%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **R-FeFET의 PGM/ERS/READ 측정**   
  - 본 논문에서는 R-FeFET의 메모리 특성을 측정하기 위해 다음과 같이 bias를 인가했으며, 자세한 과정은 Fig.3(a)에서 확인 가능      
    - **Square-Pulsed PGM/ERS**    
      - $$V_{ERS}$$ = -5V    
      - $$t_{ERS}$$ = 10μs   
      - $$V_{PGM}$$ = 4.5V   
      - $$t_{PGM}$$ = 100μs   
    - **DC Read**    
      - $$V_{READ}$$ = 0V ~ 1.5V    
    - 다만, Device 내에서 Hole Trapping을 고려하여 ERS Pulse가 PGM Pulse보다 짧게 인가됨    

&nbsp;

- **R-FeFET의 MW 측정**   
  - Fig.3(b)는 R-FeFET과 P-FeFET의 PGM/ERS state에서의 Transfer curve, 즉 Hysteresis Transfer curve를 Plot함    
  - FE field의 강화와 Charge Trapping 완화로 인해 R-FeFET은 P-FeFET 대비 더 넓은 MW를 보이며, 이때 모든 $$V_{th}$$는 $$I_D$$ = 10⁻⁸ A/um에서 추출됨    
    - R-FeFET의 radius($$r$$)이 작을수록 더 큰 MW를 보이는 것을 확인 가능한데 이는 [이전 논문](https://miniharu22.github.io/device%20paper%20review/fe4/#3-3-feil-field-analysis)을 참고하면 좋음     
    - 다만, 실험에서의 MW는 이론값보다 낮게 측정되었는데 **이는 Channel Recess Process 과정에서 Etch damage에 의해 Recessed Si channel과 IL 사이의 Interface Trap이 형성되는데, 여기서 Charge Trapping이 발생하기 때문**      