# 5. Large and Fast: Exploiting Memory Hierarchy
## Principle of Locality
- Programs은 어느 한 시점에 전체 주소 공간 중 일부만 접근한다
- 시간 지역성(Temporal locality)
  - 최근에 접근한 항목은 가까운 시점에 다시 접근할 가능성이 높다
  - 예: 반복문 내의 명령어(instructions in a loop), 반복적으로 사용하는 변수(유도 변수,  induction variables)
- 공간 지역성(Spatial locality)
  - 최근에 접근한 항목 주변에 있는 항목도 곧 접근할 가능성이 높다
  - 예: 순차적인 명령어 접근(sequential instruction access), 배열 데이터(array data)

## Taking Advantage of Locality
- 메모리 계층 구조(Memory hierarchy)
  - 모든 데이터를 디스크(disk)에 저장한다. disk: 느리지만 큰 memory
  - 최근에 접근한 항목(및 그 근처의 항목)을 디스크에서 더 작은 DRAM 메모리로 복사한다. DRAM: 적당히 빠르지만, 약간 작은 memory
    - Main memory = DRAM
  - 더 최근에 접근한 항목(및 그 주변)을 DRAM에서 더 작은 SRAM 메모리로 복사한다. SRAM: 더 작지만 훨씬 빠른 memory
    - 이 SRAM은 CPU에 연결된 캐시 메모리(Cache memory)
   
## Memory Hierarchy Levels
- 블록(Block, 또는 라인 Line): 복사의 단위 (block, line단위로 한꺼번에 가져온다.)
  - 하나의 블록은 여러 워드(word)로 구성될 수 있음(64B, 32B)
- 접근하려는 데이터가 상위 계층(upper level)에 존재할 경우
  - 히트(Hit): 상위 계층에서 접근이 처리됨
    - 히트 비율(Hit ratio): hits(히트 수) / accesses(전체 접근 수)
- 접근하려는 데이터가 존재하지 않을 경우(absent)
  - 미스(Miss): 블록이 하위 계층(lower lever)에서 복사되어 옴
    - 걸리는 시간(Time taken): 미스 패널티(Miss penalty) -> 더 멀리서 가져오면 miss penalty 증가.
    - Miss ratio: misses/accesses <br>
                = 1 - hit ratio
  - 그런 다음, 접근된 데이터는 상위 계층(upper level)으로부터 제공된다. -> 한번 miss를 upper level에서 처리 <br>
  ![image](https://github.com/user-attachments/assets/ce1a04f1-3d60-4e76-aa24-2992daa97c68)

 ## Memory Technology
- Static RAM (SRAM) - cache memory 구성
  - 0.5ns ~ 5ns(1~10 cycle), $400 ~ $800 per GB -> 비싸서 조금만 구성
- Dynamic RAM (DRAM) - main memoey 구성 -> 프로그램에 사용하는 주소 main memory에, 돌아가는 process data는 main memory에
  - 20ns ~ 50ns(40~100 cycle), $2 ~ $4 per GB
- NAND Flash (SSD)
  - 250us ~ 1000us, $0.04 ~ $0.10 per GB
- Magnetic disk(HDD)
  - 2ms ~ 20ms, $0.01 ~ $0.02 per GB
- SSD와 HDD는 storage이다.
- 이상적인 메모리(Ideal memory)
  - SRAM의 접근 속도
  - 디스크의 용량과 GB당 비용
    
 ##  Cache Memory
- 캐시 메모리(Cache memory)
  - CPU에 가장 가까운 메모리 계층 -> 빠르게 접근, 주소로 접근
- 접근한 데이터 X₁, ..., Xₙ₋₁, Xₙ이 주어졌을 때:
  - 해당 데이터가 캐시에 있는지 어떻게 알 수 있을까? -> cache에는 일부 데이터만 있어서
  - 어디에서(어떤 위치에서) 찾아야 할까? <br>

![image](https://github.com/user-attachments/assets/94a0f518-1cce-4384-ba1c-dc1862be2012)

## Direct Mapped Cache
- 위치는 주소(address)에 의해 결정된다
- 직접 매핑 방식(Direct mapped): 선택지는 오직 하나
  - (Block address) modulo (#Blocks in cache)
    - #Blocks은 2의 거듭제곱
    - low-order address bits를 사용한다. <br>

![image](https://github.com/user-attachments/assets/9a6cc1ab-9151-46d3-ba47-e8f9196eb0e6) <br>
8개 block이여서 $2^3$이므로 3개의 하위bit를 사용한다. 그리고 mod 8한 결과에 따라 cache에 넣는다.

## Tags and Valid Bits
- 특정 캐시 위치에 어떤 블록이 저장되어 있는지 어떻게 알 수 있을까?
  - 데이터뿐 아니라 블록 주소도 함께 저장한다
  - 실제로는 주소의 상위 비트만 저장하면 된다
  - Called the **tag**
- 만약 어떤 위치에 데이터가 없으면 어떻게 할까?
  - 유효 비트(valid bit): 1이면 데이터가 존재함, 0이면 데이터가 없음(1 bit사용)
  - Initially 0
- 따라서 과정은 주소 하위 bits -> 위치 찾고 -> ((tag)상위 bits -> 맞는지 확인, valid bit -> 유효한지 확인)

## Cache Example
- 8-blocks, 1 word/block, direct mapped
- Initial state <br>
  ![image](https://github.com/user-attachments/assets/451b9b3f-915a-47a0-91ef-a793e63a5e7c)
- data 접근<br>
  ![image](https://github.com/user-attachments/assets/29df8a8d-abfa-4a0c-9366-71383260d34e)<br>
  결과: <br>
  ![image](https://github.com/user-attachments/assets/f4db652d-3cec-4a45-8dc3-2c05f75f90dd)

- data접근(2)<br>
  ![image](https://github.com/user-attachments/assets/0eb03d2c-8e6d-4dfc-8e6e-1790502d7746)<br>
  결과: <br>
  ![image](https://github.com/user-attachments/assets/4a9ff25f-7d62-4824-a8eb-1f9e017ffccc)

- data접근(3)<br>
  ![image](https://github.com/user-attachments/assets/9c205a0e-ab9d-4d6a-9590-98ee8027c14d)

- data접근(4)<br>
  ![image](https://github.com/user-attachments/assets/8d369a88-3381-4de1-9232-f396a5a96251)

- data접근(5)<br>
  ![image](https://github.com/user-attachments/assets/498cfedb-418b-4850-b985-e1cf995e015c)

## Address Subdivision
![image](https://github.com/user-attachments/assets/1bc47132-774f-48b3-b69c-d1aa1e96c36e)

## Example: Larger Block Size
![image](https://github.com/user-attachments/assets/116a6a48-df9e-461f-af0f-806e2ebb4e6c)

## Block Size Considerations
- Larger blocks은 miss rate 감소시킨다.
  - 공간 지역성(spatial locality) 때문
- 고정 크기 캐시(fixed-sized cache)에서는 문제 발생
  - Larger blocks -> fewer of them(block 크기 감소)
    - 더 많은 경쟁 -> miss rate 증가 -> 인접하지 않은 것끼리 경쟁
  - Larger blocks -> pollution(가져왔지만 쓰이지 않는 공간)
- Larger miss penalty -> miss일때 해당 data를 main memory로 부터 가져오는데 걸리는 시간
  - miss rate 감소가 이점을 상쇄 할 수 있다.
  - 조기 재시작(early restart)과 중요 워드 우선(critical-word-first)이 도움이 될 수 있음

## Cache Misses
- 캐시 히트(cache hit) 시에는 CPU가 정상적으로 진행함 -> 1 cycle내에 가능
- 캐시 미스(cache miss) 시에는 -> data가져오는데 걸리는 시간 증가.
  - CPU 파이프라인이 멈춤(stall 발생) -> pipeline 막는다. 바로 아래의 경우까지
  - Fetch block from next level(main memory) of hierarchy
  - Instruction cache miss (I-cache)-> locality증가
    - Restart instruction fetch(IF)
  - 데이터 캐시 미스(data cache miss)일 경우 (D-cache)
    - 데이터 접근을 완료함(Mem)

## Write-Through (Store -> mem write 하면 불일치 발생)
- On data-write hit, 캐시의 블록만 업데이트할 수 있다.
  - 캐시와 메모리의 데이터가 불일치 -> 해결 방법 2가지 write through와 write-back 
- write through: 메모리도 함께 업데이트
- But makes writes 시간이 더 걸린다.
  - ex) if base CPI = 1, 10% of instructions are stores, write to memory takes 100 cycles
    - Effective CPI = 1 + 0.1×100 = 11 -> 증가한다. 성능문제 발생
- 해결책: write buffer
  - 메모리에 기록될 데이터를 임시로 저장 (buffer에만 적용)
  - CPU는 바로 다음 작업을 계속 진행
    - 쓰기 버퍼(write buffer)가 가득 찬 경우에만 CPU가 대기(stall)함

## Write-Back
- Alternative: On data-write hit, 캐시 블록만 업데이트
  - 각 블록이 dirty 여부를 추적 -> 각 cache block마다 dirty block을 하나씩 둔다. <br>
  ![image](https://github.com/user-attachments/assets/66aca53e-e69c-47bb-9299-a28eaf792883) <br>
- When a dirty block is replaced -> 교체 될때만 memory에 반영
  - memory에 다시 기록(write back)
  - Can use a write buffer to allow replacing block to be read first
- 장점: memory까지 갈일없다. 교체될때만 

## Write Allocation
- What should happen on a write miss?
- Alternatives for write-through (아래 2가지중 선택가능)
  - Allocate on miss: fetch the block
  - Write around: don’t fetch the block
    - 프로그램이 종종 블록 전체를 읽기 전에 먼저 쓰기 때문(예: 초기화)
- For write-back (write allocation과 쓰인다. 보통 이조합이 많이 쓰인다)
  - Usually fetch the block<br>

![image](https://github.com/user-attachments/assets/864799cb-4372-4bc7-a750-68e19c0ff117)

## Example: Intrinsity FastMATH
- Embedded MIPS processor
  - 12-stage pipeline
  - Instruction and data access on each cycle
- Split cache: separate I-cache and D-cache
  - Each 16KB: 256 blocks × 16 words/block => 16KB => 14B / $2^8 blocks * 2^6 B/block$이고, $2^6 = 2^4 * 2^2$
  - D-cache: write-through or write-back
- SPEC2000 miss rate
  - I-cache: 0.4% -> 낮음(locality가 높아서), 매 instruction마다 접근
  - D-cache: 11.4% -> load/store inst만 접근
  - Weighted average: 3.2%

## Example: Intrinsity FastMATH(중요X)
![image](https://github.com/user-attachments/assets/c00112b9-5e85-415e-a3a7-58dcbae0c87c)

## Measuring Cache Performance
- CPU time 구성요소
  - Program execution cycles
    - Includes cache hit time
  - Memory stall cycles -> miss마다 cycle이 증가한다.
    - Mainly from cache misses
- With simplifying assumptions <br>
![image](https://github.com/user-attachments/assets/07227cb3-d005-41a7-9501-cb45957b70cb)

## Cache Performance Example
- Given
  - I-cache miss rate = 2%
  - D-cache miss rate = 4%
  - Miss penalty = 100 cycles
  - Base CPI (ideal cache) = 2
  - Load & stores are 36% of instructions
- Miss cycles per instruction
  - I-cache: 0.02 × 100 = 2
  - D-cache: 0.36 × 0.04 × 100 = 1.44
- Actual CPI = 2 + 2 + 1.44 = 5.44
  - Ideal CPU is 5.44/2 = 2.72 times faster -> cache때문에 느려질 수 있다.
 
## Average Access Time
- Hit time도 performance에 중요하다.
- Average memory access time (AMAT)
  - AMAT = Hit time + Miss rate × Miss penalty
- Example
  - CPU with 1ns clock, hit time = 1 cycle, miss penalty = 20 cycles, I-cache miss rate = 5%
  - AMAT = 1 + 0.05 × 20 = 2ns(instruction 한정)
 
## Performance Summary
- CPU 성능이 향상되면
  - 미스 패널티(캐시 미스 시 발생하는 지연)가 더 중요해짐. -> memory 갔다오는 속도가 CPU에 비해 빨라지지 않았다.
- base CPI 감소 할 수록
  - 전체 실행 시간 중 메모리 대기(memory stall) 비중이 더 커짐.
- clock rate 증가할수록
  - Memory stalls account(차지한다) for more CPU cycles 
- 따라서 시스템 성능 평가 시 캐시 동작을 반드시 고려해야 함
- cache miss로 인한 성능하락 감소를 위해
  - miss rate 감소
  - miss penalty 감소
 
## Associative Caches (miss rate 감소 방법)
- Fully associative -> 모든 주소가 아무 block이나 쓸 수 있다.
  - 특정 블록이 캐시의 어떤 엔트리에도 들어갈 수 있음
  - 모든 엔트리를 한 번에 검색해야 하므로, 각 엔트리마다 비교기가 필요(비용이 많이 듦)
- n-way set associative(위의 절충안으로 후보지가 n개)
  - 각 집합(set)이 n개의 엔트리를 가짐
  - 선택된 집합 내 모든 엔트리를 한 번에 검색
  - n개의 비교기만 필요(비용이 더 적음)<br>

![image](https://github.com/user-attachments/assets/a05c35c3-79f7-406e-8a18-5709cd93c3a3)

## Associative Cache Example
![image](https://github.com/user-attachments/assets/7fec02dc-6bbd-4526-89b6-2ef5b1b73895)

## Spectrum of Associativity
- 8개 entries가 있는 cache의 경우 <br>
![image](https://github.com/user-attachments/assets/30cdf72d-45fb-43d2-b4b7-a525edc98675)

## Associativity Example
 • Compare 4-block cache
 • Direct mapped, 2-way set associative, fully associative
 • Block access sequence: 0, 8, 0, 6, 8 -> 이 순으로 접근(Block 주소)
 • Direct mapped
- 4-block caches를 비교한다.
  - Direct mapped, 2-way set associative, fully associative
  - Block 접근 순서: 0, 8, 0, 6, 8
- Direct mapped <br>

![image](https://github.com/user-attachments/assets/d0cd2d8d-5b68-4268-9a6c-3ee6979db5b8)
- 2-way set associative(2-way여서 하위 1bit만 한다) <br>

![image](https://github.com/user-attachments/assets/c859c56e-680f-4cf3-8a90-d792525181e8)
- Fully associative <br>

![image](https://github.com/user-attachments/assets/18857d74-deca-4edd-aaa6-f45bfc27f3d3) <br>
내려갈수록 점점 좋아진다.

## How Much Associativity
- associativity(연관도)가 증가하면 miss rate(미스율)이 감소한다
  - 하지만 그 효과는 점점 줄어든다 -> linaer하게 줄진 않는다.
- 64KB 데이터 캐시(D-cache), 16-word blocks, SPEC2000을 사용한 system Simulation
  - 1-way: 10.3%
  - 2-way: 8.6%
  - 4-way: 8.3%
  - 8-way: 8.1%
  - 줄어들긴 하지만 way가 늘어난 만큼 줄진 않는다.

## Set Associative Cache Organization
![image](https://github.com/user-attachments/assets/9f09c359-a98f-450a-ba66-9e3821831708)

## Replacement Policy -> set일때 어떤거랑 겨체 할지
- Direct mapped: 선택권이 없다
- Set associative -> way 개수 만큼 선택지
  - non-valid entry가 있다면 그것을 선호한다.
  - 그렇지 않으면 집합 내 항목들 중에서 선택한다.
- Least-recently used (LRU)
  - 가장 오랫동안 사용되지 않은 것(unused)을 선택해 교체한다.
    - 2-way에선 simple, 4-way에선 manageable, 그 이상에선 너무 어렵다. <br>
    -> 문제점: 누가 언제 마지막인지 기록 추가 필요(or 순서라도)
- Random
  - high 연관도(associativity)에서는 LRU와 거의 같은 performance를 낸다 -> 생각보다 성능 good

## Multilevel Caches -> 중간에 계층을 1개 더 만들어 너무 멀리 가지는 않게 하자
- CPU에 연결된 Primary cache(기본 캐시) (=L-1 cache)
  - 칸이 적지만, 빠르다. -> hit time을 줄이는 용도
- Level-2 cache는 primary cache에서의 misses를 처리한다
  - primary cache보다 더 크고 느리지만 여전히 main memory보다는 빠르다 -> 하나를 더 둔다.
- main memory는 L2 cache misses를 처리한다
- 일부 high-end systems에는 L-3 cache가 포함된다
- 처음에 큰거를 두지 않는 이유: 클수록 느리다(물리적 거리 증가 및 찾는 시간 증가) <br>
  -> primary cache는 hit일때 빨리 찾는 용도로 만들었다. -> L-2, L-3는 miss penalty를 줄이는 용도

## Multilevel Cache Example
- Given
  - CPU base CPI(항상 cache hit인 이상적인 CPU) = 1, clock rate = 4GHz -> clock cycle time = 0.25ns
  - Miss rate/instruction(명령어당 미스율) = 2% -> 100번중 2번 cache miss
  - Main memory access time = 100ns
- primary cache만 있는 경우
  - Miss penalty = 100ns/0.25ns = 400 사이클 -> miss 1번시 걸리는 시간
  - Effective CPI = 1 + 0.02 × 400 = 9
- L-2 cache를 추가
  - Access time = 5ns (L-1 보다 20배 느림)
  - Global miss rate to main memory = 0.5% -> 한 instruction당 평균적으로 몇번의 main memory 접근을 필요로 하는지
- Primary miss with L-2 hit
  - Penalty = 5ns/0.25ns = 20 cycles
  - 아까의 2%가 L-2로, 그리고 전체의 0.5%가 main-memory로 접근 -> L2 miss rate 25% = 0.5%/2%
- Primary miss with L-2 miss
  - Extra penalty = 400 cycles
- CPI = 1 + 0.02 × 20 + 0.005 × 400 = 3.4
- Performance ratio = 9/3.4 = 2.6 -> 성능이 2.6배 좋아졌다. <br>

![image](https://github.com/user-attachments/assets/a9f0ad8b-3dad-4c35-a665-5147e9cf4139)

## Multilevel Cache Considerations
- Primary cache
  - hit time minimal에 집중 -> 그래서 크기를 작게 만든다.
- L-2 cache
  - main memory access을 피하기 위해 low miss rate에 집중 -> 크기는 커도 되고, miss rate를 낮추는게 목표
  - Hit time은 전체 성능에 덜 영향을 미친다. 
- Results
 • L-1 cache는 보통 single cache보다 작다. -> 빠르게 하기 위해

## Interactions with Advanced CPUs
- Out-of-order(비순차 실행) CPU는 cache miss 동안에도 instructions을 실행할 수 있다
  - 보류 중(Pending)인 store는 load/store unit에 남아 있다
  - Dependent instructions은 reservation stations에서 대기한다
    - Independent instructions는 계속 실행된다
- miss의 영향은 program data flow에 따라 달라진다
  - 분석이 훨씬 더 어렵다
  - 시스템 시뮬레이션을 사용한다
  - 즉, 평가하기 어렵다

## Interactions with Software
- Misses는 memory access patterns에 따라 달라진다
  - 알고리즘의 동작 방식
  - memory access에 대한 Compiler optimization(최적화) <br>

![image](https://github.com/user-attachments/assets/bd194e59-9747-47e0-a64c-e0bc0c304a4c)

## DGEMM Access Pattern
![image](https://github.com/user-attachments/assets/710c5d40-8ee1-498b-90d8-7f2cd5d3f783)

## Cache Blocked  - block 단위로 matrix 곱을 진행한다.
![image](https://github.com/user-attachments/assets/ac2fe1b4-b750-45e3-ac04-5b0d8abec22f)

## Blocked DGEMM Access Pattern
![image](https://github.com/user-attachments/assets/f09e4cdb-bbd9-45bd-8ad0-b107989610ec)

## Dependability(신뢰성)
- Fault: 구성 요소의 고장(HW + SW)
  - 시스템 고장으로 이어질 수도 있고 아닐 수도 있다
 
## Dependability Measures
- Reliability: fault가 발생할때 까지의 평균 시간 (MTTF)
- Service interruption: 평균 수리 시간 (MTTR)
- 평균 고장 간격
  - MTBF = MTTF + MTTR
- Availability = MTTF / (MTTF + MTTR)
- Improving Availability
  - MTTF 증가: fault 회피, fault 허용, fault 예측 -> failure 잘 안일어나게
  - MTTR 감소: 진단 및 수리를 위한 향상된 도구와 절차 -> repair시간 줄이기
 
## The Hamming SEC Code
- SEC: single error correction -> 1bit의 error는 즉각수리가능
- Hamming distance
  - 두 비트 패턴 간에 다른 비트의 수
- Minimum distance = 2-bit는 single error detection 가능
  - 예: parity code
- Minimum distance = 3bit는 single error correction,, 2 bit error detection 가능 <br>

![image](https://github.com/user-attachments/assets/f641fb96-bee5-4b68-a40a-198355a82cdb)

## Encoding SEC 
- Hamming code 계산하는 방법: -> 최소한의 parity bit으로 sec하기
  - 비트에 왼쪽부터 1번씩 번호를 매긴다.  
  - $$2^n$$ 꼴(즉, $$1, 2, 4, 8, \dots$$)의 bit 위치는 parity bit로 사용된다.  
  - 각 패리티 비트는 특정 데이터 비트들을 검사한다.
  - 8-bit 데이터를 4-bit parity bit 추가해서 저장 -> cost 1.5배 된다<br>

![image](https://github.com/user-attachments/assets/4c75f5c3-2e7f-4d72-9451-b6de05c67a9c)

## Decoding SEC
- parity bits의 Value는 error가 발생한 bits 위치를 나타낸다.  
  - encoding 과정에서 사용한 번호 매기기를 그대로 사용한다.  
  - 예시:  
    - Parity bits = $$0000$$ → 오류 없음  
    - Parity bits = $$1010$$ → 10번 비트에 오류 발생 (뒤집혔다)<br>

![image](https://github.com/user-attachments/assets/1e9a4e7b-8232-4ceb-a9e8-12b7ec1b5a0f)

## SEC/DED Code
- 전체 단어에 대해 추가적인 parity bit $p_n$을 추가함. -> 설명 X
- Hamming distance를 4로 만들었다 -> double error 검출도 가능
- H는 $p_1, p_2, ...$들의 합이 짝수 가 되도록 0 또는 1이 설정된다.
```
이부분은 설명 안하심
- Decoding:  
  - $$H$$ = SEC parity bits 집합이라고 할 때:  
    - $$H$$가 짝수이고, $$p_n$$도 짝수 → 오류 없음  
    - $$H$$가 홀수이고, $$p_n$$도 홀수 → single bit error -> 1bit만 오류여서 H와 $p_n$이 홀 (수정 가능)  
    - $$H$$가 짝수이고, $$p_n$$은 홀수 → $$p_n$$ 비트에만 오류  
    - $$H$$가 홀수이고, $$p_n$$은 짝수 → 이중 오류 발생 (수정 불가능)
- 참고: ECC DRAM은 64비트를 보호하기 위해 8bits의 SEC/DED 방식을 사용한다. <br>
```
![image](https://github.com/user-attachments/assets/8126d700-054c-409d-abec-c1ccc006f747)<br>
![image](https://github.com/user-attachments/assets/0cafb8ae-493b-4a29-a056-2d31eec81627)

## Virtual Memory
- main memory를 secondary (disk) storage의 "cache"로 사용한다.  
  - CPU 하드웨어와 OS가 공동으로 관리한다.
- 여러 Programs이 main memory를 공유한다.  
  - 각 프로그램은 자주 사용하는 코드와 데이터를 포함한 private virtual address space를 가진다.
  - 다른 프로그램으로부터 보호된다.
- CPU와 OS는 virtual address를 physical address로 변환한다.  
  - 가상 메모리(VM)의 "block"을 page라고 부른다.  
  - translation miss는 page fault(=page miss)라고 한다. <br>

![image](https://github.com/user-attachments/assets/bf986b14-d94f-4667-a888-4dc1e7fd5480)

## Address Translation
![image](https://github.com/user-attachments/assets/11b25392-caf4-4269-a257-c463aa468262)

## Page Fault Penalty
- page fault가 발생하면, 해당 페이지를 디스크에서 가져와야 한다.  
  - 수백만 clock cycle이 소요된다. -> 들어가는 시간이 크다.
  - OS 코드가 이를 처리한다.
- page fault rate을 최소화하려고 노력해야 한다.  
  - fully associative 방식으로 페이지를 배치한다.  
  - smart replacement algorithms을 사용한다.

## Page Tables -> virtual page -직접알려주는 table-> physical page
- placement information를 저장한다.  
  - page table entries의 array이며, virtual page number로 인덱싱된다.  
  - CPU의 Page table register는 physical memory에 있는 page table을 가리킨다.
- page가 memory에 존재하는 경우  
  - PTE(Page Table Entry)는 physical page number를 저장한다.  
  - 추가로 참조됨 여부(referenced), 수정됨 여부(dirty) 등의 상태 비트도 포함한다. -> 컴구에서는 크게 고려X
- page가 메모리에 존재하지 않는 경우  
  - PTE는 디스크의 스왑 공간(swap space)에 있는 위치를 참조할 수 있다.

## Translation Using a Page Table
![image](https://github.com/user-attachments/assets/78e83622-5f7f-42e0-91be-d82bc7b64135)

## Mapping Pages to Storage
![image](https://github.com/user-attachments/assets/f05abe3c-b649-4189-8ac4-e29fcad0b58e)

## Replacement and Writes -> evict 대상 선정
- page fault rate을 줄이기 위해, Least-Recently Used(LRU)를 교체하는 것이 바람직하다.  
  - 페이지에 접근하면 PTE의 Reference bit(= use bit)가 1로 설정된다. -> Reference bit는 1bit이다.
  - OS가 주기적으로 이 값을 0으로 초기화한다.  
  - reference bit가 0인 페이지는 최근에 사용되지 않았음을 의미한다.
- 디스크로의 쓰기는 수백만 클럭 사이클이 걸린다.  
  - 개별 위치가 아닌 블록 단위로 처리한다.  
  - write-through은 비현실적이다. -> disk에 쓰는데 오래 걸린다. 
  - 따라서 write-back 방식을 사용한다.  
  - 페이지에 쓰기가 발생하면 PTE의 dirty bit가 설정된다.

## Fast Translation Using a TLB
- Address translation은 추가적인 메모리 접근이 필요할 것으로 보인다. -> 1번더
  - 하나는 PTE(Page Table Entry)를 접근하기 위한 것이고  
  - 다른 하나는 actual memory를 접근하기 위한 것이다.
- 하지만 page tables 접근은 locality(지역성)가 좋다. -> locality가 좋다 -> 자주 사용되는거 모여있다. -> 모아서 -> TLB로 모은다
  - 따라서 CPU 내부에 PTE의 빠른 캐시를 사용한다.  
  - 이를 TLB(Translation Look-aside Buffer)라고 한다. -> page table 전용 cache -> 매번 2번 접근 파하기 위해서
  - 일반적으로 TLB는 16~512개의 PTE를 저장하며,  
    - 속도가 빠르다
  - 미스는 하드웨어나 소프트웨어에 의해 처리된다.

## Fast Translation Using a TLB
![image](https://github.com/user-attachments/assets/bd3027ab-1e3c-454c-9e11-765b8afbb274)

## TLB Misses
- page가 memory에 존재하면 <br>
  ![image](https://github.com/user-attachments/assets/81ffb0dd-6f86-4af8-8719-0d4a3ebe8e13) <br>
  - memory에 PTE를 로드하고 다시 시도한다.  
  - 하드웨어에서 처리할 수 있는데,  
    - 복잡한 page table structures에서는 어려울 수 있다.  
  - 또는 소프트웨어에서 처리할 수 있는데,  
    - 특수 예외를 발생시키고 optimized handler가 처리한다.
- page가 memory에 없으면(page fault) -> disk에서 page를 가져온다 -> page table update -> TLB update & 실제 메모리 접근
  - OS가 page를 가져오고 page table을 업데이트한다.  
  - 그런 다음 오류를 발생시킨 명령을 다시 시작한다.

## Finding a Block
![image](https://github.com/user-attachments/assets/83f284b4-660d-4be2-9e01-2c5a7c202e3c)

## Sources of Misses
- compulsory misses(= cold start misses) -> 반드시 발생 할 수 밖에 없는 miss
  - ex) 블록에 대한 첫 번째 접근에서 발생한다.
- capacity misses  
  - cache size가 한정되어 있기 때문에 발생한다. -> 용량 부족이 문제  
  - 교체된 블록을 나중에 다시 접근할 때 발생한다.
- conflict misses(= collision misses)  
  - fully associative cache가 아닌 경우에 발생한다. -> 자리를 두고 경쟁 -> 자리차면 replacement 발생 -> <br>
  이후 접근해도 주소 사라져 있음
  - 특정 세트 내에서 엔트리 경쟁 때문에 발생한다.
- capacity misses와 conflict misses 구별하는 방법 <br>
  같은 size에서 associative 늘리면 해결가능 -> conflict misses

## Cache Design Trade-offs
![image](https://github.com/user-attachments/assets/54db8d39-f56b-4f9e-9aac-35c51fa1a68b)

## Cache Coherence Problem(지금까지 cpu core 1개 가정)
- 두 개의 CPU cores가 physical address space을 공유한다고 가정한다.  
  - write-through cache를 사용한다.

![image](https://github.com/user-attachments/assets/906444e5-611e-41d0-94d2-b81cdd400965)
