// Generated by CIRCT firtool-1.128.0
module Core(	// src/main/scala/mycpu/core/Core.scala:11:7
  input         clock,	// src/main/scala/mycpu/core/Core.scala:11:7
                reset,	// src/main/scala/mycpu/core/Core.scala:11:7
                io_imem_ar_ready,	// src/main/scala/mycpu/core/Core.scala:12:14
  output        io_imem_ar_valid,	// src/main/scala/mycpu/core/Core.scala:12:14
  output [31:0] io_imem_ar_bits_addr,	// src/main/scala/mycpu/core/Core.scala:12:14
  output        io_imem_r_ready,	// src/main/scala/mycpu/core/Core.scala:12:14
  input         io_imem_r_valid,	// src/main/scala/mycpu/core/Core.scala:12:14
  input  [31:0] io_imem_r_bits_data,	// src/main/scala/mycpu/core/Core.scala:12:14
  input  [1:0]  io_imem_r_bits_resp,	// src/main/scala/mycpu/core/Core.scala:12:14
  input         io_dmem_ar_ready,	// src/main/scala/mycpu/core/Core.scala:12:14
  output        io_dmem_ar_valid,	// src/main/scala/mycpu/core/Core.scala:12:14
  output [31:0] io_dmem_ar_bits_addr,	// src/main/scala/mycpu/core/Core.scala:12:14
  output        io_dmem_r_ready,	// src/main/scala/mycpu/core/Core.scala:12:14
  input         io_dmem_r_valid,	// src/main/scala/mycpu/core/Core.scala:12:14
  input  [31:0] io_dmem_r_bits_data,	// src/main/scala/mycpu/core/Core.scala:12:14
  input  [1:0]  io_dmem_r_bits_resp,	// src/main/scala/mycpu/core/Core.scala:12:14
  input         io_dmem_aw_ready,	// src/main/scala/mycpu/core/Core.scala:12:14
  output        io_dmem_aw_valid,	// src/main/scala/mycpu/core/Core.scala:12:14
  output [31:0] io_dmem_aw_bits_addr,	// src/main/scala/mycpu/core/Core.scala:12:14
  input         io_dmem_w_ready,	// src/main/scala/mycpu/core/Core.scala:12:14
  output        io_dmem_w_valid,	// src/main/scala/mycpu/core/Core.scala:12:14
  output [31:0] io_dmem_w_bits_data,	// src/main/scala/mycpu/core/Core.scala:12:14
  output [3:0]  io_dmem_w_bits_strb,	// src/main/scala/mycpu/core/Core.scala:12:14
  output        io_dmem_b_ready,	// src/main/scala/mycpu/core/Core.scala:12:14
  input         io_dmem_b_valid	// src/main/scala/mycpu/core/Core.scala:12:14
);

  wire        _q4_io_enq_ready;	// src/main/scala/mycpu/core/Core.scala:44:18
  wire        _q4_io_deq_valid;	// src/main/scala/mycpu/core/Core.scala:44:18
  wire [31:0] _q4_io_deq_bits_pc;	// src/main/scala/mycpu/core/Core.scala:44:18
  wire [31:0] _q4_io_deq_bits_inst;	// src/main/scala/mycpu/core/Core.scala:44:18
  wire [31:0] _q4_io_deq_bits_dnpc;	// src/main/scala/mycpu/core/Core.scala:44:18
  wire [31:0] _q4_io_deq_bits_wbData;	// src/main/scala/mycpu/core/Core.scala:44:18
  wire [4:0]  _q4_io_deq_bits_rdAddr;	// src/main/scala/mycpu/core/Core.scala:44:18
  wire        _q4_io_deq_bits_regWen;	// src/main/scala/mycpu/core/Core.scala:44:18
  wire        _q3_io_enq_ready;	// src/main/scala/mycpu/core/Core.scala:39:18
  wire        _q3_io_deq_valid;	// src/main/scala/mycpu/core/Core.scala:39:18
  wire [31:0] _q3_io_deq_bits_pc;	// src/main/scala/mycpu/core/Core.scala:39:18
  wire [31:0] _q3_io_deq_bits_inst;	// src/main/scala/mycpu/core/Core.scala:39:18
  wire [31:0] _q3_io_deq_bits_dnpc;	// src/main/scala/mycpu/core/Core.scala:39:18
  wire [31:0] _q3_io_deq_bits_aluResult;	// src/main/scala/mycpu/core/Core.scala:39:18
  wire [31:0] _q3_io_deq_bits_memWData;	// src/main/scala/mycpu/core/Core.scala:39:18
  wire [31:0] _q3_io_deq_bits_pcTarget;	// src/main/scala/mycpu/core/Core.scala:39:18
  wire [4:0]  _q3_io_deq_bits_rdAddr;	// src/main/scala/mycpu/core/Core.scala:39:18
  wire        _q3_io_deq_bits_ctrl_regWen;	// src/main/scala/mycpu/core/Core.scala:39:18
  wire        _q3_io_deq_bits_ctrl_memEn;	// src/main/scala/mycpu/core/Core.scala:39:18
  wire        _q3_io_deq_bits_ctrl_memWen;	// src/main/scala/mycpu/core/Core.scala:39:18
  wire [2:0]  _q3_io_deq_bits_ctrl_memFunct3;	// src/main/scala/mycpu/core/Core.scala:39:18
  wire        _q2_io_enq_ready;	// src/main/scala/mycpu/core/Core.scala:34:18
  wire        _q2_io_deq_valid;	// src/main/scala/mycpu/core/Core.scala:34:18
  wire [31:0] _q2_io_deq_bits_pc;	// src/main/scala/mycpu/core/Core.scala:34:18
  wire [31:0] _q2_io_deq_bits_inst;	// src/main/scala/mycpu/core/Core.scala:34:18
  wire [31:0] _q2_io_deq_bits_dnpc;	// src/main/scala/mycpu/core/Core.scala:34:18
  wire [31:0] _q2_io_deq_bits_rs1Data;	// src/main/scala/mycpu/core/Core.scala:34:18
  wire [31:0] _q2_io_deq_bits_rs2Data;	// src/main/scala/mycpu/core/Core.scala:34:18
  wire [31:0] _q2_io_deq_bits_imm;	// src/main/scala/mycpu/core/Core.scala:34:18
  wire [4:0]  _q2_io_deq_bits_rdAddr;	// src/main/scala/mycpu/core/Core.scala:34:18
  wire [4:0]  _q2_io_deq_bits_rs1Addr;	// src/main/scala/mycpu/core/Core.scala:34:18
  wire [3:0]  _q2_io_deq_bits_ctrl_aluOp;	// src/main/scala/mycpu/core/Core.scala:34:18
  wire [1:0]  _q2_io_deq_bits_ctrl_csrOp;	// src/main/scala/mycpu/core/Core.scala:34:18
  wire        _q2_io_deq_bits_ctrl_regWen;	// src/main/scala/mycpu/core/Core.scala:34:18
  wire        _q2_io_deq_bits_ctrl_memEn;	// src/main/scala/mycpu/core/Core.scala:34:18
  wire        _q2_io_deq_bits_ctrl_memWen;	// src/main/scala/mycpu/core/Core.scala:34:18
  wire [2:0]  _q2_io_deq_bits_ctrl_memFunct3;	// src/main/scala/mycpu/core/Core.scala:34:18
  wire        _q2_io_deq_bits_ctrl_op1Sel;	// src/main/scala/mycpu/core/Core.scala:34:18
  wire        _q2_io_deq_bits_ctrl_op2Sel;	// src/main/scala/mycpu/core/Core.scala:34:18
  wire        _q2_io_deq_bits_ctrl_isJump;	// src/main/scala/mycpu/core/Core.scala:34:18
  wire        _q2_io_deq_bits_ctrl_isBranch;	// src/main/scala/mycpu/core/Core.scala:34:18
  wire        _q2_io_deq_bits_ctrl_isEcall;	// src/main/scala/mycpu/core/Core.scala:34:18
  wire        _q2_io_deq_bits_ctrl_isMret;	// src/main/scala/mycpu/core/Core.scala:34:18
  wire        _q2_io_deq_bits_ctrl_isEbreak;	// src/main/scala/mycpu/core/Core.scala:34:18
  wire [11:0] _q2_io_deq_bits_csrAddr;	// src/main/scala/mycpu/core/Core.scala:34:18
  wire        _q1_io_enq_ready;	// src/main/scala/mycpu/core/Core.scala:29:18
  wire        _q1_io_deq_valid;	// src/main/scala/mycpu/core/Core.scala:29:18
  wire [31:0] _q1_io_deq_bits_pc;	// src/main/scala/mycpu/core/Core.scala:29:18
  wire [31:0] _q1_io_deq_bits_inst;	// src/main/scala/mycpu/core/Core.scala:29:18
  wire [31:0] _q1_io_deq_bits_dnpc;	// src/main/scala/mycpu/core/Core.scala:29:18
  wire        _wb_io_regWrite_wen;	// src/main/scala/mycpu/core/Core.scala:21:23
  wire [4:0]  _wb_io_regWrite_addr;	// src/main/scala/mycpu/core/Core.scala:21:23
  wire [31:0] _wb_io_regWrite_data;	// src/main/scala/mycpu/core/Core.scala:21:23
  wire [31:0] _wb_io_debug_out_pc;	// src/main/scala/mycpu/core/Core.scala:21:23
  wire [31:0] _wb_io_debug_out_inst;	// src/main/scala/mycpu/core/Core.scala:21:23
  wire [31:0] _wb_io_debug_out_dnpc;	// src/main/scala/mycpu/core/Core.scala:21:23
  wire        _wb_io_debug_valid;	// src/main/scala/mycpu/core/Core.scala:21:23
  wire        _lsu_io_in_ready;	// src/main/scala/mycpu/core/Core.scala:20:23
  wire        _lsu_io_out_valid;	// src/main/scala/mycpu/core/Core.scala:20:23
  wire [31:0] _lsu_io_out_bits_pc;	// src/main/scala/mycpu/core/Core.scala:20:23
  wire [31:0] _lsu_io_out_bits_inst;	// src/main/scala/mycpu/core/Core.scala:20:23
  wire [31:0] _lsu_io_out_bits_dnpc;	// src/main/scala/mycpu/core/Core.scala:20:23
  wire [31:0] _lsu_io_out_bits_wbData;	// src/main/scala/mycpu/core/Core.scala:20:23
  wire [4:0]  _lsu_io_out_bits_rdAddr;	// src/main/scala/mycpu/core/Core.scala:20:23
  wire        _lsu_io_out_bits_regWen;	// src/main/scala/mycpu/core/Core.scala:20:23
  wire [31:0] _lsu_io_out_bits_pcTarget;	// src/main/scala/mycpu/core/Core.scala:20:23
  wire        _execute_io_in_ready;	// src/main/scala/mycpu/core/Core.scala:19:23
  wire        _execute_io_out_valid;	// src/main/scala/mycpu/core/Core.scala:19:23
  wire [31:0] _execute_io_out_bits_pc;	// src/main/scala/mycpu/core/Core.scala:19:23
  wire [31:0] _execute_io_out_bits_inst;	// src/main/scala/mycpu/core/Core.scala:19:23
  wire [31:0] _execute_io_out_bits_dnpc;	// src/main/scala/mycpu/core/Core.scala:19:23
  wire [31:0] _execute_io_out_bits_aluResult;	// src/main/scala/mycpu/core/Core.scala:19:23
  wire [31:0] _execute_io_out_bits_memWData;	// src/main/scala/mycpu/core/Core.scala:19:23
  wire [31:0] _execute_io_out_bits_pcTarget;	// src/main/scala/mycpu/core/Core.scala:19:23
  wire [4:0]  _execute_io_out_bits_rdAddr;	// src/main/scala/mycpu/core/Core.scala:19:23
  wire [3:0]  _execute_io_out_bits_ctrl_aluOp;	// src/main/scala/mycpu/core/Core.scala:19:23
  wire [1:0]  _execute_io_out_bits_ctrl_csrOp;	// src/main/scala/mycpu/core/Core.scala:19:23
  wire        _execute_io_out_bits_ctrl_regWen;	// src/main/scala/mycpu/core/Core.scala:19:23
  wire        _execute_io_out_bits_ctrl_memEn;	// src/main/scala/mycpu/core/Core.scala:19:23
  wire        _execute_io_out_bits_ctrl_memWen;	// src/main/scala/mycpu/core/Core.scala:19:23
  wire [2:0]  _execute_io_out_bits_ctrl_memFunct3;	// src/main/scala/mycpu/core/Core.scala:19:23
  wire        _execute_io_out_bits_ctrl_op1Sel;	// src/main/scala/mycpu/core/Core.scala:19:23
  wire        _execute_io_out_bits_ctrl_op2Sel;	// src/main/scala/mycpu/core/Core.scala:19:23
  wire        _execute_io_out_bits_ctrl_isJump;	// src/main/scala/mycpu/core/Core.scala:19:23
  wire        _execute_io_out_bits_ctrl_isBranch;	// src/main/scala/mycpu/core/Core.scala:19:23
  wire        _execute_io_out_bits_ctrl_isEcall;	// src/main/scala/mycpu/core/Core.scala:19:23
  wire        _execute_io_out_bits_ctrl_isMret;	// src/main/scala/mycpu/core/Core.scala:19:23
  wire        _execute_io_out_bits_ctrl_isEbreak;	// src/main/scala/mycpu/core/Core.scala:19:23
  wire [31:0] _execute_io_debug_csrs_mtvec;	// src/main/scala/mycpu/core/Core.scala:19:23
  wire [31:0] _execute_io_debug_csrs_mepc;	// src/main/scala/mycpu/core/Core.scala:19:23
  wire [31:0] _execute_io_debug_csrs_mstatus;	// src/main/scala/mycpu/core/Core.scala:19:23
  wire [31:0] _execute_io_debug_csrs_mcause;	// src/main/scala/mycpu/core/Core.scala:19:23
  wire        _decode_io_in_ready;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire        _decode_io_out_valid;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_out_bits_pc;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_out_bits_inst;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_out_bits_dnpc;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_out_bits_rs1Data;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_out_bits_rs2Data;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_out_bits_imm;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [4:0]  _decode_io_out_bits_rdAddr;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [4:0]  _decode_io_out_bits_rs1Addr;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [3:0]  _decode_io_out_bits_ctrl_aluOp;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [1:0]  _decode_io_out_bits_ctrl_csrOp;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire        _decode_io_out_bits_ctrl_regWen;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire        _decode_io_out_bits_ctrl_memEn;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire        _decode_io_out_bits_ctrl_memWen;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [2:0]  _decode_io_out_bits_ctrl_memFunct3;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire        _decode_io_out_bits_ctrl_op1Sel;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire        _decode_io_out_bits_ctrl_op2Sel;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire        _decode_io_out_bits_ctrl_isJump;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire        _decode_io_out_bits_ctrl_isBranch;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire        _decode_io_out_bits_ctrl_isEcall;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire        _decode_io_out_bits_ctrl_isMret;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire        _decode_io_out_bits_ctrl_isEbreak;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [11:0] _decode_io_out_bits_csrAddr;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_debug_regs_0;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_debug_regs_1;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_debug_regs_2;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_debug_regs_3;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_debug_regs_4;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_debug_regs_5;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_debug_regs_6;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_debug_regs_7;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_debug_regs_8;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_debug_regs_9;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_debug_regs_10;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_debug_regs_11;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_debug_regs_12;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_debug_regs_13;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_debug_regs_14;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_debug_regs_15;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_debug_regs_16;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_debug_regs_17;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_debug_regs_18;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_debug_regs_19;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_debug_regs_20;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_debug_regs_21;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_debug_regs_22;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_debug_regs_23;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_debug_regs_24;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_debug_regs_25;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_debug_regs_26;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_debug_regs_27;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_debug_regs_28;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_debug_regs_29;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_debug_regs_30;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire [31:0] _decode_io_debug_regs_31;	// src/main/scala/mycpu/core/Core.scala:18:23
  wire        _fetch_io_out_valid;	// src/main/scala/mycpu/core/Core.scala:17:23
  wire [31:0] _fetch_io_out_bits_pc;	// src/main/scala/mycpu/core/Core.scala:17:23
  wire [31:0] _fetch_io_out_bits_inst;	// src/main/scala/mycpu/core/Core.scala:17:23
  wire [31:0] _fetch_io_out_bits_dnpc;	// src/main/scala/mycpu/core/Core.scala:17:23
  wire        _fetch_io_out_bits_isException;	// src/main/scala/mycpu/core/Core.scala:17:23
  Fetch fetch (	// src/main/scala/mycpu/core/Core.scala:17:23
    .clock                   (clock),
    .reset                   (reset),
    .io_axi_ar_ready         (io_imem_ar_ready),
    .io_axi_ar_valid         (io_imem_ar_valid),
    .io_axi_ar_bits_addr     (io_imem_ar_bits_addr),
    .io_axi_r_ready          (io_imem_r_ready),
    .io_axi_r_valid          (io_imem_r_valid),
    .io_axi_r_bits_data      (io_imem_r_bits_data),
    .io_axi_r_bits_resp      (io_imem_r_bits_resp),
    .io_next_pc              (_wb_io_debug_out_dnpc),	// src/main/scala/mycpu/core/Core.scala:21:23
    .io_pc_update_en         (_wb_io_debug_valid),	// src/main/scala/mycpu/core/Core.scala:21:23
    .io_out_ready            (_q1_io_enq_ready),	// src/main/scala/mycpu/core/Core.scala:29:18
    .io_out_valid            (_fetch_io_out_valid),
    .io_out_bits_pc          (_fetch_io_out_bits_pc),
    .io_out_bits_inst        (_fetch_io_out_bits_inst),
    .io_out_bits_dnpc        (_fetch_io_out_bits_dnpc),
    .io_out_bits_isException (_fetch_io_out_bits_isException)
  );	// src/main/scala/mycpu/core/Core.scala:17:23
  Decode decode (	// src/main/scala/mycpu/core/Core.scala:18:23
    .clock                      (clock),
    .reset                      (reset),
    .io_in_ready                (_decode_io_in_ready),
    .io_in_valid                (_q1_io_deq_valid),	// src/main/scala/mycpu/core/Core.scala:29:18
    .io_in_bits_pc              (_q1_io_deq_bits_pc),	// src/main/scala/mycpu/core/Core.scala:29:18
    .io_in_bits_inst            (_q1_io_deq_bits_inst),	// src/main/scala/mycpu/core/Core.scala:29:18
    .io_in_bits_dnpc            (_q1_io_deq_bits_dnpc),	// src/main/scala/mycpu/core/Core.scala:29:18
    .io_out_ready               (_q2_io_enq_ready),	// src/main/scala/mycpu/core/Core.scala:34:18
    .io_out_valid               (_decode_io_out_valid),
    .io_out_bits_pc             (_decode_io_out_bits_pc),
    .io_out_bits_inst           (_decode_io_out_bits_inst),
    .io_out_bits_dnpc           (_decode_io_out_bits_dnpc),
    .io_out_bits_rs1Data        (_decode_io_out_bits_rs1Data),
    .io_out_bits_rs2Data        (_decode_io_out_bits_rs2Data),
    .io_out_bits_imm            (_decode_io_out_bits_imm),
    .io_out_bits_rdAddr         (_decode_io_out_bits_rdAddr),
    .io_out_bits_rs1Addr        (_decode_io_out_bits_rs1Addr),
    .io_out_bits_ctrl_aluOp     (_decode_io_out_bits_ctrl_aluOp),
    .io_out_bits_ctrl_csrOp     (_decode_io_out_bits_ctrl_csrOp),
    .io_out_bits_ctrl_regWen    (_decode_io_out_bits_ctrl_regWen),
    .io_out_bits_ctrl_memEn     (_decode_io_out_bits_ctrl_memEn),
    .io_out_bits_ctrl_memWen    (_decode_io_out_bits_ctrl_memWen),
    .io_out_bits_ctrl_memFunct3 (_decode_io_out_bits_ctrl_memFunct3),
    .io_out_bits_ctrl_op1Sel    (_decode_io_out_bits_ctrl_op1Sel),
    .io_out_bits_ctrl_op2Sel    (_decode_io_out_bits_ctrl_op2Sel),
    .io_out_bits_ctrl_isJump    (_decode_io_out_bits_ctrl_isJump),
    .io_out_bits_ctrl_isBranch  (_decode_io_out_bits_ctrl_isBranch),
    .io_out_bits_ctrl_isEcall   (_decode_io_out_bits_ctrl_isEcall),
    .io_out_bits_ctrl_isMret    (_decode_io_out_bits_ctrl_isMret),
    .io_out_bits_ctrl_isEbreak  (_decode_io_out_bits_ctrl_isEbreak),
    .io_out_bits_csrAddr        (_decode_io_out_bits_csrAddr),
    .io_regWrite_wen            (_wb_io_regWrite_wen),	// src/main/scala/mycpu/core/Core.scala:21:23
    .io_regWrite_addr           (_wb_io_regWrite_addr),	// src/main/scala/mycpu/core/Core.scala:21:23
    .io_regWrite_data           (_wb_io_regWrite_data),	// src/main/scala/mycpu/core/Core.scala:21:23
    .io_debug_regs_0            (_decode_io_debug_regs_0),
    .io_debug_regs_1            (_decode_io_debug_regs_1),
    .io_debug_regs_2            (_decode_io_debug_regs_2),
    .io_debug_regs_3            (_decode_io_debug_regs_3),
    .io_debug_regs_4            (_decode_io_debug_regs_4),
    .io_debug_regs_5            (_decode_io_debug_regs_5),
    .io_debug_regs_6            (_decode_io_debug_regs_6),
    .io_debug_regs_7            (_decode_io_debug_regs_7),
    .io_debug_regs_8            (_decode_io_debug_regs_8),
    .io_debug_regs_9            (_decode_io_debug_regs_9),
    .io_debug_regs_10           (_decode_io_debug_regs_10),
    .io_debug_regs_11           (_decode_io_debug_regs_11),
    .io_debug_regs_12           (_decode_io_debug_regs_12),
    .io_debug_regs_13           (_decode_io_debug_regs_13),
    .io_debug_regs_14           (_decode_io_debug_regs_14),
    .io_debug_regs_15           (_decode_io_debug_regs_15),
    .io_debug_regs_16           (_decode_io_debug_regs_16),
    .io_debug_regs_17           (_decode_io_debug_regs_17),
    .io_debug_regs_18           (_decode_io_debug_regs_18),
    .io_debug_regs_19           (_decode_io_debug_regs_19),
    .io_debug_regs_20           (_decode_io_debug_regs_20),
    .io_debug_regs_21           (_decode_io_debug_regs_21),
    .io_debug_regs_22           (_decode_io_debug_regs_22),
    .io_debug_regs_23           (_decode_io_debug_regs_23),
    .io_debug_regs_24           (_decode_io_debug_regs_24),
    .io_debug_regs_25           (_decode_io_debug_regs_25),
    .io_debug_regs_26           (_decode_io_debug_regs_26),
    .io_debug_regs_27           (_decode_io_debug_regs_27),
    .io_debug_regs_28           (_decode_io_debug_regs_28),
    .io_debug_regs_29           (_decode_io_debug_regs_29),
    .io_debug_regs_30           (_decode_io_debug_regs_30),
    .io_debug_regs_31           (_decode_io_debug_regs_31)
  );	// src/main/scala/mycpu/core/Core.scala:18:23
  Execute execute (	// src/main/scala/mycpu/core/Core.scala:19:23
    .clock                      (clock),
    .reset                      (reset),
    .io_in_ready                (_execute_io_in_ready),
    .io_in_valid                (_q2_io_deq_valid),	// src/main/scala/mycpu/core/Core.scala:34:18
    .io_in_bits_pc              (_q2_io_deq_bits_pc),	// src/main/scala/mycpu/core/Core.scala:34:18
    .io_in_bits_inst            (_q2_io_deq_bits_inst),	// src/main/scala/mycpu/core/Core.scala:34:18
    .io_in_bits_dnpc            (_q2_io_deq_bits_dnpc),	// src/main/scala/mycpu/core/Core.scala:34:18
    .io_in_bits_rs1Data         (_q2_io_deq_bits_rs1Data),	// src/main/scala/mycpu/core/Core.scala:34:18
    .io_in_bits_rs2Data         (_q2_io_deq_bits_rs2Data),	// src/main/scala/mycpu/core/Core.scala:34:18
    .io_in_bits_imm             (_q2_io_deq_bits_imm),	// src/main/scala/mycpu/core/Core.scala:34:18
    .io_in_bits_rdAddr          (_q2_io_deq_bits_rdAddr),	// src/main/scala/mycpu/core/Core.scala:34:18
    .io_in_bits_rs1Addr         (_q2_io_deq_bits_rs1Addr),	// src/main/scala/mycpu/core/Core.scala:34:18
    .io_in_bits_ctrl_aluOp      (_q2_io_deq_bits_ctrl_aluOp),	// src/main/scala/mycpu/core/Core.scala:34:18
    .io_in_bits_ctrl_csrOp      (_q2_io_deq_bits_ctrl_csrOp),	// src/main/scala/mycpu/core/Core.scala:34:18
    .io_in_bits_ctrl_regWen     (_q2_io_deq_bits_ctrl_regWen),	// src/main/scala/mycpu/core/Core.scala:34:18
    .io_in_bits_ctrl_memEn      (_q2_io_deq_bits_ctrl_memEn),	// src/main/scala/mycpu/core/Core.scala:34:18
    .io_in_bits_ctrl_memWen     (_q2_io_deq_bits_ctrl_memWen),	// src/main/scala/mycpu/core/Core.scala:34:18
    .io_in_bits_ctrl_memFunct3  (_q2_io_deq_bits_ctrl_memFunct3),	// src/main/scala/mycpu/core/Core.scala:34:18
    .io_in_bits_ctrl_op1Sel     (_q2_io_deq_bits_ctrl_op1Sel),	// src/main/scala/mycpu/core/Core.scala:34:18
    .io_in_bits_ctrl_op2Sel     (_q2_io_deq_bits_ctrl_op2Sel),	// src/main/scala/mycpu/core/Core.scala:34:18
    .io_in_bits_ctrl_isJump     (_q2_io_deq_bits_ctrl_isJump),	// src/main/scala/mycpu/core/Core.scala:34:18
    .io_in_bits_ctrl_isBranch   (_q2_io_deq_bits_ctrl_isBranch),	// src/main/scala/mycpu/core/Core.scala:34:18
    .io_in_bits_ctrl_isEcall    (_q2_io_deq_bits_ctrl_isEcall),	// src/main/scala/mycpu/core/Core.scala:34:18
    .io_in_bits_ctrl_isMret     (_q2_io_deq_bits_ctrl_isMret),	// src/main/scala/mycpu/core/Core.scala:34:18
    .io_in_bits_ctrl_isEbreak   (_q2_io_deq_bits_ctrl_isEbreak),	// src/main/scala/mycpu/core/Core.scala:34:18
    .io_in_bits_csrAddr         (_q2_io_deq_bits_csrAddr),	// src/main/scala/mycpu/core/Core.scala:34:18
    .io_out_ready               (_q3_io_enq_ready),	// src/main/scala/mycpu/core/Core.scala:39:18
    .io_out_valid               (_execute_io_out_valid),
    .io_out_bits_pc             (_execute_io_out_bits_pc),
    .io_out_bits_inst           (_execute_io_out_bits_inst),
    .io_out_bits_dnpc           (_execute_io_out_bits_dnpc),
    .io_out_bits_aluResult      (_execute_io_out_bits_aluResult),
    .io_out_bits_memWData       (_execute_io_out_bits_memWData),
    .io_out_bits_pcTarget       (_execute_io_out_bits_pcTarget),
    .io_out_bits_rdAddr         (_execute_io_out_bits_rdAddr),
    .io_out_bits_ctrl_aluOp     (_execute_io_out_bits_ctrl_aluOp),
    .io_out_bits_ctrl_csrOp     (_execute_io_out_bits_ctrl_csrOp),
    .io_out_bits_ctrl_regWen    (_execute_io_out_bits_ctrl_regWen),
    .io_out_bits_ctrl_memEn     (_execute_io_out_bits_ctrl_memEn),
    .io_out_bits_ctrl_memWen    (_execute_io_out_bits_ctrl_memWen),
    .io_out_bits_ctrl_memFunct3 (_execute_io_out_bits_ctrl_memFunct3),
    .io_out_bits_ctrl_op1Sel    (_execute_io_out_bits_ctrl_op1Sel),
    .io_out_bits_ctrl_op2Sel    (_execute_io_out_bits_ctrl_op2Sel),
    .io_out_bits_ctrl_isJump    (_execute_io_out_bits_ctrl_isJump),
    .io_out_bits_ctrl_isBranch  (_execute_io_out_bits_ctrl_isBranch),
    .io_out_bits_ctrl_isEcall   (_execute_io_out_bits_ctrl_isEcall),
    .io_out_bits_ctrl_isMret    (_execute_io_out_bits_ctrl_isMret),
    .io_out_bits_ctrl_isEbreak  (_execute_io_out_bits_ctrl_isEbreak),
    .io_debug_csrs_mtvec        (_execute_io_debug_csrs_mtvec),
    .io_debug_csrs_mepc         (_execute_io_debug_csrs_mepc),
    .io_debug_csrs_mstatus      (_execute_io_debug_csrs_mstatus),
    .io_debug_csrs_mcause       (_execute_io_debug_csrs_mcause)
  );	// src/main/scala/mycpu/core/Core.scala:19:23
  LSU lsu (	// src/main/scala/mycpu/core/Core.scala:20:23
    .clock                     (clock),
    .reset                     (reset),
    .io_in_ready               (_lsu_io_in_ready),
    .io_in_valid               (_q3_io_deq_valid),	// src/main/scala/mycpu/core/Core.scala:39:18
    .io_in_bits_pc             (_q3_io_deq_bits_pc),	// src/main/scala/mycpu/core/Core.scala:39:18
    .io_in_bits_inst           (_q3_io_deq_bits_inst),	// src/main/scala/mycpu/core/Core.scala:39:18
    .io_in_bits_dnpc           (_q3_io_deq_bits_dnpc),	// src/main/scala/mycpu/core/Core.scala:39:18
    .io_in_bits_aluResult      (_q3_io_deq_bits_aluResult),	// src/main/scala/mycpu/core/Core.scala:39:18
    .io_in_bits_memWData       (_q3_io_deq_bits_memWData),	// src/main/scala/mycpu/core/Core.scala:39:18
    .io_in_bits_pcTarget       (_q3_io_deq_bits_pcTarget),	// src/main/scala/mycpu/core/Core.scala:39:18
    .io_in_bits_rdAddr         (_q3_io_deq_bits_rdAddr),	// src/main/scala/mycpu/core/Core.scala:39:18
    .io_in_bits_ctrl_regWen    (_q3_io_deq_bits_ctrl_regWen),	// src/main/scala/mycpu/core/Core.scala:39:18
    .io_in_bits_ctrl_memEn     (_q3_io_deq_bits_ctrl_memEn),	// src/main/scala/mycpu/core/Core.scala:39:18
    .io_in_bits_ctrl_memWen    (_q3_io_deq_bits_ctrl_memWen),	// src/main/scala/mycpu/core/Core.scala:39:18
    .io_in_bits_ctrl_memFunct3 (_q3_io_deq_bits_ctrl_memFunct3),	// src/main/scala/mycpu/core/Core.scala:39:18
    .io_out_ready              (_q4_io_enq_ready),	// src/main/scala/mycpu/core/Core.scala:44:18
    .io_out_valid              (_lsu_io_out_valid),
    .io_out_bits_pc            (_lsu_io_out_bits_pc),
    .io_out_bits_inst          (_lsu_io_out_bits_inst),
    .io_out_bits_dnpc          (_lsu_io_out_bits_dnpc),
    .io_out_bits_wbData        (_lsu_io_out_bits_wbData),
    .io_out_bits_rdAddr        (_lsu_io_out_bits_rdAddr),
    .io_out_bits_regWen        (_lsu_io_out_bits_regWen),
    .io_out_bits_pcTarget      (_lsu_io_out_bits_pcTarget),
    .io_axi_ar_ready           (io_dmem_ar_ready),
    .io_axi_ar_valid           (io_dmem_ar_valid),
    .io_axi_ar_bits_addr       (io_dmem_ar_bits_addr),
    .io_axi_r_ready            (io_dmem_r_ready),
    .io_axi_r_valid            (io_dmem_r_valid),
    .io_axi_r_bits_data        (io_dmem_r_bits_data),
    .io_axi_r_bits_resp        (io_dmem_r_bits_resp),
    .io_axi_aw_ready           (io_dmem_aw_ready),
    .io_axi_aw_valid           (io_dmem_aw_valid),
    .io_axi_aw_bits_addr       (io_dmem_aw_bits_addr),
    .io_axi_w_ready            (io_dmem_w_ready),
    .io_axi_w_valid            (io_dmem_w_valid),
    .io_axi_w_bits_data        (io_dmem_w_bits_data),
    .io_axi_w_bits_strb        (io_dmem_w_bits_strb),
    .io_axi_b_ready            (io_dmem_b_ready),
    .io_axi_b_valid            (io_dmem_b_valid)
  );	// src/main/scala/mycpu/core/Core.scala:20:23
  WriteBack wb (	// src/main/scala/mycpu/core/Core.scala:21:23
    .reset             (reset),
    .io_in_valid       (_q4_io_deq_valid),	// src/main/scala/mycpu/core/Core.scala:44:18
    .io_in_bits_pc     (_q4_io_deq_bits_pc),	// src/main/scala/mycpu/core/Core.scala:44:18
    .io_in_bits_inst   (_q4_io_deq_bits_inst),	// src/main/scala/mycpu/core/Core.scala:44:18
    .io_in_bits_dnpc   (_q4_io_deq_bits_dnpc),	// src/main/scala/mycpu/core/Core.scala:44:18
    .io_in_bits_wbData (_q4_io_deq_bits_wbData),	// src/main/scala/mycpu/core/Core.scala:44:18
    .io_in_bits_rdAddr (_q4_io_deq_bits_rdAddr),	// src/main/scala/mycpu/core/Core.scala:44:18
    .io_in_bits_regWen (_q4_io_deq_bits_regWen),	// src/main/scala/mycpu/core/Core.scala:44:18
    .io_regWrite_wen   (_wb_io_regWrite_wen),
    .io_regWrite_addr  (_wb_io_regWrite_addr),
    .io_regWrite_data  (_wb_io_regWrite_data),
    .io_debug_out_pc   (_wb_io_debug_out_pc),
    .io_debug_out_inst (_wb_io_debug_out_inst),
    .io_debug_out_dnpc (_wb_io_debug_out_dnpc),
    .io_debug_valid    (_wb_io_debug_valid)
  );	// src/main/scala/mycpu/core/Core.scala:21:23
  SimState simState (	// src/main/scala/mycpu/core/Core.scala:22:24
    .clk       (clock),
    .reset     (reset),
    .valid     (_wb_io_debug_valid),	// src/main/scala/mycpu/core/Core.scala:21:23
    .pc        (_wb_io_debug_out_pc),	// src/main/scala/mycpu/core/Core.scala:21:23
    .dnpc      (_wb_io_debug_out_dnpc),	// src/main/scala/mycpu/core/Core.scala:21:23
    .regs_flat
      ({_decode_io_debug_regs_31,
        _decode_io_debug_regs_30,
        _decode_io_debug_regs_29,
        _decode_io_debug_regs_28,
        _decode_io_debug_regs_27,
        _decode_io_debug_regs_26,
        _decode_io_debug_regs_25,
        _decode_io_debug_regs_24,
        _decode_io_debug_regs_23,
        _decode_io_debug_regs_22,
        _decode_io_debug_regs_21,
        _decode_io_debug_regs_20,
        _decode_io_debug_regs_19,
        _decode_io_debug_regs_18,
        _decode_io_debug_regs_17,
        _decode_io_debug_regs_16,
        _decode_io_debug_regs_15,
        _decode_io_debug_regs_14,
        _decode_io_debug_regs_13,
        _decode_io_debug_regs_12,
        _decode_io_debug_regs_11,
        _decode_io_debug_regs_10,
        _decode_io_debug_regs_9,
        _decode_io_debug_regs_8,
        _decode_io_debug_regs_7,
        _decode_io_debug_regs_6,
        _decode_io_debug_regs_5,
        _decode_io_debug_regs_4,
        _decode_io_debug_regs_3,
        _decode_io_debug_regs_2,
        _decode_io_debug_regs_1,
        _decode_io_debug_regs_0}),	// src/main/scala/mycpu/core/Core.scala:18:23, :75:49
    .mtvec     (_execute_io_debug_csrs_mtvec),	// src/main/scala/mycpu/core/Core.scala:19:23
    .mepc      (_execute_io_debug_csrs_mepc),	// src/main/scala/mycpu/core/Core.scala:19:23
    .mstatus   (_execute_io_debug_csrs_mstatus),	// src/main/scala/mycpu/core/Core.scala:19:23
    .mcause    (_execute_io_debug_csrs_mcause),	// src/main/scala/mycpu/core/Core.scala:19:23
    .inst      (_wb_io_debug_out_inst)	// src/main/scala/mycpu/core/Core.scala:21:23
  );	// src/main/scala/mycpu/core/Core.scala:22:24
  Queue1_FetchPacket q1 (	// src/main/scala/mycpu/core/Core.scala:29:18
    .clock                   (clock),
    .reset                   (reset),
    .io_enq_ready            (_q1_io_enq_ready),
    .io_enq_valid            (_fetch_io_out_valid),	// src/main/scala/mycpu/core/Core.scala:17:23
    .io_enq_bits_pc          (_fetch_io_out_bits_pc),	// src/main/scala/mycpu/core/Core.scala:17:23
    .io_enq_bits_inst        (_fetch_io_out_bits_inst),	// src/main/scala/mycpu/core/Core.scala:17:23
    .io_enq_bits_dnpc        (_fetch_io_out_bits_dnpc),	// src/main/scala/mycpu/core/Core.scala:17:23
    .io_enq_bits_isException (_fetch_io_out_bits_isException),	// src/main/scala/mycpu/core/Core.scala:17:23
    .io_deq_ready            (_decode_io_in_ready),	// src/main/scala/mycpu/core/Core.scala:18:23
    .io_deq_valid            (_q1_io_deq_valid),
    .io_deq_bits_pc          (_q1_io_deq_bits_pc),
    .io_deq_bits_inst        (_q1_io_deq_bits_inst),
    .io_deq_bits_dnpc        (_q1_io_deq_bits_dnpc)
  );	// src/main/scala/mycpu/core/Core.scala:29:18
  Queue1_DecodePacket q2 (	// src/main/scala/mycpu/core/Core.scala:34:18
    .clock                      (clock),
    .reset                      (reset),
    .io_enq_ready               (_q2_io_enq_ready),
    .io_enq_valid               (_decode_io_out_valid),	// src/main/scala/mycpu/core/Core.scala:18:23
    .io_enq_bits_pc             (_decode_io_out_bits_pc),	// src/main/scala/mycpu/core/Core.scala:18:23
    .io_enq_bits_inst           (_decode_io_out_bits_inst),	// src/main/scala/mycpu/core/Core.scala:18:23
    .io_enq_bits_dnpc           (_decode_io_out_bits_dnpc),	// src/main/scala/mycpu/core/Core.scala:18:23
    .io_enq_bits_rs1Data        (_decode_io_out_bits_rs1Data),	// src/main/scala/mycpu/core/Core.scala:18:23
    .io_enq_bits_rs2Data        (_decode_io_out_bits_rs2Data),	// src/main/scala/mycpu/core/Core.scala:18:23
    .io_enq_bits_imm            (_decode_io_out_bits_imm),	// src/main/scala/mycpu/core/Core.scala:18:23
    .io_enq_bits_rdAddr         (_decode_io_out_bits_rdAddr),	// src/main/scala/mycpu/core/Core.scala:18:23
    .io_enq_bits_rs1Addr        (_decode_io_out_bits_rs1Addr),	// src/main/scala/mycpu/core/Core.scala:18:23
    .io_enq_bits_ctrl_aluOp     (_decode_io_out_bits_ctrl_aluOp),	// src/main/scala/mycpu/core/Core.scala:18:23
    .io_enq_bits_ctrl_csrOp     (_decode_io_out_bits_ctrl_csrOp),	// src/main/scala/mycpu/core/Core.scala:18:23
    .io_enq_bits_ctrl_regWen    (_decode_io_out_bits_ctrl_regWen),	// src/main/scala/mycpu/core/Core.scala:18:23
    .io_enq_bits_ctrl_memEn     (_decode_io_out_bits_ctrl_memEn),	// src/main/scala/mycpu/core/Core.scala:18:23
    .io_enq_bits_ctrl_memWen    (_decode_io_out_bits_ctrl_memWen),	// src/main/scala/mycpu/core/Core.scala:18:23
    .io_enq_bits_ctrl_memFunct3 (_decode_io_out_bits_ctrl_memFunct3),	// src/main/scala/mycpu/core/Core.scala:18:23
    .io_enq_bits_ctrl_op1Sel    (_decode_io_out_bits_ctrl_op1Sel),	// src/main/scala/mycpu/core/Core.scala:18:23
    .io_enq_bits_ctrl_op2Sel    (_decode_io_out_bits_ctrl_op2Sel),	// src/main/scala/mycpu/core/Core.scala:18:23
    .io_enq_bits_ctrl_isJump    (_decode_io_out_bits_ctrl_isJump),	// src/main/scala/mycpu/core/Core.scala:18:23
    .io_enq_bits_ctrl_isBranch  (_decode_io_out_bits_ctrl_isBranch),	// src/main/scala/mycpu/core/Core.scala:18:23
    .io_enq_bits_ctrl_isEcall   (_decode_io_out_bits_ctrl_isEcall),	// src/main/scala/mycpu/core/Core.scala:18:23
    .io_enq_bits_ctrl_isMret    (_decode_io_out_bits_ctrl_isMret),	// src/main/scala/mycpu/core/Core.scala:18:23
    .io_enq_bits_ctrl_isEbreak  (_decode_io_out_bits_ctrl_isEbreak),	// src/main/scala/mycpu/core/Core.scala:18:23
    .io_enq_bits_csrAddr        (_decode_io_out_bits_csrAddr),	// src/main/scala/mycpu/core/Core.scala:18:23
    .io_deq_ready               (_execute_io_in_ready),	// src/main/scala/mycpu/core/Core.scala:19:23
    .io_deq_valid               (_q2_io_deq_valid),
    .io_deq_bits_pc             (_q2_io_deq_bits_pc),
    .io_deq_bits_inst           (_q2_io_deq_bits_inst),
    .io_deq_bits_dnpc           (_q2_io_deq_bits_dnpc),
    .io_deq_bits_rs1Data        (_q2_io_deq_bits_rs1Data),
    .io_deq_bits_rs2Data        (_q2_io_deq_bits_rs2Data),
    .io_deq_bits_imm            (_q2_io_deq_bits_imm),
    .io_deq_bits_rdAddr         (_q2_io_deq_bits_rdAddr),
    .io_deq_bits_rs1Addr        (_q2_io_deq_bits_rs1Addr),
    .io_deq_bits_ctrl_aluOp     (_q2_io_deq_bits_ctrl_aluOp),
    .io_deq_bits_ctrl_csrOp     (_q2_io_deq_bits_ctrl_csrOp),
    .io_deq_bits_ctrl_regWen    (_q2_io_deq_bits_ctrl_regWen),
    .io_deq_bits_ctrl_memEn     (_q2_io_deq_bits_ctrl_memEn),
    .io_deq_bits_ctrl_memWen    (_q2_io_deq_bits_ctrl_memWen),
    .io_deq_bits_ctrl_memFunct3 (_q2_io_deq_bits_ctrl_memFunct3),
    .io_deq_bits_ctrl_op1Sel    (_q2_io_deq_bits_ctrl_op1Sel),
    .io_deq_bits_ctrl_op2Sel    (_q2_io_deq_bits_ctrl_op2Sel),
    .io_deq_bits_ctrl_isJump    (_q2_io_deq_bits_ctrl_isJump),
    .io_deq_bits_ctrl_isBranch  (_q2_io_deq_bits_ctrl_isBranch),
    .io_deq_bits_ctrl_isEcall   (_q2_io_deq_bits_ctrl_isEcall),
    .io_deq_bits_ctrl_isMret    (_q2_io_deq_bits_ctrl_isMret),
    .io_deq_bits_ctrl_isEbreak  (_q2_io_deq_bits_ctrl_isEbreak),
    .io_deq_bits_csrAddr        (_q2_io_deq_bits_csrAddr)
  );	// src/main/scala/mycpu/core/Core.scala:34:18
  Queue1_ExecutePacket q3 (	// src/main/scala/mycpu/core/Core.scala:39:18
    .clock                      (clock),
    .reset                      (reset),
    .io_enq_ready               (_q3_io_enq_ready),
    .io_enq_valid               (_execute_io_out_valid),	// src/main/scala/mycpu/core/Core.scala:19:23
    .io_enq_bits_pc             (_execute_io_out_bits_pc),	// src/main/scala/mycpu/core/Core.scala:19:23
    .io_enq_bits_inst           (_execute_io_out_bits_inst),	// src/main/scala/mycpu/core/Core.scala:19:23
    .io_enq_bits_dnpc           (_execute_io_out_bits_dnpc),	// src/main/scala/mycpu/core/Core.scala:19:23
    .io_enq_bits_aluResult      (_execute_io_out_bits_aluResult),	// src/main/scala/mycpu/core/Core.scala:19:23
    .io_enq_bits_memWData       (_execute_io_out_bits_memWData),	// src/main/scala/mycpu/core/Core.scala:19:23
    .io_enq_bits_pcTarget       (_execute_io_out_bits_pcTarget),	// src/main/scala/mycpu/core/Core.scala:19:23
    .io_enq_bits_rdAddr         (_execute_io_out_bits_rdAddr),	// src/main/scala/mycpu/core/Core.scala:19:23
    .io_enq_bits_ctrl_aluOp     (_execute_io_out_bits_ctrl_aluOp),	// src/main/scala/mycpu/core/Core.scala:19:23
    .io_enq_bits_ctrl_csrOp     (_execute_io_out_bits_ctrl_csrOp),	// src/main/scala/mycpu/core/Core.scala:19:23
    .io_enq_bits_ctrl_regWen    (_execute_io_out_bits_ctrl_regWen),	// src/main/scala/mycpu/core/Core.scala:19:23
    .io_enq_bits_ctrl_memEn     (_execute_io_out_bits_ctrl_memEn),	// src/main/scala/mycpu/core/Core.scala:19:23
    .io_enq_bits_ctrl_memWen    (_execute_io_out_bits_ctrl_memWen),	// src/main/scala/mycpu/core/Core.scala:19:23
    .io_enq_bits_ctrl_memFunct3 (_execute_io_out_bits_ctrl_memFunct3),	// src/main/scala/mycpu/core/Core.scala:19:23
    .io_enq_bits_ctrl_op1Sel    (_execute_io_out_bits_ctrl_op1Sel),	// src/main/scala/mycpu/core/Core.scala:19:23
    .io_enq_bits_ctrl_op2Sel    (_execute_io_out_bits_ctrl_op2Sel),	// src/main/scala/mycpu/core/Core.scala:19:23
    .io_enq_bits_ctrl_isJump    (_execute_io_out_bits_ctrl_isJump),	// src/main/scala/mycpu/core/Core.scala:19:23
    .io_enq_bits_ctrl_isBranch  (_execute_io_out_bits_ctrl_isBranch),	// src/main/scala/mycpu/core/Core.scala:19:23
    .io_enq_bits_ctrl_isEcall   (_execute_io_out_bits_ctrl_isEcall),	// src/main/scala/mycpu/core/Core.scala:19:23
    .io_enq_bits_ctrl_isMret    (_execute_io_out_bits_ctrl_isMret),	// src/main/scala/mycpu/core/Core.scala:19:23
    .io_enq_bits_ctrl_isEbreak  (_execute_io_out_bits_ctrl_isEbreak),	// src/main/scala/mycpu/core/Core.scala:19:23
    .io_deq_ready               (_lsu_io_in_ready),	// src/main/scala/mycpu/core/Core.scala:20:23
    .io_deq_valid               (_q3_io_deq_valid),
    .io_deq_bits_pc             (_q3_io_deq_bits_pc),
    .io_deq_bits_inst           (_q3_io_deq_bits_inst),
    .io_deq_bits_dnpc           (_q3_io_deq_bits_dnpc),
    .io_deq_bits_aluResult      (_q3_io_deq_bits_aluResult),
    .io_deq_bits_memWData       (_q3_io_deq_bits_memWData),
    .io_deq_bits_pcTarget       (_q3_io_deq_bits_pcTarget),
    .io_deq_bits_rdAddr         (_q3_io_deq_bits_rdAddr),
    .io_deq_bits_ctrl_regWen    (_q3_io_deq_bits_ctrl_regWen),
    .io_deq_bits_ctrl_memEn     (_q3_io_deq_bits_ctrl_memEn),
    .io_deq_bits_ctrl_memWen    (_q3_io_deq_bits_ctrl_memWen),
    .io_deq_bits_ctrl_memFunct3 (_q3_io_deq_bits_ctrl_memFunct3)
  );	// src/main/scala/mycpu/core/Core.scala:39:18
  Queue1_MemoryPacket q4 (	// src/main/scala/mycpu/core/Core.scala:44:18
    .clock                (clock),
    .reset                (reset),
    .io_enq_ready         (_q4_io_enq_ready),
    .io_enq_valid         (_lsu_io_out_valid),	// src/main/scala/mycpu/core/Core.scala:20:23
    .io_enq_bits_pc       (_lsu_io_out_bits_pc),	// src/main/scala/mycpu/core/Core.scala:20:23
    .io_enq_bits_inst     (_lsu_io_out_bits_inst),	// src/main/scala/mycpu/core/Core.scala:20:23
    .io_enq_bits_dnpc     (_lsu_io_out_bits_dnpc),	// src/main/scala/mycpu/core/Core.scala:20:23
    .io_enq_bits_wbData   (_lsu_io_out_bits_wbData),	// src/main/scala/mycpu/core/Core.scala:20:23
    .io_enq_bits_rdAddr   (_lsu_io_out_bits_rdAddr),	// src/main/scala/mycpu/core/Core.scala:20:23
    .io_enq_bits_regWen   (_lsu_io_out_bits_regWen),	// src/main/scala/mycpu/core/Core.scala:20:23
    .io_enq_bits_pcTarget (_lsu_io_out_bits_pcTarget),	// src/main/scala/mycpu/core/Core.scala:20:23
    .io_deq_valid         (_q4_io_deq_valid),
    .io_deq_bits_pc       (_q4_io_deq_bits_pc),
    .io_deq_bits_inst     (_q4_io_deq_bits_inst),
    .io_deq_bits_dnpc     (_q4_io_deq_bits_dnpc),
    .io_deq_bits_wbData   (_q4_io_deq_bits_wbData),
    .io_deq_bits_rdAddr   (_q4_io_deq_bits_rdAddr),
    .io_deq_bits_regWen   (_q4_io_deq_bits_regWen)
  );	// src/main/scala/mycpu/core/Core.scala:44:18
endmodule

