TimeQuest Timing Analyzer report for floatingPointAdder
Mon Feb 03 20:46:05 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; floatingPointAdder                                                ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 154.27 MHz ; 154.27 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -5.482 ; -257.301           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.387 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -139.210                         ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                       ;
+--------+----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -5.482 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; 0.307      ; 6.787      ;
; -5.403 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; 0.345      ; 6.746      ;
; -5.403 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; 0.345      ; 6.746      ;
; -5.378 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; 0.307      ; 6.683      ;
; -5.355 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|sum_mantissa[7] ; clk          ; clk         ; 1.000        ; 0.369      ; 6.722      ;
; -5.331 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; 0.307      ; 6.636      ;
; -5.299 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; 0.345      ; 6.642      ;
; -5.299 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; 0.345      ; 6.642      ;
; -5.283 ; fp_adder:uut|A_exp[2]      ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; 0.307      ; 6.588      ;
; -5.257 ; fp_adder:uut|B_exp[2]      ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; 0.307      ; 6.562      ;
; -5.255 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; 0.345      ; 6.598      ;
; -5.255 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; 0.345      ; 6.598      ;
; -5.251 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|sum_mantissa[7] ; clk          ; clk         ; 1.000        ; 0.369      ; 6.618      ;
; -5.232 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|sum_mantissa[1] ; clk          ; clk         ; 1.000        ; 0.303      ; 6.533      ;
; -5.232 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|sum_mantissa[2] ; clk          ; clk         ; 1.000        ; 0.303      ; 6.533      ;
; -5.232 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|sum_mantissa[4] ; clk          ; clk         ; 1.000        ; 0.303      ; 6.533      ;
; -5.204 ; fp_adder:uut|A_exp[2]      ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; 0.345      ; 6.547      ;
; -5.204 ; fp_adder:uut|A_exp[2]      ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; 0.345      ; 6.547      ;
; -5.204 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|sum_mantissa[7] ; clk          ; clk         ; 1.000        ; 0.369      ; 6.571      ;
; -5.178 ; fp_adder:uut|B_exp[2]      ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; 0.345      ; 6.521      ;
; -5.178 ; fp_adder:uut|B_exp[2]      ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; 0.345      ; 6.521      ;
; -5.169 ; fp_adder:uut|B_exp[1]      ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; 0.307      ; 6.474      ;
; -5.165 ; fp_adder:uut|B_mantissa[1] ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; -0.143     ; 6.020      ;
; -5.156 ; fp_adder:uut|A_exp[2]      ; fp_adder:uut|sum_mantissa[7] ; clk          ; clk         ; 1.000        ; 0.369      ; 6.523      ;
; -5.130 ; fp_adder:uut|B_exp[2]      ; fp_adder:uut|sum_mantissa[7] ; clk          ; clk         ; 1.000        ; 0.369      ; 6.497      ;
; -5.128 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|sum_mantissa[1] ; clk          ; clk         ; 1.000        ; 0.303      ; 6.429      ;
; -5.128 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|sum_mantissa[2] ; clk          ; clk         ; 1.000        ; 0.303      ; 6.429      ;
; -5.128 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|sum_mantissa[4] ; clk          ; clk         ; 1.000        ; 0.303      ; 6.429      ;
; -5.097 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|sum_mantissa[1] ; clk          ; clk         ; 1.000        ; 0.303      ; 6.398      ;
; -5.097 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|sum_mantissa[2] ; clk          ; clk         ; 1.000        ; 0.303      ; 6.398      ;
; -5.097 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|sum_mantissa[4] ; clk          ; clk         ; 1.000        ; 0.303      ; 6.398      ;
; -5.090 ; fp_adder:uut|B_exp[1]      ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; 0.345      ; 6.433      ;
; -5.090 ; fp_adder:uut|B_exp[1]      ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; 0.345      ; 6.433      ;
; -5.086 ; fp_adder:uut|B_mantissa[2] ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; -0.183     ; 5.901      ;
; -5.065 ; fp_adder:uut|A_exp[3]      ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; 0.307      ; 6.370      ;
; -5.057 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|A_mantissa[1]   ; clk          ; clk         ; 1.000        ; 0.339      ; 6.394      ;
; -5.043 ; fp_adder:uut|A_mantissa[6] ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; -0.133     ; 5.908      ;
; -5.042 ; fp_adder:uut|B_exp[1]      ; fp_adder:uut|sum_mantissa[7] ; clk          ; clk         ; 1.000        ; 0.369      ; 6.409      ;
; -5.033 ; fp_adder:uut|A_exp[2]      ; fp_adder:uut|sum_mantissa[1] ; clk          ; clk         ; 1.000        ; 0.303      ; 6.334      ;
; -5.033 ; fp_adder:uut|A_exp[2]      ; fp_adder:uut|sum_mantissa[2] ; clk          ; clk         ; 1.000        ; 0.303      ; 6.334      ;
; -5.033 ; fp_adder:uut|A_exp[2]      ; fp_adder:uut|sum_mantissa[4] ; clk          ; clk         ; 1.000        ; 0.303      ; 6.334      ;
; -5.012 ; fp_adder:uut|B_mantissa[1] ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; -0.105     ; 5.905      ;
; -5.011 ; fp_adder:uut|A_mantissa[0] ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; -0.131     ; 5.878      ;
; -5.010 ; fp_adder:uut|B_mantissa[1] ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; -0.105     ; 5.903      ;
; -5.008 ; fp_adder:uut|B_mantissa[3] ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; -0.143     ; 5.863      ;
; -5.007 ; fp_adder:uut|B_exp[2]      ; fp_adder:uut|sum_mantissa[1] ; clk          ; clk         ; 1.000        ; 0.303      ; 6.308      ;
; -5.007 ; fp_adder:uut|B_exp[2]      ; fp_adder:uut|sum_mantissa[2] ; clk          ; clk         ; 1.000        ; 0.303      ; 6.308      ;
; -5.007 ; fp_adder:uut|B_exp[2]      ; fp_adder:uut|sum_mantissa[4] ; clk          ; clk         ; 1.000        ; 0.303      ; 6.308      ;
; -4.998 ; fp_adder:uut|A_exp[2]      ; fp_adder:uut|A_mantissa[1]   ; clk          ; clk         ; 1.000        ; 0.339      ; 6.335      ;
; -4.986 ; fp_adder:uut|A_exp[3]      ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; 0.345      ; 6.329      ;
; -4.986 ; fp_adder:uut|A_exp[3]      ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; 0.345      ; 6.329      ;
; -4.986 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|A_mantissa[1]   ; clk          ; clk         ; 1.000        ; 0.339      ; 6.323      ;
; -4.956 ; fp_adder:uut|B_mantissa[4] ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; -0.141     ; 5.813      ;
; -4.950 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|A_mantissa[0]   ; clk          ; clk         ; 1.000        ; 0.343      ; 6.291      ;
; -4.947 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|A_mantissa[2]   ; clk          ; clk         ; 1.000        ; 0.343      ; 6.288      ;
; -4.946 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|B_mantissa[6]   ; clk          ; clk         ; 1.000        ; 0.353      ; 6.297      ;
; -4.938 ; fp_adder:uut|A_exp[3]      ; fp_adder:uut|sum_mantissa[7] ; clk          ; clk         ; 1.000        ; 0.369      ; 6.305      ;
; -4.930 ; fp_adder:uut|B_mantissa[2] ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; -0.145     ; 5.783      ;
; -4.928 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|A_mantissa[1]   ; clk          ; clk         ; 1.000        ; 0.339      ; 6.265      ;
; -4.928 ; fp_adder:uut|B_mantissa[2] ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; -0.145     ; 5.781      ;
; -4.927 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|B_mantissa[4]   ; clk          ; clk         ; 1.000        ; 0.353      ; 6.278      ;
; -4.920 ; fp_adder:uut|A_mantissa[4] ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; -0.133     ; 5.785      ;
; -4.919 ; fp_adder:uut|B_exp[1]      ; fp_adder:uut|sum_mantissa[1] ; clk          ; clk         ; 1.000        ; 0.303      ; 6.220      ;
; -4.919 ; fp_adder:uut|B_exp[1]      ; fp_adder:uut|sum_mantissa[2] ; clk          ; clk         ; 1.000        ; 0.303      ; 6.220      ;
; -4.919 ; fp_adder:uut|B_exp[1]      ; fp_adder:uut|sum_mantissa[4] ; clk          ; clk         ; 1.000        ; 0.303      ; 6.220      ;
; -4.918 ; fp_adder:uut|B_mantissa[1] ; fp_adder:uut|sum_mantissa[4] ; clk          ; clk         ; 1.000        ; -0.147     ; 5.769      ;
; -4.916 ; fp_adder:uut|B_exp[3]      ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; 0.307      ; 6.221      ;
; -4.915 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|B_mantissa[7]   ; clk          ; clk         ; 1.000        ; 0.355      ; 6.268      ;
; -4.912 ; fp_adder:uut|B_mantissa[2] ; fp_adder:uut|sum_mantissa[4] ; clk          ; clk         ; 1.000        ; -0.187     ; 5.723      ;
; -4.911 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|A_mantissa[0]   ; clk          ; clk         ; 1.000        ; 0.343      ; 6.252      ;
; -4.908 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|A_mantissa[2]   ; clk          ; clk         ; 1.000        ; 0.343      ; 6.249      ;
; -4.903 ; fp_adder:uut|B_mantissa[1] ; fp_adder:uut|sum_mantissa[2] ; clk          ; clk         ; 1.000        ; -0.147     ; 5.754      ;
; -4.897 ; fp_adder:uut|B_mantissa[2] ; fp_adder:uut|sum_mantissa[2] ; clk          ; clk         ; 1.000        ; -0.187     ; 5.708      ;
; -4.887 ; fp_adder:uut|A_mantissa[6] ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; -0.095     ; 5.790      ;
; -4.885 ; fp_adder:uut|A_mantissa[6] ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; -0.095     ; 5.788      ;
; -4.876 ; fp_adder:uut|B_exp[1]      ; fp_adder:uut|A_mantissa[0]   ; clk          ; clk         ; 1.000        ; 0.343      ; 6.217      ;
; -4.873 ; fp_adder:uut|B_exp[1]      ; fp_adder:uut|A_mantissa[2]   ; clk          ; clk         ; 1.000        ; 0.343      ; 6.214      ;
; -4.869 ; fp_adder:uut|A_mantissa[6] ; fp_adder:uut|sum_mantissa[4] ; clk          ; clk         ; 1.000        ; -0.137     ; 5.730      ;
; -4.865 ; fp_adder:uut|A_mantissa[2] ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; -0.131     ; 5.732      ;
; -4.861 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|B_mantissa[0]   ; clk          ; clk         ; 1.000        ; 0.345      ; 6.204      ;
; -4.859 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|B_mantissa[1]   ; clk          ; clk         ; 1.000        ; 0.355      ; 6.212      ;
; -4.855 ; fp_adder:uut|B_mantissa[3] ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; -0.105     ; 5.748      ;
; -4.855 ; fp_adder:uut|A_mantissa[0] ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; -0.093     ; 5.760      ;
; -4.854 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|A_mantissa[8]   ; clk          ; clk         ; 1.000        ; 0.345      ; 6.197      ;
; -4.854 ; fp_adder:uut|A_mantissa[6] ; fp_adder:uut|sum_mantissa[2] ; clk          ; clk         ; 1.000        ; -0.137     ; 5.715      ;
; -4.853 ; fp_adder:uut|B_mantissa[3] ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; -0.105     ; 5.746      ;
; -4.853 ; fp_adder:uut|A_mantissa[0] ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; -0.093     ; 5.758      ;
; -4.852 ; fp_adder:uut|B_mantissa[1] ; fp_adder:uut|sum_mantissa[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.769      ;
; -4.851 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|A_mantissa[0]   ; clk          ; clk         ; 1.000        ; 0.343      ; 6.192      ;
; -4.848 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|A_mantissa[2]   ; clk          ; clk         ; 1.000        ; 0.343      ; 6.189      ;
; -4.846 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|B_mantissa[2]   ; clk          ; clk         ; 1.000        ; 0.393      ; 6.237      ;
; -4.842 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|B_mantissa[6]   ; clk          ; clk         ; 1.000        ; 0.353      ; 6.193      ;
; -4.839 ; fp_adder:uut|A_exp[2]      ; fp_adder:uut|A_mantissa[0]   ; clk          ; clk         ; 1.000        ; 0.343      ; 6.180      ;
; -4.839 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|B_mantissa[0]   ; clk          ; clk         ; 1.000        ; 0.345      ; 6.182      ;
; -4.838 ; fp_adder:uut|A_exp[4]      ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; 0.307      ; 6.143      ;
; -4.837 ; fp_adder:uut|B_exp[3]      ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; 0.345      ; 6.180      ;
; -4.837 ; fp_adder:uut|B_exp[3]      ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; 0.345      ; 6.180      ;
; -4.837 ; fp_adder:uut|A_mantissa[0] ; fp_adder:uut|sum_mantissa[4] ; clk          ; clk         ; 1.000        ; -0.135     ; 5.700      ;
; -4.836 ; fp_adder:uut|A_exp[2]      ; fp_adder:uut|A_mantissa[2]   ; clk          ; clk         ; 1.000        ; 0.343      ; 6.177      ;
; -4.824 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|B_mantissa[2]   ; clk          ; clk         ; 1.000        ; 0.393      ; 6.215      ;
+--------+----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                     ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.387 ; fp_adder:uut|state.NORMALIZE_STATE ; fp_adder:uut|state.NORMALIZE_STATE ; clk          ; clk         ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; fp_adder:uut|state.WAIT_STATE      ; fp_adder:uut|state.WAIT_STATE      ; clk          ; clk         ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; fp_adder:uut|done                  ; fp_adder:uut|done                  ; clk          ; clk         ; 0.000        ; 0.096      ; 0.669      ;
; 0.388 ; fp_adder:uut|B_mantissa[8]         ; fp_adder:uut|B_mantissa[8]         ; clk          ; clk         ; 0.000        ; 0.095      ; 0.669      ;
; 0.388 ; fp_adder:uut|A_mantissa[8]         ; fp_adder:uut|A_mantissa[8]         ; clk          ; clk         ; 0.000        ; 0.095      ; 0.669      ;
; 0.388 ; fp_adder:uut|A_mantissa[7]         ; fp_adder:uut|A_mantissa[7]         ; clk          ; clk         ; 0.000        ; 0.095      ; 0.669      ;
; 0.388 ; fp_adder:uut|A_mantissa[1]         ; fp_adder:uut|A_mantissa[1]         ; clk          ; clk         ; 0.000        ; 0.095      ; 0.669      ;
; 0.389 ; fp_adder:uut|sum_mantissa[9]       ; fp_adder:uut|sum_mantissa[9]       ; clk          ; clk         ; 0.000        ; 0.094      ; 0.669      ;
; 0.389 ; fp_adder:uut|sum_mantissa[0]       ; fp_adder:uut|sum_mantissa[0]       ; clk          ; clk         ; 0.000        ; 0.094      ; 0.669      ;
; 0.609 ; fp_adder:uut|state.OUTPUT_STATE    ; fp_adder:uut|state.WAIT_STATE      ; clk          ; clk         ; 0.000        ; 0.096      ; 0.891      ;
; 0.609 ; fp_adder:uut|state.OUTPUT_STATE    ; fp_adder:uut|done                  ; clk          ; clk         ; 0.000        ; 0.096      ; 0.891      ;
; 0.632 ; fp_adder:uut|sum_exp[6]            ; fp_adder:uut|sum[14]               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.895      ;
; 0.635 ; fp_adder:uut|sum_exp[1]            ; fp_adder:uut|sum[9]                ; clk          ; clk         ; 0.000        ; 0.077      ; 0.898      ;
; 0.695 ; B_reg[3]                           ; fp_adder:uut|B_mantissa[3]         ; clk          ; clk         ; 0.000        ; 0.128      ; 1.009      ;
; 0.756 ; B_reg[13]                          ; fp_adder:uut|B_exp[5]              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.021      ;
; 0.770 ; A_reg[13]                          ; fp_adder:uut|A_exp[5]              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.035      ;
; 0.795 ; A_reg[8]                           ; fp_adder:uut|A_exp[0]              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.060      ;
; 0.808 ; fp_adder:uut|B_mantissa[3]         ; fp_adder:uut|B_mantissa[3]         ; clk          ; clk         ; 0.000        ; 0.095      ; 1.089      ;
; 0.811 ; fp_adder:uut|state.ADDITION_STATE  ; fp_adder:uut|state.NORMALIZE_STATE ; clk          ; clk         ; 0.000        ; 0.096      ; 1.093      ;
; 0.817 ; fp_adder:uut|sum_sgn               ; fp_adder:uut|sum[15]               ; clk          ; clk         ; 0.000        ; -0.302     ; 0.701      ;
; 0.831 ; B_reg[6]                           ; fp_adder:uut|B_mantissa[6]         ; clk          ; clk         ; 0.000        ; 0.128      ; 1.145      ;
; 0.831 ; A_reg[2]                           ; fp_adder:uut|A_mantissa[2]         ; clk          ; clk         ; 0.000        ; 0.127      ; 1.144      ;
; 0.831 ; fp_adder:uut|sum_exp[4]            ; fp_adder:uut|sum[12]               ; clk          ; clk         ; 0.000        ; 0.077      ; 1.094      ;
; 0.832 ; B_reg[4]                           ; fp_adder:uut|B_mantissa[4]         ; clk          ; clk         ; 0.000        ; 0.128      ; 1.146      ;
; 0.832 ; A_reg[6]                           ; fp_adder:uut|A_mantissa[6]         ; clk          ; clk         ; 0.000        ; 0.127      ; 1.145      ;
; 0.832 ; fp_adder:uut|sum_exp[2]            ; fp_adder:uut|sum[10]               ; clk          ; clk         ; 0.000        ; 0.077      ; 1.095      ;
; 0.833 ; A_reg[4]                           ; fp_adder:uut|A_mantissa[4]         ; clk          ; clk         ; 0.000        ; 0.127      ; 1.146      ;
; 0.833 ; A_reg[3]                           ; fp_adder:uut|A_mantissa[3]         ; clk          ; clk         ; 0.000        ; 0.127      ; 1.146      ;
; 0.859 ; fp_adder:uut|sum_exp[0]            ; fp_adder:uut|sum[8]                ; clk          ; clk         ; 0.000        ; 0.077      ; 1.122      ;
; 0.880 ; B_reg[2]                           ; fp_adder:uut|B_mantissa[2]         ; clk          ; clk         ; 0.000        ; 0.162      ; 1.228      ;
; 0.901 ; A_reg[15]                          ; fp_adder:uut|A_sgn                 ; clk          ; clk         ; 0.000        ; 0.079      ; 1.166      ;
; 0.913 ; B_reg[0]                           ; fp_adder:uut|B_mantissa[0]         ; clk          ; clk         ; 0.000        ; 0.127      ; 1.226      ;
; 0.914 ; B_reg[7]                           ; fp_adder:uut|B_mantissa[7]         ; clk          ; clk         ; 0.000        ; 0.128      ; 1.228      ;
; 0.914 ; A_reg[5]                           ; fp_adder:uut|A_mantissa[5]         ; clk          ; clk         ; 0.000        ; 0.127      ; 1.227      ;
; 0.917 ; A_reg[0]                           ; fp_adder:uut|A_mantissa[0]         ; clk          ; clk         ; 0.000        ; 0.127      ; 1.230      ;
; 0.921 ; fp_adder:uut|state.NORMALIZE_STATE ; fp_adder:uut|sum_mantissa[5]       ; clk          ; clk         ; 0.000        ; 0.035      ; 1.142      ;
; 0.923 ; fp_adder:uut|sum_mantissa[8]       ; fp_adder:uut|sum_mantissa[0]       ; clk          ; clk         ; 0.000        ; 0.094      ; 1.203      ;
; 0.931 ; fp_adder:uut|sum_mantissa[2]       ; fp_adder:uut|sum_mantissa[1]       ; clk          ; clk         ; 0.000        ; 0.093      ; 1.210      ;
; 0.967 ; A_reg[1]                           ; fp_adder:uut|A_mantissa[1]         ; clk          ; clk         ; 0.000        ; 0.127      ; 1.280      ;
; 0.968 ; B_reg[1]                           ; fp_adder:uut|B_mantissa[1]         ; clk          ; clk         ; 0.000        ; 0.128      ; 1.282      ;
; 0.979 ; A_reg[10]                          ; fp_adder:uut|A_exp[2]              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.244      ;
; 0.984 ; B_reg[11]                          ; fp_adder:uut|B_exp[3]              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.249      ;
; 1.003 ; fp_adder:uut|sum_mantissa[1]       ; fp_adder:uut|sum[1]                ; clk          ; clk         ; 0.000        ; -0.301     ; 0.888      ;
; 1.012 ; B_reg[9]                           ; fp_adder:uut|B_exp[1]              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.277      ;
; 1.012 ; fp_adder:uut|B_mantissa[1]         ; fp_adder:uut|B_mantissa[1]         ; clk          ; clk         ; 0.000        ; 0.095      ; 1.293      ;
; 1.013 ; B_reg[10]                          ; fp_adder:uut|B_exp[2]              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.278      ;
; 1.019 ; fp_adder:uut|B_mantissa[7]         ; fp_adder:uut|B_mantissa[7]         ; clk          ; clk         ; 0.000        ; 0.095      ; 1.300      ;
; 1.036 ; fp_adder:uut|sum_sgn               ; fp_adder:uut|sum_sgn               ; clk          ; clk         ; 0.000        ; 0.093      ; 1.315      ;
; 1.038 ; fp_adder:uut|A_mantissa[2]         ; fp_adder:uut|A_mantissa[2]         ; clk          ; clk         ; 0.000        ; 0.095      ; 1.319      ;
; 1.052 ; fp_adder:uut|sum_mantissa[9]       ; fp_adder:uut|sum_mantissa[0]       ; clk          ; clk         ; 0.000        ; 0.094      ; 1.332      ;
; 1.053 ; fp_adder:uut|sum_mantissa[8]       ; fp_adder:uut|sum_mantissa[8]       ; clk          ; clk         ; 0.000        ; 0.094      ; 1.333      ;
; 1.081 ; fp_adder:uut|state.NORMALIZE_STATE ; fp_adder:uut|sum_mantissa[7]       ; clk          ; clk         ; 0.000        ; 0.100      ; 1.367      ;
; 1.098 ; fp_adder:uut|sum_exp[3]            ; fp_adder:uut|sum[11]               ; clk          ; clk         ; 0.000        ; 0.077      ; 1.361      ;
; 1.101 ; fp_adder:uut|sum_exp[5]            ; fp_adder:uut|sum[13]               ; clk          ; clk         ; 0.000        ; 0.077      ; 1.364      ;
; 1.103 ; fp_adder:uut|state.NORMALIZE_STATE ; fp_adder:uut|sum_mantissa[6]       ; clk          ; clk         ; 0.000        ; 0.074      ; 1.363      ;
; 1.103 ; fp_adder:uut|state.NORMALIZE_STATE ; fp_adder:uut|sum_mantissa[3]       ; clk          ; clk         ; 0.000        ; 0.074      ; 1.363      ;
; 1.184 ; A_reg[12]                          ; fp_adder:uut|A_exp[4]              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.449      ;
; 1.187 ; fp_adder:uut|B_mantissa[4]         ; fp_adder:uut|B_mantissa[4]         ; clk          ; clk         ; 0.000        ; 0.095      ; 1.468      ;
; 1.218 ; fp_adder:uut|A_mantissa[5]         ; fp_adder:uut|A_mantissa[5]         ; clk          ; clk         ; 0.000        ; 0.095      ; 1.499      ;
; 1.221 ; fp_adder:uut|sum_mantissa[0]       ; fp_adder:uut|sum[0]                ; clk          ; clk         ; 0.000        ; -0.333     ; 1.074      ;
; 1.230 ; fp_adder:uut|A_mantissa[6]         ; fp_adder:uut|A_mantissa[6]         ; clk          ; clk         ; 0.000        ; 0.095      ; 1.511      ;
; 1.230 ; fp_adder:uut|A_mantissa[0]         ; fp_adder:uut|A_mantissa[0]         ; clk          ; clk         ; 0.000        ; 0.095      ; 1.511      ;
; 1.239 ; fp_adder:uut|B_mantissa[2]         ; fp_adder:uut|B_mantissa[2]         ; clk          ; clk         ; 0.000        ; 0.097      ; 1.522      ;
; 1.253 ; B_reg[15]                          ; fp_adder:uut|B_sgn                 ; clk          ; clk         ; 0.000        ; 0.079      ; 1.518      ;
; 1.268 ; fp_adder:uut|A_mantissa[4]         ; fp_adder:uut|A_mantissa[4]         ; clk          ; clk         ; 0.000        ; 0.095      ; 1.549      ;
; 1.296 ; fp_adder:uut|state.OUTPUT_STATE    ; fp_adder:uut|state.OUTPUT_STATE    ; clk          ; clk         ; 0.000        ; 0.096      ; 1.578      ;
; 1.315 ; fp_adder:uut|sum_mantissa[5]       ; fp_adder:uut|sum_mantissa[4]       ; clk          ; clk         ; 0.000        ; 0.089      ; 1.590      ;
; 1.315 ; A_reg[7]                           ; fp_adder:uut|A_mantissa[7]         ; clk          ; clk         ; 0.000        ; 0.133      ; 1.634      ;
; 1.319 ; fp_adder:uut|A_exp[3]              ; fp_adder:uut|sum_exp[3]            ; clk          ; clk         ; 0.000        ; 0.071      ; 1.576      ;
; 1.319 ; fp_adder:uut|B_exp[0]              ; fp_adder:uut|B_mantissa[2]         ; clk          ; clk         ; 0.000        ; 0.567      ; 2.072      ;
; 1.362 ; fp_adder:uut|sum_mantissa[1]       ; fp_adder:uut|sum_mantissa[2]       ; clk          ; clk         ; 0.000        ; 0.093      ; 1.641      ;
; 1.404 ; fp_adder:uut|sum_mantissa[4]       ; fp_adder:uut|sum_mantissa[3]       ; clk          ; clk         ; 0.000        ; 0.136      ; 1.726      ;
; 1.407 ; B_reg[5]                           ; fp_adder:uut|B_mantissa[5]         ; clk          ; clk         ; 0.000        ; 0.106      ; 1.699      ;
; 1.412 ; fp_adder:uut|sum_mantissa[5]       ; fp_adder:uut|sum[5]                ; clk          ; clk         ; 0.000        ; -0.305     ; 1.293      ;
; 1.439 ; fp_adder:uut|sum_mantissa[3]       ; fp_adder:uut|sum_mantissa[2]       ; clk          ; clk         ; 0.000        ; 0.051      ; 1.676      ;
; 1.440 ; fp_adder:uut|sum_mantissa[2]       ; fp_adder:uut|sum[2]                ; clk          ; clk         ; 0.000        ; -0.297     ; 1.329      ;
; 1.444 ; fp_adder:uut|sum_mantissa[6]       ; fp_adder:uut|sum_mantissa[5]       ; clk          ; clk         ; 0.000        ; 0.055      ; 1.685      ;
; 1.444 ; fp_adder:uut|state.NORMALIZE_STATE ; fp_adder:uut|sum_mantissa[1]       ; clk          ; clk         ; 0.000        ; 0.031      ; 1.661      ;
; 1.450 ; fp_adder:uut|state.NORMALIZE_STATE ; fp_adder:uut|sum_mantissa[2]       ; clk          ; clk         ; 0.000        ; 0.031      ; 1.667      ;
; 1.451 ; fp_adder:uut|state.NORMALIZE_STATE ; fp_adder:uut|sum_mantissa[4]       ; clk          ; clk         ; 0.000        ; 0.031      ; 1.668      ;
; 1.458 ; fp_adder:uut|sum_mantissa[3]       ; fp_adder:uut|sum[3]                ; clk          ; clk         ; 0.000        ; -0.339     ; 1.305      ;
; 1.463 ; A_reg[9]                           ; fp_adder:uut|A_exp[1]              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.728      ;
; 1.474 ; fp_adder:uut|A_mantissa[3]         ; fp_adder:uut|A_mantissa[3]         ; clk          ; clk         ; 0.000        ; 0.095      ; 1.755      ;
; 1.479 ; B_reg[14]                          ; fp_adder:uut|B_exp[6]              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.744      ;
; 1.481 ; fp_adder:uut|sum_mantissa[7]       ; fp_adder:uut|sum_mantissa[6]       ; clk          ; clk         ; 0.000        ; 0.070      ; 1.737      ;
; 1.518 ; fp_adder:uut|A_mantissa[6]         ; fp_adder:uut|sum_mantissa[6]       ; clk          ; clk         ; 0.000        ; 0.094      ; 1.798      ;
; 1.520 ; B_reg[8]                           ; fp_adder:uut|B_exp[0]              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.785      ;
; 1.538 ; fp_adder:uut|A_exp[0]              ; fp_adder:uut|B_mantissa[2]         ; clk          ; clk         ; 0.000        ; 0.567      ; 2.291      ;
; 1.550 ; fp_adder:uut|state.WAIT_STATE      ; fp_adder:uut|A_mantissa[1]         ; clk          ; clk         ; 0.000        ; 0.069      ; 1.805      ;
; 1.551 ; fp_adder:uut|state.ALIGN_STATE     ; fp_adder:uut|state.ADDITION_STATE  ; clk          ; clk         ; 0.000        ; 0.068      ; 1.805      ;
; 1.585 ; A_reg[14]                          ; fp_adder:uut|A_exp[6]              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.850      ;
; 1.592 ; fp_adder:uut|A_exp[4]              ; fp_adder:uut|sum_exp[4]            ; clk          ; clk         ; 0.000        ; 0.071      ; 1.849      ;
; 1.597 ; fp_adder:uut|sum_mantissa[9]       ; fp_adder:uut|state.NORMALIZE_STATE ; clk          ; clk         ; 0.000        ; 0.137      ; 1.920      ;
; 1.604 ; B_reg[12]                          ; fp_adder:uut|B_exp[4]              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.869      ;
; 1.612 ; fp_adder:uut|A_exp[2]              ; fp_adder:uut|sum_exp[2]            ; clk          ; clk         ; 0.000        ; 0.071      ; 1.869      ;
; 1.612 ; fp_adder:uut|state.NORMALIZE_STATE ; fp_adder:uut|state.OUTPUT_STATE    ; clk          ; clk         ; 0.000        ; 0.096      ; 1.894      ;
; 1.622 ; fp_adder:uut|state.WAIT_STATE      ; fp_adder:uut|state.ALIGN_STATE     ; clk          ; clk         ; 0.000        ; 0.125      ; 1.933      ;
; 1.650 ; fp_adder:uut|sum_mantissa[8]       ; fp_adder:uut|sum_mantissa[7]       ; clk          ; clk         ; 0.000        ; 0.141      ; 1.977      ;
; 1.651 ; fp_adder:uut|B_mantissa[8]         ; fp_adder:uut|sum_mantissa[8]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.910      ;
; 1.657 ; fp_adder:uut|B_exp[6]              ; fp_adder:uut|state.OUTPUT_STATE    ; clk          ; clk         ; 0.000        ; 0.538      ; 2.381      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                              ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; A_reg[0]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; A_reg[10]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; A_reg[11]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; A_reg[12]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; A_reg[13]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; A_reg[14]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; A_reg[15]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; A_reg[1]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; A_reg[2]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; A_reg[3]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; A_reg[4]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; A_reg[5]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; A_reg[6]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; A_reg[7]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; A_reg[8]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; A_reg[9]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; B_reg[0]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; B_reg[10]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; B_reg[11]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; B_reg[12]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; B_reg[13]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; B_reg[14]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; B_reg[15]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; B_reg[1]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; B_reg[2]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; B_reg[3]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; B_reg[4]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; B_reg[5]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; B_reg[6]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; B_reg[7]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; B_reg[8]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; B_reg[9]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_exp[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_exp[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_exp[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_exp[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_exp[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_exp[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_exp[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_mantissa[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_mantissa[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_mantissa[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_mantissa[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_mantissa[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_mantissa[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_mantissa[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_mantissa[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_mantissa[8]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_sgn                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_exp[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_exp[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_exp[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_exp[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_exp[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_exp[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_exp[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_mantissa[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_mantissa[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_mantissa[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_mantissa[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_mantissa[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_mantissa[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_mantissa[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_mantissa[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_mantissa[8]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_sgn                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|done                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|state.ADDITION_STATE  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|state.ALIGN_STATE     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|state.NORMALIZE_STATE ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|state.OUTPUT_STATE    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|state.WAIT_STATE      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[10]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[11]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[12]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[13]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[14]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[15]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[4]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[5]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[6]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[7]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[8]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[9]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_exp[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_exp[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_exp[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_exp[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_exp[4]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_exp[5]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_exp[6]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_mantissa[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_mantissa[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_mantissa[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_mantissa[3]       ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LoadA        ; clk        ; 2.819 ; 3.162 ; Rise       ; clk             ;
; LoadB        ; clk        ; 2.439 ; 2.750 ; Rise       ; clk             ;
; data_in[*]   ; clk        ; 3.580 ; 4.024 ; Rise       ; clk             ;
;  data_in[0]  ; clk        ; 2.439 ; 2.913 ; Rise       ; clk             ;
;  data_in[1]  ; clk        ; 2.400 ; 2.868 ; Rise       ; clk             ;
;  data_in[2]  ; clk        ; 2.744 ; 3.204 ; Rise       ; clk             ;
;  data_in[3]  ; clk        ; 2.817 ; 3.280 ; Rise       ; clk             ;
;  data_in[4]  ; clk        ; 2.594 ; 3.050 ; Rise       ; clk             ;
;  data_in[5]  ; clk        ; 3.016 ; 3.466 ; Rise       ; clk             ;
;  data_in[6]  ; clk        ; 2.758 ; 3.216 ; Rise       ; clk             ;
;  data_in[7]  ; clk        ; 2.972 ; 3.426 ; Rise       ; clk             ;
;  data_in[8]  ; clk        ; 3.174 ; 3.664 ; Rise       ; clk             ;
;  data_in[9]  ; clk        ; 3.228 ; 3.735 ; Rise       ; clk             ;
;  data_in[10] ; clk        ; 3.140 ; 3.632 ; Rise       ; clk             ;
;  data_in[11] ; clk        ; 3.188 ; 3.686 ; Rise       ; clk             ;
;  data_in[12] ; clk        ; 3.286 ; 3.740 ; Rise       ; clk             ;
;  data_in[13] ; clk        ; 3.032 ; 3.478 ; Rise       ; clk             ;
;  data_in[14] ; clk        ; 3.060 ; 3.538 ; Rise       ; clk             ;
;  data_in[15] ; clk        ; 3.580 ; 4.024 ; Rise       ; clk             ;
; reset        ; clk        ; 5.176 ; 5.598 ; Rise       ; clk             ;
; start        ; clk        ; 5.674 ; 6.075 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LoadA        ; clk        ; -2.167 ; -2.518 ; Rise       ; clk             ;
; LoadB        ; clk        ; -1.471 ; -1.802 ; Rise       ; clk             ;
; data_in[*]   ; clk        ; -1.856 ; -2.299 ; Rise       ; clk             ;
;  data_in[0]  ; clk        ; -1.931 ; -2.387 ; Rise       ; clk             ;
;  data_in[1]  ; clk        ; -1.898 ; -2.347 ; Rise       ; clk             ;
;  data_in[2]  ; clk        ; -1.856 ; -2.299 ; Rise       ; clk             ;
;  data_in[3]  ; clk        ; -1.963 ; -2.408 ; Rise       ; clk             ;
;  data_in[4]  ; clk        ; -1.980 ; -2.437 ; Rise       ; clk             ;
;  data_in[5]  ; clk        ; -1.892 ; -2.326 ; Rise       ; clk             ;
;  data_in[6]  ; clk        ; -1.951 ; -2.413 ; Rise       ; clk             ;
;  data_in[7]  ; clk        ; -2.180 ; -2.651 ; Rise       ; clk             ;
;  data_in[8]  ; clk        ; -2.676 ; -3.147 ; Rise       ; clk             ;
;  data_in[9]  ; clk        ; -2.729 ; -3.216 ; Rise       ; clk             ;
;  data_in[10] ; clk        ; -2.643 ; -3.117 ; Rise       ; clk             ;
;  data_in[11] ; clk        ; -2.689 ; -3.168 ; Rise       ; clk             ;
;  data_in[12] ; clk        ; -2.783 ; -3.220 ; Rise       ; clk             ;
;  data_in[13] ; clk        ; -2.540 ; -2.969 ; Rise       ; clk             ;
;  data_in[14] ; clk        ; -2.565 ; -3.025 ; Rise       ; clk             ;
;  data_in[15] ; clk        ; -3.065 ; -3.492 ; Rise       ; clk             ;
; reset        ; clk        ; -1.873 ; -2.280 ; Rise       ; clk             ;
; start        ; clk        ; -1.359 ; -1.740 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; done      ; clk        ; 9.196  ; 9.155  ; Rise       ; clk             ;
; sum[*]    ; clk        ; 10.003 ; 10.102 ; Rise       ; clk             ;
;  sum[0]   ; clk        ; 9.057  ; 9.018  ; Rise       ; clk             ;
;  sum[1]   ; clk        ; 8.195  ; 8.121  ; Rise       ; clk             ;
;  sum[2]   ; clk        ; 7.712  ; 7.684  ; Rise       ; clk             ;
;  sum[3]   ; clk        ; 8.304  ; 8.331  ; Rise       ; clk             ;
;  sum[4]   ; clk        ; 8.161  ; 8.095  ; Rise       ; clk             ;
;  sum[5]   ; clk        ; 7.994  ; 7.933  ; Rise       ; clk             ;
;  sum[6]   ; clk        ; 8.781  ; 8.763  ; Rise       ; clk             ;
;  sum[7]   ; clk        ; 8.761  ; 8.706  ; Rise       ; clk             ;
;  sum[8]   ; clk        ; 9.088  ; 9.123  ; Rise       ; clk             ;
;  sum[9]   ; clk        ; 9.694  ; 9.799  ; Rise       ; clk             ;
;  sum[10]  ; clk        ; 7.830  ; 7.882  ; Rise       ; clk             ;
;  sum[11]  ; clk        ; 9.315  ; 9.360  ; Rise       ; clk             ;
;  sum[12]  ; clk        ; 9.021  ; 8.971  ; Rise       ; clk             ;
;  sum[13]  ; clk        ; 9.020  ; 8.999  ; Rise       ; clk             ;
;  sum[14]  ; clk        ; 8.363  ; 8.381  ; Rise       ; clk             ;
;  sum[15]  ; clk        ; 10.003 ; 10.102 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; done      ; clk        ; 8.873 ; 8.833 ; Rise       ; clk             ;
; sum[*]    ; clk        ; 7.449 ; 7.420 ; Rise       ; clk             ;
;  sum[0]   ; clk        ; 8.743 ; 8.703 ; Rise       ; clk             ;
;  sum[1]   ; clk        ; 7.912 ; 7.840 ; Rise       ; clk             ;
;  sum[2]   ; clk        ; 7.449 ; 7.420 ; Rise       ; clk             ;
;  sum[3]   ; clk        ; 8.018 ; 8.042 ; Rise       ; clk             ;
;  sum[4]   ; clk        ; 7.880 ; 7.816 ; Rise       ; clk             ;
;  sum[5]   ; clk        ; 7.720 ; 7.660 ; Rise       ; clk             ;
;  sum[6]   ; clk        ; 8.477 ; 8.458 ; Rise       ; clk             ;
;  sum[7]   ; clk        ; 8.457 ; 8.402 ; Rise       ; clk             ;
;  sum[8]   ; clk        ; 8.769 ; 8.801 ; Rise       ; clk             ;
;  sum[9]   ; clk        ; 9.406 ; 9.509 ; Rise       ; clk             ;
;  sum[10]  ; clk        ; 7.562 ; 7.610 ; Rise       ; clk             ;
;  sum[11]  ; clk        ; 8.988 ; 9.030 ; Rise       ; clk             ;
;  sum[12]  ; clk        ; 8.706 ; 8.656 ; Rise       ; clk             ;
;  sum[13]  ; clk        ; 8.705 ; 8.682 ; Rise       ; clk             ;
;  sum[14]  ; clk        ; 8.074 ; 8.090 ; Rise       ; clk             ;
;  sum[15]  ; clk        ; 9.703 ; 9.801 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 167.67 MHz ; 167.67 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -4.964 ; -228.562          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.341 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -139.210                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                        ;
+--------+----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -4.964 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; 0.283      ; 6.246      ;
; -4.888 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; 0.321      ; 6.208      ;
; -4.888 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; 0.321      ; 6.208      ;
; -4.843 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; 0.283      ; 6.125      ;
; -4.842 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|sum_mantissa[7] ; clk          ; clk         ; 1.000        ; 0.344      ; 6.185      ;
; -4.796 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; 0.283      ; 6.078      ;
; -4.787 ; fp_adder:uut|A_exp[2]      ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; 0.283      ; 6.069      ;
; -4.767 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; 0.321      ; 6.087      ;
; -4.767 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; 0.321      ; 6.087      ;
; -4.737 ; fp_adder:uut|B_exp[2]      ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; 0.283      ; 6.019      ;
; -4.730 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|sum_mantissa[1] ; clk          ; clk         ; 1.000        ; 0.279      ; 6.008      ;
; -4.730 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|sum_mantissa[2] ; clk          ; clk         ; 1.000        ; 0.279      ; 6.008      ;
; -4.730 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|sum_mantissa[4] ; clk          ; clk         ; 1.000        ; 0.279      ; 6.008      ;
; -4.721 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|sum_mantissa[7] ; clk          ; clk         ; 1.000        ; 0.344      ; 6.064      ;
; -4.720 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; 0.321      ; 6.040      ;
; -4.720 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; 0.321      ; 6.040      ;
; -4.711 ; fp_adder:uut|A_exp[2]      ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; 0.321      ; 6.031      ;
; -4.711 ; fp_adder:uut|A_exp[2]      ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; 0.321      ; 6.031      ;
; -4.674 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|sum_mantissa[7] ; clk          ; clk         ; 1.000        ; 0.344      ; 6.017      ;
; -4.665 ; fp_adder:uut|A_exp[2]      ; fp_adder:uut|sum_mantissa[7] ; clk          ; clk         ; 1.000        ; 0.344      ; 6.008      ;
; -4.661 ; fp_adder:uut|B_exp[2]      ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; 0.321      ; 5.981      ;
; -4.661 ; fp_adder:uut|B_exp[2]      ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; 0.321      ; 5.981      ;
; -4.659 ; fp_adder:uut|B_exp[1]      ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; 0.283      ; 5.941      ;
; -4.615 ; fp_adder:uut|B_exp[2]      ; fp_adder:uut|sum_mantissa[7] ; clk          ; clk         ; 1.000        ; 0.344      ; 5.958      ;
; -4.609 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|sum_mantissa[1] ; clk          ; clk         ; 1.000        ; 0.279      ; 5.887      ;
; -4.609 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|sum_mantissa[2] ; clk          ; clk         ; 1.000        ; 0.279      ; 5.887      ;
; -4.609 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|sum_mantissa[4] ; clk          ; clk         ; 1.000        ; 0.279      ; 5.887      ;
; -4.583 ; fp_adder:uut|B_exp[1]      ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; 0.321      ; 5.903      ;
; -4.583 ; fp_adder:uut|B_exp[1]      ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; 0.321      ; 5.903      ;
; -4.567 ; fp_adder:uut|B_mantissa[1] ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; -0.133     ; 5.433      ;
; -4.562 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|sum_mantissa[1] ; clk          ; clk         ; 1.000        ; 0.279      ; 5.840      ;
; -4.562 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|sum_mantissa[2] ; clk          ; clk         ; 1.000        ; 0.279      ; 5.840      ;
; -4.562 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|sum_mantissa[4] ; clk          ; clk         ; 1.000        ; 0.279      ; 5.840      ;
; -4.553 ; fp_adder:uut|A_exp[2]      ; fp_adder:uut|sum_mantissa[1] ; clk          ; clk         ; 1.000        ; 0.279      ; 5.831      ;
; -4.553 ; fp_adder:uut|A_exp[2]      ; fp_adder:uut|sum_mantissa[2] ; clk          ; clk         ; 1.000        ; 0.279      ; 5.831      ;
; -4.553 ; fp_adder:uut|A_exp[2]      ; fp_adder:uut|sum_mantissa[4] ; clk          ; clk         ; 1.000        ; 0.279      ; 5.831      ;
; -4.551 ; fp_adder:uut|A_exp[3]      ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; 0.283      ; 5.833      ;
; -4.547 ; fp_adder:uut|B_mantissa[2] ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; -0.166     ; 5.380      ;
; -4.537 ; fp_adder:uut|B_exp[1]      ; fp_adder:uut|sum_mantissa[7] ; clk          ; clk         ; 1.000        ; 0.344      ; 5.880      ;
; -4.503 ; fp_adder:uut|B_exp[2]      ; fp_adder:uut|sum_mantissa[1] ; clk          ; clk         ; 1.000        ; 0.279      ; 5.781      ;
; -4.503 ; fp_adder:uut|B_exp[2]      ; fp_adder:uut|sum_mantissa[2] ; clk          ; clk         ; 1.000        ; 0.279      ; 5.781      ;
; -4.503 ; fp_adder:uut|B_exp[2]      ; fp_adder:uut|sum_mantissa[4] ; clk          ; clk         ; 1.000        ; 0.279      ; 5.781      ;
; -4.486 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|A_mantissa[1]   ; clk          ; clk         ; 1.000        ; 0.316      ; 5.801      ;
; -4.475 ; fp_adder:uut|A_exp[3]      ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; 0.321      ; 5.795      ;
; -4.475 ; fp_adder:uut|A_exp[3]      ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; 0.321      ; 5.795      ;
; -4.474 ; fp_adder:uut|A_mantissa[6] ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; -0.123     ; 5.350      ;
; -4.447 ; fp_adder:uut|B_mantissa[1] ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; -0.095     ; 5.351      ;
; -4.445 ; fp_adder:uut|B_mantissa[1] ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; -0.095     ; 5.349      ;
; -4.436 ; fp_adder:uut|A_mantissa[0] ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; -0.121     ; 5.314      ;
; -4.431 ; fp_adder:uut|B_mantissa[4] ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; -0.131     ; 5.299      ;
; -4.429 ; fp_adder:uut|B_mantissa[3] ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; -0.133     ; 5.295      ;
; -4.429 ; fp_adder:uut|A_exp[3]      ; fp_adder:uut|sum_mantissa[7] ; clk          ; clk         ; 1.000        ; 0.344      ; 5.772      ;
; -4.425 ; fp_adder:uut|B_exp[1]      ; fp_adder:uut|sum_mantissa[1] ; clk          ; clk         ; 1.000        ; 0.279      ; 5.703      ;
; -4.425 ; fp_adder:uut|B_exp[1]      ; fp_adder:uut|sum_mantissa[2] ; clk          ; clk         ; 1.000        ; 0.279      ; 5.703      ;
; -4.425 ; fp_adder:uut|B_exp[1]      ; fp_adder:uut|sum_mantissa[4] ; clk          ; clk         ; 1.000        ; 0.279      ; 5.703      ;
; -4.420 ; fp_adder:uut|B_mantissa[2] ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; -0.128     ; 5.291      ;
; -4.418 ; fp_adder:uut|B_mantissa[2] ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; -0.128     ; 5.289      ;
; -4.410 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|B_mantissa[6]   ; clk          ; clk         ; 1.000        ; 0.329      ; 5.738      ;
; -4.405 ; fp_adder:uut|A_exp[2]      ; fp_adder:uut|A_mantissa[1]   ; clk          ; clk         ; 1.000        ; 0.316      ; 5.720      ;
; -4.401 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|B_mantissa[4]   ; clk          ; clk         ; 1.000        ; 0.329      ; 5.729      ;
; -4.399 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|A_mantissa[1]   ; clk          ; clk         ; 1.000        ; 0.316      ; 5.714      ;
; -4.387 ; fp_adder:uut|B_mantissa[2] ; fp_adder:uut|sum_mantissa[2] ; clk          ; clk         ; 1.000        ; -0.170     ; 5.216      ;
; -4.387 ; fp_adder:uut|B_mantissa[1] ; fp_adder:uut|sum_mantissa[2] ; clk          ; clk         ; 1.000        ; -0.137     ; 5.249      ;
; -4.386 ; fp_adder:uut|B_mantissa[2] ; fp_adder:uut|sum_mantissa[4] ; clk          ; clk         ; 1.000        ; -0.170     ; 5.215      ;
; -4.386 ; fp_adder:uut|B_mantissa[1] ; fp_adder:uut|sum_mantissa[4] ; clk          ; clk         ; 1.000        ; -0.137     ; 5.248      ;
; -4.383 ; fp_adder:uut|B_exp[3]      ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; 0.283      ; 5.665      ;
; -4.375 ; fp_adder:uut|A_exp[4]      ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; 0.283      ; 5.657      ;
; -4.359 ; fp_adder:uut|A_mantissa[4] ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; -0.123     ; 5.235      ;
; -4.356 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|A_mantissa[0]   ; clk          ; clk         ; 1.000        ; 0.320      ; 5.675      ;
; -4.353 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|A_mantissa[2]   ; clk          ; clk         ; 1.000        ; 0.320      ; 5.672      ;
; -4.351 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|B_mantissa[7]   ; clk          ; clk         ; 1.000        ; 0.331      ; 5.681      ;
; -4.347 ; fp_adder:uut|A_mantissa[6] ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.261      ;
; -4.346 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|A_mantissa[1]   ; clk          ; clk         ; 1.000        ; 0.316      ; 5.661      ;
; -4.345 ; fp_adder:uut|A_mantissa[6] ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; -0.085     ; 5.259      ;
; -4.336 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|A_mantissa[0]   ; clk          ; clk         ; 1.000        ; 0.320      ; 5.655      ;
; -4.333 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|A_mantissa[2]   ; clk          ; clk         ; 1.000        ; 0.320      ; 5.652      ;
; -4.332 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|B_mantissa[0]   ; clk          ; clk         ; 1.000        ; 0.322      ; 5.653      ;
; -4.326 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|sum_mantissa[0] ; clk          ; clk         ; 1.000        ; 0.302      ; 5.627      ;
; -4.322 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|B_mantissa[1]   ; clk          ; clk         ; 1.000        ; 0.331      ; 5.652      ;
; -4.318 ; fp_adder:uut|B_exp[4]      ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; 0.283      ; 5.600      ;
; -4.317 ; fp_adder:uut|A_exp[3]      ; fp_adder:uut|sum_mantissa[1] ; clk          ; clk         ; 1.000        ; 0.279      ; 5.595      ;
; -4.317 ; fp_adder:uut|A_exp[3]      ; fp_adder:uut|sum_mantissa[2] ; clk          ; clk         ; 1.000        ; 0.279      ; 5.595      ;
; -4.317 ; fp_adder:uut|A_exp[3]      ; fp_adder:uut|sum_mantissa[4] ; clk          ; clk         ; 1.000        ; 0.279      ; 5.595      ;
; -4.314 ; fp_adder:uut|A_mantissa[6] ; fp_adder:uut|sum_mantissa[2] ; clk          ; clk         ; 1.000        ; -0.127     ; 5.186      ;
; -4.313 ; fp_adder:uut|A_exp[5]      ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; 0.283      ; 5.595      ;
; -4.313 ; fp_adder:uut|A_mantissa[6] ; fp_adder:uut|sum_mantissa[4] ; clk          ; clk         ; 1.000        ; -0.127     ; 5.185      ;
; -4.309 ; fp_adder:uut|B_mantissa[3] ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; -0.095     ; 5.213      ;
; -4.309 ; fp_adder:uut|A_mantissa[0] ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.225      ;
; -4.308 ; fp_adder:uut|B_mantissa[6] ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; -0.131     ; 5.176      ;
; -4.308 ; fp_adder:uut|A_mantissa[2] ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; -0.121     ; 5.186      ;
; -4.308 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|B_mantissa[0]   ; clk          ; clk         ; 1.000        ; 0.322      ; 5.629      ;
; -4.307 ; fp_adder:uut|B_exp[3]      ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; 0.321      ; 5.627      ;
; -4.307 ; fp_adder:uut|B_exp[3]      ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; 0.321      ; 5.627      ;
; -4.307 ; fp_adder:uut|B_mantissa[3] ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; -0.095     ; 5.211      ;
; -4.307 ; fp_adder:uut|A_mantissa[0] ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; -0.083     ; 5.223      ;
; -4.306 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|B_mantissa[2]   ; clk          ; clk         ; 1.000        ; 0.363      ; 5.668      ;
; -4.304 ; fp_adder:uut|B_mantissa[4] ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; -0.093     ; 5.210      ;
; -4.302 ; fp_adder:uut|B_mantissa[4] ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; -0.093     ; 5.208      ;
; -4.299 ; fp_adder:uut|A_exp[4]      ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; 0.321      ; 5.619      ;
; -4.299 ; fp_adder:uut|A_exp[4]      ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; 0.321      ; 5.619      ;
+--------+----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.341 ; fp_adder:uut|state.NORMALIZE_STATE ; fp_adder:uut|state.NORMALIZE_STATE ; clk          ; clk         ; 0.000        ; 0.085      ; 0.597      ;
; 0.341 ; fp_adder:uut|state.WAIT_STATE      ; fp_adder:uut|state.WAIT_STATE      ; clk          ; clk         ; 0.000        ; 0.085      ; 0.597      ;
; 0.341 ; fp_adder:uut|done                  ; fp_adder:uut|done                  ; clk          ; clk         ; 0.000        ; 0.085      ; 0.597      ;
; 0.342 ; fp_adder:uut|B_mantissa[8]         ; fp_adder:uut|B_mantissa[8]         ; clk          ; clk         ; 0.000        ; 0.084      ; 0.597      ;
; 0.342 ; fp_adder:uut|A_mantissa[8]         ; fp_adder:uut|A_mantissa[8]         ; clk          ; clk         ; 0.000        ; 0.084      ; 0.597      ;
; 0.342 ; fp_adder:uut|A_mantissa[7]         ; fp_adder:uut|A_mantissa[7]         ; clk          ; clk         ; 0.000        ; 0.084      ; 0.597      ;
; 0.342 ; fp_adder:uut|A_mantissa[1]         ; fp_adder:uut|A_mantissa[1]         ; clk          ; clk         ; 0.000        ; 0.084      ; 0.597      ;
; 0.342 ; fp_adder:uut|sum_mantissa[9]       ; fp_adder:uut|sum_mantissa[9]       ; clk          ; clk         ; 0.000        ; 0.084      ; 0.597      ;
; 0.342 ; fp_adder:uut|sum_mantissa[0]       ; fp_adder:uut|sum_mantissa[0]       ; clk          ; clk         ; 0.000        ; 0.084      ; 0.597      ;
; 0.561 ; fp_adder:uut|state.OUTPUT_STATE    ; fp_adder:uut|done                  ; clk          ; clk         ; 0.000        ; 0.085      ; 0.817      ;
; 0.562 ; fp_adder:uut|state.OUTPUT_STATE    ; fp_adder:uut|state.WAIT_STATE      ; clk          ; clk         ; 0.000        ; 0.085      ; 0.818      ;
; 0.579 ; fp_adder:uut|sum_exp[6]            ; fp_adder:uut|sum[14]               ; clk          ; clk         ; 0.000        ; 0.068      ; 0.818      ;
; 0.581 ; fp_adder:uut|sum_exp[1]            ; fp_adder:uut|sum[9]                ; clk          ; clk         ; 0.000        ; 0.068      ; 0.820      ;
; 0.613 ; B_reg[3]                           ; fp_adder:uut|B_mantissa[3]         ; clk          ; clk         ; 0.000        ; 0.118      ; 0.902      ;
; 0.701 ; B_reg[13]                          ; fp_adder:uut|B_exp[5]              ; clk          ; clk         ; 0.000        ; 0.070      ; 0.942      ;
; 0.715 ; A_reg[13]                          ; fp_adder:uut|A_exp[5]              ; clk          ; clk         ; 0.000        ; 0.070      ; 0.956      ;
; 0.740 ; A_reg[8]                           ; fp_adder:uut|A_exp[0]              ; clk          ; clk         ; 0.000        ; 0.070      ; 0.981      ;
; 0.745 ; fp_adder:uut|B_mantissa[3]         ; fp_adder:uut|B_mantissa[3]         ; clk          ; clk         ; 0.000        ; 0.085      ; 1.001      ;
; 0.751 ; fp_adder:uut|sum_sgn               ; fp_adder:uut|sum[15]               ; clk          ; clk         ; 0.000        ; -0.278     ; 0.644      ;
; 0.754 ; B_reg[6]                           ; fp_adder:uut|B_mantissa[6]         ; clk          ; clk         ; 0.000        ; 0.118      ; 1.043      ;
; 0.754 ; B_reg[4]                           ; fp_adder:uut|B_mantissa[4]         ; clk          ; clk         ; 0.000        ; 0.118      ; 1.043      ;
; 0.754 ; A_reg[2]                           ; fp_adder:uut|A_mantissa[2]         ; clk          ; clk         ; 0.000        ; 0.117      ; 1.042      ;
; 0.754 ; fp_adder:uut|state.ADDITION_STATE  ; fp_adder:uut|state.NORMALIZE_STATE ; clk          ; clk         ; 0.000        ; 0.085      ; 1.010      ;
; 0.755 ; A_reg[6]                           ; fp_adder:uut|A_mantissa[6]         ; clk          ; clk         ; 0.000        ; 0.117      ; 1.043      ;
; 0.756 ; A_reg[4]                           ; fp_adder:uut|A_mantissa[4]         ; clk          ; clk         ; 0.000        ; 0.117      ; 1.044      ;
; 0.756 ; A_reg[3]                           ; fp_adder:uut|A_mantissa[3]         ; clk          ; clk         ; 0.000        ; 0.117      ; 1.044      ;
; 0.769 ; fp_adder:uut|sum_exp[2]            ; fp_adder:uut|sum[10]               ; clk          ; clk         ; 0.000        ; 0.068      ; 1.008      ;
; 0.769 ; fp_adder:uut|sum_exp[4]            ; fp_adder:uut|sum[12]               ; clk          ; clk         ; 0.000        ; 0.068      ; 1.008      ;
; 0.790 ; B_reg[2]                           ; fp_adder:uut|B_mantissa[2]         ; clk          ; clk         ; 0.000        ; 0.150      ; 1.111      ;
; 0.795 ; fp_adder:uut|sum_exp[0]            ; fp_adder:uut|sum[8]                ; clk          ; clk         ; 0.000        ; 0.068      ; 1.034      ;
; 0.813 ; A_reg[15]                          ; fp_adder:uut|A_sgn                 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.054      ;
; 0.824 ; B_reg[7]                           ; fp_adder:uut|B_mantissa[7]         ; clk          ; clk         ; 0.000        ; 0.118      ; 1.113      ;
; 0.824 ; B_reg[0]                           ; fp_adder:uut|B_mantissa[0]         ; clk          ; clk         ; 0.000        ; 0.116      ; 1.111      ;
; 0.824 ; A_reg[5]                           ; fp_adder:uut|A_mantissa[5]         ; clk          ; clk         ; 0.000        ; 0.117      ; 1.112      ;
; 0.825 ; A_reg[0]                           ; fp_adder:uut|A_mantissa[0]         ; clk          ; clk         ; 0.000        ; 0.117      ; 1.113      ;
; 0.848 ; fp_adder:uut|state.NORMALIZE_STATE ; fp_adder:uut|sum_mantissa[5]       ; clk          ; clk         ; 0.000        ; 0.025      ; 1.044      ;
; 0.850 ; fp_adder:uut|sum_mantissa[8]       ; fp_adder:uut|sum_mantissa[0]       ; clk          ; clk         ; 0.000        ; 0.084      ; 1.105      ;
; 0.856 ; fp_adder:uut|sum_mantissa[2]       ; fp_adder:uut|sum_mantissa[1]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.109      ;
; 0.859 ; B_reg[1]                           ; fp_adder:uut|B_mantissa[1]         ; clk          ; clk         ; 0.000        ; 0.118      ; 1.148      ;
; 0.877 ; A_reg[1]                           ; fp_adder:uut|A_mantissa[1]         ; clk          ; clk         ; 0.000        ; 0.117      ; 1.165      ;
; 0.904 ; A_reg[10]                          ; fp_adder:uut|A_exp[2]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.145      ;
; 0.916 ; B_reg[11]                          ; fp_adder:uut|B_exp[3]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.157      ;
; 0.917 ; fp_adder:uut|sum_mantissa[1]       ; fp_adder:uut|sum[1]                ; clk          ; clk         ; 0.000        ; -0.277     ; 0.811      ;
; 0.926 ; B_reg[9]                           ; fp_adder:uut|B_exp[1]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.167      ;
; 0.930 ; fp_adder:uut|B_mantissa[1]         ; fp_adder:uut|B_mantissa[1]         ; clk          ; clk         ; 0.000        ; 0.085      ; 1.186      ;
; 0.933 ; fp_adder:uut|B_mantissa[7]         ; fp_adder:uut|B_mantissa[7]         ; clk          ; clk         ; 0.000        ; 0.085      ; 1.189      ;
; 0.937 ; B_reg[10]                          ; fp_adder:uut|B_exp[2]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.178      ;
; 0.951 ; fp_adder:uut|sum_mantissa[9]       ; fp_adder:uut|sum_mantissa[0]       ; clk          ; clk         ; 0.000        ; 0.084      ; 1.206      ;
; 0.955 ; fp_adder:uut|A_mantissa[2]         ; fp_adder:uut|A_mantissa[2]         ; clk          ; clk         ; 0.000        ; 0.084      ; 1.210      ;
; 0.956 ; fp_adder:uut|sum_sgn               ; fp_adder:uut|sum_sgn               ; clk          ; clk         ; 0.000        ; 0.083      ; 1.210      ;
; 0.967 ; fp_adder:uut|sum_mantissa[8]       ; fp_adder:uut|sum_mantissa[8]       ; clk          ; clk         ; 0.000        ; 0.084      ; 1.222      ;
; 0.995 ; fp_adder:uut|state.NORMALIZE_STATE ; fp_adder:uut|sum_mantissa[7]       ; clk          ; clk         ; 0.000        ; 0.089      ; 1.255      ;
; 1.017 ; fp_adder:uut|sum_exp[3]            ; fp_adder:uut|sum[11]               ; clk          ; clk         ; 0.000        ; 0.068      ; 1.256      ;
; 1.021 ; fp_adder:uut|sum_exp[5]            ; fp_adder:uut|sum[13]               ; clk          ; clk         ; 0.000        ; 0.068      ; 1.260      ;
; 1.026 ; fp_adder:uut|state.NORMALIZE_STATE ; fp_adder:uut|sum_mantissa[3]       ; clk          ; clk         ; 0.000        ; 0.066      ; 1.263      ;
; 1.027 ; fp_adder:uut|state.NORMALIZE_STATE ; fp_adder:uut|sum_mantissa[6]       ; clk          ; clk         ; 0.000        ; 0.066      ; 1.264      ;
; 1.065 ; A_reg[12]                          ; fp_adder:uut|A_exp[4]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.306      ;
; 1.086 ; fp_adder:uut|B_mantissa[4]         ; fp_adder:uut|B_mantissa[4]         ; clk          ; clk         ; 0.000        ; 0.085      ; 1.342      ;
; 1.114 ; fp_adder:uut|A_mantissa[5]         ; fp_adder:uut|A_mantissa[5]         ; clk          ; clk         ; 0.000        ; 0.084      ; 1.369      ;
; 1.126 ; B_reg[15]                          ; fp_adder:uut|B_sgn                 ; clk          ; clk         ; 0.000        ; 0.070      ; 1.367      ;
; 1.126 ; fp_adder:uut|A_mantissa[6]         ; fp_adder:uut|A_mantissa[6]         ; clk          ; clk         ; 0.000        ; 0.084      ; 1.381      ;
; 1.126 ; fp_adder:uut|A_mantissa[0]         ; fp_adder:uut|A_mantissa[0]         ; clk          ; clk         ; 0.000        ; 0.084      ; 1.381      ;
; 1.131 ; fp_adder:uut|sum_mantissa[0]       ; fp_adder:uut|sum[0]                ; clk          ; clk         ; 0.000        ; -0.310     ; 0.992      ;
; 1.133 ; fp_adder:uut|B_mantissa[2]         ; fp_adder:uut|B_mantissa[2]         ; clk          ; clk         ; 0.000        ; 0.086      ; 1.390      ;
; 1.160 ; fp_adder:uut|A_mantissa[4]         ; fp_adder:uut|A_mantissa[4]         ; clk          ; clk         ; 0.000        ; 0.084      ; 1.415      ;
; 1.166 ; A_reg[7]                           ; fp_adder:uut|A_mantissa[7]         ; clk          ; clk         ; 0.000        ; 0.123      ; 1.460      ;
; 1.195 ; fp_adder:uut|state.OUTPUT_STATE    ; fp_adder:uut|state.OUTPUT_STATE    ; clk          ; clk         ; 0.000        ; 0.085      ; 1.451      ;
; 1.202 ; fp_adder:uut|sum_mantissa[5]       ; fp_adder:uut|sum_mantissa[4]       ; clk          ; clk         ; 0.000        ; 0.078      ; 1.451      ;
; 1.207 ; fp_adder:uut|A_exp[3]              ; fp_adder:uut|sum_exp[3]            ; clk          ; clk         ; 0.000        ; 0.062      ; 1.440      ;
; 1.216 ; fp_adder:uut|B_exp[0]              ; fp_adder:uut|B_mantissa[2]         ; clk          ; clk         ; 0.000        ; 0.517      ; 1.904      ;
; 1.238 ; fp_adder:uut|sum_mantissa[1]       ; fp_adder:uut|sum_mantissa[2]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.491      ;
; 1.244 ; B_reg[5]                           ; fp_adder:uut|B_mantissa[5]         ; clk          ; clk         ; 0.000        ; 0.101      ; 1.516      ;
; 1.246 ; fp_adder:uut|sum_mantissa[4]       ; fp_adder:uut|sum_mantissa[3]       ; clk          ; clk         ; 0.000        ; 0.127      ; 1.544      ;
; 1.298 ; fp_adder:uut|sum_mantissa[3]       ; fp_adder:uut|sum_mantissa[2]       ; clk          ; clk         ; 0.000        ; 0.040      ; 1.509      ;
; 1.303 ; fp_adder:uut|sum_mantissa[5]       ; fp_adder:uut|sum[5]                ; clk          ; clk         ; 0.000        ; -0.281     ; 1.193      ;
; 1.307 ; fp_adder:uut|state.NORMALIZE_STATE ; fp_adder:uut|sum_mantissa[1]       ; clk          ; clk         ; 0.000        ; 0.021      ; 1.499      ;
; 1.313 ; A_reg[9]                           ; fp_adder:uut|A_exp[1]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.554      ;
; 1.314 ; fp_adder:uut|state.NORMALIZE_STATE ; fp_adder:uut|sum_mantissa[2]       ; clk          ; clk         ; 0.000        ; 0.021      ; 1.506      ;
; 1.316 ; fp_adder:uut|state.NORMALIZE_STATE ; fp_adder:uut|sum_mantissa[4]       ; clk          ; clk         ; 0.000        ; 0.021      ; 1.508      ;
; 1.319 ; fp_adder:uut|sum_mantissa[7]       ; fp_adder:uut|sum_mantissa[6]       ; clk          ; clk         ; 0.000        ; 0.062      ; 1.552      ;
; 1.325 ; fp_adder:uut|sum_mantissa[2]       ; fp_adder:uut|sum[2]                ; clk          ; clk         ; 0.000        ; -0.273     ; 1.223      ;
; 1.332 ; B_reg[14]                          ; fp_adder:uut|B_exp[6]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.573      ;
; 1.342 ; fp_adder:uut|sum_mantissa[3]       ; fp_adder:uut|sum[3]                ; clk          ; clk         ; 0.000        ; -0.315     ; 1.198      ;
; 1.349 ; fp_adder:uut|sum_mantissa[6]       ; fp_adder:uut|sum_mantissa[5]       ; clk          ; clk         ; 0.000        ; 0.044      ; 1.564      ;
; 1.358 ; fp_adder:uut|A_mantissa[3]         ; fp_adder:uut|A_mantissa[3]         ; clk          ; clk         ; 0.000        ; 0.084      ; 1.613      ;
; 1.360 ; B_reg[8]                           ; fp_adder:uut|B_exp[0]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.601      ;
; 1.392 ; fp_adder:uut|state.ALIGN_STATE     ; fp_adder:uut|state.ADDITION_STATE  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.625      ;
; 1.396 ; fp_adder:uut|A_exp[0]              ; fp_adder:uut|B_mantissa[2]         ; clk          ; clk         ; 0.000        ; 0.517      ; 2.084      ;
; 1.403 ; fp_adder:uut|A_mantissa[6]         ; fp_adder:uut|sum_mantissa[6]       ; clk          ; clk         ; 0.000        ; 0.084      ; 1.658      ;
; 1.419 ; fp_adder:uut|A_exp[4]              ; fp_adder:uut|sum_exp[4]            ; clk          ; clk         ; 0.000        ; 0.062      ; 1.652      ;
; 1.421 ; fp_adder:uut|state.WAIT_STATE      ; fp_adder:uut|A_mantissa[1]         ; clk          ; clk         ; 0.000        ; 0.060      ; 1.652      ;
; 1.427 ; A_reg[14]                          ; fp_adder:uut|A_exp[6]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.668      ;
; 1.435 ; fp_adder:uut|A_exp[2]              ; fp_adder:uut|sum_exp[2]            ; clk          ; clk         ; 0.000        ; 0.062      ; 1.668      ;
; 1.454 ; fp_adder:uut|sum_mantissa[9]       ; fp_adder:uut|state.NORMALIZE_STATE ; clk          ; clk         ; 0.000        ; 0.123      ; 1.748      ;
; 1.459 ; B_reg[12]                          ; fp_adder:uut|B_exp[4]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.700      ;
; 1.463 ; fp_adder:uut|state.WAIT_STATE      ; fp_adder:uut|state.ALIGN_STATE     ; clk          ; clk         ; 0.000        ; 0.109      ; 1.743      ;
; 1.475 ; fp_adder:uut|sum_mantissa[8]       ; fp_adder:uut|sum_mantissa[7]       ; clk          ; clk         ; 0.000        ; 0.127      ; 1.773      ;
; 1.481 ; fp_adder:uut|B_mantissa[8]         ; fp_adder:uut|sum_mantissa[8]       ; clk          ; clk         ; 0.000        ; 0.064      ; 1.716      ;
; 1.481 ; fp_adder:uut|state.NORMALIZE_STATE ; fp_adder:uut|state.OUTPUT_STATE    ; clk          ; clk         ; 0.000        ; 0.085      ; 1.737      ;
; 1.500 ; fp_adder:uut|B_exp[6]              ; fp_adder:uut|state.OUTPUT_STATE    ; clk          ; clk         ; 0.000        ; 0.493      ; 2.164      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                               ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; A_reg[0]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; A_reg[10]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; A_reg[11]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; A_reg[12]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; A_reg[13]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; A_reg[14]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; A_reg[15]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; A_reg[1]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; A_reg[2]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; A_reg[3]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; A_reg[4]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; A_reg[5]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; A_reg[6]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; A_reg[7]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; A_reg[8]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; A_reg[9]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; B_reg[0]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; B_reg[10]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; B_reg[11]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; B_reg[12]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; B_reg[13]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; B_reg[14]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; B_reg[15]                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; B_reg[1]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; B_reg[2]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; B_reg[3]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; B_reg[4]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; B_reg[5]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; B_reg[6]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; B_reg[7]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; B_reg[8]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; B_reg[9]                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_exp[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_exp[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_exp[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_exp[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_exp[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_exp[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_exp[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_mantissa[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_mantissa[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_mantissa[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_mantissa[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_mantissa[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_mantissa[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_mantissa[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_mantissa[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_mantissa[8]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_sgn                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_exp[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_exp[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_exp[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_exp[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_exp[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_exp[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_exp[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_mantissa[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_mantissa[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_mantissa[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_mantissa[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_mantissa[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_mantissa[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_mantissa[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_mantissa[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_mantissa[8]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_sgn                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|done                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|state.ADDITION_STATE  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|state.ALIGN_STATE     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|state.NORMALIZE_STATE ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|state.OUTPUT_STATE    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|state.WAIT_STATE      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[10]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[11]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[12]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[13]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[14]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[15]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[4]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[5]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[6]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[7]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[8]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[9]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_exp[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_exp[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_exp[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_exp[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_exp[4]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_exp[5]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_exp[6]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_mantissa[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_mantissa[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_mantissa[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_mantissa[3]       ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LoadA        ; clk        ; 2.536 ; 2.711 ; Rise       ; clk             ;
; LoadB        ; clk        ; 2.179 ; 2.360 ; Rise       ; clk             ;
; data_in[*]   ; clk        ; 3.243 ; 3.483 ; Rise       ; clk             ;
;  data_in[0]  ; clk        ; 2.181 ; 2.492 ; Rise       ; clk             ;
;  data_in[1]  ; clk        ; 2.146 ; 2.452 ; Rise       ; clk             ;
;  data_in[2]  ; clk        ; 2.471 ; 2.751 ; Rise       ; clk             ;
;  data_in[3]  ; clk        ; 2.535 ; 2.823 ; Rise       ; clk             ;
;  data_in[4]  ; clk        ; 2.332 ; 2.609 ; Rise       ; clk             ;
;  data_in[5]  ; clk        ; 2.731 ; 2.992 ; Rise       ; clk             ;
;  data_in[6]  ; clk        ; 2.479 ; 2.766 ; Rise       ; clk             ;
;  data_in[7]  ; clk        ; 2.684 ; 2.945 ; Rise       ; clk             ;
;  data_in[8]  ; clk        ; 2.863 ; 3.168 ; Rise       ; clk             ;
;  data_in[9]  ; clk        ; 2.911 ; 3.228 ; Rise       ; clk             ;
;  data_in[10] ; clk        ; 2.836 ; 3.138 ; Rise       ; clk             ;
;  data_in[11] ; clk        ; 2.872 ; 3.189 ; Rise       ; clk             ;
;  data_in[12] ; clk        ; 2.969 ; 3.232 ; Rise       ; clk             ;
;  data_in[13] ; clk        ; 2.737 ; 3.001 ; Rise       ; clk             ;
;  data_in[14] ; clk        ; 2.752 ; 3.049 ; Rise       ; clk             ;
;  data_in[15] ; clk        ; 3.243 ; 3.483 ; Rise       ; clk             ;
; reset        ; clk        ; 4.706 ; 4.911 ; Rise       ; clk             ;
; start        ; clk        ; 5.159 ; 5.300 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LoadA        ; clk        ; -1.944 ; -2.142 ; Rise       ; clk             ;
; LoadB        ; clk        ; -1.301 ; -1.512 ; Rise       ; clk             ;
; data_in[*]   ; clk        ; -1.666 ; -1.949 ; Rise       ; clk             ;
;  data_in[0]  ; clk        ; -1.728 ; -2.024 ; Rise       ; clk             ;
;  data_in[1]  ; clk        ; -1.698 ; -1.989 ; Rise       ; clk             ;
;  data_in[2]  ; clk        ; -1.666 ; -1.949 ; Rise       ; clk             ;
;  data_in[3]  ; clk        ; -1.755 ; -2.044 ; Rise       ; clk             ;
;  data_in[4]  ; clk        ; -1.777 ; -2.071 ; Rise       ; clk             ;
;  data_in[5]  ; clk        ; -1.696 ; -1.968 ; Rise       ; clk             ;
;  data_in[6]  ; clk        ; -1.748 ; -2.052 ; Rise       ; clk             ;
;  data_in[7]  ; clk        ; -1.967 ; -2.259 ; Rise       ; clk             ;
;  data_in[8]  ; clk        ; -2.419 ; -2.710 ; Rise       ; clk             ;
;  data_in[9]  ; clk        ; -2.465 ; -2.768 ; Rise       ; clk             ;
;  data_in[10] ; clk        ; -2.392 ; -2.680 ; Rise       ; clk             ;
;  data_in[11] ; clk        ; -2.427 ; -2.729 ; Rise       ; clk             ;
;  data_in[12] ; clk        ; -2.520 ; -2.771 ; Rise       ; clk             ;
;  data_in[13] ; clk        ; -2.297 ; -2.549 ; Rise       ; clk             ;
;  data_in[14] ; clk        ; -2.311 ; -2.595 ; Rise       ; clk             ;
;  data_in[15] ; clk        ; -2.783 ; -3.011 ; Rise       ; clk             ;
; reset        ; clk        ; -1.669 ; -1.929 ; Rise       ; clk             ;
; start        ; clk        ; -1.197 ; -1.418 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; done      ; clk        ; 8.350 ; 8.211 ; Rise       ; clk             ;
; sum[*]    ; clk        ; 9.028 ; 9.002 ; Rise       ; clk             ;
;  sum[0]   ; clk        ; 8.236 ; 8.105 ; Rise       ; clk             ;
;  sum[1]   ; clk        ; 7.417 ; 7.279 ; Rise       ; clk             ;
;  sum[2]   ; clk        ; 6.964 ; 6.893 ; Rise       ; clk             ;
;  sum[3]   ; clk        ; 7.519 ; 7.463 ; Rise       ; clk             ;
;  sum[4]   ; clk        ; 7.402 ; 7.252 ; Rise       ; clk             ;
;  sum[5]   ; clk        ; 7.233 ; 7.121 ; Rise       ; clk             ;
;  sum[6]   ; clk        ; 7.958 ; 7.871 ; Rise       ; clk             ;
;  sum[7]   ; clk        ; 7.973 ; 7.805 ; Rise       ; clk             ;
;  sum[8]   ; clk        ; 8.260 ; 8.176 ; Rise       ; clk             ;
;  sum[9]   ; clk        ; 8.728 ; 8.734 ; Rise       ; clk             ;
;  sum[10]  ; clk        ; 7.075 ; 7.062 ; Rise       ; clk             ;
;  sum[11]  ; clk        ; 8.475 ; 8.390 ; Rise       ; clk             ;
;  sum[12]  ; clk        ; 8.225 ; 8.038 ; Rise       ; clk             ;
;  sum[13]  ; clk        ; 8.187 ; 8.076 ; Rise       ; clk             ;
;  sum[14]  ; clk        ; 7.593 ; 7.514 ; Rise       ; clk             ;
;  sum[15]  ; clk        ; 9.028 ; 9.002 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; done      ; clk        ; 8.041 ; 7.906 ; Rise       ; clk             ;
; sum[*]    ; clk        ; 6.710 ; 6.641 ; Rise       ; clk             ;
;  sum[0]   ; clk        ; 7.933 ; 7.807 ; Rise       ; clk             ;
;  sum[1]   ; clk        ; 7.146 ; 7.012 ; Rise       ; clk             ;
;  sum[2]   ; clk        ; 6.710 ; 6.641 ; Rise       ; clk             ;
;  sum[3]   ; clk        ; 7.243 ; 7.187 ; Rise       ; clk             ;
;  sum[4]   ; clk        ; 7.130 ; 6.985 ; Rise       ; clk             ;
;  sum[5]   ; clk        ; 6.969 ; 6.861 ; Rise       ; clk             ;
;  sum[6]   ; clk        ; 7.665 ; 7.581 ; Rise       ; clk             ;
;  sum[7]   ; clk        ; 7.680 ; 7.517 ; Rise       ; clk             ;
;  sum[8]   ; clk        ; 7.954 ; 7.873 ; Rise       ; clk             ;
;  sum[9]   ; clk        ; 8.451 ; 8.458 ; Rise       ; clk             ;
;  sum[10]  ; clk        ; 6.816 ; 6.803 ; Rise       ; clk             ;
;  sum[11]  ; clk        ; 8.161 ; 8.079 ; Rise       ; clk             ;
;  sum[12]  ; clk        ; 7.922 ; 7.741 ; Rise       ; clk             ;
;  sum[13]  ; clk        ; 7.884 ; 7.776 ; Rise       ; clk             ;
;  sum[14]  ; clk        ; 7.314 ; 7.238 ; Rise       ; clk             ;
;  sum[15]  ; clk        ; 8.738 ; 8.715 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.133 ; -88.140           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.176 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -116.446                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                        ;
+--------+----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.133 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; 0.146      ; 3.266      ;
; -2.132 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; 0.146      ; 3.265      ;
; -2.114 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; 0.146      ; 3.247      ;
; -2.100 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; 0.164      ; 3.251      ;
; -2.100 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; 0.164      ; 3.251      ;
; -2.099 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; 0.164      ; 3.250      ;
; -2.099 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; 0.164      ; 3.250      ;
; -2.081 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; 0.164      ; 3.232      ;
; -2.081 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; 0.164      ; 3.232      ;
; -2.073 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|sum_mantissa[7] ; clk          ; clk         ; 1.000        ; 0.171      ; 3.231      ;
; -2.072 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|sum_mantissa[7] ; clk          ; clk         ; 1.000        ; 0.171      ; 3.230      ;
; -2.054 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|sum_mantissa[7] ; clk          ; clk         ; 1.000        ; 0.171      ; 3.212      ;
; -2.052 ; fp_adder:uut|B_exp[2]      ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; 0.146      ; 3.185      ;
; -2.038 ; fp_adder:uut|A_exp[2]      ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; 0.146      ; 3.171      ;
; -2.034 ; fp_adder:uut|B_mantissa[1] ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.950      ;
; -2.019 ; fp_adder:uut|B_exp[2]      ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; 0.164      ; 3.170      ;
; -2.019 ; fp_adder:uut|B_exp[2]      ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; 0.164      ; 3.170      ;
; -2.015 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|sum_mantissa[1] ; clk          ; clk         ; 1.000        ; 0.142      ; 3.144      ;
; -2.015 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|sum_mantissa[2] ; clk          ; clk         ; 1.000        ; 0.142      ; 3.144      ;
; -2.015 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|sum_mantissa[4] ; clk          ; clk         ; 1.000        ; 0.142      ; 3.144      ;
; -2.014 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|sum_mantissa[1] ; clk          ; clk         ; 1.000        ; 0.142      ; 3.143      ;
; -2.014 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|sum_mantissa[2] ; clk          ; clk         ; 1.000        ; 0.142      ; 3.143      ;
; -2.014 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|sum_mantissa[4] ; clk          ; clk         ; 1.000        ; 0.142      ; 3.143      ;
; -2.008 ; fp_adder:uut|B_exp[1]      ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; 0.146      ; 3.141      ;
; -2.005 ; fp_adder:uut|A_exp[2]      ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; 0.164      ; 3.156      ;
; -2.005 ; fp_adder:uut|A_exp[2]      ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; 0.164      ; 3.156      ;
; -1.996 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|sum_mantissa[1] ; clk          ; clk         ; 1.000        ; 0.142      ; 3.125      ;
; -1.996 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|sum_mantissa[2] ; clk          ; clk         ; 1.000        ; 0.142      ; 3.125      ;
; -1.996 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|sum_mantissa[4] ; clk          ; clk         ; 1.000        ; 0.142      ; 3.125      ;
; -1.992 ; fp_adder:uut|B_exp[2]      ; fp_adder:uut|sum_mantissa[7] ; clk          ; clk         ; 1.000        ; 0.171      ; 3.150      ;
; -1.978 ; fp_adder:uut|A_exp[2]      ; fp_adder:uut|sum_mantissa[7] ; clk          ; clk         ; 1.000        ; 0.171      ; 3.136      ;
; -1.975 ; fp_adder:uut|B_exp[1]      ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; 0.164      ; 3.126      ;
; -1.975 ; fp_adder:uut|B_exp[1]      ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; 0.164      ; 3.126      ;
; -1.957 ; fp_adder:uut|B_mantissa[1] ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.891      ;
; -1.956 ; fp_adder:uut|B_mantissa[1] ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.890      ;
; -1.953 ; fp_adder:uut|B_mantissa[3] ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.869      ;
; -1.951 ; fp_adder:uut|A_exp[3]      ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; 0.146      ; 3.084      ;
; -1.948 ; fp_adder:uut|B_exp[1]      ; fp_adder:uut|sum_mantissa[7] ; clk          ; clk         ; 1.000        ; 0.171      ; 3.106      ;
; -1.946 ; fp_adder:uut|A_mantissa[6] ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.871      ;
; -1.934 ; fp_adder:uut|B_exp[2]      ; fp_adder:uut|sum_mantissa[1] ; clk          ; clk         ; 1.000        ; 0.142      ; 3.063      ;
; -1.934 ; fp_adder:uut|B_exp[2]      ; fp_adder:uut|sum_mantissa[2] ; clk          ; clk         ; 1.000        ; 0.142      ; 3.063      ;
; -1.934 ; fp_adder:uut|B_exp[2]      ; fp_adder:uut|sum_mantissa[4] ; clk          ; clk         ; 1.000        ; 0.142      ; 3.063      ;
; -1.931 ; fp_adder:uut|B_mantissa[1] ; fp_adder:uut|sum_mantissa[4] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.843      ;
; -1.930 ; fp_adder:uut|B_mantissa[1] ; fp_adder:uut|sum_mantissa[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.842      ;
; -1.920 ; fp_adder:uut|A_exp[2]      ; fp_adder:uut|sum_mantissa[1] ; clk          ; clk         ; 1.000        ; 0.142      ; 3.049      ;
; -1.920 ; fp_adder:uut|A_exp[2]      ; fp_adder:uut|sum_mantissa[2] ; clk          ; clk         ; 1.000        ; 0.142      ; 3.049      ;
; -1.920 ; fp_adder:uut|A_exp[2]      ; fp_adder:uut|sum_mantissa[4] ; clk          ; clk         ; 1.000        ; 0.142      ; 3.049      ;
; -1.919 ; fp_adder:uut|A_exp[2]      ; fp_adder:uut|A_mantissa[1]   ; clk          ; clk         ; 1.000        ; 0.155      ; 3.061      ;
; -1.918 ; fp_adder:uut|A_exp[3]      ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; 0.164      ; 3.069      ;
; -1.918 ; fp_adder:uut|A_exp[3]      ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; 0.164      ; 3.069      ;
; -1.917 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|A_mantissa[1]   ; clk          ; clk         ; 1.000        ; 0.155      ; 3.059      ;
; -1.910 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|B_mantissa[0]   ; clk          ; clk         ; 1.000        ; 0.159      ; 3.056      ;
; -1.910 ; fp_adder:uut|A_mantissa[0] ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.837      ;
; -1.910 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|A_mantissa[1]   ; clk          ; clk         ; 1.000        ; 0.155      ; 3.052      ;
; -1.908 ; fp_adder:uut|B_mantissa[2] ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; -0.083     ; 2.812      ;
; -1.898 ; fp_adder:uut|B_mantissa[1] ; fp_adder:uut|sum_mantissa[7] ; clk          ; clk         ; 1.000        ; -0.046     ; 2.839      ;
; -1.891 ; fp_adder:uut|A_exp[3]      ; fp_adder:uut|sum_mantissa[7] ; clk          ; clk         ; 1.000        ; 0.171      ; 3.049      ;
; -1.890 ; fp_adder:uut|B_exp[1]      ; fp_adder:uut|sum_mantissa[1] ; clk          ; clk         ; 1.000        ; 0.142      ; 3.019      ;
; -1.890 ; fp_adder:uut|B_exp[1]      ; fp_adder:uut|sum_mantissa[2] ; clk          ; clk         ; 1.000        ; 0.142      ; 3.019      ;
; -1.890 ; fp_adder:uut|B_exp[1]      ; fp_adder:uut|sum_mantissa[4] ; clk          ; clk         ; 1.000        ; 0.142      ; 3.019      ;
; -1.889 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|A_mantissa[0]   ; clk          ; clk         ; 1.000        ; 0.159      ; 3.035      ;
; -1.886 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|A_mantissa[2]   ; clk          ; clk         ; 1.000        ; 0.159      ; 3.032      ;
; -1.883 ; fp_adder:uut|B_mantissa[1] ; fp_adder:uut|sum_mantissa[8] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.798      ;
; -1.883 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|A_mantissa[1]   ; clk          ; clk         ; 1.000        ; 0.155      ; 3.025      ;
; -1.881 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|B_mantissa[0]   ; clk          ; clk         ; 1.000        ; 0.159      ; 3.027      ;
; -1.876 ; fp_adder:uut|B_mantissa[3] ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.810      ;
; -1.876 ; fp_adder:uut|A_mantissa[4] ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.801      ;
; -1.875 ; fp_adder:uut|A_mantissa[6] ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.818      ;
; -1.875 ; fp_adder:uut|B_mantissa[3] ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.809      ;
; -1.874 ; fp_adder:uut|A_mantissa[6] ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.817      ;
; -1.857 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|B_mantissa[2]   ; clk          ; clk         ; 1.000        ; 0.181      ; 3.025      ;
; -1.856 ; fp_adder:uut|B_exp[0]      ; fp_adder:uut|A_mantissa[8]   ; clk          ; clk         ; 1.000        ; 0.159      ; 3.002      ;
; -1.854 ; fp_adder:uut|A_exp[4]      ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; 0.146      ; 2.987      ;
; -1.853 ; fp_adder:uut|B_mantissa[1] ; fp_adder:uut|sum_mantissa[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.765      ;
; -1.851 ; fp_adder:uut|B_exp[1]      ; fp_adder:uut|A_mantissa[0]   ; clk          ; clk         ; 1.000        ; 0.159      ; 2.997      ;
; -1.850 ; fp_adder:uut|B_mantissa[4] ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.768      ;
; -1.850 ; fp_adder:uut|B_mantissa[3] ; fp_adder:uut|sum_mantissa[4] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.762      ;
; -1.849 ; fp_adder:uut|B_mantissa[3] ; fp_adder:uut|sum_mantissa[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.761      ;
; -1.848 ; fp_adder:uut|B_exp[1]      ; fp_adder:uut|A_mantissa[2]   ; clk          ; clk         ; 1.000        ; 0.159      ; 2.994      ;
; -1.848 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|A_mantissa[0]   ; clk          ; clk         ; 1.000        ; 0.159      ; 2.994      ;
; -1.847 ; fp_adder:uut|A_mantissa[6] ; fp_adder:uut|sum_mantissa[2] ; clk          ; clk         ; 1.000        ; -0.066     ; 2.768      ;
; -1.847 ; fp_adder:uut|A_exp[2]      ; fp_adder:uut|A_mantissa[0]   ; clk          ; clk         ; 1.000        ; 0.159      ; 2.993      ;
; -1.846 ; fp_adder:uut|A_mantissa[6] ; fp_adder:uut|sum_mantissa[4] ; clk          ; clk         ; 1.000        ; -0.066     ; 2.767      ;
; -1.845 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|A_mantissa[2]   ; clk          ; clk         ; 1.000        ; 0.159      ; 2.991      ;
; -1.844 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|B_mantissa[6]   ; clk          ; clk         ; 1.000        ; 0.169      ; 3.000      ;
; -1.844 ; fp_adder:uut|A_exp[2]      ; fp_adder:uut|A_mantissa[2]   ; clk          ; clk         ; 1.000        ; 0.159      ; 2.990      ;
; -1.843 ; fp_adder:uut|B_mantissa[7] ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.759      ;
; -1.842 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|sum_mantissa[0] ; clk          ; clk         ; 1.000        ; 0.145      ; 2.974      ;
; -1.841 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|A_mantissa[0]   ; clk          ; clk         ; 1.000        ; 0.159      ; 2.987      ;
; -1.841 ; fp_adder:uut|A_exp[0]      ; fp_adder:uut|sum_mantissa[0] ; clk          ; clk         ; 1.000        ; 0.145      ; 2.973      ;
; -1.840 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|B_mantissa[4]   ; clk          ; clk         ; 1.000        ; 0.169      ; 2.996      ;
; -1.839 ; fp_adder:uut|A_mantissa[0] ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.784      ;
; -1.838 ; fp_adder:uut|A_exp[1]      ; fp_adder:uut|A_mantissa[2]   ; clk          ; clk         ; 1.000        ; 0.159      ; 2.984      ;
; -1.838 ; fp_adder:uut|A_mantissa[0] ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.783      ;
; -1.837 ; fp_adder:uut|A_mantissa[2] ; fp_adder:uut|sum_mantissa[5] ; clk          ; clk         ; 1.000        ; -0.060     ; 2.764      ;
; -1.834 ; fp_adder:uut|B_mantissa[2] ; fp_adder:uut|sum_mantissa[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.756      ;
; -1.833 ; fp_adder:uut|A_exp[3]      ; fp_adder:uut|sum_mantissa[1] ; clk          ; clk         ; 1.000        ; 0.142      ; 2.962      ;
; -1.833 ; fp_adder:uut|A_exp[3]      ; fp_adder:uut|sum_mantissa[2] ; clk          ; clk         ; 1.000        ; 0.142      ; 2.962      ;
; -1.833 ; fp_adder:uut|A_exp[3]      ; fp_adder:uut|sum_mantissa[4] ; clk          ; clk         ; 1.000        ; 0.142      ; 2.962      ;
; -1.833 ; fp_adder:uut|B_mantissa[2] ; fp_adder:uut|sum_mantissa[6] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.755      ;
+--------+----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.176 ; fp_adder:uut|A_mantissa[7]         ; fp_adder:uut|A_mantissa[7]         ; clk          ; clk         ; 0.000        ; 0.047      ; 0.307      ;
; 0.177 ; fp_adder:uut|B_mantissa[8]         ; fp_adder:uut|B_mantissa[8]         ; clk          ; clk         ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; fp_adder:uut|A_mantissa[8]         ; fp_adder:uut|A_mantissa[8]         ; clk          ; clk         ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; fp_adder:uut|A_mantissa[1]         ; fp_adder:uut|A_mantissa[1]         ; clk          ; clk         ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; fp_adder:uut|state.NORMALIZE_STATE ; fp_adder:uut|state.NORMALIZE_STATE ; clk          ; clk         ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; fp_adder:uut|state.WAIT_STATE      ; fp_adder:uut|state.WAIT_STATE      ; clk          ; clk         ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; fp_adder:uut|done                  ; fp_adder:uut|done                  ; clk          ; clk         ; 0.000        ; 0.046      ; 0.307      ;
; 0.178 ; fp_adder:uut|sum_mantissa[9]       ; fp_adder:uut|sum_mantissa[9]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp_adder:uut|sum_mantissa[0]       ; fp_adder:uut|sum_mantissa[0]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.275 ; fp_adder:uut|state.OUTPUT_STATE    ; fp_adder:uut|done                  ; clk          ; clk         ; 0.000        ; 0.046      ; 0.405      ;
; 0.280 ; fp_adder:uut|state.OUTPUT_STATE    ; fp_adder:uut|state.WAIT_STATE      ; clk          ; clk         ; 0.000        ; 0.046      ; 0.410      ;
; 0.281 ; fp_adder:uut|sum_exp[6]            ; fp_adder:uut|sum[14]               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.403      ;
; 0.284 ; fp_adder:uut|sum_exp[1]            ; fp_adder:uut|sum[9]                ; clk          ; clk         ; 0.000        ; 0.038      ; 0.406      ;
; 0.315 ; B_reg[3]                           ; fp_adder:uut|B_mantissa[3]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.460      ;
; 0.327 ; B_reg[13]                          ; fp_adder:uut|B_exp[5]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.451      ;
; 0.333 ; A_reg[13]                          ; fp_adder:uut|A_exp[5]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.457      ;
; 0.343 ; A_reg[8]                           ; fp_adder:uut|A_exp[0]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.467      ;
; 0.361 ; fp_adder:uut|B_mantissa[3]         ; fp_adder:uut|B_mantissa[3]         ; clk          ; clk         ; 0.000        ; 0.047      ; 0.492      ;
; 0.368 ; fp_adder:uut|state.ADDITION_STATE  ; fp_adder:uut|state.NORMALIZE_STATE ; clk          ; clk         ; 0.000        ; 0.046      ; 0.498      ;
; 0.369 ; fp_adder:uut|sum_exp[2]            ; fp_adder:uut|sum[10]               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.491      ;
; 0.370 ; fp_adder:uut|sum_exp[4]            ; fp_adder:uut|sum[12]               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.492      ;
; 0.373 ; A_reg[6]                           ; fp_adder:uut|A_mantissa[6]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.518      ;
; 0.373 ; A_reg[2]                           ; fp_adder:uut|A_mantissa[2]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.518      ;
; 0.374 ; B_reg[6]                           ; fp_adder:uut|B_mantissa[6]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.519      ;
; 0.374 ; B_reg[4]                           ; fp_adder:uut|B_mantissa[4]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.519      ;
; 0.374 ; A_reg[4]                           ; fp_adder:uut|A_mantissa[4]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.519      ;
; 0.374 ; fp_adder:uut|sum_sgn               ; fp_adder:uut|sum[15]               ; clk          ; clk         ; 0.000        ; -0.141     ; 0.317      ;
; 0.375 ; A_reg[3]                           ; fp_adder:uut|A_mantissa[3]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.520      ;
; 0.381 ; fp_adder:uut|sum_exp[0]            ; fp_adder:uut|sum[8]                ; clk          ; clk         ; 0.000        ; 0.038      ; 0.503      ;
; 0.401 ; B_reg[2]                           ; fp_adder:uut|B_mantissa[2]         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.559      ;
; 0.406 ; fp_adder:uut|state.NORMALIZE_STATE ; fp_adder:uut|sum_mantissa[5]       ; clk          ; clk         ; 0.000        ; 0.025      ; 0.515      ;
; 0.410 ; A_reg[15]                          ; fp_adder:uut|A_sgn                 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.534      ;
; 0.413 ; A_reg[5]                           ; fp_adder:uut|A_mantissa[5]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.558      ;
; 0.414 ; B_reg[7]                           ; fp_adder:uut|B_mantissa[7]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.559      ;
; 0.414 ; B_reg[0]                           ; fp_adder:uut|B_mantissa[0]         ; clk          ; clk         ; 0.000        ; 0.060      ; 0.558      ;
; 0.415 ; A_reg[0]                           ; fp_adder:uut|A_mantissa[0]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.560      ;
; 0.419 ; fp_adder:uut|sum_mantissa[8]       ; fp_adder:uut|sum_mantissa[0]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.548      ;
; 0.420 ; fp_adder:uut|sum_mantissa[2]       ; fp_adder:uut|sum_mantissa[1]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.549      ;
; 0.429 ; A_reg[10]                          ; fp_adder:uut|A_exp[2]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.553      ;
; 0.431 ; B_reg[11]                          ; fp_adder:uut|B_exp[3]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.555      ;
; 0.441 ; B_reg[9]                           ; fp_adder:uut|B_exp[1]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.565      ;
; 0.441 ; B_reg[10]                          ; fp_adder:uut|B_exp[2]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.565      ;
; 0.442 ; B_reg[1]                           ; fp_adder:uut|B_mantissa[1]         ; clk          ; clk         ; 0.000        ; 0.061      ; 0.587      ;
; 0.443 ; A_reg[1]                           ; fp_adder:uut|A_mantissa[1]         ; clk          ; clk         ; 0.000        ; 0.060      ; 0.587      ;
; 0.454 ; fp_adder:uut|sum_mantissa[1]       ; fp_adder:uut|sum[1]                ; clk          ; clk         ; 0.000        ; -0.140     ; 0.398      ;
; 0.460 ; fp_adder:uut|B_mantissa[1]         ; fp_adder:uut|B_mantissa[1]         ; clk          ; clk         ; 0.000        ; 0.047      ; 0.591      ;
; 0.463 ; fp_adder:uut|B_mantissa[7]         ; fp_adder:uut|B_mantissa[7]         ; clk          ; clk         ; 0.000        ; 0.047      ; 0.594      ;
; 0.469 ; fp_adder:uut|A_mantissa[2]         ; fp_adder:uut|A_mantissa[2]         ; clk          ; clk         ; 0.000        ; 0.047      ; 0.600      ;
; 0.470 ; fp_adder:uut|sum_sgn               ; fp_adder:uut|sum_sgn               ; clk          ; clk         ; 0.000        ; 0.045      ; 0.599      ;
; 0.481 ; fp_adder:uut|sum_mantissa[8]       ; fp_adder:uut|sum_mantissa[8]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.610      ;
; 0.491 ; fp_adder:uut|state.NORMALIZE_STATE ; fp_adder:uut|sum_mantissa[7]       ; clk          ; clk         ; 0.000        ; 0.050      ; 0.625      ;
; 0.491 ; fp_adder:uut|sum_exp[3]            ; fp_adder:uut|sum[11]               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.613      ;
; 0.494 ; fp_adder:uut|sum_exp[5]            ; fp_adder:uut|sum[13]               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.616      ;
; 0.498 ; fp_adder:uut|sum_mantissa[9]       ; fp_adder:uut|sum_mantissa[0]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.627      ;
; 0.502 ; fp_adder:uut|state.NORMALIZE_STATE ; fp_adder:uut|sum_mantissa[3]       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.629      ;
; 0.503 ; fp_adder:uut|state.NORMALIZE_STATE ; fp_adder:uut|sum_mantissa[6]       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.630      ;
; 0.518 ; A_reg[12]                          ; fp_adder:uut|A_exp[4]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.642      ;
; 0.543 ; B_reg[15]                          ; fp_adder:uut|B_sgn                 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.667      ;
; 0.546 ; fp_adder:uut|sum_mantissa[0]       ; fp_adder:uut|sum[0]                ; clk          ; clk         ; 0.000        ; -0.154     ; 0.476      ;
; 0.548 ; fp_adder:uut|B_mantissa[4]         ; fp_adder:uut|B_mantissa[4]         ; clk          ; clk         ; 0.000        ; 0.046      ; 0.678      ;
; 0.558 ; fp_adder:uut|A_mantissa[5]         ; fp_adder:uut|A_mantissa[5]         ; clk          ; clk         ; 0.000        ; 0.047      ; 0.689      ;
; 0.565 ; fp_adder:uut|A_mantissa[6]         ; fp_adder:uut|A_mantissa[6]         ; clk          ; clk         ; 0.000        ; 0.047      ; 0.696      ;
; 0.566 ; fp_adder:uut|A_mantissa[0]         ; fp_adder:uut|A_mantissa[0]         ; clk          ; clk         ; 0.000        ; 0.047      ; 0.697      ;
; 0.567 ; fp_adder:uut|B_mantissa[2]         ; fp_adder:uut|B_mantissa[2]         ; clk          ; clk         ; 0.000        ; 0.048      ; 0.699      ;
; 0.584 ; fp_adder:uut|A_mantissa[4]         ; fp_adder:uut|A_mantissa[4]         ; clk          ; clk         ; 0.000        ; 0.047      ; 0.715      ;
; 0.586 ; fp_adder:uut|B_exp[0]              ; fp_adder:uut|B_mantissa[2]         ; clk          ; clk         ; 0.000        ; 0.267      ; 0.937      ;
; 0.587 ; fp_adder:uut|sum_mantissa[5]       ; fp_adder:uut|sum_mantissa[4]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.712      ;
; 0.589 ; fp_adder:uut|state.OUTPUT_STATE    ; fp_adder:uut|state.OUTPUT_STATE    ; clk          ; clk         ; 0.000        ; 0.046      ; 0.719      ;
; 0.594 ; fp_adder:uut|A_exp[3]              ; fp_adder:uut|sum_exp[3]            ; clk          ; clk         ; 0.000        ; 0.032      ; 0.710      ;
; 0.611 ; A_reg[7]                           ; fp_adder:uut|A_mantissa[7]         ; clk          ; clk         ; 0.000        ; 0.067      ; 0.762      ;
; 0.619 ; fp_adder:uut|sum_mantissa[1]       ; fp_adder:uut|sum_mantissa[2]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.748      ;
; 0.621 ; fp_adder:uut|sum_mantissa[4]       ; fp_adder:uut|sum_mantissa[3]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.773      ;
; 0.634 ; fp_adder:uut|sum_mantissa[5]       ; fp_adder:uut|sum[5]                ; clk          ; clk         ; 0.000        ; -0.144     ; 0.574      ;
; 0.641 ; fp_adder:uut|sum_mantissa[2]       ; fp_adder:uut|sum[2]                ; clk          ; clk         ; 0.000        ; -0.136     ; 0.589      ;
; 0.645 ; fp_adder:uut|state.NORMALIZE_STATE ; fp_adder:uut|sum_mantissa[1]       ; clk          ; clk         ; 0.000        ; 0.020      ; 0.749      ;
; 0.647 ; fp_adder:uut|sum_mantissa[6]       ; fp_adder:uut|sum_mantissa[5]       ; clk          ; clk         ; 0.000        ; 0.028      ; 0.759      ;
; 0.649 ; fp_adder:uut|sum_mantissa[3]       ; fp_adder:uut|sum_mantissa[2]       ; clk          ; clk         ; 0.000        ; 0.023      ; 0.756      ;
; 0.650 ; fp_adder:uut|sum_mantissa[3]       ; fp_adder:uut|sum[3]                ; clk          ; clk         ; 0.000        ; -0.158     ; 0.576      ;
; 0.650 ; fp_adder:uut|state.NORMALIZE_STATE ; fp_adder:uut|sum_mantissa[2]       ; clk          ; clk         ; 0.000        ; 0.020      ; 0.754      ;
; 0.651 ; fp_adder:uut|state.NORMALIZE_STATE ; fp_adder:uut|sum_mantissa[4]       ; clk          ; clk         ; 0.000        ; 0.020      ; 0.755      ;
; 0.653 ; A_reg[9]                           ; fp_adder:uut|A_exp[1]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.777      ;
; 0.654 ; fp_adder:uut|sum_mantissa[7]       ; fp_adder:uut|sum_mantissa[6]       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.777      ;
; 0.658 ; B_reg[5]                           ; fp_adder:uut|B_mantissa[5]         ; clk          ; clk         ; 0.000        ; 0.046      ; 0.788      ;
; 0.666 ; B_reg[14]                          ; fp_adder:uut|B_exp[6]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.790      ;
; 0.669 ; fp_adder:uut|A_mantissa[3]         ; fp_adder:uut|A_mantissa[3]         ; clk          ; clk         ; 0.000        ; 0.047      ; 0.800      ;
; 0.674 ; B_reg[8]                           ; fp_adder:uut|B_exp[0]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.798      ;
; 0.678 ; fp_adder:uut|A_exp[0]              ; fp_adder:uut|B_mantissa[2]         ; clk          ; clk         ; 0.000        ; 0.267      ; 1.029      ;
; 0.694 ; fp_adder:uut|A_mantissa[6]         ; fp_adder:uut|sum_mantissa[6]       ; clk          ; clk         ; 0.000        ; 0.049      ; 0.827      ;
; 0.708 ; fp_adder:uut|state.ALIGN_STATE     ; fp_adder:uut|state.ADDITION_STATE  ; clk          ; clk         ; 0.000        ; 0.032      ; 0.824      ;
; 0.709 ; fp_adder:uut|state.WAIT_STATE      ; fp_adder:uut|A_mantissa[1]         ; clk          ; clk         ; 0.000        ; 0.034      ; 0.827      ;
; 0.713 ; A_reg[14]                          ; fp_adder:uut|A_exp[6]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.837      ;
; 0.716 ; fp_adder:uut|A_exp[4]              ; fp_adder:uut|sum_exp[4]            ; clk          ; clk         ; 0.000        ; 0.032      ; 0.832      ;
; 0.724 ; fp_adder:uut|A_exp[2]              ; fp_adder:uut|sum_exp[2]            ; clk          ; clk         ; 0.000        ; 0.032      ; 0.840      ;
; 0.731 ; fp_adder:uut|state.NORMALIZE_STATE ; fp_adder:uut|state.OUTPUT_STATE    ; clk          ; clk         ; 0.000        ; 0.046      ; 0.861      ;
; 0.734 ; fp_adder:uut|sum_mantissa[9]       ; fp_adder:uut|state.NORMALIZE_STATE ; clk          ; clk         ; 0.000        ; 0.068      ; 0.886      ;
; 0.739 ; B_reg[12]                          ; fp_adder:uut|B_exp[4]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.863      ;
; 0.744 ; fp_adder:uut|sum_mantissa[8]       ; fp_adder:uut|sum_mantissa[7]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.900      ;
; 0.750 ; fp_adder:uut|B_mantissa[8]         ; fp_adder:uut|sum_mantissa[8]       ; clk          ; clk         ; 0.000        ; 0.031      ; 0.865      ;
; 0.754 ; fp_adder:uut|sum_mantissa[2]       ; fp_adder:uut|sum_mantissa[3]       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.906      ;
; 0.755 ; fp_adder:uut|B_exp[3]              ; fp_adder:uut|B_mantissa[2]         ; clk          ; clk         ; 0.000        ; 0.267      ; 1.106      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                               ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_reg[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_reg[10]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_reg[11]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_reg[12]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_reg[13]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_reg[14]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_reg[15]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_reg[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_reg[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_reg[3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_reg[4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_reg[5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_reg[6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_reg[7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_reg[8]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; A_reg[9]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_reg[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_reg[10]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_reg[11]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_reg[12]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_reg[13]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_reg[14]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_reg[15]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_reg[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_reg[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_reg[3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_reg[4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_reg[5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_reg[6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_reg[7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_reg[8]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; B_reg[9]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_exp[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_exp[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_exp[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_exp[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_exp[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_exp[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_exp[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_mantissa[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_mantissa[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_mantissa[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_mantissa[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_mantissa[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_mantissa[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_mantissa[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_mantissa[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_mantissa[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|A_sgn                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_exp[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_exp[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_exp[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_exp[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_exp[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_exp[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_exp[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_mantissa[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_mantissa[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_mantissa[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_mantissa[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_mantissa[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_mantissa[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_mantissa[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_mantissa[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_mantissa[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|B_sgn                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|done                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|state.ADDITION_STATE  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|state.ALIGN_STATE     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|state.NORMALIZE_STATE ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|state.OUTPUT_STATE    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|state.WAIT_STATE      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[10]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[11]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[12]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[13]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[14]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[15]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum[9]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_exp[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_exp[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_exp[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_exp[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_exp[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_exp[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_exp[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_mantissa[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_mantissa[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_mantissa[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; fp_adder:uut|sum_mantissa[3]       ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LoadA        ; clk        ; 1.351 ; 2.035 ; Rise       ; clk             ;
; LoadB        ; clk        ; 1.165 ; 1.777 ; Rise       ; clk             ;
; data_in[*]   ; clk        ; 1.745 ; 2.492 ; Rise       ; clk             ;
;  data_in[0]  ; clk        ; 1.234 ; 1.940 ; Rise       ; clk             ;
;  data_in[1]  ; clk        ; 1.216 ; 1.916 ; Rise       ; clk             ;
;  data_in[2]  ; clk        ; 1.369 ; 2.096 ; Rise       ; clk             ;
;  data_in[3]  ; clk        ; 1.416 ; 2.153 ; Rise       ; clk             ;
;  data_in[4]  ; clk        ; 1.295 ; 2.001 ; Rise       ; clk             ;
;  data_in[5]  ; clk        ; 1.501 ; 2.246 ; Rise       ; clk             ;
;  data_in[6]  ; clk        ; 1.387 ; 2.111 ; Rise       ; clk             ;
;  data_in[7]  ; clk        ; 1.471 ; 2.207 ; Rise       ; clk             ;
;  data_in[8]  ; clk        ; 1.576 ; 2.314 ; Rise       ; clk             ;
;  data_in[9]  ; clk        ; 1.603 ; 2.348 ; Rise       ; clk             ;
;  data_in[10] ; clk        ; 1.566 ; 2.298 ; Rise       ; clk             ;
;  data_in[11] ; clk        ; 1.583 ; 2.317 ; Rise       ; clk             ;
;  data_in[12] ; clk        ; 1.611 ; 2.338 ; Rise       ; clk             ;
;  data_in[13] ; clk        ; 1.494 ; 2.208 ; Rise       ; clk             ;
;  data_in[14] ; clk        ; 1.501 ; 2.230 ; Rise       ; clk             ;
;  data_in[15] ; clk        ; 1.745 ; 2.492 ; Rise       ; clk             ;
; reset        ; clk        ; 2.543 ; 3.237 ; Rise       ; clk             ;
; start        ; clk        ; 2.687 ; 3.511 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LoadA        ; clk        ; -1.038 ; -1.697 ; Rise       ; clk             ;
; LoadB        ; clk        ; -0.694 ; -1.299 ; Rise       ; clk             ;
; data_in[*]   ; clk        ; -0.935 ; -1.620 ; Rise       ; clk             ;
;  data_in[0]  ; clk        ; -0.974 ; -1.668 ; Rise       ; clk             ;
;  data_in[1]  ; clk        ; -0.956 ; -1.642 ; Rise       ; clk             ;
;  data_in[2]  ; clk        ; -0.935 ; -1.620 ; Rise       ; clk             ;
;  data_in[3]  ; clk        ; -0.987 ; -1.683 ; Rise       ; clk             ;
;  data_in[4]  ; clk        ; -1.009 ; -1.704 ; Rise       ; clk             ;
;  data_in[5]  ; clk        ; -0.945 ; -1.629 ; Rise       ; clk             ;
;  data_in[6]  ; clk        ; -1.004 ; -1.695 ; Rise       ; clk             ;
;  data_in[7]  ; clk        ; -1.102 ; -1.815 ; Rise       ; clk             ;
;  data_in[8]  ; clk        ; -1.325 ; -2.050 ; Rise       ; clk             ;
;  data_in[9]  ; clk        ; -1.352 ; -2.083 ; Rise       ; clk             ;
;  data_in[10] ; clk        ; -1.315 ; -2.034 ; Rise       ; clk             ;
;  data_in[11] ; clk        ; -1.331 ; -2.052 ; Rise       ; clk             ;
;  data_in[12] ; clk        ; -1.357 ; -2.073 ; Rise       ; clk             ;
;  data_in[13] ; clk        ; -1.246 ; -1.948 ; Rise       ; clk             ;
;  data_in[14] ; clk        ; -1.252 ; -1.969 ; Rise       ; clk             ;
;  data_in[15] ; clk        ; -1.486 ; -2.220 ; Rise       ; clk             ;
; reset        ; clk        ; -0.924 ; -1.579 ; Rise       ; clk             ;
; start        ; clk        ; -0.645 ; -1.299 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; done      ; clk        ; 4.720 ; 4.890 ; Rise       ; clk             ;
; sum[*]    ; clk        ; 5.429 ; 5.680 ; Rise       ; clk             ;
;  sum[0]   ; clk        ; 4.720 ; 4.930 ; Rise       ; clk             ;
;  sum[1]   ; clk        ; 4.245 ; 4.383 ; Rise       ; clk             ;
;  sum[2]   ; clk        ; 4.024 ; 4.144 ; Rise       ; clk             ;
;  sum[3]   ; clk        ; 4.318 ; 4.491 ; Rise       ; clk             ;
;  sum[4]   ; clk        ; 4.222 ; 4.363 ; Rise       ; clk             ;
;  sum[5]   ; clk        ; 4.172 ; 4.295 ; Rise       ; clk             ;
;  sum[6]   ; clk        ; 4.565 ; 4.773 ; Rise       ; clk             ;
;  sum[7]   ; clk        ; 4.536 ; 4.721 ; Rise       ; clk             ;
;  sum[8]   ; clk        ; 4.693 ; 4.931 ; Rise       ; clk             ;
;  sum[9]   ; clk        ; 5.286 ; 5.526 ; Rise       ; clk             ;
;  sum[10]  ; clk        ; 4.107 ; 4.256 ; Rise       ; clk             ;
;  sum[11]  ; clk        ; 4.838 ; 5.094 ; Rise       ; clk             ;
;  sum[12]  ; clk        ; 4.679 ; 4.873 ; Rise       ; clk             ;
;  sum[13]  ; clk        ; 4.683 ; 4.897 ; Rise       ; clk             ;
;  sum[14]  ; clk        ; 4.349 ; 4.540 ; Rise       ; clk             ;
;  sum[15]  ; clk        ; 5.429 ; 5.680 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; done      ; clk        ; 4.558 ; 4.722 ; Rise       ; clk             ;
; sum[*]    ; clk        ; 3.890 ; 4.005 ; Rise       ; clk             ;
;  sum[0]   ; clk        ; 4.559 ; 4.761 ; Rise       ; clk             ;
;  sum[1]   ; clk        ; 4.102 ; 4.234 ; Rise       ; clk             ;
;  sum[2]   ; clk        ; 3.890 ; 4.005 ; Rise       ; clk             ;
;  sum[3]   ; clk        ; 4.172 ; 4.338 ; Rise       ; clk             ;
;  sum[4]   ; clk        ; 4.079 ; 4.215 ; Rise       ; clk             ;
;  sum[5]   ; clk        ; 4.032 ; 4.150 ; Rise       ; clk             ;
;  sum[6]   ; clk        ; 4.409 ; 4.609 ; Rise       ; clk             ;
;  sum[7]   ; clk        ; 4.382 ; 4.559 ; Rise       ; clk             ;
;  sum[8]   ; clk        ; 4.531 ; 4.759 ; Rise       ; clk             ;
;  sum[9]   ; clk        ; 5.137 ; 5.370 ; Rise       ; clk             ;
;  sum[10]  ; clk        ; 3.969 ; 4.112 ; Rise       ; clk             ;
;  sum[11]  ; clk        ; 4.671 ; 4.917 ; Rise       ; clk             ;
;  sum[12]  ; clk        ; 4.519 ; 4.705 ; Rise       ; clk             ;
;  sum[13]  ; clk        ; 4.522 ; 4.728 ; Rise       ; clk             ;
;  sum[14]  ; clk        ; 4.202 ; 4.385 ; Rise       ; clk             ;
;  sum[15]  ; clk        ; 5.275 ; 5.517 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.482   ; 0.176 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -5.482   ; 0.176 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -257.301 ; 0.0   ; 0.0      ; 0.0     ; -139.21             ;
;  clk             ; -257.301 ; 0.000 ; N/A      ; N/A     ; -139.210            ;
+------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LoadA        ; clk        ; 2.819 ; 3.162 ; Rise       ; clk             ;
; LoadB        ; clk        ; 2.439 ; 2.750 ; Rise       ; clk             ;
; data_in[*]   ; clk        ; 3.580 ; 4.024 ; Rise       ; clk             ;
;  data_in[0]  ; clk        ; 2.439 ; 2.913 ; Rise       ; clk             ;
;  data_in[1]  ; clk        ; 2.400 ; 2.868 ; Rise       ; clk             ;
;  data_in[2]  ; clk        ; 2.744 ; 3.204 ; Rise       ; clk             ;
;  data_in[3]  ; clk        ; 2.817 ; 3.280 ; Rise       ; clk             ;
;  data_in[4]  ; clk        ; 2.594 ; 3.050 ; Rise       ; clk             ;
;  data_in[5]  ; clk        ; 3.016 ; 3.466 ; Rise       ; clk             ;
;  data_in[6]  ; clk        ; 2.758 ; 3.216 ; Rise       ; clk             ;
;  data_in[7]  ; clk        ; 2.972 ; 3.426 ; Rise       ; clk             ;
;  data_in[8]  ; clk        ; 3.174 ; 3.664 ; Rise       ; clk             ;
;  data_in[9]  ; clk        ; 3.228 ; 3.735 ; Rise       ; clk             ;
;  data_in[10] ; clk        ; 3.140 ; 3.632 ; Rise       ; clk             ;
;  data_in[11] ; clk        ; 3.188 ; 3.686 ; Rise       ; clk             ;
;  data_in[12] ; clk        ; 3.286 ; 3.740 ; Rise       ; clk             ;
;  data_in[13] ; clk        ; 3.032 ; 3.478 ; Rise       ; clk             ;
;  data_in[14] ; clk        ; 3.060 ; 3.538 ; Rise       ; clk             ;
;  data_in[15] ; clk        ; 3.580 ; 4.024 ; Rise       ; clk             ;
; reset        ; clk        ; 5.176 ; 5.598 ; Rise       ; clk             ;
; start        ; clk        ; 5.674 ; 6.075 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LoadA        ; clk        ; -1.038 ; -1.697 ; Rise       ; clk             ;
; LoadB        ; clk        ; -0.694 ; -1.299 ; Rise       ; clk             ;
; data_in[*]   ; clk        ; -0.935 ; -1.620 ; Rise       ; clk             ;
;  data_in[0]  ; clk        ; -0.974 ; -1.668 ; Rise       ; clk             ;
;  data_in[1]  ; clk        ; -0.956 ; -1.642 ; Rise       ; clk             ;
;  data_in[2]  ; clk        ; -0.935 ; -1.620 ; Rise       ; clk             ;
;  data_in[3]  ; clk        ; -0.987 ; -1.683 ; Rise       ; clk             ;
;  data_in[4]  ; clk        ; -1.009 ; -1.704 ; Rise       ; clk             ;
;  data_in[5]  ; clk        ; -0.945 ; -1.629 ; Rise       ; clk             ;
;  data_in[6]  ; clk        ; -1.004 ; -1.695 ; Rise       ; clk             ;
;  data_in[7]  ; clk        ; -1.102 ; -1.815 ; Rise       ; clk             ;
;  data_in[8]  ; clk        ; -1.325 ; -2.050 ; Rise       ; clk             ;
;  data_in[9]  ; clk        ; -1.352 ; -2.083 ; Rise       ; clk             ;
;  data_in[10] ; clk        ; -1.315 ; -2.034 ; Rise       ; clk             ;
;  data_in[11] ; clk        ; -1.331 ; -2.052 ; Rise       ; clk             ;
;  data_in[12] ; clk        ; -1.357 ; -2.073 ; Rise       ; clk             ;
;  data_in[13] ; clk        ; -1.246 ; -1.948 ; Rise       ; clk             ;
;  data_in[14] ; clk        ; -1.252 ; -1.969 ; Rise       ; clk             ;
;  data_in[15] ; clk        ; -1.486 ; -2.220 ; Rise       ; clk             ;
; reset        ; clk        ; -0.924 ; -1.579 ; Rise       ; clk             ;
; start        ; clk        ; -0.645 ; -1.299 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; done      ; clk        ; 9.196  ; 9.155  ; Rise       ; clk             ;
; sum[*]    ; clk        ; 10.003 ; 10.102 ; Rise       ; clk             ;
;  sum[0]   ; clk        ; 9.057  ; 9.018  ; Rise       ; clk             ;
;  sum[1]   ; clk        ; 8.195  ; 8.121  ; Rise       ; clk             ;
;  sum[2]   ; clk        ; 7.712  ; 7.684  ; Rise       ; clk             ;
;  sum[3]   ; clk        ; 8.304  ; 8.331  ; Rise       ; clk             ;
;  sum[4]   ; clk        ; 8.161  ; 8.095  ; Rise       ; clk             ;
;  sum[5]   ; clk        ; 7.994  ; 7.933  ; Rise       ; clk             ;
;  sum[6]   ; clk        ; 8.781  ; 8.763  ; Rise       ; clk             ;
;  sum[7]   ; clk        ; 8.761  ; 8.706  ; Rise       ; clk             ;
;  sum[8]   ; clk        ; 9.088  ; 9.123  ; Rise       ; clk             ;
;  sum[9]   ; clk        ; 9.694  ; 9.799  ; Rise       ; clk             ;
;  sum[10]  ; clk        ; 7.830  ; 7.882  ; Rise       ; clk             ;
;  sum[11]  ; clk        ; 9.315  ; 9.360  ; Rise       ; clk             ;
;  sum[12]  ; clk        ; 9.021  ; 8.971  ; Rise       ; clk             ;
;  sum[13]  ; clk        ; 9.020  ; 8.999  ; Rise       ; clk             ;
;  sum[14]  ; clk        ; 8.363  ; 8.381  ; Rise       ; clk             ;
;  sum[15]  ; clk        ; 10.003 ; 10.102 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; done      ; clk        ; 4.558 ; 4.722 ; Rise       ; clk             ;
; sum[*]    ; clk        ; 3.890 ; 4.005 ; Rise       ; clk             ;
;  sum[0]   ; clk        ; 4.559 ; 4.761 ; Rise       ; clk             ;
;  sum[1]   ; clk        ; 4.102 ; 4.234 ; Rise       ; clk             ;
;  sum[2]   ; clk        ; 3.890 ; 4.005 ; Rise       ; clk             ;
;  sum[3]   ; clk        ; 4.172 ; 4.338 ; Rise       ; clk             ;
;  sum[4]   ; clk        ; 4.079 ; 4.215 ; Rise       ; clk             ;
;  sum[5]   ; clk        ; 4.032 ; 4.150 ; Rise       ; clk             ;
;  sum[6]   ; clk        ; 4.409 ; 4.609 ; Rise       ; clk             ;
;  sum[7]   ; clk        ; 4.382 ; 4.559 ; Rise       ; clk             ;
;  sum[8]   ; clk        ; 4.531 ; 4.759 ; Rise       ; clk             ;
;  sum[9]   ; clk        ; 5.137 ; 5.370 ; Rise       ; clk             ;
;  sum[10]  ; clk        ; 3.969 ; 4.112 ; Rise       ; clk             ;
;  sum[11]  ; clk        ; 4.671 ; 4.917 ; Rise       ; clk             ;
;  sum[12]  ; clk        ; 4.519 ; 4.705 ; Rise       ; clk             ;
;  sum[13]  ; clk        ; 4.522 ; 4.728 ; Rise       ; clk             ;
;  sum[14]  ; clk        ; 4.202 ; 4.385 ; Rise       ; clk             ;
;  sum[15]  ; clk        ; 5.275 ; 5.517 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; done          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[8]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[9]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[10]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[11]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[12]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[13]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[14]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sum[15]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LoadB                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LoadA                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sum[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sum[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sum[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sum[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sum[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sum[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sum[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sum[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sum[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sum[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; sum[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sum[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sum[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sum[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sum[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sum[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sum[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sum[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sum[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sum[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sum[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sum[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sum[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sum[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sum[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sum[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; sum[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sum[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sum[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sum[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sum[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sum[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sum[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sum[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sum[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sum[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sum[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sum[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sum[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sum[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sum[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sum[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; sum[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sum[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sum[12]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sum[13]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sum[14]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sum[15]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 16102    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 16102    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 208   ; 208  ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Feb 03 20:46:00 2025
Info: Command: quartus_sta floatingPointAdder -c floatingPointAdder
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'floatingPointAdder.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.482
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.482      -257.301 clk 
Info (332146): Worst-case hold slack is 0.387
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.387         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -139.210 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.964
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.964      -228.562 clk 
Info (332146): Worst-case hold slack is 0.341
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.341         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -139.210 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.133
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.133       -88.140 clk 
Info (332146): Worst-case hold slack is 0.176
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.176         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -116.446 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4668 megabytes
    Info: Processing ended: Mon Feb 03 20:46:05 2025
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:02


