TimeQuest Timing Analyzer report for Multiciclo
Thu Dec 13 18:17:18 2018
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_rom'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_rom'
 15. Slow Model Minimum Pulse Width: 'clk_rom'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'clk_rom'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'clk_rom'
 32. Fast Model Minimum Pulse Width: 'clk_rom'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; Multiciclo                                       ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C70F896C6                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 3           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-3 processors         ; < 0.1%      ;
;     4-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_rom    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_rom } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 67.19 MHz  ; 67.19 MHz       ; clk        ;                                                       ;
; 343.17 MHz ; 200.0 MHz       ; clk_rom    ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -13.884 ; -1719.471     ;
; clk_rom ; -3.689  ; -222.777      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.524 ; 0.000         ;
; clk_rom ; 1.179 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -730.480            ;
+---------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                       ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -13.884 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.917     ;
; -13.884 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.917     ;
; -13.884 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.917     ;
; -13.846 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.005      ; 14.887     ;
; -13.823 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.002      ; 14.861     ;
; -13.823 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.002      ; 14.861     ;
; -13.797 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.003      ; 14.836     ;
; -13.797 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.003      ; 14.836     ;
; -13.797 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.003      ; 14.836     ;
; -13.786 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.819     ;
; -13.786 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.819     ;
; -13.786 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.819     ;
; -13.785 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.818     ;
; -13.778 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.811     ;
; -13.778 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.811     ;
; -13.778 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.811     ;
; -13.748 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.005      ; 14.789     ;
; -13.740 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.005      ; 14.781     ;
; -13.725 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.002      ; 14.763     ;
; -13.725 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.002      ; 14.763     ;
; -13.717 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.002      ; 14.755     ;
; -13.717 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.002      ; 14.755     ;
; -13.699 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.003      ; 14.738     ;
; -13.699 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.003      ; 14.738     ;
; -13.699 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.003      ; 14.738     ;
; -13.691 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.003      ; 14.730     ;
; -13.691 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.003      ; 14.730     ;
; -13.691 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.003      ; 14.730     ;
; -13.687 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.720     ;
; -13.679 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.712     ;
; -13.673 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.705     ;
; -13.673 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.705     ;
; -13.673 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.705     ;
; -13.670 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.703     ;
; -13.670 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.703     ;
; -13.670 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.703     ;
; -13.645 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.677     ;
; -13.645 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.677     ;
; -13.645 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.677     ;
; -13.635 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.004      ; 14.675     ;
; -13.632 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.005      ; 14.673     ;
; -13.624 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.656     ;
; -13.624 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.656     ;
; -13.624 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.656     ;
; -13.622 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.004      ; 14.662     ;
; -13.619 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.651     ;
; -13.619 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.651     ;
; -13.619 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.651     ;
; -13.612 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.001      ; 14.649     ;
; -13.612 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.001      ; 14.649     ;
; -13.609 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.002      ; 14.647     ;
; -13.609 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.002      ; 14.647     ;
; -13.607 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.004      ; 14.647     ;
; -13.603 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.008      ; 14.647     ;
; -13.598 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.007      ; 14.641     ;
; -13.586 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.624     ;
; -13.586 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.624     ;
; -13.586 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.624     ;
; -13.586 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.004      ; 14.626     ;
; -13.585 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.005      ; 14.626     ;
; -13.584 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.001      ; 14.621     ;
; -13.584 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.001      ; 14.621     ;
; -13.583 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.003      ; 14.622     ;
; -13.583 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.003      ; 14.622     ;
; -13.583 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.003      ; 14.622     ;
; -13.581 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.004      ; 14.621     ;
; -13.580 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.003      ; 14.619     ;
; -13.574 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.606     ;
; -13.571 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.604     ;
; -13.566 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.599     ;
; -13.566 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.599     ;
; -13.566 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.599     ;
; -13.563 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.001      ; 14.600     ;
; -13.563 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.001      ; 14.600     ;
; -13.561 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.594     ;
; -13.561 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.594     ;
; -13.561 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.594     ;
; -13.558 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.596     ;
; -13.558 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.596     ;
; -13.558 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.596     ;
; -13.558 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.001      ; 14.595     ;
; -13.558 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.001      ; 14.595     ;
; -13.546 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.578     ;
; -13.537 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.575     ;
; -13.537 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.575     ;
; -13.537 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.575     ;
; -13.534 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.566     ;
; -13.534 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.566     ;
; -13.532 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.570     ;
; -13.532 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.570     ;
; -13.532 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.570     ;
; -13.530 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.001     ; 14.565     ;
; -13.530 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.001     ; 14.565     ;
; -13.528 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.004      ; 14.568     ;
; -13.528 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.005      ; 14.569     ;
; -13.525 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.001      ; 14.562     ;
; -13.525 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.001      ; 14.562     ;
; -13.525 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.004     ; 14.557     ;
; -13.524 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.004      ; 14.564     ;
; -13.523 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.554     ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_rom'                                                                                                                                                                                                            ;
+--------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.689 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 4.698      ;
; -3.684 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 4.693      ;
; -3.680 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 4.689      ;
; -3.679 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 4.688      ;
; -3.674 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 4.683      ;
; -3.668 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 4.677      ;
; -3.665 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 4.674      ;
; -3.613 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 4.622      ;
; -3.588 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.599      ;
; -3.583 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.594      ;
; -3.579 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.590      ;
; -3.578 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.589      ;
; -3.573 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.584      ;
; -3.567 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.578      ;
; -3.564 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.575      ;
; -3.541 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.552      ;
; -3.536 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.547      ;
; -3.536 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.547      ;
; -3.534 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 4.543      ;
; -3.532 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.543      ;
; -3.531 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.542      ;
; -3.531 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.542      ;
; -3.530 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 4.539      ;
; -3.527 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.538      ;
; -3.526 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 4.535      ;
; -3.526 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.537      ;
; -3.526 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.537      ;
; -3.521 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.532      ;
; -3.520 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.531      ;
; -3.517 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.528      ;
; -3.515 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 4.524      ;
; -3.515 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.526      ;
; -3.512 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.523      ;
; -3.512 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.523      ;
; -3.505 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.515      ;
; -3.498 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 4.507      ;
; -3.495 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.510      ;
; -3.492 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.507      ;
; -3.484 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.499      ;
; -3.483 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.498      ;
; -3.478 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.493      ;
; -3.475 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.490      ;
; -3.468 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.483      ;
; -3.465 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.476      ;
; -3.460 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.471      ;
; -3.434 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.449      ;
; -3.432 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.449      ;
; -3.423 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.427      ;
; -3.419 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.423      ;
; -3.415 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.419      ;
; -3.412 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.423      ;
; -3.406 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.421      ;
; -3.404 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.419      ;
; -3.404 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.408      ;
; -3.397 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.412      ;
; -3.394 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.409      ;
; -3.392 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.403      ;
; -3.388 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.403      ;
; -3.388 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.399      ;
; -3.387 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.391      ;
; -3.385 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.395      ;
; -3.385 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.402      ;
; -3.384 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.399      ;
; -3.384 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.395      ;
; -3.382 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.397      ;
; -3.382 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.392      ;
; -3.380 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.397      ;
; -3.374 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.384      ;
; -3.373 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.384      ;
; -3.373 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.383      ;
; -3.372 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.387      ;
; -3.368 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.378      ;
; -3.365 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.375      ;
; -3.365 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.376      ;
; -3.360 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.371      ;
; -3.358 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 4.368      ;
; -3.356 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.367      ;
; -3.345 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.356      ;
; -3.343 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 4.352      ;
; -3.343 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.360      ;
; -3.341 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.352      ;
; -3.340 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.357      ;
; -3.340 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.351      ;
; -3.339 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.350      ;
; -3.337 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.348      ;
; -3.336 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.347      ;
; -3.332 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.349      ;
; -3.332 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.343      ;
; -3.331 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.348      ;
; -3.326 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.343      ;
; -3.326 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.337      ;
; -3.323 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.340      ;
; -3.321 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 4.330      ;
; -3.321 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.332      ;
; -3.316 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.333      ;
; -3.315 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 4.324      ;
; -3.309 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.320      ;
; -3.304 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.315      ;
; -3.296 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.313      ;
; -3.293 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 4.310      ;
+--------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                              ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.524 ; breg:bcoreg|breg32_rtl_1_bypass[67]       ; regbuf:rgA|sr_out[28]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgA|sr_out[7]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; regbuf:regULA|sr_out[7]                   ; reg:pc|sr_out[7]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.687 ; reg:ir|sr_out[26]                         ; mips_control:ctr_mips|pstate.jump_ex_st   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.953      ;
; 0.735 ; regbuf:regULA|sr_out[6]                   ; reg:pc|sr_out[6]                          ; clk          ; clk         ; 0.000        ; -0.002     ; 0.999      ;
; 0.738 ; regbuf:regULA|sr_out[20]                  ; reg:pc|sr_out[20]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.004      ;
; 0.764 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.jump_ex_st   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.030      ;
; 0.798 ; regbuf:regULA|sr_out[31]                  ; reg:pc|sr_out[31]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.799 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgB|sr_out[4]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.802 ; regbuf:rdm|sr_out[15]                     ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.803 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgB|sr_out[6]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.827 ; reg:ir|sr_out[18]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.093      ;
; 0.831 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgB|sr_out[2]                      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.096      ;
; 0.831 ; regbuf:regULA|sr_out[17]                  ; reg:pc|sr_out[17]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.832 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgB|sr_out[8]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.098      ;
; 0.837 ; regbuf:regULA|sr_out[3]                   ; reg:pc|sr_out[3]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.103      ;
; 0.848 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgB|sr_out[10]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.114      ;
; 0.860 ; regbuf:regULA|sr_out[0]                   ; reg:pc|sr_out[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.126      ;
; 0.876 ; reg:ir|sr_out[19]                         ; reg:pc|sr_out[21]                         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.143      ;
; 0.921 ; regbuf:regULA|sr_out[31]                  ; breg:bcoreg|breg32_rtl_1_bypass[73]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.187      ;
; 0.938 ; breg:bcoreg|breg32_rtl_1_bypass[63]       ; regbuf:rgA|sr_out[26]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.204      ;
; 0.964 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[15]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.230      ;
; 0.970 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgB|sr_out[3]                      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.235      ;
; 0.974 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgA|sr_out[2]                      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.239      ;
; 0.980 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.246      ;
; 0.990 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.256      ;
; 0.995 ; regbuf:regULA|sr_out[19]                  ; reg:pc|sr_out[19]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.261      ;
; 1.014 ; regbuf:regULA|sr_out[9]                   ; reg:pc|sr_out[9]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.280      ;
; 1.015 ; regbuf:regULA|sr_out[20]                  ; breg:bcoreg|breg32_rtl_1_bypass[51]       ; clk          ; clk         ; 0.000        ; 0.004      ; 1.285      ;
; 1.030 ; breg:bcoreg|breg32_rtl_1_bypass[73]       ; regbuf:rgA|sr_out[31]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.296      ;
; 1.035 ; regbuf:regULA|sr_out[23]                  ; reg:pc|sr_out[23]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.301      ;
; 1.048 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st     ; clk          ; clk         ; 0.000        ; -0.007     ; 1.307      ;
; 1.052 ; reg:ir|sr_out[20]                         ; breg:bcoreg|breg32_rtl_0_bypass[9]        ; clk          ; clk         ; 0.000        ; -0.006     ; 1.312      ;
; 1.056 ; breg:bcoreg|breg32_rtl_1_bypass[67]       ; regbuf:rgB|sr_out[28]                     ; clk          ; clk         ; 0.000        ; -0.009     ; 1.313      ;
; 1.062 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.328      ;
; 1.076 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.342      ;
; 1.084 ; reg:ir|sr_out[18]                         ; reg:pc|sr_out[20]                         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.351      ;
; 1.084 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[31]                         ; clk          ; clk         ; 0.000        ; -0.002     ; 1.348      ;
; 1.088 ; reg:ir|sr_out[21]                         ; reg:pc|sr_out[23]                         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.356      ;
; 1.096 ; regbuf:rdm|sr_out[20]                     ; breg:bcoreg|breg32_rtl_1_bypass[51]       ; clk          ; clk         ; 0.000        ; 0.006      ; 1.368      ;
; 1.111 ; regbuf:rdm|sr_out[17]                     ; breg:bcoreg|breg32_rtl_1_bypass[45]       ; clk          ; clk         ; 0.000        ; 0.006      ; 1.383      ;
; 1.125 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[59]       ; clk          ; clk         ; 0.000        ; 0.008      ; 1.399      ;
; 1.161 ; reg:ir|sr_out[8]                          ; reg:pc|sr_out[10]                         ; clk          ; clk         ; 0.000        ; -0.001     ; 1.426      ;
; 1.169 ; regbuf:regULA|sr_out[5]                   ; reg:pc|sr_out[5]                          ; clk          ; clk         ; 0.000        ; -0.002     ; 1.433      ;
; 1.171 ; breg:bcoreg|breg32_rtl_1_bypass[59]       ; regbuf:rgB|sr_out[24]                     ; clk          ; clk         ; 0.000        ; -0.009     ; 1.428      ;
; 1.192 ; regbuf:rdm|sr_out[14]                     ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.458      ;
; 1.222 ; regbuf:regULA|sr_out[13]                  ; reg:pc|sr_out[13]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.226 ; regbuf:regULA|sr_out[4]                   ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; clk          ; clk         ; 0.000        ; -0.005     ; 1.487      ;
; 1.234 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.rtype_ex_st  ; clk          ; clk         ; 0.000        ; 0.003      ; 1.503      ;
; 1.246 ; regbuf:rdm|sr_out[19]                     ; breg:bcoreg|breg32_rtl_1_bypass[49]       ; clk          ; clk         ; 0.000        ; 0.006      ; 1.518      ;
; 1.250 ; regbuf:regULA|sr_out[27]                  ; reg:pc|sr_out[27]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.516      ;
; 1.255 ; regbuf:rdm|sr_out[27]                     ; breg:bcoreg|breg32_rtl_1_bypass[65]       ; clk          ; clk         ; 0.000        ; 0.006      ; 1.527      ;
; 1.260 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgB|sr_out[9]                      ; clk          ; clk         ; 0.000        ; 0.002      ; 1.528      ;
; 1.262 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgA|sr_out[5]                      ; clk          ; clk         ; 0.000        ; 0.004      ; 1.532      ;
; 1.264 ; regbuf:regULA|sr_out[22]                  ; reg:pc|sr_out[22]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.530      ;
; 1.265 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgA|sr_out[6]                      ; clk          ; clk         ; 0.000        ; 0.004      ; 1.535      ;
; 1.291 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.557      ;
; 1.292 ; regbuf:regULA|sr_out[19]                  ; breg:bcoreg|breg32_rtl_1_bypass[49]       ; clk          ; clk         ; 0.000        ; 0.004      ; 1.562      ;
; 1.296 ; breg:bcoreg|breg32_rtl_1_bypass[71]       ; regbuf:rgA|sr_out[30]                     ; clk          ; clk         ; 0.000        ; 0.004      ; 1.566      ;
; 1.304 ; breg:bcoreg|breg32_rtl_1_bypass[47]       ; regbuf:rgA|sr_out[18]                     ; clk          ; clk         ; 0.000        ; 0.002      ; 1.572      ;
; 1.305 ; breg:bcoreg|breg32_rtl_1_bypass[49]       ; regbuf:rgA|sr_out[19]                     ; clk          ; clk         ; 0.000        ; -0.004     ; 1.567      ;
; 1.308 ; regbuf:regULA|sr_out[8]                   ; reg:pc|sr_out[8]                          ; clk          ; clk         ; 0.000        ; -0.003     ; 1.571      ;
; 1.310 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgA|sr_out[8]                      ; clk          ; clk         ; 0.000        ; -0.003     ; 1.573      ;
; 1.316 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.fetch_st     ; clk          ; clk         ; 0.000        ; -0.004     ; 1.578      ;
; 1.322 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[0]                          ; clk          ; clk         ; 0.000        ; 0.002      ; 1.590      ;
; 1.329 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgA|sr_out[11]                     ; clk          ; clk         ; 0.000        ; 0.005      ; 1.600      ;
; 1.356 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[49]       ; clk          ; clk         ; 0.000        ; 0.004      ; 1.626      ;
; 1.366 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgA|sr_out[9]                      ; clk          ; clk         ; 0.000        ; -0.006     ; 1.626      ;
; 1.400 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.c_mem_add_st ; clk          ; clk         ; 0.000        ; 0.002      ; 1.668      ;
; 1.404 ; breg:bcoreg|breg32_rtl_1_bypass[69]       ; regbuf:rgA|sr_out[29]                     ; clk          ; clk         ; 0.000        ; 0.011      ; 1.681      ;
; 1.407 ; reg:ir|sr_out[20]                         ; reg:pc|sr_out[22]                         ; clk          ; clk         ; 0.000        ; -0.004     ; 1.669      ;
; 1.447 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[12]                         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.715      ;
; 1.447 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[6]                          ; clk          ; clk         ; 0.000        ; 0.002      ; 1.715      ;
; 1.447 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[10]                         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.715      ;
; 1.447 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[8]                          ; clk          ; clk         ; 0.000        ; 0.002      ; 1.715      ;
; 1.447 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[11]                     ; clk          ; clk         ; 0.000        ; -0.004     ; 1.709      ;
; 1.448 ; reg:ir|sr_out[6]                          ; reg:pc|sr_out[8]                          ; clk          ; clk         ; 0.000        ; 0.003      ; 1.717      ;
; 1.453 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgB|sr_out[13]                     ; clk          ; clk         ; 0.000        ; -0.002     ; 1.717      ;
; 1.479 ; regbuf:rdm|sr_out[24]                     ; breg:bcoreg|breg32_rtl_1_bypass[59]       ; clk          ; clk         ; 0.000        ; 0.010      ; 1.755      ;
; 1.480 ; breg:bcoreg|breg32_rtl_1_bypass[69]       ; regbuf:rgB|sr_out[29]                     ; clk          ; clk         ; 0.000        ; 0.003      ; 1.749      ;
; 1.488 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[16]                         ; clk          ; clk         ; 0.000        ; -0.009     ; 1.745      ;
; 1.494 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgA|sr_out[14]                     ; clk          ; clk         ; 0.000        ; 0.008      ; 1.768      ;
; 1.495 ; regbuf:rdm|sr_out[22]                     ; breg:bcoreg|breg32_rtl_1_bypass[55]       ; clk          ; clk         ; 0.000        ; 0.007      ; 1.768      ;
; 1.496 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[23]                         ; clk          ; clk         ; 0.000        ; -0.004     ; 1.758      ;
; 1.496 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[22]                         ; clk          ; clk         ; 0.000        ; -0.004     ; 1.758      ;
; 1.498 ; reg:ir|sr_out[13]                         ; reg:pc|sr_out[15]                         ; clk          ; clk         ; 0.000        ; 0.009      ; 1.773      ;
; 1.501 ; regbuf:rdm|sr_out[12]                     ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; clk          ; clk         ; 0.000        ; 0.008      ; 1.775      ;
; 1.503 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[19]                         ; clk          ; clk         ; 0.000        ; -0.005     ; 1.764      ;
; 1.503 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[21]                         ; clk          ; clk         ; 0.000        ; -0.005     ; 1.764      ;
; 1.503 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[18]                         ; clk          ; clk         ; 0.000        ; -0.005     ; 1.764      ;
; 1.503 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[20]                         ; clk          ; clk         ; 0.000        ; -0.005     ; 1.764      ;
; 1.510 ; breg:bcoreg|breg32_rtl_1_bypass[61]       ; regbuf:rgA|sr_out[25]                     ; clk          ; clk         ; 0.000        ; -0.002     ; 1.774      ;
; 1.511 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[25]                         ; clk          ; clk         ; 0.000        ; -0.001     ; 1.776      ;
; 1.511 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[16]                         ; clk          ; clk         ; 0.000        ; -0.001     ; 1.776      ;
; 1.519 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgA|sr_out[4]                      ; clk          ; clk         ; 0.000        ; 0.001      ; 1.786      ;
; 1.529 ; breg:bcoreg|breg32_rtl_1_bypass[57]       ; regbuf:rgA|sr_out[23]                     ; clk          ; clk         ; 0.000        ; -0.001     ; 1.794      ;
; 1.530 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgA|sr_out[10]                     ; clk          ; clk         ; 0.000        ; -0.002     ; 1.794      ;
; 1.539 ; regbuf:regULA|sr_out[24]                  ; breg:bcoreg|breg32_rtl_1_bypass[59]       ; clk          ; clk         ; 0.000        ; 0.002      ; 1.807      ;
; 1.541 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgA|sr_out[15]                     ; clk          ; clk         ; 0.000        ; 0.002      ; 1.809      ;
; 1.548 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.jump_ex_st   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.816      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.179 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.464      ;
; 1.431 ; regbuf:rgB|sr_out[3]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.716      ;
; 1.613 ; regbuf:rgB|sr_out[16]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.898      ;
; 1.666 ; reg:pc|sr_out[6]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.952      ;
; 1.749 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 2.028      ;
; 1.762 ; regbuf:rgB|sr_out[19]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 2.046      ;
; 1.906 ; regbuf:rgB|sr_out[31]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.188      ;
; 1.919 ; regbuf:rgB|sr_out[2]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.205      ;
; 1.921 ; regbuf:rgB|sr_out[28]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.207      ;
; 1.937 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.222      ;
; 1.942 ; regbuf:rgB|sr_out[4]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.228      ;
; 1.969 ; reg:pc|sr_out[5]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.255      ;
; 1.981 ; reg:pc|sr_out[6]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.261      ;
; 2.035 ; regbuf:rgB|sr_out[5]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.323      ;
; 2.050 ; reg:pc|sr_out[1]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.330      ;
; 2.062 ; regbuf:rgB|sr_out[6]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.351      ;
; 2.088 ; regbuf:rgB|sr_out[10]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 2.375      ;
; 2.091 ; regbuf:rgB|sr_out[22]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 2.378      ;
; 2.106 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.391      ;
; 2.113 ; reg:pc|sr_out[1]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.393      ;
; 2.144 ; regbuf:rgB|sr_out[2]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.424      ;
; 2.161 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.441      ;
; 2.166 ; regbuf:regULA|sr_out[6]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 2.450      ;
; 2.171 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.456      ;
; 2.198 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 2.477      ;
; 2.199 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.479      ;
; 2.213 ; reg:pc|sr_out[2]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 2.497      ;
; 2.220 ; reg:pc|sr_out[8]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.506      ;
; 2.224 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.504      ;
; 2.225 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 2.504      ;
; 2.233 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.513      ;
; 2.237 ; regbuf:rgB|sr_out[4]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.517      ;
; 2.240 ; reg:ir|sr_out[27]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.522      ;
; 2.241 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 2.520      ;
; 2.254 ; reg:pc|sr_out[2]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.532      ;
; 2.257 ; regbuf:rgB|sr_out[1]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 2.544      ;
; 2.262 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.542      ;
; 2.273 ; reg:pc|sr_out[5]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.553      ;
; 2.321 ; regbuf:rgB|sr_out[30]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.606      ;
; 2.332 ; regbuf:rgB|sr_out[7]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.617      ;
; 2.352 ; regbuf:rgB|sr_out[13]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.650      ;
; 2.354 ; regbuf:rgB|sr_out[24]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.640      ;
; 2.360 ; regbuf:regULA|sr_out[4]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.642      ;
; 2.366 ; regbuf:rgB|sr_out[18]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.651      ;
; 2.366 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.646      ;
; 2.384 ; regbuf:rgB|sr_out[11]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.682      ;
; 2.403 ; regbuf:rgB|sr_out[5]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.691      ;
; 2.406 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.691      ;
; 2.411 ; regbuf:rgB|sr_out[14]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.709      ;
; 2.422 ; regbuf:rgB|sr_out[12]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.710      ;
; 2.422 ; reg:ir|sr_out[27]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.704      ;
; 2.432 ; regbuf:rgB|sr_out[9]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.717      ;
; 2.434 ; regbuf:rgB|sr_out[8]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.719      ;
; 2.434 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.719      ;
; 2.437 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.722      ;
; 2.444 ; regbuf:rgB|sr_out[25]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 2.731      ;
; 2.446 ; regbuf:rgB|sr_out[6]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.735      ;
; 2.454 ; regbuf:rgB|sr_out[10]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 2.735      ;
; 2.466 ; regbuf:rgB|sr_out[2]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.752      ;
; 2.467 ; regbuf:rgB|sr_out[3]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.752      ;
; 2.475 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 2.754      ;
; 2.481 ; regbuf:regULA|sr_out[6]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.759      ;
; 2.485 ; regbuf:regULA|sr_out[4]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 2.761      ;
; 2.496 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.781      ;
; 2.498 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 2.777      ;
; 2.506 ; regbuf:rgB|sr_out[9]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 2.785      ;
; 2.520 ; regbuf:rgB|sr_out[0]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.800      ;
; 2.539 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.819      ;
; 2.548 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.833      ;
; 2.556 ; reg:pc|sr_out[8]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.836      ;
; 2.562 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 2.841      ;
; 2.581 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.866      ;
; 2.599 ; regbuf:regULA|sr_out[5]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 2.883      ;
; 2.627 ; regbuf:rgB|sr_out[8]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 2.906      ;
; 2.642 ; regbuf:rgB|sr_out[21]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 2.929      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 3.243 ; 3.243 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.276 ; -0.276 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 22.278 ; 22.278 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 19.175 ; 19.175 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 19.741 ; 19.741 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 20.863 ; 20.863 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 19.918 ; 19.918 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 19.974 ; 19.974 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 19.128 ; 19.128 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 19.977 ; 19.977 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 20.310 ; 20.310 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 20.956 ; 20.956 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 20.661 ; 20.661 ; Rise       ; clk             ;
;  data[10] ; clk        ; 20.968 ; 20.968 ; Rise       ; clk             ;
;  data[11] ; clk        ; 20.256 ; 20.256 ; Rise       ; clk             ;
;  data[12] ; clk        ; 21.074 ; 21.074 ; Rise       ; clk             ;
;  data[13] ; clk        ; 19.294 ; 19.294 ; Rise       ; clk             ;
;  data[14] ; clk        ; 19.278 ; 19.278 ; Rise       ; clk             ;
;  data[15] ; clk        ; 20.627 ; 20.627 ; Rise       ; clk             ;
;  data[16] ; clk        ; 21.158 ; 21.158 ; Rise       ; clk             ;
;  data[17] ; clk        ; 19.095 ; 19.095 ; Rise       ; clk             ;
;  data[18] ; clk        ; 19.423 ; 19.423 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.430 ; 18.430 ; Rise       ; clk             ;
;  data[20] ; clk        ; 18.976 ; 18.976 ; Rise       ; clk             ;
;  data[21] ; clk        ; 19.618 ; 19.618 ; Rise       ; clk             ;
;  data[22] ; clk        ; 20.085 ; 20.085 ; Rise       ; clk             ;
;  data[23] ; clk        ; 18.369 ; 18.369 ; Rise       ; clk             ;
;  data[24] ; clk        ; 21.763 ; 21.763 ; Rise       ; clk             ;
;  data[25] ; clk        ; 19.040 ; 19.040 ; Rise       ; clk             ;
;  data[26] ; clk        ; 20.580 ; 20.580 ; Rise       ; clk             ;
;  data[27] ; clk        ; 19.585 ; 19.585 ; Rise       ; clk             ;
;  data[28] ; clk        ; 22.278 ; 22.278 ; Rise       ; clk             ;
;  data[29] ; clk        ; 19.132 ; 19.132 ; Rise       ; clk             ;
;  data[30] ; clk        ; 21.148 ; 21.148 ; Rise       ; clk             ;
;  data[31] ; clk        ; 19.703 ; 19.703 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 14.125 ; 14.125 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.012 ; 12.012 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.820 ; 12.820 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 13.335 ; 13.335 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.736 ; 12.736 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 13.003 ; 13.003 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.570 ; 12.570 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.762 ; 11.762 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 13.532 ; 13.532 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 13.840 ; 13.840 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 14.092 ; 14.092 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 13.313 ; 13.313 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.577 ; 12.577 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 13.286 ; 13.286 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.748 ; 12.748 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.607 ; 11.607 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.545 ; 12.545 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.617 ; 11.617 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 13.454 ; 13.454 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 13.381 ; 13.381 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.819 ; 12.819 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 13.209 ; 13.209 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 13.359 ; 13.359 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 13.942 ; 13.942 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 13.175 ; 13.175 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.822 ; 12.822 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 12.878 ; 12.878 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.093 ; 12.093 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.622 ; 12.622 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 14.125 ; 14.125 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 13.227 ; 13.227 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 12.542 ; 12.542 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 13.213 ; 13.213 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 8.443  ; 8.443  ; Rise       ; clk             ;
;  data[0]  ; clk        ; 8.748  ; 8.748  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 10.287 ; 10.287 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 10.423 ; 10.423 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 11.139 ; 11.139 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 9.493  ; 9.493  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 9.484  ; 9.484  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 8.967  ; 8.967  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 10.700 ; 10.700 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 10.391 ; 10.391 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 12.185 ; 12.185 ; Rise       ; clk             ;
;  data[10] ; clk        ; 10.140 ; 10.140 ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.695  ; 9.695  ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.563  ; 9.563  ; Rise       ; clk             ;
;  data[13] ; clk        ; 10.901 ; 10.901 ; Rise       ; clk             ;
;  data[14] ; clk        ; 9.606  ; 9.606  ; Rise       ; clk             ;
;  data[15] ; clk        ; 11.156 ; 11.156 ; Rise       ; clk             ;
;  data[16] ; clk        ; 8.525  ; 8.525  ; Rise       ; clk             ;
;  data[17] ; clk        ; 8.986  ; 8.986  ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.192  ; 9.192  ; Rise       ; clk             ;
;  data[19] ; clk        ; 9.096  ; 9.096  ; Rise       ; clk             ;
;  data[20] ; clk        ; 8.932  ; 8.932  ; Rise       ; clk             ;
;  data[21] ; clk        ; 9.910  ; 9.910  ; Rise       ; clk             ;
;  data[22] ; clk        ; 10.004 ; 10.004 ; Rise       ; clk             ;
;  data[23] ; clk        ; 9.343  ; 9.343  ; Rise       ; clk             ;
;  data[24] ; clk        ; 8.991  ; 8.991  ; Rise       ; clk             ;
;  data[25] ; clk        ; 10.762 ; 10.762 ; Rise       ; clk             ;
;  data[26] ; clk        ; 10.693 ; 10.693 ; Rise       ; clk             ;
;  data[27] ; clk        ; 10.487 ; 10.487 ; Rise       ; clk             ;
;  data[28] ; clk        ; 9.239  ; 9.239  ; Rise       ; clk             ;
;  data[29] ; clk        ; 10.914 ; 10.914 ; Rise       ; clk             ;
;  data[30] ; clk        ; 8.443  ; 8.443  ; Rise       ; clk             ;
;  data[31] ; clk        ; 9.810  ; 9.810  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 11.607 ; 11.607 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.012 ; 12.012 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.820 ; 12.820 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 13.335 ; 13.335 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.736 ; 12.736 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 13.003 ; 13.003 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.570 ; 12.570 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.762 ; 11.762 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 13.532 ; 13.532 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 13.840 ; 13.840 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 14.092 ; 14.092 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 13.313 ; 13.313 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.577 ; 12.577 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 13.286 ; 13.286 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.748 ; 12.748 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.607 ; 11.607 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.545 ; 12.545 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.617 ; 11.617 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 13.454 ; 13.454 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 13.381 ; 13.381 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.819 ; 12.819 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 13.209 ; 13.209 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 13.359 ; 13.359 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 13.942 ; 13.942 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 13.175 ; 13.175 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.822 ; 12.822 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 12.878 ; 12.878 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.093 ; 12.093 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.622 ; 12.622 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 14.125 ; 14.125 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 13.227 ; 13.227 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 12.542 ; 12.542 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 13.213 ; 13.213 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 9.302  ; 9.302  ; 9.302  ; 9.302  ;
; debug[0]   ; data[1]     ; 10.347 ; 10.347 ; 10.347 ; 10.347 ;
; debug[0]   ; data[2]     ; 10.264 ; 10.264 ; 10.264 ; 10.264 ;
; debug[0]   ; data[3]     ; 9.943  ; 9.943  ; 9.943  ; 9.943  ;
; debug[0]   ; data[4]     ; 9.006  ; 9.006  ; 9.006  ; 9.006  ;
; debug[0]   ; data[5]     ; 9.016  ; 9.016  ; 9.016  ; 9.016  ;
; debug[0]   ; data[6]     ; 9.095  ; 9.095  ; 9.095  ; 9.095  ;
; debug[0]   ; data[7]     ; 10.160 ; 10.160 ; 10.160 ; 10.160 ;
; debug[0]   ; data[8]     ; 9.813  ; 9.813  ; 9.813  ; 9.813  ;
; debug[0]   ; data[9]     ; 11.564 ; 11.564 ; 11.564 ; 11.564 ;
; debug[0]   ; data[10]    ; 10.063 ; 10.063 ; 10.063 ; 10.063 ;
; debug[0]   ; data[11]    ; 9.350  ; 9.350  ; 9.350  ; 9.350  ;
; debug[0]   ; data[12]    ; 10.084 ; 10.084 ; 10.084 ; 10.084 ;
; debug[0]   ; data[13]    ; 10.145 ; 10.145 ; 10.145 ; 10.145 ;
; debug[0]   ; data[14]    ; 9.606  ; 9.606  ; 9.606  ; 9.606  ;
; debug[0]   ; data[15]    ; 10.999 ; 10.999 ; 10.999 ; 10.999 ;
; debug[0]   ; data[16]    ; 9.509  ; 9.509  ; 9.509  ; 9.509  ;
; debug[0]   ; data[17]    ; 8.836  ; 8.836  ; 8.836  ; 8.836  ;
; debug[0]   ; data[18]    ; 9.137  ; 9.137  ; 9.137  ; 9.137  ;
; debug[0]   ; data[19]    ; 9.629  ; 9.629  ; 9.629  ; 9.629  ;
; debug[0]   ; data[20]    ; 10.201 ; 10.201 ; 10.201 ; 10.201 ;
; debug[0]   ; data[21]    ; 9.214  ; 9.214  ; 9.214  ; 9.214  ;
; debug[0]   ; data[22]    ; 10.279 ; 10.279 ; 10.279 ; 10.279 ;
; debug[0]   ; data[23]    ; 9.448  ; 9.448  ; 9.448  ; 9.448  ;
; debug[0]   ; data[24]    ; 10.947 ; 10.947 ; 10.947 ; 10.947 ;
; debug[0]   ; data[25]    ; 10.852 ; 10.852 ; 10.852 ; 10.852 ;
; debug[0]   ; data[26]    ; 10.380 ; 10.380 ; 10.380 ; 10.380 ;
; debug[0]   ; data[27]    ; 9.809  ; 9.809  ; 9.809  ; 9.809  ;
; debug[0]   ; data[28]    ; 11.280 ; 11.280 ; 11.280 ; 11.280 ;
; debug[0]   ; data[29]    ; 10.542 ; 10.542 ; 10.542 ; 10.542 ;
; debug[0]   ; data[30]    ; 10.306 ; 10.306 ; 10.306 ; 10.306 ;
; debug[0]   ; data[31]    ; 9.881  ; 9.881  ; 9.881  ; 9.881  ;
; debug[1]   ; data[0]     ; 8.772  ; 8.772  ; 8.772  ; 8.772  ;
; debug[1]   ; data[1]     ; 10.140 ; 10.140 ; 10.140 ; 10.140 ;
; debug[1]   ; data[2]     ; 10.623 ; 10.623 ; 10.623 ; 10.623 ;
; debug[1]   ; data[3]     ; 10.302 ; 10.302 ; 10.302 ; 10.302 ;
; debug[1]   ; data[4]     ; 9.159  ; 9.159  ; 9.159  ; 9.159  ;
; debug[1]   ; data[5]     ; 9.018  ; 9.018  ; 9.018  ; 9.018  ;
; debug[1]   ; data[6]     ; 8.925  ; 8.925  ; 8.925  ; 8.925  ;
; debug[1]   ; data[7]     ; 10.054 ; 10.054 ; 10.054 ; 10.054 ;
; debug[1]   ; data[8]     ; 9.964  ; 9.964  ; 9.964  ; 9.964  ;
; debug[1]   ; data[9]     ; 10.827 ; 10.827 ; 10.827 ; 10.827 ;
; debug[1]   ; data[10]    ; 10.773 ; 10.773 ; 10.773 ; 10.773 ;
; debug[1]   ; data[11]    ; 9.849  ; 9.849  ; 9.849  ; 9.849  ;
; debug[1]   ; data[12]    ; 10.931 ; 10.931 ; 10.931 ; 10.931 ;
; debug[1]   ; data[13]    ; 9.542  ; 9.542  ; 9.542  ; 9.542  ;
; debug[1]   ; data[14]    ; 8.370  ; 8.370  ; 8.370  ; 8.370  ;
; debug[1]   ; data[15]    ; 11.241 ; 11.241 ; 11.241 ; 11.241 ;
; debug[1]   ; data[16]    ; 9.596  ; 9.596  ; 9.596  ; 9.596  ;
; debug[1]   ; data[17]    ; 8.492  ; 8.492  ; 8.492  ; 8.492  ;
; debug[1]   ; data[18]    ; 8.939  ; 8.939  ; 8.939  ; 8.939  ;
; debug[1]   ; data[19]    ; 9.143  ; 9.143  ; 9.143  ; 9.143  ;
; debug[1]   ; data[20]    ; 10.158 ; 10.158 ; 10.158 ; 10.158 ;
; debug[1]   ; data[21]    ; 9.292  ; 9.292  ; 9.292  ; 9.292  ;
; debug[1]   ; data[22]    ; 10.798 ; 10.798 ; 10.798 ; 10.798 ;
; debug[1]   ; data[23]    ; 9.994  ; 9.994  ; 9.994  ; 9.994  ;
; debug[1]   ; data[24]    ; 10.448 ; 10.448 ; 10.448 ; 10.448 ;
; debug[1]   ; data[25]    ; 11.093 ; 11.093 ; 11.093 ; 11.093 ;
; debug[1]   ; data[26]    ; 10.234 ; 10.234 ; 10.234 ; 10.234 ;
; debug[1]   ; data[27]    ; 10.168 ; 10.168 ; 10.168 ; 10.168 ;
; debug[1]   ; data[28]    ; 11.820 ; 11.820 ; 11.820 ; 11.820 ;
; debug[1]   ; data[29]    ; 10.901 ; 10.901 ; 10.901 ; 10.901 ;
; debug[1]   ; data[30]    ; 9.783  ; 9.783  ; 9.783  ; 9.783  ;
; debug[1]   ; data[31]    ; 9.388  ; 9.388  ; 9.388  ; 9.388  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 9.302  ; 9.302  ; 9.302  ; 9.302  ;
; debug[0]   ; data[1]     ; 9.860  ; 9.860  ; 9.860  ; 9.860  ;
; debug[0]   ; data[2]     ; 10.264 ; 10.264 ; 10.264 ; 10.264 ;
; debug[0]   ; data[3]     ; 9.142  ; 9.142  ; 9.142  ; 9.142  ;
; debug[0]   ; data[4]     ; 9.006  ; 9.006  ; 9.006  ; 9.006  ;
; debug[0]   ; data[5]     ; 8.174  ; 8.174  ; 8.174  ; 8.174  ;
; debug[0]   ; data[6]     ; 9.095  ; 9.095  ; 9.095  ; 9.095  ;
; debug[0]   ; data[7]     ; 9.629  ; 9.629  ; 9.629  ; 9.629  ;
; debug[0]   ; data[8]     ; 9.813  ; 9.813  ; 9.813  ; 9.813  ;
; debug[0]   ; data[9]     ; 9.788  ; 9.788  ; 9.788  ; 9.788  ;
; debug[0]   ; data[10]    ; 10.063 ; 10.063 ; 10.063 ; 10.063 ;
; debug[0]   ; data[11]    ; 8.965  ; 8.965  ; 8.965  ; 8.965  ;
; debug[0]   ; data[12]    ; 10.084 ; 10.084 ; 10.084 ; 10.084 ;
; debug[0]   ; data[13]    ; 8.918  ; 8.918  ; 8.918  ; 8.918  ;
; debug[0]   ; data[14]    ; 9.606  ; 9.606  ; 9.606  ; 9.606  ;
; debug[0]   ; data[15]    ; 9.584  ; 9.584  ; 9.584  ; 9.584  ;
; debug[0]   ; data[16]    ; 9.509  ; 9.509  ; 9.509  ; 9.509  ;
; debug[0]   ; data[17]    ; 8.234  ; 8.234  ; 8.234  ; 8.234  ;
; debug[0]   ; data[18]    ; 9.137  ; 9.137  ; 9.137  ; 9.137  ;
; debug[0]   ; data[19]    ; 8.789  ; 8.789  ; 8.789  ; 8.789  ;
; debug[0]   ; data[20]    ; 10.201 ; 10.201 ; 10.201 ; 10.201 ;
; debug[0]   ; data[21]    ; 8.931  ; 8.931  ; 8.931  ; 8.931  ;
; debug[0]   ; data[22]    ; 10.279 ; 10.279 ; 10.279 ; 10.279 ;
; debug[0]   ; data[23]    ; 8.742  ; 8.742  ; 8.742  ; 8.742  ;
; debug[0]   ; data[24]    ; 10.947 ; 10.947 ; 10.947 ; 10.947 ;
; debug[0]   ; data[25]    ; 8.097  ; 8.097  ; 8.097  ; 8.097  ;
; debug[0]   ; data[26]    ; 10.380 ; 10.380 ; 10.380 ; 10.380 ;
; debug[0]   ; data[27]    ; 9.009  ; 9.009  ; 9.009  ; 9.009  ;
; debug[0]   ; data[28]    ; 11.280 ; 11.280 ; 11.280 ; 11.280 ;
; debug[0]   ; data[29]    ; 9.425  ; 9.425  ; 9.425  ; 9.425  ;
; debug[0]   ; data[30]    ; 10.306 ; 10.306 ; 10.306 ; 10.306 ;
; debug[0]   ; data[31]    ; 9.349  ; 9.349  ; 9.349  ; 9.349  ;
; debug[1]   ; data[0]     ; 8.371  ; 8.371  ; 8.371  ; 8.371  ;
; debug[1]   ; data[1]     ; 10.140 ; 10.140 ; 10.140 ; 10.140 ;
; debug[1]   ; data[2]     ; 9.611  ; 9.611  ; 9.611  ; 9.611  ;
; debug[1]   ; data[3]     ; 10.302 ; 10.302 ; 10.302 ; 10.302 ;
; debug[1]   ; data[4]     ; 8.081  ; 8.081  ; 8.081  ; 8.081  ;
; debug[1]   ; data[5]     ; 9.018  ; 9.018  ; 9.018  ; 9.018  ;
; debug[1]   ; data[6]     ; 8.254  ; 8.254  ; 8.254  ; 8.254  ;
; debug[1]   ; data[7]     ; 10.054 ; 10.054 ; 10.054 ; 10.054 ;
; debug[1]   ; data[8]     ; 8.490  ; 8.490  ; 8.490  ; 8.490  ;
; debug[1]   ; data[9]     ; 10.827 ; 10.827 ; 10.827 ; 10.827 ;
; debug[1]   ; data[10]    ; 8.585  ; 8.585  ; 8.585  ; 8.585  ;
; debug[1]   ; data[11]    ; 9.849  ; 9.849  ; 9.849  ; 9.849  ;
; debug[1]   ; data[12]    ; 8.500  ; 8.500  ; 8.500  ; 8.500  ;
; debug[1]   ; data[13]    ; 9.542  ; 9.542  ; 9.542  ; 9.542  ;
; debug[1]   ; data[14]    ; 7.937  ; 7.937  ; 7.937  ; 7.937  ;
; debug[1]   ; data[15]    ; 11.241 ; 11.241 ; 11.241 ; 11.241 ;
; debug[1]   ; data[16]    ; 8.920  ; 8.920  ; 8.920  ; 8.920  ;
; debug[1]   ; data[17]    ; 8.492  ; 8.492  ; 8.492  ; 8.492  ;
; debug[1]   ; data[18]    ; 8.560  ; 8.560  ; 8.560  ; 8.560  ;
; debug[1]   ; data[19]    ; 9.143  ; 9.143  ; 9.143  ; 9.143  ;
; debug[1]   ; data[20]    ; 9.411  ; 9.411  ; 9.411  ; 9.411  ;
; debug[1]   ; data[21]    ; 9.292  ; 9.292  ; 9.292  ; 9.292  ;
; debug[1]   ; data[22]    ; 8.927  ; 8.927  ; 8.927  ; 8.927  ;
; debug[1]   ; data[23]    ; 9.994  ; 9.994  ; 9.994  ; 9.994  ;
; debug[1]   ; data[24]    ; 9.436  ; 9.436  ; 9.436  ; 9.436  ;
; debug[1]   ; data[25]    ; 11.093 ; 11.093 ; 11.093 ; 11.093 ;
; debug[1]   ; data[26]    ; 9.393  ; 9.393  ; 9.393  ; 9.393  ;
; debug[1]   ; data[27]    ; 10.168 ; 10.168 ; 10.168 ; 10.168 ;
; debug[1]   ; data[28]    ; 10.704 ; 10.704 ; 10.704 ; 10.704 ;
; debug[1]   ; data[29]    ; 10.901 ; 10.901 ; 10.901 ; 10.901 ;
; debug[1]   ; data[30]    ; 8.752  ; 8.752  ; 8.752  ; 8.752  ;
; debug[1]   ; data[31]    ; 9.388  ; 9.388  ; 9.388  ; 9.388  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -5.800 ; -714.149      ;
; clk_rom ; -1.460 ; -89.038       ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.239 ; 0.000         ;
; clk_rom ; 0.528 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -730.480            ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.800 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.830      ;
; -5.800 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.830      ;
; -5.800 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.830      ;
; -5.777 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.812      ;
; -5.775 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.805      ;
; -5.775 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.805      ;
; -5.775 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.805      ;
; -5.758 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.791      ;
; -5.758 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.791      ;
; -5.752 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.787      ;
; -5.744 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.773      ;
; -5.733 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.766      ;
; -5.733 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.766      ;
; -5.724 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.757      ;
; -5.724 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.757      ;
; -5.724 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.757      ;
; -5.719 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.748      ;
; -5.712 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.742      ;
; -5.712 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.742      ;
; -5.712 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.742      ;
; -5.699 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.732      ;
; -5.699 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.732      ;
; -5.699 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.732      ;
; -5.695 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.725      ;
; -5.695 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.725      ;
; -5.695 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.725      ;
; -5.689 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.724      ;
; -5.681 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.714      ;
; -5.679 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.709      ;
; -5.679 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.709      ;
; -5.679 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.709      ;
; -5.672 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.707      ;
; -5.670 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.703      ;
; -5.670 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.703      ;
; -5.663 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.699      ;
; -5.661 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.003      ; 6.696      ;
; -5.656 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.686      ;
; -5.656 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.686      ;
; -5.656 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.686      ;
; -5.656 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.691      ;
; -5.656 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.689      ;
; -5.656 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.685      ;
; -5.653 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.686      ;
; -5.653 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.686      ;
; -5.647 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.002      ; 6.681      ;
; -5.644 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.677      ;
; -5.639 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.668      ;
; -5.638 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.674      ;
; -5.637 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.670      ;
; -5.637 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.670      ;
; -5.636 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.003      ; 6.671      ;
; -5.636 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.669      ;
; -5.636 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.669      ;
; -5.636 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.669      ;
; -5.633 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.668      ;
; -5.628 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.655      ;
; -5.628 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.655      ;
; -5.626 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.655      ;
; -5.626 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.655      ;
; -5.623 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.652      ;
; -5.622 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.649      ;
; -5.622 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.655      ;
; -5.622 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.649      ;
; -5.622 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.649      ;
; -5.622 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.649      ;
; -5.622 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.002      ; 6.656      ;
; -5.621 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.651      ;
; -5.621 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.651      ;
; -5.619 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.652      ;
; -5.619 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.652      ;
; -5.619 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.652      ;
; -5.619 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.652      ;
; -5.617 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.647      ;
; -5.616 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.646      ;
; -5.616 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.646      ;
; -5.616 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.646      ;
; -5.614 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.647      ;
; -5.614 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.647      ;
; -5.613 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.643      ;
; -5.613 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.643      ;
; -5.613 ; reg:ir|sr_out[28]                         ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.643      ;
; -5.603 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.636      ;
; -5.603 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.636      ;
; -5.603 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.636      ;
; -5.603 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.630      ;
; -5.603 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.630      ;
; -5.602 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.632      ;
; -5.602 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.632      ;
; -5.602 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.632      ;
; -5.601 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.630      ;
; -5.601 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.630      ;
; -5.600 ; reg:ir|sr_out[30]                         ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.629      ;
; -5.597 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.627      ;
; -5.597 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.627      ;
; -5.597 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.002     ; 6.627      ;
; -5.597 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.624      ;
; -5.597 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.630      ;
; -5.597 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.624      ;
; -5.597 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.624      ;
; -5.597 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.624      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.080 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 2.127      ;
; -1.077 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 2.124      ;
; -1.075 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 2.122      ;
; -1.075 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 2.122      ;
; -1.070 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 2.117      ;
; -1.065 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 2.112      ;
; -1.064 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 2.111      ;
; -1.035 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 2.083      ;
; -1.034 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 2.082      ;
; -1.032 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 2.080      ;
; -1.031 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 2.078      ;
; -1.031 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 2.079      ;
; -1.030 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 2.078      ;
; -1.030 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 2.078      ;
; -1.029 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 2.077      ;
; -1.029 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 2.077      ;
; -1.025 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 2.073      ;
; -1.024 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 2.072      ;
; -1.020 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 2.068      ;
; -1.019 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 2.067      ;
; -1.019 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 2.067      ;
; -1.018 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 2.066      ;
; -1.012 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 2.060      ;
; -1.009 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 2.057      ;
; -1.007 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 2.055      ;
; -1.007 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 2.055      ;
; -1.002 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 2.050      ;
; -0.999 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 2.046      ;
; -0.997 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 2.045      ;
; -0.996 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 2.043      ;
; -0.996 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 2.044      ;
; -0.992 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 2.042      ;
; -0.991 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 2.038      ;
; -0.990 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 2.037      ;
; -0.986 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 2.034      ;
; -0.985 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 2.033      ;
; -0.984 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 2.031      ;
; -0.980 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 2.030      ;
; -0.977 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 2.027      ;
; -0.975 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 2.026      ;
; -0.974 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 2.021      ;
; -0.974 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 2.022      ;
; -0.974 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 2.024      ;
; -0.974 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 2.025      ;
; -0.973 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 2.023      ;
; -0.973 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 2.021      ;
; -0.970 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 2.020      ;
; -0.967 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 2.017      ;
; -0.965 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 2.015      ;
; -0.963 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 2.011      ;
; -0.962 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 2.010      ;
; -0.961 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.005      ;
; -0.961 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 2.009      ;
; -0.957 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 2.005      ;
; -0.956 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.000      ;
; -0.956 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 2.004      ;
; -0.956 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 2.004      ;
; -0.955 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 1.999      ;
; -0.955 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 2.003      ;
; -0.952 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 2.003      ;
; -0.951 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 2.002      ;
; -0.951 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 1.999      ;
; -0.950 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 1.998      ;
; -0.950 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 2.001      ;
; -0.949 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 1.993      ;
; -0.949 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 1.997      ;
; -0.948 ; reg:ir|sr_out[30]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 1.999      ;
; -0.947 ; reg:ir|sr_out[26]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 1.998      ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.239 ; breg:bcoreg|breg32_rtl_1_bypass[67]       ; regbuf:rgA|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.241 ; regbuf:regULA|sr_out[7]                   ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgA|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.308 ; reg:ir|sr_out[26]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.460      ;
; 0.338 ; regbuf:regULA|sr_out[6]                   ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.489      ;
; 0.340 ; regbuf:regULA|sr_out[20]                  ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.492      ;
; 0.361 ; regbuf:rdm|sr_out[15]                     ; breg:bcoreg|breg32_rtl_1_bypass[41]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgB|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; regbuf:regULA|sr_out[31]                  ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgB|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; regbuf:regULA|sr_out[17]                  ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.375 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgB|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.378 ; reg:ir|sr_out[18]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgB|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; regbuf:regULA|sr_out[3]                   ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.384 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgB|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.389 ; regbuf:regULA|sr_out[0]                   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.405 ; regbuf:regULA|sr_out[31]                  ; breg:bcoreg|breg32_rtl_1_bypass[73]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.557      ;
; 0.423 ; breg:bcoreg|breg32_rtl_1_bypass[63]       ; regbuf:rgA|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.575      ;
; 0.426 ; reg:ir|sr_out[19]                         ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.579      ;
; 0.444 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgB|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; -0.001     ; 0.595      ;
; 0.447 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.599      ;
; 0.450 ; regbuf:regULA|sr_out[19]                  ; reg:pc|sr_out[19]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.602      ;
; 0.455 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgA|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.607      ;
; 0.457 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.609      ;
; 0.463 ; regbuf:regULA|sr_out[23]                  ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.615      ;
; 0.466 ; regbuf:regULA|sr_out[20]                  ; breg:bcoreg|breg32_rtl_1_bypass[51]                                                                ; clk          ; clk         ; 0.000        ; 0.004      ; 0.622      ;
; 0.469 ; breg:bcoreg|breg32_rtl_1_bypass[73]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.621      ;
; 0.470 ; regbuf:regULA|sr_out[9]                   ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.622      ;
; 0.479 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.631      ;
; 0.482 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.634      ;
; 0.489 ; reg:ir|sr_out[20]                         ; breg:bcoreg|breg32_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; -0.005     ; 0.636      ;
; 0.495 ; regbuf:rdm|sr_out[20]                     ; breg:bcoreg|breg32_rtl_1_bypass[51]                                                                ; clk          ; clk         ; 0.000        ; 0.007      ; 0.654      ;
; 0.497 ; regbuf:rdm|sr_out[17]                     ; breg:bcoreg|breg32_rtl_1_bypass[45]                                                                ; clk          ; clk         ; 0.000        ; 0.007      ; 0.656      ;
; 0.511 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; -0.008     ; 0.655      ;
; 0.513 ; reg:ir|sr_out[18]                         ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.666      ;
; 0.515 ; breg:bcoreg|breg32_rtl_1_bypass[67]       ; regbuf:rgB|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; -0.007     ; 0.660      ;
; 0.518 ; reg:ir|sr_out[21]                         ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.671      ;
; 0.519 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.669      ;
; 0.521 ; regbuf:rdm|sr_out[14]                     ; breg:bcoreg|breg32_rtl_1_bypass[39]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.673      ;
; 0.523 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[59]                                                                ; clk          ; clk         ; 0.000        ; 0.008      ; 0.683      ;
; 0.524 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.676      ;
; 0.525 ; regbuf:regULA|sr_out[5]                   ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.676      ;
; 0.541 ; breg:bcoreg|breg32_rtl_1_bypass[59]       ; regbuf:rgB|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; -0.007     ; 0.686      ;
; 0.548 ; regbuf:regULA|sr_out[13]                  ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.700      ;
; 0.557 ; regbuf:regULA|sr_out[27]                  ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.709      ;
; 0.561 ; reg:ir|sr_out[8]                          ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.713      ;
; 0.563 ; regbuf:regULA|sr_out[4]                   ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; -0.003     ; 0.712      ;
; 0.565 ; regbuf:regULA|sr_out[22]                  ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.717      ;
; 0.566 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgA|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.002      ; 0.720      ;
; 0.567 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.002      ; 0.721      ;
; 0.568 ; regbuf:rdm|sr_out[27]                     ; breg:bcoreg|breg32_rtl_1_bypass[65]                                                                ; clk          ; clk         ; 0.000        ; 0.007      ; 0.727      ;
; 0.569 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.rtype_ex_st                                                           ; clk          ; clk         ; 0.000        ; 0.002      ; 0.723      ;
; 0.577 ; regbuf:rdm|sr_out[19]                     ; breg:bcoreg|breg32_rtl_1_bypass[49]                                                                ; clk          ; clk         ; 0.000        ; 0.007      ; 0.736      ;
; 0.579 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgB|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.001      ; 0.732      ;
; 0.582 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[41]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.734      ;
; 0.586 ; regbuf:regULA|sr_out[19]                  ; breg:bcoreg|breg32_rtl_1_bypass[49]                                                                ; clk          ; clk         ; 0.000        ; 0.004      ; 0.742      ;
; 0.590 ; breg:bcoreg|breg32_rtl_1_bypass[47]       ; regbuf:rgA|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.742      ;
; 0.591 ; regbuf:regULA|sr_out[8]                   ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; -0.002     ; 0.741      ;
; 0.599 ; breg:bcoreg|breg32_rtl_1_bypass[71]       ; regbuf:rgA|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 0.753      ;
; 0.600 ; breg:bcoreg|breg32_rtl_1_bypass[27]       ; regbuf:rgA|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; -0.002     ; 0.750      ;
; 0.601 ; breg:bcoreg|breg32_rtl_1_bypass[49]       ; regbuf:rgA|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; -0.004     ; 0.749      ;
; 0.603 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.756      ;
; 0.608 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgA|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.005      ; 0.765      ;
; 0.619 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; -0.003     ; 0.768      ;
; 0.630 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[49]                                                                ; clk          ; clk         ; 0.000        ; 0.006      ; 0.788      ;
; 0.643 ; breg:bcoreg|breg32_rtl_1_bypass[69]       ; regbuf:rgA|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.008      ; 0.803      ;
; 0.650 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgA|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; -0.005     ; 0.797      ;
; 0.651 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.c_mem_add_st                                                          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.805      ;
; 0.659 ; regbuf:rdm|sr_out[22]                     ; breg:bcoreg|breg32_rtl_1_bypass[55]                                                                ; clk          ; clk         ; 0.000        ; 0.007      ; 0.818      ;
; 0.661 ; regbuf:rdm|sr_out[12]                     ; breg:bcoreg|breg32_rtl_1_bypass[35]                                                                ; clk          ; clk         ; 0.000        ; 0.008      ; 0.821      ;
; 0.665 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; -0.004     ; 0.813      ;
; 0.668 ; regbuf:rdm|sr_out[24]                     ; breg:bcoreg|breg32_rtl_1_bypass[59]                                                                ; clk          ; clk         ; 0.000        ; 0.009      ; 0.829      ;
; 0.669 ; reg:ir|sr_out[20]                         ; reg:pc|sr_out[22]                                                                                  ; clk          ; clk         ; 0.000        ; -0.004     ; 0.817      ;
; 0.677 ; breg:bcoreg|breg32_rtl_1_bypass[69]       ; regbuf:rgB|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 0.831      ;
; 0.680 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgA|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.007      ; 0.839      ;
; 0.681 ; regbuf:rdm|sr_out[15]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ; clk          ; clk         ; 0.000        ; 0.058      ; 0.877      ;
; 0.682 ; regbuf:rdm|sr_out[9]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk          ; clk         ; 0.000        ; 0.059      ; 0.879      ;
; 0.684 ; breg:bcoreg|breg32_rtl_1_bypass[61]       ; regbuf:rgA|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; -0.003     ; 0.833      ;
; 0.687 ; regbuf:regULA|sr_out[31]                  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ; clk          ; clk         ; 0.000        ; 0.053      ; 0.878      ;
; 0.687 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgA|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; -0.001     ; 0.838      ;
; 0.688 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgB|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; -0.001     ; 0.839      ;
; 0.690 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[39]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.841      ;
; 0.691 ; regbuf:rdm|sr_out[9]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk          ; clk         ; 0.000        ; 0.060      ; 0.889      ;
; 0.696 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgA|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.848      ;
; 0.698 ; regbuf:regULA|sr_out[4]                   ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; -0.003     ; 0.847      ;
; 0.700 ; breg:bcoreg|breg32_rtl_1_bypass[57]       ; regbuf:rgA|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 0.850      ;
; 0.700 ; reg:ir|sr_out[6]                          ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.853      ;
; 0.701 ; regbuf:rdm|sr_out[16]                     ; breg:bcoreg|breg32_rtl_1_bypass[43]                                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 0.851      ;
; 0.705 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgA|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.004      ; 0.861      ;
; 0.705 ; regbuf:regULA|sr_out[24]                  ; breg:bcoreg|breg32_rtl_1_bypass[59]                                                                ; clk          ; clk         ; 0.000        ; 0.003      ; 0.860      ;
; 0.710 ; regbuf:regULA|sr_out[21]                  ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.862      ;
; 0.712 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; 0.006      ; 0.870      ;
; 0.713 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.002      ; 0.867      ;
; 0.717 ; regbuf:regULA|sr_out[23]                  ; breg:bcoreg|breg32_rtl_1_bypass[57]                                                                ; clk          ; clk         ; 0.000        ; 0.002      ; 0.871      ;
; 0.719 ; regbuf:regULA|sr_out[31]                  ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.911      ;
; 0.724 ; regbuf:rdm|sr_out[12]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ; clk          ; clk         ; 0.000        ; 0.060      ; 0.922      ;
; 0.725 ; reg:ir|sr_out[13]                         ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.008      ; 0.885      ;
; 0.726 ; regbuf:regULA|sr_out[27]                  ; breg:bcoreg|breg32_rtl_1_bypass[65]                                                                ; clk          ; clk         ; 0.000        ; -0.005     ; 0.873      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_rom'                                                                                                                                                                                                            ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.528 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 0.718      ;
; 0.627 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 0.817      ;
; 0.685 ; regbuf:rgB|sr_out[16]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 0.876      ;
; 0.735 ; reg:pc|sr_out[6]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 0.927      ;
; 0.768 ; regbuf:rgB|sr_out[19]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 0.958      ;
; 0.804 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 0.991      ;
; 0.815 ; regbuf:rgB|sr_out[28]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.008      ;
; 0.818 ; regbuf:rgB|sr_out[31]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.008      ;
; 0.855 ; reg:pc|sr_out[5]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.047      ;
; 0.859 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.050      ;
; 0.860 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.050      ;
; 0.861 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.052      ;
; 0.884 ; reg:pc|sr_out[6]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.073      ;
; 0.885 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.071      ;
; 0.902 ; regbuf:rgB|sr_out[22]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.095      ;
; 0.907 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.093      ;
; 0.907 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.100      ;
; 0.909 ; regbuf:rgB|sr_out[10]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.100      ;
; 0.913 ; regbuf:rgB|sr_out[5]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.105      ;
; 0.938 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.128      ;
; 0.947 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.133      ;
; 0.949 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 1.137      ;
; 0.951 ; regbuf:regULA|sr_out[6]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.142      ;
; 0.955 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.145      ;
; 0.962 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.148      ;
; 0.967 ; reg:pc|sr_out[2]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.157      ;
; 0.967 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.153      ;
; 0.969 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.155      ;
; 0.972 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 1.160      ;
; 0.982 ; reg:pc|sr_out[8]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.174      ;
; 0.984 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.170      ;
; 0.992 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.179      ;
; 1.001 ; regbuf:rgB|sr_out[30]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.193      ;
; 1.001 ; reg:pc|sr_out[5]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.190      ;
; 1.004 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.191      ;
; 1.006 ; reg:pc|sr_out[2]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.193      ;
; 1.006 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.193      ;
; 1.008 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.195      ;
; 1.019 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.209      ;
; 1.021 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.207      ;
; 1.022 ; regbuf:rgB|sr_out[24]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.215      ;
; 1.022 ; regbuf:rgB|sr_out[18]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.215      ;
; 1.024 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.216      ;
; 1.027 ; regbuf:rgB|sr_out[13]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.228      ;
; 1.040 ; regbuf:rgB|sr_out[11]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.241      ;
; 1.041 ; regbuf:rgB|sr_out[5]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.233      ;
; 1.047 ; regbuf:regULA|sr_out[4]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.236      ;
; 1.050 ; regbuf:rgB|sr_out[10]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 1.238      ;
; 1.052 ; regbuf:rgB|sr_out[12]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.244      ;
; 1.063 ; regbuf:rgB|sr_out[14]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.264      ;
; 1.067 ; regbuf:rgB|sr_out[9]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.257      ;
; 1.070 ; regbuf:rgB|sr_out[25]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.263      ;
; 1.078 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.268      ;
; 1.078 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.271      ;
; 1.080 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.270      ;
; 1.081 ; regbuf:rgB|sr_out[8]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.271      ;
; 1.082 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.272      ;
; 1.084 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.275      ;
; 1.088 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.278      ;
; 1.099 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.286      ;
; 1.100 ; regbuf:rgB|sr_out[0]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.287      ;
; 1.100 ; regbuf:regULA|sr_out[6]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 1.288      ;
; 1.102 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.292      ;
; 1.104 ; regbuf:rgB|sr_out[9]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.291      ;
; 1.107 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.293      ;
; 1.119 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.309      ;
; 1.121 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.308      ;
; 1.134 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.321      ;
; 1.137 ; regbuf:regULA|sr_out[4]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.323      ;
; 1.138 ; regbuf:rgB|sr_out[8]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.325      ;
; 1.146 ; regbuf:regULA|sr_out[5]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.337      ;
; 1.148 ; reg:pc|sr_out[8]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.337      ;
; 1.148 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.338      ;
; 1.158 ; regbuf:rgB|sr_out[15]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.359      ;
; 1.159 ; regbuf:rgB|sr_out[21]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.352      ;
; 1.161 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.347      ;
; 1.177 ; regbuf:rgB|sr_out[13]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.375      ;
; 1.178 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.365      ;
; 1.181 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.373      ;
; 1.182 ; regbuf:rgB|sr_out[15]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.380      ;
; 1.183 ; regbuf:rgB|sr_out[14]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.381      ;
; 1.184 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.374      ;
; 1.190 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.380      ;
; 1.193 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.382      ;
; 1.193 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.383      ;
; 1.194 ; regbuf:rgB|sr_out[23]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.387      ;
; 1.194 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.381      ;
; 1.197 ; regbuf:rgB|sr_out[27]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.388      ;
; 1.197 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.386      ;
; 1.197 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.386      ;
; 1.200 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.389      ;
; 1.202 ; regbuf:rgB|sr_out[29]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.394      ;
; 1.204 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.391      ;
; 1.204 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.394      ;
; 1.206 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.395      ;
; 1.206 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.395      ;
; 1.208 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.395      ;
; 1.209 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.396      ;
; 1.211 ; regbuf:regULA|sr_out[8]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.401      ;
; 1.211 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.400      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 1.236 ; 1.236 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.129 ; 0.129 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 10.944 ; 10.944 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.411  ; 9.411  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 9.658  ; 9.658  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 10.132 ; 10.132 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 9.633  ; 9.633  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 9.693  ; 9.693  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 9.320  ; 9.320  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 9.653  ; 9.653  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 9.918  ; 9.918  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 10.279 ; 10.279 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 10.045 ; 10.045 ; Rise       ; clk             ;
;  data[10] ; clk        ; 10.146 ; 10.146 ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.832  ; 9.832  ; Rise       ; clk             ;
;  data[12] ; clk        ; 10.221 ; 10.221 ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.397  ; 9.397  ; Rise       ; clk             ;
;  data[14] ; clk        ; 9.340  ; 9.340  ; Rise       ; clk             ;
;  data[15] ; clk        ; 10.000 ; 10.000 ; Rise       ; clk             ;
;  data[16] ; clk        ; 10.236 ; 10.236 ; Rise       ; clk             ;
;  data[17] ; clk        ; 9.350  ; 9.350  ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.473  ; 9.473  ; Rise       ; clk             ;
;  data[19] ; clk        ; 9.020  ; 9.020  ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.353  ; 9.353  ; Rise       ; clk             ;
;  data[21] ; clk        ; 9.613  ; 9.613  ; Rise       ; clk             ;
;  data[22] ; clk        ; 9.870  ; 9.870  ; Rise       ; clk             ;
;  data[23] ; clk        ; 9.117  ; 9.117  ; Rise       ; clk             ;
;  data[24] ; clk        ; 10.622 ; 10.622 ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.425  ; 9.425  ; Rise       ; clk             ;
;  data[26] ; clk        ; 10.149 ; 10.149 ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.665  ; 9.665  ; Rise       ; clk             ;
;  data[28] ; clk        ; 10.944 ; 10.944 ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.504  ; 9.504  ; Rise       ; clk             ;
;  data[30] ; clk        ; 10.528 ; 10.528 ; Rise       ; clk             ;
;  data[31] ; clk        ; 9.807  ; 9.807  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 7.868  ; 7.868  ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.875  ; 6.875  ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.237  ; 7.237  ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.495  ; 7.495  ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.188  ; 7.188  ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.367  ; 7.367  ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.117  ; 7.117  ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.708  ; 6.708  ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.561  ; 7.561  ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 7.817  ; 7.817  ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.832  ; 7.832  ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.461  ; 7.461  ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.134  ; 7.134  ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.444  ; 7.444  ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.207  ; 7.207  ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.655  ; 6.655  ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.008  ; 7.008  ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.702  ; 6.702  ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.543  ; 7.543  ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.484  ; 7.484  ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.261  ; 7.261  ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 7.434  ; 7.434  ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 7.485  ; 7.485  ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.783  ; 7.783  ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.414  ; 7.414  ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.246  ; 7.246  ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 7.275  ; 7.275  ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.912  ; 6.912  ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.138  ; 7.138  ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.868  ; 7.868  ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.432  ; 7.432  ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 7.171  ; 7.171  ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.434  ; 7.434  ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.710 ; 4.710 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 4.811 ; 4.811 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.482 ; 5.482 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 5.578 ; 5.578 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.877 ; 5.877 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.114 ; 5.114 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.076 ; 5.076 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.868 ; 4.868 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.659 ; 5.659 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 5.685 ; 5.685 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 6.351 ; 6.351 ; Rise       ; clk             ;
;  data[10] ; clk        ; 5.424 ; 5.424 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.214 ; 5.214 ; Rise       ; clk             ;
;  data[12] ; clk        ; 5.164 ; 5.164 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.730 ; 5.730 ; Rise       ; clk             ;
;  data[14] ; clk        ; 5.132 ; 5.132 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.778 ; 5.778 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.710 ; 4.710 ; Rise       ; clk             ;
;  data[17] ; clk        ; 4.910 ; 4.910 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.979 ; 4.979 ; Rise       ; clk             ;
;  data[19] ; clk        ; 4.950 ; 4.950 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.900 ; 4.900 ; Rise       ; clk             ;
;  data[21] ; clk        ; 5.313 ; 5.313 ; Rise       ; clk             ;
;  data[22] ; clk        ; 5.378 ; 5.378 ; Rise       ; clk             ;
;  data[23] ; clk        ; 5.039 ; 5.039 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.913 ; 4.913 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.720 ; 5.720 ; Rise       ; clk             ;
;  data[26] ; clk        ; 5.720 ; 5.720 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.608 ; 5.608 ; Rise       ; clk             ;
;  data[28] ; clk        ; 5.094 ; 5.094 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.775 ; 5.775 ; Rise       ; clk             ;
;  data[30] ; clk        ; 4.774 ; 4.774 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.278 ; 5.278 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.655 ; 6.655 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.875 ; 6.875 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.237 ; 7.237 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.495 ; 7.495 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.188 ; 7.188 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.367 ; 7.367 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.117 ; 7.117 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.708 ; 6.708 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.561 ; 7.561 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 7.817 ; 7.817 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.832 ; 7.832 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.461 ; 7.461 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.134 ; 7.134 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.444 ; 7.444 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.207 ; 7.207 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.655 ; 6.655 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.008 ; 7.008 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.702 ; 6.702 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.543 ; 7.543 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.484 ; 7.484 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.261 ; 7.261 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 7.434 ; 7.434 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 7.485 ; 7.485 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.783 ; 7.783 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.414 ; 7.414 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.246 ; 7.246 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 7.275 ; 7.275 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.912 ; 6.912 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.138 ; 7.138 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.868 ; 7.868 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.432 ; 7.432 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 7.171 ; 7.171 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.434 ; 7.434 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.750 ; 4.750 ; 4.750 ; 4.750 ;
; debug[0]   ; data[1]     ; 5.202 ; 5.202 ; 5.202 ; 5.202 ;
; debug[0]   ; data[2]     ; 5.194 ; 5.194 ; 5.194 ; 5.194 ;
; debug[0]   ; data[3]     ; 5.035 ; 5.035 ; 5.035 ; 5.035 ;
; debug[0]   ; data[4]     ; 4.562 ; 4.562 ; 4.562 ; 4.562 ;
; debug[0]   ; data[5]     ; 4.548 ; 4.548 ; 4.548 ; 4.548 ;
; debug[0]   ; data[6]     ; 4.569 ; 4.569 ; 4.569 ; 4.569 ;
; debug[0]   ; data[7]     ; 5.104 ; 5.104 ; 5.104 ; 5.104 ;
; debug[0]   ; data[8]     ; 5.076 ; 5.076 ; 5.076 ; 5.076 ;
; debug[0]   ; data[9]     ; 5.771 ; 5.771 ; 5.771 ; 5.771 ;
; debug[0]   ; data[10]    ; 5.057 ; 5.057 ; 5.057 ; 5.057 ;
; debug[0]   ; data[11]    ; 4.763 ; 4.763 ; 4.763 ; 4.763 ;
; debug[0]   ; data[12]    ; 5.071 ; 5.071 ; 5.071 ; 5.071 ;
; debug[0]   ; data[13]    ; 5.113 ; 5.113 ; 5.113 ; 5.113 ;
; debug[0]   ; data[14]    ; 4.830 ; 4.830 ; 4.830 ; 4.830 ;
; debug[0]   ; data[15]    ; 5.384 ; 5.384 ; 5.384 ; 5.384 ;
; debug[0]   ; data[16]    ; 4.826 ; 4.826 ; 4.826 ; 4.826 ;
; debug[0]   ; data[17]    ; 4.495 ; 4.495 ; 4.495 ; 4.495 ;
; debug[0]   ; data[18]    ; 4.637 ; 4.637 ; 4.637 ; 4.637 ;
; debug[0]   ; data[19]    ; 4.860 ; 4.860 ; 4.860 ; 4.860 ;
; debug[0]   ; data[20]    ; 5.142 ; 5.142 ; 5.142 ; 5.142 ;
; debug[0]   ; data[21]    ; 4.698 ; 4.698 ; 4.698 ; 4.698 ;
; debug[0]   ; data[22]    ; 5.168 ; 5.168 ; 5.168 ; 5.168 ;
; debug[0]   ; data[23]    ; 4.780 ; 4.780 ; 4.780 ; 4.780 ;
; debug[0]   ; data[24]    ; 5.490 ; 5.490 ; 5.490 ; 5.490 ;
; debug[0]   ; data[25]    ; 5.428 ; 5.428 ; 5.428 ; 5.428 ;
; debug[0]   ; data[26]    ; 5.227 ; 5.227 ; 5.227 ; 5.227 ;
; debug[0]   ; data[27]    ; 4.977 ; 4.977 ; 4.977 ; 4.977 ;
; debug[0]   ; data[28]    ; 5.649 ; 5.649 ; 5.649 ; 5.649 ;
; debug[0]   ; data[29]    ; 5.322 ; 5.322 ; 5.322 ; 5.322 ;
; debug[0]   ; data[30]    ; 5.249 ; 5.249 ; 5.249 ; 5.249 ;
; debug[0]   ; data[31]    ; 4.999 ; 4.999 ; 4.999 ; 4.999 ;
; debug[1]   ; data[0]     ; 4.491 ; 4.491 ; 4.491 ; 4.491 ;
; debug[1]   ; data[1]     ; 5.103 ; 5.103 ; 5.103 ; 5.103 ;
; debug[1]   ; data[2]     ; 5.346 ; 5.346 ; 5.346 ; 5.346 ;
; debug[1]   ; data[3]     ; 5.186 ; 5.186 ; 5.186 ; 5.186 ;
; debug[1]   ; data[4]     ; 4.626 ; 4.626 ; 4.626 ; 4.626 ;
; debug[1]   ; data[5]     ; 4.538 ; 4.538 ; 4.538 ; 4.538 ;
; debug[1]   ; data[6]     ; 4.479 ; 4.479 ; 4.479 ; 4.479 ;
; debug[1]   ; data[7]     ; 5.056 ; 5.056 ; 5.056 ; 5.056 ;
; debug[1]   ; data[8]     ; 5.138 ; 5.138 ; 5.138 ; 5.138 ;
; debug[1]   ; data[9]     ; 5.432 ; 5.432 ; 5.432 ; 5.432 ;
; debug[1]   ; data[10]    ; 5.416 ; 5.416 ; 5.416 ; 5.416 ;
; debug[1]   ; data[11]    ; 4.986 ; 4.986 ; 4.986 ; 4.986 ;
; debug[1]   ; data[12]    ; 5.494 ; 5.494 ; 5.494 ; 5.494 ;
; debug[1]   ; data[13]    ; 4.784 ; 4.784 ; 4.784 ; 4.784 ;
; debug[1]   ; data[14]    ; 4.240 ; 4.240 ; 4.240 ; 4.240 ;
; debug[1]   ; data[15]    ; 5.507 ; 5.507 ; 5.507 ; 5.507 ;
; debug[1]   ; data[16]    ; 4.861 ; 4.861 ; 4.861 ; 4.861 ;
; debug[1]   ; data[17]    ; 4.339 ; 4.339 ; 4.339 ; 4.339 ;
; debug[1]   ; data[18]    ; 4.526 ; 4.526 ; 4.526 ; 4.526 ;
; debug[1]   ; data[19]    ; 4.636 ; 4.636 ; 4.636 ; 4.636 ;
; debug[1]   ; data[20]    ; 5.113 ; 5.113 ; 5.113 ; 5.113 ;
; debug[1]   ; data[21]    ; 4.699 ; 4.699 ; 4.699 ; 4.699 ;
; debug[1]   ; data[22]    ; 5.423 ; 5.423 ; 5.423 ; 5.423 ;
; debug[1]   ; data[23]    ; 5.036 ; 5.036 ; 5.036 ; 5.036 ;
; debug[1]   ; data[24]    ; 5.245 ; 5.245 ; 5.245 ; 5.245 ;
; debug[1]   ; data[25]    ; 5.551 ; 5.551 ; 5.551 ; 5.551 ;
; debug[1]   ; data[26]    ; 5.165 ; 5.165 ; 5.165 ; 5.165 ;
; debug[1]   ; data[27]    ; 5.129 ; 5.129 ; 5.129 ; 5.129 ;
; debug[1]   ; data[28]    ; 5.924 ; 5.924 ; 5.924 ; 5.924 ;
; debug[1]   ; data[29]    ; 5.472 ; 5.472 ; 5.472 ; 5.472 ;
; debug[1]   ; data[30]    ; 4.995 ; 4.995 ; 4.995 ; 4.995 ;
; debug[1]   ; data[31]    ; 4.767 ; 4.767 ; 4.767 ; 4.767 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.750 ; 4.750 ; 4.750 ; 4.750 ;
; debug[0]   ; data[1]     ; 5.003 ; 5.003 ; 5.003 ; 5.003 ;
; debug[0]   ; data[2]     ; 5.194 ; 5.194 ; 5.194 ; 5.194 ;
; debug[0]   ; data[3]     ; 4.688 ; 4.688 ; 4.688 ; 4.688 ;
; debug[0]   ; data[4]     ; 4.562 ; 4.562 ; 4.562 ; 4.562 ;
; debug[0]   ; data[5]     ; 4.186 ; 4.186 ; 4.186 ; 4.186 ;
; debug[0]   ; data[6]     ; 4.569 ; 4.569 ; 4.569 ; 4.569 ;
; debug[0]   ; data[7]     ; 4.889 ; 4.889 ; 4.889 ; 4.889 ;
; debug[0]   ; data[8]     ; 5.076 ; 5.076 ; 5.076 ; 5.076 ;
; debug[0]   ; data[9]     ; 5.017 ; 5.017 ; 5.017 ; 5.017 ;
; debug[0]   ; data[10]    ; 5.057 ; 5.057 ; 5.057 ; 5.057 ;
; debug[0]   ; data[11]    ; 4.606 ; 4.606 ; 4.606 ; 4.606 ;
; debug[0]   ; data[12]    ; 5.071 ; 5.071 ; 5.071 ; 5.071 ;
; debug[0]   ; data[13]    ; 4.566 ; 4.566 ; 4.566 ; 4.566 ;
; debug[0]   ; data[14]    ; 4.830 ; 4.830 ; 4.830 ; 4.830 ;
; debug[0]   ; data[15]    ; 4.761 ; 4.761 ; 4.761 ; 4.761 ;
; debug[0]   ; data[16]    ; 4.826 ; 4.826 ; 4.826 ; 4.826 ;
; debug[0]   ; data[17]    ; 4.231 ; 4.231 ; 4.231 ; 4.231 ;
; debug[0]   ; data[18]    ; 4.637 ; 4.637 ; 4.637 ; 4.637 ;
; debug[0]   ; data[19]    ; 4.516 ; 4.516 ; 4.516 ; 4.516 ;
; debug[0]   ; data[20]    ; 5.142 ; 5.142 ; 5.142 ; 5.142 ;
; debug[0]   ; data[21]    ; 4.540 ; 4.540 ; 4.540 ; 4.540 ;
; debug[0]   ; data[22]    ; 5.168 ; 5.168 ; 5.168 ; 5.168 ;
; debug[0]   ; data[23]    ; 4.485 ; 4.485 ; 4.485 ; 4.485 ;
; debug[0]   ; data[24]    ; 5.490 ; 5.490 ; 5.490 ; 5.490 ;
; debug[0]   ; data[25]    ; 4.184 ; 4.184 ; 4.184 ; 4.184 ;
; debug[0]   ; data[26]    ; 5.227 ; 5.227 ; 5.227 ; 5.227 ;
; debug[0]   ; data[27]    ; 4.629 ; 4.629 ; 4.629 ; 4.629 ;
; debug[0]   ; data[28]    ; 5.649 ; 5.649 ; 5.649 ; 5.649 ;
; debug[0]   ; data[29]    ; 4.802 ; 4.802 ; 4.802 ; 4.802 ;
; debug[0]   ; data[30]    ; 5.249 ; 5.249 ; 5.249 ; 5.249 ;
; debug[0]   ; data[31]    ; 4.768 ; 4.768 ; 4.768 ; 4.768 ;
; debug[1]   ; data[0]     ; 4.321 ; 4.321 ; 4.321 ; 4.321 ;
; debug[1]   ; data[1]     ; 5.103 ; 5.103 ; 5.103 ; 5.103 ;
; debug[1]   ; data[2]     ; 4.922 ; 4.922 ; 4.922 ; 4.922 ;
; debug[1]   ; data[3]     ; 5.186 ; 5.186 ; 5.186 ; 5.186 ;
; debug[1]   ; data[4]     ; 4.162 ; 4.162 ; 4.162 ; 4.162 ;
; debug[1]   ; data[5]     ; 4.538 ; 4.538 ; 4.538 ; 4.538 ;
; debug[1]   ; data[6]     ; 4.211 ; 4.211 ; 4.211 ; 4.211 ;
; debug[1]   ; data[7]     ; 5.056 ; 5.056 ; 5.056 ; 5.056 ;
; debug[1]   ; data[8]     ; 4.497 ; 4.497 ; 4.497 ; 4.497 ;
; debug[1]   ; data[9]     ; 5.432 ; 5.432 ; 5.432 ; 5.432 ;
; debug[1]   ; data[10]    ; 4.441 ; 4.441 ; 4.441 ; 4.441 ;
; debug[1]   ; data[11]    ; 4.986 ; 4.986 ; 4.986 ; 4.986 ;
; debug[1]   ; data[12]    ; 4.388 ; 4.388 ; 4.388 ; 4.388 ;
; debug[1]   ; data[13]    ; 4.784 ; 4.784 ; 4.784 ; 4.784 ;
; debug[1]   ; data[14]    ; 4.070 ; 4.070 ; 4.070 ; 4.070 ;
; debug[1]   ; data[15]    ; 5.507 ; 5.507 ; 5.507 ; 5.507 ;
; debug[1]   ; data[16]    ; 4.596 ; 4.596 ; 4.596 ; 4.596 ;
; debug[1]   ; data[17]    ; 4.339 ; 4.339 ; 4.339 ; 4.339 ;
; debug[1]   ; data[18]    ; 4.371 ; 4.371 ; 4.371 ; 4.371 ;
; debug[1]   ; data[19]    ; 4.636 ; 4.636 ; 4.636 ; 4.636 ;
; debug[1]   ; data[20]    ; 4.791 ; 4.791 ; 4.791 ; 4.791 ;
; debug[1]   ; data[21]    ; 4.699 ; 4.699 ; 4.699 ; 4.699 ;
; debug[1]   ; data[22]    ; 4.561 ; 4.561 ; 4.561 ; 4.561 ;
; debug[1]   ; data[23]    ; 5.036 ; 5.036 ; 5.036 ; 5.036 ;
; debug[1]   ; data[24]    ; 4.841 ; 4.841 ; 4.841 ; 4.841 ;
; debug[1]   ; data[25]    ; 5.551 ; 5.551 ; 5.551 ; 5.551 ;
; debug[1]   ; data[26]    ; 4.806 ; 4.806 ; 4.806 ; 4.806 ;
; debug[1]   ; data[27]    ; 5.129 ; 5.129 ; 5.129 ; 5.129 ;
; debug[1]   ; data[28]    ; 5.450 ; 5.450 ; 5.450 ; 5.450 ;
; debug[1]   ; data[29]    ; 5.472 ; 5.472 ; 5.472 ; 5.472 ;
; debug[1]   ; data[30]    ; 4.566 ; 4.566 ; 4.566 ; 4.566 ;
; debug[1]   ; data[31]    ; 4.767 ; 4.767 ; 4.767 ; 4.767 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -13.884   ; 0.239 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -13.884   ; 0.239 ; N/A      ; N/A     ; -1.627              ;
;  clk_rom         ; -3.689    ; 0.528 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -1942.248 ; 0.0   ; 0.0      ; 0.0     ; -1075.86            ;
;  clk             ; -1719.471 ; 0.000 ; N/A      ; N/A     ; -730.480            ;
;  clk_rom         ; -222.777  ; 0.000 ; N/A      ; N/A     ; -345.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 3.243 ; 3.243 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.129 ; 0.129 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 22.278 ; 22.278 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 19.175 ; 19.175 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 19.741 ; 19.741 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 20.863 ; 20.863 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 19.918 ; 19.918 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 19.974 ; 19.974 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 19.128 ; 19.128 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 19.977 ; 19.977 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 20.310 ; 20.310 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 20.956 ; 20.956 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 20.661 ; 20.661 ; Rise       ; clk             ;
;  data[10] ; clk        ; 20.968 ; 20.968 ; Rise       ; clk             ;
;  data[11] ; clk        ; 20.256 ; 20.256 ; Rise       ; clk             ;
;  data[12] ; clk        ; 21.074 ; 21.074 ; Rise       ; clk             ;
;  data[13] ; clk        ; 19.294 ; 19.294 ; Rise       ; clk             ;
;  data[14] ; clk        ; 19.278 ; 19.278 ; Rise       ; clk             ;
;  data[15] ; clk        ; 20.627 ; 20.627 ; Rise       ; clk             ;
;  data[16] ; clk        ; 21.158 ; 21.158 ; Rise       ; clk             ;
;  data[17] ; clk        ; 19.095 ; 19.095 ; Rise       ; clk             ;
;  data[18] ; clk        ; 19.423 ; 19.423 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.430 ; 18.430 ; Rise       ; clk             ;
;  data[20] ; clk        ; 18.976 ; 18.976 ; Rise       ; clk             ;
;  data[21] ; clk        ; 19.618 ; 19.618 ; Rise       ; clk             ;
;  data[22] ; clk        ; 20.085 ; 20.085 ; Rise       ; clk             ;
;  data[23] ; clk        ; 18.369 ; 18.369 ; Rise       ; clk             ;
;  data[24] ; clk        ; 21.763 ; 21.763 ; Rise       ; clk             ;
;  data[25] ; clk        ; 19.040 ; 19.040 ; Rise       ; clk             ;
;  data[26] ; clk        ; 20.580 ; 20.580 ; Rise       ; clk             ;
;  data[27] ; clk        ; 19.585 ; 19.585 ; Rise       ; clk             ;
;  data[28] ; clk        ; 22.278 ; 22.278 ; Rise       ; clk             ;
;  data[29] ; clk        ; 19.132 ; 19.132 ; Rise       ; clk             ;
;  data[30] ; clk        ; 21.148 ; 21.148 ; Rise       ; clk             ;
;  data[31] ; clk        ; 19.703 ; 19.703 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 14.125 ; 14.125 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 12.012 ; 12.012 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.820 ; 12.820 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 13.335 ; 13.335 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.736 ; 12.736 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 13.003 ; 13.003 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.570 ; 12.570 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.762 ; 11.762 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 13.532 ; 13.532 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 13.840 ; 13.840 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 14.092 ; 14.092 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 13.313 ; 13.313 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.577 ; 12.577 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 13.286 ; 13.286 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.748 ; 12.748 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.607 ; 11.607 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.545 ; 12.545 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.617 ; 11.617 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 13.454 ; 13.454 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 13.381 ; 13.381 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.819 ; 12.819 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 13.209 ; 13.209 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 13.359 ; 13.359 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 13.942 ; 13.942 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 13.175 ; 13.175 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.822 ; 12.822 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 12.878 ; 12.878 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.093 ; 12.093 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.622 ; 12.622 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 14.125 ; 14.125 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 13.227 ; 13.227 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 12.542 ; 12.542 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 13.213 ; 13.213 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.710 ; 4.710 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 4.811 ; 4.811 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.482 ; 5.482 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 5.578 ; 5.578 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.877 ; 5.877 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.114 ; 5.114 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.076 ; 5.076 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.868 ; 4.868 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.659 ; 5.659 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 5.685 ; 5.685 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 6.351 ; 6.351 ; Rise       ; clk             ;
;  data[10] ; clk        ; 5.424 ; 5.424 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.214 ; 5.214 ; Rise       ; clk             ;
;  data[12] ; clk        ; 5.164 ; 5.164 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.730 ; 5.730 ; Rise       ; clk             ;
;  data[14] ; clk        ; 5.132 ; 5.132 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.778 ; 5.778 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.710 ; 4.710 ; Rise       ; clk             ;
;  data[17] ; clk        ; 4.910 ; 4.910 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.979 ; 4.979 ; Rise       ; clk             ;
;  data[19] ; clk        ; 4.950 ; 4.950 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.900 ; 4.900 ; Rise       ; clk             ;
;  data[21] ; clk        ; 5.313 ; 5.313 ; Rise       ; clk             ;
;  data[22] ; clk        ; 5.378 ; 5.378 ; Rise       ; clk             ;
;  data[23] ; clk        ; 5.039 ; 5.039 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.913 ; 4.913 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.720 ; 5.720 ; Rise       ; clk             ;
;  data[26] ; clk        ; 5.720 ; 5.720 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.608 ; 5.608 ; Rise       ; clk             ;
;  data[28] ; clk        ; 5.094 ; 5.094 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.775 ; 5.775 ; Rise       ; clk             ;
;  data[30] ; clk        ; 4.774 ; 4.774 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.278 ; 5.278 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.655 ; 6.655 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.875 ; 6.875 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.237 ; 7.237 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.495 ; 7.495 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.188 ; 7.188 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.367 ; 7.367 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.117 ; 7.117 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.708 ; 6.708 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.561 ; 7.561 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 7.817 ; 7.817 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.832 ; 7.832 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.461 ; 7.461 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.134 ; 7.134 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.444 ; 7.444 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.207 ; 7.207 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.655 ; 6.655 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.008 ; 7.008 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.702 ; 6.702 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.543 ; 7.543 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.484 ; 7.484 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.261 ; 7.261 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 7.434 ; 7.434 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 7.485 ; 7.485 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.783 ; 7.783 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.414 ; 7.414 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.246 ; 7.246 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 7.275 ; 7.275 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.912 ; 6.912 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.138 ; 7.138 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.868 ; 7.868 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.432 ; 7.432 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 7.171 ; 7.171 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.434 ; 7.434 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 9.302  ; 9.302  ; 9.302  ; 9.302  ;
; debug[0]   ; data[1]     ; 10.347 ; 10.347 ; 10.347 ; 10.347 ;
; debug[0]   ; data[2]     ; 10.264 ; 10.264 ; 10.264 ; 10.264 ;
; debug[0]   ; data[3]     ; 9.943  ; 9.943  ; 9.943  ; 9.943  ;
; debug[0]   ; data[4]     ; 9.006  ; 9.006  ; 9.006  ; 9.006  ;
; debug[0]   ; data[5]     ; 9.016  ; 9.016  ; 9.016  ; 9.016  ;
; debug[0]   ; data[6]     ; 9.095  ; 9.095  ; 9.095  ; 9.095  ;
; debug[0]   ; data[7]     ; 10.160 ; 10.160 ; 10.160 ; 10.160 ;
; debug[0]   ; data[8]     ; 9.813  ; 9.813  ; 9.813  ; 9.813  ;
; debug[0]   ; data[9]     ; 11.564 ; 11.564 ; 11.564 ; 11.564 ;
; debug[0]   ; data[10]    ; 10.063 ; 10.063 ; 10.063 ; 10.063 ;
; debug[0]   ; data[11]    ; 9.350  ; 9.350  ; 9.350  ; 9.350  ;
; debug[0]   ; data[12]    ; 10.084 ; 10.084 ; 10.084 ; 10.084 ;
; debug[0]   ; data[13]    ; 10.145 ; 10.145 ; 10.145 ; 10.145 ;
; debug[0]   ; data[14]    ; 9.606  ; 9.606  ; 9.606  ; 9.606  ;
; debug[0]   ; data[15]    ; 10.999 ; 10.999 ; 10.999 ; 10.999 ;
; debug[0]   ; data[16]    ; 9.509  ; 9.509  ; 9.509  ; 9.509  ;
; debug[0]   ; data[17]    ; 8.836  ; 8.836  ; 8.836  ; 8.836  ;
; debug[0]   ; data[18]    ; 9.137  ; 9.137  ; 9.137  ; 9.137  ;
; debug[0]   ; data[19]    ; 9.629  ; 9.629  ; 9.629  ; 9.629  ;
; debug[0]   ; data[20]    ; 10.201 ; 10.201 ; 10.201 ; 10.201 ;
; debug[0]   ; data[21]    ; 9.214  ; 9.214  ; 9.214  ; 9.214  ;
; debug[0]   ; data[22]    ; 10.279 ; 10.279 ; 10.279 ; 10.279 ;
; debug[0]   ; data[23]    ; 9.448  ; 9.448  ; 9.448  ; 9.448  ;
; debug[0]   ; data[24]    ; 10.947 ; 10.947 ; 10.947 ; 10.947 ;
; debug[0]   ; data[25]    ; 10.852 ; 10.852 ; 10.852 ; 10.852 ;
; debug[0]   ; data[26]    ; 10.380 ; 10.380 ; 10.380 ; 10.380 ;
; debug[0]   ; data[27]    ; 9.809  ; 9.809  ; 9.809  ; 9.809  ;
; debug[0]   ; data[28]    ; 11.280 ; 11.280 ; 11.280 ; 11.280 ;
; debug[0]   ; data[29]    ; 10.542 ; 10.542 ; 10.542 ; 10.542 ;
; debug[0]   ; data[30]    ; 10.306 ; 10.306 ; 10.306 ; 10.306 ;
; debug[0]   ; data[31]    ; 9.881  ; 9.881  ; 9.881  ; 9.881  ;
; debug[1]   ; data[0]     ; 8.772  ; 8.772  ; 8.772  ; 8.772  ;
; debug[1]   ; data[1]     ; 10.140 ; 10.140 ; 10.140 ; 10.140 ;
; debug[1]   ; data[2]     ; 10.623 ; 10.623 ; 10.623 ; 10.623 ;
; debug[1]   ; data[3]     ; 10.302 ; 10.302 ; 10.302 ; 10.302 ;
; debug[1]   ; data[4]     ; 9.159  ; 9.159  ; 9.159  ; 9.159  ;
; debug[1]   ; data[5]     ; 9.018  ; 9.018  ; 9.018  ; 9.018  ;
; debug[1]   ; data[6]     ; 8.925  ; 8.925  ; 8.925  ; 8.925  ;
; debug[1]   ; data[7]     ; 10.054 ; 10.054 ; 10.054 ; 10.054 ;
; debug[1]   ; data[8]     ; 9.964  ; 9.964  ; 9.964  ; 9.964  ;
; debug[1]   ; data[9]     ; 10.827 ; 10.827 ; 10.827 ; 10.827 ;
; debug[1]   ; data[10]    ; 10.773 ; 10.773 ; 10.773 ; 10.773 ;
; debug[1]   ; data[11]    ; 9.849  ; 9.849  ; 9.849  ; 9.849  ;
; debug[1]   ; data[12]    ; 10.931 ; 10.931 ; 10.931 ; 10.931 ;
; debug[1]   ; data[13]    ; 9.542  ; 9.542  ; 9.542  ; 9.542  ;
; debug[1]   ; data[14]    ; 8.370  ; 8.370  ; 8.370  ; 8.370  ;
; debug[1]   ; data[15]    ; 11.241 ; 11.241 ; 11.241 ; 11.241 ;
; debug[1]   ; data[16]    ; 9.596  ; 9.596  ; 9.596  ; 9.596  ;
; debug[1]   ; data[17]    ; 8.492  ; 8.492  ; 8.492  ; 8.492  ;
; debug[1]   ; data[18]    ; 8.939  ; 8.939  ; 8.939  ; 8.939  ;
; debug[1]   ; data[19]    ; 9.143  ; 9.143  ; 9.143  ; 9.143  ;
; debug[1]   ; data[20]    ; 10.158 ; 10.158 ; 10.158 ; 10.158 ;
; debug[1]   ; data[21]    ; 9.292  ; 9.292  ; 9.292  ; 9.292  ;
; debug[1]   ; data[22]    ; 10.798 ; 10.798 ; 10.798 ; 10.798 ;
; debug[1]   ; data[23]    ; 9.994  ; 9.994  ; 9.994  ; 9.994  ;
; debug[1]   ; data[24]    ; 10.448 ; 10.448 ; 10.448 ; 10.448 ;
; debug[1]   ; data[25]    ; 11.093 ; 11.093 ; 11.093 ; 11.093 ;
; debug[1]   ; data[26]    ; 10.234 ; 10.234 ; 10.234 ; 10.234 ;
; debug[1]   ; data[27]    ; 10.168 ; 10.168 ; 10.168 ; 10.168 ;
; debug[1]   ; data[28]    ; 11.820 ; 11.820 ; 11.820 ; 11.820 ;
; debug[1]   ; data[29]    ; 10.901 ; 10.901 ; 10.901 ; 10.901 ;
; debug[1]   ; data[30]    ; 9.783  ; 9.783  ; 9.783  ; 9.783  ;
; debug[1]   ; data[31]    ; 9.388  ; 9.388  ; 9.388  ; 9.388  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.750 ; 4.750 ; 4.750 ; 4.750 ;
; debug[0]   ; data[1]     ; 5.003 ; 5.003 ; 5.003 ; 5.003 ;
; debug[0]   ; data[2]     ; 5.194 ; 5.194 ; 5.194 ; 5.194 ;
; debug[0]   ; data[3]     ; 4.688 ; 4.688 ; 4.688 ; 4.688 ;
; debug[0]   ; data[4]     ; 4.562 ; 4.562 ; 4.562 ; 4.562 ;
; debug[0]   ; data[5]     ; 4.186 ; 4.186 ; 4.186 ; 4.186 ;
; debug[0]   ; data[6]     ; 4.569 ; 4.569 ; 4.569 ; 4.569 ;
; debug[0]   ; data[7]     ; 4.889 ; 4.889 ; 4.889 ; 4.889 ;
; debug[0]   ; data[8]     ; 5.076 ; 5.076 ; 5.076 ; 5.076 ;
; debug[0]   ; data[9]     ; 5.017 ; 5.017 ; 5.017 ; 5.017 ;
; debug[0]   ; data[10]    ; 5.057 ; 5.057 ; 5.057 ; 5.057 ;
; debug[0]   ; data[11]    ; 4.606 ; 4.606 ; 4.606 ; 4.606 ;
; debug[0]   ; data[12]    ; 5.071 ; 5.071 ; 5.071 ; 5.071 ;
; debug[0]   ; data[13]    ; 4.566 ; 4.566 ; 4.566 ; 4.566 ;
; debug[0]   ; data[14]    ; 4.830 ; 4.830 ; 4.830 ; 4.830 ;
; debug[0]   ; data[15]    ; 4.761 ; 4.761 ; 4.761 ; 4.761 ;
; debug[0]   ; data[16]    ; 4.826 ; 4.826 ; 4.826 ; 4.826 ;
; debug[0]   ; data[17]    ; 4.231 ; 4.231 ; 4.231 ; 4.231 ;
; debug[0]   ; data[18]    ; 4.637 ; 4.637 ; 4.637 ; 4.637 ;
; debug[0]   ; data[19]    ; 4.516 ; 4.516 ; 4.516 ; 4.516 ;
; debug[0]   ; data[20]    ; 5.142 ; 5.142 ; 5.142 ; 5.142 ;
; debug[0]   ; data[21]    ; 4.540 ; 4.540 ; 4.540 ; 4.540 ;
; debug[0]   ; data[22]    ; 5.168 ; 5.168 ; 5.168 ; 5.168 ;
; debug[0]   ; data[23]    ; 4.485 ; 4.485 ; 4.485 ; 4.485 ;
; debug[0]   ; data[24]    ; 5.490 ; 5.490 ; 5.490 ; 5.490 ;
; debug[0]   ; data[25]    ; 4.184 ; 4.184 ; 4.184 ; 4.184 ;
; debug[0]   ; data[26]    ; 5.227 ; 5.227 ; 5.227 ; 5.227 ;
; debug[0]   ; data[27]    ; 4.629 ; 4.629 ; 4.629 ; 4.629 ;
; debug[0]   ; data[28]    ; 5.649 ; 5.649 ; 5.649 ; 5.649 ;
; debug[0]   ; data[29]    ; 4.802 ; 4.802 ; 4.802 ; 4.802 ;
; debug[0]   ; data[30]    ; 5.249 ; 5.249 ; 5.249 ; 5.249 ;
; debug[0]   ; data[31]    ; 4.768 ; 4.768 ; 4.768 ; 4.768 ;
; debug[1]   ; data[0]     ; 4.321 ; 4.321 ; 4.321 ; 4.321 ;
; debug[1]   ; data[1]     ; 5.103 ; 5.103 ; 5.103 ; 5.103 ;
; debug[1]   ; data[2]     ; 4.922 ; 4.922 ; 4.922 ; 4.922 ;
; debug[1]   ; data[3]     ; 5.186 ; 5.186 ; 5.186 ; 5.186 ;
; debug[1]   ; data[4]     ; 4.162 ; 4.162 ; 4.162 ; 4.162 ;
; debug[1]   ; data[5]     ; 4.538 ; 4.538 ; 4.538 ; 4.538 ;
; debug[1]   ; data[6]     ; 4.211 ; 4.211 ; 4.211 ; 4.211 ;
; debug[1]   ; data[7]     ; 5.056 ; 5.056 ; 5.056 ; 5.056 ;
; debug[1]   ; data[8]     ; 4.497 ; 4.497 ; 4.497 ; 4.497 ;
; debug[1]   ; data[9]     ; 5.432 ; 5.432 ; 5.432 ; 5.432 ;
; debug[1]   ; data[10]    ; 4.441 ; 4.441 ; 4.441 ; 4.441 ;
; debug[1]   ; data[11]    ; 4.986 ; 4.986 ; 4.986 ; 4.986 ;
; debug[1]   ; data[12]    ; 4.388 ; 4.388 ; 4.388 ; 4.388 ;
; debug[1]   ; data[13]    ; 4.784 ; 4.784 ; 4.784 ; 4.784 ;
; debug[1]   ; data[14]    ; 4.070 ; 4.070 ; 4.070 ; 4.070 ;
; debug[1]   ; data[15]    ; 5.507 ; 5.507 ; 5.507 ; 5.507 ;
; debug[1]   ; data[16]    ; 4.596 ; 4.596 ; 4.596 ; 4.596 ;
; debug[1]   ; data[17]    ; 4.339 ; 4.339 ; 4.339 ; 4.339 ;
; debug[1]   ; data[18]    ; 4.371 ; 4.371 ; 4.371 ; 4.371 ;
; debug[1]   ; data[19]    ; 4.636 ; 4.636 ; 4.636 ; 4.636 ;
; debug[1]   ; data[20]    ; 4.791 ; 4.791 ; 4.791 ; 4.791 ;
; debug[1]   ; data[21]    ; 4.699 ; 4.699 ; 4.699 ; 4.699 ;
; debug[1]   ; data[22]    ; 4.561 ; 4.561 ; 4.561 ; 4.561 ;
; debug[1]   ; data[23]    ; 5.036 ; 5.036 ; 5.036 ; 5.036 ;
; debug[1]   ; data[24]    ; 4.841 ; 4.841 ; 4.841 ; 4.841 ;
; debug[1]   ; data[25]    ; 5.551 ; 5.551 ; 5.551 ; 5.551 ;
; debug[1]   ; data[26]    ; 4.806 ; 4.806 ; 4.806 ; 4.806 ;
; debug[1]   ; data[27]    ; 5.129 ; 5.129 ; 5.129 ; 5.129 ;
; debug[1]   ; data[28]    ; 5.450 ; 5.450 ; 5.450 ; 5.450 ;
; debug[1]   ; data[29]    ; 5.472 ; 5.472 ; 5.472 ; 5.472 ;
; debug[1]   ; data[30]    ; 4.566 ; 4.566 ; 4.566 ; 4.566 ;
; debug[1]   ; data[31]    ; 4.767 ; 4.767 ; 4.767 ; 4.767 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 9736004  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 2142     ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 1284     ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 9736004  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 2142     ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 1284     ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 106   ; 106  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 4238  ; 4238 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Thu Dec 13 18:17:16 2018
Info: Command: quartus_sta Multiciclo -c Multiciclo
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Multiciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_rom clk_rom
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -13.884
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.884     -1719.471 clk 
    Info (332119):    -3.689      -222.777 clk_rom 
Info (332146): Worst-case hold slack is 0.524
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.524         0.000 clk 
    Info (332119):     1.179         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -730.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.800
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.800      -714.149 clk 
    Info (332119):    -1.460       -89.038 clk_rom 
Info (332146): Worst-case hold slack is 0.239
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.239         0.000 clk 
    Info (332119):     0.528         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -730.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4693 megabytes
    Info: Processing ended: Thu Dec 13 18:17:18 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


