--------------------------------------------------------------------------------
Release 14.7 Trace  (nt64)
Copyright (c) 1995-2013 Xilinx, Inc.  All rights reserved.

C:\Xilinx\14.7\ISE_DS\ISE\bin\nt64\unwrapped\trce.exe -intstyle ise -v 3 -s 4
-n 3 -fastpaths -xml implementacion.twx implementacion.ncd -o
implementacion.twr implementacion.pcf -ucf implementacion_constraint.ucf

Design file:              implementacion.ncd
Physical constraint file: implementacion.pcf
Device,package,speed:     xc3s500e,fg320,-4 (PRODUCTION 1.27 2013-10-13)
Report level:             verbose report

Environment Variable      Effect 
--------------------      ------ 
NONE                      No environment variables were set
--------------------------------------------------------------------------------

INFO:Timing:3412 - To improve timing, see the Timing Closure User Guide (UG612).
INFO:Timing:2752 - To get complete path coverage, use the unconstrained paths 
   option. All paths that are not constrained will be reported in the 
   unconstrained paths section(s) of the report.
INFO:Timing:3339 - The clock-to-out numbers in this timing report are based on 
   a 50 Ohm transmission line loading model.  For the details of this model, 
   and for more information on accounting for different loading conditions, 
   please see the device datasheet.
INFO:Timing:3390 - This architecture does not support a default System Jitter 
   value, please add SYSTEM_JITTER constraint to the UCF to modify the Clock 
   Uncertainty calculation.
INFO:Timing:3389 - This architecture does not support 'Discrete Jitter' and 
   'Phase Error' calculations, these terms will be zero in the Clock 
   Uncertainty calculation.  Please make appropriate modification to 
   SYSTEM_JITTER to account for the unsupported Discrete Jitter and Phase 
   Error.

================================================================================
Timing constraint: NET "clk_BUFGP/IBUFG" PERIOD = 20 ns HIGH 50%;
For more information, see Period Analysis in the Timing Closure User Guide (UG612).

 596 paths analyzed, 35 endpoints analyzed, 0 failing endpoints
 0 timing errors detected. (0 setup errors, 0 hold errors, 0 component switching limit errors)
 Minimum period is   8.511ns.
--------------------------------------------------------------------------------

Paths for end point Inst_pantalla_proyectoFinal/E (SLICE_X34Y80.SR), 239 paths
--------------------------------------------------------------------------------
Slack (setup path):     11.489ns (requirement - (data path - clock path skew + uncertainty))
  Source:               Inst_pantalla_proyectoFinal/cuenta_2 (FF)
  Destination:          Inst_pantalla_proyectoFinal/E (FF)
  Requirement:          20.000ns
  Data Path Delay:      8.511ns (Levels of Logic = 8)
  Clock Path Skew:      0.000ns
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.000ns

  Maximum Data Path: Inst_pantalla_proyectoFinal/cuenta_2 to Inst_pantalla_proyectoFinal/E
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X32Y77.YQ      Tcko                  0.652   Inst_pantalla_proyectoFinal/cuenta<3>
                                                       Inst_pantalla_proyectoFinal/cuenta_2
    SLICE_X33Y76.F1      net (fanout=1)        0.497   Inst_pantalla_proyectoFinal/cuenta<2>
    SLICE_X33Y76.COUT    Topcyf                1.162   Inst_pantalla_proyectoFinal/cuenta_addsub0000<2>
                                                       Inst_pantalla_proyectoFinal/cuenta<2>_rt
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<2>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<3>
    SLICE_X33Y77.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<3>
    SLICE_X33Y77.COUT    Tbyp                  0.118   Inst_pantalla_proyectoFinal/cuenta_addsub0000<4>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<4>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<5>
    SLICE_X33Y78.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<5>
    SLICE_X33Y78.COUT    Tbyp                  0.118   Inst_pantalla_proyectoFinal/cuenta_addsub0000<6>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<6>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<7>
    SLICE_X33Y79.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<7>
    SLICE_X33Y79.COUT    Tbyp                  0.118   Inst_pantalla_proyectoFinal/cuenta_addsub0000<8>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<8>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<9>
    SLICE_X33Y80.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<9>
    SLICE_X33Y80.Y       Tciny                 0.869   Inst_pantalla_proyectoFinal/cuenta_addsub0000<10>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<10>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_xor<11>
    SLICE_X30Y81.F4      net (fanout=2)        0.403   Inst_pantalla_proyectoFinal/cuenta_addsub0000<11>
    SLICE_X30Y81.X       Tilo                  0.759   N5
                                                       Inst_pantalla_proyectoFinal/Mcompar_E_cmp_lt0000_lut<5>_SW0
    SLICE_X35Y80.G1      net (fanout=1)        0.487   N5
    SLICE_X35Y80.COUT    Topcyg                1.001   Inst_pantalla_proyectoFinal/Mcompar_E_cmp_lt0000_cy<5>
                                                       Inst_pantalla_proyectoFinal/Mcompar_E_cmp_lt0000_lut<5>
                                                       Inst_pantalla_proyectoFinal/Mcompar_E_cmp_lt0000_cy<5>
    SLICE_X35Y81.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Mcompar_E_cmp_lt0000_cy<5>
    SLICE_X35Y81.COUT    Tbyp                  0.118   Inst_pantalla_proyectoFinal/Mcompar_E_cmp_lt0000_cy<7>
                                                       Inst_pantalla_proyectoFinal/Mcompar_E_cmp_lt0000_cy<6>
                                                       Inst_pantalla_proyectoFinal/Mcompar_E_cmp_lt0000_cy<7>
    SLICE_X34Y80.SR      net (fanout=1)        1.299   Inst_pantalla_proyectoFinal/Mcompar_E_cmp_lt0000_cy<7>
    SLICE_X34Y80.CLK     Tsrck                 0.910   Inst_pantalla_proyectoFinal/E1
                                                       Inst_pantalla_proyectoFinal/E
    -------------------------------------------------  ---------------------------
    Total                                      8.511ns (5.825ns logic, 2.686ns route)
                                                       (68.4% logic, 31.6% route)

--------------------------------------------------------------------------------
Slack (setup path):     11.504ns (requirement - (data path - clock path skew + uncertainty))
  Source:               Inst_pantalla_proyectoFinal/cuenta_0 (FF)
  Destination:          Inst_pantalla_proyectoFinal/E (FF)
  Requirement:          20.000ns
  Data Path Delay:      8.496ns (Levels of Logic = 9)
  Clock Path Skew:      0.000ns
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.000ns

  Maximum Data Path: Inst_pantalla_proyectoFinal/cuenta_0 to Inst_pantalla_proyectoFinal/E
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X32Y74.YQ      Tcko                  0.652   Inst_pantalla_proyectoFinal/cuenta<1>
                                                       Inst_pantalla_proyectoFinal/cuenta_0
    SLICE_X33Y75.F4      net (fanout=1)        0.364   Inst_pantalla_proyectoFinal/cuenta<0>
    SLICE_X33Y75.COUT    Topcyf                1.162   Inst_pantalla_proyectoFinal/cuenta_addsub0000<0>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_lut<0>_INV_0
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<0>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<1>
    SLICE_X33Y76.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<1>
    SLICE_X33Y76.COUT    Tbyp                  0.118   Inst_pantalla_proyectoFinal/cuenta_addsub0000<2>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<2>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<3>
    SLICE_X33Y77.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<3>
    SLICE_X33Y77.COUT    Tbyp                  0.118   Inst_pantalla_proyectoFinal/cuenta_addsub0000<4>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<4>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<5>
    SLICE_X33Y78.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<5>
    SLICE_X33Y78.COUT    Tbyp                  0.118   Inst_pantalla_proyectoFinal/cuenta_addsub0000<6>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<6>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<7>
    SLICE_X33Y79.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<7>
    SLICE_X33Y79.COUT    Tbyp                  0.118   Inst_pantalla_proyectoFinal/cuenta_addsub0000<8>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<8>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<9>
    SLICE_X33Y80.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<9>
    SLICE_X33Y80.Y       Tciny                 0.869   Inst_pantalla_proyectoFinal/cuenta_addsub0000<10>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<10>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_xor<11>
    SLICE_X30Y81.F4      net (fanout=2)        0.403   Inst_pantalla_proyectoFinal/cuenta_addsub0000<11>
    SLICE_X30Y81.X       Tilo                  0.759   N5
                                                       Inst_pantalla_proyectoFinal/Mcompar_E_cmp_lt0000_lut<5>_SW0
    SLICE_X35Y80.G1      net (fanout=1)        0.487   N5
    SLICE_X35Y80.COUT    Topcyg                1.001   Inst_pantalla_proyectoFinal/Mcompar_E_cmp_lt0000_cy<5>
                                                       Inst_pantalla_proyectoFinal/Mcompar_E_cmp_lt0000_lut<5>
                                                       Inst_pantalla_proyectoFinal/Mcompar_E_cmp_lt0000_cy<5>
    SLICE_X35Y81.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Mcompar_E_cmp_lt0000_cy<5>
    SLICE_X35Y81.COUT    Tbyp                  0.118   Inst_pantalla_proyectoFinal/Mcompar_E_cmp_lt0000_cy<7>
                                                       Inst_pantalla_proyectoFinal/Mcompar_E_cmp_lt0000_cy<6>
                                                       Inst_pantalla_proyectoFinal/Mcompar_E_cmp_lt0000_cy<7>
    SLICE_X34Y80.SR      net (fanout=1)        1.299   Inst_pantalla_proyectoFinal/Mcompar_E_cmp_lt0000_cy<7>
    SLICE_X34Y80.CLK     Tsrck                 0.910   Inst_pantalla_proyectoFinal/E1
                                                       Inst_pantalla_proyectoFinal/E
    -------------------------------------------------  ---------------------------
    Total                                      8.496ns (5.943ns logic, 2.553ns route)
                                                       (70.0% logic, 30.0% route)

--------------------------------------------------------------------------------
Slack (setup path):     11.657ns (requirement - (data path - clock path skew + uncertainty))
  Source:               Inst_pantalla_proyectoFinal/cuenta_1 (FF)
  Destination:          Inst_pantalla_proyectoFinal/E (FF)
  Requirement:          20.000ns
  Data Path Delay:      8.343ns (Levels of Logic = 9)
  Clock Path Skew:      0.000ns
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.000ns

  Maximum Data Path: Inst_pantalla_proyectoFinal/cuenta_1 to Inst_pantalla_proyectoFinal/E
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X32Y74.XQ      Tcko                  0.592   Inst_pantalla_proyectoFinal/cuenta<1>
                                                       Inst_pantalla_proyectoFinal/cuenta_1
    SLICE_X33Y75.G2      net (fanout=1)        0.432   Inst_pantalla_proyectoFinal/cuenta<1>
    SLICE_X33Y75.COUT    Topcyg                1.001   Inst_pantalla_proyectoFinal/cuenta_addsub0000<0>
                                                       Inst_pantalla_proyectoFinal/cuenta<1>_rt
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<1>
    SLICE_X33Y76.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<1>
    SLICE_X33Y76.COUT    Tbyp                  0.118   Inst_pantalla_proyectoFinal/cuenta_addsub0000<2>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<2>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<3>
    SLICE_X33Y77.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<3>
    SLICE_X33Y77.COUT    Tbyp                  0.118   Inst_pantalla_proyectoFinal/cuenta_addsub0000<4>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<4>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<5>
    SLICE_X33Y78.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<5>
    SLICE_X33Y78.COUT    Tbyp                  0.118   Inst_pantalla_proyectoFinal/cuenta_addsub0000<6>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<6>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<7>
    SLICE_X33Y79.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<7>
    SLICE_X33Y79.COUT    Tbyp                  0.118   Inst_pantalla_proyectoFinal/cuenta_addsub0000<8>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<8>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<9>
    SLICE_X33Y80.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<9>
    SLICE_X33Y80.Y       Tciny                 0.869   Inst_pantalla_proyectoFinal/cuenta_addsub0000<10>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<10>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_xor<11>
    SLICE_X30Y81.F4      net (fanout=2)        0.403   Inst_pantalla_proyectoFinal/cuenta_addsub0000<11>
    SLICE_X30Y81.X       Tilo                  0.759   N5
                                                       Inst_pantalla_proyectoFinal/Mcompar_E_cmp_lt0000_lut<5>_SW0
    SLICE_X35Y80.G1      net (fanout=1)        0.487   N5
    SLICE_X35Y80.COUT    Topcyg                1.001   Inst_pantalla_proyectoFinal/Mcompar_E_cmp_lt0000_cy<5>
                                                       Inst_pantalla_proyectoFinal/Mcompar_E_cmp_lt0000_lut<5>
                                                       Inst_pantalla_proyectoFinal/Mcompar_E_cmp_lt0000_cy<5>
    SLICE_X35Y81.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Mcompar_E_cmp_lt0000_cy<5>
    SLICE_X35Y81.COUT    Tbyp                  0.118   Inst_pantalla_proyectoFinal/Mcompar_E_cmp_lt0000_cy<7>
                                                       Inst_pantalla_proyectoFinal/Mcompar_E_cmp_lt0000_cy<6>
                                                       Inst_pantalla_proyectoFinal/Mcompar_E_cmp_lt0000_cy<7>
    SLICE_X34Y80.SR      net (fanout=1)        1.299   Inst_pantalla_proyectoFinal/Mcompar_E_cmp_lt0000_cy<7>
    SLICE_X34Y80.CLK     Tsrck                 0.910   Inst_pantalla_proyectoFinal/E1
                                                       Inst_pantalla_proyectoFinal/E
    -------------------------------------------------  ---------------------------
    Total                                      8.343ns (5.722ns logic, 2.621ns route)
                                                       (68.6% logic, 31.4% route)

--------------------------------------------------------------------------------

Paths for end point Inst_pantalla_proyectoFinal/cuenta_2 (SLICE_X32Y77.G1), 12 paths
--------------------------------------------------------------------------------
Slack (setup path):     14.817ns (requirement - (data path - clock path skew + uncertainty))
  Source:               Inst_pantalla_proyectoFinal/cuenta_5 (FF)
  Destination:          Inst_pantalla_proyectoFinal/cuenta_2 (FF)
  Requirement:          20.000ns
  Data Path Delay:      5.183ns (Levels of Logic = 5)
  Clock Path Skew:      0.000ns
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.000ns

  Maximum Data Path: Inst_pantalla_proyectoFinal/cuenta_5 to Inst_pantalla_proyectoFinal/cuenta_2
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X32Y76.YQ      Tcko                  0.652   Inst_pantalla_proyectoFinal/cuenta<5>
                                                       Inst_pantalla_proyectoFinal/cuenta_5
    SLICE_X31Y78.F1      net (fanout=2)        0.568   Inst_pantalla_proyectoFinal/cuenta<5>
    SLICE_X31Y78.COUT    Topcyf                1.162   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<1>
                                                       Inst_pantalla_proyectoFinal/cuenta<5>_rt
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<0>
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<1>
    SLICE_X31Y79.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<1>
    SLICE_X31Y79.COUT    Tbyp                  0.118   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<3>
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<2>
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<3>
    SLICE_X31Y80.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<3>
    SLICE_X31Y80.COUT    Tbyp                  0.118   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<5>
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<4>
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<5>
    SLICE_X31Y81.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<5>
    SLICE_X31Y81.XB      Tcinxb                0.404   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<6>
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<6>
    SLICE_X32Y77.G1      net (fanout=23)       1.269   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<6>
    SLICE_X32Y77.CLK     Tgck                  0.892   Inst_pantalla_proyectoFinal/cuenta<3>
                                                       Inst_pantalla_proyectoFinal/cuenta_mux0000<2>1
                                                       Inst_pantalla_proyectoFinal/cuenta_2
    -------------------------------------------------  ---------------------------
    Total                                      5.183ns (3.346ns logic, 1.837ns route)
                                                       (64.6% logic, 35.4% route)

--------------------------------------------------------------------------------
Slack (setup path):     14.898ns (requirement - (data path - clock path skew + uncertainty))
  Source:               Inst_pantalla_proyectoFinal/cuenta_6 (FF)
  Destination:          Inst_pantalla_proyectoFinal/cuenta_2 (FF)
  Requirement:          20.000ns
  Data Path Delay:      5.100ns (Levels of Logic = 5)
  Clock Path Skew:      -0.002ns (0.125 - 0.127)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.000ns

  Maximum Data Path: Inst_pantalla_proyectoFinal/cuenta_6 to Inst_pantalla_proyectoFinal/cuenta_2
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X35Y79.XQ      Tcko                  0.591   Inst_pantalla_proyectoFinal/cuenta<6>
                                                       Inst_pantalla_proyectoFinal/cuenta_6
    SLICE_X31Y78.G4      net (fanout=2)        0.707   Inst_pantalla_proyectoFinal/cuenta<6>
    SLICE_X31Y78.COUT    Topcyg                1.001   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<1>
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_lut<1>_INV_0
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<1>
    SLICE_X31Y79.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<1>
    SLICE_X31Y79.COUT    Tbyp                  0.118   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<3>
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<2>
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<3>
    SLICE_X31Y80.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<3>
    SLICE_X31Y80.COUT    Tbyp                  0.118   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<5>
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<4>
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<5>
    SLICE_X31Y81.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<5>
    SLICE_X31Y81.XB      Tcinxb                0.404   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<6>
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<6>
    SLICE_X32Y77.G1      net (fanout=23)       1.269   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<6>
    SLICE_X32Y77.CLK     Tgck                  0.892   Inst_pantalla_proyectoFinal/cuenta<3>
                                                       Inst_pantalla_proyectoFinal/cuenta_mux0000<2>1
                                                       Inst_pantalla_proyectoFinal/cuenta_2
    -------------------------------------------------  ---------------------------
    Total                                      5.100ns (3.124ns logic, 1.976ns route)
                                                       (61.3% logic, 38.7% route)

--------------------------------------------------------------------------------
Slack (setup path):     15.102ns (requirement - (data path - clock path skew + uncertainty))
  Source:               Inst_pantalla_proyectoFinal/cuenta_12 (FF)
  Destination:          Inst_pantalla_proyectoFinal/cuenta_2 (FF)
  Requirement:          20.000ns
  Data Path Delay:      4.894ns (Levels of Logic = 3)
  Clock Path Skew:      -0.004ns (0.040 - 0.044)
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.000ns

  Maximum Data Path: Inst_pantalla_proyectoFinal/cuenta_12 to Inst_pantalla_proyectoFinal/cuenta_2
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X32Y80.YQ      Tcko                  0.652   Inst_pantalla_proyectoFinal/cuenta<13>
                                                       Inst_pantalla_proyectoFinal/cuenta_12
    SLICE_X31Y80.G3      net (fanout=2)        0.676   Inst_pantalla_proyectoFinal/cuenta<12>
    SLICE_X31Y80.COUT    Topcyg                1.001   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<5>
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_lut<5>
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<5>
    SLICE_X31Y81.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<5>
    SLICE_X31Y81.XB      Tcinxb                0.404   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<6>
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<6>
    SLICE_X32Y77.G1      net (fanout=23)       1.269   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<6>
    SLICE_X32Y77.CLK     Tgck                  0.892   Inst_pantalla_proyectoFinal/cuenta<3>
                                                       Inst_pantalla_proyectoFinal/cuenta_mux0000<2>1
                                                       Inst_pantalla_proyectoFinal/cuenta_2
    -------------------------------------------------  ---------------------------
    Total                                      4.894ns (2.949ns logic, 1.945ns route)
                                                       (60.3% logic, 39.7% route)

--------------------------------------------------------------------------------

Paths for end point Inst_pantalla_proyectoFinal/cuenta_16 (SLICE_X32Y81.G1), 12 paths
--------------------------------------------------------------------------------
Slack (setup path):     14.930ns (requirement - (data path - clock path skew + uncertainty))
  Source:               Inst_pantalla_proyectoFinal/cuenta_5 (FF)
  Destination:          Inst_pantalla_proyectoFinal/cuenta_16 (FF)
  Requirement:          20.000ns
  Data Path Delay:      5.070ns (Levels of Logic = 5)
  Clock Path Skew:      0.000ns
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.000ns

  Maximum Data Path: Inst_pantalla_proyectoFinal/cuenta_5 to Inst_pantalla_proyectoFinal/cuenta_16
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X32Y76.YQ      Tcko                  0.652   Inst_pantalla_proyectoFinal/cuenta<5>
                                                       Inst_pantalla_proyectoFinal/cuenta_5
    SLICE_X31Y78.F1      net (fanout=2)        0.568   Inst_pantalla_proyectoFinal/cuenta<5>
    SLICE_X31Y78.COUT    Topcyf                1.162   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<1>
                                                       Inst_pantalla_proyectoFinal/cuenta<5>_rt
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<0>
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<1>
    SLICE_X31Y79.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<1>
    SLICE_X31Y79.COUT    Tbyp                  0.118   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<3>
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<2>
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<3>
    SLICE_X31Y80.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<3>
    SLICE_X31Y80.COUT    Tbyp                  0.118   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<5>
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<4>
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<5>
    SLICE_X31Y81.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<5>
    SLICE_X31Y81.XB      Tcinxb                0.404   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<6>
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<6>
    SLICE_X32Y81.G1      net (fanout=23)       1.156   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<6>
    SLICE_X32Y81.CLK     Tgck                  0.892   Inst_pantalla_proyectoFinal/cuenta<7>
                                                       Inst_pantalla_proyectoFinal/cuenta_mux0000<16>1
                                                       Inst_pantalla_proyectoFinal/cuenta_16
    -------------------------------------------------  ---------------------------
    Total                                      5.070ns (3.346ns logic, 1.724ns route)
                                                       (66.0% logic, 34.0% route)

--------------------------------------------------------------------------------
Slack (setup path):     15.013ns (requirement - (data path - clock path skew + uncertainty))
  Source:               Inst_pantalla_proyectoFinal/cuenta_6 (FF)
  Destination:          Inst_pantalla_proyectoFinal/cuenta_16 (FF)
  Requirement:          20.000ns
  Data Path Delay:      4.987ns (Levels of Logic = 5)
  Clock Path Skew:      0.000ns
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.000ns

  Maximum Data Path: Inst_pantalla_proyectoFinal/cuenta_6 to Inst_pantalla_proyectoFinal/cuenta_16
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X35Y79.XQ      Tcko                  0.591   Inst_pantalla_proyectoFinal/cuenta<6>
                                                       Inst_pantalla_proyectoFinal/cuenta_6
    SLICE_X31Y78.G4      net (fanout=2)        0.707   Inst_pantalla_proyectoFinal/cuenta<6>
    SLICE_X31Y78.COUT    Topcyg                1.001   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<1>
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_lut<1>_INV_0
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<1>
    SLICE_X31Y79.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<1>
    SLICE_X31Y79.COUT    Tbyp                  0.118   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<3>
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<2>
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<3>
    SLICE_X31Y80.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<3>
    SLICE_X31Y80.COUT    Tbyp                  0.118   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<5>
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<4>
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<5>
    SLICE_X31Y81.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<5>
    SLICE_X31Y81.XB      Tcinxb                0.404   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<6>
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<6>
    SLICE_X32Y81.G1      net (fanout=23)       1.156   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<6>
    SLICE_X32Y81.CLK     Tgck                  0.892   Inst_pantalla_proyectoFinal/cuenta<7>
                                                       Inst_pantalla_proyectoFinal/cuenta_mux0000<16>1
                                                       Inst_pantalla_proyectoFinal/cuenta_16
    -------------------------------------------------  ---------------------------
    Total                                      4.987ns (3.124ns logic, 1.863ns route)
                                                       (62.6% logic, 37.4% route)

--------------------------------------------------------------------------------
Slack (setup path):     15.219ns (requirement - (data path - clock path skew + uncertainty))
  Source:               Inst_pantalla_proyectoFinal/cuenta_12 (FF)
  Destination:          Inst_pantalla_proyectoFinal/cuenta_16 (FF)
  Requirement:          20.000ns
  Data Path Delay:      4.781ns (Levels of Logic = 3)
  Clock Path Skew:      0.000ns
  Source Clock:         clk_BUFGP rising at 0.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.000ns

  Maximum Data Path: Inst_pantalla_proyectoFinal/cuenta_12 to Inst_pantalla_proyectoFinal/cuenta_16
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X32Y80.YQ      Tcko                  0.652   Inst_pantalla_proyectoFinal/cuenta<13>
                                                       Inst_pantalla_proyectoFinal/cuenta_12
    SLICE_X31Y80.G3      net (fanout=2)        0.676   Inst_pantalla_proyectoFinal/cuenta<12>
    SLICE_X31Y80.COUT    Topcyg                1.001   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<5>
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_lut<5>
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<5>
    SLICE_X31Y81.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<5>
    SLICE_X31Y81.XB      Tcinxb                0.404   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<6>
                                                       Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<6>
    SLICE_X32Y81.G1      net (fanout=23)       1.156   Inst_pantalla_proyectoFinal/Mcompar_cuenta_cmp_lt0000_cy<6>
    SLICE_X32Y81.CLK     Tgck                  0.892   Inst_pantalla_proyectoFinal/cuenta<7>
                                                       Inst_pantalla_proyectoFinal/cuenta_mux0000<16>1
                                                       Inst_pantalla_proyectoFinal/cuenta_16
    -------------------------------------------------  ---------------------------
    Total                                      4.781ns (2.949ns logic, 1.832ns route)
                                                       (61.7% logic, 38.3% route)

--------------------------------------------------------------------------------

Hold Paths: NET "clk_BUFGP/IBUFG" PERIOD = 20 ns HIGH 50%;
--------------------------------------------------------------------------------

Paths for end point Inst_pantalla_proyectoFinal/cuenta_0 (SLICE_X32Y74.G4), 1 path
--------------------------------------------------------------------------------
Slack (hold path):      2.290ns (requirement - (clock path skew + uncertainty - data path))
  Source:               Inst_pantalla_proyectoFinal/cuenta_0 (FF)
  Destination:          Inst_pantalla_proyectoFinal/cuenta_0 (FF)
  Requirement:          0.000ns
  Data Path Delay:      2.290ns (Levels of Logic = 2)
  Clock Path Skew:      0.000ns
  Source Clock:         clk_BUFGP rising at 20.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.000ns

  Minimum Data Path: Inst_pantalla_proyectoFinal/cuenta_0 to Inst_pantalla_proyectoFinal/cuenta_0
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X32Y74.YQ      Tcko                  0.522   Inst_pantalla_proyectoFinal/cuenta<1>
                                                       Inst_pantalla_proyectoFinal/cuenta_0
    SLICE_X33Y75.F4      net (fanout=1)        0.291   Inst_pantalla_proyectoFinal/cuenta<0>
    SLICE_X33Y75.X       Topx                  0.848   Inst_pantalla_proyectoFinal/cuenta_addsub0000<0>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_lut<0>_INV_0
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_xor<0>
    SLICE_X32Y74.G4      net (fanout=1)        0.069   Inst_pantalla_proyectoFinal/cuenta_addsub0000<0>
    SLICE_X32Y74.CLK     Tckg        (-Th)    -0.560   Inst_pantalla_proyectoFinal/cuenta<1>
                                                       Inst_pantalla_proyectoFinal/cuenta_mux0000<0>1
                                                       Inst_pantalla_proyectoFinal/cuenta_0
    -------------------------------------------------  ---------------------------
    Total                                      2.290ns (1.930ns logic, 0.360ns route)
                                                       (84.3% logic, 15.7% route)

--------------------------------------------------------------------------------

Paths for end point Inst_pantalla_proyectoFinal/cuenta_2 (SLICE_X32Y77.G3), 3 paths
--------------------------------------------------------------------------------
Slack (hold path):      2.345ns (requirement - (clock path skew + uncertainty - data path))
  Source:               Inst_pantalla_proyectoFinal/cuenta_2 (FF)
  Destination:          Inst_pantalla_proyectoFinal/cuenta_2 (FF)
  Requirement:          0.000ns
  Data Path Delay:      2.345ns (Levels of Logic = 2)
  Clock Path Skew:      0.000ns
  Source Clock:         clk_BUFGP rising at 20.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.000ns

  Minimum Data Path: Inst_pantalla_proyectoFinal/cuenta_2 to Inst_pantalla_proyectoFinal/cuenta_2
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X32Y77.YQ      Tcko                  0.522   Inst_pantalla_proyectoFinal/cuenta<3>
                                                       Inst_pantalla_proyectoFinal/cuenta_2
    SLICE_X33Y76.F1      net (fanout=1)        0.398   Inst_pantalla_proyectoFinal/cuenta<2>
    SLICE_X33Y76.X       Topx                  0.848   Inst_pantalla_proyectoFinal/cuenta_addsub0000<2>
                                                       Inst_pantalla_proyectoFinal/cuenta<2>_rt
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_xor<2>
    SLICE_X32Y77.G3      net (fanout=1)        0.017   Inst_pantalla_proyectoFinal/cuenta_addsub0000<2>
    SLICE_X32Y77.CLK     Tckg        (-Th)    -0.560   Inst_pantalla_proyectoFinal/cuenta<3>
                                                       Inst_pantalla_proyectoFinal/cuenta_mux0000<2>1
                                                       Inst_pantalla_proyectoFinal/cuenta_2
    -------------------------------------------------  ---------------------------
    Total                                      2.345ns (1.930ns logic, 0.415ns route)
                                                       (82.3% logic, 17.7% route)

--------------------------------------------------------------------------------
Slack (hold path):      2.569ns (requirement - (clock path skew + uncertainty - data path))
  Source:               Inst_pantalla_proyectoFinal/cuenta_1 (FF)
  Destination:          Inst_pantalla_proyectoFinal/cuenta_2 (FF)
  Requirement:          0.000ns
  Data Path Delay:      2.567ns (Levels of Logic = 3)
  Clock Path Skew:      -0.002ns (0.002 - 0.004)
  Source Clock:         clk_BUFGP rising at 20.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.000ns

  Minimum Data Path: Inst_pantalla_proyectoFinal/cuenta_1 to Inst_pantalla_proyectoFinal/cuenta_2
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X32Y74.XQ      Tcko                  0.474   Inst_pantalla_proyectoFinal/cuenta<1>
                                                       Inst_pantalla_proyectoFinal/cuenta_1
    SLICE_X33Y75.G2      net (fanout=1)        0.345   Inst_pantalla_proyectoFinal/cuenta<1>
    SLICE_X33Y75.COUT    Topcyg                0.801   Inst_pantalla_proyectoFinal/cuenta_addsub0000<0>
                                                       Inst_pantalla_proyectoFinal/cuenta<1>_rt
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<1>
    SLICE_X33Y76.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<1>
    SLICE_X33Y76.X       Tcinx                 0.370   Inst_pantalla_proyectoFinal/cuenta_addsub0000<2>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_xor<2>
    SLICE_X32Y77.G3      net (fanout=1)        0.017   Inst_pantalla_proyectoFinal/cuenta_addsub0000<2>
    SLICE_X32Y77.CLK     Tckg        (-Th)    -0.560   Inst_pantalla_proyectoFinal/cuenta<3>
                                                       Inst_pantalla_proyectoFinal/cuenta_mux0000<2>1
                                                       Inst_pantalla_proyectoFinal/cuenta_2
    -------------------------------------------------  ---------------------------
    Total                                      2.567ns (2.205ns logic, 0.362ns route)
                                                       (85.9% logic, 14.1% route)

--------------------------------------------------------------------------------
Slack (hold path):      2.692ns (requirement - (clock path skew + uncertainty - data path))
  Source:               Inst_pantalla_proyectoFinal/cuenta_0 (FF)
  Destination:          Inst_pantalla_proyectoFinal/cuenta_2 (FF)
  Requirement:          0.000ns
  Data Path Delay:      2.690ns (Levels of Logic = 3)
  Clock Path Skew:      -0.002ns (0.002 - 0.004)
  Source Clock:         clk_BUFGP rising at 20.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.000ns

  Minimum Data Path: Inst_pantalla_proyectoFinal/cuenta_0 to Inst_pantalla_proyectoFinal/cuenta_2
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X32Y74.YQ      Tcko                  0.522   Inst_pantalla_proyectoFinal/cuenta<1>
                                                       Inst_pantalla_proyectoFinal/cuenta_0
    SLICE_X33Y75.F4      net (fanout=1)        0.291   Inst_pantalla_proyectoFinal/cuenta<0>
    SLICE_X33Y75.COUT    Topcyf                0.930   Inst_pantalla_proyectoFinal/cuenta_addsub0000<0>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_lut<0>_INV_0
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<0>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<1>
    SLICE_X33Y76.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<1>
    SLICE_X33Y76.X       Tcinx                 0.370   Inst_pantalla_proyectoFinal/cuenta_addsub0000<2>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_xor<2>
    SLICE_X32Y77.G3      net (fanout=1)        0.017   Inst_pantalla_proyectoFinal/cuenta_addsub0000<2>
    SLICE_X32Y77.CLK     Tckg        (-Th)    -0.560   Inst_pantalla_proyectoFinal/cuenta<3>
                                                       Inst_pantalla_proyectoFinal/cuenta_mux0000<2>1
                                                       Inst_pantalla_proyectoFinal/cuenta_2
    -------------------------------------------------  ---------------------------
    Total                                      2.690ns (2.382ns logic, 0.308ns route)
                                                       (88.6% logic, 11.4% route)

--------------------------------------------------------------------------------

Paths for end point Inst_pantalla_proyectoFinal/cuenta_3 (SLICE_X32Y77.F2), 4 paths
--------------------------------------------------------------------------------
Slack (hold path):      2.366ns (requirement - (clock path skew + uncertainty - data path))
  Source:               Inst_pantalla_proyectoFinal/cuenta_3 (FF)
  Destination:          Inst_pantalla_proyectoFinal/cuenta_3 (FF)
  Requirement:          0.000ns
  Data Path Delay:      2.366ns (Levels of Logic = 2)
  Clock Path Skew:      0.000ns
  Source Clock:         clk_BUFGP rising at 20.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.000ns

  Minimum Data Path: Inst_pantalla_proyectoFinal/cuenta_3 to Inst_pantalla_proyectoFinal/cuenta_3
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X32Y77.XQ      Tcko                  0.474   Inst_pantalla_proyectoFinal/cuenta<3>
                                                       Inst_pantalla_proyectoFinal/cuenta_3
    SLICE_X33Y76.G4      net (fanout=1)        0.289   Inst_pantalla_proyectoFinal/cuenta<3>
    SLICE_X33Y76.Y       Topgy                 0.985   Inst_pantalla_proyectoFinal/cuenta_addsub0000<2>
                                                       Inst_pantalla_proyectoFinal/cuenta<3>_rt
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_xor<3>
    SLICE_X32Y77.F2      net (fanout=1)        0.058   Inst_pantalla_proyectoFinal/cuenta_addsub0000<3>
    SLICE_X32Y77.CLK     Tckf        (-Th)    -0.560   Inst_pantalla_proyectoFinal/cuenta<3>
                                                       Inst_pantalla_proyectoFinal/cuenta_mux0000<3>1
                                                       Inst_pantalla_proyectoFinal/cuenta_3
    -------------------------------------------------  ---------------------------
    Total                                      2.366ns (2.019ns logic, 0.347ns route)
                                                       (85.3% logic, 14.7% route)

--------------------------------------------------------------------------------
Slack (hold path):      2.851ns (requirement - (clock path skew + uncertainty - data path))
  Source:               Inst_pantalla_proyectoFinal/cuenta_2 (FF)
  Destination:          Inst_pantalla_proyectoFinal/cuenta_3 (FF)
  Requirement:          0.000ns
  Data Path Delay:      2.851ns (Levels of Logic = 2)
  Clock Path Skew:      0.000ns
  Source Clock:         clk_BUFGP rising at 20.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.000ns

  Minimum Data Path: Inst_pantalla_proyectoFinal/cuenta_2 to Inst_pantalla_proyectoFinal/cuenta_3
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X32Y77.YQ      Tcko                  0.522   Inst_pantalla_proyectoFinal/cuenta<3>
                                                       Inst_pantalla_proyectoFinal/cuenta_2
    SLICE_X33Y76.F1      net (fanout=1)        0.398   Inst_pantalla_proyectoFinal/cuenta<2>
    SLICE_X33Y76.Y       Topy                  1.313   Inst_pantalla_proyectoFinal/cuenta_addsub0000<2>
                                                       Inst_pantalla_proyectoFinal/cuenta<2>_rt
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<2>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_xor<3>
    SLICE_X32Y77.F2      net (fanout=1)        0.058   Inst_pantalla_proyectoFinal/cuenta_addsub0000<3>
    SLICE_X32Y77.CLK     Tckf        (-Th)    -0.560   Inst_pantalla_proyectoFinal/cuenta<3>
                                                       Inst_pantalla_proyectoFinal/cuenta_mux0000<3>1
                                                       Inst_pantalla_proyectoFinal/cuenta_3
    -------------------------------------------------  ---------------------------
    Total                                      2.851ns (2.395ns logic, 0.456ns route)
                                                       (84.0% logic, 16.0% route)

--------------------------------------------------------------------------------
Slack (hold path):      2.935ns (requirement - (clock path skew + uncertainty - data path))
  Source:               Inst_pantalla_proyectoFinal/cuenta_1 (FF)
  Destination:          Inst_pantalla_proyectoFinal/cuenta_3 (FF)
  Requirement:          0.000ns
  Data Path Delay:      2.933ns (Levels of Logic = 3)
  Clock Path Skew:      -0.002ns (0.002 - 0.004)
  Source Clock:         clk_BUFGP rising at 20.000ns
  Destination Clock:    clk_BUFGP rising at 20.000ns
  Clock Uncertainty:    0.000ns

  Minimum Data Path: Inst_pantalla_proyectoFinal/cuenta_1 to Inst_pantalla_proyectoFinal/cuenta_3
    Location             Delay type         Delay(ns)  Physical Resource
                                                       Logical Resource(s)
    -------------------------------------------------  -------------------
    SLICE_X32Y74.XQ      Tcko                  0.474   Inst_pantalla_proyectoFinal/cuenta<1>
                                                       Inst_pantalla_proyectoFinal/cuenta_1
    SLICE_X33Y75.G2      net (fanout=1)        0.345   Inst_pantalla_proyectoFinal/cuenta<1>
    SLICE_X33Y75.COUT    Topcyg                0.801   Inst_pantalla_proyectoFinal/cuenta_addsub0000<0>
                                                       Inst_pantalla_proyectoFinal/cuenta<1>_rt
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<1>
    SLICE_X33Y76.CIN     net (fanout=1)        0.000   Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<1>
    SLICE_X33Y76.Y       Tciny                 0.695   Inst_pantalla_proyectoFinal/cuenta_addsub0000<2>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_cy<2>
                                                       Inst_pantalla_proyectoFinal/Madd_cuenta_addsub0000_xor<3>
    SLICE_X32Y77.F2      net (fanout=1)        0.058   Inst_pantalla_proyectoFinal/cuenta_addsub0000<3>
    SLICE_X32Y77.CLK     Tckf        (-Th)    -0.560   Inst_pantalla_proyectoFinal/cuenta<3>
                                                       Inst_pantalla_proyectoFinal/cuenta_mux0000<3>1
                                                       Inst_pantalla_proyectoFinal/cuenta_3
    -------------------------------------------------  ---------------------------
    Total                                      2.933ns (2.530ns logic, 0.403ns route)
                                                       (86.3% logic, 13.7% route)

--------------------------------------------------------------------------------

Component Switching Limit Checks: NET "clk_BUFGP/IBUFG" PERIOD = 20 ns HIGH 50%;
--------------------------------------------------------------------------------
Slack: 18.348ns (period - (min low pulse limit / (low pulse / period)))
  Period: 20.000ns
  Low pulse: 10.000ns
  Low pulse limit: 0.826ns (Tcl)
  Physical resource: Inst_pantalla_proyectoFinal/cuenta<13>/CLK
  Logical resource: Inst_pantalla_proyectoFinal/cuenta_13/CK
  Location pin: SLICE_X32Y80.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 18.348ns (period - (min high pulse limit / (high pulse / period)))
  Period: 20.000ns
  High pulse: 10.000ns
  High pulse limit: 0.826ns (Tch)
  Physical resource: Inst_pantalla_proyectoFinal/cuenta<13>/CLK
  Logical resource: Inst_pantalla_proyectoFinal/cuenta_13/CK
  Location pin: SLICE_X32Y80.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------
Slack: 18.348ns (period - min period limit)
  Period: 20.000ns
  Min period limit: 1.652ns (605.327MHz) (Tcp)
  Physical resource: Inst_pantalla_proyectoFinal/cuenta<13>/CLK
  Logical resource: Inst_pantalla_proyectoFinal/cuenta_13/CK
  Location pin: SLICE_X32Y80.CLK
  Clock network: clk_BUFGP
--------------------------------------------------------------------------------


All constraints were met.


Data Sheet report:
-----------------
All values displayed in nanoseconds (ns)

Clock to Setup on destination clock clk
---------------+---------+---------+---------+---------+
               | Src:Rise| Src:Fall| Src:Rise| Src:Fall|
Source Clock   |Dest:Rise|Dest:Rise|Dest:Fall|Dest:Fall|
---------------+---------+---------+---------+---------+
clk            |    8.511|         |         |         |
---------------+---------+---------+---------+---------+


Timing summary:
---------------

Timing errors: 0  Score: 0  (Setup/Max: 0, Hold: 0)

Constraints cover 596 paths, 0 nets, and 108 connections

Design statistics:
   Minimum period:   8.511ns{1}   (Maximum frequency: 117.495MHz)


------------------------------------Footnotes-----------------------------------
1)  The minimum period statistic assumes all single cycle delays.

Analysis completed Thu Mar 23 21:12:57 2017 
--------------------------------------------------------------------------------

Trace Settings:
-------------------------
Trace Settings 

Peak Memory Usage: 176 MB



