

# P5 Verilog实现流水线CPU

## 一、CPU设计方案综述

### （一）总体设计概述

​	本CPU为Verilog实现的流水线MIPS-CPU，支持的指令集包括{addu、subu、lui、ori、sw、lw、beq、jal、j、	jr}。为了实现这一功能，CPU主要包含了IFU、GRF、ALU、DM、冲突模块、各级流水线寄存器（D、E、M、	W）和各级控制单元（分布式）。	

### （二）关键模块定义

#### 1.IFU

|  端口  | 输入/输出 | 位宽 |            描述            |
| :----: | :-------: | :--: | :------------------------: |
| NPCop  |     I     |  2   |       NPC的选择信号        |
|  CLK   |     I     |  1   |          时钟信号          |
| reset  |     I     |  1   |          重置信号          |
| branch |     I     |  32  | 分支指令扩展为32位的立即数 |
|  jump  |     I     |  26  |  j指令扩展为32位的立即数   |
|   jr   |     I     |  32  |   jr指令跳转到的指令地址   |
| Instr  |     O     |  32  |       当前执行的指令       |
|  jal   |     O     |  32  |   jal指令中写入$ra的地址   |

#### 2.D级流水线寄存器

|  端口  | 输入/输出 | 位宽 |        描述         |
| :----: | :-------: | :--: | :-----------------: |
|  clk   |     I     |  1   |      时钟信号       |
| reset  |     I     |  1   |      重置信号       |
|  weD   |     I     |  1   | D级寄存器写使能信号 |
| instrF |     I     |  32  |       F级指令       |
|  PCF   |     I     |  32  |        F级PC        |
| instrD |     O     |  32  |       D级指令       |
|  PCD   |     O     |  32  |        D级PC        |

#### 3.GRF

| 端口  | 输入/输出 | 位宽 |      描述       |
| :---: | :-------: | :--: | :-------------: |
|  CLK  |     I     |  1   |    时钟信号     |
|  WE   |     I     |  1   |  写入使能信号   |
| reset |     I     |  1   |  异步重置信号   |
|  A1   |     I     |  5   | 读取寄存器地址1 |
|  A2   |     I     |  5   | 读取寄存器地址2 |
|  A3   |     I     |  5   | 写入寄存器地址  |
|  WD   |     I     |  32  |    写入数据     |
|  RD1  |     O     |  32  |    读取数据1    |
|  RD2  |     O     |  32  |    读取数据2    |

#### 4.E级流水线寄存器

|  端口  | 输入/输出 | 位宽 |      描述      |
| :----: | :-------: | :--: | :------------: |
|  clk   |     I     |  1   |    时钟信号    |
| reset  |     I     |  1   |    重置信号    |
|  rd1D  |     I     |  32  |  D级读取数据1  |
|  rd2D  |     I     |  32  |  D级读取数据2  |
| instrD |     I     |  32  |    D级指令     |
| imm32D |     I     |  32  | D级32位立即数  |
|  luiD  |     I     |  32  | D级lui运算结果 |
|  PCD   |     I     |  32  |     D级PC      |
|  rd1E  |     O     |  32  |  E级读取数据1  |
|  rd2E  |     O     |  32  |  E级读取数据2  |
| instrE |     O     |  32  |    E级指令     |
| imm32E |     O     |  32  | E级32位立即数  |
|  PCE   |     O     |  32  |     E级PC      |
|  luiE  |     O     |  32  | E级lui运算结果 |

#### 5.ALU

|   端口    | 输入/输出 | 位宽 |       描述       |
| :-------: | :-------: | :--: | :--------------: |
|  ALUCtrl  |     I     |  3   | 控制ALU运算类型  |
|   SrcA    |     I     |  32  |     运算数A      |
|   SrcB    |     I     |  32  |     运算数B      |
|   shift   |     I     |  5   |     位移位数     |
|    Cmp    |     O     |  2   | A和B大小比较结果 |
| ALUResult |     O     |  32  |     运算结果     |

#### 6.M级流水线寄存器

|  端口   | 输入/输出 | 位宽 |      描述      |
| :-----: | :-------: | :--: | :------------: |
|   clk   |     I     |  1   |    时钟信号    |
|  reset  |     I     |  1   |    重置信号    |
| instrE  |     I     |  32  |    E级指令     |
|  rd2E   |     I     |  32  |  E级读取数据2  |
| ALUOutE |     I     |  32  | E级ALU运算结果 |
|  luiE   |     I     |  32  | E级lui运算结果 |
|   PCE   |     I     |  32  |     E级PC      |
|  rd2M   |     O     |  32  |  M级读取数据2  |
| ALUOutM |     O     |  32  | M级ALU运算结果 |
| instrM  |     O     |  32  |    M级指令     |
|  luiM   |     O     |  32  | M级lui运算结果 |
|   PCM   |     O     |  32  |     M级PC      |



#### 7.DM

|   端口   | 输入/输出 | 位宽 |      描述      |
| :------: | :-------: | :--: | :------------: |
|   CLK    |     I     |  1   |    时钟信号    |
|  reset   |     I     |  1   |  异步重置信号  |
| MemWrite |     I     |  1   | 内存写使能信号 |
|  stride  |     I     |  2   | 写入数据的位宽 |
|   Addr   |     I     |  32  |    写入地址    |
|    WD    |     I     |  32  |    写入数据    |
|    RD    |     O     |  32  |    读取数据    |

#### 8.W级流水线寄存器

|  端口   | 输入/输出 | 位宽 |      描述       |
| :-----: | :-------: | :--: | :-------------: |
|   clk   |     I     |  1   |    时钟信号     |
|  reset  |     I     |  1   |    重置信号     |
| instrM  |     I     |  32  |     M级指令     |
| MemRdM  |     I     |  32  | M级读取内存数据 |
| ALUOutM |     I     |  32  | M级ALU运算结果  |
|  luiM   |     I     |  32  | M级lui运算结果  |
|   PCM   |     I     |  32  |      M级PC      |
| MemRdW  |     O     |  32  | W级读取内存数据 |
| ALUOutW |     O     |  32  | W级ALU运算结果  |
| instrW  |     O     |  32  |     W级指令     |
|  luiW   |     O     |  32  | W级lui运算结果  |
|   PCW   |     O     |  32  |      W级PC      |

#### 9.Controller

|   端口   | 输入/输出 | 位宽 |           描述           |
| :------: | :-------: | :--: | :----------------------: |
|  opcode  |     I     |  6   |          操作码          |
|  funct   |     I     |  6   |       r指令的功能        |
|   Cmp    |     I     |  2   |       ALU的Compare       |
|  RegDst  |     O     |  2   |      写入寄存器地址      |
|  ALUSrc  |     O     |  2   |   ALU运算数的选择信号    |
| RegData  |     O     |  2   | 寄存器写入数据的选择信号 |
| RegWrite |     O     |  1   |    寄存器写入使能信号    |
| MemWrite |     O     |  1   |     内存写入使能信号     |
|  NPCSel  |     O     |  2   |      NPC的选择信号       |
|  ExtOp   |     O     |  1   |  符号扩展类型的选择信号  |
| ALUctrl  |     O     |  3   |     A控制LU运算类型      |
|  stride  |     O     |  2   |     DM写入数据的位宽     |

#### 10.Cut

|  端口  | 输入/输出 | 位宽 |      描述      |
| :----: | :-------: | :--: | :------------: |
| Instr  |     I     |  32  | 当前执行的指令 |
| opcode |     O     |  6   |     操作码     |
|   rs   |     O     |  5   |   指令的rs段   |
|   rt   |     O     |  5   |   指令的rt段   |
|   rd   |     O     |  5   |   指令的rd段   |
| funct  |     O     |  6   |  R指令的功能   |
|  imm   |     O     |  16  |   16位立即数   |
| imm26  |     O     |  26  |   26位立即数   |
| shift  |     O     |  5   |     位移数     |

### 结构图

![](C:\Users\wangxuezhu\Desktop\1a11083df95ea5187b69e75ad5d4788.jpg)



## （三）重要机制实现

#### 1.跳转

NPC模块内置了判定单元和计算单元来独立支持指令y的跳转机制。

#### 2.流水线延迟槽

支持延迟槽

#### 3.转发和暂停

根据AT法实现

| 指令 | TuseRs(D) | TuseRt(D) | Tnew(E) |
| :--: | :-------: | :-------: | :-----: |
| addu |     1     |     1     |    1    |
| subu |     1     |     1     |    1    |
| ori  |     1     |     x     |    1    |
|  lw  |     1     |     x     |    2    |
|  sw  |     1     |     2     |    x    |
|  j   |     x     |     x     |    x    |
| jal  |     x     |     x     |    0    |
|  jr  |     0     |     x     |    x    |
| beq  |     0     |     0     |    x    |
| lui  |     x     |     x     |    0    |

Tuse : x=3

Tnew : x=0

采用了条件转发和在D级暴力暂停。

````assembly
rsDfwd=(rsD&&rsD==A3E&&tnewE==0)?2:
	   (rsD&&rsD==A3M&&$signed(tnewM-1)<=0)?1:0;
	
rtDfwd=(rtD&&rtD==A3E&&tnewE==0)?2:
	   (rtD&&rtD==A3M&&$signed(tnewM-1)<=0)?1:0;
	
rsEfwd=(rsE&&rsE==A3M&&$signed(tnewM-1)<=0)?2:
	   (rsE&&rsE==A3W)?1:0;
					  
rtEfwd=(rtE&&rtE==A3M&&$signed(tnewM-1)<=0)?2:
	   (rtE&&rtE==A3W)?1:0;
					  
rtMfwd=(rtM&&rtM==A3W)?1:0;

stallE=($signed(tuseRsD)<$signed(tnewE)&&rsD&&rsD==A3E)||
	   ($signed(tuseRtD)<$signed(tnewE)&&rtD&&rtD==A3E);
					
stallM=($signed(tuseRsD)<$signed(tnewM-1)&&rsD&&rsD==A3M)||
	   ($signed(tuseRtD)<$signed(tnewM-1)&&rtD&&rtD==A3M);
````



## 二、测试方案

### 自动测试工具

#### 1.测试样例生成器	

````python
import random
from mips import test

block3=['addu','subu']
block2=['ori']
block1=['lui']
memory=['sw','lw']
branch=['beq','bgtz']
jump=['j','jal','jr']
register=['$zero','$v0','$v1','$a0','$a1','$a2','$a3','$t0','$t1','$t2','$t3','$t5','$t6','$t7','$s0','$s1',
'$s2','$s3','$s4','$s5','$s6','$s7','$t8','$t9']
imm=['0','1','2','5542','134','77','4321','-16','-233']
immDM=['100','324','1024','4000']

def block(num=0):
    pre1=register[random.randrange(0,len(register))]
    pre2=register[random.randrange(0,len(register))]
    with open('test.asm','a') as f:
        if num==0:
            num=random.randrange(1,21)
        while num:
            num=num-1
            op=random.randrange(0,4)
            if op==0:
                instr=block3[random.randrange(0,len(block3))]
                rs,rt=pre1,pre2
                rd=register[random.randrange(0,len(register))]
                f.write(instr+' '+rs+','+rt+','+rd+'\n')
                pre1,pre2=rt,rd
            elif op==1:
                instr=block2[random.randrange(0,len(block2))]
                rs=pre2
                rt=register[random.randrange(0,len(register))]
                pre1,pre2=rs,rt
                imm16=imm[random.randrange(0,len(imm))]
                f.write(instr+' '+rs+','+rt+','+imm16+'\n')
            elif op==2:
                instr=block1[random.randrange(0,len(block1))]
                rs=register[random.randrange(0,len(register))]
                pre1,pre2=pre2,rs 
                imm16=imm[random.randrange(0,len(imm))]
                f.write(instr+' '+rs+','+str(abs(eval(imm16)))+'\n')
            else:
                instr=memory[random.randrange(0,len(memory))]
                rs,rt=pre1,pre2
                f.write('ori '+rs+',$0,'+immDM[random.randrange(0,len(immDM))]+'\n')
                bias=str(random.randrange(-5,6)*4)
                f.write(instr+' '+rt+','+bias+'('+rs+')'+'\n')
    return pre1,pre2

def jal(label):
    with open('test.asm','a') as f:
        f.write('jal '+label+'\n')
    block()
    with open('test.asm','a') as f:
        f.write('j '+label+'end\n')
    with open('test.asm','a') as f: 
        f.write(label+':\n')
    block()
    with open('test.asm','a') as f:
        f.write('jr $ra\n')
    block()
    with open('test.asm','a') as f:
        f.write(label+'end:\n')

def branch(label):
    with open('test.asm','a') as f:
        pre1,pre2=block()
        f.write('beq '+pre1+','+pre2+','+label+'\n')
    block()
    with open('test.asm','a') as f: 
        f.write(label+':\n')
    block()

def initial():
    with open('test.asm','a') as f: 
        for reg in register:
            f.write('ori '+reg+',$0,1234\n')


if __name__ == '__main__':
    with open('test.asm','w') as f:
        f.write('')

    initial()
    labelNum=10
    for i in range(0,labelNum):
        block()
        if random.randrange(0,2)==1:
            branch('label'+str(i))
        else:
            jal('label'+str(i))

    test.execute()
````



#### 2.自动执行脚本

````python
import os

def ise():
    xilinx_path='D:\\Xilinx\\14.7\\ISE_DS\\ISE'
    os.environ['XILINX'] = xilinx_path
    os.system(xilinx_path + '\\bin\\nt64\\fuse -nodebug -prj mips.prj -o mips.exe test>log.txt')
    os.system('mips.exe -nolog -tclbatch mips.tcl> test_ans.txt')

def mars():
    hexCodeDir="code.txt"
    spMarsJarDir = "mars2.jar"
    stdLogDir="ans.txt"
    os.system("java -jar "+spMarsJarDir+" test.asm"+" nc mc CompactDataAtZero a dump .text HexText "+hexCodeDir) 
    os.system("java -jar "+spMarsJarDir+" test.asm"+" nc mc CompactDataAtZero >"+stdLogDir) 
````



#### 3.正确性判定脚本

````python
def check():
    with open('test_ans.txt','a') as f2:
        f2.write('\n')
    with open('ans.txt','r') as f1:
        with open('test_ans.txt','r') as f2:
            txt1=f1.readlines()
            txt2=f2.readlines()
            del txt2[0:5]
            if txt1==txt2:
                print('True')
            else:
                print('False')
````



## 三、思考题

### （一）流水线冒险

1. 在采用本节所述的控制冒险处理方式下，PC 的值应当如何被更新？请从数据通路和控制信号两方面进行说明。

   由于此次指令集中所有的跳转指令都可以在D级就计算出是否跳转和跳转的位置，所以只需要将D级计算出的结果写入IFU模块。IFU内部保存的PC值在不跳转的情况下每周期+4，如果跳转，则用PC+8参与分支指令的计算，因为当前PC对应的指令是F级指令，跳转指令是D级指令。

2. 对于 jal 等需要将指令地址写入寄存器的指令，为什么需要回写 PC+8 ？

   由于采用延迟槽的做法，jal指令的下一条指令一定会在jal之后立即被执行。如果采用PC+4的话，执行jr指令后PC+4对应的指令就会执行两边。

### （二）数据冒险的分析

为什么所有的供给者都是存储了上一级传来的各种数据的**流水级寄存器**，而不是由 ALU 或者 DM 等部件来提供	数据？

ALU和DM等部件获得的数据都需要经过一定的延时才能够得到稳定的信号，直接转发这个结果会增加关键路径的长度，导致流水线频率降低。

### （三）AT法处理流水线数据冒险

Think1：如果不采用已经转发过的数据，而采用上一级中的原始数据，会出现怎样的问题？试列举指令序列说	明这个问题。

会丢失掉在下一个周期执行完毕的指令给当前指令转发的结果。例如：

````assembly
addu $s0,$s1,$s2
nop
sw $s0,0($0)
````

addu指令在M级把运算结果转发给sw指令，但是由于采用原始数据，转发并没有起到效果，W级对E级的转发	同理。所以最终sw把未改变的$s0的值存入了内存中。

Think2：我们为什么要对 GPR 采用内部转发机制？如果不采用内部转发机制，我们要怎样才能解决这种情况下	的转发需求呢？

内部转发相对于W级向D级转发的代码复杂度低很多，更容易实现，且并不会有性能损失。

需要将W级存储的ALUResult、luiResult、PC8、MemRd分别向D级的rd1和rd2转发。

Think3：为什么 0 号寄存器需要特殊处理？

0号寄存器无法写入数据，因此也不会发生数据冲突。特殊处理0号寄存器可以转发时写入错误的值，也可以避	免造成不必要的暂停。

Think4：什么是“最新产生的数据”？

越晚执行的指令产生的数据越新，因为有可能覆盖之前执行指令产生的数据。从流水线的结构来看，越靠前的	结构存储的指令越晚，产生的数据越新。例如：考虑对D级的rd1和rd2进行转发，那么E级保存的数据最新，M	级保存的数据最旧。

2.在 AT 方法讨论转发条件的时候，只提到了“供给者需求者的A相同，且不为 0”，但在 CPU 写入 GRF 的时候，是有一个 we 信号来控制是否要写入的。为何在 AT 方法中不需要特判 we 呢？为了**用且仅用** A 和 T 完成转发，在翻译出 A 的时候，要结合 we 做什么操作呢？

因为特判we需要把所有的we信号传入冲突单元，增加复杂性，而且有更简便的处理方式。

在翻译出A之后，若转发供给者的we是0，则把A赋值成0，因为转发不对0号寄存器操作。

### （四）在线测试相关说明

在本实验中你遇到了哪些不同指令类型组合产生的冲突？你又是如何解决的？相应的测试样例是什么样的？

````assembly
ori $s0,$0,123
ori $s1,$0,-5
addu $s2,$s1,$s0
addu $s0,$s0,$s2
subu $s3,$s1,$s0
lui $s2,333
subu $s3,$s2,$s1
````

cal_r和cal_i指令的冲突

````assembly
ori $s0,$0,123
ori $s1,$0,233
subu $s2,$s0,$s1
ori $t0,$0,119
sw $s2,5($t0)
addu $s2,$s1,$s0
ori $t1,$0,5
addu $t1,$t0,$t1
lw $t0,0($t1)
subu $t1,$t0,$t1
````

计算指令和存储指令的冲突

````assembly
lui $s0,77
beq $s0,$s1,xxx
addu $s1,$0,$s0
xxx:
ori $t0,$0,432
beq $s0,$s1,xx
ori $t0,$0,111
ori $t3,$s1,22
xx:
jal begin
ori $t0,$t1,221
addu $s0,$s1,$t0
subu $s0,$s1,$t0
j end
subu $t0,$t1,$t2
begin:
sw $t3,16($0)
lw $s3,16($0)
addu $s2,$s3,$s0
jr $ra
nop
end:
````

计算指令和跳转指令的冲突

