	__STWRST
	L		DW#16#00000FFF
	L		DW#16#12345678
	UW
	__ASSERT==	__ACCU 1,	DW#16#12340678
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0


	__STWRST
	L		0
	L		DW#16#12345678
	UW
	__ASSERT==	__ACCU 1,	DW#16#12340000
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	0
	__ASSERT==	__STW OV,	0


	__STWRST
	L		DW#16#38982304
	UW		W#16#3884
	__ASSERT==	__ACCU 1,	DW#16#38982004
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0


	__STWRST
	L		DW#16#00000FFF
	L		DW#16#12345678
	OW
	__ASSERT==	__ACCU 1,	DW#16#12345FFF
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0


	__STWRST
	L		0
	L		DW#16#12345678
	OW
	__ASSERT==	__ACCU 1,	DW#16#12345678
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0


	__STWRST
	L		DW#16#84395238
	OW		W#16#3434
	__ASSERT==	__ACCU 1,	DW#16#8439763C
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0


	__STWRST
	L		DW#16#00000FFF
	L		DW#16#12345678
	XOW
	__ASSERT==	__ACCU 1,	DW#16#12345987
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0


	__STWRST
	L		0
	L		DW#16#12345678
	XOW
	__ASSERT==	__ACCU 1,	DW#16#12345678
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0


	__STWRST
	L		DW#16#90234985
	XOW		W#16#3522
	__ASSERT==	__ACCU 1,	DW#16#90237CA7
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0


	__STWRST
	L		DW#16#00000FFF
	L		DW#16#12345678
	UD
	__ASSERT==	__ACCU 1,	DW#16#00000678
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0


	__STWRST
	L		0
	L		DW#16#12345678
	UD
	__ASSERT==	__ACCU 1,	0
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	0
	__ASSERT==	__STW OV,	0


	__STWRST
	L		DW#16#32478782
	UD		DW#16#02837422
	__ASSERT==	__ACCU 1,	DW#16#02030402
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0


	__STWRST
	L		DW#16#00000FFF
	L		DW#16#12345678
	OD
	__ASSERT==	__ACCU 1,	DW#16#12345FFF
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0


	__STWRST
	L		0
	L		DW#16#12345678
	OD
	__ASSERT==	__ACCU 1,	DW#16#12345678
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0


	__STWRST
	L		DW#16#54874893
	OD		DW#16#99238422
	__ASSERT==	__ACCU 1,	DW#16#DDA7CCB3
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0


	__STWRST
	L		DW#16#00000FFF
	L		DW#16#12345678
	XOD
	__ASSERT==	__ACCU 1,	DW#16#12345987
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0


	__STWRST
	L		0
	L		DW#16#12345678
	XOD
	__ASSERT==	__ACCU 1,	DW#16#12345678
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0


	__STWRST
	L		DW#16#65657474
	XOD		DW#16#92003214
	__ASSERT==	__ACCU 1,	DW#16#0xF7654660
	__ASSERT==	__STW A0,	0
	__ASSERT==	__STW A1,	1
	__ASSERT==	__STW OV,	0


	L		DW#16#12345678
	TAW
	__ASSERT==	__ACCU 1,	DW#16#12347856


	L		DW#16#12345678
	TAD
	__ASSERT==	__ACCU 1,	DW#16#78563412


	CALL SFC 46 // STOP CPU
