+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                        ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u_reserved_mem                                                                   ; 176   ; 0              ; 52           ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_alu_mem                                                                        ; 176   ; 8              ; 52           ; 8              ; 50     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_data_mem                                                                       ; 176   ; 0              ; 52           ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_inst_mem                                                                       ; 176   ; 4              ; 52           ; 4              ; 46     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|rresp_mux_M1                                                  ; 10    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|rresp_mux_M0                                                  ; 10    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|rlast_mux_M1                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|rlast_mux_M0                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|rdata_mux_M1                                                  ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|rdata_mux_M0                                                  ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|rvalid_mux_M1                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|rvalid_mux_M0                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|rready_mux_M03                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|rready_mux_M02                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|rready_mux_M01                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|rready_mux_M00                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|rready_demux_M1                                               ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|rready_demux_M0                                               ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|Read_controller                                               ; 306   ; 4              ; 0            ; 4              ; 12     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|mux_m_addr                                                    ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_AR_Channel_Controller_Top|u_Faling_Edge_Detc                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_AR_Channel_Controller_Top|u_Raising_Edge_Det                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_AR_Channel_Controller_Top|u_Demux_Address_Read_Ready        ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_AR_Channel_Controller_Top|u_AR_HandShake_Checker            ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_AR_Channel_Controller_Top|u_Read_Addr_Channel_Dec           ; 68    ; 0              ; 0            ; 0              ; 257    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_AR_Channel_Controller_Top|arvalid_mux                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_AR_Channel_Controller_Top|arregion_mux                      ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_AR_Channel_Controller_Top|arqos_mux                         ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_AR_Channel_Controller_Top|arprot_mux                        ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_AR_Channel_Controller_Top|arcache_mux                       ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_AR_Channel_Controller_Top|arlock_mux                        ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_AR_Channel_Controller_Top|arburst_mux                       ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_AR_Channel_Controller_Top|arsize_mux                        ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_AR_Channel_Controller_Top|arlen_mux                         ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_AR_Channel_Controller_Top|araddr_mux                        ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_AR_Channel_Controller_Top|u_Read_Arbiter                    ; 14    ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_AR_Channel_Controller_Top                                   ; 144   ; 0              ; 12           ; 0              ; 257    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_BR_Channel_Controller_Top|u_Write_Resp_Channel_Dec          ; 4     ; 2              ; 0            ; 2              ; 12     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_BR_Channel_Controller_Top|u_Demux_1_2                       ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_BR_Channel_Controller_Top|u_BReady_MUX_2_1                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_BR_Channel_Controller_Top|u_Write_Resp_Channel_Arb          ; 19    ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_BR_Channel_Controller_Top|u_WR_HandShake                    ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_BR_Channel_Controller_Top                                   ; 24    ; 0              ; 12           ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_WD_Channel_Controller_Top|u_WD_MUX_2_1_2                    ; 77    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_WD_Channel_Controller_Top|u_WD_MUX_2_1                      ; 77    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_WD_Channel_Controller_Top|u_Demux_Write_Data_Ready2         ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_WD_Channel_Controller_Top|u_Demux_Write_Data_Ready          ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_WD_Channel_Controller_Top|u_WD_HandShake2                   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_WD_Channel_Controller_Top|u_WD_HandShake                    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_WD_Channel_Controller_Top|u_Queue2                          ; 6     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_WD_Channel_Controller_Top|u_Queue                           ; 6     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_WD_Channel_Controller_Top                                   ; 87    ; 0              ; 2            ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_AW_Channel_Controller_Top|u_Write_Addr_Channel_Dec          ; 64    ; 2              ; 0            ; 2              ; 245    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_AW_Channel_Controller_Top|u_AW_MUX_2_1                      ; 119   ; 0              ; 0            ; 0              ; 59     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_AW_Channel_Controller_Top|u_Demux_Address_Write_Ready       ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_AW_Channel_Controller_Top|u_Address_Write_HandShake_Checker ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_AW_Channel_Controller_Top|u_Raising_Edge_Det                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_AW_Channel_Controller_Top|u_Faling_Edge_Detc                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_AW_Channel_Controller_Top|u_Qos_Arbiter                     ; 14    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect|u_AW_Channel_Controller_Top                                   ; 131   ; 9              ; 9            ; 9              ; 138    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_axi_interconnect                                                               ; 750   ; 398            ; 0            ; 398            ; 371    ; 398             ; 398           ; 398             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_alu_master|u_controller                                                        ; 75    ; 23             ; 6            ; 23             ; 168    ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_alu_master|u_alu                                                               ; 68    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_alu_master                                                                     ; 45    ; 0              ; 4            ; 0              ; 168    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_serv_wrapper|u_wb2axi_data                                                     ; 122   ; 0              ; 13           ; 0              ; 207    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_serv_wrapper|u_wb2axi_inst                                                     ; 77    ; 0              ; 9            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_serv_wrapper|u_serv_core|cpu|gen_csr.csr                                       ; 26    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_serv_wrapper|u_serv_core|cpu|mem_if                                            ; 10    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_serv_wrapper|u_serv_core|cpu|rf_if                                             ; 36    ; 5              ; 0            ; 5              ; 32     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_serv_wrapper|u_serv_core|cpu|alu                                               ; 14    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_serv_wrapper|u_serv_core|cpu|ctrl                                              ; 16    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_serv_wrapper|u_serv_core|cpu|bufreg2                                           ; 47    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_serv_wrapper|u_serv_core|cpu|bufreg                                            ; 18    ; 2              ; 7            ; 2              ; 67     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_serv_wrapper|u_serv_core|cpu|immdec                                            ; 38    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_serv_wrapper|u_serv_core|cpu|decode                                            ; 32    ; 1              ; 17           ; 1              ; 57     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_serv_wrapper|u_serv_core|cpu|state                                             ; 23    ; 1              ; 2            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_serv_wrapper|u_serv_core|cpu                                                   ; 105   ; 0              ; 34           ; 0              ; 202    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_serv_wrapper|u_serv_core|rf_ram                                                ; 25    ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_serv_wrapper|u_serv_core|rf_ram_if                                             ; 34    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_serv_wrapper|u_serv_core                                                       ; 102   ; 33             ; 0            ; 33             ; 172    ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_serv_wrapper                                                                   ; 94    ; 0              ; 0            ; 0              ; 242    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
