TimeQuest Timing Analyzer report for rca_clk
Thu Sep 14 16:58:27 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clock'
 13. Slow Model Hold: 'clock'
 14. Slow Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'clock'
 25. Fast Model Hold: 'clock'
 26. Fast Model Minimum Pulse Width: 'clock'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Multicorner Timing Analysis Summary
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Setup Transfers
 37. Hold Transfers
 38. Report TCCS
 39. Report RSKM
 40. Unconstrained Paths
 41. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; rca_clk                                            ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C70F896C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; rca_clk.out.sdc ; OK     ; Thu Sep 14 16:58:27 2017 ;
+-----------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 13.000 ; 76.92 MHz ; 0.000 ; 6.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 82.73 MHz ; 82.73 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------+
; Slow Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.913 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.534 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clock ; 5.500 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                               ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; 0.913 ; reg_a[0]  ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.001      ; 12.124     ;
; 1.180 ; reg_b[0]  ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.001      ; 11.857     ;
; 1.306 ; reg_a[0]  ; reg_s_rca[30] ; clock        ; clock       ; 13.000       ; 0.001      ; 11.731     ;
; 1.306 ; reg_a[0]  ; reg_s_rca[31] ; clock        ; clock       ; 13.000       ; 0.001      ; 11.731     ;
; 1.325 ; reg_a[1]  ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.001      ; 11.712     ;
; 1.328 ; reg_ci    ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.001      ; 11.709     ;
; 1.482 ; reg_b[2]  ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.001      ; 11.555     ;
; 1.573 ; reg_b[0]  ; reg_s_rca[30] ; clock        ; clock       ; 13.000       ; 0.001      ; 11.464     ;
; 1.573 ; reg_b[0]  ; reg_s_rca[31] ; clock        ; clock       ; 13.000       ; 0.001      ; 11.464     ;
; 1.718 ; reg_a[1]  ; reg_s_rca[30] ; clock        ; clock       ; 13.000       ; 0.001      ; 11.319     ;
; 1.718 ; reg_a[1]  ; reg_s_rca[31] ; clock        ; clock       ; 13.000       ; 0.001      ; 11.319     ;
; 1.721 ; reg_ci    ; reg_s_rca[30] ; clock        ; clock       ; 13.000       ; 0.001      ; 11.316     ;
; 1.721 ; reg_ci    ; reg_s_rca[31] ; clock        ; clock       ; 13.000       ; 0.001      ; 11.316     ;
; 1.741 ; reg_b[1]  ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.001      ; 11.296     ;
; 1.842 ; reg_a[0]  ; reg_s_rca[29] ; clock        ; clock       ; 13.000       ; 0.001      ; 11.195     ;
; 1.875 ; reg_b[2]  ; reg_s_rca[30] ; clock        ; clock       ; 13.000       ; 0.001      ; 11.162     ;
; 1.875 ; reg_b[2]  ; reg_s_rca[31] ; clock        ; clock       ; 13.000       ; 0.001      ; 11.162     ;
; 1.887 ; reg_b[4]  ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.001      ; 11.150     ;
; 2.036 ; reg_a[4]  ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.001      ; 11.001     ;
; 2.109 ; reg_b[0]  ; reg_s_rca[29] ; clock        ; clock       ; 13.000       ; 0.001      ; 10.928     ;
; 2.134 ; reg_b[1]  ; reg_s_rca[30] ; clock        ; clock       ; 13.000       ; 0.001      ; 10.903     ;
; 2.134 ; reg_b[1]  ; reg_s_rca[31] ; clock        ; clock       ; 13.000       ; 0.001      ; 10.903     ;
; 2.254 ; reg_a[1]  ; reg_s_rca[29] ; clock        ; clock       ; 13.000       ; 0.001      ; 10.783     ;
; 2.257 ; reg_ci    ; reg_s_rca[29] ; clock        ; clock       ; 13.000       ; 0.001      ; 10.780     ;
; 2.280 ; reg_b[4]  ; reg_s_rca[30] ; clock        ; clock       ; 13.000       ; 0.001      ; 10.757     ;
; 2.280 ; reg_b[4]  ; reg_s_rca[31] ; clock        ; clock       ; 13.000       ; 0.001      ; 10.757     ;
; 2.298 ; reg_b[5]  ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.001      ; 10.739     ;
; 2.322 ; reg_b[3]  ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.001      ; 10.715     ;
; 2.334 ; reg_a[2]  ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.001      ; 10.703     ;
; 2.371 ; reg_a[0]  ; reg_s_rca[28] ; clock        ; clock       ; 13.000       ; 0.001      ; 10.666     ;
; 2.374 ; reg_a[0]  ; reg_s_rca[27] ; clock        ; clock       ; 13.000       ; 0.001      ; 10.663     ;
; 2.411 ; reg_b[2]  ; reg_s_rca[29] ; clock        ; clock       ; 13.000       ; 0.001      ; 10.626     ;
; 2.429 ; reg_a[4]  ; reg_s_rca[30] ; clock        ; clock       ; 13.000       ; 0.001      ; 10.608     ;
; 2.429 ; reg_a[4]  ; reg_s_rca[31] ; clock        ; clock       ; 13.000       ; 0.001      ; 10.608     ;
; 2.638 ; reg_b[0]  ; reg_s_rca[28] ; clock        ; clock       ; 13.000       ; 0.001      ; 10.399     ;
; 2.641 ; reg_b[0]  ; reg_s_rca[27] ; clock        ; clock       ; 13.000       ; 0.001      ; 10.396     ;
; 2.670 ; reg_b[1]  ; reg_s_rca[29] ; clock        ; clock       ; 13.000       ; 0.001      ; 10.367     ;
; 2.691 ; reg_b[5]  ; reg_s_rca[30] ; clock        ; clock       ; 13.000       ; 0.001      ; 10.346     ;
; 2.691 ; reg_b[5]  ; reg_s_rca[31] ; clock        ; clock       ; 13.000       ; 0.001      ; 10.346     ;
; 2.715 ; reg_b[3]  ; reg_s_rca[30] ; clock        ; clock       ; 13.000       ; 0.001      ; 10.322     ;
; 2.715 ; reg_b[3]  ; reg_s_rca[31] ; clock        ; clock       ; 13.000       ; 0.001      ; 10.322     ;
; 2.723 ; reg_b[6]  ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.002      ; 10.315     ;
; 2.727 ; reg_a[2]  ; reg_s_rca[30] ; clock        ; clock       ; 13.000       ; 0.001      ; 10.310     ;
; 2.727 ; reg_a[2]  ; reg_s_rca[31] ; clock        ; clock       ; 13.000       ; 0.001      ; 10.310     ;
; 2.738 ; reg_a[3]  ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.001      ; 10.299     ;
; 2.774 ; reg_a[0]  ; reg_s_rca[26] ; clock        ; clock       ; 13.000       ; 0.001      ; 10.263     ;
; 2.783 ; reg_a[1]  ; reg_s_rca[28] ; clock        ; clock       ; 13.000       ; 0.001      ; 10.254     ;
; 2.786 ; reg_ci    ; reg_s_rca[28] ; clock        ; clock       ; 13.000       ; 0.001      ; 10.251     ;
; 2.786 ; reg_a[1]  ; reg_s_rca[27] ; clock        ; clock       ; 13.000       ; 0.001      ; 10.251     ;
; 2.789 ; reg_ci    ; reg_s_rca[27] ; clock        ; clock       ; 13.000       ; 0.001      ; 10.248     ;
; 2.816 ; reg_b[4]  ; reg_s_rca[29] ; clock        ; clock       ; 13.000       ; 0.001      ; 10.221     ;
; 2.883 ; reg_a[0]  ; reg_s_rca[24] ; clock        ; clock       ; 13.000       ; 0.001      ; 10.154     ;
; 2.883 ; reg_a[0]  ; reg_s_rca[25] ; clock        ; clock       ; 13.000       ; 0.001      ; 10.154     ;
; 2.915 ; reg_a[6]  ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.002      ; 10.123     ;
; 2.940 ; reg_b[2]  ; reg_s_rca[28] ; clock        ; clock       ; 13.000       ; 0.001      ; 10.097     ;
; 2.943 ; reg_b[2]  ; reg_s_rca[27] ; clock        ; clock       ; 13.000       ; 0.001      ; 10.094     ;
; 2.965 ; reg_a[4]  ; reg_s_rca[29] ; clock        ; clock       ; 13.000       ; 0.001      ; 10.072     ;
; 3.041 ; reg_b[0]  ; reg_s_rca[26] ; clock        ; clock       ; 13.000       ; 0.001      ; 9.996      ;
; 3.116 ; reg_b[6]  ; reg_s_rca[30] ; clock        ; clock       ; 13.000       ; 0.002      ; 9.922      ;
; 3.116 ; reg_b[6]  ; reg_s_rca[31] ; clock        ; clock       ; 13.000       ; 0.002      ; 9.922      ;
; 3.131 ; reg_a[3]  ; reg_s_rca[30] ; clock        ; clock       ; 13.000       ; 0.001      ; 9.906      ;
; 3.131 ; reg_a[3]  ; reg_s_rca[31] ; clock        ; clock       ; 13.000       ; 0.001      ; 9.906      ;
; 3.133 ; reg_b[7]  ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.002      ; 9.905      ;
; 3.144 ; reg_a[5]  ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.001      ; 9.893      ;
; 3.150 ; reg_b[0]  ; reg_s_rca[24] ; clock        ; clock       ; 13.000       ; 0.001      ; 9.887      ;
; 3.150 ; reg_b[0]  ; reg_s_rca[25] ; clock        ; clock       ; 13.000       ; 0.001      ; 9.887      ;
; 3.186 ; reg_a[1]  ; reg_s_rca[26] ; clock        ; clock       ; 13.000       ; 0.001      ; 9.851      ;
; 3.189 ; reg_ci    ; reg_s_rca[26] ; clock        ; clock       ; 13.000       ; 0.001      ; 9.848      ;
; 3.199 ; reg_b[1]  ; reg_s_rca[28] ; clock        ; clock       ; 13.000       ; 0.001      ; 9.838      ;
; 3.202 ; reg_b[1]  ; reg_s_rca[27] ; clock        ; clock       ; 13.000       ; 0.001      ; 9.835      ;
; 3.227 ; reg_b[5]  ; reg_s_rca[29] ; clock        ; clock       ; 13.000       ; 0.001      ; 9.810      ;
; 3.251 ; reg_b[3]  ; reg_s_rca[29] ; clock        ; clock       ; 13.000       ; 0.001      ; 9.786      ;
; 3.263 ; reg_a[2]  ; reg_s_rca[29] ; clock        ; clock       ; 13.000       ; 0.001      ; 9.774      ;
; 3.295 ; reg_a[1]  ; reg_s_rca[24] ; clock        ; clock       ; 13.000       ; 0.001      ; 9.742      ;
; 3.295 ; reg_a[1]  ; reg_s_rca[25] ; clock        ; clock       ; 13.000       ; 0.001      ; 9.742      ;
; 3.298 ; reg_a[0]  ; reg_s_rca[21] ; clock        ; clock       ; 13.000       ; -0.042     ; 9.696      ;
; 3.298 ; reg_a[0]  ; reg_s_rca[22] ; clock        ; clock       ; 13.000       ; -0.042     ; 9.696      ;
; 3.298 ; reg_ci    ; reg_s_rca[24] ; clock        ; clock       ; 13.000       ; 0.001      ; 9.739      ;
; 3.298 ; reg_ci    ; reg_s_rca[25] ; clock        ; clock       ; 13.000       ; 0.001      ; 9.739      ;
; 3.308 ; reg_a[6]  ; reg_s_rca[30] ; clock        ; clock       ; 13.000       ; 0.002      ; 9.730      ;
; 3.308 ; reg_a[6]  ; reg_s_rca[31] ; clock        ; clock       ; 13.000       ; 0.002      ; 9.730      ;
; 3.325 ; reg_a[10] ; reg_co_rca    ; clock        ; clock       ; 13.000       ; -0.023     ; 9.688      ;
; 3.343 ; reg_b[2]  ; reg_s_rca[26] ; clock        ; clock       ; 13.000       ; 0.001      ; 9.694      ;
; 3.345 ; reg_b[4]  ; reg_s_rca[28] ; clock        ; clock       ; 13.000       ; 0.001      ; 9.692      ;
; 3.348 ; reg_b[4]  ; reg_s_rca[27] ; clock        ; clock       ; 13.000       ; 0.001      ; 9.689      ;
; 3.369 ; reg_a[7]  ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.002      ; 9.669      ;
; 3.452 ; reg_b[2]  ; reg_s_rca[24] ; clock        ; clock       ; 13.000       ; 0.001      ; 9.585      ;
; 3.452 ; reg_b[2]  ; reg_s_rca[25] ; clock        ; clock       ; 13.000       ; 0.001      ; 9.585      ;
; 3.494 ; reg_a[4]  ; reg_s_rca[28] ; clock        ; clock       ; 13.000       ; 0.001      ; 9.543      ;
; 3.497 ; reg_a[4]  ; reg_s_rca[27] ; clock        ; clock       ; 13.000       ; 0.001      ; 9.540      ;
; 3.526 ; reg_b[7]  ; reg_s_rca[30] ; clock        ; clock       ; 13.000       ; 0.002      ; 9.512      ;
; 3.526 ; reg_b[7]  ; reg_s_rca[31] ; clock        ; clock       ; 13.000       ; 0.002      ; 9.512      ;
; 3.537 ; reg_a[5]  ; reg_s_rca[30] ; clock        ; clock       ; 13.000       ; 0.001      ; 9.500      ;
; 3.537 ; reg_a[5]  ; reg_s_rca[31] ; clock        ; clock       ; 13.000       ; 0.001      ; 9.500      ;
; 3.565 ; reg_b[0]  ; reg_s_rca[21] ; clock        ; clock       ; 13.000       ; -0.042     ; 9.429      ;
; 3.565 ; reg_b[0]  ; reg_s_rca[22] ; clock        ; clock       ; 13.000       ; -0.042     ; 9.429      ;
; 3.577 ; reg_a[0]  ; reg_s_rca[23] ; clock        ; clock       ; 13.000       ; 0.001      ; 9.460      ;
; 3.602 ; reg_b[1]  ; reg_s_rca[26] ; clock        ; clock       ; 13.000       ; 0.001      ; 9.435      ;
; 3.603 ; reg_b[10] ; reg_co_rca    ; clock        ; clock       ; 13.000       ; -0.023     ; 9.410      ;
; 3.652 ; reg_b[6]  ; reg_s_rca[29] ; clock        ; clock       ; 13.000       ; 0.002      ; 9.386      ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; 0.534 ; reg_a[24] ; reg_s_rca[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.800      ;
; 0.544 ; reg_b[21] ; reg_s_rca[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.810      ;
; 0.544 ; reg_b[21] ; reg_s_rca[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.810      ;
; 0.659 ; reg_b[6]  ; reg_s_rca[6]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.925      ;
; 0.662 ; reg_b[7]  ; reg_s_rca[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.928      ;
; 0.702 ; reg_a[8]  ; reg_s_rca[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.968      ;
; 0.714 ; reg_a[0]  ; reg_s_rca[0]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.979      ;
; 0.714 ; reg_b[18] ; reg_s_rca[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.980      ;
; 0.717 ; reg_a[9]  ; reg_s_rca[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.983      ;
; 0.717 ; reg_b[18] ; reg_s_rca[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.983      ;
; 0.736 ; reg_b[30] ; reg_s_rca[30] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.002      ;
; 0.740 ; reg_b[30] ; reg_s_rca[31] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.006      ;
; 0.786 ; reg_a[12] ; reg_s_rca[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.052      ;
; 0.794 ; reg_b[14] ; reg_s_rca[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.060      ;
; 0.796 ; reg_b[15] ; reg_s_rca[16] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.062      ;
; 0.798 ; reg_a[7]  ; reg_s_rca[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.064      ;
; 0.799 ; reg_b[11] ; reg_s_rca[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.065      ;
; 0.804 ; reg_a[18] ; reg_s_rca[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.070      ;
; 0.805 ; reg_a[31] ; reg_co_rca    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.071      ;
; 0.807 ; reg_a[24] ; reg_s_rca[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.073      ;
; 0.832 ; reg_a[6]  ; reg_s_rca[6]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.098      ;
; 0.837 ; reg_a[21] ; reg_s_rca[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; reg_a[21] ; reg_s_rca[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; reg_a[14] ; reg_s_rca[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.844 ; reg_b[14] ; reg_s_rca[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.110      ;
; 0.851 ; reg_b[15] ; reg_s_rca[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.117      ;
; 0.865 ; reg_a[27] ; reg_s_rca[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.131      ;
; 0.917 ; reg_b[13] ; reg_s_rca[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.183      ;
; 0.956 ; reg_a[1]  ; reg_s_rca[1]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.221      ;
; 0.961 ; reg_b[23] ; reg_s_rca[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.227      ;
; 0.984 ; reg_b[8]  ; reg_s_rca[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.250      ;
; 0.991 ; reg_a[9]  ; reg_s_rca[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.257      ;
; 0.992 ; reg_b[31] ; reg_co_rca    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.258      ;
; 0.993 ; reg_b[26] ; reg_s_rca[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.259      ;
; 0.999 ; reg_b[3]  ; reg_s_rca[3]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.264      ;
; 0.999 ; reg_b[12] ; reg_s_rca[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.265      ;
; 1.001 ; reg_b[3]  ; reg_s_rca[4]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.266      ;
; 1.001 ; reg_a[27] ; reg_s_rca[28] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.267      ;
; 1.002 ; reg_a[29] ; reg_s_rca[29] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.268      ;
; 1.008 ; reg_a[11] ; reg_s_rca[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.274      ;
; 1.011 ; reg_b[12] ; reg_s_rca[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.277      ;
; 1.017 ; reg_a[11] ; reg_s_rca[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.283      ;
; 1.029 ; reg_b[24] ; reg_s_rca[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.295      ;
; 1.030 ; reg_b[24] ; reg_s_rca[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.296      ;
; 1.058 ; reg_ci    ; reg_s_rca[0]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.323      ;
; 1.058 ; reg_a[13] ; reg_s_rca[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.324      ;
; 1.065 ; reg_a[16] ; reg_s_rca[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.331      ;
; 1.065 ; reg_b[10] ; reg_s_rca[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.331      ;
; 1.070 ; reg_a[11] ; reg_s_rca[11] ; clock        ; clock       ; 0.000        ; -0.001     ; 1.335      ;
; 1.073 ; reg_a[16] ; reg_s_rca[16] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.339      ;
; 1.084 ; reg_a[26] ; reg_s_rca[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.350      ;
; 1.117 ; reg_b[17] ; reg_s_rca[17] ; clock        ; clock       ; 0.000        ; 0.043      ; 1.426      ;
; 1.124 ; reg_b[9]  ; reg_s_rca[9]  ; clock        ; clock       ; 0.000        ; 0.024      ; 1.414      ;
; 1.192 ; reg_a[12] ; reg_s_rca[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.458      ;
; 1.195 ; reg_a[20] ; reg_s_rca[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.461      ;
; 1.200 ; reg_b[14] ; reg_s_rca[16] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.466      ;
; 1.202 ; reg_b[5]  ; reg_s_rca[5]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.467      ;
; 1.203 ; reg_a[22] ; reg_s_rca[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.469      ;
; 1.213 ; reg_a[10] ; reg_s_rca[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.479      ;
; 1.224 ; reg_b[30] ; reg_co_rca    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.227 ; reg_b[19] ; reg_s_rca[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.493      ;
; 1.233 ; reg_ci    ; reg_s_rca[1]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.498      ;
; 1.238 ; reg_a[30] ; reg_s_rca[30] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.504      ;
; 1.238 ; reg_a[30] ; reg_s_rca[31] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.504      ;
; 1.241 ; reg_b[29] ; reg_s_rca[29] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.507      ;
; 1.243 ; reg_b[16] ; reg_s_rca[16] ; clock        ; clock       ; 0.000        ; -0.001     ; 1.508      ;
; 1.244 ; reg_a[14] ; reg_s_rca[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.510      ;
; 1.246 ; reg_b[0]  ; reg_s_rca[0]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.511      ;
; 1.250 ; reg_a[12] ; reg_s_rca[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.516      ;
; 1.252 ; reg_a[12] ; reg_s_rca[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.518      ;
; 1.263 ; reg_b[20] ; reg_s_rca[20] ; clock        ; clock       ; 0.000        ; 0.043      ; 1.572      ;
; 1.264 ; reg_a[15] ; reg_s_rca[15] ; clock        ; clock       ; 0.000        ; 0.043      ; 1.573      ;
; 1.265 ; reg_a[5]  ; reg_s_rca[6]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.530      ;
; 1.265 ; reg_a[8]  ; reg_s_rca[9]  ; clock        ; clock       ; 0.000        ; 0.024      ; 1.555      ;
; 1.267 ; reg_b[27] ; reg_s_rca[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.533      ;
; 1.269 ; reg_b[27] ; reg_s_rca[28] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.535      ;
; 1.294 ; reg_a[17] ; reg_s_rca[17] ; clock        ; clock       ; 0.000        ; 0.043      ; 1.603      ;
; 1.298 ; reg_b[9]  ; reg_s_rca[10] ; clock        ; clock       ; 0.000        ; 0.024      ; 1.588      ;
; 1.300 ; reg_a[23] ; reg_s_rca[23] ; clock        ; clock       ; 0.000        ; 0.043      ; 1.609      ;
; 1.332 ; reg_a[3]  ; reg_s_rca[3]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.597      ;
; 1.332 ; reg_a[3]  ; reg_s_rca[4]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.597      ;
; 1.333 ; reg_b[4]  ; reg_s_rca[4]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.598      ;
; 1.335 ; reg_a[3]  ; reg_s_rca[5]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.600      ;
; 1.336 ; reg_a[2]  ; reg_s_rca[4]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.601      ;
; 1.338 ; reg_a[2]  ; reg_s_rca[3]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.603      ;
; 1.364 ; reg_a[25] ; reg_s_rca[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.630      ;
; 1.381 ; reg_b[0]  ; reg_s_rca[1]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.646      ;
; 1.382 ; reg_a[5]  ; reg_s_rca[7]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.647      ;
; 1.396 ; reg_b[26] ; reg_s_rca[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.662      ;
; 1.397 ; reg_a[27] ; reg_s_rca[29] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.663      ;
; 1.399 ; reg_b[26] ; reg_s_rca[28] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.665      ;
; 1.401 ; reg_b[24] ; reg_s_rca[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.667      ;
; 1.405 ; reg_b[12] ; reg_s_rca[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.671      ;
; 1.412 ; reg_a[11] ; reg_s_rca[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.678      ;
; 1.432 ; reg_a[20] ; reg_s_rca[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.698      ;
; 1.461 ; reg_b[1]  ; reg_s_rca[1]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.726      ;
; 1.462 ; reg_a[30] ; reg_co_rca    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.728      ;
; 1.466 ; reg_b[10] ; reg_s_rca[11] ; clock        ; clock       ; 0.000        ; -0.025     ; 1.707      ;
; 1.467 ; reg_b[28] ; reg_s_rca[28] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.733      ;
; 1.468 ; reg_b[15] ; reg_s_rca[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.734      ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                   ;
+-------+--------------+----------------+------------------+-------+------------+-----------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target    ;
+-------+--------------+----------------+------------------+-------+------------+-----------+
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[0]  ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[0]  ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[10] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[10] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[11] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[11] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[12] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[12] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[13] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[13] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[14] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[14] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[15] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[15] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[16] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[16] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[17] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[17] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[18] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[18] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[19] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[19] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[1]  ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[1]  ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[20] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[20] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[21] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[21] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[22] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[22] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[23] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[23] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[24] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[24] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[25] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[25] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[26] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[26] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[27] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[27] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[28] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[28] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[29] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[29] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[2]  ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[2]  ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[30] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[30] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[31] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[31] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[3]  ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[3]  ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[4]  ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[4]  ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[5]  ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[5]  ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[6]  ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[6]  ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[7]  ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[7]  ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[8]  ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[8]  ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[9]  ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[9]  ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[0]  ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[0]  ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[10] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[10] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[11] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[11] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[12] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[12] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[13] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[13] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[14] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[14] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[15] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[15] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[16] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[16] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[17] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[17] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[18] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[18] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[19] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[19] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[1]  ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[1]  ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[20] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[20] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[21] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[21] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[22] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[22] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[23] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[23] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[24] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[24] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[25] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[25] ;
+-------+--------------+----------------+------------------+-------+------------+-----------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clock      ; 3.972 ; 3.972 ; Rise       ; clock           ;
;  a[0]     ; clock      ; 3.184 ; 3.184 ; Rise       ; clock           ;
;  a[1]     ; clock      ; 3.418 ; 3.418 ; Rise       ; clock           ;
;  a[2]     ; clock      ; 3.313 ; 3.313 ; Rise       ; clock           ;
;  a[3]     ; clock      ; 3.238 ; 3.238 ; Rise       ; clock           ;
;  a[4]     ; clock      ; 3.684 ; 3.684 ; Rise       ; clock           ;
;  a[5]     ; clock      ; 3.288 ; 3.288 ; Rise       ; clock           ;
;  a[6]     ; clock      ; 3.358 ; 3.358 ; Rise       ; clock           ;
;  a[7]     ; clock      ; 3.972 ; 3.972 ; Rise       ; clock           ;
;  a[8]     ; clock      ; 3.294 ; 3.294 ; Rise       ; clock           ;
;  a[9]     ; clock      ; 2.960 ; 2.960 ; Rise       ; clock           ;
;  a[10]    ; clock      ; 3.151 ; 3.151 ; Rise       ; clock           ;
;  a[11]    ; clock      ; 3.267 ; 3.267 ; Rise       ; clock           ;
;  a[12]    ; clock      ; 3.298 ; 3.298 ; Rise       ; clock           ;
;  a[13]    ; clock      ; 3.340 ; 3.340 ; Rise       ; clock           ;
;  a[14]    ; clock      ; 3.586 ; 3.586 ; Rise       ; clock           ;
;  a[15]    ; clock      ; 3.466 ; 3.466 ; Rise       ; clock           ;
;  a[16]    ; clock      ; 3.583 ; 3.583 ; Rise       ; clock           ;
;  a[17]    ; clock      ; 3.603 ; 3.603 ; Rise       ; clock           ;
;  a[18]    ; clock      ; 3.341 ; 3.341 ; Rise       ; clock           ;
;  a[19]    ; clock      ; 3.282 ; 3.282 ; Rise       ; clock           ;
;  a[20]    ; clock      ; 3.272 ; 3.272 ; Rise       ; clock           ;
;  a[21]    ; clock      ; 3.474 ; 3.474 ; Rise       ; clock           ;
;  a[22]    ; clock      ; 3.657 ; 3.657 ; Rise       ; clock           ;
;  a[23]    ; clock      ; 3.466 ; 3.466 ; Rise       ; clock           ;
;  a[24]    ; clock      ; 3.588 ; 3.588 ; Rise       ; clock           ;
;  a[25]    ; clock      ; 2.918 ; 2.918 ; Rise       ; clock           ;
;  a[26]    ; clock      ; 3.434 ; 3.434 ; Rise       ; clock           ;
;  a[27]    ; clock      ; 3.280 ; 3.280 ; Rise       ; clock           ;
;  a[28]    ; clock      ; 2.628 ; 2.628 ; Rise       ; clock           ;
;  a[29]    ; clock      ; 3.502 ; 3.502 ; Rise       ; clock           ;
;  a[30]    ; clock      ; 3.569 ; 3.569 ; Rise       ; clock           ;
;  a[31]    ; clock      ; 2.661 ; 2.661 ; Rise       ; clock           ;
; b[*]      ; clock      ; 3.982 ; 3.982 ; Rise       ; clock           ;
;  b[0]     ; clock      ; 3.666 ; 3.666 ; Rise       ; clock           ;
;  b[1]     ; clock      ; 3.713 ; 3.713 ; Rise       ; clock           ;
;  b[2]     ; clock      ; 3.477 ; 3.477 ; Rise       ; clock           ;
;  b[3]     ; clock      ; 3.982 ; 3.982 ; Rise       ; clock           ;
;  b[4]     ; clock      ; 3.595 ; 3.595 ; Rise       ; clock           ;
;  b[5]     ; clock      ; 3.740 ; 3.740 ; Rise       ; clock           ;
;  b[6]     ; clock      ; 3.699 ; 3.699 ; Rise       ; clock           ;
;  b[7]     ; clock      ; 3.879 ; 3.879 ; Rise       ; clock           ;
;  b[8]     ; clock      ; 3.711 ; 3.711 ; Rise       ; clock           ;
;  b[9]     ; clock      ; 3.307 ; 3.307 ; Rise       ; clock           ;
;  b[10]    ; clock      ; 3.130 ; 3.130 ; Rise       ; clock           ;
;  b[11]    ; clock      ; 3.382 ; 3.382 ; Rise       ; clock           ;
;  b[12]    ; clock      ; 3.564 ; 3.564 ; Rise       ; clock           ;
;  b[13]    ; clock      ; 3.579 ; 3.579 ; Rise       ; clock           ;
;  b[14]    ; clock      ; 3.779 ; 3.779 ; Rise       ; clock           ;
;  b[15]    ; clock      ; 3.583 ; 3.583 ; Rise       ; clock           ;
;  b[16]    ; clock      ; 2.668 ; 2.668 ; Rise       ; clock           ;
;  b[17]    ; clock      ; 3.518 ; 3.518 ; Rise       ; clock           ;
;  b[18]    ; clock      ; 3.296 ; 3.296 ; Rise       ; clock           ;
;  b[19]    ; clock      ; 3.249 ; 3.249 ; Rise       ; clock           ;
;  b[20]    ; clock      ; 3.520 ; 3.520 ; Rise       ; clock           ;
;  b[21]    ; clock      ; 3.330 ; 3.330 ; Rise       ; clock           ;
;  b[22]    ; clock      ; 3.226 ; 3.226 ; Rise       ; clock           ;
;  b[23]    ; clock      ; 3.326 ; 3.326 ; Rise       ; clock           ;
;  b[24]    ; clock      ; 3.257 ; 3.257 ; Rise       ; clock           ;
;  b[25]    ; clock      ; 2.884 ; 2.884 ; Rise       ; clock           ;
;  b[26]    ; clock      ; 3.285 ; 3.285 ; Rise       ; clock           ;
;  b[27]    ; clock      ; 3.639 ; 3.639 ; Rise       ; clock           ;
;  b[28]    ; clock      ; 2.910 ; 2.910 ; Rise       ; clock           ;
;  b[29]    ; clock      ; 3.405 ; 3.405 ; Rise       ; clock           ;
;  b[30]    ; clock      ; 3.500 ; 3.500 ; Rise       ; clock           ;
;  b[31]    ; clock      ; 2.606 ; 2.606 ; Rise       ; clock           ;
; ci        ; clock      ; 3.292 ; 3.292 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clock      ; -2.398 ; -2.398 ; Rise       ; clock           ;
;  a[0]     ; clock      ; -2.954 ; -2.954 ; Rise       ; clock           ;
;  a[1]     ; clock      ; -3.188 ; -3.188 ; Rise       ; clock           ;
;  a[2]     ; clock      ; -3.083 ; -3.083 ; Rise       ; clock           ;
;  a[3]     ; clock      ; -3.008 ; -3.008 ; Rise       ; clock           ;
;  a[4]     ; clock      ; -3.454 ; -3.454 ; Rise       ; clock           ;
;  a[5]     ; clock      ; -3.058 ; -3.058 ; Rise       ; clock           ;
;  a[6]     ; clock      ; -3.128 ; -3.128 ; Rise       ; clock           ;
;  a[7]     ; clock      ; -3.742 ; -3.742 ; Rise       ; clock           ;
;  a[8]     ; clock      ; -3.064 ; -3.064 ; Rise       ; clock           ;
;  a[9]     ; clock      ; -2.730 ; -2.730 ; Rise       ; clock           ;
;  a[10]    ; clock      ; -2.921 ; -2.921 ; Rise       ; clock           ;
;  a[11]    ; clock      ; -3.037 ; -3.037 ; Rise       ; clock           ;
;  a[12]    ; clock      ; -3.068 ; -3.068 ; Rise       ; clock           ;
;  a[13]    ; clock      ; -3.110 ; -3.110 ; Rise       ; clock           ;
;  a[14]    ; clock      ; -3.356 ; -3.356 ; Rise       ; clock           ;
;  a[15]    ; clock      ; -3.236 ; -3.236 ; Rise       ; clock           ;
;  a[16]    ; clock      ; -3.353 ; -3.353 ; Rise       ; clock           ;
;  a[17]    ; clock      ; -3.373 ; -3.373 ; Rise       ; clock           ;
;  a[18]    ; clock      ; -3.111 ; -3.111 ; Rise       ; clock           ;
;  a[19]    ; clock      ; -3.052 ; -3.052 ; Rise       ; clock           ;
;  a[20]    ; clock      ; -3.042 ; -3.042 ; Rise       ; clock           ;
;  a[21]    ; clock      ; -3.244 ; -3.244 ; Rise       ; clock           ;
;  a[22]    ; clock      ; -3.427 ; -3.427 ; Rise       ; clock           ;
;  a[23]    ; clock      ; -3.236 ; -3.236 ; Rise       ; clock           ;
;  a[24]    ; clock      ; -3.358 ; -3.358 ; Rise       ; clock           ;
;  a[25]    ; clock      ; -2.688 ; -2.688 ; Rise       ; clock           ;
;  a[26]    ; clock      ; -3.204 ; -3.204 ; Rise       ; clock           ;
;  a[27]    ; clock      ; -3.050 ; -3.050 ; Rise       ; clock           ;
;  a[28]    ; clock      ; -2.398 ; -2.398 ; Rise       ; clock           ;
;  a[29]    ; clock      ; -3.272 ; -3.272 ; Rise       ; clock           ;
;  a[30]    ; clock      ; -3.339 ; -3.339 ; Rise       ; clock           ;
;  a[31]    ; clock      ; -2.431 ; -2.431 ; Rise       ; clock           ;
; b[*]      ; clock      ; -2.376 ; -2.376 ; Rise       ; clock           ;
;  b[0]     ; clock      ; -3.436 ; -3.436 ; Rise       ; clock           ;
;  b[1]     ; clock      ; -3.483 ; -3.483 ; Rise       ; clock           ;
;  b[2]     ; clock      ; -3.247 ; -3.247 ; Rise       ; clock           ;
;  b[3]     ; clock      ; -3.752 ; -3.752 ; Rise       ; clock           ;
;  b[4]     ; clock      ; -3.365 ; -3.365 ; Rise       ; clock           ;
;  b[5]     ; clock      ; -3.510 ; -3.510 ; Rise       ; clock           ;
;  b[6]     ; clock      ; -3.469 ; -3.469 ; Rise       ; clock           ;
;  b[7]     ; clock      ; -3.649 ; -3.649 ; Rise       ; clock           ;
;  b[8]     ; clock      ; -3.481 ; -3.481 ; Rise       ; clock           ;
;  b[9]     ; clock      ; -3.077 ; -3.077 ; Rise       ; clock           ;
;  b[10]    ; clock      ; -2.900 ; -2.900 ; Rise       ; clock           ;
;  b[11]    ; clock      ; -3.152 ; -3.152 ; Rise       ; clock           ;
;  b[12]    ; clock      ; -3.334 ; -3.334 ; Rise       ; clock           ;
;  b[13]    ; clock      ; -3.349 ; -3.349 ; Rise       ; clock           ;
;  b[14]    ; clock      ; -3.549 ; -3.549 ; Rise       ; clock           ;
;  b[15]    ; clock      ; -3.353 ; -3.353 ; Rise       ; clock           ;
;  b[16]    ; clock      ; -2.438 ; -2.438 ; Rise       ; clock           ;
;  b[17]    ; clock      ; -3.288 ; -3.288 ; Rise       ; clock           ;
;  b[18]    ; clock      ; -3.066 ; -3.066 ; Rise       ; clock           ;
;  b[19]    ; clock      ; -3.019 ; -3.019 ; Rise       ; clock           ;
;  b[20]    ; clock      ; -3.290 ; -3.290 ; Rise       ; clock           ;
;  b[21]    ; clock      ; -3.100 ; -3.100 ; Rise       ; clock           ;
;  b[22]    ; clock      ; -2.996 ; -2.996 ; Rise       ; clock           ;
;  b[23]    ; clock      ; -3.096 ; -3.096 ; Rise       ; clock           ;
;  b[24]    ; clock      ; -3.027 ; -3.027 ; Rise       ; clock           ;
;  b[25]    ; clock      ; -2.654 ; -2.654 ; Rise       ; clock           ;
;  b[26]    ; clock      ; -3.055 ; -3.055 ; Rise       ; clock           ;
;  b[27]    ; clock      ; -3.409 ; -3.409 ; Rise       ; clock           ;
;  b[28]    ; clock      ; -2.680 ; -2.680 ; Rise       ; clock           ;
;  b[29]    ; clock      ; -3.175 ; -3.175 ; Rise       ; clock           ;
;  b[30]    ; clock      ; -3.270 ; -3.270 ; Rise       ; clock           ;
;  b[31]    ; clock      ; -2.376 ; -2.376 ; Rise       ; clock           ;
; ci        ; clock      ; -3.062 ; -3.062 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; co_rca     ; clock      ; 7.078 ; 7.078 ; Rise       ; clock           ;
; s_rca[*]   ; clock      ; 7.673 ; 7.673 ; Rise       ; clock           ;
;  s_rca[0]  ; clock      ; 7.385 ; 7.385 ; Rise       ; clock           ;
;  s_rca[1]  ; clock      ; 6.916 ; 6.916 ; Rise       ; clock           ;
;  s_rca[2]  ; clock      ; 6.414 ; 6.414 ; Rise       ; clock           ;
;  s_rca[3]  ; clock      ; 7.430 ; 7.430 ; Rise       ; clock           ;
;  s_rca[4]  ; clock      ; 7.189 ; 7.189 ; Rise       ; clock           ;
;  s_rca[5]  ; clock      ; 7.203 ; 7.203 ; Rise       ; clock           ;
;  s_rca[6]  ; clock      ; 7.405 ; 7.405 ; Rise       ; clock           ;
;  s_rca[7]  ; clock      ; 6.984 ; 6.984 ; Rise       ; clock           ;
;  s_rca[8]  ; clock      ; 6.829 ; 6.829 ; Rise       ; clock           ;
;  s_rca[9]  ; clock      ; 6.697 ; 6.697 ; Rise       ; clock           ;
;  s_rca[10] ; clock      ; 6.694 ; 6.694 ; Rise       ; clock           ;
;  s_rca[11] ; clock      ; 7.452 ; 7.452 ; Rise       ; clock           ;
;  s_rca[12] ; clock      ; 6.776 ; 6.776 ; Rise       ; clock           ;
;  s_rca[13] ; clock      ; 7.025 ; 7.025 ; Rise       ; clock           ;
;  s_rca[14] ; clock      ; 7.095 ; 7.095 ; Rise       ; clock           ;
;  s_rca[15] ; clock      ; 7.064 ; 7.064 ; Rise       ; clock           ;
;  s_rca[16] ; clock      ; 7.673 ; 7.673 ; Rise       ; clock           ;
;  s_rca[17] ; clock      ; 6.764 ; 6.764 ; Rise       ; clock           ;
;  s_rca[18] ; clock      ; 6.781 ; 6.781 ; Rise       ; clock           ;
;  s_rca[19] ; clock      ; 6.810 ; 6.810 ; Rise       ; clock           ;
;  s_rca[20] ; clock      ; 6.774 ; 6.774 ; Rise       ; clock           ;
;  s_rca[21] ; clock      ; 7.040 ; 7.040 ; Rise       ; clock           ;
;  s_rca[22] ; clock      ; 7.060 ; 7.060 ; Rise       ; clock           ;
;  s_rca[23] ; clock      ; 6.776 ; 6.776 ; Rise       ; clock           ;
;  s_rca[24] ; clock      ; 7.032 ; 7.032 ; Rise       ; clock           ;
;  s_rca[25] ; clock      ; 6.930 ; 6.930 ; Rise       ; clock           ;
;  s_rca[26] ; clock      ; 6.797 ; 6.797 ; Rise       ; clock           ;
;  s_rca[27] ; clock      ; 6.738 ; 6.738 ; Rise       ; clock           ;
;  s_rca[28] ; clock      ; 6.767 ; 6.767 ; Rise       ; clock           ;
;  s_rca[29] ; clock      ; 6.742 ; 6.742 ; Rise       ; clock           ;
;  s_rca[30] ; clock      ; 7.065 ; 7.065 ; Rise       ; clock           ;
;  s_rca[31] ; clock      ; 6.782 ; 6.782 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; co_rca     ; clock      ; 7.078 ; 7.078 ; Rise       ; clock           ;
; s_rca[*]   ; clock      ; 6.414 ; 6.414 ; Rise       ; clock           ;
;  s_rca[0]  ; clock      ; 7.385 ; 7.385 ; Rise       ; clock           ;
;  s_rca[1]  ; clock      ; 6.916 ; 6.916 ; Rise       ; clock           ;
;  s_rca[2]  ; clock      ; 6.414 ; 6.414 ; Rise       ; clock           ;
;  s_rca[3]  ; clock      ; 7.430 ; 7.430 ; Rise       ; clock           ;
;  s_rca[4]  ; clock      ; 7.189 ; 7.189 ; Rise       ; clock           ;
;  s_rca[5]  ; clock      ; 7.203 ; 7.203 ; Rise       ; clock           ;
;  s_rca[6]  ; clock      ; 7.405 ; 7.405 ; Rise       ; clock           ;
;  s_rca[7]  ; clock      ; 6.984 ; 6.984 ; Rise       ; clock           ;
;  s_rca[8]  ; clock      ; 6.829 ; 6.829 ; Rise       ; clock           ;
;  s_rca[9]  ; clock      ; 6.697 ; 6.697 ; Rise       ; clock           ;
;  s_rca[10] ; clock      ; 6.694 ; 6.694 ; Rise       ; clock           ;
;  s_rca[11] ; clock      ; 7.452 ; 7.452 ; Rise       ; clock           ;
;  s_rca[12] ; clock      ; 6.776 ; 6.776 ; Rise       ; clock           ;
;  s_rca[13] ; clock      ; 7.025 ; 7.025 ; Rise       ; clock           ;
;  s_rca[14] ; clock      ; 7.095 ; 7.095 ; Rise       ; clock           ;
;  s_rca[15] ; clock      ; 7.064 ; 7.064 ; Rise       ; clock           ;
;  s_rca[16] ; clock      ; 7.673 ; 7.673 ; Rise       ; clock           ;
;  s_rca[17] ; clock      ; 6.764 ; 6.764 ; Rise       ; clock           ;
;  s_rca[18] ; clock      ; 6.781 ; 6.781 ; Rise       ; clock           ;
;  s_rca[19] ; clock      ; 6.810 ; 6.810 ; Rise       ; clock           ;
;  s_rca[20] ; clock      ; 6.774 ; 6.774 ; Rise       ; clock           ;
;  s_rca[21] ; clock      ; 7.040 ; 7.040 ; Rise       ; clock           ;
;  s_rca[22] ; clock      ; 7.060 ; 7.060 ; Rise       ; clock           ;
;  s_rca[23] ; clock      ; 6.776 ; 6.776 ; Rise       ; clock           ;
;  s_rca[24] ; clock      ; 7.032 ; 7.032 ; Rise       ; clock           ;
;  s_rca[25] ; clock      ; 6.930 ; 6.930 ; Rise       ; clock           ;
;  s_rca[26] ; clock      ; 6.797 ; 6.797 ; Rise       ; clock           ;
;  s_rca[27] ; clock      ; 6.738 ; 6.738 ; Rise       ; clock           ;
;  s_rca[28] ; clock      ; 6.767 ; 6.767 ; Rise       ; clock           ;
;  s_rca[29] ; clock      ; 6.742 ; 6.742 ; Rise       ; clock           ;
;  s_rca[30] ; clock      ; 7.065 ; 7.065 ; Rise       ; clock           ;
;  s_rca[31] ; clock      ; 6.782 ; 6.782 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 7.869 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.247 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clock ; 5.500 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                               ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; 7.869 ; reg_a[0]  ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.001      ; 5.164      ;
; 7.983 ; reg_b[0]  ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.001      ; 5.050      ;
; 8.016 ; reg_ci    ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.001      ; 5.017      ;
; 8.043 ; reg_a[1]  ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.001      ; 4.990      ;
; 8.047 ; reg_a[0]  ; reg_s_rca[30] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.986      ;
; 8.047 ; reg_a[0]  ; reg_s_rca[31] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.986      ;
; 8.104 ; reg_b[2]  ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.001      ; 4.929      ;
; 8.161 ; reg_b[0]  ; reg_s_rca[30] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.872      ;
; 8.161 ; reg_b[0]  ; reg_s_rca[31] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.872      ;
; 8.190 ; reg_b[1]  ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.001      ; 4.843      ;
; 8.194 ; reg_ci    ; reg_s_rca[30] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.839      ;
; 8.194 ; reg_ci    ; reg_s_rca[31] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.839      ;
; 8.221 ; reg_a[1]  ; reg_s_rca[30] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.812      ;
; 8.221 ; reg_a[1]  ; reg_s_rca[31] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.812      ;
; 8.262 ; reg_a[0]  ; reg_s_rca[29] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.771      ;
; 8.271 ; reg_b[4]  ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.001      ; 4.762      ;
; 8.282 ; reg_b[2]  ; reg_s_rca[30] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.751      ;
; 8.282 ; reg_b[2]  ; reg_s_rca[31] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.751      ;
; 8.309 ; reg_a[4]  ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.001      ; 4.724      ;
; 8.368 ; reg_b[1]  ; reg_s_rca[30] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.665      ;
; 8.368 ; reg_b[1]  ; reg_s_rca[31] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.665      ;
; 8.376 ; reg_b[0]  ; reg_s_rca[29] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.657      ;
; 8.409 ; reg_ci    ; reg_s_rca[29] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.624      ;
; 8.436 ; reg_a[1]  ; reg_s_rca[29] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.597      ;
; 8.442 ; reg_a[2]  ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.001      ; 4.591      ;
; 8.446 ; reg_b[5]  ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.001      ; 4.587      ;
; 8.449 ; reg_b[4]  ; reg_s_rca[30] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.584      ;
; 8.449 ; reg_b[4]  ; reg_s_rca[31] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.584      ;
; 8.459 ; reg_b[3]  ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.001      ; 4.574      ;
; 8.480 ; reg_a[0]  ; reg_s_rca[28] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.553      ;
; 8.482 ; reg_a[0]  ; reg_s_rca[27] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.551      ;
; 8.487 ; reg_a[4]  ; reg_s_rca[30] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.546      ;
; 8.487 ; reg_a[4]  ; reg_s_rca[31] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.546      ;
; 8.497 ; reg_b[2]  ; reg_s_rca[29] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.536      ;
; 8.583 ; reg_b[1]  ; reg_s_rca[29] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.450      ;
; 8.594 ; reg_b[0]  ; reg_s_rca[28] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.439      ;
; 8.596 ; reg_b[0]  ; reg_s_rca[27] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.437      ;
; 8.609 ; reg_a[3]  ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.001      ; 4.424      ;
; 8.613 ; reg_b[6]  ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.002      ; 4.421      ;
; 8.620 ; reg_a[2]  ; reg_s_rca[30] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.413      ;
; 8.620 ; reg_a[2]  ; reg_s_rca[31] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.413      ;
; 8.624 ; reg_b[5]  ; reg_s_rca[30] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.409      ;
; 8.624 ; reg_b[5]  ; reg_s_rca[31] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.409      ;
; 8.627 ; reg_ci    ; reg_s_rca[28] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.406      ;
; 8.629 ; reg_ci    ; reg_s_rca[27] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.404      ;
; 8.637 ; reg_b[3]  ; reg_s_rca[30] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.396      ;
; 8.637 ; reg_b[3]  ; reg_s_rca[31] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.396      ;
; 8.649 ; reg_a[0]  ; reg_s_rca[26] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.384      ;
; 8.654 ; reg_a[1]  ; reg_s_rca[28] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.379      ;
; 8.656 ; reg_a[1]  ; reg_s_rca[27] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.377      ;
; 8.664 ; reg_b[4]  ; reg_s_rca[29] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.369      ;
; 8.686 ; reg_a[0]  ; reg_s_rca[25] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.347      ;
; 8.687 ; reg_a[0]  ; reg_s_rca[24] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.346      ;
; 8.702 ; reg_a[4]  ; reg_s_rca[29] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.331      ;
; 8.704 ; reg_a[6]  ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.002      ; 4.330      ;
; 8.715 ; reg_b[2]  ; reg_s_rca[28] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.318      ;
; 8.717 ; reg_b[2]  ; reg_s_rca[27] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.316      ;
; 8.763 ; reg_b[0]  ; reg_s_rca[26] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.270      ;
; 8.778 ; reg_a[5]  ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.001      ; 4.255      ;
; 8.784 ; reg_b[7]  ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.002      ; 4.250      ;
; 8.787 ; reg_a[3]  ; reg_s_rca[30] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.246      ;
; 8.787 ; reg_a[3]  ; reg_s_rca[31] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.246      ;
; 8.791 ; reg_b[6]  ; reg_s_rca[30] ; clock        ; clock       ; 13.000       ; 0.002      ; 4.243      ;
; 8.791 ; reg_b[6]  ; reg_s_rca[31] ; clock        ; clock       ; 13.000       ; 0.002      ; 4.243      ;
; 8.796 ; reg_ci    ; reg_s_rca[26] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.237      ;
; 8.800 ; reg_b[0]  ; reg_s_rca[25] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.233      ;
; 8.801 ; reg_b[1]  ; reg_s_rca[28] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.232      ;
; 8.801 ; reg_b[0]  ; reg_s_rca[24] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.232      ;
; 8.803 ; reg_b[1]  ; reg_s_rca[27] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.230      ;
; 8.823 ; reg_a[1]  ; reg_s_rca[26] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.210      ;
; 8.825 ; reg_a[0]  ; reg_s_rca[22] ; clock        ; clock       ; 13.000       ; -0.040     ; 4.167      ;
; 8.826 ; reg_a[0]  ; reg_s_rca[21] ; clock        ; clock       ; 13.000       ; -0.040     ; 4.166      ;
; 8.831 ; reg_a[10] ; reg_co_rca    ; clock        ; clock       ; 13.000       ; -0.021     ; 4.180      ;
; 8.833 ; reg_ci    ; reg_s_rca[25] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.200      ;
; 8.834 ; reg_ci    ; reg_s_rca[24] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.199      ;
; 8.835 ; reg_a[2]  ; reg_s_rca[29] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.198      ;
; 8.839 ; reg_b[5]  ; reg_s_rca[29] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.194      ;
; 8.852 ; reg_b[3]  ; reg_s_rca[29] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.181      ;
; 8.860 ; reg_a[1]  ; reg_s_rca[25] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.173      ;
; 8.861 ; reg_a[1]  ; reg_s_rca[24] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.172      ;
; 8.882 ; reg_a[6]  ; reg_s_rca[30] ; clock        ; clock       ; 13.000       ; 0.002      ; 4.152      ;
; 8.882 ; reg_a[6]  ; reg_s_rca[31] ; clock        ; clock       ; 13.000       ; 0.002      ; 4.152      ;
; 8.882 ; reg_b[4]  ; reg_s_rca[28] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.151      ;
; 8.884 ; reg_b[4]  ; reg_s_rca[27] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.149      ;
; 8.884 ; reg_b[2]  ; reg_s_rca[26] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.149      ;
; 8.887 ; reg_a[7]  ; reg_co_rca    ; clock        ; clock       ; 13.000       ; 0.002      ; 4.147      ;
; 8.920 ; reg_a[4]  ; reg_s_rca[28] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.113      ;
; 8.921 ; reg_b[2]  ; reg_s_rca[25] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.112      ;
; 8.922 ; reg_b[2]  ; reg_s_rca[24] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.111      ;
; 8.922 ; reg_a[4]  ; reg_s_rca[27] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.111      ;
; 8.939 ; reg_b[0]  ; reg_s_rca[22] ; clock        ; clock       ; 13.000       ; -0.040     ; 4.053      ;
; 8.940 ; reg_b[0]  ; reg_s_rca[21] ; clock        ; clock       ; 13.000       ; -0.040     ; 4.052      ;
; 8.949 ; reg_b[10] ; reg_co_rca    ; clock        ; clock       ; 13.000       ; -0.021     ; 4.062      ;
; 8.956 ; reg_a[5]  ; reg_s_rca[30] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.077      ;
; 8.956 ; reg_a[5]  ; reg_s_rca[31] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.077      ;
; 8.962 ; reg_b[7]  ; reg_s_rca[30] ; clock        ; clock       ; 13.000       ; 0.002      ; 4.072      ;
; 8.962 ; reg_b[7]  ; reg_s_rca[31] ; clock        ; clock       ; 13.000       ; 0.002      ; 4.072      ;
; 8.970 ; reg_b[1]  ; reg_s_rca[26] ; clock        ; clock       ; 13.000       ; 0.001      ; 4.063      ;
; 8.972 ; reg_ci    ; reg_s_rca[22] ; clock        ; clock       ; 13.000       ; -0.040     ; 4.020      ;
; 8.973 ; reg_ci    ; reg_s_rca[21] ; clock        ; clock       ; 13.000       ; -0.040     ; 4.019      ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; 0.247 ; reg_a[24] ; reg_s_rca[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.399      ;
; 0.253 ; reg_b[21] ; reg_s_rca[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; reg_b[21] ; reg_s_rca[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.405      ;
; 0.290 ; reg_b[6]  ; reg_s_rca[6]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.442      ;
; 0.293 ; reg_b[7]  ; reg_s_rca[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.445      ;
; 0.320 ; reg_a[8]  ; reg_s_rca[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.472      ;
; 0.325 ; reg_a[0]  ; reg_s_rca[0]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.476      ;
; 0.327 ; reg_a[9]  ; reg_s_rca[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; reg_b[18] ; reg_s_rca[18] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; reg_b[18] ; reg_s_rca[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.480      ;
; 0.336 ; reg_b[30] ; reg_s_rca[30] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.488      ;
; 0.341 ; reg_b[30] ; reg_s_rca[31] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.493      ;
; 0.357 ; reg_a[7]  ; reg_s_rca[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; reg_b[11] ; reg_s_rca[11] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.365 ; reg_a[24] ; reg_s_rca[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.517      ;
; 0.368 ; reg_a[31] ; reg_co_rca    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; reg_a[6]  ; reg_s_rca[6]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; reg_a[21] ; reg_s_rca[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; reg_a[21] ; reg_s_rca[21] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; reg_a[14] ; reg_s_rca[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.525      ;
; 0.376 ; reg_b[14] ; reg_s_rca[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.528      ;
; 0.379 ; reg_a[12] ; reg_s_rca[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.531      ;
; 0.381 ; reg_b[15] ; reg_s_rca[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.533      ;
; 0.384 ; reg_b[14] ; reg_s_rca[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.536      ;
; 0.386 ; reg_b[15] ; reg_s_rca[16] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.538      ;
; 0.388 ; reg_a[27] ; reg_s_rca[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.540      ;
; 0.392 ; reg_a[18] ; reg_s_rca[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.544      ;
; 0.427 ; reg_b[13] ; reg_s_rca[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.579      ;
; 0.439 ; reg_a[1]  ; reg_s_rca[1]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.590      ;
; 0.441 ; reg_b[23] ; reg_s_rca[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.593      ;
; 0.446 ; reg_a[9]  ; reg_s_rca[9]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.598      ;
; 0.446 ; reg_b[8]  ; reg_s_rca[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.598      ;
; 0.446 ; reg_b[31] ; reg_co_rca    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.598      ;
; 0.448 ; reg_b[3]  ; reg_s_rca[3]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.599      ;
; 0.448 ; reg_b[26] ; reg_s_rca[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.600      ;
; 0.450 ; reg_b[3]  ; reg_s_rca[4]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.601      ;
; 0.452 ; reg_b[12] ; reg_s_rca[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.604      ;
; 0.452 ; reg_a[27] ; reg_s_rca[28] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.604      ;
; 0.454 ; reg_a[29] ; reg_s_rca[29] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.606      ;
; 0.459 ; reg_b[24] ; reg_s_rca[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.611      ;
; 0.459 ; reg_b[12] ; reg_s_rca[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.611      ;
; 0.459 ; reg_a[13] ; reg_s_rca[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.611      ;
; 0.460 ; reg_b[24] ; reg_s_rca[24] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.612      ;
; 0.468 ; reg_ci    ; reg_s_rca[0]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.619      ;
; 0.475 ; reg_a[11] ; reg_s_rca[11] ; clock        ; clock       ; 0.000        ; -0.001     ; 0.626      ;
; 0.477 ; reg_a[16] ; reg_s_rca[16] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.629      ;
; 0.479 ; reg_a[11] ; reg_s_rca[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.631      ;
; 0.484 ; reg_a[26] ; reg_s_rca[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.636      ;
; 0.488 ; reg_a[11] ; reg_s_rca[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.640      ;
; 0.490 ; reg_b[17] ; reg_s_rca[17] ; clock        ; clock       ; 0.000        ; 0.040      ; 0.682      ;
; 0.498 ; reg_a[16] ; reg_s_rca[17] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.500 ; reg_b[10] ; reg_s_rca[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; reg_b[9]  ; reg_s_rca[9]  ; clock        ; clock       ; 0.000        ; 0.022      ; 0.675      ;
; 0.531 ; reg_a[22] ; reg_s_rca[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; reg_b[30] ; reg_co_rca    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; reg_b[19] ; reg_s_rca[19] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.685      ;
; 0.535 ; reg_a[10] ; reg_s_rca[10] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.687      ;
; 0.542 ; reg_b[5]  ; reg_s_rca[5]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.693      ;
; 0.545 ; reg_a[14] ; reg_s_rca[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.697      ;
; 0.550 ; reg_a[20] ; reg_s_rca[23] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; reg_a[12] ; reg_s_rca[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; reg_b[29] ; reg_s_rca[29] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.703      ;
; 0.553 ; reg_b[0]  ; reg_s_rca[0]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.704      ;
; 0.554 ; reg_a[12] ; reg_s_rca[13] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.706      ;
; 0.556 ; reg_b[14] ; reg_s_rca[16] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.708      ;
; 0.556 ; reg_a[12] ; reg_s_rca[12] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; reg_b[20] ; reg_s_rca[20] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.750      ;
; 0.558 ; reg_a[15] ; reg_s_rca[15] ; clock        ; clock       ; 0.000        ; 0.040      ; 0.750      ;
; 0.560 ; reg_b[16] ; reg_s_rca[16] ; clock        ; clock       ; 0.000        ; -0.001     ; 0.711      ;
; 0.563 ; reg_a[30] ; reg_s_rca[31] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.715      ;
; 0.564 ; reg_a[30] ; reg_s_rca[30] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.716      ;
; 0.567 ; reg_b[27] ; reg_s_rca[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.719      ;
; 0.567 ; reg_a[17] ; reg_s_rca[17] ; clock        ; clock       ; 0.000        ; 0.040      ; 0.759      ;
; 0.569 ; reg_b[27] ; reg_s_rca[28] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.721      ;
; 0.572 ; reg_a[23] ; reg_s_rca[23] ; clock        ; clock       ; 0.000        ; 0.041      ; 0.765      ;
; 0.579 ; reg_b[9]  ; reg_s_rca[10] ; clock        ; clock       ; 0.000        ; 0.022      ; 0.753      ;
; 0.589 ; reg_a[5]  ; reg_s_rca[6]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.740      ;
; 0.589 ; reg_a[8]  ; reg_s_rca[9]  ; clock        ; clock       ; 0.000        ; 0.022      ; 0.763      ;
; 0.589 ; reg_b[4]  ; reg_s_rca[4]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.740      ;
; 0.593 ; reg_ci    ; reg_s_rca[1]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.744      ;
; 0.603 ; reg_a[3]  ; reg_s_rca[4]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.754      ;
; 0.604 ; reg_a[3]  ; reg_s_rca[3]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.755      ;
; 0.607 ; reg_a[27] ; reg_s_rca[29] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.759      ;
; 0.611 ; reg_a[25] ; reg_s_rca[25] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.763      ;
; 0.614 ; reg_a[2]  ; reg_s_rca[4]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.765      ;
; 0.615 ; reg_a[2]  ; reg_s_rca[3]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.766      ;
; 0.616 ; reg_b[26] ; reg_s_rca[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.768      ;
; 0.618 ; reg_b[26] ; reg_s_rca[28] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.770      ;
; 0.624 ; reg_b[24] ; reg_s_rca[26] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.776      ;
; 0.625 ; reg_a[3]  ; reg_s_rca[5]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.776      ;
; 0.626 ; reg_b[12] ; reg_s_rca[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.778      ;
; 0.626 ; reg_b[0]  ; reg_s_rca[1]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.777      ;
; 0.629 ; reg_a[5]  ; reg_s_rca[7]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.780      ;
; 0.642 ; reg_a[20] ; reg_s_rca[20] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.794      ;
; 0.642 ; reg_b[22] ; reg_s_rca[22] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.794      ;
; 0.642 ; reg_a[30] ; reg_co_rca    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.794      ;
; 0.647 ; reg_b[1]  ; reg_s_rca[1]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.798      ;
; 0.648 ; reg_b[28] ; reg_s_rca[28] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.800      ;
; 0.650 ; reg_a[26] ; reg_s_rca[27] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.802      ;
; 0.651 ; reg_a[11] ; reg_s_rca[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.803      ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                   ;
+-------+--------------+----------------+------------------+-------+------------+-----------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target    ;
+-------+--------------+----------------+------------------+-------+------------+-----------+
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[0]  ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[0]  ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[10] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[10] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[11] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[11] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[12] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[12] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[13] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[13] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[14] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[14] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[15] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[15] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[16] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[16] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[17] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[17] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[18] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[18] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[19] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[19] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[1]  ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[1]  ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[20] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[20] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[21] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[21] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[22] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[22] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[23] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[23] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[24] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[24] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[25] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[25] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[26] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[26] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[27] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[27] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[28] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[28] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[29] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[29] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[2]  ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[2]  ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[30] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[30] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[31] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[31] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[3]  ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[3]  ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[4]  ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[4]  ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[5]  ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[5]  ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[6]  ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[6]  ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[7]  ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[7]  ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[8]  ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[8]  ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_a[9]  ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_a[9]  ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[0]  ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[0]  ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[10] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[10] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[11] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[11] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[12] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[12] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[13] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[13] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[14] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[14] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[15] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[15] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[16] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[16] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[17] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[17] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[18] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[18] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[19] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[19] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[1]  ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[1]  ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[20] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[20] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[21] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[21] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[22] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[22] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[23] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[23] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[24] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[24] ;
; 5.500 ; 6.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_b[25] ;
; 5.500 ; 6.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_b[25] ;
+-------+--------------+----------------+------------------+-------+------------+-----------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clock      ; 2.127 ; 2.127 ; Rise       ; clock           ;
;  a[0]     ; clock      ; 1.710 ; 1.710 ; Rise       ; clock           ;
;  a[1]     ; clock      ; 1.821 ; 1.821 ; Rise       ; clock           ;
;  a[2]     ; clock      ; 1.792 ; 1.792 ; Rise       ; clock           ;
;  a[3]     ; clock      ; 1.751 ; 1.751 ; Rise       ; clock           ;
;  a[4]     ; clock      ; 1.948 ; 1.948 ; Rise       ; clock           ;
;  a[5]     ; clock      ; 1.762 ; 1.762 ; Rise       ; clock           ;
;  a[6]     ; clock      ; 1.791 ; 1.791 ; Rise       ; clock           ;
;  a[7]     ; clock      ; 2.127 ; 2.127 ; Rise       ; clock           ;
;  a[8]     ; clock      ; 1.766 ; 1.766 ; Rise       ; clock           ;
;  a[9]     ; clock      ; 1.578 ; 1.578 ; Rise       ; clock           ;
;  a[10]    ; clock      ; 1.638 ; 1.638 ; Rise       ; clock           ;
;  a[11]    ; clock      ; 1.744 ; 1.744 ; Rise       ; clock           ;
;  a[12]    ; clock      ; 1.778 ; 1.778 ; Rise       ; clock           ;
;  a[13]    ; clock      ; 1.811 ; 1.811 ; Rise       ; clock           ;
;  a[14]    ; clock      ; 1.905 ; 1.905 ; Rise       ; clock           ;
;  a[15]    ; clock      ; 1.836 ; 1.836 ; Rise       ; clock           ;
;  a[16]    ; clock      ; 1.903 ; 1.903 ; Rise       ; clock           ;
;  a[17]    ; clock      ; 1.925 ; 1.925 ; Rise       ; clock           ;
;  a[18]    ; clock      ; 1.812 ; 1.812 ; Rise       ; clock           ;
;  a[19]    ; clock      ; 1.780 ; 1.780 ; Rise       ; clock           ;
;  a[20]    ; clock      ; 1.752 ; 1.752 ; Rise       ; clock           ;
;  a[21]    ; clock      ; 1.844 ; 1.844 ; Rise       ; clock           ;
;  a[22]    ; clock      ; 1.970 ; 1.970 ; Rise       ; clock           ;
;  a[23]    ; clock      ; 1.840 ; 1.840 ; Rise       ; clock           ;
;  a[24]    ; clock      ; 1.908 ; 1.908 ; Rise       ; clock           ;
;  a[25]    ; clock      ; 1.578 ; 1.578 ; Rise       ; clock           ;
;  a[26]    ; clock      ; 1.801 ; 1.801 ; Rise       ; clock           ;
;  a[27]    ; clock      ; 1.729 ; 1.729 ; Rise       ; clock           ;
;  a[28]    ; clock      ; 1.442 ; 1.442 ; Rise       ; clock           ;
;  a[29]    ; clock      ; 1.863 ; 1.863 ; Rise       ; clock           ;
;  a[30]    ; clock      ; 1.896 ; 1.896 ; Rise       ; clock           ;
;  a[31]    ; clock      ; 1.472 ; 1.472 ; Rise       ; clock           ;
; b[*]      ; clock      ; 2.135 ; 2.135 ; Rise       ; clock           ;
;  b[0]     ; clock      ; 1.958 ; 1.958 ; Rise       ; clock           ;
;  b[1]     ; clock      ; 1.976 ; 1.976 ; Rise       ; clock           ;
;  b[2]     ; clock      ; 1.850 ; 1.850 ; Rise       ; clock           ;
;  b[3]     ; clock      ; 2.135 ; 2.135 ; Rise       ; clock           ;
;  b[4]     ; clock      ; 1.944 ; 1.944 ; Rise       ; clock           ;
;  b[5]     ; clock      ; 1.983 ; 1.983 ; Rise       ; clock           ;
;  b[6]     ; clock      ; 1.931 ; 1.931 ; Rise       ; clock           ;
;  b[7]     ; clock      ; 2.065 ; 2.065 ; Rise       ; clock           ;
;  b[8]     ; clock      ; 1.985 ; 1.985 ; Rise       ; clock           ;
;  b[9]     ; clock      ; 1.789 ; 1.789 ; Rise       ; clock           ;
;  b[10]    ; clock      ; 1.702 ; 1.702 ; Rise       ; clock           ;
;  b[11]    ; clock      ; 1.814 ; 1.814 ; Rise       ; clock           ;
;  b[12]    ; clock      ; 1.886 ; 1.886 ; Rise       ; clock           ;
;  b[13]    ; clock      ; 1.897 ; 1.897 ; Rise       ; clock           ;
;  b[14]    ; clock      ; 1.984 ; 1.984 ; Rise       ; clock           ;
;  b[15]    ; clock      ; 1.903 ; 1.903 ; Rise       ; clock           ;
;  b[16]    ; clock      ; 1.480 ; 1.480 ; Rise       ; clock           ;
;  b[17]    ; clock      ; 1.889 ; 1.889 ; Rise       ; clock           ;
;  b[18]    ; clock      ; 1.791 ; 1.791 ; Rise       ; clock           ;
;  b[19]    ; clock      ; 1.752 ; 1.752 ; Rise       ; clock           ;
;  b[20]    ; clock      ; 1.893 ; 1.893 ; Rise       ; clock           ;
;  b[21]    ; clock      ; 1.808 ; 1.808 ; Rise       ; clock           ;
;  b[22]    ; clock      ; 1.754 ; 1.754 ; Rise       ; clock           ;
;  b[23]    ; clock      ; 1.802 ; 1.802 ; Rise       ; clock           ;
;  b[24]    ; clock      ; 1.737 ; 1.737 ; Rise       ; clock           ;
;  b[25]    ; clock      ; 1.542 ; 1.542 ; Rise       ; clock           ;
;  b[26]    ; clock      ; 1.727 ; 1.727 ; Rise       ; clock           ;
;  b[27]    ; clock      ; 1.952 ; 1.952 ; Rise       ; clock           ;
;  b[28]    ; clock      ; 1.569 ; 1.569 ; Rise       ; clock           ;
;  b[29]    ; clock      ; 1.802 ; 1.802 ; Rise       ; clock           ;
;  b[30]    ; clock      ; 1.862 ; 1.862 ; Rise       ; clock           ;
;  b[31]    ; clock      ; 1.420 ; 1.420 ; Rise       ; clock           ;
; ci        ; clock      ; 1.771 ; 1.771 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clock      ; -1.322 ; -1.322 ; Rise       ; clock           ;
;  a[0]     ; clock      ; -1.590 ; -1.590 ; Rise       ; clock           ;
;  a[1]     ; clock      ; -1.701 ; -1.701 ; Rise       ; clock           ;
;  a[2]     ; clock      ; -1.672 ; -1.672 ; Rise       ; clock           ;
;  a[3]     ; clock      ; -1.631 ; -1.631 ; Rise       ; clock           ;
;  a[4]     ; clock      ; -1.828 ; -1.828 ; Rise       ; clock           ;
;  a[5]     ; clock      ; -1.642 ; -1.642 ; Rise       ; clock           ;
;  a[6]     ; clock      ; -1.671 ; -1.671 ; Rise       ; clock           ;
;  a[7]     ; clock      ; -2.007 ; -2.007 ; Rise       ; clock           ;
;  a[8]     ; clock      ; -1.646 ; -1.646 ; Rise       ; clock           ;
;  a[9]     ; clock      ; -1.458 ; -1.458 ; Rise       ; clock           ;
;  a[10]    ; clock      ; -1.518 ; -1.518 ; Rise       ; clock           ;
;  a[11]    ; clock      ; -1.624 ; -1.624 ; Rise       ; clock           ;
;  a[12]    ; clock      ; -1.658 ; -1.658 ; Rise       ; clock           ;
;  a[13]    ; clock      ; -1.691 ; -1.691 ; Rise       ; clock           ;
;  a[14]    ; clock      ; -1.785 ; -1.785 ; Rise       ; clock           ;
;  a[15]    ; clock      ; -1.716 ; -1.716 ; Rise       ; clock           ;
;  a[16]    ; clock      ; -1.783 ; -1.783 ; Rise       ; clock           ;
;  a[17]    ; clock      ; -1.805 ; -1.805 ; Rise       ; clock           ;
;  a[18]    ; clock      ; -1.692 ; -1.692 ; Rise       ; clock           ;
;  a[19]    ; clock      ; -1.660 ; -1.660 ; Rise       ; clock           ;
;  a[20]    ; clock      ; -1.632 ; -1.632 ; Rise       ; clock           ;
;  a[21]    ; clock      ; -1.724 ; -1.724 ; Rise       ; clock           ;
;  a[22]    ; clock      ; -1.850 ; -1.850 ; Rise       ; clock           ;
;  a[23]    ; clock      ; -1.720 ; -1.720 ; Rise       ; clock           ;
;  a[24]    ; clock      ; -1.788 ; -1.788 ; Rise       ; clock           ;
;  a[25]    ; clock      ; -1.458 ; -1.458 ; Rise       ; clock           ;
;  a[26]    ; clock      ; -1.681 ; -1.681 ; Rise       ; clock           ;
;  a[27]    ; clock      ; -1.609 ; -1.609 ; Rise       ; clock           ;
;  a[28]    ; clock      ; -1.322 ; -1.322 ; Rise       ; clock           ;
;  a[29]    ; clock      ; -1.743 ; -1.743 ; Rise       ; clock           ;
;  a[30]    ; clock      ; -1.776 ; -1.776 ; Rise       ; clock           ;
;  a[31]    ; clock      ; -1.352 ; -1.352 ; Rise       ; clock           ;
; b[*]      ; clock      ; -1.300 ; -1.300 ; Rise       ; clock           ;
;  b[0]     ; clock      ; -1.838 ; -1.838 ; Rise       ; clock           ;
;  b[1]     ; clock      ; -1.856 ; -1.856 ; Rise       ; clock           ;
;  b[2]     ; clock      ; -1.730 ; -1.730 ; Rise       ; clock           ;
;  b[3]     ; clock      ; -2.015 ; -2.015 ; Rise       ; clock           ;
;  b[4]     ; clock      ; -1.824 ; -1.824 ; Rise       ; clock           ;
;  b[5]     ; clock      ; -1.863 ; -1.863 ; Rise       ; clock           ;
;  b[6]     ; clock      ; -1.811 ; -1.811 ; Rise       ; clock           ;
;  b[7]     ; clock      ; -1.945 ; -1.945 ; Rise       ; clock           ;
;  b[8]     ; clock      ; -1.865 ; -1.865 ; Rise       ; clock           ;
;  b[9]     ; clock      ; -1.669 ; -1.669 ; Rise       ; clock           ;
;  b[10]    ; clock      ; -1.582 ; -1.582 ; Rise       ; clock           ;
;  b[11]    ; clock      ; -1.694 ; -1.694 ; Rise       ; clock           ;
;  b[12]    ; clock      ; -1.766 ; -1.766 ; Rise       ; clock           ;
;  b[13]    ; clock      ; -1.777 ; -1.777 ; Rise       ; clock           ;
;  b[14]    ; clock      ; -1.864 ; -1.864 ; Rise       ; clock           ;
;  b[15]    ; clock      ; -1.783 ; -1.783 ; Rise       ; clock           ;
;  b[16]    ; clock      ; -1.360 ; -1.360 ; Rise       ; clock           ;
;  b[17]    ; clock      ; -1.769 ; -1.769 ; Rise       ; clock           ;
;  b[18]    ; clock      ; -1.671 ; -1.671 ; Rise       ; clock           ;
;  b[19]    ; clock      ; -1.632 ; -1.632 ; Rise       ; clock           ;
;  b[20]    ; clock      ; -1.773 ; -1.773 ; Rise       ; clock           ;
;  b[21]    ; clock      ; -1.688 ; -1.688 ; Rise       ; clock           ;
;  b[22]    ; clock      ; -1.634 ; -1.634 ; Rise       ; clock           ;
;  b[23]    ; clock      ; -1.682 ; -1.682 ; Rise       ; clock           ;
;  b[24]    ; clock      ; -1.617 ; -1.617 ; Rise       ; clock           ;
;  b[25]    ; clock      ; -1.422 ; -1.422 ; Rise       ; clock           ;
;  b[26]    ; clock      ; -1.607 ; -1.607 ; Rise       ; clock           ;
;  b[27]    ; clock      ; -1.832 ; -1.832 ; Rise       ; clock           ;
;  b[28]    ; clock      ; -1.449 ; -1.449 ; Rise       ; clock           ;
;  b[29]    ; clock      ; -1.682 ; -1.682 ; Rise       ; clock           ;
;  b[30]    ; clock      ; -1.742 ; -1.742 ; Rise       ; clock           ;
;  b[31]    ; clock      ; -1.300 ; -1.300 ; Rise       ; clock           ;
; ci        ; clock      ; -1.651 ; -1.651 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; co_rca     ; clock      ; 3.986 ; 3.986 ; Rise       ; clock           ;
; s_rca[*]   ; clock      ; 4.260 ; 4.260 ; Rise       ; clock           ;
;  s_rca[0]  ; clock      ; 4.160 ; 4.160 ; Rise       ; clock           ;
;  s_rca[1]  ; clock      ; 3.950 ; 3.950 ; Rise       ; clock           ;
;  s_rca[2]  ; clock      ; 3.658 ; 3.658 ; Rise       ; clock           ;
;  s_rca[3]  ; clock      ; 4.208 ; 4.208 ; Rise       ; clock           ;
;  s_rca[4]  ; clock      ; 4.096 ; 4.096 ; Rise       ; clock           ;
;  s_rca[5]  ; clock      ; 4.112 ; 4.112 ; Rise       ; clock           ;
;  s_rca[6]  ; clock      ; 4.183 ; 4.183 ; Rise       ; clock           ;
;  s_rca[7]  ; clock      ; 4.007 ; 4.007 ; Rise       ; clock           ;
;  s_rca[8]  ; clock      ; 3.887 ; 3.887 ; Rise       ; clock           ;
;  s_rca[9]  ; clock      ; 3.890 ; 3.890 ; Rise       ; clock           ;
;  s_rca[10] ; clock      ; 3.881 ; 3.881 ; Rise       ; clock           ;
;  s_rca[11] ; clock      ; 4.227 ; 4.227 ; Rise       ; clock           ;
;  s_rca[12] ; clock      ; 3.839 ; 3.839 ; Rise       ; clock           ;
;  s_rca[13] ; clock      ; 3.938 ; 3.938 ; Rise       ; clock           ;
;  s_rca[14] ; clock      ; 3.995 ; 3.995 ; Rise       ; clock           ;
;  s_rca[15] ; clock      ; 3.960 ; 3.960 ; Rise       ; clock           ;
;  s_rca[16] ; clock      ; 4.260 ; 4.260 ; Rise       ; clock           ;
;  s_rca[17] ; clock      ; 3.820 ; 3.820 ; Rise       ; clock           ;
;  s_rca[18] ; clock      ; 3.811 ; 3.811 ; Rise       ; clock           ;
;  s_rca[19] ; clock      ; 3.824 ; 3.824 ; Rise       ; clock           ;
;  s_rca[20] ; clock      ; 3.843 ; 3.843 ; Rise       ; clock           ;
;  s_rca[21] ; clock      ; 3.939 ; 3.939 ; Rise       ; clock           ;
;  s_rca[22] ; clock      ; 3.963 ; 3.963 ; Rise       ; clock           ;
;  s_rca[23] ; clock      ; 3.831 ; 3.831 ; Rise       ; clock           ;
;  s_rca[24] ; clock      ; 3.944 ; 3.944 ; Rise       ; clock           ;
;  s_rca[25] ; clock      ; 3.964 ; 3.964 ; Rise       ; clock           ;
;  s_rca[26] ; clock      ; 3.850 ; 3.850 ; Rise       ; clock           ;
;  s_rca[27] ; clock      ; 3.810 ; 3.810 ; Rise       ; clock           ;
;  s_rca[28] ; clock      ; 3.833 ; 3.833 ; Rise       ; clock           ;
;  s_rca[29] ; clock      ; 3.808 ; 3.808 ; Rise       ; clock           ;
;  s_rca[30] ; clock      ; 3.970 ; 3.970 ; Rise       ; clock           ;
;  s_rca[31] ; clock      ; 3.840 ; 3.840 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; co_rca     ; clock      ; 3.986 ; 3.986 ; Rise       ; clock           ;
; s_rca[*]   ; clock      ; 3.658 ; 3.658 ; Rise       ; clock           ;
;  s_rca[0]  ; clock      ; 4.160 ; 4.160 ; Rise       ; clock           ;
;  s_rca[1]  ; clock      ; 3.950 ; 3.950 ; Rise       ; clock           ;
;  s_rca[2]  ; clock      ; 3.658 ; 3.658 ; Rise       ; clock           ;
;  s_rca[3]  ; clock      ; 4.208 ; 4.208 ; Rise       ; clock           ;
;  s_rca[4]  ; clock      ; 4.096 ; 4.096 ; Rise       ; clock           ;
;  s_rca[5]  ; clock      ; 4.112 ; 4.112 ; Rise       ; clock           ;
;  s_rca[6]  ; clock      ; 4.183 ; 4.183 ; Rise       ; clock           ;
;  s_rca[7]  ; clock      ; 4.007 ; 4.007 ; Rise       ; clock           ;
;  s_rca[8]  ; clock      ; 3.887 ; 3.887 ; Rise       ; clock           ;
;  s_rca[9]  ; clock      ; 3.890 ; 3.890 ; Rise       ; clock           ;
;  s_rca[10] ; clock      ; 3.881 ; 3.881 ; Rise       ; clock           ;
;  s_rca[11] ; clock      ; 4.227 ; 4.227 ; Rise       ; clock           ;
;  s_rca[12] ; clock      ; 3.839 ; 3.839 ; Rise       ; clock           ;
;  s_rca[13] ; clock      ; 3.938 ; 3.938 ; Rise       ; clock           ;
;  s_rca[14] ; clock      ; 3.995 ; 3.995 ; Rise       ; clock           ;
;  s_rca[15] ; clock      ; 3.960 ; 3.960 ; Rise       ; clock           ;
;  s_rca[16] ; clock      ; 4.260 ; 4.260 ; Rise       ; clock           ;
;  s_rca[17] ; clock      ; 3.820 ; 3.820 ; Rise       ; clock           ;
;  s_rca[18] ; clock      ; 3.811 ; 3.811 ; Rise       ; clock           ;
;  s_rca[19] ; clock      ; 3.824 ; 3.824 ; Rise       ; clock           ;
;  s_rca[20] ; clock      ; 3.843 ; 3.843 ; Rise       ; clock           ;
;  s_rca[21] ; clock      ; 3.939 ; 3.939 ; Rise       ; clock           ;
;  s_rca[22] ; clock      ; 3.963 ; 3.963 ; Rise       ; clock           ;
;  s_rca[23] ; clock      ; 3.831 ; 3.831 ; Rise       ; clock           ;
;  s_rca[24] ; clock      ; 3.944 ; 3.944 ; Rise       ; clock           ;
;  s_rca[25] ; clock      ; 3.964 ; 3.964 ; Rise       ; clock           ;
;  s_rca[26] ; clock      ; 3.850 ; 3.850 ; Rise       ; clock           ;
;  s_rca[27] ; clock      ; 3.810 ; 3.810 ; Rise       ; clock           ;
;  s_rca[28] ; clock      ; 3.833 ; 3.833 ; Rise       ; clock           ;
;  s_rca[29] ; clock      ; 3.808 ; 3.808 ; Rise       ; clock           ;
;  s_rca[30] ; clock      ; 3.970 ; 3.970 ; Rise       ; clock           ;
;  s_rca[31] ; clock      ; 3.840 ; 3.840 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.913 ; 0.247 ; N/A      ; N/A     ; 5.500               ;
;  clock           ; 0.913 ; 0.247 ; N/A      ; N/A     ; 5.500               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clock           ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clock      ; 3.972 ; 3.972 ; Rise       ; clock           ;
;  a[0]     ; clock      ; 3.184 ; 3.184 ; Rise       ; clock           ;
;  a[1]     ; clock      ; 3.418 ; 3.418 ; Rise       ; clock           ;
;  a[2]     ; clock      ; 3.313 ; 3.313 ; Rise       ; clock           ;
;  a[3]     ; clock      ; 3.238 ; 3.238 ; Rise       ; clock           ;
;  a[4]     ; clock      ; 3.684 ; 3.684 ; Rise       ; clock           ;
;  a[5]     ; clock      ; 3.288 ; 3.288 ; Rise       ; clock           ;
;  a[6]     ; clock      ; 3.358 ; 3.358 ; Rise       ; clock           ;
;  a[7]     ; clock      ; 3.972 ; 3.972 ; Rise       ; clock           ;
;  a[8]     ; clock      ; 3.294 ; 3.294 ; Rise       ; clock           ;
;  a[9]     ; clock      ; 2.960 ; 2.960 ; Rise       ; clock           ;
;  a[10]    ; clock      ; 3.151 ; 3.151 ; Rise       ; clock           ;
;  a[11]    ; clock      ; 3.267 ; 3.267 ; Rise       ; clock           ;
;  a[12]    ; clock      ; 3.298 ; 3.298 ; Rise       ; clock           ;
;  a[13]    ; clock      ; 3.340 ; 3.340 ; Rise       ; clock           ;
;  a[14]    ; clock      ; 3.586 ; 3.586 ; Rise       ; clock           ;
;  a[15]    ; clock      ; 3.466 ; 3.466 ; Rise       ; clock           ;
;  a[16]    ; clock      ; 3.583 ; 3.583 ; Rise       ; clock           ;
;  a[17]    ; clock      ; 3.603 ; 3.603 ; Rise       ; clock           ;
;  a[18]    ; clock      ; 3.341 ; 3.341 ; Rise       ; clock           ;
;  a[19]    ; clock      ; 3.282 ; 3.282 ; Rise       ; clock           ;
;  a[20]    ; clock      ; 3.272 ; 3.272 ; Rise       ; clock           ;
;  a[21]    ; clock      ; 3.474 ; 3.474 ; Rise       ; clock           ;
;  a[22]    ; clock      ; 3.657 ; 3.657 ; Rise       ; clock           ;
;  a[23]    ; clock      ; 3.466 ; 3.466 ; Rise       ; clock           ;
;  a[24]    ; clock      ; 3.588 ; 3.588 ; Rise       ; clock           ;
;  a[25]    ; clock      ; 2.918 ; 2.918 ; Rise       ; clock           ;
;  a[26]    ; clock      ; 3.434 ; 3.434 ; Rise       ; clock           ;
;  a[27]    ; clock      ; 3.280 ; 3.280 ; Rise       ; clock           ;
;  a[28]    ; clock      ; 2.628 ; 2.628 ; Rise       ; clock           ;
;  a[29]    ; clock      ; 3.502 ; 3.502 ; Rise       ; clock           ;
;  a[30]    ; clock      ; 3.569 ; 3.569 ; Rise       ; clock           ;
;  a[31]    ; clock      ; 2.661 ; 2.661 ; Rise       ; clock           ;
; b[*]      ; clock      ; 3.982 ; 3.982 ; Rise       ; clock           ;
;  b[0]     ; clock      ; 3.666 ; 3.666 ; Rise       ; clock           ;
;  b[1]     ; clock      ; 3.713 ; 3.713 ; Rise       ; clock           ;
;  b[2]     ; clock      ; 3.477 ; 3.477 ; Rise       ; clock           ;
;  b[3]     ; clock      ; 3.982 ; 3.982 ; Rise       ; clock           ;
;  b[4]     ; clock      ; 3.595 ; 3.595 ; Rise       ; clock           ;
;  b[5]     ; clock      ; 3.740 ; 3.740 ; Rise       ; clock           ;
;  b[6]     ; clock      ; 3.699 ; 3.699 ; Rise       ; clock           ;
;  b[7]     ; clock      ; 3.879 ; 3.879 ; Rise       ; clock           ;
;  b[8]     ; clock      ; 3.711 ; 3.711 ; Rise       ; clock           ;
;  b[9]     ; clock      ; 3.307 ; 3.307 ; Rise       ; clock           ;
;  b[10]    ; clock      ; 3.130 ; 3.130 ; Rise       ; clock           ;
;  b[11]    ; clock      ; 3.382 ; 3.382 ; Rise       ; clock           ;
;  b[12]    ; clock      ; 3.564 ; 3.564 ; Rise       ; clock           ;
;  b[13]    ; clock      ; 3.579 ; 3.579 ; Rise       ; clock           ;
;  b[14]    ; clock      ; 3.779 ; 3.779 ; Rise       ; clock           ;
;  b[15]    ; clock      ; 3.583 ; 3.583 ; Rise       ; clock           ;
;  b[16]    ; clock      ; 2.668 ; 2.668 ; Rise       ; clock           ;
;  b[17]    ; clock      ; 3.518 ; 3.518 ; Rise       ; clock           ;
;  b[18]    ; clock      ; 3.296 ; 3.296 ; Rise       ; clock           ;
;  b[19]    ; clock      ; 3.249 ; 3.249 ; Rise       ; clock           ;
;  b[20]    ; clock      ; 3.520 ; 3.520 ; Rise       ; clock           ;
;  b[21]    ; clock      ; 3.330 ; 3.330 ; Rise       ; clock           ;
;  b[22]    ; clock      ; 3.226 ; 3.226 ; Rise       ; clock           ;
;  b[23]    ; clock      ; 3.326 ; 3.326 ; Rise       ; clock           ;
;  b[24]    ; clock      ; 3.257 ; 3.257 ; Rise       ; clock           ;
;  b[25]    ; clock      ; 2.884 ; 2.884 ; Rise       ; clock           ;
;  b[26]    ; clock      ; 3.285 ; 3.285 ; Rise       ; clock           ;
;  b[27]    ; clock      ; 3.639 ; 3.639 ; Rise       ; clock           ;
;  b[28]    ; clock      ; 2.910 ; 2.910 ; Rise       ; clock           ;
;  b[29]    ; clock      ; 3.405 ; 3.405 ; Rise       ; clock           ;
;  b[30]    ; clock      ; 3.500 ; 3.500 ; Rise       ; clock           ;
;  b[31]    ; clock      ; 2.606 ; 2.606 ; Rise       ; clock           ;
; ci        ; clock      ; 3.292 ; 3.292 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clock      ; -1.322 ; -1.322 ; Rise       ; clock           ;
;  a[0]     ; clock      ; -1.590 ; -1.590 ; Rise       ; clock           ;
;  a[1]     ; clock      ; -1.701 ; -1.701 ; Rise       ; clock           ;
;  a[2]     ; clock      ; -1.672 ; -1.672 ; Rise       ; clock           ;
;  a[3]     ; clock      ; -1.631 ; -1.631 ; Rise       ; clock           ;
;  a[4]     ; clock      ; -1.828 ; -1.828 ; Rise       ; clock           ;
;  a[5]     ; clock      ; -1.642 ; -1.642 ; Rise       ; clock           ;
;  a[6]     ; clock      ; -1.671 ; -1.671 ; Rise       ; clock           ;
;  a[7]     ; clock      ; -2.007 ; -2.007 ; Rise       ; clock           ;
;  a[8]     ; clock      ; -1.646 ; -1.646 ; Rise       ; clock           ;
;  a[9]     ; clock      ; -1.458 ; -1.458 ; Rise       ; clock           ;
;  a[10]    ; clock      ; -1.518 ; -1.518 ; Rise       ; clock           ;
;  a[11]    ; clock      ; -1.624 ; -1.624 ; Rise       ; clock           ;
;  a[12]    ; clock      ; -1.658 ; -1.658 ; Rise       ; clock           ;
;  a[13]    ; clock      ; -1.691 ; -1.691 ; Rise       ; clock           ;
;  a[14]    ; clock      ; -1.785 ; -1.785 ; Rise       ; clock           ;
;  a[15]    ; clock      ; -1.716 ; -1.716 ; Rise       ; clock           ;
;  a[16]    ; clock      ; -1.783 ; -1.783 ; Rise       ; clock           ;
;  a[17]    ; clock      ; -1.805 ; -1.805 ; Rise       ; clock           ;
;  a[18]    ; clock      ; -1.692 ; -1.692 ; Rise       ; clock           ;
;  a[19]    ; clock      ; -1.660 ; -1.660 ; Rise       ; clock           ;
;  a[20]    ; clock      ; -1.632 ; -1.632 ; Rise       ; clock           ;
;  a[21]    ; clock      ; -1.724 ; -1.724 ; Rise       ; clock           ;
;  a[22]    ; clock      ; -1.850 ; -1.850 ; Rise       ; clock           ;
;  a[23]    ; clock      ; -1.720 ; -1.720 ; Rise       ; clock           ;
;  a[24]    ; clock      ; -1.788 ; -1.788 ; Rise       ; clock           ;
;  a[25]    ; clock      ; -1.458 ; -1.458 ; Rise       ; clock           ;
;  a[26]    ; clock      ; -1.681 ; -1.681 ; Rise       ; clock           ;
;  a[27]    ; clock      ; -1.609 ; -1.609 ; Rise       ; clock           ;
;  a[28]    ; clock      ; -1.322 ; -1.322 ; Rise       ; clock           ;
;  a[29]    ; clock      ; -1.743 ; -1.743 ; Rise       ; clock           ;
;  a[30]    ; clock      ; -1.776 ; -1.776 ; Rise       ; clock           ;
;  a[31]    ; clock      ; -1.352 ; -1.352 ; Rise       ; clock           ;
; b[*]      ; clock      ; -1.300 ; -1.300 ; Rise       ; clock           ;
;  b[0]     ; clock      ; -1.838 ; -1.838 ; Rise       ; clock           ;
;  b[1]     ; clock      ; -1.856 ; -1.856 ; Rise       ; clock           ;
;  b[2]     ; clock      ; -1.730 ; -1.730 ; Rise       ; clock           ;
;  b[3]     ; clock      ; -2.015 ; -2.015 ; Rise       ; clock           ;
;  b[4]     ; clock      ; -1.824 ; -1.824 ; Rise       ; clock           ;
;  b[5]     ; clock      ; -1.863 ; -1.863 ; Rise       ; clock           ;
;  b[6]     ; clock      ; -1.811 ; -1.811 ; Rise       ; clock           ;
;  b[7]     ; clock      ; -1.945 ; -1.945 ; Rise       ; clock           ;
;  b[8]     ; clock      ; -1.865 ; -1.865 ; Rise       ; clock           ;
;  b[9]     ; clock      ; -1.669 ; -1.669 ; Rise       ; clock           ;
;  b[10]    ; clock      ; -1.582 ; -1.582 ; Rise       ; clock           ;
;  b[11]    ; clock      ; -1.694 ; -1.694 ; Rise       ; clock           ;
;  b[12]    ; clock      ; -1.766 ; -1.766 ; Rise       ; clock           ;
;  b[13]    ; clock      ; -1.777 ; -1.777 ; Rise       ; clock           ;
;  b[14]    ; clock      ; -1.864 ; -1.864 ; Rise       ; clock           ;
;  b[15]    ; clock      ; -1.783 ; -1.783 ; Rise       ; clock           ;
;  b[16]    ; clock      ; -1.360 ; -1.360 ; Rise       ; clock           ;
;  b[17]    ; clock      ; -1.769 ; -1.769 ; Rise       ; clock           ;
;  b[18]    ; clock      ; -1.671 ; -1.671 ; Rise       ; clock           ;
;  b[19]    ; clock      ; -1.632 ; -1.632 ; Rise       ; clock           ;
;  b[20]    ; clock      ; -1.773 ; -1.773 ; Rise       ; clock           ;
;  b[21]    ; clock      ; -1.688 ; -1.688 ; Rise       ; clock           ;
;  b[22]    ; clock      ; -1.634 ; -1.634 ; Rise       ; clock           ;
;  b[23]    ; clock      ; -1.682 ; -1.682 ; Rise       ; clock           ;
;  b[24]    ; clock      ; -1.617 ; -1.617 ; Rise       ; clock           ;
;  b[25]    ; clock      ; -1.422 ; -1.422 ; Rise       ; clock           ;
;  b[26]    ; clock      ; -1.607 ; -1.607 ; Rise       ; clock           ;
;  b[27]    ; clock      ; -1.832 ; -1.832 ; Rise       ; clock           ;
;  b[28]    ; clock      ; -1.449 ; -1.449 ; Rise       ; clock           ;
;  b[29]    ; clock      ; -1.682 ; -1.682 ; Rise       ; clock           ;
;  b[30]    ; clock      ; -1.742 ; -1.742 ; Rise       ; clock           ;
;  b[31]    ; clock      ; -1.300 ; -1.300 ; Rise       ; clock           ;
; ci        ; clock      ; -1.651 ; -1.651 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; co_rca     ; clock      ; 7.078 ; 7.078 ; Rise       ; clock           ;
; s_rca[*]   ; clock      ; 7.673 ; 7.673 ; Rise       ; clock           ;
;  s_rca[0]  ; clock      ; 7.385 ; 7.385 ; Rise       ; clock           ;
;  s_rca[1]  ; clock      ; 6.916 ; 6.916 ; Rise       ; clock           ;
;  s_rca[2]  ; clock      ; 6.414 ; 6.414 ; Rise       ; clock           ;
;  s_rca[3]  ; clock      ; 7.430 ; 7.430 ; Rise       ; clock           ;
;  s_rca[4]  ; clock      ; 7.189 ; 7.189 ; Rise       ; clock           ;
;  s_rca[5]  ; clock      ; 7.203 ; 7.203 ; Rise       ; clock           ;
;  s_rca[6]  ; clock      ; 7.405 ; 7.405 ; Rise       ; clock           ;
;  s_rca[7]  ; clock      ; 6.984 ; 6.984 ; Rise       ; clock           ;
;  s_rca[8]  ; clock      ; 6.829 ; 6.829 ; Rise       ; clock           ;
;  s_rca[9]  ; clock      ; 6.697 ; 6.697 ; Rise       ; clock           ;
;  s_rca[10] ; clock      ; 6.694 ; 6.694 ; Rise       ; clock           ;
;  s_rca[11] ; clock      ; 7.452 ; 7.452 ; Rise       ; clock           ;
;  s_rca[12] ; clock      ; 6.776 ; 6.776 ; Rise       ; clock           ;
;  s_rca[13] ; clock      ; 7.025 ; 7.025 ; Rise       ; clock           ;
;  s_rca[14] ; clock      ; 7.095 ; 7.095 ; Rise       ; clock           ;
;  s_rca[15] ; clock      ; 7.064 ; 7.064 ; Rise       ; clock           ;
;  s_rca[16] ; clock      ; 7.673 ; 7.673 ; Rise       ; clock           ;
;  s_rca[17] ; clock      ; 6.764 ; 6.764 ; Rise       ; clock           ;
;  s_rca[18] ; clock      ; 6.781 ; 6.781 ; Rise       ; clock           ;
;  s_rca[19] ; clock      ; 6.810 ; 6.810 ; Rise       ; clock           ;
;  s_rca[20] ; clock      ; 6.774 ; 6.774 ; Rise       ; clock           ;
;  s_rca[21] ; clock      ; 7.040 ; 7.040 ; Rise       ; clock           ;
;  s_rca[22] ; clock      ; 7.060 ; 7.060 ; Rise       ; clock           ;
;  s_rca[23] ; clock      ; 6.776 ; 6.776 ; Rise       ; clock           ;
;  s_rca[24] ; clock      ; 7.032 ; 7.032 ; Rise       ; clock           ;
;  s_rca[25] ; clock      ; 6.930 ; 6.930 ; Rise       ; clock           ;
;  s_rca[26] ; clock      ; 6.797 ; 6.797 ; Rise       ; clock           ;
;  s_rca[27] ; clock      ; 6.738 ; 6.738 ; Rise       ; clock           ;
;  s_rca[28] ; clock      ; 6.767 ; 6.767 ; Rise       ; clock           ;
;  s_rca[29] ; clock      ; 6.742 ; 6.742 ; Rise       ; clock           ;
;  s_rca[30] ; clock      ; 7.065 ; 7.065 ; Rise       ; clock           ;
;  s_rca[31] ; clock      ; 6.782 ; 6.782 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; co_rca     ; clock      ; 3.986 ; 3.986 ; Rise       ; clock           ;
; s_rca[*]   ; clock      ; 3.658 ; 3.658 ; Rise       ; clock           ;
;  s_rca[0]  ; clock      ; 4.160 ; 4.160 ; Rise       ; clock           ;
;  s_rca[1]  ; clock      ; 3.950 ; 3.950 ; Rise       ; clock           ;
;  s_rca[2]  ; clock      ; 3.658 ; 3.658 ; Rise       ; clock           ;
;  s_rca[3]  ; clock      ; 4.208 ; 4.208 ; Rise       ; clock           ;
;  s_rca[4]  ; clock      ; 4.096 ; 4.096 ; Rise       ; clock           ;
;  s_rca[5]  ; clock      ; 4.112 ; 4.112 ; Rise       ; clock           ;
;  s_rca[6]  ; clock      ; 4.183 ; 4.183 ; Rise       ; clock           ;
;  s_rca[7]  ; clock      ; 4.007 ; 4.007 ; Rise       ; clock           ;
;  s_rca[8]  ; clock      ; 3.887 ; 3.887 ; Rise       ; clock           ;
;  s_rca[9]  ; clock      ; 3.890 ; 3.890 ; Rise       ; clock           ;
;  s_rca[10] ; clock      ; 3.881 ; 3.881 ; Rise       ; clock           ;
;  s_rca[11] ; clock      ; 4.227 ; 4.227 ; Rise       ; clock           ;
;  s_rca[12] ; clock      ; 3.839 ; 3.839 ; Rise       ; clock           ;
;  s_rca[13] ; clock      ; 3.938 ; 3.938 ; Rise       ; clock           ;
;  s_rca[14] ; clock      ; 3.995 ; 3.995 ; Rise       ; clock           ;
;  s_rca[15] ; clock      ; 3.960 ; 3.960 ; Rise       ; clock           ;
;  s_rca[16] ; clock      ; 4.260 ; 4.260 ; Rise       ; clock           ;
;  s_rca[17] ; clock      ; 3.820 ; 3.820 ; Rise       ; clock           ;
;  s_rca[18] ; clock      ; 3.811 ; 3.811 ; Rise       ; clock           ;
;  s_rca[19] ; clock      ; 3.824 ; 3.824 ; Rise       ; clock           ;
;  s_rca[20] ; clock      ; 3.843 ; 3.843 ; Rise       ; clock           ;
;  s_rca[21] ; clock      ; 3.939 ; 3.939 ; Rise       ; clock           ;
;  s_rca[22] ; clock      ; 3.963 ; 3.963 ; Rise       ; clock           ;
;  s_rca[23] ; clock      ; 3.831 ; 3.831 ; Rise       ; clock           ;
;  s_rca[24] ; clock      ; 3.944 ; 3.944 ; Rise       ; clock           ;
;  s_rca[25] ; clock      ; 3.964 ; 3.964 ; Rise       ; clock           ;
;  s_rca[26] ; clock      ; 3.850 ; 3.850 ; Rise       ; clock           ;
;  s_rca[27] ; clock      ; 3.810 ; 3.810 ; Rise       ; clock           ;
;  s_rca[28] ; clock      ; 3.833 ; 3.833 ; Rise       ; clock           ;
;  s_rca[29] ; clock      ; 3.808 ; 3.808 ; Rise       ; clock           ;
;  s_rca[30] ; clock      ; 3.970 ; 3.970 ; Rise       ; clock           ;
;  s_rca[31] ; clock      ; 3.840 ; 3.840 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1359     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1359     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 65    ; 65   ;
; Unconstrained Input Port Paths  ; 65    ; 65   ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 33    ; 33   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Thu Sep 14 16:58:26 2017
Info: Command: quartus_sta rca_clk -c rca_clk
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'rca_clk.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 0.913
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.913         0.000 clock 
Info (332146): Worst-case hold slack is 0.534
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.534         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 5.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.500         0.000 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 7.869
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.869         0.000 clock 
Info (332146): Worst-case hold slack is 0.247
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.247         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 5.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.500         0.000 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 443 megabytes
    Info: Processing ended: Thu Sep 14 16:58:27 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


