
Robotic_Arm.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  000003aa  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000336  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000002  00800100  00800100  000003aa  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000003aa  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000003dc  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000058  00000000  00000000  0000041c  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   000007ec  00000000  00000000  00000474  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000699  00000000  00000000  00000c60  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000003b9  00000000  00000000  000012f9  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000000dc  00000000  00000000  000016b4  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000003db  00000000  00000000  00001790  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    0000012c  00000000  00000000  00001b6b  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000048  00000000  00000000  00001c97  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   8:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  10:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  14:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  18:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  1c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  20:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  24:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  28:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  2c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  30:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  34:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  38:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  3c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  40:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  44:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  48:	0c 94 67 01 	jmp	0x2ce	; 0x2ce <__vector_18>
  4c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  50:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  54:	0c 94 c0 00 	jmp	0x180	; 0x180 <__vector_21>
  58:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  5c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  60:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  64:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_clear_bss>:
  74:	21 e0       	ldi	r18, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	01 c0       	rjmp	.+2      	; 0x7e <.do_clear_bss_start>

0000007c <.do_clear_bss_loop>:
  7c:	1d 92       	st	X+, r1

0000007e <.do_clear_bss_start>:
  7e:	a2 30       	cpi	r26, 0x02	; 2
  80:	b2 07       	cpc	r27, r18
  82:	e1 f7       	brne	.-8      	; 0x7c <.do_clear_bss_loop>
  84:	0e 94 bd 00 	call	0x17a	; 0x17a <main>
  88:	0c 94 99 01 	jmp	0x332	; 0x332 <_exit>

0000008c <__bad_interrupt>:
  8c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000090 <initPWM1>:
	
	sei();
}

void initPWM1(){
	DDRB |= (1 << DDB1); // PB1 as output (OC1A)
  90:	84 b1       	in	r24, 0x04	; 4
  92:	82 60       	ori	r24, 0x02	; 2
  94:	84 b9       	out	0x04, r24	; 4
	DDRB |= (1 << DDB2); // PB2 as output (OC1B)
  96:	84 b1       	in	r24, 0x04	; 4
  98:	84 60       	ori	r24, 0x04	; 4
  9a:	84 b9       	out	0x04, r24	; 4
	TCCR1A = 0;
  9c:	e0 e8       	ldi	r30, 0x80	; 128
  9e:	f0 e0       	ldi	r31, 0x00	; 0
  a0:	10 82       	st	Z, r1
	TCCR1A |= (1 << COM1A1); // Set as non inverted OC1A
  a2:	80 81       	ld	r24, Z
  a4:	80 68       	ori	r24, 0x80	; 128
  a6:	80 83       	st	Z, r24
	TCCR1A |= (1 << COM1B1); // Set as non inverted OC1B
  a8:	80 81       	ld	r24, Z
  aa:	80 62       	ori	r24, 0x20	; 32
  ac:	80 83       	st	Z, r24
	TCCR1A |= (1 << WGM10); // Set mode 5 => Fast PWM and top = 0xFF
  ae:	80 81       	ld	r24, Z
  b0:	81 60       	ori	r24, 0x01	; 1
  b2:	80 83       	st	Z, r24
	
	TCCR1B = 0;
  b4:	e1 e8       	ldi	r30, 0x81	; 129
  b6:	f0 e0       	ldi	r31, 0x00	; 0
  b8:	10 82       	st	Z, r1
	TCCR1B |= (1 << WGM12);
  ba:	80 81       	ld	r24, Z
  bc:	88 60       	ori	r24, 0x08	; 8
  be:	80 83       	st	Z, r24
	TCCR1B |= (1 << CS11) | (1 << CS10); // Prescaler 64
  c0:	80 81       	ld	r24, Z
  c2:	83 60       	ori	r24, 0x03	; 3
  c4:	80 83       	st	Z, r24
  c6:	08 95       	ret

000000c8 <initPWM0>:
}

void initPWM0(){
	DDRD |= (1 << DDD6); // PD6 as output (OC0A)
  c8:	8a b1       	in	r24, 0x0a	; 10
  ca:	80 64       	ori	r24, 0x40	; 64
  cc:	8a b9       	out	0x0a, r24	; 10
	DDRD |= (1 << DDD5); // PD5 as output (OC0B)
  ce:	8a b1       	in	r24, 0x0a	; 10
  d0:	80 62       	ori	r24, 0x20	; 32
  d2:	8a b9       	out	0x0a, r24	; 10
	TCCR0A = 0;
  d4:	14 bc       	out	0x24, r1	; 36
	TCCR0A |= (1 << COM0A1); // Set as non inverted
  d6:	84 b5       	in	r24, 0x24	; 36
  d8:	80 68       	ori	r24, 0x80	; 128
  da:	84 bd       	out	0x24, r24	; 36
	TCCR0A |= (1 << WGM01) | (1 << WGM00); // Set mode 3 => Fast PWM and top = 0xFF
  dc:	84 b5       	in	r24, 0x24	; 36
  de:	83 60       	ori	r24, 0x03	; 3
  e0:	84 bd       	out	0x24, r24	; 36
	
	TCCR0B = 0;
  e2:	15 bc       	out	0x25, r1	; 37
	TCCR0B |= (1 << WGM12);
  e4:	85 b5       	in	r24, 0x25	; 37
  e6:	88 60       	ori	r24, 0x08	; 8
  e8:	85 bd       	out	0x25, r24	; 37
	TCCR0B |= (1 << CS01) | (1 << CS00); // Prescaler 64
  ea:	85 b5       	in	r24, 0x25	; 37
  ec:	83 60       	ori	r24, 0x03	; 3
  ee:	85 bd       	out	0x25, r24	; 37
  f0:	08 95       	ret

000000f2 <initADC>:
}

void initADC(){
	ADMUX = 0;
  f2:	ec e7       	ldi	r30, 0x7C	; 124
  f4:	f0 e0       	ldi	r31, 0x00	; 0
  f6:	10 82       	st	Z, r1
	ADMUX	|= (1<<REFS0);  // 5V as reference
  f8:	80 81       	ld	r24, Z
  fa:	80 64       	ori	r24, 0x40	; 64
  fc:	80 83       	st	Z, r24

	ADMUX	|= (1 << ADLAR); // Left justification
  fe:	80 81       	ld	r24, Z
 100:	80 62       	ori	r24, 0x20	; 32
 102:	80 83       	st	Z, r24
	
	ADMUX	|= (1 << MUX1) | (1<< MUX0); //Select ADC3 to have a start value
 104:	80 81       	ld	r24, Z
 106:	83 60       	ori	r24, 0x03	; 3
 108:	80 83       	st	Z, r24
	
	ADCSRA	= 0;
 10a:	ea e7       	ldi	r30, 0x7A	; 122
 10c:	f0 e0       	ldi	r31, 0x00	; 0
 10e:	10 82       	st	Z, r1
	ADCSRA	|= (1 << ADPS1) | (1 << ADPS0); // Sampling frequency = 125kHz "sampling = muestreo"
 110:	80 81       	ld	r24, Z
 112:	83 60       	ori	r24, 0x03	; 3
 114:	80 83       	st	Z, r24
	ADCSRA	|= (1 << ADIE); // Enable interruption
 116:	80 81       	ld	r24, Z
 118:	88 60       	ori	r24, 0x08	; 8
 11a:	80 83       	st	Z, r24
	ADCSRA	|= (1 << ADEN); // Enable ADC
 11c:	80 81       	ld	r24, Z
 11e:	80 68       	ori	r24, 0x80	; 128
 120:	80 83       	st	Z, r24
	
	ADCSRA	|= (1<< ADSC); // Start conversion
 122:	80 81       	ld	r24, Z
 124:	80 64       	ori	r24, 0x40	; 64
 126:	80 83       	st	Z, r24
 128:	08 95       	ret

0000012a <initUART>:
}

void initUART(){
	//Step1 : configurate pin PD0 (rx) and PD1 (tx)
	DDRD |= (1 << DDD1);
 12a:	8a b1       	in	r24, 0x0a	; 10
 12c:	82 60       	ori	r24, 0x02	; 2
 12e:	8a b9       	out	0x0a, r24	; 10
	DDRD &= ~(1 << DDD0);
 130:	8a b1       	in	r24, 0x0a	; 10
 132:	8e 7f       	andi	r24, 0xFE	; 254
 134:	8a b9       	out	0x0a, r24	; 10
	//Step 2: UCSR0A
	UCSR0A = 0;
 136:	10 92 c0 00 	sts	0x00C0, r1	; 0x8000c0 <__TEXT_REGION_LENGTH__+0x7f80c0>
	//Step 3: UCSR0B: enable interrupts, enable recibir, enable transmition
	UCSR0B |= (1 << RXCIE0) | (1 << RXEN0) | (1 << TXEN0);
 13a:	e1 ec       	ldi	r30, 0xC1	; 193
 13c:	f0 e0       	ldi	r31, 0x00	; 0
 13e:	80 81       	ld	r24, Z
 140:	88 69       	ori	r24, 0x98	; 152
 142:	80 83       	st	Z, r24
	//Step 4 : UCSR0C
	UCSR0C = (1 << UCSZ01) | (1 << UCSZ00);
 144:	86 e0       	ldi	r24, 0x06	; 6
 146:	80 93 c2 00 	sts	0x00C2, r24	; 0x8000c2 <__TEXT_REGION_LENGTH__+0x7f80c2>
	//Step 5: UBRR0 0 103 => 9600 16kHz
	UBRR0 = 103;
 14a:	87 e6       	ldi	r24, 0x67	; 103
 14c:	90 e0       	ldi	r25, 0x00	; 0
 14e:	90 93 c5 00 	sts	0x00C5, r25	; 0x8000c5 <__TEXT_REGION_LENGTH__+0x7f80c5>
 152:	80 93 c4 00 	sts	0x00C4, r24	; 0x8000c4 <__TEXT_REGION_LENGTH__+0x7f80c4>
 156:	08 95       	ret

00000158 <setup>:
	}
}
//************************************************************************************
// NON-INterrupt subroutines
void setup(){
	cli();
 158:	f8 94       	cli
	CLKPR = (1 << CLKPCE);
 15a:	e1 e6       	ldi	r30, 0x61	; 97
 15c:	f0 e0       	ldi	r31, 0x00	; 0
 15e:	80 e8       	ldi	r24, 0x80	; 128
 160:	80 83       	st	Z, r24
	CLKPR = (1 << CLKPS2); // Prescaler 16 => Configurate to 1MHz
 162:	84 e0       	ldi	r24, 0x04	; 4
 164:	80 83       	st	Z, r24
	
	
	initPWM0();
 166:	0e 94 64 00 	call	0xc8	; 0xc8 <initPWM0>
	initPWM1();
 16a:	0e 94 48 00 	call	0x90	; 0x90 <initPWM1>
	initADC();
 16e:	0e 94 79 00 	call	0xf2	; 0xf2 <initADC>
	initUART();
 172:	0e 94 95 00 	call	0x12a	; 0x12a <initUART>
	
	sei();
 176:	78 94       	sei
 178:	08 95       	ret

0000017a <main>:
void initUART();
//************************************************************************************
// Main Function
int main(void)
{
	setup();
 17a:	0e 94 ac 00 	call	0x158	; 0x158 <setup>
 17e:	ff cf       	rjmp	.-2      	; 0x17e <main+0x4>

00000180 <__vector_21>:
}

//************************************************************************************
// Interrupt subroutines

ISR(ADC_vect){
 180:	1f 92       	push	r1
 182:	0f 92       	push	r0
 184:	0f b6       	in	r0, 0x3f	; 63
 186:	0f 92       	push	r0
 188:	11 24       	eor	r1, r1
 18a:	2f 93       	push	r18
 18c:	5f 93       	push	r21
 18e:	6f 93       	push	r22
 190:	7f 93       	push	r23
 192:	8f 93       	push	r24
 194:	9f 93       	push	r25
 196:	af 93       	push	r26
 198:	bf 93       	push	r27
 19a:	ef 93       	push	r30
 19c:	ff 93       	push	r31
	multiplexar_ADC = ADMUX & 0x0F; //Create a mask
 19e:	90 91 7c 00 	lds	r25, 0x007C	; 0x80007c <__TEXT_REGION_LENGTH__+0x7f807c>
 1a2:	9f 70       	andi	r25, 0x0F	; 15
 1a4:	90 93 00 01 	sts	0x0100, r25	; 0x800100 <__DATA_REGION_ORIGIN__>
	ADC_value = ADCH;
 1a8:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 1ac:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <ADC_value>
	if (multiplexar_ADC == 3){
 1b0:	93 30       	cpi	r25, 0x03	; 3
 1b2:	e9 f4       	brne	.+58     	; 0x1ee <__vector_21+0x6e>
		uint8_t angle = (ADC_value * 180) / 255;
 1b4:	24 eb       	ldi	r18, 0xB4	; 180
 1b6:	82 9f       	mul	r24, r18
 1b8:	c0 01       	movw	r24, r0
 1ba:	11 24       	eor	r1, r1
 1bc:	6f ef       	ldi	r22, 0xFF	; 255
 1be:	70 e0       	ldi	r23, 0x00	; 0
 1c0:	0e 94 71 01 	call	0x2e2	; 0x2e2 <__divmodhi4>
		OCR1A = SERVO_MIN + (angle * (SERVO_MAX - SERVO_MIN) / 180);
 1c4:	2b e1       	ldi	r18, 0x1B	; 27
 1c6:	62 9f       	mul	r22, r18
 1c8:	c0 01       	movw	r24, r0
 1ca:	11 24       	eor	r1, r1
 1cc:	64 eb       	ldi	r22, 0xB4	; 180
 1ce:	70 e0       	ldi	r23, 0x00	; 0
 1d0:	0e 94 71 01 	call	0x2e2	; 0x2e2 <__divmodhi4>
 1d4:	67 5f       	subi	r22, 0xF7	; 247
 1d6:	7f 4f       	sbci	r23, 0xFF	; 255
 1d8:	70 93 89 00 	sts	0x0089, r23	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 1dc:	60 93 88 00 	sts	0x0088, r22	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
		// Change ADC
		ADMUX = (ADMUX & 0xF0) | 4; // I made the "&" with 0xF0 because in the high bits are the configuration of the MUX and i want to save this values
 1e0:	ec e7       	ldi	r30, 0x7C	; 124
 1e2:	f0 e0       	ldi	r31, 0x00	; 0
 1e4:	80 81       	ld	r24, Z
 1e6:	80 7f       	andi	r24, 0xF0	; 240
 1e8:	84 60       	ori	r24, 0x04	; 4
 1ea:	80 83       	st	Z, r24
 1ec:	5c c0       	rjmp	.+184    	; 0x2a6 <__vector_21+0x126>
	}
	else if (multiplexar_ADC == 4)
 1ee:	94 30       	cpi	r25, 0x04	; 4
 1f0:	e9 f4       	brne	.+58     	; 0x22c <__vector_21+0xac>
	{
		uint8_t angle2 = (ADC_value * 180) / 255;
 1f2:	24 eb       	ldi	r18, 0xB4	; 180
 1f4:	82 9f       	mul	r24, r18
 1f6:	c0 01       	movw	r24, r0
 1f8:	11 24       	eor	r1, r1
 1fa:	6f ef       	ldi	r22, 0xFF	; 255
 1fc:	70 e0       	ldi	r23, 0x00	; 0
 1fe:	0e 94 71 01 	call	0x2e2	; 0x2e2 <__divmodhi4>
		OCR1B = SERVO_MIN_2 + (angle2 * (SERVO_MAX_2 - SERVO_MIN_2) / 180);
 202:	2b e1       	ldi	r18, 0x1B	; 27
 204:	62 9f       	mul	r22, r18
 206:	c0 01       	movw	r24, r0
 208:	11 24       	eor	r1, r1
 20a:	64 eb       	ldi	r22, 0xB4	; 180
 20c:	70 e0       	ldi	r23, 0x00	; 0
 20e:	0e 94 71 01 	call	0x2e2	; 0x2e2 <__divmodhi4>
 212:	67 5f       	subi	r22, 0xF7	; 247
 214:	7f 4f       	sbci	r23, 0xFF	; 255
 216:	70 93 8b 00 	sts	0x008B, r23	; 0x80008b <__TEXT_REGION_LENGTH__+0x7f808b>
 21a:	60 93 8a 00 	sts	0x008A, r22	; 0x80008a <__TEXT_REGION_LENGTH__+0x7f808a>
		// Change ADC
		ADMUX = (ADMUX & 0xF0) | 3; // I do not write ADMUX |= (ADMUX & 0xF0) | 3; because y want to erase de prevous configuration of the MUX ###################
 21e:	ec e7       	ldi	r30, 0x7C	; 124
 220:	f0 e0       	ldi	r31, 0x00	; 0
 222:	80 81       	ld	r24, Z
 224:	80 7f       	andi	r24, 0xF0	; 240
 226:	83 60       	ori	r24, 0x03	; 3
 228:	80 83       	st	Z, r24
 22a:	3d c0       	rjmp	.+122    	; 0x2a6 <__vector_21+0x126>
	}
	else if (multiplexar_ADC == 5){
 22c:	95 30       	cpi	r25, 0x05	; 5
 22e:	e9 f4       	brne	.+58     	; 0x26a <__vector_21+0xea>

		uint8_t angle3 = (ADC_value * 180) / 255;
 230:	24 eb       	ldi	r18, 0xB4	; 180
 232:	82 9f       	mul	r24, r18
 234:	c0 01       	movw	r24, r0
 236:	11 24       	eor	r1, r1
 238:	6f ef       	ldi	r22, 0xFF	; 255
 23a:	70 e0       	ldi	r23, 0x00	; 0
 23c:	0e 94 71 01 	call	0x2e2	; 0x2e2 <__divmodhi4>
		OCR1A = SERVO_MIN_3 + (angle3 * (SERVO_MAX_3 - SERVO_MIN_3) / 180);
 240:	2b e1       	ldi	r18, 0x1B	; 27
 242:	62 9f       	mul	r22, r18
 244:	c0 01       	movw	r24, r0
 246:	11 24       	eor	r1, r1
 248:	64 eb       	ldi	r22, 0xB4	; 180
 24a:	70 e0       	ldi	r23, 0x00	; 0
 24c:	0e 94 71 01 	call	0x2e2	; 0x2e2 <__divmodhi4>
 250:	67 5f       	subi	r22, 0xF7	; 247
 252:	7f 4f       	sbci	r23, 0xFF	; 255
 254:	70 93 89 00 	sts	0x0089, r23	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 258:	60 93 88 00 	sts	0x0088, r22	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
		// Change ADC
		ADMUX = (ADMUX & 0xF0) | 6; 
 25c:	ec e7       	ldi	r30, 0x7C	; 124
 25e:	f0 e0       	ldi	r31, 0x00	; 0
 260:	80 81       	ld	r24, Z
 262:	80 7f       	andi	r24, 0xF0	; 240
 264:	86 60       	ori	r24, 0x06	; 6
 266:	80 83       	st	Z, r24
 268:	1e c0       	rjmp	.+60     	; 0x2a6 <__vector_21+0x126>
	}
	else if (multiplexar_ADC == 6){
 26a:	96 30       	cpi	r25, 0x06	; 6
 26c:	e1 f4       	brne	.+56     	; 0x2a6 <__vector_21+0x126>
		
		uint8_t angle4 = (ADC_value * 180) / 255;
 26e:	24 eb       	ldi	r18, 0xB4	; 180
 270:	82 9f       	mul	r24, r18
 272:	c0 01       	movw	r24, r0
 274:	11 24       	eor	r1, r1
 276:	6f ef       	ldi	r22, 0xFF	; 255
 278:	70 e0       	ldi	r23, 0x00	; 0
 27a:	0e 94 71 01 	call	0x2e2	; 0x2e2 <__divmodhi4>
		OCR1B = SERVO_MIN_4 + (angle4 * (SERVO_MAX_4 - SERVO_MIN_4) / 180);
 27e:	2b e1       	ldi	r18, 0x1B	; 27
 280:	62 9f       	mul	r22, r18
 282:	c0 01       	movw	r24, r0
 284:	11 24       	eor	r1, r1
 286:	64 eb       	ldi	r22, 0xB4	; 180
 288:	70 e0       	ldi	r23, 0x00	; 0
 28a:	0e 94 71 01 	call	0x2e2	; 0x2e2 <__divmodhi4>
 28e:	67 5f       	subi	r22, 0xF7	; 247
 290:	7f 4f       	sbci	r23, 0xFF	; 255
 292:	70 93 8b 00 	sts	0x008B, r23	; 0x80008b <__TEXT_REGION_LENGTH__+0x7f808b>
 296:	60 93 8a 00 	sts	0x008A, r22	; 0x80008a <__TEXT_REGION_LENGTH__+0x7f808a>
		
		ADMUX = (ADMUX & 0xF0) | 3;
 29a:	ec e7       	ldi	r30, 0x7C	; 124
 29c:	f0 e0       	ldi	r31, 0x00	; 0
 29e:	80 81       	ld	r24, Z
 2a0:	80 7f       	andi	r24, 0xF0	; 240
 2a2:	83 60       	ori	r24, 0x03	; 3
 2a4:	80 83       	st	Z, r24
	}

	ADCSRA |= (1 << ADSC); // Start new conversion
 2a6:	ea e7       	ldi	r30, 0x7A	; 122
 2a8:	f0 e0       	ldi	r31, 0x00	; 0
 2aa:	80 81       	ld	r24, Z
 2ac:	80 64       	ori	r24, 0x40	; 64
 2ae:	80 83       	st	Z, r24
}
 2b0:	ff 91       	pop	r31
 2b2:	ef 91       	pop	r30
 2b4:	bf 91       	pop	r27
 2b6:	af 91       	pop	r26
 2b8:	9f 91       	pop	r25
 2ba:	8f 91       	pop	r24
 2bc:	7f 91       	pop	r23
 2be:	6f 91       	pop	r22
 2c0:	5f 91       	pop	r21
 2c2:	2f 91       	pop	r18
 2c4:	0f 90       	pop	r0
 2c6:	0f be       	out	0x3f, r0	; 63
 2c8:	0f 90       	pop	r0
 2ca:	1f 90       	pop	r1
 2cc:	18 95       	reti

000002ce <__vector_18>:

ISR(USART_RX_vect){
 2ce:	1f 92       	push	r1
 2d0:	0f 92       	push	r0
 2d2:	0f b6       	in	r0, 0x3f	; 63
 2d4:	0f 92       	push	r0
 2d6:	11 24       	eor	r1, r1
	/*
	char recibido = UDR0;
	// Ignorar salto de línea y carriage return
	if (recibido == '\n' || recibido == '\r') return;
	*/
}
 2d8:	0f 90       	pop	r0
 2da:	0f be       	out	0x3f, r0	; 63
 2dc:	0f 90       	pop	r0
 2de:	1f 90       	pop	r1
 2e0:	18 95       	reti

000002e2 <__divmodhi4>:
 2e2:	97 fb       	bst	r25, 7
 2e4:	07 2e       	mov	r0, r23
 2e6:	16 f4       	brtc	.+4      	; 0x2ec <__divmodhi4+0xa>
 2e8:	00 94       	com	r0
 2ea:	07 d0       	rcall	.+14     	; 0x2fa <__divmodhi4_neg1>
 2ec:	77 fd       	sbrc	r23, 7
 2ee:	09 d0       	rcall	.+18     	; 0x302 <__divmodhi4_neg2>
 2f0:	0e 94 85 01 	call	0x30a	; 0x30a <__udivmodhi4>
 2f4:	07 fc       	sbrc	r0, 7
 2f6:	05 d0       	rcall	.+10     	; 0x302 <__divmodhi4_neg2>
 2f8:	3e f4       	brtc	.+14     	; 0x308 <__divmodhi4_exit>

000002fa <__divmodhi4_neg1>:
 2fa:	90 95       	com	r25
 2fc:	81 95       	neg	r24
 2fe:	9f 4f       	sbci	r25, 0xFF	; 255
 300:	08 95       	ret

00000302 <__divmodhi4_neg2>:
 302:	70 95       	com	r23
 304:	61 95       	neg	r22
 306:	7f 4f       	sbci	r23, 0xFF	; 255

00000308 <__divmodhi4_exit>:
 308:	08 95       	ret

0000030a <__udivmodhi4>:
 30a:	aa 1b       	sub	r26, r26
 30c:	bb 1b       	sub	r27, r27
 30e:	51 e1       	ldi	r21, 0x11	; 17
 310:	07 c0       	rjmp	.+14     	; 0x320 <__udivmodhi4_ep>

00000312 <__udivmodhi4_loop>:
 312:	aa 1f       	adc	r26, r26
 314:	bb 1f       	adc	r27, r27
 316:	a6 17       	cp	r26, r22
 318:	b7 07       	cpc	r27, r23
 31a:	10 f0       	brcs	.+4      	; 0x320 <__udivmodhi4_ep>
 31c:	a6 1b       	sub	r26, r22
 31e:	b7 0b       	sbc	r27, r23

00000320 <__udivmodhi4_ep>:
 320:	88 1f       	adc	r24, r24
 322:	99 1f       	adc	r25, r25
 324:	5a 95       	dec	r21
 326:	a9 f7       	brne	.-22     	; 0x312 <__udivmodhi4_loop>
 328:	80 95       	com	r24
 32a:	90 95       	com	r25
 32c:	bc 01       	movw	r22, r24
 32e:	cd 01       	movw	r24, r26
 330:	08 95       	ret

00000332 <_exit>:
 332:	f8 94       	cli

00000334 <__stop_program>:
 334:	ff cf       	rjmp	.-2      	; 0x334 <__stop_program>
