

================================================================
== Vitis HLS Report for 'forward_layer_2_1_s'
================================================================
* Date:           Mon Nov  3 05:32:14 2025

* Version:        2024.1 (Build 5069499 on May 21 2024)
* Project:        eclair
* Solution:       solution (Vivado IP Flow Target)
* Product family: virtexuplus
* Target device:  xcvu13p-flga2577-2-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  5.00 ns|  3.562 ns|     1.35 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+-----------+-----------+-----+-----+---------+
    |  Latency (cycles) |   Latency (absolute)  |  Interval | Pipeline|
    |   min   |   max   |    min    |    max    | min | max |   Type  |
    +---------+---------+-----------+-----------+-----+-----+---------+
    |        8|        8|  40.000 ns|  40.000 ns|    1|    1|      yes|
    +---------+---------+-----------+-----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+---------------------+---------+-------+---------+---------+------+
|         Name        | BRAM_18K|  DSP  |    FF   |   LUT   | URAM |
+---------------------+---------+-------+---------+---------+------+
|DSP                  |        -|      6|        -|        -|     -|
|Expression           |        -|      -|        0|     1204|     -|
|FIFO                 |        -|      -|        -|        -|     -|
|Instance             |        -|      2|        0|    11190|     -|
|Memory               |        -|      -|        -|        -|     -|
|Multiplexer          |        -|      -|        -|        -|     -|
|Register             |        -|      -|      407|        -|     -|
+---------------------+---------+-------+---------+---------+------+
|Total                |        0|      8|      407|    12394|     0|
+---------------------+---------+-------+---------+---------+------+
|Available SLR        |     1344|   3072|   864000|   432000|   320|
+---------------------+---------+-------+---------+---------+------+
|Utilization SLR (%)  |        0|     ~0|       ~0|        2|     0|
+---------------------+---------+-------+---------+---------+------+
|Available            |     5376|  12288|  3456000|  1728000|  1280|
+---------------------+---------+-------+---------+---------+------+
|Utilization (%)      |        0|     ~0|       ~0|       ~0|     0|
+---------------------+---------+-------+---------+---------+------+

+ Detail: 
    * Instance: 
    +----------------------------+------------------------+---------+----+---+------+-----+
    |          Instance          |         Module         | BRAM_18K| DSP| FF|  LUT | URAM|
    +----------------------------+------------------------+---------+----+---+------+-----+
    |mul_16s_10ns_26_1_1_U77     |mul_16s_10ns_26_1_1     |        0|   1|  0|     5|    0|
    |mul_16s_10ns_26_1_1_U79     |mul_16s_10ns_26_1_1     |        0|   1|  0|     5|    0|
    |sparsemux_11_3_16_1_1_U66   |sparsemux_11_3_16_1_1   |        0|   0|  0|    26|    0|
    |sparsemux_11_3_16_1_1_U71   |sparsemux_11_3_16_1_1   |        0|   0|  0|    26|    0|
    |sparsemux_13_3_16_1_1_U63   |sparsemux_13_3_16_1_1   |        0|   0|  0|    31|    0|
    |sparsemux_13_3_16_1_1_U64   |sparsemux_13_3_16_1_1   |        0|   0|  0|    31|    0|
    |sparsemux_13_3_16_1_1_U65   |sparsemux_13_3_16_1_1   |        0|   0|  0|    31|    0|
    |sparsemux_13_3_16_1_1_U68   |sparsemux_13_3_16_1_1   |        0|   0|  0|    31|    0|
    |sparsemux_13_3_16_1_1_U69   |sparsemux_13_3_16_1_1   |        0|   0|  0|    31|    0|
    |sparsemux_13_3_16_1_1_U70   |sparsemux_13_3_16_1_1   |        0|   0|  0|    31|    0|
    |sparsemux_513_8_10_1_1_U72  |sparsemux_513_8_10_1_1  |        0|   0|  0|  1362|    0|
    |sparsemux_513_8_10_1_1_U73  |sparsemux_513_8_10_1_1  |        0|   0|  0|  1362|    0|
    |sparsemux_513_8_10_1_1_U74  |sparsemux_513_8_10_1_1  |        0|   0|  0|  1362|    0|
    |sparsemux_513_8_10_1_1_U75  |sparsemux_513_8_10_1_1  |        0|   0|  0|  1362|    0|
    |sparsemux_513_8_8_1_1_U62   |sparsemux_513_8_8_1_1   |        0|   0|  0|  1362|    0|
    |sparsemux_513_8_8_1_1_U67   |sparsemux_513_8_8_1_1   |        0|   0|  0|  1362|    0|
    |sparsemux_513_8_8_1_1_U76   |sparsemux_513_8_8_1_1   |        0|   0|  0|  1362|    0|
    |sparsemux_513_8_8_1_1_U78   |sparsemux_513_8_8_1_1   |        0|   0|  0|  1362|    0|
    |sparsemux_7_2_6_1_1_U59     |sparsemux_7_2_6_1_1     |        0|   0|  0|     9|    0|
    |sparsemux_7_2_6_1_1_U61     |sparsemux_7_2_6_1_1     |        0|   0|  0|     9|    0|
    |sparsemux_9_3_16_1_1_U58    |sparsemux_9_3_16_1_1    |        0|   0|  0|    14|    0|
    |sparsemux_9_3_16_1_1_U60    |sparsemux_9_3_16_1_1    |        0|   0|  0|    14|    0|
    +----------------------------+------------------------+---------+----+---+------+-----+
    |Total                       |                        |        0|   2|  0| 11190|    0|
    +----------------------------+------------------------+---------+----+---+------+-----+

    * DSP: 
    +------------------------------------+--------------------------------+--------------+
    |              Instance              |             Module             |  Expression  |
    +------------------------------------+--------------------------------+--------------+
    |mac_muladd_16s_10ns_26s_27_4_1_U82  |mac_muladd_16s_10ns_26s_27_4_1  |  i0 + i1 * i2|
    |mac_muladd_16s_10ns_26s_27_4_1_U83  |mac_muladd_16s_10ns_26s_27_4_1  |  i0 + i1 * i2|
    |mac_muladd_16s_8ns_26s_26_4_1_U80   |mac_muladd_16s_8ns_26s_26_4_1   |  i0 + i1 * i2|
    |mac_muladd_16s_8ns_26s_26_4_1_U81   |mac_muladd_16s_8ns_26s_26_4_1   |  i0 + i1 * i2|
    |mac_muladd_16s_8ns_27s_27_4_1_U84   |mac_muladd_16s_8ns_27s_27_4_1   |  i0 + i1 * i2|
    |mac_muladd_16s_8ns_27s_27_4_1_U85   |mac_muladd_16s_8ns_27s_27_4_1   |  i0 + i1 * i2|
    +------------------------------------+--------------------------------+--------------+

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +---------------------------+----------+----+---+----+------------+------------+
    |       Variable Name       | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +---------------------------+----------+----+---+----+------------+------------+
    |add_ln12_1_fu_1222_p2      |         +|   0|  0|  36|          29|          29|
    |add_ln12_2_fu_1436_p2      |         +|   0|  0|  24|          17|          12|
    |add_ln12_4_fu_1466_p2      |         +|   0|  0|  36|          29|          29|
    |add_ln12_fu_1192_p2        |         +|   0|  0|  24|          17|          12|
    |add_ln24_1_fu_2072_p2      |         +|   0|  0|  13|           6|           1|
    |add_ln24_fu_1749_p2        |         +|   0|  0|  13|           6|           1|
    |add_ln58_1_fu_2334_p2      |         +|   0|  0|  15|           8|           1|
    |add_ln58_2_fu_2296_p2      |         +|   0|  0|  32|          32|          20|
    |add_ln58_3_fu_3563_p2      |         +|   0|  0|  15|           8|           1|
    |add_ln58_fu_1973_p2        |         +|   0|  0|  32|          32|          20|
    |add_ln71_3_fu_11086_p2     |         +|   0|  0|  23|          16|          16|
    |add_ln71_7_fu_11244_p2     |         +|   0|  0|  23|          16|          16|
    |add_ln77_1_fu_11354_p2     |         +|   0|  0|  24|          17|          17|
    |o_sum_1_fu_11348_p2        |         +|   0|  0|  23|          16|          16|
    |t_1_fu_1296_p2             |         +|   0|  0|  23|          16|          16|
    |t_4_fu_1540_p2             |         +|   0|  0|  23|          16|          16|
    |sub_ln25_1_fu_2126_p2      |         -|   0|  0|  24|          17|          17|
    |sub_ln25_fu_1803_p2        |         -|   0|  0|  24|          17|          17|
    |sub_ln58_1_fu_2290_p2      |         -|   0|  0|  32|          32|          32|
    |sub_ln58_fu_1967_p2        |         -|   0|  0|  32|          32|          32|
    |and_ln12_10_fu_1999_p2     |       and|   0|  0|   2|           1|           1|
    |and_ln12_11_fu_1658_p2     |       and|   0|  0|   2|           1|           1|
    |and_ln12_12_fu_1664_p2     |       and|   0|  0|   2|           1|           1|
    |and_ln12_13_fu_2014_p2     |       and|   0|  0|   2|           1|           1|
    |and_ln12_1_fu_1316_p2      |       and|   0|  0|   2|           1|           1|
    |and_ln12_2_fu_1382_p2      |       and|   0|  0|   2|           1|           1|
    |and_ln12_3_fu_1676_p2      |       and|   0|  0|   2|           1|           1|
    |and_ln12_4_fu_1414_p2      |       and|   0|  0|   2|           1|           1|
    |and_ln12_5_fu_1420_p2      |       and|   0|  0|   2|           1|           1|
    |and_ln12_6_fu_1691_p2      |       and|   0|  0|   2|           1|           1|
    |and_ln12_7_fu_1530_p2      |       and|   0|  0|   2|           1|           1|
    |and_ln12_8_fu_1560_p2      |       and|   0|  0|   2|           1|           1|
    |and_ln12_9_fu_1626_p2      |       and|   0|  0|   2|           1|           1|
    |and_ln12_fu_1286_p2        |       and|   0|  0|   2|           1|           1|
    |and_ln19_1_fu_2184_p2      |       and|   0|  0|   2|           1|           1|
    |and_ln19_fu_1861_p2        |       and|   0|  0|   2|           1|           1|
    |and_ln25_1_fu_2158_p2      |       and|   0|  0|   2|           1|           1|
    |and_ln25_2_fu_1879_p2      |       and|   0|  0|   2|           1|           1|
    |and_ln25_3_fu_2202_p2      |       and|   0|  0|   2|           1|           1|
    |and_ln25_fu_1835_p2        |       and|   0|  0|   2|           1|           1|
    |and_ln71_1_fu_11136_p2     |       and|   0|  0|   2|           1|           1|
    |and_ln71_2_fu_11154_p2     |       and|   0|  0|   2|           1|           1|
    |and_ln71_3_fu_11234_p2     |       and|   0|  0|   2|           1|           1|
    |and_ln71_4_fu_11294_p2     |       and|   0|  0|   2|           1|           1|
    |and_ln71_5_fu_11312_p2     |       and|   0|  0|   2|           1|           1|
    |and_ln71_fu_11076_p2       |       and|   0|  0|   2|           1|           1|
    |and_ln77_fu_11381_p2       |       and|   0|  0|   2|           1|           1|
    |empty_14_fu_2009_p2        |       and|   0|  0|   2|           1|           1|
    |empty_fu_1686_p2           |       and|   0|  0|   2|           1|           1|
    |icmp_ln12_1_fu_1340_p2     |      icmp|   0|  0|   9|           2|           2|
    |icmp_ln12_2_fu_1356_p2     |      icmp|   0|  0|  10|           3|           2|
    |icmp_ln12_3_fu_1362_p2     |      icmp|   0|  0|  10|           3|           1|
    |icmp_ln12_4_fu_1502_p2     |      icmp|   0|  0|  16|           9|           1|
    |icmp_ln12_5_fu_1584_p2     |      icmp|   0|  0|   9|           2|           2|
    |icmp_ln12_6_fu_1600_p2     |      icmp|   0|  0|  10|           3|           2|
    |icmp_ln12_7_fu_1606_p2     |      icmp|   0|  0|  10|           3|           1|
    |icmp_ln12_fu_1258_p2       |      icmp|   0|  0|  16|           9|           1|
    |icmp_ln19_1_fu_2046_p2     |      icmp|   0|  0|  23|          16|          13|
    |icmp_ln19_fu_1723_p2       |      icmp|   0|  0|  23|          16|          13|
    |icmp_ln24_1_fu_2066_p2     |      icmp|   0|  0|  17|          10|           1|
    |icmp_ln24_fu_1743_p2       |      icmp|   0|  0|  17|          10|           1|
    |icmp_ln58_1_fu_3558_p2     |      icmp|   0|  0|  27|          20|           1|
    |icmp_ln58_fu_2329_p2       |      icmp|   0|  0|  27|          20|           1|
    |icmp_ln71_1_fu_11208_p2    |      icmp|   0|  0|  16|           9|           1|
    |icmp_ln71_fu_11050_p2      |      icmp|   0|  0|  16|           9|           1|
    |or_ln12_1_fu_1402_p2       |        or|   0|  0|   2|           1|           1|
    |or_ln12_2_fu_1703_p2       |        or|   0|  0|   2|           1|           1|
    |or_ln12_3_fu_1524_p2       |        or|   0|  0|   2|           1|           1|
    |or_ln12_4_fu_1646_p2       |        or|   0|  0|   2|           1|           1|
    |or_ln12_5_fu_2026_p2       |        or|   0|  0|   2|           1|           1|
    |or_ln12_fu_1280_p2         |        or|   0|  0|   2|           1|           1|
    |or_ln19_1_fu_2190_p2       |        or|   0|  0|   2|           1|           1|
    |or_ln19_fu_1867_p2         |        or|   0|  0|   2|           1|           1|
    |or_ln71_1_fu_11130_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln71_2_fu_11168_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln71_3_fu_11228_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln71_4_fu_11288_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln71_5_fu_11326_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln71_6_fu_11106_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln71_7_fu_11264_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln71_8_fu_11142_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln71_9_fu_11300_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln71_fu_11070_p2        |        or|   0|  0|   2|           1|           1|
    |ap_return                  |    select|   0|  0|  16|           1|          16|
    |k_2_fu_2086_p3             |    select|   0|  0|   6|           1|           6|
    |k_fu_1763_p3               |    select|   0|  0|   6|           1|           6|
    |o_sum_fu_11174_p3          |    select|   0|  0|  16|           1|          16|
    |select_ln12_1_fu_1388_p3   |    select|   0|  0|   2|           1|           1|
    |select_ln12_2_fu_1696_p3   |    select|   0|  0|  17|           1|          15|
    |select_ln12_4_fu_1612_p3   |    select|   0|  0|   2|           1|           1|
    |select_ln12_5_fu_1632_p3   |    select|   0|  0|   2|           1|           1|
    |select_ln12_6_fu_2019_p3   |    select|   0|  0|  17|           1|          15|
    |select_ln12_fu_1368_p3     |    select|   0|  0|   2|           1|           1|
    |select_ln24_1_fu_2078_p3   |    select|   0|  0|   6|           1|           6|
    |select_ln24_fu_1755_p3     |    select|   0|  0|   6|           1|           6|
    |select_ln25_2_fu_2110_p3   |    select|   0|  0|  17|           1|          17|
    |select_ln25_fu_1787_p3     |    select|   0|  0|  17|           1|          17|
    |select_ln58_1_fu_3568_p3   |    select|   0|  0|   8|           1|           8|
    |select_ln58_fu_2339_p3     |    select|   0|  0|   8|           1|           8|
    |select_ln71_2_fu_11318_p3  |    select|   0|  0|  17|           1|          15|
    |select_ln71_3_fu_11332_p3  |    select|   0|  0|  16|           1|          16|
    |select_ln71_fu_11160_p3    |    select|   0|  0|  17|           1|          15|
    |select_ln77_fu_11390_p3    |    select|   0|  0|  17|           1|          15|
    |t_2_fu_1708_p3             |    select|   0|  0|  16|           1|          16|
    |t_5_fu_2031_p3             |    select|   0|  0|  16|           1|          16|
    |u_1_fu_2218_p6             |    select|   0|  0|  17|           1|          15|
    |u_fu_1895_p6               |    select|   0|  0|  17|           1|          15|
    |ui_1_fu_3575_p3            |    select|   0|  0|   8|           1|           8|
    |ui_fu_2346_p3              |    select|   0|  0|   8|           1|           8|
    |ap_enable_pp0              |       xor|   0|  0|   2|           1|           2|
    |xor_ln12_10_fu_1652_p2     |       xor|   0|  0|   2|           1|           2|
    |xor_ln12_11_fu_1670_p2     |       xor|   0|  0|   2|           2|           1|
    |xor_ln12_1_fu_1376_p2      |       xor|   0|  0|   2|           1|           2|
    |xor_ln12_2_fu_1680_p2      |       xor|   0|  0|   2|           2|           1|
    |xor_ln12_3_fu_1396_p2      |       xor|   0|  0|   2|           1|           2|
    |xor_ln12_4_fu_1408_p2      |       xor|   0|  0|   2|           1|           2|
    |xor_ln12_5_fu_1426_p2      |       xor|   0|  0|   2|           2|           1|
    |xor_ln12_6_fu_1554_p2      |       xor|   0|  0|   2|           1|           2|
    |xor_ln12_7_fu_1620_p2      |       xor|   0|  0|   2|           1|           2|
    |xor_ln12_8_fu_2003_p2      |       xor|   0|  0|   2|           2|           1|
    |xor_ln12_9_fu_1640_p2      |       xor|   0|  0|   2|           1|           2|
    |xor_ln12_fu_1310_p2        |       xor|   0|  0|   2|           1|           2|
    |xor_ln15_1_fu_2178_p2      |       xor|   0|  0|   2|           1|           2|
    |xor_ln15_fu_1855_p2        |       xor|   0|  0|   2|           1|           2|
    |xor_ln19_1_fu_2196_p2      |       xor|   0|  0|   2|           1|           2|
    |xor_ln19_fu_1873_p2        |       xor|   0|  0|   2|           1|           2|
    |xor_ln25_1_fu_1841_p2      |       xor|   0|  0|   2|           1|           1|
    |xor_ln25_2_fu_2152_p2      |       xor|   0|  0|   2|           1|           2|
    |xor_ln25_3_fu_2164_p2      |       xor|   0|  0|   2|           1|           1|
    |xor_ln25_fu_1829_p2        |       xor|   0|  0|   2|           1|           2|
    |xor_ln71_1_fu_11118_p2     |       xor|   0|  0|   2|           1|           2|
    |xor_ln71_2_fu_11112_p2     |       xor|   0|  0|   2|           1|           1|
    |xor_ln71_3_fu_11124_p2     |       xor|   0|  0|   2|           1|           2|
    |xor_ln71_4_fu_11148_p2     |       xor|   0|  0|   2|           1|           2|
    |xor_ln71_5_fu_11258_p2     |       xor|   0|  0|   2|           1|           2|
    |xor_ln71_6_fu_11270_p2     |       xor|   0|  0|   2|           1|           1|
    |xor_ln71_7_fu_11276_p2     |       xor|   0|  0|   2|           1|           2|
    |xor_ln71_8_fu_11282_p2     |       xor|   0|  0|   2|           1|           2|
    |xor_ln71_9_fu_11306_p2     |       xor|   0|  0|   2|           1|           2|
    |xor_ln71_fu_11100_p2       |       xor|   0|  0|   2|           1|           2|
    |xor_ln77_1_fu_11386_p2     |       xor|   0|  0|   2|           1|           1|
    |xor_ln77_fu_11376_p2       |       xor|   0|  0|   2|           1|           2|
    +---------------------------+----------+----+---+----+------------+------------+
    |Total                      |          |   0|  0|1204|         633|         748|
    +---------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    N/A

    * Register: 
    +--------------------------------+----+----+-----+-----------+
    |              Name              | FF | LUT| Bits| Const Bits|
    +--------------------------------+----+----+-----+-----------+
    |add_ln58_2_reg_11562            |  32|   0|   32|          0|
    |add_ln58_reg_11537              |  32|   0|   32|          0|
    |and_ln12_11_reg_11518           |   1|   0|    1|          0|
    |and_ln12_1_reg_11477            |   1|   0|    1|          0|
    |and_ln12_4_reg_11487            |   1|   0|    1|          0|
    |and_ln12_8_reg_11508            |   1|   0|    1|          0|
    |ap_CS_fsm                       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8         |   1|   0|    1|          0|
    |b1_1_reg_11658                  |  10|   0|   10|          0|
    |b1_reg_11643                    |  10|   0|   10|          0|
    |icmp_ln12_2_reg_11482           |   1|   0|    1|          0|
    |icmp_ln12_6_reg_11513           |   1|   0|    1|          0|
    |o_sum_1_reg_11723               |  16|   0|   16|          0|
    |t_1_reg_11472                   |  16|   0|   16|          0|
    |t_4_reg_11503                   |  16|   0|   16|          0|
    |tmp_14_cast1_reg_11542          |   8|   0|    8|          0|
    |tmp_17_reg_11596                |  16|   0|   16|          0|
    |tmp_17_reg_11596_pp0_iter3_reg  |  16|   0|   16|          0|
    |tmp_18_reg_11601                |  16|   0|   16|          0|
    |tmp_19_reg_11606                |  16|   0|   16|          0|
    |tmp_19_reg_11606_pp0_iter3_reg  |  16|   0|   16|          0|
    |tmp_27_reg_11498                |   1|   0|    1|          0|
    |tmp_2_reg_11467                 |   1|   0|    1|          0|
    |tmp_43_reg_11628                |  16|   0|   16|          0|
    |tmp_43_reg_11628_pp0_iter3_reg  |  16|   0|   16|          0|
    |tmp_44_reg_11633                |  16|   0|   16|          0|
    |tmp_45_cast1_reg_11567          |   8|   0|    8|          0|
    |tmp_45_reg_11638                |  16|   0|   16|          0|
    |tmp_45_reg_11638_pp0_iter3_reg  |  16|   0|   16|          0|
    |tmp_51_reg_11728                |   1|   0|    1|          0|
    |tmp_52_reg_11734                |   1|   0|    1|          0|
    |trunc_ln54_1_reg_11554          |   3|   0|    3|          0|
    |trunc_ln54_reg_11529            |   3|   0|    3|          0|
    |trunc_ln58_1_reg_11574          |  20|   0|   20|          0|
    |trunc_ln58_reg_11549            |  20|   0|   20|          0|
    |ui_1_reg_11611                  |   8|   0|    8|          0|
    |ui_1_reg_11611_pp0_iter3_reg    |   8|   0|    8|          0|
    |ui_reg_11579                    |   8|   0|    8|          0|
    |ui_reg_11579_pp0_iter3_reg      |   8|   0|    8|          0|
    |xor_ln12_11_reg_11524           |   1|   0|    1|          0|
    |xor_ln12_5_reg_11493            |   1|   0|    1|          0|
    +--------------------------------+----+----+-----+-----------+
    |Total                           | 407|   0|  407|          0|
    +--------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------------------------------------------------------------------+-----+-----+------------+-------------------------------------------------------------------------------+--------------+
|                                   RTL Ports                                   | Dir | Bits|  Protocol  |                                 Source Object                                 |    C Type    |
+-------------------------------------------------------------------------------+-----+-----+------------+-------------------------------------------------------------------------------+--------------+
|ap_clk                                                                         |   in|    1|  ap_ctrl_hs|                                                            forward_layer<2, 1>|  return value|
|ap_rst                                                                         |   in|    1|  ap_ctrl_hs|                                                            forward_layer<2, 1>|  return value|
|ap_start                                                                       |   in|    1|  ap_ctrl_hs|                                                            forward_layer<2, 1>|  return value|
|ap_done                                                                        |  out|    1|  ap_ctrl_hs|                                                            forward_layer<2, 1>|  return value|
|ap_idle                                                                        |  out|    1|  ap_ctrl_hs|                                                            forward_layer<2, 1>|  return value|
|ap_ready                                                                       |  out|    1|  ap_ctrl_hs|                                                            forward_layer<2, 1>|  return value|
|ap_return                                                                      |  out|   16|  ap_ctrl_hs|                                                            forward_layer<2, 1>|  return value|
|x_0_val                                                                        |   in|   16|     ap_none|                                                                        x_0_val|        scalar|
|x_1_val                                                                        |   in|   16|     ap_none|                                                                        x_1_val|        scalar|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_C_k_0                 |  out|    6|      ap_vld|                 eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_C_k_0|       pointer|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_C_k_0_ap_vld          |  out|    1|      ap_vld|                 eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_C_k_0|       pointer|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_C_u_index_0           |  out|    8|      ap_vld|           eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_C_u_index_0|       pointer|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_C_u_index_0_ap_vld    |  out|    1|      ap_vld|           eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_C_u_index_0|       pointer|
|p_ZZ6eclairPK8ap_fixedILi16ELi6EL9ap_q_mode4EL9ap_o_mode0ELi0EEPS2_S4_E1P_0_0  |   in|   16|     ap_none|  p_ZZ6eclairPK8ap_fixedILi16ELi6EL9ap_q_mode4EL9ap_o_mode0ELi0EEPS2_S4_E1P_0_0|       pointer|
|p_ZZ6eclairPK8ap_fixedILi16ELi6EL9ap_q_mode4EL9ap_o_mode0ELi0EEPS2_S4_E1P_0_1  |   in|   16|     ap_none|  p_ZZ6eclairPK8ap_fixedILi16ELi6EL9ap_q_mode4EL9ap_o_mode0ELi0EEPS2_S4_E1P_0_1|       pointer|
|p_ZZ6eclairPK8ap_fixedILi16ELi6EL9ap_q_mode4EL9ap_o_mode0ELi0EEPS2_S4_E1P_0_2  |   in|   16|     ap_none|  p_ZZ6eclairPK8ap_fixedILi16ELi6EL9ap_q_mode4EL9ap_o_mode0ELi0EEPS2_S4_E1P_0_2|       pointer|
|p_ZZ6eclairPK8ap_fixedILi16ELi6EL9ap_q_mode4EL9ap_o_mode0ELi0EEPS2_S4_E1P_0_3  |   in|   16|     ap_none|  p_ZZ6eclairPK8ap_fixedILi16ELi6EL9ap_q_mode4EL9ap_o_mode0ELi0EEPS2_S4_E1P_0_3|       pointer|
|p_ZZ6eclairPK8ap_fixedILi16ELi6EL9ap_q_mode4EL9ap_o_mode0ELi0EEPS2_S4_E1P_0_4  |   in|   16|     ap_none|  p_ZZ6eclairPK8ap_fixedILi16ELi6EL9ap_q_mode4EL9ap_o_mode0ELi0EEPS2_S4_E1P_0_4|       pointer|
|p_ZZ6eclairPK8ap_fixedILi16ELi6EL9ap_q_mode4EL9ap_o_mode0ELi0EEPS2_S4_E1P_0_5  |   in|   16|     ap_none|  p_ZZ6eclairPK8ap_fixedILi16ELi6EL9ap_q_mode4EL9ap_o_mode0ELi0EEPS2_S4_E1P_0_5|       pointer|
|p_ZZ6eclairPK8ap_fixedILi16ELi6EL9ap_q_mode4EL9ap_o_mode0ELi0EEPS2_S4_E1P_0_6  |   in|   16|     ap_none|  p_ZZ6eclairPK8ap_fixedILi16ELi6EL9ap_q_mode4EL9ap_o_mode0ELi0EEPS2_S4_E1P_0_6|       pointer|
|p_ZZ6eclairPK8ap_fixedILi16ELi6EL9ap_q_mode4EL9ap_o_mode0ELi0EEPS2_S4_E1P_0_7  |   in|   16|     ap_none|  p_ZZ6eclairPK8ap_fixedILi16ELi6EL9ap_q_mode4EL9ap_o_mode0ELi0EEPS2_S4_E1P_0_7|       pointer|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_C_k_1                 |  out|    6|      ap_vld|                 eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_C_k_1|       pointer|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_C_k_1_ap_vld          |  out|    1|      ap_vld|                 eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_C_k_1|       pointer|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_C_u_index_1           |  out|    8|      ap_vld|           eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_C_u_index_1|       pointer|
|eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_C_u_index_1_ap_vld    |  out|    1|      ap_vld|           eclair_ap_fixed_const_ap_fixed_ap_fixed_16_6_4_0_0_const_C_u_index_1|       pointer|
|p_ZZ6eclairPK8ap_fixedILi16ELi6EL9ap_q_mode4EL9ap_o_mode0ELi0EEPS2_S4_E1P_1_0  |   in|   16|     ap_none|  p_ZZ6eclairPK8ap_fixedILi16ELi6EL9ap_q_mode4EL9ap_o_mode0ELi0EEPS2_S4_E1P_1_0|       pointer|
|p_ZZ6eclairPK8ap_fixedILi16ELi6EL9ap_q_mode4EL9ap_o_mode0ELi0EEPS2_S4_E1P_1_1  |   in|   16|     ap_none|  p_ZZ6eclairPK8ap_fixedILi16ELi6EL9ap_q_mode4EL9ap_o_mode0ELi0EEPS2_S4_E1P_1_1|       pointer|
|p_ZZ6eclairPK8ap_fixedILi16ELi6EL9ap_q_mode4EL9ap_o_mode0ELi0EEPS2_S4_E1P_1_2  |   in|   16|     ap_none|  p_ZZ6eclairPK8ap_fixedILi16ELi6EL9ap_q_mode4EL9ap_o_mode0ELi0EEPS2_S4_E1P_1_2|       pointer|
|p_ZZ6eclairPK8ap_fixedILi16ELi6EL9ap_q_mode4EL9ap_o_mode0ELi0EEPS2_S4_E1P_1_3  |   in|   16|     ap_none|  p_ZZ6eclairPK8ap_fixedILi16ELi6EL9ap_q_mode4EL9ap_o_mode0ELi0EEPS2_S4_E1P_1_3|       pointer|
|p_ZZ6eclairPK8ap_fixedILi16ELi6EL9ap_q_mode4EL9ap_o_mode0ELi0EEPS2_S4_E1P_1_4  |   in|   16|     ap_none|  p_ZZ6eclairPK8ap_fixedILi16ELi6EL9ap_q_mode4EL9ap_o_mode0ELi0EEPS2_S4_E1P_1_4|       pointer|
|p_ZZ6eclairPK8ap_fixedILi16ELi6EL9ap_q_mode4EL9ap_o_mode0ELi0EEPS2_S4_E1P_1_5  |   in|   16|     ap_none|  p_ZZ6eclairPK8ap_fixedILi16ELi6EL9ap_q_mode4EL9ap_o_mode0ELi0EEPS2_S4_E1P_1_5|       pointer|
|p_ZZ6eclairPK8ap_fixedILi16ELi6EL9ap_q_mode4EL9ap_o_mode0ELi0EEPS2_S4_E1P_1_6  |   in|   16|     ap_none|  p_ZZ6eclairPK8ap_fixedILi16ELi6EL9ap_q_mode4EL9ap_o_mode0ELi0EEPS2_S4_E1P_1_6|       pointer|
|p_ZZ6eclairPK8ap_fixedILi16ELi6EL9ap_q_mode4EL9ap_o_mode0ELi0EEPS2_S4_E1P_1_7  |   in|   16|     ap_none|  p_ZZ6eclairPK8ap_fixedILi16ELi6EL9ap_q_mode4EL9ap_o_mode0ELi0EEPS2_S4_E1P_1_7|       pointer|
+-------------------------------------------------------------------------------+-----+-----+------------+-------------------------------------------------------------------------------+--------------+

