TimeQuest Timing Analyzer report for parte2
Fri Apr 29 13:46:19 2022
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'KEY[0]'
 12. Slow Model Hold: 'KEY[0]'
 13. Slow Model Minimum Pulse Width: 'KEY[0]'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'KEY[0]'
 26. Fast Model Hold: 'KEY[0]'
 27. Fast Model Minimum Pulse Width: 'KEY[0]'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; parte2                                                            ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; KEY[0]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[0] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 343.17 MHz ; 200.0 MHz       ; KEY[0]     ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; KEY[0] ; -1.914 ; -15.312       ;
+--------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; KEY[0] ; 2.645 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; KEY[0] ; -2.000 ; -89.222              ;
+--------+--------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[0]'                                                                                                                                                                                                                                                                                         ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.914 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg0 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg1 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a1~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg2 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a2~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg3 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a3~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg4 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a4~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg5 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a5~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg6 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a6~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg7 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a7~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.025     ; 2.854      ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[0]'                                                                                                                                                                                                                                                                                         ;
+-------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                        ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.645 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg0 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg1 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a1~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg2 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a2~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg3 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a3~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg4 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a4~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg5 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a5~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg6 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a6~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg7 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a7~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.025     ; 2.854      ;
+-------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[0]'                                                                                                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[0] ; Rise       ; KEY[0]                                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; KEY[0]|combout                                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; KEY[0]|combout                                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; m|m|altsyncram_component|auto_generated|ram_block1a0|clk0                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; m|m|altsyncram_component|auto_generated|ram_block1a0|clk0                                                         ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; KEY[0]     ; 3.441  ; 3.441  ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; -1.106 ; -1.106 ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; -1.154 ; -1.154 ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; -1.176 ; -1.176 ; Rise       ; KEY[0]          ;
;  SW[3]    ; KEY[0]     ; -0.918 ; -0.918 ; Rise       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; -0.940 ; -0.940 ; Rise       ; KEY[0]          ;
;  SW[5]    ; KEY[0]     ; -0.847 ; -0.847 ; Rise       ; KEY[0]          ;
;  SW[6]    ; KEY[0]     ; -0.956 ; -0.956 ; Rise       ; KEY[0]          ;
;  SW[7]    ; KEY[0]     ; -0.996 ; -0.996 ; Rise       ; KEY[0]          ;
;  SW[11]   ; KEY[0]     ; -1.215 ; -1.215 ; Rise       ; KEY[0]          ;
;  SW[12]   ; KEY[0]     ; -1.128 ; -1.128 ; Rise       ; KEY[0]          ;
;  SW[13]   ; KEY[0]     ; 3.087  ; 3.087  ; Rise       ; KEY[0]          ;
;  SW[14]   ; KEY[0]     ; 3.415  ; 3.415  ; Rise       ; KEY[0]          ;
;  SW[15]   ; KEY[0]     ; 3.068  ; 3.068  ; Rise       ; KEY[0]          ;
;  SW[17]   ; KEY[0]     ; 3.441  ; 3.441  ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; KEY[0]     ; 1.484  ; 1.484  ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; 1.375  ; 1.375  ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; 1.423  ; 1.423  ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; 1.445  ; 1.445  ; Rise       ; KEY[0]          ;
;  SW[3]    ; KEY[0]     ; 1.187  ; 1.187  ; Rise       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; 1.209  ; 1.209  ; Rise       ; KEY[0]          ;
;  SW[5]    ; KEY[0]     ; 1.116  ; 1.116  ; Rise       ; KEY[0]          ;
;  SW[6]    ; KEY[0]     ; 1.225  ; 1.225  ; Rise       ; KEY[0]          ;
;  SW[7]    ; KEY[0]     ; 1.265  ; 1.265  ; Rise       ; KEY[0]          ;
;  SW[11]   ; KEY[0]     ; 1.484  ; 1.484  ; Rise       ; KEY[0]          ;
;  SW[12]   ; KEY[0]     ; 1.397  ; 1.397  ; Rise       ; KEY[0]          ;
;  SW[13]   ; KEY[0]     ; -2.818 ; -2.818 ; Rise       ; KEY[0]          ;
;  SW[14]   ; KEY[0]     ; -3.146 ; -3.146 ; Rise       ; KEY[0]          ;
;  SW[15]   ; KEY[0]     ; -2.799 ; -2.799 ; Rise       ; KEY[0]          ;
;  SW[17]   ; KEY[0]     ; -3.172 ; -3.172 ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; KEY[0]     ; 24.597 ; 24.597 ; Rise       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 24.330 ; 24.330 ; Rise       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 24.294 ; 24.294 ; Rise       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 24.302 ; 24.302 ; Rise       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 24.585 ; 24.585 ; Rise       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 24.597 ; 24.597 ; Rise       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 24.561 ; 24.561 ; Rise       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 24.565 ; 24.565 ; Rise       ; KEY[0]          ;
; HEX1[*]   ; KEY[0]     ; 32.686 ; 32.686 ; Rise       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 32.187 ; 32.187 ; Rise       ; KEY[0]          ;
;  HEX1[1]  ; KEY[0]     ; 32.686 ; 32.686 ; Rise       ; KEY[0]          ;
;  HEX1[2]  ; KEY[0]     ; 30.584 ; 30.584 ; Rise       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 32.022 ; 32.022 ; Rise       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 30.412 ; 30.412 ; Rise       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 30.181 ; 30.181 ; Rise       ; KEY[0]          ;
;  HEX1[6]  ; KEY[0]     ; 30.450 ; 30.450 ; Rise       ; KEY[0]          ;
; HEX4[*]   ; KEY[0]     ; 24.856 ; 24.856 ; Rise       ; KEY[0]          ;
;  HEX4[0]  ; KEY[0]     ; 24.841 ; 24.841 ; Rise       ; KEY[0]          ;
;  HEX4[1]  ; KEY[0]     ; 24.732 ; 24.732 ; Rise       ; KEY[0]          ;
;  HEX4[2]  ; KEY[0]     ; 24.856 ; 24.856 ; Rise       ; KEY[0]          ;
;  HEX4[3]  ; KEY[0]     ; 24.550 ; 24.550 ; Rise       ; KEY[0]          ;
;  HEX4[4]  ; KEY[0]     ; 24.573 ; 24.573 ; Rise       ; KEY[0]          ;
;  HEX4[5]  ; KEY[0]     ; 24.563 ; 24.563 ; Rise       ; KEY[0]          ;
;  HEX4[6]  ; KEY[0]     ; 24.841 ; 24.841 ; Rise       ; KEY[0]          ;
; HEX5[*]   ; KEY[0]     ; 30.387 ; 30.387 ; Rise       ; KEY[0]          ;
;  HEX5[0]  ; KEY[0]     ; 30.005 ; 30.005 ; Rise       ; KEY[0]          ;
;  HEX5[1]  ; KEY[0]     ; 29.491 ; 29.491 ; Rise       ; KEY[0]          ;
;  HEX5[2]  ; KEY[0]     ; 28.833 ; 28.833 ; Rise       ; KEY[0]          ;
;  HEX5[3]  ; KEY[0]     ; 30.387 ; 30.387 ; Rise       ; KEY[0]          ;
;  HEX5[4]  ; KEY[0]     ; 28.630 ; 28.630 ; Rise       ; KEY[0]          ;
;  HEX5[5]  ; KEY[0]     ; 29.697 ; 29.697 ; Rise       ; KEY[0]          ;
;  HEX5[6]  ; KEY[0]     ; 29.606 ; 29.606 ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; KEY[0]     ; 13.195 ; 13.195 ; Rise       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 13.232 ; 13.232 ; Rise       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 13.195 ; 13.195 ; Rise       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 13.208 ; 13.208 ; Rise       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 13.487 ; 13.487 ; Rise       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 13.499 ; 13.499 ; Rise       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 13.470 ; 13.470 ; Rise       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 13.473 ; 13.473 ; Rise       ; KEY[0]          ;
; HEX1[*]   ; KEY[0]     ; 16.121 ; 16.121 ; Rise       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 18.124 ; 18.124 ; Rise       ; KEY[0]          ;
;  HEX1[1]  ; KEY[0]     ; 18.624 ; 18.624 ; Rise       ; KEY[0]          ;
;  HEX1[2]  ; KEY[0]     ; 16.787 ; 16.787 ; Rise       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 17.965 ; 17.965 ; Rise       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 16.615 ; 16.615 ; Rise       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 16.121 ; 16.121 ; Rise       ; KEY[0]          ;
;  HEX1[6]  ; KEY[0]     ; 16.392 ; 16.392 ; Rise       ; KEY[0]          ;
; HEX4[*]   ; KEY[0]     ; 13.349 ; 13.349 ; Rise       ; KEY[0]          ;
;  HEX4[0]  ; KEY[0]     ; 13.639 ; 13.639 ; Rise       ; KEY[0]          ;
;  HEX4[1]  ; KEY[0]     ; 13.531 ; 13.531 ; Rise       ; KEY[0]          ;
;  HEX4[2]  ; KEY[0]     ; 13.653 ; 13.653 ; Rise       ; KEY[0]          ;
;  HEX4[3]  ; KEY[0]     ; 13.349 ; 13.349 ; Rise       ; KEY[0]          ;
;  HEX4[4]  ; KEY[0]     ; 13.371 ; 13.371 ; Rise       ; KEY[0]          ;
;  HEX4[5]  ; KEY[0]     ; 13.360 ; 13.360 ; Rise       ; KEY[0]          ;
;  HEX4[6]  ; KEY[0]     ; 13.636 ; 13.636 ; Rise       ; KEY[0]          ;
; HEX5[*]   ; KEY[0]     ; 14.833 ; 14.833 ; Rise       ; KEY[0]          ;
;  HEX5[0]  ; KEY[0]     ; 15.942 ; 15.942 ; Rise       ; KEY[0]          ;
;  HEX5[1]  ; KEY[0]     ; 15.429 ; 15.429 ; Rise       ; KEY[0]          ;
;  HEX5[2]  ; KEY[0]     ; 15.036 ; 15.036 ; Rise       ; KEY[0]          ;
;  HEX5[3]  ; KEY[0]     ; 16.330 ; 16.330 ; Rise       ; KEY[0]          ;
;  HEX5[4]  ; KEY[0]     ; 14.833 ; 14.833 ; Rise       ; KEY[0]          ;
;  HEX5[5]  ; KEY[0]     ; 15.637 ; 15.637 ; Rise       ; KEY[0]          ;
;  HEX5[6]  ; KEY[0]     ; 15.538 ; 15.538 ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[11]     ; HEX6[0]     ; 5.041  ; 5.041  ; 5.041  ; 5.041  ;
; SW[11]     ; HEX6[1]     ; 5.047  ; 5.047  ; 5.047  ; 5.047  ;
; SW[11]     ; HEX6[2]     ;        ; 5.033  ; 5.033  ;        ;
; SW[11]     ; HEX6[3]     ; 5.582  ; 5.582  ; 5.582  ; 5.582  ;
; SW[11]     ; HEX6[4]     ; 5.556  ;        ;        ; 5.556  ;
; SW[11]     ; HEX6[5]     ; 5.581  ;        ;        ; 5.581  ;
; SW[11]     ; HEX6[6]     ; 5.565  ;        ;        ; 5.565  ;
; SW[12]     ; HEX6[0]     ; 8.281  ; 8.281  ; 8.281  ; 8.281  ;
; SW[12]     ; HEX6[1]     ; 8.286  ; 8.286  ; 8.286  ; 8.286  ;
; SW[12]     ; HEX6[2]     ; 8.272  ; 8.272  ; 8.272  ; 8.272  ;
; SW[12]     ; HEX6[3]     ; 8.823  ; 8.823  ; 8.823  ; 8.823  ;
; SW[12]     ; HEX6[4]     ; 8.826  ; 8.826  ; 8.826  ; 8.826  ;
; SW[12]     ; HEX6[5]     ; 8.820  ; 8.820  ; 8.820  ; 8.820  ;
; SW[12]     ; HEX6[6]     ; 8.807  ; 8.807  ; 8.807  ; 8.807  ;
; SW[12]     ; HEX7[0]     ; 6.978  ;        ;        ; 6.978  ;
; SW[12]     ; HEX7[2]     ;        ; 6.921  ; 6.921  ;        ;
; SW[12]     ; HEX7[3]     ; 6.948  ;        ;        ; 6.948  ;
; SW[12]     ; HEX7[4]     ; 6.522  ;        ;        ; 6.522  ;
; SW[12]     ; HEX7[5]     ; 7.006  ;        ;        ; 7.006  ;
; SW[13]     ; HEX6[0]     ; 14.288 ; 14.288 ; 14.288 ; 14.288 ;
; SW[13]     ; HEX6[1]     ; 14.293 ; 14.293 ; 14.293 ; 14.293 ;
; SW[13]     ; HEX6[2]     ; 14.279 ; 14.279 ; 14.279 ; 14.279 ;
; SW[13]     ; HEX6[3]     ; 14.830 ; 14.830 ; 14.830 ; 14.830 ;
; SW[13]     ; HEX6[4]     ; 14.833 ; 14.833 ; 14.833 ; 14.833 ;
; SW[13]     ; HEX6[5]     ; 14.827 ; 14.827 ; 14.827 ; 14.827 ;
; SW[13]     ; HEX6[6]     ; 14.814 ; 14.814 ; 14.814 ; 14.814 ;
; SW[13]     ; HEX7[0]     ; 13.819 ; 13.693 ; 13.693 ; 13.819 ;
; SW[13]     ; HEX7[2]     ; 13.636 ; 13.762 ; 13.762 ; 13.636 ;
; SW[13]     ; HEX7[3]     ; 13.789 ; 13.663 ; 13.663 ; 13.789 ;
; SW[13]     ; HEX7[4]     ; 13.363 ; 13.237 ; 13.237 ; 13.363 ;
; SW[13]     ; HEX7[5]     ; 13.847 ; 13.721 ; 13.721 ; 13.847 ;
; SW[13]     ; HEX7[6]     ;        ; 11.145 ; 11.145 ;        ;
; SW[14]     ; HEX6[0]     ; 14.263 ; 14.263 ; 14.263 ; 14.263 ;
; SW[14]     ; HEX6[1]     ; 14.268 ; 14.268 ; 14.268 ; 14.268 ;
; SW[14]     ; HEX6[2]     ; 14.254 ; 14.254 ; 14.254 ; 14.254 ;
; SW[14]     ; HEX6[3]     ; 14.805 ; 14.805 ; 14.805 ; 14.805 ;
; SW[14]     ; HEX6[4]     ; 14.808 ; 14.808 ; 14.808 ; 14.808 ;
; SW[14]     ; HEX6[5]     ; 14.802 ; 14.802 ; 14.802 ; 14.802 ;
; SW[14]     ; HEX6[6]     ; 14.789 ; 14.789 ; 14.789 ; 14.789 ;
; SW[14]     ; HEX7[0]     ; 13.883 ; 13.757 ; 13.757 ; 13.883 ;
; SW[14]     ; HEX7[2]     ; 13.700 ; 13.826 ; 13.826 ; 13.700 ;
; SW[14]     ; HEX7[3]     ; 13.853 ; 13.727 ; 13.727 ; 13.853 ;
; SW[14]     ; HEX7[4]     ; 13.427 ; 13.301 ; 13.301 ; 13.427 ;
; SW[14]     ; HEX7[5]     ; 13.911 ; 13.785 ; 13.785 ; 13.911 ;
; SW[14]     ; HEX7[6]     ;        ; 11.209 ; 11.209 ;        ;
; SW[15]     ; HEX6[0]     ; 13.998 ; 13.998 ; 13.998 ; 13.998 ;
; SW[15]     ; HEX6[1]     ; 14.003 ; 14.003 ; 14.003 ; 14.003 ;
; SW[15]     ; HEX6[2]     ; 13.989 ; 13.989 ; 13.989 ; 13.989 ;
; SW[15]     ; HEX6[3]     ; 14.540 ; 14.540 ; 14.540 ; 14.540 ;
; SW[15]     ; HEX6[4]     ; 14.543 ; 14.543 ; 14.543 ; 14.543 ;
; SW[15]     ; HEX6[5]     ; 14.537 ; 14.537 ; 14.537 ; 14.537 ;
; SW[15]     ; HEX6[6]     ; 14.524 ; 14.524 ; 14.524 ; 14.524 ;
; SW[15]     ; HEX7[0]     ; 13.617 ; 13.491 ; 13.491 ; 13.617 ;
; SW[15]     ; HEX7[2]     ; 13.434 ; 13.560 ; 13.560 ; 13.434 ;
; SW[15]     ; HEX7[3]     ; 13.587 ; 13.461 ; 13.461 ; 13.587 ;
; SW[15]     ; HEX7[4]     ; 13.161 ; 13.035 ; 13.035 ; 13.161 ;
; SW[15]     ; HEX7[5]     ; 13.645 ; 13.519 ; 13.519 ; 13.645 ;
; SW[15]     ; HEX7[6]     ;        ; 10.943 ; 10.943 ;        ;
; SW[17]     ; HEX0[0]     ; 12.191 ; 12.191 ; 12.191 ; 12.191 ;
; SW[17]     ; HEX0[1]     ; 12.154 ; 12.154 ; 12.154 ; 12.154 ;
; SW[17]     ; HEX0[2]     ; 11.242 ; 12.167 ; 12.167 ; 11.242 ;
; SW[17]     ; HEX0[3]     ; 12.446 ; 12.446 ; 12.446 ; 12.446 ;
; SW[17]     ; HEX0[4]     ; 12.458 ; 12.458 ; 12.458 ; 12.458 ;
; SW[17]     ; HEX0[5]     ; 11.501 ; 12.429 ; 12.429 ; 11.501 ;
; SW[17]     ; HEX0[6]     ; 12.432 ; 12.432 ; 12.432 ; 12.432 ;
; SW[17]     ; HEX1[0]     ;        ; 13.536 ; 13.536 ;        ;
; SW[17]     ; HEX1[1]     ;        ; 14.045 ; 14.045 ;        ;
; SW[17]     ; HEX1[2]     ; 13.276 ; 13.755 ; 13.755 ; 13.276 ;
; SW[17]     ; HEX1[3]     ;        ; 13.661 ; 13.661 ;        ;
; SW[17]     ; HEX1[4]     ;        ; 13.103 ; 13.103 ;        ;
; SW[17]     ; HEX1[5]     ;        ; 11.828 ; 11.828 ;        ;
; SW[17]     ; HEX1[6]     ; 12.431 ;        ;        ; 12.431 ;
; SW[17]     ; HEX4[0]     ; 12.643 ; 12.643 ; 12.643 ; 12.643 ;
; SW[17]     ; HEX4[1]     ; 12.535 ; 12.535 ; 12.535 ; 12.535 ;
; SW[17]     ; HEX4[2]     ; 12.657 ; 10.268 ; 10.268 ; 12.657 ;
; SW[17]     ; HEX4[3]     ; 12.353 ; 12.353 ; 12.353 ; 12.353 ;
; SW[17]     ; HEX4[4]     ; 12.375 ; 12.375 ; 12.375 ; 12.375 ;
; SW[17]     ; HEX4[5]     ; 12.364 ; 9.970  ; 9.970  ; 12.364 ;
; SW[17]     ; HEX4[6]     ; 12.640 ; 12.640 ; 12.640 ; 12.640 ;
; SW[17]     ; HEX5[0]     ; 11.352 ;        ;        ; 11.352 ;
; SW[17]     ; HEX5[1]     ; 10.855 ;        ;        ; 10.855 ;
; SW[17]     ; HEX5[2]     ; 12.335 ; 11.665 ; 11.665 ; 12.335 ;
; SW[17]     ; HEX5[3]     ; 12.029 ;        ;        ; 12.029 ;
; SW[17]     ; HEX5[4]     ; 11.852 ;        ;        ; 11.852 ;
; SW[17]     ; HEX5[5]     ; 11.339 ;        ;        ; 11.339 ;
; SW[17]     ; HEX5[6]     ;        ; 11.574 ; 11.574 ;        ;
; SW[17]     ; LEDG[0]     ; 9.838  ;        ;        ; 9.838  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[11]     ; HEX6[0]     ; 5.041  ; 5.041  ; 5.041  ; 5.041  ;
; SW[11]     ; HEX6[1]     ; 5.047  ; 5.047  ; 5.047  ; 5.047  ;
; SW[11]     ; HEX6[2]     ;        ; 5.033  ; 5.033  ;        ;
; SW[11]     ; HEX6[3]     ; 5.582  ; 5.582  ; 5.582  ; 5.582  ;
; SW[11]     ; HEX6[4]     ; 5.556  ;        ;        ; 5.556  ;
; SW[11]     ; HEX6[5]     ; 5.581  ;        ;        ; 5.581  ;
; SW[11]     ; HEX6[6]     ; 5.565  ;        ;        ; 5.565  ;
; SW[12]     ; HEX6[0]     ; 6.013  ; 6.013  ; 6.013  ; 6.013  ;
; SW[12]     ; HEX6[1]     ; 6.019  ; 6.019  ; 6.019  ; 6.019  ;
; SW[12]     ; HEX6[2]     ; 6.005  ; 7.582  ; 7.582  ; 6.005  ;
; SW[12]     ; HEX6[3]     ; 6.554  ; 6.554  ; 6.554  ; 6.554  ;
; SW[12]     ; HEX6[4]     ; 6.558  ; 6.558  ; 6.558  ; 6.558  ;
; SW[12]     ; HEX6[5]     ; 6.553  ; 8.130  ; 8.130  ; 6.553  ;
; SW[12]     ; HEX6[6]     ; 6.537  ; 6.537  ; 6.537  ; 6.537  ;
; SW[12]     ; HEX7[0]     ; 6.938  ;        ;        ; 6.938  ;
; SW[12]     ; HEX7[2]     ;        ; 6.881  ; 6.881  ;        ;
; SW[12]     ; HEX7[3]     ; 6.908  ;        ;        ; 6.908  ;
; SW[12]     ; HEX7[4]     ; 6.482  ;        ;        ; 6.482  ;
; SW[12]     ; HEX7[5]     ; 6.966  ;        ;        ; 6.966  ;
; SW[13]     ; HEX6[0]     ; 10.790 ; 10.790 ; 10.790 ; 10.790 ;
; SW[13]     ; HEX6[1]     ; 10.797 ; 11.895 ; 11.895 ; 10.797 ;
; SW[13]     ; HEX6[2]     ; 10.787 ; 10.787 ; 10.787 ; 10.787 ;
; SW[13]     ; HEX6[3]     ; 11.327 ; 11.327 ; 11.327 ; 11.327 ;
; SW[13]     ; HEX6[4]     ; 11.333 ; 12.431 ; 12.431 ; 11.333 ;
; SW[13]     ; HEX6[5]     ; 11.329 ; 11.329 ; 11.329 ; 11.329 ;
; SW[13]     ; HEX6[6]     ; 11.309 ; 11.309 ; 11.309 ; 11.309 ;
; SW[13]     ; HEX7[0]     ; 11.688 ; 11.987 ; 11.987 ; 11.688 ;
; SW[13]     ; HEX7[2]     ; 11.930 ; 11.631 ; 11.631 ; 11.930 ;
; SW[13]     ; HEX7[3]     ; 11.658 ; 11.957 ; 11.957 ; 11.658 ;
; SW[13]     ; HEX7[4]     ; 11.232 ; 12.358 ; 12.358 ; 11.232 ;
; SW[13]     ; HEX7[5]     ; 11.716 ; 12.842 ; 12.842 ; 11.716 ;
; SW[13]     ; HEX7[6]     ;        ; 11.145 ; 11.145 ;        ;
; SW[14]     ; HEX6[0]     ; 11.028 ; 11.028 ; 11.028 ; 11.028 ;
; SW[14]     ; HEX6[1]     ; 11.033 ; 12.012 ; 12.012 ; 11.033 ;
; SW[14]     ; HEX6[2]     ; 11.019 ; 11.998 ; 11.998 ; 11.019 ;
; SW[14]     ; HEX6[3]     ; 11.570 ; 11.570 ; 11.570 ; 11.570 ;
; SW[14]     ; HEX6[4]     ; 11.573 ; 12.552 ; 12.552 ; 11.573 ;
; SW[14]     ; HEX6[5]     ; 11.567 ; 11.567 ; 11.567 ; 11.567 ;
; SW[14]     ; HEX6[6]     ; 12.533 ; 11.554 ; 11.554 ; 12.533 ;
; SW[14]     ; HEX7[0]     ; 12.051 ; 12.051 ; 12.051 ; 12.051 ;
; SW[14]     ; HEX7[2]     ; 11.994 ; 11.994 ; 11.994 ; 11.994 ;
; SW[14]     ; HEX7[3]     ; 12.021 ; 12.021 ; 12.021 ; 12.021 ;
; SW[14]     ; HEX7[4]     ; 11.595 ; 12.464 ; 12.464 ; 11.595 ;
; SW[14]     ; HEX7[5]     ; 12.079 ; 12.948 ; 12.948 ; 12.079 ;
; SW[14]     ; HEX7[6]     ;        ; 11.209 ; 11.209 ;        ;
; SW[15]     ; HEX6[0]     ; 11.892 ; 11.892 ; 11.892 ; 11.892 ;
; SW[15]     ; HEX6[1]     ; 11.899 ; 11.899 ; 11.899 ; 11.899 ;
; SW[15]     ; HEX6[2]     ; 11.889 ; 11.889 ; 11.889 ; 11.889 ;
; SW[15]     ; HEX6[3]     ; 12.429 ; 12.429 ; 12.429 ; 12.429 ;
; SW[15]     ; HEX6[4]     ; 12.435 ; 12.435 ; 12.435 ; 12.435 ;
; SW[15]     ; HEX6[5]     ; 12.431 ; 12.431 ; 12.431 ; 12.431 ;
; SW[15]     ; HEX6[6]     ; 12.411 ; 12.411 ; 12.411 ; 12.411 ;
; SW[15]     ; HEX7[0]     ; 11.830 ; 11.785 ; 11.785 ; 11.830 ;
; SW[15]     ; HEX7[2]     ; 11.728 ; 11.773 ; 11.773 ; 11.728 ;
; SW[15]     ; HEX7[3]     ; 11.800 ; 11.755 ; 11.755 ; 11.800 ;
; SW[15]     ; HEX7[4]     ; 11.374 ; 12.202 ; 12.202 ; 11.374 ;
; SW[15]     ; HEX7[5]     ; 11.815 ; 12.686 ; 12.686 ; 11.815 ;
; SW[15]     ; HEX7[6]     ;        ; 10.943 ; 10.943 ;        ;
; SW[17]     ; HEX0[0]     ; 10.985 ; 10.985 ; 10.985 ; 10.985 ;
; SW[17]     ; HEX0[1]     ; 10.948 ; 10.948 ; 10.948 ; 10.948 ;
; SW[17]     ; HEX0[2]     ; 10.966 ; 11.096 ; 11.096 ; 10.966 ;
; SW[17]     ; HEX0[3]     ; 11.243 ; 11.243 ; 11.243 ; 11.243 ;
; SW[17]     ; HEX0[4]     ; 12.458 ; 11.245 ; 11.245 ; 12.458 ;
; SW[17]     ; HEX0[5]     ; 11.356 ; 11.229 ; 11.229 ; 11.356 ;
; SW[17]     ; HEX0[6]     ; 11.329 ; 11.232 ; 11.232 ; 11.329 ;
; SW[17]     ; HEX1[0]     ;        ; 13.536 ; 13.536 ;        ;
; SW[17]     ; HEX1[1]     ;        ; 14.045 ; 14.045 ;        ;
; SW[17]     ; HEX1[2]     ; 13.276 ; 13.755 ; 13.755 ; 13.276 ;
; SW[17]     ; HEX1[3]     ;        ; 13.661 ; 13.661 ;        ;
; SW[17]     ; HEX1[4]     ;        ; 12.442 ; 12.442 ;        ;
; SW[17]     ; HEX1[5]     ;        ; 11.828 ; 11.828 ;        ;
; SW[17]     ; HEX1[6]     ; 12.431 ;        ;        ; 12.431 ;
; SW[17]     ; HEX4[0]     ; 10.081 ; 10.081 ; 10.081 ; 10.081 ;
; SW[17]     ; HEX4[1]     ; 9.972  ; 10.146 ; 10.146 ; 9.972  ;
; SW[17]     ; HEX4[2]     ; 10.096 ; 10.096 ; 10.096 ; 10.096 ;
; SW[17]     ; HEX4[3]     ; 9.790  ; 9.790  ; 9.790  ; 9.790  ;
; SW[17]     ; HEX4[4]     ; 9.813  ; 12.375 ; 12.375 ; 9.813  ;
; SW[17]     ; HEX4[5]     ; 9.803  ; 9.803  ; 9.803  ; 9.803  ;
; SW[17]     ; HEX4[6]     ; 10.081 ; 10.081 ; 10.081 ; 10.081 ;
; SW[17]     ; HEX5[0]     ; 11.352 ;        ;        ; 11.352 ;
; SW[17]     ; HEX5[1]     ; 10.855 ;        ;        ; 10.855 ;
; SW[17]     ; HEX5[2]     ; 12.335 ; 11.665 ; 11.665 ; 12.335 ;
; SW[17]     ; HEX5[3]     ; 12.029 ;        ;        ; 12.029 ;
; SW[17]     ; HEX5[4]     ; 11.453 ;        ;        ; 11.453 ;
; SW[17]     ; HEX5[5]     ; 11.339 ;        ;        ; 11.339 ;
; SW[17]     ; HEX5[6]     ;        ; 11.574 ; 11.574 ;        ;
; SW[17]     ; LEDG[0]     ; 9.838  ;        ;        ; 9.838  ;
+------------+-------------+--------+--------+--------+--------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; KEY[0] ; -1.460 ; -11.680       ;
+--------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; KEY[0] ; 2.321 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; KEY[0] ; -2.000 ; -89.222              ;
+--------+--------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[0]'                                                                                                                                                                                                                                                                                         ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg0 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg1 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a1~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg2 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a2~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg3 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a3~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg4 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a4~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg5 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a5~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg6 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a6~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg7 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a7~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 1.000        ; -0.017     ; 2.442      ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[0]'                                                                                                                                                                                                                                                                                         ;
+-------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                        ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.321 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg0 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg1 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a1~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg2 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a2~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg3 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a3~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg4 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a4~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg5 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a5~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg6 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a6~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg7 ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a7~porta_memory_reg0 ; KEY[0]       ; KEY[0]      ; 0.000        ; -0.017     ; 2.442      ;
+-------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[0]'                                                                                                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[0] ; Rise       ; memoria:m|ramlpm:m|altsyncram:altsyncram_component|altsyncram_kne1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[0] ; Rise       ; KEY[0]                                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; KEY[0]|combout                                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; KEY[0]|combout                                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[0] ; Rise       ; m|m|altsyncram_component|auto_generated|ram_block1a0|clk0                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[0] ; Rise       ; m|m|altsyncram_component|auto_generated|ram_block1a0|clk0                                                         ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; KEY[0]     ; 2.074  ; 2.074  ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; -0.667 ; -0.667 ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; -0.697 ; -0.697 ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; -0.711 ; -0.711 ; Rise       ; KEY[0]          ;
;  SW[3]    ; KEY[0]     ; -0.575 ; -0.575 ; Rise       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; -0.585 ; -0.585 ; Rise       ; KEY[0]          ;
;  SW[5]    ; KEY[0]     ; -0.533 ; -0.533 ; Rise       ; KEY[0]          ;
;  SW[6]    ; KEY[0]     ; -0.605 ; -0.605 ; Rise       ; KEY[0]          ;
;  SW[7]    ; KEY[0]     ; -0.638 ; -0.638 ; Rise       ; KEY[0]          ;
;  SW[11]   ; KEY[0]     ; -0.736 ; -0.736 ; Rise       ; KEY[0]          ;
;  SW[12]   ; KEY[0]     ; -0.685 ; -0.685 ; Rise       ; KEY[0]          ;
;  SW[13]   ; KEY[0]     ; 1.881  ; 1.881  ; Rise       ; KEY[0]          ;
;  SW[14]   ; KEY[0]     ; 2.074  ; 2.074  ; Rise       ; KEY[0]          ;
;  SW[15]   ; KEY[0]     ; 1.869  ; 1.869  ; Rise       ; KEY[0]          ;
;  SW[17]   ; KEY[0]     ; 2.066  ; 2.066  ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; KEY[0]     ; 0.875  ; 0.875  ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; 0.806  ; 0.806  ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; 0.836  ; 0.836  ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; 0.850  ; 0.850  ; Rise       ; KEY[0]          ;
;  SW[3]    ; KEY[0]     ; 0.714  ; 0.714  ; Rise       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; 0.724  ; 0.724  ; Rise       ; KEY[0]          ;
;  SW[5]    ; KEY[0]     ; 0.672  ; 0.672  ; Rise       ; KEY[0]          ;
;  SW[6]    ; KEY[0]     ; 0.744  ; 0.744  ; Rise       ; KEY[0]          ;
;  SW[7]    ; KEY[0]     ; 0.777  ; 0.777  ; Rise       ; KEY[0]          ;
;  SW[11]   ; KEY[0]     ; 0.875  ; 0.875  ; Rise       ; KEY[0]          ;
;  SW[12]   ; KEY[0]     ; 0.824  ; 0.824  ; Rise       ; KEY[0]          ;
;  SW[13]   ; KEY[0]     ; -1.742 ; -1.742 ; Rise       ; KEY[0]          ;
;  SW[14]   ; KEY[0]     ; -1.935 ; -1.935 ; Rise       ; KEY[0]          ;
;  SW[15]   ; KEY[0]     ; -1.730 ; -1.730 ; Rise       ; KEY[0]          ;
;  SW[17]   ; KEY[0]     ; -1.927 ; -1.927 ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; KEY[0]     ; 12.062 ; 12.062 ; Rise       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 11.933 ; 11.933 ; Rise       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 11.904 ; 11.904 ; Rise       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 11.912 ; 11.912 ; Rise       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 12.053 ; 12.053 ; Rise       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 12.062 ; 12.062 ; Rise       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 12.034 ; 12.034 ; Rise       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 12.036 ; 12.036 ; Rise       ; KEY[0]          ;
; HEX1[*]   ; KEY[0]     ; 15.905 ; 15.905 ; Rise       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 15.519 ; 15.519 ; Rise       ; KEY[0]          ;
;  HEX1[1]  ; KEY[0]     ; 15.905 ; 15.905 ; Rise       ; KEY[0]          ;
;  HEX1[2]  ; KEY[0]     ; 14.792 ; 14.792 ; Rise       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 15.500 ; 15.500 ; Rise       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 14.725 ; 14.725 ; Rise       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 14.643 ; 14.643 ; Rise       ; KEY[0]          ;
;  HEX1[6]  ; KEY[0]     ; 14.732 ; 14.732 ; Rise       ; KEY[0]          ;
; HEX4[*]   ; KEY[0]     ; 12.081 ; 12.081 ; Rise       ; KEY[0]          ;
;  HEX4[0]  ; KEY[0]     ; 12.074 ; 12.074 ; Rise       ; KEY[0]          ;
;  HEX4[1]  ; KEY[0]     ; 12.027 ; 12.027 ; Rise       ; KEY[0]          ;
;  HEX4[2]  ; KEY[0]     ; 12.081 ; 12.081 ; Rise       ; KEY[0]          ;
;  HEX4[3]  ; KEY[0]     ; 11.937 ; 11.937 ; Rise       ; KEY[0]          ;
;  HEX4[4]  ; KEY[0]     ; 11.956 ; 11.956 ; Rise       ; KEY[0]          ;
;  HEX4[5]  ; KEY[0]     ; 11.951 ; 11.951 ; Rise       ; KEY[0]          ;
;  HEX4[6]  ; KEY[0]     ; 12.070 ; 12.070 ; Rise       ; KEY[0]          ;
; HEX5[*]   ; KEY[0]     ; 14.782 ; 14.782 ; Rise       ; KEY[0]          ;
;  HEX5[0]  ; KEY[0]     ; 14.471 ; 14.471 ; Rise       ; KEY[0]          ;
;  HEX5[1]  ; KEY[0]     ; 14.245 ; 14.245 ; Rise       ; KEY[0]          ;
;  HEX5[2]  ; KEY[0]     ; 13.945 ; 13.945 ; Rise       ; KEY[0]          ;
;  HEX5[3]  ; KEY[0]     ; 14.782 ; 14.782 ; Rise       ; KEY[0]          ;
;  HEX5[4]  ; KEY[0]     ; 13.847 ; 13.847 ; Rise       ; KEY[0]          ;
;  HEX5[5]  ; KEY[0]     ; 14.339 ; 14.339 ; Rise       ; KEY[0]          ;
;  HEX5[6]  ; KEY[0]     ; 14.277 ; 14.277 ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; KEY[0]     ; 7.204 ; 7.204 ; Rise       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 7.236 ; 7.236 ; Rise       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 7.204 ; 7.204 ; Rise       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 7.214 ; 7.214 ; Rise       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 7.356 ; 7.356 ; Rise       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 7.364 ; 7.364 ; Rise       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 7.343 ; 7.343 ; Rise       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 7.345 ; 7.345 ; Rise       ; KEY[0]          ;
; HEX1[*]   ; KEY[0]     ; 8.489 ; 8.489 ; Rise       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 9.361 ; 9.361 ; Rise       ; KEY[0]          ;
;  HEX1[1]  ; KEY[0]     ; 9.749 ; 9.749 ; Rise       ; KEY[0]          ;
;  HEX1[2]  ; KEY[0]     ; 8.742 ; 8.742 ; Rise       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 9.348 ; 9.348 ; Rise       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 8.675 ; 8.675 ; Rise       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 8.489 ; 8.489 ; Rise       ; KEY[0]          ;
;  HEX1[6]  ; KEY[0]     ; 8.585 ; 8.585 ; Rise       ; KEY[0]          ;
; HEX4[*]   ; KEY[0]     ; 7.210 ; 7.210 ; Rise       ; KEY[0]          ;
;  HEX4[0]  ; KEY[0]     ; 7.345 ; 7.345 ; Rise       ; KEY[0]          ;
;  HEX4[1]  ; KEY[0]     ; 7.304 ; 7.304 ; Rise       ; KEY[0]          ;
;  HEX4[2]  ; KEY[0]     ; 7.358 ; 7.358 ; Rise       ; KEY[0]          ;
;  HEX4[3]  ; KEY[0]     ; 7.210 ; 7.210 ; Rise       ; KEY[0]          ;
;  HEX4[4]  ; KEY[0]     ; 7.230 ; 7.230 ; Rise       ; KEY[0]          ;
;  HEX4[5]  ; KEY[0]     ; 7.227 ; 7.227 ; Rise       ; KEY[0]          ;
;  HEX4[6]  ; KEY[0]     ; 7.347 ; 7.347 ; Rise       ; KEY[0]          ;
; HEX5[*]   ; KEY[0]     ; 7.797 ; 7.797 ; Rise       ; KEY[0]          ;
;  HEX5[0]  ; KEY[0]     ; 8.313 ; 8.313 ; Rise       ; KEY[0]          ;
;  HEX5[1]  ; KEY[0]     ; 8.089 ; 8.089 ; Rise       ; KEY[0]          ;
;  HEX5[2]  ; KEY[0]     ; 7.895 ; 7.895 ; Rise       ; KEY[0]          ;
;  HEX5[3]  ; KEY[0]     ; 8.630 ; 8.630 ; Rise       ; KEY[0]          ;
;  HEX5[4]  ; KEY[0]     ; 7.797 ; 7.797 ; Rise       ; KEY[0]          ;
;  HEX5[5]  ; KEY[0]     ; 8.185 ; 8.185 ; Rise       ; KEY[0]          ;
;  HEX5[6]  ; KEY[0]     ; 8.121 ; 8.121 ; Rise       ; KEY[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[11]     ; HEX6[0]     ; 2.625 ; 2.625 ; 2.625 ; 2.625 ;
; SW[11]     ; HEX6[1]     ; 2.628 ; 2.628 ; 2.628 ; 2.628 ;
; SW[11]     ; HEX6[2]     ;       ; 2.622 ; 2.622 ;       ;
; SW[11]     ; HEX6[3]     ; 2.906 ; 2.906 ; 2.906 ; 2.906 ;
; SW[11]     ; HEX6[4]     ; 2.907 ;       ;       ; 2.907 ;
; SW[11]     ; HEX6[5]     ; 2.894 ;       ;       ; 2.894 ;
; SW[11]     ; HEX6[6]     ; 2.887 ;       ;       ; 2.887 ;
; SW[12]     ; HEX6[0]     ; 4.009 ; 4.009 ; 4.009 ; 4.009 ;
; SW[12]     ; HEX6[1]     ; 4.011 ; 4.011 ; 4.011 ; 4.011 ;
; SW[12]     ; HEX6[2]     ; 4.013 ; 4.013 ; 4.013 ; 4.013 ;
; SW[12]     ; HEX6[3]     ; 4.289 ; 4.289 ; 4.289 ; 4.289 ;
; SW[12]     ; HEX6[4]     ; 4.291 ; 4.291 ; 4.291 ; 4.291 ;
; SW[12]     ; HEX6[5]     ; 4.278 ; 4.278 ; 4.278 ; 4.278 ;
; SW[12]     ; HEX6[6]     ; 4.270 ; 4.270 ; 4.270 ; 4.270 ;
; SW[12]     ; HEX7[0]     ; 3.479 ;       ;       ; 3.479 ;
; SW[12]     ; HEX7[2]     ;       ; 3.440 ; 3.440 ;       ;
; SW[12]     ; HEX7[3]     ; 3.449 ;       ;       ; 3.449 ;
; SW[12]     ; HEX7[4]     ; 3.271 ;       ;       ; 3.271 ;
; SW[12]     ; HEX7[5]     ; 3.517 ;       ;       ; 3.517 ;
; SW[13]     ; HEX6[0]     ; 7.358 ; 7.358 ; 7.358 ; 7.358 ;
; SW[13]     ; HEX6[1]     ; 7.360 ; 7.360 ; 7.360 ; 7.360 ;
; SW[13]     ; HEX6[2]     ; 7.362 ; 7.362 ; 7.362 ; 7.362 ;
; SW[13]     ; HEX6[3]     ; 7.638 ; 7.638 ; 7.638 ; 7.638 ;
; SW[13]     ; HEX6[4]     ; 7.640 ; 7.640 ; 7.640 ; 7.640 ;
; SW[13]     ; HEX6[5]     ; 7.627 ; 7.627 ; 7.627 ; 7.627 ;
; SW[13]     ; HEX6[6]     ; 7.619 ; 7.619 ; 7.619 ; 7.619 ;
; SW[13]     ; HEX7[0]     ; 7.178 ; 7.155 ; 7.155 ; 7.178 ;
; SW[13]     ; HEX7[2]     ; 7.116 ; 7.139 ; 7.139 ; 7.116 ;
; SW[13]     ; HEX7[3]     ; 7.148 ; 7.125 ; 7.125 ; 7.148 ;
; SW[13]     ; HEX7[4]     ; 6.970 ; 6.947 ; 6.947 ; 6.970 ;
; SW[13]     ; HEX7[5]     ; 7.216 ; 7.193 ; 7.193 ; 7.216 ;
; SW[13]     ; HEX7[6]     ;       ; 6.067 ; 6.067 ;       ;
; SW[14]     ; HEX6[0]     ; 7.343 ; 7.343 ; 7.343 ; 7.343 ;
; SW[14]     ; HEX6[1]     ; 7.345 ; 7.345 ; 7.345 ; 7.345 ;
; SW[14]     ; HEX6[2]     ; 7.347 ; 7.347 ; 7.347 ; 7.347 ;
; SW[14]     ; HEX6[3]     ; 7.623 ; 7.623 ; 7.623 ; 7.623 ;
; SW[14]     ; HEX6[4]     ; 7.625 ; 7.625 ; 7.625 ; 7.625 ;
; SW[14]     ; HEX6[5]     ; 7.612 ; 7.612 ; 7.612 ; 7.612 ;
; SW[14]     ; HEX6[6]     ; 7.604 ; 7.604 ; 7.604 ; 7.604 ;
; SW[14]     ; HEX7[0]     ; 7.217 ; 7.194 ; 7.194 ; 7.217 ;
; SW[14]     ; HEX7[2]     ; 7.155 ; 7.178 ; 7.178 ; 7.155 ;
; SW[14]     ; HEX7[3]     ; 7.187 ; 7.164 ; 7.164 ; 7.187 ;
; SW[14]     ; HEX7[4]     ; 7.009 ; 6.986 ; 6.986 ; 7.009 ;
; SW[14]     ; HEX7[5]     ; 7.255 ; 7.232 ; 7.232 ; 7.255 ;
; SW[14]     ; HEX7[6]     ;       ; 6.106 ; 6.106 ;       ;
; SW[15]     ; HEX6[0]     ; 7.202 ; 7.202 ; 7.202 ; 7.202 ;
; SW[15]     ; HEX6[1]     ; 7.204 ; 7.204 ; 7.204 ; 7.204 ;
; SW[15]     ; HEX6[2]     ; 7.206 ; 7.206 ; 7.206 ; 7.206 ;
; SW[15]     ; HEX6[3]     ; 7.482 ; 7.482 ; 7.482 ; 7.482 ;
; SW[15]     ; HEX6[4]     ; 7.484 ; 7.484 ; 7.484 ; 7.484 ;
; SW[15]     ; HEX6[5]     ; 7.471 ; 7.471 ; 7.471 ; 7.471 ;
; SW[15]     ; HEX6[6]     ; 7.463 ; 7.463 ; 7.463 ; 7.463 ;
; SW[15]     ; HEX7[0]     ; 7.076 ; 7.053 ; 7.053 ; 7.076 ;
; SW[15]     ; HEX7[2]     ; 7.014 ; 7.037 ; 7.037 ; 7.014 ;
; SW[15]     ; HEX7[3]     ; 7.046 ; 7.023 ; 7.023 ; 7.046 ;
; SW[15]     ; HEX7[4]     ; 6.868 ; 6.845 ; 6.845 ; 6.868 ;
; SW[15]     ; HEX7[5]     ; 7.114 ; 7.091 ; 7.091 ; 7.114 ;
; SW[15]     ; HEX7[6]     ;       ; 5.965 ; 5.965 ;       ;
; SW[17]     ; HEX0[0]     ; 6.677 ; 6.677 ; 6.677 ; 6.677 ;
; SW[17]     ; HEX0[1]     ; 6.645 ; 6.645 ; 6.645 ; 6.645 ;
; SW[17]     ; HEX0[2]     ; 6.189 ; 6.655 ; 6.655 ; 6.189 ;
; SW[17]     ; HEX0[3]     ; 6.797 ; 6.797 ; 6.797 ; 6.797 ;
; SW[17]     ; HEX0[4]     ; 6.805 ; 6.805 ; 6.805 ; 6.805 ;
; SW[17]     ; HEX0[5]     ; 6.311 ; 6.784 ; 6.784 ; 6.311 ;
; SW[17]     ; HEX0[6]     ; 6.786 ; 6.786 ; 6.786 ; 6.786 ;
; SW[17]     ; HEX1[0]     ;       ; 7.266 ; 7.266 ;       ;
; SW[17]     ; HEX1[1]     ;       ; 7.664 ; 7.664 ;       ;
; SW[17]     ; HEX1[2]     ; 7.116 ; 7.351 ; 7.351 ; 7.116 ;
; SW[17]     ; HEX1[3]     ;       ; 7.383 ; 7.383 ;       ;
; SW[17]     ; HEX1[4]     ;       ; 7.042 ; 7.042 ;       ;
; SW[17]     ; HEX1[5]     ;       ; 6.533 ; 6.533 ;       ;
; SW[17]     ; HEX1[6]     ; 6.759 ;       ;       ; 6.759 ;
; SW[17]     ; HEX4[0]     ; 6.791 ; 6.791 ; 6.791 ; 6.791 ;
; SW[17]     ; HEX4[1]     ; 6.750 ; 6.750 ; 6.750 ; 6.750 ;
; SW[17]     ; HEX4[2]     ; 6.804 ; 5.642 ; 5.642 ; 6.804 ;
; SW[17]     ; HEX4[3]     ; 6.656 ; 6.656 ; 6.656 ; 6.656 ;
; SW[17]     ; HEX4[4]     ; 6.676 ; 6.676 ; 6.676 ; 6.676 ;
; SW[17]     ; HEX4[5]     ; 6.673 ; 5.503 ; 5.503 ; 6.673 ;
; SW[17]     ; HEX4[6]     ; 6.793 ; 6.793 ; 6.793 ; 6.793 ;
; SW[17]     ; HEX5[0]     ; 6.238 ;       ;       ; 6.238 ;
; SW[17]     ; HEX5[1]     ; 6.034 ;       ;       ; 6.034 ;
; SW[17]     ; HEX5[2]     ; 6.634 ; 6.341 ; 6.341 ; 6.634 ;
; SW[17]     ; HEX5[3]     ; 6.697 ;       ;       ; 6.697 ;
; SW[17]     ; HEX5[4]     ; 6.410 ;       ;       ; 6.410 ;
; SW[17]     ; HEX5[5]     ; 6.254 ;       ;       ; 6.254 ;
; SW[17]     ; HEX5[6]     ;       ; 6.318 ; 6.318 ;       ;
; SW[17]     ; LEDG[0]     ; 5.665 ;       ;       ; 5.665 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[11]     ; HEX6[0]     ; 2.625 ; 2.625 ; 2.625 ; 2.625 ;
; SW[11]     ; HEX6[1]     ; 2.628 ; 2.628 ; 2.628 ; 2.628 ;
; SW[11]     ; HEX6[2]     ;       ; 2.622 ; 2.622 ;       ;
; SW[11]     ; HEX6[3]     ; 2.906 ; 2.906 ; 2.906 ; 2.906 ;
; SW[11]     ; HEX6[4]     ; 2.907 ;       ;       ; 2.907 ;
; SW[11]     ; HEX6[5]     ; 2.894 ;       ;       ; 2.894 ;
; SW[11]     ; HEX6[6]     ; 2.887 ;       ;       ; 2.887 ;
; SW[12]     ; HEX6[0]     ; 3.045 ; 3.045 ; 3.045 ; 3.045 ;
; SW[12]     ; HEX6[1]     ; 3.048 ; 3.048 ; 3.048 ; 3.048 ;
; SW[12]     ; HEX6[2]     ; 3.045 ; 3.728 ; 3.728 ; 3.045 ;
; SW[12]     ; HEX6[3]     ; 3.325 ; 3.325 ; 3.325 ; 3.325 ;
; SW[12]     ; HEX6[4]     ; 3.327 ; 3.327 ; 3.327 ; 3.327 ;
; SW[12]     ; HEX6[5]     ; 3.317 ; 4.000 ; 4.000 ; 3.317 ;
; SW[12]     ; HEX6[6]     ; 3.306 ; 3.306 ; 3.306 ; 3.306 ;
; SW[12]     ; HEX7[0]     ; 3.463 ;       ;       ; 3.463 ;
; SW[12]     ; HEX7[2]     ;       ; 3.424 ; 3.424 ;       ;
; SW[12]     ; HEX7[3]     ; 3.433 ;       ;       ; 3.433 ;
; SW[12]     ; HEX7[4]     ; 3.255 ;       ;       ; 3.255 ;
; SW[12]     ; HEX7[5]     ; 3.501 ;       ;       ; 3.501 ;
; SW[13]     ; HEX6[0]     ; 5.875 ; 5.875 ; 5.875 ; 5.875 ;
; SW[13]     ; HEX6[1]     ; 5.878 ; 6.358 ; 6.358 ; 5.878 ;
; SW[13]     ; HEX6[2]     ; 5.875 ; 5.875 ; 5.875 ; 5.875 ;
; SW[13]     ; HEX6[3]     ; 6.151 ; 6.151 ; 6.151 ; 6.151 ;
; SW[13]     ; HEX6[4]     ; 6.154 ; 6.634 ; 6.634 ; 6.154 ;
; SW[13]     ; HEX6[5]     ; 6.143 ; 6.143 ; 6.143 ; 6.143 ;
; SW[13]     ; HEX6[6]     ; 6.130 ; 6.130 ; 6.130 ; 6.130 ;
; SW[13]     ; HEX7[0]     ; 6.271 ; 6.446 ; 6.446 ; 6.271 ;
; SW[13]     ; HEX7[2]     ; 6.376 ; 6.232 ; 6.232 ; 6.376 ;
; SW[13]     ; HEX7[3]     ; 6.241 ; 6.416 ; 6.416 ; 6.241 ;
; SW[13]     ; HEX7[4]     ; 6.063 ; 6.541 ; 6.541 ; 6.063 ;
; SW[13]     ; HEX7[5]     ; 6.309 ; 6.787 ; 6.787 ; 6.309 ;
; SW[13]     ; HEX7[6]     ;       ; 6.067 ; 6.067 ;       ;
; SW[14]     ; HEX6[0]     ; 5.984 ; 5.984 ; 5.984 ; 5.984 ;
; SW[14]     ; HEX6[1]     ; 5.986 ; 6.399 ; 6.399 ; 5.986 ;
; SW[14]     ; HEX6[2]     ; 5.988 ; 6.401 ; 6.401 ; 5.988 ;
; SW[14]     ; HEX6[3]     ; 6.264 ; 6.264 ; 6.264 ; 6.264 ;
; SW[14]     ; HEX6[4]     ; 6.266 ; 6.679 ; 6.679 ; 6.266 ;
; SW[14]     ; HEX6[5]     ; 6.253 ; 6.253 ; 6.253 ; 6.253 ;
; SW[14]     ; HEX6[6]     ; 6.658 ; 6.245 ; 6.245 ; 6.658 ;
; SW[14]     ; HEX7[0]     ; 6.439 ; 6.485 ; 6.485 ; 6.439 ;
; SW[14]     ; HEX7[2]     ; 6.415 ; 6.400 ; 6.400 ; 6.415 ;
; SW[14]     ; HEX7[3]     ; 6.409 ; 6.455 ; 6.455 ; 6.409 ;
; SW[14]     ; HEX7[4]     ; 6.231 ; 6.611 ; 6.611 ; 6.231 ;
; SW[14]     ; HEX7[5]     ; 6.476 ; 6.857 ; 6.857 ; 6.476 ;
; SW[14]     ; HEX7[6]     ;       ; 6.106 ; 6.106 ;       ;
; SW[15]     ; HEX6[0]     ; 6.318 ; 6.318 ; 6.318 ; 6.318 ;
; SW[15]     ; HEX6[1]     ; 6.321 ; 6.321 ; 6.321 ; 6.321 ;
; SW[15]     ; HEX6[2]     ; 6.318 ; 6.318 ; 6.318 ; 6.318 ;
; SW[15]     ; HEX6[3]     ; 6.594 ; 6.594 ; 6.594 ; 6.594 ;
; SW[15]     ; HEX6[4]     ; 6.597 ; 6.597 ; 6.597 ; 6.597 ;
; SW[15]     ; HEX6[5]     ; 6.586 ; 6.586 ; 6.586 ; 6.586 ;
; SW[15]     ; HEX6[6]     ; 6.573 ; 6.573 ; 6.573 ; 6.573 ;
; SW[15]     ; HEX7[0]     ; 6.316 ; 6.344 ; 6.344 ; 6.316 ;
; SW[15]     ; HEX7[2]     ; 6.274 ; 6.277 ; 6.277 ; 6.274 ;
; SW[15]     ; HEX7[3]     ; 6.286 ; 6.314 ; 6.314 ; 6.286 ;
; SW[15]     ; HEX7[4]     ; 6.108 ; 6.462 ; 6.462 ; 6.108 ;
; SW[15]     ; HEX7[5]     ; 6.335 ; 6.708 ; 6.708 ; 6.335 ;
; SW[15]     ; HEX7[6]     ;       ; 5.965 ; 5.965 ;       ;
; SW[17]     ; HEX0[0]     ; 6.087 ; 6.087 ; 6.087 ; 6.087 ;
; SW[17]     ; HEX0[1]     ; 6.055 ; 6.055 ; 6.055 ; 6.055 ;
; SW[17]     ; HEX0[2]     ; 6.072 ; 6.125 ; 6.125 ; 6.072 ;
; SW[17]     ; HEX0[3]     ; 6.210 ; 6.210 ; 6.210 ; 6.210 ;
; SW[17]     ; HEX0[4]     ; 6.805 ; 6.210 ; 6.210 ; 6.805 ;
; SW[17]     ; HEX0[5]     ; 6.247 ; 6.200 ; 6.200 ; 6.247 ;
; SW[17]     ; HEX0[6]     ; 6.249 ; 6.202 ; 6.202 ; 6.249 ;
; SW[17]     ; HEX1[0]     ;       ; 7.266 ; 7.266 ;       ;
; SW[17]     ; HEX1[1]     ;       ; 7.664 ; 7.664 ;       ;
; SW[17]     ; HEX1[2]     ; 7.116 ; 7.351 ; 7.351 ; 7.116 ;
; SW[17]     ; HEX1[3]     ;       ; 7.383 ; 7.383 ;       ;
; SW[17]     ; HEX1[4]     ;       ; 6.765 ; 6.765 ;       ;
; SW[17]     ; HEX1[5]     ;       ; 6.533 ; 6.533 ;       ;
; SW[17]     ; HEX1[6]     ; 6.759 ;       ;       ; 6.759 ;
; SW[17]     ; HEX4[0]     ; 5.556 ; 5.556 ; 5.556 ; 5.556 ;
; SW[17]     ; HEX4[1]     ; 5.514 ; 5.588 ; 5.588 ; 5.514 ;
; SW[17]     ; HEX4[2]     ; 5.568 ; 5.568 ; 5.568 ; 5.568 ;
; SW[17]     ; HEX4[3]     ; 5.421 ; 5.421 ; 5.421 ; 5.421 ;
; SW[17]     ; HEX4[4]     ; 5.439 ; 6.676 ; 6.676 ; 5.439 ;
; SW[17]     ; HEX4[5]     ; 5.438 ; 5.438 ; 5.438 ; 5.438 ;
; SW[17]     ; HEX4[6]     ; 5.558 ; 5.558 ; 5.558 ; 5.558 ;
; SW[17]     ; HEX5[0]     ; 6.238 ;       ;       ; 6.238 ;
; SW[17]     ; HEX5[1]     ; 6.034 ;       ;       ; 6.034 ;
; SW[17]     ; HEX5[2]     ; 6.634 ; 6.341 ; 6.341 ; 6.634 ;
; SW[17]     ; HEX5[3]     ; 6.697 ;       ;       ; 6.697 ;
; SW[17]     ; HEX5[4]     ; 6.234 ;       ;       ; 6.234 ;
; SW[17]     ; HEX5[5]     ; 6.254 ;       ;       ; 6.254 ;
; SW[17]     ; HEX5[6]     ;       ; 6.318 ; 6.318 ;       ;
; SW[17]     ; LEDG[0]     ; 5.665 ;       ;       ; 5.665 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.914  ; 2.321 ; N/A      ; N/A     ; -2.000              ;
;  KEY[0]          ; -1.914  ; 2.321 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -15.312 ; 0.0   ; 0.0      ; 0.0     ; -89.222             ;
;  KEY[0]          ; -15.312 ; 0.000 ; N/A      ; N/A     ; -89.222             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; KEY[0]     ; 3.441  ; 3.441  ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; -0.667 ; -0.667 ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; -0.697 ; -0.697 ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; -0.711 ; -0.711 ; Rise       ; KEY[0]          ;
;  SW[3]    ; KEY[0]     ; -0.575 ; -0.575 ; Rise       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; -0.585 ; -0.585 ; Rise       ; KEY[0]          ;
;  SW[5]    ; KEY[0]     ; -0.533 ; -0.533 ; Rise       ; KEY[0]          ;
;  SW[6]    ; KEY[0]     ; -0.605 ; -0.605 ; Rise       ; KEY[0]          ;
;  SW[7]    ; KEY[0]     ; -0.638 ; -0.638 ; Rise       ; KEY[0]          ;
;  SW[11]   ; KEY[0]     ; -0.736 ; -0.736 ; Rise       ; KEY[0]          ;
;  SW[12]   ; KEY[0]     ; -0.685 ; -0.685 ; Rise       ; KEY[0]          ;
;  SW[13]   ; KEY[0]     ; 3.087  ; 3.087  ; Rise       ; KEY[0]          ;
;  SW[14]   ; KEY[0]     ; 3.415  ; 3.415  ; Rise       ; KEY[0]          ;
;  SW[15]   ; KEY[0]     ; 3.068  ; 3.068  ; Rise       ; KEY[0]          ;
;  SW[17]   ; KEY[0]     ; 3.441  ; 3.441  ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; KEY[0]     ; 1.484  ; 1.484  ; Rise       ; KEY[0]          ;
;  SW[0]    ; KEY[0]     ; 1.375  ; 1.375  ; Rise       ; KEY[0]          ;
;  SW[1]    ; KEY[0]     ; 1.423  ; 1.423  ; Rise       ; KEY[0]          ;
;  SW[2]    ; KEY[0]     ; 1.445  ; 1.445  ; Rise       ; KEY[0]          ;
;  SW[3]    ; KEY[0]     ; 1.187  ; 1.187  ; Rise       ; KEY[0]          ;
;  SW[4]    ; KEY[0]     ; 1.209  ; 1.209  ; Rise       ; KEY[0]          ;
;  SW[5]    ; KEY[0]     ; 1.116  ; 1.116  ; Rise       ; KEY[0]          ;
;  SW[6]    ; KEY[0]     ; 1.225  ; 1.225  ; Rise       ; KEY[0]          ;
;  SW[7]    ; KEY[0]     ; 1.265  ; 1.265  ; Rise       ; KEY[0]          ;
;  SW[11]   ; KEY[0]     ; 1.484  ; 1.484  ; Rise       ; KEY[0]          ;
;  SW[12]   ; KEY[0]     ; 1.397  ; 1.397  ; Rise       ; KEY[0]          ;
;  SW[13]   ; KEY[0]     ; -1.742 ; -1.742 ; Rise       ; KEY[0]          ;
;  SW[14]   ; KEY[0]     ; -1.935 ; -1.935 ; Rise       ; KEY[0]          ;
;  SW[15]   ; KEY[0]     ; -1.730 ; -1.730 ; Rise       ; KEY[0]          ;
;  SW[17]   ; KEY[0]     ; -1.927 ; -1.927 ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; KEY[0]     ; 24.597 ; 24.597 ; Rise       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 24.330 ; 24.330 ; Rise       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 24.294 ; 24.294 ; Rise       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 24.302 ; 24.302 ; Rise       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 24.585 ; 24.585 ; Rise       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 24.597 ; 24.597 ; Rise       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 24.561 ; 24.561 ; Rise       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 24.565 ; 24.565 ; Rise       ; KEY[0]          ;
; HEX1[*]   ; KEY[0]     ; 32.686 ; 32.686 ; Rise       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 32.187 ; 32.187 ; Rise       ; KEY[0]          ;
;  HEX1[1]  ; KEY[0]     ; 32.686 ; 32.686 ; Rise       ; KEY[0]          ;
;  HEX1[2]  ; KEY[0]     ; 30.584 ; 30.584 ; Rise       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 32.022 ; 32.022 ; Rise       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 30.412 ; 30.412 ; Rise       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 30.181 ; 30.181 ; Rise       ; KEY[0]          ;
;  HEX1[6]  ; KEY[0]     ; 30.450 ; 30.450 ; Rise       ; KEY[0]          ;
; HEX4[*]   ; KEY[0]     ; 24.856 ; 24.856 ; Rise       ; KEY[0]          ;
;  HEX4[0]  ; KEY[0]     ; 24.841 ; 24.841 ; Rise       ; KEY[0]          ;
;  HEX4[1]  ; KEY[0]     ; 24.732 ; 24.732 ; Rise       ; KEY[0]          ;
;  HEX4[2]  ; KEY[0]     ; 24.856 ; 24.856 ; Rise       ; KEY[0]          ;
;  HEX4[3]  ; KEY[0]     ; 24.550 ; 24.550 ; Rise       ; KEY[0]          ;
;  HEX4[4]  ; KEY[0]     ; 24.573 ; 24.573 ; Rise       ; KEY[0]          ;
;  HEX4[5]  ; KEY[0]     ; 24.563 ; 24.563 ; Rise       ; KEY[0]          ;
;  HEX4[6]  ; KEY[0]     ; 24.841 ; 24.841 ; Rise       ; KEY[0]          ;
; HEX5[*]   ; KEY[0]     ; 30.387 ; 30.387 ; Rise       ; KEY[0]          ;
;  HEX5[0]  ; KEY[0]     ; 30.005 ; 30.005 ; Rise       ; KEY[0]          ;
;  HEX5[1]  ; KEY[0]     ; 29.491 ; 29.491 ; Rise       ; KEY[0]          ;
;  HEX5[2]  ; KEY[0]     ; 28.833 ; 28.833 ; Rise       ; KEY[0]          ;
;  HEX5[3]  ; KEY[0]     ; 30.387 ; 30.387 ; Rise       ; KEY[0]          ;
;  HEX5[4]  ; KEY[0]     ; 28.630 ; 28.630 ; Rise       ; KEY[0]          ;
;  HEX5[5]  ; KEY[0]     ; 29.697 ; 29.697 ; Rise       ; KEY[0]          ;
;  HEX5[6]  ; KEY[0]     ; 29.606 ; 29.606 ; Rise       ; KEY[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; KEY[0]     ; 7.204 ; 7.204 ; Rise       ; KEY[0]          ;
;  HEX0[0]  ; KEY[0]     ; 7.236 ; 7.236 ; Rise       ; KEY[0]          ;
;  HEX0[1]  ; KEY[0]     ; 7.204 ; 7.204 ; Rise       ; KEY[0]          ;
;  HEX0[2]  ; KEY[0]     ; 7.214 ; 7.214 ; Rise       ; KEY[0]          ;
;  HEX0[3]  ; KEY[0]     ; 7.356 ; 7.356 ; Rise       ; KEY[0]          ;
;  HEX0[4]  ; KEY[0]     ; 7.364 ; 7.364 ; Rise       ; KEY[0]          ;
;  HEX0[5]  ; KEY[0]     ; 7.343 ; 7.343 ; Rise       ; KEY[0]          ;
;  HEX0[6]  ; KEY[0]     ; 7.345 ; 7.345 ; Rise       ; KEY[0]          ;
; HEX1[*]   ; KEY[0]     ; 8.489 ; 8.489 ; Rise       ; KEY[0]          ;
;  HEX1[0]  ; KEY[0]     ; 9.361 ; 9.361 ; Rise       ; KEY[0]          ;
;  HEX1[1]  ; KEY[0]     ; 9.749 ; 9.749 ; Rise       ; KEY[0]          ;
;  HEX1[2]  ; KEY[0]     ; 8.742 ; 8.742 ; Rise       ; KEY[0]          ;
;  HEX1[3]  ; KEY[0]     ; 9.348 ; 9.348 ; Rise       ; KEY[0]          ;
;  HEX1[4]  ; KEY[0]     ; 8.675 ; 8.675 ; Rise       ; KEY[0]          ;
;  HEX1[5]  ; KEY[0]     ; 8.489 ; 8.489 ; Rise       ; KEY[0]          ;
;  HEX1[6]  ; KEY[0]     ; 8.585 ; 8.585 ; Rise       ; KEY[0]          ;
; HEX4[*]   ; KEY[0]     ; 7.210 ; 7.210 ; Rise       ; KEY[0]          ;
;  HEX4[0]  ; KEY[0]     ; 7.345 ; 7.345 ; Rise       ; KEY[0]          ;
;  HEX4[1]  ; KEY[0]     ; 7.304 ; 7.304 ; Rise       ; KEY[0]          ;
;  HEX4[2]  ; KEY[0]     ; 7.358 ; 7.358 ; Rise       ; KEY[0]          ;
;  HEX4[3]  ; KEY[0]     ; 7.210 ; 7.210 ; Rise       ; KEY[0]          ;
;  HEX4[4]  ; KEY[0]     ; 7.230 ; 7.230 ; Rise       ; KEY[0]          ;
;  HEX4[5]  ; KEY[0]     ; 7.227 ; 7.227 ; Rise       ; KEY[0]          ;
;  HEX4[6]  ; KEY[0]     ; 7.347 ; 7.347 ; Rise       ; KEY[0]          ;
; HEX5[*]   ; KEY[0]     ; 7.797 ; 7.797 ; Rise       ; KEY[0]          ;
;  HEX5[0]  ; KEY[0]     ; 8.313 ; 8.313 ; Rise       ; KEY[0]          ;
;  HEX5[1]  ; KEY[0]     ; 8.089 ; 8.089 ; Rise       ; KEY[0]          ;
;  HEX5[2]  ; KEY[0]     ; 7.895 ; 7.895 ; Rise       ; KEY[0]          ;
;  HEX5[3]  ; KEY[0]     ; 8.630 ; 8.630 ; Rise       ; KEY[0]          ;
;  HEX5[4]  ; KEY[0]     ; 7.797 ; 7.797 ; Rise       ; KEY[0]          ;
;  HEX5[5]  ; KEY[0]     ; 8.185 ; 8.185 ; Rise       ; KEY[0]          ;
;  HEX5[6]  ; KEY[0]     ; 8.121 ; 8.121 ; Rise       ; KEY[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[11]     ; HEX6[0]     ; 5.041  ; 5.041  ; 5.041  ; 5.041  ;
; SW[11]     ; HEX6[1]     ; 5.047  ; 5.047  ; 5.047  ; 5.047  ;
; SW[11]     ; HEX6[2]     ;        ; 5.033  ; 5.033  ;        ;
; SW[11]     ; HEX6[3]     ; 5.582  ; 5.582  ; 5.582  ; 5.582  ;
; SW[11]     ; HEX6[4]     ; 5.556  ;        ;        ; 5.556  ;
; SW[11]     ; HEX6[5]     ; 5.581  ;        ;        ; 5.581  ;
; SW[11]     ; HEX6[6]     ; 5.565  ;        ;        ; 5.565  ;
; SW[12]     ; HEX6[0]     ; 8.281  ; 8.281  ; 8.281  ; 8.281  ;
; SW[12]     ; HEX6[1]     ; 8.286  ; 8.286  ; 8.286  ; 8.286  ;
; SW[12]     ; HEX6[2]     ; 8.272  ; 8.272  ; 8.272  ; 8.272  ;
; SW[12]     ; HEX6[3]     ; 8.823  ; 8.823  ; 8.823  ; 8.823  ;
; SW[12]     ; HEX6[4]     ; 8.826  ; 8.826  ; 8.826  ; 8.826  ;
; SW[12]     ; HEX6[5]     ; 8.820  ; 8.820  ; 8.820  ; 8.820  ;
; SW[12]     ; HEX6[6]     ; 8.807  ; 8.807  ; 8.807  ; 8.807  ;
; SW[12]     ; HEX7[0]     ; 6.978  ;        ;        ; 6.978  ;
; SW[12]     ; HEX7[2]     ;        ; 6.921  ; 6.921  ;        ;
; SW[12]     ; HEX7[3]     ; 6.948  ;        ;        ; 6.948  ;
; SW[12]     ; HEX7[4]     ; 6.522  ;        ;        ; 6.522  ;
; SW[12]     ; HEX7[5]     ; 7.006  ;        ;        ; 7.006  ;
; SW[13]     ; HEX6[0]     ; 14.288 ; 14.288 ; 14.288 ; 14.288 ;
; SW[13]     ; HEX6[1]     ; 14.293 ; 14.293 ; 14.293 ; 14.293 ;
; SW[13]     ; HEX6[2]     ; 14.279 ; 14.279 ; 14.279 ; 14.279 ;
; SW[13]     ; HEX6[3]     ; 14.830 ; 14.830 ; 14.830 ; 14.830 ;
; SW[13]     ; HEX6[4]     ; 14.833 ; 14.833 ; 14.833 ; 14.833 ;
; SW[13]     ; HEX6[5]     ; 14.827 ; 14.827 ; 14.827 ; 14.827 ;
; SW[13]     ; HEX6[6]     ; 14.814 ; 14.814 ; 14.814 ; 14.814 ;
; SW[13]     ; HEX7[0]     ; 13.819 ; 13.693 ; 13.693 ; 13.819 ;
; SW[13]     ; HEX7[2]     ; 13.636 ; 13.762 ; 13.762 ; 13.636 ;
; SW[13]     ; HEX7[3]     ; 13.789 ; 13.663 ; 13.663 ; 13.789 ;
; SW[13]     ; HEX7[4]     ; 13.363 ; 13.237 ; 13.237 ; 13.363 ;
; SW[13]     ; HEX7[5]     ; 13.847 ; 13.721 ; 13.721 ; 13.847 ;
; SW[13]     ; HEX7[6]     ;        ; 11.145 ; 11.145 ;        ;
; SW[14]     ; HEX6[0]     ; 14.263 ; 14.263 ; 14.263 ; 14.263 ;
; SW[14]     ; HEX6[1]     ; 14.268 ; 14.268 ; 14.268 ; 14.268 ;
; SW[14]     ; HEX6[2]     ; 14.254 ; 14.254 ; 14.254 ; 14.254 ;
; SW[14]     ; HEX6[3]     ; 14.805 ; 14.805 ; 14.805 ; 14.805 ;
; SW[14]     ; HEX6[4]     ; 14.808 ; 14.808 ; 14.808 ; 14.808 ;
; SW[14]     ; HEX6[5]     ; 14.802 ; 14.802 ; 14.802 ; 14.802 ;
; SW[14]     ; HEX6[6]     ; 14.789 ; 14.789 ; 14.789 ; 14.789 ;
; SW[14]     ; HEX7[0]     ; 13.883 ; 13.757 ; 13.757 ; 13.883 ;
; SW[14]     ; HEX7[2]     ; 13.700 ; 13.826 ; 13.826 ; 13.700 ;
; SW[14]     ; HEX7[3]     ; 13.853 ; 13.727 ; 13.727 ; 13.853 ;
; SW[14]     ; HEX7[4]     ; 13.427 ; 13.301 ; 13.301 ; 13.427 ;
; SW[14]     ; HEX7[5]     ; 13.911 ; 13.785 ; 13.785 ; 13.911 ;
; SW[14]     ; HEX7[6]     ;        ; 11.209 ; 11.209 ;        ;
; SW[15]     ; HEX6[0]     ; 13.998 ; 13.998 ; 13.998 ; 13.998 ;
; SW[15]     ; HEX6[1]     ; 14.003 ; 14.003 ; 14.003 ; 14.003 ;
; SW[15]     ; HEX6[2]     ; 13.989 ; 13.989 ; 13.989 ; 13.989 ;
; SW[15]     ; HEX6[3]     ; 14.540 ; 14.540 ; 14.540 ; 14.540 ;
; SW[15]     ; HEX6[4]     ; 14.543 ; 14.543 ; 14.543 ; 14.543 ;
; SW[15]     ; HEX6[5]     ; 14.537 ; 14.537 ; 14.537 ; 14.537 ;
; SW[15]     ; HEX6[6]     ; 14.524 ; 14.524 ; 14.524 ; 14.524 ;
; SW[15]     ; HEX7[0]     ; 13.617 ; 13.491 ; 13.491 ; 13.617 ;
; SW[15]     ; HEX7[2]     ; 13.434 ; 13.560 ; 13.560 ; 13.434 ;
; SW[15]     ; HEX7[3]     ; 13.587 ; 13.461 ; 13.461 ; 13.587 ;
; SW[15]     ; HEX7[4]     ; 13.161 ; 13.035 ; 13.035 ; 13.161 ;
; SW[15]     ; HEX7[5]     ; 13.645 ; 13.519 ; 13.519 ; 13.645 ;
; SW[15]     ; HEX7[6]     ;        ; 10.943 ; 10.943 ;        ;
; SW[17]     ; HEX0[0]     ; 12.191 ; 12.191 ; 12.191 ; 12.191 ;
; SW[17]     ; HEX0[1]     ; 12.154 ; 12.154 ; 12.154 ; 12.154 ;
; SW[17]     ; HEX0[2]     ; 11.242 ; 12.167 ; 12.167 ; 11.242 ;
; SW[17]     ; HEX0[3]     ; 12.446 ; 12.446 ; 12.446 ; 12.446 ;
; SW[17]     ; HEX0[4]     ; 12.458 ; 12.458 ; 12.458 ; 12.458 ;
; SW[17]     ; HEX0[5]     ; 11.501 ; 12.429 ; 12.429 ; 11.501 ;
; SW[17]     ; HEX0[6]     ; 12.432 ; 12.432 ; 12.432 ; 12.432 ;
; SW[17]     ; HEX1[0]     ;        ; 13.536 ; 13.536 ;        ;
; SW[17]     ; HEX1[1]     ;        ; 14.045 ; 14.045 ;        ;
; SW[17]     ; HEX1[2]     ; 13.276 ; 13.755 ; 13.755 ; 13.276 ;
; SW[17]     ; HEX1[3]     ;        ; 13.661 ; 13.661 ;        ;
; SW[17]     ; HEX1[4]     ;        ; 13.103 ; 13.103 ;        ;
; SW[17]     ; HEX1[5]     ;        ; 11.828 ; 11.828 ;        ;
; SW[17]     ; HEX1[6]     ; 12.431 ;        ;        ; 12.431 ;
; SW[17]     ; HEX4[0]     ; 12.643 ; 12.643 ; 12.643 ; 12.643 ;
; SW[17]     ; HEX4[1]     ; 12.535 ; 12.535 ; 12.535 ; 12.535 ;
; SW[17]     ; HEX4[2]     ; 12.657 ; 10.268 ; 10.268 ; 12.657 ;
; SW[17]     ; HEX4[3]     ; 12.353 ; 12.353 ; 12.353 ; 12.353 ;
; SW[17]     ; HEX4[4]     ; 12.375 ; 12.375 ; 12.375 ; 12.375 ;
; SW[17]     ; HEX4[5]     ; 12.364 ; 9.970  ; 9.970  ; 12.364 ;
; SW[17]     ; HEX4[6]     ; 12.640 ; 12.640 ; 12.640 ; 12.640 ;
; SW[17]     ; HEX5[0]     ; 11.352 ;        ;        ; 11.352 ;
; SW[17]     ; HEX5[1]     ; 10.855 ;        ;        ; 10.855 ;
; SW[17]     ; HEX5[2]     ; 12.335 ; 11.665 ; 11.665 ; 12.335 ;
; SW[17]     ; HEX5[3]     ; 12.029 ;        ;        ; 12.029 ;
; SW[17]     ; HEX5[4]     ; 11.852 ;        ;        ; 11.852 ;
; SW[17]     ; HEX5[5]     ; 11.339 ;        ;        ; 11.339 ;
; SW[17]     ; HEX5[6]     ;        ; 11.574 ; 11.574 ;        ;
; SW[17]     ; LEDG[0]     ; 9.838  ;        ;        ; 9.838  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[11]     ; HEX6[0]     ; 2.625 ; 2.625 ; 2.625 ; 2.625 ;
; SW[11]     ; HEX6[1]     ; 2.628 ; 2.628 ; 2.628 ; 2.628 ;
; SW[11]     ; HEX6[2]     ;       ; 2.622 ; 2.622 ;       ;
; SW[11]     ; HEX6[3]     ; 2.906 ; 2.906 ; 2.906 ; 2.906 ;
; SW[11]     ; HEX6[4]     ; 2.907 ;       ;       ; 2.907 ;
; SW[11]     ; HEX6[5]     ; 2.894 ;       ;       ; 2.894 ;
; SW[11]     ; HEX6[6]     ; 2.887 ;       ;       ; 2.887 ;
; SW[12]     ; HEX6[0]     ; 3.045 ; 3.045 ; 3.045 ; 3.045 ;
; SW[12]     ; HEX6[1]     ; 3.048 ; 3.048 ; 3.048 ; 3.048 ;
; SW[12]     ; HEX6[2]     ; 3.045 ; 3.728 ; 3.728 ; 3.045 ;
; SW[12]     ; HEX6[3]     ; 3.325 ; 3.325 ; 3.325 ; 3.325 ;
; SW[12]     ; HEX6[4]     ; 3.327 ; 3.327 ; 3.327 ; 3.327 ;
; SW[12]     ; HEX6[5]     ; 3.317 ; 4.000 ; 4.000 ; 3.317 ;
; SW[12]     ; HEX6[6]     ; 3.306 ; 3.306 ; 3.306 ; 3.306 ;
; SW[12]     ; HEX7[0]     ; 3.463 ;       ;       ; 3.463 ;
; SW[12]     ; HEX7[2]     ;       ; 3.424 ; 3.424 ;       ;
; SW[12]     ; HEX7[3]     ; 3.433 ;       ;       ; 3.433 ;
; SW[12]     ; HEX7[4]     ; 3.255 ;       ;       ; 3.255 ;
; SW[12]     ; HEX7[5]     ; 3.501 ;       ;       ; 3.501 ;
; SW[13]     ; HEX6[0]     ; 5.875 ; 5.875 ; 5.875 ; 5.875 ;
; SW[13]     ; HEX6[1]     ; 5.878 ; 6.358 ; 6.358 ; 5.878 ;
; SW[13]     ; HEX6[2]     ; 5.875 ; 5.875 ; 5.875 ; 5.875 ;
; SW[13]     ; HEX6[3]     ; 6.151 ; 6.151 ; 6.151 ; 6.151 ;
; SW[13]     ; HEX6[4]     ; 6.154 ; 6.634 ; 6.634 ; 6.154 ;
; SW[13]     ; HEX6[5]     ; 6.143 ; 6.143 ; 6.143 ; 6.143 ;
; SW[13]     ; HEX6[6]     ; 6.130 ; 6.130 ; 6.130 ; 6.130 ;
; SW[13]     ; HEX7[0]     ; 6.271 ; 6.446 ; 6.446 ; 6.271 ;
; SW[13]     ; HEX7[2]     ; 6.376 ; 6.232 ; 6.232 ; 6.376 ;
; SW[13]     ; HEX7[3]     ; 6.241 ; 6.416 ; 6.416 ; 6.241 ;
; SW[13]     ; HEX7[4]     ; 6.063 ; 6.541 ; 6.541 ; 6.063 ;
; SW[13]     ; HEX7[5]     ; 6.309 ; 6.787 ; 6.787 ; 6.309 ;
; SW[13]     ; HEX7[6]     ;       ; 6.067 ; 6.067 ;       ;
; SW[14]     ; HEX6[0]     ; 5.984 ; 5.984 ; 5.984 ; 5.984 ;
; SW[14]     ; HEX6[1]     ; 5.986 ; 6.399 ; 6.399 ; 5.986 ;
; SW[14]     ; HEX6[2]     ; 5.988 ; 6.401 ; 6.401 ; 5.988 ;
; SW[14]     ; HEX6[3]     ; 6.264 ; 6.264 ; 6.264 ; 6.264 ;
; SW[14]     ; HEX6[4]     ; 6.266 ; 6.679 ; 6.679 ; 6.266 ;
; SW[14]     ; HEX6[5]     ; 6.253 ; 6.253 ; 6.253 ; 6.253 ;
; SW[14]     ; HEX6[6]     ; 6.658 ; 6.245 ; 6.245 ; 6.658 ;
; SW[14]     ; HEX7[0]     ; 6.439 ; 6.485 ; 6.485 ; 6.439 ;
; SW[14]     ; HEX7[2]     ; 6.415 ; 6.400 ; 6.400 ; 6.415 ;
; SW[14]     ; HEX7[3]     ; 6.409 ; 6.455 ; 6.455 ; 6.409 ;
; SW[14]     ; HEX7[4]     ; 6.231 ; 6.611 ; 6.611 ; 6.231 ;
; SW[14]     ; HEX7[5]     ; 6.476 ; 6.857 ; 6.857 ; 6.476 ;
; SW[14]     ; HEX7[6]     ;       ; 6.106 ; 6.106 ;       ;
; SW[15]     ; HEX6[0]     ; 6.318 ; 6.318 ; 6.318 ; 6.318 ;
; SW[15]     ; HEX6[1]     ; 6.321 ; 6.321 ; 6.321 ; 6.321 ;
; SW[15]     ; HEX6[2]     ; 6.318 ; 6.318 ; 6.318 ; 6.318 ;
; SW[15]     ; HEX6[3]     ; 6.594 ; 6.594 ; 6.594 ; 6.594 ;
; SW[15]     ; HEX6[4]     ; 6.597 ; 6.597 ; 6.597 ; 6.597 ;
; SW[15]     ; HEX6[5]     ; 6.586 ; 6.586 ; 6.586 ; 6.586 ;
; SW[15]     ; HEX6[6]     ; 6.573 ; 6.573 ; 6.573 ; 6.573 ;
; SW[15]     ; HEX7[0]     ; 6.316 ; 6.344 ; 6.344 ; 6.316 ;
; SW[15]     ; HEX7[2]     ; 6.274 ; 6.277 ; 6.277 ; 6.274 ;
; SW[15]     ; HEX7[3]     ; 6.286 ; 6.314 ; 6.314 ; 6.286 ;
; SW[15]     ; HEX7[4]     ; 6.108 ; 6.462 ; 6.462 ; 6.108 ;
; SW[15]     ; HEX7[5]     ; 6.335 ; 6.708 ; 6.708 ; 6.335 ;
; SW[15]     ; HEX7[6]     ;       ; 5.965 ; 5.965 ;       ;
; SW[17]     ; HEX0[0]     ; 6.087 ; 6.087 ; 6.087 ; 6.087 ;
; SW[17]     ; HEX0[1]     ; 6.055 ; 6.055 ; 6.055 ; 6.055 ;
; SW[17]     ; HEX0[2]     ; 6.072 ; 6.125 ; 6.125 ; 6.072 ;
; SW[17]     ; HEX0[3]     ; 6.210 ; 6.210 ; 6.210 ; 6.210 ;
; SW[17]     ; HEX0[4]     ; 6.805 ; 6.210 ; 6.210 ; 6.805 ;
; SW[17]     ; HEX0[5]     ; 6.247 ; 6.200 ; 6.200 ; 6.247 ;
; SW[17]     ; HEX0[6]     ; 6.249 ; 6.202 ; 6.202 ; 6.249 ;
; SW[17]     ; HEX1[0]     ;       ; 7.266 ; 7.266 ;       ;
; SW[17]     ; HEX1[1]     ;       ; 7.664 ; 7.664 ;       ;
; SW[17]     ; HEX1[2]     ; 7.116 ; 7.351 ; 7.351 ; 7.116 ;
; SW[17]     ; HEX1[3]     ;       ; 7.383 ; 7.383 ;       ;
; SW[17]     ; HEX1[4]     ;       ; 6.765 ; 6.765 ;       ;
; SW[17]     ; HEX1[5]     ;       ; 6.533 ; 6.533 ;       ;
; SW[17]     ; HEX1[6]     ; 6.759 ;       ;       ; 6.759 ;
; SW[17]     ; HEX4[0]     ; 5.556 ; 5.556 ; 5.556 ; 5.556 ;
; SW[17]     ; HEX4[1]     ; 5.514 ; 5.588 ; 5.588 ; 5.514 ;
; SW[17]     ; HEX4[2]     ; 5.568 ; 5.568 ; 5.568 ; 5.568 ;
; SW[17]     ; HEX4[3]     ; 5.421 ; 5.421 ; 5.421 ; 5.421 ;
; SW[17]     ; HEX4[4]     ; 5.439 ; 6.676 ; 6.676 ; 5.439 ;
; SW[17]     ; HEX4[5]     ; 5.438 ; 5.438 ; 5.438 ; 5.438 ;
; SW[17]     ; HEX4[6]     ; 5.558 ; 5.558 ; 5.558 ; 5.558 ;
; SW[17]     ; HEX5[0]     ; 6.238 ;       ;       ; 6.238 ;
; SW[17]     ; HEX5[1]     ; 6.034 ;       ;       ; 6.034 ;
; SW[17]     ; HEX5[2]     ; 6.634 ; 6.341 ; 6.341 ; 6.634 ;
; SW[17]     ; HEX5[3]     ; 6.697 ;       ;       ; 6.697 ;
; SW[17]     ; HEX5[4]     ; 6.234 ;       ;       ; 6.234 ;
; SW[17]     ; HEX5[5]     ; 6.254 ;       ;       ; 6.254 ;
; SW[17]     ; HEX5[6]     ;       ; 6.318 ; 6.318 ;       ;
; SW[17]     ; LEDG[0]     ; 5.665 ;       ;       ; 5.665 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; KEY[0]     ; KEY[0]   ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; KEY[0]     ; KEY[0]   ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 101   ; 101  ;
; Unconstrained Output Ports      ; 42    ; 42   ;
; Unconstrained Output Port Paths ; 255   ; 255  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Apr 29 13:46:18 2022
Info: Command: quartus_sta parte2 -c parte2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'parte2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[0] KEY[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.914
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.914       -15.312 KEY[0] 
Info (332146): Worst-case hold slack is 2.645
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.645         0.000 KEY[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000       -89.222 KEY[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.460
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.460       -11.680 KEY[0] 
Info (332146): Worst-case hold slack is 2.321
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.321         0.000 KEY[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000       -89.222 KEY[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 325 megabytes
    Info: Processing ended: Fri Apr 29 13:46:19 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


