n work Transciever_OneLane_inst_Transciever_OneLane_0 verilog;
av .compile_point_summary_status "Remapped";
av .compile_point_summary_reason "Design changed";
av .compile_point_update_model 1;
av .compile_point_fast_synthesis "No";
av .compile_point_cputime_used 61.7969;
av .compile_point_starttime_stamp "Tue Feb 13 21:10:18 2024";
av .compile_point_endtime_stamp "Tue Feb 13 21:11:20 2024";
av .compile_point_realtime_used 61.552;
