Simulador em construção como requisito para aprovação em uma disciplina de graduação.
Ele provê a simulação de circuitos combinacionais escritos em Verilog estrutural.