Timing Analyzer report for NameDisplay
Fri Feb 03 12:31:55 2023
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'Clock_Divider:inst_clk_div|tmp'
 14. Slow 1200mV 85C Model Hold: 'Clock_Divider:inst_clk_div|tmp'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'Clock_Divider:inst_clk_div|tmp'
 25. Slow 1200mV 0C Model Hold: 'Clock_Divider:inst_clk_div|tmp'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'Clock_Divider:inst_clk_div|tmp'
 35. Fast 1200mV 0C Model Hold: 'Clock_Divider:inst_clk_div|tmp'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; NameDisplay                                         ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   0.2%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clock Name                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                            ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; CLOCK_50                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                       ;
; Clock_Divider:inst_clk_div|tmp ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock_Divider:inst_clk_div|tmp } ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+


+----------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                   ;
+------------+-----------------+--------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note ;
+------------+-----------------+--------------------------------+------+
; 197.63 MHz ; 197.63 MHz      ; CLOCK_50                       ;      ;
; 272.03 MHz ; 272.03 MHz      ; Clock_Divider:inst_clk_div|tmp ;      ;
+------------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                     ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -4.060 ; -68.805       ;
; Clock_Divider:inst_clk_div|tmp ; -2.676 ; -89.757       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                     ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; Clock_Divider:inst_clk_div|tmp ; 0.403 ; 0.000         ;
; CLOCK_50                       ; 0.653 ; 0.000         ;
+--------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary       ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -3.000 ; -45.405       ;
; Clock_Divider:inst_clk_div|tmp ; -1.285 ; -68.105       ;
+--------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                    ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.060 ; Clock_Divider:inst_clk_div|count[14] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.977      ;
; -4.029 ; Clock_Divider:inst_clk_div|count[13] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.948      ;
; -4.027 ; Clock_Divider:inst_clk_div|count[8]  ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.946      ;
; -3.987 ; Clock_Divider:inst_clk_div|count[9]  ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.906      ;
; -3.975 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.894      ;
; -3.915 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.834      ;
; -3.914 ; Clock_Divider:inst_clk_div|count[27] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.832      ;
; -3.883 ; Clock_Divider:inst_clk_div|count[12] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.802      ;
; -3.770 ; Clock_Divider:inst_clk_div|count[7]  ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.689      ;
; -3.743 ; Clock_Divider:inst_clk_div|count[11] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.662      ;
; -3.735 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.654      ;
; -3.717 ; Clock_Divider:inst_clk_div|count[26] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.635      ;
; -3.714 ; Clock_Divider:inst_clk_div|count[10] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.633      ;
; -3.714 ; Clock_Divider:inst_clk_div|count[17] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.632      ;
; -3.699 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.618      ;
; -3.673 ; Clock_Divider:inst_clk_div|count[15] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.592      ;
; -3.629 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.548      ;
; -3.607 ; Clock_Divider:inst_clk_div|count[31] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.525      ;
; -3.598 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.517      ;
; -3.597 ; Clock_Divider:inst_clk_div|count[24] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.514      ;
; -3.558 ; Clock_Divider:inst_clk_div|count[23] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.476      ;
; -3.529 ; Clock_Divider:inst_clk_div|count[18] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.446      ;
; -3.475 ; Clock_Divider:inst_clk_div|count[30] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.393      ;
; -3.464 ; Clock_Divider:inst_clk_div|count[22] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.381      ;
; -3.448 ; Clock_Divider:inst_clk_div|count[16] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.365      ;
; -3.438 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.357      ;
; -3.412 ; Clock_Divider:inst_clk_div|count[21] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.329      ;
; -3.378 ; Clock_Divider:inst_clk_div|count[25] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.296      ;
; -3.290 ; Clock_Divider:inst_clk_div|count[19] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.207      ;
; -3.271 ; Clock_Divider:inst_clk_div|count[29] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.189      ;
; -3.172 ; Clock_Divider:inst_clk_div|count[20] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.089      ;
; -3.139 ; Clock_Divider:inst_clk_div|count[28] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.057      ;
; -2.947 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.866      ;
; -2.924 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.843      ;
; -2.813 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.732      ;
; -2.813 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.732      ;
; -2.725 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.644      ;
; -2.699 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.618      ;
; -2.699 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.618      ;
; -2.682 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.601      ;
; -2.681 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.600      ;
; -2.681 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.600      ;
; -2.678 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.597      ;
; -2.663 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.582      ;
; -2.662 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.581      ;
; -2.649 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.568      ;
; -2.619 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.538      ;
; -2.607 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.526      ;
; -2.594 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.513      ;
; -2.581 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.500      ;
; -2.565 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.484      ;
; -2.562 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.481      ;
; -2.553 ; Clock_Divider:inst_clk_div|count[7]  ; Clock_Divider:inst_clk_div|count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.472      ;
; -2.550 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.469      ;
; -2.549 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.468      ;
; -2.548 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.467      ;
; -2.540 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.459      ;
; -2.540 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.459      ;
; -2.531 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.450      ;
; -2.530 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.449      ;
; -2.529 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.448      ;
; -2.524 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.443      ;
; -2.522 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.441      ;
; -2.519 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.438      ;
; -2.490 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.409      ;
; -2.477 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.396      ;
; -2.473 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.392      ;
; -2.469 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.388      ;
; -2.466 ; Clock_Divider:inst_clk_div|count[11] ; Clock_Divider:inst_clk_div|count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.385      ;
; -2.460 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.379      ;
; -2.448 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.367      ;
; -2.443 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.362      ;
; -2.433 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|count[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.352      ;
; -2.431 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.350      ;
; -2.430 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.349      ;
; -2.427 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.346      ;
; -2.421 ; Clock_Divider:inst_clk_div|count[9]  ; Clock_Divider:inst_clk_div|count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.340      ;
; -2.420 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.339      ;
; -2.418 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.337      ;
; -2.417 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.336      ;
; -2.416 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.335      ;
; -2.416 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.335      ;
; -2.406 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.325      ;
; -2.406 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.325      ;
; -2.399 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.318      ;
; -2.398 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.317      ;
; -2.397 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.316      ;
; -2.397 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.316      ;
; -2.388 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.307      ;
; -2.385 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.304      ;
; -2.385 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.304      ;
; -2.371 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|count[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.290      ;
; -2.355 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.274      ;
; -2.354 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.273      ;
; -2.346 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|count[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.265      ;
; -2.341 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.260      ;
; -2.337 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|count[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.256      ;
; -2.334 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.253      ;
; -2.331 ; Clock_Divider:inst_clk_div|count[8]  ; Clock_Divider:inst_clk_div|count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.250      ;
; -2.329 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.248      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock_Divider:inst_clk_div|tmp'                                                                                 ;
+--------+-------------+-------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.676 ; counter[1]  ; counter[30] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.601      ;
; -2.585 ; counter[0]  ; counter[30] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.510      ;
; -2.556 ; counter[0]  ; counter[29] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.481      ;
; -2.544 ; counter[1]  ; counter[28] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.469      ;
; -2.542 ; counter[3]  ; counter[30] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.467      ;
; -2.525 ; counter[1]  ; counter[29] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.450      ;
; -2.454 ; counter[2]  ; counter[30] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.379      ;
; -2.453 ; counter[0]  ; counter[28] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.378      ;
; -2.424 ; counter[0]  ; counter[27] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.349      ;
; -2.424 ; counter[2]  ; counter[29] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.349      ;
; -2.416 ; counter[31] ; state.s8    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.509     ; 2.905      ;
; -2.415 ; counter[31] ; state.s7    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.509     ; 2.904      ;
; -2.414 ; counter[31] ; state.s6    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.509     ; 2.903      ;
; -2.413 ; counter[31] ; state.reset ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.509     ; 2.902      ;
; -2.412 ; counter[31] ; state.s5    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.509     ; 2.901      ;
; -2.412 ; counter[1]  ; counter[26] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.337      ;
; -2.410 ; counter[5]  ; counter[30] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.335      ;
; -2.410 ; counter[3]  ; counter[28] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.335      ;
; -2.409 ; counter[31] ; state.s10   ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.509     ; 2.898      ;
; -2.408 ; counter[31] ; state.s9    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.509     ; 2.897      ;
; -2.393 ; counter[1]  ; counter[27] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.318      ;
; -2.391 ; counter[3]  ; counter[29] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.316      ;
; -2.391 ; counter[7]  ; state.s8    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.315      ;
; -2.390 ; counter[7]  ; state.s7    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.314      ;
; -2.389 ; counter[7]  ; state.s6    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.313      ;
; -2.388 ; counter[7]  ; state.reset ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.312      ;
; -2.387 ; counter[7]  ; state.s5    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.311      ;
; -2.384 ; counter[7]  ; state.s10   ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.308      ;
; -2.383 ; counter[7]  ; state.s9    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.307      ;
; -2.323 ; counter[4]  ; counter[30] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.248      ;
; -2.322 ; counter[2]  ; counter[28] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.247      ;
; -2.321 ; counter[0]  ; counter[26] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.246      ;
; -2.293 ; counter[4]  ; counter[29] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.218      ;
; -2.292 ; counter[0]  ; counter[25] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.217      ;
; -2.292 ; counter[2]  ; counter[27] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.217      ;
; -2.282 ; counter[7]  ; counter[30] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.207      ;
; -2.280 ; counter[1]  ; counter[24] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.205      ;
; -2.278 ; counter[5]  ; counter[28] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.203      ;
; -2.278 ; counter[3]  ; counter[26] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.203      ;
; -2.276 ; counter[0]  ; counter[31] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; 0.339      ; 3.613      ;
; -2.261 ; counter[1]  ; counter[25] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.186      ;
; -2.259 ; counter[5]  ; counter[29] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.184      ;
; -2.259 ; counter[3]  ; counter[27] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.184      ;
; -2.253 ; counter[30] ; state.s8    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.080     ; 3.171      ;
; -2.252 ; counter[30] ; state.s7    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.080     ; 3.170      ;
; -2.251 ; counter[30] ; state.s6    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.080     ; 3.169      ;
; -2.250 ; counter[30] ; state.reset ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.080     ; 3.168      ;
; -2.249 ; counter[30] ; state.s5    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.080     ; 3.167      ;
; -2.246 ; counter[30] ; state.s10   ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.080     ; 3.164      ;
; -2.245 ; counter[30] ; state.s9    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.080     ; 3.163      ;
; -2.245 ; counter[1]  ; counter[31] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; 0.339      ; 3.582      ;
; -2.237 ; counter[0]  ; state.s8    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.161      ;
; -2.236 ; counter[0]  ; state.s7    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.160      ;
; -2.235 ; counter[0]  ; state.s6    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.159      ;
; -2.234 ; counter[0]  ; state.reset ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.158      ;
; -2.233 ; counter[0]  ; state.s5    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.157      ;
; -2.231 ; counter[4]  ; state.s8    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.155      ;
; -2.230 ; counter[4]  ; state.s7    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.154      ;
; -2.230 ; counter[0]  ; state.s10   ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.154      ;
; -2.229 ; counter[4]  ; state.s6    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.153      ;
; -2.229 ; counter[0]  ; state.s9    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.153      ;
; -2.228 ; counter[4]  ; state.reset ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.152      ;
; -2.227 ; counter[4]  ; state.s5    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.151      ;
; -2.224 ; counter[4]  ; state.s10   ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.148      ;
; -2.223 ; counter[4]  ; state.s9    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.147      ;
; -2.196 ; counter[6]  ; counter[30] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.121      ;
; -2.192 ; counter[2]  ; state.s8    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.116      ;
; -2.191 ; counter[4]  ; counter[28] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.116      ;
; -2.191 ; counter[2]  ; state.s7    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.115      ;
; -2.190 ; counter[2]  ; counter[26] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.115      ;
; -2.190 ; counter[2]  ; state.s6    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.114      ;
; -2.189 ; counter[0]  ; counter[24] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.114      ;
; -2.189 ; counter[2]  ; state.reset ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.113      ;
; -2.188 ; counter[2]  ; state.s5    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.112      ;
; -2.185 ; counter[2]  ; state.s10   ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.109      ;
; -2.184 ; counter[2]  ; state.s9    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.108      ;
; -2.183 ; counter[5]  ; state.s8    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.107      ;
; -2.182 ; counter[5]  ; state.s7    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.106      ;
; -2.181 ; counter[5]  ; state.s6    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.105      ;
; -2.180 ; counter[5]  ; state.reset ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.104      ;
; -2.179 ; counter[5]  ; state.s5    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.103      ;
; -2.176 ; counter[5]  ; state.s10   ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.100      ;
; -2.175 ; counter[5]  ; state.s9    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.099      ;
; -2.161 ; counter[4]  ; counter[27] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.086      ;
; -2.160 ; counter[0]  ; counter[23] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.085      ;
; -2.160 ; counter[2]  ; counter[25] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.085      ;
; -2.157 ; counter[6]  ; counter[29] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.082      ;
; -2.150 ; counter[9]  ; counter[30] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.075      ;
; -2.150 ; counter[7]  ; counter[28] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.075      ;
; -2.148 ; counter[1]  ; counter[22] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.073      ;
; -2.146 ; counter[5]  ; counter[26] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.071      ;
; -2.146 ; counter[3]  ; counter[24] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.071      ;
; -2.144 ; counter[2]  ; counter[31] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; 0.339      ; 3.481      ;
; -2.131 ; counter[7]  ; counter[29] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.056      ;
; -2.131 ; counter[13] ; state.s8    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.055      ;
; -2.130 ; counter[13] ; state.s7    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.054      ;
; -2.129 ; counter[13] ; state.s6    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.053      ;
; -2.129 ; counter[1]  ; counter[23] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.054      ;
; -2.128 ; counter[13] ; state.reset ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.074     ; 3.052      ;
; -2.127 ; counter[5]  ; counter[27] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.073     ; 3.052      ;
+--------+-------------+-------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock_Divider:inst_clk_div|tmp'                                                                                      ;
+-------+-------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.403 ; LCD_RS~reg0 ; LCD_RS~reg0      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.080      ; 0.669      ;
; 0.409 ; state.reset ; state.reset      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.674      ;
; 0.460 ; state.s3    ; state.s4         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.725      ;
; 0.461 ; state.s0    ; state.s1         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.726      ;
; 0.463 ; state.s1    ; state.s2         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.728      ;
; 0.561 ; counter[30] ; counter[31]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.508      ; 1.255      ;
; 0.583 ; state.s4    ; LCD_DATA[6]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.848      ;
; 0.583 ; state.s2    ; state.s3         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.848      ;
; 0.585 ; state.s6    ; state.s7         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.850      ;
; 0.587 ; state.s8    ; state.s9         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.852      ;
; 0.592 ; state.s4    ; LCD_DATA[7]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.857      ;
; 0.642 ; counter[31] ; counter[31]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.096      ; 0.924      ;
; 0.656 ; counter[15] ; counter[15]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.921      ;
; 0.656 ; counter[13] ; counter[13]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.921      ;
; 0.656 ; counter[5]  ; counter[5]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.921      ;
; 0.656 ; counter[3]  ; counter[3]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.921      ;
; 0.657 ; counter[11] ; counter[11]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.922      ;
; 0.657 ; counter[19] ; counter[19]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.922      ;
; 0.657 ; counter[29] ; counter[29]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.922      ;
; 0.657 ; counter[21] ; counter[21]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.922      ;
; 0.657 ; counter[1]  ; counter[1]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.922      ;
; 0.658 ; counter[17] ; counter[17]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.923      ;
; 0.658 ; counter[27] ; counter[27]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.923      ;
; 0.659 ; counter[9]  ; counter[9]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; counter[22] ; counter[22]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; counter[7]  ; counter[7]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; counter[6]  ; counter[6]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.924      ;
; 0.660 ; counter[25] ; counter[25]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.925      ;
; 0.660 ; counter[23] ; counter[23]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.925      ;
; 0.661 ; counter[14] ; counter[14]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.926      ;
; 0.661 ; counter[16] ; counter[16]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.926      ;
; 0.661 ; counter[2]  ; counter[2]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.926      ;
; 0.662 ; counter[12] ; counter[12]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.927      ;
; 0.662 ; counter[18] ; counter[18]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.927      ;
; 0.662 ; counter[20] ; counter[20]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.927      ;
; 0.662 ; counter[10] ; counter[10]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.927      ;
; 0.662 ; counter[8]  ; counter[8]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.927      ;
; 0.662 ; counter[4]  ; counter[4]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.927      ;
; 0.663 ; counter[26] ; counter[26]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.928      ;
; 0.663 ; counter[28] ; counter[28]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.928      ;
; 0.663 ; counter[30] ; counter[30]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.928      ;
; 0.663 ; counter[24] ; counter[24]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.928      ;
; 0.667 ; counter[29] ; counter[31]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.508      ; 1.361      ;
; 0.683 ; counter[0]  ; counter[0]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.948      ;
; 0.686 ; state.reset ; counter[31]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.509      ; 1.381      ;
; 0.687 ; counter[28] ; counter[31]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.508      ; 1.381      ;
; 0.710 ; state.s8    ; state.s7         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.975      ;
; 0.712 ; state.s10   ; state.s9         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.977      ;
; 0.715 ; state.s7    ; state.s6         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.980      ;
; 0.720 ; state.s9    ; state.s10        ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.985      ;
; 0.728 ; state.s7    ; state.s8         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 0.993      ;
; 0.761 ; state.s0    ; LCD_DATA[5]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.080      ; 1.027      ;
; 0.762 ; state.s0    ; LCD_DATA[4]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.080      ; 1.028      ;
; 0.794 ; counter[27] ; counter[31]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.508      ; 1.488      ;
; 0.813 ; counter[26] ; counter[31]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.508      ; 1.507      ;
; 0.816 ; state.s5    ; LCD_RS~reg0      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.082      ; 1.084      ;
; 0.854 ; state.s6    ; LCD_DATA[2]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.082      ; 1.122      ;
; 0.856 ; state.s9    ; LCD_DATA[0]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.082      ; 1.124      ;
; 0.863 ; state.s8    ; LCD_DATA[4]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.082      ; 1.131      ;
; 0.865 ; state.s8    ; LCD_DATA[1]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.082      ; 1.133      ;
; 0.866 ; state.s0    ; LCD_DATA[3]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.080      ; 1.132      ;
; 0.873 ; state.s9    ; state.s8         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 1.138      ;
; 0.878 ; state.s3    ; LCD_DATA[1]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.080      ; 1.144      ;
; 0.883 ; state.reset ; state.s0         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.081      ; 1.150      ;
; 0.893 ; state.reset ; LCD_DATA[6]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.081      ; 1.160      ;
; 0.913 ; state.s3    ; LCD_DATA[2]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.080      ; 1.179      ;
; 0.921 ; counter[25] ; counter[31]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.508      ; 1.615      ;
; 0.939 ; counter[24] ; counter[31]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.508      ; 1.633      ;
; 0.956 ; state.s1    ; LCD_DATA[2]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.080      ; 1.222      ;
; 0.967 ; state.reset ; LCD_DATA[3]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.082      ; 1.235      ;
; 0.968 ; counter[15] ; counter[16]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.085      ; 1.239      ;
; 0.974 ; counter[5]  ; counter[6]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 1.239      ;
; 0.974 ; counter[13] ; counter[14]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 1.239      ;
; 0.974 ; counter[1]  ; counter[2]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 1.239      ;
; 0.974 ; counter[3]  ; counter[4]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 1.239      ;
; 0.975 ; counter[21] ; counter[22]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 1.240      ;
; 0.975 ; counter[11] ; counter[12]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 1.240      ;
; 0.975 ; counter[17] ; counter[18]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 1.240      ;
; 0.975 ; counter[19] ; counter[20]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 1.240      ;
; 0.975 ; counter[29] ; counter[30]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 1.240      ;
; 0.976 ; counter[9]  ; counter[10]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 1.241      ;
; 0.976 ; counter[7]  ; counter[8]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 1.241      ;
; 0.976 ; counter[27] ; counter[28]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 1.241      ;
; 0.977 ; counter[25] ; counter[26]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 1.242      ;
; 0.977 ; counter[23] ; counter[24]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 1.242      ;
; 0.986 ; counter[6]  ; counter[7]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 1.251      ;
; 0.986 ; counter[22] ; counter[23]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 1.251      ;
; 0.987 ; counter[0]  ; counter[1]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 1.252      ;
; 0.987 ; counter[14] ; counter[16]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.085      ; 1.258      ;
; 0.988 ; counter[14] ; counter[15]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 1.253      ;
; 0.988 ; counter[2]  ; counter[3]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 1.253      ;
; 0.988 ; counter[16] ; counter[17]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 1.253      ;
; 0.989 ; counter[12] ; counter[13]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 1.254      ;
; 0.989 ; counter[4]  ; counter[5]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 1.254      ;
; 0.989 ; counter[10] ; counter[11]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 1.254      ;
; 0.989 ; counter[18] ; counter[19]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 1.254      ;
; 0.989 ; counter[20] ; counter[21]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 1.254      ;
; 0.989 ; counter[8]  ; counter[9]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 1.254      ;
; 0.990 ; counter[28] ; counter[29]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 1.255      ;
; 0.990 ; counter[26] ; counter[27]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.079      ; 1.255      ;
+-------+-------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                      ;
+-------+--------------------------------------+--------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.653 ; Clock_Divider:inst_clk_div|count[15] ; Clock_Divider:inst_clk_div|count[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.920      ;
; 0.654 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|count[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.921      ;
; 0.655 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.922      ;
; 0.656 ; Clock_Divider:inst_clk_div|count[29] ; Clock_Divider:inst_clk_div|count[29] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.922      ;
; 0.657 ; Clock_Divider:inst_clk_div|count[27] ; Clock_Divider:inst_clk_div|count[27] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; Clock_Divider:inst_clk_div|count[17] ; Clock_Divider:inst_clk_div|count[17] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; Clock_Divider:inst_clk_div|count[9]  ; Clock_Divider:inst_clk_div|count[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; Clock_Divider:inst_clk_div|count[7]  ; Clock_Divider:inst_clk_div|count[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; Clock_Divider:inst_clk_div|count[31] ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.659 ; Clock_Divider:inst_clk_div|count[25] ; Clock_Divider:inst_clk_div|count[25] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; Clock_Divider:inst_clk_div|count[23] ; Clock_Divider:inst_clk_div|count[23] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.926      ;
; 0.660 ; Clock_Divider:inst_clk_div|count[10] ; Clock_Divider:inst_clk_div|count[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; Clock_Divider:inst_clk_div|count[8]  ; Clock_Divider:inst_clk_div|count[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|count[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.662 ; Clock_Divider:inst_clk_div|count[28] ; Clock_Divider:inst_clk_div|count[28] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; Clock_Divider:inst_clk_div|count[30] ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; Clock_Divider:inst_clk_div|count[26] ; Clock_Divider:inst_clk_div|count[26] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.928      ;
; 0.972 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.239      ;
; 0.972 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.239      ;
; 0.972 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.239      ;
; 0.974 ; Clock_Divider:inst_clk_div|count[9]  ; Clock_Divider:inst_clk_div|count[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; Clock_Divider:inst_clk_div|count[7]  ; Clock_Divider:inst_clk_div|count[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; Clock_Divider:inst_clk_div|count[29] ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.975 ; Clock_Divider:inst_clk_div|count[27] ; Clock_Divider:inst_clk_div|count[28] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.976 ; Clock_Divider:inst_clk_div|count[25] ; Clock_Divider:inst_clk_div|count[26] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.242      ;
; 0.986 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.253      ;
; 0.987 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|count[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.254      ;
; 0.987 ; Clock_Divider:inst_clk_div|count[8]  ; Clock_Divider:inst_clk_div|count[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.254      ;
; 0.989 ; Clock_Divider:inst_clk_div|count[28] ; Clock_Divider:inst_clk_div|count[29] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.255      ;
; 0.989 ; Clock_Divider:inst_clk_div|count[26] ; Clock_Divider:inst_clk_div|count[27] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.255      ;
; 0.989 ; Clock_Divider:inst_clk_div|count[30] ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.255      ;
; 0.991 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.258      ;
; 0.992 ; Clock_Divider:inst_clk_div|count[8]  ; Clock_Divider:inst_clk_div|count[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.259      ;
; 0.994 ; Clock_Divider:inst_clk_div|count[28] ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.260      ;
; 0.994 ; Clock_Divider:inst_clk_div|count[26] ; Clock_Divider:inst_clk_div|count[28] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.260      ;
; 1.091 ; Clock_Divider:inst_clk_div|count[15] ; Clock_Divider:inst_clk_div|count[17] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.082      ; 1.359      ;
; 1.093 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|count[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.360      ;
; 1.093 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.360      ;
; 1.093 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.360      ;
; 1.093 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.360      ;
; 1.095 ; Clock_Divider:inst_clk_div|count[7]  ; Clock_Divider:inst_clk_div|count[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.095 ; Clock_Divider:inst_clk_div|count[29] ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.361      ;
; 1.096 ; Clock_Divider:inst_clk_div|count[27] ; Clock_Divider:inst_clk_div|count[29] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.362      ;
; 1.097 ; Clock_Divider:inst_clk_div|count[23] ; Clock_Divider:inst_clk_div|count[25] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.363      ;
; 1.097 ; Clock_Divider:inst_clk_div|count[25] ; Clock_Divider:inst_clk_div|count[27] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.363      ;
; 1.098 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|count[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.365      ;
; 1.098 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.365      ;
; 1.098 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.365      ;
; 1.100 ; Clock_Divider:inst_clk_div|count[7]  ; Clock_Divider:inst_clk_div|count[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.101 ; Clock_Divider:inst_clk_div|count[27] ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.367      ;
; 1.102 ; Clock_Divider:inst_clk_div|count[23] ; Clock_Divider:inst_clk_div|count[26] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.368      ;
; 1.102 ; Clock_Divider:inst_clk_div|count[25] ; Clock_Divider:inst_clk_div|count[28] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.368      ;
; 1.112 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.379      ;
; 1.113 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|count[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.380      ;
; 1.115 ; Clock_Divider:inst_clk_div|count[28] ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.381      ;
; 1.115 ; Clock_Divider:inst_clk_div|count[26] ; Clock_Divider:inst_clk_div|count[29] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.381      ;
; 1.118 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|count[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.385      ;
; 1.120 ; Clock_Divider:inst_clk_div|count[26] ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.386      ;
; 1.139 ; Clock_Divider:inst_clk_div|count[22] ; Clock_Divider:inst_clk_div|count[23] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.405      ;
; 1.152 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|count[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.418      ;
; 1.157 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|count[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.423      ;
; 1.187 ; Clock_Divider:inst_clk_div|tmp       ; Clock_Divider:inst_clk_div|tmp       ; Clock_Divider:inst_clk_div|tmp ; CLOCK_50    ; 0.000        ; 3.046      ; 4.681      ;
; 1.193 ; Clock_Divider:inst_clk_div|count[24] ; Clock_Divider:inst_clk_div|count[25] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.459      ;
; 1.200 ; Clock_Divider:inst_clk_div|count[24] ; Clock_Divider:inst_clk_div|count[26] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.466      ;
; 1.202 ; Clock_Divider:inst_clk_div|count[16] ; Clock_Divider:inst_clk_div|count[17] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.468      ;
; 1.219 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|count[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.486      ;
; 1.219 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.486      ;
; 1.219 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.486      ;
; 1.219 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.486      ;
; 1.222 ; Clock_Divider:inst_clk_div|count[27] ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.488      ;
; 1.223 ; Clock_Divider:inst_clk_div|count[23] ; Clock_Divider:inst_clk_div|count[27] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.489      ;
; 1.223 ; Clock_Divider:inst_clk_div|count[25] ; Clock_Divider:inst_clk_div|count[29] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.489      ;
; 1.224 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|count[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.491      ;
; 1.224 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.491      ;
; 1.224 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.491      ;
; 1.228 ; Clock_Divider:inst_clk_div|count[23] ; Clock_Divider:inst_clk_div|count[28] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.494      ;
; 1.228 ; Clock_Divider:inst_clk_div|count[25] ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.494      ;
; 1.238 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.505      ;
; 1.239 ; Clock_Divider:inst_clk_div|count[10] ; Clock_Divider:inst_clk_div|count[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.506      ;
; 1.239 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|count[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.506      ;
; 1.241 ; Clock_Divider:inst_clk_div|count[26] ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.507      ;
; 1.243 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.510      ;
; 1.244 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|count[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.511      ;
; 1.245 ; Clock_Divider:inst_clk_div|count[13] ; Clock_Divider:inst_clk_div|count[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.511      ;
; 1.265 ; Clock_Divider:inst_clk_div|count[22] ; Clock_Divider:inst_clk_div|count[25] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.531      ;
; 1.270 ; Clock_Divider:inst_clk_div|count[22] ; Clock_Divider:inst_clk_div|count[26] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.536      ;
; 1.278 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|count[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.544      ;
; 1.281 ; Clock_Divider:inst_clk_div|count[20] ; Clock_Divider:inst_clk_div|count[23] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.547      ;
; 1.283 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|count[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.549      ;
; 1.291 ; Clock_Divider:inst_clk_div|count[21] ; Clock_Divider:inst_clk_div|count[23] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.557      ;
; 1.318 ; Clock_Divider:inst_clk_div|count[12] ; Clock_Divider:inst_clk_div|count[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.584      ;
; 1.319 ; Clock_Divider:inst_clk_div|count[24] ; Clock_Divider:inst_clk_div|count[27] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.585      ;
; 1.323 ; Clock_Divider:inst_clk_div|count[20] ; Clock_Divider:inst_clk_div|count[20] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.590      ;
; 1.326 ; Clock_Divider:inst_clk_div|count[24] ; Clock_Divider:inst_clk_div|count[28] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.080      ; 1.592      ;
; 1.331 ; Clock_Divider:inst_clk_div|count[22] ; Clock_Divider:inst_clk_div|count[22] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.598      ;
; 1.344 ; Clock_Divider:inst_clk_div|count[14] ; Clock_Divider:inst_clk_div|count[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.079      ; 1.609      ;
; 1.345 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.612      ;
; 1.345 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.081      ; 1.612      ;
+-------+--------------------------------------+--------------------------------------+--------------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                    ;
+------------+-----------------+--------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note ;
+------------+-----------------+--------------------------------+------+
; 215.94 MHz ; 215.94 MHz      ; CLOCK_50                       ;      ;
; 306.56 MHz ; 306.56 MHz      ; Clock_Divider:inst_clk_div|tmp ;      ;
+------------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -3.631 ; -58.261       ;
; Clock_Divider:inst_clk_div|tmp ; -2.262 ; -76.412       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                      ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; Clock_Divider:inst_clk_div|tmp ; 0.355 ; 0.000         ;
; CLOCK_50                       ; 0.597 ; 0.000         ;
+--------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -3.000 ; -45.405       ;
; Clock_Divider:inst_clk_div|tmp ; -1.285 ; -68.105       ;
+--------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                     ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.631 ; Clock_Divider:inst_clk_div|count[14] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.558      ;
; -3.610 ; Clock_Divider:inst_clk_div|count[8]  ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.539      ;
; -3.571 ; Clock_Divider:inst_clk_div|count[13] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.499      ;
; -3.569 ; Clock_Divider:inst_clk_div|count[9]  ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.498      ;
; -3.540 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.469      ;
; -3.527 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.456      ;
; -3.507 ; Clock_Divider:inst_clk_div|count[27] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.434      ;
; -3.446 ; Clock_Divider:inst_clk_div|count[12] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.374      ;
; -3.408 ; Clock_Divider:inst_clk_div|count[7]  ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.337      ;
; -3.374 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.303      ;
; -3.343 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.272      ;
; -3.330 ; Clock_Divider:inst_clk_div|count[10] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.259      ;
; -3.329 ; Clock_Divider:inst_clk_div|count[26] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.256      ;
; -3.326 ; Clock_Divider:inst_clk_div|count[11] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.254      ;
; -3.320 ; Clock_Divider:inst_clk_div|count[17] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.247      ;
; -3.308 ; Clock_Divider:inst_clk_div|count[15] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.237      ;
; -3.253 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.182      ;
; -3.243 ; Clock_Divider:inst_clk_div|count[31] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.170      ;
; -3.224 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.152      ;
; -3.188 ; Clock_Divider:inst_clk_div|count[24] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.115      ;
; -3.184 ; Clock_Divider:inst_clk_div|count[23] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.111      ;
; -3.125 ; Clock_Divider:inst_clk_div|count[18] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.052      ;
; -3.114 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.043      ;
; -3.113 ; Clock_Divider:inst_clk_div|count[30] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.040      ;
; -3.071 ; Clock_Divider:inst_clk_div|count[22] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.998      ;
; -3.057 ; Clock_Divider:inst_clk_div|count[16] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.984      ;
; -3.026 ; Clock_Divider:inst_clk_div|count[21] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.953      ;
; -3.011 ; Clock_Divider:inst_clk_div|count[25] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.938      ;
; -2.925 ; Clock_Divider:inst_clk_div|count[29] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.852      ;
; -2.913 ; Clock_Divider:inst_clk_div|count[19] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.840      ;
; -2.813 ; Clock_Divider:inst_clk_div|count[28] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.740      ;
; -2.813 ; Clock_Divider:inst_clk_div|count[20] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.740      ;
; -2.538 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.467      ;
; -2.481 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.410      ;
; -2.419 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.348      ;
; -2.384 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.312      ;
; -2.344 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.273      ;
; -2.317 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.246      ;
; -2.316 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.245      ;
; -2.304 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.233      ;
; -2.302 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.231      ;
; -2.268 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.196      ;
; -2.268 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.196      ;
; -2.259 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.188      ;
; -2.256 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.185      ;
; -2.249 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.177      ;
; -2.239 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.167      ;
; -2.239 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.167      ;
; -2.228 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.157      ;
; -2.199 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.128      ;
; -2.197 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.126      ;
; -2.192 ; Clock_Divider:inst_clk_div|count[7]  ; Clock_Divider:inst_clk_div|count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.121      ;
; -2.179 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.108      ;
; -2.175 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.104      ;
; -2.172 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.100      ;
; -2.152 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.080      ;
; -2.152 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.080      ;
; -2.149 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.077      ;
; -2.141 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.070      ;
; -2.140 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.069      ;
; -2.128 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.057      ;
; -2.126 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.055      ;
; -2.123 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.051      ;
; -2.123 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.051      ;
; -2.122 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.051      ;
; -2.120 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.048      ;
; -2.115 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.044      ;
; -2.113 ; Clock_Divider:inst_clk_div|count[11] ; Clock_Divider:inst_clk_div|count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.041      ;
; -2.109 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.036      ;
; -2.105 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.034      ;
; -2.098 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.027      ;
; -2.090 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.019      ;
; -2.082 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|count[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.011      ;
; -2.076 ; Clock_Divider:inst_clk_div|count[9]  ; Clock_Divider:inst_clk_div|count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.005      ;
; -2.074 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.002      ;
; -2.065 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.994      ;
; -2.060 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.989      ;
; -2.057 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.985      ;
; -2.056 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.984      ;
; -2.056 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.985      ;
; -2.042 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.970      ;
; -2.038 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.967      ;
; -2.036 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.964      ;
; -2.036 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.964      ;
; -2.034 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.962      ;
; -2.033 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.961      ;
; -2.027 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|count[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.955      ;
; -2.027 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.955      ;
; -2.025 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.954      ;
; -2.022 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.951      ;
; -2.007 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.935      ;
; -2.007 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.936      ;
; -2.007 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.935      ;
; -2.006 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|count[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.935      ;
; -2.005 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.933      ;
; -2.004 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 2.932      ;
; -1.997 ; Clock_Divider:inst_clk_div|count[8]  ; Clock_Divider:inst_clk_div|count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.926      ;
; -1.993 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|count[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.920      ;
; -1.990 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.919      ;
; -1.989 ; Clock_Divider:inst_clk_div|count[27] ; Clock_Divider:inst_clk_div|count[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.915      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock_Divider:inst_clk_div|tmp'                                                                                  ;
+--------+-------------+-------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.262 ; counter[1]  ; counter[30] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 3.196      ;
; -2.183 ; counter[0]  ; counter[30] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 3.117      ;
; -2.166 ; counter[0]  ; counter[29] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 3.100      ;
; -2.146 ; counter[1]  ; counter[28] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 3.080      ;
; -2.144 ; counter[3]  ; counter[30] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 3.078      ;
; -2.117 ; counter[1]  ; counter[29] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 3.051      ;
; -2.104 ; counter[31] ; state.s8    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.466     ; 2.637      ;
; -2.103 ; counter[31] ; state.s6    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.466     ; 2.636      ;
; -2.103 ; counter[31] ; state.s7    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.466     ; 2.636      ;
; -2.101 ; counter[31] ; state.s5    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.466     ; 2.634      ;
; -2.101 ; counter[31] ; state.reset ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.466     ; 2.634      ;
; -2.098 ; counter[31] ; state.s10   ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.466     ; 2.631      ;
; -2.096 ; counter[31] ; state.s9    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.466     ; 2.629      ;
; -2.080 ; counter[7]  ; state.s8    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 3.014      ;
; -2.079 ; counter[7]  ; state.s6    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 3.013      ;
; -2.079 ; counter[7]  ; state.s7    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 3.013      ;
; -2.077 ; counter[7]  ; state.s5    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 3.011      ;
; -2.077 ; counter[7]  ; state.reset ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 3.011      ;
; -2.074 ; counter[7]  ; state.s10   ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 3.008      ;
; -2.072 ; counter[7]  ; state.s9    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 3.006      ;
; -2.068 ; counter[2]  ; counter[30] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 3.002      ;
; -2.067 ; counter[0]  ; counter[28] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 3.001      ;
; -2.050 ; counter[0]  ; counter[27] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.984      ;
; -2.050 ; counter[2]  ; counter[29] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.984      ;
; -2.030 ; counter[1]  ; counter[26] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.964      ;
; -2.028 ; counter[5]  ; counter[30] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.962      ;
; -2.028 ; counter[3]  ; counter[28] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.962      ;
; -2.001 ; counter[1]  ; counter[27] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.935      ;
; -1.999 ; counter[3]  ; counter[29] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.933      ;
; -1.964 ; counter[30] ; state.s8    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.071     ; 2.892      ;
; -1.963 ; counter[30] ; state.s6    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.071     ; 2.891      ;
; -1.963 ; counter[30] ; state.s7    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.071     ; 2.891      ;
; -1.961 ; counter[30] ; state.s5    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.071     ; 2.889      ;
; -1.961 ; counter[30] ; state.reset ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.071     ; 2.889      ;
; -1.958 ; counter[30] ; state.s10   ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.071     ; 2.886      ;
; -1.956 ; counter[30] ; state.s9    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.071     ; 2.884      ;
; -1.952 ; counter[4]  ; counter[30] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.886      ;
; -1.952 ; counter[2]  ; counter[28] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.886      ;
; -1.951 ; counter[0]  ; counter[26] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.885      ;
; -1.936 ; counter[0]  ; state.s8    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.870      ;
; -1.935 ; counter[4]  ; counter[29] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.869      ;
; -1.935 ; counter[0]  ; state.s6    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.869      ;
; -1.935 ; counter[0]  ; state.s7    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.869      ;
; -1.934 ; counter[0]  ; counter[25] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.868      ;
; -1.934 ; counter[2]  ; counter[27] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.868      ;
; -1.933 ; counter[0]  ; state.s5    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.867      ;
; -1.933 ; counter[0]  ; state.reset ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.867      ;
; -1.930 ; counter[4]  ; state.s8    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.864      ;
; -1.930 ; counter[0]  ; state.s10   ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.864      ;
; -1.929 ; counter[4]  ; state.s6    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.863      ;
; -1.929 ; counter[4]  ; state.s7    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.863      ;
; -1.928 ; counter[0]  ; state.s9    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.862      ;
; -1.927 ; counter[4]  ; state.s5    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.861      ;
; -1.927 ; counter[4]  ; state.reset ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.861      ;
; -1.924 ; counter[4]  ; state.s10   ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.858      ;
; -1.922 ; counter[4]  ; state.s9    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.856      ;
; -1.916 ; counter[7]  ; counter[30] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.850      ;
; -1.914 ; counter[1]  ; counter[24] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.848      ;
; -1.912 ; counter[5]  ; counter[28] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.846      ;
; -1.912 ; counter[3]  ; counter[26] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.846      ;
; -1.903 ; counter[0]  ; counter[31] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; 0.314      ; 3.216      ;
; -1.901 ; counter[2]  ; state.s8    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.835      ;
; -1.900 ; counter[2]  ; state.s7    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.834      ;
; -1.899 ; counter[2]  ; state.s6    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.833      ;
; -1.898 ; counter[2]  ; state.reset ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.832      ;
; -1.897 ; counter[2]  ; state.s5    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.831      ;
; -1.895 ; counter[2]  ; state.s10   ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.829      ;
; -1.893 ; counter[2]  ; state.s9    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.827      ;
; -1.888 ; counter[5]  ; state.s8    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.822      ;
; -1.887 ; counter[5]  ; state.s6    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.821      ;
; -1.887 ; counter[5]  ; state.s7    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.821      ;
; -1.885 ; counter[5]  ; state.s5    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.819      ;
; -1.885 ; counter[5]  ; state.reset ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.819      ;
; -1.885 ; counter[1]  ; counter[25] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.819      ;
; -1.883 ; counter[5]  ; counter[29] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.817      ;
; -1.883 ; counter[3]  ; counter[27] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.817      ;
; -1.882 ; counter[5]  ; state.s10   ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.816      ;
; -1.880 ; counter[5]  ; state.s9    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.814      ;
; -1.854 ; counter[1]  ; counter[31] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; 0.314      ; 3.167      ;
; -1.848 ; counter[13] ; state.s8    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.782      ;
; -1.847 ; counter[13] ; state.s6    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.781      ;
; -1.847 ; counter[13] ; state.s7    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.781      ;
; -1.845 ; counter[13] ; state.s5    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.779      ;
; -1.845 ; counter[13] ; state.reset ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.779      ;
; -1.842 ; counter[6]  ; counter[30] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.776      ;
; -1.842 ; counter[13] ; state.s10   ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.776      ;
; -1.840 ; counter[13] ; state.s9    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.774      ;
; -1.836 ; counter[4]  ; counter[28] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.770      ;
; -1.836 ; counter[2]  ; counter[26] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.770      ;
; -1.835 ; counter[0]  ; counter[24] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.769      ;
; -1.825 ; counter[14] ; state.s8    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.759      ;
; -1.824 ; counter[14] ; state.s7    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.758      ;
; -1.823 ; counter[14] ; state.s6    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.757      ;
; -1.822 ; counter[14] ; state.reset ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.756      ;
; -1.821 ; counter[14] ; state.s5    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.755      ;
; -1.819 ; counter[4]  ; counter[27] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.753      ;
; -1.819 ; counter[14] ; state.s10   ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.753      ;
; -1.818 ; counter[0]  ; counter[23] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.752      ;
; -1.818 ; counter[2]  ; counter[25] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.752      ;
; -1.817 ; counter[14] ; state.s9    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.065     ; 2.751      ;
+--------+-------------+-------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock_Divider:inst_clk_div|tmp'                                                                                       ;
+-------+-------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.355 ; LCD_RS~reg0 ; LCD_RS~reg0      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.597      ;
; 0.367 ; state.reset ; state.reset      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.070      ; 0.608      ;
; 0.424 ; state.s3    ; state.s4         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.666      ;
; 0.426 ; state.s1    ; state.s2         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.668      ;
; 0.426 ; state.s0    ; state.s1         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.668      ;
; 0.498 ; counter[30] ; counter[31]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.466      ; 1.135      ;
; 0.527 ; state.s4    ; LCD_DATA[6]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.769      ;
; 0.534 ; state.s2    ; state.s3         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.776      ;
; 0.537 ; state.s6    ; state.s7         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.070      ; 0.778      ;
; 0.540 ; state.s8    ; state.s9         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.070      ; 0.781      ;
; 0.542 ; state.s4    ; LCD_DATA[7]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.784      ;
; 0.585 ; counter[31] ; counter[31]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.087      ; 0.843      ;
; 0.590 ; counter[29] ; counter[31]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.466      ; 1.227      ;
; 0.599 ; counter[15] ; counter[15]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.841      ;
; 0.599 ; counter[13] ; counter[13]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.841      ;
; 0.599 ; counter[3]  ; counter[3]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.841      ;
; 0.600 ; counter[11] ; counter[11]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; counter[19] ; counter[19]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; counter[29] ; counter[29]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; counter[21] ; counter[21]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; counter[5]  ; counter[5]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.842      ;
; 0.601 ; counter[27] ; counter[27]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; counter[6]  ; counter[6]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.843      ;
; 0.602 ; counter[17] ; counter[17]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; counter[22] ; counter[22]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; counter[1]  ; counter[1]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.844      ;
; 0.603 ; counter[9]  ; counter[9]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.845      ;
; 0.603 ; counter[7]  ; counter[7]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.845      ;
; 0.604 ; counter[14] ; counter[14]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.846      ;
; 0.604 ; counter[25] ; counter[25]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.846      ;
; 0.604 ; counter[23] ; counter[23]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.846      ;
; 0.604 ; counter[16] ; counter[16]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.846      ;
; 0.604 ; counter[2]  ; counter[2]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.846      ;
; 0.605 ; counter[12] ; counter[12]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; counter[18] ; counter[18]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; counter[30] ; counter[30]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; counter[20] ; counter[20]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; counter[10] ; counter[10]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; counter[8]  ; counter[8]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.847      ;
; 0.605 ; counter[4]  ; counter[4]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.847      ;
; 0.606 ; counter[26] ; counter[26]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.848      ;
; 0.606 ; counter[28] ; counter[28]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.848      ;
; 0.606 ; counter[24] ; counter[24]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.848      ;
; 0.609 ; counter[28] ; counter[31]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.466      ; 1.246      ;
; 0.624 ; counter[0]  ; counter[0]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 0.866      ;
; 0.649 ; state.s8    ; state.s7         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.070      ; 0.890      ;
; 0.651 ; state.s10   ; state.s9         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.070      ; 0.892      ;
; 0.653 ; state.s7    ; state.s6         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.070      ; 0.894      ;
; 0.658 ; state.s9    ; state.s10        ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.070      ; 0.899      ;
; 0.661 ; state.reset ; counter[31]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.466      ; 1.298      ;
; 0.665 ; state.s7    ; state.s8         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.070      ; 0.906      ;
; 0.701 ; counter[27] ; counter[31]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.466      ; 1.338      ;
; 0.708 ; state.s0    ; LCD_DATA[5]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.072      ; 0.951      ;
; 0.709 ; state.s0    ; LCD_DATA[4]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.072      ; 0.952      ;
; 0.719 ; counter[26] ; counter[31]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.466      ; 1.356      ;
; 0.734 ; state.s5    ; LCD_RS~reg0      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.073      ; 0.978      ;
; 0.765 ; state.s6    ; LCD_DATA[2]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.073      ; 1.009      ;
; 0.769 ; state.s9    ; LCD_DATA[0]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.073      ; 1.013      ;
; 0.769 ; state.s8    ; LCD_DATA[4]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.073      ; 1.013      ;
; 0.770 ; state.s8    ; LCD_DATA[1]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.073      ; 1.014      ;
; 0.796 ; state.s0    ; LCD_DATA[3]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.072      ; 1.039      ;
; 0.803 ; state.reset ; LCD_DATA[6]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.072      ; 1.046      ;
; 0.811 ; state.s9    ; state.s8         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.070      ; 1.052      ;
; 0.813 ; state.s3    ; LCD_DATA[1]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.072      ; 1.056      ;
; 0.815 ; counter[25] ; counter[31]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.466      ; 1.452      ;
; 0.823 ; state.reset ; state.s0         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.072      ; 1.066      ;
; 0.829 ; counter[24] ; counter[31]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.466      ; 1.466      ;
; 0.849 ; state.s3    ; LCD_DATA[2]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.072      ; 1.092      ;
; 0.876 ; state.s1    ; LCD_DATA[2]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.072      ; 1.119      ;
; 0.879 ; counter[15] ; counter[16]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.077      ; 1.127      ;
; 0.885 ; counter[13] ; counter[14]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 1.127      ;
; 0.885 ; counter[3]  ; counter[4]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 1.127      ;
; 0.886 ; counter[5]  ; counter[6]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 1.128      ;
; 0.886 ; counter[21] ; counter[22]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 1.128      ;
; 0.886 ; counter[11] ; counter[12]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 1.128      ;
; 0.886 ; counter[29] ; counter[30]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 1.128      ;
; 0.886 ; counter[19] ; counter[20]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 1.128      ;
; 0.887 ; counter[27] ; counter[28]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 1.129      ;
; 0.889 ; counter[1]  ; counter[2]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 1.131      ;
; 0.889 ; counter[17] ; counter[18]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 1.131      ;
; 0.889 ; counter[6]  ; counter[7]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 1.131      ;
; 0.890 ; counter[9]  ; counter[10]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 1.132      ;
; 0.890 ; counter[7]  ; counter[8]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 1.132      ;
; 0.890 ; counter[22] ; counter[23]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 1.132      ;
; 0.891 ; counter[25] ; counter[26]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 1.133      ;
; 0.891 ; counter[23] ; counter[24]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 1.133      ;
; 0.891 ; counter[0]  ; counter[1]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 1.133      ;
; 0.892 ; counter[14] ; counter[15]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 1.134      ;
; 0.892 ; counter[2]  ; counter[3]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 1.134      ;
; 0.892 ; counter[16] ; counter[17]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 1.134      ;
; 0.893 ; counter[12] ; counter[13]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 1.135      ;
; 0.893 ; counter[10] ; counter[11]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 1.135      ;
; 0.893 ; counter[18] ; counter[19]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 1.135      ;
; 0.893 ; counter[20] ; counter[21]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 1.135      ;
; 0.893 ; counter[4]  ; counter[5]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 1.135      ;
; 0.893 ; counter[8]  ; counter[9]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 1.135      ;
; 0.894 ; counter[28] ; counter[29]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 1.136      ;
; 0.894 ; counter[26] ; counter[27]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 1.136      ;
; 0.894 ; counter[24] ; counter[25]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.071      ; 1.136      ;
; 0.897 ; counter[14] ; counter[16]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.077      ; 1.145      ;
+-------+-------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                       ;
+-------+--------------------------------------+--------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.597 ; Clock_Divider:inst_clk_div|count[15] ; Clock_Divider:inst_clk_div|count[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.840      ;
; 0.598 ; Clock_Divider:inst_clk_div|count[29] ; Clock_Divider:inst_clk_div|count[29] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|count[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.841      ;
; 0.599 ; Clock_Divider:inst_clk_div|count[31] ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; Clock_Divider:inst_clk_div|count[27] ; Clock_Divider:inst_clk_div|count[27] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 0.843      ;
; 0.600 ; Clock_Divider:inst_clk_div|count[17] ; Clock_Divider:inst_clk_div|count[17] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 0.844      ;
; 0.601 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.602 ; Clock_Divider:inst_clk_div|count[25] ; Clock_Divider:inst_clk_div|count[25] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 0.846      ;
; 0.602 ; Clock_Divider:inst_clk_div|count[23] ; Clock_Divider:inst_clk_div|count[23] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 0.846      ;
; 0.602 ; Clock_Divider:inst_clk_div|count[9]  ; Clock_Divider:inst_clk_div|count[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; Clock_Divider:inst_clk_div|count[7]  ; Clock_Divider:inst_clk_div|count[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.603 ; Clock_Divider:inst_clk_div|count[30] ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 0.847      ;
; 0.603 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; Clock_Divider:inst_clk_div|count[28] ; Clock_Divider:inst_clk_div|count[28] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 0.848      ;
; 0.604 ; Clock_Divider:inst_clk_div|count[26] ; Clock_Divider:inst_clk_div|count[26] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 0.848      ;
; 0.604 ; Clock_Divider:inst_clk_div|count[10] ; Clock_Divider:inst_clk_div|count[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; Clock_Divider:inst_clk_div|count[8]  ; Clock_Divider:inst_clk_div|count[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|count[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.884 ; Clock_Divider:inst_clk_div|count[29] ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.128      ;
; 0.884 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.127      ;
; 0.885 ; Clock_Divider:inst_clk_div|count[27] ; Clock_Divider:inst_clk_div|count[28] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.129      ;
; 0.887 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.888 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.889 ; Clock_Divider:inst_clk_div|count[25] ; Clock_Divider:inst_clk_div|count[26] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.133      ;
; 0.889 ; Clock_Divider:inst_clk_div|count[9]  ; Clock_Divider:inst_clk_div|count[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; Clock_Divider:inst_clk_div|count[7]  ; Clock_Divider:inst_clk_div|count[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.891 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.891 ; Clock_Divider:inst_clk_div|count[30] ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.135      ;
; 0.892 ; Clock_Divider:inst_clk_div|count[28] ; Clock_Divider:inst_clk_div|count[29] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.136      ;
; 0.892 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|count[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; Clock_Divider:inst_clk_div|count[26] ; Clock_Divider:inst_clk_div|count[27] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.136      ;
; 0.892 ; Clock_Divider:inst_clk_div|count[8]  ; Clock_Divider:inst_clk_div|count[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.902 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.145      ;
; 0.903 ; Clock_Divider:inst_clk_div|count[28] ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.147      ;
; 0.903 ; Clock_Divider:inst_clk_div|count[26] ; Clock_Divider:inst_clk_div|count[28] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.147      ;
; 0.903 ; Clock_Divider:inst_clk_div|count[8]  ; Clock_Divider:inst_clk_div|count[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.980 ; Clock_Divider:inst_clk_div|count[15] ; Clock_Divider:inst_clk_div|count[17] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.074      ; 1.225      ;
; 0.983 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|count[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.226      ;
; 0.983 ; Clock_Divider:inst_clk_div|count[29] ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.227      ;
; 0.983 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.226      ;
; 0.984 ; Clock_Divider:inst_clk_div|count[27] ; Clock_Divider:inst_clk_div|count[29] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.228      ;
; 0.986 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.987 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.230      ;
; 0.988 ; Clock_Divider:inst_clk_div|count[23] ; Clock_Divider:inst_clk_div|count[25] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.232      ;
; 0.988 ; Clock_Divider:inst_clk_div|count[25] ; Clock_Divider:inst_clk_div|count[27] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.232      ;
; 0.988 ; Clock_Divider:inst_clk_div|count[7]  ; Clock_Divider:inst_clk_div|count[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.231      ;
; 0.994 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|count[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.237      ;
; 0.995 ; Clock_Divider:inst_clk_div|count[27] ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.239      ;
; 0.997 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 0.998 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.241      ;
; 0.999 ; Clock_Divider:inst_clk_div|count[23] ; Clock_Divider:inst_clk_div|count[26] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.243      ;
; 0.999 ; Clock_Divider:inst_clk_div|count[25] ; Clock_Divider:inst_clk_div|count[28] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.243      ;
; 0.999 ; Clock_Divider:inst_clk_div|count[7]  ; Clock_Divider:inst_clk_div|count[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.242      ;
; 1.001 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.244      ;
; 1.002 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|count[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.245      ;
; 1.002 ; Clock_Divider:inst_clk_div|count[28] ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.246      ;
; 1.002 ; Clock_Divider:inst_clk_div|count[26] ; Clock_Divider:inst_clk_div|count[29] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.246      ;
; 1.013 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|count[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.256      ;
; 1.013 ; Clock_Divider:inst_clk_div|count[26] ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.257      ;
; 1.027 ; Clock_Divider:inst_clk_div|count[22] ; Clock_Divider:inst_clk_div|count[23] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.270      ;
; 1.052 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|count[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.071      ; 1.294      ;
; 1.062 ; Clock_Divider:inst_clk_div|count[24] ; Clock_Divider:inst_clk_div|count[25] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.305      ;
; 1.064 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|count[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.071      ; 1.306      ;
; 1.083 ; Clock_Divider:inst_clk_div|count[16] ; Clock_Divider:inst_clk_div|count[17] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.326      ;
; 1.093 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|count[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.336      ;
; 1.093 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.336      ;
; 1.094 ; Clock_Divider:inst_clk_div|count[27] ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.338      ;
; 1.096 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.339      ;
; 1.097 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.340      ;
; 1.098 ; Clock_Divider:inst_clk_div|count[23] ; Clock_Divider:inst_clk_div|count[27] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.342      ;
; 1.098 ; Clock_Divider:inst_clk_div|count[25] ; Clock_Divider:inst_clk_div|count[29] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.342      ;
; 1.104 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|count[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.347      ;
; 1.104 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.347      ;
; 1.106 ; Clock_Divider:inst_clk_div|count[24] ; Clock_Divider:inst_clk_div|count[26] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.349      ;
; 1.107 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.350      ;
; 1.109 ; Clock_Divider:inst_clk_div|count[23] ; Clock_Divider:inst_clk_div|count[28] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.353      ;
; 1.109 ; Clock_Divider:inst_clk_div|count[25] ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.353      ;
; 1.111 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.354      ;
; 1.112 ; Clock_Divider:inst_clk_div|count[10] ; Clock_Divider:inst_clk_div|count[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.355      ;
; 1.112 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|count[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.355      ;
; 1.112 ; Clock_Divider:inst_clk_div|count[26] ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.356      ;
; 1.114 ; Clock_Divider:inst_clk_div|count[13] ; Clock_Divider:inst_clk_div|count[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.071      ; 1.356      ;
; 1.122 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.365      ;
; 1.123 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|count[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.366      ;
; 1.137 ; Clock_Divider:inst_clk_div|count[22] ; Clock_Divider:inst_clk_div|count[25] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.380      ;
; 1.139 ; Clock_Divider:inst_clk_div|tmp       ; Clock_Divider:inst_clk_div|tmp       ; Clock_Divider:inst_clk_div|tmp ; CLOCK_50    ; 0.000        ; 2.761      ; 4.314      ;
; 1.149 ; Clock_Divider:inst_clk_div|count[21] ; Clock_Divider:inst_clk_div|count[23] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.392      ;
; 1.162 ; Clock_Divider:inst_clk_div|count[22] ; Clock_Divider:inst_clk_div|count[26] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.405      ;
; 1.162 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|count[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.071      ; 1.404      ;
; 1.164 ; Clock_Divider:inst_clk_div|count[20] ; Clock_Divider:inst_clk_div|count[23] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.407      ;
; 1.172 ; Clock_Divider:inst_clk_div|count[24] ; Clock_Divider:inst_clk_div|count[27] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.415      ;
; 1.172 ; Clock_Divider:inst_clk_div|count[12] ; Clock_Divider:inst_clk_div|count[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.071      ; 1.414      ;
; 1.174 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|count[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.071      ; 1.416      ;
; 1.200 ; Clock_Divider:inst_clk_div|count[20] ; Clock_Divider:inst_clk_div|count[20] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.443      ;
; 1.201 ; Clock_Divider:inst_clk_div|count[22] ; Clock_Divider:inst_clk_div|count[22] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.444      ;
; 1.203 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.446      ;
; 1.203 ; Clock_Divider:inst_clk_div|count[14] ; Clock_Divider:inst_clk_div|count[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.070      ; 1.444      ;
; 1.206 ; Clock_Divider:inst_clk_div|count[17] ; Clock_Divider:inst_clk_div|count[23] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.073      ; 1.450      ;
; 1.207 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.072      ; 1.450      ;
+-------+--------------------------------------+--------------------------------------+--------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.607 ; -17.735       ;
; Clock_Divider:inst_clk_div|tmp ; -0.833 ; -20.432       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                      ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; Clock_Divider:inst_clk_div|tmp ; 0.182 ; 0.000         ;
; CLOCK_50                       ; 0.298 ; 0.000         ;
+--------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -3.000 ; -45.753       ;
; Clock_Divider:inst_clk_div|tmp ; -1.000 ; -53.000       ;
+--------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                     ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.607 ; Clock_Divider:inst_clk_div|count[14] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.553      ;
; -1.590 ; Clock_Divider:inst_clk_div|count[13] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.537      ;
; -1.555 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.503      ;
; -1.545 ; Clock_Divider:inst_clk_div|count[8]  ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.493      ;
; -1.529 ; Clock_Divider:inst_clk_div|count[9]  ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.477      ;
; -1.515 ; Clock_Divider:inst_clk_div|count[12] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.462      ;
; -1.492 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.440      ;
; -1.468 ; Clock_Divider:inst_clk_div|count[27] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.414      ;
; -1.434 ; Clock_Divider:inst_clk_div|count[11] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.381      ;
; -1.418 ; Clock_Divider:inst_clk_div|count[7]  ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.366      ;
; -1.404 ; Clock_Divider:inst_clk_div|count[10] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.352      ;
; -1.404 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.352      ;
; -1.392 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.340      ;
; -1.391 ; Clock_Divider:inst_clk_div|count[15] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.339      ;
; -1.383 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.330      ;
; -1.374 ; Clock_Divider:inst_clk_div|count[26] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.320      ;
; -1.373 ; Clock_Divider:inst_clk_div|count[17] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.319      ;
; -1.343 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.291      ;
; -1.341 ; Clock_Divider:inst_clk_div|count[24] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.287      ;
; -1.310 ; Clock_Divider:inst_clk_div|count[18] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.256      ;
; -1.305 ; Clock_Divider:inst_clk_div|count[31] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.251      ;
; -1.293 ; Clock_Divider:inst_clk_div|count[23] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.239      ;
; -1.274 ; Clock_Divider:inst_clk_div|count[22] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.220      ;
; -1.266 ; Clock_Divider:inst_clk_div|count[16] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.212      ;
; -1.260 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.208      ;
; -1.247 ; Clock_Divider:inst_clk_div|count[30] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.193      ;
; -1.245 ; Clock_Divider:inst_clk_div|count[21] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.191      ;
; -1.222 ; Clock_Divider:inst_clk_div|count[25] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.168      ;
; -1.197 ; Clock_Divider:inst_clk_div|count[19] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.143      ;
; -1.158 ; Clock_Divider:inst_clk_div|count[29] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.104      ;
; -1.131 ; Clock_Divider:inst_clk_div|count[20] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.077      ;
; -1.099 ; Clock_Divider:inst_clk_div|count[28] ; Clock_Divider:inst_clk_div|tmp       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.045      ;
; -0.960 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.908      ;
; -0.956 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.904      ;
; -0.907 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.854      ;
; -0.885 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.833      ;
; -0.843 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.790      ;
; -0.843 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.790      ;
; -0.841 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.789      ;
; -0.839 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.786      ;
; -0.839 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.786      ;
; -0.828 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.776      ;
; -0.826 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.774      ;
; -0.824 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.772      ;
; -0.817 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.765      ;
; -0.816 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.764      ;
; -0.798 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.746      ;
; -0.794 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.742      ;
; -0.787 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.734      ;
; -0.775 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.722      ;
; -0.775 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.722      ;
; -0.773 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.721      ;
; -0.772 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.719      ;
; -0.771 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.718      ;
; -0.771 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.718      ;
; -0.768 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.715      ;
; -0.762 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.709      ;
; -0.762 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.710      ;
; -0.755 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.703      ;
; -0.753 ; Clock_Divider:inst_clk_div|count[7]  ; Clock_Divider:inst_clk_div|count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.701      ;
; -0.753 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.701      ;
; -0.752 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.700      ;
; -0.751 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.699      ;
; -0.747 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.695      ;
; -0.743 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.691      ;
; -0.724 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.671      ;
; -0.723 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.671      ;
; -0.713 ; Clock_Divider:inst_clk_div|count[11] ; Clock_Divider:inst_clk_div|count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.660      ;
; -0.709 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.657      ;
; -0.707 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.654      ;
; -0.707 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.654      ;
; -0.704 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.651      ;
; -0.704 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.651      ;
; -0.703 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.651      ;
; -0.703 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.650      ;
; -0.703 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.650      ;
; -0.700 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.647      ;
; -0.700 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.647      ;
; -0.699 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.645      ;
; -0.699 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.647      ;
; -0.694 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.641      ;
; -0.694 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.641      ;
; -0.691 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.639      ;
; -0.685 ; Clock_Divider:inst_clk_div|count[9]  ; Clock_Divider:inst_clk_div|count[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.633      ;
; -0.685 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|count[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.633      ;
; -0.681 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.629      ;
; -0.681 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.629      ;
; -0.680 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.628      ;
; -0.679 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.627      ;
; -0.672 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.620      ;
; -0.671 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.619      ;
; -0.670 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.616      ;
; -0.656 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.603      ;
; -0.656 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.603      ;
; -0.655 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|count[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.602      ;
; -0.655 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.603      ;
; -0.641 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|count[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.589      ;
; -0.641 ; Clock_Divider:inst_clk_div|count[14] ; Clock_Divider:inst_clk_div|count[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.587      ;
; -0.641 ; Clock_Divider:inst_clk_div|count[14] ; Clock_Divider:inst_clk_div|count[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.587      ;
; -0.640 ; Clock_Divider:inst_clk_div|count[7]  ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.587      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock_Divider:inst_clk_div|tmp'                                                                                  ;
+--------+-------------+-------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.833 ; counter[1]  ; counter[30] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.786      ;
; -0.785 ; counter[0]  ; counter[30] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.738      ;
; -0.769 ; counter[1]  ; counter[29] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.722      ;
; -0.765 ; counter[1]  ; counter[28] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.718      ;
; -0.762 ; counter[3]  ; counter[30] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.715      ;
; -0.755 ; counter[0]  ; counter[29] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.708      ;
; -0.718 ; counter[2]  ; counter[30] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.671      ;
; -0.717 ; counter[0]  ; counter[28] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.670      ;
; -0.701 ; counter[1]  ; counter[27] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.654      ;
; -0.698 ; counter[3]  ; counter[29] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.651      ;
; -0.697 ; counter[1]  ; counter[26] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.650      ;
; -0.694 ; counter[5]  ; counter[30] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.647      ;
; -0.694 ; counter[3]  ; counter[28] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.647      ;
; -0.688 ; counter[2]  ; counter[29] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.641      ;
; -0.687 ; counter[0]  ; counter[27] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.640      ;
; -0.650 ; counter[4]  ; counter[30] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.603      ;
; -0.650 ; counter[2]  ; counter[28] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.603      ;
; -0.649 ; counter[0]  ; counter[26] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.602      ;
; -0.643 ; counter[1]  ; counter[31] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; 0.160      ; 1.790      ;
; -0.641 ; counter[7]  ; state.s7    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.594      ;
; -0.641 ; counter[7]  ; state.s8    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.594      ;
; -0.640 ; counter[7]  ; state.s6    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.593      ;
; -0.639 ; counter[7]  ; state.s5    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.592      ;
; -0.639 ; counter[7]  ; state.reset ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.592      ;
; -0.636 ; counter[7]  ; state.s10   ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.589      ;
; -0.634 ; counter[7]  ; state.s9    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.587      ;
; -0.633 ; counter[1]  ; counter[25] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.586      ;
; -0.631 ; counter[31] ; state.s7    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.243     ; 1.375      ;
; -0.631 ; counter[31] ; state.s8    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.243     ; 1.375      ;
; -0.630 ; counter[7]  ; counter[30] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.583      ;
; -0.630 ; counter[5]  ; counter[29] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.583      ;
; -0.630 ; counter[3]  ; counter[27] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.583      ;
; -0.630 ; counter[31] ; state.s6    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.243     ; 1.374      ;
; -0.629 ; counter[1]  ; counter[24] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.582      ;
; -0.629 ; counter[0]  ; counter[31] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; 0.160      ; 1.776      ;
; -0.629 ; counter[31] ; state.s5    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.243     ; 1.373      ;
; -0.629 ; counter[31] ; state.reset ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.243     ; 1.373      ;
; -0.626 ; counter[5]  ; counter[28] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.579      ;
; -0.626 ; counter[3]  ; counter[26] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.579      ;
; -0.626 ; counter[31] ; state.s10   ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.243     ; 1.370      ;
; -0.624 ; counter[31] ; state.s9    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.243     ; 1.368      ;
; -0.620 ; counter[4]  ; counter[29] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.573      ;
; -0.620 ; counter[2]  ; counter[27] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.573      ;
; -0.619 ; counter[0]  ; counter[25] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.572      ;
; -0.582 ; counter[4]  ; counter[28] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.535      ;
; -0.582 ; counter[2]  ; counter[26] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.535      ;
; -0.581 ; counter[6]  ; counter[30] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.534      ;
; -0.581 ; counter[0]  ; counter[24] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.534      ;
; -0.575 ; counter[0]  ; state.s7    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.528      ;
; -0.575 ; counter[0]  ; state.s8    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.528      ;
; -0.574 ; counter[0]  ; state.s6    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.527      ;
; -0.573 ; counter[4]  ; state.s7    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.526      ;
; -0.573 ; counter[4]  ; state.s8    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.526      ;
; -0.573 ; counter[0]  ; state.s5    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.526      ;
; -0.573 ; counter[0]  ; state.reset ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.526      ;
; -0.572 ; counter[3]  ; counter[31] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; 0.160      ; 1.719      ;
; -0.572 ; counter[4]  ; state.s6    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.525      ;
; -0.571 ; counter[4]  ; state.s5    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.524      ;
; -0.571 ; counter[4]  ; state.reset ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.524      ;
; -0.570 ; counter[0]  ; state.s10   ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.523      ;
; -0.568 ; counter[4]  ; state.s10   ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.521      ;
; -0.568 ; counter[0]  ; state.s9    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.521      ;
; -0.566 ; counter[7]  ; counter[29] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.519      ;
; -0.566 ; counter[4]  ; state.s9    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.519      ;
; -0.565 ; counter[1]  ; counter[23] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.518      ;
; -0.562 ; counter[9]  ; counter[30] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.515      ;
; -0.562 ; counter[7]  ; counter[28] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.515      ;
; -0.562 ; counter[5]  ; counter[27] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.515      ;
; -0.562 ; counter[3]  ; counter[25] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.515      ;
; -0.562 ; counter[2]  ; counter[31] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; 0.160      ; 1.709      ;
; -0.561 ; counter[1]  ; counter[22] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.514      ;
; -0.558 ; counter[5]  ; counter[26] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.511      ;
; -0.558 ; counter[3]  ; counter[24] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.511      ;
; -0.558 ; counter[2]  ; state.s7    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.511      ;
; -0.558 ; counter[2]  ; state.s8    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.511      ;
; -0.557 ; counter[2]  ; state.s6    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.510      ;
; -0.556 ; counter[2]  ; state.s5    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.509      ;
; -0.556 ; counter[2]  ; state.reset ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.509      ;
; -0.553 ; counter[2]  ; state.s10   ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.506      ;
; -0.552 ; counter[6]  ; counter[29] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.505      ;
; -0.552 ; counter[4]  ; counter[27] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.505      ;
; -0.552 ; counter[2]  ; counter[25] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.505      ;
; -0.551 ; counter[2]  ; state.s9    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.504      ;
; -0.551 ; counter[0]  ; counter[23] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.504      ;
; -0.549 ; counter[5]  ; state.s7    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.502      ;
; -0.549 ; counter[5]  ; state.s8    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.502      ;
; -0.548 ; counter[5]  ; state.s6    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.501      ;
; -0.547 ; counter[5]  ; state.s5    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.500      ;
; -0.547 ; counter[5]  ; state.reset ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.500      ;
; -0.545 ; counter[30] ; state.s7    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.041     ; 1.491      ;
; -0.545 ; counter[30] ; state.s8    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.041     ; 1.491      ;
; -0.544 ; counter[5]  ; state.s10   ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.497      ;
; -0.544 ; counter[30] ; state.s6    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.041     ; 1.490      ;
; -0.543 ; counter[30] ; state.s5    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.041     ; 1.489      ;
; -0.543 ; counter[30] ; state.reset ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.041     ; 1.489      ;
; -0.542 ; counter[5]  ; state.s9    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.495      ;
; -0.540 ; counter[30] ; state.s10   ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.041     ; 1.486      ;
; -0.538 ; counter[30] ; state.s9    ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.041     ; 1.484      ;
; -0.514 ; counter[8]  ; counter[30] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.467      ;
; -0.514 ; counter[4]  ; counter[26] ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1.000        ; -0.034     ; 1.467      ;
+--------+-------------+-------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock_Divider:inst_clk_div|tmp'                                                                                       ;
+-------+-------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.182 ; LCD_RS~reg0 ; LCD_RS~reg0      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.307      ;
; 0.190 ; state.reset ; state.reset      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.314      ;
; 0.205 ; state.s3    ; state.s4         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.329      ;
; 0.207 ; state.s0    ; state.s1         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.331      ;
; 0.208 ; state.s1    ; state.s2         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.332      ;
; 0.258 ; counter[30] ; counter[31]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.243      ; 0.585      ;
; 0.265 ; state.s6    ; state.s7         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.389      ;
; 0.265 ; state.s2    ; state.s3         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.389      ;
; 0.267 ; state.s8    ; state.s9         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.391      ;
; 0.269 ; state.s4    ; LCD_DATA[6]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.393      ;
; 0.271 ; state.s4    ; LCD_DATA[7]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.395      ;
; 0.283 ; state.reset ; counter[31]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.243      ; 0.610      ;
; 0.291 ; counter[31] ; counter[31]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.049      ; 0.424      ;
; 0.299 ; counter[15] ; counter[15]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.423      ;
; 0.300 ; counter[17] ; counter[17]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; counter[19] ; counter[19]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; counter[27] ; counter[27]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; counter[29] ; counter[29]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; counter[21] ; counter[21]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; counter[13] ; counter[13]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.424      ;
; 0.300 ; counter[5]  ; counter[5]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.424      ;
; 0.300 ; counter[3]  ; counter[3]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.424      ;
; 0.301 ; counter[11] ; counter[11]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; counter[25] ; counter[25]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; counter[23] ; counter[23]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; counter[22] ; counter[22]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; counter[16] ; counter[16]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; counter[7]  ; counter[7]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; counter[6]  ; counter[6]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; counter[1]  ; counter[1]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.425      ;
; 0.302 ; counter[9]  ; counter[9]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; counter[14] ; counter[14]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; counter[18] ; counter[18]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; counter[30] ; counter[30]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; counter[24] ; counter[24]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; counter[20] ; counter[20]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; counter[8]  ; counter[8]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; counter[2]  ; counter[2]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.426      ;
; 0.303 ; counter[12] ; counter[12]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.427      ;
; 0.303 ; counter[26] ; counter[26]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.428      ;
; 0.303 ; counter[28] ; counter[28]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.428      ;
; 0.303 ; counter[10] ; counter[10]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.427      ;
; 0.303 ; counter[4]  ; counter[4]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.427      ;
; 0.310 ; counter[29] ; counter[31]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.243      ; 0.637      ;
; 0.312 ; counter[0]  ; counter[0]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.436      ;
; 0.325 ; counter[28] ; counter[31]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.243      ; 0.652      ;
; 0.327 ; state.s8    ; state.s7         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.451      ;
; 0.329 ; state.s7    ; state.s6         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.453      ;
; 0.329 ; state.s10   ; state.s9         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.453      ;
; 0.332 ; state.s9    ; state.s10        ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.456      ;
; 0.336 ; state.s7    ; state.s8         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.460      ;
; 0.338 ; state.s0    ; LCD_DATA[4]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.463      ;
; 0.339 ; state.s0    ; LCD_DATA[5]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.464      ;
; 0.360 ; state.s5    ; LCD_RS~reg0      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.042      ; 0.486      ;
; 0.376 ; counter[27] ; counter[31]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.243      ; 0.703      ;
; 0.378 ; state.s9    ; LCD_DATA[0]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.042      ; 0.504      ;
; 0.380 ; state.s6    ; LCD_DATA[2]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.042      ; 0.506      ;
; 0.380 ; state.s8    ; LCD_DATA[4]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.042      ; 0.506      ;
; 0.381 ; state.s8    ; LCD_DATA[1]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.042      ; 0.507      ;
; 0.389 ; state.s0    ; LCD_DATA[3]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.514      ;
; 0.391 ; counter[26] ; counter[31]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.243      ; 0.718      ;
; 0.392 ; state.reset ; LCD_DATA[6]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.517      ;
; 0.395 ; state.reset ; state.s0         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.520      ;
; 0.396 ; state.s9    ; state.s8         ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.520      ;
; 0.396 ; state.s3    ; LCD_DATA[1]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.521      ;
; 0.413 ; state.s3    ; LCD_DATA[2]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.538      ;
; 0.423 ; state.s1    ; LCD_DATA[2]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.548      ;
; 0.441 ; counter[15] ; counter[16]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.047      ; 0.572      ;
; 0.441 ; state.reset ; LCD_DATA[3]~reg0 ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.042      ; 0.567      ;
; 0.443 ; counter[25] ; counter[31]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.243      ; 0.770      ;
; 0.449 ; counter[21] ; counter[22]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; counter[5]  ; counter[6]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.573      ;
; 0.449 ; counter[13] ; counter[14]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.573      ;
; 0.449 ; counter[17] ; counter[18]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; counter[29] ; counter[30]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; counter[19] ; counter[20]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; counter[27] ; counter[28]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; counter[3]  ; counter[4]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.573      ;
; 0.450 ; counter[23] ; counter[24]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; counter[7]  ; counter[8]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.574      ;
; 0.450 ; counter[1]  ; counter[2]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.574      ;
; 0.450 ; counter[11] ; counter[12]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.574      ;
; 0.450 ; counter[25] ; counter[26]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.575      ;
; 0.451 ; counter[9]  ; counter[10]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.575      ;
; 0.456 ; counter[14] ; counter[16]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.047      ; 0.587      ;
; 0.456 ; counter[24] ; counter[31]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.243      ; 0.783      ;
; 0.459 ; counter[16] ; counter[17]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; counter[22] ; counter[23]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; counter[6]  ; counter[7]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.583      ;
; 0.459 ; counter[0]  ; counter[1]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.583      ;
; 0.460 ; counter[14] ; counter[15]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.584      ;
; 0.460 ; counter[18] ; counter[19]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; counter[20] ; counter[21]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; counter[2]  ; counter[3]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.584      ;
; 0.460 ; counter[24] ; counter[25]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; counter[8]  ; counter[9]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.584      ;
; 0.461 ; counter[26] ; counter[27]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.586      ;
; 0.461 ; counter[28] ; counter[29]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.041      ; 0.586      ;
; 0.461 ; counter[12] ; counter[13]      ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.585      ;
; 0.461 ; counter[4]  ; counter[5]       ; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 0.000        ; 0.040      ; 0.585      ;
+-------+-------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                       ;
+-------+--------------------------------------+--------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.298 ; Clock_Divider:inst_clk_div|count[31] ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; Clock_Divider:inst_clk_div|count[15] ; Clock_Divider:inst_clk_div|count[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.423      ;
; 0.299 ; Clock_Divider:inst_clk_div|count[29] ; Clock_Divider:inst_clk_div|count[29] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; Clock_Divider:inst_clk_div|count[27] ; Clock_Divider:inst_clk_div|count[27] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; Clock_Divider:inst_clk_div|count[17] ; Clock_Divider:inst_clk_div|count[17] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|count[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.424      ;
; 0.300 ; Clock_Divider:inst_clk_div|count[25] ; Clock_Divider:inst_clk_div|count[25] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; Clock_Divider:inst_clk_div|count[23] ; Clock_Divider:inst_clk_div|count[23] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; Clock_Divider:inst_clk_div|count[7]  ; Clock_Divider:inst_clk_div|count[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; Clock_Divider:inst_clk_div|count[30] ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; Clock_Divider:inst_clk_div|count[9]  ; Clock_Divider:inst_clk_div|count[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; Clock_Divider:inst_clk_div|count[8]  ; Clock_Divider:inst_clk_div|count[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; Clock_Divider:inst_clk_div|count[28] ; Clock_Divider:inst_clk_div|count[28] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.428      ;
; 0.302 ; Clock_Divider:inst_clk_div|count[26] ; Clock_Divider:inst_clk_div|count[26] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.428      ;
; 0.302 ; Clock_Divider:inst_clk_div|count[10] ; Clock_Divider:inst_clk_div|count[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|count[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.398 ; Clock_Divider:inst_clk_div|tmp       ; Clock_Divider:inst_clk_div|tmp       ; Clock_Divider:inst_clk_div|tmp ; CLOCK_50    ; 0.000        ; 1.558      ; 2.175      ;
; 0.448 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.573      ;
; 0.448 ; Clock_Divider:inst_clk_div|count[29] ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; Clock_Divider:inst_clk_div|count[27] ; Clock_Divider:inst_clk_div|count[28] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.573      ;
; 0.449 ; Clock_Divider:inst_clk_div|count[7]  ; Clock_Divider:inst_clk_div|count[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; Clock_Divider:inst_clk_div|count[25] ; Clock_Divider:inst_clk_div|count[26] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.450 ; Clock_Divider:inst_clk_div|count[9]  ; Clock_Divider:inst_clk_div|count[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.575      ;
; 0.459 ; Clock_Divider:inst_clk_div|count[30] ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; Clock_Divider:inst_clk_div|count[8]  ; Clock_Divider:inst_clk_div|count[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.584      ;
; 0.460 ; Clock_Divider:inst_clk_div|count[28] ; Clock_Divider:inst_clk_div|count[29] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; Clock_Divider:inst_clk_div|count[26] ; Clock_Divider:inst_clk_div|count[27] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|count[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.585      ;
; 0.462 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.462 ; Clock_Divider:inst_clk_div|count[8]  ; Clock_Divider:inst_clk_div|count[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.463 ; Clock_Divider:inst_clk_div|count[28] ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.589      ;
; 0.463 ; Clock_Divider:inst_clk_div|count[26] ; Clock_Divider:inst_clk_div|count[28] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.589      ;
; 0.508 ; Clock_Divider:inst_clk_div|count[15] ; Clock_Divider:inst_clk_div|count[17] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.043      ; 0.635      ;
; 0.511 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|count[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.636      ;
; 0.511 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.636      ;
; 0.511 ; Clock_Divider:inst_clk_div|count[29] ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; Clock_Divider:inst_clk_div|count[27] ; Clock_Divider:inst_clk_div|count[29] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.636      ;
; 0.512 ; Clock_Divider:inst_clk_div|count[23] ; Clock_Divider:inst_clk_div|count[25] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.512 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.637      ;
; 0.512 ; Clock_Divider:inst_clk_div|count[7]  ; Clock_Divider:inst_clk_div|count[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.637      ;
; 0.512 ; Clock_Divider:inst_clk_div|count[25] ; Clock_Divider:inst_clk_div|count[27] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.514 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|count[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.639      ;
; 0.514 ; Clock_Divider:inst_clk_div|count[27] ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.640      ;
; 0.514 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.639      ;
; 0.515 ; Clock_Divider:inst_clk_div|count[23] ; Clock_Divider:inst_clk_div|count[26] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.641      ;
; 0.515 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.640      ;
; 0.515 ; Clock_Divider:inst_clk_div|count[7]  ; Clock_Divider:inst_clk_div|count[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.640      ;
; 0.515 ; Clock_Divider:inst_clk_div|count[25] ; Clock_Divider:inst_clk_div|count[28] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.641      ;
; 0.521 ; Clock_Divider:inst_clk_div|count[22] ; Clock_Divider:inst_clk_div|count[23] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.646      ;
; 0.525 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.650      ;
; 0.526 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|count[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.651      ;
; 0.526 ; Clock_Divider:inst_clk_div|count[28] ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.526 ; Clock_Divider:inst_clk_div|count[26] ; Clock_Divider:inst_clk_div|count[29] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.528 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|count[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.653      ;
; 0.529 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|count[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.654      ;
; 0.529 ; Clock_Divider:inst_clk_div|count[26] ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.655      ;
; 0.531 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|count[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.656      ;
; 0.544 ; Clock_Divider:inst_clk_div|count[24] ; Clock_Divider:inst_clk_div|count[25] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.669      ;
; 0.547 ; Clock_Divider:inst_clk_div|count[24] ; Clock_Divider:inst_clk_div|count[26] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.672      ;
; 0.549 ; Clock_Divider:inst_clk_div|count[16] ; Clock_Divider:inst_clk_div|count[17] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.674      ;
; 0.574 ; Clock_Divider:inst_clk_div|count[13] ; Clock_Divider:inst_clk_div|count[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.699      ;
; 0.577 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|count[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.702      ;
; 0.577 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.702      ;
; 0.577 ; Clock_Divider:inst_clk_div|count[27] ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.703      ;
; 0.577 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.702      ;
; 0.578 ; Clock_Divider:inst_clk_div|count[23] ; Clock_Divider:inst_clk_div|count[27] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.704      ;
; 0.578 ; Clock_Divider:inst_clk_div|count[1]  ; Clock_Divider:inst_clk_div|count[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.703      ;
; 0.578 ; Clock_Divider:inst_clk_div|count[25] ; Clock_Divider:inst_clk_div|count[29] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.704      ;
; 0.580 ; Clock_Divider:inst_clk_div|count[5]  ; Clock_Divider:inst_clk_div|count[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.705      ;
; 0.580 ; Clock_Divider:inst_clk_div|count[3]  ; Clock_Divider:inst_clk_div|count[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.705      ;
; 0.580 ; Clock_Divider:inst_clk_div|count[0]  ; Clock_Divider:inst_clk_div|count[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.705      ;
; 0.581 ; Clock_Divider:inst_clk_div|count[23] ; Clock_Divider:inst_clk_div|count[28] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.707      ;
; 0.581 ; Clock_Divider:inst_clk_div|count[25] ; Clock_Divider:inst_clk_div|count[30] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.707      ;
; 0.587 ; Clock_Divider:inst_clk_div|count[22] ; Clock_Divider:inst_clk_div|count[25] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.712      ;
; 0.588 ; Clock_Divider:inst_clk_div|count[20] ; Clock_Divider:inst_clk_div|count[20] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.713      ;
; 0.589 ; Clock_Divider:inst_clk_div|count[22] ; Clock_Divider:inst_clk_div|count[22] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.714      ;
; 0.590 ; Clock_Divider:inst_clk_div|count[22] ; Clock_Divider:inst_clk_div|count[26] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.715      ;
; 0.591 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[7]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.716      ;
; 0.592 ; Clock_Divider:inst_clk_div|count[10] ; Clock_Divider:inst_clk_div|count[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.717      ;
; 0.592 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|count[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.717      ;
; 0.592 ; Clock_Divider:inst_clk_div|count[26] ; Clock_Divider:inst_clk_div|count[31] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.718      ;
; 0.594 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|count[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.719      ;
; 0.594 ; Clock_Divider:inst_clk_div|count[2]  ; Clock_Divider:inst_clk_div|count[8]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.719      ;
; 0.595 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|count[6]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.721      ;
; 0.595 ; Clock_Divider:inst_clk_div|count[4]  ; Clock_Divider:inst_clk_div|count[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.720      ;
; 0.596 ; Clock_Divider:inst_clk_div|count[20] ; Clock_Divider:inst_clk_div|count[23] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.721      ;
; 0.597 ; Clock_Divider:inst_clk_div|count[6]  ; Clock_Divider:inst_clk_div|count[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.722      ;
; 0.597 ; Clock_Divider:inst_clk_div|count[21] ; Clock_Divider:inst_clk_div|count[23] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.722      ;
; 0.600 ; Clock_Divider:inst_clk_div|count[11] ; Clock_Divider:inst_clk_div|count[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.726      ;
; 0.609 ; Clock_Divider:inst_clk_div|count[12] ; Clock_Divider:inst_clk_div|count[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.734      ;
; 0.610 ; Clock_Divider:inst_clk_div|count[12] ; Clock_Divider:inst_clk_div|count[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.736      ;
; 0.610 ; Clock_Divider:inst_clk_div|count[24] ; Clock_Divider:inst_clk_div|count[27] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.735      ;
; 0.612 ; Clock_Divider:inst_clk_div|count[21] ; Clock_Divider:inst_clk_div|count[21] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.737      ;
+-------+--------------------------------------+--------------------------------------+--------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+---------------------------------+----------+-------+----------+---------+---------------------+
; Clock                           ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                ; -4.060   ; 0.182 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                       ; -4.060   ; 0.298 ; N/A      ; N/A     ; -3.000              ;
;  Clock_Divider:inst_clk_div|tmp ; -2.676   ; 0.182 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                 ; -158.562 ; 0.0   ; 0.0      ; 0.0     ; -113.51             ;
;  CLOCK_50                       ; -68.805  ; 0.000 ; N/A      ; N/A     ; -45.753             ;
;  Clock_Divider:inst_clk_div|tmp ; -89.757  ; 0.000 ; N/A      ; N/A     ; -68.105             ;
+---------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_ON        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_BLON      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[16]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_ON        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.0117 V           ; 0.268 V                              ; 0.262 V                              ; 4.74e-09 s                  ; 3.5e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.0117 V          ; 0.268 V                             ; 0.262 V                             ; 4.74e-09 s                 ; 3.5e-09 s                  ; No                        ; No                        ;
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.0117 V           ; 0.268 V                              ; 0.262 V                              ; 4.74e-09 s                  ; 3.5e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.0117 V          ; 0.268 V                             ; 0.262 V                             ; 4.74e-09 s                 ; 3.5e-09 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_ON        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.08 V              ; -0.00641 V          ; 0.261 V                              ; 0.26 V                               ; 5.52e-09 s                  ; 4.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.28e-06 V                  ; 3.08 V             ; -0.00641 V         ; 0.261 V                             ; 0.26 V                              ; 5.52e-09 s                 ; 4.36e-09 s                 ; Yes                       ; Yes                       ;
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.08 V              ; -0.00641 V          ; 0.261 V                              ; 0.26 V                               ; 5.52e-09 s                  ; 4.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.28e-06 V                  ; 3.08 V             ; -0.00641 V         ; 0.261 V                             ; 0.26 V                              ; 5.52e-09 s                 ; 4.36e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_ON        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50                       ; CLOCK_50                       ; 944      ; 0        ; 0        ; 0        ;
; Clock_Divider:inst_clk_div|tmp ; CLOCK_50                       ; 1        ; 1        ; 0        ; 0        ;
; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1000     ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50                       ; CLOCK_50                       ; 944      ; 0        ; 0        ; 0        ;
; Clock_Divider:inst_clk_div|tmp ; CLOCK_50                       ; 1        ; 1        ; 0        ; 0        ;
; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; 1000     ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 92    ; 92   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------+
; Clock Status Summary                                                                 ;
+--------------------------------+--------------------------------+------+-------------+
; Target                         ; Clock                          ; Type ; Status      ;
+--------------------------------+--------------------------------+------+-------------+
; CLOCK_50                       ; CLOCK_50                       ; Base ; Constrained ;
; Clock_Divider:inst_clk_div|tmp ; Clock_Divider:inst_clk_div|tmp ; Base ; Constrained ;
+--------------------------------+--------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[2]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LCD_DATA[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LCD_DATA[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LCD_DATA[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LCD_DATA[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LCD_DATA[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LCD_DATA[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LCD_DATA[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LCD_DATA[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LCD_EN      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LCD_RS      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[2]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LCD_DATA[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LCD_DATA[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LCD_DATA[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LCD_DATA[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LCD_DATA[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LCD_DATA[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LCD_DATA[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LCD_DATA[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LCD_EN      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LCD_RS      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Fri Feb 03 12:31:52 2023
Info: Command: quartus_sta NameDisplay -c NameDisplay
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'NameDisplay.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name Clock_Divider:inst_clk_div|tmp Clock_Divider:inst_clk_div|tmp
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.060
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.060             -68.805 CLOCK_50 
    Info (332119):    -2.676             -89.757 Clock_Divider:inst_clk_div|tmp 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 Clock_Divider:inst_clk_div|tmp 
    Info (332119):     0.653               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 CLOCK_50 
    Info (332119):    -1.285             -68.105 Clock_Divider:inst_clk_div|tmp 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.631
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.631             -58.261 CLOCK_50 
    Info (332119):    -2.262             -76.412 Clock_Divider:inst_clk_div|tmp 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.355               0.000 Clock_Divider:inst_clk_div|tmp 
    Info (332119):     0.597               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 CLOCK_50 
    Info (332119):    -1.285             -68.105 Clock_Divider:inst_clk_div|tmp 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.607
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.607             -17.735 CLOCK_50 
    Info (332119):    -0.833             -20.432 Clock_Divider:inst_clk_div|tmp 
Info (332146): Worst-case hold slack is 0.182
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.182               0.000 Clock_Divider:inst_clk_div|tmp 
    Info (332119):     0.298               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.753 CLOCK_50 
    Info (332119):    -1.000             -53.000 Clock_Divider:inst_clk_div|tmp 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4888 megabytes
    Info: Processing ended: Fri Feb 03 12:31:55 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


