============================================================
  Generated by:           Encounter(R) RTL Compiler v14.10-s022_1
  Generated on:           Jul 25 2021  12:47:02 pm
  Module:                 dsc_serial_mul_synth
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

         Instance           Cells  Cell Area  Net Area  Total Area  Wireload     
---------------------------------------------------------------------------------
dsc_serial_mul_synth          495       1954         0        1954    <none> (D) 
  TOP                         495       1954         0        1954    <none> (D) 
    stoch2bin                 179        807         0         807    <none> (D) 
      inc_add_23_27_1          35        164         0         164    <none> (D) 
    genblk1[4].genblk1.sng     63        229         0         229    <none> (D) 
      ctr                      38        172         0         172    <none> (D) 
    genblk1[3].genblk1.sng     62        227         0         227    <none> (D) 
      ctr                      37        169         0         169    <none> (D) 
    genblk1[2].genblk1.sng     62        227         0         227    <none> (D) 
      ctr                      37        169         0         169    <none> (D) 
    genblk1[1].genblk1.sng     62        227         0         227    <none> (D) 
      ctr                      37        169         0         169    <none> (D) 
    genblk1[0].genblk1.sng     62        227         0         227    <none> (D) 
      ctr                      37        169         0         169    <none> (D) 

 (D) = wireload is default in technology library
