Fitter report for pipeline_risc
Thu Nov 29 18:01:17 2018
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter RAM Summary
 23. |datapath|stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ALTSYNCRAM
 24. Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu Nov 29 18:01:17 2018       ;
; Quartus Prime Version              ; 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Revision Name                      ; pipeline_risc                               ;
; Top-level Entity Name              ; datapath                                    ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE22F17C6                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 703 / 22,320 ( 3 % )                        ;
;     Total combinational functions  ; 585 / 22,320 ( 3 % )                        ;
;     Dedicated logic registers      ; 510 / 22,320 ( 2 % )                        ;
; Total registers                    ; 510                                         ;
; Total pins                         ; 3 / 154 ( 2 % )                             ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 256 / 608,256 ( < 1 % )                     ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; output   ; Incomplete set of assignments ;
; rst      ; Incomplete set of assignments ;
; clk      ; Incomplete set of assignments ;
+----------+-------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1112 ) ; 0.00 % ( 0 / 1112 )        ; 0.00 % ( 0 / 1112 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1112 ) ; 0.00 % ( 0 / 1112 )        ; 0.00 % ( 0 / 1112 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1102 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/ishank/Desktop/pipelined_RISC/output_files/pipeline_risc.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 703 / 22,320 ( 3 % )    ;
;     -- Combinational with no register       ; 193                     ;
;     -- Register only                        ; 118                     ;
;     -- Combinational with a register        ; 392                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 340                     ;
;     -- 3 input functions                    ; 162                     ;
;     -- <=2 input functions                  ; 83                      ;
;     -- Register only                        ; 118                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 524                     ;
;     -- arithmetic mode                      ; 61                      ;
;                                             ;                         ;
; Total registers*                            ; 510 / 23,018 ( 2 % )    ;
;     -- Dedicated logic registers            ; 510 / 22,320 ( 2 % )    ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 50 / 1,395 ( 4 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 3 / 154 ( 2 % )         ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 1                       ;
; M9Ks                                        ; 1 / 66 ( 2 % )          ;
; Total block memory bits                     ; 256 / 608,256 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 608,256 ( 2 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 1 / 20 ( 5 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 1.3% / 1.3% / 1.3%      ;
; Peak interconnect usage (total/H/V)         ; 8.8% / 8.6% / 10.4%     ;
; Maximum fan-out                             ; 511                     ;
; Highest non-global fan-out                  ; 424                     ;
; Total fan-out                               ; 3812                    ;
; Average fan-out                             ; 3.24                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 703 / 22320 ( 3 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 193                 ; 0                              ;
;     -- Register only                        ; 118                 ; 0                              ;
;     -- Combinational with a register        ; 392                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 340                 ; 0                              ;
;     -- 3 input functions                    ; 162                 ; 0                              ;
;     -- <=2 input functions                  ; 83                  ; 0                              ;
;     -- Register only                        ; 118                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 524                 ; 0                              ;
;     -- arithmetic mode                      ; 61                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 510                 ; 0                              ;
;     -- Dedicated logic registers            ; 510 / 22320 ( 2 % ) ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 50 / 1395 ( 4 % )   ; 0 / 1395 ( 0 % )               ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 3                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )     ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 256                 ; 0                              ;
; Total RAM block bits                        ; 9216                ; 0                              ;
; M9K                                         ; 1 / 66 ( 1 % )      ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 1 / 24 ( 4 % )      ; 0 / 24 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 3807                ; 5                              ;
;     -- Registered Connections               ; 1183                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 2                   ; 0                              ;
;     -- Output Ports                         ; 1                   ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                            ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk  ; E1    ; 1        ; 0            ; 16           ; 7            ; 511                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; rst  ; J15   ; 5        ; 53           ; 14           ; 0            ; 424                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; output ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn        ; Use as regular IO        ; rst                     ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1          ; Use as regular IO        ; output                  ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 14 ( 36 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ;
; 3        ; 0 / 25 ( 0 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 20 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 1 / 18 ( 6 % )  ; 2.5V          ; --           ;
; 6        ; 1 / 13 ( 8 % )  ; 2.5V          ; --           ;
; 7        ; 1 / 24 ( 4 % )  ; 2.5V          ; --           ;
; 8        ; 0 / 24 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; output                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; rst                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                           ; Entity Name     ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------+-----------------+--------------+
; |datapath                                    ; 703 (23)    ; 510 (0)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 3    ; 0            ; 193 (7)      ; 118 (0)           ; 392 (28)         ; |datapath                                                                                     ; datapath        ; work         ;
;    |adder16:adder16_1|                       ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 17 (0)           ; |datapath|adder16:adder16_1                                                                   ; adder16         ; work         ;
;       |eightbitadder:a0|                     ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 17 (0)           ; |datapath|adder16:adder16_1|eightbitadder:a0                                                  ; eightbitadder   ; work         ;
;          |fulladder:fa0|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |datapath|adder16:adder16_1|eightbitadder:a0|fulladder:fa0                                    ; fulladder       ; work         ;
;          |fulladder:fa1|                     ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |datapath|adder16:adder16_1|eightbitadder:a0|fulladder:fa1                                    ; fulladder       ; work         ;
;    |control:ctrl|                            ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |datapath|control:ctrl                                                                        ; control         ; work         ;
;    |mux2:m_2x|                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |datapath|mux2:m_2x                                                                           ; mux2            ; work         ;
;    |mux2:m_51|                               ; 48 (48)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 16 (16)          ; |datapath|mux2:m_51                                                                           ; mux2            ; work         ;
;    |reg16:PR0_instr|                         ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |datapath|reg16:PR0_instr                                                                     ; reg16           ; work         ;
;    |reg16:PR0_pc|                            ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |datapath|reg16:PR0_pc                                                                        ; reg16           ; work         ;
;    |reg16:PR1_LS7|                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |datapath|reg16:PR1_LS7                                                                       ; reg16           ; work         ;
;    |reg16:PR1_ctrl|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |datapath|reg16:PR1_ctrl                                                                      ; reg16           ; work         ;
;    |reg16:PR1_instr|                         ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 6 (6)            ; |datapath|reg16:PR1_instr                                                                     ; reg16           ; work         ;
;    |reg16:PR1_pc|                            ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 2 (2)            ; |datapath|reg16:PR1_pc                                                                        ; reg16           ; work         ;
;    |reg16:PR2_LS7|                           ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 7 (7)            ; |datapath|reg16:PR2_LS7                                                                       ; reg16           ; work         ;
;    |reg16:PR2_adderout|                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |datapath|reg16:PR2_adderout                                                                  ; reg16           ; work         ;
;    |reg16:PR2_ctrl|                          ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 9 (9)            ; |datapath|reg16:PR2_ctrl                                                                      ; reg16           ; work         ;
;    |reg16:PR2_d1|                            ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |datapath|reg16:PR2_d1                                                                        ; reg16           ; work         ;
;    |reg16:PR2_lmloop|                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |datapath|reg16:PR2_lmloop                                                                    ; reg16           ; work         ;
;    |reg16:PR2_pc|                            ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 5 (5)            ; |datapath|reg16:PR2_pc                                                                        ; reg16           ; work         ;
;    |reg16:PR3_LS7|                           ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 3 (3)            ; |datapath|reg16:PR3_LS7                                                                       ; reg16           ; work         ;
;    |reg16:PR3_aluout|                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 13 (13)          ; |datapath|reg16:PR3_aluout                                                                    ; reg16           ; work         ;
;    |reg16:PR3_ctrl|                          ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 3 (3)            ; |datapath|reg16:PR3_ctrl                                                                      ; reg16           ; work         ;
;    |reg16:PR3_newd2|                         ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |datapath|reg16:PR3_newd2                                                                     ; reg16           ; work         ;
;    |reg16:PR3_pc|                            ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 13 (13)          ; |datapath|reg16:PR3_pc                                                                        ; reg16           ; work         ;
;    |reg16:PR4_LS7|                           ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |datapath|reg16:PR4_LS7                                                                       ; reg16           ; work         ;
;    |reg16:PR4_aluout|                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 11 (11)          ; |datapath|reg16:PR4_aluout                                                                    ; reg16           ; work         ;
;    |reg16:PR4_ctrl|                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |datapath|reg16:PR4_ctrl                                                                      ; reg16           ; work         ;
;    |reg16:PR4_memdout|                       ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |datapath|reg16:PR4_memdout                                                                   ; reg16           ; work         ;
;    |reg16:PR4_pc|                            ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |datapath|reg16:PR4_pc                                                                        ; reg16           ; work         ;
;    |reg1:carry_flag|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|reg1:carry_flag                                                                     ; reg1            ; work         ;
;    |reg1:zero_flag|                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |datapath|reg1:zero_flag                                                                      ; reg1            ; work         ;
;    |reg3:PR1_pe|                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |datapath|reg3:PR1_pe                                                                         ; reg3            ; work         ;
;    |reg3:PR2_rfa1|                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |datapath|reg3:PR2_rfa1                                                                       ; reg3            ; work         ;
;    |reg3:PR2_rfa2|                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |datapath|reg3:PR2_rfa2                                                                       ; reg3            ; work         ;
;    |reg3:PR2_rfa3|                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |datapath|reg3:PR2_rfa3                                                                       ; reg3            ; work         ;
;    |reg3:PR3_rfa3|                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |datapath|reg3:PR3_rfa3                                                                       ; reg3            ; work         ;
;    |reg3:PR4_rfa3|                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |datapath|reg3:PR4_rfa3                                                                       ; reg3            ; work         ;
;    |reg8:PR0_mux|                            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |datapath|reg8:PR0_mux                                                                        ; reg8            ; work         ;
;    |stage0:stage0_0|                         ; 48 (1)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (1)       ; 0 (0)             ; 29 (0)           ; |datapath|stage0:stage0_0                                                                     ; stage0          ; work         ;
;       |memory:InstrMem|                      ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 5 (5)            ; |datapath|stage0:stage0_0|memory:InstrMem                                                     ; memory          ; work         ;
;       |mux2:M10|                             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |datapath|stage0:stage0_0|mux2:M10                                                            ; mux2            ; work         ;
;       |reg16:PC|                             ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 17 (17)          ; |datapath|stage0:stage0_0|reg16:PC                                                            ; reg16           ; work         ;
;    |stage1:stage1_1|                         ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 4 (0)            ; |datapath|stage1:stage1_1                                                                     ; stage1          ; work         ;
;       |decoder:DE|                           ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |datapath|stage1:stage1_1|decoder:DE                                                          ; decoder         ; work         ;
;       |encoder:PE|                           ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |datapath|stage1:stage1_1|encoder:PE                                                          ; encoder         ; work         ;
;    |stage2:stage2_2|                         ; 170 (0)     ; 128 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 48 (0)            ; 106 (0)          ; |datapath|stage2:stage2_2                                                                     ; stage2          ; work         ;
;       |DH_stall:DH|                          ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |datapath|stage2:stage2_2|DH_stall:DH                                                         ; DH_stall        ; work         ;
;       |mux2:m_20|                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |datapath|stage2:stage2_2|mux2:m_20                                                           ; mux2            ; work         ;
;       |mux2:m_22|                            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |datapath|stage2:stage2_2|mux2:m_22                                                           ; mux2            ; work         ;
;       |mux2:m_23|                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |datapath|stage2:stage2_2|mux2:m_23                                                           ; mux2            ; work         ;
;       |rf:rf_1|                              ; 153 (9)     ; 128 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 48 (0)            ; 96 (0)           ; |datapath|stage2:stage2_2|rf:rf_1                                                             ; rf              ; work         ;
;          |mux2:M1_2|                         ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |datapath|stage2:stage2_2|rf:rf_1|mux2:M1_2                                                   ; mux2            ; work         ;
;          |mux8:M1|                           ; 80 (80)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 80 (80)          ; |datapath|stage2:stage2_2|rf:rf_1|mux8:M1                                                     ; mux8            ; work         ;
;          |reg16:r0|                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |datapath|stage2:stage2_2|rf:rf_1|reg16:r0                                                    ; reg16           ; work         ;
;          |reg16:r1|                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |datapath|stage2:stage2_2|rf:rf_1|reg16:r1                                                    ; reg16           ; work         ;
;          |reg16:r2|                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |datapath|stage2:stage2_2|rf:rf_1|reg16:r2                                                    ; reg16           ; work         ;
;          |reg16:r3|                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |datapath|stage2:stage2_2|rf:rf_1|reg16:r3                                                    ; reg16           ; work         ;
;          |reg16:r4|                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |datapath|stage2:stage2_2|rf:rf_1|reg16:r4                                                    ; reg16           ; work         ;
;          |reg16:r5|                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |datapath|stage2:stage2_2|rf:rf_1|reg16:r5                                                    ; reg16           ; work         ;
;          |reg16:r6|                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |datapath|stage2:stage2_2|rf:rf_1|reg16:r6                                                    ; reg16           ; work         ;
;          |reg16:r7|                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |datapath|stage2:stage2_2|rf:rf_1|reg16:r7                                                    ; reg16           ; work         ;
;    |stage3:stage3_1|                         ; 190 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (0)      ; 0 (0)             ; 82 (0)           ; |datapath|stage3:stage3_1                                                                     ; stage3          ; work         ;
;       |alu:alu_1|                            ; 39 (5)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (5)       ; 0 (0)             ; 14 (0)           ; |datapath|stage3:stage3_1|alu:alu_1                                                           ; alu             ; work         ;
;          |adder16:A|                         ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 2 (0)            ; |datapath|stage3:stage3_1|alu:alu_1|adder16:A                                                 ; adder16         ; work         ;
;             |eightbitadder:a0|               ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 2 (0)            ; |datapath|stage3:stage3_1|alu:alu_1|adder16:A|eightbitadder:a0                                ; eightbitadder   ; work         ;
;                |fulladder:fa0|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |datapath|stage3:stage3_1|alu:alu_1|adder16:A|eightbitadder:a0|fulladder:fa0                  ; fulladder       ; work         ;
;                |fulladder:fa1|               ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 1 (1)            ; |datapath|stage3:stage3_1|alu:alu_1|adder16:A|eightbitadder:a0|fulladder:fa1                  ; fulladder       ; work         ;
;          |mux2:M|                            ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 12 (12)          ; |datapath|stage3:stage3_1|alu:alu_1|mux2:M                                                    ; mux2            ; work         ;
;       |forwarding_unit:forwarding|           ; 102 (102)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 60 (60)          ; |datapath|stage3:stage3_1|forwarding_unit:forwarding                                          ; forwarding_unit ; work         ;
;       |mux2:m_32|                            ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |datapath|stage3:stage3_1|mux2:m_32                                                           ; mux2            ; work         ;
;       |mux2:m_34|                            ; 34 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 8 (8)            ; |datapath|stage3:stage3_1|mux2:m_34                                                           ; mux2            ; work         ;
;    |stage4:stage4_1|                         ; 77 (0)      ; 58 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 11 (0)            ; 64 (0)           ; |datapath|stage4:stage4_1                                                                     ; stage4          ; work         ;
;       |memory:data_mem|                      ; 77 (77)     ; 58 (58)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 11 (11)           ; 64 (64)          ; |datapath|stage4:stage4_1|memory:data_mem                                                     ; memory          ; work         ;
;          |altsyncram:RAM_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |datapath|stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0                                ; altsyncram      ; work         ;
;             |altsyncram_2ih1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |datapath|stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated ; altsyncram_2ih1 ; work         ;
;    |stage5:stage5_1|                         ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |datapath|stage5:stage5_1                                                                     ; stage5          ; work         ;
;       |mux4:m_50|                            ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |datapath|stage5:stage5_1|mux4:m_50                                                           ; mux4            ; work         ;
;    |wrb_edit:ctrl_edit|                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |datapath|wrb_edit:ctrl_edit                                                                  ; wrb_edit        ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+--------+----------+---------------+---------------+-----------------------+-----+------+
; Name   ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------+----------+---------------+---------------+-----------------------+-----+------+
; output ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rst    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+--------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                           ;
+------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                        ; Pad To Core Index ; Setting ;
+------------------------------------------------------------+-------------------+---------+
; rst                                                        ;                   ;         ;
;      - reg16:PR0_instr|Q[12]                               ; 0                 ; 6       ;
;      - reg16:PR0_instr|Q[13]                               ; 0                 ; 6       ;
;      - reg16:PR0_instr|Q[14]                               ; 0                 ; 6       ;
;      - reg16:PR0_instr|Q[15]                               ; 0                 ; 6       ;
;      - reg16:PR2_LS7|Q[7]                                  ; 0                 ; 6       ;
;      - reg16:PR2_LS7|Q[8]                                  ; 0                 ; 6       ;
;      - reg16:PR2_LS7|Q[9]                                  ; 0                 ; 6       ;
;      - reg16:PR2_LS7|Q[10]                                 ; 0                 ; 6       ;
;      - reg16:PR2_LS7|Q[11]                                 ; 0                 ; 6       ;
;      - reg16:PR2_LS7|Q[12]                                 ; 0                 ; 6       ;
;      - reg16:PR2_d1|Q[0]                                   ; 0                 ; 6       ;
;      - reg16:PR2_d1|Q[1]                                   ; 0                 ; 6       ;
;      - reg16:PR2_d1|Q[2]                                   ; 0                 ; 6       ;
;      - reg16:PR2_d1|Q[3]                                   ; 0                 ; 6       ;
;      - reg16:PR2_d1|Q[4]                                   ; 0                 ; 6       ;
;      - reg16:PR2_d1|Q[5]                                   ; 0                 ; 6       ;
;      - reg16:PR2_d1|Q[6]                                   ; 0                 ; 6       ;
;      - reg16:PR2_d1|Q[7]                                   ; 0                 ; 6       ;
;      - reg16:PR2_d1|Q[8]                                   ; 0                 ; 6       ;
;      - reg16:PR2_d1|Q[9]                                   ; 0                 ; 6       ;
;      - reg16:PR2_d1|Q[10]                                  ; 0                 ; 6       ;
;      - reg16:PR2_d1|Q[11]                                  ; 0                 ; 6       ;
;      - reg16:PR2_d1|Q[12]                                  ; 0                 ; 6       ;
;      - reg16:PR2_d1|Q[13]                                  ; 0                 ; 6       ;
;      - reg16:PR2_d1|Q[14]                                  ; 0                 ; 6       ;
;      - reg16:PR2_d1|Q[15]                                  ; 0                 ; 6       ;
;      - reg3:PR2_rfa1|Q[0]                                  ; 0                 ; 6       ;
;      - reg3:PR2_rfa1|Q[1]                                  ; 0                 ; 6       ;
;      - reg3:PR2_rfa1|Q[2]                                  ; 0                 ; 6       ;
;      - reg3:PR2_rfa2|Q[0]                                  ; 0                 ; 6       ;
;      - reg3:PR2_rfa2|Q[1]                                  ; 0                 ; 6       ;
;      - reg3:PR2_rfa2|Q[2]                                  ; 0                 ; 6       ;
;      - reg16:PR3_pc|Q[0]                                   ; 0                 ; 6       ;
;      - reg16:PR3_pc|Q[1]                                   ; 0                 ; 6       ;
;      - reg16:PR3_pc|Q[2]                                   ; 0                 ; 6       ;
;      - reg16:PR3_pc|Q[3]                                   ; 0                 ; 6       ;
;      - reg16:PR3_pc|Q[4]                                   ; 0                 ; 6       ;
;      - reg16:PR3_pc|Q[5]                                   ; 0                 ; 6       ;
;      - reg16:PR3_pc|Q[6]                                   ; 0                 ; 6       ;
;      - reg16:PR3_pc|Q[7]                                   ; 0                 ; 6       ;
;      - reg16:PR3_pc|Q[8]                                   ; 0                 ; 6       ;
;      - reg16:PR3_pc|Q[9]                                   ; 0                 ; 6       ;
;      - reg16:PR3_pc|Q[10]                                  ; 0                 ; 6       ;
;      - reg16:PR3_pc|Q[11]                                  ; 0                 ; 6       ;
;      - reg16:PR3_pc|Q[12]                                  ; 0                 ; 6       ;
;      - reg16:PR3_pc|Q[13]                                  ; 0                 ; 6       ;
;      - reg16:PR3_pc|Q[14]                                  ; 0                 ; 6       ;
;      - reg16:PR3_pc|Q[15]                                  ; 0                 ; 6       ;
;      - reg16:PR3_LS7|Q[7]                                  ; 0                 ; 6       ;
;      - reg16:PR3_LS7|Q[8]                                  ; 0                 ; 6       ;
;      - reg16:PR3_LS7|Q[9]                                  ; 0                 ; 6       ;
;      - reg16:PR3_LS7|Q[10]                                 ; 0                 ; 6       ;
;      - reg16:PR3_LS7|Q[11]                                 ; 0                 ; 6       ;
;      - reg16:PR3_LS7|Q[12]                                 ; 0                 ; 6       ;
;      - reg16:PR3_LS7|Q[13]                                 ; 0                 ; 6       ;
;      - reg16:PR3_LS7|Q[14]                                 ; 0                 ; 6       ;
;      - reg16:PR3_LS7|Q[15]                                 ; 0                 ; 6       ;
;      - reg3:PR3_rfa3|Q[0]                                  ; 0                 ; 6       ;
;      - reg3:PR3_rfa3|Q[1]                                  ; 0                 ; 6       ;
;      - reg3:PR3_rfa3|Q[2]                                  ; 0                 ; 6       ;
;      - reg16:PR3_aluout|Q[0]                               ; 0                 ; 6       ;
;      - reg16:PR3_aluout|Q[1]                               ; 0                 ; 6       ;
;      - reg16:PR3_aluout|Q[2]                               ; 0                 ; 6       ;
;      - reg16:PR3_aluout|Q[3]                               ; 0                 ; 6       ;
;      - reg16:PR3_aluout|Q[4]                               ; 0                 ; 6       ;
;      - reg16:PR3_aluout|Q[5]                               ; 0                 ; 6       ;
;      - reg16:PR3_aluout|Q[6]                               ; 0                 ; 6       ;
;      - reg16:PR3_aluout|Q[7]                               ; 0                 ; 6       ;
;      - reg16:PR3_aluout|Q[8]                               ; 0                 ; 6       ;
;      - reg16:PR3_aluout|Q[9]                               ; 0                 ; 6       ;
;      - reg16:PR3_aluout|Q[10]                              ; 0                 ; 6       ;
;      - reg16:PR3_aluout|Q[11]                              ; 0                 ; 6       ;
;      - reg16:PR3_aluout|Q[12]                              ; 0                 ; 6       ;
;      - reg16:PR3_aluout|Q[13]                              ; 0                 ; 6       ;
;      - reg16:PR3_aluout|Q[14]                              ; 0                 ; 6       ;
;      - reg16:PR3_aluout|Q[15]                              ; 0                 ; 6       ;
;      - reg16:PR4_pc|Q[0]                                   ; 0                 ; 6       ;
;      - reg16:PR4_pc|Q[1]                                   ; 0                 ; 6       ;
;      - reg16:PR4_pc|Q[2]                                   ; 0                 ; 6       ;
;      - reg16:PR4_pc|Q[3]                                   ; 0                 ; 6       ;
;      - reg16:PR4_pc|Q[4]                                   ; 0                 ; 6       ;
;      - reg16:PR4_pc|Q[5]                                   ; 0                 ; 6       ;
;      - reg16:PR4_pc|Q[6]                                   ; 0                 ; 6       ;
;      - reg16:PR4_pc|Q[7]                                   ; 0                 ; 6       ;
;      - reg16:PR4_pc|Q[8]                                   ; 0                 ; 6       ;
;      - reg16:PR4_pc|Q[9]                                   ; 0                 ; 6       ;
;      - reg16:PR4_pc|Q[10]                                  ; 0                 ; 6       ;
;      - reg16:PR4_pc|Q[11]                                  ; 0                 ; 6       ;
;      - reg16:PR4_pc|Q[12]                                  ; 0                 ; 6       ;
;      - reg16:PR4_pc|Q[13]                                  ; 0                 ; 6       ;
;      - reg16:PR4_pc|Q[14]                                  ; 0                 ; 6       ;
;      - reg16:PR4_pc|Q[15]                                  ; 0                 ; 6       ;
;      - reg16:PR4_LS7|Q[7]                                  ; 0                 ; 6       ;
;      - reg16:PR4_LS7|Q[8]                                  ; 0                 ; 6       ;
;      - reg16:PR4_LS7|Q[9]                                  ; 0                 ; 6       ;
;      - reg16:PR4_LS7|Q[10]                                 ; 0                 ; 6       ;
;      - reg16:PR4_LS7|Q[11]                                 ; 0                 ; 6       ;
;      - reg16:PR4_LS7|Q[12]                                 ; 0                 ; 6       ;
;      - reg16:PR4_LS7|Q[13]                                 ; 0                 ; 6       ;
;      - reg16:PR4_LS7|Q[14]                                 ; 0                 ; 6       ;
;      - reg16:PR4_LS7|Q[15]                                 ; 0                 ; 6       ;
;      - reg3:PR4_rfa3|Q[0]                                  ; 0                 ; 6       ;
;      - reg3:PR4_rfa3|Q[1]                                  ; 0                 ; 6       ;
;      - reg3:PR4_rfa3|Q[2]                                  ; 0                 ; 6       ;
;      - reg16:PR4_aluout|Q[0]                               ; 0                 ; 6       ;
;      - reg16:PR4_aluout|Q[1]                               ; 0                 ; 6       ;
;      - reg16:PR4_aluout|Q[2]                               ; 0                 ; 6       ;
;      - reg16:PR4_aluout|Q[3]                               ; 0                 ; 6       ;
;      - reg16:PR4_aluout|Q[4]                               ; 0                 ; 6       ;
;      - reg16:PR4_aluout|Q[5]                               ; 0                 ; 6       ;
;      - reg16:PR4_aluout|Q[6]                               ; 0                 ; 6       ;
;      - reg16:PR4_aluout|Q[7]                               ; 0                 ; 6       ;
;      - reg16:PR4_aluout|Q[8]                               ; 0                 ; 6       ;
;      - reg16:PR4_aluout|Q[9]                               ; 0                 ; 6       ;
;      - reg16:PR4_aluout|Q[10]                              ; 0                 ; 6       ;
;      - reg16:PR4_aluout|Q[11]                              ; 0                 ; 6       ;
;      - reg16:PR4_aluout|Q[12]                              ; 0                 ; 6       ;
;      - reg16:PR4_aluout|Q[13]                              ; 0                 ; 6       ;
;      - reg16:PR4_aluout|Q[14]                              ; 0                 ; 6       ;
;      - reg16:PR4_aluout|Q[15]                              ; 0                 ; 6       ;
;      - reg16:PR4_memdout|Q[0]                              ; 0                 ; 6       ;
;      - reg16:PR4_memdout|Q[1]                              ; 0                 ; 6       ;
;      - reg16:PR4_memdout|Q[2]                              ; 0                 ; 6       ;
;      - reg16:PR4_memdout|Q[3]                              ; 0                 ; 6       ;
;      - reg16:PR4_memdout|Q[4]                              ; 0                 ; 6       ;
;      - reg16:PR4_memdout|Q[5]                              ; 0                 ; 6       ;
;      - reg16:PR4_memdout|Q[6]                              ; 0                 ; 6       ;
;      - reg16:PR4_memdout|Q[7]                              ; 0                 ; 6       ;
;      - reg16:PR4_memdout|Q[8]                              ; 0                 ; 6       ;
;      - reg16:PR4_memdout|Q[9]                              ; 0                 ; 6       ;
;      - reg16:PR4_memdout|Q[10]                             ; 0                 ; 6       ;
;      - reg16:PR4_memdout|Q[11]                             ; 0                 ; 6       ;
;      - reg16:PR4_memdout|Q[12]                             ; 0                 ; 6       ;
;      - reg16:PR4_memdout|Q[13]                             ; 0                 ; 6       ;
;      - reg16:PR4_memdout|Q[14]                             ; 0                 ; 6       ;
;      - reg16:PR4_memdout|Q[15]                             ; 0                 ; 6       ;
;      - reg16:PR2_lmloop|Q[0]                               ; 0                 ; 6       ;
;      - reg16:PR2_lmloop|Q[1]                               ; 0                 ; 6       ;
;      - reg16:PR2_lmloop|Q[2]                               ; 0                 ; 6       ;
;      - reg16:PR2_lmloop|Q[3]                               ; 0                 ; 6       ;
;      - reg16:PR2_lmloop|Q[4]                               ; 0                 ; 6       ;
;      - reg16:PR2_lmloop|Q[11]                              ; 0                 ; 6       ;
;      - reg16:PR2_lmloop|Q[12]                              ; 0                 ; 6       ;
;      - reg16:PR2_lmloop|Q[5]                               ; 0                 ; 6       ;
;      - reg16:PR2_lmloop|Q[6]                               ; 0                 ; 6       ;
;      - reg16:PR2_lmloop|Q[7]                               ; 0                 ; 6       ;
;      - reg16:PR2_lmloop|Q[8]                               ; 0                 ; 6       ;
;      - reg16:PR2_lmloop|Q[9]                               ; 0                 ; 6       ;
;      - reg16:PR2_lmloop|Q[13]                              ; 0                 ; 6       ;
;      - reg16:PR2_lmloop|Q[10]                              ; 0                 ; 6       ;
;      - reg16:PR2_lmloop|Q[14]                              ; 0                 ; 6       ;
;      - reg16:PR2_lmloop|Q[15]                              ; 0                 ; 6       ;
;      - create_bubble5~0                                    ; 0                 ; 6       ;
;      - stage0:stage0_0|reg16:PC|Q[2]                       ; 0                 ; 6       ;
;      - stage0:stage0_0|reg16:PC|Q[1]                       ; 0                 ; 6       ;
;      - stage0:stage0_0|reg16:PC|Q[3]                       ; 0                 ; 6       ;
;      - reg8:PR0_mux|Q[4]                                   ; 0                 ; 6       ;
;      - reg8:PR0_mux|Q[1]                                   ; 0                 ; 6       ;
;      - reg8:PR0_mux|Q[3]                                   ; 0                 ; 6       ;
;      - reg8:PR0_mux|Q[5]                                   ; 0                 ; 6       ;
;      - reg8:PR0_mux|Q[6]                                   ; 0                 ; 6       ;
;      - reg8:PR0_mux|Q[2]                                   ; 0                 ; 6       ;
;      - reg8:PR0_mux|Q[0]                                   ; 0                 ; 6       ;
;      - reg8:PR0_mux|Q[7]                                   ; 0                 ; 6       ;
;      - reg3:PR2_rfa3|Q[1]                                  ; 0                 ; 6       ;
;      - reg3:PR2_rfa3|Q[2]                                  ; 0                 ; 6       ;
;      - reg16:PR1_instr|Q[8]                                ; 0                 ; 6       ;
;      - reg16:PR1_instr|Q[11]                               ; 0                 ; 6       ;
;      - reg16:PR1_instr|Q[7]                                ; 0                 ; 6       ;
;      - reg16:PR1_instr|Q[10]                               ; 0                 ; 6       ;
;      - reg3:PR2_rfa3|Q[0]                                  ; 0                 ; 6       ;
;      - reg16:PR1_instr|Q[6]                                ; 0                 ; 6       ;
;      - reg16:PR1_instr|Q[9]                                ; 0                 ; 6       ;
;      - reg16:PR1_instr|Q[5]                                ; 0                 ; 6       ;
;      - reg3:PR1_pe|Q[2]                                    ; 0                 ; 6       ;
;      - reg16:PR1_instr|Q[4]                                ; 0                 ; 6       ;
;      - reg3:PR1_pe|Q[1]                                    ; 0                 ; 6       ;
;      - reg16:PR1_instr|Q[3]                                ; 0                 ; 6       ;
;      - reg3:PR1_pe|Q[0]                                    ; 0                 ; 6       ;
;      - stage0:stage0_0|reg16:PC|Q[0]                       ; 0                 ; 6       ;
;      - reg1:carry_flag|Q                                   ; 0                 ; 6       ;
;      - reg1:zero_flag|Q                                    ; 0                 ; 6       ;
;      - reg16:PR2_pc|Q[13]                                  ; 0                 ; 6       ;
;      - reg16:PR2_LS7|Q[13]                                 ; 0                 ; 6       ;
;      - stage4:stage4_1|memory:data_mem|RAM~21              ; 0                 ; 6       ;
;      - stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[4] ; 0                 ; 6       ;
;      - stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[2] ; 0                 ; 6       ;
;      - stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[8] ; 0                 ; 6       ;
;      - stage4:stage4_1|memory:data_mem|RAM_rtl_0_bypass[6] ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r5|Q[13]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r6|Q[13]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r4|Q[13]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r7|Q[13]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r2|Q[13]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r1|Q[13]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r0|Q[13]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r3|Q[13]              ; 0                 ; 6       ;
;      - reg16:PR2_pc|Q[12]                                  ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r5|Q[12]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r6|Q[12]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r4|Q[12]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r7|Q[12]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r2|Q[12]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r1|Q[12]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r0|Q[12]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r3|Q[12]              ; 0                 ; 6       ;
;      - reg16:PR2_pc|Q[11]                                  ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r5|Q[11]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r6|Q[11]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r4|Q[11]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r7|Q[11]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r2|Q[11]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r1|Q[11]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r0|Q[11]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r3|Q[11]              ; 0                 ; 6       ;
;      - reg16:PR2_pc|Q[10]                                  ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r5|Q[10]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r6|Q[10]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r4|Q[10]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r7|Q[10]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r2|Q[10]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r1|Q[10]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r0|Q[10]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r3|Q[10]              ; 0                 ; 6       ;
;      - reg16:PR2_pc|Q[9]                                   ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r5|Q[9]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r6|Q[9]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r4|Q[9]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r7|Q[9]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r2|Q[9]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r1|Q[9]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r0|Q[9]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r3|Q[9]               ; 0                 ; 6       ;
;      - reg16:PR2_pc|Q[8]                                   ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r5|Q[8]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r6|Q[8]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r4|Q[8]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r7|Q[8]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r2|Q[8]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r1|Q[8]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r0|Q[8]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r3|Q[8]               ; 0                 ; 6       ;
;      - reg16:PR2_pc|Q[7]                                   ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r5|Q[7]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r6|Q[7]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r4|Q[7]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r7|Q[7]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r2|Q[7]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r1|Q[7]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r0|Q[7]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r3|Q[7]               ; 0                 ; 6       ;
;      - reg16:PR2_pc|Q[6]                                   ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r5|Q[6]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r6|Q[6]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r4|Q[6]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r7|Q[6]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r2|Q[6]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r1|Q[6]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r0|Q[6]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r3|Q[6]               ; 0                 ; 6       ;
;      - reg16:PR2_pc|Q[5]                                   ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r5|Q[5]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r6|Q[5]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r4|Q[5]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r7|Q[5]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r2|Q[5]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r1|Q[5]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r0|Q[5]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r3|Q[5]               ; 0                 ; 6       ;
;      - reg16:PR2_pc|Q[4]                                   ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r5|Q[4]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r6|Q[4]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r4|Q[4]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r7|Q[4]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r2|Q[4]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r1|Q[4]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r0|Q[4]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r3|Q[4]               ; 0                 ; 6       ;
;      - reg16:PR2_pc|Q[3]                                   ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r5|Q[3]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r6|Q[3]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r4|Q[3]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r7|Q[3]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r2|Q[3]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r1|Q[3]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r0|Q[3]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r3|Q[3]               ; 0                 ; 6       ;
;      - reg16:PR2_pc|Q[2]                                   ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r5|Q[2]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r6|Q[2]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r4|Q[2]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r7|Q[2]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r2|Q[2]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r1|Q[2]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r0|Q[2]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r3|Q[2]               ; 0                 ; 6       ;
;      - reg16:PR1_LS7|Q[9]                                  ; 0                 ; 6       ;
;      - reg16:PR2_pc|Q[1]                                   ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r5|Q[1]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r6|Q[1]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r4|Q[1]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r7|Q[1]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r2|Q[1]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r1|Q[1]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r0|Q[1]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r3|Q[1]               ; 0                 ; 6       ;
;      - reg16:PR1_LS7|Q[7]                                  ; 0                 ; 6       ;
;      - reg16:PR2_pc|Q[0]                                   ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r5|Q[0]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r6|Q[0]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r4|Q[0]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r7|Q[0]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r2|Q[0]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r1|Q[0]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r0|Q[0]               ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r3|Q[0]               ; 0                 ; 6       ;
;      - reg16:PR1_LS7|Q[8]                                  ; 0                 ; 6       ;
;      - reg16:PR2_pc|Q[14]                                  ; 0                 ; 6       ;
;      - reg16:PR2_LS7|Q[14]                                 ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r5|Q[14]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r6|Q[14]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r4|Q[14]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r7|Q[14]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r2|Q[14]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r1|Q[14]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r0|Q[14]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r3|Q[14]              ; 0                 ; 6       ;
;      - reg16:PR2_pc|Q[15]                                  ; 0                 ; 6       ;
;      - reg16:PR2_LS7|Q[15]                                 ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r5|Q[15]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r6|Q[15]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r4|Q[15]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r7|Q[15]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r2|Q[15]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r1|Q[15]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r0|Q[15]              ; 0                 ; 6       ;
;      - stage2:stage2_2|rf:rf_1|reg16:r3|Q[15]              ; 0                 ; 6       ;
;      - reg16:PR2_adderout|Q[2]                             ; 0                 ; 6       ;
;      - reg16:PR1_pc|Q[2]                                   ; 0                 ; 6       ;
;      - reg16:PR1_pc|Q[0]                                   ; 0                 ; 6       ;
;      - reg16:PR1_pc|Q[1]                                   ; 0                 ; 6       ;
;      - reg16:PR2_adderout|Q[1]                             ; 0                 ; 6       ;
;      - reg16:PR2_adderout|Q[3]                             ; 0                 ; 6       ;
;      - reg16:PR1_pc|Q[3]                                   ; 0                 ; 6       ;
;      - reg16:PR0_instr|Q[11]                               ; 0                 ; 6       ;
;      - reg16:PR0_instr|Q[7]                                ; 0                 ; 6       ;
;      - reg16:PR0_instr|Q[10]                               ; 0                 ; 6       ;
;      - reg16:PR0_instr|Q[6]                                ; 0                 ; 6       ;
;      - reg16:PR0_instr|Q[9]                                ; 0                 ; 6       ;
;      - reg16:PR0_instr|Q[5]                                ; 0                 ; 6       ;
;      - reg16:PR0_instr|Q[4]                                ; 0                 ; 6       ;
;      - reg16:PR0_instr|Q[3]                                ; 0                 ; 6       ;
;      - reg16:PR2_adderout|Q[0]                             ; 0                 ; 6       ;
;      - reg16:PR1_pc|Q[13]                                  ; 0                 ; 6       ;
;      - reg16:PR3_newd2|Q[13]                               ; 0                 ; 6       ;
;      - reg16:PR1_pc|Q[12]                                  ; 0                 ; 6       ;
;      - reg16:PR3_newd2|Q[12]                               ; 0                 ; 6       ;
;      - reg16:PR1_pc|Q[11]                                  ; 0                 ; 6       ;
;      - reg16:PR3_newd2|Q[11]                               ; 0                 ; 6       ;
;      - reg16:PR1_pc|Q[10]                                  ; 0                 ; 6       ;
;      - reg16:PR3_newd2|Q[10]                               ; 0                 ; 6       ;
;      - reg16:PR1_pc|Q[9]                                   ; 0                 ; 6       ;
;      - reg16:PR3_newd2|Q[9]                                ; 0                 ; 6       ;
;      - reg16:PR1_pc|Q[8]                                   ; 0                 ; 6       ;
;      - reg16:PR3_newd2|Q[8]                                ; 0                 ; 6       ;
;      - reg16:PR1_pc|Q[7]                                   ; 0                 ; 6       ;
;      - reg16:PR3_newd2|Q[7]                                ; 0                 ; 6       ;
;      - reg16:PR1_pc|Q[6]                                   ; 0                 ; 6       ;
;      - reg16:PR3_newd2|Q[6]                                ; 0                 ; 6       ;
;      - reg16:PR1_pc|Q[5]                                   ; 0                 ; 6       ;
;      - reg16:PR3_newd2|Q[5]                                ; 0                 ; 6       ;
;      - reg16:PR1_pc|Q[4]                                   ; 0                 ; 6       ;
;      - reg16:PR3_newd2|Q[4]                                ; 0                 ; 6       ;
;      - reg16:PR3_newd2|Q[3]                                ; 0                 ; 6       ;
;      - reg16:PR3_newd2|Q[2]                                ; 0                 ; 6       ;
;      - reg16:PR0_instr|Q[2]                                ; 0                 ; 6       ;
;      - reg16:PR3_newd2|Q[1]                                ; 0                 ; 6       ;
;      - reg16:PR0_instr|Q[0]                                ; 0                 ; 6       ;
;      - reg16:PR3_newd2|Q[0]                                ; 0                 ; 6       ;
;      - reg16:PR0_instr|Q[1]                                ; 0                 ; 6       ;
;      - reg16:PR1_pc|Q[14]                                  ; 0                 ; 6       ;
;      - reg16:PR3_newd2|Q[14]                               ; 0                 ; 6       ;
;      - reg16:PR1_pc|Q[15]                                  ; 0                 ; 6       ;
;      - reg16:PR3_newd2|Q[15]                               ; 0                 ; 6       ;
;      - reg16:PR0_pc|Q[2]                                   ; 0                 ; 6       ;
;      - reg16:PR0_pc|Q[0]                                   ; 0                 ; 6       ;
;      - reg16:PR0_pc|Q[1]                                   ; 0                 ; 6       ;
;      - reg16:PR0_pc|Q[3]                                   ; 0                 ; 6       ;
;      - reg16:PR0_pc|Q[13]                                  ; 0                 ; 6       ;
;      - reg16:PR0_pc|Q[12]                                  ; 0                 ; 6       ;
;      - reg16:PR0_pc|Q[11]                                  ; 0                 ; 6       ;
;      - reg16:PR0_pc|Q[10]                                  ; 0                 ; 6       ;
;      - reg16:PR0_pc|Q[9]                                   ; 0                 ; 6       ;
;      - reg16:PR0_pc|Q[8]                                   ; 0                 ; 6       ;
;      - reg16:PR0_pc|Q[7]                                   ; 0                 ; 6       ;
;      - reg16:PR0_pc|Q[6]                                   ; 0                 ; 6       ;
;      - reg16:PR0_pc|Q[5]                                   ; 0                 ; 6       ;
;      - reg16:PR0_pc|Q[4]                                   ; 0                 ; 6       ;
;      - reg16:PR0_pc|Q[14]                                  ; 0                 ; 6       ;
;      - reg16:PR0_pc|Q[15]                                  ; 0                 ; 6       ;
;      - stage0:stage0_0|reg16:PC|Q[13]                      ; 0                 ; 6       ;
;      - stage0:stage0_0|reg16:PC|Q[12]                      ; 0                 ; 6       ;
;      - stage0:stage0_0|reg16:PC|Q[11]                      ; 0                 ; 6       ;
;      - stage0:stage0_0|reg16:PC|Q[10]                      ; 0                 ; 6       ;
;      - stage0:stage0_0|reg16:PC|Q[9]                       ; 0                 ; 6       ;
;      - stage0:stage0_0|reg16:PC|Q[8]                       ; 0                 ; 6       ;
;      - stage0:stage0_0|reg16:PC|Q[7]                       ; 0                 ; 6       ;
;      - stage0:stage0_0|reg16:PC|Q[6]                       ; 0                 ; 6       ;
;      - stage0:stage0_0|reg16:PC|Q[5]                       ; 0                 ; 6       ;
;      - stage0:stage0_0|reg16:PC|Q[4]                       ; 0                 ; 6       ;
;      - stage0:stage0_0|reg16:PC|Q[14]                      ; 0                 ; 6       ;
;      - stage0:stage0_0|reg16:PC|Q[15]                      ; 0                 ; 6       ;
;      - reg16:PR2_adderout|Q[13]                            ; 0                 ; 6       ;
;      - reg16:PR2_adderout|Q[12]                            ; 0                 ; 6       ;
;      - reg16:PR2_adderout|Q[11]                            ; 0                 ; 6       ;
;      - reg16:PR2_adderout|Q[10]                            ; 0                 ; 6       ;
;      - reg16:PR2_adderout|Q[9]                             ; 0                 ; 6       ;
;      - reg16:PR2_adderout|Q[8]                             ; 0                 ; 6       ;
;      - reg16:PR2_adderout|Q[7]                             ; 0                 ; 6       ;
;      - reg16:PR2_adderout|Q[6]                             ; 0                 ; 6       ;
;      - reg16:PR2_adderout|Q[5]                             ; 0                 ; 6       ;
;      - reg16:PR2_adderout|Q[4]                             ; 0                 ; 6       ;
;      - reg16:PR2_adderout|Q[14]                            ; 0                 ; 6       ;
;      - reg16:PR2_adderout|Q[15]                            ; 0                 ; 6       ;
; clk                                                        ;                   ;         ;
+------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                     ;
+----------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                   ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                    ; PIN_E1             ; 511     ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; create_bubble2                         ; LCCOMB_X31_Y14_N14 ; 28      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; create_bubble3                         ; LCCOMB_X31_Y16_N6  ; 13      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; create_bubble5~0                       ; LCCOMB_X30_Y15_N2  ; 10      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; pause~3                                ; LCCOMB_X34_Y14_N0  ; 31      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg16:PR2_ctrl|Q[15]                   ; FF_X31_Y16_N29     ; 46      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; reg16:PR3_ctrl|Q[6]                    ; FF_X28_Y18_N15     ; 18      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; rst                                    ; PIN_J15            ; 424     ; Async. clear ; no     ; --                   ; --               ; --                        ;
; stage0:stage0_0|PC_WR                  ; LCCOMB_X35_Y14_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; stage2:stage2_2|DH_stall:DH|kill_bit~4 ; LCCOMB_X31_Y16_N0  ; 46      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; stage2:stage2_2|rf:rf_1|wr0~0          ; LCCOMB_X34_Y15_N10 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; stage2:stage2_2|rf:rf_1|wr1~0          ; LCCOMB_X34_Y15_N24 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; stage2:stage2_2|rf:rf_1|wr2~0          ; LCCOMB_X34_Y15_N2  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; stage2:stage2_2|rf:rf_1|wr3~0          ; LCCOMB_X34_Y15_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; stage2:stage2_2|rf:rf_1|wr4~0          ; LCCOMB_X34_Y15_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; stage2:stage2_2|rf:rf_1|wr5~0          ; LCCOMB_X34_Y15_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; stage2:stage2_2|rf:rf_1|wr6~0          ; LCCOMB_X34_Y15_N18 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; stage2:stage2_2|rf:rf_1|wr7            ; LCCOMB_X32_Y16_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; stage4:stage4_1|memory:data_mem|RAM~73 ; LCCOMB_X29_Y18_N8  ; 2       ; Write enable ; no     ; --                   ; --               ; --                        ;
; stage4:stage4_1|memory:data_mem|RAM~75 ; LCCOMB_X29_Y18_N6  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+----------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk  ; PIN_E1   ; 511     ; 91                                   ; Global Clock         ; GCLK2            ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                           ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 1    ; db/pipeline_risc.ram0_memory_e411fb78.hdl.mif ; M9K_X33_Y15_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |datapath|stage4:stage4_1|memory:data_mem|altsyncram:RAM_rtl_0|altsyncram_2ih1:auto_generated|ALTSYNCRAM                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0110000000000000) (60000) (24576) (6000)    ;(0110000000000001) (60001) (24577) (6001)   ;(0110000000000010) (60002) (24578) (6002)   ;(0110000001010110) (60126) (24662) (6056)   ;(0110000011111111) (60377) (24831) (60FF)   ;(0000000001100001) (141) (97) (61)   ;(0001000101000011) (10503) (4419) (1143)   ;(0001111111111110) (17776) (8190) (1FFE)   ;
;8;(0110111011100001) (67341) (28385) (6EE1)    ;(0110000001111010) (60172) (24698) (607A)   ;(0110011001010110) (63126) (26198) (6656)   ;(0110000011111111) (60377) (24831) (60FF)   ;(0000000000000000) (0) (0) (00)   ;(1010101010101010) (125252) (43690) (AAAA)   ;(0000000000000000) (0) (0) (00)   ;(0110000000000000) (60000) (24576) (6000)   ;


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,201 / 71,559 ( 2 % ) ;
; C16 interconnects     ; 3 / 2,597 ( < 1 % )    ;
; C4 interconnects      ; 648 / 46,848 ( 1 % )   ;
; Direct links          ; 168 / 71,559 ( < 1 % ) ;
; Global clocks         ; 1 / 20 ( 5 % )         ;
; Local interconnects   ; 378 / 24,624 ( 2 % )   ;
; R24 interconnects     ; 6 / 2,496 ( < 1 % )    ;
; R4 interconnects      ; 841 / 62,424 ( 1 % )   ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.06) ; Number of LABs  (Total = 50) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 2                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 3                            ;
; 14                                          ; 3                            ;
; 15                                          ; 4                            ;
; 16                                          ; 31                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.58) ; Number of LABs  (Total = 50) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 43                           ;
; 1 Clock                            ; 49                           ;
; 1 Clock enable                     ; 14                           ;
; 1 Sync. clear                      ; 5                            ;
; 2 Async. clears                    ; 6                            ;
; 2 Clock enables                    ; 12                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 23.10) ; Number of LABs  (Total = 50) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 2                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 4                            ;
; 21                                           ; 2                            ;
; 22                                           ; 2                            ;
; 23                                           ; 0                            ;
; 24                                           ; 3                            ;
; 25                                           ; 7                            ;
; 26                                           ; 8                            ;
; 27                                           ; 3                            ;
; 28                                           ; 3                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 4                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.70) ; Number of LABs  (Total = 50) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 0                            ;
; 2                                                ; 1                            ;
; 3                                                ; 1                            ;
; 4                                                ; 2                            ;
; 5                                                ; 6                            ;
; 6                                                ; 2                            ;
; 7                                                ; 3                            ;
; 8                                                ; 6                            ;
; 9                                                ; 3                            ;
; 10                                               ; 6                            ;
; 11                                               ; 3                            ;
; 12                                               ; 3                            ;
; 13                                               ; 2                            ;
; 14                                               ; 2                            ;
; 15                                               ; 2                            ;
; 16                                               ; 1                            ;
; 17                                               ; 4                            ;
; 18                                               ; 0                            ;
; 19                                               ; 0                            ;
; 20                                               ; 0                            ;
; 21                                               ; 0                            ;
; 22                                               ; 0                            ;
; 23                                               ; 0                            ;
; 24                                               ; 0                            ;
; 25                                               ; 0                            ;
; 26                                               ; 1                            ;
; 27                                               ; 0                            ;
; 28                                               ; 0                            ;
; 29                                               ; 0                            ;
; 30                                               ; 1                            ;
; 31                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 21.58) ; Number of LABs  (Total = 50) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 2                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 2                            ;
; 14                                           ; 7                            ;
; 15                                           ; 4                            ;
; 16                                           ; 0                            ;
; 17                                           ; 2                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 3                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 2                            ;
; 25                                           ; 0                            ;
; 26                                           ; 7                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 3                            ;
; 30                                           ; 1                            ;
; 31                                           ; 4                            ;
; 32                                           ; 0                            ;
; 33                                           ; 1                            ;
; 34                                           ; 0                            ;
; 35                                           ; 1                            ;
; 36                                           ; 1                            ;
; 37                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003 ; IO_000001 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 3         ; 3         ; 0            ; 0            ; 3         ; 3         ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 2            ; 1            ; 0            ; 2            ; 0            ; 0            ; 1            ; 0            ; 3         ; 3         ; 3         ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 3            ; 0         ; 0         ; 3            ; 3            ; 0         ; 0         ; 3            ; 3            ; 3            ; 3            ; 3            ; 2            ; 3            ; 3            ; 3            ; 3            ; 1            ; 2            ; 3            ; 1            ; 3            ; 3            ; 2            ; 3            ; 0         ; 0         ; 0         ; 3            ; 3            ;
; Total Fail         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; output             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE22F17C6 for design "pipeline_risc"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pipeline_risc.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n)) File: /home/ishank/Desktop/pipelined_RISC/datapath.vhd Line: 9
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (11888): Total time spent on timing analysis during the Fitter is 0.55 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 1401 megabytes
    Info: Processing ended: Thu Nov 29 18:01:17 2018
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:11


