# Introduction

Les langages de description matérielle pour la conception logique à pour objectif de  concevoir des circuits en utilisant VHDL et Verilog, 
les méthodes de conception les plus répandues pour la conception FPGA. Il utilise des processus d'apprentissage naturels pour faciliter l'apprentissage des langues. 
Des premiers exemples simples sont présentés, puis les règles de langage et la syntaxe, suivis d'exemples plus complexes, 
et enfin l'utilisation de simulations sur banc d'essai pour vérifier l'exactitude des conceptions. 
Les présentations des cours sont renforcées par de nombreux exemples de problèmes de programmation afin d'acquérir des compétences dans les langues. 
Après avoir terminé ce cours, l'objectif de cette certification à pour but  : une maîtrise fondamentale des deux langues et, plus important encore, 
des connaissances suffisantes pour continuer à apprendre et à acquérir une expertise en Verilog et VHDL .

# Compétence que j'ai acqui
<h3>#Simulating FPGA Designs</h3>
<h3>#Designing Test Benches</h3>
<h3>#Writing code in VHDL and Verilog</h3>

# Certificat


<img align="left" width="1000" height="700" src="../Hardware Description Languages for FPGA Design/0001.jpg">
