TimeQuest Timing Analyzer report for top
Wed Jul 12 10:47:18 2017
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk'
 12. Setup: 'speed_select:speed_select|buad_clk_rx_reg'
 13. Setup: 'speed_select:speed_select|buad_clk_tx_reg'
 14. Setup: 'my_uart_tx:my_uart_tx|tx_complete_reg'
 15. Setup: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 16. Hold: 'speed_select:speed_select|buad_clk_tx_reg'
 17. Hold: 'clk'
 18. Hold: 'speed_select:speed_select|buad_clk_rx_reg'
 19. Hold: 'my_uart_tx:my_uart_tx|tx_complete_reg'
 20. Hold: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 21. Recovery: 'pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start'
 22. Recovery: 'clk'
 23. Recovery: 'speed_select:speed_select|buad_clk_tx_reg'
 24. Recovery: 'my_uart_tx:my_uart_tx|tx_complete_reg'
 25. Recovery: 'rs232_rx'
 26. Recovery: 'speed_select:speed_select|buad_clk_rx_reg'
 27. Removal: 'speed_select:speed_select|buad_clk_rx_reg'
 28. Removal: 'pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start'
 29. Removal: 'speed_select:speed_select|buad_clk_tx_reg'
 30. Removal: 'rs232_rx'
 31. Removal: 'clk'
 32. Removal: 'my_uart_tx:my_uart_tx|tx_complete_reg'
 33. Minimum Pulse Width: 'clk'
 34. Minimum Pulse Width: 'rs232_rx'
 35. Minimum Pulse Width: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 36. Minimum Pulse Width: 'my_uart_tx:my_uart_tx|tx_complete_reg'
 37. Minimum Pulse Width: 'pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start'
 38. Minimum Pulse Width: 'speed_select:speed_select|buad_clk_rx_reg'
 39. Minimum Pulse Width: 'speed_select:speed_select|buad_clk_tx_reg'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Output Enable Times
 47. Minimum Output Enable Times
 48. Output Disable Times
 49. Minimum Output Disable Times
 50. Setup Transfers
 51. Hold Transfers
 52. Recovery Transfers
 53. Removal Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths
 57. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name      ; top                                                ;
; Device Family      ; MAX II                                             ;
; Device Name        ; EPM570T100C5                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Slow Model                                         ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------------------+
; Clock Name                                                               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                      ;
+--------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------------------+
; clk                                                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                                                      ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { my_uart_rx:my_uart_rx|rx_enable_reg }                                      ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { my_uart_tx:my_uart_tx|tx_complete_reg }                                    ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start } ;
; rs232_rx                                                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rs232_rx }                                                                 ;
; speed_select:speed_select|buad_clk_rx_reg                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { speed_select:speed_select|buad_clk_rx_reg }                                ;
; speed_select:speed_select|buad_clk_tx_reg                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { speed_select:speed_select|buad_clk_tx_reg }                                ;
+--------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Fmax Summary                                                                    ;
+------------+-----------------+-------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note ;
+------------+-----------------+-------------------------------------------+------+
; 58.21 MHz  ; 58.21 MHz       ; clk                                       ;      ;
; 84.83 MHz  ; 84.83 MHz       ; speed_select:speed_select|buad_clk_rx_reg ;      ;
; 89.57 MHz  ; 89.57 MHz       ; speed_select:speed_select|buad_clk_tx_reg ;      ;
; 242.72 MHz ; 242.72 MHz      ; my_uart_tx:my_uart_tx|tx_complete_reg     ;      ;
; 438.21 MHz ; 438.21 MHz      ; my_uart_rx:my_uart_rx|rx_enable_reg       ;      ;
+------------+-----------------+-------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------+
; Setup Summary                                                       ;
+-------------------------------------------+---------+---------------+
; Clock                                     ; Slack   ; End Point TNS ;
+-------------------------------------------+---------+---------------+
; clk                                       ; -16.180 ; -2841.251     ;
; speed_select:speed_select|buad_clk_rx_reg ; -5.394  ; -93.371       ;
; speed_select:speed_select|buad_clk_tx_reg ; -5.082  ; -61.976       ;
; my_uart_tx:my_uart_tx|tx_complete_reg     ; -3.120  ; -11.620       ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; -1.282  ; -1.282        ;
+-------------------------------------------+---------+---------------+


+--------------------------------------------------------------------+
; Hold Summary                                                       ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; speed_select:speed_select|buad_clk_tx_reg ; -2.838 ; -2.838        ;
; clk                                       ; -2.159 ; -2.159        ;
; speed_select:speed_select|buad_clk_rx_reg ; -0.037 ; -0.296        ;
; my_uart_tx:my_uart_tx|tx_complete_reg     ; 1.000  ; 0.000         ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; 1.728  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------+
; Recovery Summary                                                                                  ;
+--------------------------------------------------------------------------+--------+---------------+
; Clock                                                                    ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------+--------+---------------+
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; -5.338 ; -5.338        ;
; clk                                                                      ; -5.204 ; -900.583      ;
; speed_select:speed_select|buad_clk_tx_reg                                ; -3.589 ; -17.345       ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; -2.824 ; -11.236       ;
; rs232_rx                                                                 ; -2.424 ; -2.424        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; 1.245  ; 0.000         ;
+--------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------+
; Removal Summary                                                                                   ;
+--------------------------------------------------------------------------+--------+---------------+
; Clock                                                                    ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------+--------+---------------+
; speed_select:speed_select|buad_clk_rx_reg                                ; -1.299 ; -1.299        ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 0.852  ; 0.000         ;
; speed_select:speed_select|buad_clk_tx_reg                                ; 2.498  ; 0.000         ;
; rs232_rx                                                                 ; 2.870  ; 0.000         ;
; clk                                                                      ; 2.982  ; 0.000         ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; 3.240  ; 0.000         ;
+--------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Pulse Width Summary                                                                       ;
+--------------------------------------------------------------------------+--------+---------------+
; Clock                                                                    ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------+--------+---------------+
; clk                                                                      ; -2.289 ; -2.289        ;
; rs232_rx                                                                 ; -2.289 ; -2.289        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; 0.234  ; 0.000         ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; 0.234  ; 0.000         ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 0.234  ; 0.000         ;
; speed_select:speed_select|buad_clk_rx_reg                                ; 0.234  ; 0.000         ;
; speed_select:speed_select|buad_clk_tx_reg                                ; 0.234  ; 0.000         ;
+--------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                             ;
+---------+------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node  ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------+-------------+--------------+-------------+--------------+------------+------------+
; -16.180 ; Rx_cmd[7]  ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 16.847     ;
; -16.062 ; Rx_cmd[9]  ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 16.729     ;
; -15.993 ; Rx_cmd[13] ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 16.660     ;
; -15.889 ; Rx_cmd[12] ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 16.556     ;
; -15.771 ; Rx_cmd[19] ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 16.438     ;
; -15.670 ; Rx_cmd[21] ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 16.337     ;
; -15.468 ; Rx_cmd[7]  ; led~reg0    ; clk          ; clk         ; 1.000        ; 0.000      ; 16.135     ;
; -15.464 ; Rx_cmd[15] ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 16.131     ;
; -15.463 ; Rx_cmd[7]  ; linkSDC     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.130     ;
; -15.453 ; Rx_cmd[7]  ; linkUTW     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.120     ;
; -15.453 ; Rx_cmd[7]  ; linkSPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.120     ;
; -15.391 ; Rx_cmd[10] ; linkUTW     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.058     ;
; -15.391 ; Rx_cmd[10] ; linkSPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.058     ;
; -15.350 ; Rx_cmd[9]  ; led~reg0    ; clk          ; clk         ; 1.000        ; 0.000      ; 16.017     ;
; -15.345 ; Rx_cmd[9]  ; linkSDC     ; clk          ; clk         ; 1.000        ; 0.000      ; 16.012     ;
; -15.340 ; Rx_cmd[3]  ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 16.007     ;
; -15.330 ; Rx_cmd[7]  ; linkSMS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.997     ;
; -15.330 ; Rx_cmd[16] ; linkUTW     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.997     ;
; -15.330 ; Rx_cmd[16] ; linkSPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.997     ;
; -15.327 ; Rx_cmd[5]  ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.994     ;
; -15.281 ; Rx_cmd[13] ; led~reg0    ; clk          ; clk         ; 1.000        ; 0.000      ; 15.948     ;
; -15.276 ; Rx_cmd[13] ; linkSDC     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.943     ;
; -15.268 ; Rx_cmd[10] ; linkSMS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.935     ;
; -15.266 ; Rx_cmd[13] ; linkUTW     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.933     ;
; -15.266 ; Rx_cmd[13] ; linkSPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.933     ;
; -15.207 ; Rx_cmd[16] ; linkSMS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.874     ;
; -15.177 ; Rx_cmd[12] ; led~reg0    ; clk          ; clk         ; 1.000        ; 0.000      ; 15.844     ;
; -15.172 ; Rx_cmd[12] ; linkSDC     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.839     ;
; -15.156 ; Rx_cmd[2]  ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.823     ;
; -15.143 ; Rx_cmd[13] ; linkSMS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.810     ;
; -15.125 ; Rx_cmd[7]  ; linkPPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.792     ;
; -15.106 ; Rx_cmd[16] ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.773     ;
; -15.098 ; Rx_cmd[7]  ; linkPMB     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.765     ;
; -15.096 ; Rx_cmd[10] ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.763     ;
; -15.059 ; Rx_cmd[19] ; led~reg0    ; clk          ; clk         ; 1.000        ; 0.000      ; 15.726     ;
; -15.054 ; Rx_cmd[19] ; linkSDC     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.721     ;
; -15.053 ; Rx_cmd[7]  ; linkGIN     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.720     ;
; -15.046 ; Rx_cmd[23] ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.713     ;
; -15.044 ; Rx_cmd[19] ; linkUTW     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.711     ;
; -15.044 ; Rx_cmd[19] ; linkSPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.711     ;
; -15.039 ; Rx_cmd[7]  ; linkGLO     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.706     ;
; -15.038 ; Rx_cmd[7]  ; linkSBM     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.705     ;
; -15.036 ; Rx_cmd[10] ; linkPMB     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.703     ;
; -15.034 ; Rx_cmd[7]  ; linkFRT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.701     ;
; -15.024 ; Rx_cmd[10] ; led~reg0    ; clk          ; clk         ; 1.000        ; 0.000      ; 15.691     ;
; -15.019 ; Rx_cmd[10] ; linkSDC     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.686     ;
; -15.007 ; Rx_cmd[9]  ; linkPPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.674     ;
; -14.991 ; Rx_cmd[10] ; linkGIN     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.658     ;
; -14.977 ; Rx_cmd[10] ; linkGLO     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.644     ;
; -14.975 ; Rx_cmd[16] ; linkPMB     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.642     ;
; -14.971 ; Rx_cmd[8]  ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.638     ;
; -14.963 ; Rx_cmd[16] ; led~reg0    ; clk          ; clk         ; 1.000        ; 0.000      ; 15.630     ;
; -14.958 ; Rx_cmd[16] ; linkSDC     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.625     ;
; -14.958 ; Rx_cmd[21] ; led~reg0    ; clk          ; clk         ; 1.000        ; 0.000      ; 15.625     ;
; -14.953 ; Rx_cmd[14] ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.620     ;
; -14.953 ; Rx_cmd[21] ; linkSDC     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.620     ;
; -14.943 ; Rx_cmd[21] ; linkUTW     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.610     ;
; -14.943 ; Rx_cmd[21] ; linkSPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.610     ;
; -14.938 ; Rx_cmd[13] ; linkPPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.605     ;
; -14.930 ; Rx_cmd[16] ; linkGIN     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.597     ;
; -14.921 ; Rx_cmd[19] ; linkSMS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.588     ;
; -14.920 ; Rx_cmd[9]  ; linkSBM     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.587     ;
; -14.916 ; Rx_cmd[16] ; linkGLO     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.583     ;
; -14.916 ; Rx_cmd[9]  ; linkFRT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.583     ;
; -14.911 ; Rx_cmd[13] ; linkPMB     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.578     ;
; -14.911 ; Rx_cmd[9]  ; linkUTW     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.578     ;
; -14.911 ; Rx_cmd[9]  ; linkSPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.578     ;
; -14.866 ; Rx_cmd[13] ; linkGIN     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.533     ;
; -14.852 ; Rx_cmd[13] ; linkGLO     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.519     ;
; -14.851 ; Rx_cmd[13] ; linkSBM     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.518     ;
; -14.847 ; Rx_cmd[13] ; linkFRT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.514     ;
; -14.834 ; Rx_cmd[12] ; linkPPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.501     ;
; -14.820 ; Rx_cmd[7]  ; linkSCT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.487     ;
; -14.820 ; Rx_cmd[21] ; linkSMS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.487     ;
; -14.806 ; Rx_cmd[7]  ; linkSSP     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.473     ;
; -14.795 ; Rx_cmd[6]  ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.462     ;
; -14.788 ; Rx_cmd[9]  ; linkSMS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.455     ;
; -14.782 ; Rx_cmd[17] ; linkUTW     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.449     ;
; -14.782 ; Rx_cmd[17] ; linkSPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.449     ;
; -14.758 ; Rx_cmd[10] ; linkSCT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.425     ;
; -14.752 ; Rx_cmd[15] ; led~reg0    ; clk          ; clk         ; 1.000        ; 0.000      ; 15.419     ;
; -14.747 ; Rx_cmd[15] ; linkSDC     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.414     ;
; -14.747 ; Rx_cmd[12] ; linkSBM     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.414     ;
; -14.744 ; Rx_cmd[10] ; linkSSP     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.411     ;
; -14.743 ; Rx_cmd[12] ; linkFRT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.410     ;
; -14.741 ; Rx_cmd[3]  ; linkUTW     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.408     ;
; -14.741 ; Rx_cmd[3]  ; linkSPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.408     ;
; -14.738 ; Rx_cmd[12] ; linkUTW     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.405     ;
; -14.738 ; Rx_cmd[12] ; linkSPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.405     ;
; -14.737 ; Rx_cmd[15] ; linkUTW     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.404     ;
; -14.737 ; Rx_cmd[15] ; linkSPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.404     ;
; -14.716 ; Rx_cmd[19] ; linkPPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.383     ;
; -14.697 ; Rx_cmd[16] ; linkSCT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.364     ;
; -14.691 ; Rx_cmd[7]  ; linkCTM     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.358     ;
; -14.689 ; Rx_cmd[19] ; linkPMB     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.356     ;
; -14.683 ; Rx_cmd[16] ; linkSSP     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.350     ;
; -14.659 ; Rx_cmd[17] ; linkSMS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.326     ;
; -14.650 ; Rx_cmd[0]  ; linkUTW     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.317     ;
; -14.650 ; Rx_cmd[0]  ; linkSPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.317     ;
; -14.644 ; Rx_cmd[19] ; linkGIN     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.311     ;
+---------+------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                                      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -5.394 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.561      ;
; -5.394 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.561      ;
; -5.394 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.561      ;
; -5.394 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.561      ;
; -5.394 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.561      ;
; -5.394 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.561      ;
; -5.394 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.561      ;
; -5.394 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.561      ;
; -5.361 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.528      ;
; -5.361 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.528      ;
; -5.067 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.234      ;
; -5.067 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.234      ;
; -5.067 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.234      ;
; -5.067 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.234      ;
; -5.067 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.234      ;
; -5.067 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.234      ;
; -5.067 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.234      ;
; -5.067 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.234      ;
; -5.056 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.223      ;
; -5.056 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.223      ;
; -5.041 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.208      ;
; -5.041 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.208      ;
; -5.041 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.208      ;
; -5.041 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.208      ;
; -5.041 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.208      ;
; -5.041 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.208      ;
; -5.041 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.208      ;
; -5.041 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.208      ;
; -4.969 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.136      ;
; -4.950 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.117      ;
; -4.947 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.114      ;
; -4.939 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.106      ;
; -4.933 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.100      ;
; -4.908 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.075      ;
; -4.908 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.075      ;
; -4.908 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.075      ;
; -4.908 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.075      ;
; -4.908 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.075      ;
; -4.908 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.075      ;
; -4.908 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.075      ;
; -4.908 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.075      ;
; -4.746 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.913      ;
; -4.746 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.913      ;
; -4.734 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.901      ;
; -4.635 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.802      ;
; -4.616 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.783      ;
; -4.515 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.682      ;
; -4.515 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.682      ;
; -4.477 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.644      ;
; -4.428 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.595      ;
; -4.334 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.501      ;
; -4.326 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.493      ;
; -4.206 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.373      ;
; -4.206 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.373      ;
; -4.103 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.270      ;
; -4.101 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.268      ;
; -4.082 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.249      ;
; -3.893 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.060      ;
; -3.885 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.052      ;
; -3.697 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.864      ;
; -3.693 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.860      ;
; -3.540 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.707      ;
; -3.532 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.699      ;
; -3.524 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.691      ;
; -3.484 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.651      ;
; -3.366 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.533      ;
; -3.239 ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.906      ;
; -3.107 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.274      ;
; -3.044 ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.711      ;
; -2.548 ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.215      ;
; -2.531 ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.198      ;
; -2.521 ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.188      ;
; -2.425 ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.092      ;
; -2.386 ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.053      ;
; -2.364 ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.031      ;
; -2.231 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 2.398      ;
; -2.209 ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.876      ;
; -2.204 ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.871      ;
; -2.185 ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.852      ;
; -2.167 ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.834      ;
; -1.975 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.642      ;
; -1.967 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.634      ;
; -1.963 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.630      ;
; -1.872 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.539      ;
; -1.872 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.539      ;
; -1.864 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.531      ;
; -1.863 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.530      ;
; -1.783 ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.450      ;
; -1.777 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.444      ;
; -1.776 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.443      ;
; -1.765 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.432      ;
; -1.708 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.375      ;
; -1.705 ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.372      ;
; -1.690 ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.357      ;
; -1.682 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.349      ;
; -1.681 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.348      ;
; -1.670 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.337      ;
; -1.554 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.221      ;
; -1.471 ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.138      ;
; -1.463 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 4.655      ; 6.285      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'speed_select:speed_select|buad_clk_tx_reg'                                                                                                                                                                                                                ;
+--------+---------------------------------------------------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -5.082 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.249      ;
; -5.075 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.242      ;
; -5.075 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.242      ;
; -5.075 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.242      ;
; -5.075 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.242      ;
; -5.075 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.242      ;
; -5.072 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.239      ;
; -5.052 ; my_uart_tx:my_uart_tx|tx_data_reg[0]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 5.719      ;
; -4.987 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.154      ;
; -4.987 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.154      ;
; -4.987 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.154      ;
; -4.987 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.154      ;
; -4.987 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.154      ;
; -4.984 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.151      ;
; -4.812 ; my_uart_tx:my_uart_tx|tx_data_reg[5]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 5.479      ;
; -4.763 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.930      ;
; -4.748 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.915      ;
; -4.748 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.915      ;
; -4.748 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.915      ;
; -4.748 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.915      ;
; -4.748 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.915      ;
; -4.745 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.912      ;
; -4.725 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.892      ;
; -4.554 ; my_uart_tx:my_uart_tx|tx_data_reg[6]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 5.221      ;
; -4.469 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.636      ;
; -4.469 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.636      ;
; -4.469 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.636      ;
; -4.469 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.636      ;
; -4.469 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.636      ;
; -4.466 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.633      ;
; -4.454 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.621      ;
; -4.376 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.543      ;
; -4.375 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.542      ;
; -4.106 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.273      ;
; -4.003 ; my_uart_tx:my_uart_tx|tx_data_reg[2]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 4.670      ;
; -3.981 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.148      ;
; -3.964 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.131      ;
; -3.964 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.131      ;
; -3.876 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.043      ;
; -3.876 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.043      ;
; -3.739 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 3.906      ;
; -3.637 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 3.804      ;
; -3.637 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 3.804      ;
; -3.477 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 3.644      ;
; -3.434 ; my_uart_tx:my_uart_tx|tx_data_reg[1]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 4.101      ;
; -3.358 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 3.525      ;
; -3.358 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 3.525      ;
; -2.797 ; my_uart_tx:my_uart_tx|tx_data_reg[4]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 3.464      ;
; -2.682 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 2.849      ;
; -2.547 ; my_uart_tx:my_uart_tx|tx_data_reg[7]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 3.214      ;
; -2.361 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 3.028      ;
; -2.361 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 3.028      ;
; -2.352 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[1]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 3.019      ;
; -2.345 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 3.012      ;
; -2.292 ; my_uart_tx:my_uart_tx|tx_data_reg[3]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.959      ;
; -2.172 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.839      ;
; -2.161 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.828      ;
; -2.161 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.828      ;
; -1.904 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.571      ;
; -1.903 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.570      ;
; -1.894 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.561      ;
; -1.893 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[1]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.560      ;
; -1.567 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.234      ;
; -1.566 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.233      ;
; -1.553 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[1]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.220      ;
; -1.544 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[4]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.014      ; 2.725      ;
; -1.541 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.208      ;
; -0.898 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[0]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.014      ; 2.079      ;
; -0.836 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[3]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.014      ; 2.017      ;
; -0.825 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[1]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.014      ; 2.006      ;
; -0.443 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[7]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.014      ; 1.624      ;
; -0.436 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[6]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.014      ; 1.617      ;
; -0.427 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[5]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.014      ; 1.608      ;
; -0.426 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[2]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.014      ; 1.607      ;
; 2.784  ; my_uart_tx:my_uart_tx|tx_complete_reg                                           ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg     ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 4.695      ; 2.454      ;
; 3.284  ; my_uart_tx:my_uart_tx|tx_complete_reg                                           ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg     ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 4.695      ; 2.454      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'my_uart_tx:my_uart_tx|tx_complete_reg'                                                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                   ; To Node                                                                     ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -3.120 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 3.787      ;
; -3.036 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 3.703      ;
; -3.021 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 3.688      ;
; -2.740 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 3.407      ;
; -2.709 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 3.376      ;
; -2.443 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 3.110      ;
; -2.266 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.571      ; 4.004      ;
; -2.090 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.757      ;
; -2.057 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.724      ;
; -2.047 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.714      ;
; -1.803 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.470      ;
; -1.772 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.439      ;
; -1.757 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.424      ;
; -1.687 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.354      ;
; -1.210 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.571      ; 2.948      ;
; -0.558 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.571      ; 2.296      ;
; -0.554 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.571      ; 2.292      ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                                       ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -1.282 ; flag_reg  ; flag_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; 1.000        ; 0.000      ; 1.949      ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'speed_select:speed_select|buad_clk_tx_reg'                                                                                                                                                                                                                 ;
+--------+---------------------------------------------------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -2.838 ; my_uart_tx:my_uart_tx|tx_complete_reg                                           ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg     ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 4.695      ; 2.454      ;
; -2.338 ; my_uart_tx:my_uart_tx|tx_complete_reg                                           ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg     ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 4.695      ; 2.454      ;
; 0.872  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[2]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.014      ; 1.607      ;
; 0.873  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[5]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.014      ; 1.608      ;
; 0.882  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[6]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.014      ; 1.617      ;
; 0.889  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[7]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.014      ; 1.624      ;
; 1.271  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[1]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.014      ; 2.006      ;
; 1.282  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[3]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.014      ; 2.017      ;
; 1.344  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[0]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.014      ; 2.079      ;
; 1.987  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.208      ;
; 1.990  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[4]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.014      ; 2.725      ;
; 1.999  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[1]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.220      ;
; 2.012  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.233      ;
; 2.013  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.234      ;
; 2.339  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[1]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.560      ;
; 2.340  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.561      ;
; 2.349  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.570      ;
; 2.350  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.571      ;
; 2.607  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.828      ;
; 2.607  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.828      ;
; 2.618  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.839      ;
; 2.738  ; my_uart_tx:my_uart_tx|tx_data_reg[3]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.959      ;
; 2.791  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 3.012      ;
; 2.798  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[1]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 3.019      ;
; 2.807  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 3.028      ;
; 2.807  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 3.028      ;
; 2.993  ; my_uart_tx:my_uart_tx|tx_data_reg[7]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 3.214      ;
; 3.128  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 2.849      ;
; 3.243  ; my_uart_tx:my_uart_tx|tx_data_reg[4]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 3.464      ;
; 3.804  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 3.525      ;
; 3.804  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 3.525      ;
; 3.880  ; my_uart_tx:my_uart_tx|tx_data_reg[1]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 4.101      ;
; 3.923  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 3.644      ;
; 3.924  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 3.645      ;
; 4.083  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 3.804      ;
; 4.083  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 3.804      ;
; 4.175  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 3.896      ;
; 4.185  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 3.906      ;
; 4.322  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.043      ;
; 4.322  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.043      ;
; 4.410  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.131      ;
; 4.410  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.131      ;
; 4.427  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.148      ;
; 4.449  ; my_uart_tx:my_uart_tx|tx_data_reg[2]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 4.670      ;
; 4.750  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.471      ;
; 4.821  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.542      ;
; 4.822  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.543      ;
; 4.900  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.621      ;
; 4.912  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.633      ;
; 4.915  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.636      ;
; 4.915  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.636      ;
; 4.915  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.636      ;
; 4.915  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.636      ;
; 4.915  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.636      ;
; 5.000  ; my_uart_tx:my_uart_tx|tx_data_reg[6]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 5.221      ;
; 5.171  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.892      ;
; 5.191  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.912      ;
; 5.194  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.915      ;
; 5.194  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.915      ;
; 5.194  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.915      ;
; 5.194  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.915      ;
; 5.194  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.915      ;
; 5.258  ; my_uart_tx:my_uart_tx|tx_data_reg[5]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 5.479      ;
; 5.430  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.151      ;
; 5.433  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.154      ;
; 5.433  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.154      ;
; 5.433  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.154      ;
; 5.433  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.154      ;
; 5.433  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.154      ;
; 5.498  ; my_uart_tx:my_uart_tx|tx_data_reg[0]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 5.719      ;
; 5.518  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.239      ;
; 5.521  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.242      ;
; 5.521  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.242      ;
; 5.521  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.242      ;
; 5.521  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.242      ;
; 5.521  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.242      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                      ; To Node                                                                        ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.159 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; clk         ; 0.000        ; 3.681      ; 2.119      ;
; -1.659 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; clk         ; -0.500       ; 3.681      ; 2.119      ;
; 1.655  ; Buff_temp[1]                                                                   ; Buff_temp[9]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.876      ;
; 1.667  ; Buff_temp[23]                                                                  ; Buff_temp[23]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.888      ;
; 1.669  ; Buff_temp[11]                                                                  ; Buff_temp[11]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.890      ;
; 1.670  ; Buff_temp[11]                                                                  ; Buff_temp[19]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.891      ;
; 1.674  ; Buff_temp[13]                                                                  ; Buff_temp[13]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.895      ;
; 1.678  ; Buff_temp[21]                                                                  ; Rx_cmd[21]                                                                     ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.899      ;
; 1.678  ; Buff_temp[21]                                                                  ; Buff_temp[21]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.899      ;
; 1.749  ; Current.WAIT                                                                   ; Buff_temp[4]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.970      ;
; 1.751  ; Current.WAIT                                                                   ; Buff_temp[17]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.972      ;
; 1.907  ; linkSSP                                                                        ; linkSSP                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.128      ;
; 1.917  ; linkPPI                                                                        ; linkPPI                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.138      ;
; 1.918  ; linkSMS                                                                        ; linkSMS                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.139      ;
; 1.927  ; Current.SAVE                                                                   ; Current.WAIT                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.148      ;
; 1.934  ; Buff_temp[9]                                                                   ; Buff_temp[9]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.155      ;
; 1.941  ; Buff_temp[5]                                                                   ; Buff_temp[5]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.162      ;
; 1.943  ; Buff_temp[9]                                                                   ; Buff_temp[17]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.164      ;
; 1.954  ; Buff_temp[12]                                                                  ; Buff_temp[20]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.175      ;
; 1.956  ; Buff_temp[5]                                                                   ; Buff_temp[13]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.177      ;
; 2.067  ; speed_select:speed_select|cnt_tx[12]                                           ; speed_select:speed_select|cnt_tx[12]                                           ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.288      ;
; 2.084  ; Buff_temp[8]                                                                   ; Buff_temp[8]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.305      ;
; 2.085  ; speed_select:speed_select|cnt_rx[12]                                           ; speed_select:speed_select|cnt_rx[12]                                           ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.306      ;
; 2.091  ; Buff_temp[8]                                                                   ; Buff_temp[16]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.312      ;
; 2.092  ; Current.IDLE                                                                   ; Current.WAIT                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.313      ;
; 2.095  ; Current.IDLE                                                                   ; Current.SAVE                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.316      ;
; 2.107  ; speed_select:speed_select|cnt_tx[5]                                            ; speed_select:speed_select|cnt_tx[5]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.108  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[5]  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[5]  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.329      ;
; 2.109  ; pwm_capture:pwm_capture_instance|neg_counter[0]                                ; pwm_capture:pwm_capture_instance|dutycyclecounter[0]                           ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.330      ;
; 2.116  ; speed_select:speed_select|cnt_tx[6]                                            ; speed_select:speed_select|cnt_tx[6]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116  ; speed_select:speed_select|cnt_rx[6]                                            ; speed_select:speed_select|cnt_rx[6]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[8]  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[8]  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116  ; pwm_capture:pwm_capture_instance|counter[16]                                   ; pwm_capture:pwm_capture_instance|counter[16]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116  ; pwm_capture:pwm_capture_instance|counter[6]                                    ; pwm_capture:pwm_capture_instance|counter[6]                                    ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.117  ; linkCTP                                                                        ; linkCTP                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; Buff_temp[19]                                                                  ; Buff_temp[19]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; linkGLO                                                                        ; linkGLO                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; linkPMB                                                                        ; linkPMB                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[9]  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[9]  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[10] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[10] ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[15] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[15] ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; pwm_capture:pwm_capture_instance|counter[23]                                   ; pwm_capture:pwm_capture_instance|counter[23]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; pwm_capture:pwm_capture_instance|counter[13]                                   ; pwm_capture:pwm_capture_instance|counter[13]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.125  ; pwm_capture:pwm_capture_instance|counter[26]                                   ; pwm_capture:pwm_capture_instance|counter[26]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.346      ;
; 2.126  ; Buff_temp[10]                                                                  ; Buff_temp[10]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; Buff_temp[18]                                                                  ; Buff_temp[18]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[0]  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[0]  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[17]                                   ; pwm_capture:pwm_capture_instance|counter[17]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[25]                                   ; pwm_capture:pwm_capture_instance|counter[25]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[15]                                   ; pwm_capture:pwm_capture_instance|counter[15]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[8]                                    ; pwm_capture:pwm_capture_instance|counter[8]                                    ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[7]                                    ; pwm_capture:pwm_capture_instance|counter[7]                                    ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[28]                                   ; pwm_capture:pwm_capture_instance|counter[28]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[18]                                   ; pwm_capture:pwm_capture_instance|counter[18]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.127  ; linkCSV                                                                        ; linkCSV                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.348      ;
; 2.131  ; capture_rst                                                                    ; capture_rst                                                                    ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.352      ;
; 2.134  ; linkUTW                                                                        ; linkUTW                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.355      ;
; 2.134  ; speed_select:speed_select|cnt_tx[7]                                            ; speed_select:speed_select|cnt_tx[7]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.355      ;
; 2.134  ; speed_select:speed_select|cnt_tx[3]                                            ; speed_select:speed_select|cnt_tx[3]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.355      ;
; 2.134  ; pwm_capture:pwm_capture_instance|counter[3]                                    ; pwm_capture:pwm_capture_instance|counter[3]                                    ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.355      ;
; 2.135  ; Buff_temp[6]                                                                   ; Buff_temp[6]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.356      ;
; 2.135  ; speed_select:speed_select|cnt_tx[8]                                            ; speed_select:speed_select|cnt_tx[8]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.356      ;
; 2.135  ; speed_select:speed_select|cnt_rx[8]                                            ; speed_select:speed_select|cnt_rx[8]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.356      ;
; 2.135  ; speed_select:speed_select|cnt_rx[5]                                            ; speed_select:speed_select|cnt_rx[5]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.356      ;
; 2.135  ; speed_select:speed_select|cnt_rx[3]                                            ; speed_select:speed_select|cnt_rx[3]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.356      ;
; 2.135  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[7]  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[7]  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.356      ;
; 2.135  ; pwm_capture:pwm_capture_instance|counter[5]                                    ; pwm_capture:pwm_capture_instance|counter[5]                                    ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.356      ;
; 2.136  ; Buff_temp[7]                                                                   ; Buff_temp[7]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.357      ;
; 2.136  ; pwm_capture:pwm_capture_instance|counter[27]                                   ; pwm_capture:pwm_capture_instance|counter[27]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.357      ;
; 2.140  ; Buff_temp[6]                                                                   ; Buff_temp[14]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.361      ;
; 2.142  ; Buff_temp[7]                                                                   ; Buff_temp[15]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.363      ;
; 2.145  ; Buff_temp[3]                                                                   ; Buff_temp[3]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.366      ;
; 2.146  ; Buff_temp[3]                                                                   ; Buff_temp[11]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.367      ;
; 2.151  ; speed_select:speed_select|cnt_rx[7]                                            ; speed_select:speed_select|cnt_rx[7]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.372      ;
; 2.153  ; Buff_temp[13]                                                                  ; Buff_temp[21]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.374      ;
; 2.210  ; Current.WAIT                                                                   ; Buff_temp[9]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.431      ;
; 2.212  ; Buff_temp[15]                                                                  ; Buff_temp[15]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.433      ;
; 2.212  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[11] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[11] ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.433      ;
; 2.221  ; linkSDC                                                                        ; linkSDC                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; speed_select:speed_select|cnt_tx[11]                                           ; speed_select:speed_select|cnt_tx[11]                                           ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; speed_select:speed_select|cnt_rx[11]                                           ; speed_select:speed_select|cnt_rx[11]                                           ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[6]  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[6]  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[1]  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[1]  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; pwm_capture:pwm_capture_instance|counter[9]                                    ; pwm_capture:pwm_capture_instance|counter[9]                                    ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; pwm_capture:pwm_capture_instance|counter[24]                                   ; pwm_capture:pwm_capture_instance|counter[24]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; pwm_capture:pwm_capture_instance|counter[31]                                   ; pwm_capture:pwm_capture_instance|counter[31]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; pwm_capture:pwm_capture_instance|counter[14]                                   ; pwm_capture:pwm_capture_instance|counter[14]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; pwm_capture:pwm_capture_instance|counter[19]                                   ; pwm_capture:pwm_capture_instance|counter[19]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; pwm_capture:pwm_capture_instance|counter[29]                                   ; pwm_capture:pwm_capture_instance|counter[29]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.222  ; Current.WAIT                                                                   ; Buff_temp[1]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.443      ;
; 2.222  ; speed_select:speed_select|cnt_tx[10]                                           ; speed_select:speed_select|cnt_tx[10]                                           ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.443      ;
; 2.222  ; speed_select:speed_select|cnt_tx[4]                                            ; speed_select:speed_select|cnt_tx[4]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.443      ;
; 2.222  ; speed_select:speed_select|cnt_rx[10]                                           ; speed_select:speed_select|cnt_rx[10]                                           ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.443      ;
; 2.222  ; pwm_capture:pwm_capture_instance|counter[30]                                   ; pwm_capture:pwm_capture_instance|counter[30]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.443      ;
; 2.230  ; linkSCT                                                                        ; linkSCT                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.451      ;
; 2.230  ; speed_select:speed_select|cnt_tx[9]                                            ; speed_select:speed_select|cnt_tx[9]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.451      ;
; 2.230  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[3]  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[3]  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.451      ;
; 2.230  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[13] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[13] ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.451      ;
; 2.230  ; pwm_capture:pwm_capture_instance|counter[11]                                   ; pwm_capture:pwm_capture_instance|counter[11]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.451      ;
; 2.230  ; pwm_capture:pwm_capture_instance|counter[21]                                   ; pwm_capture:pwm_capture_instance|counter[21]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.451      ;
+--------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                                       ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -0.037 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.655      ; 5.215      ;
; -0.037 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.655      ; 5.215      ;
; -0.037 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.655      ; 5.215      ;
; -0.037 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.655      ; 5.215      ;
; -0.037 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.655      ; 5.215      ;
; -0.037 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.655      ; 5.215      ;
; -0.037 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.655      ; 5.215      ;
; -0.037 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.655      ; 5.215      ;
; 0.463  ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.655      ; 5.215      ;
; 0.463  ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.655      ; 5.215      ;
; 0.463  ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.655      ; 5.215      ;
; 0.463  ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.655      ; 5.215      ;
; 0.463  ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.655      ; 5.215      ;
; 0.463  ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.655      ; 5.215      ;
; 0.463  ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.655      ; 5.215      ;
; 0.463  ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.655      ; 5.215      ;
; 0.966  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.655      ; 5.842      ;
; 0.974  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.655      ; 5.850      ;
; 0.976  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.655      ; 5.852      ;
; 0.983  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.655      ; 5.859      ;
; 0.986  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.655      ; 5.862      ;
; 1.214  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.655      ; 6.090      ;
; 1.357  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.655      ; 6.233      ;
; 1.409  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.655      ; 6.285      ;
; 1.466  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.655      ; 5.842      ;
; 1.474  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.655      ; 5.850      ;
; 1.476  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.655      ; 5.852      ;
; 1.483  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.655      ; 5.859      ;
; 1.486  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.655      ; 5.862      ;
; 1.714  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.655      ; 6.090      ;
; 1.739  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 1.960      ;
; 1.857  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.655      ; 6.233      ;
; 1.909  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.655      ; 6.285      ;
; 1.917  ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.138      ;
; 2.000  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.221      ;
; 2.116  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.337      ;
; 2.127  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.348      ;
; 2.128  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.349      ;
; 2.136  ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.357      ;
; 2.151  ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.372      ;
; 2.154  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.375      ;
; 2.211  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.432      ;
; 2.222  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.443      ;
; 2.223  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.444      ;
; 2.229  ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.450      ;
; 2.309  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.530      ;
; 2.310  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.531      ;
; 2.318  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.539      ;
; 2.318  ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.539      ;
; 2.409  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.630      ;
; 2.413  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.634      ;
; 2.421  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.642      ;
; 2.613  ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.834      ;
; 2.631  ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.852      ;
; 2.650  ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.871      ;
; 2.655  ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.876      ;
; 2.677  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.398      ;
; 2.810  ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.031      ;
; 2.832  ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.053      ;
; 2.847  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.568      ;
; 2.871  ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.092      ;
; 2.922  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.643      ;
; 2.967  ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.188      ;
; 2.977  ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.198      ;
; 2.994  ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.215      ;
; 3.115  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.836      ;
; 3.128  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.849      ;
; 3.168  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.889      ;
; 3.490  ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.711      ;
; 3.553  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.274      ;
; 3.685  ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.906      ;
; 3.812  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.533      ;
; 3.930  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.651      ;
; 3.970  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.691      ;
; 3.973  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.694      ;
; 3.978  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.699      ;
; 3.985  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.706      ;
; 3.986  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.707      ;
; 4.139  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.860      ;
; 4.141  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.862      ;
; 4.142  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.863      ;
; 4.143  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.864      ;
; 4.156  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.877      ;
; 4.159  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.880      ;
; 4.315  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.036      ;
; 4.331  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.052      ;
; 4.338  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.059      ;
; 4.339  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.060      ;
; 4.377  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.098      ;
; 4.385  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.106      ;
; 4.511  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.232      ;
; 4.528  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.249      ;
; 4.549  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.270      ;
; 4.561  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.282      ;
; 4.820  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.541      ;
; 4.871  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.592      ;
; 4.907  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.628      ;
; 5.081  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.802      ;
; 5.112  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.833      ;
; 5.354  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 5.075      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'my_uart_tx:my_uart_tx|tx_complete_reg'                                                                                                                                                                                                                                              ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                   ; To Node                                                                     ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 1.000 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.571      ; 2.292      ;
; 1.004 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.571      ; 2.296      ;
; 1.656 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.571      ; 2.948      ;
; 2.133 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.354      ;
; 2.203 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.424      ;
; 2.218 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.439      ;
; 2.249 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.470      ;
; 2.493 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.714      ;
; 2.503 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.724      ;
; 2.536 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.757      ;
; 2.712 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.571      ; 4.004      ;
; 2.889 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 3.110      ;
; 3.155 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 3.376      ;
; 3.186 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 3.407      ;
; 3.467 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 3.688      ;
; 3.482 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 3.703      ;
; 3.566 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 3.787      ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                                       ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 1.728 ; flag_reg  ; flag_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; 0.000        ; 0.000      ; 1.949      ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start'                                                                                                                                                             ;
+--------+---------------------------------------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                             ; Launch Clock                          ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; -5.338 ; capture_rst                           ; my_uart_tx:my_uart_tx|tx_enable_reg ; clk                                   ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 1.000        ; -0.657     ; 5.348      ;
; -0.906 ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_enable_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 0.500        ; 3.024      ; 4.473      ;
; -0.406 ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_enable_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 1.000        ; 3.024      ; 4.473      ;
+--------+---------------------------------------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'clk'                                                                                                                                                             ;
+--------+-------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.204 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[8]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.871      ;
; -5.204 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[14]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.871      ;
; -5.204 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[10]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.871      ;
; -5.204 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[31]                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.871      ;
; -5.204 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[30]                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.871      ;
; -5.204 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[27]                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.871      ;
; -5.204 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[28]                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.871      ;
; -5.204 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[26]                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.871      ;
; -5.204 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[29]                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.871      ;
; -5.029 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.696      ;
; -5.029 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.696      ;
; -5.029 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.696      ;
; -5.029 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.696      ;
; -5.029 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.696      ;
; -5.029 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.696      ;
; -5.029 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.696      ;
; -5.029 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.696      ;
; -4.519 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[17]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.186      ;
; -4.519 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[1]                            ; clk          ; clk         ; 1.000        ; 0.000      ; 5.186      ;
; -4.519 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[25]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.186      ;
; -4.519 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[24]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.186      ;
; -4.519 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[7]                            ; clk          ; clk         ; 1.000        ; 0.000      ; 5.186      ;
; -4.519 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[6]                            ; clk          ; clk         ; 1.000        ; 0.000      ; 5.186      ;
; -4.519 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[30]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.186      ;
; -4.519 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[27]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.186      ;
; -4.519 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[28]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.186      ;
; -4.519 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[26]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.186      ;
; -4.512 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.179      ;
; -4.512 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.179      ;
; -4.512 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.179      ;
; -4.512 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.179      ;
; -4.512 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.179      ;
; -4.512 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.179      ;
; -4.512 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.179      ;
; -4.512 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.179      ;
; -4.512 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[15]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.179      ;
; -4.512 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[2]                            ; clk          ; clk         ; 1.000        ; 0.000      ; 5.179      ;
; -4.510 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[1]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.177      ;
; -4.510 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[0]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.177      ;
; -4.510 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[15]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.177      ;
; -4.510 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[11]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.177      ;
; -4.510 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[3]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.177      ;
; -4.510 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[15]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.177      ;
; -4.510 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[11]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.177      ;
; -4.510 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[3]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.177      ;
; -4.510 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[10]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.177      ;
; -4.510 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[2]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.177      ;
; -4.507 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[9]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.174      ;
; -4.507 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[6]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.174      ;
; -4.507 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[27]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.174      ;
; -4.507 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[12]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.174      ;
; -4.507 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[2]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.174      ;
; -4.507 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[21]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.174      ;
; -4.507 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[8]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.174      ;
; -4.507 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[6]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.174      ;
; -4.507 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[27]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.174      ;
; -4.507 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[12]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.174      ;
; -4.495 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[7]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.162      ;
; -4.495 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[31]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.162      ;
; -4.489 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter_flag                          ; clk          ; clk         ; 1.000        ; 0.000      ; 5.156      ;
; -4.489 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_capture:pos_capture_instance|btn2         ; clk          ; clk         ; 1.000        ; 0.000      ; 5.156      ;
; -4.472 ; capture_rst ; pwm_capture:pwm_capture_instance|ready                                         ; clk          ; clk         ; 1.000        ; 0.000      ; 5.139      ;
; -4.456 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[1]                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 5.123      ;
; -4.456 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[0]                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 5.123      ;
; -4.456 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[5]                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 5.123      ;
; -4.456 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[3]                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 5.123      ;
; -4.456 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[4]                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 5.123      ;
; -4.456 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[2]                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 5.123      ;
; -4.440 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[9]                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 5.107      ;
; -4.440 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[15]                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.107      ;
; -4.440 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[8]                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 5.107      ;
; -4.440 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[7]                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 5.107      ;
; -4.440 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[10]                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.107      ;
; -4.440 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[14]                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.107      ;
; -4.440 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[6]                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 5.107      ;
; -4.440 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[11]                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.107      ;
; -4.440 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[12]                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.107      ;
; -4.440 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[13]                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.107      ;
; -4.437 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[17]                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.104      ;
; -4.437 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[25]                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.104      ;
; -4.437 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[16]                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.104      ;
; -4.437 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[20]                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.104      ;
; -4.437 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[24]                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.104      ;
; -4.437 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[23]                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.104      ;
; -4.437 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[22]                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.104      ;
; -4.437 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[19]                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.104      ;
; -4.437 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[18]                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.104      ;
; -4.437 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[21]                                   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.104      ;
; -4.337 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter_flag                              ; clk          ; clk         ; 1.000        ; 0.000      ; 5.004      ;
; -4.337 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[25]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.004      ;
; -4.337 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[16]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.004      ;
; -4.337 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[24]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.004      ;
; -4.337 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[26]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.004      ;
; -4.337 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[25]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.004      ;
; -4.337 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[24]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.004      ;
; -4.337 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[31]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.004      ;
; -4.337 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[14]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.004      ;
; -4.337 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[26]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 5.004      ;
; -4.315 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[4]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.982      ;
; -4.284 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[1]                                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.951      ;
+--------+-------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'speed_select:speed_select|buad_clk_tx_reg'                                                                                                                                                                                                ;
+--------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock                                                             ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -3.589 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_complete_reg ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.014      ; 4.770      ;
; -2.800 ; capture_rst                         ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.014      ; 3.981      ;
; -2.739 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[2]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 1.014      ; 4.420      ;
; -2.739 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[3]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 1.014      ; 4.420      ;
; -2.739 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[1]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 1.014      ; 4.420      ;
; -2.739 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[0]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 1.014      ; 4.420      ;
; -2.052 ; my_uart_tx:my_uart_tx|tx_enable_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.671      ; 3.890      ;
+--------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'my_uart_tx:my_uart_tx|tx_complete_reg'                                                                                                                                                  ;
+--------+-------------+-----------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                                                                     ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; -2.824 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.571      ; 4.562      ;
; -2.824 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.571      ; 4.562      ;
; -2.794 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.571      ; 4.532      ;
; -2.794 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.571      ; 4.532      ;
+--------+-------------+-----------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'rs232_rx'                                                                                                                                                                    ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                             ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -2.424 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx    ; 1.000        ; 0.430      ; 3.521      ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                          ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                               ; Launch Clock                        ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; 1.245 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 4.655      ; 3.953      ;
; 1.745 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 4.655      ; 3.953      ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                            ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock                        ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.299 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 4.655      ; 3.953      ;
; -0.799 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 4.655      ; 3.953      ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start'                                                                                                                                                             ;
+-------+---------------------------------------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                             ; Launch Clock                          ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; 0.852 ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_enable_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 0.000        ; 3.024      ; 4.473      ;
; 1.352 ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_enable_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; -0.500       ; 3.024      ; 4.473      ;
; 5.784 ; capture_rst                           ; my_uart_tx:my_uart_tx|tx_enable_reg ; clk                                   ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 0.000        ; -0.657     ; 5.348      ;
+-------+---------------------------------------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'speed_select:speed_select|buad_clk_tx_reg'                                                                                                                                                                                                ;
+-------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                               ; Launch Clock                                                             ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 2.498 ; my_uart_tx:my_uart_tx|tx_enable_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.671      ; 3.890      ;
; 3.185 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[2]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 1.014      ; 4.420      ;
; 3.185 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[3]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 1.014      ; 4.420      ;
; 3.185 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[1]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 1.014      ; 4.420      ;
; 3.185 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[0]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 1.014      ; 4.420      ;
; 3.246 ; capture_rst                         ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.014      ; 3.981      ;
; 4.035 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_complete_reg ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.014      ; 4.770      ;
+-------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'rs232_rx'                                                                                                                                                                    ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                             ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; 2.870 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx    ; 0.000        ; 0.430      ; 3.521      ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'clk'                                                                                                                                                       ;
+-------+-------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.982 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[9]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.203      ;
; 2.982 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[0]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.203      ;
; 2.982 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[31]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.203      ;
; 2.982 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[22]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.203      ;
; 2.982 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[19]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.203      ;
; 2.982 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[4]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.203      ;
; 2.982 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[13]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.203      ;
; 2.982 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[5]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.203      ;
; 2.982 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[29]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.203      ;
; 4.087 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.308      ;
; 4.087 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.308      ;
; 4.087 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.308      ;
; 4.087 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.308      ;
; 4.087 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.308      ;
; 4.087 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.308      ;
; 4.087 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[16]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.308      ;
; 4.087 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.308      ;
; 4.087 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[7]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.308      ;
; 4.087 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[21]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.308      ;
; 4.092 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[17]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.313      ;
; 4.092 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[25]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.313      ;
; 4.092 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[16]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.313      ;
; 4.092 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[24]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.313      ;
; 4.092 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[23]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.313      ;
; 4.092 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[22]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.313      ;
; 4.092 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[19]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.313      ;
; 4.092 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[20]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.313      ;
; 4.092 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[18]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.313      ;
; 4.092 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[21]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.313      ;
; 4.182 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[31]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.403      ;
; 4.182 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[30]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.403      ;
; 4.182 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[27]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.403      ;
; 4.182 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[28]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.403      ;
; 4.182 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[26]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.403      ;
; 4.182 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[29]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.403      ;
; 4.182 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[23]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.403      ;
; 4.182 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[12]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.403      ;
; 4.182 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[10]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.403      ;
; 4.182 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[18]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.403      ;
; 4.185 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter_flag                        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.406      ;
; 4.185 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[5]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.406      ;
; 4.185 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[18]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.406      ;
; 4.185 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[18]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.406      ;
; 4.185 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[5]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.406      ;
; 4.188 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[9]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.409      ;
; 4.188 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.409      ;
; 4.188 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[15]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.409      ;
; 4.188 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[7]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.409      ;
; 4.188 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[14]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.409      ;
; 4.188 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[6]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.409      ;
; 4.188 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[11]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.409      ;
; 4.188 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.409      ;
; 4.188 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[10]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.409      ;
; 4.188 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[13]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.409      ;
; 4.206 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[17]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.427      ;
; 4.206 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[25]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.427      ;
; 4.206 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[16]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.427      ;
; 4.206 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[24]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.427      ;
; 4.206 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[23]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.427      ;
; 4.206 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[23]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.427      ;
; 4.206 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[22]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.427      ;
; 4.206 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[22]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.427      ;
; 4.206 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[30]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.427      ;
; 4.206 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[19]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.427      ;
; 4.206 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[20]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.427      ;
; 4.206 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[28]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.427      ;
; 4.206 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[18]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.427      ;
; 4.206 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[21]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.427      ;
; 4.206 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[29]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.427      ;
; 4.206 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[23]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.427      ;
; 4.206 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[22]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.427      ;
; 4.206 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[30]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.427      ;
; 4.206 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[28]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.427      ;
; 4.206 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[29]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.427      ;
; 4.302 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[17]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.523      ;
; 4.302 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[20]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.523      ;
; 4.302 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[19]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.523      ;
; 4.302 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[13]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.523      ;
; 4.302 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[17]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.523      ;
; 4.302 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[9]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.523      ;
; 4.302 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[19]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.523      ;
; 4.302 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[20]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.523      ;
; 4.302 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[4]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.523      ;
; 4.302 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[13]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.523      ;
; 4.337 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; clk          ; clk         ; 0.000        ; 0.000      ; 4.558      ;
; 4.673 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[31]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.894      ;
; 4.673 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[30]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.894      ;
; 4.673 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[27]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.894      ;
; 4.673 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[28]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.894      ;
; 4.673 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[26]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.894      ;
; 4.673 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[29]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.894      ;
; 4.673 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_capture:neg_capture_instance|btn1   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.894      ;
; 4.673 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_capture:neg_capture_instance|btn2   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.894      ;
; 4.673 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_capture:pos_capture_instance|btn1   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.894      ;
; 4.707 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.928      ;
; 4.707 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.928      ;
; 4.707 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[15]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.928      ;
; 4.707 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.928      ;
; 4.707 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[14]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.928      ;
; 4.707 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 4.928      ;
+-------+-------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'my_uart_tx:my_uart_tx|tx_complete_reg'                                                                                                                                                  ;
+-------+-------------+-----------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                                                                     ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-----------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 3.240 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.571      ; 4.532      ;
; 3.240 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.571      ; 4.532      ;
; 3.270 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.571      ; 4.562      ;
; 3.270 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.571      ; 4.562      ;
+-------+-------------+-----------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+-------+------------+---------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; clk   ; Rise       ; clk           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[0]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[0]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[10] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[10] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[11] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[11] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[12] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[12] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[13] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[13] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[14] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[14] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[15] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[15] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[16] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[16] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[17] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[17] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[18] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[18] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[19] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[19] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[1]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[1]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[20] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[20] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[21] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[21] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[22] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[22] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[23] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[23] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[2]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[2]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[3]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[3]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[4]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[4]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[5]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[5]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[6]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[6]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[7]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[7]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[8]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[8]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[9]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[9]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.IDLE  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.IDLE  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.S1    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.S1    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.SAVE  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.SAVE  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.WAIT  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.WAIT  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Flag_temp     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Flag_temp     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[0]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[0]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[10]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[10]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[11]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[11]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[12]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[12]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[13]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[13]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[14]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[14]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[15]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[15]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[16]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[16]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[17]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[17]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[18]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[18]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[19]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[19]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[1]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[1]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[20]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[20]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[21]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[21]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[22]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[22]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[23]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[23]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[2]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[2]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[3]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[3]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[4]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[4]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[5]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[5]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[6]     ;
+--------+--------------+----------------+------------------+-------+------------+---------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'rs232_rx'                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; rs232_rx ; Rise       ; rs232_rx                            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; rs232_rx ; Fall       ; my_uart_rx:my_uart_rx|rx_enable_reg ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; rs232_rx ; Fall       ; my_uart_rx:my_uart_rx|rx_enable_reg ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs232_rx ; Rise       ; my_uart_rx|rx_enable_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs232_rx ; Rise       ; my_uart_rx|rx_enable_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs232_rx ; Rise       ; rs232_rx|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs232_rx ; Rise       ; rs232_rx|combout                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                    ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Fall       ; flag_reg                        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Fall       ; flag_reg                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; flag_reg|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; flag_reg|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; my_uart_rx|rx_enable_reg|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; my_uart_rx|rx_enable_reg|regout ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'my_uart_tx:my_uart_tx|tx_complete_reg'                                                                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                                                      ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; my_uart_tx|tx_complete_reg|regout                                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; my_uart_tx|tx_complete_reg|regout                                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_count[0]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_count[0]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_count[1]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_count[1]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_count[2]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_count[2]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_end|clk                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_end|clk                         ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start'                                                                                                             ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Rise       ; my_uart_tx:my_uart_tx|tx_enable_reg                      ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Rise       ; my_uart_tx:my_uart_tx|tx_enable_reg                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Rise       ; my_uart_tx|tx_enable_reg|clk                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Rise       ; my_uart_tx|tx_enable_reg|clk                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_start|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_start|regout ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                          ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_complete_reg ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_complete_reg ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[0] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[0] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[1] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[1] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[2] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[2] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[3] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[3] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[4] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[4] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[5] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[5] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[6] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[6] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[7] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[7] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_complete_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_complete_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[0]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[0]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[1]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[1]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[2]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[2]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[3]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[3]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[3]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[3]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[4]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[4]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[5]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[5]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[6]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[6]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[7]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[7]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[0]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[0]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[1]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[1]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[2]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[2]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[3]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[3]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[4]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[4]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[5]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[5]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[6]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[6]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[7]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[7]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; speed_select|buad_clk_rx_reg|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; speed_select|buad_clk_rx_reg|regout   ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'speed_select:speed_select|buad_clk_tx_reg'                                                                                          ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_complete_reg ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_complete_reg ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|uart_tx_reg     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|uart_tx_reg     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_complete_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_complete_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[0]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[0]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[1]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[1]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[2]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[2]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[3]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[3]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[3]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[3]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[4]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[4]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[5]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[5]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[6]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[6]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[7]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[7]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|uart_tx_reg|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|uart_tx_reg|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|uart_tx_reg~en|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|uart_tx_reg~en|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; speed_select|buad_clk_tx_reg|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; speed_select|buad_clk_tx_reg|regout   ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                    ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; BusD[*]   ; clk                                       ; 5.486 ; 5.486 ; Rise       ; clk                                       ;
;  BusD[71] ; clk                                       ; 5.486 ; 5.486 ; Rise       ; clk                                       ;
; rst_n     ; clk                                       ; 6.287 ; 6.287 ; Rise       ; clk                                       ;
; rs232_rx  ; speed_select:speed_select|buad_clk_rx_reg ; 1.963 ; 1.963 ; Fall       ; speed_select:speed_select|buad_clk_rx_reg ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                       ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; BusD[*]   ; clk                                       ; -4.022 ; -4.022 ; Rise       ; clk                                       ;
;  BusD[71] ; clk                                       ; -4.022 ; -4.022 ; Rise       ; clk                                       ;
; rst_n     ; clk                                       ; -5.733 ; -5.733 ; Rise       ; clk                                       ;
; rs232_rx  ; speed_select:speed_select|buad_clk_rx_reg ; -0.966 ; -0.966 ; Fall       ; speed_select:speed_select|buad_clk_rx_reg ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                            ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; BusA[*]   ; clk                                       ; 21.442 ; 21.442 ; Rise       ; clk                                       ;
;  BusA[2]  ; clk                                       ; 17.125 ; 17.125 ; Rise       ; clk                                       ;
;  BusA[3]  ; clk                                       ; 21.442 ; 21.442 ; Rise       ; clk                                       ;
;  BusA[4]  ; clk                                       ; 20.400 ; 20.400 ; Rise       ; clk                                       ;
;  BusA[5]  ; clk                                       ; 15.538 ; 15.538 ; Rise       ; clk                                       ;
;  BusA[8]  ; clk                                       ; 19.663 ; 19.663 ; Rise       ; clk                                       ;
; BusB[*]   ; clk                                       ; 20.355 ; 20.355 ; Rise       ; clk                                       ;
;  BusB[14] ; clk                                       ; 14.270 ; 14.270 ; Rise       ; clk                                       ;
;  BusB[15] ; clk                                       ; 20.355 ; 20.355 ; Rise       ; clk                                       ;
; BusC[*]   ; clk                                       ; 15.593 ; 15.593 ; Rise       ; clk                                       ;
;  BusC[53] ; clk                                       ; 15.593 ; 15.593 ; Rise       ; clk                                       ;
; BusE[*]   ; clk                                       ; 19.416 ; 19.416 ; Rise       ; clk                                       ;
;  BusE[87] ; clk                                       ; 19.416 ; 19.416 ; Rise       ; clk                                       ;
; led       ; clk                                       ; 10.638 ; 10.638 ; Rise       ; clk                                       ;
; BusA[*]   ; speed_select:speed_select|buad_clk_tx_reg ; 9.937  ; 9.937  ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
;  BusA[7]  ; speed_select:speed_select|buad_clk_tx_reg ; 9.937  ; 9.937  ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                    ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; BusA[*]   ; clk                                       ; 10.980 ; 10.980 ; Rise       ; clk                                       ;
;  BusA[2]  ; clk                                       ; 14.409 ; 14.409 ; Rise       ; clk                                       ;
;  BusA[3]  ; clk                                       ; 10.980 ; 10.980 ; Rise       ; clk                                       ;
;  BusA[4]  ; clk                                       ; 14.481 ; 14.481 ; Rise       ; clk                                       ;
;  BusA[5]  ; clk                                       ; 11.825 ; 11.825 ; Rise       ; clk                                       ;
;  BusA[8]  ; clk                                       ; 14.071 ; 14.071 ; Rise       ; clk                                       ;
; BusB[*]   ; clk                                       ; 10.557 ; 10.557 ; Rise       ; clk                                       ;
;  BusB[14] ; clk                                       ; 10.557 ; 10.557 ; Rise       ; clk                                       ;
;  BusB[15] ; clk                                       ; 14.763 ; 14.763 ; Rise       ; clk                                       ;
; BusC[*]   ; clk                                       ; 13.434 ; 13.434 ; Rise       ; clk                                       ;
;  BusC[53] ; clk                                       ; 13.434 ; 13.434 ; Rise       ; clk                                       ;
; BusE[*]   ; clk                                       ; 14.653 ; 14.653 ; Rise       ; clk                                       ;
;  BusE[87] ; clk                                       ; 14.653 ; 14.653 ; Rise       ; clk                                       ;
; led       ; clk                                       ; 10.638 ; 10.638 ; Rise       ; clk                                       ;
; BusA[*]   ; speed_select:speed_select|buad_clk_tx_reg ; 9.937  ; 9.937  ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
;  BusA[7]  ; speed_select:speed_select|buad_clk_tx_reg ; 9.937  ; 9.937  ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; BusB[16]   ; BusA[2]     ; 9.913  ;    ;    ; 9.913  ;
; BusB[16]   ; BusA[3]     ; 22.194 ;    ;    ; 22.194 ;
; BusB[16]   ; BusA[4]     ; 21.152 ;    ;    ; 21.152 ;
; BusB[16]   ; BusC[52]    ; 12.707 ;    ;    ; 12.707 ;
; BusB[18]   ; BusE[87]    ; 11.542 ;    ;    ; 11.542 ;
; BusB[19]   ; BusE[85]    ; 13.121 ;    ;    ; 13.121 ;
; BusB[20]   ; BusE[83]    ; 8.971  ;    ;    ; 8.971  ;
; BusB[21]   ; BusE[91]    ; 8.507  ;    ;    ; 8.507  ;
; BusC[50]   ; BusA[3]     ; 14.943 ;    ;    ; 14.943 ;
; BusC[50]   ; BusA[4]     ; 13.901 ;    ;    ; 13.901 ;
; BusC[53]   ; BusC[54]    ; 6.439  ;    ;    ; 6.439  ;
; BusC[54]   ; BusE[87]    ; 13.838 ;    ;    ; 13.838 ;
; BusC[56]   ; BusA[8]     ; 16.518 ;    ;    ; 16.518 ;
; BusC[56]   ; BusB[15]    ; 17.210 ;    ;    ; 17.210 ;
; BusD[71]   ; BusA[8]     ; 13.209 ;    ;    ; 13.209 ;
; BusD[71]   ; BusB[15]    ; 13.901 ;    ;    ; 13.901 ;
; BusE[83]   ; BusA[5]     ; 12.296 ;    ;    ; 12.296 ;
; BusE[83]   ; BusB[20]    ; 9.763  ;    ;    ; 9.763  ;
; BusE[85]   ; BusB[19]    ; 9.124  ;    ;    ; 9.124  ;
; BusE[85]   ; BusC[53]    ; 13.640 ;    ;    ; 13.640 ;
; BusE[87]   ; BusB[18]    ; 8.476  ;    ;    ; 8.476  ;
; BusE[91]   ; BusB[14]    ; 10.530 ;    ;    ; 10.530 ;
; BusE[91]   ; BusB[21]    ; 9.562  ;    ;    ; 9.562  ;
; BusE[95]   ; BusA[8]     ; 14.547 ;    ;    ; 14.547 ;
; BusE[95]   ; BusB[15]    ; 15.239 ;    ;    ; 15.239 ;
; BusE[95]   ; BusB[17]    ; 8.473  ;    ;    ; 8.473  ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; BusB[16]   ; BusA[2]     ; 9.913  ;    ;    ; 9.913  ;
; BusB[16]   ; BusA[3]     ; 8.815  ;    ;    ; 8.815  ;
; BusB[16]   ; BusA[4]     ; 21.152 ;    ;    ; 21.152 ;
; BusB[16]   ; BusC[52]    ; 12.707 ;    ;    ; 12.707 ;
; BusB[18]   ; BusE[87]    ; 11.542 ;    ;    ; 11.542 ;
; BusB[19]   ; BusE[85]    ; 13.121 ;    ;    ; 13.121 ;
; BusB[20]   ; BusE[83]    ; 8.971  ;    ;    ; 8.971  ;
; BusB[21]   ; BusE[91]    ; 8.507  ;    ;    ; 8.507  ;
; BusC[50]   ; BusA[3]     ; 14.943 ;    ;    ; 14.943 ;
; BusC[50]   ; BusA[4]     ; 13.901 ;    ;    ; 13.901 ;
; BusC[53]   ; BusC[54]    ; 6.439  ;    ;    ; 6.439  ;
; BusC[54]   ; BusE[87]    ; 13.838 ;    ;    ; 13.838 ;
; BusC[56]   ; BusA[8]     ; 16.518 ;    ;    ; 16.518 ;
; BusC[56]   ; BusB[15]    ; 17.210 ;    ;    ; 17.210 ;
; BusD[71]   ; BusA[8]     ; 13.209 ;    ;    ; 13.209 ;
; BusD[71]   ; BusB[15]    ; 13.901 ;    ;    ; 13.901 ;
; BusE[83]   ; BusA[5]     ; 12.296 ;    ;    ; 12.296 ;
; BusE[83]   ; BusB[20]    ; 9.763  ;    ;    ; 9.763  ;
; BusE[85]   ; BusB[19]    ; 9.124  ;    ;    ; 9.124  ;
; BusE[85]   ; BusC[53]    ; 13.640 ;    ;    ; 13.640 ;
; BusE[87]   ; BusB[18]    ; 8.476  ;    ;    ; 8.476  ;
; BusE[91]   ; BusB[14]    ; 10.530 ;    ;    ; 10.530 ;
; BusE[91]   ; BusB[21]    ; 9.562  ;    ;    ; 9.562  ;
; BusE[95]   ; BusA[8]     ; 14.547 ;    ;    ; 14.547 ;
; BusE[95]   ; BusB[15]    ; 15.239 ;    ;    ; 15.239 ;
; BusE[95]   ; BusB[17]    ; 8.473  ;    ;    ; 8.473  ;
+------------+-------------+--------+----+----+--------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                            ;
+-----------+-------------------------------------------+--------+------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+------+------------+-------------------------------------------+
; BusA[*]   ; clk                                       ; 13.304 ;      ; Rise       ; clk                                       ;
;  BusA[2]  ; clk                                       ; 16.507 ;      ; Rise       ; clk                                       ;
;  BusA[3]  ; clk                                       ; 16.507 ;      ; Rise       ; clk                                       ;
;  BusA[4]  ; clk                                       ; 14.599 ;      ; Rise       ; clk                                       ;
;  BusA[5]  ; clk                                       ; 15.006 ;      ; Rise       ; clk                                       ;
;  BusA[7]  ; clk                                       ; 13.304 ;      ; Rise       ; clk                                       ;
;  BusA[8]  ; clk                                       ; 16.681 ;      ; Rise       ; clk                                       ;
; BusB[*]   ; clk                                       ; 9.100  ;      ; Rise       ; clk                                       ;
;  BusB[14] ; clk                                       ; 14.400 ;      ; Rise       ; clk                                       ;
;  BusB[15] ; clk                                       ; 16.294 ;      ; Rise       ; clk                                       ;
;  BusB[17] ; clk                                       ; 9.100  ;      ; Rise       ; clk                                       ;
;  BusB[18] ; clk                                       ; 11.188 ;      ; Rise       ; clk                                       ;
;  BusB[19] ; clk                                       ; 9.691  ;      ; Rise       ; clk                                       ;
;  BusB[20] ; clk                                       ; 9.673  ;      ; Rise       ; clk                                       ;
;  BusB[21] ; clk                                       ; 9.673  ;      ; Rise       ; clk                                       ;
; BusC[*]   ; clk                                       ; 7.537  ;      ; Rise       ; clk                                       ;
;  BusC[52] ; clk                                       ; 7.937  ;      ; Rise       ; clk                                       ;
;  BusC[53] ; clk                                       ; 18.512 ;      ; Rise       ; clk                                       ;
;  BusC[54] ; clk                                       ; 7.537  ;      ; Rise       ; clk                                       ;
; BusE[*]   ; clk                                       ; 9.230  ;      ; Rise       ; clk                                       ;
;  BusE[83] ; clk                                       ; 9.230  ;      ; Rise       ; clk                                       ;
;  BusE[85] ; clk                                       ; 9.230  ;      ; Rise       ; clk                                       ;
;  BusE[87] ; clk                                       ; 15.991 ;      ; Rise       ; clk                                       ;
;  BusE[91] ; clk                                       ; 9.884  ;      ; Rise       ; clk                                       ;
; BusA[*]   ; speed_select:speed_select|buad_clk_tx_reg ; 10.641 ;      ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
;  BusA[7]  ; speed_select:speed_select|buad_clk_tx_reg ; 10.641 ;      ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
+-----------+-------------------------------------------+--------+------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                    ;
+-----------+-------------------------------------------+--------+------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+------+------------+-------------------------------------------+
; BusA[*]   ; clk                                       ; 10.936 ;      ; Rise       ; clk                                       ;
;  BusA[2]  ; clk                                       ; 12.605 ;      ; Rise       ; clk                                       ;
;  BusA[3]  ; clk                                       ; 10.936 ;      ; Rise       ; clk                                       ;
;  BusA[4]  ; clk                                       ; 11.883 ;      ; Rise       ; clk                                       ;
;  BusA[5]  ; clk                                       ; 11.287 ;      ; Rise       ; clk                                       ;
;  BusA[7]  ; clk                                       ; 13.304 ;      ; Rise       ; clk                                       ;
;  BusA[8]  ; clk                                       ; 12.358 ;      ; Rise       ; clk                                       ;
; BusB[*]   ; clk                                       ; 9.100  ;      ; Rise       ; clk                                       ;
;  BusB[14] ; clk                                       ; 10.681 ;      ; Rise       ; clk                                       ;
;  BusB[15] ; clk                                       ; 11.971 ;      ; Rise       ; clk                                       ;
;  BusB[17] ; clk                                       ; 9.100  ;      ; Rise       ; clk                                       ;
;  BusB[18] ; clk                                       ; 11.188 ;      ; Rise       ; clk                                       ;
;  BusB[19] ; clk                                       ; 9.691  ;      ; Rise       ; clk                                       ;
;  BusB[20] ; clk                                       ; 9.673  ;      ; Rise       ; clk                                       ;
;  BusB[21] ; clk                                       ; 9.673  ;      ; Rise       ; clk                                       ;
; BusC[*]   ; clk                                       ; 7.537  ;      ; Rise       ; clk                                       ;
;  BusC[52] ; clk                                       ; 7.937  ;      ; Rise       ; clk                                       ;
;  BusC[53] ; clk                                       ; 14.793 ;      ; Rise       ; clk                                       ;
;  BusC[54] ; clk                                       ; 7.537  ;      ; Rise       ; clk                                       ;
; BusE[*]   ; clk                                       ; 9.230  ;      ; Rise       ; clk                                       ;
;  BusE[83] ; clk                                       ; 9.230  ;      ; Rise       ; clk                                       ;
;  BusE[85] ; clk                                       ; 9.230  ;      ; Rise       ; clk                                       ;
;  BusE[87] ; clk                                       ; 12.278 ;      ; Rise       ; clk                                       ;
;  BusE[91] ; clk                                       ; 9.884  ;      ; Rise       ; clk                                       ;
; BusA[*]   ; speed_select:speed_select|buad_clk_tx_reg ; 10.641 ;      ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
;  BusA[7]  ; speed_select:speed_select|buad_clk_tx_reg ; 10.641 ;      ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
+-----------+-------------------------------------------+--------+------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                   ;
+-----------+-------------------------------------------+-----------+-----------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-----------+-----------+------------+-------------------------------------------+
; BusA[*]   ; clk                                       ; 13.304    ;           ; Rise       ; clk                                       ;
;  BusA[2]  ; clk                                       ; 16.507    ;           ; Rise       ; clk                                       ;
;  BusA[3]  ; clk                                       ; 16.507    ;           ; Rise       ; clk                                       ;
;  BusA[4]  ; clk                                       ; 14.599    ;           ; Rise       ; clk                                       ;
;  BusA[5]  ; clk                                       ; 15.006    ;           ; Rise       ; clk                                       ;
;  BusA[7]  ; clk                                       ; 13.304    ;           ; Rise       ; clk                                       ;
;  BusA[8]  ; clk                                       ; 16.681    ;           ; Rise       ; clk                                       ;
; BusB[*]   ; clk                                       ; 9.100     ;           ; Rise       ; clk                                       ;
;  BusB[14] ; clk                                       ; 14.400    ;           ; Rise       ; clk                                       ;
;  BusB[15] ; clk                                       ; 16.294    ;           ; Rise       ; clk                                       ;
;  BusB[17] ; clk                                       ; 9.100     ;           ; Rise       ; clk                                       ;
;  BusB[18] ; clk                                       ; 11.188    ;           ; Rise       ; clk                                       ;
;  BusB[19] ; clk                                       ; 9.691     ;           ; Rise       ; clk                                       ;
;  BusB[20] ; clk                                       ; 9.673     ;           ; Rise       ; clk                                       ;
;  BusB[21] ; clk                                       ; 9.673     ;           ; Rise       ; clk                                       ;
; BusC[*]   ; clk                                       ; 7.537     ;           ; Rise       ; clk                                       ;
;  BusC[52] ; clk                                       ; 7.937     ;           ; Rise       ; clk                                       ;
;  BusC[53] ; clk                                       ; 18.512    ;           ; Rise       ; clk                                       ;
;  BusC[54] ; clk                                       ; 7.537     ;           ; Rise       ; clk                                       ;
; BusE[*]   ; clk                                       ; 9.230     ;           ; Rise       ; clk                                       ;
;  BusE[83] ; clk                                       ; 9.230     ;           ; Rise       ; clk                                       ;
;  BusE[85] ; clk                                       ; 9.230     ;           ; Rise       ; clk                                       ;
;  BusE[87] ; clk                                       ; 15.991    ;           ; Rise       ; clk                                       ;
;  BusE[91] ; clk                                       ; 9.884     ;           ; Rise       ; clk                                       ;
; BusA[*]   ; speed_select:speed_select|buad_clk_tx_reg ; 10.641    ;           ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
;  BusA[7]  ; speed_select:speed_select|buad_clk_tx_reg ; 10.641    ;           ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
+-----------+-------------------------------------------+-----------+-----------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                           ;
+-----------+-------------------------------------------+-----------+-----------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-----------+-----------+------------+-------------------------------------------+
; BusA[*]   ; clk                                       ; 10.936    ;           ; Rise       ; clk                                       ;
;  BusA[2]  ; clk                                       ; 12.605    ;           ; Rise       ; clk                                       ;
;  BusA[3]  ; clk                                       ; 10.936    ;           ; Rise       ; clk                                       ;
;  BusA[4]  ; clk                                       ; 11.883    ;           ; Rise       ; clk                                       ;
;  BusA[5]  ; clk                                       ; 11.287    ;           ; Rise       ; clk                                       ;
;  BusA[7]  ; clk                                       ; 13.304    ;           ; Rise       ; clk                                       ;
;  BusA[8]  ; clk                                       ; 12.358    ;           ; Rise       ; clk                                       ;
; BusB[*]   ; clk                                       ; 9.100     ;           ; Rise       ; clk                                       ;
;  BusB[14] ; clk                                       ; 10.681    ;           ; Rise       ; clk                                       ;
;  BusB[15] ; clk                                       ; 11.971    ;           ; Rise       ; clk                                       ;
;  BusB[17] ; clk                                       ; 9.100     ;           ; Rise       ; clk                                       ;
;  BusB[18] ; clk                                       ; 11.188    ;           ; Rise       ; clk                                       ;
;  BusB[19] ; clk                                       ; 9.691     ;           ; Rise       ; clk                                       ;
;  BusB[20] ; clk                                       ; 9.673     ;           ; Rise       ; clk                                       ;
;  BusB[21] ; clk                                       ; 9.673     ;           ; Rise       ; clk                                       ;
; BusC[*]   ; clk                                       ; 7.537     ;           ; Rise       ; clk                                       ;
;  BusC[52] ; clk                                       ; 7.937     ;           ; Rise       ; clk                                       ;
;  BusC[53] ; clk                                       ; 14.793    ;           ; Rise       ; clk                                       ;
;  BusC[54] ; clk                                       ; 7.537     ;           ; Rise       ; clk                                       ;
; BusE[*]   ; clk                                       ; 9.230     ;           ; Rise       ; clk                                       ;
;  BusE[83] ; clk                                       ; 9.230     ;           ; Rise       ; clk                                       ;
;  BusE[85] ; clk                                       ; 9.230     ;           ; Rise       ; clk                                       ;
;  BusE[87] ; clk                                       ; 12.278    ;           ; Rise       ; clk                                       ;
;  BusE[91] ; clk                                       ; 9.884     ;           ; Rise       ; clk                                       ;
; BusA[*]   ; speed_select:speed_select|buad_clk_tx_reg ; 10.641    ;           ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
;  BusA[7]  ; speed_select:speed_select|buad_clk_tx_reg ; 10.641    ;           ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
+-----------+-------------------------------------------+-----------+-----------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                  ;
+--------------------------------------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                                               ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                                                      ; clk                                       ; 19117    ; 0        ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk                                       ; 14       ; 18       ; 0        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; clk                                       ; 0        ; 57       ; 0        ; 0        ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; clk                                       ; 31       ; 1        ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; clk                                       ; 0        ; 40       ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; my_uart_rx:my_uart_rx|rx_enable_reg       ; 0        ; 0        ; 0        ; 1        ;
; clk                                                                      ; my_uart_tx:my_uart_tx|tx_complete_reg     ; 0        ; 0        ; 4        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; my_uart_tx:my_uart_tx|tx_complete_reg     ; 0        ; 0        ; 0        ; 13       ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; rs232_rx                                                                 ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; speed_select:speed_select|buad_clk_rx_reg ; 15       ; 0        ; 91       ; 17       ;
; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0        ; 0        ; 8        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; speed_select:speed_select|buad_clk_tx_reg ; 0        ; 0        ; 1        ; 1        ;
; speed_select:speed_select|buad_clk_tx_reg                                ; speed_select:speed_select|buad_clk_tx_reg ; 15       ; 0        ; 50       ; 8        ;
+--------------------------------------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                   ;
+--------------------------------------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                                               ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                                                      ; clk                                       ; 19117    ; 0        ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk                                       ; 14       ; 18       ; 0        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; clk                                       ; 0        ; 57       ; 0        ; 0        ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; clk                                       ; 31       ; 1        ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; clk                                       ; 0        ; 40       ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; my_uart_rx:my_uart_rx|rx_enable_reg       ; 0        ; 0        ; 0        ; 1        ;
; clk                                                                      ; my_uart_tx:my_uart_tx|tx_complete_reg     ; 0        ; 0        ; 4        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; my_uart_tx:my_uart_tx|tx_complete_reg     ; 0        ; 0        ; 0        ; 13       ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; rs232_rx                                                                 ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; speed_select:speed_select|buad_clk_rx_reg ; 15       ; 0        ; 91       ; 17       ;
; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0        ; 0        ; 8        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; speed_select:speed_select|buad_clk_tx_reg ; 0        ; 0        ; 1        ; 1        ;
; speed_select:speed_select|buad_clk_tx_reg                                ; speed_select:speed_select|buad_clk_tx_reg ; 15       ; 0        ; 50       ; 8        ;
+--------------------------------------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                                                              ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                               ; To Clock                                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                                      ; clk                                                                      ; 217      ; 0        ; 0        ; 0        ;
; clk                                                                      ; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; 0        ; 0        ; 4        ; 0        ;
; clk                                                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 1        ; 0        ; 0        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 1        ; 1        ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; rs232_rx                                                                 ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; speed_select:speed_select|buad_clk_rx_reg                                ; 0        ; 0        ; 1        ; 1        ;
; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg                                ; 4        ; 0        ; 2        ; 0        ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; speed_select:speed_select|buad_clk_tx_reg                                ; 0        ; 0        ; 1        ; 0        ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                                                               ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                               ; To Clock                                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                                      ; clk                                                                      ; 217      ; 0        ; 0        ; 0        ;
; clk                                                                      ; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; 0        ; 0        ; 4        ; 0        ;
; clk                                                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 1        ; 0        ; 0        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 1        ; 1        ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; rs232_rx                                                                 ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; speed_select:speed_select|buad_clk_rx_reg                                ; 0        ; 0        ; 1        ; 1        ;
; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg                                ; 4        ; 0        ; 2        ; 0        ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; speed_select:speed_select|buad_clk_tx_reg                                ; 0        ; 0        ; 1        ; 0        ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 155   ; 155  ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 79    ; 79   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.0.0 Build 200 06/17/2014 SJ Web Edition
    Info: Processing started: Wed Jul 12 10:47:14 2017
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name speed_select:speed_select|buad_clk_tx_reg speed_select:speed_select|buad_clk_tx_reg
    Info (332105): create_clock -period 1.000 -name speed_select:speed_select|buad_clk_rx_reg speed_select:speed_select|buad_clk_rx_reg
    Info (332105): create_clock -period 1.000 -name my_uart_rx:my_uart_rx|rx_enable_reg my_uart_rx:my_uart_rx|rx_enable_reg
    Info (332105): create_clock -period 1.000 -name rs232_rx rs232_rx
    Info (332105): create_clock -period 1.000 -name my_uart_tx:my_uart_tx|tx_complete_reg my_uart_tx:my_uart_tx|tx_complete_reg
    Info (332105): create_clock -period 1.000 -name pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Can't run Report Timing Closure Recommendations. The current device family is not supported.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -16.180
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -16.180           -2841.251 clk 
    Info (332119):    -5.394             -93.371 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):    -5.082             -61.976 speed_select:speed_select|buad_clk_tx_reg 
    Info (332119):    -3.120             -11.620 my_uart_tx:my_uart_tx|tx_complete_reg 
    Info (332119):    -1.282              -1.282 my_uart_rx:my_uart_rx|rx_enable_reg 
Info (332146): Worst-case hold slack is -2.838
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.838              -2.838 speed_select:speed_select|buad_clk_tx_reg 
    Info (332119):    -2.159              -2.159 clk 
    Info (332119):    -0.037              -0.296 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):     1.000               0.000 my_uart_tx:my_uart_tx|tx_complete_reg 
    Info (332119):     1.728               0.000 my_uart_rx:my_uart_rx|rx_enable_reg 
Info (332146): Worst-case recovery slack is -5.338
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.338              -5.338 pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start 
    Info (332119):    -5.204            -900.583 clk 
    Info (332119):    -3.589             -17.345 speed_select:speed_select|buad_clk_tx_reg 
    Info (332119):    -2.824             -11.236 my_uart_tx:my_uart_tx|tx_complete_reg 
    Info (332119):    -2.424              -2.424 rs232_rx 
    Info (332119):     1.245               0.000 speed_select:speed_select|buad_clk_rx_reg 
Info (332146): Worst-case removal slack is -1.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.299              -1.299 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):     0.852               0.000 pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start 
    Info (332119):     2.498               0.000 speed_select:speed_select|buad_clk_tx_reg 
    Info (332119):     2.870               0.000 rs232_rx 
    Info (332119):     2.982               0.000 clk 
    Info (332119):     3.240               0.000 my_uart_tx:my_uart_tx|tx_complete_reg 
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 clk 
    Info (332119):    -2.289              -2.289 rs232_rx 
    Info (332119):     0.234               0.000 my_uart_rx:my_uart_rx|rx_enable_reg 
    Info (332119):     0.234               0.000 my_uart_tx:my_uart_tx|tx_complete_reg 
    Info (332119):     0.234               0.000 pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start 
    Info (332119):     0.234               0.000 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):     0.234               0.000 speed_select:speed_select|buad_clk_tx_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 457 megabytes
    Info: Processing ended: Wed Jul 12 10:47:18 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


