/*
 * Copyright (c) 2009-2019 ARM Limited. All rights reserved.
 * 
 * SPDX-License-Identifier: Apache-2.0
 * 
 * Licensed under the Apache License, Version 2.0 (the License); you may
 * not use this file except in compliance with the License.
 * You may obtain a copy of the License at
 * 
 * http://www.apache.org/licenses/LICENSE-2.0
 * 
 * Unless required by applicable law or agreed to in writing, software
 * distributed under the License is distributed on an AS IS BASIS, WITHOUT
 * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
 * See the License for the specific language governing permissions and
 * limitations under the License.
 *
 * @file     STM32L100.sfd
 * @brief    CMSIS-SVD SFD File
 * @version  1.3
 * @date     04. November 2020
 * @note     Generated by SVDConv V3.3.29 on Wednesday, 04.11.2020 22:28:18
 *           from File 'STM32L100.svd',
 *           last modified on Wednesday, 26.08.2020 11:16:20
 */




// ------------------------------  Register Item Address: AES_CR  ---------------------------------
// SVD Line: 44

unsigned int AES_CR __AT (0x50060000);



// -------------------------------  Field Item: AES_CR_DMAOUTEN  ----------------------------------
// SVD Line: 53

//  <item> SFDITEM_FIELD__AES_CR_DMAOUTEN
//    <name> DMAOUTEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x50060000) Enable DMA management of data output  phase </i>
//    <check> 
//      <loc> ( (unsigned int) AES_CR ) </loc>
//      <o.12..12> DMAOUTEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: AES_CR_DMAINEN  -----------------------------------
// SVD Line: 60

//  <item> SFDITEM_FIELD__AES_CR_DMAINEN
//    <name> DMAINEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x50060000) Enable DMA management of data input  phase </i>
//    <check> 
//      <loc> ( (unsigned int) AES_CR ) </loc>
//      <o.11..11> DMAINEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: AES_CR_ERRIE  ------------------------------------
// SVD Line: 67

//  <item> SFDITEM_FIELD__AES_CR_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x50060000) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) AES_CR ) </loc>
//      <o.10..10> ERRIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: AES_CR_CCFIE  ------------------------------------
// SVD Line: 73

//  <item> SFDITEM_FIELD__AES_CR_CCFIE
//    <name> CCFIE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x50060000) CCF flag interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) AES_CR ) </loc>
//      <o.9..9> CCFIE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: AES_CR_ERRC  ------------------------------------
// SVD Line: 79

//  <item> SFDITEM_FIELD__AES_CR_ERRC
//    <name> ERRC </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x50060000) Error clear </i>
//    <check> 
//      <loc> ( (unsigned int) AES_CR ) </loc>
//      <o.8..8> ERRC
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: AES_CR_CCFC  ------------------------------------
// SVD Line: 85

//  <item> SFDITEM_FIELD__AES_CR_CCFC
//    <name> CCFC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x50060000) Computation Complete Flag  Clear </i>
//    <check> 
//      <loc> ( (unsigned int) AES_CR ) </loc>
//      <o.7..7> CCFC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: AES_CR_CHMOD  ------------------------------------
// SVD Line: 92

//  <item> SFDITEM_FIELD__AES_CR_CHMOD
//    <name> CHMOD </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x50060000) AES chaining mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((AES_CR >> 5) & 0x3), ((AES_CR = (AES_CR & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: AES_CR_MODE  ------------------------------------
// SVD Line: 98

//  <item> SFDITEM_FIELD__AES_CR_MODE
//    <name> MODE </name>
//    <rw> 
//    <i> [Bits 4..3] RW (@ 0x50060000) AES operating mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((AES_CR >> 3) & 0x3), ((AES_CR = (AES_CR & ~(0x3UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AES_CR_DATATYPE  ----------------------------------
// SVD Line: 104

//  <item> SFDITEM_FIELD__AES_CR_DATATYPE
//    <name> DATATYPE </name>
//    <rw> 
//    <i> [Bits 2..1] RW (@ 0x50060000) Data type selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((AES_CR >> 1) & 0x3), ((AES_CR = (AES_CR & ~(0x3UL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: AES_CR_EN  -------------------------------------
// SVD Line: 110

//  <item> SFDITEM_FIELD__AES_CR_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x50060000) AES enable </i>
//    <check> 
//      <loc> ( (unsigned int) AES_CR ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: AES_CR  -------------------------------------
// SVD Line: 44

//  <rtree> SFDITEM_REG__AES_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50060000) control register </i>
//    <loc> ( (unsigned int)((AES_CR >> 0) & 0xFFFFFFFF), ((AES_CR = (AES_CR & ~(0x1FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_CR_DMAOUTEN </item>
//    <item> SFDITEM_FIELD__AES_CR_DMAINEN </item>
//    <item> SFDITEM_FIELD__AES_CR_ERRIE </item>
//    <item> SFDITEM_FIELD__AES_CR_CCFIE </item>
//    <item> SFDITEM_FIELD__AES_CR_ERRC </item>
//    <item> SFDITEM_FIELD__AES_CR_CCFC </item>
//    <item> SFDITEM_FIELD__AES_CR_CHMOD </item>
//    <item> SFDITEM_FIELD__AES_CR_MODE </item>
//    <item> SFDITEM_FIELD__AES_CR_DATATYPE </item>
//    <item> SFDITEM_FIELD__AES_CR_EN </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: AES_SR  ---------------------------------
// SVD Line: 118

unsigned int AES_SR __AT (0x50060004);



// --------------------------------  Field Item: AES_SR_WRERR  ------------------------------------
// SVD Line: 127

//  <item> SFDITEM_FIELD__AES_SR_WRERR
//    <name> WRERR </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x50060004) Write error flag </i>
//    <check> 
//      <loc> ( (unsigned int) AES_SR ) </loc>
//      <o.2..2> WRERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: AES_SR_RDERR  ------------------------------------
// SVD Line: 133

//  <item> SFDITEM_FIELD__AES_SR_RDERR
//    <name> RDERR </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x50060004) Read error flag </i>
//    <check> 
//      <loc> ( (unsigned int) AES_SR ) </loc>
//      <o.1..1> RDERR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: AES_SR_CCF  -------------------------------------
// SVD Line: 139

//  <item> SFDITEM_FIELD__AES_SR_CCF
//    <name> CCF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x50060004) Computation complete flag </i>
//    <check> 
//      <loc> ( (unsigned int) AES_SR ) </loc>
//      <o.0..0> CCF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: AES_SR  -------------------------------------
// SVD Line: 118

//  <rtree> SFDITEM_REG__AES_SR
//    <name> SR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x50060004) Status register </i>
//    <loc> ( (unsigned int)((AES_SR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__AES_SR_WRERR </item>
//    <item> SFDITEM_FIELD__AES_SR_RDERR </item>
//    <item> SFDITEM_FIELD__AES_SR_CCF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: AES_DINR  --------------------------------
// SVD Line: 147

unsigned int AES_DINR __AT (0x50060008);



// --------------------------------  Field Item: AES_DINR_DINR  -----------------------------------
// SVD Line: 156

//  <item> SFDITEM_FIELD__AES_DINR_DINR
//    <name> DINR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50060008) Data input </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_DINR >> 0) & 0xFFFFFFFF), ((AES_DINR = (AES_DINR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_DINR  ------------------------------------
// SVD Line: 147

//  <rtree> SFDITEM_REG__AES_DINR
//    <name> DINR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50060008) Data input register </i>
//    <loc> ( (unsigned int)((AES_DINR >> 0) & 0xFFFFFFFF), ((AES_DINR = (AES_DINR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_DINR_DINR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AES_DOUTR  --------------------------------
// SVD Line: 164

unsigned int AES_DOUTR __AT (0x5006000C);



// -------------------------------  Field Item: AES_DOUTR_DOUTR  ----------------------------------
// SVD Line: 173

//  <item> SFDITEM_FIELD__AES_DOUTR_DOUTR
//    <name> DOUTR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x5006000C) Data output </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_DOUTR >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_DOUTR  -----------------------------------
// SVD Line: 164

//  <rtree> SFDITEM_REG__AES_DOUTR
//    <name> DOUTR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x5006000C) Data output register </i>
//    <loc> ( (unsigned int)((AES_DOUTR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__AES_DOUTR_DOUTR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AES_KEYR0  --------------------------------
// SVD Line: 181

unsigned int AES_KEYR0 __AT (0x50060010);



// -------------------------------  Field Item: AES_KEYR0_KEYR0  ----------------------------------
// SVD Line: 190

//  <item> SFDITEM_FIELD__AES_KEYR0_KEYR0
//    <name> KEYR0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50060010) AES key </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_KEYR0 >> 0) & 0xFFFFFFFF), ((AES_KEYR0 = (AES_KEYR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_KEYR0  -----------------------------------
// SVD Line: 181

//  <rtree> SFDITEM_REG__AES_KEYR0
//    <name> KEYR0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50060010) AES Key register 0 </i>
//    <loc> ( (unsigned int)((AES_KEYR0 >> 0) & 0xFFFFFFFF), ((AES_KEYR0 = (AES_KEYR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_KEYR0_KEYR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AES_KEYR1  --------------------------------
// SVD Line: 198

unsigned int AES_KEYR1 __AT (0x50060014);



// -------------------------------  Field Item: AES_KEYR1_KEYR1  ----------------------------------
// SVD Line: 207

//  <item> SFDITEM_FIELD__AES_KEYR1_KEYR1
//    <name> KEYR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50060014) AES key </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_KEYR1 >> 0) & 0xFFFFFFFF), ((AES_KEYR1 = (AES_KEYR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_KEYR1  -----------------------------------
// SVD Line: 198

//  <rtree> SFDITEM_REG__AES_KEYR1
//    <name> KEYR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50060014) AES Key register 1 </i>
//    <loc> ( (unsigned int)((AES_KEYR1 >> 0) & 0xFFFFFFFF), ((AES_KEYR1 = (AES_KEYR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_KEYR1_KEYR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AES_KEYR2  --------------------------------
// SVD Line: 215

unsigned int AES_KEYR2 __AT (0x50060018);



// -------------------------------  Field Item: AES_KEYR2_KEYR2  ----------------------------------
// SVD Line: 224

//  <item> SFDITEM_FIELD__AES_KEYR2_KEYR2
//    <name> KEYR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50060018) AES key </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_KEYR2 >> 0) & 0xFFFFFFFF), ((AES_KEYR2 = (AES_KEYR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_KEYR2  -----------------------------------
// SVD Line: 215

//  <rtree> SFDITEM_REG__AES_KEYR2
//    <name> KEYR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50060018) AES Key register 2 </i>
//    <loc> ( (unsigned int)((AES_KEYR2 >> 0) & 0xFFFFFFFF), ((AES_KEYR2 = (AES_KEYR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_KEYR2_KEYR2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AES_KEYR3  --------------------------------
// SVD Line: 232

unsigned int AES_KEYR3 __AT (0x5006001C);



// -------------------------------  Field Item: AES_KEYR3_KEYR3  ----------------------------------
// SVD Line: 241

//  <item> SFDITEM_FIELD__AES_KEYR3_KEYR3
//    <name> KEYR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5006001C) AES key </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_KEYR3 >> 0) & 0xFFFFFFFF), ((AES_KEYR3 = (AES_KEYR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_KEYR3  -----------------------------------
// SVD Line: 232

//  <rtree> SFDITEM_REG__AES_KEYR3
//    <name> KEYR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5006001C) AES Key register 3 </i>
//    <loc> ( (unsigned int)((AES_KEYR3 >> 0) & 0xFFFFFFFF), ((AES_KEYR3 = (AES_KEYR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_KEYR3_KEYR3 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: AES_IVR0  --------------------------------
// SVD Line: 249

unsigned int AES_IVR0 __AT (0x50060020);



// --------------------------------  Field Item: AES_IVR0_IVR0  -----------------------------------
// SVD Line: 259

//  <item> SFDITEM_FIELD__AES_IVR0_IVR0
//    <name> IVR0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50060020) Initialization Vector  Register </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_IVR0 >> 0) & 0xFFFFFFFF), ((AES_IVR0 = (AES_IVR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_IVR0  ------------------------------------
// SVD Line: 249

//  <rtree> SFDITEM_REG__AES_IVR0
//    <name> IVR0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50060020) Initialization Vector Register  0 </i>
//    <loc> ( (unsigned int)((AES_IVR0 >> 0) & 0xFFFFFFFF), ((AES_IVR0 = (AES_IVR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_IVR0_IVR0 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: AES_IVR1  --------------------------------
// SVD Line: 268

unsigned int AES_IVR1 __AT (0x50060024);



// --------------------------------  Field Item: AES_IVR1_IVR1  -----------------------------------
// SVD Line: 278

//  <item> SFDITEM_FIELD__AES_IVR1_IVR1
//    <name> IVR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50060024) Initialization Vector  Register </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_IVR1 >> 0) & 0xFFFFFFFF), ((AES_IVR1 = (AES_IVR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_IVR1  ------------------------------------
// SVD Line: 268

//  <rtree> SFDITEM_REG__AES_IVR1
//    <name> IVR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50060024) Initialization Vector Register  1 </i>
//    <loc> ( (unsigned int)((AES_IVR1 >> 0) & 0xFFFFFFFF), ((AES_IVR1 = (AES_IVR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_IVR1_IVR1 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: AES_IVR2  --------------------------------
// SVD Line: 287

unsigned int AES_IVR2 __AT (0x50060028);



// --------------------------------  Field Item: AES_IVR2_IVR2  -----------------------------------
// SVD Line: 297

//  <item> SFDITEM_FIELD__AES_IVR2_IVR2
//    <name> IVR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50060028) Initialization Vector  Register </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_IVR2 >> 0) & 0xFFFFFFFF), ((AES_IVR2 = (AES_IVR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_IVR2  ------------------------------------
// SVD Line: 287

//  <rtree> SFDITEM_REG__AES_IVR2
//    <name> IVR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x50060028) Initialization Vector Register  2 </i>
//    <loc> ( (unsigned int)((AES_IVR2 >> 0) & 0xFFFFFFFF), ((AES_IVR2 = (AES_IVR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_IVR2_IVR2 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: AES_IVR3  --------------------------------
// SVD Line: 306

unsigned int AES_IVR3 __AT (0x5006002C);



// --------------------------------  Field Item: AES_IVR3_IVR3  -----------------------------------
// SVD Line: 316

//  <item> SFDITEM_FIELD__AES_IVR3_IVR3
//    <name> IVR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5006002C) Initialization Vector  Register </i>
//    <edit> 
//      <loc> ( (unsigned int)((AES_IVR3 >> 0) & 0xFFFFFFFF), ((AES_IVR3 = (AES_IVR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AES_IVR3  ------------------------------------
// SVD Line: 306

//  <rtree> SFDITEM_REG__AES_IVR3
//    <name> IVR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x5006002C) Initialization Vector Register  3 </i>
//    <loc> ( (unsigned int)((AES_IVR3 >> 0) & 0xFFFFFFFF), ((AES_IVR3 = (AES_IVR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AES_IVR3_IVR3 </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: AES  --------------------------------------
// SVD Line: 27

//  <view> AES
//    <name> AES </name>
//    <item> SFDITEM_REG__AES_CR </item>
//    <item> SFDITEM_REG__AES_SR </item>
//    <item> SFDITEM_REG__AES_DINR </item>
//    <item> SFDITEM_REG__AES_DOUTR </item>
//    <item> SFDITEM_REG__AES_KEYR0 </item>
//    <item> SFDITEM_REG__AES_KEYR1 </item>
//    <item> SFDITEM_REG__AES_KEYR2 </item>
//    <item> SFDITEM_REG__AES_KEYR3 </item>
//    <item> SFDITEM_REG__AES_IVR0 </item>
//    <item> SFDITEM_REG__AES_IVR1 </item>
//    <item> SFDITEM_REG__AES_IVR2 </item>
//    <item> SFDITEM_REG__AES_IVR3 </item>
//  </view>
//  


// -----------------------------  Register Item Address: COMP_CSR  --------------------------------
// SVD Line: 344

unsigned int COMP_CSR __AT (0x40007C00);



// -------------------------------  Field Item: COMP_CSR_TSUSP  -----------------------------------
// SVD Line: 353

//  <item> SFDITEM_FIELD__COMP_CSR_TSUSP
//    <name> TSUSP </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40007C00) Suspend Timer Mode </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR ) </loc>
//      <o.31..31> TSUSP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: COMP_CSR_CAIF  -----------------------------------
// SVD Line: 360

//  <item> SFDITEM_FIELD__COMP_CSR_CAIF
//    <name> CAIF </name>
//    <r> 
//    <i> [Bit 30] RO (@ 0x40007C00) Channel acquisition interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR ) </loc>
//      <o.30..30> CAIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: COMP_CSR_CAIE  -----------------------------------
// SVD Line: 368

//  <item> SFDITEM_FIELD__COMP_CSR_CAIE
//    <name> CAIE </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40007C00) Channel Acquisition Interrupt Enable /  Clear </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR ) </loc>
//      <o.29..29> CAIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: COMP_CSR_RCH13  -----------------------------------
// SVD Line: 376

//  <item> SFDITEM_FIELD__COMP_CSR_RCH13
//    <name> RCH13 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40007C00) Select GPIO port PC3 as re-routed ADC  input channel CH13. </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR ) </loc>
//      <o.28..28> RCH13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: COMP_CSR_FCH8  -----------------------------------
// SVD Line: 384

//  <item> SFDITEM_FIELD__COMP_CSR_FCH8
//    <name> FCH8 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40007C00) Select GPIO port PB0 as fast ADC input  channel CH8. </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR ) </loc>
//      <o.27..27> FCH8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: COMP_CSR_FCH3  -----------------------------------
// SVD Line: 392

//  <item> SFDITEM_FIELD__COMP_CSR_FCH3
//    <name> FCH3 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40007C00) Select GPIO port PA3 as fast ADC input  channel CH3. </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR ) </loc>
//      <o.26..26> FCH3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: COMP_CSR_OUTSEL  ----------------------------------
// SVD Line: 400

//  <item> SFDITEM_FIELD__COMP_CSR_OUTSEL
//    <name> OUTSEL </name>
//    <rw> 
//    <i> [Bits 23..21] RW (@ 0x40007C00) Comparator 2 output  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP_CSR >> 21) & 0x7), ((COMP_CSR = (COMP_CSR & ~(0x7UL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: COMP_CSR_INSEL  -----------------------------------
// SVD Line: 408

//  <item> SFDITEM_FIELD__COMP_CSR_INSEL
//    <name> INSEL </name>
//    <rw> 
//    <i> [Bits 20..18] RW (@ 0x40007C00) Inverted input selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((COMP_CSR >> 18) & 0x7), ((COMP_CSR = (COMP_CSR & ~(0x7UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: COMP_CSR_WNDWE  -----------------------------------
// SVD Line: 415

//  <item> SFDITEM_FIELD__COMP_CSR_WNDWE
//    <name> WNDWE </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40007C00) Window mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR ) </loc>
//      <o.17..17> WNDWE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: COMP_CSR_VREFOUTEN  ---------------------------------
// SVD Line: 422

//  <item> SFDITEM_FIELD__COMP_CSR_VREFOUTEN
//    <name> VREFOUTEN </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40007C00) VREFINT output enable </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR ) </loc>
//      <o.16..16> VREFOUTEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: COMP_CSR_CMP2OUT  ----------------------------------
// SVD Line: 429

//  <item> SFDITEM_FIELD__COMP_CSR_CMP2OUT
//    <name> CMP2OUT </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40007C00) Comparator 2 output </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR ) </loc>
//      <o.13..13> CMP2OUT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: COMP_CSR_SPEED  -----------------------------------
// SVD Line: 436

//  <item> SFDITEM_FIELD__COMP_CSR_SPEED
//    <name> SPEED </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40007C00) Comparator 2 speed mode </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR ) </loc>
//      <o.12..12> SPEED
//    </check>
//  </item>
//  


// ------------------------------  Field Item: COMP_CSR_CMP1OUT  ----------------------------------
// SVD Line: 443

//  <item> SFDITEM_FIELD__COMP_CSR_CMP1OUT
//    <name> CMP1OUT </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40007C00) Comparator 1 output </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR ) </loc>
//      <o.7..7> CMP1OUT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: COMP_CSR_SW1  ------------------------------------
// SVD Line: 450

//  <item> SFDITEM_FIELD__COMP_CSR_SW1
//    <name> SW1 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40007C00) SW1 analog switch enable </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR ) </loc>
//      <o.5..5> SW1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: COMP_CSR_CMP1EN  ----------------------------------
// SVD Line: 457

//  <item> SFDITEM_FIELD__COMP_CSR_CMP1EN
//    <name> CMP1EN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007C00) Comparator 1 enable </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR ) </loc>
//      <o.4..4> CMP1EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: COMP_CSR_PD400K  ----------------------------------
// SVD Line: 464

//  <item> SFDITEM_FIELD__COMP_CSR_PD400K
//    <name> PD400K </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40007C00) 400 kO pull-down resistor </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR ) </loc>
//      <o.3..3> PD400K
//    </check>
//  </item>
//  


// -------------------------------  Field Item: COMP_CSR_PD10K  -----------------------------------
// SVD Line: 471

//  <item> SFDITEM_FIELD__COMP_CSR_PD10K
//    <name> PD10K </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007C00) 10 kO pull-down resistor </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR ) </loc>
//      <o.2..2> PD10K
//    </check>
//  </item>
//  


// -------------------------------  Field Item: COMP_CSR_PU400K  ----------------------------------
// SVD Line: 478

//  <item> SFDITEM_FIELD__COMP_CSR_PU400K
//    <name> PU400K </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007C00) 400 kO pull-up resistor </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR ) </loc>
//      <o.1..1> PU400K
//    </check>
//  </item>
//  


// -------------------------------  Field Item: COMP_CSR_PU10K  -----------------------------------
// SVD Line: 485

//  <item> SFDITEM_FIELD__COMP_CSR_PU10K
//    <name> PU10K </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007C00) 10 kO pull-up resistor </i>
//    <check> 
//      <loc> ( (unsigned int) COMP_CSR ) </loc>
//      <o.0..0> PU10K
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: COMP_CSR  ------------------------------------
// SVD Line: 344

//  <rtree> SFDITEM_REG__COMP_CSR
//    <name> CSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C00) comparator control and status  register </i>
//    <loc> ( (unsigned int)((COMP_CSR >> 0) & 0xFFFFFFFF), ((COMP_CSR = (COMP_CSR & ~(0xBCFF103FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBCFF103F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__COMP_CSR_TSUSP </item>
//    <item> SFDITEM_FIELD__COMP_CSR_CAIF </item>
//    <item> SFDITEM_FIELD__COMP_CSR_CAIE </item>
//    <item> SFDITEM_FIELD__COMP_CSR_RCH13 </item>
//    <item> SFDITEM_FIELD__COMP_CSR_FCH8 </item>
//    <item> SFDITEM_FIELD__COMP_CSR_FCH3 </item>
//    <item> SFDITEM_FIELD__COMP_CSR_OUTSEL </item>
//    <item> SFDITEM_FIELD__COMP_CSR_INSEL </item>
//    <item> SFDITEM_FIELD__COMP_CSR_WNDWE </item>
//    <item> SFDITEM_FIELD__COMP_CSR_VREFOUTEN </item>
//    <item> SFDITEM_FIELD__COMP_CSR_CMP2OUT </item>
//    <item> SFDITEM_FIELD__COMP_CSR_SPEED </item>
//    <item> SFDITEM_FIELD__COMP_CSR_CMP1OUT </item>
//    <item> SFDITEM_FIELD__COMP_CSR_SW1 </item>
//    <item> SFDITEM_FIELD__COMP_CSR_CMP1EN </item>
//    <item> SFDITEM_FIELD__COMP_CSR_PD400K </item>
//    <item> SFDITEM_FIELD__COMP_CSR_PD10K </item>
//    <item> SFDITEM_FIELD__COMP_CSR_PU400K </item>
//    <item> SFDITEM_FIELD__COMP_CSR_PU10K </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: COMP  -------------------------------------
// SVD Line: 327

//  <view> COMP
//    <name> COMP </name>
//    <item> SFDITEM_REG__COMP_CSR </item>
//  </view>
//  


// ------------------------------  Register Item Address: CRC_DR  ---------------------------------
// SVD Line: 507

unsigned int CRC_DR __AT (0x40023000);



// ----------------------------  Field Item: CRC_DR_Data_register  --------------------------------
// SVD Line: 516

//  <item> SFDITEM_FIELD__CRC_DR_Data_register
//    <name> Data_register </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023000) Data Register </i>
//    <edit> 
//      <loc> ( (unsigned int)((CRC_DR >> 0) & 0xFFFFFFFF), ((CRC_DR = (CRC_DR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: CRC_DR  -------------------------------------
// SVD Line: 507

//  <rtree> SFDITEM_REG__CRC_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023000) Data register </i>
//    <loc> ( (unsigned int)((CRC_DR >> 0) & 0xFFFFFFFF), ((CRC_DR = (CRC_DR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_DR_Data_register </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CRC_IDR  ---------------------------------
// SVD Line: 524

unsigned int CRC_IDR __AT (0x40023004);



// ----------------------  Field Item: CRC_IDR_Independent_data_register  -------------------------
// SVD Line: 533

//  <item> SFDITEM_FIELD__CRC_IDR_Independent_data_register
//    <name> Independent_data_register </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40023004) Independent data register </i>
//    <edit> 
//      <loc> ( (unsigned char)((CRC_IDR >> 0) & 0x7F), ((CRC_IDR = (CRC_IDR & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: CRC_IDR  ------------------------------------
// SVD Line: 524

//  <rtree> SFDITEM_REG__CRC_IDR
//    <name> IDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023004) Independent data register </i>
//    <loc> ( (unsigned int)((CRC_IDR >> 0) & 0xFFFFFFFF), ((CRC_IDR = (CRC_IDR & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_IDR_Independent_data_register </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: CRC_CR  ---------------------------------
// SVD Line: 541

unsigned int CRC_CR __AT (0x40023008);



// --------------------------------  Field Item: CRC_CR_RESET  ------------------------------------
// SVD Line: 550

//  <item> SFDITEM_FIELD__CRC_CR_RESET
//    <name> RESET </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40023008) RESET </i>
//    <check> 
//      <loc> ( (unsigned int) CRC_CR ) </loc>
//      <o.0..0> RESET
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: CRC_CR  -------------------------------------
// SVD Line: 541

//  <rtree> SFDITEM_REG__CRC_CR
//    <name> CR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40023008) Control register </i>
//    <loc> ( (unsigned int)((CRC_CR >> 0) & 0xFFFFFFFF), ((CRC_CR = (CRC_CR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_CR_RESET </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: CRC  --------------------------------------
// SVD Line: 496

//  <view> CRC
//    <name> CRC </name>
//    <item> SFDITEM_REG__CRC_DR </item>
//    <item> SFDITEM_REG__CRC_IDR </item>
//    <item> SFDITEM_REG__CRC_CR </item>
//  </view>
//  


// ------------------------------  Register Item Address: DAC_CR  ---------------------------------
// SVD Line: 576

unsigned int DAC_CR __AT (0x40007400);



// ------------------------------  Field Item: DAC_CR_DMAUDRIE2  ----------------------------------
// SVD Line: 585

//  <item> SFDITEM_FIELD__DAC_CR_DMAUDRIE2
//    <name> DMAUDRIE2 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40007400) DAC channel2 DMA underrun interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_CR ) </loc>
//      <o.29..29> DMAUDRIE2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DAC_CR_DMAEN2  -----------------------------------
// SVD Line: 592

//  <item> SFDITEM_FIELD__DAC_CR_DMAEN2
//    <name> DMAEN2 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40007400) DAC channel2 DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_CR ) </loc>
//      <o.28..28> DMAEN2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DAC_CR_MAMP2  ------------------------------------
// SVD Line: 598

//  <item> SFDITEM_FIELD__DAC_CR_MAMP2
//    <name> MAMP2 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40007400) DAC channel2 mask/amplitude  selector </i>
//    <edit> 
//      <loc> ( (unsigned char)((DAC_CR >> 24) & 0xF), ((DAC_CR = (DAC_CR & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DAC_CR_WAVE2  ------------------------------------
// SVD Line: 605

//  <item> SFDITEM_FIELD__DAC_CR_WAVE2
//    <name> WAVE2 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40007400) DAC channel2 noise/triangle wave  generation enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((DAC_CR >> 22) & 0x3), ((DAC_CR = (DAC_CR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DAC_CR_TSEL2  ------------------------------------
// SVD Line: 612

//  <item> SFDITEM_FIELD__DAC_CR_TSEL2
//    <name> TSEL2 </name>
//    <rw> 
//    <i> [Bits 21..19] RW (@ 0x40007400) DAC channel2 trigger  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((DAC_CR >> 19) & 0x7), ((DAC_CR = (DAC_CR & ~(0x7UL << 19 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 19 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: DAC_CR_TEN2  ------------------------------------
// SVD Line: 619

//  <item> SFDITEM_FIELD__DAC_CR_TEN2
//    <name> TEN2 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40007400) DAC channel2 trigger  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_CR ) </loc>
//      <o.18..18> TEN2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DAC_CR_BOFF2  ------------------------------------
// SVD Line: 626

//  <item> SFDITEM_FIELD__DAC_CR_BOFF2
//    <name> BOFF2 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40007400) DAC channel2 output buffer  disable </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_CR ) </loc>
//      <o.17..17> BOFF2
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: DAC_CR_EN2  -------------------------------------
// SVD Line: 633

//  <item> SFDITEM_FIELD__DAC_CR_EN2
//    <name> EN2 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40007400) DAC channel2 enable </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_CR ) </loc>
//      <o.16..16> EN2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DAC_CR_DMAUDRIE1  ----------------------------------
// SVD Line: 639

//  <item> SFDITEM_FIELD__DAC_CR_DMAUDRIE1
//    <name> DMAUDRIE1 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40007400) DAC channel1 DMA Underrun Interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_CR ) </loc>
//      <o.13..13> DMAUDRIE1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DAC_CR_DMAEN1  -----------------------------------
// SVD Line: 646

//  <item> SFDITEM_FIELD__DAC_CR_DMAEN1
//    <name> DMAEN1 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40007400) DAC channel1 DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_CR ) </loc>
//      <o.12..12> DMAEN1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DAC_CR_MAMP1  ------------------------------------
// SVD Line: 652

//  <item> SFDITEM_FIELD__DAC_CR_MAMP1
//    <name> MAMP1 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40007400) DAC channel1 mask/amplitude  selector </i>
//    <edit> 
//      <loc> ( (unsigned char)((DAC_CR >> 8) & 0xF), ((DAC_CR = (DAC_CR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DAC_CR_WAVE1  ------------------------------------
// SVD Line: 659

//  <item> SFDITEM_FIELD__DAC_CR_WAVE1
//    <name> WAVE1 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40007400) DAC channel1 noise/triangle wave  generation enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((DAC_CR >> 6) & 0x3), ((DAC_CR = (DAC_CR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DAC_CR_TSEL1  ------------------------------------
// SVD Line: 666

//  <item> SFDITEM_FIELD__DAC_CR_TSEL1
//    <name> TSEL1 </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40007400) DAC channel1 trigger  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((DAC_CR >> 3) & 0x7), ((DAC_CR = (DAC_CR & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: DAC_CR_TEN1  ------------------------------------
// SVD Line: 673

//  <item> SFDITEM_FIELD__DAC_CR_TEN1
//    <name> TEN1 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007400) DAC channel1 trigger  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_CR ) </loc>
//      <o.2..2> TEN1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DAC_CR_BOFF1  ------------------------------------
// SVD Line: 680

//  <item> SFDITEM_FIELD__DAC_CR_BOFF1
//    <name> BOFF1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007400) DAC channel1 output buffer  disable </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_CR ) </loc>
//      <o.1..1> BOFF1
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: DAC_CR_EN1  -------------------------------------
// SVD Line: 687

//  <item> SFDITEM_FIELD__DAC_CR_EN1
//    <name> EN1 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007400) DAC channel1 enable </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_CR ) </loc>
//      <o.0..0> EN1
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: DAC_CR  -------------------------------------
// SVD Line: 576

//  <rtree> SFDITEM_REG__DAC_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007400) control register </i>
//    <loc> ( (unsigned int)((DAC_CR >> 0) & 0xFFFFFFFF), ((DAC_CR = (DAC_CR & ~(0x3FFF3FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFF3FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_CR_DMAUDRIE2 </item>
//    <item> SFDITEM_FIELD__DAC_CR_DMAEN2 </item>
//    <item> SFDITEM_FIELD__DAC_CR_MAMP2 </item>
//    <item> SFDITEM_FIELD__DAC_CR_WAVE2 </item>
//    <item> SFDITEM_FIELD__DAC_CR_TSEL2 </item>
//    <item> SFDITEM_FIELD__DAC_CR_TEN2 </item>
//    <item> SFDITEM_FIELD__DAC_CR_BOFF2 </item>
//    <item> SFDITEM_FIELD__DAC_CR_EN2 </item>
//    <item> SFDITEM_FIELD__DAC_CR_DMAUDRIE1 </item>
//    <item> SFDITEM_FIELD__DAC_CR_DMAEN1 </item>
//    <item> SFDITEM_FIELD__DAC_CR_MAMP1 </item>
//    <item> SFDITEM_FIELD__DAC_CR_WAVE1 </item>
//    <item> SFDITEM_FIELD__DAC_CR_TSEL1 </item>
//    <item> SFDITEM_FIELD__DAC_CR_TEN1 </item>
//    <item> SFDITEM_FIELD__DAC_CR_BOFF1 </item>
//    <item> SFDITEM_FIELD__DAC_CR_EN1 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DAC_SWTRIGR  -------------------------------
// SVD Line: 695

unsigned int DAC_SWTRIGR __AT (0x40007404);



// -----------------------------  Field Item: DAC_SWTRIGR_SWTRIG2  --------------------------------
// SVD Line: 704

//  <item> SFDITEM_FIELD__DAC_SWTRIGR_SWTRIG2
//    <name> SWTRIG2 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40007404) DAC channel2 software  trigger </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_SWTRIGR ) </loc>
//      <o.1..1> SWTRIG2
//    </check>
//  </item>
//  


// -----------------------------  Field Item: DAC_SWTRIGR_SWTRIG1  --------------------------------
// SVD Line: 711

//  <item> SFDITEM_FIELD__DAC_SWTRIGR_SWTRIG1
//    <name> SWTRIG1 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40007404) DAC channel1 software  trigger </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_SWTRIGR ) </loc>
//      <o.0..0> SWTRIG1
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: DAC_SWTRIGR  ----------------------------------
// SVD Line: 695

//  <rtree> SFDITEM_REG__DAC_SWTRIGR
//    <name> SWTRIGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40007404) software trigger register </i>
//    <loc> ( (unsigned int)((DAC_SWTRIGR >> 0) & 0xFFFFFFFF), ((DAC_SWTRIGR = (DAC_SWTRIGR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_SWTRIGR_SWTRIG2 </item>
//    <item> SFDITEM_FIELD__DAC_SWTRIGR_SWTRIG1 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DAC_DHR12R1  -------------------------------
// SVD Line: 720

unsigned int DAC_DHR12R1 __AT (0x40007408);



// ----------------------------  Field Item: DAC_DHR12R1_DACC1DHR  --------------------------------
// SVD Line: 730

//  <item> SFDITEM_FIELD__DAC_DHR12R1_DACC1DHR
//    <name> DACC1DHR </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40007408) DAC channel1 12-bit right-aligned  data </i>
//    <edit> 
//      <loc> ( (unsigned short)((DAC_DHR12R1 >> 0) & 0xFFF), ((DAC_DHR12R1 = (DAC_DHR12R1 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DAC_DHR12R1  ----------------------------------
// SVD Line: 720

//  <rtree> SFDITEM_REG__DAC_DHR12R1
//    <name> DHR12R1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007408) channel1 12-bit right-aligned data holding  register </i>
//    <loc> ( (unsigned int)((DAC_DHR12R1 >> 0) & 0xFFFFFFFF), ((DAC_DHR12R1 = (DAC_DHR12R1 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_DHR12R1_DACC1DHR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DAC_DHR12L1  -------------------------------
// SVD Line: 739

unsigned int DAC_DHR12L1 __AT (0x4000740C);



// ----------------------------  Field Item: DAC_DHR12L1_DACC1DHR  --------------------------------
// SVD Line: 749

//  <item> SFDITEM_FIELD__DAC_DHR12L1_DACC1DHR
//    <name> DACC1DHR </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x4000740C) DAC channel1 12-bit left-aligned  data </i>
//    <edit> 
//      <loc> ( (unsigned short)((DAC_DHR12L1 >> 4) & 0xFFF), ((DAC_DHR12L1 = (DAC_DHR12L1 & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DAC_DHR12L1  ----------------------------------
// SVD Line: 739

//  <rtree> SFDITEM_REG__DAC_DHR12L1
//    <name> DHR12L1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000740C) channel1 12-bit left aligned data holding  register </i>
//    <loc> ( (unsigned int)((DAC_DHR12L1 >> 0) & 0xFFFFFFFF), ((DAC_DHR12L1 = (DAC_DHR12L1 & ~(0xFFF0UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF0) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_DHR12L1_DACC1DHR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DAC_DHR8R1  -------------------------------
// SVD Line: 758

unsigned int DAC_DHR8R1 __AT (0x40007410);



// -----------------------------  Field Item: DAC_DHR8R1_DACC1DHR  --------------------------------
// SVD Line: 768

//  <item> SFDITEM_FIELD__DAC_DHR8R1_DACC1DHR
//    <name> DACC1DHR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40007410) DAC channel1 8-bit right-aligned  data </i>
//    <edit> 
//      <loc> ( (unsigned char)((DAC_DHR8R1 >> 0) & 0xFF), ((DAC_DHR8R1 = (DAC_DHR8R1 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DAC_DHR8R1  -----------------------------------
// SVD Line: 758

//  <rtree> SFDITEM_REG__DAC_DHR8R1
//    <name> DHR8R1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007410) channel1 8-bit right aligned data holding  register </i>
//    <loc> ( (unsigned int)((DAC_DHR8R1 >> 0) & 0xFFFFFFFF), ((DAC_DHR8R1 = (DAC_DHR8R1 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_DHR8R1_DACC1DHR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DAC_DHR12R2  -------------------------------
// SVD Line: 777

unsigned int DAC_DHR12R2 __AT (0x40007414);



// ----------------------------  Field Item: DAC_DHR12R2_DACC2DHR  --------------------------------
// SVD Line: 787

//  <item> SFDITEM_FIELD__DAC_DHR12R2_DACC2DHR
//    <name> DACC2DHR </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40007414) DAC channel2 12-bit right-aligned  data </i>
//    <edit> 
//      <loc> ( (unsigned short)((DAC_DHR12R2 >> 0) & 0xFFF), ((DAC_DHR12R2 = (DAC_DHR12R2 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DAC_DHR12R2  ----------------------------------
// SVD Line: 777

//  <rtree> SFDITEM_REG__DAC_DHR12R2
//    <name> DHR12R2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007414) channel2 12-bit right aligned data holding  register </i>
//    <loc> ( (unsigned int)((DAC_DHR12R2 >> 0) & 0xFFFFFFFF), ((DAC_DHR12R2 = (DAC_DHR12R2 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_DHR12R2_DACC2DHR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DAC_DHR12L2  -------------------------------
// SVD Line: 796

unsigned int DAC_DHR12L2 __AT (0x40007418);



// ----------------------------  Field Item: DAC_DHR12L2_DACC2DHR  --------------------------------
// SVD Line: 806

//  <item> SFDITEM_FIELD__DAC_DHR12L2_DACC2DHR
//    <name> DACC2DHR </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x40007418) DAC channel2 12-bit left-aligned  data </i>
//    <edit> 
//      <loc> ( (unsigned short)((DAC_DHR12L2 >> 4) & 0xFFF), ((DAC_DHR12L2 = (DAC_DHR12L2 & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DAC_DHR12L2  ----------------------------------
// SVD Line: 796

//  <rtree> SFDITEM_REG__DAC_DHR12L2
//    <name> DHR12L2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007418) channel2 12-bit left aligned data holding  register </i>
//    <loc> ( (unsigned int)((DAC_DHR12L2 >> 0) & 0xFFFFFFFF), ((DAC_DHR12L2 = (DAC_DHR12L2 & ~(0xFFF0UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF0) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_DHR12L2_DACC2DHR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DAC_DHR8R2  -------------------------------
// SVD Line: 815

unsigned int DAC_DHR8R2 __AT (0x4000741C);



// -----------------------------  Field Item: DAC_DHR8R2_DACC2DHR  --------------------------------
// SVD Line: 825

//  <item> SFDITEM_FIELD__DAC_DHR8R2_DACC2DHR
//    <name> DACC2DHR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x4000741C) DAC channel2 8-bit right-aligned  data </i>
//    <edit> 
//      <loc> ( (unsigned char)((DAC_DHR8R2 >> 0) & 0xFF), ((DAC_DHR8R2 = (DAC_DHR8R2 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DAC_DHR8R2  -----------------------------------
// SVD Line: 815

//  <rtree> SFDITEM_REG__DAC_DHR8R2
//    <name> DHR8R2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000741C) channel2 8-bit right-aligned data holding  register </i>
//    <loc> ( (unsigned int)((DAC_DHR8R2 >> 0) & 0xFFFFFFFF), ((DAC_DHR8R2 = (DAC_DHR8R2 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_DHR8R2_DACC2DHR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DAC_DHR12RD  -------------------------------
// SVD Line: 834

unsigned int DAC_DHR12RD __AT (0x40007420);



// ----------------------------  Field Item: DAC_DHR12RD_DACC2DHR  --------------------------------
// SVD Line: 844

//  <item> SFDITEM_FIELD__DAC_DHR12RD_DACC2DHR
//    <name> DACC2DHR </name>
//    <rw> 
//    <i> [Bits 27..16] RW (@ 0x40007420) DAC channel2 12-bit right-aligned  data </i>
//    <edit> 
//      <loc> ( (unsigned short)((DAC_DHR12RD >> 16) & 0xFFF), ((DAC_DHR12RD = (DAC_DHR12RD & ~(0xFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: DAC_DHR12RD_DACC1DHR  --------------------------------
// SVD Line: 851

//  <item> SFDITEM_FIELD__DAC_DHR12RD_DACC1DHR
//    <name> DACC1DHR </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40007420) DAC channel1 12-bit right-aligned  data </i>
//    <edit> 
//      <loc> ( (unsigned short)((DAC_DHR12RD >> 0) & 0xFFF), ((DAC_DHR12RD = (DAC_DHR12RD & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DAC_DHR12RD  ----------------------------------
// SVD Line: 834

//  <rtree> SFDITEM_REG__DAC_DHR12RD
//    <name> DHR12RD </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007420) Dual DAC 12-bit right-aligned data holding  register </i>
//    <loc> ( (unsigned int)((DAC_DHR12RD >> 0) & 0xFFFFFFFF), ((DAC_DHR12RD = (DAC_DHR12RD & ~(0xFFF0FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF0FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_DHR12RD_DACC2DHR </item>
//    <item> SFDITEM_FIELD__DAC_DHR12RD_DACC1DHR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DAC_DHR12LD  -------------------------------
// SVD Line: 860

unsigned int DAC_DHR12LD __AT (0x40007424);



// ----------------------------  Field Item: DAC_DHR12LD_DACC2DHR  --------------------------------
// SVD Line: 870

//  <item> SFDITEM_FIELD__DAC_DHR12LD_DACC2DHR
//    <name> DACC2DHR </name>
//    <rw> 
//    <i> [Bits 31..20] RW (@ 0x40007424) DAC channel2 12-bit left-aligned  data </i>
//    <edit> 
//      <loc> ( (unsigned short)((DAC_DHR12LD >> 20) & 0xFFF), ((DAC_DHR12LD = (DAC_DHR12LD & ~(0xFFFUL << 20 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: DAC_DHR12LD_DACC1DHR  --------------------------------
// SVD Line: 877

//  <item> SFDITEM_FIELD__DAC_DHR12LD_DACC1DHR
//    <name> DACC1DHR </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x40007424) DAC channel1 12-bit left-aligned  data </i>
//    <edit> 
//      <loc> ( (unsigned short)((DAC_DHR12LD >> 4) & 0xFFF), ((DAC_DHR12LD = (DAC_DHR12LD & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DAC_DHR12LD  ----------------------------------
// SVD Line: 860

//  <rtree> SFDITEM_REG__DAC_DHR12LD
//    <name> DHR12LD </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007424) DUAL DAC 12-bit left aligned data holding  register </i>
//    <loc> ( (unsigned int)((DAC_DHR12LD >> 0) & 0xFFFFFFFF), ((DAC_DHR12LD = (DAC_DHR12LD & ~(0xFFF0FFF0UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF0FFF0) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_DHR12LD_DACC2DHR </item>
//    <item> SFDITEM_FIELD__DAC_DHR12LD_DACC1DHR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DAC_DHR8RD  -------------------------------
// SVD Line: 886

unsigned int DAC_DHR8RD __AT (0x40007428);



// -----------------------------  Field Item: DAC_DHR8RD_DACC2DHR  --------------------------------
// SVD Line: 896

//  <item> SFDITEM_FIELD__DAC_DHR8RD_DACC2DHR
//    <name> DACC2DHR </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40007428) DAC channel2 8-bit right-aligned  data </i>
//    <edit> 
//      <loc> ( (unsigned char)((DAC_DHR8RD >> 8) & 0xFF), ((DAC_DHR8RD = (DAC_DHR8RD & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: DAC_DHR8RD_DACC1DHR  --------------------------------
// SVD Line: 903

//  <item> SFDITEM_FIELD__DAC_DHR8RD_DACC1DHR
//    <name> DACC1DHR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40007428) DAC channel1 8-bit right-aligned  data </i>
//    <edit> 
//      <loc> ( (unsigned char)((DAC_DHR8RD >> 0) & 0xFF), ((DAC_DHR8RD = (DAC_DHR8RD & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DAC_DHR8RD  -----------------------------------
// SVD Line: 886

//  <rtree> SFDITEM_REG__DAC_DHR8RD
//    <name> DHR8RD </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007428) DUAL DAC 8-bit right aligned data holding  register </i>
//    <loc> ( (unsigned int)((DAC_DHR8RD >> 0) & 0xFFFFFFFF), ((DAC_DHR8RD = (DAC_DHR8RD & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_DHR8RD_DACC2DHR </item>
//    <item> SFDITEM_FIELD__DAC_DHR8RD_DACC1DHR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: DAC_DOR1  --------------------------------
// SVD Line: 912

unsigned int DAC_DOR1 __AT (0x4000742C);



// ------------------------------  Field Item: DAC_DOR1_DACC1DOR  ---------------------------------
// SVD Line: 921

//  <item> SFDITEM_FIELD__DAC_DOR1_DACC1DOR
//    <name> DACC1DOR </name>
//    <r> 
//    <i> [Bits 11..0] RO (@ 0x4000742C) DAC channel1 data output </i>
//    <edit> 
//      <loc> ( (unsigned short)((DAC_DOR1 >> 0) & 0xFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DAC_DOR1  ------------------------------------
// SVD Line: 912

//  <rtree> SFDITEM_REG__DAC_DOR1
//    <name> DOR1 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000742C) channel1 data output register </i>
//    <loc> ( (unsigned int)((DAC_DOR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DAC_DOR1_DACC1DOR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: DAC_DOR2  --------------------------------
// SVD Line: 929

unsigned int DAC_DOR2 __AT (0x40007430);



// ------------------------------  Field Item: DAC_DOR2_DACC2DOR  ---------------------------------
// SVD Line: 938

//  <item> SFDITEM_FIELD__DAC_DOR2_DACC2DOR
//    <name> DACC2DOR </name>
//    <r> 
//    <i> [Bits 11..0] RO (@ 0x40007430) DAC channel2 data output </i>
//    <edit> 
//      <loc> ( (unsigned short)((DAC_DOR2 >> 0) & 0xFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DAC_DOR2  ------------------------------------
// SVD Line: 929

//  <rtree> SFDITEM_REG__DAC_DOR2
//    <name> DOR2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40007430) channel2 data output register </i>
//    <loc> ( (unsigned int)((DAC_DOR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DAC_DOR2_DACC2DOR </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: DAC_SR  ---------------------------------
// SVD Line: 946

unsigned int DAC_SR __AT (0x40007434);



// -------------------------------  Field Item: DAC_SR_DMAUDR2  -----------------------------------
// SVD Line: 955

//  <item> SFDITEM_FIELD__DAC_SR_DMAUDR2
//    <name> DMAUDR2 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40007434) DAC channel2 DMA underrun  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_SR ) </loc>
//      <o.29..29> DMAUDR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DAC_SR_DMAUDR1  -----------------------------------
// SVD Line: 962

//  <item> SFDITEM_FIELD__DAC_SR_DMAUDR1
//    <name> DMAUDR1 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40007434) DAC channel1 DMA underrun  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_SR ) </loc>
//      <o.13..13> DMAUDR1
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: DAC_SR  -------------------------------------
// SVD Line: 946

//  <rtree> SFDITEM_REG__DAC_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007434) status register </i>
//    <loc> ( (unsigned int)((DAC_SR >> 0) & 0xFFFFFFFF), ((DAC_SR = (DAC_SR & ~(0x20002000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x20002000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_SR_DMAUDR2 </item>
//    <item> SFDITEM_FIELD__DAC_SR_DMAUDR1 </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: DAC  --------------------------------------
// SVD Line: 560

//  <view> DAC
//    <name> DAC </name>
//    <item> SFDITEM_REG__DAC_CR </item>
//    <item> SFDITEM_REG__DAC_SWTRIGR </item>
//    <item> SFDITEM_REG__DAC_DHR12R1 </item>
//    <item> SFDITEM_REG__DAC_DHR12L1 </item>
//    <item> SFDITEM_REG__DAC_DHR8R1 </item>
//    <item> SFDITEM_REG__DAC_DHR12R2 </item>
//    <item> SFDITEM_REG__DAC_DHR12L2 </item>
//    <item> SFDITEM_REG__DAC_DHR8R2 </item>
//    <item> SFDITEM_REG__DAC_DHR12RD </item>
//    <item> SFDITEM_REG__DAC_DHR12LD </item>
//    <item> SFDITEM_REG__DAC_DHR8RD </item>
//    <item> SFDITEM_REG__DAC_DOR1 </item>
//    <item> SFDITEM_REG__DAC_DOR2 </item>
//    <item> SFDITEM_REG__DAC_SR </item>
//  </view>
//  


// -----------------------------  Register Item Address: DMA1_ISR  --------------------------------
// SVD Line: 1019

unsigned int DMA1_ISR __AT (0x40026000);



// -------------------------------  Field Item: DMA1_ISR_TEIF7  -----------------------------------
// SVD Line: 1028

//  <item> SFDITEM_FIELD__DMA1_ISR_TEIF7
//    <name> TEIF7 </name>
//    <r> 
//    <i> [Bit 27] RO (@ 0x40026000) Channel x transfer error flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.27..27> TEIF7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_HTIF7  -----------------------------------
// SVD Line: 1035

//  <item> SFDITEM_FIELD__DMA1_ISR_HTIF7
//    <name> HTIF7 </name>
//    <r> 
//    <i> [Bit 26] RO (@ 0x40026000) Channel x half transfer flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.26..26> HTIF7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TCIF7  -----------------------------------
// SVD Line: 1042

//  <item> SFDITEM_FIELD__DMA1_ISR_TCIF7
//    <name> TCIF7 </name>
//    <r> 
//    <i> [Bit 25] RO (@ 0x40026000) Channel x transfer complete flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.25..25> TCIF7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_ISR_GIF7  -----------------------------------
// SVD Line: 1049

//  <item> SFDITEM_FIELD__DMA1_ISR_GIF7
//    <name> GIF7 </name>
//    <r> 
//    <i> [Bit 24] RO (@ 0x40026000) Channel x global interrupt flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.24..24> GIF7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TEIF6  -----------------------------------
// SVD Line: 1056

//  <item> SFDITEM_FIELD__DMA1_ISR_TEIF6
//    <name> TEIF6 </name>
//    <r> 
//    <i> [Bit 23] RO (@ 0x40026000) Channel x transfer error flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.23..23> TEIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_HTIF6  -----------------------------------
// SVD Line: 1063

//  <item> SFDITEM_FIELD__DMA1_ISR_HTIF6
//    <name> HTIF6 </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x40026000) Channel x half transfer flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.22..22> HTIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TCIF6  -----------------------------------
// SVD Line: 1070

//  <item> SFDITEM_FIELD__DMA1_ISR_TCIF6
//    <name> TCIF6 </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x40026000) Channel x transfer complete flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.21..21> TCIF6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_ISR_GIF6  -----------------------------------
// SVD Line: 1077

//  <item> SFDITEM_FIELD__DMA1_ISR_GIF6
//    <name> GIF6 </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x40026000) Channel x global interrupt flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.20..20> GIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TEIF5  -----------------------------------
// SVD Line: 1084

//  <item> SFDITEM_FIELD__DMA1_ISR_TEIF5
//    <name> TEIF5 </name>
//    <r> 
//    <i> [Bit 19] RO (@ 0x40026000) Channel x transfer error flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.19..19> TEIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_HTIF5  -----------------------------------
// SVD Line: 1091

//  <item> SFDITEM_FIELD__DMA1_ISR_HTIF5
//    <name> HTIF5 </name>
//    <r> 
//    <i> [Bit 18] RO (@ 0x40026000) Channel x half transfer flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.18..18> HTIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TCIF5  -----------------------------------
// SVD Line: 1098

//  <item> SFDITEM_FIELD__DMA1_ISR_TCIF5
//    <name> TCIF5 </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x40026000) Channel x transfer complete flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.17..17> TCIF5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_ISR_GIF5  -----------------------------------
// SVD Line: 1105

//  <item> SFDITEM_FIELD__DMA1_ISR_GIF5
//    <name> GIF5 </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40026000) Channel x global interrupt flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.16..16> GIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TEIF4  -----------------------------------
// SVD Line: 1112

//  <item> SFDITEM_FIELD__DMA1_ISR_TEIF4
//    <name> TEIF4 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40026000) Channel x transfer error flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.15..15> TEIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_HTIF4  -----------------------------------
// SVD Line: 1119

//  <item> SFDITEM_FIELD__DMA1_ISR_HTIF4
//    <name> HTIF4 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40026000) Channel x half transfer flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.14..14> HTIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TCIF4  -----------------------------------
// SVD Line: 1126

//  <item> SFDITEM_FIELD__DMA1_ISR_TCIF4
//    <name> TCIF4 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40026000) Channel x transfer complete flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.13..13> TCIF4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_ISR_GIF4  -----------------------------------
// SVD Line: 1133

//  <item> SFDITEM_FIELD__DMA1_ISR_GIF4
//    <name> GIF4 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40026000) Channel x global interrupt flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.12..12> GIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TEIF3  -----------------------------------
// SVD Line: 1140

//  <item> SFDITEM_FIELD__DMA1_ISR_TEIF3
//    <name> TEIF3 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40026000) Channel x transfer error flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.11..11> TEIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_HTIF3  -----------------------------------
// SVD Line: 1147

//  <item> SFDITEM_FIELD__DMA1_ISR_HTIF3
//    <name> HTIF3 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40026000) Channel x half transfer flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.10..10> HTIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TCIF3  -----------------------------------
// SVD Line: 1154

//  <item> SFDITEM_FIELD__DMA1_ISR_TCIF3
//    <name> TCIF3 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40026000) Channel x transfer complete flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.9..9> TCIF3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_ISR_GIF3  -----------------------------------
// SVD Line: 1161

//  <item> SFDITEM_FIELD__DMA1_ISR_GIF3
//    <name> GIF3 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40026000) Channel x global interrupt flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.8..8> GIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TEIF2  -----------------------------------
// SVD Line: 1168

//  <item> SFDITEM_FIELD__DMA1_ISR_TEIF2
//    <name> TEIF2 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40026000) Channel x transfer error flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.7..7> TEIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_HTIF2  -----------------------------------
// SVD Line: 1175

//  <item> SFDITEM_FIELD__DMA1_ISR_HTIF2
//    <name> HTIF2 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40026000) Channel x half transfer flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.6..6> HTIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TCIF2  -----------------------------------
// SVD Line: 1182

//  <item> SFDITEM_FIELD__DMA1_ISR_TCIF2
//    <name> TCIF2 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40026000) Channel x transfer complete flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.5..5> TCIF2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_ISR_GIF2  -----------------------------------
// SVD Line: 1189

//  <item> SFDITEM_FIELD__DMA1_ISR_GIF2
//    <name> GIF2 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40026000) Channel x global interrupt flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.4..4> GIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TEIF1  -----------------------------------
// SVD Line: 1196

//  <item> SFDITEM_FIELD__DMA1_ISR_TEIF1
//    <name> TEIF1 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40026000) Channel x transfer error flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.3..3> TEIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_HTIF1  -----------------------------------
// SVD Line: 1203

//  <item> SFDITEM_FIELD__DMA1_ISR_HTIF1
//    <name> HTIF1 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40026000) Channel x half transfer flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.2..2> HTIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TCIF1  -----------------------------------
// SVD Line: 1210

//  <item> SFDITEM_FIELD__DMA1_ISR_TCIF1
//    <name> TCIF1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40026000) Channel x transfer complete flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.1..1> TCIF1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_ISR_GIF1  -----------------------------------
// SVD Line: 1217

//  <item> SFDITEM_FIELD__DMA1_ISR_GIF1
//    <name> GIF1 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40026000) Channel x global interrupt flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.0..0> GIF1
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_ISR  ------------------------------------
// SVD Line: 1019

//  <rtree> SFDITEM_REG__DMA1_ISR
//    <name> ISR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40026000) interrupt status register </i>
//    <loc> ( (unsigned int)((DMA1_ISR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DMA1_ISR_TEIF7 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_HTIF7 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TCIF7 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_GIF7 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TEIF6 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_HTIF6 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TCIF6 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_GIF6 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TEIF5 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_HTIF5 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TCIF5 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_GIF5 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TEIF4 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_HTIF4 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TCIF4 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_GIF4 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TEIF3 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_HTIF3 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TCIF3 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_GIF3 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TEIF2 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_HTIF2 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TCIF2 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_GIF2 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TEIF1 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_HTIF1 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TCIF1 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_GIF1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_IFCR  --------------------------------
// SVD Line: 1226

unsigned int DMA1_IFCR __AT (0x40026004);



// ------------------------------  Field Item: DMA1_IFCR_CTEIF7  ----------------------------------
// SVD Line: 1235

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF7
//    <name> CTEIF7 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x40026004) Channel x transfer error clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.27..27> CTEIF7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CHTIF7  ----------------------------------
// SVD Line: 1242

//  <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF7
//    <name> CHTIF7 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x40026004) Channel x half transfer clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.26..26> CHTIF7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTCIF7  ----------------------------------
// SVD Line: 1249

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF7
//    <name> CTCIF7 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x40026004) Channel x transfer complete clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.25..25> CTCIF7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_IFCR_CGIF7  ----------------------------------
// SVD Line: 1256

//  <item> SFDITEM_FIELD__DMA1_IFCR_CGIF7
//    <name> CGIF7 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x40026004) Channel x global interrupt clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.24..24> CGIF7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTEIF6  ----------------------------------
// SVD Line: 1263

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF6
//    <name> CTEIF6 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x40026004) Channel x transfer error clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.23..23> CTEIF6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CHTIF6  ----------------------------------
// SVD Line: 1270

//  <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF6
//    <name> CHTIF6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x40026004) Channel x half transfer clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.22..22> CHTIF6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTCIF6  ----------------------------------
// SVD Line: 1277

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF6
//    <name> CTCIF6 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x40026004) Channel x transfer complete clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.21..21> CTCIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_IFCR_CGIF6  ----------------------------------
// SVD Line: 1284

//  <item> SFDITEM_FIELD__DMA1_IFCR_CGIF6
//    <name> CGIF6 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x40026004) Channel x global interrupt clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.20..20> CGIF6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTEIF5  ----------------------------------
// SVD Line: 1291

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF5
//    <name> CTEIF5 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x40026004) Channel x transfer error clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.19..19> CTEIF5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CHTIF5  ----------------------------------
// SVD Line: 1298

//  <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF5
//    <name> CHTIF5 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x40026004) Channel x half transfer clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.18..18> CHTIF5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTCIF5  ----------------------------------
// SVD Line: 1305

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF5
//    <name> CTCIF5 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x40026004) Channel x transfer complete clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.17..17> CTCIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_IFCR_CGIF5  ----------------------------------
// SVD Line: 1312

//  <item> SFDITEM_FIELD__DMA1_IFCR_CGIF5
//    <name> CGIF5 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x40026004) Channel x global interrupt clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.16..16> CGIF5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTEIF4  ----------------------------------
// SVD Line: 1319

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF4
//    <name> CTEIF4 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40026004) Channel x transfer error clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.15..15> CTEIF4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CHTIF4  ----------------------------------
// SVD Line: 1326

//  <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF4
//    <name> CHTIF4 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40026004) Channel x half transfer clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.14..14> CHTIF4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTCIF4  ----------------------------------
// SVD Line: 1333

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF4
//    <name> CTCIF4 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40026004) Channel x transfer complete clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.13..13> CTCIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_IFCR_CGIF4  ----------------------------------
// SVD Line: 1340

//  <item> SFDITEM_FIELD__DMA1_IFCR_CGIF4
//    <name> CGIF4 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40026004) Channel x global interrupt clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.12..12> CGIF4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTEIF3  ----------------------------------
// SVD Line: 1347

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF3
//    <name> CTEIF3 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40026004) Channel x transfer error clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.11..11> CTEIF3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CHTIF3  ----------------------------------
// SVD Line: 1354

//  <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF3
//    <name> CHTIF3 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40026004) Channel x half transfer clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.10..10> CHTIF3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTCIF3  ----------------------------------
// SVD Line: 1361

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF3
//    <name> CTCIF3 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40026004) Channel x transfer complete clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.9..9> CTCIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_IFCR_CGIF3  ----------------------------------
// SVD Line: 1368

//  <item> SFDITEM_FIELD__DMA1_IFCR_CGIF3
//    <name> CGIF3 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40026004) Channel x global interrupt clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.8..8> CGIF3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTEIF2  ----------------------------------
// SVD Line: 1375

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF2
//    <name> CTEIF2 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40026004) Channel x transfer error clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.7..7> CTEIF2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CHTIF2  ----------------------------------
// SVD Line: 1382

//  <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF2
//    <name> CHTIF2 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40026004) Channel x half transfer clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.6..6> CHTIF2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTCIF2  ----------------------------------
// SVD Line: 1389

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF2
//    <name> CTCIF2 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40026004) Channel x transfer complete clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.5..5> CTCIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_IFCR_CGIF2  ----------------------------------
// SVD Line: 1396

//  <item> SFDITEM_FIELD__DMA1_IFCR_CGIF2
//    <name> CGIF2 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40026004) Channel x global interrupt clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.4..4> CGIF2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTEIF1  ----------------------------------
// SVD Line: 1403

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF1
//    <name> CTEIF1 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40026004) Channel x transfer error clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.3..3> CTEIF1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CHTIF1  ----------------------------------
// SVD Line: 1410

//  <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF1
//    <name> CHTIF1 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40026004) Channel x half transfer clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.2..2> CHTIF1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTCIF1  ----------------------------------
// SVD Line: 1417

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF1
//    <name> CTCIF1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40026004) Channel x transfer complete clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.1..1> CTCIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_IFCR_CGIF1  ----------------------------------
// SVD Line: 1424

//  <item> SFDITEM_FIELD__DMA1_IFCR_CGIF1
//    <name> CGIF1 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40026004) Channel x global interrupt clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.0..0> CGIF1
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_IFCR  -----------------------------------
// SVD Line: 1226

//  <rtree> SFDITEM_REG__DMA1_IFCR
//    <name> IFCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40026004) interrupt flag clear register </i>
//    <loc> ( (unsigned int)((DMA1_IFCR >> 0) & 0xFFFFFFFF), ((DMA1_IFCR = (DMA1_IFCR & ~(0xFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF7 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF7 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF7 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CGIF7 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF6 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF6 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF6 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CGIF6 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF5 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF5 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF5 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CGIF5 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF4 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF4 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF4 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CGIF4 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF3 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF3 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF3 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CGIF3 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF2 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF2 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF2 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CGIF2 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF1 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF1 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF1 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CGIF1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CCR1  --------------------------------
// SVD Line: 1433

unsigned int DMA1_CCR1 __AT (0x40026008);



// ------------------------------  Field Item: DMA1_CCR1_MEM2MEM  ---------------------------------
// SVD Line: 1443

//  <item> SFDITEM_FIELD__DMA1_CCR1_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40026008) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR1_PL  ------------------------------------
// SVD Line: 1449

//  <item> SFDITEM_FIELD__DMA1_CCR1_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40026008) Channel priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR1 >> 12) & 0x3), ((DMA1_CCR1 = (DMA1_CCR1 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR1_MSIZE  ----------------------------------
// SVD Line: 1455

//  <item> SFDITEM_FIELD__DMA1_CCR1_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40026008) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR1 >> 10) & 0x3), ((DMA1_CCR1 = (DMA1_CCR1 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR1_PSIZE  ----------------------------------
// SVD Line: 1461

//  <item> SFDITEM_FIELD__DMA1_CCR1_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40026008) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR1 >> 8) & 0x3), ((DMA1_CCR1 = (DMA1_CCR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR1_MINC  -----------------------------------
// SVD Line: 1467

//  <item> SFDITEM_FIELD__DMA1_CCR1_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40026008) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR1_PINC  -----------------------------------
// SVD Line: 1473

//  <item> SFDITEM_FIELD__DMA1_CCR1_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40026008) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR1_CIRC  -----------------------------------
// SVD Line: 1479

//  <item> SFDITEM_FIELD__DMA1_CCR1_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40026008) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR1_DIR  -----------------------------------
// SVD Line: 1485

//  <item> SFDITEM_FIELD__DMA1_CCR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40026008) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR1_TEIE  -----------------------------------
// SVD Line: 1491

//  <item> SFDITEM_FIELD__DMA1_CCR1_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40026008) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR1_HTIE  -----------------------------------
// SVD Line: 1498

//  <item> SFDITEM_FIELD__DMA1_CCR1_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40026008) Half transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR1_TCIE  -----------------------------------
// SVD Line: 1505

//  <item> SFDITEM_FIELD__DMA1_CCR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40026008) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR1_EN  ------------------------------------
// SVD Line: 1512

//  <item> SFDITEM_FIELD__DMA1_CCR1_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40026008) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_CCR1  -----------------------------------
// SVD Line: 1433

//  <rtree> SFDITEM_REG__DMA1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026008) channel x configuration  register </i>
//    <loc> ( (unsigned int)((DMA1_CCR1 >> 0) & 0xFFFFFFFF), ((DMA1_CCR1 = (DMA1_CCR1 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CCR1_MEM2MEM </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_PL </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_MINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_PINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_CIRC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_DIR </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_TEIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_HTIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_TCIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_EN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA1_CNDTR1  -------------------------------
// SVD Line: 1520

unsigned int DMA1_CNDTR1 __AT (0x4002600C);



// -------------------------------  Field Item: DMA1_CNDTR1_NDT  ----------------------------------
// SVD Line: 1530

//  <item> SFDITEM_FIELD__DMA1_CNDTR1_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4002600C) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA1_CNDTR1 >> 0) & 0xFFFF), ((DMA1_CNDTR1 = (DMA1_CNDTR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CNDTR1  ----------------------------------
// SVD Line: 1520

//  <rtree> SFDITEM_REG__DMA1_CNDTR1
//    <name> CNDTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002600C) channel x number of data  register </i>
//    <loc> ( (unsigned int)((DMA1_CNDTR1 >> 0) & 0xFFFFFFFF), ((DMA1_CNDTR1 = (DMA1_CNDTR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CNDTR1_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CPAR1  -------------------------------
// SVD Line: 1538

unsigned int DMA1_CPAR1 __AT (0x40026010);



// --------------------------------  Field Item: DMA1_CPAR1_PA  -----------------------------------
// SVD Line: 1548

//  <item> SFDITEM_FIELD__DMA1_CPAR1_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026010) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CPAR1 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR1 = (DMA1_CPAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CPAR1  -----------------------------------
// SVD Line: 1538

//  <rtree> SFDITEM_REG__DMA1_CPAR1
//    <name> CPAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026010) channel x peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA1_CPAR1 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR1 = (DMA1_CPAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CPAR1_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CMAR1  -------------------------------
// SVD Line: 1556

unsigned int DMA1_CMAR1 __AT (0x40026014);



// --------------------------------  Field Item: DMA1_CMAR1_MA  -----------------------------------
// SVD Line: 1566

//  <item> SFDITEM_FIELD__DMA1_CMAR1_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026014) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CMAR1 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR1 = (DMA1_CMAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CMAR1  -----------------------------------
// SVD Line: 1556

//  <rtree> SFDITEM_REG__DMA1_CMAR1
//    <name> CMAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026014) channel x memory address  register </i>
//    <loc> ( (unsigned int)((DMA1_CMAR1 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR1 = (DMA1_CMAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CMAR1_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CCR2  --------------------------------
// SVD Line: 1574

unsigned int DMA1_CCR2 __AT (0x4002601C);



// ------------------------------  Field Item: DMA1_CCR2_MEM2MEM  ---------------------------------
// SVD Line: 1584

//  <item> SFDITEM_FIELD__DMA1_CCR2_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002601C) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR2_PL  ------------------------------------
// SVD Line: 1590

//  <item> SFDITEM_FIELD__DMA1_CCR2_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4002601C) Channel priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR2 >> 12) & 0x3), ((DMA1_CCR2 = (DMA1_CCR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR2_MSIZE  ----------------------------------
// SVD Line: 1596

//  <item> SFDITEM_FIELD__DMA1_CCR2_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4002601C) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR2 >> 10) & 0x3), ((DMA1_CCR2 = (DMA1_CCR2 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR2_PSIZE  ----------------------------------
// SVD Line: 1602

//  <item> SFDITEM_FIELD__DMA1_CCR2_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4002601C) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR2 >> 8) & 0x3), ((DMA1_CCR2 = (DMA1_CCR2 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR2_MINC  -----------------------------------
// SVD Line: 1608

//  <item> SFDITEM_FIELD__DMA1_CCR2_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002601C) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR2_PINC  -----------------------------------
// SVD Line: 1614

//  <item> SFDITEM_FIELD__DMA1_CCR2_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002601C) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR2_CIRC  -----------------------------------
// SVD Line: 1620

//  <item> SFDITEM_FIELD__DMA1_CCR2_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002601C) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR2_DIR  -----------------------------------
// SVD Line: 1626

//  <item> SFDITEM_FIELD__DMA1_CCR2_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002601C) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR2_TEIE  -----------------------------------
// SVD Line: 1632

//  <item> SFDITEM_FIELD__DMA1_CCR2_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002601C) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR2_HTIE  -----------------------------------
// SVD Line: 1639

//  <item> SFDITEM_FIELD__DMA1_CCR2_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002601C) Half transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR2_TCIE  -----------------------------------
// SVD Line: 1646

//  <item> SFDITEM_FIELD__DMA1_CCR2_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002601C) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR2_EN  ------------------------------------
// SVD Line: 1653

//  <item> SFDITEM_FIELD__DMA1_CCR2_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002601C) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_CCR2  -----------------------------------
// SVD Line: 1574

//  <rtree> SFDITEM_REG__DMA1_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002601C) channel x configuration  register </i>
//    <loc> ( (unsigned int)((DMA1_CCR2 >> 0) & 0xFFFFFFFF), ((DMA1_CCR2 = (DMA1_CCR2 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CCR2_MEM2MEM </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_PL </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_MINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_PINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_CIRC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_DIR </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_TEIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_HTIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_TCIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_EN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA1_CNDTR2  -------------------------------
// SVD Line: 1661

unsigned int DMA1_CNDTR2 __AT (0x40026020);



// -------------------------------  Field Item: DMA1_CNDTR2_NDT  ----------------------------------
// SVD Line: 1671

//  <item> SFDITEM_FIELD__DMA1_CNDTR2_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40026020) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA1_CNDTR2 >> 0) & 0xFFFF), ((DMA1_CNDTR2 = (DMA1_CNDTR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CNDTR2  ----------------------------------
// SVD Line: 1661

//  <rtree> SFDITEM_REG__DMA1_CNDTR2
//    <name> CNDTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026020) channel x number of data  register </i>
//    <loc> ( (unsigned int)((DMA1_CNDTR2 >> 0) & 0xFFFFFFFF), ((DMA1_CNDTR2 = (DMA1_CNDTR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CNDTR2_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CPAR2  -------------------------------
// SVD Line: 1679

unsigned int DMA1_CPAR2 __AT (0x40026024);



// --------------------------------  Field Item: DMA1_CPAR2_PA  -----------------------------------
// SVD Line: 1689

//  <item> SFDITEM_FIELD__DMA1_CPAR2_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026024) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CPAR2 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR2 = (DMA1_CPAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CPAR2  -----------------------------------
// SVD Line: 1679

//  <rtree> SFDITEM_REG__DMA1_CPAR2
//    <name> CPAR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026024) channel x peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA1_CPAR2 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR2 = (DMA1_CPAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CPAR2_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CMAR2  -------------------------------
// SVD Line: 1697

unsigned int DMA1_CMAR2 __AT (0x40026028);



// --------------------------------  Field Item: DMA1_CMAR2_MA  -----------------------------------
// SVD Line: 1707

//  <item> SFDITEM_FIELD__DMA1_CMAR2_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026028) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CMAR2 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR2 = (DMA1_CMAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CMAR2  -----------------------------------
// SVD Line: 1697

//  <rtree> SFDITEM_REG__DMA1_CMAR2
//    <name> CMAR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026028) channel x memory address  register </i>
//    <loc> ( (unsigned int)((DMA1_CMAR2 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR2 = (DMA1_CMAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CMAR2_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CCR3  --------------------------------
// SVD Line: 1715

unsigned int DMA1_CCR3 __AT (0x40026030);



// ------------------------------  Field Item: DMA1_CCR3_MEM2MEM  ---------------------------------
// SVD Line: 1725

//  <item> SFDITEM_FIELD__DMA1_CCR3_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40026030) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR3_PL  ------------------------------------
// SVD Line: 1731

//  <item> SFDITEM_FIELD__DMA1_CCR3_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40026030) Channel priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR3 >> 12) & 0x3), ((DMA1_CCR3 = (DMA1_CCR3 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR3_MSIZE  ----------------------------------
// SVD Line: 1737

//  <item> SFDITEM_FIELD__DMA1_CCR3_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40026030) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR3 >> 10) & 0x3), ((DMA1_CCR3 = (DMA1_CCR3 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR3_PSIZE  ----------------------------------
// SVD Line: 1743

//  <item> SFDITEM_FIELD__DMA1_CCR3_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40026030) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR3 >> 8) & 0x3), ((DMA1_CCR3 = (DMA1_CCR3 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR3_MINC  -----------------------------------
// SVD Line: 1749

//  <item> SFDITEM_FIELD__DMA1_CCR3_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40026030) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR3_PINC  -----------------------------------
// SVD Line: 1755

//  <item> SFDITEM_FIELD__DMA1_CCR3_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40026030) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR3_CIRC  -----------------------------------
// SVD Line: 1761

//  <item> SFDITEM_FIELD__DMA1_CCR3_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40026030) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR3_DIR  -----------------------------------
// SVD Line: 1767

//  <item> SFDITEM_FIELD__DMA1_CCR3_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40026030) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR3_TEIE  -----------------------------------
// SVD Line: 1773

//  <item> SFDITEM_FIELD__DMA1_CCR3_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40026030) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR3_HTIE  -----------------------------------
// SVD Line: 1780

//  <item> SFDITEM_FIELD__DMA1_CCR3_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40026030) Half transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR3_TCIE  -----------------------------------
// SVD Line: 1787

//  <item> SFDITEM_FIELD__DMA1_CCR3_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40026030) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR3_EN  ------------------------------------
// SVD Line: 1794

//  <item> SFDITEM_FIELD__DMA1_CCR3_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40026030) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_CCR3  -----------------------------------
// SVD Line: 1715

//  <rtree> SFDITEM_REG__DMA1_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026030) channel x configuration  register </i>
//    <loc> ( (unsigned int)((DMA1_CCR3 >> 0) & 0xFFFFFFFF), ((DMA1_CCR3 = (DMA1_CCR3 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CCR3_MEM2MEM </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_PL </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_MINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_PINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_CIRC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_DIR </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_TEIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_HTIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_TCIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_EN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA1_CNDTR3  -------------------------------
// SVD Line: 1802

unsigned int DMA1_CNDTR3 __AT (0x40026034);



// -------------------------------  Field Item: DMA1_CNDTR3_NDT  ----------------------------------
// SVD Line: 1812

//  <item> SFDITEM_FIELD__DMA1_CNDTR3_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40026034) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA1_CNDTR3 >> 0) & 0xFFFF), ((DMA1_CNDTR3 = (DMA1_CNDTR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CNDTR3  ----------------------------------
// SVD Line: 1802

//  <rtree> SFDITEM_REG__DMA1_CNDTR3
//    <name> CNDTR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026034) channel x number of data  register </i>
//    <loc> ( (unsigned int)((DMA1_CNDTR3 >> 0) & 0xFFFFFFFF), ((DMA1_CNDTR3 = (DMA1_CNDTR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CNDTR3_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CPAR3  -------------------------------
// SVD Line: 1820

unsigned int DMA1_CPAR3 __AT (0x40026038);



// --------------------------------  Field Item: DMA1_CPAR3_PA  -----------------------------------
// SVD Line: 1830

//  <item> SFDITEM_FIELD__DMA1_CPAR3_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026038) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CPAR3 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR3 = (DMA1_CPAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CPAR3  -----------------------------------
// SVD Line: 1820

//  <rtree> SFDITEM_REG__DMA1_CPAR3
//    <name> CPAR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026038) channel x peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA1_CPAR3 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR3 = (DMA1_CPAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CPAR3_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CMAR3  -------------------------------
// SVD Line: 1838

unsigned int DMA1_CMAR3 __AT (0x4002603C);



// --------------------------------  Field Item: DMA1_CMAR3_MA  -----------------------------------
// SVD Line: 1848

//  <item> SFDITEM_FIELD__DMA1_CMAR3_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002603C) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CMAR3 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR3 = (DMA1_CMAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CMAR3  -----------------------------------
// SVD Line: 1838

//  <rtree> SFDITEM_REG__DMA1_CMAR3
//    <name> CMAR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002603C) channel x memory address  register </i>
//    <loc> ( (unsigned int)((DMA1_CMAR3 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR3 = (DMA1_CMAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CMAR3_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CCR4  --------------------------------
// SVD Line: 1856

unsigned int DMA1_CCR4 __AT (0x40026044);



// ------------------------------  Field Item: DMA1_CCR4_MEM2MEM  ---------------------------------
// SVD Line: 1866

//  <item> SFDITEM_FIELD__DMA1_CCR4_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40026044) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR4_PL  ------------------------------------
// SVD Line: 1872

//  <item> SFDITEM_FIELD__DMA1_CCR4_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40026044) Channel priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR4 >> 12) & 0x3), ((DMA1_CCR4 = (DMA1_CCR4 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR4_MSIZE  ----------------------------------
// SVD Line: 1878

//  <item> SFDITEM_FIELD__DMA1_CCR4_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40026044) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR4 >> 10) & 0x3), ((DMA1_CCR4 = (DMA1_CCR4 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR4_PSIZE  ----------------------------------
// SVD Line: 1884

//  <item> SFDITEM_FIELD__DMA1_CCR4_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40026044) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR4 >> 8) & 0x3), ((DMA1_CCR4 = (DMA1_CCR4 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR4_MINC  -----------------------------------
// SVD Line: 1890

//  <item> SFDITEM_FIELD__DMA1_CCR4_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40026044) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR4_PINC  -----------------------------------
// SVD Line: 1896

//  <item> SFDITEM_FIELD__DMA1_CCR4_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40026044) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR4_CIRC  -----------------------------------
// SVD Line: 1902

//  <item> SFDITEM_FIELD__DMA1_CCR4_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40026044) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR4_DIR  -----------------------------------
// SVD Line: 1908

//  <item> SFDITEM_FIELD__DMA1_CCR4_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40026044) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR4_TEIE  -----------------------------------
// SVD Line: 1914

//  <item> SFDITEM_FIELD__DMA1_CCR4_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40026044) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR4_HTIE  -----------------------------------
// SVD Line: 1921

//  <item> SFDITEM_FIELD__DMA1_CCR4_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40026044) Half transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR4_TCIE  -----------------------------------
// SVD Line: 1928

//  <item> SFDITEM_FIELD__DMA1_CCR4_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40026044) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR4_EN  ------------------------------------
// SVD Line: 1935

//  <item> SFDITEM_FIELD__DMA1_CCR4_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40026044) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_CCR4  -----------------------------------
// SVD Line: 1856

//  <rtree> SFDITEM_REG__DMA1_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026044) channel x configuration  register </i>
//    <loc> ( (unsigned int)((DMA1_CCR4 >> 0) & 0xFFFFFFFF), ((DMA1_CCR4 = (DMA1_CCR4 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CCR4_MEM2MEM </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_PL </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_MINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_PINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_CIRC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_DIR </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_TEIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_HTIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_TCIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_EN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA1_CNDTR4  -------------------------------
// SVD Line: 1943

unsigned int DMA1_CNDTR4 __AT (0x40026048);



// -------------------------------  Field Item: DMA1_CNDTR4_NDT  ----------------------------------
// SVD Line: 1953

//  <item> SFDITEM_FIELD__DMA1_CNDTR4_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40026048) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA1_CNDTR4 >> 0) & 0xFFFF), ((DMA1_CNDTR4 = (DMA1_CNDTR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CNDTR4  ----------------------------------
// SVD Line: 1943

//  <rtree> SFDITEM_REG__DMA1_CNDTR4
//    <name> CNDTR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026048) channel x number of data  register </i>
//    <loc> ( (unsigned int)((DMA1_CNDTR4 >> 0) & 0xFFFFFFFF), ((DMA1_CNDTR4 = (DMA1_CNDTR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CNDTR4_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CPAR4  -------------------------------
// SVD Line: 1961

unsigned int DMA1_CPAR4 __AT (0x4002604C);



// --------------------------------  Field Item: DMA1_CPAR4_PA  -----------------------------------
// SVD Line: 1971

//  <item> SFDITEM_FIELD__DMA1_CPAR4_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002604C) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CPAR4 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR4 = (DMA1_CPAR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CPAR4  -----------------------------------
// SVD Line: 1961

//  <rtree> SFDITEM_REG__DMA1_CPAR4
//    <name> CPAR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002604C) channel x peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA1_CPAR4 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR4 = (DMA1_CPAR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CPAR4_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CMAR4  -------------------------------
// SVD Line: 1979

unsigned int DMA1_CMAR4 __AT (0x40026050);



// --------------------------------  Field Item: DMA1_CMAR4_MA  -----------------------------------
// SVD Line: 1989

//  <item> SFDITEM_FIELD__DMA1_CMAR4_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026050) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CMAR4 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR4 = (DMA1_CMAR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CMAR4  -----------------------------------
// SVD Line: 1979

//  <rtree> SFDITEM_REG__DMA1_CMAR4
//    <name> CMAR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026050) channel x memory address  register </i>
//    <loc> ( (unsigned int)((DMA1_CMAR4 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR4 = (DMA1_CMAR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CMAR4_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CCR5  --------------------------------
// SVD Line: 1997

unsigned int DMA1_CCR5 __AT (0x40026058);



// ------------------------------  Field Item: DMA1_CCR5_MEM2MEM  ---------------------------------
// SVD Line: 2007

//  <item> SFDITEM_FIELD__DMA1_CCR5_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40026058) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR5_PL  ------------------------------------
// SVD Line: 2013

//  <item> SFDITEM_FIELD__DMA1_CCR5_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40026058) Channel priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR5 >> 12) & 0x3), ((DMA1_CCR5 = (DMA1_CCR5 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR5_MSIZE  ----------------------------------
// SVD Line: 2019

//  <item> SFDITEM_FIELD__DMA1_CCR5_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40026058) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR5 >> 10) & 0x3), ((DMA1_CCR5 = (DMA1_CCR5 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR5_PSIZE  ----------------------------------
// SVD Line: 2025

//  <item> SFDITEM_FIELD__DMA1_CCR5_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40026058) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR5 >> 8) & 0x3), ((DMA1_CCR5 = (DMA1_CCR5 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR5_MINC  -----------------------------------
// SVD Line: 2031

//  <item> SFDITEM_FIELD__DMA1_CCR5_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40026058) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR5_PINC  -----------------------------------
// SVD Line: 2037

//  <item> SFDITEM_FIELD__DMA1_CCR5_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40026058) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR5_CIRC  -----------------------------------
// SVD Line: 2043

//  <item> SFDITEM_FIELD__DMA1_CCR5_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40026058) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR5_DIR  -----------------------------------
// SVD Line: 2049

//  <item> SFDITEM_FIELD__DMA1_CCR5_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40026058) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR5_TEIE  -----------------------------------
// SVD Line: 2055

//  <item> SFDITEM_FIELD__DMA1_CCR5_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40026058) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR5_HTIE  -----------------------------------
// SVD Line: 2062

//  <item> SFDITEM_FIELD__DMA1_CCR5_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40026058) Half transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR5_TCIE  -----------------------------------
// SVD Line: 2069

//  <item> SFDITEM_FIELD__DMA1_CCR5_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40026058) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR5_EN  ------------------------------------
// SVD Line: 2076

//  <item> SFDITEM_FIELD__DMA1_CCR5_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40026058) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_CCR5  -----------------------------------
// SVD Line: 1997

//  <rtree> SFDITEM_REG__DMA1_CCR5
//    <name> CCR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026058) channel x configuration  register </i>
//    <loc> ( (unsigned int)((DMA1_CCR5 >> 0) & 0xFFFFFFFF), ((DMA1_CCR5 = (DMA1_CCR5 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CCR5_MEM2MEM </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_PL </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_MINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_PINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_CIRC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_DIR </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_TEIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_HTIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_TCIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_EN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA1_CNDTR5  -------------------------------
// SVD Line: 2084

unsigned int DMA1_CNDTR5 __AT (0x4002605C);



// -------------------------------  Field Item: DMA1_CNDTR5_NDT  ----------------------------------
// SVD Line: 2094

//  <item> SFDITEM_FIELD__DMA1_CNDTR5_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4002605C) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA1_CNDTR5 >> 0) & 0xFFFF), ((DMA1_CNDTR5 = (DMA1_CNDTR5 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CNDTR5  ----------------------------------
// SVD Line: 2084

//  <rtree> SFDITEM_REG__DMA1_CNDTR5
//    <name> CNDTR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002605C) channel x number of data  register </i>
//    <loc> ( (unsigned int)((DMA1_CNDTR5 >> 0) & 0xFFFFFFFF), ((DMA1_CNDTR5 = (DMA1_CNDTR5 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CNDTR5_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CPAR5  -------------------------------
// SVD Line: 2102

unsigned int DMA1_CPAR5 __AT (0x40026060);



// --------------------------------  Field Item: DMA1_CPAR5_PA  -----------------------------------
// SVD Line: 2112

//  <item> SFDITEM_FIELD__DMA1_CPAR5_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026060) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CPAR5 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR5 = (DMA1_CPAR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CPAR5  -----------------------------------
// SVD Line: 2102

//  <rtree> SFDITEM_REG__DMA1_CPAR5
//    <name> CPAR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026060) channel x peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA1_CPAR5 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR5 = (DMA1_CPAR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CPAR5_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CMAR5  -------------------------------
// SVD Line: 2120

unsigned int DMA1_CMAR5 __AT (0x40026064);



// --------------------------------  Field Item: DMA1_CMAR5_MA  -----------------------------------
// SVD Line: 2130

//  <item> SFDITEM_FIELD__DMA1_CMAR5_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026064) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CMAR5 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR5 = (DMA1_CMAR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CMAR5  -----------------------------------
// SVD Line: 2120

//  <rtree> SFDITEM_REG__DMA1_CMAR5
//    <name> CMAR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026064) channel x memory address  register </i>
//    <loc> ( (unsigned int)((DMA1_CMAR5 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR5 = (DMA1_CMAR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CMAR5_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CCR6  --------------------------------
// SVD Line: 2138

unsigned int DMA1_CCR6 __AT (0x4002606C);



// ------------------------------  Field Item: DMA1_CCR6_MEM2MEM  ---------------------------------
// SVD Line: 2148

//  <item> SFDITEM_FIELD__DMA1_CCR6_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002606C) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR6_PL  ------------------------------------
// SVD Line: 2154

//  <item> SFDITEM_FIELD__DMA1_CCR6_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4002606C) Channel priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR6 >> 12) & 0x3), ((DMA1_CCR6 = (DMA1_CCR6 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR6_MSIZE  ----------------------------------
// SVD Line: 2160

//  <item> SFDITEM_FIELD__DMA1_CCR6_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4002606C) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR6 >> 10) & 0x3), ((DMA1_CCR6 = (DMA1_CCR6 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR6_PSIZE  ----------------------------------
// SVD Line: 2166

//  <item> SFDITEM_FIELD__DMA1_CCR6_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4002606C) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR6 >> 8) & 0x3), ((DMA1_CCR6 = (DMA1_CCR6 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR6_MINC  -----------------------------------
// SVD Line: 2172

//  <item> SFDITEM_FIELD__DMA1_CCR6_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002606C) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR6_PINC  -----------------------------------
// SVD Line: 2178

//  <item> SFDITEM_FIELD__DMA1_CCR6_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002606C) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR6_CIRC  -----------------------------------
// SVD Line: 2184

//  <item> SFDITEM_FIELD__DMA1_CCR6_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002606C) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR6_DIR  -----------------------------------
// SVD Line: 2190

//  <item> SFDITEM_FIELD__DMA1_CCR6_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002606C) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR6_TEIE  -----------------------------------
// SVD Line: 2196

//  <item> SFDITEM_FIELD__DMA1_CCR6_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002606C) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR6_HTIE  -----------------------------------
// SVD Line: 2203

//  <item> SFDITEM_FIELD__DMA1_CCR6_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002606C) Half transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR6_TCIE  -----------------------------------
// SVD Line: 2210

//  <item> SFDITEM_FIELD__DMA1_CCR6_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002606C) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR6_EN  ------------------------------------
// SVD Line: 2217

//  <item> SFDITEM_FIELD__DMA1_CCR6_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002606C) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_CCR6  -----------------------------------
// SVD Line: 2138

//  <rtree> SFDITEM_REG__DMA1_CCR6
//    <name> CCR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002606C) channel x configuration  register </i>
//    <loc> ( (unsigned int)((DMA1_CCR6 >> 0) & 0xFFFFFFFF), ((DMA1_CCR6 = (DMA1_CCR6 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CCR6_MEM2MEM </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_PL </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_MINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_PINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_CIRC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_DIR </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_TEIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_HTIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_TCIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_EN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA1_CNDTR6  -------------------------------
// SVD Line: 2225

unsigned int DMA1_CNDTR6 __AT (0x40026070);



// -------------------------------  Field Item: DMA1_CNDTR6_NDT  ----------------------------------
// SVD Line: 2235

//  <item> SFDITEM_FIELD__DMA1_CNDTR6_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40026070) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA1_CNDTR6 >> 0) & 0xFFFF), ((DMA1_CNDTR6 = (DMA1_CNDTR6 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CNDTR6  ----------------------------------
// SVD Line: 2225

//  <rtree> SFDITEM_REG__DMA1_CNDTR6
//    <name> CNDTR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026070) channel x number of data  register </i>
//    <loc> ( (unsigned int)((DMA1_CNDTR6 >> 0) & 0xFFFFFFFF), ((DMA1_CNDTR6 = (DMA1_CNDTR6 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CNDTR6_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CPAR6  -------------------------------
// SVD Line: 2243

unsigned int DMA1_CPAR6 __AT (0x40026074);



// --------------------------------  Field Item: DMA1_CPAR6_PA  -----------------------------------
// SVD Line: 2253

//  <item> SFDITEM_FIELD__DMA1_CPAR6_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026074) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CPAR6 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR6 = (DMA1_CPAR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CPAR6  -----------------------------------
// SVD Line: 2243

//  <rtree> SFDITEM_REG__DMA1_CPAR6
//    <name> CPAR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026074) channel x peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA1_CPAR6 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR6 = (DMA1_CPAR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CPAR6_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CMAR6  -------------------------------
// SVD Line: 2261

unsigned int DMA1_CMAR6 __AT (0x40026078);



// --------------------------------  Field Item: DMA1_CMAR6_MA  -----------------------------------
// SVD Line: 2271

//  <item> SFDITEM_FIELD__DMA1_CMAR6_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026078) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CMAR6 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR6 = (DMA1_CMAR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CMAR6  -----------------------------------
// SVD Line: 2261

//  <rtree> SFDITEM_REG__DMA1_CMAR6
//    <name> CMAR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026078) channel x memory address  register </i>
//    <loc> ( (unsigned int)((DMA1_CMAR6 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR6 = (DMA1_CMAR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CMAR6_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CCR7  --------------------------------
// SVD Line: 2279

unsigned int DMA1_CCR7 __AT (0x40026080);



// ------------------------------  Field Item: DMA1_CCR7_MEM2MEM  ---------------------------------
// SVD Line: 2289

//  <item> SFDITEM_FIELD__DMA1_CCR7_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40026080) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR7_PL  ------------------------------------
// SVD Line: 2295

//  <item> SFDITEM_FIELD__DMA1_CCR7_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40026080) Channel priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR7 >> 12) & 0x3), ((DMA1_CCR7 = (DMA1_CCR7 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR7_MSIZE  ----------------------------------
// SVD Line: 2301

//  <item> SFDITEM_FIELD__DMA1_CCR7_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40026080) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR7 >> 10) & 0x3), ((DMA1_CCR7 = (DMA1_CCR7 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR7_PSIZE  ----------------------------------
// SVD Line: 2307

//  <item> SFDITEM_FIELD__DMA1_CCR7_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40026080) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR7 >> 8) & 0x3), ((DMA1_CCR7 = (DMA1_CCR7 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR7_MINC  -----------------------------------
// SVD Line: 2313

//  <item> SFDITEM_FIELD__DMA1_CCR7_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40026080) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR7_PINC  -----------------------------------
// SVD Line: 2319

//  <item> SFDITEM_FIELD__DMA1_CCR7_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40026080) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR7_CIRC  -----------------------------------
// SVD Line: 2325

//  <item> SFDITEM_FIELD__DMA1_CCR7_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40026080) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR7_DIR  -----------------------------------
// SVD Line: 2331

//  <item> SFDITEM_FIELD__DMA1_CCR7_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40026080) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR7_TEIE  -----------------------------------
// SVD Line: 2337

//  <item> SFDITEM_FIELD__DMA1_CCR7_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40026080) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR7_HTIE  -----------------------------------
// SVD Line: 2344

//  <item> SFDITEM_FIELD__DMA1_CCR7_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40026080) Half transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR7_TCIE  -----------------------------------
// SVD Line: 2351

//  <item> SFDITEM_FIELD__DMA1_CCR7_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40026080) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR7_EN  ------------------------------------
// SVD Line: 2358

//  <item> SFDITEM_FIELD__DMA1_CCR7_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40026080) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_CCR7  -----------------------------------
// SVD Line: 2279

//  <rtree> SFDITEM_REG__DMA1_CCR7
//    <name> CCR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026080) channel x configuration  register </i>
//    <loc> ( (unsigned int)((DMA1_CCR7 >> 0) & 0xFFFFFFFF), ((DMA1_CCR7 = (DMA1_CCR7 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CCR7_MEM2MEM </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_PL </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_MINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_PINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_CIRC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_DIR </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_TEIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_HTIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_TCIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_EN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA1_CNDTR7  -------------------------------
// SVD Line: 2366

unsigned int DMA1_CNDTR7 __AT (0x40026084);



// -------------------------------  Field Item: DMA1_CNDTR7_NDT  ----------------------------------
// SVD Line: 2376

//  <item> SFDITEM_FIELD__DMA1_CNDTR7_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40026084) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA1_CNDTR7 >> 0) & 0xFFFF), ((DMA1_CNDTR7 = (DMA1_CNDTR7 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CNDTR7  ----------------------------------
// SVD Line: 2366

//  <rtree> SFDITEM_REG__DMA1_CNDTR7
//    <name> CNDTR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026084) channel x number of data  register </i>
//    <loc> ( (unsigned int)((DMA1_CNDTR7 >> 0) & 0xFFFFFFFF), ((DMA1_CNDTR7 = (DMA1_CNDTR7 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CNDTR7_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CPAR7  -------------------------------
// SVD Line: 2384

unsigned int DMA1_CPAR7 __AT (0x40026088);



// --------------------------------  Field Item: DMA1_CPAR7_PA  -----------------------------------
// SVD Line: 2394

//  <item> SFDITEM_FIELD__DMA1_CPAR7_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026088) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CPAR7 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR7 = (DMA1_CPAR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CPAR7  -----------------------------------
// SVD Line: 2384

//  <rtree> SFDITEM_REG__DMA1_CPAR7
//    <name> CPAR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026088) channel x peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA1_CPAR7 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR7 = (DMA1_CPAR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CPAR7_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CMAR7  -------------------------------
// SVD Line: 2402

unsigned int DMA1_CMAR7 __AT (0x4002608C);



// --------------------------------  Field Item: DMA1_CMAR7_MA  -----------------------------------
// SVD Line: 2412

//  <item> SFDITEM_FIELD__DMA1_CMAR7_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002608C) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CMAR7 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR7 = (DMA1_CMAR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CMAR7  -----------------------------------
// SVD Line: 2402

//  <rtree> SFDITEM_REG__DMA1_CMAR7
//    <name> CMAR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002608C) channel x memory address  register </i>
//    <loc> ( (unsigned int)((DMA1_CMAR7 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR7 = (DMA1_CMAR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CMAR7_MA </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: DMA1  -------------------------------------
// SVD Line: 973

//  <view> DMA1
//    <name> DMA1 </name>
//    <item> SFDITEM_REG__DMA1_ISR </item>
//    <item> SFDITEM_REG__DMA1_IFCR </item>
//    <item> SFDITEM_REG__DMA1_CCR1 </item>
//    <item> SFDITEM_REG__DMA1_CNDTR1 </item>
//    <item> SFDITEM_REG__DMA1_CPAR1 </item>
//    <item> SFDITEM_REG__DMA1_CMAR1 </item>
//    <item> SFDITEM_REG__DMA1_CCR2 </item>
//    <item> SFDITEM_REG__DMA1_CNDTR2 </item>
//    <item> SFDITEM_REG__DMA1_CPAR2 </item>
//    <item> SFDITEM_REG__DMA1_CMAR2 </item>
//    <item> SFDITEM_REG__DMA1_CCR3 </item>
//    <item> SFDITEM_REG__DMA1_CNDTR3 </item>
//    <item> SFDITEM_REG__DMA1_CPAR3 </item>
//    <item> SFDITEM_REG__DMA1_CMAR3 </item>
//    <item> SFDITEM_REG__DMA1_CCR4 </item>
//    <item> SFDITEM_REG__DMA1_CNDTR4 </item>
//    <item> SFDITEM_REG__DMA1_CPAR4 </item>
//    <item> SFDITEM_REG__DMA1_CMAR4 </item>
//    <item> SFDITEM_REG__DMA1_CCR5 </item>
//    <item> SFDITEM_REG__DMA1_CNDTR5 </item>
//    <item> SFDITEM_REG__DMA1_CPAR5 </item>
//    <item> SFDITEM_REG__DMA1_CMAR5 </item>
//    <item> SFDITEM_REG__DMA1_CCR6 </item>
//    <item> SFDITEM_REG__DMA1_CNDTR6 </item>
//    <item> SFDITEM_REG__DMA1_CPAR6 </item>
//    <item> SFDITEM_REG__DMA1_CMAR6 </item>
//    <item> SFDITEM_REG__DMA1_CCR7 </item>
//    <item> SFDITEM_REG__DMA1_CNDTR7 </item>
//    <item> SFDITEM_REG__DMA1_CPAR7 </item>
//    <item> SFDITEM_REG__DMA1_CMAR7 </item>
//  </view>
//  


// -----------------------------  Register Item Address: DMA2_ISR  --------------------------------
// SVD Line: 1019

unsigned int DMA2_ISR __AT (0x40026400);



// -------------------------------  Field Item: DMA2_ISR_TEIF7  -----------------------------------
// SVD Line: 1028

//  <item> SFDITEM_FIELD__DMA2_ISR_TEIF7
//    <name> TEIF7 </name>
//    <r> 
//    <i> [Bit 27] RO (@ 0x40026400) Channel x transfer error flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.27..27> TEIF7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_HTIF7  -----------------------------------
// SVD Line: 1035

//  <item> SFDITEM_FIELD__DMA2_ISR_HTIF7
//    <name> HTIF7 </name>
//    <r> 
//    <i> [Bit 26] RO (@ 0x40026400) Channel x half transfer flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.26..26> HTIF7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TCIF7  -----------------------------------
// SVD Line: 1042

//  <item> SFDITEM_FIELD__DMA2_ISR_TCIF7
//    <name> TCIF7 </name>
//    <r> 
//    <i> [Bit 25] RO (@ 0x40026400) Channel x transfer complete flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.25..25> TCIF7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_ISR_GIF7  -----------------------------------
// SVD Line: 1049

//  <item> SFDITEM_FIELD__DMA2_ISR_GIF7
//    <name> GIF7 </name>
//    <r> 
//    <i> [Bit 24] RO (@ 0x40026400) Channel x global interrupt flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.24..24> GIF7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TEIF6  -----------------------------------
// SVD Line: 1056

//  <item> SFDITEM_FIELD__DMA2_ISR_TEIF6
//    <name> TEIF6 </name>
//    <r> 
//    <i> [Bit 23] RO (@ 0x40026400) Channel x transfer error flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.23..23> TEIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_HTIF6  -----------------------------------
// SVD Line: 1063

//  <item> SFDITEM_FIELD__DMA2_ISR_HTIF6
//    <name> HTIF6 </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x40026400) Channel x half transfer flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.22..22> HTIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TCIF6  -----------------------------------
// SVD Line: 1070

//  <item> SFDITEM_FIELD__DMA2_ISR_TCIF6
//    <name> TCIF6 </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x40026400) Channel x transfer complete flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.21..21> TCIF6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_ISR_GIF6  -----------------------------------
// SVD Line: 1077

//  <item> SFDITEM_FIELD__DMA2_ISR_GIF6
//    <name> GIF6 </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x40026400) Channel x global interrupt flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.20..20> GIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TEIF5  -----------------------------------
// SVD Line: 1084

//  <item> SFDITEM_FIELD__DMA2_ISR_TEIF5
//    <name> TEIF5 </name>
//    <r> 
//    <i> [Bit 19] RO (@ 0x40026400) Channel x transfer error flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.19..19> TEIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_HTIF5  -----------------------------------
// SVD Line: 1091

//  <item> SFDITEM_FIELD__DMA2_ISR_HTIF5
//    <name> HTIF5 </name>
//    <r> 
//    <i> [Bit 18] RO (@ 0x40026400) Channel x half transfer flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.18..18> HTIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TCIF5  -----------------------------------
// SVD Line: 1098

//  <item> SFDITEM_FIELD__DMA2_ISR_TCIF5
//    <name> TCIF5 </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x40026400) Channel x transfer complete flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.17..17> TCIF5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_ISR_GIF5  -----------------------------------
// SVD Line: 1105

//  <item> SFDITEM_FIELD__DMA2_ISR_GIF5
//    <name> GIF5 </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40026400) Channel x global interrupt flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.16..16> GIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TEIF4  -----------------------------------
// SVD Line: 1112

//  <item> SFDITEM_FIELD__DMA2_ISR_TEIF4
//    <name> TEIF4 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40026400) Channel x transfer error flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.15..15> TEIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_HTIF4  -----------------------------------
// SVD Line: 1119

//  <item> SFDITEM_FIELD__DMA2_ISR_HTIF4
//    <name> HTIF4 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40026400) Channel x half transfer flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.14..14> HTIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TCIF4  -----------------------------------
// SVD Line: 1126

//  <item> SFDITEM_FIELD__DMA2_ISR_TCIF4
//    <name> TCIF4 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40026400) Channel x transfer complete flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.13..13> TCIF4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_ISR_GIF4  -----------------------------------
// SVD Line: 1133

//  <item> SFDITEM_FIELD__DMA2_ISR_GIF4
//    <name> GIF4 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40026400) Channel x global interrupt flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.12..12> GIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TEIF3  -----------------------------------
// SVD Line: 1140

//  <item> SFDITEM_FIELD__DMA2_ISR_TEIF3
//    <name> TEIF3 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40026400) Channel x transfer error flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.11..11> TEIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_HTIF3  -----------------------------------
// SVD Line: 1147

//  <item> SFDITEM_FIELD__DMA2_ISR_HTIF3
//    <name> HTIF3 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40026400) Channel x half transfer flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.10..10> HTIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TCIF3  -----------------------------------
// SVD Line: 1154

//  <item> SFDITEM_FIELD__DMA2_ISR_TCIF3
//    <name> TCIF3 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40026400) Channel x transfer complete flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.9..9> TCIF3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_ISR_GIF3  -----------------------------------
// SVD Line: 1161

//  <item> SFDITEM_FIELD__DMA2_ISR_GIF3
//    <name> GIF3 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40026400) Channel x global interrupt flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.8..8> GIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TEIF2  -----------------------------------
// SVD Line: 1168

//  <item> SFDITEM_FIELD__DMA2_ISR_TEIF2
//    <name> TEIF2 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40026400) Channel x transfer error flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.7..7> TEIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_HTIF2  -----------------------------------
// SVD Line: 1175

//  <item> SFDITEM_FIELD__DMA2_ISR_HTIF2
//    <name> HTIF2 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40026400) Channel x half transfer flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.6..6> HTIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TCIF2  -----------------------------------
// SVD Line: 1182

//  <item> SFDITEM_FIELD__DMA2_ISR_TCIF2
//    <name> TCIF2 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40026400) Channel x transfer complete flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.5..5> TCIF2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_ISR_GIF2  -----------------------------------
// SVD Line: 1189

//  <item> SFDITEM_FIELD__DMA2_ISR_GIF2
//    <name> GIF2 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40026400) Channel x global interrupt flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.4..4> GIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TEIF1  -----------------------------------
// SVD Line: 1196

//  <item> SFDITEM_FIELD__DMA2_ISR_TEIF1
//    <name> TEIF1 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40026400) Channel x transfer error flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.3..3> TEIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_HTIF1  -----------------------------------
// SVD Line: 1203

//  <item> SFDITEM_FIELD__DMA2_ISR_HTIF1
//    <name> HTIF1 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40026400) Channel x half transfer flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.2..2> HTIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TCIF1  -----------------------------------
// SVD Line: 1210

//  <item> SFDITEM_FIELD__DMA2_ISR_TCIF1
//    <name> TCIF1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40026400) Channel x transfer complete flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.1..1> TCIF1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_ISR_GIF1  -----------------------------------
// SVD Line: 1217

//  <item> SFDITEM_FIELD__DMA2_ISR_GIF1
//    <name> GIF1 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40026400) Channel x global interrupt flag (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.0..0> GIF1
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA2_ISR  ------------------------------------
// SVD Line: 1019

//  <rtree> SFDITEM_REG__DMA2_ISR
//    <name> ISR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40026400) interrupt status register </i>
//    <loc> ( (unsigned int)((DMA2_ISR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DMA2_ISR_TEIF7 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_HTIF7 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TCIF7 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_GIF7 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TEIF6 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_HTIF6 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TCIF6 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_GIF6 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TEIF5 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_HTIF5 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TCIF5 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_GIF5 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TEIF4 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_HTIF4 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TCIF4 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_GIF4 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TEIF3 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_HTIF3 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TCIF3 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_GIF3 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TEIF2 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_HTIF2 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TCIF2 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_GIF2 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TEIF1 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_HTIF1 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TCIF1 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_GIF1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_IFCR  --------------------------------
// SVD Line: 1226

unsigned int DMA2_IFCR __AT (0x40026404);



// ------------------------------  Field Item: DMA2_IFCR_CTEIF7  ----------------------------------
// SVD Line: 1235

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF7
//    <name> CTEIF7 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x40026404) Channel x transfer error clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.27..27> CTEIF7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CHTIF7  ----------------------------------
// SVD Line: 1242

//  <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF7
//    <name> CHTIF7 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x40026404) Channel x half transfer clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.26..26> CHTIF7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTCIF7  ----------------------------------
// SVD Line: 1249

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF7
//    <name> CTCIF7 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x40026404) Channel x transfer complete clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.25..25> CTCIF7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_IFCR_CGIF7  ----------------------------------
// SVD Line: 1256

//  <item> SFDITEM_FIELD__DMA2_IFCR_CGIF7
//    <name> CGIF7 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x40026404) Channel x global interrupt clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.24..24> CGIF7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTEIF6  ----------------------------------
// SVD Line: 1263

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF6
//    <name> CTEIF6 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x40026404) Channel x transfer error clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.23..23> CTEIF6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CHTIF6  ----------------------------------
// SVD Line: 1270

//  <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF6
//    <name> CHTIF6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x40026404) Channel x half transfer clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.22..22> CHTIF6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTCIF6  ----------------------------------
// SVD Line: 1277

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF6
//    <name> CTCIF6 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x40026404) Channel x transfer complete clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.21..21> CTCIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_IFCR_CGIF6  ----------------------------------
// SVD Line: 1284

//  <item> SFDITEM_FIELD__DMA2_IFCR_CGIF6
//    <name> CGIF6 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x40026404) Channel x global interrupt clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.20..20> CGIF6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTEIF5  ----------------------------------
// SVD Line: 1291

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF5
//    <name> CTEIF5 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x40026404) Channel x transfer error clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.19..19> CTEIF5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CHTIF5  ----------------------------------
// SVD Line: 1298

//  <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF5
//    <name> CHTIF5 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x40026404) Channel x half transfer clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.18..18> CHTIF5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTCIF5  ----------------------------------
// SVD Line: 1305

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF5
//    <name> CTCIF5 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x40026404) Channel x transfer complete clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.17..17> CTCIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_IFCR_CGIF5  ----------------------------------
// SVD Line: 1312

//  <item> SFDITEM_FIELD__DMA2_IFCR_CGIF5
//    <name> CGIF5 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x40026404) Channel x global interrupt clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.16..16> CGIF5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTEIF4  ----------------------------------
// SVD Line: 1319

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF4
//    <name> CTEIF4 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40026404) Channel x transfer error clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.15..15> CTEIF4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CHTIF4  ----------------------------------
// SVD Line: 1326

//  <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF4
//    <name> CHTIF4 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40026404) Channel x half transfer clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.14..14> CHTIF4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTCIF4  ----------------------------------
// SVD Line: 1333

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF4
//    <name> CTCIF4 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40026404) Channel x transfer complete clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.13..13> CTCIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_IFCR_CGIF4  ----------------------------------
// SVD Line: 1340

//  <item> SFDITEM_FIELD__DMA2_IFCR_CGIF4
//    <name> CGIF4 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40026404) Channel x global interrupt clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.12..12> CGIF4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTEIF3  ----------------------------------
// SVD Line: 1347

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF3
//    <name> CTEIF3 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40026404) Channel x transfer error clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.11..11> CTEIF3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CHTIF3  ----------------------------------
// SVD Line: 1354

//  <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF3
//    <name> CHTIF3 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40026404) Channel x half transfer clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.10..10> CHTIF3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTCIF3  ----------------------------------
// SVD Line: 1361

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF3
//    <name> CTCIF3 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40026404) Channel x transfer complete clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.9..9> CTCIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_IFCR_CGIF3  ----------------------------------
// SVD Line: 1368

//  <item> SFDITEM_FIELD__DMA2_IFCR_CGIF3
//    <name> CGIF3 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40026404) Channel x global interrupt clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.8..8> CGIF3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTEIF2  ----------------------------------
// SVD Line: 1375

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF2
//    <name> CTEIF2 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40026404) Channel x transfer error clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.7..7> CTEIF2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CHTIF2  ----------------------------------
// SVD Line: 1382

//  <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF2
//    <name> CHTIF2 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40026404) Channel x half transfer clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.6..6> CHTIF2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTCIF2  ----------------------------------
// SVD Line: 1389

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF2
//    <name> CTCIF2 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40026404) Channel x transfer complete clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.5..5> CTCIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_IFCR_CGIF2  ----------------------------------
// SVD Line: 1396

//  <item> SFDITEM_FIELD__DMA2_IFCR_CGIF2
//    <name> CGIF2 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40026404) Channel x global interrupt clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.4..4> CGIF2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTEIF1  ----------------------------------
// SVD Line: 1403

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF1
//    <name> CTEIF1 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40026404) Channel x transfer error clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.3..3> CTEIF1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CHTIF1  ----------------------------------
// SVD Line: 1410

//  <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF1
//    <name> CHTIF1 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40026404) Channel x half transfer clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.2..2> CHTIF1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTCIF1  ----------------------------------
// SVD Line: 1417

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF1
//    <name> CTCIF1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40026404) Channel x transfer complete clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.1..1> CTCIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_IFCR_CGIF1  ----------------------------------
// SVD Line: 1424

//  <item> SFDITEM_FIELD__DMA2_IFCR_CGIF1
//    <name> CGIF1 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40026404) Channel x global interrupt clear (x = 1  ..7) </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.0..0> CGIF1
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA2_IFCR  -----------------------------------
// SVD Line: 1226

//  <rtree> SFDITEM_REG__DMA2_IFCR
//    <name> IFCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40026404) interrupt flag clear register </i>
//    <loc> ( (unsigned int)((DMA2_IFCR >> 0) & 0xFFFFFFFF), ((DMA2_IFCR = (DMA2_IFCR & ~(0xFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF7 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF7 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF7 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CGIF7 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF6 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF6 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF6 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CGIF6 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF5 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF5 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF5 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CGIF5 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF4 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF4 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF4 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CGIF4 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF3 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF3 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF3 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CGIF3 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF2 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF2 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF2 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CGIF2 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF1 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF1 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF1 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CGIF1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CCR1  --------------------------------
// SVD Line: 1433

unsigned int DMA2_CCR1 __AT (0x40026408);



// ------------------------------  Field Item: DMA2_CCR1_MEM2MEM  ---------------------------------
// SVD Line: 1443

//  <item> SFDITEM_FIELD__DMA2_CCR1_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40026408) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR1 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR1_PL  ------------------------------------
// SVD Line: 1449

//  <item> SFDITEM_FIELD__DMA2_CCR1_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40026408) Channel priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR1 >> 12) & 0x3), ((DMA2_CCR1 = (DMA2_CCR1 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR1_MSIZE  ----------------------------------
// SVD Line: 1455

//  <item> SFDITEM_FIELD__DMA2_CCR1_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40026408) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR1 >> 10) & 0x3), ((DMA2_CCR1 = (DMA2_CCR1 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR1_PSIZE  ----------------------------------
// SVD Line: 1461

//  <item> SFDITEM_FIELD__DMA2_CCR1_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40026408) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR1 >> 8) & 0x3), ((DMA2_CCR1 = (DMA2_CCR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR1_MINC  -----------------------------------
// SVD Line: 1467

//  <item> SFDITEM_FIELD__DMA2_CCR1_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40026408) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR1 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR1_PINC  -----------------------------------
// SVD Line: 1473

//  <item> SFDITEM_FIELD__DMA2_CCR1_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40026408) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR1 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR1_CIRC  -----------------------------------
// SVD Line: 1479

//  <item> SFDITEM_FIELD__DMA2_CCR1_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40026408) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR1 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR1_DIR  -----------------------------------
// SVD Line: 1485

//  <item> SFDITEM_FIELD__DMA2_CCR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40026408) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR1_TEIE  -----------------------------------
// SVD Line: 1491

//  <item> SFDITEM_FIELD__DMA2_CCR1_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40026408) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR1 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR1_HTIE  -----------------------------------
// SVD Line: 1498

//  <item> SFDITEM_FIELD__DMA2_CCR1_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40026408) Half transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR1 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR1_TCIE  -----------------------------------
// SVD Line: 1505

//  <item> SFDITEM_FIELD__DMA2_CCR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40026408) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR1 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR1_EN  ------------------------------------
// SVD Line: 1512

//  <item> SFDITEM_FIELD__DMA2_CCR1_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40026408) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR1 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA2_CCR1  -----------------------------------
// SVD Line: 1433

//  <rtree> SFDITEM_REG__DMA2_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026408) channel x configuration  register </i>
//    <loc> ( (unsigned int)((DMA2_CCR1 >> 0) & 0xFFFFFFFF), ((DMA2_CCR1 = (DMA2_CCR1 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CCR1_MEM2MEM </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_PL </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_MINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_PINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_CIRC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_DIR </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_TEIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_HTIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_TCIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_EN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA2_CNDTR1  -------------------------------
// SVD Line: 1520

unsigned int DMA2_CNDTR1 __AT (0x4002640C);



// -------------------------------  Field Item: DMA2_CNDTR1_NDT  ----------------------------------
// SVD Line: 1530

//  <item> SFDITEM_FIELD__DMA2_CNDTR1_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4002640C) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA2_CNDTR1 >> 0) & 0xFFFF), ((DMA2_CNDTR1 = (DMA2_CNDTR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CNDTR1  ----------------------------------
// SVD Line: 1520

//  <rtree> SFDITEM_REG__DMA2_CNDTR1
//    <name> CNDTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002640C) channel x number of data  register </i>
//    <loc> ( (unsigned int)((DMA2_CNDTR1 >> 0) & 0xFFFFFFFF), ((DMA2_CNDTR1 = (DMA2_CNDTR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CNDTR1_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CPAR1  -------------------------------
// SVD Line: 1538

unsigned int DMA2_CPAR1 __AT (0x40026410);



// --------------------------------  Field Item: DMA2_CPAR1_PA  -----------------------------------
// SVD Line: 1548

//  <item> SFDITEM_FIELD__DMA2_CPAR1_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026410) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CPAR1 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR1 = (DMA2_CPAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CPAR1  -----------------------------------
// SVD Line: 1538

//  <rtree> SFDITEM_REG__DMA2_CPAR1
//    <name> CPAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026410) channel x peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA2_CPAR1 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR1 = (DMA2_CPAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CPAR1_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CMAR1  -------------------------------
// SVD Line: 1556

unsigned int DMA2_CMAR1 __AT (0x40026414);



// --------------------------------  Field Item: DMA2_CMAR1_MA  -----------------------------------
// SVD Line: 1566

//  <item> SFDITEM_FIELD__DMA2_CMAR1_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026414) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CMAR1 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR1 = (DMA2_CMAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CMAR1  -----------------------------------
// SVD Line: 1556

//  <rtree> SFDITEM_REG__DMA2_CMAR1
//    <name> CMAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026414) channel x memory address  register </i>
//    <loc> ( (unsigned int)((DMA2_CMAR1 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR1 = (DMA2_CMAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CMAR1_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CCR2  --------------------------------
// SVD Line: 1574

unsigned int DMA2_CCR2 __AT (0x4002641C);



// ------------------------------  Field Item: DMA2_CCR2_MEM2MEM  ---------------------------------
// SVD Line: 1584

//  <item> SFDITEM_FIELD__DMA2_CCR2_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002641C) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR2 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR2_PL  ------------------------------------
// SVD Line: 1590

//  <item> SFDITEM_FIELD__DMA2_CCR2_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4002641C) Channel priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR2 >> 12) & 0x3), ((DMA2_CCR2 = (DMA2_CCR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR2_MSIZE  ----------------------------------
// SVD Line: 1596

//  <item> SFDITEM_FIELD__DMA2_CCR2_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4002641C) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR2 >> 10) & 0x3), ((DMA2_CCR2 = (DMA2_CCR2 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR2_PSIZE  ----------------------------------
// SVD Line: 1602

//  <item> SFDITEM_FIELD__DMA2_CCR2_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4002641C) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR2 >> 8) & 0x3), ((DMA2_CCR2 = (DMA2_CCR2 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR2_MINC  -----------------------------------
// SVD Line: 1608

//  <item> SFDITEM_FIELD__DMA2_CCR2_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002641C) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR2 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR2_PINC  -----------------------------------
// SVD Line: 1614

//  <item> SFDITEM_FIELD__DMA2_CCR2_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002641C) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR2 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR2_CIRC  -----------------------------------
// SVD Line: 1620

//  <item> SFDITEM_FIELD__DMA2_CCR2_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002641C) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR2 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR2_DIR  -----------------------------------
// SVD Line: 1626

//  <item> SFDITEM_FIELD__DMA2_CCR2_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002641C) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR2 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR2_TEIE  -----------------------------------
// SVD Line: 1632

//  <item> SFDITEM_FIELD__DMA2_CCR2_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002641C) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR2 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR2_HTIE  -----------------------------------
// SVD Line: 1639

//  <item> SFDITEM_FIELD__DMA2_CCR2_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002641C) Half transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR2 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR2_TCIE  -----------------------------------
// SVD Line: 1646

//  <item> SFDITEM_FIELD__DMA2_CCR2_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002641C) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR2 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR2_EN  ------------------------------------
// SVD Line: 1653

//  <item> SFDITEM_FIELD__DMA2_CCR2_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002641C) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR2 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA2_CCR2  -----------------------------------
// SVD Line: 1574

//  <rtree> SFDITEM_REG__DMA2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002641C) channel x configuration  register </i>
//    <loc> ( (unsigned int)((DMA2_CCR2 >> 0) & 0xFFFFFFFF), ((DMA2_CCR2 = (DMA2_CCR2 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CCR2_MEM2MEM </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_PL </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_MINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_PINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_CIRC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_DIR </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_TEIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_HTIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_TCIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_EN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA2_CNDTR2  -------------------------------
// SVD Line: 1661

unsigned int DMA2_CNDTR2 __AT (0x40026420);



// -------------------------------  Field Item: DMA2_CNDTR2_NDT  ----------------------------------
// SVD Line: 1671

//  <item> SFDITEM_FIELD__DMA2_CNDTR2_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40026420) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA2_CNDTR2 >> 0) & 0xFFFF), ((DMA2_CNDTR2 = (DMA2_CNDTR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CNDTR2  ----------------------------------
// SVD Line: 1661

//  <rtree> SFDITEM_REG__DMA2_CNDTR2
//    <name> CNDTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026420) channel x number of data  register </i>
//    <loc> ( (unsigned int)((DMA2_CNDTR2 >> 0) & 0xFFFFFFFF), ((DMA2_CNDTR2 = (DMA2_CNDTR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CNDTR2_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CPAR2  -------------------------------
// SVD Line: 1679

unsigned int DMA2_CPAR2 __AT (0x40026424);



// --------------------------------  Field Item: DMA2_CPAR2_PA  -----------------------------------
// SVD Line: 1689

//  <item> SFDITEM_FIELD__DMA2_CPAR2_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026424) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CPAR2 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR2 = (DMA2_CPAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CPAR2  -----------------------------------
// SVD Line: 1679

//  <rtree> SFDITEM_REG__DMA2_CPAR2
//    <name> CPAR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026424) channel x peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA2_CPAR2 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR2 = (DMA2_CPAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CPAR2_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CMAR2  -------------------------------
// SVD Line: 1697

unsigned int DMA2_CMAR2 __AT (0x40026428);



// --------------------------------  Field Item: DMA2_CMAR2_MA  -----------------------------------
// SVD Line: 1707

//  <item> SFDITEM_FIELD__DMA2_CMAR2_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026428) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CMAR2 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR2 = (DMA2_CMAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CMAR2  -----------------------------------
// SVD Line: 1697

//  <rtree> SFDITEM_REG__DMA2_CMAR2
//    <name> CMAR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026428) channel x memory address  register </i>
//    <loc> ( (unsigned int)((DMA2_CMAR2 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR2 = (DMA2_CMAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CMAR2_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CCR3  --------------------------------
// SVD Line: 1715

unsigned int DMA2_CCR3 __AT (0x40026430);



// ------------------------------  Field Item: DMA2_CCR3_MEM2MEM  ---------------------------------
// SVD Line: 1725

//  <item> SFDITEM_FIELD__DMA2_CCR3_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40026430) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR3 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR3_PL  ------------------------------------
// SVD Line: 1731

//  <item> SFDITEM_FIELD__DMA2_CCR3_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40026430) Channel priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR3 >> 12) & 0x3), ((DMA2_CCR3 = (DMA2_CCR3 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR3_MSIZE  ----------------------------------
// SVD Line: 1737

//  <item> SFDITEM_FIELD__DMA2_CCR3_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40026430) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR3 >> 10) & 0x3), ((DMA2_CCR3 = (DMA2_CCR3 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR3_PSIZE  ----------------------------------
// SVD Line: 1743

//  <item> SFDITEM_FIELD__DMA2_CCR3_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40026430) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR3 >> 8) & 0x3), ((DMA2_CCR3 = (DMA2_CCR3 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR3_MINC  -----------------------------------
// SVD Line: 1749

//  <item> SFDITEM_FIELD__DMA2_CCR3_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40026430) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR3 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR3_PINC  -----------------------------------
// SVD Line: 1755

//  <item> SFDITEM_FIELD__DMA2_CCR3_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40026430) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR3 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR3_CIRC  -----------------------------------
// SVD Line: 1761

//  <item> SFDITEM_FIELD__DMA2_CCR3_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40026430) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR3 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR3_DIR  -----------------------------------
// SVD Line: 1767

//  <item> SFDITEM_FIELD__DMA2_CCR3_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40026430) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR3 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR3_TEIE  -----------------------------------
// SVD Line: 1773

//  <item> SFDITEM_FIELD__DMA2_CCR3_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40026430) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR3 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR3_HTIE  -----------------------------------
// SVD Line: 1780

//  <item> SFDITEM_FIELD__DMA2_CCR3_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40026430) Half transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR3 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR3_TCIE  -----------------------------------
// SVD Line: 1787

//  <item> SFDITEM_FIELD__DMA2_CCR3_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40026430) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR3 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR3_EN  ------------------------------------
// SVD Line: 1794

//  <item> SFDITEM_FIELD__DMA2_CCR3_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40026430) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR3 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA2_CCR3  -----------------------------------
// SVD Line: 1715

//  <rtree> SFDITEM_REG__DMA2_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026430) channel x configuration  register </i>
//    <loc> ( (unsigned int)((DMA2_CCR3 >> 0) & 0xFFFFFFFF), ((DMA2_CCR3 = (DMA2_CCR3 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CCR3_MEM2MEM </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_PL </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_MINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_PINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_CIRC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_DIR </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_TEIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_HTIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_TCIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_EN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA2_CNDTR3  -------------------------------
// SVD Line: 1802

unsigned int DMA2_CNDTR3 __AT (0x40026434);



// -------------------------------  Field Item: DMA2_CNDTR3_NDT  ----------------------------------
// SVD Line: 1812

//  <item> SFDITEM_FIELD__DMA2_CNDTR3_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40026434) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA2_CNDTR3 >> 0) & 0xFFFF), ((DMA2_CNDTR3 = (DMA2_CNDTR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CNDTR3  ----------------------------------
// SVD Line: 1802

//  <rtree> SFDITEM_REG__DMA2_CNDTR3
//    <name> CNDTR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026434) channel x number of data  register </i>
//    <loc> ( (unsigned int)((DMA2_CNDTR3 >> 0) & 0xFFFFFFFF), ((DMA2_CNDTR3 = (DMA2_CNDTR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CNDTR3_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CPAR3  -------------------------------
// SVD Line: 1820

unsigned int DMA2_CPAR3 __AT (0x40026438);



// --------------------------------  Field Item: DMA2_CPAR3_PA  -----------------------------------
// SVD Line: 1830

//  <item> SFDITEM_FIELD__DMA2_CPAR3_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026438) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CPAR3 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR3 = (DMA2_CPAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CPAR3  -----------------------------------
// SVD Line: 1820

//  <rtree> SFDITEM_REG__DMA2_CPAR3
//    <name> CPAR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026438) channel x peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA2_CPAR3 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR3 = (DMA2_CPAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CPAR3_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CMAR3  -------------------------------
// SVD Line: 1838

unsigned int DMA2_CMAR3 __AT (0x4002643C);



// --------------------------------  Field Item: DMA2_CMAR3_MA  -----------------------------------
// SVD Line: 1848

//  <item> SFDITEM_FIELD__DMA2_CMAR3_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002643C) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CMAR3 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR3 = (DMA2_CMAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CMAR3  -----------------------------------
// SVD Line: 1838

//  <rtree> SFDITEM_REG__DMA2_CMAR3
//    <name> CMAR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002643C) channel x memory address  register </i>
//    <loc> ( (unsigned int)((DMA2_CMAR3 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR3 = (DMA2_CMAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CMAR3_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CCR4  --------------------------------
// SVD Line: 1856

unsigned int DMA2_CCR4 __AT (0x40026444);



// ------------------------------  Field Item: DMA2_CCR4_MEM2MEM  ---------------------------------
// SVD Line: 1866

//  <item> SFDITEM_FIELD__DMA2_CCR4_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40026444) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR4 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR4_PL  ------------------------------------
// SVD Line: 1872

//  <item> SFDITEM_FIELD__DMA2_CCR4_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40026444) Channel priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR4 >> 12) & 0x3), ((DMA2_CCR4 = (DMA2_CCR4 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR4_MSIZE  ----------------------------------
// SVD Line: 1878

//  <item> SFDITEM_FIELD__DMA2_CCR4_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40026444) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR4 >> 10) & 0x3), ((DMA2_CCR4 = (DMA2_CCR4 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR4_PSIZE  ----------------------------------
// SVD Line: 1884

//  <item> SFDITEM_FIELD__DMA2_CCR4_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40026444) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR4 >> 8) & 0x3), ((DMA2_CCR4 = (DMA2_CCR4 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR4_MINC  -----------------------------------
// SVD Line: 1890

//  <item> SFDITEM_FIELD__DMA2_CCR4_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40026444) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR4 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR4_PINC  -----------------------------------
// SVD Line: 1896

//  <item> SFDITEM_FIELD__DMA2_CCR4_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40026444) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR4 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR4_CIRC  -----------------------------------
// SVD Line: 1902

//  <item> SFDITEM_FIELD__DMA2_CCR4_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40026444) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR4 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR4_DIR  -----------------------------------
// SVD Line: 1908

//  <item> SFDITEM_FIELD__DMA2_CCR4_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40026444) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR4 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR4_TEIE  -----------------------------------
// SVD Line: 1914

//  <item> SFDITEM_FIELD__DMA2_CCR4_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40026444) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR4 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR4_HTIE  -----------------------------------
// SVD Line: 1921

//  <item> SFDITEM_FIELD__DMA2_CCR4_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40026444) Half transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR4 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR4_TCIE  -----------------------------------
// SVD Line: 1928

//  <item> SFDITEM_FIELD__DMA2_CCR4_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40026444) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR4 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR4_EN  ------------------------------------
// SVD Line: 1935

//  <item> SFDITEM_FIELD__DMA2_CCR4_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40026444) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR4 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA2_CCR4  -----------------------------------
// SVD Line: 1856

//  <rtree> SFDITEM_REG__DMA2_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026444) channel x configuration  register </i>
//    <loc> ( (unsigned int)((DMA2_CCR4 >> 0) & 0xFFFFFFFF), ((DMA2_CCR4 = (DMA2_CCR4 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CCR4_MEM2MEM </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_PL </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_MINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_PINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_CIRC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_DIR </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_TEIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_HTIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_TCIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_EN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA2_CNDTR4  -------------------------------
// SVD Line: 1943

unsigned int DMA2_CNDTR4 __AT (0x40026448);



// -------------------------------  Field Item: DMA2_CNDTR4_NDT  ----------------------------------
// SVD Line: 1953

//  <item> SFDITEM_FIELD__DMA2_CNDTR4_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40026448) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA2_CNDTR4 >> 0) & 0xFFFF), ((DMA2_CNDTR4 = (DMA2_CNDTR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CNDTR4  ----------------------------------
// SVD Line: 1943

//  <rtree> SFDITEM_REG__DMA2_CNDTR4
//    <name> CNDTR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026448) channel x number of data  register </i>
//    <loc> ( (unsigned int)((DMA2_CNDTR4 >> 0) & 0xFFFFFFFF), ((DMA2_CNDTR4 = (DMA2_CNDTR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CNDTR4_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CPAR4  -------------------------------
// SVD Line: 1961

unsigned int DMA2_CPAR4 __AT (0x4002644C);



// --------------------------------  Field Item: DMA2_CPAR4_PA  -----------------------------------
// SVD Line: 1971

//  <item> SFDITEM_FIELD__DMA2_CPAR4_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002644C) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CPAR4 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR4 = (DMA2_CPAR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CPAR4  -----------------------------------
// SVD Line: 1961

//  <rtree> SFDITEM_REG__DMA2_CPAR4
//    <name> CPAR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002644C) channel x peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA2_CPAR4 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR4 = (DMA2_CPAR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CPAR4_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CMAR4  -------------------------------
// SVD Line: 1979

unsigned int DMA2_CMAR4 __AT (0x40026450);



// --------------------------------  Field Item: DMA2_CMAR4_MA  -----------------------------------
// SVD Line: 1989

//  <item> SFDITEM_FIELD__DMA2_CMAR4_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026450) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CMAR4 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR4 = (DMA2_CMAR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CMAR4  -----------------------------------
// SVD Line: 1979

//  <rtree> SFDITEM_REG__DMA2_CMAR4
//    <name> CMAR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026450) channel x memory address  register </i>
//    <loc> ( (unsigned int)((DMA2_CMAR4 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR4 = (DMA2_CMAR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CMAR4_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CCR5  --------------------------------
// SVD Line: 1997

unsigned int DMA2_CCR5 __AT (0x40026458);



// ------------------------------  Field Item: DMA2_CCR5_MEM2MEM  ---------------------------------
// SVD Line: 2007

//  <item> SFDITEM_FIELD__DMA2_CCR5_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40026458) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR5 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR5_PL  ------------------------------------
// SVD Line: 2013

//  <item> SFDITEM_FIELD__DMA2_CCR5_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40026458) Channel priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR5 >> 12) & 0x3), ((DMA2_CCR5 = (DMA2_CCR5 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR5_MSIZE  ----------------------------------
// SVD Line: 2019

//  <item> SFDITEM_FIELD__DMA2_CCR5_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40026458) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR5 >> 10) & 0x3), ((DMA2_CCR5 = (DMA2_CCR5 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR5_PSIZE  ----------------------------------
// SVD Line: 2025

//  <item> SFDITEM_FIELD__DMA2_CCR5_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40026458) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR5 >> 8) & 0x3), ((DMA2_CCR5 = (DMA2_CCR5 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR5_MINC  -----------------------------------
// SVD Line: 2031

//  <item> SFDITEM_FIELD__DMA2_CCR5_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40026458) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR5 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR5_PINC  -----------------------------------
// SVD Line: 2037

//  <item> SFDITEM_FIELD__DMA2_CCR5_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40026458) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR5 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR5_CIRC  -----------------------------------
// SVD Line: 2043

//  <item> SFDITEM_FIELD__DMA2_CCR5_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40026458) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR5 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR5_DIR  -----------------------------------
// SVD Line: 2049

//  <item> SFDITEM_FIELD__DMA2_CCR5_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40026458) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR5 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR5_TEIE  -----------------------------------
// SVD Line: 2055

//  <item> SFDITEM_FIELD__DMA2_CCR5_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40026458) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR5 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR5_HTIE  -----------------------------------
// SVD Line: 2062

//  <item> SFDITEM_FIELD__DMA2_CCR5_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40026458) Half transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR5 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR5_TCIE  -----------------------------------
// SVD Line: 2069

//  <item> SFDITEM_FIELD__DMA2_CCR5_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40026458) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR5 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR5_EN  ------------------------------------
// SVD Line: 2076

//  <item> SFDITEM_FIELD__DMA2_CCR5_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40026458) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR5 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA2_CCR5  -----------------------------------
// SVD Line: 1997

//  <rtree> SFDITEM_REG__DMA2_CCR5
//    <name> CCR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026458) channel x configuration  register </i>
//    <loc> ( (unsigned int)((DMA2_CCR5 >> 0) & 0xFFFFFFFF), ((DMA2_CCR5 = (DMA2_CCR5 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CCR5_MEM2MEM </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_PL </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_MINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_PINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_CIRC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_DIR </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_TEIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_HTIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_TCIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_EN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA2_CNDTR5  -------------------------------
// SVD Line: 2084

unsigned int DMA2_CNDTR5 __AT (0x4002645C);



// -------------------------------  Field Item: DMA2_CNDTR5_NDT  ----------------------------------
// SVD Line: 2094

//  <item> SFDITEM_FIELD__DMA2_CNDTR5_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4002645C) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA2_CNDTR5 >> 0) & 0xFFFF), ((DMA2_CNDTR5 = (DMA2_CNDTR5 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CNDTR5  ----------------------------------
// SVD Line: 2084

//  <rtree> SFDITEM_REG__DMA2_CNDTR5
//    <name> CNDTR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002645C) channel x number of data  register </i>
//    <loc> ( (unsigned int)((DMA2_CNDTR5 >> 0) & 0xFFFFFFFF), ((DMA2_CNDTR5 = (DMA2_CNDTR5 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CNDTR5_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CPAR5  -------------------------------
// SVD Line: 2102

unsigned int DMA2_CPAR5 __AT (0x40026460);



// --------------------------------  Field Item: DMA2_CPAR5_PA  -----------------------------------
// SVD Line: 2112

//  <item> SFDITEM_FIELD__DMA2_CPAR5_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026460) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CPAR5 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR5 = (DMA2_CPAR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CPAR5  -----------------------------------
// SVD Line: 2102

//  <rtree> SFDITEM_REG__DMA2_CPAR5
//    <name> CPAR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026460) channel x peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA2_CPAR5 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR5 = (DMA2_CPAR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CPAR5_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CMAR5  -------------------------------
// SVD Line: 2120

unsigned int DMA2_CMAR5 __AT (0x40026464);



// --------------------------------  Field Item: DMA2_CMAR5_MA  -----------------------------------
// SVD Line: 2130

//  <item> SFDITEM_FIELD__DMA2_CMAR5_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026464) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CMAR5 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR5 = (DMA2_CMAR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CMAR5  -----------------------------------
// SVD Line: 2120

//  <rtree> SFDITEM_REG__DMA2_CMAR5
//    <name> CMAR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026464) channel x memory address  register </i>
//    <loc> ( (unsigned int)((DMA2_CMAR5 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR5 = (DMA2_CMAR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CMAR5_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CCR6  --------------------------------
// SVD Line: 2138

unsigned int DMA2_CCR6 __AT (0x4002646C);



// ------------------------------  Field Item: DMA2_CCR6_MEM2MEM  ---------------------------------
// SVD Line: 2148

//  <item> SFDITEM_FIELD__DMA2_CCR6_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002646C) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR6 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR6_PL  ------------------------------------
// SVD Line: 2154

//  <item> SFDITEM_FIELD__DMA2_CCR6_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4002646C) Channel priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR6 >> 12) & 0x3), ((DMA2_CCR6 = (DMA2_CCR6 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR6_MSIZE  ----------------------------------
// SVD Line: 2160

//  <item> SFDITEM_FIELD__DMA2_CCR6_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4002646C) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR6 >> 10) & 0x3), ((DMA2_CCR6 = (DMA2_CCR6 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR6_PSIZE  ----------------------------------
// SVD Line: 2166

//  <item> SFDITEM_FIELD__DMA2_CCR6_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4002646C) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR6 >> 8) & 0x3), ((DMA2_CCR6 = (DMA2_CCR6 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR6_MINC  -----------------------------------
// SVD Line: 2172

//  <item> SFDITEM_FIELD__DMA2_CCR6_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002646C) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR6 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR6_PINC  -----------------------------------
// SVD Line: 2178

//  <item> SFDITEM_FIELD__DMA2_CCR6_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002646C) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR6 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR6_CIRC  -----------------------------------
// SVD Line: 2184

//  <item> SFDITEM_FIELD__DMA2_CCR6_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002646C) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR6 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR6_DIR  -----------------------------------
// SVD Line: 2190

//  <item> SFDITEM_FIELD__DMA2_CCR6_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002646C) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR6 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR6_TEIE  -----------------------------------
// SVD Line: 2196

//  <item> SFDITEM_FIELD__DMA2_CCR6_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002646C) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR6 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR6_HTIE  -----------------------------------
// SVD Line: 2203

//  <item> SFDITEM_FIELD__DMA2_CCR6_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002646C) Half transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR6 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR6_TCIE  -----------------------------------
// SVD Line: 2210

//  <item> SFDITEM_FIELD__DMA2_CCR6_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002646C) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR6 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR6_EN  ------------------------------------
// SVD Line: 2217

//  <item> SFDITEM_FIELD__DMA2_CCR6_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002646C) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR6 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA2_CCR6  -----------------------------------
// SVD Line: 2138

//  <rtree> SFDITEM_REG__DMA2_CCR6
//    <name> CCR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002646C) channel x configuration  register </i>
//    <loc> ( (unsigned int)((DMA2_CCR6 >> 0) & 0xFFFFFFFF), ((DMA2_CCR6 = (DMA2_CCR6 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CCR6_MEM2MEM </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_PL </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_MINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_PINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_CIRC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_DIR </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_TEIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_HTIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_TCIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_EN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA2_CNDTR6  -------------------------------
// SVD Line: 2225

unsigned int DMA2_CNDTR6 __AT (0x40026470);



// -------------------------------  Field Item: DMA2_CNDTR6_NDT  ----------------------------------
// SVD Line: 2235

//  <item> SFDITEM_FIELD__DMA2_CNDTR6_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40026470) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA2_CNDTR6 >> 0) & 0xFFFF), ((DMA2_CNDTR6 = (DMA2_CNDTR6 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CNDTR6  ----------------------------------
// SVD Line: 2225

//  <rtree> SFDITEM_REG__DMA2_CNDTR6
//    <name> CNDTR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026470) channel x number of data  register </i>
//    <loc> ( (unsigned int)((DMA2_CNDTR6 >> 0) & 0xFFFFFFFF), ((DMA2_CNDTR6 = (DMA2_CNDTR6 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CNDTR6_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CPAR6  -------------------------------
// SVD Line: 2243

unsigned int DMA2_CPAR6 __AT (0x40026474);



// --------------------------------  Field Item: DMA2_CPAR6_PA  -----------------------------------
// SVD Line: 2253

//  <item> SFDITEM_FIELD__DMA2_CPAR6_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026474) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CPAR6 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR6 = (DMA2_CPAR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CPAR6  -----------------------------------
// SVD Line: 2243

//  <rtree> SFDITEM_REG__DMA2_CPAR6
//    <name> CPAR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026474) channel x peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA2_CPAR6 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR6 = (DMA2_CPAR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CPAR6_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CMAR6  -------------------------------
// SVD Line: 2261

unsigned int DMA2_CMAR6 __AT (0x40026478);



// --------------------------------  Field Item: DMA2_CMAR6_MA  -----------------------------------
// SVD Line: 2271

//  <item> SFDITEM_FIELD__DMA2_CMAR6_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026478) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CMAR6 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR6 = (DMA2_CMAR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CMAR6  -----------------------------------
// SVD Line: 2261

//  <rtree> SFDITEM_REG__DMA2_CMAR6
//    <name> CMAR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026478) channel x memory address  register </i>
//    <loc> ( (unsigned int)((DMA2_CMAR6 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR6 = (DMA2_CMAR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CMAR6_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CCR7  --------------------------------
// SVD Line: 2279

unsigned int DMA2_CCR7 __AT (0x40026480);



// ------------------------------  Field Item: DMA2_CCR7_MEM2MEM  ---------------------------------
// SVD Line: 2289

//  <item> SFDITEM_FIELD__DMA2_CCR7_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40026480) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR7 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR7_PL  ------------------------------------
// SVD Line: 2295

//  <item> SFDITEM_FIELD__DMA2_CCR7_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40026480) Channel priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR7 >> 12) & 0x3), ((DMA2_CCR7 = (DMA2_CCR7 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR7_MSIZE  ----------------------------------
// SVD Line: 2301

//  <item> SFDITEM_FIELD__DMA2_CCR7_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40026480) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR7 >> 10) & 0x3), ((DMA2_CCR7 = (DMA2_CCR7 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR7_PSIZE  ----------------------------------
// SVD Line: 2307

//  <item> SFDITEM_FIELD__DMA2_CCR7_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40026480) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR7 >> 8) & 0x3), ((DMA2_CCR7 = (DMA2_CCR7 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR7_MINC  -----------------------------------
// SVD Line: 2313

//  <item> SFDITEM_FIELD__DMA2_CCR7_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40026480) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR7 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR7_PINC  -----------------------------------
// SVD Line: 2319

//  <item> SFDITEM_FIELD__DMA2_CCR7_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40026480) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR7 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR7_CIRC  -----------------------------------
// SVD Line: 2325

//  <item> SFDITEM_FIELD__DMA2_CCR7_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40026480) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR7 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR7_DIR  -----------------------------------
// SVD Line: 2331

//  <item> SFDITEM_FIELD__DMA2_CCR7_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40026480) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR7 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR7_TEIE  -----------------------------------
// SVD Line: 2337

//  <item> SFDITEM_FIELD__DMA2_CCR7_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40026480) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR7 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR7_HTIE  -----------------------------------
// SVD Line: 2344

//  <item> SFDITEM_FIELD__DMA2_CCR7_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40026480) Half transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR7 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR7_TCIE  -----------------------------------
// SVD Line: 2351

//  <item> SFDITEM_FIELD__DMA2_CCR7_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40026480) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR7 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR7_EN  ------------------------------------
// SVD Line: 2358

//  <item> SFDITEM_FIELD__DMA2_CCR7_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40026480) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR7 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA2_CCR7  -----------------------------------
// SVD Line: 2279

//  <rtree> SFDITEM_REG__DMA2_CCR7
//    <name> CCR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026480) channel x configuration  register </i>
//    <loc> ( (unsigned int)((DMA2_CCR7 >> 0) & 0xFFFFFFFF), ((DMA2_CCR7 = (DMA2_CCR7 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CCR7_MEM2MEM </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_PL </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_MINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_PINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_CIRC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_DIR </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_TEIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_HTIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_TCIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_EN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA2_CNDTR7  -------------------------------
// SVD Line: 2366

unsigned int DMA2_CNDTR7 __AT (0x40026484);



// -------------------------------  Field Item: DMA2_CNDTR7_NDT  ----------------------------------
// SVD Line: 2376

//  <item> SFDITEM_FIELD__DMA2_CNDTR7_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40026484) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA2_CNDTR7 >> 0) & 0xFFFF), ((DMA2_CNDTR7 = (DMA2_CNDTR7 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CNDTR7  ----------------------------------
// SVD Line: 2366

//  <rtree> SFDITEM_REG__DMA2_CNDTR7
//    <name> CNDTR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026484) channel x number of data  register </i>
//    <loc> ( (unsigned int)((DMA2_CNDTR7 >> 0) & 0xFFFFFFFF), ((DMA2_CNDTR7 = (DMA2_CNDTR7 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CNDTR7_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CPAR7  -------------------------------
// SVD Line: 2384

unsigned int DMA2_CPAR7 __AT (0x40026488);



// --------------------------------  Field Item: DMA2_CPAR7_PA  -----------------------------------
// SVD Line: 2394

//  <item> SFDITEM_FIELD__DMA2_CPAR7_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026488) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CPAR7 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR7 = (DMA2_CPAR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CPAR7  -----------------------------------
// SVD Line: 2384

//  <rtree> SFDITEM_REG__DMA2_CPAR7
//    <name> CPAR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40026488) channel x peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA2_CPAR7 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR7 = (DMA2_CPAR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CPAR7_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CMAR7  -------------------------------
// SVD Line: 2402

unsigned int DMA2_CMAR7 __AT (0x4002648C);



// --------------------------------  Field Item: DMA2_CMAR7_MA  -----------------------------------
// SVD Line: 2412

//  <item> SFDITEM_FIELD__DMA2_CMAR7_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002648C) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CMAR7 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR7 = (DMA2_CMAR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CMAR7  -----------------------------------
// SVD Line: 2402

//  <rtree> SFDITEM_REG__DMA2_CMAR7
//    <name> CMAR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002648C) channel x memory address  register </i>
//    <loc> ( (unsigned int)((DMA2_CMAR7 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR7 = (DMA2_CMAR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CMAR7_MA </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: DMA2  -------------------------------------
// SVD Line: 2422

//  <view> DMA2
//    <name> DMA2 </name>
//    <item> SFDITEM_REG__DMA2_ISR </item>
//    <item> SFDITEM_REG__DMA2_IFCR </item>
//    <item> SFDITEM_REG__DMA2_CCR1 </item>
//    <item> SFDITEM_REG__DMA2_CNDTR1 </item>
//    <item> SFDITEM_REG__DMA2_CPAR1 </item>
//    <item> SFDITEM_REG__DMA2_CMAR1 </item>
//    <item> SFDITEM_REG__DMA2_CCR2 </item>
//    <item> SFDITEM_REG__DMA2_CNDTR2 </item>
//    <item> SFDITEM_REG__DMA2_CPAR2 </item>
//    <item> SFDITEM_REG__DMA2_CMAR2 </item>
//    <item> SFDITEM_REG__DMA2_CCR3 </item>
//    <item> SFDITEM_REG__DMA2_CNDTR3 </item>
//    <item> SFDITEM_REG__DMA2_CPAR3 </item>
//    <item> SFDITEM_REG__DMA2_CMAR3 </item>
//    <item> SFDITEM_REG__DMA2_CCR4 </item>
//    <item> SFDITEM_REG__DMA2_CNDTR4 </item>
//    <item> SFDITEM_REG__DMA2_CPAR4 </item>
//    <item> SFDITEM_REG__DMA2_CMAR4 </item>
//    <item> SFDITEM_REG__DMA2_CCR5 </item>
//    <item> SFDITEM_REG__DMA2_CNDTR5 </item>
//    <item> SFDITEM_REG__DMA2_CPAR5 </item>
//    <item> SFDITEM_REG__DMA2_CMAR5 </item>
//    <item> SFDITEM_REG__DMA2_CCR6 </item>
//    <item> SFDITEM_REG__DMA2_CNDTR6 </item>
//    <item> SFDITEM_REG__DMA2_CPAR6 </item>
//    <item> SFDITEM_REG__DMA2_CMAR6 </item>
//    <item> SFDITEM_REG__DMA2_CCR7 </item>
//    <item> SFDITEM_REG__DMA2_CNDTR7 </item>
//    <item> SFDITEM_REG__DMA2_CPAR7 </item>
//    <item> SFDITEM_REG__DMA2_CMAR7 </item>
//  </view>
//  


// -----------------------------  Register Item Address: EXTI_IMR  --------------------------------
// SVD Line: 2510

unsigned int EXTI_IMR __AT (0x40010400);



// ---------------------------------  Field Item: EXTI_IMR_MR  ------------------------------------
// SVD Line: 2519

//  <item> SFDITEM_FIELD__EXTI_IMR_MR
//    <name> MR </name>
//    <rw> 
//    <i> [Bits 22..0] RW (@ 0x40010400) Interrupt mask on line x </i>
//    <edit> 
//      <loc> ( (unsigned int)((EXTI_IMR >> 0) & 0x7FFFFF), ((EXTI_IMR = (EXTI_IMR & ~(0x7FFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_IMR  ------------------------------------
// SVD Line: 2510

//  <rtree> SFDITEM_REG__EXTI_IMR
//    <name> IMR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010400) IMR </i>
//    <loc> ( (unsigned int)((EXTI_IMR >> 0) & 0xFFFFFFFF), ((EXTI_IMR = (EXTI_IMR & ~(0x7FFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: EXTI_EMR  --------------------------------
// SVD Line: 2527

unsigned int EXTI_EMR __AT (0x40010404);



// ---------------------------------  Field Item: EXTI_EMR_MR  ------------------------------------
// SVD Line: 2536

//  <item> SFDITEM_FIELD__EXTI_EMR_MR
//    <name> MR </name>
//    <rw> 
//    <i> [Bits 22..0] RW (@ 0x40010404) Event mask on line x </i>
//    <edit> 
//      <loc> ( (unsigned int)((EXTI_EMR >> 0) & 0x7FFFFF), ((EXTI_EMR = (EXTI_EMR & ~(0x7FFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_EMR  ------------------------------------
// SVD Line: 2527

//  <rtree> SFDITEM_REG__EXTI_EMR
//    <name> EMR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010404) EMR </i>
//    <loc> ( (unsigned int)((EXTI_EMR >> 0) & 0xFFFFFFFF), ((EXTI_EMR = (EXTI_EMR & ~(0x7FFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTI_RTSR  --------------------------------
// SVD Line: 2544

unsigned int EXTI_RTSR __AT (0x40010408);



// --------------------------------  Field Item: EXTI_RTSR_TR  ------------------------------------
// SVD Line: 2553

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR
//    <name> TR </name>
//    <rw> 
//    <i> [Bits 22..0] RW (@ 0x40010408) Rising edge trigger event configuration  bit of line x </i>
//    <edit> 
//      <loc> ( (unsigned int)((EXTI_RTSR >> 0) & 0x7FFFFF), ((EXTI_RTSR = (EXTI_RTSR & ~(0x7FFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_RTSR  -----------------------------------
// SVD Line: 2544

//  <rtree> SFDITEM_REG__EXTI_RTSR
//    <name> RTSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010408) RTSR </i>
//    <loc> ( (unsigned int)((EXTI_RTSR >> 0) & 0xFFFFFFFF), ((EXTI_RTSR = (EXTI_RTSR & ~(0x7FFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTI_FTSR  --------------------------------
// SVD Line: 2562

unsigned int EXTI_FTSR __AT (0x4001040C);



// --------------------------------  Field Item: EXTI_FTSR_TR  ------------------------------------
// SVD Line: 2571

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR
//    <name> TR </name>
//    <rw> 
//    <i> [Bits 22..0] RW (@ 0x4001040C) Falling edge trigger event configuration  bit of line x </i>
//    <edit> 
//      <loc> ( (unsigned int)((EXTI_FTSR >> 0) & 0x7FFFFF), ((EXTI_FTSR = (EXTI_FTSR & ~(0x7FFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_FTSR  -----------------------------------
// SVD Line: 2562

//  <rtree> SFDITEM_REG__EXTI_FTSR
//    <name> FTSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001040C) FTSR </i>
//    <loc> ( (unsigned int)((EXTI_FTSR >> 0) & 0xFFFFFFFF), ((EXTI_FTSR = (EXTI_FTSR & ~(0x7FFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTI_SWIER  -------------------------------
// SVD Line: 2580

unsigned int EXTI_SWIER __AT (0x40010410);



// ------------------------------  Field Item: EXTI_SWIER_SWIER  ----------------------------------
// SVD Line: 2589

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER
//    <name> SWIER </name>
//    <rw> 
//    <i> [Bits 22..0] RW (@ 0x40010410) Software interrupt on line  x </i>
//    <edit> 
//      <loc> ( (unsigned int)((EXTI_SWIER >> 0) & 0x7FFFFF), ((EXTI_SWIER = (EXTI_SWIER & ~(0x7FFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: EXTI_SWIER  -----------------------------------
// SVD Line: 2580

//  <rtree> SFDITEM_REG__EXTI_SWIER
//    <name> SWIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010410) SWIER </i>
//    <loc> ( (unsigned int)((EXTI_SWIER >> 0) & 0xFFFFFFFF), ((EXTI_SWIER = (EXTI_SWIER & ~(0x7FFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: EXTI_PR  ---------------------------------
// SVD Line: 2598

unsigned int EXTI_PR __AT (0x40010414);



// ---------------------------------  Field Item: EXTI_PR_PR  -------------------------------------
// SVD Line: 2607

//  <item> SFDITEM_FIELD__EXTI_PR_PR
//    <name> PR </name>
//    <rw> 
//    <i> [Bits 22..0] RW (@ 0x40010414) Pending bit </i>
//    <edit> 
//      <loc> ( (unsigned int)((EXTI_PR >> 0) & 0x7FFFFF), ((EXTI_PR = (EXTI_PR & ~(0x7FFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: EXTI_PR  ------------------------------------
// SVD Line: 2598

//  <rtree> SFDITEM_REG__EXTI_PR
//    <name> PR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010414) PR </i>
//    <loc> ( (unsigned int)((EXTI_PR >> 0) & 0xFFFFFFFF), ((EXTI_PR = (EXTI_PR & ~(0x7FFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_PR_PR </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: EXTI  -------------------------------------
// SVD Line: 2451

//  <view> EXTI
//    <name> EXTI </name>
//    <item> SFDITEM_REG__EXTI_IMR </item>
//    <item> SFDITEM_REG__EXTI_EMR </item>
//    <item> SFDITEM_REG__EXTI_RTSR </item>
//    <item> SFDITEM_REG__EXTI_FTSR </item>
//    <item> SFDITEM_REG__EXTI_SWIER </item>
//    <item> SFDITEM_REG__EXTI_PR </item>
//  </view>
//  


// ----------------------------  Register Item Address: Flash_ACR  --------------------------------
// SVD Line: 2633

unsigned int Flash_ACR __AT (0x40023C00);



// ------------------------------  Field Item: Flash_ACR_LATENCY  ---------------------------------
// SVD Line: 2642

//  <item> SFDITEM_FIELD__Flash_ACR_LATENCY
//    <name> LATENCY </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40023C00) Latency </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_ACR ) </loc>
//      <o.0..0> LATENCY
//    </check>
//  </item>
//  


// ------------------------------  Field Item: Flash_ACR_PRFTEN  ----------------------------------
// SVD Line: 2648

//  <item> SFDITEM_FIELD__Flash_ACR_PRFTEN
//    <name> PRFTEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40023C00) Prefetch enable </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_ACR ) </loc>
//      <o.1..1> PRFTEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: Flash_ACR_ACC64  ----------------------------------
// SVD Line: 2654

//  <item> SFDITEM_FIELD__Flash_ACR_ACC64
//    <name> ACC64 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40023C00) 64-bit access </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_ACR ) </loc>
//      <o.2..2> ACC64
//    </check>
//  </item>
//  


// -----------------------------  Field Item: Flash_ACR_SLEEP_PD  ---------------------------------
// SVD Line: 2660

//  <item> SFDITEM_FIELD__Flash_ACR_SLEEP_PD
//    <name> SLEEP_PD </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40023C00) Flash mode during Sleep </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_ACR ) </loc>
//      <o.3..3> SLEEP_PD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: Flash_ACR_RUN_PD  ----------------------------------
// SVD Line: 2666

//  <item> SFDITEM_FIELD__Flash_ACR_RUN_PD
//    <name> RUN_PD </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40023C00) Flash mode during Run </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_ACR ) </loc>
//      <o.4..4> RUN_PD
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: Flash_ACR  -----------------------------------
// SVD Line: 2633

//  <rtree> SFDITEM_REG__Flash_ACR
//    <name> ACR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023C00) Access control register </i>
//    <loc> ( (unsigned int)((Flash_ACR >> 0) & 0xFFFFFFFF), ((Flash_ACR = (Flash_ACR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__Flash_ACR_LATENCY </item>
//    <item> SFDITEM_FIELD__Flash_ACR_PRFTEN </item>
//    <item> SFDITEM_FIELD__Flash_ACR_ACC64 </item>
//    <item> SFDITEM_FIELD__Flash_ACR_SLEEP_PD </item>
//    <item> SFDITEM_FIELD__Flash_ACR_RUN_PD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: Flash_PECR  -------------------------------
// SVD Line: 2674

unsigned int Flash_PECR __AT (0x40023C04);



// ------------------------------  Field Item: Flash_PECR_PELOCK  ---------------------------------
// SVD Line: 2683

//  <item> SFDITEM_FIELD__Flash_PECR_PELOCK
//    <name> PELOCK </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40023C04) FLASH_PECR and data EEPROM  lock </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_PECR ) </loc>
//      <o.0..0> PELOCK
//    </check>
//  </item>
//  


// -----------------------------  Field Item: Flash_PECR_PRGLOCK  ---------------------------------
// SVD Line: 2690

//  <item> SFDITEM_FIELD__Flash_PECR_PRGLOCK
//    <name> PRGLOCK </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40023C04) Program memory lock </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_PECR ) </loc>
//      <o.1..1> PRGLOCK
//    </check>
//  </item>
//  


// -----------------------------  Field Item: Flash_PECR_OPTLOCK  ---------------------------------
// SVD Line: 2696

//  <item> SFDITEM_FIELD__Flash_PECR_OPTLOCK
//    <name> OPTLOCK </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40023C04) Option bytes block lock </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_PECR ) </loc>
//      <o.2..2> OPTLOCK
//    </check>
//  </item>
//  


// -------------------------------  Field Item: Flash_PECR_PROG  ----------------------------------
// SVD Line: 2702

//  <item> SFDITEM_FIELD__Flash_PECR_PROG
//    <name> PROG </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40023C04) Program memory selection </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_PECR ) </loc>
//      <o.3..3> PROG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: Flash_PECR_DATA  ----------------------------------
// SVD Line: 2708

//  <item> SFDITEM_FIELD__Flash_PECR_DATA
//    <name> DATA </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40023C04) Data EEPROM selection </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_PECR ) </loc>
//      <o.4..4> DATA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: Flash_PECR_FTDW  ----------------------------------
// SVD Line: 2714

//  <item> SFDITEM_FIELD__Flash_PECR_FTDW
//    <name> FTDW </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40023C04) Fixed time data write for Byte, Half  Word and Word programming </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_PECR ) </loc>
//      <o.8..8> FTDW
//    </check>
//  </item>
//  


// ------------------------------  Field Item: Flash_PECR_ERASE  ----------------------------------
// SVD Line: 2721

//  <item> SFDITEM_FIELD__Flash_PECR_ERASE
//    <name> ERASE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40023C04) Page or Double Word erase  mode </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_PECR ) </loc>
//      <o.9..9> ERASE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: Flash_PECR_FPRG  ----------------------------------
// SVD Line: 2728

//  <item> SFDITEM_FIELD__Flash_PECR_FPRG
//    <name> FPRG </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40023C04) Half Page/Double Word programming  mode </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_PECR ) </loc>
//      <o.10..10> FPRG
//    </check>
//  </item>
//  


// ---------------------------  Field Item: Flash_PECR_PARALLELBANK  ------------------------------
// SVD Line: 2735

//  <item> SFDITEM_FIELD__Flash_PECR_PARALLELBANK
//    <name> PARALLELBANK </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40023C04) Parallel bank mode </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_PECR ) </loc>
//      <o.15..15> PARALLELBANK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: Flash_PECR_EOPIE  ----------------------------------
// SVD Line: 2741

//  <item> SFDITEM_FIELD__Flash_PECR_EOPIE
//    <name> EOPIE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40023C04) End of programming interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_PECR ) </loc>
//      <o.16..16> EOPIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: Flash_PECR_ERRIE  ----------------------------------
// SVD Line: 2748

//  <item> SFDITEM_FIELD__Flash_PECR_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40023C04) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_PECR ) </loc>
//      <o.17..17> ERRIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: Flash_PECR_OBL_LAUNCH  -------------------------------
// SVD Line: 2754

//  <item> SFDITEM_FIELD__Flash_PECR_OBL_LAUNCH
//    <name> OBL_LAUNCH </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40023C04) Launch the option byte  loading </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_PECR ) </loc>
//      <o.18..18> OBL_LAUNCH
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: Flash_PECR  -----------------------------------
// SVD Line: 2674

//  <rtree> SFDITEM_REG__Flash_PECR
//    <name> PECR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023C04) Program/erase control register </i>
//    <loc> ( (unsigned int)((Flash_PECR >> 0) & 0xFFFFFFFF), ((Flash_PECR = (Flash_PECR & ~(0x7871FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7871F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__Flash_PECR_PELOCK </item>
//    <item> SFDITEM_FIELD__Flash_PECR_PRGLOCK </item>
//    <item> SFDITEM_FIELD__Flash_PECR_OPTLOCK </item>
//    <item> SFDITEM_FIELD__Flash_PECR_PROG </item>
//    <item> SFDITEM_FIELD__Flash_PECR_DATA </item>
//    <item> SFDITEM_FIELD__Flash_PECR_FTDW </item>
//    <item> SFDITEM_FIELD__Flash_PECR_ERASE </item>
//    <item> SFDITEM_FIELD__Flash_PECR_FPRG </item>
//    <item> SFDITEM_FIELD__Flash_PECR_PARALLELBANK </item>
//    <item> SFDITEM_FIELD__Flash_PECR_EOPIE </item>
//    <item> SFDITEM_FIELD__Flash_PECR_ERRIE </item>
//    <item> SFDITEM_FIELD__Flash_PECR_OBL_LAUNCH </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: Flash_PDKEYR  ------------------------------
// SVD Line: 2763

unsigned int Flash_PDKEYR __AT (0x40023C08);



// -----------------------------  Field Item: Flash_PDKEYR_PDKEYR  --------------------------------
// SVD Line: 2772

//  <item> SFDITEM_FIELD__Flash_PDKEYR_PDKEYR
//    <name> PDKEYR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40023C08) RUN_PD in FLASH_ACR key </i>
//    <edit> 
//      <loc> ( (unsigned int)((Flash_PDKEYR >> 0) & 0x0), ((Flash_PDKEYR = (Flash_PDKEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: Flash_PDKEYR  ----------------------------------
// SVD Line: 2763

//  <rtree> SFDITEM_REG__Flash_PDKEYR
//    <name> PDKEYR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40023C08) Power down key register </i>
//    <loc> ( (unsigned int)((Flash_PDKEYR >> 0) & 0xFFFFFFFF), ((Flash_PDKEYR = (Flash_PDKEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__Flash_PDKEYR_PDKEYR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: Flash_PEKEYR  ------------------------------
// SVD Line: 2780

unsigned int Flash_PEKEYR __AT (0x40023C0C);



// -----------------------------  Field Item: Flash_PEKEYR_PEKEYR  --------------------------------
// SVD Line: 2789

//  <item> SFDITEM_FIELD__Flash_PEKEYR_PEKEYR
//    <name> PEKEYR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40023C0C) FLASH_PEC and data EEPROM  key </i>
//    <edit> 
//      <loc> ( (unsigned int)((Flash_PEKEYR >> 0) & 0x0), ((Flash_PEKEYR = (Flash_PEKEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: Flash_PEKEYR  ----------------------------------
// SVD Line: 2780

//  <rtree> SFDITEM_REG__Flash_PEKEYR
//    <name> PEKEYR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40023C0C) Program/erase key register </i>
//    <loc> ( (unsigned int)((Flash_PEKEYR >> 0) & 0xFFFFFFFF), ((Flash_PEKEYR = (Flash_PEKEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__Flash_PEKEYR_PEKEYR </item>
//  </rtree>
//  


// --------------------------  Register Item Address: Flash_PRGKEYR  ------------------------------
// SVD Line: 2798

unsigned int Flash_PRGKEYR __AT (0x40023C10);



// ----------------------------  Field Item: Flash_PRGKEYR_PRGKEYR  -------------------------------
// SVD Line: 2807

//  <item> SFDITEM_FIELD__Flash_PRGKEYR_PRGKEYR
//    <name> PRGKEYR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40023C10) Program memory key </i>
//    <edit> 
//      <loc> ( (unsigned int)((Flash_PRGKEYR >> 0) & 0x0), ((Flash_PRGKEYR = (Flash_PRGKEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: Flash_PRGKEYR  ---------------------------------
// SVD Line: 2798

//  <rtree> SFDITEM_REG__Flash_PRGKEYR
//    <name> PRGKEYR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40023C10) Program memory key register </i>
//    <loc> ( (unsigned int)((Flash_PRGKEYR >> 0) & 0xFFFFFFFF), ((Flash_PRGKEYR = (Flash_PRGKEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__Flash_PRGKEYR_PRGKEYR </item>
//  </rtree>
//  


// --------------------------  Register Item Address: Flash_OPTKEYR  ------------------------------
// SVD Line: 2815

unsigned int Flash_OPTKEYR __AT (0x40023C14);



// ----------------------------  Field Item: Flash_OPTKEYR_OPTKEYR  -------------------------------
// SVD Line: 2824

//  <item> SFDITEM_FIELD__Flash_OPTKEYR_OPTKEYR
//    <name> OPTKEYR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40023C14) Option byte key </i>
//    <edit> 
//      <loc> ( (unsigned int)((Flash_OPTKEYR >> 0) & 0x0), ((Flash_OPTKEYR = (Flash_OPTKEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: Flash_OPTKEYR  ---------------------------------
// SVD Line: 2815

//  <rtree> SFDITEM_REG__Flash_OPTKEYR
//    <name> OPTKEYR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40023C14) Option byte key register </i>
//    <loc> ( (unsigned int)((Flash_OPTKEYR >> 0) & 0xFFFFFFFF), ((Flash_OPTKEYR = (Flash_OPTKEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__Flash_OPTKEYR_OPTKEYR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: Flash_SR  --------------------------------
// SVD Line: 2832

unsigned int Flash_SR __AT (0x40023C18);



// --------------------------------  Field Item: Flash_SR_BSY  ------------------------------------
// SVD Line: 2840

//  <item> SFDITEM_FIELD__Flash_SR_BSY
//    <name> BSY </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40023C18) Write/erase operations in  progress </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_SR ) </loc>
//      <o.0..0> BSY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: Flash_SR_EOP  ------------------------------------
// SVD Line: 2848

//  <item> SFDITEM_FIELD__Flash_SR_EOP
//    <name> EOP </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40023C18) End of operation </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_SR ) </loc>
//      <o.1..1> EOP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: Flash_SR_ENDHV  -----------------------------------
// SVD Line: 2855

//  <item> SFDITEM_FIELD__Flash_SR_ENDHV
//    <name> ENDHV </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40023C18) End of high voltage </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_SR ) </loc>
//      <o.2..2> ENDHV
//    </check>
//  </item>
//  


// -------------------------------  Field Item: Flash_SR_READY  -----------------------------------
// SVD Line: 2862

//  <item> SFDITEM_FIELD__Flash_SR_READY
//    <name> READY </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40023C18) Flash memory module ready after low  power mode </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_SR ) </loc>
//      <o.3..3> READY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: Flash_SR_WRPERR  ----------------------------------
// SVD Line: 2870

//  <item> SFDITEM_FIELD__Flash_SR_WRPERR
//    <name> WRPERR </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40023C18) Write protected error </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_SR ) </loc>
//      <o.8..8> WRPERR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: Flash_SR_PGAERR  ----------------------------------
// SVD Line: 2877

//  <item> SFDITEM_FIELD__Flash_SR_PGAERR
//    <name> PGAERR </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40023C18) Programming alignment  error </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_SR ) </loc>
//      <o.9..9> PGAERR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: Flash_SR_SIZERR  ----------------------------------
// SVD Line: 2885

//  <item> SFDITEM_FIELD__Flash_SR_SIZERR
//    <name> SIZERR </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40023C18) Size error </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_SR ) </loc>
//      <o.10..10> SIZERR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: Flash_SR_OPTVERR  ----------------------------------
// SVD Line: 2892

//  <item> SFDITEM_FIELD__Flash_SR_OPTVERR
//    <name> OPTVERR </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40023C18) Option validity error </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_SR ) </loc>
//      <o.11..11> OPTVERR
//    </check>
//  </item>
//  


// -----------------------------  Field Item: Flash_SR_OPTVERRUSR  --------------------------------
// SVD Line: 2899

//  <item> SFDITEM_FIELD__Flash_SR_OPTVERRUSR
//    <name> OPTVERRUSR </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40023C18) Option UserValidity Error </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_SR ) </loc>
//      <o.12..12> OPTVERRUSR
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: Flash_SR  ------------------------------------
// SVD Line: 2832

//  <rtree> SFDITEM_REG__Flash_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023C18) Status register </i>
//    <loc> ( (unsigned int)((Flash_SR >> 0) & 0xFFFFFFFF), ((Flash_SR = (Flash_SR & ~(0x1F00UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F00) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__Flash_SR_BSY </item>
//    <item> SFDITEM_FIELD__Flash_SR_EOP </item>
//    <item> SFDITEM_FIELD__Flash_SR_ENDHV </item>
//    <item> SFDITEM_FIELD__Flash_SR_READY </item>
//    <item> SFDITEM_FIELD__Flash_SR_WRPERR </item>
//    <item> SFDITEM_FIELD__Flash_SR_PGAERR </item>
//    <item> SFDITEM_FIELD__Flash_SR_SIZERR </item>
//    <item> SFDITEM_FIELD__Flash_SR_OPTVERR </item>
//    <item> SFDITEM_FIELD__Flash_SR_OPTVERRUSR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: Flash_OBR  --------------------------------
// SVD Line: 2908

unsigned int Flash_OBR __AT (0x40023C1C);



// -------------------------------  Field Item: Flash_OBR_RDPRT  ----------------------------------
// SVD Line: 2917

//  <item> SFDITEM_FIELD__Flash_OBR_RDPRT
//    <name> RDPRT </name>
//    <r> 
//    <i> [Bits 7..0] RO (@ 0x40023C1C) Read protection </i>
//    <edit> 
//      <loc> ( (unsigned char)((Flash_OBR >> 0) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: Flash_OBR_BOR_LEV  ---------------------------------
// SVD Line: 2923

//  <item> SFDITEM_FIELD__Flash_OBR_BOR_LEV
//    <name> BOR_LEV </name>
//    <r> 
//    <i> [Bits 19..16] RO (@ 0x40023C1C) BOR_LEV </i>
//    <edit> 
//      <loc> ( (unsigned char)((Flash_OBR >> 16) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: Flash_OBR_IWDG_SW  ---------------------------------
// SVD Line: 2929

//  <item> SFDITEM_FIELD__Flash_OBR_IWDG_SW
//    <name> IWDG_SW </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x40023C1C) IWDG_SW </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_OBR ) </loc>
//      <o.20..20> IWDG_SW
//    </check>
//  </item>
//  


// -----------------------------  Field Item: Flash_OBR_nRTS_STOP  --------------------------------
// SVD Line: 2935

//  <item> SFDITEM_FIELD__Flash_OBR_nRTS_STOP
//    <name> nRTS_STOP </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x40023C1C) nRTS_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_OBR ) </loc>
//      <o.21..21> nRTS_STOP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: Flash_OBR_nRST_STDBY  --------------------------------
// SVD Line: 2941

//  <item> SFDITEM_FIELD__Flash_OBR_nRST_STDBY
//    <name> nRST_STDBY </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x40023C1C) nRST_STDBY </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_OBR ) </loc>
//      <o.22..22> nRST_STDBY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: Flash_OBR_BFB2  -----------------------------------
// SVD Line: 2947

//  <item> SFDITEM_FIELD__Flash_OBR_BFB2
//    <name> BFB2 </name>
//    <r> 
//    <i> [Bit 23] RO (@ 0x40023C1C) Boot From Bank 2 </i>
//    <check> 
//      <loc> ( (unsigned int) Flash_OBR ) </loc>
//      <o.23..23> BFB2
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: Flash_OBR  -----------------------------------
// SVD Line: 2908

//  <rtree> SFDITEM_REG__Flash_OBR
//    <name> OBR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40023C1C) Option byte register </i>
//    <loc> ( (unsigned int)((Flash_OBR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__Flash_OBR_RDPRT </item>
//    <item> SFDITEM_FIELD__Flash_OBR_BOR_LEV </item>
//    <item> SFDITEM_FIELD__Flash_OBR_IWDG_SW </item>
//    <item> SFDITEM_FIELD__Flash_OBR_nRTS_STOP </item>
//    <item> SFDITEM_FIELD__Flash_OBR_nRST_STDBY </item>
//    <item> SFDITEM_FIELD__Flash_OBR_BFB2 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: Flash_WRPR1  -------------------------------
// SVD Line: 2955

unsigned int Flash_WRPR1 __AT (0x40023C20);



// ------------------------------  Field Item: Flash_WRPR1_WRP1  ----------------------------------
// SVD Line: 2964

//  <item> SFDITEM_FIELD__Flash_WRPR1_WRP1
//    <name> WRP1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023C20) Write protection </i>
//    <edit> 
//      <loc> ( (unsigned int)((Flash_WRPR1 >> 0) & 0xFFFFFFFF), ((Flash_WRPR1 = (Flash_WRPR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: Flash_WRPR1  ----------------------------------
// SVD Line: 2955

//  <rtree> SFDITEM_REG__Flash_WRPR1
//    <name> WRPR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023C20) Write protection register </i>
//    <loc> ( (unsigned int)((Flash_WRPR1 >> 0) & 0xFFFFFFFF), ((Flash_WRPR1 = (Flash_WRPR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__Flash_WRPR1_WRP1 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: Flash_WRPR2  -------------------------------
// SVD Line: 2972

unsigned int Flash_WRPR2 __AT (0x40023C80);



// ------------------------------  Field Item: Flash_WRPR2_WRP2  ----------------------------------
// SVD Line: 2981

//  <item> SFDITEM_FIELD__Flash_WRPR2_WRP2
//    <name> WRP2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023C80) WRP2 </i>
//    <edit> 
//      <loc> ( (unsigned int)((Flash_WRPR2 >> 0) & 0xFFFFFFFF), ((Flash_WRPR2 = (Flash_WRPR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: Flash_WRPR2  ----------------------------------
// SVD Line: 2972

//  <rtree> SFDITEM_REG__Flash_WRPR2
//    <name> WRPR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023C80) Write protection register </i>
//    <loc> ( (unsigned int)((Flash_WRPR2 >> 0) & 0xFFFFFFFF), ((Flash_WRPR2 = (Flash_WRPR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__Flash_WRPR2_WRP2 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: Flash_WRPR3  -------------------------------
// SVD Line: 2989

unsigned int Flash_WRPR3 __AT (0x40023C84);



// ------------------------------  Field Item: Flash_WRPR3_WRP3  ----------------------------------
// SVD Line: 2998

//  <item> SFDITEM_FIELD__Flash_WRPR3_WRP3
//    <name> WRP3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023C84) WRP3 </i>
//    <edit> 
//      <loc> ( (unsigned int)((Flash_WRPR3 >> 0) & 0xFFFFFFFF), ((Flash_WRPR3 = (Flash_WRPR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: Flash_WRPR3  ----------------------------------
// SVD Line: 2989

//  <rtree> SFDITEM_REG__Flash_WRPR3
//    <name> WRPR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023C84) Write protection register </i>
//    <loc> ( (unsigned int)((Flash_WRPR3 >> 0) & 0xFFFFFFFF), ((Flash_WRPR3 = (Flash_WRPR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__Flash_WRPR3_WRP3 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: Flash  -------------------------------------
// SVD Line: 2617

//  <view> Flash
//    <name> Flash </name>
//    <item> SFDITEM_REG__Flash_ACR </item>
//    <item> SFDITEM_REG__Flash_PECR </item>
//    <item> SFDITEM_REG__Flash_PDKEYR </item>
//    <item> SFDITEM_REG__Flash_PEKEYR </item>
//    <item> SFDITEM_REG__Flash_PRGKEYR </item>
//    <item> SFDITEM_REG__Flash_OPTKEYR </item>
//    <item> SFDITEM_REG__Flash_SR </item>
//    <item> SFDITEM_REG__Flash_OBR </item>
//    <item> SFDITEM_REG__Flash_WRPR1 </item>
//    <item> SFDITEM_REG__Flash_WRPR2 </item>
//    <item> SFDITEM_REG__Flash_WRPR3 </item>
//  </view>
//  


// ----------------------------  Register Item Address: FSMC_BCR1  --------------------------------
// SVD Line: 3019

unsigned int FSMC_BCR1 __AT (0xA0000000);



// -----------------------------  Field Item: FSMC_BCR1_CBURSTRW  ---------------------------------
// SVD Line: 3028

//  <item> SFDITEM_FIELD__FSMC_BCR1_CBURSTRW
//    <name> CBURSTRW </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0xA0000000) CBURSTRW </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR1 ) </loc>
//      <o.19..19> CBURSTRW
//    </check>
//  </item>
//  


// -----------------------------  Field Item: FSMC_BCR1_ASYNCWAIT  --------------------------------
// SVD Line: 3034

//  <item> SFDITEM_FIELD__FSMC_BCR1_ASYNCWAIT
//    <name> ASYNCWAIT </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0xA0000000) ASYNCWAIT </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR1 ) </loc>
//      <o.15..15> ASYNCWAIT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR1_EXTMOD  ----------------------------------
// SVD Line: 3040

//  <item> SFDITEM_FIELD__FSMC_BCR1_EXTMOD
//    <name> EXTMOD </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0xA0000000) EXTMOD </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR1 ) </loc>
//      <o.14..14> EXTMOD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR1_WAITEN  ----------------------------------
// SVD Line: 3046

//  <item> SFDITEM_FIELD__FSMC_BCR1_WAITEN
//    <name> WAITEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0xA0000000) WAITEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR1 ) </loc>
//      <o.13..13> WAITEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR1_WREN  -----------------------------------
// SVD Line: 3052

//  <item> SFDITEM_FIELD__FSMC_BCR1_WREN
//    <name> WREN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0xA0000000) WREN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR1 ) </loc>
//      <o.12..12> WREN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR1_WAITCFG  ---------------------------------
// SVD Line: 3058

//  <item> SFDITEM_FIELD__FSMC_BCR1_WAITCFG
//    <name> WAITCFG </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0xA0000000) WAITCFG </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR1 ) </loc>
//      <o.11..11> WAITCFG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR1_WRAPMOD  ---------------------------------
// SVD Line: 3064

//  <item> SFDITEM_FIELD__FSMC_BCR1_WRAPMOD
//    <name> WRAPMOD </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0xA0000000) WRAPMOD </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR1 ) </loc>
//      <o.10..10> WRAPMOD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR1_WAITPOL  ---------------------------------
// SVD Line: 3070

//  <item> SFDITEM_FIELD__FSMC_BCR1_WAITPOL
//    <name> WAITPOL </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0xA0000000) WAITPOL </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR1 ) </loc>
//      <o.9..9> WAITPOL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR1_BURSTEN  ---------------------------------
// SVD Line: 3076

//  <item> SFDITEM_FIELD__FSMC_BCR1_BURSTEN
//    <name> BURSTEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0xA0000000) BURSTEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR1 ) </loc>
//      <o.8..8> BURSTEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR1_FACCEN  ----------------------------------
// SVD Line: 3082

//  <item> SFDITEM_FIELD__FSMC_BCR1_FACCEN
//    <name> FACCEN </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0xA0000000) FACCEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR1 ) </loc>
//      <o.6..6> FACCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR1_MWID  -----------------------------------
// SVD Line: 3088

//  <item> SFDITEM_FIELD__FSMC_BCR1_MWID
//    <name> MWID </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0xA0000000) MWID </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BCR1 >> 4) & 0x3), ((FSMC_BCR1 = (FSMC_BCR1 & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR1_MTYP  -----------------------------------
// SVD Line: 3094

//  <item> SFDITEM_FIELD__FSMC_BCR1_MTYP
//    <name> MTYP </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0xA0000000) MTYP </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BCR1 >> 2) & 0x3), ((FSMC_BCR1 = (FSMC_BCR1 & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR1_MUXEN  ----------------------------------
// SVD Line: 3100

//  <item> SFDITEM_FIELD__FSMC_BCR1_MUXEN
//    <name> MUXEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xA0000000) MUXEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR1 ) </loc>
//      <o.1..1> MUXEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR1_MBKEN  ----------------------------------
// SVD Line: 3106

//  <item> SFDITEM_FIELD__FSMC_BCR1_MBKEN
//    <name> MBKEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0xA0000000) MBKEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR1 ) </loc>
//      <o.0..0> MBKEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FSMC_BCR1  -----------------------------------
// SVD Line: 3019

//  <rtree> SFDITEM_REG__FSMC_BCR1
//    <name> BCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA0000000) BCR1 </i>
//    <loc> ( (unsigned int)((FSMC_BCR1 >> 0) & 0xFFFFFFFF), ((FSMC_BCR1 = (FSMC_BCR1 & ~(0x8FF7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8FF7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_BCR1_CBURSTRW </item>
//    <item> SFDITEM_FIELD__FSMC_BCR1_ASYNCWAIT </item>
//    <item> SFDITEM_FIELD__FSMC_BCR1_EXTMOD </item>
//    <item> SFDITEM_FIELD__FSMC_BCR1_WAITEN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR1_WREN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR1_WAITCFG </item>
//    <item> SFDITEM_FIELD__FSMC_BCR1_WRAPMOD </item>
//    <item> SFDITEM_FIELD__FSMC_BCR1_WAITPOL </item>
//    <item> SFDITEM_FIELD__FSMC_BCR1_BURSTEN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR1_FACCEN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR1_MWID </item>
//    <item> SFDITEM_FIELD__FSMC_BCR1_MTYP </item>
//    <item> SFDITEM_FIELD__FSMC_BCR1_MUXEN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR1_MBKEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_BTR1  --------------------------------
// SVD Line: 3114

unsigned int FSMC_BTR1 __AT (0xA0000004);



// ------------------------------  Field Item: FSMC_BTR1_ACCMOD  ----------------------------------
// SVD Line: 3123

//  <item> SFDITEM_FIELD__FSMC_BTR1_ACCMOD
//    <name> ACCMOD </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0xA0000004) ACCMOD </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR1 >> 28) & 0x3), ((FSMC_BTR1 = (FSMC_BTR1 & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR1_DATLAT  ----------------------------------
// SVD Line: 3129

//  <item> SFDITEM_FIELD__FSMC_BTR1_DATLAT
//    <name> DATLAT </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0xA0000004) DATLAT </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR1 >> 24) & 0xF), ((FSMC_BTR1 = (FSMC_BTR1 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR1_CLKDIV  ----------------------------------
// SVD Line: 3135

//  <item> SFDITEM_FIELD__FSMC_BTR1_CLKDIV
//    <name> CLKDIV </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0xA0000004) CLKDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR1 >> 20) & 0xF), ((FSMC_BTR1 = (FSMC_BTR1 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR1_BUSTURN  ---------------------------------
// SVD Line: 3141

//  <item> SFDITEM_FIELD__FSMC_BTR1_BUSTURN
//    <name> BUSTURN </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0xA0000004) BUSTURN </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR1 >> 16) & 0xF), ((FSMC_BTR1 = (FSMC_BTR1 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR1_DATAST  ----------------------------------
// SVD Line: 3147

//  <item> SFDITEM_FIELD__FSMC_BTR1_DATAST
//    <name> DATAST </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xA0000004) DATAST </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR1 >> 8) & 0xFF), ((FSMC_BTR1 = (FSMC_BTR1 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR1_ADDHLD  ----------------------------------
// SVD Line: 3153

//  <item> SFDITEM_FIELD__FSMC_BTR1_ADDHLD
//    <name> ADDHLD </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0xA0000004) ADDHLD </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR1 >> 4) & 0xF), ((FSMC_BTR1 = (FSMC_BTR1 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR1_ADDSET  ----------------------------------
// SVD Line: 3159

//  <item> SFDITEM_FIELD__FSMC_BTR1_ADDSET
//    <name> ADDSET </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0xA0000004) ADDSET </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR1 >> 0) & 0xF), ((FSMC_BTR1 = (FSMC_BTR1 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FSMC_BTR1  -----------------------------------
// SVD Line: 3114

//  <rtree> SFDITEM_REG__FSMC_BTR1
//    <name> BTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA0000004) BTR1 </i>
//    <loc> ( (unsigned int)((FSMC_BTR1 >> 0) & 0xFFFFFFFF), ((FSMC_BTR1 = (FSMC_BTR1 & ~(0x3FFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_BTR1_ACCMOD </item>
//    <item> SFDITEM_FIELD__FSMC_BTR1_DATLAT </item>
//    <item> SFDITEM_FIELD__FSMC_BTR1_CLKDIV </item>
//    <item> SFDITEM_FIELD__FSMC_BTR1_BUSTURN </item>
//    <item> SFDITEM_FIELD__FSMC_BTR1_DATAST </item>
//    <item> SFDITEM_FIELD__FSMC_BTR1_ADDHLD </item>
//    <item> SFDITEM_FIELD__FSMC_BTR1_ADDSET </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_BCR2  --------------------------------
// SVD Line: 3167

unsigned int FSMC_BCR2 __AT (0xA0000008);



// -----------------------------  Field Item: FSMC_BCR2_CBURSTRW  ---------------------------------
// SVD Line: 3176

//  <item> SFDITEM_FIELD__FSMC_BCR2_CBURSTRW
//    <name> CBURSTRW </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0xA0000008) CBURSTRW </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR2 ) </loc>
//      <o.19..19> CBURSTRW
//    </check>
//  </item>
//  


// -----------------------------  Field Item: FSMC_BCR2_ASYNCWAIT  --------------------------------
// SVD Line: 3182

//  <item> SFDITEM_FIELD__FSMC_BCR2_ASYNCWAIT
//    <name> ASYNCWAIT </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0xA0000008) ASYNCWAIT </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR2 ) </loc>
//      <o.15..15> ASYNCWAIT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR2_EXTMOD  ----------------------------------
// SVD Line: 3188

//  <item> SFDITEM_FIELD__FSMC_BCR2_EXTMOD
//    <name> EXTMOD </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0xA0000008) EXTMOD </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR2 ) </loc>
//      <o.14..14> EXTMOD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR2_WAITEN  ----------------------------------
// SVD Line: 3194

//  <item> SFDITEM_FIELD__FSMC_BCR2_WAITEN
//    <name> WAITEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0xA0000008) WAITEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR2 ) </loc>
//      <o.13..13> WAITEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR2_WREN  -----------------------------------
// SVD Line: 3200

//  <item> SFDITEM_FIELD__FSMC_BCR2_WREN
//    <name> WREN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0xA0000008) WREN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR2 ) </loc>
//      <o.12..12> WREN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR2_WAITCFG  ---------------------------------
// SVD Line: 3206

//  <item> SFDITEM_FIELD__FSMC_BCR2_WAITCFG
//    <name> WAITCFG </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0xA0000008) WAITCFG </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR2 ) </loc>
//      <o.11..11> WAITCFG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR2_WRAPMOD  ---------------------------------
// SVD Line: 3212

//  <item> SFDITEM_FIELD__FSMC_BCR2_WRAPMOD
//    <name> WRAPMOD </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0xA0000008) WRAPMOD </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR2 ) </loc>
//      <o.10..10> WRAPMOD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR2_WAITPOL  ---------------------------------
// SVD Line: 3218

//  <item> SFDITEM_FIELD__FSMC_BCR2_WAITPOL
//    <name> WAITPOL </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0xA0000008) WAITPOL </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR2 ) </loc>
//      <o.9..9> WAITPOL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR2_BURSTEN  ---------------------------------
// SVD Line: 3224

//  <item> SFDITEM_FIELD__FSMC_BCR2_BURSTEN
//    <name> BURSTEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0xA0000008) BURSTEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR2 ) </loc>
//      <o.8..8> BURSTEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR2_FACCEN  ----------------------------------
// SVD Line: 3230

//  <item> SFDITEM_FIELD__FSMC_BCR2_FACCEN
//    <name> FACCEN </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0xA0000008) FACCEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR2 ) </loc>
//      <o.6..6> FACCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR2_MWID  -----------------------------------
// SVD Line: 3236

//  <item> SFDITEM_FIELD__FSMC_BCR2_MWID
//    <name> MWID </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0xA0000008) MWID </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BCR2 >> 4) & 0x3), ((FSMC_BCR2 = (FSMC_BCR2 & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR2_MTYP  -----------------------------------
// SVD Line: 3242

//  <item> SFDITEM_FIELD__FSMC_BCR2_MTYP
//    <name> MTYP </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0xA0000008) MTYP </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BCR2 >> 2) & 0x3), ((FSMC_BCR2 = (FSMC_BCR2 & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR2_MUXEN  ----------------------------------
// SVD Line: 3248

//  <item> SFDITEM_FIELD__FSMC_BCR2_MUXEN
//    <name> MUXEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xA0000008) MUXEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR2 ) </loc>
//      <o.1..1> MUXEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR2_MBKEN  ----------------------------------
// SVD Line: 3254

//  <item> SFDITEM_FIELD__FSMC_BCR2_MBKEN
//    <name> MBKEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0xA0000008) MBKEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR2 ) </loc>
//      <o.0..0> MBKEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FSMC_BCR2  -----------------------------------
// SVD Line: 3167

//  <rtree> SFDITEM_REG__FSMC_BCR2
//    <name> BCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA0000008) BCR2 </i>
//    <loc> ( (unsigned int)((FSMC_BCR2 >> 0) & 0xFFFFFFFF), ((FSMC_BCR2 = (FSMC_BCR2 & ~(0x8FF7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8FF7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_BCR2_CBURSTRW </item>
//    <item> SFDITEM_FIELD__FSMC_BCR2_ASYNCWAIT </item>
//    <item> SFDITEM_FIELD__FSMC_BCR2_EXTMOD </item>
//    <item> SFDITEM_FIELD__FSMC_BCR2_WAITEN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR2_WREN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR2_WAITCFG </item>
//    <item> SFDITEM_FIELD__FSMC_BCR2_WRAPMOD </item>
//    <item> SFDITEM_FIELD__FSMC_BCR2_WAITPOL </item>
//    <item> SFDITEM_FIELD__FSMC_BCR2_BURSTEN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR2_FACCEN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR2_MWID </item>
//    <item> SFDITEM_FIELD__FSMC_BCR2_MTYP </item>
//    <item> SFDITEM_FIELD__FSMC_BCR2_MUXEN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR2_MBKEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_BTR2  --------------------------------
// SVD Line: 3262

unsigned int FSMC_BTR2 __AT (0xA000000C);



// ------------------------------  Field Item: FSMC_BTR2_ACCMOD  ----------------------------------
// SVD Line: 3271

//  <item> SFDITEM_FIELD__FSMC_BTR2_ACCMOD
//    <name> ACCMOD </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0xA000000C) ACCMOD </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR2 >> 28) & 0x3), ((FSMC_BTR2 = (FSMC_BTR2 & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR2_DATLAT  ----------------------------------
// SVD Line: 3277

//  <item> SFDITEM_FIELD__FSMC_BTR2_DATLAT
//    <name> DATLAT </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0xA000000C) DATLAT </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR2 >> 24) & 0xF), ((FSMC_BTR2 = (FSMC_BTR2 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR2_CLKDIV  ----------------------------------
// SVD Line: 3283

//  <item> SFDITEM_FIELD__FSMC_BTR2_CLKDIV
//    <name> CLKDIV </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0xA000000C) CLKDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR2 >> 20) & 0xF), ((FSMC_BTR2 = (FSMC_BTR2 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR2_BUSTURN  ---------------------------------
// SVD Line: 3289

//  <item> SFDITEM_FIELD__FSMC_BTR2_BUSTURN
//    <name> BUSTURN </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0xA000000C) BUSTURN </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR2 >> 16) & 0xF), ((FSMC_BTR2 = (FSMC_BTR2 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR2_DATAST  ----------------------------------
// SVD Line: 3295

//  <item> SFDITEM_FIELD__FSMC_BTR2_DATAST
//    <name> DATAST </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xA000000C) DATAST </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR2 >> 8) & 0xFF), ((FSMC_BTR2 = (FSMC_BTR2 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR2_ADDHLD  ----------------------------------
// SVD Line: 3301

//  <item> SFDITEM_FIELD__FSMC_BTR2_ADDHLD
//    <name> ADDHLD </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0xA000000C) ADDHLD </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR2 >> 4) & 0xF), ((FSMC_BTR2 = (FSMC_BTR2 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR2_ADDSET  ----------------------------------
// SVD Line: 3307

//  <item> SFDITEM_FIELD__FSMC_BTR2_ADDSET
//    <name> ADDSET </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0xA000000C) ADDSET </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR2 >> 0) & 0xF), ((FSMC_BTR2 = (FSMC_BTR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FSMC_BTR2  -----------------------------------
// SVD Line: 3262

//  <rtree> SFDITEM_REG__FSMC_BTR2
//    <name> BTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA000000C) BTR2 </i>
//    <loc> ( (unsigned int)((FSMC_BTR2 >> 0) & 0xFFFFFFFF), ((FSMC_BTR2 = (FSMC_BTR2 & ~(0x3FFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_BTR2_ACCMOD </item>
//    <item> SFDITEM_FIELD__FSMC_BTR2_DATLAT </item>
//    <item> SFDITEM_FIELD__FSMC_BTR2_CLKDIV </item>
//    <item> SFDITEM_FIELD__FSMC_BTR2_BUSTURN </item>
//    <item> SFDITEM_FIELD__FSMC_BTR2_DATAST </item>
//    <item> SFDITEM_FIELD__FSMC_BTR2_ADDHLD </item>
//    <item> SFDITEM_FIELD__FSMC_BTR2_ADDSET </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_BCR3  --------------------------------
// SVD Line: 3315

unsigned int FSMC_BCR3 __AT (0xA0000010);



// -----------------------------  Field Item: FSMC_BCR3_CBURSTRW  ---------------------------------
// SVD Line: 3324

//  <item> SFDITEM_FIELD__FSMC_BCR3_CBURSTRW
//    <name> CBURSTRW </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0xA0000010) CBURSTRW </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR3 ) </loc>
//      <o.19..19> CBURSTRW
//    </check>
//  </item>
//  


// -----------------------------  Field Item: FSMC_BCR3_ASYNCWAIT  --------------------------------
// SVD Line: 3330

//  <item> SFDITEM_FIELD__FSMC_BCR3_ASYNCWAIT
//    <name> ASYNCWAIT </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0xA0000010) ASYNCWAIT </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR3 ) </loc>
//      <o.15..15> ASYNCWAIT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR3_EXTMOD  ----------------------------------
// SVD Line: 3336

//  <item> SFDITEM_FIELD__FSMC_BCR3_EXTMOD
//    <name> EXTMOD </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0xA0000010) EXTMOD </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR3 ) </loc>
//      <o.14..14> EXTMOD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR3_WAITEN  ----------------------------------
// SVD Line: 3342

//  <item> SFDITEM_FIELD__FSMC_BCR3_WAITEN
//    <name> WAITEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0xA0000010) WAITEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR3 ) </loc>
//      <o.13..13> WAITEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR3_WREN  -----------------------------------
// SVD Line: 3348

//  <item> SFDITEM_FIELD__FSMC_BCR3_WREN
//    <name> WREN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0xA0000010) WREN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR3 ) </loc>
//      <o.12..12> WREN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR3_WAITCFG  ---------------------------------
// SVD Line: 3354

//  <item> SFDITEM_FIELD__FSMC_BCR3_WAITCFG
//    <name> WAITCFG </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0xA0000010) WAITCFG </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR3 ) </loc>
//      <o.11..11> WAITCFG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR3_WRAPMOD  ---------------------------------
// SVD Line: 3360

//  <item> SFDITEM_FIELD__FSMC_BCR3_WRAPMOD
//    <name> WRAPMOD </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0xA0000010) WRAPMOD </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR3 ) </loc>
//      <o.10..10> WRAPMOD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR3_WAITPOL  ---------------------------------
// SVD Line: 3366

//  <item> SFDITEM_FIELD__FSMC_BCR3_WAITPOL
//    <name> WAITPOL </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0xA0000010) WAITPOL </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR3 ) </loc>
//      <o.9..9> WAITPOL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR3_BURSTEN  ---------------------------------
// SVD Line: 3372

//  <item> SFDITEM_FIELD__FSMC_BCR3_BURSTEN
//    <name> BURSTEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0xA0000010) BURSTEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR3 ) </loc>
//      <o.8..8> BURSTEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR3_FACCEN  ----------------------------------
// SVD Line: 3378

//  <item> SFDITEM_FIELD__FSMC_BCR3_FACCEN
//    <name> FACCEN </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0xA0000010) FACCEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR3 ) </loc>
//      <o.6..6> FACCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR3_MWID  -----------------------------------
// SVD Line: 3384

//  <item> SFDITEM_FIELD__FSMC_BCR3_MWID
//    <name> MWID </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0xA0000010) MWID </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BCR3 >> 4) & 0x3), ((FSMC_BCR3 = (FSMC_BCR3 & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR3_MTYP  -----------------------------------
// SVD Line: 3390

//  <item> SFDITEM_FIELD__FSMC_BCR3_MTYP
//    <name> MTYP </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0xA0000010) MTYP </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BCR3 >> 2) & 0x3), ((FSMC_BCR3 = (FSMC_BCR3 & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR3_MUXEN  ----------------------------------
// SVD Line: 3396

//  <item> SFDITEM_FIELD__FSMC_BCR3_MUXEN
//    <name> MUXEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xA0000010) MUXEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR3 ) </loc>
//      <o.1..1> MUXEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR3_MBKEN  ----------------------------------
// SVD Line: 3402

//  <item> SFDITEM_FIELD__FSMC_BCR3_MBKEN
//    <name> MBKEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0xA0000010) MBKEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR3 ) </loc>
//      <o.0..0> MBKEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FSMC_BCR3  -----------------------------------
// SVD Line: 3315

//  <rtree> SFDITEM_REG__FSMC_BCR3
//    <name> BCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA0000010) BCR3 </i>
//    <loc> ( (unsigned int)((FSMC_BCR3 >> 0) & 0xFFFFFFFF), ((FSMC_BCR3 = (FSMC_BCR3 & ~(0x8FF7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8FF7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_BCR3_CBURSTRW </item>
//    <item> SFDITEM_FIELD__FSMC_BCR3_ASYNCWAIT </item>
//    <item> SFDITEM_FIELD__FSMC_BCR3_EXTMOD </item>
//    <item> SFDITEM_FIELD__FSMC_BCR3_WAITEN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR3_WREN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR3_WAITCFG </item>
//    <item> SFDITEM_FIELD__FSMC_BCR3_WRAPMOD </item>
//    <item> SFDITEM_FIELD__FSMC_BCR3_WAITPOL </item>
//    <item> SFDITEM_FIELD__FSMC_BCR3_BURSTEN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR3_FACCEN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR3_MWID </item>
//    <item> SFDITEM_FIELD__FSMC_BCR3_MTYP </item>
//    <item> SFDITEM_FIELD__FSMC_BCR3_MUXEN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR3_MBKEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_BTR3  --------------------------------
// SVD Line: 3410

unsigned int FSMC_BTR3 __AT (0xA0000014);



// ------------------------------  Field Item: FSMC_BTR3_ACCMOD  ----------------------------------
// SVD Line: 3419

//  <item> SFDITEM_FIELD__FSMC_BTR3_ACCMOD
//    <name> ACCMOD </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0xA0000014) ACCMOD </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR3 >> 28) & 0x3), ((FSMC_BTR3 = (FSMC_BTR3 & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR3_DATLAT  ----------------------------------
// SVD Line: 3425

//  <item> SFDITEM_FIELD__FSMC_BTR3_DATLAT
//    <name> DATLAT </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0xA0000014) DATLAT </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR3 >> 24) & 0xF), ((FSMC_BTR3 = (FSMC_BTR3 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR3_CLKDIV  ----------------------------------
// SVD Line: 3431

//  <item> SFDITEM_FIELD__FSMC_BTR3_CLKDIV
//    <name> CLKDIV </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0xA0000014) CLKDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR3 >> 20) & 0xF), ((FSMC_BTR3 = (FSMC_BTR3 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR3_BUSTURN  ---------------------------------
// SVD Line: 3437

//  <item> SFDITEM_FIELD__FSMC_BTR3_BUSTURN
//    <name> BUSTURN </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0xA0000014) BUSTURN </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR3 >> 16) & 0xF), ((FSMC_BTR3 = (FSMC_BTR3 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR3_DATAST  ----------------------------------
// SVD Line: 3443

//  <item> SFDITEM_FIELD__FSMC_BTR3_DATAST
//    <name> DATAST </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xA0000014) DATAST </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR3 >> 8) & 0xFF), ((FSMC_BTR3 = (FSMC_BTR3 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR3_ADDHLD  ----------------------------------
// SVD Line: 3449

//  <item> SFDITEM_FIELD__FSMC_BTR3_ADDHLD
//    <name> ADDHLD </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0xA0000014) ADDHLD </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR3 >> 4) & 0xF), ((FSMC_BTR3 = (FSMC_BTR3 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR3_ADDSET  ----------------------------------
// SVD Line: 3455

//  <item> SFDITEM_FIELD__FSMC_BTR3_ADDSET
//    <name> ADDSET </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0xA0000014) ADDSET </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR3 >> 0) & 0xF), ((FSMC_BTR3 = (FSMC_BTR3 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FSMC_BTR3  -----------------------------------
// SVD Line: 3410

//  <rtree> SFDITEM_REG__FSMC_BTR3
//    <name> BTR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA0000014) BTR3 </i>
//    <loc> ( (unsigned int)((FSMC_BTR3 >> 0) & 0xFFFFFFFF), ((FSMC_BTR3 = (FSMC_BTR3 & ~(0x3FFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_BTR3_ACCMOD </item>
//    <item> SFDITEM_FIELD__FSMC_BTR3_DATLAT </item>
//    <item> SFDITEM_FIELD__FSMC_BTR3_CLKDIV </item>
//    <item> SFDITEM_FIELD__FSMC_BTR3_BUSTURN </item>
//    <item> SFDITEM_FIELD__FSMC_BTR3_DATAST </item>
//    <item> SFDITEM_FIELD__FSMC_BTR3_ADDHLD </item>
//    <item> SFDITEM_FIELD__FSMC_BTR3_ADDSET </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_BCR4  --------------------------------
// SVD Line: 3463

unsigned int FSMC_BCR4 __AT (0xA0000018);



// -----------------------------  Field Item: FSMC_BCR4_CBURSTRW  ---------------------------------
// SVD Line: 3472

//  <item> SFDITEM_FIELD__FSMC_BCR4_CBURSTRW
//    <name> CBURSTRW </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0xA0000018) CBURSTRW </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR4 ) </loc>
//      <o.19..19> CBURSTRW
//    </check>
//  </item>
//  


// -----------------------------  Field Item: FSMC_BCR4_ASYNCWAIT  --------------------------------
// SVD Line: 3478

//  <item> SFDITEM_FIELD__FSMC_BCR4_ASYNCWAIT
//    <name> ASYNCWAIT </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0xA0000018) ASYNCWAIT </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR4 ) </loc>
//      <o.15..15> ASYNCWAIT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR4_EXTMOD  ----------------------------------
// SVD Line: 3484

//  <item> SFDITEM_FIELD__FSMC_BCR4_EXTMOD
//    <name> EXTMOD </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0xA0000018) EXTMOD </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR4 ) </loc>
//      <o.14..14> EXTMOD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR4_WAITEN  ----------------------------------
// SVD Line: 3490

//  <item> SFDITEM_FIELD__FSMC_BCR4_WAITEN
//    <name> WAITEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0xA0000018) WAITEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR4 ) </loc>
//      <o.13..13> WAITEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR4_WREN  -----------------------------------
// SVD Line: 3496

//  <item> SFDITEM_FIELD__FSMC_BCR4_WREN
//    <name> WREN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0xA0000018) WREN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR4 ) </loc>
//      <o.12..12> WREN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR4_WAITCFG  ---------------------------------
// SVD Line: 3502

//  <item> SFDITEM_FIELD__FSMC_BCR4_WAITCFG
//    <name> WAITCFG </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0xA0000018) WAITCFG </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR4 ) </loc>
//      <o.11..11> WAITCFG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR4_WRAPMOD  ---------------------------------
// SVD Line: 3508

//  <item> SFDITEM_FIELD__FSMC_BCR4_WRAPMOD
//    <name> WRAPMOD </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0xA0000018) WRAPMOD </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR4 ) </loc>
//      <o.10..10> WRAPMOD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR4_WAITPOL  ---------------------------------
// SVD Line: 3514

//  <item> SFDITEM_FIELD__FSMC_BCR4_WAITPOL
//    <name> WAITPOL </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0xA0000018) WAITPOL </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR4 ) </loc>
//      <o.9..9> WAITPOL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR4_BURSTEN  ---------------------------------
// SVD Line: 3520

//  <item> SFDITEM_FIELD__FSMC_BCR4_BURSTEN
//    <name> BURSTEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0xA0000018) BURSTEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR4 ) </loc>
//      <o.8..8> BURSTEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR4_FACCEN  ----------------------------------
// SVD Line: 3526

//  <item> SFDITEM_FIELD__FSMC_BCR4_FACCEN
//    <name> FACCEN </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0xA0000018) FACCEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR4 ) </loc>
//      <o.6..6> FACCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR4_MWID  -----------------------------------
// SVD Line: 3532

//  <item> SFDITEM_FIELD__FSMC_BCR4_MWID
//    <name> MWID </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0xA0000018) MWID </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BCR4 >> 4) & 0x3), ((FSMC_BCR4 = (FSMC_BCR4 & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR4_MTYP  -----------------------------------
// SVD Line: 3538

//  <item> SFDITEM_FIELD__FSMC_BCR4_MTYP
//    <name> MTYP </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0xA0000018) MTYP </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BCR4 >> 2) & 0x3), ((FSMC_BCR4 = (FSMC_BCR4 & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR4_MUXEN  ----------------------------------
// SVD Line: 3544

//  <item> SFDITEM_FIELD__FSMC_BCR4_MUXEN
//    <name> MUXEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xA0000018) MUXEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR4 ) </loc>
//      <o.1..1> MUXEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR4_MBKEN  ----------------------------------
// SVD Line: 3550

//  <item> SFDITEM_FIELD__FSMC_BCR4_MBKEN
//    <name> MBKEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0xA0000018) MBKEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR4 ) </loc>
//      <o.0..0> MBKEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FSMC_BCR4  -----------------------------------
// SVD Line: 3463

//  <rtree> SFDITEM_REG__FSMC_BCR4
//    <name> BCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA0000018) BCR4 </i>
//    <loc> ( (unsigned int)((FSMC_BCR4 >> 0) & 0xFFFFFFFF), ((FSMC_BCR4 = (FSMC_BCR4 & ~(0x8FF7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8FF7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_BCR4_CBURSTRW </item>
//    <item> SFDITEM_FIELD__FSMC_BCR4_ASYNCWAIT </item>
//    <item> SFDITEM_FIELD__FSMC_BCR4_EXTMOD </item>
//    <item> SFDITEM_FIELD__FSMC_BCR4_WAITEN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR4_WREN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR4_WAITCFG </item>
//    <item> SFDITEM_FIELD__FSMC_BCR4_WRAPMOD </item>
//    <item> SFDITEM_FIELD__FSMC_BCR4_WAITPOL </item>
//    <item> SFDITEM_FIELD__FSMC_BCR4_BURSTEN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR4_FACCEN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR4_MWID </item>
//    <item> SFDITEM_FIELD__FSMC_BCR4_MTYP </item>
//    <item> SFDITEM_FIELD__FSMC_BCR4_MUXEN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR4_MBKEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_BTR4  --------------------------------
// SVD Line: 3558

unsigned int FSMC_BTR4 __AT (0xA000001C);



// ------------------------------  Field Item: FSMC_BTR4_ACCMOD  ----------------------------------
// SVD Line: 3567

//  <item> SFDITEM_FIELD__FSMC_BTR4_ACCMOD
//    <name> ACCMOD </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0xA000001C) ACCMOD </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR4 >> 28) & 0x3), ((FSMC_BTR4 = (FSMC_BTR4 & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR4_DATLAT  ----------------------------------
// SVD Line: 3573

//  <item> SFDITEM_FIELD__FSMC_BTR4_DATLAT
//    <name> DATLAT </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0xA000001C) DATLAT </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR4 >> 24) & 0xF), ((FSMC_BTR4 = (FSMC_BTR4 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR4_CLKDIV  ----------------------------------
// SVD Line: 3579

//  <item> SFDITEM_FIELD__FSMC_BTR4_CLKDIV
//    <name> CLKDIV </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0xA000001C) CLKDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR4 >> 20) & 0xF), ((FSMC_BTR4 = (FSMC_BTR4 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR4_BUSTURN  ---------------------------------
// SVD Line: 3585

//  <item> SFDITEM_FIELD__FSMC_BTR4_BUSTURN
//    <name> BUSTURN </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0xA000001C) BUSTURN </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR4 >> 16) & 0xF), ((FSMC_BTR4 = (FSMC_BTR4 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR4_DATAST  ----------------------------------
// SVD Line: 3591

//  <item> SFDITEM_FIELD__FSMC_BTR4_DATAST
//    <name> DATAST </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xA000001C) DATAST </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR4 >> 8) & 0xFF), ((FSMC_BTR4 = (FSMC_BTR4 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR4_ADDHLD  ----------------------------------
// SVD Line: 3597

//  <item> SFDITEM_FIELD__FSMC_BTR4_ADDHLD
//    <name> ADDHLD </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0xA000001C) ADDHLD </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR4 >> 4) & 0xF), ((FSMC_BTR4 = (FSMC_BTR4 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR4_ADDSET  ----------------------------------
// SVD Line: 3603

//  <item> SFDITEM_FIELD__FSMC_BTR4_ADDSET
//    <name> ADDSET </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0xA000001C) ADDSET </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR4 >> 0) & 0xF), ((FSMC_BTR4 = (FSMC_BTR4 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FSMC_BTR4  -----------------------------------
// SVD Line: 3558

//  <rtree> SFDITEM_REG__FSMC_BTR4
//    <name> BTR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA000001C) BTR4 </i>
//    <loc> ( (unsigned int)((FSMC_BTR4 >> 0) & 0xFFFFFFFF), ((FSMC_BTR4 = (FSMC_BTR4 & ~(0x3FFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_BTR4_ACCMOD </item>
//    <item> SFDITEM_FIELD__FSMC_BTR4_DATLAT </item>
//    <item> SFDITEM_FIELD__FSMC_BTR4_CLKDIV </item>
//    <item> SFDITEM_FIELD__FSMC_BTR4_BUSTURN </item>
//    <item> SFDITEM_FIELD__FSMC_BTR4_DATAST </item>
//    <item> SFDITEM_FIELD__FSMC_BTR4_ADDHLD </item>
//    <item> SFDITEM_FIELD__FSMC_BTR4_ADDSET </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_BWTR1  -------------------------------
// SVD Line: 3611

unsigned int FSMC_BWTR1 __AT (0xA0000104);



// ------------------------------  Field Item: FSMC_BWTR1_ACCMOD  ---------------------------------
// SVD Line: 3620

//  <item> SFDITEM_FIELD__FSMC_BWTR1_ACCMOD
//    <name> ACCMOD </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0xA0000104) ACCMOD </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR1 >> 28) & 0x3), ((FSMC_BWTR1 = (FSMC_BWTR1 & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR1_DATLAT  ---------------------------------
// SVD Line: 3626

//  <item> SFDITEM_FIELD__FSMC_BWTR1_DATLAT
//    <name> DATLAT </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0xA0000104) DATLAT </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR1 >> 24) & 0xF), ((FSMC_BWTR1 = (FSMC_BWTR1 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR1_CLKDIV  ---------------------------------
// SVD Line: 3632

//  <item> SFDITEM_FIELD__FSMC_BWTR1_CLKDIV
//    <name> CLKDIV </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0xA0000104) CLKDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR1 >> 20) & 0xF), ((FSMC_BWTR1 = (FSMC_BWTR1 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR1_DATAST  ---------------------------------
// SVD Line: 3638

//  <item> SFDITEM_FIELD__FSMC_BWTR1_DATAST
//    <name> DATAST </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xA0000104) DATAST </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR1 >> 8) & 0xFF), ((FSMC_BWTR1 = (FSMC_BWTR1 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR1_ADDHLD  ---------------------------------
// SVD Line: 3644

//  <item> SFDITEM_FIELD__FSMC_BWTR1_ADDHLD
//    <name> ADDHLD </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0xA0000104) ADDHLD </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR1 >> 4) & 0xF), ((FSMC_BWTR1 = (FSMC_BWTR1 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR1_ADDSET  ---------------------------------
// SVD Line: 3650

//  <item> SFDITEM_FIELD__FSMC_BWTR1_ADDSET
//    <name> ADDSET </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0xA0000104) ADDSET </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR1 >> 0) & 0xF), ((FSMC_BWTR1 = (FSMC_BWTR1 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FSMC_BWTR1  -----------------------------------
// SVD Line: 3611

//  <rtree> SFDITEM_REG__FSMC_BWTR1
//    <name> BWTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA0000104) BWTR1 </i>
//    <loc> ( (unsigned int)((FSMC_BWTR1 >> 0) & 0xFFFFFFFF), ((FSMC_BWTR1 = (FSMC_BWTR1 & ~(0x3FF0FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF0FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_BWTR1_ACCMOD </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR1_DATLAT </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR1_CLKDIV </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR1_DATAST </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR1_ADDHLD </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR1_ADDSET </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_BWTR2  -------------------------------
// SVD Line: 3658

unsigned int FSMC_BWTR2 __AT (0xA000010C);



// ------------------------------  Field Item: FSMC_BWTR2_ACCMOD  ---------------------------------
// SVD Line: 3667

//  <item> SFDITEM_FIELD__FSMC_BWTR2_ACCMOD
//    <name> ACCMOD </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0xA000010C) ACCMOD </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR2 >> 28) & 0x3), ((FSMC_BWTR2 = (FSMC_BWTR2 & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR2_DATLAT  ---------------------------------
// SVD Line: 3673

//  <item> SFDITEM_FIELD__FSMC_BWTR2_DATLAT
//    <name> DATLAT </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0xA000010C) DATLAT </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR2 >> 24) & 0xF), ((FSMC_BWTR2 = (FSMC_BWTR2 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR2_CLKDIV  ---------------------------------
// SVD Line: 3679

//  <item> SFDITEM_FIELD__FSMC_BWTR2_CLKDIV
//    <name> CLKDIV </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0xA000010C) CLKDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR2 >> 20) & 0xF), ((FSMC_BWTR2 = (FSMC_BWTR2 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR2_DATAST  ---------------------------------
// SVD Line: 3685

//  <item> SFDITEM_FIELD__FSMC_BWTR2_DATAST
//    <name> DATAST </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xA000010C) DATAST </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR2 >> 8) & 0xFF), ((FSMC_BWTR2 = (FSMC_BWTR2 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR2_ADDHLD  ---------------------------------
// SVD Line: 3691

//  <item> SFDITEM_FIELD__FSMC_BWTR2_ADDHLD
//    <name> ADDHLD </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0xA000010C) ADDHLD </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR2 >> 4) & 0xF), ((FSMC_BWTR2 = (FSMC_BWTR2 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR2_ADDSET  ---------------------------------
// SVD Line: 3697

//  <item> SFDITEM_FIELD__FSMC_BWTR2_ADDSET
//    <name> ADDSET </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0xA000010C) ADDSET </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR2 >> 0) & 0xF), ((FSMC_BWTR2 = (FSMC_BWTR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FSMC_BWTR2  -----------------------------------
// SVD Line: 3658

//  <rtree> SFDITEM_REG__FSMC_BWTR2
//    <name> BWTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA000010C) BWTR2 </i>
//    <loc> ( (unsigned int)((FSMC_BWTR2 >> 0) & 0xFFFFFFFF), ((FSMC_BWTR2 = (FSMC_BWTR2 & ~(0x3FF0FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF0FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_BWTR2_ACCMOD </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR2_DATLAT </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR2_CLKDIV </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR2_DATAST </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR2_ADDHLD </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR2_ADDSET </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_BWTR3  -------------------------------
// SVD Line: 3705

unsigned int FSMC_BWTR3 __AT (0xA0000114);



// ------------------------------  Field Item: FSMC_BWTR3_ACCMOD  ---------------------------------
// SVD Line: 3714

//  <item> SFDITEM_FIELD__FSMC_BWTR3_ACCMOD
//    <name> ACCMOD </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0xA0000114) ACCMOD </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR3 >> 28) & 0x3), ((FSMC_BWTR3 = (FSMC_BWTR3 & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR3_DATLAT  ---------------------------------
// SVD Line: 3720

//  <item> SFDITEM_FIELD__FSMC_BWTR3_DATLAT
//    <name> DATLAT </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0xA0000114) DATLAT </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR3 >> 24) & 0xF), ((FSMC_BWTR3 = (FSMC_BWTR3 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR3_CLKDIV  ---------------------------------
// SVD Line: 3726

//  <item> SFDITEM_FIELD__FSMC_BWTR3_CLKDIV
//    <name> CLKDIV </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0xA0000114) CLKDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR3 >> 20) & 0xF), ((FSMC_BWTR3 = (FSMC_BWTR3 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR3_DATAST  ---------------------------------
// SVD Line: 3732

//  <item> SFDITEM_FIELD__FSMC_BWTR3_DATAST
//    <name> DATAST </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xA0000114) DATAST </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR3 >> 8) & 0xFF), ((FSMC_BWTR3 = (FSMC_BWTR3 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR3_ADDHLD  ---------------------------------
// SVD Line: 3738

//  <item> SFDITEM_FIELD__FSMC_BWTR3_ADDHLD
//    <name> ADDHLD </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0xA0000114) ADDHLD </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR3 >> 4) & 0xF), ((FSMC_BWTR3 = (FSMC_BWTR3 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR3_ADDSET  ---------------------------------
// SVD Line: 3744

//  <item> SFDITEM_FIELD__FSMC_BWTR3_ADDSET
//    <name> ADDSET </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0xA0000114) ADDSET </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR3 >> 0) & 0xF), ((FSMC_BWTR3 = (FSMC_BWTR3 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FSMC_BWTR3  -----------------------------------
// SVD Line: 3705

//  <rtree> SFDITEM_REG__FSMC_BWTR3
//    <name> BWTR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA0000114) BWTR3 </i>
//    <loc> ( (unsigned int)((FSMC_BWTR3 >> 0) & 0xFFFFFFFF), ((FSMC_BWTR3 = (FSMC_BWTR3 & ~(0x3FF0FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF0FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_BWTR3_ACCMOD </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR3_DATLAT </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR3_CLKDIV </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR3_DATAST </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR3_ADDHLD </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR3_ADDSET </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_BWTR4  -------------------------------
// SVD Line: 3752

unsigned int FSMC_BWTR4 __AT (0xA000011C);



// ------------------------------  Field Item: FSMC_BWTR4_ACCMOD  ---------------------------------
// SVD Line: 3761

//  <item> SFDITEM_FIELD__FSMC_BWTR4_ACCMOD
//    <name> ACCMOD </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0xA000011C) ACCMOD </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR4 >> 28) & 0x3), ((FSMC_BWTR4 = (FSMC_BWTR4 & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR4_DATLAT  ---------------------------------
// SVD Line: 3767

//  <item> SFDITEM_FIELD__FSMC_BWTR4_DATLAT
//    <name> DATLAT </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0xA000011C) DATLAT </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR4 >> 24) & 0xF), ((FSMC_BWTR4 = (FSMC_BWTR4 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR4_CLKDIV  ---------------------------------
// SVD Line: 3773

//  <item> SFDITEM_FIELD__FSMC_BWTR4_CLKDIV
//    <name> CLKDIV </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0xA000011C) CLKDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR4 >> 20) & 0xF), ((FSMC_BWTR4 = (FSMC_BWTR4 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR4_DATAST  ---------------------------------
// SVD Line: 3779

//  <item> SFDITEM_FIELD__FSMC_BWTR4_DATAST
//    <name> DATAST </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xA000011C) DATAST </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR4 >> 8) & 0xFF), ((FSMC_BWTR4 = (FSMC_BWTR4 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR4_ADDHLD  ---------------------------------
// SVD Line: 3785

//  <item> SFDITEM_FIELD__FSMC_BWTR4_ADDHLD
//    <name> ADDHLD </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0xA000011C) ADDHLD </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR4 >> 4) & 0xF), ((FSMC_BWTR4 = (FSMC_BWTR4 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR4_ADDSET  ---------------------------------
// SVD Line: 3791

//  <item> SFDITEM_FIELD__FSMC_BWTR4_ADDSET
//    <name> ADDSET </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0xA000011C) ADDSET </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR4 >> 0) & 0xF), ((FSMC_BWTR4 = (FSMC_BWTR4 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FSMC_BWTR4  -----------------------------------
// SVD Line: 3752

//  <rtree> SFDITEM_REG__FSMC_BWTR4
//    <name> BWTR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA000011C) BWTR4 </i>
//    <loc> ( (unsigned int)((FSMC_BWTR4 >> 0) & 0xFFFFFFFF), ((FSMC_BWTR4 = (FSMC_BWTR4 & ~(0x3FF0FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF0FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_BWTR4_ACCMOD </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR4_DATLAT </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR4_CLKDIV </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR4_DATAST </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR4_ADDHLD </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR4_ADDSET </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: FSMC  -------------------------------------
// SVD Line: 3008

//  <view> FSMC
//    <name> FSMC </name>
//    <item> SFDITEM_REG__FSMC_BCR1 </item>
//    <item> SFDITEM_REG__FSMC_BTR1 </item>
//    <item> SFDITEM_REG__FSMC_BCR2 </item>
//    <item> SFDITEM_REG__FSMC_BTR2 </item>
//    <item> SFDITEM_REG__FSMC_BCR3 </item>
//    <item> SFDITEM_REG__FSMC_BTR3 </item>
//    <item> SFDITEM_REG__FSMC_BCR4 </item>
//    <item> SFDITEM_REG__FSMC_BTR4 </item>
//    <item> SFDITEM_REG__FSMC_BWTR1 </item>
//    <item> SFDITEM_REG__FSMC_BWTR2 </item>
//    <item> SFDITEM_REG__FSMC_BWTR3 </item>
//    <item> SFDITEM_REG__FSMC_BWTR4 </item>
//  </view>
//  


// ---------------------------  Register Item Address: GPIOA_MODER  -------------------------------
// SVD Line: 3812

unsigned int GPIOA_MODER __AT (0x40020000);



// -----------------------------  Field Item: GPIOA_MODER_MODER15  --------------------------------
// SVD Line: 3821

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER15
//    <name> MODER15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40020000) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 30) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER14  --------------------------------
// SVD Line: 3828

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER14
//    <name> MODER14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40020000) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 28) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER13  --------------------------------
// SVD Line: 3835

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER13
//    <name> MODER13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40020000) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 26) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER12  --------------------------------
// SVD Line: 3842

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER12
//    <name> MODER12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40020000) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 24) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER11  --------------------------------
// SVD Line: 3849

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER11
//    <name> MODER11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40020000) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 22) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER10  --------------------------------
// SVD Line: 3856

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER10
//    <name> MODER10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40020000) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 20) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER9  ---------------------------------
// SVD Line: 3863

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER9
//    <name> MODER9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40020000) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 18) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER8  ---------------------------------
// SVD Line: 3870

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER8
//    <name> MODER8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40020000) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 16) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER7  ---------------------------------
// SVD Line: 3877

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER7
//    <name> MODER7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40020000) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 14) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER6  ---------------------------------
// SVD Line: 3884

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER6
//    <name> MODER6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020000) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 12) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER5  ---------------------------------
// SVD Line: 3891

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER5
//    <name> MODER5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020000) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 10) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER4  ---------------------------------
// SVD Line: 3898

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER4
//    <name> MODER4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020000) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 8) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER3  ---------------------------------
// SVD Line: 3905

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER3
//    <name> MODER3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40020000) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 6) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER2  ---------------------------------
// SVD Line: 3912

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER2
//    <name> MODER2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40020000) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 4) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER1  ---------------------------------
// SVD Line: 3919

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER1
//    <name> MODER1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40020000) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 2) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_MODER_MODER0  ---------------------------------
// SVD Line: 3926

//  <item> SFDITEM_FIELD__GPIOA_MODER_MODER0
//    <name> MODER0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40020000) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_MODER >> 0) & 0x3), ((GPIOA_MODER = (GPIOA_MODER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_MODER  ----------------------------------
// SVD Line: 3812

//  <rtree> SFDITEM_REG__GPIOA_MODER
//    <name> MODER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020000) GPIO port mode register </i>
//    <loc> ( (unsigned int)((GPIOA_MODER >> 0) & 0xFFFFFFFF), ((GPIOA_MODER = (GPIOA_MODER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER15 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER14 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER13 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER12 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER11 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER10 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER9 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER8 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER7 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER6 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER5 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER4 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER3 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER2 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER1 </item>
//    <item> SFDITEM_FIELD__GPIOA_MODER_MODER0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOA_OTYPER  ------------------------------
// SVD Line: 3935

unsigned int GPIOA_OTYPER __AT (0x40020004);



// ------------------------------  Field Item: GPIOA_OTYPER_OT15  ---------------------------------
// SVD Line: 3944

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT15
//    <name> OT15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40020004) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.15..15> OT15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT14  ---------------------------------
// SVD Line: 3951

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT14
//    <name> OT14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020004) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.14..14> OT14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT13  ---------------------------------
// SVD Line: 3958

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT13
//    <name> OT13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40020004) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.13..13> OT13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT12  ---------------------------------
// SVD Line: 3965

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT12
//    <name> OT12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40020004) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.12..12> OT12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT11  ---------------------------------
// SVD Line: 3972

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT11
//    <name> OT11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40020004) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.11..11> OT11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT10  ---------------------------------
// SVD Line: 3979

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT10
//    <name> OT10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40020004) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.10..10> OT10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT9  ----------------------------------
// SVD Line: 3986

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT9
//    <name> OT9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40020004) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.9..9> OT9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT8  ----------------------------------
// SVD Line: 3993

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT8
//    <name> OT8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020004) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.8..8> OT8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT7  ----------------------------------
// SVD Line: 4000

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT7
//    <name> OT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020004) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.7..7> OT7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT6  ----------------------------------
// SVD Line: 4007

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT6
//    <name> OT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020004) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.6..6> OT6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT5  ----------------------------------
// SVD Line: 4014

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT5
//    <name> OT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020004) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.5..5> OT5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT4  ----------------------------------
// SVD Line: 4021

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT4
//    <name> OT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020004) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.4..4> OT4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT3  ----------------------------------
// SVD Line: 4028

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT3
//    <name> OT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020004) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.3..3> OT3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT2  ----------------------------------
// SVD Line: 4035

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT2
//    <name> OT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020004) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.2..2> OT2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT1  ----------------------------------
// SVD Line: 4042

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT1
//    <name> OT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020004) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.1..1> OT1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_OTYPER_OT0  ----------------------------------
// SVD Line: 4049

//  <item> SFDITEM_FIELD__GPIOA_OTYPER_OT0
//    <name> OT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020004) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_OTYPER ) </loc>
//      <o.0..0> OT0
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOA_OTYPER  ----------------------------------
// SVD Line: 3935

//  <rtree> SFDITEM_REG__GPIOA_OTYPER
//    <name> OTYPER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020004) GPIO port output type register </i>
//    <loc> ( (unsigned int)((GPIOA_OTYPER >> 0) & 0xFFFFFFFF), ((GPIOA_OTYPER = (GPIOA_OTYPER & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT15 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT14 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT13 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT12 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT11 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT10 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT9 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT8 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT7 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT6 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT5 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT4 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT3 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT2 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT1 </item>
//    <item> SFDITEM_FIELD__GPIOA_OTYPER_OT0 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: GPIOA_OSPEEDER  -----------------------------
// SVD Line: 4058

unsigned int GPIOA_OSPEEDER __AT (0x40020008);



// --------------------------  Field Item: GPIOA_OSPEEDER_OSPEEDR15  ------------------------------
// SVD Line: 4068

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDER_OSPEEDR15
//    <name> OSPEEDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40020008) OSPEEDR15 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDER >> 30) & 0x3), ((GPIOA_OSPEEDER = (GPIOA_OSPEEDER & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: GPIOA_OSPEEDER_OSPEEDR14  ------------------------------
// SVD Line: 4074

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDER_OSPEEDR14
//    <name> OSPEEDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40020008) OSPEEDR14 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDER >> 28) & 0x3), ((GPIOA_OSPEEDER = (GPIOA_OSPEEDER & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: GPIOA_OSPEEDER_OSPEEDR13  ------------------------------
// SVD Line: 4080

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDER_OSPEEDR13
//    <name> OSPEEDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40020008) OSPEEDR13 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDER >> 26) & 0x3), ((GPIOA_OSPEEDER = (GPIOA_OSPEEDER & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: GPIOA_OSPEEDER_OSPEEDR12  ------------------------------
// SVD Line: 4086

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDER_OSPEEDR12
//    <name> OSPEEDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40020008) OSPEEDR12 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDER >> 24) & 0x3), ((GPIOA_OSPEEDER = (GPIOA_OSPEEDER & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: GPIOA_OSPEEDER_OSPEEDR11  ------------------------------
// SVD Line: 4092

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDER_OSPEEDR11
//    <name> OSPEEDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40020008) OSPEEDR11 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDER >> 22) & 0x3), ((GPIOA_OSPEEDER = (GPIOA_OSPEEDER & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: GPIOA_OSPEEDER_OSPEEDR10  ------------------------------
// SVD Line: 4098

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDER_OSPEEDR10
//    <name> OSPEEDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40020008) OSPEEDR10 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDER >> 20) & 0x3), ((GPIOA_OSPEEDER = (GPIOA_OSPEEDER & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDER_OSPEEDR9  ------------------------------
// SVD Line: 4104

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDER_OSPEEDR9
//    <name> OSPEEDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40020008) OSPEEDR9 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDER >> 18) & 0x3), ((GPIOA_OSPEEDER = (GPIOA_OSPEEDER & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDER_OSPEEDR8  ------------------------------
// SVD Line: 4110

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDER_OSPEEDR8
//    <name> OSPEEDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40020008) OSPEEDR8 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDER >> 16) & 0x3), ((GPIOA_OSPEEDER = (GPIOA_OSPEEDER & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDER_OSPEEDR7  ------------------------------
// SVD Line: 4116

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDER_OSPEEDR7
//    <name> OSPEEDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40020008) OSPEEDR7 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDER >> 14) & 0x3), ((GPIOA_OSPEEDER = (GPIOA_OSPEEDER & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDER_OSPEEDR6  ------------------------------
// SVD Line: 4122

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDER_OSPEEDR6
//    <name> OSPEEDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020008) OSPEEDR6 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDER >> 12) & 0x3), ((GPIOA_OSPEEDER = (GPIOA_OSPEEDER & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDER_OSPEEDR5  ------------------------------
// SVD Line: 4128

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDER_OSPEEDR5
//    <name> OSPEEDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020008) OSPEEDR5 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDER >> 10) & 0x3), ((GPIOA_OSPEEDER = (GPIOA_OSPEEDER & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDER_OSPEEDR4  ------------------------------
// SVD Line: 4134

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDER_OSPEEDR4
//    <name> OSPEEDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020008) OSPEEDR4 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDER >> 8) & 0x3), ((GPIOA_OSPEEDER = (GPIOA_OSPEEDER & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDER_OSPEEDR3  ------------------------------
// SVD Line: 4140

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDER_OSPEEDR3
//    <name> OSPEEDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40020008) OSPEEDR3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDER >> 6) & 0x3), ((GPIOA_OSPEEDER = (GPIOA_OSPEEDER & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDER_OSPEEDR2  ------------------------------
// SVD Line: 4146

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDER_OSPEEDR2
//    <name> OSPEEDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40020008) OSPEEDR2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDER >> 4) & 0x3), ((GPIOA_OSPEEDER = (GPIOA_OSPEEDER & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDER_OSPEEDR1  ------------------------------
// SVD Line: 4152

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDER_OSPEEDR1
//    <name> OSPEEDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40020008) OSPEEDR1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDER >> 2) & 0x3), ((GPIOA_OSPEEDER = (GPIOA_OSPEEDER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOA_OSPEEDER_OSPEEDR0  ------------------------------
// SVD Line: 4158

//  <item> SFDITEM_FIELD__GPIOA_OSPEEDER_OSPEEDR0
//    <name> OSPEEDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40020008) OSPEEDR0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_OSPEEDER >> 0) & 0x3), ((GPIOA_OSPEEDER = (GPIOA_OSPEEDER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: GPIOA_OSPEEDER  ---------------------------------
// SVD Line: 4058

//  <rtree> SFDITEM_REG__GPIOA_OSPEEDER
//    <name> OSPEEDER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020008) GPIO port output speed  register </i>
//    <loc> ( (unsigned int)((GPIOA_OSPEEDER >> 0) & 0xFFFFFFFF), ((GPIOA_OSPEEDER = (GPIOA_OSPEEDER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDER_OSPEEDR15 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDER_OSPEEDR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDER_OSPEEDR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDER_OSPEEDR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDER_OSPEEDR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDER_OSPEEDR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDER_OSPEEDR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDER_OSPEEDR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDER_OSPEEDR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDER_OSPEEDR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDER_OSPEEDR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDER_OSPEEDR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDER_OSPEEDR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDER_OSPEEDR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDER_OSPEEDR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_OSPEEDER_OSPEEDR0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOA_PUPDR  -------------------------------
// SVD Line: 4166

unsigned int GPIOA_PUPDR __AT (0x4002000C);



// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR15  --------------------------------
// SVD Line: 4176

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR15
//    <name> PUPDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x4002000C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 30) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR14  --------------------------------
// SVD Line: 4183

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR14
//    <name> PUPDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x4002000C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 28) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR13  --------------------------------
// SVD Line: 4190

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR13
//    <name> PUPDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x4002000C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 26) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR12  --------------------------------
// SVD Line: 4197

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR12
//    <name> PUPDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x4002000C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 24) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR11  --------------------------------
// SVD Line: 4204

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR11
//    <name> PUPDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x4002000C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 22) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR10  --------------------------------
// SVD Line: 4211

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR10
//    <name> PUPDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x4002000C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 20) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR9  ---------------------------------
// SVD Line: 4218

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR9
//    <name> PUPDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x4002000C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 18) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR8  ---------------------------------
// SVD Line: 4225

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR8
//    <name> PUPDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x4002000C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 16) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR7  ---------------------------------
// SVD Line: 4232

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR7
//    <name> PUPDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x4002000C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 14) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR6  ---------------------------------
// SVD Line: 4239

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR6
//    <name> PUPDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4002000C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 12) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR5  ---------------------------------
// SVD Line: 4246

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR5
//    <name> PUPDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4002000C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 10) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR4  ---------------------------------
// SVD Line: 4253

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR4
//    <name> PUPDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4002000C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 8) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR3  ---------------------------------
// SVD Line: 4260

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR3
//    <name> PUPDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x4002000C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 6) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR2  ---------------------------------
// SVD Line: 4267

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR2
//    <name> PUPDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4002000C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 4) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR1  ---------------------------------
// SVD Line: 4274

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR1
//    <name> PUPDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4002000C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 2) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOA_PUPDR_PUPDR0  ---------------------------------
// SVD Line: 4281

//  <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR0
//    <name> PUPDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4002000C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_PUPDR >> 0) & 0x3), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_PUPDR  ----------------------------------
// SVD Line: 4166

//  <rtree> SFDITEM_REG__GPIOA_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002000C) GPIO port pull-up/pull-down  register </i>
//    <loc> ( (unsigned int)((GPIOA_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOA_PUPDR = (GPIOA_PUPDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR15 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_PUPDR_PUPDR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_IDR  --------------------------------
// SVD Line: 4290

unsigned int GPIOA_IDR __AT (0x40020010);



// -------------------------------  Field Item: GPIOA_IDR_IDR15  ----------------------------------
// SVD Line: 4299

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR15
//    <name> IDR15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40020010) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.15..15> IDR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR14  ----------------------------------
// SVD Line: 4306

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR14
//    <name> IDR14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40020010) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.14..14> IDR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR13  ----------------------------------
// SVD Line: 4313

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR13
//    <name> IDR13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40020010) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.13..13> IDR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR12  ----------------------------------
// SVD Line: 4320

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR12
//    <name> IDR12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40020010) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.12..12> IDR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR11  ----------------------------------
// SVD Line: 4327

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR11
//    <name> IDR11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40020010) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.11..11> IDR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR10  ----------------------------------
// SVD Line: 4334

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR10
//    <name> IDR10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40020010) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.10..10> IDR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR9  -----------------------------------
// SVD Line: 4341

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR9
//    <name> IDR9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40020010) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.9..9> IDR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR8  -----------------------------------
// SVD Line: 4348

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR8
//    <name> IDR8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40020010) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.8..8> IDR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR7  -----------------------------------
// SVD Line: 4355

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR7
//    <name> IDR7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40020010) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.7..7> IDR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR6  -----------------------------------
// SVD Line: 4362

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR6
//    <name> IDR6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40020010) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.6..6> IDR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR5  -----------------------------------
// SVD Line: 4369

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR5
//    <name> IDR5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40020010) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.5..5> IDR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR4  -----------------------------------
// SVD Line: 4376

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR4
//    <name> IDR4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40020010) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.4..4> IDR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR3  -----------------------------------
// SVD Line: 4383

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR3
//    <name> IDR3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40020010) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.3..3> IDR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR2  -----------------------------------
// SVD Line: 4390

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR2
//    <name> IDR2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40020010) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.2..2> IDR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR1  -----------------------------------
// SVD Line: 4397

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR1
//    <name> IDR1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40020010) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.1..1> IDR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR0  -----------------------------------
// SVD Line: 4404

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR0
//    <name> IDR0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40020010) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.0..0> IDR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_IDR  -----------------------------------
// SVD Line: 4290

//  <rtree> SFDITEM_REG__GPIOA_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020010) GPIO port input data register </i>
//    <loc> ( (unsigned int)((GPIOA_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR15 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_ODR  --------------------------------
// SVD Line: 4413

unsigned int GPIOA_ODR __AT (0x40020014);



// -------------------------------  Field Item: GPIOA_ODR_ODR15  ----------------------------------
// SVD Line: 4422

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR15
//    <name> ODR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40020014) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.15..15> ODR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR14  ----------------------------------
// SVD Line: 4429

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR14
//    <name> ODR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020014) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.14..14> ODR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR13  ----------------------------------
// SVD Line: 4436

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR13
//    <name> ODR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40020014) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.13..13> ODR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR12  ----------------------------------
// SVD Line: 4443

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR12
//    <name> ODR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40020014) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.12..12> ODR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR11  ----------------------------------
// SVD Line: 4450

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR11
//    <name> ODR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40020014) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.11..11> ODR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR10  ----------------------------------
// SVD Line: 4457

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR10
//    <name> ODR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40020014) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.10..10> ODR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR9  -----------------------------------
// SVD Line: 4464

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR9
//    <name> ODR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40020014) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.9..9> ODR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR8  -----------------------------------
// SVD Line: 4471

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR8
//    <name> ODR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020014) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.8..8> ODR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR7  -----------------------------------
// SVD Line: 4478

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR7
//    <name> ODR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020014) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.7..7> ODR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR6  -----------------------------------
// SVD Line: 4485

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR6
//    <name> ODR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020014) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.6..6> ODR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR5  -----------------------------------
// SVD Line: 4492

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR5
//    <name> ODR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020014) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.5..5> ODR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR4  -----------------------------------
// SVD Line: 4499

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR4
//    <name> ODR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020014) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.4..4> ODR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR3  -----------------------------------
// SVD Line: 4506

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR3
//    <name> ODR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020014) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.3..3> ODR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR2  -----------------------------------
// SVD Line: 4513

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR2
//    <name> ODR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020014) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.2..2> ODR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR1  -----------------------------------
// SVD Line: 4520

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR1
//    <name> ODR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020014) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.1..1> ODR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR0  -----------------------------------
// SVD Line: 4527

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR0
//    <name> ODR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020014) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.0..0> ODR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_ODR  -----------------------------------
// SVD Line: 4413

//  <rtree> SFDITEM_REG__GPIOA_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020014) GPIO port output data register </i>
//    <loc> ( (unsigned int)((GPIOA_ODR >> 0) & 0xFFFFFFFF), ((GPIOA_ODR = (GPIOA_ODR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR15 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_BSRR  -------------------------------
// SVD Line: 4536

unsigned int GPIOA_BSRR __AT (0x40020018);



// -------------------------------  Field Item: GPIOA_BSRR_BR15  ----------------------------------
// SVD Line: 4546

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x40020018) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.31..31> BR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR14  ----------------------------------
// SVD Line: 4553

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x40020018) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.30..30> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR13  ----------------------------------
// SVD Line: 4560

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x40020018) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.29..29> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR12  ----------------------------------
// SVD Line: 4567

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x40020018) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.28..28> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR11  ----------------------------------
// SVD Line: 4574

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x40020018) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.27..27> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR10  ----------------------------------
// SVD Line: 4581

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x40020018) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.26..26> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR9  -----------------------------------
// SVD Line: 4588

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x40020018) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.25..25> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR8  -----------------------------------
// SVD Line: 4595

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x40020018) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR7  -----------------------------------
// SVD Line: 4602

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x40020018) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR6  -----------------------------------
// SVD Line: 4609

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x40020018) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR5  -----------------------------------
// SVD Line: 4616

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x40020018) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR4  -----------------------------------
// SVD Line: 4623

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x40020018) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR3  -----------------------------------
// SVD Line: 4630

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x40020018) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR2  -----------------------------------
// SVD Line: 4637

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x40020018) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR1  -----------------------------------
// SVD Line: 4644

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x40020018) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR0  -----------------------------------
// SVD Line: 4651

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x40020018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS15  ----------------------------------
// SVD Line: 4658

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40020018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS14  ----------------------------------
// SVD Line: 4665

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40020018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS13  ----------------------------------
// SVD Line: 4672

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40020018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS12  ----------------------------------
// SVD Line: 4679

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40020018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS11  ----------------------------------
// SVD Line: 4686

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40020018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS10  ----------------------------------
// SVD Line: 4693

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40020018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS9  -----------------------------------
// SVD Line: 4700

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40020018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS8  -----------------------------------
// SVD Line: 4707

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40020018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS7  -----------------------------------
// SVD Line: 4714

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40020018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS6  -----------------------------------
// SVD Line: 4721

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40020018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS5  -----------------------------------
// SVD Line: 4728

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40020018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS4  -----------------------------------
// SVD Line: 4735

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40020018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS3  -----------------------------------
// SVD Line: 4742

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40020018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS2  -----------------------------------
// SVD Line: 4749

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40020018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS1  -----------------------------------
// SVD Line: 4756

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40020018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS0  -----------------------------------
// SVD Line: 4763

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40020018) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_BSRR  -----------------------------------
// SVD Line: 4536

//  <rtree> SFDITEM_REG__GPIOA_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40020018) GPIO port bit set/reset  register </i>
//    <loc> ( (unsigned int)((GPIOA_BSRR >> 0) & 0xFFFFFFFF), ((GPIOA_BSRR = (GPIOA_BSRR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR15 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_LCKR  -------------------------------
// SVD Line: 4772

unsigned int GPIOA_LCKR __AT (0x4002001C);



// -------------------------------  Field Item: GPIOA_LCKR_LCKK  ----------------------------------
// SVD Line: 4782

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4002001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK15  ----------------------------------
// SVD Line: 4789

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK15
//    <name> LCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4002001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.15..15> LCK15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK14  ----------------------------------
// SVD Line: 4796

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK14
//    <name> LCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.14..14> LCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK13  ----------------------------------
// SVD Line: 4803

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK13
//    <name> LCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4002001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.13..13> LCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK12  ----------------------------------
// SVD Line: 4810

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK12
//    <name> LCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4002001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.12..12> LCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK11  ----------------------------------
// SVD Line: 4817

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK11
//    <name> LCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4002001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.11..11> LCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK10  ----------------------------------
// SVD Line: 4824

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK10
//    <name> LCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4002001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.10..10> LCK10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK9  ----------------------------------
// SVD Line: 4831

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK9
//    <name> LCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4002001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.9..9> LCK9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK8  ----------------------------------
// SVD Line: 4838

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4002001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK7  ----------------------------------
// SVD Line: 4845

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK6  ----------------------------------
// SVD Line: 4852

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK5  ----------------------------------
// SVD Line: 4859

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK4  ----------------------------------
// SVD Line: 4866

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK3  ----------------------------------
// SVD Line: 4873

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK2  ----------------------------------
// SVD Line: 4880

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK1  ----------------------------------
// SVD Line: 4887

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK0  ----------------------------------
// SVD Line: 4894

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002001C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_LCKR  -----------------------------------
// SVD Line: 4772

//  <rtree> SFDITEM_REG__GPIOA_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002001C) GPIO port configuration lock  register </i>
//    <loc> ( (unsigned int)((GPIOA_LCKR >> 0) & 0xFFFFFFFF), ((GPIOA_LCKR = (GPIOA_LCKR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCKK </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK15 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK14 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK13 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK12 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK11 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK10 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK9 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_AFRL  -------------------------------
// SVD Line: 4903

unsigned int GPIOA_AFRL __AT (0x40020020);



// ------------------------------  Field Item: GPIOA_AFRL_AFRL7  ----------------------------------
// SVD Line: 4912

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFRL7
//    <name> AFRL7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40020020) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 28) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFRL6  ----------------------------------
// SVD Line: 4919

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFRL6
//    <name> AFRL6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40020020) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 24) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFRL5  ----------------------------------
// SVD Line: 4926

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFRL5
//    <name> AFRL5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x40020020) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 20) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFRL4  ----------------------------------
// SVD Line: 4933

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFRL4
//    <name> AFRL4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40020020) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 16) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFRL3  ----------------------------------
// SVD Line: 4940

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFRL3
//    <name> AFRL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40020020) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 12) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFRL2  ----------------------------------
// SVD Line: 4947

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFRL2
//    <name> AFRL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40020020) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 8) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFRL1  ----------------------------------
// SVD Line: 4954

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFRL1
//    <name> AFRL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40020020) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 4) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRL_AFRL0  ----------------------------------
// SVD Line: 4961

//  <item> SFDITEM_FIELD__GPIOA_AFRL_AFRL0
//    <name> AFRL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40020020) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRL >> 0) & 0xF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_AFRL  -----------------------------------
// SVD Line: 4903

//  <rtree> SFDITEM_REG__GPIOA_AFRL
//    <name> AFRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020020) AFRL </i>
//    <loc> ( (unsigned int)((GPIOA_AFRL >> 0) & 0xFFFFFFFF), ((GPIOA_AFRL = (GPIOA_AFRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFRL7 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFRL6 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFRL5 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFRL4 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFRL3 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFRL2 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFRL1 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRL_AFRL0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_AFRH  -------------------------------
// SVD Line: 4970

unsigned int GPIOA_AFRH __AT (0x40020024);



// ------------------------------  Field Item: GPIOA_AFRH_AFRH15  ---------------------------------
// SVD Line: 4980

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFRH15
//    <name> AFRH15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40020024) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 28) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRH_AFRH14  ---------------------------------
// SVD Line: 4987

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFRH14
//    <name> AFRH14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40020024) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 24) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRH_AFRH13  ---------------------------------
// SVD Line: 4994

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFRH13
//    <name> AFRH13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x40020024) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 20) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRH_AFRH12  ---------------------------------
// SVD Line: 5001

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFRH12
//    <name> AFRH12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40020024) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 16) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRH_AFRH11  ---------------------------------
// SVD Line: 5008

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFRH11
//    <name> AFRH11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40020024) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 12) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRH_AFRH10  ---------------------------------
// SVD Line: 5015

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFRH10
//    <name> AFRH10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40020024) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 8) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRH_AFRH9  ----------------------------------
// SVD Line: 5022

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFRH9
//    <name> AFRH9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40020024) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 4) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_AFRH_AFRH8  ----------------------------------
// SVD Line: 5029

//  <item> SFDITEM_FIELD__GPIOA_AFRH_AFRH8
//    <name> AFRH8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40020024) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_AFRH >> 0) & 0xF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_AFRH  -----------------------------------
// SVD Line: 4970

//  <rtree> SFDITEM_REG__GPIOA_AFRH
//    <name> AFRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020024) GPIO alternate function high  register </i>
//    <loc> ( (unsigned int)((GPIOA_AFRH >> 0) & 0xFFFFFFFF), ((GPIOA_AFRH = (GPIOA_AFRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFRH15 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFRH14 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFRH13 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFRH12 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFRH11 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFRH10 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFRH9 </item>
//    <item> SFDITEM_FIELD__GPIOA_AFRH_AFRH8 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOA  -------------------------------------
// SVD Line: 3801

//  <view> GPIOA
//    <name> GPIOA </name>
//    <item> SFDITEM_REG__GPIOA_MODER </item>
//    <item> SFDITEM_REG__GPIOA_OTYPER </item>
//    <item> SFDITEM_REG__GPIOA_OSPEEDER </item>
//    <item> SFDITEM_REG__GPIOA_PUPDR </item>
//    <item> SFDITEM_REG__GPIOA_IDR </item>
//    <item> SFDITEM_REG__GPIOA_ODR </item>
//    <item> SFDITEM_REG__GPIOA_BSRR </item>
//    <item> SFDITEM_REG__GPIOA_LCKR </item>
//    <item> SFDITEM_REG__GPIOA_AFRL </item>
//    <item> SFDITEM_REG__GPIOA_AFRH </item>
//  </view>
//  


// ---------------------------  Register Item Address: GPIOB_MODER  -------------------------------
// SVD Line: 5051

unsigned int GPIOB_MODER __AT (0x40020400);



// -----------------------------  Field Item: GPIOB_MODER_MODER15  --------------------------------
// SVD Line: 5060

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER15
//    <name> MODER15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40020400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 30) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER14  --------------------------------
// SVD Line: 5067

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER14
//    <name> MODER14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40020400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 28) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER13  --------------------------------
// SVD Line: 5074

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER13
//    <name> MODER13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40020400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 26) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER12  --------------------------------
// SVD Line: 5081

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER12
//    <name> MODER12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40020400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 24) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER11  --------------------------------
// SVD Line: 5088

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER11
//    <name> MODER11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40020400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 22) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER10  --------------------------------
// SVD Line: 5095

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER10
//    <name> MODER10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40020400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 20) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER9  ---------------------------------
// SVD Line: 5102

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER9
//    <name> MODER9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40020400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 18) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER8  ---------------------------------
// SVD Line: 5109

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER8
//    <name> MODER8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40020400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 16) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER7  ---------------------------------
// SVD Line: 5116

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER7
//    <name> MODER7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40020400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 14) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER6  ---------------------------------
// SVD Line: 5123

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER6
//    <name> MODER6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 12) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER5  ---------------------------------
// SVD Line: 5130

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER5
//    <name> MODER5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 10) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER4  ---------------------------------
// SVD Line: 5137

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER4
//    <name> MODER4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 8) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER3  ---------------------------------
// SVD Line: 5144

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER3
//    <name> MODER3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40020400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 6) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER2  ---------------------------------
// SVD Line: 5151

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER2
//    <name> MODER2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40020400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 4) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER1  ---------------------------------
// SVD Line: 5158

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER1
//    <name> MODER1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40020400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 2) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_MODER_MODER0  ---------------------------------
// SVD Line: 5165

//  <item> SFDITEM_FIELD__GPIOB_MODER_MODER0
//    <name> MODER0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40020400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_MODER >> 0) & 0x3), ((GPIOB_MODER = (GPIOB_MODER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_MODER  ----------------------------------
// SVD Line: 5051

//  <rtree> SFDITEM_REG__GPIOB_MODER
//    <name> MODER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020400) GPIO port mode register </i>
//    <loc> ( (unsigned int)((GPIOB_MODER >> 0) & 0xFFFFFFFF), ((GPIOB_MODER = (GPIOB_MODER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER15 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER14 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER13 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER12 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER11 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER10 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER9 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER8 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER7 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER6 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER5 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER4 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER3 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER2 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER1 </item>
//    <item> SFDITEM_FIELD__GPIOB_MODER_MODER0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOB_OTYPER  ------------------------------
// SVD Line: 5174

unsigned int GPIOB_OTYPER __AT (0x40020404);



// ------------------------------  Field Item: GPIOB_OTYPER_OT15  ---------------------------------
// SVD Line: 5183

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT15
//    <name> OT15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40020404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.15..15> OT15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT14  ---------------------------------
// SVD Line: 5190

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT14
//    <name> OT14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.14..14> OT14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT13  ---------------------------------
// SVD Line: 5197

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT13
//    <name> OT13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40020404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.13..13> OT13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT12  ---------------------------------
// SVD Line: 5204

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT12
//    <name> OT12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40020404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.12..12> OT12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT11  ---------------------------------
// SVD Line: 5211

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT11
//    <name> OT11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40020404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.11..11> OT11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT10  ---------------------------------
// SVD Line: 5218

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT10
//    <name> OT10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40020404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.10..10> OT10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT9  ----------------------------------
// SVD Line: 5225

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT9
//    <name> OT9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40020404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.9..9> OT9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT8  ----------------------------------
// SVD Line: 5232

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT8
//    <name> OT8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.8..8> OT8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT7  ----------------------------------
// SVD Line: 5239

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT7
//    <name> OT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.7..7> OT7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT6  ----------------------------------
// SVD Line: 5246

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT6
//    <name> OT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.6..6> OT6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT5  ----------------------------------
// SVD Line: 5253

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT5
//    <name> OT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.5..5> OT5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT4  ----------------------------------
// SVD Line: 5260

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT4
//    <name> OT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.4..4> OT4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT3  ----------------------------------
// SVD Line: 5267

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT3
//    <name> OT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.3..3> OT3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT2  ----------------------------------
// SVD Line: 5274

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT2
//    <name> OT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.2..2> OT2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT1  ----------------------------------
// SVD Line: 5281

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT1
//    <name> OT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.1..1> OT1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_OTYPER_OT0  ----------------------------------
// SVD Line: 5288

//  <item> SFDITEM_FIELD__GPIOB_OTYPER_OT0
//    <name> OT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_OTYPER ) </loc>
//      <o.0..0> OT0
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOB_OTYPER  ----------------------------------
// SVD Line: 5174

//  <rtree> SFDITEM_REG__GPIOB_OTYPER
//    <name> OTYPER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020404) GPIO port output type register </i>
//    <loc> ( (unsigned int)((GPIOB_OTYPER >> 0) & 0xFFFFFFFF), ((GPIOB_OTYPER = (GPIOB_OTYPER & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT15 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT14 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT13 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT12 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT11 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT10 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT9 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT8 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT7 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT6 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT5 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT4 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT3 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT2 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT1 </item>
//    <item> SFDITEM_FIELD__GPIOB_OTYPER_OT0 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: GPIOB_OSPEEDER  -----------------------------
// SVD Line: 5297

unsigned int GPIOB_OSPEEDER __AT (0x40020408);



// --------------------------  Field Item: GPIOB_OSPEEDER_OSPEEDR15  ------------------------------
// SVD Line: 5307

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDER_OSPEEDR15
//    <name> OSPEEDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40020408) OSPEEDR15 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDER >> 30) & 0x3), ((GPIOB_OSPEEDER = (GPIOB_OSPEEDER & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: GPIOB_OSPEEDER_OSPEEDR14  ------------------------------
// SVD Line: 5313

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDER_OSPEEDR14
//    <name> OSPEEDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40020408) OSPEEDR14 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDER >> 28) & 0x3), ((GPIOB_OSPEEDER = (GPIOB_OSPEEDER & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: GPIOB_OSPEEDER_OSPEEDR13  ------------------------------
// SVD Line: 5319

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDER_OSPEEDR13
//    <name> OSPEEDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40020408) OSPEEDR13 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDER >> 26) & 0x3), ((GPIOB_OSPEEDER = (GPIOB_OSPEEDER & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: GPIOB_OSPEEDER_OSPEEDR12  ------------------------------
// SVD Line: 5325

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDER_OSPEEDR12
//    <name> OSPEEDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40020408) OSPEEDR12 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDER >> 24) & 0x3), ((GPIOB_OSPEEDER = (GPIOB_OSPEEDER & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: GPIOB_OSPEEDER_OSPEEDR11  ------------------------------
// SVD Line: 5331

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDER_OSPEEDR11
//    <name> OSPEEDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40020408) OSPEEDR11 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDER >> 22) & 0x3), ((GPIOB_OSPEEDER = (GPIOB_OSPEEDER & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: GPIOB_OSPEEDER_OSPEEDR10  ------------------------------
// SVD Line: 5337

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDER_OSPEEDR10
//    <name> OSPEEDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40020408) OSPEEDR10 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDER >> 20) & 0x3), ((GPIOB_OSPEEDER = (GPIOB_OSPEEDER & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDER_OSPEEDR9  ------------------------------
// SVD Line: 5343

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDER_OSPEEDR9
//    <name> OSPEEDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40020408) OSPEEDR9 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDER >> 18) & 0x3), ((GPIOB_OSPEEDER = (GPIOB_OSPEEDER & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDER_OSPEEDR8  ------------------------------
// SVD Line: 5349

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDER_OSPEEDR8
//    <name> OSPEEDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40020408) OSPEEDR8 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDER >> 16) & 0x3), ((GPIOB_OSPEEDER = (GPIOB_OSPEEDER & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDER_OSPEEDR7  ------------------------------
// SVD Line: 5355

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDER_OSPEEDR7
//    <name> OSPEEDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40020408) OSPEEDR7 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDER >> 14) & 0x3), ((GPIOB_OSPEEDER = (GPIOB_OSPEEDER & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDER_OSPEEDR6  ------------------------------
// SVD Line: 5361

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDER_OSPEEDR6
//    <name> OSPEEDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020408) OSPEEDR6 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDER >> 12) & 0x3), ((GPIOB_OSPEEDER = (GPIOB_OSPEEDER & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDER_OSPEEDR5  ------------------------------
// SVD Line: 5367

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDER_OSPEEDR5
//    <name> OSPEEDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020408) OSPEEDR5 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDER >> 10) & 0x3), ((GPIOB_OSPEEDER = (GPIOB_OSPEEDER & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDER_OSPEEDR4  ------------------------------
// SVD Line: 5373

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDER_OSPEEDR4
//    <name> OSPEEDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020408) OSPEEDR4 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDER >> 8) & 0x3), ((GPIOB_OSPEEDER = (GPIOB_OSPEEDER & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDER_OSPEEDR3  ------------------------------
// SVD Line: 5379

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDER_OSPEEDR3
//    <name> OSPEEDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40020408) OSPEEDR3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDER >> 6) & 0x3), ((GPIOB_OSPEEDER = (GPIOB_OSPEEDER & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDER_OSPEEDR2  ------------------------------
// SVD Line: 5385

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDER_OSPEEDR2
//    <name> OSPEEDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40020408) OSPEEDR2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDER >> 4) & 0x3), ((GPIOB_OSPEEDER = (GPIOB_OSPEEDER & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDER_OSPEEDR1  ------------------------------
// SVD Line: 5391

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDER_OSPEEDR1
//    <name> OSPEEDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40020408) OSPEEDR1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDER >> 2) & 0x3), ((GPIOB_OSPEEDER = (GPIOB_OSPEEDER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOB_OSPEEDER_OSPEEDR0  ------------------------------
// SVD Line: 5397

//  <item> SFDITEM_FIELD__GPIOB_OSPEEDER_OSPEEDR0
//    <name> OSPEEDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40020408) OSPEEDR0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_OSPEEDER >> 0) & 0x3), ((GPIOB_OSPEEDER = (GPIOB_OSPEEDER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: GPIOB_OSPEEDER  ---------------------------------
// SVD Line: 5297

//  <rtree> SFDITEM_REG__GPIOB_OSPEEDER
//    <name> OSPEEDER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020408) GPIO port output speed  register </i>
//    <loc> ( (unsigned int)((GPIOB_OSPEEDER >> 0) & 0xFFFFFFFF), ((GPIOB_OSPEEDER = (GPIOB_OSPEEDER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDER_OSPEEDR15 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDER_OSPEEDR14 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDER_OSPEEDR13 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDER_OSPEEDR12 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDER_OSPEEDR11 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDER_OSPEEDR10 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDER_OSPEEDR9 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDER_OSPEEDR8 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDER_OSPEEDR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDER_OSPEEDR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDER_OSPEEDR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDER_OSPEEDR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDER_OSPEEDR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDER_OSPEEDR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDER_OSPEEDR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_OSPEEDER_OSPEEDR0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOB_PUPDR  -------------------------------
// SVD Line: 5405

unsigned int GPIOB_PUPDR __AT (0x4002040C);



// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR15  --------------------------------
// SVD Line: 5415

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR15
//    <name> PUPDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x4002040C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 30) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR14  --------------------------------
// SVD Line: 5422

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR14
//    <name> PUPDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x4002040C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 28) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR13  --------------------------------
// SVD Line: 5429

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR13
//    <name> PUPDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x4002040C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 26) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR12  --------------------------------
// SVD Line: 5436

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR12
//    <name> PUPDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x4002040C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 24) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR11  --------------------------------
// SVD Line: 5443

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR11
//    <name> PUPDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x4002040C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 22) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR10  --------------------------------
// SVD Line: 5450

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR10
//    <name> PUPDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x4002040C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 20) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR9  ---------------------------------
// SVD Line: 5457

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR9
//    <name> PUPDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x4002040C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 18) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR8  ---------------------------------
// SVD Line: 5464

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR8
//    <name> PUPDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x4002040C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 16) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR7  ---------------------------------
// SVD Line: 5471

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR7
//    <name> PUPDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x4002040C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 14) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR6  ---------------------------------
// SVD Line: 5478

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR6
//    <name> PUPDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4002040C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 12) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR5  ---------------------------------
// SVD Line: 5485

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR5
//    <name> PUPDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4002040C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 10) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR4  ---------------------------------
// SVD Line: 5492

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR4
//    <name> PUPDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4002040C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 8) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR3  ---------------------------------
// SVD Line: 5499

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR3
//    <name> PUPDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x4002040C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 6) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR2  ---------------------------------
// SVD Line: 5506

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR2
//    <name> PUPDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4002040C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 4) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR1  ---------------------------------
// SVD Line: 5513

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR1
//    <name> PUPDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4002040C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 2) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOB_PUPDR_PUPDR0  ---------------------------------
// SVD Line: 5520

//  <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR0
//    <name> PUPDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4002040C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_PUPDR >> 0) & 0x3), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_PUPDR  ----------------------------------
// SVD Line: 5405

//  <rtree> SFDITEM_REG__GPIOB_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002040C) GPIO port pull-up/pull-down  register </i>
//    <loc> ( (unsigned int)((GPIOB_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOB_PUPDR = (GPIOB_PUPDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR15 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR14 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR13 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR12 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR11 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR10 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR9 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR8 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_PUPDR_PUPDR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_IDR  --------------------------------
// SVD Line: 5529

unsigned int GPIOB_IDR __AT (0x40020410);



// -------------------------------  Field Item: GPIOB_IDR_IDR15  ----------------------------------
// SVD Line: 5538

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR15
//    <name> IDR15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40020410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.15..15> IDR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR14  ----------------------------------
// SVD Line: 5545

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR14
//    <name> IDR14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40020410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.14..14> IDR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR13  ----------------------------------
// SVD Line: 5552

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR13
//    <name> IDR13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40020410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.13..13> IDR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR12  ----------------------------------
// SVD Line: 5559

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR12
//    <name> IDR12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40020410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.12..12> IDR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR11  ----------------------------------
// SVD Line: 5566

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR11
//    <name> IDR11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40020410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.11..11> IDR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR10  ----------------------------------
// SVD Line: 5573

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR10
//    <name> IDR10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40020410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.10..10> IDR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR9  -----------------------------------
// SVD Line: 5580

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR9
//    <name> IDR9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40020410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.9..9> IDR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR8  -----------------------------------
// SVD Line: 5587

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR8
//    <name> IDR8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40020410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.8..8> IDR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR7  -----------------------------------
// SVD Line: 5594

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR7
//    <name> IDR7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40020410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.7..7> IDR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR6  -----------------------------------
// SVD Line: 5601

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR6
//    <name> IDR6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40020410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.6..6> IDR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR5  -----------------------------------
// SVD Line: 5608

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR5
//    <name> IDR5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40020410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.5..5> IDR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR4  -----------------------------------
// SVD Line: 5615

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR4
//    <name> IDR4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40020410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.4..4> IDR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR3  -----------------------------------
// SVD Line: 5622

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR3
//    <name> IDR3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40020410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.3..3> IDR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR2  -----------------------------------
// SVD Line: 5629

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR2
//    <name> IDR2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40020410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.2..2> IDR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR1  -----------------------------------
// SVD Line: 5636

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR1
//    <name> IDR1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40020410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.1..1> IDR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR0  -----------------------------------
// SVD Line: 5643

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR0
//    <name> IDR0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40020410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.0..0> IDR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_IDR  -----------------------------------
// SVD Line: 5529

//  <rtree> SFDITEM_REG__GPIOB_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020410) GPIO port input data register </i>
//    <loc> ( (unsigned int)((GPIOB_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR15 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR14 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR13 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR12 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR11 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR10 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR9 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR8 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_ODR  --------------------------------
// SVD Line: 5652

unsigned int GPIOB_ODR __AT (0x40020414);



// -------------------------------  Field Item: GPIOB_ODR_ODR15  ----------------------------------
// SVD Line: 5661

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR15
//    <name> ODR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40020414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.15..15> ODR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR14  ----------------------------------
// SVD Line: 5668

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR14
//    <name> ODR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.14..14> ODR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR13  ----------------------------------
// SVD Line: 5675

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR13
//    <name> ODR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40020414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.13..13> ODR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR12  ----------------------------------
// SVD Line: 5682

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR12
//    <name> ODR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40020414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.12..12> ODR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR11  ----------------------------------
// SVD Line: 5689

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR11
//    <name> ODR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40020414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.11..11> ODR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR10  ----------------------------------
// SVD Line: 5696

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR10
//    <name> ODR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40020414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.10..10> ODR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR9  -----------------------------------
// SVD Line: 5703

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR9
//    <name> ODR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40020414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.9..9> ODR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR8  -----------------------------------
// SVD Line: 5710

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR8
//    <name> ODR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.8..8> ODR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR7  -----------------------------------
// SVD Line: 5717

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR7
//    <name> ODR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.7..7> ODR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR6  -----------------------------------
// SVD Line: 5724

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR6
//    <name> ODR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.6..6> ODR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR5  -----------------------------------
// SVD Line: 5731

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR5
//    <name> ODR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.5..5> ODR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR4  -----------------------------------
// SVD Line: 5738

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR4
//    <name> ODR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.4..4> ODR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR3  -----------------------------------
// SVD Line: 5745

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR3
//    <name> ODR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.3..3> ODR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR2  -----------------------------------
// SVD Line: 5752

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR2
//    <name> ODR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.2..2> ODR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR1  -----------------------------------
// SVD Line: 5759

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR1
//    <name> ODR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.1..1> ODR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR0  -----------------------------------
// SVD Line: 5766

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR0
//    <name> ODR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.0..0> ODR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_ODR  -----------------------------------
// SVD Line: 5652

//  <rtree> SFDITEM_REG__GPIOB_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020414) GPIO port output data register </i>
//    <loc> ( (unsigned int)((GPIOB_ODR >> 0) & 0xFFFFFFFF), ((GPIOB_ODR = (GPIOB_ODR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR15 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR14 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR13 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR12 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR11 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR10 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR9 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR8 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_BSRR  -------------------------------
// SVD Line: 5775

unsigned int GPIOB_BSRR __AT (0x40020418);



// -------------------------------  Field Item: GPIOB_BSRR_BR15  ----------------------------------
// SVD Line: 5785

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x40020418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.31..31> BR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR14  ----------------------------------
// SVD Line: 5792

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x40020418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.30..30> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR13  ----------------------------------
// SVD Line: 5799

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x40020418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.29..29> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR12  ----------------------------------
// SVD Line: 5806

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x40020418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.28..28> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR11  ----------------------------------
// SVD Line: 5813

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x40020418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.27..27> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR10  ----------------------------------
// SVD Line: 5820

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x40020418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.26..26> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR9  -----------------------------------
// SVD Line: 5827

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x40020418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.25..25> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR8  -----------------------------------
// SVD Line: 5834

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x40020418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR7  -----------------------------------
// SVD Line: 5841

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x40020418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR6  -----------------------------------
// SVD Line: 5848

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x40020418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR5  -----------------------------------
// SVD Line: 5855

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x40020418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR4  -----------------------------------
// SVD Line: 5862

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x40020418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR3  -----------------------------------
// SVD Line: 5869

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x40020418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR2  -----------------------------------
// SVD Line: 5876

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x40020418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR1  -----------------------------------
// SVD Line: 5883

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x40020418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR0  -----------------------------------
// SVD Line: 5890

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x40020418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS15  ----------------------------------
// SVD Line: 5897

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40020418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS14  ----------------------------------
// SVD Line: 5904

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40020418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS13  ----------------------------------
// SVD Line: 5911

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40020418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS12  ----------------------------------
// SVD Line: 5918

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40020418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS11  ----------------------------------
// SVD Line: 5925

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40020418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS10  ----------------------------------
// SVD Line: 5932

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40020418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS9  -----------------------------------
// SVD Line: 5939

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40020418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS8  -----------------------------------
// SVD Line: 5946

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40020418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS7  -----------------------------------
// SVD Line: 5953

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40020418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS6  -----------------------------------
// SVD Line: 5960

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40020418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS5  -----------------------------------
// SVD Line: 5967

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40020418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS4  -----------------------------------
// SVD Line: 5974

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40020418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS3  -----------------------------------
// SVD Line: 5981

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40020418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS2  -----------------------------------
// SVD Line: 5988

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40020418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS1  -----------------------------------
// SVD Line: 5995

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40020418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS0  -----------------------------------
// SVD Line: 6002

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40020418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_BSRR  -----------------------------------
// SVD Line: 5775

//  <rtree> SFDITEM_REG__GPIOB_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40020418) GPIO port bit set/reset  register </i>
//    <loc> ( (unsigned int)((GPIOB_BSRR >> 0) & 0xFFFFFFFF), ((GPIOB_BSRR = (GPIOB_BSRR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR15 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_LCKR  -------------------------------
// SVD Line: 6011

unsigned int GPIOB_LCKR __AT (0x4002041C);



// -------------------------------  Field Item: GPIOB_LCKR_LCKK  ----------------------------------
// SVD Line: 6021

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4002041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK15  ----------------------------------
// SVD Line: 6028

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK15
//    <name> LCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4002041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.15..15> LCK15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK14  ----------------------------------
// SVD Line: 6035

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK14
//    <name> LCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.14..14> LCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK13  ----------------------------------
// SVD Line: 6042

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK13
//    <name> LCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4002041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.13..13> LCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK12  ----------------------------------
// SVD Line: 6049

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK12
//    <name> LCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4002041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.12..12> LCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK11  ----------------------------------
// SVD Line: 6056

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK11
//    <name> LCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4002041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.11..11> LCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK10  ----------------------------------
// SVD Line: 6063

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK10
//    <name> LCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4002041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.10..10> LCK10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK9  ----------------------------------
// SVD Line: 6070

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK9
//    <name> LCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4002041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.9..9> LCK9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK8  ----------------------------------
// SVD Line: 6077

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4002041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK7  ----------------------------------
// SVD Line: 6084

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK6  ----------------------------------
// SVD Line: 6091

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK5  ----------------------------------
// SVD Line: 6098

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK4  ----------------------------------
// SVD Line: 6105

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK3  ----------------------------------
// SVD Line: 6112

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK2  ----------------------------------
// SVD Line: 6119

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK1  ----------------------------------
// SVD Line: 6126

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK0  ----------------------------------
// SVD Line: 6133

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002041C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_LCKR  -----------------------------------
// SVD Line: 6011

//  <rtree> SFDITEM_REG__GPIOB_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002041C) GPIO port configuration lock  register </i>
//    <loc> ( (unsigned int)((GPIOB_LCKR >> 0) & 0xFFFFFFFF), ((GPIOB_LCKR = (GPIOB_LCKR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCKK </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK15 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK14 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK13 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK12 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK11 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK10 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK9 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_AFRL  -------------------------------
// SVD Line: 6142

unsigned int GPIOB_AFRL __AT (0x40020420);



// ------------------------------  Field Item: GPIOB_AFRL_AFRL7  ----------------------------------
// SVD Line: 6151

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFRL7
//    <name> AFRL7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40020420) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 28) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFRL6  ----------------------------------
// SVD Line: 6158

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFRL6
//    <name> AFRL6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40020420) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 24) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFRL5  ----------------------------------
// SVD Line: 6165

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFRL5
//    <name> AFRL5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x40020420) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 20) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFRL4  ----------------------------------
// SVD Line: 6172

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFRL4
//    <name> AFRL4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40020420) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 16) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFRL3  ----------------------------------
// SVD Line: 6179

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFRL3
//    <name> AFRL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40020420) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 12) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFRL2  ----------------------------------
// SVD Line: 6186

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFRL2
//    <name> AFRL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40020420) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 8) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFRL1  ----------------------------------
// SVD Line: 6193

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFRL1
//    <name> AFRL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40020420) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 4) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRL_AFRL0  ----------------------------------
// SVD Line: 6200

//  <item> SFDITEM_FIELD__GPIOB_AFRL_AFRL0
//    <name> AFRL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40020420) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRL >> 0) & 0xF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_AFRL  -----------------------------------
// SVD Line: 6142

//  <rtree> SFDITEM_REG__GPIOB_AFRL
//    <name> AFRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020420) AFRL </i>
//    <loc> ( (unsigned int)((GPIOB_AFRL >> 0) & 0xFFFFFFFF), ((GPIOB_AFRL = (GPIOB_AFRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFRL7 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFRL6 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFRL5 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFRL4 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFRL3 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFRL2 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFRL1 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRL_AFRL0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_AFRH  -------------------------------
// SVD Line: 6209

unsigned int GPIOB_AFRH __AT (0x40020424);



// ------------------------------  Field Item: GPIOB_AFRH_AFRH15  ---------------------------------
// SVD Line: 6219

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFRH15
//    <name> AFRH15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40020424) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 28) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRH_AFRH14  ---------------------------------
// SVD Line: 6226

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFRH14
//    <name> AFRH14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40020424) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 24) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRH_AFRH13  ---------------------------------
// SVD Line: 6233

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFRH13
//    <name> AFRH13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x40020424) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 20) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRH_AFRH12  ---------------------------------
// SVD Line: 6240

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFRH12
//    <name> AFRH12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40020424) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 16) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRH_AFRH11  ---------------------------------
// SVD Line: 6247

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFRH11
//    <name> AFRH11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40020424) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 12) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRH_AFRH10  ---------------------------------
// SVD Line: 6254

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFRH10
//    <name> AFRH10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40020424) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 8) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRH_AFRH9  ----------------------------------
// SVD Line: 6261

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFRH9
//    <name> AFRH9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40020424) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 4) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_AFRH_AFRH8  ----------------------------------
// SVD Line: 6268

//  <item> SFDITEM_FIELD__GPIOB_AFRH_AFRH8
//    <name> AFRH8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40020424) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_AFRH >> 0) & 0xF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_AFRH  -----------------------------------
// SVD Line: 6209

//  <rtree> SFDITEM_REG__GPIOB_AFRH
//    <name> AFRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020424) GPIO alternate function high  register </i>
//    <loc> ( (unsigned int)((GPIOB_AFRH >> 0) & 0xFFFFFFFF), ((GPIOB_AFRH = (GPIOB_AFRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFRH15 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFRH14 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFRH13 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFRH12 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFRH11 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFRH10 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFRH9 </item>
//    <item> SFDITEM_FIELD__GPIOB_AFRH_AFRH8 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOB  -------------------------------------
// SVD Line: 5040

//  <view> GPIOB
//    <name> GPIOB </name>
//    <item> SFDITEM_REG__GPIOB_MODER </item>
//    <item> SFDITEM_REG__GPIOB_OTYPER </item>
//    <item> SFDITEM_REG__GPIOB_OSPEEDER </item>
//    <item> SFDITEM_REG__GPIOB_PUPDR </item>
//    <item> SFDITEM_REG__GPIOB_IDR </item>
//    <item> SFDITEM_REG__GPIOB_ODR </item>
//    <item> SFDITEM_REG__GPIOB_BSRR </item>
//    <item> SFDITEM_REG__GPIOB_LCKR </item>
//    <item> SFDITEM_REG__GPIOB_AFRL </item>
//    <item> SFDITEM_REG__GPIOB_AFRH </item>
//  </view>
//  


// ---------------------------  Register Item Address: GPIOC_MODER  -------------------------------
// SVD Line: 6290

unsigned int GPIOC_MODER __AT (0x40020800);



// -----------------------------  Field Item: GPIOC_MODER_MODER15  --------------------------------
// SVD Line: 6299

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER15
//    <name> MODER15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40020800) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 30) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER14  --------------------------------
// SVD Line: 6306

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER14
//    <name> MODER14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40020800) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 28) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER13  --------------------------------
// SVD Line: 6313

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER13
//    <name> MODER13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40020800) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 26) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER12  --------------------------------
// SVD Line: 6320

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER12
//    <name> MODER12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40020800) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 24) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER11  --------------------------------
// SVD Line: 6327

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER11
//    <name> MODER11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40020800) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 22) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER10  --------------------------------
// SVD Line: 6334

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER10
//    <name> MODER10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40020800) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 20) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER9  ---------------------------------
// SVD Line: 6341

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER9
//    <name> MODER9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40020800) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 18) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER8  ---------------------------------
// SVD Line: 6348

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER8
//    <name> MODER8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40020800) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 16) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER7  ---------------------------------
// SVD Line: 6355

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER7
//    <name> MODER7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40020800) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 14) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER6  ---------------------------------
// SVD Line: 6362

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER6
//    <name> MODER6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020800) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 12) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER5  ---------------------------------
// SVD Line: 6369

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER5
//    <name> MODER5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020800) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 10) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER4  ---------------------------------
// SVD Line: 6376

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER4
//    <name> MODER4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020800) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 8) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER3  ---------------------------------
// SVD Line: 6383

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER3
//    <name> MODER3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40020800) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 6) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER2  ---------------------------------
// SVD Line: 6390

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER2
//    <name> MODER2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40020800) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 4) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER1  ---------------------------------
// SVD Line: 6397

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER1
//    <name> MODER1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40020800) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 2) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_MODER_MODER0  ---------------------------------
// SVD Line: 6404

//  <item> SFDITEM_FIELD__GPIOC_MODER_MODER0
//    <name> MODER0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40020800) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_MODER >> 0) & 0x3), ((GPIOC_MODER = (GPIOC_MODER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_MODER  ----------------------------------
// SVD Line: 6290

//  <rtree> SFDITEM_REG__GPIOC_MODER
//    <name> MODER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020800) GPIO port mode register </i>
//    <loc> ( (unsigned int)((GPIOC_MODER >> 0) & 0xFFFFFFFF), ((GPIOC_MODER = (GPIOC_MODER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER15 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER14 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER13 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER12 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER11 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER10 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER9 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER8 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER7 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER6 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER5 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER4 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER3 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER2 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER1 </item>
//    <item> SFDITEM_FIELD__GPIOC_MODER_MODER0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOC_OTYPER  ------------------------------
// SVD Line: 6413

unsigned int GPIOC_OTYPER __AT (0x40020804);



// ------------------------------  Field Item: GPIOC_OTYPER_OT15  ---------------------------------
// SVD Line: 6422

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT15
//    <name> OT15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40020804) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.15..15> OT15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT14  ---------------------------------
// SVD Line: 6429

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT14
//    <name> OT14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020804) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.14..14> OT14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT13  ---------------------------------
// SVD Line: 6436

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT13
//    <name> OT13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40020804) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.13..13> OT13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT12  ---------------------------------
// SVD Line: 6443

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT12
//    <name> OT12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40020804) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.12..12> OT12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT11  ---------------------------------
// SVD Line: 6450

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT11
//    <name> OT11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40020804) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.11..11> OT11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT10  ---------------------------------
// SVD Line: 6457

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT10
//    <name> OT10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40020804) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.10..10> OT10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT9  ----------------------------------
// SVD Line: 6464

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT9
//    <name> OT9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40020804) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.9..9> OT9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT8  ----------------------------------
// SVD Line: 6471

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT8
//    <name> OT8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020804) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.8..8> OT8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT7  ----------------------------------
// SVD Line: 6478

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT7
//    <name> OT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020804) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.7..7> OT7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT6  ----------------------------------
// SVD Line: 6485

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT6
//    <name> OT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020804) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.6..6> OT6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT5  ----------------------------------
// SVD Line: 6492

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT5
//    <name> OT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020804) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.5..5> OT5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT4  ----------------------------------
// SVD Line: 6499

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT4
//    <name> OT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020804) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.4..4> OT4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT3  ----------------------------------
// SVD Line: 6506

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT3
//    <name> OT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020804) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.3..3> OT3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT2  ----------------------------------
// SVD Line: 6513

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT2
//    <name> OT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020804) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.2..2> OT2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT1  ----------------------------------
// SVD Line: 6520

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT1
//    <name> OT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020804) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.1..1> OT1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_OTYPER_OT0  ----------------------------------
// SVD Line: 6527

//  <item> SFDITEM_FIELD__GPIOC_OTYPER_OT0
//    <name> OT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020804) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_OTYPER ) </loc>
//      <o.0..0> OT0
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOC_OTYPER  ----------------------------------
// SVD Line: 6413

//  <rtree> SFDITEM_REG__GPIOC_OTYPER
//    <name> OTYPER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020804) GPIO port output type register </i>
//    <loc> ( (unsigned int)((GPIOC_OTYPER >> 0) & 0xFFFFFFFF), ((GPIOC_OTYPER = (GPIOC_OTYPER & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT15 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT14 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT13 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT12 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT11 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT10 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT9 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT8 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT7 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT6 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT5 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT4 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT3 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT2 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT1 </item>
//    <item> SFDITEM_FIELD__GPIOC_OTYPER_OT0 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: GPIOC_OSPEEDER  -----------------------------
// SVD Line: 6536

unsigned int GPIOC_OSPEEDER __AT (0x40020808);



// --------------------------  Field Item: GPIOC_OSPEEDER_OSPEEDR15  ------------------------------
// SVD Line: 6546

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDER_OSPEEDR15
//    <name> OSPEEDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40020808) OSPEEDR15 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDER >> 30) & 0x3), ((GPIOC_OSPEEDER = (GPIOC_OSPEEDER & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: GPIOC_OSPEEDER_OSPEEDR14  ------------------------------
// SVD Line: 6552

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDER_OSPEEDR14
//    <name> OSPEEDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40020808) OSPEEDR14 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDER >> 28) & 0x3), ((GPIOC_OSPEEDER = (GPIOC_OSPEEDER & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: GPIOC_OSPEEDER_OSPEEDR13  ------------------------------
// SVD Line: 6558

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDER_OSPEEDR13
//    <name> OSPEEDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40020808) OSPEEDR13 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDER >> 26) & 0x3), ((GPIOC_OSPEEDER = (GPIOC_OSPEEDER & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: GPIOC_OSPEEDER_OSPEEDR12  ------------------------------
// SVD Line: 6564

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDER_OSPEEDR12
//    <name> OSPEEDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40020808) OSPEEDR12 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDER >> 24) & 0x3), ((GPIOC_OSPEEDER = (GPIOC_OSPEEDER & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: GPIOC_OSPEEDER_OSPEEDR11  ------------------------------
// SVD Line: 6570

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDER_OSPEEDR11
//    <name> OSPEEDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40020808) OSPEEDR11 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDER >> 22) & 0x3), ((GPIOC_OSPEEDER = (GPIOC_OSPEEDER & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: GPIOC_OSPEEDER_OSPEEDR10  ------------------------------
// SVD Line: 6576

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDER_OSPEEDR10
//    <name> OSPEEDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40020808) OSPEEDR10 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDER >> 20) & 0x3), ((GPIOC_OSPEEDER = (GPIOC_OSPEEDER & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDER_OSPEEDR9  ------------------------------
// SVD Line: 6582

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDER_OSPEEDR9
//    <name> OSPEEDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40020808) OSPEEDR9 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDER >> 18) & 0x3), ((GPIOC_OSPEEDER = (GPIOC_OSPEEDER & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDER_OSPEEDR8  ------------------------------
// SVD Line: 6588

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDER_OSPEEDR8
//    <name> OSPEEDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40020808) OSPEEDR8 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDER >> 16) & 0x3), ((GPIOC_OSPEEDER = (GPIOC_OSPEEDER & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDER_OSPEEDR7  ------------------------------
// SVD Line: 6594

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDER_OSPEEDR7
//    <name> OSPEEDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40020808) OSPEEDR7 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDER >> 14) & 0x3), ((GPIOC_OSPEEDER = (GPIOC_OSPEEDER & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDER_OSPEEDR6  ------------------------------
// SVD Line: 6600

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDER_OSPEEDR6
//    <name> OSPEEDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020808) OSPEEDR6 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDER >> 12) & 0x3), ((GPIOC_OSPEEDER = (GPIOC_OSPEEDER & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDER_OSPEEDR5  ------------------------------
// SVD Line: 6606

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDER_OSPEEDR5
//    <name> OSPEEDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020808) OSPEEDR5 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDER >> 10) & 0x3), ((GPIOC_OSPEEDER = (GPIOC_OSPEEDER & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDER_OSPEEDR4  ------------------------------
// SVD Line: 6612

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDER_OSPEEDR4
//    <name> OSPEEDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020808) OSPEEDR4 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDER >> 8) & 0x3), ((GPIOC_OSPEEDER = (GPIOC_OSPEEDER & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDER_OSPEEDR3  ------------------------------
// SVD Line: 6618

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDER_OSPEEDR3
//    <name> OSPEEDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40020808) OSPEEDR3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDER >> 6) & 0x3), ((GPIOC_OSPEEDER = (GPIOC_OSPEEDER & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDER_OSPEEDR2  ------------------------------
// SVD Line: 6624

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDER_OSPEEDR2
//    <name> OSPEEDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40020808) OSPEEDR2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDER >> 4) & 0x3), ((GPIOC_OSPEEDER = (GPIOC_OSPEEDER & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDER_OSPEEDR1  ------------------------------
// SVD Line: 6630

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDER_OSPEEDR1
//    <name> OSPEEDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40020808) OSPEEDR1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDER >> 2) & 0x3), ((GPIOC_OSPEEDER = (GPIOC_OSPEEDER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOC_OSPEEDER_OSPEEDR0  ------------------------------
// SVD Line: 6636

//  <item> SFDITEM_FIELD__GPIOC_OSPEEDER_OSPEEDR0
//    <name> OSPEEDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40020808) OSPEEDR0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_OSPEEDER >> 0) & 0x3), ((GPIOC_OSPEEDER = (GPIOC_OSPEEDER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: GPIOC_OSPEEDER  ---------------------------------
// SVD Line: 6536

//  <rtree> SFDITEM_REG__GPIOC_OSPEEDER
//    <name> OSPEEDER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020808) GPIO port output speed  register </i>
//    <loc> ( (unsigned int)((GPIOC_OSPEEDER >> 0) & 0xFFFFFFFF), ((GPIOC_OSPEEDER = (GPIOC_OSPEEDER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDER_OSPEEDR15 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDER_OSPEEDR14 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDER_OSPEEDR13 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDER_OSPEEDR12 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDER_OSPEEDR11 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDER_OSPEEDR10 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDER_OSPEEDR9 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDER_OSPEEDR8 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDER_OSPEEDR7 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDER_OSPEEDR6 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDER_OSPEEDR5 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDER_OSPEEDR4 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDER_OSPEEDR3 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDER_OSPEEDR2 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDER_OSPEEDR1 </item>
//    <item> SFDITEM_FIELD__GPIOC_OSPEEDER_OSPEEDR0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOC_PUPDR  -------------------------------
// SVD Line: 6644

unsigned int GPIOC_PUPDR __AT (0x4002080C);



// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR15  --------------------------------
// SVD Line: 6654

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR15
//    <name> PUPDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x4002080C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 30) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR14  --------------------------------
// SVD Line: 6661

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR14
//    <name> PUPDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x4002080C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 28) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR13  --------------------------------
// SVD Line: 6668

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR13
//    <name> PUPDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x4002080C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 26) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR12  --------------------------------
// SVD Line: 6675

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR12
//    <name> PUPDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x4002080C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 24) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR11  --------------------------------
// SVD Line: 6682

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR11
//    <name> PUPDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x4002080C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 22) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR10  --------------------------------
// SVD Line: 6689

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR10
//    <name> PUPDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x4002080C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 20) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR9  ---------------------------------
// SVD Line: 6696

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR9
//    <name> PUPDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x4002080C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 18) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR8  ---------------------------------
// SVD Line: 6703

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR8
//    <name> PUPDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x4002080C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 16) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR7  ---------------------------------
// SVD Line: 6710

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR7
//    <name> PUPDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x4002080C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 14) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR6  ---------------------------------
// SVD Line: 6717

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR6
//    <name> PUPDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4002080C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 12) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR5  ---------------------------------
// SVD Line: 6724

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR5
//    <name> PUPDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4002080C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 10) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR4  ---------------------------------
// SVD Line: 6731

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR4
//    <name> PUPDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4002080C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 8) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR3  ---------------------------------
// SVD Line: 6738

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR3
//    <name> PUPDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x4002080C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 6) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR2  ---------------------------------
// SVD Line: 6745

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR2
//    <name> PUPDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4002080C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 4) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR1  ---------------------------------
// SVD Line: 6752

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR1
//    <name> PUPDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4002080C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 2) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOC_PUPDR_PUPDR0  ---------------------------------
// SVD Line: 6759

//  <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR0
//    <name> PUPDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4002080C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_PUPDR >> 0) & 0x3), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_PUPDR  ----------------------------------
// SVD Line: 6644

//  <rtree> SFDITEM_REG__GPIOC_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002080C) GPIO port pull-up/pull-down  register </i>
//    <loc> ( (unsigned int)((GPIOC_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOC_PUPDR = (GPIOC_PUPDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR15 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR14 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR13 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR12 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR11 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR10 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR9 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR8 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR7 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR6 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR5 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR4 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR3 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR2 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR1 </item>
//    <item> SFDITEM_FIELD__GPIOC_PUPDR_PUPDR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_IDR  --------------------------------
// SVD Line: 6768

unsigned int GPIOC_IDR __AT (0x40020810);



// -------------------------------  Field Item: GPIOC_IDR_IDR15  ----------------------------------
// SVD Line: 6777

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR15
//    <name> IDR15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40020810) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.15..15> IDR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR14  ----------------------------------
// SVD Line: 6784

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR14
//    <name> IDR14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40020810) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.14..14> IDR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR13  ----------------------------------
// SVD Line: 6791

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR13
//    <name> IDR13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40020810) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.13..13> IDR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR12  ----------------------------------
// SVD Line: 6798

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR12
//    <name> IDR12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40020810) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.12..12> IDR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR11  ----------------------------------
// SVD Line: 6805

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR11
//    <name> IDR11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40020810) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.11..11> IDR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR10  ----------------------------------
// SVD Line: 6812

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR10
//    <name> IDR10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40020810) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.10..10> IDR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR9  -----------------------------------
// SVD Line: 6819

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR9
//    <name> IDR9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40020810) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.9..9> IDR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR8  -----------------------------------
// SVD Line: 6826

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR8
//    <name> IDR8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40020810) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.8..8> IDR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR7  -----------------------------------
// SVD Line: 6833

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR7
//    <name> IDR7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40020810) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.7..7> IDR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR6  -----------------------------------
// SVD Line: 6840

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR6
//    <name> IDR6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40020810) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.6..6> IDR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR5  -----------------------------------
// SVD Line: 6847

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR5
//    <name> IDR5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40020810) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.5..5> IDR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR4  -----------------------------------
// SVD Line: 6854

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR4
//    <name> IDR4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40020810) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.4..4> IDR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR3  -----------------------------------
// SVD Line: 6861

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR3
//    <name> IDR3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40020810) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.3..3> IDR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR2  -----------------------------------
// SVD Line: 6868

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR2
//    <name> IDR2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40020810) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.2..2> IDR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR1  -----------------------------------
// SVD Line: 6875

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR1
//    <name> IDR1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40020810) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.1..1> IDR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR0  -----------------------------------
// SVD Line: 6882

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR0
//    <name> IDR0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40020810) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.0..0> IDR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOC_IDR  -----------------------------------
// SVD Line: 6768

//  <rtree> SFDITEM_REG__GPIOC_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020810) GPIO port input data register </i>
//    <loc> ( (unsigned int)((GPIOC_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR15 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR14 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR13 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR12 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR11 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR10 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR9 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR8 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR7 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR6 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR5 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR4 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR3 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR2 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR1 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_ODR  --------------------------------
// SVD Line: 6891

unsigned int GPIOC_ODR __AT (0x40020814);



// -------------------------------  Field Item: GPIOC_ODR_ODR15  ----------------------------------
// SVD Line: 6900

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR15
//    <name> ODR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40020814) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.15..15> ODR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR14  ----------------------------------
// SVD Line: 6907

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR14
//    <name> ODR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020814) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.14..14> ODR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR13  ----------------------------------
// SVD Line: 6914

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR13
//    <name> ODR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40020814) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.13..13> ODR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR12  ----------------------------------
// SVD Line: 6921

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR12
//    <name> ODR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40020814) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.12..12> ODR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR11  ----------------------------------
// SVD Line: 6928

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR11
//    <name> ODR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40020814) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.11..11> ODR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR10  ----------------------------------
// SVD Line: 6935

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR10
//    <name> ODR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40020814) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.10..10> ODR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR9  -----------------------------------
// SVD Line: 6942

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR9
//    <name> ODR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40020814) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.9..9> ODR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR8  -----------------------------------
// SVD Line: 6949

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR8
//    <name> ODR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020814) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.8..8> ODR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR7  -----------------------------------
// SVD Line: 6956

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR7
//    <name> ODR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020814) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.7..7> ODR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR6  -----------------------------------
// SVD Line: 6963

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR6
//    <name> ODR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020814) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.6..6> ODR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR5  -----------------------------------
// SVD Line: 6970

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR5
//    <name> ODR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020814) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.5..5> ODR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR4  -----------------------------------
// SVD Line: 6977

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR4
//    <name> ODR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020814) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.4..4> ODR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR3  -----------------------------------
// SVD Line: 6984

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR3
//    <name> ODR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020814) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.3..3> ODR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR2  -----------------------------------
// SVD Line: 6991

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR2
//    <name> ODR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020814) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.2..2> ODR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR1  -----------------------------------
// SVD Line: 6998

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR1
//    <name> ODR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020814) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.1..1> ODR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR0  -----------------------------------
// SVD Line: 7005

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR0
//    <name> ODR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020814) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.0..0> ODR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOC_ODR  -----------------------------------
// SVD Line: 6891

//  <rtree> SFDITEM_REG__GPIOC_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020814) GPIO port output data register </i>
//    <loc> ( (unsigned int)((GPIOC_ODR >> 0) & 0xFFFFFFFF), ((GPIOC_ODR = (GPIOC_ODR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR15 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR14 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR13 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR12 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR11 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR10 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR9 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR8 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR7 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR6 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR5 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR4 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR3 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR2 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR1 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_BSRR  -------------------------------
// SVD Line: 7014

unsigned int GPIOC_BSRR __AT (0x40020818);



// -------------------------------  Field Item: GPIOC_BSRR_BR15  ----------------------------------
// SVD Line: 7024

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x40020818) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.31..31> BR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR14  ----------------------------------
// SVD Line: 7031

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x40020818) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.30..30> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR13  ----------------------------------
// SVD Line: 7038

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x40020818) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.29..29> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR12  ----------------------------------
// SVD Line: 7045

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x40020818) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.28..28> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR11  ----------------------------------
// SVD Line: 7052

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x40020818) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.27..27> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR10  ----------------------------------
// SVD Line: 7059

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x40020818) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.26..26> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR9  -----------------------------------
// SVD Line: 7066

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x40020818) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.25..25> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR8  -----------------------------------
// SVD Line: 7073

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x40020818) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR7  -----------------------------------
// SVD Line: 7080

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x40020818) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR6  -----------------------------------
// SVD Line: 7087

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x40020818) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR5  -----------------------------------
// SVD Line: 7094

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x40020818) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR4  -----------------------------------
// SVD Line: 7101

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x40020818) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR3  -----------------------------------
// SVD Line: 7108

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x40020818) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR2  -----------------------------------
// SVD Line: 7115

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x40020818) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR1  -----------------------------------
// SVD Line: 7122

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x40020818) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR0  -----------------------------------
// SVD Line: 7129

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x40020818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS15  ----------------------------------
// SVD Line: 7136

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40020818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS14  ----------------------------------
// SVD Line: 7143

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40020818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS13  ----------------------------------
// SVD Line: 7150

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40020818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS12  ----------------------------------
// SVD Line: 7157

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40020818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS11  ----------------------------------
// SVD Line: 7164

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40020818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS10  ----------------------------------
// SVD Line: 7171

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40020818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS9  -----------------------------------
// SVD Line: 7178

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40020818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS8  -----------------------------------
// SVD Line: 7185

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40020818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS7  -----------------------------------
// SVD Line: 7192

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40020818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS6  -----------------------------------
// SVD Line: 7199

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40020818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS5  -----------------------------------
// SVD Line: 7206

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40020818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS4  -----------------------------------
// SVD Line: 7213

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40020818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS3  -----------------------------------
// SVD Line: 7220

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40020818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS2  -----------------------------------
// SVD Line: 7227

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40020818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS1  -----------------------------------
// SVD Line: 7234

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40020818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS0  -----------------------------------
// SVD Line: 7241

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40020818) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_BSRR  -----------------------------------
// SVD Line: 7014

//  <rtree> SFDITEM_REG__GPIOC_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40020818) GPIO port bit set/reset  register </i>
//    <loc> ( (unsigned int)((GPIOC_BSRR >> 0) & 0xFFFFFFFF), ((GPIOC_BSRR = (GPIOC_BSRR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR15 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_LCKR  -------------------------------
// SVD Line: 7250

unsigned int GPIOC_LCKR __AT (0x4002081C);



// -------------------------------  Field Item: GPIOC_LCKR_LCKK  ----------------------------------
// SVD Line: 7260

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4002081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LCKR_LCK15  ----------------------------------
// SVD Line: 7267

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK15
//    <name> LCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4002081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.15..15> LCK15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LCKR_LCK14  ----------------------------------
// SVD Line: 7274

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK14
//    <name> LCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.14..14> LCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LCKR_LCK13  ----------------------------------
// SVD Line: 7281

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK13
//    <name> LCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4002081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.13..13> LCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LCKR_LCK12  ----------------------------------
// SVD Line: 7288

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK12
//    <name> LCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4002081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.12..12> LCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LCKR_LCK11  ----------------------------------
// SVD Line: 7295

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK11
//    <name> LCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4002081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.11..11> LCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LCKR_LCK10  ----------------------------------
// SVD Line: 7302

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK10
//    <name> LCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4002081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.10..10> LCK10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK9  ----------------------------------
// SVD Line: 7309

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK9
//    <name> LCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4002081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.9..9> LCK9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK8  ----------------------------------
// SVD Line: 7316

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4002081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK7  ----------------------------------
// SVD Line: 7323

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK6  ----------------------------------
// SVD Line: 7330

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK5  ----------------------------------
// SVD Line: 7337

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK4  ----------------------------------
// SVD Line: 7344

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK3  ----------------------------------
// SVD Line: 7351

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK2  ----------------------------------
// SVD Line: 7358

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK1  ----------------------------------
// SVD Line: 7365

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK0  ----------------------------------
// SVD Line: 7372

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002081C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_LCKR  -----------------------------------
// SVD Line: 7250

//  <rtree> SFDITEM_REG__GPIOC_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002081C) GPIO port configuration lock  register </i>
//    <loc> ( (unsigned int)((GPIOC_LCKR >> 0) & 0xFFFFFFFF), ((GPIOC_LCKR = (GPIOC_LCKR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCKK </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK15 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK14 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK13 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK12 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK11 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK10 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK9 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_AFRL  -------------------------------
// SVD Line: 7381

unsigned int GPIOC_AFRL __AT (0x40020820);



// ------------------------------  Field Item: GPIOC_AFRL_AFRL7  ----------------------------------
// SVD Line: 7390

//  <item> SFDITEM_FIELD__GPIOC_AFRL_AFRL7
//    <name> AFRL7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40020820) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRL >> 28) & 0xF), ((GPIOC_AFRL = (GPIOC_AFRL & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRL_AFRL6  ----------------------------------
// SVD Line: 7397

//  <item> SFDITEM_FIELD__GPIOC_AFRL_AFRL6
//    <name> AFRL6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40020820) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRL >> 24) & 0xF), ((GPIOC_AFRL = (GPIOC_AFRL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRL_AFRL5  ----------------------------------
// SVD Line: 7404

//  <item> SFDITEM_FIELD__GPIOC_AFRL_AFRL5
//    <name> AFRL5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x40020820) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRL >> 20) & 0xF), ((GPIOC_AFRL = (GPIOC_AFRL & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRL_AFRL4  ----------------------------------
// SVD Line: 7411

//  <item> SFDITEM_FIELD__GPIOC_AFRL_AFRL4
//    <name> AFRL4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40020820) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRL >> 16) & 0xF), ((GPIOC_AFRL = (GPIOC_AFRL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRL_AFRL3  ----------------------------------
// SVD Line: 7418

//  <item> SFDITEM_FIELD__GPIOC_AFRL_AFRL3
//    <name> AFRL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40020820) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRL >> 12) & 0xF), ((GPIOC_AFRL = (GPIOC_AFRL & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRL_AFRL2  ----------------------------------
// SVD Line: 7425

//  <item> SFDITEM_FIELD__GPIOC_AFRL_AFRL2
//    <name> AFRL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40020820) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRL >> 8) & 0xF), ((GPIOC_AFRL = (GPIOC_AFRL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRL_AFRL1  ----------------------------------
// SVD Line: 7432

//  <item> SFDITEM_FIELD__GPIOC_AFRL_AFRL1
//    <name> AFRL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40020820) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRL >> 4) & 0xF), ((GPIOC_AFRL = (GPIOC_AFRL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRL_AFRL0  ----------------------------------
// SVD Line: 7439

//  <item> SFDITEM_FIELD__GPIOC_AFRL_AFRL0
//    <name> AFRL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40020820) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRL >> 0) & 0xF), ((GPIOC_AFRL = (GPIOC_AFRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_AFRL  -----------------------------------
// SVD Line: 7381

//  <rtree> SFDITEM_REG__GPIOC_AFRL
//    <name> AFRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020820) AFRL </i>
//    <loc> ( (unsigned int)((GPIOC_AFRL >> 0) & 0xFFFFFFFF), ((GPIOC_AFRL = (GPIOC_AFRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_AFRL_AFRL7 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRL_AFRL6 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRL_AFRL5 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRL_AFRL4 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRL_AFRL3 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRL_AFRL2 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRL_AFRL1 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRL_AFRL0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_AFRH  -------------------------------
// SVD Line: 7448

unsigned int GPIOC_AFRH __AT (0x40020824);



// ------------------------------  Field Item: GPIOC_AFRH_AFRH15  ---------------------------------
// SVD Line: 7458

//  <item> SFDITEM_FIELD__GPIOC_AFRH_AFRH15
//    <name> AFRH15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40020824) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRH >> 28) & 0xF), ((GPIOC_AFRH = (GPIOC_AFRH & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRH_AFRH14  ---------------------------------
// SVD Line: 7465

//  <item> SFDITEM_FIELD__GPIOC_AFRH_AFRH14
//    <name> AFRH14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40020824) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRH >> 24) & 0xF), ((GPIOC_AFRH = (GPIOC_AFRH & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRH_AFRH13  ---------------------------------
// SVD Line: 7472

//  <item> SFDITEM_FIELD__GPIOC_AFRH_AFRH13
//    <name> AFRH13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x40020824) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRH >> 20) & 0xF), ((GPIOC_AFRH = (GPIOC_AFRH & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRH_AFRH12  ---------------------------------
// SVD Line: 7479

//  <item> SFDITEM_FIELD__GPIOC_AFRH_AFRH12
//    <name> AFRH12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40020824) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRH >> 16) & 0xF), ((GPIOC_AFRH = (GPIOC_AFRH & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRH_AFRH11  ---------------------------------
// SVD Line: 7486

//  <item> SFDITEM_FIELD__GPIOC_AFRH_AFRH11
//    <name> AFRH11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40020824) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRH >> 12) & 0xF), ((GPIOC_AFRH = (GPIOC_AFRH & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRH_AFRH10  ---------------------------------
// SVD Line: 7493

//  <item> SFDITEM_FIELD__GPIOC_AFRH_AFRH10
//    <name> AFRH10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40020824) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRH >> 8) & 0xF), ((GPIOC_AFRH = (GPIOC_AFRH & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRH_AFRH9  ----------------------------------
// SVD Line: 7500

//  <item> SFDITEM_FIELD__GPIOC_AFRH_AFRH9
//    <name> AFRH9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40020824) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRH >> 4) & 0xF), ((GPIOC_AFRH = (GPIOC_AFRH & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_AFRH_AFRH8  ----------------------------------
// SVD Line: 7507

//  <item> SFDITEM_FIELD__GPIOC_AFRH_AFRH8
//    <name> AFRH8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40020824) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_AFRH >> 0) & 0xF), ((GPIOC_AFRH = (GPIOC_AFRH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_AFRH  -----------------------------------
// SVD Line: 7448

//  <rtree> SFDITEM_REG__GPIOC_AFRH
//    <name> AFRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020824) GPIO alternate function high  register </i>
//    <loc> ( (unsigned int)((GPIOC_AFRH >> 0) & 0xFFFFFFFF), ((GPIOC_AFRH = (GPIOC_AFRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_AFRH_AFRH15 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRH_AFRH14 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRH_AFRH13 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRH_AFRH12 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRH_AFRH11 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRH_AFRH10 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRH_AFRH9 </item>
//    <item> SFDITEM_FIELD__GPIOC_AFRH_AFRH8 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOC  -------------------------------------
// SVD Line: 6279

//  <view> GPIOC
//    <name> GPIOC </name>
//    <item> SFDITEM_REG__GPIOC_MODER </item>
//    <item> SFDITEM_REG__GPIOC_OTYPER </item>
//    <item> SFDITEM_REG__GPIOC_OSPEEDER </item>
//    <item> SFDITEM_REG__GPIOC_PUPDR </item>
//    <item> SFDITEM_REG__GPIOC_IDR </item>
//    <item> SFDITEM_REG__GPIOC_ODR </item>
//    <item> SFDITEM_REG__GPIOC_BSRR </item>
//    <item> SFDITEM_REG__GPIOC_LCKR </item>
//    <item> SFDITEM_REG__GPIOC_AFRL </item>
//    <item> SFDITEM_REG__GPIOC_AFRH </item>
//  </view>
//  


// ---------------------------  Register Item Address: GPIOD_MODER  -------------------------------
// SVD Line: 6290

unsigned int GPIOD_MODER __AT (0x40020C00);



// -----------------------------  Field Item: GPIOD_MODER_MODER15  --------------------------------
// SVD Line: 6299

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER15
//    <name> MODER15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40020C00) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 30) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER14  --------------------------------
// SVD Line: 6306

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER14
//    <name> MODER14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40020C00) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 28) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER13  --------------------------------
// SVD Line: 6313

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER13
//    <name> MODER13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40020C00) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 26) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER12  --------------------------------
// SVD Line: 6320

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER12
//    <name> MODER12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40020C00) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 24) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER11  --------------------------------
// SVD Line: 6327

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER11
//    <name> MODER11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40020C00) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 22) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER10  --------------------------------
// SVD Line: 6334

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER10
//    <name> MODER10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40020C00) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 20) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER9  ---------------------------------
// SVD Line: 6341

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER9
//    <name> MODER9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40020C00) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 18) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER8  ---------------------------------
// SVD Line: 6348

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER8
//    <name> MODER8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40020C00) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 16) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER7  ---------------------------------
// SVD Line: 6355

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER7
//    <name> MODER7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40020C00) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 14) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER6  ---------------------------------
// SVD Line: 6362

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER6
//    <name> MODER6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020C00) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 12) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER5  ---------------------------------
// SVD Line: 6369

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER5
//    <name> MODER5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020C00) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 10) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER4  ---------------------------------
// SVD Line: 6376

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER4
//    <name> MODER4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020C00) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 8) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER3  ---------------------------------
// SVD Line: 6383

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER3
//    <name> MODER3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40020C00) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 6) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER2  ---------------------------------
// SVD Line: 6390

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER2
//    <name> MODER2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40020C00) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 4) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER1  ---------------------------------
// SVD Line: 6397

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER1
//    <name> MODER1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40020C00) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 2) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_MODER_MODER0  ---------------------------------
// SVD Line: 6404

//  <item> SFDITEM_FIELD__GPIOD_MODER_MODER0
//    <name> MODER0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40020C00) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_MODER >> 0) & 0x3), ((GPIOD_MODER = (GPIOD_MODER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_MODER  ----------------------------------
// SVD Line: 6290

//  <rtree> SFDITEM_REG__GPIOD_MODER
//    <name> MODER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020C00) GPIO port mode register </i>
//    <loc> ( (unsigned int)((GPIOD_MODER >> 0) & 0xFFFFFFFF), ((GPIOD_MODER = (GPIOD_MODER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER15 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER14 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER13 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER12 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER11 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER10 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER9 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER8 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER7 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER6 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER5 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER4 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER3 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER2 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER1 </item>
//    <item> SFDITEM_FIELD__GPIOD_MODER_MODER0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOD_OTYPER  ------------------------------
// SVD Line: 6413

unsigned int GPIOD_OTYPER __AT (0x40020C04);



// ------------------------------  Field Item: GPIOD_OTYPER_OT15  ---------------------------------
// SVD Line: 6422

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT15
//    <name> OT15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40020C04) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.15..15> OT15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT14  ---------------------------------
// SVD Line: 6429

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT14
//    <name> OT14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020C04) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.14..14> OT14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT13  ---------------------------------
// SVD Line: 6436

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT13
//    <name> OT13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40020C04) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.13..13> OT13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT12  ---------------------------------
// SVD Line: 6443

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT12
//    <name> OT12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40020C04) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.12..12> OT12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT11  ---------------------------------
// SVD Line: 6450

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT11
//    <name> OT11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40020C04) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.11..11> OT11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT10  ---------------------------------
// SVD Line: 6457

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT10
//    <name> OT10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40020C04) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.10..10> OT10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT9  ----------------------------------
// SVD Line: 6464

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT9
//    <name> OT9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40020C04) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.9..9> OT9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT8  ----------------------------------
// SVD Line: 6471

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT8
//    <name> OT8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020C04) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.8..8> OT8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT7  ----------------------------------
// SVD Line: 6478

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT7
//    <name> OT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020C04) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.7..7> OT7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT6  ----------------------------------
// SVD Line: 6485

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT6
//    <name> OT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020C04) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.6..6> OT6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT5  ----------------------------------
// SVD Line: 6492

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT5
//    <name> OT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020C04) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.5..5> OT5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT4  ----------------------------------
// SVD Line: 6499

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT4
//    <name> OT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020C04) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.4..4> OT4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT3  ----------------------------------
// SVD Line: 6506

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT3
//    <name> OT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020C04) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.3..3> OT3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT2  ----------------------------------
// SVD Line: 6513

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT2
//    <name> OT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020C04) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.2..2> OT2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT1  ----------------------------------
// SVD Line: 6520

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT1
//    <name> OT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020C04) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.1..1> OT1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_OTYPER_OT0  ----------------------------------
// SVD Line: 6527

//  <item> SFDITEM_FIELD__GPIOD_OTYPER_OT0
//    <name> OT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020C04) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_OTYPER ) </loc>
//      <o.0..0> OT0
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOD_OTYPER  ----------------------------------
// SVD Line: 6413

//  <rtree> SFDITEM_REG__GPIOD_OTYPER
//    <name> OTYPER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020C04) GPIO port output type register </i>
//    <loc> ( (unsigned int)((GPIOD_OTYPER >> 0) & 0xFFFFFFFF), ((GPIOD_OTYPER = (GPIOD_OTYPER & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT15 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT14 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT13 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT12 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT11 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT10 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT9 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT8 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT7 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT6 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT5 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT4 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT3 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT2 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT1 </item>
//    <item> SFDITEM_FIELD__GPIOD_OTYPER_OT0 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: GPIOD_OSPEEDER  -----------------------------
// SVD Line: 6536

unsigned int GPIOD_OSPEEDER __AT (0x40020C08);



// --------------------------  Field Item: GPIOD_OSPEEDER_OSPEEDR15  ------------------------------
// SVD Line: 6546

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDER_OSPEEDR15
//    <name> OSPEEDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40020C08) OSPEEDR15 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDER >> 30) & 0x3), ((GPIOD_OSPEEDER = (GPIOD_OSPEEDER & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: GPIOD_OSPEEDER_OSPEEDR14  ------------------------------
// SVD Line: 6552

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDER_OSPEEDR14
//    <name> OSPEEDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40020C08) OSPEEDR14 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDER >> 28) & 0x3), ((GPIOD_OSPEEDER = (GPIOD_OSPEEDER & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: GPIOD_OSPEEDER_OSPEEDR13  ------------------------------
// SVD Line: 6558

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDER_OSPEEDR13
//    <name> OSPEEDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40020C08) OSPEEDR13 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDER >> 26) & 0x3), ((GPIOD_OSPEEDER = (GPIOD_OSPEEDER & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: GPIOD_OSPEEDER_OSPEEDR12  ------------------------------
// SVD Line: 6564

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDER_OSPEEDR12
//    <name> OSPEEDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40020C08) OSPEEDR12 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDER >> 24) & 0x3), ((GPIOD_OSPEEDER = (GPIOD_OSPEEDER & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: GPIOD_OSPEEDER_OSPEEDR11  ------------------------------
// SVD Line: 6570

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDER_OSPEEDR11
//    <name> OSPEEDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40020C08) OSPEEDR11 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDER >> 22) & 0x3), ((GPIOD_OSPEEDER = (GPIOD_OSPEEDER & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: GPIOD_OSPEEDER_OSPEEDR10  ------------------------------
// SVD Line: 6576

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDER_OSPEEDR10
//    <name> OSPEEDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40020C08) OSPEEDR10 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDER >> 20) & 0x3), ((GPIOD_OSPEEDER = (GPIOD_OSPEEDER & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDER_OSPEEDR9  ------------------------------
// SVD Line: 6582

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDER_OSPEEDR9
//    <name> OSPEEDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40020C08) OSPEEDR9 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDER >> 18) & 0x3), ((GPIOD_OSPEEDER = (GPIOD_OSPEEDER & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDER_OSPEEDR8  ------------------------------
// SVD Line: 6588

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDER_OSPEEDR8
//    <name> OSPEEDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40020C08) OSPEEDR8 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDER >> 16) & 0x3), ((GPIOD_OSPEEDER = (GPIOD_OSPEEDER & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDER_OSPEEDR7  ------------------------------
// SVD Line: 6594

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDER_OSPEEDR7
//    <name> OSPEEDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40020C08) OSPEEDR7 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDER >> 14) & 0x3), ((GPIOD_OSPEEDER = (GPIOD_OSPEEDER & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDER_OSPEEDR6  ------------------------------
// SVD Line: 6600

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDER_OSPEEDR6
//    <name> OSPEEDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020C08) OSPEEDR6 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDER >> 12) & 0x3), ((GPIOD_OSPEEDER = (GPIOD_OSPEEDER & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDER_OSPEEDR5  ------------------------------
// SVD Line: 6606

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDER_OSPEEDR5
//    <name> OSPEEDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020C08) OSPEEDR5 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDER >> 10) & 0x3), ((GPIOD_OSPEEDER = (GPIOD_OSPEEDER & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDER_OSPEEDR4  ------------------------------
// SVD Line: 6612

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDER_OSPEEDR4
//    <name> OSPEEDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020C08) OSPEEDR4 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDER >> 8) & 0x3), ((GPIOD_OSPEEDER = (GPIOD_OSPEEDER & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDER_OSPEEDR3  ------------------------------
// SVD Line: 6618

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDER_OSPEEDR3
//    <name> OSPEEDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40020C08) OSPEEDR3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDER >> 6) & 0x3), ((GPIOD_OSPEEDER = (GPIOD_OSPEEDER & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDER_OSPEEDR2  ------------------------------
// SVD Line: 6624

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDER_OSPEEDR2
//    <name> OSPEEDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40020C08) OSPEEDR2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDER >> 4) & 0x3), ((GPIOD_OSPEEDER = (GPIOD_OSPEEDER & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDER_OSPEEDR1  ------------------------------
// SVD Line: 6630

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDER_OSPEEDR1
//    <name> OSPEEDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40020C08) OSPEEDR1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDER >> 2) & 0x3), ((GPIOD_OSPEEDER = (GPIOD_OSPEEDER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOD_OSPEEDER_OSPEEDR0  ------------------------------
// SVD Line: 6636

//  <item> SFDITEM_FIELD__GPIOD_OSPEEDER_OSPEEDR0
//    <name> OSPEEDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40020C08) OSPEEDR0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_OSPEEDER >> 0) & 0x3), ((GPIOD_OSPEEDER = (GPIOD_OSPEEDER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: GPIOD_OSPEEDER  ---------------------------------
// SVD Line: 6536

//  <rtree> SFDITEM_REG__GPIOD_OSPEEDER
//    <name> OSPEEDER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020C08) GPIO port output speed  register </i>
//    <loc> ( (unsigned int)((GPIOD_OSPEEDER >> 0) & 0xFFFFFFFF), ((GPIOD_OSPEEDER = (GPIOD_OSPEEDER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDER_OSPEEDR15 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDER_OSPEEDR14 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDER_OSPEEDR13 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDER_OSPEEDR12 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDER_OSPEEDR11 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDER_OSPEEDR10 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDER_OSPEEDR9 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDER_OSPEEDR8 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDER_OSPEEDR7 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDER_OSPEEDR6 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDER_OSPEEDR5 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDER_OSPEEDR4 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDER_OSPEEDR3 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDER_OSPEEDR2 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDER_OSPEEDR1 </item>
//    <item> SFDITEM_FIELD__GPIOD_OSPEEDER_OSPEEDR0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOD_PUPDR  -------------------------------
// SVD Line: 6644

unsigned int GPIOD_PUPDR __AT (0x40020C0C);



// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR15  --------------------------------
// SVD Line: 6654

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR15
//    <name> PUPDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40020C0C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 30) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR14  --------------------------------
// SVD Line: 6661

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR14
//    <name> PUPDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40020C0C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 28) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR13  --------------------------------
// SVD Line: 6668

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR13
//    <name> PUPDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40020C0C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 26) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR12  --------------------------------
// SVD Line: 6675

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR12
//    <name> PUPDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40020C0C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 24) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR11  --------------------------------
// SVD Line: 6682

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR11
//    <name> PUPDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40020C0C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 22) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR10  --------------------------------
// SVD Line: 6689

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR10
//    <name> PUPDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40020C0C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 20) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR9  ---------------------------------
// SVD Line: 6696

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR9
//    <name> PUPDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40020C0C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 18) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR8  ---------------------------------
// SVD Line: 6703

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR8
//    <name> PUPDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40020C0C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 16) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR7  ---------------------------------
// SVD Line: 6710

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR7
//    <name> PUPDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40020C0C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 14) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR6  ---------------------------------
// SVD Line: 6717

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR6
//    <name> PUPDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020C0C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 12) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR5  ---------------------------------
// SVD Line: 6724

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR5
//    <name> PUPDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020C0C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 10) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR4  ---------------------------------
// SVD Line: 6731

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR4
//    <name> PUPDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020C0C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 8) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR3  ---------------------------------
// SVD Line: 6738

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR3
//    <name> PUPDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40020C0C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 6) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR2  ---------------------------------
// SVD Line: 6745

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR2
//    <name> PUPDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40020C0C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 4) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR1  ---------------------------------
// SVD Line: 6752

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR1
//    <name> PUPDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40020C0C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 2) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOD_PUPDR_PUPDR0  ---------------------------------
// SVD Line: 6759

//  <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR0
//    <name> PUPDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40020C0C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_PUPDR >> 0) & 0x3), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_PUPDR  ----------------------------------
// SVD Line: 6644

//  <rtree> SFDITEM_REG__GPIOD_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020C0C) GPIO port pull-up/pull-down  register </i>
//    <loc> ( (unsigned int)((GPIOD_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOD_PUPDR = (GPIOD_PUPDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR15 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR14 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR13 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR12 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR11 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR10 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR9 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR8 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR7 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR6 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR5 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR4 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR3 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR2 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR1 </item>
//    <item> SFDITEM_FIELD__GPIOD_PUPDR_PUPDR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_IDR  --------------------------------
// SVD Line: 6768

unsigned int GPIOD_IDR __AT (0x40020C10);



// -------------------------------  Field Item: GPIOD_IDR_IDR15  ----------------------------------
// SVD Line: 6777

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR15
//    <name> IDR15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40020C10) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.15..15> IDR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR14  ----------------------------------
// SVD Line: 6784

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR14
//    <name> IDR14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40020C10) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.14..14> IDR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR13  ----------------------------------
// SVD Line: 6791

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR13
//    <name> IDR13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40020C10) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.13..13> IDR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR12  ----------------------------------
// SVD Line: 6798

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR12
//    <name> IDR12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40020C10) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.12..12> IDR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR11  ----------------------------------
// SVD Line: 6805

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR11
//    <name> IDR11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40020C10) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.11..11> IDR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR10  ----------------------------------
// SVD Line: 6812

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR10
//    <name> IDR10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40020C10) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.10..10> IDR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR9  -----------------------------------
// SVD Line: 6819

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR9
//    <name> IDR9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40020C10) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.9..9> IDR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR8  -----------------------------------
// SVD Line: 6826

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR8
//    <name> IDR8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40020C10) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.8..8> IDR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR7  -----------------------------------
// SVD Line: 6833

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR7
//    <name> IDR7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40020C10) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.7..7> IDR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR6  -----------------------------------
// SVD Line: 6840

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR6
//    <name> IDR6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40020C10) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.6..6> IDR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR5  -----------------------------------
// SVD Line: 6847

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR5
//    <name> IDR5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40020C10) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.5..5> IDR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR4  -----------------------------------
// SVD Line: 6854

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR4
//    <name> IDR4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40020C10) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.4..4> IDR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR3  -----------------------------------
// SVD Line: 6861

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR3
//    <name> IDR3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40020C10) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.3..3> IDR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR2  -----------------------------------
// SVD Line: 6868

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR2
//    <name> IDR2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40020C10) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.2..2> IDR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR1  -----------------------------------
// SVD Line: 6875

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR1
//    <name> IDR1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40020C10) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.1..1> IDR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR0  -----------------------------------
// SVD Line: 6882

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR0
//    <name> IDR0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40020C10) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.0..0> IDR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOD_IDR  -----------------------------------
// SVD Line: 6768

//  <rtree> SFDITEM_REG__GPIOD_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020C10) GPIO port input data register </i>
//    <loc> ( (unsigned int)((GPIOD_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR15 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR14 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR13 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR12 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR11 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR10 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR9 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR8 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR7 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR6 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR5 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR4 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR3 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR2 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR1 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_ODR  --------------------------------
// SVD Line: 6891

unsigned int GPIOD_ODR __AT (0x40020C14);



// -------------------------------  Field Item: GPIOD_ODR_ODR15  ----------------------------------
// SVD Line: 6900

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR15
//    <name> ODR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40020C14) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.15..15> ODR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR14  ----------------------------------
// SVD Line: 6907

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR14
//    <name> ODR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020C14) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.14..14> ODR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR13  ----------------------------------
// SVD Line: 6914

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR13
//    <name> ODR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40020C14) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.13..13> ODR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR12  ----------------------------------
// SVD Line: 6921

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR12
//    <name> ODR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40020C14) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.12..12> ODR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR11  ----------------------------------
// SVD Line: 6928

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR11
//    <name> ODR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40020C14) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.11..11> ODR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR10  ----------------------------------
// SVD Line: 6935

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR10
//    <name> ODR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40020C14) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.10..10> ODR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR9  -----------------------------------
// SVD Line: 6942

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR9
//    <name> ODR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40020C14) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.9..9> ODR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR8  -----------------------------------
// SVD Line: 6949

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR8
//    <name> ODR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020C14) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.8..8> ODR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR7  -----------------------------------
// SVD Line: 6956

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR7
//    <name> ODR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020C14) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.7..7> ODR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR6  -----------------------------------
// SVD Line: 6963

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR6
//    <name> ODR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020C14) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.6..6> ODR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR5  -----------------------------------
// SVD Line: 6970

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR5
//    <name> ODR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020C14) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.5..5> ODR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR4  -----------------------------------
// SVD Line: 6977

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR4
//    <name> ODR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020C14) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.4..4> ODR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR3  -----------------------------------
// SVD Line: 6984

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR3
//    <name> ODR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020C14) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.3..3> ODR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR2  -----------------------------------
// SVD Line: 6991

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR2
//    <name> ODR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020C14) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.2..2> ODR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR1  -----------------------------------
// SVD Line: 6998

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR1
//    <name> ODR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020C14) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.1..1> ODR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR0  -----------------------------------
// SVD Line: 7005

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR0
//    <name> ODR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020C14) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.0..0> ODR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOD_ODR  -----------------------------------
// SVD Line: 6891

//  <rtree> SFDITEM_REG__GPIOD_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020C14) GPIO port output data register </i>
//    <loc> ( (unsigned int)((GPIOD_ODR >> 0) & 0xFFFFFFFF), ((GPIOD_ODR = (GPIOD_ODR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR15 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR14 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR13 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR12 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR11 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR10 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR9 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR8 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR7 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR6 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR5 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR4 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR3 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR2 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR1 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_BSRR  -------------------------------
// SVD Line: 7014

unsigned int GPIOD_BSRR __AT (0x40020C18);



// -------------------------------  Field Item: GPIOD_BSRR_BR15  ----------------------------------
// SVD Line: 7024

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x40020C18) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.31..31> BR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR14  ----------------------------------
// SVD Line: 7031

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x40020C18) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.30..30> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR13  ----------------------------------
// SVD Line: 7038

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x40020C18) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.29..29> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR12  ----------------------------------
// SVD Line: 7045

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x40020C18) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.28..28> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR11  ----------------------------------
// SVD Line: 7052

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x40020C18) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.27..27> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR10  ----------------------------------
// SVD Line: 7059

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x40020C18) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.26..26> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR9  -----------------------------------
// SVD Line: 7066

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x40020C18) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.25..25> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR8  -----------------------------------
// SVD Line: 7073

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x40020C18) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR7  -----------------------------------
// SVD Line: 7080

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x40020C18) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR6  -----------------------------------
// SVD Line: 7087

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x40020C18) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR5  -----------------------------------
// SVD Line: 7094

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x40020C18) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR4  -----------------------------------
// SVD Line: 7101

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x40020C18) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR3  -----------------------------------
// SVD Line: 7108

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x40020C18) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR2  -----------------------------------
// SVD Line: 7115

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x40020C18) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR1  -----------------------------------
// SVD Line: 7122

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x40020C18) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR0  -----------------------------------
// SVD Line: 7129

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x40020C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS15  ----------------------------------
// SVD Line: 7136

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40020C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS14  ----------------------------------
// SVD Line: 7143

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40020C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS13  ----------------------------------
// SVD Line: 7150

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40020C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS12  ----------------------------------
// SVD Line: 7157

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40020C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS11  ----------------------------------
// SVD Line: 7164

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40020C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS10  ----------------------------------
// SVD Line: 7171

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40020C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS9  -----------------------------------
// SVD Line: 7178

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40020C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS8  -----------------------------------
// SVD Line: 7185

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40020C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS7  -----------------------------------
// SVD Line: 7192

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40020C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS6  -----------------------------------
// SVD Line: 7199

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40020C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS5  -----------------------------------
// SVD Line: 7206

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40020C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS4  -----------------------------------
// SVD Line: 7213

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40020C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS3  -----------------------------------
// SVD Line: 7220

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40020C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS2  -----------------------------------
// SVD Line: 7227

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40020C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS1  -----------------------------------
// SVD Line: 7234

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40020C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS0  -----------------------------------
// SVD Line: 7241

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40020C18) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_BSRR  -----------------------------------
// SVD Line: 7014

//  <rtree> SFDITEM_REG__GPIOD_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40020C18) GPIO port bit set/reset  register </i>
//    <loc> ( (unsigned int)((GPIOD_BSRR >> 0) & 0xFFFFFFFF), ((GPIOD_BSRR = (GPIOD_BSRR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR15 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_LCKR  -------------------------------
// SVD Line: 7250

unsigned int GPIOD_LCKR __AT (0x40020C1C);



// -------------------------------  Field Item: GPIOD_LCKR_LCKK  ----------------------------------
// SVD Line: 7260

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40020C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LCKR_LCK15  ----------------------------------
// SVD Line: 7267

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK15
//    <name> LCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40020C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.15..15> LCK15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LCKR_LCK14  ----------------------------------
// SVD Line: 7274

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK14
//    <name> LCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.14..14> LCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LCKR_LCK13  ----------------------------------
// SVD Line: 7281

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK13
//    <name> LCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40020C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.13..13> LCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LCKR_LCK12  ----------------------------------
// SVD Line: 7288

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK12
//    <name> LCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40020C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.12..12> LCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LCKR_LCK11  ----------------------------------
// SVD Line: 7295

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK11
//    <name> LCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40020C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.11..11> LCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LCKR_LCK10  ----------------------------------
// SVD Line: 7302

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK10
//    <name> LCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40020C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.10..10> LCK10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK9  ----------------------------------
// SVD Line: 7309

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK9
//    <name> LCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40020C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.9..9> LCK9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK8  ----------------------------------
// SVD Line: 7316

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40020C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK7  ----------------------------------
// SVD Line: 7323

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK6  ----------------------------------
// SVD Line: 7330

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK5  ----------------------------------
// SVD Line: 7337

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK4  ----------------------------------
// SVD Line: 7344

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK3  ----------------------------------
// SVD Line: 7351

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK2  ----------------------------------
// SVD Line: 7358

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK1  ----------------------------------
// SVD Line: 7365

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK0  ----------------------------------
// SVD Line: 7372

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020C1C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_LCKR  -----------------------------------
// SVD Line: 7250

//  <rtree> SFDITEM_REG__GPIOD_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020C1C) GPIO port configuration lock  register </i>
//    <loc> ( (unsigned int)((GPIOD_LCKR >> 0) & 0xFFFFFFFF), ((GPIOD_LCKR = (GPIOD_LCKR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCKK </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK15 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK14 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK13 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK12 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK11 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK10 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK9 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_AFRL  -------------------------------
// SVD Line: 7381

unsigned int GPIOD_AFRL __AT (0x40020C20);



// ------------------------------  Field Item: GPIOD_AFRL_AFRL7  ----------------------------------
// SVD Line: 7390

//  <item> SFDITEM_FIELD__GPIOD_AFRL_AFRL7
//    <name> AFRL7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40020C20) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRL >> 28) & 0xF), ((GPIOD_AFRL = (GPIOD_AFRL & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRL_AFRL6  ----------------------------------
// SVD Line: 7397

//  <item> SFDITEM_FIELD__GPIOD_AFRL_AFRL6
//    <name> AFRL6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40020C20) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRL >> 24) & 0xF), ((GPIOD_AFRL = (GPIOD_AFRL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRL_AFRL5  ----------------------------------
// SVD Line: 7404

//  <item> SFDITEM_FIELD__GPIOD_AFRL_AFRL5
//    <name> AFRL5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x40020C20) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRL >> 20) & 0xF), ((GPIOD_AFRL = (GPIOD_AFRL & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRL_AFRL4  ----------------------------------
// SVD Line: 7411

//  <item> SFDITEM_FIELD__GPIOD_AFRL_AFRL4
//    <name> AFRL4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40020C20) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRL >> 16) & 0xF), ((GPIOD_AFRL = (GPIOD_AFRL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRL_AFRL3  ----------------------------------
// SVD Line: 7418

//  <item> SFDITEM_FIELD__GPIOD_AFRL_AFRL3
//    <name> AFRL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40020C20) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRL >> 12) & 0xF), ((GPIOD_AFRL = (GPIOD_AFRL & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRL_AFRL2  ----------------------------------
// SVD Line: 7425

//  <item> SFDITEM_FIELD__GPIOD_AFRL_AFRL2
//    <name> AFRL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40020C20) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRL >> 8) & 0xF), ((GPIOD_AFRL = (GPIOD_AFRL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRL_AFRL1  ----------------------------------
// SVD Line: 7432

//  <item> SFDITEM_FIELD__GPIOD_AFRL_AFRL1
//    <name> AFRL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40020C20) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRL >> 4) & 0xF), ((GPIOD_AFRL = (GPIOD_AFRL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRL_AFRL0  ----------------------------------
// SVD Line: 7439

//  <item> SFDITEM_FIELD__GPIOD_AFRL_AFRL0
//    <name> AFRL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40020C20) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRL >> 0) & 0xF), ((GPIOD_AFRL = (GPIOD_AFRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_AFRL  -----------------------------------
// SVD Line: 7381

//  <rtree> SFDITEM_REG__GPIOD_AFRL
//    <name> AFRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020C20) AFRL </i>
//    <loc> ( (unsigned int)((GPIOD_AFRL >> 0) & 0xFFFFFFFF), ((GPIOD_AFRL = (GPIOD_AFRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_AFRL_AFRL7 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRL_AFRL6 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRL_AFRL5 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRL_AFRL4 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRL_AFRL3 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRL_AFRL2 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRL_AFRL1 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRL_AFRL0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_AFRH  -------------------------------
// SVD Line: 7448

unsigned int GPIOD_AFRH __AT (0x40020C24);



// ------------------------------  Field Item: GPIOD_AFRH_AFRH15  ---------------------------------
// SVD Line: 7458

//  <item> SFDITEM_FIELD__GPIOD_AFRH_AFRH15
//    <name> AFRH15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40020C24) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRH >> 28) & 0xF), ((GPIOD_AFRH = (GPIOD_AFRH & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRH_AFRH14  ---------------------------------
// SVD Line: 7465

//  <item> SFDITEM_FIELD__GPIOD_AFRH_AFRH14
//    <name> AFRH14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40020C24) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRH >> 24) & 0xF), ((GPIOD_AFRH = (GPIOD_AFRH & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRH_AFRH13  ---------------------------------
// SVD Line: 7472

//  <item> SFDITEM_FIELD__GPIOD_AFRH_AFRH13
//    <name> AFRH13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x40020C24) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRH >> 20) & 0xF), ((GPIOD_AFRH = (GPIOD_AFRH & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRH_AFRH12  ---------------------------------
// SVD Line: 7479

//  <item> SFDITEM_FIELD__GPIOD_AFRH_AFRH12
//    <name> AFRH12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40020C24) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRH >> 16) & 0xF), ((GPIOD_AFRH = (GPIOD_AFRH & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRH_AFRH11  ---------------------------------
// SVD Line: 7486

//  <item> SFDITEM_FIELD__GPIOD_AFRH_AFRH11
//    <name> AFRH11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40020C24) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRH >> 12) & 0xF), ((GPIOD_AFRH = (GPIOD_AFRH & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRH_AFRH10  ---------------------------------
// SVD Line: 7493

//  <item> SFDITEM_FIELD__GPIOD_AFRH_AFRH10
//    <name> AFRH10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40020C24) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRH >> 8) & 0xF), ((GPIOD_AFRH = (GPIOD_AFRH & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRH_AFRH9  ----------------------------------
// SVD Line: 7500

//  <item> SFDITEM_FIELD__GPIOD_AFRH_AFRH9
//    <name> AFRH9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40020C24) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRH >> 4) & 0xF), ((GPIOD_AFRH = (GPIOD_AFRH & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_AFRH_AFRH8  ----------------------------------
// SVD Line: 7507

//  <item> SFDITEM_FIELD__GPIOD_AFRH_AFRH8
//    <name> AFRH8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40020C24) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_AFRH >> 0) & 0xF), ((GPIOD_AFRH = (GPIOD_AFRH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_AFRH  -----------------------------------
// SVD Line: 7448

//  <rtree> SFDITEM_REG__GPIOD_AFRH
//    <name> AFRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020C24) GPIO alternate function high  register </i>
//    <loc> ( (unsigned int)((GPIOD_AFRH >> 0) & 0xFFFFFFFF), ((GPIOD_AFRH = (GPIOD_AFRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_AFRH_AFRH15 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRH_AFRH14 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRH_AFRH13 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRH_AFRH12 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRH_AFRH11 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRH_AFRH10 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRH_AFRH9 </item>
//    <item> SFDITEM_FIELD__GPIOD_AFRH_AFRH8 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOD  -------------------------------------
// SVD Line: 7518

//  <view> GPIOD
//    <name> GPIOD </name>
//    <item> SFDITEM_REG__GPIOD_MODER </item>
//    <item> SFDITEM_REG__GPIOD_OTYPER </item>
//    <item> SFDITEM_REG__GPIOD_OSPEEDER </item>
//    <item> SFDITEM_REG__GPIOD_PUPDR </item>
//    <item> SFDITEM_REG__GPIOD_IDR </item>
//    <item> SFDITEM_REG__GPIOD_ODR </item>
//    <item> SFDITEM_REG__GPIOD_BSRR </item>
//    <item> SFDITEM_REG__GPIOD_LCKR </item>
//    <item> SFDITEM_REG__GPIOD_AFRL </item>
//    <item> SFDITEM_REG__GPIOD_AFRH </item>
//  </view>
//  


// ---------------------------  Register Item Address: GPIOH_MODER  -------------------------------
// SVD Line: 6290

unsigned int GPIOH_MODER __AT (0x40021400);



// -----------------------------  Field Item: GPIOH_MODER_MODER15  --------------------------------
// SVD Line: 6299

//  <item> SFDITEM_FIELD__GPIOH_MODER_MODER15
//    <name> MODER15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40021400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_MODER >> 30) & 0x3), ((GPIOH_MODER = (GPIOH_MODER & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOH_MODER_MODER14  --------------------------------
// SVD Line: 6306

//  <item> SFDITEM_FIELD__GPIOH_MODER_MODER14
//    <name> MODER14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40021400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_MODER >> 28) & 0x3), ((GPIOH_MODER = (GPIOH_MODER & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOH_MODER_MODER13  --------------------------------
// SVD Line: 6313

//  <item> SFDITEM_FIELD__GPIOH_MODER_MODER13
//    <name> MODER13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40021400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_MODER >> 26) & 0x3), ((GPIOH_MODER = (GPIOH_MODER & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOH_MODER_MODER12  --------------------------------
// SVD Line: 6320

//  <item> SFDITEM_FIELD__GPIOH_MODER_MODER12
//    <name> MODER12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40021400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_MODER >> 24) & 0x3), ((GPIOH_MODER = (GPIOH_MODER & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOH_MODER_MODER11  --------------------------------
// SVD Line: 6327

//  <item> SFDITEM_FIELD__GPIOH_MODER_MODER11
//    <name> MODER11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40021400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_MODER >> 22) & 0x3), ((GPIOH_MODER = (GPIOH_MODER & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOH_MODER_MODER10  --------------------------------
// SVD Line: 6334

//  <item> SFDITEM_FIELD__GPIOH_MODER_MODER10
//    <name> MODER10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40021400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_MODER >> 20) & 0x3), ((GPIOH_MODER = (GPIOH_MODER & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOH_MODER_MODER9  ---------------------------------
// SVD Line: 6341

//  <item> SFDITEM_FIELD__GPIOH_MODER_MODER9
//    <name> MODER9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40021400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_MODER >> 18) & 0x3), ((GPIOH_MODER = (GPIOH_MODER & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOH_MODER_MODER8  ---------------------------------
// SVD Line: 6348

//  <item> SFDITEM_FIELD__GPIOH_MODER_MODER8
//    <name> MODER8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40021400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_MODER >> 16) & 0x3), ((GPIOH_MODER = (GPIOH_MODER & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOH_MODER_MODER7  ---------------------------------
// SVD Line: 6355

//  <item> SFDITEM_FIELD__GPIOH_MODER_MODER7
//    <name> MODER7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40021400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_MODER >> 14) & 0x3), ((GPIOH_MODER = (GPIOH_MODER & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOH_MODER_MODER6  ---------------------------------
// SVD Line: 6362

//  <item> SFDITEM_FIELD__GPIOH_MODER_MODER6
//    <name> MODER6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40021400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_MODER >> 12) & 0x3), ((GPIOH_MODER = (GPIOH_MODER & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOH_MODER_MODER5  ---------------------------------
// SVD Line: 6369

//  <item> SFDITEM_FIELD__GPIOH_MODER_MODER5
//    <name> MODER5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40021400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_MODER >> 10) & 0x3), ((GPIOH_MODER = (GPIOH_MODER & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOH_MODER_MODER4  ---------------------------------
// SVD Line: 6376

//  <item> SFDITEM_FIELD__GPIOH_MODER_MODER4
//    <name> MODER4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40021400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_MODER >> 8) & 0x3), ((GPIOH_MODER = (GPIOH_MODER & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOH_MODER_MODER3  ---------------------------------
// SVD Line: 6383

//  <item> SFDITEM_FIELD__GPIOH_MODER_MODER3
//    <name> MODER3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40021400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_MODER >> 6) & 0x3), ((GPIOH_MODER = (GPIOH_MODER & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOH_MODER_MODER2  ---------------------------------
// SVD Line: 6390

//  <item> SFDITEM_FIELD__GPIOH_MODER_MODER2
//    <name> MODER2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40021400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_MODER >> 4) & 0x3), ((GPIOH_MODER = (GPIOH_MODER & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOH_MODER_MODER1  ---------------------------------
// SVD Line: 6397

//  <item> SFDITEM_FIELD__GPIOH_MODER_MODER1
//    <name> MODER1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40021400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_MODER >> 2) & 0x3), ((GPIOH_MODER = (GPIOH_MODER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOH_MODER_MODER0  ---------------------------------
// SVD Line: 6404

//  <item> SFDITEM_FIELD__GPIOH_MODER_MODER0
//    <name> MODER0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40021400) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_MODER >> 0) & 0x3), ((GPIOH_MODER = (GPIOH_MODER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOH_MODER  ----------------------------------
// SVD Line: 6290

//  <rtree> SFDITEM_REG__GPIOH_MODER
//    <name> MODER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021400) GPIO port mode register </i>
//    <loc> ( (unsigned int)((GPIOH_MODER >> 0) & 0xFFFFFFFF), ((GPIOH_MODER = (GPIOH_MODER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOH_MODER_MODER15 </item>
//    <item> SFDITEM_FIELD__GPIOH_MODER_MODER14 </item>
//    <item> SFDITEM_FIELD__GPIOH_MODER_MODER13 </item>
//    <item> SFDITEM_FIELD__GPIOH_MODER_MODER12 </item>
//    <item> SFDITEM_FIELD__GPIOH_MODER_MODER11 </item>
//    <item> SFDITEM_FIELD__GPIOH_MODER_MODER10 </item>
//    <item> SFDITEM_FIELD__GPIOH_MODER_MODER9 </item>
//    <item> SFDITEM_FIELD__GPIOH_MODER_MODER8 </item>
//    <item> SFDITEM_FIELD__GPIOH_MODER_MODER7 </item>
//    <item> SFDITEM_FIELD__GPIOH_MODER_MODER6 </item>
//    <item> SFDITEM_FIELD__GPIOH_MODER_MODER5 </item>
//    <item> SFDITEM_FIELD__GPIOH_MODER_MODER4 </item>
//    <item> SFDITEM_FIELD__GPIOH_MODER_MODER3 </item>
//    <item> SFDITEM_FIELD__GPIOH_MODER_MODER2 </item>
//    <item> SFDITEM_FIELD__GPIOH_MODER_MODER1 </item>
//    <item> SFDITEM_FIELD__GPIOH_MODER_MODER0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOH_OTYPER  ------------------------------
// SVD Line: 6413

unsigned int GPIOH_OTYPER __AT (0x40021404);



// ------------------------------  Field Item: GPIOH_OTYPER_OT15  ---------------------------------
// SVD Line: 6422

//  <item> SFDITEM_FIELD__GPIOH_OTYPER_OT15
//    <name> OT15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_OTYPER ) </loc>
//      <o.15..15> OT15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_OTYPER_OT14  ---------------------------------
// SVD Line: 6429

//  <item> SFDITEM_FIELD__GPIOH_OTYPER_OT14
//    <name> OT14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_OTYPER ) </loc>
//      <o.14..14> OT14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_OTYPER_OT13  ---------------------------------
// SVD Line: 6436

//  <item> SFDITEM_FIELD__GPIOH_OTYPER_OT13
//    <name> OT13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40021404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_OTYPER ) </loc>
//      <o.13..13> OT13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_OTYPER_OT12  ---------------------------------
// SVD Line: 6443

//  <item> SFDITEM_FIELD__GPIOH_OTYPER_OT12
//    <name> OT12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_OTYPER ) </loc>
//      <o.12..12> OT12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_OTYPER_OT11  ---------------------------------
// SVD Line: 6450

//  <item> SFDITEM_FIELD__GPIOH_OTYPER_OT11
//    <name> OT11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_OTYPER ) </loc>
//      <o.11..11> OT11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_OTYPER_OT10  ---------------------------------
// SVD Line: 6457

//  <item> SFDITEM_FIELD__GPIOH_OTYPER_OT10
//    <name> OT10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40021404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_OTYPER ) </loc>
//      <o.10..10> OT10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_OTYPER_OT9  ----------------------------------
// SVD Line: 6464

//  <item> SFDITEM_FIELD__GPIOH_OTYPER_OT9
//    <name> OT9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_OTYPER ) </loc>
//      <o.9..9> OT9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_OTYPER_OT8  ----------------------------------
// SVD Line: 6471

//  <item> SFDITEM_FIELD__GPIOH_OTYPER_OT8
//    <name> OT8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_OTYPER ) </loc>
//      <o.8..8> OT8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_OTYPER_OT7  ----------------------------------
// SVD Line: 6478

//  <item> SFDITEM_FIELD__GPIOH_OTYPER_OT7
//    <name> OT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40021404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_OTYPER ) </loc>
//      <o.7..7> OT7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_OTYPER_OT6  ----------------------------------
// SVD Line: 6485

//  <item> SFDITEM_FIELD__GPIOH_OTYPER_OT6
//    <name> OT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_OTYPER ) </loc>
//      <o.6..6> OT6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_OTYPER_OT5  ----------------------------------
// SVD Line: 6492

//  <item> SFDITEM_FIELD__GPIOH_OTYPER_OT5
//    <name> OT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_OTYPER ) </loc>
//      <o.5..5> OT5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_OTYPER_OT4  ----------------------------------
// SVD Line: 6499

//  <item> SFDITEM_FIELD__GPIOH_OTYPER_OT4
//    <name> OT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_OTYPER ) </loc>
//      <o.4..4> OT4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_OTYPER_OT3  ----------------------------------
// SVD Line: 6506

//  <item> SFDITEM_FIELD__GPIOH_OTYPER_OT3
//    <name> OT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_OTYPER ) </loc>
//      <o.3..3> OT3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_OTYPER_OT2  ----------------------------------
// SVD Line: 6513

//  <item> SFDITEM_FIELD__GPIOH_OTYPER_OT2
//    <name> OT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_OTYPER ) </loc>
//      <o.2..2> OT2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_OTYPER_OT1  ----------------------------------
// SVD Line: 6520

//  <item> SFDITEM_FIELD__GPIOH_OTYPER_OT1
//    <name> OT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_OTYPER ) </loc>
//      <o.1..1> OT1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_OTYPER_OT0  ----------------------------------
// SVD Line: 6527

//  <item> SFDITEM_FIELD__GPIOH_OTYPER_OT0
//    <name> OT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021404) Port x configuration bits (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_OTYPER ) </loc>
//      <o.0..0> OT0
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: GPIOH_OTYPER  ----------------------------------
// SVD Line: 6413

//  <rtree> SFDITEM_REG__GPIOH_OTYPER
//    <name> OTYPER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021404) GPIO port output type register </i>
//    <loc> ( (unsigned int)((GPIOH_OTYPER >> 0) & 0xFFFFFFFF), ((GPIOH_OTYPER = (GPIOH_OTYPER & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOH_OTYPER_OT15 </item>
//    <item> SFDITEM_FIELD__GPIOH_OTYPER_OT14 </item>
//    <item> SFDITEM_FIELD__GPIOH_OTYPER_OT13 </item>
//    <item> SFDITEM_FIELD__GPIOH_OTYPER_OT12 </item>
//    <item> SFDITEM_FIELD__GPIOH_OTYPER_OT11 </item>
//    <item> SFDITEM_FIELD__GPIOH_OTYPER_OT10 </item>
//    <item> SFDITEM_FIELD__GPIOH_OTYPER_OT9 </item>
//    <item> SFDITEM_FIELD__GPIOH_OTYPER_OT8 </item>
//    <item> SFDITEM_FIELD__GPIOH_OTYPER_OT7 </item>
//    <item> SFDITEM_FIELD__GPIOH_OTYPER_OT6 </item>
//    <item> SFDITEM_FIELD__GPIOH_OTYPER_OT5 </item>
//    <item> SFDITEM_FIELD__GPIOH_OTYPER_OT4 </item>
//    <item> SFDITEM_FIELD__GPIOH_OTYPER_OT3 </item>
//    <item> SFDITEM_FIELD__GPIOH_OTYPER_OT2 </item>
//    <item> SFDITEM_FIELD__GPIOH_OTYPER_OT1 </item>
//    <item> SFDITEM_FIELD__GPIOH_OTYPER_OT0 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: GPIOH_OSPEEDER  -----------------------------
// SVD Line: 6536

unsigned int GPIOH_OSPEEDER __AT (0x40021408);



// --------------------------  Field Item: GPIOH_OSPEEDER_OSPEEDR15  ------------------------------
// SVD Line: 6546

//  <item> SFDITEM_FIELD__GPIOH_OSPEEDER_OSPEEDR15
//    <name> OSPEEDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40021408) OSPEEDR15 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_OSPEEDER >> 30) & 0x3), ((GPIOH_OSPEEDER = (GPIOH_OSPEEDER & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: GPIOH_OSPEEDER_OSPEEDR14  ------------------------------
// SVD Line: 6552

//  <item> SFDITEM_FIELD__GPIOH_OSPEEDER_OSPEEDR14
//    <name> OSPEEDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40021408) OSPEEDR14 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_OSPEEDER >> 28) & 0x3), ((GPIOH_OSPEEDER = (GPIOH_OSPEEDER & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: GPIOH_OSPEEDER_OSPEEDR13  ------------------------------
// SVD Line: 6558

//  <item> SFDITEM_FIELD__GPIOH_OSPEEDER_OSPEEDR13
//    <name> OSPEEDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40021408) OSPEEDR13 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_OSPEEDER >> 26) & 0x3), ((GPIOH_OSPEEDER = (GPIOH_OSPEEDER & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: GPIOH_OSPEEDER_OSPEEDR12  ------------------------------
// SVD Line: 6564

//  <item> SFDITEM_FIELD__GPIOH_OSPEEDER_OSPEEDR12
//    <name> OSPEEDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40021408) OSPEEDR12 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_OSPEEDER >> 24) & 0x3), ((GPIOH_OSPEEDER = (GPIOH_OSPEEDER & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: GPIOH_OSPEEDER_OSPEEDR11  ------------------------------
// SVD Line: 6570

//  <item> SFDITEM_FIELD__GPIOH_OSPEEDER_OSPEEDR11
//    <name> OSPEEDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40021408) OSPEEDR11 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_OSPEEDER >> 22) & 0x3), ((GPIOH_OSPEEDER = (GPIOH_OSPEEDER & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: GPIOH_OSPEEDER_OSPEEDR10  ------------------------------
// SVD Line: 6576

//  <item> SFDITEM_FIELD__GPIOH_OSPEEDER_OSPEEDR10
//    <name> OSPEEDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40021408) OSPEEDR10 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_OSPEEDER >> 20) & 0x3), ((GPIOH_OSPEEDER = (GPIOH_OSPEEDER & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOH_OSPEEDER_OSPEEDR9  ------------------------------
// SVD Line: 6582

//  <item> SFDITEM_FIELD__GPIOH_OSPEEDER_OSPEEDR9
//    <name> OSPEEDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40021408) OSPEEDR9 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_OSPEEDER >> 18) & 0x3), ((GPIOH_OSPEEDER = (GPIOH_OSPEEDER & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOH_OSPEEDER_OSPEEDR8  ------------------------------
// SVD Line: 6588

//  <item> SFDITEM_FIELD__GPIOH_OSPEEDER_OSPEEDR8
//    <name> OSPEEDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40021408) OSPEEDR8 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_OSPEEDER >> 16) & 0x3), ((GPIOH_OSPEEDER = (GPIOH_OSPEEDER & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOH_OSPEEDER_OSPEEDR7  ------------------------------
// SVD Line: 6594

//  <item> SFDITEM_FIELD__GPIOH_OSPEEDER_OSPEEDR7
//    <name> OSPEEDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40021408) OSPEEDR7 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_OSPEEDER >> 14) & 0x3), ((GPIOH_OSPEEDER = (GPIOH_OSPEEDER & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOH_OSPEEDER_OSPEEDR6  ------------------------------
// SVD Line: 6600

//  <item> SFDITEM_FIELD__GPIOH_OSPEEDER_OSPEEDR6
//    <name> OSPEEDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40021408) OSPEEDR6 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_OSPEEDER >> 12) & 0x3), ((GPIOH_OSPEEDER = (GPIOH_OSPEEDER & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOH_OSPEEDER_OSPEEDR5  ------------------------------
// SVD Line: 6606

//  <item> SFDITEM_FIELD__GPIOH_OSPEEDER_OSPEEDR5
//    <name> OSPEEDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40021408) OSPEEDR5 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_OSPEEDER >> 10) & 0x3), ((GPIOH_OSPEEDER = (GPIOH_OSPEEDER & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOH_OSPEEDER_OSPEEDR4  ------------------------------
// SVD Line: 6612

//  <item> SFDITEM_FIELD__GPIOH_OSPEEDER_OSPEEDR4
//    <name> OSPEEDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40021408) OSPEEDR4 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_OSPEEDER >> 8) & 0x3), ((GPIOH_OSPEEDER = (GPIOH_OSPEEDER & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOH_OSPEEDER_OSPEEDR3  ------------------------------
// SVD Line: 6618

//  <item> SFDITEM_FIELD__GPIOH_OSPEEDER_OSPEEDR3
//    <name> OSPEEDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40021408) OSPEEDR3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_OSPEEDER >> 6) & 0x3), ((GPIOH_OSPEEDER = (GPIOH_OSPEEDER & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOH_OSPEEDER_OSPEEDR2  ------------------------------
// SVD Line: 6624

//  <item> SFDITEM_FIELD__GPIOH_OSPEEDER_OSPEEDR2
//    <name> OSPEEDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40021408) OSPEEDR2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_OSPEEDER >> 4) & 0x3), ((GPIOH_OSPEEDER = (GPIOH_OSPEEDER & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOH_OSPEEDER_OSPEEDR1  ------------------------------
// SVD Line: 6630

//  <item> SFDITEM_FIELD__GPIOH_OSPEEDER_OSPEEDR1
//    <name> OSPEEDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40021408) OSPEEDR1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_OSPEEDER >> 2) & 0x3), ((GPIOH_OSPEEDER = (GPIOH_OSPEEDER & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: GPIOH_OSPEEDER_OSPEEDR0  ------------------------------
// SVD Line: 6636

//  <item> SFDITEM_FIELD__GPIOH_OSPEEDER_OSPEEDR0
//    <name> OSPEEDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40021408) OSPEEDR0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_OSPEEDER >> 0) & 0x3), ((GPIOH_OSPEEDER = (GPIOH_OSPEEDER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: GPIOH_OSPEEDER  ---------------------------------
// SVD Line: 6536

//  <rtree> SFDITEM_REG__GPIOH_OSPEEDER
//    <name> OSPEEDER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021408) GPIO port output speed  register </i>
//    <loc> ( (unsigned int)((GPIOH_OSPEEDER >> 0) & 0xFFFFFFFF), ((GPIOH_OSPEEDER = (GPIOH_OSPEEDER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOH_OSPEEDER_OSPEEDR15 </item>
//    <item> SFDITEM_FIELD__GPIOH_OSPEEDER_OSPEEDR14 </item>
//    <item> SFDITEM_FIELD__GPIOH_OSPEEDER_OSPEEDR13 </item>
//    <item> SFDITEM_FIELD__GPIOH_OSPEEDER_OSPEEDR12 </item>
//    <item> SFDITEM_FIELD__GPIOH_OSPEEDER_OSPEEDR11 </item>
//    <item> SFDITEM_FIELD__GPIOH_OSPEEDER_OSPEEDR10 </item>
//    <item> SFDITEM_FIELD__GPIOH_OSPEEDER_OSPEEDR9 </item>
//    <item> SFDITEM_FIELD__GPIOH_OSPEEDER_OSPEEDR8 </item>
//    <item> SFDITEM_FIELD__GPIOH_OSPEEDER_OSPEEDR7 </item>
//    <item> SFDITEM_FIELD__GPIOH_OSPEEDER_OSPEEDR6 </item>
//    <item> SFDITEM_FIELD__GPIOH_OSPEEDER_OSPEEDR5 </item>
//    <item> SFDITEM_FIELD__GPIOH_OSPEEDER_OSPEEDR4 </item>
//    <item> SFDITEM_FIELD__GPIOH_OSPEEDER_OSPEEDR3 </item>
//    <item> SFDITEM_FIELD__GPIOH_OSPEEDER_OSPEEDR2 </item>
//    <item> SFDITEM_FIELD__GPIOH_OSPEEDER_OSPEEDR1 </item>
//    <item> SFDITEM_FIELD__GPIOH_OSPEEDER_OSPEEDR0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: GPIOH_PUPDR  -------------------------------
// SVD Line: 6644

unsigned int GPIOH_PUPDR __AT (0x4002140C);



// -----------------------------  Field Item: GPIOH_PUPDR_PUPDR15  --------------------------------
// SVD Line: 6654

//  <item> SFDITEM_FIELD__GPIOH_PUPDR_PUPDR15
//    <name> PUPDR15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x4002140C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_PUPDR >> 30) & 0x3), ((GPIOH_PUPDR = (GPIOH_PUPDR & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOH_PUPDR_PUPDR14  --------------------------------
// SVD Line: 6661

//  <item> SFDITEM_FIELD__GPIOH_PUPDR_PUPDR14
//    <name> PUPDR14 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x4002140C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_PUPDR >> 28) & 0x3), ((GPIOH_PUPDR = (GPIOH_PUPDR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOH_PUPDR_PUPDR13  --------------------------------
// SVD Line: 6668

//  <item> SFDITEM_FIELD__GPIOH_PUPDR_PUPDR13
//    <name> PUPDR13 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x4002140C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_PUPDR >> 26) & 0x3), ((GPIOH_PUPDR = (GPIOH_PUPDR & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOH_PUPDR_PUPDR12  --------------------------------
// SVD Line: 6675

//  <item> SFDITEM_FIELD__GPIOH_PUPDR_PUPDR12
//    <name> PUPDR12 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x4002140C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_PUPDR >> 24) & 0x3), ((GPIOH_PUPDR = (GPIOH_PUPDR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOH_PUPDR_PUPDR11  --------------------------------
// SVD Line: 6682

//  <item> SFDITEM_FIELD__GPIOH_PUPDR_PUPDR11
//    <name> PUPDR11 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x4002140C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_PUPDR >> 22) & 0x3), ((GPIOH_PUPDR = (GPIOH_PUPDR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOH_PUPDR_PUPDR10  --------------------------------
// SVD Line: 6689

//  <item> SFDITEM_FIELD__GPIOH_PUPDR_PUPDR10
//    <name> PUPDR10 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x4002140C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_PUPDR >> 20) & 0x3), ((GPIOH_PUPDR = (GPIOH_PUPDR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOH_PUPDR_PUPDR9  ---------------------------------
// SVD Line: 6696

//  <item> SFDITEM_FIELD__GPIOH_PUPDR_PUPDR9
//    <name> PUPDR9 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x4002140C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_PUPDR >> 18) & 0x3), ((GPIOH_PUPDR = (GPIOH_PUPDR & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOH_PUPDR_PUPDR8  ---------------------------------
// SVD Line: 6703

//  <item> SFDITEM_FIELD__GPIOH_PUPDR_PUPDR8
//    <name> PUPDR8 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x4002140C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_PUPDR >> 16) & 0x3), ((GPIOH_PUPDR = (GPIOH_PUPDR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOH_PUPDR_PUPDR7  ---------------------------------
// SVD Line: 6710

//  <item> SFDITEM_FIELD__GPIOH_PUPDR_PUPDR7
//    <name> PUPDR7 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x4002140C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_PUPDR >> 14) & 0x3), ((GPIOH_PUPDR = (GPIOH_PUPDR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOH_PUPDR_PUPDR6  ---------------------------------
// SVD Line: 6717

//  <item> SFDITEM_FIELD__GPIOH_PUPDR_PUPDR6
//    <name> PUPDR6 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4002140C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_PUPDR >> 12) & 0x3), ((GPIOH_PUPDR = (GPIOH_PUPDR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOH_PUPDR_PUPDR5  ---------------------------------
// SVD Line: 6724

//  <item> SFDITEM_FIELD__GPIOH_PUPDR_PUPDR5
//    <name> PUPDR5 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4002140C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_PUPDR >> 10) & 0x3), ((GPIOH_PUPDR = (GPIOH_PUPDR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOH_PUPDR_PUPDR4  ---------------------------------
// SVD Line: 6731

//  <item> SFDITEM_FIELD__GPIOH_PUPDR_PUPDR4
//    <name> PUPDR4 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4002140C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_PUPDR >> 8) & 0x3), ((GPIOH_PUPDR = (GPIOH_PUPDR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOH_PUPDR_PUPDR3  ---------------------------------
// SVD Line: 6738

//  <item> SFDITEM_FIELD__GPIOH_PUPDR_PUPDR3
//    <name> PUPDR3 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x4002140C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_PUPDR >> 6) & 0x3), ((GPIOH_PUPDR = (GPIOH_PUPDR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOH_PUPDR_PUPDR2  ---------------------------------
// SVD Line: 6745

//  <item> SFDITEM_FIELD__GPIOH_PUPDR_PUPDR2
//    <name> PUPDR2 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4002140C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_PUPDR >> 4) & 0x3), ((GPIOH_PUPDR = (GPIOH_PUPDR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOH_PUPDR_PUPDR1  ---------------------------------
// SVD Line: 6752

//  <item> SFDITEM_FIELD__GPIOH_PUPDR_PUPDR1
//    <name> PUPDR1 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4002140C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_PUPDR >> 2) & 0x3), ((GPIOH_PUPDR = (GPIOH_PUPDR & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: GPIOH_PUPDR_PUPDR0  ---------------------------------
// SVD Line: 6759

//  <item> SFDITEM_FIELD__GPIOH_PUPDR_PUPDR0
//    <name> PUPDR0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4002140C) Port x configuration bits (y =  0..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_PUPDR >> 0) & 0x3), ((GPIOH_PUPDR = (GPIOH_PUPDR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOH_PUPDR  ----------------------------------
// SVD Line: 6644

//  <rtree> SFDITEM_REG__GPIOH_PUPDR
//    <name> PUPDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002140C) GPIO port pull-up/pull-down  register </i>
//    <loc> ( (unsigned int)((GPIOH_PUPDR >> 0) & 0xFFFFFFFF), ((GPIOH_PUPDR = (GPIOH_PUPDR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOH_PUPDR_PUPDR15 </item>
//    <item> SFDITEM_FIELD__GPIOH_PUPDR_PUPDR14 </item>
//    <item> SFDITEM_FIELD__GPIOH_PUPDR_PUPDR13 </item>
//    <item> SFDITEM_FIELD__GPIOH_PUPDR_PUPDR12 </item>
//    <item> SFDITEM_FIELD__GPIOH_PUPDR_PUPDR11 </item>
//    <item> SFDITEM_FIELD__GPIOH_PUPDR_PUPDR10 </item>
//    <item> SFDITEM_FIELD__GPIOH_PUPDR_PUPDR9 </item>
//    <item> SFDITEM_FIELD__GPIOH_PUPDR_PUPDR8 </item>
//    <item> SFDITEM_FIELD__GPIOH_PUPDR_PUPDR7 </item>
//    <item> SFDITEM_FIELD__GPIOH_PUPDR_PUPDR6 </item>
//    <item> SFDITEM_FIELD__GPIOH_PUPDR_PUPDR5 </item>
//    <item> SFDITEM_FIELD__GPIOH_PUPDR_PUPDR4 </item>
//    <item> SFDITEM_FIELD__GPIOH_PUPDR_PUPDR3 </item>
//    <item> SFDITEM_FIELD__GPIOH_PUPDR_PUPDR2 </item>
//    <item> SFDITEM_FIELD__GPIOH_PUPDR_PUPDR1 </item>
//    <item> SFDITEM_FIELD__GPIOH_PUPDR_PUPDR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOH_IDR  --------------------------------
// SVD Line: 6768

unsigned int GPIOH_IDR __AT (0x40021410);



// -------------------------------  Field Item: GPIOH_IDR_IDR15  ----------------------------------
// SVD Line: 6777

//  <item> SFDITEM_FIELD__GPIOH_IDR_IDR15
//    <name> IDR15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40021410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_IDR ) </loc>
//      <o.15..15> IDR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_IDR_IDR14  ----------------------------------
// SVD Line: 6784

//  <item> SFDITEM_FIELD__GPIOH_IDR_IDR14
//    <name> IDR14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40021410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_IDR ) </loc>
//      <o.14..14> IDR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_IDR_IDR13  ----------------------------------
// SVD Line: 6791

//  <item> SFDITEM_FIELD__GPIOH_IDR_IDR13
//    <name> IDR13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40021410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_IDR ) </loc>
//      <o.13..13> IDR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_IDR_IDR12  ----------------------------------
// SVD Line: 6798

//  <item> SFDITEM_FIELD__GPIOH_IDR_IDR12
//    <name> IDR12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40021410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_IDR ) </loc>
//      <o.12..12> IDR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_IDR_IDR11  ----------------------------------
// SVD Line: 6805

//  <item> SFDITEM_FIELD__GPIOH_IDR_IDR11
//    <name> IDR11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40021410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_IDR ) </loc>
//      <o.11..11> IDR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_IDR_IDR10  ----------------------------------
// SVD Line: 6812

//  <item> SFDITEM_FIELD__GPIOH_IDR_IDR10
//    <name> IDR10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40021410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_IDR ) </loc>
//      <o.10..10> IDR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_IDR_IDR9  -----------------------------------
// SVD Line: 6819

//  <item> SFDITEM_FIELD__GPIOH_IDR_IDR9
//    <name> IDR9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40021410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_IDR ) </loc>
//      <o.9..9> IDR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_IDR_IDR8  -----------------------------------
// SVD Line: 6826

//  <item> SFDITEM_FIELD__GPIOH_IDR_IDR8
//    <name> IDR8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40021410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_IDR ) </loc>
//      <o.8..8> IDR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_IDR_IDR7  -----------------------------------
// SVD Line: 6833

//  <item> SFDITEM_FIELD__GPIOH_IDR_IDR7
//    <name> IDR7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40021410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_IDR ) </loc>
//      <o.7..7> IDR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_IDR_IDR6  -----------------------------------
// SVD Line: 6840

//  <item> SFDITEM_FIELD__GPIOH_IDR_IDR6
//    <name> IDR6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40021410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_IDR ) </loc>
//      <o.6..6> IDR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_IDR_IDR5  -----------------------------------
// SVD Line: 6847

//  <item> SFDITEM_FIELD__GPIOH_IDR_IDR5
//    <name> IDR5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40021410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_IDR ) </loc>
//      <o.5..5> IDR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_IDR_IDR4  -----------------------------------
// SVD Line: 6854

//  <item> SFDITEM_FIELD__GPIOH_IDR_IDR4
//    <name> IDR4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40021410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_IDR ) </loc>
//      <o.4..4> IDR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_IDR_IDR3  -----------------------------------
// SVD Line: 6861

//  <item> SFDITEM_FIELD__GPIOH_IDR_IDR3
//    <name> IDR3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40021410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_IDR ) </loc>
//      <o.3..3> IDR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_IDR_IDR2  -----------------------------------
// SVD Line: 6868

//  <item> SFDITEM_FIELD__GPIOH_IDR_IDR2
//    <name> IDR2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40021410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_IDR ) </loc>
//      <o.2..2> IDR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_IDR_IDR1  -----------------------------------
// SVD Line: 6875

//  <item> SFDITEM_FIELD__GPIOH_IDR_IDR1
//    <name> IDR1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40021410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_IDR ) </loc>
//      <o.1..1> IDR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_IDR_IDR0  -----------------------------------
// SVD Line: 6882

//  <item> SFDITEM_FIELD__GPIOH_IDR_IDR0
//    <name> IDR0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40021410) Port input data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_IDR ) </loc>
//      <o.0..0> IDR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOH_IDR  -----------------------------------
// SVD Line: 6768

//  <rtree> SFDITEM_REG__GPIOH_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40021410) GPIO port input data register </i>
//    <loc> ( (unsigned int)((GPIOH_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOH_IDR_IDR15 </item>
//    <item> SFDITEM_FIELD__GPIOH_IDR_IDR14 </item>
//    <item> SFDITEM_FIELD__GPIOH_IDR_IDR13 </item>
//    <item> SFDITEM_FIELD__GPIOH_IDR_IDR12 </item>
//    <item> SFDITEM_FIELD__GPIOH_IDR_IDR11 </item>
//    <item> SFDITEM_FIELD__GPIOH_IDR_IDR10 </item>
//    <item> SFDITEM_FIELD__GPIOH_IDR_IDR9 </item>
//    <item> SFDITEM_FIELD__GPIOH_IDR_IDR8 </item>
//    <item> SFDITEM_FIELD__GPIOH_IDR_IDR7 </item>
//    <item> SFDITEM_FIELD__GPIOH_IDR_IDR6 </item>
//    <item> SFDITEM_FIELD__GPIOH_IDR_IDR5 </item>
//    <item> SFDITEM_FIELD__GPIOH_IDR_IDR4 </item>
//    <item> SFDITEM_FIELD__GPIOH_IDR_IDR3 </item>
//    <item> SFDITEM_FIELD__GPIOH_IDR_IDR2 </item>
//    <item> SFDITEM_FIELD__GPIOH_IDR_IDR1 </item>
//    <item> SFDITEM_FIELD__GPIOH_IDR_IDR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOH_ODR  --------------------------------
// SVD Line: 6891

unsigned int GPIOH_ODR __AT (0x40021414);



// -------------------------------  Field Item: GPIOH_ODR_ODR15  ----------------------------------
// SVD Line: 6900

//  <item> SFDITEM_FIELD__GPIOH_ODR_ODR15
//    <name> ODR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_ODR ) </loc>
//      <o.15..15> ODR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_ODR_ODR14  ----------------------------------
// SVD Line: 6907

//  <item> SFDITEM_FIELD__GPIOH_ODR_ODR14
//    <name> ODR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_ODR ) </loc>
//      <o.14..14> ODR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_ODR_ODR13  ----------------------------------
// SVD Line: 6914

//  <item> SFDITEM_FIELD__GPIOH_ODR_ODR13
//    <name> ODR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40021414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_ODR ) </loc>
//      <o.13..13> ODR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_ODR_ODR12  ----------------------------------
// SVD Line: 6921

//  <item> SFDITEM_FIELD__GPIOH_ODR_ODR12
//    <name> ODR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_ODR ) </loc>
//      <o.12..12> ODR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_ODR_ODR11  ----------------------------------
// SVD Line: 6928

//  <item> SFDITEM_FIELD__GPIOH_ODR_ODR11
//    <name> ODR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_ODR ) </loc>
//      <o.11..11> ODR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_ODR_ODR10  ----------------------------------
// SVD Line: 6935

//  <item> SFDITEM_FIELD__GPIOH_ODR_ODR10
//    <name> ODR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40021414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_ODR ) </loc>
//      <o.10..10> ODR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_ODR_ODR9  -----------------------------------
// SVD Line: 6942

//  <item> SFDITEM_FIELD__GPIOH_ODR_ODR9
//    <name> ODR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_ODR ) </loc>
//      <o.9..9> ODR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_ODR_ODR8  -----------------------------------
// SVD Line: 6949

//  <item> SFDITEM_FIELD__GPIOH_ODR_ODR8
//    <name> ODR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_ODR ) </loc>
//      <o.8..8> ODR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_ODR_ODR7  -----------------------------------
// SVD Line: 6956

//  <item> SFDITEM_FIELD__GPIOH_ODR_ODR7
//    <name> ODR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40021414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_ODR ) </loc>
//      <o.7..7> ODR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_ODR_ODR6  -----------------------------------
// SVD Line: 6963

//  <item> SFDITEM_FIELD__GPIOH_ODR_ODR6
//    <name> ODR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_ODR ) </loc>
//      <o.6..6> ODR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_ODR_ODR5  -----------------------------------
// SVD Line: 6970

//  <item> SFDITEM_FIELD__GPIOH_ODR_ODR5
//    <name> ODR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_ODR ) </loc>
//      <o.5..5> ODR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_ODR_ODR4  -----------------------------------
// SVD Line: 6977

//  <item> SFDITEM_FIELD__GPIOH_ODR_ODR4
//    <name> ODR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_ODR ) </loc>
//      <o.4..4> ODR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_ODR_ODR3  -----------------------------------
// SVD Line: 6984

//  <item> SFDITEM_FIELD__GPIOH_ODR_ODR3
//    <name> ODR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_ODR ) </loc>
//      <o.3..3> ODR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_ODR_ODR2  -----------------------------------
// SVD Line: 6991

//  <item> SFDITEM_FIELD__GPIOH_ODR_ODR2
//    <name> ODR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_ODR ) </loc>
//      <o.2..2> ODR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_ODR_ODR1  -----------------------------------
// SVD Line: 6998

//  <item> SFDITEM_FIELD__GPIOH_ODR_ODR1
//    <name> ODR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_ODR ) </loc>
//      <o.1..1> ODR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_ODR_ODR0  -----------------------------------
// SVD Line: 7005

//  <item> SFDITEM_FIELD__GPIOH_ODR_ODR0
//    <name> ODR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021414) Port output data (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_ODR ) </loc>
//      <o.0..0> ODR0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOH_ODR  -----------------------------------
// SVD Line: 6891

//  <rtree> SFDITEM_REG__GPIOH_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021414) GPIO port output data register </i>
//    <loc> ( (unsigned int)((GPIOH_ODR >> 0) & 0xFFFFFFFF), ((GPIOH_ODR = (GPIOH_ODR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOH_ODR_ODR15 </item>
//    <item> SFDITEM_FIELD__GPIOH_ODR_ODR14 </item>
//    <item> SFDITEM_FIELD__GPIOH_ODR_ODR13 </item>
//    <item> SFDITEM_FIELD__GPIOH_ODR_ODR12 </item>
//    <item> SFDITEM_FIELD__GPIOH_ODR_ODR11 </item>
//    <item> SFDITEM_FIELD__GPIOH_ODR_ODR10 </item>
//    <item> SFDITEM_FIELD__GPIOH_ODR_ODR9 </item>
//    <item> SFDITEM_FIELD__GPIOH_ODR_ODR8 </item>
//    <item> SFDITEM_FIELD__GPIOH_ODR_ODR7 </item>
//    <item> SFDITEM_FIELD__GPIOH_ODR_ODR6 </item>
//    <item> SFDITEM_FIELD__GPIOH_ODR_ODR5 </item>
//    <item> SFDITEM_FIELD__GPIOH_ODR_ODR4 </item>
//    <item> SFDITEM_FIELD__GPIOH_ODR_ODR3 </item>
//    <item> SFDITEM_FIELD__GPIOH_ODR_ODR2 </item>
//    <item> SFDITEM_FIELD__GPIOH_ODR_ODR1 </item>
//    <item> SFDITEM_FIELD__GPIOH_ODR_ODR0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOH_BSRR  -------------------------------
// SVD Line: 7014

unsigned int GPIOH_BSRR __AT (0x40021418);



// -------------------------------  Field Item: GPIOH_BSRR_BR15  ----------------------------------
// SVD Line: 7024

//  <item> SFDITEM_FIELD__GPIOH_BSRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x40021418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_BSRR ) </loc>
//      <o.31..31> BR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_BSRR_BR14  ----------------------------------
// SVD Line: 7031

//  <item> SFDITEM_FIELD__GPIOH_BSRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x40021418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_BSRR ) </loc>
//      <o.30..30> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_BSRR_BR13  ----------------------------------
// SVD Line: 7038

//  <item> SFDITEM_FIELD__GPIOH_BSRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x40021418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_BSRR ) </loc>
//      <o.29..29> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_BSRR_BR12  ----------------------------------
// SVD Line: 7045

//  <item> SFDITEM_FIELD__GPIOH_BSRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x40021418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_BSRR ) </loc>
//      <o.28..28> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_BSRR_BR11  ----------------------------------
// SVD Line: 7052

//  <item> SFDITEM_FIELD__GPIOH_BSRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x40021418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_BSRR ) </loc>
//      <o.27..27> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_BSRR_BR10  ----------------------------------
// SVD Line: 7059

//  <item> SFDITEM_FIELD__GPIOH_BSRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x40021418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_BSRR ) </loc>
//      <o.26..26> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_BSRR_BR9  -----------------------------------
// SVD Line: 7066

//  <item> SFDITEM_FIELD__GPIOH_BSRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x40021418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_BSRR ) </loc>
//      <o.25..25> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_BSRR_BR8  -----------------------------------
// SVD Line: 7073

//  <item> SFDITEM_FIELD__GPIOH_BSRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x40021418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_BSRR_BR7  -----------------------------------
// SVD Line: 7080

//  <item> SFDITEM_FIELD__GPIOH_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x40021418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_BSRR_BR6  -----------------------------------
// SVD Line: 7087

//  <item> SFDITEM_FIELD__GPIOH_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x40021418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_BSRR_BR5  -----------------------------------
// SVD Line: 7094

//  <item> SFDITEM_FIELD__GPIOH_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x40021418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_BSRR_BR4  -----------------------------------
// SVD Line: 7101

//  <item> SFDITEM_FIELD__GPIOH_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x40021418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_BSRR_BR3  -----------------------------------
// SVD Line: 7108

//  <item> SFDITEM_FIELD__GPIOH_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x40021418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_BSRR_BR2  -----------------------------------
// SVD Line: 7115

//  <item> SFDITEM_FIELD__GPIOH_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x40021418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_BSRR_BR1  -----------------------------------
// SVD Line: 7122

//  <item> SFDITEM_FIELD__GPIOH_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x40021418) Port x reset bit y (y =  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_BSRR_BR0  -----------------------------------
// SVD Line: 7129

//  <item> SFDITEM_FIELD__GPIOH_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x40021418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_BSRR_BS15  ----------------------------------
// SVD Line: 7136

//  <item> SFDITEM_FIELD__GPIOH_BSRR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40021418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_BSRR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_BSRR_BS14  ----------------------------------
// SVD Line: 7143

//  <item> SFDITEM_FIELD__GPIOH_BSRR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40021418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_BSRR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_BSRR_BS13  ----------------------------------
// SVD Line: 7150

//  <item> SFDITEM_FIELD__GPIOH_BSRR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40021418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_BSRR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_BSRR_BS12  ----------------------------------
// SVD Line: 7157

//  <item> SFDITEM_FIELD__GPIOH_BSRR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40021418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_BSRR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_BSRR_BS11  ----------------------------------
// SVD Line: 7164

//  <item> SFDITEM_FIELD__GPIOH_BSRR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40021418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_BSRR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_BSRR_BS10  ----------------------------------
// SVD Line: 7171

//  <item> SFDITEM_FIELD__GPIOH_BSRR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40021418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_BSRR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_BSRR_BS9  -----------------------------------
// SVD Line: 7178

//  <item> SFDITEM_FIELD__GPIOH_BSRR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40021418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_BSRR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_BSRR_BS8  -----------------------------------
// SVD Line: 7185

//  <item> SFDITEM_FIELD__GPIOH_BSRR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40021418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_BSRR_BS7  -----------------------------------
// SVD Line: 7192

//  <item> SFDITEM_FIELD__GPIOH_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40021418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_BSRR_BS6  -----------------------------------
// SVD Line: 7199

//  <item> SFDITEM_FIELD__GPIOH_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40021418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_BSRR_BS5  -----------------------------------
// SVD Line: 7206

//  <item> SFDITEM_FIELD__GPIOH_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40021418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_BSRR_BS4  -----------------------------------
// SVD Line: 7213

//  <item> SFDITEM_FIELD__GPIOH_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40021418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_BSRR_BS3  -----------------------------------
// SVD Line: 7220

//  <item> SFDITEM_FIELD__GPIOH_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40021418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_BSRR_BS2  -----------------------------------
// SVD Line: 7227

//  <item> SFDITEM_FIELD__GPIOH_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40021418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_BSRR_BS1  -----------------------------------
// SVD Line: 7234

//  <item> SFDITEM_FIELD__GPIOH_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40021418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_BSRR_BS0  -----------------------------------
// SVD Line: 7241

//  <item> SFDITEM_FIELD__GPIOH_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40021418) Port x set bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOH_BSRR  -----------------------------------
// SVD Line: 7014

//  <rtree> SFDITEM_REG__GPIOH_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40021418) GPIO port bit set/reset  register </i>
//    <loc> ( (unsigned int)((GPIOH_BSRR >> 0) & 0xFFFFFFFF), ((GPIOH_BSRR = (GPIOH_BSRR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOH_BSRR_BR15 </item>
//    <item> SFDITEM_FIELD__GPIOH_BSRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOH_BSRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOH_BSRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOH_BSRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOH_BSRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOH_BSRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOH_BSRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOH_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOH_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOH_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOH_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOH_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOH_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOH_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOH_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOH_BSRR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOH_BSRR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOH_BSRR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOH_BSRR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOH_BSRR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOH_BSRR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOH_BSRR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOH_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOH_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOH_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOH_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOH_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOH_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOH_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOH_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOH_BSRR_BS0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOH_LCKR  -------------------------------
// SVD Line: 7250

unsigned int GPIOH_LCKR __AT (0x4002141C);



// -------------------------------  Field Item: GPIOH_LCKR_LCKK  ----------------------------------
// SVD Line: 7260

//  <item> SFDITEM_FIELD__GPIOH_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4002141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_LCKR_LCK15  ----------------------------------
// SVD Line: 7267

//  <item> SFDITEM_FIELD__GPIOH_LCKR_LCK15
//    <name> LCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4002141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_LCKR ) </loc>
//      <o.15..15> LCK15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_LCKR_LCK14  ----------------------------------
// SVD Line: 7274

//  <item> SFDITEM_FIELD__GPIOH_LCKR_LCK14
//    <name> LCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_LCKR ) </loc>
//      <o.14..14> LCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_LCKR_LCK13  ----------------------------------
// SVD Line: 7281

//  <item> SFDITEM_FIELD__GPIOH_LCKR_LCK13
//    <name> LCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4002141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_LCKR ) </loc>
//      <o.13..13> LCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_LCKR_LCK12  ----------------------------------
// SVD Line: 7288

//  <item> SFDITEM_FIELD__GPIOH_LCKR_LCK12
//    <name> LCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4002141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_LCKR ) </loc>
//      <o.12..12> LCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_LCKR_LCK11  ----------------------------------
// SVD Line: 7295

//  <item> SFDITEM_FIELD__GPIOH_LCKR_LCK11
//    <name> LCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4002141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_LCKR ) </loc>
//      <o.11..11> LCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_LCKR_LCK10  ----------------------------------
// SVD Line: 7302

//  <item> SFDITEM_FIELD__GPIOH_LCKR_LCK10
//    <name> LCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4002141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_LCKR ) </loc>
//      <o.10..10> LCK10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_LCKR_LCK9  ----------------------------------
// SVD Line: 7309

//  <item> SFDITEM_FIELD__GPIOH_LCKR_LCK9
//    <name> LCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4002141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_LCKR ) </loc>
//      <o.9..9> LCK9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_LCKR_LCK8  ----------------------------------
// SVD Line: 7316

//  <item> SFDITEM_FIELD__GPIOH_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4002141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_LCKR_LCK7  ----------------------------------
// SVD Line: 7323

//  <item> SFDITEM_FIELD__GPIOH_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_LCKR_LCK6  ----------------------------------
// SVD Line: 7330

//  <item> SFDITEM_FIELD__GPIOH_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_LCKR_LCK5  ----------------------------------
// SVD Line: 7337

//  <item> SFDITEM_FIELD__GPIOH_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_LCKR_LCK4  ----------------------------------
// SVD Line: 7344

//  <item> SFDITEM_FIELD__GPIOH_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_LCKR_LCK3  ----------------------------------
// SVD Line: 7351

//  <item> SFDITEM_FIELD__GPIOH_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_LCKR_LCK2  ----------------------------------
// SVD Line: 7358

//  <item> SFDITEM_FIELD__GPIOH_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_LCKR_LCK1  ----------------------------------
// SVD Line: 7365

//  <item> SFDITEM_FIELD__GPIOH_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOH_LCKR_LCK0  ----------------------------------
// SVD Line: 7372

//  <item> SFDITEM_FIELD__GPIOH_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002141C) Port x lock bit y (y=  0..15) </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOH_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOH_LCKR  -----------------------------------
// SVD Line: 7250

//  <rtree> SFDITEM_REG__GPIOH_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002141C) GPIO port configuration lock  register </i>
//    <loc> ( (unsigned int)((GPIOH_LCKR >> 0) & 0xFFFFFFFF), ((GPIOH_LCKR = (GPIOH_LCKR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOH_LCKR_LCKK </item>
//    <item> SFDITEM_FIELD__GPIOH_LCKR_LCK15 </item>
//    <item> SFDITEM_FIELD__GPIOH_LCKR_LCK14 </item>
//    <item> SFDITEM_FIELD__GPIOH_LCKR_LCK13 </item>
//    <item> SFDITEM_FIELD__GPIOH_LCKR_LCK12 </item>
//    <item> SFDITEM_FIELD__GPIOH_LCKR_LCK11 </item>
//    <item> SFDITEM_FIELD__GPIOH_LCKR_LCK10 </item>
//    <item> SFDITEM_FIELD__GPIOH_LCKR_LCK9 </item>
//    <item> SFDITEM_FIELD__GPIOH_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOH_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOH_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOH_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOH_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOH_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOH_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOH_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOH_LCKR_LCK0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOH_AFRL  -------------------------------
// SVD Line: 7381

unsigned int GPIOH_AFRL __AT (0x40021420);



// ------------------------------  Field Item: GPIOH_AFRL_AFRL7  ----------------------------------
// SVD Line: 7390

//  <item> SFDITEM_FIELD__GPIOH_AFRL_AFRL7
//    <name> AFRL7 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40021420) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_AFRL >> 28) & 0xF), ((GPIOH_AFRL = (GPIOH_AFRL & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_AFRL_AFRL6  ----------------------------------
// SVD Line: 7397

//  <item> SFDITEM_FIELD__GPIOH_AFRL_AFRL6
//    <name> AFRL6 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40021420) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_AFRL >> 24) & 0xF), ((GPIOH_AFRL = (GPIOH_AFRL & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_AFRL_AFRL5  ----------------------------------
// SVD Line: 7404

//  <item> SFDITEM_FIELD__GPIOH_AFRL_AFRL5
//    <name> AFRL5 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x40021420) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_AFRL >> 20) & 0xF), ((GPIOH_AFRL = (GPIOH_AFRL & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_AFRL_AFRL4  ----------------------------------
// SVD Line: 7411

//  <item> SFDITEM_FIELD__GPIOH_AFRL_AFRL4
//    <name> AFRL4 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40021420) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_AFRL >> 16) & 0xF), ((GPIOH_AFRL = (GPIOH_AFRL & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_AFRL_AFRL3  ----------------------------------
// SVD Line: 7418

//  <item> SFDITEM_FIELD__GPIOH_AFRL_AFRL3
//    <name> AFRL3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40021420) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_AFRL >> 12) & 0xF), ((GPIOH_AFRL = (GPIOH_AFRL & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_AFRL_AFRL2  ----------------------------------
// SVD Line: 7425

//  <item> SFDITEM_FIELD__GPIOH_AFRL_AFRL2
//    <name> AFRL2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40021420) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_AFRL >> 8) & 0xF), ((GPIOH_AFRL = (GPIOH_AFRL & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_AFRL_AFRL1  ----------------------------------
// SVD Line: 7432

//  <item> SFDITEM_FIELD__GPIOH_AFRL_AFRL1
//    <name> AFRL1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40021420) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_AFRL >> 4) & 0xF), ((GPIOH_AFRL = (GPIOH_AFRL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_AFRL_AFRL0  ----------------------------------
// SVD Line: 7439

//  <item> SFDITEM_FIELD__GPIOH_AFRL_AFRL0
//    <name> AFRL0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40021420) Alternate function selection for port x  bit y (y = 0..7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_AFRL >> 0) & 0xF), ((GPIOH_AFRL = (GPIOH_AFRL & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOH_AFRL  -----------------------------------
// SVD Line: 7381

//  <rtree> SFDITEM_REG__GPIOH_AFRL
//    <name> AFRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021420) AFRL </i>
//    <loc> ( (unsigned int)((GPIOH_AFRL >> 0) & 0xFFFFFFFF), ((GPIOH_AFRL = (GPIOH_AFRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOH_AFRL_AFRL7 </item>
//    <item> SFDITEM_FIELD__GPIOH_AFRL_AFRL6 </item>
//    <item> SFDITEM_FIELD__GPIOH_AFRL_AFRL5 </item>
//    <item> SFDITEM_FIELD__GPIOH_AFRL_AFRL4 </item>
//    <item> SFDITEM_FIELD__GPIOH_AFRL_AFRL3 </item>
//    <item> SFDITEM_FIELD__GPIOH_AFRL_AFRL2 </item>
//    <item> SFDITEM_FIELD__GPIOH_AFRL_AFRL1 </item>
//    <item> SFDITEM_FIELD__GPIOH_AFRL_AFRL0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOH_AFRH  -------------------------------
// SVD Line: 7448

unsigned int GPIOH_AFRH __AT (0x40021424);



// ------------------------------  Field Item: GPIOH_AFRH_AFRH15  ---------------------------------
// SVD Line: 7458

//  <item> SFDITEM_FIELD__GPIOH_AFRH_AFRH15
//    <name> AFRH15 </name>
//    <rw> 
//    <i> [Bits 31..28] RW (@ 0x40021424) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_AFRH >> 28) & 0xF), ((GPIOH_AFRH = (GPIOH_AFRH & ~(0xFUL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_AFRH_AFRH14  ---------------------------------
// SVD Line: 7465

//  <item> SFDITEM_FIELD__GPIOH_AFRH_AFRH14
//    <name> AFRH14 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40021424) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_AFRH >> 24) & 0xF), ((GPIOH_AFRH = (GPIOH_AFRH & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_AFRH_AFRH13  ---------------------------------
// SVD Line: 7472

//  <item> SFDITEM_FIELD__GPIOH_AFRH_AFRH13
//    <name> AFRH13 </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x40021424) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_AFRH >> 20) & 0xF), ((GPIOH_AFRH = (GPIOH_AFRH & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_AFRH_AFRH12  ---------------------------------
// SVD Line: 7479

//  <item> SFDITEM_FIELD__GPIOH_AFRH_AFRH12
//    <name> AFRH12 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40021424) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_AFRH >> 16) & 0xF), ((GPIOH_AFRH = (GPIOH_AFRH & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_AFRH_AFRH11  ---------------------------------
// SVD Line: 7486

//  <item> SFDITEM_FIELD__GPIOH_AFRH_AFRH11
//    <name> AFRH11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40021424) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_AFRH >> 12) & 0xF), ((GPIOH_AFRH = (GPIOH_AFRH & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_AFRH_AFRH10  ---------------------------------
// SVD Line: 7493

//  <item> SFDITEM_FIELD__GPIOH_AFRH_AFRH10
//    <name> AFRH10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40021424) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_AFRH >> 8) & 0xF), ((GPIOH_AFRH = (GPIOH_AFRH & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_AFRH_AFRH9  ----------------------------------
// SVD Line: 7500

//  <item> SFDITEM_FIELD__GPIOH_AFRH_AFRH9
//    <name> AFRH9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40021424) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_AFRH >> 4) & 0xF), ((GPIOH_AFRH = (GPIOH_AFRH & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOH_AFRH_AFRH8  ----------------------------------
// SVD Line: 7507

//  <item> SFDITEM_FIELD__GPIOH_AFRH_AFRH8
//    <name> AFRH8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40021424) Alternate function selection for port x  bit y (y = 8..15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOH_AFRH >> 0) & 0xF), ((GPIOH_AFRH = (GPIOH_AFRH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: GPIOH_AFRH  -----------------------------------
// SVD Line: 7448

//  <rtree> SFDITEM_REG__GPIOH_AFRH
//    <name> AFRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021424) GPIO alternate function high  register </i>
//    <loc> ( (unsigned int)((GPIOH_AFRH >> 0) & 0xFFFFFFFF), ((GPIOH_AFRH = (GPIOH_AFRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOH_AFRH_AFRH15 </item>
//    <item> SFDITEM_FIELD__GPIOH_AFRH_AFRH14 </item>
//    <item> SFDITEM_FIELD__GPIOH_AFRH_AFRH13 </item>
//    <item> SFDITEM_FIELD__GPIOH_AFRH_AFRH12 </item>
//    <item> SFDITEM_FIELD__GPIOH_AFRH_AFRH11 </item>
//    <item> SFDITEM_FIELD__GPIOH_AFRH_AFRH10 </item>
//    <item> SFDITEM_FIELD__GPIOH_AFRH_AFRH9 </item>
//    <item> SFDITEM_FIELD__GPIOH_AFRH_AFRH8 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOH  -------------------------------------
// SVD Line: 7522

//  <view> GPIOH
//    <name> GPIOH </name>
//    <item> SFDITEM_REG__GPIOH_MODER </item>
//    <item> SFDITEM_REG__GPIOH_OTYPER </item>
//    <item> SFDITEM_REG__GPIOH_OSPEEDER </item>
//    <item> SFDITEM_REG__GPIOH_PUPDR </item>
//    <item> SFDITEM_REG__GPIOH_IDR </item>
//    <item> SFDITEM_REG__GPIOH_ODR </item>
//    <item> SFDITEM_REG__GPIOH_BSRR </item>
//    <item> SFDITEM_REG__GPIOH_LCKR </item>
//    <item> SFDITEM_REG__GPIOH_AFRL </item>
//    <item> SFDITEM_REG__GPIOH_AFRH </item>
//  </view>
//  


// -----------------------------  Register Item Address: I2C1_CR1  --------------------------------
// SVD Line: 7547

unsigned int I2C1_CR1 __AT (0x40005400);



// -------------------------------  Field Item: I2C1_CR1_SWRST  -----------------------------------
// SVD Line: 7556

//  <item> SFDITEM_FIELD__I2C1_CR1_SWRST
//    <name> SWRST </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005400) Software reset </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.15..15> SWRST
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_ALERT  -----------------------------------
// SVD Line: 7562

//  <item> SFDITEM_FIELD__I2C1_CR1_ALERT
//    <name> ALERT </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40005400) SMBus alert </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.13..13> ALERT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR1_PEC  ------------------------------------
// SVD Line: 7568

//  <item> SFDITEM_FIELD__I2C1_CR1_PEC
//    <name> PEC </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005400) Packet error checking </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.12..12> PEC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR1_POS  ------------------------------------
// SVD Line: 7574

//  <item> SFDITEM_FIELD__I2C1_CR1_POS
//    <name> POS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005400) Acknowledge/PEC Position (for data  reception) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.11..11> POS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR1_ACK  ------------------------------------
// SVD Line: 7581

//  <item> SFDITEM_FIELD__I2C1_CR1_ACK
//    <name> ACK </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005400) Acknowledge enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.10..10> ACK
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR1_STOP  -----------------------------------
// SVD Line: 7587

//  <item> SFDITEM_FIELD__I2C1_CR1_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005400) Stop generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.9..9> STOP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_START  -----------------------------------
// SVD Line: 7593

//  <item> SFDITEM_FIELD__I2C1_CR1_START
//    <name> START </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005400) Start generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.8..8> START
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2C1_CR1_NOSTRETCH  ---------------------------------
// SVD Line: 7599

//  <item> SFDITEM_FIELD__I2C1_CR1_NOSTRETCH
//    <name> NOSTRETCH </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005400) Clock stretching disable (Slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.7..7> NOSTRETCH
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR1_ENGC  -----------------------------------
// SVD Line: 7606

//  <item> SFDITEM_FIELD__I2C1_CR1_ENGC
//    <name> ENGC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005400) General call enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.6..6> ENGC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_ENPEC  -----------------------------------
// SVD Line: 7612

//  <item> SFDITEM_FIELD__I2C1_CR1_ENPEC
//    <name> ENPEC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40005400) PEC enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.5..5> ENPEC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_ENARP  -----------------------------------
// SVD Line: 7618

//  <item> SFDITEM_FIELD__I2C1_CR1_ENARP
//    <name> ENARP </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40005400) ARP enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.4..4> ENARP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CR1_SMBTYPE  ----------------------------------
// SVD Line: 7624

//  <item> SFDITEM_FIELD__I2C1_CR1_SMBTYPE
//    <name> SMBTYPE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40005400) SMBus type </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.3..3> SMBTYPE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_SMBUS  -----------------------------------
// SVD Line: 7630

//  <item> SFDITEM_FIELD__I2C1_CR1_SMBUS
//    <name> SMBUS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40005400) SMBus mode </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.1..1> SMBUS
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C1_CR1_PE  ------------------------------------
// SVD Line: 7636

//  <item> SFDITEM_FIELD__I2C1_CR1_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005400) Peripheral enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_CR1  ------------------------------------
// SVD Line: 7547

//  <rtree> SFDITEM_REG__I2C1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005400) CR1 </i>
//    <loc> ( (unsigned int)((I2C1_CR1 >> 0) & 0xFFFFFFFF), ((I2C1_CR1 = (I2C1_CR1 & ~(0xBFFBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBFFB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_CR1_SWRST </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_ALERT </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_PEC </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_POS </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_ACK </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_STOP </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_START </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_NOSTRETCH </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_ENGC </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_ENPEC </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_ENARP </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_SMBTYPE </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_SMBUS </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_PE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C1_CR2  --------------------------------
// SVD Line: 7644

unsigned int I2C1_CR2 __AT (0x40005404);



// --------------------------------  Field Item: I2C1_CR2_LAST  -----------------------------------
// SVD Line: 7653

//  <item> SFDITEM_FIELD__I2C1_CR2_LAST
//    <name> LAST </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005404) DMA last transfer </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.12..12> LAST
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR2_DMAEN  -----------------------------------
// SVD Line: 7659

//  <item> SFDITEM_FIELD__I2C1_CR2_DMAEN
//    <name> DMAEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005404) DMA requests enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.11..11> DMAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CR2_ITBUFEN  ----------------------------------
// SVD Line: 7665

//  <item> SFDITEM_FIELD__I2C1_CR2_ITBUFEN
//    <name> ITBUFEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005404) Buffer interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.10..10> ITBUFEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CR2_ITEVTEN  ----------------------------------
// SVD Line: 7671

//  <item> SFDITEM_FIELD__I2C1_CR2_ITEVTEN
//    <name> ITEVTEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005404) Event interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.9..9> ITEVTEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CR2_ITERREN  ----------------------------------
// SVD Line: 7677

//  <item> SFDITEM_FIELD__I2C1_CR2_ITERREN
//    <name> ITERREN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005404) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.8..8> ITERREN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR2_FREQ  -----------------------------------
// SVD Line: 7683

//  <item> SFDITEM_FIELD__I2C1_CR2_FREQ
//    <name> FREQ </name>
//    <rw> 
//    <i> [Bits 5..0] RW (@ 0x40005404) Peripheral clock frequency </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_CR2 >> 0) & 0x3F), ((I2C1_CR2 = (I2C1_CR2 & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_CR2  ------------------------------------
// SVD Line: 7644

//  <rtree> SFDITEM_REG__I2C1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005404) CR2 </i>
//    <loc> ( (unsigned int)((I2C1_CR2 >> 0) & 0xFFFFFFFF), ((I2C1_CR2 = (I2C1_CR2 & ~(0x1F3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_CR2_LAST </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_DMAEN </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_ITBUFEN </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_ITEVTEN </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_ITERREN </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_FREQ </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C1_OAR1  --------------------------------
// SVD Line: 7691

unsigned int I2C1_OAR1 __AT (0x40005408);



// ------------------------------  Field Item: I2C1_OAR1_ADDMODE  ---------------------------------
// SVD Line: 7700

//  <item> SFDITEM_FIELD__I2C1_OAR1_ADDMODE
//    <name> ADDMODE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005408) ADDMODE </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_OAR1 ) </loc>
//      <o.15..15> ADDMODE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_OAR1_ADD_8_9  ---------------------------------
// SVD Line: 7706

//  <item> SFDITEM_FIELD__I2C1_OAR1_ADD_8_9
//    <name> ADD_8_9 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40005408) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_OAR1 >> 8) & 0x3), ((I2C1_OAR1 = (I2C1_OAR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C1_OAR1_ADD_1_7  ---------------------------------
// SVD Line: 7712

//  <item> SFDITEM_FIELD__I2C1_OAR1_ADD_1_7
//    <name> ADD_1_7 </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x40005408) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_OAR1 >> 1) & 0x7F), ((I2C1_OAR1 = (I2C1_OAR1 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C1_OAR1_ADD_0  ----------------------------------
// SVD Line: 7718

//  <item> SFDITEM_FIELD__I2C1_OAR1_ADD_0
//    <name> ADD_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005408) Interface address </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_OAR1 ) </loc>
//      <o.0..0> ADD_0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_OAR1  -----------------------------------
// SVD Line: 7691

//  <rtree> SFDITEM_REG__I2C1_OAR1
//    <name> OAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005408) OAR1 </i>
//    <loc> ( (unsigned int)((I2C1_OAR1 >> 0) & 0xFFFFFFFF), ((I2C1_OAR1 = (I2C1_OAR1 & ~(0x83FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x83FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_OAR1_ADDMODE </item>
//    <item> SFDITEM_FIELD__I2C1_OAR1_ADD_8_9 </item>
//    <item> SFDITEM_FIELD__I2C1_OAR1_ADD_1_7 </item>
//    <item> SFDITEM_FIELD__I2C1_OAR1_ADD_0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C1_OAR2  --------------------------------
// SVD Line: 7726

unsigned int I2C1_OAR2 __AT (0x4000540C);



// -------------------------------  Field Item: I2C1_OAR2_ADD2  -----------------------------------
// SVD Line: 7735

//  <item> SFDITEM_FIELD__I2C1_OAR2_ADD2
//    <name> ADD2 </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x4000540C) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_OAR2 >> 1) & 0x7F), ((I2C1_OAR2 = (I2C1_OAR2 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C1_OAR2_ENDUAL  ----------------------------------
// SVD Line: 7741

//  <item> SFDITEM_FIELD__I2C1_OAR2_ENDUAL
//    <name> ENDUAL </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000540C) Dual addressing mode  enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_OAR2 ) </loc>
//      <o.0..0> ENDUAL
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_OAR2  -----------------------------------
// SVD Line: 7726

//  <rtree> SFDITEM_REG__I2C1_OAR2
//    <name> OAR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000540C) OAR2 </i>
//    <loc> ( (unsigned int)((I2C1_OAR2 >> 0) & 0xFFFFFFFF), ((I2C1_OAR2 = (I2C1_OAR2 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_OAR2_ADD2 </item>
//    <item> SFDITEM_FIELD__I2C1_OAR2_ENDUAL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C1_DR  ---------------------------------
// SVD Line: 7750

unsigned int I2C1_DR __AT (0x40005410);



// ---------------------------------  Field Item: I2C1_DR_DR  -------------------------------------
// SVD Line: 7759

//  <item> SFDITEM_FIELD__I2C1_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40005410) -bit data register </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_DR >> 0) & 0xFF), ((I2C1_DR = (I2C1_DR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: I2C1_DR  ------------------------------------
// SVD Line: 7750

//  <rtree> SFDITEM_REG__I2C1_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005410) DR </i>
//    <loc> ( (unsigned int)((I2C1_DR >> 0) & 0xFFFFFFFF), ((I2C1_DR = (I2C1_DR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_DR_DR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C1_SR1  --------------------------------
// SVD Line: 7767

unsigned int I2C1_SR1 __AT (0x40005414);



// ------------------------------  Field Item: I2C1_SR1_SMBALERT  ---------------------------------
// SVD Line: 7775

//  <item> SFDITEM_FIELD__I2C1_SR1_SMBALERT
//    <name> SMBALERT </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005414) SMBus alert </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.15..15> SMBALERT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_SR1_TIMEOUT  ----------------------------------
// SVD Line: 7782

//  <item> SFDITEM_FIELD__I2C1_SR1_TIMEOUT
//    <name> TIMEOUT </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005414) Timeout or Tlow error </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.14..14> TIMEOUT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_SR1_PECERR  ----------------------------------
// SVD Line: 7789

//  <item> SFDITEM_FIELD__I2C1_SR1_PECERR
//    <name> PECERR </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005414) PEC Error in reception </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.12..12> PECERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR1_OVR  ------------------------------------
// SVD Line: 7796

//  <item> SFDITEM_FIELD__I2C1_SR1_OVR
//    <name> OVR </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005414) Overrun/Underrun </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.11..11> OVR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C1_SR1_AF  ------------------------------------
// SVD Line: 7803

//  <item> SFDITEM_FIELD__I2C1_SR1_AF
//    <name> AF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005414) Acknowledge failure </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.10..10> AF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR1_ARLO  -----------------------------------
// SVD Line: 7810

//  <item> SFDITEM_FIELD__I2C1_SR1_ARLO
//    <name> ARLO </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005414) Arbitration lost (master  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.9..9> ARLO
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR1_BERR  -----------------------------------
// SVD Line: 7818

//  <item> SFDITEM_FIELD__I2C1_SR1_BERR
//    <name> BERR </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005414) Bus error </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.8..8> BERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR1_TxE  ------------------------------------
// SVD Line: 7825

//  <item> SFDITEM_FIELD__I2C1_SR1_TxE
//    <name> TxE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40005414) Data register empty  (transmitters) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.7..7> TxE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR1_RxNE  -----------------------------------
// SVD Line: 7833

//  <item> SFDITEM_FIELD__I2C1_SR1_RxNE
//    <name> RxNE </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40005414) Data register not empty  (receivers) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.6..6> RxNE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_SR1_STOPF  -----------------------------------
// SVD Line: 7841

//  <item> SFDITEM_FIELD__I2C1_SR1_STOPF
//    <name> STOPF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40005414) Stop detection (slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.4..4> STOPF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_SR1_ADD10  -----------------------------------
// SVD Line: 7849

//  <item> SFDITEM_FIELD__I2C1_SR1_ADD10
//    <name> ADD10 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40005414) 10-bit header sent (Master  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.3..3> ADD10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR1_BTF  ------------------------------------
// SVD Line: 7857

//  <item> SFDITEM_FIELD__I2C1_SR1_BTF
//    <name> BTF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40005414) Byte transfer finished </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.2..2> BTF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR1_ADDR  -----------------------------------
// SVD Line: 7864

//  <item> SFDITEM_FIELD__I2C1_SR1_ADDR
//    <name> ADDR </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40005414) Address sent (master mode)/matched  (slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.1..1> ADDR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C1_SR1_SB  ------------------------------------
// SVD Line: 7872

//  <item> SFDITEM_FIELD__I2C1_SR1_SB
//    <name> SB </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40005414) Start bit (Master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.0..0> SB
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_SR1  ------------------------------------
// SVD Line: 7767

//  <rtree> SFDITEM_REG__I2C1_SR1
//    <name> SR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005414) SR1 </i>
//    <loc> ( (unsigned int)((I2C1_SR1 >> 0) & 0xFFFFFFFF), ((I2C1_SR1 = (I2C1_SR1 & ~(0xDF00UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xDF00) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_SR1_SMBALERT </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_TIMEOUT </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_PECERR </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_OVR </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_AF </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_ARLO </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_BERR </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_TxE </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_RxNE </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_STOPF </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_ADD10 </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_BTF </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_ADDR </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_SB </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C1_SR2  --------------------------------
// SVD Line: 7881

unsigned int I2C1_SR2 __AT (0x40005418);



// --------------------------------  Field Item: I2C1_SR2_PEC  ------------------------------------
// SVD Line: 7890

//  <item> SFDITEM_FIELD__I2C1_SR2_PEC
//    <name> PEC </name>
//    <r> 
//    <i> [Bits 15..8] RO (@ 0x40005418) acket error checking  register </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_SR2 >> 8) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C1_SR2_DUALF  -----------------------------------
// SVD Line: 7897

//  <item> SFDITEM_FIELD__I2C1_SR2_DUALF
//    <name> DUALF </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40005418) Dual flag (Slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR2 ) </loc>
//      <o.7..7> DUALF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_SR2_SMBHOST  ----------------------------------
// SVD Line: 7903

//  <item> SFDITEM_FIELD__I2C1_SR2_SMBHOST
//    <name> SMBHOST </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40005418) SMBus host header (Slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR2 ) </loc>
//      <o.6..6> SMBHOST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2C1_SR2_SMBDEFAULT  --------------------------------
// SVD Line: 7910

//  <item> SFDITEM_FIELD__I2C1_SR2_SMBDEFAULT
//    <name> SMBDEFAULT </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40005418) SMBus device default address (Slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR2 ) </loc>
//      <o.5..5> SMBDEFAULT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_SR2_GENCALL  ----------------------------------
// SVD Line: 7917

//  <item> SFDITEM_FIELD__I2C1_SR2_GENCALL
//    <name> GENCALL </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40005418) General call address (Slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR2 ) </loc>
//      <o.4..4> GENCALL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR2_TRA  ------------------------------------
// SVD Line: 7924

//  <item> SFDITEM_FIELD__I2C1_SR2_TRA
//    <name> TRA </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40005418) Transmitter/receiver </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR2 ) </loc>
//      <o.2..2> TRA
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR2_BUSY  -----------------------------------
// SVD Line: 7930

//  <item> SFDITEM_FIELD__I2C1_SR2_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40005418) Bus busy </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR2 ) </loc>
//      <o.1..1> BUSY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR2_MSL  ------------------------------------
// SVD Line: 7936

//  <item> SFDITEM_FIELD__I2C1_SR2_MSL
//    <name> MSL </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40005418) Master/slave </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR2 ) </loc>
//      <o.0..0> MSL
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_SR2  ------------------------------------
// SVD Line: 7881

//  <rtree> SFDITEM_REG__I2C1_SR2
//    <name> SR2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40005418) SR2 </i>
//    <loc> ( (unsigned int)((I2C1_SR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__I2C1_SR2_PEC </item>
//    <item> SFDITEM_FIELD__I2C1_SR2_DUALF </item>
//    <item> SFDITEM_FIELD__I2C1_SR2_SMBHOST </item>
//    <item> SFDITEM_FIELD__I2C1_SR2_SMBDEFAULT </item>
//    <item> SFDITEM_FIELD__I2C1_SR2_GENCALL </item>
//    <item> SFDITEM_FIELD__I2C1_SR2_TRA </item>
//    <item> SFDITEM_FIELD__I2C1_SR2_BUSY </item>
//    <item> SFDITEM_FIELD__I2C1_SR2_MSL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C1_CCR  --------------------------------
// SVD Line: 7944

unsigned int I2C1_CCR __AT (0x4000541C);



// --------------------------------  Field Item: I2C1_CCR_F_S  ------------------------------------
// SVD Line: 7953

//  <item> SFDITEM_FIELD__I2C1_CCR_F_S
//    <name> F_S </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000541C) I2C master mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CCR ) </loc>
//      <o.15..15> F_S
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CCR_DUTY  -----------------------------------
// SVD Line: 7959

//  <item> SFDITEM_FIELD__I2C1_CCR_DUTY
//    <name> DUTY </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000541C) Fast mode duty cycle </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CCR ) </loc>
//      <o.14..14> DUTY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CCR_CCR  ------------------------------------
// SVD Line: 7965

//  <item> SFDITEM_FIELD__I2C1_CCR_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x4000541C) Clock control register in Fast/Standard  mode (Master mode) </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2C1_CCR >> 0) & 0xFFF), ((I2C1_CCR = (I2C1_CCR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_CCR  ------------------------------------
// SVD Line: 7944

//  <rtree> SFDITEM_REG__I2C1_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000541C) CCR </i>
//    <loc> ( (unsigned int)((I2C1_CCR >> 0) & 0xFFFFFFFF), ((I2C1_CCR = (I2C1_CCR & ~(0xCFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xCFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_CCR_F_S </item>
//    <item> SFDITEM_FIELD__I2C1_CCR_DUTY </item>
//    <item> SFDITEM_FIELD__I2C1_CCR_CCR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C1_TRISE  -------------------------------
// SVD Line: 7974

unsigned int I2C1_TRISE __AT (0x40005420);



// ------------------------------  Field Item: I2C1_TRISE_TRISE  ----------------------------------
// SVD Line: 7983

//  <item> SFDITEM_FIELD__I2C1_TRISE_TRISE
//    <name> TRISE </name>
//    <rw> 
//    <i> [Bits 5..0] RW (@ 0x40005420) Maximum rise time in Fast/Standard mode  (Master mode) </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_TRISE >> 0) & 0x3F), ((I2C1_TRISE = (I2C1_TRISE & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: I2C1_TRISE  -----------------------------------
// SVD Line: 7974

//  <rtree> SFDITEM_REG__I2C1_TRISE
//    <name> TRISE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005420) TRISE </i>
//    <loc> ( (unsigned int)((I2C1_TRISE >> 0) & 0xFFFFFFFF), ((I2C1_TRISE = (I2C1_TRISE & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_TRISE_TRISE </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: I2C1  -------------------------------------
// SVD Line: 7526

//  <view> I2C1
//    <name> I2C1 </name>
//    <item> SFDITEM_REG__I2C1_CR1 </item>
//    <item> SFDITEM_REG__I2C1_CR2 </item>
//    <item> SFDITEM_REG__I2C1_OAR1 </item>
//    <item> SFDITEM_REG__I2C1_OAR2 </item>
//    <item> SFDITEM_REG__I2C1_DR </item>
//    <item> SFDITEM_REG__I2C1_SR1 </item>
//    <item> SFDITEM_REG__I2C1_SR2 </item>
//    <item> SFDITEM_REG__I2C1_CCR </item>
//    <item> SFDITEM_REG__I2C1_TRISE </item>
//  </view>
//  


// -----------------------------  Register Item Address: I2C2_CR1  --------------------------------
// SVD Line: 7547

unsigned int I2C2_CR1 __AT (0x40005800);



// -------------------------------  Field Item: I2C2_CR1_SWRST  -----------------------------------
// SVD Line: 7556

//  <item> SFDITEM_FIELD__I2C2_CR1_SWRST
//    <name> SWRST </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005800) Software reset </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.15..15> SWRST
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR1_ALERT  -----------------------------------
// SVD Line: 7562

//  <item> SFDITEM_FIELD__I2C2_CR1_ALERT
//    <name> ALERT </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40005800) SMBus alert </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.13..13> ALERT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CR1_PEC  ------------------------------------
// SVD Line: 7568

//  <item> SFDITEM_FIELD__I2C2_CR1_PEC
//    <name> PEC </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005800) Packet error checking </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.12..12> PEC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CR1_POS  ------------------------------------
// SVD Line: 7574

//  <item> SFDITEM_FIELD__I2C2_CR1_POS
//    <name> POS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005800) Acknowledge/PEC Position (for data  reception) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.11..11> POS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CR1_ACK  ------------------------------------
// SVD Line: 7581

//  <item> SFDITEM_FIELD__I2C2_CR1_ACK
//    <name> ACK </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005800) Acknowledge enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.10..10> ACK
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CR1_STOP  -----------------------------------
// SVD Line: 7587

//  <item> SFDITEM_FIELD__I2C2_CR1_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005800) Stop generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.9..9> STOP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR1_START  -----------------------------------
// SVD Line: 7593

//  <item> SFDITEM_FIELD__I2C2_CR1_START
//    <name> START </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005800) Start generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.8..8> START
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2C2_CR1_NOSTRETCH  ---------------------------------
// SVD Line: 7599

//  <item> SFDITEM_FIELD__I2C2_CR1_NOSTRETCH
//    <name> NOSTRETCH </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005800) Clock stretching disable (Slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.7..7> NOSTRETCH
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CR1_ENGC  -----------------------------------
// SVD Line: 7606

//  <item> SFDITEM_FIELD__I2C2_CR1_ENGC
//    <name> ENGC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005800) General call enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.6..6> ENGC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR1_ENPEC  -----------------------------------
// SVD Line: 7612

//  <item> SFDITEM_FIELD__I2C2_CR1_ENPEC
//    <name> ENPEC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40005800) PEC enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.5..5> ENPEC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR1_ENARP  -----------------------------------
// SVD Line: 7618

//  <item> SFDITEM_FIELD__I2C2_CR1_ENARP
//    <name> ENARP </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40005800) ARP enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.4..4> ENARP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CR1_SMBTYPE  ----------------------------------
// SVD Line: 7624

//  <item> SFDITEM_FIELD__I2C2_CR1_SMBTYPE
//    <name> SMBTYPE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40005800) SMBus type </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.3..3> SMBTYPE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR1_SMBUS  -----------------------------------
// SVD Line: 7630

//  <item> SFDITEM_FIELD__I2C2_CR1_SMBUS
//    <name> SMBUS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40005800) SMBus mode </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.1..1> SMBUS
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C2_CR1_PE  ------------------------------------
// SVD Line: 7636

//  <item> SFDITEM_FIELD__I2C2_CR1_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005800) Peripheral enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_CR1  ------------------------------------
// SVD Line: 7547

//  <rtree> SFDITEM_REG__I2C2_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005800) CR1 </i>
//    <loc> ( (unsigned int)((I2C2_CR1 >> 0) & 0xFFFFFFFF), ((I2C2_CR1 = (I2C2_CR1 & ~(0xBFFBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBFFB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_CR1_SWRST </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_ALERT </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_PEC </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_POS </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_ACK </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_STOP </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_START </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_NOSTRETCH </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_ENGC </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_ENPEC </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_ENARP </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_SMBTYPE </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_SMBUS </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_PE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C2_CR2  --------------------------------
// SVD Line: 7644

unsigned int I2C2_CR2 __AT (0x40005804);



// --------------------------------  Field Item: I2C2_CR2_LAST  -----------------------------------
// SVD Line: 7653

//  <item> SFDITEM_FIELD__I2C2_CR2_LAST
//    <name> LAST </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005804) DMA last transfer </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR2 ) </loc>
//      <o.12..12> LAST
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR2_DMAEN  -----------------------------------
// SVD Line: 7659

//  <item> SFDITEM_FIELD__I2C2_CR2_DMAEN
//    <name> DMAEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005804) DMA requests enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR2 ) </loc>
//      <o.11..11> DMAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CR2_ITBUFEN  ----------------------------------
// SVD Line: 7665

//  <item> SFDITEM_FIELD__I2C2_CR2_ITBUFEN
//    <name> ITBUFEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005804) Buffer interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR2 ) </loc>
//      <o.10..10> ITBUFEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CR2_ITEVTEN  ----------------------------------
// SVD Line: 7671

//  <item> SFDITEM_FIELD__I2C2_CR2_ITEVTEN
//    <name> ITEVTEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005804) Event interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR2 ) </loc>
//      <o.9..9> ITEVTEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CR2_ITERREN  ----------------------------------
// SVD Line: 7677

//  <item> SFDITEM_FIELD__I2C2_CR2_ITERREN
//    <name> ITERREN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005804) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR2 ) </loc>
//      <o.8..8> ITERREN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CR2_FREQ  -----------------------------------
// SVD Line: 7683

//  <item> SFDITEM_FIELD__I2C2_CR2_FREQ
//    <name> FREQ </name>
//    <rw> 
//    <i> [Bits 5..0] RW (@ 0x40005804) Peripheral clock frequency </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_CR2 >> 0) & 0x3F), ((I2C2_CR2 = (I2C2_CR2 & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_CR2  ------------------------------------
// SVD Line: 7644

//  <rtree> SFDITEM_REG__I2C2_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005804) CR2 </i>
//    <loc> ( (unsigned int)((I2C2_CR2 >> 0) & 0xFFFFFFFF), ((I2C2_CR2 = (I2C2_CR2 & ~(0x1F3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_CR2_LAST </item>
//    <item> SFDITEM_FIELD__I2C2_CR2_DMAEN </item>
//    <item> SFDITEM_FIELD__I2C2_CR2_ITBUFEN </item>
//    <item> SFDITEM_FIELD__I2C2_CR2_ITEVTEN </item>
//    <item> SFDITEM_FIELD__I2C2_CR2_ITERREN </item>
//    <item> SFDITEM_FIELD__I2C2_CR2_FREQ </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C2_OAR1  --------------------------------
// SVD Line: 7691

unsigned int I2C2_OAR1 __AT (0x40005808);



// ------------------------------  Field Item: I2C2_OAR1_ADDMODE  ---------------------------------
// SVD Line: 7700

//  <item> SFDITEM_FIELD__I2C2_OAR1_ADDMODE
//    <name> ADDMODE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005808) ADDMODE </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_OAR1 ) </loc>
//      <o.15..15> ADDMODE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_OAR1_ADD_8_9  ---------------------------------
// SVD Line: 7706

//  <item> SFDITEM_FIELD__I2C2_OAR1_ADD_8_9
//    <name> ADD_8_9 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40005808) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_OAR1 >> 8) & 0x3), ((I2C2_OAR1 = (I2C2_OAR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C2_OAR1_ADD_1_7  ---------------------------------
// SVD Line: 7712

//  <item> SFDITEM_FIELD__I2C2_OAR1_ADD_1_7
//    <name> ADD_1_7 </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x40005808) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_OAR1 >> 1) & 0x7F), ((I2C2_OAR1 = (I2C2_OAR1 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C2_OAR1_ADD_0  ----------------------------------
// SVD Line: 7718

//  <item> SFDITEM_FIELD__I2C2_OAR1_ADD_0
//    <name> ADD_0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005808) Interface address </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_OAR1 ) </loc>
//      <o.0..0> ADD_0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_OAR1  -----------------------------------
// SVD Line: 7691

//  <rtree> SFDITEM_REG__I2C2_OAR1
//    <name> OAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005808) OAR1 </i>
//    <loc> ( (unsigned int)((I2C2_OAR1 >> 0) & 0xFFFFFFFF), ((I2C2_OAR1 = (I2C2_OAR1 & ~(0x83FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x83FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_OAR1_ADDMODE </item>
//    <item> SFDITEM_FIELD__I2C2_OAR1_ADD_8_9 </item>
//    <item> SFDITEM_FIELD__I2C2_OAR1_ADD_1_7 </item>
//    <item> SFDITEM_FIELD__I2C2_OAR1_ADD_0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C2_OAR2  --------------------------------
// SVD Line: 7726

unsigned int I2C2_OAR2 __AT (0x4000580C);



// -------------------------------  Field Item: I2C2_OAR2_ADD2  -----------------------------------
// SVD Line: 7735

//  <item> SFDITEM_FIELD__I2C2_OAR2_ADD2
//    <name> ADD2 </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x4000580C) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_OAR2 >> 1) & 0x7F), ((I2C2_OAR2 = (I2C2_OAR2 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C2_OAR2_ENDUAL  ----------------------------------
// SVD Line: 7741

//  <item> SFDITEM_FIELD__I2C2_OAR2_ENDUAL
//    <name> ENDUAL </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000580C) Dual addressing mode  enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_OAR2 ) </loc>
//      <o.0..0> ENDUAL
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_OAR2  -----------------------------------
// SVD Line: 7726

//  <rtree> SFDITEM_REG__I2C2_OAR2
//    <name> OAR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000580C) OAR2 </i>
//    <loc> ( (unsigned int)((I2C2_OAR2 >> 0) & 0xFFFFFFFF), ((I2C2_OAR2 = (I2C2_OAR2 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_OAR2_ADD2 </item>
//    <item> SFDITEM_FIELD__I2C2_OAR2_ENDUAL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C2_DR  ---------------------------------
// SVD Line: 7750

unsigned int I2C2_DR __AT (0x40005810);



// ---------------------------------  Field Item: I2C2_DR_DR  -------------------------------------
// SVD Line: 7759

//  <item> SFDITEM_FIELD__I2C2_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40005810) -bit data register </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_DR >> 0) & 0xFF), ((I2C2_DR = (I2C2_DR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: I2C2_DR  ------------------------------------
// SVD Line: 7750

//  <rtree> SFDITEM_REG__I2C2_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005810) DR </i>
//    <loc> ( (unsigned int)((I2C2_DR >> 0) & 0xFFFFFFFF), ((I2C2_DR = (I2C2_DR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_DR_DR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C2_SR1  --------------------------------
// SVD Line: 7767

unsigned int I2C2_SR1 __AT (0x40005814);



// ------------------------------  Field Item: I2C2_SR1_SMBALERT  ---------------------------------
// SVD Line: 7775

//  <item> SFDITEM_FIELD__I2C2_SR1_SMBALERT
//    <name> SMBALERT </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005814) SMBus alert </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR1 ) </loc>
//      <o.15..15> SMBALERT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_SR1_TIMEOUT  ----------------------------------
// SVD Line: 7782

//  <item> SFDITEM_FIELD__I2C2_SR1_TIMEOUT
//    <name> TIMEOUT </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005814) Timeout or Tlow error </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR1 ) </loc>
//      <o.14..14> TIMEOUT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_SR1_PECERR  ----------------------------------
// SVD Line: 7789

//  <item> SFDITEM_FIELD__I2C2_SR1_PECERR
//    <name> PECERR </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005814) PEC Error in reception </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR1 ) </loc>
//      <o.12..12> PECERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_SR1_OVR  ------------------------------------
// SVD Line: 7796

//  <item> SFDITEM_FIELD__I2C2_SR1_OVR
//    <name> OVR </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005814) Overrun/Underrun </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR1 ) </loc>
//      <o.11..11> OVR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C2_SR1_AF  ------------------------------------
// SVD Line: 7803

//  <item> SFDITEM_FIELD__I2C2_SR1_AF
//    <name> AF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005814) Acknowledge failure </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR1 ) </loc>
//      <o.10..10> AF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_SR1_ARLO  -----------------------------------
// SVD Line: 7810

//  <item> SFDITEM_FIELD__I2C2_SR1_ARLO
//    <name> ARLO </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005814) Arbitration lost (master  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR1 ) </loc>
//      <o.9..9> ARLO
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_SR1_BERR  -----------------------------------
// SVD Line: 7818

//  <item> SFDITEM_FIELD__I2C2_SR1_BERR
//    <name> BERR </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005814) Bus error </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR1 ) </loc>
//      <o.8..8> BERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_SR1_TxE  ------------------------------------
// SVD Line: 7825

//  <item> SFDITEM_FIELD__I2C2_SR1_TxE
//    <name> TxE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40005814) Data register empty  (transmitters) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR1 ) </loc>
//      <o.7..7> TxE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_SR1_RxNE  -----------------------------------
// SVD Line: 7833

//  <item> SFDITEM_FIELD__I2C2_SR1_RxNE
//    <name> RxNE </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40005814) Data register not empty  (receivers) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR1 ) </loc>
//      <o.6..6> RxNE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_SR1_STOPF  -----------------------------------
// SVD Line: 7841

//  <item> SFDITEM_FIELD__I2C2_SR1_STOPF
//    <name> STOPF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40005814) Stop detection (slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR1 ) </loc>
//      <o.4..4> STOPF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_SR1_ADD10  -----------------------------------
// SVD Line: 7849

//  <item> SFDITEM_FIELD__I2C2_SR1_ADD10
//    <name> ADD10 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40005814) 10-bit header sent (Master  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR1 ) </loc>
//      <o.3..3> ADD10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_SR1_BTF  ------------------------------------
// SVD Line: 7857

//  <item> SFDITEM_FIELD__I2C2_SR1_BTF
//    <name> BTF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40005814) Byte transfer finished </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR1 ) </loc>
//      <o.2..2> BTF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_SR1_ADDR  -----------------------------------
// SVD Line: 7864

//  <item> SFDITEM_FIELD__I2C2_SR1_ADDR
//    <name> ADDR </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40005814) Address sent (master mode)/matched  (slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR1 ) </loc>
//      <o.1..1> ADDR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C2_SR1_SB  ------------------------------------
// SVD Line: 7872

//  <item> SFDITEM_FIELD__I2C2_SR1_SB
//    <name> SB </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40005814) Start bit (Master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR1 ) </loc>
//      <o.0..0> SB
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_SR1  ------------------------------------
// SVD Line: 7767

//  <rtree> SFDITEM_REG__I2C2_SR1
//    <name> SR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005814) SR1 </i>
//    <loc> ( (unsigned int)((I2C2_SR1 >> 0) & 0xFFFFFFFF), ((I2C2_SR1 = (I2C2_SR1 & ~(0xDF00UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xDF00) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_SR1_SMBALERT </item>
//    <item> SFDITEM_FIELD__I2C2_SR1_TIMEOUT </item>
//    <item> SFDITEM_FIELD__I2C2_SR1_PECERR </item>
//    <item> SFDITEM_FIELD__I2C2_SR1_OVR </item>
//    <item> SFDITEM_FIELD__I2C2_SR1_AF </item>
//    <item> SFDITEM_FIELD__I2C2_SR1_ARLO </item>
//    <item> SFDITEM_FIELD__I2C2_SR1_BERR </item>
//    <item> SFDITEM_FIELD__I2C2_SR1_TxE </item>
//    <item> SFDITEM_FIELD__I2C2_SR1_RxNE </item>
//    <item> SFDITEM_FIELD__I2C2_SR1_STOPF </item>
//    <item> SFDITEM_FIELD__I2C2_SR1_ADD10 </item>
//    <item> SFDITEM_FIELD__I2C2_SR1_BTF </item>
//    <item> SFDITEM_FIELD__I2C2_SR1_ADDR </item>
//    <item> SFDITEM_FIELD__I2C2_SR1_SB </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C2_SR2  --------------------------------
// SVD Line: 7881

unsigned int I2C2_SR2 __AT (0x40005818);



// --------------------------------  Field Item: I2C2_SR2_PEC  ------------------------------------
// SVD Line: 7890

//  <item> SFDITEM_FIELD__I2C2_SR2_PEC
//    <name> PEC </name>
//    <r> 
//    <i> [Bits 15..8] RO (@ 0x40005818) acket error checking  register </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_SR2 >> 8) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C2_SR2_DUALF  -----------------------------------
// SVD Line: 7897

//  <item> SFDITEM_FIELD__I2C2_SR2_DUALF
//    <name> DUALF </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40005818) Dual flag (Slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR2 ) </loc>
//      <o.7..7> DUALF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_SR2_SMBHOST  ----------------------------------
// SVD Line: 7903

//  <item> SFDITEM_FIELD__I2C2_SR2_SMBHOST
//    <name> SMBHOST </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40005818) SMBus host header (Slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR2 ) </loc>
//      <o.6..6> SMBHOST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2C2_SR2_SMBDEFAULT  --------------------------------
// SVD Line: 7910

//  <item> SFDITEM_FIELD__I2C2_SR2_SMBDEFAULT
//    <name> SMBDEFAULT </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40005818) SMBus device default address (Slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR2 ) </loc>
//      <o.5..5> SMBDEFAULT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_SR2_GENCALL  ----------------------------------
// SVD Line: 7917

//  <item> SFDITEM_FIELD__I2C2_SR2_GENCALL
//    <name> GENCALL </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40005818) General call address (Slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR2 ) </loc>
//      <o.4..4> GENCALL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_SR2_TRA  ------------------------------------
// SVD Line: 7924

//  <item> SFDITEM_FIELD__I2C2_SR2_TRA
//    <name> TRA </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40005818) Transmitter/receiver </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR2 ) </loc>
//      <o.2..2> TRA
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_SR2_BUSY  -----------------------------------
// SVD Line: 7930

//  <item> SFDITEM_FIELD__I2C2_SR2_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40005818) Bus busy </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR2 ) </loc>
//      <o.1..1> BUSY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_SR2_MSL  ------------------------------------
// SVD Line: 7936

//  <item> SFDITEM_FIELD__I2C2_SR2_MSL
//    <name> MSL </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40005818) Master/slave </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR2 ) </loc>
//      <o.0..0> MSL
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_SR2  ------------------------------------
// SVD Line: 7881

//  <rtree> SFDITEM_REG__I2C2_SR2
//    <name> SR2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40005818) SR2 </i>
//    <loc> ( (unsigned int)((I2C2_SR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__I2C2_SR2_PEC </item>
//    <item> SFDITEM_FIELD__I2C2_SR2_DUALF </item>
//    <item> SFDITEM_FIELD__I2C2_SR2_SMBHOST </item>
//    <item> SFDITEM_FIELD__I2C2_SR2_SMBDEFAULT </item>
//    <item> SFDITEM_FIELD__I2C2_SR2_GENCALL </item>
//    <item> SFDITEM_FIELD__I2C2_SR2_TRA </item>
//    <item> SFDITEM_FIELD__I2C2_SR2_BUSY </item>
//    <item> SFDITEM_FIELD__I2C2_SR2_MSL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C2_CCR  --------------------------------
// SVD Line: 7944

unsigned int I2C2_CCR __AT (0x4000581C);



// --------------------------------  Field Item: I2C2_CCR_F_S  ------------------------------------
// SVD Line: 7953

//  <item> SFDITEM_FIELD__I2C2_CCR_F_S
//    <name> F_S </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000581C) I2C master mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CCR ) </loc>
//      <o.15..15> F_S
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CCR_DUTY  -----------------------------------
// SVD Line: 7959

//  <item> SFDITEM_FIELD__I2C2_CCR_DUTY
//    <name> DUTY </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000581C) Fast mode duty cycle </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CCR ) </loc>
//      <o.14..14> DUTY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CCR_CCR  ------------------------------------
// SVD Line: 7965

//  <item> SFDITEM_FIELD__I2C2_CCR_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x4000581C) Clock control register in Fast/Standard  mode (Master mode) </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2C2_CCR >> 0) & 0xFFF), ((I2C2_CCR = (I2C2_CCR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_CCR  ------------------------------------
// SVD Line: 7944

//  <rtree> SFDITEM_REG__I2C2_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000581C) CCR </i>
//    <loc> ( (unsigned int)((I2C2_CCR >> 0) & 0xFFFFFFFF), ((I2C2_CCR = (I2C2_CCR & ~(0xCFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xCFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_CCR_F_S </item>
//    <item> SFDITEM_FIELD__I2C2_CCR_DUTY </item>
//    <item> SFDITEM_FIELD__I2C2_CCR_CCR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C2_TRISE  -------------------------------
// SVD Line: 7974

unsigned int I2C2_TRISE __AT (0x40005820);



// ------------------------------  Field Item: I2C2_TRISE_TRISE  ----------------------------------
// SVD Line: 7983

//  <item> SFDITEM_FIELD__I2C2_TRISE_TRISE
//    <name> TRISE </name>
//    <rw> 
//    <i> [Bits 5..0] RW (@ 0x40005820) Maximum rise time in Fast/Standard mode  (Master mode) </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_TRISE >> 0) & 0x3F), ((I2C2_TRISE = (I2C2_TRISE & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: I2C2_TRISE  -----------------------------------
// SVD Line: 7974

//  <rtree> SFDITEM_REG__I2C2_TRISE
//    <name> TRISE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005820) TRISE </i>
//    <loc> ( (unsigned int)((I2C2_TRISE >> 0) & 0xFFFFFFFF), ((I2C2_TRISE = (I2C2_TRISE & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_TRISE_TRISE </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: I2C2  -------------------------------------
// SVD Line: 7994

//  <view> I2C2
//    <name> I2C2 </name>
//    <item> SFDITEM_REG__I2C2_CR1 </item>
//    <item> SFDITEM_REG__I2C2_CR2 </item>
//    <item> SFDITEM_REG__I2C2_OAR1 </item>
//    <item> SFDITEM_REG__I2C2_OAR2 </item>
//    <item> SFDITEM_REG__I2C2_DR </item>
//    <item> SFDITEM_REG__I2C2_SR1 </item>
//    <item> SFDITEM_REG__I2C2_SR2 </item>
//    <item> SFDITEM_REG__I2C2_CCR </item>
//    <item> SFDITEM_REG__I2C2_TRISE </item>
//  </view>
//  


// -----------------------------  Register Item Address: IWDG_KR  ---------------------------------
// SVD Line: 8019

unsigned int IWDG_KR __AT (0x40003000);



// ---------------------------------  Field Item: IWDG_KR_KEY  ------------------------------------
// SVD Line: 8028

//  <item> SFDITEM_FIELD__IWDG_KR_KEY
//    <name> KEY </name>
//    <w> 
//    <i> [Bits 15..0] WO (@ 0x40003000) Key value (write only, read  0000h) </i>
//    <edit> 
//      <loc> ( (unsigned short)((IWDG_KR >> 0) & 0x0), ((IWDG_KR = (IWDG_KR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_KR  ------------------------------------
// SVD Line: 8019

//  <rtree> SFDITEM_REG__IWDG_KR
//    <name> KR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40003000) Key register </i>
//    <loc> ( (unsigned int)((IWDG_KR >> 0) & 0xFFFFFFFF), ((IWDG_KR = (IWDG_KR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_KR_KEY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_PR  ---------------------------------
// SVD Line: 8037

unsigned int IWDG_PR __AT (0x40003004);



// ---------------------------------  Field Item: IWDG_PR_PR  -------------------------------------
// SVD Line: 8046

//  <item> SFDITEM_FIELD__IWDG_PR_PR
//    <name> PR </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40003004) Prescaler divider </i>
//    <edit> 
//      <loc> ( (unsigned char)((IWDG_PR >> 0) & 0x7), ((IWDG_PR = (IWDG_PR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_PR  ------------------------------------
// SVD Line: 8037

//  <rtree> SFDITEM_REG__IWDG_PR
//    <name> PR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003004) Prescaler register </i>
//    <loc> ( (unsigned int)((IWDG_PR >> 0) & 0xFFFFFFFF), ((IWDG_PR = (IWDG_PR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_PR_PR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_RLR  --------------------------------
// SVD Line: 8054

unsigned int IWDG_RLR __AT (0x40003008);



// ---------------------------------  Field Item: IWDG_RLR_RL  ------------------------------------
// SVD Line: 8063

//  <item> SFDITEM_FIELD__IWDG_RLR_RL
//    <name> RL </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40003008) Watchdog counter reload  value </i>
//    <edit> 
//      <loc> ( (unsigned short)((IWDG_RLR >> 0) & 0xFFF), ((IWDG_RLR = (IWDG_RLR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: IWDG_RLR  ------------------------------------
// SVD Line: 8054

//  <rtree> SFDITEM_REG__IWDG_RLR
//    <name> RLR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003008) Reload register </i>
//    <loc> ( (unsigned int)((IWDG_RLR >> 0) & 0xFFFFFFFF), ((IWDG_RLR = (IWDG_RLR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_RLR_RL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_SR  ---------------------------------
// SVD Line: 8072

unsigned int IWDG_SR __AT (0x4000300C);



// ---------------------------------  Field Item: IWDG_SR_RVU  ------------------------------------
// SVD Line: 8081

//  <item> SFDITEM_FIELD__IWDG_SR_RVU
//    <name> RVU </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4000300C) Watchdog counter reload value  update </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_SR ) </loc>
//      <o.1..1> RVU
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: IWDG_SR_PVU  ------------------------------------
// SVD Line: 8088

//  <item> SFDITEM_FIELD__IWDG_SR_PVU
//    <name> PVU </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4000300C) Watchdog prescaler value  update </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_SR ) </loc>
//      <o.0..0> PVU
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_SR  ------------------------------------
// SVD Line: 8072

//  <rtree> SFDITEM_REG__IWDG_SR
//    <name> SR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000300C) Status register </i>
//    <loc> ( (unsigned int)((IWDG_SR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__IWDG_SR_RVU </item>
//    <item> SFDITEM_FIELD__IWDG_SR_PVU </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: IWDG  -------------------------------------
// SVD Line: 8008

//  <view> IWDG
//    <name> IWDG </name>
//    <item> SFDITEM_REG__IWDG_KR </item>
//    <item> SFDITEM_REG__IWDG_PR </item>
//    <item> SFDITEM_REG__IWDG_RLR </item>
//    <item> SFDITEM_REG__IWDG_SR </item>
//  </view>
//  


// ------------------------------  Register Item Address: LCD_CR  ---------------------------------
// SVD Line: 8115

unsigned int LCD_CR __AT (0x40002400);



// -------------------------------  Field Item: LCD_CR_MUX_SEG  -----------------------------------
// SVD Line: 8124

//  <item> SFDITEM_FIELD__LCD_CR_MUX_SEG
//    <name> MUX_SEG </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002400) Mux segment enable </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_CR ) </loc>
//      <o.7..7> MUX_SEG
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: LCD_CR_BIAS  ------------------------------------
// SVD Line: 8130

//  <item> SFDITEM_FIELD__LCD_CR_BIAS
//    <name> BIAS </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40002400) Bias selector </i>
//    <edit> 
//      <loc> ( (unsigned char)((LCD_CR >> 5) & 0x3), ((LCD_CR = (LCD_CR & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: LCD_CR_DUTY  ------------------------------------
// SVD Line: 8136

//  <item> SFDITEM_FIELD__LCD_CR_DUTY
//    <name> DUTY </name>
//    <rw> 
//    <i> [Bits 4..2] RW (@ 0x40002400) Duty selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((LCD_CR >> 2) & 0x7), ((LCD_CR = (LCD_CR & ~(0x7UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: LCD_CR_VSEL  ------------------------------------
// SVD Line: 8142

//  <item> SFDITEM_FIELD__LCD_CR_VSEL
//    <name> VSEL </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002400) Voltage source selection </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_CR ) </loc>
//      <o.1..1> VSEL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LCD_CR_LCDEN  ------------------------------------
// SVD Line: 8148

//  <item> SFDITEM_FIELD__LCD_CR_LCDEN
//    <name> LCDEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002400) LCD controller enable </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_CR ) </loc>
//      <o.0..0> LCDEN
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: LCD_CR  -------------------------------------
// SVD Line: 8115

//  <rtree> SFDITEM_REG__LCD_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002400) control register </i>
//    <loc> ( (unsigned int)((LCD_CR >> 0) & 0xFFFFFFFF), ((LCD_CR = (LCD_CR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LCD_CR_MUX_SEG </item>
//    <item> SFDITEM_FIELD__LCD_CR_BIAS </item>
//    <item> SFDITEM_FIELD__LCD_CR_DUTY </item>
//    <item> SFDITEM_FIELD__LCD_CR_VSEL </item>
//    <item> SFDITEM_FIELD__LCD_CR_LCDEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: LCD_FCR  ---------------------------------
// SVD Line: 8156

unsigned int LCD_FCR __AT (0x40002404);



// ---------------------------------  Field Item: LCD_FCR_PS  -------------------------------------
// SVD Line: 8165

//  <item> SFDITEM_FIELD__LCD_FCR_PS
//    <name> PS </name>
//    <rw> 
//    <i> [Bits 25..22] RW (@ 0x40002404) PS 16-bit prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((LCD_FCR >> 22) & 0xF), ((LCD_FCR = (LCD_FCR & ~(0xFUL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: LCD_FCR_DIV  ------------------------------------
// SVD Line: 8171

//  <item> SFDITEM_FIELD__LCD_FCR_DIV
//    <name> DIV </name>
//    <rw> 
//    <i> [Bits 21..18] RW (@ 0x40002404) DIV clock divider </i>
//    <edit> 
//      <loc> ( (unsigned char)((LCD_FCR >> 18) & 0xF), ((LCD_FCR = (LCD_FCR & ~(0xFUL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: LCD_FCR_BLINK  -----------------------------------
// SVD Line: 8177

//  <item> SFDITEM_FIELD__LCD_FCR_BLINK
//    <name> BLINK </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40002404) Blink mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((LCD_FCR >> 16) & 0x3), ((LCD_FCR = (LCD_FCR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: LCD_FCR_BLINKF  -----------------------------------
// SVD Line: 8183

//  <item> SFDITEM_FIELD__LCD_FCR_BLINKF
//    <name> BLINKF </name>
//    <rw> 
//    <i> [Bits 15..13] RW (@ 0x40002404) Blink frequency selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((LCD_FCR >> 13) & 0x7), ((LCD_FCR = (LCD_FCR & ~(0x7UL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: LCD_FCR_CC  -------------------------------------
// SVD Line: 8189

//  <item> SFDITEM_FIELD__LCD_FCR_CC
//    <name> CC </name>
//    <rw> 
//    <i> [Bits 12..10] RW (@ 0x40002404) Contrast control </i>
//    <edit> 
//      <loc> ( (unsigned char)((LCD_FCR >> 10) & 0x7), ((LCD_FCR = (LCD_FCR & ~(0x7UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: LCD_FCR_DEAD  ------------------------------------
// SVD Line: 8195

//  <item> SFDITEM_FIELD__LCD_FCR_DEAD
//    <name> DEAD </name>
//    <rw> 
//    <i> [Bits 9..7] RW (@ 0x40002404) Dead time duration </i>
//    <edit> 
//      <loc> ( (unsigned char)((LCD_FCR >> 7) & 0x7), ((LCD_FCR = (LCD_FCR & ~(0x7UL << 7 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 7 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: LCD_FCR_PON  ------------------------------------
// SVD Line: 8201

//  <item> SFDITEM_FIELD__LCD_FCR_PON
//    <name> PON </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40002404) Pulse ON duration </i>
//    <edit> 
//      <loc> ( (unsigned char)((LCD_FCR >> 4) & 0x7), ((LCD_FCR = (LCD_FCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: LCD_FCR_UDDIE  -----------------------------------
// SVD Line: 8207

//  <item> SFDITEM_FIELD__LCD_FCR_UDDIE
//    <name> UDDIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002404) Update display done interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_FCR ) </loc>
//      <o.3..3> UDDIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LCD_FCR_SOFIE  -----------------------------------
// SVD Line: 8214

//  <item> SFDITEM_FIELD__LCD_FCR_SOFIE
//    <name> SOFIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002404) Start of frame interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_FCR ) </loc>
//      <o.1..1> SOFIE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: LCD_FCR_HD  -------------------------------------
// SVD Line: 8221

//  <item> SFDITEM_FIELD__LCD_FCR_HD
//    <name> HD </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002404) High drive enable </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_FCR ) </loc>
//      <o.0..0> HD
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: LCD_FCR  ------------------------------------
// SVD Line: 8156

//  <rtree> SFDITEM_REG__LCD_FCR
//    <name> FCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002404) frame control register </i>
//    <loc> ( (unsigned int)((LCD_FCR >> 0) & 0xFFFFFFFF), ((LCD_FCR = (LCD_FCR & ~(0x3FFFFFBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LCD_FCR_PS </item>
//    <item> SFDITEM_FIELD__LCD_FCR_DIV </item>
//    <item> SFDITEM_FIELD__LCD_FCR_BLINK </item>
//    <item> SFDITEM_FIELD__LCD_FCR_BLINKF </item>
//    <item> SFDITEM_FIELD__LCD_FCR_CC </item>
//    <item> SFDITEM_FIELD__LCD_FCR_DEAD </item>
//    <item> SFDITEM_FIELD__LCD_FCR_PON </item>
//    <item> SFDITEM_FIELD__LCD_FCR_UDDIE </item>
//    <item> SFDITEM_FIELD__LCD_FCR_SOFIE </item>
//    <item> SFDITEM_FIELD__LCD_FCR_HD </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: LCD_SR  ---------------------------------
// SVD Line: 8229

unsigned int LCD_SR __AT (0x40002408);



// --------------------------------  Field Item: LCD_SR_FCRSF  ------------------------------------
// SVD Line: 8237

//  <item> SFDITEM_FIELD__LCD_SR_FCRSF
//    <name> FCRSF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40002408) LCD Frame Control Register  Synchronization flag </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_SR ) </loc>
//      <o.5..5> FCRSF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: LCD_SR_RDY  -------------------------------------
// SVD Line: 8245

//  <item> SFDITEM_FIELD__LCD_SR_RDY
//    <name> RDY </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40002408) Ready flag </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_SR ) </loc>
//      <o.4..4> RDY
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: LCD_SR_UDD  -------------------------------------
// SVD Line: 8252

//  <item> SFDITEM_FIELD__LCD_SR_UDD
//    <name> UDD </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40002408) Update Display Done </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_SR ) </loc>
//      <o.3..3> UDD
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: LCD_SR_UDR  -------------------------------------
// SVD Line: 8259

//  <item> SFDITEM_FIELD__LCD_SR_UDR
//    <name> UDR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40002408) Update display request </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_SR ) </loc>
//      <o.2..2> UDR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: LCD_SR_SOF  -------------------------------------
// SVD Line: 8266

//  <item> SFDITEM_FIELD__LCD_SR_SOF
//    <name> SOF </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40002408) Start of frame flag </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_SR ) </loc>
//      <o.1..1> SOF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: LCD_SR_ENS  -------------------------------------
// SVD Line: 8273

//  <item> SFDITEM_FIELD__LCD_SR_ENS
//    <name> ENS </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40002408) LCD enabled status </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_SR ) </loc>
//      <o.0..0> ENS
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: LCD_SR  -------------------------------------
// SVD Line: 8229

//  <rtree> SFDITEM_REG__LCD_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002408) status register </i>
//    <loc> ( (unsigned int)((LCD_SR >> 0) & 0xFFFFFFFF), ((LCD_SR = (LCD_SR & ~(0x4UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x4) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LCD_SR_FCRSF </item>
//    <item> SFDITEM_FIELD__LCD_SR_RDY </item>
//    <item> SFDITEM_FIELD__LCD_SR_UDD </item>
//    <item> SFDITEM_FIELD__LCD_SR_UDR </item>
//    <item> SFDITEM_FIELD__LCD_SR_SOF </item>
//    <item> SFDITEM_FIELD__LCD_SR_ENS </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: LCD_CLR  ---------------------------------
// SVD Line: 8282

unsigned int LCD_CLR __AT (0x4000240C);



// --------------------------------  Field Item: LCD_CLR_UDDC  ------------------------------------
// SVD Line: 8291

//  <item> SFDITEM_FIELD__LCD_CLR_UDDC
//    <name> UDDC </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x4000240C) Update display done clear </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_CLR ) </loc>
//      <o.3..3> UDDC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: LCD_CLR_SOFC  ------------------------------------
// SVD Line: 8297

//  <item> SFDITEM_FIELD__LCD_CLR_SOFC
//    <name> SOFC </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x4000240C) Start of frame flag clear </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_CLR ) </loc>
//      <o.1..1> SOFC
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: LCD_CLR  ------------------------------------
// SVD Line: 8282

//  <rtree> SFDITEM_REG__LCD_CLR
//    <name> CLR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x4000240C) clear register </i>
//    <loc> ( (unsigned int)((LCD_CLR >> 0) & 0xFFFFFFFF), ((LCD_CLR = (LCD_CLR & ~(0xAUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xA) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LCD_CLR_UDDC </item>
//    <item> SFDITEM_FIELD__LCD_CLR_SOFC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: LCD_RAM_COM0  ------------------------------
// SVD Line: 8305

unsigned int LCD_RAM_COM0 __AT (0x40002414);



// ------------------------------  Field Item: LCD_RAM_COM0_S31  ----------------------------------
// SVD Line: 8314

//  <item> SFDITEM_FIELD__LCD_RAM_COM0_S31
//    <name> S31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40002414) S31 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM0 ) </loc>
//      <o.31..31> S31
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM0_S30  ----------------------------------
// SVD Line: 8320

//  <item> SFDITEM_FIELD__LCD_RAM_COM0_S30
//    <name> S30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40002414) S30 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM0 ) </loc>
//      <o.30..30> S30
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM0_S29  ----------------------------------
// SVD Line: 8326

//  <item> SFDITEM_FIELD__LCD_RAM_COM0_S29
//    <name> S29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40002414) S29 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM0 ) </loc>
//      <o.29..29> S29
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM0_S28  ----------------------------------
// SVD Line: 8332

//  <item> SFDITEM_FIELD__LCD_RAM_COM0_S28
//    <name> S28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40002414) S28 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM0 ) </loc>
//      <o.28..28> S28
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM0_S27  ----------------------------------
// SVD Line: 8338

//  <item> SFDITEM_FIELD__LCD_RAM_COM0_S27
//    <name> S27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40002414) S27 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM0 ) </loc>
//      <o.27..27> S27
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM0_S26  ----------------------------------
// SVD Line: 8344

//  <item> SFDITEM_FIELD__LCD_RAM_COM0_S26
//    <name> S26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40002414) S26 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM0 ) </loc>
//      <o.26..26> S26
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM0_S25  ----------------------------------
// SVD Line: 8350

//  <item> SFDITEM_FIELD__LCD_RAM_COM0_S25
//    <name> S25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40002414) S25 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM0 ) </loc>
//      <o.25..25> S25
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM0_S24  ----------------------------------
// SVD Line: 8356

//  <item> SFDITEM_FIELD__LCD_RAM_COM0_S24
//    <name> S24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40002414) S24 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM0 ) </loc>
//      <o.24..24> S24
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM0_S23  ----------------------------------
// SVD Line: 8362

//  <item> SFDITEM_FIELD__LCD_RAM_COM0_S23
//    <name> S23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40002414) S23 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM0 ) </loc>
//      <o.23..23> S23
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM0_S22  ----------------------------------
// SVD Line: 8368

//  <item> SFDITEM_FIELD__LCD_RAM_COM0_S22
//    <name> S22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40002414) S22 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM0 ) </loc>
//      <o.22..22> S22
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM0_S21  ----------------------------------
// SVD Line: 8374

//  <item> SFDITEM_FIELD__LCD_RAM_COM0_S21
//    <name> S21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40002414) S21 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM0 ) </loc>
//      <o.21..21> S21
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM0_S20  ----------------------------------
// SVD Line: 8380

//  <item> SFDITEM_FIELD__LCD_RAM_COM0_S20
//    <name> S20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40002414) S20 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM0 ) </loc>
//      <o.20..20> S20
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM0_S19  ----------------------------------
// SVD Line: 8386

//  <item> SFDITEM_FIELD__LCD_RAM_COM0_S19
//    <name> S19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40002414) S19 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM0 ) </loc>
//      <o.19..19> S19
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM0_S18  ----------------------------------
// SVD Line: 8392

//  <item> SFDITEM_FIELD__LCD_RAM_COM0_S18
//    <name> S18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40002414) S18 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM0 ) </loc>
//      <o.18..18> S18
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM0_S17  ----------------------------------
// SVD Line: 8398

//  <item> SFDITEM_FIELD__LCD_RAM_COM0_S17
//    <name> S17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40002414) S17 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM0 ) </loc>
//      <o.17..17> S17
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM0_S16  ----------------------------------
// SVD Line: 8404

//  <item> SFDITEM_FIELD__LCD_RAM_COM0_S16
//    <name> S16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40002414) S16 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM0 ) </loc>
//      <o.16..16> S16
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM0_S15  ----------------------------------
// SVD Line: 8410

//  <item> SFDITEM_FIELD__LCD_RAM_COM0_S15
//    <name> S15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40002414) S15 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM0 ) </loc>
//      <o.15..15> S15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM0_S14  ----------------------------------
// SVD Line: 8416

//  <item> SFDITEM_FIELD__LCD_RAM_COM0_S14
//    <name> S14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40002414) S14 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM0 ) </loc>
//      <o.14..14> S14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM0_S13  ----------------------------------
// SVD Line: 8422

//  <item> SFDITEM_FIELD__LCD_RAM_COM0_S13
//    <name> S13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40002414) S13 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM0 ) </loc>
//      <o.13..13> S13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM0_S12  ----------------------------------
// SVD Line: 8428

//  <item> SFDITEM_FIELD__LCD_RAM_COM0_S12
//    <name> S12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40002414) S12 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM0 ) </loc>
//      <o.12..12> S12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM0_S11  ----------------------------------
// SVD Line: 8434

//  <item> SFDITEM_FIELD__LCD_RAM_COM0_S11
//    <name> S11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40002414) S11 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM0 ) </loc>
//      <o.11..11> S11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM0_S10  ----------------------------------
// SVD Line: 8440

//  <item> SFDITEM_FIELD__LCD_RAM_COM0_S10
//    <name> S10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40002414) S10 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM0 ) </loc>
//      <o.10..10> S10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM0_S09  ----------------------------------
// SVD Line: 8446

//  <item> SFDITEM_FIELD__LCD_RAM_COM0_S09
//    <name> S09 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40002414) S09 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM0 ) </loc>
//      <o.9..9> S09
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM0_S08  ----------------------------------
// SVD Line: 8452

//  <item> SFDITEM_FIELD__LCD_RAM_COM0_S08
//    <name> S08 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40002414) S08 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM0 ) </loc>
//      <o.8..8> S08
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM0_S07  ----------------------------------
// SVD Line: 8458

//  <item> SFDITEM_FIELD__LCD_RAM_COM0_S07
//    <name> S07 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002414) S07 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM0 ) </loc>
//      <o.7..7> S07
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM0_S06  ----------------------------------
// SVD Line: 8464

//  <item> SFDITEM_FIELD__LCD_RAM_COM0_S06
//    <name> S06 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40002414) S06 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM0 ) </loc>
//      <o.6..6> S06
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM0_S05  ----------------------------------
// SVD Line: 8470

//  <item> SFDITEM_FIELD__LCD_RAM_COM0_S05
//    <name> S05 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40002414) S05 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM0 ) </loc>
//      <o.5..5> S05
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM0_S04  ----------------------------------
// SVD Line: 8476

//  <item> SFDITEM_FIELD__LCD_RAM_COM0_S04
//    <name> S04 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40002414) S04 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM0 ) </loc>
//      <o.4..4> S04
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM0_S03  ----------------------------------
// SVD Line: 8482

//  <item> SFDITEM_FIELD__LCD_RAM_COM0_S03
//    <name> S03 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002414) S03 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM0 ) </loc>
//      <o.3..3> S03
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM0_S02  ----------------------------------
// SVD Line: 8488

//  <item> SFDITEM_FIELD__LCD_RAM_COM0_S02
//    <name> S02 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40002414) S02 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM0 ) </loc>
//      <o.2..2> S02
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM0_S01  ----------------------------------
// SVD Line: 8494

//  <item> SFDITEM_FIELD__LCD_RAM_COM0_S01
//    <name> S01 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002414) S01 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM0 ) </loc>
//      <o.1..1> S01
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM0_S00  ----------------------------------
// SVD Line: 8500

//  <item> SFDITEM_FIELD__LCD_RAM_COM0_S00
//    <name> S00 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002414) S00 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM0 ) </loc>
//      <o.0..0> S00
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: LCD_RAM_COM0  ----------------------------------
// SVD Line: 8305

//  <rtree> SFDITEM_REG__LCD_RAM_COM0
//    <name> RAM_COM0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002414) display memory </i>
//    <loc> ( (unsigned int)((LCD_RAM_COM0 >> 0) & 0xFFFFFFFF), ((LCD_RAM_COM0 = (LCD_RAM_COM0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LCD_RAM_COM0_S31 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM0_S30 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM0_S29 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM0_S28 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM0_S27 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM0_S26 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM0_S25 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM0_S24 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM0_S23 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM0_S22 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM0_S21 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM0_S20 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM0_S19 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM0_S18 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM0_S17 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM0_S16 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM0_S15 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM0_S14 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM0_S13 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM0_S12 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM0_S11 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM0_S10 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM0_S09 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM0_S08 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM0_S07 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM0_S06 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM0_S05 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM0_S04 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM0_S03 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM0_S02 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM0_S01 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM0_S00 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: LCD_RAM_COM1  ------------------------------
// SVD Line: 8508

unsigned int LCD_RAM_COM1 __AT (0x4000241C);



// ------------------------------  Field Item: LCD_RAM_COM1_S31  ----------------------------------
// SVD Line: 8517

//  <item> SFDITEM_FIELD__LCD_RAM_COM1_S31
//    <name> S31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x4000241C) S31 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM1 ) </loc>
//      <o.31..31> S31
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM1_S30  ----------------------------------
// SVD Line: 8523

//  <item> SFDITEM_FIELD__LCD_RAM_COM1_S30
//    <name> S30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x4000241C) S30 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM1 ) </loc>
//      <o.30..30> S30
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM1_S29  ----------------------------------
// SVD Line: 8529

//  <item> SFDITEM_FIELD__LCD_RAM_COM1_S29
//    <name> S29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x4000241C) S29 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM1 ) </loc>
//      <o.29..29> S29
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM1_S28  ----------------------------------
// SVD Line: 8535

//  <item> SFDITEM_FIELD__LCD_RAM_COM1_S28
//    <name> S28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x4000241C) S28 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM1 ) </loc>
//      <o.28..28> S28
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM1_S27  ----------------------------------
// SVD Line: 8541

//  <item> SFDITEM_FIELD__LCD_RAM_COM1_S27
//    <name> S27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x4000241C) S27 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM1 ) </loc>
//      <o.27..27> S27
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM1_S26  ----------------------------------
// SVD Line: 8547

//  <item> SFDITEM_FIELD__LCD_RAM_COM1_S26
//    <name> S26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x4000241C) S26 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM1 ) </loc>
//      <o.26..26> S26
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM1_S25  ----------------------------------
// SVD Line: 8553

//  <item> SFDITEM_FIELD__LCD_RAM_COM1_S25
//    <name> S25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x4000241C) S25 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM1 ) </loc>
//      <o.25..25> S25
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM1_S24  ----------------------------------
// SVD Line: 8559

//  <item> SFDITEM_FIELD__LCD_RAM_COM1_S24
//    <name> S24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x4000241C) S24 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM1 ) </loc>
//      <o.24..24> S24
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM1_S23  ----------------------------------
// SVD Line: 8565

//  <item> SFDITEM_FIELD__LCD_RAM_COM1_S23
//    <name> S23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x4000241C) S23 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM1 ) </loc>
//      <o.23..23> S23
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM1_S22  ----------------------------------
// SVD Line: 8571

//  <item> SFDITEM_FIELD__LCD_RAM_COM1_S22
//    <name> S22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x4000241C) S22 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM1 ) </loc>
//      <o.22..22> S22
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM1_S21  ----------------------------------
// SVD Line: 8577

//  <item> SFDITEM_FIELD__LCD_RAM_COM1_S21
//    <name> S21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4000241C) S21 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM1 ) </loc>
//      <o.21..21> S21
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM1_S20  ----------------------------------
// SVD Line: 8583

//  <item> SFDITEM_FIELD__LCD_RAM_COM1_S20
//    <name> S20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x4000241C) S20 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM1 ) </loc>
//      <o.20..20> S20
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM1_S19  ----------------------------------
// SVD Line: 8589

//  <item> SFDITEM_FIELD__LCD_RAM_COM1_S19
//    <name> S19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x4000241C) S19 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM1 ) </loc>
//      <o.19..19> S19
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM1_S18  ----------------------------------
// SVD Line: 8595

//  <item> SFDITEM_FIELD__LCD_RAM_COM1_S18
//    <name> S18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4000241C) S18 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM1 ) </loc>
//      <o.18..18> S18
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM1_S17  ----------------------------------
// SVD Line: 8601

//  <item> SFDITEM_FIELD__LCD_RAM_COM1_S17
//    <name> S17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4000241C) S17 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM1 ) </loc>
//      <o.17..17> S17
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM1_S16  ----------------------------------
// SVD Line: 8607

//  <item> SFDITEM_FIELD__LCD_RAM_COM1_S16
//    <name> S16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4000241C) S16 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM1 ) </loc>
//      <o.16..16> S16
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM1_S15  ----------------------------------
// SVD Line: 8613

//  <item> SFDITEM_FIELD__LCD_RAM_COM1_S15
//    <name> S15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000241C) S15 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM1 ) </loc>
//      <o.15..15> S15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM1_S14  ----------------------------------
// SVD Line: 8619

//  <item> SFDITEM_FIELD__LCD_RAM_COM1_S14
//    <name> S14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000241C) S14 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM1 ) </loc>
//      <o.14..14> S14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM1_S13  ----------------------------------
// SVD Line: 8625

//  <item> SFDITEM_FIELD__LCD_RAM_COM1_S13
//    <name> S13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000241C) S13 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM1 ) </loc>
//      <o.13..13> S13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM1_S12  ----------------------------------
// SVD Line: 8631

//  <item> SFDITEM_FIELD__LCD_RAM_COM1_S12
//    <name> S12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000241C) S12 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM1 ) </loc>
//      <o.12..12> S12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM1_S11  ----------------------------------
// SVD Line: 8637

//  <item> SFDITEM_FIELD__LCD_RAM_COM1_S11
//    <name> S11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000241C) S11 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM1 ) </loc>
//      <o.11..11> S11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM1_S10  ----------------------------------
// SVD Line: 8643

//  <item> SFDITEM_FIELD__LCD_RAM_COM1_S10
//    <name> S10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000241C) S10 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM1 ) </loc>
//      <o.10..10> S10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM1_S09  ----------------------------------
// SVD Line: 8649

//  <item> SFDITEM_FIELD__LCD_RAM_COM1_S09
//    <name> S09 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000241C) S09 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM1 ) </loc>
//      <o.9..9> S09
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM1_S08  ----------------------------------
// SVD Line: 8655

//  <item> SFDITEM_FIELD__LCD_RAM_COM1_S08
//    <name> S08 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000241C) S08 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM1 ) </loc>
//      <o.8..8> S08
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM1_S07  ----------------------------------
// SVD Line: 8661

//  <item> SFDITEM_FIELD__LCD_RAM_COM1_S07
//    <name> S07 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000241C) S07 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM1 ) </loc>
//      <o.7..7> S07
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM1_S06  ----------------------------------
// SVD Line: 8667

//  <item> SFDITEM_FIELD__LCD_RAM_COM1_S06
//    <name> S06 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000241C) S06 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM1 ) </loc>
//      <o.6..6> S06
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM1_S05  ----------------------------------
// SVD Line: 8673

//  <item> SFDITEM_FIELD__LCD_RAM_COM1_S05
//    <name> S05 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000241C) S05 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM1 ) </loc>
//      <o.5..5> S05
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM1_S04  ----------------------------------
// SVD Line: 8679

//  <item> SFDITEM_FIELD__LCD_RAM_COM1_S04
//    <name> S04 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000241C) S04 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM1 ) </loc>
//      <o.4..4> S04
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM1_S03  ----------------------------------
// SVD Line: 8685

//  <item> SFDITEM_FIELD__LCD_RAM_COM1_S03
//    <name> S03 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000241C) S03 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM1 ) </loc>
//      <o.3..3> S03
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM1_S02  ----------------------------------
// SVD Line: 8691

//  <item> SFDITEM_FIELD__LCD_RAM_COM1_S02
//    <name> S02 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000241C) S02 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM1 ) </loc>
//      <o.2..2> S02
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM1_S01  ----------------------------------
// SVD Line: 8697

//  <item> SFDITEM_FIELD__LCD_RAM_COM1_S01
//    <name> S01 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000241C) S01 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM1 ) </loc>
//      <o.1..1> S01
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM1_S00  ----------------------------------
// SVD Line: 8703

//  <item> SFDITEM_FIELD__LCD_RAM_COM1_S00
//    <name> S00 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000241C) S00 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM1 ) </loc>
//      <o.0..0> S00
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: LCD_RAM_COM1  ----------------------------------
// SVD Line: 8508

//  <rtree> SFDITEM_REG__LCD_RAM_COM1
//    <name> RAM_COM1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000241C) display memory </i>
//    <loc> ( (unsigned int)((LCD_RAM_COM1 >> 0) & 0xFFFFFFFF), ((LCD_RAM_COM1 = (LCD_RAM_COM1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LCD_RAM_COM1_S31 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM1_S30 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM1_S29 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM1_S28 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM1_S27 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM1_S26 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM1_S25 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM1_S24 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM1_S23 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM1_S22 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM1_S21 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM1_S20 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM1_S19 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM1_S18 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM1_S17 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM1_S16 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM1_S15 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM1_S14 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM1_S13 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM1_S12 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM1_S11 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM1_S10 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM1_S09 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM1_S08 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM1_S07 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM1_S06 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM1_S05 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM1_S04 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM1_S03 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM1_S02 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM1_S01 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM1_S00 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: LCD_RAM_COM2  ------------------------------
// SVD Line: 8711

unsigned int LCD_RAM_COM2 __AT (0x40002424);



// ------------------------------  Field Item: LCD_RAM_COM2_S31  ----------------------------------
// SVD Line: 8720

//  <item> SFDITEM_FIELD__LCD_RAM_COM2_S31
//    <name> S31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40002424) S31 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM2 ) </loc>
//      <o.31..31> S31
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM2_S30  ----------------------------------
// SVD Line: 8726

//  <item> SFDITEM_FIELD__LCD_RAM_COM2_S30
//    <name> S30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40002424) S30 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM2 ) </loc>
//      <o.30..30> S30
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM2_S29  ----------------------------------
// SVD Line: 8732

//  <item> SFDITEM_FIELD__LCD_RAM_COM2_S29
//    <name> S29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40002424) S29 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM2 ) </loc>
//      <o.29..29> S29
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM2_S28  ----------------------------------
// SVD Line: 8738

//  <item> SFDITEM_FIELD__LCD_RAM_COM2_S28
//    <name> S28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40002424) S28 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM2 ) </loc>
//      <o.28..28> S28
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM2_S27  ----------------------------------
// SVD Line: 8744

//  <item> SFDITEM_FIELD__LCD_RAM_COM2_S27
//    <name> S27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40002424) S27 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM2 ) </loc>
//      <o.27..27> S27
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM2_S26  ----------------------------------
// SVD Line: 8750

//  <item> SFDITEM_FIELD__LCD_RAM_COM2_S26
//    <name> S26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40002424) S26 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM2 ) </loc>
//      <o.26..26> S26
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM2_S25  ----------------------------------
// SVD Line: 8756

//  <item> SFDITEM_FIELD__LCD_RAM_COM2_S25
//    <name> S25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40002424) S25 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM2 ) </loc>
//      <o.25..25> S25
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM2_S24  ----------------------------------
// SVD Line: 8762

//  <item> SFDITEM_FIELD__LCD_RAM_COM2_S24
//    <name> S24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40002424) S24 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM2 ) </loc>
//      <o.24..24> S24
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM2_S23  ----------------------------------
// SVD Line: 8768

//  <item> SFDITEM_FIELD__LCD_RAM_COM2_S23
//    <name> S23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40002424) S23 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM2 ) </loc>
//      <o.23..23> S23
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM2_S22  ----------------------------------
// SVD Line: 8774

//  <item> SFDITEM_FIELD__LCD_RAM_COM2_S22
//    <name> S22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40002424) S22 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM2 ) </loc>
//      <o.22..22> S22
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM2_S21  ----------------------------------
// SVD Line: 8780

//  <item> SFDITEM_FIELD__LCD_RAM_COM2_S21
//    <name> S21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40002424) S21 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM2 ) </loc>
//      <o.21..21> S21
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM2_S20  ----------------------------------
// SVD Line: 8786

//  <item> SFDITEM_FIELD__LCD_RAM_COM2_S20
//    <name> S20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40002424) S20 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM2 ) </loc>
//      <o.20..20> S20
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM2_S19  ----------------------------------
// SVD Line: 8792

//  <item> SFDITEM_FIELD__LCD_RAM_COM2_S19
//    <name> S19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40002424) S19 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM2 ) </loc>
//      <o.19..19> S19
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM2_S18  ----------------------------------
// SVD Line: 8798

//  <item> SFDITEM_FIELD__LCD_RAM_COM2_S18
//    <name> S18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40002424) S18 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM2 ) </loc>
//      <o.18..18> S18
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM2_S17  ----------------------------------
// SVD Line: 8804

//  <item> SFDITEM_FIELD__LCD_RAM_COM2_S17
//    <name> S17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40002424) S17 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM2 ) </loc>
//      <o.17..17> S17
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM2_S16  ----------------------------------
// SVD Line: 8810

//  <item> SFDITEM_FIELD__LCD_RAM_COM2_S16
//    <name> S16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40002424) S16 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM2 ) </loc>
//      <o.16..16> S16
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM2_S15  ----------------------------------
// SVD Line: 8816

//  <item> SFDITEM_FIELD__LCD_RAM_COM2_S15
//    <name> S15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40002424) S15 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM2 ) </loc>
//      <o.15..15> S15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM2_S14  ----------------------------------
// SVD Line: 8822

//  <item> SFDITEM_FIELD__LCD_RAM_COM2_S14
//    <name> S14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40002424) S14 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM2 ) </loc>
//      <o.14..14> S14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM2_S13  ----------------------------------
// SVD Line: 8828

//  <item> SFDITEM_FIELD__LCD_RAM_COM2_S13
//    <name> S13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40002424) S13 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM2 ) </loc>
//      <o.13..13> S13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM2_S12  ----------------------------------
// SVD Line: 8834

//  <item> SFDITEM_FIELD__LCD_RAM_COM2_S12
//    <name> S12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40002424) S12 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM2 ) </loc>
//      <o.12..12> S12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM2_S11  ----------------------------------
// SVD Line: 8840

//  <item> SFDITEM_FIELD__LCD_RAM_COM2_S11
//    <name> S11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40002424) S11 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM2 ) </loc>
//      <o.11..11> S11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM2_S10  ----------------------------------
// SVD Line: 8846

//  <item> SFDITEM_FIELD__LCD_RAM_COM2_S10
//    <name> S10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40002424) S10 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM2 ) </loc>
//      <o.10..10> S10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM2_S09  ----------------------------------
// SVD Line: 8852

//  <item> SFDITEM_FIELD__LCD_RAM_COM2_S09
//    <name> S09 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40002424) S09 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM2 ) </loc>
//      <o.9..9> S09
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM2_S08  ----------------------------------
// SVD Line: 8858

//  <item> SFDITEM_FIELD__LCD_RAM_COM2_S08
//    <name> S08 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40002424) S08 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM2 ) </loc>
//      <o.8..8> S08
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM2_S07  ----------------------------------
// SVD Line: 8864

//  <item> SFDITEM_FIELD__LCD_RAM_COM2_S07
//    <name> S07 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002424) S07 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM2 ) </loc>
//      <o.7..7> S07
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM2_S06  ----------------------------------
// SVD Line: 8870

//  <item> SFDITEM_FIELD__LCD_RAM_COM2_S06
//    <name> S06 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40002424) S06 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM2 ) </loc>
//      <o.6..6> S06
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM2_S05  ----------------------------------
// SVD Line: 8876

//  <item> SFDITEM_FIELD__LCD_RAM_COM2_S05
//    <name> S05 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40002424) S05 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM2 ) </loc>
//      <o.5..5> S05
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM2_S04  ----------------------------------
// SVD Line: 8882

//  <item> SFDITEM_FIELD__LCD_RAM_COM2_S04
//    <name> S04 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40002424) S04 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM2 ) </loc>
//      <o.4..4> S04
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM2_S03  ----------------------------------
// SVD Line: 8888

//  <item> SFDITEM_FIELD__LCD_RAM_COM2_S03
//    <name> S03 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002424) S03 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM2 ) </loc>
//      <o.3..3> S03
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM2_S02  ----------------------------------
// SVD Line: 8894

//  <item> SFDITEM_FIELD__LCD_RAM_COM2_S02
//    <name> S02 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40002424) S02 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM2 ) </loc>
//      <o.2..2> S02
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM2_S01  ----------------------------------
// SVD Line: 8900

//  <item> SFDITEM_FIELD__LCD_RAM_COM2_S01
//    <name> S01 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002424) S01 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM2 ) </loc>
//      <o.1..1> S01
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM2_S00  ----------------------------------
// SVD Line: 8906

//  <item> SFDITEM_FIELD__LCD_RAM_COM2_S00
//    <name> S00 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002424) S00 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM2 ) </loc>
//      <o.0..0> S00
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: LCD_RAM_COM2  ----------------------------------
// SVD Line: 8711

//  <rtree> SFDITEM_REG__LCD_RAM_COM2
//    <name> RAM_COM2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002424) display memory </i>
//    <loc> ( (unsigned int)((LCD_RAM_COM2 >> 0) & 0xFFFFFFFF), ((LCD_RAM_COM2 = (LCD_RAM_COM2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LCD_RAM_COM2_S31 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM2_S30 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM2_S29 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM2_S28 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM2_S27 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM2_S26 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM2_S25 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM2_S24 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM2_S23 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM2_S22 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM2_S21 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM2_S20 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM2_S19 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM2_S18 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM2_S17 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM2_S16 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM2_S15 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM2_S14 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM2_S13 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM2_S12 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM2_S11 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM2_S10 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM2_S09 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM2_S08 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM2_S07 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM2_S06 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM2_S05 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM2_S04 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM2_S03 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM2_S02 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM2_S01 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM2_S00 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: LCD_RAM_COM3  ------------------------------
// SVD Line: 8914

unsigned int LCD_RAM_COM3 __AT (0x4000242C);



// ------------------------------  Field Item: LCD_RAM_COM3_S31  ----------------------------------
// SVD Line: 8923

//  <item> SFDITEM_FIELD__LCD_RAM_COM3_S31
//    <name> S31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x4000242C) S31 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM3 ) </loc>
//      <o.31..31> S31
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM3_S30  ----------------------------------
// SVD Line: 8929

//  <item> SFDITEM_FIELD__LCD_RAM_COM3_S30
//    <name> S30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x4000242C) S30 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM3 ) </loc>
//      <o.30..30> S30
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM3_S29  ----------------------------------
// SVD Line: 8935

//  <item> SFDITEM_FIELD__LCD_RAM_COM3_S29
//    <name> S29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x4000242C) S29 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM3 ) </loc>
//      <o.29..29> S29
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM3_S28  ----------------------------------
// SVD Line: 8941

//  <item> SFDITEM_FIELD__LCD_RAM_COM3_S28
//    <name> S28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x4000242C) S28 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM3 ) </loc>
//      <o.28..28> S28
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM3_S27  ----------------------------------
// SVD Line: 8947

//  <item> SFDITEM_FIELD__LCD_RAM_COM3_S27
//    <name> S27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x4000242C) S27 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM3 ) </loc>
//      <o.27..27> S27
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM3_S26  ----------------------------------
// SVD Line: 8953

//  <item> SFDITEM_FIELD__LCD_RAM_COM3_S26
//    <name> S26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x4000242C) S26 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM3 ) </loc>
//      <o.26..26> S26
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM3_S25  ----------------------------------
// SVD Line: 8959

//  <item> SFDITEM_FIELD__LCD_RAM_COM3_S25
//    <name> S25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x4000242C) S25 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM3 ) </loc>
//      <o.25..25> S25
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM3_S24  ----------------------------------
// SVD Line: 8965

//  <item> SFDITEM_FIELD__LCD_RAM_COM3_S24
//    <name> S24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x4000242C) S24 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM3 ) </loc>
//      <o.24..24> S24
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM3_S23  ----------------------------------
// SVD Line: 8971

//  <item> SFDITEM_FIELD__LCD_RAM_COM3_S23
//    <name> S23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x4000242C) S23 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM3 ) </loc>
//      <o.23..23> S23
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM3_S22  ----------------------------------
// SVD Line: 8977

//  <item> SFDITEM_FIELD__LCD_RAM_COM3_S22
//    <name> S22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x4000242C) S22 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM3 ) </loc>
//      <o.22..22> S22
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM3_S21  ----------------------------------
// SVD Line: 8983

//  <item> SFDITEM_FIELD__LCD_RAM_COM3_S21
//    <name> S21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4000242C) S21 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM3 ) </loc>
//      <o.21..21> S21
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM3_S20  ----------------------------------
// SVD Line: 8989

//  <item> SFDITEM_FIELD__LCD_RAM_COM3_S20
//    <name> S20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x4000242C) S20 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM3 ) </loc>
//      <o.20..20> S20
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM3_S19  ----------------------------------
// SVD Line: 8995

//  <item> SFDITEM_FIELD__LCD_RAM_COM3_S19
//    <name> S19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x4000242C) S19 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM3 ) </loc>
//      <o.19..19> S19
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM3_S18  ----------------------------------
// SVD Line: 9001

//  <item> SFDITEM_FIELD__LCD_RAM_COM3_S18
//    <name> S18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4000242C) S18 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM3 ) </loc>
//      <o.18..18> S18
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM3_S17  ----------------------------------
// SVD Line: 9007

//  <item> SFDITEM_FIELD__LCD_RAM_COM3_S17
//    <name> S17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4000242C) S17 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM3 ) </loc>
//      <o.17..17> S17
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM3_S16  ----------------------------------
// SVD Line: 9013

//  <item> SFDITEM_FIELD__LCD_RAM_COM3_S16
//    <name> S16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4000242C) S16 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM3 ) </loc>
//      <o.16..16> S16
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM3_S15  ----------------------------------
// SVD Line: 9019

//  <item> SFDITEM_FIELD__LCD_RAM_COM3_S15
//    <name> S15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000242C) S15 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM3 ) </loc>
//      <o.15..15> S15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM3_S14  ----------------------------------
// SVD Line: 9025

//  <item> SFDITEM_FIELD__LCD_RAM_COM3_S14
//    <name> S14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000242C) S14 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM3 ) </loc>
//      <o.14..14> S14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM3_S13  ----------------------------------
// SVD Line: 9031

//  <item> SFDITEM_FIELD__LCD_RAM_COM3_S13
//    <name> S13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000242C) S13 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM3 ) </loc>
//      <o.13..13> S13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM3_S12  ----------------------------------
// SVD Line: 9037

//  <item> SFDITEM_FIELD__LCD_RAM_COM3_S12
//    <name> S12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000242C) S12 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM3 ) </loc>
//      <o.12..12> S12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM3_S11  ----------------------------------
// SVD Line: 9043

//  <item> SFDITEM_FIELD__LCD_RAM_COM3_S11
//    <name> S11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000242C) S11 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM3 ) </loc>
//      <o.11..11> S11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM3_S10  ----------------------------------
// SVD Line: 9049

//  <item> SFDITEM_FIELD__LCD_RAM_COM3_S10
//    <name> S10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000242C) S10 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM3 ) </loc>
//      <o.10..10> S10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM3_S09  ----------------------------------
// SVD Line: 9055

//  <item> SFDITEM_FIELD__LCD_RAM_COM3_S09
//    <name> S09 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000242C) S09 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM3 ) </loc>
//      <o.9..9> S09
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM3_S08  ----------------------------------
// SVD Line: 9061

//  <item> SFDITEM_FIELD__LCD_RAM_COM3_S08
//    <name> S08 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000242C) S08 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM3 ) </loc>
//      <o.8..8> S08
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM3_S07  ----------------------------------
// SVD Line: 9067

//  <item> SFDITEM_FIELD__LCD_RAM_COM3_S07
//    <name> S07 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000242C) S07 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM3 ) </loc>
//      <o.7..7> S07
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM3_S06  ----------------------------------
// SVD Line: 9073

//  <item> SFDITEM_FIELD__LCD_RAM_COM3_S06
//    <name> S06 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000242C) S06 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM3 ) </loc>
//      <o.6..6> S06
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM3_S05  ----------------------------------
// SVD Line: 9079

//  <item> SFDITEM_FIELD__LCD_RAM_COM3_S05
//    <name> S05 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000242C) S05 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM3 ) </loc>
//      <o.5..5> S05
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM3_S04  ----------------------------------
// SVD Line: 9085

//  <item> SFDITEM_FIELD__LCD_RAM_COM3_S04
//    <name> S04 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000242C) S04 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM3 ) </loc>
//      <o.4..4> S04
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM3_S03  ----------------------------------
// SVD Line: 9091

//  <item> SFDITEM_FIELD__LCD_RAM_COM3_S03
//    <name> S03 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000242C) S03 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM3 ) </loc>
//      <o.3..3> S03
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM3_S02  ----------------------------------
// SVD Line: 9097

//  <item> SFDITEM_FIELD__LCD_RAM_COM3_S02
//    <name> S02 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000242C) S02 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM3 ) </loc>
//      <o.2..2> S02
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM3_S01  ----------------------------------
// SVD Line: 9103

//  <item> SFDITEM_FIELD__LCD_RAM_COM3_S01
//    <name> S01 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000242C) S01 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM3 ) </loc>
//      <o.1..1> S01
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM3_S00  ----------------------------------
// SVD Line: 9109

//  <item> SFDITEM_FIELD__LCD_RAM_COM3_S00
//    <name> S00 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000242C) S00 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM3 ) </loc>
//      <o.0..0> S00
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: LCD_RAM_COM3  ----------------------------------
// SVD Line: 8914

//  <rtree> SFDITEM_REG__LCD_RAM_COM3
//    <name> RAM_COM3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000242C) display memory </i>
//    <loc> ( (unsigned int)((LCD_RAM_COM3 >> 0) & 0xFFFFFFFF), ((LCD_RAM_COM3 = (LCD_RAM_COM3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LCD_RAM_COM3_S31 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM3_S30 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM3_S29 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM3_S28 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM3_S27 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM3_S26 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM3_S25 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM3_S24 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM3_S23 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM3_S22 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM3_S21 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM3_S20 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM3_S19 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM3_S18 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM3_S17 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM3_S16 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM3_S15 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM3_S14 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM3_S13 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM3_S12 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM3_S11 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM3_S10 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM3_S09 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM3_S08 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM3_S07 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM3_S06 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM3_S05 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM3_S04 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM3_S03 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM3_S02 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM3_S01 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM3_S00 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: LCD_RAM_COM4  ------------------------------
// SVD Line: 9117

unsigned int LCD_RAM_COM4 __AT (0x40002434);



// ------------------------------  Field Item: LCD_RAM_COM4_S31  ----------------------------------
// SVD Line: 9126

//  <item> SFDITEM_FIELD__LCD_RAM_COM4_S31
//    <name> S31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40002434) S31 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM4 ) </loc>
//      <o.31..31> S31
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM4_S30  ----------------------------------
// SVD Line: 9132

//  <item> SFDITEM_FIELD__LCD_RAM_COM4_S30
//    <name> S30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40002434) S30 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM4 ) </loc>
//      <o.30..30> S30
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM4_S29  ----------------------------------
// SVD Line: 9138

//  <item> SFDITEM_FIELD__LCD_RAM_COM4_S29
//    <name> S29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40002434) S29 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM4 ) </loc>
//      <o.29..29> S29
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM4_S28  ----------------------------------
// SVD Line: 9144

//  <item> SFDITEM_FIELD__LCD_RAM_COM4_S28
//    <name> S28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40002434) S28 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM4 ) </loc>
//      <o.28..28> S28
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM4_S27  ----------------------------------
// SVD Line: 9150

//  <item> SFDITEM_FIELD__LCD_RAM_COM4_S27
//    <name> S27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40002434) S27 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM4 ) </loc>
//      <o.27..27> S27
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM4_S26  ----------------------------------
// SVD Line: 9156

//  <item> SFDITEM_FIELD__LCD_RAM_COM4_S26
//    <name> S26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40002434) S26 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM4 ) </loc>
//      <o.26..26> S26
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM4_S25  ----------------------------------
// SVD Line: 9162

//  <item> SFDITEM_FIELD__LCD_RAM_COM4_S25
//    <name> S25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40002434) S25 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM4 ) </loc>
//      <o.25..25> S25
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM4_S24  ----------------------------------
// SVD Line: 9168

//  <item> SFDITEM_FIELD__LCD_RAM_COM4_S24
//    <name> S24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40002434) S24 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM4 ) </loc>
//      <o.24..24> S24
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM4_S23  ----------------------------------
// SVD Line: 9174

//  <item> SFDITEM_FIELD__LCD_RAM_COM4_S23
//    <name> S23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40002434) S23 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM4 ) </loc>
//      <o.23..23> S23
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM4_S22  ----------------------------------
// SVD Line: 9180

//  <item> SFDITEM_FIELD__LCD_RAM_COM4_S22
//    <name> S22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40002434) S22 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM4 ) </loc>
//      <o.22..22> S22
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM4_S21  ----------------------------------
// SVD Line: 9186

//  <item> SFDITEM_FIELD__LCD_RAM_COM4_S21
//    <name> S21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40002434) S21 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM4 ) </loc>
//      <o.21..21> S21
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM4_S20  ----------------------------------
// SVD Line: 9192

//  <item> SFDITEM_FIELD__LCD_RAM_COM4_S20
//    <name> S20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40002434) S20 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM4 ) </loc>
//      <o.20..20> S20
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM4_S19  ----------------------------------
// SVD Line: 9198

//  <item> SFDITEM_FIELD__LCD_RAM_COM4_S19
//    <name> S19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40002434) S19 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM4 ) </loc>
//      <o.19..19> S19
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM4_S18  ----------------------------------
// SVD Line: 9204

//  <item> SFDITEM_FIELD__LCD_RAM_COM4_S18
//    <name> S18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40002434) S18 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM4 ) </loc>
//      <o.18..18> S18
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM4_S17  ----------------------------------
// SVD Line: 9210

//  <item> SFDITEM_FIELD__LCD_RAM_COM4_S17
//    <name> S17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40002434) S17 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM4 ) </loc>
//      <o.17..17> S17
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM4_S16  ----------------------------------
// SVD Line: 9216

//  <item> SFDITEM_FIELD__LCD_RAM_COM4_S16
//    <name> S16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40002434) S16 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM4 ) </loc>
//      <o.16..16> S16
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM4_S15  ----------------------------------
// SVD Line: 9222

//  <item> SFDITEM_FIELD__LCD_RAM_COM4_S15
//    <name> S15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40002434) S15 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM4 ) </loc>
//      <o.15..15> S15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM4_S14  ----------------------------------
// SVD Line: 9228

//  <item> SFDITEM_FIELD__LCD_RAM_COM4_S14
//    <name> S14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40002434) S14 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM4 ) </loc>
//      <o.14..14> S14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM4_S13  ----------------------------------
// SVD Line: 9234

//  <item> SFDITEM_FIELD__LCD_RAM_COM4_S13
//    <name> S13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40002434) S13 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM4 ) </loc>
//      <o.13..13> S13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM4_S12  ----------------------------------
// SVD Line: 9240

//  <item> SFDITEM_FIELD__LCD_RAM_COM4_S12
//    <name> S12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40002434) S12 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM4 ) </loc>
//      <o.12..12> S12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM4_S11  ----------------------------------
// SVD Line: 9246

//  <item> SFDITEM_FIELD__LCD_RAM_COM4_S11
//    <name> S11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40002434) S11 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM4 ) </loc>
//      <o.11..11> S11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM4_S10  ----------------------------------
// SVD Line: 9252

//  <item> SFDITEM_FIELD__LCD_RAM_COM4_S10
//    <name> S10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40002434) S10 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM4 ) </loc>
//      <o.10..10> S10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM4_S09  ----------------------------------
// SVD Line: 9258

//  <item> SFDITEM_FIELD__LCD_RAM_COM4_S09
//    <name> S09 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40002434) S09 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM4 ) </loc>
//      <o.9..9> S09
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM4_S08  ----------------------------------
// SVD Line: 9264

//  <item> SFDITEM_FIELD__LCD_RAM_COM4_S08
//    <name> S08 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40002434) S08 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM4 ) </loc>
//      <o.8..8> S08
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM4_S07  ----------------------------------
// SVD Line: 9270

//  <item> SFDITEM_FIELD__LCD_RAM_COM4_S07
//    <name> S07 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002434) S07 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM4 ) </loc>
//      <o.7..7> S07
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM4_S06  ----------------------------------
// SVD Line: 9276

//  <item> SFDITEM_FIELD__LCD_RAM_COM4_S06
//    <name> S06 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40002434) S06 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM4 ) </loc>
//      <o.6..6> S06
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM4_S05  ----------------------------------
// SVD Line: 9282

//  <item> SFDITEM_FIELD__LCD_RAM_COM4_S05
//    <name> S05 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40002434) S05 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM4 ) </loc>
//      <o.5..5> S05
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM4_S04  ----------------------------------
// SVD Line: 9288

//  <item> SFDITEM_FIELD__LCD_RAM_COM4_S04
//    <name> S04 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40002434) S04 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM4 ) </loc>
//      <o.4..4> S04
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM4_S03  ----------------------------------
// SVD Line: 9294

//  <item> SFDITEM_FIELD__LCD_RAM_COM4_S03
//    <name> S03 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002434) S03 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM4 ) </loc>
//      <o.3..3> S03
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM4_S02  ----------------------------------
// SVD Line: 9300

//  <item> SFDITEM_FIELD__LCD_RAM_COM4_S02
//    <name> S02 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40002434) S02 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM4 ) </loc>
//      <o.2..2> S02
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM4_S01  ----------------------------------
// SVD Line: 9306

//  <item> SFDITEM_FIELD__LCD_RAM_COM4_S01
//    <name> S01 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002434) S01 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM4 ) </loc>
//      <o.1..1> S01
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM4_S00  ----------------------------------
// SVD Line: 9312

//  <item> SFDITEM_FIELD__LCD_RAM_COM4_S00
//    <name> S00 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002434) S00 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM4 ) </loc>
//      <o.0..0> S00
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: LCD_RAM_COM4  ----------------------------------
// SVD Line: 9117

//  <rtree> SFDITEM_REG__LCD_RAM_COM4
//    <name> RAM_COM4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002434) display memory </i>
//    <loc> ( (unsigned int)((LCD_RAM_COM4 >> 0) & 0xFFFFFFFF), ((LCD_RAM_COM4 = (LCD_RAM_COM4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LCD_RAM_COM4_S31 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM4_S30 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM4_S29 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM4_S28 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM4_S27 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM4_S26 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM4_S25 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM4_S24 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM4_S23 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM4_S22 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM4_S21 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM4_S20 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM4_S19 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM4_S18 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM4_S17 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM4_S16 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM4_S15 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM4_S14 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM4_S13 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM4_S12 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM4_S11 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM4_S10 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM4_S09 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM4_S08 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM4_S07 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM4_S06 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM4_S05 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM4_S04 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM4_S03 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM4_S02 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM4_S01 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM4_S00 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: LCD_RAM_COM5  ------------------------------
// SVD Line: 9320

unsigned int LCD_RAM_COM5 __AT (0x4000243C);



// ------------------------------  Field Item: LCD_RAM_COM5_S31  ----------------------------------
// SVD Line: 9329

//  <item> SFDITEM_FIELD__LCD_RAM_COM5_S31
//    <name> S31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x4000243C) S31 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM5 ) </loc>
//      <o.31..31> S31
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM5_S30  ----------------------------------
// SVD Line: 9335

//  <item> SFDITEM_FIELD__LCD_RAM_COM5_S30
//    <name> S30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x4000243C) S30 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM5 ) </loc>
//      <o.30..30> S30
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM5_S29  ----------------------------------
// SVD Line: 9341

//  <item> SFDITEM_FIELD__LCD_RAM_COM5_S29
//    <name> S29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x4000243C) S29 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM5 ) </loc>
//      <o.29..29> S29
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM5_S28  ----------------------------------
// SVD Line: 9347

//  <item> SFDITEM_FIELD__LCD_RAM_COM5_S28
//    <name> S28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x4000243C) S28 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM5 ) </loc>
//      <o.28..28> S28
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM5_S27  ----------------------------------
// SVD Line: 9353

//  <item> SFDITEM_FIELD__LCD_RAM_COM5_S27
//    <name> S27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x4000243C) S27 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM5 ) </loc>
//      <o.27..27> S27
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM5_S26  ----------------------------------
// SVD Line: 9359

//  <item> SFDITEM_FIELD__LCD_RAM_COM5_S26
//    <name> S26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x4000243C) S26 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM5 ) </loc>
//      <o.26..26> S26
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM5_S25  ----------------------------------
// SVD Line: 9365

//  <item> SFDITEM_FIELD__LCD_RAM_COM5_S25
//    <name> S25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x4000243C) S25 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM5 ) </loc>
//      <o.25..25> S25
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM5_S24  ----------------------------------
// SVD Line: 9371

//  <item> SFDITEM_FIELD__LCD_RAM_COM5_S24
//    <name> S24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x4000243C) S24 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM5 ) </loc>
//      <o.24..24> S24
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM5_S23  ----------------------------------
// SVD Line: 9377

//  <item> SFDITEM_FIELD__LCD_RAM_COM5_S23
//    <name> S23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x4000243C) S23 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM5 ) </loc>
//      <o.23..23> S23
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM5_S22  ----------------------------------
// SVD Line: 9383

//  <item> SFDITEM_FIELD__LCD_RAM_COM5_S22
//    <name> S22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x4000243C) S22 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM5 ) </loc>
//      <o.22..22> S22
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM5_S21  ----------------------------------
// SVD Line: 9389

//  <item> SFDITEM_FIELD__LCD_RAM_COM5_S21
//    <name> S21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4000243C) S21 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM5 ) </loc>
//      <o.21..21> S21
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM5_S20  ----------------------------------
// SVD Line: 9395

//  <item> SFDITEM_FIELD__LCD_RAM_COM5_S20
//    <name> S20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x4000243C) S20 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM5 ) </loc>
//      <o.20..20> S20
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM5_S19  ----------------------------------
// SVD Line: 9401

//  <item> SFDITEM_FIELD__LCD_RAM_COM5_S19
//    <name> S19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x4000243C) S19 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM5 ) </loc>
//      <o.19..19> S19
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM5_S18  ----------------------------------
// SVD Line: 9407

//  <item> SFDITEM_FIELD__LCD_RAM_COM5_S18
//    <name> S18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4000243C) S18 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM5 ) </loc>
//      <o.18..18> S18
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM5_S17  ----------------------------------
// SVD Line: 9413

//  <item> SFDITEM_FIELD__LCD_RAM_COM5_S17
//    <name> S17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4000243C) S17 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM5 ) </loc>
//      <o.17..17> S17
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM5_S16  ----------------------------------
// SVD Line: 9419

//  <item> SFDITEM_FIELD__LCD_RAM_COM5_S16
//    <name> S16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4000243C) S16 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM5 ) </loc>
//      <o.16..16> S16
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM5_S15  ----------------------------------
// SVD Line: 9425

//  <item> SFDITEM_FIELD__LCD_RAM_COM5_S15
//    <name> S15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000243C) S15 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM5 ) </loc>
//      <o.15..15> S15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM5_S14  ----------------------------------
// SVD Line: 9431

//  <item> SFDITEM_FIELD__LCD_RAM_COM5_S14
//    <name> S14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000243C) S14 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM5 ) </loc>
//      <o.14..14> S14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM5_S13  ----------------------------------
// SVD Line: 9437

//  <item> SFDITEM_FIELD__LCD_RAM_COM5_S13
//    <name> S13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000243C) S13 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM5 ) </loc>
//      <o.13..13> S13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM5_S12  ----------------------------------
// SVD Line: 9443

//  <item> SFDITEM_FIELD__LCD_RAM_COM5_S12
//    <name> S12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000243C) S12 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM5 ) </loc>
//      <o.12..12> S12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM5_S11  ----------------------------------
// SVD Line: 9449

//  <item> SFDITEM_FIELD__LCD_RAM_COM5_S11
//    <name> S11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000243C) S11 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM5 ) </loc>
//      <o.11..11> S11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM5_S10  ----------------------------------
// SVD Line: 9455

//  <item> SFDITEM_FIELD__LCD_RAM_COM5_S10
//    <name> S10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000243C) S10 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM5 ) </loc>
//      <o.10..10> S10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM5_S09  ----------------------------------
// SVD Line: 9461

//  <item> SFDITEM_FIELD__LCD_RAM_COM5_S09
//    <name> S09 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000243C) S09 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM5 ) </loc>
//      <o.9..9> S09
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM5_S08  ----------------------------------
// SVD Line: 9467

//  <item> SFDITEM_FIELD__LCD_RAM_COM5_S08
//    <name> S08 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000243C) S08 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM5 ) </loc>
//      <o.8..8> S08
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM5_S07  ----------------------------------
// SVD Line: 9473

//  <item> SFDITEM_FIELD__LCD_RAM_COM5_S07
//    <name> S07 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000243C) S07 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM5 ) </loc>
//      <o.7..7> S07
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM5_S06  ----------------------------------
// SVD Line: 9479

//  <item> SFDITEM_FIELD__LCD_RAM_COM5_S06
//    <name> S06 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000243C) S06 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM5 ) </loc>
//      <o.6..6> S06
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM5_S05  ----------------------------------
// SVD Line: 9485

//  <item> SFDITEM_FIELD__LCD_RAM_COM5_S05
//    <name> S05 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000243C) S05 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM5 ) </loc>
//      <o.5..5> S05
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM5_S04  ----------------------------------
// SVD Line: 9491

//  <item> SFDITEM_FIELD__LCD_RAM_COM5_S04
//    <name> S04 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000243C) S04 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM5 ) </loc>
//      <o.4..4> S04
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM5_S03  ----------------------------------
// SVD Line: 9497

//  <item> SFDITEM_FIELD__LCD_RAM_COM5_S03
//    <name> S03 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000243C) S03 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM5 ) </loc>
//      <o.3..3> S03
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM5_S02  ----------------------------------
// SVD Line: 9503

//  <item> SFDITEM_FIELD__LCD_RAM_COM5_S02
//    <name> S02 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000243C) S02 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM5 ) </loc>
//      <o.2..2> S02
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM5_S01  ----------------------------------
// SVD Line: 9509

//  <item> SFDITEM_FIELD__LCD_RAM_COM5_S01
//    <name> S01 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000243C) S01 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM5 ) </loc>
//      <o.1..1> S01
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM5_S00  ----------------------------------
// SVD Line: 9515

//  <item> SFDITEM_FIELD__LCD_RAM_COM5_S00
//    <name> S00 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000243C) S00 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM5 ) </loc>
//      <o.0..0> S00
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: LCD_RAM_COM5  ----------------------------------
// SVD Line: 9320

//  <rtree> SFDITEM_REG__LCD_RAM_COM5
//    <name> RAM_COM5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000243C) display memory </i>
//    <loc> ( (unsigned int)((LCD_RAM_COM5 >> 0) & 0xFFFFFFFF), ((LCD_RAM_COM5 = (LCD_RAM_COM5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LCD_RAM_COM5_S31 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM5_S30 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM5_S29 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM5_S28 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM5_S27 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM5_S26 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM5_S25 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM5_S24 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM5_S23 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM5_S22 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM5_S21 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM5_S20 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM5_S19 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM5_S18 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM5_S17 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM5_S16 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM5_S15 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM5_S14 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM5_S13 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM5_S12 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM5_S11 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM5_S10 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM5_S09 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM5_S08 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM5_S07 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM5_S06 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM5_S05 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM5_S04 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM5_S03 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM5_S02 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM5_S01 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM5_S00 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: LCD_RAM_COM6  ------------------------------
// SVD Line: 9523

unsigned int LCD_RAM_COM6 __AT (0x40002444);



// ------------------------------  Field Item: LCD_RAM_COM6_S31  ----------------------------------
// SVD Line: 9532

//  <item> SFDITEM_FIELD__LCD_RAM_COM6_S31
//    <name> S31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40002444) S31 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM6 ) </loc>
//      <o.31..31> S31
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM6_S30  ----------------------------------
// SVD Line: 9538

//  <item> SFDITEM_FIELD__LCD_RAM_COM6_S30
//    <name> S30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40002444) S30 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM6 ) </loc>
//      <o.30..30> S30
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM6_S29  ----------------------------------
// SVD Line: 9544

//  <item> SFDITEM_FIELD__LCD_RAM_COM6_S29
//    <name> S29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40002444) S29 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM6 ) </loc>
//      <o.29..29> S29
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM6_S28  ----------------------------------
// SVD Line: 9550

//  <item> SFDITEM_FIELD__LCD_RAM_COM6_S28
//    <name> S28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40002444) S28 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM6 ) </loc>
//      <o.28..28> S28
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM6_S27  ----------------------------------
// SVD Line: 9556

//  <item> SFDITEM_FIELD__LCD_RAM_COM6_S27
//    <name> S27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40002444) S27 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM6 ) </loc>
//      <o.27..27> S27
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM6_S26  ----------------------------------
// SVD Line: 9562

//  <item> SFDITEM_FIELD__LCD_RAM_COM6_S26
//    <name> S26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40002444) S26 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM6 ) </loc>
//      <o.26..26> S26
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM6_S25  ----------------------------------
// SVD Line: 9568

//  <item> SFDITEM_FIELD__LCD_RAM_COM6_S25
//    <name> S25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40002444) S25 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM6 ) </loc>
//      <o.25..25> S25
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM6_S24  ----------------------------------
// SVD Line: 9574

//  <item> SFDITEM_FIELD__LCD_RAM_COM6_S24
//    <name> S24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40002444) S24 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM6 ) </loc>
//      <o.24..24> S24
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM6_S23  ----------------------------------
// SVD Line: 9580

//  <item> SFDITEM_FIELD__LCD_RAM_COM6_S23
//    <name> S23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40002444) S23 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM6 ) </loc>
//      <o.23..23> S23
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM6_S22  ----------------------------------
// SVD Line: 9586

//  <item> SFDITEM_FIELD__LCD_RAM_COM6_S22
//    <name> S22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40002444) S22 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM6 ) </loc>
//      <o.22..22> S22
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM6_S21  ----------------------------------
// SVD Line: 9592

//  <item> SFDITEM_FIELD__LCD_RAM_COM6_S21
//    <name> S21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40002444) S21 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM6 ) </loc>
//      <o.21..21> S21
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM6_S20  ----------------------------------
// SVD Line: 9598

//  <item> SFDITEM_FIELD__LCD_RAM_COM6_S20
//    <name> S20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40002444) S20 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM6 ) </loc>
//      <o.20..20> S20
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM6_S19  ----------------------------------
// SVD Line: 9604

//  <item> SFDITEM_FIELD__LCD_RAM_COM6_S19
//    <name> S19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40002444) S19 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM6 ) </loc>
//      <o.19..19> S19
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM6_S18  ----------------------------------
// SVD Line: 9610

//  <item> SFDITEM_FIELD__LCD_RAM_COM6_S18
//    <name> S18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40002444) S18 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM6 ) </loc>
//      <o.18..18> S18
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM6_S17  ----------------------------------
// SVD Line: 9616

//  <item> SFDITEM_FIELD__LCD_RAM_COM6_S17
//    <name> S17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40002444) S17 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM6 ) </loc>
//      <o.17..17> S17
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM6_S16  ----------------------------------
// SVD Line: 9622

//  <item> SFDITEM_FIELD__LCD_RAM_COM6_S16
//    <name> S16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40002444) S16 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM6 ) </loc>
//      <o.16..16> S16
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM6_S15  ----------------------------------
// SVD Line: 9628

//  <item> SFDITEM_FIELD__LCD_RAM_COM6_S15
//    <name> S15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40002444) S15 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM6 ) </loc>
//      <o.15..15> S15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM6_S14  ----------------------------------
// SVD Line: 9634

//  <item> SFDITEM_FIELD__LCD_RAM_COM6_S14
//    <name> S14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40002444) S14 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM6 ) </loc>
//      <o.14..14> S14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM6_S13  ----------------------------------
// SVD Line: 9640

//  <item> SFDITEM_FIELD__LCD_RAM_COM6_S13
//    <name> S13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40002444) S13 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM6 ) </loc>
//      <o.13..13> S13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM6_S12  ----------------------------------
// SVD Line: 9646

//  <item> SFDITEM_FIELD__LCD_RAM_COM6_S12
//    <name> S12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40002444) S12 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM6 ) </loc>
//      <o.12..12> S12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM6_S11  ----------------------------------
// SVD Line: 9652

//  <item> SFDITEM_FIELD__LCD_RAM_COM6_S11
//    <name> S11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40002444) S11 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM6 ) </loc>
//      <o.11..11> S11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM6_S10  ----------------------------------
// SVD Line: 9658

//  <item> SFDITEM_FIELD__LCD_RAM_COM6_S10
//    <name> S10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40002444) S10 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM6 ) </loc>
//      <o.10..10> S10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM6_S09  ----------------------------------
// SVD Line: 9664

//  <item> SFDITEM_FIELD__LCD_RAM_COM6_S09
//    <name> S09 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40002444) S09 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM6 ) </loc>
//      <o.9..9> S09
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM6_S08  ----------------------------------
// SVD Line: 9670

//  <item> SFDITEM_FIELD__LCD_RAM_COM6_S08
//    <name> S08 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40002444) S08 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM6 ) </loc>
//      <o.8..8> S08
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM6_S07  ----------------------------------
// SVD Line: 9676

//  <item> SFDITEM_FIELD__LCD_RAM_COM6_S07
//    <name> S07 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002444) S07 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM6 ) </loc>
//      <o.7..7> S07
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM6_S06  ----------------------------------
// SVD Line: 9682

//  <item> SFDITEM_FIELD__LCD_RAM_COM6_S06
//    <name> S06 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40002444) S06 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM6 ) </loc>
//      <o.6..6> S06
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM6_S05  ----------------------------------
// SVD Line: 9688

//  <item> SFDITEM_FIELD__LCD_RAM_COM6_S05
//    <name> S05 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40002444) S05 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM6 ) </loc>
//      <o.5..5> S05
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM6_S04  ----------------------------------
// SVD Line: 9694

//  <item> SFDITEM_FIELD__LCD_RAM_COM6_S04
//    <name> S04 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40002444) S04 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM6 ) </loc>
//      <o.4..4> S04
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM6_S03  ----------------------------------
// SVD Line: 9700

//  <item> SFDITEM_FIELD__LCD_RAM_COM6_S03
//    <name> S03 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002444) S03 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM6 ) </loc>
//      <o.3..3> S03
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM6_S02  ----------------------------------
// SVD Line: 9706

//  <item> SFDITEM_FIELD__LCD_RAM_COM6_S02
//    <name> S02 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40002444) S02 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM6 ) </loc>
//      <o.2..2> S02
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM6_S01  ----------------------------------
// SVD Line: 9712

//  <item> SFDITEM_FIELD__LCD_RAM_COM6_S01
//    <name> S01 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002444) S01 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM6 ) </loc>
//      <o.1..1> S01
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM6_S00  ----------------------------------
// SVD Line: 9718

//  <item> SFDITEM_FIELD__LCD_RAM_COM6_S00
//    <name> S00 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002444) S00 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM6 ) </loc>
//      <o.0..0> S00
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: LCD_RAM_COM6  ----------------------------------
// SVD Line: 9523

//  <rtree> SFDITEM_REG__LCD_RAM_COM6
//    <name> RAM_COM6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002444) display memory </i>
//    <loc> ( (unsigned int)((LCD_RAM_COM6 >> 0) & 0xFFFFFFFF), ((LCD_RAM_COM6 = (LCD_RAM_COM6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LCD_RAM_COM6_S31 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM6_S30 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM6_S29 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM6_S28 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM6_S27 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM6_S26 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM6_S25 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM6_S24 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM6_S23 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM6_S22 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM6_S21 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM6_S20 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM6_S19 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM6_S18 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM6_S17 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM6_S16 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM6_S15 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM6_S14 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM6_S13 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM6_S12 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM6_S11 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM6_S10 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM6_S09 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM6_S08 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM6_S07 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM6_S06 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM6_S05 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM6_S04 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM6_S03 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM6_S02 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM6_S01 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM6_S00 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: LCD_RAM_COM7  ------------------------------
// SVD Line: 9726

unsigned int LCD_RAM_COM7 __AT (0x4000244C);



// ------------------------------  Field Item: LCD_RAM_COM7_S31  ----------------------------------
// SVD Line: 9735

//  <item> SFDITEM_FIELD__LCD_RAM_COM7_S31
//    <name> S31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x4000244C) S31 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM7 ) </loc>
//      <o.31..31> S31
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM7_S30  ----------------------------------
// SVD Line: 9741

//  <item> SFDITEM_FIELD__LCD_RAM_COM7_S30
//    <name> S30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x4000244C) S30 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM7 ) </loc>
//      <o.30..30> S30
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM7_S29  ----------------------------------
// SVD Line: 9747

//  <item> SFDITEM_FIELD__LCD_RAM_COM7_S29
//    <name> S29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x4000244C) S29 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM7 ) </loc>
//      <o.29..29> S29
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM7_S28  ----------------------------------
// SVD Line: 9753

//  <item> SFDITEM_FIELD__LCD_RAM_COM7_S28
//    <name> S28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x4000244C) S28 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM7 ) </loc>
//      <o.28..28> S28
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM7_S27  ----------------------------------
// SVD Line: 9759

//  <item> SFDITEM_FIELD__LCD_RAM_COM7_S27
//    <name> S27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x4000244C) S27 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM7 ) </loc>
//      <o.27..27> S27
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM7_S26  ----------------------------------
// SVD Line: 9765

//  <item> SFDITEM_FIELD__LCD_RAM_COM7_S26
//    <name> S26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x4000244C) S26 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM7 ) </loc>
//      <o.26..26> S26
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM7_S25  ----------------------------------
// SVD Line: 9771

//  <item> SFDITEM_FIELD__LCD_RAM_COM7_S25
//    <name> S25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x4000244C) S25 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM7 ) </loc>
//      <o.25..25> S25
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM7_S24  ----------------------------------
// SVD Line: 9777

//  <item> SFDITEM_FIELD__LCD_RAM_COM7_S24
//    <name> S24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x4000244C) S24 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM7 ) </loc>
//      <o.24..24> S24
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM7_S23  ----------------------------------
// SVD Line: 9783

//  <item> SFDITEM_FIELD__LCD_RAM_COM7_S23
//    <name> S23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x4000244C) S23 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM7 ) </loc>
//      <o.23..23> S23
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM7_S22  ----------------------------------
// SVD Line: 9789

//  <item> SFDITEM_FIELD__LCD_RAM_COM7_S22
//    <name> S22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x4000244C) S22 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM7 ) </loc>
//      <o.22..22> S22
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM7_S21  ----------------------------------
// SVD Line: 9795

//  <item> SFDITEM_FIELD__LCD_RAM_COM7_S21
//    <name> S21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4000244C) S21 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM7 ) </loc>
//      <o.21..21> S21
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM7_S20  ----------------------------------
// SVD Line: 9801

//  <item> SFDITEM_FIELD__LCD_RAM_COM7_S20
//    <name> S20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x4000244C) S20 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM7 ) </loc>
//      <o.20..20> S20
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM7_S19  ----------------------------------
// SVD Line: 9807

//  <item> SFDITEM_FIELD__LCD_RAM_COM7_S19
//    <name> S19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x4000244C) S19 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM7 ) </loc>
//      <o.19..19> S19
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM7_S18  ----------------------------------
// SVD Line: 9813

//  <item> SFDITEM_FIELD__LCD_RAM_COM7_S18
//    <name> S18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4000244C) S18 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM7 ) </loc>
//      <o.18..18> S18
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM7_S17  ----------------------------------
// SVD Line: 9819

//  <item> SFDITEM_FIELD__LCD_RAM_COM7_S17
//    <name> S17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4000244C) S17 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM7 ) </loc>
//      <o.17..17> S17
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM7_S16  ----------------------------------
// SVD Line: 9825

//  <item> SFDITEM_FIELD__LCD_RAM_COM7_S16
//    <name> S16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4000244C) S16 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM7 ) </loc>
//      <o.16..16> S16
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM7_S15  ----------------------------------
// SVD Line: 9831

//  <item> SFDITEM_FIELD__LCD_RAM_COM7_S15
//    <name> S15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000244C) S15 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM7 ) </loc>
//      <o.15..15> S15
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM7_S14  ----------------------------------
// SVD Line: 9837

//  <item> SFDITEM_FIELD__LCD_RAM_COM7_S14
//    <name> S14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000244C) S14 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM7 ) </loc>
//      <o.14..14> S14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM7_S13  ----------------------------------
// SVD Line: 9843

//  <item> SFDITEM_FIELD__LCD_RAM_COM7_S13
//    <name> S13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000244C) S13 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM7 ) </loc>
//      <o.13..13> S13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM7_S12  ----------------------------------
// SVD Line: 9849

//  <item> SFDITEM_FIELD__LCD_RAM_COM7_S12
//    <name> S12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000244C) S12 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM7 ) </loc>
//      <o.12..12> S12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM7_S11  ----------------------------------
// SVD Line: 9855

//  <item> SFDITEM_FIELD__LCD_RAM_COM7_S11
//    <name> S11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000244C) S11 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM7 ) </loc>
//      <o.11..11> S11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM7_S10  ----------------------------------
// SVD Line: 9861

//  <item> SFDITEM_FIELD__LCD_RAM_COM7_S10
//    <name> S10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000244C) S10 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM7 ) </loc>
//      <o.10..10> S10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM7_S09  ----------------------------------
// SVD Line: 9867

//  <item> SFDITEM_FIELD__LCD_RAM_COM7_S09
//    <name> S09 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000244C) S09 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM7 ) </loc>
//      <o.9..9> S09
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM7_S08  ----------------------------------
// SVD Line: 9873

//  <item> SFDITEM_FIELD__LCD_RAM_COM7_S08
//    <name> S08 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000244C) S08 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM7 ) </loc>
//      <o.8..8> S08
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM7_S07  ----------------------------------
// SVD Line: 9879

//  <item> SFDITEM_FIELD__LCD_RAM_COM7_S07
//    <name> S07 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000244C) S07 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM7 ) </loc>
//      <o.7..7> S07
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM7_S06  ----------------------------------
// SVD Line: 9885

//  <item> SFDITEM_FIELD__LCD_RAM_COM7_S06
//    <name> S06 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000244C) S06 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM7 ) </loc>
//      <o.6..6> S06
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM7_S05  ----------------------------------
// SVD Line: 9891

//  <item> SFDITEM_FIELD__LCD_RAM_COM7_S05
//    <name> S05 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000244C) S05 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM7 ) </loc>
//      <o.5..5> S05
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM7_S04  ----------------------------------
// SVD Line: 9897

//  <item> SFDITEM_FIELD__LCD_RAM_COM7_S04
//    <name> S04 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000244C) S04 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM7 ) </loc>
//      <o.4..4> S04
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM7_S03  ----------------------------------
// SVD Line: 9903

//  <item> SFDITEM_FIELD__LCD_RAM_COM7_S03
//    <name> S03 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000244C) S03 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM7 ) </loc>
//      <o.3..3> S03
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM7_S02  ----------------------------------
// SVD Line: 9909

//  <item> SFDITEM_FIELD__LCD_RAM_COM7_S02
//    <name> S02 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000244C) S02 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM7 ) </loc>
//      <o.2..2> S02
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM7_S01  ----------------------------------
// SVD Line: 9915

//  <item> SFDITEM_FIELD__LCD_RAM_COM7_S01
//    <name> S01 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000244C) S01 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM7 ) </loc>
//      <o.1..1> S01
//    </check>
//  </item>
//  


// ------------------------------  Field Item: LCD_RAM_COM7_S00  ----------------------------------
// SVD Line: 9921

//  <item> SFDITEM_FIELD__LCD_RAM_COM7_S00
//    <name> S00 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000244C) S00 </i>
//    <check> 
//      <loc> ( (unsigned int) LCD_RAM_COM7 ) </loc>
//      <o.0..0> S00
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: LCD_RAM_COM7  ----------------------------------
// SVD Line: 9726

//  <rtree> SFDITEM_REG__LCD_RAM_COM7
//    <name> RAM_COM7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000244C) display memory </i>
//    <loc> ( (unsigned int)((LCD_RAM_COM7 >> 0) & 0xFFFFFFFF), ((LCD_RAM_COM7 = (LCD_RAM_COM7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__LCD_RAM_COM7_S31 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM7_S30 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM7_S29 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM7_S28 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM7_S27 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM7_S26 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM7_S25 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM7_S24 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM7_S23 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM7_S22 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM7_S21 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM7_S20 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM7_S19 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM7_S18 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM7_S17 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM7_S16 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM7_S15 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM7_S14 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM7_S13 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM7_S12 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM7_S11 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM7_S10 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM7_S09 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM7_S08 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM7_S07 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM7_S06 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM7_S05 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM7_S04 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM7_S03 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM7_S02 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM7_S01 </item>
//    <item> SFDITEM_FIELD__LCD_RAM_COM7_S00 </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: LCD  --------------------------------------
// SVD Line: 8099

//  <view> LCD
//    <name> LCD </name>
//    <item> SFDITEM_REG__LCD_CR </item>
//    <item> SFDITEM_REG__LCD_FCR </item>
//    <item> SFDITEM_REG__LCD_SR </item>
//    <item> SFDITEM_REG__LCD_CLR </item>
//    <item> SFDITEM_REG__LCD_RAM_COM0 </item>
//    <item> SFDITEM_REG__LCD_RAM_COM1 </item>
//    <item> SFDITEM_REG__LCD_RAM_COM2 </item>
//    <item> SFDITEM_REG__LCD_RAM_COM3 </item>
//    <item> SFDITEM_REG__LCD_RAM_COM4 </item>
//    <item> SFDITEM_REG__LCD_RAM_COM5 </item>
//    <item> SFDITEM_REG__LCD_RAM_COM6 </item>
//    <item> SFDITEM_REG__LCD_RAM_COM7 </item>
//  </view>
//  


// ----------------------------  Register Item Address: OPAMP_CSR  --------------------------------
// SVD Line: 9942

unsigned int OPAMP_CSR __AT (0x40007C5C);



// ----------------------------  Field Item: OPAMP_CSR_OPA3CALOUT  --------------------------------
// SVD Line: 9951

//  <item> SFDITEM_FIELD__OPAMP_CSR_OPA3CALOUT
//    <name> OPA3CALOUT </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40007C5C) OPAMP3 calibration output </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_CSR ) </loc>
//      <o.31..31> OPA3CALOUT
//    </check>
//  </item>
//  


// ----------------------------  Field Item: OPAMP_CSR_OPA2CALOUT  --------------------------------
// SVD Line: 9957

//  <item> SFDITEM_FIELD__OPAMP_CSR_OPA2CALOUT
//    <name> OPA2CALOUT </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40007C5C) OPAMP2 calibration output </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_CSR ) </loc>
//      <o.30..30> OPA2CALOUT
//    </check>
//  </item>
//  


// ----------------------------  Field Item: OPAMP_CSR_OPA1CALOUT  --------------------------------
// SVD Line: 9963

//  <item> SFDITEM_FIELD__OPAMP_CSR_OPA1CALOUT
//    <name> OPA1CALOUT </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40007C5C) OPAMP1 calibration output </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_CSR ) </loc>
//      <o.29..29> OPA1CALOUT
//    </check>
//  </item>
//  


// -----------------------------  Field Item: OPAMP_CSR_AOP_RANGE  --------------------------------
// SVD Line: 9969

//  <item> SFDITEM_FIELD__OPAMP_CSR_AOP_RANGE
//    <name> AOP_RANGE </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40007C5C) Power range selection </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_CSR ) </loc>
//      <o.28..28> AOP_RANGE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: OPAMP_CSR_S7SEL2  ----------------------------------
// SVD Line: 9975

//  <item> SFDITEM_FIELD__OPAMP_CSR_S7SEL2
//    <name> S7SEL2 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40007C5C) Switch 7 for OPAMP2 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_CSR ) </loc>
//      <o.27..27> S7SEL2
//    </check>
//  </item>
//  


// -----------------------------  Field Item: OPAMP_CSR_ANAWSEL3  ---------------------------------
// SVD Line: 9981

//  <item> SFDITEM_FIELD__OPAMP_CSR_ANAWSEL3
//    <name> ANAWSEL3 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40007C5C) Switch SanA enable for  OPAMP3 </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_CSR ) </loc>
//      <o.26..26> ANAWSEL3
//    </check>
//  </item>
//  


// -----------------------------  Field Item: OPAMP_CSR_ANAWSEL2  ---------------------------------
// SVD Line: 9988

//  <item> SFDITEM_FIELD__OPAMP_CSR_ANAWSEL2
//    <name> ANAWSEL2 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40007C5C) Switch SanA enable for  OPAMP2 </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_CSR ) </loc>
//      <o.25..25> ANAWSEL2
//    </check>
//  </item>
//  


// -----------------------------  Field Item: OPAMP_CSR_ANAWSEL1  ---------------------------------
// SVD Line: 9995

//  <item> SFDITEM_FIELD__OPAMP_CSR_ANAWSEL1
//    <name> ANAWSEL1 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40007C5C) Switch SanA enable for  OPAMP1 </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_CSR ) </loc>
//      <o.24..24> ANAWSEL1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: OPAMP_CSR_OPA3LPM  ---------------------------------
// SVD Line: 10002

//  <item> SFDITEM_FIELD__OPAMP_CSR_OPA3LPM
//    <name> OPA3LPM </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40007C5C) OPAMP3 low power mode </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_CSR ) </loc>
//      <o.23..23> OPA3LPM
//    </check>
//  </item>
//  


// -----------------------------  Field Item: OPAMP_CSR_OPA3CAL_H  --------------------------------
// SVD Line: 10008

//  <item> SFDITEM_FIELD__OPAMP_CSR_OPA3CAL_H
//    <name> OPA3CAL_H </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40007C5C) OPAMP3 offset calibration for N  differential pair </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_CSR ) </loc>
//      <o.22..22> OPA3CAL_H
//    </check>
//  </item>
//  


// -----------------------------  Field Item: OPAMP_CSR_OPA3CAL_L  --------------------------------
// SVD Line: 10015

//  <item> SFDITEM_FIELD__OPAMP_CSR_OPA3CAL_L
//    <name> OPA3CAL_L </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40007C5C) OPAMP3 offset Calibration for P  differential pair </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_CSR ) </loc>
//      <o.21..21> OPA3CAL_L
//    </check>
//  </item>
//  


// ------------------------------  Field Item: OPAMP_CSR_S6SEL3  ----------------------------------
// SVD Line: 10022

//  <item> SFDITEM_FIELD__OPAMP_CSR_S6SEL3
//    <name> S6SEL3 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40007C5C) Switch 6 for OPAMP3 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_CSR ) </loc>
//      <o.20..20> S6SEL3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: OPAMP_CSR_S5SEL3  ----------------------------------
// SVD Line: 10028

//  <item> SFDITEM_FIELD__OPAMP_CSR_S5SEL3
//    <name> S5SEL3 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40007C5C) Switch 5 for OPAMP3 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_CSR ) </loc>
//      <o.19..19> S5SEL3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: OPAMP_CSR_S4SEL3  ----------------------------------
// SVD Line: 10034

//  <item> SFDITEM_FIELD__OPAMP_CSR_S4SEL3
//    <name> S4SEL3 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40007C5C) Switch 4 for OPAMP3 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_CSR ) </loc>
//      <o.18..18> S4SEL3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: OPAMP_CSR_S3SEL3  ----------------------------------
// SVD Line: 10040

//  <item> SFDITEM_FIELD__OPAMP_CSR_S3SEL3
//    <name> S3SEL3 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40007C5C) Switch 3 for OPAMP3 Enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_CSR ) </loc>
//      <o.17..17> S3SEL3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: OPAMP_CSR_OPA3PD  ----------------------------------
// SVD Line: 10046

//  <item> SFDITEM_FIELD__OPAMP_CSR_OPA3PD
//    <name> OPA3PD </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40007C5C) OPAMP3 power down </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_CSR ) </loc>
//      <o.16..16> OPA3PD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: OPAMP_CSR_OPA2LPM  ---------------------------------
// SVD Line: 10052

//  <item> SFDITEM_FIELD__OPAMP_CSR_OPA2LPM
//    <name> OPA2LPM </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40007C5C) OPAMP2 low power mode </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_CSR ) </loc>
//      <o.15..15> OPA2LPM
//    </check>
//  </item>
//  


// -----------------------------  Field Item: OPAMP_CSR_OPA2CAL_H  --------------------------------
// SVD Line: 10058

//  <item> SFDITEM_FIELD__OPAMP_CSR_OPA2CAL_H
//    <name> OPA2CAL_H </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40007C5C) OPAMP2 offset calibration for N  differential pair </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_CSR ) </loc>
//      <o.14..14> OPA2CAL_H
//    </check>
//  </item>
//  


// -----------------------------  Field Item: OPAMP_CSR_OPA2CAL_L  --------------------------------
// SVD Line: 10065

//  <item> SFDITEM_FIELD__OPAMP_CSR_OPA2CAL_L
//    <name> OPA2CAL_L </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40007C5C) OPAMP2 offset Calibration for P  differential pair </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_CSR ) </loc>
//      <o.13..13> OPA2CAL_L
//    </check>
//  </item>
//  


// ------------------------------  Field Item: OPAMP_CSR_S6SEL2  ----------------------------------
// SVD Line: 10072

//  <item> SFDITEM_FIELD__OPAMP_CSR_S6SEL2
//    <name> S6SEL2 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40007C5C) Switch 6 for OPAMP2 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_CSR ) </loc>
//      <o.12..12> S6SEL2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: OPAMP_CSR_S5SEL2  ----------------------------------
// SVD Line: 10078

//  <item> SFDITEM_FIELD__OPAMP_CSR_S5SEL2
//    <name> S5SEL2 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40007C5C) Switch 5 for OPAMP2 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_CSR ) </loc>
//      <o.11..11> S5SEL2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: OPAMP_CSR_S4SEL2  ----------------------------------
// SVD Line: 10084

//  <item> SFDITEM_FIELD__OPAMP_CSR_S4SEL2
//    <name> S4SEL2 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40007C5C) Switch 4 for OPAMP2 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_CSR ) </loc>
//      <o.10..10> S4SEL2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: OPAMP_CSR_S3SEL2  ----------------------------------
// SVD Line: 10090

//  <item> SFDITEM_FIELD__OPAMP_CSR_S3SEL2
//    <name> S3SEL2 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40007C5C) Switch 3 for OPAMP2 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_CSR ) </loc>
//      <o.9..9> S3SEL2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: OPAMP_CSR_OPA2PD  ----------------------------------
// SVD Line: 10096

//  <item> SFDITEM_FIELD__OPAMP_CSR_OPA2PD
//    <name> OPA2PD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40007C5C) OPAMP2 power down </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_CSR ) </loc>
//      <o.8..8> OPA2PD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: OPAMP_CSR_OPA1LPM  ---------------------------------
// SVD Line: 10102

//  <item> SFDITEM_FIELD__OPAMP_CSR_OPA1LPM
//    <name> OPA1LPM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40007C5C) OPAMP1 low power mode </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_CSR ) </loc>
//      <o.7..7> OPA1LPM
//    </check>
//  </item>
//  


// -----------------------------  Field Item: OPAMP_CSR_OPA1CAL_H  --------------------------------
// SVD Line: 10108

//  <item> SFDITEM_FIELD__OPAMP_CSR_OPA1CAL_H
//    <name> OPA1CAL_H </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40007C5C) OPAMP1 offset calibration for N  differential pair </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_CSR ) </loc>
//      <o.6..6> OPA1CAL_H
//    </check>
//  </item>
//  


// -----------------------------  Field Item: OPAMP_CSR_OPA1CAL_L  --------------------------------
// SVD Line: 10115

//  <item> SFDITEM_FIELD__OPAMP_CSR_OPA1CAL_L
//    <name> OPA1CAL_L </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40007C5C) OPAMP1 offset calibration for P  differential pair </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_CSR ) </loc>
//      <o.5..5> OPA1CAL_L
//    </check>
//  </item>
//  


// ------------------------------  Field Item: OPAMP_CSR_S6SEL1  ----------------------------------
// SVD Line: 10122

//  <item> SFDITEM_FIELD__OPAMP_CSR_S6SEL1
//    <name> S6SEL1 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007C5C) Switch 6 for OPAMP1 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_CSR ) </loc>
//      <o.4..4> S6SEL1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: OPAMP_CSR_S5SEL1  ----------------------------------
// SVD Line: 10128

//  <item> SFDITEM_FIELD__OPAMP_CSR_S5SEL1
//    <name> S5SEL1 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40007C5C) Switch 5 for OPAMP1 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_CSR ) </loc>
//      <o.3..3> S5SEL1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: OPAMP_CSR_S4SEL1  ----------------------------------
// SVD Line: 10134

//  <item> SFDITEM_FIELD__OPAMP_CSR_S4SEL1
//    <name> S4SEL1 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007C5C) Switch 4 for OPAMP1 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_CSR ) </loc>
//      <o.2..2> S4SEL1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: OPAMP_CSR_S3SEL1  ----------------------------------
// SVD Line: 10140

//  <item> SFDITEM_FIELD__OPAMP_CSR_S3SEL1
//    <name> S3SEL1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007C5C) Switch 3 for OPAMP1 enable </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_CSR ) </loc>
//      <o.1..1> S3SEL1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: OPAMP_CSR_OPA1PD  ----------------------------------
// SVD Line: 10146

//  <item> SFDITEM_FIELD__OPAMP_CSR_OPA1PD
//    <name> OPA1PD </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007C5C) OPAMP1 power down </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_CSR ) </loc>
//      <o.0..0> OPA1PD
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: OPAMP_CSR  -----------------------------------
// SVD Line: 9942

//  <rtree> SFDITEM_REG__OPAMP_CSR
//    <name> CSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C5C) control/status register </i>
//    <loc> ( (unsigned int)((OPAMP_CSR >> 0) & 0xFFFFFFFF), ((OPAMP_CSR = (OPAMP_CSR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__OPAMP_CSR_OPA3CALOUT </item>
//    <item> SFDITEM_FIELD__OPAMP_CSR_OPA2CALOUT </item>
//    <item> SFDITEM_FIELD__OPAMP_CSR_OPA1CALOUT </item>
//    <item> SFDITEM_FIELD__OPAMP_CSR_AOP_RANGE </item>
//    <item> SFDITEM_FIELD__OPAMP_CSR_S7SEL2 </item>
//    <item> SFDITEM_FIELD__OPAMP_CSR_ANAWSEL3 </item>
//    <item> SFDITEM_FIELD__OPAMP_CSR_ANAWSEL2 </item>
//    <item> SFDITEM_FIELD__OPAMP_CSR_ANAWSEL1 </item>
//    <item> SFDITEM_FIELD__OPAMP_CSR_OPA3LPM </item>
//    <item> SFDITEM_FIELD__OPAMP_CSR_OPA3CAL_H </item>
//    <item> SFDITEM_FIELD__OPAMP_CSR_OPA3CAL_L </item>
//    <item> SFDITEM_FIELD__OPAMP_CSR_S6SEL3 </item>
//    <item> SFDITEM_FIELD__OPAMP_CSR_S5SEL3 </item>
//    <item> SFDITEM_FIELD__OPAMP_CSR_S4SEL3 </item>
//    <item> SFDITEM_FIELD__OPAMP_CSR_S3SEL3 </item>
//    <item> SFDITEM_FIELD__OPAMP_CSR_OPA3PD </item>
//    <item> SFDITEM_FIELD__OPAMP_CSR_OPA2LPM </item>
//    <item> SFDITEM_FIELD__OPAMP_CSR_OPA2CAL_H </item>
//    <item> SFDITEM_FIELD__OPAMP_CSR_OPA2CAL_L </item>
//    <item> SFDITEM_FIELD__OPAMP_CSR_S6SEL2 </item>
//    <item> SFDITEM_FIELD__OPAMP_CSR_S5SEL2 </item>
//    <item> SFDITEM_FIELD__OPAMP_CSR_S4SEL2 </item>
//    <item> SFDITEM_FIELD__OPAMP_CSR_S3SEL2 </item>
//    <item> SFDITEM_FIELD__OPAMP_CSR_OPA2PD </item>
//    <item> SFDITEM_FIELD__OPAMP_CSR_OPA1LPM </item>
//    <item> SFDITEM_FIELD__OPAMP_CSR_OPA1CAL_H </item>
//    <item> SFDITEM_FIELD__OPAMP_CSR_OPA1CAL_L </item>
//    <item> SFDITEM_FIELD__OPAMP_CSR_S6SEL1 </item>
//    <item> SFDITEM_FIELD__OPAMP_CSR_S5SEL1 </item>
//    <item> SFDITEM_FIELD__OPAMP_CSR_S4SEL1 </item>
//    <item> SFDITEM_FIELD__OPAMP_CSR_S3SEL1 </item>
//    <item> SFDITEM_FIELD__OPAMP_CSR_OPA1PD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: OPAMP_OTR  --------------------------------
// SVD Line: 10154

unsigned int OPAMP_OTR __AT (0x40007C60);



// ------------------------------  Field Item: OPAMP_OTR_OT_USER  ---------------------------------
// SVD Line: 10164

//  <item> SFDITEM_FIELD__OPAMP_OTR_OT_USER
//    <name> OT_USER </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40007C60) Select user or factory trimming  value </i>
//    <check> 
//      <loc> ( (unsigned int) OPAMP_OTR ) </loc>
//      <o.31..31> OT_USER
//    </check>
//  </item>
//  


// ------------------------  Field Item: OPAMP_OTR_AO3_OPT_OFFSET_TRIM  ---------------------------
// SVD Line: 10171

//  <item> SFDITEM_FIELD__OPAMP_OTR_AO3_OPT_OFFSET_TRIM
//    <name> AO3_OPT_OFFSET_TRIM </name>
//    <rw> 
//    <i> [Bits 29..20] RW (@ 0x40007C60) OPAMP3, 10-bit offset trim value for  normal mode </i>
//    <edit> 
//      <loc> ( (unsigned short)((OPAMP_OTR >> 20) & 0x3FF), ((OPAMP_OTR = (OPAMP_OTR & ~(0x3FFUL << 20 )) | ((unsigned long)(Gui_u16:GuiVal & 0x3FF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: OPAMP_OTR_AO2_OPT_OFFSET_TRIM  ---------------------------
// SVD Line: 10178

//  <item> SFDITEM_FIELD__OPAMP_OTR_AO2_OPT_OFFSET_TRIM
//    <name> AO2_OPT_OFFSET_TRIM </name>
//    <rw> 
//    <i> [Bits 19..10] RW (@ 0x40007C60) OPAMP2, 10-bit offset trim value for  normal mode </i>
//    <edit> 
//      <loc> ( (unsigned short)((OPAMP_OTR >> 10) & 0x3FF), ((OPAMP_OTR = (OPAMP_OTR & ~(0x3FFUL << 10 )) | ((unsigned long)(Gui_u16:GuiVal & 0x3FF) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------  Field Item: OPAMP_OTR_AO1_OPT_OFFSET_TRIM  ---------------------------
// SVD Line: 10185

//  <item> SFDITEM_FIELD__OPAMP_OTR_AO1_OPT_OFFSET_TRIM
//    <name> AO1_OPT_OFFSET_TRIM </name>
//    <rw> 
//    <i> [Bits 9..0] RW (@ 0x40007C60) OPAMP1, 10-bit offset trim value for  normal mode </i>
//    <edit> 
//      <loc> ( (unsigned short)((OPAMP_OTR >> 0) & 0x3FF), ((OPAMP_OTR = (OPAMP_OTR & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: OPAMP_OTR  -----------------------------------
// SVD Line: 10154

//  <rtree> SFDITEM_REG__OPAMP_OTR
//    <name> OTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C60) offset trimming register for normal  mode </i>
//    <loc> ( (unsigned int)((OPAMP_OTR >> 0) & 0xFFFFFFFF), ((OPAMP_OTR = (OPAMP_OTR & ~(0xBFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__OPAMP_OTR_OT_USER </item>
//    <item> SFDITEM_FIELD__OPAMP_OTR_AO3_OPT_OFFSET_TRIM </item>
//    <item> SFDITEM_FIELD__OPAMP_OTR_AO2_OPT_OFFSET_TRIM </item>
//    <item> SFDITEM_FIELD__OPAMP_OTR_AO1_OPT_OFFSET_TRIM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: OPAMP_LPOTR  -------------------------------
// SVD Line: 10194

unsigned int OPAMP_LPOTR __AT (0x40007C64);



// ---------------------  Field Item: OPAMP_LPOTR_AO3_OPT_OFFSET_TRIM_LP  -------------------------
// SVD Line: 10204

//  <item> SFDITEM_FIELD__OPAMP_LPOTR_AO3_OPT_OFFSET_TRIM_LP
//    <name> AO3_OPT_OFFSET_TRIM_LP </name>
//    <rw> 
//    <i> [Bits 29..20] RW (@ 0x40007C64) OPAMP3, 10-bit offset trim value for low  power mode </i>
//    <edit> 
//      <loc> ( (unsigned short)((OPAMP_LPOTR >> 20) & 0x3FF), ((OPAMP_LPOTR = (OPAMP_LPOTR & ~(0x3FFUL << 20 )) | ((unsigned long)(Gui_u16:GuiVal & 0x3FF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------  Field Item: OPAMP_LPOTR_AO2_OPT_OFFSET_TRIM_LP  -------------------------
// SVD Line: 10211

//  <item> SFDITEM_FIELD__OPAMP_LPOTR_AO2_OPT_OFFSET_TRIM_LP
//    <name> AO2_OPT_OFFSET_TRIM_LP </name>
//    <rw> 
//    <i> [Bits 19..10] RW (@ 0x40007C64) OPAMP2, 10-bit offset trim value for low  power mode </i>
//    <edit> 
//      <loc> ( (unsigned short)((OPAMP_LPOTR >> 10) & 0x3FF), ((OPAMP_LPOTR = (OPAMP_LPOTR & ~(0x3FFUL << 10 )) | ((unsigned long)(Gui_u16:GuiVal & 0x3FF) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------  Field Item: OPAMP_LPOTR_AO1_OPT_OFFSET_TRIM_LP  -------------------------
// SVD Line: 10218

//  <item> SFDITEM_FIELD__OPAMP_LPOTR_AO1_OPT_OFFSET_TRIM_LP
//    <name> AO1_OPT_OFFSET_TRIM_LP </name>
//    <rw> 
//    <i> [Bits 9..0] RW (@ 0x40007C64) OPAMP1, 10-bit offset trim value for low  power mode </i>
//    <edit> 
//      <loc> ( (unsigned short)((OPAMP_LPOTR >> 0) & 0x3FF), ((OPAMP_LPOTR = (OPAMP_LPOTR & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: OPAMP_LPOTR  ----------------------------------
// SVD Line: 10194

//  <rtree> SFDITEM_REG__OPAMP_LPOTR
//    <name> LPOTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C64) OPAMP offset trimming register for low power  mode </i>
//    <loc> ( (unsigned int)((OPAMP_LPOTR >> 0) & 0xFFFFFFFF), ((OPAMP_LPOTR = (OPAMP_LPOTR & ~(0x3FFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__OPAMP_LPOTR_AO3_OPT_OFFSET_TRIM_LP </item>
//    <item> SFDITEM_FIELD__OPAMP_LPOTR_AO2_OPT_OFFSET_TRIM_LP </item>
//    <item> SFDITEM_FIELD__OPAMP_LPOTR_AO1_OPT_OFFSET_TRIM_LP </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: OPAMP  -------------------------------------
// SVD Line: 9931

//  <view> OPAMP
//    <name> OPAMP </name>
//    <item> SFDITEM_REG__OPAMP_CSR </item>
//    <item> SFDITEM_REG__OPAMP_OTR </item>
//    <item> SFDITEM_REG__OPAMP_LPOTR </item>
//  </view>
//  


// ------------------------------  Register Item Address: PWR_CR  ---------------------------------
// SVD Line: 10246

unsigned int PWR_CR __AT (0x40007000);



// --------------------------------  Field Item: PWR_CR_LPRUN  ------------------------------------
// SVD Line: 10255

//  <item> SFDITEM_FIELD__PWR_CR_LPRUN
//    <name> LPRUN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40007000) Low power run mode </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR ) </loc>
//      <o.14..14> LPRUN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR_VOS  -------------------------------------
// SVD Line: 10261

//  <item> SFDITEM_FIELD__PWR_CR_VOS
//    <name> VOS </name>
//    <rw> 
//    <i> [Bits 12..11] RW (@ 0x40007000) Voltage scaling range  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR >> 11) & 0x3), ((PWR_CR = (PWR_CR & ~(0x3UL << 11 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 11 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR_FWU  -------------------------------------
// SVD Line: 10268

//  <item> SFDITEM_FIELD__PWR_CR_FWU
//    <name> FWU </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40007000) Fast wakeup </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR ) </loc>
//      <o.10..10> FWU
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR_ULP  -------------------------------------
// SVD Line: 10274

//  <item> SFDITEM_FIELD__PWR_CR_ULP
//    <name> ULP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40007000) Ultralow power mode </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR ) </loc>
//      <o.9..9> ULP
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR_DBP  -------------------------------------
// SVD Line: 10280

//  <item> SFDITEM_FIELD__PWR_CR_DBP
//    <name> DBP </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40007000) Disable backup domain write  protection </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR ) </loc>
//      <o.8..8> DBP
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR_PLS  -------------------------------------
// SVD Line: 10287

//  <item> SFDITEM_FIELD__PWR_CR_PLS
//    <name> PLS </name>
//    <rw> 
//    <i> [Bits 7..5] RW (@ 0x40007000) PVD level selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR >> 5) & 0x7), ((PWR_CR = (PWR_CR & ~(0x7UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR_PVDE  ------------------------------------
// SVD Line: 10293

//  <item> SFDITEM_FIELD__PWR_CR_PVDE
//    <name> PVDE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007000) Power voltage detector  enable </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR ) </loc>
//      <o.4..4> PVDE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR_CSBF  ------------------------------------
// SVD Line: 10300

//  <item> SFDITEM_FIELD__PWR_CR_CSBF
//    <name> CSBF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40007000) Clear standby flag </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR ) </loc>
//      <o.3..3> CSBF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR_CWUF  ------------------------------------
// SVD Line: 10306

//  <item> SFDITEM_FIELD__PWR_CR_CWUF
//    <name> CWUF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007000) Clear wakeup flag </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR ) </loc>
//      <o.2..2> CWUF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR_PDDS  ------------------------------------
// SVD Line: 10312

//  <item> SFDITEM_FIELD__PWR_CR_PDDS
//    <name> PDDS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007000) Power down deepsleep </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR ) </loc>
//      <o.1..1> PDDS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_CR_LPSDSR  -----------------------------------
// SVD Line: 10318

//  <item> SFDITEM_FIELD__PWR_CR_LPSDSR
//    <name> LPSDSR </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007000) Low-power deep sleep </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR ) </loc>
//      <o.0..0> LPSDSR
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: PWR_CR  -------------------------------------
// SVD Line: 10246

//  <rtree> SFDITEM_REG__PWR_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007000) power control register </i>
//    <loc> ( (unsigned int)((PWR_CR >> 0) & 0xFFFFFFFF), ((PWR_CR = (PWR_CR & ~(0x5FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_CR_LPRUN </item>
//    <item> SFDITEM_FIELD__PWR_CR_VOS </item>
//    <item> SFDITEM_FIELD__PWR_CR_FWU </item>
//    <item> SFDITEM_FIELD__PWR_CR_ULP </item>
//    <item> SFDITEM_FIELD__PWR_CR_DBP </item>
//    <item> SFDITEM_FIELD__PWR_CR_PLS </item>
//    <item> SFDITEM_FIELD__PWR_CR_PVDE </item>
//    <item> SFDITEM_FIELD__PWR_CR_CSBF </item>
//    <item> SFDITEM_FIELD__PWR_CR_CWUF </item>
//    <item> SFDITEM_FIELD__PWR_CR_PDDS </item>
//    <item> SFDITEM_FIELD__PWR_CR_LPSDSR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: PWR_CSR  ---------------------------------
// SVD Line: 10326

unsigned int PWR_CSR __AT (0x40007004);



// --------------------------------  Field Item: PWR_CSR_EWUP3  -----------------------------------
// SVD Line: 10334

//  <item> SFDITEM_FIELD__PWR_CSR_EWUP3
//    <name> EWUP3 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40007004) Enable WKUP pin 3 </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CSR ) </loc>
//      <o.10..10> EWUP3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_CSR_EWUP2  -----------------------------------
// SVD Line: 10341

//  <item> SFDITEM_FIELD__PWR_CSR_EWUP2
//    <name> EWUP2 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40007004) Enable WKUP pin 2 </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CSR ) </loc>
//      <o.9..9> EWUP2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_CSR_EWUP1  -----------------------------------
// SVD Line: 10348

//  <item> SFDITEM_FIELD__PWR_CSR_EWUP1
//    <name> EWUP1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40007004) Enable WKUP pin 1 </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CSR ) </loc>
//      <o.8..8> EWUP1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: PWR_CSR_REGLPF  -----------------------------------
// SVD Line: 10355

//  <item> SFDITEM_FIELD__PWR_CSR_REGLPF
//    <name> REGLPF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40007004) Regulator LP flag </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CSR ) </loc>
//      <o.5..5> REGLPF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_CSR_VOSF  ------------------------------------
// SVD Line: 10362

//  <item> SFDITEM_FIELD__PWR_CSR_VOSF
//    <name> VOSF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40007004) Voltage Scaling select  flag </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CSR ) </loc>
//      <o.4..4> VOSF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: PWR_CSR_VREFINTRDYF  --------------------------------
// SVD Line: 10370

//  <item> SFDITEM_FIELD__PWR_CSR_VREFINTRDYF
//    <name> VREFINTRDYF </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40007004) Internal voltage reference (VREFINT)  ready flag </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CSR ) </loc>
//      <o.3..3> VREFINTRDYF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_CSR_PVDO  ------------------------------------
// SVD Line: 10378

//  <item> SFDITEM_FIELD__PWR_CSR_PVDO
//    <name> PVDO </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40007004) PVD output </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CSR ) </loc>
//      <o.2..2> PVDO
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CSR_SBF  ------------------------------------
// SVD Line: 10385

//  <item> SFDITEM_FIELD__PWR_CSR_SBF
//    <name> SBF </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40007004) Standby flag </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CSR ) </loc>
//      <o.1..1> SBF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CSR_WUF  ------------------------------------
// SVD Line: 10392

//  <item> SFDITEM_FIELD__PWR_CSR_WUF
//    <name> WUF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40007004) Wakeup flag </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CSR ) </loc>
//      <o.0..0> WUF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: PWR_CSR  ------------------------------------
// SVD Line: 10326

//  <rtree> SFDITEM_REG__PWR_CSR
//    <name> CSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007004) power control/status register </i>
//    <loc> ( (unsigned int)((PWR_CSR >> 0) & 0xFFFFFFFF), ((PWR_CSR = (PWR_CSR & ~(0x700UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x700) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_CSR_EWUP3 </item>
//    <item> SFDITEM_FIELD__PWR_CSR_EWUP2 </item>
//    <item> SFDITEM_FIELD__PWR_CSR_EWUP1 </item>
//    <item> SFDITEM_FIELD__PWR_CSR_REGLPF </item>
//    <item> SFDITEM_FIELD__PWR_CSR_VOSF </item>
//    <item> SFDITEM_FIELD__PWR_CSR_VREFINTRDYF </item>
//    <item> SFDITEM_FIELD__PWR_CSR_PVDO </item>
//    <item> SFDITEM_FIELD__PWR_CSR_SBF </item>
//    <item> SFDITEM_FIELD__PWR_CSR_WUF </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: PWR  --------------------------------------
// SVD Line: 10229

//  <view> PWR
//    <name> PWR </name>
//    <item> SFDITEM_REG__PWR_CR </item>
//    <item> SFDITEM_REG__PWR_CSR </item>
//  </view>
//  


// ------------------------------  Register Item Address: RCC_CR  ---------------------------------
// SVD Line: 10419

unsigned int RCC_CR __AT (0x40023800);



// -------------------------------  Field Item: RCC_CR_RTCPRE1  -----------------------------------
// SVD Line: 10427

//  <item> SFDITEM_FIELD__RCC_CR_RTCPRE1
//    <name> RTCPRE1 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40023800) TC/LCD prescaler </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.30..30> RTCPRE1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CR_RTCPRE0  -----------------------------------
// SVD Line: 10434

//  <item> SFDITEM_FIELD__RCC_CR_RTCPRE0
//    <name> RTCPRE0 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40023800) RTCPRE0 </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.29..29> RTCPRE0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_CSSON  ------------------------------------
// SVD Line: 10441

//  <item> SFDITEM_FIELD__RCC_CR_CSSON
//    <name> CSSON </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40023800) Clock security system  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.28..28> CSSON
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_PLLRDY  -----------------------------------
// SVD Line: 10449

//  <item> SFDITEM_FIELD__RCC_CR_PLLRDY
//    <name> PLLRDY </name>
//    <r> 
//    <i> [Bit 25] RO (@ 0x40023800) PLL clock ready flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.25..25> PLLRDY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_PLLON  ------------------------------------
// SVD Line: 10456

//  <item> SFDITEM_FIELD__RCC_CR_PLLON
//    <name> PLLON </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40023800) PLL enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.24..24> PLLON
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSEBYP  -----------------------------------
// SVD Line: 10463

//  <item> SFDITEM_FIELD__RCC_CR_HSEBYP
//    <name> HSEBYP </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40023800) HSE clock bypass </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.18..18> HSEBYP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSERDY  -----------------------------------
// SVD Line: 10470

//  <item> SFDITEM_FIELD__RCC_CR_HSERDY
//    <name> HSERDY </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x40023800) HSE clock ready flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.17..17> HSERDY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSEON  ------------------------------------
// SVD Line: 10477

//  <item> SFDITEM_FIELD__RCC_CR_HSEON
//    <name> HSEON </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40023800) HSE clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.16..16> HSEON
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_MSIRDY  -----------------------------------
// SVD Line: 10484

//  <item> SFDITEM_FIELD__RCC_CR_MSIRDY
//    <name> MSIRDY </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40023800) MSI clock ready flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.9..9> MSIRDY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_MSION  ------------------------------------
// SVD Line: 10491

//  <item> SFDITEM_FIELD__RCC_CR_MSION
//    <name> MSION </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40023800) MSI clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.8..8> MSION
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSIRDY  -----------------------------------
// SVD Line: 10498

//  <item> SFDITEM_FIELD__RCC_CR_HSIRDY
//    <name> HSIRDY </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40023800) Internal high-speed clock ready  flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.1..1> HSIRDY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSION  ------------------------------------
// SVD Line: 10506

//  <item> SFDITEM_FIELD__RCC_CR_HSION
//    <name> HSION </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40023800) Internal high-speed clock  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.0..0> HSION
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RCC_CR  -------------------------------------
// SVD Line: 10419

//  <rtree> SFDITEM_REG__RCC_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023800) Clock control register </i>
//    <loc> ( (unsigned int)((RCC_CR >> 0) & 0xFFFFFFFF), ((RCC_CR = (RCC_CR & ~(0x71050101UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x71050101) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CR_RTCPRE1 </item>
//    <item> SFDITEM_FIELD__RCC_CR_RTCPRE0 </item>
//    <item> SFDITEM_FIELD__RCC_CR_CSSON </item>
//    <item> SFDITEM_FIELD__RCC_CR_PLLRDY </item>
//    <item> SFDITEM_FIELD__RCC_CR_PLLON </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSEBYP </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSERDY </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSEON </item>
//    <item> SFDITEM_FIELD__RCC_CR_MSIRDY </item>
//    <item> SFDITEM_FIELD__RCC_CR_MSION </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSIRDY </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSION </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_ICSCR  --------------------------------
// SVD Line: 10516

unsigned int RCC_ICSCR __AT (0x40023804);



// ------------------------------  Field Item: RCC_ICSCR_MSITRIM  ---------------------------------
// SVD Line: 10525

//  <item> SFDITEM_FIELD__RCC_ICSCR_MSITRIM
//    <name> MSITRIM </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x40023804) MSI clock trimming </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_ICSCR >> 24) & 0xFF), ((RCC_ICSCR = (RCC_ICSCR & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RCC_ICSCR_MSICAL  ----------------------------------
// SVD Line: 10532

//  <item> SFDITEM_FIELD__RCC_ICSCR_MSICAL
//    <name> MSICAL </name>
//    <r> 
//    <i> [Bits 23..16] RO (@ 0x40023804) MSI clock calibration </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_ICSCR >> 16) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: RCC_ICSCR_MSIRANGE  ---------------------------------
// SVD Line: 10539

//  <item> SFDITEM_FIELD__RCC_ICSCR_MSIRANGE
//    <name> MSIRANGE </name>
//    <rw> 
//    <i> [Bits 15..13] RW (@ 0x40023804) MSI clock ranges </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_ICSCR >> 13) & 0x7), ((RCC_ICSCR = (RCC_ICSCR & ~(0x7UL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RCC_ICSCR_HSITRIM  ---------------------------------
// SVD Line: 10546

//  <item> SFDITEM_FIELD__RCC_ICSCR_HSITRIM
//    <name> HSITRIM </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40023804) High speed internal clock  trimming </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_ICSCR >> 8) & 0x1F), ((RCC_ICSCR = (RCC_ICSCR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RCC_ICSCR_HSICAL  ----------------------------------
// SVD Line: 10554

//  <item> SFDITEM_FIELD__RCC_ICSCR_HSICAL
//    <name> HSICAL </name>
//    <r> 
//    <i> [Bits 7..0] RO (@ 0x40023804) nternal high speed clock  calibration </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_ICSCR >> 0) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_ICSCR  -----------------------------------
// SVD Line: 10516

//  <rtree> SFDITEM_REG__RCC_ICSCR
//    <name> ICSCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023804) Internal clock sources calibration  register </i>
//    <loc> ( (unsigned int)((RCC_ICSCR >> 0) & 0xFFFFFFFF), ((RCC_ICSCR = (RCC_ICSCR & ~(0xFF00FF00UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF00FF00) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_ICSCR_MSITRIM </item>
//    <item> SFDITEM_FIELD__RCC_ICSCR_MSICAL </item>
//    <item> SFDITEM_FIELD__RCC_ICSCR_MSIRANGE </item>
//    <item> SFDITEM_FIELD__RCC_ICSCR_HSITRIM </item>
//    <item> SFDITEM_FIELD__RCC_ICSCR_HSICAL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CFGR  --------------------------------
// SVD Line: 10564

unsigned int RCC_CFGR __AT (0x40023808);



// -------------------------------  Field Item: RCC_CFGR_MCOPRE  ----------------------------------
// SVD Line: 10572

//  <item> SFDITEM_FIELD__RCC_CFGR_MCOPRE
//    <name> MCOPRE </name>
//    <rw> 
//    <i> [Bits 30..28] RW (@ 0x40023808) Microcontroller clock output  prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 28) & 0x7), ((RCC_CFGR = (RCC_CFGR & ~(0x7UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_CFGR_MCOSEL  ----------------------------------
// SVD Line: 10580

//  <item> SFDITEM_FIELD__RCC_CFGR_MCOSEL
//    <name> MCOSEL </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x40023808) Microcontroller clock output  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 24) & 0x7), ((RCC_CFGR = (RCC_CFGR & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_CFGR_PLLDIV  ----------------------------------
// SVD Line: 10588

//  <item> SFDITEM_FIELD__RCC_CFGR_PLLDIV
//    <name> PLLDIV </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40023808) PLL output division </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 22) & 0x3), ((RCC_CFGR = (RCC_CFGR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_CFGR_PLLMUL  ----------------------------------
// SVD Line: 10595

//  <item> SFDITEM_FIELD__RCC_CFGR_PLLMUL
//    <name> PLLMUL </name>
//    <rw> 
//    <i> [Bits 21..18] RW (@ 0x40023808) PLL multiplication factor </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 18) & 0xF), ((RCC_CFGR = (RCC_CFGR & ~(0xFUL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_CFGR_PLLSRC  ----------------------------------
// SVD Line: 10602

//  <item> SFDITEM_FIELD__RCC_CFGR_PLLSRC
//    <name> PLLSRC </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40023808) PLL entry clock source </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CFGR ) </loc>
//      <o.16..16> PLLSRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CFGR_PPRE2  -----------------------------------
// SVD Line: 10609

//  <item> SFDITEM_FIELD__RCC_CFGR_PPRE2
//    <name> PPRE2 </name>
//    <rw> 
//    <i> [Bits 13..11] RW (@ 0x40023808) APB high-speed prescaler  (APB2) </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 11) & 0x7), ((RCC_CFGR = (RCC_CFGR & ~(0x7UL << 11 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 11 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_CFGR_PPRE1  -----------------------------------
// SVD Line: 10617

//  <item> SFDITEM_FIELD__RCC_CFGR_PPRE1
//    <name> PPRE1 </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x40023808) APB low-speed prescaler  (APB1) </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 8) & 0x7), ((RCC_CFGR = (RCC_CFGR & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_HPRE  -----------------------------------
// SVD Line: 10625

//  <item> SFDITEM_FIELD__RCC_CFGR_HPRE
//    <name> HPRE </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40023808) AHB prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 4) & 0xF), ((RCC_CFGR = (RCC_CFGR & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_SWS  ------------------------------------
// SVD Line: 10632

//  <item> SFDITEM_FIELD__RCC_CFGR_SWS
//    <name> SWS </name>
//    <r> 
//    <i> [Bits 3..2] RO (@ 0x40023808) System clock switch status </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 2) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RCC_CFGR_SW  ------------------------------------
// SVD Line: 10639

//  <item> SFDITEM_FIELD__RCC_CFGR_SW
//    <name> SW </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40023808) System clock switch </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 0) & 0x3), ((RCC_CFGR = (RCC_CFGR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CFGR  ------------------------------------
// SVD Line: 10564

//  <rtree> SFDITEM_REG__RCC_CFGR
//    <name> CFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023808) Clock configuration register </i>
//    <loc> ( (unsigned int)((RCC_CFGR >> 0) & 0xFFFFFFFF), ((RCC_CFGR = (RCC_CFGR & ~(0x77FD3FF3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77FD3FF3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CFGR_MCOPRE </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_MCOSEL </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_PLLDIV </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_PLLMUL </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_PLLSRC </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_PPRE2 </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_PPRE1 </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_HPRE </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_SWS </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_SW </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CIR  ---------------------------------
// SVD Line: 10648

unsigned int RCC_CIR __AT (0x4002380C);



// --------------------------------  Field Item: RCC_CIR_CSSC  ------------------------------------
// SVD Line: 10656

//  <item> SFDITEM_FIELD__RCC_CIR_CSSC
//    <name> CSSC </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x4002380C) Clock security system interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.23..23> CSSC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_MSIRDYC  ----------------------------------
// SVD Line: 10664

//  <item> SFDITEM_FIELD__RCC_CIR_MSIRDYC
//    <name> MSIRDYC </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x4002380C) MSI ready interrupt clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.21..21> MSIRDYC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_PLLRDYC  ----------------------------------
// SVD Line: 10671

//  <item> SFDITEM_FIELD__RCC_CIR_PLLRDYC
//    <name> PLLRDYC </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x4002380C) PLL ready interrupt clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.20..20> PLLRDYC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_HSERDYC  ----------------------------------
// SVD Line: 10678

//  <item> SFDITEM_FIELD__RCC_CIR_HSERDYC
//    <name> HSERDYC </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x4002380C) HSE ready interrupt clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.19..19> HSERDYC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_HSIRDYC  ----------------------------------
// SVD Line: 10685

//  <item> SFDITEM_FIELD__RCC_CIR_HSIRDYC
//    <name> HSIRDYC </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x4002380C) HSI ready interrupt clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.18..18> HSIRDYC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_LSERDYC  ----------------------------------
// SVD Line: 10692

//  <item> SFDITEM_FIELD__RCC_CIR_LSERDYC
//    <name> LSERDYC </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x4002380C) LSE ready interrupt clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.17..17> LSERDYC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_LSIRDYC  ----------------------------------
// SVD Line: 10699

//  <item> SFDITEM_FIELD__RCC_CIR_LSIRDYC
//    <name> LSIRDYC </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x4002380C) LSI ready interrupt clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.16..16> LSIRDYC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIR_MSIRDYIE  ----------------------------------
// SVD Line: 10706

//  <item> SFDITEM_FIELD__RCC_CIR_MSIRDYIE
//    <name> MSIRDYIE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4002380C) MSI ready interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.13..13> MSIRDYIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIR_PLLRDYIE  ----------------------------------
// SVD Line: 10713

//  <item> SFDITEM_FIELD__RCC_CIR_PLLRDYIE
//    <name> PLLRDYIE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4002380C) PLL ready interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.12..12> PLLRDYIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIR_HSERDYIE  ----------------------------------
// SVD Line: 10720

//  <item> SFDITEM_FIELD__RCC_CIR_HSERDYIE
//    <name> HSERDYIE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4002380C) HSE ready interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.11..11> HSERDYIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIR_HSIRDYIE  ----------------------------------
// SVD Line: 10727

//  <item> SFDITEM_FIELD__RCC_CIR_HSIRDYIE
//    <name> HSIRDYIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4002380C) HSI ready interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.10..10> HSIRDYIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIR_LSERDYIE  ----------------------------------
// SVD Line: 10734

//  <item> SFDITEM_FIELD__RCC_CIR_LSERDYIE
//    <name> LSERDYIE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4002380C) LSE ready interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.9..9> LSERDYIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIR_LSIRDYIE  ----------------------------------
// SVD Line: 10741

//  <item> SFDITEM_FIELD__RCC_CIR_LSIRDYIE
//    <name> LSIRDYIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4002380C) LSI ready interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.8..8> LSIRDYIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CIR_CSSF  ------------------------------------
// SVD Line: 10748

//  <item> SFDITEM_FIELD__RCC_CIR_CSSF
//    <name> CSSF </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x4002380C) Clock security system interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.7..7> CSSF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_MSIRDYF  ----------------------------------
// SVD Line: 10756

//  <item> SFDITEM_FIELD__RCC_CIR_MSIRDYF
//    <name> MSIRDYF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x4002380C) MSI ready interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.5..5> MSIRDYF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_PLLRDYF  ----------------------------------
// SVD Line: 10763

//  <item> SFDITEM_FIELD__RCC_CIR_PLLRDYF
//    <name> PLLRDYF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x4002380C) PLL ready interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.4..4> PLLRDYF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_HSERDYF  ----------------------------------
// SVD Line: 10770

//  <item> SFDITEM_FIELD__RCC_CIR_HSERDYF
//    <name> HSERDYF </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x4002380C) HSE ready interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.3..3> HSERDYF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_HSIRDYF  ----------------------------------
// SVD Line: 10777

//  <item> SFDITEM_FIELD__RCC_CIR_HSIRDYF
//    <name> HSIRDYF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x4002380C) HSI ready interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.2..2> HSIRDYF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_LSERDYF  ----------------------------------
// SVD Line: 10784

//  <item> SFDITEM_FIELD__RCC_CIR_LSERDYF
//    <name> LSERDYF </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4002380C) LSE ready interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.1..1> LSERDYF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_LSIRDYF  ----------------------------------
// SVD Line: 10791

//  <item> SFDITEM_FIELD__RCC_CIR_LSIRDYF
//    <name> LSIRDYF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4002380C) LSI ready interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.0..0> LSIRDYF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RCC_CIR  ------------------------------------
// SVD Line: 10648

//  <rtree> SFDITEM_REG__RCC_CIR
//    <name> CIR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002380C) Clock interrupt register </i>
//    <loc> ( (unsigned int)((RCC_CIR >> 0) & 0xFFFFFFFF), ((RCC_CIR = (RCC_CIR & ~(0xBF3F00UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBF3F00) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CIR_CSSC </item>
//    <item> SFDITEM_FIELD__RCC_CIR_MSIRDYC </item>
//    <item> SFDITEM_FIELD__RCC_CIR_PLLRDYC </item>
//    <item> SFDITEM_FIELD__RCC_CIR_HSERDYC </item>
//    <item> SFDITEM_FIELD__RCC_CIR_HSIRDYC </item>
//    <item> SFDITEM_FIELD__RCC_CIR_LSERDYC </item>
//    <item> SFDITEM_FIELD__RCC_CIR_LSIRDYC </item>
//    <item> SFDITEM_FIELD__RCC_CIR_MSIRDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIR_PLLRDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIR_HSERDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIR_HSIRDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIR_LSERDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIR_LSIRDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIR_CSSF </item>
//    <item> SFDITEM_FIELD__RCC_CIR_MSIRDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIR_PLLRDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIR_HSERDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIR_HSIRDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIR_LSERDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIR_LSIRDYF </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_AHBRSTR  -------------------------------
// SVD Line: 10800

unsigned int RCC_AHBRSTR __AT (0x40023810);



// -----------------------------  Field Item: RCC_AHBRSTR_FSMCRST  --------------------------------
// SVD Line: 10809

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_FSMCRST
//    <name> FSMCRST </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40023810) FSMC reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.30..30> FSMCRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_AHBRSTR_DMA2RST  --------------------------------
// SVD Line: 10815

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_DMA2RST
//    <name> DMA2RST </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40023810) DMA2 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.25..25> DMA2RST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_AHBRSTR_DMA1RST  --------------------------------
// SVD Line: 10821

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_DMA1RST
//    <name> DMA1RST </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40023810) DMA1 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.24..24> DMA1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_AHBRSTR_FLITFRST  --------------------------------
// SVD Line: 10827

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_FLITFRST
//    <name> FLITFRST </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40023810) FLITF reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.15..15> FLITFRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_AHBRSTR_CRCRST  ---------------------------------
// SVD Line: 10833

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_CRCRST
//    <name> CRCRST </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40023810) CRC reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.12..12> CRCRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_AHBRSTR_GPIOGRST  --------------------------------
// SVD Line: 10839

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_GPIOGRST
//    <name> GPIOGRST </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40023810) IO port G reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.7..7> GPIOGRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_AHBRSTR_GPIOFRST  --------------------------------
// SVD Line: 10845

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_GPIOFRST
//    <name> GPIOFRST </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40023810) IO port F reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.6..6> GPIOFRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_AHBRSTR_GPIOHRST  --------------------------------
// SVD Line: 10851

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_GPIOHRST
//    <name> GPIOHRST </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40023810) IO port H reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.5..5> GPIOHRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_AHBRSTR_GPIOERST  --------------------------------
// SVD Line: 10857

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_GPIOERST
//    <name> GPIOERST </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40023810) IO port E reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.4..4> GPIOERST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_AHBRSTR_GPIODRST  --------------------------------
// SVD Line: 10863

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_GPIODRST
//    <name> GPIODRST </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40023810) IO port D reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.3..3> GPIODRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_AHBRSTR_GPIOCRST  --------------------------------
// SVD Line: 10869

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_GPIOCRST
//    <name> GPIOCRST </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40023810) IO port C reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.2..2> GPIOCRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_AHBRSTR_GPIOBRST  --------------------------------
// SVD Line: 10875

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_GPIOBRST
//    <name> GPIOBRST </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40023810) IO port B reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.1..1> GPIOBRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_AHBRSTR_GPIOARST  --------------------------------
// SVD Line: 10881

//  <item> SFDITEM_FIELD__RCC_AHBRSTR_GPIOARST
//    <name> GPIOARST </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40023810) IO port A reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBRSTR ) </loc>
//      <o.0..0> GPIOARST
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_AHBRSTR  ----------------------------------
// SVD Line: 10800

//  <rtree> SFDITEM_REG__RCC_AHBRSTR
//    <name> AHBRSTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023810) AHB peripheral reset register </i>
//    <loc> ( (unsigned int)((RCC_AHBRSTR >> 0) & 0xFFFFFFFF), ((RCC_AHBRSTR = (RCC_AHBRSTR & ~(0x430090FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x430090FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_FSMCRST </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_DMA2RST </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_DMA1RST </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_FLITFRST </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_CRCRST </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_GPIOGRST </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_GPIOFRST </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_GPIOHRST </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_GPIOERST </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_GPIODRST </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_GPIOCRST </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_GPIOBRST </item>
//    <item> SFDITEM_FIELD__RCC_AHBRSTR_GPIOARST </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APB2RSTR  ------------------------------
// SVD Line: 10889

unsigned int RCC_APB2RSTR __AT (0x40023814);



// ---------------------------  Field Item: RCC_APB2RSTR_USART1RST  -------------------------------
// SVD Line: 10898

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_USART1RST
//    <name> USART1RST </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40023814) USART1RST </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.14..14> USART1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_SPI1RST  --------------------------------
// SVD Line: 10904

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_SPI1RST
//    <name> SPI1RST </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40023814) SPI1RST </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.12..12> SPI1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_SDIORST  --------------------------------
// SVD Line: 10910

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_SDIORST
//    <name> SDIORST </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40023814) SDIORST </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.11..11> SDIORST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_ADC1RST  --------------------------------
// SVD Line: 10916

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_ADC1RST
//    <name> ADC1RST </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40023814) ADC1RST </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.9..9> ADC1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_TM11RST  --------------------------------
// SVD Line: 10922

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_TM11RST
//    <name> TM11RST </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40023814) TM11RST </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.4..4> TM11RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_TM10RST  --------------------------------
// SVD Line: 10928

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_TM10RST
//    <name> TM10RST </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40023814) TM10RST </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.3..3> TM10RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_TIM9RST  --------------------------------
// SVD Line: 10934

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_TIM9RST
//    <name> TIM9RST </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40023814) TIM9RST </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.2..2> TIM9RST
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APB2RSTR_SYSCFGRST  -------------------------------
// SVD Line: 10940

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_SYSCFGRST
//    <name> SYSCFGRST </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40023814) SYSCFGRST </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.0..0> SYSCFGRST
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_APB2RSTR  ----------------------------------
// SVD Line: 10889

//  <rtree> SFDITEM_REG__RCC_APB2RSTR
//    <name> APB2RSTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023814) APB2 peripheral reset register </i>
//    <loc> ( (unsigned int)((RCC_APB2RSTR >> 0) & 0xFFFFFFFF), ((RCC_APB2RSTR = (RCC_APB2RSTR & ~(0x5A1DUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5A1D) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_USART1RST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_SPI1RST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_SDIORST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_ADC1RST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_TM11RST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_TM10RST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_TIM9RST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_SYSCFGRST </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APB1RSTR  ------------------------------
// SVD Line: 10948

unsigned int RCC_APB1RSTR __AT (0x40023818);



// ----------------------------  Field Item: RCC_APB1RSTR_COMPRST  --------------------------------
// SVD Line: 10957

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_COMPRST
//    <name> COMPRST </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40023818) COMP interface reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.31..31> COMPRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1RSTR_DACRST  --------------------------------
// SVD Line: 10963

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_DACRST
//    <name> DACRST </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40023818) DAC interface reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.29..29> DACRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1RSTR_PWRRST  --------------------------------
// SVD Line: 10969

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_PWRRST
//    <name> PWRRST </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40023818) Power interface reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.28..28> PWRRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1RSTR_USBRST  --------------------------------
// SVD Line: 10975

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_USBRST
//    <name> USBRST </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40023818) USB reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.23..23> USBRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_I2C2RST  --------------------------------
// SVD Line: 10981

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_I2C2RST
//    <name> I2C2RST </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40023818) I2C 2 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.22..22> I2C2RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_I2C1RST  --------------------------------
// SVD Line: 10987

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_I2C1RST
//    <name> I2C1RST </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40023818) I2C 1 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.21..21> I2C1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_UART5RST  -------------------------------
// SVD Line: 10993

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_UART5RST
//    <name> UART5RST </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40023818) UART 5 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.20..20> UART5RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_UART4RST  -------------------------------
// SVD Line: 10999

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_UART4RST
//    <name> UART4RST </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40023818) UART 4 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.19..19> UART4RST
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APB1RSTR_USART3RST  -------------------------------
// SVD Line: 11005

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_USART3RST
//    <name> USART3RST </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40023818) USART 3 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.18..18> USART3RST
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APB1RSTR_USART2RST  -------------------------------
// SVD Line: 11011

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_USART2RST
//    <name> USART2RST </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40023818) USART 2 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.17..17> USART2RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_SPI3RST  --------------------------------
// SVD Line: 11017

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_SPI3RST
//    <name> SPI3RST </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40023818) SPI 3 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.15..15> SPI3RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_SPI2RST  --------------------------------
// SVD Line: 11023

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_SPI2RST
//    <name> SPI2RST </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40023818) SPI 2 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.14..14> SPI2RST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1RSTR_WWDRST  --------------------------------
// SVD Line: 11029

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_WWDRST
//    <name> WWDRST </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40023818) Window watchdog reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.11..11> WWDRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1RSTR_LCDRST  --------------------------------
// SVD Line: 11035

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_LCDRST
//    <name> LCDRST </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40023818) LCD reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.9..9> LCDRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_TIM7RST  --------------------------------
// SVD Line: 11041

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM7RST
//    <name> TIM7RST </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40023818) Timer 7 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.5..5> TIM7RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_TIM6RST  --------------------------------
// SVD Line: 11047

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM6RST
//    <name> TIM6RST </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40023818) Timer 6reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.4..4> TIM6RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_TIM5RST  --------------------------------
// SVD Line: 11053

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM5RST
//    <name> TIM5RST </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40023818) Timer 5 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.3..3> TIM5RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_TIM4RST  --------------------------------
// SVD Line: 11059

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM4RST
//    <name> TIM4RST </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40023818) Timer 4 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.2..2> TIM4RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_TIM3RST  --------------------------------
// SVD Line: 11065

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM3RST
//    <name> TIM3RST </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40023818) Timer 3 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.1..1> TIM3RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_TIM2RST  --------------------------------
// SVD Line: 11071

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM2RST
//    <name> TIM2RST </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40023818) Timer 2 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.0..0> TIM2RST
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_APB1RSTR  ----------------------------------
// SVD Line: 10948

//  <rtree> SFDITEM_REG__RCC_APB1RSTR
//    <name> APB1RSTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023818) APB1 peripheral reset register </i>
//    <loc> ( (unsigned int)((RCC_APB1RSTR >> 0) & 0xFFFFFFFF), ((RCC_APB1RSTR = (RCC_APB1RSTR & ~(0xB0FECA3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xB0FECA3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_COMPRST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_DACRST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_PWRRST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_USBRST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_I2C2RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_I2C1RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_UART5RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_UART4RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_USART3RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_USART2RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_SPI3RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_SPI2RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_WWDRST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_LCDRST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM7RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM6RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM5RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM4RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM3RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM2RST </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_AHBENR  -------------------------------
// SVD Line: 11079

unsigned int RCC_AHBENR __AT (0x4002381C);



// ------------------------------  Field Item: RCC_AHBENR_FSMCEN  ---------------------------------
// SVD Line: 11089

//  <item> SFDITEM_FIELD__RCC_AHBENR_FSMCEN
//    <name> FSMCEN </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x4002381C) FSMCEN </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.30..30> FSMCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_DMA2EN  ---------------------------------
// SVD Line: 11095

//  <item> SFDITEM_FIELD__RCC_AHBENR_DMA2EN
//    <name> DMA2EN </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x4002381C) DMA2 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.25..25> DMA2EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_DMA1EN  ---------------------------------
// SVD Line: 11101

//  <item> SFDITEM_FIELD__RCC_AHBENR_DMA1EN
//    <name> DMA1EN </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x4002381C) DMA1 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.24..24> DMA1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_AHBENR_FLITFEN  ---------------------------------
// SVD Line: 11107

//  <item> SFDITEM_FIELD__RCC_AHBENR_FLITFEN
//    <name> FLITFEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4002381C) FLITF clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.15..15> FLITFEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_CRCEN  ----------------------------------
// SVD Line: 11113

//  <item> SFDITEM_FIELD__RCC_AHBENR_CRCEN
//    <name> CRCEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4002381C) CRC clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.12..12> CRCEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_AHBENR_GPIOPGEN  --------------------------------
// SVD Line: 11119

//  <item> SFDITEM_FIELD__RCC_AHBENR_GPIOPGEN
//    <name> GPIOPGEN </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002381C) IO port G clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.7..7> GPIOPGEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_AHBENR_GPIOPFEN  --------------------------------
// SVD Line: 11125

//  <item> SFDITEM_FIELD__RCC_AHBENR_GPIOPFEN
//    <name> GPIOPFEN </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002381C) IO port F clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.6..6> GPIOPFEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_AHBENR_GPIOPHEN  --------------------------------
// SVD Line: 11131

//  <item> SFDITEM_FIELD__RCC_AHBENR_GPIOPHEN
//    <name> GPIOPHEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002381C) IO port H clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.5..5> GPIOPHEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_AHBENR_GPIOPEEN  --------------------------------
// SVD Line: 11137

//  <item> SFDITEM_FIELD__RCC_AHBENR_GPIOPEEN
//    <name> GPIOPEEN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002381C) IO port E clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.4..4> GPIOPEEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_AHBENR_GPIOPDEN  --------------------------------
// SVD Line: 11143

//  <item> SFDITEM_FIELD__RCC_AHBENR_GPIOPDEN
//    <name> GPIOPDEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002381C) IO port D clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.3..3> GPIOPDEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_AHBENR_GPIOPCEN  --------------------------------
// SVD Line: 11149

//  <item> SFDITEM_FIELD__RCC_AHBENR_GPIOPCEN
//    <name> GPIOPCEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002381C) IO port C clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.2..2> GPIOPCEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_AHBENR_GPIOPBEN  --------------------------------
// SVD Line: 11155

//  <item> SFDITEM_FIELD__RCC_AHBENR_GPIOPBEN
//    <name> GPIOPBEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002381C) IO port B clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.1..1> GPIOPBEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_AHBENR_GPIOPAEN  --------------------------------
// SVD Line: 11161

//  <item> SFDITEM_FIELD__RCC_AHBENR_GPIOPAEN
//    <name> GPIOPAEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002381C) IO port A clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.0..0> GPIOPAEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_AHBENR  -----------------------------------
// SVD Line: 11079

//  <rtree> SFDITEM_REG__RCC_AHBENR
//    <name> AHBENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002381C) AHB peripheral clock enable  register </i>
//    <loc> ( (unsigned int)((RCC_AHBENR >> 0) & 0xFFFFFFFF), ((RCC_AHBENR = (RCC_AHBENR & ~(0x430090FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x430090FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_AHBENR_FSMCEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_DMA2EN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_DMA1EN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_FLITFEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_CRCEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_GPIOPGEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_GPIOPFEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_GPIOPHEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_GPIOPEEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_GPIOPDEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_GPIOPCEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_GPIOPBEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_GPIOPAEN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APB2ENR  -------------------------------
// SVD Line: 11169

unsigned int RCC_APB2ENR __AT (0x40023820);



// ----------------------------  Field Item: RCC_APB2ENR_USART1EN  --------------------------------
// SVD Line: 11179

//  <item> SFDITEM_FIELD__RCC_APB2ENR_USART1EN
//    <name> USART1EN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40023820) USART1 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.14..14> USART1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_SPI1EN  ---------------------------------
// SVD Line: 11185

//  <item> SFDITEM_FIELD__RCC_APB2ENR_SPI1EN
//    <name> SPI1EN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40023820) SPI 1 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.12..12> SPI1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_SDIOEN  ---------------------------------
// SVD Line: 11191

//  <item> SFDITEM_FIELD__RCC_APB2ENR_SDIOEN
//    <name> SDIOEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40023820) SDIO clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.11..11> SDIOEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_ADC1EN  ---------------------------------
// SVD Line: 11197

//  <item> SFDITEM_FIELD__RCC_APB2ENR_ADC1EN
//    <name> ADC1EN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40023820) ADC1 interface clock  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.9..9> ADC1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_TIM11EN  --------------------------------
// SVD Line: 11204

//  <item> SFDITEM_FIELD__RCC_APB2ENR_TIM11EN
//    <name> TIM11EN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40023820) TIM11 timer clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.4..4> TIM11EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_TIM10EN  --------------------------------
// SVD Line: 11210

//  <item> SFDITEM_FIELD__RCC_APB2ENR_TIM10EN
//    <name> TIM10EN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40023820) TIM10 timer clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.3..3> TIM10EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_TIM9EN  ---------------------------------
// SVD Line: 11216

//  <item> SFDITEM_FIELD__RCC_APB2ENR_TIM9EN
//    <name> TIM9EN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40023820) TIM9 timer clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.2..2> TIM9EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2ENR_SYSCFGEN  --------------------------------
// SVD Line: 11222

//  <item> SFDITEM_FIELD__RCC_APB2ENR_SYSCFGEN
//    <name> SYSCFGEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40023820) System configuration controller clock  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.0..0> SYSCFGEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_APB2ENR  ----------------------------------
// SVD Line: 11169

//  <rtree> SFDITEM_REG__RCC_APB2ENR
//    <name> APB2ENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023820) APB2 peripheral clock enable  register </i>
//    <loc> ( (unsigned int)((RCC_APB2ENR >> 0) & 0xFFFFFFFF), ((RCC_APB2ENR = (RCC_APB2ENR & ~(0x5A1DUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5A1D) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_USART1EN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_SPI1EN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_SDIOEN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_ADC1EN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_TIM11EN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_TIM10EN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_TIM9EN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_SYSCFGEN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APB1ENR  -------------------------------
// SVD Line: 11231

unsigned int RCC_APB1ENR __AT (0x40023824);



// -----------------------------  Field Item: RCC_APB1ENR_COMPEN  ---------------------------------
// SVD Line: 11241

//  <item> SFDITEM_FIELD__RCC_APB1ENR_COMPEN
//    <name> COMPEN </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40023824) COMP interface clock  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.31..31> COMPEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APB1ENR_DACEN  ---------------------------------
// SVD Line: 11248

//  <item> SFDITEM_FIELD__RCC_APB1ENR_DACEN
//    <name> DACEN </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40023824) DAC interface clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.29..29> DACEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APB1ENR_PWREN  ---------------------------------
// SVD Line: 11254

//  <item> SFDITEM_FIELD__RCC_APB1ENR_PWREN
//    <name> PWREN </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40023824) Power interface clock  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.28..28> PWREN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APB1ENR_USBEN  ---------------------------------
// SVD Line: 11261

//  <item> SFDITEM_FIELD__RCC_APB1ENR_USBEN
//    <name> USBEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40023824) USB clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.23..23> USBEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_I2C2EN  ---------------------------------
// SVD Line: 11267

//  <item> SFDITEM_FIELD__RCC_APB1ENR_I2C2EN
//    <name> I2C2EN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40023824) I2C 2 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.22..22> I2C2EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_I2C1EN  ---------------------------------
// SVD Line: 11273

//  <item> SFDITEM_FIELD__RCC_APB1ENR_I2C1EN
//    <name> I2C1EN </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40023824) I2C 1 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.21..21> I2C1EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1ENR_USART5EN  --------------------------------
// SVD Line: 11279

//  <item> SFDITEM_FIELD__RCC_APB1ENR_USART5EN
//    <name> USART5EN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40023824) UART 5 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.20..20> USART5EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1ENR_USART4EN  --------------------------------
// SVD Line: 11285

//  <item> SFDITEM_FIELD__RCC_APB1ENR_USART4EN
//    <name> USART4EN </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40023824) UART 4 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.19..19> USART4EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1ENR_USART3EN  --------------------------------
// SVD Line: 11291

//  <item> SFDITEM_FIELD__RCC_APB1ENR_USART3EN
//    <name> USART3EN </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40023824) USART 3 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.18..18> USART3EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1ENR_USART2EN  --------------------------------
// SVD Line: 11297

//  <item> SFDITEM_FIELD__RCC_APB1ENR_USART2EN
//    <name> USART2EN </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40023824) USART 2 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.17..17> USART2EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_SPI3EN  ---------------------------------
// SVD Line: 11303

//  <item> SFDITEM_FIELD__RCC_APB1ENR_SPI3EN
//    <name> SPI3EN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40023824) SPI 3 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.15..15> SPI3EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_SPI2EN  ---------------------------------
// SVD Line: 11309

//  <item> SFDITEM_FIELD__RCC_APB1ENR_SPI2EN
//    <name> SPI2EN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40023824) SPI 2 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.14..14> SPI2EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_WWDGEN  ---------------------------------
// SVD Line: 11315

//  <item> SFDITEM_FIELD__RCC_APB1ENR_WWDGEN
//    <name> WWDGEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40023824) Window watchdog clock  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.11..11> WWDGEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APB1ENR_LCDEN  ---------------------------------
// SVD Line: 11322

//  <item> SFDITEM_FIELD__RCC_APB1ENR_LCDEN
//    <name> LCDEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40023824) LCD clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.9..9> LCDEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_TIM7EN  ---------------------------------
// SVD Line: 11328

//  <item> SFDITEM_FIELD__RCC_APB1ENR_TIM7EN
//    <name> TIM7EN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40023824) Timer 7 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.5..5> TIM7EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_TIM6EN  ---------------------------------
// SVD Line: 11334

//  <item> SFDITEM_FIELD__RCC_APB1ENR_TIM6EN
//    <name> TIM6EN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40023824) Timer 6 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.4..4> TIM6EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_TIM5EN  ---------------------------------
// SVD Line: 11340

//  <item> SFDITEM_FIELD__RCC_APB1ENR_TIM5EN
//    <name> TIM5EN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40023824) Timer 5 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.3..3> TIM5EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_TIM4EN  ---------------------------------
// SVD Line: 11346

//  <item> SFDITEM_FIELD__RCC_APB1ENR_TIM4EN
//    <name> TIM4EN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40023824) Timer 4 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.2..2> TIM4EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_TIM3EN  ---------------------------------
// SVD Line: 11352

//  <item> SFDITEM_FIELD__RCC_APB1ENR_TIM3EN
//    <name> TIM3EN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40023824) Timer 3 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.1..1> TIM3EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_TIM2EN  ---------------------------------
// SVD Line: 11358

//  <item> SFDITEM_FIELD__RCC_APB1ENR_TIM2EN
//    <name> TIM2EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40023824) Timer 2 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.0..0> TIM2EN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_APB1ENR  ----------------------------------
// SVD Line: 11231

//  <rtree> SFDITEM_REG__RCC_APB1ENR
//    <name> APB1ENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023824) APB1 peripheral clock enable  register </i>
//    <loc> ( (unsigned int)((RCC_APB1ENR >> 0) & 0xFFFFFFFF), ((RCC_APB1ENR = (RCC_APB1ENR & ~(0xB0FECA3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xB0FECA3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_COMPEN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_DACEN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_PWREN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_USBEN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_I2C2EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_I2C1EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_USART5EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_USART4EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_USART3EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_USART2EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_SPI3EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_SPI2EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_WWDGEN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_LCDEN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_TIM7EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_TIM6EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_TIM5EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_TIM4EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_TIM3EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_TIM2EN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_AHBLPENR  ------------------------------
// SVD Line: 11366

unsigned int RCC_AHBLPENR __AT (0x40023828);



// ----------------------------  Field Item: RCC_AHBLPENR_DMA2LPEN  -------------------------------
// SVD Line: 11376

//  <item> SFDITEM_FIELD__RCC_AHBLPENR_DMA2LPEN
//    <name> DMA2LPEN </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40023828) DMA2 clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBLPENR ) </loc>
//      <o.25..25> DMA2LPEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_AHBLPENR_DMA1LPEN  -------------------------------
// SVD Line: 11383

//  <item> SFDITEM_FIELD__RCC_AHBLPENR_DMA1LPEN
//    <name> DMA1LPEN </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40023828) DMA1 clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBLPENR ) </loc>
//      <o.24..24> DMA1LPEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_AHBLPENR_SRAMLPEN  -------------------------------
// SVD Line: 11390

//  <item> SFDITEM_FIELD__RCC_AHBLPENR_SRAMLPEN
//    <name> SRAMLPEN </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40023828) SRAM clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBLPENR ) </loc>
//      <o.16..16> SRAMLPEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_AHBLPENR_FLITFLPEN  -------------------------------
// SVD Line: 11397

//  <item> SFDITEM_FIELD__RCC_AHBLPENR_FLITFLPEN
//    <name> FLITFLPEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40023828) FLITF clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBLPENR ) </loc>
//      <o.15..15> FLITFLPEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_AHBLPENR_CRCLPEN  --------------------------------
// SVD Line: 11404

//  <item> SFDITEM_FIELD__RCC_AHBLPENR_CRCLPEN
//    <name> CRCLPEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40023828) CRC clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBLPENR ) </loc>
//      <o.12..12> CRCLPEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_AHBLPENR_GPIOGLPEN  -------------------------------
// SVD Line: 11411

//  <item> SFDITEM_FIELD__RCC_AHBLPENR_GPIOGLPEN
//    <name> GPIOGLPEN </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40023828) IO port G clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBLPENR ) </loc>
//      <o.7..7> GPIOGLPEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_AHBLPENR_GPIOFLPEN  -------------------------------
// SVD Line: 11418

//  <item> SFDITEM_FIELD__RCC_AHBLPENR_GPIOFLPEN
//    <name> GPIOFLPEN </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40023828) IO port F clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBLPENR ) </loc>
//      <o.6..6> GPIOFLPEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_AHBLPENR_GPIOHLPEN  -------------------------------
// SVD Line: 11425

//  <item> SFDITEM_FIELD__RCC_AHBLPENR_GPIOHLPEN
//    <name> GPIOHLPEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40023828) IO port H clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBLPENR ) </loc>
//      <o.5..5> GPIOHLPEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_AHBLPENR_GPIOELPEN  -------------------------------
// SVD Line: 11432

//  <item> SFDITEM_FIELD__RCC_AHBLPENR_GPIOELPEN
//    <name> GPIOELPEN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40023828) IO port E clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBLPENR ) </loc>
//      <o.4..4> GPIOELPEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_AHBLPENR_GPIODLPEN  -------------------------------
// SVD Line: 11439

//  <item> SFDITEM_FIELD__RCC_AHBLPENR_GPIODLPEN
//    <name> GPIODLPEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40023828) IO port D clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBLPENR ) </loc>
//      <o.3..3> GPIODLPEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_AHBLPENR_GPIOCLPEN  -------------------------------
// SVD Line: 11446

//  <item> SFDITEM_FIELD__RCC_AHBLPENR_GPIOCLPEN
//    <name> GPIOCLPEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40023828) IO port C clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBLPENR ) </loc>
//      <o.2..2> GPIOCLPEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_AHBLPENR_GPIOBLPEN  -------------------------------
// SVD Line: 11453

//  <item> SFDITEM_FIELD__RCC_AHBLPENR_GPIOBLPEN
//    <name> GPIOBLPEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40023828) IO port B clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBLPENR ) </loc>
//      <o.1..1> GPIOBLPEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_AHBLPENR_GPIOALPEN  -------------------------------
// SVD Line: 11460

//  <item> SFDITEM_FIELD__RCC_AHBLPENR_GPIOALPEN
//    <name> GPIOALPEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40023828) IO port A clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBLPENR ) </loc>
//      <o.0..0> GPIOALPEN
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_AHBLPENR  ----------------------------------
// SVD Line: 11366

//  <rtree> SFDITEM_REG__RCC_AHBLPENR
//    <name> AHBLPENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023828) AHB peripheral clock enable in low power  mode register </i>
//    <loc> ( (unsigned int)((RCC_AHBLPENR >> 0) & 0xFFFFFFFF), ((RCC_AHBLPENR = (RCC_AHBLPENR & ~(0x30190FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x30190FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_AHBLPENR_DMA2LPEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBLPENR_DMA1LPEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBLPENR_SRAMLPEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBLPENR_FLITFLPEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBLPENR_CRCLPEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBLPENR_GPIOGLPEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBLPENR_GPIOFLPEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBLPENR_GPIOHLPEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBLPENR_GPIOELPEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBLPENR_GPIODLPEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBLPENR_GPIOCLPEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBLPENR_GPIOBLPEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBLPENR_GPIOALPEN </item>
//  </rtree>
//  


// --------------------------  Register Item Address: RCC_APB2LPENR  ------------------------------
// SVD Line: 11469

unsigned int RCC_APB2LPENR __AT (0x4002382C);



// --------------------------  Field Item: RCC_APB2LPENR_USART1LPEN  ------------------------------
// SVD Line: 11479

//  <item> SFDITEM_FIELD__RCC_APB2LPENR_USART1LPEN
//    <name> USART1LPEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002382C) USART1 clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2LPENR ) </loc>
//      <o.14..14> USART1LPEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APB2LPENR_SPI1LPEN  -------------------------------
// SVD Line: 11486

//  <item> SFDITEM_FIELD__RCC_APB2LPENR_SPI1LPEN
//    <name> SPI1LPEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4002382C) SPI 1 clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2LPENR ) </loc>
//      <o.12..12> SPI1LPEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APB2LPENR_SDIOLPEN  -------------------------------
// SVD Line: 11493

//  <item> SFDITEM_FIELD__RCC_APB2LPENR_SDIOLPEN
//    <name> SDIOLPEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4002382C) SDIO clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2LPENR ) </loc>
//      <o.11..11> SDIOLPEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APB2LPENR_ADC1LPEN  -------------------------------
// SVD Line: 11500

//  <item> SFDITEM_FIELD__RCC_APB2LPENR_ADC1LPEN
//    <name> ADC1LPEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4002382C) ADC1 interface clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2LPENR ) </loc>
//      <o.9..9> ADC1LPEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APB2LPENR_TIM11LPEN  ------------------------------
// SVD Line: 11507

//  <item> SFDITEM_FIELD__RCC_APB2LPENR_TIM11LPEN
//    <name> TIM11LPEN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002382C) TIM11 timer clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2LPENR ) </loc>
//      <o.4..4> TIM11LPEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APB2LPENR_TIM10LPEN  ------------------------------
// SVD Line: 11514

//  <item> SFDITEM_FIELD__RCC_APB2LPENR_TIM10LPEN
//    <name> TIM10LPEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002382C) TIM10 timer clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2LPENR ) </loc>
//      <o.3..3> TIM10LPEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APB2LPENR_TIM9LPEN  -------------------------------
// SVD Line: 11521

//  <item> SFDITEM_FIELD__RCC_APB2LPENR_TIM9LPEN
//    <name> TIM9LPEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002382C) TIM9 timer clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2LPENR ) </loc>
//      <o.2..2> TIM9LPEN
//    </check>
//  </item>
//  


// --------------------------  Field Item: RCC_APB2LPENR_SYSCFGLPEN  ------------------------------
// SVD Line: 11528

//  <item> SFDITEM_FIELD__RCC_APB2LPENR_SYSCFGLPEN
//    <name> SYSCFGLPEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002382C) System configuration controller clock  enable during Sleep mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2LPENR ) </loc>
//      <o.0..0> SYSCFGLPEN
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_APB2LPENR  ---------------------------------
// SVD Line: 11469

//  <rtree> SFDITEM_REG__RCC_APB2LPENR
//    <name> APB2LPENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002382C) APB2 peripheral clock enable in low power  mode register </i>
//    <loc> ( (unsigned int)((RCC_APB2LPENR >> 0) & 0xFFFFFFFF), ((RCC_APB2LPENR = (RCC_APB2LPENR & ~(0x5A1DUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5A1D) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APB2LPENR_USART1LPEN </item>
//    <item> SFDITEM_FIELD__RCC_APB2LPENR_SPI1LPEN </item>
//    <item> SFDITEM_FIELD__RCC_APB2LPENR_SDIOLPEN </item>
//    <item> SFDITEM_FIELD__RCC_APB2LPENR_ADC1LPEN </item>
//    <item> SFDITEM_FIELD__RCC_APB2LPENR_TIM11LPEN </item>
//    <item> SFDITEM_FIELD__RCC_APB2LPENR_TIM10LPEN </item>
//    <item> SFDITEM_FIELD__RCC_APB2LPENR_TIM9LPEN </item>
//    <item> SFDITEM_FIELD__RCC_APB2LPENR_SYSCFGLPEN </item>
//  </rtree>
//  


// --------------------------  Register Item Address: RCC_APB1LPENR  ------------------------------
// SVD Line: 11537

unsigned int RCC_APB1LPENR __AT (0x40023830);



// ---------------------------  Field Item: RCC_APB1LPENR_COMPLPEN  -------------------------------
// SVD Line: 11547

//  <item> SFDITEM_FIELD__RCC_APB1LPENR_COMPLPEN
//    <name> COMPLPEN </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40023830) COMP interface clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1LPENR ) </loc>
//      <o.31..31> COMPLPEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1LPENR_DACLPEN  -------------------------------
// SVD Line: 11554

//  <item> SFDITEM_FIELD__RCC_APB1LPENR_DACLPEN
//    <name> DACLPEN </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40023830) DAC interface clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1LPENR ) </loc>
//      <o.29..29> DACLPEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1LPENR_PWRLPEN  -------------------------------
// SVD Line: 11561

//  <item> SFDITEM_FIELD__RCC_APB1LPENR_PWRLPEN
//    <name> PWRLPEN </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40023830) Power interface clock enable during  Sleep mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1LPENR ) </loc>
//      <o.28..28> PWRLPEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1LPENR_USBLPEN  -------------------------------
// SVD Line: 11568

//  <item> SFDITEM_FIELD__RCC_APB1LPENR_USBLPEN
//    <name> USBLPEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40023830) USB clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1LPENR ) </loc>
//      <o.23..23> USBLPEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APB1LPENR_I2C2LPEN  -------------------------------
// SVD Line: 11575

//  <item> SFDITEM_FIELD__RCC_APB1LPENR_I2C2LPEN
//    <name> I2C2LPEN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40023830) I2C 2 clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1LPENR ) </loc>
//      <o.22..22> I2C2LPEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APB1LPENR_I2C1LPEN  -------------------------------
// SVD Line: 11582

//  <item> SFDITEM_FIELD__RCC_APB1LPENR_I2C1LPEN
//    <name> I2C1LPEN </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40023830) I2C 1 clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1LPENR ) </loc>
//      <o.21..21> I2C1LPEN
//    </check>
//  </item>
//  


// --------------------------  Field Item: RCC_APB1LPENR_USART3LPEN  ------------------------------
// SVD Line: 11589

//  <item> SFDITEM_FIELD__RCC_APB1LPENR_USART3LPEN
//    <name> USART3LPEN </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40023830) USART 3 clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1LPENR ) </loc>
//      <o.18..18> USART3LPEN
//    </check>
//  </item>
//  


// --------------------------  Field Item: RCC_APB1LPENR_USART2LPEN  ------------------------------
// SVD Line: 11596

//  <item> SFDITEM_FIELD__RCC_APB1LPENR_USART2LPEN
//    <name> USART2LPEN </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40023830) USART 2 clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1LPENR ) </loc>
//      <o.17..17> USART2LPEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APB1LPENR_SPI2LPEN  -------------------------------
// SVD Line: 11603

//  <item> SFDITEM_FIELD__RCC_APB1LPENR_SPI2LPEN
//    <name> SPI2LPEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40023830) SPI 2 clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1LPENR ) </loc>
//      <o.14..14> SPI2LPEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APB1LPENR_WWDGLPEN  -------------------------------
// SVD Line: 11610

//  <item> SFDITEM_FIELD__RCC_APB1LPENR_WWDGLPEN
//    <name> WWDGLPEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40023830) Window watchdog clock enable during  Sleep mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1LPENR ) </loc>
//      <o.11..11> WWDGLPEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1LPENR_LCDLPEN  -------------------------------
// SVD Line: 11617

//  <item> SFDITEM_FIELD__RCC_APB1LPENR_LCDLPEN
//    <name> LCDLPEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40023830) LCD clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1LPENR ) </loc>
//      <o.9..9> LCDLPEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APB1LPENR_TIM7LPEN  -------------------------------
// SVD Line: 11624

//  <item> SFDITEM_FIELD__RCC_APB1LPENR_TIM7LPEN
//    <name> TIM7LPEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40023830) Timer 7 clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1LPENR ) </loc>
//      <o.5..5> TIM7LPEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APB1LPENR_TIM6LPEN  -------------------------------
// SVD Line: 11631

//  <item> SFDITEM_FIELD__RCC_APB1LPENR_TIM6LPEN
//    <name> TIM6LPEN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40023830) Timer 6 clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1LPENR ) </loc>
//      <o.4..4> TIM6LPEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APB1LPENR_TIM4LPEN  -------------------------------
// SVD Line: 11638

//  <item> SFDITEM_FIELD__RCC_APB1LPENR_TIM4LPEN
//    <name> TIM4LPEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40023830) Timer 4 clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1LPENR ) </loc>
//      <o.2..2> TIM4LPEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APB1LPENR_TIM3LPEN  -------------------------------
// SVD Line: 11645

//  <item> SFDITEM_FIELD__RCC_APB1LPENR_TIM3LPEN
//    <name> TIM3LPEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40023830) Timer 3 clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1LPENR ) </loc>
//      <o.1..1> TIM3LPEN
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APB1LPENR_TIM2LPEN  -------------------------------
// SVD Line: 11652

//  <item> SFDITEM_FIELD__RCC_APB1LPENR_TIM2LPEN
//    <name> TIM2LPEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40023830) Timer 2 clock enable during Sleep  mode </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1LPENR ) </loc>
//      <o.0..0> TIM2LPEN
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_APB1LPENR  ---------------------------------
// SVD Line: 11537

//  <rtree> SFDITEM_REG__RCC_APB1LPENR
//    <name> APB1LPENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023830) APB1 peripheral clock enable in low power  mode register </i>
//    <loc> ( (unsigned int)((RCC_APB1LPENR >> 0) & 0xFFFFFFFF), ((RCC_APB1LPENR = (RCC_APB1LPENR & ~(0xB0E64A37UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xB0E64A37) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APB1LPENR_COMPLPEN </item>
//    <item> SFDITEM_FIELD__RCC_APB1LPENR_DACLPEN </item>
//    <item> SFDITEM_FIELD__RCC_APB1LPENR_PWRLPEN </item>
//    <item> SFDITEM_FIELD__RCC_APB1LPENR_USBLPEN </item>
//    <item> SFDITEM_FIELD__RCC_APB1LPENR_I2C2LPEN </item>
//    <item> SFDITEM_FIELD__RCC_APB1LPENR_I2C1LPEN </item>
//    <item> SFDITEM_FIELD__RCC_APB1LPENR_USART3LPEN </item>
//    <item> SFDITEM_FIELD__RCC_APB1LPENR_USART2LPEN </item>
//    <item> SFDITEM_FIELD__RCC_APB1LPENR_SPI2LPEN </item>
//    <item> SFDITEM_FIELD__RCC_APB1LPENR_WWDGLPEN </item>
//    <item> SFDITEM_FIELD__RCC_APB1LPENR_LCDLPEN </item>
//    <item> SFDITEM_FIELD__RCC_APB1LPENR_TIM7LPEN </item>
//    <item> SFDITEM_FIELD__RCC_APB1LPENR_TIM6LPEN </item>
//    <item> SFDITEM_FIELD__RCC_APB1LPENR_TIM4LPEN </item>
//    <item> SFDITEM_FIELD__RCC_APB1LPENR_TIM3LPEN </item>
//    <item> SFDITEM_FIELD__RCC_APB1LPENR_TIM2LPEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CSR  ---------------------------------
// SVD Line: 11661

unsigned int RCC_CSR __AT (0x40023834);



// -------------------------------  Field Item: RCC_CSR_LPWRSTF  ----------------------------------
// SVD Line: 11669

//  <item> SFDITEM_FIELD__RCC_CSR_LPWRSTF
//    <name> LPWRSTF </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40023834) Low-power reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.31..31> LPWRSTF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CSR_WWDGRSTF  ----------------------------------
// SVD Line: 11676

//  <item> SFDITEM_FIELD__RCC_CSR_WWDGRSTF
//    <name> WWDGRSTF </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40023834) Window watchdog reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.30..30> WWDGRSTF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CSR_IWDGRSTF  ----------------------------------
// SVD Line: 11683

//  <item> SFDITEM_FIELD__RCC_CSR_IWDGRSTF
//    <name> IWDGRSTF </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40023834) Independent watchdog reset  flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.29..29> IWDGRSTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_SFTRSTF  ----------------------------------
// SVD Line: 11691

//  <item> SFDITEM_FIELD__RCC_CSR_SFTRSTF
//    <name> SFTRSTF </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40023834) Software reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.28..28> SFTRSTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_PORRSTF  ----------------------------------
// SVD Line: 11698

//  <item> SFDITEM_FIELD__RCC_CSR_PORRSTF
//    <name> PORRSTF </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40023834) POR/PDR reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.27..27> PORRSTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_PINRSTF  ----------------------------------
// SVD Line: 11705

//  <item> SFDITEM_FIELD__RCC_CSR_PINRSTF
//    <name> PINRSTF </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40023834) PIN reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.26..26> PINRSTF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CSR_RMVF  ------------------------------------
// SVD Line: 11712

//  <item> SFDITEM_FIELD__RCC_CSR_RMVF
//    <name> RMVF </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40023834) Remove reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.24..24> RMVF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_RTCRST  -----------------------------------
// SVD Line: 11719

//  <item> SFDITEM_FIELD__RCC_CSR_RTCRST
//    <name> RTCRST </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40023834) RTC software reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.23..23> RTCRST
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CSR_RTCEN  -----------------------------------
// SVD Line: 11726

//  <item> SFDITEM_FIELD__RCC_CSR_RTCEN
//    <name> RTCEN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40023834) RTC clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.22..22> RTCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_RTCSEL  -----------------------------------
// SVD Line: 11733

//  <item> SFDITEM_FIELD__RCC_CSR_RTCSEL
//    <name> RTCSEL </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40023834) RTC and LCD clock source  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CSR >> 16) & 0x3), ((RCC_CSR = (RCC_CSR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_LSEBYP  -----------------------------------
// SVD Line: 11741

//  <item> SFDITEM_FIELD__RCC_CSR_LSEBYP
//    <name> LSEBYP </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40023834) External low-speed oscillator  bypass </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.10..10> LSEBYP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_LSERDY  -----------------------------------
// SVD Line: 11749

//  <item> SFDITEM_FIELD__RCC_CSR_LSERDY
//    <name> LSERDY </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40023834) External low-speed oscillator  ready </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.9..9> LSERDY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CSR_LSEON  -----------------------------------
// SVD Line: 11757

//  <item> SFDITEM_FIELD__RCC_CSR_LSEON
//    <name> LSEON </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40023834) External low-speed oscillator  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.8..8> LSEON
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_LSIRDY  -----------------------------------
// SVD Line: 11765

//  <item> SFDITEM_FIELD__RCC_CSR_LSIRDY
//    <name> LSIRDY </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40023834) Internal low-speed oscillator  ready </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.1..1> LSIRDY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CSR_LSION  -----------------------------------
// SVD Line: 11773

//  <item> SFDITEM_FIELD__RCC_CSR_LSION
//    <name> LSION </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40023834) Internal low-speed oscillator  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.0..0> LSION
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RCC_CSR  ------------------------------------
// SVD Line: 11661

//  <rtree> SFDITEM_REG__RCC_CSR
//    <name> CSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023834) Control/status register </i>
//    <loc> ( (unsigned int)((RCC_CSR >> 0) & 0xFFFFFFFF), ((RCC_CSR = (RCC_CSR & ~(0xFDC30501UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFDC30501) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CSR_LPWRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_WWDGRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_IWDGRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_SFTRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_PORRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_PINRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_RMVF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_RTCRST </item>
//    <item> SFDITEM_FIELD__RCC_CSR_RTCEN </item>
//    <item> SFDITEM_FIELD__RCC_CSR_RTCSEL </item>
//    <item> SFDITEM_FIELD__RCC_CSR_LSEBYP </item>
//    <item> SFDITEM_FIELD__RCC_CSR_LSERDY </item>
//    <item> SFDITEM_FIELD__RCC_CSR_LSEON </item>
//    <item> SFDITEM_FIELD__RCC_CSR_LSIRDY </item>
//    <item> SFDITEM_FIELD__RCC_CSR_LSION </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: RCC  --------------------------------------
// SVD Line: 10403

//  <view> RCC
//    <name> RCC </name>
//    <item> SFDITEM_REG__RCC_CR </item>
//    <item> SFDITEM_REG__RCC_ICSCR </item>
//    <item> SFDITEM_REG__RCC_CFGR </item>
//    <item> SFDITEM_REG__RCC_CIR </item>
//    <item> SFDITEM_REG__RCC_AHBRSTR </item>
//    <item> SFDITEM_REG__RCC_APB2RSTR </item>
//    <item> SFDITEM_REG__RCC_APB1RSTR </item>
//    <item> SFDITEM_REG__RCC_AHBENR </item>
//    <item> SFDITEM_REG__RCC_APB2ENR </item>
//    <item> SFDITEM_REG__RCC_APB1ENR </item>
//    <item> SFDITEM_REG__RCC_AHBLPENR </item>
//    <item> SFDITEM_REG__RCC_APB2LPENR </item>
//    <item> SFDITEM_REG__RCC_APB1LPENR </item>
//    <item> SFDITEM_REG__RCC_CSR </item>
//  </view>
//  


// ------------------------------  Register Item Address: RI_ICR  ---------------------------------
// SVD Line: 11796

unsigned int RI_ICR __AT (0x40007C08);



// ---------------------------------  Field Item: RI_ICR_IC4  -------------------------------------
// SVD Line: 11805

//  <item> SFDITEM_FIELD__RI_ICR_IC4
//    <name> IC4 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40007C08) IC4 </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ICR ) </loc>
//      <o.21..21> IC4
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RI_ICR_IC3  -------------------------------------
// SVD Line: 11811

//  <item> SFDITEM_FIELD__RI_ICR_IC3
//    <name> IC3 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40007C08) IC3 </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ICR ) </loc>
//      <o.20..20> IC3
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RI_ICR_IC2  -------------------------------------
// SVD Line: 11817

//  <item> SFDITEM_FIELD__RI_ICR_IC2
//    <name> IC2 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40007C08) IC2 </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ICR ) </loc>
//      <o.19..19> IC2
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RI_ICR_IC1  -------------------------------------
// SVD Line: 11823

//  <item> SFDITEM_FIELD__RI_ICR_IC1
//    <name> IC1 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40007C08) IC1 </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ICR ) </loc>
//      <o.18..18> IC1
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RI_ICR_TIM  -------------------------------------
// SVD Line: 11829

//  <item> SFDITEM_FIELD__RI_ICR_TIM
//    <name> TIM </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40007C08) Timer select bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((RI_ICR >> 16) & 0x3), ((RI_ICR = (RI_ICR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RI_ICR_IC4IOS  -----------------------------------
// SVD Line: 11835

//  <item> SFDITEM_FIELD__RI_ICR_IC4IOS
//    <name> IC4IOS </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40007C08) Input capture 4 select  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((RI_ICR >> 12) & 0xF), ((RI_ICR = (RI_ICR & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RI_ICR_IC3IOS  -----------------------------------
// SVD Line: 11842

//  <item> SFDITEM_FIELD__RI_ICR_IC3IOS
//    <name> IC3IOS </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40007C08) Input capture 3 select  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((RI_ICR >> 8) & 0xF), ((RI_ICR = (RI_ICR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RI_ICR_IC2IOS  -----------------------------------
// SVD Line: 11849

//  <item> SFDITEM_FIELD__RI_ICR_IC2IOS
//    <name> IC2IOS </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40007C08) Input capture 2 select  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((RI_ICR >> 4) & 0xF), ((RI_ICR = (RI_ICR & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RI_ICR_IC1IOS  -----------------------------------
// SVD Line: 11856

//  <item> SFDITEM_FIELD__RI_ICR_IC1IOS
//    <name> IC1IOS </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40007C08) Input capture 1 select  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((RI_ICR >> 0) & 0xF), ((RI_ICR = (RI_ICR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: RI_ICR  -------------------------------------
// SVD Line: 11796

//  <rtree> SFDITEM_REG__RI_ICR
//    <name> ICR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C08) RI input capture register </i>
//    <loc> ( (unsigned int)((RI_ICR >> 0) & 0xFFFFFFFF), ((RI_ICR = (RI_ICR & ~(0x3FFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RI_ICR_IC4 </item>
//    <item> SFDITEM_FIELD__RI_ICR_IC3 </item>
//    <item> SFDITEM_FIELD__RI_ICR_IC2 </item>
//    <item> SFDITEM_FIELD__RI_ICR_IC1 </item>
//    <item> SFDITEM_FIELD__RI_ICR_TIM </item>
//    <item> SFDITEM_FIELD__RI_ICR_IC4IOS </item>
//    <item> SFDITEM_FIELD__RI_ICR_IC3IOS </item>
//    <item> SFDITEM_FIELD__RI_ICR_IC2IOS </item>
//    <item> SFDITEM_FIELD__RI_ICR_IC1IOS </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RI_ASCR1  --------------------------------
// SVD Line: 11865

unsigned int RI_ASCR1 __AT (0x40007C0C);



// --------------------------------  Field Item: RI_ASCR1_SCM  ------------------------------------
// SVD Line: 11875

//  <item> SFDITEM_FIELD__RI_ASCR1_SCM
//    <name> SCM </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40007C0C) Switch control mode </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR1 ) </loc>
//      <o.31..31> SCM
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RI_ASCR1_CH30GR11_4  --------------------------------
// SVD Line: 11881

//  <item> SFDITEM_FIELD__RI_ASCR1_CH30GR11_4
//    <name> CH30GR11_4 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40007C0C) Analog switch control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR1 ) </loc>
//      <o.30..30> CH30GR11_4
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RI_ASCR1_CH29GR11_3  --------------------------------
// SVD Line: 11887

//  <item> SFDITEM_FIELD__RI_ASCR1_CH29GR11_3
//    <name> CH29GR11_3 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40007C0C) Analog switch control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR1 ) </loc>
//      <o.29..29> CH29GR11_3
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RI_ASCR1_CH28GR11_2  --------------------------------
// SVD Line: 11893

//  <item> SFDITEM_FIELD__RI_ASCR1_CH28GR11_2
//    <name> CH28GR11_2 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40007C0C) Analog switch control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR1 ) </loc>
//      <o.28..28> CH28GR11_2
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RI_ASCR1_CH27GR11_1  --------------------------------
// SVD Line: 11899

//  <item> SFDITEM_FIELD__RI_ASCR1_CH27GR11_1
//    <name> CH27GR11_1 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40007C0C) Analog switch control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR1 ) </loc>
//      <o.27..27> CH27GR11_1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RI_ASCR1_VCOMP  -----------------------------------
// SVD Line: 11905

//  <item> SFDITEM_FIELD__RI_ASCR1_VCOMP
//    <name> VCOMP </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40007C0C) ADC analog switch selection for internal  node to comparator 1 </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR1 ) </loc>
//      <o.26..26> VCOMP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RI_ASCR1_CH25  -----------------------------------
// SVD Line: 11912

//  <item> SFDITEM_FIELD__RI_ASCR1_CH25
//    <name> CH25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40007C0C) Analog I/O switch control of channel  CH25 </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR1 ) </loc>
//      <o.25..25> CH25
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RI_ASCR1_CH24  -----------------------------------
// SVD Line: 11919

//  <item> SFDITEM_FIELD__RI_ASCR1_CH24
//    <name> CH24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40007C0C) Analog I/O switch control of channel  CH24 </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR1 ) </loc>
//      <o.24..24> CH24
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RI_ASCR1_CH23  -----------------------------------
// SVD Line: 11926

//  <item> SFDITEM_FIELD__RI_ASCR1_CH23
//    <name> CH23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40007C0C) Analog I/O switch control of channel  CH23 </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR1 ) </loc>
//      <o.23..23> CH23
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RI_ASCR1_CH22  -----------------------------------
// SVD Line: 11933

//  <item> SFDITEM_FIELD__RI_ASCR1_CH22
//    <name> CH22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40007C0C) Analog I/O switch control of channel  CH22 </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR1 ) </loc>
//      <o.22..22> CH22
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RI_ASCR1_CH21GR7_4  ---------------------------------
// SVD Line: 11940

//  <item> SFDITEM_FIELD__RI_ASCR1_CH21GR7_4
//    <name> CH21GR7_4 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40007C0C) Analog switch control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR1 ) </loc>
//      <o.21..21> CH21GR7_4
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RI_ASCR1_CH20GR7_3  ---------------------------------
// SVD Line: 11946

//  <item> SFDITEM_FIELD__RI_ASCR1_CH20GR7_3
//    <name> CH20GR7_3 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40007C0C) Analog switch control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR1 ) </loc>
//      <o.20..20> CH20GR7_3
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RI_ASCR1_CH19GR7_2  ---------------------------------
// SVD Line: 11952

//  <item> SFDITEM_FIELD__RI_ASCR1_CH19GR7_2
//    <name> CH19GR7_2 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40007C0C) Analog switch control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR1 ) </loc>
//      <o.19..19> CH19GR7_2
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RI_ASCR1_CH18GR7_1  ---------------------------------
// SVD Line: 11958

//  <item> SFDITEM_FIELD__RI_ASCR1_CH18GR7_1
//    <name> CH18GR7_1 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40007C0C) Analog switch control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR1 ) </loc>
//      <o.18..18> CH18GR7_1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RI_ASCR1_CH31GR7_1  ---------------------------------
// SVD Line: 11964

//  <item> SFDITEM_FIELD__RI_ASCR1_CH31GR7_1
//    <name> CH31GR7_1 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40007C0C) Analog switch control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR1 ) </loc>
//      <o.16..16> CH31GR7_1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RI_ASCR1_CH15GR9_2  ---------------------------------
// SVD Line: 11970

//  <item> SFDITEM_FIELD__RI_ASCR1_CH15GR9_2
//    <name> CH15GR9_2 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40007C0C) Analog switch control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR1 ) </loc>
//      <o.15..15> CH15GR9_2
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RI_ASCR1_CH14GR9_1  ---------------------------------
// SVD Line: 11976

//  <item> SFDITEM_FIELD__RI_ASCR1_CH14GR9_1
//    <name> CH14GR9_1 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40007C0C) Analog switch control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR1 ) </loc>
//      <o.14..14> CH14GR9_1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RI_ASCR1_CH13GR8_4  ---------------------------------
// SVD Line: 11982

//  <item> SFDITEM_FIELD__RI_ASCR1_CH13GR8_4
//    <name> CH13GR8_4 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40007C0C) Analog switch control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR1 ) </loc>
//      <o.13..13> CH13GR8_4
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RI_ASCR1_CH12GR8_3  ---------------------------------
// SVD Line: 11988

//  <item> SFDITEM_FIELD__RI_ASCR1_CH12GR8_3
//    <name> CH12GR8_3 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40007C0C) Analog switch control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR1 ) </loc>
//      <o.12..12> CH12GR8_3
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RI_ASCR1_CH11GR8_2  ---------------------------------
// SVD Line: 11994

//  <item> SFDITEM_FIELD__RI_ASCR1_CH11GR8_2
//    <name> CH11GR8_2 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40007C0C) Analog switch control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR1 ) </loc>
//      <o.11..11> CH11GR8_2
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RI_ASCR1_CH10GR8_1  ---------------------------------
// SVD Line: 12000

//  <item> SFDITEM_FIELD__RI_ASCR1_CH10GR8_1
//    <name> CH10GR8_1 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40007C0C) Analog switch control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR1 ) </loc>
//      <o.10..10> CH10GR8_1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RI_ASCR1_CH9GR3_2  ---------------------------------
// SVD Line: 12006

//  <item> SFDITEM_FIELD__RI_ASCR1_CH9GR3_2
//    <name> CH9GR3_2 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40007C0C) Analog switch control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR1 ) </loc>
//      <o.9..9> CH9GR3_2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RI_ASCR1_CH8GR3_1  ---------------------------------
// SVD Line: 12012

//  <item> SFDITEM_FIELD__RI_ASCR1_CH8GR3_1
//    <name> CH8GR3_1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40007C0C) Analog switch control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR1 ) </loc>
//      <o.8..8> CH8GR3_1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RI_ASCR1_CH7GR2_2  ---------------------------------
// SVD Line: 12018

//  <item> SFDITEM_FIELD__RI_ASCR1_CH7GR2_2
//    <name> CH7GR2_2 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40007C0C) Analog switch control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR1 ) </loc>
//      <o.7..7> CH7GR2_2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RI_ASCR1_CH6GR2_1  ---------------------------------
// SVD Line: 12024

//  <item> SFDITEM_FIELD__RI_ASCR1_CH6GR2_1
//    <name> CH6GR2_1 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40007C0C) Analog switch control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR1 ) </loc>
//      <o.6..6> CH6GR2_1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RI_ASCR1_COMP1_SW1  ---------------------------------
// SVD Line: 12030

//  <item> SFDITEM_FIELD__RI_ASCR1_COMP1_SW1
//    <name> COMP1_SW1 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40007C0C) Comparator 1 analog switch </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR1 ) </loc>
//      <o.5..5> COMP1_SW1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RI_ASCR1_CH31GR11_5  --------------------------------
// SVD Line: 12036

//  <item> SFDITEM_FIELD__RI_ASCR1_CH31GR11_5
//    <name> CH31GR11_5 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007C0C) Analog switch control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR1 ) </loc>
//      <o.4..4> CH31GR11_5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RI_ASCR1_CH3GR1_4  ---------------------------------
// SVD Line: 12042

//  <item> SFDITEM_FIELD__RI_ASCR1_CH3GR1_4
//    <name> CH3GR1_4 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40007C0C) Analog switch control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR1 ) </loc>
//      <o.3..3> CH3GR1_4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RI_ASCR1_CH2GR1_3  ---------------------------------
// SVD Line: 12048

//  <item> SFDITEM_FIELD__RI_ASCR1_CH2GR1_3
//    <name> CH2GR1_3 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007C0C) Analog switch control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR1 ) </loc>
//      <o.2..2> CH2GR1_3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RI_ASCR1_CH1GR1_2  ---------------------------------
// SVD Line: 12054

//  <item> SFDITEM_FIELD__RI_ASCR1_CH1GR1_2
//    <name> CH1GR1_2 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007C0C) Analog switch control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR1 ) </loc>
//      <o.1..1> CH1GR1_2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RI_ASCR1_CH0GR1_1  ---------------------------------
// SVD Line: 12060

//  <item> SFDITEM_FIELD__RI_ASCR1_CH0GR1_1
//    <name> CH0GR1_1 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007C0C) Analog switch control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR1 ) </loc>
//      <o.0..0> CH0GR1_1
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RI_ASCR1  ------------------------------------
// SVD Line: 11865

//  <rtree> SFDITEM_REG__RI_ASCR1
//    <name> ASCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C0C) RI analog switches control register  1 </i>
//    <loc> ( (unsigned int)((RI_ASCR1 >> 0) & 0xFFFFFFFF), ((RI_ASCR1 = (RI_ASCR1 & ~(0xFFFDFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFDFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RI_ASCR1_SCM </item>
//    <item> SFDITEM_FIELD__RI_ASCR1_CH30GR11_4 </item>
//    <item> SFDITEM_FIELD__RI_ASCR1_CH29GR11_3 </item>
//    <item> SFDITEM_FIELD__RI_ASCR1_CH28GR11_2 </item>
//    <item> SFDITEM_FIELD__RI_ASCR1_CH27GR11_1 </item>
//    <item> SFDITEM_FIELD__RI_ASCR1_VCOMP </item>
//    <item> SFDITEM_FIELD__RI_ASCR1_CH25 </item>
//    <item> SFDITEM_FIELD__RI_ASCR1_CH24 </item>
//    <item> SFDITEM_FIELD__RI_ASCR1_CH23 </item>
//    <item> SFDITEM_FIELD__RI_ASCR1_CH22 </item>
//    <item> SFDITEM_FIELD__RI_ASCR1_CH21GR7_4 </item>
//    <item> SFDITEM_FIELD__RI_ASCR1_CH20GR7_3 </item>
//    <item> SFDITEM_FIELD__RI_ASCR1_CH19GR7_2 </item>
//    <item> SFDITEM_FIELD__RI_ASCR1_CH18GR7_1 </item>
//    <item> SFDITEM_FIELD__RI_ASCR1_CH31GR7_1 </item>
//    <item> SFDITEM_FIELD__RI_ASCR1_CH15GR9_2 </item>
//    <item> SFDITEM_FIELD__RI_ASCR1_CH14GR9_1 </item>
//    <item> SFDITEM_FIELD__RI_ASCR1_CH13GR8_4 </item>
//    <item> SFDITEM_FIELD__RI_ASCR1_CH12GR8_3 </item>
//    <item> SFDITEM_FIELD__RI_ASCR1_CH11GR8_2 </item>
//    <item> SFDITEM_FIELD__RI_ASCR1_CH10GR8_1 </item>
//    <item> SFDITEM_FIELD__RI_ASCR1_CH9GR3_2 </item>
//    <item> SFDITEM_FIELD__RI_ASCR1_CH8GR3_1 </item>
//    <item> SFDITEM_FIELD__RI_ASCR1_CH7GR2_2 </item>
//    <item> SFDITEM_FIELD__RI_ASCR1_CH6GR2_1 </item>
//    <item> SFDITEM_FIELD__RI_ASCR1_COMP1_SW1 </item>
//    <item> SFDITEM_FIELD__RI_ASCR1_CH31GR11_5 </item>
//    <item> SFDITEM_FIELD__RI_ASCR1_CH3GR1_4 </item>
//    <item> SFDITEM_FIELD__RI_ASCR1_CH2GR1_3 </item>
//    <item> SFDITEM_FIELD__RI_ASCR1_CH1GR1_2 </item>
//    <item> SFDITEM_FIELD__RI_ASCR1_CH0GR1_1 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RI_ASCR2  --------------------------------
// SVD Line: 12068

unsigned int RI_ASCR2 __AT (0x40007C10);



// -------------------------------  Field Item: RI_ASCR2_GR5_4  -----------------------------------
// SVD Line: 12078

//  <item> SFDITEM_FIELD__RI_ASCR2_GR5_4
//    <name> GR5_4 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40007C10) GR5_4 analog switch  control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR2 ) </loc>
//      <o.29..29> GR5_4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RI_ASCR2_GR6_4  -----------------------------------
// SVD Line: 12085

//  <item> SFDITEM_FIELD__RI_ASCR2_GR6_4
//    <name> GR6_4 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40007C10) GR6_4 analog switch  control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR2 ) </loc>
//      <o.28..28> GR6_4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RI_ASCR2_GR6_3  -----------------------------------
// SVD Line: 12092

//  <item> SFDITEM_FIELD__RI_ASCR2_GR6_3
//    <name> GR6_3 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40007C10) GR6_3 analog switch  control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR2 ) </loc>
//      <o.27..27> GR6_3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RI_ASCR2_GR7_7  -----------------------------------
// SVD Line: 12099

//  <item> SFDITEM_FIELD__RI_ASCR2_GR7_7
//    <name> GR7_7 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40007C10) GR7_7 analog switch  control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR2 ) </loc>
//      <o.26..26> GR7_7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RI_ASCR2_GR7_6  -----------------------------------
// SVD Line: 12106

//  <item> SFDITEM_FIELD__RI_ASCR2_GR7_6
//    <name> GR7_6 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40007C10) GR7_6 analog switch  control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR2 ) </loc>
//      <o.25..25> GR7_6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RI_ASCR2_GR7_5  -----------------------------------
// SVD Line: 12113

//  <item> SFDITEM_FIELD__RI_ASCR2_GR7_5
//    <name> GR7_5 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40007C10) GR7_5 analog switch  control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR2 ) </loc>
//      <o.24..24> GR7_5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RI_ASCR2_GR2_5  -----------------------------------
// SVD Line: 12120

//  <item> SFDITEM_FIELD__RI_ASCR2_GR2_5
//    <name> GR2_5 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40007C10) GR2_5 analog switch  control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR2 ) </loc>
//      <o.23..23> GR2_5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RI_ASCR2_GR2_4  -----------------------------------
// SVD Line: 12127

//  <item> SFDITEM_FIELD__RI_ASCR2_GR2_4
//    <name> GR2_4 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40007C10) GR2_4 analog switch  control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR2 ) </loc>
//      <o.22..22> GR2_4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RI_ASCR2_GR2_3  -----------------------------------
// SVD Line: 12134

//  <item> SFDITEM_FIELD__RI_ASCR2_GR2_3
//    <name> GR2_3 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40007C10) GR2_3 analog switch  control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR2 ) </loc>
//      <o.21..21> GR2_3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RI_ASCR2_GR9_4  -----------------------------------
// SVD Line: 12141

//  <item> SFDITEM_FIELD__RI_ASCR2_GR9_4
//    <name> GR9_4 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40007C10) GR9_4 analog switch  control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR2 ) </loc>
//      <o.20..20> GR9_4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RI_ASCR2_GR9_3  -----------------------------------
// SVD Line: 12148

//  <item> SFDITEM_FIELD__RI_ASCR2_GR9_3
//    <name> GR9_3 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40007C10) GR9_3 analog switch  control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR2 ) </loc>
//      <o.19..19> GR9_3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RI_ASCR2_GR3_5  -----------------------------------
// SVD Line: 12155

//  <item> SFDITEM_FIELD__RI_ASCR2_GR3_5
//    <name> GR3_5 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40007C10) GR3_5 analog switch  control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR2 ) </loc>
//      <o.18..18> GR3_5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RI_ASCR2_GR3_4  -----------------------------------
// SVD Line: 12162

//  <item> SFDITEM_FIELD__RI_ASCR2_GR3_4
//    <name> GR3_4 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40007C10) GR3_4 analog switch  control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR2 ) </loc>
//      <o.17..17> GR3_4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RI_ASCR2_GR3_3  -----------------------------------
// SVD Line: 12169

//  <item> SFDITEM_FIELD__RI_ASCR2_GR3_3
//    <name> GR3_3 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40007C10) GR3_3 analog switch  control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR2 ) </loc>
//      <o.16..16> GR3_3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RI_ASCR2_GR4_3  -----------------------------------
// SVD Line: 12176

//  <item> SFDITEM_FIELD__RI_ASCR2_GR4_3
//    <name> GR4_3 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40007C10) GR4_3 analog switch  control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR2 ) </loc>
//      <o.11..11> GR4_3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RI_ASCR2_GR4_2  -----------------------------------
// SVD Line: 12183

//  <item> SFDITEM_FIELD__RI_ASCR2_GR4_2
//    <name> GR4_2 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40007C10) GR4_2 analog switch  control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR2 ) </loc>
//      <o.10..10> GR4_2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RI_ASCR2_GR4_1  -----------------------------------
// SVD Line: 12190

//  <item> SFDITEM_FIELD__RI_ASCR2_GR4_1
//    <name> GR4_1 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40007C10) GR4_1 analog switch  control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR2 ) </loc>
//      <o.9..9> GR4_1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RI_ASCR2_GR5_3  -----------------------------------
// SVD Line: 12197

//  <item> SFDITEM_FIELD__RI_ASCR2_GR5_3
//    <name> GR5_3 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40007C10) GR5_3 analog switch  control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR2 ) </loc>
//      <o.8..8> GR5_3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RI_ASCR2_GR5_2  -----------------------------------
// SVD Line: 12204

//  <item> SFDITEM_FIELD__RI_ASCR2_GR5_2
//    <name> GR5_2 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40007C10) GR5_2 analog switch  control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR2 ) </loc>
//      <o.7..7> GR5_2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RI_ASCR2_GR5_1  -----------------------------------
// SVD Line: 12211

//  <item> SFDITEM_FIELD__RI_ASCR2_GR5_1
//    <name> GR5_1 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40007C10) GR5_1 analog switch  control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR2 ) </loc>
//      <o.6..6> GR5_1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RI_ASCR2_GR6_2  -----------------------------------
// SVD Line: 12218

//  <item> SFDITEM_FIELD__RI_ASCR2_GR6_2
//    <name> GR6_2 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40007C10) GR6_2 analog switch  control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR2 ) </loc>
//      <o.5..5> GR6_2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RI_ASCR2_GR6_1  -----------------------------------
// SVD Line: 12225

//  <item> SFDITEM_FIELD__RI_ASCR2_GR6_1
//    <name> GR6_1 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007C10) GR6_1 analog switch  control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR2 ) </loc>
//      <o.4..4> GR6_1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RI_ASCR2_GR10_4  ----------------------------------
// SVD Line: 12232

//  <item> SFDITEM_FIELD__RI_ASCR2_GR10_4
//    <name> GR10_4 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40007C10) GR10_4 analog switch  control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR2 ) </loc>
//      <o.3..3> GR10_4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RI_ASCR2_GR10_3  ----------------------------------
// SVD Line: 12239

//  <item> SFDITEM_FIELD__RI_ASCR2_GR10_3
//    <name> GR10_3 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007C10) GR10_3 analog switch  control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR2 ) </loc>
//      <o.2..2> GR10_3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RI_ASCR2_GR10_2  ----------------------------------
// SVD Line: 12246

//  <item> SFDITEM_FIELD__RI_ASCR2_GR10_2
//    <name> GR10_2 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007C10) GR10_2 analog switch  control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR2 ) </loc>
//      <o.1..1> GR10_2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RI_ASCR2_GR10_1  ----------------------------------
// SVD Line: 12253

//  <item> SFDITEM_FIELD__RI_ASCR2_GR10_1
//    <name> GR10_1 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007C10) GR10_1 analog switch  control </i>
//    <check> 
//      <loc> ( (unsigned int) RI_ASCR2 ) </loc>
//      <o.0..0> GR10_1
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RI_ASCR2  ------------------------------------
// SVD Line: 12068

//  <rtree> SFDITEM_REG__RI_ASCR2
//    <name> ASCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C10) RI analog switches control register  2 </i>
//    <loc> ( (unsigned int)((RI_ASCR2 >> 0) & 0xFFFFFFFF), ((RI_ASCR2 = (RI_ASCR2 & ~(0x3FFF0FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFF0FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RI_ASCR2_GR5_4 </item>
//    <item> SFDITEM_FIELD__RI_ASCR2_GR6_4 </item>
//    <item> SFDITEM_FIELD__RI_ASCR2_GR6_3 </item>
//    <item> SFDITEM_FIELD__RI_ASCR2_GR7_7 </item>
//    <item> SFDITEM_FIELD__RI_ASCR2_GR7_6 </item>
//    <item> SFDITEM_FIELD__RI_ASCR2_GR7_5 </item>
//    <item> SFDITEM_FIELD__RI_ASCR2_GR2_5 </item>
//    <item> SFDITEM_FIELD__RI_ASCR2_GR2_4 </item>
//    <item> SFDITEM_FIELD__RI_ASCR2_GR2_3 </item>
//    <item> SFDITEM_FIELD__RI_ASCR2_GR9_4 </item>
//    <item> SFDITEM_FIELD__RI_ASCR2_GR9_3 </item>
//    <item> SFDITEM_FIELD__RI_ASCR2_GR3_5 </item>
//    <item> SFDITEM_FIELD__RI_ASCR2_GR3_4 </item>
//    <item> SFDITEM_FIELD__RI_ASCR2_GR3_3 </item>
//    <item> SFDITEM_FIELD__RI_ASCR2_GR4_3 </item>
//    <item> SFDITEM_FIELD__RI_ASCR2_GR4_2 </item>
//    <item> SFDITEM_FIELD__RI_ASCR2_GR4_1 </item>
//    <item> SFDITEM_FIELD__RI_ASCR2_GR5_3 </item>
//    <item> SFDITEM_FIELD__RI_ASCR2_GR5_2 </item>
//    <item> SFDITEM_FIELD__RI_ASCR2_GR5_1 </item>
//    <item> SFDITEM_FIELD__RI_ASCR2_GR6_2 </item>
//    <item> SFDITEM_FIELD__RI_ASCR2_GR6_1 </item>
//    <item> SFDITEM_FIELD__RI_ASCR2_GR10_4 </item>
//    <item> SFDITEM_FIELD__RI_ASCR2_GR10_3 </item>
//    <item> SFDITEM_FIELD__RI_ASCR2_GR10_2 </item>
//    <item> SFDITEM_FIELD__RI_ASCR2_GR10_1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RI_HYSCR1  --------------------------------
// SVD Line: 12262

unsigned int RI_HYSCR1 __AT (0x40007C14);



// --------------------------------  Field Item: RI_HYSCR1_PB  ------------------------------------
// SVD Line: 12272

//  <item> SFDITEM_FIELD__RI_HYSCR1_PB
//    <name> PB </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40007C14) Port B hysteresis control  on/off </i>
//    <edit> 
//      <loc> ( (unsigned short)((RI_HYSCR1 >> 16) & 0xFFFF), ((RI_HYSCR1 = (RI_HYSCR1 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RI_HYSCR1_PA  ------------------------------------
// SVD Line: 12279

//  <item> SFDITEM_FIELD__RI_HYSCR1_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40007C14) Port A hysteresis control  on/off </i>
//    <edit> 
//      <loc> ( (unsigned short)((RI_HYSCR1 >> 0) & 0xFFFF), ((RI_HYSCR1 = (RI_HYSCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RI_HYSCR1  -----------------------------------
// SVD Line: 12262

//  <rtree> SFDITEM_REG__RI_HYSCR1
//    <name> HYSCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C14) RI hysteresis control register  1 </i>
//    <loc> ( (unsigned int)((RI_HYSCR1 >> 0) & 0xFFFFFFFF), ((RI_HYSCR1 = (RI_HYSCR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RI_HYSCR1_PB </item>
//    <item> SFDITEM_FIELD__RI_HYSCR1_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RI_HYSCR2  --------------------------------
// SVD Line: 12288

unsigned int RI_HYSCR2 __AT (0x40007C18);



// --------------------------------  Field Item: RI_HYSCR2_PD  ------------------------------------
// SVD Line: 12298

//  <item> SFDITEM_FIELD__RI_HYSCR2_PD
//    <name> PD </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40007C18) Port D hysteresis control  on/off </i>
//    <edit> 
//      <loc> ( (unsigned short)((RI_HYSCR2 >> 16) & 0xFFFF), ((RI_HYSCR2 = (RI_HYSCR2 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RI_HYSCR2_PC  ------------------------------------
// SVD Line: 12305

//  <item> SFDITEM_FIELD__RI_HYSCR2_PC
//    <name> PC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40007C18) Port C hysteresis control  on/off </i>
//    <edit> 
//      <loc> ( (unsigned short)((RI_HYSCR2 >> 0) & 0xFFFF), ((RI_HYSCR2 = (RI_HYSCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RI_HYSCR2  -----------------------------------
// SVD Line: 12288

//  <rtree> SFDITEM_REG__RI_HYSCR2
//    <name> HYSCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C18) RI hysteresis control register  2 </i>
//    <loc> ( (unsigned int)((RI_HYSCR2 >> 0) & 0xFFFFFFFF), ((RI_HYSCR2 = (RI_HYSCR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RI_HYSCR2_PD </item>
//    <item> SFDITEM_FIELD__RI_HYSCR2_PC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RI_HYSCR3  --------------------------------
// SVD Line: 12314

unsigned int RI_HYSCR3 __AT (0x40007C1C);



// --------------------------------  Field Item: RI_HYSCR3_PF  ------------------------------------
// SVD Line: 12324

//  <item> SFDITEM_FIELD__RI_HYSCR3_PF
//    <name> PF </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40007C1C) Port F hysteresis control  on/off </i>
//    <edit> 
//      <loc> ( (unsigned short)((RI_HYSCR3 >> 16) & 0xFFFF), ((RI_HYSCR3 = (RI_HYSCR3 & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RI_HYSCR3_PE  ------------------------------------
// SVD Line: 12331

//  <item> SFDITEM_FIELD__RI_HYSCR3_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40007C1C) Port E hysteresis control  on/off </i>
//    <edit> 
//      <loc> ( (unsigned short)((RI_HYSCR3 >> 0) & 0xFFFF), ((RI_HYSCR3 = (RI_HYSCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RI_HYSCR3  -----------------------------------
// SVD Line: 12314

//  <rtree> SFDITEM_REG__RI_HYSCR3
//    <name> HYSCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C1C) RI hysteresis control register  3 </i>
//    <loc> ( (unsigned int)((RI_HYSCR3 >> 0) & 0xFFFFFFFF), ((RI_HYSCR3 = (RI_HYSCR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RI_HYSCR3_PF </item>
//    <item> SFDITEM_FIELD__RI_HYSCR3_PE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RI_HYSCR4  --------------------------------
// SVD Line: 12340

unsigned int RI_HYSCR4 __AT (0x40007C20);



// --------------------------------  Field Item: RI_HYSCR4_PG  ------------------------------------
// SVD Line: 12349

//  <item> SFDITEM_FIELD__RI_HYSCR4_PG
//    <name> PG </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40007C20) Port G hysteresis control  on/off </i>
//    <edit> 
//      <loc> ( (unsigned short)((RI_HYSCR4 >> 0) & 0xFFFF), ((RI_HYSCR4 = (RI_HYSCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RI_HYSCR4  -----------------------------------
// SVD Line: 12340

//  <rtree> SFDITEM_REG__RI_HYSCR4
//    <name> HYSCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007C20) Hysteresis control register </i>
//    <loc> ( (unsigned int)((RI_HYSCR4 >> 0) & 0xFFFFFFFF), ((RI_HYSCR4 = (RI_HYSCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RI_HYSCR4_PG </item>
//  </rtree>
//  


// -----------------------------------  Peripheral View: RI  --------------------------------------
// SVD Line: 11785

//  <view> RI
//    <name> RI </name>
//    <item> SFDITEM_REG__RI_ICR </item>
//    <item> SFDITEM_REG__RI_ASCR1 </item>
//    <item> SFDITEM_REG__RI_ASCR2 </item>
//    <item> SFDITEM_REG__RI_HYSCR1 </item>
//    <item> SFDITEM_REG__RI_HYSCR2 </item>
//    <item> SFDITEM_REG__RI_HYSCR3 </item>
//    <item> SFDITEM_REG__RI_HYSCR4 </item>
//  </view>
//  


// ------------------------------  Register Item Address: RTC_TR  ---------------------------------
// SVD Line: 12383

unsigned int RTC_TR __AT (0x40002800);



// ----------------------------------  Field Item: RTC_TR_PM  -------------------------------------
// SVD Line: 12392

//  <item> SFDITEM_FIELD__RTC_TR_PM
//    <name> PM </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40002800) AM/PM notation </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TR ) </loc>
//      <o.22..22> PM
//    </check>
//  </item>
//  


// ----------------------------------  Field Item: RTC_TR_HT  -------------------------------------
// SVD Line: 12398

//  <item> SFDITEM_FIELD__RTC_TR_HT
//    <name> HT </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40002800) Hour tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR >> 20) & 0x3), ((RTC_TR = (RTC_TR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: RTC_TR_HU  -------------------------------------
// SVD Line: 12404

//  <item> SFDITEM_FIELD__RTC_TR_HU
//    <name> HU </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40002800) Hour units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR >> 16) & 0xF), ((RTC_TR = (RTC_TR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_TR_MNT  -------------------------------------
// SVD Line: 12410

//  <item> SFDITEM_FIELD__RTC_TR_MNT
//    <name> MNT </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40002800) Minute tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR >> 12) & 0x7), ((RTC_TR = (RTC_TR & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_TR_MNU  -------------------------------------
// SVD Line: 12416

//  <item> SFDITEM_FIELD__RTC_TR_MNU
//    <name> MNU </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40002800) Minute units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR >> 8) & 0xF), ((RTC_TR = (RTC_TR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: RTC_TR_ST  -------------------------------------
// SVD Line: 12422

//  <item> SFDITEM_FIELD__RTC_TR_ST
//    <name> ST </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40002800) Second tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR >> 4) & 0x7), ((RTC_TR = (RTC_TR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: RTC_TR_SU  -------------------------------------
// SVD Line: 12428

//  <item> SFDITEM_FIELD__RTC_TR_SU
//    <name> SU </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40002800) Second units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TR >> 0) & 0xF), ((RTC_TR = (RTC_TR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_TR  -------------------------------------
// SVD Line: 12383

//  <rtree> SFDITEM_REG__RTC_TR
//    <name> TR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002800) time register </i>
//    <loc> ( (unsigned int)((RTC_TR >> 0) & 0xFFFFFFFF), ((RTC_TR = (RTC_TR & ~(0x7F7F7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F7F7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_TR_PM </item>
//    <item> SFDITEM_FIELD__RTC_TR_HT </item>
//    <item> SFDITEM_FIELD__RTC_TR_HU </item>
//    <item> SFDITEM_FIELD__RTC_TR_MNT </item>
//    <item> SFDITEM_FIELD__RTC_TR_MNU </item>
//    <item> SFDITEM_FIELD__RTC_TR_ST </item>
//    <item> SFDITEM_FIELD__RTC_TR_SU </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: RTC_DR  ---------------------------------
// SVD Line: 12436

unsigned int RTC_DR __AT (0x40002804);



// ----------------------------------  Field Item: RTC_DR_YT  -------------------------------------
// SVD Line: 12445

//  <item> SFDITEM_FIELD__RTC_DR_YT
//    <name> YT </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x40002804) Year tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DR >> 20) & 0xF), ((RTC_DR = (RTC_DR & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: RTC_DR_YU  -------------------------------------
// SVD Line: 12451

//  <item> SFDITEM_FIELD__RTC_DR_YU
//    <name> YU </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40002804) Year units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DR >> 16) & 0xF), ((RTC_DR = (RTC_DR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_DR_WDU  -------------------------------------
// SVD Line: 12457

//  <item> SFDITEM_FIELD__RTC_DR_WDU
//    <name> WDU </name>
//    <rw> 
//    <i> [Bits 15..13] RW (@ 0x40002804) Week day units </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DR >> 13) & 0x7), ((RTC_DR = (RTC_DR & ~(0x7UL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: RTC_DR_MT  -------------------------------------
// SVD Line: 12463

//  <item> SFDITEM_FIELD__RTC_DR_MT
//    <name> MT </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40002804) Month tens in BCD format </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_DR ) </loc>
//      <o.12..12> MT
//    </check>
//  </item>
//  


// ----------------------------------  Field Item: RTC_DR_MU  -------------------------------------
// SVD Line: 12469

//  <item> SFDITEM_FIELD__RTC_DR_MU
//    <name> MU </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40002804) Month units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DR >> 8) & 0xF), ((RTC_DR = (RTC_DR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: RTC_DR_DT  -------------------------------------
// SVD Line: 12475

//  <item> SFDITEM_FIELD__RTC_DR_DT
//    <name> DT </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40002804) Date tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DR >> 4) & 0x3), ((RTC_DR = (RTC_DR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------------  Field Item: RTC_DR_DU  -------------------------------------
// SVD Line: 12481

//  <item> SFDITEM_FIELD__RTC_DR_DU
//    <name> DU </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40002804) Date units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DR >> 0) & 0xF), ((RTC_DR = (RTC_DR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_DR  -------------------------------------
// SVD Line: 12436

//  <rtree> SFDITEM_REG__RTC_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002804) date register </i>
//    <loc> ( (unsigned int)((RTC_DR >> 0) & 0xFFFFFFFF), ((RTC_DR = (RTC_DR & ~(0xFFFF3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_DR_YT </item>
//    <item> SFDITEM_FIELD__RTC_DR_YU </item>
//    <item> SFDITEM_FIELD__RTC_DR_WDU </item>
//    <item> SFDITEM_FIELD__RTC_DR_MT </item>
//    <item> SFDITEM_FIELD__RTC_DR_MU </item>
//    <item> SFDITEM_FIELD__RTC_DR_DT </item>
//    <item> SFDITEM_FIELD__RTC_DR_DU </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: RTC_CR  ---------------------------------
// SVD Line: 12489

unsigned int RTC_CR __AT (0x40002808);



// ---------------------------------  Field Item: RTC_CR_COE  -------------------------------------
// SVD Line: 12498

//  <item> SFDITEM_FIELD__RTC_CR_COE
//    <name> COE </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40002808) Calibration output enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.23..23> COE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CR_OSEL  ------------------------------------
// SVD Line: 12504

//  <item> SFDITEM_FIELD__RTC_CR_OSEL
//    <name> OSEL </name>
//    <rw> 
//    <i> [Bits 22..21] RW (@ 0x40002808) Output selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_CR >> 21) & 0x3), ((RTC_CR = (RTC_CR & ~(0x3UL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CR_POL  -------------------------------------
// SVD Line: 12510

//  <item> SFDITEM_FIELD__RTC_CR_POL
//    <name> POL </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40002808) Output polarity </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.20..20> POL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CR_COSEL  ------------------------------------
// SVD Line: 12516

//  <item> SFDITEM_FIELD__RTC_CR_COSEL
//    <name> COSEL </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40002808) Calibration output  selection </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.19..19> COSEL
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CR_BKP  -------------------------------------
// SVD Line: 12523

//  <item> SFDITEM_FIELD__RTC_CR_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40002808) Backup </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.18..18> BKP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CR_SUB1H  ------------------------------------
// SVD Line: 12529

//  <item> SFDITEM_FIELD__RTC_CR_SUB1H
//    <name> SUB1H </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40002808) Subtract 1 hour </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.17..17> SUB1H
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CR_ADD1H  ------------------------------------
// SVD Line: 12535

//  <item> SFDITEM_FIELD__RTC_CR_ADD1H
//    <name> ADD1H </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40002808) Add 1 hour </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.16..16> ADD1H
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CR_TSIE  ------------------------------------
// SVD Line: 12541

//  <item> SFDITEM_FIELD__RTC_CR_TSIE
//    <name> TSIE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40002808) Time-stamp interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.15..15> TSIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CR_WUTIE  ------------------------------------
// SVD Line: 12548

//  <item> SFDITEM_FIELD__RTC_CR_WUTIE
//    <name> WUTIE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40002808) Wakeup timer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.14..14> WUTIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CR_ALRBIE  -----------------------------------
// SVD Line: 12555

//  <item> SFDITEM_FIELD__RTC_CR_ALRBIE
//    <name> ALRBIE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40002808) Alarm B interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.13..13> ALRBIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CR_ALRAIE  -----------------------------------
// SVD Line: 12561

//  <item> SFDITEM_FIELD__RTC_CR_ALRAIE
//    <name> ALRAIE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40002808) Alarm A interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.12..12> ALRAIE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CR_TSE  -------------------------------------
// SVD Line: 12567

//  <item> SFDITEM_FIELD__RTC_CR_TSE
//    <name> TSE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40002808) Time stamp enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.11..11> TSE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CR_WUTE  ------------------------------------
// SVD Line: 12573

//  <item> SFDITEM_FIELD__RTC_CR_WUTE
//    <name> WUTE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40002808) Wakeup timer enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.10..10> WUTE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CR_ALRBE  ------------------------------------
// SVD Line: 12579

//  <item> SFDITEM_FIELD__RTC_CR_ALRBE
//    <name> ALRBE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40002808) Alarm B enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.9..9> ALRBE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CR_ALRAE  ------------------------------------
// SVD Line: 12585

//  <item> SFDITEM_FIELD__RTC_CR_ALRAE
//    <name> ALRAE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40002808) Alarm A enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.8..8> ALRAE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CR_DCE  -------------------------------------
// SVD Line: 12591

//  <item> SFDITEM_FIELD__RTC_CR_DCE
//    <name> DCE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002808) Coarse digital calibration  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.7..7> DCE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CR_FMT  -------------------------------------
// SVD Line: 12598

//  <item> SFDITEM_FIELD__RTC_CR_FMT
//    <name> FMT </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40002808) Hour format </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.6..6> FMT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_CR_BYPSHAD  -----------------------------------
// SVD Line: 12604

//  <item> SFDITEM_FIELD__RTC_CR_BYPSHAD
//    <name> BYPSHAD </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40002808) Bypass the shadow  registers </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.5..5> BYPSHAD
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_CR_REFCKON  -----------------------------------
// SVD Line: 12611

//  <item> SFDITEM_FIELD__RTC_CR_REFCKON
//    <name> REFCKON </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40002808) Reference clock detection  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.4..4> REFCKON
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CR_TSEDGE  -----------------------------------
// SVD Line: 12618

//  <item> SFDITEM_FIELD__RTC_CR_TSEDGE
//    <name> TSEDGE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002808) Time-stamp event active  edge </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CR ) </loc>
//      <o.3..3> TSEDGE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CR_WCKSEL  -----------------------------------
// SVD Line: 12625

//  <item> SFDITEM_FIELD__RTC_CR_WCKSEL
//    <name> WCKSEL </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40002808) WCKSEL </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_CR >> 0) & 0x7), ((RTC_CR = (RTC_CR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_CR  -------------------------------------
// SVD Line: 12489

//  <rtree> SFDITEM_REG__RTC_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002808) control register </i>
//    <loc> ( (unsigned int)((RTC_CR >> 0) & 0xFFFFFFFF), ((RTC_CR = (RTC_CR & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_CR_COE </item>
//    <item> SFDITEM_FIELD__RTC_CR_OSEL </item>
//    <item> SFDITEM_FIELD__RTC_CR_POL </item>
//    <item> SFDITEM_FIELD__RTC_CR_COSEL </item>
//    <item> SFDITEM_FIELD__RTC_CR_BKP </item>
//    <item> SFDITEM_FIELD__RTC_CR_SUB1H </item>
//    <item> SFDITEM_FIELD__RTC_CR_ADD1H </item>
//    <item> SFDITEM_FIELD__RTC_CR_TSIE </item>
//    <item> SFDITEM_FIELD__RTC_CR_WUTIE </item>
//    <item> SFDITEM_FIELD__RTC_CR_ALRBIE </item>
//    <item> SFDITEM_FIELD__RTC_CR_ALRAIE </item>
//    <item> SFDITEM_FIELD__RTC_CR_TSE </item>
//    <item> SFDITEM_FIELD__RTC_CR_WUTE </item>
//    <item> SFDITEM_FIELD__RTC_CR_ALRBE </item>
//    <item> SFDITEM_FIELD__RTC_CR_ALRAE </item>
//    <item> SFDITEM_FIELD__RTC_CR_DCE </item>
//    <item> SFDITEM_FIELD__RTC_CR_FMT </item>
//    <item> SFDITEM_FIELD__RTC_CR_BYPSHAD </item>
//    <item> SFDITEM_FIELD__RTC_CR_REFCKON </item>
//    <item> SFDITEM_FIELD__RTC_CR_TSEDGE </item>
//    <item> SFDITEM_FIELD__RTC_CR_WCKSEL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_ISR  ---------------------------------
// SVD Line: 12633

unsigned int RTC_ISR __AT (0x4000280C);



// -------------------------------  Field Item: RTC_ISR_RECALPF  ----------------------------------
// SVD Line: 12642

//  <item> SFDITEM_FIELD__RTC_ISR_RECALPF
//    <name> RECALPF </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x4000280C) Recalibration pending Flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.16..16> RECALPF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_ISR_TAMP3F  -----------------------------------
// SVD Line: 12649

//  <item> SFDITEM_FIELD__RTC_ISR_TAMP3F
//    <name> TAMP3F </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000280C) TAMPER3 detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.15..15> TAMP3F
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_ISR_TAMP2F  -----------------------------------
// SVD Line: 12656

//  <item> SFDITEM_FIELD__RTC_ISR_TAMP2F
//    <name> TAMP2F </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000280C) TAMPER2 detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.14..14> TAMP2F
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_ISR_TAMP1F  -----------------------------------
// SVD Line: 12663

//  <item> SFDITEM_FIELD__RTC_ISR_TAMP1F
//    <name> TAMP1F </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000280C) Tamper detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.13..13> TAMP1F
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ISR_TSOVF  -----------------------------------
// SVD Line: 12670

//  <item> SFDITEM_FIELD__RTC_ISR_TSOVF
//    <name> TSOVF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000280C) Timestamp overflow flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.12..12> TSOVF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_ISR_TSF  ------------------------------------
// SVD Line: 12677

//  <item> SFDITEM_FIELD__RTC_ISR_TSF
//    <name> TSF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000280C) Timestamp flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.11..11> TSF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ISR_WUTF  ------------------------------------
// SVD Line: 12684

//  <item> SFDITEM_FIELD__RTC_ISR_WUTF
//    <name> WUTF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000280C) Wakeup timer flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.10..10> WUTF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ISR_ALRBF  -----------------------------------
// SVD Line: 12691

//  <item> SFDITEM_FIELD__RTC_ISR_ALRBF
//    <name> ALRBF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000280C) Alarm B flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.9..9> ALRBF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ISR_ALRAF  -----------------------------------
// SVD Line: 12698

//  <item> SFDITEM_FIELD__RTC_ISR_ALRAF
//    <name> ALRAF </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000280C) Alarm A flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.8..8> ALRAF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ISR_INIT  ------------------------------------
// SVD Line: 12705

//  <item> SFDITEM_FIELD__RTC_ISR_INIT
//    <name> INIT </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000280C) Initialization mode </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.7..7> INIT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ISR_INITF  -----------------------------------
// SVD Line: 12712

//  <item> SFDITEM_FIELD__RTC_ISR_INITF
//    <name> INITF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000280C) Initialization flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.6..6> INITF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_ISR_RSF  ------------------------------------
// SVD Line: 12719

//  <item> SFDITEM_FIELD__RTC_ISR_RSF
//    <name> RSF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000280C) Registers synchronization  flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.5..5> RSF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ISR_INITS  -----------------------------------
// SVD Line: 12727

//  <item> SFDITEM_FIELD__RTC_ISR_INITS
//    <name> INITS </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x4000280C) Initialization status flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.4..4> INITS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ISR_SHPF  ------------------------------------
// SVD Line: 12734

//  <item> SFDITEM_FIELD__RTC_ISR_SHPF
//    <name> SHPF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000280C) Shift operation pending </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.3..3> SHPF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ISR_WUTWF  -----------------------------------
// SVD Line: 12741

//  <item> SFDITEM_FIELD__RTC_ISR_WUTWF
//    <name> WUTWF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x4000280C) Wakeup timer write flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.2..2> WUTWF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_ISR_ALRBWF  -----------------------------------
// SVD Line: 12748

//  <item> SFDITEM_FIELD__RTC_ISR_ALRBWF
//    <name> ALRBWF </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4000280C) Alarm B write flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.1..1> ALRBWF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_ISR_ALRAWF  -----------------------------------
// SVD Line: 12755

//  <item> SFDITEM_FIELD__RTC_ISR_ALRAWF
//    <name> ALRAWF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4000280C) Alarm A write flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ISR ) </loc>
//      <o.0..0> ALRAWF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_ISR  ------------------------------------
// SVD Line: 12633

//  <rtree> SFDITEM_REG__RTC_ISR
//    <name> ISR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000280C) initialization and status  register </i>
//    <loc> ( (unsigned int)((RTC_ISR >> 0) & 0xFFFFFFFF), ((RTC_ISR = (RTC_ISR & ~(0xFFE8UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFE8) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_ISR_RECALPF </item>
//    <item> SFDITEM_FIELD__RTC_ISR_TAMP3F </item>
//    <item> SFDITEM_FIELD__RTC_ISR_TAMP2F </item>
//    <item> SFDITEM_FIELD__RTC_ISR_TAMP1F </item>
//    <item> SFDITEM_FIELD__RTC_ISR_TSOVF </item>
//    <item> SFDITEM_FIELD__RTC_ISR_TSF </item>
//    <item> SFDITEM_FIELD__RTC_ISR_WUTF </item>
//    <item> SFDITEM_FIELD__RTC_ISR_ALRBF </item>
//    <item> SFDITEM_FIELD__RTC_ISR_ALRAF </item>
//    <item> SFDITEM_FIELD__RTC_ISR_INIT </item>
//    <item> SFDITEM_FIELD__RTC_ISR_INITF </item>
//    <item> SFDITEM_FIELD__RTC_ISR_RSF </item>
//    <item> SFDITEM_FIELD__RTC_ISR_INITS </item>
//    <item> SFDITEM_FIELD__RTC_ISR_SHPF </item>
//    <item> SFDITEM_FIELD__RTC_ISR_WUTWF </item>
//    <item> SFDITEM_FIELD__RTC_ISR_ALRBWF </item>
//    <item> SFDITEM_FIELD__RTC_ISR_ALRAWF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_PRER  --------------------------------
// SVD Line: 12764

unsigned int RTC_PRER __AT (0x40002810);



// ------------------------------  Field Item: RTC_PRER_PREDIV_A  ---------------------------------
// SVD Line: 12773

//  <item> SFDITEM_FIELD__RTC_PRER_PREDIV_A
//    <name> PREDIV_A </name>
//    <rw> 
//    <i> [Bits 22..16] RW (@ 0x40002810) Asynchronous prescaler  factor </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_PRER >> 16) & 0x7F), ((RTC_PRER = (RTC_PRER & ~(0x7FUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RTC_PRER_PREDIV_S  ---------------------------------
// SVD Line: 12780

//  <item> SFDITEM_FIELD__RTC_PRER_PREDIV_S
//    <name> PREDIV_S </name>
//    <rw> 
//    <i> [Bits 14..0] RW (@ 0x40002810) Synchronous prescaler  factor </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_PRER >> 0) & 0x7FFF), ((RTC_PRER = (RTC_PRER & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_PRER  ------------------------------------
// SVD Line: 12764

//  <rtree> SFDITEM_REG__RTC_PRER
//    <name> PRER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002810) prescaler register </i>
//    <loc> ( (unsigned int)((RTC_PRER >> 0) & 0xFFFFFFFF), ((RTC_PRER = (RTC_PRER & ~(0x7F7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_PRER_PREDIV_A </item>
//    <item> SFDITEM_FIELD__RTC_PRER_PREDIV_S </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_WUTR  --------------------------------
// SVD Line: 12789

unsigned int RTC_WUTR __AT (0x40002814);



// --------------------------------  Field Item: RTC_WUTR_WUT  ------------------------------------
// SVD Line: 12798

//  <item> SFDITEM_FIELD__RTC_WUTR_WUT
//    <name> WUT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002814) Wakeup auto-reload value  bits </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_WUTR >> 0) & 0xFFFF), ((RTC_WUTR = (RTC_WUTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_WUTR  ------------------------------------
// SVD Line: 12789

//  <rtree> SFDITEM_REG__RTC_WUTR
//    <name> WUTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002814) wakeup timer register </i>
//    <loc> ( (unsigned int)((RTC_WUTR >> 0) & 0xFFFFFFFF), ((RTC_WUTR = (RTC_WUTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_WUTR_WUT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_CALIBR  -------------------------------
// SVD Line: 12807

unsigned int RTC_CALIBR __AT (0x40002818);



// -------------------------------  Field Item: RTC_CALIBR_DCS  -----------------------------------
// SVD Line: 12816

//  <item> SFDITEM_FIELD__RTC_CALIBR_DCS
//    <name> DCS </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002818) Digital calibration sign </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CALIBR ) </loc>
//      <o.7..7> DCS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CALIBR_DC  -----------------------------------
// SVD Line: 12822

//  <item> SFDITEM_FIELD__RTC_CALIBR_DC
//    <name> DC </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40002818) Digital calibration </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_CALIBR >> 0) & 0x1F), ((RTC_CALIBR = (RTC_CALIBR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_CALIBR  -----------------------------------
// SVD Line: 12807

//  <rtree> SFDITEM_REG__RTC_CALIBR
//    <name> CALIBR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002818) calibration register </i>
//    <loc> ( (unsigned int)((RTC_CALIBR >> 0) & 0xFFFFFFFF), ((RTC_CALIBR = (RTC_CALIBR & ~(0x9FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x9F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_CALIBR_DCS </item>
//    <item> SFDITEM_FIELD__RTC_CALIBR_DC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_ALRMAR  -------------------------------
// SVD Line: 12830

unsigned int RTC_ALRMAR __AT (0x4000281C);



// -------------------------------  Field Item: RTC_ALRMAR_MSK4  ----------------------------------
// SVD Line: 12839

//  <item> SFDITEM_FIELD__RTC_ALRMAR_MSK4
//    <name> MSK4 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x4000281C) Alarm A date mask </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMAR ) </loc>
//      <o.31..31> MSK4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RTC_ALRMAR_WDSEL  ----------------------------------
// SVD Line: 12845

//  <item> SFDITEM_FIELD__RTC_ALRMAR_WDSEL
//    <name> WDSEL </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x4000281C) Week day selection </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMAR ) </loc>
//      <o.30..30> WDSEL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMAR_DT  -----------------------------------
// SVD Line: 12851

//  <item> SFDITEM_FIELD__RTC_ALRMAR_DT
//    <name> DT </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x4000281C) Date tens in BCD format. </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMAR >> 28) & 0x3), ((RTC_ALRMAR = (RTC_ALRMAR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMAR_DU  -----------------------------------
// SVD Line: 12857

//  <item> SFDITEM_FIELD__RTC_ALRMAR_DU
//    <name> DU </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x4000281C) Date units or day in BCD  format. </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMAR >> 24) & 0xF), ((RTC_ALRMAR = (RTC_ALRMAR & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMAR_MSK3  ----------------------------------
// SVD Line: 12864

//  <item> SFDITEM_FIELD__RTC_ALRMAR_MSK3
//    <name> MSK3 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x4000281C) Alarm A hours mask </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMAR ) </loc>
//      <o.23..23> MSK3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMAR_PM  -----------------------------------
// SVD Line: 12870

//  <item> SFDITEM_FIELD__RTC_ALRMAR_PM
//    <name> PM </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x4000281C) AM/PM notation </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMAR ) </loc>
//      <o.22..22> PM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMAR_HT  -----------------------------------
// SVD Line: 12876

//  <item> SFDITEM_FIELD__RTC_ALRMAR_HT
//    <name> HT </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x4000281C) Hour tens in BCD format. </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMAR >> 20) & 0x3), ((RTC_ALRMAR = (RTC_ALRMAR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMAR_HU  -----------------------------------
// SVD Line: 12882

//  <item> SFDITEM_FIELD__RTC_ALRMAR_HU
//    <name> HU </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x4000281C) Hour units in BCD format. </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMAR >> 16) & 0xF), ((RTC_ALRMAR = (RTC_ALRMAR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMAR_MSK2  ----------------------------------
// SVD Line: 12888

//  <item> SFDITEM_FIELD__RTC_ALRMAR_MSK2
//    <name> MSK2 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000281C) Alarm A minutes mask </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMAR ) </loc>
//      <o.15..15> MSK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMAR_MNT  -----------------------------------
// SVD Line: 12894

//  <item> SFDITEM_FIELD__RTC_ALRMAR_MNT
//    <name> MNT </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x4000281C) Minute tens in BCD format. </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMAR >> 12) & 0x7), ((RTC_ALRMAR = (RTC_ALRMAR & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMAR_MNU  -----------------------------------
// SVD Line: 12900

//  <item> SFDITEM_FIELD__RTC_ALRMAR_MNU
//    <name> MNU </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x4000281C) Minute units in BCD  format. </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMAR >> 8) & 0xF), ((RTC_ALRMAR = (RTC_ALRMAR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMAR_MSK1  ----------------------------------
// SVD Line: 12907

//  <item> SFDITEM_FIELD__RTC_ALRMAR_MSK1
//    <name> MSK1 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000281C) Alarm A seconds mask </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMAR ) </loc>
//      <o.7..7> MSK1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMAR_ST  -----------------------------------
// SVD Line: 12913

//  <item> SFDITEM_FIELD__RTC_ALRMAR_ST
//    <name> ST </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x4000281C) Second tens in BCD format. </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMAR >> 4) & 0x7), ((RTC_ALRMAR = (RTC_ALRMAR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMAR_SU  -----------------------------------
// SVD Line: 12919

//  <item> SFDITEM_FIELD__RTC_ALRMAR_SU
//    <name> SU </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4000281C) Second units in BCD  format. </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMAR >> 0) & 0xF), ((RTC_ALRMAR = (RTC_ALRMAR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_ALRMAR  -----------------------------------
// SVD Line: 12830

//  <rtree> SFDITEM_REG__RTC_ALRMAR
//    <name> ALRMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000281C) alarm A register </i>
//    <loc> ( (unsigned int)((RTC_ALRMAR >> 0) & 0xFFFFFFFF), ((RTC_ALRMAR = (RTC_ALRMAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_MSK4 </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_WDSEL </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_DT </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_DU </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_MSK3 </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_PM </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_HT </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_HU </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_MSK2 </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_MNT </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_MNU </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_MSK1 </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_ST </item>
//    <item> SFDITEM_FIELD__RTC_ALRMAR_SU </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_ALRMBR  -------------------------------
// SVD Line: 12928

unsigned int RTC_ALRMBR __AT (0x40002820);



// -------------------------------  Field Item: RTC_ALRMBR_MSK4  ----------------------------------
// SVD Line: 12937

//  <item> SFDITEM_FIELD__RTC_ALRMBR_MSK4
//    <name> MSK4 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40002820) Alarm B date mask </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMBR ) </loc>
//      <o.31..31> MSK4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RTC_ALRMBR_WDSEL  ----------------------------------
// SVD Line: 12943

//  <item> SFDITEM_FIELD__RTC_ALRMBR_WDSEL
//    <name> WDSEL </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40002820) Week day selection </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMBR ) </loc>
//      <o.30..30> WDSEL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMBR_DT  -----------------------------------
// SVD Line: 12949

//  <item> SFDITEM_FIELD__RTC_ALRMBR_DT
//    <name> DT </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40002820) Date tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMBR >> 28) & 0x3), ((RTC_ALRMBR = (RTC_ALRMBR & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMBR_DU  -----------------------------------
// SVD Line: 12955

//  <item> SFDITEM_FIELD__RTC_ALRMBR_DU
//    <name> DU </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40002820) Date units or day in BCD  format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMBR >> 24) & 0xF), ((RTC_ALRMBR = (RTC_ALRMBR & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMBR_MSK3  ----------------------------------
// SVD Line: 12962

//  <item> SFDITEM_FIELD__RTC_ALRMBR_MSK3
//    <name> MSK3 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40002820) Alarm B hours mask </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMBR ) </loc>
//      <o.23..23> MSK3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMBR_PM  -----------------------------------
// SVD Line: 12968

//  <item> SFDITEM_FIELD__RTC_ALRMBR_PM
//    <name> PM </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40002820) AM/PM notation </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMBR ) </loc>
//      <o.22..22> PM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMBR_HT  -----------------------------------
// SVD Line: 12974

//  <item> SFDITEM_FIELD__RTC_ALRMBR_HT
//    <name> HT </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40002820) Hour tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMBR >> 20) & 0x3), ((RTC_ALRMBR = (RTC_ALRMBR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMBR_HU  -----------------------------------
// SVD Line: 12980

//  <item> SFDITEM_FIELD__RTC_ALRMBR_HU
//    <name> HU </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40002820) Hour units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMBR >> 16) & 0xF), ((RTC_ALRMBR = (RTC_ALRMBR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMBR_MSK2  ----------------------------------
// SVD Line: 12986

//  <item> SFDITEM_FIELD__RTC_ALRMBR_MSK2
//    <name> MSK2 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40002820) Alarm B minutes mask </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMBR ) </loc>
//      <o.15..15> MSK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMBR_MNT  -----------------------------------
// SVD Line: 12992

//  <item> SFDITEM_FIELD__RTC_ALRMBR_MNT
//    <name> MNT </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40002820) Minute tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMBR >> 12) & 0x7), ((RTC_ALRMBR = (RTC_ALRMBR & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMBR_MNU  -----------------------------------
// SVD Line: 12998

//  <item> SFDITEM_FIELD__RTC_ALRMBR_MNU
//    <name> MNU </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40002820) Minute units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMBR >> 8) & 0xF), ((RTC_ALRMBR = (RTC_ALRMBR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMBR_MSK1  ----------------------------------
// SVD Line: 13004

//  <item> SFDITEM_FIELD__RTC_ALRMBR_MSK1
//    <name> MSK1 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002820) Alarm B seconds mask </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_ALRMBR ) </loc>
//      <o.7..7> MSK1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMBR_ST  -----------------------------------
// SVD Line: 13010

//  <item> SFDITEM_FIELD__RTC_ALRMBR_ST
//    <name> ST </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40002820) Second tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMBR >> 4) & 0x7), ((RTC_ALRMBR = (RTC_ALRMBR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_ALRMBR_SU  -----------------------------------
// SVD Line: 13016

//  <item> SFDITEM_FIELD__RTC_ALRMBR_SU
//    <name> SU </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40002820) Second units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMBR >> 0) & 0xF), ((RTC_ALRMBR = (RTC_ALRMBR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_ALRMBR  -----------------------------------
// SVD Line: 12928

//  <rtree> SFDITEM_REG__RTC_ALRMBR
//    <name> ALRMBR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002820) alarm B register </i>
//    <loc> ( (unsigned int)((RTC_ALRMBR >> 0) & 0xFFFFFFFF), ((RTC_ALRMBR = (RTC_ALRMBR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_MSK4 </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_WDSEL </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_DT </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_DU </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_MSK3 </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_PM </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_HT </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_HU </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_MSK2 </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_MNT </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_MNU </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_MSK1 </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_ST </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBR_SU </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_WPR  ---------------------------------
// SVD Line: 13024

unsigned int RTC_WPR __AT (0x40002824);



// ---------------------------------  Field Item: RTC_WPR_KEY  ------------------------------------
// SVD Line: 13033

//  <item> SFDITEM_FIELD__RTC_WPR_KEY
//    <name> KEY </name>
//    <w> 
//    <i> [Bits 7..0] WO (@ 0x40002824) Write protection key </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_WPR >> 0) & 0x0), ((RTC_WPR = (RTC_WPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_WPR  ------------------------------------
// SVD Line: 13024

//  <rtree> SFDITEM_REG__RTC_WPR
//    <name> WPR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40002824) write protection register </i>
//    <loc> ( (unsigned int)((RTC_WPR >> 0) & 0xFFFFFFFF), ((RTC_WPR = (RTC_WPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_WPR_KEY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_SSR  ---------------------------------
// SVD Line: 13041

unsigned int RTC_SSR __AT (0x40002828);



// ---------------------------------  Field Item: RTC_SSR_SS  -------------------------------------
// SVD Line: 13050

//  <item> SFDITEM_FIELD__RTC_SSR_SS
//    <name> SS </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40002828) Sub second value </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_SSR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_SSR  ------------------------------------
// SVD Line: 13041

//  <rtree> SFDITEM_REG__RTC_SSR
//    <name> SSR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40002828) sub second register </i>
//    <loc> ( (unsigned int)((RTC_SSR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RTC_SSR_SS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_SHIFTR  -------------------------------
// SVD Line: 13058

unsigned int RTC_SHIFTR __AT (0x4000282C);



// ------------------------------  Field Item: RTC_SHIFTR_ADD1S  ----------------------------------
// SVD Line: 13067

//  <item> SFDITEM_FIELD__RTC_SHIFTR_ADD1S
//    <name> ADD1S </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x4000282C) ADD1S </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_SHIFTR ) </loc>
//      <o.31..31> ADD1S
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RTC_SHIFTR_SUBFS  ----------------------------------
// SVD Line: 13073

//  <item> SFDITEM_FIELD__RTC_SHIFTR_SUBFS
//    <name> SUBFS </name>
//    <w> 
//    <i> [Bits 14..0] WO (@ 0x4000282C) Subtract a fraction of a  second </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_SHIFTR >> 0) & 0x0), ((RTC_SHIFTR = (RTC_SHIFTR & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_SHIFTR  -----------------------------------
// SVD Line: 13058

//  <rtree> SFDITEM_REG__RTC_SHIFTR
//    <name> SHIFTR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x4000282C) shift control register </i>
//    <loc> ( (unsigned int)((RTC_SHIFTR >> 0) & 0xFFFFFFFF), ((RTC_SHIFTR = (RTC_SHIFTR & ~(0x80007FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x80007FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_SHIFTR_ADD1S </item>
//    <item> SFDITEM_FIELD__RTC_SHIFTR_SUBFS </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_TSTR  --------------------------------
// SVD Line: 13082

unsigned int RTC_TSTR __AT (0x40002830);



// ---------------------------------  Field Item: RTC_TSTR_PM  ------------------------------------
// SVD Line: 13091

//  <item> SFDITEM_FIELD__RTC_TSTR_PM
//    <name> PM </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x40002830) AM/PM notation </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TSTR ) </loc>
//      <o.22..22> PM
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_TSTR_HT  ------------------------------------
// SVD Line: 13097

//  <item> SFDITEM_FIELD__RTC_TSTR_HT
//    <name> HT </name>
//    <r> 
//    <i> [Bits 21..20] RO (@ 0x40002830) Hour tens in BCD format. </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TSTR >> 20) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_TSTR_HU  ------------------------------------
// SVD Line: 13103

//  <item> SFDITEM_FIELD__RTC_TSTR_HU
//    <name> HU </name>
//    <r> 
//    <i> [Bits 19..16] RO (@ 0x40002830) Hour units in BCD format. </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TSTR >> 16) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_TSTR_MNT  ------------------------------------
// SVD Line: 13109

//  <item> SFDITEM_FIELD__RTC_TSTR_MNT
//    <name> MNT </name>
//    <r> 
//    <i> [Bits 14..12] RO (@ 0x40002830) Minute tens in BCD format. </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TSTR >> 12) & 0x7) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RTC_TSTR_MNU  ------------------------------------
// SVD Line: 13115

//  <item> SFDITEM_FIELD__RTC_TSTR_MNU
//    <name> MNU </name>
//    <r> 
//    <i> [Bits 11..8] RO (@ 0x40002830) Minute units in BCD  format. </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TSTR >> 8) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_TSTR_ST  ------------------------------------
// SVD Line: 13122

//  <item> SFDITEM_FIELD__RTC_TSTR_ST
//    <name> ST </name>
//    <r> 
//    <i> [Bits 6..4] RO (@ 0x40002830) Second tens in BCD format. </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TSTR >> 4) & 0x7) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_TSTR_SU  ------------------------------------
// SVD Line: 13128

//  <item> SFDITEM_FIELD__RTC_TSTR_SU
//    <name> SU </name>
//    <r> 
//    <i> [Bits 3..0] RO (@ 0x40002830) Second units in BCD  format. </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TSTR >> 0) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_TSTR  ------------------------------------
// SVD Line: 13082

//  <rtree> SFDITEM_REG__RTC_TSTR
//    <name> TSTR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40002830) TSTR </i>
//    <loc> ( (unsigned int)((RTC_TSTR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RTC_TSTR_PM </item>
//    <item> SFDITEM_FIELD__RTC_TSTR_HT </item>
//    <item> SFDITEM_FIELD__RTC_TSTR_HU </item>
//    <item> SFDITEM_FIELD__RTC_TSTR_MNT </item>
//    <item> SFDITEM_FIELD__RTC_TSTR_MNU </item>
//    <item> SFDITEM_FIELD__RTC_TSTR_ST </item>
//    <item> SFDITEM_FIELD__RTC_TSTR_SU </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_TSDR  --------------------------------
// SVD Line: 13137

unsigned int RTC_TSDR __AT (0x40002834);



// --------------------------------  Field Item: RTC_TSDR_WDU  ------------------------------------
// SVD Line: 13146

//  <item> SFDITEM_FIELD__RTC_TSDR_WDU
//    <name> WDU </name>
//    <r> 
//    <i> [Bits 15..13] RO (@ 0x40002834) Week day units </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TSDR >> 13) & 0x7) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_TSDR_MT  ------------------------------------
// SVD Line: 13152

//  <item> SFDITEM_FIELD__RTC_TSDR_MT
//    <name> MT </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40002834) Month tens in BCD format </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TSDR ) </loc>
//      <o.12..12> MT
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_TSDR_MU  ------------------------------------
// SVD Line: 13158

//  <item> SFDITEM_FIELD__RTC_TSDR_MU
//    <name> MU </name>
//    <r> 
//    <i> [Bits 11..8] RO (@ 0x40002834) Month units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TSDR >> 8) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_TSDR_DT  ------------------------------------
// SVD Line: 13164

//  <item> SFDITEM_FIELD__RTC_TSDR_DT
//    <name> DT </name>
//    <r> 
//    <i> [Bits 5..4] RO (@ 0x40002834) Date tens in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TSDR >> 4) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: RTC_TSDR_DU  ------------------------------------
// SVD Line: 13170

//  <item> SFDITEM_FIELD__RTC_TSDR_DU
//    <name> DU </name>
//    <r> 
//    <i> [Bits 3..0] RO (@ 0x40002834) Date units in BCD format </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TSDR >> 0) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_TSDR  ------------------------------------
// SVD Line: 13137

//  <rtree> SFDITEM_REG__RTC_TSDR
//    <name> TSDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40002834) time stamp date register </i>
//    <loc> ( (unsigned int)((RTC_TSDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RTC_TSDR_WDU </item>
//    <item> SFDITEM_FIELD__RTC_TSDR_MT </item>
//    <item> SFDITEM_FIELD__RTC_TSDR_MU </item>
//    <item> SFDITEM_FIELD__RTC_TSDR_DT </item>
//    <item> SFDITEM_FIELD__RTC_TSDR_DU </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_TSSSR  --------------------------------
// SVD Line: 13178

unsigned int RTC_TSSSR __AT (0x40002838);



// --------------------------------  Field Item: RTC_TSSSR_SS  ------------------------------------
// SVD Line: 13187

//  <item> SFDITEM_FIELD__RTC_TSSSR_SS
//    <name> SS </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40002838) RTC timestamp subsecond  field </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_TSSSR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_TSSSR  -----------------------------------
// SVD Line: 13178

//  <rtree> SFDITEM_REG__RTC_TSSSR
//    <name> TSSSR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40002838) timestamp sub second register </i>
//    <loc> ( (unsigned int)((RTC_TSSSR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RTC_TSSSR_SS </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_CALR  --------------------------------
// SVD Line: 13196

unsigned int RTC_CALR __AT (0x4000283C);



// --------------------------------  Field Item: RTC_CALR_CALP  -----------------------------------
// SVD Line: 13205

//  <item> SFDITEM_FIELD__RTC_CALR_CALP
//    <name> CALP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000283C) Use an 8-second calibration cycle  period </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CALR ) </loc>
//      <o.15..15> CALP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_CALR_CALW8  -----------------------------------
// SVD Line: 13212

//  <item> SFDITEM_FIELD__RTC_CALR_CALW8
//    <name> CALW8 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000283C) Use a 16-second calibration cycle  period </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CALR ) </loc>
//      <o.14..14> CALW8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RTC_CALR_CALW16  ----------------------------------
// SVD Line: 13219

//  <item> SFDITEM_FIELD__RTC_CALR_CALW16
//    <name> CALW16 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000283C) CALW16 </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CALR ) </loc>
//      <o.13..13> CALW16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CALR_CALM  -----------------------------------
// SVD Line: 13225

//  <item> SFDITEM_FIELD__RTC_CALR_CALM
//    <name> CALM </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x4000283C) Calibration minus </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_CALR >> 0) & 0x1FF), ((RTC_CALR = (RTC_CALR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_CALR  ------------------------------------
// SVD Line: 13196

//  <rtree> SFDITEM_REG__RTC_CALR
//    <name> CALR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000283C) calibration register </i>
//    <loc> ( (unsigned int)((RTC_CALR >> 0) & 0xFFFFFFFF), ((RTC_CALR = (RTC_CALR & ~(0xE1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xE1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_CALR_CALP </item>
//    <item> SFDITEM_FIELD__RTC_CALR_CALW8 </item>
//    <item> SFDITEM_FIELD__RTC_CALR_CALW16 </item>
//    <item> SFDITEM_FIELD__RTC_CALR_CALM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_TAFCR  --------------------------------
// SVD Line: 13233

unsigned int RTC_TAFCR __AT (0x40002840);



// ---------------------------  Field Item: RTC_TAFCR_ALARMOUTTYPE  -------------------------------
// SVD Line: 13243

//  <item> SFDITEM_FIELD__RTC_TAFCR_ALARMOUTTYPE
//    <name> ALARMOUTTYPE </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40002840) AFO_ALARM output type </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TAFCR ) </loc>
//      <o.18..18> ALARMOUTTYPE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RTC_TAFCR_TAMPPUDIS  --------------------------------
// SVD Line: 13249

//  <item> SFDITEM_FIELD__RTC_TAFCR_TAMPPUDIS
//    <name> TAMPPUDIS </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40002840) TAMPER pull-up disable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TAFCR ) </loc>
//      <o.15..15> TAMPPUDIS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RTC_TAFCR_TAMPPRCH  ---------------------------------
// SVD Line: 13255

//  <item> SFDITEM_FIELD__RTC_TAFCR_TAMPPRCH
//    <name> TAMPPRCH </name>
//    <rw> 
//    <i> [Bits 14..13] RW (@ 0x40002840) Tamper precharge duration </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TAFCR >> 13) & 0x3), ((RTC_TAFCR = (RTC_TAFCR & ~(0x3UL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RTC_TAFCR_TAMPFLT  ---------------------------------
// SVD Line: 13261

//  <item> SFDITEM_FIELD__RTC_TAFCR_TAMPFLT
//    <name> TAMPFLT </name>
//    <rw> 
//    <i> [Bits 12..11] RW (@ 0x40002840) Tamper filter count </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TAFCR >> 11) & 0x3), ((RTC_TAFCR = (RTC_TAFCR & ~(0x3UL << 11 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 11 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: RTC_TAFCR_TAMPFREQ  ---------------------------------
// SVD Line: 13267

//  <item> SFDITEM_FIELD__RTC_TAFCR_TAMPFREQ
//    <name> TAMPFREQ </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x40002840) Tamper sampling frequency </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_TAFCR >> 8) & 0x7), ((RTC_TAFCR = (RTC_TAFCR & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RTC_TAFCR_TAMPTS  ----------------------------------
// SVD Line: 13273

//  <item> SFDITEM_FIELD__RTC_TAFCR_TAMPTS
//    <name> TAMPTS </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002840) Activate timestamp on tamper detection  event </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TAFCR ) </loc>
//      <o.7..7> TAMPTS
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RTC_TAFCR_TAMP3TRG  ---------------------------------
// SVD Line: 13280

//  <item> SFDITEM_FIELD__RTC_TAFCR_TAMP3TRG
//    <name> TAMP3TRG </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40002840) TAMPER1 mapping </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TAFCR ) </loc>
//      <o.6..6> TAMP3TRG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RTC_TAFCR_TAMP3E  ----------------------------------
// SVD Line: 13286

//  <item> SFDITEM_FIELD__RTC_TAFCR_TAMP3E
//    <name> TAMP3E </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40002840) TIMESTAMP mapping </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TAFCR ) </loc>
//      <o.5..5> TAMP3E
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RTC_TAFCR_TAMP2TRG  ---------------------------------
// SVD Line: 13292

//  <item> SFDITEM_FIELD__RTC_TAFCR_TAMP2TRG
//    <name> TAMP2TRG </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40002840) Active level for tamper 2 </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TAFCR ) </loc>
//      <o.4..4> TAMP2TRG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RTC_TAFCR_TAMP2E  ----------------------------------
// SVD Line: 13298

//  <item> SFDITEM_FIELD__RTC_TAFCR_TAMP2E
//    <name> TAMP2E </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002840) Tamper 2 detection enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TAFCR ) </loc>
//      <o.3..3> TAMP2E
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RTC_TAFCR_TAMPIE  ----------------------------------
// SVD Line: 13304

//  <item> SFDITEM_FIELD__RTC_TAFCR_TAMPIE
//    <name> TAMPIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40002840) Tamper interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TAFCR ) </loc>
//      <o.2..2> TAMPIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RTC_TAFCR_TAMP1ETRG  --------------------------------
// SVD Line: 13310

//  <item> SFDITEM_FIELD__RTC_TAFCR_TAMP1ETRG
//    <name> TAMP1ETRG </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002840) Active level for tamper 1 </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TAFCR ) </loc>
//      <o.1..1> TAMP1ETRG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RTC_TAFCR_TAMP1E  ----------------------------------
// SVD Line: 13316

//  <item> SFDITEM_FIELD__RTC_TAFCR_TAMP1E
//    <name> TAMP1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002840) Tamper 1 detection enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_TAFCR ) </loc>
//      <o.0..0> TAMP1E
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RTC_TAFCR  -----------------------------------
// SVD Line: 13233

//  <rtree> SFDITEM_REG__RTC_TAFCR
//    <name> TAFCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002840) tamper and alternate function configuration  register </i>
//    <loc> ( (unsigned int)((RTC_TAFCR >> 0) & 0xFFFFFFFF), ((RTC_TAFCR = (RTC_TAFCR & ~(0x4FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x4FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_TAFCR_ALARMOUTTYPE </item>
//    <item> SFDITEM_FIELD__RTC_TAFCR_TAMPPUDIS </item>
//    <item> SFDITEM_FIELD__RTC_TAFCR_TAMPPRCH </item>
//    <item> SFDITEM_FIELD__RTC_TAFCR_TAMPFLT </item>
//    <item> SFDITEM_FIELD__RTC_TAFCR_TAMPFREQ </item>
//    <item> SFDITEM_FIELD__RTC_TAFCR_TAMPTS </item>
//    <item> SFDITEM_FIELD__RTC_TAFCR_TAMP3TRG </item>
//    <item> SFDITEM_FIELD__RTC_TAFCR_TAMP3E </item>
//    <item> SFDITEM_FIELD__RTC_TAFCR_TAMP2TRG </item>
//    <item> SFDITEM_FIELD__RTC_TAFCR_TAMP2E </item>
//    <item> SFDITEM_FIELD__RTC_TAFCR_TAMPIE </item>
//    <item> SFDITEM_FIELD__RTC_TAFCR_TAMP1ETRG </item>
//    <item> SFDITEM_FIELD__RTC_TAFCR_TAMP1E </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RTC_ALRMASSR  ------------------------------
// SVD Line: 13324

unsigned int RTC_ALRMASSR __AT (0x40002844);



// -----------------------------  Field Item: RTC_ALRMASSR_MASKSS  --------------------------------
// SVD Line: 13333

//  <item> SFDITEM_FIELD__RTC_ALRMASSR_MASKSS
//    <name> MASKSS </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40002844) Mask the most-significant bits starting  at this bit </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMASSR >> 24) & 0xF), ((RTC_ALRMASSR = (RTC_ALRMASSR & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMASSR_SS  ----------------------------------
// SVD Line: 13340

//  <item> SFDITEM_FIELD__RTC_ALRMASSR_SS
//    <name> SS </name>
//    <rw> 
//    <i> [Bits 14..0] RW (@ 0x40002844) Sub seconds value </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_ALRMASSR >> 0) & 0x7FFF), ((RTC_ALRMASSR = (RTC_ALRMASSR & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: RTC_ALRMASSR  ----------------------------------
// SVD Line: 13324

//  <rtree> SFDITEM_REG__RTC_ALRMASSR
//    <name> ALRMASSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002844) alarm A sub second register </i>
//    <loc> ( (unsigned int)((RTC_ALRMASSR >> 0) & 0xFFFFFFFF), ((RTC_ALRMASSR = (RTC_ALRMASSR & ~(0xF007FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF007FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_ALRMASSR_MASKSS </item>
//    <item> SFDITEM_FIELD__RTC_ALRMASSR_SS </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RTC_ALRMBSSR  ------------------------------
// SVD Line: 13348

unsigned int RTC_ALRMBSSR __AT (0x40002848);



// -----------------------------  Field Item: RTC_ALRMBSSR_MASKSS  --------------------------------
// SVD Line: 13357

//  <item> SFDITEM_FIELD__RTC_ALRMBSSR_MASKSS
//    <name> MASKSS </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40002848) Mask the most-significant bits starting  at this bit </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_ALRMBSSR >> 24) & 0xF), ((RTC_ALRMBSSR = (RTC_ALRMBSSR & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RTC_ALRMBSSR_SS  ----------------------------------
// SVD Line: 13364

//  <item> SFDITEM_FIELD__RTC_ALRMBSSR_SS
//    <name> SS </name>
//    <rw> 
//    <i> [Bits 14..0] RW (@ 0x40002848) Sub seconds value </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_ALRMBSSR >> 0) & 0x7FFF), ((RTC_ALRMBSSR = (RTC_ALRMBSSR & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: RTC_ALRMBSSR  ----------------------------------
// SVD Line: 13348

//  <rtree> SFDITEM_REG__RTC_ALRMBSSR
//    <name> ALRMBSSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002848) alarm B sub second register </i>
//    <loc> ( (unsigned int)((RTC_ALRMBSSR >> 0) & 0xFFFFFFFF), ((RTC_ALRMBSSR = (RTC_ALRMBSSR & ~(0xF007FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF007FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_ALRMBSSR_MASKSS </item>
//    <item> SFDITEM_FIELD__RTC_ALRMBSSR_SS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP0R  --------------------------------
// SVD Line: 13372

unsigned int RTC_BKP0R __AT (0x40002850);



// --------------------------------  Field Item: RTC_BKP0R_BKP  -----------------------------------
// SVD Line: 13381

//  <item> SFDITEM_FIELD__RTC_BKP0R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002850) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP0R >> 0) & 0xFFFFFFFF), ((RTC_BKP0R = (RTC_BKP0R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_BKP0R  -----------------------------------
// SVD Line: 13372

//  <rtree> SFDITEM_REG__RTC_BKP0R
//    <name> BKP0R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002850) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP0R >> 0) & 0xFFFFFFFF), ((RTC_BKP0R = (RTC_BKP0R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP0R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP1R  --------------------------------
// SVD Line: 13389

unsigned int RTC_BKP1R __AT (0x40002854);



// --------------------------------  Field Item: RTC_BKP1R_BKP  -----------------------------------
// SVD Line: 13398

//  <item> SFDITEM_FIELD__RTC_BKP1R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002854) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP1R >> 0) & 0xFFFFFFFF), ((RTC_BKP1R = (RTC_BKP1R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_BKP1R  -----------------------------------
// SVD Line: 13389

//  <rtree> SFDITEM_REG__RTC_BKP1R
//    <name> BKP1R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002854) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP1R >> 0) & 0xFFFFFFFF), ((RTC_BKP1R = (RTC_BKP1R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP1R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP2R  --------------------------------
// SVD Line: 13406

unsigned int RTC_BKP2R __AT (0x40002858);



// --------------------------------  Field Item: RTC_BKP2R_BKP  -----------------------------------
// SVD Line: 13415

//  <item> SFDITEM_FIELD__RTC_BKP2R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002858) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP2R >> 0) & 0xFFFFFFFF), ((RTC_BKP2R = (RTC_BKP2R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_BKP2R  -----------------------------------
// SVD Line: 13406

//  <rtree> SFDITEM_REG__RTC_BKP2R
//    <name> BKP2R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002858) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP2R >> 0) & 0xFFFFFFFF), ((RTC_BKP2R = (RTC_BKP2R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP2R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP3R  --------------------------------
// SVD Line: 13423

unsigned int RTC_BKP3R __AT (0x4000285C);



// --------------------------------  Field Item: RTC_BKP3R_BKP  -----------------------------------
// SVD Line: 13432

//  <item> SFDITEM_FIELD__RTC_BKP3R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000285C) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP3R >> 0) & 0xFFFFFFFF), ((RTC_BKP3R = (RTC_BKP3R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_BKP3R  -----------------------------------
// SVD Line: 13423

//  <rtree> SFDITEM_REG__RTC_BKP3R
//    <name> BKP3R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000285C) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP3R >> 0) & 0xFFFFFFFF), ((RTC_BKP3R = (RTC_BKP3R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP3R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP4R  --------------------------------
// SVD Line: 13440

unsigned int RTC_BKP4R __AT (0x40002860);



// --------------------------------  Field Item: RTC_BKP4R_BKP  -----------------------------------
// SVD Line: 13449

//  <item> SFDITEM_FIELD__RTC_BKP4R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002860) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP4R >> 0) & 0xFFFFFFFF), ((RTC_BKP4R = (RTC_BKP4R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_BKP4R  -----------------------------------
// SVD Line: 13440

//  <rtree> SFDITEM_REG__RTC_BKP4R
//    <name> BKP4R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002860) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP4R >> 0) & 0xFFFFFFFF), ((RTC_BKP4R = (RTC_BKP4R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP4R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP5R  --------------------------------
// SVD Line: 13457

unsigned int RTC_BKP5R __AT (0x40002864);



// --------------------------------  Field Item: RTC_BKP5R_BKP  -----------------------------------
// SVD Line: 13466

//  <item> SFDITEM_FIELD__RTC_BKP5R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002864) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP5R >> 0) & 0xFFFFFFFF), ((RTC_BKP5R = (RTC_BKP5R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_BKP5R  -----------------------------------
// SVD Line: 13457

//  <rtree> SFDITEM_REG__RTC_BKP5R
//    <name> BKP5R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002864) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP5R >> 0) & 0xFFFFFFFF), ((RTC_BKP5R = (RTC_BKP5R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP5R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP6R  --------------------------------
// SVD Line: 13474

unsigned int RTC_BKP6R __AT (0x40002868);



// --------------------------------  Field Item: RTC_BKP6R_BKP  -----------------------------------
// SVD Line: 13483

//  <item> SFDITEM_FIELD__RTC_BKP6R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002868) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP6R >> 0) & 0xFFFFFFFF), ((RTC_BKP6R = (RTC_BKP6R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_BKP6R  -----------------------------------
// SVD Line: 13474

//  <rtree> SFDITEM_REG__RTC_BKP6R
//    <name> BKP6R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002868) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP6R >> 0) & 0xFFFFFFFF), ((RTC_BKP6R = (RTC_BKP6R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP6R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP7R  --------------------------------
// SVD Line: 13491

unsigned int RTC_BKP7R __AT (0x4000286C);



// --------------------------------  Field Item: RTC_BKP7R_BKP  -----------------------------------
// SVD Line: 13500

//  <item> SFDITEM_FIELD__RTC_BKP7R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000286C) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP7R >> 0) & 0xFFFFFFFF), ((RTC_BKP7R = (RTC_BKP7R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_BKP7R  -----------------------------------
// SVD Line: 13491

//  <rtree> SFDITEM_REG__RTC_BKP7R
//    <name> BKP7R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000286C) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP7R >> 0) & 0xFFFFFFFF), ((RTC_BKP7R = (RTC_BKP7R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP7R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP8R  --------------------------------
// SVD Line: 13508

unsigned int RTC_BKP8R __AT (0x40002870);



// --------------------------------  Field Item: RTC_BKP8R_BKP  -----------------------------------
// SVD Line: 13517

//  <item> SFDITEM_FIELD__RTC_BKP8R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002870) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP8R >> 0) & 0xFFFFFFFF), ((RTC_BKP8R = (RTC_BKP8R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_BKP8R  -----------------------------------
// SVD Line: 13508

//  <rtree> SFDITEM_REG__RTC_BKP8R
//    <name> BKP8R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002870) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP8R >> 0) & 0xFFFFFFFF), ((RTC_BKP8R = (RTC_BKP8R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP8R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP9R  --------------------------------
// SVD Line: 13525

unsigned int RTC_BKP9R __AT (0x40002874);



// --------------------------------  Field Item: RTC_BKP9R_BKP  -----------------------------------
// SVD Line: 13534

//  <item> SFDITEM_FIELD__RTC_BKP9R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002874) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP9R >> 0) & 0xFFFFFFFF), ((RTC_BKP9R = (RTC_BKP9R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_BKP9R  -----------------------------------
// SVD Line: 13525

//  <rtree> SFDITEM_REG__RTC_BKP9R
//    <name> BKP9R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002874) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP9R >> 0) & 0xFFFFFFFF), ((RTC_BKP9R = (RTC_BKP9R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP9R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP10R  -------------------------------
// SVD Line: 13542

unsigned int RTC_BKP10R __AT (0x40002878);



// -------------------------------  Field Item: RTC_BKP10R_BKP  -----------------------------------
// SVD Line: 13551

//  <item> SFDITEM_FIELD__RTC_BKP10R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002878) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP10R >> 0) & 0xFFFFFFFF), ((RTC_BKP10R = (RTC_BKP10R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP10R  -----------------------------------
// SVD Line: 13542

//  <rtree> SFDITEM_REG__RTC_BKP10R
//    <name> BKP10R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002878) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP10R >> 0) & 0xFFFFFFFF), ((RTC_BKP10R = (RTC_BKP10R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP10R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP11R  -------------------------------
// SVD Line: 13559

unsigned int RTC_BKP11R __AT (0x4000287C);



// -------------------------------  Field Item: RTC_BKP11R_BKP  -----------------------------------
// SVD Line: 13568

//  <item> SFDITEM_FIELD__RTC_BKP11R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000287C) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP11R >> 0) & 0xFFFFFFFF), ((RTC_BKP11R = (RTC_BKP11R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP11R  -----------------------------------
// SVD Line: 13559

//  <rtree> SFDITEM_REG__RTC_BKP11R
//    <name> BKP11R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000287C) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP11R >> 0) & 0xFFFFFFFF), ((RTC_BKP11R = (RTC_BKP11R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP11R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP12R  -------------------------------
// SVD Line: 13576

unsigned int RTC_BKP12R __AT (0x40002880);



// -------------------------------  Field Item: RTC_BKP12R_BKP  -----------------------------------
// SVD Line: 13585

//  <item> SFDITEM_FIELD__RTC_BKP12R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002880) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP12R >> 0) & 0xFFFFFFFF), ((RTC_BKP12R = (RTC_BKP12R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP12R  -----------------------------------
// SVD Line: 13576

//  <rtree> SFDITEM_REG__RTC_BKP12R
//    <name> BKP12R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002880) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP12R >> 0) & 0xFFFFFFFF), ((RTC_BKP12R = (RTC_BKP12R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP12R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP13R  -------------------------------
// SVD Line: 13593

unsigned int RTC_BKP13R __AT (0x40002884);



// -------------------------------  Field Item: RTC_BKP13R_BKP  -----------------------------------
// SVD Line: 13602

//  <item> SFDITEM_FIELD__RTC_BKP13R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002884) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP13R >> 0) & 0xFFFFFFFF), ((RTC_BKP13R = (RTC_BKP13R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP13R  -----------------------------------
// SVD Line: 13593

//  <rtree> SFDITEM_REG__RTC_BKP13R
//    <name> BKP13R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002884) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP13R >> 0) & 0xFFFFFFFF), ((RTC_BKP13R = (RTC_BKP13R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP13R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP14R  -------------------------------
// SVD Line: 13610

unsigned int RTC_BKP14R __AT (0x40002888);



// -------------------------------  Field Item: RTC_BKP14R_BKP  -----------------------------------
// SVD Line: 13619

//  <item> SFDITEM_FIELD__RTC_BKP14R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002888) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP14R >> 0) & 0xFFFFFFFF), ((RTC_BKP14R = (RTC_BKP14R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP14R  -----------------------------------
// SVD Line: 13610

//  <rtree> SFDITEM_REG__RTC_BKP14R
//    <name> BKP14R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002888) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP14R >> 0) & 0xFFFFFFFF), ((RTC_BKP14R = (RTC_BKP14R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP14R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP15R  -------------------------------
// SVD Line: 13627

unsigned int RTC_BKP15R __AT (0x4000288C);



// -------------------------------  Field Item: RTC_BKP15R_BKP  -----------------------------------
// SVD Line: 13636

//  <item> SFDITEM_FIELD__RTC_BKP15R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000288C) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP15R >> 0) & 0xFFFFFFFF), ((RTC_BKP15R = (RTC_BKP15R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP15R  -----------------------------------
// SVD Line: 13627

//  <rtree> SFDITEM_REG__RTC_BKP15R
//    <name> BKP15R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000288C) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP15R >> 0) & 0xFFFFFFFF), ((RTC_BKP15R = (RTC_BKP15R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP15R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP16R  -------------------------------
// SVD Line: 13644

unsigned int RTC_BKP16R __AT (0x40002890);



// -------------------------------  Field Item: RTC_BKP16R_BKP  -----------------------------------
// SVD Line: 13653

//  <item> SFDITEM_FIELD__RTC_BKP16R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002890) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP16R >> 0) & 0xFFFFFFFF), ((RTC_BKP16R = (RTC_BKP16R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP16R  -----------------------------------
// SVD Line: 13644

//  <rtree> SFDITEM_REG__RTC_BKP16R
//    <name> BKP16R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002890) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP16R >> 0) & 0xFFFFFFFF), ((RTC_BKP16R = (RTC_BKP16R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP16R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP17R  -------------------------------
// SVD Line: 13661

unsigned int RTC_BKP17R __AT (0x40002894);



// -------------------------------  Field Item: RTC_BKP17R_BKP  -----------------------------------
// SVD Line: 13670

//  <item> SFDITEM_FIELD__RTC_BKP17R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002894) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP17R >> 0) & 0xFFFFFFFF), ((RTC_BKP17R = (RTC_BKP17R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP17R  -----------------------------------
// SVD Line: 13661

//  <rtree> SFDITEM_REG__RTC_BKP17R
//    <name> BKP17R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002894) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP17R >> 0) & 0xFFFFFFFF), ((RTC_BKP17R = (RTC_BKP17R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP17R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP18R  -------------------------------
// SVD Line: 13678

unsigned int RTC_BKP18R __AT (0x40002898);



// -------------------------------  Field Item: RTC_BKP18R_BKP  -----------------------------------
// SVD Line: 13687

//  <item> SFDITEM_FIELD__RTC_BKP18R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002898) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP18R >> 0) & 0xFFFFFFFF), ((RTC_BKP18R = (RTC_BKP18R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP18R  -----------------------------------
// SVD Line: 13678

//  <rtree> SFDITEM_REG__RTC_BKP18R
//    <name> BKP18R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002898) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP18R >> 0) & 0xFFFFFFFF), ((RTC_BKP18R = (RTC_BKP18R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP18R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP19R  -------------------------------
// SVD Line: 13695

unsigned int RTC_BKP19R __AT (0x4000289C);



// -------------------------------  Field Item: RTC_BKP19R_BKP  -----------------------------------
// SVD Line: 13704

//  <item> SFDITEM_FIELD__RTC_BKP19R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000289C) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP19R >> 0) & 0xFFFFFFFF), ((RTC_BKP19R = (RTC_BKP19R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP19R  -----------------------------------
// SVD Line: 13695

//  <rtree> SFDITEM_REG__RTC_BKP19R
//    <name> BKP19R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000289C) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP19R >> 0) & 0xFFFFFFFF), ((RTC_BKP19R = (RTC_BKP19R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP19R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP20R  -------------------------------
// SVD Line: 13712

unsigned int RTC_BKP20R __AT (0x400028A0);



// -------------------------------  Field Item: RTC_BKP20R_BKP  -----------------------------------
// SVD Line: 13721

//  <item> SFDITEM_FIELD__RTC_BKP20R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028A0) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP20R >> 0) & 0xFFFFFFFF), ((RTC_BKP20R = (RTC_BKP20R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP20R  -----------------------------------
// SVD Line: 13712

//  <rtree> SFDITEM_REG__RTC_BKP20R
//    <name> BKP20R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028A0) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP20R >> 0) & 0xFFFFFFFF), ((RTC_BKP20R = (RTC_BKP20R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP20R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP21R  -------------------------------
// SVD Line: 13729

unsigned int RTC_BKP21R __AT (0x400028A4);



// -------------------------------  Field Item: RTC_BKP21R_BKP  -----------------------------------
// SVD Line: 13738

//  <item> SFDITEM_FIELD__RTC_BKP21R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028A4) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP21R >> 0) & 0xFFFFFFFF), ((RTC_BKP21R = (RTC_BKP21R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP21R  -----------------------------------
// SVD Line: 13729

//  <rtree> SFDITEM_REG__RTC_BKP21R
//    <name> BKP21R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028A4) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP21R >> 0) & 0xFFFFFFFF), ((RTC_BKP21R = (RTC_BKP21R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP21R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP22R  -------------------------------
// SVD Line: 13746

unsigned int RTC_BKP22R __AT (0x400028A8);



// -------------------------------  Field Item: RTC_BKP22R_BKP  -----------------------------------
// SVD Line: 13755

//  <item> SFDITEM_FIELD__RTC_BKP22R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028A8) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP22R >> 0) & 0xFFFFFFFF), ((RTC_BKP22R = (RTC_BKP22R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP22R  -----------------------------------
// SVD Line: 13746

//  <rtree> SFDITEM_REG__RTC_BKP22R
//    <name> BKP22R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028A8) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP22R >> 0) & 0xFFFFFFFF), ((RTC_BKP22R = (RTC_BKP22R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP22R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP23R  -------------------------------
// SVD Line: 13763

unsigned int RTC_BKP23R __AT (0x400028AC);



// -------------------------------  Field Item: RTC_BKP23R_BKP  -----------------------------------
// SVD Line: 13772

//  <item> SFDITEM_FIELD__RTC_BKP23R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028AC) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP23R >> 0) & 0xFFFFFFFF), ((RTC_BKP23R = (RTC_BKP23R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP23R  -----------------------------------
// SVD Line: 13763

//  <rtree> SFDITEM_REG__RTC_BKP23R
//    <name> BKP23R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028AC) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP23R >> 0) & 0xFFFFFFFF), ((RTC_BKP23R = (RTC_BKP23R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP23R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP24R  -------------------------------
// SVD Line: 13780

unsigned int RTC_BKP24R __AT (0x400028B0);



// -------------------------------  Field Item: RTC_BKP24R_BKP  -----------------------------------
// SVD Line: 13789

//  <item> SFDITEM_FIELD__RTC_BKP24R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028B0) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP24R >> 0) & 0xFFFFFFFF), ((RTC_BKP24R = (RTC_BKP24R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP24R  -----------------------------------
// SVD Line: 13780

//  <rtree> SFDITEM_REG__RTC_BKP24R
//    <name> BKP24R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028B0) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP24R >> 0) & 0xFFFFFFFF), ((RTC_BKP24R = (RTC_BKP24R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP24R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP25R  -------------------------------
// SVD Line: 13797

unsigned int RTC_BKP25R __AT (0x400028B4);



// -------------------------------  Field Item: RTC_BKP25R_BKP  -----------------------------------
// SVD Line: 13806

//  <item> SFDITEM_FIELD__RTC_BKP25R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028B4) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP25R >> 0) & 0xFFFFFFFF), ((RTC_BKP25R = (RTC_BKP25R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP25R  -----------------------------------
// SVD Line: 13797

//  <rtree> SFDITEM_REG__RTC_BKP25R
//    <name> BKP25R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028B4) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP25R >> 0) & 0xFFFFFFFF), ((RTC_BKP25R = (RTC_BKP25R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP25R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP26R  -------------------------------
// SVD Line: 13814

unsigned int RTC_BKP26R __AT (0x400028B8);



// -------------------------------  Field Item: RTC_BKP26R_BKP  -----------------------------------
// SVD Line: 13823

//  <item> SFDITEM_FIELD__RTC_BKP26R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028B8) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP26R >> 0) & 0xFFFFFFFF), ((RTC_BKP26R = (RTC_BKP26R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP26R  -----------------------------------
// SVD Line: 13814

//  <rtree> SFDITEM_REG__RTC_BKP26R
//    <name> BKP26R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028B8) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP26R >> 0) & 0xFFFFFFFF), ((RTC_BKP26R = (RTC_BKP26R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP26R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP27R  -------------------------------
// SVD Line: 13831

unsigned int RTC_BKP27R __AT (0x400028BC);



// -------------------------------  Field Item: RTC_BKP27R_BKP  -----------------------------------
// SVD Line: 13840

//  <item> SFDITEM_FIELD__RTC_BKP27R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028BC) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP27R >> 0) & 0xFFFFFFFF), ((RTC_BKP27R = (RTC_BKP27R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP27R  -----------------------------------
// SVD Line: 13831

//  <rtree> SFDITEM_REG__RTC_BKP27R
//    <name> BKP27R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028BC) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP27R >> 0) & 0xFFFFFFFF), ((RTC_BKP27R = (RTC_BKP27R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP27R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP28R  -------------------------------
// SVD Line: 13848

unsigned int RTC_BKP28R __AT (0x400028C0);



// -------------------------------  Field Item: RTC_BKP28R_BKP  -----------------------------------
// SVD Line: 13857

//  <item> SFDITEM_FIELD__RTC_BKP28R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028C0) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP28R >> 0) & 0xFFFFFFFF), ((RTC_BKP28R = (RTC_BKP28R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP28R  -----------------------------------
// SVD Line: 13848

//  <rtree> SFDITEM_REG__RTC_BKP28R
//    <name> BKP28R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028C0) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP28R >> 0) & 0xFFFFFFFF), ((RTC_BKP28R = (RTC_BKP28R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP28R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP29R  -------------------------------
// SVD Line: 13865

unsigned int RTC_BKP29R __AT (0x400028C4);



// -------------------------------  Field Item: RTC_BKP29R_BKP  -----------------------------------
// SVD Line: 13874

//  <item> SFDITEM_FIELD__RTC_BKP29R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028C4) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP29R >> 0) & 0xFFFFFFFF), ((RTC_BKP29R = (RTC_BKP29R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP29R  -----------------------------------
// SVD Line: 13865

//  <rtree> SFDITEM_REG__RTC_BKP29R
//    <name> BKP29R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028C4) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP29R >> 0) & 0xFFFFFFFF), ((RTC_BKP29R = (RTC_BKP29R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP29R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP30R  -------------------------------
// SVD Line: 13882

unsigned int RTC_BKP30R __AT (0x400028C8);



// -------------------------------  Field Item: RTC_BKP30R_BKP  -----------------------------------
// SVD Line: 13891

//  <item> SFDITEM_FIELD__RTC_BKP30R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028C8) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP30R >> 0) & 0xFFFFFFFF), ((RTC_BKP30R = (RTC_BKP30R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP30R  -----------------------------------
// SVD Line: 13882

//  <rtree> SFDITEM_REG__RTC_BKP30R
//    <name> BKP30R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028C8) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP30R >> 0) & 0xFFFFFFFF), ((RTC_BKP30R = (RTC_BKP30R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP30R_BKP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RTC_BKP31R  -------------------------------
// SVD Line: 13899

unsigned int RTC_BKP31R __AT (0x400028CC);



// -------------------------------  Field Item: RTC_BKP31R_BKP  -----------------------------------
// SVD Line: 13908

//  <item> SFDITEM_FIELD__RTC_BKP31R_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028CC) BKP </i>
//    <edit> 
//      <loc> ( (unsigned int)((RTC_BKP31R >> 0) & 0xFFFFFFFF), ((RTC_BKP31R = (RTC_BKP31R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: RTC_BKP31R  -----------------------------------
// SVD Line: 13899

//  <rtree> SFDITEM_REG__RTC_BKP31R
//    <name> BKP31R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400028CC) backup register </i>
//    <loc> ( (unsigned int)((RTC_BKP31R >> 0) & 0xFFFFFFFF), ((RTC_BKP31R = (RTC_BKP31R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_BKP31R_BKP </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: RTC  --------------------------------------
// SVD Line: 12360

//  <view> RTC
//    <name> RTC </name>
//    <item> SFDITEM_REG__RTC_TR </item>
//    <item> SFDITEM_REG__RTC_DR </item>
//    <item> SFDITEM_REG__RTC_CR </item>
//    <item> SFDITEM_REG__RTC_ISR </item>
//    <item> SFDITEM_REG__RTC_PRER </item>
//    <item> SFDITEM_REG__RTC_WUTR </item>
//    <item> SFDITEM_REG__RTC_CALIBR </item>
//    <item> SFDITEM_REG__RTC_ALRMAR </item>
//    <item> SFDITEM_REG__RTC_ALRMBR </item>
//    <item> SFDITEM_REG__RTC_WPR </item>
//    <item> SFDITEM_REG__RTC_SSR </item>
//    <item> SFDITEM_REG__RTC_SHIFTR </item>
//    <item> SFDITEM_REG__RTC_TSTR </item>
//    <item> SFDITEM_REG__RTC_TSDR </item>
//    <item> SFDITEM_REG__RTC_TSSSR </item>
//    <item> SFDITEM_REG__RTC_CALR </item>
//    <item> SFDITEM_REG__RTC_TAFCR </item>
//    <item> SFDITEM_REG__RTC_ALRMASSR </item>
//    <item> SFDITEM_REG__RTC_ALRMBSSR </item>
//    <item> SFDITEM_REG__RTC_BKP0R </item>
//    <item> SFDITEM_REG__RTC_BKP1R </item>
//    <item> SFDITEM_REG__RTC_BKP2R </item>
//    <item> SFDITEM_REG__RTC_BKP3R </item>
//    <item> SFDITEM_REG__RTC_BKP4R </item>
//    <item> SFDITEM_REG__RTC_BKP5R </item>
//    <item> SFDITEM_REG__RTC_BKP6R </item>
//    <item> SFDITEM_REG__RTC_BKP7R </item>
//    <item> SFDITEM_REG__RTC_BKP8R </item>
//    <item> SFDITEM_REG__RTC_BKP9R </item>
//    <item> SFDITEM_REG__RTC_BKP10R </item>
//    <item> SFDITEM_REG__RTC_BKP11R </item>
//    <item> SFDITEM_REG__RTC_BKP12R </item>
//    <item> SFDITEM_REG__RTC_BKP13R </item>
//    <item> SFDITEM_REG__RTC_BKP14R </item>
//    <item> SFDITEM_REG__RTC_BKP15R </item>
//    <item> SFDITEM_REG__RTC_BKP16R </item>
//    <item> SFDITEM_REG__RTC_BKP17R </item>
//    <item> SFDITEM_REG__RTC_BKP18R </item>
//    <item> SFDITEM_REG__RTC_BKP19R </item>
//    <item> SFDITEM_REG__RTC_BKP20R </item>
//    <item> SFDITEM_REG__RTC_BKP21R </item>
//    <item> SFDITEM_REG__RTC_BKP22R </item>
//    <item> SFDITEM_REG__RTC_BKP23R </item>
//    <item> SFDITEM_REG__RTC_BKP24R </item>
//    <item> SFDITEM_REG__RTC_BKP25R </item>
//    <item> SFDITEM_REG__RTC_BKP26R </item>
//    <item> SFDITEM_REG__RTC_BKP27R </item>
//    <item> SFDITEM_REG__RTC_BKP28R </item>
//    <item> SFDITEM_REG__RTC_BKP29R </item>
//    <item> SFDITEM_REG__RTC_BKP30R </item>
//    <item> SFDITEM_REG__RTC_BKP31R </item>
//  </view>
//  


// -----------------------------  Register Item Address: SPI1_CR1  --------------------------------
// SVD Line: 13934

unsigned int SPI1_CR1 __AT (0x40013000);



// ------------------------------  Field Item: SPI1_CR1_BIDIMODE  ---------------------------------
// SVD Line: 13943

//  <item> SFDITEM_FIELD__SPI1_CR1_BIDIMODE
//    <name> BIDIMODE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40013000) Bidirectional data mode  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.15..15> BIDIMODE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR1_BIDIOE  ----------------------------------
// SVD Line: 13950

//  <item> SFDITEM_FIELD__SPI1_CR1_BIDIOE
//    <name> BIDIOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40013000) Output enable in bidirectional  mode </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.14..14> BIDIOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR1_CRCEN  -----------------------------------
// SVD Line: 13957

//  <item> SFDITEM_FIELD__SPI1_CR1_CRCEN
//    <name> CRCEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40013000) Hardware CRC calculation  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.13..13> CRCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CR1_CRCNEXT  ----------------------------------
// SVD Line: 13964

//  <item> SFDITEM_FIELD__SPI1_CR1_CRCNEXT
//    <name> CRCNEXT </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40013000) CRC transfer next </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.12..12> CRCNEXT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_DFF  ------------------------------------
// SVD Line: 13970

//  <item> SFDITEM_FIELD__SPI1_CR1_DFF
//    <name> DFF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013000) Data frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.11..11> DFF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR1_RXONLY  ----------------------------------
// SVD Line: 13976

//  <item> SFDITEM_FIELD__SPI1_CR1_RXONLY
//    <name> RXONLY </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013000) Receive only </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.10..10> RXONLY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_SSM  ------------------------------------
// SVD Line: 13982

//  <item> SFDITEM_FIELD__SPI1_CR1_SSM
//    <name> SSM </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013000) Software slave management </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.9..9> SSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_SSI  ------------------------------------
// SVD Line: 13988

//  <item> SFDITEM_FIELD__SPI1_CR1_SSI
//    <name> SSI </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013000) Internal slave select </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.8..8> SSI
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CR1_LSBFIRST  ---------------------------------
// SVD Line: 13994

//  <item> SFDITEM_FIELD__SPI1_CR1_LSBFIRST
//    <name> LSBFIRST </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013000) Frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.7..7> LSBFIRST
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_SPE  ------------------------------------
// SVD Line: 14000

//  <item> SFDITEM_FIELD__SPI1_CR1_SPE
//    <name> SPE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013000) SPI enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.6..6> SPE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_CR1_BR  ------------------------------------
// SVD Line: 14006

//  <item> SFDITEM_FIELD__SPI1_CR1_BR
//    <name> BR </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40013000) Baud rate control </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_CR1 >> 3) & 0x7), ((SPI1_CR1 = (SPI1_CR1 & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_MSTR  -----------------------------------
// SVD Line: 14012

//  <item> SFDITEM_FIELD__SPI1_CR1_MSTR
//    <name> MSTR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013000) Master selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.2..2> MSTR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_CPOL  -----------------------------------
// SVD Line: 14018

//  <item> SFDITEM_FIELD__SPI1_CR1_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013000) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.1..1> CPOL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_CPHA  -----------------------------------
// SVD Line: 14024

//  <item> SFDITEM_FIELD__SPI1_CR1_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013000) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.0..0> CPHA
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI1_CR1  ------------------------------------
// SVD Line: 13934

//  <rtree> SFDITEM_REG__SPI1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013000) control register 1 </i>
//    <loc> ( (unsigned int)((SPI1_CR1 >> 0) & 0xFFFFFFFF), ((SPI1_CR1 = (SPI1_CR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_CR1_BIDIMODE </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_BIDIOE </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_CRCEN </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_CRCNEXT </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_DFF </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_RXONLY </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_SSM </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_SSI </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_LSBFIRST </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_SPE </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_BR </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_MSTR </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_CPOL </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_CPHA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI1_CR2  --------------------------------
// SVD Line: 14032

unsigned int SPI1_CR2 __AT (0x40013004);



// -------------------------------  Field Item: SPI1_CR2_TXEIE  -----------------------------------
// SVD Line: 14041

//  <item> SFDITEM_FIELD__SPI1_CR2_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013004) Tx buffer empty interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR2_RXNEIE  ----------------------------------
// SVD Line: 14048

//  <item> SFDITEM_FIELD__SPI1_CR2_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013004) RX buffer not empty interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.6..6> RXNEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR2_ERRIE  -----------------------------------
// SVD Line: 14055

//  <item> SFDITEM_FIELD__SPI1_CR2_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013004) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.5..5> ERRIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR2_FRF  ------------------------------------
// SVD Line: 14061

//  <item> SFDITEM_FIELD__SPI1_CR2_FRF
//    <name> FRF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013004) Frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.4..4> FRF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR2_SSOE  -----------------------------------
// SVD Line: 14067

//  <item> SFDITEM_FIELD__SPI1_CR2_SSOE
//    <name> SSOE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013004) SS output enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.2..2> SSOE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CR2_TXDMAEN  ----------------------------------
// SVD Line: 14073

//  <item> SFDITEM_FIELD__SPI1_CR2_TXDMAEN
//    <name> TXDMAEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013004) Tx buffer DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.1..1> TXDMAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CR2_RXDMAEN  ----------------------------------
// SVD Line: 14079

//  <item> SFDITEM_FIELD__SPI1_CR2_RXDMAEN
//    <name> RXDMAEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013004) Rx buffer DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.0..0> RXDMAEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI1_CR2  ------------------------------------
// SVD Line: 14032

//  <rtree> SFDITEM_REG__SPI1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013004) control register 2 </i>
//    <loc> ( (unsigned int)((SPI1_CR2 >> 0) & 0xFFFFFFFF), ((SPI1_CR2 = (SPI1_CR2 & ~(0xF7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_CR2_TXEIE </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_RXNEIE </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_ERRIE </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_FRF </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_SSOE </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_TXDMAEN </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_RXDMAEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI1_SR  ---------------------------------
// SVD Line: 14087

unsigned int SPI1_SR __AT (0x40013008);



// ---------------------------------  Field Item: SPI1_SR_FRE  ------------------------------------
// SVD Line: 14095

//  <item> SFDITEM_FIELD__SPI1_SR_FRE
//    <name> FRE </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40013008) Frame Error </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.8..8> FRE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_SR_BSY  ------------------------------------
// SVD Line: 14102

//  <item> SFDITEM_FIELD__SPI1_SR_BSY
//    <name> BSY </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40013008) Busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.7..7> BSY
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_SR_OVR  ------------------------------------
// SVD Line: 14109

//  <item> SFDITEM_FIELD__SPI1_SR_OVR
//    <name> OVR </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40013008) Overrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.6..6> OVR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_SR_MODF  ------------------------------------
// SVD Line: 14116

//  <item> SFDITEM_FIELD__SPI1_SR_MODF
//    <name> MODF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40013008) Mode fault </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.5..5> MODF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_SR_CRCERR  -----------------------------------
// SVD Line: 14123

//  <item> SFDITEM_FIELD__SPI1_SR_CRCERR
//    <name> CRCERR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013008) CRC error flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.4..4> CRCERR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_SR_UDR  ------------------------------------
// SVD Line: 14130

//  <item> SFDITEM_FIELD__SPI1_SR_UDR
//    <name> UDR </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40013008) Underrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.3..3> UDR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_SR_CHSIDE  -----------------------------------
// SVD Line: 14137

//  <item> SFDITEM_FIELD__SPI1_SR_CHSIDE
//    <name> CHSIDE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40013008) Channel side </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.2..2> CHSIDE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_SR_TXE  ------------------------------------
// SVD Line: 14144

//  <item> SFDITEM_FIELD__SPI1_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40013008) Transmit buffer empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.1..1> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_SR_RXNE  ------------------------------------
// SVD Line: 14151

//  <item> SFDITEM_FIELD__SPI1_SR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40013008) Receive buffer not empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: SPI1_SR  ------------------------------------
// SVD Line: 14087

//  <rtree> SFDITEM_REG__SPI1_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013008) status register </i>
//    <loc> ( (unsigned int)((SPI1_SR >> 0) & 0xFFFFFFFF), ((SPI1_SR = (SPI1_SR & ~(0x10UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x10) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_SR_FRE </item>
//    <item> SFDITEM_FIELD__SPI1_SR_BSY </item>
//    <item> SFDITEM_FIELD__SPI1_SR_OVR </item>
//    <item> SFDITEM_FIELD__SPI1_SR_MODF </item>
//    <item> SFDITEM_FIELD__SPI1_SR_CRCERR </item>
//    <item> SFDITEM_FIELD__SPI1_SR_UDR </item>
//    <item> SFDITEM_FIELD__SPI1_SR_CHSIDE </item>
//    <item> SFDITEM_FIELD__SPI1_SR_TXE </item>
//    <item> SFDITEM_FIELD__SPI1_SR_RXNE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI1_DR  ---------------------------------
// SVD Line: 14160

unsigned int SPI1_DR __AT (0x4001300C);



// ---------------------------------  Field Item: SPI1_DR_DR  -------------------------------------
// SVD Line: 14169

//  <item> SFDITEM_FIELD__SPI1_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001300C) Data register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI1_DR >> 0) & 0xFFFF), ((SPI1_DR = (SPI1_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: SPI1_DR  ------------------------------------
// SVD Line: 14160

//  <rtree> SFDITEM_REG__SPI1_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001300C) data register </i>
//    <loc> ( (unsigned int)((SPI1_DR >> 0) & 0xFFFFFFFF), ((SPI1_DR = (SPI1_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI1_CRCPR  -------------------------------
// SVD Line: 14177

unsigned int SPI1_CRCPR __AT (0x40013010);



// -----------------------------  Field Item: SPI1_CRCPR_CRCPOLY  ---------------------------------
// SVD Line: 14186

//  <item> SFDITEM_FIELD__SPI1_CRCPR_CRCPOLY
//    <name> CRCPOLY </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40013010) CRC polynomial register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI1_CRCPR >> 0) & 0xFFFF), ((SPI1_CRCPR = (SPI1_CRCPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI1_CRCPR  -----------------------------------
// SVD Line: 14177

//  <rtree> SFDITEM_REG__SPI1_CRCPR
//    <name> CRCPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013010) CRC polynomial register </i>
//    <loc> ( (unsigned int)((SPI1_CRCPR >> 0) & 0xFFFFFFFF), ((SPI1_CRCPR = (SPI1_CRCPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_CRCPR_CRCPOLY </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI1_RXCRCR  -------------------------------
// SVD Line: 14194

unsigned int SPI1_RXCRCR __AT (0x40013014);



// ------------------------------  Field Item: SPI1_RXCRCR_RxCRC  ---------------------------------
// SVD Line: 14203

//  <item> SFDITEM_FIELD__SPI1_RXCRCR_RxCRC
//    <name> RxCRC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40013014) Rx CRC register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI1_RXCRCR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI1_RXCRCR  ----------------------------------
// SVD Line: 14194

//  <rtree> SFDITEM_REG__SPI1_RXCRCR
//    <name> RXCRCR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40013014) RX CRC register </i>
//    <loc> ( (unsigned int)((SPI1_RXCRCR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SPI1_RXCRCR_RxCRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI1_TXCRCR  -------------------------------
// SVD Line: 14211

unsigned int SPI1_TXCRCR __AT (0x40013018);



// ------------------------------  Field Item: SPI1_TXCRCR_TxCRC  ---------------------------------
// SVD Line: 14220

//  <item> SFDITEM_FIELD__SPI1_TXCRCR_TxCRC
//    <name> TxCRC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40013018) Tx CRC register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI1_TXCRCR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI1_TXCRCR  ----------------------------------
// SVD Line: 14211

//  <rtree> SFDITEM_REG__SPI1_TXCRCR
//    <name> TXCRCR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40013018) TX CRC register </i>
//    <loc> ( (unsigned int)((SPI1_TXCRCR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SPI1_TXCRCR_TxCRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI1_I2SCFGR  ------------------------------
// SVD Line: 14228

unsigned int SPI1_I2SCFGR __AT (0x4001301C);



// -----------------------------  Field Item: SPI1_I2SCFGR_I2SMOD  --------------------------------
// SVD Line: 14237

//  <item> SFDITEM_FIELD__SPI1_I2SCFGR_I2SMOD
//    <name> I2SMOD </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001301C) I2S mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2SCFGR ) </loc>
//      <o.11..11> I2SMOD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_I2SCFGR_I2SE  ---------------------------------
// SVD Line: 14243

//  <item> SFDITEM_FIELD__SPI1_I2SCFGR_I2SE
//    <name> I2SE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001301C) I2S Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2SCFGR ) </loc>
//      <o.10..10> I2SE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI1_I2SCFGR_I2SCFG  --------------------------------
// SVD Line: 14249

//  <item> SFDITEM_FIELD__SPI1_I2SCFGR_I2SCFG
//    <name> I2SCFG </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4001301C) I2S configuration mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_I2SCFGR >> 8) & 0x3), ((SPI1_I2SCFGR = (SPI1_I2SCFGR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SPI1_I2SCFGR_PCMSYNC  --------------------------------
// SVD Line: 14255

//  <item> SFDITEM_FIELD__SPI1_I2SCFGR_PCMSYNC
//    <name> PCMSYNC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001301C) PCM frame synchronization </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2SCFGR ) </loc>
//      <o.7..7> PCMSYNC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI1_I2SCFGR_I2SSTD  --------------------------------
// SVD Line: 14261

//  <item> SFDITEM_FIELD__SPI1_I2SCFGR_I2SSTD
//    <name> I2SSTD </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4001301C) I2S standard selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_I2SCFGR >> 4) & 0x3), ((SPI1_I2SCFGR = (SPI1_I2SCFGR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SPI1_I2SCFGR_CKPOL  ---------------------------------
// SVD Line: 14267

//  <item> SFDITEM_FIELD__SPI1_I2SCFGR_CKPOL
//    <name> CKPOL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001301C) Steady state clock  polarity </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2SCFGR ) </loc>
//      <o.3..3> CKPOL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI1_I2SCFGR_DATLEN  --------------------------------
// SVD Line: 14274

//  <item> SFDITEM_FIELD__SPI1_I2SCFGR_DATLEN
//    <name> DATLEN </name>
//    <rw> 
//    <i> [Bits 2..1] RW (@ 0x4001301C) Data length to be  transferred </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_I2SCFGR >> 1) & 0x3), ((SPI1_I2SCFGR = (SPI1_I2SCFGR & ~(0x3UL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SPI1_I2SCFGR_CHLEN  ---------------------------------
// SVD Line: 14281

//  <item> SFDITEM_FIELD__SPI1_I2SCFGR_CHLEN
//    <name> CHLEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001301C) Channel length (number of bits per audio  channel) </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2SCFGR ) </loc>
//      <o.0..0> CHLEN
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: SPI1_I2SCFGR  ----------------------------------
// SVD Line: 14228

//  <rtree> SFDITEM_REG__SPI1_I2SCFGR
//    <name> I2SCFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001301C) I2S configuration register </i>
//    <loc> ( (unsigned int)((SPI1_I2SCFGR >> 0) & 0xFFFFFFFF), ((SPI1_I2SCFGR = (SPI1_I2SCFGR & ~(0xFBFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFBF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_I2SCFGR_I2SMOD </item>
//    <item> SFDITEM_FIELD__SPI1_I2SCFGR_I2SE </item>
//    <item> SFDITEM_FIELD__SPI1_I2SCFGR_I2SCFG </item>
//    <item> SFDITEM_FIELD__SPI1_I2SCFGR_PCMSYNC </item>
//    <item> SFDITEM_FIELD__SPI1_I2SCFGR_I2SSTD </item>
//    <item> SFDITEM_FIELD__SPI1_I2SCFGR_CKPOL </item>
//    <item> SFDITEM_FIELD__SPI1_I2SCFGR_DATLEN </item>
//    <item> SFDITEM_FIELD__SPI1_I2SCFGR_CHLEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI1_I2SPR  -------------------------------
// SVD Line: 14290

unsigned int SPI1_I2SPR __AT (0x40013020);



// ------------------------------  Field Item: SPI1_I2SPR_MCKOE  ----------------------------------
// SVD Line: 14299

//  <item> SFDITEM_FIELD__SPI1_I2SPR_MCKOE
//    <name> MCKOE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013020) Master clock output enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2SPR ) </loc>
//      <o.9..9> MCKOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_I2SPR_ODD  -----------------------------------
// SVD Line: 14305

//  <item> SFDITEM_FIELD__SPI1_I2SPR_ODD
//    <name> ODD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013020) Odd factor for the  prescaler </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2SPR ) </loc>
//      <o.8..8> ODD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_I2SPR_I2SDIV  ---------------------------------
// SVD Line: 14312

//  <item> SFDITEM_FIELD__SPI1_I2SPR_I2SDIV
//    <name> I2SDIV </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40013020) I2S Linear prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_I2SPR >> 0) & 0xFF), ((SPI1_I2SPR = (SPI1_I2SPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI1_I2SPR  -----------------------------------
// SVD Line: 14290

//  <rtree> SFDITEM_REG__SPI1_I2SPR
//    <name> I2SPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013020) I2S prescaler register </i>
//    <loc> ( (unsigned int)((SPI1_I2SPR >> 0) & 0xFFFFFFFF), ((SPI1_I2SPR = (SPI1_I2SPR & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_I2SPR_MCKOE </item>
//    <item> SFDITEM_FIELD__SPI1_I2SPR_ODD </item>
//    <item> SFDITEM_FIELD__SPI1_I2SPR_I2SDIV </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: SPI1  -------------------------------------
// SVD Line: 13918

//  <view> SPI1
//    <name> SPI1 </name>
//    <item> SFDITEM_REG__SPI1_CR1 </item>
//    <item> SFDITEM_REG__SPI1_CR2 </item>
//    <item> SFDITEM_REG__SPI1_SR </item>
//    <item> SFDITEM_REG__SPI1_DR </item>
//    <item> SFDITEM_REG__SPI1_CRCPR </item>
//    <item> SFDITEM_REG__SPI1_RXCRCR </item>
//    <item> SFDITEM_REG__SPI1_TXCRCR </item>
//    <item> SFDITEM_REG__SPI1_I2SCFGR </item>
//    <item> SFDITEM_REG__SPI1_I2SPR </item>
//  </view>
//  


// -----------------------------  Register Item Address: SPI2_CR1  --------------------------------
// SVD Line: 13934

unsigned int SPI2_CR1 __AT (0x40003800);



// ------------------------------  Field Item: SPI2_CR1_BIDIMODE  ---------------------------------
// SVD Line: 13943

//  <item> SFDITEM_FIELD__SPI2_CR1_BIDIMODE
//    <name> BIDIMODE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40003800) Bidirectional data mode  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.15..15> BIDIMODE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CR1_BIDIOE  ----------------------------------
// SVD Line: 13950

//  <item> SFDITEM_FIELD__SPI2_CR1_BIDIOE
//    <name> BIDIOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40003800) Output enable in bidirectional  mode </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.14..14> BIDIOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CR1_CRCEN  -----------------------------------
// SVD Line: 13957

//  <item> SFDITEM_FIELD__SPI2_CR1_CRCEN
//    <name> CRCEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40003800) Hardware CRC calculation  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.13..13> CRCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_CR1_CRCNEXT  ----------------------------------
// SVD Line: 13964

//  <item> SFDITEM_FIELD__SPI2_CR1_CRCNEXT
//    <name> CRCNEXT </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40003800) CRC transfer next </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.12..12> CRCNEXT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_DFF  ------------------------------------
// SVD Line: 13970

//  <item> SFDITEM_FIELD__SPI2_CR1_DFF
//    <name> DFF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40003800) Data frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.11..11> DFF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CR1_RXONLY  ----------------------------------
// SVD Line: 13976

//  <item> SFDITEM_FIELD__SPI2_CR1_RXONLY
//    <name> RXONLY </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40003800) Receive only </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.10..10> RXONLY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_SSM  ------------------------------------
// SVD Line: 13982

//  <item> SFDITEM_FIELD__SPI2_CR1_SSM
//    <name> SSM </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40003800) Software slave management </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.9..9> SSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_SSI  ------------------------------------
// SVD Line: 13988

//  <item> SFDITEM_FIELD__SPI2_CR1_SSI
//    <name> SSI </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40003800) Internal slave select </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.8..8> SSI
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_CR1_LSBFIRST  ---------------------------------
// SVD Line: 13994

//  <item> SFDITEM_FIELD__SPI2_CR1_LSBFIRST
//    <name> LSBFIRST </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40003800) Frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.7..7> LSBFIRST
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_SPE  ------------------------------------
// SVD Line: 14000

//  <item> SFDITEM_FIELD__SPI2_CR1_SPE
//    <name> SPE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40003800) SPI enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.6..6> SPE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI2_CR1_BR  ------------------------------------
// SVD Line: 14006

//  <item> SFDITEM_FIELD__SPI2_CR1_BR
//    <name> BR </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40003800) Baud rate control </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_CR1 >> 3) & 0x7), ((SPI2_CR1 = (SPI2_CR1 & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_MSTR  -----------------------------------
// SVD Line: 14012

//  <item> SFDITEM_FIELD__SPI2_CR1_MSTR
//    <name> MSTR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40003800) Master selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.2..2> MSTR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_CPOL  -----------------------------------
// SVD Line: 14018

//  <item> SFDITEM_FIELD__SPI2_CR1_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40003800) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.1..1> CPOL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_CPHA  -----------------------------------
// SVD Line: 14024

//  <item> SFDITEM_FIELD__SPI2_CR1_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003800) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.0..0> CPHA
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI2_CR1  ------------------------------------
// SVD Line: 13934

//  <rtree> SFDITEM_REG__SPI2_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003800) control register 1 </i>
//    <loc> ( (unsigned int)((SPI2_CR1 >> 0) & 0xFFFFFFFF), ((SPI2_CR1 = (SPI2_CR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_CR1_BIDIMODE </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_BIDIOE </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_CRCEN </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_CRCNEXT </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_DFF </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_RXONLY </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_SSM </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_SSI </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_LSBFIRST </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_SPE </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_BR </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_MSTR </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_CPOL </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_CPHA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI2_CR2  --------------------------------
// SVD Line: 14032

unsigned int SPI2_CR2 __AT (0x40003804);



// -------------------------------  Field Item: SPI2_CR2_TXEIE  -----------------------------------
// SVD Line: 14041

//  <item> SFDITEM_FIELD__SPI2_CR2_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40003804) Tx buffer empty interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CR2_RXNEIE  ----------------------------------
// SVD Line: 14048

//  <item> SFDITEM_FIELD__SPI2_CR2_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40003804) RX buffer not empty interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.6..6> RXNEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CR2_ERRIE  -----------------------------------
// SVD Line: 14055

//  <item> SFDITEM_FIELD__SPI2_CR2_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40003804) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.5..5> ERRIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR2_FRF  ------------------------------------
// SVD Line: 14061

//  <item> SFDITEM_FIELD__SPI2_CR2_FRF
//    <name> FRF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40003804) Frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.4..4> FRF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR2_SSOE  -----------------------------------
// SVD Line: 14067

//  <item> SFDITEM_FIELD__SPI2_CR2_SSOE
//    <name> SSOE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40003804) SS output enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.2..2> SSOE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_CR2_TXDMAEN  ----------------------------------
// SVD Line: 14073

//  <item> SFDITEM_FIELD__SPI2_CR2_TXDMAEN
//    <name> TXDMAEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40003804) Tx buffer DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.1..1> TXDMAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_CR2_RXDMAEN  ----------------------------------
// SVD Line: 14079

//  <item> SFDITEM_FIELD__SPI2_CR2_RXDMAEN
//    <name> RXDMAEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003804) Rx buffer DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.0..0> RXDMAEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI2_CR2  ------------------------------------
// SVD Line: 14032

//  <rtree> SFDITEM_REG__SPI2_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003804) control register 2 </i>
//    <loc> ( (unsigned int)((SPI2_CR2 >> 0) & 0xFFFFFFFF), ((SPI2_CR2 = (SPI2_CR2 & ~(0xF7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_CR2_TXEIE </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_RXNEIE </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_ERRIE </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_FRF </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_SSOE </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_TXDMAEN </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_RXDMAEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI2_SR  ---------------------------------
// SVD Line: 14087

unsigned int SPI2_SR __AT (0x40003808);



// ---------------------------------  Field Item: SPI2_SR_FRE  ------------------------------------
// SVD Line: 14095

//  <item> SFDITEM_FIELD__SPI2_SR_FRE
//    <name> FRE </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40003808) Frame Error </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.8..8> FRE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI2_SR_BSY  ------------------------------------
// SVD Line: 14102

//  <item> SFDITEM_FIELD__SPI2_SR_BSY
//    <name> BSY </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40003808) Busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.7..7> BSY
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI2_SR_OVR  ------------------------------------
// SVD Line: 14109

//  <item> SFDITEM_FIELD__SPI2_SR_OVR
//    <name> OVR </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40003808) Overrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.6..6> OVR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_SR_MODF  ------------------------------------
// SVD Line: 14116

//  <item> SFDITEM_FIELD__SPI2_SR_MODF
//    <name> MODF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40003808) Mode fault </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.5..5> MODF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_SR_CRCERR  -----------------------------------
// SVD Line: 14123

//  <item> SFDITEM_FIELD__SPI2_SR_CRCERR
//    <name> CRCERR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40003808) CRC error flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.4..4> CRCERR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI2_SR_UDR  ------------------------------------
// SVD Line: 14130

//  <item> SFDITEM_FIELD__SPI2_SR_UDR
//    <name> UDR </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40003808) Underrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.3..3> UDR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_SR_CHSIDE  -----------------------------------
// SVD Line: 14137

//  <item> SFDITEM_FIELD__SPI2_SR_CHSIDE
//    <name> CHSIDE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40003808) Channel side </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.2..2> CHSIDE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI2_SR_TXE  ------------------------------------
// SVD Line: 14144

//  <item> SFDITEM_FIELD__SPI2_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40003808) Transmit buffer empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.1..1> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_SR_RXNE  ------------------------------------
// SVD Line: 14151

//  <item> SFDITEM_FIELD__SPI2_SR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40003808) Receive buffer not empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: SPI2_SR  ------------------------------------
// SVD Line: 14087

//  <rtree> SFDITEM_REG__SPI2_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003808) status register </i>
//    <loc> ( (unsigned int)((SPI2_SR >> 0) & 0xFFFFFFFF), ((SPI2_SR = (SPI2_SR & ~(0x10UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x10) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_SR_FRE </item>
//    <item> SFDITEM_FIELD__SPI2_SR_BSY </item>
//    <item> SFDITEM_FIELD__SPI2_SR_OVR </item>
//    <item> SFDITEM_FIELD__SPI2_SR_MODF </item>
//    <item> SFDITEM_FIELD__SPI2_SR_CRCERR </item>
//    <item> SFDITEM_FIELD__SPI2_SR_UDR </item>
//    <item> SFDITEM_FIELD__SPI2_SR_CHSIDE </item>
//    <item> SFDITEM_FIELD__SPI2_SR_TXE </item>
//    <item> SFDITEM_FIELD__SPI2_SR_RXNE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI2_DR  ---------------------------------
// SVD Line: 14160

unsigned int SPI2_DR __AT (0x4000380C);



// ---------------------------------  Field Item: SPI2_DR_DR  -------------------------------------
// SVD Line: 14169

//  <item> SFDITEM_FIELD__SPI2_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000380C) Data register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI2_DR >> 0) & 0xFFFF), ((SPI2_DR = (SPI2_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: SPI2_DR  ------------------------------------
// SVD Line: 14160

//  <rtree> SFDITEM_REG__SPI2_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000380C) data register </i>
//    <loc> ( (unsigned int)((SPI2_DR >> 0) & 0xFFFFFFFF), ((SPI2_DR = (SPI2_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI2_CRCPR  -------------------------------
// SVD Line: 14177

unsigned int SPI2_CRCPR __AT (0x40003810);



// -----------------------------  Field Item: SPI2_CRCPR_CRCPOLY  ---------------------------------
// SVD Line: 14186

//  <item> SFDITEM_FIELD__SPI2_CRCPR_CRCPOLY
//    <name> CRCPOLY </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40003810) CRC polynomial register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI2_CRCPR >> 0) & 0xFFFF), ((SPI2_CRCPR = (SPI2_CRCPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI2_CRCPR  -----------------------------------
// SVD Line: 14177

//  <rtree> SFDITEM_REG__SPI2_CRCPR
//    <name> CRCPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003810) CRC polynomial register </i>
//    <loc> ( (unsigned int)((SPI2_CRCPR >> 0) & 0xFFFFFFFF), ((SPI2_CRCPR = (SPI2_CRCPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_CRCPR_CRCPOLY </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI2_RXCRCR  -------------------------------
// SVD Line: 14194

unsigned int SPI2_RXCRCR __AT (0x40003814);



// ------------------------------  Field Item: SPI2_RXCRCR_RxCRC  ---------------------------------
// SVD Line: 14203

//  <item> SFDITEM_FIELD__SPI2_RXCRCR_RxCRC
//    <name> RxCRC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40003814) Rx CRC register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI2_RXCRCR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI2_RXCRCR  ----------------------------------
// SVD Line: 14194

//  <rtree> SFDITEM_REG__SPI2_RXCRCR
//    <name> RXCRCR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40003814) RX CRC register </i>
//    <loc> ( (unsigned int)((SPI2_RXCRCR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SPI2_RXCRCR_RxCRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI2_TXCRCR  -------------------------------
// SVD Line: 14211

unsigned int SPI2_TXCRCR __AT (0x40003818);



// ------------------------------  Field Item: SPI2_TXCRCR_TxCRC  ---------------------------------
// SVD Line: 14220

//  <item> SFDITEM_FIELD__SPI2_TXCRCR_TxCRC
//    <name> TxCRC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40003818) Tx CRC register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI2_TXCRCR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI2_TXCRCR  ----------------------------------
// SVD Line: 14211

//  <rtree> SFDITEM_REG__SPI2_TXCRCR
//    <name> TXCRCR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40003818) TX CRC register </i>
//    <loc> ( (unsigned int)((SPI2_TXCRCR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SPI2_TXCRCR_TxCRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI2_I2SCFGR  ------------------------------
// SVD Line: 14228

unsigned int SPI2_I2SCFGR __AT (0x4000381C);



// -----------------------------  Field Item: SPI2_I2SCFGR_I2SMOD  --------------------------------
// SVD Line: 14237

//  <item> SFDITEM_FIELD__SPI2_I2SCFGR_I2SMOD
//    <name> I2SMOD </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000381C) I2S mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2SCFGR ) </loc>
//      <o.11..11> I2SMOD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_I2SCFGR_I2SE  ---------------------------------
// SVD Line: 14243

//  <item> SFDITEM_FIELD__SPI2_I2SCFGR_I2SE
//    <name> I2SE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000381C) I2S Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2SCFGR ) </loc>
//      <o.10..10> I2SE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI2_I2SCFGR_I2SCFG  --------------------------------
// SVD Line: 14249

//  <item> SFDITEM_FIELD__SPI2_I2SCFGR_I2SCFG
//    <name> I2SCFG </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000381C) I2S configuration mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_I2SCFGR >> 8) & 0x3), ((SPI2_I2SCFGR = (SPI2_I2SCFGR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SPI2_I2SCFGR_PCMSYNC  --------------------------------
// SVD Line: 14255

//  <item> SFDITEM_FIELD__SPI2_I2SCFGR_PCMSYNC
//    <name> PCMSYNC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000381C) PCM frame synchronization </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2SCFGR ) </loc>
//      <o.7..7> PCMSYNC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI2_I2SCFGR_I2SSTD  --------------------------------
// SVD Line: 14261

//  <item> SFDITEM_FIELD__SPI2_I2SCFGR_I2SSTD
//    <name> I2SSTD </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4000381C) I2S standard selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_I2SCFGR >> 4) & 0x3), ((SPI2_I2SCFGR = (SPI2_I2SCFGR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SPI2_I2SCFGR_CKPOL  ---------------------------------
// SVD Line: 14267

//  <item> SFDITEM_FIELD__SPI2_I2SCFGR_CKPOL
//    <name> CKPOL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000381C) Steady state clock  polarity </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2SCFGR ) </loc>
//      <o.3..3> CKPOL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI2_I2SCFGR_DATLEN  --------------------------------
// SVD Line: 14274

//  <item> SFDITEM_FIELD__SPI2_I2SCFGR_DATLEN
//    <name> DATLEN </name>
//    <rw> 
//    <i> [Bits 2..1] RW (@ 0x4000381C) Data length to be  transferred </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_I2SCFGR >> 1) & 0x3), ((SPI2_I2SCFGR = (SPI2_I2SCFGR & ~(0x3UL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SPI2_I2SCFGR_CHLEN  ---------------------------------
// SVD Line: 14281

//  <item> SFDITEM_FIELD__SPI2_I2SCFGR_CHLEN
//    <name> CHLEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000381C) Channel length (number of bits per audio  channel) </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2SCFGR ) </loc>
//      <o.0..0> CHLEN
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: SPI2_I2SCFGR  ----------------------------------
// SVD Line: 14228

//  <rtree> SFDITEM_REG__SPI2_I2SCFGR
//    <name> I2SCFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000381C) I2S configuration register </i>
//    <loc> ( (unsigned int)((SPI2_I2SCFGR >> 0) & 0xFFFFFFFF), ((SPI2_I2SCFGR = (SPI2_I2SCFGR & ~(0xFBFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFBF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_I2SCFGR_I2SMOD </item>
//    <item> SFDITEM_FIELD__SPI2_I2SCFGR_I2SE </item>
//    <item> SFDITEM_FIELD__SPI2_I2SCFGR_I2SCFG </item>
//    <item> SFDITEM_FIELD__SPI2_I2SCFGR_PCMSYNC </item>
//    <item> SFDITEM_FIELD__SPI2_I2SCFGR_I2SSTD </item>
//    <item> SFDITEM_FIELD__SPI2_I2SCFGR_CKPOL </item>
//    <item> SFDITEM_FIELD__SPI2_I2SCFGR_DATLEN </item>
//    <item> SFDITEM_FIELD__SPI2_I2SCFGR_CHLEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI2_I2SPR  -------------------------------
// SVD Line: 14290

unsigned int SPI2_I2SPR __AT (0x40003820);



// ------------------------------  Field Item: SPI2_I2SPR_MCKOE  ----------------------------------
// SVD Line: 14299

//  <item> SFDITEM_FIELD__SPI2_I2SPR_MCKOE
//    <name> MCKOE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40003820) Master clock output enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2SPR ) </loc>
//      <o.9..9> MCKOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_I2SPR_ODD  -----------------------------------
// SVD Line: 14305

//  <item> SFDITEM_FIELD__SPI2_I2SPR_ODD
//    <name> ODD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40003820) Odd factor for the  prescaler </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2SPR ) </loc>
//      <o.8..8> ODD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_I2SPR_I2SDIV  ---------------------------------
// SVD Line: 14312

//  <item> SFDITEM_FIELD__SPI2_I2SPR_I2SDIV
//    <name> I2SDIV </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40003820) I2S Linear prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_I2SPR >> 0) & 0xFF), ((SPI2_I2SPR = (SPI2_I2SPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI2_I2SPR  -----------------------------------
// SVD Line: 14290

//  <rtree> SFDITEM_REG__SPI2_I2SPR
//    <name> I2SPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003820) I2S prescaler register </i>
//    <loc> ( (unsigned int)((SPI2_I2SPR >> 0) & 0xFFFFFFFF), ((SPI2_I2SPR = (SPI2_I2SPR & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_I2SPR_MCKOE </item>
//    <item> SFDITEM_FIELD__SPI2_I2SPR_ODD </item>
//    <item> SFDITEM_FIELD__SPI2_I2SPR_I2SDIV </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: SPI2  -------------------------------------
// SVD Line: 14322

//  <view> SPI2
//    <name> SPI2 </name>
//    <item> SFDITEM_REG__SPI2_CR1 </item>
//    <item> SFDITEM_REG__SPI2_CR2 </item>
//    <item> SFDITEM_REG__SPI2_SR </item>
//    <item> SFDITEM_REG__SPI2_DR </item>
//    <item> SFDITEM_REG__SPI2_CRCPR </item>
//    <item> SFDITEM_REG__SPI2_RXCRCR </item>
//    <item> SFDITEM_REG__SPI2_TXCRCR </item>
//    <item> SFDITEM_REG__SPI2_I2SCFGR </item>
//    <item> SFDITEM_REG__SPI2_I2SPR </item>
//  </view>
//  


// -----------------------------  Register Item Address: SPI3_CR1  --------------------------------
// SVD Line: 13934

unsigned int SPI3_CR1 __AT (0x40003C00);



// ------------------------------  Field Item: SPI3_CR1_BIDIMODE  ---------------------------------
// SVD Line: 13943

//  <item> SFDITEM_FIELD__SPI3_CR1_BIDIMODE
//    <name> BIDIMODE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40003C00) Bidirectional data mode  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.15..15> BIDIMODE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI3_CR1_BIDIOE  ----------------------------------
// SVD Line: 13950

//  <item> SFDITEM_FIELD__SPI3_CR1_BIDIOE
//    <name> BIDIOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40003C00) Output enable in bidirectional  mode </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.14..14> BIDIOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI3_CR1_CRCEN  -----------------------------------
// SVD Line: 13957

//  <item> SFDITEM_FIELD__SPI3_CR1_CRCEN
//    <name> CRCEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40003C00) Hardware CRC calculation  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.13..13> CRCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI3_CR1_CRCNEXT  ----------------------------------
// SVD Line: 13964

//  <item> SFDITEM_FIELD__SPI3_CR1_CRCNEXT
//    <name> CRCNEXT </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40003C00) CRC transfer next </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.12..12> CRCNEXT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI3_CR1_DFF  ------------------------------------
// SVD Line: 13970

//  <item> SFDITEM_FIELD__SPI3_CR1_DFF
//    <name> DFF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40003C00) Data frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.11..11> DFF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI3_CR1_RXONLY  ----------------------------------
// SVD Line: 13976

//  <item> SFDITEM_FIELD__SPI3_CR1_RXONLY
//    <name> RXONLY </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40003C00) Receive only </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.10..10> RXONLY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI3_CR1_SSM  ------------------------------------
// SVD Line: 13982

//  <item> SFDITEM_FIELD__SPI3_CR1_SSM
//    <name> SSM </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40003C00) Software slave management </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.9..9> SSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI3_CR1_SSI  ------------------------------------
// SVD Line: 13988

//  <item> SFDITEM_FIELD__SPI3_CR1_SSI
//    <name> SSI </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40003C00) Internal slave select </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.8..8> SSI
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI3_CR1_LSBFIRST  ---------------------------------
// SVD Line: 13994

//  <item> SFDITEM_FIELD__SPI3_CR1_LSBFIRST
//    <name> LSBFIRST </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40003C00) Frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.7..7> LSBFIRST
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI3_CR1_SPE  ------------------------------------
// SVD Line: 14000

//  <item> SFDITEM_FIELD__SPI3_CR1_SPE
//    <name> SPE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40003C00) SPI enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.6..6> SPE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI3_CR1_BR  ------------------------------------
// SVD Line: 14006

//  <item> SFDITEM_FIELD__SPI3_CR1_BR
//    <name> BR </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40003C00) Baud rate control </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI3_CR1 >> 3) & 0x7), ((SPI3_CR1 = (SPI3_CR1 & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: SPI3_CR1_MSTR  -----------------------------------
// SVD Line: 14012

//  <item> SFDITEM_FIELD__SPI3_CR1_MSTR
//    <name> MSTR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40003C00) Master selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.2..2> MSTR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI3_CR1_CPOL  -----------------------------------
// SVD Line: 14018

//  <item> SFDITEM_FIELD__SPI3_CR1_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40003C00) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.1..1> CPOL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI3_CR1_CPHA  -----------------------------------
// SVD Line: 14024

//  <item> SFDITEM_FIELD__SPI3_CR1_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003C00) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.0..0> CPHA
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI3_CR1  ------------------------------------
// SVD Line: 13934

//  <rtree> SFDITEM_REG__SPI3_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003C00) control register 1 </i>
//    <loc> ( (unsigned int)((SPI3_CR1 >> 0) & 0xFFFFFFFF), ((SPI3_CR1 = (SPI3_CR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI3_CR1_BIDIMODE </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_BIDIOE </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_CRCEN </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_CRCNEXT </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_DFF </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_RXONLY </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_SSM </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_SSI </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_LSBFIRST </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_SPE </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_BR </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_MSTR </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_CPOL </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_CPHA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI3_CR2  --------------------------------
// SVD Line: 14032

unsigned int SPI3_CR2 __AT (0x40003C04);



// -------------------------------  Field Item: SPI3_CR2_TXEIE  -----------------------------------
// SVD Line: 14041

//  <item> SFDITEM_FIELD__SPI3_CR2_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40003C04) Tx buffer empty interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR2 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI3_CR2_RXNEIE  ----------------------------------
// SVD Line: 14048

//  <item> SFDITEM_FIELD__SPI3_CR2_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40003C04) RX buffer not empty interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR2 ) </loc>
//      <o.6..6> RXNEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI3_CR2_ERRIE  -----------------------------------
// SVD Line: 14055

//  <item> SFDITEM_FIELD__SPI3_CR2_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40003C04) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR2 ) </loc>
//      <o.5..5> ERRIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI3_CR2_FRF  ------------------------------------
// SVD Line: 14061

//  <item> SFDITEM_FIELD__SPI3_CR2_FRF
//    <name> FRF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40003C04) Frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR2 ) </loc>
//      <o.4..4> FRF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI3_CR2_SSOE  -----------------------------------
// SVD Line: 14067

//  <item> SFDITEM_FIELD__SPI3_CR2_SSOE
//    <name> SSOE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40003C04) SS output enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR2 ) </loc>
//      <o.2..2> SSOE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI3_CR2_TXDMAEN  ----------------------------------
// SVD Line: 14073

//  <item> SFDITEM_FIELD__SPI3_CR2_TXDMAEN
//    <name> TXDMAEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40003C04) Tx buffer DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR2 ) </loc>
//      <o.1..1> TXDMAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI3_CR2_RXDMAEN  ----------------------------------
// SVD Line: 14079

//  <item> SFDITEM_FIELD__SPI3_CR2_RXDMAEN
//    <name> RXDMAEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003C04) Rx buffer DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR2 ) </loc>
//      <o.0..0> RXDMAEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI3_CR2  ------------------------------------
// SVD Line: 14032

//  <rtree> SFDITEM_REG__SPI3_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003C04) control register 2 </i>
//    <loc> ( (unsigned int)((SPI3_CR2 >> 0) & 0xFFFFFFFF), ((SPI3_CR2 = (SPI3_CR2 & ~(0xF7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI3_CR2_TXEIE </item>
//    <item> SFDITEM_FIELD__SPI3_CR2_RXNEIE </item>
//    <item> SFDITEM_FIELD__SPI3_CR2_ERRIE </item>
//    <item> SFDITEM_FIELD__SPI3_CR2_FRF </item>
//    <item> SFDITEM_FIELD__SPI3_CR2_SSOE </item>
//    <item> SFDITEM_FIELD__SPI3_CR2_TXDMAEN </item>
//    <item> SFDITEM_FIELD__SPI3_CR2_RXDMAEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI3_SR  ---------------------------------
// SVD Line: 14087

unsigned int SPI3_SR __AT (0x40003C08);



// ---------------------------------  Field Item: SPI3_SR_FRE  ------------------------------------
// SVD Line: 14095

//  <item> SFDITEM_FIELD__SPI3_SR_FRE
//    <name> FRE </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40003C08) Frame Error </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_SR ) </loc>
//      <o.8..8> FRE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI3_SR_BSY  ------------------------------------
// SVD Line: 14102

//  <item> SFDITEM_FIELD__SPI3_SR_BSY
//    <name> BSY </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40003C08) Busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_SR ) </loc>
//      <o.7..7> BSY
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI3_SR_OVR  ------------------------------------
// SVD Line: 14109

//  <item> SFDITEM_FIELD__SPI3_SR_OVR
//    <name> OVR </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40003C08) Overrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_SR ) </loc>
//      <o.6..6> OVR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI3_SR_MODF  ------------------------------------
// SVD Line: 14116

//  <item> SFDITEM_FIELD__SPI3_SR_MODF
//    <name> MODF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40003C08) Mode fault </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_SR ) </loc>
//      <o.5..5> MODF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI3_SR_CRCERR  -----------------------------------
// SVD Line: 14123

//  <item> SFDITEM_FIELD__SPI3_SR_CRCERR
//    <name> CRCERR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40003C08) CRC error flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_SR ) </loc>
//      <o.4..4> CRCERR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI3_SR_UDR  ------------------------------------
// SVD Line: 14130

//  <item> SFDITEM_FIELD__SPI3_SR_UDR
//    <name> UDR </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40003C08) Underrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_SR ) </loc>
//      <o.3..3> UDR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI3_SR_CHSIDE  -----------------------------------
// SVD Line: 14137

//  <item> SFDITEM_FIELD__SPI3_SR_CHSIDE
//    <name> CHSIDE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40003C08) Channel side </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_SR ) </loc>
//      <o.2..2> CHSIDE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI3_SR_TXE  ------------------------------------
// SVD Line: 14144

//  <item> SFDITEM_FIELD__SPI3_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40003C08) Transmit buffer empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_SR ) </loc>
//      <o.1..1> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI3_SR_RXNE  ------------------------------------
// SVD Line: 14151

//  <item> SFDITEM_FIELD__SPI3_SR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40003C08) Receive buffer not empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_SR ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: SPI3_SR  ------------------------------------
// SVD Line: 14087

//  <rtree> SFDITEM_REG__SPI3_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003C08) status register </i>
//    <loc> ( (unsigned int)((SPI3_SR >> 0) & 0xFFFFFFFF), ((SPI3_SR = (SPI3_SR & ~(0x10UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x10) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI3_SR_FRE </item>
//    <item> SFDITEM_FIELD__SPI3_SR_BSY </item>
//    <item> SFDITEM_FIELD__SPI3_SR_OVR </item>
//    <item> SFDITEM_FIELD__SPI3_SR_MODF </item>
//    <item> SFDITEM_FIELD__SPI3_SR_CRCERR </item>
//    <item> SFDITEM_FIELD__SPI3_SR_UDR </item>
//    <item> SFDITEM_FIELD__SPI3_SR_CHSIDE </item>
//    <item> SFDITEM_FIELD__SPI3_SR_TXE </item>
//    <item> SFDITEM_FIELD__SPI3_SR_RXNE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI3_DR  ---------------------------------
// SVD Line: 14160

unsigned int SPI3_DR __AT (0x40003C0C);



// ---------------------------------  Field Item: SPI3_DR_DR  -------------------------------------
// SVD Line: 14169

//  <item> SFDITEM_FIELD__SPI3_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40003C0C) Data register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI3_DR >> 0) & 0xFFFF), ((SPI3_DR = (SPI3_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: SPI3_DR  ------------------------------------
// SVD Line: 14160

//  <rtree> SFDITEM_REG__SPI3_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003C0C) data register </i>
//    <loc> ( (unsigned int)((SPI3_DR >> 0) & 0xFFFFFFFF), ((SPI3_DR = (SPI3_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI3_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI3_CRCPR  -------------------------------
// SVD Line: 14177

unsigned int SPI3_CRCPR __AT (0x40003C10);



// -----------------------------  Field Item: SPI3_CRCPR_CRCPOLY  ---------------------------------
// SVD Line: 14186

//  <item> SFDITEM_FIELD__SPI3_CRCPR_CRCPOLY
//    <name> CRCPOLY </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40003C10) CRC polynomial register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI3_CRCPR >> 0) & 0xFFFF), ((SPI3_CRCPR = (SPI3_CRCPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI3_CRCPR  -----------------------------------
// SVD Line: 14177

//  <rtree> SFDITEM_REG__SPI3_CRCPR
//    <name> CRCPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003C10) CRC polynomial register </i>
//    <loc> ( (unsigned int)((SPI3_CRCPR >> 0) & 0xFFFFFFFF), ((SPI3_CRCPR = (SPI3_CRCPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI3_CRCPR_CRCPOLY </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI3_RXCRCR  -------------------------------
// SVD Line: 14194

unsigned int SPI3_RXCRCR __AT (0x40003C14);



// ------------------------------  Field Item: SPI3_RXCRCR_RxCRC  ---------------------------------
// SVD Line: 14203

//  <item> SFDITEM_FIELD__SPI3_RXCRCR_RxCRC
//    <name> RxCRC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40003C14) Rx CRC register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI3_RXCRCR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI3_RXCRCR  ----------------------------------
// SVD Line: 14194

//  <rtree> SFDITEM_REG__SPI3_RXCRCR
//    <name> RXCRCR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40003C14) RX CRC register </i>
//    <loc> ( (unsigned int)((SPI3_RXCRCR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SPI3_RXCRCR_RxCRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI3_TXCRCR  -------------------------------
// SVD Line: 14211

unsigned int SPI3_TXCRCR __AT (0x40003C18);



// ------------------------------  Field Item: SPI3_TXCRCR_TxCRC  ---------------------------------
// SVD Line: 14220

//  <item> SFDITEM_FIELD__SPI3_TXCRCR_TxCRC
//    <name> TxCRC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40003C18) Tx CRC register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI3_TXCRCR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI3_TXCRCR  ----------------------------------
// SVD Line: 14211

//  <rtree> SFDITEM_REG__SPI3_TXCRCR
//    <name> TXCRCR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40003C18) TX CRC register </i>
//    <loc> ( (unsigned int)((SPI3_TXCRCR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SPI3_TXCRCR_TxCRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI3_I2SCFGR  ------------------------------
// SVD Line: 14228

unsigned int SPI3_I2SCFGR __AT (0x40003C1C);



// -----------------------------  Field Item: SPI3_I2SCFGR_I2SMOD  --------------------------------
// SVD Line: 14237

//  <item> SFDITEM_FIELD__SPI3_I2SCFGR_I2SMOD
//    <name> I2SMOD </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40003C1C) I2S mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_I2SCFGR ) </loc>
//      <o.11..11> I2SMOD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI3_I2SCFGR_I2SE  ---------------------------------
// SVD Line: 14243

//  <item> SFDITEM_FIELD__SPI3_I2SCFGR_I2SE
//    <name> I2SE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40003C1C) I2S Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_I2SCFGR ) </loc>
//      <o.10..10> I2SE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI3_I2SCFGR_I2SCFG  --------------------------------
// SVD Line: 14249

//  <item> SFDITEM_FIELD__SPI3_I2SCFGR_I2SCFG
//    <name> I2SCFG </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40003C1C) I2S configuration mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI3_I2SCFGR >> 8) & 0x3), ((SPI3_I2SCFGR = (SPI3_I2SCFGR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SPI3_I2SCFGR_PCMSYNC  --------------------------------
// SVD Line: 14255

//  <item> SFDITEM_FIELD__SPI3_I2SCFGR_PCMSYNC
//    <name> PCMSYNC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40003C1C) PCM frame synchronization </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_I2SCFGR ) </loc>
//      <o.7..7> PCMSYNC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI3_I2SCFGR_I2SSTD  --------------------------------
// SVD Line: 14261

//  <item> SFDITEM_FIELD__SPI3_I2SCFGR_I2SSTD
//    <name> I2SSTD </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40003C1C) I2S standard selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI3_I2SCFGR >> 4) & 0x3), ((SPI3_I2SCFGR = (SPI3_I2SCFGR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SPI3_I2SCFGR_CKPOL  ---------------------------------
// SVD Line: 14267

//  <item> SFDITEM_FIELD__SPI3_I2SCFGR_CKPOL
//    <name> CKPOL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40003C1C) Steady state clock  polarity </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_I2SCFGR ) </loc>
//      <o.3..3> CKPOL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI3_I2SCFGR_DATLEN  --------------------------------
// SVD Line: 14274

//  <item> SFDITEM_FIELD__SPI3_I2SCFGR_DATLEN
//    <name> DATLEN </name>
//    <rw> 
//    <i> [Bits 2..1] RW (@ 0x40003C1C) Data length to be  transferred </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI3_I2SCFGR >> 1) & 0x3), ((SPI3_I2SCFGR = (SPI3_I2SCFGR & ~(0x3UL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SPI3_I2SCFGR_CHLEN  ---------------------------------
// SVD Line: 14281

//  <item> SFDITEM_FIELD__SPI3_I2SCFGR_CHLEN
//    <name> CHLEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003C1C) Channel length (number of bits per audio  channel) </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_I2SCFGR ) </loc>
//      <o.0..0> CHLEN
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: SPI3_I2SCFGR  ----------------------------------
// SVD Line: 14228

//  <rtree> SFDITEM_REG__SPI3_I2SCFGR
//    <name> I2SCFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003C1C) I2S configuration register </i>
//    <loc> ( (unsigned int)((SPI3_I2SCFGR >> 0) & 0xFFFFFFFF), ((SPI3_I2SCFGR = (SPI3_I2SCFGR & ~(0xFBFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFBF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI3_I2SCFGR_I2SMOD </item>
//    <item> SFDITEM_FIELD__SPI3_I2SCFGR_I2SE </item>
//    <item> SFDITEM_FIELD__SPI3_I2SCFGR_I2SCFG </item>
//    <item> SFDITEM_FIELD__SPI3_I2SCFGR_PCMSYNC </item>
//    <item> SFDITEM_FIELD__SPI3_I2SCFGR_I2SSTD </item>
//    <item> SFDITEM_FIELD__SPI3_I2SCFGR_CKPOL </item>
//    <item> SFDITEM_FIELD__SPI3_I2SCFGR_DATLEN </item>
//    <item> SFDITEM_FIELD__SPI3_I2SCFGR_CHLEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI3_I2SPR  -------------------------------
// SVD Line: 14290

unsigned int SPI3_I2SPR __AT (0x40003C20);



// ------------------------------  Field Item: SPI3_I2SPR_MCKOE  ----------------------------------
// SVD Line: 14299

//  <item> SFDITEM_FIELD__SPI3_I2SPR_MCKOE
//    <name> MCKOE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40003C20) Master clock output enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_I2SPR ) </loc>
//      <o.9..9> MCKOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI3_I2SPR_ODD  -----------------------------------
// SVD Line: 14305

//  <item> SFDITEM_FIELD__SPI3_I2SPR_ODD
//    <name> ODD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40003C20) Odd factor for the  prescaler </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_I2SPR ) </loc>
//      <o.8..8> ODD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI3_I2SPR_I2SDIV  ---------------------------------
// SVD Line: 14312

//  <item> SFDITEM_FIELD__SPI3_I2SPR_I2SDIV
//    <name> I2SDIV </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40003C20) I2S Linear prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI3_I2SPR >> 0) & 0xFF), ((SPI3_I2SPR = (SPI3_I2SPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI3_I2SPR  -----------------------------------
// SVD Line: 14290

//  <rtree> SFDITEM_REG__SPI3_I2SPR
//    <name> I2SPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003C20) I2S prescaler register </i>
//    <loc> ( (unsigned int)((SPI3_I2SPR >> 0) & 0xFFFFFFFF), ((SPI3_I2SPR = (SPI3_I2SPR & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI3_I2SPR_MCKOE </item>
//    <item> SFDITEM_FIELD__SPI3_I2SPR_ODD </item>
//    <item> SFDITEM_FIELD__SPI3_I2SPR_I2SDIV </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: SPI3  -------------------------------------
// SVD Line: 14331

//  <view> SPI3
//    <name> SPI3 </name>
//    <item> SFDITEM_REG__SPI3_CR1 </item>
//    <item> SFDITEM_REG__SPI3_CR2 </item>
//    <item> SFDITEM_REG__SPI3_SR </item>
//    <item> SFDITEM_REG__SPI3_DR </item>
//    <item> SFDITEM_REG__SPI3_CRCPR </item>
//    <item> SFDITEM_REG__SPI3_RXCRCR </item>
//    <item> SFDITEM_REG__SPI3_TXCRCR </item>
//    <item> SFDITEM_REG__SPI3_I2SCFGR </item>
//    <item> SFDITEM_REG__SPI3_I2SPR </item>
//  </view>
//  


// --------------------------  Register Item Address: SYSCFG_MEMRMP  ------------------------------
// SVD Line: 14356

unsigned int SYSCFG_MEMRMP __AT (0x40010000);



// ---------------------------  Field Item: SYSCFG_MEMRMP_MEM_MODE  -------------------------------
// SVD Line: 14364

//  <item> SFDITEM_FIELD__SYSCFG_MEMRMP_MEM_MODE
//    <name> MEM_MODE </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40010000) MEM_MODE </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_MEMRMP >> 0) & 0x3), ((SYSCFG_MEMRMP = (SYSCFG_MEMRMP & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: SYSCFG_MEMRMP_BOOT_MODE  ------------------------------
// SVD Line: 14371

//  <item> SFDITEM_FIELD__SYSCFG_MEMRMP_BOOT_MODE
//    <name> BOOT_MODE </name>
//    <r> 
//    <i> [Bits 9..8] RO (@ 0x40010000) BOOT_MODE </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_MEMRMP >> 8) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: SYSCFG_MEMRMP  ---------------------------------
// SVD Line: 14356

//  <rtree> SFDITEM_REG__SYSCFG_MEMRMP
//    <name> MEMRMP </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010000) memory remap register </i>
//    <loc> ( (unsigned int)((SYSCFG_MEMRMP >> 0) & 0xFFFFFFFF), ((SYSCFG_MEMRMP = (SYSCFG_MEMRMP & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_MEMRMP_MEM_MODE </item>
//    <item> SFDITEM_FIELD__SYSCFG_MEMRMP_BOOT_MODE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SYSCFG_PMC  -------------------------------
// SVD Line: 14380

unsigned int SYSCFG_PMC __AT (0x40010004);



// ------------------------------  Field Item: SYSCFG_PMC_USB_PU  ---------------------------------
// SVD Line: 14390

//  <item> SFDITEM_FIELD__SYSCFG_PMC_USB_PU
//    <name> USB_PU </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010004) USB pull-up </i>
//    <check> 
//      <loc> ( (unsigned int) SYSCFG_PMC ) </loc>
//      <o.0..0> USB_PU
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: SYSCFG_PMC  -----------------------------------
// SVD Line: 14380

//  <rtree> SFDITEM_REG__SYSCFG_PMC
//    <name> PMC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010004) peripheral mode configuration  register </i>
//    <loc> ( (unsigned int)((SYSCFG_PMC >> 0) & 0xFFFFFFFF), ((SYSCFG_PMC = (SYSCFG_PMC & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_PMC_USB_PU </item>
//  </rtree>
//  


// --------------------------  Register Item Address: SYSCFG_EXTICR1  -----------------------------
// SVD Line: 14398

unsigned int SYSCFG_EXTICR1 __AT (0x40010008);



// ----------------------------  Field Item: SYSCFG_EXTICR1_EXTI3  --------------------------------
// SVD Line: 14408

//  <item> SFDITEM_FIELD__SYSCFG_EXTICR1_EXTI3
//    <name> EXTI3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40010008) EXTI x configuration (x = 0 to  3) </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTICR1 >> 12) & 0xF), ((SYSCFG_EXTICR1 = (SYSCFG_EXTICR1 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_EXTICR1_EXTI2  --------------------------------
// SVD Line: 14415

//  <item> SFDITEM_FIELD__SYSCFG_EXTICR1_EXTI2
//    <name> EXTI2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40010008) EXTI x configuration (x = 0 to  3) </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTICR1 >> 8) & 0xF), ((SYSCFG_EXTICR1 = (SYSCFG_EXTICR1 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_EXTICR1_EXTI1  --------------------------------
// SVD Line: 14422

//  <item> SFDITEM_FIELD__SYSCFG_EXTICR1_EXTI1
//    <name> EXTI1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40010008) EXTI x configuration (x = 0 to  3) </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTICR1 >> 4) & 0xF), ((SYSCFG_EXTICR1 = (SYSCFG_EXTICR1 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_EXTICR1_EXTI0  --------------------------------
// SVD Line: 14429

//  <item> SFDITEM_FIELD__SYSCFG_EXTICR1_EXTI0
//    <name> EXTI0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40010008) EXTI x configuration (x = 0 to  3) </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTICR1 >> 0) & 0xF), ((SYSCFG_EXTICR1 = (SYSCFG_EXTICR1 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: SYSCFG_EXTICR1  ---------------------------------
// SVD Line: 14398

//  <rtree> SFDITEM_REG__SYSCFG_EXTICR1
//    <name> EXTICR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010008) external interrupt configuration register  1 </i>
//    <loc> ( (unsigned int)((SYSCFG_EXTICR1 >> 0) & 0xFFFFFFFF), ((SYSCFG_EXTICR1 = (SYSCFG_EXTICR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_EXTICR1_EXTI3 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTICR1_EXTI2 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTICR1_EXTI1 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTICR1_EXTI0 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: SYSCFG_EXTICR2  -----------------------------
// SVD Line: 14438

unsigned int SYSCFG_EXTICR2 __AT (0x4001000C);



// ----------------------------  Field Item: SYSCFG_EXTICR2_EXTI7  --------------------------------
// SVD Line: 14448

//  <item> SFDITEM_FIELD__SYSCFG_EXTICR2_EXTI7
//    <name> EXTI7 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x4001000C) EXTI x configuration (x = 4 to  7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTICR2 >> 12) & 0xF), ((SYSCFG_EXTICR2 = (SYSCFG_EXTICR2 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_EXTICR2_EXTI6  --------------------------------
// SVD Line: 14455

//  <item> SFDITEM_FIELD__SYSCFG_EXTICR2_EXTI6
//    <name> EXTI6 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x4001000C) EXTI x configuration (x = 4 to  7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTICR2 >> 8) & 0xF), ((SYSCFG_EXTICR2 = (SYSCFG_EXTICR2 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_EXTICR2_EXTI5  --------------------------------
// SVD Line: 14462

//  <item> SFDITEM_FIELD__SYSCFG_EXTICR2_EXTI5
//    <name> EXTI5 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x4001000C) EXTI x configuration (x = 4 to  7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTICR2 >> 4) & 0xF), ((SYSCFG_EXTICR2 = (SYSCFG_EXTICR2 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_EXTICR2_EXTI4  --------------------------------
// SVD Line: 14469

//  <item> SFDITEM_FIELD__SYSCFG_EXTICR2_EXTI4
//    <name> EXTI4 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4001000C) EXTI x configuration (x = 4 to  7) </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTICR2 >> 0) & 0xF), ((SYSCFG_EXTICR2 = (SYSCFG_EXTICR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: SYSCFG_EXTICR2  ---------------------------------
// SVD Line: 14438

//  <rtree> SFDITEM_REG__SYSCFG_EXTICR2
//    <name> EXTICR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001000C) external interrupt configuration register  2 </i>
//    <loc> ( (unsigned int)((SYSCFG_EXTICR2 >> 0) & 0xFFFFFFFF), ((SYSCFG_EXTICR2 = (SYSCFG_EXTICR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_EXTICR2_EXTI7 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTICR2_EXTI6 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTICR2_EXTI5 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTICR2_EXTI4 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: SYSCFG_EXTICR3  -----------------------------
// SVD Line: 14478

unsigned int SYSCFG_EXTICR3 __AT (0x40010010);



// ----------------------------  Field Item: SYSCFG_EXTICR3_EXTI11  -------------------------------
// SVD Line: 14488

//  <item> SFDITEM_FIELD__SYSCFG_EXTICR3_EXTI11
//    <name> EXTI11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40010010) EXTI x configuration (x = 8 to  11) </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTICR3 >> 12) & 0xF), ((SYSCFG_EXTICR3 = (SYSCFG_EXTICR3 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_EXTICR3_EXTI10  -------------------------------
// SVD Line: 14495

//  <item> SFDITEM_FIELD__SYSCFG_EXTICR3_EXTI10
//    <name> EXTI10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40010010) EXTI10 </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTICR3 >> 8) & 0xF), ((SYSCFG_EXTICR3 = (SYSCFG_EXTICR3 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_EXTICR3_EXTI9  --------------------------------
// SVD Line: 14501

//  <item> SFDITEM_FIELD__SYSCFG_EXTICR3_EXTI9
//    <name> EXTI9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40010010) EXTI x configuration (x = 8 to  11) </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTICR3 >> 4) & 0xF), ((SYSCFG_EXTICR3 = (SYSCFG_EXTICR3 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_EXTICR3_EXTI8  --------------------------------
// SVD Line: 14508

//  <item> SFDITEM_FIELD__SYSCFG_EXTICR3_EXTI8
//    <name> EXTI8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40010010) EXTI x configuration (x = 8 to  11) </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTICR3 >> 0) & 0xF), ((SYSCFG_EXTICR3 = (SYSCFG_EXTICR3 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: SYSCFG_EXTICR3  ---------------------------------
// SVD Line: 14478

//  <rtree> SFDITEM_REG__SYSCFG_EXTICR3
//    <name> EXTICR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010010) external interrupt configuration register  3 </i>
//    <loc> ( (unsigned int)((SYSCFG_EXTICR3 >> 0) & 0xFFFFFFFF), ((SYSCFG_EXTICR3 = (SYSCFG_EXTICR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_EXTICR3_EXTI11 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTICR3_EXTI10 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTICR3_EXTI9 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTICR3_EXTI8 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: SYSCFG_EXTICR4  -----------------------------
// SVD Line: 14517

unsigned int SYSCFG_EXTICR4 __AT (0x40010014);



// ----------------------------  Field Item: SYSCFG_EXTICR4_EXTI15  -------------------------------
// SVD Line: 14527

//  <item> SFDITEM_FIELD__SYSCFG_EXTICR4_EXTI15
//    <name> EXTI15 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40010014) EXTI x configuration (x = 12 to  15) </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTICR4 >> 12) & 0xF), ((SYSCFG_EXTICR4 = (SYSCFG_EXTICR4 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_EXTICR4_EXTI14  -------------------------------
// SVD Line: 14534

//  <item> SFDITEM_FIELD__SYSCFG_EXTICR4_EXTI14
//    <name> EXTI14 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40010014) EXTI14 </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTICR4 >> 8) & 0xF), ((SYSCFG_EXTICR4 = (SYSCFG_EXTICR4 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_EXTICR4_EXTI13  -------------------------------
// SVD Line: 14540

//  <item> SFDITEM_FIELD__SYSCFG_EXTICR4_EXTI13
//    <name> EXTI13 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40010014) EXTI13 </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTICR4 >> 4) & 0xF), ((SYSCFG_EXTICR4 = (SYSCFG_EXTICR4 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SYSCFG_EXTICR4_EXTI12  -------------------------------
// SVD Line: 14546

//  <item> SFDITEM_FIELD__SYSCFG_EXTICR4_EXTI12
//    <name> EXTI12 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40010014) EXTI12 </i>
//    <edit> 
//      <loc> ( (unsigned char)((SYSCFG_EXTICR4 >> 0) & 0xF), ((SYSCFG_EXTICR4 = (SYSCFG_EXTICR4 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: SYSCFG_EXTICR4  ---------------------------------
// SVD Line: 14517

//  <rtree> SFDITEM_REG__SYSCFG_EXTICR4
//    <name> EXTICR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010014) external interrupt configuration register  4 </i>
//    <loc> ( (unsigned int)((SYSCFG_EXTICR4 >> 0) & 0xFFFFFFFF), ((SYSCFG_EXTICR4 = (SYSCFG_EXTICR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SYSCFG_EXTICR4_EXTI15 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTICR4_EXTI14 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTICR4_EXTI13 </item>
//    <item> SFDITEM_FIELD__SYSCFG_EXTICR4_EXTI12 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: SYSCFG  ------------------------------------
// SVD Line: 14340

//  <view> SYSCFG
//    <name> SYSCFG </name>
//    <item> SFDITEM_REG__SYSCFG_MEMRMP </item>
//    <item> SFDITEM_REG__SYSCFG_PMC </item>
//    <item> SFDITEM_REG__SYSCFG_EXTICR1 </item>
//    <item> SFDITEM_REG__SYSCFG_EXTICR2 </item>
//    <item> SFDITEM_REG__SYSCFG_EXTICR3 </item>
//    <item> SFDITEM_REG__SYSCFG_EXTICR4 </item>
//  </view>
//  


// ----------------------------  Register Item Address: TIM10_CR1  --------------------------------
// SVD Line: 14572

unsigned int TIM10_CR1 __AT (0x40010C00);



// --------------------------------  Field Item: TIM10_CR1_CKD  -----------------------------------
// SVD Line: 14581

//  <item> SFDITEM_FIELD__TIM10_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40010C00) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM10_CR1 >> 8) & 0x3), ((TIM10_CR1 = (TIM10_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM10_CR1_ARPE  -----------------------------------
// SVD Line: 14587

//  <item> SFDITEM_FIELD__TIM10_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010C00) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM10_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM10_CR1_URS  -----------------------------------
// SVD Line: 14593

//  <item> SFDITEM_FIELD__TIM10_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010C00) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM10_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM10_CR1_UDIS  -----------------------------------
// SVD Line: 14599

//  <item> SFDITEM_FIELD__TIM10_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010C00) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM10_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM10_CR1_CEN  -----------------------------------
// SVD Line: 14605

//  <item> SFDITEM_FIELD__TIM10_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010C00) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM10_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM10_CR1  -----------------------------------
// SVD Line: 14572

//  <rtree> SFDITEM_REG__TIM10_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010C00) control register 1 </i>
//    <loc> ( (unsigned int)((TIM10_CR1 >> 0) & 0xFFFFFFFF), ((TIM10_CR1 = (TIM10_CR1 & ~(0x387UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x387) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM10_CR1_CKD </item>
//    <item> SFDITEM_FIELD__TIM10_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM10_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM10_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM10_CR1_CEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM10_DIER  -------------------------------
// SVD Line: 14613

unsigned int TIM10_DIER __AT (0x40010C0C);



// ------------------------------  Field Item: TIM10_DIER_CC1IE  ----------------------------------
// SVD Line: 14622

//  <item> SFDITEM_FIELD__TIM10_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010C0C) Capture/Compare 1 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM10_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM10_DIER_UIE  -----------------------------------
// SVD Line: 14629

//  <item> SFDITEM_FIELD__TIM10_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010C0C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM10_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM10_DIER  -----------------------------------
// SVD Line: 14613

//  <rtree> SFDITEM_REG__TIM10_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010C0C) Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM10_DIER >> 0) & 0xFFFFFFFF), ((TIM10_DIER = (TIM10_DIER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM10_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM10_DIER_UIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM10_SR  --------------------------------
// SVD Line: 14637

unsigned int TIM10_SR __AT (0x40010C10);



// -------------------------------  Field Item: TIM10_SR_CC1OF  -----------------------------------
// SVD Line: 14646

//  <item> SFDITEM_FIELD__TIM10_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010C10) Capture/compare 1 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM10_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM10_SR_CC1IF  -----------------------------------
// SVD Line: 14653

//  <item> SFDITEM_FIELD__TIM10_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010C10) Capture/Compare 1 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM10_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM10_SR_UIF  ------------------------------------
// SVD Line: 14660

//  <item> SFDITEM_FIELD__TIM10_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010C10) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM10_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM10_SR  ------------------------------------
// SVD Line: 14637

//  <rtree> SFDITEM_REG__TIM10_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010C10) status register </i>
//    <loc> ( (unsigned int)((TIM10_SR >> 0) & 0xFFFFFFFF), ((TIM10_SR = (TIM10_SR & ~(0x203UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x203) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM10_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM10_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM10_SR_UIF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM10_EGR  --------------------------------
// SVD Line: 14668

unsigned int TIM10_EGR __AT (0x40010C14);



// -------------------------------  Field Item: TIM10_EGR_CC1G  -----------------------------------
// SVD Line: 14677

//  <item> SFDITEM_FIELD__TIM10_EGR_CC1G
//    <name> CC1G </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010C14) Capture/Compare 1  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM10_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM10_EGR_UG  ------------------------------------
// SVD Line: 14684

//  <item> SFDITEM_FIELD__TIM10_EGR_UG
//    <name> UG </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010C14) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM10_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM10_EGR  -----------------------------------
// SVD Line: 14668

//  <rtree> SFDITEM_REG__TIM10_EGR
//    <name> EGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010C14) event generation register </i>
//    <loc> ( (unsigned int)((TIM10_EGR >> 0) & 0xFFFFFFFF), ((TIM10_EGR = (TIM10_EGR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM10_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM10_EGR_UG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM10_CCMR1_Output  ---------------------------
// SVD Line: 14692

unsigned int TIM10_CCMR1_Output __AT (0x40010C18);



// ---------------------------  Field Item: TIM10_CCMR1_Output_OC1M  ------------------------------
// SVD Line: 14701

//  <item> SFDITEM_FIELD__TIM10_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40010C18) Output compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM10_CCMR1_Output >> 4) & 0x7), ((TIM10_CCMR1_Output = (TIM10_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM10_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 14707

//  <item> SFDITEM_FIELD__TIM10_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010C18) Output compare 1 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM10_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM10_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 14714

//  <item> SFDITEM_FIELD__TIM10_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010C18) Output compare 1 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM10_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM10_CCMR1_Output_CC1S  ------------------------------
// SVD Line: 14721

//  <item> SFDITEM_FIELD__TIM10_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40010C18) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM10_CCMR1_Output >> 0) & 0x3), ((TIM10_CCMR1_Output = (TIM10_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Register RTree: TIM10_CCMR1_Output  -------------------------------
// SVD Line: 14692

//  <rtree> SFDITEM_REG__TIM10_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010C18) capture/compare mode register </i>
//    <loc> ( (unsigned int)((TIM10_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM10_CCMR1_Output = (TIM10_CCMR1_Output & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM10_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM10_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM10_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM10_CCMR1_Output_CC1S </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM10_CCMR1_Input  ----------------------------
// SVD Line: 14730

unsigned int TIM10_CCMR1_Input __AT (0x40010C18);



// ---------------------------  Field Item: TIM10_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 14741

//  <item> SFDITEM_FIELD__TIM10_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40010C18) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM10_CCMR1_Input >> 4) & 0xF), ((TIM10_CCMR1_Input = (TIM10_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM10_CCMR1_Input_ICPCS  ------------------------------
// SVD Line: 14747

//  <item> SFDITEM_FIELD__TIM10_CCMR1_Input_ICPCS
//    <name> ICPCS </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40010C18) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM10_CCMR1_Input >> 2) & 0x3), ((TIM10_CCMR1_Input = (TIM10_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM10_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 14753

//  <item> SFDITEM_FIELD__TIM10_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40010C18) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM10_CCMR1_Input >> 0) & 0x3), ((TIM10_CCMR1_Input = (TIM10_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM10_CCMR1_Input  -------------------------------
// SVD Line: 14730

//  <rtree> SFDITEM_REG__TIM10_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010C18) capture/compare mode register 1 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM10_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM10_CCMR1_Input = (TIM10_CCMR1_Input & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM10_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM10_CCMR1_Input_ICPCS </item>
//    <item> SFDITEM_FIELD__TIM10_CCMR1_Input_CC1S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM10_CCER  -------------------------------
// SVD Line: 14762

unsigned int TIM10_CCER __AT (0x40010C20);



// ------------------------------  Field Item: TIM10_CCER_CC1NP  ----------------------------------
// SVD Line: 14772

//  <item> SFDITEM_FIELD__TIM10_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010C20) Capture/Compare 1 complementary output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM10_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM10_CCER_CC1P  ----------------------------------
// SVD Line: 14779

//  <item> SFDITEM_FIELD__TIM10_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010C20) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM10_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM10_CCER_CC1E  ----------------------------------
// SVD Line: 14786

//  <item> SFDITEM_FIELD__TIM10_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010C20) Capture/Compare 1 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM10_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM10_CCER  -----------------------------------
// SVD Line: 14762

//  <rtree> SFDITEM_REG__TIM10_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010C20) capture/compare enable  register </i>
//    <loc> ( (unsigned int)((TIM10_CCER >> 0) & 0xFFFFFFFF), ((TIM10_CCER = (TIM10_CCER & ~(0xBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM10_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM10_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM10_CCER_CC1E </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM10_CNT  --------------------------------
// SVD Line: 14795

unsigned int TIM10_CNT __AT (0x40010C24);



// --------------------------------  Field Item: TIM10_CNT_CNT  -----------------------------------
// SVD Line: 14804

//  <item> SFDITEM_FIELD__TIM10_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40010C24) TIM10 counter </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM10_CNT >> 0) & 0xFFFF), ((TIM10_CNT = (TIM10_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM10_CNT  -----------------------------------
// SVD Line: 14795

//  <rtree> SFDITEM_REG__TIM10_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010C24) counter </i>
//    <loc> ( (unsigned int)((TIM10_CNT >> 0) & 0xFFFFFFFF), ((TIM10_CNT = (TIM10_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM10_CNT_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM10_PSC  --------------------------------
// SVD Line: 14812

unsigned int TIM10_PSC __AT (0x40010C28);



// --------------------------------  Field Item: TIM10_PSC_PSC  -----------------------------------
// SVD Line: 14821

//  <item> SFDITEM_FIELD__TIM10_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40010C28) TIM9 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM10_PSC >> 0) & 0xFFFF), ((TIM10_PSC = (TIM10_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM10_PSC  -----------------------------------
// SVD Line: 14812

//  <rtree> SFDITEM_REG__TIM10_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010C28) prescaler </i>
//    <loc> ( (unsigned int)((TIM10_PSC >> 0) & 0xFFFFFFFF), ((TIM10_PSC = (TIM10_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM10_PSC_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM10_ARR  --------------------------------
// SVD Line: 14829

unsigned int TIM10_ARR __AT (0x40010C2C);



// --------------------------------  Field Item: TIM10_ARR_ARR  -----------------------------------
// SVD Line: 14838

//  <item> SFDITEM_FIELD__TIM10_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40010C2C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM10_ARR >> 0) & 0xFFFF), ((TIM10_ARR = (TIM10_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM10_ARR  -----------------------------------
// SVD Line: 14829

//  <rtree> SFDITEM_REG__TIM10_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010C2C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM10_ARR >> 0) & 0xFFFFFFFF), ((TIM10_ARR = (TIM10_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM10_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM10_CCR1  -------------------------------
// SVD Line: 14846

unsigned int TIM10_CCR1 __AT (0x40010C34);



// -------------------------------  Field Item: TIM10_CCR1_CCR1  ----------------------------------
// SVD Line: 14855

//  <item> SFDITEM_FIELD__TIM10_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40010C34) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM10_CCR1 >> 0) & 0xFFFF), ((TIM10_CCR1 = (TIM10_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM10_CCR1  -----------------------------------
// SVD Line: 14846

//  <rtree> SFDITEM_REG__TIM10_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010C34) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM10_CCR1 >> 0) & 0xFFFFFFFF), ((TIM10_CCR1 = (TIM10_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM10_CCR1_CCR1 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM10_OR  --------------------------------
// SVD Line: 14863

unsigned int TIM10_OR __AT (0x40010C50);



// ------------------------------  Field Item: TIM10_OR_TI1_RMP  ----------------------------------
// SVD Line: 14872

//  <item> SFDITEM_FIELD__TIM10_OR_TI1_RMP
//    <name> TI1_RMP </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40010C50) TIM11 Input 1 remapping  capability </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM10_OR >> 0) & 0x3), ((TIM10_OR = (TIM10_OR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM10_OR  ------------------------------------
// SVD Line: 14863

//  <rtree> SFDITEM_REG__TIM10_OR
//    <name> OR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010C50) option register </i>
//    <loc> ( (unsigned int)((TIM10_OR >> 0) & 0xFFFFFFFF), ((TIM10_OR = (TIM10_OR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM10_OR_TI1_RMP </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: TIM10  -------------------------------------
// SVD Line: 14556

//  <view> TIM10
//    <name> TIM10 </name>
//    <item> SFDITEM_REG__TIM10_CR1 </item>
//    <item> SFDITEM_REG__TIM10_DIER </item>
//    <item> SFDITEM_REG__TIM10_SR </item>
//    <item> SFDITEM_REG__TIM10_EGR </item>
//    <item> SFDITEM_REG__TIM10_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM10_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM10_CCER </item>
//    <item> SFDITEM_REG__TIM10_CNT </item>
//    <item> SFDITEM_REG__TIM10_PSC </item>
//    <item> SFDITEM_REG__TIM10_ARR </item>
//    <item> SFDITEM_REG__TIM10_CCR1 </item>
//    <item> SFDITEM_REG__TIM10_OR </item>
//  </view>
//  


// ----------------------------  Register Item Address: TIM11_CR1  --------------------------------
// SVD Line: 14572

unsigned int TIM11_CR1 __AT (0x40011000);



// --------------------------------  Field Item: TIM11_CR1_CKD  -----------------------------------
// SVD Line: 14581

//  <item> SFDITEM_FIELD__TIM11_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40011000) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM11_CR1 >> 8) & 0x3), ((TIM11_CR1 = (TIM11_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM11_CR1_ARPE  -----------------------------------
// SVD Line: 14587

//  <item> SFDITEM_FIELD__TIM11_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40011000) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM11_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM11_CR1_URS  -----------------------------------
// SVD Line: 14593

//  <item> SFDITEM_FIELD__TIM11_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40011000) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM11_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM11_CR1_UDIS  -----------------------------------
// SVD Line: 14599

//  <item> SFDITEM_FIELD__TIM11_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40011000) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM11_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM11_CR1_CEN  -----------------------------------
// SVD Line: 14605

//  <item> SFDITEM_FIELD__TIM11_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40011000) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM11_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM11_CR1  -----------------------------------
// SVD Line: 14572

//  <rtree> SFDITEM_REG__TIM11_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011000) control register 1 </i>
//    <loc> ( (unsigned int)((TIM11_CR1 >> 0) & 0xFFFFFFFF), ((TIM11_CR1 = (TIM11_CR1 & ~(0x387UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x387) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM11_CR1_CKD </item>
//    <item> SFDITEM_FIELD__TIM11_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM11_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM11_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM11_CR1_CEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM11_DIER  -------------------------------
// SVD Line: 14613

unsigned int TIM11_DIER __AT (0x4001100C);



// ------------------------------  Field Item: TIM11_DIER_CC1IE  ----------------------------------
// SVD Line: 14622

//  <item> SFDITEM_FIELD__TIM11_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001100C) Capture/Compare 1 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM11_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM11_DIER_UIE  -----------------------------------
// SVD Line: 14629

//  <item> SFDITEM_FIELD__TIM11_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001100C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM11_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM11_DIER  -----------------------------------
// SVD Line: 14613

//  <rtree> SFDITEM_REG__TIM11_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001100C) Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM11_DIER >> 0) & 0xFFFFFFFF), ((TIM11_DIER = (TIM11_DIER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM11_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM11_DIER_UIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM11_SR  --------------------------------
// SVD Line: 14637

unsigned int TIM11_SR __AT (0x40011010);



// -------------------------------  Field Item: TIM11_SR_CC1OF  -----------------------------------
// SVD Line: 14646

//  <item> SFDITEM_FIELD__TIM11_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40011010) Capture/compare 1 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM11_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM11_SR_CC1IF  -----------------------------------
// SVD Line: 14653

//  <item> SFDITEM_FIELD__TIM11_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40011010) Capture/Compare 1 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM11_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM11_SR_UIF  ------------------------------------
// SVD Line: 14660

//  <item> SFDITEM_FIELD__TIM11_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40011010) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM11_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM11_SR  ------------------------------------
// SVD Line: 14637

//  <rtree> SFDITEM_REG__TIM11_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011010) status register </i>
//    <loc> ( (unsigned int)((TIM11_SR >> 0) & 0xFFFFFFFF), ((TIM11_SR = (TIM11_SR & ~(0x203UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x203) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM11_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM11_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM11_SR_UIF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM11_EGR  --------------------------------
// SVD Line: 14668

unsigned int TIM11_EGR __AT (0x40011014);



// -------------------------------  Field Item: TIM11_EGR_CC1G  -----------------------------------
// SVD Line: 14677

//  <item> SFDITEM_FIELD__TIM11_EGR_CC1G
//    <name> CC1G </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40011014) Capture/Compare 1  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM11_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM11_EGR_UG  ------------------------------------
// SVD Line: 14684

//  <item> SFDITEM_FIELD__TIM11_EGR_UG
//    <name> UG </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40011014) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM11_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM11_EGR  -----------------------------------
// SVD Line: 14668

//  <rtree> SFDITEM_REG__TIM11_EGR
//    <name> EGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011014) event generation register </i>
//    <loc> ( (unsigned int)((TIM11_EGR >> 0) & 0xFFFFFFFF), ((TIM11_EGR = (TIM11_EGR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM11_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM11_EGR_UG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM11_CCMR1_Output  ---------------------------
// SVD Line: 14692

unsigned int TIM11_CCMR1_Output __AT (0x40011018);



// ---------------------------  Field Item: TIM11_CCMR1_Output_OC1M  ------------------------------
// SVD Line: 14701

//  <item> SFDITEM_FIELD__TIM11_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40011018) Output compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM11_CCMR1_Output >> 4) & 0x7), ((TIM11_CCMR1_Output = (TIM11_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM11_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 14707

//  <item> SFDITEM_FIELD__TIM11_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40011018) Output compare 1 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM11_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM11_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 14714

//  <item> SFDITEM_FIELD__TIM11_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40011018) Output compare 1 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM11_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM11_CCMR1_Output_CC1S  ------------------------------
// SVD Line: 14721

//  <item> SFDITEM_FIELD__TIM11_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40011018) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM11_CCMR1_Output >> 0) & 0x3), ((TIM11_CCMR1_Output = (TIM11_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Register RTree: TIM11_CCMR1_Output  -------------------------------
// SVD Line: 14692

//  <rtree> SFDITEM_REG__TIM11_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011018) capture/compare mode register </i>
//    <loc> ( (unsigned int)((TIM11_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM11_CCMR1_Output = (TIM11_CCMR1_Output & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM11_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM11_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM11_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM11_CCMR1_Output_CC1S </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM11_CCMR1_Input  ----------------------------
// SVD Line: 14730

unsigned int TIM11_CCMR1_Input __AT (0x40011018);



// ---------------------------  Field Item: TIM11_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 14741

//  <item> SFDITEM_FIELD__TIM11_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40011018) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM11_CCMR1_Input >> 4) & 0xF), ((TIM11_CCMR1_Input = (TIM11_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM11_CCMR1_Input_ICPCS  ------------------------------
// SVD Line: 14747

//  <item> SFDITEM_FIELD__TIM11_CCMR1_Input_ICPCS
//    <name> ICPCS </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40011018) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM11_CCMR1_Input >> 2) & 0x3), ((TIM11_CCMR1_Input = (TIM11_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM11_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 14753

//  <item> SFDITEM_FIELD__TIM11_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40011018) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM11_CCMR1_Input >> 0) & 0x3), ((TIM11_CCMR1_Input = (TIM11_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM11_CCMR1_Input  -------------------------------
// SVD Line: 14730

//  <rtree> SFDITEM_REG__TIM11_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011018) capture/compare mode register 1 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM11_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM11_CCMR1_Input = (TIM11_CCMR1_Input & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM11_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM11_CCMR1_Input_ICPCS </item>
//    <item> SFDITEM_FIELD__TIM11_CCMR1_Input_CC1S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM11_CCER  -------------------------------
// SVD Line: 14762

unsigned int TIM11_CCER __AT (0x40011020);



// ------------------------------  Field Item: TIM11_CCER_CC1NP  ----------------------------------
// SVD Line: 14772

//  <item> SFDITEM_FIELD__TIM11_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40011020) Capture/Compare 1 complementary output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM11_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM11_CCER_CC1P  ----------------------------------
// SVD Line: 14779

//  <item> SFDITEM_FIELD__TIM11_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40011020) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM11_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM11_CCER_CC1E  ----------------------------------
// SVD Line: 14786

//  <item> SFDITEM_FIELD__TIM11_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40011020) Capture/Compare 1 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM11_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM11_CCER  -----------------------------------
// SVD Line: 14762

//  <rtree> SFDITEM_REG__TIM11_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011020) capture/compare enable  register </i>
//    <loc> ( (unsigned int)((TIM11_CCER >> 0) & 0xFFFFFFFF), ((TIM11_CCER = (TIM11_CCER & ~(0xBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM11_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM11_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM11_CCER_CC1E </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM11_CNT  --------------------------------
// SVD Line: 14795

unsigned int TIM11_CNT __AT (0x40011024);



// --------------------------------  Field Item: TIM11_CNT_CNT  -----------------------------------
// SVD Line: 14804

//  <item> SFDITEM_FIELD__TIM11_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40011024) TIM10 counter </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM11_CNT >> 0) & 0xFFFF), ((TIM11_CNT = (TIM11_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM11_CNT  -----------------------------------
// SVD Line: 14795

//  <rtree> SFDITEM_REG__TIM11_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011024) counter </i>
//    <loc> ( (unsigned int)((TIM11_CNT >> 0) & 0xFFFFFFFF), ((TIM11_CNT = (TIM11_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM11_CNT_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM11_PSC  --------------------------------
// SVD Line: 14812

unsigned int TIM11_PSC __AT (0x40011028);



// --------------------------------  Field Item: TIM11_PSC_PSC  -----------------------------------
// SVD Line: 14821

//  <item> SFDITEM_FIELD__TIM11_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40011028) TIM9 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM11_PSC >> 0) & 0xFFFF), ((TIM11_PSC = (TIM11_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM11_PSC  -----------------------------------
// SVD Line: 14812

//  <rtree> SFDITEM_REG__TIM11_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011028) prescaler </i>
//    <loc> ( (unsigned int)((TIM11_PSC >> 0) & 0xFFFFFFFF), ((TIM11_PSC = (TIM11_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM11_PSC_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM11_ARR  --------------------------------
// SVD Line: 14829

unsigned int TIM11_ARR __AT (0x4001102C);



// --------------------------------  Field Item: TIM11_ARR_ARR  -----------------------------------
// SVD Line: 14838

//  <item> SFDITEM_FIELD__TIM11_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001102C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM11_ARR >> 0) & 0xFFFF), ((TIM11_ARR = (TIM11_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM11_ARR  -----------------------------------
// SVD Line: 14829

//  <rtree> SFDITEM_REG__TIM11_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001102C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM11_ARR >> 0) & 0xFFFFFFFF), ((TIM11_ARR = (TIM11_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM11_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM11_CCR1  -------------------------------
// SVD Line: 14846

unsigned int TIM11_CCR1 __AT (0x40011034);



// -------------------------------  Field Item: TIM11_CCR1_CCR1  ----------------------------------
// SVD Line: 14855

//  <item> SFDITEM_FIELD__TIM11_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40011034) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM11_CCR1 >> 0) & 0xFFFF), ((TIM11_CCR1 = (TIM11_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM11_CCR1  -----------------------------------
// SVD Line: 14846

//  <rtree> SFDITEM_REG__TIM11_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011034) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM11_CCR1 >> 0) & 0xFFFFFFFF), ((TIM11_CCR1 = (TIM11_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM11_CCR1_CCR1 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM11_OR  --------------------------------
// SVD Line: 14863

unsigned int TIM11_OR __AT (0x40011050);



// ------------------------------  Field Item: TIM11_OR_TI1_RMP  ----------------------------------
// SVD Line: 14872

//  <item> SFDITEM_FIELD__TIM11_OR_TI1_RMP
//    <name> TI1_RMP </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40011050) TIM11 Input 1 remapping  capability </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM11_OR >> 0) & 0x3), ((TIM11_OR = (TIM11_OR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM11_OR  ------------------------------------
// SVD Line: 14863

//  <rtree> SFDITEM_REG__TIM11_OR
//    <name> OR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011050) option register </i>
//    <loc> ( (unsigned int)((TIM11_OR >> 0) & 0xFFFFFFFF), ((TIM11_OR = (TIM11_OR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM11_OR_TI1_RMP </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: TIM11  -------------------------------------
// SVD Line: 14883

//  <view> TIM11
//    <name> TIM11 </name>
//    <item> SFDITEM_REG__TIM11_CR1 </item>
//    <item> SFDITEM_REG__TIM11_DIER </item>
//    <item> SFDITEM_REG__TIM11_SR </item>
//    <item> SFDITEM_REG__TIM11_EGR </item>
//    <item> SFDITEM_REG__TIM11_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM11_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM11_CCER </item>
//    <item> SFDITEM_REG__TIM11_CNT </item>
//    <item> SFDITEM_REG__TIM11_PSC </item>
//    <item> SFDITEM_REG__TIM11_ARR </item>
//    <item> SFDITEM_REG__TIM11_CCR1 </item>
//    <item> SFDITEM_REG__TIM11_OR </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM2_CR1  --------------------------------
// SVD Line: 14908

unsigned int TIM2_CR1 __AT (0x40000000);



// --------------------------------  Field Item: TIM2_CR1_CKD  ------------------------------------
// SVD Line: 14917

//  <item> SFDITEM_FIELD__TIM2_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000000) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CR1 >> 8) & 0x3), ((TIM2_CR1 = (TIM2_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_ARPE  -----------------------------------
// SVD Line: 14923

//  <item> SFDITEM_FIELD__TIM2_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000000) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_CMS  ------------------------------------
// SVD Line: 14929

//  <item> SFDITEM_FIELD__TIM2_CR1_CMS
//    <name> CMS </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40000000) Center-aligned mode  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CR1 >> 5) & 0x3), ((TIM2_CR1 = (TIM2_CR1 & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_DIR  ------------------------------------
// SVD Line: 14936

//  <item> SFDITEM_FIELD__TIM2_CR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000000) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_OPM  ------------------------------------
// SVD Line: 14942

//  <item> SFDITEM_FIELD__TIM2_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000000) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_URS  ------------------------------------
// SVD Line: 14948

//  <item> SFDITEM_FIELD__TIM2_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000000) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_UDIS  -----------------------------------
// SVD Line: 14954

//  <item> SFDITEM_FIELD__TIM2_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000000) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_CEN  ------------------------------------
// SVD Line: 14960

//  <item> SFDITEM_FIELD__TIM2_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000000) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CR1  ------------------------------------
// SVD Line: 14908

//  <rtree> SFDITEM_REG__TIM2_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000000) control register 1 </i>
//    <loc> ( (unsigned int)((TIM2_CR1 >> 0) & 0xFFFFFFFF), ((TIM2_CR1 = (TIM2_CR1 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CR1_CKD </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_CMS </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_DIR </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_CEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_CR2  --------------------------------
// SVD Line: 14968

unsigned int TIM2_CR2 __AT (0x40000004);



// --------------------------------  Field Item: TIM2_CR2_TI1S  -----------------------------------
// SVD Line: 14977

//  <item> SFDITEM_FIELD__TIM2_CR2_TI1S
//    <name> TI1S </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000004) TI1 selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR2 ) </loc>
//      <o.7..7> TI1S
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR2_MMS  ------------------------------------
// SVD Line: 14983

//  <item> SFDITEM_FIELD__TIM2_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000004) Master mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CR2 >> 4) & 0x7), ((TIM2_CR2 = (TIM2_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR2_CCDS  -----------------------------------
// SVD Line: 14989

//  <item> SFDITEM_FIELD__TIM2_CR2_CCDS
//    <name> CCDS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000004) Capture/compare DMA  selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR2 ) </loc>
//      <o.3..3> CCDS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CR2  ------------------------------------
// SVD Line: 14968

//  <rtree> SFDITEM_REG__TIM2_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000004) control register 2 </i>
//    <loc> ( (unsigned int)((TIM2_CR2 >> 0) & 0xFFFFFFFF), ((TIM2_CR2 = (TIM2_CR2 & ~(0xF8UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF8) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CR2_TI1S </item>
//    <item> SFDITEM_FIELD__TIM2_CR2_MMS </item>
//    <item> SFDITEM_FIELD__TIM2_CR2_CCDS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_SMCR  --------------------------------
// SVD Line: 14998

unsigned int TIM2_SMCR __AT (0x40000008);



// --------------------------------  Field Item: TIM2_SMCR_ETP  -----------------------------------
// SVD Line: 15007

//  <item> SFDITEM_FIELD__TIM2_SMCR_ETP
//    <name> ETP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000008) External trigger polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SMCR ) </loc>
//      <o.15..15> ETP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SMCR_ECE  -----------------------------------
// SVD Line: 15013

//  <item> SFDITEM_FIELD__TIM2_SMCR_ECE
//    <name> ECE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40000008) External clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SMCR ) </loc>
//      <o.14..14> ECE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_SMCR_ETPS  -----------------------------------
// SVD Line: 15019

//  <item> SFDITEM_FIELD__TIM2_SMCR_ETPS
//    <name> ETPS </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40000008) External trigger prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_SMCR >> 12) & 0x3), ((TIM2_SMCR = (TIM2_SMCR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SMCR_ETF  -----------------------------------
// SVD Line: 15025

//  <item> SFDITEM_FIELD__TIM2_SMCR_ETF
//    <name> ETF </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40000008) External trigger filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_SMCR >> 8) & 0xF), ((TIM2_SMCR = (TIM2_SMCR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SMCR_MSM  -----------------------------------
// SVD Line: 15031

//  <item> SFDITEM_FIELD__TIM2_SMCR_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000008) Master/Slave mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SMCR ) </loc>
//      <o.7..7> MSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SMCR_TS  ------------------------------------
// SVD Line: 15037

//  <item> SFDITEM_FIELD__TIM2_SMCR_TS
//    <name> TS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000008) Trigger selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_SMCR >> 4) & 0x7), ((TIM2_SMCR = (TIM2_SMCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM2_SMCR_OCCS  -----------------------------------
// SVD Line: 15043

//  <item> SFDITEM_FIELD__TIM2_SMCR_OCCS
//    <name> OCCS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000008) OCREF clear selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SMCR ) </loc>
//      <o.3..3> OCCS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SMCR_SMS  -----------------------------------
// SVD Line: 15049

//  <item> SFDITEM_FIELD__TIM2_SMCR_SMS
//    <name> SMS </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40000008) Slave mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_SMCR >> 0) & 0x7), ((TIM2_SMCR = (TIM2_SMCR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_SMCR  -----------------------------------
// SVD Line: 14998

//  <rtree> SFDITEM_REG__TIM2_SMCR
//    <name> SMCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000008) slave mode control register </i>
//    <loc> ( (unsigned int)((TIM2_SMCR >> 0) & 0xFFFFFFFF), ((TIM2_SMCR = (TIM2_SMCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_SMCR_ETP </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_ECE </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_ETPS </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_ETF </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_MSM </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_TS </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_OCCS </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_SMS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_DIER  --------------------------------
// SVD Line: 15057

unsigned int TIM2_DIER __AT (0x4000000C);



// --------------------------------  Field Item: TIM2_DIER_TDE  -----------------------------------
// SVD Line: 15066

//  <item> SFDITEM_FIELD__TIM2_DIER_TDE
//    <name> TDE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000000C) Trigger DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.14..14> TDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC4DE  ----------------------------------
// SVD Line: 15072

//  <item> SFDITEM_FIELD__TIM2_DIER_CC4DE
//    <name> CC4DE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000000C) Capture/Compare 4 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.12..12> CC4DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC3DE  ----------------------------------
// SVD Line: 15079

//  <item> SFDITEM_FIELD__TIM2_DIER_CC3DE
//    <name> CC3DE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000000C) Capture/Compare 3 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.11..11> CC3DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC2DE  ----------------------------------
// SVD Line: 15086

//  <item> SFDITEM_FIELD__TIM2_DIER_CC2DE
//    <name> CC2DE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000000C) Capture/Compare 2 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.10..10> CC2DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC1DE  ----------------------------------
// SVD Line: 15093

//  <item> SFDITEM_FIELD__TIM2_DIER_CC1DE
//    <name> CC1DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000000C) Capture/Compare 1 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.9..9> CC1DE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_DIER_UDE  -----------------------------------
// SVD Line: 15100

//  <item> SFDITEM_FIELD__TIM2_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000000C) Update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_DIER_TIE  -----------------------------------
// SVD Line: 15106

//  <item> SFDITEM_FIELD__TIM2_DIER_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000000C) Trigger interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.6..6> TIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC4IE  ----------------------------------
// SVD Line: 15112

//  <item> SFDITEM_FIELD__TIM2_DIER_CC4IE
//    <name> CC4IE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000000C) Capture/Compare 4 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.4..4> CC4IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC3IE  ----------------------------------
// SVD Line: 15119

//  <item> SFDITEM_FIELD__TIM2_DIER_CC3IE
//    <name> CC3IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000000C) Capture/Compare 3 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.3..3> CC3IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC2IE  ----------------------------------
// SVD Line: 15126

//  <item> SFDITEM_FIELD__TIM2_DIER_CC2IE
//    <name> CC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000000C) Capture/Compare 2 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.2..2> CC2IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC1IE  ----------------------------------
// SVD Line: 15133

//  <item> SFDITEM_FIELD__TIM2_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000000C) Capture/Compare 1 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_DIER_UIE  -----------------------------------
// SVD Line: 15140

//  <item> SFDITEM_FIELD__TIM2_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000000C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_DIER  -----------------------------------
// SVD Line: 15057

//  <rtree> SFDITEM_REG__TIM2_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000000C) Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM2_DIER >> 0) & 0xFFFFFFFF), ((TIM2_DIER = (TIM2_DIER & ~(0x5F5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5F5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_DIER_TDE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC4DE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC3DE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC2DE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC1DE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_TIE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC4IE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC3IE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC2IE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_UIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_SR  ---------------------------------
// SVD Line: 15148

unsigned int TIM2_SR __AT (0x40000010);



// --------------------------------  Field Item: TIM2_SR_CC4OF  -----------------------------------
// SVD Line: 15157

//  <item> SFDITEM_FIELD__TIM2_SR_CC4OF
//    <name> CC4OF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000010) Capture/compare 1 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.12..12> CC4OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC3OF  -----------------------------------
// SVD Line: 15164

//  <item> SFDITEM_FIELD__TIM2_SR_CC3OF
//    <name> CC3OF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000010) Capture/compare 3 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.11..11> CC3OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC2OF  -----------------------------------
// SVD Line: 15171

//  <item> SFDITEM_FIELD__TIM2_SR_CC2OF
//    <name> CC2OF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000010) Capture/compare 2 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.10..10> CC2OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC1OF  -----------------------------------
// SVD Line: 15178

//  <item> SFDITEM_FIELD__TIM2_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000010) Capture/compare 1 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM2_SR_TIF  ------------------------------------
// SVD Line: 15185

//  <item> SFDITEM_FIELD__TIM2_SR_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000010) Trigger interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.6..6> TIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC4IF  -----------------------------------
// SVD Line: 15191

//  <item> SFDITEM_FIELD__TIM2_SR_CC4IF
//    <name> CC4IF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000010) Capture/Compare 4 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.4..4> CC4IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC3IF  -----------------------------------
// SVD Line: 15198

//  <item> SFDITEM_FIELD__TIM2_SR_CC3IF
//    <name> CC3IF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000010) Capture/Compare 3 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.3..3> CC3IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC2IF  -----------------------------------
// SVD Line: 15205

//  <item> SFDITEM_FIELD__TIM2_SR_CC2IF
//    <name> CC2IF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000010) Capture/Compare 2 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.2..2> CC2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC1IF  -----------------------------------
// SVD Line: 15212

//  <item> SFDITEM_FIELD__TIM2_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000010) Capture/Compare 1 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM2_SR_UIF  ------------------------------------
// SVD Line: 15219

//  <item> SFDITEM_FIELD__TIM2_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000010) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM2_SR  ------------------------------------
// SVD Line: 15148

//  <rtree> SFDITEM_REG__TIM2_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000010) status register </i>
//    <loc> ( (unsigned int)((TIM2_SR >> 0) & 0xFFFFFFFF), ((TIM2_SR = (TIM2_SR & ~(0x1E5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1E5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_SR_CC4OF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC3OF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC2OF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_TIF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC4IF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC3IF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC2IF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_UIF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_EGR  --------------------------------
// SVD Line: 15227

unsigned int TIM2_EGR __AT (0x40000014);



// ---------------------------------  Field Item: TIM2_EGR_TG  ------------------------------------
// SVD Line: 15236

//  <item> SFDITEM_FIELD__TIM2_EGR_TG
//    <name> TG </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000014) Trigger generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_EGR ) </loc>
//      <o.6..6> TG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_EGR_CC4G  -----------------------------------
// SVD Line: 15242

//  <item> SFDITEM_FIELD__TIM2_EGR_CC4G
//    <name> CC4G </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000014) Capture/compare 4  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_EGR ) </loc>
//      <o.4..4> CC4G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_EGR_CC3G  -----------------------------------
// SVD Line: 15249

//  <item> SFDITEM_FIELD__TIM2_EGR_CC3G
//    <name> CC3G </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000014) Capture/compare 3  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_EGR ) </loc>
//      <o.3..3> CC3G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_EGR_CC2G  -----------------------------------
// SVD Line: 15256

//  <item> SFDITEM_FIELD__TIM2_EGR_CC2G
//    <name> CC2G </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000014) Capture/compare 2  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_EGR ) </loc>
//      <o.2..2> CC2G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_EGR_CC1G  -----------------------------------
// SVD Line: 15263

//  <item> SFDITEM_FIELD__TIM2_EGR_CC1G
//    <name> CC1G </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000014) Capture/compare 1  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM2_EGR_UG  ------------------------------------
// SVD Line: 15270

//  <item> SFDITEM_FIELD__TIM2_EGR_UG
//    <name> UG </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000014) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_EGR  ------------------------------------
// SVD Line: 15227

//  <rtree> SFDITEM_REG__TIM2_EGR
//    <name> EGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000014) event generation register </i>
//    <loc> ( (unsigned int)((TIM2_EGR >> 0) & 0xFFFFFFFF), ((TIM2_EGR = (TIM2_EGR & ~(0x5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_EGR_TG </item>
//    <item> SFDITEM_FIELD__TIM2_EGR_CC4G </item>
//    <item> SFDITEM_FIELD__TIM2_EGR_CC3G </item>
//    <item> SFDITEM_FIELD__TIM2_EGR_CC2G </item>
//    <item> SFDITEM_FIELD__TIM2_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM2_EGR_UG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM2_CCMR1_Output  ----------------------------
// SVD Line: 15278

unsigned int TIM2_CCMR1_Output __AT (0x40000018);



// ---------------------------  Field Item: TIM2_CCMR1_Output_OC2CE  ------------------------------
// SVD Line: 15288

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2CE
//    <name> OC2CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000018) Output compare 2 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.15..15> OC2CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC2M  -------------------------------
// SVD Line: 15295

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2M
//    <name> OC2M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40000018) Output compare 2 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Output >> 12) & 0x7), ((TIM2_CCMR1_Output = (TIM2_CCMR1_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC2PE  ------------------------------
// SVD Line: 15301

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2PE
//    <name> OC2PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000018) Output compare 2 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.11..11> OC2PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC2FE  ------------------------------
// SVD Line: 15308

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2FE
//    <name> OC2FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000018) Output compare 2 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.10..10> OC2FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_CC2S  -------------------------------
// SVD Line: 15315

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40000018) Capture/Compare 2  selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.8..8> CC2S
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC1CE  ------------------------------
// SVD Line: 15322

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1CE
//    <name> OC1CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000018) Output compare 1 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.7..7> OC1CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC1M  -------------------------------
// SVD Line: 15329

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000018) Output compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Output >> 4) & 0x7), ((TIM2_CCMR1_Output = (TIM2_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 15335

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000018) Output compare 1 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 15342

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000018) Output compare 1 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_CC1S  -------------------------------
// SVD Line: 15349

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000018) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Output >> 0) & 0x3), ((TIM2_CCMR1_Output = (TIM2_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM2_CCMR1_Output  -------------------------------
// SVD Line: 15278

//  <rtree> SFDITEM_REG__TIM2_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000018) capture/compare mode register  1 </i>
//    <loc> ( (unsigned int)((TIM2_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM2_CCMR1_Output = (TIM2_CCMR1_Output & ~(0xFDFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFDFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2CE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2M </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2PE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2FE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_CC2S </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1CE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_CC1S </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM2_CCMR1_Input  ----------------------------
// SVD Line: 15358

unsigned int TIM2_CCMR1_Input __AT (0x40000018);



// ----------------------------  Field Item: TIM2_CCMR1_Input_IC2F  -------------------------------
// SVD Line: 15369

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40000018) Input capture 2 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Input >> 12) & 0xF), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Input_IC2PCS  ------------------------------
// SVD Line: 15375

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC2PCS
//    <name> IC2PCS </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40000018) Input capture 2 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Input >> 10) & 0x3), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM2_CCMR1_Input_CC2S  -------------------------------
// SVD Line: 15381

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Input_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000018) Capture/Compare 2  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Input >> 8) & 0x3), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM2_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 15388

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40000018) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Input >> 4) & 0xF), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Input_ICPCS  -------------------------------
// SVD Line: 15394

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Input_ICPCS
//    <name> ICPCS </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40000018) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Input >> 2) & 0x3), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM2_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 15400

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000018) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Input >> 0) & 0x3), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM2_CCMR1_Input  --------------------------------
// SVD Line: 15358

//  <rtree> SFDITEM_REG__TIM2_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000018) capture/compare mode register 1 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM2_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC2F </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC2PCS </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Input_CC2S </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Input_ICPCS </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Input_CC1S </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM2_CCMR2_Output  ----------------------------
// SVD Line: 15409

unsigned int TIM2_CCMR2_Output __AT (0x4000001C);



// ---------------------------  Field Item: TIM2_CCMR2_Output_OC4CE  ------------------------------
// SVD Line: 15419

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4CE
//    <name> OC4CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000001C) Output compare 4 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.15..15> OC4CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC4M  -------------------------------
// SVD Line: 15426

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4M
//    <name> OC4M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x4000001C) Output compare 4 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Output >> 12) & 0x7), ((TIM2_CCMR2_Output = (TIM2_CCMR2_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC4PE  ------------------------------
// SVD Line: 15432

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4PE
//    <name> OC4PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000001C) Output compare 4 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.11..11> OC4PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC4FE  ------------------------------
// SVD Line: 15439

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4FE
//    <name> OC4FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000001C) Output compare 4 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.10..10> OC4FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_CC4S  -------------------------------
// SVD Line: 15446

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000001C) Capture/Compare 4  selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.8..8> CC4S
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC3CE  ------------------------------
// SVD Line: 15453

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3CE
//    <name> OC3CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000001C) Output compare 3 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.7..7> OC3CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC3M  -------------------------------
// SVD Line: 15460

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3M
//    <name> OC3M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x4000001C) Output compare 3 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Output >> 4) & 0x7), ((TIM2_CCMR2_Output = (TIM2_CCMR2_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC3PE  ------------------------------
// SVD Line: 15466

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3PE
//    <name> OC3PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000001C) Output compare 3 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.3..3> OC3PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC3FE  ------------------------------
// SVD Line: 15473

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3FE
//    <name> OC3FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000001C) Output compare 3 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.2..2> OC3FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_CC3S  -------------------------------
// SVD Line: 15480

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4000001C) Capture/Compare 3  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Output >> 0) & 0x3), ((TIM2_CCMR2_Output = (TIM2_CCMR2_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM2_CCMR2_Output  -------------------------------
// SVD Line: 15409

//  <rtree> SFDITEM_REG__TIM2_CCMR2_Output
//    <name> CCMR2_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000001C) capture/compare mode register  2 </i>
//    <loc> ( (unsigned int)((TIM2_CCMR2_Output >> 0) & 0xFFFFFFFF), ((TIM2_CCMR2_Output = (TIM2_CCMR2_Output & ~(0xFDFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFDFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4CE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4M </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4PE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4FE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_CC4S </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3CE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3M </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3PE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3FE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_CC3S </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM2_CCMR2_Input  ----------------------------
// SVD Line: 15489

unsigned int TIM2_CCMR2_Input __AT (0x4000001C);



// ----------------------------  Field Item: TIM2_CCMR2_Input_IC4F  -------------------------------
// SVD Line: 15500

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC4F
//    <name> IC4F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x4000001C) Input capture 4 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Input >> 12) & 0xF), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Input_IC4PSC  ------------------------------
// SVD Line: 15506

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC4PSC
//    <name> IC4PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4000001C) Input capture 4 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Input >> 10) & 0x3), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM2_CCMR2_Input_CC4S  -------------------------------
// SVD Line: 15512

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Input_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000001C) Capture/Compare 4  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Input >> 8) & 0x3), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM2_CCMR2_Input_IC3F  -------------------------------
// SVD Line: 15519

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC3F
//    <name> IC3F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x4000001C) Input capture 3 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Input >> 4) & 0xF), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Input_IC3PSC  ------------------------------
// SVD Line: 15525

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC3PSC
//    <name> IC3PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4000001C) Input capture 3 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Input >> 2) & 0x3), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM2_CCMR2_Input_CC3S  -------------------------------
// SVD Line: 15531

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Input_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4000001C) Capture/compare 3  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Input >> 0) & 0x3), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM2_CCMR2_Input  --------------------------------
// SVD Line: 15489

//  <rtree> SFDITEM_REG__TIM2_CCMR2_Input
//    <name> CCMR2_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000001C) capture/compare mode register 2 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM2_CCMR2_Input >> 0) & 0xFFFFFFFF), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC4F </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC4PSC </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Input_CC4S </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC3F </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC3PSC </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Input_CC3S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_CCER  --------------------------------
// SVD Line: 15540

unsigned int TIM2_CCER __AT (0x40000020);



// -------------------------------  Field Item: TIM2_CCER_CC4NP  ----------------------------------
// SVD Line: 15550

//  <item> SFDITEM_FIELD__TIM2_CCER_CC4NP
//    <name> CC4NP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000020) Capture/Compare 4 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.15..15> CC4NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC4P  -----------------------------------
// SVD Line: 15557

//  <item> SFDITEM_FIELD__TIM2_CCER_CC4P
//    <name> CC4P </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40000020) Capture/Compare 4 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.13..13> CC4P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC4E  -----------------------------------
// SVD Line: 15564

//  <item> SFDITEM_FIELD__TIM2_CCER_CC4E
//    <name> CC4E </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000020) Capture/Compare 4 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.12..12> CC4E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC3NP  ----------------------------------
// SVD Line: 15571

//  <item> SFDITEM_FIELD__TIM2_CCER_CC3NP
//    <name> CC3NP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000020) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.11..11> CC3NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC3P  -----------------------------------
// SVD Line: 15578

//  <item> SFDITEM_FIELD__TIM2_CCER_CC3P
//    <name> CC3P </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000020) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.9..9> CC3P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC3E  -----------------------------------
// SVD Line: 15585

//  <item> SFDITEM_FIELD__TIM2_CCER_CC3E
//    <name> CC3E </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40000020) Capture/Compare 3 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.8..8> CC3E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC2NP  ----------------------------------
// SVD Line: 15592

//  <item> SFDITEM_FIELD__TIM2_CCER_CC2NP
//    <name> CC2NP </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000020) Capture/Compare 2 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.7..7> CC2NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC2P  -----------------------------------
// SVD Line: 15599

//  <item> SFDITEM_FIELD__TIM2_CCER_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40000020) Capture/Compare 2 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.5..5> CC2P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC2E  -----------------------------------
// SVD Line: 15606

//  <item> SFDITEM_FIELD__TIM2_CCER_CC2E
//    <name> CC2E </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000020) Capture/Compare 2 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.4..4> CC2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC1NP  ----------------------------------
// SVD Line: 15613

//  <item> SFDITEM_FIELD__TIM2_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000020) Capture/Compare 1 complementary output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC1P  -----------------------------------
// SVD Line: 15620

//  <item> SFDITEM_FIELD__TIM2_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000020) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC1E  -----------------------------------
// SVD Line: 15627

//  <item> SFDITEM_FIELD__TIM2_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000020) Capture/Compare 1 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CCER  -----------------------------------
// SVD Line: 15540

//  <rtree> SFDITEM_REG__TIM2_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000020) capture/compare enable  register </i>
//    <loc> ( (unsigned int)((TIM2_CCER >> 0) & 0xFFFFFFFF), ((TIM2_CCER = (TIM2_CCER & ~(0xBBBBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBBBB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC4NP </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC4P </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC4E </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC3NP </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC3P </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC3E </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC2NP </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC2P </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC2E </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC1E </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_CNT  --------------------------------
// SVD Line: 15636

unsigned int TIM2_CNT __AT (0x40000024);



// --------------------------------  Field Item: TIM2_CNT_CNT  ------------------------------------
// SVD Line: 15645

//  <item> SFDITEM_FIELD__TIM2_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000024) TIM2 counter </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CNT >> 0) & 0xFFFF), ((TIM2_CNT = (TIM2_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CNT  ------------------------------------
// SVD Line: 15636

//  <rtree> SFDITEM_REG__TIM2_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000024) counter </i>
//    <loc> ( (unsigned int)((TIM2_CNT >> 0) & 0xFFFFFFFF), ((TIM2_CNT = (TIM2_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CNT_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_PSC  --------------------------------
// SVD Line: 15653

unsigned int TIM2_PSC __AT (0x40000028);



// --------------------------------  Field Item: TIM2_PSC_PSC  ------------------------------------
// SVD Line: 15662

//  <item> SFDITEM_FIELD__TIM2_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000028) TIM2 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_PSC >> 0) & 0xFFFF), ((TIM2_PSC = (TIM2_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_PSC  ------------------------------------
// SVD Line: 15653

//  <rtree> SFDITEM_REG__TIM2_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000028) prescaler </i>
//    <loc> ( (unsigned int)((TIM2_PSC >> 0) & 0xFFFFFFFF), ((TIM2_PSC = (TIM2_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_PSC_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_ARR  --------------------------------
// SVD Line: 15670

unsigned int TIM2_ARR __AT (0x4000002C);



// --------------------------------  Field Item: TIM2_ARR_ARR  ------------------------------------
// SVD Line: 15679

//  <item> SFDITEM_FIELD__TIM2_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000002C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_ARR >> 0) & 0xFFFF), ((TIM2_ARR = (TIM2_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_ARR  ------------------------------------
// SVD Line: 15670

//  <rtree> SFDITEM_REG__TIM2_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000002C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM2_ARR >> 0) & 0xFFFFFFFF), ((TIM2_ARR = (TIM2_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_CCR1  --------------------------------
// SVD Line: 15687

unsigned int TIM2_CCR1 __AT (0x40000034);



// -------------------------------  Field Item: TIM2_CCR1_CCR1  -----------------------------------
// SVD Line: 15696

//  <item> SFDITEM_FIELD__TIM2_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000034) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CCR1 >> 0) & 0xFFFF), ((TIM2_CCR1 = (TIM2_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CCR1  -----------------------------------
// SVD Line: 15687

//  <rtree> SFDITEM_REG__TIM2_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000034) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM2_CCR1 >> 0) & 0xFFFFFFFF), ((TIM2_CCR1 = (TIM2_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCR1_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_CCR2  --------------------------------
// SVD Line: 15704

unsigned int TIM2_CCR2 __AT (0x40000038);



// -------------------------------  Field Item: TIM2_CCR2_CCR2  -----------------------------------
// SVD Line: 15713

//  <item> SFDITEM_FIELD__TIM2_CCR2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000038) Capture/Compare 2 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CCR2 >> 0) & 0xFFFF), ((TIM2_CCR2 = (TIM2_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CCR2  -----------------------------------
// SVD Line: 15704

//  <rtree> SFDITEM_REG__TIM2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000038) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM2_CCR2 >> 0) & 0xFFFFFFFF), ((TIM2_CCR2 = (TIM2_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCR2_CCR2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_CCR3  --------------------------------
// SVD Line: 15721

unsigned int TIM2_CCR3 __AT (0x4000003C);



// -------------------------------  Field Item: TIM2_CCR3_CCR1  -----------------------------------
// SVD Line: 15730

//  <item> SFDITEM_FIELD__TIM2_CCR3_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000003C) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CCR3 >> 0) & 0xFFFF), ((TIM2_CCR3 = (TIM2_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CCR3  -----------------------------------
// SVD Line: 15721

//  <rtree> SFDITEM_REG__TIM2_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000003C) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM2_CCR3 >> 0) & 0xFFFFFFFF), ((TIM2_CCR3 = (TIM2_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCR3_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_CCR4  --------------------------------
// SVD Line: 15738

unsigned int TIM2_CCR4 __AT (0x40000040);



// -------------------------------  Field Item: TIM2_CCR4_CCR4  -----------------------------------
// SVD Line: 15747

//  <item> SFDITEM_FIELD__TIM2_CCR4_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000040) Capture/Compare 4 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CCR4 >> 0) & 0xFFFF), ((TIM2_CCR4 = (TIM2_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CCR4  -----------------------------------
// SVD Line: 15738

//  <rtree> SFDITEM_REG__TIM2_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000040) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM2_CCR4 >> 0) & 0xFFFFFFFF), ((TIM2_CCR4 = (TIM2_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCR4_CCR4 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_DCR  --------------------------------
// SVD Line: 15755

unsigned int TIM2_DCR __AT (0x40000048);



// --------------------------------  Field Item: TIM2_DCR_DBL  ------------------------------------
// SVD Line: 15764

//  <item> SFDITEM_FIELD__TIM2_DCR_DBL
//    <name> DBL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40000048) DMA burst length </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_DCR >> 8) & 0x1F), ((TIM2_DCR = (TIM2_DCR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_DCR_DBA  ------------------------------------
// SVD Line: 15770

//  <item> SFDITEM_FIELD__TIM2_DCR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40000048) DMA base address </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_DCR >> 0) & 0x1F), ((TIM2_DCR = (TIM2_DCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_DCR  ------------------------------------
// SVD Line: 15755

//  <rtree> SFDITEM_REG__TIM2_DCR
//    <name> DCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000048) DMA control register </i>
//    <loc> ( (unsigned int)((TIM2_DCR >> 0) & 0xFFFFFFFF), ((TIM2_DCR = (TIM2_DCR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_DCR_DBL </item>
//    <item> SFDITEM_FIELD__TIM2_DCR_DBA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_DMAR  --------------------------------
// SVD Line: 15778

unsigned int TIM2_DMAR __AT (0x4000004C);



// -------------------------------  Field Item: TIM2_DMAR_DMAB  -----------------------------------
// SVD Line: 15787

//  <item> SFDITEM_FIELD__TIM2_DMAR_DMAB
//    <name> DMAB </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000004C) DMA register for burst  accesses </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_DMAR >> 0) & 0xFFFF), ((TIM2_DMAR = (TIM2_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_DMAR  -----------------------------------
// SVD Line: 15778

//  <rtree> SFDITEM_REG__TIM2_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000004C) DMA address for full transfer </i>
//    <loc> ( (unsigned int)((TIM2_DMAR >> 0) & 0xFFFFFFFF), ((TIM2_DMAR = (TIM2_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_DMAR_DMAB </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM2  -------------------------------------
// SVD Line: 14892

//  <view> TIM2
//    <name> TIM2 </name>
//    <item> SFDITEM_REG__TIM2_CR1 </item>
//    <item> SFDITEM_REG__TIM2_CR2 </item>
//    <item> SFDITEM_REG__TIM2_SMCR </item>
//    <item> SFDITEM_REG__TIM2_DIER </item>
//    <item> SFDITEM_REG__TIM2_SR </item>
//    <item> SFDITEM_REG__TIM2_EGR </item>
//    <item> SFDITEM_REG__TIM2_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM2_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM2_CCMR2_Output </item>
//    <item> SFDITEM_REG__TIM2_CCMR2_Input </item>
//    <item> SFDITEM_REG__TIM2_CCER </item>
//    <item> SFDITEM_REG__TIM2_CNT </item>
//    <item> SFDITEM_REG__TIM2_PSC </item>
//    <item> SFDITEM_REG__TIM2_ARR </item>
//    <item> SFDITEM_REG__TIM2_CCR1 </item>
//    <item> SFDITEM_REG__TIM2_CCR2 </item>
//    <item> SFDITEM_REG__TIM2_CCR3 </item>
//    <item> SFDITEM_REG__TIM2_CCR4 </item>
//    <item> SFDITEM_REG__TIM2_DCR </item>
//    <item> SFDITEM_REG__TIM2_DMAR </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM3_CR1  --------------------------------
// SVD Line: 14908

unsigned int TIM3_CR1 __AT (0x40000400);



// --------------------------------  Field Item: TIM3_CR1_CKD  ------------------------------------
// SVD Line: 14917

//  <item> SFDITEM_FIELD__TIM3_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000400) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CR1 >> 8) & 0x3), ((TIM3_CR1 = (TIM3_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_ARPE  -----------------------------------
// SVD Line: 14923

//  <item> SFDITEM_FIELD__TIM3_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000400) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_CMS  ------------------------------------
// SVD Line: 14929

//  <item> SFDITEM_FIELD__TIM3_CR1_CMS
//    <name> CMS </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40000400) Center-aligned mode  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CR1 >> 5) & 0x3), ((TIM3_CR1 = (TIM3_CR1 & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_DIR  ------------------------------------
// SVD Line: 14936

//  <item> SFDITEM_FIELD__TIM3_CR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000400) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_OPM  ------------------------------------
// SVD Line: 14942

//  <item> SFDITEM_FIELD__TIM3_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000400) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_URS  ------------------------------------
// SVD Line: 14948

//  <item> SFDITEM_FIELD__TIM3_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000400) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_UDIS  -----------------------------------
// SVD Line: 14954

//  <item> SFDITEM_FIELD__TIM3_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000400) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_CEN  ------------------------------------
// SVD Line: 14960

//  <item> SFDITEM_FIELD__TIM3_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000400) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CR1  ------------------------------------
// SVD Line: 14908

//  <rtree> SFDITEM_REG__TIM3_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000400) control register 1 </i>
//    <loc> ( (unsigned int)((TIM3_CR1 >> 0) & 0xFFFFFFFF), ((TIM3_CR1 = (TIM3_CR1 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CR1_CKD </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_CMS </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_DIR </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_CEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_CR2  --------------------------------
// SVD Line: 14968

unsigned int TIM3_CR2 __AT (0x40000404);



// --------------------------------  Field Item: TIM3_CR2_TI1S  -----------------------------------
// SVD Line: 14977

//  <item> SFDITEM_FIELD__TIM3_CR2_TI1S
//    <name> TI1S </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000404) TI1 selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR2 ) </loc>
//      <o.7..7> TI1S
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR2_MMS  ------------------------------------
// SVD Line: 14983

//  <item> SFDITEM_FIELD__TIM3_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000404) Master mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CR2 >> 4) & 0x7), ((TIM3_CR2 = (TIM3_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR2_CCDS  -----------------------------------
// SVD Line: 14989

//  <item> SFDITEM_FIELD__TIM3_CR2_CCDS
//    <name> CCDS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000404) Capture/compare DMA  selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR2 ) </loc>
//      <o.3..3> CCDS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CR2  ------------------------------------
// SVD Line: 14968

//  <rtree> SFDITEM_REG__TIM3_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000404) control register 2 </i>
//    <loc> ( (unsigned int)((TIM3_CR2 >> 0) & 0xFFFFFFFF), ((TIM3_CR2 = (TIM3_CR2 & ~(0xF8UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF8) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CR2_TI1S </item>
//    <item> SFDITEM_FIELD__TIM3_CR2_MMS </item>
//    <item> SFDITEM_FIELD__TIM3_CR2_CCDS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_SMCR  --------------------------------
// SVD Line: 14998

unsigned int TIM3_SMCR __AT (0x40000408);



// --------------------------------  Field Item: TIM3_SMCR_ETP  -----------------------------------
// SVD Line: 15007

//  <item> SFDITEM_FIELD__TIM3_SMCR_ETP
//    <name> ETP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000408) External trigger polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SMCR ) </loc>
//      <o.15..15> ETP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SMCR_ECE  -----------------------------------
// SVD Line: 15013

//  <item> SFDITEM_FIELD__TIM3_SMCR_ECE
//    <name> ECE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40000408) External clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SMCR ) </loc>
//      <o.14..14> ECE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_SMCR_ETPS  -----------------------------------
// SVD Line: 15019

//  <item> SFDITEM_FIELD__TIM3_SMCR_ETPS
//    <name> ETPS </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40000408) External trigger prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_SMCR >> 12) & 0x3), ((TIM3_SMCR = (TIM3_SMCR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SMCR_ETF  -----------------------------------
// SVD Line: 15025

//  <item> SFDITEM_FIELD__TIM3_SMCR_ETF
//    <name> ETF </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40000408) External trigger filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_SMCR >> 8) & 0xF), ((TIM3_SMCR = (TIM3_SMCR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SMCR_MSM  -----------------------------------
// SVD Line: 15031

//  <item> SFDITEM_FIELD__TIM3_SMCR_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000408) Master/Slave mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SMCR ) </loc>
//      <o.7..7> MSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SMCR_TS  ------------------------------------
// SVD Line: 15037

//  <item> SFDITEM_FIELD__TIM3_SMCR_TS
//    <name> TS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000408) Trigger selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_SMCR >> 4) & 0x7), ((TIM3_SMCR = (TIM3_SMCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM3_SMCR_OCCS  -----------------------------------
// SVD Line: 15043

//  <item> SFDITEM_FIELD__TIM3_SMCR_OCCS
//    <name> OCCS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000408) OCREF clear selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SMCR ) </loc>
//      <o.3..3> OCCS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SMCR_SMS  -----------------------------------
// SVD Line: 15049

//  <item> SFDITEM_FIELD__TIM3_SMCR_SMS
//    <name> SMS </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40000408) Slave mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_SMCR >> 0) & 0x7), ((TIM3_SMCR = (TIM3_SMCR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_SMCR  -----------------------------------
// SVD Line: 14998

//  <rtree> SFDITEM_REG__TIM3_SMCR
//    <name> SMCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000408) slave mode control register </i>
//    <loc> ( (unsigned int)((TIM3_SMCR >> 0) & 0xFFFFFFFF), ((TIM3_SMCR = (TIM3_SMCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_SMCR_ETP </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_ECE </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_ETPS </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_ETF </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_MSM </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_TS </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_OCCS </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_SMS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_DIER  --------------------------------
// SVD Line: 15057

unsigned int TIM3_DIER __AT (0x4000040C);



// --------------------------------  Field Item: TIM3_DIER_TDE  -----------------------------------
// SVD Line: 15066

//  <item> SFDITEM_FIELD__TIM3_DIER_TDE
//    <name> TDE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000040C) Trigger DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.14..14> TDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC4DE  ----------------------------------
// SVD Line: 15072

//  <item> SFDITEM_FIELD__TIM3_DIER_CC4DE
//    <name> CC4DE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000040C) Capture/Compare 4 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.12..12> CC4DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC3DE  ----------------------------------
// SVD Line: 15079

//  <item> SFDITEM_FIELD__TIM3_DIER_CC3DE
//    <name> CC3DE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000040C) Capture/Compare 3 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.11..11> CC3DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC2DE  ----------------------------------
// SVD Line: 15086

//  <item> SFDITEM_FIELD__TIM3_DIER_CC2DE
//    <name> CC2DE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000040C) Capture/Compare 2 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.10..10> CC2DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC1DE  ----------------------------------
// SVD Line: 15093

//  <item> SFDITEM_FIELD__TIM3_DIER_CC1DE
//    <name> CC1DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000040C) Capture/Compare 1 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.9..9> CC1DE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_DIER_UDE  -----------------------------------
// SVD Line: 15100

//  <item> SFDITEM_FIELD__TIM3_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000040C) Update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_DIER_TIE  -----------------------------------
// SVD Line: 15106

//  <item> SFDITEM_FIELD__TIM3_DIER_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000040C) Trigger interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.6..6> TIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC4IE  ----------------------------------
// SVD Line: 15112

//  <item> SFDITEM_FIELD__TIM3_DIER_CC4IE
//    <name> CC4IE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000040C) Capture/Compare 4 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.4..4> CC4IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC3IE  ----------------------------------
// SVD Line: 15119

//  <item> SFDITEM_FIELD__TIM3_DIER_CC3IE
//    <name> CC3IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000040C) Capture/Compare 3 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.3..3> CC3IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC2IE  ----------------------------------
// SVD Line: 15126

//  <item> SFDITEM_FIELD__TIM3_DIER_CC2IE
//    <name> CC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000040C) Capture/Compare 2 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.2..2> CC2IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC1IE  ----------------------------------
// SVD Line: 15133

//  <item> SFDITEM_FIELD__TIM3_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000040C) Capture/Compare 1 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_DIER_UIE  -----------------------------------
// SVD Line: 15140

//  <item> SFDITEM_FIELD__TIM3_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000040C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_DIER  -----------------------------------
// SVD Line: 15057

//  <rtree> SFDITEM_REG__TIM3_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000040C) Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM3_DIER >> 0) & 0xFFFFFFFF), ((TIM3_DIER = (TIM3_DIER & ~(0x5F5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5F5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_DIER_TDE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC4DE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC3DE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC2DE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC1DE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_TIE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC4IE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC3IE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC2IE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_UIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_SR  ---------------------------------
// SVD Line: 15148

unsigned int TIM3_SR __AT (0x40000410);



// --------------------------------  Field Item: TIM3_SR_CC4OF  -----------------------------------
// SVD Line: 15157

//  <item> SFDITEM_FIELD__TIM3_SR_CC4OF
//    <name> CC4OF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000410) Capture/compare 1 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.12..12> CC4OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC3OF  -----------------------------------
// SVD Line: 15164

//  <item> SFDITEM_FIELD__TIM3_SR_CC3OF
//    <name> CC3OF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000410) Capture/compare 3 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.11..11> CC3OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC2OF  -----------------------------------
// SVD Line: 15171

//  <item> SFDITEM_FIELD__TIM3_SR_CC2OF
//    <name> CC2OF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000410) Capture/compare 2 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.10..10> CC2OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC1OF  -----------------------------------
// SVD Line: 15178

//  <item> SFDITEM_FIELD__TIM3_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000410) Capture/compare 1 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM3_SR_TIF  ------------------------------------
// SVD Line: 15185

//  <item> SFDITEM_FIELD__TIM3_SR_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000410) Trigger interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.6..6> TIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC4IF  -----------------------------------
// SVD Line: 15191

//  <item> SFDITEM_FIELD__TIM3_SR_CC4IF
//    <name> CC4IF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000410) Capture/Compare 4 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.4..4> CC4IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC3IF  -----------------------------------
// SVD Line: 15198

//  <item> SFDITEM_FIELD__TIM3_SR_CC3IF
//    <name> CC3IF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000410) Capture/Compare 3 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.3..3> CC3IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC2IF  -----------------------------------
// SVD Line: 15205

//  <item> SFDITEM_FIELD__TIM3_SR_CC2IF
//    <name> CC2IF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000410) Capture/Compare 2 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.2..2> CC2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC1IF  -----------------------------------
// SVD Line: 15212

//  <item> SFDITEM_FIELD__TIM3_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000410) Capture/Compare 1 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM3_SR_UIF  ------------------------------------
// SVD Line: 15219

//  <item> SFDITEM_FIELD__TIM3_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000410) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM3_SR  ------------------------------------
// SVD Line: 15148

//  <rtree> SFDITEM_REG__TIM3_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000410) status register </i>
//    <loc> ( (unsigned int)((TIM3_SR >> 0) & 0xFFFFFFFF), ((TIM3_SR = (TIM3_SR & ~(0x1E5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1E5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_SR_CC4OF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC3OF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC2OF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_TIF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC4IF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC3IF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC2IF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_UIF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_EGR  --------------------------------
// SVD Line: 15227

unsigned int TIM3_EGR __AT (0x40000414);



// ---------------------------------  Field Item: TIM3_EGR_TG  ------------------------------------
// SVD Line: 15236

//  <item> SFDITEM_FIELD__TIM3_EGR_TG
//    <name> TG </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000414) Trigger generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.6..6> TG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_EGR_CC4G  -----------------------------------
// SVD Line: 15242

//  <item> SFDITEM_FIELD__TIM3_EGR_CC4G
//    <name> CC4G </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000414) Capture/compare 4  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.4..4> CC4G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_EGR_CC3G  -----------------------------------
// SVD Line: 15249

//  <item> SFDITEM_FIELD__TIM3_EGR_CC3G
//    <name> CC3G </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000414) Capture/compare 3  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.3..3> CC3G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_EGR_CC2G  -----------------------------------
// SVD Line: 15256

//  <item> SFDITEM_FIELD__TIM3_EGR_CC2G
//    <name> CC2G </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000414) Capture/compare 2  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.2..2> CC2G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_EGR_CC1G  -----------------------------------
// SVD Line: 15263

//  <item> SFDITEM_FIELD__TIM3_EGR_CC1G
//    <name> CC1G </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000414) Capture/compare 1  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM3_EGR_UG  ------------------------------------
// SVD Line: 15270

//  <item> SFDITEM_FIELD__TIM3_EGR_UG
//    <name> UG </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000414) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_EGR  ------------------------------------
// SVD Line: 15227

//  <rtree> SFDITEM_REG__TIM3_EGR
//    <name> EGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000414) event generation register </i>
//    <loc> ( (unsigned int)((TIM3_EGR >> 0) & 0xFFFFFFFF), ((TIM3_EGR = (TIM3_EGR & ~(0x5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_EGR_TG </item>
//    <item> SFDITEM_FIELD__TIM3_EGR_CC4G </item>
//    <item> SFDITEM_FIELD__TIM3_EGR_CC3G </item>
//    <item> SFDITEM_FIELD__TIM3_EGR_CC2G </item>
//    <item> SFDITEM_FIELD__TIM3_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM3_EGR_UG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM3_CCMR1_Output  ----------------------------
// SVD Line: 15278

unsigned int TIM3_CCMR1_Output __AT (0x40000418);



// ---------------------------  Field Item: TIM3_CCMR1_Output_OC2CE  ------------------------------
// SVD Line: 15288

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2CE
//    <name> OC2CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000418) Output compare 2 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.15..15> OC2CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC2M  -------------------------------
// SVD Line: 15295

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2M
//    <name> OC2M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40000418) Output compare 2 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Output >> 12) & 0x7), ((TIM3_CCMR1_Output = (TIM3_CCMR1_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC2PE  ------------------------------
// SVD Line: 15301

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2PE
//    <name> OC2PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000418) Output compare 2 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.11..11> OC2PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC2FE  ------------------------------
// SVD Line: 15308

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2FE
//    <name> OC2FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000418) Output compare 2 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.10..10> OC2FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_CC2S  -------------------------------
// SVD Line: 15315

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40000418) Capture/Compare 2  selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.8..8> CC2S
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC1CE  ------------------------------
// SVD Line: 15322

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1CE
//    <name> OC1CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000418) Output compare 1 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.7..7> OC1CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC1M  -------------------------------
// SVD Line: 15329

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000418) Output compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Output >> 4) & 0x7), ((TIM3_CCMR1_Output = (TIM3_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 15335

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000418) Output compare 1 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 15342

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000418) Output compare 1 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_CC1S  -------------------------------
// SVD Line: 15349

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000418) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Output >> 0) & 0x3), ((TIM3_CCMR1_Output = (TIM3_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM3_CCMR1_Output  -------------------------------
// SVD Line: 15278

//  <rtree> SFDITEM_REG__TIM3_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000418) capture/compare mode register  1 </i>
//    <loc> ( (unsigned int)((TIM3_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM3_CCMR1_Output = (TIM3_CCMR1_Output & ~(0xFDFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFDFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2CE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2M </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2PE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2FE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_CC2S </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1CE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_CC1S </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM3_CCMR1_Input  ----------------------------
// SVD Line: 15358

unsigned int TIM3_CCMR1_Input __AT (0x40000418);



// ----------------------------  Field Item: TIM3_CCMR1_Input_IC2F  -------------------------------
// SVD Line: 15369

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40000418) Input capture 2 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Input >> 12) & 0xF), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Input_IC2PCS  ------------------------------
// SVD Line: 15375

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC2PCS
//    <name> IC2PCS </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40000418) Input capture 2 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Input >> 10) & 0x3), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR1_Input_CC2S  -------------------------------
// SVD Line: 15381

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Input_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000418) Capture/Compare 2  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Input >> 8) & 0x3), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 15388

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40000418) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Input >> 4) & 0xF), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Input_ICPCS  -------------------------------
// SVD Line: 15394

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Input_ICPCS
//    <name> ICPCS </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40000418) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Input >> 2) & 0x3), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 15400

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000418) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Input >> 0) & 0x3), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM3_CCMR1_Input  --------------------------------
// SVD Line: 15358

//  <rtree> SFDITEM_REG__TIM3_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000418) capture/compare mode register 1 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM3_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC2F </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC2PCS </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Input_CC2S </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Input_ICPCS </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Input_CC1S </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM3_CCMR2_Output  ----------------------------
// SVD Line: 15409

unsigned int TIM3_CCMR2_Output __AT (0x4000041C);



// ---------------------------  Field Item: TIM3_CCMR2_Output_OC4CE  ------------------------------
// SVD Line: 15419

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4CE
//    <name> OC4CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000041C) Output compare 4 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.15..15> OC4CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC4M  -------------------------------
// SVD Line: 15426

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4M
//    <name> OC4M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x4000041C) Output compare 4 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Output >> 12) & 0x7), ((TIM3_CCMR2_Output = (TIM3_CCMR2_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC4PE  ------------------------------
// SVD Line: 15432

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4PE
//    <name> OC4PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000041C) Output compare 4 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.11..11> OC4PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC4FE  ------------------------------
// SVD Line: 15439

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4FE
//    <name> OC4FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000041C) Output compare 4 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.10..10> OC4FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_CC4S  -------------------------------
// SVD Line: 15446

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000041C) Capture/Compare 4  selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.8..8> CC4S
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC3CE  ------------------------------
// SVD Line: 15453

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3CE
//    <name> OC3CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000041C) Output compare 3 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.7..7> OC3CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC3M  -------------------------------
// SVD Line: 15460

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3M
//    <name> OC3M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x4000041C) Output compare 3 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Output >> 4) & 0x7), ((TIM3_CCMR2_Output = (TIM3_CCMR2_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC3PE  ------------------------------
// SVD Line: 15466

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3PE
//    <name> OC3PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000041C) Output compare 3 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.3..3> OC3PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC3FE  ------------------------------
// SVD Line: 15473

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3FE
//    <name> OC3FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000041C) Output compare 3 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.2..2> OC3FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_CC3S  -------------------------------
// SVD Line: 15480

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4000041C) Capture/Compare 3  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Output >> 0) & 0x3), ((TIM3_CCMR2_Output = (TIM3_CCMR2_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM3_CCMR2_Output  -------------------------------
// SVD Line: 15409

//  <rtree> SFDITEM_REG__TIM3_CCMR2_Output
//    <name> CCMR2_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000041C) capture/compare mode register  2 </i>
//    <loc> ( (unsigned int)((TIM3_CCMR2_Output >> 0) & 0xFFFFFFFF), ((TIM3_CCMR2_Output = (TIM3_CCMR2_Output & ~(0xFDFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFDFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4CE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4M </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4PE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4FE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_CC4S </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3CE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3M </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3PE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3FE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_CC3S </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM3_CCMR2_Input  ----------------------------
// SVD Line: 15489

unsigned int TIM3_CCMR2_Input __AT (0x4000041C);



// ----------------------------  Field Item: TIM3_CCMR2_Input_IC4F  -------------------------------
// SVD Line: 15500

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC4F
//    <name> IC4F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x4000041C) Input capture 4 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Input >> 12) & 0xF), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Input_IC4PSC  ------------------------------
// SVD Line: 15506

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC4PSC
//    <name> IC4PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4000041C) Input capture 4 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Input >> 10) & 0x3), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR2_Input_CC4S  -------------------------------
// SVD Line: 15512

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Input_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000041C) Capture/Compare 4  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Input >> 8) & 0x3), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR2_Input_IC3F  -------------------------------
// SVD Line: 15519

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC3F
//    <name> IC3F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x4000041C) Input capture 3 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Input >> 4) & 0xF), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Input_IC3PSC  ------------------------------
// SVD Line: 15525

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC3PSC
//    <name> IC3PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4000041C) Input capture 3 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Input >> 2) & 0x3), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR2_Input_CC3S  -------------------------------
// SVD Line: 15531

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Input_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4000041C) Capture/compare 3  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Input >> 0) & 0x3), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM3_CCMR2_Input  --------------------------------
// SVD Line: 15489

//  <rtree> SFDITEM_REG__TIM3_CCMR2_Input
//    <name> CCMR2_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000041C) capture/compare mode register 2 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM3_CCMR2_Input >> 0) & 0xFFFFFFFF), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC4F </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC4PSC </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Input_CC4S </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC3F </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC3PSC </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Input_CC3S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CCER  --------------------------------
// SVD Line: 15540

unsigned int TIM3_CCER __AT (0x40000420);



// -------------------------------  Field Item: TIM3_CCER_CC4NP  ----------------------------------
// SVD Line: 15550

//  <item> SFDITEM_FIELD__TIM3_CCER_CC4NP
//    <name> CC4NP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000420) Capture/Compare 4 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.15..15> CC4NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC4P  -----------------------------------
// SVD Line: 15557

//  <item> SFDITEM_FIELD__TIM3_CCER_CC4P
//    <name> CC4P </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40000420) Capture/Compare 4 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.13..13> CC4P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC4E  -----------------------------------
// SVD Line: 15564

//  <item> SFDITEM_FIELD__TIM3_CCER_CC4E
//    <name> CC4E </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000420) Capture/Compare 4 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.12..12> CC4E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC3NP  ----------------------------------
// SVD Line: 15571

//  <item> SFDITEM_FIELD__TIM3_CCER_CC3NP
//    <name> CC3NP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000420) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.11..11> CC3NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC3P  -----------------------------------
// SVD Line: 15578

//  <item> SFDITEM_FIELD__TIM3_CCER_CC3P
//    <name> CC3P </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000420) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.9..9> CC3P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC3E  -----------------------------------
// SVD Line: 15585

//  <item> SFDITEM_FIELD__TIM3_CCER_CC3E
//    <name> CC3E </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40000420) Capture/Compare 3 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.8..8> CC3E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC2NP  ----------------------------------
// SVD Line: 15592

//  <item> SFDITEM_FIELD__TIM3_CCER_CC2NP
//    <name> CC2NP </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000420) Capture/Compare 2 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.7..7> CC2NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC2P  -----------------------------------
// SVD Line: 15599

//  <item> SFDITEM_FIELD__TIM3_CCER_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40000420) Capture/Compare 2 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.5..5> CC2P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC2E  -----------------------------------
// SVD Line: 15606

//  <item> SFDITEM_FIELD__TIM3_CCER_CC2E
//    <name> CC2E </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000420) Capture/Compare 2 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.4..4> CC2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC1NP  ----------------------------------
// SVD Line: 15613

//  <item> SFDITEM_FIELD__TIM3_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000420) Capture/Compare 1 complementary output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC1P  -----------------------------------
// SVD Line: 15620

//  <item> SFDITEM_FIELD__TIM3_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000420) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC1E  -----------------------------------
// SVD Line: 15627

//  <item> SFDITEM_FIELD__TIM3_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000420) Capture/Compare 1 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CCER  -----------------------------------
// SVD Line: 15540

//  <rtree> SFDITEM_REG__TIM3_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000420) capture/compare enable  register </i>
//    <loc> ( (unsigned int)((TIM3_CCER >> 0) & 0xFFFFFFFF), ((TIM3_CCER = (TIM3_CCER & ~(0xBBBBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBBBB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC4NP </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC4P </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC4E </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC3NP </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC3P </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC3E </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC2NP </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC2P </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC2E </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC1E </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_CNT  --------------------------------
// SVD Line: 15636

unsigned int TIM3_CNT __AT (0x40000424);



// --------------------------------  Field Item: TIM3_CNT_CNT  ------------------------------------
// SVD Line: 15645

//  <item> SFDITEM_FIELD__TIM3_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000424) TIM2 counter </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CNT >> 0) & 0xFFFF), ((TIM3_CNT = (TIM3_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CNT  ------------------------------------
// SVD Line: 15636

//  <rtree> SFDITEM_REG__TIM3_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000424) counter </i>
//    <loc> ( (unsigned int)((TIM3_CNT >> 0) & 0xFFFFFFFF), ((TIM3_CNT = (TIM3_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CNT_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_PSC  --------------------------------
// SVD Line: 15653

unsigned int TIM3_PSC __AT (0x40000428);



// --------------------------------  Field Item: TIM3_PSC_PSC  ------------------------------------
// SVD Line: 15662

//  <item> SFDITEM_FIELD__TIM3_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000428) TIM2 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_PSC >> 0) & 0xFFFF), ((TIM3_PSC = (TIM3_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_PSC  ------------------------------------
// SVD Line: 15653

//  <rtree> SFDITEM_REG__TIM3_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000428) prescaler </i>
//    <loc> ( (unsigned int)((TIM3_PSC >> 0) & 0xFFFFFFFF), ((TIM3_PSC = (TIM3_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_PSC_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_ARR  --------------------------------
// SVD Line: 15670

unsigned int TIM3_ARR __AT (0x4000042C);



// --------------------------------  Field Item: TIM3_ARR_ARR  ------------------------------------
// SVD Line: 15679

//  <item> SFDITEM_FIELD__TIM3_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000042C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_ARR >> 0) & 0xFFFF), ((TIM3_ARR = (TIM3_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_ARR  ------------------------------------
// SVD Line: 15670

//  <rtree> SFDITEM_REG__TIM3_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000042C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM3_ARR >> 0) & 0xFFFFFFFF), ((TIM3_ARR = (TIM3_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CCR1  --------------------------------
// SVD Line: 15687

unsigned int TIM3_CCR1 __AT (0x40000434);



// -------------------------------  Field Item: TIM3_CCR1_CCR1  -----------------------------------
// SVD Line: 15696

//  <item> SFDITEM_FIELD__TIM3_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000434) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CCR1 >> 0) & 0xFFFF), ((TIM3_CCR1 = (TIM3_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CCR1  -----------------------------------
// SVD Line: 15687

//  <rtree> SFDITEM_REG__TIM3_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000434) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM3_CCR1 >> 0) & 0xFFFFFFFF), ((TIM3_CCR1 = (TIM3_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCR1_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CCR2  --------------------------------
// SVD Line: 15704

unsigned int TIM3_CCR2 __AT (0x40000438);



// -------------------------------  Field Item: TIM3_CCR2_CCR2  -----------------------------------
// SVD Line: 15713

//  <item> SFDITEM_FIELD__TIM3_CCR2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000438) Capture/Compare 2 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CCR2 >> 0) & 0xFFFF), ((TIM3_CCR2 = (TIM3_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CCR2  -----------------------------------
// SVD Line: 15704

//  <rtree> SFDITEM_REG__TIM3_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000438) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM3_CCR2 >> 0) & 0xFFFFFFFF), ((TIM3_CCR2 = (TIM3_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCR2_CCR2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CCR3  --------------------------------
// SVD Line: 15721

unsigned int TIM3_CCR3 __AT (0x4000043C);



// -------------------------------  Field Item: TIM3_CCR3_CCR1  -----------------------------------
// SVD Line: 15730

//  <item> SFDITEM_FIELD__TIM3_CCR3_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000043C) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CCR3 >> 0) & 0xFFFF), ((TIM3_CCR3 = (TIM3_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CCR3  -----------------------------------
// SVD Line: 15721

//  <rtree> SFDITEM_REG__TIM3_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000043C) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM3_CCR3 >> 0) & 0xFFFFFFFF), ((TIM3_CCR3 = (TIM3_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCR3_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CCR4  --------------------------------
// SVD Line: 15738

unsigned int TIM3_CCR4 __AT (0x40000440);



// -------------------------------  Field Item: TIM3_CCR4_CCR4  -----------------------------------
// SVD Line: 15747

//  <item> SFDITEM_FIELD__TIM3_CCR4_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000440) Capture/Compare 4 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CCR4 >> 0) & 0xFFFF), ((TIM3_CCR4 = (TIM3_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CCR4  -----------------------------------
// SVD Line: 15738

//  <rtree> SFDITEM_REG__TIM3_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000440) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM3_CCR4 >> 0) & 0xFFFFFFFF), ((TIM3_CCR4 = (TIM3_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCR4_CCR4 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_DCR  --------------------------------
// SVD Line: 15755

unsigned int TIM3_DCR __AT (0x40000448);



// --------------------------------  Field Item: TIM3_DCR_DBL  ------------------------------------
// SVD Line: 15764

//  <item> SFDITEM_FIELD__TIM3_DCR_DBL
//    <name> DBL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40000448) DMA burst length </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_DCR >> 8) & 0x1F), ((TIM3_DCR = (TIM3_DCR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_DCR_DBA  ------------------------------------
// SVD Line: 15770

//  <item> SFDITEM_FIELD__TIM3_DCR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40000448) DMA base address </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_DCR >> 0) & 0x1F), ((TIM3_DCR = (TIM3_DCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_DCR  ------------------------------------
// SVD Line: 15755

//  <rtree> SFDITEM_REG__TIM3_DCR
//    <name> DCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000448) DMA control register </i>
//    <loc> ( (unsigned int)((TIM3_DCR >> 0) & 0xFFFFFFFF), ((TIM3_DCR = (TIM3_DCR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_DCR_DBL </item>
//    <item> SFDITEM_FIELD__TIM3_DCR_DBA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_DMAR  --------------------------------
// SVD Line: 15778

unsigned int TIM3_DMAR __AT (0x4000044C);



// -------------------------------  Field Item: TIM3_DMAR_DMAB  -----------------------------------
// SVD Line: 15787

//  <item> SFDITEM_FIELD__TIM3_DMAR_DMAB
//    <name> DMAB </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000044C) DMA register for burst  accesses </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_DMAR >> 0) & 0xFFFF), ((TIM3_DMAR = (TIM3_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_DMAR  -----------------------------------
// SVD Line: 15778

//  <rtree> SFDITEM_REG__TIM3_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000044C) DMA address for full transfer </i>
//    <loc> ( (unsigned int)((TIM3_DMAR >> 0) & 0xFFFFFFFF), ((TIM3_DMAR = (TIM3_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_DMAR_DMAB </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM3  -------------------------------------
// SVD Line: 15798

//  <view> TIM3
//    <name> TIM3 </name>
//    <item> SFDITEM_REG__TIM3_CR1 </item>
//    <item> SFDITEM_REG__TIM3_CR2 </item>
//    <item> SFDITEM_REG__TIM3_SMCR </item>
//    <item> SFDITEM_REG__TIM3_DIER </item>
//    <item> SFDITEM_REG__TIM3_SR </item>
//    <item> SFDITEM_REG__TIM3_EGR </item>
//    <item> SFDITEM_REG__TIM3_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM3_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM3_CCMR2_Output </item>
//    <item> SFDITEM_REG__TIM3_CCMR2_Input </item>
//    <item> SFDITEM_REG__TIM3_CCER </item>
//    <item> SFDITEM_REG__TIM3_CNT </item>
//    <item> SFDITEM_REG__TIM3_PSC </item>
//    <item> SFDITEM_REG__TIM3_ARR </item>
//    <item> SFDITEM_REG__TIM3_CCR1 </item>
//    <item> SFDITEM_REG__TIM3_CCR2 </item>
//    <item> SFDITEM_REG__TIM3_CCR3 </item>
//    <item> SFDITEM_REG__TIM3_CCR4 </item>
//    <item> SFDITEM_REG__TIM3_DCR </item>
//    <item> SFDITEM_REG__TIM3_DMAR </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM4_CR1  --------------------------------
// SVD Line: 14908

unsigned int TIM4_CR1 __AT (0x40000800);



// --------------------------------  Field Item: TIM4_CR1_CKD  ------------------------------------
// SVD Line: 14917

//  <item> SFDITEM_FIELD__TIM4_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000800) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CR1 >> 8) & 0x3), ((TIM4_CR1 = (TIM4_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM4_CR1_ARPE  -----------------------------------
// SVD Line: 14923

//  <item> SFDITEM_FIELD__TIM4_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000800) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_CR1_CMS  ------------------------------------
// SVD Line: 14929

//  <item> SFDITEM_FIELD__TIM4_CR1_CMS
//    <name> CMS </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40000800) Center-aligned mode  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CR1 >> 5) & 0x3), ((TIM4_CR1 = (TIM4_CR1 & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM4_CR1_DIR  ------------------------------------
// SVD Line: 14936

//  <item> SFDITEM_FIELD__TIM4_CR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000800) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_CR1_OPM  ------------------------------------
// SVD Line: 14942

//  <item> SFDITEM_FIELD__TIM4_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000800) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_CR1_URS  ------------------------------------
// SVD Line: 14948

//  <item> SFDITEM_FIELD__TIM4_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000800) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_CR1_UDIS  -----------------------------------
// SVD Line: 14954

//  <item> SFDITEM_FIELD__TIM4_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000800) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_CR1_CEN  ------------------------------------
// SVD Line: 14960

//  <item> SFDITEM_FIELD__TIM4_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000800) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_CR1  ------------------------------------
// SVD Line: 14908

//  <rtree> SFDITEM_REG__TIM4_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000800) control register 1 </i>
//    <loc> ( (unsigned int)((TIM4_CR1 >> 0) & 0xFFFFFFFF), ((TIM4_CR1 = (TIM4_CR1 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_CR1_CKD </item>
//    <item> SFDITEM_FIELD__TIM4_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM4_CR1_CMS </item>
//    <item> SFDITEM_FIELD__TIM4_CR1_DIR </item>
//    <item> SFDITEM_FIELD__TIM4_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM4_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM4_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM4_CR1_CEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM4_CR2  --------------------------------
// SVD Line: 14968

unsigned int TIM4_CR2 __AT (0x40000804);



// --------------------------------  Field Item: TIM4_CR2_TI1S  -----------------------------------
// SVD Line: 14977

//  <item> SFDITEM_FIELD__TIM4_CR2_TI1S
//    <name> TI1S </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000804) TI1 selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CR2 ) </loc>
//      <o.7..7> TI1S
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_CR2_MMS  ------------------------------------
// SVD Line: 14983

//  <item> SFDITEM_FIELD__TIM4_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000804) Master mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CR2 >> 4) & 0x7), ((TIM4_CR2 = (TIM4_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM4_CR2_CCDS  -----------------------------------
// SVD Line: 14989

//  <item> SFDITEM_FIELD__TIM4_CR2_CCDS
//    <name> CCDS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000804) Capture/compare DMA  selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CR2 ) </loc>
//      <o.3..3> CCDS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_CR2  ------------------------------------
// SVD Line: 14968

//  <rtree> SFDITEM_REG__TIM4_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000804) control register 2 </i>
//    <loc> ( (unsigned int)((TIM4_CR2 >> 0) & 0xFFFFFFFF), ((TIM4_CR2 = (TIM4_CR2 & ~(0xF8UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF8) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_CR2_TI1S </item>
//    <item> SFDITEM_FIELD__TIM4_CR2_MMS </item>
//    <item> SFDITEM_FIELD__TIM4_CR2_CCDS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM4_SMCR  --------------------------------
// SVD Line: 14998

unsigned int TIM4_SMCR __AT (0x40000808);



// --------------------------------  Field Item: TIM4_SMCR_ETP  -----------------------------------
// SVD Line: 15007

//  <item> SFDITEM_FIELD__TIM4_SMCR_ETP
//    <name> ETP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000808) External trigger polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_SMCR ) </loc>
//      <o.15..15> ETP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_SMCR_ECE  -----------------------------------
// SVD Line: 15013

//  <item> SFDITEM_FIELD__TIM4_SMCR_ECE
//    <name> ECE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40000808) External clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_SMCR ) </loc>
//      <o.14..14> ECE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_SMCR_ETPS  -----------------------------------
// SVD Line: 15019

//  <item> SFDITEM_FIELD__TIM4_SMCR_ETPS
//    <name> ETPS </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40000808) External trigger prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_SMCR >> 12) & 0x3), ((TIM4_SMCR = (TIM4_SMCR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM4_SMCR_ETF  -----------------------------------
// SVD Line: 15025

//  <item> SFDITEM_FIELD__TIM4_SMCR_ETF
//    <name> ETF </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40000808) External trigger filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_SMCR >> 8) & 0xF), ((TIM4_SMCR = (TIM4_SMCR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM4_SMCR_MSM  -----------------------------------
// SVD Line: 15031

//  <item> SFDITEM_FIELD__TIM4_SMCR_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000808) Master/Slave mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_SMCR ) </loc>
//      <o.7..7> MSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_SMCR_TS  ------------------------------------
// SVD Line: 15037

//  <item> SFDITEM_FIELD__TIM4_SMCR_TS
//    <name> TS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000808) Trigger selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_SMCR >> 4) & 0x7), ((TIM4_SMCR = (TIM4_SMCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM4_SMCR_OCCS  -----------------------------------
// SVD Line: 15043

//  <item> SFDITEM_FIELD__TIM4_SMCR_OCCS
//    <name> OCCS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000808) OCREF clear selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_SMCR ) </loc>
//      <o.3..3> OCCS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_SMCR_SMS  -----------------------------------
// SVD Line: 15049

//  <item> SFDITEM_FIELD__TIM4_SMCR_SMS
//    <name> SMS </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40000808) Slave mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_SMCR >> 0) & 0x7), ((TIM4_SMCR = (TIM4_SMCR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_SMCR  -----------------------------------
// SVD Line: 14998

//  <rtree> SFDITEM_REG__TIM4_SMCR
//    <name> SMCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000808) slave mode control register </i>
//    <loc> ( (unsigned int)((TIM4_SMCR >> 0) & 0xFFFFFFFF), ((TIM4_SMCR = (TIM4_SMCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_SMCR_ETP </item>
//    <item> SFDITEM_FIELD__TIM4_SMCR_ECE </item>
//    <item> SFDITEM_FIELD__TIM4_SMCR_ETPS </item>
//    <item> SFDITEM_FIELD__TIM4_SMCR_ETF </item>
//    <item> SFDITEM_FIELD__TIM4_SMCR_MSM </item>
//    <item> SFDITEM_FIELD__TIM4_SMCR_TS </item>
//    <item> SFDITEM_FIELD__TIM4_SMCR_OCCS </item>
//    <item> SFDITEM_FIELD__TIM4_SMCR_SMS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM4_DIER  --------------------------------
// SVD Line: 15057

unsigned int TIM4_DIER __AT (0x4000080C);



// --------------------------------  Field Item: TIM4_DIER_TDE  -----------------------------------
// SVD Line: 15066

//  <item> SFDITEM_FIELD__TIM4_DIER_TDE
//    <name> TDE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000080C) Trigger DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_DIER ) </loc>
//      <o.14..14> TDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_DIER_CC4DE  ----------------------------------
// SVD Line: 15072

//  <item> SFDITEM_FIELD__TIM4_DIER_CC4DE
//    <name> CC4DE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000080C) Capture/Compare 4 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_DIER ) </loc>
//      <o.12..12> CC4DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_DIER_CC3DE  ----------------------------------
// SVD Line: 15079

//  <item> SFDITEM_FIELD__TIM4_DIER_CC3DE
//    <name> CC3DE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000080C) Capture/Compare 3 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_DIER ) </loc>
//      <o.11..11> CC3DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_DIER_CC2DE  ----------------------------------
// SVD Line: 15086

//  <item> SFDITEM_FIELD__TIM4_DIER_CC2DE
//    <name> CC2DE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000080C) Capture/Compare 2 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_DIER ) </loc>
//      <o.10..10> CC2DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_DIER_CC1DE  ----------------------------------
// SVD Line: 15093

//  <item> SFDITEM_FIELD__TIM4_DIER_CC1DE
//    <name> CC1DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000080C) Capture/Compare 1 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_DIER ) </loc>
//      <o.9..9> CC1DE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_DIER_UDE  -----------------------------------
// SVD Line: 15100

//  <item> SFDITEM_FIELD__TIM4_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000080C) Update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_DIER_TIE  -----------------------------------
// SVD Line: 15106

//  <item> SFDITEM_FIELD__TIM4_DIER_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000080C) Trigger interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_DIER ) </loc>
//      <o.6..6> TIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_DIER_CC4IE  ----------------------------------
// SVD Line: 15112

//  <item> SFDITEM_FIELD__TIM4_DIER_CC4IE
//    <name> CC4IE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000080C) Capture/Compare 4 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_DIER ) </loc>
//      <o.4..4> CC4IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_DIER_CC3IE  ----------------------------------
// SVD Line: 15119

//  <item> SFDITEM_FIELD__TIM4_DIER_CC3IE
//    <name> CC3IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000080C) Capture/Compare 3 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_DIER ) </loc>
//      <o.3..3> CC3IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_DIER_CC2IE  ----------------------------------
// SVD Line: 15126

//  <item> SFDITEM_FIELD__TIM4_DIER_CC2IE
//    <name> CC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000080C) Capture/Compare 2 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_DIER ) </loc>
//      <o.2..2> CC2IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_DIER_CC1IE  ----------------------------------
// SVD Line: 15133

//  <item> SFDITEM_FIELD__TIM4_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000080C) Capture/Compare 1 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_DIER_UIE  -----------------------------------
// SVD Line: 15140

//  <item> SFDITEM_FIELD__TIM4_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000080C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_DIER  -----------------------------------
// SVD Line: 15057

//  <rtree> SFDITEM_REG__TIM4_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000080C) Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM4_DIER >> 0) & 0xFFFFFFFF), ((TIM4_DIER = (TIM4_DIER & ~(0x5F5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5F5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_DIER_TDE </item>
//    <item> SFDITEM_FIELD__TIM4_DIER_CC4DE </item>
//    <item> SFDITEM_FIELD__TIM4_DIER_CC3DE </item>
//    <item> SFDITEM_FIELD__TIM4_DIER_CC2DE </item>
//    <item> SFDITEM_FIELD__TIM4_DIER_CC1DE </item>
//    <item> SFDITEM_FIELD__TIM4_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM4_DIER_TIE </item>
//    <item> SFDITEM_FIELD__TIM4_DIER_CC4IE </item>
//    <item> SFDITEM_FIELD__TIM4_DIER_CC3IE </item>
//    <item> SFDITEM_FIELD__TIM4_DIER_CC2IE </item>
//    <item> SFDITEM_FIELD__TIM4_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM4_DIER_UIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM4_SR  ---------------------------------
// SVD Line: 15148

unsigned int TIM4_SR __AT (0x40000810);



// --------------------------------  Field Item: TIM4_SR_CC4OF  -----------------------------------
// SVD Line: 15157

//  <item> SFDITEM_FIELD__TIM4_SR_CC4OF
//    <name> CC4OF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000810) Capture/compare 1 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_SR ) </loc>
//      <o.12..12> CC4OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_SR_CC3OF  -----------------------------------
// SVD Line: 15164

//  <item> SFDITEM_FIELD__TIM4_SR_CC3OF
//    <name> CC3OF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000810) Capture/compare 3 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_SR ) </loc>
//      <o.11..11> CC3OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_SR_CC2OF  -----------------------------------
// SVD Line: 15171

//  <item> SFDITEM_FIELD__TIM4_SR_CC2OF
//    <name> CC2OF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000810) Capture/compare 2 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_SR ) </loc>
//      <o.10..10> CC2OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_SR_CC1OF  -----------------------------------
// SVD Line: 15178

//  <item> SFDITEM_FIELD__TIM4_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000810) Capture/compare 1 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM4_SR_TIF  ------------------------------------
// SVD Line: 15185

//  <item> SFDITEM_FIELD__TIM4_SR_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000810) Trigger interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_SR ) </loc>
//      <o.6..6> TIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_SR_CC4IF  -----------------------------------
// SVD Line: 15191

//  <item> SFDITEM_FIELD__TIM4_SR_CC4IF
//    <name> CC4IF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000810) Capture/Compare 4 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_SR ) </loc>
//      <o.4..4> CC4IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_SR_CC3IF  -----------------------------------
// SVD Line: 15198

//  <item> SFDITEM_FIELD__TIM4_SR_CC3IF
//    <name> CC3IF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000810) Capture/Compare 3 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_SR ) </loc>
//      <o.3..3> CC3IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_SR_CC2IF  -----------------------------------
// SVD Line: 15205

//  <item> SFDITEM_FIELD__TIM4_SR_CC2IF
//    <name> CC2IF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000810) Capture/Compare 2 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_SR ) </loc>
//      <o.2..2> CC2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_SR_CC1IF  -----------------------------------
// SVD Line: 15212

//  <item> SFDITEM_FIELD__TIM4_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000810) Capture/Compare 1 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM4_SR_UIF  ------------------------------------
// SVD Line: 15219

//  <item> SFDITEM_FIELD__TIM4_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000810) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM4_SR  ------------------------------------
// SVD Line: 15148

//  <rtree> SFDITEM_REG__TIM4_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000810) status register </i>
//    <loc> ( (unsigned int)((TIM4_SR >> 0) & 0xFFFFFFFF), ((TIM4_SR = (TIM4_SR & ~(0x1E5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1E5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_SR_CC4OF </item>
//    <item> SFDITEM_FIELD__TIM4_SR_CC3OF </item>
//    <item> SFDITEM_FIELD__TIM4_SR_CC2OF </item>
//    <item> SFDITEM_FIELD__TIM4_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM4_SR_TIF </item>
//    <item> SFDITEM_FIELD__TIM4_SR_CC4IF </item>
//    <item> SFDITEM_FIELD__TIM4_SR_CC3IF </item>
//    <item> SFDITEM_FIELD__TIM4_SR_CC2IF </item>
//    <item> SFDITEM_FIELD__TIM4_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM4_SR_UIF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM4_EGR  --------------------------------
// SVD Line: 15227

unsigned int TIM4_EGR __AT (0x40000814);



// ---------------------------------  Field Item: TIM4_EGR_TG  ------------------------------------
// SVD Line: 15236

//  <item> SFDITEM_FIELD__TIM4_EGR_TG
//    <name> TG </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000814) Trigger generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_EGR ) </loc>
//      <o.6..6> TG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_EGR_CC4G  -----------------------------------
// SVD Line: 15242

//  <item> SFDITEM_FIELD__TIM4_EGR_CC4G
//    <name> CC4G </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000814) Capture/compare 4  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_EGR ) </loc>
//      <o.4..4> CC4G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_EGR_CC3G  -----------------------------------
// SVD Line: 15249

//  <item> SFDITEM_FIELD__TIM4_EGR_CC3G
//    <name> CC3G </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000814) Capture/compare 3  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_EGR ) </loc>
//      <o.3..3> CC3G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_EGR_CC2G  -----------------------------------
// SVD Line: 15256

//  <item> SFDITEM_FIELD__TIM4_EGR_CC2G
//    <name> CC2G </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000814) Capture/compare 2  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_EGR ) </loc>
//      <o.2..2> CC2G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_EGR_CC1G  -----------------------------------
// SVD Line: 15263

//  <item> SFDITEM_FIELD__TIM4_EGR_CC1G
//    <name> CC1G </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000814) Capture/compare 1  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM4_EGR_UG  ------------------------------------
// SVD Line: 15270

//  <item> SFDITEM_FIELD__TIM4_EGR_UG
//    <name> UG </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000814) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_EGR  ------------------------------------
// SVD Line: 15227

//  <rtree> SFDITEM_REG__TIM4_EGR
//    <name> EGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000814) event generation register </i>
//    <loc> ( (unsigned int)((TIM4_EGR >> 0) & 0xFFFFFFFF), ((TIM4_EGR = (TIM4_EGR & ~(0x5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_EGR_TG </item>
//    <item> SFDITEM_FIELD__TIM4_EGR_CC4G </item>
//    <item> SFDITEM_FIELD__TIM4_EGR_CC3G </item>
//    <item> SFDITEM_FIELD__TIM4_EGR_CC2G </item>
//    <item> SFDITEM_FIELD__TIM4_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM4_EGR_UG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM4_CCMR1_Output  ----------------------------
// SVD Line: 15278

unsigned int TIM4_CCMR1_Output __AT (0x40000818);



// ---------------------------  Field Item: TIM4_CCMR1_Output_OC2CE  ------------------------------
// SVD Line: 15288

//  <item> SFDITEM_FIELD__TIM4_CCMR1_Output_OC2CE
//    <name> OC2CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000818) Output compare 2 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCMR1_Output ) </loc>
//      <o.15..15> OC2CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR1_Output_OC2M  -------------------------------
// SVD Line: 15295

//  <item> SFDITEM_FIELD__TIM4_CCMR1_Output_OC2M
//    <name> OC2M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40000818) Output compare 2 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR1_Output >> 12) & 0x7), ((TIM4_CCMR1_Output = (TIM4_CCMR1_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR1_Output_OC2PE  ------------------------------
// SVD Line: 15301

//  <item> SFDITEM_FIELD__TIM4_CCMR1_Output_OC2PE
//    <name> OC2PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000818) Output compare 2 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCMR1_Output ) </loc>
//      <o.11..11> OC2PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR1_Output_OC2FE  ------------------------------
// SVD Line: 15308

//  <item> SFDITEM_FIELD__TIM4_CCMR1_Output_OC2FE
//    <name> OC2FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000818) Output compare 2 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCMR1_Output ) </loc>
//      <o.10..10> OC2FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR1_Output_CC2S  -------------------------------
// SVD Line: 15315

//  <item> SFDITEM_FIELD__TIM4_CCMR1_Output_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40000818) Capture/Compare 2  selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCMR1_Output ) </loc>
//      <o.8..8> CC2S
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR1_Output_OC1CE  ------------------------------
// SVD Line: 15322

//  <item> SFDITEM_FIELD__TIM4_CCMR1_Output_OC1CE
//    <name> OC1CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000818) Output compare 1 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCMR1_Output ) </loc>
//      <o.7..7> OC1CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR1_Output_OC1M  -------------------------------
// SVD Line: 15329

//  <item> SFDITEM_FIELD__TIM4_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000818) Output compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR1_Output >> 4) & 0x7), ((TIM4_CCMR1_Output = (TIM4_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 15335

//  <item> SFDITEM_FIELD__TIM4_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000818) Output compare 1 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 15342

//  <item> SFDITEM_FIELD__TIM4_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000818) Output compare 1 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR1_Output_CC1S  -------------------------------
// SVD Line: 15349

//  <item> SFDITEM_FIELD__TIM4_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000818) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR1_Output >> 0) & 0x3), ((TIM4_CCMR1_Output = (TIM4_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM4_CCMR1_Output  -------------------------------
// SVD Line: 15278

//  <rtree> SFDITEM_REG__TIM4_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000818) capture/compare mode register  1 </i>
//    <loc> ( (unsigned int)((TIM4_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM4_CCMR1_Output = (TIM4_CCMR1_Output & ~(0xFDFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFDFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_CCMR1_Output_OC2CE </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR1_Output_OC2M </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR1_Output_OC2PE </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR1_Output_OC2FE </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR1_Output_CC2S </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR1_Output_OC1CE </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR1_Output_CC1S </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM4_CCMR1_Input  ----------------------------
// SVD Line: 15358

unsigned int TIM4_CCMR1_Input __AT (0x40000818);



// ----------------------------  Field Item: TIM4_CCMR1_Input_IC2F  -------------------------------
// SVD Line: 15369

//  <item> SFDITEM_FIELD__TIM4_CCMR1_Input_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40000818) Input capture 2 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR1_Input >> 12) & 0xF), ((TIM4_CCMR1_Input = (TIM4_CCMR1_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR1_Input_IC2PCS  ------------------------------
// SVD Line: 15375

//  <item> SFDITEM_FIELD__TIM4_CCMR1_Input_IC2PCS
//    <name> IC2PCS </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40000818) Input capture 2 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR1_Input >> 10) & 0x3), ((TIM4_CCMR1_Input = (TIM4_CCMR1_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM4_CCMR1_Input_CC2S  -------------------------------
// SVD Line: 15381

//  <item> SFDITEM_FIELD__TIM4_CCMR1_Input_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000818) Capture/Compare 2  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR1_Input >> 8) & 0x3), ((TIM4_CCMR1_Input = (TIM4_CCMR1_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM4_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 15388

//  <item> SFDITEM_FIELD__TIM4_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40000818) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR1_Input >> 4) & 0xF), ((TIM4_CCMR1_Input = (TIM4_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR1_Input_ICPCS  -------------------------------
// SVD Line: 15394

//  <item> SFDITEM_FIELD__TIM4_CCMR1_Input_ICPCS
//    <name> ICPCS </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40000818) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR1_Input >> 2) & 0x3), ((TIM4_CCMR1_Input = (TIM4_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM4_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 15400

//  <item> SFDITEM_FIELD__TIM4_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000818) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR1_Input >> 0) & 0x3), ((TIM4_CCMR1_Input = (TIM4_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM4_CCMR1_Input  --------------------------------
// SVD Line: 15358

//  <rtree> SFDITEM_REG__TIM4_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000818) capture/compare mode register 1 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM4_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM4_CCMR1_Input = (TIM4_CCMR1_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_CCMR1_Input_IC2F </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR1_Input_IC2PCS </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR1_Input_CC2S </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR1_Input_ICPCS </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR1_Input_CC1S </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM4_CCMR2_Output  ----------------------------
// SVD Line: 15409

unsigned int TIM4_CCMR2_Output __AT (0x4000081C);



// ---------------------------  Field Item: TIM4_CCMR2_Output_OC4CE  ------------------------------
// SVD Line: 15419

//  <item> SFDITEM_FIELD__TIM4_CCMR2_Output_OC4CE
//    <name> OC4CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000081C) Output compare 4 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCMR2_Output ) </loc>
//      <o.15..15> OC4CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR2_Output_OC4M  -------------------------------
// SVD Line: 15426

//  <item> SFDITEM_FIELD__TIM4_CCMR2_Output_OC4M
//    <name> OC4M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x4000081C) Output compare 4 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR2_Output >> 12) & 0x7), ((TIM4_CCMR2_Output = (TIM4_CCMR2_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR2_Output_OC4PE  ------------------------------
// SVD Line: 15432

//  <item> SFDITEM_FIELD__TIM4_CCMR2_Output_OC4PE
//    <name> OC4PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000081C) Output compare 4 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCMR2_Output ) </loc>
//      <o.11..11> OC4PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR2_Output_OC4FE  ------------------------------
// SVD Line: 15439

//  <item> SFDITEM_FIELD__TIM4_CCMR2_Output_OC4FE
//    <name> OC4FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000081C) Output compare 4 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCMR2_Output ) </loc>
//      <o.10..10> OC4FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR2_Output_CC4S  -------------------------------
// SVD Line: 15446

//  <item> SFDITEM_FIELD__TIM4_CCMR2_Output_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000081C) Capture/Compare 4  selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCMR2_Output ) </loc>
//      <o.8..8> CC4S
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR2_Output_OC3CE  ------------------------------
// SVD Line: 15453

//  <item> SFDITEM_FIELD__TIM4_CCMR2_Output_OC3CE
//    <name> OC3CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000081C) Output compare 3 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCMR2_Output ) </loc>
//      <o.7..7> OC3CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR2_Output_OC3M  -------------------------------
// SVD Line: 15460

//  <item> SFDITEM_FIELD__TIM4_CCMR2_Output_OC3M
//    <name> OC3M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x4000081C) Output compare 3 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR2_Output >> 4) & 0x7), ((TIM4_CCMR2_Output = (TIM4_CCMR2_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR2_Output_OC3PE  ------------------------------
// SVD Line: 15466

//  <item> SFDITEM_FIELD__TIM4_CCMR2_Output_OC3PE
//    <name> OC3PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000081C) Output compare 3 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCMR2_Output ) </loc>
//      <o.3..3> OC3PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR2_Output_OC3FE  ------------------------------
// SVD Line: 15473

//  <item> SFDITEM_FIELD__TIM4_CCMR2_Output_OC3FE
//    <name> OC3FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000081C) Output compare 3 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCMR2_Output ) </loc>
//      <o.2..2> OC3FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR2_Output_CC3S  -------------------------------
// SVD Line: 15480

//  <item> SFDITEM_FIELD__TIM4_CCMR2_Output_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4000081C) Capture/Compare 3  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR2_Output >> 0) & 0x3), ((TIM4_CCMR2_Output = (TIM4_CCMR2_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM4_CCMR2_Output  -------------------------------
// SVD Line: 15409

//  <rtree> SFDITEM_REG__TIM4_CCMR2_Output
//    <name> CCMR2_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000081C) capture/compare mode register  2 </i>
//    <loc> ( (unsigned int)((TIM4_CCMR2_Output >> 0) & 0xFFFFFFFF), ((TIM4_CCMR2_Output = (TIM4_CCMR2_Output & ~(0xFDFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFDFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_CCMR2_Output_OC4CE </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR2_Output_OC4M </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR2_Output_OC4PE </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR2_Output_OC4FE </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR2_Output_CC4S </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR2_Output_OC3CE </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR2_Output_OC3M </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR2_Output_OC3PE </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR2_Output_OC3FE </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR2_Output_CC3S </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM4_CCMR2_Input  ----------------------------
// SVD Line: 15489

unsigned int TIM4_CCMR2_Input __AT (0x4000081C);



// ----------------------------  Field Item: TIM4_CCMR2_Input_IC4F  -------------------------------
// SVD Line: 15500

//  <item> SFDITEM_FIELD__TIM4_CCMR2_Input_IC4F
//    <name> IC4F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x4000081C) Input capture 4 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR2_Input >> 12) & 0xF), ((TIM4_CCMR2_Input = (TIM4_CCMR2_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR2_Input_IC4PSC  ------------------------------
// SVD Line: 15506

//  <item> SFDITEM_FIELD__TIM4_CCMR2_Input_IC4PSC
//    <name> IC4PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4000081C) Input capture 4 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR2_Input >> 10) & 0x3), ((TIM4_CCMR2_Input = (TIM4_CCMR2_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM4_CCMR2_Input_CC4S  -------------------------------
// SVD Line: 15512

//  <item> SFDITEM_FIELD__TIM4_CCMR2_Input_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000081C) Capture/Compare 4  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR2_Input >> 8) & 0x3), ((TIM4_CCMR2_Input = (TIM4_CCMR2_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM4_CCMR2_Input_IC3F  -------------------------------
// SVD Line: 15519

//  <item> SFDITEM_FIELD__TIM4_CCMR2_Input_IC3F
//    <name> IC3F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x4000081C) Input capture 3 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR2_Input >> 4) & 0xF), ((TIM4_CCMR2_Input = (TIM4_CCMR2_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR2_Input_IC3PSC  ------------------------------
// SVD Line: 15525

//  <item> SFDITEM_FIELD__TIM4_CCMR2_Input_IC3PSC
//    <name> IC3PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4000081C) Input capture 3 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR2_Input >> 2) & 0x3), ((TIM4_CCMR2_Input = (TIM4_CCMR2_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM4_CCMR2_Input_CC3S  -------------------------------
// SVD Line: 15531

//  <item> SFDITEM_FIELD__TIM4_CCMR2_Input_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4000081C) Capture/compare 3  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR2_Input >> 0) & 0x3), ((TIM4_CCMR2_Input = (TIM4_CCMR2_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM4_CCMR2_Input  --------------------------------
// SVD Line: 15489

//  <rtree> SFDITEM_REG__TIM4_CCMR2_Input
//    <name> CCMR2_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000081C) capture/compare mode register 2 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM4_CCMR2_Input >> 0) & 0xFFFFFFFF), ((TIM4_CCMR2_Input = (TIM4_CCMR2_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_CCMR2_Input_IC4F </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR2_Input_IC4PSC </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR2_Input_CC4S </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR2_Input_IC3F </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR2_Input_IC3PSC </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR2_Input_CC3S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM4_CCER  --------------------------------
// SVD Line: 15540

unsigned int TIM4_CCER __AT (0x40000820);



// -------------------------------  Field Item: TIM4_CCER_CC4NP  ----------------------------------
// SVD Line: 15550

//  <item> SFDITEM_FIELD__TIM4_CCER_CC4NP
//    <name> CC4NP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000820) Capture/Compare 4 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCER ) </loc>
//      <o.15..15> CC4NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_CCER_CC4P  -----------------------------------
// SVD Line: 15557

//  <item> SFDITEM_FIELD__TIM4_CCER_CC4P
//    <name> CC4P </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40000820) Capture/Compare 4 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCER ) </loc>
//      <o.13..13> CC4P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_CCER_CC4E  -----------------------------------
// SVD Line: 15564

//  <item> SFDITEM_FIELD__TIM4_CCER_CC4E
//    <name> CC4E </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000820) Capture/Compare 4 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCER ) </loc>
//      <o.12..12> CC4E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_CCER_CC3NP  ----------------------------------
// SVD Line: 15571

//  <item> SFDITEM_FIELD__TIM4_CCER_CC3NP
//    <name> CC3NP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000820) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCER ) </loc>
//      <o.11..11> CC3NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_CCER_CC3P  -----------------------------------
// SVD Line: 15578

//  <item> SFDITEM_FIELD__TIM4_CCER_CC3P
//    <name> CC3P </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000820) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCER ) </loc>
//      <o.9..9> CC3P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_CCER_CC3E  -----------------------------------
// SVD Line: 15585

//  <item> SFDITEM_FIELD__TIM4_CCER_CC3E
//    <name> CC3E </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40000820) Capture/Compare 3 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCER ) </loc>
//      <o.8..8> CC3E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_CCER_CC2NP  ----------------------------------
// SVD Line: 15592

//  <item> SFDITEM_FIELD__TIM4_CCER_CC2NP
//    <name> CC2NP </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000820) Capture/Compare 2 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCER ) </loc>
//      <o.7..7> CC2NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_CCER_CC2P  -----------------------------------
// SVD Line: 15599

//  <item> SFDITEM_FIELD__TIM4_CCER_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40000820) Capture/Compare 2 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCER ) </loc>
//      <o.5..5> CC2P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_CCER_CC2E  -----------------------------------
// SVD Line: 15606

//  <item> SFDITEM_FIELD__TIM4_CCER_CC2E
//    <name> CC2E </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000820) Capture/Compare 2 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCER ) </loc>
//      <o.4..4> CC2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_CCER_CC1NP  ----------------------------------
// SVD Line: 15613

//  <item> SFDITEM_FIELD__TIM4_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000820) Capture/Compare 1 complementary output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_CCER_CC1P  -----------------------------------
// SVD Line: 15620

//  <item> SFDITEM_FIELD__TIM4_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000820) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_CCER_CC1E  -----------------------------------
// SVD Line: 15627

//  <item> SFDITEM_FIELD__TIM4_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000820) Capture/Compare 1 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_CCER  -----------------------------------
// SVD Line: 15540

//  <rtree> SFDITEM_REG__TIM4_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000820) capture/compare enable  register </i>
//    <loc> ( (unsigned int)((TIM4_CCER >> 0) & 0xFFFFFFFF), ((TIM4_CCER = (TIM4_CCER & ~(0xBBBBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBBBB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_CCER_CC4NP </item>
//    <item> SFDITEM_FIELD__TIM4_CCER_CC4P </item>
//    <item> SFDITEM_FIELD__TIM4_CCER_CC4E </item>
//    <item> SFDITEM_FIELD__TIM4_CCER_CC3NP </item>
//    <item> SFDITEM_FIELD__TIM4_CCER_CC3P </item>
//    <item> SFDITEM_FIELD__TIM4_CCER_CC3E </item>
//    <item> SFDITEM_FIELD__TIM4_CCER_CC2NP </item>
//    <item> SFDITEM_FIELD__TIM4_CCER_CC2P </item>
//    <item> SFDITEM_FIELD__TIM4_CCER_CC2E </item>
//    <item> SFDITEM_FIELD__TIM4_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM4_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM4_CCER_CC1E </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM4_CNT  --------------------------------
// SVD Line: 15636

unsigned int TIM4_CNT __AT (0x40000824);



// --------------------------------  Field Item: TIM4_CNT_CNT  ------------------------------------
// SVD Line: 15645

//  <item> SFDITEM_FIELD__TIM4_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000824) TIM2 counter </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM4_CNT >> 0) & 0xFFFF), ((TIM4_CNT = (TIM4_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_CNT  ------------------------------------
// SVD Line: 15636

//  <rtree> SFDITEM_REG__TIM4_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000824) counter </i>
//    <loc> ( (unsigned int)((TIM4_CNT >> 0) & 0xFFFFFFFF), ((TIM4_CNT = (TIM4_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_CNT_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM4_PSC  --------------------------------
// SVD Line: 15653

unsigned int TIM4_PSC __AT (0x40000828);



// --------------------------------  Field Item: TIM4_PSC_PSC  ------------------------------------
// SVD Line: 15662

//  <item> SFDITEM_FIELD__TIM4_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000828) TIM2 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM4_PSC >> 0) & 0xFFFF), ((TIM4_PSC = (TIM4_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_PSC  ------------------------------------
// SVD Line: 15653

//  <rtree> SFDITEM_REG__TIM4_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000828) prescaler </i>
//    <loc> ( (unsigned int)((TIM4_PSC >> 0) & 0xFFFFFFFF), ((TIM4_PSC = (TIM4_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_PSC_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM4_ARR  --------------------------------
// SVD Line: 15670

unsigned int TIM4_ARR __AT (0x4000082C);



// --------------------------------  Field Item: TIM4_ARR_ARR  ------------------------------------
// SVD Line: 15679

//  <item> SFDITEM_FIELD__TIM4_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000082C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM4_ARR >> 0) & 0xFFFF), ((TIM4_ARR = (TIM4_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_ARR  ------------------------------------
// SVD Line: 15670

//  <rtree> SFDITEM_REG__TIM4_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000082C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM4_ARR >> 0) & 0xFFFFFFFF), ((TIM4_ARR = (TIM4_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM4_CCR1  --------------------------------
// SVD Line: 15687

unsigned int TIM4_CCR1 __AT (0x40000834);



// -------------------------------  Field Item: TIM4_CCR1_CCR1  -----------------------------------
// SVD Line: 15696

//  <item> SFDITEM_FIELD__TIM4_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000834) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM4_CCR1 >> 0) & 0xFFFF), ((TIM4_CCR1 = (TIM4_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_CCR1  -----------------------------------
// SVD Line: 15687

//  <rtree> SFDITEM_REG__TIM4_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000834) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM4_CCR1 >> 0) & 0xFFFFFFFF), ((TIM4_CCR1 = (TIM4_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_CCR1_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM4_CCR2  --------------------------------
// SVD Line: 15704

unsigned int TIM4_CCR2 __AT (0x40000838);



// -------------------------------  Field Item: TIM4_CCR2_CCR2  -----------------------------------
// SVD Line: 15713

//  <item> SFDITEM_FIELD__TIM4_CCR2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000838) Capture/Compare 2 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM4_CCR2 >> 0) & 0xFFFF), ((TIM4_CCR2 = (TIM4_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_CCR2  -----------------------------------
// SVD Line: 15704

//  <rtree> SFDITEM_REG__TIM4_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000838) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM4_CCR2 >> 0) & 0xFFFFFFFF), ((TIM4_CCR2 = (TIM4_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_CCR2_CCR2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM4_CCR3  --------------------------------
// SVD Line: 15721

unsigned int TIM4_CCR3 __AT (0x4000083C);



// -------------------------------  Field Item: TIM4_CCR3_CCR1  -----------------------------------
// SVD Line: 15730

//  <item> SFDITEM_FIELD__TIM4_CCR3_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000083C) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM4_CCR3 >> 0) & 0xFFFF), ((TIM4_CCR3 = (TIM4_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_CCR3  -----------------------------------
// SVD Line: 15721

//  <rtree> SFDITEM_REG__TIM4_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000083C) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM4_CCR3 >> 0) & 0xFFFFFFFF), ((TIM4_CCR3 = (TIM4_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_CCR3_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM4_CCR4  --------------------------------
// SVD Line: 15738

unsigned int TIM4_CCR4 __AT (0x40000840);



// -------------------------------  Field Item: TIM4_CCR4_CCR4  -----------------------------------
// SVD Line: 15747

//  <item> SFDITEM_FIELD__TIM4_CCR4_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000840) Capture/Compare 4 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM4_CCR4 >> 0) & 0xFFFF), ((TIM4_CCR4 = (TIM4_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_CCR4  -----------------------------------
// SVD Line: 15738

//  <rtree> SFDITEM_REG__TIM4_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000840) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM4_CCR4 >> 0) & 0xFFFFFFFF), ((TIM4_CCR4 = (TIM4_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_CCR4_CCR4 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM4_DCR  --------------------------------
// SVD Line: 15755

unsigned int TIM4_DCR __AT (0x40000848);



// --------------------------------  Field Item: TIM4_DCR_DBL  ------------------------------------
// SVD Line: 15764

//  <item> SFDITEM_FIELD__TIM4_DCR_DBL
//    <name> DBL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40000848) DMA burst length </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_DCR >> 8) & 0x1F), ((TIM4_DCR = (TIM4_DCR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM4_DCR_DBA  ------------------------------------
// SVD Line: 15770

//  <item> SFDITEM_FIELD__TIM4_DCR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40000848) DMA base address </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_DCR >> 0) & 0x1F), ((TIM4_DCR = (TIM4_DCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_DCR  ------------------------------------
// SVD Line: 15755

//  <rtree> SFDITEM_REG__TIM4_DCR
//    <name> DCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000848) DMA control register </i>
//    <loc> ( (unsigned int)((TIM4_DCR >> 0) & 0xFFFFFFFF), ((TIM4_DCR = (TIM4_DCR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_DCR_DBL </item>
//    <item> SFDITEM_FIELD__TIM4_DCR_DBA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM4_DMAR  --------------------------------
// SVD Line: 15778

unsigned int TIM4_DMAR __AT (0x4000084C);



// -------------------------------  Field Item: TIM4_DMAR_DMAB  -----------------------------------
// SVD Line: 15787

//  <item> SFDITEM_FIELD__TIM4_DMAR_DMAB
//    <name> DMAB </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000084C) DMA register for burst  accesses </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM4_DMAR >> 0) & 0xFFFF), ((TIM4_DMAR = (TIM4_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_DMAR  -----------------------------------
// SVD Line: 15778

//  <rtree> SFDITEM_REG__TIM4_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000084C) DMA address for full transfer </i>
//    <loc> ( (unsigned int)((TIM4_DMAR >> 0) & 0xFFFFFFFF), ((TIM4_DMAR = (TIM4_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_DMAR_DMAB </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM4  -------------------------------------
// SVD Line: 15807

//  <view> TIM4
//    <name> TIM4 </name>
//    <item> SFDITEM_REG__TIM4_CR1 </item>
//    <item> SFDITEM_REG__TIM4_CR2 </item>
//    <item> SFDITEM_REG__TIM4_SMCR </item>
//    <item> SFDITEM_REG__TIM4_DIER </item>
//    <item> SFDITEM_REG__TIM4_SR </item>
//    <item> SFDITEM_REG__TIM4_EGR </item>
//    <item> SFDITEM_REG__TIM4_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM4_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM4_CCMR2_Output </item>
//    <item> SFDITEM_REG__TIM4_CCMR2_Input </item>
//    <item> SFDITEM_REG__TIM4_CCER </item>
//    <item> SFDITEM_REG__TIM4_CNT </item>
//    <item> SFDITEM_REG__TIM4_PSC </item>
//    <item> SFDITEM_REG__TIM4_ARR </item>
//    <item> SFDITEM_REG__TIM4_CCR1 </item>
//    <item> SFDITEM_REG__TIM4_CCR2 </item>
//    <item> SFDITEM_REG__TIM4_CCR3 </item>
//    <item> SFDITEM_REG__TIM4_CCR4 </item>
//    <item> SFDITEM_REG__TIM4_DCR </item>
//    <item> SFDITEM_REG__TIM4_DMAR </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM5_CR1  --------------------------------
// SVD Line: 14908

unsigned int TIM5_CR1 __AT (0x40000C00);



// --------------------------------  Field Item: TIM5_CR1_CKD  ------------------------------------
// SVD Line: 14917

//  <item> SFDITEM_FIELD__TIM5_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000C00) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CR1 >> 8) & 0x3), ((TIM5_CR1 = (TIM5_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM5_CR1_ARPE  -----------------------------------
// SVD Line: 14923

//  <item> SFDITEM_FIELD__TIM5_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000C00) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_CR1_CMS  ------------------------------------
// SVD Line: 14929

//  <item> SFDITEM_FIELD__TIM5_CR1_CMS
//    <name> CMS </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40000C00) Center-aligned mode  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CR1 >> 5) & 0x3), ((TIM5_CR1 = (TIM5_CR1 & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM5_CR1_DIR  ------------------------------------
// SVD Line: 14936

//  <item> SFDITEM_FIELD__TIM5_CR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000C00) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_CR1_OPM  ------------------------------------
// SVD Line: 14942

//  <item> SFDITEM_FIELD__TIM5_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000C00) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_CR1_URS  ------------------------------------
// SVD Line: 14948

//  <item> SFDITEM_FIELD__TIM5_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000C00) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_CR1_UDIS  -----------------------------------
// SVD Line: 14954

//  <item> SFDITEM_FIELD__TIM5_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000C00) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_CR1_CEN  ------------------------------------
// SVD Line: 14960

//  <item> SFDITEM_FIELD__TIM5_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000C00) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_CR1  ------------------------------------
// SVD Line: 14908

//  <rtree> SFDITEM_REG__TIM5_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C00) control register 1 </i>
//    <loc> ( (unsigned int)((TIM5_CR1 >> 0) & 0xFFFFFFFF), ((TIM5_CR1 = (TIM5_CR1 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_CR1_CKD </item>
//    <item> SFDITEM_FIELD__TIM5_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM5_CR1_CMS </item>
//    <item> SFDITEM_FIELD__TIM5_CR1_DIR </item>
//    <item> SFDITEM_FIELD__TIM5_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM5_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM5_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM5_CR1_CEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM5_CR2  --------------------------------
// SVD Line: 14968

unsigned int TIM5_CR2 __AT (0x40000C04);



// --------------------------------  Field Item: TIM5_CR2_TI1S  -----------------------------------
// SVD Line: 14977

//  <item> SFDITEM_FIELD__TIM5_CR2_TI1S
//    <name> TI1S </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000C04) TI1 selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CR2 ) </loc>
//      <o.7..7> TI1S
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_CR2_MMS  ------------------------------------
// SVD Line: 14983

//  <item> SFDITEM_FIELD__TIM5_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000C04) Master mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CR2 >> 4) & 0x7), ((TIM5_CR2 = (TIM5_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM5_CR2_CCDS  -----------------------------------
// SVD Line: 14989

//  <item> SFDITEM_FIELD__TIM5_CR2_CCDS
//    <name> CCDS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000C04) Capture/compare DMA  selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CR2 ) </loc>
//      <o.3..3> CCDS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_CR2  ------------------------------------
// SVD Line: 14968

//  <rtree> SFDITEM_REG__TIM5_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C04) control register 2 </i>
//    <loc> ( (unsigned int)((TIM5_CR2 >> 0) & 0xFFFFFFFF), ((TIM5_CR2 = (TIM5_CR2 & ~(0xF8UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF8) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_CR2_TI1S </item>
//    <item> SFDITEM_FIELD__TIM5_CR2_MMS </item>
//    <item> SFDITEM_FIELD__TIM5_CR2_CCDS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM5_SMCR  --------------------------------
// SVD Line: 14998

unsigned int TIM5_SMCR __AT (0x40000C08);



// --------------------------------  Field Item: TIM5_SMCR_ETP  -----------------------------------
// SVD Line: 15007

//  <item> SFDITEM_FIELD__TIM5_SMCR_ETP
//    <name> ETP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000C08) External trigger polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_SMCR ) </loc>
//      <o.15..15> ETP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_SMCR_ECE  -----------------------------------
// SVD Line: 15013

//  <item> SFDITEM_FIELD__TIM5_SMCR_ECE
//    <name> ECE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40000C08) External clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_SMCR ) </loc>
//      <o.14..14> ECE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_SMCR_ETPS  -----------------------------------
// SVD Line: 15019

//  <item> SFDITEM_FIELD__TIM5_SMCR_ETPS
//    <name> ETPS </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40000C08) External trigger prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_SMCR >> 12) & 0x3), ((TIM5_SMCR = (TIM5_SMCR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM5_SMCR_ETF  -----------------------------------
// SVD Line: 15025

//  <item> SFDITEM_FIELD__TIM5_SMCR_ETF
//    <name> ETF </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40000C08) External trigger filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_SMCR >> 8) & 0xF), ((TIM5_SMCR = (TIM5_SMCR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM5_SMCR_MSM  -----------------------------------
// SVD Line: 15031

//  <item> SFDITEM_FIELD__TIM5_SMCR_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000C08) Master/Slave mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_SMCR ) </loc>
//      <o.7..7> MSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_SMCR_TS  ------------------------------------
// SVD Line: 15037

//  <item> SFDITEM_FIELD__TIM5_SMCR_TS
//    <name> TS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000C08) Trigger selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_SMCR >> 4) & 0x7), ((TIM5_SMCR = (TIM5_SMCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM5_SMCR_OCCS  -----------------------------------
// SVD Line: 15043

//  <item> SFDITEM_FIELD__TIM5_SMCR_OCCS
//    <name> OCCS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000C08) OCREF clear selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_SMCR ) </loc>
//      <o.3..3> OCCS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_SMCR_SMS  -----------------------------------
// SVD Line: 15049

//  <item> SFDITEM_FIELD__TIM5_SMCR_SMS
//    <name> SMS </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40000C08) Slave mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_SMCR >> 0) & 0x7), ((TIM5_SMCR = (TIM5_SMCR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_SMCR  -----------------------------------
// SVD Line: 14998

//  <rtree> SFDITEM_REG__TIM5_SMCR
//    <name> SMCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C08) slave mode control register </i>
//    <loc> ( (unsigned int)((TIM5_SMCR >> 0) & 0xFFFFFFFF), ((TIM5_SMCR = (TIM5_SMCR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_SMCR_ETP </item>
//    <item> SFDITEM_FIELD__TIM5_SMCR_ECE </item>
//    <item> SFDITEM_FIELD__TIM5_SMCR_ETPS </item>
//    <item> SFDITEM_FIELD__TIM5_SMCR_ETF </item>
//    <item> SFDITEM_FIELD__TIM5_SMCR_MSM </item>
//    <item> SFDITEM_FIELD__TIM5_SMCR_TS </item>
//    <item> SFDITEM_FIELD__TIM5_SMCR_OCCS </item>
//    <item> SFDITEM_FIELD__TIM5_SMCR_SMS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM5_DIER  --------------------------------
// SVD Line: 15057

unsigned int TIM5_DIER __AT (0x40000C0C);



// --------------------------------  Field Item: TIM5_DIER_TDE  -----------------------------------
// SVD Line: 15066

//  <item> SFDITEM_FIELD__TIM5_DIER_TDE
//    <name> TDE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40000C0C) Trigger DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_DIER ) </loc>
//      <o.14..14> TDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_DIER_CC4DE  ----------------------------------
// SVD Line: 15072

//  <item> SFDITEM_FIELD__TIM5_DIER_CC4DE
//    <name> CC4DE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000C0C) Capture/Compare 4 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_DIER ) </loc>
//      <o.12..12> CC4DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_DIER_CC3DE  ----------------------------------
// SVD Line: 15079

//  <item> SFDITEM_FIELD__TIM5_DIER_CC3DE
//    <name> CC3DE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000C0C) Capture/Compare 3 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_DIER ) </loc>
//      <o.11..11> CC3DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_DIER_CC2DE  ----------------------------------
// SVD Line: 15086

//  <item> SFDITEM_FIELD__TIM5_DIER_CC2DE
//    <name> CC2DE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000C0C) Capture/Compare 2 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_DIER ) </loc>
//      <o.10..10> CC2DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_DIER_CC1DE  ----------------------------------
// SVD Line: 15093

//  <item> SFDITEM_FIELD__TIM5_DIER_CC1DE
//    <name> CC1DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000C0C) Capture/Compare 1 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_DIER ) </loc>
//      <o.9..9> CC1DE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_DIER_UDE  -----------------------------------
// SVD Line: 15100

//  <item> SFDITEM_FIELD__TIM5_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40000C0C) Update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_DIER_TIE  -----------------------------------
// SVD Line: 15106

//  <item> SFDITEM_FIELD__TIM5_DIER_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000C0C) Trigger interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_DIER ) </loc>
//      <o.6..6> TIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_DIER_CC4IE  ----------------------------------
// SVD Line: 15112

//  <item> SFDITEM_FIELD__TIM5_DIER_CC4IE
//    <name> CC4IE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000C0C) Capture/Compare 4 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_DIER ) </loc>
//      <o.4..4> CC4IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_DIER_CC3IE  ----------------------------------
// SVD Line: 15119

//  <item> SFDITEM_FIELD__TIM5_DIER_CC3IE
//    <name> CC3IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000C0C) Capture/Compare 3 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_DIER ) </loc>
//      <o.3..3> CC3IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_DIER_CC2IE  ----------------------------------
// SVD Line: 15126

//  <item> SFDITEM_FIELD__TIM5_DIER_CC2IE
//    <name> CC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000C0C) Capture/Compare 2 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_DIER ) </loc>
//      <o.2..2> CC2IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_DIER_CC1IE  ----------------------------------
// SVD Line: 15133

//  <item> SFDITEM_FIELD__TIM5_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000C0C) Capture/Compare 1 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_DIER_UIE  -----------------------------------
// SVD Line: 15140

//  <item> SFDITEM_FIELD__TIM5_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000C0C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_DIER  -----------------------------------
// SVD Line: 15057

//  <rtree> SFDITEM_REG__TIM5_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C0C) Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM5_DIER >> 0) & 0xFFFFFFFF), ((TIM5_DIER = (TIM5_DIER & ~(0x5F5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5F5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_DIER_TDE </item>
//    <item> SFDITEM_FIELD__TIM5_DIER_CC4DE </item>
//    <item> SFDITEM_FIELD__TIM5_DIER_CC3DE </item>
//    <item> SFDITEM_FIELD__TIM5_DIER_CC2DE </item>
//    <item> SFDITEM_FIELD__TIM5_DIER_CC1DE </item>
//    <item> SFDITEM_FIELD__TIM5_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM5_DIER_TIE </item>
//    <item> SFDITEM_FIELD__TIM5_DIER_CC4IE </item>
//    <item> SFDITEM_FIELD__TIM5_DIER_CC3IE </item>
//    <item> SFDITEM_FIELD__TIM5_DIER_CC2IE </item>
//    <item> SFDITEM_FIELD__TIM5_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM5_DIER_UIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM5_SR  ---------------------------------
// SVD Line: 15148

unsigned int TIM5_SR __AT (0x40000C10);



// --------------------------------  Field Item: TIM5_SR_CC4OF  -----------------------------------
// SVD Line: 15157

//  <item> SFDITEM_FIELD__TIM5_SR_CC4OF
//    <name> CC4OF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000C10) Capture/compare 1 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_SR ) </loc>
//      <o.12..12> CC4OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_SR_CC3OF  -----------------------------------
// SVD Line: 15164

//  <item> SFDITEM_FIELD__TIM5_SR_CC3OF
//    <name> CC3OF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000C10) Capture/compare 3 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_SR ) </loc>
//      <o.11..11> CC3OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_SR_CC2OF  -----------------------------------
// SVD Line: 15171

//  <item> SFDITEM_FIELD__TIM5_SR_CC2OF
//    <name> CC2OF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000C10) Capture/compare 2 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_SR ) </loc>
//      <o.10..10> CC2OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_SR_CC1OF  -----------------------------------
// SVD Line: 15178

//  <item> SFDITEM_FIELD__TIM5_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000C10) Capture/compare 1 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM5_SR_TIF  ------------------------------------
// SVD Line: 15185

//  <item> SFDITEM_FIELD__TIM5_SR_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000C10) Trigger interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_SR ) </loc>
//      <o.6..6> TIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_SR_CC4IF  -----------------------------------
// SVD Line: 15191

//  <item> SFDITEM_FIELD__TIM5_SR_CC4IF
//    <name> CC4IF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000C10) Capture/Compare 4 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_SR ) </loc>
//      <o.4..4> CC4IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_SR_CC3IF  -----------------------------------
// SVD Line: 15198

//  <item> SFDITEM_FIELD__TIM5_SR_CC3IF
//    <name> CC3IF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000C10) Capture/Compare 3 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_SR ) </loc>
//      <o.3..3> CC3IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_SR_CC2IF  -----------------------------------
// SVD Line: 15205

//  <item> SFDITEM_FIELD__TIM5_SR_CC2IF
//    <name> CC2IF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000C10) Capture/Compare 2 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_SR ) </loc>
//      <o.2..2> CC2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_SR_CC1IF  -----------------------------------
// SVD Line: 15212

//  <item> SFDITEM_FIELD__TIM5_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000C10) Capture/Compare 1 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM5_SR_UIF  ------------------------------------
// SVD Line: 15219

//  <item> SFDITEM_FIELD__TIM5_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000C10) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM5_SR  ------------------------------------
// SVD Line: 15148

//  <rtree> SFDITEM_REG__TIM5_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C10) status register </i>
//    <loc> ( (unsigned int)((TIM5_SR >> 0) & 0xFFFFFFFF), ((TIM5_SR = (TIM5_SR & ~(0x1E5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1E5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_SR_CC4OF </item>
//    <item> SFDITEM_FIELD__TIM5_SR_CC3OF </item>
//    <item> SFDITEM_FIELD__TIM5_SR_CC2OF </item>
//    <item> SFDITEM_FIELD__TIM5_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM5_SR_TIF </item>
//    <item> SFDITEM_FIELD__TIM5_SR_CC4IF </item>
//    <item> SFDITEM_FIELD__TIM5_SR_CC3IF </item>
//    <item> SFDITEM_FIELD__TIM5_SR_CC2IF </item>
//    <item> SFDITEM_FIELD__TIM5_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM5_SR_UIF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM5_EGR  --------------------------------
// SVD Line: 15227

unsigned int TIM5_EGR __AT (0x40000C14);



// ---------------------------------  Field Item: TIM5_EGR_TG  ------------------------------------
// SVD Line: 15236

//  <item> SFDITEM_FIELD__TIM5_EGR_TG
//    <name> TG </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000C14) Trigger generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_EGR ) </loc>
//      <o.6..6> TG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_EGR_CC4G  -----------------------------------
// SVD Line: 15242

//  <item> SFDITEM_FIELD__TIM5_EGR_CC4G
//    <name> CC4G </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000C14) Capture/compare 4  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_EGR ) </loc>
//      <o.4..4> CC4G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_EGR_CC3G  -----------------------------------
// SVD Line: 15249

//  <item> SFDITEM_FIELD__TIM5_EGR_CC3G
//    <name> CC3G </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000C14) Capture/compare 3  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_EGR ) </loc>
//      <o.3..3> CC3G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_EGR_CC2G  -----------------------------------
// SVD Line: 15256

//  <item> SFDITEM_FIELD__TIM5_EGR_CC2G
//    <name> CC2G </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000C14) Capture/compare 2  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_EGR ) </loc>
//      <o.2..2> CC2G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_EGR_CC1G  -----------------------------------
// SVD Line: 15263

//  <item> SFDITEM_FIELD__TIM5_EGR_CC1G
//    <name> CC1G </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000C14) Capture/compare 1  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM5_EGR_UG  ------------------------------------
// SVD Line: 15270

//  <item> SFDITEM_FIELD__TIM5_EGR_UG
//    <name> UG </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000C14) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_EGR  ------------------------------------
// SVD Line: 15227

//  <rtree> SFDITEM_REG__TIM5_EGR
//    <name> EGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C14) event generation register </i>
//    <loc> ( (unsigned int)((TIM5_EGR >> 0) & 0xFFFFFFFF), ((TIM5_EGR = (TIM5_EGR & ~(0x5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_EGR_TG </item>
//    <item> SFDITEM_FIELD__TIM5_EGR_CC4G </item>
//    <item> SFDITEM_FIELD__TIM5_EGR_CC3G </item>
//    <item> SFDITEM_FIELD__TIM5_EGR_CC2G </item>
//    <item> SFDITEM_FIELD__TIM5_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM5_EGR_UG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM5_CCMR1_Output  ----------------------------
// SVD Line: 15278

unsigned int TIM5_CCMR1_Output __AT (0x40000C18);



// ---------------------------  Field Item: TIM5_CCMR1_Output_OC2CE  ------------------------------
// SVD Line: 15288

//  <item> SFDITEM_FIELD__TIM5_CCMR1_Output_OC2CE
//    <name> OC2CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000C18) Output compare 2 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCMR1_Output ) </loc>
//      <o.15..15> OC2CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR1_Output_OC2M  -------------------------------
// SVD Line: 15295

//  <item> SFDITEM_FIELD__TIM5_CCMR1_Output_OC2M
//    <name> OC2M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40000C18) Output compare 2 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR1_Output >> 12) & 0x7), ((TIM5_CCMR1_Output = (TIM5_CCMR1_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR1_Output_OC2PE  ------------------------------
// SVD Line: 15301

//  <item> SFDITEM_FIELD__TIM5_CCMR1_Output_OC2PE
//    <name> OC2PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000C18) Output compare 2 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCMR1_Output ) </loc>
//      <o.11..11> OC2PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR1_Output_OC2FE  ------------------------------
// SVD Line: 15308

//  <item> SFDITEM_FIELD__TIM5_CCMR1_Output_OC2FE
//    <name> OC2FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000C18) Output compare 2 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCMR1_Output ) </loc>
//      <o.10..10> OC2FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR1_Output_CC2S  -------------------------------
// SVD Line: 15315

//  <item> SFDITEM_FIELD__TIM5_CCMR1_Output_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40000C18) Capture/Compare 2  selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCMR1_Output ) </loc>
//      <o.8..8> CC2S
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR1_Output_OC1CE  ------------------------------
// SVD Line: 15322

//  <item> SFDITEM_FIELD__TIM5_CCMR1_Output_OC1CE
//    <name> OC1CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000C18) Output compare 1 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCMR1_Output ) </loc>
//      <o.7..7> OC1CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR1_Output_OC1M  -------------------------------
// SVD Line: 15329

//  <item> SFDITEM_FIELD__TIM5_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000C18) Output compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR1_Output >> 4) & 0x7), ((TIM5_CCMR1_Output = (TIM5_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 15335

//  <item> SFDITEM_FIELD__TIM5_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000C18) Output compare 1 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 15342

//  <item> SFDITEM_FIELD__TIM5_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000C18) Output compare 1 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR1_Output_CC1S  -------------------------------
// SVD Line: 15349

//  <item> SFDITEM_FIELD__TIM5_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000C18) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR1_Output >> 0) & 0x3), ((TIM5_CCMR1_Output = (TIM5_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM5_CCMR1_Output  -------------------------------
// SVD Line: 15278

//  <rtree> SFDITEM_REG__TIM5_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C18) capture/compare mode register  1 </i>
//    <loc> ( (unsigned int)((TIM5_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM5_CCMR1_Output = (TIM5_CCMR1_Output & ~(0xFDFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFDFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_CCMR1_Output_OC2CE </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR1_Output_OC2M </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR1_Output_OC2PE </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR1_Output_OC2FE </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR1_Output_CC2S </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR1_Output_OC1CE </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR1_Output_CC1S </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM5_CCMR1_Input  ----------------------------
// SVD Line: 15358

unsigned int TIM5_CCMR1_Input __AT (0x40000C18);



// ----------------------------  Field Item: TIM5_CCMR1_Input_IC2F  -------------------------------
// SVD Line: 15369

//  <item> SFDITEM_FIELD__TIM5_CCMR1_Input_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40000C18) Input capture 2 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR1_Input >> 12) & 0xF), ((TIM5_CCMR1_Input = (TIM5_CCMR1_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR1_Input_IC2PCS  ------------------------------
// SVD Line: 15375

//  <item> SFDITEM_FIELD__TIM5_CCMR1_Input_IC2PCS
//    <name> IC2PCS </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40000C18) Input capture 2 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR1_Input >> 10) & 0x3), ((TIM5_CCMR1_Input = (TIM5_CCMR1_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM5_CCMR1_Input_CC2S  -------------------------------
// SVD Line: 15381

//  <item> SFDITEM_FIELD__TIM5_CCMR1_Input_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000C18) Capture/Compare 2  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR1_Input >> 8) & 0x3), ((TIM5_CCMR1_Input = (TIM5_CCMR1_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM5_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 15388

//  <item> SFDITEM_FIELD__TIM5_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40000C18) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR1_Input >> 4) & 0xF), ((TIM5_CCMR1_Input = (TIM5_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR1_Input_ICPCS  -------------------------------
// SVD Line: 15394

//  <item> SFDITEM_FIELD__TIM5_CCMR1_Input_ICPCS
//    <name> ICPCS </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40000C18) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR1_Input >> 2) & 0x3), ((TIM5_CCMR1_Input = (TIM5_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM5_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 15400

//  <item> SFDITEM_FIELD__TIM5_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000C18) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR1_Input >> 0) & 0x3), ((TIM5_CCMR1_Input = (TIM5_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM5_CCMR1_Input  --------------------------------
// SVD Line: 15358

//  <rtree> SFDITEM_REG__TIM5_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C18) capture/compare mode register 1 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM5_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM5_CCMR1_Input = (TIM5_CCMR1_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_CCMR1_Input_IC2F </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR1_Input_IC2PCS </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR1_Input_CC2S </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR1_Input_ICPCS </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR1_Input_CC1S </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM5_CCMR2_Output  ----------------------------
// SVD Line: 15409

unsigned int TIM5_CCMR2_Output __AT (0x40000C1C);



// ---------------------------  Field Item: TIM5_CCMR2_Output_OC4CE  ------------------------------
// SVD Line: 15419

//  <item> SFDITEM_FIELD__TIM5_CCMR2_Output_OC4CE
//    <name> OC4CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000C1C) Output compare 4 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCMR2_Output ) </loc>
//      <o.15..15> OC4CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR2_Output_OC4M  -------------------------------
// SVD Line: 15426

//  <item> SFDITEM_FIELD__TIM5_CCMR2_Output_OC4M
//    <name> OC4M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40000C1C) Output compare 4 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR2_Output >> 12) & 0x7), ((TIM5_CCMR2_Output = (TIM5_CCMR2_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR2_Output_OC4PE  ------------------------------
// SVD Line: 15432

//  <item> SFDITEM_FIELD__TIM5_CCMR2_Output_OC4PE
//    <name> OC4PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000C1C) Output compare 4 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCMR2_Output ) </loc>
//      <o.11..11> OC4PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR2_Output_OC4FE  ------------------------------
// SVD Line: 15439

//  <item> SFDITEM_FIELD__TIM5_CCMR2_Output_OC4FE
//    <name> OC4FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000C1C) Output compare 4 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCMR2_Output ) </loc>
//      <o.10..10> OC4FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR2_Output_CC4S  -------------------------------
// SVD Line: 15446

//  <item> SFDITEM_FIELD__TIM5_CCMR2_Output_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40000C1C) Capture/Compare 4  selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCMR2_Output ) </loc>
//      <o.8..8> CC4S
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR2_Output_OC3CE  ------------------------------
// SVD Line: 15453

//  <item> SFDITEM_FIELD__TIM5_CCMR2_Output_OC3CE
//    <name> OC3CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000C1C) Output compare 3 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCMR2_Output ) </loc>
//      <o.7..7> OC3CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR2_Output_OC3M  -------------------------------
// SVD Line: 15460

//  <item> SFDITEM_FIELD__TIM5_CCMR2_Output_OC3M
//    <name> OC3M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000C1C) Output compare 3 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR2_Output >> 4) & 0x7), ((TIM5_CCMR2_Output = (TIM5_CCMR2_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR2_Output_OC3PE  ------------------------------
// SVD Line: 15466

//  <item> SFDITEM_FIELD__TIM5_CCMR2_Output_OC3PE
//    <name> OC3PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000C1C) Output compare 3 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCMR2_Output ) </loc>
//      <o.3..3> OC3PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR2_Output_OC3FE  ------------------------------
// SVD Line: 15473

//  <item> SFDITEM_FIELD__TIM5_CCMR2_Output_OC3FE
//    <name> OC3FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000C1C) Output compare 3 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCMR2_Output ) </loc>
//      <o.2..2> OC3FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR2_Output_CC3S  -------------------------------
// SVD Line: 15480

//  <item> SFDITEM_FIELD__TIM5_CCMR2_Output_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000C1C) Capture/Compare 3  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR2_Output >> 0) & 0x3), ((TIM5_CCMR2_Output = (TIM5_CCMR2_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM5_CCMR2_Output  -------------------------------
// SVD Line: 15409

//  <rtree> SFDITEM_REG__TIM5_CCMR2_Output
//    <name> CCMR2_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C1C) capture/compare mode register  2 </i>
//    <loc> ( (unsigned int)((TIM5_CCMR2_Output >> 0) & 0xFFFFFFFF), ((TIM5_CCMR2_Output = (TIM5_CCMR2_Output & ~(0xFDFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFDFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_CCMR2_Output_OC4CE </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR2_Output_OC4M </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR2_Output_OC4PE </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR2_Output_OC4FE </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR2_Output_CC4S </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR2_Output_OC3CE </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR2_Output_OC3M </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR2_Output_OC3PE </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR2_Output_OC3FE </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR2_Output_CC3S </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM5_CCMR2_Input  ----------------------------
// SVD Line: 15489

unsigned int TIM5_CCMR2_Input __AT (0x40000C1C);



// ----------------------------  Field Item: TIM5_CCMR2_Input_IC4F  -------------------------------
// SVD Line: 15500

//  <item> SFDITEM_FIELD__TIM5_CCMR2_Input_IC4F
//    <name> IC4F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40000C1C) Input capture 4 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR2_Input >> 12) & 0xF), ((TIM5_CCMR2_Input = (TIM5_CCMR2_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR2_Input_IC4PSC  ------------------------------
// SVD Line: 15506

//  <item> SFDITEM_FIELD__TIM5_CCMR2_Input_IC4PSC
//    <name> IC4PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40000C1C) Input capture 4 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR2_Input >> 10) & 0x3), ((TIM5_CCMR2_Input = (TIM5_CCMR2_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM5_CCMR2_Input_CC4S  -------------------------------
// SVD Line: 15512

//  <item> SFDITEM_FIELD__TIM5_CCMR2_Input_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000C1C) Capture/Compare 4  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR2_Input >> 8) & 0x3), ((TIM5_CCMR2_Input = (TIM5_CCMR2_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM5_CCMR2_Input_IC3F  -------------------------------
// SVD Line: 15519

//  <item> SFDITEM_FIELD__TIM5_CCMR2_Input_IC3F
//    <name> IC3F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40000C1C) Input capture 3 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR2_Input >> 4) & 0xF), ((TIM5_CCMR2_Input = (TIM5_CCMR2_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR2_Input_IC3PSC  ------------------------------
// SVD Line: 15525

//  <item> SFDITEM_FIELD__TIM5_CCMR2_Input_IC3PSC
//    <name> IC3PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40000C1C) Input capture 3 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR2_Input >> 2) & 0x3), ((TIM5_CCMR2_Input = (TIM5_CCMR2_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM5_CCMR2_Input_CC3S  -------------------------------
// SVD Line: 15531

//  <item> SFDITEM_FIELD__TIM5_CCMR2_Input_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000C1C) Capture/compare 3  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR2_Input >> 0) & 0x3), ((TIM5_CCMR2_Input = (TIM5_CCMR2_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM5_CCMR2_Input  --------------------------------
// SVD Line: 15489

//  <rtree> SFDITEM_REG__TIM5_CCMR2_Input
//    <name> CCMR2_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C1C) capture/compare mode register 2 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM5_CCMR2_Input >> 0) & 0xFFFFFFFF), ((TIM5_CCMR2_Input = (TIM5_CCMR2_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_CCMR2_Input_IC4F </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR2_Input_IC4PSC </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR2_Input_CC4S </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR2_Input_IC3F </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR2_Input_IC3PSC </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR2_Input_CC3S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM5_CCER  --------------------------------
// SVD Line: 15540

unsigned int TIM5_CCER __AT (0x40000C20);



// -------------------------------  Field Item: TIM5_CCER_CC4NP  ----------------------------------
// SVD Line: 15550

//  <item> SFDITEM_FIELD__TIM5_CCER_CC4NP
//    <name> CC4NP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000C20) Capture/Compare 4 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCER ) </loc>
//      <o.15..15> CC4NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_CCER_CC4P  -----------------------------------
// SVD Line: 15557

//  <item> SFDITEM_FIELD__TIM5_CCER_CC4P
//    <name> CC4P </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40000C20) Capture/Compare 4 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCER ) </loc>
//      <o.13..13> CC4P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_CCER_CC4E  -----------------------------------
// SVD Line: 15564

//  <item> SFDITEM_FIELD__TIM5_CCER_CC4E
//    <name> CC4E </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000C20) Capture/Compare 4 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCER ) </loc>
//      <o.12..12> CC4E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_CCER_CC3NP  ----------------------------------
// SVD Line: 15571

//  <item> SFDITEM_FIELD__TIM5_CCER_CC3NP
//    <name> CC3NP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000C20) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCER ) </loc>
//      <o.11..11> CC3NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_CCER_CC3P  -----------------------------------
// SVD Line: 15578

//  <item> SFDITEM_FIELD__TIM5_CCER_CC3P
//    <name> CC3P </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000C20) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCER ) </loc>
//      <o.9..9> CC3P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_CCER_CC3E  -----------------------------------
// SVD Line: 15585

//  <item> SFDITEM_FIELD__TIM5_CCER_CC3E
//    <name> CC3E </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40000C20) Capture/Compare 3 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCER ) </loc>
//      <o.8..8> CC3E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_CCER_CC2NP  ----------------------------------
// SVD Line: 15592

//  <item> SFDITEM_FIELD__TIM5_CCER_CC2NP
//    <name> CC2NP </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000C20) Capture/Compare 2 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCER ) </loc>
//      <o.7..7> CC2NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_CCER_CC2P  -----------------------------------
// SVD Line: 15599

//  <item> SFDITEM_FIELD__TIM5_CCER_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40000C20) Capture/Compare 2 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCER ) </loc>
//      <o.5..5> CC2P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_CCER_CC2E  -----------------------------------
// SVD Line: 15606

//  <item> SFDITEM_FIELD__TIM5_CCER_CC2E
//    <name> CC2E </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000C20) Capture/Compare 2 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCER ) </loc>
//      <o.4..4> CC2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_CCER_CC1NP  ----------------------------------
// SVD Line: 15613

//  <item> SFDITEM_FIELD__TIM5_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000C20) Capture/Compare 1 complementary output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_CCER_CC1P  -----------------------------------
// SVD Line: 15620

//  <item> SFDITEM_FIELD__TIM5_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000C20) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_CCER_CC1E  -----------------------------------
// SVD Line: 15627

//  <item> SFDITEM_FIELD__TIM5_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000C20) Capture/Compare 1 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_CCER  -----------------------------------
// SVD Line: 15540

//  <rtree> SFDITEM_REG__TIM5_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C20) capture/compare enable  register </i>
//    <loc> ( (unsigned int)((TIM5_CCER >> 0) & 0xFFFFFFFF), ((TIM5_CCER = (TIM5_CCER & ~(0xBBBBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBBBB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_CCER_CC4NP </item>
//    <item> SFDITEM_FIELD__TIM5_CCER_CC4P </item>
//    <item> SFDITEM_FIELD__TIM5_CCER_CC4E </item>
//    <item> SFDITEM_FIELD__TIM5_CCER_CC3NP </item>
//    <item> SFDITEM_FIELD__TIM5_CCER_CC3P </item>
//    <item> SFDITEM_FIELD__TIM5_CCER_CC3E </item>
//    <item> SFDITEM_FIELD__TIM5_CCER_CC2NP </item>
//    <item> SFDITEM_FIELD__TIM5_CCER_CC2P </item>
//    <item> SFDITEM_FIELD__TIM5_CCER_CC2E </item>
//    <item> SFDITEM_FIELD__TIM5_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM5_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM5_CCER_CC1E </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM5_CNT  --------------------------------
// SVD Line: 15636

unsigned int TIM5_CNT __AT (0x40000C24);



// --------------------------------  Field Item: TIM5_CNT_CNT  ------------------------------------
// SVD Line: 15645

//  <item> SFDITEM_FIELD__TIM5_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000C24) TIM2 counter </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM5_CNT >> 0) & 0xFFFF), ((TIM5_CNT = (TIM5_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_CNT  ------------------------------------
// SVD Line: 15636

//  <rtree> SFDITEM_REG__TIM5_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C24) counter </i>
//    <loc> ( (unsigned int)((TIM5_CNT >> 0) & 0xFFFFFFFF), ((TIM5_CNT = (TIM5_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_CNT_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM5_PSC  --------------------------------
// SVD Line: 15653

unsigned int TIM5_PSC __AT (0x40000C28);



// --------------------------------  Field Item: TIM5_PSC_PSC  ------------------------------------
// SVD Line: 15662

//  <item> SFDITEM_FIELD__TIM5_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000C28) TIM2 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM5_PSC >> 0) & 0xFFFF), ((TIM5_PSC = (TIM5_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_PSC  ------------------------------------
// SVD Line: 15653

//  <rtree> SFDITEM_REG__TIM5_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C28) prescaler </i>
//    <loc> ( (unsigned int)((TIM5_PSC >> 0) & 0xFFFFFFFF), ((TIM5_PSC = (TIM5_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_PSC_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM5_ARR  --------------------------------
// SVD Line: 15670

unsigned int TIM5_ARR __AT (0x40000C2C);



// --------------------------------  Field Item: TIM5_ARR_ARR  ------------------------------------
// SVD Line: 15679

//  <item> SFDITEM_FIELD__TIM5_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000C2C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM5_ARR >> 0) & 0xFFFF), ((TIM5_ARR = (TIM5_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_ARR  ------------------------------------
// SVD Line: 15670

//  <rtree> SFDITEM_REG__TIM5_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C2C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM5_ARR >> 0) & 0xFFFFFFFF), ((TIM5_ARR = (TIM5_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM5_CCR1  --------------------------------
// SVD Line: 15687

unsigned int TIM5_CCR1 __AT (0x40000C34);



// -------------------------------  Field Item: TIM5_CCR1_CCR1  -----------------------------------
// SVD Line: 15696

//  <item> SFDITEM_FIELD__TIM5_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000C34) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM5_CCR1 >> 0) & 0xFFFF), ((TIM5_CCR1 = (TIM5_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_CCR1  -----------------------------------
// SVD Line: 15687

//  <rtree> SFDITEM_REG__TIM5_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C34) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM5_CCR1 >> 0) & 0xFFFFFFFF), ((TIM5_CCR1 = (TIM5_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_CCR1_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM5_CCR2  --------------------------------
// SVD Line: 15704

unsigned int TIM5_CCR2 __AT (0x40000C38);



// -------------------------------  Field Item: TIM5_CCR2_CCR2  -----------------------------------
// SVD Line: 15713

//  <item> SFDITEM_FIELD__TIM5_CCR2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000C38) Capture/Compare 2 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM5_CCR2 >> 0) & 0xFFFF), ((TIM5_CCR2 = (TIM5_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_CCR2  -----------------------------------
// SVD Line: 15704

//  <rtree> SFDITEM_REG__TIM5_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C38) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM5_CCR2 >> 0) & 0xFFFFFFFF), ((TIM5_CCR2 = (TIM5_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_CCR2_CCR2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM5_CCR3  --------------------------------
// SVD Line: 15721

unsigned int TIM5_CCR3 __AT (0x40000C3C);



// -------------------------------  Field Item: TIM5_CCR3_CCR1  -----------------------------------
// SVD Line: 15730

//  <item> SFDITEM_FIELD__TIM5_CCR3_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000C3C) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM5_CCR3 >> 0) & 0xFFFF), ((TIM5_CCR3 = (TIM5_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_CCR3  -----------------------------------
// SVD Line: 15721

//  <rtree> SFDITEM_REG__TIM5_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C3C) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM5_CCR3 >> 0) & 0xFFFFFFFF), ((TIM5_CCR3 = (TIM5_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_CCR3_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM5_CCR4  --------------------------------
// SVD Line: 15738

unsigned int TIM5_CCR4 __AT (0x40000C40);



// -------------------------------  Field Item: TIM5_CCR4_CCR4  -----------------------------------
// SVD Line: 15747

//  <item> SFDITEM_FIELD__TIM5_CCR4_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000C40) Capture/Compare 4 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM5_CCR4 >> 0) & 0xFFFF), ((TIM5_CCR4 = (TIM5_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_CCR4  -----------------------------------
// SVD Line: 15738

//  <rtree> SFDITEM_REG__TIM5_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C40) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM5_CCR4 >> 0) & 0xFFFFFFFF), ((TIM5_CCR4 = (TIM5_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_CCR4_CCR4 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM5_DCR  --------------------------------
// SVD Line: 15755

unsigned int TIM5_DCR __AT (0x40000C48);



// --------------------------------  Field Item: TIM5_DCR_DBL  ------------------------------------
// SVD Line: 15764

//  <item> SFDITEM_FIELD__TIM5_DCR_DBL
//    <name> DBL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40000C48) DMA burst length </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_DCR >> 8) & 0x1F), ((TIM5_DCR = (TIM5_DCR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM5_DCR_DBA  ------------------------------------
// SVD Line: 15770

//  <item> SFDITEM_FIELD__TIM5_DCR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40000C48) DMA base address </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_DCR >> 0) & 0x1F), ((TIM5_DCR = (TIM5_DCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_DCR  ------------------------------------
// SVD Line: 15755

//  <rtree> SFDITEM_REG__TIM5_DCR
//    <name> DCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C48) DMA control register </i>
//    <loc> ( (unsigned int)((TIM5_DCR >> 0) & 0xFFFFFFFF), ((TIM5_DCR = (TIM5_DCR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_DCR_DBL </item>
//    <item> SFDITEM_FIELD__TIM5_DCR_DBA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM5_DMAR  --------------------------------
// SVD Line: 15778

unsigned int TIM5_DMAR __AT (0x40000C4C);



// -------------------------------  Field Item: TIM5_DMAR_DMAB  -----------------------------------
// SVD Line: 15787

//  <item> SFDITEM_FIELD__TIM5_DMAR_DMAB
//    <name> DMAB </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000C4C) DMA register for burst  accesses </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM5_DMAR >> 0) & 0xFFFF), ((TIM5_DMAR = (TIM5_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_DMAR  -----------------------------------
// SVD Line: 15778

//  <rtree> SFDITEM_REG__TIM5_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C4C) DMA address for full transfer </i>
//    <loc> ( (unsigned int)((TIM5_DMAR >> 0) & 0xFFFFFFFF), ((TIM5_DMAR = (TIM5_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_DMAR_DMAB </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM5  -------------------------------------
// SVD Line: 15816

//  <view> TIM5
//    <name> TIM5 </name>
//    <item> SFDITEM_REG__TIM5_CR1 </item>
//    <item> SFDITEM_REG__TIM5_CR2 </item>
//    <item> SFDITEM_REG__TIM5_SMCR </item>
//    <item> SFDITEM_REG__TIM5_DIER </item>
//    <item> SFDITEM_REG__TIM5_SR </item>
//    <item> SFDITEM_REG__TIM5_EGR </item>
//    <item> SFDITEM_REG__TIM5_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM5_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM5_CCMR2_Output </item>
//    <item> SFDITEM_REG__TIM5_CCMR2_Input </item>
//    <item> SFDITEM_REG__TIM5_CCER </item>
//    <item> SFDITEM_REG__TIM5_CNT </item>
//    <item> SFDITEM_REG__TIM5_PSC </item>
//    <item> SFDITEM_REG__TIM5_ARR </item>
//    <item> SFDITEM_REG__TIM5_CCR1 </item>
//    <item> SFDITEM_REG__TIM5_CCR2 </item>
//    <item> SFDITEM_REG__TIM5_CCR3 </item>
//    <item> SFDITEM_REG__TIM5_CCR4 </item>
//    <item> SFDITEM_REG__TIM5_DCR </item>
//    <item> SFDITEM_REG__TIM5_DMAR </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM6_CR1  --------------------------------
// SVD Line: 15841

unsigned int TIM6_CR1 __AT (0x40001000);



// --------------------------------  Field Item: TIM6_CR1_ARPE  -----------------------------------
// SVD Line: 15850

//  <item> SFDITEM_FIELD__TIM6_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40001000) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM6_CR1_OPM  ------------------------------------
// SVD Line: 15856

//  <item> SFDITEM_FIELD__TIM6_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40001000) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM6_CR1_URS  ------------------------------------
// SVD Line: 15862

//  <item> SFDITEM_FIELD__TIM6_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40001000) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM6_CR1_UDIS  -----------------------------------
// SVD Line: 15868

//  <item> SFDITEM_FIELD__TIM6_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40001000) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM6_CR1_CEN  ------------------------------------
// SVD Line: 15874

//  <item> SFDITEM_FIELD__TIM6_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001000) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_CR1  ------------------------------------
// SVD Line: 15841

//  <rtree> SFDITEM_REG__TIM6_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001000) TIM6 control register 1 </i>
//    <loc> ( (unsigned int)((TIM6_CR1 >> 0) & 0xFFFFFFFF), ((TIM6_CR1 = (TIM6_CR1 & ~(0x8FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM6_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM6_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM6_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM6_CR1_CEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM6_CR2  --------------------------------
// SVD Line: 15882

unsigned int TIM6_CR2 __AT (0x40001004);



// --------------------------------  Field Item: TIM6_CR2_MMS  ------------------------------------
// SVD Line: 15891

//  <item> SFDITEM_FIELD__TIM6_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40001004) Master mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM6_CR2 >> 4) & 0x7), ((TIM6_CR2 = (TIM6_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_CR2  ------------------------------------
// SVD Line: 15882

//  <rtree> SFDITEM_REG__TIM6_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001004) TIM6 control register 2 </i>
//    <loc> ( (unsigned int)((TIM6_CR2 >> 0) & 0xFFFFFFFF), ((TIM6_CR2 = (TIM6_CR2 & ~(0x70UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x70) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_CR2_MMS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM6_DIER  --------------------------------
// SVD Line: 15899

unsigned int TIM6_DIER __AT (0x4000100C);



// --------------------------------  Field Item: TIM6_DIER_UDE  -----------------------------------
// SVD Line: 15909

//  <item> SFDITEM_FIELD__TIM6_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000100C) Update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM6_DIER_UIE  -----------------------------------
// SVD Line: 15915

//  <item> SFDITEM_FIELD__TIM6_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000100C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_DIER  -----------------------------------
// SVD Line: 15899

//  <rtree> SFDITEM_REG__TIM6_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000100C) TIM6 DMA/Interrupt enable  register </i>
//    <loc> ( (unsigned int)((TIM6_DIER >> 0) & 0xFFFFFFFF), ((TIM6_DIER = (TIM6_DIER & ~(0x101UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x101) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM6_DIER_UIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM6_SR  ---------------------------------
// SVD Line: 15923

unsigned int TIM6_SR __AT (0x40001010);



// ---------------------------------  Field Item: TIM6_SR_UIF  ------------------------------------
// SVD Line: 15932

//  <item> SFDITEM_FIELD__TIM6_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001010) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM6_SR  ------------------------------------
// SVD Line: 15923

//  <rtree> SFDITEM_REG__TIM6_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001010) TIM6 status register </i>
//    <loc> ( (unsigned int)((TIM6_SR >> 0) & 0xFFFFFFFF), ((TIM6_SR = (TIM6_SR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_SR_UIF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM6_EGR  --------------------------------
// SVD Line: 15940

unsigned int TIM6_EGR __AT (0x40001014);



// ---------------------------------  Field Item: TIM6_EGR_UG  ------------------------------------
// SVD Line: 15949

//  <item> SFDITEM_FIELD__TIM6_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40001014) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_EGR  ------------------------------------
// SVD Line: 15940

//  <rtree> SFDITEM_REG__TIM6_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40001014) TIM6 event generation register </i>
//    <loc> ( (unsigned int)((TIM6_EGR >> 0) & 0xFFFFFFFF), ((TIM6_EGR = (TIM6_EGR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_EGR_UG </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM6_CNT  --------------------------------
// SVD Line: 15957

unsigned int TIM6_CNT __AT (0x40001024);



// --------------------------------  Field Item: TIM6_CNT_CNT  ------------------------------------
// SVD Line: 15966

//  <item> SFDITEM_FIELD__TIM6_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40001024) CNT </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM6_CNT >> 0) & 0xFFFF), ((TIM6_CNT = (TIM6_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_CNT  ------------------------------------
// SVD Line: 15957

//  <rtree> SFDITEM_REG__TIM6_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001024) TIM6 counter </i>
//    <loc> ( (unsigned int)((TIM6_CNT >> 0) & 0xFFFFFFFF), ((TIM6_CNT = (TIM6_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_CNT_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM6_PSC  --------------------------------
// SVD Line: 15974

unsigned int TIM6_PSC __AT (0x40001028);



// --------------------------------  Field Item: TIM6_PSC_PSC  ------------------------------------
// SVD Line: 15983

//  <item> SFDITEM_FIELD__TIM6_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40001028) Prescaler valueThe counter clock  frequency CK_CNT is equal to fCK_PSC / (PSC[15:0] +  1). </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM6_PSC >> 0) & 0xFFFF), ((TIM6_PSC = (TIM6_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_PSC  ------------------------------------
// SVD Line: 15974

//  <rtree> SFDITEM_REG__TIM6_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001028) TIM6 prescaler </i>
//    <loc> ( (unsigned int)((TIM6_PSC >> 0) & 0xFFFFFFFF), ((TIM6_PSC = (TIM6_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_PSC_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM6_ARR  --------------------------------
// SVD Line: 15993

unsigned int TIM6_ARR __AT (0x4000102C);



// --------------------------------  Field Item: TIM6_ARR_ARR  ------------------------------------
// SVD Line: 16002

//  <item> SFDITEM_FIELD__TIM6_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000102C) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM6_ARR >> 0) & 0xFFFF), ((TIM6_ARR = (TIM6_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_ARR  ------------------------------------
// SVD Line: 15993

//  <rtree> SFDITEM_REG__TIM6_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000102C) TIM6 auto-reload register </i>
//    <loc> ( (unsigned int)((TIM6_ARR >> 0) & 0xFFFFFFFF), ((TIM6_ARR = (TIM6_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM6  -------------------------------------
// SVD Line: 15825

//  <view> TIM6
//    <name> TIM6 </name>
//    <item> SFDITEM_REG__TIM6_CR1 </item>
//    <item> SFDITEM_REG__TIM6_CR2 </item>
//    <item> SFDITEM_REG__TIM6_DIER </item>
//    <item> SFDITEM_REG__TIM6_SR </item>
//    <item> SFDITEM_REG__TIM6_EGR </item>
//    <item> SFDITEM_REG__TIM6_CNT </item>
//    <item> SFDITEM_REG__TIM6_PSC </item>
//    <item> SFDITEM_REG__TIM6_ARR </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM7_CR1  --------------------------------
// SVD Line: 15841

unsigned int TIM7_CR1 __AT (0x40001400);



// --------------------------------  Field Item: TIM7_CR1_ARPE  -----------------------------------
// SVD Line: 15850

//  <item> SFDITEM_FIELD__TIM7_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40001400) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM7_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM7_CR1_OPM  ------------------------------------
// SVD Line: 15856

//  <item> SFDITEM_FIELD__TIM7_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40001400) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM7_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM7_CR1_URS  ------------------------------------
// SVD Line: 15862

//  <item> SFDITEM_FIELD__TIM7_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40001400) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM7_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM7_CR1_UDIS  -----------------------------------
// SVD Line: 15868

//  <item> SFDITEM_FIELD__TIM7_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40001400) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM7_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM7_CR1_CEN  ------------------------------------
// SVD Line: 15874

//  <item> SFDITEM_FIELD__TIM7_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001400) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM7_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM7_CR1  ------------------------------------
// SVD Line: 15841

//  <rtree> SFDITEM_REG__TIM7_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001400) TIM6 control register 1 </i>
//    <loc> ( (unsigned int)((TIM7_CR1 >> 0) & 0xFFFFFFFF), ((TIM7_CR1 = (TIM7_CR1 & ~(0x8FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM7_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM7_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM7_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM7_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM7_CR1_CEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM7_CR2  --------------------------------
// SVD Line: 15882

unsigned int TIM7_CR2 __AT (0x40001404);



// --------------------------------  Field Item: TIM7_CR2_MMS  ------------------------------------
// SVD Line: 15891

//  <item> SFDITEM_FIELD__TIM7_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40001404) Master mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM7_CR2 >> 4) & 0x7), ((TIM7_CR2 = (TIM7_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM7_CR2  ------------------------------------
// SVD Line: 15882

//  <rtree> SFDITEM_REG__TIM7_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001404) TIM6 control register 2 </i>
//    <loc> ( (unsigned int)((TIM7_CR2 >> 0) & 0xFFFFFFFF), ((TIM7_CR2 = (TIM7_CR2 & ~(0x70UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x70) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM7_CR2_MMS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM7_DIER  --------------------------------
// SVD Line: 15899

unsigned int TIM7_DIER __AT (0x4000140C);



// --------------------------------  Field Item: TIM7_DIER_UDE  -----------------------------------
// SVD Line: 15909

//  <item> SFDITEM_FIELD__TIM7_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000140C) Update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM7_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM7_DIER_UIE  -----------------------------------
// SVD Line: 15915

//  <item> SFDITEM_FIELD__TIM7_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000140C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM7_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM7_DIER  -----------------------------------
// SVD Line: 15899

//  <rtree> SFDITEM_REG__TIM7_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000140C) TIM6 DMA/Interrupt enable  register </i>
//    <loc> ( (unsigned int)((TIM7_DIER >> 0) & 0xFFFFFFFF), ((TIM7_DIER = (TIM7_DIER & ~(0x101UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x101) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM7_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM7_DIER_UIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM7_SR  ---------------------------------
// SVD Line: 15923

unsigned int TIM7_SR __AT (0x40001410);



// ---------------------------------  Field Item: TIM7_SR_UIF  ------------------------------------
// SVD Line: 15932

//  <item> SFDITEM_FIELD__TIM7_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001410) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM7_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM7_SR  ------------------------------------
// SVD Line: 15923

//  <rtree> SFDITEM_REG__TIM7_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001410) TIM6 status register </i>
//    <loc> ( (unsigned int)((TIM7_SR >> 0) & 0xFFFFFFFF), ((TIM7_SR = (TIM7_SR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM7_SR_UIF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM7_EGR  --------------------------------
// SVD Line: 15940

unsigned int TIM7_EGR __AT (0x40001414);



// ---------------------------------  Field Item: TIM7_EGR_UG  ------------------------------------
// SVD Line: 15949

//  <item> SFDITEM_FIELD__TIM7_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40001414) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM7_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM7_EGR  ------------------------------------
// SVD Line: 15940

//  <rtree> SFDITEM_REG__TIM7_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40001414) TIM6 event generation register </i>
//    <loc> ( (unsigned int)((TIM7_EGR >> 0) & 0xFFFFFFFF), ((TIM7_EGR = (TIM7_EGR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM7_EGR_UG </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM7_CNT  --------------------------------
// SVD Line: 15957

unsigned int TIM7_CNT __AT (0x40001424);



// --------------------------------  Field Item: TIM7_CNT_CNT  ------------------------------------
// SVD Line: 15966

//  <item> SFDITEM_FIELD__TIM7_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40001424) CNT </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM7_CNT >> 0) & 0xFFFF), ((TIM7_CNT = (TIM7_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM7_CNT  ------------------------------------
// SVD Line: 15957

//  <rtree> SFDITEM_REG__TIM7_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001424) TIM6 counter </i>
//    <loc> ( (unsigned int)((TIM7_CNT >> 0) & 0xFFFFFFFF), ((TIM7_CNT = (TIM7_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM7_CNT_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM7_PSC  --------------------------------
// SVD Line: 15974

unsigned int TIM7_PSC __AT (0x40001428);



// --------------------------------  Field Item: TIM7_PSC_PSC  ------------------------------------
// SVD Line: 15983

//  <item> SFDITEM_FIELD__TIM7_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40001428) Prescaler valueThe counter clock  frequency CK_CNT is equal to fCK_PSC / (PSC[15:0] +  1). </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM7_PSC >> 0) & 0xFFFF), ((TIM7_PSC = (TIM7_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM7_PSC  ------------------------------------
// SVD Line: 15974

//  <rtree> SFDITEM_REG__TIM7_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001428) TIM6 prescaler </i>
//    <loc> ( (unsigned int)((TIM7_PSC >> 0) & 0xFFFFFFFF), ((TIM7_PSC = (TIM7_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM7_PSC_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM7_ARR  --------------------------------
// SVD Line: 15993

unsigned int TIM7_ARR __AT (0x4000142C);



// --------------------------------  Field Item: TIM7_ARR_ARR  ------------------------------------
// SVD Line: 16002

//  <item> SFDITEM_FIELD__TIM7_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000142C) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM7_ARR >> 0) & 0xFFFF), ((TIM7_ARR = (TIM7_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM7_ARR  ------------------------------------
// SVD Line: 15993

//  <rtree> SFDITEM_REG__TIM7_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000142C) TIM6 auto-reload register </i>
//    <loc> ( (unsigned int)((TIM7_ARR >> 0) & 0xFFFFFFFF), ((TIM7_ARR = (TIM7_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM7_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM7  -------------------------------------
// SVD Line: 16012

//  <view> TIM7
//    <name> TIM7 </name>
//    <item> SFDITEM_REG__TIM7_CR1 </item>
//    <item> SFDITEM_REG__TIM7_CR2 </item>
//    <item> SFDITEM_REG__TIM7_DIER </item>
//    <item> SFDITEM_REG__TIM7_SR </item>
//    <item> SFDITEM_REG__TIM7_EGR </item>
//    <item> SFDITEM_REG__TIM7_CNT </item>
//    <item> SFDITEM_REG__TIM7_PSC </item>
//    <item> SFDITEM_REG__TIM7_ARR </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM9_CR1  --------------------------------
// SVD Line: 16037

unsigned int TIM9_CR1 __AT (0x40010800);



// --------------------------------  Field Item: TIM9_CR1_CKD  ------------------------------------
// SVD Line: 16046

//  <item> SFDITEM_FIELD__TIM9_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40010800) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM9_CR1 >> 8) & 0x3), ((TIM9_CR1 = (TIM9_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM9_CR1_ARPE  -----------------------------------
// SVD Line: 16052

//  <item> SFDITEM_FIELD__TIM9_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010800) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM9_CR1_OMP  ------------------------------------
// SVD Line: 16058

//  <item> SFDITEM_FIELD__TIM9_CR1_OMP
//    <name> OMP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010800) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_CR1 ) </loc>
//      <o.3..3> OMP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM9_CR1_URS  ------------------------------------
// SVD Line: 16064

//  <item> SFDITEM_FIELD__TIM9_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010800) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM9_CR1_UDIS  -----------------------------------
// SVD Line: 16070

//  <item> SFDITEM_FIELD__TIM9_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010800) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM9_CR1_CEN  ------------------------------------
// SVD Line: 16076

//  <item> SFDITEM_FIELD__TIM9_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010800) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM9_CR1  ------------------------------------
// SVD Line: 16037

//  <rtree> SFDITEM_REG__TIM9_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010800) control register 1 </i>
//    <loc> ( (unsigned int)((TIM9_CR1 >> 0) & 0xFFFFFFFF), ((TIM9_CR1 = (TIM9_CR1 & ~(0x38FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x38F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM9_CR1_CKD </item>
//    <item> SFDITEM_FIELD__TIM9_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM9_CR1_OMP </item>
//    <item> SFDITEM_FIELD__TIM9_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM9_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM9_CR1_CEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM9_CR2  --------------------------------
// SVD Line: 16084

unsigned int TIM9_CR2 __AT (0x40010804);



// --------------------------------  Field Item: TIM9_CR2_MMS  ------------------------------------
// SVD Line: 16093

//  <item> SFDITEM_FIELD__TIM9_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40010804) Master mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM9_CR2 >> 4) & 0x7), ((TIM9_CR2 = (TIM9_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM9_CR2  ------------------------------------
// SVD Line: 16084

//  <rtree> SFDITEM_REG__TIM9_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010804) control register 2 </i>
//    <loc> ( (unsigned int)((TIM9_CR2 >> 0) & 0xFFFFFFFF), ((TIM9_CR2 = (TIM9_CR2 & ~(0x70UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x70) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM9_CR2_MMS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM9_SMCR  --------------------------------
// SVD Line: 16101

unsigned int TIM9_SMCR __AT (0x40010808);



// --------------------------------  Field Item: TIM9_SMCR_MSM  -----------------------------------
// SVD Line: 16110

//  <item> SFDITEM_FIELD__TIM9_SMCR_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010808) Master/Slave mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_SMCR ) </loc>
//      <o.7..7> MSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM9_SMCR_TS  ------------------------------------
// SVD Line: 16116

//  <item> SFDITEM_FIELD__TIM9_SMCR_TS
//    <name> TS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40010808) Trigger selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM9_SMCR >> 4) & 0x7), ((TIM9_SMCR = (TIM9_SMCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM9_SMCR_SMS  -----------------------------------
// SVD Line: 16122

//  <item> SFDITEM_FIELD__TIM9_SMCR_SMS
//    <name> SMS </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40010808) Slave mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM9_SMCR >> 0) & 0x7), ((TIM9_SMCR = (TIM9_SMCR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM9_SMCR  -----------------------------------
// SVD Line: 16101

//  <rtree> SFDITEM_REG__TIM9_SMCR
//    <name> SMCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010808) slave mode control register </i>
//    <loc> ( (unsigned int)((TIM9_SMCR >> 0) & 0xFFFFFFFF), ((TIM9_SMCR = (TIM9_SMCR & ~(0xF7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM9_SMCR_MSM </item>
//    <item> SFDITEM_FIELD__TIM9_SMCR_TS </item>
//    <item> SFDITEM_FIELD__TIM9_SMCR_SMS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM9_DIER  --------------------------------
// SVD Line: 16130

unsigned int TIM9_DIER __AT (0x4001080C);



// --------------------------------  Field Item: TIM9_DIER_TIE  -----------------------------------
// SVD Line: 16139

//  <item> SFDITEM_FIELD__TIM9_DIER_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4001080C) Trigger interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_DIER ) </loc>
//      <o.6..6> TIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM9_DIER_CC2IE  ----------------------------------
// SVD Line: 16145

//  <item> SFDITEM_FIELD__TIM9_DIER_CC2IE
//    <name> CC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001080C) Capture/Compare 2 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_DIER ) </loc>
//      <o.2..2> CC2IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM9_DIER_CC1IE  ----------------------------------
// SVD Line: 16152

//  <item> SFDITEM_FIELD__TIM9_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001080C) Capture/Compare 1 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM9_DIER_UIE  -----------------------------------
// SVD Line: 16159

//  <item> SFDITEM_FIELD__TIM9_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001080C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM9_DIER  -----------------------------------
// SVD Line: 16130

//  <rtree> SFDITEM_REG__TIM9_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001080C) Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM9_DIER >> 0) & 0xFFFFFFFF), ((TIM9_DIER = (TIM9_DIER & ~(0x47UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x47) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM9_DIER_TIE </item>
//    <item> SFDITEM_FIELD__TIM9_DIER_CC2IE </item>
//    <item> SFDITEM_FIELD__TIM9_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM9_DIER_UIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM9_SR  ---------------------------------
// SVD Line: 16167

unsigned int TIM9_SR __AT (0x40010810);



// --------------------------------  Field Item: TIM9_SR_CC2OF  -----------------------------------
// SVD Line: 16176

//  <item> SFDITEM_FIELD__TIM9_SR_CC2OF
//    <name> CC2OF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010810) Capture/compare 2 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_SR ) </loc>
//      <o.10..10> CC2OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM9_SR_CC1OF  -----------------------------------
// SVD Line: 16183

//  <item> SFDITEM_FIELD__TIM9_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010810) Capture/compare 1 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM9_SR_TIF  ------------------------------------
// SVD Line: 16190

//  <item> SFDITEM_FIELD__TIM9_SR_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010810) Trigger interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_SR ) </loc>
//      <o.6..6> TIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM9_SR_CC2IF  -----------------------------------
// SVD Line: 16196

//  <item> SFDITEM_FIELD__TIM9_SR_CC2IF
//    <name> CC2IF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010810) Capture/Compare 2 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_SR ) </loc>
//      <o.2..2> CC2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM9_SR_CC1IF  -----------------------------------
// SVD Line: 16203

//  <item> SFDITEM_FIELD__TIM9_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010810) Capture/Compare 1 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM9_SR_UIF  ------------------------------------
// SVD Line: 16210

//  <item> SFDITEM_FIELD__TIM9_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010810) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM9_SR  ------------------------------------
// SVD Line: 16167

//  <rtree> SFDITEM_REG__TIM9_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010810) status register </i>
//    <loc> ( (unsigned int)((TIM9_SR >> 0) & 0xFFFFFFFF), ((TIM9_SR = (TIM9_SR & ~(0x647UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x647) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM9_SR_CC2OF </item>
//    <item> SFDITEM_FIELD__TIM9_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM9_SR_TIF </item>
//    <item> SFDITEM_FIELD__TIM9_SR_CC2IF </item>
//    <item> SFDITEM_FIELD__TIM9_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM9_SR_UIF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM9_EGR  --------------------------------
// SVD Line: 16218

unsigned int TIM9_EGR __AT (0x40010814);



// ---------------------------------  Field Item: TIM9_EGR_TG  ------------------------------------
// SVD Line: 16227

//  <item> SFDITEM_FIELD__TIM9_EGR_TG
//    <name> TG </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010814) Trigger generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_EGR ) </loc>
//      <o.6..6> TG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM9_EGR_CC2G  -----------------------------------
// SVD Line: 16233

//  <item> SFDITEM_FIELD__TIM9_EGR_CC2G
//    <name> CC2G </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010814) Capture/Compare 2  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_EGR ) </loc>
//      <o.2..2> CC2G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM9_EGR_CC1G  -----------------------------------
// SVD Line: 16240

//  <item> SFDITEM_FIELD__TIM9_EGR_CC1G
//    <name> CC1G </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010814) Capture/Compare 1  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM9_EGR_UG  ------------------------------------
// SVD Line: 16247

//  <item> SFDITEM_FIELD__TIM9_EGR_UG
//    <name> UG </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010814) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM9_EGR  ------------------------------------
// SVD Line: 16218

//  <rtree> SFDITEM_REG__TIM9_EGR
//    <name> EGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010814) event generation register </i>
//    <loc> ( (unsigned int)((TIM9_EGR >> 0) & 0xFFFFFFFF), ((TIM9_EGR = (TIM9_EGR & ~(0x47UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x47) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM9_EGR_TG </item>
//    <item> SFDITEM_FIELD__TIM9_EGR_CC2G </item>
//    <item> SFDITEM_FIELD__TIM9_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM9_EGR_UG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM9_CCMR1_Output  ----------------------------
// SVD Line: 16255

unsigned int TIM9_CCMR1_Output __AT (0x40010818);



// ---------------------------  Field Item: TIM9_CCMR1_Output_OC2CE  ------------------------------
// SVD Line: 16265

//  <item> SFDITEM_FIELD__TIM9_CCMR1_Output_OC2CE
//    <name> OC2CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010818) Output compare 2 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_CCMR1_Output ) </loc>
//      <o.15..15> OC2CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM9_CCMR1_Output_OC2M  -------------------------------
// SVD Line: 16272

//  <item> SFDITEM_FIELD__TIM9_CCMR1_Output_OC2M
//    <name> OC2M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40010818) Output compare 2 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM9_CCMR1_Output >> 12) & 0x7), ((TIM9_CCMR1_Output = (TIM9_CCMR1_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM9_CCMR1_Output_OC2PE  ------------------------------
// SVD Line: 16278

//  <item> SFDITEM_FIELD__TIM9_CCMR1_Output_OC2PE
//    <name> OC2PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010818) Output compare 2 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_CCMR1_Output ) </loc>
//      <o.11..11> OC2PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM9_CCMR1_Output_OC2FE  ------------------------------
// SVD Line: 16285

//  <item> SFDITEM_FIELD__TIM9_CCMR1_Output_OC2FE
//    <name> OC2FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010818) Output compare 2 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_CCMR1_Output ) </loc>
//      <o.10..10> OC2FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM9_CCMR1_Output_CC2S  -------------------------------
// SVD Line: 16292

//  <item> SFDITEM_FIELD__TIM9_CCMR1_Output_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010818) Capture/Compare 2  selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_CCMR1_Output ) </loc>
//      <o.8..8> CC2S
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM9_CCMR1_Output_OC1CE  ------------------------------
// SVD Line: 16299

//  <item> SFDITEM_FIELD__TIM9_CCMR1_Output_OC1CE
//    <name> OC1CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010818) Output compare 1 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_CCMR1_Output ) </loc>
//      <o.7..7> OC1CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM9_CCMR1_Output_OC1M  -------------------------------
// SVD Line: 16306

//  <item> SFDITEM_FIELD__TIM9_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40010818) Output compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM9_CCMR1_Output >> 4) & 0x7), ((TIM9_CCMR1_Output = (TIM9_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM9_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 16312

//  <item> SFDITEM_FIELD__TIM9_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010818) Output compare 1 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM9_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 16319

//  <item> SFDITEM_FIELD__TIM9_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010818) Output compare 1 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM9_CCMR1_Output_CC1S  -------------------------------
// SVD Line: 16326

//  <item> SFDITEM_FIELD__TIM9_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40010818) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM9_CCMR1_Output >> 0) & 0x3), ((TIM9_CCMR1_Output = (TIM9_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM9_CCMR1_Output  -------------------------------
// SVD Line: 16255

//  <rtree> SFDITEM_REG__TIM9_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010818) capture/compare mode register  1 </i>
//    <loc> ( (unsigned int)((TIM9_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM9_CCMR1_Output = (TIM9_CCMR1_Output & ~(0xFDFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFDFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM9_CCMR1_Output_OC2CE </item>
//    <item> SFDITEM_FIELD__TIM9_CCMR1_Output_OC2M </item>
//    <item> SFDITEM_FIELD__TIM9_CCMR1_Output_OC2PE </item>
//    <item> SFDITEM_FIELD__TIM9_CCMR1_Output_OC2FE </item>
//    <item> SFDITEM_FIELD__TIM9_CCMR1_Output_CC2S </item>
//    <item> SFDITEM_FIELD__TIM9_CCMR1_Output_OC1CE </item>
//    <item> SFDITEM_FIELD__TIM9_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM9_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM9_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM9_CCMR1_Output_CC1S </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM9_CCMR1_Input  ----------------------------
// SVD Line: 16335

unsigned int TIM9_CCMR1_Input __AT (0x40010818);



// ----------------------------  Field Item: TIM9_CCMR1_Input_IC2F  -------------------------------
// SVD Line: 16346

//  <item> SFDITEM_FIELD__TIM9_CCMR1_Input_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40010818) Input capture 2 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM9_CCMR1_Input >> 12) & 0xF), ((TIM9_CCMR1_Input = (TIM9_CCMR1_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM9_CCMR1_Input_IC2PCS  ------------------------------
// SVD Line: 16352

//  <item> SFDITEM_FIELD__TIM9_CCMR1_Input_IC2PCS
//    <name> IC2PCS </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40010818) Input capture 2 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM9_CCMR1_Input >> 10) & 0x3), ((TIM9_CCMR1_Input = (TIM9_CCMR1_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM9_CCMR1_Input_CC2S  -------------------------------
// SVD Line: 16358

//  <item> SFDITEM_FIELD__TIM9_CCMR1_Input_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40010818) Capture/Compare 2  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM9_CCMR1_Input >> 8) & 0x3), ((TIM9_CCMR1_Input = (TIM9_CCMR1_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM9_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 16365

//  <item> SFDITEM_FIELD__TIM9_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40010818) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM9_CCMR1_Input >> 4) & 0xF), ((TIM9_CCMR1_Input = (TIM9_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM9_CCMR1_Input_ICPCS  -------------------------------
// SVD Line: 16371

//  <item> SFDITEM_FIELD__TIM9_CCMR1_Input_ICPCS
//    <name> ICPCS </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40010818) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM9_CCMR1_Input >> 2) & 0x3), ((TIM9_CCMR1_Input = (TIM9_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM9_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 16377

//  <item> SFDITEM_FIELD__TIM9_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40010818) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM9_CCMR1_Input >> 0) & 0x3), ((TIM9_CCMR1_Input = (TIM9_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM9_CCMR1_Input  --------------------------------
// SVD Line: 16335

//  <rtree> SFDITEM_REG__TIM9_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010818) capture/compare mode register 1 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM9_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM9_CCMR1_Input = (TIM9_CCMR1_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM9_CCMR1_Input_IC2F </item>
//    <item> SFDITEM_FIELD__TIM9_CCMR1_Input_IC2PCS </item>
//    <item> SFDITEM_FIELD__TIM9_CCMR1_Input_CC2S </item>
//    <item> SFDITEM_FIELD__TIM9_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM9_CCMR1_Input_ICPCS </item>
//    <item> SFDITEM_FIELD__TIM9_CCMR1_Input_CC1S </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM9_CNT  --------------------------------
// SVD Line: 16386

unsigned int TIM9_CNT __AT (0x40010824);



// --------------------------------  Field Item: TIM9_CNT_CNT  ------------------------------------
// SVD Line: 16395

//  <item> SFDITEM_FIELD__TIM9_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40010824) TIM9 counter </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM9_CNT >> 0) & 0xFFFF), ((TIM9_CNT = (TIM9_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM9_CNT  ------------------------------------
// SVD Line: 16386

//  <rtree> SFDITEM_REG__TIM9_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010824) counter </i>
//    <loc> ( (unsigned int)((TIM9_CNT >> 0) & 0xFFFFFFFF), ((TIM9_CNT = (TIM9_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM9_CNT_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM9_PSC  --------------------------------
// SVD Line: 16403

unsigned int TIM9_PSC __AT (0x40010828);



// --------------------------------  Field Item: TIM9_PSC_PSC  ------------------------------------
// SVD Line: 16412

//  <item> SFDITEM_FIELD__TIM9_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40010828) TIM9 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM9_PSC >> 0) & 0xFFFF), ((TIM9_PSC = (TIM9_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM9_PSC  ------------------------------------
// SVD Line: 16403

//  <rtree> SFDITEM_REG__TIM9_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010828) prescaler </i>
//    <loc> ( (unsigned int)((TIM9_PSC >> 0) & 0xFFFFFFFF), ((TIM9_PSC = (TIM9_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM9_PSC_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM9_ARR  --------------------------------
// SVD Line: 16420

unsigned int TIM9_ARR __AT (0x4001082C);



// --------------------------------  Field Item: TIM9_ARR_ARR  ------------------------------------
// SVD Line: 16429

//  <item> SFDITEM_FIELD__TIM9_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001082C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM9_ARR >> 0) & 0xFFFF), ((TIM9_ARR = (TIM9_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM9_ARR  ------------------------------------
// SVD Line: 16420

//  <rtree> SFDITEM_REG__TIM9_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001082C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM9_ARR >> 0) & 0xFFFFFFFF), ((TIM9_ARR = (TIM9_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM9_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM9_CCR1  --------------------------------
// SVD Line: 16437

unsigned int TIM9_CCR1 __AT (0x40010834);



// -------------------------------  Field Item: TIM9_CCR1_CCR1  -----------------------------------
// SVD Line: 16446

//  <item> SFDITEM_FIELD__TIM9_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40010834) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM9_CCR1 >> 0) & 0xFFFF), ((TIM9_CCR1 = (TIM9_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM9_CCR1  -----------------------------------
// SVD Line: 16437

//  <rtree> SFDITEM_REG__TIM9_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010834) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM9_CCR1 >> 0) & 0xFFFFFFFF), ((TIM9_CCR1 = (TIM9_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM9_CCR1_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM9_CCR2  --------------------------------
// SVD Line: 16454

unsigned int TIM9_CCR2 __AT (0x40010838);



// -------------------------------  Field Item: TIM9_CCR2_CCR2  -----------------------------------
// SVD Line: 16463

//  <item> SFDITEM_FIELD__TIM9_CCR2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40010838) Capture/Compare 2 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM9_CCR2 >> 0) & 0xFFFF), ((TIM9_CCR2 = (TIM9_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM9_CCR2  -----------------------------------
// SVD Line: 16454

//  <rtree> SFDITEM_REG__TIM9_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010838) capture/compare register 2 </i>
//    <loc> ( (unsigned int)((TIM9_CCR2 >> 0) & 0xFFFFFFFF), ((TIM9_CCR2 = (TIM9_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM9_CCR2_CCR2 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM9_OR  ---------------------------------
// SVD Line: 16471

unsigned int TIM9_OR __AT (0x40010850);



// -------------------------------  Field Item: TIM9_OR_TI1_RMP  ----------------------------------
// SVD Line: 16480

//  <item> SFDITEM_FIELD__TIM9_OR_TI1_RMP
//    <name> TI1_RMP </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40010850) TIM9 Input 1 remapping  capability </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM9_OR >> 0) & 0x3), ((TIM9_OR = (TIM9_OR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: TIM9_OR  ------------------------------------
// SVD Line: 16471

//  <rtree> SFDITEM_REG__TIM9_OR
//    <name> OR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010850) option register </i>
//    <loc> ( (unsigned int)((TIM9_OR >> 0) & 0xFFFFFFFF), ((TIM9_OR = (TIM9_OR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM9_OR_TI1_RMP </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM9  -------------------------------------
// SVD Line: 16021

//  <view> TIM9
//    <name> TIM9 </name>
//    <item> SFDITEM_REG__TIM9_CR1 </item>
//    <item> SFDITEM_REG__TIM9_CR2 </item>
//    <item> SFDITEM_REG__TIM9_SMCR </item>
//    <item> SFDITEM_REG__TIM9_DIER </item>
//    <item> SFDITEM_REG__TIM9_SR </item>
//    <item> SFDITEM_REG__TIM9_EGR </item>
//    <item> SFDITEM_REG__TIM9_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM9_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM9_CNT </item>
//    <item> SFDITEM_REG__TIM9_PSC </item>
//    <item> SFDITEM_REG__TIM9_ARR </item>
//    <item> SFDITEM_REG__TIM9_CCR1 </item>
//    <item> SFDITEM_REG__TIM9_CCR2 </item>
//    <item> SFDITEM_REG__TIM9_OR </item>
//  </view>
//  


// ----------------------------  Register Item Address: USART1_SR  --------------------------------
// SVD Line: 16508

unsigned int USART1_SR __AT (0x40013800);



// --------------------------------  Field Item: USART1_SR_CTS  -----------------------------------
// SVD Line: 16516

//  <item> SFDITEM_FIELD__USART1_SR_CTS
//    <name> CTS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013800) CTS flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.9..9> CTS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_LBD  -----------------------------------
// SVD Line: 16523

//  <item> SFDITEM_FIELD__USART1_SR_LBD
//    <name> LBD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013800) LIN break detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.8..8> LBD
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_TXE  -----------------------------------
// SVD Line: 16530

//  <item> SFDITEM_FIELD__USART1_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40013800) Transmit data register  empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_TC  ------------------------------------
// SVD Line: 16538

//  <item> SFDITEM_FIELD__USART1_SR_TC
//    <name> TC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013800) Transmission complete </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.6..6> TC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_SR_RXNE  -----------------------------------
// SVD Line: 16545

//  <item> SFDITEM_FIELD__USART1_SR_RXNE
//    <name> RXNE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013800) Read data register not  empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.5..5> RXNE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_SR_IDLE  -----------------------------------
// SVD Line: 16553

//  <item> SFDITEM_FIELD__USART1_SR_IDLE
//    <name> IDLE </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40013800) IDLE line detected </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_ORE  -----------------------------------
// SVD Line: 16560

//  <item> SFDITEM_FIELD__USART1_SR_ORE
//    <name> ORE </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40013800) Overrun error </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.3..3> ORE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_NF  ------------------------------------
// SVD Line: 16567

//  <item> SFDITEM_FIELD__USART1_SR_NF
//    <name> NF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40013800) Noise detected flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.2..2> NF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_FE  ------------------------------------
// SVD Line: 16574

//  <item> SFDITEM_FIELD__USART1_SR_FE
//    <name> FE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40013800) Framing error </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.1..1> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_PE  ------------------------------------
// SVD Line: 16581

//  <item> SFDITEM_FIELD__USART1_SR_PE
//    <name> PE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40013800) Parity error </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: USART1_SR  -----------------------------------
// SVD Line: 16508

//  <rtree> SFDITEM_REG__USART1_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013800) Status register </i>
//    <loc> ( (unsigned int)((USART1_SR >> 0) & 0xFFFFFFFF), ((USART1_SR = (USART1_SR & ~(0x360UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x360) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_SR_CTS </item>
//    <item> SFDITEM_FIELD__USART1_SR_LBD </item>
//    <item> SFDITEM_FIELD__USART1_SR_TXE </item>
//    <item> SFDITEM_FIELD__USART1_SR_TC </item>
//    <item> SFDITEM_FIELD__USART1_SR_RXNE </item>
//    <item> SFDITEM_FIELD__USART1_SR_IDLE </item>
//    <item> SFDITEM_FIELD__USART1_SR_ORE </item>
//    <item> SFDITEM_FIELD__USART1_SR_NF </item>
//    <item> SFDITEM_FIELD__USART1_SR_FE </item>
//    <item> SFDITEM_FIELD__USART1_SR_PE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_DR  --------------------------------
// SVD Line: 16590

unsigned int USART1_DR __AT (0x40013804);



// --------------------------------  Field Item: USART1_DR_DR  ------------------------------------
// SVD Line: 16599

//  <item> SFDITEM_FIELD__USART1_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40013804) Data value </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART1_DR >> 0) & 0x1FF), ((USART1_DR = (USART1_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: USART1_DR  -----------------------------------
// SVD Line: 16590

//  <rtree> SFDITEM_REG__USART1_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013804) Data register </i>
//    <loc> ( (unsigned int)((USART1_DR >> 0) & 0xFFFFFFFF), ((USART1_DR = (USART1_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_BRR  -------------------------------
// SVD Line: 16607

unsigned int USART1_BRR __AT (0x40013808);



// ---------------------------  Field Item: USART1_BRR_DIV_Mantissa  ------------------------------
// SVD Line: 16616

//  <item> SFDITEM_FIELD__USART1_BRR_DIV_Mantissa
//    <name> DIV_Mantissa </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x40013808) mantissa of USARTDIV </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART1_BRR >> 4) & 0xFFF), ((USART1_BRR = (USART1_BRR & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: USART1_BRR_DIV_Fraction  ------------------------------
// SVD Line: 16622

//  <item> SFDITEM_FIELD__USART1_BRR_DIV_Fraction
//    <name> DIV_Fraction </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40013808) fraction of USARTDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_BRR >> 0) & 0xF), ((USART1_BRR = (USART1_BRR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART1_BRR  -----------------------------------
// SVD Line: 16607

//  <rtree> SFDITEM_REG__USART1_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013808) Baud rate register </i>
//    <loc> ( (unsigned int)((USART1_BRR >> 0) & 0xFFFFFFFF), ((USART1_BRR = (USART1_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_BRR_DIV_Mantissa </item>
//    <item> SFDITEM_FIELD__USART1_BRR_DIV_Fraction </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_CR1  -------------------------------
// SVD Line: 16630

unsigned int USART1_CR1 __AT (0x4001380C);



// ------------------------------  Field Item: USART1_CR1_OVER8  ----------------------------------
// SVD Line: 16639

//  <item> SFDITEM_FIELD__USART1_CR1_OVER8
//    <name> OVER8 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4001380C) Oversampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.15..15> OVER8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_UE  -----------------------------------
// SVD Line: 16645

//  <item> SFDITEM_FIELD__USART1_CR1_UE
//    <name> UE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001380C) USART enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.13..13> UE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_M  ------------------------------------
// SVD Line: 16651

//  <item> SFDITEM_FIELD__USART1_CR1_M
//    <name> M </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4001380C) Word length </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.12..12> M
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_WAKE  ----------------------------------
// SVD Line: 16657

//  <item> SFDITEM_FIELD__USART1_CR1_WAKE
//    <name> WAKE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001380C) Wakeup method </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.11..11> WAKE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_PCE  -----------------------------------
// SVD Line: 16663

//  <item> SFDITEM_FIELD__USART1_CR1_PCE
//    <name> PCE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001380C) Parity control enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.10..10> PCE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_PS  -----------------------------------
// SVD Line: 16669

//  <item> SFDITEM_FIELD__USART1_CR1_PS
//    <name> PS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001380C) Parity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.9..9> PS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_PEIE  ----------------------------------
// SVD Line: 16675

//  <item> SFDITEM_FIELD__USART1_CR1_PEIE
//    <name> PEIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001380C) PE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.8..8> PEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR1_TXEIE  ----------------------------------
// SVD Line: 16681

//  <item> SFDITEM_FIELD__USART1_CR1_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001380C) TXE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_TCIE  ----------------------------------
// SVD Line: 16687

//  <item> SFDITEM_FIELD__USART1_CR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4001380C) Transmission complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR1_RXNEIE  ---------------------------------
// SVD Line: 16694

//  <item> SFDITEM_FIELD__USART1_CR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001380C) RXNE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.5..5> RXNEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR1_IDLEIE  ---------------------------------
// SVD Line: 16700

//  <item> SFDITEM_FIELD__USART1_CR1_IDLEIE
//    <name> IDLEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4001380C) IDLE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.4..4> IDLEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_TE  -----------------------------------
// SVD Line: 16706

//  <item> SFDITEM_FIELD__USART1_CR1_TE
//    <name> TE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001380C) Transmitter enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.3..3> TE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_RE  -----------------------------------
// SVD Line: 16712

//  <item> SFDITEM_FIELD__USART1_CR1_RE
//    <name> RE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001380C) Receiver enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.2..2> RE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_RWU  -----------------------------------
// SVD Line: 16718

//  <item> SFDITEM_FIELD__USART1_CR1_RWU
//    <name> RWU </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001380C) Receiver wakeup </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.1..1> RWU
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_SBK  -----------------------------------
// SVD Line: 16724

//  <item> SFDITEM_FIELD__USART1_CR1_SBK
//    <name> SBK </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001380C) Send break </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.0..0> SBK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART1_CR1  -----------------------------------
// SVD Line: 16630

//  <rtree> SFDITEM_REG__USART1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001380C) Control register 1 </i>
//    <loc> ( (unsigned int)((USART1_CR1 >> 0) & 0xFFFFFFFF), ((USART1_CR1 = (USART1_CR1 & ~(0xBFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_CR1_OVER8 </item>
//    <item> SFDITEM_FIELD__USART1_CR1_UE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_M </item>
//    <item> SFDITEM_FIELD__USART1_CR1_WAKE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_PCE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_PS </item>
//    <item> SFDITEM_FIELD__USART1_CR1_PEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_TXEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_TCIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_IDLEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_TE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_RE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_RWU </item>
//    <item> SFDITEM_FIELD__USART1_CR1_SBK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_CR2  -------------------------------
// SVD Line: 16732

unsigned int USART1_CR2 __AT (0x40013810);



// ------------------------------  Field Item: USART1_CR2_LINEN  ----------------------------------
// SVD Line: 16741

//  <item> SFDITEM_FIELD__USART1_CR2_LINEN
//    <name> LINEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40013810) LIN mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.14..14> LINEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_STOP  ----------------------------------
// SVD Line: 16747

//  <item> SFDITEM_FIELD__USART1_CR2_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40013810) STOP bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR2 >> 12) & 0x3), ((USART1_CR2 = (USART1_CR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_CLKEN  ----------------------------------
// SVD Line: 16753

//  <item> SFDITEM_FIELD__USART1_CR2_CLKEN
//    <name> CLKEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013810) Clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.11..11> CLKEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_CPOL  ----------------------------------
// SVD Line: 16759

//  <item> SFDITEM_FIELD__USART1_CR2_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013810) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.10..10> CPOL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_CPHA  ----------------------------------
// SVD Line: 16765

//  <item> SFDITEM_FIELD__USART1_CR2_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013810) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.9..9> CPHA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_LBCL  ----------------------------------
// SVD Line: 16771

//  <item> SFDITEM_FIELD__USART1_CR2_LBCL
//    <name> LBCL </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013810) Last bit clock pulse </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.8..8> LBCL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_LBDIE  ----------------------------------
// SVD Line: 16777

//  <item> SFDITEM_FIELD__USART1_CR2_LBDIE
//    <name> LBDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013810) LIN break detection interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.6..6> LBDIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_LBDL  ----------------------------------
// SVD Line: 16784

//  <item> SFDITEM_FIELD__USART1_CR2_LBDL
//    <name> LBDL </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013810) lin break detection length </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.5..5> LBDL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_ADD  -----------------------------------
// SVD Line: 16790

//  <item> SFDITEM_FIELD__USART1_CR2_ADD
//    <name> ADD </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40013810) Address of the USART node </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR2 >> 0) & 0xF), ((USART1_CR2 = (USART1_CR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART1_CR2  -----------------------------------
// SVD Line: 16732

//  <rtree> SFDITEM_REG__USART1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013810) Control register 2 </i>
//    <loc> ( (unsigned int)((USART1_CR2 >> 0) & 0xFFFFFFFF), ((USART1_CR2 = (USART1_CR2 & ~(0x7F6FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F6F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_CR2_LINEN </item>
//    <item> SFDITEM_FIELD__USART1_CR2_STOP </item>
//    <item> SFDITEM_FIELD__USART1_CR2_CLKEN </item>
//    <item> SFDITEM_FIELD__USART1_CR2_CPOL </item>
//    <item> SFDITEM_FIELD__USART1_CR2_CPHA </item>
//    <item> SFDITEM_FIELD__USART1_CR2_LBCL </item>
//    <item> SFDITEM_FIELD__USART1_CR2_LBDIE </item>
//    <item> SFDITEM_FIELD__USART1_CR2_LBDL </item>
//    <item> SFDITEM_FIELD__USART1_CR2_ADD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_CR3  -------------------------------
// SVD Line: 16798

unsigned int USART1_CR3 __AT (0x40013814);



// ------------------------------  Field Item: USART1_CR3_ONEBIT  ---------------------------------
// SVD Line: 16807

//  <item> SFDITEM_FIELD__USART1_CR3_ONEBIT
//    <name> ONEBIT </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013814) One sample bit method  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.11..11> ONEBIT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR3_CTSIE  ----------------------------------
// SVD Line: 16814

//  <item> SFDITEM_FIELD__USART1_CR3_CTSIE
//    <name> CTSIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013814) CTS interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.10..10> CTSIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_CTSE  ----------------------------------
// SVD Line: 16820

//  <item> SFDITEM_FIELD__USART1_CR3_CTSE
//    <name> CTSE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013814) CTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.9..9> CTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_RTSE  ----------------------------------
// SVD Line: 16826

//  <item> SFDITEM_FIELD__USART1_CR3_RTSE
//    <name> RTSE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013814) RTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.8..8> RTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_DMAT  ----------------------------------
// SVD Line: 16832

//  <item> SFDITEM_FIELD__USART1_CR3_DMAT
//    <name> DMAT </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013814) DMA enable transmitter </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.7..7> DMAT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_DMAR  ----------------------------------
// SVD Line: 16838

//  <item> SFDITEM_FIELD__USART1_CR3_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013814) DMA enable receiver </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.6..6> DMAR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_SCEN  ----------------------------------
// SVD Line: 16844

//  <item> SFDITEM_FIELD__USART1_CR3_SCEN
//    <name> SCEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013814) Smartcard mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.5..5> SCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_NACK  ----------------------------------
// SVD Line: 16850

//  <item> SFDITEM_FIELD__USART1_CR3_NACK
//    <name> NACK </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013814) Smartcard NACK enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.4..4> NACK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR3_HDSEL  ----------------------------------
// SVD Line: 16856

//  <item> SFDITEM_FIELD__USART1_CR3_HDSEL
//    <name> HDSEL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013814) Half-duplex selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.3..3> HDSEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_IRLP  ----------------------------------
// SVD Line: 16862

//  <item> SFDITEM_FIELD__USART1_CR3_IRLP
//    <name> IRLP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013814) IrDA low-power </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.2..2> IRLP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_IREN  ----------------------------------
// SVD Line: 16868

//  <item> SFDITEM_FIELD__USART1_CR3_IREN
//    <name> IREN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013814) IrDA mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.1..1> IREN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_EIE  -----------------------------------
// SVD Line: 16874

//  <item> SFDITEM_FIELD__USART1_CR3_EIE
//    <name> EIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013814) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.0..0> EIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART1_CR3  -----------------------------------
// SVD Line: 16798

//  <rtree> SFDITEM_REG__USART1_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013814) Control register 3 </i>
//    <loc> ( (unsigned int)((USART1_CR3 >> 0) & 0xFFFFFFFF), ((USART1_CR3 = (USART1_CR3 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_CR3_ONEBIT </item>
//    <item> SFDITEM_FIELD__USART1_CR3_CTSIE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_CTSE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_RTSE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_DMAT </item>
//    <item> SFDITEM_FIELD__USART1_CR3_DMAR </item>
//    <item> SFDITEM_FIELD__USART1_CR3_SCEN </item>
//    <item> SFDITEM_FIELD__USART1_CR3_NACK </item>
//    <item> SFDITEM_FIELD__USART1_CR3_HDSEL </item>
//    <item> SFDITEM_FIELD__USART1_CR3_IRLP </item>
//    <item> SFDITEM_FIELD__USART1_CR3_IREN </item>
//    <item> SFDITEM_FIELD__USART1_CR3_EIE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART1_GTPR  -------------------------------
// SVD Line: 16882

unsigned int USART1_GTPR __AT (0x40013818);



// -------------------------------  Field Item: USART1_GTPR_GT  -----------------------------------
// SVD Line: 16892

//  <item> SFDITEM_FIELD__USART1_GTPR_GT
//    <name> GT </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40013818) Guard time value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_GTPR >> 8) & 0xFF), ((USART1_GTPR = (USART1_GTPR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART1_GTPR_PSC  ----------------------------------
// SVD Line: 16898

//  <item> SFDITEM_FIELD__USART1_GTPR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40013818) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_GTPR >> 0) & 0xFF), ((USART1_GTPR = (USART1_GTPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART1_GTPR  ----------------------------------
// SVD Line: 16882

//  <rtree> SFDITEM_REG__USART1_GTPR
//    <name> GTPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013818) Guard time and prescaler  register </i>
//    <loc> ( (unsigned int)((USART1_GTPR >> 0) & 0xFFFFFFFF), ((USART1_GTPR = (USART1_GTPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_GTPR_GT </item>
//    <item> SFDITEM_FIELD__USART1_GTPR_PSC </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: USART1  ------------------------------------
// SVD Line: 16491

//  <view> USART1
//    <name> USART1 </name>
//    <item> SFDITEM_REG__USART1_SR </item>
//    <item> SFDITEM_REG__USART1_DR </item>
//    <item> SFDITEM_REG__USART1_BRR </item>
//    <item> SFDITEM_REG__USART1_CR1 </item>
//    <item> SFDITEM_REG__USART1_CR2 </item>
//    <item> SFDITEM_REG__USART1_CR3 </item>
//    <item> SFDITEM_REG__USART1_GTPR </item>
//  </view>
//  


// ----------------------------  Register Item Address: USART2_SR  --------------------------------
// SVD Line: 16508

unsigned int USART2_SR __AT (0x40004400);



// --------------------------------  Field Item: USART2_SR_CTS  -----------------------------------
// SVD Line: 16516

//  <item> SFDITEM_FIELD__USART2_SR_CTS
//    <name> CTS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004400) CTS flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.9..9> CTS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_LBD  -----------------------------------
// SVD Line: 16523

//  <item> SFDITEM_FIELD__USART2_SR_LBD
//    <name> LBD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004400) LIN break detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.8..8> LBD
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_TXE  -----------------------------------
// SVD Line: 16530

//  <item> SFDITEM_FIELD__USART2_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40004400) Transmit data register  empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_TC  ------------------------------------
// SVD Line: 16538

//  <item> SFDITEM_FIELD__USART2_SR_TC
//    <name> TC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004400) Transmission complete </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.6..6> TC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_SR_RXNE  -----------------------------------
// SVD Line: 16545

//  <item> SFDITEM_FIELD__USART2_SR_RXNE
//    <name> RXNE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004400) Read data register not  empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.5..5> RXNE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_SR_IDLE  -----------------------------------
// SVD Line: 16553

//  <item> SFDITEM_FIELD__USART2_SR_IDLE
//    <name> IDLE </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40004400) IDLE line detected </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_ORE  -----------------------------------
// SVD Line: 16560

//  <item> SFDITEM_FIELD__USART2_SR_ORE
//    <name> ORE </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40004400) Overrun error </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.3..3> ORE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_NF  ------------------------------------
// SVD Line: 16567

//  <item> SFDITEM_FIELD__USART2_SR_NF
//    <name> NF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40004400) Noise detected flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.2..2> NF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_FE  ------------------------------------
// SVD Line: 16574

//  <item> SFDITEM_FIELD__USART2_SR_FE
//    <name> FE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40004400) Framing error </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.1..1> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_PE  ------------------------------------
// SVD Line: 16581

//  <item> SFDITEM_FIELD__USART2_SR_PE
//    <name> PE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40004400) Parity error </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: USART2_SR  -----------------------------------
// SVD Line: 16508

//  <rtree> SFDITEM_REG__USART2_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004400) Status register </i>
//    <loc> ( (unsigned int)((USART2_SR >> 0) & 0xFFFFFFFF), ((USART2_SR = (USART2_SR & ~(0x360UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x360) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_SR_CTS </item>
//    <item> SFDITEM_FIELD__USART2_SR_LBD </item>
//    <item> SFDITEM_FIELD__USART2_SR_TXE </item>
//    <item> SFDITEM_FIELD__USART2_SR_TC </item>
//    <item> SFDITEM_FIELD__USART2_SR_RXNE </item>
//    <item> SFDITEM_FIELD__USART2_SR_IDLE </item>
//    <item> SFDITEM_FIELD__USART2_SR_ORE </item>
//    <item> SFDITEM_FIELD__USART2_SR_NF </item>
//    <item> SFDITEM_FIELD__USART2_SR_FE </item>
//    <item> SFDITEM_FIELD__USART2_SR_PE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_DR  --------------------------------
// SVD Line: 16590

unsigned int USART2_DR __AT (0x40004404);



// --------------------------------  Field Item: USART2_DR_DR  ------------------------------------
// SVD Line: 16599

//  <item> SFDITEM_FIELD__USART2_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40004404) Data value </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART2_DR >> 0) & 0x1FF), ((USART2_DR = (USART2_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: USART2_DR  -----------------------------------
// SVD Line: 16590

//  <rtree> SFDITEM_REG__USART2_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004404) Data register </i>
//    <loc> ( (unsigned int)((USART2_DR >> 0) & 0xFFFFFFFF), ((USART2_DR = (USART2_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_BRR  -------------------------------
// SVD Line: 16607

unsigned int USART2_BRR __AT (0x40004408);



// ---------------------------  Field Item: USART2_BRR_DIV_Mantissa  ------------------------------
// SVD Line: 16616

//  <item> SFDITEM_FIELD__USART2_BRR_DIV_Mantissa
//    <name> DIV_Mantissa </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x40004408) mantissa of USARTDIV </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART2_BRR >> 4) & 0xFFF), ((USART2_BRR = (USART2_BRR & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: USART2_BRR_DIV_Fraction  ------------------------------
// SVD Line: 16622

//  <item> SFDITEM_FIELD__USART2_BRR_DIV_Fraction
//    <name> DIV_Fraction </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40004408) fraction of USARTDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_BRR >> 0) & 0xF), ((USART2_BRR = (USART2_BRR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART2_BRR  -----------------------------------
// SVD Line: 16607

//  <rtree> SFDITEM_REG__USART2_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004408) Baud rate register </i>
//    <loc> ( (unsigned int)((USART2_BRR >> 0) & 0xFFFFFFFF), ((USART2_BRR = (USART2_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_BRR_DIV_Mantissa </item>
//    <item> SFDITEM_FIELD__USART2_BRR_DIV_Fraction </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_CR1  -------------------------------
// SVD Line: 16630

unsigned int USART2_CR1 __AT (0x4000440C);



// ------------------------------  Field Item: USART2_CR1_OVER8  ----------------------------------
// SVD Line: 16639

//  <item> SFDITEM_FIELD__USART2_CR1_OVER8
//    <name> OVER8 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000440C) Oversampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.15..15> OVER8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_UE  -----------------------------------
// SVD Line: 16645

//  <item> SFDITEM_FIELD__USART2_CR1_UE
//    <name> UE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000440C) USART enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.13..13> UE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_M  ------------------------------------
// SVD Line: 16651

//  <item> SFDITEM_FIELD__USART2_CR1_M
//    <name> M </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000440C) Word length </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.12..12> M
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_WAKE  ----------------------------------
// SVD Line: 16657

//  <item> SFDITEM_FIELD__USART2_CR1_WAKE
//    <name> WAKE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000440C) Wakeup method </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.11..11> WAKE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_PCE  -----------------------------------
// SVD Line: 16663

//  <item> SFDITEM_FIELD__USART2_CR1_PCE
//    <name> PCE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000440C) Parity control enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.10..10> PCE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_PS  -----------------------------------
// SVD Line: 16669

//  <item> SFDITEM_FIELD__USART2_CR1_PS
//    <name> PS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000440C) Parity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.9..9> PS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_PEIE  ----------------------------------
// SVD Line: 16675

//  <item> SFDITEM_FIELD__USART2_CR1_PEIE
//    <name> PEIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000440C) PE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.8..8> PEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR1_TXEIE  ----------------------------------
// SVD Line: 16681

//  <item> SFDITEM_FIELD__USART2_CR1_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000440C) TXE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_TCIE  ----------------------------------
// SVD Line: 16687

//  <item> SFDITEM_FIELD__USART2_CR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000440C) Transmission complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR1_RXNEIE  ---------------------------------
// SVD Line: 16694

//  <item> SFDITEM_FIELD__USART2_CR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000440C) RXNE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.5..5> RXNEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR1_IDLEIE  ---------------------------------
// SVD Line: 16700

//  <item> SFDITEM_FIELD__USART2_CR1_IDLEIE
//    <name> IDLEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000440C) IDLE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.4..4> IDLEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_TE  -----------------------------------
// SVD Line: 16706

//  <item> SFDITEM_FIELD__USART2_CR1_TE
//    <name> TE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000440C) Transmitter enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.3..3> TE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_RE  -----------------------------------
// SVD Line: 16712

//  <item> SFDITEM_FIELD__USART2_CR1_RE
//    <name> RE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000440C) Receiver enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.2..2> RE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_RWU  -----------------------------------
// SVD Line: 16718

//  <item> SFDITEM_FIELD__USART2_CR1_RWU
//    <name> RWU </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000440C) Receiver wakeup </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.1..1> RWU
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_SBK  -----------------------------------
// SVD Line: 16724

//  <item> SFDITEM_FIELD__USART2_CR1_SBK
//    <name> SBK </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000440C) Send break </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.0..0> SBK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART2_CR1  -----------------------------------
// SVD Line: 16630

//  <rtree> SFDITEM_REG__USART2_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000440C) Control register 1 </i>
//    <loc> ( (unsigned int)((USART2_CR1 >> 0) & 0xFFFFFFFF), ((USART2_CR1 = (USART2_CR1 & ~(0xBFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_CR1_OVER8 </item>
//    <item> SFDITEM_FIELD__USART2_CR1_UE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_M </item>
//    <item> SFDITEM_FIELD__USART2_CR1_WAKE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_PCE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_PS </item>
//    <item> SFDITEM_FIELD__USART2_CR1_PEIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_TXEIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_TCIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_IDLEIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_TE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_RE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_RWU </item>
//    <item> SFDITEM_FIELD__USART2_CR1_SBK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_CR2  -------------------------------
// SVD Line: 16732

unsigned int USART2_CR2 __AT (0x40004410);



// ------------------------------  Field Item: USART2_CR2_LINEN  ----------------------------------
// SVD Line: 16741

//  <item> SFDITEM_FIELD__USART2_CR2_LINEN
//    <name> LINEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40004410) LIN mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.14..14> LINEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_STOP  ----------------------------------
// SVD Line: 16747

//  <item> SFDITEM_FIELD__USART2_CR2_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40004410) STOP bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CR2 >> 12) & 0x3), ((USART2_CR2 = (USART2_CR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR2_CLKEN  ----------------------------------
// SVD Line: 16753

//  <item> SFDITEM_FIELD__USART2_CR2_CLKEN
//    <name> CLKEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004410) Clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.11..11> CLKEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_CPOL  ----------------------------------
// SVD Line: 16759

//  <item> SFDITEM_FIELD__USART2_CR2_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004410) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.10..10> CPOL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_CPHA  ----------------------------------
// SVD Line: 16765

//  <item> SFDITEM_FIELD__USART2_CR2_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004410) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.9..9> CPHA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_LBCL  ----------------------------------
// SVD Line: 16771

//  <item> SFDITEM_FIELD__USART2_CR2_LBCL
//    <name> LBCL </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004410) Last bit clock pulse </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.8..8> LBCL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR2_LBDIE  ----------------------------------
// SVD Line: 16777

//  <item> SFDITEM_FIELD__USART2_CR2_LBDIE
//    <name> LBDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004410) LIN break detection interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.6..6> LBDIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_LBDL  ----------------------------------
// SVD Line: 16784

//  <item> SFDITEM_FIELD__USART2_CR2_LBDL
//    <name> LBDL </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004410) lin break detection length </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.5..5> LBDL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_ADD  -----------------------------------
// SVD Line: 16790

//  <item> SFDITEM_FIELD__USART2_CR2_ADD
//    <name> ADD </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40004410) Address of the USART node </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CR2 >> 0) & 0xF), ((USART2_CR2 = (USART2_CR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART2_CR2  -----------------------------------
// SVD Line: 16732

//  <rtree> SFDITEM_REG__USART2_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004410) Control register 2 </i>
//    <loc> ( (unsigned int)((USART2_CR2 >> 0) & 0xFFFFFFFF), ((USART2_CR2 = (USART2_CR2 & ~(0x7F6FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F6F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_CR2_LINEN </item>
//    <item> SFDITEM_FIELD__USART2_CR2_STOP </item>
//    <item> SFDITEM_FIELD__USART2_CR2_CLKEN </item>
//    <item> SFDITEM_FIELD__USART2_CR2_CPOL </item>
//    <item> SFDITEM_FIELD__USART2_CR2_CPHA </item>
//    <item> SFDITEM_FIELD__USART2_CR2_LBCL </item>
//    <item> SFDITEM_FIELD__USART2_CR2_LBDIE </item>
//    <item> SFDITEM_FIELD__USART2_CR2_LBDL </item>
//    <item> SFDITEM_FIELD__USART2_CR2_ADD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_CR3  -------------------------------
// SVD Line: 16798

unsigned int USART2_CR3 __AT (0x40004414);



// ------------------------------  Field Item: USART2_CR3_ONEBIT  ---------------------------------
// SVD Line: 16807

//  <item> SFDITEM_FIELD__USART2_CR3_ONEBIT
//    <name> ONEBIT </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004414) One sample bit method  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.11..11> ONEBIT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR3_CTSIE  ----------------------------------
// SVD Line: 16814

//  <item> SFDITEM_FIELD__USART2_CR3_CTSIE
//    <name> CTSIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004414) CTS interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.10..10> CTSIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_CTSE  ----------------------------------
// SVD Line: 16820

//  <item> SFDITEM_FIELD__USART2_CR3_CTSE
//    <name> CTSE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004414) CTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.9..9> CTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_RTSE  ----------------------------------
// SVD Line: 16826

//  <item> SFDITEM_FIELD__USART2_CR3_RTSE
//    <name> RTSE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004414) RTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.8..8> RTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_DMAT  ----------------------------------
// SVD Line: 16832

//  <item> SFDITEM_FIELD__USART2_CR3_DMAT
//    <name> DMAT </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40004414) DMA enable transmitter </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.7..7> DMAT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_DMAR  ----------------------------------
// SVD Line: 16838

//  <item> SFDITEM_FIELD__USART2_CR3_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004414) DMA enable receiver </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.6..6> DMAR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_SCEN  ----------------------------------
// SVD Line: 16844

//  <item> SFDITEM_FIELD__USART2_CR3_SCEN
//    <name> SCEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004414) Smartcard mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.5..5> SCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_NACK  ----------------------------------
// SVD Line: 16850

//  <item> SFDITEM_FIELD__USART2_CR3_NACK
//    <name> NACK </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004414) Smartcard NACK enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.4..4> NACK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR3_HDSEL  ----------------------------------
// SVD Line: 16856

//  <item> SFDITEM_FIELD__USART2_CR3_HDSEL
//    <name> HDSEL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004414) Half-duplex selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.3..3> HDSEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_IRLP  ----------------------------------
// SVD Line: 16862

//  <item> SFDITEM_FIELD__USART2_CR3_IRLP
//    <name> IRLP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004414) IrDA low-power </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.2..2> IRLP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_IREN  ----------------------------------
// SVD Line: 16868

//  <item> SFDITEM_FIELD__USART2_CR3_IREN
//    <name> IREN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004414) IrDA mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.1..1> IREN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_EIE  -----------------------------------
// SVD Line: 16874

//  <item> SFDITEM_FIELD__USART2_CR3_EIE
//    <name> EIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004414) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.0..0> EIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART2_CR3  -----------------------------------
// SVD Line: 16798

//  <rtree> SFDITEM_REG__USART2_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004414) Control register 3 </i>
//    <loc> ( (unsigned int)((USART2_CR3 >> 0) & 0xFFFFFFFF), ((USART2_CR3 = (USART2_CR3 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_CR3_ONEBIT </item>
//    <item> SFDITEM_FIELD__USART2_CR3_CTSIE </item>
//    <item> SFDITEM_FIELD__USART2_CR3_CTSE </item>
//    <item> SFDITEM_FIELD__USART2_CR3_RTSE </item>
//    <item> SFDITEM_FIELD__USART2_CR3_DMAT </item>
//    <item> SFDITEM_FIELD__USART2_CR3_DMAR </item>
//    <item> SFDITEM_FIELD__USART2_CR3_SCEN </item>
//    <item> SFDITEM_FIELD__USART2_CR3_NACK </item>
//    <item> SFDITEM_FIELD__USART2_CR3_HDSEL </item>
//    <item> SFDITEM_FIELD__USART2_CR3_IRLP </item>
//    <item> SFDITEM_FIELD__USART2_CR3_IREN </item>
//    <item> SFDITEM_FIELD__USART2_CR3_EIE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART2_GTPR  -------------------------------
// SVD Line: 16882

unsigned int USART2_GTPR __AT (0x40004418);



// -------------------------------  Field Item: USART2_GTPR_GT  -----------------------------------
// SVD Line: 16892

//  <item> SFDITEM_FIELD__USART2_GTPR_GT
//    <name> GT </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40004418) Guard time value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_GTPR >> 8) & 0xFF), ((USART2_GTPR = (USART2_GTPR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART2_GTPR_PSC  ----------------------------------
// SVD Line: 16898

//  <item> SFDITEM_FIELD__USART2_GTPR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40004418) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_GTPR >> 0) & 0xFF), ((USART2_GTPR = (USART2_GTPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART2_GTPR  ----------------------------------
// SVD Line: 16882

//  <rtree> SFDITEM_REG__USART2_GTPR
//    <name> GTPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004418) Guard time and prescaler  register </i>
//    <loc> ( (unsigned int)((USART2_GTPR >> 0) & 0xFFFFFFFF), ((USART2_GTPR = (USART2_GTPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_GTPR_GT </item>
//    <item> SFDITEM_FIELD__USART2_GTPR_PSC </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: USART2  ------------------------------------
// SVD Line: 16908

//  <view> USART2
//    <name> USART2 </name>
//    <item> SFDITEM_REG__USART2_SR </item>
//    <item> SFDITEM_REG__USART2_DR </item>
//    <item> SFDITEM_REG__USART2_BRR </item>
//    <item> SFDITEM_REG__USART2_CR1 </item>
//    <item> SFDITEM_REG__USART2_CR2 </item>
//    <item> SFDITEM_REG__USART2_CR3 </item>
//    <item> SFDITEM_REG__USART2_GTPR </item>
//  </view>
//  


// ----------------------------  Register Item Address: USART3_SR  --------------------------------
// SVD Line: 16508

unsigned int USART3_SR __AT (0x40004800);



// --------------------------------  Field Item: USART3_SR_CTS  -----------------------------------
// SVD Line: 16516

//  <item> SFDITEM_FIELD__USART3_SR_CTS
//    <name> CTS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004800) CTS flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_SR ) </loc>
//      <o.9..9> CTS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_SR_LBD  -----------------------------------
// SVD Line: 16523

//  <item> SFDITEM_FIELD__USART3_SR_LBD
//    <name> LBD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004800) LIN break detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_SR ) </loc>
//      <o.8..8> LBD
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_SR_TXE  -----------------------------------
// SVD Line: 16530

//  <item> SFDITEM_FIELD__USART3_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40004800) Transmit data register  empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_SR ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_SR_TC  ------------------------------------
// SVD Line: 16538

//  <item> SFDITEM_FIELD__USART3_SR_TC
//    <name> TC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004800) Transmission complete </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_SR ) </loc>
//      <o.6..6> TC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_SR_RXNE  -----------------------------------
// SVD Line: 16545

//  <item> SFDITEM_FIELD__USART3_SR_RXNE
//    <name> RXNE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004800) Read data register not  empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_SR ) </loc>
//      <o.5..5> RXNE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_SR_IDLE  -----------------------------------
// SVD Line: 16553

//  <item> SFDITEM_FIELD__USART3_SR_IDLE
//    <name> IDLE </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40004800) IDLE line detected </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_SR ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_SR_ORE  -----------------------------------
// SVD Line: 16560

//  <item> SFDITEM_FIELD__USART3_SR_ORE
//    <name> ORE </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40004800) Overrun error </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_SR ) </loc>
//      <o.3..3> ORE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_SR_NF  ------------------------------------
// SVD Line: 16567

//  <item> SFDITEM_FIELD__USART3_SR_NF
//    <name> NF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40004800) Noise detected flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_SR ) </loc>
//      <o.2..2> NF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_SR_FE  ------------------------------------
// SVD Line: 16574

//  <item> SFDITEM_FIELD__USART3_SR_FE
//    <name> FE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40004800) Framing error </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_SR ) </loc>
//      <o.1..1> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_SR_PE  ------------------------------------
// SVD Line: 16581

//  <item> SFDITEM_FIELD__USART3_SR_PE
//    <name> PE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40004800) Parity error </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_SR ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: USART3_SR  -----------------------------------
// SVD Line: 16508

//  <rtree> SFDITEM_REG__USART3_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004800) Status register </i>
//    <loc> ( (unsigned int)((USART3_SR >> 0) & 0xFFFFFFFF), ((USART3_SR = (USART3_SR & ~(0x360UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x360) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART3_SR_CTS </item>
//    <item> SFDITEM_FIELD__USART3_SR_LBD </item>
//    <item> SFDITEM_FIELD__USART3_SR_TXE </item>
//    <item> SFDITEM_FIELD__USART3_SR_TC </item>
//    <item> SFDITEM_FIELD__USART3_SR_RXNE </item>
//    <item> SFDITEM_FIELD__USART3_SR_IDLE </item>
//    <item> SFDITEM_FIELD__USART3_SR_ORE </item>
//    <item> SFDITEM_FIELD__USART3_SR_NF </item>
//    <item> SFDITEM_FIELD__USART3_SR_FE </item>
//    <item> SFDITEM_FIELD__USART3_SR_PE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART3_DR  --------------------------------
// SVD Line: 16590

unsigned int USART3_DR __AT (0x40004804);



// --------------------------------  Field Item: USART3_DR_DR  ------------------------------------
// SVD Line: 16599

//  <item> SFDITEM_FIELD__USART3_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40004804) Data value </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART3_DR >> 0) & 0x1FF), ((USART3_DR = (USART3_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: USART3_DR  -----------------------------------
// SVD Line: 16590

//  <rtree> SFDITEM_REG__USART3_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004804) Data register </i>
//    <loc> ( (unsigned int)((USART3_DR >> 0) & 0xFFFFFFFF), ((USART3_DR = (USART3_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART3_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART3_BRR  -------------------------------
// SVD Line: 16607

unsigned int USART3_BRR __AT (0x40004808);



// ---------------------------  Field Item: USART3_BRR_DIV_Mantissa  ------------------------------
// SVD Line: 16616

//  <item> SFDITEM_FIELD__USART3_BRR_DIV_Mantissa
//    <name> DIV_Mantissa </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x40004808) mantissa of USARTDIV </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART3_BRR >> 4) & 0xFFF), ((USART3_BRR = (USART3_BRR & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: USART3_BRR_DIV_Fraction  ------------------------------
// SVD Line: 16622

//  <item> SFDITEM_FIELD__USART3_BRR_DIV_Fraction
//    <name> DIV_Fraction </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40004808) fraction of USARTDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_BRR >> 0) & 0xF), ((USART3_BRR = (USART3_BRR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART3_BRR  -----------------------------------
// SVD Line: 16607

//  <rtree> SFDITEM_REG__USART3_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004808) Baud rate register </i>
//    <loc> ( (unsigned int)((USART3_BRR >> 0) & 0xFFFFFFFF), ((USART3_BRR = (USART3_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART3_BRR_DIV_Mantissa </item>
//    <item> SFDITEM_FIELD__USART3_BRR_DIV_Fraction </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART3_CR1  -------------------------------
// SVD Line: 16630

unsigned int USART3_CR1 __AT (0x4000480C);



// ------------------------------  Field Item: USART3_CR1_OVER8  ----------------------------------
// SVD Line: 16639

//  <item> SFDITEM_FIELD__USART3_CR1_OVER8
//    <name> OVER8 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000480C) Oversampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.15..15> OVER8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_CR1_UE  -----------------------------------
// SVD Line: 16645

//  <item> SFDITEM_FIELD__USART3_CR1_UE
//    <name> UE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000480C) USART enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.13..13> UE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_CR1_M  ------------------------------------
// SVD Line: 16651

//  <item> SFDITEM_FIELD__USART3_CR1_M
//    <name> M </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000480C) Word length </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.12..12> M
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR1_WAKE  ----------------------------------
// SVD Line: 16657

//  <item> SFDITEM_FIELD__USART3_CR1_WAKE
//    <name> WAKE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000480C) Wakeup method </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.11..11> WAKE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR1_PCE  -----------------------------------
// SVD Line: 16663

//  <item> SFDITEM_FIELD__USART3_CR1_PCE
//    <name> PCE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000480C) Parity control enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.10..10> PCE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_CR1_PS  -----------------------------------
// SVD Line: 16669

//  <item> SFDITEM_FIELD__USART3_CR1_PS
//    <name> PS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000480C) Parity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.9..9> PS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR1_PEIE  ----------------------------------
// SVD Line: 16675

//  <item> SFDITEM_FIELD__USART3_CR1_PEIE
//    <name> PEIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000480C) PE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.8..8> PEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CR1_TXEIE  ----------------------------------
// SVD Line: 16681

//  <item> SFDITEM_FIELD__USART3_CR1_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000480C) TXE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR1_TCIE  ----------------------------------
// SVD Line: 16687

//  <item> SFDITEM_FIELD__USART3_CR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000480C) Transmission complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CR1_RXNEIE  ---------------------------------
// SVD Line: 16694

//  <item> SFDITEM_FIELD__USART3_CR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000480C) RXNE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.5..5> RXNEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CR1_IDLEIE  ---------------------------------
// SVD Line: 16700

//  <item> SFDITEM_FIELD__USART3_CR1_IDLEIE
//    <name> IDLEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000480C) IDLE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.4..4> IDLEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_CR1_TE  -----------------------------------
// SVD Line: 16706

//  <item> SFDITEM_FIELD__USART3_CR1_TE
//    <name> TE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000480C) Transmitter enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.3..3> TE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_CR1_RE  -----------------------------------
// SVD Line: 16712

//  <item> SFDITEM_FIELD__USART3_CR1_RE
//    <name> RE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000480C) Receiver enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.2..2> RE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR1_RWU  -----------------------------------
// SVD Line: 16718

//  <item> SFDITEM_FIELD__USART3_CR1_RWU
//    <name> RWU </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000480C) Receiver wakeup </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.1..1> RWU
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR1_SBK  -----------------------------------
// SVD Line: 16724

//  <item> SFDITEM_FIELD__USART3_CR1_SBK
//    <name> SBK </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000480C) Send break </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.0..0> SBK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART3_CR1  -----------------------------------
// SVD Line: 16630

//  <rtree> SFDITEM_REG__USART3_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000480C) Control register 1 </i>
//    <loc> ( (unsigned int)((USART3_CR1 >> 0) & 0xFFFFFFFF), ((USART3_CR1 = (USART3_CR1 & ~(0xBFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART3_CR1_OVER8 </item>
//    <item> SFDITEM_FIELD__USART3_CR1_UE </item>
//    <item> SFDITEM_FIELD__USART3_CR1_M </item>
//    <item> SFDITEM_FIELD__USART3_CR1_WAKE </item>
//    <item> SFDITEM_FIELD__USART3_CR1_PCE </item>
//    <item> SFDITEM_FIELD__USART3_CR1_PS </item>
//    <item> SFDITEM_FIELD__USART3_CR1_PEIE </item>
//    <item> SFDITEM_FIELD__USART3_CR1_TXEIE </item>
//    <item> SFDITEM_FIELD__USART3_CR1_TCIE </item>
//    <item> SFDITEM_FIELD__USART3_CR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__USART3_CR1_IDLEIE </item>
//    <item> SFDITEM_FIELD__USART3_CR1_TE </item>
//    <item> SFDITEM_FIELD__USART3_CR1_RE </item>
//    <item> SFDITEM_FIELD__USART3_CR1_RWU </item>
//    <item> SFDITEM_FIELD__USART3_CR1_SBK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART3_CR2  -------------------------------
// SVD Line: 16732

unsigned int USART3_CR2 __AT (0x40004810);



// ------------------------------  Field Item: USART3_CR2_LINEN  ----------------------------------
// SVD Line: 16741

//  <item> SFDITEM_FIELD__USART3_CR2_LINEN
//    <name> LINEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40004810) LIN mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR2 ) </loc>
//      <o.14..14> LINEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR2_STOP  ----------------------------------
// SVD Line: 16747

//  <item> SFDITEM_FIELD__USART3_CR2_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40004810) STOP bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_CR2 >> 12) & 0x3), ((USART3_CR2 = (USART3_CR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART3_CR2_CLKEN  ----------------------------------
// SVD Line: 16753

//  <item> SFDITEM_FIELD__USART3_CR2_CLKEN
//    <name> CLKEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004810) Clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR2 ) </loc>
//      <o.11..11> CLKEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR2_CPOL  ----------------------------------
// SVD Line: 16759

//  <item> SFDITEM_FIELD__USART3_CR2_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004810) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR2 ) </loc>
//      <o.10..10> CPOL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR2_CPHA  ----------------------------------
// SVD Line: 16765

//  <item> SFDITEM_FIELD__USART3_CR2_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004810) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR2 ) </loc>
//      <o.9..9> CPHA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR2_LBCL  ----------------------------------
// SVD Line: 16771

//  <item> SFDITEM_FIELD__USART3_CR2_LBCL
//    <name> LBCL </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004810) Last bit clock pulse </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR2 ) </loc>
//      <o.8..8> LBCL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CR2_LBDIE  ----------------------------------
// SVD Line: 16777

//  <item> SFDITEM_FIELD__USART3_CR2_LBDIE
//    <name> LBDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004810) LIN break detection interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR2 ) </loc>
//      <o.6..6> LBDIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR2_LBDL  ----------------------------------
// SVD Line: 16784

//  <item> SFDITEM_FIELD__USART3_CR2_LBDL
//    <name> LBDL </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004810) lin break detection length </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR2 ) </loc>
//      <o.5..5> LBDL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR2_ADD  -----------------------------------
// SVD Line: 16790

//  <item> SFDITEM_FIELD__USART3_CR2_ADD
//    <name> ADD </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40004810) Address of the USART node </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_CR2 >> 0) & 0xF), ((USART3_CR2 = (USART3_CR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART3_CR2  -----------------------------------
// SVD Line: 16732

//  <rtree> SFDITEM_REG__USART3_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004810) Control register 2 </i>
//    <loc> ( (unsigned int)((USART3_CR2 >> 0) & 0xFFFFFFFF), ((USART3_CR2 = (USART3_CR2 & ~(0x7F6FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F6F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART3_CR2_LINEN </item>
//    <item> SFDITEM_FIELD__USART3_CR2_STOP </item>
//    <item> SFDITEM_FIELD__USART3_CR2_CLKEN </item>
//    <item> SFDITEM_FIELD__USART3_CR2_CPOL </item>
//    <item> SFDITEM_FIELD__USART3_CR2_CPHA </item>
//    <item> SFDITEM_FIELD__USART3_CR2_LBCL </item>
//    <item> SFDITEM_FIELD__USART3_CR2_LBDIE </item>
//    <item> SFDITEM_FIELD__USART3_CR2_LBDL </item>
//    <item> SFDITEM_FIELD__USART3_CR2_ADD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART3_CR3  -------------------------------
// SVD Line: 16798

unsigned int USART3_CR3 __AT (0x40004814);



// ------------------------------  Field Item: USART3_CR3_ONEBIT  ---------------------------------
// SVD Line: 16807

//  <item> SFDITEM_FIELD__USART3_CR3_ONEBIT
//    <name> ONEBIT </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004814) One sample bit method  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.11..11> ONEBIT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CR3_CTSIE  ----------------------------------
// SVD Line: 16814

//  <item> SFDITEM_FIELD__USART3_CR3_CTSIE
//    <name> CTSIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004814) CTS interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.10..10> CTSIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR3_CTSE  ----------------------------------
// SVD Line: 16820

//  <item> SFDITEM_FIELD__USART3_CR3_CTSE
//    <name> CTSE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004814) CTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.9..9> CTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR3_RTSE  ----------------------------------
// SVD Line: 16826

//  <item> SFDITEM_FIELD__USART3_CR3_RTSE
//    <name> RTSE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004814) RTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.8..8> RTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR3_DMAT  ----------------------------------
// SVD Line: 16832

//  <item> SFDITEM_FIELD__USART3_CR3_DMAT
//    <name> DMAT </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40004814) DMA enable transmitter </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.7..7> DMAT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR3_DMAR  ----------------------------------
// SVD Line: 16838

//  <item> SFDITEM_FIELD__USART3_CR3_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004814) DMA enable receiver </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.6..6> DMAR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR3_SCEN  ----------------------------------
// SVD Line: 16844

//  <item> SFDITEM_FIELD__USART3_CR3_SCEN
//    <name> SCEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004814) Smartcard mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.5..5> SCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR3_NACK  ----------------------------------
// SVD Line: 16850

//  <item> SFDITEM_FIELD__USART3_CR3_NACK
//    <name> NACK </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004814) Smartcard NACK enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.4..4> NACK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CR3_HDSEL  ----------------------------------
// SVD Line: 16856

//  <item> SFDITEM_FIELD__USART3_CR3_HDSEL
//    <name> HDSEL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004814) Half-duplex selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.3..3> HDSEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR3_IRLP  ----------------------------------
// SVD Line: 16862

//  <item> SFDITEM_FIELD__USART3_CR3_IRLP
//    <name> IRLP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004814) IrDA low-power </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.2..2> IRLP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR3_IREN  ----------------------------------
// SVD Line: 16868

//  <item> SFDITEM_FIELD__USART3_CR3_IREN
//    <name> IREN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004814) IrDA mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.1..1> IREN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR3_EIE  -----------------------------------
// SVD Line: 16874

//  <item> SFDITEM_FIELD__USART3_CR3_EIE
//    <name> EIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004814) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.0..0> EIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART3_CR3  -----------------------------------
// SVD Line: 16798

//  <rtree> SFDITEM_REG__USART3_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004814) Control register 3 </i>
//    <loc> ( (unsigned int)((USART3_CR3 >> 0) & 0xFFFFFFFF), ((USART3_CR3 = (USART3_CR3 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART3_CR3_ONEBIT </item>
//    <item> SFDITEM_FIELD__USART3_CR3_CTSIE </item>
//    <item> SFDITEM_FIELD__USART3_CR3_CTSE </item>
//    <item> SFDITEM_FIELD__USART3_CR3_RTSE </item>
//    <item> SFDITEM_FIELD__USART3_CR3_DMAT </item>
//    <item> SFDITEM_FIELD__USART3_CR3_DMAR </item>
//    <item> SFDITEM_FIELD__USART3_CR3_SCEN </item>
//    <item> SFDITEM_FIELD__USART3_CR3_NACK </item>
//    <item> SFDITEM_FIELD__USART3_CR3_HDSEL </item>
//    <item> SFDITEM_FIELD__USART3_CR3_IRLP </item>
//    <item> SFDITEM_FIELD__USART3_CR3_IREN </item>
//    <item> SFDITEM_FIELD__USART3_CR3_EIE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART3_GTPR  -------------------------------
// SVD Line: 16882

unsigned int USART3_GTPR __AT (0x40004818);



// -------------------------------  Field Item: USART3_GTPR_GT  -----------------------------------
// SVD Line: 16892

//  <item> SFDITEM_FIELD__USART3_GTPR_GT
//    <name> GT </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40004818) Guard time value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_GTPR >> 8) & 0xFF), ((USART3_GTPR = (USART3_GTPR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART3_GTPR_PSC  ----------------------------------
// SVD Line: 16898

//  <item> SFDITEM_FIELD__USART3_GTPR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40004818) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_GTPR >> 0) & 0xFF), ((USART3_GTPR = (USART3_GTPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART3_GTPR  ----------------------------------
// SVD Line: 16882

//  <rtree> SFDITEM_REG__USART3_GTPR
//    <name> GTPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004818) Guard time and prescaler  register </i>
//    <loc> ( (unsigned int)((USART3_GTPR >> 0) & 0xFFFFFFFF), ((USART3_GTPR = (USART3_GTPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART3_GTPR_GT </item>
//    <item> SFDITEM_FIELD__USART3_GTPR_PSC </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: USART3  ------------------------------------
// SVD Line: 16917

//  <view> USART3
//    <name> USART3 </name>
//    <item> SFDITEM_REG__USART3_SR </item>
//    <item> SFDITEM_REG__USART3_DR </item>
//    <item> SFDITEM_REG__USART3_BRR </item>
//    <item> SFDITEM_REG__USART3_CR1 </item>
//    <item> SFDITEM_REG__USART3_CR2 </item>
//    <item> SFDITEM_REG__USART3_CR3 </item>
//    <item> SFDITEM_REG__USART3_GTPR </item>
//  </view>
//  


// ----------------------------  Register Item Address: USART4_SR  --------------------------------
// SVD Line: 16508

unsigned int USART4_SR __AT (0x40004C00);



// --------------------------------  Field Item: USART4_SR_CTS  -----------------------------------
// SVD Line: 16516

//  <item> SFDITEM_FIELD__USART4_SR_CTS
//    <name> CTS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004C00) CTS flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_SR ) </loc>
//      <o.9..9> CTS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART4_SR_LBD  -----------------------------------
// SVD Line: 16523

//  <item> SFDITEM_FIELD__USART4_SR_LBD
//    <name> LBD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004C00) LIN break detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_SR ) </loc>
//      <o.8..8> LBD
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART4_SR_TXE  -----------------------------------
// SVD Line: 16530

//  <item> SFDITEM_FIELD__USART4_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40004C00) Transmit data register  empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_SR ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART4_SR_TC  ------------------------------------
// SVD Line: 16538

//  <item> SFDITEM_FIELD__USART4_SR_TC
//    <name> TC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004C00) Transmission complete </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_SR ) </loc>
//      <o.6..6> TC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_SR_RXNE  -----------------------------------
// SVD Line: 16545

//  <item> SFDITEM_FIELD__USART4_SR_RXNE
//    <name> RXNE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004C00) Read data register not  empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_SR ) </loc>
//      <o.5..5> RXNE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_SR_IDLE  -----------------------------------
// SVD Line: 16553

//  <item> SFDITEM_FIELD__USART4_SR_IDLE
//    <name> IDLE </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40004C00) IDLE line detected </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_SR ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART4_SR_ORE  -----------------------------------
// SVD Line: 16560

//  <item> SFDITEM_FIELD__USART4_SR_ORE
//    <name> ORE </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40004C00) Overrun error </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_SR ) </loc>
//      <o.3..3> ORE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART4_SR_NF  ------------------------------------
// SVD Line: 16567

//  <item> SFDITEM_FIELD__USART4_SR_NF
//    <name> NF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40004C00) Noise detected flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_SR ) </loc>
//      <o.2..2> NF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART4_SR_FE  ------------------------------------
// SVD Line: 16574

//  <item> SFDITEM_FIELD__USART4_SR_FE
//    <name> FE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40004C00) Framing error </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_SR ) </loc>
//      <o.1..1> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART4_SR_PE  ------------------------------------
// SVD Line: 16581

//  <item> SFDITEM_FIELD__USART4_SR_PE
//    <name> PE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40004C00) Parity error </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_SR ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: USART4_SR  -----------------------------------
// SVD Line: 16508

//  <rtree> SFDITEM_REG__USART4_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C00) Status register </i>
//    <loc> ( (unsigned int)((USART4_SR >> 0) & 0xFFFFFFFF), ((USART4_SR = (USART4_SR & ~(0x360UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x360) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART4_SR_CTS </item>
//    <item> SFDITEM_FIELD__USART4_SR_LBD </item>
//    <item> SFDITEM_FIELD__USART4_SR_TXE </item>
//    <item> SFDITEM_FIELD__USART4_SR_TC </item>
//    <item> SFDITEM_FIELD__USART4_SR_RXNE </item>
//    <item> SFDITEM_FIELD__USART4_SR_IDLE </item>
//    <item> SFDITEM_FIELD__USART4_SR_ORE </item>
//    <item> SFDITEM_FIELD__USART4_SR_NF </item>
//    <item> SFDITEM_FIELD__USART4_SR_FE </item>
//    <item> SFDITEM_FIELD__USART4_SR_PE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART4_DR  --------------------------------
// SVD Line: 16590

unsigned int USART4_DR __AT (0x40004C04);



// --------------------------------  Field Item: USART4_DR_DR  ------------------------------------
// SVD Line: 16599

//  <item> SFDITEM_FIELD__USART4_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40004C04) Data value </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART4_DR >> 0) & 0x1FF), ((USART4_DR = (USART4_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: USART4_DR  -----------------------------------
// SVD Line: 16590

//  <rtree> SFDITEM_REG__USART4_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C04) Data register </i>
//    <loc> ( (unsigned int)((USART4_DR >> 0) & 0xFFFFFFFF), ((USART4_DR = (USART4_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART4_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART4_BRR  -------------------------------
// SVD Line: 16607

unsigned int USART4_BRR __AT (0x40004C08);



// ---------------------------  Field Item: USART4_BRR_DIV_Mantissa  ------------------------------
// SVD Line: 16616

//  <item> SFDITEM_FIELD__USART4_BRR_DIV_Mantissa
//    <name> DIV_Mantissa </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x40004C08) mantissa of USARTDIV </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART4_BRR >> 4) & 0xFFF), ((USART4_BRR = (USART4_BRR & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: USART4_BRR_DIV_Fraction  ------------------------------
// SVD Line: 16622

//  <item> SFDITEM_FIELD__USART4_BRR_DIV_Fraction
//    <name> DIV_Fraction </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40004C08) fraction of USARTDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART4_BRR >> 0) & 0xF), ((USART4_BRR = (USART4_BRR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART4_BRR  -----------------------------------
// SVD Line: 16607

//  <rtree> SFDITEM_REG__USART4_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C08) Baud rate register </i>
//    <loc> ( (unsigned int)((USART4_BRR >> 0) & 0xFFFFFFFF), ((USART4_BRR = (USART4_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART4_BRR_DIV_Mantissa </item>
//    <item> SFDITEM_FIELD__USART4_BRR_DIV_Fraction </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART4_CR1  -------------------------------
// SVD Line: 16630

unsigned int USART4_CR1 __AT (0x40004C0C);



// ------------------------------  Field Item: USART4_CR1_OVER8  ----------------------------------
// SVD Line: 16639

//  <item> SFDITEM_FIELD__USART4_CR1_OVER8
//    <name> OVER8 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40004C0C) Oversampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR1 ) </loc>
//      <o.15..15> OVER8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART4_CR1_UE  -----------------------------------
// SVD Line: 16645

//  <item> SFDITEM_FIELD__USART4_CR1_UE
//    <name> UE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40004C0C) USART enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR1 ) </loc>
//      <o.13..13> UE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART4_CR1_M  ------------------------------------
// SVD Line: 16651

//  <item> SFDITEM_FIELD__USART4_CR1_M
//    <name> M </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40004C0C) Word length </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR1 ) </loc>
//      <o.12..12> M
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_CR1_WAKE  ----------------------------------
// SVD Line: 16657

//  <item> SFDITEM_FIELD__USART4_CR1_WAKE
//    <name> WAKE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004C0C) Wakeup method </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR1 ) </loc>
//      <o.11..11> WAKE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_CR1_PCE  -----------------------------------
// SVD Line: 16663

//  <item> SFDITEM_FIELD__USART4_CR1_PCE
//    <name> PCE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004C0C) Parity control enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR1 ) </loc>
//      <o.10..10> PCE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART4_CR1_PS  -----------------------------------
// SVD Line: 16669

//  <item> SFDITEM_FIELD__USART4_CR1_PS
//    <name> PS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004C0C) Parity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR1 ) </loc>
//      <o.9..9> PS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_CR1_PEIE  ----------------------------------
// SVD Line: 16675

//  <item> SFDITEM_FIELD__USART4_CR1_PEIE
//    <name> PEIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004C0C) PE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR1 ) </loc>
//      <o.8..8> PEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_CR1_TXEIE  ----------------------------------
// SVD Line: 16681

//  <item> SFDITEM_FIELD__USART4_CR1_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40004C0C) TXE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR1 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_CR1_TCIE  ----------------------------------
// SVD Line: 16687

//  <item> SFDITEM_FIELD__USART4_CR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004C0C) Transmission complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_CR1_RXNEIE  ---------------------------------
// SVD Line: 16694

//  <item> SFDITEM_FIELD__USART4_CR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004C0C) RXNE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR1 ) </loc>
//      <o.5..5> RXNEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_CR1_IDLEIE  ---------------------------------
// SVD Line: 16700

//  <item> SFDITEM_FIELD__USART4_CR1_IDLEIE
//    <name> IDLEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004C0C) IDLE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR1 ) </loc>
//      <o.4..4> IDLEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART4_CR1_TE  -----------------------------------
// SVD Line: 16706

//  <item> SFDITEM_FIELD__USART4_CR1_TE
//    <name> TE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004C0C) Transmitter enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR1 ) </loc>
//      <o.3..3> TE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART4_CR1_RE  -----------------------------------
// SVD Line: 16712

//  <item> SFDITEM_FIELD__USART4_CR1_RE
//    <name> RE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004C0C) Receiver enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR1 ) </loc>
//      <o.2..2> RE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_CR1_RWU  -----------------------------------
// SVD Line: 16718

//  <item> SFDITEM_FIELD__USART4_CR1_RWU
//    <name> RWU </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004C0C) Receiver wakeup </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR1 ) </loc>
//      <o.1..1> RWU
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_CR1_SBK  -----------------------------------
// SVD Line: 16724

//  <item> SFDITEM_FIELD__USART4_CR1_SBK
//    <name> SBK </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004C0C) Send break </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR1 ) </loc>
//      <o.0..0> SBK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART4_CR1  -----------------------------------
// SVD Line: 16630

//  <rtree> SFDITEM_REG__USART4_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C0C) Control register 1 </i>
//    <loc> ( (unsigned int)((USART4_CR1 >> 0) & 0xFFFFFFFF), ((USART4_CR1 = (USART4_CR1 & ~(0xBFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART4_CR1_OVER8 </item>
//    <item> SFDITEM_FIELD__USART4_CR1_UE </item>
//    <item> SFDITEM_FIELD__USART4_CR1_M </item>
//    <item> SFDITEM_FIELD__USART4_CR1_WAKE </item>
//    <item> SFDITEM_FIELD__USART4_CR1_PCE </item>
//    <item> SFDITEM_FIELD__USART4_CR1_PS </item>
//    <item> SFDITEM_FIELD__USART4_CR1_PEIE </item>
//    <item> SFDITEM_FIELD__USART4_CR1_TXEIE </item>
//    <item> SFDITEM_FIELD__USART4_CR1_TCIE </item>
//    <item> SFDITEM_FIELD__USART4_CR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__USART4_CR1_IDLEIE </item>
//    <item> SFDITEM_FIELD__USART4_CR1_TE </item>
//    <item> SFDITEM_FIELD__USART4_CR1_RE </item>
//    <item> SFDITEM_FIELD__USART4_CR1_RWU </item>
//    <item> SFDITEM_FIELD__USART4_CR1_SBK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART4_CR2  -------------------------------
// SVD Line: 16732

unsigned int USART4_CR2 __AT (0x40004C10);



// ------------------------------  Field Item: USART4_CR2_LINEN  ----------------------------------
// SVD Line: 16741

//  <item> SFDITEM_FIELD__USART4_CR2_LINEN
//    <name> LINEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40004C10) LIN mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR2 ) </loc>
//      <o.14..14> LINEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_CR2_STOP  ----------------------------------
// SVD Line: 16747

//  <item> SFDITEM_FIELD__USART4_CR2_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40004C10) STOP bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART4_CR2 >> 12) & 0x3), ((USART4_CR2 = (USART4_CR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART4_CR2_CLKEN  ----------------------------------
// SVD Line: 16753

//  <item> SFDITEM_FIELD__USART4_CR2_CLKEN
//    <name> CLKEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004C10) Clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR2 ) </loc>
//      <o.11..11> CLKEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_CR2_CPOL  ----------------------------------
// SVD Line: 16759

//  <item> SFDITEM_FIELD__USART4_CR2_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004C10) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR2 ) </loc>
//      <o.10..10> CPOL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_CR2_CPHA  ----------------------------------
// SVD Line: 16765

//  <item> SFDITEM_FIELD__USART4_CR2_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004C10) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR2 ) </loc>
//      <o.9..9> CPHA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_CR2_LBCL  ----------------------------------
// SVD Line: 16771

//  <item> SFDITEM_FIELD__USART4_CR2_LBCL
//    <name> LBCL </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004C10) Last bit clock pulse </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR2 ) </loc>
//      <o.8..8> LBCL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_CR2_LBDIE  ----------------------------------
// SVD Line: 16777

//  <item> SFDITEM_FIELD__USART4_CR2_LBDIE
//    <name> LBDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004C10) LIN break detection interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR2 ) </loc>
//      <o.6..6> LBDIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_CR2_LBDL  ----------------------------------
// SVD Line: 16784

//  <item> SFDITEM_FIELD__USART4_CR2_LBDL
//    <name> LBDL </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004C10) lin break detection length </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR2 ) </loc>
//      <o.5..5> LBDL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_CR2_ADD  -----------------------------------
// SVD Line: 16790

//  <item> SFDITEM_FIELD__USART4_CR2_ADD
//    <name> ADD </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40004C10) Address of the USART node </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART4_CR2 >> 0) & 0xF), ((USART4_CR2 = (USART4_CR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART4_CR2  -----------------------------------
// SVD Line: 16732

//  <rtree> SFDITEM_REG__USART4_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C10) Control register 2 </i>
//    <loc> ( (unsigned int)((USART4_CR2 >> 0) & 0xFFFFFFFF), ((USART4_CR2 = (USART4_CR2 & ~(0x7F6FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F6F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART4_CR2_LINEN </item>
//    <item> SFDITEM_FIELD__USART4_CR2_STOP </item>
//    <item> SFDITEM_FIELD__USART4_CR2_CLKEN </item>
//    <item> SFDITEM_FIELD__USART4_CR2_CPOL </item>
//    <item> SFDITEM_FIELD__USART4_CR2_CPHA </item>
//    <item> SFDITEM_FIELD__USART4_CR2_LBCL </item>
//    <item> SFDITEM_FIELD__USART4_CR2_LBDIE </item>
//    <item> SFDITEM_FIELD__USART4_CR2_LBDL </item>
//    <item> SFDITEM_FIELD__USART4_CR2_ADD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART4_CR3  -------------------------------
// SVD Line: 16798

unsigned int USART4_CR3 __AT (0x40004C14);



// ------------------------------  Field Item: USART4_CR3_ONEBIT  ---------------------------------
// SVD Line: 16807

//  <item> SFDITEM_FIELD__USART4_CR3_ONEBIT
//    <name> ONEBIT </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004C14) One sample bit method  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR3 ) </loc>
//      <o.11..11> ONEBIT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_CR3_CTSIE  ----------------------------------
// SVD Line: 16814

//  <item> SFDITEM_FIELD__USART4_CR3_CTSIE
//    <name> CTSIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004C14) CTS interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR3 ) </loc>
//      <o.10..10> CTSIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_CR3_CTSE  ----------------------------------
// SVD Line: 16820

//  <item> SFDITEM_FIELD__USART4_CR3_CTSE
//    <name> CTSE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004C14) CTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR3 ) </loc>
//      <o.9..9> CTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_CR3_RTSE  ----------------------------------
// SVD Line: 16826

//  <item> SFDITEM_FIELD__USART4_CR3_RTSE
//    <name> RTSE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004C14) RTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR3 ) </loc>
//      <o.8..8> RTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_CR3_DMAT  ----------------------------------
// SVD Line: 16832

//  <item> SFDITEM_FIELD__USART4_CR3_DMAT
//    <name> DMAT </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40004C14) DMA enable transmitter </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR3 ) </loc>
//      <o.7..7> DMAT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_CR3_DMAR  ----------------------------------
// SVD Line: 16838

//  <item> SFDITEM_FIELD__USART4_CR3_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004C14) DMA enable receiver </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR3 ) </loc>
//      <o.6..6> DMAR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_CR3_SCEN  ----------------------------------
// SVD Line: 16844

//  <item> SFDITEM_FIELD__USART4_CR3_SCEN
//    <name> SCEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004C14) Smartcard mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR3 ) </loc>
//      <o.5..5> SCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_CR3_NACK  ----------------------------------
// SVD Line: 16850

//  <item> SFDITEM_FIELD__USART4_CR3_NACK
//    <name> NACK </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004C14) Smartcard NACK enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR3 ) </loc>
//      <o.4..4> NACK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART4_CR3_HDSEL  ----------------------------------
// SVD Line: 16856

//  <item> SFDITEM_FIELD__USART4_CR3_HDSEL
//    <name> HDSEL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004C14) Half-duplex selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR3 ) </loc>
//      <o.3..3> HDSEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_CR3_IRLP  ----------------------------------
// SVD Line: 16862

//  <item> SFDITEM_FIELD__USART4_CR3_IRLP
//    <name> IRLP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004C14) IrDA low-power </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR3 ) </loc>
//      <o.2..2> IRLP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_CR3_IREN  ----------------------------------
// SVD Line: 16868

//  <item> SFDITEM_FIELD__USART4_CR3_IREN
//    <name> IREN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004C14) IrDA mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR3 ) </loc>
//      <o.1..1> IREN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART4_CR3_EIE  -----------------------------------
// SVD Line: 16874

//  <item> SFDITEM_FIELD__USART4_CR3_EIE
//    <name> EIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004C14) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART4_CR3 ) </loc>
//      <o.0..0> EIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART4_CR3  -----------------------------------
// SVD Line: 16798

//  <rtree> SFDITEM_REG__USART4_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C14) Control register 3 </i>
//    <loc> ( (unsigned int)((USART4_CR3 >> 0) & 0xFFFFFFFF), ((USART4_CR3 = (USART4_CR3 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART4_CR3_ONEBIT </item>
//    <item> SFDITEM_FIELD__USART4_CR3_CTSIE </item>
//    <item> SFDITEM_FIELD__USART4_CR3_CTSE </item>
//    <item> SFDITEM_FIELD__USART4_CR3_RTSE </item>
//    <item> SFDITEM_FIELD__USART4_CR3_DMAT </item>
//    <item> SFDITEM_FIELD__USART4_CR3_DMAR </item>
//    <item> SFDITEM_FIELD__USART4_CR3_SCEN </item>
//    <item> SFDITEM_FIELD__USART4_CR3_NACK </item>
//    <item> SFDITEM_FIELD__USART4_CR3_HDSEL </item>
//    <item> SFDITEM_FIELD__USART4_CR3_IRLP </item>
//    <item> SFDITEM_FIELD__USART4_CR3_IREN </item>
//    <item> SFDITEM_FIELD__USART4_CR3_EIE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART4_GTPR  -------------------------------
// SVD Line: 16882

unsigned int USART4_GTPR __AT (0x40004C18);



// -------------------------------  Field Item: USART4_GTPR_GT  -----------------------------------
// SVD Line: 16892

//  <item> SFDITEM_FIELD__USART4_GTPR_GT
//    <name> GT </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40004C18) Guard time value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART4_GTPR >> 8) & 0xFF), ((USART4_GTPR = (USART4_GTPR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART4_GTPR_PSC  ----------------------------------
// SVD Line: 16898

//  <item> SFDITEM_FIELD__USART4_GTPR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40004C18) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART4_GTPR >> 0) & 0xFF), ((USART4_GTPR = (USART4_GTPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART4_GTPR  ----------------------------------
// SVD Line: 16882

//  <rtree> SFDITEM_REG__USART4_GTPR
//    <name> GTPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C18) Guard time and prescaler  register </i>
//    <loc> ( (unsigned int)((USART4_GTPR >> 0) & 0xFFFFFFFF), ((USART4_GTPR = (USART4_GTPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART4_GTPR_GT </item>
//    <item> SFDITEM_FIELD__USART4_GTPR_PSC </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: USART4  ------------------------------------
// SVD Line: 16937

//  <view> USART4
//    <name> USART4 </name>
//    <item> SFDITEM_REG__USART4_SR </item>
//    <item> SFDITEM_REG__USART4_DR </item>
//    <item> SFDITEM_REG__USART4_BRR </item>
//    <item> SFDITEM_REG__USART4_CR1 </item>
//    <item> SFDITEM_REG__USART4_CR2 </item>
//    <item> SFDITEM_REG__USART4_CR3 </item>
//    <item> SFDITEM_REG__USART4_GTPR </item>
//  </view>
//  


// ----------------------------  Register Item Address: USART5_SR  --------------------------------
// SVD Line: 16508

unsigned int USART5_SR __AT (0x40005000);



// --------------------------------  Field Item: USART5_SR_CTS  -----------------------------------
// SVD Line: 16516

//  <item> SFDITEM_FIELD__USART5_SR_CTS
//    <name> CTS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005000) CTS flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_SR ) </loc>
//      <o.9..9> CTS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART5_SR_LBD  -----------------------------------
// SVD Line: 16523

//  <item> SFDITEM_FIELD__USART5_SR_LBD
//    <name> LBD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005000) LIN break detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_SR ) </loc>
//      <o.8..8> LBD
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART5_SR_TXE  -----------------------------------
// SVD Line: 16530

//  <item> SFDITEM_FIELD__USART5_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40005000) Transmit data register  empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_SR ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART5_SR_TC  ------------------------------------
// SVD Line: 16538

//  <item> SFDITEM_FIELD__USART5_SR_TC
//    <name> TC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005000) Transmission complete </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_SR ) </loc>
//      <o.6..6> TC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_SR_RXNE  -----------------------------------
// SVD Line: 16545

//  <item> SFDITEM_FIELD__USART5_SR_RXNE
//    <name> RXNE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40005000) Read data register not  empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_SR ) </loc>
//      <o.5..5> RXNE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_SR_IDLE  -----------------------------------
// SVD Line: 16553

//  <item> SFDITEM_FIELD__USART5_SR_IDLE
//    <name> IDLE </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40005000) IDLE line detected </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_SR ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART5_SR_ORE  -----------------------------------
// SVD Line: 16560

//  <item> SFDITEM_FIELD__USART5_SR_ORE
//    <name> ORE </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40005000) Overrun error </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_SR ) </loc>
//      <o.3..3> ORE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART5_SR_NF  ------------------------------------
// SVD Line: 16567

//  <item> SFDITEM_FIELD__USART5_SR_NF
//    <name> NF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40005000) Noise detected flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_SR ) </loc>
//      <o.2..2> NF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART5_SR_FE  ------------------------------------
// SVD Line: 16574

//  <item> SFDITEM_FIELD__USART5_SR_FE
//    <name> FE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40005000) Framing error </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_SR ) </loc>
//      <o.1..1> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART5_SR_PE  ------------------------------------
// SVD Line: 16581

//  <item> SFDITEM_FIELD__USART5_SR_PE
//    <name> PE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40005000) Parity error </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_SR ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: USART5_SR  -----------------------------------
// SVD Line: 16508

//  <rtree> SFDITEM_REG__USART5_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005000) Status register </i>
//    <loc> ( (unsigned int)((USART5_SR >> 0) & 0xFFFFFFFF), ((USART5_SR = (USART5_SR & ~(0x360UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x360) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART5_SR_CTS </item>
//    <item> SFDITEM_FIELD__USART5_SR_LBD </item>
//    <item> SFDITEM_FIELD__USART5_SR_TXE </item>
//    <item> SFDITEM_FIELD__USART5_SR_TC </item>
//    <item> SFDITEM_FIELD__USART5_SR_RXNE </item>
//    <item> SFDITEM_FIELD__USART5_SR_IDLE </item>
//    <item> SFDITEM_FIELD__USART5_SR_ORE </item>
//    <item> SFDITEM_FIELD__USART5_SR_NF </item>
//    <item> SFDITEM_FIELD__USART5_SR_FE </item>
//    <item> SFDITEM_FIELD__USART5_SR_PE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART5_DR  --------------------------------
// SVD Line: 16590

unsigned int USART5_DR __AT (0x40005004);



// --------------------------------  Field Item: USART5_DR_DR  ------------------------------------
// SVD Line: 16599

//  <item> SFDITEM_FIELD__USART5_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40005004) Data value </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART5_DR >> 0) & 0x1FF), ((USART5_DR = (USART5_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: USART5_DR  -----------------------------------
// SVD Line: 16590

//  <rtree> SFDITEM_REG__USART5_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005004) Data register </i>
//    <loc> ( (unsigned int)((USART5_DR >> 0) & 0xFFFFFFFF), ((USART5_DR = (USART5_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART5_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART5_BRR  -------------------------------
// SVD Line: 16607

unsigned int USART5_BRR __AT (0x40005008);



// ---------------------------  Field Item: USART5_BRR_DIV_Mantissa  ------------------------------
// SVD Line: 16616

//  <item> SFDITEM_FIELD__USART5_BRR_DIV_Mantissa
//    <name> DIV_Mantissa </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x40005008) mantissa of USARTDIV </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART5_BRR >> 4) & 0xFFF), ((USART5_BRR = (USART5_BRR & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: USART5_BRR_DIV_Fraction  ------------------------------
// SVD Line: 16622

//  <item> SFDITEM_FIELD__USART5_BRR_DIV_Fraction
//    <name> DIV_Fraction </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40005008) fraction of USARTDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART5_BRR >> 0) & 0xF), ((USART5_BRR = (USART5_BRR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART5_BRR  -----------------------------------
// SVD Line: 16607

//  <rtree> SFDITEM_REG__USART5_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005008) Baud rate register </i>
//    <loc> ( (unsigned int)((USART5_BRR >> 0) & 0xFFFFFFFF), ((USART5_BRR = (USART5_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART5_BRR_DIV_Mantissa </item>
//    <item> SFDITEM_FIELD__USART5_BRR_DIV_Fraction </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART5_CR1  -------------------------------
// SVD Line: 16630

unsigned int USART5_CR1 __AT (0x4000500C);



// ------------------------------  Field Item: USART5_CR1_OVER8  ----------------------------------
// SVD Line: 16639

//  <item> SFDITEM_FIELD__USART5_CR1_OVER8
//    <name> OVER8 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000500C) Oversampling mode </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR1 ) </loc>
//      <o.15..15> OVER8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART5_CR1_UE  -----------------------------------
// SVD Line: 16645

//  <item> SFDITEM_FIELD__USART5_CR1_UE
//    <name> UE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000500C) USART enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR1 ) </loc>
//      <o.13..13> UE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART5_CR1_M  ------------------------------------
// SVD Line: 16651

//  <item> SFDITEM_FIELD__USART5_CR1_M
//    <name> M </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000500C) Word length </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR1 ) </loc>
//      <o.12..12> M
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_CR1_WAKE  ----------------------------------
// SVD Line: 16657

//  <item> SFDITEM_FIELD__USART5_CR1_WAKE
//    <name> WAKE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000500C) Wakeup method </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR1 ) </loc>
//      <o.11..11> WAKE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_CR1_PCE  -----------------------------------
// SVD Line: 16663

//  <item> SFDITEM_FIELD__USART5_CR1_PCE
//    <name> PCE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000500C) Parity control enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR1 ) </loc>
//      <o.10..10> PCE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART5_CR1_PS  -----------------------------------
// SVD Line: 16669

//  <item> SFDITEM_FIELD__USART5_CR1_PS
//    <name> PS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000500C) Parity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR1 ) </loc>
//      <o.9..9> PS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_CR1_PEIE  ----------------------------------
// SVD Line: 16675

//  <item> SFDITEM_FIELD__USART5_CR1_PEIE
//    <name> PEIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000500C) PE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR1 ) </loc>
//      <o.8..8> PEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_CR1_TXEIE  ----------------------------------
// SVD Line: 16681

//  <item> SFDITEM_FIELD__USART5_CR1_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000500C) TXE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR1 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_CR1_TCIE  ----------------------------------
// SVD Line: 16687

//  <item> SFDITEM_FIELD__USART5_CR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000500C) Transmission complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_CR1_RXNEIE  ---------------------------------
// SVD Line: 16694

//  <item> SFDITEM_FIELD__USART5_CR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000500C) RXNE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR1 ) </loc>
//      <o.5..5> RXNEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_CR1_IDLEIE  ---------------------------------
// SVD Line: 16700

//  <item> SFDITEM_FIELD__USART5_CR1_IDLEIE
//    <name> IDLEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000500C) IDLE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR1 ) </loc>
//      <o.4..4> IDLEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART5_CR1_TE  -----------------------------------
// SVD Line: 16706

//  <item> SFDITEM_FIELD__USART5_CR1_TE
//    <name> TE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000500C) Transmitter enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR1 ) </loc>
//      <o.3..3> TE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART5_CR1_RE  -----------------------------------
// SVD Line: 16712

//  <item> SFDITEM_FIELD__USART5_CR1_RE
//    <name> RE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000500C) Receiver enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR1 ) </loc>
//      <o.2..2> RE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_CR1_RWU  -----------------------------------
// SVD Line: 16718

//  <item> SFDITEM_FIELD__USART5_CR1_RWU
//    <name> RWU </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000500C) Receiver wakeup </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR1 ) </loc>
//      <o.1..1> RWU
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_CR1_SBK  -----------------------------------
// SVD Line: 16724

//  <item> SFDITEM_FIELD__USART5_CR1_SBK
//    <name> SBK </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000500C) Send break </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR1 ) </loc>
//      <o.0..0> SBK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART5_CR1  -----------------------------------
// SVD Line: 16630

//  <rtree> SFDITEM_REG__USART5_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000500C) Control register 1 </i>
//    <loc> ( (unsigned int)((USART5_CR1 >> 0) & 0xFFFFFFFF), ((USART5_CR1 = (USART5_CR1 & ~(0xBFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART5_CR1_OVER8 </item>
//    <item> SFDITEM_FIELD__USART5_CR1_UE </item>
//    <item> SFDITEM_FIELD__USART5_CR1_M </item>
//    <item> SFDITEM_FIELD__USART5_CR1_WAKE </item>
//    <item> SFDITEM_FIELD__USART5_CR1_PCE </item>
//    <item> SFDITEM_FIELD__USART5_CR1_PS </item>
//    <item> SFDITEM_FIELD__USART5_CR1_PEIE </item>
//    <item> SFDITEM_FIELD__USART5_CR1_TXEIE </item>
//    <item> SFDITEM_FIELD__USART5_CR1_TCIE </item>
//    <item> SFDITEM_FIELD__USART5_CR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__USART5_CR1_IDLEIE </item>
//    <item> SFDITEM_FIELD__USART5_CR1_TE </item>
//    <item> SFDITEM_FIELD__USART5_CR1_RE </item>
//    <item> SFDITEM_FIELD__USART5_CR1_RWU </item>
//    <item> SFDITEM_FIELD__USART5_CR1_SBK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART5_CR2  -------------------------------
// SVD Line: 16732

unsigned int USART5_CR2 __AT (0x40005010);



// ------------------------------  Field Item: USART5_CR2_LINEN  ----------------------------------
// SVD Line: 16741

//  <item> SFDITEM_FIELD__USART5_CR2_LINEN
//    <name> LINEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005010) LIN mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR2 ) </loc>
//      <o.14..14> LINEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_CR2_STOP  ----------------------------------
// SVD Line: 16747

//  <item> SFDITEM_FIELD__USART5_CR2_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40005010) STOP bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART5_CR2 >> 12) & 0x3), ((USART5_CR2 = (USART5_CR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART5_CR2_CLKEN  ----------------------------------
// SVD Line: 16753

//  <item> SFDITEM_FIELD__USART5_CR2_CLKEN
//    <name> CLKEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005010) Clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR2 ) </loc>
//      <o.11..11> CLKEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_CR2_CPOL  ----------------------------------
// SVD Line: 16759

//  <item> SFDITEM_FIELD__USART5_CR2_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005010) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR2 ) </loc>
//      <o.10..10> CPOL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_CR2_CPHA  ----------------------------------
// SVD Line: 16765

//  <item> SFDITEM_FIELD__USART5_CR2_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005010) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR2 ) </loc>
//      <o.9..9> CPHA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_CR2_LBCL  ----------------------------------
// SVD Line: 16771

//  <item> SFDITEM_FIELD__USART5_CR2_LBCL
//    <name> LBCL </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005010) Last bit clock pulse </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR2 ) </loc>
//      <o.8..8> LBCL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_CR2_LBDIE  ----------------------------------
// SVD Line: 16777

//  <item> SFDITEM_FIELD__USART5_CR2_LBDIE
//    <name> LBDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005010) LIN break detection interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR2 ) </loc>
//      <o.6..6> LBDIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_CR2_LBDL  ----------------------------------
// SVD Line: 16784

//  <item> SFDITEM_FIELD__USART5_CR2_LBDL
//    <name> LBDL </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40005010) lin break detection length </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR2 ) </loc>
//      <o.5..5> LBDL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_CR2_ADD  -----------------------------------
// SVD Line: 16790

//  <item> SFDITEM_FIELD__USART5_CR2_ADD
//    <name> ADD </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40005010) Address of the USART node </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART5_CR2 >> 0) & 0xF), ((USART5_CR2 = (USART5_CR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART5_CR2  -----------------------------------
// SVD Line: 16732

//  <rtree> SFDITEM_REG__USART5_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005010) Control register 2 </i>
//    <loc> ( (unsigned int)((USART5_CR2 >> 0) & 0xFFFFFFFF), ((USART5_CR2 = (USART5_CR2 & ~(0x7F6FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F6F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART5_CR2_LINEN </item>
//    <item> SFDITEM_FIELD__USART5_CR2_STOP </item>
//    <item> SFDITEM_FIELD__USART5_CR2_CLKEN </item>
//    <item> SFDITEM_FIELD__USART5_CR2_CPOL </item>
//    <item> SFDITEM_FIELD__USART5_CR2_CPHA </item>
//    <item> SFDITEM_FIELD__USART5_CR2_LBCL </item>
//    <item> SFDITEM_FIELD__USART5_CR2_LBDIE </item>
//    <item> SFDITEM_FIELD__USART5_CR2_LBDL </item>
//    <item> SFDITEM_FIELD__USART5_CR2_ADD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART5_CR3  -------------------------------
// SVD Line: 16798

unsigned int USART5_CR3 __AT (0x40005014);



// ------------------------------  Field Item: USART5_CR3_ONEBIT  ---------------------------------
// SVD Line: 16807

//  <item> SFDITEM_FIELD__USART5_CR3_ONEBIT
//    <name> ONEBIT </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005014) One sample bit method  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR3 ) </loc>
//      <o.11..11> ONEBIT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_CR3_CTSIE  ----------------------------------
// SVD Line: 16814

//  <item> SFDITEM_FIELD__USART5_CR3_CTSIE
//    <name> CTSIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005014) CTS interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR3 ) </loc>
//      <o.10..10> CTSIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_CR3_CTSE  ----------------------------------
// SVD Line: 16820

//  <item> SFDITEM_FIELD__USART5_CR3_CTSE
//    <name> CTSE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005014) CTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR3 ) </loc>
//      <o.9..9> CTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_CR3_RTSE  ----------------------------------
// SVD Line: 16826

//  <item> SFDITEM_FIELD__USART5_CR3_RTSE
//    <name> RTSE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005014) RTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR3 ) </loc>
//      <o.8..8> RTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_CR3_DMAT  ----------------------------------
// SVD Line: 16832

//  <item> SFDITEM_FIELD__USART5_CR3_DMAT
//    <name> DMAT </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005014) DMA enable transmitter </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR3 ) </loc>
//      <o.7..7> DMAT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_CR3_DMAR  ----------------------------------
// SVD Line: 16838

//  <item> SFDITEM_FIELD__USART5_CR3_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005014) DMA enable receiver </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR3 ) </loc>
//      <o.6..6> DMAR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_CR3_SCEN  ----------------------------------
// SVD Line: 16844

//  <item> SFDITEM_FIELD__USART5_CR3_SCEN
//    <name> SCEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40005014) Smartcard mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR3 ) </loc>
//      <o.5..5> SCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_CR3_NACK  ----------------------------------
// SVD Line: 16850

//  <item> SFDITEM_FIELD__USART5_CR3_NACK
//    <name> NACK </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40005014) Smartcard NACK enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR3 ) </loc>
//      <o.4..4> NACK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART5_CR3_HDSEL  ----------------------------------
// SVD Line: 16856

//  <item> SFDITEM_FIELD__USART5_CR3_HDSEL
//    <name> HDSEL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40005014) Half-duplex selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR3 ) </loc>
//      <o.3..3> HDSEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_CR3_IRLP  ----------------------------------
// SVD Line: 16862

//  <item> SFDITEM_FIELD__USART5_CR3_IRLP
//    <name> IRLP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40005014) IrDA low-power </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR3 ) </loc>
//      <o.2..2> IRLP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_CR3_IREN  ----------------------------------
// SVD Line: 16868

//  <item> SFDITEM_FIELD__USART5_CR3_IREN
//    <name> IREN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40005014) IrDA mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR3 ) </loc>
//      <o.1..1> IREN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART5_CR3_EIE  -----------------------------------
// SVD Line: 16874

//  <item> SFDITEM_FIELD__USART5_CR3_EIE
//    <name> EIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005014) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART5_CR3 ) </loc>
//      <o.0..0> EIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART5_CR3  -----------------------------------
// SVD Line: 16798

//  <rtree> SFDITEM_REG__USART5_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005014) Control register 3 </i>
//    <loc> ( (unsigned int)((USART5_CR3 >> 0) & 0xFFFFFFFF), ((USART5_CR3 = (USART5_CR3 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART5_CR3_ONEBIT </item>
//    <item> SFDITEM_FIELD__USART5_CR3_CTSIE </item>
//    <item> SFDITEM_FIELD__USART5_CR3_CTSE </item>
//    <item> SFDITEM_FIELD__USART5_CR3_RTSE </item>
//    <item> SFDITEM_FIELD__USART5_CR3_DMAT </item>
//    <item> SFDITEM_FIELD__USART5_CR3_DMAR </item>
//    <item> SFDITEM_FIELD__USART5_CR3_SCEN </item>
//    <item> SFDITEM_FIELD__USART5_CR3_NACK </item>
//    <item> SFDITEM_FIELD__USART5_CR3_HDSEL </item>
//    <item> SFDITEM_FIELD__USART5_CR3_IRLP </item>
//    <item> SFDITEM_FIELD__USART5_CR3_IREN </item>
//    <item> SFDITEM_FIELD__USART5_CR3_EIE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART5_GTPR  -------------------------------
// SVD Line: 16882

unsigned int USART5_GTPR __AT (0x40005018);



// -------------------------------  Field Item: USART5_GTPR_GT  -----------------------------------
// SVD Line: 16892

//  <item> SFDITEM_FIELD__USART5_GTPR_GT
//    <name> GT </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40005018) Guard time value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART5_GTPR >> 8) & 0xFF), ((USART5_GTPR = (USART5_GTPR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART5_GTPR_PSC  ----------------------------------
// SVD Line: 16898

//  <item> SFDITEM_FIELD__USART5_GTPR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40005018) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART5_GTPR >> 0) & 0xFF), ((USART5_GTPR = (USART5_GTPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART5_GTPR  ----------------------------------
// SVD Line: 16882

//  <rtree> SFDITEM_REG__USART5_GTPR
//    <name> GTPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005018) Guard time and prescaler  register </i>
//    <loc> ( (unsigned int)((USART5_GTPR >> 0) & 0xFFFFFFFF), ((USART5_GTPR = (USART5_GTPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART5_GTPR_GT </item>
//    <item> SFDITEM_FIELD__USART5_GTPR_PSC </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: USART5  ------------------------------------
// SVD Line: 16946

//  <view> USART5
//    <name> USART5 </name>
//    <item> SFDITEM_REG__USART5_SR </item>
//    <item> SFDITEM_REG__USART5_DR </item>
//    <item> SFDITEM_REG__USART5_BRR </item>
//    <item> SFDITEM_REG__USART5_CR1 </item>
//    <item> SFDITEM_REG__USART5_CR2 </item>
//    <item> SFDITEM_REG__USART5_CR3 </item>
//    <item> SFDITEM_REG__USART5_GTPR </item>
//  </view>
//  


// ---------------------------  Register Item Address: USB_USB_EP0R  ------------------------------
// SVD Line: 16967

unsigned int USB_USB_EP0R __AT (0x40005C00);



// -------------------------------  Field Item: USB_USB_EP0R_EA  ----------------------------------
// SVD Line: 16976

//  <item> SFDITEM_FIELD__USB_USB_EP0R_EA
//    <name> EA </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40005C00) Endpoint address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_USB_EP0R >> 0) & 0xF), ((USB_USB_EP0R = (USB_USB_EP0R & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP0R_STAT_TX  --------------------------------
// SVD Line: 16982

//  <item> SFDITEM_FIELD__USB_USB_EP0R_STAT_TX
//    <name> STAT_TX </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40005C00) Status bits, for transmission  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_USB_EP0R >> 4) & 0x3), ((USB_USB_EP0R = (USB_USB_EP0R & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP0R_DTOG_TX  --------------------------------
// SVD Line: 16989

//  <item> SFDITEM_FIELD__USB_USB_EP0R_DTOG_TX
//    <name> DTOG_TX </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005C00) Data Toggle, for transmission  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP0R ) </loc>
//      <o.6..6> DTOG_TX
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USB_USB_EP0R_CTR_TX  --------------------------------
// SVD Line: 16996

//  <item> SFDITEM_FIELD__USB_USB_EP0R_CTR_TX
//    <name> CTR_TX </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005C00) Correct Transfer for  transmission </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP0R ) </loc>
//      <o.7..7> CTR_TX
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP0R_EP_KIND  --------------------------------
// SVD Line: 17003

//  <item> SFDITEM_FIELD__USB_USB_EP0R_EP_KIND
//    <name> EP_KIND </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005C00) Endpoint kind </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP0R ) </loc>
//      <o.8..8> EP_KIND
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP0R_EP_TYPE  --------------------------------
// SVD Line: 17009

//  <item> SFDITEM_FIELD__USB_USB_EP0R_EP_TYPE
//    <name> EP_TYPE </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x40005C00) Endpoint type </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_USB_EP0R >> 9) & 0x3), ((USB_USB_EP0R = (USB_USB_EP0R & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USB_USB_EP0R_SETUP  ---------------------------------
// SVD Line: 17015

//  <item> SFDITEM_FIELD__USB_USB_EP0R_SETUP
//    <name> SETUP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005C00) Setup transaction  completed </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP0R ) </loc>
//      <o.11..11> SETUP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP0R_STAT_RX  --------------------------------
// SVD Line: 17022

//  <item> SFDITEM_FIELD__USB_USB_EP0R_STAT_RX
//    <name> STAT_RX </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40005C00) Status bits, for reception  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_USB_EP0R >> 12) & 0x3), ((USB_USB_EP0R = (USB_USB_EP0R & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP0R_DTOG_RX  --------------------------------
// SVD Line: 17029

//  <item> SFDITEM_FIELD__USB_USB_EP0R_DTOG_RX
//    <name> DTOG_RX </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005C00) Data Toggle, for reception  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP0R ) </loc>
//      <o.14..14> DTOG_RX
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USB_USB_EP0R_CTR_RX  --------------------------------
// SVD Line: 17036

//  <item> SFDITEM_FIELD__USB_USB_EP0R_CTR_RX
//    <name> CTR_RX </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005C00) Correct transfer for  reception </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP0R ) </loc>
//      <o.15..15> CTR_RX
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: USB_USB_EP0R  ----------------------------------
// SVD Line: 16967

//  <rtree> SFDITEM_REG__USB_USB_EP0R
//    <name> USB_EP0R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005C00) endpoint 0 register </i>
//    <loc> ( (unsigned int)((USB_USB_EP0R >> 0) & 0xFFFFFFFF), ((USB_USB_EP0R = (USB_USB_EP0R & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_USB_EP0R_EA </item>
//    <item> SFDITEM_FIELD__USB_USB_EP0R_STAT_TX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP0R_DTOG_TX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP0R_CTR_TX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP0R_EP_KIND </item>
//    <item> SFDITEM_FIELD__USB_USB_EP0R_EP_TYPE </item>
//    <item> SFDITEM_FIELD__USB_USB_EP0R_SETUP </item>
//    <item> SFDITEM_FIELD__USB_USB_EP0R_STAT_RX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP0R_DTOG_RX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP0R_CTR_RX </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USB_USB_EP1R  ------------------------------
// SVD Line: 17045

unsigned int USB_USB_EP1R __AT (0x40005C04);



// -------------------------------  Field Item: USB_USB_EP1R_EA  ----------------------------------
// SVD Line: 17054

//  <item> SFDITEM_FIELD__USB_USB_EP1R_EA
//    <name> EA </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40005C04) Endpoint address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_USB_EP1R >> 0) & 0xF), ((USB_USB_EP1R = (USB_USB_EP1R & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP1R_STAT_TX  --------------------------------
// SVD Line: 17060

//  <item> SFDITEM_FIELD__USB_USB_EP1R_STAT_TX
//    <name> STAT_TX </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40005C04) Status bits, for transmission  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_USB_EP1R >> 4) & 0x3), ((USB_USB_EP1R = (USB_USB_EP1R & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP1R_DTOG_TX  --------------------------------
// SVD Line: 17067

//  <item> SFDITEM_FIELD__USB_USB_EP1R_DTOG_TX
//    <name> DTOG_TX </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005C04) Data Toggle, for transmission  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP1R ) </loc>
//      <o.6..6> DTOG_TX
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USB_USB_EP1R_CTR_TX  --------------------------------
// SVD Line: 17074

//  <item> SFDITEM_FIELD__USB_USB_EP1R_CTR_TX
//    <name> CTR_TX </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005C04) Correct Transfer for  transmission </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP1R ) </loc>
//      <o.7..7> CTR_TX
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP1R_EP_KIND  --------------------------------
// SVD Line: 17081

//  <item> SFDITEM_FIELD__USB_USB_EP1R_EP_KIND
//    <name> EP_KIND </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005C04) Endpoint kind </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP1R ) </loc>
//      <o.8..8> EP_KIND
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP1R_EP_TYPE  --------------------------------
// SVD Line: 17087

//  <item> SFDITEM_FIELD__USB_USB_EP1R_EP_TYPE
//    <name> EP_TYPE </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x40005C04) Endpoint type </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_USB_EP1R >> 9) & 0x3), ((USB_USB_EP1R = (USB_USB_EP1R & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USB_USB_EP1R_SETUP  ---------------------------------
// SVD Line: 17093

//  <item> SFDITEM_FIELD__USB_USB_EP1R_SETUP
//    <name> SETUP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005C04) Setup transaction  completed </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP1R ) </loc>
//      <o.11..11> SETUP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP1R_STAT_RX  --------------------------------
// SVD Line: 17100

//  <item> SFDITEM_FIELD__USB_USB_EP1R_STAT_RX
//    <name> STAT_RX </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40005C04) Status bits, for reception  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_USB_EP1R >> 12) & 0x3), ((USB_USB_EP1R = (USB_USB_EP1R & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP1R_DTOG_RX  --------------------------------
// SVD Line: 17107

//  <item> SFDITEM_FIELD__USB_USB_EP1R_DTOG_RX
//    <name> DTOG_RX </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005C04) Data Toggle, for reception  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP1R ) </loc>
//      <o.14..14> DTOG_RX
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USB_USB_EP1R_CTR_RX  --------------------------------
// SVD Line: 17114

//  <item> SFDITEM_FIELD__USB_USB_EP1R_CTR_RX
//    <name> CTR_RX </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005C04) Correct transfer for  reception </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP1R ) </loc>
//      <o.15..15> CTR_RX
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: USB_USB_EP1R  ----------------------------------
// SVD Line: 17045

//  <rtree> SFDITEM_REG__USB_USB_EP1R
//    <name> USB_EP1R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005C04) endpoint 1 register </i>
//    <loc> ( (unsigned int)((USB_USB_EP1R >> 0) & 0xFFFFFFFF), ((USB_USB_EP1R = (USB_USB_EP1R & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_USB_EP1R_EA </item>
//    <item> SFDITEM_FIELD__USB_USB_EP1R_STAT_TX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP1R_DTOG_TX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP1R_CTR_TX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP1R_EP_KIND </item>
//    <item> SFDITEM_FIELD__USB_USB_EP1R_EP_TYPE </item>
//    <item> SFDITEM_FIELD__USB_USB_EP1R_SETUP </item>
//    <item> SFDITEM_FIELD__USB_USB_EP1R_STAT_RX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP1R_DTOG_RX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP1R_CTR_RX </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USB_USB_EP2R  ------------------------------
// SVD Line: 17123

unsigned int USB_USB_EP2R __AT (0x40005C08);



// -------------------------------  Field Item: USB_USB_EP2R_EA  ----------------------------------
// SVD Line: 17132

//  <item> SFDITEM_FIELD__USB_USB_EP2R_EA
//    <name> EA </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40005C08) Endpoint address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_USB_EP2R >> 0) & 0xF), ((USB_USB_EP2R = (USB_USB_EP2R & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP2R_STAT_TX  --------------------------------
// SVD Line: 17138

//  <item> SFDITEM_FIELD__USB_USB_EP2R_STAT_TX
//    <name> STAT_TX </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40005C08) Status bits, for transmission  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_USB_EP2R >> 4) & 0x3), ((USB_USB_EP2R = (USB_USB_EP2R & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP2R_DTOG_TX  --------------------------------
// SVD Line: 17145

//  <item> SFDITEM_FIELD__USB_USB_EP2R_DTOG_TX
//    <name> DTOG_TX </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005C08) Data Toggle, for transmission  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP2R ) </loc>
//      <o.6..6> DTOG_TX
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USB_USB_EP2R_CTR_TX  --------------------------------
// SVD Line: 17152

//  <item> SFDITEM_FIELD__USB_USB_EP2R_CTR_TX
//    <name> CTR_TX </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005C08) Correct Transfer for  transmission </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP2R ) </loc>
//      <o.7..7> CTR_TX
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP2R_EP_KIND  --------------------------------
// SVD Line: 17159

//  <item> SFDITEM_FIELD__USB_USB_EP2R_EP_KIND
//    <name> EP_KIND </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005C08) Endpoint kind </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP2R ) </loc>
//      <o.8..8> EP_KIND
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP2R_EP_TYPE  --------------------------------
// SVD Line: 17165

//  <item> SFDITEM_FIELD__USB_USB_EP2R_EP_TYPE
//    <name> EP_TYPE </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x40005C08) Endpoint type </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_USB_EP2R >> 9) & 0x3), ((USB_USB_EP2R = (USB_USB_EP2R & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USB_USB_EP2R_SETUP  ---------------------------------
// SVD Line: 17171

//  <item> SFDITEM_FIELD__USB_USB_EP2R_SETUP
//    <name> SETUP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005C08) Setup transaction  completed </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP2R ) </loc>
//      <o.11..11> SETUP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP2R_STAT_RX  --------------------------------
// SVD Line: 17178

//  <item> SFDITEM_FIELD__USB_USB_EP2R_STAT_RX
//    <name> STAT_RX </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40005C08) Status bits, for reception  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_USB_EP2R >> 12) & 0x3), ((USB_USB_EP2R = (USB_USB_EP2R & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP2R_DTOG_RX  --------------------------------
// SVD Line: 17185

//  <item> SFDITEM_FIELD__USB_USB_EP2R_DTOG_RX
//    <name> DTOG_RX </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005C08) Data Toggle, for reception  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP2R ) </loc>
//      <o.14..14> DTOG_RX
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USB_USB_EP2R_CTR_RX  --------------------------------
// SVD Line: 17192

//  <item> SFDITEM_FIELD__USB_USB_EP2R_CTR_RX
//    <name> CTR_RX </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005C08) Correct transfer for  reception </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP2R ) </loc>
//      <o.15..15> CTR_RX
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: USB_USB_EP2R  ----------------------------------
// SVD Line: 17123

//  <rtree> SFDITEM_REG__USB_USB_EP2R
//    <name> USB_EP2R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005C08) endpoint 2 register </i>
//    <loc> ( (unsigned int)((USB_USB_EP2R >> 0) & 0xFFFFFFFF), ((USB_USB_EP2R = (USB_USB_EP2R & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_USB_EP2R_EA </item>
//    <item> SFDITEM_FIELD__USB_USB_EP2R_STAT_TX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP2R_DTOG_TX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP2R_CTR_TX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP2R_EP_KIND </item>
//    <item> SFDITEM_FIELD__USB_USB_EP2R_EP_TYPE </item>
//    <item> SFDITEM_FIELD__USB_USB_EP2R_SETUP </item>
//    <item> SFDITEM_FIELD__USB_USB_EP2R_STAT_RX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP2R_DTOG_RX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP2R_CTR_RX </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USB_USB_EP3R  ------------------------------
// SVD Line: 17201

unsigned int USB_USB_EP3R __AT (0x40005C0C);



// -------------------------------  Field Item: USB_USB_EP3R_EA  ----------------------------------
// SVD Line: 17210

//  <item> SFDITEM_FIELD__USB_USB_EP3R_EA
//    <name> EA </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40005C0C) Endpoint address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_USB_EP3R >> 0) & 0xF), ((USB_USB_EP3R = (USB_USB_EP3R & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP3R_STAT_TX  --------------------------------
// SVD Line: 17216

//  <item> SFDITEM_FIELD__USB_USB_EP3R_STAT_TX
//    <name> STAT_TX </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40005C0C) Status bits, for transmission  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_USB_EP3R >> 4) & 0x3), ((USB_USB_EP3R = (USB_USB_EP3R & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP3R_DTOG_TX  --------------------------------
// SVD Line: 17223

//  <item> SFDITEM_FIELD__USB_USB_EP3R_DTOG_TX
//    <name> DTOG_TX </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005C0C) Data Toggle, for transmission  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP3R ) </loc>
//      <o.6..6> DTOG_TX
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USB_USB_EP3R_CTR_TX  --------------------------------
// SVD Line: 17230

//  <item> SFDITEM_FIELD__USB_USB_EP3R_CTR_TX
//    <name> CTR_TX </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005C0C) Correct Transfer for  transmission </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP3R ) </loc>
//      <o.7..7> CTR_TX
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP3R_EP_KIND  --------------------------------
// SVD Line: 17237

//  <item> SFDITEM_FIELD__USB_USB_EP3R_EP_KIND
//    <name> EP_KIND </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005C0C) Endpoint kind </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP3R ) </loc>
//      <o.8..8> EP_KIND
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP3R_EP_TYPE  --------------------------------
// SVD Line: 17243

//  <item> SFDITEM_FIELD__USB_USB_EP3R_EP_TYPE
//    <name> EP_TYPE </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x40005C0C) Endpoint type </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_USB_EP3R >> 9) & 0x3), ((USB_USB_EP3R = (USB_USB_EP3R & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USB_USB_EP3R_SETUP  ---------------------------------
// SVD Line: 17249

//  <item> SFDITEM_FIELD__USB_USB_EP3R_SETUP
//    <name> SETUP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005C0C) Setup transaction  completed </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP3R ) </loc>
//      <o.11..11> SETUP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP3R_STAT_RX  --------------------------------
// SVD Line: 17256

//  <item> SFDITEM_FIELD__USB_USB_EP3R_STAT_RX
//    <name> STAT_RX </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40005C0C) Status bits, for reception  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_USB_EP3R >> 12) & 0x3), ((USB_USB_EP3R = (USB_USB_EP3R & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP3R_DTOG_RX  --------------------------------
// SVD Line: 17263

//  <item> SFDITEM_FIELD__USB_USB_EP3R_DTOG_RX
//    <name> DTOG_RX </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005C0C) Data Toggle, for reception  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP3R ) </loc>
//      <o.14..14> DTOG_RX
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USB_USB_EP3R_CTR_RX  --------------------------------
// SVD Line: 17270

//  <item> SFDITEM_FIELD__USB_USB_EP3R_CTR_RX
//    <name> CTR_RX </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005C0C) Correct transfer for  reception </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP3R ) </loc>
//      <o.15..15> CTR_RX
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: USB_USB_EP3R  ----------------------------------
// SVD Line: 17201

//  <rtree> SFDITEM_REG__USB_USB_EP3R
//    <name> USB_EP3R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005C0C) endpoint 3 register </i>
//    <loc> ( (unsigned int)((USB_USB_EP3R >> 0) & 0xFFFFFFFF), ((USB_USB_EP3R = (USB_USB_EP3R & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_USB_EP3R_EA </item>
//    <item> SFDITEM_FIELD__USB_USB_EP3R_STAT_TX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP3R_DTOG_TX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP3R_CTR_TX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP3R_EP_KIND </item>
//    <item> SFDITEM_FIELD__USB_USB_EP3R_EP_TYPE </item>
//    <item> SFDITEM_FIELD__USB_USB_EP3R_SETUP </item>
//    <item> SFDITEM_FIELD__USB_USB_EP3R_STAT_RX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP3R_DTOG_RX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP3R_CTR_RX </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USB_USB_EP4R  ------------------------------
// SVD Line: 17279

unsigned int USB_USB_EP4R __AT (0x40005C10);



// -------------------------------  Field Item: USB_USB_EP4R_EA  ----------------------------------
// SVD Line: 17288

//  <item> SFDITEM_FIELD__USB_USB_EP4R_EA
//    <name> EA </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40005C10) Endpoint address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_USB_EP4R >> 0) & 0xF), ((USB_USB_EP4R = (USB_USB_EP4R & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP4R_STAT_TX  --------------------------------
// SVD Line: 17294

//  <item> SFDITEM_FIELD__USB_USB_EP4R_STAT_TX
//    <name> STAT_TX </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40005C10) Status bits, for transmission  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_USB_EP4R >> 4) & 0x3), ((USB_USB_EP4R = (USB_USB_EP4R & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP4R_DTOG_TX  --------------------------------
// SVD Line: 17301

//  <item> SFDITEM_FIELD__USB_USB_EP4R_DTOG_TX
//    <name> DTOG_TX </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005C10) Data Toggle, for transmission  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP4R ) </loc>
//      <o.6..6> DTOG_TX
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USB_USB_EP4R_CTR_TX  --------------------------------
// SVD Line: 17308

//  <item> SFDITEM_FIELD__USB_USB_EP4R_CTR_TX
//    <name> CTR_TX </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005C10) Correct Transfer for  transmission </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP4R ) </loc>
//      <o.7..7> CTR_TX
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP4R_EP_KIND  --------------------------------
// SVD Line: 17315

//  <item> SFDITEM_FIELD__USB_USB_EP4R_EP_KIND
//    <name> EP_KIND </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005C10) Endpoint kind </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP4R ) </loc>
//      <o.8..8> EP_KIND
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP4R_EP_TYPE  --------------------------------
// SVD Line: 17321

//  <item> SFDITEM_FIELD__USB_USB_EP4R_EP_TYPE
//    <name> EP_TYPE </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x40005C10) Endpoint type </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_USB_EP4R >> 9) & 0x3), ((USB_USB_EP4R = (USB_USB_EP4R & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USB_USB_EP4R_SETUP  ---------------------------------
// SVD Line: 17327

//  <item> SFDITEM_FIELD__USB_USB_EP4R_SETUP
//    <name> SETUP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005C10) Setup transaction  completed </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP4R ) </loc>
//      <o.11..11> SETUP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP4R_STAT_RX  --------------------------------
// SVD Line: 17334

//  <item> SFDITEM_FIELD__USB_USB_EP4R_STAT_RX
//    <name> STAT_RX </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40005C10) Status bits, for reception  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_USB_EP4R >> 12) & 0x3), ((USB_USB_EP4R = (USB_USB_EP4R & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP4R_DTOG_RX  --------------------------------
// SVD Line: 17341

//  <item> SFDITEM_FIELD__USB_USB_EP4R_DTOG_RX
//    <name> DTOG_RX </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005C10) Data Toggle, for reception  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP4R ) </loc>
//      <o.14..14> DTOG_RX
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USB_USB_EP4R_CTR_RX  --------------------------------
// SVD Line: 17348

//  <item> SFDITEM_FIELD__USB_USB_EP4R_CTR_RX
//    <name> CTR_RX </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005C10) Correct transfer for  reception </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP4R ) </loc>
//      <o.15..15> CTR_RX
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: USB_USB_EP4R  ----------------------------------
// SVD Line: 17279

//  <rtree> SFDITEM_REG__USB_USB_EP4R
//    <name> USB_EP4R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005C10) endpoint 4 register </i>
//    <loc> ( (unsigned int)((USB_USB_EP4R >> 0) & 0xFFFFFFFF), ((USB_USB_EP4R = (USB_USB_EP4R & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_USB_EP4R_EA </item>
//    <item> SFDITEM_FIELD__USB_USB_EP4R_STAT_TX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP4R_DTOG_TX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP4R_CTR_TX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP4R_EP_KIND </item>
//    <item> SFDITEM_FIELD__USB_USB_EP4R_EP_TYPE </item>
//    <item> SFDITEM_FIELD__USB_USB_EP4R_SETUP </item>
//    <item> SFDITEM_FIELD__USB_USB_EP4R_STAT_RX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP4R_DTOG_RX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP4R_CTR_RX </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USB_USB_EP5R  ------------------------------
// SVD Line: 17357

unsigned int USB_USB_EP5R __AT (0x40005C14);



// -------------------------------  Field Item: USB_USB_EP5R_EA  ----------------------------------
// SVD Line: 17366

//  <item> SFDITEM_FIELD__USB_USB_EP5R_EA
//    <name> EA </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40005C14) Endpoint address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_USB_EP5R >> 0) & 0xF), ((USB_USB_EP5R = (USB_USB_EP5R & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP5R_STAT_TX  --------------------------------
// SVD Line: 17372

//  <item> SFDITEM_FIELD__USB_USB_EP5R_STAT_TX
//    <name> STAT_TX </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40005C14) Status bits, for transmission  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_USB_EP5R >> 4) & 0x3), ((USB_USB_EP5R = (USB_USB_EP5R & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP5R_DTOG_TX  --------------------------------
// SVD Line: 17379

//  <item> SFDITEM_FIELD__USB_USB_EP5R_DTOG_TX
//    <name> DTOG_TX </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005C14) Data Toggle, for transmission  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP5R ) </loc>
//      <o.6..6> DTOG_TX
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USB_USB_EP5R_CTR_TX  --------------------------------
// SVD Line: 17386

//  <item> SFDITEM_FIELD__USB_USB_EP5R_CTR_TX
//    <name> CTR_TX </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005C14) Correct Transfer for  transmission </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP5R ) </loc>
//      <o.7..7> CTR_TX
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP5R_EP_KIND  --------------------------------
// SVD Line: 17393

//  <item> SFDITEM_FIELD__USB_USB_EP5R_EP_KIND
//    <name> EP_KIND </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005C14) Endpoint kind </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP5R ) </loc>
//      <o.8..8> EP_KIND
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP5R_EP_TYPE  --------------------------------
// SVD Line: 17399

//  <item> SFDITEM_FIELD__USB_USB_EP5R_EP_TYPE
//    <name> EP_TYPE </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x40005C14) Endpoint type </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_USB_EP5R >> 9) & 0x3), ((USB_USB_EP5R = (USB_USB_EP5R & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USB_USB_EP5R_SETUP  ---------------------------------
// SVD Line: 17405

//  <item> SFDITEM_FIELD__USB_USB_EP5R_SETUP
//    <name> SETUP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005C14) Setup transaction  completed </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP5R ) </loc>
//      <o.11..11> SETUP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP5R_STAT_RX  --------------------------------
// SVD Line: 17412

//  <item> SFDITEM_FIELD__USB_USB_EP5R_STAT_RX
//    <name> STAT_RX </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40005C14) Status bits, for reception  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_USB_EP5R >> 12) & 0x3), ((USB_USB_EP5R = (USB_USB_EP5R & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP5R_DTOG_RX  --------------------------------
// SVD Line: 17419

//  <item> SFDITEM_FIELD__USB_USB_EP5R_DTOG_RX
//    <name> DTOG_RX </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005C14) Data Toggle, for reception  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP5R ) </loc>
//      <o.14..14> DTOG_RX
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USB_USB_EP5R_CTR_RX  --------------------------------
// SVD Line: 17426

//  <item> SFDITEM_FIELD__USB_USB_EP5R_CTR_RX
//    <name> CTR_RX </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005C14) Correct transfer for  reception </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP5R ) </loc>
//      <o.15..15> CTR_RX
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: USB_USB_EP5R  ----------------------------------
// SVD Line: 17357

//  <rtree> SFDITEM_REG__USB_USB_EP5R
//    <name> USB_EP5R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005C14) endpoint 5 register </i>
//    <loc> ( (unsigned int)((USB_USB_EP5R >> 0) & 0xFFFFFFFF), ((USB_USB_EP5R = (USB_USB_EP5R & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_USB_EP5R_EA </item>
//    <item> SFDITEM_FIELD__USB_USB_EP5R_STAT_TX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP5R_DTOG_TX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP5R_CTR_TX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP5R_EP_KIND </item>
//    <item> SFDITEM_FIELD__USB_USB_EP5R_EP_TYPE </item>
//    <item> SFDITEM_FIELD__USB_USB_EP5R_SETUP </item>
//    <item> SFDITEM_FIELD__USB_USB_EP5R_STAT_RX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP5R_DTOG_RX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP5R_CTR_RX </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USB_USB_EP6R  ------------------------------
// SVD Line: 17435

unsigned int USB_USB_EP6R __AT (0x40005C18);



// -------------------------------  Field Item: USB_USB_EP6R_EA  ----------------------------------
// SVD Line: 17444

//  <item> SFDITEM_FIELD__USB_USB_EP6R_EA
//    <name> EA </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40005C18) Endpoint address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_USB_EP6R >> 0) & 0xF), ((USB_USB_EP6R = (USB_USB_EP6R & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP6R_STAT_TX  --------------------------------
// SVD Line: 17450

//  <item> SFDITEM_FIELD__USB_USB_EP6R_STAT_TX
//    <name> STAT_TX </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40005C18) Status bits, for transmission  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_USB_EP6R >> 4) & 0x3), ((USB_USB_EP6R = (USB_USB_EP6R & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP6R_DTOG_TX  --------------------------------
// SVD Line: 17457

//  <item> SFDITEM_FIELD__USB_USB_EP6R_DTOG_TX
//    <name> DTOG_TX </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005C18) Data Toggle, for transmission  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP6R ) </loc>
//      <o.6..6> DTOG_TX
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USB_USB_EP6R_CTR_TX  --------------------------------
// SVD Line: 17464

//  <item> SFDITEM_FIELD__USB_USB_EP6R_CTR_TX
//    <name> CTR_TX </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005C18) Correct Transfer for  transmission </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP6R ) </loc>
//      <o.7..7> CTR_TX
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP6R_EP_KIND  --------------------------------
// SVD Line: 17471

//  <item> SFDITEM_FIELD__USB_USB_EP6R_EP_KIND
//    <name> EP_KIND </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005C18) Endpoint kind </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP6R ) </loc>
//      <o.8..8> EP_KIND
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP6R_EP_TYPE  --------------------------------
// SVD Line: 17477

//  <item> SFDITEM_FIELD__USB_USB_EP6R_EP_TYPE
//    <name> EP_TYPE </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x40005C18) Endpoint type </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_USB_EP6R >> 9) & 0x3), ((USB_USB_EP6R = (USB_USB_EP6R & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USB_USB_EP6R_SETUP  ---------------------------------
// SVD Line: 17483

//  <item> SFDITEM_FIELD__USB_USB_EP6R_SETUP
//    <name> SETUP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005C18) Setup transaction  completed </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP6R ) </loc>
//      <o.11..11> SETUP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP6R_STAT_RX  --------------------------------
// SVD Line: 17490

//  <item> SFDITEM_FIELD__USB_USB_EP6R_STAT_RX
//    <name> STAT_RX </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40005C18) Status bits, for reception  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_USB_EP6R >> 12) & 0x3), ((USB_USB_EP6R = (USB_USB_EP6R & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP6R_DTOG_RX  --------------------------------
// SVD Line: 17497

//  <item> SFDITEM_FIELD__USB_USB_EP6R_DTOG_RX
//    <name> DTOG_RX </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005C18) Data Toggle, for reception  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP6R ) </loc>
//      <o.14..14> DTOG_RX
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USB_USB_EP6R_CTR_RX  --------------------------------
// SVD Line: 17504

//  <item> SFDITEM_FIELD__USB_USB_EP6R_CTR_RX
//    <name> CTR_RX </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005C18) Correct transfer for  reception </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP6R ) </loc>
//      <o.15..15> CTR_RX
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: USB_USB_EP6R  ----------------------------------
// SVD Line: 17435

//  <rtree> SFDITEM_REG__USB_USB_EP6R
//    <name> USB_EP6R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005C18) endpoint 6 register </i>
//    <loc> ( (unsigned int)((USB_USB_EP6R >> 0) & 0xFFFFFFFF), ((USB_USB_EP6R = (USB_USB_EP6R & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_USB_EP6R_EA </item>
//    <item> SFDITEM_FIELD__USB_USB_EP6R_STAT_TX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP6R_DTOG_TX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP6R_CTR_TX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP6R_EP_KIND </item>
//    <item> SFDITEM_FIELD__USB_USB_EP6R_EP_TYPE </item>
//    <item> SFDITEM_FIELD__USB_USB_EP6R_SETUP </item>
//    <item> SFDITEM_FIELD__USB_USB_EP6R_STAT_RX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP6R_DTOG_RX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP6R_CTR_RX </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USB_USB_EP7R  ------------------------------
// SVD Line: 17513

unsigned int USB_USB_EP7R __AT (0x40005C1C);



// -------------------------------  Field Item: USB_USB_EP7R_EA  ----------------------------------
// SVD Line: 17522

//  <item> SFDITEM_FIELD__USB_USB_EP7R_EA
//    <name> EA </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40005C1C) Endpoint address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_USB_EP7R >> 0) & 0xF), ((USB_USB_EP7R = (USB_USB_EP7R & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP7R_STAT_TX  --------------------------------
// SVD Line: 17528

//  <item> SFDITEM_FIELD__USB_USB_EP7R_STAT_TX
//    <name> STAT_TX </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40005C1C) Status bits, for transmission  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_USB_EP7R >> 4) & 0x3), ((USB_USB_EP7R = (USB_USB_EP7R & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP7R_DTOG_TX  --------------------------------
// SVD Line: 17535

//  <item> SFDITEM_FIELD__USB_USB_EP7R_DTOG_TX
//    <name> DTOG_TX </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005C1C) Data Toggle, for transmission  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP7R ) </loc>
//      <o.6..6> DTOG_TX
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USB_USB_EP7R_CTR_TX  --------------------------------
// SVD Line: 17542

//  <item> SFDITEM_FIELD__USB_USB_EP7R_CTR_TX
//    <name> CTR_TX </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005C1C) Correct Transfer for  transmission </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP7R ) </loc>
//      <o.7..7> CTR_TX
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP7R_EP_KIND  --------------------------------
// SVD Line: 17549

//  <item> SFDITEM_FIELD__USB_USB_EP7R_EP_KIND
//    <name> EP_KIND </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005C1C) Endpoint kind </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP7R ) </loc>
//      <o.8..8> EP_KIND
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP7R_EP_TYPE  --------------------------------
// SVD Line: 17555

//  <item> SFDITEM_FIELD__USB_USB_EP7R_EP_TYPE
//    <name> EP_TYPE </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x40005C1C) Endpoint type </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_USB_EP7R >> 9) & 0x3), ((USB_USB_EP7R = (USB_USB_EP7R & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: USB_USB_EP7R_SETUP  ---------------------------------
// SVD Line: 17561

//  <item> SFDITEM_FIELD__USB_USB_EP7R_SETUP
//    <name> SETUP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005C1C) Setup transaction  completed </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP7R ) </loc>
//      <o.11..11> SETUP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP7R_STAT_RX  --------------------------------
// SVD Line: 17568

//  <item> SFDITEM_FIELD__USB_USB_EP7R_STAT_RX
//    <name> STAT_RX </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40005C1C) Status bits, for reception  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_USB_EP7R >> 12) & 0x3), ((USB_USB_EP7R = (USB_USB_EP7R & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_EP7R_DTOG_RX  --------------------------------
// SVD Line: 17575

//  <item> SFDITEM_FIELD__USB_USB_EP7R_DTOG_RX
//    <name> DTOG_RX </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005C1C) Data Toggle, for reception  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP7R ) </loc>
//      <o.14..14> DTOG_RX
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USB_USB_EP7R_CTR_RX  --------------------------------
// SVD Line: 17582

//  <item> SFDITEM_FIELD__USB_USB_EP7R_CTR_RX
//    <name> CTR_RX </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005C1C) Correct transfer for  reception </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_EP7R ) </loc>
//      <o.15..15> CTR_RX
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: USB_USB_EP7R  ----------------------------------
// SVD Line: 17513

//  <rtree> SFDITEM_REG__USB_USB_EP7R
//    <name> USB_EP7R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005C1C) endpoint 7 register </i>
//    <loc> ( (unsigned int)((USB_USB_EP7R >> 0) & 0xFFFFFFFF), ((USB_USB_EP7R = (USB_USB_EP7R & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_USB_EP7R_EA </item>
//    <item> SFDITEM_FIELD__USB_USB_EP7R_STAT_TX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP7R_DTOG_TX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP7R_CTR_TX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP7R_EP_KIND </item>
//    <item> SFDITEM_FIELD__USB_USB_EP7R_EP_TYPE </item>
//    <item> SFDITEM_FIELD__USB_USB_EP7R_SETUP </item>
//    <item> SFDITEM_FIELD__USB_USB_EP7R_STAT_RX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP7R_DTOG_RX </item>
//    <item> SFDITEM_FIELD__USB_USB_EP7R_CTR_RX </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USB_USB_CNTR  ------------------------------
// SVD Line: 17591

unsigned int USB_USB_CNTR __AT (0x40005C40);



// ------------------------------  Field Item: USB_USB_CNTR_FRES  ---------------------------------
// SVD Line: 17600

//  <item> SFDITEM_FIELD__USB_USB_CNTR_FRES
//    <name> FRES </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005C40) Force USB Reset </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_CNTR ) </loc>
//      <o.0..0> FRES
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_USB_CNTR_PDWN  ---------------------------------
// SVD Line: 17606

//  <item> SFDITEM_FIELD__USB_USB_CNTR_PDWN
//    <name> PDWN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40005C40) Power down </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_CNTR ) </loc>
//      <o.1..1> PDWN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USB_USB_CNTR_LPMODE  --------------------------------
// SVD Line: 17612

//  <item> SFDITEM_FIELD__USB_USB_CNTR_LPMODE
//    <name> LPMODE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40005C40) Low-power mode </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_CNTR ) </loc>
//      <o.2..2> LPMODE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USB_USB_CNTR_FSUSP  ---------------------------------
// SVD Line: 17618

//  <item> SFDITEM_FIELD__USB_USB_CNTR_FSUSP
//    <name> FSUSP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40005C40) Force suspend </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_CNTR ) </loc>
//      <o.3..3> FSUSP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USB_USB_CNTR_RESUME  --------------------------------
// SVD Line: 17624

//  <item> SFDITEM_FIELD__USB_USB_CNTR_RESUME
//    <name> RESUME </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40005C40) Resume request </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_CNTR ) </loc>
//      <o.4..4> RESUME
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USB_USB_CNTR_ESOFM  ---------------------------------
// SVD Line: 17630

//  <item> SFDITEM_FIELD__USB_USB_CNTR_ESOFM
//    <name> ESOFM </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005C40) Expected start of frame interrupt  mask </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_CNTR ) </loc>
//      <o.8..8> ESOFM
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_USB_CNTR_SOFM  ---------------------------------
// SVD Line: 17637

//  <item> SFDITEM_FIELD__USB_USB_CNTR_SOFM
//    <name> SOFM </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005C40) Start of frame interrupt  mask </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_CNTR ) </loc>
//      <o.9..9> SOFM
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USB_USB_CNTR_RESETM  --------------------------------
// SVD Line: 17644

//  <item> SFDITEM_FIELD__USB_USB_CNTR_RESETM
//    <name> RESETM </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005C40) USB reset interrupt mask </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_CNTR ) </loc>
//      <o.10..10> RESETM
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USB_USB_CNTR_SUSPM  ---------------------------------
// SVD Line: 17650

//  <item> SFDITEM_FIELD__USB_USB_CNTR_SUSPM
//    <name> SUSPM </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005C40) Suspend mode interrupt  mask </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_CNTR ) </loc>
//      <o.11..11> SUSPM
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USB_USB_CNTR_WKUPM  ---------------------------------
// SVD Line: 17657

//  <item> SFDITEM_FIELD__USB_USB_CNTR_WKUPM
//    <name> WKUPM </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005C40) Wakeup interrupt mask </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_CNTR ) </loc>
//      <o.12..12> WKUPM
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_USB_CNTR_ERRM  ---------------------------------
// SVD Line: 17663

//  <item> SFDITEM_FIELD__USB_USB_CNTR_ERRM
//    <name> ERRM </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40005C40) Error interrupt mask </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_CNTR ) </loc>
//      <o.13..13> ERRM
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USB_USB_CNTR_PMAOVRM  --------------------------------
// SVD Line: 17669

//  <item> SFDITEM_FIELD__USB_USB_CNTR_PMAOVRM
//    <name> PMAOVRM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005C40) Packet memory area over / underrun  interrupt mask </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_CNTR ) </loc>
//      <o.14..14> PMAOVRM
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_USB_CNTR_CTRM  ---------------------------------
// SVD Line: 17676

//  <item> SFDITEM_FIELD__USB_USB_CNTR_CTRM
//    <name> CTRM </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005C40) Correct transfer interrupt  mask </i>
//    <check> 
//      <loc> ( (unsigned int) USB_USB_CNTR ) </loc>
//      <o.15..15> CTRM
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: USB_USB_CNTR  ----------------------------------
// SVD Line: 17591

//  <rtree> SFDITEM_REG__USB_USB_CNTR
//    <name> USB_CNTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005C40) control register </i>
//    <loc> ( (unsigned int)((USB_USB_CNTR >> 0) & 0xFFFFFFFF), ((USB_USB_CNTR = (USB_USB_CNTR & ~(0xFF1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_USB_CNTR_FRES </item>
//    <item> SFDITEM_FIELD__USB_USB_CNTR_PDWN </item>
//    <item> SFDITEM_FIELD__USB_USB_CNTR_LPMODE </item>
//    <item> SFDITEM_FIELD__USB_USB_CNTR_FSUSP </item>
//    <item> SFDITEM_FIELD__USB_USB_CNTR_RESUME </item>
//    <item> SFDITEM_FIELD__USB_USB_CNTR_ESOFM </item>
//    <item> SFDITEM_FIELD__USB_USB_CNTR_SOFM </item>
//    <item> SFDITEM_FIELD__USB_USB_CNTR_RESETM </item>
//    <item> SFDITEM_FIELD__USB_USB_CNTR_SUSPM </item>
//    <item> SFDITEM_FIELD__USB_USB_CNTR_WKUPM </item>
//    <item> SFDITEM_FIELD__USB_USB_CNTR_ERRM </item>
//    <item> SFDITEM_FIELD__USB_USB_CNTR_PMAOVRM </item>
//    <item> SFDITEM_FIELD__USB_USB_CNTR_CTRM </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: USB_ISTR  --------------------------------
// SVD Line: 17685

unsigned int USB_ISTR __AT (0x40005C44);



// -------------------------------  Field Item: USB_ISTR_EP_ID  -----------------------------------
// SVD Line: 17694

//  <item> SFDITEM_FIELD__USB_ISTR_EP_ID
//    <name> EP_ID </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40005C44) Endpoint Identifier </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_ISTR >> 0) & 0xF), ((USB_ISTR = (USB_ISTR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: USB_ISTR_DIR  ------------------------------------
// SVD Line: 17700

//  <item> SFDITEM_FIELD__USB_ISTR_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40005C44) Direction of transaction </i>
//    <check> 
//      <loc> ( (unsigned int) USB_ISTR ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USB_ISTR_ESOF  -----------------------------------
// SVD Line: 17706

//  <item> SFDITEM_FIELD__USB_ISTR_ESOF
//    <name> ESOF </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005C44) Expected start frame </i>
//    <check> 
//      <loc> ( (unsigned int) USB_ISTR ) </loc>
//      <o.8..8> ESOF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USB_ISTR_SOF  ------------------------------------
// SVD Line: 17712

//  <item> SFDITEM_FIELD__USB_ISTR_SOF
//    <name> SOF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005C44) start of frame </i>
//    <check> 
//      <loc> ( (unsigned int) USB_ISTR ) </loc>
//      <o.9..9> SOF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USB_ISTR_RESET  -----------------------------------
// SVD Line: 17718

//  <item> SFDITEM_FIELD__USB_ISTR_RESET
//    <name> RESET </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005C44) reset request </i>
//    <check> 
//      <loc> ( (unsigned int) USB_ISTR ) </loc>
//      <o.10..10> RESET
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USB_ISTR_SUSP  -----------------------------------
// SVD Line: 17724

//  <item> SFDITEM_FIELD__USB_ISTR_SUSP
//    <name> SUSP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005C44) Suspend mode request </i>
//    <check> 
//      <loc> ( (unsigned int) USB_ISTR ) </loc>
//      <o.11..11> SUSP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USB_ISTR_WKUP  -----------------------------------
// SVD Line: 17730

//  <item> SFDITEM_FIELD__USB_ISTR_WKUP
//    <name> WKUP </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005C44) Wakeup </i>
//    <check> 
//      <loc> ( (unsigned int) USB_ISTR ) </loc>
//      <o.12..12> WKUP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USB_ISTR_ERR  ------------------------------------
// SVD Line: 17736

//  <item> SFDITEM_FIELD__USB_ISTR_ERR
//    <name> ERR </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40005C44) Error </i>
//    <check> 
//      <loc> ( (unsigned int) USB_ISTR ) </loc>
//      <o.13..13> ERR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USB_ISTR_PMAOVR  ----------------------------------
// SVD Line: 17742

//  <item> SFDITEM_FIELD__USB_ISTR_PMAOVR
//    <name> PMAOVR </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005C44) Packet memory area over /  underrun </i>
//    <check> 
//      <loc> ( (unsigned int) USB_ISTR ) </loc>
//      <o.14..14> PMAOVR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USB_ISTR_CTR  ------------------------------------
// SVD Line: 17749

//  <item> SFDITEM_FIELD__USB_ISTR_CTR
//    <name> CTR </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005C44) Correct transfer </i>
//    <check> 
//      <loc> ( (unsigned int) USB_ISTR ) </loc>
//      <o.15..15> CTR
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: USB_ISTR  ------------------------------------
// SVD Line: 17685

//  <rtree> SFDITEM_REG__USB_ISTR
//    <name> ISTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005C44) interrupt status register </i>
//    <loc> ( (unsigned int)((USB_ISTR >> 0) & 0xFFFFFFFF), ((USB_ISTR = (USB_ISTR & ~(0xFF1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_ISTR_EP_ID </item>
//    <item> SFDITEM_FIELD__USB_ISTR_DIR </item>
//    <item> SFDITEM_FIELD__USB_ISTR_ESOF </item>
//    <item> SFDITEM_FIELD__USB_ISTR_SOF </item>
//    <item> SFDITEM_FIELD__USB_ISTR_RESET </item>
//    <item> SFDITEM_FIELD__USB_ISTR_SUSP </item>
//    <item> SFDITEM_FIELD__USB_ISTR_WKUP </item>
//    <item> SFDITEM_FIELD__USB_ISTR_ERR </item>
//    <item> SFDITEM_FIELD__USB_ISTR_PMAOVR </item>
//    <item> SFDITEM_FIELD__USB_ISTR_CTR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: USB_FNR  ---------------------------------
// SVD Line: 17757

unsigned int USB_FNR __AT (0x40005C48);



// ---------------------------------  Field Item: USB_FNR_FN  -------------------------------------
// SVD Line: 17766

//  <item> SFDITEM_FIELD__USB_FNR_FN
//    <name> FN </name>
//    <r> 
//    <i> [Bits 10..0] RO (@ 0x40005C48) Frame number </i>
//    <edit> 
//      <loc> ( (unsigned short)((USB_FNR >> 0) & 0x7FF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: USB_FNR_LSOF  ------------------------------------
// SVD Line: 17772

//  <item> SFDITEM_FIELD__USB_FNR_LSOF
//    <name> LSOF </name>
//    <r> 
//    <i> [Bits 12..11] RO (@ 0x40005C48) Lost SOF </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_FNR >> 11) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: USB_FNR_LCK  ------------------------------------
// SVD Line: 17778

//  <item> SFDITEM_FIELD__USB_FNR_LCK
//    <name> LCK </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40005C48) Locked </i>
//    <check> 
//      <loc> ( (unsigned int) USB_FNR ) </loc>
//      <o.13..13> LCK
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USB_FNR_RXDM  ------------------------------------
// SVD Line: 17784

//  <item> SFDITEM_FIELD__USB_FNR_RXDM
//    <name> RXDM </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40005C48) Receive data - line status </i>
//    <check> 
//      <loc> ( (unsigned int) USB_FNR ) </loc>
//      <o.14..14> RXDM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USB_FNR_RXDP  ------------------------------------
// SVD Line: 17790

//  <item> SFDITEM_FIELD__USB_FNR_RXDP
//    <name> RXDP </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40005C48) Receive data + line status </i>
//    <check> 
//      <loc> ( (unsigned int) USB_FNR ) </loc>
//      <o.15..15> RXDP
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: USB_FNR  ------------------------------------
// SVD Line: 17757

//  <rtree> SFDITEM_REG__USB_FNR
//    <name> FNR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40005C48) frame number register </i>
//    <loc> ( (unsigned int)((USB_FNR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__USB_FNR_FN </item>
//    <item> SFDITEM_FIELD__USB_FNR_LSOF </item>
//    <item> SFDITEM_FIELD__USB_FNR_LCK </item>
//    <item> SFDITEM_FIELD__USB_FNR_RXDM </item>
//    <item> SFDITEM_FIELD__USB_FNR_RXDP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USB_DADDR  --------------------------------
// SVD Line: 17798

unsigned int USB_DADDR __AT (0x40005C4C);



// --------------------------------  Field Item: USB_DADDR_ADD  -----------------------------------
// SVD Line: 17807

//  <item> SFDITEM_FIELD__USB_DADDR_ADD
//    <name> ADD </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40005C4C) Device address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_DADDR >> 0) & 0x7F), ((USB_DADDR = (USB_DADDR & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: USB_DADDR_EF  ------------------------------------
// SVD Line: 17813

//  <item> SFDITEM_FIELD__USB_DADDR_EF
//    <name> EF </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005C4C) Enable function </i>
//    <check> 
//      <loc> ( (unsigned int) USB_DADDR ) </loc>
//      <o.7..7> EF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: USB_DADDR  -----------------------------------
// SVD Line: 17798

//  <rtree> SFDITEM_REG__USB_DADDR
//    <name> DADDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005C4C) device address </i>
//    <loc> ( (unsigned int)((USB_DADDR >> 0) & 0xFFFFFFFF), ((USB_DADDR = (USB_DADDR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_DADDR_ADD </item>
//    <item> SFDITEM_FIELD__USB_DADDR_EF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USB_BTABLE  -------------------------------
// SVD Line: 17821

unsigned int USB_BTABLE __AT (0x40005C50);



// ------------------------------  Field Item: USB_BTABLE_BTABLE  ---------------------------------
// SVD Line: 17830

//  <item> SFDITEM_FIELD__USB_BTABLE_BTABLE
//    <name> BTABLE </name>
//    <rw> 
//    <i> [Bits 15..3] RW (@ 0x40005C50) Buffer table </i>
//    <edit> 
//      <loc> ( (unsigned short)((USB_BTABLE >> 3) & 0x1FFF), ((USB_BTABLE = (USB_BTABLE & ~(0x1FFFUL << 3 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FFF) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USB_BTABLE  -----------------------------------
// SVD Line: 17821

//  <rtree> SFDITEM_REG__USB_BTABLE
//    <name> BTABLE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005C50) Buffer table address </i>
//    <loc> ( (unsigned int)((USB_BTABLE >> 0) & 0xFFFFFFFF), ((USB_BTABLE = (USB_BTABLE & ~(0xFFF8UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF8) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_BTABLE_BTABLE </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: USB  --------------------------------------
// SVD Line: 16955

//  <view> USB
//    <name> USB </name>
//    <item> SFDITEM_REG__USB_USB_EP0R </item>
//    <item> SFDITEM_REG__USB_USB_EP1R </item>
//    <item> SFDITEM_REG__USB_USB_EP2R </item>
//    <item> SFDITEM_REG__USB_USB_EP3R </item>
//    <item> SFDITEM_REG__USB_USB_EP4R </item>
//    <item> SFDITEM_REG__USB_USB_EP5R </item>
//    <item> SFDITEM_REG__USB_USB_EP6R </item>
//    <item> SFDITEM_REG__USB_USB_EP7R </item>
//    <item> SFDITEM_REG__USB_USB_CNTR </item>
//    <item> SFDITEM_REG__USB_ISTR </item>
//    <item> SFDITEM_REG__USB_FNR </item>
//    <item> SFDITEM_REG__USB_DADDR </item>
//    <item> SFDITEM_REG__USB_BTABLE </item>
//  </view>
//  


// ------------------------  Register Item Address: USB_SRAM_USB_EP0R  ----------------------------
// SVD Line: 16967

unsigned int USB_SRAM_USB_EP0R __AT (0x40006000);



// ----------------------------  Field Item: USB_SRAM_USB_EP0R_EA  --------------------------------
// SVD Line: 16976

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP0R_EA
//    <name> EA </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40006000) Endpoint address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_USB_EP0R >> 0) & 0xF), ((USB_SRAM_USB_EP0R = (USB_SRAM_USB_EP0R & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP0R_STAT_TX  -----------------------------
// SVD Line: 16982

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP0R_STAT_TX
//    <name> STAT_TX </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40006000) Status bits, for transmission  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_USB_EP0R >> 4) & 0x3), ((USB_SRAM_USB_EP0R = (USB_SRAM_USB_EP0R & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP0R_DTOG_TX  -----------------------------
// SVD Line: 16989

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP0R_DTOG_TX
//    <name> DTOG_TX </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40006000) Data Toggle, for transmission  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP0R ) </loc>
//      <o.6..6> DTOG_TX
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP0R_CTR_TX  ------------------------------
// SVD Line: 16996

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP0R_CTR_TX
//    <name> CTR_TX </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40006000) Correct Transfer for  transmission </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP0R ) </loc>
//      <o.7..7> CTR_TX
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP0R_EP_KIND  -----------------------------
// SVD Line: 17003

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP0R_EP_KIND
//    <name> EP_KIND </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006000) Endpoint kind </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP0R ) </loc>
//      <o.8..8> EP_KIND
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP0R_EP_TYPE  -----------------------------
// SVD Line: 17009

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP0R_EP_TYPE
//    <name> EP_TYPE </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x40006000) Endpoint type </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_USB_EP0R >> 9) & 0x3), ((USB_SRAM_USB_EP0R = (USB_SRAM_USB_EP0R & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: USB_SRAM_USB_EP0R_SETUP  ------------------------------
// SVD Line: 17015

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP0R_SETUP
//    <name> SETUP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40006000) Setup transaction  completed </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP0R ) </loc>
//      <o.11..11> SETUP
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP0R_STAT_RX  -----------------------------
// SVD Line: 17022

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP0R_STAT_RX
//    <name> STAT_RX </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40006000) Status bits, for reception  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_USB_EP0R >> 12) & 0x3), ((USB_SRAM_USB_EP0R = (USB_SRAM_USB_EP0R & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP0R_DTOG_RX  -----------------------------
// SVD Line: 17029

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP0R_DTOG_RX
//    <name> DTOG_RX </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40006000) Data Toggle, for reception  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP0R ) </loc>
//      <o.14..14> DTOG_RX
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP0R_CTR_RX  ------------------------------
// SVD Line: 17036

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP0R_CTR_RX
//    <name> CTR_RX </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40006000) Correct transfer for  reception </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP0R ) </loc>
//      <o.15..15> CTR_RX
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: USB_SRAM_USB_EP0R  -------------------------------
// SVD Line: 16967

//  <rtree> SFDITEM_REG__USB_SRAM_USB_EP0R
//    <name> USB_EP0R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006000) endpoint 0 register </i>
//    <loc> ( (unsigned int)((USB_SRAM_USB_EP0R >> 0) & 0xFFFFFFFF), ((USB_SRAM_USB_EP0R = (USB_SRAM_USB_EP0R & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP0R_EA </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP0R_STAT_TX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP0R_DTOG_TX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP0R_CTR_TX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP0R_EP_KIND </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP0R_EP_TYPE </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP0R_SETUP </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP0R_STAT_RX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP0R_DTOG_RX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP0R_CTR_RX </item>
//  </rtree>
//  


// ------------------------  Register Item Address: USB_SRAM_USB_EP1R  ----------------------------
// SVD Line: 17045

unsigned int USB_SRAM_USB_EP1R __AT (0x40006004);



// ----------------------------  Field Item: USB_SRAM_USB_EP1R_EA  --------------------------------
// SVD Line: 17054

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP1R_EA
//    <name> EA </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40006004) Endpoint address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_USB_EP1R >> 0) & 0xF), ((USB_SRAM_USB_EP1R = (USB_SRAM_USB_EP1R & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP1R_STAT_TX  -----------------------------
// SVD Line: 17060

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP1R_STAT_TX
//    <name> STAT_TX </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40006004) Status bits, for transmission  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_USB_EP1R >> 4) & 0x3), ((USB_SRAM_USB_EP1R = (USB_SRAM_USB_EP1R & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP1R_DTOG_TX  -----------------------------
// SVD Line: 17067

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP1R_DTOG_TX
//    <name> DTOG_TX </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40006004) Data Toggle, for transmission  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP1R ) </loc>
//      <o.6..6> DTOG_TX
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP1R_CTR_TX  ------------------------------
// SVD Line: 17074

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP1R_CTR_TX
//    <name> CTR_TX </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40006004) Correct Transfer for  transmission </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP1R ) </loc>
//      <o.7..7> CTR_TX
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP1R_EP_KIND  -----------------------------
// SVD Line: 17081

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP1R_EP_KIND
//    <name> EP_KIND </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006004) Endpoint kind </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP1R ) </loc>
//      <o.8..8> EP_KIND
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP1R_EP_TYPE  -----------------------------
// SVD Line: 17087

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP1R_EP_TYPE
//    <name> EP_TYPE </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x40006004) Endpoint type </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_USB_EP1R >> 9) & 0x3), ((USB_SRAM_USB_EP1R = (USB_SRAM_USB_EP1R & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: USB_SRAM_USB_EP1R_SETUP  ------------------------------
// SVD Line: 17093

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP1R_SETUP
//    <name> SETUP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40006004) Setup transaction  completed </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP1R ) </loc>
//      <o.11..11> SETUP
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP1R_STAT_RX  -----------------------------
// SVD Line: 17100

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP1R_STAT_RX
//    <name> STAT_RX </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40006004) Status bits, for reception  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_USB_EP1R >> 12) & 0x3), ((USB_SRAM_USB_EP1R = (USB_SRAM_USB_EP1R & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP1R_DTOG_RX  -----------------------------
// SVD Line: 17107

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP1R_DTOG_RX
//    <name> DTOG_RX </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40006004) Data Toggle, for reception  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP1R ) </loc>
//      <o.14..14> DTOG_RX
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP1R_CTR_RX  ------------------------------
// SVD Line: 17114

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP1R_CTR_RX
//    <name> CTR_RX </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40006004) Correct transfer for  reception </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP1R ) </loc>
//      <o.15..15> CTR_RX
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: USB_SRAM_USB_EP1R  -------------------------------
// SVD Line: 17045

//  <rtree> SFDITEM_REG__USB_SRAM_USB_EP1R
//    <name> USB_EP1R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006004) endpoint 1 register </i>
//    <loc> ( (unsigned int)((USB_SRAM_USB_EP1R >> 0) & 0xFFFFFFFF), ((USB_SRAM_USB_EP1R = (USB_SRAM_USB_EP1R & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP1R_EA </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP1R_STAT_TX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP1R_DTOG_TX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP1R_CTR_TX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP1R_EP_KIND </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP1R_EP_TYPE </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP1R_SETUP </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP1R_STAT_RX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP1R_DTOG_RX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP1R_CTR_RX </item>
//  </rtree>
//  


// ------------------------  Register Item Address: USB_SRAM_USB_EP2R  ----------------------------
// SVD Line: 17123

unsigned int USB_SRAM_USB_EP2R __AT (0x40006008);



// ----------------------------  Field Item: USB_SRAM_USB_EP2R_EA  --------------------------------
// SVD Line: 17132

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP2R_EA
//    <name> EA </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40006008) Endpoint address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_USB_EP2R >> 0) & 0xF), ((USB_SRAM_USB_EP2R = (USB_SRAM_USB_EP2R & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP2R_STAT_TX  -----------------------------
// SVD Line: 17138

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP2R_STAT_TX
//    <name> STAT_TX </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40006008) Status bits, for transmission  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_USB_EP2R >> 4) & 0x3), ((USB_SRAM_USB_EP2R = (USB_SRAM_USB_EP2R & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP2R_DTOG_TX  -----------------------------
// SVD Line: 17145

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP2R_DTOG_TX
//    <name> DTOG_TX </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40006008) Data Toggle, for transmission  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP2R ) </loc>
//      <o.6..6> DTOG_TX
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP2R_CTR_TX  ------------------------------
// SVD Line: 17152

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP2R_CTR_TX
//    <name> CTR_TX </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40006008) Correct Transfer for  transmission </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP2R ) </loc>
//      <o.7..7> CTR_TX
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP2R_EP_KIND  -----------------------------
// SVD Line: 17159

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP2R_EP_KIND
//    <name> EP_KIND </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006008) Endpoint kind </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP2R ) </loc>
//      <o.8..8> EP_KIND
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP2R_EP_TYPE  -----------------------------
// SVD Line: 17165

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP2R_EP_TYPE
//    <name> EP_TYPE </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x40006008) Endpoint type </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_USB_EP2R >> 9) & 0x3), ((USB_SRAM_USB_EP2R = (USB_SRAM_USB_EP2R & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: USB_SRAM_USB_EP2R_SETUP  ------------------------------
// SVD Line: 17171

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP2R_SETUP
//    <name> SETUP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40006008) Setup transaction  completed </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP2R ) </loc>
//      <o.11..11> SETUP
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP2R_STAT_RX  -----------------------------
// SVD Line: 17178

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP2R_STAT_RX
//    <name> STAT_RX </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40006008) Status bits, for reception  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_USB_EP2R >> 12) & 0x3), ((USB_SRAM_USB_EP2R = (USB_SRAM_USB_EP2R & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP2R_DTOG_RX  -----------------------------
// SVD Line: 17185

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP2R_DTOG_RX
//    <name> DTOG_RX </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40006008) Data Toggle, for reception  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP2R ) </loc>
//      <o.14..14> DTOG_RX
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP2R_CTR_RX  ------------------------------
// SVD Line: 17192

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP2R_CTR_RX
//    <name> CTR_RX </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40006008) Correct transfer for  reception </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP2R ) </loc>
//      <o.15..15> CTR_RX
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: USB_SRAM_USB_EP2R  -------------------------------
// SVD Line: 17123

//  <rtree> SFDITEM_REG__USB_SRAM_USB_EP2R
//    <name> USB_EP2R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006008) endpoint 2 register </i>
//    <loc> ( (unsigned int)((USB_SRAM_USB_EP2R >> 0) & 0xFFFFFFFF), ((USB_SRAM_USB_EP2R = (USB_SRAM_USB_EP2R & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP2R_EA </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP2R_STAT_TX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP2R_DTOG_TX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP2R_CTR_TX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP2R_EP_KIND </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP2R_EP_TYPE </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP2R_SETUP </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP2R_STAT_RX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP2R_DTOG_RX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP2R_CTR_RX </item>
//  </rtree>
//  


// ------------------------  Register Item Address: USB_SRAM_USB_EP3R  ----------------------------
// SVD Line: 17201

unsigned int USB_SRAM_USB_EP3R __AT (0x4000600C);



// ----------------------------  Field Item: USB_SRAM_USB_EP3R_EA  --------------------------------
// SVD Line: 17210

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP3R_EA
//    <name> EA </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4000600C) Endpoint address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_USB_EP3R >> 0) & 0xF), ((USB_SRAM_USB_EP3R = (USB_SRAM_USB_EP3R & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP3R_STAT_TX  -----------------------------
// SVD Line: 17216

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP3R_STAT_TX
//    <name> STAT_TX </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4000600C) Status bits, for transmission  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_USB_EP3R >> 4) & 0x3), ((USB_SRAM_USB_EP3R = (USB_SRAM_USB_EP3R & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP3R_DTOG_TX  -----------------------------
// SVD Line: 17223

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP3R_DTOG_TX
//    <name> DTOG_TX </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000600C) Data Toggle, for transmission  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP3R ) </loc>
//      <o.6..6> DTOG_TX
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP3R_CTR_TX  ------------------------------
// SVD Line: 17230

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP3R_CTR_TX
//    <name> CTR_TX </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000600C) Correct Transfer for  transmission </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP3R ) </loc>
//      <o.7..7> CTR_TX
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP3R_EP_KIND  -----------------------------
// SVD Line: 17237

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP3R_EP_KIND
//    <name> EP_KIND </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000600C) Endpoint kind </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP3R ) </loc>
//      <o.8..8> EP_KIND
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP3R_EP_TYPE  -----------------------------
// SVD Line: 17243

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP3R_EP_TYPE
//    <name> EP_TYPE </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x4000600C) Endpoint type </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_USB_EP3R >> 9) & 0x3), ((USB_SRAM_USB_EP3R = (USB_SRAM_USB_EP3R & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: USB_SRAM_USB_EP3R_SETUP  ------------------------------
// SVD Line: 17249

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP3R_SETUP
//    <name> SETUP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000600C) Setup transaction  completed </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP3R ) </loc>
//      <o.11..11> SETUP
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP3R_STAT_RX  -----------------------------
// SVD Line: 17256

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP3R_STAT_RX
//    <name> STAT_RX </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4000600C) Status bits, for reception  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_USB_EP3R >> 12) & 0x3), ((USB_SRAM_USB_EP3R = (USB_SRAM_USB_EP3R & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP3R_DTOG_RX  -----------------------------
// SVD Line: 17263

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP3R_DTOG_RX
//    <name> DTOG_RX </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000600C) Data Toggle, for reception  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP3R ) </loc>
//      <o.14..14> DTOG_RX
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP3R_CTR_RX  ------------------------------
// SVD Line: 17270

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP3R_CTR_RX
//    <name> CTR_RX </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000600C) Correct transfer for  reception </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP3R ) </loc>
//      <o.15..15> CTR_RX
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: USB_SRAM_USB_EP3R  -------------------------------
// SVD Line: 17201

//  <rtree> SFDITEM_REG__USB_SRAM_USB_EP3R
//    <name> USB_EP3R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000600C) endpoint 3 register </i>
//    <loc> ( (unsigned int)((USB_SRAM_USB_EP3R >> 0) & 0xFFFFFFFF), ((USB_SRAM_USB_EP3R = (USB_SRAM_USB_EP3R & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP3R_EA </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP3R_STAT_TX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP3R_DTOG_TX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP3R_CTR_TX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP3R_EP_KIND </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP3R_EP_TYPE </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP3R_SETUP </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP3R_STAT_RX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP3R_DTOG_RX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP3R_CTR_RX </item>
//  </rtree>
//  


// ------------------------  Register Item Address: USB_SRAM_USB_EP4R  ----------------------------
// SVD Line: 17279

unsigned int USB_SRAM_USB_EP4R __AT (0x40006010);



// ----------------------------  Field Item: USB_SRAM_USB_EP4R_EA  --------------------------------
// SVD Line: 17288

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP4R_EA
//    <name> EA </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40006010) Endpoint address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_USB_EP4R >> 0) & 0xF), ((USB_SRAM_USB_EP4R = (USB_SRAM_USB_EP4R & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP4R_STAT_TX  -----------------------------
// SVD Line: 17294

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP4R_STAT_TX
//    <name> STAT_TX </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40006010) Status bits, for transmission  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_USB_EP4R >> 4) & 0x3), ((USB_SRAM_USB_EP4R = (USB_SRAM_USB_EP4R & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP4R_DTOG_TX  -----------------------------
// SVD Line: 17301

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP4R_DTOG_TX
//    <name> DTOG_TX </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40006010) Data Toggle, for transmission  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP4R ) </loc>
//      <o.6..6> DTOG_TX
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP4R_CTR_TX  ------------------------------
// SVD Line: 17308

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP4R_CTR_TX
//    <name> CTR_TX </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40006010) Correct Transfer for  transmission </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP4R ) </loc>
//      <o.7..7> CTR_TX
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP4R_EP_KIND  -----------------------------
// SVD Line: 17315

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP4R_EP_KIND
//    <name> EP_KIND </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006010) Endpoint kind </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP4R ) </loc>
//      <o.8..8> EP_KIND
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP4R_EP_TYPE  -----------------------------
// SVD Line: 17321

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP4R_EP_TYPE
//    <name> EP_TYPE </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x40006010) Endpoint type </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_USB_EP4R >> 9) & 0x3), ((USB_SRAM_USB_EP4R = (USB_SRAM_USB_EP4R & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: USB_SRAM_USB_EP4R_SETUP  ------------------------------
// SVD Line: 17327

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP4R_SETUP
//    <name> SETUP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40006010) Setup transaction  completed </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP4R ) </loc>
//      <o.11..11> SETUP
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP4R_STAT_RX  -----------------------------
// SVD Line: 17334

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP4R_STAT_RX
//    <name> STAT_RX </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40006010) Status bits, for reception  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_USB_EP4R >> 12) & 0x3), ((USB_SRAM_USB_EP4R = (USB_SRAM_USB_EP4R & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP4R_DTOG_RX  -----------------------------
// SVD Line: 17341

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP4R_DTOG_RX
//    <name> DTOG_RX </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40006010) Data Toggle, for reception  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP4R ) </loc>
//      <o.14..14> DTOG_RX
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP4R_CTR_RX  ------------------------------
// SVD Line: 17348

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP4R_CTR_RX
//    <name> CTR_RX </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40006010) Correct transfer for  reception </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP4R ) </loc>
//      <o.15..15> CTR_RX
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: USB_SRAM_USB_EP4R  -------------------------------
// SVD Line: 17279

//  <rtree> SFDITEM_REG__USB_SRAM_USB_EP4R
//    <name> USB_EP4R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006010) endpoint 4 register </i>
//    <loc> ( (unsigned int)((USB_SRAM_USB_EP4R >> 0) & 0xFFFFFFFF), ((USB_SRAM_USB_EP4R = (USB_SRAM_USB_EP4R & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP4R_EA </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP4R_STAT_TX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP4R_DTOG_TX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP4R_CTR_TX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP4R_EP_KIND </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP4R_EP_TYPE </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP4R_SETUP </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP4R_STAT_RX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP4R_DTOG_RX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP4R_CTR_RX </item>
//  </rtree>
//  


// ------------------------  Register Item Address: USB_SRAM_USB_EP5R  ----------------------------
// SVD Line: 17357

unsigned int USB_SRAM_USB_EP5R __AT (0x40006014);



// ----------------------------  Field Item: USB_SRAM_USB_EP5R_EA  --------------------------------
// SVD Line: 17366

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP5R_EA
//    <name> EA </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40006014) Endpoint address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_USB_EP5R >> 0) & 0xF), ((USB_SRAM_USB_EP5R = (USB_SRAM_USB_EP5R & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP5R_STAT_TX  -----------------------------
// SVD Line: 17372

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP5R_STAT_TX
//    <name> STAT_TX </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40006014) Status bits, for transmission  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_USB_EP5R >> 4) & 0x3), ((USB_SRAM_USB_EP5R = (USB_SRAM_USB_EP5R & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP5R_DTOG_TX  -----------------------------
// SVD Line: 17379

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP5R_DTOG_TX
//    <name> DTOG_TX </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40006014) Data Toggle, for transmission  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP5R ) </loc>
//      <o.6..6> DTOG_TX
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP5R_CTR_TX  ------------------------------
// SVD Line: 17386

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP5R_CTR_TX
//    <name> CTR_TX </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40006014) Correct Transfer for  transmission </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP5R ) </loc>
//      <o.7..7> CTR_TX
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP5R_EP_KIND  -----------------------------
// SVD Line: 17393

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP5R_EP_KIND
//    <name> EP_KIND </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006014) Endpoint kind </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP5R ) </loc>
//      <o.8..8> EP_KIND
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP5R_EP_TYPE  -----------------------------
// SVD Line: 17399

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP5R_EP_TYPE
//    <name> EP_TYPE </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x40006014) Endpoint type </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_USB_EP5R >> 9) & 0x3), ((USB_SRAM_USB_EP5R = (USB_SRAM_USB_EP5R & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: USB_SRAM_USB_EP5R_SETUP  ------------------------------
// SVD Line: 17405

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP5R_SETUP
//    <name> SETUP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40006014) Setup transaction  completed </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP5R ) </loc>
//      <o.11..11> SETUP
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP5R_STAT_RX  -----------------------------
// SVD Line: 17412

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP5R_STAT_RX
//    <name> STAT_RX </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40006014) Status bits, for reception  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_USB_EP5R >> 12) & 0x3), ((USB_SRAM_USB_EP5R = (USB_SRAM_USB_EP5R & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP5R_DTOG_RX  -----------------------------
// SVD Line: 17419

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP5R_DTOG_RX
//    <name> DTOG_RX </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40006014) Data Toggle, for reception  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP5R ) </loc>
//      <o.14..14> DTOG_RX
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP5R_CTR_RX  ------------------------------
// SVD Line: 17426

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP5R_CTR_RX
//    <name> CTR_RX </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40006014) Correct transfer for  reception </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP5R ) </loc>
//      <o.15..15> CTR_RX
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: USB_SRAM_USB_EP5R  -------------------------------
// SVD Line: 17357

//  <rtree> SFDITEM_REG__USB_SRAM_USB_EP5R
//    <name> USB_EP5R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006014) endpoint 5 register </i>
//    <loc> ( (unsigned int)((USB_SRAM_USB_EP5R >> 0) & 0xFFFFFFFF), ((USB_SRAM_USB_EP5R = (USB_SRAM_USB_EP5R & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP5R_EA </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP5R_STAT_TX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP5R_DTOG_TX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP5R_CTR_TX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP5R_EP_KIND </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP5R_EP_TYPE </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP5R_SETUP </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP5R_STAT_RX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP5R_DTOG_RX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP5R_CTR_RX </item>
//  </rtree>
//  


// ------------------------  Register Item Address: USB_SRAM_USB_EP6R  ----------------------------
// SVD Line: 17435

unsigned int USB_SRAM_USB_EP6R __AT (0x40006018);



// ----------------------------  Field Item: USB_SRAM_USB_EP6R_EA  --------------------------------
// SVD Line: 17444

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP6R_EA
//    <name> EA </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40006018) Endpoint address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_USB_EP6R >> 0) & 0xF), ((USB_SRAM_USB_EP6R = (USB_SRAM_USB_EP6R & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP6R_STAT_TX  -----------------------------
// SVD Line: 17450

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP6R_STAT_TX
//    <name> STAT_TX </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40006018) Status bits, for transmission  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_USB_EP6R >> 4) & 0x3), ((USB_SRAM_USB_EP6R = (USB_SRAM_USB_EP6R & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP6R_DTOG_TX  -----------------------------
// SVD Line: 17457

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP6R_DTOG_TX
//    <name> DTOG_TX </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40006018) Data Toggle, for transmission  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP6R ) </loc>
//      <o.6..6> DTOG_TX
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP6R_CTR_TX  ------------------------------
// SVD Line: 17464

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP6R_CTR_TX
//    <name> CTR_TX </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40006018) Correct Transfer for  transmission </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP6R ) </loc>
//      <o.7..7> CTR_TX
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP6R_EP_KIND  -----------------------------
// SVD Line: 17471

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP6R_EP_KIND
//    <name> EP_KIND </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006018) Endpoint kind </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP6R ) </loc>
//      <o.8..8> EP_KIND
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP6R_EP_TYPE  -----------------------------
// SVD Line: 17477

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP6R_EP_TYPE
//    <name> EP_TYPE </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x40006018) Endpoint type </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_USB_EP6R >> 9) & 0x3), ((USB_SRAM_USB_EP6R = (USB_SRAM_USB_EP6R & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: USB_SRAM_USB_EP6R_SETUP  ------------------------------
// SVD Line: 17483

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP6R_SETUP
//    <name> SETUP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40006018) Setup transaction  completed </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP6R ) </loc>
//      <o.11..11> SETUP
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP6R_STAT_RX  -----------------------------
// SVD Line: 17490

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP6R_STAT_RX
//    <name> STAT_RX </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40006018) Status bits, for reception  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_USB_EP6R >> 12) & 0x3), ((USB_SRAM_USB_EP6R = (USB_SRAM_USB_EP6R & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP6R_DTOG_RX  -----------------------------
// SVD Line: 17497

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP6R_DTOG_RX
//    <name> DTOG_RX </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40006018) Data Toggle, for reception  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP6R ) </loc>
//      <o.14..14> DTOG_RX
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP6R_CTR_RX  ------------------------------
// SVD Line: 17504

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP6R_CTR_RX
//    <name> CTR_RX </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40006018) Correct transfer for  reception </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP6R ) </loc>
//      <o.15..15> CTR_RX
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: USB_SRAM_USB_EP6R  -------------------------------
// SVD Line: 17435

//  <rtree> SFDITEM_REG__USB_SRAM_USB_EP6R
//    <name> USB_EP6R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006018) endpoint 6 register </i>
//    <loc> ( (unsigned int)((USB_SRAM_USB_EP6R >> 0) & 0xFFFFFFFF), ((USB_SRAM_USB_EP6R = (USB_SRAM_USB_EP6R & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP6R_EA </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP6R_STAT_TX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP6R_DTOG_TX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP6R_CTR_TX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP6R_EP_KIND </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP6R_EP_TYPE </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP6R_SETUP </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP6R_STAT_RX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP6R_DTOG_RX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP6R_CTR_RX </item>
//  </rtree>
//  


// ------------------------  Register Item Address: USB_SRAM_USB_EP7R  ----------------------------
// SVD Line: 17513

unsigned int USB_SRAM_USB_EP7R __AT (0x4000601C);



// ----------------------------  Field Item: USB_SRAM_USB_EP7R_EA  --------------------------------
// SVD Line: 17522

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP7R_EA
//    <name> EA </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4000601C) Endpoint address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_USB_EP7R >> 0) & 0xF), ((USB_SRAM_USB_EP7R = (USB_SRAM_USB_EP7R & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP7R_STAT_TX  -----------------------------
// SVD Line: 17528

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP7R_STAT_TX
//    <name> STAT_TX </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4000601C) Status bits, for transmission  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_USB_EP7R >> 4) & 0x3), ((USB_SRAM_USB_EP7R = (USB_SRAM_USB_EP7R & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP7R_DTOG_TX  -----------------------------
// SVD Line: 17535

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP7R_DTOG_TX
//    <name> DTOG_TX </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000601C) Data Toggle, for transmission  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP7R ) </loc>
//      <o.6..6> DTOG_TX
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP7R_CTR_TX  ------------------------------
// SVD Line: 17542

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP7R_CTR_TX
//    <name> CTR_TX </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000601C) Correct Transfer for  transmission </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP7R ) </loc>
//      <o.7..7> CTR_TX
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP7R_EP_KIND  -----------------------------
// SVD Line: 17549

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP7R_EP_KIND
//    <name> EP_KIND </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000601C) Endpoint kind </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP7R ) </loc>
//      <o.8..8> EP_KIND
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP7R_EP_TYPE  -----------------------------
// SVD Line: 17555

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP7R_EP_TYPE
//    <name> EP_TYPE </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x4000601C) Endpoint type </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_USB_EP7R >> 9) & 0x3), ((USB_SRAM_USB_EP7R = (USB_SRAM_USB_EP7R & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: USB_SRAM_USB_EP7R_SETUP  ------------------------------
// SVD Line: 17561

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP7R_SETUP
//    <name> SETUP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000601C) Setup transaction  completed </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP7R ) </loc>
//      <o.11..11> SETUP
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP7R_STAT_RX  -----------------------------
// SVD Line: 17568

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP7R_STAT_RX
//    <name> STAT_RX </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4000601C) Status bits, for reception  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_USB_EP7R >> 12) & 0x3), ((USB_SRAM_USB_EP7R = (USB_SRAM_USB_EP7R & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP7R_DTOG_RX  -----------------------------
// SVD Line: 17575

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP7R_DTOG_RX
//    <name> DTOG_RX </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000601C) Data Toggle, for reception  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP7R ) </loc>
//      <o.14..14> DTOG_RX
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_EP7R_CTR_RX  ------------------------------
// SVD Line: 17582

//  <item> SFDITEM_FIELD__USB_SRAM_USB_EP7R_CTR_RX
//    <name> CTR_RX </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000601C) Correct transfer for  reception </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_EP7R ) </loc>
//      <o.15..15> CTR_RX
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: USB_SRAM_USB_EP7R  -------------------------------
// SVD Line: 17513

//  <rtree> SFDITEM_REG__USB_SRAM_USB_EP7R
//    <name> USB_EP7R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000601C) endpoint 7 register </i>
//    <loc> ( (unsigned int)((USB_SRAM_USB_EP7R >> 0) & 0xFFFFFFFF), ((USB_SRAM_USB_EP7R = (USB_SRAM_USB_EP7R & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP7R_EA </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP7R_STAT_TX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP7R_DTOG_TX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP7R_CTR_TX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP7R_EP_KIND </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP7R_EP_TYPE </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP7R_SETUP </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP7R_STAT_RX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP7R_DTOG_RX </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_EP7R_CTR_RX </item>
//  </rtree>
//  


// ------------------------  Register Item Address: USB_SRAM_USB_CNTR  ----------------------------
// SVD Line: 17591

unsigned int USB_SRAM_USB_CNTR __AT (0x40006040);



// ---------------------------  Field Item: USB_SRAM_USB_CNTR_FRES  -------------------------------
// SVD Line: 17600

//  <item> SFDITEM_FIELD__USB_SRAM_USB_CNTR_FRES
//    <name> FRES </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006040) Force USB Reset </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_CNTR ) </loc>
//      <o.0..0> FRES
//    </check>
//  </item>
//  


// ---------------------------  Field Item: USB_SRAM_USB_CNTR_PDWN  -------------------------------
// SVD Line: 17606

//  <item> SFDITEM_FIELD__USB_SRAM_USB_CNTR_PDWN
//    <name> PDWN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006040) Power down </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_CNTR ) </loc>
//      <o.1..1> PDWN
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_CNTR_LPMODE  ------------------------------
// SVD Line: 17612

//  <item> SFDITEM_FIELD__USB_SRAM_USB_CNTR_LPMODE
//    <name> LPMODE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006040) Low-power mode </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_CNTR ) </loc>
//      <o.2..2> LPMODE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: USB_SRAM_USB_CNTR_FSUSP  ------------------------------
// SVD Line: 17618

//  <item> SFDITEM_FIELD__USB_SRAM_USB_CNTR_FSUSP
//    <name> FSUSP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40006040) Force suspend </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_CNTR ) </loc>
//      <o.3..3> FSUSP
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_CNTR_RESUME  ------------------------------
// SVD Line: 17624

//  <item> SFDITEM_FIELD__USB_SRAM_USB_CNTR_RESUME
//    <name> RESUME </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40006040) Resume request </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_CNTR ) </loc>
//      <o.4..4> RESUME
//    </check>
//  </item>
//  


// ---------------------------  Field Item: USB_SRAM_USB_CNTR_ESOFM  ------------------------------
// SVD Line: 17630

//  <item> SFDITEM_FIELD__USB_SRAM_USB_CNTR_ESOFM
//    <name> ESOFM </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006040) Expected start of frame interrupt  mask </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_CNTR ) </loc>
//      <o.8..8> ESOFM
//    </check>
//  </item>
//  


// ---------------------------  Field Item: USB_SRAM_USB_CNTR_SOFM  -------------------------------
// SVD Line: 17637

//  <item> SFDITEM_FIELD__USB_SRAM_USB_CNTR_SOFM
//    <name> SOFM </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40006040) Start of frame interrupt  mask </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_CNTR ) </loc>
//      <o.9..9> SOFM
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_CNTR_RESETM  ------------------------------
// SVD Line: 17644

//  <item> SFDITEM_FIELD__USB_SRAM_USB_CNTR_RESETM
//    <name> RESETM </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40006040) USB reset interrupt mask </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_CNTR ) </loc>
//      <o.10..10> RESETM
//    </check>
//  </item>
//  


// ---------------------------  Field Item: USB_SRAM_USB_CNTR_SUSPM  ------------------------------
// SVD Line: 17650

//  <item> SFDITEM_FIELD__USB_SRAM_USB_CNTR_SUSPM
//    <name> SUSPM </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40006040) Suspend mode interrupt  mask </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_CNTR ) </loc>
//      <o.11..11> SUSPM
//    </check>
//  </item>
//  


// ---------------------------  Field Item: USB_SRAM_USB_CNTR_WKUPM  ------------------------------
// SVD Line: 17657

//  <item> SFDITEM_FIELD__USB_SRAM_USB_CNTR_WKUPM
//    <name> WKUPM </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40006040) Wakeup interrupt mask </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_CNTR ) </loc>
//      <o.12..12> WKUPM
//    </check>
//  </item>
//  


// ---------------------------  Field Item: USB_SRAM_USB_CNTR_ERRM  -------------------------------
// SVD Line: 17663

//  <item> SFDITEM_FIELD__USB_SRAM_USB_CNTR_ERRM
//    <name> ERRM </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40006040) Error interrupt mask </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_CNTR ) </loc>
//      <o.13..13> ERRM
//    </check>
//  </item>
//  


// --------------------------  Field Item: USB_SRAM_USB_CNTR_PMAOVRM  -----------------------------
// SVD Line: 17669

//  <item> SFDITEM_FIELD__USB_SRAM_USB_CNTR_PMAOVRM
//    <name> PMAOVRM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40006040) Packet memory area over / underrun  interrupt mask </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_CNTR ) </loc>
//      <o.14..14> PMAOVRM
//    </check>
//  </item>
//  


// ---------------------------  Field Item: USB_SRAM_USB_CNTR_CTRM  -------------------------------
// SVD Line: 17676

//  <item> SFDITEM_FIELD__USB_SRAM_USB_CNTR_CTRM
//    <name> CTRM </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40006040) Correct transfer interrupt  mask </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_USB_CNTR ) </loc>
//      <o.15..15> CTRM
//    </check>
//  </item>
//  


// ----------------------------  Register RTree: USB_SRAM_USB_CNTR  -------------------------------
// SVD Line: 17591

//  <rtree> SFDITEM_REG__USB_SRAM_USB_CNTR
//    <name> USB_CNTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006040) control register </i>
//    <loc> ( (unsigned int)((USB_SRAM_USB_CNTR >> 0) & 0xFFFFFFFF), ((USB_SRAM_USB_CNTR = (USB_SRAM_USB_CNTR & ~(0xFF1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_CNTR_FRES </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_CNTR_PDWN </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_CNTR_LPMODE </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_CNTR_FSUSP </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_CNTR_RESUME </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_CNTR_ESOFM </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_CNTR_SOFM </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_CNTR_RESETM </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_CNTR_SUSPM </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_CNTR_WKUPM </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_CNTR_ERRM </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_CNTR_PMAOVRM </item>
//    <item> SFDITEM_FIELD__USB_SRAM_USB_CNTR_CTRM </item>
//  </rtree>
//  


// --------------------------  Register Item Address: USB_SRAM_ISTR  ------------------------------
// SVD Line: 17685

unsigned int USB_SRAM_ISTR __AT (0x40006044);



// -----------------------------  Field Item: USB_SRAM_ISTR_EP_ID  --------------------------------
// SVD Line: 17694

//  <item> SFDITEM_FIELD__USB_SRAM_ISTR_EP_ID
//    <name> EP_ID </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40006044) Endpoint Identifier </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_ISTR >> 0) & 0xF), ((USB_SRAM_ISTR = (USB_SRAM_ISTR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USB_SRAM_ISTR_DIR  ---------------------------------
// SVD Line: 17700

//  <item> SFDITEM_FIELD__USB_SRAM_ISTR_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40006044) Direction of transaction </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_ISTR ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USB_SRAM_ISTR_ESOF  ---------------------------------
// SVD Line: 17706

//  <item> SFDITEM_FIELD__USB_SRAM_ISTR_ESOF
//    <name> ESOF </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006044) Expected start frame </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_ISTR ) </loc>
//      <o.8..8> ESOF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_SRAM_ISTR_SOF  ---------------------------------
// SVD Line: 17712

//  <item> SFDITEM_FIELD__USB_SRAM_ISTR_SOF
//    <name> SOF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40006044) start of frame </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_ISTR ) </loc>
//      <o.9..9> SOF
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USB_SRAM_ISTR_RESET  --------------------------------
// SVD Line: 17718

//  <item> SFDITEM_FIELD__USB_SRAM_ISTR_RESET
//    <name> RESET </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40006044) reset request </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_ISTR ) </loc>
//      <o.10..10> RESET
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USB_SRAM_ISTR_SUSP  ---------------------------------
// SVD Line: 17724

//  <item> SFDITEM_FIELD__USB_SRAM_ISTR_SUSP
//    <name> SUSP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40006044) Suspend mode request </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_ISTR ) </loc>
//      <o.11..11> SUSP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: USB_SRAM_ISTR_WKUP  ---------------------------------
// SVD Line: 17730

//  <item> SFDITEM_FIELD__USB_SRAM_ISTR_WKUP
//    <name> WKUP </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40006044) Wakeup </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_ISTR ) </loc>
//      <o.12..12> WKUP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_SRAM_ISTR_ERR  ---------------------------------
// SVD Line: 17736

//  <item> SFDITEM_FIELD__USB_SRAM_ISTR_ERR
//    <name> ERR </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40006044) Error </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_ISTR ) </loc>
//      <o.13..13> ERR
//    </check>
//  </item>
//  


// ----------------------------  Field Item: USB_SRAM_ISTR_PMAOVR  --------------------------------
// SVD Line: 17742

//  <item> SFDITEM_FIELD__USB_SRAM_ISTR_PMAOVR
//    <name> PMAOVR </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40006044) Packet memory area over /  underrun </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_ISTR ) </loc>
//      <o.14..14> PMAOVR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_SRAM_ISTR_CTR  ---------------------------------
// SVD Line: 17749

//  <item> SFDITEM_FIELD__USB_SRAM_ISTR_CTR
//    <name> CTR </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40006044) Correct transfer </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_ISTR ) </loc>
//      <o.15..15> CTR
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: USB_SRAM_ISTR  ---------------------------------
// SVD Line: 17685

//  <rtree> SFDITEM_REG__USB_SRAM_ISTR
//    <name> ISTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006044) interrupt status register </i>
//    <loc> ( (unsigned int)((USB_SRAM_ISTR >> 0) & 0xFFFFFFFF), ((USB_SRAM_ISTR = (USB_SRAM_ISTR & ~(0xFF1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_SRAM_ISTR_EP_ID </item>
//    <item> SFDITEM_FIELD__USB_SRAM_ISTR_DIR </item>
//    <item> SFDITEM_FIELD__USB_SRAM_ISTR_ESOF </item>
//    <item> SFDITEM_FIELD__USB_SRAM_ISTR_SOF </item>
//    <item> SFDITEM_FIELD__USB_SRAM_ISTR_RESET </item>
//    <item> SFDITEM_FIELD__USB_SRAM_ISTR_SUSP </item>
//    <item> SFDITEM_FIELD__USB_SRAM_ISTR_WKUP </item>
//    <item> SFDITEM_FIELD__USB_SRAM_ISTR_ERR </item>
//    <item> SFDITEM_FIELD__USB_SRAM_ISTR_PMAOVR </item>
//    <item> SFDITEM_FIELD__USB_SRAM_ISTR_CTR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USB_SRAM_FNR  ------------------------------
// SVD Line: 17757

unsigned int USB_SRAM_FNR __AT (0x40006048);



// -------------------------------  Field Item: USB_SRAM_FNR_FN  ----------------------------------
// SVD Line: 17766

//  <item> SFDITEM_FIELD__USB_SRAM_FNR_FN
//    <name> FN </name>
//    <r> 
//    <i> [Bits 10..0] RO (@ 0x40006048) Frame number </i>
//    <edit> 
//      <loc> ( (unsigned short)((USB_SRAM_FNR >> 0) & 0x7FF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USB_SRAM_FNR_LSOF  ---------------------------------
// SVD Line: 17772

//  <item> SFDITEM_FIELD__USB_SRAM_FNR_LSOF
//    <name> LSOF </name>
//    <r> 
//    <i> [Bits 12..11] RO (@ 0x40006048) Lost SOF </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_FNR >> 11) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USB_SRAM_FNR_LCK  ----------------------------------
// SVD Line: 17778

//  <item> SFDITEM_FIELD__USB_SRAM_FNR_LCK
//    <name> LCK </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40006048) Locked </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_FNR ) </loc>
//      <o.13..13> LCK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_SRAM_FNR_RXDM  ---------------------------------
// SVD Line: 17784

//  <item> SFDITEM_FIELD__USB_SRAM_FNR_RXDM
//    <name> RXDM </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40006048) Receive data - line status </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_FNR ) </loc>
//      <o.14..14> RXDM
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_SRAM_FNR_RXDP  ---------------------------------
// SVD Line: 17790

//  <item> SFDITEM_FIELD__USB_SRAM_FNR_RXDP
//    <name> RXDP </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40006048) Receive data + line status </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_FNR ) </loc>
//      <o.15..15> RXDP
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: USB_SRAM_FNR  ----------------------------------
// SVD Line: 17757

//  <rtree> SFDITEM_REG__USB_SRAM_FNR
//    <name> FNR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40006048) frame number register </i>
//    <loc> ( (unsigned int)((USB_SRAM_FNR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__USB_SRAM_FNR_FN </item>
//    <item> SFDITEM_FIELD__USB_SRAM_FNR_LSOF </item>
//    <item> SFDITEM_FIELD__USB_SRAM_FNR_LCK </item>
//    <item> SFDITEM_FIELD__USB_SRAM_FNR_RXDM </item>
//    <item> SFDITEM_FIELD__USB_SRAM_FNR_RXDP </item>
//  </rtree>
//  


// --------------------------  Register Item Address: USB_SRAM_DADDR  -----------------------------
// SVD Line: 17798

unsigned int USB_SRAM_DADDR __AT (0x4000604C);



// -----------------------------  Field Item: USB_SRAM_DADDR_ADD  ---------------------------------
// SVD Line: 17807

//  <item> SFDITEM_FIELD__USB_SRAM_DADDR_ADD
//    <name> ADD </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x4000604C) Device address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_SRAM_DADDR >> 0) & 0x7F), ((USB_SRAM_DADDR = (USB_SRAM_DADDR & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USB_SRAM_DADDR_EF  ---------------------------------
// SVD Line: 17813

//  <item> SFDITEM_FIELD__USB_SRAM_DADDR_EF
//    <name> EF </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000604C) Enable function </i>
//    <check> 
//      <loc> ( (unsigned int) USB_SRAM_DADDR ) </loc>
//      <o.7..7> EF
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: USB_SRAM_DADDR  ---------------------------------
// SVD Line: 17798

//  <rtree> SFDITEM_REG__USB_SRAM_DADDR
//    <name> DADDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000604C) device address </i>
//    <loc> ( (unsigned int)((USB_SRAM_DADDR >> 0) & 0xFFFFFFFF), ((USB_SRAM_DADDR = (USB_SRAM_DADDR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_SRAM_DADDR_ADD </item>
//    <item> SFDITEM_FIELD__USB_SRAM_DADDR_EF </item>
//  </rtree>
//  


// -------------------------  Register Item Address: USB_SRAM_BTABLE  -----------------------------
// SVD Line: 17821

unsigned int USB_SRAM_BTABLE __AT (0x40006050);



// ---------------------------  Field Item: USB_SRAM_BTABLE_BTABLE  -------------------------------
// SVD Line: 17830

//  <item> SFDITEM_FIELD__USB_SRAM_BTABLE_BTABLE
//    <name> BTABLE </name>
//    <rw> 
//    <i> [Bits 15..3] RW (@ 0x40006050) Buffer table </i>
//    <edit> 
//      <loc> ( (unsigned short)((USB_SRAM_BTABLE >> 3) & 0x1FFF), ((USB_SRAM_BTABLE = (USB_SRAM_BTABLE & ~(0x1FFFUL << 3 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FFF) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: USB_SRAM_BTABLE  --------------------------------
// SVD Line: 17821

//  <rtree> SFDITEM_REG__USB_SRAM_BTABLE
//    <name> BTABLE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006050) Buffer table address </i>
//    <loc> ( (unsigned int)((USB_SRAM_BTABLE >> 0) & 0xFFFFFFFF), ((USB_SRAM_BTABLE = (USB_SRAM_BTABLE & ~(0xFFF8UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF8) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_SRAM_BTABLE_BTABLE </item>
//  </rtree>
//  


// --------------------------------  Peripheral View: USB_SRAM  -----------------------------------
// SVD Line: 17840

//  <view> USB_SRAM
//    <name> USB_SRAM </name>
//    <item> SFDITEM_REG__USB_SRAM_USB_EP0R </item>
//    <item> SFDITEM_REG__USB_SRAM_USB_EP1R </item>
//    <item> SFDITEM_REG__USB_SRAM_USB_EP2R </item>
//    <item> SFDITEM_REG__USB_SRAM_USB_EP3R </item>
//    <item> SFDITEM_REG__USB_SRAM_USB_EP4R </item>
//    <item> SFDITEM_REG__USB_SRAM_USB_EP5R </item>
//    <item> SFDITEM_REG__USB_SRAM_USB_EP6R </item>
//    <item> SFDITEM_REG__USB_SRAM_USB_EP7R </item>
//    <item> SFDITEM_REG__USB_SRAM_USB_CNTR </item>
//    <item> SFDITEM_REG__USB_SRAM_ISTR </item>
//    <item> SFDITEM_REG__USB_SRAM_FNR </item>
//    <item> SFDITEM_REG__USB_SRAM_DADDR </item>
//    <item> SFDITEM_REG__USB_SRAM_BTABLE </item>
//  </view>
//  


// -----------------------------  Register Item Address: WWDG_CR  ---------------------------------
// SVD Line: 17865

unsigned int WWDG_CR __AT (0x40002C00);



// --------------------------------  Field Item: WWDG_CR_WDGA  ------------------------------------
// SVD Line: 17873

//  <item> SFDITEM_FIELD__WWDG_CR_WDGA
//    <name> WDGA </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40002C00) Activation bit </i>
//    <check> 
//      <loc> ( (unsigned int) WWDG_CR ) </loc>
//      <o.7..7> WDGA
//    </check>
//  </item>
//  


// ----------------------------------  Field Item: WWDG_CR_T  -------------------------------------
// SVD Line: 17880

//  <item> SFDITEM_FIELD__WWDG_CR_T
//    <name> T </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40002C00) 7-bit counter (MSB to LSB) </i>
//    <edit> 
//      <loc> ( (unsigned char)((WWDG_CR >> 0) & 0x7F), ((WWDG_CR = (WWDG_CR & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: WWDG_CR  ------------------------------------
// SVD Line: 17865

//  <rtree> SFDITEM_REG__WWDG_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002C00) Control register </i>
//    <loc> ( (unsigned int)((WWDG_CR >> 0) & 0xFFFFFFFF), ((WWDG_CR = (WWDG_CR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__WWDG_CR_WDGA </item>
//    <item> SFDITEM_FIELD__WWDG_CR_T </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: WWDG_CFR  --------------------------------
// SVD Line: 17889

unsigned int WWDG_CFR __AT (0x40002C04);



// --------------------------------  Field Item: WWDG_CFR_EWI  ------------------------------------
// SVD Line: 17897

//  <item> SFDITEM_FIELD__WWDG_CFR_EWI
//    <name> EWI </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40002C04) Early wakeup interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) WWDG_CFR ) </loc>
//      <o.9..9> EWI
//    </check>
//  </item>
//  


// -------------------------------  Field Item: WWDG_CFR_WDGTB1  ----------------------------------
// SVD Line: 17904

//  <item> SFDITEM_FIELD__WWDG_CFR_WDGTB1
//    <name> WDGTB1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40002C04) Timer base </i>
//    <check> 
//      <loc> ( (unsigned int) WWDG_CFR ) </loc>
//      <o.8..8> WDGTB1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: WWDG_CFR_WDGTB0  ----------------------------------
// SVD Line: 17911

//  <item> SFDITEM_FIELD__WWDG_CFR_WDGTB0
//    <name> WDGTB0 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002C04) WDGTB0 </i>
//    <check> 
//      <loc> ( (unsigned int) WWDG_CFR ) </loc>
//      <o.7..7> WDGTB0
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: WWDG_CFR_W  -------------------------------------
// SVD Line: 17918

//  <item> SFDITEM_FIELD__WWDG_CFR_W
//    <name> W </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40002C04) 7-bit window value </i>
//    <edit> 
//      <loc> ( (unsigned char)((WWDG_CFR >> 0) & 0x7F), ((WWDG_CFR = (WWDG_CFR & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: WWDG_CFR  ------------------------------------
// SVD Line: 17889

//  <rtree> SFDITEM_REG__WWDG_CFR
//    <name> CFR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002C04) Configuration register </i>
//    <loc> ( (unsigned int)((WWDG_CFR >> 0) & 0xFFFFFFFF), ((WWDG_CFR = (WWDG_CFR & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__WWDG_CFR_EWI </item>
//    <item> SFDITEM_FIELD__WWDG_CFR_WDGTB1 </item>
//    <item> SFDITEM_FIELD__WWDG_CFR_WDGTB0 </item>
//    <item> SFDITEM_FIELD__WWDG_CFR_W </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: WWDG_SR  ---------------------------------
// SVD Line: 17927

unsigned int WWDG_SR __AT (0x40002C08);



// --------------------------------  Field Item: WWDG_SR_EWIF  ------------------------------------
// SVD Line: 17936

//  <item> SFDITEM_FIELD__WWDG_SR_EWIF
//    <name> EWIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002C08) EWIF </i>
//    <check> 
//      <loc> ( (unsigned int) WWDG_SR ) </loc>
//      <o.0..0> EWIF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: WWDG_SR  ------------------------------------
// SVD Line: 17927

//  <rtree> SFDITEM_REG__WWDG_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002C08) SR </i>
//    <loc> ( (unsigned int)((WWDG_SR >> 0) & 0xFFFFFFFF), ((WWDG_SR = (WWDG_SR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__WWDG_SR_EWIF </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: WWDG  -------------------------------------
// SVD Line: 17849

//  <view> WWDG
//    <name> WWDG </name>
//    <item> SFDITEM_REG__WWDG_CR </item>
//    <item> SFDITEM_REG__WWDG_CFR </item>
//    <item> SFDITEM_REG__WWDG_SR </item>
//  </view>
//  


// ------------------------------  Register Item Address: ADC_SR  ---------------------------------
// SVD Line: 17957

unsigned int ADC_SR __AT (0x40012400);



// ---------------------------------  Field Item: ADC_SR_JCNR  ------------------------------------
// SVD Line: 17965

//  <item> SFDITEM_FIELD__ADC_SR_JCNR
//    <name> JCNR </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40012400) Injected channel not ready </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_SR ) </loc>
//      <o.9..9> JCNR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_SR_RCNR  ------------------------------------
// SVD Line: 17972

//  <item> SFDITEM_FIELD__ADC_SR_RCNR
//    <name> RCNR </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40012400) Regular channel not ready </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_SR ) </loc>
//      <o.8..8> RCNR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_SR_ADONS  ------------------------------------
// SVD Line: 17979

//  <item> SFDITEM_FIELD__ADC_SR_ADONS
//    <name> ADONS </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40012400) ADC ON status </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_SR ) </loc>
//      <o.6..6> ADONS
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_SR_OVR  -------------------------------------
// SVD Line: 17986

//  <item> SFDITEM_FIELD__ADC_SR_OVR
//    <name> OVR </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012400) Overrun </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_SR ) </loc>
//      <o.5..5> OVR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_SR_STRT  ------------------------------------
// SVD Line: 17993

//  <item> SFDITEM_FIELD__ADC_SR_STRT
//    <name> STRT </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012400) Regular channel start flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_SR ) </loc>
//      <o.4..4> STRT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_SR_JSTRT  ------------------------------------
// SVD Line: 18000

//  <item> SFDITEM_FIELD__ADC_SR_JSTRT
//    <name> JSTRT </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012400) Injected channel start  flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_SR ) </loc>
//      <o.3..3> JSTRT
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_SR_JEOC  ------------------------------------
// SVD Line: 18008

//  <item> SFDITEM_FIELD__ADC_SR_JEOC
//    <name> JEOC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012400) Injected channel end of  conversion </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_SR ) </loc>
//      <o.2..2> JEOC
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_SR_EOC  -------------------------------------
// SVD Line: 18016

//  <item> SFDITEM_FIELD__ADC_SR_EOC
//    <name> EOC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012400) Regular channel end of  conversion </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_SR ) </loc>
//      <o.1..1> EOC
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_SR_AWD  -------------------------------------
// SVD Line: 18024

//  <item> SFDITEM_FIELD__ADC_SR_AWD
//    <name> AWD </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012400) Analog watchdog flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_SR ) </loc>
//      <o.0..0> AWD
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_SR  -------------------------------------
// SVD Line: 17957

//  <rtree> SFDITEM_REG__ADC_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012400) status register </i>
//    <loc> ( (unsigned int)((ADC_SR >> 0) & 0xFFFFFFFF), ((ADC_SR = (ADC_SR & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_SR_JCNR </item>
//    <item> SFDITEM_FIELD__ADC_SR_RCNR </item>
//    <item> SFDITEM_FIELD__ADC_SR_ADONS </item>
//    <item> SFDITEM_FIELD__ADC_SR_OVR </item>
//    <item> SFDITEM_FIELD__ADC_SR_STRT </item>
//    <item> SFDITEM_FIELD__ADC_SR_JSTRT </item>
//    <item> SFDITEM_FIELD__ADC_SR_JEOC </item>
//    <item> SFDITEM_FIELD__ADC_SR_EOC </item>
//    <item> SFDITEM_FIELD__ADC_SR_AWD </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_CR1  ---------------------------------
// SVD Line: 18033

unsigned int ADC_CR1 __AT (0x40012404);



// --------------------------------  Field Item: ADC_CR1_OVRIE  -----------------------------------
// SVD Line: 18042

//  <item> SFDITEM_FIELD__ADC_CR1_OVRIE
//    <name> OVRIE </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40012404) Overrun interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR1 ) </loc>
//      <o.26..26> OVRIE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_CR1_RES  ------------------------------------
// SVD Line: 18048

//  <item> SFDITEM_FIELD__ADC_CR1_RES
//    <name> RES </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40012404) Resolution </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CR1 >> 24) & 0x3), ((ADC_CR1 = (ADC_CR1 & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR1_AWDEN  -----------------------------------
// SVD Line: 18054

//  <item> SFDITEM_FIELD__ADC_CR1_AWDEN
//    <name> AWDEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40012404) Analog watchdog enable on regular  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR1 ) </loc>
//      <o.23..23> AWDEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CR1_JAWDEN  -----------------------------------
// SVD Line: 18061

//  <item> SFDITEM_FIELD__ADC_CR1_JAWDEN
//    <name> JAWDEN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40012404) Analog watchdog enable on injected  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR1 ) </loc>
//      <o.22..22> JAWDEN
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_CR1_PDI  ------------------------------------
// SVD Line: 18068

//  <item> SFDITEM_FIELD__ADC_CR1_PDI
//    <name> PDI </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40012404) Power down during the idle  phase </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR1 ) </loc>
//      <o.17..17> PDI
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_CR1_PDD  ------------------------------------
// SVD Line: 18075

//  <item> SFDITEM_FIELD__ADC_CR1_PDD
//    <name> PDD </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012404) Power down during the delay  phase </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR1 ) </loc>
//      <o.16..16> PDD
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CR1_DISCNUM  ----------------------------------
// SVD Line: 18082

//  <item> SFDITEM_FIELD__ADC_CR1_DISCNUM
//    <name> DISCNUM </name>
//    <rw> 
//    <i> [Bits 15..13] RW (@ 0x40012404) Discontinuous mode channel  count </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CR1 >> 13) & 0x7), ((ADC_CR1 = (ADC_CR1 & ~(0x7UL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_CR1_JDISCEN  ----------------------------------
// SVD Line: 18089

//  <item> SFDITEM_FIELD__ADC_CR1_JDISCEN
//    <name> JDISCEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012404) Discontinuous mode on injected  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR1 ) </loc>
//      <o.12..12> JDISCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CR1_DISCEN  -----------------------------------
// SVD Line: 18096

//  <item> SFDITEM_FIELD__ADC_CR1_DISCEN
//    <name> DISCEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012404) Discontinuous mode on regular  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR1 ) </loc>
//      <o.11..11> DISCEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR1_JAUTO  -----------------------------------
// SVD Line: 18103

//  <item> SFDITEM_FIELD__ADC_CR1_JAUTO
//    <name> JAUTO </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012404) Automatic injected group  conversion </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR1 ) </loc>
//      <o.10..10> JAUTO
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CR1_AWDSGL  -----------------------------------
// SVD Line: 18110

//  <item> SFDITEM_FIELD__ADC_CR1_AWDSGL
//    <name> AWDSGL </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012404) Enable the watchdog on a single channel  in scan mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR1 ) </loc>
//      <o.9..9> AWDSGL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR1_SCAN  ------------------------------------
// SVD Line: 18117

//  <item> SFDITEM_FIELD__ADC_CR1_SCAN
//    <name> SCAN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012404) Scan mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR1 ) </loc>
//      <o.8..8> SCAN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CR1_JEOCIE  -----------------------------------
// SVD Line: 18123

//  <item> SFDITEM_FIELD__ADC_CR1_JEOCIE
//    <name> JEOCIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012404) Interrupt enable for injected  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR1 ) </loc>
//      <o.7..7> JEOCIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR1_AWDIE  -----------------------------------
// SVD Line: 18130

//  <item> SFDITEM_FIELD__ADC_CR1_AWDIE
//    <name> AWDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012404) Analog watchdog interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR1 ) </loc>
//      <o.6..6> AWDIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR1_EOCIE  -----------------------------------
// SVD Line: 18137

//  <item> SFDITEM_FIELD__ADC_CR1_EOCIE
//    <name> EOCIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012404) Interrupt enable for EOC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR1 ) </loc>
//      <o.5..5> EOCIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR1_AWDCH  -----------------------------------
// SVD Line: 18143

//  <item> SFDITEM_FIELD__ADC_CR1_AWDCH
//    <name> AWDCH </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40012404) Analog watchdog channel select  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CR1 >> 0) & 0x1F), ((ADC_CR1 = (ADC_CR1 & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_CR1  ------------------------------------
// SVD Line: 18033

//  <rtree> SFDITEM_REG__ADC_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012404) control register 1 </i>
//    <loc> ( (unsigned int)((ADC_CR1 >> 0) & 0xFFFFFFFF), ((ADC_CR1 = (ADC_CR1 & ~(0x7C3FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7C3FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CR1_OVRIE </item>
//    <item> SFDITEM_FIELD__ADC_CR1_RES </item>
//    <item> SFDITEM_FIELD__ADC_CR1_AWDEN </item>
//    <item> SFDITEM_FIELD__ADC_CR1_JAWDEN </item>
//    <item> SFDITEM_FIELD__ADC_CR1_PDI </item>
//    <item> SFDITEM_FIELD__ADC_CR1_PDD </item>
//    <item> SFDITEM_FIELD__ADC_CR1_DISCNUM </item>
//    <item> SFDITEM_FIELD__ADC_CR1_JDISCEN </item>
//    <item> SFDITEM_FIELD__ADC_CR1_DISCEN </item>
//    <item> SFDITEM_FIELD__ADC_CR1_JAUTO </item>
//    <item> SFDITEM_FIELD__ADC_CR1_AWDSGL </item>
//    <item> SFDITEM_FIELD__ADC_CR1_SCAN </item>
//    <item> SFDITEM_FIELD__ADC_CR1_JEOCIE </item>
//    <item> SFDITEM_FIELD__ADC_CR1_AWDIE </item>
//    <item> SFDITEM_FIELD__ADC_CR1_EOCIE </item>
//    <item> SFDITEM_FIELD__ADC_CR1_AWDCH </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_CR2  ---------------------------------
// SVD Line: 18152

unsigned int ADC_CR2 __AT (0x40012408);



// -------------------------------  Field Item: ADC_CR2_SWSTART  ----------------------------------
// SVD Line: 18161

//  <item> SFDITEM_FIELD__ADC_CR2_SWSTART
//    <name> SWSTART </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40012408) Start conversion of regular  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR2 ) </loc>
//      <o.30..30> SWSTART
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR2_EXTEN  -----------------------------------
// SVD Line: 18168

//  <item> SFDITEM_FIELD__ADC_CR2_EXTEN
//    <name> EXTEN </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40012408) External trigger enable for regular  channels </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CR2 >> 28) & 0x3), ((ADC_CR2 = (ADC_CR2 & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_CR2_EXTSEL  -----------------------------------
// SVD Line: 18175

//  <item> SFDITEM_FIELD__ADC_CR2_EXTSEL
//    <name> EXTSEL </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40012408) External event select for regular  group </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CR2 >> 24) & 0xF), ((ADC_CR2 = (ADC_CR2 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC_CR2_JSWSTART  ----------------------------------
// SVD Line: 18182

//  <item> SFDITEM_FIELD__ADC_CR2_JSWSTART
//    <name> JSWSTART </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40012408) Start conversion of injected  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR2 ) </loc>
//      <o.22..22> JSWSTART
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CR2_JEXTEN  -----------------------------------
// SVD Line: 18189

//  <item> SFDITEM_FIELD__ADC_CR2_JEXTEN
//    <name> JEXTEN </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40012408) External trigger enable for injected  channels </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CR2 >> 20) & 0x3), ((ADC_CR2 = (ADC_CR2 & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_CR2_JEXTSEL  ----------------------------------
// SVD Line: 18196

//  <item> SFDITEM_FIELD__ADC_CR2_JEXTSEL
//    <name> JEXTSEL </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40012408) External event select for injected  group </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CR2 >> 16) & 0xF), ((ADC_CR2 = (ADC_CR2 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR2_ALIGN  -----------------------------------
// SVD Line: 18203

//  <item> SFDITEM_FIELD__ADC_CR2_ALIGN
//    <name> ALIGN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012408) Data alignment </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR2 ) </loc>
//      <o.11..11> ALIGN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR2_EOCS  ------------------------------------
// SVD Line: 18209

//  <item> SFDITEM_FIELD__ADC_CR2_EOCS
//    <name> EOCS </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012408) End of conversion  selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR2 ) </loc>
//      <o.10..10> EOCS
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_CR2_DDS  ------------------------------------
// SVD Line: 18216

//  <item> SFDITEM_FIELD__ADC_CR2_DDS
//    <name> DDS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012408) DMA disable selection </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR2 ) </loc>
//      <o.9..9> DDS
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC_CR2_DMA  ------------------------------------
// SVD Line: 18222

//  <item> SFDITEM_FIELD__ADC_CR2_DMA
//    <name> DMA </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012408) Direct memory access mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR2 ) </loc>
//      <o.8..8> DMA
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR2_DELS  ------------------------------------
// SVD Line: 18228

//  <item> SFDITEM_FIELD__ADC_CR2_DELS
//    <name> DELS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012408) Delay selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CR2 >> 4) & 0x7), ((ADC_CR2 = (ADC_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_CR2_ADC_CFG  ----------------------------------
// SVD Line: 18234

//  <item> SFDITEM_FIELD__ADC_CR2_ADC_CFG
//    <name> ADC_CFG </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012408) ADC configuration </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR2 ) </loc>
//      <o.2..2> ADC_CFG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR2_CONT  ------------------------------------
// SVD Line: 18240

//  <item> SFDITEM_FIELD__ADC_CR2_CONT
//    <name> CONT </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012408) Continuous conversion </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR2 ) </loc>
//      <o.1..1> CONT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CR2_ADON  ------------------------------------
// SVD Line: 18246

//  <item> SFDITEM_FIELD__ADC_CR2_ADON
//    <name> ADON </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012408) A/D Converter ON / OFF </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CR2 ) </loc>
//      <o.0..0> ADON
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_CR2  ------------------------------------
// SVD Line: 18152

//  <rtree> SFDITEM_REG__ADC_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012408) control register 2 </i>
//    <loc> ( (unsigned int)((ADC_CR2 >> 0) & 0xFFFFFFFF), ((ADC_CR2 = (ADC_CR2 & ~(0x7F7F0F77UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F7F0F77) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CR2_SWSTART </item>
//    <item> SFDITEM_FIELD__ADC_CR2_EXTEN </item>
//    <item> SFDITEM_FIELD__ADC_CR2_EXTSEL </item>
//    <item> SFDITEM_FIELD__ADC_CR2_JSWSTART </item>
//    <item> SFDITEM_FIELD__ADC_CR2_JEXTEN </item>
//    <item> SFDITEM_FIELD__ADC_CR2_JEXTSEL </item>
//    <item> SFDITEM_FIELD__ADC_CR2_ALIGN </item>
//    <item> SFDITEM_FIELD__ADC_CR2_EOCS </item>
//    <item> SFDITEM_FIELD__ADC_CR2_DDS </item>
//    <item> SFDITEM_FIELD__ADC_CR2_DMA </item>
//    <item> SFDITEM_FIELD__ADC_CR2_DELS </item>
//    <item> SFDITEM_FIELD__ADC_CR2_ADC_CFG </item>
//    <item> SFDITEM_FIELD__ADC_CR2_CONT </item>
//    <item> SFDITEM_FIELD__ADC_CR2_ADON </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_SMPR1  --------------------------------
// SVD Line: 18254

unsigned int ADC_SMPR1 __AT (0x4001240C);



// --------------------------------  Field Item: ADC_SMPR1_SMP  -----------------------------------
// SVD Line: 18263

//  <item> SFDITEM_FIELD__ADC_SMPR1_SMP
//    <name> SMP </name>
//    <rw> 
//    <i> [Bits 29..0] RW (@ 0x4001240C) Channel sampling time  selection </i>
//    <edit> 
//      <loc> ( (unsigned int)((ADC_SMPR1 >> 0) & 0x3FFFFFFF), ((ADC_SMPR1 = (ADC_SMPR1 & ~(0x3FFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_SMPR1  -----------------------------------
// SVD Line: 18254

//  <rtree> SFDITEM_REG__ADC_SMPR1
//    <name> SMPR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001240C) sample time register 1 </i>
//    <loc> ( (unsigned int)((ADC_SMPR1 >> 0) & 0xFFFFFFFF), ((ADC_SMPR1 = (ADC_SMPR1 & ~(0x3FFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_SMPR1_SMP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_SMPR2  --------------------------------
// SVD Line: 18272

unsigned int ADC_SMPR2 __AT (0x40012410);



// --------------------------------  Field Item: ADC_SMPR2_SMP  -----------------------------------
// SVD Line: 18281

//  <item> SFDITEM_FIELD__ADC_SMPR2_SMP
//    <name> SMP </name>
//    <rw> 
//    <i> [Bits 29..0] RW (@ 0x40012410) Channel sampling time  selection </i>
//    <edit> 
//      <loc> ( (unsigned int)((ADC_SMPR2 >> 0) & 0x3FFFFFFF), ((ADC_SMPR2 = (ADC_SMPR2 & ~(0x3FFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_SMPR2  -----------------------------------
// SVD Line: 18272

//  <rtree> SFDITEM_REG__ADC_SMPR2
//    <name> SMPR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012410) sample time register 2 </i>
//    <loc> ( (unsigned int)((ADC_SMPR2 >> 0) & 0xFFFFFFFF), ((ADC_SMPR2 = (ADC_SMPR2 & ~(0x3FFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_SMPR2_SMP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_SMPR3  --------------------------------
// SVD Line: 18290

unsigned int ADC_SMPR3 __AT (0x40012414);



// --------------------------------  Field Item: ADC_SMPR3_SMP  -----------------------------------
// SVD Line: 18299

//  <item> SFDITEM_FIELD__ADC_SMPR3_SMP
//    <name> SMP </name>
//    <rw> 
//    <i> [Bits 29..0] RW (@ 0x40012414) Channel Sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned int)((ADC_SMPR3 >> 0) & 0x3FFFFFFF), ((ADC_SMPR3 = (ADC_SMPR3 & ~(0x3FFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_SMPR3  -----------------------------------
// SVD Line: 18290

//  <rtree> SFDITEM_REG__ADC_SMPR3
//    <name> SMPR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012414) sample time register 3 </i>
//    <loc> ( (unsigned int)((ADC_SMPR3 >> 0) & 0xFFFFFFFF), ((ADC_SMPR3 = (ADC_SMPR3 & ~(0x3FFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_SMPR3_SMP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_JOFR1  --------------------------------
// SVD Line: 18308

unsigned int ADC_JOFR1 __AT (0x40012418);



// -----------------------------  Field Item: ADC_JOFR1_JOFFSET1  ---------------------------------
// SVD Line: 18318

//  <item> SFDITEM_FIELD__ADC_JOFR1_JOFFSET1
//    <name> JOFFSET1 </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40012418) Data offset for injected channel  x </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_JOFR1 >> 0) & 0xFFF), ((ADC_JOFR1 = (ADC_JOFR1 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_JOFR1  -----------------------------------
// SVD Line: 18308

//  <rtree> SFDITEM_REG__ADC_JOFR1
//    <name> JOFR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012418) injected channel data offset register  x </i>
//    <loc> ( (unsigned int)((ADC_JOFR1 >> 0) & 0xFFFFFFFF), ((ADC_JOFR1 = (ADC_JOFR1 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_JOFR1_JOFFSET1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_JOFR2  --------------------------------
// SVD Line: 18327

unsigned int ADC_JOFR2 __AT (0x4001241C);



// -----------------------------  Field Item: ADC_JOFR2_JOFFSET2  ---------------------------------
// SVD Line: 18337

//  <item> SFDITEM_FIELD__ADC_JOFR2_JOFFSET2
//    <name> JOFFSET2 </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x4001241C) Data offset for injected channel  x </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_JOFR2 >> 0) & 0xFFF), ((ADC_JOFR2 = (ADC_JOFR2 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_JOFR2  -----------------------------------
// SVD Line: 18327

//  <rtree> SFDITEM_REG__ADC_JOFR2
//    <name> JOFR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001241C) injected channel data offset register  x </i>
//    <loc> ( (unsigned int)((ADC_JOFR2 >> 0) & 0xFFFFFFFF), ((ADC_JOFR2 = (ADC_JOFR2 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_JOFR2_JOFFSET2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_JOFR3  --------------------------------
// SVD Line: 18346

unsigned int ADC_JOFR3 __AT (0x40012420);



// -----------------------------  Field Item: ADC_JOFR3_JOFFSET3  ---------------------------------
// SVD Line: 18356

//  <item> SFDITEM_FIELD__ADC_JOFR3_JOFFSET3
//    <name> JOFFSET3 </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40012420) Data offset for injected channel  x </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_JOFR3 >> 0) & 0xFFF), ((ADC_JOFR3 = (ADC_JOFR3 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_JOFR3  -----------------------------------
// SVD Line: 18346

//  <rtree> SFDITEM_REG__ADC_JOFR3
//    <name> JOFR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012420) injected channel data offset register  x </i>
//    <loc> ( (unsigned int)((ADC_JOFR3 >> 0) & 0xFFFFFFFF), ((ADC_JOFR3 = (ADC_JOFR3 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_JOFR3_JOFFSET3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_JOFR4  --------------------------------
// SVD Line: 18365

unsigned int ADC_JOFR4 __AT (0x40012424);



// -----------------------------  Field Item: ADC_JOFR4_JOFFSET4  ---------------------------------
// SVD Line: 18375

//  <item> SFDITEM_FIELD__ADC_JOFR4_JOFFSET4
//    <name> JOFFSET4 </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40012424) Data offset for injected channel  x </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_JOFR4 >> 0) & 0xFFF), ((ADC_JOFR4 = (ADC_JOFR4 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_JOFR4  -----------------------------------
// SVD Line: 18365

//  <rtree> SFDITEM_REG__ADC_JOFR4
//    <name> JOFR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012424) injected channel data offset register  x </i>
//    <loc> ( (unsigned int)((ADC_JOFR4 >> 0) & 0xFFFFFFFF), ((ADC_JOFR4 = (ADC_JOFR4 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_JOFR4_JOFFSET4 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_HTR  ---------------------------------
// SVD Line: 18384

unsigned int ADC_HTR __AT (0x40012428);



// ---------------------------------  Field Item: ADC_HTR_HT  -------------------------------------
// SVD Line: 18394

//  <item> SFDITEM_FIELD__ADC_HTR_HT
//    <name> HT </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40012428) Analog watchdog higher  threshold </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_HTR >> 0) & 0xFFF), ((ADC_HTR = (ADC_HTR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_HTR  ------------------------------------
// SVD Line: 18384

//  <rtree> SFDITEM_REG__ADC_HTR
//    <name> HTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012428) watchdog higher threshold  register </i>
//    <loc> ( (unsigned int)((ADC_HTR >> 0) & 0xFFFFFFFF), ((ADC_HTR = (ADC_HTR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_HTR_HT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_LTR  ---------------------------------
// SVD Line: 18403

unsigned int ADC_LTR __AT (0x4001242C);



// ---------------------------------  Field Item: ADC_LTR_LT  -------------------------------------
// SVD Line: 18413

//  <item> SFDITEM_FIELD__ADC_LTR_LT
//    <name> LT </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x4001242C) Analog watchdog lower  threshold </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_LTR >> 0) & 0xFFF), ((ADC_LTR = (ADC_LTR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_LTR  ------------------------------------
// SVD Line: 18403

//  <rtree> SFDITEM_REG__ADC_LTR
//    <name> LTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001242C) watchdog lower threshold  register </i>
//    <loc> ( (unsigned int)((ADC_LTR >> 0) & 0xFFFFFFFF), ((ADC_LTR = (ADC_LTR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_LTR_LT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_SQR1  --------------------------------
// SVD Line: 18422

unsigned int ADC_SQR1 __AT (0x40012430);



// ---------------------------------  Field Item: ADC_SQR1_L  -------------------------------------
// SVD Line: 18431

//  <item> SFDITEM_FIELD__ADC_SQR1_L
//    <name> L </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x40012430) Regular channel sequence  length </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR1 >> 20) & 0xF), ((ADC_SQR1 = (ADC_SQR1 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR1_SQ28  -----------------------------------
// SVD Line: 18438

//  <item> SFDITEM_FIELD__ADC_SQR1_SQ28
//    <name> SQ28 </name>
//    <rw> 
//    <i> [Bits 19..15] RW (@ 0x40012430) 28th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR1 >> 15) & 0x1F), ((ADC_SQR1 = (ADC_SQR1 & ~(0x1FUL << 15 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 15 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR1_SQ27  -----------------------------------
// SVD Line: 18445

//  <item> SFDITEM_FIELD__ADC_SQR1_SQ27
//    <name> SQ27 </name>
//    <rw> 
//    <i> [Bits 14..10] RW (@ 0x40012430) 27th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR1 >> 10) & 0x1F), ((ADC_SQR1 = (ADC_SQR1 & ~(0x1FUL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR1_SQ26  -----------------------------------
// SVD Line: 18452

//  <item> SFDITEM_FIELD__ADC_SQR1_SQ26
//    <name> SQ26 </name>
//    <rw> 
//    <i> [Bits 9..5] RW (@ 0x40012430) 26th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR1 >> 5) & 0x1F), ((ADC_SQR1 = (ADC_SQR1 & ~(0x1FUL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR1_SQ25  -----------------------------------
// SVD Line: 18459

//  <item> SFDITEM_FIELD__ADC_SQR1_SQ25
//    <name> SQ25 </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40012430) 25th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR1 >> 0) & 0x1F), ((ADC_SQR1 = (ADC_SQR1 & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_SQR1  ------------------------------------
// SVD Line: 18422

//  <rtree> SFDITEM_REG__ADC_SQR1
//    <name> SQR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012430) regular sequence register 1 </i>
//    <loc> ( (unsigned int)((ADC_SQR1 >> 0) & 0xFFFFFFFF), ((ADC_SQR1 = (ADC_SQR1 & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_SQR1_L </item>
//    <item> SFDITEM_FIELD__ADC_SQR1_SQ28 </item>
//    <item> SFDITEM_FIELD__ADC_SQR1_SQ27 </item>
//    <item> SFDITEM_FIELD__ADC_SQR1_SQ26 </item>
//    <item> SFDITEM_FIELD__ADC_SQR1_SQ25 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_SQR2  --------------------------------
// SVD Line: 18468

unsigned int ADC_SQR2 __AT (0x40012434);



// --------------------------------  Field Item: ADC_SQR2_SQ24  -----------------------------------
// SVD Line: 18477

//  <item> SFDITEM_FIELD__ADC_SQR2_SQ24
//    <name> SQ24 </name>
//    <rw> 
//    <i> [Bits 29..25] RW (@ 0x40012434) 24th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR2 >> 25) & 0x1F), ((ADC_SQR2 = (ADC_SQR2 & ~(0x1FUL << 25 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 25 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR2_SQ23  -----------------------------------
// SVD Line: 18484

//  <item> SFDITEM_FIELD__ADC_SQR2_SQ23
//    <name> SQ23 </name>
//    <rw> 
//    <i> [Bits 24..20] RW (@ 0x40012434) 23rd conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR2 >> 20) & 0x1F), ((ADC_SQR2 = (ADC_SQR2 & ~(0x1FUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR2_SQ22  -----------------------------------
// SVD Line: 18491

//  <item> SFDITEM_FIELD__ADC_SQR2_SQ22
//    <name> SQ22 </name>
//    <rw> 
//    <i> [Bits 19..15] RW (@ 0x40012434) 22nd conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR2 >> 15) & 0x1F), ((ADC_SQR2 = (ADC_SQR2 & ~(0x1FUL << 15 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 15 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR2_SQ21  -----------------------------------
// SVD Line: 18498

//  <item> SFDITEM_FIELD__ADC_SQR2_SQ21
//    <name> SQ21 </name>
//    <rw> 
//    <i> [Bits 14..10] RW (@ 0x40012434) 21st conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR2 >> 10) & 0x1F), ((ADC_SQR2 = (ADC_SQR2 & ~(0x1FUL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR2_SQ20  -----------------------------------
// SVD Line: 18505

//  <item> SFDITEM_FIELD__ADC_SQR2_SQ20
//    <name> SQ20 </name>
//    <rw> 
//    <i> [Bits 9..5] RW (@ 0x40012434) 20th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR2 >> 5) & 0x1F), ((ADC_SQR2 = (ADC_SQR2 & ~(0x1FUL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR2_SQ19  -----------------------------------
// SVD Line: 18512

//  <item> SFDITEM_FIELD__ADC_SQR2_SQ19
//    <name> SQ19 </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40012434) 19th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR2 >> 0) & 0x1F), ((ADC_SQR2 = (ADC_SQR2 & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_SQR2  ------------------------------------
// SVD Line: 18468

//  <rtree> SFDITEM_REG__ADC_SQR2
//    <name> SQR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012434) regular sequence register 2 </i>
//    <loc> ( (unsigned int)((ADC_SQR2 >> 0) & 0xFFFFFFFF), ((ADC_SQR2 = (ADC_SQR2 & ~(0x3FFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_SQR2_SQ24 </item>
//    <item> SFDITEM_FIELD__ADC_SQR2_SQ23 </item>
//    <item> SFDITEM_FIELD__ADC_SQR2_SQ22 </item>
//    <item> SFDITEM_FIELD__ADC_SQR2_SQ21 </item>
//    <item> SFDITEM_FIELD__ADC_SQR2_SQ20 </item>
//    <item> SFDITEM_FIELD__ADC_SQR2_SQ19 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_SQR3  --------------------------------
// SVD Line: 18521

unsigned int ADC_SQR3 __AT (0x40012438);



// --------------------------------  Field Item: ADC_SQR3_SQ18  -----------------------------------
// SVD Line: 18530

//  <item> SFDITEM_FIELD__ADC_SQR3_SQ18
//    <name> SQ18 </name>
//    <rw> 
//    <i> [Bits 29..25] RW (@ 0x40012438) 18th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR3 >> 25) & 0x1F), ((ADC_SQR3 = (ADC_SQR3 & ~(0x1FUL << 25 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 25 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR3_SQ17  -----------------------------------
// SVD Line: 18537

//  <item> SFDITEM_FIELD__ADC_SQR3_SQ17
//    <name> SQ17 </name>
//    <rw> 
//    <i> [Bits 24..20] RW (@ 0x40012438) 17th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR3 >> 20) & 0x1F), ((ADC_SQR3 = (ADC_SQR3 & ~(0x1FUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR3_SQ16  -----------------------------------
// SVD Line: 18544

//  <item> SFDITEM_FIELD__ADC_SQR3_SQ16
//    <name> SQ16 </name>
//    <rw> 
//    <i> [Bits 19..15] RW (@ 0x40012438) 16th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR3 >> 15) & 0x1F), ((ADC_SQR3 = (ADC_SQR3 & ~(0x1FUL << 15 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 15 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR3_SQ15  -----------------------------------
// SVD Line: 18551

//  <item> SFDITEM_FIELD__ADC_SQR3_SQ15
//    <name> SQ15 </name>
//    <rw> 
//    <i> [Bits 14..10] RW (@ 0x40012438) 15th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR3 >> 10) & 0x1F), ((ADC_SQR3 = (ADC_SQR3 & ~(0x1FUL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR3_SQ14  -----------------------------------
// SVD Line: 18558

//  <item> SFDITEM_FIELD__ADC_SQR3_SQ14
//    <name> SQ14 </name>
//    <rw> 
//    <i> [Bits 9..5] RW (@ 0x40012438) 14th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR3 >> 5) & 0x1F), ((ADC_SQR3 = (ADC_SQR3 & ~(0x1FUL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR3_SQ13  -----------------------------------
// SVD Line: 18565

//  <item> SFDITEM_FIELD__ADC_SQR3_SQ13
//    <name> SQ13 </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40012438) 13th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR3 >> 0) & 0x1F), ((ADC_SQR3 = (ADC_SQR3 & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_SQR3  ------------------------------------
// SVD Line: 18521

//  <rtree> SFDITEM_REG__ADC_SQR3
//    <name> SQR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012438) regular sequence register 3 </i>
//    <loc> ( (unsigned int)((ADC_SQR3 >> 0) & 0xFFFFFFFF), ((ADC_SQR3 = (ADC_SQR3 & ~(0x3FFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_SQR3_SQ18 </item>
//    <item> SFDITEM_FIELD__ADC_SQR3_SQ17 </item>
//    <item> SFDITEM_FIELD__ADC_SQR3_SQ16 </item>
//    <item> SFDITEM_FIELD__ADC_SQR3_SQ15 </item>
//    <item> SFDITEM_FIELD__ADC_SQR3_SQ14 </item>
//    <item> SFDITEM_FIELD__ADC_SQR3_SQ13 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_SQR4  --------------------------------
// SVD Line: 18574

unsigned int ADC_SQR4 __AT (0x4001243C);



// --------------------------------  Field Item: ADC_SQR4_SQ12  -----------------------------------
// SVD Line: 18583

//  <item> SFDITEM_FIELD__ADC_SQR4_SQ12
//    <name> SQ12 </name>
//    <rw> 
//    <i> [Bits 29..25] RW (@ 0x4001243C) 12th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR4 >> 25) & 0x1F), ((ADC_SQR4 = (ADC_SQR4 & ~(0x1FUL << 25 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 25 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR4_SQ11  -----------------------------------
// SVD Line: 18590

//  <item> SFDITEM_FIELD__ADC_SQR4_SQ11
//    <name> SQ11 </name>
//    <rw> 
//    <i> [Bits 24..20] RW (@ 0x4001243C) 11th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR4 >> 20) & 0x1F), ((ADC_SQR4 = (ADC_SQR4 & ~(0x1FUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR4_SQ10  -----------------------------------
// SVD Line: 18597

//  <item> SFDITEM_FIELD__ADC_SQR4_SQ10
//    <name> SQ10 </name>
//    <rw> 
//    <i> [Bits 19..15] RW (@ 0x4001243C) 10th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR4 >> 15) & 0x1F), ((ADC_SQR4 = (ADC_SQR4 & ~(0x1FUL << 15 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 15 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR4_SQ9  ------------------------------------
// SVD Line: 18604

//  <item> SFDITEM_FIELD__ADC_SQR4_SQ9
//    <name> SQ9 </name>
//    <rw> 
//    <i> [Bits 14..10] RW (@ 0x4001243C) 9th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR4 >> 10) & 0x1F), ((ADC_SQR4 = (ADC_SQR4 & ~(0x1FUL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR4_SQ8  ------------------------------------
// SVD Line: 18611

//  <item> SFDITEM_FIELD__ADC_SQR4_SQ8
//    <name> SQ8 </name>
//    <rw> 
//    <i> [Bits 9..5] RW (@ 0x4001243C) 8th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR4 >> 5) & 0x1F), ((ADC_SQR4 = (ADC_SQR4 & ~(0x1FUL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR4_SQ7  ------------------------------------
// SVD Line: 18618

//  <item> SFDITEM_FIELD__ADC_SQR4_SQ7
//    <name> SQ7 </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x4001243C) 7th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR4 >> 0) & 0x1F), ((ADC_SQR4 = (ADC_SQR4 & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_SQR4  ------------------------------------
// SVD Line: 18574

//  <rtree> SFDITEM_REG__ADC_SQR4
//    <name> SQR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001243C) regular sequence register 4 </i>
//    <loc> ( (unsigned int)((ADC_SQR4 >> 0) & 0xFFFFFFFF), ((ADC_SQR4 = (ADC_SQR4 & ~(0x3FFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_SQR4_SQ12 </item>
//    <item> SFDITEM_FIELD__ADC_SQR4_SQ11 </item>
//    <item> SFDITEM_FIELD__ADC_SQR4_SQ10 </item>
//    <item> SFDITEM_FIELD__ADC_SQR4_SQ9 </item>
//    <item> SFDITEM_FIELD__ADC_SQR4_SQ8 </item>
//    <item> SFDITEM_FIELD__ADC_SQR4_SQ7 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_SQR5  --------------------------------
// SVD Line: 18627

unsigned int ADC_SQR5 __AT (0x40012440);



// --------------------------------  Field Item: ADC_SQR5_SQ6  ------------------------------------
// SVD Line: 18636

//  <item> SFDITEM_FIELD__ADC_SQR5_SQ6
//    <name> SQ6 </name>
//    <rw> 
//    <i> [Bits 29..25] RW (@ 0x40012440) 6th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR5 >> 25) & 0x1F), ((ADC_SQR5 = (ADC_SQR5 & ~(0x1FUL << 25 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 25 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR5_SQ5  ------------------------------------
// SVD Line: 18643

//  <item> SFDITEM_FIELD__ADC_SQR5_SQ5
//    <name> SQ5 </name>
//    <rw> 
//    <i> [Bits 24..20] RW (@ 0x40012440) 5th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR5 >> 20) & 0x1F), ((ADC_SQR5 = (ADC_SQR5 & ~(0x1FUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR5_SQ4  ------------------------------------
// SVD Line: 18650

//  <item> SFDITEM_FIELD__ADC_SQR5_SQ4
//    <name> SQ4 </name>
//    <rw> 
//    <i> [Bits 19..15] RW (@ 0x40012440) 4th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR5 >> 15) & 0x1F), ((ADC_SQR5 = (ADC_SQR5 & ~(0x1FUL << 15 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 15 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR5_SQ3  ------------------------------------
// SVD Line: 18657

//  <item> SFDITEM_FIELD__ADC_SQR5_SQ3
//    <name> SQ3 </name>
//    <rw> 
//    <i> [Bits 14..10] RW (@ 0x40012440) 3rd conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR5 >> 10) & 0x1F), ((ADC_SQR5 = (ADC_SQR5 & ~(0x1FUL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR5_SQ2  ------------------------------------
// SVD Line: 18664

//  <item> SFDITEM_FIELD__ADC_SQR5_SQ2
//    <name> SQ2 </name>
//    <rw> 
//    <i> [Bits 9..5] RW (@ 0x40012440) 2nd conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR5 >> 5) & 0x1F), ((ADC_SQR5 = (ADC_SQR5 & ~(0x1FUL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_SQR5_SQ1  ------------------------------------
// SVD Line: 18671

//  <item> SFDITEM_FIELD__ADC_SQR5_SQ1
//    <name> SQ1 </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40012440) 1st conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SQR5 >> 0) & 0x1F), ((ADC_SQR5 = (ADC_SQR5 & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_SQR5  ------------------------------------
// SVD Line: 18627

//  <rtree> SFDITEM_REG__ADC_SQR5
//    <name> SQR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012440) regular sequence register 5 </i>
//    <loc> ( (unsigned int)((ADC_SQR5 >> 0) & 0xFFFFFFFF), ((ADC_SQR5 = (ADC_SQR5 & ~(0x3FFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_SQR5_SQ6 </item>
//    <item> SFDITEM_FIELD__ADC_SQR5_SQ5 </item>
//    <item> SFDITEM_FIELD__ADC_SQR5_SQ4 </item>
//    <item> SFDITEM_FIELD__ADC_SQR5_SQ3 </item>
//    <item> SFDITEM_FIELD__ADC_SQR5_SQ2 </item>
//    <item> SFDITEM_FIELD__ADC_SQR5_SQ1 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_JSQR  --------------------------------
// SVD Line: 18680

unsigned int ADC_JSQR __AT (0x40012444);



// ---------------------------------  Field Item: ADC_JSQR_JL  ------------------------------------
// SVD Line: 18689

//  <item> SFDITEM_FIELD__ADC_JSQR_JL
//    <name> JL </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40012444) Injected sequence length </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_JSQR >> 20) & 0x3), ((ADC_JSQR = (ADC_JSQR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_JSQR_JSQ4  -----------------------------------
// SVD Line: 18695

//  <item> SFDITEM_FIELD__ADC_JSQR_JSQ4
//    <name> JSQ4 </name>
//    <rw> 
//    <i> [Bits 19..15] RW (@ 0x40012444) 4th conversion in injected  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_JSQR >> 15) & 0x1F), ((ADC_JSQR = (ADC_JSQR & ~(0x1FUL << 15 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 15 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_JSQR_JSQ3  -----------------------------------
// SVD Line: 18702

//  <item> SFDITEM_FIELD__ADC_JSQR_JSQ3
//    <name> JSQ3 </name>
//    <rw> 
//    <i> [Bits 14..10] RW (@ 0x40012444) 3rd conversion in injected  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_JSQR >> 10) & 0x1F), ((ADC_JSQR = (ADC_JSQR & ~(0x1FUL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_JSQR_JSQ2  -----------------------------------
// SVD Line: 18709

//  <item> SFDITEM_FIELD__ADC_JSQR_JSQ2
//    <name> JSQ2 </name>
//    <rw> 
//    <i> [Bits 9..5] RW (@ 0x40012444) 2nd conversion in injected  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_JSQR >> 5) & 0x1F), ((ADC_JSQR = (ADC_JSQR & ~(0x1FUL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC_JSQR_JSQ1  -----------------------------------
// SVD Line: 18716

//  <item> SFDITEM_FIELD__ADC_JSQR_JSQ1
//    <name> JSQ1 </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40012444) 1st conversion in injected  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_JSQR >> 0) & 0x1F), ((ADC_JSQR = (ADC_JSQR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_JSQR  ------------------------------------
// SVD Line: 18680

//  <rtree> SFDITEM_REG__ADC_JSQR
//    <name> JSQR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012444) injected sequence register </i>
//    <loc> ( (unsigned int)((ADC_JSQR >> 0) & 0xFFFFFFFF), ((ADC_JSQR = (ADC_JSQR & ~(0x3FFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_JSQR_JL </item>
//    <item> SFDITEM_FIELD__ADC_JSQR_JSQ4 </item>
//    <item> SFDITEM_FIELD__ADC_JSQR_JSQ3 </item>
//    <item> SFDITEM_FIELD__ADC_JSQR_JSQ2 </item>
//    <item> SFDITEM_FIELD__ADC_JSQR_JSQ1 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_JDR1  --------------------------------
// SVD Line: 18725

unsigned int ADC_JDR1 __AT (0x40012448);



// -------------------------------  Field Item: ADC_JDR1_JDATA  -----------------------------------
// SVD Line: 18734

//  <item> SFDITEM_FIELD__ADC_JDR1_JDATA
//    <name> JDATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012448) Injected data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_JDR1 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_JDR1  ------------------------------------
// SVD Line: 18725

//  <rtree> SFDITEM_REG__ADC_JDR1
//    <name> JDR1 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012448) injected data register x </i>
//    <loc> ( (unsigned int)((ADC_JDR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_JDR1_JDATA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_JDR2  --------------------------------
// SVD Line: 18742

unsigned int ADC_JDR2 __AT (0x4001244C);



// -------------------------------  Field Item: ADC_JDR2_JDATA  -----------------------------------
// SVD Line: 18751

//  <item> SFDITEM_FIELD__ADC_JDR2_JDATA
//    <name> JDATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x4001244C) Injected data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_JDR2 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_JDR2  ------------------------------------
// SVD Line: 18742

//  <rtree> SFDITEM_REG__ADC_JDR2
//    <name> JDR2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4001244C) injected data register x </i>
//    <loc> ( (unsigned int)((ADC_JDR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_JDR2_JDATA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_JDR3  --------------------------------
// SVD Line: 18759

unsigned int ADC_JDR3 __AT (0x40012450);



// -------------------------------  Field Item: ADC_JDR3_JDATA  -----------------------------------
// SVD Line: 18768

//  <item> SFDITEM_FIELD__ADC_JDR3_JDATA
//    <name> JDATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012450) Injected data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_JDR3 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_JDR3  ------------------------------------
// SVD Line: 18759

//  <rtree> SFDITEM_REG__ADC_JDR3
//    <name> JDR3 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012450) injected data register x </i>
//    <loc> ( (unsigned int)((ADC_JDR3 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_JDR3_JDATA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_JDR4  --------------------------------
// SVD Line: 18776

unsigned int ADC_JDR4 __AT (0x40012454);



// -------------------------------  Field Item: ADC_JDR4_JDATA  -----------------------------------
// SVD Line: 18785

//  <item> SFDITEM_FIELD__ADC_JDR4_JDATA
//    <name> JDATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012454) Injected data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_JDR4 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_JDR4  ------------------------------------
// SVD Line: 18776

//  <rtree> SFDITEM_REG__ADC_JDR4
//    <name> JDR4 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012454) injected data register x </i>
//    <loc> ( (unsigned int)((ADC_JDR4 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_JDR4_JDATA </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: ADC_DR  ---------------------------------
// SVD Line: 18793

unsigned int ADC_DR __AT (0x40012458);



// -----------------------------  Field Item: ADC_DR_RegularDATA  ---------------------------------
// SVD Line: 18802

//  <item> SFDITEM_FIELD__ADC_DR_RegularDATA
//    <name> RegularDATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012458) Regular data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC_DR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_DR  -------------------------------------
// SVD Line: 18793

//  <rtree> SFDITEM_REG__ADC_DR
//    <name> DR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012458) regular data register </i>
//    <loc> ( (unsigned int)((ADC_DR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_DR_RegularDATA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC_SMPR0  --------------------------------
// SVD Line: 18810

unsigned int ADC_SMPR0 __AT (0x4001245C);



// --------------------------------  Field Item: ADC_SMPR0_SMP  -----------------------------------
// SVD Line: 18819

//  <item> SFDITEM_FIELD__ADC_SMPR0_SMP
//    <name> SMP </name>
//    <rw> 
//    <i> [Bits 5..0] RW (@ 0x4001245C) Channel Sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_SMPR0 >> 0) & 0x3F), ((ADC_SMPR0 = (ADC_SMPR0 & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC_SMPR0  -----------------------------------
// SVD Line: 18810

//  <rtree> SFDITEM_REG__ADC_SMPR0
//    <name> SMPR0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001245C) sample time register 0 </i>
//    <loc> ( (unsigned int)((ADC_SMPR0 >> 0) & 0xFFFFFFFF), ((ADC_SMPR0 = (ADC_SMPR0 & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_SMPR0_SMP </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_CSR  ---------------------------------
// SVD Line: 18828

unsigned int ADC_CSR __AT (0x40012700);



// --------------------------------  Field Item: ADC_CSR_AWD1  ------------------------------------
// SVD Line: 18837

//  <item> SFDITEM_FIELD__ADC_CSR_AWD1
//    <name> AWD1 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40012700) Analog watchdog flag of the  ADC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CSR ) </loc>
//      <o.0..0> AWD1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CSR_EOC1  ------------------------------------
// SVD Line: 18844

//  <item> SFDITEM_FIELD__ADC_CSR_EOC1
//    <name> EOC1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40012700) End of conversion of the  ADC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CSR ) </loc>
//      <o.1..1> EOC1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CSR_JEOC1  -----------------------------------
// SVD Line: 18851

//  <item> SFDITEM_FIELD__ADC_CSR_JEOC1
//    <name> JEOC1 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40012700) Injected channel end of conversion of  the ADC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CSR ) </loc>
//      <o.2..2> JEOC1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CSR_JSTRT1  -----------------------------------
// SVD Line: 18858

//  <item> SFDITEM_FIELD__ADC_CSR_JSTRT1
//    <name> JSTRT1 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40012700) Injected channel Start flag of the  ADC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CSR ) </loc>
//      <o.3..3> JSTRT1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CSR_STRT1  -----------------------------------
// SVD Line: 18865

//  <item> SFDITEM_FIELD__ADC_CSR_STRT1
//    <name> STRT1 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40012700) Regular channel Start flag of the  ADC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CSR ) </loc>
//      <o.4..4> STRT1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC_CSR_OVR1  ------------------------------------
// SVD Line: 18872

//  <item> SFDITEM_FIELD__ADC_CSR_OVR1
//    <name> OVR1 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40012700) Overrun flag of the ADC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CSR ) </loc>
//      <o.5..5> OVR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC_CSR_ADONS1  -----------------------------------
// SVD Line: 18878

//  <item> SFDITEM_FIELD__ADC_CSR_ADONS1
//    <name> ADONS1 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40012700) ADON Status of ADC1 </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CSR ) </loc>
//      <o.6..6> ADONS1
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_CSR  ------------------------------------
// SVD Line: 18828

//  <rtree> SFDITEM_REG__ADC_CSR
//    <name> CSR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012700) ADC common status register </i>
//    <loc> ( (unsigned int)((ADC_CSR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC_CSR_AWD1 </item>
//    <item> SFDITEM_FIELD__ADC_CSR_EOC1 </item>
//    <item> SFDITEM_FIELD__ADC_CSR_JEOC1 </item>
//    <item> SFDITEM_FIELD__ADC_CSR_JSTRT1 </item>
//    <item> SFDITEM_FIELD__ADC_CSR_STRT1 </item>
//    <item> SFDITEM_FIELD__ADC_CSR_OVR1 </item>
//    <item> SFDITEM_FIELD__ADC_CSR_ADONS1 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC_CCR  ---------------------------------
// SVD Line: 18886

unsigned int ADC_CCR __AT (0x40012704);



// -------------------------------  Field Item: ADC_CCR_ADCPRE  -----------------------------------
// SVD Line: 18895

//  <item> SFDITEM_FIELD__ADC_CCR_ADCPRE
//    <name> ADCPRE </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40012704) ADC prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC_CCR >> 16) & 0x3), ((ADC_CCR = (ADC_CCR & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC_CCR_TSVREFE  ----------------------------------
// SVD Line: 18901

//  <item> SFDITEM_FIELD__ADC_CCR_TSVREFE
//    <name> TSVREFE </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40012704) Temperature sensor and VREFINT  enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC_CCR ) </loc>
//      <o.23..23> TSVREFE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC_CCR  ------------------------------------
// SVD Line: 18886

//  <rtree> SFDITEM_REG__ADC_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012704) ADC common control register </i>
//    <loc> ( (unsigned int)((ADC_CCR >> 0) & 0xFFFFFFFF), ((ADC_CCR = (ADC_CCR & ~(0x830000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x830000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC_CCR_ADCPRE </item>
//    <item> SFDITEM_FIELD__ADC_CCR_TSVREFE </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: ADC  --------------------------------------
// SVD Line: 17946

//  <view> ADC
//    <name> ADC </name>
//    <item> SFDITEM_REG__ADC_SR </item>
//    <item> SFDITEM_REG__ADC_CR1 </item>
//    <item> SFDITEM_REG__ADC_CR2 </item>
//    <item> SFDITEM_REG__ADC_SMPR1 </item>
//    <item> SFDITEM_REG__ADC_SMPR2 </item>
//    <item> SFDITEM_REG__ADC_SMPR3 </item>
//    <item> SFDITEM_REG__ADC_JOFR1 </item>
//    <item> SFDITEM_REG__ADC_JOFR2 </item>
//    <item> SFDITEM_REG__ADC_JOFR3 </item>
//    <item> SFDITEM_REG__ADC_JOFR4 </item>
//    <item> SFDITEM_REG__ADC_HTR </item>
//    <item> SFDITEM_REG__ADC_LTR </item>
//    <item> SFDITEM_REG__ADC_SQR1 </item>
//    <item> SFDITEM_REG__ADC_SQR2 </item>
//    <item> SFDITEM_REG__ADC_SQR3 </item>
//    <item> SFDITEM_REG__ADC_SQR4 </item>
//    <item> SFDITEM_REG__ADC_SQR5 </item>
//    <item> SFDITEM_REG__ADC_JSQR </item>
//    <item> SFDITEM_REG__ADC_JDR1 </item>
//    <item> SFDITEM_REG__ADC_JDR2 </item>
//    <item> SFDITEM_REG__ADC_JDR3 </item>
//    <item> SFDITEM_REG__ADC_JDR4 </item>
//    <item> SFDITEM_REG__ADC_DR </item>
//    <item> SFDITEM_REG__ADC_SMPR0 </item>
//    <item> SFDITEM_REG__ADC_CSR </item>
//    <item> SFDITEM_REG__ADC_CCR </item>
//  </view>
//  


// ----------------------------  Register Item Address: NVIC_ISER0  -------------------------------
// SVD Line: 18924

unsigned int NVIC_ISER0 __AT (0xE000E100);



// ------------------------------  Field Item: NVIC_ISER0_SETENA  ---------------------------------
// SVD Line: 18933

//  <item> SFDITEM_FIELD__NVIC_ISER0_SETENA
//    <name> SETENA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E100) SETENA </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ISER0 >> 0) & 0xFFFFFFFF), ((NVIC_ISER0 = (NVIC_ISER0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ISER0  -----------------------------------
// SVD Line: 18924

//  <rtree> SFDITEM_REG__NVIC_ISER0
//    <name> ISER0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E100) Interrupt Set-Enable Register </i>
//    <loc> ( (unsigned int)((NVIC_ISER0 >> 0) & 0xFFFFFFFF), ((NVIC_ISER0 = (NVIC_ISER0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ISER0_SETENA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ISER1  -------------------------------
// SVD Line: 18941

unsigned int NVIC_ISER1 __AT (0xE000E104);



// ------------------------------  Field Item: NVIC_ISER1_SETENA  ---------------------------------
// SVD Line: 18950

//  <item> SFDITEM_FIELD__NVIC_ISER1_SETENA
//    <name> SETENA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E104) SETENA </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ISER1 >> 0) & 0xFFFFFFFF), ((NVIC_ISER1 = (NVIC_ISER1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ISER1  -----------------------------------
// SVD Line: 18941

//  <rtree> SFDITEM_REG__NVIC_ISER1
//    <name> ISER1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E104) Interrupt Set-Enable Register </i>
//    <loc> ( (unsigned int)((NVIC_ISER1 >> 0) & 0xFFFFFFFF), ((NVIC_ISER1 = (NVIC_ISER1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ISER1_SETENA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ICER0  -------------------------------
// SVD Line: 18958

unsigned int NVIC_ICER0 __AT (0xE000E180);



// ------------------------------  Field Item: NVIC_ICER0_CLRENA  ---------------------------------
// SVD Line: 18968

//  <item> SFDITEM_FIELD__NVIC_ICER0_CLRENA
//    <name> CLRENA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E180) CLRENA </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ICER0 >> 0) & 0xFFFFFFFF), ((NVIC_ICER0 = (NVIC_ICER0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ICER0  -----------------------------------
// SVD Line: 18958

//  <rtree> SFDITEM_REG__NVIC_ICER0
//    <name> ICER0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E180) Interrupt Clear-Enable  Register </i>
//    <loc> ( (unsigned int)((NVIC_ICER0 >> 0) & 0xFFFFFFFF), ((NVIC_ICER0 = (NVIC_ICER0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ICER0_CLRENA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ICER1  -------------------------------
// SVD Line: 18976

unsigned int NVIC_ICER1 __AT (0xE000E184);



// ------------------------------  Field Item: NVIC_ICER1_CLRENA  ---------------------------------
// SVD Line: 18986

//  <item> SFDITEM_FIELD__NVIC_ICER1_CLRENA
//    <name> CLRENA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E184) CLRENA </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ICER1 >> 0) & 0xFFFFFFFF), ((NVIC_ICER1 = (NVIC_ICER1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ICER1  -----------------------------------
// SVD Line: 18976

//  <rtree> SFDITEM_REG__NVIC_ICER1
//    <name> ICER1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E184) Interrupt Clear-Enable  Register </i>
//    <loc> ( (unsigned int)((NVIC_ICER1 >> 0) & 0xFFFFFFFF), ((NVIC_ICER1 = (NVIC_ICER1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ICER1_CLRENA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ISPR0  -------------------------------
// SVD Line: 18994

unsigned int NVIC_ISPR0 __AT (0xE000E200);



// -----------------------------  Field Item: NVIC_ISPR0_SETPEND  ---------------------------------
// SVD Line: 19003

//  <item> SFDITEM_FIELD__NVIC_ISPR0_SETPEND
//    <name> SETPEND </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E200) SETPEND </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ISPR0 >> 0) & 0xFFFFFFFF), ((NVIC_ISPR0 = (NVIC_ISPR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ISPR0  -----------------------------------
// SVD Line: 18994

//  <rtree> SFDITEM_REG__NVIC_ISPR0
//    <name> ISPR0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E200) Interrupt Set-Pending Register </i>
//    <loc> ( (unsigned int)((NVIC_ISPR0 >> 0) & 0xFFFFFFFF), ((NVIC_ISPR0 = (NVIC_ISPR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ISPR0_SETPEND </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ISPR1  -------------------------------
// SVD Line: 19011

unsigned int NVIC_ISPR1 __AT (0xE000E204);



// -----------------------------  Field Item: NVIC_ISPR1_SETPEND  ---------------------------------
// SVD Line: 19020

//  <item> SFDITEM_FIELD__NVIC_ISPR1_SETPEND
//    <name> SETPEND </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E204) SETPEND </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ISPR1 >> 0) & 0xFFFFFFFF), ((NVIC_ISPR1 = (NVIC_ISPR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ISPR1  -----------------------------------
// SVD Line: 19011

//  <rtree> SFDITEM_REG__NVIC_ISPR1
//    <name> ISPR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E204) Interrupt Set-Pending Register </i>
//    <loc> ( (unsigned int)((NVIC_ISPR1 >> 0) & 0xFFFFFFFF), ((NVIC_ISPR1 = (NVIC_ISPR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ISPR1_SETPEND </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ICPR0  -------------------------------
// SVD Line: 19028

unsigned int NVIC_ICPR0 __AT (0xE000E280);



// -----------------------------  Field Item: NVIC_ICPR0_CLRPEND  ---------------------------------
// SVD Line: 19038

//  <item> SFDITEM_FIELD__NVIC_ICPR0_CLRPEND
//    <name> CLRPEND </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E280) CLRPEND </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ICPR0 >> 0) & 0xFFFFFFFF), ((NVIC_ICPR0 = (NVIC_ICPR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ICPR0  -----------------------------------
// SVD Line: 19028

//  <rtree> SFDITEM_REG__NVIC_ICPR0
//    <name> ICPR0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E280) Interrupt Clear-Pending  Register </i>
//    <loc> ( (unsigned int)((NVIC_ICPR0 >> 0) & 0xFFFFFFFF), ((NVIC_ICPR0 = (NVIC_ICPR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ICPR0_CLRPEND </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ICPR1  -------------------------------
// SVD Line: 19046

unsigned int NVIC_ICPR1 __AT (0xE000E284);



// -----------------------------  Field Item: NVIC_ICPR1_CLRPEND  ---------------------------------
// SVD Line: 19056

//  <item> SFDITEM_FIELD__NVIC_ICPR1_CLRPEND
//    <name> CLRPEND </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E284) CLRPEND </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ICPR1 >> 0) & 0xFFFFFFFF), ((NVIC_ICPR1 = (NVIC_ICPR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ICPR1  -----------------------------------
// SVD Line: 19046

//  <rtree> SFDITEM_REG__NVIC_ICPR1
//    <name> ICPR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E284) Interrupt Clear-Pending  Register </i>
//    <loc> ( (unsigned int)((NVIC_ICPR1 >> 0) & 0xFFFFFFFF), ((NVIC_ICPR1 = (NVIC_ICPR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ICPR1_CLRPEND </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IABR0  -------------------------------
// SVD Line: 19064

unsigned int NVIC_IABR0 __AT (0xE000E300);



// ------------------------------  Field Item: NVIC_IABR0_ACTIVE  ---------------------------------
// SVD Line: 19073

//  <item> SFDITEM_FIELD__NVIC_IABR0_ACTIVE
//    <name> ACTIVE </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE000E300) ACTIVE </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_IABR0 >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IABR0  -----------------------------------
// SVD Line: 19064

//  <rtree> SFDITEM_REG__NVIC_IABR0
//    <name> IABR0 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE000E300) Interrupt Active Bit Register </i>
//    <loc> ( (unsigned int)((NVIC_IABR0 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__NVIC_IABR0_ACTIVE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IABR1  -------------------------------
// SVD Line: 19081

unsigned int NVIC_IABR1 __AT (0xE000E304);



// ------------------------------  Field Item: NVIC_IABR1_ACTIVE  ---------------------------------
// SVD Line: 19090

//  <item> SFDITEM_FIELD__NVIC_IABR1_ACTIVE
//    <name> ACTIVE </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE000E304) ACTIVE </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_IABR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IABR1  -----------------------------------
// SVD Line: 19081

//  <rtree> SFDITEM_REG__NVIC_IABR1
//    <name> IABR1 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE000E304) Interrupt Active Bit Register </i>
//    <loc> ( (unsigned int)((NVIC_IABR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__NVIC_IABR1_ACTIVE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR0  --------------------------------
// SVD Line: 19098

unsigned int NVIC_IPR0 __AT (0xE000E400);



// ------------------------------  Field Item: NVIC_IPR0_IPR_N0  ----------------------------------
// SVD Line: 19107

//  <item> SFDITEM_FIELD__NVIC_IPR0_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E400) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR0 >> 0) & 0xFF), ((NVIC_IPR0 = (NVIC_IPR0 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR0_IPR_N1  ----------------------------------
// SVD Line: 19113

//  <item> SFDITEM_FIELD__NVIC_IPR0_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E400) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR0 >> 8) & 0xFF), ((NVIC_IPR0 = (NVIC_IPR0 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR0_IPR_N2  ----------------------------------
// SVD Line: 19119

//  <item> SFDITEM_FIELD__NVIC_IPR0_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E400) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR0 >> 16) & 0xFF), ((NVIC_IPR0 = (NVIC_IPR0 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR0_IPR_N3  ----------------------------------
// SVD Line: 19125

//  <item> SFDITEM_FIELD__NVIC_IPR0_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E400) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR0 >> 24) & 0xFF), ((NVIC_IPR0 = (NVIC_IPR0 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR0  -----------------------------------
// SVD Line: 19098

//  <rtree> SFDITEM_REG__NVIC_IPR0
//    <name> IPR0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E400) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR0 >> 0) & 0xFFFFFFFF), ((NVIC_IPR0 = (NVIC_IPR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR0_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR0_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR0_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR0_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR1  --------------------------------
// SVD Line: 19133

unsigned int NVIC_IPR1 __AT (0xE000E404);



// ------------------------------  Field Item: NVIC_IPR1_IPR_N0  ----------------------------------
// SVD Line: 19142

//  <item> SFDITEM_FIELD__NVIC_IPR1_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E404) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR1 >> 0) & 0xFF), ((NVIC_IPR1 = (NVIC_IPR1 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR1_IPR_N1  ----------------------------------
// SVD Line: 19148

//  <item> SFDITEM_FIELD__NVIC_IPR1_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E404) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR1 >> 8) & 0xFF), ((NVIC_IPR1 = (NVIC_IPR1 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR1_IPR_N2  ----------------------------------
// SVD Line: 19154

//  <item> SFDITEM_FIELD__NVIC_IPR1_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E404) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR1 >> 16) & 0xFF), ((NVIC_IPR1 = (NVIC_IPR1 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR1_IPR_N3  ----------------------------------
// SVD Line: 19160

//  <item> SFDITEM_FIELD__NVIC_IPR1_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E404) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR1 >> 24) & 0xFF), ((NVIC_IPR1 = (NVIC_IPR1 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR1  -----------------------------------
// SVD Line: 19133

//  <rtree> SFDITEM_REG__NVIC_IPR1
//    <name> IPR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E404) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR1 >> 0) & 0xFFFFFFFF), ((NVIC_IPR1 = (NVIC_IPR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR1_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR1_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR1_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR1_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR2  --------------------------------
// SVD Line: 19168

unsigned int NVIC_IPR2 __AT (0xE000E408);



// ------------------------------  Field Item: NVIC_IPR2_IPR_N0  ----------------------------------
// SVD Line: 19177

//  <item> SFDITEM_FIELD__NVIC_IPR2_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E408) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR2 >> 0) & 0xFF), ((NVIC_IPR2 = (NVIC_IPR2 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR2_IPR_N1  ----------------------------------
// SVD Line: 19183

//  <item> SFDITEM_FIELD__NVIC_IPR2_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E408) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR2 >> 8) & 0xFF), ((NVIC_IPR2 = (NVIC_IPR2 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR2_IPR_N2  ----------------------------------
// SVD Line: 19189

//  <item> SFDITEM_FIELD__NVIC_IPR2_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E408) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR2 >> 16) & 0xFF), ((NVIC_IPR2 = (NVIC_IPR2 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR2_IPR_N3  ----------------------------------
// SVD Line: 19195

//  <item> SFDITEM_FIELD__NVIC_IPR2_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E408) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR2 >> 24) & 0xFF), ((NVIC_IPR2 = (NVIC_IPR2 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR2  -----------------------------------
// SVD Line: 19168

//  <rtree> SFDITEM_REG__NVIC_IPR2
//    <name> IPR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E408) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR2 >> 0) & 0xFFFFFFFF), ((NVIC_IPR2 = (NVIC_IPR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR2_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR2_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR2_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR2_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR3  --------------------------------
// SVD Line: 19203

unsigned int NVIC_IPR3 __AT (0xE000E40C);



// ------------------------------  Field Item: NVIC_IPR3_IPR_N0  ----------------------------------
// SVD Line: 19212

//  <item> SFDITEM_FIELD__NVIC_IPR3_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E40C) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR3 >> 0) & 0xFF), ((NVIC_IPR3 = (NVIC_IPR3 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR3_IPR_N1  ----------------------------------
// SVD Line: 19218

//  <item> SFDITEM_FIELD__NVIC_IPR3_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E40C) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR3 >> 8) & 0xFF), ((NVIC_IPR3 = (NVIC_IPR3 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR3_IPR_N2  ----------------------------------
// SVD Line: 19224

//  <item> SFDITEM_FIELD__NVIC_IPR3_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E40C) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR3 >> 16) & 0xFF), ((NVIC_IPR3 = (NVIC_IPR3 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR3_IPR_N3  ----------------------------------
// SVD Line: 19230

//  <item> SFDITEM_FIELD__NVIC_IPR3_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E40C) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR3 >> 24) & 0xFF), ((NVIC_IPR3 = (NVIC_IPR3 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR3  -----------------------------------
// SVD Line: 19203

//  <rtree> SFDITEM_REG__NVIC_IPR3
//    <name> IPR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E40C) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR3 >> 0) & 0xFFFFFFFF), ((NVIC_IPR3 = (NVIC_IPR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR3_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR3_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR3_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR3_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR4  --------------------------------
// SVD Line: 19238

unsigned int NVIC_IPR4 __AT (0xE000E410);



// ------------------------------  Field Item: NVIC_IPR4_IPR_N0  ----------------------------------
// SVD Line: 19247

//  <item> SFDITEM_FIELD__NVIC_IPR4_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E410) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR4 >> 0) & 0xFF), ((NVIC_IPR4 = (NVIC_IPR4 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR4_IPR_N1  ----------------------------------
// SVD Line: 19253

//  <item> SFDITEM_FIELD__NVIC_IPR4_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E410) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR4 >> 8) & 0xFF), ((NVIC_IPR4 = (NVIC_IPR4 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR4_IPR_N2  ----------------------------------
// SVD Line: 19259

//  <item> SFDITEM_FIELD__NVIC_IPR4_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E410) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR4 >> 16) & 0xFF), ((NVIC_IPR4 = (NVIC_IPR4 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR4_IPR_N3  ----------------------------------
// SVD Line: 19265

//  <item> SFDITEM_FIELD__NVIC_IPR4_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E410) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR4 >> 24) & 0xFF), ((NVIC_IPR4 = (NVIC_IPR4 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR4  -----------------------------------
// SVD Line: 19238

//  <rtree> SFDITEM_REG__NVIC_IPR4
//    <name> IPR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E410) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR4 >> 0) & 0xFFFFFFFF), ((NVIC_IPR4 = (NVIC_IPR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR4_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR4_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR4_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR4_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR5  --------------------------------
// SVD Line: 19273

unsigned int NVIC_IPR5 __AT (0xE000E414);



// ------------------------------  Field Item: NVIC_IPR5_IPR_N0  ----------------------------------
// SVD Line: 19282

//  <item> SFDITEM_FIELD__NVIC_IPR5_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E414) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR5 >> 0) & 0xFF), ((NVIC_IPR5 = (NVIC_IPR5 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR5_IPR_N1  ----------------------------------
// SVD Line: 19288

//  <item> SFDITEM_FIELD__NVIC_IPR5_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E414) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR5 >> 8) & 0xFF), ((NVIC_IPR5 = (NVIC_IPR5 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR5_IPR_N2  ----------------------------------
// SVD Line: 19294

//  <item> SFDITEM_FIELD__NVIC_IPR5_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E414) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR5 >> 16) & 0xFF), ((NVIC_IPR5 = (NVIC_IPR5 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR5_IPR_N3  ----------------------------------
// SVD Line: 19300

//  <item> SFDITEM_FIELD__NVIC_IPR5_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E414) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR5 >> 24) & 0xFF), ((NVIC_IPR5 = (NVIC_IPR5 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR5  -----------------------------------
// SVD Line: 19273

//  <rtree> SFDITEM_REG__NVIC_IPR5
//    <name> IPR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E414) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR5 >> 0) & 0xFFFFFFFF), ((NVIC_IPR5 = (NVIC_IPR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR5_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR5_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR5_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR5_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR6  --------------------------------
// SVD Line: 19308

unsigned int NVIC_IPR6 __AT (0xE000E418);



// ------------------------------  Field Item: NVIC_IPR6_IPR_N0  ----------------------------------
// SVD Line: 19317

//  <item> SFDITEM_FIELD__NVIC_IPR6_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E418) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR6 >> 0) & 0xFF), ((NVIC_IPR6 = (NVIC_IPR6 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR6_IPR_N1  ----------------------------------
// SVD Line: 19323

//  <item> SFDITEM_FIELD__NVIC_IPR6_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E418) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR6 >> 8) & 0xFF), ((NVIC_IPR6 = (NVIC_IPR6 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR6_IPR_N2  ----------------------------------
// SVD Line: 19329

//  <item> SFDITEM_FIELD__NVIC_IPR6_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E418) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR6 >> 16) & 0xFF), ((NVIC_IPR6 = (NVIC_IPR6 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR6_IPR_N3  ----------------------------------
// SVD Line: 19335

//  <item> SFDITEM_FIELD__NVIC_IPR6_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E418) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR6 >> 24) & 0xFF), ((NVIC_IPR6 = (NVIC_IPR6 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR6  -----------------------------------
// SVD Line: 19308

//  <rtree> SFDITEM_REG__NVIC_IPR6
//    <name> IPR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E418) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR6 >> 0) & 0xFFFFFFFF), ((NVIC_IPR6 = (NVIC_IPR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR6_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR6_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR6_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR6_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR7  --------------------------------
// SVD Line: 19343

unsigned int NVIC_IPR7 __AT (0xE000E41C);



// ------------------------------  Field Item: NVIC_IPR7_IPR_N0  ----------------------------------
// SVD Line: 19352

//  <item> SFDITEM_FIELD__NVIC_IPR7_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E41C) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR7 >> 0) & 0xFF), ((NVIC_IPR7 = (NVIC_IPR7 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR7_IPR_N1  ----------------------------------
// SVD Line: 19358

//  <item> SFDITEM_FIELD__NVIC_IPR7_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E41C) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR7 >> 8) & 0xFF), ((NVIC_IPR7 = (NVIC_IPR7 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR7_IPR_N2  ----------------------------------
// SVD Line: 19364

//  <item> SFDITEM_FIELD__NVIC_IPR7_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E41C) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR7 >> 16) & 0xFF), ((NVIC_IPR7 = (NVIC_IPR7 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR7_IPR_N3  ----------------------------------
// SVD Line: 19370

//  <item> SFDITEM_FIELD__NVIC_IPR7_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E41C) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR7 >> 24) & 0xFF), ((NVIC_IPR7 = (NVIC_IPR7 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR7  -----------------------------------
// SVD Line: 19343

//  <rtree> SFDITEM_REG__NVIC_IPR7
//    <name> IPR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E41C) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR7 >> 0) & 0xFFFFFFFF), ((NVIC_IPR7 = (NVIC_IPR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR7_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR7_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR7_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR7_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR8  --------------------------------
// SVD Line: 19378

unsigned int NVIC_IPR8 __AT (0xE000E420);



// ------------------------------  Field Item: NVIC_IPR8_IPR_N0  ----------------------------------
// SVD Line: 19387

//  <item> SFDITEM_FIELD__NVIC_IPR8_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E420) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR8 >> 0) & 0xFF), ((NVIC_IPR8 = (NVIC_IPR8 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR8_IPR_N1  ----------------------------------
// SVD Line: 19393

//  <item> SFDITEM_FIELD__NVIC_IPR8_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E420) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR8 >> 8) & 0xFF), ((NVIC_IPR8 = (NVIC_IPR8 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR8_IPR_N2  ----------------------------------
// SVD Line: 19399

//  <item> SFDITEM_FIELD__NVIC_IPR8_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E420) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR8 >> 16) & 0xFF), ((NVIC_IPR8 = (NVIC_IPR8 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR8_IPR_N3  ----------------------------------
// SVD Line: 19405

//  <item> SFDITEM_FIELD__NVIC_IPR8_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E420) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR8 >> 24) & 0xFF), ((NVIC_IPR8 = (NVIC_IPR8 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR8  -----------------------------------
// SVD Line: 19378

//  <rtree> SFDITEM_REG__NVIC_IPR8
//    <name> IPR8 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E420) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR8 >> 0) & 0xFFFFFFFF), ((NVIC_IPR8 = (NVIC_IPR8 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR8_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR8_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR8_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR8_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR9  --------------------------------
// SVD Line: 19413

unsigned int NVIC_IPR9 __AT (0xE000E424);



// ------------------------------  Field Item: NVIC_IPR9_IPR_N0  ----------------------------------
// SVD Line: 19422

//  <item> SFDITEM_FIELD__NVIC_IPR9_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E424) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR9 >> 0) & 0xFF), ((NVIC_IPR9 = (NVIC_IPR9 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR9_IPR_N1  ----------------------------------
// SVD Line: 19428

//  <item> SFDITEM_FIELD__NVIC_IPR9_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E424) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR9 >> 8) & 0xFF), ((NVIC_IPR9 = (NVIC_IPR9 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR9_IPR_N2  ----------------------------------
// SVD Line: 19434

//  <item> SFDITEM_FIELD__NVIC_IPR9_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E424) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR9 >> 16) & 0xFF), ((NVIC_IPR9 = (NVIC_IPR9 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR9_IPR_N3  ----------------------------------
// SVD Line: 19440

//  <item> SFDITEM_FIELD__NVIC_IPR9_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E424) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR9 >> 24) & 0xFF), ((NVIC_IPR9 = (NVIC_IPR9 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR9  -----------------------------------
// SVD Line: 19413

//  <rtree> SFDITEM_REG__NVIC_IPR9
//    <name> IPR9 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E424) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR9 >> 0) & 0xFFFFFFFF), ((NVIC_IPR9 = (NVIC_IPR9 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR9_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR9_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR9_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR9_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR10  -------------------------------
// SVD Line: 19448

unsigned int NVIC_IPR10 __AT (0xE000E428);



// ------------------------------  Field Item: NVIC_IPR10_IPR_N0  ---------------------------------
// SVD Line: 19457

//  <item> SFDITEM_FIELD__NVIC_IPR10_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E428) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR10 >> 0) & 0xFF), ((NVIC_IPR10 = (NVIC_IPR10 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR10_IPR_N1  ---------------------------------
// SVD Line: 19463

//  <item> SFDITEM_FIELD__NVIC_IPR10_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E428) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR10 >> 8) & 0xFF), ((NVIC_IPR10 = (NVIC_IPR10 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR10_IPR_N2  ---------------------------------
// SVD Line: 19469

//  <item> SFDITEM_FIELD__NVIC_IPR10_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E428) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR10 >> 16) & 0xFF), ((NVIC_IPR10 = (NVIC_IPR10 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR10_IPR_N3  ---------------------------------
// SVD Line: 19475

//  <item> SFDITEM_FIELD__NVIC_IPR10_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E428) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR10 >> 24) & 0xFF), ((NVIC_IPR10 = (NVIC_IPR10 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IPR10  -----------------------------------
// SVD Line: 19448

//  <rtree> SFDITEM_REG__NVIC_IPR10
//    <name> IPR10 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E428) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR10 >> 0) & 0xFFFFFFFF), ((NVIC_IPR10 = (NVIC_IPR10 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR10_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR10_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR10_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR10_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR11  -------------------------------
// SVD Line: 19483

unsigned int NVIC_IPR11 __AT (0xE000E42C);



// ------------------------------  Field Item: NVIC_IPR11_IPR_N0  ---------------------------------
// SVD Line: 19492

//  <item> SFDITEM_FIELD__NVIC_IPR11_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E42C) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR11 >> 0) & 0xFF), ((NVIC_IPR11 = (NVIC_IPR11 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR11_IPR_N1  ---------------------------------
// SVD Line: 19498

//  <item> SFDITEM_FIELD__NVIC_IPR11_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E42C) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR11 >> 8) & 0xFF), ((NVIC_IPR11 = (NVIC_IPR11 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR11_IPR_N2  ---------------------------------
// SVD Line: 19504

//  <item> SFDITEM_FIELD__NVIC_IPR11_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E42C) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR11 >> 16) & 0xFF), ((NVIC_IPR11 = (NVIC_IPR11 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR11_IPR_N3  ---------------------------------
// SVD Line: 19510

//  <item> SFDITEM_FIELD__NVIC_IPR11_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E42C) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR11 >> 24) & 0xFF), ((NVIC_IPR11 = (NVIC_IPR11 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IPR11  -----------------------------------
// SVD Line: 19483

//  <rtree> SFDITEM_REG__NVIC_IPR11
//    <name> IPR11 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E42C) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR11 >> 0) & 0xFFFFFFFF), ((NVIC_IPR11 = (NVIC_IPR11 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR11_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR11_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR11_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR11_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR12  -------------------------------
// SVD Line: 19518

unsigned int NVIC_IPR12 __AT (0xE000E430);



// ------------------------------  Field Item: NVIC_IPR12_IPR_N0  ---------------------------------
// SVD Line: 19527

//  <item> SFDITEM_FIELD__NVIC_IPR12_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E430) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR12 >> 0) & 0xFF), ((NVIC_IPR12 = (NVIC_IPR12 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR12_IPR_N1  ---------------------------------
// SVD Line: 19533

//  <item> SFDITEM_FIELD__NVIC_IPR12_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E430) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR12 >> 8) & 0xFF), ((NVIC_IPR12 = (NVIC_IPR12 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR12_IPR_N2  ---------------------------------
// SVD Line: 19539

//  <item> SFDITEM_FIELD__NVIC_IPR12_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E430) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR12 >> 16) & 0xFF), ((NVIC_IPR12 = (NVIC_IPR12 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR12_IPR_N3  ---------------------------------
// SVD Line: 19545

//  <item> SFDITEM_FIELD__NVIC_IPR12_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E430) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR12 >> 24) & 0xFF), ((NVIC_IPR12 = (NVIC_IPR12 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IPR12  -----------------------------------
// SVD Line: 19518

//  <rtree> SFDITEM_REG__NVIC_IPR12
//    <name> IPR12 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E430) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR12 >> 0) & 0xFFFFFFFF), ((NVIC_IPR12 = (NVIC_IPR12 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR12_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR12_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR12_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR12_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR13  -------------------------------
// SVD Line: 19553

unsigned int NVIC_IPR13 __AT (0xE000E434);



// ------------------------------  Field Item: NVIC_IPR13_IPR_N0  ---------------------------------
// SVD Line: 19562

//  <item> SFDITEM_FIELD__NVIC_IPR13_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E434) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR13 >> 0) & 0xFF), ((NVIC_IPR13 = (NVIC_IPR13 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR13_IPR_N1  ---------------------------------
// SVD Line: 19568

//  <item> SFDITEM_FIELD__NVIC_IPR13_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E434) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR13 >> 8) & 0xFF), ((NVIC_IPR13 = (NVIC_IPR13 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR13_IPR_N2  ---------------------------------
// SVD Line: 19574

//  <item> SFDITEM_FIELD__NVIC_IPR13_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E434) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR13 >> 16) & 0xFF), ((NVIC_IPR13 = (NVIC_IPR13 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR13_IPR_N3  ---------------------------------
// SVD Line: 19580

//  <item> SFDITEM_FIELD__NVIC_IPR13_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E434) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR13 >> 24) & 0xFF), ((NVIC_IPR13 = (NVIC_IPR13 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IPR13  -----------------------------------
// SVD Line: 19553

//  <rtree> SFDITEM_REG__NVIC_IPR13
//    <name> IPR13 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E434) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR13 >> 0) & 0xFFFFFFFF), ((NVIC_IPR13 = (NVIC_IPR13 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR13_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR13_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR13_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR13_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: NVIC  -------------------------------------
// SVD Line: 18912

//  <view> NVIC
//    <name> NVIC </name>
//    <item> SFDITEM_REG__NVIC_ISER0 </item>
//    <item> SFDITEM_REG__NVIC_ISER1 </item>
//    <item> SFDITEM_REG__NVIC_ICER0 </item>
//    <item> SFDITEM_REG__NVIC_ICER1 </item>
//    <item> SFDITEM_REG__NVIC_ISPR0 </item>
//    <item> SFDITEM_REG__NVIC_ISPR1 </item>
//    <item> SFDITEM_REG__NVIC_ICPR0 </item>
//    <item> SFDITEM_REG__NVIC_ICPR1 </item>
//    <item> SFDITEM_REG__NVIC_IABR0 </item>
//    <item> SFDITEM_REG__NVIC_IABR1 </item>
//    <item> SFDITEM_REG__NVIC_IPR0 </item>
//    <item> SFDITEM_REG__NVIC_IPR1 </item>
//    <item> SFDITEM_REG__NVIC_IPR2 </item>
//    <item> SFDITEM_REG__NVIC_IPR3 </item>
//    <item> SFDITEM_REG__NVIC_IPR4 </item>
//    <item> SFDITEM_REG__NVIC_IPR5 </item>
//    <item> SFDITEM_REG__NVIC_IPR6 </item>
//    <item> SFDITEM_REG__NVIC_IPR7 </item>
//    <item> SFDITEM_REG__NVIC_IPR8 </item>
//    <item> SFDITEM_REG__NVIC_IPR9 </item>
//    <item> SFDITEM_REG__NVIC_IPR10 </item>
//    <item> SFDITEM_REG__NVIC_IPR11 </item>
//    <item> SFDITEM_REG__NVIC_IPR12 </item>
//    <item> SFDITEM_REG__NVIC_IPR13 </item>
//  </view>
//  


// --------------------------  Register Item Address: DBGMCU_IDCODE  ------------------------------
// SVD Line: 19601

unsigned int DBGMCU_IDCODE __AT (0xE0042000);



// ----------------------------  Field Item: DBGMCU_IDCODE_DEV_ID  --------------------------------
// SVD Line: 19610

//  <item> SFDITEM_FIELD__DBGMCU_IDCODE_DEV_ID
//    <name> DEV_ID </name>
//    <r> 
//    <i> [Bits 11..0] RO (@ 0xE0042000) Device identifier </i>
//    <edit> 
//      <loc> ( (unsigned short)((DBGMCU_IDCODE >> 0) & 0xFFF) ) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: DBGMCU_IDCODE_REV_ID  --------------------------------
// SVD Line: 19616

//  <item> SFDITEM_FIELD__DBGMCU_IDCODE_REV_ID
//    <name> REV_ID </name>
//    <r> 
//    <i> [Bits 31..16] RO (@ 0xE0042000) Revision identifie </i>
//    <edit> 
//      <loc> ( (unsigned short)((DBGMCU_IDCODE >> 16) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: DBGMCU_IDCODE  ---------------------------------
// SVD Line: 19601

//  <rtree> SFDITEM_REG__DBGMCU_IDCODE
//    <name> IDCODE </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE0042000) DBGMCU_IDCODE </i>
//    <loc> ( (unsigned int)((DBGMCU_IDCODE >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DBGMCU_IDCODE_DEV_ID </item>
//    <item> SFDITEM_FIELD__DBGMCU_IDCODE_REV_ID </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DBGMCU_CR  --------------------------------
// SVD Line: 19624

unsigned int DBGMCU_CR __AT (0xE0042004);



// -----------------------------  Field Item: DBGMCU_CR_DBG_SLEEP  --------------------------------
// SVD Line: 19634

//  <item> SFDITEM_FIELD__DBGMCU_CR_DBG_SLEEP
//    <name> DBG_SLEEP </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0xE0042004) Debug Sleep mode </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_CR ) </loc>
//      <o.0..0> DBG_SLEEP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: DBGMCU_CR_DBG_STOP  ---------------------------------
// SVD Line: 19640

//  <item> SFDITEM_FIELD__DBGMCU_CR_DBG_STOP
//    <name> DBG_STOP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xE0042004) Debug Stop mode </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_CR ) </loc>
//      <o.1..1> DBG_STOP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: DBGMCU_CR_DBG_STANDBY  -------------------------------
// SVD Line: 19646

//  <item> SFDITEM_FIELD__DBGMCU_CR_DBG_STANDBY
//    <name> DBG_STANDBY </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0xE0042004) Debug Standby mode </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_CR ) </loc>
//      <o.2..2> DBG_STANDBY
//    </check>
//  </item>
//  


// ----------------------------  Field Item: DBGMCU_CR_TRACE_IOEN  --------------------------------
// SVD Line: 19652

//  <item> SFDITEM_FIELD__DBGMCU_CR_TRACE_IOEN
//    <name> TRACE_IOEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0xE0042004) Trace pin assignment  control </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_CR ) </loc>
//      <o.5..5> TRACE_IOEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: DBGMCU_CR_TRACE_MODE  --------------------------------
// SVD Line: 19659

//  <item> SFDITEM_FIELD__DBGMCU_CR_TRACE_MODE
//    <name> TRACE_MODE </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0xE0042004) Trace pin assignment  control </i>
//    <edit> 
//      <loc> ( (unsigned char)((DBGMCU_CR >> 6) & 0x3), ((DBGMCU_CR = (DBGMCU_CR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DBGMCU_CR  -----------------------------------
// SVD Line: 19624

//  <rtree> SFDITEM_REG__DBGMCU_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE0042004) Debug MCU configuration  register </i>
//    <loc> ( (unsigned int)((DBGMCU_CR >> 0) & 0xFFFFFFFF), ((DBGMCU_CR = (DBGMCU_CR & ~(0xE7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xE7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DBGMCU_CR_DBG_SLEEP </item>
//    <item> SFDITEM_FIELD__DBGMCU_CR_DBG_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_CR_DBG_STANDBY </item>
//    <item> SFDITEM_FIELD__DBGMCU_CR_TRACE_IOEN </item>
//    <item> SFDITEM_FIELD__DBGMCU_CR_TRACE_MODE </item>
//  </rtree>
//  


// --------------------------  Register Item Address: DBGMCU_APB1_FZ  -----------------------------
// SVD Line: 19668

unsigned int DBGMCU_APB1_FZ __AT (0xE0042008);



// ------------------------  Field Item: DBGMCU_APB1_FZ_DBG_TIM2_STOP  ----------------------------
// SVD Line: 19678

//  <item> SFDITEM_FIELD__DBGMCU_APB1_FZ_DBG_TIM2_STOP
//    <name> DBG_TIM2_STOP </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0xE0042008) TIM2 counter stopped when core is  halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB1_FZ ) </loc>
//      <o.0..0> DBG_TIM2_STOP
//    </check>
//  </item>
//  


// ------------------------  Field Item: DBGMCU_APB1_FZ_DBG_TIM3_STOP  ----------------------------
// SVD Line: 19685

//  <item> SFDITEM_FIELD__DBGMCU_APB1_FZ_DBG_TIM3_STOP
//    <name> DBG_TIM3_STOP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xE0042008) TIM3 counter stopped when core is  halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB1_FZ ) </loc>
//      <o.1..1> DBG_TIM3_STOP
//    </check>
//  </item>
//  


// ------------------------  Field Item: DBGMCU_APB1_FZ_DBG_TIM4_STOP  ----------------------------
// SVD Line: 19692

//  <item> SFDITEM_FIELD__DBGMCU_APB1_FZ_DBG_TIM4_STOP
//    <name> DBG_TIM4_STOP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0xE0042008) TIM4 counter stopped when core is  halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB1_FZ ) </loc>
//      <o.2..2> DBG_TIM4_STOP
//    </check>
//  </item>
//  


// ------------------------  Field Item: DBGMCU_APB1_FZ_DBG_TIM5_STOP  ----------------------------
// SVD Line: 19699

//  <item> SFDITEM_FIELD__DBGMCU_APB1_FZ_DBG_TIM5_STOP
//    <name> DBG_TIM5_STOP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0xE0042008) TIM5 counter stopped when core is  halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB1_FZ ) </loc>
//      <o.3..3> DBG_TIM5_STOP
//    </check>
//  </item>
//  


// ------------------------  Field Item: DBGMCU_APB1_FZ_DBG_TIM6_STOP  ----------------------------
// SVD Line: 19706

//  <item> SFDITEM_FIELD__DBGMCU_APB1_FZ_DBG_TIM6_STOP
//    <name> DBG_TIM6_STOP </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0xE0042008) TIM6 counter stopped when core is  halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB1_FZ ) </loc>
//      <o.4..4> DBG_TIM6_STOP
//    </check>
//  </item>
//  


// ------------------------  Field Item: DBGMCU_APB1_FZ_DBG_TIM7_STOP  ----------------------------
// SVD Line: 19713

//  <item> SFDITEM_FIELD__DBGMCU_APB1_FZ_DBG_TIM7_STOP
//    <name> DBG_TIM7_STOP </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0xE0042008) TIM7 counter stopped when core is  halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB1_FZ ) </loc>
//      <o.5..5> DBG_TIM7_STOP
//    </check>
//  </item>
//  


// -------------------------  Field Item: DBGMCU_APB1_FZ_DBG_RTC_STOP  ----------------------------
// SVD Line: 19720

//  <item> SFDITEM_FIELD__DBGMCU_APB1_FZ_DBG_RTC_STOP
//    <name> DBG_RTC_STOP </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0xE0042008) Debug RTC stopped when core is  halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB1_FZ ) </loc>
//      <o.10..10> DBG_RTC_STOP
//    </check>
//  </item>
//  


// ------------------------  Field Item: DBGMCU_APB1_FZ_DBG_WWDG_STOP  ----------------------------
// SVD Line: 19727

//  <item> SFDITEM_FIELD__DBGMCU_APB1_FZ_DBG_WWDG_STOP
//    <name> DBG_WWDG_STOP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0xE0042008) Debug window watchdog stopped when core  is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB1_FZ ) </loc>
//      <o.11..11> DBG_WWDG_STOP
//    </check>
//  </item>
//  


// ------------------------  Field Item: DBGMCU_APB1_FZ_DBG_IWDG_STOP  ----------------------------
// SVD Line: 19734

//  <item> SFDITEM_FIELD__DBGMCU_APB1_FZ_DBG_IWDG_STOP
//    <name> DBG_IWDG_STOP </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0xE0042008) Debug independent watchdog stopped when  core is halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB1_FZ ) </loc>
//      <o.12..12> DBG_IWDG_STOP
//    </check>
//  </item>
//  


// --------------------  Field Item: DBGMCU_APB1_FZ_DBG_I2C1_SMBUS_TIMEOUT  -----------------------
// SVD Line: 19741

//  <item> SFDITEM_FIELD__DBGMCU_APB1_FZ_DBG_I2C1_SMBUS_TIMEOUT
//    <name> DBG_I2C1_SMBUS_TIMEOUT </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0xE0042008) SMBUS timeout mode stopped when core is  halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB1_FZ ) </loc>
//      <o.21..21> DBG_I2C1_SMBUS_TIMEOUT
//    </check>
//  </item>
//  


// --------------------  Field Item: DBGMCU_APB1_FZ_DBG_I2C2_SMBUS_TIMEOUT  -----------------------
// SVD Line: 19748

//  <item> SFDITEM_FIELD__DBGMCU_APB1_FZ_DBG_I2C2_SMBUS_TIMEOUT
//    <name> DBG_I2C2_SMBUS_TIMEOUT </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0xE0042008) SMBUS timeout mode stopped when core is  halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB1_FZ ) </loc>
//      <o.22..22> DBG_I2C2_SMBUS_TIMEOUT
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: DBGMCU_APB1_FZ  ---------------------------------
// SVD Line: 19668

//  <rtree> SFDITEM_REG__DBGMCU_APB1_FZ
//    <name> APB1_FZ </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE0042008) Debug MCU APB1 freeze  register1 </i>
//    <loc> ( (unsigned int)((DBGMCU_APB1_FZ >> 0) & 0xFFFFFFFF), ((DBGMCU_APB1_FZ = (DBGMCU_APB1_FZ & ~(0x601C3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x601C3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DBGMCU_APB1_FZ_DBG_TIM2_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB1_FZ_DBG_TIM3_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB1_FZ_DBG_TIM4_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB1_FZ_DBG_TIM5_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB1_FZ_DBG_TIM6_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB1_FZ_DBG_TIM7_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB1_FZ_DBG_RTC_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB1_FZ_DBG_WWDG_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB1_FZ_DBG_IWDG_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB1_FZ_DBG_I2C1_SMBUS_TIMEOUT </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB1_FZ_DBG_I2C2_SMBUS_TIMEOUT </item>
//  </rtree>
//  


// --------------------------  Register Item Address: DBGMCU_APB2_FZ  -----------------------------
// SVD Line: 19757

unsigned int DBGMCU_APB2_FZ __AT (0xE004200C);



// ------------------------  Field Item: DBGMCU_APB2_FZ_DBG_TIM9_STOP  ----------------------------
// SVD Line: 19767

//  <item> SFDITEM_FIELD__DBGMCU_APB2_FZ_DBG_TIM9_STOP
//    <name> DBG_TIM9_STOP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0xE004200C) TIM counter stopped when core is  halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB2_FZ ) </loc>
//      <o.2..2> DBG_TIM9_STOP
//    </check>
//  </item>
//  


// ------------------------  Field Item: DBGMCU_APB2_FZ_DBG_TIM10_STOP  ---------------------------
// SVD Line: 19774

//  <item> SFDITEM_FIELD__DBGMCU_APB2_FZ_DBG_TIM10_STOP
//    <name> DBG_TIM10_STOP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0xE004200C) TIM counter stopped when core is  halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB2_FZ ) </loc>
//      <o.3..3> DBG_TIM10_STOP
//    </check>
//  </item>
//  


// ------------------------  Field Item: DBGMCU_APB2_FZ_DBG_TIM11_STOP  ---------------------------
// SVD Line: 19781

//  <item> SFDITEM_FIELD__DBGMCU_APB2_FZ_DBG_TIM11_STOP
//    <name> DBG_TIM11_STOP </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0xE004200C) TIM counter stopped when core is  halted </i>
//    <check> 
//      <loc> ( (unsigned int) DBGMCU_APB2_FZ ) </loc>
//      <o.4..4> DBG_TIM11_STOP
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: DBGMCU_APB2_FZ  ---------------------------------
// SVD Line: 19757

//  <rtree> SFDITEM_REG__DBGMCU_APB2_FZ
//    <name> APB2_FZ </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE004200C) Debug MCU APB1 freeze register  2 </i>
//    <loc> ( (unsigned int)((DBGMCU_APB2_FZ >> 0) & 0xFFFFFFFF), ((DBGMCU_APB2_FZ = (DBGMCU_APB2_FZ & ~(0x1CUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1C) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DBGMCU_APB2_FZ_DBG_TIM9_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB2_FZ_DBG_TIM10_STOP </item>
//    <item> SFDITEM_FIELD__DBGMCU_APB2_FZ_DBG_TIM11_STOP </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: DBGMCU  ------------------------------------
// SVD Line: 19590

//  <view> DBGMCU
//    <name> DBGMCU </name>
//    <item> SFDITEM_REG__DBGMCU_IDCODE </item>
//    <item> SFDITEM_REG__DBGMCU_CR </item>
//    <item> SFDITEM_REG__DBGMCU_APB1_FZ </item>
//    <item> SFDITEM_REG__DBGMCU_APB2_FZ </item>
//  </view>
//  


// ----------------------------  Register Item Address: SDIO_POWER  -------------------------------
// SVD Line: 19809

unsigned int SDIO_POWER __AT (0x40012C00);



// -----------------------------  Field Item: SDIO_POWER_PWRCTRL  ---------------------------------
// SVD Line: 19818

//  <item> SFDITEM_FIELD__SDIO_POWER_PWRCTRL
//    <name> PWRCTRL </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C00) Power supply control bits. </i>
//    <edit> 
//      <loc> ( (unsigned char)((SDIO_POWER >> 0) & 0x3), ((SDIO_POWER = (SDIO_POWER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SDIO_POWER  -----------------------------------
// SVD Line: 19809

//  <rtree> SFDITEM_REG__SDIO_POWER
//    <name> POWER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C00) power control register </i>
//    <loc> ( (unsigned int)((SDIO_POWER >> 0) & 0xFFFFFFFF), ((SDIO_POWER = (SDIO_POWER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SDIO_POWER_PWRCTRL </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SDIO_CLKCR  -------------------------------
// SVD Line: 19826

unsigned int SDIO_CLKCR __AT (0x40012C04);



// -----------------------------  Field Item: SDIO_CLKCR_HWFC_EN  ---------------------------------
// SVD Line: 19835

//  <item> SFDITEM_FIELD__SDIO_CLKCR_HWFC_EN
//    <name> HWFC_EN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C04) HW Flow Control enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_CLKCR ) </loc>
//      <o.14..14> HWFC_EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_CLKCR_NEGEDGE  ---------------------------------
// SVD Line: 19841

//  <item> SFDITEM_FIELD__SDIO_CLKCR_NEGEDGE
//    <name> NEGEDGE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C04) SDIO_CK dephasing selection  bit </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_CLKCR ) </loc>
//      <o.13..13> NEGEDGE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_CLKCR_WIDBUS  ---------------------------------
// SVD Line: 19848

//  <item> SFDITEM_FIELD__SDIO_CLKCR_WIDBUS
//    <name> WIDBUS </name>
//    <rw> 
//    <i> [Bits 12..11] RW (@ 0x40012C04) Wide bus mode enable bit </i>
//    <edit> 
//      <loc> ( (unsigned char)((SDIO_CLKCR >> 11) & 0x3), ((SDIO_CLKCR = (SDIO_CLKCR & ~(0x3UL << 11 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 11 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: SDIO_CLKCR_BYPASS  ---------------------------------
// SVD Line: 19854

//  <item> SFDITEM_FIELD__SDIO_CLKCR_BYPASS
//    <name> BYPASS </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C04) Clock divider bypass enable  bit </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_CLKCR ) </loc>
//      <o.10..10> BYPASS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_CLKCR_PWRSAV  ---------------------------------
// SVD Line: 19861

//  <item> SFDITEM_FIELD__SDIO_CLKCR_PWRSAV
//    <name> PWRSAV </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C04) Power saving configuration  bit </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_CLKCR ) </loc>
//      <o.9..9> PWRSAV
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_CLKCR_CLKEN  ----------------------------------
// SVD Line: 19868

//  <item> SFDITEM_FIELD__SDIO_CLKCR_CLKEN
//    <name> CLKEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C04) Clock enable bit </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_CLKCR ) </loc>
//      <o.8..8> CLKEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_CLKCR_CLKDIV  ---------------------------------
// SVD Line: 19874

//  <item> SFDITEM_FIELD__SDIO_CLKCR_CLKDIV
//    <name> CLKDIV </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40012C04) Clock divide factor </i>
//    <edit> 
//      <loc> ( (unsigned char)((SDIO_CLKCR >> 0) & 0xFF), ((SDIO_CLKCR = (SDIO_CLKCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SDIO_CLKCR  -----------------------------------
// SVD Line: 19826

//  <rtree> SFDITEM_REG__SDIO_CLKCR
//    <name> CLKCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C04) SDI clock control register </i>
//    <loc> ( (unsigned int)((SDIO_CLKCR >> 0) & 0xFFFFFFFF), ((SDIO_CLKCR = (SDIO_CLKCR & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SDIO_CLKCR_HWFC_EN </item>
//    <item> SFDITEM_FIELD__SDIO_CLKCR_NEGEDGE </item>
//    <item> SFDITEM_FIELD__SDIO_CLKCR_WIDBUS </item>
//    <item> SFDITEM_FIELD__SDIO_CLKCR_BYPASS </item>
//    <item> SFDITEM_FIELD__SDIO_CLKCR_PWRSAV </item>
//    <item> SFDITEM_FIELD__SDIO_CLKCR_CLKEN </item>
//    <item> SFDITEM_FIELD__SDIO_CLKCR_CLKDIV </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SDIO_ARG  --------------------------------
// SVD Line: 19882

unsigned int SDIO_ARG __AT (0x40012C08);



// -------------------------------  Field Item: SDIO_ARG_CMDARG  ----------------------------------
// SVD Line: 19891

//  <item> SFDITEM_FIELD__SDIO_ARG_CMDARG
//    <name> CMDARG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C08) Command argument </i>
//    <edit> 
//      <loc> ( (unsigned int)((SDIO_ARG >> 0) & 0xFFFFFFFF), ((SDIO_ARG = (SDIO_ARG & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: SDIO_ARG  ------------------------------------
// SVD Line: 19882

//  <rtree> SFDITEM_REG__SDIO_ARG
//    <name> ARG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C08) argument register </i>
//    <loc> ( (unsigned int)((SDIO_ARG >> 0) & 0xFFFFFFFF), ((SDIO_ARG = (SDIO_ARG & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SDIO_ARG_CMDARG </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SDIO_CMD  --------------------------------
// SVD Line: 19899

unsigned int SDIO_CMD __AT (0x40012C0C);



// -----------------------------  Field Item: SDIO_CMD_CE_ATACMD  ---------------------------------
// SVD Line: 19908

//  <item> SFDITEM_FIELD__SDIO_CMD_CE_ATACMD
//    <name> CE_ATACMD </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C0C) CE-ATA command </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_CMD ) </loc>
//      <o.14..14> CE_ATACMD
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SDIO_CMD_nIEN  -----------------------------------
// SVD Line: 19914

//  <item> SFDITEM_FIELD__SDIO_CMD_nIEN
//    <name> nIEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C0C) not Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_CMD ) </loc>
//      <o.13..13> nIEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_CMD_ENCMDcompl  --------------------------------
// SVD Line: 19920

//  <item> SFDITEM_FIELD__SDIO_CMD_ENCMDcompl
//    <name> ENCMDcompl </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C0C) Enable CMD completion </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_CMD ) </loc>
//      <o.12..12> ENCMDcompl
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SDIO_CMD_SDIOSuspend  --------------------------------
// SVD Line: 19926

//  <item> SFDITEM_FIELD__SDIO_CMD_SDIOSuspend
//    <name> SDIOSuspend </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C0C) SD I/O suspend command </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_CMD ) </loc>
//      <o.11..11> SDIOSuspend
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SDIO_CMD_CPSMEN  ----------------------------------
// SVD Line: 19932

//  <item> SFDITEM_FIELD__SDIO_CMD_CPSMEN
//    <name> CPSMEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C0C) Command path state machine (CPSM) Enable  bit </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_CMD ) </loc>
//      <o.10..10> CPSMEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_CMD_WAITPEND  ---------------------------------
// SVD Line: 19939

//  <item> SFDITEM_FIELD__SDIO_CMD_WAITPEND
//    <name> WAITPEND </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C0C) CPSM Waits for ends of data transfer  (CmdPend internal signal). </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_CMD ) </loc>
//      <o.9..9> WAITPEND
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_CMD_WAITINT  ----------------------------------
// SVD Line: 19946

//  <item> SFDITEM_FIELD__SDIO_CMD_WAITINT
//    <name> WAITINT </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C0C) CPSM waits for interrupt  request </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_CMD ) </loc>
//      <o.8..8> WAITINT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_CMD_WAITRESP  ---------------------------------
// SVD Line: 19953

//  <item> SFDITEM_FIELD__SDIO_CMD_WAITRESP
//    <name> WAITRESP </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40012C0C) Wait for response bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((SDIO_CMD >> 6) & 0x3), ((SDIO_CMD = (SDIO_CMD & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: SDIO_CMD_CMDINDEX  ---------------------------------
// SVD Line: 19959

//  <item> SFDITEM_FIELD__SDIO_CMD_CMDINDEX
//    <name> CMDINDEX </name>
//    <rw> 
//    <i> [Bits 5..0] RW (@ 0x40012C0C) Command index </i>
//    <edit> 
//      <loc> ( (unsigned char)((SDIO_CMD >> 0) & 0x3F), ((SDIO_CMD = (SDIO_CMD & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: SDIO_CMD  ------------------------------------
// SVD Line: 19899

//  <rtree> SFDITEM_REG__SDIO_CMD
//    <name> CMD </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C0C) command register </i>
//    <loc> ( (unsigned int)((SDIO_CMD >> 0) & 0xFFFFFFFF), ((SDIO_CMD = (SDIO_CMD & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SDIO_CMD_CE_ATACMD </item>
//    <item> SFDITEM_FIELD__SDIO_CMD_nIEN </item>
//    <item> SFDITEM_FIELD__SDIO_CMD_ENCMDcompl </item>
//    <item> SFDITEM_FIELD__SDIO_CMD_SDIOSuspend </item>
//    <item> SFDITEM_FIELD__SDIO_CMD_CPSMEN </item>
//    <item> SFDITEM_FIELD__SDIO_CMD_WAITPEND </item>
//    <item> SFDITEM_FIELD__SDIO_CMD_WAITINT </item>
//    <item> SFDITEM_FIELD__SDIO_CMD_WAITRESP </item>
//    <item> SFDITEM_FIELD__SDIO_CMD_CMDINDEX </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SDIO_RESPCMD  ------------------------------
// SVD Line: 19967

unsigned int SDIO_RESPCMD __AT (0x40012C10);



// ----------------------------  Field Item: SDIO_RESPCMD_RESPCMD  --------------------------------
// SVD Line: 19976

//  <item> SFDITEM_FIELD__SDIO_RESPCMD_RESPCMD
//    <name> RESPCMD </name>
//    <r> 
//    <i> [Bits 5..0] RO (@ 0x40012C10) Response command index </i>
//    <edit> 
//      <loc> ( (unsigned char)((SDIO_RESPCMD >> 0) & 0x3F) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: SDIO_RESPCMD  ----------------------------------
// SVD Line: 19967

//  <rtree> SFDITEM_REG__SDIO_RESPCMD
//    <name> RESPCMD </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012C10) command response register </i>
//    <loc> ( (unsigned int)((SDIO_RESPCMD >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SDIO_RESPCMD_RESPCMD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SDIO_RESP1  -------------------------------
// SVD Line: 19984

unsigned int SDIO_RESP1 __AT (0x40012C14);



// ---------------------------  Field Item: SDIO_RESP1_CARDSTATUS1  -------------------------------
// SVD Line: 19993

//  <item> SFDITEM_FIELD__SDIO_RESP1_CARDSTATUS1
//    <name> CARDSTATUS1 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012C14) see Table 133. </i>
//    <edit> 
//      <loc> ( (unsigned int)((SDIO_RESP1 >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SDIO_RESP1  -----------------------------------
// SVD Line: 19984

//  <rtree> SFDITEM_REG__SDIO_RESP1
//    <name> RESP1 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012C14) response 1..4 register </i>
//    <loc> ( (unsigned int)((SDIO_RESP1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SDIO_RESP1_CARDSTATUS1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SDIO_RESP2  -------------------------------
// SVD Line: 20001

unsigned int SDIO_RESP2 __AT (0x40012C18);



// ---------------------------  Field Item: SDIO_RESP2_CARDSTATUS2  -------------------------------
// SVD Line: 20010

//  <item> SFDITEM_FIELD__SDIO_RESP2_CARDSTATUS2
//    <name> CARDSTATUS2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012C18) see Table 133. </i>
//    <edit> 
//      <loc> ( (unsigned int)((SDIO_RESP2 >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SDIO_RESP2  -----------------------------------
// SVD Line: 20001

//  <rtree> SFDITEM_REG__SDIO_RESP2
//    <name> RESP2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012C18) response 1..4 register </i>
//    <loc> ( (unsigned int)((SDIO_RESP2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SDIO_RESP2_CARDSTATUS2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SDIO_RESP3  -------------------------------
// SVD Line: 20018

unsigned int SDIO_RESP3 __AT (0x40012C1C);



// ---------------------------  Field Item: SDIO_RESP3_CARDSTATUS3  -------------------------------
// SVD Line: 20027

//  <item> SFDITEM_FIELD__SDIO_RESP3_CARDSTATUS3
//    <name> CARDSTATUS3 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012C1C) see Table 133. </i>
//    <edit> 
//      <loc> ( (unsigned int)((SDIO_RESP3 >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SDIO_RESP3  -----------------------------------
// SVD Line: 20018

//  <rtree> SFDITEM_REG__SDIO_RESP3
//    <name> RESP3 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012C1C) response 1..4 register </i>
//    <loc> ( (unsigned int)((SDIO_RESP3 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SDIO_RESP3_CARDSTATUS3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SDIO_RESP4  -------------------------------
// SVD Line: 20035

unsigned int SDIO_RESP4 __AT (0x40012C20);



// ---------------------------  Field Item: SDIO_RESP4_CARDSTATUS4  -------------------------------
// SVD Line: 20044

//  <item> SFDITEM_FIELD__SDIO_RESP4_CARDSTATUS4
//    <name> CARDSTATUS4 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012C20) see Table 133. </i>
//    <edit> 
//      <loc> ( (unsigned int)((SDIO_RESP4 >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SDIO_RESP4  -----------------------------------
// SVD Line: 20035

//  <rtree> SFDITEM_REG__SDIO_RESP4
//    <name> RESP4 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012C20) response 1..4 register </i>
//    <loc> ( (unsigned int)((SDIO_RESP4 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SDIO_RESP4_CARDSTATUS4 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SDIO_DTIMER  -------------------------------
// SVD Line: 20052

unsigned int SDIO_DTIMER __AT (0x40012C24);



// ----------------------------  Field Item: SDIO_DTIMER_DATATIME  --------------------------------
// SVD Line: 20061

//  <item> SFDITEM_FIELD__SDIO_DTIMER_DATATIME
//    <name> DATATIME </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C24) Data timeout period </i>
//    <edit> 
//      <loc> ( (unsigned int)((SDIO_DTIMER >> 0) & 0xFFFFFFFF), ((SDIO_DTIMER = (SDIO_DTIMER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SDIO_DTIMER  ----------------------------------
// SVD Line: 20052

//  <rtree> SFDITEM_REG__SDIO_DTIMER
//    <name> DTIMER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C24) data timer register </i>
//    <loc> ( (unsigned int)((SDIO_DTIMER >> 0) & 0xFFFFFFFF), ((SDIO_DTIMER = (SDIO_DTIMER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SDIO_DTIMER_DATATIME </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SDIO_DLEN  --------------------------------
// SVD Line: 20069

unsigned int SDIO_DLEN __AT (0x40012C28);



// ----------------------------  Field Item: SDIO_DLEN_DATALENGTH  --------------------------------
// SVD Line: 20078

//  <item> SFDITEM_FIELD__SDIO_DLEN_DATALENGTH
//    <name> DATALENGTH </name>
//    <rw> 
//    <i> [Bits 24..0] RW (@ 0x40012C28) Data length value </i>
//    <edit> 
//      <loc> ( (unsigned int)((SDIO_DLEN >> 0) & 0x1FFFFFF), ((SDIO_DLEN = (SDIO_DLEN & ~(0x1FFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: SDIO_DLEN  -----------------------------------
// SVD Line: 20069

//  <rtree> SFDITEM_REG__SDIO_DLEN
//    <name> DLEN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C28) data length register </i>
//    <loc> ( (unsigned int)((SDIO_DLEN >> 0) & 0xFFFFFFFF), ((SDIO_DLEN = (SDIO_DLEN & ~(0x1FFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SDIO_DLEN_DATALENGTH </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SDIO_DCTRL  -------------------------------
// SVD Line: 20086

unsigned int SDIO_DCTRL __AT (0x40012C2C);



// ------------------------------  Field Item: SDIO_DCTRL_SDIOEN  ---------------------------------
// SVD Line: 20095

//  <item> SFDITEM_FIELD__SDIO_DCTRL_SDIOEN
//    <name> SDIOEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C2C) SD I/O enable functions </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_DCTRL ) </loc>
//      <o.11..11> SDIOEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_DCTRL_RWMOD  ----------------------------------
// SVD Line: 20101

//  <item> SFDITEM_FIELD__SDIO_DCTRL_RWMOD
//    <name> RWMOD </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C2C) Read wait mode </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_DCTRL ) </loc>
//      <o.10..10> RWMOD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_DCTRL_RWSTOP  ---------------------------------
// SVD Line: 20107

//  <item> SFDITEM_FIELD__SDIO_DCTRL_RWSTOP
//    <name> RWSTOP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C2C) Read wait stop </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_DCTRL ) </loc>
//      <o.9..9> RWSTOP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_DCTRL_RWSTART  ---------------------------------
// SVD Line: 20113

//  <item> SFDITEM_FIELD__SDIO_DCTRL_RWSTART
//    <name> RWSTART </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C2C) Read wait start </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_DCTRL ) </loc>
//      <o.8..8> RWSTART
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SDIO_DCTRL_DBLOCKSIZE  -------------------------------
// SVD Line: 20119

//  <item> SFDITEM_FIELD__SDIO_DCTRL_DBLOCKSIZE
//    <name> DBLOCKSIZE </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40012C2C) Data block size </i>
//    <edit> 
//      <loc> ( (unsigned char)((SDIO_DCTRL >> 4) & 0xF), ((SDIO_DCTRL = (SDIO_DCTRL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: SDIO_DCTRL_DMAEN  ----------------------------------
// SVD Line: 20125

//  <item> SFDITEM_FIELD__SDIO_DCTRL_DMAEN
//    <name> DMAEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C2C) DMA enable bit </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_DCTRL ) </loc>
//      <o.3..3> DMAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_DCTRL_DTMODE  ---------------------------------
// SVD Line: 20131

//  <item> SFDITEM_FIELD__SDIO_DCTRL_DTMODE
//    <name> DTMODE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C2C) Data transfer mode selection 1: Stream  or SDIO multibyte data transfer. </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_DCTRL ) </loc>
//      <o.2..2> DTMODE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_DCTRL_DTDIR  ----------------------------------
// SVD Line: 20138

//  <item> SFDITEM_FIELD__SDIO_DCTRL_DTDIR
//    <name> DTDIR </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C2C) Data transfer direction  selection </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_DCTRL ) </loc>
//      <o.1..1> DTDIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SDIO_DCTRL_DTEN  ----------------------------------
// SVD Line: 20145

//  <item> SFDITEM_FIELD__SDIO_DCTRL_DTEN
//    <name> DTEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C2C) Data transfer enabled bit </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_DCTRL ) </loc>
//      <o.0..0> DTEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: SDIO_DCTRL  -----------------------------------
// SVD Line: 20086

//  <rtree> SFDITEM_REG__SDIO_DCTRL
//    <name> DCTRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C2C) data control register </i>
//    <loc> ( (unsigned int)((SDIO_DCTRL >> 0) & 0xFFFFFFFF), ((SDIO_DCTRL = (SDIO_DCTRL & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SDIO_DCTRL_SDIOEN </item>
//    <item> SFDITEM_FIELD__SDIO_DCTRL_RWMOD </item>
//    <item> SFDITEM_FIELD__SDIO_DCTRL_RWSTOP </item>
//    <item> SFDITEM_FIELD__SDIO_DCTRL_RWSTART </item>
//    <item> SFDITEM_FIELD__SDIO_DCTRL_DBLOCKSIZE </item>
//    <item> SFDITEM_FIELD__SDIO_DCTRL_DMAEN </item>
//    <item> SFDITEM_FIELD__SDIO_DCTRL_DTMODE </item>
//    <item> SFDITEM_FIELD__SDIO_DCTRL_DTDIR </item>
//    <item> SFDITEM_FIELD__SDIO_DCTRL_DTEN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SDIO_DCOUNT  -------------------------------
// SVD Line: 20153

unsigned int SDIO_DCOUNT __AT (0x40012C30);



// ----------------------------  Field Item: SDIO_DCOUNT_DATACOUNT  -------------------------------
// SVD Line: 20162

//  <item> SFDITEM_FIELD__SDIO_DCOUNT_DATACOUNT
//    <name> DATACOUNT </name>
//    <r> 
//    <i> [Bits 24..0] RO (@ 0x40012C30) Data count value </i>
//    <edit> 
//      <loc> ( (unsigned int)((SDIO_DCOUNT >> 0) & 0x1FFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SDIO_DCOUNT  ----------------------------------
// SVD Line: 20153

//  <rtree> SFDITEM_REG__SDIO_DCOUNT
//    <name> DCOUNT </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012C30) data counter register </i>
//    <loc> ( (unsigned int)((SDIO_DCOUNT >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SDIO_DCOUNT_DATACOUNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SDIO_STA  --------------------------------
// SVD Line: 20170

unsigned int SDIO_STA __AT (0x40012C34);



// ------------------------------  Field Item: SDIO_STA_CEATAEND  ---------------------------------
// SVD Line: 20179

//  <item> SFDITEM_FIELD__SDIO_STA_CEATAEND
//    <name> CEATAEND </name>
//    <r> 
//    <i> [Bit 23] RO (@ 0x40012C34) CE-ATA command completion signal  received for CMD61 </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.23..23> CEATAEND
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SDIO_STA_SDIOIT  ----------------------------------
// SVD Line: 20186

//  <item> SFDITEM_FIELD__SDIO_STA_SDIOIT
//    <name> SDIOIT </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x40012C34) SDIO interrupt received </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.22..22> SDIOIT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SDIO_STA_RXDAVL  ----------------------------------
// SVD Line: 20192

//  <item> SFDITEM_FIELD__SDIO_STA_RXDAVL
//    <name> RXDAVL </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x40012C34) Data available in receive  FIFO </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.21..21> RXDAVL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SDIO_STA_TXDAVL  ----------------------------------
// SVD Line: 20199

//  <item> SFDITEM_FIELD__SDIO_STA_TXDAVL
//    <name> TXDAVL </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x40012C34) Data available in transmit  FIFO </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.20..20> TXDAVL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_RXFIFOE  ----------------------------------
// SVD Line: 20206

//  <item> SFDITEM_FIELD__SDIO_STA_RXFIFOE
//    <name> RXFIFOE </name>
//    <r> 
//    <i> [Bit 19] RO (@ 0x40012C34) Receive FIFO empty </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.19..19> RXFIFOE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_TXFIFOE  ----------------------------------
// SVD Line: 20212

//  <item> SFDITEM_FIELD__SDIO_STA_TXFIFOE
//    <name> TXFIFOE </name>
//    <r> 
//    <i> [Bit 18] RO (@ 0x40012C34) Transmit FIFO empty </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.18..18> TXFIFOE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_RXFIFOF  ----------------------------------
// SVD Line: 20218

//  <item> SFDITEM_FIELD__SDIO_STA_RXFIFOF
//    <name> RXFIFOF </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x40012C34) Receive FIFO full </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.17..17> RXFIFOF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_TXFIFOF  ----------------------------------
// SVD Line: 20224

//  <item> SFDITEM_FIELD__SDIO_STA_TXFIFOF
//    <name> TXFIFOF </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40012C34) Transmit FIFO full </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.16..16> TXFIFOF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_RXFIFOHF  ---------------------------------
// SVD Line: 20230

//  <item> SFDITEM_FIELD__SDIO_STA_RXFIFOHF
//    <name> RXFIFOHF </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40012C34) Receive FIFO half full: there are at  least 8 words in the FIFO </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.15..15> RXFIFOHF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_TXFIFOHE  ---------------------------------
// SVD Line: 20237

//  <item> SFDITEM_FIELD__SDIO_STA_TXFIFOHE
//    <name> TXFIFOHE </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40012C34) Transmit FIFO half empty: at least 8  words can be written into the FIFO </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.14..14> TXFIFOHE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SDIO_STA_RXACT  -----------------------------------
// SVD Line: 20244

//  <item> SFDITEM_FIELD__SDIO_STA_RXACT
//    <name> RXACT </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40012C34) Data receive in progress </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.13..13> RXACT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SDIO_STA_TXACT  -----------------------------------
// SVD Line: 20250

//  <item> SFDITEM_FIELD__SDIO_STA_TXACT
//    <name> TXACT </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40012C34) Data transmit in progress </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.12..12> TXACT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SDIO_STA_CMDACT  ----------------------------------
// SVD Line: 20256

//  <item> SFDITEM_FIELD__SDIO_STA_CMDACT
//    <name> CMDACT </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40012C34) Command transfer in  progress </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.11..11> CMDACT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_DBCKEND  ----------------------------------
// SVD Line: 20263

//  <item> SFDITEM_FIELD__SDIO_STA_DBCKEND
//    <name> DBCKEND </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40012C34) Data block sent/received (CRC check  passed) </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.10..10> DBCKEND
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_STBITERR  ---------------------------------
// SVD Line: 20270

//  <item> SFDITEM_FIELD__SDIO_STA_STBITERR
//    <name> STBITERR </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40012C34) Start bit not detected on all data  signals in wide bus mode </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.9..9> STBITERR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_DATAEND  ----------------------------------
// SVD Line: 20277

//  <item> SFDITEM_FIELD__SDIO_STA_DATAEND
//    <name> DATAEND </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40012C34) Data end (data counter, SDIDCOUNT, is  zero) </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.8..8> DATAEND
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_CMDSENT  ----------------------------------
// SVD Line: 20284

//  <item> SFDITEM_FIELD__SDIO_STA_CMDSENT
//    <name> CMDSENT </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40012C34) Command sent (no response  required) </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.7..7> CMDSENT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_CMDREND  ----------------------------------
// SVD Line: 20291

//  <item> SFDITEM_FIELD__SDIO_STA_CMDREND
//    <name> CMDREND </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40012C34) Command response received (CRC check  passed) </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.6..6> CMDREND
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_RXOVERR  ----------------------------------
// SVD Line: 20298

//  <item> SFDITEM_FIELD__SDIO_STA_RXOVERR
//    <name> RXOVERR </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40012C34) Received FIFO overrun  error </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.5..5> RXOVERR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_TXUNDERR  ---------------------------------
// SVD Line: 20305

//  <item> SFDITEM_FIELD__SDIO_STA_TXUNDERR
//    <name> TXUNDERR </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40012C34) Transmit FIFO underrun  error </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.4..4> TXUNDERR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_DTIMEOUT  ---------------------------------
// SVD Line: 20312

//  <item> SFDITEM_FIELD__SDIO_STA_DTIMEOUT
//    <name> DTIMEOUT </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40012C34) Data timeout </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.3..3> DTIMEOUT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_CTIMEOUT  ---------------------------------
// SVD Line: 20318

//  <item> SFDITEM_FIELD__SDIO_STA_CTIMEOUT
//    <name> CTIMEOUT </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40012C34) Command response timeout </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.2..2> CTIMEOUT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_DCRCFAIL  ---------------------------------
// SVD Line: 20324

//  <item> SFDITEM_FIELD__SDIO_STA_DCRCFAIL
//    <name> DCRCFAIL </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40012C34) Data block sent/received (CRC check  failed) </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.1..1> DCRCFAIL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_CCRCFAIL  ---------------------------------
// SVD Line: 20331

//  <item> SFDITEM_FIELD__SDIO_STA_CCRCFAIL
//    <name> CCRCFAIL </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40012C34) Command response received (CRC check  failed) </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.0..0> CCRCFAIL
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SDIO_STA  ------------------------------------
// SVD Line: 20170

//  <rtree> SFDITEM_REG__SDIO_STA
//    <name> STA </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012C34) status register </i>
//    <loc> ( (unsigned int)((SDIO_STA >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SDIO_STA_CEATAEND </item>
//    <item> SFDITEM_FIELD__SDIO_STA_SDIOIT </item>
//    <item> SFDITEM_FIELD__SDIO_STA_RXDAVL </item>
//    <item> SFDITEM_FIELD__SDIO_STA_TXDAVL </item>
//    <item> SFDITEM_FIELD__SDIO_STA_RXFIFOE </item>
//    <item> SFDITEM_FIELD__SDIO_STA_TXFIFOE </item>
//    <item> SFDITEM_FIELD__SDIO_STA_RXFIFOF </item>
//    <item> SFDITEM_FIELD__SDIO_STA_TXFIFOF </item>
//    <item> SFDITEM_FIELD__SDIO_STA_RXFIFOHF </item>
//    <item> SFDITEM_FIELD__SDIO_STA_TXFIFOHE </item>
//    <item> SFDITEM_FIELD__SDIO_STA_RXACT </item>
//    <item> SFDITEM_FIELD__SDIO_STA_TXACT </item>
//    <item> SFDITEM_FIELD__SDIO_STA_CMDACT </item>
//    <item> SFDITEM_FIELD__SDIO_STA_DBCKEND </item>
//    <item> SFDITEM_FIELD__SDIO_STA_STBITERR </item>
//    <item> SFDITEM_FIELD__SDIO_STA_DATAEND </item>
//    <item> SFDITEM_FIELD__SDIO_STA_CMDSENT </item>
//    <item> SFDITEM_FIELD__SDIO_STA_CMDREND </item>
//    <item> SFDITEM_FIELD__SDIO_STA_RXOVERR </item>
//    <item> SFDITEM_FIELD__SDIO_STA_TXUNDERR </item>
//    <item> SFDITEM_FIELD__SDIO_STA_DTIMEOUT </item>
//    <item> SFDITEM_FIELD__SDIO_STA_CTIMEOUT </item>
//    <item> SFDITEM_FIELD__SDIO_STA_DCRCFAIL </item>
//    <item> SFDITEM_FIELD__SDIO_STA_CCRCFAIL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SDIO_ICR  --------------------------------
// SVD Line: 20340

unsigned int SDIO_ICR __AT (0x40012C38);



// -----------------------------  Field Item: SDIO_ICR_CEATAENDC  ---------------------------------
// SVD Line: 20349

//  <item> SFDITEM_FIELD__SDIO_ICR_CEATAENDC
//    <name> CEATAENDC </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40012C38) CEATAEND flag clear bit </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_ICR ) </loc>
//      <o.23..23> CEATAENDC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_ICR_SDIOITC  ----------------------------------
// SVD Line: 20355

//  <item> SFDITEM_FIELD__SDIO_ICR_SDIOITC
//    <name> SDIOITC </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40012C38) SDIOIT flag clear bit </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_ICR ) </loc>
//      <o.22..22> SDIOITC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_ICR_DBCKENDC  ---------------------------------
// SVD Line: 20361

//  <item> SFDITEM_FIELD__SDIO_ICR_DBCKENDC
//    <name> DBCKENDC </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C38) DBCKEND flag clear bit </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_ICR ) </loc>
//      <o.10..10> DBCKENDC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_ICR_STBITERRC  ---------------------------------
// SVD Line: 20367

//  <item> SFDITEM_FIELD__SDIO_ICR_STBITERRC
//    <name> STBITERRC </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C38) STBITERR flag clear bit </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_ICR ) </loc>
//      <o.9..9> STBITERRC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_ICR_DATAENDC  ---------------------------------
// SVD Line: 20373

//  <item> SFDITEM_FIELD__SDIO_ICR_DATAENDC
//    <name> DATAENDC </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C38) DATAEND flag clear bit </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_ICR ) </loc>
//      <o.8..8> DATAENDC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_ICR_CMDSENTC  ---------------------------------
// SVD Line: 20379

//  <item> SFDITEM_FIELD__SDIO_ICR_CMDSENTC
//    <name> CMDSENTC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C38) CMDSENT flag clear bit </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_ICR ) </loc>
//      <o.7..7> CMDSENTC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_ICR_CMDRENDC  ---------------------------------
// SVD Line: 20385

//  <item> SFDITEM_FIELD__SDIO_ICR_CMDRENDC
//    <name> CMDRENDC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012C38) CMDREND flag clear bit </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_ICR ) </loc>
//      <o.6..6> CMDRENDC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_ICR_RXOVERRC  ---------------------------------
// SVD Line: 20391

//  <item> SFDITEM_FIELD__SDIO_ICR_RXOVERRC
//    <name> RXOVERRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012C38) RXOVERR flag clear bit </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_ICR ) </loc>
//      <o.5..5> RXOVERRC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_ICR_TXUNDERRC  ---------------------------------
// SVD Line: 20397

//  <item> SFDITEM_FIELD__SDIO_ICR_TXUNDERRC
//    <name> TXUNDERRC </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C38) TXUNDERR flag clear bit </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_ICR ) </loc>
//      <o.4..4> TXUNDERRC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_ICR_DTIMEOUTC  ---------------------------------
// SVD Line: 20403

//  <item> SFDITEM_FIELD__SDIO_ICR_DTIMEOUTC
//    <name> DTIMEOUTC </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C38) DTIMEOUT flag clear bit </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_ICR ) </loc>
//      <o.3..3> DTIMEOUTC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_ICR_CTIMEOUTC  ---------------------------------
// SVD Line: 20409

//  <item> SFDITEM_FIELD__SDIO_ICR_CTIMEOUTC
//    <name> CTIMEOUTC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C38) CTIMEOUT flag clear bit </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_ICR ) </loc>
//      <o.2..2> CTIMEOUTC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_ICR_DCRCFAILC  ---------------------------------
// SVD Line: 20415

//  <item> SFDITEM_FIELD__SDIO_ICR_DCRCFAILC
//    <name> DCRCFAILC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C38) DCRCFAIL flag clear bit </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_ICR ) </loc>
//      <o.1..1> DCRCFAILC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_ICR_CCRCFAILC  ---------------------------------
// SVD Line: 20421

//  <item> SFDITEM_FIELD__SDIO_ICR_CCRCFAILC
//    <name> CCRCFAILC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C38) CCRCFAIL flag clear bit </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_ICR ) </loc>
//      <o.0..0> CCRCFAILC
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SDIO_ICR  ------------------------------------
// SVD Line: 20340

//  <rtree> SFDITEM_REG__SDIO_ICR
//    <name> ICR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C38) interrupt clear register </i>
//    <loc> ( (unsigned int)((SDIO_ICR >> 0) & 0xFFFFFFFF), ((SDIO_ICR = (SDIO_ICR & ~(0xC007FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC007FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SDIO_ICR_CEATAENDC </item>
//    <item> SFDITEM_FIELD__SDIO_ICR_SDIOITC </item>
//    <item> SFDITEM_FIELD__SDIO_ICR_DBCKENDC </item>
//    <item> SFDITEM_FIELD__SDIO_ICR_STBITERRC </item>
//    <item> SFDITEM_FIELD__SDIO_ICR_DATAENDC </item>
//    <item> SFDITEM_FIELD__SDIO_ICR_CMDSENTC </item>
//    <item> SFDITEM_FIELD__SDIO_ICR_CMDRENDC </item>
//    <item> SFDITEM_FIELD__SDIO_ICR_RXOVERRC </item>
//    <item> SFDITEM_FIELD__SDIO_ICR_TXUNDERRC </item>
//    <item> SFDITEM_FIELD__SDIO_ICR_DTIMEOUTC </item>
//    <item> SFDITEM_FIELD__SDIO_ICR_CTIMEOUTC </item>
//    <item> SFDITEM_FIELD__SDIO_ICR_DCRCFAILC </item>
//    <item> SFDITEM_FIELD__SDIO_ICR_CCRCFAILC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SDIO_MASK  --------------------------------
// SVD Line: 20429

unsigned int SDIO_MASK __AT (0x40012C3C);



// ----------------------------  Field Item: SDIO_MASK_CEATAENDIE  --------------------------------
// SVD Line: 20438

//  <item> SFDITEM_FIELD__SDIO_MASK_CEATAENDIE
//    <name> CEATAENDIE </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40012C3C) CE-ATA command completion signal  received interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.23..23> CEATAENDIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_MASK_SDIOITIE  ---------------------------------
// SVD Line: 20445

//  <item> SFDITEM_FIELD__SDIO_MASK_SDIOITIE
//    <name> SDIOITIE </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40012C3C) SDIO mode interrupt received interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.22..22> SDIOITIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_MASK_RXDAVLIE  ---------------------------------
// SVD Line: 20452

//  <item> SFDITEM_FIELD__SDIO_MASK_RXDAVLIE
//    <name> RXDAVLIE </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40012C3C) Data available in Rx FIFO interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.21..21> RXDAVLIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_MASK_TXDAVLIE  ---------------------------------
// SVD Line: 20459

//  <item> SFDITEM_FIELD__SDIO_MASK_TXDAVLIE
//    <name> TXDAVLIE </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40012C3C) Data available in Tx FIFO interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.20..20> TXDAVLIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_MASK_RXFIFOEIE  --------------------------------
// SVD Line: 20466

//  <item> SFDITEM_FIELD__SDIO_MASK_RXFIFOEIE
//    <name> RXFIFOEIE </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40012C3C) Rx FIFO empty interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.19..19> RXFIFOEIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_MASK_TXFIFOEIE  --------------------------------
// SVD Line: 20473

//  <item> SFDITEM_FIELD__SDIO_MASK_TXFIFOEIE
//    <name> TXFIFOEIE </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40012C3C) Tx FIFO empty interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.18..18> TXFIFOEIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_MASK_RXFIFOFIE  --------------------------------
// SVD Line: 20480

//  <item> SFDITEM_FIELD__SDIO_MASK_RXFIFOFIE
//    <name> RXFIFOFIE </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40012C3C) Rx FIFO full interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.17..17> RXFIFOFIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_MASK_TXFIFOFIE  --------------------------------
// SVD Line: 20487

//  <item> SFDITEM_FIELD__SDIO_MASK_TXFIFOFIE
//    <name> TXFIFOFIE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012C3C) Tx FIFO full interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.16..16> TXFIFOFIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SDIO_MASK_RXFIFOHFIE  --------------------------------
// SVD Line: 20494

//  <item> SFDITEM_FIELD__SDIO_MASK_RXFIFOHFIE
//    <name> RXFIFOHFIE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C3C) Rx FIFO half full interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.15..15> RXFIFOHFIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SDIO_MASK_TXFIFOHEIE  --------------------------------
// SVD Line: 20501

//  <item> SFDITEM_FIELD__SDIO_MASK_TXFIFOHEIE
//    <name> TXFIFOHEIE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C3C) Tx FIFO half empty interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.14..14> TXFIFOHEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_MASK_RXACTIE  ---------------------------------
// SVD Line: 20508

//  <item> SFDITEM_FIELD__SDIO_MASK_RXACTIE
//    <name> RXACTIE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C3C) Data receive acting interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.13..13> RXACTIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_MASK_TXACTIE  ---------------------------------
// SVD Line: 20515

//  <item> SFDITEM_FIELD__SDIO_MASK_TXACTIE
//    <name> TXACTIE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C3C) Data transmit acting interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.12..12> TXACTIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_MASK_CMDACTIE  ---------------------------------
// SVD Line: 20522

//  <item> SFDITEM_FIELD__SDIO_MASK_CMDACTIE
//    <name> CMDACTIE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C3C) Command acting interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.11..11> CMDACTIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_MASK_DBCKENDIE  --------------------------------
// SVD Line: 20529

//  <item> SFDITEM_FIELD__SDIO_MASK_DBCKENDIE
//    <name> DBCKENDIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C3C) Data block end interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.10..10> DBCKENDIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SDIO_MASK_STBITERRIE  --------------------------------
// SVD Line: 20536

//  <item> SFDITEM_FIELD__SDIO_MASK_STBITERRIE
//    <name> STBITERRIE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C3C) Start bit error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.9..9> STBITERRIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_MASK_DATAENDIE  --------------------------------
// SVD Line: 20543

//  <item> SFDITEM_FIELD__SDIO_MASK_DATAENDIE
//    <name> DATAENDIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C3C) Data end interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.8..8> DATAENDIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_MASK_CMDSENTIE  --------------------------------
// SVD Line: 20549

//  <item> SFDITEM_FIELD__SDIO_MASK_CMDSENTIE
//    <name> CMDSENTIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C3C) Command sent interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.7..7> CMDSENTIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_MASK_CMDRENDIE  --------------------------------
// SVD Line: 20556

//  <item> SFDITEM_FIELD__SDIO_MASK_CMDRENDIE
//    <name> CMDRENDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012C3C) Command response received interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.6..6> CMDRENDIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_MASK_RXOVERRIE  --------------------------------
// SVD Line: 20563

//  <item> SFDITEM_FIELD__SDIO_MASK_RXOVERRIE
//    <name> RXOVERRIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012C3C) Rx FIFO overrun error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.5..5> RXOVERRIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SDIO_MASK_TXUNDERRIE  --------------------------------
// SVD Line: 20570

//  <item> SFDITEM_FIELD__SDIO_MASK_TXUNDERRIE
//    <name> TXUNDERRIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C3C) Tx FIFO underrun error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.4..4> TXUNDERRIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SDIO_MASK_DTIMEOUTIE  --------------------------------
// SVD Line: 20577

//  <item> SFDITEM_FIELD__SDIO_MASK_DTIMEOUTIE
//    <name> DTIMEOUTIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C3C) Data timeout interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.3..3> DTIMEOUTIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SDIO_MASK_CTIMEOUTIE  --------------------------------
// SVD Line: 20584

//  <item> SFDITEM_FIELD__SDIO_MASK_CTIMEOUTIE
//    <name> CTIMEOUTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C3C) Command timeout interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.2..2> CTIMEOUTIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SDIO_MASK_DCRCFAILIE  --------------------------------
// SVD Line: 20591

//  <item> SFDITEM_FIELD__SDIO_MASK_DCRCFAILIE
//    <name> DCRCFAILIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C3C) Data CRC fail interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.1..1> DCRCFAILIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SDIO_MASK_CCRCFAILIE  --------------------------------
// SVD Line: 20598

//  <item> SFDITEM_FIELD__SDIO_MASK_CCRCFAILIE
//    <name> CCRCFAILIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C3C) Command CRC fail interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.0..0> CCRCFAILIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SDIO_MASK  -----------------------------------
// SVD Line: 20429

//  <rtree> SFDITEM_REG__SDIO_MASK
//    <name> MASK </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C3C) mask register </i>
//    <loc> ( (unsigned int)((SDIO_MASK >> 0) & 0xFFFFFFFF), ((SDIO_MASK = (SDIO_MASK & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SDIO_MASK_CEATAENDIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_SDIOITIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_RXDAVLIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_TXDAVLIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_RXFIFOEIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_TXFIFOEIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_RXFIFOFIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_TXFIFOFIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_RXFIFOHFIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_TXFIFOHEIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_RXACTIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_TXACTIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_CMDACTIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_DBCKENDIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_STBITERRIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_DATAENDIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_CMDSENTIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_CMDRENDIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_RXOVERRIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_TXUNDERRIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_DTIMEOUTIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_CTIMEOUTIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_DCRCFAILIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_CCRCFAILIE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SDIO_FIFOCNT  ------------------------------
// SVD Line: 20607

unsigned int SDIO_FIFOCNT __AT (0x40012C48);



// ---------------------------  Field Item: SDIO_FIFOCNT_FIFOCOUNT  -------------------------------
// SVD Line: 20616

//  <item> SFDITEM_FIELD__SDIO_FIFOCNT_FIFOCOUNT
//    <name> FIFOCOUNT </name>
//    <r> 
//    <i> [Bits 23..0] RO (@ 0x40012C48) Remaining number of words to be written  to or read from the FIFO. </i>
//    <edit> 
//      <loc> ( (unsigned int)((SDIO_FIFOCNT >> 0) & 0xFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: SDIO_FIFOCNT  ----------------------------------
// SVD Line: 20607

//  <rtree> SFDITEM_REG__SDIO_FIFOCNT
//    <name> FIFOCNT </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012C48) FIFO counter register </i>
//    <loc> ( (unsigned int)((SDIO_FIFOCNT >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SDIO_FIFOCNT_FIFOCOUNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SDIO_FIFO  --------------------------------
// SVD Line: 20625

unsigned int SDIO_FIFO __AT (0x40012C80);



// -----------------------------  Field Item: SDIO_FIFO_FIF0Data  ---------------------------------
// SVD Line: 20634

//  <item> SFDITEM_FIELD__SDIO_FIFO_FIF0Data
//    <name> FIF0Data </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C80) FIF0Data </i>
//    <edit> 
//      <loc> ( (unsigned int)((SDIO_FIFO >> 0) & 0xFFFFFFFF), ((SDIO_FIFO = (SDIO_FIFO & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: SDIO_FIFO  -----------------------------------
// SVD Line: 20625

//  <rtree> SFDITEM_REG__SDIO_FIFO
//    <name> FIFO </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C80) data FIFO register </i>
//    <loc> ( (unsigned int)((SDIO_FIFO >> 0) & 0xFFFFFFFF), ((SDIO_FIFO = (SDIO_FIFO & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SDIO_FIFO_FIF0Data </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: SDIO  -------------------------------------
// SVD Line: 19792

//  <view> SDIO
//    <name> SDIO </name>
//    <item> SFDITEM_REG__SDIO_POWER </item>
//    <item> SFDITEM_REG__SDIO_CLKCR </item>
//    <item> SFDITEM_REG__SDIO_ARG </item>
//    <item> SFDITEM_REG__SDIO_CMD </item>
//    <item> SFDITEM_REG__SDIO_RESPCMD </item>
//    <item> SFDITEM_REG__SDIO_RESP1 </item>
//    <item> SFDITEM_REG__SDIO_RESP2 </item>
//    <item> SFDITEM_REG__SDIO_RESP3 </item>
//    <item> SFDITEM_REG__SDIO_RESP4 </item>
//    <item> SFDITEM_REG__SDIO_DTIMER </item>
//    <item> SFDITEM_REG__SDIO_DLEN </item>
//    <item> SFDITEM_REG__SDIO_DCTRL </item>
//    <item> SFDITEM_REG__SDIO_DCOUNT </item>
//    <item> SFDITEM_REG__SDIO_STA </item>
//    <item> SFDITEM_REG__SDIO_ICR </item>
//    <item> SFDITEM_REG__SDIO_MASK </item>
//    <item> SFDITEM_REG__SDIO_FIFOCNT </item>
//    <item> SFDITEM_REG__SDIO_FIFO </item>
//  </view>
//  


// --------------------------  Register Item Address: MPU_MPU_TYPER  ------------------------------
// SVD Line: 20655

unsigned int MPU_MPU_TYPER __AT (0xE000ED90);



// ---------------------------  Field Item: MPU_MPU_TYPER_SEPARATE  -------------------------------
// SVD Line: 20664

//  <item> SFDITEM_FIELD__MPU_MPU_TYPER_SEPARATE
//    <name> SEPARATE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0xE000ED90) Separate flag </i>
//    <check> 
//      <loc> ( (unsigned int) MPU_MPU_TYPER ) </loc>
//      <o.0..0> SEPARATE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MPU_MPU_TYPER_DREGION  -------------------------------
// SVD Line: 20670

//  <item> SFDITEM_FIELD__MPU_MPU_TYPER_DREGION
//    <name> DREGION </name>
//    <r> 
//    <i> [Bits 15..8] RO (@ 0xE000ED90) Number of MPU data regions </i>
//    <edit> 
//      <loc> ( (unsigned char)((MPU_MPU_TYPER >> 8) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: MPU_MPU_TYPER_IREGION  -------------------------------
// SVD Line: 20676

//  <item> SFDITEM_FIELD__MPU_MPU_TYPER_IREGION
//    <name> IREGION </name>
//    <r> 
//    <i> [Bits 23..16] RO (@ 0xE000ED90) Number of MPU instruction  regions </i>
//    <edit> 
//      <loc> ( (unsigned char)((MPU_MPU_TYPER >> 16) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: MPU_MPU_TYPER  ---------------------------------
// SVD Line: 20655

//  <rtree> SFDITEM_REG__MPU_MPU_TYPER
//    <name> MPU_TYPER </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE000ED90) MPU type register </i>
//    <loc> ( (unsigned int)((MPU_MPU_TYPER >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__MPU_MPU_TYPER_SEPARATE </item>
//    <item> SFDITEM_FIELD__MPU_MPU_TYPER_DREGION </item>
//    <item> SFDITEM_FIELD__MPU_MPU_TYPER_IREGION </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MPU_MPU_CTRL  ------------------------------
// SVD Line: 20685

unsigned int MPU_MPU_CTRL __AT (0xE000ED94);



// -----------------------------  Field Item: MPU_MPU_CTRL_ENABLE  --------------------------------
// SVD Line: 20694

//  <item> SFDITEM_FIELD__MPU_MPU_CTRL_ENABLE
//    <name> ENABLE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0xE000ED94) Enables the MPU </i>
//    <check> 
//      <loc> ( (unsigned int) MPU_MPU_CTRL ) </loc>
//      <o.0..0> ENABLE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: MPU_MPU_CTRL_HFNMIENA  -------------------------------
// SVD Line: 20700

//  <item> SFDITEM_FIELD__MPU_MPU_CTRL_HFNMIENA
//    <name> HFNMIENA </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0xE000ED94) Enables the operation of MPU during hard  fault </i>
//    <check> 
//      <loc> ( (unsigned int) MPU_MPU_CTRL ) </loc>
//      <o.1..1> HFNMIENA
//    </check>
//  </item>
//  


// ---------------------------  Field Item: MPU_MPU_CTRL_PRIVDEFENA  ------------------------------
// SVD Line: 20707

//  <item> SFDITEM_FIELD__MPU_MPU_CTRL_PRIVDEFENA
//    <name> PRIVDEFENA </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0xE000ED94) Enable priviliged software access to  default memory map </i>
//    <check> 
//      <loc> ( (unsigned int) MPU_MPU_CTRL ) </loc>
//      <o.2..2> PRIVDEFENA
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: MPU_MPU_CTRL  ----------------------------------
// SVD Line: 20685

//  <rtree> SFDITEM_REG__MPU_MPU_CTRL
//    <name> MPU_CTRL </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE000ED94) MPU control register </i>
//    <loc> ( (unsigned int)((MPU_MPU_CTRL >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__MPU_MPU_CTRL_ENABLE </item>
//    <item> SFDITEM_FIELD__MPU_MPU_CTRL_HFNMIENA </item>
//    <item> SFDITEM_FIELD__MPU_MPU_CTRL_PRIVDEFENA </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MPU_MPU_RNR  -------------------------------
// SVD Line: 20716

unsigned int MPU_MPU_RNR __AT (0xE000ED98);



// -----------------------------  Field Item: MPU_MPU_RNR_REGION  ---------------------------------
// SVD Line: 20725

//  <item> SFDITEM_FIELD__MPU_MPU_RNR_REGION
//    <name> REGION </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000ED98) MPU region </i>
//    <edit> 
//      <loc> ( (unsigned char)((MPU_MPU_RNR >> 0) & 0xFF), ((MPU_MPU_RNR = (MPU_MPU_RNR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: MPU_MPU_RNR  ----------------------------------
// SVD Line: 20716

//  <rtree> SFDITEM_REG__MPU_MPU_RNR
//    <name> MPU_RNR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000ED98) MPU region number register </i>
//    <loc> ( (unsigned int)((MPU_MPU_RNR >> 0) & 0xFFFFFFFF), ((MPU_MPU_RNR = (MPU_MPU_RNR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MPU_MPU_RNR_REGION </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MPU_MPU_RBAR  ------------------------------
// SVD Line: 20733

unsigned int MPU_MPU_RBAR __AT (0xE000ED9C);



// -----------------------------  Field Item: MPU_MPU_RBAR_REGION  --------------------------------
// SVD Line: 20743

//  <item> SFDITEM_FIELD__MPU_MPU_RBAR_REGION
//    <name> REGION </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0xE000ED9C) MPU region field </i>
//    <edit> 
//      <loc> ( (unsigned char)((MPU_MPU_RBAR >> 0) & 0xF), ((MPU_MPU_RBAR = (MPU_MPU_RBAR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: MPU_MPU_RBAR_VALID  ---------------------------------
// SVD Line: 20749

//  <item> SFDITEM_FIELD__MPU_MPU_RBAR_VALID
//    <name> VALID </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0xE000ED9C) MPU region number valid </i>
//    <check> 
//      <loc> ( (unsigned int) MPU_MPU_RBAR ) </loc>
//      <o.4..4> VALID
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MPU_MPU_RBAR_ADDR  ---------------------------------
// SVD Line: 20755

//  <item> SFDITEM_FIELD__MPU_MPU_RBAR_ADDR
//    <name> ADDR </name>
//    <rw> 
//    <i> [Bits 31..5] RW (@ 0xE000ED9C) Region base address field </i>
//    <edit> 
//      <loc> ( (unsigned int)((MPU_MPU_RBAR >> 5) & 0x7FFFFFF), ((MPU_MPU_RBAR = (MPU_MPU_RBAR & ~(0x7FFFFFFUL << 5 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFFFF) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: MPU_MPU_RBAR  ----------------------------------
// SVD Line: 20733

//  <rtree> SFDITEM_REG__MPU_MPU_RBAR
//    <name> MPU_RBAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000ED9C) MPU region base address  register </i>
//    <loc> ( (unsigned int)((MPU_MPU_RBAR >> 0) & 0xFFFFFFFF), ((MPU_MPU_RBAR = (MPU_MPU_RBAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MPU_MPU_RBAR_REGION </item>
//    <item> SFDITEM_FIELD__MPU_MPU_RBAR_VALID </item>
//    <item> SFDITEM_FIELD__MPU_MPU_RBAR_ADDR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: MPU_MPU_RASR  ------------------------------
// SVD Line: 20763

unsigned int MPU_MPU_RASR __AT (0xE000EDA0);



// -----------------------------  Field Item: MPU_MPU_RASR_ENABLE  --------------------------------
// SVD Line: 20773

//  <item> SFDITEM_FIELD__MPU_MPU_RASR_ENABLE
//    <name> ENABLE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0xE000EDA0) Region enable bit. </i>
//    <check> 
//      <loc> ( (unsigned int) MPU_MPU_RASR ) </loc>
//      <o.0..0> ENABLE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MPU_MPU_RASR_SIZE  ---------------------------------
// SVD Line: 20779

//  <item> SFDITEM_FIELD__MPU_MPU_RASR_SIZE
//    <name> SIZE </name>
//    <rw> 
//    <i> [Bits 5..1] RW (@ 0xE000EDA0) Size of the MPU protection  region </i>
//    <edit> 
//      <loc> ( (unsigned char)((MPU_MPU_RASR >> 1) & 0x1F), ((MPU_MPU_RASR = (MPU_MPU_RASR & ~(0x1FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: MPU_MPU_RASR_SRD  ----------------------------------
// SVD Line: 20786

//  <item> SFDITEM_FIELD__MPU_MPU_RASR_SRD
//    <name> SRD </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000EDA0) Subregion disable bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((MPU_MPU_RASR >> 8) & 0xFF), ((MPU_MPU_RASR = (MPU_MPU_RASR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: MPU_MPU_RASR_B  -----------------------------------
// SVD Line: 20792

//  <item> SFDITEM_FIELD__MPU_MPU_RASR_B
//    <name> B </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0xE000EDA0) memory attribute </i>
//    <check> 
//      <loc> ( (unsigned int) MPU_MPU_RASR ) </loc>
//      <o.16..16> B
//    </check>
//  </item>
//  


// -------------------------------  Field Item: MPU_MPU_RASR_C  -----------------------------------
// SVD Line: 20798

//  <item> SFDITEM_FIELD__MPU_MPU_RASR_C
//    <name> C </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0xE000EDA0) memory attribute </i>
//    <check> 
//      <loc> ( (unsigned int) MPU_MPU_RASR ) </loc>
//      <o.17..17> C
//    </check>
//  </item>
//  


// -------------------------------  Field Item: MPU_MPU_RASR_S  -----------------------------------
// SVD Line: 20804

//  <item> SFDITEM_FIELD__MPU_MPU_RASR_S
//    <name> S </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0xE000EDA0) Shareable memory attribute </i>
//    <check> 
//      <loc> ( (unsigned int) MPU_MPU_RASR ) </loc>
//      <o.18..18> S
//    </check>
//  </item>
//  


// ------------------------------  Field Item: MPU_MPU_RASR_TEX  ----------------------------------
// SVD Line: 20810

//  <item> SFDITEM_FIELD__MPU_MPU_RASR_TEX
//    <name> TEX </name>
//    <rw> 
//    <i> [Bits 21..19] RW (@ 0xE000EDA0) memory attribute </i>
//    <edit> 
//      <loc> ( (unsigned char)((MPU_MPU_RASR >> 19) & 0x7), ((MPU_MPU_RASR = (MPU_MPU_RASR & ~(0x7UL << 19 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 19 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: MPU_MPU_RASR_AP  ----------------------------------
// SVD Line: 20816

//  <item> SFDITEM_FIELD__MPU_MPU_RASR_AP
//    <name> AP </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0xE000EDA0) Access permission </i>
//    <edit> 
//      <loc> ( (unsigned char)((MPU_MPU_RASR >> 24) & 0x7), ((MPU_MPU_RASR = (MPU_MPU_RASR & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: MPU_MPU_RASR_XN  ----------------------------------
// SVD Line: 20822

//  <item> SFDITEM_FIELD__MPU_MPU_RASR_XN
//    <name> XN </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0xE000EDA0) Instruction access disable  bit </i>
//    <check> 
//      <loc> ( (unsigned int) MPU_MPU_RASR ) </loc>
//      <o.28..28> XN
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: MPU_MPU_RASR  ----------------------------------
// SVD Line: 20763

//  <rtree> SFDITEM_REG__MPU_MPU_RASR
//    <name> MPU_RASR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000EDA0) MPU region attribute and size  register </i>
//    <loc> ( (unsigned int)((MPU_MPU_RASR >> 0) & 0xFFFFFFFF), ((MPU_MPU_RASR = (MPU_MPU_RASR & ~(0x173FFF3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x173FFF3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__MPU_MPU_RASR_ENABLE </item>
//    <item> SFDITEM_FIELD__MPU_MPU_RASR_SIZE </item>
//    <item> SFDITEM_FIELD__MPU_MPU_RASR_SRD </item>
//    <item> SFDITEM_FIELD__MPU_MPU_RASR_B </item>
//    <item> SFDITEM_FIELD__MPU_MPU_RASR_C </item>
//    <item> SFDITEM_FIELD__MPU_MPU_RASR_S </item>
//    <item> SFDITEM_FIELD__MPU_MPU_RASR_TEX </item>
//    <item> SFDITEM_FIELD__MPU_MPU_RASR_AP </item>
//    <item> SFDITEM_FIELD__MPU_MPU_RASR_XN </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: MPU  --------------------------------------
// SVD Line: 20644

//  <view> MPU
//    <name> MPU </name>
//    <item> SFDITEM_REG__MPU_MPU_TYPER </item>
//    <item> SFDITEM_REG__MPU_MPU_CTRL </item>
//    <item> SFDITEM_REG__MPU_MPU_RNR </item>
//    <item> SFDITEM_REG__MPU_MPU_RBAR </item>
//    <item> SFDITEM_REG__MPU_MPU_RASR </item>
//  </view>
//  


// -------------------------  Register Item Address: SCB_ACTRL_ACTRL  -----------------------------
// SVD Line: 20844

unsigned int SCB_ACTRL_ACTRL __AT (0xE000E008);



// ---------------------------  Field Item: SCB_ACTRL_ACTRL_DISFOLD  ------------------------------
// SVD Line: 20853

//  <item> SFDITEM_FIELD__SCB_ACTRL_ACTRL_DISFOLD
//    <name> DISFOLD </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0xE000E008) DISFOLD </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_ACTRL_ACTRL ) </loc>
//      <o.2..2> DISFOLD
//    </check>
//  </item>
//  


// --------------------------  Field Item: SCB_ACTRL_ACTRL_FPEXCODIS  -----------------------------
// SVD Line: 20859

//  <item> SFDITEM_FIELD__SCB_ACTRL_ACTRL_FPEXCODIS
//    <name> FPEXCODIS </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0xE000E008) FPEXCODIS </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_ACTRL_ACTRL ) </loc>
//      <o.10..10> FPEXCODIS
//    </check>
//  </item>
//  


// --------------------------  Field Item: SCB_ACTRL_ACTRL_DISRAMODE  -----------------------------
// SVD Line: 20865

//  <item> SFDITEM_FIELD__SCB_ACTRL_ACTRL_DISRAMODE
//    <name> DISRAMODE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0xE000E008) DISRAMODE </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_ACTRL_ACTRL ) </loc>
//      <o.11..11> DISRAMODE
//    </check>
//  </item>
//  


// -----------------------  Field Item: SCB_ACTRL_ACTRL_DISITMATBFLUSH  ---------------------------
// SVD Line: 20871

//  <item> SFDITEM_FIELD__SCB_ACTRL_ACTRL_DISITMATBFLUSH
//    <name> DISITMATBFLUSH </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0xE000E008) DISITMATBFLUSH </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_ACTRL_ACTRL ) </loc>
//      <o.12..12> DISITMATBFLUSH
//    </check>
//  </item>
//  


// -----------------------------  Register RTree: SCB_ACTRL_ACTRL  --------------------------------
// SVD Line: 20844

//  <rtree> SFDITEM_REG__SCB_ACTRL_ACTRL
//    <name> ACTRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E008) Auxiliary control register </i>
//    <loc> ( (unsigned int)((SCB_ACTRL_ACTRL >> 0) & 0xFFFFFFFF), ((SCB_ACTRL_ACTRL = (SCB_ACTRL_ACTRL & ~(0x1C04UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1C04) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SCB_ACTRL_ACTRL_DISFOLD </item>
//    <item> SFDITEM_FIELD__SCB_ACTRL_ACTRL_FPEXCODIS </item>
//    <item> SFDITEM_FIELD__SCB_ACTRL_ACTRL_DISRAMODE </item>
//    <item> SFDITEM_FIELD__SCB_ACTRL_ACTRL_DISITMATBFLUSH </item>
//  </rtree>
//  


// -------------------------------  Peripheral View: SCB_ACTRL  -----------------------------------
// SVD Line: 20833

//  <view> SCB_ACTRL
//    <name> SCB_ACTRL </name>
//    <item> SFDITEM_REG__SCB_ACTRL_ACTRL </item>
//  </view>
//  


// --------------------------  Register Item Address: NVIC_STIR_STIR  -----------------------------
// SVD Line: 20893

unsigned int NVIC_STIR_STIR __AT (0xE000EF00);



// ----------------------------  Field Item: NVIC_STIR_STIR_INTID  --------------------------------
// SVD Line: 20903

//  <item> SFDITEM_FIELD__NVIC_STIR_STIR_INTID
//    <name> INTID </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0xE000EF00) Software generated interrupt  ID </i>
//    <edit> 
//      <loc> ( (unsigned short)((NVIC_STIR_STIR >> 0) & 0x1FF), ((NVIC_STIR_STIR = (NVIC_STIR_STIR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Register RTree: NVIC_STIR_STIR  ---------------------------------
// SVD Line: 20893

//  <rtree> SFDITEM_REG__NVIC_STIR_STIR
//    <name> STIR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000EF00) Software trigger interrupt  register </i>
//    <loc> ( (unsigned int)((NVIC_STIR_STIR >> 0) & 0xFFFFFFFF), ((NVIC_STIR_STIR = (NVIC_STIR_STIR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_STIR_STIR_INTID </item>
//  </rtree>
//  


// -------------------------------  Peripheral View: NVIC_STIR  -----------------------------------
// SVD Line: 20881

//  <view> NVIC_STIR
//    <name> NVIC_STIR </name>
//    <item> SFDITEM_REG__NVIC_STIR_STIR </item>
//  </view>
//  


// ----------------------------  Register Item Address: SCB_CPUID  --------------------------------
// SVD Line: 20925

unsigned int SCB_CPUID __AT (0xE000ED00);



// -----------------------------  Field Item: SCB_CPUID_Revision  ---------------------------------
// SVD Line: 20934

//  <item> SFDITEM_FIELD__SCB_CPUID_Revision
//    <name> Revision </name>
//    <r> 
//    <i> [Bits 3..0] RO (@ 0xE000ED00) Revision number </i>
//    <edit> 
//      <loc> ( (unsigned char)((SCB_CPUID >> 0) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: SCB_CPUID_PartNo  ----------------------------------
// SVD Line: 20940

//  <item> SFDITEM_FIELD__SCB_CPUID_PartNo
//    <name> PartNo </name>
//    <r> 
//    <i> [Bits 15..4] RO (@ 0xE000ED00) Part number of the  processor </i>
//    <edit> 
//      <loc> ( (unsigned short)((SCB_CPUID >> 4) & 0xFFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SCB_CPUID_Constant  ---------------------------------
// SVD Line: 20947

//  <item> SFDITEM_FIELD__SCB_CPUID_Constant
//    <name> Constant </name>
//    <r> 
//    <i> [Bits 19..16] RO (@ 0xE000ED00) Reads as 0xF </i>
//    <edit> 
//      <loc> ( (unsigned char)((SCB_CPUID >> 16) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: SCB_CPUID_Variant  ---------------------------------
// SVD Line: 20953

//  <item> SFDITEM_FIELD__SCB_CPUID_Variant
//    <name> Variant </name>
//    <r> 
//    <i> [Bits 23..20] RO (@ 0xE000ED00) Variant number </i>
//    <edit> 
//      <loc> ( (unsigned char)((SCB_CPUID >> 20) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SCB_CPUID_Implementer  -------------------------------
// SVD Line: 20959

//  <item> SFDITEM_FIELD__SCB_CPUID_Implementer
//    <name> Implementer </name>
//    <r> 
//    <i> [Bits 31..24] RO (@ 0xE000ED00) Implementer code </i>
//    <edit> 
//      <loc> ( (unsigned char)((SCB_CPUID >> 24) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: SCB_CPUID  -----------------------------------
// SVD Line: 20925

//  <rtree> SFDITEM_REG__SCB_CPUID
//    <name> CPUID </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE000ED00) CPUID base register </i>
//    <loc> ( (unsigned int)((SCB_CPUID >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SCB_CPUID_Revision </item>
//    <item> SFDITEM_FIELD__SCB_CPUID_PartNo </item>
//    <item> SFDITEM_FIELD__SCB_CPUID_Constant </item>
//    <item> SFDITEM_FIELD__SCB_CPUID_Variant </item>
//    <item> SFDITEM_FIELD__SCB_CPUID_Implementer </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SCB_ICSR  --------------------------------
// SVD Line: 20967

unsigned int SCB_ICSR __AT (0xE000ED04);



// -----------------------------  Field Item: SCB_ICSR_VECTACTIVE  --------------------------------
// SVD Line: 20977

//  <item> SFDITEM_FIELD__SCB_ICSR_VECTACTIVE
//    <name> VECTACTIVE </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0xE000ED04) Active vector </i>
//    <edit> 
//      <loc> ( (unsigned short)((SCB_ICSR >> 0) & 0x1FF), ((SCB_ICSR = (SCB_ICSR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SCB_ICSR_RETTOBASE  ---------------------------------
// SVD Line: 20983

//  <item> SFDITEM_FIELD__SCB_ICSR_RETTOBASE
//    <name> RETTOBASE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0xE000ED04) Return to base level </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_ICSR ) </loc>
//      <o.11..11> RETTOBASE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SCB_ICSR_VECTPENDING  --------------------------------
// SVD Line: 20989

//  <item> SFDITEM_FIELD__SCB_ICSR_VECTPENDING
//    <name> VECTPENDING </name>
//    <rw> 
//    <i> [Bits 18..12] RW (@ 0xE000ED04) Pending vector </i>
//    <edit> 
//      <loc> ( (unsigned char)((SCB_ICSR >> 12) & 0x7F), ((SCB_ICSR = (SCB_ICSR & ~(0x7FUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SCB_ICSR_ISRPENDING  --------------------------------
// SVD Line: 20995

//  <item> SFDITEM_FIELD__SCB_ICSR_ISRPENDING
//    <name> ISRPENDING </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0xE000ED04) Interrupt pending flag </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_ICSR ) </loc>
//      <o.22..22> ISRPENDING
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SCB_ICSR_PENDSTCLR  ---------------------------------
// SVD Line: 21001

//  <item> SFDITEM_FIELD__SCB_ICSR_PENDSTCLR
//    <name> PENDSTCLR </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0xE000ED04) SysTick exception clear-pending  bit </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_ICSR ) </loc>
//      <o.25..25> PENDSTCLR
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SCB_ICSR_PENDSTSET  ---------------------------------
// SVD Line: 21008

//  <item> SFDITEM_FIELD__SCB_ICSR_PENDSTSET
//    <name> PENDSTSET </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0xE000ED04) SysTick exception set-pending  bit </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_ICSR ) </loc>
//      <o.26..26> PENDSTSET
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SCB_ICSR_PENDSVCLR  ---------------------------------
// SVD Line: 21015

//  <item> SFDITEM_FIELD__SCB_ICSR_PENDSVCLR
//    <name> PENDSVCLR </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0xE000ED04) PendSV clear-pending bit </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_ICSR ) </loc>
//      <o.27..27> PENDSVCLR
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SCB_ICSR_PENDSVSET  ---------------------------------
// SVD Line: 21021

//  <item> SFDITEM_FIELD__SCB_ICSR_PENDSVSET
//    <name> PENDSVSET </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0xE000ED04) PendSV set-pending bit </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_ICSR ) </loc>
//      <o.28..28> PENDSVSET
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SCB_ICSR_NMIPENDSET  --------------------------------
// SVD Line: 21027

//  <item> SFDITEM_FIELD__SCB_ICSR_NMIPENDSET
//    <name> NMIPENDSET </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0xE000ED04) NMI set-pending bit. </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_ICSR ) </loc>
//      <o.31..31> NMIPENDSET
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SCB_ICSR  ------------------------------------
// SVD Line: 20967

//  <rtree> SFDITEM_REG__SCB_ICSR
//    <name> ICSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000ED04) Interrupt control and state  register </i>
//    <loc> ( (unsigned int)((SCB_ICSR >> 0) & 0xFFFFFFFF), ((SCB_ICSR = (SCB_ICSR & ~(0x9E47F9FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x9E47F9FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SCB_ICSR_VECTACTIVE </item>
//    <item> SFDITEM_FIELD__SCB_ICSR_RETTOBASE </item>
//    <item> SFDITEM_FIELD__SCB_ICSR_VECTPENDING </item>
//    <item> SFDITEM_FIELD__SCB_ICSR_ISRPENDING </item>
//    <item> SFDITEM_FIELD__SCB_ICSR_PENDSTCLR </item>
//    <item> SFDITEM_FIELD__SCB_ICSR_PENDSTSET </item>
//    <item> SFDITEM_FIELD__SCB_ICSR_PENDSVCLR </item>
//    <item> SFDITEM_FIELD__SCB_ICSR_PENDSVSET </item>
//    <item> SFDITEM_FIELD__SCB_ICSR_NMIPENDSET </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SCB_VTOR  --------------------------------
// SVD Line: 21035

unsigned int SCB_VTOR __AT (0xE000ED08);



// -------------------------------  Field Item: SCB_VTOR_TBLOFF  ----------------------------------
// SVD Line: 21044

//  <item> SFDITEM_FIELD__SCB_VTOR_TBLOFF
//    <name> TBLOFF </name>
//    <rw> 
//    <i> [Bits 29..9] RW (@ 0xE000ED08) Vector table base offset  field </i>
//    <edit> 
//      <loc> ( (unsigned int)((SCB_VTOR >> 9) & 0x1FFFFF), ((SCB_VTOR = (SCB_VTOR & ~(0x1FFFFFUL << 9 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFFF) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: SCB_VTOR  ------------------------------------
// SVD Line: 21035

//  <rtree> SFDITEM_REG__SCB_VTOR
//    <name> VTOR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000ED08) Vector table offset register </i>
//    <loc> ( (unsigned int)((SCB_VTOR >> 0) & 0xFFFFFFFF), ((SCB_VTOR = (SCB_VTOR & ~(0x3FFFFE00UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFE00) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SCB_VTOR_TBLOFF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SCB_AIRCR  --------------------------------
// SVD Line: 21053

unsigned int SCB_AIRCR __AT (0xE000ED0C);



// -----------------------------  Field Item: SCB_AIRCR_VECTRESET  --------------------------------
// SVD Line: 21063

//  <item> SFDITEM_FIELD__SCB_AIRCR_VECTRESET
//    <name> VECTRESET </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0xE000ED0C) VECTRESET </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_AIRCR ) </loc>
//      <o.0..0> VECTRESET
//    </check>
//  </item>
//  


// ---------------------------  Field Item: SCB_AIRCR_VECTCLRACTIVE  ------------------------------
// SVD Line: 21069

//  <item> SFDITEM_FIELD__SCB_AIRCR_VECTCLRACTIVE
//    <name> VECTCLRACTIVE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xE000ED0C) VECTCLRACTIVE </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_AIRCR ) </loc>
//      <o.1..1> VECTCLRACTIVE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SCB_AIRCR_SYSRESETREQ  -------------------------------
// SVD Line: 21075

//  <item> SFDITEM_FIELD__SCB_AIRCR_SYSRESETREQ
//    <name> SYSRESETREQ </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0xE000ED0C) SYSRESETREQ </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_AIRCR ) </loc>
//      <o.2..2> SYSRESETREQ
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SCB_AIRCR_PRIGROUP  ---------------------------------
// SVD Line: 21081

//  <item> SFDITEM_FIELD__SCB_AIRCR_PRIGROUP
//    <name> PRIGROUP </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0xE000ED0C) PRIGROUP </i>
//    <edit> 
//      <loc> ( (unsigned char)((SCB_AIRCR >> 8) & 0x7), ((SCB_AIRCR = (SCB_AIRCR & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SCB_AIRCR_ENDIANESS  --------------------------------
// SVD Line: 21087

//  <item> SFDITEM_FIELD__SCB_AIRCR_ENDIANESS
//    <name> ENDIANESS </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0xE000ED0C) ENDIANESS </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_AIRCR ) </loc>
//      <o.15..15> ENDIANESS
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SCB_AIRCR_VECTKEYSTAT  -------------------------------
// SVD Line: 21093

//  <item> SFDITEM_FIELD__SCB_AIRCR_VECTKEYSTAT
//    <name> VECTKEYSTAT </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0xE000ED0C) Register key </i>
//    <edit> 
//      <loc> ( (unsigned short)((SCB_AIRCR >> 16) & 0xFFFF), ((SCB_AIRCR = (SCB_AIRCR & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: SCB_AIRCR  -----------------------------------
// SVD Line: 21053

//  <rtree> SFDITEM_REG__SCB_AIRCR
//    <name> AIRCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000ED0C) Application interrupt and reset control  register </i>
//    <loc> ( (unsigned int)((SCB_AIRCR >> 0) & 0xFFFFFFFF), ((SCB_AIRCR = (SCB_AIRCR & ~(0xFFFF8707UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF8707) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SCB_AIRCR_VECTRESET </item>
//    <item> SFDITEM_FIELD__SCB_AIRCR_VECTCLRACTIVE </item>
//    <item> SFDITEM_FIELD__SCB_AIRCR_SYSRESETREQ </item>
//    <item> SFDITEM_FIELD__SCB_AIRCR_PRIGROUP </item>
//    <item> SFDITEM_FIELD__SCB_AIRCR_ENDIANESS </item>
//    <item> SFDITEM_FIELD__SCB_AIRCR_VECTKEYSTAT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SCB_SCR  ---------------------------------
// SVD Line: 21101

unsigned int SCB_SCR __AT (0xE000ED10);



// -----------------------------  Field Item: SCB_SCR_SLEEPONEXIT  --------------------------------
// SVD Line: 21110

//  <item> SFDITEM_FIELD__SCB_SCR_SLEEPONEXIT
//    <name> SLEEPONEXIT </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xE000ED10) SLEEPONEXIT </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_SCR ) </loc>
//      <o.1..1> SLEEPONEXIT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SCB_SCR_SLEEPDEEP  ---------------------------------
// SVD Line: 21116

//  <item> SFDITEM_FIELD__SCB_SCR_SLEEPDEEP
//    <name> SLEEPDEEP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0xE000ED10) SLEEPDEEP </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_SCR ) </loc>
//      <o.2..2> SLEEPDEEP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SCB_SCR_SEVEONPEND  ---------------------------------
// SVD Line: 21122

//  <item> SFDITEM_FIELD__SCB_SCR_SEVEONPEND
//    <name> SEVEONPEND </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0xE000ED10) Send Event on Pending bit </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_SCR ) </loc>
//      <o.4..4> SEVEONPEND
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: SCB_SCR  ------------------------------------
// SVD Line: 21101

//  <rtree> SFDITEM_REG__SCB_SCR
//    <name> SCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000ED10) System control register </i>
//    <loc> ( (unsigned int)((SCB_SCR >> 0) & 0xFFFFFFFF), ((SCB_SCR = (SCB_SCR & ~(0x16UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x16) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SCB_SCR_SLEEPONEXIT </item>
//    <item> SFDITEM_FIELD__SCB_SCR_SLEEPDEEP </item>
//    <item> SFDITEM_FIELD__SCB_SCR_SEVEONPEND </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SCB_CCR  ---------------------------------
// SVD Line: 21130

unsigned int SCB_CCR __AT (0xE000ED14);



// ---------------------------  Field Item: SCB_CCR_NONBASETHRDENA  -------------------------------
// SVD Line: 21140

//  <item> SFDITEM_FIELD__SCB_CCR_NONBASETHRDENA
//    <name> NONBASETHRDENA </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0xE000ED14) Configures how the processor enters  Thread mode </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_CCR ) </loc>
//      <o.0..0> NONBASETHRDENA
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SCB_CCR_USERSETMPEND  --------------------------------
// SVD Line: 21147

//  <item> SFDITEM_FIELD__SCB_CCR_USERSETMPEND
//    <name> USERSETMPEND </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xE000ED14) USERSETMPEND </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_CCR ) </loc>
//      <o.1..1> USERSETMPEND
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SCB_CCR_UNALIGN__TRP  --------------------------------
// SVD Line: 21153

//  <item> SFDITEM_FIELD__SCB_CCR_UNALIGN__TRP
//    <name> UNALIGN__TRP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0xE000ED14) UNALIGN_ TRP </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_CCR ) </loc>
//      <o.3..3> UNALIGN__TRP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SCB_CCR_DIV_0_TRP  ---------------------------------
// SVD Line: 21159

//  <item> SFDITEM_FIELD__SCB_CCR_DIV_0_TRP
//    <name> DIV_0_TRP </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0xE000ED14) DIV_0_TRP </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_CCR ) </loc>
//      <o.4..4> DIV_0_TRP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SCB_CCR_BFHFNMIGN  ---------------------------------
// SVD Line: 21165

//  <item> SFDITEM_FIELD__SCB_CCR_BFHFNMIGN
//    <name> BFHFNMIGN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0xE000ED14) BFHFNMIGN </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_CCR ) </loc>
//      <o.8..8> BFHFNMIGN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SCB_CCR_STKALIGN  ----------------------------------
// SVD Line: 21171

//  <item> SFDITEM_FIELD__SCB_CCR_STKALIGN
//    <name> STKALIGN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0xE000ED14) STKALIGN </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_CCR ) </loc>
//      <o.9..9> STKALIGN
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: SCB_CCR  ------------------------------------
// SVD Line: 21130

//  <rtree> SFDITEM_REG__SCB_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000ED14) Configuration and control  register </i>
//    <loc> ( (unsigned int)((SCB_CCR >> 0) & 0xFFFFFFFF), ((SCB_CCR = (SCB_CCR & ~(0x31BUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x31B) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SCB_CCR_NONBASETHRDENA </item>
//    <item> SFDITEM_FIELD__SCB_CCR_USERSETMPEND </item>
//    <item> SFDITEM_FIELD__SCB_CCR_UNALIGN__TRP </item>
//    <item> SFDITEM_FIELD__SCB_CCR_DIV_0_TRP </item>
//    <item> SFDITEM_FIELD__SCB_CCR_BFHFNMIGN </item>
//    <item> SFDITEM_FIELD__SCB_CCR_STKALIGN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SCB_SHPR1  --------------------------------
// SVD Line: 21179

unsigned int SCB_SHPR1 __AT (0xE000ED18);



// -------------------------------  Field Item: SCB_SHPR1_PRI_4  ----------------------------------
// SVD Line: 21189

//  <item> SFDITEM_FIELD__SCB_SHPR1_PRI_4
//    <name> PRI_4 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000ED18) Priority of system handler  4 </i>
//    <edit> 
//      <loc> ( (unsigned char)((SCB_SHPR1 >> 0) & 0xFF), ((SCB_SHPR1 = (SCB_SHPR1 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: SCB_SHPR1_PRI_5  ----------------------------------
// SVD Line: 21196

//  <item> SFDITEM_FIELD__SCB_SHPR1_PRI_5
//    <name> PRI_5 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000ED18) Priority of system handler  5 </i>
//    <edit> 
//      <loc> ( (unsigned char)((SCB_SHPR1 >> 8) & 0xFF), ((SCB_SHPR1 = (SCB_SHPR1 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: SCB_SHPR1_PRI_6  ----------------------------------
// SVD Line: 21203

//  <item> SFDITEM_FIELD__SCB_SHPR1_PRI_6
//    <name> PRI_6 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000ED18) Priority of system handler  6 </i>
//    <edit> 
//      <loc> ( (unsigned char)((SCB_SHPR1 >> 16) & 0xFF), ((SCB_SHPR1 = (SCB_SHPR1 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: SCB_SHPR1  -----------------------------------
// SVD Line: 21179

//  <rtree> SFDITEM_REG__SCB_SHPR1
//    <name> SHPR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000ED18) System handler priority  registers </i>
//    <loc> ( (unsigned int)((SCB_SHPR1 >> 0) & 0xFFFFFFFF), ((SCB_SHPR1 = (SCB_SHPR1 & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SCB_SHPR1_PRI_4 </item>
//    <item> SFDITEM_FIELD__SCB_SHPR1_PRI_5 </item>
//    <item> SFDITEM_FIELD__SCB_SHPR1_PRI_6 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SCB_SHPR2  --------------------------------
// SVD Line: 21212

unsigned int SCB_SHPR2 __AT (0xE000ED1C);



// ------------------------------  Field Item: SCB_SHPR2_PRI_11  ----------------------------------
// SVD Line: 21222

//  <item> SFDITEM_FIELD__SCB_SHPR2_PRI_11
//    <name> PRI_11 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000ED1C) Priority of system handler  11 </i>
//    <edit> 
//      <loc> ( (unsigned char)((SCB_SHPR2 >> 24) & 0xFF), ((SCB_SHPR2 = (SCB_SHPR2 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: SCB_SHPR2  -----------------------------------
// SVD Line: 21212

//  <rtree> SFDITEM_REG__SCB_SHPR2
//    <name> SHPR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000ED1C) System handler priority  registers </i>
//    <loc> ( (unsigned int)((SCB_SHPR2 >> 0) & 0xFFFFFFFF), ((SCB_SHPR2 = (SCB_SHPR2 & ~(0xFF000000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF000000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SCB_SHPR2_PRI_11 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SCB_SHPR3  --------------------------------
// SVD Line: 21231

unsigned int SCB_SHPR3 __AT (0xE000ED20);



// ------------------------------  Field Item: SCB_SHPR3_PRI_14  ----------------------------------
// SVD Line: 21241

//  <item> SFDITEM_FIELD__SCB_SHPR3_PRI_14
//    <name> PRI_14 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000ED20) Priority of system handler  14 </i>
//    <edit> 
//      <loc> ( (unsigned char)((SCB_SHPR3 >> 16) & 0xFF), ((SCB_SHPR3 = (SCB_SHPR3 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: SCB_SHPR3_PRI_15  ----------------------------------
// SVD Line: 21248

//  <item> SFDITEM_FIELD__SCB_SHPR3_PRI_15
//    <name> PRI_15 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000ED20) Priority of system handler  15 </i>
//    <edit> 
//      <loc> ( (unsigned char)((SCB_SHPR3 >> 24) & 0xFF), ((SCB_SHPR3 = (SCB_SHPR3 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: SCB_SHPR3  -----------------------------------
// SVD Line: 21231

//  <rtree> SFDITEM_REG__SCB_SHPR3
//    <name> SHPR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000ED20) System handler priority  registers </i>
//    <loc> ( (unsigned int)((SCB_SHPR3 >> 0) & 0xFFFFFFFF), ((SCB_SHPR3 = (SCB_SHPR3 & ~(0xFFFF0000UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF0000) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SCB_SHPR3_PRI_14 </item>
//    <item> SFDITEM_FIELD__SCB_SHPR3_PRI_15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SCB_SHCRS  --------------------------------
// SVD Line: 21257

unsigned int SCB_SHCRS __AT (0xE000ED24);



// ----------------------------  Field Item: SCB_SHCRS_MEMFAULTACT  -------------------------------
// SVD Line: 21267

//  <item> SFDITEM_FIELD__SCB_SHCRS_MEMFAULTACT
//    <name> MEMFAULTACT </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0xE000ED24) Memory management fault exception active  bit </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_SHCRS ) </loc>
//      <o.0..0> MEMFAULTACT
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SCB_SHCRS_BUSFAULTACT  -------------------------------
// SVD Line: 21274

//  <item> SFDITEM_FIELD__SCB_SHCRS_BUSFAULTACT
//    <name> BUSFAULTACT </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xE000ED24) Bus fault exception active  bit </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_SHCRS ) </loc>
//      <o.1..1> BUSFAULTACT
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SCB_SHCRS_USGFAULTACT  -------------------------------
// SVD Line: 21281

//  <item> SFDITEM_FIELD__SCB_SHCRS_USGFAULTACT
//    <name> USGFAULTACT </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0xE000ED24) Usage fault exception active  bit </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_SHCRS ) </loc>
//      <o.3..3> USGFAULTACT
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SCB_SHCRS_SVCALLACT  --------------------------------
// SVD Line: 21288

//  <item> SFDITEM_FIELD__SCB_SHCRS_SVCALLACT
//    <name> SVCALLACT </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0xE000ED24) SVC call active bit </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_SHCRS ) </loc>
//      <o.7..7> SVCALLACT
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SCB_SHCRS_MONITORACT  --------------------------------
// SVD Line: 21294

//  <item> SFDITEM_FIELD__SCB_SHCRS_MONITORACT
//    <name> MONITORACT </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0xE000ED24) Debug monitor active bit </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_SHCRS ) </loc>
//      <o.8..8> MONITORACT
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SCB_SHCRS_PENDSVACT  --------------------------------
// SVD Line: 21300

//  <item> SFDITEM_FIELD__SCB_SHCRS_PENDSVACT
//    <name> PENDSVACT </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0xE000ED24) PendSV exception active  bit </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_SHCRS ) </loc>
//      <o.10..10> PENDSVACT
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SCB_SHCRS_SYSTICKACT  --------------------------------
// SVD Line: 21307

//  <item> SFDITEM_FIELD__SCB_SHCRS_SYSTICKACT
//    <name> SYSTICKACT </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0xE000ED24) SysTick exception active  bit </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_SHCRS ) </loc>
//      <o.11..11> SYSTICKACT
//    </check>
//  </item>
//  


// --------------------------  Field Item: SCB_SHCRS_USGFAULTPENDED  ------------------------------
// SVD Line: 21314

//  <item> SFDITEM_FIELD__SCB_SHCRS_USGFAULTPENDED
//    <name> USGFAULTPENDED </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0xE000ED24) Usage fault exception pending  bit </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_SHCRS ) </loc>
//      <o.12..12> USGFAULTPENDED
//    </check>
//  </item>
//  


// --------------------------  Field Item: SCB_SHCRS_MEMFAULTPENDED  ------------------------------
// SVD Line: 21321

//  <item> SFDITEM_FIELD__SCB_SHCRS_MEMFAULTPENDED
//    <name> MEMFAULTPENDED </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0xE000ED24) Memory management fault exception  pending bit </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_SHCRS ) </loc>
//      <o.13..13> MEMFAULTPENDED
//    </check>
//  </item>
//  


// --------------------------  Field Item: SCB_SHCRS_BUSFAULTPENDED  ------------------------------
// SVD Line: 21328

//  <item> SFDITEM_FIELD__SCB_SHCRS_BUSFAULTPENDED
//    <name> BUSFAULTPENDED </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0xE000ED24) Bus fault exception pending  bit </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_SHCRS ) </loc>
//      <o.14..14> BUSFAULTPENDED
//    </check>
//  </item>
//  


// ---------------------------  Field Item: SCB_SHCRS_SVCALLPENDED  -------------------------------
// SVD Line: 21335

//  <item> SFDITEM_FIELD__SCB_SHCRS_SVCALLPENDED
//    <name> SVCALLPENDED </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0xE000ED24) SVC call pending bit </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_SHCRS ) </loc>
//      <o.15..15> SVCALLPENDED
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SCB_SHCRS_MEMFAULTENA  -------------------------------
// SVD Line: 21341

//  <item> SFDITEM_FIELD__SCB_SHCRS_MEMFAULTENA
//    <name> MEMFAULTENA </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0xE000ED24) Memory management fault enable  bit </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_SHCRS ) </loc>
//      <o.16..16> MEMFAULTENA
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SCB_SHCRS_BUSFAULTENA  -------------------------------
// SVD Line: 21348

//  <item> SFDITEM_FIELD__SCB_SHCRS_BUSFAULTENA
//    <name> BUSFAULTENA </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0xE000ED24) Bus fault enable bit </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_SHCRS ) </loc>
//      <o.17..17> BUSFAULTENA
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SCB_SHCRS_USGFAULTENA  -------------------------------
// SVD Line: 21354

//  <item> SFDITEM_FIELD__SCB_SHCRS_USGFAULTENA
//    <name> USGFAULTENA </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0xE000ED24) Usage fault enable bit </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_SHCRS ) </loc>
//      <o.18..18> USGFAULTENA
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SCB_SHCRS  -----------------------------------
// SVD Line: 21257

//  <rtree> SFDITEM_REG__SCB_SHCRS
//    <name> SHCRS </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000ED24) System handler control and state  register </i>
//    <loc> ( (unsigned int)((SCB_SHCRS >> 0) & 0xFFFFFFFF), ((SCB_SHCRS = (SCB_SHCRS & ~(0x7FD8BUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FD8B) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SCB_SHCRS_MEMFAULTACT </item>
//    <item> SFDITEM_FIELD__SCB_SHCRS_BUSFAULTACT </item>
//    <item> SFDITEM_FIELD__SCB_SHCRS_USGFAULTACT </item>
//    <item> SFDITEM_FIELD__SCB_SHCRS_SVCALLACT </item>
//    <item> SFDITEM_FIELD__SCB_SHCRS_MONITORACT </item>
//    <item> SFDITEM_FIELD__SCB_SHCRS_PENDSVACT </item>
//    <item> SFDITEM_FIELD__SCB_SHCRS_SYSTICKACT </item>
//    <item> SFDITEM_FIELD__SCB_SHCRS_USGFAULTPENDED </item>
//    <item> SFDITEM_FIELD__SCB_SHCRS_MEMFAULTPENDED </item>
//    <item> SFDITEM_FIELD__SCB_SHCRS_BUSFAULTPENDED </item>
//    <item> SFDITEM_FIELD__SCB_SHCRS_SVCALLPENDED </item>
//    <item> SFDITEM_FIELD__SCB_SHCRS_MEMFAULTENA </item>
//    <item> SFDITEM_FIELD__SCB_SHCRS_BUSFAULTENA </item>
//    <item> SFDITEM_FIELD__SCB_SHCRS_USGFAULTENA </item>
//  </rtree>
//  


// ---------------------  Register Item Address: SCB_CFSR_UFSR_BFSR_MMFSR  ------------------------
// SVD Line: 21362

unsigned int SCB_CFSR_UFSR_BFSR_MMFSR __AT (0xE000ED28);



// ----------------------  Field Item: SCB_CFSR_UFSR_BFSR_MMFSR_IACCVIOL  -------------------------
// SVD Line: 21372

//  <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_IACCVIOL
//    <name> IACCVIOL </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0xE000ED28) IACCVIOL </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_CFSR_UFSR_BFSR_MMFSR ) </loc>
//      <o.0..0> IACCVIOL
//    </check>
//  </item>
//  


// ----------------------  Field Item: SCB_CFSR_UFSR_BFSR_MMFSR_DACCVIOL  -------------------------
// SVD Line: 21378

//  <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_DACCVIOL
//    <name> DACCVIOL </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xE000ED28) DACCVIOL </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_CFSR_UFSR_BFSR_MMFSR ) </loc>
//      <o.1..1> DACCVIOL
//    </check>
//  </item>
//  


// ---------------------  Field Item: SCB_CFSR_UFSR_BFSR_MMFSR_MUNSTKERR  -------------------------
// SVD Line: 21384

//  <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_MUNSTKERR
//    <name> MUNSTKERR </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0xE000ED28) MUNSTKERR </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_CFSR_UFSR_BFSR_MMFSR ) </loc>
//      <o.3..3> MUNSTKERR
//    </check>
//  </item>
//  


// ----------------------  Field Item: SCB_CFSR_UFSR_BFSR_MMFSR_MSTKERR  --------------------------
// SVD Line: 21390

//  <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_MSTKERR
//    <name> MSTKERR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0xE000ED28) MSTKERR </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_CFSR_UFSR_BFSR_MMFSR ) </loc>
//      <o.4..4> MSTKERR
//    </check>
//  </item>
//  


// ----------------------  Field Item: SCB_CFSR_UFSR_BFSR_MMFSR_MLSPERR  --------------------------
// SVD Line: 21396

//  <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_MLSPERR
//    <name> MLSPERR </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0xE000ED28) MLSPERR </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_CFSR_UFSR_BFSR_MMFSR ) </loc>
//      <o.5..5> MLSPERR
//    </check>
//  </item>
//  


// ---------------------  Field Item: SCB_CFSR_UFSR_BFSR_MMFSR_MMARVALID  -------------------------
// SVD Line: 21402

//  <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_MMARVALID
//    <name> MMARVALID </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0xE000ED28) MMARVALID </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_CFSR_UFSR_BFSR_MMFSR ) </loc>
//      <o.7..7> MMARVALID
//    </check>
//  </item>
//  


// ----------------------  Field Item: SCB_CFSR_UFSR_BFSR_MMFSR_IBUSERR  --------------------------
// SVD Line: 21408

//  <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_IBUSERR
//    <name> IBUSERR </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0xE000ED28) Instruction bus error </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_CFSR_UFSR_BFSR_MMFSR ) </loc>
//      <o.8..8> IBUSERR
//    </check>
//  </item>
//  


// ---------------------  Field Item: SCB_CFSR_UFSR_BFSR_MMFSR_PRECISERR  -------------------------
// SVD Line: 21414

//  <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_PRECISERR
//    <name> PRECISERR </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0xE000ED28) Precise data bus error </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_CFSR_UFSR_BFSR_MMFSR ) </loc>
//      <o.9..9> PRECISERR
//    </check>
//  </item>
//  


// --------------------  Field Item: SCB_CFSR_UFSR_BFSR_MMFSR_IMPRECISERR  ------------------------
// SVD Line: 21420

//  <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_IMPRECISERR
//    <name> IMPRECISERR </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0xE000ED28) Imprecise data bus error </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_CFSR_UFSR_BFSR_MMFSR ) </loc>
//      <o.10..10> IMPRECISERR
//    </check>
//  </item>
//  


// ----------------------  Field Item: SCB_CFSR_UFSR_BFSR_MMFSR_UNSTKERR  -------------------------
// SVD Line: 21426

//  <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_UNSTKERR
//    <name> UNSTKERR </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0xE000ED28) Bus fault on unstacking for a return  from exception </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_CFSR_UFSR_BFSR_MMFSR ) </loc>
//      <o.11..11> UNSTKERR
//    </check>
//  </item>
//  


// -----------------------  Field Item: SCB_CFSR_UFSR_BFSR_MMFSR_STKERR  --------------------------
// SVD Line: 21433

//  <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_STKERR
//    <name> STKERR </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0xE000ED28) Bus fault on stacking for exception  entry </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_CFSR_UFSR_BFSR_MMFSR ) </loc>
//      <o.12..12> STKERR
//    </check>
//  </item>
//  


// -----------------------  Field Item: SCB_CFSR_UFSR_BFSR_MMFSR_LSPERR  --------------------------
// SVD Line: 21440

//  <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_LSPERR
//    <name> LSPERR </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0xE000ED28) Bus fault on floating-point lazy state  preservation </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_CFSR_UFSR_BFSR_MMFSR ) </loc>
//      <o.13..13> LSPERR
//    </check>
//  </item>
//  


// ---------------------  Field Item: SCB_CFSR_UFSR_BFSR_MMFSR_BFARVALID  -------------------------
// SVD Line: 21447

//  <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_BFARVALID
//    <name> BFARVALID </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0xE000ED28) Bus Fault Address Register (BFAR) valid  flag </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_CFSR_UFSR_BFSR_MMFSR ) </loc>
//      <o.15..15> BFARVALID
//    </check>
//  </item>
//  


// ---------------------  Field Item: SCB_CFSR_UFSR_BFSR_MMFSR_UNDEFINSTR  ------------------------
// SVD Line: 21454

//  <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_UNDEFINSTR
//    <name> UNDEFINSTR </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0xE000ED28) Undefined instruction usage  fault </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_CFSR_UFSR_BFSR_MMFSR ) </loc>
//      <o.16..16> UNDEFINSTR
//    </check>
//  </item>
//  


// ----------------------  Field Item: SCB_CFSR_UFSR_BFSR_MMFSR_INVSTATE  -------------------------
// SVD Line: 21461

//  <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_INVSTATE
//    <name> INVSTATE </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0xE000ED28) Invalid state usage fault </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_CFSR_UFSR_BFSR_MMFSR ) </loc>
//      <o.17..17> INVSTATE
//    </check>
//  </item>
//  


// -----------------------  Field Item: SCB_CFSR_UFSR_BFSR_MMFSR_INVPC  ---------------------------
// SVD Line: 21467

//  <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_INVPC
//    <name> INVPC </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0xE000ED28) Invalid PC load usage  fault </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_CFSR_UFSR_BFSR_MMFSR ) </loc>
//      <o.18..18> INVPC
//    </check>
//  </item>
//  


// ------------------------  Field Item: SCB_CFSR_UFSR_BFSR_MMFSR_NOCP  ---------------------------
// SVD Line: 21474

//  <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_NOCP
//    <name> NOCP </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0xE000ED28) No coprocessor usage  fault. </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_CFSR_UFSR_BFSR_MMFSR ) </loc>
//      <o.19..19> NOCP
//    </check>
//  </item>
//  


// ---------------------  Field Item: SCB_CFSR_UFSR_BFSR_MMFSR_UNALIGNED  -------------------------
// SVD Line: 21481

//  <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_UNALIGNED
//    <name> UNALIGNED </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0xE000ED28) Unaligned access usage  fault </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_CFSR_UFSR_BFSR_MMFSR ) </loc>
//      <o.24..24> UNALIGNED
//    </check>
//  </item>
//  


// ---------------------  Field Item: SCB_CFSR_UFSR_BFSR_MMFSR_DIVBYZERO  -------------------------
// SVD Line: 21488

//  <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_DIVBYZERO
//    <name> DIVBYZERO </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0xE000ED28) Divide by zero usage fault </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_CFSR_UFSR_BFSR_MMFSR ) </loc>
//      <o.25..25> DIVBYZERO
//    </check>
//  </item>
//  


// ------------------------  Register RTree: SCB_CFSR_UFSR_BFSR_MMFSR  ----------------------------
// SVD Line: 21362

//  <rtree> SFDITEM_REG__SCB_CFSR_UFSR_BFSR_MMFSR
//    <name> CFSR_UFSR_BFSR_MMFSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000ED28) Configurable fault status  register </i>
//    <loc> ( (unsigned int)((SCB_CFSR_UFSR_BFSR_MMFSR >> 0) & 0xFFFFFFFF), ((SCB_CFSR_UFSR_BFSR_MMFSR = (SCB_CFSR_UFSR_BFSR_MMFSR & ~(0x30FBFBBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x30FBFBB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_IACCVIOL </item>
//    <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_DACCVIOL </item>
//    <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_MUNSTKERR </item>
//    <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_MSTKERR </item>
//    <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_MLSPERR </item>
//    <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_MMARVALID </item>
//    <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_IBUSERR </item>
//    <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_PRECISERR </item>
//    <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_IMPRECISERR </item>
//    <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_UNSTKERR </item>
//    <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_STKERR </item>
//    <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_LSPERR </item>
//    <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_BFARVALID </item>
//    <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_UNDEFINSTR </item>
//    <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_INVSTATE </item>
//    <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_INVPC </item>
//    <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_NOCP </item>
//    <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_UNALIGNED </item>
//    <item> SFDITEM_FIELD__SCB_CFSR_UFSR_BFSR_MMFSR_DIVBYZERO </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SCB_HFSR  --------------------------------
// SVD Line: 21496

unsigned int SCB_HFSR __AT (0xE000ED2C);



// ------------------------------  Field Item: SCB_HFSR_VECTTBL  ----------------------------------
// SVD Line: 21505

//  <item> SFDITEM_FIELD__SCB_HFSR_VECTTBL
//    <name> VECTTBL </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xE000ED2C) Vector table hard fault </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_HFSR ) </loc>
//      <o.1..1> VECTTBL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SCB_HFSR_FORCED  ----------------------------------
// SVD Line: 21511

//  <item> SFDITEM_FIELD__SCB_HFSR_FORCED
//    <name> FORCED </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0xE000ED2C) Forced hard fault </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_HFSR ) </loc>
//      <o.30..30> FORCED
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SCB_HFSR_DEBUG_VT  ---------------------------------
// SVD Line: 21517

//  <item> SFDITEM_FIELD__SCB_HFSR_DEBUG_VT
//    <name> DEBUG_VT </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0xE000ED2C) Reserved for Debug use </i>
//    <check> 
//      <loc> ( (unsigned int) SCB_HFSR ) </loc>
//      <o.31..31> DEBUG_VT
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SCB_HFSR  ------------------------------------
// SVD Line: 21496

//  <rtree> SFDITEM_REG__SCB_HFSR
//    <name> HFSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000ED2C) Hard fault status register </i>
//    <loc> ( (unsigned int)((SCB_HFSR >> 0) & 0xFFFFFFFF), ((SCB_HFSR = (SCB_HFSR & ~(0xC0000002UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC0000002) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SCB_HFSR_VECTTBL </item>
//    <item> SFDITEM_FIELD__SCB_HFSR_FORCED </item>
//    <item> SFDITEM_FIELD__SCB_HFSR_DEBUG_VT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SCB_MMFAR  --------------------------------
// SVD Line: 21525

unsigned int SCB_MMFAR __AT (0xE000ED34);



// -------------------------------  Field Item: SCB_MMFAR_MMFAR  ----------------------------------
// SVD Line: 21535

//  <item> SFDITEM_FIELD__SCB_MMFAR_MMFAR
//    <name> MMFAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000ED34) Memory management fault  address </i>
//    <edit> 
//      <loc> ( (unsigned int)((SCB_MMFAR >> 0) & 0xFFFFFFFF), ((SCB_MMFAR = (SCB_MMFAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: SCB_MMFAR  -----------------------------------
// SVD Line: 21525

//  <rtree> SFDITEM_REG__SCB_MMFAR
//    <name> MMFAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000ED34) Memory management fault address  register </i>
//    <loc> ( (unsigned int)((SCB_MMFAR >> 0) & 0xFFFFFFFF), ((SCB_MMFAR = (SCB_MMFAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SCB_MMFAR_MMFAR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SCB_BFAR  --------------------------------
// SVD Line: 21544

unsigned int SCB_BFAR __AT (0xE000ED38);



// --------------------------------  Field Item: SCB_BFAR_BFAR  -----------------------------------
// SVD Line: 21553

//  <item> SFDITEM_FIELD__SCB_BFAR_BFAR
//    <name> BFAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000ED38) Bus fault address </i>
//    <edit> 
//      <loc> ( (unsigned int)((SCB_BFAR >> 0) & 0xFFFFFFFF), ((SCB_BFAR = (SCB_BFAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: SCB_BFAR  ------------------------------------
// SVD Line: 21544

//  <rtree> SFDITEM_REG__SCB_BFAR
//    <name> BFAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000ED38) Bus fault address register </i>
//    <loc> ( (unsigned int)((SCB_BFAR >> 0) & 0xFFFFFFFF), ((SCB_BFAR = (SCB_BFAR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SCB_BFAR_BFAR </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: SCB  --------------------------------------
// SVD Line: 20914

//  <view> SCB
//    <name> SCB </name>
//    <item> SFDITEM_REG__SCB_CPUID </item>
//    <item> SFDITEM_REG__SCB_ICSR </item>
//    <item> SFDITEM_REG__SCB_VTOR </item>
//    <item> SFDITEM_REG__SCB_AIRCR </item>
//    <item> SFDITEM_REG__SCB_SCR </item>
//    <item> SFDITEM_REG__SCB_CCR </item>
//    <item> SFDITEM_REG__SCB_SHPR1 </item>
//    <item> SFDITEM_REG__SCB_SHPR2 </item>
//    <item> SFDITEM_REG__SCB_SHPR3 </item>
//    <item> SFDITEM_REG__SCB_SHCRS </item>
//    <item> SFDITEM_REG__SCB_CFSR_UFSR_BFSR_MMFSR </item>
//    <item> SFDITEM_REG__SCB_HFSR </item>
//    <item> SFDITEM_REG__SCB_MMFAR </item>
//    <item> SFDITEM_REG__SCB_BFAR </item>
//  </view>
//  


// -----------------------------  Register Item Address: STK_CTRL  --------------------------------
// SVD Line: 21574

unsigned int STK_CTRL __AT (0xE000E010);



// -------------------------------  Field Item: STK_CTRL_ENABLE  ----------------------------------
// SVD Line: 21584

//  <item> SFDITEM_FIELD__STK_CTRL_ENABLE
//    <name> ENABLE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0xE000E010) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) STK_CTRL ) </loc>
//      <o.0..0> ENABLE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: STK_CTRL_TICKINT  ----------------------------------
// SVD Line: 21590

//  <item> SFDITEM_FIELD__STK_CTRL_TICKINT
//    <name> TICKINT </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xE000E010) SysTick exception request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) STK_CTRL ) </loc>
//      <o.1..1> TICKINT
//    </check>
//  </item>
//  


// -----------------------------  Field Item: STK_CTRL_CLKSOURCE  ---------------------------------
// SVD Line: 21597

//  <item> SFDITEM_FIELD__STK_CTRL_CLKSOURCE
//    <name> CLKSOURCE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0xE000E010) Clock source selection </i>
//    <check> 
//      <loc> ( (unsigned int) STK_CTRL ) </loc>
//      <o.2..2> CLKSOURCE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: STK_CTRL_COUNTFLAG  ---------------------------------
// SVD Line: 21603

//  <item> SFDITEM_FIELD__STK_CTRL_COUNTFLAG
//    <name> COUNTFLAG </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0xE000E010) COUNTFLAG </i>
//    <check> 
//      <loc> ( (unsigned int) STK_CTRL ) </loc>
//      <o.16..16> COUNTFLAG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: STK_CTRL  ------------------------------------
// SVD Line: 21574

//  <rtree> SFDITEM_REG__STK_CTRL
//    <name> CTRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E010) SysTick control and status  register </i>
//    <loc> ( (unsigned int)((STK_CTRL >> 0) & 0xFFFFFFFF), ((STK_CTRL = (STK_CTRL & ~(0x10007UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x10007) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__STK_CTRL_ENABLE </item>
//    <item> SFDITEM_FIELD__STK_CTRL_TICKINT </item>
//    <item> SFDITEM_FIELD__STK_CTRL_CLKSOURCE </item>
//    <item> SFDITEM_FIELD__STK_CTRL_COUNTFLAG </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: STK_LOAD_  --------------------------------
// SVD Line: 21611

unsigned int STK_LOAD_ __AT (0xE000E014);



// ------------------------------  Field Item: STK_LOAD__RELOAD  ----------------------------------
// SVD Line: 21620

//  <item> SFDITEM_FIELD__STK_LOAD__RELOAD
//    <name> RELOAD </name>
//    <rw> 
//    <i> [Bits 23..0] RW (@ 0xE000E014) RELOAD value </i>
//    <edit> 
//      <loc> ( (unsigned int)((STK_LOAD_ >> 0) & 0xFFFFFF), ((STK_LOAD_ = (STK_LOAD_ & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: STK_LOAD_  -----------------------------------
// SVD Line: 21611

//  <rtree> SFDITEM_REG__STK_LOAD_
//    <name> LOAD_ </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E014) SysTick reload value register </i>
//    <loc> ( (unsigned int)((STK_LOAD_ >> 0) & 0xFFFFFFFF), ((STK_LOAD_ = (STK_LOAD_ & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__STK_LOAD__RELOAD </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: STK_VAL  ---------------------------------
// SVD Line: 21628

unsigned int STK_VAL __AT (0xE000E018);



// -------------------------------  Field Item: STK_VAL_CURRENT  ----------------------------------
// SVD Line: 21637

//  <item> SFDITEM_FIELD__STK_VAL_CURRENT
//    <name> CURRENT </name>
//    <rw> 
//    <i> [Bits 23..0] RW (@ 0xE000E018) Current counter value </i>
//    <edit> 
//      <loc> ( (unsigned int)((STK_VAL >> 0) & 0xFFFFFF), ((STK_VAL = (STK_VAL & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: STK_VAL  ------------------------------------
// SVD Line: 21628

//  <rtree> SFDITEM_REG__STK_VAL
//    <name> VAL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E018) SysTick current value register </i>
//    <loc> ( (unsigned int)((STK_VAL >> 0) & 0xFFFFFFFF), ((STK_VAL = (STK_VAL & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__STK_VAL_CURRENT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: STK_CALIB  --------------------------------
// SVD Line: 21645

unsigned int STK_CALIB __AT (0xE000E01C);



// -------------------------------  Field Item: STK_CALIB_TENMS  ----------------------------------
// SVD Line: 21655

//  <item> SFDITEM_FIELD__STK_CALIB_TENMS
//    <name> TENMS </name>
//    <rw> 
//    <i> [Bits 23..0] RW (@ 0xE000E01C) Calibration value </i>
//    <edit> 
//      <loc> ( (unsigned int)((STK_CALIB >> 0) & 0xFFFFFF), ((STK_CALIB = (STK_CALIB & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: STK_CALIB  -----------------------------------
// SVD Line: 21645

//  <rtree> SFDITEM_REG__STK_CALIB
//    <name> CALIB </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E01C) SysTick calibration value  register </i>
//    <loc> ( (unsigned int)((STK_CALIB >> 0) & 0xFFFFFFFF), ((STK_CALIB = (STK_CALIB & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__STK_CALIB_TENMS </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: STK  --------------------------------------
// SVD Line: 21563

//  <view> STK
//    <name> STK </name>
//    <item> SFDITEM_REG__STK_CTRL </item>
//    <item> SFDITEM_REG__STK_LOAD_ </item>
//    <item> SFDITEM_REG__STK_VAL </item>
//    <item> SFDITEM_REG__STK_CALIB </item>
//  </view>
//  


// -----------------------------   IRQ Num definition: STM32L100  ---------------------------------
// SVD Line: 4



// ------------------------------------------------------------------------------------------------
// -----                              Interrupt Number Definition                             -----
// ------------------------------------------------------------------------------------------------



// ------------------------  ARM Cortex-M3 Specific Interrupt Numbers  ----------------------------

//  <qitem> Reset_IRQ
//    <name> Reset </name>
//    <i> Reset Vector, invoked on Power up and warm reset </i>
//    <loc> 1 </loc>
//  </qitem>
//  
//  <qitem> NonMaskableInt_IRQ
//    <name> NonMaskableInt </name>
//    <i> Non maskable Interrupt, cannot be stopped or preempted </i>
//    <loc> 2 </loc>
//  </qitem>
//  
//  <qitem> HardFault_IRQ
//    <name> HardFault </name>
//    <i> Hard Fault, all classes of Fault </i>
//    <loc> 3 </loc>
//  </qitem>
//  
//  <qitem> MemoryManagement_IRQ
//    <name> MemoryManagement </name>
//    <i> Memory Management, MPU mismatch, including Access Violation and No Match </i>
//    <loc> 4 </loc>
//  </qitem>
//  
//  <qitem> BusFault_IRQ
//    <name> BusFault </name>
//    <i> Bus Fault, Pre-Fetch-, Memory Access Fault, other address/memory related Fault </i>
//    <loc> 5 </loc>
//  </qitem>
//  
//  <qitem> UsageFault_IRQ
//    <name> UsageFault </name>
//    <i> Usage Fault, i.e. Undef Instruction, Illegal State Transition </i>
//    <loc> 6 </loc>
//  </qitem>
//  
//  <qitem> SVCall_IRQ
//    <name> SVCall </name>
//    <i> System Service Call via SVC instruction </i>
//    <loc> 11 </loc>
//  </qitem>
//  
//  <qitem> DebugMonitor_IRQ
//    <name> DebugMonitor </name>
//    <i> Debug Monitor </i>
//    <loc> 12 </loc>
//  </qitem>
//  
//  <qitem> PendSV_IRQ
//    <name> PendSV </name>
//    <i> Pendable request for system service </i>
//    <loc> 14 </loc>
//  </qitem>
//  
//  <qitem> SysTick_IRQ
//    <name> SysTick </name>
//    <i> System Tick Timer </i>
//    <loc> 15 </loc>
//  </qitem>
//  


// --------------------------  STM32L100 Specific Interrupt Numbers  ------------------------------

//  <qitem> WWDG_IRQ
//    <name> WWDG </name>
//    <i> Window Watchdog interrupt </i>
//    <loc> 16 </loc>
//  </qitem>
//  
//  <qitem> PVD_IRQ
//    <name> PVD </name>
//    <i> PVD through EXTI Line detection  interrupt </i>
//    <loc> 17 </loc>
//  </qitem>
//  
//  <qitem> TAMPER_STAMP_IRQ
//    <name> TAMPER_STAMP </name>
//    <i> Tamper and TimeStamp through EXTI line  interrupts </i>
//    <loc> 18 </loc>
//  </qitem>
//  
//  <qitem> RTC_WKUP_IRQ
//    <name> RTC_WKUP </name>
//    <i> RTC Wakeup through EXTI line  interrupt </i>
//    <loc> 19 </loc>
//  </qitem>
//  
//  <qitem> FLASH_IRQ
//    <name> FLASH </name>
//    <i> Flash global interrupt </i>
//    <loc> 20 </loc>
//  </qitem>
//  
//  <qitem> RCC_IRQ
//    <name> RCC </name>
//    <i> RCC global interrupt </i>
//    <loc> 21 </loc>
//  </qitem>
//  
//  <qitem> EXTI0_IRQ
//    <name> EXTI0 </name>
//    <i> EXTI Line0 interrupt </i>
//    <loc> 22 </loc>
//  </qitem>
//  
//  <qitem> EXTI1_IRQ
//    <name> EXTI1 </name>
//    <i> EXTI Line1 interrupt </i>
//    <loc> 23 </loc>
//  </qitem>
//  
//  <qitem> EXTI2_IRQ
//    <name> EXTI2 </name>
//    <i> EXTI Line2 interrupt </i>
//    <loc> 24 </loc>
//  </qitem>
//  
//  <qitem> EXTI3_IRQ
//    <name> EXTI3 </name>
//    <i> EXTI Line3 interrupt </i>
//    <loc> 25 </loc>
//  </qitem>
//  
//  <qitem> EXTI4_IRQ
//    <name> EXTI4 </name>
//    <i> EXTI Line4 interrupt </i>
//    <loc> 26 </loc>
//  </qitem>
//  
//  <qitem> DMA1_Channel1_IRQ
//    <name> DMA1_Channel1 </name>
//    <i> DMA1 Channel1 global interrupt </i>
//    <loc> 27 </loc>
//  </qitem>
//  
//  <qitem> DMA1_Channel2_IRQ
//    <name> DMA1_Channel2 </name>
//    <i> DMA1 Channel2 global interrupt </i>
//    <loc> 28 </loc>
//  </qitem>
//  
//  <qitem> DMA1_Channel3_IRQ
//    <name> DMA1_Channel3 </name>
//    <i> DMA1 Channel3 global interrupt </i>
//    <loc> 29 </loc>
//  </qitem>
//  
//  <qitem> DMA1_Channel4_IRQ
//    <name> DMA1_Channel4 </name>
//    <i> DMA1 Channel4 global interrupt </i>
//    <loc> 30 </loc>
//  </qitem>
//  
//  <qitem> DMA1_Channel5_IRQ
//    <name> DMA1_Channel5 </name>
//    <i> DMA1 Channel5 global interrupt </i>
//    <loc> 31 </loc>
//  </qitem>
//  
//  <qitem> DMA1_Channel6_IRQ
//    <name> DMA1_Channel6 </name>
//    <i> DMA1 Channel6 global interrupt </i>
//    <loc> 32 </loc>
//  </qitem>
//  
//  <qitem> DMA1_Channel7_IRQ
//    <name> DMA1_Channel7 </name>
//    <i> DMA1 Channel7 global interrupt </i>
//    <loc> 33 </loc>
//  </qitem>
//  
//  <qitem> ADC1_IRQ
//    <name> ADC1 </name>
//    <i> ADC1 global interrupt </i>
//    <loc> 34 </loc>
//  </qitem>
//  
//  <qitem> USB_HP_IRQ
//    <name> USB_HP </name>
//    <i> USB High priority interrupt </i>
//    <loc> 35 </loc>
//  </qitem>
//  
//  <qitem> USB_LP_IRQ
//    <name> USB_LP </name>
//    <i> USB Low priority interrupt </i>
//    <loc> 36 </loc>
//  </qitem>
//  
//  <qitem> DAC_IRQ
//    <name> DAC </name>
//    <i> DAC interrupt </i>
//    <loc> 37 </loc>
//  </qitem>
//  
//  <qitem> COMP_CA_IRQ
//    <name> COMP_CA </name>
//    <i> Comparator wakeup through EXTI line (21 and  22) interrupt/Channel acquisition interrupt </i>
//    <loc> 38 </loc>
//  </qitem>
//  
//  <qitem> EXTI9_5_IRQ
//    <name> EXTI9_5 </name>
//    <i> EXTI Line[9:5] interrupts </i>
//    <loc> 39 </loc>
//  </qitem>
//  
//  <qitem> LCD_IRQ
//    <name> LCD </name>
//    <i> LCD global interrupt </i>
//    <loc> 40 </loc>
//  </qitem>
//  
//  <qitem> TIM9_IRQ
//    <name> TIM9 </name>
//    <i> TIM9 global interrupt </i>
//    <loc> 41 </loc>
//  </qitem>
//  
//  <qitem> TIM10_IRQ
//    <name> TIM10 </name>
//    <i> TIM10 global interrupt </i>
//    <loc> 42 </loc>
//  </qitem>
//  
//  <qitem> TIM11_IRQ
//    <name> TIM11 </name>
//    <i> TIM11 global interrupt </i>
//    <loc> 43 </loc>
//  </qitem>
//  
//  <qitem> TIM2_IRQ
//    <name> TIM2 </name>
//    <i> TIM2 global interrupt </i>
//    <loc> 44 </loc>
//  </qitem>
//  
//  <qitem> TIM3_IRQ
//    <name> TIM3 </name>
//    <i> TIM3 global interrupt </i>
//    <loc> 45 </loc>
//  </qitem>
//  
//  <qitem> TIM4_IRQ
//    <name> TIM4 </name>
//    <i> TIM4 global interrupt </i>
//    <loc> 46 </loc>
//  </qitem>
//  
//  <qitem> I2C1_EV_IRQ
//    <name> I2C1_EV </name>
//    <i> I2C1 event interrupt </i>
//    <loc> 47 </loc>
//  </qitem>
//  
//  <qitem> I2C1_ER_IRQ
//    <name> I2C1_ER </name>
//    <i> I2C1 error interrupt </i>
//    <loc> 48 </loc>
//  </qitem>
//  
//  <qitem> I2C2_EV_IRQ
//    <name> I2C2_EV </name>
//    <i> I2C2 event interrupt </i>
//    <loc> 49 </loc>
//  </qitem>
//  
//  <qitem> I2C2_ER_IRQ
//    <name> I2C2_ER </name>
//    <i> I2C2 error interrupt </i>
//    <loc> 50 </loc>
//  </qitem>
//  
//  <qitem> SPI1_IRQ
//    <name> SPI1 </name>
//    <i> SPI1 global interrupt </i>
//    <loc> 51 </loc>
//  </qitem>
//  
//  <qitem> SPI2_IRQ
//    <name> SPI2 </name>
//    <i> SPI2 global interrupt </i>
//    <loc> 52 </loc>
//  </qitem>
//  
//  <qitem> USART1_IRQ
//    <name> USART1 </name>
//    <i> USART1 global interrupt </i>
//    <loc> 53 </loc>
//  </qitem>
//  
//  <qitem> USART2_IRQ
//    <name> USART2 </name>
//    <i> USART2 global interrupt </i>
//    <loc> 54 </loc>
//  </qitem>
//  
//  <qitem> USART3_IRQ
//    <name> USART3 </name>
//    <i> USART3 global interrupt </i>
//    <loc> 55 </loc>
//  </qitem>
//  
//  <qitem> EXTI15_10_IRQ
//    <name> EXTI15_10 </name>
//    <i> EXTI Line[15:10] interrupts </i>
//    <loc> 56 </loc>
//  </qitem>
//  
//  <qitem> RTC_Alarm_IRQ
//    <name> RTC_Alarm </name>
//    <i> RTC Alarms (A and B) through EXTI line  interrupt </i>
//    <loc> 57 </loc>
//  </qitem>
//  
//  <qitem> USB_FS_WKUP_IRQ
//    <name> USB_FS_WKUP </name>
//    <i> USB Device FS Wakeup through EXTI line  interrupt </i>
//    <loc> 58 </loc>
//  </qitem>
//  
//  <qitem> TIM6_IRQ
//    <name> TIM6 </name>
//    <i> TIM6 global interrupt </i>
//    <loc> 59 </loc>
//  </qitem>
//  
//  <qitem> TIM7_IRQ
//    <name> TIM7 </name>
//    <i> TIM7 global interrupt </i>
//    <loc> 60 </loc>
//  </qitem>
//  
//  <qitem> SDIO_IRQ
//    <name> SDIO </name>
//    <i> SDIO Global interrupt </i>
//    <loc> 61 </loc>
//  </qitem>
//  
//  <qitem> TIM5_IRQ
//    <name> TIM5 </name>
//    <i> TIM5 Global interrupt </i>
//    <loc> 62 </loc>
//  </qitem>
//  
//  <qitem> SPI3_IRQ
//    <name> SPI3 </name>
//    <i> SPI3 global interrupt </i>
//    <loc> 63 </loc>
//  </qitem>
//  
//  <qitem> USART4_IRQ
//    <name> USART4 </name>
//    <i> USART4 global interrupt </i>
//    <loc> 64 </loc>
//  </qitem>
//  
//  <qitem> USART5_IRQ
//    <name> USART5 </name>
//    <i> USART5 global interrupt </i>
//    <loc> 65 </loc>
//  </qitem>
//  
//  <qitem> DMA2_CH1_IRQ
//    <name> DMA2_CH1 </name>
//    <i> DMA2 Channel 1 interrupt </i>
//    <loc> 66 </loc>
//  </qitem>
//  
//  <qitem> DMA2_CH2_IRQ
//    <name> DMA2_CH2 </name>
//    <i> DMA2 Channel 2 interrupt </i>
//    <loc> 67 </loc>
//  </qitem>
//  
//  <qitem> DMA2_CH3_IRQ
//    <name> DMA2_CH3 </name>
//    <i> DMA2 Channel 3 interrupt </i>
//    <loc> 68 </loc>
//  </qitem>
//  
//  <qitem> DMA2_CH4_IRQ
//    <name> DMA2_CH4 </name>
//    <i> DMA2 Channel 4 interrupt </i>
//    <loc> 69 </loc>
//  </qitem>
//  
//  <qitem> DMA2_CH5_IRQ
//    <name> DMA2_CH5 </name>
//    <i> DMA2 Channel 5 interrupt </i>
//    <loc> 70 </loc>
//  </qitem>
//  
//  <qitem> AES_IRQ
//    <name> AES </name>
//    <i> AES global interrupt </i>
//    <loc> 71 </loc>
//  </qitem>
//  
//  <qitem> COMP_ACQ_IRQ
//    <name> COMP_ACQ </name>
//    <i> Comparator Channel Acquisition  interrupt </i>
//    <loc> 72 </loc>
//  </qitem>
//  
//  <irqtable> STM32L100_IRQTable
//    <name> STM32L100 Interrupt Table </name>
//    <nvicPrioBits> 4 </nvicPrioBits>
//    <qitem> Reset_IRQ </qitem>
//    <qitem> NonMaskableInt_IRQ </qitem>
//    <qitem> HardFault_IRQ </qitem>
//    <qitem> MemoryManagement_IRQ </qitem>
//    <qitem> BusFault_IRQ </qitem>
//    <qitem> UsageFault_IRQ </qitem>
//    <qitem> SVCall_IRQ </qitem>
//    <qitem> DebugMonitor_IRQ </qitem>
//    <qitem> PendSV_IRQ </qitem>
//    <qitem> SysTick_IRQ </qitem>
//    <qitem> WWDG_IRQ </qitem>
//    <qitem> PVD_IRQ </qitem>
//    <qitem> TAMPER_STAMP_IRQ </qitem>
//    <qitem> RTC_WKUP_IRQ </qitem>
//    <qitem> FLASH_IRQ </qitem>
//    <qitem> RCC_IRQ </qitem>
//    <qitem> EXTI0_IRQ </qitem>
//    <qitem> EXTI1_IRQ </qitem>
//    <qitem> EXTI2_IRQ </qitem>
//    <qitem> EXTI3_IRQ </qitem>
//    <qitem> EXTI4_IRQ </qitem>
//    <qitem> DMA1_Channel1_IRQ </qitem>
//    <qitem> DMA1_Channel2_IRQ </qitem>
//    <qitem> DMA1_Channel3_IRQ </qitem>
//    <qitem> DMA1_Channel4_IRQ </qitem>
//    <qitem> DMA1_Channel5_IRQ </qitem>
//    <qitem> DMA1_Channel6_IRQ </qitem>
//    <qitem> DMA1_Channel7_IRQ </qitem>
//    <qitem> ADC1_IRQ </qitem>
//    <qitem> USB_HP_IRQ </qitem>
//    <qitem> USB_LP_IRQ </qitem>
//    <qitem> DAC_IRQ </qitem>
//    <qitem> COMP_CA_IRQ </qitem>
//    <qitem> EXTI9_5_IRQ </qitem>
//    <qitem> LCD_IRQ </qitem>
//    <qitem> TIM9_IRQ </qitem>
//    <qitem> TIM10_IRQ </qitem>
//    <qitem> TIM11_IRQ </qitem>
//    <qitem> TIM2_IRQ </qitem>
//    <qitem> TIM3_IRQ </qitem>
//    <qitem> TIM4_IRQ </qitem>
//    <qitem> I2C1_EV_IRQ </qitem>
//    <qitem> I2C1_ER_IRQ </qitem>
//    <qitem> I2C2_EV_IRQ </qitem>
//    <qitem> I2C2_ER_IRQ </qitem>
//    <qitem> SPI1_IRQ </qitem>
//    <qitem> SPI2_IRQ </qitem>
//    <qitem> USART1_IRQ </qitem>
//    <qitem> USART2_IRQ </qitem>
//    <qitem> USART3_IRQ </qitem>
//    <qitem> EXTI15_10_IRQ </qitem>
//    <qitem> RTC_Alarm_IRQ </qitem>
//    <qitem> USB_FS_WKUP_IRQ </qitem>
//    <qitem> TIM6_IRQ </qitem>
//    <qitem> TIM7_IRQ </qitem>
//    <qitem> SDIO_IRQ </qitem>
//    <qitem> TIM5_IRQ </qitem>
//    <qitem> SPI3_IRQ </qitem>
//    <qitem> USART4_IRQ </qitem>
//    <qitem> USART5_IRQ </qitem>
//    <qitem> DMA2_CH1_IRQ </qitem>
//    <qitem> DMA2_CH2_IRQ </qitem>
//    <qitem> DMA2_CH3_IRQ </qitem>
//    <qitem> DMA2_CH4_IRQ </qitem>
//    <qitem> DMA2_CH5_IRQ </qitem>
//    <qitem> AES_IRQ </qitem>
//    <qitem> COMP_ACQ_IRQ </qitem>
//  </irqtable>


// ------------------------------------   Menu: STM32L100  ----------------------------------------
// SVD Line: 4



// ------------------------------  Peripheral Menu: 'STM32L100'  ----------------------------------



// ------------------------------------------------------------------------------------------------
// -----                                       Main Menu                                      -----
// ------------------------------------------------------------------------------------------------

//  <b> ADC
//    <m> ADC </m>
//  </b>
//  
//  <b> AES
//    <m> AES </m>
//  </b>
//  
//  <b> COMP
//    <m> COMP </m>
//  </b>
//  
//  <b> CRC
//    <m> CRC </m>
//  </b>
//  
//  <b> DAC
//    <m> DAC </m>
//  </b>
//  
//  <b> DBGMCU
//    <m> DBGMCU </m>
//  </b>
//  
//  <b> DMA
//    <m> DMA1 </m>
//    <m> DMA2 </m>
//  </b>
//  
//  <b> EXTI
//    <m> EXTI </m>
//  </b>
//  
//  <b> FSMC
//    <m> FSMC </m>
//  </b>
//  
//  <b> Flash
//    <m> Flash </m>
//  </b>
//  
//  <b> GPIO
//    <m> GPIOA </m>
//    <m> GPIOB </m>
//    <m> GPIOC </m>
//    <m> GPIOD </m>
//    <m> GPIOH </m>
//  </b>
//  
//  <b> I2C
//    <m> I2C1 </m>
//    <m> I2C2 </m>
//  </b>
//  
//  <b> IWDG
//    <m> IWDG </m>
//  </b>
//  
//  <b> LCD
//    <m> LCD </m>
//  </b>
//  
//  <b> MPU
//    <m> MPU </m>
//  </b>
//  
//  <b> NVIC
//    <m> NVIC </m>
//    <m> NVIC_STIR </m>
//  </b>
//  
//  <b> OPAMP
//    <m> OPAMP </m>
//  </b>
//  
//  <b> PWR
//    <m> PWR </m>
//  </b>
//  
//  <b> RCC
//    <m> RCC </m>
//  </b>
//  
//  <b> RI
//    <m> RI </m>
//  </b>
//  
//  <b> RTC
//    <m> RTC </m>
//  </b>
//  
//  <b> SCB
//    <m> SCB </m>
//    <m> SCB_ACTRL </m>
//  </b>
//  
//  <b> SDIO
//    <m> SDIO </m>
//  </b>
//  
//  <b> SPI
//    <m> SPI1 </m>
//    <m> SPI2 </m>
//    <m> SPI3 </m>
//  </b>
//  
//  <b> STK
//    <m> STK </m>
//  </b>
//  
//  <b> SYSCFG
//    <m> SYSCFG </m>
//  </b>
//  
//  <b> TIM
//    <m> TIM2 </m>
//    <m> TIM3 </m>
//    <m> TIM4 </m>
//    <m> TIM5 </m>
//    <m> TIM6 </m>
//    <m> TIM7 </m>
//    <m> TIM9 </m>
//    <m> TIM10 </m>
//    <m> TIM11 </m>
//  </b>
//  
//  <b> USART
//    <m> USART1 </m>
//    <m> USART2 </m>
//    <m> USART3 </m>
//    <m> USART4 </m>
//    <m> USART5 </m>
//  </b>
//  
//  <b> USB
//    <m> USB </m>
//    <m> USB_SRAM </m>
//  </b>
//  
//  <b> WWDG
//    <m> WWDG </m>
//  </b>
//  
