  I
摘 要 
薄膜液晶顯示器(TFT-LCD)的製造主要是由三大生產製程所組成，分別為前段列陣
(Array)製程、中段液晶面板(Cell)製程和後段模組(Module)製程。各製程是以一座廠為單位
在獨立運作，而各廠各有其內部獨特的管理特性。國內TFT-LCD 的主要製造廠商，都具備
了這三大製程，由於每一廠商的每段製程都有先後投資的不同世代的廠區，因此TFT-LCD
廠商是屬於擁有多座多世代的多廠區工廠。在液晶顯示器景氣的大起大落及液晶循環加速
的壓力下，TFT-LCD廠要更高的單位產能產出或獲利能力、更短且準的製造時間，將會面
臨下列管理問題：(1)如何降低液晶面板製造廠的製造時間與不穩定度；(2)如何提升液晶面
板製造廠的有效產出。 
基於這些需求，本計畫嘗試提供一套TFT-LCD限制驅導式現場排程之建構技術，以滿
足國內TFT-LCD 廠之管理需求，這套系統主要是架構在以限制理論(TOC)為基礎的生產管
理解決方案，即限制驅導式現場排程系統(Drum-Buffer-Rope)。本研究成果將可供國內
TFT-LCD廠商參考，以提升其快速回應產業景氣的製造管理能力。 
關鍵詞：薄膜液晶顯示器、限制理論、限制驅導式現場排程方法、瓶頸作業迴流。 
Abstract 
The main manufacturing processes of TFT-LCD are composed of Array process, Cell 
process and Module process. Each process is executed by a stand alone plant and has different 
management focus. The major TFT-LCD companies in Taiwan own several plants for each 
process. An internal supply chain is then composed of these multi-site plants for a TFT-LCD 
company. To improve the manufacturing management capability for quick response to market, 
the TFT-LCD company will face the following difficult problems: (1)how to decrease the cycle 
time of Array plant and Cell plant; (2)how to increase the throughput of Array plant and Cell 
plant. 
An integration of DBR and demand chain for TFT-LCD plants is proposed in the project to 
overcome the above problems. This system is the Drum-Buffer-Rope production solution. The 
prototype developed by this research will be referenced by the TFT-LCD company. 
Key Words: TFT-LCD, TOC, DBR, Bottleneck Reentry. 
  2
在玻璃基板上至少需重覆五到七層加工，每一層都要經過清洗、鍍膜、上光阻、顯影、
蝕刻與去光阻等過程，因此黃光區成為廠內的瓶頸，其製造流程如圖 2.1。黃光機台（瓶
頸機台）的製程上，需要搭配光罩(Mask)才能進行作業，每一種產品加工不同層級所需
的光罩均不相同，且因為在技術上與品質上的需求，必須將第三道黃光製程的光罩及第
五道黃光製程的光罩綁在同一黃光機台上進行加工，形成綁機台的特性，如圖 2.2。 
 
圖 2.1 列陣製程 
    
圖 2.2 綁機台的特性 
Cell 廠的製程加工步驟是由許多平行工作站所組成，前段序列製程是分別對彩色濾
光片與 TFT 基板進行加工作業，而到了基板組合站時必須同時存此兩種物料才能加工此
作業，否則將無法順利進行；其製程包含一次切割研磨、配向膜塗佈、配向處理及基板
組合。中段批量製程機台可加工的最大批量單位不同，然而不論機台滿載或非滿載時皆
可以進行加工，且加工時間相同，故製程亦存在等候的特性；其製程包含高溫壓合、真
空回火、液晶注入及封口等。至於後段製程序列製程並沒有特殊的加工特性存在，其製
程則包含二次切割裂片、磨邊貼附（偏光板）及檢查等[1,7,9]，如圖 2.3。此外，組立廠
中配向膜塗佈站（瓶頸機台）及液晶注入的換線時間皆為 2 小時，因此各工作站機台配
置應考慮到減少換線次數，以符合日需求計畫。 
 
圖 2.3 Cell 製程 
Module 廠的製程是將組立製程完成的 LCD 面板與驅動 IC、印刷電路板(PC Board；
PCB)連接，並與背光源(backlight module)、框架(frame)…等進行組裝，再經由產品最終
檢驗測試，屬於勞力密集的製程，與 Cell 廠皆相當適合應用 DBR 技術來管理瓶頸產
能與訂單之排程，以及規劃各種料的供料數量與時間，其製造流程如圖 2.4。 
 
圖 2.4 Module 製程 
2.2 瓶頸迴流作業之限制驅導式排程探討 
瓶頸作業有迴流(Reentry)的生產環境，即一張工單在瓶頸有兩次以上的加工作業，
重覆 5 至 7 次 
成膜 曝光 顯影玻璃 
基板 
光阻 蝕刻 薄膜電晶體陣
列基板
 基板洗淨
Array
檢驗 
去光
阻
薄膜電
晶體陣
列基板
M1 M3 M4
M2 M4
1 2 3
4 5
:第 i 層光罩 
:黃光機台 i 
: 非瓶頸站 
玻璃
基板 
i
Mi
液晶
面板 
 
序列式機台 批量式機台 序列式機台 
  薄膜電
晶體陣
列基板 
一切與
研磨 
配向膜
塗佈 
配向
處理 
組
裝
高溫
壓合
 
CF 
彩色 
濾光片 
  一切與
研磨 
配向膜
塗佈 
配向
處理 
真空
回火
液晶
注入
封
口
二次切
割裂片
磨邊
貼附 
檢
查 
點燈
檢查 
偏光片
貼附 
再點燈
檢查 
液晶
面板 
驅動 IC
壓合
印刷電路
板壓合
檢查/
塗膠
組
裝
後老化
測試 
薄膜電晶體液
晶顯示器 
  4
 
圖 3.1 面板 Array/Cell/Module 廠之 DBR 機制架構 
3.1  排程模組 
(1) 列陣廠 
在進行月計劃以平準化導出日計劃時，由於列陣廠對各黃光機台進行產能平
衡時並無考慮迴製其前後關係的問題，而造成各黃光機台產能分配不平衡的情
況，因此本研究決定針對列陣廠分批進行改善，目的在使日產出計劃的產品製程
前製時間不會過長，也可以針對各黃光機台進行產能平衡。列陣廠黃光機台（瓶
頸機台）為多機台，且具迴流特性，加工時又受到光罩的限制以及第三道及第五
道黃光製程綁機台的特性，因此在進行 DBR 排程之前先對列陣廠日計畫進行分
批，目的在使黃光機台產能平衡，並且使各產品能依日產出計劃順利完成，其演
算法如圖 3.2。 
 
圖 3.2 分批演算法流程圖 
分批完成後，本研究參考 Wu[26]所提出瓶頸作業迴流的推平法則，應用在列
陣廠黃光機台（瓶頸機台）的瓶頸排程上。但由於列陣廠黃光製程反覆迴製且具
移轉批量的特性，故必須對步驟 5 及步驟 6 進行修改，使演算法能應用於列陣廠
的黃光機台排程上。修正步驟如下： 
Step 5：挑選排入作業 
Step 5.1：依候選作業在廢墟的開始加工時間最早者來挑選個排入作業。 
Step 5.2：廢墟的開始加工時間相同時，則以最早投料者優先選入。 
Step 6：推平排入作業並更新黃光機台的可排時間 
Step 6.1：依製程所需光罩挑選機台，並推平排入作業。 
Step 6.2：如果是新工單，則評估投料時間；若為舊單，且為第五道黃光
製程，則評估出貨時間。 
Step 6.3：更新可排作業。 
出貨計劃 
Rope，Drum 
面板 Array/ Cell/ 
Module 廠 DBR 排程
模組 
面板 Array/ Cell/ Module
廠 DBR 控制(緩衝管理) 
Drum 
與 
出貨計劃 
訂 單 
派工
模組
MESArray/ Cell/ Module 廠現場
趕工單 
WIP 
瓶頸站前在製品 
加工完成之訂單 
本研究
範圍
挑選共用度
低之機台進
行分配 
列出分批後
所有工單的
情況 
進行日產能評估並
進行主產品分批
產生
廢墟 
是否還有其他
評估日尚未進
行評估
是否還有其他
主產品尚未進
行分配
是
否 否 
是
  6
不合理的。因此在投料時，本研究將分批後的批量再轉為以 lot 進行投料，如此
便不會造成列陣廠瞬間在製品過多的情況，並可改善列陣廠 Cycle time 被拉長的
情況。 
而本研究投料數量由批量轉為 lot 進行投料時，以瓶頸機台不閒置為優先考
慮，設定每一批量中各 lot 的間隔時間為各產品黃光機台第一層之加工時間，如
此便可以使在製品順利到達第一層黃光機台前進行加工，又不會縮短各個 lot 的
CCR Buffer 時間。除此之外更要確認投料計劃是在日投料計劃時間點之下，絕不
能比日投料計劃早發生，以免列陣廠在製品過多。因此在投料時必需與瓶頸加工
同步，所謂的同步就是各個 lot 的第一層黃光機台開始加工時間，減去 CCR 
Buffer，即為該 lot 的投料時間。 
(2) 組立/模組廠 
在完成所有瓶頸機台排程(Drum)的設計後，系統會依 Drum 之生產節奏減去
瓶頸緩衝求出投料計劃(Rope)，再由工單結束加工時間加上出貨緩衝(Shipping 
Buffer)推導出工單的出貨計劃(Shipping Schedule)，並使投料節奏與 Drum 達到同
步化的效果，可避免現場投錯料或多投料之情形發生。最後系統再將所得的
Drum、Rope 與出貨計劃所得到的資訊經由派工模組傳遞給 MES，並將 Drum 與
出貨計劃傳遞給控制模組，讓 MES 所回饋的資料可以進行現場的控管。 
 3.3 派工模組 
(1) 投料站(Gateway station) 
在現場在製品(WIP)的控制中，投料機台佔有絕大部分的影響。當投料機台
投入的物料過多時，會造成在製品在現場有過多的趨勢，讓機台處於負荷過重的
情況，甚至使非瓶頸機台變成瓶頸機台；相反的，若投入的物料太少，造成機台
閒置沒有原物料加工的狀況，若閒置的機台為瓶頸機台，則會嚴重影響到工廠的
產出。因此，必須「全力配合」瓶頸機台的排程，依照瓶頸生產節奏排程所推出
來的投料節奏(Rope)進行投料，且不能因為機台閒置而進行不必要的投料。 
(2) 瓶頸站(CCR Station) 
瓶頸站依排程模組所排出的「瓶頸生產節奏排程(Drum)」來加工。然而，
Drum 只是生產次序的依據，若到排程的時間到了，但是該工單卻還未出現在瓶
頸站前等待區加工，為了使瓶頸不挨餓，而有料可以繼續加工，就由已到達且接
續後面排程加工的工單，先行加工；而我們稱此沒有到而錯過排程時間的工單為
「穿透品」[2]。另外如果穿透品流回到瓶頸站，則該工單優先加工；若有多張
作業同時流回，則加工排程時間較早的作業。 
(3) 非瓶頸站(Non-CCR Station) 
i. 列陣廠 
非黃光機台的加工次序，本研究是採取先到先做(FIFO)的方式。除非現場
發出趕工單，則每個非黃光機台都要依緩衝管理機制所發出的趕工單優先進行
加工。換言之，當趕工令發出時，非黃光機台將檢視其機台前的暫存區，當發
現有趕工單存在時，則優先加工，讓趕工單可以迅速地流到下一站進行加工，
  8
衝、出貨緩衝及間隔緩衝分別為 3、9 及 2.5 ~3.5 小時。 
表 4.1 製程資訊 
瓶頸機台 第一道黃光製
程加工時間 
第二道黃光製程至第五到
黃光製程加工時間 
換線
時間 
製程數量 機台
數量
黃光機台 25 min 30 min 4 min 20(pcs)/1 lot 11 
在獲得上述各資訊後，系統依照排程步驟將日產出計劃排入各瓶頸機台之
中，以完成 Drum 的設計。排程模組中每部黃光機台有其獨立的 Drum，以下僅顯
示機台 6 之排程結果，截取 2003/06/02 8:00 的重排時間點觀察第六台黃光機台的
Drum，如圖 4.1 所示（數量單位: batch）。 
  
圖 4.1 2003/06/02 8:00 瓶頸機台六的 Drum 
(2) 組立廠排程模組系統驗證 
某組立廠內配向膜塗佈（瓶頸站）的機台數、加工時間及換線時間等製程資
訊如表 4.2 所示，產品尺寸有 14.1”、15”、17”及 19”等 4 種面板。各配向膜塗佈
機台有其在製品數量與尺寸，並計算出各機台的可排程時間點。根據 2005/12/30 
0:00 接到 2006/1/6~2006/1/12 的日產出計劃，於 2005/12/31 8:00 進行重排，瓶頸
緩衝及出貨緩衝分別為 4、64 小時。 
表 4.2 製程資訊 
瓶頸機台 加工時間 換線時間 製程數量 機台數量 
配向膜塗佈 12 min 120 min 24(pcs)/1 lot 10 
在獲得上述各資訊後，系統依照排程步驟完成 Drum 的設計，每部瓶頸機台
有其獨立的 Drum，以下截取 2005/12/31 8:00 重排時間點觀察瓶頸機台 4 之排程
結果如圖 4.2 所示（數量單位: lot）。另外，排程中的數量各包含了 TFT 基板與彩
色濾光片(CF)，例如排程中第 1 列，機台要分別加工 60 lots 的 TFT 基板與 CF；
而兩者加工順序比例為 3:3，即交叉 3 lots 的 TFT 基板與彩色濾光片。 
舊日產出計畫 
2003/6/2~2003/6/8 
新日產出計畫 
2003/6/9~2003/6/15 
  10
 
圖 4.4 14.1 吋基板之投料計劃 
4.3 派工與控制模組 
控制模組最主要的目的是控制訂單的進度，當時間移到該訂單的出貨緩衝的趕工
區，如圖 4.5，在 2006/1/4 8:00 時檢查這四筆批量是否出貨，結果發現尚未出貨，則代
表可能會延誤，因此記錄其編號，讓全廠的加工站，如果遇到這些批量，則優先加工。 
在派工模組中，當訂單進入到加工站，首先檢查比訂單是否為趕工單，這記錄可在
全廠出貨趕工批量的清單得知。如果不是趕工訂單，則依照該廠的先進先出(FIFS)或是
最小換線時間(MST)的派工法則來派工；假使如圖 4.6，組立廠的液晶注入站進來的兩個
批量是趕工批量，則液晶注入站需讓接下來的閒置機台優先加工這兩批量。 
 
圖 4.5 全廠出貨趕工批量的清單    圖 4.6 液晶注入站已到的趕工批量清單 
5. 結論與討論 
列陣廠中俱有黃光機台（瓶頸機台）的迴流、光罩限制及綁機台等特性，為了確保
產能可以在產出計劃前完成產出計劃的需求，避免產能不足造成產出未能符合產出計劃
的需求，本研究提出ㄧ分批方法，使日計畫黃光機台產能達到平衡；而組立及模組廠中
由於平行機台的限制，本研究亦提出ㄧ平行機台排程演算法，以滿足日計劃之需求。本
研究依限制理論提出ㄧ套 TFT-LCD 限制驅導式現場排程之建構技術，可根據現場資料
建構出面板製造廠之瓶頸機台排程模組、投料模組、機台派工模組及進度控制模組，並
整合 DBR 管理子系統，以滿足國內 TFT-LCD 製造廠之管理需求。 
參考文獻 
1. 李俊昇，「液晶面板組裝廠批量製程派工法則之設計」，交通大學工業工程與管理研
  12
manufacturing,” Computer & Industrial Engineering, 41, pp. 37-58(2001). 
21. Kim, Y. D., Shim, S. O., Kim, S. B., and Choi, Y. C., “Parallel machine scheduling 
considering a job-splitting property,” International Journal of Production Research, Vol. 42, 
No. 21, pp. 4531-4546(2004). 
22. Sarin, S. C., S. Ahn and A. B. Bishop, “An improved branching sheme for the branch 
bound procedure of scheduling n jobs on m parallel machines to minimize total weighted 
flowtime,”  International Journal of Production Research, Vol. 26, No. 7, pp. 
1183-1191(1988). 
23. Serifoglu, F. S., and Ulusoy, G.., “Parallel machine scheduling with earliness and tardiness 
penalties,” Computers and Operations Research, Vol. 26, pp. 773-787(1999). 
24. Tahar, D. N., Yalaoui, F., Chu, C., and Amodeo, L., “A linear programming approach for 
identical parallel machine scheduling with job splitting and sequence-dependent setup 
times,” International Journal of Production Economics, Vol. 99, pp. 63-73(2006). 
25. Wu, H.H., C.J. Lee and C.J. Yang, ”A robust DBR management system” the Proceedings 
of 2005 IEEE Conference on Service Operations and Logistics, and Informatics, Tsinghua 
University, Beijing, China, August 10 to 12, pp.230-235(2005). 
26. Wu, H.H. and M.L. Yeh, ”A DBR scheduling method for manufacturing environments 
with bottleneck reentrant flows”, International Journal of Production Research, Vol.44, 
No.5, pp.883-902(2006). 
 
 
 
 
 
附錄為已發表的三篇相關研討會論文： 
1. 吳鴻輝、李正任，「限制驅導式管理系統(DBR)於 TFT-LCD 列陣廠之應用」，中國工
業工程學會九十四年度年會暨學術研討會，中華大學(2005)。 
2. 吳鴻輝、楊淳正，「限制驅導式管理系統(DBR)於 TFT-LCD 組立廠之應用」，第二屆
中山思想與現代化經營管理海峽兩岸學術研討會，中華大學(2005)。 
3. Wu H.H., Yang C.J., and Wu T.H., “Scheduling and Control of TFT-LCD Cell plants 
Using Drum-Buffer-Rope Systems,” International Conference on Computer and Industrial 
Engineering (ICCIE), Taipei (2006). 
  14
控管，常常在出貨時間快到的時候才在現場追趕訂
單，造成工作現場大亂，影響了原本的生產計劃，
最後情況不斷的惡化，工廠只能不停的趕工急單。 
 
圖 1 Array 製程 
 
2.2 瓶頸迴流作業之限制驅導式排程探討 
限 制 驅 導 式 現 場 排 程 與 管 理 技 術
(Drum-Buffer-Rope，DBR)是由高德拉特博士（Dr. 
E. M. Goldratt）於1986年所提出的一套建立在限制
理論(Theory of Constraints，TOC )的生產排程方法
[8]。它是一套針對瓶頸站（bottleneck）也就是受
限產能（Capacity Constrains Resource，CCR），所
設計瓶頸生產排程的計劃，再加一緩衝(Buffer)來
保護瓶頸免於挨餓，也利用Drum與緩衝來導出投
料節奏(Rope)，使得投料節奏與生產節奏能夠同
步，而Drum、Buffer與Rope即為DBR的核心機制。 
Wu等 [11]也對DBR的架構提出一套健全的
DBR管理系統。然而在瓶頸作業有迴流（Reentry）
的生產環境，即一張訂單在瓶頸會有兩次以上的加
工作業，如圖2(a)[2]所示，在設計限制驅導節奏及
推平廢墟時，會因為訂單在瓶頸前後迴流作業的相
依性，使得其困難增加。而訂單在瓶頸迴流作業
時，瓶頸作業與瓶頸作業間的緩衝時間，稱為間隔
緩衝，如圖2(b)。 
 
M  2    M  a  c  h  i  n  e
(  瓶 頸 站  )
M  1     M  a  c  h  i  n  e
投 料
出 貨
M  3    M  a  c  h  i  n  e
M  4    M  a  c  h  i  n  e
 
(a)瓶頸作業迴流圖 
 
(b)間隔緩衝示意圖 
圖 2 瓶頸作業迴流特性 
造成這樣的原因，主要是因為在瓶頸作業有迴
流的製程中，有下列特性[3]： 
（1） 製程間的相依性。 
（2） 作業間隔時間必須大於或等於間隔緩衝時
間。 
    針對作業間隔不可小於間隔緩衝的需求，
Goldratt[9]提出了間隔棍(Batch Rod)的觀念，間隔
棍為不可壓縮的棍子，長度即為前後兩瓶頸迴流作
業的間隔緩衝，以確保前後兩瓶頸迴流作業間的作
業間隔不可小於間隔棍。蔡佳蓉[4]依據限制驅導
式現場排程與管理技術(DBR)及限制理論(TOC)專
案管理的觀念，提出一套適用於瓶頸迴流生產型態
的瓶頸生產節奏推平與合理化方法，可有效解決訂
單交期延誤問題。葉美伶[3]應用集體緩衝之觀念
提出一套有效的瓶頸迴流環境瓶頸生產節奏的設
計方法。 
 
3. 面板 Array 廠之 DBR 機制架構 
    Wu[11]提到一個健全的 DBR 機制應該包含三
大區塊，分別是限制驅導式現場排程(計劃)、現場
派工(執行)與緩衝管理(考核)。而現今 TFT-LCD 各
廠都已經導入製造執行系統(MES)，各廠人員將排
程結果透過 MES 來與現場進行聯繫，而現場的狀
況也透過 MES 來進行回饋，使系統可以透過重排
來更新排程與控制。因此本研究所完成面板 Array
廠之 DBR 機制架構，包含排程模組、派工模組與
控制模組三部份，其次並包含與 MES 的介面。如
  16
（2） 出貨緩衝：當最後一次 CCR 加工後，剩餘
的可加工時間小於出貨緩衝 1/3 時，趕工
資訊就會發出。 
 
4. 雛型系統開發 
本研究採用 eM-Plant 軟體所提供的 SimTalk
來 撰 寫 排 程 、 派 工 、 控 制 三 大 模 組 ， 簡 稱 為
A-DBRMS(Array DBR management system)，而三
大模組包含 Drum 的設計，投料節奏，出貨計劃，
推平廢墟及緩衝管理的模組，如圖 3 所示。本研究
系統架構如圖 4 所示。 
 
圖 3 模組架構 
訂 單
面板Array廠
DBR排程模組
WIP
瓶頸站前在製品
加工完成之訂單
派工
模組
面板Array廠
DBR控制
(緩衝管理)
趕工單
Drum
與
出
貨
計
劃
Rope，Drum
出貨計劃
eM-Plant
系統架構
圖 4 系統架構 
 
5. 系統測試 
本文生產環境是建構在列陣廠製程上，主要的
模式是採用簡[5]所採用的生產型態，再根據第三
章所提出的面板 Array 廠之 DBR 機制架構，使用
的模擬軟體為 eM-Plant 軟體。在測試系統中瓶頸
機台為兩台，產品種類分為 LCD14 及 LCD15 兩種
產品。 
系統中最小加工單位為 Cassette，每一 個
Cassette 有 20 片玻璃基板。每一個機台在同一個時
間只能加工一個物件。而且不考慮產品等級問題與
報廢問題，視產出為相同等級之產品。也不考慮機
台換線時間(Setup time)與設備維修時間。並忽略工
件運輸時間(transportation time)。 
 
5.1 參數設定 
    在實驗系統中，工作站的機台名稱及機台數如
表 1 所示。產品的種類、加工途程及加工時間如表
2 所示。 
表 1 各工作站機台數 
工作站 機台數 備註 
CL (Cleaner) 3 非瓶頸機台 
EX(Exposure) 3 非瓶頸機台 
SP(sputtering) 3 非瓶頸機台 
CO (Courting) 3 非瓶頸機台 
CVD(Chemical 
Vapor Deposition) 
2 瓶頸機台 
RSS(Stripper) 2 非瓶頸機台 
RST(Stripper) 1 非瓶頸機台 
OTH (Etching) 9 非瓶頸機台 
 
表 2 產品加工途程及加工時間 
LCD14 加
工途程 
加工時間
(Min) 
LCD15 加
工途程 
加工時間
(Min) 
CL 20.8 CL 20.8 
SP 26 SP 34.8 
CO 34 CO 34 
Ex 26.68 Ex 27.68 
OTH 30.8 OTH 57.6 
RST 24 RSS 22.8 
CL 20.8 CL 20.8 
CVD 28 CVD 28 
CL 20.8 CL 20.8 
CVD 38 CVD 38 
CO 34 CO 34 
Ex 28 Ex 34 
OTH 24 OTH 24 
RST 24 RST 24 
CL 20.8 CL 20.8 
CVD 26.68 CVD 26.68 
CL 20.8 CL 20.8 
SP 42 SP 42 
CO 34 CO 34 
Ex 34.28 Ex 34 
OTH 57.2 OTH 57.2 
RSS 22.8 RSS 22.8 
CL 20.8 CL 20.8 
CVD 26.68 CVD 26.68 
CO 34 CO 34 
Ex 34.28 Ex 34 
OTH 24 OTH 24 
RSS 22.8 RSS 22.8 
CL 20.8 CL 20.8 
SP 49.6 SP 49.6 
CO 34 CO 34 
Ex 32.8 Ex 32.8 
OTH 28.8 OTH 28.8 
RSS 22.8 RSS 22.8 
CL 20.8 CL 20.8 
OTH 284 OTH 284 
  18
誌謝 
本研究承蒙行政院國家科學委員會計畫編號 NSC 
94-2213-E-216-011-之支持與經費補助，謹此誌謝。 
參考文獻 
1. 吳鴻輝、林則孟、吳凱文，「限制驅導管理系
統於半導體封裝廠之應用」，工業工程學刊，
第十六卷，第一期，第 13-37 頁（1999）。 
2. 吳鴻輝與李榮貴，「限制驅導式現場排程與管
理技術」，全華科技圖書（2001）。 
3. 葉美伶，「應用集體緩衝於瓶頸迴流生產型態
之限制驅導式主生產排程方法」，中華大學科
技管理研究所碩士論文（2004）。 
4. 蔡佳蓉，「瓶頸迴流的限制驅導節奏之設計方
法研究」，中華大學工業工程與管理研究所碩
士論文（2001）。 
5. 簡秀安，「TFT-LCD 產業陣列製程投料機制之
建構與績效分析」，東海大學工業工程與經營
資訊研究所碩士論文（2004）。 
6. Blackstone, J. H., L. R. Gardiner, and S. C. 
Gardiner, “A Framework for the Systemic 
Control of Organizations,” International Journal 
of Production Research, 35, 597-609 (1997). 
7. Goldratt, E.M., Critical Chaine, NY: North River 
Press (1997). 
8. Goldratt, E.M., The Goal, 2nd revised edition, 
NY: North River Press (1986). 
9. Goldratt, E.M., The Haystack Syndrome, North 
River Press, Croton-on-Hudson, New 
York(1990). 
10. Shoemaker, L.J., “It‘s a Jungle Out There-So 
Listen to the DRUM Beat!,” 1995 APICS 
Constraints Management Symposium and 
Technical Exhibit, Phoenix, AZ, USA, pp. 
119-139 (1995). 
11. Wu, H.H., C.J. Lee and C.J. Yang, ”A robust 
DBR management system” the Proceedings of 
2005 IEEE Conference on Service Operations 
and Logistics, and Informatics, Tsinghua 
University, Beijing, China, August 10 to 12, 
pp.230-235 (2005). 
12. Wu, H.H. and M.L. Yea, ”A  DBR scheduling 
method for manufacturing environments with 
bottleneck reentrant flows”, accepted by 
International Journal of Production 
Research(2005). 
 
A Drum-Buffer-Rope System for 
TFT-LCD’s Array Manufacture 
 
Horn-Huei Wu1   Cheng-Jen Lee2 
1 Technology Management, Chung Hua University 
(No.707, Sec.2, WuFu Rd.,Hsinchu, Taiwan 300) 
2 Technology Management, Chung Hua University 
(No.707, Sec.2, WuFu Rd.,Hsinchu, Taiwan 300) 
m09303037@chu.edu.tw 
 
ABSTRACT 
The main manufacturing processes of TFT-LCD 
consists of Array process, Cell process and Module 
process. In Array manufacturing, the equipment is 
expensive and the process is complex for bottleneck 
reentrant flows. The problem confronted by Array 
plant are the cycle time reduction plan and the 
throughput of  improvement. 
The DBR management system in this paper is 
therefore proposed to improve the cycle time and 
throughput of an Array plant. The DBR management 
system (A-DBRMS) is first proposed and the 
modules are described detailed. A prototype is 
designed to  demonstrate the feasibility of the 
proposed system. An eM-Plant simulation model is 
final utilized to test the function provided by this 
prototype. 
Keywords: TFT-LCD 、 Array Manufacture 、
Bottleneck reentrant flows、Drum-Buffer-Rope. 
 
 
 
  20
(Drum)，其次說明組立廠之DBR應用架構，最後以eM-Plant開發一套雛型系統與模擬環境，來
驗證與說明這套技術在組立廠應用之可行性。 
 
貳、文獻探討 
一、TFT-LCD 製造程序之簡介 
TFT-LCD的製造程序包含三大製程，分別為前段列陣(Array)製程、中段面板組立(Cell)
製程及後段模組組裝(Module)製程，其製造流程是將Array工程的TFT基板與CF工程的彩色
濾光片基板進行組合，並在兩者間灌入液晶，接著再與驅動電路與背光板等組裝完成
TFT-LCD，而三大製程間的關聯性如圖1所示，並整理李、林及彭等人對各製之敘述（李俊
昇，2003；林毓淳，2004；彭俊昌，2005）： 
 
 
 
 
 
 
 
 
圖 1：TFT-LCD 製程關聯圖 
(一) TFT Array 製程： 
列陣(Array)製程與半導體製程極為相似，首先須對玻璃基板做清洗動作，接著以
成膜工程（thin film process）來製作薄膜電晶體以及透明電極層，然後再反覆5-7次經
由光阻塗佈、曝光、顯影、蝕刻及光阻剝離等程序，即可產生所須要之線路與元件，
完成TFT基板。 
(二) LC Cell Assemly 製程： 
將前段列陣(Array) TFT陣列基板與自製或外購的彩色濾光片基板塗佈上配向
膜，並且進行配向工程(摩擦定向)。接著塗上框膠（Seal）於TFT陣列基板四週，並在
基板上散佈5~10µm大小之間隔物（spacer）作為支撐點，完成後將TFT陣列基板與彩
色濾光片基板組合，塗上框膠封合形成空的cell，再注入液晶；然而在液晶注入工程
有兩種不同的製作次序，一為先針對空的cell依最終顯示器產品所須尺寸大小裁切斷
裂片，經檢查後再將液晶以真空方式注入兩基板之間並加以封合；二為先加工液晶注
入工程，封合後再依最終顯示器產品所須尺寸大小進行裁切斷片工程。最後在其外層
貼附偏光板並進行檢查，即完成LCD面板。 
(三) LC Module Assemly 製程： 
將Cell段製程完成的LCD面板與驅動IC、印刷電路板（PC Board；PCB）連接，
並與背光源（backlight module）、框架（frame）…等進行組裝，再經由產品最終檢驗
測試，即完成薄膜電晶體液晶顯示器(TFT-LCD)。 
二、組立廠加工步驟說明 
在面板組立廠中，其加工步驟是由許多平行工作站所組成，且呈現流線型生產模式；
若依工作站加工特性來區分的話，則可分為前段序列工作站、中段批量工作站與後段序列
工作站。序列工作站是指該站機台一次僅能加工一個工件，而批量工作站則是指該站機台
一次可加工一群工件，即該群工件的開始加工時間與結束時是一樣的。然而在面板組立製
程中，前段序列製程包含一次切割研磨、配向膜塗佈、配向處理及基板組合，而中段批量
製程包含高溫壓合、真空回火、液晶注入及封口等，至於後段序列製程則包含二次切割裂
TFT Array 
(薄膜電晶體陣列基板) 
TFT 基板生成 
Color Filter 
彩色濾光片基板生成 
LC(Cell) 
面板(Panel)生成
LCM(Module)
產品模組組裝
TFT-LCD 
產品完成 
  22
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 2：液晶面板組立製程圖 
三、組立廠機台加工特性 
本文藉由整理李、林及彭等人對面板組立製程之加工特性（李俊昇，2003；林毓淳，
2004；彭俊昌，2005），且透過與業界人士的訪談後，將組立製程之加工特性整理如下所述： 
(一) Cell 前段製程呈現兩流線型的生產環境，分別對彩色濾光片與 TFT 基板進行加工作
業，而到了基板組合站時必須同時存此兩種物料才能加工此作業，否則將無法順利進
行。 
(二) 某些工作站與工作站之間存在著等候時間的限制，例如：面板在真空回火站加工完畢
後至液晶注入站之間，必須在一定時間內完成加工作業，否則面板將面臨報廢。 
(三) 組立廠中之機台加工情形包含了序列式與批量式，因此會有不同類型的排程問題。例
如：高溫壓合、真空回火、液晶注入、封口等製程皆屬於批量式機台(Batch Machine)，
若無法發展出適合的集批筞略，將可能造成系統績效的降低。 
(四) 各批量機台可加工的最大批量單位不同，例如：高溫壓合機台一次最多可同時加工 3
個 Cassette(Cell 廠中裝置 Panel 的容器)，而每個 Cassette 可裝載 24 片面板；真空回火
機台一次最多可同時加工 16 個 Cassette。然而不論機台滿載或非滿載時皆可以進行加
一次切割研磨 
(1st Scribe & Grinding)
TFT 陣列基板 
一次切割研磨 
(1st Scribe & Grinding) 
彩色濾光片 
配向膜塗佈 
(PI Printing)
配向膜塗佈 
(PI Printing) 
配向處理 
(Rubbing) 
配向處理 
(Rubbing)
間隔劑散佈 
(Spacer) 
框膠塗佈 
(Seal)
基板組合 
(Cell Assembly)
高溫壓合 
(Hot Press)
真空回火 
(Vacuum Annealing)
液晶注入 
(LC Injection)
封口 
(End Seal)
二次切割裂片 
(2nd Scribe)
磨邊貼附 
(Grinding & 
檢查 
(Test)
LCD 面板完成
  24
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 3：研究架構圖 
 
肆、模擬系統之架構 
ㄧ、現場排程子模式 
就 DBR 排程架構而言應包含限制驅導節奏(Drum)、投料節奏(Rope)與出貨計劃三大部
份。在面板 Cell 廠的 DBR 排程的步驟方面，首先先確認 Cell 廠的瓶頸工作站，由於配向
膜塗佈站為系統中換線時間最長者，可換線次數最少，故成為 Cell 系統中之瓶頸，並依據
Wu 所提出 DBR 機制加以修改以應用於面板 Cell 廠生產節奏的設計，讓 Wu 所提出的演算
法能適用於瓶頸機台為多機台的情形（Wu，et，al，2005）。在投料計劃方面，以 Drum 所
排定之訂單開始加工時間減去受限產能緩衝(CCR-Buffer)即可推導出訂單的投料計劃
(Rope)，且由訂單結束加工時間加上出貨緩衝(Shipping-Buffer)即可推導出訂單的出貨計劃
(shipping schedule)。最後系統再將所求得的 Drum、Rope 與出貨計劃所得到的資訊經由派
工模組傳遞給 MES，並將 Drum 與出貨計劃傳遞給控制模組，讓 MES 所回饋的資料可以
進行現場作業的控管。 
二、瓶頸機台配置子模式 
對於 Cell 廠的現場管理問題而言，是在 TFT 基板與彩色濾光片進行組立時，此兩種物
料皆必須成套到齊才能進行基板組立工程。由於在組立工程前 TFT 基板與彩色濾光片，都
必須經過配向膜塗佈站加工，而配向膜塗佈製程的特性是多機台及換線時間長(約 150 分
鐘)，若機台分配不均，則會造成該站對於這兩種料的產出不平均(不成套)，之後到了組立
站也會因為另一物料缺少而造成等候情形發生。其次若機台換線頻率過多時，亦會造成配
向膜塗佈站對於兩種料的產出不平均(不成套)，進而影響基板組立的進行。因此本研究將
瓶頸機台平均分配來固定生產此兩種料，以解決上述之問題。 
 三、非瓶頸機台配置子模式 
為了縮短生產時間且控制換線次數以避免成為瓶頸機台，故本研究在非瓶頸機台配置
子模式亦是將機台平均分配來固定生產某類產品，以減少機台換線次數。 
 
Cell 廠之現場 
面板 Cell 廠
現場派工子模式
面板 Cell 廠現場
排程子模式 
訂單
WIP 
出貨計畫
Rope 
Drum 
MES 
面板 Cell 廠 
瓶頸機台配置子模式 
瓶頸機
台配置 
eM-plant 模擬模式 
面板 Cell 廠 
非瓶頸機台配置子模式 
非瓶頸機
台配置 
充份利用瓶頸模式 
非瓶頸機台全力配合瓶頸派工模式 
  26
陸、系統測試 
本文的生產環境是建構在組立廠製程上，主要的模式是採用彭一文中所提出之生產型態，
再根據第參章所提出的面板 Cell 廠之 DBR 機制來架構系統，而所使用的模擬軟體為 eM-Plant7.0
（彭俊昌，2005）。在測試系統中瓶頸機台為兩台，生產時指派一機台生產彩色濾光片，另一機
台生產 TFT 基板，產品種類分為 LCD14 及 LCD15 兩種產品，訂單量為 800 與 1200 片。系統
中最小加工單位為 Cassette，而每一個 Cassette 可裝載 20 片的玻璃基板。每一個機台在同一個
時間只能加工一個物件。而且不考慮產品等級問題與報廢問題，視產出為相同等級之產品。也
不考慮機台設備維修時間。並忽略工件運輸時所需之時間(transportation time)。 
一、系統參數設定 
在實驗系統中，工作站名稱、機台數、整備時間及加工時間採用彭俊昌所提出之系統
參數（彭俊昌，2005），如表 1 所示。 
表 1：各站資料表 
製程 機台數 加工時間(分鐘) 整備時間(分鐘) 
塗佈工程 2 Normal(0.6,0.03) Normal(120,2) 
配向工程 4 Normal(1.33,0.03) Normal(20,0.5) 
散佈工程 2 Normal(1.33,0.03) Normal(10,0.5) 
框膠塗佈 4 Normal(2.5,0.03) Normal(20,0.5) 
重合切割 1 Normal(0.6,0.17) Normal(30,1) 
液晶灌入 1 Normal(0.6,0.17) 0 
二、系統驗證 
本研究以系統執行一個月後的資料進行收集，暫態為一個月，系統之 CCR-Buffer 為 2
小時，Shipping-Buffer 為 48 小時。資料方面包含觀察 Drum 重排情形、投料計劃、瓶頸站
加工次序。 
 
(一) 塗佈工程之 Drum 重排(TPI 機台) 
在接到訂單編號 29 時，系統進行重排(時間 2003/02/01 02:00)，如圖 5 所示；而在
接到訂單编號 30 時，系統再進行重排(時間 2003/02/01 06:00)，如圖 6 所示，由於訂單
30 號之交期較早於訂單 29 號，所以部分 29 號單之 Cassette 排於 30 號單之後。本研究運
用以 DBR 的觀念導入面板 Cell 廠，針對瓶頸站做排程，簡化了傳統生產排程的複雜性。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 5 
舊單 
未投料 
機台生產
TFT 基板
新單
  28
(三) 瓶頸站塗佈工程的加工次序(TPI 機台) 
在依投料計劃執行投料後，瓶頸站的訂單加工次序，如圖 7 所示。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 7：瓶頸站訂單加工次序 
 
 
柒、結論與建議 
    在本研究中，將 DBR 機制導入一簡易的面板 Cell 廠，提供了瓶頸機台的生產加工次序，即
Drum 之設計，不但簡化了 Cell 廠的生產排程規劃，且充分的利用系統中的瓶頸機台，瓶頸機
台只需要依照先前 Drum 所設計出來的加工次序來作業即可。在投料節奏部分，投料站按照 Rope
計劃所得時點來作為投料的依據，如此一來可避免投錯料或多投料的情形發生。而在非瓶站之
派工方面，以全力配合瓶頸進行派工，將瓶頸所完工的物料儘快加工出貨，以避免訂單延誤的
情形發生。由此驗證 DBR 技術在面板 Cell 廠應用之可行性。 
    未來的研究上，在瓶頸機台配置子模式上，能發展出根據瓶頸機台之特性，動態配置各產
品合理之機台數之方法，在非瓶頸機台配置子模式上，能根據各產品在瓶頸機台所配置之機台
數，動態配置非瓶頸機台站各產品合理之機台數，以保護瓶頸機台不斷料、縮短生產時間且控
制換線次數以避免成為瓶頸機台。再將批量機台之集批問題及各機台間等候時間之限制納入考
量，以發展出一更符合當下 Cell 廠生產情形之系統，來解決 Cell 廠所面臨的問題。 
 
誌謝 
本研究承蒙行政院國家科學委員會計畫編號 NSC 94-2213-E-216-011-之支持與經費補助，謹
此誌謝。 
  30
Scheduling and Control of TFT-LCD Cell plants Using 
Drum-Buffer-Rope Systems  
 
 
Horng-Huei Wu *, Chun-Jheng Yang and Tsang-Hao Wu 
 
Institute of Management of Technology,  
Chung Hua University, No.707, Sec.2, WuFu Rd., Hsinchu, 300, Taiwan. 
E-mail: hhwu@chu.edu.tw 
 
 
Abstract 
 
Thin film transistor liquid crystal display (TFT-LCD) manufacturing process consists of three basic 
process stages: Array process, Cell process and Module process. Little previous research works are 
found on the problem of scheduling and control TFT-LCD Cell plant due to its specific domain. In 
this article, we are concerned with the scheduling and control of Cell plants by using 
Drum-Buffer-Rope (DBR) Systems. Although the DBR system have been successfully implemented 
in some manufacturing plants, the detailed design rule or applications must be customized based on 
the special characteristics and requirement of different manufacturing environments. A DBR 
customized model for TFT-LCD Cell process is proposed in this article due to its specific domain. A 
detailed exploration of the required customization of drum design algorithm in this method is 
presented. A real-life Cell plant case is utilized to explain the significance and feasibility of the 
proposed method. 
 
KEY WORDS: TFT-LCD Cell process, Drum-Buffer-Rope(DBR), Theory of Constraints (TOC), 
Parallel machine scheduling 
 
 
1.  Introduction 
 
TFT-LCD manufacturing process consists of three basic process stages: Array process, Cell process 
and Module process. The Array process which fabricates TFT is very similar to semiconductor wafer 
fabrication except the material components. The main raw material of Array process is the glass 
substrate which must be processed 5-7 times through cleaning, coating, exposure, developing, etching, 
and strip, etc. The Cell process consists of many assembly steps to assemble TFT and color filter 
panels. The Module process is the last stage of TFT-LCD manufacturing processes where the 
TFT-LCD panels passed from Cell process are assembled with all other necessary parts to complete 
the final TFT-LCD product. Each process is executed by a stand alone plant and has different 
management focus. The major TFT-LCD companies in Taiwan own several plants for each process.  
 
The manufacturing cycle time (CT) of completing the TFT-LCD processes is about 9~13 days which 
is the summation of about 5-7 days for Array process, 3-5 days for Cell process and 1 day for Module 
process, respectively. The required cycle time of Array and Cell processes is a critical issue in 
TFT-LCD industry. The TFT-LCD company therefore faces the pressure to improve the CT and 
throughput of Array and Cell processes to release the risk of inventory and to enhance the fulfill rate 
and response time to customer. In this article, we are concerned with the scheduling and control of 
Cell plants by using DBR Systems to improve its CT and throughput. 
 
The DBR method is the production application of Theory of Constraints, a global managerial 
methodology that helps the manager to concentrate on the most critical issues. The DBR methodology  
is now being implemented by a growing number of manufacturing organizations (Corbett and 
________________________________________ 
* To whom correspondence should be addressed. 
  32
Some special characteristics exist in Cell process: 
 
(1) TFT glass and CF glass must be paired into assembly station. Therefore, three lots of TFT glasses 
and then three CF glasses are usually processed serially in the stations before assembly, that are 1st 
Scribe & Grinding, PI Printing and Rubbing. 
(2) The machines after Assembly steps, such as Hot Press, Vacuum Annealing , LC Injection and End 
Seal, are batching machine in which several lots can be processed simultaneously. If lots 
processed are under the machine capacity, its capacity is lost.  For example, the capacity of a Hot 
Press machine can process six lots or 144 pcs of glasses simultaneously. If a Hot Press machine is 
only loaded five lots, one lot (or 24 pcs) capacity is lost in this manufacturing process. 
(3) The maximum capacity of different batching machines are different. For example, the maximum 
capacity of a Hot Press machine is three lots in a process and that of a Vacuum Annealing is 16 
lots.  
(4) Each station including batching machine stations in the Cell process usually contains parallel 
identical machines. 
(5) The lot waiting time in some stations, such as LC Injection or Vacuum Annealing, is limited, 
otherwise the quality of this lot will be worsen. 
 
The manufacturing CT of TFT-LCD is about 9~13 days which is the summation of about 5-7 days for 
Array process, 3-5 days for Cell process and 1 day for Module process, respectively. The required 
cycle time of Array and Cell processes is a critical issue in TFT-LCD company. Due to the long 
manufacturing CT, the TFT-LCD company  employs the Make-to-Stock(MTS) production strategy 
for the Array and Cell process and Assembly-to-Order production strategy for Module process (Lin et 
al 2004). Under MTS production strategy, Cell plant first develops a monthly (medium-term) 
production plan according to the aggregate forecast demand information provided by the sales 
department.  This monthly production plan will be then disaggregated into daily (short-term) 
production plan by production planners. A daily production plan with 7-day planning horizon is 
provided by the planner once a week as shown as an illustration in Table 1. The required quantity of 
an item at some day is called a batch. For example, The required 114 lots of 14.1” panel in 4/1 is 
called a batch. Although a daily production plan can guide a shop manager to produce a batch size per 
item, it is only a rough-cut capacitated daily production plan for shop manager to implement in the 
shop. For example, the release timing and quantity of a TFT and CF raw glasses can not be 
determined based this daily production plan. That is the disaggregated daily production plan, i.e., a 
shift production or hourly production plan, must depend on the experience of shop manager. Little 
previous research works are found on the problem of scheduling TFT-LCD Cell process. Jeong et al 
(2001) proposed scheduling procedures to disaggregate the daily production plan into shift production 
schedule for a Cell plant. Their scheduling objective is to minimize the mean flow time and maximize 
the production progressiveness. In this article, a Drum-Buffer-Rope (DBR) method is proposed to 
schedule and control of TFT-LCD Cell plant to improve its CT and throughput and then strengthen its 
competitive advantage.  
 
Table 1. An illustration of daily production plan. 
 
Current time(Tnow): 3/29 0:00 
 
 
 
 
 
 
 
3. DBR system overview 
 
The DBR method is the production application of Theory of Constraints (TOC), a global managerial 
methodology that helps the manager to concentrate on the most critical issues. The five steps of 
Item 4/1 
24:00 
4/2 
24:00 
4/3 
24:00 
4/4 
24:00 
4/5 
24:00 
4/6 
24:00 
4/7 
24:00 
14.1” 114 117 120 111 111 117 120 
15” 72 75 75 69 75 75 75 
17” 27 30 27 27 33 30 33 
  34
Therefore, two fold improvements can be found by implementation of DBR system. The first is it 
can squeeze and protect CCR potential throughput so as to improve the system throughput. The 
second is it restricts unlimited release of material into the system so as to prevent the growth of 
inventory, which would increase in the CT. 
  
3.2 Drum Design method 
 
Two main steps in designing a drum were recommended by Goldratt (1990) as follows: 
   
(1) Generating the ruins: The ruins are the ideal production schedules for all lots at bottleneck station 
that do not consider the feasibility of the production capacity at the bottleneck. The ideal 
production time at the bottleneck, required by a lot, is obtained by subtracting the shipping buffer 
time from its due date or required time. The purpose of the ruins is to evaluate the relative 
production priority at the bottleneck for different lots.  
 
(2) Leveling the ruins: Since the ruins are the ideal production schedules that might not fit production 
capacity at the bottleneck, the ruins will schedule a machine at the bottleneck station to process 
two or more lots simultaneously. Therefore, these overlapping lots in the ruins must be leveled 
and rationalized to produce a logical production schedule (drum) at the bottleneck.  
 
In short, leveling the ruins determines actual priority for each lot in the piled lots to fit bottleneck 
capacity. This leveling is usually performed by adopting leveling principles or sequencing 
(dispatching) rules. For example, Dr. Goldratt (1990) proposed a set of backward leveling principles 
for the make-to-order production mode. The lot completed latest in the ruins will be the first selected 
for allocation in the drum. If two lots in the ruins are completed simultaneously, the lot that requires 
more completion time will be assigned higher priority. If the location of a lot in the drum is already 
occupied by other higher priority lots, the lot will be placed ahead (left) of these higher priority lots.  
Finally, when all lots in the ruins have been leveled, any lot which has been pushed past or to a time 
before zero must be evaluated. If yes, these lots will be pushed back to a reasonable start time. These 
leveling principles translate the ruins to a workable drum. 
 
Although the DBR system have been successfully implemented in some manufacturing plants, the 
detailed design rule or applications must be customized based on the special characteristics and 
requirement of different manufacturing environments. Due to the specific domain of TFT-LCD Cell 
plant and little research on the problem of scheduling and control TFT-LCD Cell plant, a customized 
DBR system for TFT-LCD Cell plant is presented.   
 
4. A Customized DBR for TFT-LCD Cell plant 
 
The bottleneck or CCR in the Cell plant is identified as PI Printing station based on the discussion 
with the personnel in different Cell plants. According to the CCR station, the DBR system is applied 
to the Cell plant as follows. 
 
4.1 Buffer Determination 
 
Based on the PI Printing (CCR) step, the CCR buffer covers the 1st Scribe & Grinding step and the 
shipping buffer covers from assembly to Test steps. The size of the buffer are determined by two 
procedures: (1) evaluating initial buffer size based on the buffer evaluated formulas recommended by 
Guide(1996) and (2) tuning it based on the current CT in Cell plant. 
 
Step 1: Evaluating initial buffer size  
 
Schragenheim and Ronen (1990) first recommended the size of the buffer in a stable 
environment is normally defined as three times the average lead time to the constraint from 
raw material release point. Guide (1996) then recommended a general formula in which 
  36
these PI machines and to guarantee these batches can be completed before their completed 
times in ruins. The detailed steps are as follows: 
 
Step 2.1: Sorting each batch in the daily production plan.  
 
The batches in daily production plan are sorted by ascending its completed time in ruins. If two 
batches have equal completed time in ruins, the larger batch (that requires more processing 
time in PI machine) is assigned higher priority. The 1st priority batch is named as an allocating 
batch. For example, the allocating batch among ruins in Table 2 is the batch of 14.1” panel in 
4/1.  
 
Table 2. The ruins for batches in date 4/1 & 4/2 in Table 1. 
 
Current time(Tnow): 3/29 0:00 
Batches Batch Size Start time at ruins Completed time at ruins 
14.1” for 4/1 114 3/28  10:24 3/30  08:00 
15” for 4/1 72 3/29  03:12 3/30  08:00 
17” for 4/1 27 3/29  21:12 3/30  08:00 
14.1” for 4/2 117 3/29  09:12 3/31  08:00 
15” for 4/2 75 3/30  02:00 3/31  08:00 
17” for 4/2 30 3/30  20:00 3/31  08:00 
 
Step 2.2: Selecting a highest priority PI machine.  
 
Based on the allocating batch, next step is to select a best feasible PI machine for allocation of 
this batch. The purpose of this selection is to satisfy the scheduling goal that is first to meet the 
requirement of daily production plan and then to reduce the setup time, which then increase 
throughput. The machine selection procedures are as follows:  
 
Step 2.2.1: Calculating first the available capacity (AC) for each PI machine.  
 
The AC of a machine equals the completed time of the allocating batch in ruins minus the 
available time (AT) of a PI machine. The AT of a machine is defined as the time the latest 
completion time of batches allocated in this machine. However, the initial AT depends on the 
initial WIP in a PI machine. For example, an initial WIP for four PI machines are given in the 
first three rows in Table 3. Based on the WIPs in Table 3, the initial AT for the 1st PI machine is 
3/29 8:00 which equals to the summation of current time(3/29 0:00) and the processing time of 
40 lots of 14.1” panel in PI machine(i.e., 40×12 mins). The initial AT for the other PI machines 
are shown in the 4th row in Table 3. 
 
Step 2.2.2: Selecting the candidate machines.  
The candidate machines are first defined as the machines whose AC are more than processing 
time of three lots (i.e., 72 mins). If candidate machines do not exist, then all machines are 
candidate machines. For example, based on AT in Table 3 and the completed time of allocating 
batch in Table 2, the AC for four PI machines are 24 hrs, 26hrs, 24hrs and 12 mins, and 23 hrs 
and 36 mins, respectively. Therefore, these four machines are all the candidate machines. 
 
Step 2.2.3:Revising candidate machines. 
 
If none of the latest batch allocated in these candidate machines are same as the type of the 
allocating batch, go to Step 2.2.4; otherwise the candidate machines is revised as these 
machines whose latest allocated batch are same as the type of this allocating batch. For 
example, because latest batch allocated in PI machine #1 and #2 are same as the type of the 
allocating batch as shown in Table 3, the candidate machines are revised as PI machine #1 and 
#2 
  38
and 2/4 in Table 1 are shown in Fig. 3. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Figure 3. The final allocation results for batches in 1/4 and 2/4 in Table 1. 
 
Step 3: Sequencing the production order of lots of the TFT glasses and CF glasses.  
 
TFT glasses and CF glasses which are paired into assembly step must be processed by PI 
station respectively. Three lots of TFT glasses and then three lots of CF glasses are processed 
serially in a PI stations to guarantee the required pair of TFT and CF glasses and to avoid the 
serious unbalanced WIPs between these two parts. Therefore, after allocating each batch in 
daily production plan in Step 2, each batch must be further disaggregated in unit of three lots 
and these lots are ordered in sequence of three lots of TFT glasses and three lots of CF glasses. 
Based on the production order of lots of TFT glasses and CF glasses, the start time and ending 
time of each lot in PI station can be computed one by one. And, finally, the drum is completed. 
An illustration of the start time and ending time of lots for a batch of 27 lots of 17” in PI 
machine #4 is shown in Fig.4. 
 
4.3 Rope Schedule 
 
Based on drum designed in section 4.2, the material releasing time of each lot is derived by offsetting 
the CCR buffer from its start time in drum. Because each machine has its own drum, the required 
material (glass) type and lots must be first derived from each drum. For example, one lot of 14.1” CF 
glass is derived from drum of PI machine #1 at 3/29 4:36 as shown in Table 5. In the mean time, one 
lot of 14.1” TFT glass is derived from PI machine #2, one lot of 15” TFT glass is derived from PI 
machine #3, and one lot of 17” TFT glass is derived from PI machine #4. Since the lots of glass are 
conveyed in Cell plant by two approaches: manual and Automated Guided Vehicle (AGV), the rope is 
required in different degree of trivial. In Cell plant with AGV system, the material released schedule is 
real time transmitted, therefore a trivial rope as shown in Table 6 is preferred. However, in a manual 
conveying system, the material (glass) is released by batch, for example one hour or more. Therefore, 
each lot of glass in Table 5 must be further grouped into a group of lots by requiring size of group. 
Table 7 shows a rope example with one hour group of lots. For example, the group of lots released at 
3/29 5:00 is grouped by the lots from 3/29 4:36 to 5:24 in Table 5 or Table 6.    
 
14.1” WIP 
40 lot 
 
14.1” 
4/1 
51 lots 
 
 
 
14.1” 
4/2 
69 lots 
PI mc #1 PI mc #2
14.1” WIP 
30 lots 
 
14.1” 
4/1 
63 lots 
 
 
14.1” 
4/2 
48 lots 
 
PI mc #3
15” WIP 
36 lots 
 
15” 
4/1 
60 lots 
 
 
 
17”4/2 
30 lots 
 
 
 
 
 
Setup
17” WIP 
42 lots 
 
17” 4/1 
27 lots 
 
15”4/1, 12 lots 
 
15” 
4/2 
75 lots 
 
 
PI mc #4 
3/31 0:00
3/30 0:00
4/1 0:00
3/29 0:00
Setup 
  40
Table 6. Rope with 12 minute cycle (example). 
 
14.1”（lot） 15” lot） 17” lot） Rope 
TFT CF TFT CF TFT CF 
: : : : : : : 
3/29  3:36 1  1    
3/29  3:48  1  1   
3/29  4:00 1 1  1   
3/29  4:12 1 1  1   
3/29  4:24 2  1  1  
3/29  4:36 1 1 1  1  
3/29  4:48 1 1 1  1  
3/29  5:00  2  1  1 
3/29  5:12 1 1  1  1 
3/29  5:24 1 1  1  1 
3/29  5:36 2  1  1  
3/29  5:48 1 1 1  1  
3/29  6:00 1 1 1  1  
3/29  6:12  2  1  1 
3/29  6:24 1 1  1  1 
3/29  6:36 1 1  1  1 
3/29  6:48 2  1  1  
3/29  7:00 1 1 1  1  
3/29  7:12 1 1 1  1  
3/29  7:24  2  1  1 
: : : : : : : 
 
 
Table 7. Rope with one hour group (example). 
 
14.1”（lots） 15” (lots） 17” (lots） Rope 
TFT CF TFT CF TFT CF 
: : : : : : : 
3/29  4:00 5 3 2 3 1  
3/29  5:00 4 6 2 3 2 3 
3/29  6:00 6 4 3 2 3 2 
3/29  7:00 5 5 3 2 3 2 
: : : : : : : 
 
 
4.3 Shipping (Completed) Schedule 
 
The performance indexes concerned in Cell plant are CT of each lot and the confirmed volume in the 
daily production plan. Therefore, the final completed time of each lot in a Cell plant is first computed 
by adding the shipping buffer to its ending time in drum. Then, each batch in a batch of the daily 
production plan is sorted by its completed time. Because the duration of the completed time of each 
lot in a batch is between the completed time of the 1st lot and the last lot, the shipping (completed) 
schedule of the batches can be represented as the completed time of the 1st lot and the last lot, as 
shown in Table 8. If some lots are later than the required date, the quantity or ratio of later lots are 
also shown in the shipping schedule. The message of later lots is highlighted to shop manager to take 
any required improvement of action.    
 
 
