module Top_Level_Memory(input logic m, rst, clk,
							   output logic [7:0] estado);

								
								
								
endmodule 								
								