Timing Analyzer report for consoleFPGA
Wed Jun  5 21:42:03 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'sprite'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'sprite'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Setup: 'sprite'
 25. Slow 1200mV 0C Model Hold: 'clk'
 26. Slow 1200mV 0C Model Hold: 'sprite'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Setup: 'sprite'
 35. Fast 1200mV 0C Model Hold: 'clk'
 36. Fast 1200mV 0C Model Hold: 'sprite'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Output Ports
 51. Unconstrained Output Ports
 52. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; consoleFPGA                                         ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }    ;
; sprite     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sprite } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                         ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 192.53 MHz  ; 192.53 MHz      ; clk        ;                                                               ;
; 1033.06 MHz ; 250.0 MHz       ; sprite     ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; clk    ; -4.194 ; -174.078          ;
; sprite ; 0.032  ; 0.000             ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; clk    ; 0.297 ; 0.000             ;
; sprite ; 0.382 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; clk    ; -3.000 ; -90.044                         ;
; sprite ; -3.000 ; -9.000                          ;
+--------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                  ;
+--------+--------------------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                              ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; -4.194 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; colour[9]   ; clk          ; clk         ; 1.000        ; -0.031     ; 5.158      ;
; -4.188 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; colour[1]   ; clk          ; clk         ; 1.000        ; -0.031     ; 5.152      ;
; -4.119 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; colour[1]   ; clk          ; clk         ; 1.000        ; -0.034     ; 5.080      ;
; -4.095 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; colour[9]   ; clk          ; clk         ; 1.000        ; -0.033     ; 5.057      ;
; -4.062 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; colour[10]  ; clk          ; clk         ; 1.000        ; -0.030     ; 5.027      ;
; -4.039 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; colour[9]   ; clk          ; clk         ; 1.000        ; -0.033     ; 5.001      ;
; -4.030 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; colour[5]   ; clk          ; clk         ; 1.000        ; -0.029     ; 4.996      ;
; -4.003 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; colour[2]   ; clk          ; clk         ; 1.000        ; -0.029     ; 4.969      ;
; -3.992 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; colour[10]  ; clk          ; clk         ; 1.000        ; -0.028     ; 4.959      ;
; -3.990 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; colour[2]   ; clk          ; clk         ; 1.000        ; -0.025     ; 4.960      ;
; -3.972 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; colour[1]   ; clk          ; clk         ; 1.000        ; -0.033     ; 4.934      ;
; -3.939 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; colour[9]   ; clk          ; clk         ; 1.000        ; -0.029     ; 4.905      ;
; -3.916 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; colour[5]   ; clk          ; clk         ; 1.000        ; -0.029     ; 4.882      ;
; -3.900 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; colour[10]  ; clk          ; clk         ; 1.000        ; -0.030     ; 4.865      ;
; -3.854 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; colour[10]  ; clk          ; clk         ; 1.000        ; -0.032     ; 4.817      ;
; -3.828 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; colour[11]  ; clk          ; clk         ; 1.000        ; -0.032     ; 4.791      ;
; -3.806 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; colour[1]   ; clk          ; clk         ; 1.000        ; -0.029     ; 4.772      ;
; -3.792 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; colour[9]   ; clk          ; clk         ; 1.000        ; -0.035     ; 4.752      ;
; -3.779 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; colour[1]   ; clk          ; clk         ; 1.000        ; -0.035     ; 4.739      ;
; -3.776 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; colour[9]   ; clk          ; clk         ; 1.000        ; -0.034     ; 4.737      ;
; -3.766 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; colour[6]   ; clk          ; clk         ; 1.000        ; -0.032     ; 4.729      ;
; -3.749 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; colour[11]  ; clk          ; clk         ; 1.000        ; -0.028     ; 4.716      ;
; -3.744 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; colour[1]   ; clk          ; clk         ; 1.000        ; -0.033     ; 4.706      ;
; -3.733 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; colour[7]   ; clk          ; clk         ; 1.000        ; -0.028     ; 4.700      ;
; -3.706 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; colour[2]   ; clk          ; clk         ; 1.000        ; -0.027     ; 4.674      ;
; -3.698 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; colour[2]   ; clk          ; clk         ; 1.000        ; -0.030     ; 4.663      ;
; -3.688 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; colour[10]  ; clk          ; clk         ; 1.000        ; -0.031     ; 4.652      ;
; -3.688 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; colour[2]   ; clk          ; clk         ; 1.000        ; -0.031     ; 4.652      ;
; -3.685 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; colour[5]   ; clk          ; clk         ; 1.000        ; -0.025     ; 4.655      ;
; -3.665 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; colour[5]   ; clk          ; clk         ; 1.000        ; -0.027     ; 4.633      ;
; -3.607 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; colour[6]   ; clk          ; clk         ; 1.000        ; -0.028     ; 4.574      ;
; -3.601 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; colour[5]   ; clk          ; clk         ; 1.000        ; -0.031     ; 4.565      ;
; -3.574 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; colour[7]   ; clk          ; clk         ; 1.000        ; -0.024     ; 4.545      ;
; -3.564 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; colour[5]   ; clk          ; clk         ; 1.000        ; -0.030     ; 4.529      ;
; -3.561 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; colour[11]  ; clk          ; clk         ; 1.000        ; -0.031     ; 4.525      ;
; -3.553 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; colour[11]  ; clk          ; clk         ; 1.000        ; -0.026     ; 4.522      ;
; -3.548 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; colour[3]   ; clk          ; clk         ; 1.000        ; -0.029     ; 4.514      ;
; -3.539 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; colour[11]  ; clk          ; clk         ; 1.000        ; -0.030     ; 4.504      ;
; -3.538 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; colour[2]   ; clk          ; clk         ; 1.000        ; -0.029     ; 4.504      ;
; -3.503 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; colour[3]   ; clk          ; clk         ; 1.000        ; -0.025     ; 4.473      ;
; -3.452 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; colour[6]   ; clk          ; clk         ; 1.000        ; -0.031     ; 4.416      ;
; -3.432 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; colour[6]   ; clk          ; clk         ; 1.000        ; -0.026     ; 4.401      ;
; -3.424 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; colour[6]   ; clk          ; clk         ; 1.000        ; -0.030     ; 4.389      ;
; -3.409 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; colour[11]  ; clk          ; clk         ; 1.000        ; -0.030     ; 4.374      ;
; -3.403 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; colour[7]   ; clk          ; clk         ; 1.000        ; -0.026     ; 4.372      ;
; -3.399 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; colour[7]   ; clk          ; clk         ; 1.000        ; -0.022     ; 4.372      ;
; -3.336 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; colour[3]   ; clk          ; clk         ; 1.000        ; -0.029     ; 4.302      ;
; -3.304 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_y[0] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.238      ;
; -3.304 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_y[4] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.238      ;
; -3.304 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_y[1] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.238      ;
; -3.304 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_y[2] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.238      ;
; -3.304 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_y[3] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.238      ;
; -3.304 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_y[5] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.238      ;
; -3.304 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_y[6] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.238      ;
; -3.304 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_y[7] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.238      ;
; -3.304 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_y[8] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.238      ;
; -3.304 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_y[9] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.238      ;
; -3.295 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; colour[6]   ; clk          ; clk         ; 1.000        ; -0.030     ; 4.260      ;
; -3.276 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; colour[10]  ; clk          ; clk         ; 1.000        ; -0.026     ; 4.245      ;
; -3.241 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; colour[3]   ; clk          ; clk         ; 1.000        ; -0.027     ; 4.209      ;
; -3.233 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; colour[3]   ; clk          ; clk         ; 1.000        ; -0.031     ; 4.197      ;
; -3.224 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_x[9] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.157      ;
; -3.224 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_x[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.157      ;
; -3.224 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_x[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.157      ;
; -3.224 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_x[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.157      ;
; -3.224 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_x[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.157      ;
; -3.224 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_x[4] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.157      ;
; -3.224 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_x[5] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.157      ;
; -3.224 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_x[6] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.157      ;
; -3.224 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_x[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.157      ;
; -3.224 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_x[8] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.157      ;
; -3.198 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; colour[11]  ; clk          ; clk         ; 1.000        ; 0.285      ; 4.478      ;
; -3.198 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; colour[7]   ; clk          ; clk         ; 1.000        ; -0.026     ; 4.167      ;
; -3.170 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; colour[6]   ; clk          ; clk         ; 1.000        ; 0.285      ; 4.450      ;
; -3.152 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_y[0] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.086      ;
; -3.152 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_y[4] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.086      ;
; -3.152 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_y[1] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.086      ;
; -3.152 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_y[2] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.086      ;
; -3.152 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_y[3] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.086      ;
; -3.152 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_y[5] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.086      ;
; -3.152 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_y[6] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.086      ;
; -3.152 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_y[7] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.086      ;
; -3.152 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_y[8] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.086      ;
; -3.152 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_y[9] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.086      ;
; -3.072 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_x[9] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.005      ;
; -3.072 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_x[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.005      ;
; -3.072 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_x[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.005      ;
; -3.072 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_x[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.005      ;
; -3.072 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_x[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.005      ;
; -3.072 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_x[4] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.005      ;
; -3.072 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_x[5] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.005      ;
; -3.072 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_x[6] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.005      ;
; -3.072 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_x[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.005      ;
; -3.072 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_x[8] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.005      ;
; -3.069 ; SVGA_sync:SVGA|pixel_y[1]                                                                              ; sprite_y[0] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.003      ;
; -3.069 ; SVGA_sync:SVGA|pixel_y[1]                                                                              ; sprite_y[4] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.003      ;
; -3.069 ; SVGA_sync:SVGA|pixel_y[1]                                                                              ; sprite_y[1] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.003      ;
; -3.069 ; SVGA_sync:SVGA|pixel_y[1]                                                                              ; sprite_y[2] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.003      ;
; -3.069 ; SVGA_sync:SVGA|pixel_y[1]                                                                              ; sprite_y[3] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.003      ;
; -3.069 ; SVGA_sync:SVGA|pixel_y[1]                                                                              ; sprite_y[5] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.003      ;
+--------+--------------------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sprite'                                                                              ;
+-------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.032 ; choose_sprite[1] ; choose_sprite[2]  ; sprite       ; sprite      ; 1.000        ; -0.041     ; 0.942      ;
; 0.119 ; choose_sprite[0] ; SPRITE_OFFSET[10] ; sprite       ; sprite      ; 1.000        ; -0.041     ; 0.855      ;
; 0.121 ; choose_sprite[0] ; choose_sprite[2]  ; sprite       ; sprite      ; 1.000        ; -0.041     ; 0.853      ;
; 0.121 ; choose_sprite[0] ; choose_sprite[1]  ; sprite       ; sprite      ; 1.000        ; -0.041     ; 0.853      ;
; 0.127 ; choose_sprite[1] ; SPRITE_OFFSET[11] ; sprite       ; sprite      ; 1.000        ; -0.041     ; 0.847      ;
; 0.140 ; choose_sprite[2] ; SPRITE_OFFSET[12] ; sprite       ; sprite      ; 1.000        ; -0.041     ; 0.834      ;
; 0.318 ; choose_sprite[0] ; choose_sprite[0]  ; sprite       ; sprite      ; 1.000        ; -0.038     ; 0.659      ;
; 0.318 ; choose_sprite[1] ; choose_sprite[1]  ; sprite       ; sprite      ; 1.000        ; -0.038     ; 0.659      ;
; 0.318 ; choose_sprite[2] ; choose_sprite[2]  ; sprite       ; sprite      ; 1.000        ; -0.038     ; 0.659      ;
+-------+------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                ;
+-------+---------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.297 ; address[3]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.378      ; 0.862      ;
; 0.307 ; address[4]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.377      ; 0.871      ;
; 0.311 ; address[6]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.381      ; 0.879      ;
; 0.318 ; address[10]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.382      ; 0.887      ;
; 0.318 ; address[5]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.381      ; 0.886      ;
; 0.319 ; address[8]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.380      ; 0.886      ;
; 0.321 ; address[6]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.382      ; 0.890      ;
; 0.322 ; address[2]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.379      ; 0.888      ;
; 0.329 ; address[8]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.378      ; 0.894      ;
; 0.331 ; address[1]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.378      ; 0.896      ;
; 0.333 ; address[1]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.379      ; 0.899      ;
; 0.334 ; address[8]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.376      ; 0.897      ;
; 0.335 ; address[3]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.379      ; 0.901      ;
; 0.336 ; address[5]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.378      ; 0.901      ;
; 0.338 ; address[5]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.380      ; 0.905      ;
; 0.341 ; address[10]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.380      ; 0.908      ;
; 0.344 ; address[11]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.382      ; 0.913      ;
; 0.344 ; address[3]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.377      ; 0.908      ;
; 0.344 ; address[6]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.380      ; 0.911      ;
; 0.345 ; address[10]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.381      ; 0.913      ;
; 0.346 ; address[2]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.378      ; 0.911      ;
; 0.347 ; address[7]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.382      ; 0.916      ;
; 0.348 ; address[3]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.377      ; 0.912      ;
; 0.350 ; address[0]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.377      ; 0.914      ;
; 0.351 ; address[10]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.378      ; 0.916      ;
; 0.352 ; address[10]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.380      ; 0.919      ;
; 0.353 ; address[0]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.373      ; 0.913      ;
; 0.353 ; address[11]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.376      ; 0.916      ;
; 0.357 ; address[8]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.380      ; 0.924      ;
; 0.357 ; SVGA_sync:SVGA|pixel_y[8] ; SVGA_sync:SVGA|pixel_y[8]                                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; SVGA_sync:SVGA|pixel_y[9] ; SVGA_sync:SVGA|pixel_y[9]                                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; SVGA_sync:SVGA|pixel_y[0] ; SVGA_sync:SVGA|pixel_y[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; SVGA_sync:SVGA|pixel_y[1] ; SVGA_sync:SVGA|pixel_y[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; SVGA_sync:SVGA|pixel_y[2] ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; SVGA_sync:SVGA|pixel_y[3] ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; SVGA_sync:SVGA|pixel_y[4] ; SVGA_sync:SVGA|pixel_y[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; SVGA_sync:SVGA|pixel_y[5] ; SVGA_sync:SVGA|pixel_y[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; SVGA_sync:SVGA|pixel_y[6] ; SVGA_sync:SVGA|pixel_y[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; SVGA_sync:SVGA|pixel_y[7] ; SVGA_sync:SVGA|pixel_y[7]                                                                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; SVGA_sync:SVGA|vsync      ; SVGA_sync:SVGA|vsync                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; SVGA_sync:SVGA|hsync      ; SVGA_sync:SVGA|hsync                                                                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; address[0]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.377      ; 0.923      ;
; 0.359 ; address[11]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.380      ; 0.926      ;
; 0.359 ; address[6]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.376      ; 0.922      ;
; 0.360 ; address[1]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.375      ; 0.922      ;
; 0.363 ; address[7]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.381      ; 0.931      ;
; 0.365 ; address[5]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.376      ; 0.928      ;
; 0.367 ; address[3]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.375      ; 0.929      ;
; 0.369 ; address[11]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.378      ; 0.934      ;
; 0.373 ; address[3]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.373      ; 0.933      ;
; 0.376 ; address[11]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.380      ; 0.943      ;
; 0.380 ; address[6]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.378      ; 0.945      ;
; 0.381 ; sprite_x[2]               ; address[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.600      ;
; 0.381 ; sprite_x[0]               ; address[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.600      ;
; 0.382 ; address[10]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.376      ; 0.945      ;
; 0.382 ; address[6]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.380      ; 0.949      ;
; 0.382 ; sprite_x[3]               ; address[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.601      ;
; 0.387 ; address[1]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.373      ; 0.947      ;
; 0.487 ; sprite_x[1]               ; address[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.706      ;
; 0.528 ; address[5]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.382      ; 1.097      ;
; 0.542 ; address[5]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.380      ; 1.109      ;
; 0.547 ; address[12]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.382      ; 1.116      ;
; 0.553 ; address[11]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.381      ; 1.121      ;
; 0.559 ; sprite_y[9]               ; sprite_y[9]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.778      ;
; 0.560 ; sprite_x[3]               ; sprite_x[3]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.779      ;
; 0.561 ; sprite_x[1]               ; sprite_x[1]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.780      ;
; 0.562 ; sprite_y[8]               ; sprite_y[8]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.781      ;
; 0.562 ; sprite_x[2]               ; sprite_x[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.781      ;
; 0.565 ; SVGA_sync:SVGA|pixel_x[1] ; SVGA_sync:SVGA|pixel_x[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.784      ;
; 0.568 ; SVGA_sync:SVGA|pixel_x[2] ; SVGA_sync:SVGA|pixel_x[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.787      ;
; 0.571 ; SVGA_sync:SVGA|pixel_x[6] ; SVGA_sync:SVGA|pixel_x[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; SVGA_sync:SVGA|pixel_x[9] ; SVGA_sync:SVGA|pixel_x[9]                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; SVGA_sync:SVGA|pixel_x[7] ; SVGA_sync:SVGA|pixel_x[7]                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.574 ; sprite_x[4]               ; sprite_x[4]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; SVGA_sync:SVGA|pixel_x[8] ; SVGA_sync:SVGA|pixel_x[8]                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.576 ; SVGA_sync:SVGA|pixel_x[3] ; SVGA_sync:SVGA|pixel_x[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.795      ;
; 0.577 ; address[12]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.380      ; 1.144      ;
; 0.577 ; sprite_x[0]               ; sprite_x[0]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.796      ;
; 0.577 ; sprite_x[5]               ; sprite_x[5]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.796      ;
; 0.577 ; sprite_x[7]               ; sprite_x[7]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.796      ;
; 0.578 ; sprite_y[1]               ; sprite_y[1]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.797      ;
; 0.578 ; sprite_y[2]               ; sprite_y[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.797      ;
; 0.578 ; sprite_y[7]               ; sprite_y[7]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.797      ;
; 0.580 ; sprite_x[6]               ; sprite_x[6]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.799      ;
; 0.581 ; sprite_y[3]               ; sprite_y[3]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.800      ;
; 0.581 ; sprite_y[5]               ; sprite_y[5]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.800      ;
; 0.581 ; sprite_x[8]               ; sprite_x[8]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.800      ;
; 0.582 ; address[1]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.377      ; 1.146      ;
; 0.582 ; sprite_y[4]               ; sprite_y[4]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.801      ;
; 0.582 ; sprite_y[6]               ; sprite_y[6]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.801      ;
; 0.585 ; SVGA_sync:SVGA|pixel_x[0] ; SVGA_sync:SVGA|pixel_x[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.804      ;
; 0.591 ; SVGA_sync:SVGA|pixel_x[5] ; SVGA_sync:SVGA|pixel_x[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.810      ;
; 0.592 ; address[7]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.380      ; 1.159      ;
; 0.595 ; address[7]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.376      ; 1.158      ;
; 0.597 ; sprite_x[9]               ; sprite_x[9]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.816      ;
; 0.600 ; address[9]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.382      ; 1.169      ;
; 0.602 ; sprite_y[0]               ; sprite_y[0]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.821      ;
; 0.604 ; address[0]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.375      ; 1.166      ;
; 0.609 ; address[4]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.376      ; 1.172      ;
; 0.612 ; address[4]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.374      ; 1.173      ;
+-------+---------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sprite'                                                                               ;
+-------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; choose_sprite[2] ; choose_sprite[2]  ; sprite       ; sprite      ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; choose_sprite[1] ; choose_sprite[1]  ; sprite       ; sprite      ; 0.000        ; 0.038      ; 0.577      ;
; 0.385 ; choose_sprite[0] ; choose_sprite[0]  ; sprite       ; sprite      ; 0.000        ; 0.038      ; 0.580      ;
; 0.538 ; choose_sprite[2] ; SPRITE_OFFSET[12] ; sprite       ; sprite      ; 0.000        ; 0.041      ; 0.736      ;
; 0.547 ; choose_sprite[1] ; SPRITE_OFFSET[11] ; sprite       ; sprite      ; 0.000        ; 0.041      ; 0.745      ;
; 0.554 ; choose_sprite[0] ; choose_sprite[2]  ; sprite       ; sprite      ; 0.000        ; 0.041      ; 0.752      ;
; 0.554 ; choose_sprite[0] ; choose_sprite[1]  ; sprite       ; sprite      ; 0.000        ; 0.041      ; 0.752      ;
; 0.559 ; choose_sprite[0] ; SPRITE_OFFSET[10] ; sprite       ; sprite      ; 0.000        ; 0.041      ; 0.757      ;
; 0.580 ; choose_sprite[1] ; choose_sprite[2]  ; sprite       ; sprite      ; 0.000        ; 0.041      ; 0.778      ;
+-------+------------------+-------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 214.09 MHz  ; 214.09 MHz      ; clk        ;                                                               ;
; 1162.79 MHz ; 250.0 MHz       ; sprite     ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; clk    ; -3.671 ; -149.485         ;
; sprite ; 0.140  ; 0.000            ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk    ; 0.296 ; 0.000            ;
; sprite ; 0.333 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; clk    ; -3.000 ; -90.044                        ;
; sprite ; -3.000 ; -9.000                         ;
+--------+--------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                   ;
+--------+--------------------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                              ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; -3.671 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; colour[9]   ; clk          ; clk         ; 1.000        ; -0.025     ; 4.641      ;
; -3.656 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; colour[1]   ; clk          ; clk         ; 1.000        ; -0.025     ; 4.626      ;
; -3.636 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; colour[1]   ; clk          ; clk         ; 1.000        ; -0.030     ; 4.601      ;
; -3.591 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; colour[9]   ; clk          ; clk         ; 1.000        ; -0.028     ; 4.558      ;
; -3.582 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; colour[10]  ; clk          ; clk         ; 1.000        ; -0.026     ; 4.551      ;
; -3.545 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; colour[9]   ; clk          ; clk         ; 1.000        ; -0.029     ; 4.511      ;
; -3.530 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; colour[5]   ; clk          ; clk         ; 1.000        ; -0.026     ; 4.499      ;
; -3.502 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; colour[2]   ; clk          ; clk         ; 1.000        ; -0.026     ; 4.471      ;
; -3.490 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; colour[2]   ; clk          ; clk         ; 1.000        ; -0.022     ; 4.463      ;
; -3.483 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; colour[1]   ; clk          ; clk         ; 1.000        ; -0.028     ; 4.450      ;
; -3.480 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; colour[10]  ; clk          ; clk         ; 1.000        ; -0.022     ; 4.453      ;
; -3.437 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; colour[9]   ; clk          ; clk         ; 1.000        ; -0.025     ; 4.407      ;
; -3.417 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; colour[5]   ; clk          ; clk         ; 1.000        ; -0.025     ; 4.387      ;
; -3.397 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; colour[10]  ; clk          ; clk         ; 1.000        ; -0.025     ; 4.367      ;
; -3.360 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; colour[10]  ; clk          ; clk         ; 1.000        ; -0.028     ; 4.327      ;
; -3.331 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; colour[11]  ; clk          ; clk         ; 1.000        ; -0.028     ; 4.298      ;
; -3.313 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; colour[1]   ; clk          ; clk         ; 1.000        ; -0.025     ; 4.283      ;
; -3.308 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; colour[9]   ; clk          ; clk         ; 1.000        ; -0.031     ; 4.272      ;
; -3.289 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; colour[1]   ; clk          ; clk         ; 1.000        ; -0.031     ; 4.253      ;
; -3.286 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; colour[9]   ; clk          ; clk         ; 1.000        ; -0.030     ; 4.251      ;
; -3.275 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; colour[1]   ; clk          ; clk         ; 1.000        ; -0.029     ; 4.241      ;
; -3.261 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; colour[6]   ; clk          ; clk         ; 1.000        ; -0.028     ; 4.228      ;
; -3.256 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; colour[11]  ; clk          ; clk         ; 1.000        ; -0.022     ; 4.229      ;
; -3.241 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; colour[7]   ; clk          ; clk         ; 1.000        ; -0.024     ; 4.212      ;
; -3.236 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; colour[10]  ; clk          ; clk         ; 1.000        ; -0.027     ; 4.204      ;
; -3.230 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; colour[2]   ; clk          ; clk         ; 1.000        ; -0.027     ; 4.198      ;
; -3.223 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; colour[2]   ; clk          ; clk         ; 1.000        ; -0.028     ; 4.190      ;
; -3.217 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; colour[2]   ; clk          ; clk         ; 1.000        ; -0.022     ; 4.190      ;
; -3.216 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; colour[5]   ; clk          ; clk         ; 1.000        ; -0.022     ; 4.189      ;
; -3.191 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; colour[5]   ; clk          ; clk         ; 1.000        ; -0.022     ; 4.164      ;
; -3.132 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; colour[5]   ; clk          ; clk         ; 1.000        ; -0.028     ; 4.099      ;
; -3.131 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; colour[6]   ; clk          ; clk         ; 1.000        ; -0.022     ; 4.104      ;
; -3.127 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; colour[11]  ; clk          ; clk         ; 1.000        ; -0.027     ; 4.095      ;
; -3.111 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; colour[7]   ; clk          ; clk         ; 1.000        ; -0.018     ; 4.088      ;
; -3.094 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; colour[5]   ; clk          ; clk         ; 1.000        ; -0.027     ; 4.062      ;
; -3.091 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; colour[3]   ; clk          ; clk         ; 1.000        ; -0.026     ; 4.060      ;
; -3.085 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; colour[11]  ; clk          ; clk         ; 1.000        ; -0.022     ; 4.058      ;
; -3.085 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; colour[11]  ; clk          ; clk         ; 1.000        ; -0.026     ; 4.054      ;
; -3.084 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; colour[2]   ; clk          ; clk         ; 1.000        ; -0.025     ; 4.054      ;
; -3.042 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; colour[3]   ; clk          ; clk         ; 1.000        ; -0.022     ; 4.015      ;
; -2.997 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; colour[6]   ; clk          ; clk         ; 1.000        ; -0.027     ; 3.965      ;
; -2.978 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; colour[6]   ; clk          ; clk         ; 1.000        ; -0.026     ; 3.947      ;
; -2.973 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; colour[7]   ; clk          ; clk         ; 1.000        ; -0.022     ; 3.946      ;
; -2.972 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; colour[6]   ; clk          ; clk         ; 1.000        ; -0.022     ; 3.945      ;
; -2.969 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; colour[11]  ; clk          ; clk         ; 1.000        ; -0.025     ; 3.939      ;
; -2.952 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; colour[7]   ; clk          ; clk         ; 1.000        ; -0.018     ; 3.929      ;
; -2.916 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_y[0] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.858      ;
; -2.916 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_y[4] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.858      ;
; -2.916 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_y[1] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.858      ;
; -2.916 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_y[2] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.858      ;
; -2.916 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_y[3] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.858      ;
; -2.916 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_y[5] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.858      ;
; -2.916 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_y[6] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.858      ;
; -2.916 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_y[7] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.858      ;
; -2.916 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_y[8] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.858      ;
; -2.916 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_y[9] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.858      ;
; -2.913 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; colour[3]   ; clk          ; clk         ; 1.000        ; -0.025     ; 3.883      ;
; -2.859 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; colour[6]   ; clk          ; clk         ; 1.000        ; -0.025     ; 3.829      ;
; -2.841 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; colour[10]  ; clk          ; clk         ; 1.000        ; -0.022     ; 3.814      ;
; -2.818 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_x[9] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.759      ;
; -2.818 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_x[0] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.759      ;
; -2.818 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_x[1] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.759      ;
; -2.818 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_x[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.759      ;
; -2.818 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_x[3] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.759      ;
; -2.818 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_x[4] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.759      ;
; -2.818 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_x[5] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.759      ;
; -2.818 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_x[6] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.759      ;
; -2.818 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_x[7] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.759      ;
; -2.818 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_x[8] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.759      ;
; -2.805 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; colour[3]   ; clk          ; clk         ; 1.000        ; -0.022     ; 3.778      ;
; -2.795 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; colour[3]   ; clk          ; clk         ; 1.000        ; -0.028     ; 3.762      ;
; -2.786 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; colour[7]   ; clk          ; clk         ; 1.000        ; -0.021     ; 3.760      ;
; -2.776 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_y[0] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.718      ;
; -2.776 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_y[4] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.718      ;
; -2.776 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_y[1] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.718      ;
; -2.776 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_y[2] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.718      ;
; -2.776 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_y[3] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.718      ;
; -2.776 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_y[5] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.718      ;
; -2.776 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_y[6] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.718      ;
; -2.776 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_y[7] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.718      ;
; -2.776 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_y[8] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.718      ;
; -2.776 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_y[9] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.718      ;
; -2.769 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; colour[11]  ; clk          ; clk         ; 1.000        ; 0.257      ; 4.021      ;
; -2.768 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; colour[6]   ; clk          ; clk         ; 1.000        ; 0.257      ; 4.020      ;
; -2.693 ; SVGA_sync:SVGA|pixel_y[1]                                                                              ; sprite_y[0] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.635      ;
; -2.693 ; SVGA_sync:SVGA|pixel_y[1]                                                                              ; sprite_y[4] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.635      ;
; -2.693 ; SVGA_sync:SVGA|pixel_y[1]                                                                              ; sprite_y[1] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.635      ;
; -2.693 ; SVGA_sync:SVGA|pixel_y[1]                                                                              ; sprite_y[2] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.635      ;
; -2.693 ; SVGA_sync:SVGA|pixel_y[1]                                                                              ; sprite_y[3] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.635      ;
; -2.693 ; SVGA_sync:SVGA|pixel_y[1]                                                                              ; sprite_y[5] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.635      ;
; -2.693 ; SVGA_sync:SVGA|pixel_y[1]                                                                              ; sprite_y[6] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.635      ;
; -2.693 ; SVGA_sync:SVGA|pixel_y[1]                                                                              ; sprite_y[7] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.635      ;
; -2.693 ; SVGA_sync:SVGA|pixel_y[1]                                                                              ; sprite_y[8] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.635      ;
; -2.693 ; SVGA_sync:SVGA|pixel_y[1]                                                                              ; sprite_y[9] ; clk          ; clk         ; 1.000        ; -0.053     ; 3.635      ;
; -2.678 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_x[9] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.619      ;
; -2.678 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_x[0] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.619      ;
; -2.678 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_x[1] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.619      ;
; -2.678 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_x[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.619      ;
; -2.678 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_x[3] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.619      ;
; -2.678 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_x[4] ; clk          ; clk         ; 1.000        ; -0.054     ; 3.619      ;
+--------+--------------------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sprite'                                                                               ;
+-------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.140 ; choose_sprite[1] ; choose_sprite[2]  ; sprite       ; sprite      ; 1.000        ; -0.036     ; 0.839      ;
; 0.210 ; choose_sprite[0] ; SPRITE_OFFSET[10] ; sprite       ; sprite      ; 1.000        ; -0.036     ; 0.769      ;
; 0.217 ; choose_sprite[1] ; SPRITE_OFFSET[11] ; sprite       ; sprite      ; 1.000        ; -0.036     ; 0.762      ;
; 0.217 ; choose_sprite[0] ; choose_sprite[2]  ; sprite       ; sprite      ; 1.000        ; -0.036     ; 0.762      ;
; 0.217 ; choose_sprite[0] ; choose_sprite[1]  ; sprite       ; sprite      ; 1.000        ; -0.036     ; 0.762      ;
; 0.229 ; choose_sprite[2] ; SPRITE_OFFSET[12] ; sprite       ; sprite      ; 1.000        ; -0.036     ; 0.750      ;
; 0.398 ; choose_sprite[1] ; choose_sprite[1]  ; sprite       ; sprite      ; 1.000        ; -0.034     ; 0.583      ;
; 0.398 ; choose_sprite[0] ; choose_sprite[0]  ; sprite       ; sprite      ; 1.000        ; -0.034     ; 0.583      ;
; 0.398 ; choose_sprite[2] ; choose_sprite[2]  ; sprite       ; sprite      ; 1.000        ; -0.034     ; 0.583      ;
+-------+------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                 ;
+-------+---------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.296 ; address[3]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.338      ; 0.803      ;
; 0.300 ; address[4]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.337      ; 0.806      ;
; 0.305 ; address[8]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.339      ; 0.813      ;
; 0.306 ; address[10]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.342      ; 0.817      ;
; 0.309 ; address[6]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.342      ; 0.820      ;
; 0.309 ; address[5]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.341      ; 0.819      ;
; 0.310 ; address[6]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.341      ; 0.820      ;
; 0.312 ; SVGA_sync:SVGA|vsync      ; SVGA_sync:SVGA|vsync                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; SVGA_sync:SVGA|hsync      ; SVGA_sync:SVGA|hsync                                                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; address[2]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.339      ; 0.820      ;
; 0.312 ; SVGA_sync:SVGA|pixel_y[8] ; SVGA_sync:SVGA|pixel_y[8]                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; SVGA_sync:SVGA|pixel_y[9] ; SVGA_sync:SVGA|pixel_y[9]                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; SVGA_sync:SVGA|pixel_y[0] ; SVGA_sync:SVGA|pixel_y[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; SVGA_sync:SVGA|pixel_y[1] ; SVGA_sync:SVGA|pixel_y[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; SVGA_sync:SVGA|pixel_y[2] ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; SVGA_sync:SVGA|pixel_y[3] ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; SVGA_sync:SVGA|pixel_y[4] ; SVGA_sync:SVGA|pixel_y[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; SVGA_sync:SVGA|pixel_y[5] ; SVGA_sync:SVGA|pixel_y[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; SVGA_sync:SVGA|pixel_y[6] ; SVGA_sync:SVGA|pixel_y[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; SVGA_sync:SVGA|pixel_y[7] ; SVGA_sync:SVGA|pixel_y[7]                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.317 ; address[8]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.336      ; 0.822      ;
; 0.320 ; address[8]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.336      ; 0.825      ;
; 0.321 ; address[1]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.339      ; 0.829      ;
; 0.321 ; address[1]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.338      ; 0.828      ;
; 0.321 ; address[5]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.336      ; 0.826      ;
; 0.322 ; address[5]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.340      ; 0.831      ;
; 0.323 ; address[3]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.339      ; 0.831      ;
; 0.326 ; address[10]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.339      ; 0.834      ;
; 0.327 ; address[11]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.342      ; 0.838      ;
; 0.330 ; address[6]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.339      ; 0.838      ;
; 0.331 ; address[3]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.336      ; 0.836      ;
; 0.332 ; address[7]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.342      ; 0.843      ;
; 0.336 ; address[2]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.338      ; 0.843      ;
; 0.336 ; address[11]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.336      ; 0.841      ;
; 0.336 ; address[3]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.337      ; 0.842      ;
; 0.337 ; address[10]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.340      ; 0.846      ;
; 0.338 ; address[10]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.336      ; 0.843      ;
; 0.339 ; address[0]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.337      ; 0.845      ;
; 0.340 ; address[10]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.341      ; 0.850      ;
; 0.341 ; address[11]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.339      ; 0.849      ;
; 0.341 ; address[8]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.340      ; 0.850      ;
; 0.342 ; address[0]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.333      ; 0.844      ;
; 0.344 ; address[6]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.336      ; 0.849      ;
; 0.345 ; sprite_x[2]               ; address[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.544      ;
; 0.346 ; sprite_x[3]               ; address[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; sprite_x[0]               ; address[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.545      ;
; 0.348 ; address[0]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.336      ; 0.853      ;
; 0.348 ; address[5]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.336      ; 0.853      ;
; 0.348 ; address[1]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.333      ; 0.850      ;
; 0.352 ; address[11]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.336      ; 0.857      ;
; 0.355 ; address[3]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.333      ; 0.857      ;
; 0.356 ; address[7]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.341      ; 0.866      ;
; 0.357 ; address[11]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.340      ; 0.866      ;
; 0.358 ; address[3]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.333      ; 0.860      ;
; 0.365 ; address[10]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.336      ; 0.870      ;
; 0.365 ; address[6]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.340      ; 0.874      ;
; 0.365 ; address[6]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.336      ; 0.870      ;
; 0.372 ; address[1]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.333      ; 0.874      ;
; 0.438 ; sprite_x[1]               ; address[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.637      ;
; 0.496 ; address[5]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.342      ; 1.007      ;
; 0.502 ; sprite_y[9]               ; sprite_y[9]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.504 ; sprite_y[8]               ; sprite_y[8]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.504 ; sprite_x[1]               ; sprite_x[1]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.504 ; sprite_x[3]               ; sprite_x[3]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.505 ; SVGA_sync:SVGA|pixel_x[1] ; SVGA_sync:SVGA|pixel_x[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.704      ;
; 0.506 ; sprite_x[2]               ; sprite_x[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.705      ;
; 0.509 ; SVGA_sync:SVGA|pixel_x[2] ; SVGA_sync:SVGA|pixel_x[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.708      ;
; 0.512 ; address[5]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.339      ; 1.020      ;
; 0.513 ; SVGA_sync:SVGA|pixel_x[6] ; SVGA_sync:SVGA|pixel_x[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.515 ; SVGA_sync:SVGA|pixel_x[9] ; SVGA_sync:SVGA|pixel_x[9]                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; SVGA_sync:SVGA|pixel_x[7] ; SVGA_sync:SVGA|pixel_x[7]                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.517 ; sprite_x[0]               ; sprite_x[0]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; sprite_x[4]               ; sprite_x[4]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; sprite_x[5]               ; sprite_x[5]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; SVGA_sync:SVGA|pixel_x[8] ; SVGA_sync:SVGA|pixel_x[8]                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; SVGA_sync:SVGA|pixel_x[3] ; SVGA_sync:SVGA|pixel_x[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.518 ; sprite_y[7]               ; sprite_y[7]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.717      ;
; 0.518 ; sprite_x[7]               ; sprite_x[7]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.717      ;
; 0.519 ; sprite_y[1]               ; sprite_y[1]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.718      ;
; 0.520 ; sprite_y[2]               ; sprite_y[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.719      ;
; 0.521 ; sprite_y[3]               ; sprite_y[3]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.720      ;
; 0.521 ; sprite_y[5]               ; sprite_y[5]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.720      ;
; 0.521 ; sprite_x[8]               ; sprite_x[8]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.720      ;
; 0.522 ; sprite_x[6]               ; sprite_x[6]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.721      ;
; 0.523 ; address[12]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.342      ; 1.034      ;
; 0.523 ; SVGA_sync:SVGA|pixel_x[0] ; SVGA_sync:SVGA|pixel_x[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.722      ;
; 0.524 ; sprite_y[4]               ; sprite_y[4]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.723      ;
; 0.524 ; sprite_y[6]               ; sprite_y[6]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.723      ;
; 0.528 ; address[11]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.341      ; 1.038      ;
; 0.531 ; SVGA_sync:SVGA|pixel_x[5] ; SVGA_sync:SVGA|pixel_x[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.730      ;
; 0.535 ; sprite_x[9]               ; sprite_x[9]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.734      ;
; 0.539 ; sprite_y[0]               ; sprite_y[0]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.738      ;
; 0.549 ; address[1]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.336      ; 1.054      ;
; 0.552 ; address[12]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.339      ; 1.060      ;
; 0.565 ; address[7]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.340      ; 1.074      ;
; 0.568 ; address[7]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.336      ; 1.073      ;
; 0.572 ; address[9]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.342      ; 1.083      ;
; 0.576 ; address[0]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.333      ; 1.078      ;
; 0.580 ; address[4]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.336      ; 1.085      ;
; 0.582 ; address[4]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.332      ; 1.083      ;
+-------+---------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sprite'                                                                                ;
+-------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.333 ; choose_sprite[1] ; choose_sprite[1]  ; sprite       ; sprite      ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; choose_sprite[2] ; choose_sprite[2]  ; sprite       ; sprite      ; 0.000        ; 0.034      ; 0.511      ;
; 0.341 ; choose_sprite[0] ; choose_sprite[0]  ; sprite       ; sprite      ; 0.000        ; 0.034      ; 0.519      ;
; 0.486 ; choose_sprite[2] ; SPRITE_OFFSET[12] ; sprite       ; sprite      ; 0.000        ; 0.036      ; 0.666      ;
; 0.494 ; choose_sprite[1] ; SPRITE_OFFSET[11] ; sprite       ; sprite      ; 0.000        ; 0.036      ; 0.674      ;
; 0.500 ; choose_sprite[0] ; choose_sprite[2]  ; sprite       ; sprite      ; 0.000        ; 0.036      ; 0.680      ;
; 0.501 ; choose_sprite[0] ; choose_sprite[1]  ; sprite       ; sprite      ; 0.000        ; 0.036      ; 0.681      ;
; 0.504 ; choose_sprite[0] ; SPRITE_OFFSET[10] ; sprite       ; sprite      ; 0.000        ; 0.036      ; 0.684      ;
; 0.520 ; choose_sprite[1] ; choose_sprite[2]  ; sprite       ; sprite      ; 0.000        ; 0.036      ; 0.700      ;
+-------+------------------+-------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; clk    ; -1.760 ; -65.266          ;
; sprite ; 0.466  ; 0.000            ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk    ; 0.149 ; 0.000            ;
; sprite ; 0.201 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; clk    ; -3.000 ; -87.968                        ;
; sprite ; -3.000 ; -9.858                         ;
+--------+--------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                   ;
+--------+--------------------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                              ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+------------+------------+
; -1.760 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; colour[9]   ; clk          ; clk         ; 1.000        ; -0.035     ; 2.712      ;
; -1.747 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; colour[1]   ; clk          ; clk         ; 1.000        ; -0.035     ; 2.699      ;
; -1.723 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; colour[1]   ; clk          ; clk         ; 1.000        ; -0.039     ; 2.671      ;
; -1.714 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; colour[9]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.664      ;
; -1.676 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; colour[10]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.628      ;
; -1.674 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; colour[9]   ; clk          ; clk         ; 1.000        ; -0.038     ; 2.623      ;
; -1.647 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; colour[5]   ; clk          ; clk         ; 1.000        ; -0.032     ; 2.602      ;
; -1.647 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; colour[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.597      ;
; -1.638 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; colour[2]   ; clk          ; clk         ; 1.000        ; -0.032     ; 2.593      ;
; -1.633 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; colour[10]  ; clk          ; clk         ; 1.000        ; -0.032     ; 2.588      ;
; -1.633 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; colour[2]   ; clk          ; clk         ; 1.000        ; -0.027     ; 2.593      ;
; -1.597 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; colour[9]   ; clk          ; clk         ; 1.000        ; -0.033     ; 2.551      ;
; -1.592 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; colour[10]  ; clk          ; clk         ; 1.000        ; -0.034     ; 2.545      ;
; -1.581 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; colour[5]   ; clk          ; clk         ; 1.000        ; -0.031     ; 2.537      ;
; -1.548 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; colour[10]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.498      ;
; -1.545 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; colour[11]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.495      ;
; -1.537 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; colour[9]   ; clk          ; clk         ; 1.000        ; -0.040     ; 2.484      ;
; -1.533 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; colour[1]   ; clk          ; clk         ; 1.000        ; -0.040     ; 2.480      ;
; -1.529 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; colour[9]   ; clk          ; clk         ; 1.000        ; -0.039     ; 2.477      ;
; -1.524 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; colour[7]   ; clk          ; clk         ; 1.000        ; -0.032     ; 2.479      ;
; -1.515 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; colour[1]   ; clk          ; clk         ; 1.000        ; -0.038     ; 2.464      ;
; -1.515 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; colour[1]   ; clk          ; clk         ; 1.000        ; -0.033     ; 2.469      ;
; -1.508 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; colour[6]   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.458      ;
; -1.504 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; colour[11]  ; clk          ; clk         ; 1.000        ; -0.032     ; 2.459      ;
; -1.472 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; colour[10]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.423      ;
; -1.445 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; colour[5]   ; clk          ; clk         ; 1.000        ; -0.027     ; 2.405      ;
; -1.445 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; colour[2]   ; clk          ; clk         ; 1.000        ; -0.029     ; 2.403      ;
; -1.444 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; colour[2]   ; clk          ; clk         ; 1.000        ; -0.033     ; 2.398      ;
; -1.432 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; colour[2]   ; clk          ; clk         ; 1.000        ; -0.034     ; 2.385      ;
; -1.432 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; colour[7]   ; clk          ; clk         ; 1.000        ; -0.027     ; 2.392      ;
; -1.421 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; colour[5]   ; clk          ; clk         ; 1.000        ; -0.029     ; 2.379      ;
; -1.416 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; colour[5]   ; clk          ; clk         ; 1.000        ; -0.034     ; 2.369      ;
; -1.416 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; colour[6]   ; clk          ; clk         ; 1.000        ; -0.032     ; 2.371      ;
; -1.408 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_y[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.360      ;
; -1.408 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_y[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.360      ;
; -1.408 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_y[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.360      ;
; -1.408 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_y[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.360      ;
; -1.408 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_y[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.360      ;
; -1.408 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_y[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.360      ;
; -1.408 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_y[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.360      ;
; -1.408 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_y[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.360      ;
; -1.408 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_y[8] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.360      ;
; -1.408 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_y[9] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.360      ;
; -1.394 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; colour[3]   ; clk          ; clk         ; 1.000        ; -0.032     ; 2.349      ;
; -1.392 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; colour[11]  ; clk          ; clk         ; 1.000        ; 0.148      ; 2.527      ;
; -1.391 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; colour[11]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.342      ;
; -1.389 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; colour[5]   ; clk          ; clk         ; 1.000        ; -0.033     ; 2.343      ;
; -1.382 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; colour[11]  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.334      ;
; -1.377 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; colour[6]   ; clk          ; clk         ; 1.000        ; 0.148      ; 2.512      ;
; -1.369 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_x[9] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.320      ;
; -1.369 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_x[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.320      ;
; -1.369 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_x[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.320      ;
; -1.369 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_x[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.320      ;
; -1.369 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_x[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.320      ;
; -1.369 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_x[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.320      ;
; -1.369 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_x[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.320      ;
; -1.369 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_x[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.320      ;
; -1.369 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_x[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.320      ;
; -1.369 ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; sprite_x[8] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.320      ;
; -1.364 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; colour[3]   ; clk          ; clk         ; 1.000        ; -0.027     ; 2.324      ;
; -1.361 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; colour[2]   ; clk          ; clk         ; 1.000        ; -0.031     ; 2.317      ;
; -1.357 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; colour[11]  ; clk          ; clk         ; 1.000        ; -0.030     ; 2.314      ;
; -1.343 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; colour[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.294      ;
; -1.334 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; colour[7]   ; clk          ; clk         ; 1.000        ; -0.030     ; 2.291      ;
; -1.322 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_y[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.274      ;
; -1.322 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_y[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.274      ;
; -1.322 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_y[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.274      ;
; -1.322 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_y[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.274      ;
; -1.322 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_y[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.274      ;
; -1.322 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_y[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.274      ;
; -1.322 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_y[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.274      ;
; -1.322 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_y[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.274      ;
; -1.322 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_y[8] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.274      ;
; -1.322 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_y[9] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.274      ;
; -1.318 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; colour[6]   ; clk          ; clk         ; 1.000        ; -0.035     ; 2.270      ;
; -1.314 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; colour[11]  ; clk          ; clk         ; 1.000        ; -0.034     ; 2.267      ;
; -1.306 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; colour[11]  ; clk          ; clk         ; 1.000        ; 0.148      ; 2.441      ;
; -1.303 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; colour[7]   ; clk          ; clk         ; 1.000        ; -0.025     ; 2.265      ;
; -1.291 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; colour[6]   ; clk          ; clk         ; 1.000        ; 0.148      ; 2.426      ;
; -1.287 ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; colour[6]   ; clk          ; clk         ; 1.000        ; -0.030     ; 2.244      ;
; -1.287 ; SVGA_sync:SVGA|pixel_y[1]                                                                              ; sprite_y[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.239      ;
; -1.287 ; SVGA_sync:SVGA|pixel_y[1]                                                                              ; sprite_y[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.239      ;
; -1.287 ; SVGA_sync:SVGA|pixel_y[1]                                                                              ; sprite_y[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.239      ;
; -1.287 ; SVGA_sync:SVGA|pixel_y[1]                                                                              ; sprite_y[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.239      ;
; -1.287 ; SVGA_sync:SVGA|pixel_y[1]                                                                              ; sprite_y[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.239      ;
; -1.287 ; SVGA_sync:SVGA|pixel_y[1]                                                                              ; sprite_y[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.239      ;
; -1.287 ; SVGA_sync:SVGA|pixel_y[1]                                                                              ; sprite_y[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.239      ;
; -1.287 ; SVGA_sync:SVGA|pixel_y[1]                                                                              ; sprite_y[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.239      ;
; -1.287 ; SVGA_sync:SVGA|pixel_y[1]                                                                              ; sprite_y[8] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.239      ;
; -1.287 ; SVGA_sync:SVGA|pixel_y[1]                                                                              ; sprite_y[9] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.239      ;
; -1.283 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_x[9] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.234      ;
; -1.283 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_x[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.234      ;
; -1.283 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_x[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.234      ;
; -1.283 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_x[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.234      ;
; -1.283 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_x[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.234      ;
; -1.283 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_x[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.234      ;
; -1.283 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_x[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.234      ;
; -1.283 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_x[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.234      ;
; -1.283 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_x[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.234      ;
; -1.283 ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; sprite_x[8] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.234      ;
+--------+--------------------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sprite'                                                                               ;
+-------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.466 ; choose_sprite[1] ; choose_sprite[2]  ; sprite       ; sprite      ; 1.000        ; -0.025     ; 0.516      ;
; 0.513 ; choose_sprite[0] ; choose_sprite[2]  ; sprite       ; sprite      ; 1.000        ; -0.025     ; 0.469      ;
; 0.513 ; choose_sprite[0] ; choose_sprite[1]  ; sprite       ; sprite      ; 1.000        ; -0.025     ; 0.469      ;
; 0.529 ; choose_sprite[0] ; SPRITE_OFFSET[10] ; sprite       ; sprite      ; 1.000        ; -0.025     ; 0.453      ;
; 0.534 ; choose_sprite[1] ; SPRITE_OFFSET[11] ; sprite       ; sprite      ; 1.000        ; -0.025     ; 0.448      ;
; 0.540 ; choose_sprite[2] ; SPRITE_OFFSET[12] ; sprite       ; sprite      ; 1.000        ; -0.025     ; 0.442      ;
; 0.626 ; choose_sprite[0] ; choose_sprite[0]  ; sprite       ; sprite      ; 1.000        ; -0.022     ; 0.359      ;
; 0.626 ; choose_sprite[2] ; choose_sprite[2]  ; sprite       ; sprite      ; 1.000        ; -0.022     ; 0.359      ;
; 0.626 ; choose_sprite[1] ; choose_sprite[1]  ; sprite       ; sprite      ; 1.000        ; -0.022     ; 0.359      ;
+-------+------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                 ;
+-------+---------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.149 ; address[3]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.473      ;
; 0.149 ; address[6]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.476      ;
; 0.152 ; address[4]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.476      ;
; 0.153 ; address[10]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.481      ;
; 0.153 ; address[5]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.480      ;
; 0.155 ; address[6]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.483      ;
; 0.156 ; address[8]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.481      ;
; 0.157 ; address[2]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.482      ;
; 0.163 ; address[1]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.488      ;
; 0.164 ; address[1]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.488      ;
; 0.165 ; address[3]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.490      ;
; 0.166 ; address[11]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.494      ;
; 0.167 ; address[7]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.495      ;
; 0.167 ; address[10]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.494      ;
; 0.169 ; address[8]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.219      ; 0.492      ;
; 0.170 ; address[2]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.494      ;
; 0.170 ; address[10]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.495      ;
; 0.171 ; address[6]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.496      ;
; 0.173 ; address[3]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.495      ;
; 0.173 ; address[5]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.219      ; 0.496      ;
; 0.177 ; address[0]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.499      ;
; 0.177 ; address[5]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.222      ; 0.503      ;
; 0.178 ; address[11]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.503      ;
; 0.178 ; address[8]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.499      ;
; 0.179 ; address[7]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.506      ;
; 0.183 ; address[10]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.219      ; 0.506      ;
; 0.184 ; address[0]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.219      ; 0.507      ;
; 0.186 ; SVGA_sync:SVGA|vsync      ; SVGA_sync:SVGA|vsync                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SVGA_sync:SVGA|hsync      ; SVGA_sync:SVGA|hsync                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; address[8]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.222      ; 0.512      ;
; 0.186 ; SVGA_sync:SVGA|pixel_y[8] ; SVGA_sync:SVGA|pixel_y[8]                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SVGA_sync:SVGA|pixel_y[9] ; SVGA_sync:SVGA|pixel_y[9]                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SVGA_sync:SVGA|pixel_y[0] ; SVGA_sync:SVGA|pixel_y[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SVGA_sync:SVGA|pixel_y[1] ; SVGA_sync:SVGA|pixel_y[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SVGA_sync:SVGA|pixel_y[2] ; SVGA_sync:SVGA|pixel_y[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SVGA_sync:SVGA|pixel_y[3] ; SVGA_sync:SVGA|pixel_y[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SVGA_sync:SVGA|pixel_y[4] ; SVGA_sync:SVGA|pixel_y[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SVGA_sync:SVGA|pixel_y[5] ; SVGA_sync:SVGA|pixel_y[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SVGA_sync:SVGA|pixel_y[6] ; SVGA_sync:SVGA|pixel_y[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SVGA_sync:SVGA|pixel_y[7] ; SVGA_sync:SVGA|pixel_y[7]                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; address[3]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.219      ; 0.510      ;
; 0.187 ; address[10]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.222      ; 0.513      ;
; 0.188 ; address[0]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.214      ; 0.506      ;
; 0.188 ; address[1]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.216      ; 0.508      ;
; 0.190 ; address[11]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.511      ;
; 0.192 ; address[11]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.219      ; 0.515      ;
; 0.193 ; address[5]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.514      ;
; 0.193 ; address[6]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.514      ;
; 0.193 ; address[3]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.216      ; 0.513      ;
; 0.197 ; address[6]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.219      ; 0.520      ;
; 0.198 ; sprite_x[2]               ; address[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; sprite_x[0]               ; address[0]                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.199 ; address[11]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.222      ; 0.525      ;
; 0.199 ; sprite_x[3]               ; address[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.320      ;
; 0.201 ; address[6]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.222      ; 0.527      ;
; 0.202 ; address[3]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.214      ; 0.520      ;
; 0.204 ; address[10]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.525      ;
; 0.206 ; address[1]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.214      ; 0.524      ;
; 0.256 ; sprite_x[1]               ; address[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.377      ;
; 0.262 ; address[5]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.590      ;
; 0.269 ; address[5]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.594      ;
; 0.275 ; address[12]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.603      ;
; 0.287 ; address[12]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.221      ; 0.612      ;
; 0.288 ; address[11]               ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.615      ;
; 0.290 ; address[1]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a5~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.612      ;
; 0.298 ; sprite_x[1]               ; sprite_x[1]                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; sprite_x[3]               ; sprite_x[3]                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; sprite_y[9]               ; sprite_y[9]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; sprite_x[2]               ; sprite_x[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.301 ; sprite_y[8]               ; sprite_y[8]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.302 ; SVGA_sync:SVGA|pixel_x[1] ; SVGA_sync:SVGA|pixel_x[1]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.422      ;
; 0.303 ; address[7]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.222      ; 0.629      ;
; 0.304 ; SVGA_sync:SVGA|pixel_x[2] ; SVGA_sync:SVGA|pixel_x[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.306 ; SVGA_sync:SVGA|pixel_x[9] ; SVGA_sync:SVGA|pixel_x[9]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; SVGA_sync:SVGA|pixel_x[7] ; SVGA_sync:SVGA|pixel_x[7]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; SVGA_sync:SVGA|pixel_x[6] ; SVGA_sync:SVGA|pixel_x[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; sprite_x[0]               ; sprite_x[0]                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; sprite_x[4]               ; sprite_x[4]                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; SVGA_sync:SVGA|pixel_x[8] ; SVGA_sync:SVGA|pixel_x[8]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; address[9]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a3~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.636      ;
; 0.308 ; address[7]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a2~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.629      ;
; 0.308 ; sprite_x[7]               ; sprite_x[7]                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; sprite_x[5]               ; sprite_x[5]                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; sprite_x[8]               ; sprite_x[8]                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; SVGA_sync:SVGA|pixel_x[3] ; SVGA_sync:SVGA|pixel_x[3]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; sprite_y[1]               ; sprite_y[1]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; sprite_y[2]               ; sprite_y[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; sprite_y[7]               ; sprite_y[7]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; sprite_x[6]               ; sprite_x[6]                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; sprite_y[4]               ; sprite_y[4]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; sprite_y[3]               ; sprite_y[3]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; sprite_y[5]               ; sprite_y[5]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; sprite_y[6]               ; sprite_y[6]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.313 ; SVGA_sync:SVGA|pixel_x[0] ; SVGA_sync:SVGA|pixel_x[0]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.433      ;
; 0.319 ; sprite_x[9]               ; sprite_x[9]                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.440      ;
; 0.319 ; SVGA_sync:SVGA|pixel_x[5] ; SVGA_sync:SVGA|pixel_x[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.439      ;
; 0.323 ; sprite_y[0]               ; sprite_y[0]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.443      ;
; 0.328 ; address[4]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a1~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.219      ; 0.651      ;
; 0.328 ; address[0]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.216      ; 0.648      ;
; 0.330 ; address[4]                ; sram:vram|altsyncram:memory_array_rtl_0|altsyncram_a971:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.216      ; 0.650      ;
+-------+---------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sprite'                                                                                ;
+-------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.201 ; choose_sprite[1] ; choose_sprite[1]  ; sprite       ; sprite      ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; choose_sprite[2] ; choose_sprite[2]  ; sprite       ; sprite      ; 0.000        ; 0.022      ; 0.307      ;
; 0.208 ; choose_sprite[0] ; choose_sprite[0]  ; sprite       ; sprite      ; 0.000        ; 0.022      ; 0.314      ;
; 0.281 ; choose_sprite[2] ; SPRITE_OFFSET[12] ; sprite       ; sprite      ; 0.000        ; 0.025      ; 0.390      ;
; 0.285 ; choose_sprite[1] ; SPRITE_OFFSET[11] ; sprite       ; sprite      ; 0.000        ; 0.025      ; 0.394      ;
; 0.289 ; choose_sprite[0] ; choose_sprite[2]  ; sprite       ; sprite      ; 0.000        ; 0.025      ; 0.398      ;
; 0.289 ; choose_sprite[0] ; choose_sprite[1]  ; sprite       ; sprite      ; 0.000        ; 0.025      ; 0.398      ;
; 0.292 ; choose_sprite[0] ; SPRITE_OFFSET[10] ; sprite       ; sprite      ; 0.000        ; 0.025      ; 0.401      ;
; 0.308 ; choose_sprite[1] ; choose_sprite[2]  ; sprite       ; sprite      ; 0.000        ; 0.025      ; 0.417      ;
+-------+------------------+-------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.194   ; 0.149 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -4.194   ; 0.149 ; N/A      ; N/A     ; -3.000              ;
;  sprite          ; 0.032    ; 0.201 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -174.078 ; 0.0   ; 0.0      ; 0.0     ; -99.044             ;
;  clk             ; -174.078 ; 0.000 ; N/A      ; N/A     ; -90.044             ;
;  sprite          ; 0.000    ; 0.000 ; N/A      ; N/A     ; -9.858              ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; VGA_R[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sprite                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2432     ; 0        ; 0        ; 0        ;
; sprite     ; clk      ; 10       ; 0        ; 0        ; 0        ;
; sprite     ; sprite   ; 9        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2432     ; 0        ; 0        ; 0        ;
; sprite     ; clk      ; 10       ; 0        ; 0        ; 0        ;
; sprite     ; sprite   ; 9        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+--------------------------------------+
; Clock Status Summary                 ;
+--------+--------+------+-------------+
; Target ; Clock  ; Type ; Status      ;
+--------+--------+------+-------------+
; clk    ; clk    ; Base ; Constrained ;
; sprite ; sprite ; Base ; Constrained ;
+--------+--------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; VGA_B[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; VGA_B[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; VGA_B[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; VGA_G[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; VGA_G[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; VGA_G[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; VGA_R[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; VGA_R[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; VGA_R[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hsync       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vsync       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; VGA_B[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; VGA_B[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; VGA_B[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; VGA_G[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; VGA_G[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; VGA_G[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; VGA_R[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; VGA_R[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; VGA_R[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hsync       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vsync       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Wed Jun  5 21:42:00 2019
Info: Command: quartus_sta consoleFPGA -c consoleFPGA
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'consoleFPGA.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name sprite sprite
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.194
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.194            -174.078 clk 
    Info (332119):     0.032               0.000 sprite 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.297               0.000 clk 
    Info (332119):     0.382               0.000 sprite 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -90.044 clk 
    Info (332119):    -3.000              -9.000 sprite 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.671
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.671            -149.485 clk 
    Info (332119):     0.140               0.000 sprite 
Info (332146): Worst-case hold slack is 0.296
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.296               0.000 clk 
    Info (332119):     0.333               0.000 sprite 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -90.044 clk 
    Info (332119):    -3.000              -9.000 sprite 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.760
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.760             -65.266 clk 
    Info (332119):     0.466               0.000 sprite 
Info (332146): Worst-case hold slack is 0.149
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.149               0.000 clk 
    Info (332119):     0.201               0.000 sprite 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -87.968 clk 
    Info (332119):    -3.000              -9.858 sprite 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 832 megabytes
    Info: Processing ended: Wed Jun  5 21:42:03 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


