Fitter report for stopwatch
Mon Nov 28 11:10:08 2022
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Interconnect Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; Fitter Summary                                                        ;
+-----------------------+-----------------------------------------------+
; Fitter Status         ; Successful - Mon Nov 28 11:10:08 2022         ;
; Quartus II Version    ; 11.0 Build 208 07/03/2011 SP 1 SJ Web Edition ;
; Revision Name         ; stopwatch                                     ;
; Top-level Entity Name ; stopwatch                                     ;
; Family                ; Cyclone                                       ;
; Device                ; EP1C4F324C8                                   ;
; Timing Models         ; Final                                         ;
; Total logic elements  ; 365 / 4,000 ( 9 % )                           ;
; Total pins            ; 66 / 249 ( 27 % )                             ;
; Total virtual pins    ; 0                                             ;
; Total memory bits     ; 0 / 78,336 ( 0 % )                            ;
; Total PLLs            ; 0 / 2 ( 0 % )                                 ;
+-----------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP1C4F324C8                    ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 433 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 433 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 431     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/user/Downloads/stopwatch/stopwatch/stopwatch.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 365 / 4,000 ( 9 % )  ;
;     -- Combinational with no register       ; 226                  ;
;     -- Register only                        ; 4                    ;
;     -- Combinational with a register        ; 135                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 202                  ;
;     -- 3 input functions                    ; 80                   ;
;     -- 2 input functions                    ; 35                   ;
;     -- 1 input functions                    ; 43                   ;
;     -- 0 input functions                    ; 1                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 334                  ;
;     -- arithmetic mode                      ; 31                   ;
;     -- qfbk mode                            ; 20                   ;
;     -- register cascade mode                ; 0                    ;
;     -- synchronous clear/load mode          ; 56                   ;
;     -- asynchronous clear/load mode         ; 23                   ;
;                                             ;                      ;
; Total registers                             ; 139 / 4,735 ( 3 % )  ;
; Total LABs                                  ; 45 / 400 ( 11 % )    ;
; Logic elements in carry chains              ; 36                   ;
; User inserted logic elements                ; 0                    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 66 / 249 ( 27 % )    ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )       ;
; Global signals                              ; 8                    ;
; M4Ks                                        ; 0 / 17 ( 0 % )       ;
; Total memory bits                           ; 0 / 78,336 ( 0 % )   ;
; Total RAM block bits                        ; 0 / 78,336 ( 0 % )   ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 8 / 8 ( 100 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 3% / 4% / 3%         ;
; Peak interconnect usage (total/H/V)         ; 11% / 12% / 9%       ;
; Maximum fan-out node                        ; sw_inf:sw_inf_t|mode ;
; Maximum fan-out                             ; 96                   ;
; Highest non-global fan-out signal           ; sw_inf:sw_inf_t|mode ;
; Highest non-global fan-out                  ; 96                   ;
; Total fan-out                               ; 1460                 ;
; Average fan-out                             ; 3.37                 ;
+---------------------------------------------+----------------------+


+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 365                ; 0                              ;
;     -- Combinational with no register       ; 226                ; 0                              ;
;     -- Register only                        ; 4                  ; 0                              ;
;     -- Combinational with a register        ; 135                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 0                  ; 0                              ;
;     -- 3 input functions                    ; 0                  ; 0                              ;
;     -- 2 input functions                    ; 0                  ; 0                              ;
;     -- 1 input functions                    ; 0                  ; 0                              ;
;     -- 0 input functions                    ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 0                  ; 0                              ;
;     -- arithmetic mode                      ; 0                  ; 0                              ;
;     -- qfbk mode                            ; 0                  ; 0                              ;
;     -- register cascade mode                ; 0                  ; 0                              ;
;     -- synchronous clear/load mode          ; 0                  ; 0                              ;
;     -- asynchronous clear/load mode         ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 139 / 2000 ( 6 % ) ; 0 / 2000 ( 0 % )               ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 66                 ; 0                              ;
; DSP block 9-bit elements                    ; 0                  ; 0                              ;
; Total memory bits                           ; 0                  ; 0                              ;
; Total RAM block bits                        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 0                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 0                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 1504               ; 0                              ;
;     -- Registered Connections               ; 940                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 15                 ; 0                              ;
;     -- Output Ports                         ; 51                 ; 0                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; DSW[0] ; D18   ; 3        ; 29           ; 16           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DSW[1] ; H15   ; 3        ; 29           ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DSW[2] ; D17   ; 3        ; 29           ; 17           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DSW[3] ; H18   ; 3        ; 29           ; 13           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DSW[4] ; D16   ; 3        ; 29           ; 17           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DSW[5] ; H17   ; 3        ; 29           ; 13           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DSW[6] ; C17   ; 3        ; 29           ; 17           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; DSW[7] ; H16   ; 3        ; 29           ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; MCLK   ; J3    ; 1        ; 0            ; 9            ; 1           ; 72                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; RST_S  ; G18   ; 3        ; 29           ; 14           ; 5           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; RS_S   ; G15   ; 3        ; 29           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]  ; F18   ; 3        ; 29           ; 15           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]  ; F17   ; 3        ; 29           ; 15           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]  ; F16   ; 3        ; 29           ; 16           ; 5           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]  ; E16   ; 3        ; 29           ; 16           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; LED_MODE   ; U15   ; 4        ; 28           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; LED_OUT[0] ; V13   ; 4        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; LED_OUT[1] ; U13   ; 4        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; LED_OUT[2] ; T13   ; 4        ; 24           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; LED_OUT[3] ; V12   ; 4        ; 22           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; LED_OUT[4] ; R11   ; 4        ; 20           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; LED_OUT[5] ; V10   ; 4        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; LED_OUT[6] ; U10   ; 4        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; LED_OUT[7] ; R10   ; 4        ; 18           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM1[0]     ; E13   ; 2        ; 26           ; 18           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM1[1]     ; D13   ; 2        ; 22           ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM1[2]     ; D14   ; 2        ; 28           ; 18           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM1[3]     ; A15   ; 2        ; 28           ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM1[4]     ; B16   ; 2        ; 28           ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM1[5]     ; C15   ; 2        ; 28           ; 18           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM1[6]     ; B15   ; 2        ; 28           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM2[0]     ; B12   ; 2        ; 22           ; 18           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM2[1]     ; A12   ; 2        ; 22           ; 18           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM2[2]     ; C12   ; 2        ; 22           ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM2[3]     ; D12   ; 2        ; 22           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM2[4]     ; B13   ; 2        ; 24           ; 18           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM2[5]     ; A13   ; 2        ; 24           ; 18           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM2[6]     ; F11   ; 2        ; 26           ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM3[0]     ; D10   ; 2        ; 14           ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM3[1]     ; C10   ; 2        ; 18           ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM3[2]     ; F10   ; 2        ; 24           ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM3[3]     ; A11   ; 2        ; 20           ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM3[4]     ; D11   ; 2        ; 20           ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM3[5]     ; C11   ; 2        ; 20           ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM3[6]     ; B11   ; 2        ; 20           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM4[0]     ; A9    ; 2        ; 10           ; 18           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM4[1]     ; E8    ; 2        ; 8            ; 18           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM4[2]     ; B9    ; 2        ; 10           ; 18           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM4[3]     ; C9    ; 2        ; 10           ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM4[4]     ; A10   ; 2        ; 14           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM4[5]     ; F9    ; 2        ; 12           ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM4[6]     ; D9    ; 2        ; 10           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM5[0]     ; C7    ; 2        ; 6            ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM5[1]     ; B7    ; 2        ; 6            ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM5[2]     ; D7    ; 2        ; 6            ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM5[3]     ; E7    ; 2        ; 8            ; 18           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM5[4]     ; C8    ; 2        ; 8            ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM5[5]     ; B8    ; 2        ; 8            ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM5[6]     ; A8    ; 2        ; 8            ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM6[0]     ; B4    ; 2        ; 2            ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM6[1]     ; A4    ; 2        ; 2            ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM6[2]     ; C5    ; 2        ; 2            ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM6[3]     ; D5    ; 2        ; 2            ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM6[4]     ; D6    ; 2        ; 6            ; 18           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM6[5]     ; C6    ; 2        ; 4            ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; MM6[6]     ; B6    ; 2        ; 4            ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 3 / 63 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 42 / 61 ( 69 % ) ; 3.3V          ; --           ;
; 3        ; 14 / 64 ( 22 % ) ; 3.3V          ; --           ;
; 4        ; 9 / 61 ( 15 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 310        ; 2        ; MM6[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 304        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 296        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 292        ; 2        ; MM5[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 288        ; 2        ; MM4[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 278        ; 2        ; MM4[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 271        ; 2        ; MM3[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 267        ; 2        ; MM2[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 261        ; 2        ; MM2[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A15      ; 247        ; 2        ; MM1[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 312        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 311        ; 2        ; MM6[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 305        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 302        ; 2        ; MM6[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 297        ; 2        ; MM5[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 293        ; 2        ; MM5[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 289        ; 2        ; MM4[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 277        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 270        ; 2        ; MM3[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 266        ; 2        ; MM2[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 260        ; 2        ; MM2[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 252        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 246        ; 2        ; MM1[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 245        ; 2        ; MM1[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 0          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 313        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 308        ; 2        ; MM6[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 303        ; 2        ; MM6[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 299        ; 2        ; MM5[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 291        ; 2        ; MM5[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 287        ; 2        ; MM4[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 275        ; 2        ; MM3[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 268        ; 2        ; MM3[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 265        ; 2        ; MM2[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 263        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 253        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 248        ; 2        ; MM1[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 244        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 242        ; 3        ; DSW[6]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 5          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 3          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 4          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 309        ; 2        ; MM6[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 301        ; 2        ; MM6[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 298        ; 2        ; MM5[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 290        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 286        ; 2        ; MM4[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 276        ; 2        ; MM3[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 269        ; 2        ; MM3[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 264        ; 2        ; MM2[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 262        ; 2        ; MM1[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 249        ; 2        ; MM1[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 241        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D16      ; 240        ; 3        ; DSW[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D17      ; 243        ; 3        ; DSW[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D18      ; 238        ; 3        ; DSW[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E2       ; 7          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 9          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 10         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ; 300        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 295        ; 2        ; MM5[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 294        ; 2        ; MM4[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 281        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 272        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E13      ; 254        ; 2        ; MM1[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E14      ; 239        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E15      ; 237        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E16      ; 236        ; 3        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E17      ; 235        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E18      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F1       ; 8          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 11         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 12         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 13         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ; 14         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ; 17         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 18         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ; 306        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 283        ; 2        ; MM4[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 257        ; 2        ; MM3[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 251        ; 2        ; MM2[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 228        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F13      ; 232        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F14      ; 231        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F15      ; 234        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F16      ; 233        ; 3        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F17      ; 229        ; 3        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F18      ; 230        ; 3        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 15         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 20         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 19         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 21         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 22         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G8       ; 307        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ; 282        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 256        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 250        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 227        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G13      ; 223        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G14      ; 224        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G15      ; 225        ; 3        ; RS_S                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 226        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G17      ; 222        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 221        ; 3        ; RST_S                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 23         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 24         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 25         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 26         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 27         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 37         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 39         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H13      ; 215        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H14      ; 216        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H15      ; 217        ; 3        ; DSW[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H16      ; 218        ; 3        ; DSW[7]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H17      ; 219        ; 3        ; DSW[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 220        ; 3        ; DSW[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 38         ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; J2       ; 40         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 43         ; 1        ; MCLK                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 46         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J5       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GNDG_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ; 42         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J13      ; 214        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J14      ; 204        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J15      ; 199        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J16      ; 196        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J17      ; 203        ; 3        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ;            ;          ; GNDG_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K1       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 41         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ; 44         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 49         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 50         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 48         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K7       ; 45         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ; 202        ; 3        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ; 201        ; 3        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ; 194        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 195        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K17      ; 197        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ; 200        ; 3        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L1       ; 47         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 59         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 60         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 62         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ; 61         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L6       ; 57         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 58         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ; 198        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ; 184        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 193        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L15      ; 185        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 186        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L17      ; 182        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L18      ; 181        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 63         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 67         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 66         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 69         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 68         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 72         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M8       ; 93         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M9       ; 115        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M10      ; 142        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M11      ; 150        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M13      ; 183        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M14      ; 177        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M15      ; 176        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M16      ; 180        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M17      ; 175        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M18      ; 174        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 70         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 71         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 76         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 77         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ; 74         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N6       ; 75         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ; 73         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N8       ; 94         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 116        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N10      ; 141        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N11      ; 149        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N12      ; 171        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N13      ; 170        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N14      ; 167        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 173        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 172        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N17      ; 169        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N18      ; 168        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P2       ; 79         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 80         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 82         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ; 78         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 99         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P7       ; 100        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P8       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P9       ; 119        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ; 128        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P11      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P12      ; 146        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P13      ; 147        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P14      ; 166        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P15      ; 165        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ; 163        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P17      ; 164        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R1       ; 81         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 83         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 84         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 95         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 96         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R6       ; 102        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R7       ; 106        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R8       ; 110        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R9       ; 113        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 125        ; 4        ; LED_OUT[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 129        ; 4        ; LED_OUT[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 136        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 140        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 152        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 161        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R16      ; 162        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R17      ; 159        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 160        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 85         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 86         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 89         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ; 91         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T6       ; 101        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ; 105        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 109        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 114        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 124        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 130        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 135        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ; 139        ; 4        ; LED_OUT[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 151        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 156        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 157        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T17      ; 158        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U1       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ; 87         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U4       ; 90         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U5       ; 92         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U6       ; 98         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U7       ; 103        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U8       ; 107        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 111        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 122        ; 4        ; LED_OUT[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 131        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U12      ; 134        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ; 138        ; 4        ; LED_OUT[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 148        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 154        ; 4        ; LED_MODE                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ; 155        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 88         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V5       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V6       ; 97         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V7       ; 104        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V8       ; 108        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 112        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 123        ; 4        ; LED_OUT[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 132        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 133        ; 4        ; LED_OUT[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ; 137        ; 4        ; LED_OUT[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V15      ; 153        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                 ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name          ; Library Name ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------+--------------+
; |stopwatch                 ; 365 (1)     ; 139          ; 0           ; 0    ; 66   ; 0            ; 226 (1)      ; 4 (0)             ; 135 (0)          ; 36 (0)          ; 20 (0)     ; |stopwatch                   ;              ;
;    |clkdiv:testclkdiv|     ; 29 (29)     ; 21           ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 21 (21)          ; 20 (20)         ; 0 (0)      ; |stopwatch|clkdiv:testclkdiv ;              ;
;    |count10:cnt10_1|       ; 4 (4)       ; 4            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |stopwatch|count10:cnt10_1   ;              ;
;    |count10:cnt10_2|       ; 4 (4)       ; 4            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |stopwatch|count10:cnt10_2   ;              ;
;    |count10:cnt10_3|       ; 4 (4)       ; 4            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |stopwatch|count10:cnt10_3   ;              ;
;    |count10:cnt10_4|       ; 4 (4)       ; 4            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |stopwatch|count10:cnt10_4   ;              ;
;    |count10:cnt10_5|       ; 4 (4)       ; 4            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |stopwatch|count10:cnt10_5   ;              ;
;    |count6:cnt6_1|         ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |stopwatch|count6:cnt6_1     ;              ;
;    |d_count:dcnt|          ; 100 (100)   ; 47           ; 0           ; 0    ; 0    ; 0            ; 53 (53)      ; 4 (4)             ; 43 (43)          ; 16 (16)         ; 18 (18)    ; |stopwatch|d_count:dcnt      ;              ;
;    |lap:s_lap|             ; 42 (42)     ; 42           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 42 (42)          ; 0 (0)           ; 0 (0)      ; |stopwatch|lap:s_lap         ;              ;
;    |led_d:led_driver|      ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |stopwatch|led_d:led_driver  ;              ;
;    |mux:d_mux|             ; 84 (84)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 84 (84)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |stopwatch|mux:d_mux         ;              ;
;    |seg7:dseg_1|           ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |stopwatch|seg7:dseg_1       ;              ;
;    |seg7:dseg_2|           ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |stopwatch|seg7:dseg_2       ;              ;
;    |seg7:dseg_3|           ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |stopwatch|seg7:dseg_3       ;              ;
;    |seg7:dseg_4|           ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |stopwatch|seg7:dseg_4       ;              ;
;    |seg7:dseg_5|           ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |stopwatch|seg7:dseg_5       ;              ;
;    |seg7:dseg_6|           ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |stopwatch|seg7:dseg_6       ;              ;
;    |seg7:seg_1|            ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |stopwatch|seg7:seg_1        ;              ;
;    |seg7:seg_2|            ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |stopwatch|seg7:seg_2        ;              ;
;    |seg7:seg_3|            ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |stopwatch|seg7:seg_3        ;              ;
;    |seg7:seg_4|            ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |stopwatch|seg7:seg_4        ;              ;
;    |seg7:seg_5|            ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |stopwatch|seg7:seg_5        ;              ;
;    |seg7:seg_6|            ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |stopwatch|seg7:seg_6        ;              ;
;    |sw_inf:sw_inf_t|       ; 7 (7)       ; 6            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0 (0)           ; 2 (2)      ; |stopwatch|sw_inf:sw_inf_t   ;              ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                 ;
+------------+----------+---------------+---------------+-----------------------+-----+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------+----------+---------------+---------------+-----------------------+-----+
; MM1[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM1[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM1[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM1[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM1[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM1[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM1[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM2[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM2[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM2[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM2[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM2[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM2[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM2[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM3[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM3[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM3[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM3[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM3[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM3[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM3[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM4[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM4[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM4[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM4[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM4[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM4[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM4[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM5[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM5[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM5[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM5[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM5[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM5[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM5[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM6[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM6[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM6[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM6[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM6[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM6[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; MM6[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; LED_OUT[0] ; Output   ; --            ; --            ; --                    ; --  ;
; LED_OUT[1] ; Output   ; --            ; --            ; --                    ; --  ;
; LED_OUT[2] ; Output   ; --            ; --            ; --                    ; --  ;
; LED_OUT[3] ; Output   ; --            ; --            ; --                    ; --  ;
; LED_OUT[4] ; Output   ; --            ; --            ; --                    ; --  ;
; LED_OUT[5] ; Output   ; --            ; --            ; --                    ; --  ;
; LED_OUT[6] ; Output   ; --            ; --            ; --                    ; --  ;
; LED_OUT[7] ; Output   ; --            ; --            ; --                    ; --  ;
; LED_MODE   ; Output   ; --            ; --            ; --                    ; --  ;
; MCLK       ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; SW[3]      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; SW[1]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; SW[0]      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; SW[2]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; RST_S      ; Input    ; ON            ; ON            ; --                    ; --  ;
; DSW[0]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; DSW[3]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; DSW[2]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; DSW[1]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; DSW[7]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; DSW[6]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; DSW[5]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; DSW[4]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; RS_S       ; Input    ; ON            ; ON            ; --                    ; --  ;
+------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                             ;
+------------------------------+-------------------+---------+
; Source Pin / Fanout          ; Pad To Core Index ; Setting ;
+------------------------------+-------------------+---------+
; MCLK                         ;                   ;         ;
; SW[3]                        ;                   ;         ;
;      - sw_inf:sw_inf_t|mode  ; 0                 ; OFF     ;
; SW[1]                        ;                   ;         ;
;      - sw_inf:sw_inf_t|rst   ; 1                 ; ON      ;
; SW[0]                        ;                   ;         ;
;      - sw_inf:sw_inf_t|run   ; 0                 ; OFF     ;
; SW[2]                        ;                   ;         ;
;      - sw_inf:sw_inf_t|sw2_z ; 1                 ; ON      ;
; RST_S                        ;                   ;         ;
;      - d_count:dcnt|rst_z    ; 0                 ; ON      ;
; DSW[0]                       ;                   ;         ;
;      - d_count:dcnt|sw0_z    ; 1                 ; ON      ;
; DSW[3]                       ;                   ;         ;
;      - d_count:dcnt|sw3_z    ; 1                 ; ON      ;
; DSW[2]                       ;                   ;         ;
;      - d_count:dcnt|sw2_z    ; 1                 ; ON      ;
; DSW[1]                       ;                   ;         ;
;      - d_count:dcnt|sw1_z    ; 1                 ; ON      ;
; DSW[7]                       ;                   ;         ;
;      - d_count:dcnt|sw7_z    ; 0                 ; ON      ;
; DSW[6]                       ;                   ;         ;
;      - d_count:dcnt|sw6_z    ; 0                 ; ON      ;
; DSW[5]                       ;                   ;         ;
;      - d_count:dcnt|sw5_z    ; 0                 ; ON      ;
; DSW[4]                       ;                   ;         ;
;      - d_count:dcnt|sw4_z    ; 0                 ; ON      ;
; RS_S                         ;                   ;         ;
;      - d_count:dcnt|rss_z    ; 1                 ; ON      ;
+------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                           ;
+-------------------------------+---------------+---------+--------------+--------+----------------------+------------------+
; Name                          ; Location      ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+-------------------------------+---------------+---------+--------------+--------+----------------------+------------------+
; MCLK                          ; PIN_J3        ; 72      ; Clock        ; yes    ; Global Clock         ; GCLK2            ;
; SW[0]                         ; PIN_F18       ; 1       ; Clock        ; no     ; --                   ; --               ;
; SW[3]                         ; PIN_E16       ; 1       ; Clock        ; no     ; --                   ; --               ;
; clkdiv:testclkdiv|LessThan0~7 ; LC_X13_Y8_N2  ; 21      ; Sync. clear  ; no     ; --                   ; --               ;
; clkdiv:testclkdiv|clkout      ; LC_X18_Y8_N5  ; 6       ; Clock        ; yes    ; Global Clock         ; GCLK1            ;
; count10:cnt10_1|q[3]          ; LC_X19_Y10_N8 ; 15      ; Clock        ; yes    ; Global Clock         ; GCLK0            ;
; count10:cnt10_2|q[3]          ; LC_X24_Y12_N6 ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK6            ;
; count10:cnt10_3|q[3]          ; LC_X20_Y11_N4 ; 14      ; Clock        ; yes    ; Global Clock         ; GCLK5            ;
; count10:cnt10_4|q[3]          ; LC_X22_Y13_N0 ; 15      ; Clock        ; yes    ; Global Clock         ; GCLK7            ;
; count6:cnt6_1|q[2]            ; LC_X21_Y12_N6 ; 14      ; Clock        ; yes    ; Global Clock         ; GCLK4            ;
; d_count:dcnt|m_l[0]~16        ; LC_X20_Y13_N3 ; 4       ; Clock enable ; no     ; --                   ; --               ;
; d_count:dcnt|m_l[2]~14        ; LC_X21_Y14_N1 ; 4       ; Sync. load   ; no     ; --                   ; --               ;
; d_count:dcnt|m_r[0]~13        ; LC_X19_Y13_N4 ; 4       ; Clock enable ; no     ; --                   ; --               ;
; d_count:dcnt|m_r[1]~10        ; LC_X24_Y13_N8 ; 4       ; Sync. load   ; no     ; --                   ; --               ;
; d_count:dcnt|ms_l[0]~0        ; LC_X19_Y13_N2 ; 4       ; Sync. load   ; no     ; --                   ; --               ;
; d_count:dcnt|ms_r[0]~7        ; LC_X19_Y13_N6 ; 3       ; Sync. load   ; no     ; --                   ; --               ;
; d_count:dcnt|s_l[0]~16        ; LC_X19_Y13_N0 ; 4       ; Clock enable ; no     ; --                   ; --               ;
; d_count:dcnt|s_l[3]~14        ; LC_X18_Y13_N2 ; 4       ; Sync. load   ; no     ; --                   ; --               ;
; d_count:dcnt|s_r[0]~15        ; LC_X19_Y15_N7 ; 4       ; Clock enable ; no     ; --                   ; --               ;
; d_count:dcnt|s_r[3]~13        ; LC_X18_Y12_N4 ; 4       ; Sync. load   ; no     ; --                   ; --               ;
; sw_inf:sw_inf_t|mode          ; LC_X20_Y12_N5 ; 94      ; Clock enable ; no     ; --                   ; --               ;
; sw_inf:sw_inf_t|rst           ; LC_X21_Y12_N8 ; 25      ; Async. clear ; no     ; --                   ; --               ;
; sw_inf:sw_inf_t|run           ; LC_X20_Y12_N4 ; 27      ; Clock enable ; no     ; --                   ; --               ;
; sw_inf:sw_inf_t|sel           ; LC_X8_Y12_N8  ; 92      ; Clock        ; yes    ; Global Clock         ; GCLK3            ;
+-------------------------------+---------------+---------+--------------+--------+----------------------+------------------+


+----------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                  ;
+--------------------------+---------------+---------+----------------------+------------------+
; Name                     ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+--------------------------+---------------+---------+----------------------+------------------+
; MCLK                     ; PIN_J3        ; 72      ; Global Clock         ; GCLK2            ;
; clkdiv:testclkdiv|clkout ; LC_X18_Y8_N5  ; 6       ; Global Clock         ; GCLK1            ;
; count10:cnt10_1|q[3]     ; LC_X19_Y10_N8 ; 15      ; Global Clock         ; GCLK0            ;
; count10:cnt10_2|q[3]     ; LC_X24_Y12_N6 ; 16      ; Global Clock         ; GCLK6            ;
; count10:cnt10_3|q[3]     ; LC_X20_Y11_N4 ; 14      ; Global Clock         ; GCLK5            ;
; count10:cnt10_4|q[3]     ; LC_X22_Y13_N0 ; 15      ; Global Clock         ; GCLK7            ;
; count6:cnt6_1|q[2]       ; LC_X21_Y12_N6 ; 14      ; Global Clock         ; GCLK4            ;
; sw_inf:sw_inf_t|sel      ; LC_X8_Y12_N8  ; 92      ; Global Clock         ; GCLK3            ;
+--------------------------+---------------+---------+----------------------+------------------+


+-------------------------------------------------+
; Non-Global High Fan-Out Signals                 ;
+---------------------------------------+---------+
; Name                                  ; Fan-Out ;
+---------------------------------------+---------+
; sw_inf:sw_inf_t|mode                  ; 96      ;
; d_count:dcnt|rs                       ; 31      ;
; sw_inf:sw_inf_t|run                   ; 27      ;
; sw_inf:sw_inf_t|rst                   ; 25      ;
; clkdiv:testclkdiv|LessThan0~7         ; 21      ;
; d_count:dcnt|ms_l[2]                  ; 12      ;
; count10:cnt10_2|q[1]                  ; 12      ;
; count10:cnt10_2|q[0]                  ; 12      ;
; d_count:dcnt|ms_r[0]                  ; 12      ;
; d_count:dcnt|m_l[3]                   ; 12      ;
; d_count:dcnt|m_r[3]                   ; 12      ;
; d_count:dcnt|ms_l[3]                  ; 12      ;
; d_count:dcnt|m_l[0]                   ; 11      ;
; count10:cnt10_5|q[3]                  ; 11      ;
; count10:cnt10_5|q[1]                  ; 11      ;
; count10:cnt10_5|q[0]                  ; 11      ;
; count10:cnt10_4|q[1]                  ; 11      ;
; count10:cnt10_4|q[0]                  ; 11      ;
; d_count:dcnt|s_l[0]                   ; 11      ;
; d_count:dcnt|s_r[0]                   ; 11      ;
; count10:cnt10_3|q[1]                  ; 11      ;
; count10:cnt10_3|q[0]                  ; 11      ;
; d_count:dcnt|ms_l[0]                  ; 11      ;
; count10:cnt10_2|q[2]                  ; 11      ;
; d_count:dcnt|ms_r[1]                  ; 11      ;
; count10:cnt10_1|q[1]                  ; 11      ;
; count10:cnt10_1|q[0]                  ; 11      ;
; count10:cnt10_5|q[2]                  ; 10      ;
; d_count:dcnt|m_r[0]                   ; 10      ;
; count10:cnt10_4|q[2]                  ; 10      ;
; count6:cnt6_1|q[0]                    ; 10      ;
; count6:cnt6_1|q[1]                    ; 10      ;
; count10:cnt10_3|q[2]                  ; 10      ;
; d_count:dcnt|ms_l[1]                  ; 10      ;
; d_count:dcnt|ms_r[2]                  ; 10      ;
; count10:cnt10_1|q[2]                  ; 10      ;
; d_count:dcnt|m_l[2]                   ; 10      ;
; d_count:dcnt|m_l[1]                   ; 10      ;
; d_count:dcnt|s_l[3]                   ; 10      ;
; d_count:dcnt|s_l[2]                   ; 10      ;
; d_count:dcnt|s_l[1]                   ; 10      ;
; d_count:dcnt|s_r[3]                   ; 10      ;
; d_count:dcnt|s_r[2]                   ; 10      ;
; d_count:dcnt|s_r[1]                   ; 10      ;
; d_count:dcnt|ms_r[3]                  ; 10      ;
; d_count:dcnt|m_r[2]                   ; 9       ;
; d_count:dcnt|m_r[1]                   ; 9       ;
; led_d:led_driver|LessThan0~0          ; 8       ;
; ~GND                                  ; 7       ;
; d_count:dcnt|sw1_z                    ; 5       ;
; clkdiv:testclkdiv|rCnt[4]~33          ; 5       ;
; clkdiv:testclkdiv|rCnt[9]~23          ; 5       ;
; clkdiv:testclkdiv|rCnt[14]~3          ; 5       ;
; d_count:dcnt|m_l[0]~16                ; 4       ;
; d_count:dcnt|m_l[2]~14                ; 4       ;
; d_count:dcnt|sw1_zz                   ; 4       ;
; d_count:dcnt|m_l[2]~11                ; 4       ;
; d_count:dcnt|m_r[0]~13                ; 4       ;
; d_count:dcnt|m_r[1]~10                ; 4       ;
; d_count:dcnt|m_r[1]~7                 ; 4       ;
; d_count:dcnt|s_l[0]~16                ; 4       ;
; d_count:dcnt|s_l[3]~14                ; 4       ;
; d_count:dcnt|s_l[3]~11                ; 4       ;
; d_count:dcnt|s_r[0]~15                ; 4       ;
; d_count:dcnt|s_r[3]~13                ; 4       ;
; d_count:dcnt|sw6_z                    ; 4       ;
; d_count:dcnt|ms_l[0]~0                ; 4       ;
; d_count:dcnt|s_r[0]~10                ; 4       ;
; d_count:dcnt|s_l[0]~8                 ; 4       ;
; d_count:dcnt|always0~0                ; 4       ;
; d_count:dcnt|rst_z                    ; 4       ;
; d_count:dcnt|Equal3~7                 ; 4       ;
; d_count:dcnt|Add5~0                   ; 4       ;
; d_count:dcnt|Equal3~0                 ; 4       ;
; d_count:dcnt|sw3_z                    ; 3       ;
; d_count:dcnt|sw2_z                    ; 3       ;
; d_count:dcnt|m_r~6                    ; 3       ;
; d_count:dcnt|sw4_z                    ; 3       ;
; d_count:dcnt|s_r[3]~17                ; 3       ;
; d_count:dcnt|m_l[0]~8                 ; 3       ;
; d_count:dcnt|rst_zz                   ; 3       ;
; d_count:dcnt|ms_l[0]~2                ; 3       ;
; d_count:dcnt|ms_r[0]~7                ; 3       ;
; d_count:dcnt|ms_r[0]~6                ; 3       ;
; d_count:dcnt|ms_r[0]~4                ; 3       ;
; d_count:dcnt|sw6_zz                   ; 3       ;
; d_count:dcnt|ms_r[0]~2                ; 3       ;
; d_count:dcnt|m_l[2]~6                 ; 3       ;
; d_count:dcnt|Equal3~4                 ; 3       ;
; d_count:dcnt|Equal3~2                 ; 3       ;
; d_count:dcnt|Equal3~1                 ; 3       ;
; clkdiv:testclkdiv|rCnt[11]            ; 3       ;
; clkdiv:testclkdiv|rCnt[10]            ; 3       ;
; d_count:dcnt|s_r~23                   ; 2       ;
; d_count:dcnt|rss_z                    ; 2       ;
; d_count:dcnt|sw0_z                    ; 2       ;
; d_count:dcnt|m_l[2]~10                ; 2       ;
; d_count:dcnt|m_r[0]~11                ; 2       ;
; d_count:dcnt|m_l[2]~9                 ; 2       ;
; d_count:dcnt|sw3_zz                   ; 2       ;
; d_count:dcnt|s_l[0]~15                ; 2       ;
; d_count:dcnt|s_l~10                   ; 2       ;
; d_count:dcnt|sw5_z                    ; 2       ;
; d_count:dcnt|s_l~9                    ; 2       ;
; d_count:dcnt|clkout_z                 ; 2       ;
; d_count:dcnt|sw7_z                    ; 2       ;
; d_count:dcnt|always0~3                ; 2       ;
; d_count:dcnt|always0~2                ; 2       ;
; d_count:dcnt|sw4_zz                   ; 2       ;
; d_count:dcnt|sw5_zz                   ; 2       ;
; d_count:dcnt|sw7_zz                   ; 2       ;
; d_count:dcnt|sw2_zz                   ; 2       ;
; d_count:dcnt|Equal3~6                 ; 2       ;
; d_count:dcnt|Equal3~3                 ; 2       ;
; sw_inf:sw_inf_t|mode~0                ; 2       ;
; sw_inf:sw_inf_t|sw2_z                 ; 2       ;
; seg7:seg_6|WideOr0~0                  ; 2       ;
; seg7:seg_6|WideOr1~0                  ; 2       ;
; seg7:seg_6|WideOr2~0                  ; 2       ;
; seg7:seg_6|WideOr3~0                  ; 2       ;
; seg7:seg_6|WideOr4~0                  ; 2       ;
; seg7:seg_6|WideOr5~0                  ; 2       ;
; seg7:seg_5|WideOr0~0                  ; 2       ;
; seg7:seg_5|WideOr1~0                  ; 2       ;
; seg7:seg_5|WideOr2~0                  ; 2       ;
; seg7:seg_5|WideOr3~0                  ; 2       ;
; seg7:seg_5|WideOr4~0                  ; 2       ;
; seg7:seg_5|WideOr5~0                  ; 2       ;
; seg7:seg_4|WideOr0~0                  ; 2       ;
; seg7:seg_4|WideOr1~0                  ; 2       ;
; seg7:seg_4|WideOr2~0                  ; 2       ;
; seg7:seg_4|WideOr3~0                  ; 2       ;
; seg7:seg_4|WideOr4~0                  ; 2       ;
; seg7:seg_4|WideOr5~0                  ; 2       ;
; seg7:seg_3|WideOr0~0                  ; 2       ;
; seg7:seg_3|WideOr1~0                  ; 2       ;
; seg7:seg_3|WideOr2~0                  ; 2       ;
; seg7:seg_3|WideOr3~0                  ; 2       ;
; seg7:seg_3|WideOr4~0                  ; 2       ;
; seg7:seg_3|WideOr5~0                  ; 2       ;
; seg7:seg_2|WideOr0~0                  ; 2       ;
; seg7:seg_2|WideOr1~0                  ; 2       ;
; seg7:seg_2|WideOr2~0                  ; 2       ;
; seg7:seg_2|WideOr3~0                  ; 2       ;
; seg7:seg_2|WideOr4~0                  ; 2       ;
; seg7:seg_2|WideOr5~0                  ; 2       ;
; seg7:seg_1|WideOr0~0                  ; 2       ;
; seg7:seg_1|WideOr1~0                  ; 2       ;
; seg7:seg_1|WideOr2~0                  ; 2       ;
; seg7:seg_1|WideOr3~0                  ; 2       ;
; seg7:seg_1|WideOr4~0                  ; 2       ;
; seg7:seg_1|WideOr5~0                  ; 2       ;
; clkdiv:testclkdiv|rCnt[12]            ; 2       ;
; clkdiv:testclkdiv|rCnt[6]             ; 2       ;
; clkdiv:testclkdiv|rCnt[5]             ; 2       ;
; clkdiv:testclkdiv|rCnt[4]             ; 2       ;
; clkdiv:testclkdiv|rCnt[3]             ; 2       ;
; clkdiv:testclkdiv|rCnt[2]             ; 2       ;
; clkdiv:testclkdiv|rCnt[1]             ; 2       ;
; clkdiv:testclkdiv|rCnt[0]             ; 2       ;
; clkdiv:testclkdiv|rCnt[9]             ; 2       ;
; clkdiv:testclkdiv|rCnt[8]             ; 2       ;
; clkdiv:testclkdiv|rCnt[7]             ; 2       ;
; clkdiv:testclkdiv|rCnt[19]            ; 2       ;
; clkdiv:testclkdiv|rCnt[18]            ; 2       ;
; clkdiv:testclkdiv|rCnt[17]            ; 2       ;
; clkdiv:testclkdiv|rCnt[16]            ; 2       ;
; clkdiv:testclkdiv|rCnt[15]            ; 2       ;
; clkdiv:testclkdiv|rCnt[14]            ; 2       ;
; clkdiv:testclkdiv|rCnt[13]            ; 2       ;
; RS_S                                  ; 1       ;
; DSW[4]                                ; 1       ;
; DSW[5]                                ; 1       ;
; DSW[6]                                ; 1       ;
; DSW[7]                                ; 1       ;
; DSW[1]                                ; 1       ;
; DSW[2]                                ; 1       ;
; DSW[3]                                ; 1       ;
; DSW[0]                                ; 1       ;
; RST_S                                 ; 1       ;
; SW[2]                                 ; 1       ;
; SW[0]                                 ; 1       ;
; SW[1]                                 ; 1       ;
; SW[3]                                 ; 1       ;
; d_count:dcnt|s_l[0]~23                ; 1       ;
; d_count:dcnt|rss_zz                   ; 1       ;
; sw_inf:sw_inf_t|sw2_zz                ; 1       ;
; sw_inf:sw_inf_t|rst~0                 ; 1       ;
; clkdiv:testclkdiv|LessThan0~6         ; 1       ;
; clkdiv:testclkdiv|LessThan0~5         ; 1       ;
; clkdiv:testclkdiv|LessThan0~4         ; 1       ;
; clkdiv:testclkdiv|LessThan0~3         ; 1       ;
; clkdiv:testclkdiv|LessThan0~2         ; 1       ;
; clkdiv:testclkdiv|LessThan0~1         ; 1       ;
; clkdiv:testclkdiv|LessThan0~0         ; 1       ;
; d_count:dcnt|m_l~23                   ; 1       ;
; d_count:dcnt|m_l[0]~15                ; 1       ;
; d_count:dcnt|m_l[2]~13                ; 1       ;
; d_count:dcnt|Equal3~8                 ; 1       ;
; d_count:dcnt|m_l[2]~12                ; 1       ;
; d_count:dcnt|m_r[0]~12                ; 1       ;
; d_count:dcnt|m_r[1]~9                 ; 1       ;
; d_count:dcnt|m_r[1]~8                 ; 1       ;
; d_count:dcnt|always0~5                ; 1       ;
; d_count:dcnt|s_l[3]~13                ; 1       ;
; d_count:dcnt|s_l[3]~12                ; 1       ;
; d_count:dcnt|m_l[0]~7                 ; 1       ;
; d_count:dcnt|ms_r[0]~10               ; 1       ;
; d_count:dcnt|s_r[0]~14                ; 1       ;
; d_count:dcnt|always0~4                ; 1       ;
; d_count:dcnt|s_r[3]~12                ; 1       ;
; d_count:dcnt|s_r[3]~11                ; 1       ;
; d_count:dcnt|Add5~1                   ; 1       ;
; d_count:dcnt|Add4~1                   ; 1       ;
; d_count:dcnt|Add4~0                   ; 1       ;
; d_count:dcnt|ms_r[0]~3                ; 1       ;
; d_count:dcnt|always0~1                ; 1       ;
; d_count:dcnt|sw0_zz                   ; 1       ;
; d_count:dcnt|clkout_zz                ; 1       ;
; d_count:dcnt|ms_r[0]~1                ; 1       ;
; d_count:dcnt|ms_r[0]~0                ; 1       ;
; d_count:dcnt|Equal3~5                 ; 1       ;
; sw_inf:sw_inf_t|sel~0                 ; 1       ;
; mux:d_mux|m6[6]~13                    ; 1       ;
; seg7:dseg_1|WideOr0~0                 ; 1       ;
; mux:d_mux|m6[6]~12                    ; 1       ;
; lap:s_lap|l6[6]                       ; 1       ;
; mux:d_mux|m6[5]~11                    ; 1       ;
; seg7:dseg_1|WideOr1~0                 ; 1       ;
; mux:d_mux|m6[5]~10                    ; 1       ;
; lap:s_lap|l6[5]                       ; 1       ;
; mux:d_mux|m6[4]~9                     ; 1       ;
; seg7:dseg_1|WideOr2~0                 ; 1       ;
; mux:d_mux|m6[4]~8                     ; 1       ;
; lap:s_lap|l6[4]                       ; 1       ;
; mux:d_mux|m6[3]~7                     ; 1       ;
; seg7:dseg_1|WideOr3~0                 ; 1       ;
; mux:d_mux|m6[3]~6                     ; 1       ;
; lap:s_lap|l6[3]                       ; 1       ;
; mux:d_mux|m6[2]~5                     ; 1       ;
; seg7:dseg_1|WideOr4~0                 ; 1       ;
; mux:d_mux|m6[2]~4                     ; 1       ;
; lap:s_lap|l6[2]                       ; 1       ;
; mux:d_mux|m6[1]~3                     ; 1       ;
; seg7:dseg_1|WideOr5~0                 ; 1       ;
; mux:d_mux|m6[1]~2                     ; 1       ;
; lap:s_lap|l6[1]                       ; 1       ;
; mux:d_mux|m6[0]~1                     ; 1       ;
; seg7:dseg_1|WideOr6~0                 ; 1       ;
; mux:d_mux|m6[0]~0                     ; 1       ;
; lap:s_lap|l6[0]                       ; 1       ;
; seg7:seg_6|WideOr6~0                  ; 1       ;
; mux:d_mux|m5[6]~13                    ; 1       ;
; seg7:dseg_2|WideOr0~0                 ; 1       ;
; mux:d_mux|m5[6]~12                    ; 1       ;
; lap:s_lap|l5[6]                       ; 1       ;
; mux:d_mux|m5[5]~11                    ; 1       ;
; seg7:dseg_2|WideOr1~0                 ; 1       ;
; mux:d_mux|m5[5]~10                    ; 1       ;
; lap:s_lap|l5[5]                       ; 1       ;
; mux:d_mux|m5[4]~9                     ; 1       ;
; seg7:dseg_2|WideOr2~0                 ; 1       ;
; mux:d_mux|m5[4]~8                     ; 1       ;
; lap:s_lap|l5[4]                       ; 1       ;
; mux:d_mux|m5[3]~7                     ; 1       ;
; seg7:dseg_2|WideOr3~0                 ; 1       ;
; mux:d_mux|m5[3]~6                     ; 1       ;
; lap:s_lap|l5[3]                       ; 1       ;
; mux:d_mux|m5[2]~5                     ; 1       ;
; seg7:dseg_2|WideOr4~0                 ; 1       ;
; mux:d_mux|m5[2]~4                     ; 1       ;
; lap:s_lap|l5[2]                       ; 1       ;
; mux:d_mux|m5[1]~3                     ; 1       ;
; seg7:dseg_2|WideOr5~0                 ; 1       ;
; mux:d_mux|m5[1]~2                     ; 1       ;
; lap:s_lap|l5[1]                       ; 1       ;
; mux:d_mux|m5[0]~1                     ; 1       ;
; seg7:dseg_2|WideOr6~0                 ; 1       ;
; mux:d_mux|m5[0]~0                     ; 1       ;
; lap:s_lap|l5[0]                       ; 1       ;
; seg7:seg_5|WideOr6~0                  ; 1       ;
; mux:d_mux|m4[6]~13                    ; 1       ;
; mux:d_mux|m4[6]~12                    ; 1       ;
; seg7:dseg_3|WideOr0~0                 ; 1       ;
; lap:s_lap|l4[6]                       ; 1       ;
; mux:d_mux|m4[5]~11                    ; 1       ;
; mux:d_mux|m4[5]~10                    ; 1       ;
; seg7:dseg_3|WideOr1~0                 ; 1       ;
; lap:s_lap|l4[5]                       ; 1       ;
; mux:d_mux|m4[4]~9                     ; 1       ;
; mux:d_mux|m4[4]~8                     ; 1       ;
; seg7:dseg_3|WideOr2~0                 ; 1       ;
; lap:s_lap|l4[4]                       ; 1       ;
; mux:d_mux|m4[3]~7                     ; 1       ;
; mux:d_mux|m4[3]~6                     ; 1       ;
; seg7:dseg_3|WideOr3~0                 ; 1       ;
; lap:s_lap|l4[3]                       ; 1       ;
; mux:d_mux|m4[2]~5                     ; 1       ;
; mux:d_mux|m4[2]~4                     ; 1       ;
; seg7:dseg_3|WideOr4~0                 ; 1       ;
; lap:s_lap|l4[2]                       ; 1       ;
; mux:d_mux|m4[1]~3                     ; 1       ;
; mux:d_mux|m4[1]~2                     ; 1       ;
; seg7:dseg_3|WideOr5~0                 ; 1       ;
; lap:s_lap|l4[1]                       ; 1       ;
; mux:d_mux|m4[0]~1                     ; 1       ;
; lap:s_lap|l4[0]                       ; 1       ;
; seg7:seg_4|WideOr6~0                  ; 1       ;
; mux:d_mux|m4[0]~0                     ; 1       ;
; seg7:dseg_3|WideOr6~0                 ; 1       ;
; mux:d_mux|m3[6]~13                    ; 1       ;
; seg7:dseg_4|WideOr0~0                 ; 1       ;
; mux:d_mux|m3[6]~12                    ; 1       ;
; lap:s_lap|l3[6]                       ; 1       ;
; mux:d_mux|m3[5]~11                    ; 1       ;
; seg7:dseg_4|WideOr1~0                 ; 1       ;
; mux:d_mux|m3[5]~10                    ; 1       ;
; lap:s_lap|l3[5]                       ; 1       ;
; mux:d_mux|m3[4]~9                     ; 1       ;
; seg7:dseg_4|WideOr2~0                 ; 1       ;
; mux:d_mux|m3[4]~8                     ; 1       ;
; lap:s_lap|l3[4]                       ; 1       ;
; mux:d_mux|m3[3]~7                     ; 1       ;
; seg7:dseg_4|WideOr3~0                 ; 1       ;
; mux:d_mux|m3[3]~6                     ; 1       ;
; lap:s_lap|l3[3]                       ; 1       ;
; mux:d_mux|m3[2]~5                     ; 1       ;
; seg7:dseg_4|WideOr4~0                 ; 1       ;
; mux:d_mux|m3[2]~4                     ; 1       ;
; lap:s_lap|l3[2]                       ; 1       ;
; mux:d_mux|m3[1]~3                     ; 1       ;
; seg7:dseg_4|WideOr5~0                 ; 1       ;
; mux:d_mux|m3[1]~2                     ; 1       ;
; lap:s_lap|l3[1]                       ; 1       ;
; mux:d_mux|m3[0]~1                     ; 1       ;
; seg7:dseg_4|WideOr6~0                 ; 1       ;
; mux:d_mux|m3[0]~0                     ; 1       ;
; lap:s_lap|l3[0]                       ; 1       ;
; seg7:seg_3|WideOr6~0                  ; 1       ;
; mux:d_mux|m2[6]~13                    ; 1       ;
; seg7:dseg_5|WideOr0~0                 ; 1       ;
; mux:d_mux|m2[6]~12                    ; 1       ;
; lap:s_lap|l2[6]                       ; 1       ;
; mux:d_mux|m2[5]~11                    ; 1       ;
; seg7:dseg_5|WideOr1~0                 ; 1       ;
; mux:d_mux|m2[5]~10                    ; 1       ;
; lap:s_lap|l2[5]                       ; 1       ;
; mux:d_mux|m2[4]~9                     ; 1       ;
; seg7:dseg_5|WideOr2~0                 ; 1       ;
; mux:d_mux|m2[4]~8                     ; 1       ;
; lap:s_lap|l2[4]                       ; 1       ;
; mux:d_mux|m2[3]~7                     ; 1       ;
; seg7:dseg_5|WideOr3~0                 ; 1       ;
; mux:d_mux|m2[3]~6                     ; 1       ;
; lap:s_lap|l2[3]                       ; 1       ;
; mux:d_mux|m2[2]~5                     ; 1       ;
; seg7:dseg_5|WideOr4~0                 ; 1       ;
; mux:d_mux|m2[2]~4                     ; 1       ;
; lap:s_lap|l2[2]                       ; 1       ;
; mux:d_mux|m2[1]~3                     ; 1       ;
; seg7:dseg_5|WideOr5~0                 ; 1       ;
; mux:d_mux|m2[1]~2                     ; 1       ;
; lap:s_lap|l2[1]                       ; 1       ;
; mux:d_mux|m2[0]~1                     ; 1       ;
; seg7:dseg_5|WideOr6~0                 ; 1       ;
; mux:d_mux|m2[0]~0                     ; 1       ;
; lap:s_lap|l2[0]                       ; 1       ;
; seg7:seg_2|WideOr6~0                  ; 1       ;
; mux:d_mux|m1[6]~13                    ; 1       ;
; seg7:dseg_6|WideOr0~0                 ; 1       ;
; mux:d_mux|m1[6]~12                    ; 1       ;
; lap:s_lap|l1[6]                       ; 1       ;
; mux:d_mux|m1[5]~11                    ; 1       ;
; seg7:dseg_6|WideOr1~0                 ; 1       ;
; mux:d_mux|m1[5]~10                    ; 1       ;
; lap:s_lap|l1[5]                       ; 1       ;
; mux:d_mux|m1[4]~9                     ; 1       ;
; seg7:dseg_6|WideOr2~0                 ; 1       ;
; mux:d_mux|m1[4]~8                     ; 1       ;
; lap:s_lap|l1[4]                       ; 1       ;
; mux:d_mux|m1[3]~7                     ; 1       ;
; seg7:dseg_6|WideOr3~0                 ; 1       ;
; mux:d_mux|m1[3]~6                     ; 1       ;
; lap:s_lap|l1[3]                       ; 1       ;
; mux:d_mux|m1[2]~5                     ; 1       ;
; seg7:dseg_6|WideOr4~0                 ; 1       ;
; mux:d_mux|m1[2]~4                     ; 1       ;
; lap:s_lap|l1[2]                       ; 1       ;
; mux:d_mux|m1[1]~3                     ; 1       ;
; seg7:dseg_6|WideOr5~0                 ; 1       ;
; mux:d_mux|m1[1]~2                     ; 1       ;
; lap:s_lap|l1[1]                       ; 1       ;
; mux:d_mux|m1[0]~1                     ; 1       ;
; seg7:dseg_6|WideOr6~0                 ; 1       ;
; mux:d_mux|m1[0]~0                     ; 1       ;
; lap:s_lap|l1[0]                       ; 1       ;
; seg7:seg_1|WideOr6~0                  ; 1       ;
; clkdiv:testclkdiv|rCnt[12]~39COUT1_78 ; 1       ;
; clkdiv:testclkdiv|rCnt[12]~39         ; 1       ;
; clkdiv:testclkdiv|rCnt[6]~37COUT1_68  ; 1       ;
; clkdiv:testclkdiv|rCnt[6]~37          ; 1       ;
; clkdiv:testclkdiv|rCnt[5]~35COUT1_66  ; 1       ;
; clkdiv:testclkdiv|rCnt[5]~35          ; 1       ;
; clkdiv:testclkdiv|rCnt[3]~31COUT1_64  ; 1       ;
; clkdiv:testclkdiv|rCnt[3]~31          ; 1       ;
; clkdiv:testclkdiv|rCnt[2]~29COUT1_62  ; 1       ;
; clkdiv:testclkdiv|rCnt[2]~29          ; 1       ;
; clkdiv:testclkdiv|rCnt[1]~27COUT1_60  ; 1       ;
; clkdiv:testclkdiv|rCnt[1]~27          ; 1       ;
; clkdiv:testclkdiv|rCnt[0]~25COUT1_58  ; 1       ;
; clkdiv:testclkdiv|rCnt[0]~25          ; 1       ;
; clkdiv:testclkdiv|rCnt[8]~21COUT1_72  ; 1       ;
; clkdiv:testclkdiv|rCnt[8]~21          ; 1       ;
; clkdiv:testclkdiv|rCnt[7]~19COUT1_70  ; 1       ;
; clkdiv:testclkdiv|rCnt[7]~19          ; 1       ;
; clkdiv:testclkdiv|rCnt[11]~17COUT1_76 ; 1       ;
; clkdiv:testclkdiv|rCnt[11]~17         ; 1       ;
; clkdiv:testclkdiv|rCnt[10]~15COUT1_74 ; 1       ;
; clkdiv:testclkdiv|rCnt[10]~15         ; 1       ;
; clkdiv:testclkdiv|rCnt[18]~11COUT1_88 ; 1       ;
; clkdiv:testclkdiv|rCnt[18]~11         ; 1       ;
; clkdiv:testclkdiv|rCnt[17]~9COUT1_86  ; 1       ;
; clkdiv:testclkdiv|rCnt[17]~9          ; 1       ;
; clkdiv:testclkdiv|rCnt[16]~7COUT1_84  ; 1       ;
; clkdiv:testclkdiv|rCnt[16]~7          ; 1       ;
; clkdiv:testclkdiv|rCnt[15]~5COUT1_82  ; 1       ;
; clkdiv:testclkdiv|rCnt[15]~5          ; 1       ;
; clkdiv:testclkdiv|rCnt[13]~1COUT1_80  ; 1       ;
; clkdiv:testclkdiv|rCnt[13]~1          ; 1       ;
; d_count:dcnt|m_l[1]~20COUT1_32        ; 1       ;
; d_count:dcnt|m_l[1]~20COUT0_31        ; 1       ;
; d_count:dcnt|m_r[1]~17COUT1_28        ; 1       ;
; d_count:dcnt|m_r[1]~17COUT0_27        ; 1       ;
; d_count:dcnt|s_l[1]~20COUT1_32        ; 1       ;
; d_count:dcnt|s_l[1]~20COUT0_31        ; 1       ;
; d_count:dcnt|s_r[1]~20COUT1_32        ; 1       ;
; d_count:dcnt|s_r[1]~20COUT0_31        ; 1       ;
; d_count:dcnt|m_l[2]~3COUT1_36         ; 1       ;
; d_count:dcnt|m_l[2]~3                 ; 1       ;
; d_count:dcnt|m_l[1]~1COUT1_34         ; 1       ;
; d_count:dcnt|m_l[1]~1                 ; 1       ;
; d_count:dcnt|m_r[2]~3COUT1_32         ; 1       ;
; d_count:dcnt|m_r[2]~3                 ; 1       ;
; d_count:dcnt|m_r[1]~1COUT1_30         ; 1       ;
; d_count:dcnt|m_r[1]~1                 ; 1       ;
; d_count:dcnt|s_l[2]~5COUT1_36         ; 1       ;
; d_count:dcnt|s_l[2]~5                 ; 1       ;
; d_count:dcnt|s_l[1]~3COUT1_34         ; 1       ;
; d_count:dcnt|s_l[1]~3                 ; 1       ;
; d_count:dcnt|s_r[2]~7COUT1_36         ; 1       ;
; d_count:dcnt|s_r[2]~7                 ; 1       ;
; d_count:dcnt|s_r[1]~5COUT1_34         ; 1       ;
; d_count:dcnt|s_r[1]~5                 ; 1       ;
+---------------------------------------+---------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; C4s                        ; 329 / 11,760 ( 3 % )  ;
; Direct links               ; 87 / 17,078 ( < 1 % ) ;
; Global clocks              ; 8 / 8 ( 100 % )       ;
; LAB clocks                 ; 22 / 204 ( 11 % )     ;
; LUT chains                 ; 48 / 3,600 ( 1 % )    ;
; Local interconnects        ; 524 / 17,078 ( 3 % )  ;
; M4K buffers                ; 0 / 612 ( 0 % )       ;
; R4s                        ; 407 / 10,320 ( 4 % )  ;
+----------------------------+-----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 8.11) ; Number of LABs  (Total = 45) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 6                            ;
; 2                                          ; 1                            ;
; 3                                          ; 3                            ;
; 4                                          ; 0                            ;
; 5                                          ; 0                            ;
; 6                                          ; 0                            ;
; 7                                          ; 0                            ;
; 8                                          ; 1                            ;
; 9                                          ; 0                            ;
; 10                                         ; 34                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.18) ; Number of LABs  (Total = 45) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 5                            ;
; 1 Clock                            ; 22                           ;
; 1 Clock enable                     ; 11                           ;
; 1 Sync. clear                      ; 2                            ;
; 1 Sync. load                       ; 2                            ;
; 2 Clocks                           ; 11                           ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 8.60) ; Number of LABs  (Total = 45) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 6                            ;
; 2                                           ; 1                            ;
; 3                                           ; 2                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 4                            ;
; 10                                          ; 20                           ;
; 11                                          ; 5                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 2                            ;
; 15                                          ; 0                            ;
; 16                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.69) ; Number of LABs  (Total = 45) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 7                            ;
; 2                                               ; 4                            ;
; 3                                               ; 3                            ;
; 4                                               ; 3                            ;
; 5                                               ; 7                            ;
; 6                                               ; 5                            ;
; 7                                               ; 2                            ;
; 8                                               ; 0                            ;
; 9                                               ; 3                            ;
; 10                                              ; 9                            ;
; 11                                              ; 1                            ;
; 12                                              ; 0                            ;
; 13                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 8.91) ; Number of LABs  (Total = 45) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 4                            ;
; 3                                           ; 1                            ;
; 4                                           ; 8                            ;
; 5                                           ; 2                            ;
; 6                                           ; 2                            ;
; 7                                           ; 3                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 5                            ;
; 11                                          ; 4                            ;
; 12                                          ; 1                            ;
; 13                                          ; 3                            ;
; 14                                          ; 3                            ;
; 15                                          ; 2                            ;
; 16                                          ; 0                            ;
; 17                                          ; 2                            ;
; 18                                          ; 2                            ;
; 19                                          ; 0                            ;
; 20                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Nov 28 11:10:07 2022
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off stopwatch -c stopwatch
Warning: Parallel compilation is not licensed and has been disabled
Info: Selected device EP1C4F324C8 for design "stopwatch"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C12F324C8 is compatible
    Info: Device EP1C20F324C8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~nCSO~ is reserved at location J1
    Info: Pin ~ASDO~ is reserved at location K6
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Critical Warning: Synopsys Design Constraints File file not found: 'stopwatch.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Automatically promoted signal "MCLK" to use Global clock in PIN J3
Info: Automatically promoted some destinations of signal "sw_inf:sw_inf_t|sel" to use Global clock
    Info: Destination "sw_inf:sw_inf_t|sel" may be non-global or may not use global clock
    Info: Destination "mux:d_mux|m1[0]~0" may be non-global or may not use global clock
    Info: Destination "mux:d_mux|m1[1]~2" may be non-global or may not use global clock
    Info: Destination "mux:d_mux|m1[2]~4" may be non-global or may not use global clock
    Info: Destination "mux:d_mux|m1[3]~6" may be non-global or may not use global clock
    Info: Destination "mux:d_mux|m1[4]~8" may be non-global or may not use global clock
    Info: Destination "mux:d_mux|m1[5]~10" may be non-global or may not use global clock
    Info: Destination "mux:d_mux|m1[6]~12" may be non-global or may not use global clock
    Info: Destination "mux:d_mux|m2[0]~0" may be non-global or may not use global clock
    Info: Destination "mux:d_mux|m2[1]~2" may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Automatically promoted some destinations of signal "clkdiv:testclkdiv|clkout" to use Global clock
    Info: Destination "clkdiv:testclkdiv|clkout" may be non-global or may not use global clock
    Info: Destination "d_count:dcnt|clkout_z" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "count10:cnt10_1|q[3]" to use Global clock
    Info: Destination "count10:cnt10_1|q[0]" may be non-global or may not use global clock
    Info: Destination "count10:cnt10_1|q[1]" may be non-global or may not use global clock
    Info: Destination "count10:cnt10_1|q[2]" may be non-global or may not use global clock
    Info: Destination "count10:cnt10_1|q[3]" may be non-global or may not use global clock
    Info: Destination "seg7:seg_1|WideOr6~0" may be non-global or may not use global clock
    Info: Destination "seg7:seg_1|WideOr5~0" may be non-global or may not use global clock
    Info: Destination "seg7:seg_1|WideOr4~0" may be non-global or may not use global clock
    Info: Destination "seg7:seg_1|WideOr3~0" may be non-global or may not use global clock
    Info: Destination "seg7:seg_1|WideOr2~0" may be non-global or may not use global clock
    Info: Destination "seg7:seg_1|WideOr1~0" may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Automatically promoted some destinations of signal "count10:cnt10_2|q[3]" to use Global clock
    Info: Destination "count10:cnt10_2|q[0]" may be non-global or may not use global clock
    Info: Destination "count10:cnt10_2|q[1]" may be non-global or may not use global clock
    Info: Destination "count10:cnt10_2|q[2]" may be non-global or may not use global clock
    Info: Destination "count10:cnt10_2|q[3]" may be non-global or may not use global clock
    Info: Destination "seg7:seg_2|WideOr6~0" may be non-global or may not use global clock
    Info: Destination "seg7:seg_2|WideOr5~0" may be non-global or may not use global clock
    Info: Destination "seg7:seg_2|WideOr4~0" may be non-global or may not use global clock
    Info: Destination "seg7:seg_2|WideOr3~0" may be non-global or may not use global clock
    Info: Destination "seg7:seg_2|WideOr2~0" may be non-global or may not use global clock
    Info: Destination "seg7:seg_2|WideOr1~0" may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Automatically promoted some destinations of signal "count10:cnt10_4|q[3]" to use Global clock
    Info: Destination "count10:cnt10_4|q[0]" may be non-global or may not use global clock
    Info: Destination "count10:cnt10_4|q[1]" may be non-global or may not use global clock
    Info: Destination "count10:cnt10_4|q[2]" may be non-global or may not use global clock
    Info: Destination "count10:cnt10_4|q[3]" may be non-global or may not use global clock
    Info: Destination "seg7:seg_5|WideOr6~0" may be non-global or may not use global clock
    Info: Destination "seg7:seg_5|WideOr5~0" may be non-global or may not use global clock
    Info: Destination "seg7:seg_5|WideOr4~0" may be non-global or may not use global clock
    Info: Destination "seg7:seg_5|WideOr3~0" may be non-global or may not use global clock
    Info: Destination "seg7:seg_5|WideOr2~0" may be non-global or may not use global clock
    Info: Destination "seg7:seg_5|WideOr1~0" may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Automatically promoted some destinations of signal "count6:cnt6_1|q[2]" to use Global clock
    Info: Destination "count6:cnt6_1|q[2]" may be non-global or may not use global clock
    Info: Destination "count6:cnt6_1|q[1]" may be non-global or may not use global clock
    Info: Destination "count6:cnt6_1|q[0]" may be non-global or may not use global clock
    Info: Destination "seg7:seg_4|WideOr6~0" may be non-global or may not use global clock
    Info: Destination "seg7:seg_4|WideOr5~0" may be non-global or may not use global clock
    Info: Destination "seg7:seg_4|WideOr4~0" may be non-global or may not use global clock
    Info: Destination "seg7:seg_4|WideOr3~0" may be non-global or may not use global clock
    Info: Destination "seg7:seg_4|WideOr2~0" may be non-global or may not use global clock
    Info: Destination "seg7:seg_4|WideOr1~0" may be non-global or may not use global clock
    Info: Destination "seg7:seg_4|WideOr0~0" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "count10:cnt10_3|q[3]" to use Global clock
    Info: Destination "count10:cnt10_3|q[0]" may be non-global or may not use global clock
    Info: Destination "count10:cnt10_3|q[1]" may be non-global or may not use global clock
    Info: Destination "count10:cnt10_3|q[2]" may be non-global or may not use global clock
    Info: Destination "count10:cnt10_3|q[3]" may be non-global or may not use global clock
    Info: Destination "seg7:seg_3|WideOr6~0" may be non-global or may not use global clock
    Info: Destination "seg7:seg_3|WideOr5~0" may be non-global or may not use global clock
    Info: Destination "seg7:seg_3|WideOr4~0" may be non-global or may not use global clock
    Info: Destination "seg7:seg_3|WideOr3~0" may be non-global or may not use global clock
    Info: Destination "seg7:seg_3|WideOr2~0" may be non-global or may not use global clock
    Info: Destination "seg7:seg_3|WideOr1~0" may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Fitter preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 3% of the available device resources
    Info: Router estimated peak interconnect usage is 9% of the available device resources in the region that extends from location X20_Y9 to location X29_Y18
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Quartus II Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 345 megabytes
    Info: Processing ended: Mon Nov 28 11:10:08 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


