TimeQuest Timing Analyzer report for SISTEMA_FINAL
Mon Jul 02 15:53:46 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Fast Model Setup Summary
 17. Fast Model Hold Summary
 18. Fast Model Recovery Summary
 19. Fast Model Removal Summary
 20. Fast Model Minimum Pulse Width Summary
 21. Fast Model Setup: 'clk'
 22. Fast Model Hold: 'clk'
 23. Fast Model Minimum Pulse Width: 'clk'
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Multicorner Timing Analysis Summary
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Setup Transfers
 30. Hold Transfers
 31. Report TCCS
 32. Report RSKM
 33. Unconstrained Paths
 34. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; SISTEMA_FINAL                                                      ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C20F484C7                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 51.11 MHz ; 51.11 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -9.983 ; -669.882      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.445 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.814 ; -145.713              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                        ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -9.983 ; Controle:controle|SELD          ; Controle:controle|contador[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.021     ;
; -9.783 ; Controle:controle|SELM          ; Controle:controle|contador[4] ; clk          ; clk         ; 1.000        ; -0.003     ; 10.818     ;
; -9.759 ; Controle:controle|SELD          ; Controle:controle|contador[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 10.796     ;
; -9.759 ; Controle:controle|SELD          ; Controle:controle|contador[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 10.796     ;
; -9.759 ; Controle:controle|SELD          ; Controle:controle|contador[5] ; clk          ; clk         ; 1.000        ; -0.001     ; 10.796     ;
; -9.759 ; Controle:controle|SELD          ; Controle:controle|contador[6] ; clk          ; clk         ; 1.000        ; -0.001     ; 10.796     ;
; -9.759 ; Controle:controle|SELD          ; Controle:controle|contador[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 10.796     ;
; -9.559 ; Controle:controle|SELM          ; Controle:controle|contador[2] ; clk          ; clk         ; 1.000        ; -0.004     ; 10.593     ;
; -9.559 ; Controle:controle|SELM          ; Controle:controle|contador[3] ; clk          ; clk         ; 1.000        ; -0.004     ; 10.593     ;
; -9.559 ; Controle:controle|SELM          ; Controle:controle|contador[5] ; clk          ; clk         ; 1.000        ; -0.004     ; 10.593     ;
; -9.559 ; Controle:controle|SELM          ; Controle:controle|contador[6] ; clk          ; clk         ; 1.000        ; -0.004     ; 10.593     ;
; -9.559 ; Controle:controle|SELM          ; Controle:controle|contador[7] ; clk          ; clk         ; 1.000        ; -0.004     ; 10.593     ;
; -9.283 ; AntiLoopM:antiloopm|saidaALM[6] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; -0.002     ; 9.819      ;
; -9.276 ; regA:rega|saidaA[0]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.007      ; 9.821      ;
; -9.190 ; regA:rega|saidaA[6]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.734      ;
; -9.184 ; regA:regb|saidaA[2]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.728      ;
; -9.169 ; Controle:controle|SELD          ; Controle:controle|multp       ; clk          ; clk         ; 1.000        ; -0.001     ; 10.206     ;
; -9.168 ; Controle:controle|SELD          ; Controle:controle|EnResto     ; clk          ; clk         ; 1.000        ; -0.001     ; 10.205     ;
; -9.156 ; Controle:controle|SELD          ; Controle:controle|contador[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.194     ;
; -9.146 ; regA:rega|saidaA[2]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.690      ;
; -9.131 ; regA:regb|saidaA[6]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; -0.002     ; 9.667      ;
; -9.114 ; regA:regb|saidaA[4]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.658      ;
; -9.103 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.647      ;
; -9.087 ; AntiLoopD:antiloopd|saidaALD[0] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.007      ; 9.632      ;
; -9.087 ; AntiLoopM:antiloopm|saidaALM[7] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.631      ;
; -9.084 ; regA:regb|saidaA[3]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.628      ;
; -9.059 ; AntiLoopM:antiloopm|saidaALM[6] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; -0.003     ; 9.594      ;
; -9.059 ; AntiLoopM:antiloopm|saidaALM[6] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; -0.003     ; 9.594      ;
; -9.059 ; AntiLoopM:antiloopm|saidaALM[6] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; -0.003     ; 9.594      ;
; -9.059 ; AntiLoopM:antiloopm|saidaALM[6] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; -0.003     ; 9.594      ;
; -9.059 ; AntiLoopM:antiloopm|saidaALM[6] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; -0.003     ; 9.594      ;
; -9.052 ; regA:rega|saidaA[0]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.596      ;
; -9.052 ; regA:rega|saidaA[0]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.596      ;
; -9.052 ; regA:rega|saidaA[0]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.596      ;
; -9.052 ; regA:rega|saidaA[0]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.596      ;
; -9.052 ; regA:rega|saidaA[0]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.596      ;
; -9.027 ; regA:regb|saidaA[1]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.571      ;
; -9.024 ; AntiLoopM:antiloopm|saidaALM[5] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.568      ;
; -9.004 ; Controle:controle|SELD          ; Controle:controle|contador[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.042     ;
; -9.002 ; regA:rega|saidaA[5]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.546      ;
; -8.969 ; Controle:controle|SELM          ; Controle:controle|multp       ; clk          ; clk         ; 1.000        ; -0.004     ; 10.003     ;
; -8.968 ; Controle:controle|SELM          ; Controle:controle|EnResto     ; clk          ; clk         ; 1.000        ; -0.004     ; 10.002     ;
; -8.966 ; regA:rega|saidaA[6]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.509      ;
; -8.966 ; regA:rega|saidaA[6]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.509      ;
; -8.966 ; regA:rega|saidaA[6]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.509      ;
; -8.966 ; regA:rega|saidaA[6]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.509      ;
; -8.966 ; regA:rega|saidaA[6]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.509      ;
; -8.960 ; regA:regb|saidaA[2]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.503      ;
; -8.960 ; regA:regb|saidaA[2]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.503      ;
; -8.960 ; regA:regb|saidaA[2]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.503      ;
; -8.960 ; regA:regb|saidaA[2]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.503      ;
; -8.960 ; regA:regb|saidaA[2]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.503      ;
; -8.956 ; Controle:controle|SELM          ; Controle:controle|contador[1] ; clk          ; clk         ; 1.000        ; -0.003     ; 9.991      ;
; -8.929 ; regA:rega|saidaA[1]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.473      ;
; -8.928 ; AntiLoopM:antiloopm|saidaALM[4] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.472      ;
; -8.922 ; regA:rega|saidaA[2]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.465      ;
; -8.922 ; regA:rega|saidaA[2]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.465      ;
; -8.922 ; regA:rega|saidaA[2]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.465      ;
; -8.922 ; regA:rega|saidaA[2]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.465      ;
; -8.922 ; regA:rega|saidaA[2]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.465      ;
; -8.919 ; regA:regb|saidaA[0]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.463      ;
; -8.907 ; regA:regb|saidaA[6]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; -0.003     ; 9.442      ;
; -8.907 ; regA:regb|saidaA[6]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; -0.003     ; 9.442      ;
; -8.907 ; regA:regb|saidaA[6]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; -0.003     ; 9.442      ;
; -8.907 ; regA:regb|saidaA[6]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; -0.003     ; 9.442      ;
; -8.907 ; regA:regb|saidaA[6]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; -0.003     ; 9.442      ;
; -8.890 ; regA:regb|saidaA[4]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.433      ;
; -8.890 ; regA:regb|saidaA[4]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.433      ;
; -8.890 ; regA:regb|saidaA[4]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.433      ;
; -8.890 ; regA:regb|saidaA[4]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.433      ;
; -8.890 ; regA:regb|saidaA[4]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.433      ;
; -8.879 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.422      ;
; -8.879 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.422      ;
; -8.879 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.422      ;
; -8.879 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.422      ;
; -8.879 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.422      ;
; -8.863 ; AntiLoopD:antiloopd|saidaALD[0] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.407      ;
; -8.863 ; AntiLoopD:antiloopd|saidaALD[0] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.407      ;
; -8.863 ; AntiLoopD:antiloopd|saidaALD[0] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.407      ;
; -8.863 ; AntiLoopD:antiloopd|saidaALD[0] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.407      ;
; -8.863 ; AntiLoopD:antiloopd|saidaALD[0] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.407      ;
; -8.863 ; AntiLoopM:antiloopm|saidaALM[7] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.406      ;
; -8.863 ; AntiLoopM:antiloopm|saidaALM[7] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.406      ;
; -8.863 ; AntiLoopM:antiloopm|saidaALM[7] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.406      ;
; -8.863 ; AntiLoopM:antiloopm|saidaALM[7] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.406      ;
; -8.863 ; AntiLoopM:antiloopm|saidaALM[7] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.406      ;
; -8.861 ; regA:regb|saidaA[5]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.405      ;
; -8.860 ; regA:regb|saidaA[3]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.403      ;
; -8.860 ; regA:regb|saidaA[3]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.403      ;
; -8.860 ; regA:regb|saidaA[3]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.403      ;
; -8.860 ; regA:regb|saidaA[3]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.403      ;
; -8.860 ; regA:regb|saidaA[3]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.403      ;
; -8.848 ; Controle:controle|SELD          ; Controle:controle|EnB         ; clk          ; clk         ; 1.000        ; -0.006     ; 9.880      ;
; -8.841 ; AntiLoopM:antiloopm|saidaALM[1] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.385      ;
; -8.817 ; regA:rega|saidaA[4]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.361      ;
; -8.816 ; AntiLoopD:antiloopd|saidaALD[5] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.006      ; 9.360      ;
; -8.803 ; regA:regb|saidaA[1]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.346      ;
; -8.803 ; regA:regb|saidaA[1]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.346      ;
; -8.803 ; regA:regb|saidaA[1]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.346      ;
; -8.803 ; regA:regb|saidaA[1]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 9.346      ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                        ;
+-------+----------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; RegResto:regResto|FimResto       ; RegResto:regResto|FimResto                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Controle:controle|resetResto     ; Controle:controle|resetResto                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Controle:controle|EnB            ; Controle:controle|EnB                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Controle:controle|EnA            ; Controle:controle|EnA                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.629 ; AntiLoopM:antiloopm|saidaALM[13] ; regC:regc|saidaC[13]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; Controle:controle|state.s1       ; Controle:controle|Endereco[2]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.915      ;
; 0.778 ; Controle:controle|state.s3       ; Controle:controle|state.s4                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.817 ; AntiLoopM:antiloopm|saidaALM[15] ; regC:regc|saidaC[15]                                                                         ; clk          ; clk         ; 0.000        ; -0.001     ; 1.102      ;
; 0.849 ; Controle:controle|state.s3       ; Controle:controle|SELM                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.135      ;
; 0.852 ; Controle:controle|state.s4       ; Controle:controle|DIV                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.138      ;
; 0.878 ; AntiLoopM:antiloopm|saidaALM[11] ; regC:regc|saidaC[11]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.164      ;
; 0.878 ; Controle:controle|state.s2       ; Controle:controle|Endereco[2]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.164      ;
; 0.884 ; Controle:controle|state.s1       ; Controle:controle|state.s2                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.170      ;
; 0.920 ; Controle:controle|state.s4       ; Controle:controle|state.s1                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.206      ;
; 0.938 ; Controle:controle|state.s2       ; Controle:controle|state.s3                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.224      ;
; 0.980 ; AntiLoopM:antiloopm|saidaALM[14] ; regC:regc|saidaC[14]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.266      ;
; 1.038 ; Controle:controle|multp          ; Controle:controle|contador[6]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.324      ;
; 1.059 ; Controle:controle|multp          ; Controle:controle|contador[2]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.345      ;
; 1.061 ; Controle:controle|multp          ; Controle:controle|contador[5]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.347      ;
; 1.068 ; Controle:controle|multp          ; Controle:controle|contador[3]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.354      ;
; 1.069 ; Controle:controle|multp          ; Controle:controle|contador[7]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.355      ;
; 1.121 ; Controle:controle|EnA            ; regA:rega|FimA                                                                               ; clk          ; clk         ; -0.500       ; 0.000      ; 0.907      ;
; 1.208 ; Controle:controle|state.s3       ; Controle:controle|Endereco[1]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.494      ;
; 1.219 ; Controle:controle|multp          ; Controle:controle|contador[4]                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.506      ;
; 1.225 ; AntiLoopM:antiloopm|saidaALM[12] ; regC:regc|saidaC[12]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.511      ;
; 1.229 ; AntiLoopM:antiloopm|saidaALM[10] ; regC:regc|saidaC[10]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.245 ; Controle:controle|EnC            ; Controle:controle|EnC                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.337 ; Controle:controle|multp          ; Controle:controle|SELD                                                                       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.624      ;
; 1.340 ; regA:rega|saidaA[5]              ; RegResto:regResto|saidaResto[5]                                                              ; clk          ; clk         ; 0.000        ; 0.004      ; 1.630      ;
; 1.417 ; regA:rega|FimA                   ; Controle:controle|EnA                                                                        ; clk          ; clk         ; -0.500       ; 0.000      ; 1.203      ;
; 1.450 ; Controle:controle|state.s1       ; Controle:controle|Endereco[1]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.736      ;
; 1.465 ; Controle:controle|contador[1]    ; Controle:controle|contador[1]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.751      ;
; 1.496 ; AntiLoopM:antiloopm|saidaALM[9]  ; regC:regc|saidaC[9]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.782      ;
; 1.527 ; AntiLoopM:antiloopm|saidaALM[8]  ; regC:regc|saidaC[8]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.813      ;
; 1.540 ; Controle:controle|multp          ; Controle:controle|EnResto                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.826      ;
; 1.541 ; Controle:controle|multp          ; Controle:controle|multp                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.827      ;
; 1.579 ; Controle:controle|DIV            ; Controle:controle|EnB                                                                        ; clk          ; clk         ; 0.000        ; -0.009     ; 1.856      ;
; 1.583 ; Controle:controle|state.s3       ; Controle:controle|Op                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.869      ;
; 1.584 ; regA:rega|saidaA[7]              ; RegResto:regResto|saidaResto[7]                                                              ; clk          ; clk         ; 0.000        ; 0.004      ; 1.874      ;
; 1.634 ; Controle:controle|EnA            ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; -0.500       ; 0.078      ; 1.462      ;
; 1.656 ; Controle:controle|SELD           ; Controle:controle|SELD                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.942      ;
; 1.660 ; regA:rega|saidaA[2]              ; RegResto:regResto|saidaResto[2]                                                              ; clk          ; clk         ; 0.000        ; 0.004      ; 1.950      ;
; 1.778 ; Controle:controle|menor          ; RegResto:regResto|saidaResto[13]                                                             ; clk          ; clk         ; -0.500       ; -0.002     ; 1.562      ;
; 1.779 ; Controle:controle|menor          ; RegResto:regResto|saidaResto[6]                                                              ; clk          ; clk         ; -0.500       ; -0.002     ; 1.563      ;
; 1.781 ; Controle:controle|contador[5]    ; regC:regc|saidaC[5]                                                                          ; clk          ; clk         ; -0.500       ; -0.001     ; 1.566      ;
; 1.782 ; Controle:controle|menor          ; RegResto:regResto|saidaResto[9]                                                              ; clk          ; clk         ; -0.500       ; -0.002     ; 1.566      ;
; 1.782 ; Controle:controle|menor          ; RegResto:regResto|saidaResto[12]                                                             ; clk          ; clk         ; -0.500       ; -0.002     ; 1.566      ;
; 1.790 ; Controle:controle|menor          ; RegResto:regResto|saidaResto[7]                                                              ; clk          ; clk         ; -0.500       ; -0.002     ; 1.574      ;
; 1.791 ; Controle:controle|contador[6]    ; regC:regc|saidaC[6]                                                                          ; clk          ; clk         ; -0.500       ; -0.001     ; 1.576      ;
; 1.791 ; Controle:controle|menor          ; RegResto:regResto|saidaResto[1]                                                              ; clk          ; clk         ; -0.500       ; -0.002     ; 1.575      ;
; 1.792 ; Controle:controle|contador[3]    ; regC:regc|saidaC[3]                                                                          ; clk          ; clk         ; -0.500       ; -0.001     ; 1.577      ;
; 1.794 ; Controle:controle|contador[7]    ; regC:regc|saidaC[7]                                                                          ; clk          ; clk         ; -0.500       ; -0.001     ; 1.579      ;
; 1.795 ; Controle:controle|contador[2]    ; regC:regc|saidaC[2]                                                                          ; clk          ; clk         ; -0.500       ; -0.001     ; 1.580      ;
; 1.796 ; Controle:controle|EnResto        ; Controle:controle|EnResto                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.082      ;
; 1.797 ; Controle:controle|contador[4]    ; regC:regc|saidaC[4]                                                                          ; clk          ; clk         ; -0.500       ; -0.002     ; 1.581      ;
; 1.801 ; Controle:controle|menor          ; Controle:controle|menor                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.087      ;
; 1.806 ; Controle:controle|contador[1]    ; regC:regc|saidaC[1]                                                                          ; clk          ; clk         ; -0.500       ; -0.002     ; 1.590      ;
; 1.816 ; regA:rega|saidaA[6]              ; RegResto:regResto|saidaResto[6]                                                              ; clk          ; clk         ; 0.000        ; 0.004      ; 2.106      ;
; 1.823 ; Controle:controle|resetResto     ; RegResto:regResto|saidaResto[14]                                                             ; clk          ; clk         ; -0.500       ; -0.002     ; 1.607      ;
; 1.825 ; Controle:controle|state.s1       ; Controle:controle|Op                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.111      ;
; 1.828 ; Controle:controle|resetResto     ; RegResto:regResto|saidaResto[8]                                                              ; clk          ; clk         ; -0.500       ; -0.002     ; 1.612      ;
; 1.830 ; AntiLoopM:antiloopm|saidaALM[0]  ; regC:regc|saidaC[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.004      ; 2.120      ;
; 1.840 ; regA:rega|saidaA[1]              ; RegResto:regResto|saidaResto[1]                                                              ; clk          ; clk         ; 0.000        ; 0.004      ; 2.130      ;
; 1.847 ; AntiLoopM:antiloopm|saidaALM[2]  ; regC:regc|saidaC[2]                                                                          ; clk          ; clk         ; 0.000        ; 0.004      ; 2.137      ;
; 1.849 ; AntiLoopM:antiloopm|saidaALM[1]  ; regC:regc|saidaC[1]                                                                          ; clk          ; clk         ; 0.000        ; 0.004      ; 2.139      ;
; 1.849 ; Controle:controle|EnC            ; regC:regc|FimC                                                                               ; clk          ; clk         ; -0.500       ; -0.005     ; 1.630      ;
; 1.851 ; AntiLoopM:antiloopm|saidaALM[4]  ; regC:regc|saidaC[4]                                                                          ; clk          ; clk         ; 0.000        ; 0.004      ; 2.141      ;
; 1.869 ; Controle:controle|contador[4]    ; Controle:controle|contador[4]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.155      ;
; 1.877 ; Controle:controle|SELM           ; regC:regc|saidaC[8]                                                                          ; clk          ; clk         ; -0.500       ; -0.001     ; 1.662      ;
; 1.877 ; Controle:controle|SELM           ; regC:regc|saidaC[10]                                                                         ; clk          ; clk         ; -0.500       ; -0.001     ; 1.662      ;
; 1.879 ; AntiLoopM:antiloopm|saidaALM[5]  ; regC:regc|saidaC[5]                                                                          ; clk          ; clk         ; 0.000        ; 0.004      ; 2.169      ;
; 1.885 ; Controle:controle|SELM           ; regC:regc|saidaC[12]                                                                         ; clk          ; clk         ; -0.500       ; -0.001     ; 1.670      ;
; 1.892 ; Controle:controle|resetResto     ; RegResto:regResto|saidaResto[10]                                                             ; clk          ; clk         ; -0.500       ; 0.002      ; 1.680      ;
; 1.935 ; AntiLoopD:antiloopd|saidaALD[14] ; AntiLoopD:antiloopd|saidaALD[14]                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.221      ;
; 1.936 ; Controle:controle|resetResto     ; RegResto:regResto|saidaResto[11]                                                             ; clk          ; clk         ; -0.500       ; 0.002      ; 1.724      ;
; 1.936 ; Controle:controle|resetResto     ; RegResto:regResto|saidaResto[15]                                                             ; clk          ; clk         ; -0.500       ; 0.002      ; 1.724      ;
; 1.944 ; Controle:controle|SELM           ; Controle:controle|contador[2]                                                                ; clk          ; clk         ; 0.000        ; -0.004     ; 2.226      ;
; 1.944 ; Controle:controle|SELM           ; Controle:controle|contador[3]                                                                ; clk          ; clk         ; 0.000        ; -0.004     ; 2.226      ;
; 1.944 ; Controle:controle|SELM           ; Controle:controle|contador[5]                                                                ; clk          ; clk         ; 0.000        ; -0.004     ; 2.226      ;
; 1.944 ; Controle:controle|SELM           ; Controle:controle|contador[6]                                                                ; clk          ; clk         ; 0.000        ; -0.004     ; 2.226      ;
; 1.944 ; Controle:controle|SELM           ; Controle:controle|contador[7]                                                                ; clk          ; clk         ; 0.000        ; -0.004     ; 2.226      ;
; 1.944 ; Controle:controle|DIV            ; Controle:controle|menor                                                                      ; clk          ; clk         ; 0.000        ; -0.003     ; 2.227      ;
; 1.949 ; regA:rega|saidaA[4]              ; RegResto:regResto|saidaResto[4]                                                              ; clk          ; clk         ; 0.000        ; 0.004      ; 2.239      ;
; 1.956 ; Controle:controle|resetResto     ; RegResto:regResto|saidaResto[0]                                                              ; clk          ; clk         ; -0.500       ; -0.002     ; 1.740      ;
; 1.956 ; Controle:controle|resetResto     ; RegResto:regResto|saidaResto[1]                                                              ; clk          ; clk         ; -0.500       ; -0.002     ; 1.740      ;
; 1.956 ; Controle:controle|resetResto     ; RegResto:regResto|saidaResto[2]                                                              ; clk          ; clk         ; -0.500       ; -0.002     ; 1.740      ;
; 1.956 ; Controle:controle|resetResto     ; RegResto:regResto|saidaResto[3]                                                              ; clk          ; clk         ; -0.500       ; -0.002     ; 1.740      ;
; 1.956 ; Controle:controle|resetResto     ; RegResto:regResto|saidaResto[4]                                                              ; clk          ; clk         ; -0.500       ; -0.002     ; 1.740      ;
; 1.956 ; Controle:controle|resetResto     ; RegResto:regResto|saidaResto[5]                                                              ; clk          ; clk         ; -0.500       ; -0.002     ; 1.740      ;
; 1.956 ; Controle:controle|resetResto     ; RegResto:regResto|saidaResto[6]                                                              ; clk          ; clk         ; -0.500       ; -0.002     ; 1.740      ;
; 1.956 ; Controle:controle|resetResto     ; RegResto:regResto|saidaResto[7]                                                              ; clk          ; clk         ; -0.500       ; -0.002     ; 1.740      ;
; 1.964 ; Controle:controle|Endereco[2]    ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; -0.500       ; 0.070      ; 1.784      ;
; 1.970 ; Controle:controle|resetResto     ; RegResto:regResto|saidaResto[13]                                                             ; clk          ; clk         ; -0.500       ; -0.002     ; 1.754      ;
; 1.971 ; Controle:controle|resetResto     ; RegResto:regResto|saidaResto[12]                                                             ; clk          ; clk         ; -0.500       ; -0.002     ; 1.755      ;
; 1.972 ; Controle:controle|Endereco[1]    ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; -0.500       ; 0.070      ; 1.792      ;
; 1.972 ; Controle:controle|resetResto     ; RegResto:regResto|saidaResto[9]                                                              ; clk          ; clk         ; -0.500       ; -0.002     ; 1.756      ;
; 1.977 ; Controle:controle|multp          ; Controle:controle|resetResto                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 2.264      ;
; 1.979 ; AntiLoopM:antiloopm|saidaALM[11] ; AntiLoopD:antiloopd|saidaALD[11]                                                             ; clk          ; clk         ; 0.000        ; -0.003     ; 2.262      ;
; 1.994 ; Controle:controle|SELM           ; Controle:controle|contador[4]                                                                ; clk          ; clk         ; 0.000        ; -0.003     ; 2.277      ;
; 1.996 ; AntiLoopM:antiloopm|saidaALM[7]  ; regC:regc|saidaC[7]                                                                          ; clk          ; clk         ; 0.000        ; 0.004      ; 2.286      ;
+-------+----------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------+
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[0]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[0]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[10]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[10]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[11]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[11]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[12]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[12]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[13]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[13]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[14]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[14]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[15]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[15]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[1]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[1]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[2]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[2]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[3]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[3]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[4]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[4]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[5]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[5]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[6]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[6]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[7]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[7]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[8]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[8]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[9]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[9]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[0]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[0]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[10]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[10]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[11]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[11]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[12]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[12]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[13]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[13]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[14]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[14]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[15]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[15]                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[1]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[1]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[2]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[2]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[3]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[3]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[4]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[4]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[5]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[5]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[6]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[6]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[7]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[7]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[8]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[8]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[9]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[9]                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|DIV                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|DIV                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnA                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnA                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnB                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnB                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnC                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnC                                                                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnResto                                                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnResto                                                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|Endereco[1]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|Endereco[1]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|Endereco[2]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|Endereco[2]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|Op                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|Op                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|SELD                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|SELD                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|SELM                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|SELM                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[0]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[0]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[1]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[1]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[2]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[2]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[3]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[3]                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[4]                                                                ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; saida[*]        ; clk        ; 7.821 ; 7.821 ; Rise       ; clk             ;
;  saida[0]       ; clk        ; 6.945 ; 6.945 ; Rise       ; clk             ;
;  saida[1]       ; clk        ; 7.821 ; 7.821 ; Rise       ; clk             ;
;  saida[2]       ; clk        ; 6.967 ; 6.967 ; Rise       ; clk             ;
;  saida[3]       ; clk        ; 7.806 ; 7.806 ; Rise       ; clk             ;
;  saida[4]       ; clk        ; 6.952 ; 6.952 ; Rise       ; clk             ;
;  saida[5]       ; clk        ; 7.237 ; 7.237 ; Rise       ; clk             ;
;  saida[6]       ; clk        ; 6.957 ; 6.957 ; Rise       ; clk             ;
;  saida[7]       ; clk        ; 7.782 ; 7.782 ; Rise       ; clk             ;
;  saida[8]       ; clk        ; 7.488 ; 7.488 ; Rise       ; clk             ;
;  saida[9]       ; clk        ; 6.932 ; 6.932 ; Rise       ; clk             ;
;  saida[10]      ; clk        ; 7.222 ; 7.222 ; Rise       ; clk             ;
;  saida[11]      ; clk        ; 6.927 ; 6.927 ; Rise       ; clk             ;
;  saida[12]      ; clk        ; 7.788 ; 7.788 ; Rise       ; clk             ;
;  saida[13]      ; clk        ; 7.516 ; 7.516 ; Rise       ; clk             ;
;  saida[14]      ; clk        ; 7.801 ; 7.801 ; Rise       ; clk             ;
;  saida[15]      ; clk        ; 7.500 ; 7.500 ; Rise       ; clk             ;
; saidaResto[*]   ; clk        ; 7.712 ; 7.712 ; Rise       ; clk             ;
;  saidaResto[0]  ; clk        ; 7.211 ; 7.211 ; Rise       ; clk             ;
;  saidaResto[1]  ; clk        ; 7.712 ; 7.712 ; Rise       ; clk             ;
;  saidaResto[2]  ; clk        ; 7.217 ; 7.217 ; Rise       ; clk             ;
;  saidaResto[3]  ; clk        ; 7.568 ; 7.568 ; Rise       ; clk             ;
;  saidaResto[4]  ; clk        ; 7.515 ; 7.515 ; Rise       ; clk             ;
;  saidaResto[5]  ; clk        ; 7.340 ; 7.340 ; Rise       ; clk             ;
;  saidaResto[6]  ; clk        ; 6.980 ; 6.980 ; Rise       ; clk             ;
;  saidaResto[7]  ; clk        ; 7.232 ; 7.232 ; Rise       ; clk             ;
;  saidaResto[8]  ; clk        ; 6.939 ; 6.939 ; Rise       ; clk             ;
;  saidaResto[9]  ; clk        ; 7.222 ; 7.222 ; Rise       ; clk             ;
;  saidaResto[10] ; clk        ; 7.287 ; 7.287 ; Rise       ; clk             ;
;  saidaResto[11] ; clk        ; 6.932 ; 6.932 ; Rise       ; clk             ;
;  saidaResto[12] ; clk        ; 7.534 ; 7.534 ; Rise       ; clk             ;
;  saidaResto[13] ; clk        ; 7.546 ; 7.546 ; Rise       ; clk             ;
;  saidaResto[14] ; clk        ; 7.193 ; 7.193 ; Rise       ; clk             ;
;  saidaResto[15] ; clk        ; 6.928 ; 6.928 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; saida[*]        ; clk        ; 6.927 ; 6.927 ; Rise       ; clk             ;
;  saida[0]       ; clk        ; 6.945 ; 6.945 ; Rise       ; clk             ;
;  saida[1]       ; clk        ; 7.821 ; 7.821 ; Rise       ; clk             ;
;  saida[2]       ; clk        ; 6.967 ; 6.967 ; Rise       ; clk             ;
;  saida[3]       ; clk        ; 7.806 ; 7.806 ; Rise       ; clk             ;
;  saida[4]       ; clk        ; 6.952 ; 6.952 ; Rise       ; clk             ;
;  saida[5]       ; clk        ; 7.237 ; 7.237 ; Rise       ; clk             ;
;  saida[6]       ; clk        ; 6.957 ; 6.957 ; Rise       ; clk             ;
;  saida[7]       ; clk        ; 7.782 ; 7.782 ; Rise       ; clk             ;
;  saida[8]       ; clk        ; 7.488 ; 7.488 ; Rise       ; clk             ;
;  saida[9]       ; clk        ; 6.932 ; 6.932 ; Rise       ; clk             ;
;  saida[10]      ; clk        ; 7.222 ; 7.222 ; Rise       ; clk             ;
;  saida[11]      ; clk        ; 6.927 ; 6.927 ; Rise       ; clk             ;
;  saida[12]      ; clk        ; 7.788 ; 7.788 ; Rise       ; clk             ;
;  saida[13]      ; clk        ; 7.516 ; 7.516 ; Rise       ; clk             ;
;  saida[14]      ; clk        ; 7.801 ; 7.801 ; Rise       ; clk             ;
;  saida[15]      ; clk        ; 7.500 ; 7.500 ; Rise       ; clk             ;
; saidaResto[*]   ; clk        ; 6.928 ; 6.928 ; Rise       ; clk             ;
;  saidaResto[0]  ; clk        ; 7.211 ; 7.211 ; Rise       ; clk             ;
;  saidaResto[1]  ; clk        ; 7.712 ; 7.712 ; Rise       ; clk             ;
;  saidaResto[2]  ; clk        ; 7.217 ; 7.217 ; Rise       ; clk             ;
;  saidaResto[3]  ; clk        ; 7.568 ; 7.568 ; Rise       ; clk             ;
;  saidaResto[4]  ; clk        ; 7.515 ; 7.515 ; Rise       ; clk             ;
;  saidaResto[5]  ; clk        ; 7.340 ; 7.340 ; Rise       ; clk             ;
;  saidaResto[6]  ; clk        ; 6.980 ; 6.980 ; Rise       ; clk             ;
;  saidaResto[7]  ; clk        ; 7.232 ; 7.232 ; Rise       ; clk             ;
;  saidaResto[8]  ; clk        ; 6.939 ; 6.939 ; Rise       ; clk             ;
;  saidaResto[9]  ; clk        ; 7.222 ; 7.222 ; Rise       ; clk             ;
;  saidaResto[10] ; clk        ; 7.287 ; 7.287 ; Rise       ; clk             ;
;  saidaResto[11] ; clk        ; 6.932 ; 6.932 ; Rise       ; clk             ;
;  saidaResto[12] ; clk        ; 7.534 ; 7.534 ; Rise       ; clk             ;
;  saidaResto[13] ; clk        ; 7.546 ; 7.546 ; Rise       ; clk             ;
;  saidaResto[14] ; clk        ; 7.193 ; 7.193 ; Rise       ; clk             ;
;  saidaResto[15] ; clk        ; 6.928 ; 6.928 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -3.255 ; -220.728      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.423 ; -118.918              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                        ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -3.255 ; regA:rega|saidaA[0]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.006      ; 3.793      ;
; -3.228 ; AntiLoopM:antiloopm|saidaALM[6] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.758      ;
; -3.224 ; AntiLoopD:antiloopd|saidaALD[0] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.006      ; 3.762      ;
; -3.199 ; regA:regb|saidaA[2]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.736      ;
; -3.193 ; Controle:controle|SELD          ; Controle:controle|contador[4] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.224      ;
; -3.185 ; regA:regb|saidaA[4]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.722      ;
; -3.180 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.717      ;
; -3.178 ; regA:rega|saidaA[2]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.715      ;
; -3.177 ; regA:rega|saidaA[0]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.006      ; 3.715      ;
; -3.177 ; regA:rega|saidaA[0]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.006      ; 3.715      ;
; -3.177 ; regA:rega|saidaA[0]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.006      ; 3.715      ;
; -3.177 ; regA:rega|saidaA[0]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.006      ; 3.715      ;
; -3.177 ; regA:rega|saidaA[0]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.006      ; 3.715      ;
; -3.176 ; regA:regb|saidaA[6]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.706      ;
; -3.169 ; regA:rega|saidaA[6]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.706      ;
; -3.168 ; regA:regb|saidaA[3]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.705      ;
; -3.155 ; AntiLoopM:antiloopm|saidaALM[4] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.692      ;
; -3.152 ; regA:regb|saidaA[0]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.689      ;
; -3.150 ; AntiLoopM:antiloopm|saidaALM[6] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.680      ;
; -3.150 ; AntiLoopM:antiloopm|saidaALM[6] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.680      ;
; -3.150 ; AntiLoopM:antiloopm|saidaALM[6] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.680      ;
; -3.150 ; AntiLoopM:antiloopm|saidaALM[6] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.680      ;
; -3.150 ; AntiLoopM:antiloopm|saidaALM[6] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.680      ;
; -3.148 ; regA:regb|saidaA[1]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.685      ;
; -3.146 ; AntiLoopD:antiloopd|saidaALD[0] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.006      ; 3.684      ;
; -3.146 ; AntiLoopD:antiloopd|saidaALD[0] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.006      ; 3.684      ;
; -3.146 ; AntiLoopD:antiloopd|saidaALD[0] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.006      ; 3.684      ;
; -3.146 ; AntiLoopD:antiloopd|saidaALD[0] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.006      ; 3.684      ;
; -3.146 ; AntiLoopD:antiloopd|saidaALD[0] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.006      ; 3.684      ;
; -3.121 ; regA:regb|saidaA[2]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.658      ;
; -3.121 ; regA:regb|saidaA[2]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.658      ;
; -3.121 ; regA:regb|saidaA[2]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.658      ;
; -3.121 ; regA:regb|saidaA[2]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.658      ;
; -3.121 ; regA:regb|saidaA[2]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.658      ;
; -3.118 ; AntiLoopM:antiloopm|saidaALM[5] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.655      ;
; -3.118 ; AntiLoopM:antiloopm|saidaALM[1] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.655      ;
; -3.115 ; Controle:controle|SELD          ; Controle:controle|contador[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.146      ;
; -3.115 ; Controle:controle|SELD          ; Controle:controle|contador[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.146      ;
; -3.115 ; Controle:controle|SELD          ; Controle:controle|contador[5] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.146      ;
; -3.115 ; Controle:controle|SELD          ; Controle:controle|contador[6] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.146      ;
; -3.115 ; Controle:controle|SELD          ; Controle:controle|contador[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 4.146      ;
; -3.114 ; regA:rega|saidaA[1]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.651      ;
; -3.110 ; regA:rega|saidaA[5]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.647      ;
; -3.107 ; regA:regb|saidaA[4]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.644      ;
; -3.107 ; regA:regb|saidaA[4]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.644      ;
; -3.107 ; regA:regb|saidaA[4]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.644      ;
; -3.107 ; regA:regb|saidaA[4]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.644      ;
; -3.107 ; regA:regb|saidaA[4]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.644      ;
; -3.102 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.639      ;
; -3.102 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.639      ;
; -3.102 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.639      ;
; -3.102 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.639      ;
; -3.102 ; AntiLoopM:antiloopm|saidaALM[0] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.639      ;
; -3.100 ; regA:rega|saidaA[2]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.637      ;
; -3.100 ; regA:rega|saidaA[2]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.637      ;
; -3.100 ; regA:rega|saidaA[2]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.637      ;
; -3.100 ; regA:rega|saidaA[2]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.637      ;
; -3.100 ; regA:rega|saidaA[2]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.637      ;
; -3.098 ; regA:regb|saidaA[6]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.628      ;
; -3.098 ; regA:regb|saidaA[6]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.628      ;
; -3.098 ; regA:regb|saidaA[6]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.628      ;
; -3.098 ; regA:regb|saidaA[6]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.628      ;
; -3.098 ; regA:regb|saidaA[6]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; -0.002     ; 3.628      ;
; -3.096 ; AntiLoopM:antiloopm|saidaALM[7] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.633      ;
; -3.091 ; regA:rega|saidaA[6]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.628      ;
; -3.091 ; regA:rega|saidaA[6]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.628      ;
; -3.091 ; regA:rega|saidaA[6]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.628      ;
; -3.091 ; regA:rega|saidaA[6]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.628      ;
; -3.091 ; regA:rega|saidaA[6]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.628      ;
; -3.090 ; regA:regb|saidaA[3]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.627      ;
; -3.090 ; regA:regb|saidaA[3]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.627      ;
; -3.090 ; regA:regb|saidaA[3]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.627      ;
; -3.090 ; regA:regb|saidaA[3]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.627      ;
; -3.090 ; regA:regb|saidaA[3]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.627      ;
; -3.083 ; AntiLoopD:antiloopd|saidaALD[1] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.620      ;
; -3.082 ; AntiLoopM:antiloopm|saidaALM[2] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.619      ;
; -3.080 ; AntiLoopD:antiloopd|saidaALD[5] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.617      ;
; -3.077 ; AntiLoopM:antiloopm|saidaALM[4] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.614      ;
; -3.077 ; AntiLoopM:antiloopm|saidaALM[4] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.614      ;
; -3.077 ; AntiLoopM:antiloopm|saidaALM[4] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.614      ;
; -3.077 ; AntiLoopM:antiloopm|saidaALM[4] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.614      ;
; -3.077 ; AntiLoopM:antiloopm|saidaALM[4] ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.614      ;
; -3.074 ; regA:regb|saidaA[0]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.611      ;
; -3.074 ; regA:regb|saidaA[0]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.611      ;
; -3.074 ; regA:regb|saidaA[0]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.611      ;
; -3.074 ; regA:regb|saidaA[0]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.611      ;
; -3.074 ; regA:regb|saidaA[0]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.611      ;
; -3.071 ; regA:regb|saidaA[5]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.608      ;
; -3.070 ; regA:regb|saidaA[1]             ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.607      ;
; -3.070 ; regA:regb|saidaA[1]             ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.607      ;
; -3.070 ; regA:regb|saidaA[1]             ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.607      ;
; -3.070 ; regA:regb|saidaA[1]             ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.607      ;
; -3.070 ; regA:regb|saidaA[1]             ; Controle:controle|contador[7] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.607      ;
; -3.068 ; Controle:controle|SELM          ; Controle:controle|contador[4] ; clk          ; clk         ; 1.000        ; -0.003     ; 4.097      ;
; -3.066 ; regA:rega|saidaA[4]             ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.603      ;
; -3.060 ; AntiLoopM:antiloopm|saidaALM[3] ; Controle:controle|contador[4] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.597      ;
; -3.040 ; AntiLoopM:antiloopm|saidaALM[5] ; Controle:controle|contador[2] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.577      ;
; -3.040 ; AntiLoopM:antiloopm|saidaALM[5] ; Controle:controle|contador[3] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.577      ;
; -3.040 ; AntiLoopM:antiloopm|saidaALM[5] ; Controle:controle|contador[5] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.577      ;
; -3.040 ; AntiLoopM:antiloopm|saidaALM[5] ; Controle:controle|contador[6] ; clk          ; clk         ; 0.500        ; 0.005      ; 3.577      ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                        ;
+-------+----------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; RegResto:regResto|FimResto       ; RegResto:regResto|FimResto                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controle:controle|resetResto     ; Controle:controle|resetResto                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controle:controle|EnB            ; Controle:controle|EnB                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controle:controle|EnA            ; Controle:controle|EnA                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; AntiLoopM:antiloopm|saidaALM[13] ; regC:regc|saidaC[13]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; Controle:controle|state.s1       ; Controle:controle|Endereco[2]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.320 ; Controle:controle|state.s3       ; Controle:controle|state.s4                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.472      ;
; 0.320 ; Controle:controle|state.s3       ; Controle:controle|SELM                                                                       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.471      ;
; 0.321 ; Controle:controle|state.s4       ; Controle:controle|DIV                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.473      ;
; 0.324 ; AntiLoopM:antiloopm|saidaALM[15] ; regC:regc|saidaC[15]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.476      ;
; 0.336 ; AntiLoopM:antiloopm|saidaALM[11] ; regC:regc|saidaC[11]                                                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.489      ;
; 0.363 ; AntiLoopM:antiloopm|saidaALM[14] ; regC:regc|saidaC[14]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; Controle:controle|state.s2       ; Controle:controle|state.s3                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; Controle:controle|state.s2       ; Controle:controle|Endereco[2]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; Controle:controle|state.s1       ; Controle:controle|state.s2                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.370 ; Controle:controle|state.s4       ; Controle:controle|state.s1                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.393 ; Controle:controle|multp          ; Controle:controle|contador[2]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.545      ;
; 0.395 ; Controle:controle|multp          ; Controle:controle|contador[5]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.547      ;
; 0.403 ; Controle:controle|multp          ; Controle:controle|contador[3]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.555      ;
; 0.404 ; Controle:controle|multp          ; Controle:controle|contador[6]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.556      ;
; 0.404 ; Controle:controle|multp          ; Controle:controle|contador[7]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.556      ;
; 0.448 ; Controle:controle|multp          ; Controle:controle|contador[4]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.600      ;
; 0.454 ; AntiLoopM:antiloopm|saidaALM[12] ; regC:regc|saidaC[12]                                                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.607      ;
; 0.454 ; Controle:controle|EnC            ; Controle:controle|EnC                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.606      ;
; 0.458 ; AntiLoopM:antiloopm|saidaALM[10] ; regC:regc|saidaC[10]                                                                         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.611      ;
; 0.478 ; Controle:controle|state.s3       ; Controle:controle|Endereco[1]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.630      ;
; 0.499 ; regA:rega|saidaA[5]              ; RegResto:regResto|saidaResto[5]                                                              ; clk          ; clk         ; 0.000        ; 0.004      ; 0.655      ;
; 0.508 ; Controle:controle|multp          ; Controle:controle|SELD                                                                       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.661      ;
; 0.541 ; Controle:controle|contador[1]    ; Controle:controle|contador[1]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.693      ;
; 0.544 ; AntiLoopM:antiloopm|saidaALM[9]  ; regC:regc|saidaC[9]                                                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 0.697      ;
; 0.550 ; Controle:controle|state.s1       ; Controle:controle|Endereco[1]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.702      ;
; 0.567 ; AntiLoopM:antiloopm|saidaALM[8]  ; regC:regc|saidaC[8]                                                                          ; clk          ; clk         ; 0.000        ; 0.001      ; 0.720      ;
; 0.568 ; Controle:controle|multp          ; Controle:controle|EnResto                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; Controle:controle|multp          ; Controle:controle|multp                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.721      ;
; 0.585 ; regA:rega|saidaA[7]              ; RegResto:regResto|saidaResto[7]                                                              ; clk          ; clk         ; 0.000        ; 0.004      ; 0.741      ;
; 0.590 ; Controle:controle|DIV            ; Controle:controle|EnB                                                                        ; clk          ; clk         ; 0.000        ; -0.010     ; 0.732      ;
; 0.623 ; Controle:controle|state.s3       ; Controle:controle|Op                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.775      ;
; 0.627 ; Controle:controle|SELD           ; Controle:controle|SELD                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.779      ;
; 0.652 ; Controle:controle|EnResto        ; Controle:controle|EnResto                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.804      ;
; 0.654 ; Controle:controle|menor          ; Controle:controle|menor                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.806      ;
; 0.667 ; regA:rega|saidaA[2]              ; RegResto:regResto|saidaResto[2]                                                              ; clk          ; clk         ; 0.000        ; 0.004      ; 0.823      ;
; 0.673 ; regA:rega|saidaA[6]              ; RegResto:regResto|saidaResto[6]                                                              ; clk          ; clk         ; 0.000        ; 0.004      ; 0.829      ;
; 0.676 ; AntiLoopM:antiloopm|saidaALM[4]  ; regC:regc|saidaC[4]                                                                          ; clk          ; clk         ; 0.000        ; 0.004      ; 0.832      ;
; 0.676 ; regA:rega|saidaA[1]              ; RegResto:regResto|saidaResto[1]                                                              ; clk          ; clk         ; 0.000        ; 0.004      ; 0.832      ;
; 0.677 ; AntiLoopM:antiloopm|saidaALM[1]  ; regC:regc|saidaC[1]                                                                          ; clk          ; clk         ; 0.000        ; 0.004      ; 0.833      ;
; 0.680 ; AntiLoopM:antiloopm|saidaALM[2]  ; regC:regc|saidaC[2]                                                                          ; clk          ; clk         ; 0.000        ; 0.004      ; 0.836      ;
; 0.694 ; AntiLoopD:antiloopd|saidaALD[14] ; AntiLoopD:antiloopd|saidaALD[14]                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.846      ;
; 0.695 ; Controle:controle|state.s1       ; Controle:controle|Op                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.847      ;
; 0.702 ; AntiLoopM:antiloopm|saidaALM[0]  ; regC:regc|saidaC[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.004      ; 0.858      ;
; 0.710 ; Controle:controle|contador[4]    ; Controle:controle|contador[4]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.862      ;
; 0.712 ; AntiLoopM:antiloopm|saidaALM[5]  ; regC:regc|saidaC[5]                                                                          ; clk          ; clk         ; 0.000        ; 0.004      ; 0.868      ;
; 0.721 ; AntiLoopM:antiloopm|saidaALM[11] ; AntiLoopD:antiloopd|saidaALD[11]                                                             ; clk          ; clk         ; 0.000        ; -0.003     ; 0.870      ;
; 0.734 ; Controle:controle|DIV            ; Controle:controle|menor                                                                      ; clk          ; clk         ; 0.000        ; -0.003     ; 0.883      ;
; 0.739 ; Controle:controle|EnA            ; regA:rega|FimA                                                                               ; clk          ; clk         ; -0.500       ; 0.000      ; 0.391      ;
; 0.744 ; AntiLoopM:antiloopm|saidaALM[8]  ; AntiLoopD:antiloopd|saidaALD[8]                                                              ; clk          ; clk         ; 0.000        ; -0.003     ; 0.893      ;
; 0.750 ; regA:rega|saidaA[4]              ; RegResto:regResto|saidaResto[4]                                                              ; clk          ; clk         ; 0.000        ; 0.004      ; 0.906      ;
; 0.760 ; AntiLoopM:antiloopm|saidaALM[7]  ; regC:regc|saidaC[7]                                                                          ; clk          ; clk         ; 0.000        ; 0.004      ; 0.916      ;
; 0.769 ; Controle:controle|multp          ; Controle:controle|resetResto                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.922      ;
; 0.781 ; AntiLoopD:antiloopd|saidaALD[9]  ; AntiLoopD:antiloopd|saidaALD[9]                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.933      ;
; 0.796 ; Controle:controle|contador[3]    ; Controle:controle|contador[3]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.948      ;
; 0.803 ; Controle:controle|contador[2]    ; Controle:controle|contador[2]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.955      ;
; 0.817 ; AntiLoopM:antiloopm|saidaALM[15] ; AntiLoopD:antiloopd|saidaALD[15]                                                             ; clk          ; clk         ; 0.000        ; -0.004     ; 0.965      ;
; 0.829 ; Controle:controle|multp          ; Controle:controle|contador[1]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.981      ;
; 0.830 ; Controle:controle|SELM           ; Controle:controle|contador[2]                                                                ; clk          ; clk         ; 0.000        ; -0.003     ; 0.979      ;
; 0.830 ; Controle:controle|SELM           ; Controle:controle|contador[3]                                                                ; clk          ; clk         ; 0.000        ; -0.003     ; 0.979      ;
; 0.830 ; Controle:controle|SELM           ; Controle:controle|contador[5]                                                                ; clk          ; clk         ; 0.000        ; -0.003     ; 0.979      ;
; 0.830 ; Controle:controle|SELM           ; Controle:controle|contador[6]                                                                ; clk          ; clk         ; 0.000        ; -0.003     ; 0.979      ;
; 0.830 ; Controle:controle|SELM           ; Controle:controle|contador[7]                                                                ; clk          ; clk         ; 0.000        ; -0.003     ; 0.979      ;
; 0.834 ; AntiLoopD:antiloopd|saidaALD[14] ; AntiLoopD:antiloopd|saidaALD[15]                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.986      ;
; 0.842 ; Controle:controle|SELM           ; Controle:controle|contador[4]                                                                ; clk          ; clk         ; 0.000        ; -0.003     ; 0.991      ;
; 0.842 ; Controle:controle|contador[1]    ; Controle:controle|contador[2]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.994      ;
; 0.843 ; AntiLoopM:antiloopm|saidaALM[12] ; AntiLoopD:antiloopd|saidaALD[12]                                                             ; clk          ; clk         ; 0.000        ; -0.003     ; 0.992      ;
; 0.845 ; AntiLoopM:antiloopm|saidaALM[6]  ; regC:regc|saidaC[6]                                                                          ; clk          ; clk         ; 0.000        ; -0.003     ; 0.994      ;
; 0.858 ; regA:rega|saidaA[3]              ; RegResto:regResto|saidaResto[3]                                                              ; clk          ; clk         ; 0.000        ; 0.004      ; 1.014      ;
; 0.861 ; AntiLoopM:antiloopm|saidaALM[11] ; AntiLoopD:antiloopd|saidaALD[12]                                                             ; clk          ; clk         ; 0.000        ; -0.003     ; 1.010      ;
; 0.861 ; regA:rega|FimA                   ; Controle:controle|EnA                                                                        ; clk          ; clk         ; -0.500       ; 0.000      ; 0.513      ;
; 0.864 ; AntiLoopM:antiloopm|saidaALM[10] ; AntiLoopD:antiloopd|saidaALD[10]                                                             ; clk          ; clk         ; 0.000        ; -0.003     ; 1.013      ;
; 0.866 ; AntiLoopD:antiloopd|saidaALD[14] ; AntiLoopM:antiloopm|saidaALM[14]                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.018      ;
; 0.869 ; AntiLoopD:antiloopd|saidaALD[14] ; regC:regc|saidaC[14]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.021      ;
; 0.875 ; Controle:controle|contador[1]    ; Controle:controle|contador[3]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.027      ;
; 0.876 ; Controle:controle|multp          ; Controle:controle|menor                                                                      ; clk          ; clk         ; 0.000        ; 0.001      ; 1.029      ;
; 0.877 ; Controle:controle|DIV            ; Controle:controle|EnC                                                                        ; clk          ; clk         ; 0.000        ; -0.003     ; 1.026      ;
; 0.880 ; regA:rega|saidaA[0]              ; RegResto:regResto|saidaResto[0]                                                              ; clk          ; clk         ; 0.000        ; 0.005      ; 1.037      ;
; 0.884 ; AntiLoopM:antiloopm|saidaALM[8]  ; AntiLoopD:antiloopd|saidaALD[9]                                                              ; clk          ; clk         ; 0.000        ; -0.003     ; 1.033      ;
; 0.884 ; Controle:controle|contador[0]    ; Controle:controle|contador[0]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.036      ;
; 0.893 ; AntiLoopM:antiloopm|saidaALM[9]  ; AntiLoopD:antiloopd|saidaALD[9]                                                              ; clk          ; clk         ; 0.000        ; -0.003     ; 1.042      ;
; 0.901 ; Controle:controle|contador[6]    ; Controle:controle|contador[6]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.907 ; Controle:controle|contador[1]    ; Controle:controle|contador[4]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.908 ; AntiLoopM:antiloopm|saidaALM[3]  ; regC:regc|saidaC[3]                                                                          ; clk          ; clk         ; 0.000        ; 0.004      ; 1.064      ;
; 0.914 ; Controle:controle|EnA            ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; -0.500       ; 0.066      ; 0.618      ;
; 0.919 ; AntiLoopD:antiloopd|saidaALD[9]  ; AntiLoopD:antiloopd|saidaALD[10]                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.919 ; AntiLoopM:antiloopm|saidaALM[8]  ; AntiLoopD:antiloopd|saidaALD[10]                                                             ; clk          ; clk         ; 0.000        ; -0.003     ; 1.068      ;
; 0.924 ; AntiLoopD:antiloopd|saidaALD[15] ; AntiLoopD:antiloopd|saidaALD[15]                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.933 ; Controle:controle|contador[3]    ; Controle:controle|contador[4]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.085      ;
; 0.941 ; Controle:controle|contador[2]    ; Controle:controle|contador[3]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.093      ;
; 0.942 ; Controle:controle|DIV            ; Controle:controle|SELD                                                                       ; clk          ; clk         ; 0.000        ; -0.003     ; 1.091      ;
; 0.948 ; Controle:controle|contador[5]    ; Controle:controle|contador[5]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.100      ;
; 0.952 ; Controle:controle|SELM           ; Controle:controle|menor                                                                      ; clk          ; clk         ; 0.000        ; -0.002     ; 1.102      ;
; 0.954 ; AntiLoopD:antiloopd|saidaALD[9]  ; AntiLoopD:antiloopd|saidaALD[11]                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.106      ;
; 0.954 ; AntiLoopM:antiloopm|saidaALM[8]  ; AntiLoopD:antiloopd|saidaALD[11]                                                             ; clk          ; clk         ; 0.000        ; -0.003     ; 1.103      ;
+-------+----------------------------------+----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; ROM:rom|altsyncram:temp_rtl_0|altsyncram_2q61:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[0]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[0]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[10]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[10]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[11]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[11]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[12]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[12]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[13]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[13]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[14]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[14]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[15]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[15]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[1]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[1]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[2]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[2]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[3]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[3]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[4]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[4]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[5]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[5]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[6]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[6]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[7]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[7]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[8]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[8]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[9]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopD:antiloopd|saidaALD[9]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[0]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[0]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[10]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[10]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[11]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[11]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[12]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[12]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[13]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[13]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[14]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[14]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[15]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[15]                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[1]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[1]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[2]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[2]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[3]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[3]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[4]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[4]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[5]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[5]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[6]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[6]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[7]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[7]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[8]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[8]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[9]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AntiLoopM:antiloopm|saidaALM[9]                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|DIV                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|DIV                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnA                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnA                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnB                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnB                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnC                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnC                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|EnResto                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|EnResto                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|Endereco[1]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|Endereco[1]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|Endereco[2]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|Endereco[2]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|Op                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|Op                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|SELD                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|SELD                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|SELM                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|SELM                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[0]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[0]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[1]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[1]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[2]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[2]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[3]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; Controle:controle|contador[3]                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; Controle:controle|contador[4]                                                                ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; saida[*]        ; clk        ; 4.145 ; 4.145 ; Rise       ; clk             ;
;  saida[0]       ; clk        ; 3.800 ; 3.800 ; Rise       ; clk             ;
;  saida[1]       ; clk        ; 4.145 ; 4.145 ; Rise       ; clk             ;
;  saida[2]       ; clk        ; 3.825 ; 3.825 ; Rise       ; clk             ;
;  saida[3]       ; clk        ; 4.129 ; 4.129 ; Rise       ; clk             ;
;  saida[4]       ; clk        ; 3.807 ; 3.807 ; Rise       ; clk             ;
;  saida[5]       ; clk        ; 3.921 ; 3.921 ; Rise       ; clk             ;
;  saida[6]       ; clk        ; 3.814 ; 3.814 ; Rise       ; clk             ;
;  saida[7]       ; clk        ; 4.110 ; 4.110 ; Rise       ; clk             ;
;  saida[8]       ; clk        ; 3.999 ; 3.999 ; Rise       ; clk             ;
;  saida[9]       ; clk        ; 3.791 ; 3.791 ; Rise       ; clk             ;
;  saida[10]      ; clk        ; 3.904 ; 3.904 ; Rise       ; clk             ;
;  saida[11]      ; clk        ; 3.791 ; 3.791 ; Rise       ; clk             ;
;  saida[12]      ; clk        ; 4.123 ; 4.123 ; Rise       ; clk             ;
;  saida[13]      ; clk        ; 4.013 ; 4.013 ; Rise       ; clk             ;
;  saida[14]      ; clk        ; 4.126 ; 4.126 ; Rise       ; clk             ;
;  saida[15]      ; clk        ; 4.009 ; 4.009 ; Rise       ; clk             ;
; saidaResto[*]   ; clk        ; 4.127 ; 4.127 ; Rise       ; clk             ;
;  saidaResto[0]  ; clk        ; 3.894 ; 3.894 ; Rise       ; clk             ;
;  saidaResto[1]  ; clk        ; 4.127 ; 4.127 ; Rise       ; clk             ;
;  saidaResto[2]  ; clk        ; 3.902 ; 3.902 ; Rise       ; clk             ;
;  saidaResto[3]  ; clk        ; 4.058 ; 4.058 ; Rise       ; clk             ;
;  saidaResto[4]  ; clk        ; 4.026 ; 4.026 ; Rise       ; clk             ;
;  saidaResto[5]  ; clk        ; 3.989 ; 3.989 ; Rise       ; clk             ;
;  saidaResto[6]  ; clk        ; 3.836 ; 3.836 ; Rise       ; clk             ;
;  saidaResto[7]  ; clk        ; 3.915 ; 3.915 ; Rise       ; clk             ;
;  saidaResto[8]  ; clk        ; 3.796 ; 3.796 ; Rise       ; clk             ;
;  saidaResto[9]  ; clk        ; 3.902 ; 3.902 ; Rise       ; clk             ;
;  saidaResto[10] ; clk        ; 3.950 ; 3.950 ; Rise       ; clk             ;
;  saidaResto[11] ; clk        ; 3.791 ; 3.791 ; Rise       ; clk             ;
;  saidaResto[12] ; clk        ; 4.035 ; 4.035 ; Rise       ; clk             ;
;  saidaResto[13] ; clk        ; 4.042 ; 4.042 ; Rise       ; clk             ;
;  saidaResto[14] ; clk        ; 3.882 ; 3.882 ; Rise       ; clk             ;
;  saidaResto[15] ; clk        ; 3.791 ; 3.791 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; saida[*]        ; clk        ; 3.791 ; 3.791 ; Rise       ; clk             ;
;  saida[0]       ; clk        ; 3.800 ; 3.800 ; Rise       ; clk             ;
;  saida[1]       ; clk        ; 4.145 ; 4.145 ; Rise       ; clk             ;
;  saida[2]       ; clk        ; 3.825 ; 3.825 ; Rise       ; clk             ;
;  saida[3]       ; clk        ; 4.129 ; 4.129 ; Rise       ; clk             ;
;  saida[4]       ; clk        ; 3.807 ; 3.807 ; Rise       ; clk             ;
;  saida[5]       ; clk        ; 3.921 ; 3.921 ; Rise       ; clk             ;
;  saida[6]       ; clk        ; 3.814 ; 3.814 ; Rise       ; clk             ;
;  saida[7]       ; clk        ; 4.110 ; 4.110 ; Rise       ; clk             ;
;  saida[8]       ; clk        ; 3.999 ; 3.999 ; Rise       ; clk             ;
;  saida[9]       ; clk        ; 3.791 ; 3.791 ; Rise       ; clk             ;
;  saida[10]      ; clk        ; 3.904 ; 3.904 ; Rise       ; clk             ;
;  saida[11]      ; clk        ; 3.791 ; 3.791 ; Rise       ; clk             ;
;  saida[12]      ; clk        ; 4.123 ; 4.123 ; Rise       ; clk             ;
;  saida[13]      ; clk        ; 4.013 ; 4.013 ; Rise       ; clk             ;
;  saida[14]      ; clk        ; 4.126 ; 4.126 ; Rise       ; clk             ;
;  saida[15]      ; clk        ; 4.009 ; 4.009 ; Rise       ; clk             ;
; saidaResto[*]   ; clk        ; 3.791 ; 3.791 ; Rise       ; clk             ;
;  saidaResto[0]  ; clk        ; 3.894 ; 3.894 ; Rise       ; clk             ;
;  saidaResto[1]  ; clk        ; 4.127 ; 4.127 ; Rise       ; clk             ;
;  saidaResto[2]  ; clk        ; 3.902 ; 3.902 ; Rise       ; clk             ;
;  saidaResto[3]  ; clk        ; 4.058 ; 4.058 ; Rise       ; clk             ;
;  saidaResto[4]  ; clk        ; 4.026 ; 4.026 ; Rise       ; clk             ;
;  saidaResto[5]  ; clk        ; 3.989 ; 3.989 ; Rise       ; clk             ;
;  saidaResto[6]  ; clk        ; 3.836 ; 3.836 ; Rise       ; clk             ;
;  saidaResto[7]  ; clk        ; 3.915 ; 3.915 ; Rise       ; clk             ;
;  saidaResto[8]  ; clk        ; 3.796 ; 3.796 ; Rise       ; clk             ;
;  saidaResto[9]  ; clk        ; 3.902 ; 3.902 ; Rise       ; clk             ;
;  saidaResto[10] ; clk        ; 3.950 ; 3.950 ; Rise       ; clk             ;
;  saidaResto[11] ; clk        ; 3.791 ; 3.791 ; Rise       ; clk             ;
;  saidaResto[12] ; clk        ; 4.035 ; 4.035 ; Rise       ; clk             ;
;  saidaResto[13] ; clk        ; 4.042 ; 4.042 ; Rise       ; clk             ;
;  saidaResto[14] ; clk        ; 3.882 ; 3.882 ; Rise       ; clk             ;
;  saidaResto[15] ; clk        ; 3.791 ; 3.791 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -9.983   ; 0.215 ; N/A      ; N/A     ; -1.814              ;
;  clk             ; -9.983   ; 0.215 ; N/A      ; N/A     ; -1.814              ;
; Design-wide TNS  ; -669.882 ; 0.0   ; 0.0      ; 0.0     ; -145.713            ;
;  clk             ; -669.882 ; 0.000 ; N/A      ; N/A     ; -145.713            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; saida[*]        ; clk        ; 7.821 ; 7.821 ; Rise       ; clk             ;
;  saida[0]       ; clk        ; 6.945 ; 6.945 ; Rise       ; clk             ;
;  saida[1]       ; clk        ; 7.821 ; 7.821 ; Rise       ; clk             ;
;  saida[2]       ; clk        ; 6.967 ; 6.967 ; Rise       ; clk             ;
;  saida[3]       ; clk        ; 7.806 ; 7.806 ; Rise       ; clk             ;
;  saida[4]       ; clk        ; 6.952 ; 6.952 ; Rise       ; clk             ;
;  saida[5]       ; clk        ; 7.237 ; 7.237 ; Rise       ; clk             ;
;  saida[6]       ; clk        ; 6.957 ; 6.957 ; Rise       ; clk             ;
;  saida[7]       ; clk        ; 7.782 ; 7.782 ; Rise       ; clk             ;
;  saida[8]       ; clk        ; 7.488 ; 7.488 ; Rise       ; clk             ;
;  saida[9]       ; clk        ; 6.932 ; 6.932 ; Rise       ; clk             ;
;  saida[10]      ; clk        ; 7.222 ; 7.222 ; Rise       ; clk             ;
;  saida[11]      ; clk        ; 6.927 ; 6.927 ; Rise       ; clk             ;
;  saida[12]      ; clk        ; 7.788 ; 7.788 ; Rise       ; clk             ;
;  saida[13]      ; clk        ; 7.516 ; 7.516 ; Rise       ; clk             ;
;  saida[14]      ; clk        ; 7.801 ; 7.801 ; Rise       ; clk             ;
;  saida[15]      ; clk        ; 7.500 ; 7.500 ; Rise       ; clk             ;
; saidaResto[*]   ; clk        ; 7.712 ; 7.712 ; Rise       ; clk             ;
;  saidaResto[0]  ; clk        ; 7.211 ; 7.211 ; Rise       ; clk             ;
;  saidaResto[1]  ; clk        ; 7.712 ; 7.712 ; Rise       ; clk             ;
;  saidaResto[2]  ; clk        ; 7.217 ; 7.217 ; Rise       ; clk             ;
;  saidaResto[3]  ; clk        ; 7.568 ; 7.568 ; Rise       ; clk             ;
;  saidaResto[4]  ; clk        ; 7.515 ; 7.515 ; Rise       ; clk             ;
;  saidaResto[5]  ; clk        ; 7.340 ; 7.340 ; Rise       ; clk             ;
;  saidaResto[6]  ; clk        ; 6.980 ; 6.980 ; Rise       ; clk             ;
;  saidaResto[7]  ; clk        ; 7.232 ; 7.232 ; Rise       ; clk             ;
;  saidaResto[8]  ; clk        ; 6.939 ; 6.939 ; Rise       ; clk             ;
;  saidaResto[9]  ; clk        ; 7.222 ; 7.222 ; Rise       ; clk             ;
;  saidaResto[10] ; clk        ; 7.287 ; 7.287 ; Rise       ; clk             ;
;  saidaResto[11] ; clk        ; 6.932 ; 6.932 ; Rise       ; clk             ;
;  saidaResto[12] ; clk        ; 7.534 ; 7.534 ; Rise       ; clk             ;
;  saidaResto[13] ; clk        ; 7.546 ; 7.546 ; Rise       ; clk             ;
;  saidaResto[14] ; clk        ; 7.193 ; 7.193 ; Rise       ; clk             ;
;  saidaResto[15] ; clk        ; 6.928 ; 6.928 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; saida[*]        ; clk        ; 3.791 ; 3.791 ; Rise       ; clk             ;
;  saida[0]       ; clk        ; 3.800 ; 3.800 ; Rise       ; clk             ;
;  saida[1]       ; clk        ; 4.145 ; 4.145 ; Rise       ; clk             ;
;  saida[2]       ; clk        ; 3.825 ; 3.825 ; Rise       ; clk             ;
;  saida[3]       ; clk        ; 4.129 ; 4.129 ; Rise       ; clk             ;
;  saida[4]       ; clk        ; 3.807 ; 3.807 ; Rise       ; clk             ;
;  saida[5]       ; clk        ; 3.921 ; 3.921 ; Rise       ; clk             ;
;  saida[6]       ; clk        ; 3.814 ; 3.814 ; Rise       ; clk             ;
;  saida[7]       ; clk        ; 4.110 ; 4.110 ; Rise       ; clk             ;
;  saida[8]       ; clk        ; 3.999 ; 3.999 ; Rise       ; clk             ;
;  saida[9]       ; clk        ; 3.791 ; 3.791 ; Rise       ; clk             ;
;  saida[10]      ; clk        ; 3.904 ; 3.904 ; Rise       ; clk             ;
;  saida[11]      ; clk        ; 3.791 ; 3.791 ; Rise       ; clk             ;
;  saida[12]      ; clk        ; 4.123 ; 4.123 ; Rise       ; clk             ;
;  saida[13]      ; clk        ; 4.013 ; 4.013 ; Rise       ; clk             ;
;  saida[14]      ; clk        ; 4.126 ; 4.126 ; Rise       ; clk             ;
;  saida[15]      ; clk        ; 4.009 ; 4.009 ; Rise       ; clk             ;
; saidaResto[*]   ; clk        ; 3.791 ; 3.791 ; Rise       ; clk             ;
;  saidaResto[0]  ; clk        ; 3.894 ; 3.894 ; Rise       ; clk             ;
;  saidaResto[1]  ; clk        ; 4.127 ; 4.127 ; Rise       ; clk             ;
;  saidaResto[2]  ; clk        ; 3.902 ; 3.902 ; Rise       ; clk             ;
;  saidaResto[3]  ; clk        ; 4.058 ; 4.058 ; Rise       ; clk             ;
;  saidaResto[4]  ; clk        ; 4.026 ; 4.026 ; Rise       ; clk             ;
;  saidaResto[5]  ; clk        ; 3.989 ; 3.989 ; Rise       ; clk             ;
;  saidaResto[6]  ; clk        ; 3.836 ; 3.836 ; Rise       ; clk             ;
;  saidaResto[7]  ; clk        ; 3.915 ; 3.915 ; Rise       ; clk             ;
;  saidaResto[8]  ; clk        ; 3.796 ; 3.796 ; Rise       ; clk             ;
;  saidaResto[9]  ; clk        ; 3.902 ; 3.902 ; Rise       ; clk             ;
;  saidaResto[10] ; clk        ; 3.950 ; 3.950 ; Rise       ; clk             ;
;  saidaResto[11] ; clk        ; 3.791 ; 3.791 ; Rise       ; clk             ;
;  saidaResto[12] ; clk        ; 4.035 ; 4.035 ; Rise       ; clk             ;
;  saidaResto[13] ; clk        ; 4.042 ; 4.042 ; Rise       ; clk             ;
;  saidaResto[14] ; clk        ; 3.882 ; 3.882 ; Rise       ; clk             ;
;  saidaResto[15] ; clk        ; 3.791 ; 3.791 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3561     ; 2368     ; 14272    ; 8308     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3561     ; 2368     ; 14272    ; 8308     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Jul 02 15:53:44 2018
Info: Command: quartus_sta SISTEMA_FINAL -c SISTEMA_FINAL
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SISTEMA_FINAL.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.983
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.983      -669.882 clk 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.814
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.814      -145.713 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.255
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.255      -220.728 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -118.918 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4578 megabytes
    Info: Processing ended: Mon Jul 02 15:53:46 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


