`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Course: CSE 401 
// Name: Bryant Aparicio & Riley Sherwood
// Create Date: 10/23/2018 11:22:52 AM
// Module Name: REG
// Project Name: Labratory 2

// Description: 

//////////////////////////////////////////////////////////////////////////////////


module REG(
input [4:0] rs,
input [4:0] rt,
input [4:0] rd,
input [31:0] writedata,
input regwrite,
output reg [31:0] A,
output reg [31:0] B,
    );
endmodule
