Timing Analyzer report for alarm
Tue Aug 13 21:16:33 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; alarm                                                   ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE6E22C8                                             ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.9%      ;
;     Processors 3-4         ;   0.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 100.57 MHz ; 100.57 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -8.943 ; -436.897           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.435 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -102.629                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                ;
+--------+----------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-------------------+--------------+-------------+--------------+------------+------------+
; -8.943 ; systicks1_[1]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.396      ; 10.340     ;
; -8.940 ; systicks1_[1]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.396      ; 10.337     ;
; -8.939 ; systicks1_[1]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.396      ; 10.336     ;
; -8.938 ; systicks1_[1]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.396      ; 10.335     ;
; -8.936 ; systicks1_[1]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.407      ; 10.344     ;
; -8.931 ; systicks1_[1]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.396      ; 10.328     ;
; -8.835 ; systicks1_[1]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.396      ; 10.232     ;
; -8.833 ; systicks1_[3]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.396      ; 10.230     ;
; -8.832 ; systicks1_[0]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 10.230     ;
; -8.830 ; systicks1_[3]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.396      ; 10.227     ;
; -8.829 ; systicks1_[0]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 10.227     ;
; -8.829 ; systicks1_[3]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.396      ; 10.226     ;
; -8.828 ; systicks1_[0]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 10.226     ;
; -8.828 ; systicks1_[3]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.396      ; 10.225     ;
; -8.827 ; systicks1_[0]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 10.225     ;
; -8.826 ; systicks1_[3]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.407      ; 10.234     ;
; -8.825 ; systicks1_[0]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.408      ; 10.234     ;
; -8.821 ; systicks1_[3]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.396      ; 10.218     ;
; -8.820 ; systicks1_[0]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 10.218     ;
; -8.725 ; systicks1_[3]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.396      ; 10.122     ;
; -8.724 ; systicks1_[0]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 10.122     ;
; -8.697 ; systicks1_[2]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 10.095     ;
; -8.694 ; systicks1_[2]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 10.092     ;
; -8.693 ; systicks1_[2]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 10.091     ;
; -8.692 ; systicks1_[2]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 10.090     ;
; -8.690 ; systicks1_[2]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.408      ; 10.099     ;
; -8.689 ; systicks1_[5]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.396      ; 10.086     ;
; -8.686 ; systicks1_[5]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.396      ; 10.083     ;
; -8.685 ; systicks1_[5]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.396      ; 10.082     ;
; -8.685 ; systicks1_[2]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 10.083     ;
; -8.684 ; systicks1_[5]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.396      ; 10.081     ;
; -8.682 ; systicks1_[5]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.407      ; 10.090     ;
; -8.677 ; systicks1_[5]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.396      ; 10.074     ;
; -8.589 ; systicks1_[2]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.987      ;
; -8.581 ; systicks1_[5]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.396      ; 9.978      ;
; -8.406 ; systicks1_[6]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.804      ;
; -8.403 ; systicks1_[6]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.801      ;
; -8.402 ; systicks1_[6]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.800      ;
; -8.401 ; systicks1_[6]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.799      ;
; -8.399 ; systicks1_[6]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.408      ; 9.808      ;
; -8.394 ; systicks1_[6]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.792      ;
; -8.389 ; systicks1_[4]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.787      ;
; -8.386 ; systicks1_[4]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.784      ;
; -8.385 ; systicks1_[4]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.783      ;
; -8.384 ; systicks1_[4]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.782      ;
; -8.382 ; systicks1_[4]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.408      ; 9.791      ;
; -8.377 ; systicks1_[4]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.775      ;
; -8.342 ; systicks1_[7]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.740      ;
; -8.339 ; systicks1_[7]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.737      ;
; -8.338 ; systicks1_[7]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.736      ;
; -8.337 ; systicks1_[7]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.735      ;
; -8.335 ; systicks1_[7]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.408      ; 9.744      ;
; -8.330 ; systicks1_[7]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.728      ;
; -8.298 ; systicks1_[6]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.696      ;
; -8.281 ; systicks1_[4]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.679      ;
; -8.234 ; systicks1_[7]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.632      ;
; -8.214 ; systicks1_[11] ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.396      ; 9.611      ;
; -8.211 ; systicks1_[11] ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.396      ; 9.608      ;
; -8.210 ; systicks1_[11] ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.396      ; 9.607      ;
; -8.209 ; systicks1_[11] ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.396      ; 9.606      ;
; -8.207 ; systicks1_[11] ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.407      ; 9.615      ;
; -8.202 ; systicks1_[11] ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.396      ; 9.599      ;
; -8.194 ; systicks1_[9]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.592      ;
; -8.191 ; systicks1_[9]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.589      ;
; -8.190 ; systicks1_[9]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.588      ;
; -8.189 ; systicks1_[9]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.587      ;
; -8.187 ; systicks1_[9]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.408      ; 9.596      ;
; -8.182 ; systicks1_[9]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.580      ;
; -8.149 ; systicks1_[10] ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.396      ; 9.546      ;
; -8.146 ; systicks1_[10] ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.396      ; 9.543      ;
; -8.145 ; systicks1_[10] ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.396      ; 9.542      ;
; -8.144 ; systicks1_[10] ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.396      ; 9.541      ;
; -8.142 ; systicks1_[10] ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.407      ; 9.550      ;
; -8.137 ; systicks1_[10] ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.396      ; 9.534      ;
; -8.106 ; systicks1_[11] ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.396      ; 9.503      ;
; -8.099 ; systicks1_[8]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.497      ;
; -8.096 ; systicks1_[8]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.494      ;
; -8.095 ; systicks1_[8]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.493      ;
; -8.094 ; systicks1_[8]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.492      ;
; -8.092 ; systicks1_[8]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.408      ; 9.501      ;
; -8.090 ; systicks1_[1]  ; val_checkable_[0] ; clk          ; clk         ; 1.000        ; -0.077     ; 9.014      ;
; -8.089 ; systicks1_[1]  ; val_checkable_[1] ; clk          ; clk         ; 1.000        ; -0.077     ; 9.013      ;
; -8.087 ; systicks1_[8]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.485      ;
; -8.086 ; systicks1_[9]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.484      ;
; -8.041 ; systicks1_[10] ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.396      ; 9.438      ;
; -7.994 ; systicks1_[1]  ; val_checkable_[3] ; clk          ; clk         ; 1.000        ; -0.077     ; 8.918      ;
; -7.991 ; systicks1_[8]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.389      ;
; -7.980 ; systicks1_[3]  ; val_checkable_[0] ; clk          ; clk         ; 1.000        ; -0.077     ; 8.904      ;
; -7.979 ; systicks1_[0]  ; val_checkable_[0] ; clk          ; clk         ; 1.000        ; -0.076     ; 8.904      ;
; -7.979 ; systicks1_[3]  ; val_checkable_[1] ; clk          ; clk         ; 1.000        ; -0.077     ; 8.903      ;
; -7.978 ; systicks1_[0]  ; val_checkable_[1] ; clk          ; clk         ; 1.000        ; -0.076     ; 8.903      ;
; -7.969 ; systicks1_[12] ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.367      ;
; -7.966 ; systicks1_[12] ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.364      ;
; -7.965 ; systicks1_[12] ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.363      ;
; -7.964 ; systicks1_[12] ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.362      ;
; -7.962 ; systicks1_[12] ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.408      ; 9.371      ;
; -7.957 ; systicks1_[12] ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.355      ;
; -7.884 ; systicks1_[3]  ; val_checkable_[3] ; clk          ; clk         ; 1.000        ; -0.077     ; 8.808      ;
; -7.883 ; systicks1_[0]  ; val_checkable_[3] ; clk          ; clk         ; 1.000        ; -0.076     ; 8.808      ;
; -7.861 ; systicks1_[12] ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.397      ; 9.259      ;
+--------+----------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                   ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.435 ; val_des_[4]       ; val_des_[4]       ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; val_ed_[4]        ; val_ed_[4]        ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; val_ed_[1]        ; val_ed_[1]        ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; val_ed_[2]        ; val_ed_[2]        ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; val_ed_[0]        ; val_ed_[0]        ; clk          ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.436 ; val_des_[1]       ; val_des_[1]       ; clk          ; clk         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; val_des_[3]       ; val_des_[3]       ; clk          ; clk         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; val_des_[2]       ; val_des_[2]       ; clk          ; clk         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; val_des_[0]       ; val_des_[0]       ; clk          ; clk         ; 0.000        ; 0.098      ; 0.746      ;
; 0.454 ; led_debug~reg0    ; led_debug~reg0    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.512 ; dig[3]~reg0       ; dig[2]~reg0       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.805      ;
; 0.512 ; dig[2]~reg0       ; dig[3]~reg0       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.805      ;
; 0.903 ; dig[3]~reg0       ; val_checkable_[4] ; clk          ; clk         ; 0.000        ; 0.592      ; 1.707      ;
; 0.947 ; val_ed_[2]        ; val_checkable_[2] ; clk          ; clk         ; 0.000        ; 0.141      ; 1.300      ;
; 1.000 ; val_ed_[0]        ; val_ed_[2]        ; clk          ; clk         ; 0.000        ; 0.099      ; 1.311      ;
; 1.011 ; val_ed_[0]        ; val_ed_[1]        ; clk          ; clk         ; 0.000        ; 0.099      ; 1.322      ;
; 1.056 ; dig[3]~reg0       ; val_checkable_[2] ; clk          ; clk         ; 0.000        ; 0.592      ; 1.860      ;
; 1.089 ; val_ed_[4]        ; val_checkable_[4] ; clk          ; clk         ; 0.000        ; 0.141      ; 1.442      ;
; 1.119 ; dig[2]~reg0       ; val_checkable_[4] ; clk          ; clk         ; 0.000        ; 0.592      ; 1.923      ;
; 1.119 ; dig[2]~reg0       ; val_checkable_[2] ; clk          ; clk         ; 0.000        ; 0.592      ; 1.923      ;
; 1.146 ; systicks2_[11]    ; systicks2_[11]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.439      ;
; 1.149 ; val_des_[4]       ; val_checkable_[4] ; clk          ; clk         ; 0.000        ; 0.141      ; 1.502      ;
; 1.149 ; systicks1_[13]    ; systicks1_[13]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.442      ;
; 1.245 ; val_ed_[1]        ; val_ed_[2]        ; clk          ; clk         ; 0.000        ; 0.099      ; 1.556      ;
; 1.297 ; dig[2]~reg0       ; val_checkable_[3] ; clk          ; clk         ; 0.000        ; 0.088      ; 1.597      ;
; 1.345 ; dig[2]~reg0       ; val_checkable_[1] ; clk          ; clk         ; 0.000        ; 0.088      ; 1.645      ;
; 1.345 ; dig[2]~reg0       ; val_checkable_[0] ; clk          ; clk         ; 0.000        ; 0.088      ; 1.645      ;
; 1.356 ; val_ed_[2]        ; val_ed_[4]        ; clk          ; clk         ; 0.000        ; 0.099      ; 1.667      ;
; 1.381 ; systicks2_[1]     ; systicks2_[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.674      ;
; 1.382 ; systicks2_[5]     ; systicks2_[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.675      ;
; 1.382 ; systicks2_[13]    ; systicks2_[13]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.675      ;
; 1.385 ; systicks2_[2]     ; systicks2_[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.678      ;
; 1.385 ; systicks2_[12]    ; systicks2_[12]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.678      ;
; 1.388 ; systicks2_[10]    ; systicks2_[10]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.681      ;
; 1.389 ; systicks2_[6]     ; systicks2_[6]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.682      ;
; 1.390 ; systicks2_[4]     ; systicks2_[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.683      ;
; 1.400 ; systicks2_[14]    ; systicks2_[14]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.693      ;
; 1.407 ; systicks2_[8]     ; systicks2_[8]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.700      ;
; 1.431 ; val_des_[0]       ; val_des_[1]       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.741      ;
; 1.436 ; systicks2_[0]     ; systicks2_[0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.729      ;
; 1.451 ; systicks1_[7]     ; systicks1_[7]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.743      ;
; 1.452 ; systicks1_[4]     ; systicks1_[4]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.744      ;
; 1.474 ; val_checkable_[3] ; val_checkable_[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.767      ;
; 1.485 ; dig[3]~reg0       ; seg[4]~reg0       ; clk          ; clk         ; 0.000        ; 0.592      ; 2.289      ;
; 1.488 ; val_ed_[4]        ; val_des_[4]       ; clk          ; clk         ; 0.000        ; 0.099      ; 1.799      ;
; 1.497 ; systicks2_[10]    ; systicks2_[11]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.790      ;
; 1.499 ; dig[3]~reg0       ; val_checkable_[3] ; clk          ; clk         ; 0.000        ; 0.088      ; 1.799      ;
; 1.500 ; val_ed_[0]        ; val_checkable_[2] ; clk          ; clk         ; 0.000        ; 0.141      ; 1.853      ;
; 1.507 ; val_ed_[4]        ; val_ed_[1]        ; clk          ; clk         ; 0.000        ; 0.099      ; 1.818      ;
; 1.529 ; val_checkable_[4] ; val_checkable_[4] ; clk          ; clk         ; 0.000        ; 0.101      ; 1.842      ;
; 1.529 ; val_des_[1]       ; val_des_[2]       ; clk          ; clk         ; 0.000        ; 0.098      ; 1.839      ;
; 1.541 ; dig[3]~reg0       ; val_checkable_[1] ; clk          ; clk         ; 0.000        ; 0.088      ; 1.841      ;
; 1.542 ; dig[3]~reg0       ; val_checkable_[0] ; clk          ; clk         ; 0.000        ; 0.088      ; 1.842      ;
; 1.554 ; val_ed_[0]        ; val_ed_[4]        ; clk          ; clk         ; 0.000        ; 0.099      ; 1.865      ;
; 1.577 ; val_ed_[3]        ; val_ed_[3]        ; clk          ; clk         ; 0.000        ; 0.098      ; 1.887      ;
; 1.632 ; val_ed_[3]        ; val_ed_[4]        ; clk          ; clk         ; 0.000        ; 0.118      ; 1.962      ;
; 1.638 ; systicks2_[8]     ; systicks2_[11]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.931      ;
; 1.658 ; val_ed_[4]        ; seg[4]~reg0       ; clk          ; clk         ; 0.000        ; 0.141      ; 2.011      ;
; 1.670 ; dig[2]~reg0       ; seg[5]~reg0       ; clk          ; clk         ; 0.000        ; 0.581      ; 2.463      ;
; 1.672 ; dig[2]~reg0       ; seg[6]~reg0       ; clk          ; clk         ; 0.000        ; 0.581      ; 2.465      ;
; 1.695 ; val_des_[2]       ; val_checkable_[2] ; clk          ; clk         ; 0.000        ; 0.160      ; 2.067      ;
; 1.696 ; val_des_[0]       ; val_des_[2]       ; clk          ; clk         ; 0.000        ; 0.098      ; 2.006      ;
; 1.697 ; dig[2]~reg0       ; seg[1]~reg0       ; clk          ; clk         ; 0.000        ; 0.581      ; 2.490      ;
; 1.701 ; dig[2]~reg0       ; seg[4]~reg0       ; clk          ; clk         ; 0.000        ; 0.592      ; 2.505      ;
; 1.706 ; dig[2]~reg0       ; seg[2]~reg0       ; clk          ; clk         ; 0.000        ; 0.581      ; 2.499      ;
; 1.708 ; dig[2]~reg0       ; seg[3]~reg0       ; clk          ; clk         ; 0.000        ; 0.581      ; 2.501      ;
; 1.723 ; systicks1_[12]    ; systicks1_[13]    ; clk          ; clk         ; 0.000        ; 0.081      ; 2.016      ;
; 1.729 ; systicks1_[10]    ; systicks1_[10]    ; clk          ; clk         ; 0.000        ; 0.080      ; 2.021      ;
; 1.731 ; val_des_[4]       ; seg[4]~reg0       ; clk          ; clk         ; 0.000        ; 0.141      ; 2.084      ;
; 1.733 ; dig[3]~reg0       ; seg[2]~reg0       ; clk          ; clk         ; 0.000        ; 0.581      ; 2.526      ;
; 1.734 ; dig[3]~reg0       ; seg[5]~reg0       ; clk          ; clk         ; 0.000        ; 0.581      ; 2.527      ;
; 1.736 ; systicks2_[1]     ; systicks2_[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 2.029      ;
; 1.737 ; systicks1_[2]     ; systicks1_[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 2.030      ;
; 1.738 ; dig[3]~reg0       ; seg[7]~reg0       ; clk          ; clk         ; 0.000        ; 0.581      ; 2.531      ;
; 1.738 ; systicks2_[11]    ; systicks2_[12]    ; clk          ; clk         ; 0.000        ; 0.081      ; 2.031      ;
; 1.740 ; systicks2_[5]     ; systicks2_[6]     ; clk          ; clk         ; 0.000        ; 0.081      ; 2.033      ;
; 1.741 ; dig[3]~reg0       ; seg[1]~reg0       ; clk          ; clk         ; 0.000        ; 0.581      ; 2.534      ;
; 1.741 ; dig[3]~reg0       ; seg[6]~reg0       ; clk          ; clk         ; 0.000        ; 0.581      ; 2.534      ;
; 1.743 ; dig[3]~reg0       ; seg[3]~reg0       ; clk          ; clk         ; 0.000        ; 0.581      ; 2.536      ;
; 1.745 ; val_ed_[1]        ; val_checkable_[2] ; clk          ; clk         ; 0.000        ; 0.141      ; 2.098      ;
; 1.753 ; systicks2_[13]    ; systicks2_[14]    ; clk          ; clk         ; 0.000        ; 0.081      ; 2.046      ;
; 1.755 ; systicks2_[0]     ; systicks2_[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 2.048      ;
; 1.756 ; systicks2_[12]    ; systicks2_[13]    ; clk          ; clk         ; 0.000        ; 0.081      ; 2.049      ;
; 1.756 ; systicks2_[10]    ; systicks2_[12]    ; clk          ; clk         ; 0.000        ; 0.081      ; 2.049      ;
; 1.757 ; systicks2_[0]     ; systicks2_[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 2.050      ;
; 1.758 ; systicks2_[4]     ; systicks2_[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 2.051      ;
; 1.758 ; systicks2_[2]     ; systicks2_[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 2.051      ;
; 1.759 ; systicks2_[8]     ; systicks2_[10]    ; clk          ; clk         ; 0.000        ; 0.081      ; 2.052      ;
; 1.759 ; systicks2_[4]     ; systicks2_[6]     ; clk          ; clk         ; 0.000        ; 0.081      ; 2.052      ;
; 1.759 ; systicks1_[9]     ; systicks1_[13]    ; clk          ; clk         ; 0.000        ; 0.080      ; 2.051      ;
; 1.771 ; systicks2_[12]    ; systicks2_[14]    ; clk          ; clk         ; 0.000        ; 0.081      ; 2.064      ;
; 1.777 ; systicks2_[6]     ; systicks2_[8]     ; clk          ; clk         ; 0.000        ; 0.081      ; 2.070      ;
; 1.778 ; systicks2_[6]     ; systicks2_[11]    ; clk          ; clk         ; 0.000        ; 0.081      ; 2.071      ;
; 1.779 ; systicks1_[8]     ; systicks1_[13]    ; clk          ; clk         ; 0.000        ; 0.080      ; 2.071      ;
; 1.788 ; val_ed_[2]        ; val_des_[4]       ; clk          ; clk         ; 0.000        ; 0.099      ; 2.099      ;
; 1.788 ; systicks2_[9]     ; systicks2_[11]    ; clk          ; clk         ; 0.000        ; 0.080      ; 2.080      ;
; 1.796 ; systicks1_[11]    ; systicks1_[13]    ; clk          ; clk         ; 0.000        ; 0.079      ; 2.087      ;
; 1.800 ; val_ed_[2]        ; val_ed_[1]        ; clk          ; clk         ; 0.000        ; 0.099      ; 2.111      ;
; 1.804 ; systicks1_[0]     ; systicks1_[0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 2.097      ;
; 1.808 ; systicks1_[12]    ; systicks1_[12]    ; clk          ; clk         ; 0.000        ; 0.081      ; 2.101      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 107.02 MHz ; 107.02 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -8.344 ; -403.784          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.384 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -102.629                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                 ;
+--------+----------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-------------------+--------------+-------------+--------------+------------+------------+
; -8.344 ; systicks1_[1]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.378      ; 9.724      ;
; -8.339 ; systicks1_[1]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.378      ; 9.719      ;
; -8.338 ; systicks1_[1]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.378      ; 9.718      ;
; -8.338 ; systicks1_[1]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.378      ; 9.718      ;
; -8.323 ; systicks1_[1]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.378      ; 9.703      ;
; -8.321 ; systicks1_[1]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.384      ; 9.707      ;
; -8.258 ; systicks1_[0]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.639      ;
; -8.253 ; systicks1_[0]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.634      ;
; -8.252 ; systicks1_[0]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.633      ;
; -8.252 ; systicks1_[0]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.633      ;
; -8.248 ; systicks1_[3]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.378      ; 9.628      ;
; -8.243 ; systicks1_[3]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.378      ; 9.623      ;
; -8.242 ; systicks1_[3]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.378      ; 9.622      ;
; -8.242 ; systicks1_[3]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.378      ; 9.622      ;
; -8.237 ; systicks1_[1]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.378      ; 9.617      ;
; -8.237 ; systicks1_[0]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.618      ;
; -8.235 ; systicks1_[0]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.385      ; 9.622      ;
; -8.227 ; systicks1_[3]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.378      ; 9.607      ;
; -8.225 ; systicks1_[3]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.384      ; 9.611      ;
; -8.151 ; systicks1_[0]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.532      ;
; -8.141 ; systicks1_[3]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.378      ; 9.521      ;
; -8.133 ; systicks1_[2]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.514      ;
; -8.128 ; systicks1_[2]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.509      ;
; -8.127 ; systicks1_[2]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.508      ;
; -8.127 ; systicks1_[2]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.508      ;
; -8.124 ; systicks1_[5]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.378      ; 9.504      ;
; -8.119 ; systicks1_[5]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.378      ; 9.499      ;
; -8.118 ; systicks1_[5]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.378      ; 9.498      ;
; -8.118 ; systicks1_[5]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.378      ; 9.498      ;
; -8.112 ; systicks1_[2]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.493      ;
; -8.110 ; systicks1_[2]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.385      ; 9.497      ;
; -8.103 ; systicks1_[5]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.378      ; 9.483      ;
; -8.101 ; systicks1_[5]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.384      ; 9.487      ;
; -8.026 ; systicks1_[2]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.407      ;
; -8.017 ; systicks1_[5]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.378      ; 9.397      ;
; -7.879 ; systicks1_[6]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.260      ;
; -7.874 ; systicks1_[6]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.255      ;
; -7.873 ; systicks1_[6]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.254      ;
; -7.873 ; systicks1_[6]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.254      ;
; -7.859 ; systicks1_[4]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.240      ;
; -7.858 ; systicks1_[6]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.239      ;
; -7.856 ; systicks1_[6]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.385      ; 9.243      ;
; -7.854 ; systicks1_[4]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.235      ;
; -7.853 ; systicks1_[4]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.234      ;
; -7.853 ; systicks1_[4]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.234      ;
; -7.838 ; systicks1_[4]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.219      ;
; -7.836 ; systicks1_[4]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.385      ; 9.223      ;
; -7.825 ; systicks1_[7]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.206      ;
; -7.820 ; systicks1_[7]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.201      ;
; -7.819 ; systicks1_[7]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.200      ;
; -7.819 ; systicks1_[7]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.200      ;
; -7.804 ; systicks1_[7]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.185      ;
; -7.802 ; systicks1_[7]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.385      ; 9.189      ;
; -7.772 ; systicks1_[6]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.153      ;
; -7.752 ; systicks1_[4]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.133      ;
; -7.718 ; systicks1_[7]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.099      ;
; -7.716 ; systicks1_[11] ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.378      ; 9.096      ;
; -7.711 ; systicks1_[11] ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.378      ; 9.091      ;
; -7.710 ; systicks1_[11] ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.378      ; 9.090      ;
; -7.710 ; systicks1_[11] ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.378      ; 9.090      ;
; -7.696 ; systicks1_[9]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.077      ;
; -7.695 ; systicks1_[11] ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.378      ; 9.075      ;
; -7.693 ; systicks1_[11] ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.384      ; 9.079      ;
; -7.691 ; systicks1_[9]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.072      ;
; -7.690 ; systicks1_[9]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.071      ;
; -7.690 ; systicks1_[9]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.071      ;
; -7.689 ; systicks1_[10] ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.378      ; 9.069      ;
; -7.684 ; systicks1_[10] ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.378      ; 9.064      ;
; -7.683 ; systicks1_[10] ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.378      ; 9.063      ;
; -7.683 ; systicks1_[10] ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.378      ; 9.063      ;
; -7.675 ; systicks1_[9]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 9.056      ;
; -7.673 ; systicks1_[9]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.385      ; 9.060      ;
; -7.668 ; systicks1_[10] ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.378      ; 9.048      ;
; -7.666 ; systicks1_[10] ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.384      ; 9.052      ;
; -7.609 ; systicks1_[8]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 8.990      ;
; -7.609 ; systicks1_[11] ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.378      ; 8.989      ;
; -7.604 ; systicks1_[8]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 8.985      ;
; -7.603 ; systicks1_[8]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 8.984      ;
; -7.603 ; systicks1_[8]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 8.984      ;
; -7.589 ; systicks1_[9]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 8.970      ;
; -7.588 ; systicks1_[8]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 8.969      ;
; -7.586 ; systicks1_[8]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.385      ; 8.973      ;
; -7.582 ; systicks1_[10] ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.378      ; 8.962      ;
; -7.525 ; systicks1_[1]  ; val_checkable_[0] ; clk          ; clk         ; 1.000        ; -0.069     ; 8.458      ;
; -7.523 ; systicks1_[1]  ; val_checkable_[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 8.456      ;
; -7.513 ; systicks1_[12] ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 8.894      ;
; -7.508 ; systicks1_[12] ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 8.889      ;
; -7.507 ; systicks1_[12] ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 8.888      ;
; -7.507 ; systicks1_[12] ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 8.888      ;
; -7.502 ; systicks1_[8]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 8.883      ;
; -7.492 ; systicks1_[12] ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 8.873      ;
; -7.490 ; systicks1_[12] ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.385      ; 8.877      ;
; -7.439 ; systicks1_[0]  ; val_checkable_[0] ; clk          ; clk         ; 1.000        ; -0.068     ; 8.373      ;
; -7.437 ; systicks1_[0]  ; val_checkable_[1] ; clk          ; clk         ; 1.000        ; -0.068     ; 8.371      ;
; -7.429 ; systicks1_[3]  ; val_checkable_[0] ; clk          ; clk         ; 1.000        ; -0.069     ; 8.362      ;
; -7.427 ; systicks1_[3]  ; val_checkable_[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 8.360      ;
; -7.408 ; systicks1_[1]  ; val_checkable_[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 8.341      ;
; -7.406 ; systicks1_[12] ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 8.787      ;
; -7.396 ; systicks1_[14] ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 8.777      ;
; -7.391 ; systicks1_[14] ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.379      ; 8.772      ;
+--------+----------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                    ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; val_des_[4]       ; val_des_[4]       ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; val_ed_[4]        ; val_ed_[4]        ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; val_ed_[1]        ; val_ed_[1]        ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; val_ed_[2]        ; val_ed_[2]        ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; val_ed_[0]        ; val_ed_[0]        ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.385 ; val_des_[1]       ; val_des_[1]       ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; val_des_[3]       ; val_des_[3]       ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; val_des_[2]       ; val_des_[2]       ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; val_des_[0]       ; val_des_[0]       ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.402 ; led_debug~reg0    ; led_debug~reg0    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.473 ; dig[3]~reg0       ; dig[2]~reg0       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.740      ;
; 0.473 ; dig[2]~reg0       ; dig[3]~reg0       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.740      ;
; 0.784 ; dig[3]~reg0       ; val_checkable_[4] ; clk          ; clk         ; 0.000        ; 0.549      ; 1.528      ;
; 0.846 ; val_ed_[2]        ; val_checkable_[2] ; clk          ; clk         ; 0.000        ; 0.132      ; 1.173      ;
; 0.896 ; val_ed_[0]        ; val_ed_[1]        ; clk          ; clk         ; 0.000        ; 0.090      ; 1.181      ;
; 0.918 ; val_ed_[0]        ; val_ed_[2]        ; clk          ; clk         ; 0.000        ; 0.090      ; 1.203      ;
; 0.919 ; dig[3]~reg0       ; val_checkable_[2] ; clk          ; clk         ; 0.000        ; 0.549      ; 1.663      ;
; 0.976 ; dig[2]~reg0       ; val_checkable_[4] ; clk          ; clk         ; 0.000        ; 0.549      ; 1.720      ;
; 0.976 ; dig[2]~reg0       ; val_checkable_[2] ; clk          ; clk         ; 0.000        ; 0.549      ; 1.720      ;
; 0.980 ; val_ed_[4]        ; val_checkable_[4] ; clk          ; clk         ; 0.000        ; 0.132      ; 1.307      ;
; 1.022 ; val_des_[4]       ; val_checkable_[4] ; clk          ; clk         ; 0.000        ; 0.132      ; 1.349      ;
; 1.072 ; systicks2_[11]    ; systicks2_[11]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.339      ;
; 1.072 ; systicks1_[13]    ; systicks1_[13]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.339      ;
; 1.114 ; val_ed_[1]        ; val_ed_[2]        ; clk          ; clk         ; 0.000        ; 0.090      ; 1.399      ;
; 1.156 ; dig[2]~reg0       ; val_checkable_[3] ; clk          ; clk         ; 0.000        ; 0.077      ; 1.428      ;
; 1.200 ; dig[2]~reg0       ; val_checkable_[1] ; clk          ; clk         ; 0.000        ; 0.077      ; 1.472      ;
; 1.200 ; dig[2]~reg0       ; val_checkable_[0] ; clk          ; clk         ; 0.000        ; 0.077      ; 1.472      ;
; 1.246 ; val_ed_[2]        ; val_ed_[4]        ; clk          ; clk         ; 0.000        ; 0.090      ; 1.531      ;
; 1.290 ; systicks2_[1]     ; systicks2_[1]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.557      ;
; 1.290 ; systicks2_[5]     ; systicks2_[5]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.557      ;
; 1.290 ; systicks2_[13]    ; systicks2_[13]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.557      ;
; 1.295 ; systicks2_[2]     ; systicks2_[2]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.562      ;
; 1.296 ; systicks2_[12]    ; systicks2_[12]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.563      ;
; 1.297 ; systicks2_[10]    ; systicks2_[10]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.564      ;
; 1.299 ; systicks2_[4]     ; systicks2_[4]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.566      ;
; 1.301 ; systicks2_[6]     ; systicks2_[6]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.568      ;
; 1.303 ; systicks2_[14]    ; systicks2_[14]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.570      ;
; 1.312 ; dig[3]~reg0       ; seg[4]~reg0       ; clk          ; clk         ; 0.000        ; 0.549      ; 2.056      ;
; 1.314 ; systicks2_[8]     ; systicks2_[8]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.581      ;
; 1.316 ; val_des_[0]       ; val_des_[1]       ; clk          ; clk         ; 0.000        ; 0.089      ; 1.600      ;
; 1.319 ; systicks2_[0]     ; systicks2_[0]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.586      ;
; 1.331 ; dig[3]~reg0       ; val_checkable_[3] ; clk          ; clk         ; 0.000        ; 0.077      ; 1.603      ;
; 1.348 ; val_checkable_[3] ; val_checkable_[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.615      ;
; 1.353 ; systicks1_[4]     ; systicks1_[4]     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.619      ;
; 1.354 ; systicks1_[7]     ; systicks1_[7]     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.620      ;
; 1.355 ; val_checkable_[4] ; val_checkable_[4] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.641      ;
; 1.364 ; val_ed_[4]        ; val_des_[4]       ; clk          ; clk         ; 0.000        ; 0.090      ; 1.649      ;
; 1.364 ; systicks2_[10]    ; systicks2_[11]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.631      ;
; 1.373 ; dig[3]~reg0       ; val_checkable_[1] ; clk          ; clk         ; 0.000        ; 0.077      ; 1.645      ;
; 1.374 ; dig[3]~reg0       ; val_checkable_[0] ; clk          ; clk         ; 0.000        ; 0.077      ; 1.646      ;
; 1.379 ; val_des_[1]       ; val_des_[2]       ; clk          ; clk         ; 0.000        ; 0.089      ; 1.663      ;
; 1.380 ; val_ed_[0]        ; val_checkable_[2] ; clk          ; clk         ; 0.000        ; 0.132      ; 1.707      ;
; 1.387 ; val_ed_[4]        ; val_ed_[1]        ; clk          ; clk         ; 0.000        ; 0.090      ; 1.672      ;
; 1.443 ; val_ed_[3]        ; val_ed_[3]        ; clk          ; clk         ; 0.000        ; 0.089      ; 1.727      ;
; 1.455 ; val_ed_[0]        ; val_ed_[4]        ; clk          ; clk         ; 0.000        ; 0.090      ; 1.740      ;
; 1.455 ; val_ed_[3]        ; val_ed_[4]        ; clk          ; clk         ; 0.000        ; 0.106      ; 1.756      ;
; 1.480 ; dig[2]~reg0       ; seg[5]~reg0       ; clk          ; clk         ; 0.000        ; 0.543      ; 2.218      ;
; 1.481 ; dig[2]~reg0       ; seg[6]~reg0       ; clk          ; clk         ; 0.000        ; 0.543      ; 2.219      ;
; 1.490 ; systicks2_[8]     ; systicks2_[11]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.757      ;
; 1.502 ; val_des_[2]       ; val_checkable_[2] ; clk          ; clk         ; 0.000        ; 0.148      ; 1.845      ;
; 1.504 ; dig[2]~reg0       ; seg[4]~reg0       ; clk          ; clk         ; 0.000        ; 0.549      ; 2.248      ;
; 1.508 ; val_ed_[4]        ; seg[4]~reg0       ; clk          ; clk         ; 0.000        ; 0.132      ; 1.835      ;
; 1.509 ; dig[2]~reg0       ; seg[1]~reg0       ; clk          ; clk         ; 0.000        ; 0.543      ; 2.247      ;
; 1.527 ; dig[3]~reg0       ; seg[2]~reg0       ; clk          ; clk         ; 0.000        ; 0.543      ; 2.265      ;
; 1.529 ; dig[3]~reg0       ; seg[5]~reg0       ; clk          ; clk         ; 0.000        ; 0.543      ; 2.267      ;
; 1.533 ; dig[3]~reg0       ; seg[7]~reg0       ; clk          ; clk         ; 0.000        ; 0.543      ; 2.271      ;
; 1.536 ; dig[3]~reg0       ; seg[6]~reg0       ; clk          ; clk         ; 0.000        ; 0.543      ; 2.274      ;
; 1.537 ; dig[3]~reg0       ; seg[1]~reg0       ; clk          ; clk         ; 0.000        ; 0.543      ; 2.275      ;
; 1.537 ; systicks1_[2]     ; systicks1_[2]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.804      ;
; 1.537 ; systicks1_[10]    ; systicks1_[10]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.804      ;
; 1.538 ; dig[3]~reg0       ; seg[3]~reg0       ; clk          ; clk         ; 0.000        ; 0.543      ; 2.276      ;
; 1.539 ; val_des_[0]       ; val_des_[2]       ; clk          ; clk         ; 0.000        ; 0.089      ; 1.823      ;
; 1.540 ; dig[2]~reg0       ; seg[2]~reg0       ; clk          ; clk         ; 0.000        ; 0.543      ; 2.278      ;
; 1.541 ; dig[2]~reg0       ; seg[3]~reg0       ; clk          ; clk         ; 0.000        ; 0.543      ; 2.279      ;
; 1.546 ; systicks1_[12]    ; systicks1_[13]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.813      ;
; 1.550 ; val_des_[4]       ; seg[4]~reg0       ; clk          ; clk         ; 0.000        ; 0.132      ; 1.877      ;
; 1.576 ; val_ed_[1]        ; val_checkable_[2] ; clk          ; clk         ; 0.000        ; 0.132      ; 1.903      ;
; 1.596 ; systicks1_[9]     ; systicks1_[13]    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.862      ;
; 1.601 ; systicks2_[0]     ; systicks2_[1]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.868      ;
; 1.602 ; systicks1_[12]    ; systicks1_[12]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.869      ;
; 1.607 ; systicks2_[12]    ; systicks2_[13]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.874      ;
; 1.610 ; systicks1_[6]     ; systicks1_[6]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.877      ;
; 1.611 ; systicks2_[1]     ; systicks2_[2]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.878      ;
; 1.611 ; systicks1_[8]     ; systicks1_[13]    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.877      ;
; 1.612 ; systicks2_[4]     ; systicks2_[5]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.879      ;
; 1.612 ; systicks2_[6]     ; systicks2_[11]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.879      ;
; 1.613 ; val_ed_[2]        ; val_ed_[1]        ; clk          ; clk         ; 0.000        ; 0.090      ; 1.898      ;
; 1.613 ; val_ed_[2]        ; val_des_[4]       ; clk          ; clk         ; 0.000        ; 0.090      ; 1.898      ;
; 1.613 ; systicks2_[9]     ; systicks2_[11]    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.877      ;
; 1.616 ; systicks2_[5]     ; systicks2_[6]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.883      ;
; 1.616 ; systicks1_[11]    ; systicks1_[13]    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.882      ;
; 1.618 ; systicks2_[11]    ; systicks2_[12]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.885      ;
; 1.624 ; systicks1_[1]     ; systicks1_[1]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.891      ;
; 1.628 ; systicks2_[13]    ; systicks2_[14]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.895      ;
; 1.628 ; systicks2_[0]     ; systicks2_[2]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.895      ;
; 1.628 ; systicks2_[10]    ; systicks2_[12]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.895      ;
; 1.632 ; systicks2_[2]     ; systicks2_[4]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.899      ;
; 1.632 ; systicks1_[0]     ; systicks1_[0]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.899      ;
; 1.634 ; systicks2_[4]     ; systicks2_[6]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.901      ;
; 1.634 ; systicks1_[17]    ; systicks1_[17]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.901      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.299 ; -150.796          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -90.574                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                 ;
+--------+----------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-------------------+--------------+-------------+--------------+------------+------------+
; -3.299 ; systicks1_[1]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.160      ; 4.446      ;
; -3.297 ; systicks1_[1]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.154      ; 4.438      ;
; -3.292 ; systicks1_[1]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.154      ; 4.433      ;
; -3.291 ; systicks1_[1]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.154      ; 4.432      ;
; -3.289 ; systicks1_[1]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.154      ; 4.430      ;
; -3.287 ; systicks1_[1]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.154      ; 4.428      ;
; -3.286 ; systicks1_[1]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.154      ; 4.427      ;
; -3.249 ; systicks1_[3]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.160      ; 4.396      ;
; -3.247 ; systicks1_[3]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.154      ; 4.388      ;
; -3.244 ; systicks1_[0]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.162      ; 4.393      ;
; -3.242 ; systicks1_[0]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.156      ; 4.385      ;
; -3.242 ; systicks1_[3]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.154      ; 4.383      ;
; -3.241 ; systicks1_[3]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.154      ; 4.382      ;
; -3.239 ; systicks1_[3]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.154      ; 4.380      ;
; -3.237 ; systicks1_[0]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.156      ; 4.380      ;
; -3.237 ; systicks1_[3]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.154      ; 4.378      ;
; -3.236 ; systicks1_[0]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.156      ; 4.379      ;
; -3.236 ; systicks1_[3]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.154      ; 4.377      ;
; -3.234 ; systicks1_[0]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.156      ; 4.377      ;
; -3.232 ; systicks1_[0]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.156      ; 4.375      ;
; -3.231 ; systicks1_[0]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.156      ; 4.374      ;
; -3.183 ; systicks1_[5]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.160      ; 4.330      ;
; -3.181 ; systicks1_[5]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.154      ; 4.322      ;
; -3.178 ; systicks1_[2]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.162      ; 4.327      ;
; -3.176 ; systicks1_[2]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.156      ; 4.319      ;
; -3.176 ; systicks1_[5]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.154      ; 4.317      ;
; -3.175 ; systicks1_[5]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.154      ; 4.316      ;
; -3.173 ; systicks1_[5]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.154      ; 4.314      ;
; -3.171 ; systicks1_[2]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.156      ; 4.314      ;
; -3.171 ; systicks1_[5]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.154      ; 4.312      ;
; -3.170 ; systicks1_[2]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.156      ; 4.313      ;
; -3.170 ; systicks1_[5]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.154      ; 4.311      ;
; -3.168 ; systicks1_[2]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.156      ; 4.311      ;
; -3.166 ; systicks1_[2]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.156      ; 4.309      ;
; -3.165 ; systicks1_[2]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.156      ; 4.308      ;
; -3.042 ; systicks1_[6]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.162      ; 4.191      ;
; -3.040 ; systicks1_[6]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.156      ; 4.183      ;
; -3.037 ; systicks1_[4]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.161      ; 4.185      ;
; -3.035 ; systicks1_[4]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.155      ; 4.177      ;
; -3.035 ; systicks1_[6]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.156      ; 4.178      ;
; -3.034 ; systicks1_[6]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.156      ; 4.177      ;
; -3.032 ; systicks1_[6]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.156      ; 4.175      ;
; -3.030 ; systicks1_[4]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.155      ; 4.172      ;
; -3.030 ; systicks1_[6]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.156      ; 4.173      ;
; -3.029 ; systicks1_[4]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.155      ; 4.171      ;
; -3.029 ; systicks1_[6]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.156      ; 4.172      ;
; -3.027 ; systicks1_[4]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.155      ; 4.169      ;
; -3.025 ; systicks1_[4]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.155      ; 4.167      ;
; -3.024 ; systicks1_[4]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.155      ; 4.166      ;
; -3.018 ; systicks1_[7]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.161      ; 4.166      ;
; -3.016 ; systicks1_[7]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.155      ; 4.158      ;
; -3.011 ; systicks1_[7]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.155      ; 4.153      ;
; -3.010 ; systicks1_[7]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.155      ; 4.152      ;
; -3.008 ; systicks1_[7]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.155      ; 4.150      ;
; -3.006 ; systicks1_[7]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.155      ; 4.148      ;
; -3.005 ; systicks1_[7]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.155      ; 4.147      ;
; -2.962 ; systicks1_[11] ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.160      ; 4.109      ;
; -2.960 ; systicks1_[11] ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.154      ; 4.101      ;
; -2.955 ; systicks1_[11] ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.154      ; 4.096      ;
; -2.954 ; systicks1_[11] ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.154      ; 4.095      ;
; -2.952 ; systicks1_[11] ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.154      ; 4.093      ;
; -2.950 ; systicks1_[11] ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.154      ; 4.091      ;
; -2.949 ; systicks1_[11] ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.154      ; 4.090      ;
; -2.947 ; systicks1_[9]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.161      ; 4.095      ;
; -2.945 ; systicks1_[9]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.155      ; 4.087      ;
; -2.940 ; systicks1_[9]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.155      ; 4.082      ;
; -2.939 ; systicks1_[9]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.155      ; 4.081      ;
; -2.937 ; systicks1_[9]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.155      ; 4.079      ;
; -2.935 ; systicks1_[9]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.155      ; 4.077      ;
; -2.934 ; systicks1_[9]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.155      ; 4.076      ;
; -2.927 ; systicks1_[10] ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.160      ; 4.074      ;
; -2.925 ; systicks1_[10] ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.154      ; 4.066      ;
; -2.921 ; systicks1_[1]  ; val_checkable_[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.872      ;
; -2.920 ; systicks1_[10] ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.154      ; 4.061      ;
; -2.919 ; systicks1_[10] ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.154      ; 4.060      ;
; -2.918 ; systicks1_[1]  ; val_checkable_[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.869      ;
; -2.917 ; systicks1_[10] ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.154      ; 4.058      ;
; -2.915 ; systicks1_[10] ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.154      ; 4.056      ;
; -2.914 ; systicks1_[10] ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.154      ; 4.055      ;
; -2.902 ; systicks1_[8]  ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.161      ; 4.050      ;
; -2.900 ; systicks1_[8]  ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.155      ; 4.042      ;
; -2.897 ; systicks1_[1]  ; val_checkable_[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.848      ;
; -2.895 ; systicks1_[8]  ; seg[3]~reg0       ; clk          ; clk         ; 1.000        ; 0.155      ; 4.037      ;
; -2.894 ; systicks1_[8]  ; seg[6]~reg0       ; clk          ; clk         ; 1.000        ; 0.155      ; 4.036      ;
; -2.892 ; systicks1_[8]  ; seg[2]~reg0       ; clk          ; clk         ; 1.000        ; 0.155      ; 4.034      ;
; -2.890 ; systicks1_[8]  ; seg[1]~reg0       ; clk          ; clk         ; 1.000        ; 0.155      ; 4.032      ;
; -2.889 ; systicks1_[8]  ; seg[7]~reg0       ; clk          ; clk         ; 1.000        ; 0.155      ; 4.031      ;
; -2.871 ; systicks1_[3]  ; val_checkable_[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.822      ;
; -2.868 ; systicks1_[3]  ; val_checkable_[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.819      ;
; -2.866 ; systicks1_[0]  ; val_checkable_[0] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.819      ;
; -2.863 ; systicks1_[0]  ; val_checkable_[1] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.816      ;
; -2.847 ; systicks1_[3]  ; val_checkable_[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.798      ;
; -2.842 ; systicks1_[0]  ; val_checkable_[3] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.795      ;
; -2.805 ; systicks1_[5]  ; val_checkable_[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.756      ;
; -2.802 ; systicks1_[5]  ; val_checkable_[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 3.753      ;
; -2.800 ; systicks1_[2]  ; val_checkable_[0] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.753      ;
; -2.797 ; systicks1_[12] ; seg[4]~reg0       ; clk          ; clk         ; 1.000        ; 0.162      ; 3.946      ;
; -2.797 ; systicks1_[2]  ; val_checkable_[1] ; clk          ; clk         ; 1.000        ; -0.034     ; 3.750      ;
; -2.795 ; systicks1_[12] ; seg[5]~reg0       ; clk          ; clk         ; 1.000        ; 0.156      ; 3.938      ;
; -2.794 ; systicks1_[1]  ; systicks1_[15]    ; clk          ; clk         ; 1.000        ; -0.038     ; 3.743      ;
+--------+----------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                    ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; val_des_[4]       ; val_des_[4]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; val_ed_[4]        ; val_ed_[4]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; val_ed_[1]        ; val_ed_[1]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; val_ed_[2]        ; val_ed_[2]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; val_ed_[0]        ; val_ed_[0]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; val_des_[1]       ; val_des_[1]       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; val_des_[3]       ; val_des_[3]       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; val_des_[2]       ; val_des_[2]       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; val_des_[0]       ; val_des_[0]       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.187 ; led_debug~reg0    ; led_debug~reg0    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.212 ; dig[3]~reg0       ; dig[2]~reg0       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.332      ;
; 0.212 ; dig[2]~reg0       ; dig[3]~reg0       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.332      ;
; 0.361 ; dig[3]~reg0       ; val_checkable_[4] ; clk          ; clk         ; 0.000        ; 0.248      ; 0.693      ;
; 0.376 ; val_ed_[2]        ; val_checkable_[2] ; clk          ; clk         ; 0.000        ; 0.059      ; 0.519      ;
; 0.385 ; val_ed_[0]        ; val_ed_[2]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.513      ;
; 0.392 ; val_ed_[0]        ; val_ed_[1]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.520      ;
; 0.426 ; dig[3]~reg0       ; val_checkable_[2] ; clk          ; clk         ; 0.000        ; 0.248      ; 0.758      ;
; 0.437 ; val_ed_[4]        ; val_checkable_[4] ; clk          ; clk         ; 0.000        ; 0.059      ; 0.580      ;
; 0.438 ; dig[2]~reg0       ; val_checkable_[4] ; clk          ; clk         ; 0.000        ; 0.248      ; 0.770      ;
; 0.439 ; dig[2]~reg0       ; val_checkable_[2] ; clk          ; clk         ; 0.000        ; 0.248      ; 0.771      ;
; 0.455 ; systicks2_[11]    ; systicks2_[11]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.457 ; systicks1_[13]    ; systicks1_[13]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.467 ; val_des_[4]       ; val_checkable_[4] ; clk          ; clk         ; 0.000        ; 0.059      ; 0.610      ;
; 0.479 ; val_ed_[1]        ; val_ed_[2]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.607      ;
; 0.522 ; dig[2]~reg0       ; val_checkable_[3] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.649      ;
; 0.525 ; val_ed_[2]        ; val_ed_[4]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.653      ;
; 0.544 ; dig[2]~reg0       ; val_checkable_[1] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.671      ;
; 0.544 ; dig[2]~reg0       ; val_checkable_[0] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.671      ;
; 0.551 ; systicks2_[1]     ; systicks2_[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.671      ;
; 0.552 ; systicks2_[13]    ; systicks2_[13]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.672      ;
; 0.553 ; systicks2_[2]     ; systicks2_[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.673      ;
; 0.553 ; systicks2_[5]     ; systicks2_[5]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.673      ;
; 0.555 ; systicks2_[12]    ; systicks2_[12]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.675      ;
; 0.559 ; systicks2_[4]     ; systicks2_[4]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.679      ;
; 0.559 ; systicks2_[6]     ; systicks2_[6]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.679      ;
; 0.559 ; systicks2_[10]    ; systicks2_[10]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.679      ;
; 0.559 ; systicks2_[14]    ; systicks2_[14]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.679      ;
; 0.566 ; systicks2_[8]     ; systicks2_[8]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.686      ;
; 0.571 ; val_checkable_[3] ; val_checkable_[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.691      ;
; 0.582 ; val_ed_[4]        ; val_des_[4]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.710      ;
; 0.582 ; val_ed_[0]        ; val_checkable_[2] ; clk          ; clk         ; 0.000        ; 0.059      ; 0.725      ;
; 0.583 ; systicks2_[0]     ; systicks2_[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.703      ;
; 0.583 ; systicks1_[4]     ; systicks1_[4]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.703      ;
; 0.583 ; systicks1_[7]     ; systicks1_[7]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.703      ;
; 0.587 ; dig[3]~reg0       ; seg[4]~reg0       ; clk          ; clk         ; 0.000        ; 0.248      ; 0.919      ;
; 0.594 ; val_ed_[4]        ; val_ed_[1]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.722      ;
; 0.594 ; val_des_[0]       ; val_des_[1]       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.721      ;
; 0.605 ; val_ed_[0]        ; val_ed_[4]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.733      ;
; 0.606 ; dig[3]~reg0       ; val_checkable_[3] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.733      ;
; 0.607 ; val_checkable_[4] ; val_checkable_[4] ; clk          ; clk         ; 0.000        ; 0.045      ; 0.736      ;
; 0.609 ; val_ed_[3]        ; val_ed_[3]        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.736      ;
; 0.609 ; val_des_[1]       ; val_des_[2]       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.736      ;
; 0.614 ; systicks2_[10]    ; systicks2_[11]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.734      ;
; 0.621 ; dig[3]~reg0       ; val_checkable_[1] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.748      ;
; 0.622 ; dig[3]~reg0       ; val_checkable_[0] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.749      ;
; 0.654 ; val_ed_[3]        ; val_ed_[4]        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.792      ;
; 0.663 ; val_ed_[4]        ; seg[4]~reg0       ; clk          ; clk         ; 0.000        ; 0.059      ; 0.806      ;
; 0.664 ; dig[2]~reg0       ; seg[4]~reg0       ; clk          ; clk         ; 0.000        ; 0.248      ; 0.996      ;
; 0.666 ; systicks1_[10]    ; systicks1_[10]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.786      ;
; 0.668 ; val_des_[0]       ; val_des_[2]       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.795      ;
; 0.676 ; val_ed_[1]        ; val_checkable_[2] ; clk          ; clk         ; 0.000        ; 0.059      ; 0.819      ;
; 0.681 ; systicks2_[8]     ; systicks2_[11]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.801      ;
; 0.692 ; dig[3]~reg0       ; seg[2]~reg0       ; clk          ; clk         ; 0.000        ; 0.242      ; 1.018      ;
; 0.693 ; dig[3]~reg0       ; seg[5]~reg0       ; clk          ; clk         ; 0.000        ; 0.242      ; 1.019      ;
; 0.693 ; val_ed_[2]        ; val_des_[4]       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.821      ;
; 0.693 ; val_des_[4]       ; seg[4]~reg0       ; clk          ; clk         ; 0.000        ; 0.059      ; 0.836      ;
; 0.693 ; systicks1_[2]     ; systicks1_[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.813      ;
; 0.694 ; systicks1_[12]    ; systicks1_[13]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.814      ;
; 0.697 ; dig[3]~reg0       ; seg[7]~reg0       ; clk          ; clk         ; 0.000        ; 0.242      ; 1.023      ;
; 0.698 ; dig[2]~reg0       ; seg[5]~reg0       ; clk          ; clk         ; 0.000        ; 0.242      ; 1.024      ;
; 0.699 ; dig[3]~reg0       ; seg[1]~reg0       ; clk          ; clk         ; 0.000        ; 0.242      ; 1.025      ;
; 0.700 ; dig[2]~reg0       ; seg[6]~reg0       ; clk          ; clk         ; 0.000        ; 0.242      ; 1.026      ;
; 0.700 ; systicks2_[1]     ; systicks2_[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.820      ;
; 0.701 ; dig[3]~reg0       ; seg[6]~reg0       ; clk          ; clk         ; 0.000        ; 0.242      ; 1.027      ;
; 0.702 ; dig[3]~reg0       ; seg[3]~reg0       ; clk          ; clk         ; 0.000        ; 0.242      ; 1.028      ;
; 0.703 ; val_des_[2]       ; val_checkable_[2] ; clk          ; clk         ; 0.000        ; 0.069      ; 0.856      ;
; 0.704 ; systicks2_[11]    ; systicks2_[12]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.824      ;
; 0.704 ; systicks2_[5]     ; systicks2_[6]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.824      ;
; 0.705 ; dig[2]~reg0       ; seg[1]~reg0       ; clk          ; clk         ; 0.000        ; 0.242      ; 1.031      ;
; 0.705 ; val_ed_[2]        ; val_ed_[1]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.833      ;
; 0.708 ; dig[2]~reg0       ; seg[2]~reg0       ; clk          ; clk         ; 0.000        ; 0.242      ; 1.034      ;
; 0.708 ; systicks2_[13]    ; systicks2_[14]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.828      ;
; 0.708 ; systicks1_[1]     ; systicks1_[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.828      ;
; 0.710 ; dig[2]~reg0       ; seg[3]~reg0       ; clk          ; clk         ; 0.000        ; 0.242      ; 1.036      ;
; 0.710 ; systicks1_[6]     ; systicks1_[6]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.830      ;
; 0.711 ; systicks2_[12]    ; systicks2_[13]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.831      ;
; 0.712 ; systicks2_[0]     ; systicks2_[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.832      ;
; 0.712 ; systicks1_[17]    ; systicks1_[17]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.832      ;
; 0.714 ; systicks1_[0]     ; systicks1_[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.834      ;
; 0.715 ; systicks2_[4]     ; systicks2_[5]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.835      ;
; 0.715 ; systicks2_[0]     ; systicks2_[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.835      ;
; 0.717 ; systicks2_[2]     ; systicks2_[4]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.837      ;
; 0.717 ; systicks2_[10]    ; systicks2_[12]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.837      ;
; 0.720 ; systicks2_[9]     ; systicks2_[9]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.840      ;
; 0.720 ; systicks2_[4]     ; systicks2_[6]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.840      ;
; 0.721 ; systicks2_[8]     ; systicks2_[10]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.841      ;
; 0.721 ; systicks2_[12]    ; systicks2_[14]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.841      ;
; 0.722 ; systicks1_[12]    ; systicks1_[12]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.842      ;
; 0.727 ; systicks2_[6]     ; systicks2_[8]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.847      ;
; 0.730 ; systicks2_[15]    ; systicks2_[15]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.850      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -8.943   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -8.943   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -436.897 ; 0.0   ; 0.0      ; 0.0     ; -102.629            ;
;  clk             ; -436.897 ; 0.000 ; N/A      ; N/A     ; -102.629            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; buzz          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_debug     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; buzz          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; led_debug     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; seg[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; buzz          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; led_debug     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; seg[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; buzz          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; led_debug     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; seg[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; dig[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 50853    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 50853    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 67    ; 67   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dig[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_debug   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dig[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_debug   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition
    Info: Processing started: Tue Aug 13 21:16:31 2024
Info: Command: quartus_sta alarm -c alarm
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'alarm.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -8.943
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.943            -436.897 clk 
Info (332146): Worst-case hold slack is 0.435
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.435               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -102.629 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -8.344
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.344            -403.784 clk 
Info (332146): Worst-case hold slack is 0.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.384               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -102.629 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.299            -150.796 clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -90.574 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4762 megabytes
    Info: Processing ended: Tue Aug 13 21:16:33 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


