TimeQuest Timing Analyzer report for g08_lab3
Tue Dec 05 15:44:27 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'CLK'
 13. Slow Model Hold: 'CLK'
 14. Slow Model Minimum Pulse Width: 'CLK'
 15. Slow Model Minimum Pulse Width: 'altera_reserved_tck'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Propagation Delay
 21. Minimum Propagation Delay
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'CLK'
 28. Fast Model Hold: 'CLK'
 29. Fast Model Minimum Pulse Width: 'CLK'
 30. Fast Model Minimum Pulse Width: 'altera_reserved_tck'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Multicorner Timing Analysis Summary
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Progagation Delay
 43. Minimum Progagation Delay
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths
 49. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; g08_lab3                                           ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C20F484C7                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; g08_lab3.sdc  ; OK     ; Tue Dec 05 15:44:25 2017 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                     ;
+---------------------+------+---------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period  ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+---------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; altera_reserved_tck ; Base ; 100.000 ; 10.0 MHz   ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { altera_reserved_tck } ;
; CLK                 ; Base ; 1.000   ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                 ;
+---------------------+------+---------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 146.22 MHz ; 146.22 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -5.839 ; -1994.181     ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.445 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------+
; Slow Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; CLK                 ; -2.064 ; -921.849      ;
; altera_reserved_tck ; 97.531 ; 0.000         ;
+---------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                 ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -5.839 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst11|dffs[4] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 6.791      ;
; -5.839 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst11|dffs[3] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 6.791      ;
; -5.839 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg1  ; lpm_ff:inst11|dffs[4] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 6.791      ;
; -5.839 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg2  ; lpm_ff:inst11|dffs[4] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 6.791      ;
; -5.839 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg3  ; lpm_ff:inst11|dffs[4] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 6.791      ;
; -5.839 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg4  ; lpm_ff:inst11|dffs[4] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 6.791      ;
; -5.839 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg5  ; lpm_ff:inst11|dffs[4] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 6.791      ;
; -5.839 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg1  ; lpm_ff:inst11|dffs[3] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 6.791      ;
; -5.839 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg2  ; lpm_ff:inst11|dffs[3] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 6.791      ;
; -5.839 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg3  ; lpm_ff:inst11|dffs[3] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 6.791      ;
; -5.839 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg4  ; lpm_ff:inst11|dffs[3] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 6.791      ;
; -5.839 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg5  ; lpm_ff:inst11|dffs[3] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 6.791      ;
; -5.795 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg0 ; lpm_ff:inst89|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 6.747      ;
; -5.795 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg1 ; lpm_ff:inst89|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 6.747      ;
; -5.795 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg2 ; lpm_ff:inst89|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 6.747      ;
; -5.795 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg3 ; lpm_ff:inst89|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 6.747      ;
; -5.795 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg4 ; lpm_ff:inst89|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 6.747      ;
; -5.795 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg5 ; lpm_ff:inst89|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 6.747      ;
; -5.732 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst30|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 6.685      ;
; -5.732 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg1  ; lpm_ff:inst30|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 6.685      ;
; -5.732 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg2  ; lpm_ff:inst30|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 6.685      ;
; -5.732 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg3  ; lpm_ff:inst30|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 6.685      ;
; -5.732 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg4  ; lpm_ff:inst30|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 6.685      ;
; -5.732 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg5  ; lpm_ff:inst30|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 6.685      ;
; -5.697 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst3|dffs[3]  ; CLK          ; CLK         ; 1.000        ; -0.076     ; 6.659      ;
; -5.697 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg1  ; lpm_ff:inst3|dffs[3]  ; CLK          ; CLK         ; 1.000        ; -0.076     ; 6.659      ;
; -5.697 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg2  ; lpm_ff:inst3|dffs[3]  ; CLK          ; CLK         ; 1.000        ; -0.076     ; 6.659      ;
; -5.697 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg3  ; lpm_ff:inst3|dffs[3]  ; CLK          ; CLK         ; 1.000        ; -0.076     ; 6.659      ;
; -5.697 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg4  ; lpm_ff:inst3|dffs[3]  ; CLK          ; CLK         ; 1.000        ; -0.076     ; 6.659      ;
; -5.697 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg5  ; lpm_ff:inst3|dffs[3]  ; CLK          ; CLK         ; 1.000        ; -0.076     ; 6.659      ;
; -5.644 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst11|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 6.595      ;
; -5.644 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst11|dffs[2] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 6.595      ;
; -5.644 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst11|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 6.595      ;
; -5.644 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst11|dffs[0] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 6.595      ;
; -5.644 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg1  ; lpm_ff:inst11|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 6.595      ;
; -5.644 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg2  ; lpm_ff:inst11|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 6.595      ;
; -5.644 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg3  ; lpm_ff:inst11|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 6.595      ;
; -5.644 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg4  ; lpm_ff:inst11|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 6.595      ;
; -5.644 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg5  ; lpm_ff:inst11|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 6.595      ;
; -5.644 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg1  ; lpm_ff:inst11|dffs[2] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 6.595      ;
; -5.644 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg2  ; lpm_ff:inst11|dffs[2] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 6.595      ;
; -5.644 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg3  ; lpm_ff:inst11|dffs[2] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 6.595      ;
; -5.644 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg4  ; lpm_ff:inst11|dffs[2] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 6.595      ;
; -5.644 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg5  ; lpm_ff:inst11|dffs[2] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 6.595      ;
; -5.644 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg1  ; lpm_ff:inst11|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 6.595      ;
; -5.644 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg2  ; lpm_ff:inst11|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 6.595      ;
; -5.644 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg3  ; lpm_ff:inst11|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 6.595      ;
; -5.644 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg4  ; lpm_ff:inst11|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 6.595      ;
; -5.644 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg5  ; lpm_ff:inst11|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 6.595      ;
; -5.644 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg1  ; lpm_ff:inst11|dffs[0] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 6.595      ;
; -5.644 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg2  ; lpm_ff:inst11|dffs[0] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 6.595      ;
; -5.644 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg3  ; lpm_ff:inst11|dffs[0] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 6.595      ;
; -5.644 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg4  ; lpm_ff:inst11|dffs[0] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 6.595      ;
; -5.644 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg5  ; lpm_ff:inst11|dffs[0] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 6.595      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg0 ; lpm_ff:inst99|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg0 ; lpm_ff:inst99|dffs[4] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg0 ; lpm_ff:inst99|dffs[3] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg0 ; lpm_ff:inst99|dffs[2] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg0 ; lpm_ff:inst99|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg0 ; lpm_ff:inst99|dffs[0] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg1 ; lpm_ff:inst99|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg2 ; lpm_ff:inst99|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg3 ; lpm_ff:inst99|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg4 ; lpm_ff:inst99|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg5 ; lpm_ff:inst99|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg1 ; lpm_ff:inst99|dffs[4] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg2 ; lpm_ff:inst99|dffs[4] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg3 ; lpm_ff:inst99|dffs[4] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg4 ; lpm_ff:inst99|dffs[4] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg5 ; lpm_ff:inst99|dffs[4] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg1 ; lpm_ff:inst99|dffs[3] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg2 ; lpm_ff:inst99|dffs[3] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg3 ; lpm_ff:inst99|dffs[3] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg4 ; lpm_ff:inst99|dffs[3] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg5 ; lpm_ff:inst99|dffs[3] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg1 ; lpm_ff:inst99|dffs[2] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg2 ; lpm_ff:inst99|dffs[2] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg3 ; lpm_ff:inst99|dffs[2] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg4 ; lpm_ff:inst99|dffs[2] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg5 ; lpm_ff:inst99|dffs[2] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg1 ; lpm_ff:inst99|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg2 ; lpm_ff:inst99|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg3 ; lpm_ff:inst99|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg4 ; lpm_ff:inst99|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg5 ; lpm_ff:inst99|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg1 ; lpm_ff:inst99|dffs[0] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg2 ; lpm_ff:inst99|dffs[0] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg3 ; lpm_ff:inst99|dffs[0] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg4 ; lpm_ff:inst99|dffs[0] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.631 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg5 ; lpm_ff:inst99|dffs[0] ; CLK          ; CLK         ; 1.000        ; -0.098     ; 6.571      ;
; -5.548 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg0 ; lpm_ff:inst41|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 6.509      ;
; -5.548 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg0 ; lpm_ff:inst41|dffs[4] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 6.509      ;
; -5.548 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg0 ; lpm_ff:inst41|dffs[3] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 6.509      ;
; -5.548 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg0 ; lpm_ff:inst41|dffs[2] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 6.509      ;
; -5.548 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg0 ; lpm_ff:inst41|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 6.509      ;
; -5.548 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg0 ; lpm_ff:inst41|dffs[0] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 6.509      ;
; -5.548 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg1 ; lpm_ff:inst41|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 6.509      ;
; -5.548 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg2 ; lpm_ff:inst41|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 6.509      ;
; -5.548 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg3 ; lpm_ff:inst41|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 6.509      ;
; -5.548 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg4 ; lpm_ff:inst41|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.077     ; 6.509      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                                                                                                                                ; To Node                                                                                                                                                                                                                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_sel:\generated:ela_trigger_flow_mgr_entity|sld_ela_trigger_flow_sel_fh31:auto_generated|sld_reserved_g08_lab3_auto_signaltap_0_flow_mgr_c90c:mgl_prim1|state_reg[0]         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_sel:\generated:ela_trigger_flow_mgr_entity|sld_ela_trigger_flow_sel_fh31:auto_generated|sld_reserved_g08_lab3_auto_signaltap_0_flow_mgr_c90c:mgl_prim1|state_reg[0]         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_sel:\generated:ela_trigger_flow_mgr_entity|sld_ela_trigger_flow_sel_fh31:auto_generated|sld_reserved_g08_lab3_auto_signaltap_0_flow_mgr_c90c:mgl_prim1|state_reg[1]         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_sel:\generated:ela_trigger_flow_mgr_entity|sld_ela_trigger_flow_sel_fh31:auto_generated|sld_reserved_g08_lab3_auto_signaltap_0_flow_mgr_c90c:mgl_prim1|state_reg[1]         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_sel:\generated:ela_trigger_flow_mgr_entity|sld_ela_trigger_flow_sel_fh31:auto_generated|sld_reserved_g08_lab3_auto_signaltap_0_flow_mgr_c90c:mgl_prim1|final_trigger_reg[0] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_sel:\generated:ela_trigger_flow_mgr_entity|sld_ela_trigger_flow_sel_fh31:auto_generated|sld_reserved_g08_lab3_auto_signaltap_0_flow_mgr_c90c:mgl_prim1|final_trigger_reg[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_out_mode_ff                                                                                                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_out_mode_ff                                                                                                                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_out_ff                                                                                                                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_out_ff                                                                                                                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.731      ;
; 0.611 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[21]                                                                                                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][21]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.897      ;
; 0.611 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][19]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][19]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.897      ;
; 0.611 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][16]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][16]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.897      ;
; 0.611 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][15]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][15]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.897      ;
; 0.612 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[2]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.898      ;
; 0.612 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][18]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][18]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.898      ;
; 0.612 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][4]                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][4]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.898      ;
; 0.613 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[17]                                                                                                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][17]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.899      ;
; 0.613 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[15]                                                                                                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][15]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.899      ;
; 0.613 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][9]                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][9]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.899      ;
; 0.614 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[0]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[1]                                                                                                                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.900      ;
; 0.614 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][21]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][21]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.900      ;
; 0.614 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][15]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][15]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.900      ;
; 0.615 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][19]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][19]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.901      ;
; 0.615 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][17]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][17]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.901      ;
; 0.616 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][21]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][21]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.902      ;
; 0.616 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[18]                                                                                                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][18]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.902      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][14]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][14]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][13]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][13]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][7]                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][7]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][3]                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][3]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][2]                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][2]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][2]                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][2]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[0]                                                                                                                                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][0]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.903      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][21]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][21]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][17]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][17]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][12]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][12]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][10]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][10]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[5]                                                                                                                                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][5]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][3]                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][3]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.904      ;
; 0.619 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][0]                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][0]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.905      ;
; 0.620 ; lpm_ff:inst54|dffs[1]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst57|dffs[1]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][22]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][22]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[16]                                                                                                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][16]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][11]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][11]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][9]                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][9]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][6]                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][6]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][1]                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][1]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][1]                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][1]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.906      ;
; 0.621 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[6]                                                                                                                                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][6]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][0]                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][0]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.907      ;
; 0.622 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][20]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][20]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.908      ;
; 0.622 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][16]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][16]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.908      ;
; 0.622 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[7]                                                                                                                                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][7]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.908      ;
; 0.622 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[3]                                                                                                                                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][3]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.908      ;
; 0.623 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][7]                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][7]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.909      ;
; 0.624 ; lpm_ff:inst53|dffs[3]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst49|dffs[3]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.910      ;
; 0.624 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[22]                                                                                                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][22]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.910      ;
; 0.624 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[1]                                                                                                                                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][1]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.910      ;
; 0.625 ; lpm_ff:inst21|dffs[4]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst23|dffs[4]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; lpm_ff:inst42|dffs[3]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst45|dffs[3]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; lpm_ff:inst|dffs[0]                                                                                                                                                                                                                                                                                                                      ; lpm_ff:inst3|dffs[0]                                                                                                                                                                                                                                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][22]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][22]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.911      ;
; 0.626 ; lpm_ff:inst57|dffs[5]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst59|dffs[5]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.912      ;
; 0.626 ; lpm_ff:inst23|dffs[5]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst21|dffs[5]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.912      ;
; 0.628 ; lpm_ff:inst42|dffs[5]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst45|dffs[5]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.914      ;
; 0.628 ; lpm_ff:inst93|dffs[0]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst94|dffs[0]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.914      ;
; 0.629 ; lpm_ff:inst83|dffs[5]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst85|dffs[5]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; lpm_ff:inst53|dffs[4]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst49|dffs[4]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; lpm_ff:inst21|dffs[1]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst23|dffs[1]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][6]                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][6]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.915      ;
; 0.630 ; lpm_ff:inst53|dffs[5]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst49|dffs[5]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.916      ;
; 0.630 ; lpm_ff:inst42|dffs[4]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst45|dffs[4]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.916      ;
; 0.630 ; lpm_ff:inst89|dffs[3]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst90|dffs[3]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.916      ;
; 0.630 ; lpm_ff:inst83|dffs[2]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst85|dffs[2]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.916      ;
; 0.630 ; lpm_ff:inst85|dffs[2]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst83|dffs[2]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.916      ;
; 0.630 ; lpm_ff:inst59|dffs[2]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst57|dffs[2]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.916      ;
; 0.630 ; lpm_ff:inst87|dffs[1]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst89|dffs[1]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.916      ;
; 0.630 ; lpm_ff:inst76|dffs[1]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst75|dffs[1]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.916      ;
; 0.630 ; lpm_ff:inst42|dffs[1]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst45|dffs[1]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.916      ;
; 0.630 ; lpm_ff:inst89|dffs[0]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst90|dffs[0]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.916      ;
; 0.630 ; lpm_ff:inst90|dffs[0]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst89|dffs[0]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.916      ;
; 0.631 ; lpm_ff:inst21|dffs[3]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst23|dffs[3]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.917      ;
; 0.633 ; lpm_ff:inst85|dffs[5]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst83|dffs[5]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.919      ;
; 0.633 ; lpm_ff:inst65|dffs[4]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst66|dffs[4]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.919      ;
; 0.633 ; lpm_ff:inst85|dffs[3]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst83|dffs[3]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.919      ;
; 0.634 ; lpm_ff:inst57|dffs[4]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst59|dffs[4]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.920      ;
; 0.634 ; lpm_ff:inst23|dffs[4]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst21|dffs[4]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.920      ;
; 0.634 ; lpm_ff:inst57|dffs[2]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst59|dffs[2]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.920      ;
; 0.636 ; lpm_ff:inst71|dffs[5]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst69|dffs[5]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.922      ;
; 0.636 ; lpm_ff:inst3|dffs[3]                                                                                                                                                                                                                                                                                                                     ; lpm_ff:inst5|dffs[3]                                                                                                                                                                                                                                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.922      ;
; 0.636 ; lpm_ff:inst93|dffs[2]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst94|dffs[2]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.922      ;
; 0.637 ; lpm_ff:inst79|dffs[5]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst76|dffs[5]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.923      ;
; 0.637 ; lpm_ff:inst66|dffs[2]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst65|dffs[2]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.923      ;
; 0.637 ; lpm_ff:inst80|dffs[0]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst83|dffs[0]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.923      ;
; 0.638 ; lpm_ff:inst66|dffs[4]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst65|dffs[4]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.924      ;
; 0.638 ; lpm_ff:inst89|dffs[2]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst90|dffs[2]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.924      ;
; 0.640 ; lpm_ff:inst94|dffs[2]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst93|dffs[2]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.926      ;
; 0.641 ; lpm_ff:inst9|dffs[5]                                                                                                                                                                                                                                                                                                                     ; lpm_ff:inst11|dffs[5]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.927      ;
; 0.644 ; lpm_ff:inst101|dffs[0]                                                                                                                                                                                                                                                                                                                   ; lpm_ff:inst99|dffs[0]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.930      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a16~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a16~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a17~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a17~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a18~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a18~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a19~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a19~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a20~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a20~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a21~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a21~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a22~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a22~porta_memory_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a5~porta_memory_reg0  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.531 ; 100.000      ; 2.469          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADDR[*]   ; CLK        ; 6.513 ; 6.513 ; Rise       ; CLK             ;
;  ADDR[0]  ; CLK        ; 6.261 ; 6.261 ; Rise       ; CLK             ;
;  ADDR[1]  ; CLK        ; 6.513 ; 6.513 ; Rise       ; CLK             ;
;  ADDR[2]  ; CLK        ; 5.286 ; 5.286 ; Rise       ; CLK             ;
;  ADDR[3]  ; CLK        ; 5.161 ; 5.161 ; Rise       ; CLK             ;
;  ADDR[4]  ; CLK        ; 3.634 ; 3.634 ; Rise       ; CLK             ;
;  ADDR[5]  ; CLK        ; 3.438 ; 3.438 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 4.723 ; 4.723 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.407 ; 4.407 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.930 ; 3.930 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.268 ; 4.268 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.346 ; 4.346 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.902 ; 3.902 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.723 ; 4.723 ; Rise       ; CLK             ;
; ENABLE    ; CLK        ; 9.637 ; 9.637 ; Rise       ; CLK             ;
; MODE[*]   ; CLK        ; 4.998 ; 4.998 ; Rise       ; CLK             ;
;  MODE[0]  ; CLK        ; 4.998 ; 4.998 ; Rise       ; CLK             ;
;  MODE[1]  ; CLK        ; 4.546 ; 4.546 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADDR[*]   ; CLK        ; 0.573  ; 0.573  ; Rise       ; CLK             ;
;  ADDR[0]  ; CLK        ; 0.505  ; 0.505  ; Rise       ; CLK             ;
;  ADDR[1]  ; CLK        ; -0.383 ; -0.383 ; Rise       ; CLK             ;
;  ADDR[2]  ; CLK        ; 0.573  ; 0.573  ; Rise       ; CLK             ;
;  ADDR[3]  ; CLK        ; -0.177 ; -0.177 ; Rise       ; CLK             ;
;  ADDR[4]  ; CLK        ; 0.406  ; 0.406  ; Rise       ; CLK             ;
;  ADDR[5]  ; CLK        ; 0.560  ; 0.560  ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -3.654 ; -3.654 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -4.159 ; -4.159 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -3.682 ; -3.682 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -4.020 ; -4.020 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -4.098 ; -4.098 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -3.654 ; -3.654 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -4.475 ; -4.475 ; Rise       ; CLK             ;
; ENABLE    ; CLK        ; -3.749 ; -3.749 ; Rise       ; CLK             ;
; MODE[*]   ; CLK        ; 0.472  ; 0.472  ; Rise       ; CLK             ;
;  MODE[0]  ; CLK        ; 0.472  ; 0.472  ; Rise       ; CLK             ;
;  MODE[1]  ; CLK        ; 0.419  ; 0.419  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; EMPTY     ; CLK        ; 9.885  ; 9.885  ; Rise       ; CLK             ;
; EN[*]     ; CLK        ; 13.268 ; 13.268 ; Rise       ; CLK             ;
;  EN[0]    ; CLK        ; 12.401 ; 12.401 ; Rise       ; CLK             ;
;  EN[1]    ; CLK        ; 12.404 ; 12.404 ; Rise       ; CLK             ;
;  EN[2]    ; CLK        ; 13.250 ; 13.250 ; Rise       ; CLK             ;
;  EN[3]    ; CLK        ; 12.388 ; 12.388 ; Rise       ; CLK             ;
;  EN[4]    ; CLK        ; 12.733 ; 12.733 ; Rise       ; CLK             ;
;  EN[5]    ; CLK        ; 12.925 ; 12.925 ; Rise       ; CLK             ;
;  EN[6]    ; CLK        ; 12.482 ; 12.482 ; Rise       ; CLK             ;
;  EN[7]    ; CLK        ; 12.127 ; 12.127 ; Rise       ; CLK             ;
;  EN[8]    ; CLK        ; 12.059 ; 12.059 ; Rise       ; CLK             ;
;  EN[9]    ; CLK        ; 12.798 ; 12.798 ; Rise       ; CLK             ;
;  EN[10]   ; CLK        ; 12.264 ; 12.264 ; Rise       ; CLK             ;
;  EN[11]   ; CLK        ; 12.402 ; 12.402 ; Rise       ; CLK             ;
;  EN[12]   ; CLK        ; 12.508 ; 12.508 ; Rise       ; CLK             ;
;  EN[13]   ; CLK        ; 12.670 ; 12.670 ; Rise       ; CLK             ;
;  EN[14]   ; CLK        ; 12.822 ; 12.822 ; Rise       ; CLK             ;
;  EN[15]   ; CLK        ; 13.084 ; 13.084 ; Rise       ; CLK             ;
;  EN[16]   ; CLK        ; 13.009 ; 13.009 ; Rise       ; CLK             ;
;  EN[17]   ; CLK        ; 12.919 ; 12.919 ; Rise       ; CLK             ;
;  EN[18]   ; CLK        ; 12.754 ; 12.754 ; Rise       ; CLK             ;
;  EN[19]   ; CLK        ; 13.057 ; 13.057 ; Rise       ; CLK             ;
;  EN[20]   ; CLK        ; 13.268 ; 13.268 ; Rise       ; CLK             ;
;  EN[21]   ; CLK        ; 12.807 ; 12.807 ; Rise       ; CLK             ;
;  EN[22]   ; CLK        ; 12.955 ; 12.955 ; Rise       ; CLK             ;
;  EN[23]   ; CLK        ; 12.838 ; 12.838 ; Rise       ; CLK             ;
;  EN[24]   ; CLK        ; 12.841 ; 12.841 ; Rise       ; CLK             ;
;  EN[25]   ; CLK        ; 13.182 ; 13.182 ; Rise       ; CLK             ;
;  EN[26]   ; CLK        ; 12.792 ; 12.792 ; Rise       ; CLK             ;
;  EN[27]   ; CLK        ; 12.985 ; 12.985 ; Rise       ; CLK             ;
;  EN[28]   ; CLK        ; 12.870 ; 12.870 ; Rise       ; CLK             ;
;  EN[29]   ; CLK        ; 12.773 ; 12.773 ; Rise       ; CLK             ;
;  EN[30]   ; CLK        ; 13.105 ; 13.105 ; Rise       ; CLK             ;
;  EN[31]   ; CLK        ; 13.103 ; 13.103 ; Rise       ; CLK             ;
;  EN[32]   ; CLK        ; 12.868 ; 12.868 ; Rise       ; CLK             ;
;  EN[33]   ; CLK        ; 13.149 ; 13.149 ; Rise       ; CLK             ;
;  EN[34]   ; CLK        ; 12.562 ; 12.562 ; Rise       ; CLK             ;
;  EN[35]   ; CLK        ; 12.667 ; 12.667 ; Rise       ; CLK             ;
;  EN[36]   ; CLK        ; 13.179 ; 13.179 ; Rise       ; CLK             ;
;  EN[37]   ; CLK        ; 12.396 ; 12.396 ; Rise       ; CLK             ;
;  EN[38]   ; CLK        ; 13.021 ; 13.021 ; Rise       ; CLK             ;
;  EN[39]   ; CLK        ; 13.085 ; 13.085 ; Rise       ; CLK             ;
;  EN[40]   ; CLK        ; 13.017 ; 13.017 ; Rise       ; CLK             ;
;  EN[41]   ; CLK        ; 12.966 ; 12.966 ; Rise       ; CLK             ;
;  EN[42]   ; CLK        ; 12.895 ; 12.895 ; Rise       ; CLK             ;
;  EN[43]   ; CLK        ; 12.786 ; 12.786 ; Rise       ; CLK             ;
;  EN[44]   ; CLK        ; 12.538 ; 12.538 ; Rise       ; CLK             ;
;  EN[45]   ; CLK        ; 12.860 ; 12.860 ; Rise       ; CLK             ;
;  EN[46]   ; CLK        ; 12.633 ; 12.633 ; Rise       ; CLK             ;
;  EN[47]   ; CLK        ; 12.693 ; 12.693 ; Rise       ; CLK             ;
;  EN[48]   ; CLK        ; 12.457 ; 12.457 ; Rise       ; CLK             ;
;  EN[49]   ; CLK        ; 12.530 ; 12.530 ; Rise       ; CLK             ;
;  EN[50]   ; CLK        ; 12.871 ; 12.871 ; Rise       ; CLK             ;
;  EN[51]   ; CLK        ; 12.738 ; 12.738 ; Rise       ; CLK             ;
; FULL      ; CLK        ; 9.458  ; 9.458  ; Rise       ; CLK             ;
; NUM[*]    ; CLK        ; 8.128  ; 8.128  ; Rise       ; CLK             ;
;  NUM[0]   ; CLK        ; 7.285  ; 7.285  ; Rise       ; CLK             ;
;  NUM[1]   ; CLK        ; 7.875  ; 7.875  ; Rise       ; CLK             ;
;  NUM[2]   ; CLK        ; 8.128  ; 8.128  ; Rise       ; CLK             ;
;  NUM[3]   ; CLK        ; 7.276  ; 7.276  ; Rise       ; CLK             ;
;  NUM[4]   ; CLK        ; 7.289  ; 7.289  ; Rise       ; CLK             ;
;  NUM[5]   ; CLK        ; 7.952  ; 7.952  ; Rise       ; CLK             ;
; VALUE[*]  ; CLK        ; 13.581 ; 13.581 ; Rise       ; CLK             ;
;  VALUE[0] ; CLK        ; 13.581 ; 13.581 ; Rise       ; CLK             ;
;  VALUE[1] ; CLK        ; 12.326 ; 12.326 ; Rise       ; CLK             ;
;  VALUE[2] ; CLK        ; 12.512 ; 12.512 ; Rise       ; CLK             ;
;  VALUE[3] ; CLK        ; 13.375 ; 13.375 ; Rise       ; CLK             ;
;  VALUE[4] ; CLK        ; 13.367 ; 13.367 ; Rise       ; CLK             ;
;  VALUE[5] ; CLK        ; 13.371 ; 13.371 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; EMPTY     ; CLK        ; 8.910  ; 8.910  ; Rise       ; CLK             ;
; EN[*]     ; CLK        ; 9.518  ; 9.518  ; Rise       ; CLK             ;
;  EN[0]    ; CLK        ; 9.746  ; 9.746  ; Rise       ; CLK             ;
;  EN[1]    ; CLK        ; 9.769  ; 9.769  ; Rise       ; CLK             ;
;  EN[2]    ; CLK        ; 10.610 ; 10.610 ; Rise       ; CLK             ;
;  EN[3]    ; CLK        ; 10.441 ; 10.441 ; Rise       ; CLK             ;
;  EN[4]    ; CLK        ; 10.026 ; 10.026 ; Rise       ; CLK             ;
;  EN[5]    ; CLK        ; 9.691  ; 9.691  ; Rise       ; CLK             ;
;  EN[6]    ; CLK        ; 10.255 ; 10.255 ; Rise       ; CLK             ;
;  EN[7]    ; CLK        ; 10.188 ; 10.188 ; Rise       ; CLK             ;
;  EN[8]    ; CLK        ; 9.518  ; 9.518  ; Rise       ; CLK             ;
;  EN[9]    ; CLK        ; 10.892 ; 10.892 ; Rise       ; CLK             ;
;  EN[10]   ; CLK        ; 10.386 ; 10.386 ; Rise       ; CLK             ;
;  EN[11]   ; CLK        ; 10.482 ; 10.482 ; Rise       ; CLK             ;
;  EN[12]   ; CLK        ; 10.183 ; 10.183 ; Rise       ; CLK             ;
;  EN[13]   ; CLK        ; 10.094 ; 10.094 ; Rise       ; CLK             ;
;  EN[14]   ; CLK        ; 10.225 ; 10.225 ; Rise       ; CLK             ;
;  EN[15]   ; CLK        ; 10.498 ; 10.498 ; Rise       ; CLK             ;
;  EN[16]   ; CLK        ; 10.577 ; 10.577 ; Rise       ; CLK             ;
;  EN[17]   ; CLK        ; 10.470 ; 10.470 ; Rise       ; CLK             ;
;  EN[18]   ; CLK        ; 10.305 ; 10.305 ; Rise       ; CLK             ;
;  EN[19]   ; CLK        ; 10.509 ; 10.509 ; Rise       ; CLK             ;
;  EN[20]   ; CLK        ; 10.408 ; 10.408 ; Rise       ; CLK             ;
;  EN[21]   ; CLK        ; 10.312 ; 10.312 ; Rise       ; CLK             ;
;  EN[22]   ; CLK        ; 10.449 ; 10.449 ; Rise       ; CLK             ;
;  EN[23]   ; CLK        ; 11.092 ; 11.092 ; Rise       ; CLK             ;
;  EN[24]   ; CLK        ; 10.594 ; 10.594 ; Rise       ; CLK             ;
;  EN[25]   ; CLK        ; 10.972 ; 10.972 ; Rise       ; CLK             ;
;  EN[26]   ; CLK        ; 10.851 ; 10.851 ; Rise       ; CLK             ;
;  EN[27]   ; CLK        ; 11.173 ; 11.173 ; Rise       ; CLK             ;
;  EN[28]   ; CLK        ; 10.987 ; 10.987 ; Rise       ; CLK             ;
;  EN[29]   ; CLK        ; 10.898 ; 10.898 ; Rise       ; CLK             ;
;  EN[30]   ; CLK        ; 11.147 ; 11.147 ; Rise       ; CLK             ;
;  EN[31]   ; CLK        ; 11.160 ; 11.160 ; Rise       ; CLK             ;
;  EN[32]   ; CLK        ; 11.156 ; 11.156 ; Rise       ; CLK             ;
;  EN[33]   ; CLK        ; 11.240 ; 11.240 ; Rise       ; CLK             ;
;  EN[34]   ; CLK        ; 10.653 ; 10.653 ; Rise       ; CLK             ;
;  EN[35]   ; CLK        ; 10.757 ; 10.757 ; Rise       ; CLK             ;
;  EN[36]   ; CLK        ; 11.162 ; 11.162 ; Rise       ; CLK             ;
;  EN[37]   ; CLK        ; 10.206 ; 10.206 ; Rise       ; CLK             ;
;  EN[38]   ; CLK        ; 10.539 ; 10.539 ; Rise       ; CLK             ;
;  EN[39]   ; CLK        ; 10.825 ; 10.825 ; Rise       ; CLK             ;
;  EN[40]   ; CLK        ; 10.768 ; 10.768 ; Rise       ; CLK             ;
;  EN[41]   ; CLK        ; 10.726 ; 10.726 ; Rise       ; CLK             ;
;  EN[42]   ; CLK        ; 10.332 ; 10.332 ; Rise       ; CLK             ;
;  EN[43]   ; CLK        ; 10.470 ; 10.470 ; Rise       ; CLK             ;
;  EN[44]   ; CLK        ; 10.613 ; 10.613 ; Rise       ; CLK             ;
;  EN[45]   ; CLK        ; 10.936 ; 10.936 ; Rise       ; CLK             ;
;  EN[46]   ; CLK        ; 10.757 ; 10.757 ; Rise       ; CLK             ;
;  EN[47]   ; CLK        ; 10.799 ; 10.799 ; Rise       ; CLK             ;
;  EN[48]   ; CLK        ; 10.543 ; 10.543 ; Rise       ; CLK             ;
;  EN[49]   ; CLK        ; 9.861  ; 9.861  ; Rise       ; CLK             ;
;  EN[50]   ; CLK        ; 10.549 ; 10.549 ; Rise       ; CLK             ;
;  EN[51]   ; CLK        ; 10.858 ; 10.858 ; Rise       ; CLK             ;
; FULL      ; CLK        ; 8.480  ; 8.480  ; Rise       ; CLK             ;
; NUM[*]    ; CLK        ; 7.276  ; 7.276  ; Rise       ; CLK             ;
;  NUM[0]   ; CLK        ; 7.285  ; 7.285  ; Rise       ; CLK             ;
;  NUM[1]   ; CLK        ; 7.875  ; 7.875  ; Rise       ; CLK             ;
;  NUM[2]   ; CLK        ; 8.128  ; 8.128  ; Rise       ; CLK             ;
;  NUM[3]   ; CLK        ; 7.276  ; 7.276  ; Rise       ; CLK             ;
;  NUM[4]   ; CLK        ; 7.289  ; 7.289  ; Rise       ; CLK             ;
;  NUM[5]   ; CLK        ; 7.952  ; 7.952  ; Rise       ; CLK             ;
; VALUE[*]  ; CLK        ; 10.495 ; 10.495 ; Rise       ; CLK             ;
;  VALUE[0] ; CLK        ; 11.732 ; 11.732 ; Rise       ; CLK             ;
;  VALUE[1] ; CLK        ; 10.495 ; 10.495 ; Rise       ; CLK             ;
;  VALUE[2] ; CLK        ; 10.772 ; 10.772 ; Rise       ; CLK             ;
;  VALUE[3] ; CLK        ; 11.580 ; 11.580 ; Rise       ; CLK             ;
;  VALUE[4] ; CLK        ; 11.235 ; 11.235 ; Rise       ; CLK             ;
;  VALUE[5] ; CLK        ; 11.325 ; 11.325 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; ADDR[0]    ; VALUE[0]    ; 13.883 ; 13.883 ; 13.883 ; 13.883 ;
; ADDR[0]    ; VALUE[1]    ; 12.773 ; 12.773 ; 12.773 ; 12.773 ;
; ADDR[0]    ; VALUE[2]    ; 13.021 ; 13.021 ; 13.021 ; 13.021 ;
; ADDR[0]    ; VALUE[3]    ; 13.436 ; 13.436 ; 13.436 ; 13.436 ;
; ADDR[0]    ; VALUE[4]    ; 13.633 ; 13.633 ; 13.633 ; 13.633 ;
; ADDR[0]    ; VALUE[5]    ; 13.252 ; 13.252 ; 13.252 ; 13.252 ;
; ADDR[1]    ; VALUE[0]    ; 13.979 ; 14.404 ; 14.404 ; 13.979 ;
; ADDR[1]    ; VALUE[1]    ; 12.527 ; 12.723 ; 12.723 ; 12.527 ;
; ADDR[1]    ; VALUE[2]    ; 12.841 ; 13.006 ; 13.006 ; 12.841 ;
; ADDR[1]    ; VALUE[3]    ; 13.568 ; 13.917 ; 13.917 ; 13.568 ;
; ADDR[1]    ; VALUE[4]    ; 13.925 ; 13.925 ; 13.925 ; 13.925 ;
; ADDR[1]    ; VALUE[5]    ; 13.775 ; 13.775 ; 13.775 ; 13.775 ;
; ADDR[2]    ; VALUE[0]    ; 12.949 ; 12.451 ; 12.451 ; 12.949 ;
; ADDR[2]    ; VALUE[1]    ; 11.920 ; 11.185 ; 11.185 ; 11.920 ;
; ADDR[2]    ; VALUE[2]    ; 11.821 ; 11.762 ; 11.762 ; 11.821 ;
; ADDR[2]    ; VALUE[3]    ; 12.533 ; 12.036 ; 12.036 ; 12.533 ;
; ADDR[2]    ; VALUE[4]    ; 12.748 ; 12.677 ; 12.677 ; 12.748 ;
; ADDR[2]    ; VALUE[5]    ; 12.893 ; 12.735 ; 12.735 ; 12.893 ;
; ADDR[3]    ; VALUE[0]    ; 11.948 ; 11.948 ; 11.948 ; 11.948 ;
; ADDR[3]    ; VALUE[1]    ; 11.126 ; 11.126 ; 11.126 ; 11.126 ;
; ADDR[3]    ; VALUE[2]    ; 11.921 ; 11.921 ; 11.921 ; 11.921 ;
; ADDR[3]    ; VALUE[3]    ; 12.238 ; 12.238 ; 12.238 ; 12.238 ;
; ADDR[3]    ; VALUE[4]    ; 11.918 ; 11.918 ; 11.918 ; 11.918 ;
; ADDR[3]    ; VALUE[5]    ; 12.120 ; 12.120 ; 12.120 ; 12.120 ;
; ADDR[4]    ; VALUE[0]    ; 10.092 ; 11.030 ; 11.030 ; 10.092 ;
; ADDR[4]    ; VALUE[1]    ; 8.920  ; 9.800  ; 9.800  ; 8.920  ;
; ADDR[4]    ; VALUE[2]    ; 9.829  ; 10.394 ; 10.394 ; 9.829  ;
; ADDR[4]    ; VALUE[3]    ; 10.414 ; 10.755 ; 10.755 ; 10.414 ;
; ADDR[4]    ; VALUE[4]    ; 10.173 ; 10.173 ; 10.173 ; 10.173 ;
; ADDR[4]    ; VALUE[5]    ; 10.295 ; 10.798 ; 10.798 ; 10.295 ;
; ADDR[5]    ; VALUE[0]    ; 10.406 ; 10.753 ; 10.753 ; 10.406 ;
; ADDR[5]    ; VALUE[1]    ; 9.554  ; 9.554  ; 9.554  ; 9.554  ;
; ADDR[5]    ; VALUE[2]    ; 10.198 ; 10.198 ; 10.198 ; 10.198 ;
; ADDR[5]    ; VALUE[3]    ; 10.821 ; 10.821 ; 10.821 ; 10.821 ;
; ADDR[5]    ; VALUE[4]    ; 10.129 ; 10.129 ; 10.129 ; 10.129 ;
; ADDR[5]    ; VALUE[5]    ; 10.726 ; 10.726 ; 10.726 ; 10.726 ;
; ENABLE     ; EN[0]       ; 12.637 ;        ;        ; 12.637 ;
; ENABLE     ; EN[1]       ; 12.653 ;        ;        ; 12.653 ;
; ENABLE     ; EN[2]       ; 14.268 ;        ;        ; 14.268 ;
; ENABLE     ; EN[3]       ; 13.915 ;        ;        ; 13.915 ;
; ENABLE     ; EN[4]       ; 13.160 ;        ;        ; 13.160 ;
; ENABLE     ; EN[5]       ; 13.160 ;        ;        ; 13.160 ;
; ENABLE     ; EN[6]       ; 12.277 ;        ;        ; 12.277 ;
; ENABLE     ; EN[7]       ; 11.634 ;        ;        ; 11.634 ;
; ENABLE     ; EN[8]       ; 13.235 ;        ;        ; 13.235 ;
; ENABLE     ; EN[9]       ; 13.447 ;        ;        ; 13.447 ;
; ENABLE     ; EN[10]      ; 13.009 ;        ;        ; 13.009 ;
; ENABLE     ; EN[11]      ; 13.283 ;        ;        ; 13.283 ;
; ENABLE     ; EN[12]      ; 13.057 ;        ;        ; 13.057 ;
; ENABLE     ; EN[13]      ; 12.125 ;        ;        ; 12.125 ;
; ENABLE     ; EN[14]      ; 12.136 ;        ;        ; 12.136 ;
; ENABLE     ; EN[15]      ; 12.538 ;        ;        ; 12.538 ;
; ENABLE     ; EN[16]      ; 12.107 ;        ;        ; 12.107 ;
; ENABLE     ; EN[17]      ; 12.488 ;        ;        ; 12.488 ;
; ENABLE     ; EN[18]      ; 12.321 ;        ;        ; 12.321 ;
; ENABLE     ; EN[19]      ; 13.262 ;        ;        ; 13.262 ;
; ENABLE     ; EN[20]      ; 13.313 ;        ;        ; 13.313 ;
; ENABLE     ; EN[21]      ; 13.007 ;        ;        ; 13.007 ;
; ENABLE     ; EN[22]      ; 13.235 ;        ;        ; 13.235 ;
; ENABLE     ; EN[23]      ; 12.563 ;        ;        ; 12.563 ;
; ENABLE     ; EN[24]      ; 12.256 ;        ;        ; 12.256 ;
; ENABLE     ; EN[25]      ; 12.647 ;        ;        ; 12.647 ;
; ENABLE     ; EN[26]      ; 12.531 ;        ;        ; 12.531 ;
; ENABLE     ; EN[27]      ; 13.008 ;        ;        ; 13.008 ;
; ENABLE     ; EN[28]      ; 13.329 ;        ;        ; 13.329 ;
; ENABLE     ; EN[29]      ; 13.244 ;        ;        ; 13.244 ;
; ENABLE     ; EN[30]      ; 13.814 ;        ;        ; 13.814 ;
; ENABLE     ; EN[31]      ; 13.517 ;        ;        ; 13.517 ;
; ENABLE     ; EN[32]      ; 14.134 ;        ;        ; 14.134 ;
; ENABLE     ; EN[33]      ; 14.177 ;        ;        ; 14.177 ;
; ENABLE     ; EN[34]      ; 13.829 ;        ;        ; 13.829 ;
; ENABLE     ; EN[35]      ; 13.074 ;        ;        ; 13.074 ;
; ENABLE     ; EN[36]      ; 13.363 ;        ;        ; 13.363 ;
; ENABLE     ; EN[37]      ; 12.292 ;        ;        ; 12.292 ;
; ENABLE     ; EN[38]      ; 12.690 ;        ;        ; 12.690 ;
; ENABLE     ; EN[39]      ; 12.894 ;        ;        ; 12.894 ;
; ENABLE     ; EN[40]      ; 13.308 ;        ;        ; 13.308 ;
; ENABLE     ; EN[41]      ; 12.400 ;        ;        ; 12.400 ;
; ENABLE     ; EN[42]      ; 12.034 ;        ;        ; 12.034 ;
; ENABLE     ; EN[43]      ; 13.263 ;        ;        ; 13.263 ;
; ENABLE     ; EN[44]      ; 13.413 ;        ;        ; 13.413 ;
; ENABLE     ; EN[45]      ; 13.736 ;        ;        ; 13.736 ;
; ENABLE     ; EN[46]      ; 12.846 ;        ;        ; 12.846 ;
; ENABLE     ; EN[47]      ; 13.578 ;        ;        ; 13.578 ;
; ENABLE     ; EN[48]      ; 12.629 ;        ;        ; 12.629 ;
; ENABLE     ; EN[49]      ; 13.573 ;        ;        ; 13.573 ;
; ENABLE     ; EN[50]      ; 14.034 ;        ;        ; 14.034 ;
; ENABLE     ; EN[51]      ; 13.892 ;        ;        ; 13.892 ;
; MODE[0]    ; EN[0]       ; 8.512  ; 9.927  ; 9.927  ; 8.512  ;
; MODE[0]    ; EN[1]       ; 8.531  ; 9.956  ; 9.956  ; 8.531  ;
; MODE[0]    ; EN[2]       ; 9.734  ; 10.998 ; 10.998 ; 9.734  ;
; MODE[0]    ; EN[3]       ; 9.125  ; 10.826 ; 10.826 ; 9.125  ;
; MODE[0]    ; EN[4]       ; 8.668  ; 10.206 ; 10.206 ; 8.668  ;
; MODE[0]    ; EN[5]       ; 8.873  ; 10.217 ; 10.217 ; 8.873  ;
; MODE[0]    ; EN[6]       ; 9.170  ; 10.883 ; 10.883 ; 9.170  ;
; MODE[0]    ; EN[7]       ; 9.158  ; 10.316 ; 10.316 ; 9.158  ;
; MODE[0]    ; EN[8]       ; 8.785  ; 9.646  ; 9.646  ; 8.785  ;
; MODE[0]    ; EN[9]       ; 9.843  ; 11.575 ; 11.575 ; 9.843  ;
; MODE[0]    ; EN[10]      ; 9.171  ; 10.514 ; 10.514 ; 9.171  ;
; MODE[0]    ; EN[11]      ; 9.435  ; 11.174 ; 11.174 ; 9.435  ;
; MODE[0]    ; EN[12]      ; 8.808  ; 10.547 ; 10.547 ; 8.808  ;
; MODE[0]    ; EN[13]      ; 8.664  ; 10.222 ; 10.222 ; 8.664  ;
; MODE[0]    ; EN[14]      ; 8.961  ; 10.733 ; 10.733 ; 8.961  ;
; MODE[0]    ; EN[15]      ; 9.071  ; 10.626 ; 10.626 ; 9.071  ;
; MODE[0]    ; EN[16]      ; 9.754  ; 10.728 ; 10.728 ; 9.754  ;
; MODE[0]    ; EN[17]      ; 9.067  ; 10.622 ; 10.622 ; 9.067  ;
; MODE[0]    ; EN[18]      ; 8.897  ; 10.456 ; 10.456 ; 8.897  ;
; MODE[0]    ; EN[19]      ; 9.807  ; 10.860 ; 10.860 ; 9.807  ;
; MODE[0]    ; EN[20]      ; 9.967  ; 10.536 ; 10.536 ; 9.967  ;
; MODE[0]    ; EN[21]      ; 9.593  ; 10.903 ; 10.903 ; 9.593  ;
; MODE[0]    ; EN[22]      ; 9.733  ; 11.041 ; 11.041 ; 9.733  ;
; MODE[0]    ; EN[23]      ; 9.720  ; 11.260 ; 11.260 ; 9.720  ;
; MODE[0]    ; EN[24]      ; 9.344  ; 10.969 ; 10.969 ; 9.344  ;
; MODE[0]    ; EN[25]      ; 9.751  ; 11.307 ; 11.307 ; 9.751  ;
; MODE[0]    ; EN[26]      ; 9.634  ; 11.185 ; 11.185 ; 9.634  ;
; MODE[0]    ; EN[27]      ; 10.171 ; 11.557 ; 11.557 ; 10.171 ;
; MODE[0]    ; EN[28]      ; 9.974  ; 11.252 ; 11.252 ; 9.974  ;
; MODE[0]    ; EN[29]      ; 9.883  ; 11.174 ; 11.174 ; 9.883  ;
; MODE[0]    ; EN[30]      ; 10.529 ; 11.275 ; 11.275 ; 10.529 ;
; MODE[0]    ; EN[31]      ; 10.543 ; 11.288 ; 11.288 ; 10.543 ;
; MODE[0]    ; EN[32]      ; 10.232 ; 11.390 ; 11.390 ; 10.232 ;
; MODE[0]    ; EN[33]      ; 10.938 ; 11.565 ; 11.565 ; 10.938 ;
; MODE[0]    ; EN[34]      ; 9.941  ; 11.336 ; 11.336 ; 9.941  ;
; MODE[0]    ; EN[35]      ; 10.045 ; 11.439 ; 11.439 ; 10.045 ;
; MODE[0]    ; EN[36]      ; 10.447 ; 11.290 ; 11.290 ; 10.447 ;
; MODE[0]    ; EN[37]      ; 9.627  ; 10.574 ; 10.574 ; 9.627  ;
; MODE[0]    ; EN[38]      ; 10.067 ; 11.015 ; 11.015 ; 10.067 ;
; MODE[0]    ; EN[39]      ; 10.252 ; 11.199 ; 11.199 ; 10.252 ;
; MODE[0]    ; EN[40]      ; 9.726  ; 11.108 ; 11.108 ; 9.726  ;
; MODE[0]    ; EN[41]      ; 9.682  ; 11.067 ; 11.067 ; 9.682  ;
; MODE[0]    ; EN[42]      ; 9.316  ; 10.460 ; 10.460 ; 9.316  ;
; MODE[0]    ; EN[43]      ; 9.150  ; 10.847 ; 10.847 ; 9.150  ;
; MODE[0]    ; EN[44]      ; 9.555  ; 10.741 ; 10.741 ; 9.555  ;
; MODE[0]    ; EN[45]      ; 9.876  ; 11.064 ; 11.064 ; 9.876  ;
; MODE[0]    ; EN[46]      ; 9.752  ; 11.143 ; 11.143 ; 9.752  ;
; MODE[0]    ; EN[47]      ; 9.794  ; 11.184 ; 11.184 ; 9.794  ;
; MODE[0]    ; EN[48]      ; 9.540  ; 10.928 ; 10.928 ; 9.540  ;
; MODE[0]    ; EN[49]      ; 8.781  ; 10.482 ; 10.482 ; 8.781  ;
; MODE[0]    ; EN[50]      ; 9.227  ; 10.939 ; 10.939 ; 9.227  ;
; MODE[0]    ; EN[51]      ; 9.541  ; 10.986 ; 10.986 ; 9.541  ;
; MODE[1]    ; EN[0]       ; 8.785  ; 8.785  ; 8.785  ; 8.785  ;
; MODE[1]    ; EN[1]       ; 8.800  ; 8.800  ; 8.800  ; 8.800  ;
; MODE[1]    ; EN[2]       ; 9.631  ; 9.631  ; 9.631  ; 9.631  ;
; MODE[1]    ; EN[3]       ; 8.471  ; 8.471  ; 8.471  ; 8.471  ;
; MODE[1]    ; EN[4]       ; 8.709  ; 8.709  ; 8.709  ; 8.709  ;
; MODE[1]    ; EN[5]       ; 8.709  ; 8.709  ; 8.709  ; 8.709  ;
; MODE[1]    ; EN[6]       ; 8.547  ; 8.547  ; 8.547  ; 8.547  ;
; MODE[1]    ; EN[7]       ; 7.981  ; 7.981  ; 7.981  ; 7.981  ;
; MODE[1]    ; EN[8]       ; 8.498  ; 8.498  ; 8.498  ; 8.498  ;
; MODE[1]    ; EN[9]       ; 9.383  ; 9.383  ; 9.383  ; 9.383  ;
; MODE[1]    ; EN[10]      ; 8.715  ; 8.715  ; 8.715  ; 8.715  ;
; MODE[1]    ; EN[11]      ; 8.988  ; 8.988  ; 8.988  ; 8.988  ;
; MODE[1]    ; EN[12]      ; 8.386  ; 8.386  ; 8.386  ; 8.386  ;
; MODE[1]    ; EN[13]      ; 8.127  ; 8.127  ; 8.127  ; 8.127  ;
; MODE[1]    ; EN[14]      ; 8.564  ; 8.564  ; 8.564  ; 8.564  ;
; MODE[1]    ; EN[15]      ; 8.536  ; 8.536  ; 8.536  ; 8.536  ;
; MODE[1]    ; EN[16]      ; 8.755  ; 8.755  ; 8.755  ; 8.755  ;
; MODE[1]    ; EN[17]      ; 8.933  ; 8.933  ; 8.933  ; 8.933  ;
; MODE[1]    ; EN[18]      ; 8.764  ; 8.764  ; 8.764  ; 8.764  ;
; MODE[1]    ; EN[19]      ; 8.468  ; 8.468  ; 8.468  ; 8.468  ;
; MODE[1]    ; EN[20]      ; 8.162  ; 8.162  ; 8.162  ; 8.162  ;
; MODE[1]    ; EN[21]      ; 8.208  ; 8.208  ; 8.208  ; 8.208  ;
; MODE[1]    ; EN[22]      ; 7.844  ; 7.844  ; 7.844  ; 7.844  ;
; MODE[1]    ; EN[23]      ; 9.320  ; 9.320  ; 9.320  ; 9.320  ;
; MODE[1]    ; EN[24]      ; 7.873  ; 7.873  ; 7.873  ; 7.873  ;
; MODE[1]    ; EN[25]      ; 9.142  ; 9.142  ; 9.142  ; 9.142  ;
; MODE[1]    ; EN[26]      ; 9.020  ; 9.020  ; 9.020  ; 9.020  ;
; MODE[1]    ; EN[27]      ; 8.113  ; 8.113  ; 8.113  ; 8.113  ;
; MODE[1]    ; EN[28]      ; 8.131  ; 8.131  ; 8.131  ; 8.131  ;
; MODE[1]    ; EN[29]      ; 8.045  ; 8.045  ; 8.045  ; 8.045  ;
; MODE[1]    ; EN[30]      ; 8.356  ; 8.356  ; 8.356  ; 8.356  ;
; MODE[1]    ; EN[31]      ; 8.137  ; 8.137  ; 8.137  ; 8.137  ;
; MODE[1]    ; EN[32]      ; 9.933  ; 9.933  ; 9.933  ; 9.933  ;
; MODE[1]    ; EN[33]      ; 8.464  ; 8.464  ; 8.464  ; 8.464  ;
; MODE[1]    ; EN[34]      ; 9.631  ; 9.631  ; 9.631  ; 9.631  ;
; MODE[1]    ; EN[35]      ; 9.276  ; 9.276  ; 9.276  ; 9.276  ;
; MODE[1]    ; EN[36]      ; 8.913  ; 8.913  ; 8.913  ; 8.913  ;
; MODE[1]    ; EN[37]      ; 7.831  ; 7.831  ; 7.831  ; 7.831  ;
; MODE[1]    ; EN[38]      ; 8.232  ; 8.232  ; 8.232  ; 8.232  ;
; MODE[1]    ; EN[39]      ; 9.275  ; 9.275  ; 9.275  ; 9.275  ;
; MODE[1]    ; EN[40]      ; 9.120  ; 9.120  ; 9.120  ; 9.120  ;
; MODE[1]    ; EN[41]      ; 9.646  ; 9.646  ; 9.646  ; 9.646  ;
; MODE[1]    ; EN[42]      ; 9.280  ; 9.280  ; 9.280  ; 9.280  ;
; MODE[1]    ; EN[43]      ; 9.481  ; 9.481  ; 9.481  ; 9.481  ;
; MODE[1]    ; EN[44]      ; 8.168  ; 8.168  ; 8.168  ; 8.168  ;
; MODE[1]    ; EN[45]      ; 8.490  ; 8.490  ; 8.490  ; 8.490  ;
; MODE[1]    ; EN[46]      ; 8.353  ; 8.353  ; 8.353  ; 8.353  ;
; MODE[1]    ; EN[47]      ; 9.227  ; 9.227  ; 9.227  ; 9.227  ;
; MODE[1]    ; EN[48]      ; 8.139  ; 8.139  ; 8.139  ; 8.139  ;
; MODE[1]    ; EN[49]      ; 8.130  ; 8.130  ; 8.130  ; 8.130  ;
; MODE[1]    ; EN[50]      ; 8.595  ; 8.595  ; 8.595  ; 8.595  ;
; MODE[1]    ; EN[51]      ; 7.949  ; 7.949  ; 7.949  ; 7.949  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; ADDR[0]    ; VALUE[0]    ; 10.764 ; 10.764 ; 10.764 ; 10.764 ;
; ADDR[0]    ; VALUE[1]    ; 9.935  ; 9.935  ; 9.935  ; 9.935  ;
; ADDR[0]    ; VALUE[2]    ; 10.492 ; 10.492 ; 10.492 ; 10.492 ;
; ADDR[0]    ; VALUE[3]    ; 11.584 ; 11.584 ; 11.584 ; 11.584 ;
; ADDR[0]    ; VALUE[4]    ; 11.098 ; 11.098 ; 11.098 ; 11.098 ;
; ADDR[0]    ; VALUE[5]    ; 11.477 ; 11.396 ; 11.396 ; 11.477 ;
; ADDR[1]    ; VALUE[0]    ; 11.845 ; 11.845 ; 11.845 ; 11.845 ;
; ADDR[1]    ; VALUE[1]    ; 10.713 ; 10.713 ; 10.713 ; 10.713 ;
; ADDR[1]    ; VALUE[2]    ; 10.188 ; 10.188 ; 10.188 ; 10.188 ;
; ADDR[1]    ; VALUE[3]    ; 10.915 ; 11.008 ; 11.008 ; 10.915 ;
; ADDR[1]    ; VALUE[4]    ; 11.128 ; 11.128 ; 11.128 ; 11.128 ;
; ADDR[1]    ; VALUE[5]    ; 11.567 ; 11.567 ; 11.567 ; 11.567 ;
; ADDR[2]    ; VALUE[0]    ; 11.102 ; 10.444 ; 10.444 ; 11.102 ;
; ADDR[2]    ; VALUE[1]    ; 9.962  ; 9.583  ; 9.583  ; 9.962  ;
; ADDR[2]    ; VALUE[2]    ; 10.262 ; 10.262 ; 10.262 ; 10.262 ;
; ADDR[2]    ; VALUE[3]    ; 10.161 ; 10.084 ; 10.084 ; 10.161 ;
; ADDR[2]    ; VALUE[4]    ; 10.196 ; 9.986  ; 9.986  ; 10.196 ;
; ADDR[2]    ; VALUE[5]    ; 9.681  ; 9.681  ; 9.681  ; 9.681  ;
; ADDR[3]    ; VALUE[0]    ; 10.547 ; 10.762 ; 10.762 ; 10.547 ;
; ADDR[3]    ; VALUE[1]    ; 9.302  ; 9.890  ; 9.890  ; 9.302  ;
; ADDR[3]    ; VALUE[2]    ; 8.725  ; 9.332  ; 9.332  ; 8.725  ;
; ADDR[3]    ; VALUE[3]    ; 10.170 ; 10.166 ; 10.166 ; 10.170 ;
; ADDR[3]    ; VALUE[4]    ; 10.275 ; 10.652 ; 10.652 ; 10.275 ;
; ADDR[3]    ; VALUE[5]    ; 9.972  ; 10.388 ; 10.388 ; 9.972  ;
; ADDR[4]    ; VALUE[0]    ; 9.819  ; 9.277  ; 9.277  ; 9.819  ;
; ADDR[4]    ; VALUE[1]    ; 8.499  ; 8.395  ; 8.395  ; 8.499  ;
; ADDR[4]    ; VALUE[2]    ; 8.387  ; 9.104  ; 9.104  ; 8.387  ;
; ADDR[4]    ; VALUE[3]    ; 9.519  ; 9.719  ; 9.719  ; 9.519  ;
; ADDR[4]    ; VALUE[4]    ; 9.184  ; 9.211  ; 9.211  ; 9.184  ;
; ADDR[4]    ; VALUE[5]    ; 9.181  ; 9.468  ; 9.468  ; 9.181  ;
; ADDR[5]    ; VALUE[0]    ; 9.780  ; 9.780  ; 9.780  ; 9.780  ;
; ADDR[5]    ; VALUE[1]    ; 8.998  ; 8.998  ; 8.998  ; 8.998  ;
; ADDR[5]    ; VALUE[2]    ; 9.588  ; 9.588  ; 9.588  ; 9.588  ;
; ADDR[5]    ; VALUE[3]    ; 10.314 ; 10.314 ; 10.314 ; 10.314 ;
; ADDR[5]    ; VALUE[4]    ; 9.486  ; 9.486  ; 9.486  ; 9.486  ;
; ADDR[5]    ; VALUE[5]    ; 10.195 ; 10.195 ; 10.195 ; 10.195 ;
; ENABLE     ; EN[0]       ; 12.637 ;        ;        ; 12.637 ;
; ENABLE     ; EN[1]       ; 12.653 ;        ;        ; 12.653 ;
; ENABLE     ; EN[2]       ; 14.268 ;        ;        ; 14.268 ;
; ENABLE     ; EN[3]       ; 13.915 ;        ;        ; 13.915 ;
; ENABLE     ; EN[4]       ; 13.160 ;        ;        ; 13.160 ;
; ENABLE     ; EN[5]       ; 13.160 ;        ;        ; 13.160 ;
; ENABLE     ; EN[6]       ; 12.277 ;        ;        ; 12.277 ;
; ENABLE     ; EN[7]       ; 11.634 ;        ;        ; 11.634 ;
; ENABLE     ; EN[8]       ; 13.235 ;        ;        ; 13.235 ;
; ENABLE     ; EN[9]       ; 13.447 ;        ;        ; 13.447 ;
; ENABLE     ; EN[10]      ; 13.009 ;        ;        ; 13.009 ;
; ENABLE     ; EN[11]      ; 13.283 ;        ;        ; 13.283 ;
; ENABLE     ; EN[12]      ; 13.057 ;        ;        ; 13.057 ;
; ENABLE     ; EN[13]      ; 12.125 ;        ;        ; 12.125 ;
; ENABLE     ; EN[14]      ; 12.136 ;        ;        ; 12.136 ;
; ENABLE     ; EN[15]      ; 12.538 ;        ;        ; 12.538 ;
; ENABLE     ; EN[16]      ; 12.107 ;        ;        ; 12.107 ;
; ENABLE     ; EN[17]      ; 12.488 ;        ;        ; 12.488 ;
; ENABLE     ; EN[18]      ; 12.321 ;        ;        ; 12.321 ;
; ENABLE     ; EN[19]      ; 13.262 ;        ;        ; 13.262 ;
; ENABLE     ; EN[20]      ; 13.313 ;        ;        ; 13.313 ;
; ENABLE     ; EN[21]      ; 13.007 ;        ;        ; 13.007 ;
; ENABLE     ; EN[22]      ; 13.235 ;        ;        ; 13.235 ;
; ENABLE     ; EN[23]      ; 12.563 ;        ;        ; 12.563 ;
; ENABLE     ; EN[24]      ; 12.256 ;        ;        ; 12.256 ;
; ENABLE     ; EN[25]      ; 12.647 ;        ;        ; 12.647 ;
; ENABLE     ; EN[26]      ; 12.531 ;        ;        ; 12.531 ;
; ENABLE     ; EN[27]      ; 13.008 ;        ;        ; 13.008 ;
; ENABLE     ; EN[28]      ; 13.329 ;        ;        ; 13.329 ;
; ENABLE     ; EN[29]      ; 13.244 ;        ;        ; 13.244 ;
; ENABLE     ; EN[30]      ; 13.814 ;        ;        ; 13.814 ;
; ENABLE     ; EN[31]      ; 13.517 ;        ;        ; 13.517 ;
; ENABLE     ; EN[32]      ; 14.134 ;        ;        ; 14.134 ;
; ENABLE     ; EN[33]      ; 14.177 ;        ;        ; 14.177 ;
; ENABLE     ; EN[34]      ; 13.829 ;        ;        ; 13.829 ;
; ENABLE     ; EN[35]      ; 13.074 ;        ;        ; 13.074 ;
; ENABLE     ; EN[36]      ; 13.363 ;        ;        ; 13.363 ;
; ENABLE     ; EN[37]      ; 12.292 ;        ;        ; 12.292 ;
; ENABLE     ; EN[38]      ; 12.690 ;        ;        ; 12.690 ;
; ENABLE     ; EN[39]      ; 12.894 ;        ;        ; 12.894 ;
; ENABLE     ; EN[40]      ; 13.308 ;        ;        ; 13.308 ;
; ENABLE     ; EN[41]      ; 12.400 ;        ;        ; 12.400 ;
; ENABLE     ; EN[42]      ; 12.034 ;        ;        ; 12.034 ;
; ENABLE     ; EN[43]      ; 13.263 ;        ;        ; 13.263 ;
; ENABLE     ; EN[44]      ; 13.413 ;        ;        ; 13.413 ;
; ENABLE     ; EN[45]      ; 13.736 ;        ;        ; 13.736 ;
; ENABLE     ; EN[46]      ; 12.846 ;        ;        ; 12.846 ;
; ENABLE     ; EN[47]      ; 13.578 ;        ;        ; 13.578 ;
; ENABLE     ; EN[48]      ; 12.629 ;        ;        ; 12.629 ;
; ENABLE     ; EN[49]      ; 13.573 ;        ;        ; 13.573 ;
; ENABLE     ; EN[50]      ; 14.034 ;        ;        ; 14.034 ;
; ENABLE     ; EN[51]      ; 13.892 ;        ;        ; 13.892 ;
; MODE[0]    ; EN[0]       ; 8.032  ; 9.927  ; 9.927  ; 8.032  ;
; MODE[0]    ; EN[1]       ; 8.057  ; 9.956  ; 9.956  ; 8.057  ;
; MODE[0]    ; EN[2]       ; 9.024  ; 10.998 ; 10.998 ; 9.024  ;
; MODE[0]    ; EN[3]       ; 8.649  ; 10.826 ; 10.826 ; 8.649  ;
; MODE[0]    ; EN[4]       ; 8.198  ; 10.206 ; 10.206 ; 8.198  ;
; MODE[0]    ; EN[5]       ; 8.200  ; 10.217 ; 10.217 ; 8.200  ;
; MODE[0]    ; EN[6]       ; 8.437  ; 10.883 ; 10.883 ; 8.437  ;
; MODE[0]    ; EN[7]       ; 8.683  ; 10.316 ; 10.316 ; 8.683  ;
; MODE[0]    ; EN[8]       ; 8.313  ; 9.646  ; 9.646  ; 8.313  ;
; MODE[0]    ; EN[9]       ; 9.163  ; 11.575 ; 11.575 ; 9.163  ;
; MODE[0]    ; EN[10]      ; 8.689  ; 10.514 ; 10.514 ; 8.689  ;
; MODE[0]    ; EN[11]      ; 8.961  ; 11.174 ; 11.174 ; 8.961  ;
; MODE[0]    ; EN[12]      ; 8.336  ; 10.547 ; 10.547 ; 8.336  ;
; MODE[0]    ; EN[13]      ; 8.188  ; 10.222 ; 10.222 ; 8.188  ;
; MODE[0]    ; EN[14]      ; 8.493  ; 10.733 ; 10.733 ; 8.493  ;
; MODE[0]    ; EN[15]      ; 8.600  ; 10.626 ; 10.626 ; 8.600  ;
; MODE[0]    ; EN[16]      ; 9.168  ; 10.728 ; 10.728 ; 9.168  ;
; MODE[0]    ; EN[17]      ; 8.597  ; 10.622 ; 10.622 ; 8.597  ;
; MODE[0]    ; EN[18]      ; 8.429  ; 10.456 ; 10.456 ; 8.429  ;
; MODE[0]    ; EN[19]      ; 9.336  ; 10.860 ; 10.860 ; 9.336  ;
; MODE[0]    ; EN[20]      ; 9.496  ; 10.536 ; 10.536 ; 9.496  ;
; MODE[0]    ; EN[21]      ; 9.110  ; 10.903 ; 10.903 ; 9.110  ;
; MODE[0]    ; EN[22]      ; 9.103  ; 11.041 ; 11.041 ; 9.103  ;
; MODE[0]    ; EN[23]      ; 9.254  ; 11.260 ; 11.260 ; 9.254  ;
; MODE[0]    ; EN[24]      ; 8.677  ; 10.969 ; 10.969 ; 8.677  ;
; MODE[0]    ; EN[25]      ; 9.278  ; 11.307 ; 11.307 ; 9.278  ;
; MODE[0]    ; EN[26]      ; 9.155  ; 11.185 ; 11.185 ; 9.155  ;
; MODE[0]    ; EN[27]      ; 9.425  ; 11.557 ; 11.557 ; 9.425  ;
; MODE[0]    ; EN[28]      ; 9.505  ; 11.252 ; 11.252 ; 9.505  ;
; MODE[0]    ; EN[29]      ; 9.420  ; 11.174 ; 11.174 ; 9.420  ;
; MODE[0]    ; EN[30]      ; 9.815  ; 11.275 ; 11.275 ; 9.815  ;
; MODE[0]    ; EN[31]      ; 9.565  ; 11.288 ; 11.288 ; 9.565  ;
; MODE[0]    ; EN[32]      ; 9.760  ; 11.390 ; 11.390 ; 9.760  ;
; MODE[0]    ; EN[33]      ; 10.235 ; 11.565 ; 11.565 ; 10.235 ;
; MODE[0]    ; EN[34]      ; 9.467  ; 11.336 ; 11.336 ; 9.467  ;
; MODE[0]    ; EN[35]      ; 9.331  ; 11.439 ; 11.439 ; 9.331  ;
; MODE[0]    ; EN[36]      ; 10.220 ; 11.290 ; 11.290 ; 10.220 ;
; MODE[0]    ; EN[37]      ; 9.155  ; 10.574 ; 10.574 ; 9.155  ;
; MODE[0]    ; EN[38]      ; 9.553  ; 11.015 ; 11.015 ; 9.553  ;
; MODE[0]    ; EN[39]      ; 9.252  ; 11.199 ; 11.199 ; 9.252  ;
; MODE[0]    ; EN[40]      ; 8.698  ; 11.108 ; 11.108 ; 8.698  ;
; MODE[0]    ; EN[41]      ; 9.206  ; 11.067 ; 11.067 ; 9.206  ;
; MODE[0]    ; EN[42]      ; 8.843  ; 10.460 ; 10.460 ; 8.843  ;
; MODE[0]    ; EN[43]      ; 8.669  ; 10.847 ; 10.847 ; 8.669  ;
; MODE[0]    ; EN[44]      ; 9.078  ; 10.741 ; 10.741 ; 9.078  ;
; MODE[0]    ; EN[45]      ; 9.401  ; 11.064 ; 11.064 ; 9.401  ;
; MODE[0]    ; EN[46]      ; 9.289  ; 11.143 ; 11.143 ; 9.289  ;
; MODE[0]    ; EN[47]      ; 9.154  ; 11.184 ; 11.184 ; 9.154  ;
; MODE[0]    ; EN[48]      ; 9.072  ; 10.928 ; 10.928 ; 9.072  ;
; MODE[0]    ; EN[49]      ; 8.307  ; 10.482 ; 10.482 ; 8.307  ;
; MODE[0]    ; EN[50]      ; 8.764  ; 10.939 ; 10.939 ; 8.764  ;
; MODE[0]    ; EN[51]      ; 9.074  ; 10.986 ; 10.986 ; 9.074  ;
; MODE[1]    ; EN[0]       ; 8.785  ; 8.785  ; 8.785  ; 8.785  ;
; MODE[1]    ; EN[1]       ; 8.800  ; 8.800  ; 8.800  ; 8.800  ;
; MODE[1]    ; EN[2]       ; 9.631  ; 9.631  ; 9.631  ; 9.631  ;
; MODE[1]    ; EN[3]       ; 8.471  ; 8.471  ; 8.471  ; 8.471  ;
; MODE[1]    ; EN[4]       ; 8.709  ; 8.709  ; 8.709  ; 8.709  ;
; MODE[1]    ; EN[5]       ; 8.709  ; 8.709  ; 8.709  ; 8.709  ;
; MODE[1]    ; EN[6]       ; 8.547  ; 8.547  ; 8.547  ; 8.547  ;
; MODE[1]    ; EN[7]       ; 7.981  ; 7.981  ; 7.981  ; 7.981  ;
; MODE[1]    ; EN[8]       ; 8.498  ; 8.498  ; 8.498  ; 8.498  ;
; MODE[1]    ; EN[9]       ; 9.383  ; 9.383  ; 9.383  ; 9.383  ;
; MODE[1]    ; EN[10]      ; 8.715  ; 8.715  ; 8.715  ; 8.715  ;
; MODE[1]    ; EN[11]      ; 8.988  ; 8.988  ; 8.988  ; 8.988  ;
; MODE[1]    ; EN[12]      ; 8.386  ; 8.386  ; 8.386  ; 8.386  ;
; MODE[1]    ; EN[13]      ; 8.127  ; 8.127  ; 8.127  ; 8.127  ;
; MODE[1]    ; EN[14]      ; 8.564  ; 8.564  ; 8.564  ; 8.564  ;
; MODE[1]    ; EN[15]      ; 8.536  ; 8.536  ; 8.536  ; 8.536  ;
; MODE[1]    ; EN[16]      ; 8.755  ; 8.755  ; 8.755  ; 8.755  ;
; MODE[1]    ; EN[17]      ; 8.933  ; 8.933  ; 8.933  ; 8.933  ;
; MODE[1]    ; EN[18]      ; 8.764  ; 8.764  ; 8.764  ; 8.764  ;
; MODE[1]    ; EN[19]      ; 8.468  ; 8.468  ; 8.468  ; 8.468  ;
; MODE[1]    ; EN[20]      ; 8.162  ; 8.162  ; 8.162  ; 8.162  ;
; MODE[1]    ; EN[21]      ; 8.208  ; 8.208  ; 8.208  ; 8.208  ;
; MODE[1]    ; EN[22]      ; 7.844  ; 7.844  ; 7.844  ; 7.844  ;
; MODE[1]    ; EN[23]      ; 9.320  ; 9.320  ; 9.320  ; 9.320  ;
; MODE[1]    ; EN[24]      ; 7.873  ; 7.873  ; 7.873  ; 7.873  ;
; MODE[1]    ; EN[25]      ; 9.142  ; 9.142  ; 9.142  ; 9.142  ;
; MODE[1]    ; EN[26]      ; 9.020  ; 9.020  ; 9.020  ; 9.020  ;
; MODE[1]    ; EN[27]      ; 8.113  ; 8.113  ; 8.113  ; 8.113  ;
; MODE[1]    ; EN[28]      ; 8.131  ; 8.131  ; 8.131  ; 8.131  ;
; MODE[1]    ; EN[29]      ; 8.045  ; 8.045  ; 8.045  ; 8.045  ;
; MODE[1]    ; EN[30]      ; 8.356  ; 8.356  ; 8.356  ; 8.356  ;
; MODE[1]    ; EN[31]      ; 8.137  ; 8.137  ; 8.137  ; 8.137  ;
; MODE[1]    ; EN[32]      ; 9.933  ; 9.933  ; 9.933  ; 9.933  ;
; MODE[1]    ; EN[33]      ; 8.464  ; 8.464  ; 8.464  ; 8.464  ;
; MODE[1]    ; EN[34]      ; 9.631  ; 9.631  ; 9.631  ; 9.631  ;
; MODE[1]    ; EN[35]      ; 9.276  ; 9.276  ; 9.276  ; 9.276  ;
; MODE[1]    ; EN[36]      ; 8.913  ; 8.913  ; 8.913  ; 8.913  ;
; MODE[1]    ; EN[37]      ; 7.831  ; 7.831  ; 7.831  ; 7.831  ;
; MODE[1]    ; EN[38]      ; 8.232  ; 8.232  ; 8.232  ; 8.232  ;
; MODE[1]    ; EN[39]      ; 9.275  ; 9.275  ; 9.275  ; 9.275  ;
; MODE[1]    ; EN[40]      ; 9.120  ; 9.120  ; 9.120  ; 9.120  ;
; MODE[1]    ; EN[41]      ; 9.646  ; 9.646  ; 9.646  ; 9.646  ;
; MODE[1]    ; EN[42]      ; 9.280  ; 9.280  ; 9.280  ; 9.280  ;
; MODE[1]    ; EN[43]      ; 9.481  ; 9.481  ; 9.481  ; 9.481  ;
; MODE[1]    ; EN[44]      ; 8.168  ; 8.168  ; 8.168  ; 8.168  ;
; MODE[1]    ; EN[45]      ; 8.490  ; 8.490  ; 8.490  ; 8.490  ;
; MODE[1]    ; EN[46]      ; 8.353  ; 8.353  ; 8.353  ; 8.353  ;
; MODE[1]    ; EN[47]      ; 9.227  ; 9.227  ; 9.227  ; 9.227  ;
; MODE[1]    ; EN[48]      ; 8.139  ; 8.139  ; 8.139  ; 8.139  ;
; MODE[1]    ; EN[49]      ; 8.130  ; 8.130  ; 8.130  ; 8.130  ;
; MODE[1]    ; EN[50]      ; 8.595  ; 8.595  ; 8.595  ; 8.595  ;
; MODE[1]    ; EN[51]      ; 7.949  ; 7.949  ; 7.949  ; 7.949  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -2.354 ; -740.364      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------+
; Fast Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; CLK                 ; -1.880 ; -773.572      ;
; altera_reserved_tck ; 97.778 ; 0.000         ;
+---------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                 ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -2.354 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst11|dffs[4] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.314      ;
; -2.354 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst11|dffs[3] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.314      ;
; -2.354 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg1  ; lpm_ff:inst11|dffs[4] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.314      ;
; -2.354 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg2  ; lpm_ff:inst11|dffs[4] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.314      ;
; -2.354 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg3  ; lpm_ff:inst11|dffs[4] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.314      ;
; -2.354 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg4  ; lpm_ff:inst11|dffs[4] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.314      ;
; -2.354 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg5  ; lpm_ff:inst11|dffs[4] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.314      ;
; -2.354 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg1  ; lpm_ff:inst11|dffs[3] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.314      ;
; -2.354 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg2  ; lpm_ff:inst11|dffs[3] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.314      ;
; -2.354 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg3  ; lpm_ff:inst11|dffs[3] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.314      ;
; -2.354 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg4  ; lpm_ff:inst11|dffs[3] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.314      ;
; -2.354 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg5  ; lpm_ff:inst11|dffs[3] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.314      ;
; -2.337 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg0 ; lpm_ff:inst89|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.295      ;
; -2.337 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg1 ; lpm_ff:inst89|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.295      ;
; -2.337 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg2 ; lpm_ff:inst89|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.295      ;
; -2.337 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg3 ; lpm_ff:inst89|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.295      ;
; -2.337 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg4 ; lpm_ff:inst89|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.295      ;
; -2.337 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg5 ; lpm_ff:inst89|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.295      ;
; -2.310 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst30|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.270      ;
; -2.310 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg1  ; lpm_ff:inst30|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.270      ;
; -2.310 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg2  ; lpm_ff:inst30|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.270      ;
; -2.310 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg3  ; lpm_ff:inst30|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.270      ;
; -2.310 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg4  ; lpm_ff:inst30|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.270      ;
; -2.310 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg5  ; lpm_ff:inst30|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.270      ;
; -2.299 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst3|dffs[3]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.266      ;
; -2.299 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg1  ; lpm_ff:inst3|dffs[3]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.266      ;
; -2.299 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg2  ; lpm_ff:inst3|dffs[3]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.266      ;
; -2.299 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg3  ; lpm_ff:inst3|dffs[3]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.266      ;
; -2.299 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg4  ; lpm_ff:inst3|dffs[3]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.266      ;
; -2.299 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg5  ; lpm_ff:inst3|dffs[3]  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 3.266      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg0 ; lpm_ff:inst99|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg0 ; lpm_ff:inst99|dffs[4] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg0 ; lpm_ff:inst99|dffs[3] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg0 ; lpm_ff:inst99|dffs[2] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg0 ; lpm_ff:inst99|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg0 ; lpm_ff:inst99|dffs[0] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg1 ; lpm_ff:inst99|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg2 ; lpm_ff:inst99|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg3 ; lpm_ff:inst99|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg4 ; lpm_ff:inst99|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg5 ; lpm_ff:inst99|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg1 ; lpm_ff:inst99|dffs[4] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg2 ; lpm_ff:inst99|dffs[4] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg3 ; lpm_ff:inst99|dffs[4] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg4 ; lpm_ff:inst99|dffs[4] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg5 ; lpm_ff:inst99|dffs[4] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg1 ; lpm_ff:inst99|dffs[3] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg2 ; lpm_ff:inst99|dffs[3] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg3 ; lpm_ff:inst99|dffs[3] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg4 ; lpm_ff:inst99|dffs[3] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg5 ; lpm_ff:inst99|dffs[3] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg1 ; lpm_ff:inst99|dffs[2] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg2 ; lpm_ff:inst99|dffs[2] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg3 ; lpm_ff:inst99|dffs[2] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg4 ; lpm_ff:inst99|dffs[2] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg5 ; lpm_ff:inst99|dffs[2] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg1 ; lpm_ff:inst99|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg2 ; lpm_ff:inst99|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg3 ; lpm_ff:inst99|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg4 ; lpm_ff:inst99|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg5 ; lpm_ff:inst99|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg1 ; lpm_ff:inst99|dffs[0] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg2 ; lpm_ff:inst99|dffs[0] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg3 ; lpm_ff:inst99|dffs[0] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg4 ; lpm_ff:inst99|dffs[0] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.283 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg5 ; lpm_ff:inst99|dffs[0] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.230      ;
; -2.271 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst11|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.230      ;
; -2.271 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst11|dffs[2] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.230      ;
; -2.271 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst11|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.230      ;
; -2.271 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg0  ; lpm_ff:inst11|dffs[0] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.230      ;
; -2.271 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg1  ; lpm_ff:inst11|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.230      ;
; -2.271 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg2  ; lpm_ff:inst11|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.230      ;
; -2.271 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg3  ; lpm_ff:inst11|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.230      ;
; -2.271 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg4  ; lpm_ff:inst11|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.230      ;
; -2.271 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg5  ; lpm_ff:inst11|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.230      ;
; -2.271 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg1  ; lpm_ff:inst11|dffs[2] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.230      ;
; -2.271 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg2  ; lpm_ff:inst11|dffs[2] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.230      ;
; -2.271 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg3  ; lpm_ff:inst11|dffs[2] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.230      ;
; -2.271 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg4  ; lpm_ff:inst11|dffs[2] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.230      ;
; -2.271 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg5  ; lpm_ff:inst11|dffs[2] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.230      ;
; -2.271 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg1  ; lpm_ff:inst11|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.230      ;
; -2.271 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg2  ; lpm_ff:inst11|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.230      ;
; -2.271 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg3  ; lpm_ff:inst11|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.230      ;
; -2.271 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg4  ; lpm_ff:inst11|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.230      ;
; -2.271 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg5  ; lpm_ff:inst11|dffs[1] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.230      ;
; -2.271 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg1  ; lpm_ff:inst11|dffs[0] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.230      ;
; -2.271 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg2  ; lpm_ff:inst11|dffs[0] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.230      ;
; -2.271 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg3  ; lpm_ff:inst11|dffs[0] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.230      ;
; -2.271 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg4  ; lpm_ff:inst11|dffs[0] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.230      ;
; -2.271 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a0~porta_address_reg5  ; lpm_ff:inst11|dffs[0] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.230      ;
; -2.252 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg0 ; lpm_ff:inst76|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.208      ;
; -2.252 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg1 ; lpm_ff:inst76|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.208      ;
; -2.252 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg2 ; lpm_ff:inst76|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.208      ;
; -2.252 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg3 ; lpm_ff:inst76|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.208      ;
; -2.252 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg4 ; lpm_ff:inst76|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.208      ;
; -2.252 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg5 ; lpm_ff:inst76|dffs[5] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.208      ;
; -2.245 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg0 ; lpm_ff:inst35|dffs[4] ; CLK          ; CLK         ; 1.000        ; -0.091     ; 3.186      ;
; -2.245 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg0 ; lpm_ff:inst35|dffs[0] ; CLK          ; CLK         ; 1.000        ; -0.091     ; 3.186      ;
; -2.245 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg1 ; lpm_ff:inst35|dffs[4] ; CLK          ; CLK         ; 1.000        ; -0.091     ; 3.186      ;
; -2.245 ; g08_pop_enable:inst107|lpm_rom:crc_table|altrom:srom|altsyncram:rom_block|altsyncram_k301:auto_generated|ram_block1a16~porta_address_reg2 ; lpm_ff:inst35|dffs[4] ; CLK          ; CLK         ; 1.000        ; -0.091     ; 3.186      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                                                                                                                                ; To Node                                                                                                                                                                                                                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_sel:\generated:ela_trigger_flow_mgr_entity|sld_ela_trigger_flow_sel_fh31:auto_generated|sld_reserved_g08_lab3_auto_signaltap_0_flow_mgr_c90c:mgl_prim1|state_reg[0]         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_sel:\generated:ela_trigger_flow_mgr_entity|sld_ela_trigger_flow_sel_fh31:auto_generated|sld_reserved_g08_lab3_auto_signaltap_0_flow_mgr_c90c:mgl_prim1|state_reg[0]         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_sel:\generated:ela_trigger_flow_mgr_entity|sld_ela_trigger_flow_sel_fh31:auto_generated|sld_reserved_g08_lab3_auto_signaltap_0_flow_mgr_c90c:mgl_prim1|state_reg[1]         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_sel:\generated:ela_trigger_flow_mgr_entity|sld_ela_trigger_flow_sel_fh31:auto_generated|sld_reserved_g08_lab3_auto_signaltap_0_flow_mgr_c90c:mgl_prim1|state_reg[1]         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_sel:\generated:ela_trigger_flow_mgr_entity|sld_ela_trigger_flow_sel_fh31:auto_generated|sld_reserved_g08_lab3_auto_signaltap_0_flow_mgr_c90c:mgl_prim1|final_trigger_reg[0] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_sel:\generated:ela_trigger_flow_mgr_entity|sld_ela_trigger_flow_sel_fh31:auto_generated|sld_reserved_g08_lab3_auto_signaltap_0_flow_mgr_c90c:mgl_prim1|final_trigger_reg[0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_out_mode_ff                                                                                                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_out_mode_ff                                                                                                                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_out_ff                                                                                                                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_out_ff                                                                                                                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.235 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[21]                                                                                                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][21]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.387      ;
; 0.235 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][19]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][19]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.387      ;
; 0.235 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][16]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][16]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.387      ;
; 0.235 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][15]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][15]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.387      ;
; 0.236 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[2]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][18]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][18]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][4]                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][4]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[17]                                                                                                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][17]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[15]                                                                                                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][15]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][9]                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][9]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[0]                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[1]                                                                                                                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][21]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][21]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][21]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][21]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][19]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][19]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][15]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][15]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][14]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][14]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][2]                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][2]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; lpm_ff:inst54|dffs[1]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst57|dffs[1]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[18]                                                                                                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][18]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][17]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][17]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][13]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][13]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][12]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][12]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][10]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][10]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][7]                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][7]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[5]                                                                                                                                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][5]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][3]                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][3]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][3]                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][3]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][2]                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][2]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[0]                                                                                                                                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][0]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; lpm_ff:inst21|dffs[4]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst23|dffs[4]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; lpm_ff:inst53|dffs[3]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst49|dffs[3]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; lpm_ff:inst42|dffs[3]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst45|dffs[3]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][21]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][21]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][17]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][17]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][11]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][11]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[6]                                                                                                                                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][6]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][6]                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][6]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][1]                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][1]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][0]                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][0]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; lpm_ff:inst23|dffs[5]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst21|dffs[5]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; lpm_ff:inst|dffs[0]                                                                                                                                                                                                                                                                                                                      ; lpm_ff:inst3|dffs[0]                                                                                                                                                                                                                                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][22]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][22]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][20]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][20]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[16]                                                                                                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][16]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][16]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][16]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][9]                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][9]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[7]                                                                                                                                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][7]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][0]                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][0]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; lpm_ff:inst57|dffs[5]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst59|dffs[5]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; lpm_ff:inst93|dffs[0]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst94|dffs[0]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[3]                                                                                                                                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][3]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][1]                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][1]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; lpm_ff:inst42|dffs[5]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst45|dffs[5]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; lpm_ff:inst53|dffs[4]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst49|dffs[4]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; lpm_ff:inst23|dffs[4]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst21|dffs[4]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; lpm_ff:inst89|dffs[3]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst90|dffs[3]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; lpm_ff:inst83|dffs[2]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst85|dffs[2]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; lpm_ff:inst85|dffs[2]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst83|dffs[2]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; lpm_ff:inst21|dffs[1]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst23|dffs[1]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; lpm_ff:inst90|dffs[0]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst89|dffs[0]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[22]                                                                                                                                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][22]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][7]                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][7]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[1]                                                                                                                                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][1]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; lpm_ff:inst53|dffs[5]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst49|dffs[5]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; lpm_ff:inst57|dffs[4]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst59|dffs[4]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; lpm_ff:inst42|dffs[4]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst45|dffs[4]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; lpm_ff:inst59|dffs[2]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst57|dffs[2]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; lpm_ff:inst87|dffs[1]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst89|dffs[1]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; lpm_ff:inst76|dffs[1]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst75|dffs[1]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; lpm_ff:inst42|dffs[1]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst45|dffs[1]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; lpm_ff:inst89|dffs[0]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst90|dffs[0]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][22]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg22                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.452      ;
; 0.244 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][22]                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][22]                                                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; lpm_ff:inst83|dffs[5]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst85|dffs[5]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; lpm_ff:inst65|dffs[4]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst66|dffs[4]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; lpm_ff:inst21|dffs[3]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst23|dffs[3]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; lpm_ff:inst57|dffs[2]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst59|dffs[2]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][8]                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg8                                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.453      ;
; 0.245 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][5]                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg5                                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.453      ;
; 0.247 ; lpm_ff:inst85|dffs[5]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst83|dffs[5]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; lpm_ff:inst3|dffs[3]                                                                                                                                                                                                                                                                                                                     ; lpm_ff:inst5|dffs[3]                                                                                                                                                                                                                                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][6]                                                                                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][6]                                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; lpm_ff:inst79|dffs[5]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst76|dffs[5]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; lpm_ff:inst66|dffs[4]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst65|dffs[4]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; lpm_ff:inst85|dffs[3]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst83|dffs[3]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; lpm_ff:inst93|dffs[2]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst94|dffs[2]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; lpm_ff:inst66|dffs[2]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst65|dffs[2]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; lpm_ff:inst71|dffs[5]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst69|dffs[5]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; lpm_ff:inst89|dffs[2]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst90|dffs[2]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; lpm_ff:inst80|dffs[0]                                                                                                                                                                                                                                                                                                                    ; lpm_ff:inst83|dffs[0]                                                                                                                                                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.401      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                                                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a16~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a16~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a17~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a17~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a18~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a18~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a19~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a19~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a20~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a20~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a21~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a21~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a22~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a22~porta_memory_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; CLK   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_op14:auto_generated|ram_block1a5~porta_memory_reg0  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADDR[*]   ; CLK        ; 1.983 ; 1.983 ; Rise       ; CLK             ;
;  ADDR[0]  ; CLK        ; 1.862 ; 1.862 ; Rise       ; CLK             ;
;  ADDR[1]  ; CLK        ; 1.983 ; 1.983 ; Rise       ; CLK             ;
;  ADDR[2]  ; CLK        ; 1.510 ; 1.510 ; Rise       ; CLK             ;
;  ADDR[3]  ; CLK        ; 1.480 ; 1.480 ; Rise       ; CLK             ;
;  ADDR[4]  ; CLK        ; 0.862 ; 0.862 ; Rise       ; CLK             ;
;  ADDR[5]  ; CLK        ; 0.766 ; 0.766 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 2.097 ; 2.097 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 2.014 ; 2.014 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 1.780 ; 1.780 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 1.935 ; 1.935 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 1.964 ; 1.964 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 1.761 ; 1.761 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 2.097 ; 2.097 ; Rise       ; CLK             ;
; ENABLE    ; CLK        ; 4.182 ; 4.182 ; Rise       ; CLK             ;
; MODE[*]   ; CLK        ; 1.557 ; 1.557 ; Rise       ; CLK             ;
;  MODE[0]  ; CLK        ; 1.557 ; 1.557 ; Rise       ; CLK             ;
;  MODE[1]  ; CLK        ; 1.406 ; 1.406 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADDR[*]   ; CLK        ; 0.763  ; 0.763  ; Rise       ; CLK             ;
;  ADDR[0]  ; CLK        ; 0.726  ; 0.726  ; Rise       ; CLK             ;
;  ADDR[1]  ; CLK        ; 0.347  ; 0.347  ; Rise       ; CLK             ;
;  ADDR[2]  ; CLK        ; 0.762  ; 0.762  ; Rise       ; CLK             ;
;  ADDR[3]  ; CLK        ; 0.459  ; 0.459  ; Rise       ; CLK             ;
;  ADDR[4]  ; CLK        ; 0.645  ; 0.645  ; Rise       ; CLK             ;
;  ADDR[5]  ; CLK        ; 0.763  ; 0.763  ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -1.641 ; -1.641 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -1.894 ; -1.894 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -1.660 ; -1.660 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -1.815 ; -1.815 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.844 ; -1.844 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -1.641 ; -1.641 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -1.977 ; -1.977 ; Rise       ; CLK             ;
; ENABLE    ; CLK        ; -1.696 ; -1.696 ; Rise       ; CLK             ;
; MODE[*]   ; CLK        ; 0.716  ; 0.716  ; Rise       ; CLK             ;
;  MODE[0]  ; CLK        ; 0.716  ; 0.716  ; Rise       ; CLK             ;
;  MODE[1]  ; CLK        ; 0.671  ; 0.671  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EMPTY     ; CLK        ; 4.878 ; 4.878 ; Rise       ; CLK             ;
; EN[*]     ; CLK        ; 6.871 ; 6.871 ; Rise       ; CLK             ;
;  EN[0]    ; CLK        ; 6.504 ; 6.504 ; Rise       ; CLK             ;
;  EN[1]    ; CLK        ; 6.510 ; 6.510 ; Rise       ; CLK             ;
;  EN[2]    ; CLK        ; 6.832 ; 6.832 ; Rise       ; CLK             ;
;  EN[3]    ; CLK        ; 6.499 ; 6.499 ; Rise       ; CLK             ;
;  EN[4]    ; CLK        ; 6.665 ; 6.665 ; Rise       ; CLK             ;
;  EN[5]    ; CLK        ; 6.713 ; 6.713 ; Rise       ; CLK             ;
;  EN[6]    ; CLK        ; 6.459 ; 6.459 ; Rise       ; CLK             ;
;  EN[7]    ; CLK        ; 6.413 ; 6.413 ; Rise       ; CLK             ;
;  EN[8]    ; CLK        ; 6.356 ; 6.356 ; Rise       ; CLK             ;
;  EN[9]    ; CLK        ; 6.621 ; 6.621 ; Rise       ; CLK             ;
;  EN[10]   ; CLK        ; 6.457 ; 6.457 ; Rise       ; CLK             ;
;  EN[11]   ; CLK        ; 6.509 ; 6.509 ; Rise       ; CLK             ;
;  EN[12]   ; CLK        ; 6.561 ; 6.561 ; Rise       ; CLK             ;
;  EN[13]   ; CLK        ; 6.587 ; 6.587 ; Rise       ; CLK             ;
;  EN[14]   ; CLK        ; 6.649 ; 6.649 ; Rise       ; CLK             ;
;  EN[15]   ; CLK        ; 6.691 ; 6.691 ; Rise       ; CLK             ;
;  EN[16]   ; CLK        ; 6.753 ; 6.753 ; Rise       ; CLK             ;
;  EN[17]   ; CLK        ; 6.672 ; 6.672 ; Rise       ; CLK             ;
;  EN[18]   ; CLK        ; 6.679 ; 6.679 ; Rise       ; CLK             ;
;  EN[19]   ; CLK        ; 6.779 ; 6.779 ; Rise       ; CLK             ;
;  EN[20]   ; CLK        ; 6.871 ; 6.871 ; Rise       ; CLK             ;
;  EN[21]   ; CLK        ; 6.687 ; 6.687 ; Rise       ; CLK             ;
;  EN[22]   ; CLK        ; 6.731 ; 6.731 ; Rise       ; CLK             ;
;  EN[23]   ; CLK        ; 6.624 ; 6.624 ; Rise       ; CLK             ;
;  EN[24]   ; CLK        ; 6.610 ; 6.610 ; Rise       ; CLK             ;
;  EN[25]   ; CLK        ; 6.747 ; 6.747 ; Rise       ; CLK             ;
;  EN[26]   ; CLK        ; 6.701 ; 6.701 ; Rise       ; CLK             ;
;  EN[27]   ; CLK        ; 6.688 ; 6.688 ; Rise       ; CLK             ;
;  EN[28]   ; CLK        ; 6.714 ; 6.714 ; Rise       ; CLK             ;
;  EN[29]   ; CLK        ; 6.614 ; 6.614 ; Rise       ; CLK             ;
;  EN[30]   ; CLK        ; 6.783 ; 6.783 ; Rise       ; CLK             ;
;  EN[31]   ; CLK        ; 6.796 ; 6.796 ; Rise       ; CLK             ;
;  EN[32]   ; CLK        ; 6.730 ; 6.730 ; Rise       ; CLK             ;
;  EN[33]   ; CLK        ; 6.853 ; 6.853 ; Rise       ; CLK             ;
;  EN[34]   ; CLK        ; 6.608 ; 6.608 ; Rise       ; CLK             ;
;  EN[35]   ; CLK        ; 6.597 ; 6.597 ; Rise       ; CLK             ;
;  EN[36]   ; CLK        ; 6.857 ; 6.857 ; Rise       ; CLK             ;
;  EN[37]   ; CLK        ; 6.508 ; 6.508 ; Rise       ; CLK             ;
;  EN[38]   ; CLK        ; 6.784 ; 6.784 ; Rise       ; CLK             ;
;  EN[39]   ; CLK        ; 6.692 ; 6.692 ; Rise       ; CLK             ;
;  EN[40]   ; CLK        ; 6.747 ; 6.747 ; Rise       ; CLK             ;
;  EN[41]   ; CLK        ; 6.689 ; 6.689 ; Rise       ; CLK             ;
;  EN[42]   ; CLK        ; 6.647 ; 6.647 ; Rise       ; CLK             ;
;  EN[43]   ; CLK        ; 6.574 ; 6.574 ; Rise       ; CLK             ;
;  EN[44]   ; CLK        ; 6.579 ; 6.579 ; Rise       ; CLK             ;
;  EN[45]   ; CLK        ; 6.711 ; 6.711 ; Rise       ; CLK             ;
;  EN[46]   ; CLK        ; 6.567 ; 6.567 ; Rise       ; CLK             ;
;  EN[47]   ; CLK        ; 6.622 ; 6.622 ; Rise       ; CLK             ;
;  EN[48]   ; CLK        ; 6.487 ; 6.487 ; Rise       ; CLK             ;
;  EN[49]   ; CLK        ; 6.487 ; 6.487 ; Rise       ; CLK             ;
;  EN[50]   ; CLK        ; 6.637 ; 6.637 ; Rise       ; CLK             ;
;  EN[51]   ; CLK        ; 6.577 ; 6.577 ; Rise       ; CLK             ;
; FULL      ; CLK        ; 4.763 ; 4.763 ; Rise       ; CLK             ;
; NUM[*]    ; CLK        ; 4.245 ; 4.245 ; Rise       ; CLK             ;
;  NUM[0]   ; CLK        ; 3.932 ; 3.932 ; Rise       ; CLK             ;
;  NUM[1]   ; CLK        ; 4.168 ; 4.168 ; Rise       ; CLK             ;
;  NUM[2]   ; CLK        ; 4.245 ; 4.245 ; Rise       ; CLK             ;
;  NUM[3]   ; CLK        ; 3.926 ; 3.926 ; Rise       ; CLK             ;
;  NUM[4]   ; CLK        ; 3.939 ; 3.939 ; Rise       ; CLK             ;
;  NUM[5]   ; CLK        ; 4.124 ; 4.124 ; Rise       ; CLK             ;
; VALUE[*]  ; CLK        ; 6.249 ; 6.249 ; Rise       ; CLK             ;
;  VALUE[0] ; CLK        ; 6.249 ; 6.249 ; Rise       ; CLK             ;
;  VALUE[1] ; CLK        ; 5.768 ; 5.768 ; Rise       ; CLK             ;
;  VALUE[2] ; CLK        ; 5.763 ; 5.763 ; Rise       ; CLK             ;
;  VALUE[3] ; CLK        ; 6.148 ; 6.148 ; Rise       ; CLK             ;
;  VALUE[4] ; CLK        ; 6.130 ; 6.130 ; Rise       ; CLK             ;
;  VALUE[5] ; CLK        ; 6.176 ; 6.176 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EMPTY     ; CLK        ; 4.529 ; 4.529 ; Rise       ; CLK             ;
; EN[*]     ; CLK        ; 4.730 ; 4.730 ; Rise       ; CLK             ;
;  EN[0]    ; CLK        ; 4.824 ; 4.824 ; Rise       ; CLK             ;
;  EN[1]    ; CLK        ; 4.841 ; 4.841 ; Rise       ; CLK             ;
;  EN[2]    ; CLK        ; 5.165 ; 5.165 ; Rise       ; CLK             ;
;  EN[3]    ; CLK        ; 5.127 ; 5.127 ; Rise       ; CLK             ;
;  EN[4]    ; CLK        ; 4.964 ; 4.964 ; Rise       ; CLK             ;
;  EN[5]    ; CLK        ; 4.849 ; 4.849 ; Rise       ; CLK             ;
;  EN[6]    ; CLK        ; 4.991 ; 4.991 ; Rise       ; CLK             ;
;  EN[7]    ; CLK        ; 5.026 ; 5.026 ; Rise       ; CLK             ;
;  EN[8]    ; CLK        ; 4.730 ; 4.730 ; Rise       ; CLK             ;
;  EN[9]    ; CLK        ; 5.264 ; 5.264 ; Rise       ; CLK             ;
;  EN[10]   ; CLK        ; 5.117 ; 5.117 ; Rise       ; CLK             ;
;  EN[11]   ; CLK        ; 5.142 ; 5.142 ; Rise       ; CLK             ;
;  EN[12]   ; CLK        ; 5.023 ; 5.023 ; Rise       ; CLK             ;
;  EN[13]   ; CLK        ; 4.953 ; 4.953 ; Rise       ; CLK             ;
;  EN[14]   ; CLK        ; 5.025 ; 5.025 ; Rise       ; CLK             ;
;  EN[15]   ; CLK        ; 5.052 ; 5.052 ; Rise       ; CLK             ;
;  EN[16]   ; CLK        ; 5.159 ; 5.159 ; Rise       ; CLK             ;
;  EN[17]   ; CLK        ; 5.067 ; 5.067 ; Rise       ; CLK             ;
;  EN[18]   ; CLK        ; 5.051 ; 5.051 ; Rise       ; CLK             ;
;  EN[19]   ; CLK        ; 5.170 ; 5.170 ; Rise       ; CLK             ;
;  EN[20]   ; CLK        ; 5.130 ; 5.130 ; Rise       ; CLK             ;
;  EN[21]   ; CLK        ; 5.112 ; 5.112 ; Rise       ; CLK             ;
;  EN[22]   ; CLK        ; 5.148 ; 5.148 ; Rise       ; CLK             ;
;  EN[23]   ; CLK        ; 5.313 ; 5.313 ; Rise       ; CLK             ;
;  EN[24]   ; CLK        ; 5.121 ; 5.121 ; Rise       ; CLK             ;
;  EN[25]   ; CLK        ; 5.281 ; 5.281 ; Rise       ; CLK             ;
;  EN[26]   ; CLK        ; 5.308 ; 5.308 ; Rise       ; CLK             ;
;  EN[27]   ; CLK        ; 5.381 ; 5.381 ; Rise       ; CLK             ;
;  EN[28]   ; CLK        ; 5.386 ; 5.386 ; Rise       ; CLK             ;
;  EN[29]   ; CLK        ; 5.290 ; 5.290 ; Rise       ; CLK             ;
;  EN[30]   ; CLK        ; 5.383 ; 5.383 ; Rise       ; CLK             ;
;  EN[31]   ; CLK        ; 5.404 ; 5.404 ; Rise       ; CLK             ;
;  EN[32]   ; CLK        ; 5.435 ; 5.435 ; Rise       ; CLK             ;
;  EN[33]   ; CLK        ; 5.482 ; 5.482 ; Rise       ; CLK             ;
;  EN[34]   ; CLK        ; 5.257 ; 5.257 ; Rise       ; CLK             ;
;  EN[35]   ; CLK        ; 5.246 ; 5.246 ; Rise       ; CLK             ;
;  EN[36]   ; CLK        ; 5.421 ; 5.421 ; Rise       ; CLK             ;
;  EN[37]   ; CLK        ; 5.053 ; 5.053 ; Rise       ; CLK             ;
;  EN[38]   ; CLK        ; 5.229 ; 5.229 ; Rise       ; CLK             ;
;  EN[39]   ; CLK        ; 5.207 ; 5.207 ; Rise       ; CLK             ;
;  EN[40]   ; CLK        ; 5.263 ; 5.263 ; Rise       ; CLK             ;
;  EN[41]   ; CLK        ; 5.209 ; 5.209 ; Rise       ; CLK             ;
;  EN[42]   ; CLK        ; 5.021 ; 5.021 ; Rise       ; CLK             ;
;  EN[43]   ; CLK        ; 5.045 ; 5.045 ; Rise       ; CLK             ;
;  EN[44]   ; CLK        ; 5.201 ; 5.201 ; Rise       ; CLK             ;
;  EN[45]   ; CLK        ; 5.335 ; 5.335 ; Rise       ; CLK             ;
;  EN[46]   ; CLK        ; 5.245 ; 5.245 ; Rise       ; CLK             ;
;  EN[47]   ; CLK        ; 5.289 ; 5.289 ; Rise       ; CLK             ;
;  EN[48]   ; CLK        ; 5.143 ; 5.143 ; Rise       ; CLK             ;
;  EN[49]   ; CLK        ; 4.843 ; 4.843 ; Rise       ; CLK             ;
;  EN[50]   ; CLK        ; 5.103 ; 5.103 ; Rise       ; CLK             ;
;  EN[51]   ; CLK        ; 5.218 ; 5.218 ; Rise       ; CLK             ;
; FULL      ; CLK        ; 4.427 ; 4.427 ; Rise       ; CLK             ;
; NUM[*]    ; CLK        ; 3.926 ; 3.926 ; Rise       ; CLK             ;
;  NUM[0]   ; CLK        ; 3.932 ; 3.932 ; Rise       ; CLK             ;
;  NUM[1]   ; CLK        ; 4.168 ; 4.168 ; Rise       ; CLK             ;
;  NUM[2]   ; CLK        ; 4.245 ; 4.245 ; Rise       ; CLK             ;
;  NUM[3]   ; CLK        ; 3.926 ; 3.926 ; Rise       ; CLK             ;
;  NUM[4]   ; CLK        ; 3.939 ; 3.939 ; Rise       ; CLK             ;
;  NUM[5]   ; CLK        ; 4.124 ; 4.124 ; Rise       ; CLK             ;
; VALUE[*]  ; CLK        ; 5.106 ; 5.106 ; Rise       ; CLK             ;
;  VALUE[0] ; CLK        ; 5.557 ; 5.557 ; Rise       ; CLK             ;
;  VALUE[1] ; CLK        ; 5.106 ; 5.106 ; Rise       ; CLK             ;
;  VALUE[2] ; CLK        ; 5.117 ; 5.117 ; Rise       ; CLK             ;
;  VALUE[3] ; CLK        ; 5.500 ; 5.500 ; Rise       ; CLK             ;
;  VALUE[4] ; CLK        ; 5.359 ; 5.359 ; Rise       ; CLK             ;
;  VALUE[5] ; CLK        ; 5.421 ; 5.421 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; ADDR[0]    ; VALUE[0]    ; 5.927 ; 5.927 ; 5.927 ; 5.927 ;
; ADDR[0]    ; VALUE[1]    ; 5.492 ; 5.492 ; 5.492 ; 5.492 ;
; ADDR[0]    ; VALUE[2]    ; 5.495 ; 5.495 ; 5.495 ; 5.495 ;
; ADDR[0]    ; VALUE[3]    ; 5.719 ; 5.719 ; 5.719 ; 5.719 ;
; ADDR[0]    ; VALUE[4]    ; 5.790 ; 5.790 ; 5.790 ; 5.790 ;
; ADDR[0]    ; VALUE[5]    ; 5.684 ; 5.684 ; 5.684 ; 5.684 ;
; ADDR[1]    ; VALUE[0]    ; 5.939 ; 6.123 ; 6.123 ; 5.939 ;
; ADDR[1]    ; VALUE[1]    ; 5.411 ; 5.518 ; 5.518 ; 5.411 ;
; ADDR[1]    ; VALUE[2]    ; 5.441 ; 5.597 ; 5.597 ; 5.441 ;
; ADDR[1]    ; VALUE[3]    ; 5.785 ; 5.979 ; 5.979 ; 5.785 ;
; ADDR[1]    ; VALUE[4]    ; 5.871 ; 5.871 ; 5.871 ; 5.871 ;
; ADDR[1]    ; VALUE[5]    ; 5.889 ; 5.889 ; 5.889 ; 5.889 ;
; ADDR[2]    ; VALUE[0]    ; 5.556 ; 5.389 ; 5.389 ; 5.556 ;
; ADDR[2]    ; VALUE[1]    ; 5.160 ; 4.876 ; 4.876 ; 5.160 ;
; ADDR[2]    ; VALUE[2]    ; 5.143 ; 5.045 ; 5.045 ; 5.143 ;
; ADDR[2]    ; VALUE[3]    ; 5.431 ; 5.263 ; 5.263 ; 5.431 ;
; ADDR[2]    ; VALUE[4]    ; 5.480 ; 5.443 ; 5.443 ; 5.480 ;
; ADDR[2]    ; VALUE[5]    ; 5.535 ; 5.500 ; 5.500 ; 5.535 ;
; ADDR[3]    ; VALUE[0]    ; 5.155 ; 5.155 ; 5.155 ; 5.155 ;
; ADDR[3]    ; VALUE[1]    ; 4.865 ; 4.865 ; 4.865 ; 4.865 ;
; ADDR[3]    ; VALUE[2]    ; 5.113 ; 5.113 ; 5.113 ; 5.113 ;
; ADDR[3]    ; VALUE[3]    ; 5.328 ; 5.328 ; 5.328 ; 5.328 ;
; ADDR[3]    ; VALUE[4]    ; 5.168 ; 5.168 ; 5.168 ; 5.168 ;
; ADDR[3]    ; VALUE[5]    ; 5.261 ; 5.261 ; 5.261 ; 5.261 ;
; ADDR[4]    ; VALUE[0]    ; 4.460 ; 4.881 ; 4.881 ; 4.460 ;
; ADDR[4]    ; VALUE[1]    ; 4.023 ; 4.366 ; 4.366 ; 4.023 ;
; ADDR[4]    ; VALUE[2]    ; 4.265 ; 4.495 ; 4.495 ; 4.265 ;
; ADDR[4]    ; VALUE[3]    ; 4.594 ; 4.724 ; 4.724 ; 4.594 ;
; ADDR[4]    ; VALUE[4]    ; 4.441 ; 4.441 ; 4.441 ; 4.441 ;
; ADDR[4]    ; VALUE[5]    ; 4.527 ; 4.787 ; 4.787 ; 4.527 ;
; ADDR[5]    ; VALUE[0]    ; 4.501 ; 4.752 ; 4.752 ; 4.501 ;
; ADDR[5]    ; VALUE[1]    ; 4.220 ; 4.237 ; 4.237 ; 4.220 ;
; ADDR[5]    ; VALUE[2]    ; 4.399 ; 4.399 ; 4.399 ; 4.399 ;
; ADDR[5]    ; VALUE[3]    ; 4.683 ; 4.683 ; 4.683 ; 4.683 ;
; ADDR[5]    ; VALUE[4]    ; 4.427 ; 4.427 ; 4.427 ; 4.427 ;
; ADDR[5]    ; VALUE[5]    ; 4.697 ; 4.697 ; 4.697 ; 4.697 ;
; ENABLE     ; EN[0]       ; 6.338 ;       ;       ; 6.338 ;
; ENABLE     ; EN[1]       ; 6.349 ;       ;       ; 6.349 ;
; ENABLE     ; EN[2]       ; 6.922 ;       ;       ; 6.922 ;
; ENABLE     ; EN[3]       ; 6.843 ;       ;       ; 6.843 ;
; ENABLE     ; EN[4]       ; 6.534 ;       ;       ; 6.534 ;
; ENABLE     ; EN[5]       ; 6.528 ;       ;       ; 6.528 ;
; ENABLE     ; EN[6]       ; 6.098 ;       ;       ; 6.098 ;
; ENABLE     ; EN[7]       ; 5.934 ;       ;       ; 5.934 ;
; ENABLE     ; EN[8]       ; 6.545 ;       ;       ; 6.545 ;
; ENABLE     ; EN[9]       ; 6.608 ;       ;       ; 6.608 ;
; ENABLE     ; EN[10]      ; 6.501 ;       ;       ; 6.501 ;
; ENABLE     ; EN[11]      ; 6.600 ;       ;       ; 6.600 ;
; ENABLE     ; EN[12]      ; 6.526 ;       ;       ; 6.526 ;
; ENABLE     ; EN[13]      ; 6.083 ;       ;       ; 6.083 ;
; ENABLE     ; EN[14]      ; 6.097 ;       ;       ; 6.097 ;
; ENABLE     ; EN[15]      ; 6.187 ;       ;       ; 6.187 ;
; ENABLE     ; EN[16]      ; 6.096 ;       ;       ; 6.096 ;
; ENABLE     ; EN[17]      ; 6.167 ;       ;       ; 6.167 ;
; ENABLE     ; EN[18]      ; 6.150 ;       ;       ; 6.150 ;
; ENABLE     ; EN[19]      ; 6.599 ;       ;       ; 6.599 ;
; ENABLE     ; EN[20]      ; 6.633 ;       ;       ; 6.633 ;
; ENABLE     ; EN[21]      ; 6.505 ;       ;       ; 6.505 ;
; ENABLE     ; EN[22]      ; 6.550 ;       ;       ; 6.550 ;
; ENABLE     ; EN[23]      ; 6.210 ;       ;       ; 6.210 ;
; ENABLE     ; EN[24]      ; 6.076 ;       ;       ; 6.076 ;
; ENABLE     ; EN[25]      ; 6.236 ;       ;       ; 6.236 ;
; ENABLE     ; EN[26]      ; 6.271 ;       ;       ; 6.271 ;
; ENABLE     ; EN[27]      ; 6.411 ;       ;       ; 6.411 ;
; ENABLE     ; EN[28]      ; 6.621 ;       ;       ; 6.621 ;
; ENABLE     ; EN[29]      ; 6.528 ;       ;       ; 6.528 ;
; ENABLE     ; EN[30]      ; 6.762 ;       ;       ; 6.762 ;
; ENABLE     ; EN[31]      ; 6.668 ;       ;       ; 6.668 ;
; ENABLE     ; EN[32]      ; 6.986 ;       ;       ; 6.986 ;
; ENABLE     ; EN[33]      ; 6.937 ;       ;       ; 6.937 ;
; ENABLE     ; EN[34]      ; 6.858 ;       ;       ; 6.858 ;
; ENABLE     ; EN[35]      ; 6.462 ;       ;       ; 6.462 ;
; ENABLE     ; EN[36]      ; 6.647 ;       ;       ; 6.647 ;
; ENABLE     ; EN[37]      ; 6.203 ;       ;       ; 6.203 ;
; ENABLE     ; EN[38]      ; 6.374 ;       ;       ; 6.374 ;
; ENABLE     ; EN[39]      ; 6.318 ;       ;       ; 6.318 ;
; ENABLE     ; EN[40]      ; 6.609 ;       ;       ; 6.609 ;
; ENABLE     ; EN[41]      ; 6.174 ;       ;       ; 6.174 ;
; ENABLE     ; EN[42]      ; 6.017 ;       ;       ; 6.017 ;
; ENABLE     ; EN[43]      ; 6.487 ;       ;       ; 6.487 ;
; ENABLE     ; EN[44]      ; 6.673 ;       ;       ; 6.673 ;
; ENABLE     ; EN[45]      ; 6.806 ;       ;       ; 6.806 ;
; ENABLE     ; EN[46]      ; 6.390 ;       ;       ; 6.390 ;
; ENABLE     ; EN[47]      ; 6.698 ;       ;       ; 6.698 ;
; ENABLE     ; EN[48]      ; 6.287 ;       ;       ; 6.287 ;
; ENABLE     ; EN[49]      ; 6.646 ;       ;       ; 6.646 ;
; ENABLE     ; EN[50]      ; 6.826 ;       ;       ; 6.826 ;
; ENABLE     ; EN[51]      ; 6.736 ;       ;       ; 6.736 ;
; MODE[0]    ; EN[0]       ; 3.908 ; 4.438 ; 4.438 ; 3.908 ;
; MODE[0]    ; EN[1]       ; 3.921 ; 4.461 ; 4.461 ; 3.921 ;
; MODE[0]    ; EN[2]       ; 4.393 ; 4.851 ; 4.851 ; 4.393 ;
; MODE[0]    ; EN[3]       ; 4.162 ; 4.790 ; 4.790 ; 4.162 ;
; MODE[0]    ; EN[4]       ; 4.005 ; 4.562 ; 4.562 ; 4.005 ;
; MODE[0]    ; EN[5]       ; 4.077 ; 4.563 ; 4.563 ; 4.077 ;
; MODE[0]    ; EN[6]       ; 4.105 ; 4.744 ; 4.744 ; 4.105 ;
; MODE[0]    ; EN[7]       ; 4.183 ; 4.624 ; 4.624 ; 4.183 ;
; MODE[0]    ; EN[8]       ; 4.001 ; 4.328 ; 4.328 ; 4.001 ;
; MODE[0]    ; EN[9]       ; 4.394 ; 5.054 ; 5.054 ; 4.394 ;
; MODE[0]    ; EN[10]      ; 4.182 ; 4.715 ; 4.715 ; 4.182 ;
; MODE[0]    ; EN[11]      ; 4.272 ; 4.942 ; 4.942 ; 4.272 ;
; MODE[0]    ; EN[12]      ; 4.045 ; 4.680 ; 4.680 ; 4.045 ;
; MODE[0]    ; EN[13]      ; 3.954 ; 4.551 ; 4.551 ; 3.954 ;
; MODE[0]    ; EN[14]      ; 4.068 ; 4.754 ; 4.754 ; 4.068 ;
; MODE[0]    ; EN[15]      ; 4.056 ; 4.650 ; 4.650 ; 4.056 ;
; MODE[0]    ; EN[16]      ; 4.468 ; 4.757 ; 4.757 ; 4.468 ;
; MODE[0]    ; EN[17]      ; 4.094 ; 4.665 ; 4.665 ; 4.094 ;
; MODE[0]    ; EN[18]      ; 4.076 ; 4.649 ; 4.649 ; 4.076 ;
; MODE[0]    ; EN[19]      ; 4.438 ; 4.820 ; 4.820 ; 4.438 ;
; MODE[0]    ; EN[20]      ; 4.522 ; 4.728 ; 4.728 ; 4.522 ;
; MODE[0]    ; EN[21]      ; 4.366 ; 4.839 ; 4.839 ; 4.366 ;
; MODE[0]    ; EN[22]      ; 4.403 ; 4.876 ; 4.876 ; 4.403 ;
; MODE[0]    ; EN[23]      ; 4.351 ; 4.911 ; 4.911 ; 4.351 ;
; MODE[0]    ; EN[24]      ; 4.188 ; 4.782 ; 4.782 ; 4.188 ;
; MODE[0]    ; EN[25]      ; 4.349 ; 4.931 ; 4.931 ; 4.349 ;
; MODE[0]    ; EN[26]      ; 4.379 ; 4.961 ; 4.961 ; 4.379 ;
; MODE[0]    ; EN[27]      ; 4.525 ; 5.041 ; 5.041 ; 4.525 ;
; MODE[0]    ; EN[28]      ; 4.526 ; 4.990 ; 4.990 ; 4.526 ;
; MODE[0]    ; EN[29]      ; 4.427 ; 4.905 ; 4.905 ; 4.427 ;
; MODE[0]    ; EN[30]      ; 4.728 ; 4.981 ; 4.981 ; 4.728 ;
; MODE[0]    ; EN[31]      ; 4.750 ; 5.002 ; 5.002 ; 4.750 ;
; MODE[0]    ; EN[32]      ; 4.624 ; 5.064 ; 5.064 ; 4.624 ;
; MODE[0]    ; EN[33]      ; 4.936 ; 5.128 ; 5.128 ; 4.936 ;
; MODE[0]    ; EN[34]      ; 4.511 ; 5.026 ; 5.026 ; 4.511 ;
; MODE[0]    ; EN[35]      ; 4.499 ; 5.014 ; 5.014 ; 4.499 ;
; MODE[0]    ; EN[36]      ; 4.740 ; 5.019 ; 5.019 ; 4.740 ;
; MODE[0]    ; EN[37]      ; 4.375 ; 4.729 ; 4.729 ; 4.375 ;
; MODE[0]    ; EN[38]      ; 4.571 ; 4.925 ; 4.925 ; 4.571 ;
; MODE[0]    ; EN[39]      ; 4.533 ; 4.887 ; 4.887 ; 4.533 ;
; MODE[0]    ; EN[40]      ; 4.385 ; 4.905 ; 4.905 ; 4.385 ;
; MODE[0]    ; EN[41]      ; 4.329 ; 4.853 ; 4.853 ; 4.329 ;
; MODE[0]    ; EN[42]      ; 4.173 ; 4.619 ; 4.619 ; 4.173 ;
; MODE[0]    ; EN[43]      ; 4.082 ; 4.708 ; 4.708 ; 4.082 ;
; MODE[0]    ; EN[44]      ; 4.341 ; 4.799 ; 4.799 ; 4.341 ;
; MODE[0]    ; EN[45]      ; 4.470 ; 4.933 ; 4.933 ; 4.470 ;
; MODE[0]    ; EN[46]      ; 4.387 ; 4.907 ; 4.907 ; 4.387 ;
; MODE[0]    ; EN[47]      ; 4.432 ; 4.950 ; 4.950 ; 4.432 ;
; MODE[0]    ; EN[48]      ; 4.287 ; 4.804 ; 4.804 ; 4.287 ;
; MODE[0]    ; EN[49]      ; 3.963 ; 4.592 ; 4.592 ; 3.963 ;
; MODE[0]    ; EN[50]      ; 4.133 ; 4.774 ; 4.774 ; 4.133 ;
; MODE[0]    ; EN[51]      ; 4.276 ; 4.816 ; 4.816 ; 4.276 ;
; MODE[1]    ; EN[0]       ; 4.013 ; 4.013 ; 4.013 ; 4.013 ;
; MODE[1]    ; EN[1]       ; 4.024 ; 4.024 ; 4.024 ; 4.024 ;
; MODE[1]    ; EN[2]       ; 4.342 ; 4.342 ; 4.342 ; 4.342 ;
; MODE[1]    ; EN[3]       ; 3.891 ; 3.891 ; 3.891 ; 3.891 ;
; MODE[1]    ; EN[4]       ; 4.032 ; 4.032 ; 4.032 ; 4.032 ;
; MODE[1]    ; EN[5]       ; 4.028 ; 4.028 ; 4.028 ; 4.028 ;
; MODE[1]    ; EN[6]       ; 3.849 ; 3.849 ; 3.849 ; 3.849 ;
; MODE[1]    ; EN[7]       ; 3.739 ; 3.739 ; 3.739 ; 3.739 ;
; MODE[1]    ; EN[8]       ; 3.900 ; 3.900 ; 3.900 ; 3.900 ;
; MODE[1]    ; EN[9]       ; 4.217 ; 4.217 ; 4.217 ; 4.217 ;
; MODE[1]    ; EN[10]      ; 4.033 ; 4.033 ; 4.033 ; 4.033 ;
; MODE[1]    ; EN[11]      ; 4.130 ; 4.130 ; 4.130 ; 4.130 ;
; MODE[1]    ; EN[12]      ; 3.901 ; 3.901 ; 3.901 ; 3.901 ;
; MODE[1]    ; EN[13]      ; 3.746 ; 3.746 ; 3.746 ; 3.746 ;
; MODE[1]    ; EN[14]      ; 3.941 ; 3.941 ; 3.941 ; 3.941 ;
; MODE[1]    ; EN[15]      ; 3.848 ; 3.848 ; 3.848 ; 3.848 ;
; MODE[1]    ; EN[16]      ; 4.023 ; 4.023 ; 4.023 ; 4.023 ;
; MODE[1]    ; EN[17]      ; 4.024 ; 4.024 ; 4.024 ; 4.024 ;
; MODE[1]    ; EN[18]      ; 4.003 ; 4.003 ; 4.003 ; 4.003 ;
; MODE[1]    ; EN[19]      ; 3.894 ; 3.894 ; 3.894 ; 3.894 ;
; MODE[1]    ; EN[20]      ; 3.789 ; 3.789 ; 3.789 ; 3.789 ;
; MODE[1]    ; EN[21]      ; 3.796 ; 3.796 ; 3.796 ; 3.796 ;
; MODE[1]    ; EN[22]      ; 3.654 ; 3.654 ; 3.654 ; 3.654 ;
; MODE[1]    ; EN[23]      ; 4.185 ; 4.185 ; 4.185 ; 4.185 ;
; MODE[1]    ; EN[24]      ; 3.587 ; 3.587 ; 3.587 ; 3.587 ;
; MODE[1]    ; EN[25]      ; 4.107 ; 4.107 ; 4.107 ; 4.107 ;
; MODE[1]    ; EN[26]      ; 4.136 ; 4.136 ; 4.136 ; 4.136 ;
; MODE[1]    ; EN[27]      ; 3.667 ; 3.667 ; 3.667 ; 3.667 ;
; MODE[1]    ; EN[28]      ; 3.772 ; 3.772 ; 3.772 ; 3.772 ;
; MODE[1]    ; EN[29]      ; 3.678 ; 3.678 ; 3.678 ; 3.678 ;
; MODE[1]    ; EN[30]      ; 3.841 ; 3.841 ; 3.841 ; 3.841 ;
; MODE[1]    ; EN[31]      ; 3.752 ; 3.752 ; 3.752 ; 3.752 ;
; MODE[1]    ; EN[32]      ; 4.513 ; 4.513 ; 4.513 ; 4.513 ;
; MODE[1]    ; EN[33]      ; 3.887 ; 3.887 ; 3.887 ; 3.887 ;
; MODE[1]    ; EN[34]      ; 4.391 ; 4.391 ; 4.391 ; 4.391 ;
; MODE[1]    ; EN[35]      ; 4.212 ; 4.212 ; 4.212 ; 4.212 ;
; MODE[1]    ; EN[36]      ; 4.118 ; 4.118 ; 4.118 ; 4.118 ;
; MODE[1]    ; EN[37]      ; 3.661 ; 3.661 ; 3.661 ; 3.661 ;
; MODE[1]    ; EN[38]      ; 3.834 ; 3.834 ; 3.834 ; 3.834 ;
; MODE[1]    ; EN[39]      ; 4.168 ; 4.168 ; 4.168 ; 4.168 ;
; MODE[1]    ; EN[40]      ; 4.159 ; 4.159 ; 4.159 ; 4.159 ;
; MODE[1]    ; EN[41]      ; 4.314 ; 4.314 ; 4.314 ; 4.314 ;
; MODE[1]    ; EN[42]      ; 4.159 ; 4.159 ; 4.159 ; 4.159 ;
; MODE[1]    ; EN[43]      ; 4.196 ; 4.196 ; 4.196 ; 4.196 ;
; MODE[1]    ; EN[44]      ; 3.767 ; 3.767 ; 3.767 ; 3.767 ;
; MODE[1]    ; EN[45]      ; 3.896 ; 3.896 ; 3.896 ; 3.896 ;
; MODE[1]    ; EN[46]      ; 3.805 ; 3.805 ; 3.805 ; 3.805 ;
; MODE[1]    ; EN[47]      ; 4.211 ; 4.211 ; 4.211 ; 4.211 ;
; MODE[1]    ; EN[48]      ; 3.705 ; 3.705 ; 3.705 ; 3.705 ;
; MODE[1]    ; EN[49]      ; 3.695 ; 3.695 ; 3.695 ; 3.695 ;
; MODE[1]    ; EN[50]      ; 3.881 ; 3.881 ; 3.881 ; 3.881 ;
; MODE[1]    ; EN[51]      ; 3.618 ; 3.618 ; 3.618 ; 3.618 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; ADDR[0]    ; VALUE[0]    ; 4.680 ; 4.680 ; 4.680 ; 4.680 ;
; ADDR[0]    ; VALUE[1]    ; 4.389 ; 4.389 ; 4.389 ; 4.389 ;
; ADDR[0]    ; VALUE[2]    ; 4.516 ; 4.516 ; 4.516 ; 4.516 ;
; ADDR[0]    ; VALUE[3]    ; 4.997 ; 4.997 ; 4.997 ; 4.997 ;
; ADDR[0]    ; VALUE[4]    ; 4.810 ; 4.810 ; 4.810 ; 4.810 ;
; ADDR[0]    ; VALUE[5]    ; 4.942 ; 4.923 ; 4.923 ; 4.942 ;
; ADDR[1]    ; VALUE[0]    ; 5.156 ; 5.156 ; 5.156 ; 5.156 ;
; ADDR[1]    ; VALUE[1]    ; 4.705 ; 4.705 ; 4.705 ; 4.705 ;
; ADDR[1]    ; VALUE[2]    ; 4.407 ; 4.407 ; 4.407 ; 4.407 ;
; ADDR[1]    ; VALUE[3]    ; 4.782 ; 4.819 ; 4.819 ; 4.782 ;
; ADDR[1]    ; VALUE[4]    ; 4.819 ; 4.819 ; 4.819 ; 4.819 ;
; ADDR[1]    ; VALUE[5]    ; 5.039 ; 5.039 ; 5.039 ; 5.039 ;
; ADDR[2]    ; VALUE[0]    ; 4.864 ; 4.638 ; 4.638 ; 4.864 ;
; ADDR[2]    ; VALUE[1]    ; 4.431 ; 4.298 ; 4.298 ; 4.431 ;
; ADDR[2]    ; VALUE[2]    ; 4.498 ; 4.498 ; 4.498 ; 4.498 ;
; ADDR[2]    ; VALUE[3]    ; 4.508 ; 4.483 ; 4.483 ; 4.508 ;
; ADDR[2]    ; VALUE[4]    ; 4.518 ; 4.422 ; 4.422 ; 4.518 ;
; ADDR[2]    ; VALUE[5]    ; 4.316 ; 4.316 ; 4.316 ; 4.316 ;
; ADDR[3]    ; VALUE[0]    ; 4.670 ; 4.767 ; 4.767 ; 4.670 ;
; ADDR[3]    ; VALUE[1]    ; 4.228 ; 4.425 ; 4.425 ; 4.228 ;
; ADDR[3]    ; VALUE[2]    ; 3.906 ; 4.108 ; 4.108 ; 3.906 ;
; ADDR[3]    ; VALUE[3]    ; 4.558 ; 4.553 ; 4.553 ; 4.558 ;
; ADDR[3]    ; VALUE[4]    ; 4.574 ; 4.693 ; 4.693 ; 4.574 ;
; ADDR[3]    ; VALUE[5]    ; 4.454 ; 4.621 ; 4.621 ; 4.454 ;
; ADDR[4]    ; VALUE[0]    ; 4.359 ; 4.190 ; 4.190 ; 4.359 ;
; ADDR[4]    ; VALUE[1]    ; 3.868 ; 3.847 ; 3.847 ; 3.868 ;
; ADDR[4]    ; VALUE[2]    ; 3.769 ; 4.030 ; 4.030 ; 3.769 ;
; ADDR[4]    ; VALUE[3]    ; 4.287 ; 4.347 ; 4.347 ; 4.287 ;
; ADDR[4]    ; VALUE[4]    ; 4.127 ; 4.141 ; 4.141 ; 4.127 ;
; ADDR[4]    ; VALUE[5]    ; 4.138 ; 4.244 ; 4.244 ; 4.138 ;
; ADDR[5]    ; VALUE[0]    ; 4.283 ; 4.283 ; 4.283 ; 4.283 ;
; ADDR[5]    ; VALUE[1]    ; 4.005 ; 4.005 ; 4.005 ; 4.005 ;
; ADDR[5]    ; VALUE[2]    ; 4.203 ; 4.203 ; 4.203 ; 4.203 ;
; ADDR[5]    ; VALUE[3]    ; 4.552 ; 4.552 ; 4.552 ; 4.552 ;
; ADDR[5]    ; VALUE[4]    ; 4.172 ; 4.172 ; 4.172 ; 4.172 ;
; ADDR[5]    ; VALUE[5]    ; 4.484 ; 4.484 ; 4.484 ; 4.484 ;
; ENABLE     ; EN[0]       ; 6.338 ;       ;       ; 6.338 ;
; ENABLE     ; EN[1]       ; 6.349 ;       ;       ; 6.349 ;
; ENABLE     ; EN[2]       ; 6.922 ;       ;       ; 6.922 ;
; ENABLE     ; EN[3]       ; 6.843 ;       ;       ; 6.843 ;
; ENABLE     ; EN[4]       ; 6.534 ;       ;       ; 6.534 ;
; ENABLE     ; EN[5]       ; 6.528 ;       ;       ; 6.528 ;
; ENABLE     ; EN[6]       ; 6.098 ;       ;       ; 6.098 ;
; ENABLE     ; EN[7]       ; 5.934 ;       ;       ; 5.934 ;
; ENABLE     ; EN[8]       ; 6.545 ;       ;       ; 6.545 ;
; ENABLE     ; EN[9]       ; 6.608 ;       ;       ; 6.608 ;
; ENABLE     ; EN[10]      ; 6.501 ;       ;       ; 6.501 ;
; ENABLE     ; EN[11]      ; 6.600 ;       ;       ; 6.600 ;
; ENABLE     ; EN[12]      ; 6.526 ;       ;       ; 6.526 ;
; ENABLE     ; EN[13]      ; 6.083 ;       ;       ; 6.083 ;
; ENABLE     ; EN[14]      ; 6.097 ;       ;       ; 6.097 ;
; ENABLE     ; EN[15]      ; 6.187 ;       ;       ; 6.187 ;
; ENABLE     ; EN[16]      ; 6.096 ;       ;       ; 6.096 ;
; ENABLE     ; EN[17]      ; 6.167 ;       ;       ; 6.167 ;
; ENABLE     ; EN[18]      ; 6.150 ;       ;       ; 6.150 ;
; ENABLE     ; EN[19]      ; 6.599 ;       ;       ; 6.599 ;
; ENABLE     ; EN[20]      ; 6.633 ;       ;       ; 6.633 ;
; ENABLE     ; EN[21]      ; 6.505 ;       ;       ; 6.505 ;
; ENABLE     ; EN[22]      ; 6.550 ;       ;       ; 6.550 ;
; ENABLE     ; EN[23]      ; 6.210 ;       ;       ; 6.210 ;
; ENABLE     ; EN[24]      ; 6.076 ;       ;       ; 6.076 ;
; ENABLE     ; EN[25]      ; 6.236 ;       ;       ; 6.236 ;
; ENABLE     ; EN[26]      ; 6.271 ;       ;       ; 6.271 ;
; ENABLE     ; EN[27]      ; 6.411 ;       ;       ; 6.411 ;
; ENABLE     ; EN[28]      ; 6.621 ;       ;       ; 6.621 ;
; ENABLE     ; EN[29]      ; 6.528 ;       ;       ; 6.528 ;
; ENABLE     ; EN[30]      ; 6.762 ;       ;       ; 6.762 ;
; ENABLE     ; EN[31]      ; 6.668 ;       ;       ; 6.668 ;
; ENABLE     ; EN[32]      ; 6.986 ;       ;       ; 6.986 ;
; ENABLE     ; EN[33]      ; 6.937 ;       ;       ; 6.937 ;
; ENABLE     ; EN[34]      ; 6.858 ;       ;       ; 6.858 ;
; ENABLE     ; EN[35]      ; 6.462 ;       ;       ; 6.462 ;
; ENABLE     ; EN[36]      ; 6.647 ;       ;       ; 6.647 ;
; ENABLE     ; EN[37]      ; 6.203 ;       ;       ; 6.203 ;
; ENABLE     ; EN[38]      ; 6.374 ;       ;       ; 6.374 ;
; ENABLE     ; EN[39]      ; 6.318 ;       ;       ; 6.318 ;
; ENABLE     ; EN[40]      ; 6.609 ;       ;       ; 6.609 ;
; ENABLE     ; EN[41]      ; 6.174 ;       ;       ; 6.174 ;
; ENABLE     ; EN[42]      ; 6.017 ;       ;       ; 6.017 ;
; ENABLE     ; EN[43]      ; 6.487 ;       ;       ; 6.487 ;
; ENABLE     ; EN[44]      ; 6.673 ;       ;       ; 6.673 ;
; ENABLE     ; EN[45]      ; 6.806 ;       ;       ; 6.806 ;
; ENABLE     ; EN[46]      ; 6.390 ;       ;       ; 6.390 ;
; ENABLE     ; EN[47]      ; 6.698 ;       ;       ; 6.698 ;
; ENABLE     ; EN[48]      ; 6.287 ;       ;       ; 6.287 ;
; ENABLE     ; EN[49]      ; 6.646 ;       ;       ; 6.646 ;
; ENABLE     ; EN[50]      ; 6.826 ;       ;       ; 6.826 ;
; ENABLE     ; EN[51]      ; 6.736 ;       ;       ; 6.736 ;
; MODE[0]    ; EN[0]       ; 3.741 ; 4.438 ; 4.438 ; 3.741 ;
; MODE[0]    ; EN[1]       ; 3.762 ; 4.461 ; 4.461 ; 3.762 ;
; MODE[0]    ; EN[2]       ; 4.148 ; 4.851 ; 4.851 ; 4.148 ;
; MODE[0]    ; EN[3]       ; 3.997 ; 4.790 ; 4.790 ; 3.997 ;
; MODE[0]    ; EN[4]       ; 3.839 ; 4.562 ; 4.562 ; 3.839 ;
; MODE[0]    ; EN[5]       ; 3.837 ; 4.563 ; 4.563 ; 3.837 ;
; MODE[0]    ; EN[6]       ; 3.853 ; 4.744 ; 4.744 ; 3.853 ;
; MODE[0]    ; EN[7]       ; 4.021 ; 4.624 ; 4.624 ; 4.021 ;
; MODE[0]    ; EN[8]       ; 3.841 ; 4.328 ; 4.328 ; 3.841 ;
; MODE[0]    ; EN[9]       ; 4.145 ; 5.054 ; 5.054 ; 4.145 ;
; MODE[0]    ; EN[10]      ; 4.014 ; 4.715 ; 4.715 ; 4.014 ;
; MODE[0]    ; EN[11]      ; 4.109 ; 4.942 ; 4.942 ; 4.109 ;
; MODE[0]    ; EN[12]      ; 3.882 ; 4.680 ; 4.680 ; 3.882 ;
; MODE[0]    ; EN[13]      ; 3.791 ; 4.551 ; 4.551 ; 3.791 ;
; MODE[0]    ; EN[14]      ; 3.905 ; 4.754 ; 4.754 ; 3.905 ;
; MODE[0]    ; EN[15]      ; 3.896 ; 4.650 ; 4.650 ; 3.896 ;
; MODE[0]    ; EN[16]      ; 4.181 ; 4.757 ; 4.757 ; 4.181 ;
; MODE[0]    ; EN[17]      ; 3.930 ; 4.665 ; 4.665 ; 3.930 ;
; MODE[0]    ; EN[18]      ; 3.911 ; 4.649 ; 4.649 ; 3.911 ;
; MODE[0]    ; EN[19]      ; 4.275 ; 4.820 ; 4.820 ; 4.275 ;
; MODE[0]    ; EN[20]      ; 4.356 ; 4.728 ; 4.728 ; 4.356 ;
; MODE[0]    ; EN[21]      ; 4.194 ; 4.839 ; 4.839 ; 4.194 ;
; MODE[0]    ; EN[22]      ; 4.178 ; 4.876 ; 4.876 ; 4.178 ;
; MODE[0]    ; EN[23]      ; 4.190 ; 4.911 ; 4.911 ; 4.190 ;
; MODE[0]    ; EN[24]      ; 3.953 ; 4.782 ; 4.782 ; 3.953 ;
; MODE[0]    ; EN[25]      ; 4.183 ; 4.931 ; 4.931 ; 4.183 ;
; MODE[0]    ; EN[26]      ; 4.213 ; 4.961 ; 4.961 ; 4.213 ;
; MODE[0]    ; EN[27]      ; 4.250 ; 5.041 ; 5.041 ; 4.250 ;
; MODE[0]    ; EN[28]      ; 4.360 ; 4.990 ; 4.990 ; 4.360 ;
; MODE[0]    ; EN[29]      ; 4.268 ; 4.905 ; 4.905 ; 4.268 ;
; MODE[0]    ; EN[30]      ; 4.477 ; 4.981 ; 4.981 ; 4.477 ;
; MODE[0]    ; EN[31]      ; 4.402 ; 5.002 ; 5.002 ; 4.402 ;
; MODE[0]    ; EN[32]      ; 4.459 ; 5.064 ; 5.064 ; 4.459 ;
; MODE[0]    ; EN[33]      ; 4.694 ; 5.128 ; 5.128 ; 4.694 ;
; MODE[0]    ; EN[34]      ; 4.347 ; 5.026 ; 5.026 ; 4.347 ;
; MODE[0]    ; EN[35]      ; 4.236 ; 5.014 ; 5.014 ; 4.236 ;
; MODE[0]    ; EN[36]      ; 4.655 ; 5.019 ; 5.019 ; 4.655 ;
; MODE[0]    ; EN[37]      ; 4.210 ; 4.729 ; 4.729 ; 4.210 ;
; MODE[0]    ; EN[38]      ; 4.381 ; 4.925 ; 4.925 ; 4.381 ;
; MODE[0]    ; EN[39]      ; 4.173 ; 4.887 ; 4.887 ; 4.173 ;
; MODE[0]    ; EN[40]      ; 4.009 ; 4.905 ; 4.905 ; 4.009 ;
; MODE[0]    ; EN[41]      ; 4.168 ; 4.853 ; 4.853 ; 4.168 ;
; MODE[0]    ; EN[42]      ; 4.013 ; 4.619 ; 4.619 ; 4.013 ;
; MODE[0]    ; EN[43]      ; 3.911 ; 4.708 ; 4.708 ; 3.911 ;
; MODE[0]    ; EN[44]      ; 4.178 ; 4.799 ; 4.799 ; 4.178 ;
; MODE[0]    ; EN[45]      ; 4.311 ; 4.933 ; 4.933 ; 4.311 ;
; MODE[0]    ; EN[46]      ; 4.230 ; 4.907 ; 4.907 ; 4.230 ;
; MODE[0]    ; EN[47]      ; 4.208 ; 4.950 ; 4.950 ; 4.208 ;
; MODE[0]    ; EN[48]      ; 4.126 ; 4.804 ; 4.804 ; 4.126 ;
; MODE[0]    ; EN[49]      ; 3.800 ; 4.592 ; 4.592 ; 3.800 ;
; MODE[0]    ; EN[50]      ; 3.976 ; 4.774 ; 4.774 ; 3.976 ;
; MODE[0]    ; EN[51]      ; 4.115 ; 4.816 ; 4.816 ; 4.115 ;
; MODE[1]    ; EN[0]       ; 4.013 ; 4.013 ; 4.013 ; 4.013 ;
; MODE[1]    ; EN[1]       ; 4.024 ; 4.024 ; 4.024 ; 4.024 ;
; MODE[1]    ; EN[2]       ; 4.342 ; 4.342 ; 4.342 ; 4.342 ;
; MODE[1]    ; EN[3]       ; 3.891 ; 3.891 ; 3.891 ; 3.891 ;
; MODE[1]    ; EN[4]       ; 4.032 ; 4.032 ; 4.032 ; 4.032 ;
; MODE[1]    ; EN[5]       ; 4.028 ; 4.028 ; 4.028 ; 4.028 ;
; MODE[1]    ; EN[6]       ; 3.849 ; 3.849 ; 3.849 ; 3.849 ;
; MODE[1]    ; EN[7]       ; 3.739 ; 3.739 ; 3.739 ; 3.739 ;
; MODE[1]    ; EN[8]       ; 3.900 ; 3.900 ; 3.900 ; 3.900 ;
; MODE[1]    ; EN[9]       ; 4.217 ; 4.217 ; 4.217 ; 4.217 ;
; MODE[1]    ; EN[10]      ; 4.033 ; 4.033 ; 4.033 ; 4.033 ;
; MODE[1]    ; EN[11]      ; 4.130 ; 4.130 ; 4.130 ; 4.130 ;
; MODE[1]    ; EN[12]      ; 3.901 ; 3.901 ; 3.901 ; 3.901 ;
; MODE[1]    ; EN[13]      ; 3.746 ; 3.746 ; 3.746 ; 3.746 ;
; MODE[1]    ; EN[14]      ; 3.941 ; 3.941 ; 3.941 ; 3.941 ;
; MODE[1]    ; EN[15]      ; 3.848 ; 3.848 ; 3.848 ; 3.848 ;
; MODE[1]    ; EN[16]      ; 4.023 ; 4.023 ; 4.023 ; 4.023 ;
; MODE[1]    ; EN[17]      ; 4.024 ; 4.024 ; 4.024 ; 4.024 ;
; MODE[1]    ; EN[18]      ; 4.003 ; 4.003 ; 4.003 ; 4.003 ;
; MODE[1]    ; EN[19]      ; 3.894 ; 3.894 ; 3.894 ; 3.894 ;
; MODE[1]    ; EN[20]      ; 3.789 ; 3.789 ; 3.789 ; 3.789 ;
; MODE[1]    ; EN[21]      ; 3.796 ; 3.796 ; 3.796 ; 3.796 ;
; MODE[1]    ; EN[22]      ; 3.654 ; 3.654 ; 3.654 ; 3.654 ;
; MODE[1]    ; EN[23]      ; 4.185 ; 4.185 ; 4.185 ; 4.185 ;
; MODE[1]    ; EN[24]      ; 3.587 ; 3.587 ; 3.587 ; 3.587 ;
; MODE[1]    ; EN[25]      ; 4.107 ; 4.107 ; 4.107 ; 4.107 ;
; MODE[1]    ; EN[26]      ; 4.136 ; 4.136 ; 4.136 ; 4.136 ;
; MODE[1]    ; EN[27]      ; 3.667 ; 3.667 ; 3.667 ; 3.667 ;
; MODE[1]    ; EN[28]      ; 3.772 ; 3.772 ; 3.772 ; 3.772 ;
; MODE[1]    ; EN[29]      ; 3.678 ; 3.678 ; 3.678 ; 3.678 ;
; MODE[1]    ; EN[30]      ; 3.841 ; 3.841 ; 3.841 ; 3.841 ;
; MODE[1]    ; EN[31]      ; 3.752 ; 3.752 ; 3.752 ; 3.752 ;
; MODE[1]    ; EN[32]      ; 4.513 ; 4.513 ; 4.513 ; 4.513 ;
; MODE[1]    ; EN[33]      ; 3.887 ; 3.887 ; 3.887 ; 3.887 ;
; MODE[1]    ; EN[34]      ; 4.391 ; 4.391 ; 4.391 ; 4.391 ;
; MODE[1]    ; EN[35]      ; 4.212 ; 4.212 ; 4.212 ; 4.212 ;
; MODE[1]    ; EN[36]      ; 4.118 ; 4.118 ; 4.118 ; 4.118 ;
; MODE[1]    ; EN[37]      ; 3.661 ; 3.661 ; 3.661 ; 3.661 ;
; MODE[1]    ; EN[38]      ; 3.834 ; 3.834 ; 3.834 ; 3.834 ;
; MODE[1]    ; EN[39]      ; 4.168 ; 4.168 ; 4.168 ; 4.168 ;
; MODE[1]    ; EN[40]      ; 4.159 ; 4.159 ; 4.159 ; 4.159 ;
; MODE[1]    ; EN[41]      ; 4.314 ; 4.314 ; 4.314 ; 4.314 ;
; MODE[1]    ; EN[42]      ; 4.159 ; 4.159 ; 4.159 ; 4.159 ;
; MODE[1]    ; EN[43]      ; 4.196 ; 4.196 ; 4.196 ; 4.196 ;
; MODE[1]    ; EN[44]      ; 3.767 ; 3.767 ; 3.767 ; 3.767 ;
; MODE[1]    ; EN[45]      ; 3.896 ; 3.896 ; 3.896 ; 3.896 ;
; MODE[1]    ; EN[46]      ; 3.805 ; 3.805 ; 3.805 ; 3.805 ;
; MODE[1]    ; EN[47]      ; 4.211 ; 4.211 ; 4.211 ; 4.211 ;
; MODE[1]    ; EN[48]      ; 3.705 ; 3.705 ; 3.705 ; 3.705 ;
; MODE[1]    ; EN[49]      ; 3.695 ; 3.695 ; 3.695 ; 3.695 ;
; MODE[1]    ; EN[50]      ; 3.881 ; 3.881 ; 3.881 ; 3.881 ;
; MODE[1]    ; EN[51]      ; 3.618 ; 3.618 ; 3.618 ; 3.618 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                 ;
+----------------------+-----------+-------+----------+---------+---------------------+
; Clock                ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack     ; -5.839    ; 0.215 ; N/A      ; N/A     ; -2.064              ;
;  CLK                 ; -5.839    ; 0.215 ; N/A      ; N/A     ; -2.064              ;
;  altera_reserved_tck ; N/A       ; N/A   ; N/A      ; N/A     ; 97.531              ;
; Design-wide TNS      ; -1994.181 ; 0.0   ; 0.0      ; 0.0     ; -921.849            ;
;  CLK                 ; -1994.181 ; 0.000 ; N/A      ; N/A     ; -921.849            ;
;  altera_reserved_tck ; N/A       ; N/A   ; N/A      ; N/A     ; 0.000               ;
+----------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADDR[*]   ; CLK        ; 6.513 ; 6.513 ; Rise       ; CLK             ;
;  ADDR[0]  ; CLK        ; 6.261 ; 6.261 ; Rise       ; CLK             ;
;  ADDR[1]  ; CLK        ; 6.513 ; 6.513 ; Rise       ; CLK             ;
;  ADDR[2]  ; CLK        ; 5.286 ; 5.286 ; Rise       ; CLK             ;
;  ADDR[3]  ; CLK        ; 5.161 ; 5.161 ; Rise       ; CLK             ;
;  ADDR[4]  ; CLK        ; 3.634 ; 3.634 ; Rise       ; CLK             ;
;  ADDR[5]  ; CLK        ; 3.438 ; 3.438 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 4.723 ; 4.723 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.407 ; 4.407 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.930 ; 3.930 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.268 ; 4.268 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.346 ; 4.346 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.902 ; 3.902 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.723 ; 4.723 ; Rise       ; CLK             ;
; ENABLE    ; CLK        ; 9.637 ; 9.637 ; Rise       ; CLK             ;
; MODE[*]   ; CLK        ; 4.998 ; 4.998 ; Rise       ; CLK             ;
;  MODE[0]  ; CLK        ; 4.998 ; 4.998 ; Rise       ; CLK             ;
;  MODE[1]  ; CLK        ; 4.546 ; 4.546 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADDR[*]   ; CLK        ; 0.763  ; 0.763  ; Rise       ; CLK             ;
;  ADDR[0]  ; CLK        ; 0.726  ; 0.726  ; Rise       ; CLK             ;
;  ADDR[1]  ; CLK        ; 0.347  ; 0.347  ; Rise       ; CLK             ;
;  ADDR[2]  ; CLK        ; 0.762  ; 0.762  ; Rise       ; CLK             ;
;  ADDR[3]  ; CLK        ; 0.459  ; 0.459  ; Rise       ; CLK             ;
;  ADDR[4]  ; CLK        ; 0.645  ; 0.645  ; Rise       ; CLK             ;
;  ADDR[5]  ; CLK        ; 0.763  ; 0.763  ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -1.641 ; -1.641 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -1.894 ; -1.894 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -1.660 ; -1.660 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -1.815 ; -1.815 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.844 ; -1.844 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -1.641 ; -1.641 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -1.977 ; -1.977 ; Rise       ; CLK             ;
; ENABLE    ; CLK        ; -1.696 ; -1.696 ; Rise       ; CLK             ;
; MODE[*]   ; CLK        ; 0.716  ; 0.716  ; Rise       ; CLK             ;
;  MODE[0]  ; CLK        ; 0.716  ; 0.716  ; Rise       ; CLK             ;
;  MODE[1]  ; CLK        ; 0.671  ; 0.671  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; EMPTY     ; CLK        ; 9.885  ; 9.885  ; Rise       ; CLK             ;
; EN[*]     ; CLK        ; 13.268 ; 13.268 ; Rise       ; CLK             ;
;  EN[0]    ; CLK        ; 12.401 ; 12.401 ; Rise       ; CLK             ;
;  EN[1]    ; CLK        ; 12.404 ; 12.404 ; Rise       ; CLK             ;
;  EN[2]    ; CLK        ; 13.250 ; 13.250 ; Rise       ; CLK             ;
;  EN[3]    ; CLK        ; 12.388 ; 12.388 ; Rise       ; CLK             ;
;  EN[4]    ; CLK        ; 12.733 ; 12.733 ; Rise       ; CLK             ;
;  EN[5]    ; CLK        ; 12.925 ; 12.925 ; Rise       ; CLK             ;
;  EN[6]    ; CLK        ; 12.482 ; 12.482 ; Rise       ; CLK             ;
;  EN[7]    ; CLK        ; 12.127 ; 12.127 ; Rise       ; CLK             ;
;  EN[8]    ; CLK        ; 12.059 ; 12.059 ; Rise       ; CLK             ;
;  EN[9]    ; CLK        ; 12.798 ; 12.798 ; Rise       ; CLK             ;
;  EN[10]   ; CLK        ; 12.264 ; 12.264 ; Rise       ; CLK             ;
;  EN[11]   ; CLK        ; 12.402 ; 12.402 ; Rise       ; CLK             ;
;  EN[12]   ; CLK        ; 12.508 ; 12.508 ; Rise       ; CLK             ;
;  EN[13]   ; CLK        ; 12.670 ; 12.670 ; Rise       ; CLK             ;
;  EN[14]   ; CLK        ; 12.822 ; 12.822 ; Rise       ; CLK             ;
;  EN[15]   ; CLK        ; 13.084 ; 13.084 ; Rise       ; CLK             ;
;  EN[16]   ; CLK        ; 13.009 ; 13.009 ; Rise       ; CLK             ;
;  EN[17]   ; CLK        ; 12.919 ; 12.919 ; Rise       ; CLK             ;
;  EN[18]   ; CLK        ; 12.754 ; 12.754 ; Rise       ; CLK             ;
;  EN[19]   ; CLK        ; 13.057 ; 13.057 ; Rise       ; CLK             ;
;  EN[20]   ; CLK        ; 13.268 ; 13.268 ; Rise       ; CLK             ;
;  EN[21]   ; CLK        ; 12.807 ; 12.807 ; Rise       ; CLK             ;
;  EN[22]   ; CLK        ; 12.955 ; 12.955 ; Rise       ; CLK             ;
;  EN[23]   ; CLK        ; 12.838 ; 12.838 ; Rise       ; CLK             ;
;  EN[24]   ; CLK        ; 12.841 ; 12.841 ; Rise       ; CLK             ;
;  EN[25]   ; CLK        ; 13.182 ; 13.182 ; Rise       ; CLK             ;
;  EN[26]   ; CLK        ; 12.792 ; 12.792 ; Rise       ; CLK             ;
;  EN[27]   ; CLK        ; 12.985 ; 12.985 ; Rise       ; CLK             ;
;  EN[28]   ; CLK        ; 12.870 ; 12.870 ; Rise       ; CLK             ;
;  EN[29]   ; CLK        ; 12.773 ; 12.773 ; Rise       ; CLK             ;
;  EN[30]   ; CLK        ; 13.105 ; 13.105 ; Rise       ; CLK             ;
;  EN[31]   ; CLK        ; 13.103 ; 13.103 ; Rise       ; CLK             ;
;  EN[32]   ; CLK        ; 12.868 ; 12.868 ; Rise       ; CLK             ;
;  EN[33]   ; CLK        ; 13.149 ; 13.149 ; Rise       ; CLK             ;
;  EN[34]   ; CLK        ; 12.562 ; 12.562 ; Rise       ; CLK             ;
;  EN[35]   ; CLK        ; 12.667 ; 12.667 ; Rise       ; CLK             ;
;  EN[36]   ; CLK        ; 13.179 ; 13.179 ; Rise       ; CLK             ;
;  EN[37]   ; CLK        ; 12.396 ; 12.396 ; Rise       ; CLK             ;
;  EN[38]   ; CLK        ; 13.021 ; 13.021 ; Rise       ; CLK             ;
;  EN[39]   ; CLK        ; 13.085 ; 13.085 ; Rise       ; CLK             ;
;  EN[40]   ; CLK        ; 13.017 ; 13.017 ; Rise       ; CLK             ;
;  EN[41]   ; CLK        ; 12.966 ; 12.966 ; Rise       ; CLK             ;
;  EN[42]   ; CLK        ; 12.895 ; 12.895 ; Rise       ; CLK             ;
;  EN[43]   ; CLK        ; 12.786 ; 12.786 ; Rise       ; CLK             ;
;  EN[44]   ; CLK        ; 12.538 ; 12.538 ; Rise       ; CLK             ;
;  EN[45]   ; CLK        ; 12.860 ; 12.860 ; Rise       ; CLK             ;
;  EN[46]   ; CLK        ; 12.633 ; 12.633 ; Rise       ; CLK             ;
;  EN[47]   ; CLK        ; 12.693 ; 12.693 ; Rise       ; CLK             ;
;  EN[48]   ; CLK        ; 12.457 ; 12.457 ; Rise       ; CLK             ;
;  EN[49]   ; CLK        ; 12.530 ; 12.530 ; Rise       ; CLK             ;
;  EN[50]   ; CLK        ; 12.871 ; 12.871 ; Rise       ; CLK             ;
;  EN[51]   ; CLK        ; 12.738 ; 12.738 ; Rise       ; CLK             ;
; FULL      ; CLK        ; 9.458  ; 9.458  ; Rise       ; CLK             ;
; NUM[*]    ; CLK        ; 8.128  ; 8.128  ; Rise       ; CLK             ;
;  NUM[0]   ; CLK        ; 7.285  ; 7.285  ; Rise       ; CLK             ;
;  NUM[1]   ; CLK        ; 7.875  ; 7.875  ; Rise       ; CLK             ;
;  NUM[2]   ; CLK        ; 8.128  ; 8.128  ; Rise       ; CLK             ;
;  NUM[3]   ; CLK        ; 7.276  ; 7.276  ; Rise       ; CLK             ;
;  NUM[4]   ; CLK        ; 7.289  ; 7.289  ; Rise       ; CLK             ;
;  NUM[5]   ; CLK        ; 7.952  ; 7.952  ; Rise       ; CLK             ;
; VALUE[*]  ; CLK        ; 13.581 ; 13.581 ; Rise       ; CLK             ;
;  VALUE[0] ; CLK        ; 13.581 ; 13.581 ; Rise       ; CLK             ;
;  VALUE[1] ; CLK        ; 12.326 ; 12.326 ; Rise       ; CLK             ;
;  VALUE[2] ; CLK        ; 12.512 ; 12.512 ; Rise       ; CLK             ;
;  VALUE[3] ; CLK        ; 13.375 ; 13.375 ; Rise       ; CLK             ;
;  VALUE[4] ; CLK        ; 13.367 ; 13.367 ; Rise       ; CLK             ;
;  VALUE[5] ; CLK        ; 13.371 ; 13.371 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EMPTY     ; CLK        ; 4.529 ; 4.529 ; Rise       ; CLK             ;
; EN[*]     ; CLK        ; 4.730 ; 4.730 ; Rise       ; CLK             ;
;  EN[0]    ; CLK        ; 4.824 ; 4.824 ; Rise       ; CLK             ;
;  EN[1]    ; CLK        ; 4.841 ; 4.841 ; Rise       ; CLK             ;
;  EN[2]    ; CLK        ; 5.165 ; 5.165 ; Rise       ; CLK             ;
;  EN[3]    ; CLK        ; 5.127 ; 5.127 ; Rise       ; CLK             ;
;  EN[4]    ; CLK        ; 4.964 ; 4.964 ; Rise       ; CLK             ;
;  EN[5]    ; CLK        ; 4.849 ; 4.849 ; Rise       ; CLK             ;
;  EN[6]    ; CLK        ; 4.991 ; 4.991 ; Rise       ; CLK             ;
;  EN[7]    ; CLK        ; 5.026 ; 5.026 ; Rise       ; CLK             ;
;  EN[8]    ; CLK        ; 4.730 ; 4.730 ; Rise       ; CLK             ;
;  EN[9]    ; CLK        ; 5.264 ; 5.264 ; Rise       ; CLK             ;
;  EN[10]   ; CLK        ; 5.117 ; 5.117 ; Rise       ; CLK             ;
;  EN[11]   ; CLK        ; 5.142 ; 5.142 ; Rise       ; CLK             ;
;  EN[12]   ; CLK        ; 5.023 ; 5.023 ; Rise       ; CLK             ;
;  EN[13]   ; CLK        ; 4.953 ; 4.953 ; Rise       ; CLK             ;
;  EN[14]   ; CLK        ; 5.025 ; 5.025 ; Rise       ; CLK             ;
;  EN[15]   ; CLK        ; 5.052 ; 5.052 ; Rise       ; CLK             ;
;  EN[16]   ; CLK        ; 5.159 ; 5.159 ; Rise       ; CLK             ;
;  EN[17]   ; CLK        ; 5.067 ; 5.067 ; Rise       ; CLK             ;
;  EN[18]   ; CLK        ; 5.051 ; 5.051 ; Rise       ; CLK             ;
;  EN[19]   ; CLK        ; 5.170 ; 5.170 ; Rise       ; CLK             ;
;  EN[20]   ; CLK        ; 5.130 ; 5.130 ; Rise       ; CLK             ;
;  EN[21]   ; CLK        ; 5.112 ; 5.112 ; Rise       ; CLK             ;
;  EN[22]   ; CLK        ; 5.148 ; 5.148 ; Rise       ; CLK             ;
;  EN[23]   ; CLK        ; 5.313 ; 5.313 ; Rise       ; CLK             ;
;  EN[24]   ; CLK        ; 5.121 ; 5.121 ; Rise       ; CLK             ;
;  EN[25]   ; CLK        ; 5.281 ; 5.281 ; Rise       ; CLK             ;
;  EN[26]   ; CLK        ; 5.308 ; 5.308 ; Rise       ; CLK             ;
;  EN[27]   ; CLK        ; 5.381 ; 5.381 ; Rise       ; CLK             ;
;  EN[28]   ; CLK        ; 5.386 ; 5.386 ; Rise       ; CLK             ;
;  EN[29]   ; CLK        ; 5.290 ; 5.290 ; Rise       ; CLK             ;
;  EN[30]   ; CLK        ; 5.383 ; 5.383 ; Rise       ; CLK             ;
;  EN[31]   ; CLK        ; 5.404 ; 5.404 ; Rise       ; CLK             ;
;  EN[32]   ; CLK        ; 5.435 ; 5.435 ; Rise       ; CLK             ;
;  EN[33]   ; CLK        ; 5.482 ; 5.482 ; Rise       ; CLK             ;
;  EN[34]   ; CLK        ; 5.257 ; 5.257 ; Rise       ; CLK             ;
;  EN[35]   ; CLK        ; 5.246 ; 5.246 ; Rise       ; CLK             ;
;  EN[36]   ; CLK        ; 5.421 ; 5.421 ; Rise       ; CLK             ;
;  EN[37]   ; CLK        ; 5.053 ; 5.053 ; Rise       ; CLK             ;
;  EN[38]   ; CLK        ; 5.229 ; 5.229 ; Rise       ; CLK             ;
;  EN[39]   ; CLK        ; 5.207 ; 5.207 ; Rise       ; CLK             ;
;  EN[40]   ; CLK        ; 5.263 ; 5.263 ; Rise       ; CLK             ;
;  EN[41]   ; CLK        ; 5.209 ; 5.209 ; Rise       ; CLK             ;
;  EN[42]   ; CLK        ; 5.021 ; 5.021 ; Rise       ; CLK             ;
;  EN[43]   ; CLK        ; 5.045 ; 5.045 ; Rise       ; CLK             ;
;  EN[44]   ; CLK        ; 5.201 ; 5.201 ; Rise       ; CLK             ;
;  EN[45]   ; CLK        ; 5.335 ; 5.335 ; Rise       ; CLK             ;
;  EN[46]   ; CLK        ; 5.245 ; 5.245 ; Rise       ; CLK             ;
;  EN[47]   ; CLK        ; 5.289 ; 5.289 ; Rise       ; CLK             ;
;  EN[48]   ; CLK        ; 5.143 ; 5.143 ; Rise       ; CLK             ;
;  EN[49]   ; CLK        ; 4.843 ; 4.843 ; Rise       ; CLK             ;
;  EN[50]   ; CLK        ; 5.103 ; 5.103 ; Rise       ; CLK             ;
;  EN[51]   ; CLK        ; 5.218 ; 5.218 ; Rise       ; CLK             ;
; FULL      ; CLK        ; 4.427 ; 4.427 ; Rise       ; CLK             ;
; NUM[*]    ; CLK        ; 3.926 ; 3.926 ; Rise       ; CLK             ;
;  NUM[0]   ; CLK        ; 3.932 ; 3.932 ; Rise       ; CLK             ;
;  NUM[1]   ; CLK        ; 4.168 ; 4.168 ; Rise       ; CLK             ;
;  NUM[2]   ; CLK        ; 4.245 ; 4.245 ; Rise       ; CLK             ;
;  NUM[3]   ; CLK        ; 3.926 ; 3.926 ; Rise       ; CLK             ;
;  NUM[4]   ; CLK        ; 3.939 ; 3.939 ; Rise       ; CLK             ;
;  NUM[5]   ; CLK        ; 4.124 ; 4.124 ; Rise       ; CLK             ;
; VALUE[*]  ; CLK        ; 5.106 ; 5.106 ; Rise       ; CLK             ;
;  VALUE[0] ; CLK        ; 5.557 ; 5.557 ; Rise       ; CLK             ;
;  VALUE[1] ; CLK        ; 5.106 ; 5.106 ; Rise       ; CLK             ;
;  VALUE[2] ; CLK        ; 5.117 ; 5.117 ; Rise       ; CLK             ;
;  VALUE[3] ; CLK        ; 5.500 ; 5.500 ; Rise       ; CLK             ;
;  VALUE[4] ; CLK        ; 5.359 ; 5.359 ; Rise       ; CLK             ;
;  VALUE[5] ; CLK        ; 5.421 ; 5.421 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; ADDR[0]    ; VALUE[0]    ; 13.883 ; 13.883 ; 13.883 ; 13.883 ;
; ADDR[0]    ; VALUE[1]    ; 12.773 ; 12.773 ; 12.773 ; 12.773 ;
; ADDR[0]    ; VALUE[2]    ; 13.021 ; 13.021 ; 13.021 ; 13.021 ;
; ADDR[0]    ; VALUE[3]    ; 13.436 ; 13.436 ; 13.436 ; 13.436 ;
; ADDR[0]    ; VALUE[4]    ; 13.633 ; 13.633 ; 13.633 ; 13.633 ;
; ADDR[0]    ; VALUE[5]    ; 13.252 ; 13.252 ; 13.252 ; 13.252 ;
; ADDR[1]    ; VALUE[0]    ; 13.979 ; 14.404 ; 14.404 ; 13.979 ;
; ADDR[1]    ; VALUE[1]    ; 12.527 ; 12.723 ; 12.723 ; 12.527 ;
; ADDR[1]    ; VALUE[2]    ; 12.841 ; 13.006 ; 13.006 ; 12.841 ;
; ADDR[1]    ; VALUE[3]    ; 13.568 ; 13.917 ; 13.917 ; 13.568 ;
; ADDR[1]    ; VALUE[4]    ; 13.925 ; 13.925 ; 13.925 ; 13.925 ;
; ADDR[1]    ; VALUE[5]    ; 13.775 ; 13.775 ; 13.775 ; 13.775 ;
; ADDR[2]    ; VALUE[0]    ; 12.949 ; 12.451 ; 12.451 ; 12.949 ;
; ADDR[2]    ; VALUE[1]    ; 11.920 ; 11.185 ; 11.185 ; 11.920 ;
; ADDR[2]    ; VALUE[2]    ; 11.821 ; 11.762 ; 11.762 ; 11.821 ;
; ADDR[2]    ; VALUE[3]    ; 12.533 ; 12.036 ; 12.036 ; 12.533 ;
; ADDR[2]    ; VALUE[4]    ; 12.748 ; 12.677 ; 12.677 ; 12.748 ;
; ADDR[2]    ; VALUE[5]    ; 12.893 ; 12.735 ; 12.735 ; 12.893 ;
; ADDR[3]    ; VALUE[0]    ; 11.948 ; 11.948 ; 11.948 ; 11.948 ;
; ADDR[3]    ; VALUE[1]    ; 11.126 ; 11.126 ; 11.126 ; 11.126 ;
; ADDR[3]    ; VALUE[2]    ; 11.921 ; 11.921 ; 11.921 ; 11.921 ;
; ADDR[3]    ; VALUE[3]    ; 12.238 ; 12.238 ; 12.238 ; 12.238 ;
; ADDR[3]    ; VALUE[4]    ; 11.918 ; 11.918 ; 11.918 ; 11.918 ;
; ADDR[3]    ; VALUE[5]    ; 12.120 ; 12.120 ; 12.120 ; 12.120 ;
; ADDR[4]    ; VALUE[0]    ; 10.092 ; 11.030 ; 11.030 ; 10.092 ;
; ADDR[4]    ; VALUE[1]    ; 8.920  ; 9.800  ; 9.800  ; 8.920  ;
; ADDR[4]    ; VALUE[2]    ; 9.829  ; 10.394 ; 10.394 ; 9.829  ;
; ADDR[4]    ; VALUE[3]    ; 10.414 ; 10.755 ; 10.755 ; 10.414 ;
; ADDR[4]    ; VALUE[4]    ; 10.173 ; 10.173 ; 10.173 ; 10.173 ;
; ADDR[4]    ; VALUE[5]    ; 10.295 ; 10.798 ; 10.798 ; 10.295 ;
; ADDR[5]    ; VALUE[0]    ; 10.406 ; 10.753 ; 10.753 ; 10.406 ;
; ADDR[5]    ; VALUE[1]    ; 9.554  ; 9.554  ; 9.554  ; 9.554  ;
; ADDR[5]    ; VALUE[2]    ; 10.198 ; 10.198 ; 10.198 ; 10.198 ;
; ADDR[5]    ; VALUE[3]    ; 10.821 ; 10.821 ; 10.821 ; 10.821 ;
; ADDR[5]    ; VALUE[4]    ; 10.129 ; 10.129 ; 10.129 ; 10.129 ;
; ADDR[5]    ; VALUE[5]    ; 10.726 ; 10.726 ; 10.726 ; 10.726 ;
; ENABLE     ; EN[0]       ; 12.637 ;        ;        ; 12.637 ;
; ENABLE     ; EN[1]       ; 12.653 ;        ;        ; 12.653 ;
; ENABLE     ; EN[2]       ; 14.268 ;        ;        ; 14.268 ;
; ENABLE     ; EN[3]       ; 13.915 ;        ;        ; 13.915 ;
; ENABLE     ; EN[4]       ; 13.160 ;        ;        ; 13.160 ;
; ENABLE     ; EN[5]       ; 13.160 ;        ;        ; 13.160 ;
; ENABLE     ; EN[6]       ; 12.277 ;        ;        ; 12.277 ;
; ENABLE     ; EN[7]       ; 11.634 ;        ;        ; 11.634 ;
; ENABLE     ; EN[8]       ; 13.235 ;        ;        ; 13.235 ;
; ENABLE     ; EN[9]       ; 13.447 ;        ;        ; 13.447 ;
; ENABLE     ; EN[10]      ; 13.009 ;        ;        ; 13.009 ;
; ENABLE     ; EN[11]      ; 13.283 ;        ;        ; 13.283 ;
; ENABLE     ; EN[12]      ; 13.057 ;        ;        ; 13.057 ;
; ENABLE     ; EN[13]      ; 12.125 ;        ;        ; 12.125 ;
; ENABLE     ; EN[14]      ; 12.136 ;        ;        ; 12.136 ;
; ENABLE     ; EN[15]      ; 12.538 ;        ;        ; 12.538 ;
; ENABLE     ; EN[16]      ; 12.107 ;        ;        ; 12.107 ;
; ENABLE     ; EN[17]      ; 12.488 ;        ;        ; 12.488 ;
; ENABLE     ; EN[18]      ; 12.321 ;        ;        ; 12.321 ;
; ENABLE     ; EN[19]      ; 13.262 ;        ;        ; 13.262 ;
; ENABLE     ; EN[20]      ; 13.313 ;        ;        ; 13.313 ;
; ENABLE     ; EN[21]      ; 13.007 ;        ;        ; 13.007 ;
; ENABLE     ; EN[22]      ; 13.235 ;        ;        ; 13.235 ;
; ENABLE     ; EN[23]      ; 12.563 ;        ;        ; 12.563 ;
; ENABLE     ; EN[24]      ; 12.256 ;        ;        ; 12.256 ;
; ENABLE     ; EN[25]      ; 12.647 ;        ;        ; 12.647 ;
; ENABLE     ; EN[26]      ; 12.531 ;        ;        ; 12.531 ;
; ENABLE     ; EN[27]      ; 13.008 ;        ;        ; 13.008 ;
; ENABLE     ; EN[28]      ; 13.329 ;        ;        ; 13.329 ;
; ENABLE     ; EN[29]      ; 13.244 ;        ;        ; 13.244 ;
; ENABLE     ; EN[30]      ; 13.814 ;        ;        ; 13.814 ;
; ENABLE     ; EN[31]      ; 13.517 ;        ;        ; 13.517 ;
; ENABLE     ; EN[32]      ; 14.134 ;        ;        ; 14.134 ;
; ENABLE     ; EN[33]      ; 14.177 ;        ;        ; 14.177 ;
; ENABLE     ; EN[34]      ; 13.829 ;        ;        ; 13.829 ;
; ENABLE     ; EN[35]      ; 13.074 ;        ;        ; 13.074 ;
; ENABLE     ; EN[36]      ; 13.363 ;        ;        ; 13.363 ;
; ENABLE     ; EN[37]      ; 12.292 ;        ;        ; 12.292 ;
; ENABLE     ; EN[38]      ; 12.690 ;        ;        ; 12.690 ;
; ENABLE     ; EN[39]      ; 12.894 ;        ;        ; 12.894 ;
; ENABLE     ; EN[40]      ; 13.308 ;        ;        ; 13.308 ;
; ENABLE     ; EN[41]      ; 12.400 ;        ;        ; 12.400 ;
; ENABLE     ; EN[42]      ; 12.034 ;        ;        ; 12.034 ;
; ENABLE     ; EN[43]      ; 13.263 ;        ;        ; 13.263 ;
; ENABLE     ; EN[44]      ; 13.413 ;        ;        ; 13.413 ;
; ENABLE     ; EN[45]      ; 13.736 ;        ;        ; 13.736 ;
; ENABLE     ; EN[46]      ; 12.846 ;        ;        ; 12.846 ;
; ENABLE     ; EN[47]      ; 13.578 ;        ;        ; 13.578 ;
; ENABLE     ; EN[48]      ; 12.629 ;        ;        ; 12.629 ;
; ENABLE     ; EN[49]      ; 13.573 ;        ;        ; 13.573 ;
; ENABLE     ; EN[50]      ; 14.034 ;        ;        ; 14.034 ;
; ENABLE     ; EN[51]      ; 13.892 ;        ;        ; 13.892 ;
; MODE[0]    ; EN[0]       ; 8.512  ; 9.927  ; 9.927  ; 8.512  ;
; MODE[0]    ; EN[1]       ; 8.531  ; 9.956  ; 9.956  ; 8.531  ;
; MODE[0]    ; EN[2]       ; 9.734  ; 10.998 ; 10.998 ; 9.734  ;
; MODE[0]    ; EN[3]       ; 9.125  ; 10.826 ; 10.826 ; 9.125  ;
; MODE[0]    ; EN[4]       ; 8.668  ; 10.206 ; 10.206 ; 8.668  ;
; MODE[0]    ; EN[5]       ; 8.873  ; 10.217 ; 10.217 ; 8.873  ;
; MODE[0]    ; EN[6]       ; 9.170  ; 10.883 ; 10.883 ; 9.170  ;
; MODE[0]    ; EN[7]       ; 9.158  ; 10.316 ; 10.316 ; 9.158  ;
; MODE[0]    ; EN[8]       ; 8.785  ; 9.646  ; 9.646  ; 8.785  ;
; MODE[0]    ; EN[9]       ; 9.843  ; 11.575 ; 11.575 ; 9.843  ;
; MODE[0]    ; EN[10]      ; 9.171  ; 10.514 ; 10.514 ; 9.171  ;
; MODE[0]    ; EN[11]      ; 9.435  ; 11.174 ; 11.174 ; 9.435  ;
; MODE[0]    ; EN[12]      ; 8.808  ; 10.547 ; 10.547 ; 8.808  ;
; MODE[0]    ; EN[13]      ; 8.664  ; 10.222 ; 10.222 ; 8.664  ;
; MODE[0]    ; EN[14]      ; 8.961  ; 10.733 ; 10.733 ; 8.961  ;
; MODE[0]    ; EN[15]      ; 9.071  ; 10.626 ; 10.626 ; 9.071  ;
; MODE[0]    ; EN[16]      ; 9.754  ; 10.728 ; 10.728 ; 9.754  ;
; MODE[0]    ; EN[17]      ; 9.067  ; 10.622 ; 10.622 ; 9.067  ;
; MODE[0]    ; EN[18]      ; 8.897  ; 10.456 ; 10.456 ; 8.897  ;
; MODE[0]    ; EN[19]      ; 9.807  ; 10.860 ; 10.860 ; 9.807  ;
; MODE[0]    ; EN[20]      ; 9.967  ; 10.536 ; 10.536 ; 9.967  ;
; MODE[0]    ; EN[21]      ; 9.593  ; 10.903 ; 10.903 ; 9.593  ;
; MODE[0]    ; EN[22]      ; 9.733  ; 11.041 ; 11.041 ; 9.733  ;
; MODE[0]    ; EN[23]      ; 9.720  ; 11.260 ; 11.260 ; 9.720  ;
; MODE[0]    ; EN[24]      ; 9.344  ; 10.969 ; 10.969 ; 9.344  ;
; MODE[0]    ; EN[25]      ; 9.751  ; 11.307 ; 11.307 ; 9.751  ;
; MODE[0]    ; EN[26]      ; 9.634  ; 11.185 ; 11.185 ; 9.634  ;
; MODE[0]    ; EN[27]      ; 10.171 ; 11.557 ; 11.557 ; 10.171 ;
; MODE[0]    ; EN[28]      ; 9.974  ; 11.252 ; 11.252 ; 9.974  ;
; MODE[0]    ; EN[29]      ; 9.883  ; 11.174 ; 11.174 ; 9.883  ;
; MODE[0]    ; EN[30]      ; 10.529 ; 11.275 ; 11.275 ; 10.529 ;
; MODE[0]    ; EN[31]      ; 10.543 ; 11.288 ; 11.288 ; 10.543 ;
; MODE[0]    ; EN[32]      ; 10.232 ; 11.390 ; 11.390 ; 10.232 ;
; MODE[0]    ; EN[33]      ; 10.938 ; 11.565 ; 11.565 ; 10.938 ;
; MODE[0]    ; EN[34]      ; 9.941  ; 11.336 ; 11.336 ; 9.941  ;
; MODE[0]    ; EN[35]      ; 10.045 ; 11.439 ; 11.439 ; 10.045 ;
; MODE[0]    ; EN[36]      ; 10.447 ; 11.290 ; 11.290 ; 10.447 ;
; MODE[0]    ; EN[37]      ; 9.627  ; 10.574 ; 10.574 ; 9.627  ;
; MODE[0]    ; EN[38]      ; 10.067 ; 11.015 ; 11.015 ; 10.067 ;
; MODE[0]    ; EN[39]      ; 10.252 ; 11.199 ; 11.199 ; 10.252 ;
; MODE[0]    ; EN[40]      ; 9.726  ; 11.108 ; 11.108 ; 9.726  ;
; MODE[0]    ; EN[41]      ; 9.682  ; 11.067 ; 11.067 ; 9.682  ;
; MODE[0]    ; EN[42]      ; 9.316  ; 10.460 ; 10.460 ; 9.316  ;
; MODE[0]    ; EN[43]      ; 9.150  ; 10.847 ; 10.847 ; 9.150  ;
; MODE[0]    ; EN[44]      ; 9.555  ; 10.741 ; 10.741 ; 9.555  ;
; MODE[0]    ; EN[45]      ; 9.876  ; 11.064 ; 11.064 ; 9.876  ;
; MODE[0]    ; EN[46]      ; 9.752  ; 11.143 ; 11.143 ; 9.752  ;
; MODE[0]    ; EN[47]      ; 9.794  ; 11.184 ; 11.184 ; 9.794  ;
; MODE[0]    ; EN[48]      ; 9.540  ; 10.928 ; 10.928 ; 9.540  ;
; MODE[0]    ; EN[49]      ; 8.781  ; 10.482 ; 10.482 ; 8.781  ;
; MODE[0]    ; EN[50]      ; 9.227  ; 10.939 ; 10.939 ; 9.227  ;
; MODE[0]    ; EN[51]      ; 9.541  ; 10.986 ; 10.986 ; 9.541  ;
; MODE[1]    ; EN[0]       ; 8.785  ; 8.785  ; 8.785  ; 8.785  ;
; MODE[1]    ; EN[1]       ; 8.800  ; 8.800  ; 8.800  ; 8.800  ;
; MODE[1]    ; EN[2]       ; 9.631  ; 9.631  ; 9.631  ; 9.631  ;
; MODE[1]    ; EN[3]       ; 8.471  ; 8.471  ; 8.471  ; 8.471  ;
; MODE[1]    ; EN[4]       ; 8.709  ; 8.709  ; 8.709  ; 8.709  ;
; MODE[1]    ; EN[5]       ; 8.709  ; 8.709  ; 8.709  ; 8.709  ;
; MODE[1]    ; EN[6]       ; 8.547  ; 8.547  ; 8.547  ; 8.547  ;
; MODE[1]    ; EN[7]       ; 7.981  ; 7.981  ; 7.981  ; 7.981  ;
; MODE[1]    ; EN[8]       ; 8.498  ; 8.498  ; 8.498  ; 8.498  ;
; MODE[1]    ; EN[9]       ; 9.383  ; 9.383  ; 9.383  ; 9.383  ;
; MODE[1]    ; EN[10]      ; 8.715  ; 8.715  ; 8.715  ; 8.715  ;
; MODE[1]    ; EN[11]      ; 8.988  ; 8.988  ; 8.988  ; 8.988  ;
; MODE[1]    ; EN[12]      ; 8.386  ; 8.386  ; 8.386  ; 8.386  ;
; MODE[1]    ; EN[13]      ; 8.127  ; 8.127  ; 8.127  ; 8.127  ;
; MODE[1]    ; EN[14]      ; 8.564  ; 8.564  ; 8.564  ; 8.564  ;
; MODE[1]    ; EN[15]      ; 8.536  ; 8.536  ; 8.536  ; 8.536  ;
; MODE[1]    ; EN[16]      ; 8.755  ; 8.755  ; 8.755  ; 8.755  ;
; MODE[1]    ; EN[17]      ; 8.933  ; 8.933  ; 8.933  ; 8.933  ;
; MODE[1]    ; EN[18]      ; 8.764  ; 8.764  ; 8.764  ; 8.764  ;
; MODE[1]    ; EN[19]      ; 8.468  ; 8.468  ; 8.468  ; 8.468  ;
; MODE[1]    ; EN[20]      ; 8.162  ; 8.162  ; 8.162  ; 8.162  ;
; MODE[1]    ; EN[21]      ; 8.208  ; 8.208  ; 8.208  ; 8.208  ;
; MODE[1]    ; EN[22]      ; 7.844  ; 7.844  ; 7.844  ; 7.844  ;
; MODE[1]    ; EN[23]      ; 9.320  ; 9.320  ; 9.320  ; 9.320  ;
; MODE[1]    ; EN[24]      ; 7.873  ; 7.873  ; 7.873  ; 7.873  ;
; MODE[1]    ; EN[25]      ; 9.142  ; 9.142  ; 9.142  ; 9.142  ;
; MODE[1]    ; EN[26]      ; 9.020  ; 9.020  ; 9.020  ; 9.020  ;
; MODE[1]    ; EN[27]      ; 8.113  ; 8.113  ; 8.113  ; 8.113  ;
; MODE[1]    ; EN[28]      ; 8.131  ; 8.131  ; 8.131  ; 8.131  ;
; MODE[1]    ; EN[29]      ; 8.045  ; 8.045  ; 8.045  ; 8.045  ;
; MODE[1]    ; EN[30]      ; 8.356  ; 8.356  ; 8.356  ; 8.356  ;
; MODE[1]    ; EN[31]      ; 8.137  ; 8.137  ; 8.137  ; 8.137  ;
; MODE[1]    ; EN[32]      ; 9.933  ; 9.933  ; 9.933  ; 9.933  ;
; MODE[1]    ; EN[33]      ; 8.464  ; 8.464  ; 8.464  ; 8.464  ;
; MODE[1]    ; EN[34]      ; 9.631  ; 9.631  ; 9.631  ; 9.631  ;
; MODE[1]    ; EN[35]      ; 9.276  ; 9.276  ; 9.276  ; 9.276  ;
; MODE[1]    ; EN[36]      ; 8.913  ; 8.913  ; 8.913  ; 8.913  ;
; MODE[1]    ; EN[37]      ; 7.831  ; 7.831  ; 7.831  ; 7.831  ;
; MODE[1]    ; EN[38]      ; 8.232  ; 8.232  ; 8.232  ; 8.232  ;
; MODE[1]    ; EN[39]      ; 9.275  ; 9.275  ; 9.275  ; 9.275  ;
; MODE[1]    ; EN[40]      ; 9.120  ; 9.120  ; 9.120  ; 9.120  ;
; MODE[1]    ; EN[41]      ; 9.646  ; 9.646  ; 9.646  ; 9.646  ;
; MODE[1]    ; EN[42]      ; 9.280  ; 9.280  ; 9.280  ; 9.280  ;
; MODE[1]    ; EN[43]      ; 9.481  ; 9.481  ; 9.481  ; 9.481  ;
; MODE[1]    ; EN[44]      ; 8.168  ; 8.168  ; 8.168  ; 8.168  ;
; MODE[1]    ; EN[45]      ; 8.490  ; 8.490  ; 8.490  ; 8.490  ;
; MODE[1]    ; EN[46]      ; 8.353  ; 8.353  ; 8.353  ; 8.353  ;
; MODE[1]    ; EN[47]      ; 9.227  ; 9.227  ; 9.227  ; 9.227  ;
; MODE[1]    ; EN[48]      ; 8.139  ; 8.139  ; 8.139  ; 8.139  ;
; MODE[1]    ; EN[49]      ; 8.130  ; 8.130  ; 8.130  ; 8.130  ;
; MODE[1]    ; EN[50]      ; 8.595  ; 8.595  ; 8.595  ; 8.595  ;
; MODE[1]    ; EN[51]      ; 7.949  ; 7.949  ; 7.949  ; 7.949  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; ADDR[0]    ; VALUE[0]    ; 4.680 ; 4.680 ; 4.680 ; 4.680 ;
; ADDR[0]    ; VALUE[1]    ; 4.389 ; 4.389 ; 4.389 ; 4.389 ;
; ADDR[0]    ; VALUE[2]    ; 4.516 ; 4.516 ; 4.516 ; 4.516 ;
; ADDR[0]    ; VALUE[3]    ; 4.997 ; 4.997 ; 4.997 ; 4.997 ;
; ADDR[0]    ; VALUE[4]    ; 4.810 ; 4.810 ; 4.810 ; 4.810 ;
; ADDR[0]    ; VALUE[5]    ; 4.942 ; 4.923 ; 4.923 ; 4.942 ;
; ADDR[1]    ; VALUE[0]    ; 5.156 ; 5.156 ; 5.156 ; 5.156 ;
; ADDR[1]    ; VALUE[1]    ; 4.705 ; 4.705 ; 4.705 ; 4.705 ;
; ADDR[1]    ; VALUE[2]    ; 4.407 ; 4.407 ; 4.407 ; 4.407 ;
; ADDR[1]    ; VALUE[3]    ; 4.782 ; 4.819 ; 4.819 ; 4.782 ;
; ADDR[1]    ; VALUE[4]    ; 4.819 ; 4.819 ; 4.819 ; 4.819 ;
; ADDR[1]    ; VALUE[5]    ; 5.039 ; 5.039 ; 5.039 ; 5.039 ;
; ADDR[2]    ; VALUE[0]    ; 4.864 ; 4.638 ; 4.638 ; 4.864 ;
; ADDR[2]    ; VALUE[1]    ; 4.431 ; 4.298 ; 4.298 ; 4.431 ;
; ADDR[2]    ; VALUE[2]    ; 4.498 ; 4.498 ; 4.498 ; 4.498 ;
; ADDR[2]    ; VALUE[3]    ; 4.508 ; 4.483 ; 4.483 ; 4.508 ;
; ADDR[2]    ; VALUE[4]    ; 4.518 ; 4.422 ; 4.422 ; 4.518 ;
; ADDR[2]    ; VALUE[5]    ; 4.316 ; 4.316 ; 4.316 ; 4.316 ;
; ADDR[3]    ; VALUE[0]    ; 4.670 ; 4.767 ; 4.767 ; 4.670 ;
; ADDR[3]    ; VALUE[1]    ; 4.228 ; 4.425 ; 4.425 ; 4.228 ;
; ADDR[3]    ; VALUE[2]    ; 3.906 ; 4.108 ; 4.108 ; 3.906 ;
; ADDR[3]    ; VALUE[3]    ; 4.558 ; 4.553 ; 4.553 ; 4.558 ;
; ADDR[3]    ; VALUE[4]    ; 4.574 ; 4.693 ; 4.693 ; 4.574 ;
; ADDR[3]    ; VALUE[5]    ; 4.454 ; 4.621 ; 4.621 ; 4.454 ;
; ADDR[4]    ; VALUE[0]    ; 4.359 ; 4.190 ; 4.190 ; 4.359 ;
; ADDR[4]    ; VALUE[1]    ; 3.868 ; 3.847 ; 3.847 ; 3.868 ;
; ADDR[4]    ; VALUE[2]    ; 3.769 ; 4.030 ; 4.030 ; 3.769 ;
; ADDR[4]    ; VALUE[3]    ; 4.287 ; 4.347 ; 4.347 ; 4.287 ;
; ADDR[4]    ; VALUE[4]    ; 4.127 ; 4.141 ; 4.141 ; 4.127 ;
; ADDR[4]    ; VALUE[5]    ; 4.138 ; 4.244 ; 4.244 ; 4.138 ;
; ADDR[5]    ; VALUE[0]    ; 4.283 ; 4.283 ; 4.283 ; 4.283 ;
; ADDR[5]    ; VALUE[1]    ; 4.005 ; 4.005 ; 4.005 ; 4.005 ;
; ADDR[5]    ; VALUE[2]    ; 4.203 ; 4.203 ; 4.203 ; 4.203 ;
; ADDR[5]    ; VALUE[3]    ; 4.552 ; 4.552 ; 4.552 ; 4.552 ;
; ADDR[5]    ; VALUE[4]    ; 4.172 ; 4.172 ; 4.172 ; 4.172 ;
; ADDR[5]    ; VALUE[5]    ; 4.484 ; 4.484 ; 4.484 ; 4.484 ;
; ENABLE     ; EN[0]       ; 6.338 ;       ;       ; 6.338 ;
; ENABLE     ; EN[1]       ; 6.349 ;       ;       ; 6.349 ;
; ENABLE     ; EN[2]       ; 6.922 ;       ;       ; 6.922 ;
; ENABLE     ; EN[3]       ; 6.843 ;       ;       ; 6.843 ;
; ENABLE     ; EN[4]       ; 6.534 ;       ;       ; 6.534 ;
; ENABLE     ; EN[5]       ; 6.528 ;       ;       ; 6.528 ;
; ENABLE     ; EN[6]       ; 6.098 ;       ;       ; 6.098 ;
; ENABLE     ; EN[7]       ; 5.934 ;       ;       ; 5.934 ;
; ENABLE     ; EN[8]       ; 6.545 ;       ;       ; 6.545 ;
; ENABLE     ; EN[9]       ; 6.608 ;       ;       ; 6.608 ;
; ENABLE     ; EN[10]      ; 6.501 ;       ;       ; 6.501 ;
; ENABLE     ; EN[11]      ; 6.600 ;       ;       ; 6.600 ;
; ENABLE     ; EN[12]      ; 6.526 ;       ;       ; 6.526 ;
; ENABLE     ; EN[13]      ; 6.083 ;       ;       ; 6.083 ;
; ENABLE     ; EN[14]      ; 6.097 ;       ;       ; 6.097 ;
; ENABLE     ; EN[15]      ; 6.187 ;       ;       ; 6.187 ;
; ENABLE     ; EN[16]      ; 6.096 ;       ;       ; 6.096 ;
; ENABLE     ; EN[17]      ; 6.167 ;       ;       ; 6.167 ;
; ENABLE     ; EN[18]      ; 6.150 ;       ;       ; 6.150 ;
; ENABLE     ; EN[19]      ; 6.599 ;       ;       ; 6.599 ;
; ENABLE     ; EN[20]      ; 6.633 ;       ;       ; 6.633 ;
; ENABLE     ; EN[21]      ; 6.505 ;       ;       ; 6.505 ;
; ENABLE     ; EN[22]      ; 6.550 ;       ;       ; 6.550 ;
; ENABLE     ; EN[23]      ; 6.210 ;       ;       ; 6.210 ;
; ENABLE     ; EN[24]      ; 6.076 ;       ;       ; 6.076 ;
; ENABLE     ; EN[25]      ; 6.236 ;       ;       ; 6.236 ;
; ENABLE     ; EN[26]      ; 6.271 ;       ;       ; 6.271 ;
; ENABLE     ; EN[27]      ; 6.411 ;       ;       ; 6.411 ;
; ENABLE     ; EN[28]      ; 6.621 ;       ;       ; 6.621 ;
; ENABLE     ; EN[29]      ; 6.528 ;       ;       ; 6.528 ;
; ENABLE     ; EN[30]      ; 6.762 ;       ;       ; 6.762 ;
; ENABLE     ; EN[31]      ; 6.668 ;       ;       ; 6.668 ;
; ENABLE     ; EN[32]      ; 6.986 ;       ;       ; 6.986 ;
; ENABLE     ; EN[33]      ; 6.937 ;       ;       ; 6.937 ;
; ENABLE     ; EN[34]      ; 6.858 ;       ;       ; 6.858 ;
; ENABLE     ; EN[35]      ; 6.462 ;       ;       ; 6.462 ;
; ENABLE     ; EN[36]      ; 6.647 ;       ;       ; 6.647 ;
; ENABLE     ; EN[37]      ; 6.203 ;       ;       ; 6.203 ;
; ENABLE     ; EN[38]      ; 6.374 ;       ;       ; 6.374 ;
; ENABLE     ; EN[39]      ; 6.318 ;       ;       ; 6.318 ;
; ENABLE     ; EN[40]      ; 6.609 ;       ;       ; 6.609 ;
; ENABLE     ; EN[41]      ; 6.174 ;       ;       ; 6.174 ;
; ENABLE     ; EN[42]      ; 6.017 ;       ;       ; 6.017 ;
; ENABLE     ; EN[43]      ; 6.487 ;       ;       ; 6.487 ;
; ENABLE     ; EN[44]      ; 6.673 ;       ;       ; 6.673 ;
; ENABLE     ; EN[45]      ; 6.806 ;       ;       ; 6.806 ;
; ENABLE     ; EN[46]      ; 6.390 ;       ;       ; 6.390 ;
; ENABLE     ; EN[47]      ; 6.698 ;       ;       ; 6.698 ;
; ENABLE     ; EN[48]      ; 6.287 ;       ;       ; 6.287 ;
; ENABLE     ; EN[49]      ; 6.646 ;       ;       ; 6.646 ;
; ENABLE     ; EN[50]      ; 6.826 ;       ;       ; 6.826 ;
; ENABLE     ; EN[51]      ; 6.736 ;       ;       ; 6.736 ;
; MODE[0]    ; EN[0]       ; 3.741 ; 4.438 ; 4.438 ; 3.741 ;
; MODE[0]    ; EN[1]       ; 3.762 ; 4.461 ; 4.461 ; 3.762 ;
; MODE[0]    ; EN[2]       ; 4.148 ; 4.851 ; 4.851 ; 4.148 ;
; MODE[0]    ; EN[3]       ; 3.997 ; 4.790 ; 4.790 ; 3.997 ;
; MODE[0]    ; EN[4]       ; 3.839 ; 4.562 ; 4.562 ; 3.839 ;
; MODE[0]    ; EN[5]       ; 3.837 ; 4.563 ; 4.563 ; 3.837 ;
; MODE[0]    ; EN[6]       ; 3.853 ; 4.744 ; 4.744 ; 3.853 ;
; MODE[0]    ; EN[7]       ; 4.021 ; 4.624 ; 4.624 ; 4.021 ;
; MODE[0]    ; EN[8]       ; 3.841 ; 4.328 ; 4.328 ; 3.841 ;
; MODE[0]    ; EN[9]       ; 4.145 ; 5.054 ; 5.054 ; 4.145 ;
; MODE[0]    ; EN[10]      ; 4.014 ; 4.715 ; 4.715 ; 4.014 ;
; MODE[0]    ; EN[11]      ; 4.109 ; 4.942 ; 4.942 ; 4.109 ;
; MODE[0]    ; EN[12]      ; 3.882 ; 4.680 ; 4.680 ; 3.882 ;
; MODE[0]    ; EN[13]      ; 3.791 ; 4.551 ; 4.551 ; 3.791 ;
; MODE[0]    ; EN[14]      ; 3.905 ; 4.754 ; 4.754 ; 3.905 ;
; MODE[0]    ; EN[15]      ; 3.896 ; 4.650 ; 4.650 ; 3.896 ;
; MODE[0]    ; EN[16]      ; 4.181 ; 4.757 ; 4.757 ; 4.181 ;
; MODE[0]    ; EN[17]      ; 3.930 ; 4.665 ; 4.665 ; 3.930 ;
; MODE[0]    ; EN[18]      ; 3.911 ; 4.649 ; 4.649 ; 3.911 ;
; MODE[0]    ; EN[19]      ; 4.275 ; 4.820 ; 4.820 ; 4.275 ;
; MODE[0]    ; EN[20]      ; 4.356 ; 4.728 ; 4.728 ; 4.356 ;
; MODE[0]    ; EN[21]      ; 4.194 ; 4.839 ; 4.839 ; 4.194 ;
; MODE[0]    ; EN[22]      ; 4.178 ; 4.876 ; 4.876 ; 4.178 ;
; MODE[0]    ; EN[23]      ; 4.190 ; 4.911 ; 4.911 ; 4.190 ;
; MODE[0]    ; EN[24]      ; 3.953 ; 4.782 ; 4.782 ; 3.953 ;
; MODE[0]    ; EN[25]      ; 4.183 ; 4.931 ; 4.931 ; 4.183 ;
; MODE[0]    ; EN[26]      ; 4.213 ; 4.961 ; 4.961 ; 4.213 ;
; MODE[0]    ; EN[27]      ; 4.250 ; 5.041 ; 5.041 ; 4.250 ;
; MODE[0]    ; EN[28]      ; 4.360 ; 4.990 ; 4.990 ; 4.360 ;
; MODE[0]    ; EN[29]      ; 4.268 ; 4.905 ; 4.905 ; 4.268 ;
; MODE[0]    ; EN[30]      ; 4.477 ; 4.981 ; 4.981 ; 4.477 ;
; MODE[0]    ; EN[31]      ; 4.402 ; 5.002 ; 5.002 ; 4.402 ;
; MODE[0]    ; EN[32]      ; 4.459 ; 5.064 ; 5.064 ; 4.459 ;
; MODE[0]    ; EN[33]      ; 4.694 ; 5.128 ; 5.128 ; 4.694 ;
; MODE[0]    ; EN[34]      ; 4.347 ; 5.026 ; 5.026 ; 4.347 ;
; MODE[0]    ; EN[35]      ; 4.236 ; 5.014 ; 5.014 ; 4.236 ;
; MODE[0]    ; EN[36]      ; 4.655 ; 5.019 ; 5.019 ; 4.655 ;
; MODE[0]    ; EN[37]      ; 4.210 ; 4.729 ; 4.729 ; 4.210 ;
; MODE[0]    ; EN[38]      ; 4.381 ; 4.925 ; 4.925 ; 4.381 ;
; MODE[0]    ; EN[39]      ; 4.173 ; 4.887 ; 4.887 ; 4.173 ;
; MODE[0]    ; EN[40]      ; 4.009 ; 4.905 ; 4.905 ; 4.009 ;
; MODE[0]    ; EN[41]      ; 4.168 ; 4.853 ; 4.853 ; 4.168 ;
; MODE[0]    ; EN[42]      ; 4.013 ; 4.619 ; 4.619 ; 4.013 ;
; MODE[0]    ; EN[43]      ; 3.911 ; 4.708 ; 4.708 ; 3.911 ;
; MODE[0]    ; EN[44]      ; 4.178 ; 4.799 ; 4.799 ; 4.178 ;
; MODE[0]    ; EN[45]      ; 4.311 ; 4.933 ; 4.933 ; 4.311 ;
; MODE[0]    ; EN[46]      ; 4.230 ; 4.907 ; 4.907 ; 4.230 ;
; MODE[0]    ; EN[47]      ; 4.208 ; 4.950 ; 4.950 ; 4.208 ;
; MODE[0]    ; EN[48]      ; 4.126 ; 4.804 ; 4.804 ; 4.126 ;
; MODE[0]    ; EN[49]      ; 3.800 ; 4.592 ; 4.592 ; 3.800 ;
; MODE[0]    ; EN[50]      ; 3.976 ; 4.774 ; 4.774 ; 3.976 ;
; MODE[0]    ; EN[51]      ; 4.115 ; 4.816 ; 4.816 ; 4.115 ;
; MODE[1]    ; EN[0]       ; 4.013 ; 4.013 ; 4.013 ; 4.013 ;
; MODE[1]    ; EN[1]       ; 4.024 ; 4.024 ; 4.024 ; 4.024 ;
; MODE[1]    ; EN[2]       ; 4.342 ; 4.342 ; 4.342 ; 4.342 ;
; MODE[1]    ; EN[3]       ; 3.891 ; 3.891 ; 3.891 ; 3.891 ;
; MODE[1]    ; EN[4]       ; 4.032 ; 4.032 ; 4.032 ; 4.032 ;
; MODE[1]    ; EN[5]       ; 4.028 ; 4.028 ; 4.028 ; 4.028 ;
; MODE[1]    ; EN[6]       ; 3.849 ; 3.849 ; 3.849 ; 3.849 ;
; MODE[1]    ; EN[7]       ; 3.739 ; 3.739 ; 3.739 ; 3.739 ;
; MODE[1]    ; EN[8]       ; 3.900 ; 3.900 ; 3.900 ; 3.900 ;
; MODE[1]    ; EN[9]       ; 4.217 ; 4.217 ; 4.217 ; 4.217 ;
; MODE[1]    ; EN[10]      ; 4.033 ; 4.033 ; 4.033 ; 4.033 ;
; MODE[1]    ; EN[11]      ; 4.130 ; 4.130 ; 4.130 ; 4.130 ;
; MODE[1]    ; EN[12]      ; 3.901 ; 3.901 ; 3.901 ; 3.901 ;
; MODE[1]    ; EN[13]      ; 3.746 ; 3.746 ; 3.746 ; 3.746 ;
; MODE[1]    ; EN[14]      ; 3.941 ; 3.941 ; 3.941 ; 3.941 ;
; MODE[1]    ; EN[15]      ; 3.848 ; 3.848 ; 3.848 ; 3.848 ;
; MODE[1]    ; EN[16]      ; 4.023 ; 4.023 ; 4.023 ; 4.023 ;
; MODE[1]    ; EN[17]      ; 4.024 ; 4.024 ; 4.024 ; 4.024 ;
; MODE[1]    ; EN[18]      ; 4.003 ; 4.003 ; 4.003 ; 4.003 ;
; MODE[1]    ; EN[19]      ; 3.894 ; 3.894 ; 3.894 ; 3.894 ;
; MODE[1]    ; EN[20]      ; 3.789 ; 3.789 ; 3.789 ; 3.789 ;
; MODE[1]    ; EN[21]      ; 3.796 ; 3.796 ; 3.796 ; 3.796 ;
; MODE[1]    ; EN[22]      ; 3.654 ; 3.654 ; 3.654 ; 3.654 ;
; MODE[1]    ; EN[23]      ; 4.185 ; 4.185 ; 4.185 ; 4.185 ;
; MODE[1]    ; EN[24]      ; 3.587 ; 3.587 ; 3.587 ; 3.587 ;
; MODE[1]    ; EN[25]      ; 4.107 ; 4.107 ; 4.107 ; 4.107 ;
; MODE[1]    ; EN[26]      ; 4.136 ; 4.136 ; 4.136 ; 4.136 ;
; MODE[1]    ; EN[27]      ; 3.667 ; 3.667 ; 3.667 ; 3.667 ;
; MODE[1]    ; EN[28]      ; 3.772 ; 3.772 ; 3.772 ; 3.772 ;
; MODE[1]    ; EN[29]      ; 3.678 ; 3.678 ; 3.678 ; 3.678 ;
; MODE[1]    ; EN[30]      ; 3.841 ; 3.841 ; 3.841 ; 3.841 ;
; MODE[1]    ; EN[31]      ; 3.752 ; 3.752 ; 3.752 ; 3.752 ;
; MODE[1]    ; EN[32]      ; 4.513 ; 4.513 ; 4.513 ; 4.513 ;
; MODE[1]    ; EN[33]      ; 3.887 ; 3.887 ; 3.887 ; 3.887 ;
; MODE[1]    ; EN[34]      ; 4.391 ; 4.391 ; 4.391 ; 4.391 ;
; MODE[1]    ; EN[35]      ; 4.212 ; 4.212 ; 4.212 ; 4.212 ;
; MODE[1]    ; EN[36]      ; 4.118 ; 4.118 ; 4.118 ; 4.118 ;
; MODE[1]    ; EN[37]      ; 3.661 ; 3.661 ; 3.661 ; 3.661 ;
; MODE[1]    ; EN[38]      ; 3.834 ; 3.834 ; 3.834 ; 3.834 ;
; MODE[1]    ; EN[39]      ; 4.168 ; 4.168 ; 4.168 ; 4.168 ;
; MODE[1]    ; EN[40]      ; 4.159 ; 4.159 ; 4.159 ; 4.159 ;
; MODE[1]    ; EN[41]      ; 4.314 ; 4.314 ; 4.314 ; 4.314 ;
; MODE[1]    ; EN[42]      ; 4.159 ; 4.159 ; 4.159 ; 4.159 ;
; MODE[1]    ; EN[43]      ; 4.196 ; 4.196 ; 4.196 ; 4.196 ;
; MODE[1]    ; EN[44]      ; 3.767 ; 3.767 ; 3.767 ; 3.767 ;
; MODE[1]    ; EN[45]      ; 3.896 ; 3.896 ; 3.896 ; 3.896 ;
; MODE[1]    ; EN[46]      ; 3.805 ; 3.805 ; 3.805 ; 3.805 ;
; MODE[1]    ; EN[47]      ; 4.211 ; 4.211 ; 4.211 ; 4.211 ;
; MODE[1]    ; EN[48]      ; 3.705 ; 3.705 ; 3.705 ; 3.705 ;
; MODE[1]    ; EN[49]      ; 3.695 ; 3.695 ; 3.695 ; 3.695 ;
; MODE[1]    ; EN[50]      ; 3.881 ; 3.881 ; 3.881 ; 3.881 ;
; MODE[1]    ; EN[51]      ; 3.618 ; 3.618 ; 3.618 ; 3.618 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 10183    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 10183    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 1521  ; 1521 ;
; Unconstrained Output Ports      ; 66    ; 66   ;
; Unconstrained Output Port Paths ; 1146  ; 1146 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Tue Dec 05 15:44:24 2017
Info: Command: quartus_sta g08_lab3 -c g08_lab3
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'g08_lab3.sdc'
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.839
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.839     -1994.181 CLK 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064      -921.849 CLK 
    Info (332119):    97.531         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.354
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.354      -740.364 CLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.880
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.880      -773.572 CLK 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 550 megabytes
    Info: Processing ended: Tue Dec 05 15:44:27 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


