**Definici√≥n**  
Seg√∫n _Silberschatz, Galvin & Gagne_ y _Tanenbaum_, el **DMA** es un mecanismo de hardware (un m√≥dulo o controlador) que permite que ciertos dispositivos de E/S transfieran datos directamente hacia o desde la memoria principal **sin la intervenci√≥n continua de la CPU**.

El **m√≥dulo DMA** act√∫a como un ‚Äúminiprocesador especializado‚Äù que:

1. **Recibe de la CPU** la informaci√≥n necesaria para la transferencia:
    
    - Direcci√≥n de origen y destino en memoria.
        
    - Cantidad de datos a transferir.
        
    - Direcci√≥n o puerto del dispositivo.
        
    - Direcci√≥n de control (lectura o escritura).
        
2. **Se comunica directamente con el controlador del dispositivo**  
    Una vez configurado, el DMA maneja la transferencia bloque a bloque o palabra a palabra, sincroniz√°ndose con el dispositivo de E/S.
    
3. **Libera a la CPU**  
    La CPU no necesita copiar cada byte/palabra; puede dedicarse a ejecutar otros procesos mientras el DMA se encarga de mover los datos.
    
4. **Interrumpe a la CPU solo al finalizar**  
    Cuando la transferencia termina (o si hay un error), el DMA env√≠a una **interrupci√≥n** para informar al sistema operativo que la operaci√≥n ha concluido.
    

---

### üîç **¬øQu√© problemas resuelve?**

- **Reduce carga de CPU**: sin DMA, la CPU tendr√≠a que mover datos uno por uno mediante instrucciones de E/S.
    
- **Mejora el rendimiento** en transferencias masivas (discos, redes, audio, video).
    
- **Permite paralelismo**: CPU ejecuta tareas mientras DMA mueve datos.
    

---

### üìä **Flujo t√≠pico de operaci√≥n DMA**

1. CPU configura el m√≥dulo DMA con par√°metros de transferencia.
    
2. DMA solicita el control del bus (arbitraje con la CPU).
    
3. DMA transfiere datos entre memoria y el dispositivo.
    
4. DMA libera el bus.
    
5. DMA genera una interrupci√≥n a la CPU para informar finalizaci√≥n.
    

---

üí° **Importante**:  
El **DMA** no es un _trap_ (trampa por software), porque no es una interrupci√≥n generada por c√≥digo, sino un m√≥dulo de hardware que eventualmente **genera una interrupci√≥n** al terminar, pero su operaci√≥n es independiente de la CPU.