#Substrate Graph
# noVertices
30
# noArcs
96
# Vertices: id availableCpu routingCapacity isCenter
0 150 150 0
1 886 886 1
2 418 418 1
3 500 500 1
4 668 668 1
5 606 606 1
6 125 125 0
7 730 730 1
8 150 150 0
9 37 37 0
10 75 75 0
11 324 324 1
12 150 150 0
13 150 150 0
14 474 474 1
15 474 474 1
16 37 37 0
17 412 412 1
18 25 25 0
19 556 556 1
20 474 474 1
21 37 37 0
22 336 336 0
23 450 450 1
24 37 37 0
25 150 150 0
26 336 336 0
27 279 279 1
28 150 150 0
29 350 350 1
# Arcs: idS idT delay bandwidth
0 1 1 75
1 0 1 75
0 4 3 75
4 0 3 75
1 2 1 125
2 1 1 125
1 3 4 125
3 1 4 125
1 7 4 187
7 1 4 187
1 23 2 125
23 1 2 125
1 19 4 156
19 1 4 156
1 27 3 93
27 1 3 93
2 12 1 75
12 2 1 75
2 23 4 125
23 2 4 125
2 27 5 93
27 2 5 93
3 7 2 125
7 3 2 125
3 19 1 125
19 3 1 125
3 4 3 125
4 3 3 125
4 5 31 156
5 4 31 156
4 8 1 75
8 4 1 75
4 9 1 37
9 4 1 37
4 13 1 75
13 4 1 75
4 29 4 125
29 4 4 125
5 6 3 75
6 5 3 75
5 14 21 125
14 5 21 125
5 15 21 125
15 5 21 125
5 20 21 125
20 5 21 125
6 10 3 50
10 6 3 50
7 11 1 125
11 7 1 125
7 23 4 125
23 7 4 125
7 25 1 75
25 7 1 75
7 27 4 93
27 7 4 93
8 29 3 75
29 8 3 75
10 18 3 25
18 10 3 25
11 16 5 37
16 11 5 37
11 21 1 37
21 11 1 37
11 19 1 125
19 11 1 125
12 19 4 75
19 12 4 75
13 29 1 75
29 13 1 75
14 22 2 112
22 14 2 112
14 26 4 112
26 14 4 112
14 17 1 125
17 14 1 125
15 17 1 125
17 15 1 125
15 26 13 112
26 15 13 112
15 22 6 112
22 15 6 112
17 24 1 37
24 17 1 37
17 20 2 125
20 17 2 125
19 25 4 75
25 19 4 75
20 22 2 112
22 20 2 112
20 26 2 112
26 20 2 112
23 28 3 75
28 23 3 75
28 29 1 75
29 28 1 75
