TimeQuest Timing Analyzer report for IterMultDiv
Sat Apr 29 00:45:31 2017
Quartus Prime Version 15.1.1 Build 189 12/02/2015 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 22. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 30. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 15.1.1 Build 189 12/02/2015 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; IterMultDiv                                         ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 355.37 MHz ; 250.0 MHz       ; CLOCK_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; CLOCK_50 ; -1.814 ; -86.261         ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 0.402 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; CLOCK_50 ; -3.000 ; -126.360                      ;
+----------+--------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                                                                               ;
+--------+----------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.814 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.731      ;
; -1.788 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.705      ;
; -1.773 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.694      ;
; -1.773 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.694      ;
; -1.773 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.694      ;
; -1.773 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.694      ;
; -1.773 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.694      ;
; -1.773 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.694      ;
; -1.773 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.694      ;
; -1.773 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.694      ;
; -1.773 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.694      ;
; -1.773 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.694      ;
; -1.731 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.648      ;
; -1.657 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.574      ;
; -1.639 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.557      ;
; -1.630 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.550      ;
; -1.630 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.550      ;
; -1.630 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.550      ;
; -1.630 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.550      ;
; -1.630 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.550      ;
; -1.630 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.550      ;
; -1.630 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.550      ;
; -1.630 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.550      ;
; -1.630 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.550      ;
; -1.630 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.550      ;
; -1.630 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.550      ;
; -1.630 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.550      ;
; -1.630 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.550      ;
; -1.630 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.550      ;
; -1.609 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.527      ;
; -1.578 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.495      ;
; -1.550 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.467      ;
; -1.543 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.460      ;
; -1.531 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.448      ;
; -1.524 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.441      ;
; -1.508 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.426      ;
; -1.501 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.418      ;
; -1.475 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.393      ;
; -1.467 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.384      ;
; -1.439 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.356      ;
; -1.430 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.348      ;
; -1.419 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.336      ;
; -1.418 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.335      ;
; -1.412 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.329      ;
; -1.411 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.328      ;
; -1.394 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.332      ; 2.724      ;
; -1.393 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.310      ;
; -1.392 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.309      ;
; -1.388 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.309      ;
; -1.388 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.309      ;
; -1.388 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.309      ;
; -1.388 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.309      ;
; -1.388 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.309      ;
; -1.388 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.309      ;
; -1.388 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.309      ;
; -1.388 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.309      ;
; -1.388 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.309      ;
; -1.388 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 2.309      ;
; -1.377 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.295      ;
; -1.375 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.293      ;
; -1.364 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.282      ;
; -1.345 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.263      ;
; -1.343 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.261      ;
; -1.336 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.253      ;
; -1.335 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.252      ;
; -1.333 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.250      ;
; -1.314 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.231      ;
; -1.311 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.231      ;
; -1.307 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.224      ;
; -1.301 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 1.789      ;
; -1.290 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.332      ; 2.620      ;
; -1.286 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.203      ;
; -1.282 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.199      ;
; -1.280 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.197      ;
; -1.279 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.196      ;
; -1.279 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 1.767      ;
; -1.273 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.191      ;
; -1.269 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.332      ; 2.599      ;
; -1.267 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[8]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.184      ;
; -1.267 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.184      ;
; -1.263 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[9]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.180      ;
; -1.263 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.332      ; 2.593      ;
; -1.262 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.332      ; 2.592      ;
; -1.261 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.178      ;
; -1.260 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.177      ;
; -1.256 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.173      ;
; -1.246 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 1.734      ;
; -1.244 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.162      ;
; -1.243 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.161      ;
; -1.243 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.332      ; 2.573      ;
; -1.241 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 2.159      ;
; -1.237 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 2.154      ;
; -1.235 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.155      ;
; -1.235 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.155      ;
; -1.235 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.155      ;
; -1.235 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.155      ;
; -1.235 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.155      ;
; -1.235 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.155      ;
; -1.235 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.155      ;
; -1.235 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 2.155      ;
+--------+----------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                                                    ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|done                ; IterMultCore:mult_core|MultCtrlUnit:control_unit|done                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|busy                ; IterMultCore:mult_core|MultCtrlUnit:control_unit|busy                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[3]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[2]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[1]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[0]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift           ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; MainCtrlUnit:main_ctrl_unit|multStart                                ; MainCtrlUnit:main_ctrl_unit|multStart                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.430 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[1]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.696      ;
; 0.451 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[14]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.717      ;
; 0.454 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_START                     ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_WAIT                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.720      ;
; 0.458 ; s_start                                                              ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_START                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.725      ;
; 0.469 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.735      ;
; 0.545 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.241      ;
; 0.560 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_RES_ACC  ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_SHIFT    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.826      ;
; 0.575 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.841      ;
; 0.577 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.843      ;
; 0.582 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.848      ;
; 0.596 ; s_operand1[5]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.862      ;
; 0.596 ; s_operand1[6]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.862      ;
; 0.598 ; s_operand1[2]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.864      ;
; 0.605 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[14]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.508      ; 1.299      ;
; 0.621 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; LEDR[8]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.886      ;
; 0.621 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]            ; LEDR[1]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.886      ;
; 0.628 ; s_globalReset                                                        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.894      ;
; 0.633 ; s_globalReset                                                        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_RES_ACC  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.899      ;
; 0.633 ; s_start                                                              ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_START                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.899      ;
; 0.636 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.902      ;
; 0.638 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[7]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.904      ;
; 0.639 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.905      ;
; 0.639 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.905      ;
; 0.640 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.906      ;
; 0.640 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.906      ;
; 0.641 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.924      ;
; 0.642 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.925      ;
; 0.646 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.341      ;
; 0.648 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]            ; LEDR[2]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.913      ;
; 0.653 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_WAIT                     ; MainCtrlUnit:main_ctrl_unit|multStart                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.919      ;
; 0.656 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.922      ;
; 0.657 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[0]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.658 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.659 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.925      ;
; 0.660 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.926      ;
; 0.660 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.926      ;
; 0.660 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.926      ;
; 0.661 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.662 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.928      ;
; 0.663 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.929      ;
; 0.663 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.929      ;
; 0.664 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.930      ;
; 0.665 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_SHIFT    ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.931      ;
; 0.666 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.362      ;
; 0.671 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.367      ;
; 0.672 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[13]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.367      ;
; 0.674 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.940      ;
; 0.679 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[3]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.946      ;
; 0.679 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_RES_ACC  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.945      ;
; 0.690 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.386      ;
; 0.703 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_START                    ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_WAIT                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.970      ;
; 0.705 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|busy                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.971      ;
; 0.705 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.971      ;
; 0.705 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.971      ;
; 0.713 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.409      ;
; 0.716 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.982      ;
; 0.717 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[9]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.983      ;
; 0.718 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_RES_ACC  ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.984      ;
; 0.719 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[10]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.985      ;
; 0.720 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.986      ;
; 0.721 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.987      ;
; 0.722 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_IDLE                          ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_START                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.988      ;
; 0.730 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[8]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.996      ;
; 0.735 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_SHIFT    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.001      ;
; 0.741 ; s_globalReset                                                        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.007      ;
; 0.741 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[11]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.436      ;
; 0.754 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_WAIT                      ; MainCtrlUnit:main_ctrl_unit|s_state.ST_IDLE                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.020      ;
; 0.771 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[10]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.466      ;
; 0.777 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]            ; LEDR[7]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.042      ;
; 0.791 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.074      ;
; 0.795 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.059      ;
; 0.798 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.494      ;
; 0.803 ; s_operand1[0]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.069      ;
; 0.808 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.073      ;
; 0.809 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.075      ;
; 0.809 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[8]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.074      ;
; 0.811 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.507      ;
; 0.812 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.508      ;
; 0.816 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.512      ;
; 0.818 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.084      ;
; 0.825 ; s_operand0[7]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.082      ; 1.093      ;
; 0.826 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.091      ;
; 0.830 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.095      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 394.79 MHz ; 250.0 MHz       ; CLOCK_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -1.533 ; -70.865        ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.354 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -126.360                     ;
+----------+--------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                                ;
+--------+----------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.533 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.459      ;
; -1.514 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.444      ;
; -1.514 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.444      ;
; -1.514 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.444      ;
; -1.514 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.444      ;
; -1.514 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.444      ;
; -1.514 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.444      ;
; -1.514 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.444      ;
; -1.514 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.444      ;
; -1.514 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.444      ;
; -1.514 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.444      ;
; -1.467 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.393      ;
; -1.465 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.391      ;
; -1.374 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.303      ;
; -1.374 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.303      ;
; -1.374 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.303      ;
; -1.374 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.303      ;
; -1.374 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.303      ;
; -1.374 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.303      ;
; -1.374 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.303      ;
; -1.374 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.303      ;
; -1.374 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.303      ;
; -1.374 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.303      ;
; -1.374 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.303      ;
; -1.374 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.303      ;
; -1.374 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.303      ;
; -1.374 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.303      ;
; -1.361 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.288      ;
; -1.352 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.278      ;
; -1.313 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.240      ;
; -1.301 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.227      ;
; -1.286 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.212      ;
; -1.284 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.210      ;
; -1.264 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.190      ;
; -1.246 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.173      ;
; -1.235 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.161      ;
; -1.233 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.159      ;
; -1.219 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.149      ;
; -1.219 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.149      ;
; -1.219 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.149      ;
; -1.219 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.149      ;
; -1.219 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.149      ;
; -1.219 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.149      ;
; -1.219 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.149      ;
; -1.219 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.149      ;
; -1.219 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.149      ;
; -1.219 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 2.149      ;
; -1.216 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.142      ;
; -1.195 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.122      ;
; -1.186 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.112      ;
; -1.185 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.111      ;
; -1.174 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.100      ;
; -1.152 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.079      ;
; -1.149 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.075      ;
; -1.148 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.074      ;
; -1.131 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.058      ;
; -1.129 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.056      ;
; -1.121 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 2.050      ;
; -1.120 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.046      ;
; -1.119 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.045      ;
; -1.117 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.043      ;
; -1.116 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.307      ; 2.422      ;
; -1.110 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.037      ;
; -1.099 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 1.630      ;
; -1.090 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.016      ;
; -1.088 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.014      ;
; -1.083 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 2.009      ;
; -1.081 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.008      ;
; -1.079 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 2.006      ;
; -1.069 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 1.995      ;
; -1.063 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 1.594      ;
; -1.060 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 1.989      ;
; -1.060 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 1.989      ;
; -1.060 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 1.989      ;
; -1.060 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 1.989      ;
; -1.060 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 1.989      ;
; -1.060 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 1.989      ;
; -1.060 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 1.989      ;
; -1.060 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 1.989      ;
; -1.060 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 1.989      ;
; -1.060 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 1.989      ;
; -1.060 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 1.989      ;
; -1.060 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 1.989      ;
; -1.060 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 1.989      ;
; -1.060 ; s_globalReset                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 1.989      ;
; -1.058 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 1.984      ;
; -1.054 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 1.980      ;
; -1.052 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[8]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 1.978      ;
; -1.052 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 1.978      ;
; -1.037 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.307      ; 2.343      ;
; -1.033 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 1.959      ;
; -1.032 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 1.958      ;
; -1.031 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 1.958      ;
; -1.026 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.307      ; 2.332      ;
; -1.014 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 1.941      ;
; -1.013 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 1.939      ;
; -1.013 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 1.940      ;
; -1.011 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 1.938      ;
; -1.011 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 1.542      ;
; -1.010 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 1.938      ;
+--------+----------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                     ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift           ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|busy                ; IterMultCore:mult_core|MultCtrlUnit:control_unit|busy                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[3]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|done                ; IterMultCore:mult_core|MultCtrlUnit:control_unit|done                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[2]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[1]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[0]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; MainCtrlUnit:main_ctrl_unit|multStart                                ; MainCtrlUnit:main_ctrl_unit|multStart                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.398 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[1]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.640      ;
; 0.416 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[14]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.658      ;
; 0.419 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_START                     ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_WAIT                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.661      ;
; 0.423 ; s_start                                                              ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_START                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.665      ;
; 0.433 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.675      ;
; 0.490 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.129      ;
; 0.514 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_RES_ACC  ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_SHIFT    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.756      ;
; 0.527 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.770      ;
; 0.529 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.772      ;
; 0.535 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.777      ;
; 0.545 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[14]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.466      ; 1.182      ;
; 0.552 ; s_operand1[5]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.793      ;
; 0.554 ; s_operand1[6]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.795      ;
; 0.555 ; s_operand1[2]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.796      ;
; 0.567 ; s_globalReset                                                        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.809      ;
; 0.571 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]            ; LEDR[1]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.813      ;
; 0.572 ; s_globalReset                                                        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_RES_ACC  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.814      ;
; 0.574 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; LEDR[8]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.816      ;
; 0.581 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.219      ;
; 0.582 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.824      ;
; 0.583 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[7]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.825      ;
; 0.584 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.843      ;
; 0.585 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.827      ;
; 0.586 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.828      ;
; 0.586 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.828      ;
; 0.586 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.828      ;
; 0.587 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.846      ;
; 0.588 ; s_start                                                              ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_START                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.829      ;
; 0.589 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.228      ;
; 0.591 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[13]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.229      ;
; 0.594 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]            ; LEDR[2]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.836      ;
; 0.600 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.239      ;
; 0.601 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[0]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.843      ;
; 0.602 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.603 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.605 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.606 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.849      ;
; 0.606 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_WAIT                     ; MainCtrlUnit:main_ctrl_unit|multStart                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.847      ;
; 0.607 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.850      ;
; 0.608 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.851      ;
; 0.612 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_SHIFT    ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.854      ;
; 0.615 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.856      ;
; 0.615 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.856      ;
; 0.618 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.861      ;
; 0.618 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.257      ;
; 0.619 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.860      ;
; 0.621 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_RES_ACC  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.863      ;
; 0.622 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[3]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.864      ;
; 0.641 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.883      ;
; 0.642 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_START                    ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_WAIT                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.884      ;
; 0.642 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.884      ;
; 0.644 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|busy                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.886      ;
; 0.650 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.892      ;
; 0.653 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[9]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.896      ;
; 0.654 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.293      ;
; 0.655 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[10]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.898      ;
; 0.655 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_IDLE                          ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_START                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.897      ;
; 0.657 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.900      ;
; 0.658 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.901      ;
; 0.658 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_RES_ACC  ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.900      ;
; 0.670 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_SHIFT    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.912      ;
; 0.675 ; s_globalReset                                                        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.917      ;
; 0.680 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[8]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.923      ;
; 0.687 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[11]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.325      ;
; 0.690 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_WAIT                      ; MainCtrlUnit:main_ctrl_unit|s_state.ST_IDLE                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.932      ;
; 0.711 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[10]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.349      ;
; 0.714 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.353      ;
; 0.717 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.356      ;
; 0.721 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.962      ;
; 0.724 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.363      ;
; 0.726 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]            ; LEDR[7]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.968      ;
; 0.728 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.367      ;
; 0.733 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.992      ;
; 0.736 ; s_operand0[7]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 0.981      ;
; 0.745 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[11]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.467      ; 1.383      ;
; 0.748 ; s_operand1[0]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.989      ;
; 0.749 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.388      ;
; 0.750 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.993      ;
; 0.750 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.992      ;
; 0.751 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[8]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.993      ;
; 0.759 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.002      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -0.394 ; -10.836        ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.181 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -105.122                     ;
+----------+--------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                           ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.394 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.339      ;
; -0.388 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.337      ;
; -0.388 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.337      ;
; -0.388 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit       ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.337      ;
; -0.388 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit       ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.337      ;
; -0.388 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit       ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.337      ;
; -0.388 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit       ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.337      ;
; -0.388 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit       ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.337      ;
; -0.388 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit       ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.337      ;
; -0.388 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit       ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.337      ;
; -0.388 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit       ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.337      ;
; -0.364 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.309      ;
; -0.329 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.274      ;
; -0.314 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.259      ;
; -0.311 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.259      ;
; -0.311 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.259      ;
; -0.311 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.259      ;
; -0.311 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.259      ;
; -0.311 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.259      ;
; -0.311 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.259      ;
; -0.311 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.259      ;
; -0.311 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.259      ;
; -0.311 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.259      ;
; -0.311 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.259      ;
; -0.311 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.259      ;
; -0.311 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.259      ;
; -0.311 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.259      ;
; -0.311 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.259      ;
; -0.301 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.247      ;
; -0.293 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.238      ;
; -0.286 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.232      ;
; -0.258 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.203      ;
; -0.254 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.199      ;
; -0.250 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.195      ;
; -0.230 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.176      ;
; -0.228 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.173      ;
; -0.219 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.165      ;
; -0.217 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.162      ;
; -0.214 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.160      ;
; -0.200 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.145      ;
; -0.196 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.152      ; 1.335      ;
; -0.193 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.138      ;
; -0.190 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.135      ;
; -0.189 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.134      ;
; -0.188 ; s_globalReset                                                   ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.137      ;
; -0.188 ; s_globalReset                                                   ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.137      ;
; -0.188 ; s_globalReset                                                   ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.137      ;
; -0.188 ; s_globalReset                                                   ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.137      ;
; -0.188 ; s_globalReset                                                   ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.137      ;
; -0.188 ; s_globalReset                                                   ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.137      ;
; -0.188 ; s_globalReset                                                   ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.137      ;
; -0.188 ; s_globalReset                                                   ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.137      ;
; -0.188 ; s_globalReset                                                   ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.137      ;
; -0.188 ; s_globalReset                                                   ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.137      ;
; -0.186 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.131      ;
; -0.178 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.123      ;
; -0.165 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.111      ;
; -0.162 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.108      ;
; -0.161 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.107      ;
; -0.160 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.105      ;
; -0.157 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.102      ;
; -0.157 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.102      ;
; -0.153 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.098      ;
; -0.152 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.098      ;
; -0.150 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.096      ;
; -0.147 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.092      ;
; -0.142 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.152      ; 1.281      ;
; -0.132 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.152      ; 1.271      ;
; -0.132 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.077      ;
; -0.131 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.152      ; 1.270      ;
; -0.128 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.152      ; 1.267      ;
; -0.126 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[9]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.071      ;
; -0.125 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.070      ;
; -0.122 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.067      ;
; -0.121 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.066      ;
; -0.118 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.063      ;
; -0.114 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.059      ;
; -0.112 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.058      ;
; -0.111 ; s_globalReset                                                   ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.059      ;
; -0.111 ; s_globalReset                                                   ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.059      ;
; -0.111 ; s_globalReset                                                   ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.059      ;
; -0.111 ; s_globalReset                                                   ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.059      ;
; -0.111 ; s_globalReset                                                   ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.059      ;
; -0.111 ; s_globalReset                                                   ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.059      ;
; -0.111 ; s_globalReset                                                   ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.059      ;
; -0.111 ; s_globalReset                                                   ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.059      ;
; -0.111 ; s_globalReset                                                   ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.059      ;
; -0.111 ; s_globalReset                                                   ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.059      ;
; -0.111 ; s_globalReset                                                   ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.059      ;
; -0.111 ; s_globalReset                                                   ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.059      ;
; -0.111 ; s_globalReset                                                   ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.059      ;
; -0.111 ; s_globalReset                                                   ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.059      ;
; -0.110 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.055      ;
; -0.110 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.055      ;
; -0.106 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[13] ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.051      ;
; -0.103 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.153      ; 1.243      ;
; -0.102 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.152      ; 1.241      ;
; -0.098 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.044      ;
; -0.097 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.043      ;
; -0.095 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]  ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.152      ; 1.234      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                     ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|busy                ; IterMultCore:mult_core|MultCtrlUnit:control_unit|busy                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[3]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|done                ; IterMultCore:mult_core|MultCtrlUnit:control_unit|done                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[2]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[1]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[0]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift           ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsShift           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; MainCtrlUnit:main_ctrl_unit|multStart                                ; MainCtrlUnit:main_ctrl_unit|multStart                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.190 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[1]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.315      ;
; 0.200 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[14]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.325      ;
; 0.202 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_START                     ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_WAIT                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.327      ;
; 0.204 ; s_start                                                              ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_START                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.329      ;
; 0.210 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.336      ;
; 0.247 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.574      ;
; 0.252 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_RES_ACC  ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_SHIFT    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.378      ;
; 0.258 ; s_operand1[5]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.382      ;
; 0.259 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.384      ;
; 0.259 ; s_operand1[6]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.383      ;
; 0.260 ; s_operand1[2]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.384      ;
; 0.262 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.387      ;
; 0.264 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.390      ;
; 0.267 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[14]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.241      ; 0.592      ;
; 0.270 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]            ; LEDR[1]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.394      ;
; 0.272 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; LEDR[8]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.396      ;
; 0.277 ; s_start                                                              ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_START                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.401      ;
; 0.280 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]            ; LEDR[2]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.404      ;
; 0.281 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.607      ;
; 0.286 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_WAIT                     ; MainCtrlUnit:main_ctrl_unit|multStart                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.410      ;
; 0.287 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[13]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.613      ;
; 0.289 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.414      ;
; 0.290 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.415      ;
; 0.290 ; s_globalReset                                                        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.416      ;
; 0.290 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.414      ;
; 0.290 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.414      ;
; 0.290 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.415      ;
; 0.290 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[7]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.415      ;
; 0.291 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[5]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.416      ;
; 0.291 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[3]         ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.416      ;
; 0.293 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.426      ;
; 0.294 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.418      ;
; 0.294 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.427      ;
; 0.295 ; s_globalReset                                                        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_RES_ACC  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.421      ;
; 0.300 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[1]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_SHIFT    ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.302 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[0]        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_iterCnt[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.427      ;
; 0.303 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.428      ;
; 0.303 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[0]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.428      ;
; 0.305 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[1]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.430      ;
; 0.306 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[0]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.431      ;
; 0.310 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[13]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.637      ;
; 0.311 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_RES_ACC  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.437      ;
; 0.313 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[11]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.640      ;
; 0.315 ; MainCtrlUnit:main_ctrl_unit|multSel                                  ; LEDR[3]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.440      ;
; 0.320 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[8]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.445      ;
; 0.321 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.447      ;
; 0.322 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_START                    ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_WAIT                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.447      ;
; 0.322 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.448      ;
; 0.323 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.650      ;
; 0.324 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|busy                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.450      ;
; 0.326 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_RES_ACC  ; IterMultCore:mult_core|MultCtrlUnit:control_unit|accEnable           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.452      ;
; 0.327 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.243      ; 0.654      ;
; 0.328 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[11]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.654      ;
; 0.330 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[12]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[13]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.455      ;
; 0.330 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_INIT     ; IterMultCore:mult_core|MultCtrlUnit:control_unit|regsInit            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.456      ;
; 0.331 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[9]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.456      ;
; 0.331 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_IDLE                          ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_START                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.456      ;
; 0.332 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[10]      ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[11]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.457      ;
; 0.332 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.457      ;
; 0.340 ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_BIT_TEST ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_SHIFT    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.466      ;
; 0.341 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[7]            ; LEDR[7]~reg0                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.465      ;
; 0.342 ; s_globalReset                                                        ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_IDLE     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.468      ;
; 0.343 ; MainCtrlUnit:main_ctrl_unit|s_state.ST_DIV_WAIT                      ; MainCtrlUnit:main_ctrl_unit|s_state.ST_IDLE                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.468      ;
; 0.345 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[10]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[12]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.671      ;
; 0.353 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[14]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.486      ;
; 0.356 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[15]      ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[15]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.479      ;
; 0.358 ; s_operand0[7]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.487      ;
; 0.360 ; s_operand1[0]                                                        ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.484      ;
; 0.363 ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]           ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[10]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.488      ;
; 0.363 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[8]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[8]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.487      ;
; 0.363 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[4]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.487      ;
; 0.366 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[4]       ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.491      ;
; 0.371 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[6]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[6]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.495      ;
; 0.373 ; s_multDiv_n                                                          ; MainCtrlUnit:main_ctrl_unit|s_state.ST_MULT_START                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.498      ;
; 0.374 ; IterMultCore:mult_core|ShiftRegN:multiplicand_reg|s_regData[5]       ; IterMultCore:mult_core|AddSubRegN:result_acc|s_regData[5]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.498      ;
; 0.374 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]         ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_RES_ACC  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.496      ;
; 0.378 ; MainCtrlUnit:main_ctrl_unit|multStart                                ; IterMultCore:mult_core|MultCtrlUnit:control_unit|done                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.504      ;
; 0.378 ; IterMultCore:mult_core|ShiftRegN:multiplier_reg|s_regData[0]         ; IterMultCore:mult_core|MultCtrlUnit:control_unit|s_state.ST_SHIFT    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.500      ;
+-------+----------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.814  ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50        ; -1.814  ; 0.181 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -86.261 ; 0.0   ; 0.0      ; 0.0     ; -126.36             ;
;  CLOCK_50        ; -86.261 ; 0.000 ; N/A      ; N/A     ; -126.360            ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[16]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AUD_ADCDAT              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK2_50               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK3_50               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ENET0_INT_N             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_LINK100           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ENET0_MDIO              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_COL            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_CRS            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DV             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_ER             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_TX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_INT_N             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_LINK100           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ENET1_MDIO              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_COL            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_CRS            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DV             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_ER             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_TX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENETCLK_25              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_RY                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; HSMC_CLKIN0             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IRDA_RXD                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OTG_INT                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_WP_N                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SMA_CLKIN               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_CLK27                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[4]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[5]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[6]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[7]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_HS                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_VS                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RTS                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RXD                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 655      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 655      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 20    ; 20   ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 19    ; 19   ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+----------+----------+------+-------------+
; Target   ; Clock    ; Type ; Status      ;
+----------+----------+------+-------------+
; CLOCK_50 ; CLOCK_50 ; Base ; Constrained ;
+----------+----------+------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                                                          ;
+------------+-----------------------------------------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                                                               ;
+------------+-----------------------------------------------------------------------------------------------------------------------+
; CLOCK_50   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found. This port has clock assignment. ;
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; KEY[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[17]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
+------------+-----------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[9]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[10]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[11]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[12]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[13]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[14]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[15]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                                                          ;
+------------+-----------------------------------------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                                                               ;
+------------+-----------------------------------------------------------------------------------------------------------------------+
; CLOCK_50   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found. This port has clock assignment. ;
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; KEY[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
; SW[17]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found                                  ;
+------------+-----------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[8]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[9]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[10]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[11]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[12]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[13]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[14]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[15]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 15.1.1 Build 189 12/02/2015 SJ Lite Edition
    Info: Processing started: Sat Apr 29 00:45:25 2017
Info: Command: quartus_sta IterMultDiv -c IterMultDiv
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'IterMultDiv.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.814
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.814             -86.261 CLOCK_50 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -126.360 CLOCK_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.533
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.533             -70.865 CLOCK_50 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -126.360 CLOCK_50 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.394
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.394             -10.836 CLOCK_50 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -105.122 CLOCK_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 879 megabytes
    Info: Processing ended: Sat Apr 29 00:45:31 2017
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:03


