<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(260,290)" to="(320,290)"/>
    <wire from="(150,280)" to="(210,280)"/>
    <wire from="(120,350)" to="(180,350)"/>
    <wire from="(150,170)" to="(200,170)"/>
    <wire from="(450,280)" to="(450,290)"/>
    <wire from="(270,390)" to="(390,390)"/>
    <wire from="(270,200)" to="(390,200)"/>
    <wire from="(180,210)" to="(180,350)"/>
    <wire from="(180,350)" to="(180,430)"/>
    <wire from="(450,230)" to="(450,250)"/>
    <wire from="(360,230)" to="(360,310)"/>
    <wire from="(150,130)" to="(150,150)"/>
    <wire from="(260,160)" to="(680,160)"/>
    <wire from="(450,200)" to="(450,230)"/>
    <wire from="(470,330)" to="(470,360)"/>
    <wire from="(470,380)" to="(470,410)"/>
    <wire from="(170,270)" to="(210,270)"/>
    <wire from="(170,150)" to="(200,150)"/>
    <wire from="(120,130)" to="(150,130)"/>
    <wire from="(120,280)" to="(150,280)"/>
    <wire from="(360,230)" to="(450,230)"/>
    <wire from="(450,250)" to="(480,250)"/>
    <wire from="(450,280)" to="(480,280)"/>
    <wire from="(440,330)" to="(470,330)"/>
    <wire from="(440,410)" to="(470,410)"/>
    <wire from="(470,360)" to="(500,360)"/>
    <wire from="(470,380)" to="(500,380)"/>
    <wire from="(360,310)" to="(390,310)"/>
    <wire from="(120,200)" to="(270,200)"/>
    <wire from="(150,170)" to="(150,280)"/>
    <wire from="(180,210)" to="(390,210)"/>
    <wire from="(180,430)" to="(390,430)"/>
    <wire from="(150,150)" to="(170,150)"/>
    <wire from="(550,370)" to="(680,370)"/>
    <wire from="(320,290)" to="(320,350)"/>
    <wire from="(170,150)" to="(170,270)"/>
    <wire from="(270,200)" to="(270,390)"/>
    <wire from="(320,290)" to="(450,290)"/>
    <wire from="(540,260)" to="(680,260)"/>
    <wire from="(320,350)" to="(390,350)"/>
    <comp lib="1" loc="(550,370)" name="OR Gate"/>
    <comp lib="1" loc="(440,330)" name="AND Gate"/>
    <comp lib="1" loc="(440,410)" name="AND Gate"/>
    <comp lib="0" loc="(680,160)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="S0"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(120,200)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="a1"/>
    </comp>
    <comp lib="0" loc="(680,260)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="S1"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(120,130)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="a0"/>
    </comp>
    <comp lib="0" loc="(120,280)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="b0"/>
    </comp>
    <comp lib="1" loc="(260,290)" name="AND Gate"/>
    <comp lib="1" loc="(540,260)" name="XOR Gate"/>
    <comp lib="0" loc="(680,370)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="Carry"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(260,160)" name="XOR Gate"/>
    <comp lib="0" loc="(120,350)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="b1"/>
    </comp>
    <comp lib="1" loc="(450,200)" name="XOR Gate"/>
  </circuit>
</project>
