{
    "module": "flipflop_tb",
    "inputs": [
        "async_reset",
        "sim_clk",
        "clk",
        "reset",
        "D"
    ],
    "outputs": [
        "Q"
    ],
    "bel_type": null
}