<models>
  <model name="test_pb">
    <input_ports>
      <port is_clock="1" name="clk"/>
      <port clock="clk" name="rst"/>
      <port clock="clk" name="a"/>
      <port clock="clk" name="b"/>
      <port clock="clk" name="ci"/>
    </input_ports>
    <output_ports>
      <port clock="clk" name="q"/>
      <port name="co"/>
    </output_ports>
  </model>
</models>
