Fitter Place Stage Report for top
Fri May  8 23:20:32 2020
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Resource Usage Summary
  3. Fitter Resource Utilization by Entity
  4. Fitter RAM Summary



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                              ;
+-------------------------------------------------------------+----------------------+-------+
; Resource                                                    ; Usage                ; %     ;
+-------------------------------------------------------------+----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 944 / 427,200        ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 944                  ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,073 / 427,200      ; < 1 % ;
;         [a] ALMs used for LUT logic and registers           ; 390                  ;       ;
;         [b] ALMs used for LUT logic                         ; 488                  ;       ;
;         [c] ALMs used for registers                         ; 175                  ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 20                   ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 147 / 427,200        ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 18 / 427,200         ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                    ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                    ;       ;
;         [c] Due to LAB input limits                         ; 0                    ;       ;
;         [d] Due to virtual I/Os                             ; 18                   ;       ;
;                                                             ;                      ;       ;
; Difficulty packing design                                   ; Low                  ;       ;
;                                                             ;                      ;       ;
; Total LABs:  partially or completely used                   ; 128 / 42,720         ; < 1 % ;
;     -- Logic LABs                                           ; 126                  ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 2                    ;       ;
;                                                             ;                      ;       ;
; Combinational ALUT usage for logic                          ; 1,482                ;       ;
;     -- 7 input functions                                    ; 16                   ;       ;
;     -- 6 input functions                                    ; 302                  ;       ;
;     -- 5 input functions                                    ; 156                  ;       ;
;     -- 4 input functions                                    ; 109                  ;       ;
;     -- <=3 input functions                                  ; 899                  ;       ;
; Memory ALUT usage                                           ; 12                   ;       ;
;     -- 64-address deep                                      ; 0                    ;       ;
;     -- 32-address deep                                      ; 12                   ;       ;
;                                                             ;                      ;       ;
; Dedicated logic registers                                   ; 1,257                ;       ;
;     -- By type:                                             ;                      ;       ;
;         -- Primary logic registers                          ; 1,128 / 854,400      ; < 1 % ;
;         -- Secondary logic registers                        ; 129 / 854,400        ; < 1 % ;
;     -- By function:                                         ;                      ;       ;
;         -- Design implementation registers                  ; 1,257                ;       ;
;         -- Routing optimization registers                   ; 0                    ;       ;
;                                                             ;                      ;       ;
; Virtual pins                                                ; 36                   ;       ;
; I/O pins                                                    ; 0 / 826              ; 0 %   ;
;     -- Clock pins                                           ; 0 / 43               ; 0 %   ;
;     -- Dedicated input pins                                 ; 0 / 107              ; 0 %   ;
;                                                             ;                      ;       ;
; Global signals                                              ; 1                    ;       ;
; M20K blocks                                                 ; 15 / 2,713           ; < 1 % ;
; Total MLAB memory bits                                      ; 384                  ;       ;
; Total block memory bits                                     ; 49,280 / 55,562,240  ; < 1 % ;
; Total block memory implementation bits                      ; 307,200 / 55,562,240 ; < 1 % ;
;                                                             ;                      ;       ;
; Total DSP Blocks                                            ; 0 / 1,518            ; 0 %   ;
;     -- Total Fixed Point DSP Blocks                         ; 0                    ;       ;
;     -- Total Floating Point DSP Blocks                      ; 0                    ;       ;
;                                                             ;                      ;       ;
; IOPLLs                                                      ; 0 / 16               ; 0 %   ;
; FPLLs                                                       ; 0 / 32               ; 0 %   ;
; Global clocks                                               ; 1 / 32               ; 3 %   ;
; Regional clocks                                             ; 0 / 16               ; 0 %   ;
; Periphery clocks                                            ; 0 / 384              ; 0 %   ;
; JTAGs                                                       ; 0 / 1                ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                ; 0 %   ;
; PCIe Hard IPs                                               ; 0 / 4                ; 0 %   ;
; HSSI RX PCSs                                                ; 0 / 48               ; 0 %   ;
; HSSI PMA RX DESERs                                          ; 0 / 48               ; 0 %   ;
; HSSI TX PCSs                                                ; 0 / 48               ; 0 %   ;
; HSSI PMA TX SERs                                            ; 0 / 48               ; 0 %   ;
; HSSI CDR PLL                                                ; 0 / 48               ; 0 %   ;
;     -- CDR PLLs for Unused RX Clock Workaround              ; 0 / 48               ; 0 %   ;
; HSSI ATX PLL                                                ; 0 / 16               ; 0 %   ;
; Impedance control blocks                                    ; 0 / 16               ; 0 %   ;
; Maximum fan-out                                             ; 1537                 ;       ;
; Highest non-global fan-out                                  ; 307                  ;       ;
; Total fan-out                                               ; 12778                ;       ;
; Average fan-out                                             ; 4.20                 ;       ;
+-------------------------------------------------------------+----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------+-----------------------+--------------+
; Compilation Hierarchy Node      ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M20Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                               ; Entity Name           ; Library Name ;
+---------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------+-----------------------+--------------+
; |                               ; 944.0 (18.5)         ; 1072.0 (0.5)                     ; 146.0 (0.0)                                       ; 18.0 (18.0)                      ; 20.0 (0.0)           ; 1482 (1)            ; 1257 (0)                  ; 0 (0)         ; 49280             ; 15    ; 0          ; 0    ; 36           ; |                                                                 ; top                   ; work         ;
;    |main_inst|                  ; 925.5 (897.0)        ; 1071.5 (1041.5)                  ; 146.0 (144.5)                                     ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 1481 (1475)         ; 1257 (1241)               ; 0 (0)         ; 49280             ; 15    ; 0          ; 0    ; 0            ; main_inst                                                         ; main                  ; work         ;
;       |main_entry_dist_i|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 2     ; 0          ; 0    ; 0            ; main_inst|main_entry_dist_i                                       ; ram_dual_port         ; work         ;
;          |altsyncram_component| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 2     ; 0          ; 0    ; 0            ; main_inst|main_entry_dist_i|altsyncram_component                  ; altsyncram            ; work         ;
;             |auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 2     ; 0          ; 0    ; 0            ; main_inst|main_entry_dist_i|altsyncram_component|auto_generated   ; altsyncram_52j2       ; work         ;
;       |main_entry_indice_e|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; main_inst|main_entry_indice_e                                     ; ram_single_port_intel ; work         ;
;          |altsyncram_component| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; main_inst|main_entry_indice_e|altsyncram_component                ; altsyncram            ; work         ;
;             |auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; main_inst|main_entry_indice_e|altsyncram_component|auto_generated ; altsyncram_4pl1       ; work         ;
;       |main_entry_indice_s|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; main_inst|main_entry_indice_s                                     ; ram_single_port_intel ; work         ;
;          |altsyncram_component| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; main_inst|main_entry_indice_s|altsyncram_component                ; altsyncram            ; work         ;
;             |auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; main_inst|main_entry_indice_s|altsyncram_component|auto_generated ; altsyncram_4pl1       ; work         ;
;       |main_entry_m1|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 41472             ; 5     ; 0          ; 0    ; 0            ; main_inst|main_entry_m1                                           ; ram_dual_port         ; work         ;
;          |altsyncram_component| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 41472             ; 5     ; 0          ; 0    ; 0            ; main_inst|main_entry_m1|altsyncram_component                      ; altsyncram            ; work         ;
;             |auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 41472             ; 5     ; 0          ; 0    ; 0            ; main_inst|main_entry_m1|altsyncram_component|auto_generated       ; altsyncram_fbj2       ; work         ;
;       |main_entry_parent|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; main_inst|main_entry_parent                                       ; ram_single_port_intel ; work         ;
;          |altsyncram_component| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; main_inst|main_entry_parent|altsyncram_component                  ; altsyncram            ; work         ;
;             |auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; main_inst|main_entry_parent|altsyncram_component|auto_generated   ; altsyncram_4pl1       ; work         ;
;       |main_entry_sptSet_i|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; main_inst|main_entry_sptSet_i                                     ; ram_single_port_intel ; work         ;
;          |altsyncram_component| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; main_inst|main_entry_sptSet_i|altsyncram_component                ; altsyncram            ; work         ;
;             |auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; main_inst|main_entry_sptSet_i|altsyncram_component|auto_generated ; altsyncram_4pl1       ; work         ;
;       |main_entry_vla1320|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; main_inst|main_entry_vla1320                                      ; ram_dual_port         ; work         ;
;          |altsyncram_component| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; main_inst|main_entry_vla1320|altsyncram_component                 ; altsyncram            ; work         ;
;             |auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; main_inst|main_entry_vla1320|altsyncram_component|auto_generated  ; altsyncram_r1j2       ; work         ;
;       |main_entry_vla319|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; main_inst|main_entry_vla319                                       ; ram_dual_port         ; work         ;
;          |altsyncram_component| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; main_inst|main_entry_vla319|altsyncram_component                  ; altsyncram            ; work         ;
;             |auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; main_inst|main_entry_vla319|altsyncram_component|auto_generated   ; altsyncram_r1j2       ; work         ;
;       |main_entry_vla65321|     ; 11.3 (0.0)           ; 12.3 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; main_inst|main_entry_vla65321                                     ; ram_single_port_intel ; work         ;
;          |altsyncram_component| ; 11.3 (0.0)           ; 12.3 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; main_inst|main_entry_vla65321|altsyncram_component                ; altsyncram            ; work         ;
;             |auto_generated|    ; 11.3 (11.3)          ; 12.3 (12.3)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; main_inst|main_entry_vla65321|altsyncram_component|auto_generated ; altsyncram_vol1       ; work         ;
;       |main_entry_vla66322|     ; 11.3 (0.0)           ; 11.8 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; main_inst|main_entry_vla66322                                     ; ram_single_port_intel ; work         ;
;          |altsyncram_component| ; 11.3 (0.0)           ; 11.8 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; main_inst|main_entry_vla66322|altsyncram_component                ; altsyncram            ; work         ;
;             |auto_generated|    ; 11.3 (11.3)          ; 11.8 (11.8)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; main_inst|main_entry_vla66322|altsyncram_component|auto_generated ; altsyncram_vol1       ; work         ;
;       |main_grid|               ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; main_inst|main_grid                                               ; rom_dual_port         ; work         ;
+---------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------+-----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                         ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M20K blocks ; MLAB cells ; MIF  ; Location                                                                                      ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; main_inst|main_entry_dist_i|altsyncram_component|auto_generated|ALTSYNCRAM   ; AUTO ; True Dual Port ; Single Clock ; 36           ; 32           ; 36           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1152  ; 36                          ; 32                          ; 36                          ; 32                          ; 1152                ; 2           ; 0          ; None ; M20K_X106_Y115_N0, M20K_X106_Y114_N0                                                          ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; main_inst|main_entry_indice_e|altsyncram_component|auto_generated|ALTSYNCRAM ; AUTO ; Single Port    ; Single Clock ; 36           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1152  ; 36                          ; 32                          ; --                          ; --                          ; 1152                ; 1           ; 0          ; None ; M20K_X106_Y112_N0                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; main_inst|main_entry_indice_s|altsyncram_component|auto_generated|ALTSYNCRAM ; AUTO ; Single Port    ; Single Clock ; 36           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1152  ; 36                          ; 32                          ; --                          ; --                          ; 1152                ; 1           ; 0          ; None ; M20K_X106_Y113_N0                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; main_inst|main_entry_m1|altsyncram_component|auto_generated|ALTSYNCRAM       ; AUTO ; True Dual Port ; Single Clock ; 1296         ; 32           ; 1296         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 41472 ; 1296                        ; 32                          ; 1296                        ; 32                          ; 41472               ; 5           ; 0          ; None ; M20K_X106_Y121_N0, M20K_X106_Y120_N0, M20K_X106_Y117_N0, M20K_X106_Y119_N0, M20K_X106_Y122_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; main_inst|main_entry_parent|altsyncram_component|auto_generated|ALTSYNCRAM   ; AUTO ; Single Port    ; Single Clock ; 36           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1152  ; 36                          ; 32                          ; --                          ; --                          ; 1152                ; 1           ; 0          ; None ; M20K_X106_Y116_N0                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; main_inst|main_entry_sptSet_i|altsyncram_component|auto_generated|ALTSYNCRAM ; AUTO ; Single Port    ; Single Clock ; 36           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1152  ; 36                          ; 32                          ; --                          ; --                          ; 1152                ; 1           ; 0          ; None ; M20K_X106_Y118_N0                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                   ;
; main_inst|main_entry_vla1320|altsyncram_component|auto_generated|ALTSYNCRAM  ; AUTO ; True Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; yes                     ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 2           ; 0          ; None ; M20K_X84_Y118_N0, M20K_X84_Y117_N0                                                            ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; main_inst|main_entry_vla319|altsyncram_component|auto_generated|ALTSYNCRAM   ; AUTO ; True Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; yes                     ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 2           ; 0          ; None ; M20K_X84_Y115_N0, M20K_X84_Y116_N0                                                            ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; main_inst|main_entry_vla65321|altsyncram_component|auto_generated|ALTSYNCRAM ; AUTO ; Single Port    ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; no                     ; yes                     ; 1024  ; 32                          ; 6                           ; 32                          ; 6                           ; 192                 ; 0           ; 6          ; None ; LAB_X94_Y116_N0                                                                               ;                      ;                 ;                 ;          ;                        ;                       ;
; main_inst|main_entry_vla66322|altsyncram_component|auto_generated|ALTSYNCRAM ; AUTO ; Single Port    ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; no                     ; yes                     ; 1024  ; 32                          ; 6                           ; 32                          ; 6                           ; 192                 ; 0           ; 6          ; None ; LAB_X96_Y116_N0                                                                               ;                      ;                 ;                 ;          ;                        ;                       ;
+------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


