-- Descreva em VHDL uma solução 
-- que permita numa trama IP fazer a 
-- deteção de uma sequencia 1-0,
-- corrica ou interpolada.

library ieee;
use ieee.std_logic_1164.all;

entity ex_3 is
port (
	clk, reset : in std_logic;
	Mealy_tick: out std_logic
	);
end ex_3;