주소 방식과 사상 방식, 교체 알고리즘은 시험에 나오니 꼭 기억하기
계층적 캐시 2단계 캐시 시스템의 평균 기억장치 액세스 시간 공식 꼭 기억하기
기억장치
  
p.96
데이터 모듈은 8비트로 이루어져있다.
메모리가 데이터를 읽을 때 8비트씩 읽는다.
데이터 버스는 요즘 64비트 사용
그래서 데이터 8번에 거쳐 64비트를 읽고 데이터를 데이터버스에 올려야한다.
  
p.100
SDRAM과 DDR SDRAM
DDR SDRAM은 상승 클록과 하강 클록 모두에서 버스팅을 한다.
==버스팅이 무엇인가?==
SDRAM
액세스 동작들이 시스템 클록에 맞추어(동기화 되어) 수행되는 DRAM
  
수업은 p.107부터 시작
  
CAS 지연은 메모리 위치를 찾아서 메모리에서 데이터를 읽어오는 시간이다.(지연시간)
메모리 클럭 스피드가 빨라지기 전에는 다 똑같이 적용된다.
  
기억장치 모듈은 기판이다.
사진 찾아서 보기
칩이 앞에도, 뒤에도 있을 수 있다.
이 경우는 하나의 모듈에 칩이 16개가 있는 것이다.
칩이 앞에만 있으면 단면 모듈
양면에 있으면 양면 모듈
  
단면 랭크 모듈
각 칩이 2기가비트라면 전체 용량은 2기가바이트이다.(칩이 8개)
2중-랭크 모듈
각 칩이 2기가비트라면 전체 용량은 4기가바이트
  
신뢰도를 높이기 위해선 메모리 오류를 제거해야하므로 ECC를 추가해야한다.
렘에서는 정기적 신호때문에 오류가 발생할 수 있다.
  
## 5.7 차세대 비휘발성 기억장치
자세히 알 필요 없다.
아직 개발중이다.
PRAM은 DRAM 보다 느리다.
MRAM은 빠르지만 비싸다
시험에 안나