clk 1 std_logic bool
rst 1 std_logic sc_logic
input_rsc_dat 8 std_logic_vector sc_lv
input_rsc_vld 1 std_logic sc_logic
input_rsc_rdy 1 std_logic sc_logic
coeffs_rsc_radr 5 std_logic_vector sc_lv
coeffs_rsc_re 1 std_logic sc_logic
coeffs_rsc_q 64 std_logic_vector sc_lv
coeffs_triosy_lz 1 std_logic sc_logic
coeff_addr_rsc_dat 5 std_logic_vector sc_lv
coeff_addr_rsc_vld 1 std_logic sc_logic
coeff_addr_rsc_rdy 1 std_logic sc_logic
output_rsc_dat 8 std_logic_vector sc_lv
output_rsc_vld 1 std_logic sc_logic
output_rsc_rdy 1 std_logic sc_logic
