Analysis & Synthesis report for ddl_ctrlr
Tue Apr 22 15:34:11 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis RAM Summary
  9. Analysis & Synthesis IP Cores Summary
 10. State Machine - |ddl_ctrlr|L0_TO_COLUMN_GEN:inst74|MODULE_SM
 11. State Machine - |ddl_ctrlr|header:inst15|HEADER_SM
 12. State Machine - |ddl_ctrlr|L0_DELAY:inst68|DELAY_SM
 13. State Machine - |ddl_ctrlr|TTC_COMMUNICATION:inst13|DECODER_SM
 14. State Machine - |ddl_ctrlr|TTC_COMMUNICATION:inst13|SEQ_CONTROLLER_SM
 15. State Machine - |ddl_ctrlr|DDL_SOFT_RESET_MODULE:inst7|MODULE_SM
 16. State Machine - |ddl_ctrlr|ddlctrlr:inst|RCB_SM
 17. State Machine - |ddl_ctrlr|ddlctrlr:inst|LOCAL_SM
 18. Registers Protected by Synthesis
 19. Registers Removed During Synthesis
 20. General Register Statistics
 21. Inverted Register Statistics
 22. Gate-level Retiming
 23. Gated Clock Conversion Details
 24. Source assignments for FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram
 25. Parameter Settings for User Entity Instance: PLL0:inst44|altpll:altpll_component
 26. Parameter Settings for User Entity Instance: FIFO_DDL:inst12|scfifo:scfifo_component
 27. Parameter Settings for User Entity Instance: TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component
 28. Parameter Settings for User Entity Instance: TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component
 29. Parameter Settings for User Entity Instance: LED_COUNTER:inst58|lpm_counter:lpm_counter_component
 30. altpll Parameter Settings by Entity Instance
 31. scfifo Parameter Settings by Entity Instance
 32. SignalTap II Logic Analyzer Settings
 33. Elapsed Time Per Partition
 34. Connections to In-System Debugging Instance "auto_signaltap_0"
 35. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                              ;
+-------------------------------+-------------------------------------------+
; Analysis & Synthesis Status   ; Successful - Tue Apr 22 15:34:11 2014     ;
; Quartus II 64-Bit Version     ; 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name                 ; ddl_ctrlr                                 ;
; Top-level Entity Name         ; ddl_ctrlr                                 ;
; Family                        ; Stratix II                                ;
; Logic utilization             ; N/A                                       ;
;     Combinational ALUTs       ; 1,285                                     ;
;     Dedicated logic registers ; 1,810                                     ;
; Total registers               ; 1810                                      ;
; Total pins                    ; 108                                       ;
; Total virtual pins            ; 0                                         ;
; Total block memory bits       ; 270,336                                   ;
; DSP block 9-bit elements      ; 0                                         ;
; Total PLLs                    ; 1                                         ;
; Total DLLs                    ; 0                                         ;
+-------------------------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP2S15F484C5       ;                    ;
; Top-level entity name                                                      ; ddl_ctrlr          ; ddl_ctrlr          ;
; Family name                                                                ; Stratix II         ; Stratix            ;
; Use smart compilation                                                      ; On                 ; Off                ;
; Safe State Machine                                                         ; On                 ; Off                ;
; Optimization Technique                                                     ; Speed              ; Balanced           ;
; Perform WYSIWYG Primitive Resynthesis                                      ; On                 ; Off                ;
; Auto Gated Clock Conversion                                                ; On                 ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto DSP Block Replacement                                                 ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM Block Balancing                                                   ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; Off                ; Off                ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                                             ;
+----------------------------------------------------------------+-----------------+------------------------------------+----------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path                               ; Used in Netlist ; File Type                          ; File Name with Absolute Path                                                     ; Library ;
+----------------------------------------------------------------+-----------------+------------------------------------+----------------------------------------------------------------------------------+---------+
; FIFO_DDL.vhd                                                   ; yes             ; User Wizard-Generated File         ; C:/HMPID-FPGA/RCB_P2_23 - Copy/FIFO_DDL.vhd                                      ;         ;
; TTCRX_RESETn_COUNTER.vhd                                       ; yes             ; User Wizard-Generated File         ; C:/HMPID-FPGA/RCB_P2_23 - Copy/TTCRX_RESETn_COUNTER.vhd                          ;         ;
; PLL0.tdf                                                       ; yes             ; User Wizard-Generated File         ; C:/HMPID-FPGA/RCB_P2_23 - Copy/PLL0.tdf                                          ;         ;
; LED_COUNTER.vhd                                                ; yes             ; User Wizard-Generated File         ; C:/HMPID-FPGA/RCB_P2_23 - Copy/LED_COUNTER.vhd                                   ;         ;
; DDL_SOFT_RESET_MODULE.tdf                                      ; yes             ; User AHDL File                     ; C:/HMPID-FPGA/RCB_P2_23 - Copy/DDL_SOFT_RESET_MODULE.tdf                         ;         ;
; ddl_ctrlr.bdf                                                  ; yes             ; User Block Diagram/Schematic File  ; C:/HMPID-FPGA/RCB_P2_23 - Copy/ddl_ctrlr.bdf                                     ;         ;
; L0_DELAY.tdf                                                   ; yes             ; User AHDL File                     ; C:/HMPID-FPGA/RCB_P2_23 - Copy/L0_DELAY.tdf                                      ;         ;
; TTCRX_SOFT_RESET_MODULE.tdf                                    ; yes             ; User AHDL File                     ; C:/HMPID-FPGA/RCB_P2_23 - Copy/TTCRX_SOFT_RESET_MODULE.tdf                       ;         ;
; ddlctrlr.tdf                                                   ; yes             ; User AHDL File                     ; C:/HMPID-FPGA/RCB_P2_23 - Copy/ddlctrlr.tdf                                      ;         ;
; header.tdf                                                     ; yes             ; User AHDL File                     ; C:/HMPID-FPGA/RCB_P2_23 - Copy/header.tdf                                        ;         ;
; TTC_COMMUNICATION.tdf                                          ; yes             ; User AHDL File                     ; C:/HMPID-FPGA/RCB_P2_23 - Copy/TTC_COMMUNICATION.tdf                             ;         ;
; L0_TO_COLUMN_GEN.tdf                                           ; yes             ; User AHDL File                     ; C:/HMPID-FPGA/RCB_P2_23 - Copy/L0_TO_COLUMN_GEN.tdf                              ;         ;
; TTCRX_SOFT_RESET_MODULE_1.tdf                                  ; yes             ; User AHDL File                     ; C:/HMPID-FPGA/RCB_P2_23 - Copy/TTCRX_SOFT_RESET_MODULE_1.tdf                     ;         ;
; AUTO_RESET_MODULE.tdf                                          ; yes             ; User AHDL File                     ; C:/HMPID-FPGA/RCB_P2_23 - Copy/AUTO_RESET_MODULE.tdf                             ;         ;
; altpll.inc                                                     ; yes             ; Auto-Found AHDL File               ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/altpll.inc                   ;         ;
; altpll.tdf                                                     ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/altpll.tdf                   ;         ;
; aglobal120.inc                                                 ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/aglobal120.inc               ;         ;
; stratix_pll.inc                                                ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/stratix_pll.inc              ;         ;
; stratixii_pll.inc                                              ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/stratixii_pll.inc            ;         ;
; cycloneii_pll.inc                                              ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/cycloneii_pll.inc            ;         ;
; scfifo.tdf                                                     ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/scfifo.tdf                   ;         ;
; a_regfifo.inc                                                  ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/a_regfifo.inc                ;         ;
; a_dpfifo.inc                                                   ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/a_dpfifo.inc                 ;         ;
; a_i2fifo.inc                                                   ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/a_i2fifo.inc                 ;         ;
; a_fffifo.inc                                                   ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/a_fffifo.inc                 ;         ;
; a_f2fifo.inc                                                   ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/a_f2fifo.inc                 ;         ;
; db/scfifo_hu31.tdf                                             ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/scfifo_hu31.tdf                                ;         ;
; db/a_dpfifo_o441.tdf                                           ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/a_dpfifo_o441.tdf                              ;         ;
; db/altsyncram_t3e1.tdf                                         ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/altsyncram_t3e1.tdf                            ;         ;
; db/cmpr_eq8.tdf                                                ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/cmpr_eq8.tdf                                   ;         ;
; db/cntr_kkb.tdf                                                ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/cntr_kkb.tdf                                   ;         ;
; db/cntr_8m7.tdf                                                ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/cntr_8m7.tdf                                   ;         ;
; db/cntr_slb.tdf                                                ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/cntr_slb.tdf                                   ;         ;
; lpm_counter.tdf                                                ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/lpm_counter.tdf              ;         ;
; lpm_constant.inc                                               ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/lpm_constant.inc             ;         ;
; lpm_decode.inc                                                 ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/lpm_decode.inc               ;         ;
; lpm_add_sub.inc                                                ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/lpm_add_sub.inc              ;         ;
; cmpconst.inc                                                   ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/cmpconst.inc                 ;         ;
; lpm_compare.inc                                                ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/lpm_compare.inc              ;         ;
; lpm_counter.inc                                                ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/lpm_counter.inc              ;         ;
; dffeea.inc                                                     ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/dffeea.inc                   ;         ;
; alt_counter_stratix.inc                                        ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/alt_counter_stratix.inc      ;         ;
; db/cntr_d5i.tdf                                                ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/cntr_d5i.tdf                                   ;         ;
; db/cntr_c8j.tdf                                                ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/cntr_c8j.tdf                                   ;         ;
; sld_signaltap.vhd                                              ; yes             ; Encrypted Megafunction             ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/sld_signaltap.vhd            ;         ;
; sld_ela_control.vhd                                            ; yes             ; Encrypted Megafunction             ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/sld_ela_control.vhd          ;         ;
; lpm_shiftreg.tdf                                               ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/lpm_shiftreg.tdf             ;         ;
; sld_mbpmg.vhd                                                  ; yes             ; Encrypted Megafunction             ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/sld_mbpmg.vhd                ;         ;
; sld_ela_trigger_flow_mgr.vhd                                   ; yes             ; Encrypted Megafunction             ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/sld_ela_trigger_flow_mgr.vhd ;         ;
; sld_buffer_manager.vhd                                         ; yes             ; Encrypted Megafunction             ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/sld_buffer_manager.vhd       ;         ;
; altsyncram.tdf                                                 ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/altsyncram.tdf               ;         ;
; stratix_ram_block.inc                                          ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/stratix_ram_block.inc        ;         ;
; lpm_mux.inc                                                    ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/lpm_mux.inc                  ;         ;
; a_rdenreg.inc                                                  ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/a_rdenreg.inc                ;         ;
; altrom.inc                                                     ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/altrom.inc                   ;         ;
; altram.inc                                                     ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/altram.inc                   ;         ;
; altdpram.inc                                                   ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/altdpram.inc                 ;         ;
; db/altsyncram_lo14.tdf                                         ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/altsyncram_lo14.tdf                            ;         ;
; altdpram.tdf                                                   ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/altdpram.tdf                 ;         ;
; memmodes.inc                                                   ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/others/maxplus2/memmodes.inc               ;         ;
; a_hdffe.inc                                                    ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/a_hdffe.inc                  ;         ;
; alt_le_rden_reg.inc                                            ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/alt_le_rden_reg.inc          ;         ;
; altsyncram.inc                                                 ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/altsyncram.inc               ;         ;
; lpm_mux.tdf                                                    ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/lpm_mux.tdf                  ;         ;
; muxlut.inc                                                     ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/muxlut.inc                   ;         ;
; bypassff.inc                                                   ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/bypassff.inc                 ;         ;
; altshift.inc                                                   ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/altshift.inc                 ;         ;
; db/mux_dpc.tdf                                                 ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/mux_dpc.tdf                                    ;         ;
; lpm_decode.tdf                                                 ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/lpm_decode.tdf               ;         ;
; declut.inc                                                     ; yes             ; Megafunction                       ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/declut.inc                   ;         ;
; db/decode_trf.tdf                                              ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/decode_trf.tdf                                 ;         ;
; db/cntr_bdi.tdf                                                ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/cntr_bdi.tdf                                   ;         ;
; db/cmpr_cdc.tdf                                                ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/cmpr_cdc.tdf                                   ;         ;
; db/cntr_66j.tdf                                                ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/cntr_66j.tdf                                   ;         ;
; db/cntr_8di.tdf                                                ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/cntr_8di.tdf                                   ;         ;
; db/cmpr_bdc.tdf                                                ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/cmpr_bdc.tdf                                   ;         ;
; db/cntr_ivi.tdf                                                ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/cntr_ivi.tdf                                   ;         ;
; db/cmpr_7dc.tdf                                                ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/cmpr_7dc.tdf                                   ;         ;
; sld_rom_sr.vhd                                                 ; yes             ; Encrypted Megafunction             ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/sld_rom_sr.vhd               ;         ;
; sld_hub.vhd                                                    ; yes             ; Encrypted Megafunction             ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/sld_hub.vhd                  ;         ;
; C:/HMPID-FPGA/RCB_P2_23 - Copy/lpm_counter0.vhd                ; yes             ; User Wizard-Generated File         ; C:/HMPID-FPGA/RCB_P2_23 - Copy/lpm_counter0.vhd                                  ;         ;
; ddl_fifo.tdf                                                   ; yes             ; User Wizard-Generated File         ; ddl_fifo.tdf                                                                     ;         ;
; c:/eda/altera/v12_0/quartus/libraries/megafunctions/scfifo.inc ; yes             ; Auto-Found AHDL File               ; c:/eda/altera/v12_0/quartus/libraries/megafunctions/scfifo.inc                   ;         ;
; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/cntr_rpi.tdf                 ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/cntr_rpi.tdf                                   ;         ;
; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/altsyncram_8l14.tdf          ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/altsyncram_8l14.tdf                            ;         ;
; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/mux_apc.tdf                  ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/mux_apc.tdf                                    ;         ;
; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/cntr_vci.tdf                 ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/cntr_vci.tdf                                   ;         ;
; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/cntr_g1j.tdf                 ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/cntr_g1j.tdf                                   ;         ;
; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/cntr_sci.tdf                 ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/cntr_sci.tdf                                   ;         ;
; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/cmpr_adc.tdf                 ; yes             ; Auto-Generated Megafunction        ; C:/HMPID-FPGA/RCB_P2_23 - Copy/db/cmpr_adc.tdf                                   ;         ;
+----------------------------------------------------------------+-----------------+------------------------------------+----------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                                              ;
+----------------------------------------------+-------------------------------------------+
; Resource                                     ; Usage                                     ;
+----------------------------------------------+-------------------------------------------+
; Estimated ALUTs Used                         ; 1285                                      ;
; Dedicated logic registers                    ; 1810                                      ;
;                                              ;                                           ;
; Estimated ALUTs Unavailable                  ; 6                                         ;
;                                              ;                                           ;
; Total combinational functions                ; 1285                                      ;
; Combinational ALUT usage by number of inputs ;                                           ;
;     -- 7 input functions                     ; 6                                         ;
;     -- 6 input functions                     ; 212                                       ;
;     -- 5 input functions                     ; 288                                       ;
;     -- 4 input functions                     ; 226                                       ;
;     -- <=3 input functions                   ; 553                                       ;
;                                              ;                                           ;
; Combinational ALUTs by mode                  ;                                           ;
;     -- normal mode                           ; 995                                       ;
;     -- extended LUT mode                     ; 6                                         ;
;     -- arithmetic mode                       ; 284                                       ;
;     -- shared arithmetic mode                ; 0                                         ;
;                                              ;                                           ;
; Estimated ALUT/register pairs used           ; 2244                                      ;
;                                              ;                                           ;
; Total registers                              ; 1810                                      ;
;     -- Dedicated logic registers             ; 1810                                      ;
;     -- I/O registers                         ; 0                                         ;
;                                              ;                                           ;
;                                              ;                                           ;
; I/O pins                                     ; 108                                       ;
; Total block memory bits                      ; 270336                                    ;
; Total PLLs                                   ; 1                                         ;
;     -- PLLs                                  ; 1                                         ;
;                                              ;                                           ;
; Maximum fan-out node                         ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; Maximum fan-out                              ; 1300                                      ;
; Total fan-out                                ; 13422                                     ;
; Average fan-out                              ; 4.07                                      ;
+----------------------------------------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------+-------------------+--------------+-------------------+--------------+---------+-----------+-----------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                           ; LC Combinationals ; LC Registers ; Block Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                      ; Library Name ;
+------------------------------------------------------------------------------------------------------+-------------------+--------------+-------------------+--------------+---------+-----------+-----------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |ddl_ctrlr                                                                                           ; 1285 (67)         ; 1810 (20)    ; 270336            ; 0            ; 0       ; 0         ; 0         ; 108  ; 0            ; |ddl_ctrlr                                                                                                                                                                                                                                                                                               ;              ;
;    |AUTO_RESET_MODULE:inst54|                                                                        ; 2 (2)             ; 1 (1)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|AUTO_RESET_MODULE:inst54                                                                                                                                                                                                                                                                      ;              ;
;    |DDL_SOFT_RESET_MODULE:inst7|                                                                     ; 45 (45)           ; 60 (60)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|DDL_SOFT_RESET_MODULE:inst7                                                                                                                                                                                                                                                                   ;              ;
;    |FIFO_DDL:inst12|                                                                                 ; 51 (0)            ; 44 (0)       ; 32768             ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|FIFO_DDL:inst12                                                                                                                                                                                                                                                                               ;              ;
;       |scfifo:scfifo_component|                                                                      ; 51 (0)            ; 44 (0)       ; 32768             ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|FIFO_DDL:inst12|scfifo:scfifo_component                                                                                                                                                                                                                                                       ;              ;
;          |scfifo_hu31:auto_generated|                                                                ; 51 (0)            ; 44 (0)       ; 32768             ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated                                                                                                                                                                                                                            ;              ;
;             |a_dpfifo_o441:dpfifo|                                                                   ; 51 (22)           ; 44 (15)      ; 32768             ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo                                                                                                                                                                                                       ;              ;
;                |altsyncram_t3e1:FIFOram|                                                             ; 0 (0)             ; 0 (0)        ; 32768             ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram                                                                                                                                                                               ;              ;
;                |cntr_8m7:usedw_counter|                                                              ; 10 (10)           ; 10 (10)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter                                                                                                                                                                                ;              ;
;                |cntr_kkb:rd_ptr_msb|                                                                 ; 9 (9)             ; 9 (9)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_kkb:rd_ptr_msb                                                                                                                                                                                   ;              ;
;                |cntr_slb:wr_ptr|                                                                     ; 10 (10)           ; 10 (10)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_slb:wr_ptr                                                                                                                                                                                       ;              ;
;    |L0_DELAY:inst68|                                                                                 ; 11 (11)           ; 9 (9)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|L0_DELAY:inst68                                                                                                                                                                                                                                                                               ;              ;
;    |L0_TO_COLUMN_GEN:inst74|                                                                         ; 24 (24)           ; 14 (14)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|L0_TO_COLUMN_GEN:inst74                                                                                                                                                                                                                                                                       ;              ;
;    |LED_COUNTER:inst58|                                                                              ; 22 (0)            ; 22 (0)       ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|LED_COUNTER:inst58                                                                                                                                                                                                                                                                            ;              ;
;       |lpm_counter:lpm_counter_component|                                                            ; 22 (0)            ; 22 (0)       ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|LED_COUNTER:inst58|lpm_counter:lpm_counter_component                                                                                                                                                                                                                                          ;              ;
;          |cntr_c8j:auto_generated|                                                                   ; 22 (22)           ; 22 (22)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|LED_COUNTER:inst58|lpm_counter:lpm_counter_component|cntr_c8j:auto_generated                                                                                                                                                                                                                  ;              ;
;    |PLL0:inst44|                                                                                     ; 0 (0)             ; 0 (0)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|PLL0:inst44                                                                                                                                                                                                                                                                                   ;              ;
;       |altpll:altpll_component|                                                                      ; 0 (0)             ; 0 (0)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|PLL0:inst44|altpll:altpll_component                                                                                                                                                                                                                                                           ;              ;
;    |TTCRX_RESETn_COUNTER:inst49|                                                                     ; 32 (0)            ; 32 (0)       ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|TTCRX_RESETn_COUNTER:inst49                                                                                                                                                                                                                                                                   ;              ;
;       |lpm_counter:lpm_counter_component|                                                            ; 32 (0)            ; 32 (0)       ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component                                                                                                                                                                                                                                 ;              ;
;          |cntr_d5i:auto_generated|                                                                   ; 32 (32)           ; 32 (32)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated                                                                                                                                                                                                         ;              ;
;    |TTCRX_RESETn_COUNTER:inst50|                                                                     ; 32 (0)            ; 32 (0)       ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|TTCRX_RESETn_COUNTER:inst50                                                                                                                                                                                                                                                                   ;              ;
;       |lpm_counter:lpm_counter_component|                                                            ; 32 (0)            ; 32 (0)       ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component                                                                                                                                                                                                                                 ;              ;
;          |cntr_d5i:auto_generated|                                                                   ; 32 (32)           ; 32 (32)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated                                                                                                                                                                                                         ;              ;
;    |TTCRX_SOFT_RESET_MODULE:inst66|                                                                  ; 1 (1)             ; 0 (0)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|TTCRX_SOFT_RESET_MODULE:inst66                                                                                                                                                                                                                                                                ;              ;
;    |TTCRX_SOFT_RESET_MODULE_1:inst6|                                                                 ; 2 (2)             ; 0 (0)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|TTCRX_SOFT_RESET_MODULE_1:inst6                                                                                                                                                                                                                                                               ;              ;
;    |TTC_COMMUNICATION:inst13|                                                                        ; 168 (168)         ; 215 (215)    ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|TTC_COMMUNICATION:inst13                                                                                                                                                                                                                                                                      ;              ;
;    |ddlctrlr:inst|                                                                                   ; 377 (377)         ; 261 (261)    ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|ddlctrlr:inst                                                                                                                                                                                                                                                                                 ;              ;
;    |header:inst15|                                                                                   ; 121 (121)         ; 15 (15)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|header:inst15                                                                                                                                                                                                                                                                                 ;              ;
;    |sld_hub:sld_hub_inst|                                                                            ; 81 (47)           ; 76 (48)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_hub:sld_hub_inst                                                                                                                                                                                                                                                                          ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                      ; 17 (17)           ; 9 (9)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                  ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                    ; 17 (17)           ; 19 (19)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                ;              ;
;    |sld_signaltap:auto_signaltap_0|                                                                  ; 249 (1)           ; 1009 (0)     ; 237568            ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                ;              ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                        ; 248 (16)          ; 1009 (385)   ; 237568            ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                          ;              ;
;          |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 2 (0)             ; 76 (76)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                           ;              ;
;             |lpm_decode:wdecoder|                                                                    ; 2 (0)             ; 0 (0)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                       ;              ;
;                |decode_trf:auto_generated|                                                           ; 2 (2)             ; 0 (0)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_trf:auto_generated                                                                                                             ;              ;
;          |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)             ; 0 (0)        ; 237568            ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ;              ;
;             |altsyncram_lo14:auto_generated|                                                         ; 0 (0)             ; 0 (0)        ; 237568            ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_lo14:auto_generated                                                                                                                                           ;              ;
;          |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 0 (0)             ; 12 (12)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ;              ;
;          |lpm_shiftreg:status_register|                                                              ; 17 (17)           ; 17 (17)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ;              ;
;          |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 84 (84)           ; 69 (69)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ;              ;
;          |sld_ela_control:ela_control|                                                               ; 74 (2)            ; 309 (2)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ;              ;
;             |lpm_shiftreg:trigger_config_deserialize|                                                ; 0 (0)             ; 4 (4)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ;              ;
;             |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 58 (0)            ; 290 (0)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ;              ;
;                |lpm_shiftreg:trigger_condition_deserialize|                                          ; 0 (0)             ; 174 (174)    ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ;              ;
;                |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 58 (0)            ; 116 (0)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                           ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ;              ;
;             |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 13 (13)           ; 11 (1)       ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ;              ;
;                |lpm_shiftreg:trigger_config_deserialize|                                             ; 0 (0)             ; 10 (10)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ;              ;
;             |sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|                      ; 1 (0)             ; 2 (0)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match                                                                                                                            ;              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                               ; 1 (1)             ; 2 (2)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                      ;              ;
;          |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 43 (10)           ; 133 (0)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ;              ;
;             |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 8 (0)             ; 6 (0)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ;              ;
;                |cntr_bdi:auto_generated|                                                             ; 8 (8)             ; 6 (6)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_bdi:auto_generated                                                       ;              ;
;             |lpm_counter:read_pointer_counter|                                                       ; 12 (0)            ; 12 (0)       ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ;              ;
;                |cntr_66j:auto_generated|                                                             ; 12 (12)           ; 12 (12)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_66j:auto_generated                                                                                ;              ;
;             |lpm_counter:status_advance_pointer_counter|                                             ; 7 (0)             ; 5 (0)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ;              ;
;                |cntr_8di:auto_generated|                                                             ; 7 (7)             ; 5 (5)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_8di:auto_generated                                                                      ;              ;
;             |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)             ; 1 (0)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                 ;              ;
;                |cntr_ivi:auto_generated|                                                             ; 3 (3)             ; 1 (1)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_ivi:auto_generated                                                                         ;              ;
;             |lpm_shiftreg:info_data_shift_out|                                                       ; 0 (0)             ; 25 (25)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ;              ;
;             |lpm_shiftreg:ram_data_shift_out|                                                        ; 2 (2)             ; 59 (59)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ;              ;
;             |lpm_shiftreg:status_data_shift_out|                                                     ; 1 (1)             ; 25 (25)      ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ;              ;
;          |sld_rom_sr:crc_rom_sr|                                                                     ; 12 (12)           ; 8 (8)        ; 0                 ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |ddl_ctrlr|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ;              ;
+------------------------------------------------------------------------------------------------------+-------------------+--------------+-------------------+--------------+---------+-----------+-----------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+
; Name                                                                                                                                                           ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+
; FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; 1024         ; 32           ; 1024         ; 32           ; 32768  ; None ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_lo14:auto_generated|ALTSYNCRAM ; M4K  ; Simple Dual Port ; 4096         ; 58           ; 4096         ; 58           ; 237568 ; None ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                                                                            ;
+--------+--------------+---------+--------------+--------------+----------------------------------------+---------------------------------------------------------+
; Vendor ; IP Core Name ; Version ; Release Date ; License Type ; Entity Instance                        ; IP Include File                                         ;
+--------+--------------+---------+--------------+--------------+----------------------------------------+---------------------------------------------------------+
; Altera ; FIFO         ; N/A     ; N/A          ; N/A          ; |ddl_ctrlr|FIFO_DDL:inst12             ; C:/HMPID-FPGA/RCB_P2_23 - Copy/FIFO_DDL.vhd             ;
; Altera ; LPM_COUNTER  ; N/A     ; N/A          ; N/A          ; |ddl_ctrlr|LED_COUNTER:inst58          ; C:/HMPID-FPGA/RCB_P2_23 - Copy/LED_COUNTER.vhd          ;
; Altera ; ALTPLL       ; N/A     ; N/A          ; N/A          ; |ddl_ctrlr|PLL0:inst44                 ; C:/HMPID-FPGA/RCB_P2_23 - Copy/PLL0.tdf                 ;
; Altera ; LPM_COUNTER  ; N/A     ; N/A          ; N/A          ; |ddl_ctrlr|TTCRX_RESETn_COUNTER:inst49 ; C:/HMPID-FPGA/RCB_P2_23 - Copy/TTCRX_RESETn_COUNTER.vhd ;
; Altera ; LPM_COUNTER  ; N/A     ; N/A          ; N/A          ; |ddl_ctrlr|TTCRX_RESETn_COUNTER:inst50 ; C:/HMPID-FPGA/RCB_P2_23 - Copy/TTCRX_RESETn_COUNTER.vhd ;
+--------+--------------+---------+--------------+--------------+----------------------------------------+---------------------------------------------------------+


Encoding Type: Safe One-Hot
+-------------------------------------------------------------------------------------+
; State Machine - |ddl_ctrlr|L0_TO_COLUMN_GEN:inst74|MODULE_SM                        ;
+---------------+---------------+-------------+---------+---------+------------+------+
; Name          ; FINAL_STATE_1 ; FINAL_STATE ; L0_UP_2 ; L0_UP_1 ; WAIT_STATE ; IDLE ;
+---------------+---------------+-------------+---------+---------+------------+------+
; IDLE          ; 0             ; 0           ; 0       ; 0       ; 0          ; 1    ;
; WAIT_STATE    ; 0             ; 0           ; 0       ; 0       ; 1          ; 0    ;
; L0_UP_1       ; 0             ; 0           ; 0       ; 1       ; 0          ; 0    ;
; L0_UP_2       ; 0             ; 0           ; 1       ; 0       ; 0          ; 0    ;
; FINAL_STATE   ; 0             ; 1           ; 0       ; 0       ; 0          ; 0    ;
; FINAL_STATE_1 ; 1             ; 0           ; 0       ; 0       ; 0          ; 0    ;
+---------------+---------------+-------------+---------+---------+------------+------+


Encoding Type: Safe One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |ddl_ctrlr|header:inst15|HEADER_SM                                                                                                                                                                    ;
+-------------+------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------+
; Name        ; HEADER_END ; NOSTRA_WRD4 ; NOSTRA_WRD3 ; NOSTRA_WRD2 ; NOSTRA_WRD1 ; NOSTRA_WRD0 ; HEADER_WRD7 ; HEADER_WRD6 ; HEADER_WRD5 ; HEADER_WRD4 ; HEADER_WRD3 ; HEADER_WRD2 ; HEADER_WRD1 ; HEADER_WRD0 ; IDLE ;
+-------------+------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------+
; IDLE        ; 0          ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 1    ;
; HEADER_WRD0 ; 0          ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 1           ; 0    ;
; HEADER_WRD1 ; 0          ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 1           ; 0           ; 0    ;
; HEADER_WRD2 ; 0          ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 1           ; 0           ; 0           ; 0    ;
; HEADER_WRD3 ; 0          ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 1           ; 0           ; 0           ; 0           ; 0    ;
; HEADER_WRD4 ; 0          ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 1           ; 0           ; 0           ; 0           ; 0           ; 0    ;
; HEADER_WRD5 ; 0          ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 1           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0    ;
; HEADER_WRD6 ; 0          ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 1           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0    ;
; HEADER_WRD7 ; 0          ; 0           ; 0           ; 0           ; 0           ; 0           ; 1           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0    ;
; NOSTRA_WRD0 ; 0          ; 0           ; 0           ; 0           ; 0           ; 1           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0    ;
; NOSTRA_WRD1 ; 0          ; 0           ; 0           ; 0           ; 1           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0    ;
; NOSTRA_WRD2 ; 0          ; 0           ; 0           ; 1           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0    ;
; NOSTRA_WRD3 ; 0          ; 0           ; 1           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0    ;
; NOSTRA_WRD4 ; 0          ; 1           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0    ;
; HEADER_END  ; 1          ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0    ;
+-------------+------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------+


Encoding Type: Safe One-Hot
+-----------------------------------------------------+
; State Machine - |ddl_ctrlr|L0_DELAY:inst68|DELAY_SM ;
+-----------+-----------+--------+--------------------+
; Name      ; END_STATE ; L0_OUT ; IDLE               ;
+-----------+-----------+--------+--------------------+
; IDLE      ; 0         ; 0      ; 1                  ;
; L0_OUT    ; 0         ; 1      ; 0                  ;
; END_STATE ; 1         ; 0      ; 0                  ;
+-----------+-----------+--------+--------------------+


Encoding Type: Safe One-Hot
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |ddl_ctrlr|TTC_COMMUNICATION:inst13|DECODER_SM                                                                                                                                                                                                                                                                   ;
+------------------------+--------------+--------------+------------------------+----------------+-----------+----------------+-----------+----------------+-----------+----------------+-----------+----------------+-----------+----------------+-----------+----------------+-----------+------------+-----------+--------------+
; Name                   ; L2r_HEADER_2 ; L2r_HEADER_1 ; TRIGGER_DISCRIMINATION ; L2a_WORD8_WAIT ; L2a_WORD8 ; L2a_WORD7_WAIT ; L2a_WORD7 ; L2a_WORD6_WAIT ; L2a_WORD6 ; L2a_WORD5_WAIT ; L2a_WORD5 ; L2a_WORD4_WAIT ; L2a_WORD4 ; L2a_WORD3_WAIT ; L2a_WORD3 ; L2a_WORD2_WAIT ; L2a_WORD2 ; L2a_HEADER ; L1_HEADER ; IDLE_DECODER ;
+------------------------+--------------+--------------+------------------------+----------------+-----------+----------------+-----------+----------------+-----------+----------------+-----------+----------------+-----------+----------------+-----------+----------------+-----------+------------+-----------+--------------+
; IDLE_DECODER           ; 0            ; 0            ; 0                      ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0          ; 0         ; 1            ;
; L1_HEADER              ; 0            ; 0            ; 0                      ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0          ; 1         ; 0            ;
; L2a_HEADER             ; 0            ; 0            ; 0                      ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 1          ; 0         ; 0            ;
; L2a_WORD2              ; 0            ; 0            ; 0                      ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 1         ; 0          ; 0         ; 0            ;
; L2a_WORD2_WAIT         ; 0            ; 0            ; 0                      ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 1              ; 0         ; 0          ; 0         ; 0            ;
; L2a_WORD3              ; 0            ; 0            ; 0                      ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 1         ; 0              ; 0         ; 0          ; 0         ; 0            ;
; L2a_WORD3_WAIT         ; 0            ; 0            ; 0                      ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 1              ; 0         ; 0              ; 0         ; 0          ; 0         ; 0            ;
; L2a_WORD4              ; 0            ; 0            ; 0                      ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 1         ; 0              ; 0         ; 0              ; 0         ; 0          ; 0         ; 0            ;
; L2a_WORD4_WAIT         ; 0            ; 0            ; 0                      ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 1              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0          ; 0         ; 0            ;
; L2a_WORD5              ; 0            ; 0            ; 0                      ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 1         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0          ; 0         ; 0            ;
; L2a_WORD5_WAIT         ; 0            ; 0            ; 0                      ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 1              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0          ; 0         ; 0            ;
; L2a_WORD6              ; 0            ; 0            ; 0                      ; 0              ; 0         ; 0              ; 0         ; 0              ; 1         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0          ; 0         ; 0            ;
; L2a_WORD6_WAIT         ; 0            ; 0            ; 0                      ; 0              ; 0         ; 0              ; 0         ; 1              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0          ; 0         ; 0            ;
; L2a_WORD7              ; 0            ; 0            ; 0                      ; 0              ; 0         ; 0              ; 1         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0          ; 0         ; 0            ;
; L2a_WORD7_WAIT         ; 0            ; 0            ; 0                      ; 0              ; 0         ; 1              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0          ; 0         ; 0            ;
; L2a_WORD8              ; 0            ; 0            ; 0                      ; 0              ; 1         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0          ; 0         ; 0            ;
; L2a_WORD8_WAIT         ; 0            ; 0            ; 0                      ; 1              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0          ; 0         ; 0            ;
; TRIGGER_DISCRIMINATION ; 0            ; 0            ; 1                      ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0          ; 0         ; 0            ;
; L2r_HEADER_1           ; 0            ; 1            ; 0                      ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0          ; 0         ; 0            ;
; L2r_HEADER_2           ; 1            ; 0            ; 0                      ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0              ; 0         ; 0          ; 0         ; 0            ;
+------------------------+--------------+--------------+------------------------+----------------+-----------+----------------+-----------+----------------+-----------+----------------+-----------+----------------+-----------+----------------+-----------+----------------+-----------+------------+-----------+--------------+


Encoding Type: Safe One-Hot
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |ddl_ctrlr|TTC_COMMUNICATION:inst13|SEQ_CONTROLLER_SM                                                                                                                                                                                                                                                                                                                    ;
+----------------------+---------------+------------+--------------+--------------+--------------+----------------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+-------------+------------+------------+------------+---------------------+---------------------+-------------------+------------+---------------------+
; Name                 ; L0_L1_MISSING ; L0_MISSING ; L2_MISSING_3 ; L2_MISSING_2 ; L2_MISSING_1 ; L2_TIMEOUT_VIOLATION ; L2r_SEND_4a ; L2r_SEND_3a ; L2r_SEND_2a ; L2r_SEND_3 ; L2r_SEND_2 ; L2r_SEND_1 ; L2a_SEND_3 ; L2a_SEND_2 ; L2a_SEND_1a ; L2a_SEND_1 ; L2_WAITING ; L1_MISSING ; L1_TIMEOUT_REJECT_2 ; L1_TIMEOUT_REJECT_1 ; L1_TIME_VIOLATION ; L1_WAITING ; IDLE_SEQ_CONTROLLER ;
+----------------------+---------------+------------+--------------+--------------+--------------+----------------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+-------------+------------+------------+------------+---------------------+---------------------+-------------------+------------+---------------------+
; IDLE_SEQ_CONTROLLER  ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 1                   ;
; L1_WAITING           ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 1          ; 0                   ;
; L1_TIME_VIOLATION    ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 1                 ; 0          ; 0                   ;
; L1_TIMEOUT_REJECT_1  ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 1                   ; 0                 ; 0          ; 0                   ;
; L1_TIMEOUT_REJECT_2  ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 1                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L1_MISSING           ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 1          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L2_WAITING           ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 1          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L2a_SEND_1           ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 1          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L2a_SEND_1a          ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 1           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L2a_SEND_2           ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 1          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L2a_SEND_3           ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 1          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L2r_SEND_1           ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 1          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L2r_SEND_2           ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 1          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L2r_SEND_3           ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 1          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L2r_SEND_2a          ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 1           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L2r_SEND_3a          ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 1           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L2r_SEND_4a          ; 0             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 1           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L2_TIMEOUT_VIOLATION ; 0             ; 0          ; 0            ; 0            ; 0            ; 1                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L2_MISSING_1         ; 0             ; 0          ; 0            ; 0            ; 1            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L2_MISSING_2         ; 0             ; 0          ; 0            ; 1            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L2_MISSING_3         ; 0             ; 0          ; 1            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L0_MISSING           ; 0             ; 1          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
; L0_L1_MISSING        ; 1             ; 0          ; 0            ; 0            ; 0            ; 0                    ; 0           ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0           ; 0          ; 0          ; 0          ; 0                   ; 0                   ; 0                 ; 0          ; 0                   ;
+----------------------+---------------+------------+--------------+--------------+--------------+----------------------+-------------+-------------+-------------+------------+------------+------------+------------+------------+-------------+------------+------------+------------+---------------------+---------------------+-------------------+------------+---------------------+


Encoding Type: Safe One-Hot
+------------------------------------------------------------------------------------------------------------+
; State Machine - |ddl_ctrlr|DDL_SOFT_RESET_MODULE:inst7|MODULE_SM                                           ;
+------------------------+-------------+-------------+------------------------+-----------------------+------+
; Name                   ; FINAL_STATE ; RESET_STATE ; LOAD_RESET_LENGHT_REG1 ; LOAD_RESET_LENGHT_REG ; IDLE ;
+------------------------+-------------+-------------+------------------------+-----------------------+------+
; IDLE                   ; 0           ; 0           ; 0                      ; 0                     ; 1    ;
; LOAD_RESET_LENGHT_REG  ; 0           ; 0           ; 0                      ; 1                     ; 0    ;
; LOAD_RESET_LENGHT_REG1 ; 0           ; 0           ; 1                      ; 0                     ; 0    ;
; RESET_STATE            ; 0           ; 1           ; 0                      ; 0                     ; 0    ;
; FINAL_STATE            ; 1           ; 0           ; 0                      ; 0                     ; 0    ;
+------------------------+-------------+-------------+------------------------+-----------------------+------+


Encoding Type: Safe One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |ddl_ctrlr|ddlctrlr:inst|RCB_SM                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------------------+-----------------+-----------------+-----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+------------------+---------------------+--------------------+-------------------+-------------------+-------------------+-------------------+-----------------------+---------+----------+--------------+-----------------+-------------------+------------------+-------------+---------------+-------------+----------------+------------------+-------------------+------------------+------------------+------------------+-----------------+----------------+---------------+------------------+--------------------------+------------------+-------------------+--------------+-----------+----------+--------------------------+--------------------------+----------------------+------------------+--------------------+-----------------+-------------------+-------------------+-----------------+---------------------+--------------------+-------------------+---------------------+------------------+---------------+---------------+----------+
; Name                     ; ZERO_SUPP_ON_12 ; ZERO_SUPP_ON_11 ; ZERO_SUPP_ON_10 ; ZERO_SUPP_ON_9 ; ZERO_SUPP_ON_8 ; ZERO_SUPP_ON_7 ; ZERO_SUPP_ON_6 ; ZERO_SUPP_ON_5 ; ZERO_SUPP_ON_4 ; ZERO_SUPP_ON_3 ; ZERO_SUPP_ON_2 ; ZERO_SUPP_ON_1 ; CLEAR_BUSY_STATE ; WAIT_FOR_CLEAR_BUSY ; SET_L0_DELAY_STATE ; BUSY_RESET_STATE4 ; BUSY_RESET_STATE3 ; BUSY_RESET_STATE2 ; BUSY_RESET_STATE1 ; SET_L1A_LATENCY_STATE ; END_ALL ; END_LOOP ; RCB_END_LOOP ; RCB_STATUS_LOOP ; STRD_WAIT_STATE2a ; STRD_WAIT_STATE2 ; WAIT_STATE1 ; STRD_DIR_WAIT ; BLOCK_EOBTR ; BLOCK_READ_END ; BLOCK_READ_WAIT3 ; BLOCK_READ_STATE1 ; BLOCK_READ_WAIT2 ; BLOCK_READ_WAIT1 ; BLOCK_READ_START ; BLOCK_WRITE_END ; RCB_STATUS_ERR ; WR_FLAG_CHECK ; BLOCK_WRITE_LOOP ; BLOCK_WRITE_FIFO_COMPARE ; BLOCK_WRITE_FIFO ; BLOCK_WRITE_START ; READ_PEDLOOP ; READ_EOB1 ; READ_EOB ; SEND_LAST_SEGMENT_WORD_2 ; SEND_LAST_SEGMENT_WORD_1 ; CHECK_ANALOG_READOUT ; READ_PULSE_fbTEN ; READ_DATA_TRANSFER ; READ_DATA_STATE ; SEG_SEL_ANTONIO_2 ; SEG_SEL_ANTONIO_1 ; SEG_SEL_ANTONIO ; READ_SEQ_ERROR_FLAG ; READ_WAITFORHEADER ; READ_HEADER_START ; READ_WAIT_FOR_EOBTR ; READ_L2A_WAITING ; READ_BEN_WAIT ; READ_DIR_WAIT ; IDLE_RCB ;
+--------------------------+-----------------+-----------------+-----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+------------------+---------------------+--------------------+-------------------+-------------------+-------------------+-------------------+-----------------------+---------+----------+--------------+-----------------+-------------------+------------------+-------------+---------------+-------------+----------------+------------------+-------------------+------------------+------------------+------------------+-----------------+----------------+---------------+------------------+--------------------------+------------------+-------------------+--------------+-----------+----------+--------------------------+--------------------------+----------------------+------------------+--------------------+-----------------+-------------------+-------------------+-----------------+---------------------+--------------------+-------------------+---------------------+------------------+---------------+---------------+----------+
; IDLE_RCB                 ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 1        ;
; READ_DIR_WAIT            ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 1             ; 0        ;
; READ_BEN_WAIT            ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 1             ; 0             ; 0        ;
; READ_L2A_WAITING         ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 1                ; 0             ; 0             ; 0        ;
; READ_WAIT_FOR_EOBTR      ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 1                   ; 0                ; 0             ; 0             ; 0        ;
; READ_HEADER_START        ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 1                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; READ_WAITFORHEADER       ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 1                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; READ_SEQ_ERROR_FLAG      ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 1                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; SEG_SEL_ANTONIO          ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 1               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; SEG_SEL_ANTONIO_1        ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 1                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; SEG_SEL_ANTONIO_2        ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 1                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; READ_DATA_STATE          ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 1               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; READ_DATA_TRANSFER       ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 1                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; READ_PULSE_fbTEN         ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 1                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; CHECK_ANALOG_READOUT     ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 1                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; SEND_LAST_SEGMENT_WORD_1 ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 1                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; SEND_LAST_SEGMENT_WORD_2 ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 1                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; READ_EOB                 ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 1        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; READ_EOB1                ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 1         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; READ_PEDLOOP             ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 1            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; BLOCK_WRITE_START        ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 1                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; BLOCK_WRITE_FIFO         ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 1                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; BLOCK_WRITE_FIFO_COMPARE ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 1                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; BLOCK_WRITE_LOOP         ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 1                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; WR_FLAG_CHECK            ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 1             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; RCB_STATUS_ERR           ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 1              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; BLOCK_WRITE_END          ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 1               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; BLOCK_READ_START         ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 1                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; BLOCK_READ_WAIT1         ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 1                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; BLOCK_READ_WAIT2         ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 1                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; BLOCK_READ_STATE1        ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 1                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; BLOCK_READ_WAIT3         ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 1                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; BLOCK_READ_END           ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 1              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; BLOCK_EOBTR              ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 1           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; STRD_DIR_WAIT            ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 1             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; WAIT_STATE1              ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 1           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; STRD_WAIT_STATE2         ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 1                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; STRD_WAIT_STATE2a        ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 1                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; RCB_STATUS_LOOP          ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 1               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; RCB_END_LOOP             ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 1            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; END_LOOP                 ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 1        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; END_ALL                  ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 1       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; SET_L1A_LATENCY_STATE    ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 1                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; BUSY_RESET_STATE1        ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 1                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; BUSY_RESET_STATE2        ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 1                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; BUSY_RESET_STATE3        ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 1                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; BUSY_RESET_STATE4        ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 1                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; SET_L0_DELAY_STATE       ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 1                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; WAIT_FOR_CLEAR_BUSY      ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 1                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; CLEAR_BUSY_STATE         ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; ZERO_SUPP_ON_1           ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; ZERO_SUPP_ON_2           ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; ZERO_SUPP_ON_3           ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; ZERO_SUPP_ON_4           ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; ZERO_SUPP_ON_5           ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; ZERO_SUPP_ON_6           ; 0               ; 0               ; 0               ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; ZERO_SUPP_ON_7           ; 0               ; 0               ; 0               ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; ZERO_SUPP_ON_8           ; 0               ; 0               ; 0               ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; ZERO_SUPP_ON_9           ; 0               ; 0               ; 0               ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; ZERO_SUPP_ON_10          ; 0               ; 0               ; 1               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; ZERO_SUPP_ON_11          ; 0               ; 1               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
; ZERO_SUPP_ON_12          ; 1               ; 0               ; 0               ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0                ; 0                   ; 0                  ; 0                 ; 0                 ; 0                 ; 0                 ; 0                     ; 0       ; 0        ; 0            ; 0               ; 0                 ; 0                ; 0           ; 0             ; 0           ; 0              ; 0                ; 0                 ; 0                ; 0                ; 0                ; 0               ; 0              ; 0             ; 0                ; 0                        ; 0                ; 0                 ; 0            ; 0         ; 0        ; 0                        ; 0                        ; 0                    ; 0                ; 0                  ; 0               ; 0                 ; 0                 ; 0               ; 0                   ; 0                  ; 0                 ; 0                   ; 0                ; 0             ; 0             ; 0        ;
+--------------------------+-----------------+-----------------+-----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+----------------+------------------+---------------------+--------------------+-------------------+-------------------+-------------------+-------------------+-----------------------+---------+----------+--------------+-----------------+-------------------+------------------+-------------+---------------+-------------+----------------+------------------+-------------------+------------------+------------------+------------------+-----------------+----------------+---------------+------------------+--------------------------+------------------+-------------------+--------------+-----------+----------+--------------------------+--------------------------+----------------------+------------------+--------------------+-----------------+-------------------+-------------------+-----------------+---------------------+--------------------+-------------------+---------------------+------------------+---------------+---------------+----------+


Encoding Type: Safe One-Hot
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |ddl_ctrlr|ddlctrlr:inst|LOCAL_SM                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+-------------+-------------+------------+------------+------------+------------+------------+-----------+----------+--------------+--------------+---------------+---------------+--------------+------------+------------+-----------+-----------+---------------+-----------+----------+----------+----------+------------+------------+------------+-----------+---------------+-------------+-------------+-------------+-----------+-------------+-----------+--------------------+--------------------+------------------+------------+--------------+------------+
; Name               ; LOC_ZERO_SUPP_ON_7 ; LOC_ZERO_SUPP_ON_6 ; LOC_ZERO_SUPP_ON_5 ; LOC_ZERO_SUPP_ON_4 ; LOC_ZERO_SUPP_ON_3 ; LOC_ZERO_SUPP_ON_2 ; LOC_ZERO_SUPP_ON_1 ; OPEN_DATA_2 ; END_SEL_SEG ; SEL_SEG_1e ; SEL_SEG_1d ; SEL_SEG_1c ; SEL_SEG_1b ; SEL_SEG_1a ; SEND_END1 ; SEND_END ; STATUS_READ2 ; STATUS_READ1 ; STATE_CHANGE2 ; STATE_CHANGE1 ; STATE_CHANGE ; STATEWR_2B ; STATEWR_2A ; STATEWR_2 ; STATEWR_1 ; DATA_LOOP_END ; DATA_LOOP ; DATA_WR3 ; DATA_WR2 ; DATA_WR1 ; DATA_CONF3 ; DATA_CONF2 ; DATA_CONF1 ; DATA_CONF ; CLMN_READ_END ; LOOP_DATA_3 ; LOOP_DATA_2 ; LOOP_DATA_1 ; LOOP_DATA ; OPEN_DATA_1 ; OPEN_DATA ; CLMN_READ_STATUS_2 ; CLMN_READ_STATUS_1 ; CLMN_READ_STATUS ; SEL_COLUMN ; SEL_FUNCTION ; IDLE_LOCAL ;
+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+-------------+-------------+------------+------------+------------+------------+------------+-----------+----------+--------------+--------------+---------------+---------------+--------------+------------+------------+-----------+-----------+---------------+-----------+----------+----------+----------+------------+------------+------------+-----------+---------------+-------------+-------------+-------------+-----------+-------------+-----------+--------------------+--------------------+------------------+------------+--------------+------------+
; IDLE_LOCAL         ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 1          ;
; SEL_FUNCTION       ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 1            ; 0          ;
; SEL_COLUMN         ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 1          ; 0            ; 0          ;
; CLMN_READ_STATUS   ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 1                ; 0          ; 0            ; 0          ;
; CLMN_READ_STATUS_1 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 1                  ; 0                ; 0          ; 0            ; 0          ;
; CLMN_READ_STATUS_2 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 1                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; OPEN_DATA          ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 1         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; OPEN_DATA_1        ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 1           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; LOOP_DATA          ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 1         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; LOOP_DATA_1        ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 1           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; LOOP_DATA_2        ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 1           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; LOOP_DATA_3        ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 1           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; CLMN_READ_END      ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 1             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; DATA_CONF          ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 1         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; DATA_CONF1         ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 1          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; DATA_CONF2         ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 1          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; DATA_CONF3         ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 1          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; DATA_WR1           ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 1        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; DATA_WR2           ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 1        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; DATA_WR3           ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 1        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; DATA_LOOP          ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 1         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; DATA_LOOP_END      ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 1             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; STATEWR_1          ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 1         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; STATEWR_2          ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 1         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; STATEWR_2A         ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 1          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; STATEWR_2B         ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 1          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; STATE_CHANGE       ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 1            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; STATE_CHANGE1      ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 1             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; STATE_CHANGE2      ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 1             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; STATUS_READ1       ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 1            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; STATUS_READ2       ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 1            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; SEND_END           ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 1        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; SEND_END1          ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 1         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; SEL_SEG_1a         ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 1          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; SEL_SEG_1b         ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 1          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; SEL_SEG_1c         ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 1          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; SEL_SEG_1d         ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 1          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; SEL_SEG_1e         ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 1          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; END_SEL_SEG        ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 1           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; OPEN_DATA_2        ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 1           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; LOC_ZERO_SUPP_ON_1 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 1                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; LOC_ZERO_SUPP_ON_2 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 1                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; LOC_ZERO_SUPP_ON_3 ; 0                  ; 0                  ; 0                  ; 0                  ; 1                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; LOC_ZERO_SUPP_ON_4 ; 0                  ; 0                  ; 0                  ; 1                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; LOC_ZERO_SUPP_ON_5 ; 0                  ; 0                  ; 1                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; LOC_ZERO_SUPP_ON_6 ; 0                  ; 1                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
; LOC_ZERO_SUPP_ON_7 ; 1                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0           ; 0           ; 0          ; 0          ; 0          ; 0          ; 0          ; 0         ; 0        ; 0            ; 0            ; 0             ; 0             ; 0            ; 0          ; 0          ; 0         ; 0         ; 0             ; 0         ; 0        ; 0        ; 0        ; 0          ; 0          ; 0          ; 0         ; 0             ; 0           ; 0           ; 0           ; 0         ; 0           ; 0         ; 0                  ; 0                  ; 0                ; 0          ; 0            ; 0          ;
+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+--------------------+-------------+-------------+------------+------------+------------+------------+------------+-----------+----------+--------------+--------------+---------------+---------------+--------------+------------+------------+-----------+-----------+---------------+-----------+----------+----------+----------+------------+------------+------------+-----------+---------------+-------------+-------------+-------------+-----------+-------------+-----------+--------------------+--------------------+------------------+------------+--------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Protected by Synthesis                                                                                                                                   ;
+----------------------------------------------------+------------------------------------------------------------------+--------------------------------------------+
; Register Name                                      ; Protected by Synthesis Attribute or Preserve Register Assignment ; Not to be Touched by Netlist Optimizations ;
+----------------------------------------------------+------------------------------------------------------------------+--------------------------------------------+
; ddlctrlr:inst|LOOP_DATA_1                          ; no                                                               ; yes                                        ;
; ddlctrlr:inst|IDLE_LOCAL                           ; no                                                               ; yes                                        ;
; ddlctrlr:inst|SEL_COLUMN                           ; no                                                               ; yes                                        ;
; ddlctrlr:inst|SEL_FUNCTION                         ; no                                                               ; yes                                        ;
; ddlctrlr:inst|DATA_CONF3                           ; no                                                               ; yes                                        ;
; ddlctrlr:inst|STATEWR_2B                           ; no                                                               ; yes                                        ;
; ddlctrlr:inst|STATE_CHANGE                         ; no                                                               ; yes                                        ;
; ddlctrlr:inst|STATE_CHANGE1                        ; no                                                               ; yes                                        ;
; ddlctrlr:inst|SEND_END                             ; no                                                               ; yes                                        ;
; ddlctrlr:inst|SEND_END1                            ; no                                                               ; yes                                        ;
; ddlctrlr:inst|SEL_SEG_1d                           ; no                                                               ; yes                                        ;
; ddlctrlr:inst|SEL_SEG_1e                           ; no                                                               ; yes                                        ;
; ddlctrlr:inst|END_SEL_SEG                          ; no                                                               ; yes                                        ;
; ddlctrlr:inst|LOC_ZERO_SUPP_ON_4                   ; no                                                               ; yes                                        ;
; ddlctrlr:inst|LOC_ZERO_SUPP_ON_5                   ; no                                                               ; yes                                        ;
; ddlctrlr:inst|LOC_ZERO_SUPP_ON_6                   ; no                                                               ; yes                                        ;
; ddlctrlr:inst|LOC_ZERO_SUPP_ON_7                   ; no                                                               ; yes                                        ;
; L0_TO_COLUMN_GEN:inst74|L0_UP_1                    ; no                                                               ; yes                                        ;
; L0_TO_COLUMN_GEN:inst74|L0_UP_2                    ; no                                                               ; yes                                        ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO_COMPARE             ; no                                                               ; yes                                        ;
; ddlctrlr:inst|BLOCK_WRITE_LOOP                     ; no                                                               ; yes                                        ;
; ddlctrlr:inst|DATA_WR1                             ; no                                                               ; yes                                        ;
; ddlctrlr:inst|DATA_WR2                             ; no                                                               ; yes                                        ;
; ddlctrlr:inst|DATA_WR3                             ; no                                                               ; yes                                        ;
; ddlctrlr:inst|DATA_LOOP                            ; no                                                               ; yes                                        ;
; ddlctrlr:inst|DATA_LOOP_END                        ; no                                                               ; yes                                        ;
; ddlctrlr:inst|STATEWR_1                            ; no                                                               ; yes                                        ;
; ddlctrlr:inst|STATEWR_2                            ; no                                                               ; yes                                        ;
; ddlctrlr:inst|STATEWR_2A                           ; no                                                               ; yes                                        ;
; ddlctrlr:inst|SEL_SEG_1a                           ; no                                                               ; yes                                        ;
; ddlctrlr:inst|SEL_SEG_1b                           ; no                                                               ; yes                                        ;
; ddlctrlr:inst|SEL_SEG_1c                           ; no                                                               ; yes                                        ;
; ddlctrlr:inst|LOC_ZERO_SUPP_ON_1                   ; no                                                               ; yes                                        ;
; ddlctrlr:inst|LOC_ZERO_SUPP_ON_2                   ; no                                                               ; yes                                        ;
; ddlctrlr:inst|LOC_ZERO_SUPP_ON_3                   ; no                                                               ; yes                                        ;
; ddlctrlr:inst|CLMN_READ_STATUS                     ; no                                                               ; yes                                        ;
; ddlctrlr:inst|CLMN_READ_STATUS_1                   ; no                                                               ; yes                                        ;
; ddlctrlr:inst|CLMN_READ_STATUS_2                   ; no                                                               ; yes                                        ;
; ddlctrlr:inst|OPEN_DATA_1                          ; no                                                               ; yes                                        ;
; ddlctrlr:inst|OPEN_DATA_2                          ; no                                                               ; yes                                        ;
; ddlctrlr:inst|LOOP_DATA                            ; no                                                               ; yes                                        ;
; ddlctrlr:inst|LOOP_DATA_2                          ; no                                                               ; yes                                        ;
; ddlctrlr:inst|DATA_CONF1                           ; no                                                               ; yes                                        ;
; ddlctrlr:inst|DATA_CONF2                           ; no                                                               ; yes                                        ;
; ddlctrlr:inst|STATUS_READ1                         ; no                                                               ; yes                                        ;
; ddlctrlr:inst|STATUS_READ2                         ; no                                                               ; yes                                        ;
; ddlctrlr:inst|DATA_CONF                            ; no                                                               ; yes                                        ;
; ddlctrlr:inst|STATE_CHANGE2                        ; no                                                               ; yes                                        ;
; ddlctrlr:inst|READ_SEQ_ERROR_FLAG                  ; no                                                               ; yes                                        ;
; ddlctrlr:inst|READ_HEADER_START                    ; no                                                               ; yes                                        ;
; ddlctrlr:inst|READ_L2A_WAITING                     ; no                                                               ; yes                                        ;
; ddlctrlr:inst|READ_DIR_WAIT                        ; no                                                               ; yes                                        ;
; ddlctrlr:inst|SEG_SEL_ANTONIO                      ; no                                                               ; yes                                        ;
; ddlctrlr:inst|SEG_SEL_ANTONIO_2                    ; no                                                               ; yes                                        ;
; ddlctrlr:inst|READ_DATA_TRANSFER                   ; no                                                               ; yes                                        ;
; ddlctrlr:inst|CHECK_ANALOG_READOUT                 ; no                                                               ; yes                                        ;
; ddlctrlr:inst|SEND_LAST_SEGMENT_WORD_2             ; no                                                               ; yes                                        ;
; ddlctrlr:inst|READ_EOB1                            ; no                                                               ; yes                                        ;
; ddlctrlr:inst|BLOCK_WRITE_START                    ; no                                                               ; yes                                        ;
; ddlctrlr:inst|RCB_STATUS_ERR                       ; no                                                               ; yes                                        ;
; ddlctrlr:inst|BLOCK_READ_WAIT1                     ; no                                                               ; yes                                        ;
; ddlctrlr:inst|BLOCK_READ_STATE1                    ; no                                                               ; yes                                        ;
; ddlctrlr:inst|BLOCK_READ_END                       ; no                                                               ; yes                                        ;
; ddlctrlr:inst|STRD_DIR_WAIT                        ; no                                                               ; yes                                        ;
; ddlctrlr:inst|STRD_WAIT_STATE2                     ; no                                                               ; yes                                        ;
; ddlctrlr:inst|RCB_STATUS_LOOP                      ; no                                                               ; yes                                        ;
; ddlctrlr:inst|END_LOOP                             ; no                                                               ; yes                                        ;
; ddlctrlr:inst|SET_L1A_LATENCY_STATE                ; no                                                               ; yes                                        ;
; ddlctrlr:inst|BUSY_RESET_STATE2                    ; no                                                               ; yes                                        ;
; ddlctrlr:inst|BUSY_RESET_STATE4                    ; no                                                               ; yes                                        ;
; ddlctrlr:inst|CLEAR_BUSY_STATE                     ; no                                                               ; yes                                        ;
; ddlctrlr:inst|ZERO_SUPP_ON_1                       ; no                                                               ; yes                                        ;
; ddlctrlr:inst|ZERO_SUPP_ON_3                       ; no                                                               ; yes                                        ;
; ddlctrlr:inst|ZERO_SUPP_ON_5                       ; no                                                               ; yes                                        ;
; ddlctrlr:inst|ZERO_SUPP_ON_7                       ; no                                                               ; yes                                        ;
; ddlctrlr:inst|ZERO_SUPP_ON_9                       ; no                                                               ; yes                                        ;
; ddlctrlr:inst|ZERO_SUPP_ON_11                      ; no                                                               ; yes                                        ;
; ddlctrlr:inst|READ_WAITFORHEADER                   ; no                                                               ; yes                                        ;
; ddlctrlr:inst|READ_BEN_WAIT                        ; no                                                               ; yes                                        ;
; ddlctrlr:inst|READ_DATA_STATE                      ; no                                                               ; yes                                        ;
; ddlctrlr:inst|SEND_LAST_SEGMENT_WORD_1             ; no                                                               ; yes                                        ;
; ddlctrlr:inst|READ_PEDLOOP                         ; no                                                               ; yes                                        ;
; ddlctrlr:inst|BLOCK_WRITE_END                      ; no                                                               ; yes                                        ;
; ddlctrlr:inst|BLOCK_READ_WAIT2                     ; no                                                               ; yes                                        ;
; ddlctrlr:inst|BLOCK_EOBTR                          ; no                                                               ; yes                                        ;
; ddlctrlr:inst|STRD_WAIT_STATE2a                    ; no                                                               ; yes                                        ;
; ddlctrlr:inst|END_ALL                              ; no                                                               ; yes                                        ;
; ddlctrlr:inst|BUSY_RESET_STATE3                    ; no                                                               ; yes                                        ;
; ddlctrlr:inst|ZERO_SUPP_ON_4                       ; no                                                               ; yes                                        ;
; ddlctrlr:inst|ZERO_SUPP_ON_8                       ; no                                                               ; yes                                        ;
; ddlctrlr:inst|ZERO_SUPP_ON_12                      ; no                                                               ; yes                                        ;
; ddlctrlr:inst|READ_WAIT_FOR_EOBTR                  ; no                                                               ; yes                                        ;
; ddlctrlr:inst|READ_PULSE_fbTEN                     ; no                                                               ; yes                                        ;
; ddlctrlr:inst|BLOCK_WRITE_FIFO                     ; no                                                               ; yes                                        ;
; ddlctrlr:inst|BLOCK_READ_WAIT3                     ; no                                                               ; yes                                        ;
; ddlctrlr:inst|RCB_END_LOOP                         ; no                                                               ; yes                                        ;
; ddlctrlr:inst|BUSY_RESET_STATE1                    ; no                                                               ; yes                                        ;
; ddlctrlr:inst|ZERO_SUPP_ON_2                       ; no                                                               ; yes                                        ;
; ddlctrlr:inst|ZERO_SUPP_ON_10                      ; no                                                               ; yes                                        ;
; ddlctrlr:inst|SEG_SEL_ANTONIO_1                    ; no                                                               ; yes                                        ;
; ddlctrlr:inst|WR_FLAG_CHECK                        ; no                                                               ; yes                                        ;
; ddlctrlr:inst|BLOCK_READ_START                     ; no                                                               ; yes                                        ;
; ddlctrlr:inst|ZERO_SUPP_ON_6                       ; no                                                               ; yes                                        ;
; ddlctrlr:inst|READ_EOB                             ; no                                                               ; yes                                        ;
; ddlctrlr:inst|SET_L0_DELAY_STATE                   ; no                                                               ; yes                                        ;
; ddlctrlr:inst|WAIT_FOR_CLEAR_BUSY                  ; no                                                               ; yes                                        ;
; ddlctrlr:inst|WAIT_STATE1                          ; no                                                               ; yes                                        ;
; DDL_SOFT_RESET_MODULE:inst7|RESET_STATE            ; no                                                               ; yes                                        ;
; ddlctrlr:inst|CLMN_READ_END                        ; no                                                               ; yes                                        ;
; L0_TO_COLUMN_GEN:inst74|FINAL_STATE_1              ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L1_TIMEOUT_REJECT_2       ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L1_TIMEOUT_REJECT_1       ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L2r_SEND_1                ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L2r_SEND_2                ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L2r_SEND_3                ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L2r_SEND_2a               ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L2r_SEND_3a               ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L2r_SEND_4a               ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L2_MISSING_2              ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L2_MISSING_3              ; no                                                               ; yes                                        ;
; L0_TO_COLUMN_GEN:inst74|IDLE                       ; no                                                               ; yes                                        ;
; L0_DELAY:inst68|L0_OUT                             ; no                                                               ; yes                                        ;
; L0_TO_COLUMN_GEN:inst74|WAIT_STATE                 ; no                                                               ; yes                                        ;
; L0_TO_COLUMN_GEN:inst74|FINAL_STATE                ; no                                                               ; yes                                        ;
; ddlctrlr:inst|IDLE_RCB                             ; no                                                               ; yes                                        ;
; header:inst15|HEADER_END                           ; no                                                               ; yes                                        ;
; DDL_SOFT_RESET_MODULE:inst7|LOAD_RESET_LENGHT_REG1 ; no                                                               ; yes                                        ;
; DDL_SOFT_RESET_MODULE:inst7|LOAD_RESET_LENGHT_REG  ; no                                                               ; yes                                        ;
; DDL_SOFT_RESET_MODULE:inst7|IDLE                   ; no                                                               ; yes                                        ;
; DDL_SOFT_RESET_MODULE:inst7|FINAL_STATE            ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L1_TIME_VIOLATION         ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L1_WAITING                ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|IDLE_SEQ_CONTROLLER       ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L1_MISSING                ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L2_WAITING                ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L2a_SEND_1                ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L2a_SEND_1a               ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L2a_SEND_2                ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L2a_SEND_3                ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L2_TIMEOUT_VIOLATION      ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L2_MISSING_1              ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L0_MISSING                ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L0_L1_MISSING             ; no                                                               ; yes                                        ;
; L0_DELAY:inst68|IDLE                               ; no                                                               ; yes                                        ;
; L0_DELAY:inst68|END_STATE                          ; no                                                               ; yes                                        ;
; header:inst15|IDLE                                 ; no                                                               ; yes                                        ;
; header:inst15|HEADER_WRD7                          ; no                                                               ; yes                                        ;
; header:inst15|NOSTRA_WRD4                          ; no                                                               ; yes                                        ;
; header:inst15|HEADER_WRD2                          ; no                                                               ; yes                                        ;
; header:inst15|HEADER_WRD1                          ; no                                                               ; yes                                        ;
; header:inst15|HEADER_WRD0                          ; no                                                               ; yes                                        ;
; header:inst15|HEADER_WRD3                          ; no                                                               ; yes                                        ;
; header:inst15|HEADER_WRD4                          ; no                                                               ; yes                                        ;
; header:inst15|HEADER_WRD5                          ; no                                                               ; yes                                        ;
; header:inst15|HEADER_WRD6                          ; no                                                               ; yes                                        ;
; header:inst15|NOSTRA_WRD0                          ; no                                                               ; yes                                        ;
; header:inst15|NOSTRA_WRD1                          ; no                                                               ; yes                                        ;
; header:inst15|NOSTRA_WRD2                          ; no                                                               ; yes                                        ;
; header:inst15|NOSTRA_WRD3                          ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L2a_HEADER                ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L2r_HEADER_1              ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L2a_WORD6                 ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L2a_WORD2                 ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|TRIGGER_DISCRIMINATION    ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L2a_WORD5                 ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L2a_WORD7                 ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L1_HEADER                 ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L2a_WORD4                 ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L2a_WORD3                 ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L2a_WORD8                 ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|IDLE_DECODER              ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L2a_WORD2_WAIT            ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L2a_WORD3_WAIT            ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L2a_WORD4_WAIT            ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L2a_WORD5_WAIT            ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L2a_WORD6_WAIT            ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L2a_WORD7_WAIT            ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L2a_WORD8_WAIT            ; no                                                               ; yes                                        ;
; TTC_COMMUNICATION:inst13|L2r_HEADER_2              ; no                                                               ; yes                                        ;
+----------------------------------------------------+------------------------------------------------------------------+--------------------------------------------+


+---------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                              ;
+---------------------------------------+-----------------------------------------+
; Register name                         ; Reason for Removal                      ;
+---------------------------------------+-----------------------------------------+
; ddlctrlr:inst|local[6]                ; Stuck at GND due to stuck port data_in  ;
; ddlctrlr:inst|LOCAL_BUS_REG[18]       ; Stuck at GND due to stuck port data_in  ;
; ddlctrlr:inst|RCB_STATUS[8]           ; Stuck at GND due to stuck port data_in  ;
; ddlctrlr:inst|RCB_STATUS[5..7]        ; Merged with ddlctrlr:inst|RCB_STATUS[4] ;
; ddlctrlr:inst|OPEN_DATA               ; Merged with ddlctrlr:inst|LOOP_DATA_3   ;
; ddlctrlr:inst|LOOP_DATA_3             ; Stuck at GND due to stuck port data_in  ;
; Total Number of Removed Registers = 8 ;                                         ;
+---------------------------------------+-----------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 1810  ;
; Number of registers using Synchronous Clear  ; 212   ;
; Number of registers using Synchronous Load   ; 152   ;
; Number of registers using Asynchronous Clear ; 1100  ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 819   ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Inverted Register Statistics                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------+
; Inverted Register                                                                                                                       ; Fan out ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------+
; ddlctrlr:inst|IDLE_LOCAL                                                                                                                ; 9       ;
; L0_TO_COLUMN_GEN:inst74|IDLE                                                                                                            ; 3       ;
; ddlctrlr:inst|IDLE_RCB                                                                                                                  ; 10      ;
; DDL_SOFT_RESET_MODULE:inst7|IDLE                                                                                                        ; 5       ;
; TTC_COMMUNICATION:inst13|IDLE_SEQ_CONTROLLER                                                                                            ; 6       ;
; L0_DELAY:inst68|IDLE                                                                                                                    ; 4       ;
; header:inst15|IDLE                                                                                                                      ; 7       ;
; TTC_COMMUNICATION:inst13|IDLE_DECODER                                                                                                   ; 5       ;
; sld_hub:sld_hub_inst|tdo                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[12] ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[11] ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[9]  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[10] ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[8]  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[6]  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[7]  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[2]  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[0]  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[1]  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[5]  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[3]  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[4]  ; 1       ;
; Total number of inverted registers = 22                                                                                                 ;         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------+
; Gate-level Retiming                                                                        ;
+------------------------------+-------------------------------------------+-----------------+
; Register Name                ; Clock Name                                ; Created/Deleted ;
+------------------------------+-------------------------------------------+-----------------+
; L0_DELAY:inst68|COUNTER[4]~0 ; PLL0:inst44|altpll:altpll_component|_clk4 ; Created         ;
+------------------------------+-------------------------------------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Gated Clock Conversion Details                                                                                                                                                                           ;
+------------------------+-------------------------------------------+---------------------------+---------------------------------------------------------------------------------------------------------+
; Gated Clock            ; Base Clock                                ; Converted to Clock Enable ; Reason not Converted                                                                                    ;
+------------------------+-------------------------------------------+---------------------------+---------------------------------------------------------------------------------------------------------+
; ddlctrlr:inst|FIFO_CLK ; PLL0:inst44|altpll:altpll_component|_clk0 ; No                        ; This gated clock conversion involves ram: The ram's family is too old to support gated clock conversion ;
; ddlctrlr:inst|FIFO_CLK ; PLL0:inst44|altpll:altpll_component|_clk0 ; No                        ; This gated clock conversion involves ram: The ram's family is too old to support gated clock conversion ;
; ddlctrlr:inst|FIFO_CLK ; PLL0:inst44|altpll:altpll_component|_clk0 ; No                        ; This gated clock conversion involves ram: The ram's family is too old to support gated clock conversion ;
; ddlctrlr:inst|FIFO_CLK ; PLL0:inst44|altpll:altpll_component|_clk0 ; No                        ; This gated clock conversion involves ram: The ram's family is too old to support gated clock conversion ;
; ddlctrlr:inst|FIFO_CLK ; PLL0:inst44|altpll:altpll_component|_clk0 ; No                        ; This gated clock conversion involves ram: The ram's family is too old to support gated clock conversion ;
; ddlctrlr:inst|FIFO_CLK ; PLL0:inst44|altpll:altpll_component|_clk0 ; No                        ; This gated clock conversion involves ram: The ram's family is too old to support gated clock conversion ;
; ddlctrlr:inst|FIFO_CLK ; PLL0:inst44|altpll:altpll_component|_clk0 ; No                        ; This gated clock conversion involves ram: The ram's family is too old to support gated clock conversion ;
; ddlctrlr:inst|FIFO_CLK ; PLL0:inst44|altpll:altpll_component|_clk0 ; No                        ; This gated clock conversion involves ram: The ram's family is too old to support gated clock conversion ;
; ddlctrlr:inst|FIFO_CLK ; PLL0:inst44|altpll:altpll_component|_clk0 ; No                        ; This gated clock conversion involves ram: The ram's family is too old to support gated clock conversion ;
; ddlctrlr:inst|FIFO_CLK ; PLL0:inst44|altpll:altpll_component|_clk2 ; No                        ; This gated clock conversion involves ram: The ram's family is too old to support gated clock conversion ;
; ddlctrlr:inst|FIFO_CLK ; PLL0:inst44|altpll:altpll_component|_clk2 ; No                        ; This gated clock conversion involves ram: The ram's family is too old to support gated clock conversion ;
; ddlctrlr:inst|FIFO_CLK ; PLL0:inst44|altpll:altpll_component|_clk2 ; No                        ; This gated clock conversion involves ram: The ram's family is too old to support gated clock conversion ;
; ddlctrlr:inst|FIFO_CLK ; PLL0:inst44|altpll:altpll_component|_clk2 ; No                        ; This gated clock conversion involves ram: The ram's family is too old to support gated clock conversion ;
; ddlctrlr:inst|FIFO_CLK ; PLL0:inst44|altpll:altpll_component|_clk2 ; No                        ; This gated clock conversion involves ram: The ram's family is too old to support gated clock conversion ;
; ddlctrlr:inst|FIFO_CLK ; PLL0:inst44|altpll:altpll_component|_clk2 ; No                        ; This gated clock conversion involves ram: The ram's family is too old to support gated clock conversion ;
; ddlctrlr:inst|FIFO_CLK ; PLL0:inst44|altpll:altpll_component|_clk2 ; No                        ; This gated clock conversion involves ram: The ram's family is too old to support gated clock conversion ;
; ddlctrlr:inst|FIFO_CLK ; PLL0:inst44|altpll:altpll_component|_clk2 ; No                        ; This gated clock conversion involves ram: The ram's family is too old to support gated clock conversion ;
; ddlctrlr:inst|FIFO_CLK ; PLL0:inst44|altpll:altpll_component|_clk2 ; No                        ; This gated clock conversion involves ram: The ram's family is too old to support gated clock conversion ;
; ddlctrlr:inst|FIFO_CLK ; PLL0:inst44|altpll:altpll_component|_clk2 ; No                        ; This gated clock conversion involves ram: The ram's family is too old to support gated clock conversion ;
+------------------------+-------------------------------------------+---------------------------+---------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                       ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                        ;
+---------------------------------+--------------------+------+--------------------------------------------------------------------------+


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: PLL0:inst44|altpll:altpll_component ;
+-------------------------------+-------------------+------------------------------+
; Parameter Name                ; Value             ; Type                         ;
+-------------------------------+-------------------+------------------------------+
; OPERATION_MODE                ; NORMAL            ; Untyped                      ;
; PLL_TYPE                      ; Enhanced          ; Untyped                      ;
; LPM_HINT                      ; UNUSED            ; Untyped                      ;
; QUALIFY_CONF_DONE             ; OFF               ; Untyped                      ;
; COMPENSATE_CLOCK              ; CLK0              ; Untyped                      ;
; SCAN_CHAIN                    ; LONG              ; Untyped                      ;
; PRIMARY_CLOCK                 ; INCLK0            ; Untyped                      ;
; INCLK0_INPUT_FREQUENCY        ; 25000             ; Untyped                      ;
; INCLK1_INPUT_FREQUENCY        ; 0                 ; Untyped                      ;
; GATE_LOCK_SIGNAL              ; NO                ; Untyped                      ;
; GATE_LOCK_COUNTER             ; 0                 ; Untyped                      ;
; LOCK_HIGH                     ; 1                 ; Untyped                      ;
; LOCK_LOW                      ; 1                 ; Untyped                      ;
; VALID_LOCK_MULTIPLIER         ; 1                 ; Untyped                      ;
; INVALID_LOCK_MULTIPLIER       ; 5                 ; Untyped                      ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF               ; Untyped                      ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF               ; Untyped                      ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF               ; Untyped                      ;
; SKIP_VCO                      ; OFF               ; Untyped                      ;
; SWITCH_OVER_COUNTER           ; 0                 ; Untyped                      ;
; SWITCH_OVER_TYPE              ; AUTO              ; Untyped                      ;
; FEEDBACK_SOURCE               ; EXTCLK0           ; Untyped                      ;
; BANDWIDTH                     ; 0                 ; Untyped                      ;
; BANDWIDTH_TYPE                ; AUTO              ; Untyped                      ;
; SPREAD_FREQUENCY              ; 0                 ; Untyped                      ;
; DOWN_SPREAD                   ; 0                 ; Untyped                      ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF               ; Untyped                      ;
; SELF_RESET_ON_LOSS_LOCK       ; OFF               ; Untyped                      ;
; CLK9_MULTIPLY_BY              ; 0                 ; Untyped                      ;
; CLK8_MULTIPLY_BY              ; 0                 ; Untyped                      ;
; CLK7_MULTIPLY_BY              ; 0                 ; Untyped                      ;
; CLK6_MULTIPLY_BY              ; 0                 ; Untyped                      ;
; CLK5_MULTIPLY_BY              ; 1                 ; Untyped                      ;
; CLK4_MULTIPLY_BY              ; 4                 ; Untyped                      ;
; CLK3_MULTIPLY_BY              ; 1                 ; Untyped                      ;
; CLK2_MULTIPLY_BY              ; 1                 ; Untyped                      ;
; CLK1_MULTIPLY_BY              ; 1                 ; Untyped                      ;
; CLK0_MULTIPLY_BY              ; 1                 ; Untyped                      ;
; CLK9_DIVIDE_BY                ; 0                 ; Untyped                      ;
; CLK8_DIVIDE_BY                ; 0                 ; Untyped                      ;
; CLK7_DIVIDE_BY                ; 0                 ; Untyped                      ;
; CLK6_DIVIDE_BY                ; 0                 ; Untyped                      ;
; CLK5_DIVIDE_BY                ; 1                 ; Untyped                      ;
; CLK4_DIVIDE_BY                ; 1                 ; Untyped                      ;
; CLK3_DIVIDE_BY                ; 1                 ; Untyped                      ;
; CLK2_DIVIDE_BY                ; 4                 ; Untyped                      ;
; CLK1_DIVIDE_BY                ; 2                 ; Untyped                      ;
; CLK0_DIVIDE_BY                ; 1                 ; Untyped                      ;
; CLK9_PHASE_SHIFT              ; 0                 ; Untyped                      ;
; CLK8_PHASE_SHIFT              ; 0                 ; Untyped                      ;
; CLK7_PHASE_SHIFT              ; 0                 ; Untyped                      ;
; CLK6_PHASE_SHIFT              ; 0                 ; Untyped                      ;
; CLK5_PHASE_SHIFT              ; 0                 ; Untyped                      ;
; CLK4_PHASE_SHIFT              ; 0                 ; Untyped                      ;
; CLK3_PHASE_SHIFT              ; 0                 ; Untyped                      ;
; CLK2_PHASE_SHIFT              ; 0                 ; Untyped                      ;
; CLK1_PHASE_SHIFT              ; 0                 ; Untyped                      ;
; CLK0_PHASE_SHIFT              ; 0                 ; Untyped                      ;
; CLK5_TIME_DELAY               ; 0                 ; Untyped                      ;
; CLK4_TIME_DELAY               ; 0                 ; Untyped                      ;
; CLK3_TIME_DELAY               ; 0                 ; Untyped                      ;
; CLK2_TIME_DELAY               ; 0                 ; Untyped                      ;
; CLK1_TIME_DELAY               ; 0                 ; Untyped                      ;
; CLK0_TIME_DELAY               ; 0                 ; Untyped                      ;
; CLK9_DUTY_CYCLE               ; 50                ; Untyped                      ;
; CLK8_DUTY_CYCLE               ; 50                ; Untyped                      ;
; CLK7_DUTY_CYCLE               ; 50                ; Untyped                      ;
; CLK6_DUTY_CYCLE               ; 50                ; Untyped                      ;
; CLK5_DUTY_CYCLE               ; 50                ; Untyped                      ;
; CLK4_DUTY_CYCLE               ; 50                ; Untyped                      ;
; CLK3_DUTY_CYCLE               ; 50                ; Untyped                      ;
; CLK2_DUTY_CYCLE               ; 50                ; Untyped                      ;
; CLK1_DUTY_CYCLE               ; 50                ; Untyped                      ;
; CLK0_DUTY_CYCLE               ; 50                ; Untyped                      ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                      ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                      ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                      ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                      ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                      ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                      ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                      ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                      ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                      ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF               ; Untyped                      ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                      ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                      ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                      ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                      ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                      ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                      ;
; CLK3_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                      ;
; CLK2_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                      ;
; CLK1_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                      ;
; CLK0_USE_EVEN_COUNTER_VALUE   ; OFF               ; Untyped                      ;
; LOCK_WINDOW_UI                ;  0.05             ; Untyped                      ;
; LOCK_WINDOW_UI_BITS           ; UNUSED            ; Untyped                      ;
; VCO_RANGE_DETECTOR_LOW_BITS   ; UNUSED            ; Untyped                      ;
; VCO_RANGE_DETECTOR_HIGH_BITS  ; UNUSED            ; Untyped                      ;
; DPA_MULTIPLY_BY               ; 0                 ; Untyped                      ;
; DPA_DIVIDE_BY                 ; 1                 ; Untyped                      ;
; DPA_DIVIDER                   ; 0                 ; Untyped                      ;
; EXTCLK3_MULTIPLY_BY           ; 1                 ; Untyped                      ;
; EXTCLK2_MULTIPLY_BY           ; 1                 ; Untyped                      ;
; EXTCLK1_MULTIPLY_BY           ; 1                 ; Untyped                      ;
; EXTCLK0_MULTIPLY_BY           ; 1                 ; Untyped                      ;
; EXTCLK3_DIVIDE_BY             ; 1                 ; Untyped                      ;
; EXTCLK2_DIVIDE_BY             ; 1                 ; Untyped                      ;
; EXTCLK1_DIVIDE_BY             ; 1                 ; Untyped                      ;
; EXTCLK0_DIVIDE_BY             ; 1                 ; Untyped                      ;
; EXTCLK3_PHASE_SHIFT           ; 0                 ; Untyped                      ;
; EXTCLK2_PHASE_SHIFT           ; 0                 ; Untyped                      ;
; EXTCLK1_PHASE_SHIFT           ; 0                 ; Untyped                      ;
; EXTCLK0_PHASE_SHIFT           ; 0                 ; Untyped                      ;
; EXTCLK3_TIME_DELAY            ; 0                 ; Untyped                      ;
; EXTCLK2_TIME_DELAY            ; 0                 ; Untyped                      ;
; EXTCLK1_TIME_DELAY            ; 0                 ; Untyped                      ;
; EXTCLK0_TIME_DELAY            ; 0                 ; Untyped                      ;
; EXTCLK3_DUTY_CYCLE            ; 50                ; Untyped                      ;
; EXTCLK2_DUTY_CYCLE            ; 50                ; Untyped                      ;
; EXTCLK1_DUTY_CYCLE            ; 50                ; Untyped                      ;
; EXTCLK0_DUTY_CYCLE            ; 50                ; Untyped                      ;
; VCO_MULTIPLY_BY               ; 0                 ; Untyped                      ;
; VCO_DIVIDE_BY                 ; 0                 ; Untyped                      ;
; SCLKOUT0_PHASE_SHIFT          ; 0                 ; Untyped                      ;
; SCLKOUT1_PHASE_SHIFT          ; 0                 ; Untyped                      ;
; VCO_MIN                       ; 0                 ; Untyped                      ;
; VCO_MAX                       ; 0                 ; Untyped                      ;
; VCO_CENTER                    ; 0                 ; Untyped                      ;
; PFD_MIN                       ; 0                 ; Untyped                      ;
; PFD_MAX                       ; 0                 ; Untyped                      ;
; M_INITIAL                     ; 0                 ; Untyped                      ;
; M                             ; 0                 ; Untyped                      ;
; N                             ; 1                 ; Untyped                      ;
; M2                            ; 1                 ; Untyped                      ;
; N2                            ; 1                 ; Untyped                      ;
; SS                            ; 1                 ; Untyped                      ;
; C0_HIGH                       ; 0                 ; Untyped                      ;
; C1_HIGH                       ; 0                 ; Untyped                      ;
; C2_HIGH                       ; 0                 ; Untyped                      ;
; C3_HIGH                       ; 0                 ; Untyped                      ;
; C4_HIGH                       ; 0                 ; Untyped                      ;
; C5_HIGH                       ; 0                 ; Untyped                      ;
; C6_HIGH                       ; 0                 ; Untyped                      ;
; C7_HIGH                       ; 0                 ; Untyped                      ;
; C8_HIGH                       ; 0                 ; Untyped                      ;
; C9_HIGH                       ; 0                 ; Untyped                      ;
; C0_LOW                        ; 0                 ; Untyped                      ;
; C1_LOW                        ; 0                 ; Untyped                      ;
; C2_LOW                        ; 0                 ; Untyped                      ;
; C3_LOW                        ; 0                 ; Untyped                      ;
; C4_LOW                        ; 0                 ; Untyped                      ;
; C5_LOW                        ; 0                 ; Untyped                      ;
; C6_LOW                        ; 0                 ; Untyped                      ;
; C7_LOW                        ; 0                 ; Untyped                      ;
; C8_LOW                        ; 0                 ; Untyped                      ;
; C9_LOW                        ; 0                 ; Untyped                      ;
; C0_INITIAL                    ; 0                 ; Untyped                      ;
; C1_INITIAL                    ; 0                 ; Untyped                      ;
; C2_INITIAL                    ; 0                 ; Untyped                      ;
; C3_INITIAL                    ; 0                 ; Untyped                      ;
; C4_INITIAL                    ; 0                 ; Untyped                      ;
; C5_INITIAL                    ; 0                 ; Untyped                      ;
; C6_INITIAL                    ; 0                 ; Untyped                      ;
; C7_INITIAL                    ; 0                 ; Untyped                      ;
; C8_INITIAL                    ; 0                 ; Untyped                      ;
; C9_INITIAL                    ; 0                 ; Untyped                      ;
; C0_MODE                       ; BYPASS            ; Untyped                      ;
; C1_MODE                       ; BYPASS            ; Untyped                      ;
; C2_MODE                       ; BYPASS            ; Untyped                      ;
; C3_MODE                       ; BYPASS            ; Untyped                      ;
; C4_MODE                       ; BYPASS            ; Untyped                      ;
; C5_MODE                       ; BYPASS            ; Untyped                      ;
; C6_MODE                       ; BYPASS            ; Untyped                      ;
; C7_MODE                       ; BYPASS            ; Untyped                      ;
; C8_MODE                       ; BYPASS            ; Untyped                      ;
; C9_MODE                       ; BYPASS            ; Untyped                      ;
; C0_PH                         ; 0                 ; Untyped                      ;
; C1_PH                         ; 0                 ; Untyped                      ;
; C2_PH                         ; 0                 ; Untyped                      ;
; C3_PH                         ; 0                 ; Untyped                      ;
; C4_PH                         ; 0                 ; Untyped                      ;
; C5_PH                         ; 0                 ; Untyped                      ;
; C6_PH                         ; 0                 ; Untyped                      ;
; C7_PH                         ; 0                 ; Untyped                      ;
; C8_PH                         ; 0                 ; Untyped                      ;
; C9_PH                         ; 0                 ; Untyped                      ;
; L0_HIGH                       ; 1                 ; Untyped                      ;
; L1_HIGH                       ; 1                 ; Untyped                      ;
; G0_HIGH                       ; 1                 ; Untyped                      ;
; G1_HIGH                       ; 1                 ; Untyped                      ;
; G2_HIGH                       ; 1                 ; Untyped                      ;
; G3_HIGH                       ; 1                 ; Untyped                      ;
; E0_HIGH                       ; 1                 ; Untyped                      ;
; E1_HIGH                       ; 1                 ; Untyped                      ;
; E2_HIGH                       ; 1                 ; Untyped                      ;
; E3_HIGH                       ; 1                 ; Untyped                      ;
; L0_LOW                        ; 1                 ; Untyped                      ;
; L1_LOW                        ; 1                 ; Untyped                      ;
; G0_LOW                        ; 1                 ; Untyped                      ;
; G1_LOW                        ; 1                 ; Untyped                      ;
; G2_LOW                        ; 1                 ; Untyped                      ;
; G3_LOW                        ; 1                 ; Untyped                      ;
; E0_LOW                        ; 1                 ; Untyped                      ;
; E1_LOW                        ; 1                 ; Untyped                      ;
; E2_LOW                        ; 1                 ; Untyped                      ;
; E3_LOW                        ; 1                 ; Untyped                      ;
; L0_INITIAL                    ; 1                 ; Untyped                      ;
; L1_INITIAL                    ; 1                 ; Untyped                      ;
; G0_INITIAL                    ; 1                 ; Untyped                      ;
; G1_INITIAL                    ; 1                 ; Untyped                      ;
; G2_INITIAL                    ; 1                 ; Untyped                      ;
; G3_INITIAL                    ; 1                 ; Untyped                      ;
; E0_INITIAL                    ; 1                 ; Untyped                      ;
; E1_INITIAL                    ; 1                 ; Untyped                      ;
; E2_INITIAL                    ; 1                 ; Untyped                      ;
; E3_INITIAL                    ; 1                 ; Untyped                      ;
; L0_MODE                       ; BYPASS            ; Untyped                      ;
; L1_MODE                       ; BYPASS            ; Untyped                      ;
; G0_MODE                       ; BYPASS            ; Untyped                      ;
; G1_MODE                       ; BYPASS            ; Untyped                      ;
; G2_MODE                       ; BYPASS            ; Untyped                      ;
; G3_MODE                       ; BYPASS            ; Untyped                      ;
; E0_MODE                       ; BYPASS            ; Untyped                      ;
; E1_MODE                       ; BYPASS            ; Untyped                      ;
; E2_MODE                       ; BYPASS            ; Untyped                      ;
; E3_MODE                       ; BYPASS            ; Untyped                      ;
; L0_PH                         ; 0                 ; Untyped                      ;
; L1_PH                         ; 0                 ; Untyped                      ;
; G0_PH                         ; 0                 ; Untyped                      ;
; G1_PH                         ; 0                 ; Untyped                      ;
; G2_PH                         ; 0                 ; Untyped                      ;
; G3_PH                         ; 0                 ; Untyped                      ;
; E0_PH                         ; 0                 ; Untyped                      ;
; E1_PH                         ; 0                 ; Untyped                      ;
; E2_PH                         ; 0                 ; Untyped                      ;
; E3_PH                         ; 0                 ; Untyped                      ;
; M_PH                          ; 0                 ; Untyped                      ;
; C1_USE_CASC_IN                ; OFF               ; Untyped                      ;
; C2_USE_CASC_IN                ; OFF               ; Untyped                      ;
; C3_USE_CASC_IN                ; OFF               ; Untyped                      ;
; C4_USE_CASC_IN                ; OFF               ; Untyped                      ;
; C5_USE_CASC_IN                ; OFF               ; Untyped                      ;
; C6_USE_CASC_IN                ; OFF               ; Untyped                      ;
; C7_USE_CASC_IN                ; OFF               ; Untyped                      ;
; C8_USE_CASC_IN                ; OFF               ; Untyped                      ;
; C9_USE_CASC_IN                ; OFF               ; Untyped                      ;
; CLK0_COUNTER                  ; G0                ; Untyped                      ;
; CLK1_COUNTER                  ; G0                ; Untyped                      ;
; CLK2_COUNTER                  ; G0                ; Untyped                      ;
; CLK3_COUNTER                  ; G0                ; Untyped                      ;
; CLK4_COUNTER                  ; G0                ; Untyped                      ;
; CLK5_COUNTER                  ; G0                ; Untyped                      ;
; CLK6_COUNTER                  ; E0                ; Untyped                      ;
; CLK7_COUNTER                  ; E1                ; Untyped                      ;
; CLK8_COUNTER                  ; E2                ; Untyped                      ;
; CLK9_COUNTER                  ; E3                ; Untyped                      ;
; L0_TIME_DELAY                 ; 0                 ; Untyped                      ;
; L1_TIME_DELAY                 ; 0                 ; Untyped                      ;
; G0_TIME_DELAY                 ; 0                 ; Untyped                      ;
; G1_TIME_DELAY                 ; 0                 ; Untyped                      ;
; G2_TIME_DELAY                 ; 0                 ; Untyped                      ;
; G3_TIME_DELAY                 ; 0                 ; Untyped                      ;
; E0_TIME_DELAY                 ; 0                 ; Untyped                      ;
; E1_TIME_DELAY                 ; 0                 ; Untyped                      ;
; E2_TIME_DELAY                 ; 0                 ; Untyped                      ;
; E3_TIME_DELAY                 ; 0                 ; Untyped                      ;
; M_TIME_DELAY                  ; 0                 ; Untyped                      ;
; N_TIME_DELAY                  ; 0                 ; Untyped                      ;
; EXTCLK3_COUNTER               ; E3                ; Untyped                      ;
; EXTCLK2_COUNTER               ; E2                ; Untyped                      ;
; EXTCLK1_COUNTER               ; E1                ; Untyped                      ;
; EXTCLK0_COUNTER               ; E0                ; Untyped                      ;
; ENABLE0_COUNTER               ; L0                ; Untyped                      ;
; ENABLE1_COUNTER               ; L0                ; Untyped                      ;
; CHARGE_PUMP_CURRENT           ; 2                 ; Untyped                      ;
; LOOP_FILTER_R                 ;  1.000000         ; Untyped                      ;
; LOOP_FILTER_C                 ; 5                 ; Untyped                      ;
; CHARGE_PUMP_CURRENT_BITS      ; 9999              ; Untyped                      ;
; LOOP_FILTER_R_BITS            ; 9999              ; Untyped                      ;
; LOOP_FILTER_C_BITS            ; 9999              ; Untyped                      ;
; VCO_POST_SCALE                ; 0                 ; Untyped                      ;
; CLK2_OUTPUT_FREQUENCY         ; 0                 ; Untyped                      ;
; CLK1_OUTPUT_FREQUENCY         ; 0                 ; Untyped                      ;
; CLK0_OUTPUT_FREQUENCY         ; 0                 ; Untyped                      ;
; INTENDED_DEVICE_FAMILY        ; Stratix II        ; Untyped                      ;
; PORT_CLKENA0                  ; PORT_UNUSED       ; Untyped                      ;
; PORT_CLKENA1                  ; PORT_UNUSED       ; Untyped                      ;
; PORT_CLKENA2                  ; PORT_UNUSED       ; Untyped                      ;
; PORT_CLKENA3                  ; PORT_UNUSED       ; Untyped                      ;
; PORT_CLKENA4                  ; PORT_UNUSED       ; Untyped                      ;
; PORT_CLKENA5                  ; PORT_UNUSED       ; Untyped                      ;
; PORT_EXTCLKENA0               ; PORT_CONNECTIVITY ; Untyped                      ;
; PORT_EXTCLKENA1               ; PORT_CONNECTIVITY ; Untyped                      ;
; PORT_EXTCLKENA2               ; PORT_CONNECTIVITY ; Untyped                      ;
; PORT_EXTCLKENA3               ; PORT_CONNECTIVITY ; Untyped                      ;
; PORT_EXTCLK0                  ; PORT_UNUSED       ; Untyped                      ;
; PORT_EXTCLK1                  ; PORT_UNUSED       ; Untyped                      ;
; PORT_EXTCLK2                  ; PORT_UNUSED       ; Untyped                      ;
; PORT_EXTCLK3                  ; PORT_UNUSED       ; Untyped                      ;
; PORT_CLKBAD0                  ; PORT_UNUSED       ; Untyped                      ;
; PORT_CLKBAD1                  ; PORT_UNUSED       ; Untyped                      ;
; PORT_CLK0                     ; PORT_USED         ; Untyped                      ;
; PORT_CLK1                     ; PORT_USED         ; Untyped                      ;
; PORT_CLK2                     ; PORT_USED         ; Untyped                      ;
; PORT_CLK3                     ; PORT_UNUSED       ; Untyped                      ;
; PORT_CLK4                     ; PORT_USED         ; Untyped                      ;
; PORT_CLK5                     ; PORT_UNUSED       ; Untyped                      ;
; PORT_CLK6                     ; PORT_UNUSED       ; Untyped                      ;
; PORT_CLK7                     ; PORT_UNUSED       ; Untyped                      ;
; PORT_CLK8                     ; PORT_UNUSED       ; Untyped                      ;
; PORT_CLK9                     ; PORT_UNUSED       ; Untyped                      ;
; PORT_SCANDATA                 ; PORT_UNUSED       ; Untyped                      ;
; PORT_SCANDATAOUT              ; PORT_UNUSED       ; Untyped                      ;
; PORT_SCANDONE                 ; PORT_UNUSED       ; Untyped                      ;
; PORT_SCLKOUT1                 ; PORT_UNUSED       ; Untyped                      ;
; PORT_SCLKOUT0                 ; PORT_UNUSED       ; Untyped                      ;
; PORT_ACTIVECLOCK              ; PORT_UNUSED       ; Untyped                      ;
; PORT_CLKLOSS                  ; PORT_UNUSED       ; Untyped                      ;
; PORT_INCLK1                   ; PORT_UNUSED       ; Untyped                      ;
; PORT_INCLK0                   ; PORT_USED         ; Untyped                      ;
; PORT_FBIN                     ; PORT_UNUSED       ; Untyped                      ;
; PORT_PLLENA                   ; PORT_UNUSED       ; Untyped                      ;
; PORT_CLKSWITCH                ; PORT_UNUSED       ; Untyped                      ;
; PORT_ARESET                   ; PORT_UNUSED       ; Untyped                      ;
; PORT_PFDENA                   ; PORT_UNUSED       ; Untyped                      ;
; PORT_SCANCLK                  ; PORT_UNUSED       ; Untyped                      ;
; PORT_SCANACLR                 ; PORT_UNUSED       ; Untyped                      ;
; PORT_SCANREAD                 ; PORT_UNUSED       ; Untyped                      ;
; PORT_SCANWRITE                ; PORT_UNUSED       ; Untyped                      ;
; PORT_ENABLE0                  ; PORT_UNUSED       ; Untyped                      ;
; PORT_ENABLE1                  ; PORT_UNUSED       ; Untyped                      ;
; PORT_LOCKED                   ; PORT_UNUSED       ; Untyped                      ;
; PORT_CONFIGUPDATE             ; PORT_UNUSED       ; Untyped                      ;
; PORT_FBOUT                    ; PORT_CONNECTIVITY ; Untyped                      ;
; PORT_PHASEDONE                ; PORT_UNUSED       ; Untyped                      ;
; PORT_PHASESTEP                ; PORT_UNUSED       ; Untyped                      ;
; PORT_PHASEUPDOWN              ; PORT_UNUSED       ; Untyped                      ;
; PORT_SCANCLKENA               ; PORT_UNUSED       ; Untyped                      ;
; PORT_PHASECOUNTERSELECT       ; PORT_UNUSED       ; Untyped                      ;
; PORT_VCOOVERRANGE             ; PORT_CONNECTIVITY ; Untyped                      ;
; PORT_VCOUNDERRANGE            ; PORT_CONNECTIVITY ; Untyped                      ;
; M_TEST_SOURCE                 ; 5                 ; Untyped                      ;
; C0_TEST_SOURCE                ; 5                 ; Untyped                      ;
; C1_TEST_SOURCE                ; 5                 ; Untyped                      ;
; C2_TEST_SOURCE                ; 5                 ; Untyped                      ;
; C3_TEST_SOURCE                ; 5                 ; Untyped                      ;
; C4_TEST_SOURCE                ; 5                 ; Untyped                      ;
; C5_TEST_SOURCE                ; 5                 ; Untyped                      ;
; C6_TEST_SOURCE                ; 5                 ; Untyped                      ;
; C7_TEST_SOURCE                ; 5                 ; Untyped                      ;
; C8_TEST_SOURCE                ; 5                 ; Untyped                      ;
; C9_TEST_SOURCE                ; 5                 ; Untyped                      ;
; CBXI_PARAMETER                ; NOTHING           ; Untyped                      ;
; VCO_FREQUENCY_CONTROL         ; AUTO              ; Untyped                      ;
; VCO_PHASE_SHIFT_STEP          ; 0                 ; Untyped                      ;
; WIDTH_CLOCK                   ; 6                 ; Untyped                      ;
; WIDTH_PHASECOUNTERSELECT      ; 4                 ; Untyped                      ;
; USING_FBMIMICBIDIR_PORT       ; OFF               ; Untyped                      ;
; DEVICE_FAMILY                 ; Stratix II        ; Untyped                      ;
; SCAN_CHAIN_MIF_FILE           ; UNUSED            ; Untyped                      ;
; SIM_GATE_LOCK_DEVICE_BEHAVIOR ; OFF               ; Untyped                      ;
; AUTO_CARRY_CHAINS             ; ON                ; AUTO_CARRY                   ;
; IGNORE_CARRY_BUFFERS          ; OFF               ; IGNORE_CARRY                 ;
; AUTO_CASCADE_CHAINS           ; ON                ; AUTO_CASCADE                 ;
; IGNORE_CASCADE_BUFFERS        ; OFF               ; IGNORE_CASCADE               ;
+-------------------------------+-------------------+------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: FIFO_DDL:inst12|scfifo:scfifo_component ;
+-------------------------+-------------+----------------------------------------------+
; Parameter Name          ; Value       ; Type                                         ;
+-------------------------+-------------+----------------------------------------------+
; AUTO_CARRY_CHAINS       ; ON          ; AUTO_CARRY                                   ;
; IGNORE_CARRY_BUFFERS    ; OFF         ; IGNORE_CARRY                                 ;
; AUTO_CASCADE_CHAINS     ; ON          ; AUTO_CASCADE                                 ;
; IGNORE_CASCADE_BUFFERS  ; OFF         ; IGNORE_CASCADE                               ;
; lpm_width               ; 32          ; Untyped                                      ;
; LPM_NUMWORDS            ; 1024        ; Untyped                                      ;
; LPM_WIDTHU              ; 10          ; Untyped                                      ;
; LPM_SHOWAHEAD           ; OFF         ; Untyped                                      ;
; UNDERFLOW_CHECKING      ; ON          ; Untyped                                      ;
; OVERFLOW_CHECKING       ; ON          ; Untyped                                      ;
; ALLOW_RWCYCLE_WHEN_FULL ; OFF         ; Untyped                                      ;
; ADD_RAM_OUTPUT_REGISTER ; ON          ; Untyped                                      ;
; ALMOST_FULL_VALUE       ; 0           ; Untyped                                      ;
; ALMOST_EMPTY_VALUE      ; 0           ; Untyped                                      ;
; USE_EAB                 ; ON          ; Untyped                                      ;
; MAXIMIZE_SPEED          ; 5           ; Untyped                                      ;
; DEVICE_FAMILY           ; Stratix II  ; Untyped                                      ;
; OPTIMIZE_FOR_SPEED      ; 5           ; Untyped                                      ;
; CBXI_PARAMETER          ; scfifo_hu31 ; Untyped                                      ;
+-------------------------+-------------+----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component ;
+------------------------+-------------+---------------------------------------------------------------------+
; Parameter Name         ; Value       ; Type                                                                ;
+------------------------+-------------+---------------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON          ; AUTO_CARRY                                                          ;
; IGNORE_CARRY_BUFFERS   ; OFF         ; IGNORE_CARRY                                                        ;
; AUTO_CASCADE_CHAINS    ; ON          ; AUTO_CASCADE                                                        ;
; IGNORE_CASCADE_BUFFERS ; OFF         ; IGNORE_CASCADE                                                      ;
; LPM_WIDTH              ; 32          ; Signed Integer                                                      ;
; LPM_DIRECTION          ; UP          ; Untyped                                                             ;
; LPM_MODULUS            ; 0           ; Untyped                                                             ;
; LPM_AVALUE             ; UNUSED      ; Untyped                                                             ;
; LPM_SVALUE             ; UNUSED      ; Untyped                                                             ;
; LPM_PORT_UPDOWN        ; PORT_UNUSED ; Untyped                                                             ;
; DEVICE_FAMILY          ; Stratix II  ; Untyped                                                             ;
; CARRY_CHAIN            ; MANUAL      ; Untyped                                                             ;
; CARRY_CHAIN_LENGTH     ; 48          ; CARRY_CHAIN_LENGTH                                                  ;
; NOT_GATE_PUSH_BACK     ; ON          ; NOT_GATE_PUSH_BACK                                                  ;
; CARRY_CNT_EN           ; SMART       ; Untyped                                                             ;
; LABWIDE_SCLR           ; ON          ; Untyped                                                             ;
; USE_NEW_VERSION        ; TRUE        ; Untyped                                                             ;
; CBXI_PARAMETER         ; cntr_d5i    ; Untyped                                                             ;
+------------------------+-------------+---------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component ;
+------------------------+-------------+---------------------------------------------------------------------+
; Parameter Name         ; Value       ; Type                                                                ;
+------------------------+-------------+---------------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON          ; AUTO_CARRY                                                          ;
; IGNORE_CARRY_BUFFERS   ; OFF         ; IGNORE_CARRY                                                        ;
; AUTO_CASCADE_CHAINS    ; ON          ; AUTO_CASCADE                                                        ;
; IGNORE_CASCADE_BUFFERS ; OFF         ; IGNORE_CASCADE                                                      ;
; LPM_WIDTH              ; 32          ; Signed Integer                                                      ;
; LPM_DIRECTION          ; UP          ; Untyped                                                             ;
; LPM_MODULUS            ; 0           ; Untyped                                                             ;
; LPM_AVALUE             ; UNUSED      ; Untyped                                                             ;
; LPM_SVALUE             ; UNUSED      ; Untyped                                                             ;
; LPM_PORT_UPDOWN        ; PORT_UNUSED ; Untyped                                                             ;
; DEVICE_FAMILY          ; Stratix II  ; Untyped                                                             ;
; CARRY_CHAIN            ; MANUAL      ; Untyped                                                             ;
; CARRY_CHAIN_LENGTH     ; 48          ; CARRY_CHAIN_LENGTH                                                  ;
; NOT_GATE_PUSH_BACK     ; ON          ; NOT_GATE_PUSH_BACK                                                  ;
; CARRY_CNT_EN           ; SMART       ; Untyped                                                             ;
; LABWIDE_SCLR           ; ON          ; Untyped                                                             ;
; USE_NEW_VERSION        ; TRUE        ; Untyped                                                             ;
; CBXI_PARAMETER         ; cntr_d5i    ; Untyped                                                             ;
+------------------------+-------------+---------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: LED_COUNTER:inst58|lpm_counter:lpm_counter_component ;
+------------------------+-------------+------------------------------------------------------------+
; Parameter Name         ; Value       ; Type                                                       ;
+------------------------+-------------+------------------------------------------------------------+
; AUTO_CARRY_CHAINS      ; ON          ; AUTO_CARRY                                                 ;
; IGNORE_CARRY_BUFFERS   ; OFF         ; IGNORE_CARRY                                               ;
; AUTO_CASCADE_CHAINS    ; ON          ; AUTO_CASCADE                                               ;
; IGNORE_CASCADE_BUFFERS ; OFF         ; IGNORE_CASCADE                                             ;
; LPM_WIDTH              ; 22          ; Signed Integer                                             ;
; LPM_DIRECTION          ; UP          ; Untyped                                                    ;
; LPM_MODULUS            ; 0           ; Untyped                                                    ;
; LPM_AVALUE             ; UNUSED      ; Untyped                                                    ;
; LPM_SVALUE             ; UNUSED      ; Untyped                                                    ;
; LPM_PORT_UPDOWN        ; PORT_UNUSED ; Untyped                                                    ;
; DEVICE_FAMILY          ; Stratix II  ; Untyped                                                    ;
; CARRY_CHAIN            ; MANUAL      ; Untyped                                                    ;
; CARRY_CHAIN_LENGTH     ; 48          ; CARRY_CHAIN_LENGTH                                         ;
; NOT_GATE_PUSH_BACK     ; ON          ; NOT_GATE_PUSH_BACK                                         ;
; CARRY_CNT_EN           ; SMART       ; Untyped                                                    ;
; LABWIDE_SCLR           ; ON          ; Untyped                                                    ;
; USE_NEW_VERSION        ; TRUE        ; Untyped                                                    ;
; CBXI_PARAMETER         ; cntr_c8j    ; Untyped                                                    ;
+------------------------+-------------+------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------+
; altpll Parameter Settings by Entity Instance                        ;
+-------------------------------+-------------------------------------+
; Name                          ; Value                               ;
+-------------------------------+-------------------------------------+
; Number of entity instances    ; 1                                   ;
; Entity Instance               ; PLL0:inst44|altpll:altpll_component ;
;     -- OPERATION_MODE         ; NORMAL                              ;
;     -- PLL_TYPE               ; Enhanced                            ;
;     -- PRIMARY_CLOCK          ; INCLK0                              ;
;     -- INCLK0_INPUT_FREQUENCY ; 25000                               ;
;     -- INCLK1_INPUT_FREQUENCY ; 0                                   ;
;     -- VCO_MULTIPLY_BY        ; 0                                   ;
;     -- VCO_DIVIDE_BY          ; 0                                   ;
+-------------------------------+-------------------------------------+


+----------------------------------------------------------------------+
; scfifo Parameter Settings by Entity Instance                         ;
+----------------------------+-----------------------------------------+
; Name                       ; Value                                   ;
+----------------------------+-----------------------------------------+
; Number of entity instances ; 1                                       ;
; Entity Instance            ; FIFO_DDL:inst12|scfifo:scfifo_component ;
;     -- FIFO Type           ; Single Clock                            ;
;     -- lpm_width           ; 32                                      ;
;     -- LPM_NUMWORDS        ; 1024                                    ;
;     -- LPM_SHOWAHEAD       ; OFF                                     ;
;     -- USE_EAB             ; ON                                      ;
+----------------------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SignalTap II Logic Analyzer Settings                                                                                                                                                                                                                                    ;
+----------------+------------------+---------------------+------------------+--------------+----------+------------------------+----------------------+--------------------+-----------------------------+-----------------+------------------+--------------------------+
; Instance Index ; Instance Name    ; Trigger Input Width ; Data Input Width ; Sample Depth ; Segments ; Storage Qualifier Type ; Trigger Flow Control ; Trigger Conditions ; Advanced Trigger Conditions ; Trigger In Used ; Trigger Out Used ; Power-Up Trigger Enabled ;
+----------------+------------------+---------------------+------------------+--------------+----------+------------------------+----------------------+--------------------+-----------------------------+-----------------+------------------+--------------------------+
; 0              ; auto_signaltap_0 ; 58                  ; 58               ; 4096         ; 1        ; continuous             ; sequential           ; 1                  ; 0                           ; no              ; no               ; no                       ;
+----------------+------------------+---------------------+------------------+--------------+----------+------------------------+----------------------+--------------------+-----------------------------+-----------------+------------------+--------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:08     ;
+----------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                               ;
+------------------------+---------------+-----------+----------------+-------------------+--------------------------------------------------------------------------------------------------------------------------+---------+
; Name                   ; Type          ; Status    ; Partition Name ; Netlist Type Used ; Actual Connection                                                                                                        ; Details ;
+------------------------+---------------+-----------+----------------+-------------------+--------------------------------------------------------------------------------------------------------------------------+---------+
; CLOCK40                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; PLL0:inst44|altpll:altpll_component|_clk0                                                                                ; N/A     ;
; ddlctrlr:inst|local[0] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ddlctrlr:inst|local[0]                                                                                                   ; N/A     ;
; ddlctrlr:inst|local[0] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ddlctrlr:inst|local[0]                                                                                                   ; N/A     ;
; ddlctrlr:inst|local[1] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ddlctrlr:inst|local[1]                                                                                                   ; N/A     ;
; ddlctrlr:inst|local[1] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ddlctrlr:inst|local[1]                                                                                                   ; N/A     ;
; ddlctrlr:inst|local[2] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ddlctrlr:inst|local[2]                                                                                                   ; N/A     ;
; ddlctrlr:inst|local[2] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ddlctrlr:inst|local[2]                                                                                                   ; N/A     ;
; ddlctrlr:inst|local[3] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ddlctrlr:inst|local[3]                                                                                                   ; N/A     ;
; ddlctrlr:inst|local[3] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ddlctrlr:inst|local[3]                                                                                                   ; N/A     ;
; ddlctrlr:inst|local[4] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ddlctrlr:inst|local[4]                                                                                                   ; N/A     ;
; ddlctrlr:inst|local[4] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ddlctrlr:inst|local[4]                                                                                                   ; N/A     ;
; ddlctrlr:inst|local[5] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ddlctrlr:inst|local[5]                                                                                                   ; N/A     ;
; ddlctrlr:inst|local[5] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ddlctrlr:inst|local[5]                                                                                                   ; N/A     ;
; ddlctrlr:inst|local[6] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                      ; N/A     ;
; ddlctrlr:inst|local[6] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                      ; N/A     ;
; ddlctrlr:inst|local[7] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ddlctrlr:inst|local[7]                                                                                                   ; N/A     ;
; ddlctrlr:inst|local[7] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ddlctrlr:inst|local[7]                                                                                                   ; N/A     ;
; ddlctrlr:inst|temp     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ddlctrlr:inst|temp                                                                                                       ; N/A     ;
; ddlctrlr_main_state[0] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ddlctrlr:inst|MAIN_STATE[0]                                                                                              ; N/A     ;
; ddlctrlr_main_state[0] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ddlctrlr:inst|MAIN_STATE[0]                                                                                              ; N/A     ;
; ddlctrlr_main_state[1] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ddlctrlr:inst|MAIN_STATE[1]                                                                                              ; N/A     ;
; ddlctrlr_main_state[1] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ddlctrlr:inst|MAIN_STATE[1]                                                                                              ; N/A     ;
; ddlctrlr_main_state[2] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ddlctrlr:inst|MAIN_STATE[2]                                                                                              ; N/A     ;
; ddlctrlr_main_state[2] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ddlctrlr:inst|MAIN_STATE[2]                                                                                              ; N/A     ;
; ddlctrlr_main_state[3] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ddlctrlr:inst|MAIN_STATE[3]                                                                                              ; N/A     ;
; ddlctrlr_main_state[3] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ddlctrlr:inst|MAIN_STATE[3]                                                                                              ; N/A     ;
; ddlctrlr_main_state[4] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ddlctrlr:inst|MAIN_STATE[4]                                                                                              ; N/A     ;
; ddlctrlr_main_state[4] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ddlctrlr:inst|MAIN_STATE[4]                                                                                              ; N/A     ;
; ddlctrlr_main_state[5] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ddlctrlr:inst|MAIN_STATE[5]                                                                                              ; N/A     ;
; ddlctrlr_main_state[5] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ddlctrlr:inst|MAIN_STATE[5]                                                                                              ; N/A     ;
; ddlctrlr_main_state[6] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                      ; N/A     ;
; ddlctrlr_main_state[6] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                      ; N/A     ;
; ddlctrlr_main_state[7] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                      ; N/A     ;
; ddlctrlr_main_state[7] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                      ; N/A     ;
; fbD[0]                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~31                                                                                                                   ; N/A     ;
; fbD[0]                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~31                                                                                                                   ; N/A     ;
; fbD[10]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~21                                                                                                                   ; N/A     ;
; fbD[10]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~21                                                                                                                   ; N/A     ;
; fbD[11]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~20                                                                                                                   ; N/A     ;
; fbD[11]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~20                                                                                                                   ; N/A     ;
; fbD[12]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~19                                                                                                                   ; N/A     ;
; fbD[12]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~19                                                                                                                   ; N/A     ;
; fbD[13]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~18                                                                                                                   ; N/A     ;
; fbD[13]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~18                                                                                                                   ; N/A     ;
; fbD[14]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~17                                                                                                                   ; N/A     ;
; fbD[14]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~17                                                                                                                   ; N/A     ;
; fbD[15]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~16                                                                                                                   ; N/A     ;
; fbD[15]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~16                                                                                                                   ; N/A     ;
; fbD[16]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~15                                                                                                                   ; N/A     ;
; fbD[16]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~15                                                                                                                   ; N/A     ;
; fbD[17]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~14                                                                                                                   ; N/A     ;
; fbD[17]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~14                                                                                                                   ; N/A     ;
; fbD[18]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~13                                                                                                                   ; N/A     ;
; fbD[18]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~13                                                                                                                   ; N/A     ;
; fbD[19]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~12                                                                                                                   ; N/A     ;
; fbD[19]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~12                                                                                                                   ; N/A     ;
; fbD[1]                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~30                                                                                                                   ; N/A     ;
; fbD[1]                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~30                                                                                                                   ; N/A     ;
; fbD[20]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~11                                                                                                                   ; N/A     ;
; fbD[20]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~11                                                                                                                   ; N/A     ;
; fbD[21]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~10                                                                                                                   ; N/A     ;
; fbD[21]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~10                                                                                                                   ; N/A     ;
; fbD[22]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~9                                                                                                                    ; N/A     ;
; fbD[22]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~9                                                                                                                    ; N/A     ;
; fbD[23]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~8                                                                                                                    ; N/A     ;
; fbD[23]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~8                                                                                                                    ; N/A     ;
; fbD[24]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~7                                                                                                                    ; N/A     ;
; fbD[24]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~7                                                                                                                    ; N/A     ;
; fbD[25]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~6                                                                                                                    ; N/A     ;
; fbD[25]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~6                                                                                                                    ; N/A     ;
; fbD[26]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~5                                                                                                                    ; N/A     ;
; fbD[26]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~5                                                                                                                    ; N/A     ;
; fbD[27]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~4                                                                                                                    ; N/A     ;
; fbD[27]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~4                                                                                                                    ; N/A     ;
; fbD[28]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~3                                                                                                                    ; N/A     ;
; fbD[28]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~3                                                                                                                    ; N/A     ;
; fbD[29]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~2                                                                                                                    ; N/A     ;
; fbD[29]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~2                                                                                                                    ; N/A     ;
; fbD[2]                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~29                                                                                                                   ; N/A     ;
; fbD[2]                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~29                                                                                                                   ; N/A     ;
; fbD[30]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~1                                                                                                                    ; N/A     ;
; fbD[30]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~1                                                                                                                    ; N/A     ;
; fbD[31]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~0                                                                                                                    ; N/A     ;
; fbD[31]                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~0                                                                                                                    ; N/A     ;
; fbD[3]                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~28                                                                                                                   ; N/A     ;
; fbD[3]                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~28                                                                                                                   ; N/A     ;
; fbD[4]                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~27                                                                                                                   ; N/A     ;
; fbD[4]                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~27                                                                                                                   ; N/A     ;
; fbD[5]                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~26                                                                                                                   ; N/A     ;
; fbD[5]                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~26                                                                                                                   ; N/A     ;
; fbD[6]                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~25                                                                                                                   ; N/A     ;
; fbD[6]                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~25                                                                                                                   ; N/A     ;
; fbD[7]                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~24                                                                                                                   ; N/A     ;
; fbD[7]                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~24                                                                                                                   ; N/A     ;
; fbD[8]                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~23                                                                                                                   ; N/A     ;
; fbD[8]                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~23                                                                                                                   ; N/A     ;
; fbD[9]                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~22                                                                                                                   ; N/A     ;
; fbD[9]                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; fbD~22                                                                                                                   ; N/A     ;
; fifo_wrdnmbr[0]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[0] ; N/A     ;
; fifo_wrdnmbr[0]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[0] ; N/A     ;
; fifo_wrdnmbr[1]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[1] ; N/A     ;
; fifo_wrdnmbr[1]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[1] ; N/A     ;
; fifo_wrdnmbr[2]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[2] ; N/A     ;
; fifo_wrdnmbr[2]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[2] ; N/A     ;
; fifo_wrdnmbr[3]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[3] ; N/A     ;
; fifo_wrdnmbr[3]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[3] ; N/A     ;
; fifo_wrdnmbr[4]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[4] ; N/A     ;
; fifo_wrdnmbr[4]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[4] ; N/A     ;
; fifo_wrdnmbr[5]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[5] ; N/A     ;
; fifo_wrdnmbr[5]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[5] ; N/A     ;
; fifo_wrdnmbr[6]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[6] ; N/A     ;
; fifo_wrdnmbr[6]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[6] ; N/A     ;
; fifo_wrdnmbr[7]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[7] ; N/A     ;
; fifo_wrdnmbr[7]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[7] ; N/A     ;
; fifo_wrdnmbr[8]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[8] ; N/A     ;
; fifo_wrdnmbr[8]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[8] ; N/A     ;
; fifo_wrdnmbr[9]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[9] ; N/A     ;
; fifo_wrdnmbr[9]        ; pre-synthesis ; connected ; Top            ; post-synthesis    ; FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[9] ; N/A     ;
+------------------------+---------------+-----------+----------------+-------------------+--------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Analysis & Synthesis
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Tue Apr 22 15:33:59 2014
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off rcb_ctrlr -c ddl_ctrlr
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (12021): Found 2 design units, including 1 entities, in source file fifo_ddl.vhd
    Info (12022): Found design unit 1: fifo_ddl-SYN
    Info (12023): Found entity 1: FIFO_DDL
Info (12021): Found 2 design units, including 1 entities, in source file ttcrx_resetn_counter.vhd
    Info (12022): Found design unit 1: ttcrx_resetn_counter-SYN
    Info (12023): Found entity 1: TTCRX_RESETn_COUNTER
Info (12021): Found 1 design units, including 1 entities, in source file pll0.tdf
    Info (12023): Found entity 1: PLL0
Info (12021): Found 2 design units, including 1 entities, in source file led_counter.vhd
    Info (12022): Found design unit 1: led_counter-SYN
    Info (12023): Found entity 1: LED_COUNTER
Info (12021): Found 1 design units, including 1 entities, in source file ddl_soft_reset_module.tdf
    Info (12023): Found entity 1: DDL_SOFT_RESET_MODULE
Info (12021): Found 1 design units, including 1 entities, in source file ddl_ctrlr.bdf
    Info (12023): Found entity 1: ddl_ctrlr
Info (12021): Found 1 design units, including 1 entities, in source file l0_delay.tdf
    Info (12023): Found entity 1: L0_DELAY
Info (12021): Found 1 design units, including 1 entities, in source file ttcrx_soft_reset_module.tdf
    Info (12023): Found entity 1: TTCRX_SOFT_RESET_MODULE
Info (12021): Found 1 design units, including 1 entities, in source file ddlctrlr.tdf
    Info (12023): Found entity 1: ddlctrlr
Info (12021): Found 1 design units, including 1 entities, in source file header.tdf
    Info (12023): Found entity 1: header
Info (12021): Found 1 design units, including 1 entities, in source file ttc_communication.tdf
    Info (12023): Found entity 1: TTC_COMMUNICATION
Info (12021): Found 1 design units, including 1 entities, in source file l0_to_column_gen.tdf
    Info (12023): Found entity 1: L0_TO_COLUMN_GEN
Info (12021): Found 1 design units, including 1 entities, in source file ttcrx_soft_reset_module_1.tdf
    Info (12023): Found entity 1: TTCRX_SOFT_RESET_MODULE_1
Info (12021): Found 1 design units, including 1 entities, in source file auto_reset_module.tdf
    Info (12023): Found entity 1: AUTO_RESET_MODULE
Info (12127): Elaborating entity "ddl_ctrlr" for the top level hierarchy
Info (12128): Elaborating entity "ddlctrlr" for hierarchy "ddlctrlr:inst"
Info (12128): Elaborating entity "DDL_SOFT_RESET_MODULE" for hierarchy "DDL_SOFT_RESET_MODULE:inst7"
Info (12128): Elaborating entity "PLL0" for hierarchy "PLL0:inst44"
Info (12128): Elaborating entity "altpll" for hierarchy "PLL0:inst44|altpll:altpll_component"
Info (12130): Elaborated megafunction instantiation "PLL0:inst44|altpll:altpll_component"
Info (12133): Instantiated megafunction "PLL0:inst44|altpll:altpll_component" with the following parameter:
    Info (12134): Parameter "bandwidth_type" = "AUTO"
    Info (12134): Parameter "clk0_divide_by" = "1"
    Info (12134): Parameter "clk0_duty_cycle" = "50"
    Info (12134): Parameter "clk0_multiply_by" = "1"
    Info (12134): Parameter "clk0_phase_shift" = "0"
    Info (12134): Parameter "clk1_divide_by" = "2"
    Info (12134): Parameter "clk1_duty_cycle" = "50"
    Info (12134): Parameter "clk1_multiply_by" = "1"
    Info (12134): Parameter "clk1_phase_shift" = "0"
    Info (12134): Parameter "clk2_divide_by" = "4"
    Info (12134): Parameter "clk2_duty_cycle" = "50"
    Info (12134): Parameter "clk2_multiply_by" = "1"
    Info (12134): Parameter "clk2_phase_shift" = "0"
    Info (12134): Parameter "clk4_divide_by" = "1"
    Info (12134): Parameter "clk4_duty_cycle" = "50"
    Info (12134): Parameter "clk4_multiply_by" = "4"
    Info (12134): Parameter "clk4_phase_shift" = "0"
    Info (12134): Parameter "compensate_clock" = "CLK0"
    Info (12134): Parameter "inclk0_input_frequency" = "25000"
    Info (12134): Parameter "intended_device_family" = "Stratix II"
    Info (12134): Parameter "lpm_type" = "altpll"
    Info (12134): Parameter "operation_mode" = "NORMAL"
    Info (12134): Parameter "pll_type" = "Enhanced"
    Info (12134): Parameter "port_activeclock" = "PORT_UNUSED"
    Info (12134): Parameter "port_areset" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk0" = "PORT_USED"
    Info (12134): Parameter "port_clk1" = "PORT_USED"
    Info (12134): Parameter "port_clk2" = "PORT_USED"
    Info (12134): Parameter "port_clk3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk4" = "PORT_USED"
    Info (12134): Parameter "port_clk5" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena5" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkloss" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkswitch" = "PORT_UNUSED"
    Info (12134): Parameter "port_configupdate" = "PORT_UNUSED"
    Info (12134): Parameter "port_enable0" = "PORT_UNUSED"
    Info (12134): Parameter "port_enable1" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk0" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk3" = "PORT_UNUSED"
    Info (12134): Parameter "port_fbin" = "PORT_UNUSED"
    Info (12134): Parameter "port_inclk0" = "PORT_USED"
    Info (12134): Parameter "port_inclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_locked" = "PORT_UNUSED"
    Info (12134): Parameter "port_pfdena" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasecounterselect" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasedone" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasestep" = "PORT_UNUSED"
    Info (12134): Parameter "port_phaseupdown" = "PORT_UNUSED"
    Info (12134): Parameter "port_pllena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanaclr" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclk" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclkena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandata" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandataout" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandone" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanread" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanwrite" = "PORT_UNUSED"
    Info (12134): Parameter "port_sclkout0" = "PORT_UNUSED"
    Info (12134): Parameter "port_sclkout1" = "PORT_UNUSED"
    Info (12134): Parameter "spread_frequency" = "0"
    Info (12134): Parameter "width_clock" = "6"
    Info (12134): Parameter "width_phasecounterselect" = "4"
Info (12128): Elaborating entity "TTCRX_SOFT_RESET_MODULE" for hierarchy "TTCRX_SOFT_RESET_MODULE:inst66"
Info (12128): Elaborating entity "AUTO_RESET_MODULE" for hierarchy "AUTO_RESET_MODULE:inst54"
Info (12128): Elaborating entity "TTC_COMMUNICATION" for hierarchy "TTC_COMMUNICATION:inst13"
Info (12128): Elaborating entity "L0_DELAY" for hierarchy "L0_DELAY:inst68"
Info (12128): Elaborating entity "FIFO_DDL" for hierarchy "FIFO_DDL:inst12"
Info (12128): Elaborating entity "scfifo" for hierarchy "FIFO_DDL:inst12|scfifo:scfifo_component"
Info (12130): Elaborated megafunction instantiation "FIFO_DDL:inst12|scfifo:scfifo_component"
Info (12133): Instantiated megafunction "FIFO_DDL:inst12|scfifo:scfifo_component" with the following parameter:
    Info (12134): Parameter "add_ram_output_register" = "ON"
    Info (12134): Parameter "intended_device_family" = "Stratix II"
    Info (12134): Parameter "lpm_numwords" = "1024"
    Info (12134): Parameter "lpm_showahead" = "OFF"
    Info (12134): Parameter "lpm_type" = "scfifo"
    Info (12134): Parameter "lpm_width" = "32"
    Info (12134): Parameter "lpm_widthu" = "10"
    Info (12134): Parameter "overflow_checking" = "ON"
    Info (12134): Parameter "underflow_checking" = "ON"
    Info (12134): Parameter "use_eab" = "ON"
Info (12021): Found 1 design units, including 1 entities, in source file db/scfifo_hu31.tdf
    Info (12023): Found entity 1: scfifo_hu31
Info (12128): Elaborating entity "scfifo_hu31" for hierarchy "FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated"
Info (12021): Found 1 design units, including 1 entities, in source file db/a_dpfifo_o441.tdf
    Info (12023): Found entity 1: a_dpfifo_o441
Info (12128): Elaborating entity "a_dpfifo_o441" for hierarchy "FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_t3e1.tdf
    Info (12023): Found entity 1: altsyncram_t3e1
Info (12128): Elaborating entity "altsyncram_t3e1" for hierarchy "FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram"
Info (12021): Found 1 design units, including 1 entities, in source file db/cmpr_eq8.tdf
    Info (12023): Found entity 1: cmpr_eq8
Info (12128): Elaborating entity "cmpr_eq8" for hierarchy "FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cmpr_eq8:almost_full_comparer"
Info (12128): Elaborating entity "cmpr_eq8" for hierarchy "FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cmpr_eq8:two_comparison"
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_kkb.tdf
    Info (12023): Found entity 1: cntr_kkb
Info (12128): Elaborating entity "cntr_kkb" for hierarchy "FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_kkb:rd_ptr_msb"
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_8m7.tdf
    Info (12023): Found entity 1: cntr_8m7
Info (12128): Elaborating entity "cntr_8m7" for hierarchy "FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter"
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_slb.tdf
    Info (12023): Found entity 1: cntr_slb
Info (12128): Elaborating entity "cntr_slb" for hierarchy "FIFO_DDL:inst12|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_slb:wr_ptr"
Info (12128): Elaborating entity "header" for hierarchy "header:inst15"
Info (12128): Elaborating entity "TTCRX_RESETn_COUNTER" for hierarchy "TTCRX_RESETn_COUNTER:inst50"
Info (12128): Elaborating entity "lpm_counter" for hierarchy "TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component"
Info (12130): Elaborated megafunction instantiation "TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component"
Info (12133): Instantiated megafunction "TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component" with the following parameter:
    Info (12134): Parameter "lpm_direction" = "UP"
    Info (12134): Parameter "lpm_port_updown" = "PORT_UNUSED"
    Info (12134): Parameter "lpm_type" = "LPM_COUNTER"
    Info (12134): Parameter "lpm_width" = "32"
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_d5i.tdf
    Info (12023): Found entity 1: cntr_d5i
Info (12128): Elaborating entity "cntr_d5i" for hierarchy "TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated"
Info (12128): Elaborating entity "L0_TO_COLUMN_GEN" for hierarchy "L0_TO_COLUMN_GEN:inst74"
Info (12128): Elaborating entity "TTCRX_SOFT_RESET_MODULE_1" for hierarchy "TTCRX_SOFT_RESET_MODULE_1:inst6"
Info (12128): Elaborating entity "LED_COUNTER" for hierarchy "LED_COUNTER:inst58"
Info (12128): Elaborating entity "lpm_counter" for hierarchy "LED_COUNTER:inst58|lpm_counter:lpm_counter_component"
Info (12130): Elaborated megafunction instantiation "LED_COUNTER:inst58|lpm_counter:lpm_counter_component"
Info (12133): Instantiated megafunction "LED_COUNTER:inst58|lpm_counter:lpm_counter_component" with the following parameter:
    Info (12134): Parameter "lpm_direction" = "UP"
    Info (12134): Parameter "lpm_port_updown" = "PORT_UNUSED"
    Info (12134): Parameter "lpm_type" = "LPM_COUNTER"
    Info (12134): Parameter "lpm_width" = "22"
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_c8j.tdf
    Info (12023): Found entity 1: cntr_c8j
Info (12128): Elaborating entity "cntr_c8j" for hierarchy "LED_COUNTER:inst58|lpm_counter:lpm_counter_component|cntr_c8j:auto_generated"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_lo14.tdf
    Info (12023): Found entity 1: altsyncram_lo14
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_dpc.tdf
    Info (12023): Found entity 1: mux_dpc
Info (12021): Found 1 design units, including 1 entities, in source file db/decode_trf.tdf
    Info (12023): Found entity 1: decode_trf
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_bdi.tdf
    Info (12023): Found entity 1: cntr_bdi
Info (12021): Found 1 design units, including 1 entities, in source file db/cmpr_cdc.tdf
    Info (12023): Found entity 1: cmpr_cdc
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_66j.tdf
    Info (12023): Found entity 1: cntr_66j
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_8di.tdf
    Info (12023): Found entity 1: cntr_8di
Info (12021): Found 1 design units, including 1 entities, in source file db/cmpr_bdc.tdf
    Info (12023): Found entity 1: cmpr_bdc
Info (12021): Found 1 design units, including 1 entities, in source file db/cntr_ivi.tdf
    Info (12023): Found entity 1: cntr_ivi
Info (12021): Found 1 design units, including 1 entities, in source file db/cmpr_7dc.tdf
    Info (12023): Found entity 1: cmpr_7dc
Info (12033): Analysis and Synthesis generated SignalTap II or debug node instance "auto_signaltap_0"
Info (13014): Ignored 4 buffer(s)
    Info (13019): Ignored 4 SOFT buffer(s)
Info (284007): State machine "|ddl_ctrlr|L0_TO_COLUMN_GEN:inst74|MODULE_SM" will be implemented as a safe state machine.
Info (284007): State machine "|ddl_ctrlr|header:inst15|HEADER_SM" will be implemented as a safe state machine.
Info (284007): State machine "|ddl_ctrlr|L0_DELAY:inst68|DELAY_SM" will be implemented as a safe state machine.
Info (284007): State machine "|ddl_ctrlr|TTC_COMMUNICATION:inst13|DECODER_SM" will be implemented as a safe state machine.
Info (284007): State machine "|ddl_ctrlr|TTC_COMMUNICATION:inst13|SEQ_CONTROLLER_SM" will be implemented as a safe state machine.
Info (284007): State machine "|ddl_ctrlr|DDL_SOFT_RESET_MODULE:inst7|MODULE_SM" will be implemented as a safe state machine.
Info (284007): State machine "|ddl_ctrlr|ddlctrlr:inst|RCB_SM" will be implemented as a safe state machine.
Info (284007): State machine "|ddl_ctrlr|ddlctrlr:inst|LOCAL_SM" will be implemented as a safe state machine.
Info (17026): Resynthesizing 0 WYSIWYG logic cells and I/Os using "speed" technology mapper which leaves 230 WYSIWYG logic cells and I/Os untouched
Info (13086): Performing gate-level register retiming
Info (13093): Not allowed to move 377 registers
    Info (13094): Not allowed to move at least 133 registers because they are in a sequence of registers directly fed by input pins
    Info (13095): Not allowed to move at least 1 registers because they feed output pins directly
    Info (13098): Not allowed to move at least 121 registers because they are fed by registers in a different clock domain
    Info (13099): Not allowed to move at least 42 registers because they feed registers in a different clock domain
    Info (13100): Not allowed to move at least 6 registers because they feed clock or asynchronous control signals of other registers
    Info (13101): Not allowed to move at least 74 registers due to user assignments
Info (13089): The Quartus II software applied gate-level register retiming to 1 clock domains
    Info (13092): The Quartus II software applied gate-level register retiming to clock "!PLL0:inst44|altpll:altpll_component|_clk4": created 1 new registers, removed 0 registers, left 5 registers untouched
Warning (13024): Output pins are stuck at VCC or GND
    Warning (13410): Pin "SPARE_LVDS" is stuck at GND
    Warning (13410): Pin "G_SPARE1" is stuck at GND
    Warning (13410): Pin "G_SPARE2" is stuck at GND
    Warning (13410): Pin "DATABUS_ADD[3]" is stuck at GND
Info (18000): Registers with preset signals will power-up high
Info (17016): Found the following redundant logic cells in design
    Info (17048): Logic cell "inst28"
Info (35024): Succesfully connected in-system debug instance "auto_signaltap_0" to all 118 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 2705 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 48 input pins
    Info (21059): Implemented 31 output pins
    Info (21060): Implemented 34 bidirectional pins
    Info (21061): Implemented 2500 logic cells
    Info (21064): Implemented 90 RAM segments
    Info (21065): Implemented 1 PLLs
Info: Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 529 megabytes
    Info: Processing ended: Tue Apr 22 15:34:11 2014
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:12


