# 컴퓨터 구조 핵심 정리

### 1. 2’s complement code

컴퓨터가 2’s complement code를 사용하는 이유에 대해 설명하시오

- 정답
    
    어떤 정수 $a$의 $r$’s complement 는 $r^n - a$($n$은 표현 가능한 가장 큰 수의 자릿수)입니다. 예를 들어 $a=3$이고, $r=10$이라면 $3$의 $10$에 대한 보수는 $10^1 - 3 = 7(n=1)$입니다. 이 보수라는 개념을 이용하면 별도로 음수를 정의하지 않고도 컴퓨터에서 동일한 Hardware circuit으로 add와 subtract를 구현할 수 있는 장점이 있습니다.
    

### 2. $n$-bit number addition’s overflow condition

$n$-bit number를 addition할 때 overflow가 발생할 필요충분 조건을 설명하시오.

- 정답
    
    $n$-bit의 두 정수 $a, b$를 더하는데 overflow가 발생하려면 $a, b$가 동일한 sign값을 가져야 하고, $a+b$ 덧셈 과정에서 최상위 두 비트의 carry(받아올림)값이 서로 달라야 합니다.
    

### 3. Error Detection Codes

$3$-bit information을 전송함에 있어 error 검출을 위하여 odd parity bit를 사용하려고 한다. 여기에 사용되는 parity generator 및 parity checker 회로를 설계하시오.

- 정답
    
    ![Untitled](https://s3-us-west-2.amazonaws.com/secure.notion-static.com/d294a22c-8ef1-4f17-8fb8-8ec03e69781c/Untitled.png)
    

### 4. $n$-bit bus

$4$-bit bus를 multiplexer와 three-state buffer를 사용하여 각각 설계하고, 동작 원리를 설명하시오.

- 정답
    
    1. Mutiplexer
    
    ![Untitled](https://s3-us-west-2.amazonaws.com/secure.notion-static.com/8d2e5340-0b38-46dd-a3ca-84a8994f8e3d/Untitled.png)
    
    $S_0, S_1$이라는 두 Select line을 통해서 $4$개의 MUX에서 원하는 output을 가져옵니다.
    
    1. Three-state buffer
    
    ![Untitled](https://s3-us-west-2.amazonaws.com/secure.notion-static.com/5c023f9d-9d12-44fa-b9bf-7e642606d0fb/Untitled.png)
    
    $A_0, B_0, C_0, D_0$중에서 하나의 신호를 가져오기 위해서 $2 \times 4$ Decoder 하나와 Three-state buffer 네 개를 사용합니다. $4$-bit bus이므로 위와 같은 회로를 $4$번 작성합니다.
    

### 5. Full adder

Full adder를 사용하여 $4$-bit binary adder-subtractor를 설계하고 동작 원리를 설명하시오.

- 정답
    
    ![Untitled](https://s3-us-west-2.amazonaws.com/secure.notion-static.com/f9bd6f47-6f6b-4308-ae80-6f66e8e6d330/Untitled.png)
    
    $M$이라는 Control signal을 사용해서 subtractor를 구현할 수 잇습니다. $M = 1$인 경우 $B(0-3)$을 모두 뒤집어주고 $C_0 = 1$로 설정해줘서 $B = \bar{B} + 1$로 바꿔서 더해준 효과를 낼 수 있습니다.
    

### 6. Half adder

Half adder를 사용하여 $4$-bit binary incrementer를 설계하고 동작 원리를 설명하시오.

- 정답
    
    ![Untitled](https://s3-us-west-2.amazonaws.com/secure.notion-static.com/67d090da-ca45-42b8-8ba5-da49d972a81c/Untitled.png)
    

### 7. Instruction cycle

_Basic computer_의 instruction cycle을 flowchart를 사용하여 설명하시오.

- 정답
    
    ![Untitled](https://s3-us-west-2.amazonaws.com/secure.notion-static.com/9bf25abf-df24-427d-b110-7a73167af341/Untitled.png)
    

### 8. BSA Instruction

_Basic computer_의 BSA instruction에 대한 micro-operation을 timing $T_0$부터 설명하고, BSA Instruction을 수행하기 전과 수행 후의 메모리 상태를 예를 들어 설명하시오.

- 정답
    
    |$t_0$|$AR \larr PC$|
    |---|---|
    |$t_1$|$IR \larr M[AR],\ PC \larr PC + 1$|
    |$t_2$|$D_0, …, D_7 \larr decode\ IR(12-14),\ AR \larr IR(0-11),\ I \larr IR(15)$|
    |$t_3$|if $(I = 1)$ $AR \larr M[AR]$|
    |$t_4$|$M[AR] \larr PC,\ AR \larr AR + 1$|
    |$t_5$|$PC \larr AR, SC \larr 0$|
    
    ![Untitled](https://s3-us-west-2.amazonaws.com/secure.notion-static.com/f9ae7a13-1a8e-417a-82e0-521c3ec5883e/Untitled.png)
    

### 9. Interrupt cycle

_Basic computer_의 Interrupt cycle에 대한 micro-operation을 설명하고 Interrupt cycle을 수행하기 전과 수행 후의 메모리 상태를 예를 들어 설명하시오.

- 정답
    
    매 번 Instruction을 수행한 후에 다음 Instruction을 fetch하기 전에 $R = 1$인지 확인합니다.
    
    |$t_0$|$AR \larr 0, TR \larr PC$|
    |---|---|
    |$t_1$|$M[AR] \larr TR,\ PC \larr 0$|
    |$t_2$|$PC \larr PC + 1, IEN \larr 0, R \larr 0, SC \larr 0$|
    
    ![Untitled](https://s3-us-west-2.amazonaws.com/secure.notion-static.com/7c575bd3-70cb-4188-af3f-83d78d79d310/Untitled.png)
    

### 10. Interrupt service routine

_Basic computer_의 Interrupt service routine을 flowchart로 자세히 설명하시오.

- 정답
    
    ![Untitled](https://s3-us-west-2.amazonaws.com/secure.notion-static.com/aca8043a-55d9-48f4-9785-52ce1c6ca84f/Untitled.png)
    

### 11. $2$-pass assembler

$2$-pass assembler의 1st pass 및 2nd pass에서의 동작 원리를 flowchart로 자세히 설명하시오.

- 정답

### 12. $n$-bit $\times$ $n$-bit multiplication

_Basic computer_의 $n$-bit $\times$ $n$-bit multiplication을 구현하려고 한다. multiplication 알고리즘을 flowchart로 자세히 설명하고, assembly 언어로 프로그래밍하시오.

- 정답

---

### 1. Microprogrammed Control Unit

Microprogrammed control unit의 control memory에 대한 4가지 address sequencing capability에 대해서 block diagram을 사용하여 설명하시오.

- 정답
    
    ![Untitled](https://s3-us-west-2.amazonaws.com/secure.notion-static.com/a44bcdd6-2623-4611-9508-4ab38b191d49/Untitled.png)
    
    _Address Sequencing Capability_에는 4가지가 있습니다.
    
    1. `Control address register`를 $1$ 증가시키는 방법
        
        `Control address register`의 값이 `Incrementer`를 통해 $1$ 증가하게 되고 이는 `Multiplexers`로 들어간 다음에 다시 `Control address register`로 들어가게 됩니다.
        
    2. Unconditionally branch하거나, $n$개의 status bit condition에 따라 conditionally branch하는 방법
        
        `Control memory`에서 branch를 위한 Condition field와 Branch field를 읽고, Branch address를 `Multiplexers`에 넣은 다음, `Branch logic`에 의해 `Multiplexers`에서 `Control address register`로 들어가게 됩니다.
        
    3. Instruction을 mapping해서 `Control address register`에 넣는 방법
        
        `Mapping logic`에 의해 Instruction code를 mapping해서 `Control address register`에 넣게 됩니다.
        
    4. Subroutine Call을 통해 Branch하고 `Subroutine register`에 저장된 Return Address로 Branch하는 방법
        
        `Incrementer`로 1 증가된 값을 `Subroutine register`에 넣고 Control memory에서 branch address를 읽은 후에 branch하게 됩니다. Return할 때는 `Subroutine register`의 값을 `Control address register`에 넣게 됩니다.
        

### 2. Pipelining

$k$-stage pipeline의 이론적 최대 _speed up_을 유도하고, 이러한 이론적 최대 _speed up_을 얻을 수 없는 이유에 대해 논하시오.

- 정답
    
    $k-$segment pipeline에서, Task의 수를 $n$, 파이프라인 기법을 사용하지 않았을 때 한 Task의 소요 시간을 $t_n$, Clock cycle time을 $t_p$라고 했을 때,
    
    최대 _speed up_ $S = \displaystyle\frac{nt_n}{(k + n - 1)t_p}$입니다.
    
    $n$이 커지면 $S = \displaystyle\frac{t_n}{t_p}$가 되고 $t_n = kt_p$이므로 이는 $S = k$가 됩니다.
    
    하지만 최대 _speed up_을 얻을 수 없습니다.
    
    1. Segment의 전달 시간이 동일하지 않기 때문에, Clock cycle time이 가장 긴 Segment의 지연 시간에 맞춰지기 때문입니다.
    2. 중간 Register들에 Delay가 존재해서 Overhead가 존재하기 때문입니다.

### 3. Instruction Pipeline의 문제점

Insturction pipeline의 경우 일반적인 pipeline보다 해결해야 할 문제점들이 더욱 많다. 이들 문제점과 해결방법에 대해 자세히 설명하시오.

- 정답
    1. 두 개의 Segement가 동시에 메모리를 Access할 때 conflict가 발생합니다.
        
        이러한 Conflict는 Instruction과 data 메모리 모듈을 분리해서 해결할 수 있습니다.
        
    2. 어떤 Instruction이 직전 Instruction의 수행 결과에 의존할 경우 Data Dependency가 발생합니다.
        
        명령어 사이에 No operation을 추가해서 데이터 참조를 지연시켜서 해결할 수 있습니다.
        
    3. Branch Instruction같은 PC값을 변화시키는 Instruction에 의해서 Branch가 어렵습니다
        
        컴파일러가 Branch 앞 뒤 명령을 조사해서 프로그램을 재배치해서 해결할 수 있습니다.
        

### 4. Multiplication Algorithm

Multiplication algorithm 중 booth algorithm에 대해 flowchart를 사용하여 동작 원리를 자세히 설명하시오.

- 정답
    
    ![Untitled](https://s3-us-west-2.amazonaws.com/secure.notion-static.com/9afaf486-2fc4-407f-8fe8-6bad02dd3a8b/Untitled.png)
    
    DR이 아니고 QR
    

### 5. Strobe and Handshaking

Asynchronous data transfer 방식으로 strobe control 방식과 handshaking 방식이 있다. 이 두 방식의 동작원리를 각각 자세히 설명하고 장단점을 비교하시오.

- 정답
    - Strobe Control 방식은
        
        ![Untitled](https://s3-us-west-2.amazonaws.com/secure.notion-static.com/a059263a-8277-409a-9ed3-697959e7fa55/Untitled.png)
        
        1. Strobe라는 Control Signal을 사용해서 Timing을 전달하는 방식입니다. (Strobe는 CPU가 Control합니다.)
        2. CPU가 Memory에 데이터를 전송하는 것을 예를 들면, CPU가 Bus에 데이터를 싣고 Strobe Signal을 보내면 Memory에서는 Strobe 신호를 확인해서 그 데이터를 가져가는 방식입니다.
        3. 장점 : Handshaking 방식에 비해 간단하고 빠릅니다.
        4. 단점 : CPU는 실제로 Memory가 데이터를 받았는지를 확인하지 않습니다. 따라서 신뢰성과 융통성이 부족합니다.
    - Handshaking 방식은
        
        ![Untitled](https://s3-us-west-2.amazonaws.com/secure.notion-static.com/13ff01ef-6f28-4f8b-b957-ba080c8e5175/Untitled.png)
        
        1. 두 개의 Control Signal을 사용해서 데이터를 실제로 수신했는지 여부를 확인하는 방식입니다.
        2. CPU가 I/O Device에 데이터를 전송하는 것을 예를 들면, CPU에서 Bus에 데 이터를 실은 후 Data Valid 신호를 보낸 뒤, I/O Device에서 데이터를 가져간 후에 Data accepted 신호를 CPU에 보내고, CPU는 Data valid 신호를 Disable 시킵니다. 그리고 다시 I/O Device는 Disable된 Data Valid 신호를 보고 다시 Data accepted 신호를 Disable시킵니다.
        3. 장점 : 데이터 전송 중에 에러가 발생하면 Timeout mechanism에 의해서 탐지가 가능합니다. 따라서 신뢰성과 융통성이 높습니다.
        4. 단점 : Strobe Control 방식에 비해 느립니다.

### 6. 4-4 FIFO

FIFO buffer를 설계하고 동작원리를 설명하시오.

- 정답
    
    ![Untitled](https://s3-us-west-2.amazonaws.com/secure.notion-static.com/10c3c339-7f3e-4964-9553-d4cc3a036239/Untitled.png)
    

### 7. Priority Interrupt

Daisy-Chaining priority interrupt 처리 구조를 자세히 설명하고 장단점을 기술하시오. (특히 interrupt ack. 가 전달되는 회로를 자세히 설계하시오.)

- 정답
    
    ![Untitled](https://s3-us-west-2.amazonaws.com/secure.notion-static.com/a58f0579-1363-42ef-924e-d03bc979ec05/Untitled.png)
    
    - 장점 : 회로가 간단하고 융통성이 있다.
    - 단점 : 우선순위가 낮은 Device는 Interrupt Ack신호를 받는데 시간이 오래걸린다.

### 8. Locality of References

3가지 Locality of reference에 대해서 설명하고 이들이 Memory hierarchy 설계에 미치는 영향에 대해 논하시오

- 정답
    
    1. Temporal Locality
        
        최근의 Reference된 Item은 다시 가까운 미래에 Reference될 확률이 높다
        
    2. Spatial Locality
        
        인접한 Item들이 Access되는 경향이 있다.
        
    3. Sequential Locality
        
        Branch Instruction을 만나지 않는 한 프로그램 상의 순서대로 수행된다.
        
    
    따라서 이러한 Locality때문에 자주 Reference되는 Data나 Instruction을 Cache에 두면 Hit ratio를 높일 수 있다.
    

### 9. Cache Block Mapping

Cache의 block mapping 방법에 따라 3가지 cache 구조가 있다. 이들 3가지 cache 구조의 block mapping 방법에 대해 설명하고, 장단점을 논하시오.

- 정답
    1. Fully-associative cache
        
        각 Memory Block이 임의의 Cache block frame에 들어갈 수 있다.
        
        1. 장점 : Hit ratio가 가장 높다.
        2. 단점 : Cache에 있는 모든 Block의 tag들을 동시에 비교해야 하기 때문에 compare logic의 비용이 천문학적이다.
    2. Direct mapping cache
        
        각 Memory Block이 Unique한 Cache Block frame에 들어갈 수 있다.
        
        1. 장점 : compare logic이 가장 간단하다.
        2. 단점 : Hit ratio가 낮다.
    3. Set-associative cache
        
        각 Memory Block이 들어갈 수 있는 Set이 정해져있다. Fully-associatvie cache와 Direct mapping cache를 절충한 구조이다.
        
        1. 장점 : Performance-cost ratio가 가장 높다
        2. 단점 : Fully-associative cache보다 Hit ratio는 낮다.

### 10. Virtual Memory

가상 메모리 시스템에서 TLB(Translation Lookaside Buffer)와 PT(Page Table)을 이용하여 가상 메모리 주소를 실제 메모리 주소로 변환하는 과정을 block diagram을 사용하여 자세히 설명하시오.

- 정답
    
    ![Untitled](https://s3-us-west-2.amazonaws.com/secure.notion-static.com/6d8db783-76cf-481f-bacd-c98b35341887/Untitled.png)
    
    1. Virtual Page Number가 TLB에 있으면 해당하는 Physical Frame Number를 가져오고, Block하고 Word 10bit는 그대로 가져와서 Physical Address로 변환한다.
    2. TLB에 없으면 운영체제가 관장하는 PT에 찾아가서 가져온다. 동시에 이 값을 TLB에 update시킨다.
    3. PT에도 없으면 Page Fault가 발생한다.

### 11. Interconnection Structures

Multiprocessor 구조에는 Time-shared common bus 구조, Multiport memory 구조, Crossbar switch 구조가 있다. 이들 각각 구조들을 block diagram을 사용하여 설명하고, 각각의 장단점을 논하시오.

- 정답
    1. Time-shared Common Bus 모든 Processor, Memory Modul, IOP들이 하나의 Common bus에 연결된 구조이다.
        
        1. 장점 : 가장 간단한 구조이므로 구현이 용이하다.
        2. 단점 : Bus의 Bandwidth가 제한되어 있으므로 Bus가 Bottleneck이 되어 Performance가 Saturation될 수 있다.
    2. Multiport Memory
        
        Memory Module을 Multiport로 만들어서 Path가 Multiple로 존재하게 하는 구조이다.
        
        1. 장점 : Bus가 Bottleneck이 되지 않는다.
        2. 단점 : Multiport이기 때문에 CPU를 하나 증가시키려면 Memory를 새로 디자인 해야한다. 따라서 확장성이 떨어진다.
    3. Crossbar switch Memory Module과 CPU간의 Intersection의 Cross point에 Crossbar switch를 두어서 Path를 Control하는 구조이다.
        
        1. 장점 : 가장 성능이 좋다.
        2. 단점 : Cross point마다 Crossbar switch를 두어야 하기 때문에 Cost가 많이 든다.

### 12. Omega network

$8 \times 8$ Omega network를 설계하고 routing 방법에 대해서 설명하시오.

- 정답
    
    ![Untitled](https://s3-us-west-2.amazonaws.com/secure.notion-static.com/067a5650-c014-4312-bd76-aee0f27fe9cc/Untitled.png)
    
    1. $8 \times 8$ Omega network구조는 $2 \times 2$ switch를 사용하는 Perfect Shuffle한 Interstage connction구조이다.
    2. 또한 $3$개의 스테이지를 가지고, 각 스테이지 별로 $4$개의 스위치가 존재한다.
    3. Data routing은 Destination의 ID에 따라서 Control된다.
    
    예를 들면 Destination의 ID가 `101`인 경우, 각 비트 별로 `0`인 경우 `hi`, `1`인 경우 `lo`로 이동하면 Destination `101`에 도착할 수 있다.
    

### 13. HyperCube Interconnection

n-차원 Hypercube multicomputer 구조에 대해 설명하고, 4차원 Hypercube multicomputer 구조를 각 node ID와 함께 그리시오.

- 정답
    
    $2^n$개의 컴퓨터로 이루어진 Interconnection Structure이다. 각 노드에는 $n$-bit의 노드 ID가 할당되며, 노드 ID가 서로 하나의 bit만 다른 노드 사이에 Communication Link가 존재한다
    
    ![Untitled](https://s3-us-west-2.amazonaws.com/secure.notion-static.com/2b7e8160-b71e-49c3-bd43-6a08bd24d964/Untitled.png)
    

### 14. Cache Coherence Problem

Multiprocessor 시스템에서의 cache coherence problem이 무엇인지 설명하고, 해결 방법을 논하시오.

- 정답
    
    Cache coherence problem이란 프로세서들의 각 local cache 정보가 consistent하지 않은 문제입니다.
    
    이는 Snoopy bus protocol을 이용해 해결할 수 있습니다. Snoopy protocol은 Bus Watching 방법을 사용하여 Data Consistency를 추구합니다.
    
    Local Cache에 Update가 되면
    
    1. Write-Invalidate인 경우 모든 Remote cache에 있는 copy들을 Invalidate시킵니다.
    2. Write-update인 경우 모든 Remote cache에 있는 copy들을 update시킵니다.