---
layout: post
category: ARMv8
title: Memory Mangement Unit (3)
tagline: 
tags:
  - armv8
published: true
---



﻿**Translation table configuration**

TLB 내에 individual translation을 저장하는 것 외에도 cacheable memory에 translation을 저장하도록 MMU를 구성할 수 있다. 일반적으로 external memory에서 읽는 것보다 테이블에 훨씬 빠르게 액세스 할 수 있다. TCR_EL1에 이것을 제어하는 필드가 있다.
필드는 TTBR0 및 TTBR1에 대한 translation table의 cacheability 및 shareability을 지정한다. 관련 필드는 SH0 / 1 shareability, IRGN0/1 inner cacheable, ORGN 0/1 outer cacheability라고 한다. 표 12-2는 캐시 가능성에 대해 허용되는 설정을 보여준다.

![Image Alt 텍스트](/assets/images/post/181007/image1.png)

메모리의 shareability에 해당하는 table은 translation table walk와 연관된다. Device나 Strongly-ordered memory region의 경우 이 값은 무시된다.

![Image Alt 텍스트](/assets/images/post/181007/image2.png)

**Virtual Address tagging**

Translation Control Register(TCR_ELn)에 Top Byte Ignore라는 tagged addressing을 지원하는 필드가 있다. general-purpose register는 64 비트이지만 주소의 최상위 16 비트는 모두 0xFFFF 또는 0x0000이어야한다. 다른 비트 값을 사용하려는 시도는 fault를 발생시킨다. 
tagged addressing이 enable되면 virtual address의 상위 8비트 [63:56]는 프로세서에서 무시한다. 내부적으로 비트 [55]를 설정하여 64 비트 형식으로 주소를 확장한다. Virtual address의 상위 8비트를 사용한다. 이 비트는 addressing(주소 지정)및 translation fault에 대해 무시된다. TCR_EL1은 EL0 및 EL1에 대해 enable 비트를 갖는다. ARM은 tagged address에 대해 specific use case를 지정하지 않는다. Use case로 객체 지향 프로그래밍 언어를 지원할 수 있다. 개체에 대한 포인터가 있을 뿐만 아니라, 객체를 참조하는 포인터의 수를 추적하는 참조 카운트를 유지해야 할 수도 있다. 예를 들어, automatic garbage collection code가 더 이상 참조되지 않는 객체의 할당을 해제 할 수 있다.

이 참조 카운트는 별도의 table에 저장되지 않고 tagged address의 일부로 저장되므로 개체를 만들거나 삭제하는 프로세스가 빨라진다.

**Translations at EL2 and EL3**

ARMv8-A virtualization extension은 2 stage translation 를 사용한다. hypervisor에는 하나 이상의 guest os가 있을 수 있다. 이들은 전술 한 바와 같이 TTBRn_EL1을 계속 사용하고 MMU 동작은 변하지 않는다. 이러한 기능은 앞서 설명한 대로 TTBRn_EL1을 사용하며 MMU 작업은 변경되지 않은 상태로 표시된다. 

hypervisor는 guest os간에 physical memory를 공유하려면 2 stage translation에서 몇 가지 추가 translation step을 수행해야 한다. 첫 번째 단계에서 virtual address(VA)가 Intermediate Physical Address(IPA)로 변환된다. 이 단계는 일반적으로 OS 제어 하에 있다. hypervisor가 제어하는 두 번째 단계는 IPA를 최종 physical address(PA)로 변환한다. 또한 hypervisor 및 secure monitor에는 자체 코드 및 데이터에 대한 stage 1 translation 세트가 있어 VA에서 PA로 직접 변환된다.

![Image Alt 텍스트](/assets/images/post/181007/image3.png)

IPA를 PA로 변환하는 stage 2 translation에서는 hypervisor가 제어하는 table을 사용한다. 이를 위해 Hypervisor Configuration Register(HCR_EL2)를 기록하여 명시적으로 enable해야한다. 이 프로세스는 non-secure EL1/0 액세스에만 적용된다.

stage 2 translation table의 기본주소는 Virtualization Translation Table Base Register(VTTBR0_EL2)에 지정되어 있다. 메모리의 맨 아래에 연속 주소 공간을 지정한다. 지원되는 주소 공간의 크기는 Virtualization Translation Control Register (VTCR_EL2)의 TSZ[5:0] 필드에 지정된다. 이 레지스터의 TG 필드는 granule 크기를 지정하고 SL0 필드는 first level of table lookup을 제어한다. 정의된 주소 범위를 벗어나는 액세스는 translation fault를 발생시킨다.

![Image Alt 텍스트](/assets/images/post/181007/image4.png)

Hypervisor(EL2)와 Secure monitor(EL3)는 virtual address를 physical address에 직접 매핑하는 자체 level 1 table을 가지고 있다. Table base address는 TTBR0_EL2 및 TTBR0_EL3에 각각 지정되어 메모리의 맨 아래에 가변 크기의 단일 연속 주소 공간을 사용 가능하게 한다. TG 필드는 granule 크기를 지정하고 SL0 필드는 first level of table lookup을 제어한다. 정의된 주소 범위를 벗어나는 액세스는 translation fault를 발생시킨다. 

![Image Alt 텍스트](/assets/images/post/181007/image5.png)

Secure monitor(EL3)에는 고유한 변환 테이블이 있다. Table base address는 TTBR0_EL3에 지정되고 TCR_EL3을 통해 구성된다. Translation table은 secure 및 non-secure physical address에 액세스 할 수 있다. TTBR0_EL3은 보안 모니터 EL3 모드에서만 사용된다. secure world로의 전환이 완료되면 trusted kernel은 즉 TTBR0_EL1 및 TTBR1_EL1이 가리키는 변환 표를 사용하여 EL1 translation을 수행한다. 이 레지스터는 AArch64에서 banking되지 않으므로 secure monitor code는 secure 영역에 대한 새 테이블을 구성하고 TTBR0_EL1 및 TTBR1_EL1의 사본을 저장 및 복원해야 한다. 

secure 상태에서의 EL1 translation 체계는 non-secure 상태에서의 normal operation과 다르게 작동한다. second stage of translation이 비활성화되고 EL1 translation 체계가 Secure or Non-secure Physical Addresses를 가리킬 수 있다. IPA가 항상 최종 PA와 동일하도록 Secure 영역에는 가상화가 없다. 

TLB entry는 secure 또는 non-secure tag로 지정된다. 따라서 Secure 영역과 Normal 영역 사이를 전환할 때 TLB 유지 관리가 필요하지 않다.

**Access permissions**

액세스 권한은 translation table entry를 통해 제어된다. 액세스 권한은 region의 readable 또는 writeable를 제어하며 표와 같이 권한이 없는 액세스에 대해서는 EL0, EL2 및 EL3에 대해 별도로 설정할 수 있다.

![Image Alt 텍스트](/assets/images/post/181007/image6.png)

Operating system kernel은 EL1 level에서 실행된다. kernel 자체와 EL0에서 실행되는 application 에서 사용되는 translation table mapping을 정의한다. Kernel 코드와 application에 대해 서로 다른 사용 권한을 지정하므로 unprivileged access와 privileged access 간의 구분이 필요하다. Hypervisor(EL2) 및 Secure monitor(EL3)은 translation scheme가 있으므로 privileged permission과 unprivileged permission의 분할이 필요하지 않다. 
액세스 권한의 또 다른 종류는 executable attribute 이다. block을 executable 또는 non-executable으로 표시 할 수 있다 (Execute Never (XN)). UnPrivileged Execute Never (UXN) 및 Privileged Execute Never (PXN) 속성을 별도로 설정할 수 있으며, 이 기능을 사용하여 application code가 kernel 권한으로 실행되는 것을 방지하거나, unprivileged state에서 kernel code를 실행하는 것을 방지한다(example : First In First Out page replacement queue). 따라서 device region은 항상 Execute never로 표시되어야 한다.

![Image Alt 텍스트](/assets/images/post/181007/image7.png)

SCTLR 레지스터를 사용하여 writeable region을 Execute Never로 처리하도록 프로세서를 구성 할 수 있다.

• SCTLR_EL1.WXN : EL0에서 writeable region은 EL0 및 EL1에서 XN으로 처리한다. EL1에서 writeable region은 EL1에서 XN으로 처리된다.

• SCTLR_EL2 및 3.WXN : ELn에서 writeable region은 ELn에서 XN으로 처리된다.

• SCTLR.UWXN : EL0에서 writeable region은 EL1에서 XN으로 처리된다. AArch32에만 해당한다. 

SCTLR_ELn 비트는 TLB entry에 캐시할 수 있다. 따라서 SCTLR의 비트를 변경해도 TLB entry에는 영향을 주지 않을 수 있다. 이러한 비트를 수정할 때는 TLB가 invalidate와 ISB sequence가 필요하다.

**Operating system use of translation table descriptors**

descriptor의 다른 메모리 attribute bit인 Access Flag(AF)는 block entry가 처음으로 사용되는 시기를 나타낸다.

• AF = 0 : block entry가 사용되지 않았다.

• AF = 1: block entry가 사용되었다.

Operating system은 Access Flag bit를 통해 사용 중인 페이지를 추적합니다. page가 처음 작성되면 해당 항목의 AF가 0으로 설정된다. Page에 처음 액세스할 때 AF가 0이면, MMU fault가 발생한다. Page fault handler는 현재 이 page가 사용되고 있음을 기록하고 table entry에서 AF비트를 수동으로 설정한다. 예를 들어 Linux kernel은 page에 대한 액세스 여부를 확인하기 위해 ARM64의 PTE_AF에 [AF] 비트를 사용한다. 이는 일부 kernel memory management에 영향을 준다. 예를 들어 페이지를 메모리에서 swap해야 하는 경우 활성 사용 중인 페이지를 swap out할 가능성이 줄어든다. 

descriptor의 비트 [58:55]는 software 사용을 위해 Reserved로 표시되며 translation table에 OS 관련 정보를 기록하는 데 사용할 수 있다. 예를 들어, Linux kernel은 이러한 비트 중 하나를 사용하여 entry를 clean 또는 dirty로 표시한다. dirty 상태는 page가 쓰여졌는지를 기록한다. page가 나중에 메모리에서 swap out되면 clean page는 간단히 삭제할 수 있지만, dirty page의 content는 먼저 저장해야 한다.

![Image Alt 텍스트](/assets/images/post/181007/image8.png)

**Security and the MMU**

ARMv8-A architecture는 secure 및 non-secure라는 두 가지 secure state를 정의한다. 또한 Secure 및 Non-secure의 physical Address space를 정의한다. 즉 normal world가 non-secure physical address space에만 액세스할 수 있다. Secure world 는 secure 및 non-secure의 physical address space에 모두 액세스할 수 있다. 

Non-secure state에서는 translation table의 NS 비트 및 NSTable 비트가 무시되며. Non-secure memory에만 액세스할 수 있다. Secure state에서 NS 비트 및 NSTable 비트는 virtual address의 secure physical address 또는 non-secure physical address로의 변환을 제어한다. SCR_EL3.CIF를 사용하여 Non-secure Physical Address로 변환되는 virtual address에서 Secure World가 실행되지 못하게 할 수 있다. 또한 Secure world에서 SCR.CIF 비트를 사용하여 Non-secure physical memory에 Secure instruction fetch를 만들 수 있다.

**Context switching**

ARMv8-A Architecture를 구현하는 프로세서는 일반적으로 많은 application이 포함된 복잡한 Operating System을 실행하는 시스템에서 사용된다. 각 프로세스에는 실제 메모리에 상주하는 고유한 translation table이 있다. Application이 시작되면 운영 체제는 application에서 사용하는 코드와 데이터를 실제 메모리에 매핑하는 translation table entry set을 할당한다. 예를 들어, 여분의 공간에 매핑하기 위해 kernel이 table을 수정할 수 있으며, 어플리케이션이 더 이상 실행되지 않을 때 제거된다.

따라서 memory system에 여러 작업이 있을 수 있다. kernel scheduler는 주기적으로 한 태스크에서 다른 태스크로 실행을 전송한다(transfers execution from one task to another). 이를 context switch라고하며 kernel 프로세스와 관련된 모든 실행 상태를 저장하고 다음에 실행할 프로세스의 상태를 복원해야 한다. kernel은 translation table entry를 실행할 다음 프로세스의 entry로 전환한다. 현재 실행되고 있지 않은 task의 메모리는 실행중인 task에서 완전히 보호된다.

저장되고 복원되어야 하는 것은 operating system마다 다르지만, 일반적으로 process context switch는 다음 요소 중 일부 또는 전부를 저장하거나 복원한다.

• general-purpose registers X0-X30.

• Advanced SIMD and Floating-point registers V0 - V31.

• Some status registers.

• TTBR0_EL1 and TTBR0.

• Thread Process ID (TPIDxxx) Registers.

• Address Space ID (ASID).

EL0 및 EL1에는 두 개의 translation table이 있다. TTBR0_EL1은 일반적으로 application 공간인 virtual address space 하단에 대한 translation을 제공하며, TTBR1_EL1은 virtual address space의 상단(일반적으로 kernel space)을 제공한다. 이 분할은 OS mapping이 각 task의 translation table에서 복제 될 필요가 없음을 의미한다. 

Translation table entry에는 non-global (nG) 비트가 들어 있다. nG 비트가 특정 page에 대해 설정되면 특정 task 또는 application과 연관된다. 비트가 0으로 표시되면 entry는 global이며 task에 적용된다.

Non-global entry의 경우, TLB가 업데이트되고 entry가 global이 아닌 것으로 표시될 때, normal translation information과 함께 TLB entry에 값이 저장된다. 이 값을 ASID(Address Apace ID)라고 한다. 이는 OS가 각 individual task에 할당한 번호이다. 후속 TLB look-up은 current ASID가 entry에 저장된 ASID와 일치하는 경우에만 해당 항목에서 일치한다. (Subsequent TLB look-ups only match on that entry if the current ASID matches with the ASID that is stored in the entry.) 여러 개의 valid TLB entry가 ASID value가 다른 non-global로 표시된 특정 페이지에 대해 존재할 수 있게 한다. 즉, context switch에, 반드시 TLB를 flush 할 필요 없다.

AArch64에서, 이 ASID 값은 TCR_EL1.AS 비트에 의해 제어되는 8 비트 또는 16 비트 값으로 지정할 수 있다. current ASID 값은 TTBR0_EL1 또는 TTBR1_EL1에 지정된다. TCR_EL1은 TTBR이 ASID를 보유하는 것을 제어하지만 application space에 해당하므로 일반적으로 TTBR0_EL1이다.

Note : translation table register에 저장된 ASID의 current value를 가짐으로, 단일 명령어에서 ASID뿐만 아니라 translation table도 모두 atomic하게 수정할 수 있음을 의미한다. 이것은 ARMv7-A 아키텍처와 비교할 때 table과 ASID를 변경하는 과정이 단순해진다.

또한 ARMv8-A Architecture는 operating system software에서 사용할 Thread ID register를 제공한다. 이것들은 하드웨어적 의미가 없으며, 일반적으로 스레드당 데이터의 기본 포인터로 라이브러리를 스레드하는데 사용된다. (These have no hardware significance and are typically used by threading libraries as a base pointer to per-thread data.) 이를 종종 Thread Local Storage(TLS)라 한다. 예를 들어 pthread library는 이 기능을 사용하며 다음 레지스터를 포함한다.

• User Read and Write Thread ID Register (TPIDR_EL0).

• User Read-Only Thread ID Register (TPIDRRO_EL0).

• Thread ID Register, privileged accesses only (TPIDR_EL1).