---
layout: post
title: "FPGA中级项目1IP核ROM-与-RAM"
date: 2025-03-14 19:29:08 +0800
description: "在FPGA芯片设计：vivado软件中配置IP核（ROM 与 RAM）；包含其原理详细讲解与相关的代码展示！！！"
keywords: "ip parameter editor"
categories: ['未分类']
tags: ['课程设计', '经验分享', '模块测试', 'Fpga', 'Fpga']
artid: "146261852"
image:
    path: https://api.vvhan.com/api/bing?rand=sj&artid=146261852
    alt: "FPGA中级项目1IP核ROM-与-RAM"
render_with_liquid: false
featuredImage: https://bing.ee123.net/img/rand?artid=146261852
featuredImagePreview: https://bing.ee123.net/img/rand?artid=146261852
cover: https://bing.ee123.net/img/rand?artid=146261852
image: https://bing.ee123.net/img/rand?artid=146261852
img: https://bing.ee123.net/img/rand?artid=146261852
---

<div class="blog-content-box">
 <div class="article-header-box">
  <div class="article-header">
   <div class="article-title-box">
    <h1 class="title-article" id="articleContentId">
     FPGA中级项目1——IP核（ROM 与 RAM）
    </h1>
   </div>
  </div>
 </div>
 <article class="baidu_pl">
  <div class="article_content clearfix" id="article_content">
   <link href="../../assets/css/kdoc_html_views-1a98987dfd.css" rel="stylesheet"/>
   <link href="../../assets/css/ck_htmledit_views-704d5b9767.css" rel="stylesheet"/>
   <div class="htmledit_views" id="content_views">
    <h2 style="text-align:center">
     FPGA中级项目1——IP核（ROM 与 RAM）
    </h2>
    <p>
    </p>
    <h3>
     IP核简介
    </h3>
    <p>
     <br/>
     在 FPGA（现场可编程门阵列）设计中，IP 核（Intellectual Property Core，知识产权核）是预先设计好的、可重用的电路模块，用于实现特定功能。它们可以极大简化开发流程，提高设计效率，是现代 FPGA 设计的核心组成部分。
     <strong>
      可代替部分复杂Verilog代码设计！！！
     </strong>
     <br/>
    </p>
    <p class="img-center">
     <img alt="" height="217" src="https://i-blog.csdnimg.cn/direct/905fa5026df74352930626f39e2c50ee.png" width="363"/>
    </p>
    <h4>
     IP 核的类型
    </h4>
    <p>
     <br/>
     <strong>
      软核（Soft IP）：
     </strong>
     以 HDL 代码形式提供，灵活性高，可根据需求修改和优化。
     <br/>
     例如：软处理器核（如 MicroBlaze）、自定义逻辑模块。
     <br/>
     <strong>
      硬核（Hard IP）：
     </strong>
     以
     <strong>
      物理布局（版图）形式集成到 FPGA
     </strong>
     中，性能稳定但不可修改。
     <br/>
     例如：高速串行收发器（SERDES）、DDR 控制器。
     <br/>
     <strong>
      固核（Firm IP）：
     </strong>
     介于软核和硬核之间，提供 RTL 代码或门级网表，部分优化但保留一定灵活性。
     <br/>
     例如：数字信号处理（DSP）模块。
    </p>
    <p>
    </p>
    <h4>
     常见 IP 核应用场景
    </h4>
    <p>
     <br/>
     数字信号处理：FFT、FIR 滤波器、数字下变频（DDC）。
     <br/>
     通信协议：Ethernet MAC、USB 3.0、PCIe。
     <br/>
     接口与存储：DDR4 控制器、GPIO 扩展、UART。
     <br/>
     嵌入式系统：软处理器（如 ARM Cortex-M/R 系列）、中断控制器。
     <br/>
     图像处理：视频编解码、图像增强算法。
    </p>
    <p class="img-center">
     <img alt="" height="256" src="https://i-blog.csdnimg.cn/direct/41fa926787b04d39bedc99f2b9cb767b.png" width="373"/>
    </p>
    <hr/>
    <h3>
     ROM IP核简介
    </h3>
    <p>
     <br/>
     在 FPGA 设计中，ROM IP 核是一种用于存储固定数据的预设计模块，其内容在运行时不可修改。它通过硬件资源（如片内 BRAM 或 LUT）实现，广泛用于存储程序代码、查找表、图像数据等固定信息。
     <strong>
      对于需要存储大量静态数据或实现快速查表的场景，ROM IP 核是首选方案。
     </strong>
    </p>
    <p class="img-center">
     <img alt="" height="273" src="https://i-blog.csdnimg.cn/direct/4b545c482ad146b59a9ee0b17ae9bb40.png" width="273"/>
    </p>
    <p>
    </p>
    <h4>
     ROM IP 核的类型与实现
    </h4>
    <p>
     <br/>
     <strong>
      基于 BRAM 的 ROM
     </strong>
     <br/>
     硬核实现：利用 FPGA 片内专用存储块（如 Xilinx 的 BRAM、Intel 的 MegaCore）。
     <br/>
     特点：
     <strong>
      高容量（单块可达 36/72 Kb）、低功耗、支持双端口访问。
     </strong>
     <br/>
     适用场景：大数据量存储（如视频帧缓存）。
    </p>
    <p>
     <br/>
     <strong>
      基于 LUT 的 ROM
     </strong>
     <br/>
     软核实现：使用逻辑查找表（LUT）构建，容量较小。
     <br/>
     特点：灵活性高，但资源占用大（每个 LUT 存储 1 位数据）。
     <br/>
     适用场景：
     <strong>
      小规模查找表
     </strong>
     或临时数据存储。
    </p>
    <p>
     <br/>
     <strong>
      混合实现
     </strong>
     <br/>
     结合 BRAM 和 LUT，根据数据量动态选择存储方式。
    </p>
    <p>
    </p>
    <h4>
     关键参数配置
    </h4>
    <p>
     <br/>
     <strong>
      深度（Depth）
     </strong>
     ：存储单元的数量（如 256×8 表示 256 个 8 位存储单元）。
     <br/>
     <strong>
      宽度（Width）
     </strong>
     ：每个存储单元的数据位宽。
     <br/>
     <strong>
      访问模式
     </strong>
     <br/>
     单端口：同一时间只能读写一个地址。
     <br/>
     双端口：支持同时读写不同地址（需硬件资源支持）。
     <br/>
     <strong>
      初始化文件：
     </strong>
     通过工具（如 Vivado 的 Memory Initialization File Editor）生成数据文件，指定每个地址的初始值。
    </p>
    <p class="img-center">
     <img alt="" height="389" src="https://i-blog.csdnimg.cn/direct/6384dc8ec0974f5b8b87a2a7c640e5d0.png" width="362"/>
    </p>
    <h4>
     应用场景举例
    </h4>
    <p>
     <br/>
     <strong>
      数字信号处理
     </strong>
     ：存储 FIR 滤波器系数、FFT 蝶形运算常数。
     <br/>
     示例：使用 ROM 存储正弦波查表数据，生成任意波形。
     <br/>
     <strong>
      嵌入式系统
     </strong>
     ：存储软核处理器（如 MicroBlaze）的启动代码。
     <br/>
     实现状态机的固定控制序列。
     <br/>
     <strong>
      通信协议
     </strong>
     <br/>
     存储 MAC 地址、协议配置参数。
     <br/>
     缓存通信帧的固定头部数据。
     <br/>
     <strong>
      图像处理
     </strong>
     ：存储颜色查找表（CLUT）、图像阈值数据。
    </p>
    <hr/>
    <h3>
     <br/>
     问题分析ROM
    </h3>
    <p>
     <br/>
     <strong>
      1.
     </strong>
     分布式ROM的容量要比块ROM小得多，因此如果我们可根据所需存储空间的大小不同来调用不同的IP核，甚至更小的我们只需要用到case语句，而不用IP核来实行。
    </p>
    <p class="img-center">
     <img alt="" height="179" src="https://i-blog.csdnimg.cn/direct/2c5a2c3fd27a4a998bdb2ed543f39a9e.png" width="387"/>
    </p>
    <p>
     <br/>
     <strong>
      2.
     </strong>
     我们以块ROM的学习为例，来创建工程讲解。其中memory type为单端口类型，可定义单端口还是双端口类型（左边框图为实时设计综合形成的ROM IP核）。
     <br/>
     <img alt="" height="1160" src="https://i-blog.csdnimg.cn/direct/2842757832104885a57f265ab352c2b0.png" width="1765"/>
    </p>
    <p>
    </p>
    <h4>
     单端口与双端口ROM差异
    </h4>
    <h5>
     1.端口结构
    </h5>
    <p>
     <br/>
     <strong>
      单端口 ROM：
     </strong>
     只有一组地址线、数据线和控制信号。
     <strong>
      这意味着在同一时刻，它只能进行一次操作，要么是读取数据，并且只能对一个特定的地址进行操作。
     </strong>
     <br/>
     例如，一个简单的单端口 ROM 可能有一个 8 位的地址线用于选择存储单元，一个 16 位的数据线用于输出数据，以及一个使能信号用于控制是否允许访问。
     <br/>
     <strong>
      双端口 ROM：
     </strong>
     具备两组独立的地址线、数据线和控制信号。
     <strong>
      这使得它可以同时对两个不同的地址进行操作，大大提高了数据的访问效率。
     </strong>
     <br/>
     例如，双端口 ROM 有端口 A 和端口 B，每个端口都有自己独立的地址线、数据线和使能信号，端口 A 可以在读取一个地址的数据时，端口 B 同时读取另一个地址的数据。
    </p>
    <h5>
     2.访问特性
    </h5>
    <p>
     <br/>
     <strong>
      单端口 ROM：
     </strong>
     同一时刻只能进行一次读操作，即一次只能访问一个存储单元。这限制了数据的读取速度，尤其是在需要频繁快速读取不同地址数据的应用中。
     <br/>
     例如，在一个简单的数字系统中，如果需要按照顺序依次读取 ROM 中的数据，单端口 ROM 可以满足需求，但当需要同时获取多个不同位置的数据时，就会显得力不从心。
     <br/>
     <strong>
      双端口 ROM：支持同时进行两个独立的读操作，能够并行地从两个不同的地址读取数据。
     </strong>
     这在需要高速数据处理和多任务并行的场景中非常有用。
     <br/>
     例如，在图像处理中，可能需要同时读取图像的不同部分进行并行处理，双端口 ROM 就可以同时提供所需的数据，提高处理速度。
    </p>
    <h5>
     3.访问双端口ROM的代码示例
    </h5>
    <pre><code class="hljs">module dual_port_rom #(
    parameter DATA_WIDTH = 8,  // 数据位宽
    parameter ADDR_WIDTH = 4   // 地址位宽
) (
    input wire clk,             // 时钟信号
    // 端口A
    input wire [ADDR_WIDTH-1:0] addr_a,
    output reg [DATA_WIDTH-1:0] data_a,
    // 端口B
    input wire [ADDR_WIDTH-1:0] addr_b,
    output reg [DATA_WIDTH-1:0] data_b
);

    // 定义ROM数组
    reg [DATA_WIDTH-1:0] rom [(2**ADDR_WIDTH)-1:0];

    // 初始化ROM内容
    initial begin
        // 这里可以根据需要修改初始化数据
        rom[0] = 8'h01;
        rom[1] = 8'h02;
        rom[2] = 8'h03;
        rom[3] = 8'h04;
        rom[4] = 8'h05;
        rom[5] = 8'h06;
        rom[6] = 8'h07;
        rom[7] = 8'h08;
        rom[8] = 8'h09;
        rom[9] = 8'h0A;
        rom[10] = 8'h0B;
        rom[11] = 8'h0C;
        rom[12] = 8'h0D;
        rom[13] = 8'h0E;
        rom[14] = 8'h0F;
        rom[15] = 8'h10;
    end

    // 端口A的读操作
    always @(posedge clk) begin
        data_a &lt;= rom[addr_a];
    end

    // 端口B的读操作
    always @(posedge clk) begin
        data_b &lt;= rom[addr_b];
    end

endmodule</code></pre>
    <h5>
     4.测试双端口ROM的代码示例
    </h5>
    <pre><code class="hljs">module tb_dual_port_rom;

    reg clk;
    reg [3:0] addr_a;
    reg [3:0] addr_b;
    wire [7:0] data_a;
    wire [7:0] data_b;

    // 实例化双端口ROM
    dual_port_rom uut (
       .clk(clk),
       .addr_a(addr_a),
       .data_a(data_a),
       .addr_b(addr_b),
       .data_b(data_b)
    );

    // 时钟生成
    initial begin
        clk = 0;
        forever #5 clk = ~clk; // 10个时间单位的时钟周期
    end

    // 测试序列
    initial begin
        // 初始化信号
        addr_a = 4'b0000;
        addr_b = 4'b0001;
        #20;

        addr_a = 4'b0010;
        addr_b = 4'b0011;
        #20;

        $finish;
    end

endmodule</code></pre>
    <p>
    </p>
    <p>
    </p>
    <p>
     <strong>
      本项目，我们选择单端口A来进行ROM IP核设置！
     </strong>
    </p>
    <p>
    </p>
    <p>
     <strong>
      3.
     </strong>
     在端口A选项设置中，其中
     <strong>
      width 和 depth 分别代表数据的位宽与容量
     </strong>
    </p>
    <p>
     <img alt="" height="1081" src="https://i-blog.csdnimg.cn/direct/b7cbc5d927da457db5a09358989193e4.png" width="1749"/>
    </p>
    <p>
    </p>
    <p>
     <strong>
      4.
     </strong>
     在端口A的其他选项中，我们需要特别注意的是，给准备创建的ROM核里面存入内容。即为下图中的load init file选项。
    </p>
    <p>
     <img alt="" height="1170" src="https://i-blog.csdnimg.cn/direct/d668153959c649609a56f3621eb4affa.png" width="1775"/>
    </p>
    <p>
     <strong>
      可以自己手动编辑，也可以用相关软件自行生成。如下所示可自动生成宽度为5位，深度为1024的正弦波数据从而存入load init file选项的COE file中。
     </strong>
    </p>
    <p class="img-center">
     <img alt="" height="156" src="https://i-blog.csdnimg.cn/direct/f66637c92bad4c2b8e3931264706b812.png" width="416"/>
    </p>
    <p>
    </p>
    <p>
     <strong>
      5.
     </strong>
     最后是我们配置好的总结窗口，可查看相关的选项配置。最后点击OK便可生成ROM的IP核，存在于源代码文件夹选项之下（可代替手搓Verilog代码）
    </p>
    <p>
     <img alt="" height="1146" src="https://i-blog.csdnimg.cn/direct/6525c5668ad64ebb9b5439bfa89c3695.png" width="1753"/>
    </p>
    <hr/>
    <h3>
     RAM IP核简介
    </h3>
    <p>
     RAM IP 核
     <span style="color:#e6b223">
      <strong>
       允许在任意时刻、以任意顺序对存储单元进行读写操作
      </strong>
     </span>
     ，这使得数据的访问非常灵活。它以硬件形式实现于 FPGA 中，可根据设计需求灵活配置其参数，如存储容量、数据位宽等。
    </p>
    <p class="img-center">
     <img alt="" height="304" src="https://i-blog.csdnimg.cn/direct/0c8c0bdcf8c94eeaace5668b83da93a6.png" width="586"/>
    </p>
    <h4>
     类型及特点
    </h4>
    <p>
     <br/>
     <strong>
      1. 单端口 RAM（Single - Port RAM）
     </strong>
     <br/>
     端口结构：只有一组地址线、数据线和读写控制信号。在同一时刻，只能进行读或写一种操作。
     <br/>
     特点：结构简单，资源占用相对较少。适用于对数据读写操作不太频繁、不需要同时进行读写的场景，例如简单的缓冲存储。
     <br/>
     <strong>
      2. 双端口 RAM（Dual - Port RAM）
     </strong>
     <br/>
     端口结构：具备两组独立的地址线、数据线和读写控制信号。可以同时对两个不同的地址进行读写操作，提高了数据的访问效率。
     <br/>
     特点：支持并行操作，能满足一些对数据处理速度要求较高的应用。但由于结构相对复杂，占用的 FPGA 资源也较多。
     <br/>
     <strong>
      3. 真双端口 RAM（True Dual - Port RAM）
     </strong>
     <br/>
     端口结构：是双端口 RAM 的一种特殊类型，两个端口都可以独立地进行读写操作，并且可以同时对同一地址进行操作（不过可能需要处理一些冲突情况）。
     <br/>
     特点：提供了最高级别的并行访问能力，适用于需要高度并发数据处理的复杂系统。
    </p>
    <h4>
     <strong>
      关键参数配置
     </strong>
    </h4>
    <p>
     <br/>
     <strong>
      存储深度（Depth）：
     </strong>
     表示 RAM 中存储单元的数量。例如，一个存储深度为 256 的 RAM 可以存储 256 个数据单元。
     <br/>
     <strong>
      数据位宽（Width）：
     </strong>
     指每个存储单元的数据位数。常见的数据位宽有 8 位、16 位、32 位等。存储深度和数据位宽共同决定了 RAM 的存储容量，容量 = 存储深度 × 数据位宽。
     <br/>
     <strong>
      读写模式：
     </strong>
     包括同步读写和异步读写。同步读写操作在时钟信号的控制下进行，具有更好的时序特性和稳定性；异步读写操作不依赖时钟信号，响应速度较快，但设计时需要更关注时序问题。
    </p>
    <h4>
     <strong>
      应用场景
     </strong>
    </h4>
    <p>
     <br/>
     <strong>
      数据缓存：
     </strong>
     在数据采集系统中，用于临时存储采集到的数据，等待后续处理。例如，在高速 AD 采样中，将采样数据先存储在 RAM 中，再进行数据分析和处理。
     <br/>
     <strong>
      FIFO（First - In - First - Out）实现：
     </strong>
     通过合理配置 RAM 的读写指针，可以实现 FIFO 缓冲器，用于数据的顺序存储和读取，常用于不同时钟域之间的数据传输。
     <br/>
     <strong>
      图像处理：
     </strong>
     在图像处理算法中，需要对图像数据进行缓存和处理，RAM IP 核可以存储图像的像素数据，方便进行各种滤波、变换等操作。
     <br/>
     <strong>
      数字信号处理（DSP）：
     </strong>
     在 DSP 算法中，如 FFT（快速傅里叶变换）、卷积运算等，需要临时存储中间结果和数据，RAM 可以满足这些数据存储和快速访问的需求。
    </p>
    <hr/>
    <h3>
     问题分析RAM
    </h3>
    <p>
    </p>
    <p>
     <strong>
      1.
     </strong>
     RAM IP核的创建可按照ROM来如法炮制，可根据所要完成任务的需求来定制。值得注意的是，RAM有读和写两个信号，需要进行相关的配置。而ROM只需要读即可。同样也有单端口与双端口的选项差异。在这里
     <strong>
      我们选择的是双端口通道
     </strong>
    </p>
    <p>
     <img alt="" height="1282" src="https://i-blog.csdnimg.cn/direct/9f77da5434404ca385aa2db487992deb.png" width="1810"/>
    </p>
    <p>
     <strong>
      2.
     </strong>
     RAM端口A设置如下，operating mode 设置为写优先模式，保证写入的数据是正确的。同时宽度与深度要根据所做的项目来选择。
    </p>
    <p>
     <img alt="" height="1273" src="https://i-blog.csdnimg.cn/direct/f24845c07f23412591130ae93383f3b5.png" width="1782"/>
    </p>
    <p>
     <strong>
      3.
     </strong>
     RAM端口B设置如下
    </p>
    <p>
     <img alt="" height="1102" src="https://i-blog.csdnimg.cn/direct/77c79646976d46ae93e40b7e0b145a74.png" width="1790"/>
    </p>
    <p>
    </p>
    <p>
     4. 最后就是RAM IP核的总结界面。需要注意：
     <span style="color:#ad720d">
      <strong>
       整个流程重点在于存储容量的计算！即根据项目来实现深度的配置要求！
      </strong>
     </span>
    </p>
    <p>
     <img alt="" height="1112" src="https://i-blog.csdnimg.cn/direct/1cb6e46bcafd4ee5996cb55051fe078f.png" width="1780"/>
    </p>
    <p>
    </p>
    <p>
    </p>
    <p>
    </p>
    <p>
    </p>
   </div>
  </div>
 </article>
 <p alt="68747470733a2f2f62:6c6f672e6373646e2e6e65742f6d305f36373430303137362f:61727469636c652f64657461696c732f313436323631383532" class_="artid" style="display:none">
 </p>
</div>


