  
非揮發性記憶體元件穿隧介電層及電荷陷阱層之製程與操作量測研究 
 
Process of tunneling dielectric and charge trapping layer and operation measurement for nonvolatile 
memory device 
 
計畫編號: NSC95-2221-E-007-255 
執行期間：95 年 8 月 1 日 至 96 年 7 月 31 日 
主持人：張廖貴術 清華大學工程與系統科學系 
 
ㄧ、中文摘要 
    當非揮發性記憶體元件繼續朝向微小
化時，必須以 SONOS-type 來取代傳統 floating 
gate 型式元件。然而在元件朝向微小化、低操
作電壓發展時，在寫入時會遇到較高的穿隧能
障，使寫入效率下降。本研究藉由在 HfO2 材料
中添加不同成份的Al來改變非揮發性記憶體元
件電荷儲存層的能隙及電荷捕捉陷阱密度。實
驗結果顯示，電荷儲存層的組成比以 Hf/Al=1:2
的樣本具有最佳的寫入/抹除特性，HfO2 有添加
Al 的樣本都有不錯的抗干擾能力。 
關鍵字：非揮發性記憶體元件、高介電層、電
荷陷阱層、能障、陷阱密度 
 
英文摘要 
   With the trend of decreasing feature size 
of non-volatile memory (NVM) device, the 
traditional floating gate type should be replaced 
by the polysilicon-oxide-nitride-oxide-silicon 
(SONOS) one. However, the programming 
efficiency of SONOS device is reduced due to the 
higher energy barrier caused by the scaling of 
device and operation voltage. In this work, the 
energy level and density of traps in charge 
trapping layer of NVM devices were modified by 
doping HfO2 with various Al contents.  The 
experimental results show that NVM devices with 
charge trapping layer formed by Hf/Al=1:2 
content achieve the best programming and erasing 
characteristics. Moreover, the NVM devices with 
HfO2-based charge trapping layer obtain good 
disturbance performance by suitably doping Al. 
Keywords: non-volatile memory device, high-k, 
charge trapping layer, energy barrier, trap 
density 
 
二、 計畫緣由與目的 
   快閃記憶體同時具備了許多優點如，非
揮發性、高積集度、快速寫入/讀取、可直接於
系統中重複寫入資料、高擦寫次數、低消秏功
率、低成本、單一電源供應等，因此快閃記憶
體近年來快速崛起，不斷的朝向「固態電子元
件式硬碟機(Solid State Disk)」的應用發展，並
以取代現有硬式磁碟的機技術為目標。目前仍
有許多研發的空間以期增進其工作效能、減少
工作電壓及功率、增加記憶容量等。一般快閃
記憶體的穿隧介電層(tunnel dielectric) 通常都
是使用二氧化矽(SiO2)；但由於元件微小化，閘
極氧化層的厚度隨著技術的演進愈來愈薄，當
厚度降到 60Å，其漏電流會因直接穿透(direct 
tunneling)而大幅提升，使可靠度降低；甚至，
在氧化層厚度降到 80Å 時，隨著寫入/擦拭過程
中產生的 SILC (Stress Induced Leakage Current)
影響下，其氧化層的漏電流就已大到使可靠度
降低而無法使用[1]。為了使穿隧氧化層的厚度
可以繼續縮小，Jong Jin Lee[2]等人提出使用高
介電係數材料(High Dielectric Constant Material, 
  
HfO2 及 HfxAlyO 中 Al 含量 50%最好。 
關於抹除方面，我們由實驗數據可得:抹除
效率以電荷儲存層為HfO2電荷儲存層有好的抹
除特性，這是因為 HfO2 與矽基板有較小的導電
帶差，且 HfO2 的介電常數可高達 20，在閘極施
加抹除的偏壓大多耦合到穿隧氧化層造成能帶
拉成較薄的三角形能障，使得元件有較好的抹
除效率。另外有添加 Al 的 HfAlO 電荷儲存層也
都有不錯的抹除特性，其中以 Hf/Al=1:1 的抹除
效果最佳。而 Al2O3 當電荷儲存層的抹除特性是
最慢的，因為 Al2O3 的介電常數小於 10 且能隙
又高達 8 以上，加上 Al2O3 薄膜內的缺陷屬於深
層的陷阱能階故抹除效率排在各樣本之末。觀
察樣本 FLASH29~FLASH33 的抹除特性，可發
現 Hf/Al 組成比為 50%有最佳的抹除特性。 
在電荷保存力方面，我們在將元件寫入電
荷，在無外加偏壓的情況下進行 3000 秒的電荷
荷保存力量測，圖 2 是量測的結果，我們發現
有含 Al 元素樣本的電荷保存力較佳，這是添加
Al2O3 使薄膜的熱穩定性提高在經過高溫製程
後薄膜仍然呈非晶狀態，電荷被陷在能階較深
的陷阱能階內不易流失。 
圖3是非揮發性記憶體不同Hf/Al組成比之
電荷儲存層(a)S1, (b) S5 sample 經 1000 次在
Vg=10V, 1ms/Vg=-15V, 30ms 的條件下寫抹耐久
測試結果，而圖 4 是將各樣本在此操作條件下
的記憶窗對 Al 含量作圖的結果。由圖可知，
HfxAlyO 中 Al 含量為 60%的樣本有最大的記憶
窗，這再一次証實 HfxAlyO 中 Al 含量為 60%的
情況下電荷儲存層與矽基板尚能有不錯的能隙
差，且 Al2O3 除了能提高熱穩定性外還能提供薄
膜較高的缺陷密度。 
讀取干擾是在閘極加 3V，汲極加 1V 的情
況下量測 100 秒臨限電壓的漂移量。圖 5 即是
在此條件下的量測結果，由圖可看出在 100 秒
的讀取干擾下，樣本 FLASH 29 電荷儲存層為
HfO2 的臨限電壓漂移量最小，僅有 0.043V 的變
化。而有含 Al 的樣本臨限電壓都有明顯的漂移
量，在 100 秒讀取干擾下最大有 0.16V 的變化。
這是因為在讀取干擾時造成微小的穿隧電流會
被電荷捕捉缺陷密度較大的含 Al2O3 樣本所捕
捉。圖 6 是將讀取干擾 100 秒後的最大臨限電
壓漂移量對 Al 含量作圖。 
由 HfO2 電荷儲存層添加 Al2O3 的實驗結果
來看，添加適當的 Al2O3，約 66%，可使非揮發
性記憶體的寫入/抹除的操作性能獲得改善。在
可靠度方面，含 Al2O3 的樣本皆有不錯的電荷保
存力。由 1000 次寫入/抹除後記憶窗沒有明顯的
變化來看，各樣本都有不錯的耐讀寫能力且
Al2O3 提供較高的電荷缺陷密度也使得元件有
較大的記憶窗。另外，含 Al2O3 的樣本有不錯的
抗汲極干擾能力，但抗讀取干擾則以 HfO2 為較
佳的條件。 
 
四、 計畫成交果自評 
   本研究計畫完成了預期的工作項目，應用電
荷儲存層的組成比調變，具有最佳的寫入/抹除
特性，及得到不錯的寫/抹耐久測試及抗干擾能
力，因此本研究成果確能提昇非揮發性記憶體
元件之工作特性，研究成果論文已投稿於國際
學術期刊及發表於國際會議。 
 
五、 參考文獻 
[1] Stefan Lai, Intel Non Volatile Memory 
Technology conference, 1998.  
[2] Jong Jin Lee, IEEE Transactions on Electron 
Devices, Vol. 50(10), p.2067, 2003. 
[3] W.J. Qi et al, IEEE 1999 IEDM, p.145. 
[4] B.H. Lee et al, IEEE 2000 IEDM, p.39. 
[5] W. J. Zhu, et al., IEEE Electron Device Letters, 
Vol.23, No.11, p. 649, 2002. 
[6] Yan-Ny Tan, et al., IEEE Transactions on 
Electron Device, Vol.53(4), p.654, 2006. 
 
六、圖表 
 -1-
行政院國家科學委員會輔助國內專家學者出席國際學術會議報告 
報 告 人
 
姓   名
 
張廖貴術 
服務機構
 
及  職  稱
國立清華大學 
工程與系統科學系
教授 
時間
會  議 
地點
2006年 12月 6~14 日 
美國加州聖地牙哥市、舊金
山市 
  
 
會 議 名 稱
 
(中文)  第 37屆 IEEE半導體界面專家會議 
 
(英文) 37th IEEE Semiconductor Interface Specialist Conference 
發表論文題目 (中文)  高介電閘層金氧半元件介電層中邊緣陷阱密度與能量
之測量 
(英文)  Profiling Border Trap Density and Energy Distribution 
along the Gate Dielectric Bulk of High-k Gated MOS 
Devices  
一、參加會議經過 
    筆者於 12/6-9參加在聖地牙哥舉行之 IEEE SISC，並於會中
發表論文，此會議著重在MOS device之研究，其中又以 high-k gated 
MOS device，無論是製程或測量的論文研究都不少。之後，筆者前往
舊金山市於 12/11-13參加 IEEE IEDM，此為從事半導體研究領域最
頂尖的會議，主要是瞭解最新研究方向。 
本次 SISC 會議有幾篇論文值得一提，如 Keynote speaker 美國
Freescale公司 Dr. Samaveda報告 PMOS threshold voltage with metal 
gate electrodes的挑戰，在演講中敘述使用高功函數電極可達到 PMOS 
threshold voltage Vt 的要求，但是此類金屬閘的熱穩定性較差，又
EOT減少時 Vt也會 roll-off，而相對的 NMOS沒有這些問題。 
日本東京大學Prof. Toriumi實驗室報告低於EOT=0.6 nm high-k 
MOS元件，其作法是在HfO中摻雜少量的Si(~5%)，結果high-k介電係
數值可高至27，比一般HfO2還高，而且具有不錯電特性，其原理是
使high-k材料形成四邊型鍵結(tetragonal)。 
Yale Univ. L. Song報告 Charge Trapping Study of High-κ Gated 
MOSFETs With the PASHEI Technique，此項研究係利用 pulse產生熱
載子以提供 charge pumping 方法來分析 high-k 中電荷陷阱充放電現
象，其優點為不須大偏壓而產生干擾，也不須特別的元件結構。 
 -3-
有極大的幫助，此方面之補助應更加強。惟近年來機票漲價許多，國
科會在此方面之經費補助卻越來越少，參加人員自己要自費的情形頗
常見，如此將不利研究人員之開拓視野與國際曝光度。 
 
四、攜回資料名稱及內容 
37th IEEE Semiconductor Interface Specialist Conference會議論文
摘要集及光碟  
 
