Classic Timing Analyzer report for pulse_picker
Mon Jan 20 15:11:22 2014
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'CLK'
  7. Clock Setup: 'ENABLE'
  8. Clock Setup: 'PD_CLK_IN'
  9. Clock Hold: 'CLK'
 10. Clock Hold: 'ENABLE'
 11. Clock Hold: 'PD_CLK_IN'
 12. tsu
 13. tco
 14. tpd
 15. th
 16. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                     ;
+------------------------------+-----------+----------------------------------+----------------------------------+---------------+------------------------------------+------------+-----------+--------------+
; Type                         ; Slack     ; Required Time                    ; Actual Time                      ; From          ; To                                 ; From Clock ; To Clock  ; Failed Paths ;
+------------------------------+-----------+----------------------------------+----------------------------------+---------------+------------------------------------+------------+-----------+--------------+
; Worst-case tsu               ; N/A       ; None                             ; 5.200 ns                         ; CLK           ; tmp_c1                             ; --         ; CLK       ; 0            ;
; Worst-case tco               ; N/A       ; None                             ; 4.600 ns                         ; tmp_c1        ; PWM_OUT                            ; CLK        ; --        ; 0            ;
; Worst-case tpd               ; N/A       ; None                             ; 4.800 ns                         ; CLK           ; PWM_TEST                           ; --         ; --        ; 0            ;
; Worst-case th                ; N/A       ; None                             ; 0.400 ns                         ; DATA[6]       ; RF_ON~reg0                         ; --         ; ENABLE    ; 0            ;
; Clock Setup: 'CLK'           ; -3.934 ns ; 120.00 MHz ( period = 8.333 ns ) ; 61.73 MHz ( period = 16.200 ns ) ; pulserate[12] ; ratetmp[12]                        ; ENABLE     ; CLK       ; 183          ;
; Clock Setup: 'PD_CLK_IN'     ; 3.233 ns  ; 120.00 MHz ( period = 8.333 ns ) ; 196.08 MHz ( period = 5.100 ns ) ; delayflag2    ; delayflag1                         ; CLK        ; PD_CLK_IN ; 0            ;
; Clock Setup: 'ENABLE'        ; 3.633 ns  ; 120.00 MHz ( period = 8.333 ns ) ; 212.77 MHz ( period = 4.700 ns ) ; pulserate[9]  ; pulserate[9]                       ; ENABLE     ; ENABLE    ; 0            ;
; Clock Hold: 'CLK'            ; 2.400 ns  ; 120.00 MHz ( period = 8.333 ns ) ; N/A                              ; delayflag1    ; lpm_counter:delaytmp_rtl_1|dffs[2] ; PD_CLK_IN  ; CLK       ; 0            ;
; Clock Hold: 'ENABLE'         ; 2.600 ns  ; 120.00 MHz ( period = 8.333 ns ) ; N/A                              ; RF_ON~reg0    ; RF_ON~reg0                         ; ENABLE     ; ENABLE    ; 0            ;
; Clock Hold: 'PD_CLK_IN'      ; 2.700 ns  ; 120.00 MHz ( period = 8.333 ns ) ; N/A                              ; delayflag1    ; delayflag1                         ; PD_CLK_IN  ; PD_CLK_IN ; 0            ;
; Total number of failed paths ;           ;                                  ;                                  ;               ;                                    ;            ;           ; 183          ;
+------------------------------+-----------+----------------------------------+----------------------------------+---------------+------------------------------------+------------+-----------+--------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                  ;
+---------------------------------------------------------------------+--------------------+------+-----------+-------------+
; Option                                                              ; Setting            ; From ; To        ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+-----------+-------------+
; Device Name                                                         ; EPM3064ATC44-4     ;      ;           ;             ;
; Timing Models                                                       ; Final              ;      ;           ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;           ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;           ;             ;
; Cut off read during write signal paths                              ; Off                ;      ;           ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;           ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;           ;             ;
; fmax Requirement                                                    ; 120 MHz            ;      ;           ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;           ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;           ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;           ;             ;
; Enable Clock Latency                                                ; Off                ;      ;           ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;           ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;           ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;           ;             ;
; Number of paths to report                                           ; 200                ;      ;           ;             ;
; Minimum tpd to report                                               ; 0 ns               ;      ;           ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;           ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;           ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;           ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;           ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;           ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;           ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;           ;             ;
; Clock Settings                                                      ; clock              ;      ; CLK       ;             ;
; Clock Settings                                                      ; clock              ;      ; ENABLE    ;             ;
; Clock Settings                                                      ; clock              ;      ; PD_CLK_IN ;             ;
+---------------------------------------------------------------------+--------------------+------+-----------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; CLK             ; clock              ; User Pin ; 120.0 MHz        ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; ENABLE          ; clock              ; User Pin ; 120.0 MHz        ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; PD_CLK_IN       ; clock              ; User Pin ; 120.0 MHz        ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CLK'                                                                                                                                                                                                                                             ;
+-----------------------------------------+-----------------------------------------------------+---------------+------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From          ; To                                 ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------+------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; -3.934 ns                               ; 61.73 MHz ( period = 16.200 ns )                    ; pulserate[12] ; ratetmp[12]                        ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.300 ns                ;
; -3.934 ns                               ; 61.73 MHz ( period = 16.200 ns )                    ; pulserate[10] ; ratetmp[12]                        ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.300 ns                ;
; -3.934 ns                               ; 61.73 MHz ( period = 16.200 ns )                    ; pulserate[5]  ; ratetmp[12]                        ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.300 ns                ;
; -3.934 ns                               ; 61.73 MHz ( period = 16.200 ns )                    ; pulserate[6]  ; ratetmp[12]                        ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.300 ns                ;
; -3.934 ns                               ; 61.73 MHz ( period = 16.200 ns )                    ; pulserate[12] ; ratetmp[9]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.300 ns                ;
; -3.934 ns                               ; 61.73 MHz ( period = 16.200 ns )                    ; pulserate[10] ; ratetmp[9]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.300 ns                ;
; -3.934 ns                               ; 61.73 MHz ( period = 16.200 ns )                    ; pulserate[5]  ; ratetmp[9]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.300 ns                ;
; -3.934 ns                               ; 61.73 MHz ( period = 16.200 ns )                    ; pulserate[6]  ; ratetmp[9]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.300 ns                ;
; -3.934 ns                               ; 61.73 MHz ( period = 16.200 ns )                    ; pulserate[12] ; ratetmp[10]                        ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.300 ns                ;
; -3.934 ns                               ; 61.73 MHz ( period = 16.200 ns )                    ; pulserate[10] ; ratetmp[10]                        ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.300 ns                ;
; -3.934 ns                               ; 61.73 MHz ( period = 16.200 ns )                    ; pulserate[5]  ; ratetmp[10]                        ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.300 ns                ;
; -3.934 ns                               ; 61.73 MHz ( period = 16.200 ns )                    ; pulserate[6]  ; ratetmp[10]                        ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.300 ns                ;
; -3.934 ns                               ; 61.73 MHz ( period = 16.200 ns )                    ; pulserate[12] ; ratetmp[8]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.300 ns                ;
; -3.934 ns                               ; 61.73 MHz ( period = 16.200 ns )                    ; pulserate[10] ; ratetmp[8]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.300 ns                ;
; -3.934 ns                               ; 61.73 MHz ( period = 16.200 ns )                    ; pulserate[5]  ; ratetmp[8]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.300 ns                ;
; -3.934 ns                               ; 61.73 MHz ( period = 16.200 ns )                    ; pulserate[6]  ; ratetmp[8]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.300 ns                ;
; -3.934 ns                               ; 61.73 MHz ( period = 16.200 ns )                    ; pulserate[12] ; ratetmp[7]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.300 ns                ;
; -3.934 ns                               ; 61.73 MHz ( period = 16.200 ns )                    ; pulserate[10] ; ratetmp[7]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.300 ns                ;
; -3.934 ns                               ; 61.73 MHz ( period = 16.200 ns )                    ; pulserate[5]  ; ratetmp[7]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.300 ns                ;
; -3.934 ns                               ; 61.73 MHz ( period = 16.200 ns )                    ; pulserate[6]  ; ratetmp[7]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.300 ns                ;
; -3.934 ns                               ; 61.73 MHz ( period = 16.200 ns )                    ; pulserate[12] ; ratetmp[11]                        ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.300 ns                ;
; -3.934 ns                               ; 61.73 MHz ( period = 16.200 ns )                    ; pulserate[10] ; ratetmp[11]                        ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.300 ns                ;
; -3.934 ns                               ; 61.73 MHz ( period = 16.200 ns )                    ; pulserate[5]  ; ratetmp[11]                        ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.300 ns                ;
; -3.934 ns                               ; 61.73 MHz ( period = 16.200 ns )                    ; pulserate[6]  ; ratetmp[11]                        ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.300 ns                ;
; -3.934 ns                               ; 61.73 MHz ( period = 16.200 ns )                    ; pulserate[12] ; delayflag2                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.300 ns                ;
; -3.934 ns                               ; 61.73 MHz ( period = 16.200 ns )                    ; pulserate[10] ; delayflag2                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.300 ns                ;
; -3.934 ns                               ; 61.73 MHz ( period = 16.200 ns )                    ; pulserate[5]  ; delayflag2                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.300 ns                ;
; -3.934 ns                               ; 61.73 MHz ( period = 16.200 ns )                    ; pulserate[6]  ; delayflag2                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.300 ns                ;
; -3.734 ns                               ; 63.29 MHz ( period = 15.800 ns )                    ; pulsewide[2]  ; tmp_c1                             ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.100 ns                ;
; -3.734 ns                               ; 63.29 MHz ( period = 15.800 ns )                    ; pulsewide[0]  ; tmp_c1                             ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.100 ns                ;
; -3.734 ns                               ; 63.29 MHz ( period = 15.800 ns )                    ; pulsewide[2]  ; lpm_counter:widetmp_rtl_0|dffs[3]  ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.100 ns                ;
; -3.734 ns                               ; 63.29 MHz ( period = 15.800 ns )                    ; pulsewide[0]  ; lpm_counter:widetmp_rtl_0|dffs[3]  ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.100 ns                ;
; -3.734 ns                               ; 63.29 MHz ( period = 15.800 ns )                    ; pulsewide[2]  ; pwmflag                            ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.100 ns                ;
; -3.734 ns                               ; 63.29 MHz ( period = 15.800 ns )                    ; pulsewide[0]  ; pwmflag                            ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.100 ns                ;
; -3.734 ns                               ; 63.29 MHz ( period = 15.800 ns )                    ; pulsewide[2]  ; lpm_counter:widetmp_rtl_0|dffs[0]  ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.100 ns                ;
; -3.734 ns                               ; 63.29 MHz ( period = 15.800 ns )                    ; pulsewide[0]  ; lpm_counter:widetmp_rtl_0|dffs[0]  ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.100 ns                ;
; -3.734 ns                               ; 63.29 MHz ( period = 15.800 ns )                    ; pulsewide[2]  ; lpm_counter:widetmp_rtl_0|dffs[1]  ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.100 ns                ;
; -3.734 ns                               ; 63.29 MHz ( period = 15.800 ns )                    ; pulsewide[0]  ; lpm_counter:widetmp_rtl_0|dffs[1]  ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.100 ns                ;
; -3.734 ns                               ; 63.29 MHz ( period = 15.800 ns )                    ; pulsewide[2]  ; lpm_counter:widetmp_rtl_0|dffs[2]  ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.100 ns                ;
; -3.734 ns                               ; 63.29 MHz ( period = 15.800 ns )                    ; pulsewide[0]  ; lpm_counter:widetmp_rtl_0|dffs[2]  ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.100 ns                ;
; -3.734 ns                               ; 63.29 MHz ( period = 15.800 ns )                    ; pulsedelay[2] ; lpm_counter:delaytmp_rtl_1|dffs[2] ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.100 ns                ;
; -3.734 ns                               ; 63.29 MHz ( period = 15.800 ns )                    ; pulsedelay[0] ; lpm_counter:delaytmp_rtl_1|dffs[2] ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.100 ns                ;
; -3.734 ns                               ; 63.29 MHz ( period = 15.800 ns )                    ; pulsedelay[2] ; lpm_counter:delaytmp_rtl_1|dffs[3] ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.100 ns                ;
; -3.734 ns                               ; 63.29 MHz ( period = 15.800 ns )                    ; pulsedelay[0] ; lpm_counter:delaytmp_rtl_1|dffs[3] ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.100 ns                ;
; -3.734 ns                               ; 63.29 MHz ( period = 15.800 ns )                    ; pulsedelay[2] ; lpm_counter:delaytmp_rtl_1|dffs[0] ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.100 ns                ;
; -3.734 ns                               ; 63.29 MHz ( period = 15.800 ns )                    ; pulsedelay[0] ; lpm_counter:delaytmp_rtl_1|dffs[0] ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.100 ns                ;
; -3.734 ns                               ; 63.29 MHz ( period = 15.800 ns )                    ; pulsedelay[2] ; lpm_counter:delaytmp_rtl_1|dffs[1] ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.100 ns                ;
; -3.734 ns                               ; 63.29 MHz ( period = 15.800 ns )                    ; pulsedelay[0] ; lpm_counter:delaytmp_rtl_1|dffs[1] ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.100 ns                ;
; -3.734 ns                               ; 63.29 MHz ( period = 15.800 ns )                    ; pulsedelay[2] ; delayflag2                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.100 ns                ;
; -3.734 ns                               ; 63.29 MHz ( period = 15.800 ns )                    ; pulsedelay[0] ; delayflag2                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 6.100 ns                ;
; -3.534 ns                               ; 64.94 MHz ( period = 15.400 ns )                    ; pulserate[9]  ; ratetmp[12]                        ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.900 ns                ;
; -3.534 ns                               ; 64.94 MHz ( period = 15.400 ns )                    ; pulserate[11] ; ratetmp[12]                        ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.900 ns                ;
; -3.534 ns                               ; 64.94 MHz ( period = 15.400 ns )                    ; pulserate[8]  ; ratetmp[12]                        ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.900 ns                ;
; -3.534 ns                               ; 64.94 MHz ( period = 15.400 ns )                    ; pulserate[7]  ; ratetmp[12]                        ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.900 ns                ;
; -3.534 ns                               ; 64.94 MHz ( period = 15.400 ns )                    ; pulserate[9]  ; ratetmp[9]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.900 ns                ;
; -3.534 ns                               ; 64.94 MHz ( period = 15.400 ns )                    ; pulserate[11] ; ratetmp[9]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.900 ns                ;
; -3.534 ns                               ; 64.94 MHz ( period = 15.400 ns )                    ; pulserate[8]  ; ratetmp[9]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.900 ns                ;
; -3.534 ns                               ; 64.94 MHz ( period = 15.400 ns )                    ; pulserate[7]  ; ratetmp[9]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.900 ns                ;
; -3.534 ns                               ; 64.94 MHz ( period = 15.400 ns )                    ; pulserate[9]  ; ratetmp[10]                        ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.900 ns                ;
; -3.534 ns                               ; 64.94 MHz ( period = 15.400 ns )                    ; pulserate[11] ; ratetmp[10]                        ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.900 ns                ;
; -3.534 ns                               ; 64.94 MHz ( period = 15.400 ns )                    ; pulserate[8]  ; ratetmp[10]                        ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.900 ns                ;
; -3.534 ns                               ; 64.94 MHz ( period = 15.400 ns )                    ; pulserate[7]  ; ratetmp[10]                        ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.900 ns                ;
; -3.534 ns                               ; 64.94 MHz ( period = 15.400 ns )                    ; pulserate[9]  ; ratetmp[8]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.900 ns                ;
; -3.534 ns                               ; 64.94 MHz ( period = 15.400 ns )                    ; pulserate[11] ; ratetmp[8]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.900 ns                ;
; -3.534 ns                               ; 64.94 MHz ( period = 15.400 ns )                    ; pulserate[8]  ; ratetmp[8]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.900 ns                ;
; -3.534 ns                               ; 64.94 MHz ( period = 15.400 ns )                    ; pulserate[7]  ; ratetmp[8]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.900 ns                ;
; -3.534 ns                               ; 64.94 MHz ( period = 15.400 ns )                    ; pulserate[9]  ; ratetmp[7]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.900 ns                ;
; -3.534 ns                               ; 64.94 MHz ( period = 15.400 ns )                    ; pulserate[11] ; ratetmp[7]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.900 ns                ;
; -3.534 ns                               ; 64.94 MHz ( period = 15.400 ns )                    ; pulserate[8]  ; ratetmp[7]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.900 ns                ;
; -3.534 ns                               ; 64.94 MHz ( period = 15.400 ns )                    ; pulserate[7]  ; ratetmp[7]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.900 ns                ;
; -3.534 ns                               ; 64.94 MHz ( period = 15.400 ns )                    ; pulserate[9]  ; ratetmp[11]                        ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.900 ns                ;
; -3.534 ns                               ; 64.94 MHz ( period = 15.400 ns )                    ; pulserate[11] ; ratetmp[11]                        ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.900 ns                ;
; -3.534 ns                               ; 64.94 MHz ( period = 15.400 ns )                    ; pulserate[8]  ; ratetmp[11]                        ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.900 ns                ;
; -3.534 ns                               ; 64.94 MHz ( period = 15.400 ns )                    ; pulserate[7]  ; ratetmp[11]                        ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.900 ns                ;
; -3.534 ns                               ; 64.94 MHz ( period = 15.400 ns )                    ; pulserate[9]  ; delayflag2                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.900 ns                ;
; -3.534 ns                               ; 64.94 MHz ( period = 15.400 ns )                    ; pulserate[11] ; delayflag2                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.900 ns                ;
; -3.534 ns                               ; 64.94 MHz ( period = 15.400 ns )                    ; pulserate[8]  ; delayflag2                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.900 ns                ;
; -3.534 ns                               ; 64.94 MHz ( period = 15.400 ns )                    ; pulserate[7]  ; delayflag2                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.900 ns                ;
; -3.334 ns                               ; 66.67 MHz ( period = 15.000 ns )                    ; pulsewide[3]  ; tmp_c1                             ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.700 ns                ;
; -3.334 ns                               ; 66.67 MHz ( period = 15.000 ns )                    ; pulsewide[1]  ; tmp_c1                             ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.700 ns                ;
; -3.334 ns                               ; 66.67 MHz ( period = 15.000 ns )                    ; pulsewide[3]  ; lpm_counter:widetmp_rtl_0|dffs[3]  ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.700 ns                ;
; -3.334 ns                               ; 66.67 MHz ( period = 15.000 ns )                    ; pulsewide[1]  ; lpm_counter:widetmp_rtl_0|dffs[3]  ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.700 ns                ;
; -3.334 ns                               ; 66.67 MHz ( period = 15.000 ns )                    ; pulsewide[3]  ; pwmflag                            ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.700 ns                ;
; -3.334 ns                               ; 66.67 MHz ( period = 15.000 ns )                    ; pulsewide[1]  ; pwmflag                            ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.700 ns                ;
; -3.334 ns                               ; 66.67 MHz ( period = 15.000 ns )                    ; pulsewide[3]  ; lpm_counter:widetmp_rtl_0|dffs[0]  ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.700 ns                ;
; -3.334 ns                               ; 66.67 MHz ( period = 15.000 ns )                    ; pulsewide[1]  ; lpm_counter:widetmp_rtl_0|dffs[0]  ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.700 ns                ;
; -3.334 ns                               ; 66.67 MHz ( period = 15.000 ns )                    ; pulsewide[3]  ; lpm_counter:widetmp_rtl_0|dffs[1]  ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.700 ns                ;
; -3.334 ns                               ; 66.67 MHz ( period = 15.000 ns )                    ; pulsewide[1]  ; lpm_counter:widetmp_rtl_0|dffs[1]  ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.700 ns                ;
; -3.334 ns                               ; 66.67 MHz ( period = 15.000 ns )                    ; pulsewide[3]  ; lpm_counter:widetmp_rtl_0|dffs[2]  ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.700 ns                ;
; -3.334 ns                               ; 66.67 MHz ( period = 15.000 ns )                    ; pulsewide[1]  ; lpm_counter:widetmp_rtl_0|dffs[2]  ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.700 ns                ;
; -3.334 ns                               ; 66.67 MHz ( period = 15.000 ns )                    ; pulsedelay[3] ; lpm_counter:delaytmp_rtl_1|dffs[2] ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.700 ns                ;
; -3.334 ns                               ; 66.67 MHz ( period = 15.000 ns )                    ; pulsedelay[1] ; lpm_counter:delaytmp_rtl_1|dffs[2] ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.700 ns                ;
; -3.334 ns                               ; 66.67 MHz ( period = 15.000 ns )                    ; pulsedelay[3] ; lpm_counter:delaytmp_rtl_1|dffs[3] ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.700 ns                ;
; -3.334 ns                               ; 66.67 MHz ( period = 15.000 ns )                    ; pulsedelay[1] ; lpm_counter:delaytmp_rtl_1|dffs[3] ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.700 ns                ;
; -3.334 ns                               ; 66.67 MHz ( period = 15.000 ns )                    ; pulsedelay[3] ; lpm_counter:delaytmp_rtl_1|dffs[0] ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.700 ns                ;
; -3.334 ns                               ; 66.67 MHz ( period = 15.000 ns )                    ; pulsedelay[1] ; lpm_counter:delaytmp_rtl_1|dffs[0] ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.700 ns                ;
; -3.334 ns                               ; 66.67 MHz ( period = 15.000 ns )                    ; pulsedelay[3] ; lpm_counter:delaytmp_rtl_1|dffs[1] ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.700 ns                ;
; -3.334 ns                               ; 66.67 MHz ( period = 15.000 ns )                    ; pulsedelay[1] ; lpm_counter:delaytmp_rtl_1|dffs[1] ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.700 ns                ;
; -3.334 ns                               ; 66.67 MHz ( period = 15.000 ns )                    ; pulsedelay[3] ; delayflag2                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.700 ns                ;
; -3.334 ns                               ; 66.67 MHz ( period = 15.000 ns )                    ; pulsedelay[1] ; delayflag2                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 5.700 ns                ;
; -2.134 ns                               ; 79.37 MHz ( period = 12.600 ns )                    ; pulserate[5]  ; ratetmp[5]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 4.500 ns                ;
; -2.134 ns                               ; 79.37 MHz ( period = 12.600 ns )                    ; pulserate[5]  ; ratetmp[6]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 4.500 ns                ;
; -2.134 ns                               ; 79.37 MHz ( period = 12.600 ns )                    ; pulserate[6]  ; ratetmp[6]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 4.500 ns                ;
; -1.534 ns                               ; 87.72 MHz ( period = 11.400 ns )                    ; pulserate[9]  ; ratetmp[5]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 3.900 ns                ;
; -1.534 ns                               ; 87.72 MHz ( period = 11.400 ns )                    ; pulserate[12] ; ratetmp[5]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 3.900 ns                ;
; -1.534 ns                               ; 87.72 MHz ( period = 11.400 ns )                    ; pulserate[9]  ; ratetmp[6]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 3.900 ns                ;
; -1.534 ns                               ; 87.72 MHz ( period = 11.400 ns )                    ; pulserate[12] ; ratetmp[6]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 3.900 ns                ;
; -1.534 ns                               ; 87.72 MHz ( period = 11.400 ns )                    ; pulserate[12] ; tmpflag2                           ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 3.900 ns                ;
; -1.534 ns                               ; 87.72 MHz ( period = 11.400 ns )                    ; pulserate[5]  ; tmpflag2                           ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 3.900 ns                ;
; -1.534 ns                               ; 87.72 MHz ( period = 11.400 ns )                    ; pulserate[12] ; ratetmp[0]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 3.900 ns                ;
; -1.534 ns                               ; 87.72 MHz ( period = 11.400 ns )                    ; pulserate[5]  ; ratetmp[0]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 3.900 ns                ;
; -1.134 ns                               ; 94.34 MHz ( period = 10.600 ns )                    ; pulserate[10] ; ratetmp[5]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 3.500 ns                ;
; -1.134 ns                               ; 94.34 MHz ( period = 10.600 ns )                    ; pulserate[6]  ; ratetmp[5]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 3.500 ns                ;
; -1.134 ns                               ; 94.34 MHz ( period = 10.600 ns )                    ; pulserate[7]  ; ratetmp[5]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 3.500 ns                ;
; -1.134 ns                               ; 94.34 MHz ( period = 10.600 ns )                    ; pulserate[10] ; ratetmp[6]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 3.500 ns                ;
; -1.134 ns                               ; 94.34 MHz ( period = 10.600 ns )                    ; pulserate[7]  ; ratetmp[6]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 3.500 ns                ;
; -1.134 ns                               ; 94.34 MHz ( period = 10.600 ns )                    ; pulserate[9]  ; tmpflag2                           ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 3.500 ns                ;
; -1.134 ns                               ; 94.34 MHz ( period = 10.600 ns )                    ; pulserate[7]  ; tmpflag2                           ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 3.500 ns                ;
; -1.134 ns                               ; 94.34 MHz ( period = 10.600 ns )                    ; pulserate[9]  ; ratetmp[0]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 3.500 ns                ;
; -1.134 ns                               ; 94.34 MHz ( period = 10.600 ns )                    ; pulserate[10] ; ratetmp[0]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 3.500 ns                ;
; -1.134 ns                               ; 94.34 MHz ( period = 10.600 ns )                    ; pulserate[7]  ; ratetmp[0]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 3.500 ns                ;
; -0.734 ns                               ; 102.04 MHz ( period = 9.800 ns )                    ; pulserate[11] ; ratetmp[5]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 3.100 ns                ;
; -0.734 ns                               ; 102.04 MHz ( period = 9.800 ns )                    ; pulserate[8]  ; ratetmp[5]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 3.100 ns                ;
; -0.734 ns                               ; 102.04 MHz ( period = 9.800 ns )                    ; pulserate[11] ; ratetmp[6]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 3.100 ns                ;
; -0.734 ns                               ; 102.04 MHz ( period = 9.800 ns )                    ; pulserate[8]  ; ratetmp[6]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 3.100 ns                ;
; -0.734 ns                               ; 102.04 MHz ( period = 9.800 ns )                    ; pulserate[10] ; tmpflag2                           ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 3.100 ns                ;
; -0.734 ns                               ; 102.04 MHz ( period = 9.800 ns )                    ; pulserate[11] ; tmpflag2                           ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 3.100 ns                ;
; -0.734 ns                               ; 102.04 MHz ( period = 9.800 ns )                    ; pulserate[6]  ; tmpflag2                           ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 3.100 ns                ;
; -0.734 ns                               ; 102.04 MHz ( period = 9.800 ns )                    ; pulserate[11] ; ratetmp[0]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 3.100 ns                ;
; -0.734 ns                               ; 102.04 MHz ( period = 9.800 ns )                    ; pulserate[6]  ; ratetmp[0]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 3.100 ns                ;
; -0.334 ns                               ; 111.11 MHz ( period = 9.000 ns )                    ; pulserate[8]  ; tmpflag2                           ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 2.700 ns                ;
; -0.334 ns                               ; 111.11 MHz ( period = 9.000 ns )                    ; pulserate[8]  ; ratetmp[0]                         ; ENABLE     ; CLK      ; 4.166 ns                    ; 2.366 ns                  ; 2.700 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; delayflag2    ; tmp_c1                             ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[0]    ; tmp_c1                             ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[1]    ; tmp_c1                             ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; delayflag2    ; lpm_counter:widetmp_rtl_0|dffs[3]  ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[0]    ; lpm_counter:widetmp_rtl_0|dffs[3]  ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[1]    ; lpm_counter:widetmp_rtl_0|dffs[3]  ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; delayflag2    ; pwmflag                            ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[0]    ; pwmflag                            ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[1]    ; pwmflag                            ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; delayflag2    ; lpm_counter:widetmp_rtl_0|dffs[0]  ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[0]    ; lpm_counter:widetmp_rtl_0|dffs[0]  ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[1]    ; lpm_counter:widetmp_rtl_0|dffs[0]  ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; delayflag2    ; lpm_counter:widetmp_rtl_0|dffs[1]  ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[0]    ; lpm_counter:widetmp_rtl_0|dffs[1]  ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[1]    ; lpm_counter:widetmp_rtl_0|dffs[1]  ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; delayflag2    ; lpm_counter:widetmp_rtl_0|dffs[2]  ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[0]    ; lpm_counter:widetmp_rtl_0|dffs[2]  ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[1]    ; lpm_counter:widetmp_rtl_0|dffs[2]  ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; delayflag2    ; lpm_counter:delaytmp_rtl_1|dffs[2] ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[0]    ; lpm_counter:delaytmp_rtl_1|dffs[2] ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[1]    ; lpm_counter:delaytmp_rtl_1|dffs[2] ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; delayflag2    ; lpm_counter:delaytmp_rtl_1|dffs[3] ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[0]    ; lpm_counter:delaytmp_rtl_1|dffs[3] ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[1]    ; lpm_counter:delaytmp_rtl_1|dffs[3] ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; delayflag2    ; ratetmp[12]                        ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[0]    ; ratetmp[12]                        ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[1]    ; ratetmp[12]                        ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; delayflag2    ; ratetmp[9]                         ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[0]    ; ratetmp[9]                         ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[1]    ; ratetmp[9]                         ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; delayflag2    ; ratetmp[10]                        ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[0]    ; ratetmp[10]                        ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[1]    ; ratetmp[10]                        ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; delayflag2    ; ratetmp[8]                         ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[0]    ; ratetmp[8]                         ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[1]    ; ratetmp[8]                         ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; delayflag2    ; ratetmp[7]                         ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[0]    ; ratetmp[7]                         ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[1]    ; ratetmp[7]                         ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; delayflag2    ; ratetmp[11]                        ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[0]    ; ratetmp[11]                        ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[1]    ; ratetmp[11]                        ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; delayflag2    ; lpm_counter:delaytmp_rtl_1|dffs[0] ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[0]    ; lpm_counter:delaytmp_rtl_1|dffs[0] ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[1]    ; lpm_counter:delaytmp_rtl_1|dffs[0] ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; delayflag2    ; lpm_counter:delaytmp_rtl_1|dffs[1] ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[0]    ; lpm_counter:delaytmp_rtl_1|dffs[1] ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[1]    ; lpm_counter:delaytmp_rtl_1|dffs[1] ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; delayflag2    ; delayflag2                         ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[0]    ; delayflag2                         ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; -0.067 ns                               ; 119.05 MHz ( period = 8.400 ns )                    ; ratetmp[1]    ; delayflag2                         ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.400 ns                ;
; 0.033 ns                                ; 120.48 MHz ( period = 8.300 ns )                    ; ratetmp[2]    ; tmp_c1                             ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.300 ns                ;
; 0.033 ns                                ; 120.48 MHz ( period = 8.300 ns )                    ; ratetmp[2]    ; lpm_counter:widetmp_rtl_0|dffs[3]  ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.300 ns                ;
; 0.033 ns                                ; 120.48 MHz ( period = 8.300 ns )                    ; ratetmp[2]    ; pwmflag                            ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.300 ns                ;
; 0.033 ns                                ; 120.48 MHz ( period = 8.300 ns )                    ; ratetmp[2]    ; lpm_counter:widetmp_rtl_0|dffs[0]  ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.300 ns                ;
; 0.033 ns                                ; 120.48 MHz ( period = 8.300 ns )                    ; ratetmp[2]    ; lpm_counter:widetmp_rtl_0|dffs[1]  ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.300 ns                ;
; 0.033 ns                                ; 120.48 MHz ( period = 8.300 ns )                    ; ratetmp[2]    ; lpm_counter:widetmp_rtl_0|dffs[2]  ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.300 ns                ;
; 0.033 ns                                ; 120.48 MHz ( period = 8.300 ns )                    ; ratetmp[2]    ; ratetmp[12]                        ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.300 ns                ;
; 0.033 ns                                ; 120.48 MHz ( period = 8.300 ns )                    ; ratetmp[2]    ; ratetmp[9]                         ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.300 ns                ;
; 0.033 ns                                ; 120.48 MHz ( period = 8.300 ns )                    ; ratetmp[2]    ; ratetmp[10]                        ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.300 ns                ;
; 0.033 ns                                ; 120.48 MHz ( period = 8.300 ns )                    ; ratetmp[2]    ; ratetmp[8]                         ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.300 ns                ;
; 0.033 ns                                ; 120.48 MHz ( period = 8.300 ns )                    ; ratetmp[2]    ; ratetmp[7]                         ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.300 ns                ;
; 0.033 ns                                ; 120.48 MHz ( period = 8.300 ns )                    ; ratetmp[2]    ; ratetmp[11]                        ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.300 ns                ;
; 0.033 ns                                ; 120.48 MHz ( period = 8.300 ns )                    ; ratetmp[2]    ; delayflag2                         ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.300 ns                ;
; 0.133 ns                                ; 121.95 MHz ( period = 8.200 ns )                    ; ratetmp[12]   ; ratetmp[12]                        ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.200 ns                ;
; 0.133 ns                                ; 121.95 MHz ( period = 8.200 ns )                    ; ratetmp[10]   ; ratetmp[12]                        ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.200 ns                ;
; 0.133 ns                                ; 121.95 MHz ( period = 8.200 ns )                    ; ratetmp[5]    ; ratetmp[12]                        ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.200 ns                ;
; 0.133 ns                                ; 121.95 MHz ( period = 8.200 ns )                    ; ratetmp[6]    ; ratetmp[12]                        ; CLK        ; CLK      ; 8.333 ns                    ; 6.333 ns                  ; 6.200 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;               ;                                    ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------------+------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'ENABLE'                                                                                                                                                                   ;
+----------+----------------------------------+---------------+---------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack    ; Actual fmax (period)             ; From          ; To            ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+----------+----------------------------------+---------------+---------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; 3.633 ns ; 212.77 MHz ( period = 4.700 ns ) ; pulserate[9]  ; pulserate[9]  ; ENABLE     ; ENABLE   ; 8.333 ns                    ; 6.333 ns                  ; 2.700 ns                ;
; 3.633 ns ; 212.77 MHz ( period = 4.700 ns ) ; pulserate[12] ; pulserate[12] ; ENABLE     ; ENABLE   ; 8.333 ns                    ; 6.333 ns                  ; 2.700 ns                ;
; 3.633 ns ; 212.77 MHz ( period = 4.700 ns ) ; pulserate[10] ; pulserate[10] ; ENABLE     ; ENABLE   ; 8.333 ns                    ; 6.333 ns                  ; 2.700 ns                ;
; 3.633 ns ; 212.77 MHz ( period = 4.700 ns ) ; pulserate[11] ; pulserate[11] ; ENABLE     ; ENABLE   ; 8.333 ns                    ; 6.333 ns                  ; 2.700 ns                ;
; 3.633 ns ; 212.77 MHz ( period = 4.700 ns ) ; pulserate[8]  ; pulserate[8]  ; ENABLE     ; ENABLE   ; 8.333 ns                    ; 6.333 ns                  ; 2.700 ns                ;
; 3.633 ns ; 212.77 MHz ( period = 4.700 ns ) ; pulserate[5]  ; pulserate[5]  ; ENABLE     ; ENABLE   ; 8.333 ns                    ; 6.333 ns                  ; 2.700 ns                ;
; 3.633 ns ; 212.77 MHz ( period = 4.700 ns ) ; pulserate[6]  ; pulserate[6]  ; ENABLE     ; ENABLE   ; 8.333 ns                    ; 6.333 ns                  ; 2.700 ns                ;
; 3.633 ns ; 212.77 MHz ( period = 4.700 ns ) ; pulserate[7]  ; pulserate[7]  ; ENABLE     ; ENABLE   ; 8.333 ns                    ; 6.333 ns                  ; 2.700 ns                ;
; 3.833 ns ; 222.22 MHz ( period = 4.500 ns ) ; RF_ON~reg0    ; RF_ON~reg0    ; ENABLE     ; ENABLE   ; 8.333 ns                    ; 6.333 ns                  ; 2.500 ns                ;
; 3.833 ns ; 222.22 MHz ( period = 4.500 ns ) ; pulsedelay[2] ; pulsedelay[2] ; ENABLE     ; ENABLE   ; 8.333 ns                    ; 6.333 ns                  ; 2.500 ns                ;
; 3.833 ns ; 222.22 MHz ( period = 4.500 ns ) ; pulsedelay[3] ; pulsedelay[3] ; ENABLE     ; ENABLE   ; 8.333 ns                    ; 6.333 ns                  ; 2.500 ns                ;
; 3.833 ns ; 222.22 MHz ( period = 4.500 ns ) ; pulsedelay[0] ; pulsedelay[0] ; ENABLE     ; ENABLE   ; 8.333 ns                    ; 6.333 ns                  ; 2.500 ns                ;
; 3.833 ns ; 222.22 MHz ( period = 4.500 ns ) ; pulsedelay[1] ; pulsedelay[1] ; ENABLE     ; ENABLE   ; 8.333 ns                    ; 6.333 ns                  ; 2.500 ns                ;
; 3.833 ns ; 222.22 MHz ( period = 4.500 ns ) ; pulsewide[3]  ; pulsewide[3]  ; ENABLE     ; ENABLE   ; 8.333 ns                    ; 6.333 ns                  ; 2.500 ns                ;
; 3.833 ns ; 222.22 MHz ( period = 4.500 ns ) ; pulsewide[2]  ; pulsewide[2]  ; ENABLE     ; ENABLE   ; 8.333 ns                    ; 6.333 ns                  ; 2.500 ns                ;
; 3.833 ns ; 222.22 MHz ( period = 4.500 ns ) ; pulsewide[1]  ; pulsewide[1]  ; ENABLE     ; ENABLE   ; 8.333 ns                    ; 6.333 ns                  ; 2.500 ns                ;
; 3.833 ns ; 222.22 MHz ( period = 4.500 ns ) ; pulsewide[0]  ; pulsewide[0]  ; ENABLE     ; ENABLE   ; 8.333 ns                    ; 6.333 ns                  ; 2.500 ns                ;
+----------+----------------------------------+---------------+---------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'PD_CLK_IN'                                                                                                                                                           ;
+----------+----------------------------------+------------+------------+------------+-----------+-----------------------------+---------------------------+-------------------------+
; Slack    ; Actual fmax (period)             ; From       ; To         ; From Clock ; To Clock  ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+----------+----------------------------------+------------+------------+------------+-----------+-----------------------------+---------------------------+-------------------------+
; 3.233 ns ; 196.08 MHz ( period = 5.100 ns ) ; delayflag2 ; delayflag1 ; CLK        ; PD_CLK_IN ; 8.333 ns                    ; 6.033 ns                  ; 2.800 ns                ;
; 3.433 ns ; 204.08 MHz ( period = 4.900 ns ) ; tmpflag2   ; delayflag1 ; CLK        ; PD_CLK_IN ; 8.333 ns                    ; 6.033 ns                  ; 2.600 ns                ;
; 3.733 ns ; 217.39 MHz ( period = 4.600 ns ) ; delayflag1 ; delayflag1 ; PD_CLK_IN  ; PD_CLK_IN ; 8.333 ns                    ; 6.333 ns                  ; 2.600 ns                ;
+----------+----------------------------------+------------+------------+------------+-----------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'CLK'                                                                                                                                                                                                                               ;
+-----------------------------------------+-----------------------------------------------------+------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                           ; From                                                ; To                                 ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; 2.400 ns                                ; delayflag1                                          ; lpm_counter:delaytmp_rtl_1|dffs[2] ; PD_CLK_IN  ; CLK      ; 0.000 ns                   ; 0.200 ns                   ; 2.600 ns                 ;
; 2.400 ns                                ; delayflag1                                          ; lpm_counter:delaytmp_rtl_1|dffs[3] ; PD_CLK_IN  ; CLK      ; 0.000 ns                   ; 0.200 ns                   ; 2.600 ns                 ;
; 2.400 ns                                ; delayflag1                                          ; lpm_counter:delaytmp_rtl_1|dffs[0] ; PD_CLK_IN  ; CLK      ; 0.000 ns                   ; 0.200 ns                   ; 2.600 ns                 ;
; 2.400 ns                                ; delayflag1                                          ; lpm_counter:delaytmp_rtl_1|dffs[1] ; PD_CLK_IN  ; CLK      ; 0.000 ns                   ; 0.200 ns                   ; 2.600 ns                 ;
; 2.400 ns                                ; delayflag1                                          ; delayflag2                         ; PD_CLK_IN  ; CLK      ; 0.000 ns                   ; 0.200 ns                   ; 2.600 ns                 ;
; 2.600 ns                                ; tmp_c1                                              ; tmp_c1                             ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns                                ; lpm_counter:widetmp_rtl_0|dffs[3]                   ; lpm_counter:widetmp_rtl_0|dffs[3]  ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns                                ; lpm_counter:widetmp_rtl_0|dffs[0]                   ; lpm_counter:widetmp_rtl_0|dffs[3]  ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns                                ; lpm_counter:widetmp_rtl_0|dffs[1]                   ; lpm_counter:widetmp_rtl_0|dffs[3]  ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns                                ; lpm_counter:widetmp_rtl_0|dffs[2]                   ; lpm_counter:widetmp_rtl_0|dffs[3]  ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns                                ; pwmflag                                             ; pwmflag                            ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns                                ; lpm_counter:widetmp_rtl_0|dffs[0]                   ; lpm_counter:widetmp_rtl_0|dffs[0]  ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns                                ; lpm_counter:widetmp_rtl_0|dffs[0]                   ; lpm_counter:widetmp_rtl_0|dffs[1]  ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns                                ; lpm_counter:widetmp_rtl_0|dffs[1]                   ; lpm_counter:widetmp_rtl_0|dffs[1]  ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns                                ; lpm_counter:widetmp_rtl_0|dffs[0]                   ; lpm_counter:widetmp_rtl_0|dffs[2]  ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns                                ; lpm_counter:widetmp_rtl_0|dffs[1]                   ; lpm_counter:widetmp_rtl_0|dffs[2]  ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns                                ; lpm_counter:widetmp_rtl_0|dffs[2]                   ; lpm_counter:widetmp_rtl_0|dffs[2]  ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns                                ; lpm_counter:delaytmp_rtl_1|dffs[2]                  ; lpm_counter:delaytmp_rtl_1|dffs[2] ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns                                ; lpm_counter:delaytmp_rtl_1|dffs[0]                  ; lpm_counter:delaytmp_rtl_1|dffs[2] ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns                                ; lpm_counter:delaytmp_rtl_1|dffs[1]                  ; lpm_counter:delaytmp_rtl_1|dffs[2] ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns                                ; lpm_counter:delaytmp_rtl_1|dffs[2]                  ; lpm_counter:delaytmp_rtl_1|dffs[3] ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns                                ; lpm_counter:delaytmp_rtl_1|dffs[3]                  ; lpm_counter:delaytmp_rtl_1|dffs[3] ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns                                ; lpm_counter:delaytmp_rtl_1|dffs[0]                  ; lpm_counter:delaytmp_rtl_1|dffs[3] ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns                                ; lpm_counter:delaytmp_rtl_1|dffs[1]                  ; lpm_counter:delaytmp_rtl_1|dffs[3] ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns                                ; ratetmp[12]                                         ; ratetmp[12]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns                                ; ratetmp[9]                                          ; ratetmp[9]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns                                ; ratetmp[10]                                         ; ratetmp[10]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns                                ; ratetmp[8]                                          ; ratetmp[8]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns                                ; ratetmp[11]                                         ; ratetmp[11]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns                                ; ratetmp[3]                                          ; ratetmp[3]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns                                ; ratetmp[4]                                          ; ratetmp[4]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns                                ; lpm_counter:delaytmp_rtl_1|dffs[0]                  ; lpm_counter:delaytmp_rtl_1|dffs[0] ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns                                ; lpm_counter:delaytmp_rtl_1|dffs[0]                  ; lpm_counter:delaytmp_rtl_1|dffs[1] ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns                                ; lpm_counter:delaytmp_rtl_1|dffs[1]                  ; lpm_counter:delaytmp_rtl_1|dffs[1] ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns                                ; ratetmp[1]                                          ; ratetmp[1]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns                                ; ratetmp[2]                                          ; ratetmp[2]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.700 ns                                ; pwmflag                                             ; tmp_c1                             ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[12]                                         ; tmp_c1                             ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[9]                                          ; tmp_c1                             ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[10]                                         ; tmp_c1                             ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[8]                                          ; tmp_c1                             ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[5]                                          ; tmp_c1                             ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[6]                                          ; tmp_c1                             ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[7]                                          ; tmp_c1                             ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[11]                                         ; tmp_c1                             ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[3]                                          ; tmp_c1                             ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[4]                                          ; tmp_c1                             ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; pwmflag                                             ; lpm_counter:widetmp_rtl_0|dffs[3]  ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[12]                                         ; pwmflag                            ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[9]                                          ; pwmflag                            ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[10]                                         ; pwmflag                            ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[8]                                          ; pwmflag                            ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[5]                                          ; pwmflag                            ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[6]                                          ; pwmflag                            ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[7]                                          ; pwmflag                            ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[11]                                         ; pwmflag                            ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[3]                                          ; pwmflag                            ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[4]                                          ; pwmflag                            ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; pwmflag                                             ; lpm_counter:widetmp_rtl_0|dffs[0]  ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; pwmflag                                             ; lpm_counter:widetmp_rtl_0|dffs[1]  ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; pwmflag                                             ; lpm_counter:widetmp_rtl_0|dffs[2]  ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; tmpflag2                                            ; lpm_counter:delaytmp_rtl_1|dffs[2] ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; tmpflag2                                            ; lpm_counter:delaytmp_rtl_1|dffs[3] ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[9]                                          ; ratetmp[12]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[10]                                         ; ratetmp[12]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[8]                                          ; ratetmp[12]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[5]                                          ; ratetmp[12]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[6]                                          ; ratetmp[12]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[7]                                          ; ratetmp[12]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[11]                                         ; ratetmp[12]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[3]                                          ; ratetmp[12]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[4]                                          ; ratetmp[12]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[8]                                          ; ratetmp[9]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[5]                                          ; ratetmp[9]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[6]                                          ; ratetmp[9]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[7]                                          ; ratetmp[9]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[3]                                          ; ratetmp[9]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[4]                                          ; ratetmp[9]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[9]                                          ; ratetmp[10]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[8]                                          ; ratetmp[10]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[5]                                          ; ratetmp[10]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[6]                                          ; ratetmp[10]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[7]                                          ; ratetmp[10]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[3]                                          ; ratetmp[10]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[4]                                          ; ratetmp[10]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[5]                                          ; ratetmp[8]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[6]                                          ; ratetmp[8]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[7]                                          ; ratetmp[8]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[3]                                          ; ratetmp[8]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[4]                                          ; ratetmp[8]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[5]                                          ; ratetmp[5]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[3]                                          ; ratetmp[5]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[4]                                          ; ratetmp[5]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[5]                                          ; ratetmp[6]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[6]                                          ; ratetmp[6]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[4]                                          ; ratetmp[6]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[7]                                          ; ratetmp[7]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[9]                                          ; ratetmp[11]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[10]                                         ; ratetmp[11]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[8]                                          ; ratetmp[11]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[5]                                          ; ratetmp[11]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[6]                                          ; ratetmp[11]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[7]                                          ; ratetmp[11]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[3]                                          ; ratetmp[11]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[4]                                          ; ratetmp[11]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[3]                                          ; ratetmp[4]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[8]                                          ; tmpflag2                           ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[11]                                         ; tmpflag2                           ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; tmpflag2                                            ; tmpflag2                           ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; tmpflag2                                            ; lpm_counter:delaytmp_rtl_1|dffs[0] ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; tmpflag2                                            ; lpm_counter:delaytmp_rtl_1|dffs[1] ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; tmpflag2                                            ; delayflag2                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.700 ns                                ; ratetmp[8]                                          ; ratetmp[0]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 2.800 ns                                ; ratetmp[2]                                          ; tmp_c1                             ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.700 ns                 ;
; 2.800 ns                                ; ratetmp[2]                                          ; pwmflag                            ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.700 ns                 ;
; 2.800 ns                                ; ratetmp[2]                                          ; ratetmp[12]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.700 ns                 ;
; 2.800 ns                                ; ratetmp[2]                                          ; ratetmp[9]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.700 ns                 ;
; 2.800 ns                                ; ratetmp[2]                                          ; ratetmp[10]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.700 ns                 ;
; 2.800 ns                                ; ratetmp[2]                                          ; ratetmp[8]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.700 ns                 ;
; 2.800 ns                                ; ratetmp[2]                                          ; ratetmp[5]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.700 ns                 ;
; 2.800 ns                                ; ratetmp[2]                                          ; ratetmp[11]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.700 ns                 ;
; 2.800 ns                                ; ratetmp[2]                                          ; ratetmp[3]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.700 ns                 ;
; 2.800 ns                                ; ratetmp[2]                                          ; ratetmp[4]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.700 ns                 ;
; 2.900 ns                                ; delayflag2                                          ; tmp_c1                             ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; ratetmp[0]                                          ; tmp_c1                             ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; ratetmp[1]                                          ; tmp_c1                             ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; delayflag2                                          ; lpm_counter:widetmp_rtl_0|dffs[3]  ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; delayflag2                                          ; pwmflag                            ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; ratetmp[0]                                          ; pwmflag                            ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; ratetmp[1]                                          ; pwmflag                            ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; delayflag2                                          ; lpm_counter:widetmp_rtl_0|dffs[0]  ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; delayflag2                                          ; lpm_counter:widetmp_rtl_0|dffs[1]  ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; delayflag2                                          ; lpm_counter:widetmp_rtl_0|dffs[2]  ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; delayflag2                                          ; lpm_counter:delaytmp_rtl_1|dffs[2] ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; delayflag2                                          ; lpm_counter:delaytmp_rtl_1|dffs[3] ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; delayflag2                                          ; ratetmp[12]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; ratetmp[0]                                          ; ratetmp[12]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; ratetmp[1]                                          ; ratetmp[12]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; delayflag2                                          ; ratetmp[9]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; ratetmp[0]                                          ; ratetmp[9]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; ratetmp[1]                                          ; ratetmp[9]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; delayflag2                                          ; ratetmp[10]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; ratetmp[0]                                          ; ratetmp[10]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; ratetmp[1]                                          ; ratetmp[10]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; delayflag2                                          ; ratetmp[8]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; ratetmp[0]                                          ; ratetmp[8]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; ratetmp[1]                                          ; ratetmp[8]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; delayflag2                                          ; ratetmp[5]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; ratetmp[0]                                          ; ratetmp[5]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; ratetmp[1]                                          ; ratetmp[5]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; delayflag2                                          ; ratetmp[6]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; delayflag2                                          ; ratetmp[7]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; delayflag2                                          ; ratetmp[11]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; ratetmp[0]                                          ; ratetmp[11]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; ratetmp[1]                                          ; ratetmp[11]                        ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; delayflag2                                          ; ratetmp[3]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; ratetmp[0]                                          ; ratetmp[3]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; ratetmp[1]                                          ; ratetmp[3]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; delayflag2                                          ; ratetmp[4]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; ratetmp[0]                                          ; ratetmp[4]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; ratetmp[1]                                          ; ratetmp[4]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; delayflag2                                          ; lpm_counter:delaytmp_rtl_1|dffs[0] ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; delayflag2                                          ; lpm_counter:delaytmp_rtl_1|dffs[1] ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; delayflag2                                          ; delayflag2                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; delayflag2                                          ; ratetmp[0]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; ratetmp[0]                                          ; ratetmp[0]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; delayflag2                                          ; ratetmp[1]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; ratetmp[0]                                          ; ratetmp[1]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; delayflag2                                          ; ratetmp[2]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; ratetmp[0]                                          ; ratetmp[2]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 2.900 ns                                ; ratetmp[1]                                          ; ratetmp[2]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 2.800 ns                 ;
; 3.100 ns                                ; ratetmp[8]                                          ; ratetmp[5]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 3.000 ns                 ;
; 3.100 ns                                ; ratetmp[6]                                          ; ratetmp[5]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 3.000 ns                 ;
; 3.100 ns                                ; ratetmp[11]                                         ; ratetmp[5]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 3.000 ns                 ;
; 3.100 ns                                ; ratetmp[8]                                          ; ratetmp[6]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 3.000 ns                 ;
; 3.100 ns                                ; ratetmp[11]                                         ; ratetmp[6]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 3.000 ns                 ;
; 3.100 ns                                ; ratetmp[3]                                          ; ratetmp[6]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 3.000 ns                 ;
; 3.100 ns                                ; ratetmp[10]                                         ; tmpflag2                           ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 3.000 ns                 ;
; 3.100 ns                                ; ratetmp[6]                                          ; tmpflag2                           ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 3.000 ns                 ;
; 3.100 ns                                ; ratetmp[10]                                         ; ratetmp[0]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 3.000 ns                 ;
; 3.100 ns                                ; ratetmp[6]                                          ; ratetmp[0]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 3.000 ns                 ;
; 3.100 ns                                ; ratetmp[11]                                         ; ratetmp[0]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 3.000 ns                 ;
; 3.200 ns                                ; ratetmp[2]                                          ; ratetmp[6]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 3.100 ns                 ;
; 3.300 ns                                ; ratetmp[0]                                          ; ratetmp[6]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 3.200 ns                 ;
; 3.300 ns                                ; ratetmp[1]                                          ; ratetmp[6]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 3.200 ns                 ;
; 3.500 ns                                ; ratetmp[10]                                         ; ratetmp[5]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 3.400 ns                 ;
; 3.500 ns                                ; ratetmp[7]                                          ; ratetmp[5]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 3.400 ns                 ;
; 3.500 ns                                ; ratetmp[9]                                          ; ratetmp[6]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 3.400 ns                 ;
; 3.500 ns                                ; ratetmp[10]                                         ; ratetmp[6]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 3.400 ns                 ;
; 3.500 ns                                ; ratetmp[7]                                          ; ratetmp[6]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 3.400 ns                 ;
; 3.500 ns                                ; ratetmp[12]                                         ; tmpflag2                           ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 3.400 ns                 ;
; 3.500 ns                                ; ratetmp[9]                                          ; tmpflag2                           ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 3.400 ns                 ;
; 3.500 ns                                ; ratetmp[7]                                          ; tmpflag2                           ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 3.400 ns                 ;
; 3.500 ns                                ; ratetmp[9]                                          ; ratetmp[0]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 3.400 ns                 ;
; 3.500 ns                                ; ratetmp[7]                                          ; ratetmp[0]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 3.400 ns                 ;
; 3.600 ns                                ; delayflag1                                          ; tmpflag2                           ; PD_CLK_IN  ; CLK      ; 0.000 ns                   ; 0.200 ns                   ; 3.800 ns                 ;
; 3.900 ns                                ; ratetmp[12]                                         ; ratetmp[5]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 3.800 ns                 ;
; 3.900 ns                                ; ratetmp[9]                                          ; ratetmp[5]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 3.800 ns                 ;
; 3.900 ns                                ; ratetmp[12]                                         ; ratetmp[6]                         ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 3.800 ns                 ;
; 3.900 ns                                ; ratetmp[5]                                          ; tmpflag2                           ; CLK        ; CLK      ; 0.000 ns                   ; -0.100 ns                  ; 3.800 ns                 ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                    ;            ;          ;                            ;                            ;                          ;
+-----------------------------------------+-----------------------------------------------------+------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'ENABLE'                                                                                                                                       ;
+---------------+---------------+---------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack ; From          ; To            ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+---------------+---------------+---------------+------------+----------+----------------------------+----------------------------+--------------------------+
; 2.600 ns      ; RF_ON~reg0    ; RF_ON~reg0    ; ENABLE     ; ENABLE   ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns      ; pulsedelay[2] ; pulsedelay[2] ; ENABLE     ; ENABLE   ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns      ; pulsedelay[3] ; pulsedelay[3] ; ENABLE     ; ENABLE   ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns      ; pulsedelay[0] ; pulsedelay[0] ; ENABLE     ; ENABLE   ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns      ; pulsedelay[1] ; pulsedelay[1] ; ENABLE     ; ENABLE   ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns      ; pulserate[9]  ; pulserate[9]  ; ENABLE     ; ENABLE   ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns      ; pulserate[12] ; pulserate[12] ; ENABLE     ; ENABLE   ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns      ; pulserate[10] ; pulserate[10] ; ENABLE     ; ENABLE   ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns      ; pulserate[11] ; pulserate[11] ; ENABLE     ; ENABLE   ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns      ; pulserate[8]  ; pulserate[8]  ; ENABLE     ; ENABLE   ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns      ; pulserate[5]  ; pulserate[5]  ; ENABLE     ; ENABLE   ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns      ; pulserate[6]  ; pulserate[6]  ; ENABLE     ; ENABLE   ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns      ; pulserate[7]  ; pulserate[7]  ; ENABLE     ; ENABLE   ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns      ; pulsewide[3]  ; pulsewide[3]  ; ENABLE     ; ENABLE   ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns      ; pulsewide[2]  ; pulsewide[2]  ; ENABLE     ; ENABLE   ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns      ; pulsewide[1]  ; pulsewide[1]  ; ENABLE     ; ENABLE   ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
; 2.600 ns      ; pulsewide[0]  ; pulsewide[0]  ; ENABLE     ; ENABLE   ; 0.000 ns                   ; -0.100 ns                  ; 2.500 ns                 ;
+---------------+---------------+---------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'PD_CLK_IN'                                                                                                                               ;
+---------------+------------+------------+------------+-----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack ; From       ; To         ; From Clock ; To Clock  ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+---------------+------------+------------+------------+-----------+----------------------------+----------------------------+--------------------------+
; 2.700 ns      ; delayflag1 ; delayflag1 ; PD_CLK_IN  ; PD_CLK_IN ; 0.000 ns                   ; -0.100 ns                  ; 2.600 ns                 ;
; 3.000 ns      ; tmpflag2   ; delayflag1 ; CLK        ; PD_CLK_IN ; 0.000 ns                   ; -0.400 ns                  ; 2.600 ns                 ;
; 3.200 ns      ; delayflag2 ; delayflag1 ; CLK        ; PD_CLK_IN ; 0.000 ns                   ; -0.400 ns                  ; 2.800 ns                 ;
+---------------+------------+------------+------------+-----------+----------------------------+----------------------------+--------------------------+


+---------------------------------------------------------------------------------------------+
; tsu                                                                                         ;
+-------+--------------+------------+---------+------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To                                 ; To Clock ;
+-------+--------------+------------+---------+------------------------------------+----------+
; N/A   ; None         ; 5.200 ns   ; CLK     ; delayflag2                         ; CLK      ;
; N/A   ; None         ; 5.200 ns   ; CLK     ; lpm_counter:delaytmp_rtl_1|dffs[1] ; CLK      ;
; N/A   ; None         ; 5.200 ns   ; CLK     ; lpm_counter:delaytmp_rtl_1|dffs[0] ; CLK      ;
; N/A   ; None         ; 5.200 ns   ; CLK     ; ratetmp[11]                        ; CLK      ;
; N/A   ; None         ; 5.200 ns   ; CLK     ; ratetmp[7]                         ; CLK      ;
; N/A   ; None         ; 5.200 ns   ; CLK     ; ratetmp[8]                         ; CLK      ;
; N/A   ; None         ; 5.200 ns   ; CLK     ; ratetmp[10]                        ; CLK      ;
; N/A   ; None         ; 5.200 ns   ; CLK     ; ratetmp[9]                         ; CLK      ;
; N/A   ; None         ; 5.200 ns   ; CLK     ; ratetmp[12]                        ; CLK      ;
; N/A   ; None         ; 5.200 ns   ; CLK     ; lpm_counter:delaytmp_rtl_1|dffs[3] ; CLK      ;
; N/A   ; None         ; 5.200 ns   ; CLK     ; lpm_counter:delaytmp_rtl_1|dffs[2] ; CLK      ;
; N/A   ; None         ; 5.200 ns   ; CLK     ; lpm_counter:widetmp_rtl_0|dffs[2]  ; CLK      ;
; N/A   ; None         ; 5.200 ns   ; CLK     ; lpm_counter:widetmp_rtl_0|dffs[1]  ; CLK      ;
; N/A   ; None         ; 5.200 ns   ; CLK     ; lpm_counter:widetmp_rtl_0|dffs[0]  ; CLK      ;
; N/A   ; None         ; 5.200 ns   ; CLK     ; pwmflag                            ; CLK      ;
; N/A   ; None         ; 5.200 ns   ; CLK     ; lpm_counter:widetmp_rtl_0|dffs[3]  ; CLK      ;
; N/A   ; None         ; 5.200 ns   ; CLK     ; tmp_c1                             ; CLK      ;
; N/A   ; None         ; 3.400 ns   ; DATA[3] ; RF_ON~reg0                         ; ENABLE   ;
; N/A   ; None         ; 3.400 ns   ; DATA[2] ; RF_ON~reg0                         ; ENABLE   ;
; N/A   ; None         ; 3.400 ns   ; DATA[1] ; RF_ON~reg0                         ; ENABLE   ;
; N/A   ; None         ; 3.400 ns   ; RS[0]   ; RF_ON~reg0                         ; ENABLE   ;
; N/A   ; None         ; 3.400 ns   ; RS[1]   ; RF_ON~reg0                         ; ENABLE   ;
; N/A   ; None         ; 3.400 ns   ; DATA[0] ; RF_ON~reg0                         ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; DATA[3] ; pulsewide[3]                       ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; DATA[3] ; pulserate[8]                       ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; DATA[3] ; pulsedelay[3]                      ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; DATA[2] ; pulsewide[2]                       ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; DATA[2] ; pulserate[7]                       ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; DATA[2] ; pulsedelay[2]                      ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; DATA[1] ; pulsewide[1]                       ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; DATA[1] ; pulserate[6]                       ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; DATA[1] ; pulsedelay[1]                      ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; RS[0]   ; pulsewide[0]                       ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; RS[0]   ; pulsewide[1]                       ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; RS[0]   ; pulsewide[2]                       ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; RS[0]   ; pulsewide[3]                       ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; RS[0]   ; pulserate[7]                       ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; RS[0]   ; pulserate[6]                       ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; RS[0]   ; pulserate[5]                       ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; RS[0]   ; pulserate[8]                       ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; RS[0]   ; pulserate[11]                      ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; RS[0]   ; pulserate[10]                      ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; RS[0]   ; pulserate[12]                      ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; RS[0]   ; pulserate[9]                       ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; RS[0]   ; pulsedelay[1]                      ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; RS[0]   ; pulsedelay[0]                      ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; RS[0]   ; pulsedelay[3]                      ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; RS[0]   ; pulsedelay[2]                      ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; RS[1]   ; pulsewide[0]                       ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; RS[1]   ; pulsewide[1]                       ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; RS[1]   ; pulsewide[2]                       ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; RS[1]   ; pulsewide[3]                       ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; RS[1]   ; pulserate[7]                       ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; RS[1]   ; pulserate[6]                       ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; RS[1]   ; pulserate[5]                       ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; RS[1]   ; pulserate[8]                       ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; RS[1]   ; pulserate[11]                      ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; RS[1]   ; pulserate[10]                      ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; RS[1]   ; pulserate[12]                      ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; RS[1]   ; pulserate[9]                       ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; RS[1]   ; pulsedelay[1]                      ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; RS[1]   ; pulsedelay[0]                      ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; RS[1]   ; pulsedelay[3]                      ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; RS[1]   ; pulsedelay[2]                      ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; DATA[0] ; pulsewide[0]                       ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; DATA[0] ; pulserate[5]                       ; ENABLE   ;
; N/A   ; None         ; 1.600 ns   ; DATA[0] ; pulsedelay[0]                      ; ENABLE   ;
; N/A   ; None         ; 1.500 ns   ; DATA[4] ; pulserate[9]                       ; ENABLE   ;
; N/A   ; None         ; 1.500 ns   ; DATA[4] ; RF_ON~reg0                         ; ENABLE   ;
; N/A   ; None         ; 1.500 ns   ; DATA[7] ; pulserate[12]                      ; ENABLE   ;
; N/A   ; None         ; 1.500 ns   ; DATA[7] ; RF_ON~reg0                         ; ENABLE   ;
; N/A   ; None         ; 1.500 ns   ; DATA[5] ; pulserate[10]                      ; ENABLE   ;
; N/A   ; None         ; 1.500 ns   ; DATA[5] ; RF_ON~reg0                         ; ENABLE   ;
; N/A   ; None         ; 1.500 ns   ; DATA[6] ; pulserate[11]                      ; ENABLE   ;
; N/A   ; None         ; 1.500 ns   ; DATA[6] ; RF_ON~reg0                         ; ENABLE   ;
+-------+--------------+------------+---------+------------------------------------+----------+


+-----------------------------------------------------------------------+
; tco                                                                   ;
+-------+--------------+------------+------------+---------+------------+
; Slack ; Required tco ; Actual tco ; From       ; To      ; From Clock ;
+-------+--------------+------------+------------+---------+------------+
; N/A   ; None         ; 4.600 ns   ; tmp_c1     ; PWM_OUT ; CLK        ;
; N/A   ; None         ; 4.400 ns   ; RF_ON~reg0 ; RF_ON   ; ENABLE     ;
+-------+--------------+------------+------------+---------+------------+


+---------------------------------------------------------------+
; tpd                                                           ;
+-------+-------------------+-----------------+------+----------+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To       ;
+-------+-------------------+-----------------+------+----------+
; N/A   ; None              ; 4.800 ns        ; CLK  ; PWM_TEST ;
+-------+-------------------+-----------------+------+----------+


+---------------------------------------------------------------------------------------------------+
; th                                                                                                ;
+---------------+-------------+-----------+---------+------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To                                 ; To Clock ;
+---------------+-------------+-----------+---------+------------------------------------+----------+
; N/A           ; None        ; 0.400 ns  ; DATA[4] ; pulserate[9]                       ; ENABLE   ;
; N/A           ; None        ; 0.400 ns  ; DATA[4] ; RF_ON~reg0                         ; ENABLE   ;
; N/A           ; None        ; 0.400 ns  ; DATA[7] ; pulserate[12]                      ; ENABLE   ;
; N/A           ; None        ; 0.400 ns  ; DATA[7] ; RF_ON~reg0                         ; ENABLE   ;
; N/A           ; None        ; 0.400 ns  ; DATA[5] ; pulserate[10]                      ; ENABLE   ;
; N/A           ; None        ; 0.400 ns  ; DATA[5] ; RF_ON~reg0                         ; ENABLE   ;
; N/A           ; None        ; 0.400 ns  ; DATA[6] ; pulserate[11]                      ; ENABLE   ;
; N/A           ; None        ; 0.400 ns  ; DATA[6] ; RF_ON~reg0                         ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; DATA[3] ; pulsewide[3]                       ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; DATA[3] ; pulserate[8]                       ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; DATA[3] ; pulsedelay[3]                      ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; DATA[2] ; pulsewide[2]                       ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; DATA[2] ; pulserate[7]                       ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; DATA[2] ; pulsedelay[2]                      ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; DATA[1] ; pulsewide[1]                       ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; DATA[1] ; pulserate[6]                       ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; DATA[1] ; pulsedelay[1]                      ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[0]   ; pulsewide[0]                       ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[0]   ; pulsewide[1]                       ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[0]   ; pulsewide[2]                       ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[0]   ; pulsewide[3]                       ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[0]   ; pulserate[7]                       ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[0]   ; pulserate[6]                       ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[0]   ; pulserate[5]                       ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[0]   ; pulserate[8]                       ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[0]   ; pulserate[11]                      ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[0]   ; pulserate[10]                      ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[0]   ; pulserate[12]                      ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[0]   ; pulserate[9]                       ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[0]   ; pulsedelay[1]                      ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[0]   ; pulsedelay[0]                      ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[0]   ; pulsedelay[3]                      ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[0]   ; pulsedelay[2]                      ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[0]   ; RF_ON~reg0                         ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[1]   ; pulsewide[0]                       ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[1]   ; pulsewide[1]                       ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[1]   ; pulsewide[2]                       ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[1]   ; pulsewide[3]                       ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[1]   ; pulserate[7]                       ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[1]   ; pulserate[6]                       ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[1]   ; pulserate[5]                       ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[1]   ; pulserate[8]                       ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[1]   ; pulserate[11]                      ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[1]   ; pulserate[10]                      ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[1]   ; pulserate[12]                      ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[1]   ; pulserate[9]                       ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[1]   ; pulsedelay[1]                      ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[1]   ; pulsedelay[0]                      ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[1]   ; pulsedelay[3]                      ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[1]   ; pulsedelay[2]                      ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; RS[1]   ; RF_ON~reg0                         ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; DATA[0] ; pulsewide[0]                       ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; DATA[0] ; pulserate[5]                       ; ENABLE   ;
; N/A           ; None        ; 0.300 ns  ; DATA[0] ; pulsedelay[0]                      ; ENABLE   ;
; N/A           ; None        ; -1.500 ns ; DATA[3] ; RF_ON~reg0                         ; ENABLE   ;
; N/A           ; None        ; -1.500 ns ; DATA[2] ; RF_ON~reg0                         ; ENABLE   ;
; N/A           ; None        ; -1.500 ns ; DATA[1] ; RF_ON~reg0                         ; ENABLE   ;
; N/A           ; None        ; -1.500 ns ; DATA[0] ; RF_ON~reg0                         ; ENABLE   ;
; N/A           ; None        ; -3.300 ns ; CLK     ; delayflag2                         ; CLK      ;
; N/A           ; None        ; -3.300 ns ; CLK     ; lpm_counter:delaytmp_rtl_1|dffs[1] ; CLK      ;
; N/A           ; None        ; -3.300 ns ; CLK     ; lpm_counter:delaytmp_rtl_1|dffs[0] ; CLK      ;
; N/A           ; None        ; -3.300 ns ; CLK     ; ratetmp[11]                        ; CLK      ;
; N/A           ; None        ; -3.300 ns ; CLK     ; ratetmp[7]                         ; CLK      ;
; N/A           ; None        ; -3.300 ns ; CLK     ; ratetmp[8]                         ; CLK      ;
; N/A           ; None        ; -3.300 ns ; CLK     ; ratetmp[10]                        ; CLK      ;
; N/A           ; None        ; -3.300 ns ; CLK     ; ratetmp[9]                         ; CLK      ;
; N/A           ; None        ; -3.300 ns ; CLK     ; ratetmp[12]                        ; CLK      ;
; N/A           ; None        ; -3.300 ns ; CLK     ; lpm_counter:delaytmp_rtl_1|dffs[3] ; CLK      ;
; N/A           ; None        ; -3.300 ns ; CLK     ; lpm_counter:delaytmp_rtl_1|dffs[2] ; CLK      ;
; N/A           ; None        ; -3.300 ns ; CLK     ; lpm_counter:widetmp_rtl_0|dffs[2]  ; CLK      ;
; N/A           ; None        ; -3.300 ns ; CLK     ; lpm_counter:widetmp_rtl_0|dffs[1]  ; CLK      ;
; N/A           ; None        ; -3.300 ns ; CLK     ; lpm_counter:widetmp_rtl_0|dffs[0]  ; CLK      ;
; N/A           ; None        ; -3.300 ns ; CLK     ; pwmflag                            ; CLK      ;
; N/A           ; None        ; -3.300 ns ; CLK     ; lpm_counter:widetmp_rtl_0|dffs[3]  ; CLK      ;
; N/A           ; None        ; -3.300 ns ; CLK     ; tmp_c1                             ; CLK      ;
+---------------+-------------+-----------+---------+------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Mon Jan 20 15:11:21 2014
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off pulse_picker -c pulse_picker
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Timing Analysis does not support the analysis of latches as synchronous elements for the currently selected device family
Info: Slack time is -3.934 ns for clock "CLK" between source register "pulserate[12]" and destination register "ratetmp[12]"
    Info: Fmax is 61.73 MHz (period= 16.2 ns)
    Info: + Largest register to register requirement is 2.366 ns
        Info: + Setup relationship between source and destination is 4.166 ns
            Info: + Latch edge is 4.166 ns
                Info: Clock period of Destination clock "CLK" is 8.333 ns with inverted offset of 4.166 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "ENABLE" is 8.333 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
        Info: + Largest clock skew is 0.200 ns
            Info: + Shortest clock path from clock "CLK" to destination register is 3.100 ns
                Info: 1: + IC(0.000 ns) + CELL(0.600 ns) = 0.600 ns; Loc. = PIN_6; Fanout = 29; CLK Node = 'CLK'
                Info: 2: + IC(1.300 ns) + CELL(1.200 ns) = 3.100 ns; Loc. = LC5; Fanout = 15; REG Node = 'ratetmp[12]'
                Info: Total cell delay = 1.800 ns ( 58.06 % )
                Info: Total interconnect delay = 1.300 ns ( 41.94 % )
            Info: - Longest clock path from clock "ENABLE" to source register is 2.900 ns
                Info: 1: + IC(0.000 ns) + CELL(0.600 ns) = 0.600 ns; Loc. = PIN_14; Fanout = 17; CLK Node = 'ENABLE'
                Info: 2: + IC(1.100 ns) + CELL(1.200 ns) = 2.900 ns; Loc. = LC58; Fanout = 13; REG Node = 'pulserate[12]'
                Info: Total cell delay = 1.800 ns ( 62.07 % )
                Info: Total interconnect delay = 1.100 ns ( 37.93 % )
        Info: - Micro clock to output delay of source is 0.700 ns
        Info: - Micro setup delay of destination is 1.300 ns
    Info: - Longest register to register delay is 6.300 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC58; Fanout = 13; REG Node = 'pulserate[12]'
        Info: 2: + IC(1.200 ns) + CELL(0.600 ns) = 1.800 ns; Loc. = LC17; Fanout = 1; COMB Node = 'Equal9~61'
        Info: 3: + IC(0.000 ns) + CELL(1.900 ns) = 3.700 ns; Loc. = LC18; Fanout = 12; COMB Node = 'Equal9~53'
        Info: 4: + IC(1.100 ns) + CELL(1.500 ns) = 6.300 ns; Loc. = LC5; Fanout = 15; REG Node = 'ratetmp[12]'
        Info: Total cell delay = 4.000 ns ( 63.49 % )
        Info: Total interconnect delay = 2.300 ns ( 36.51 % )
Warning: Can't achieve timing requirement Clock Setup: 'CLK' along 183 path(s). See Report window for details.
Info: Slack time is 3.633 ns for clock "ENABLE" between source register "pulserate[9]" and destination register "pulserate[9]"
    Info: Fmax is 212.77 MHz (period= 4.7 ns)
    Info: + Largest register to register requirement is 6.333 ns
        Info: + Setup relationship between source and destination is 8.333 ns
            Info: + Latch edge is 8.333 ns
                Info: Clock period of Destination clock "ENABLE" is 8.333 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "ENABLE" is 8.333 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
        Info: + Largest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "ENABLE" to destination register is 2.900 ns
                Info: 1: + IC(0.000 ns) + CELL(0.600 ns) = 0.600 ns; Loc. = PIN_14; Fanout = 17; CLK Node = 'ENABLE'
                Info: 2: + IC(1.100 ns) + CELL(1.200 ns) = 2.900 ns; Loc. = LC60; Fanout = 13; REG Node = 'pulserate[9]'
                Info: Total cell delay = 1.800 ns ( 62.07 % )
                Info: Total interconnect delay = 1.100 ns ( 37.93 % )
            Info: - Longest clock path from clock "ENABLE" to source register is 2.900 ns
                Info: 1: + IC(0.000 ns) + CELL(0.600 ns) = 0.600 ns; Loc. = PIN_14; Fanout = 17; CLK Node = 'ENABLE'
                Info: 2: + IC(1.100 ns) + CELL(1.200 ns) = 2.900 ns; Loc. = LC60; Fanout = 13; REG Node = 'pulserate[9]'
                Info: Total cell delay = 1.800 ns ( 62.07 % )
                Info: Total interconnect delay = 1.100 ns ( 37.93 % )
        Info: - Micro clock to output delay of source is 0.700 ns
        Info: - Micro setup delay of destination is 1.300 ns
    Info: - Longest register to register delay is 2.700 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC60; Fanout = 13; REG Node = 'pulserate[9]'
        Info: 2: + IC(1.200 ns) + CELL(1.500 ns) = 2.700 ns; Loc. = LC60; Fanout = 13; REG Node = 'pulserate[9]'
        Info: Total cell delay = 1.500 ns ( 55.56 % )
        Info: Total interconnect delay = 1.200 ns ( 44.44 % )
Info: Slack time is 3.233 ns for clock "PD_CLK_IN" between source register "delayflag2" and destination register "delayflag1"
    Info: Fmax is 196.08 MHz (period= 5.1 ns)
    Info: + Largest register to register requirement is 6.033 ns
        Info: + Setup relationship between source and destination is 8.333 ns
            Info: + Latch edge is 12.499 ns
                Info: Clock period of Destination clock "PD_CLK_IN" is 8.333 ns with inverted offset of 4.166 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
            Info: - Launch edge is 4.166 ns
                Info: Clock period of Source clock "CLK" is 8.333 ns with inverted offset of 4.166 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
        Info: + Largest clock skew is -0.300 ns
            Info: + Shortest clock path from clock "PD_CLK_IN" to destination register is 2.800 ns
                Info: 1: + IC(0.000 ns) + CELL(0.600 ns) = 0.600 ns; Loc. = PIN_33; Fanout = 1; CLK Node = 'PD_CLK_IN'
                Info: 2: + IC(1.000 ns) + CELL(1.200 ns) = 2.800 ns; Loc. = LC24; Fanout = 11; REG Node = 'delayflag1'
                Info: Total cell delay = 1.800 ns ( 64.29 % )
                Info: Total interconnect delay = 1.000 ns ( 35.71 % )
            Info: - Longest clock path from clock "CLK" to source register is 3.100 ns
                Info: 1: + IC(0.000 ns) + CELL(0.600 ns) = 0.600 ns; Loc. = PIN_6; Fanout = 29; CLK Node = 'CLK'
                Info: 2: + IC(1.300 ns) + CELL(1.200 ns) = 3.100 ns; Loc. = LC21; Fanout = 73; REG Node = 'delayflag2'
                Info: Total cell delay = 1.800 ns ( 58.06 % )
                Info: Total interconnect delay = 1.300 ns ( 41.94 % )
        Info: - Micro clock to output delay of source is 0.700 ns
        Info: - Micro setup delay of destination is 1.300 ns
    Info: - Longest register to register delay is 2.800 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC21; Fanout = 73; REG Node = 'delayflag2'
        Info: 2: + IC(1.300 ns) + CELL(1.500 ns) = 2.800 ns; Loc. = LC24; Fanout = 11; REG Node = 'delayflag1'
        Info: Total cell delay = 1.500 ns ( 53.57 % )
        Info: Total interconnect delay = 1.300 ns ( 46.43 % )
Info: Minimum slack time is 2.4 ns for clock "CLK" between source register "delayflag1" and destination register "lpm_counter:delaytmp_rtl_1|dffs[2]"
    Info: + Shortest register to register delay is 2.600 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC24; Fanout = 11; REG Node = 'delayflag1'
        Info: 2: + IC(1.100 ns) + CELL(1.500 ns) = 2.600 ns; Loc. = LC52; Fanout = 5; REG Node = 'lpm_counter:delaytmp_rtl_1|dffs[2]'
        Info: Total cell delay = 1.500 ns ( 57.69 % )
        Info: Total interconnect delay = 1.100 ns ( 42.31 % )
    Info: - Smallest register to register requirement is 0.200 ns
        Info: + Hold relationship between source and destination is 0.000 ns
            Info: + Latch edge is 4.166 ns
                Info: Clock period of Destination clock "CLK" is 8.333 ns with inverted offset of 4.166 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
                Info: Multicycle Hold factor for Destination register is 1
            Info: - Launch edge is 4.166 ns
                Info: Clock period of Source clock "PD_CLK_IN" is 8.333 ns with inverted offset of 4.166 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
                Info: Multicycle Hold factor for Source register is 1
        Info: + Smallest clock skew is 0.300 ns
            Info: + Longest clock path from clock "CLK" to destination register is 3.100 ns
                Info: 1: + IC(0.000 ns) + CELL(0.600 ns) = 0.600 ns; Loc. = PIN_6; Fanout = 29; CLK Node = 'CLK'
                Info: 2: + IC(1.300 ns) + CELL(1.200 ns) = 3.100 ns; Loc. = LC52; Fanout = 5; REG Node = 'lpm_counter:delaytmp_rtl_1|dffs[2]'
                Info: Total cell delay = 1.800 ns ( 58.06 % )
                Info: Total interconnect delay = 1.300 ns ( 41.94 % )
            Info: - Shortest clock path from clock "PD_CLK_IN" to source register is 2.800 ns
                Info: 1: + IC(0.000 ns) + CELL(0.600 ns) = 0.600 ns; Loc. = PIN_33; Fanout = 1; CLK Node = 'PD_CLK_IN'
                Info: 2: + IC(1.000 ns) + CELL(1.200 ns) = 2.800 ns; Loc. = LC24; Fanout = 11; REG Node = 'delayflag1'
                Info: Total cell delay = 1.800 ns ( 64.29 % )
                Info: Total interconnect delay = 1.000 ns ( 35.71 % )
        Info: - Micro clock to output delay of source is 0.700 ns
        Info: + Micro hold delay of destination is 0.600 ns
Info: Minimum slack time is 2.6 ns for clock "ENABLE" between source register "RF_ON~reg0" and destination register "RF_ON~reg0"
    Info: + Shortest register to register delay is 2.500 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC53; Fanout = 2; REG Node = 'RF_ON~reg0'
        Info: 2: + IC(1.000 ns) + CELL(1.500 ns) = 2.500 ns; Loc. = LC53; Fanout = 2; REG Node = 'RF_ON~reg0'
        Info: Total cell delay = 1.500 ns ( 60.00 % )
        Info: Total interconnect delay = 1.000 ns ( 40.00 % )
    Info: - Smallest register to register requirement is -0.100 ns
        Info: + Hold relationship between source and destination is 0.000 ns
            Info: + Latch edge is 0.000 ns
                Info: Clock period of Destination clock "ENABLE" is 8.333 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
                Info: Multicycle Hold factor for Destination register is 1
            Info: - Launch edge is 0.000 ns
                Info: Clock period of Source clock "ENABLE" is 8.333 ns with  offset of 0.000 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
                Info: Multicycle Hold factor for Source register is 1
        Info: + Smallest clock skew is 0.000 ns
            Info: + Longest clock path from clock "ENABLE" to destination register is 2.900 ns
                Info: 1: + IC(0.000 ns) + CELL(0.600 ns) = 0.600 ns; Loc. = PIN_14; Fanout = 17; CLK Node = 'ENABLE'
                Info: 2: + IC(1.100 ns) + CELL(1.200 ns) = 2.900 ns; Loc. = LC53; Fanout = 2; REG Node = 'RF_ON~reg0'
                Info: Total cell delay = 1.800 ns ( 62.07 % )
                Info: Total interconnect delay = 1.100 ns ( 37.93 % )
            Info: - Shortest clock path from clock "ENABLE" to source register is 2.900 ns
                Info: 1: + IC(0.000 ns) + CELL(0.600 ns) = 0.600 ns; Loc. = PIN_14; Fanout = 17; CLK Node = 'ENABLE'
                Info: 2: + IC(1.100 ns) + CELL(1.200 ns) = 2.900 ns; Loc. = LC53; Fanout = 2; REG Node = 'RF_ON~reg0'
                Info: Total cell delay = 1.800 ns ( 62.07 % )
                Info: Total interconnect delay = 1.100 ns ( 37.93 % )
        Info: - Micro clock to output delay of source is 0.700 ns
        Info: + Micro hold delay of destination is 0.600 ns
Info: Minimum slack time is 2.7 ns for clock "PD_CLK_IN" between source register "delayflag1" and destination register "delayflag1"
    Info: + Shortest register to register delay is 2.600 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC24; Fanout = 11; REG Node = 'delayflag1'
        Info: 2: + IC(1.100 ns) + CELL(1.500 ns) = 2.600 ns; Loc. = LC24; Fanout = 11; REG Node = 'delayflag1'
        Info: Total cell delay = 1.500 ns ( 57.69 % )
        Info: Total interconnect delay = 1.100 ns ( 42.31 % )
    Info: - Smallest register to register requirement is -0.100 ns
        Info: + Hold relationship between source and destination is 0.000 ns
            Info: + Latch edge is 4.166 ns
                Info: Clock period of Destination clock "PD_CLK_IN" is 8.333 ns with inverted offset of 4.166 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
                Info: Multicycle Hold factor for Destination register is 1
            Info: - Launch edge is 4.166 ns
                Info: Clock period of Source clock "PD_CLK_IN" is 8.333 ns with inverted offset of 4.166 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
                Info: Multicycle Hold factor for Source register is 1
        Info: + Smallest clock skew is 0.000 ns
            Info: + Longest clock path from clock "PD_CLK_IN" to destination register is 2.800 ns
                Info: 1: + IC(0.000 ns) + CELL(0.600 ns) = 0.600 ns; Loc. = PIN_33; Fanout = 1; CLK Node = 'PD_CLK_IN'
                Info: 2: + IC(1.000 ns) + CELL(1.200 ns) = 2.800 ns; Loc. = LC24; Fanout = 11; REG Node = 'delayflag1'
                Info: Total cell delay = 1.800 ns ( 64.29 % )
                Info: Total interconnect delay = 1.000 ns ( 35.71 % )
            Info: - Shortest clock path from clock "PD_CLK_IN" to source register is 2.800 ns
                Info: 1: + IC(0.000 ns) + CELL(0.600 ns) = 0.600 ns; Loc. = PIN_33; Fanout = 1; CLK Node = 'PD_CLK_IN'
                Info: 2: + IC(1.000 ns) + CELL(1.200 ns) = 2.800 ns; Loc. = LC24; Fanout = 11; REG Node = 'delayflag1'
                Info: Total cell delay = 1.800 ns ( 64.29 % )
                Info: Total interconnect delay = 1.000 ns ( 35.71 % )
        Info: - Micro clock to output delay of source is 0.700 ns
        Info: + Micro hold delay of destination is 0.600 ns
Info: tsu for register "delayflag2" (data pin = "CLK", clock pin = "CLK") is 5.200 ns
    Info: + Longest pin to register delay is 7.000 ns
        Info: 1: + IC(0.000 ns) + CELL(0.600 ns) = 0.600 ns; Loc. = PIN_6; Fanout = 29; CLK Node = 'CLK'
        Info: 2: + IC(1.300 ns) + CELL(0.600 ns) = 2.500 ns; Loc. = LC17; Fanout = 1; COMB Node = 'Equal9~61'
        Info: 3: + IC(0.000 ns) + CELL(1.900 ns) = 4.400 ns; Loc. = LC18; Fanout = 12; COMB Node = 'Equal9~53'
        Info: 4: + IC(1.100 ns) + CELL(1.500 ns) = 7.000 ns; Loc. = LC21; Fanout = 73; REG Node = 'delayflag2'
        Info: Total cell delay = 4.600 ns ( 65.71 % )
        Info: Total interconnect delay = 2.400 ns ( 34.29 % )
    Info: + Micro setup delay of destination is 1.300 ns
    Info: - Shortest clock path from clock "CLK" to destination register is 3.100 ns
        Info: 1: + IC(0.000 ns) + CELL(0.600 ns) = 0.600 ns; Loc. = PIN_6; Fanout = 29; CLK Node = 'CLK'
        Info: 2: + IC(1.300 ns) + CELL(1.200 ns) = 3.100 ns; Loc. = LC21; Fanout = 73; REG Node = 'delayflag2'
        Info: Total cell delay = 1.800 ns ( 58.06 % )
        Info: Total interconnect delay = 1.300 ns ( 41.94 % )
Info: tco from clock "CLK" to destination pin "PWM_OUT" through register "tmp_c1" is 4.600 ns
    Info: + Longest clock path from clock "CLK" to source register is 3.100 ns
        Info: 1: + IC(0.000 ns) + CELL(0.600 ns) = 0.600 ns; Loc. = PIN_6; Fanout = 29; CLK Node = 'CLK'
        Info: 2: + IC(1.300 ns) + CELL(1.200 ns) = 3.100 ns; Loc. = LC11; Fanout = 5; REG Node = 'tmp_c1'
        Info: Total cell delay = 1.800 ns ( 58.06 % )
        Info: Total interconnect delay = 1.300 ns ( 41.94 % )
    Info: + Micro clock to output delay of source is 0.700 ns
    Info: + Longest register to pin delay is 0.800 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC11; Fanout = 5; REG Node = 'tmp_c1'
        Info: 2: + IC(0.000 ns) + CELL(0.800 ns) = 0.800 ns; Loc. = PIN_44; Fanout = 0; PIN Node = 'PWM_OUT'
        Info: Total cell delay = 0.800 ns ( 100.00 % )
Info: Longest tpd from source pin "CLK" to destination pin "PWM_TEST" is 4.800 ns
    Info: 1: + IC(0.000 ns) + CELL(0.600 ns) = 0.600 ns; Loc. = PIN_6; Fanout = 29; CLK Node = 'CLK'
    Info: 2: + IC(1.300 ns) + CELL(2.100 ns) = 4.000 ns; Loc. = LC62; Fanout = 1; COMB Node = 'CLK~4'
    Info: 3: + IC(0.000 ns) + CELL(0.800 ns) = 4.800 ns; Loc. = PIN_34; Fanout = 0; PIN Node = 'PWM_TEST'
    Info: Total cell delay = 3.500 ns ( 72.92 % )
    Info: Total interconnect delay = 1.300 ns ( 27.08 % )
Info: th for register "pulserate[9]" (data pin = "DATA[4]", clock pin = "ENABLE") is 0.400 ns
    Info: + Longest clock path from clock "ENABLE" to destination register is 2.900 ns
        Info: 1: + IC(0.000 ns) + CELL(0.600 ns) = 0.600 ns; Loc. = PIN_14; Fanout = 17; CLK Node = 'ENABLE'
        Info: 2: + IC(1.100 ns) + CELL(1.200 ns) = 2.900 ns; Loc. = LC60; Fanout = 13; REG Node = 'pulserate[9]'
        Info: Total cell delay = 1.800 ns ( 62.07 % )
        Info: Total interconnect delay = 1.100 ns ( 37.93 % )
    Info: + Micro hold delay of destination is 0.600 ns
    Info: - Shortest pin to register delay is 3.100 ns
        Info: 1: + IC(0.000 ns) + CELL(0.600 ns) = 0.600 ns; Loc. = PIN_21; Fanout = 3; PIN Node = 'DATA[4]'
        Info: 2: + IC(1.000 ns) + CELL(1.500 ns) = 3.100 ns; Loc. = LC60; Fanout = 13; REG Node = 'pulserate[9]'
        Info: Total cell delay = 2.100 ns ( 67.74 % )
        Info: Total interconnect delay = 1.000 ns ( 32.26 % )
Critical Warning: Timing requirements for slow timing model timing analysis were not met. See Report window for details.
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 130 megabytes
    Info: Processing ended: Mon Jan 20 15:11:22 2014
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


