Timing Analyzer report for Lab05-multiplicador
Tue Jun 28 08:18:35 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'counter_clk:comb_4|cfreq[15]'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'counter_clk:comb_4|cfreq[15]'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Setup: 'counter_clk:comb_4|cfreq[15]'
 25. Slow 1200mV 0C Model Hold: 'clk'
 26. Slow 1200mV 0C Model Hold: 'counter_clk:comb_4|cfreq[15]'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Setup: 'counter_clk:comb_4|cfreq[15]'
 35. Fast 1200mV 0C Model Hold: 'clk'
 36. Fast 1200mV 0C Model Hold: 'counter_clk:comb_4|cfreq[15]'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; Lab05-multiplicador                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE10E22C8                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.7%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; clk                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                          ;
; counter_clk:comb_4|cfreq[15] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { counter_clk:comb_4|cfreq[15] } ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                           ;
+------------+-----------------+------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note                                           ;
+------------+-----------------+------------------------------+------------------------------------------------+
; 234.08 MHz ; 234.08 MHz      ; clk                          ;                                                ;
; 624.61 MHz ; 402.09 MHz      ; counter_clk:comb_4|cfreq[15] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                   ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -1.928 ; -58.588       ;
; counter_clk:comb_4|cfreq[15] ; -0.718 ; -2.792        ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                   ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; clk                          ; 0.454 ; 0.000         ;
; counter_clk:comb_4|cfreq[15] ; 0.466 ; 0.000         ;
+------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -3.000 ; -69.915       ;
; counter_clk:comb_4|cfreq[15] ; -1.487 ; -10.409       ;
+------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                              ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.928 ; counter_clk:comb_4|cfreq[0]  ; counter_clk:comb_4|cfreq[15]      ; clk          ; clk         ; 1.000        ; -0.081     ; 2.848      ;
; -1.865 ; counter_clk:comb_4|cfreq[1]  ; counter_clk:comb_4|cfreq[15]      ; clk          ; clk         ; 1.000        ; -0.081     ; 2.785      ;
; -1.793 ; lsr:lsr0|s_A[5]              ; acc:acc0|pp[7]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.715      ;
; -1.782 ; counter_clk:comb_4|cfreq[2]  ; counter_clk:comb_4|cfreq[15]      ; clk          ; clk         ; 1.000        ; -0.081     ; 2.702      ;
; -1.771 ; lsr:lsr0|s_A[5]              ; acc:acc0|pp[6]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.693      ;
; -1.749 ; counter_clk:comb_4|cfreq[1]  ; counter_clk:comb_4|cfreq[12]      ; clk          ; clk         ; 1.000        ; -0.081     ; 2.669      ;
; -1.718 ; counter_clk:comb_4|cfreq[3]  ; counter_clk:comb_4|cfreq[15]      ; clk          ; clk         ; 1.000        ; -0.081     ; 2.638      ;
; -1.670 ; lsr:lsr0|s_A[1]              ; acc:acc0|pp[6]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.592      ;
; -1.651 ; counter_clk:comb_4|cfreq[0]  ; counter_clk:comb_4|cfreq[12]      ; clk          ; clk         ; 1.000        ; -0.081     ; 2.571      ;
; -1.640 ; lsr:lsr0|s_A[1]              ; acc:acc0|pp[7]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.562      ;
; -1.637 ; counter_clk:comb_4|cfreq[4]  ; counter_clk:comb_4|cfreq[15]      ; clk          ; clk         ; 1.000        ; -0.081     ; 2.557      ;
; -1.636 ; counter_clk:comb_4|cfreq[0]  ; counter_clk:comb_4|cfreq[11]      ; clk          ; clk         ; 1.000        ; -0.081     ; 2.556      ;
; -1.636 ; control_mult:control0|reset  ; acc:acc0|pp[4]                    ; clk          ; clk         ; 0.500        ; -0.033     ; 2.104      ;
; -1.636 ; control_mult:control0|reset  ; acc:acc0|pp[0]                    ; clk          ; clk         ; 0.500        ; -0.033     ; 2.104      ;
; -1.636 ; control_mult:control0|reset  ; acc:acc0|pp[1]                    ; clk          ; clk         ; 0.500        ; -0.033     ; 2.104      ;
; -1.636 ; control_mult:control0|reset  ; acc:acc0|pp[2]                    ; clk          ; clk         ; 0.500        ; -0.033     ; 2.104      ;
; -1.636 ; control_mult:control0|reset  ; acc:acc0|pp[3]                    ; clk          ; clk         ; 0.500        ; -0.033     ; 2.104      ;
; -1.636 ; control_mult:control0|reset  ; acc:acc0|pp[5]                    ; clk          ; clk         ; 0.500        ; -0.033     ; 2.104      ;
; -1.636 ; control_mult:control0|reset  ; acc:acc0|pp[6]                    ; clk          ; clk         ; 0.500        ; -0.033     ; 2.104      ;
; -1.636 ; control_mult:control0|reset  ; acc:acc0|pp[7]                    ; clk          ; clk         ; 0.500        ; -0.033     ; 2.104      ;
; -1.628 ; lsr:lsr0|s_A[0]              ; acc:acc0|pp[7]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.550      ;
; -1.603 ; counter_clk:comb_4|cfreq[1]  ; counter_clk:comb_4|cfreq[10]      ; clk          ; clk         ; 1.000        ; -0.081     ; 2.523      ;
; -1.602 ; counter_clk:comb_4|cfreq[3]  ; counter_clk:comb_4|cfreq[12]      ; clk          ; clk         ; 1.000        ; -0.081     ; 2.522      ;
; -1.573 ; counter_clk:comb_4|cfreq[1]  ; counter_clk:comb_4|cfreq[11]      ; clk          ; clk         ; 1.000        ; -0.081     ; 2.493      ;
; -1.572 ; counter_clk:comb_4|cfreq[5]  ; counter_clk:comb_4|cfreq[15]      ; clk          ; clk         ; 1.000        ; -0.081     ; 2.492      ;
; -1.524 ; lsr:lsr0|s_A[1]              ; acc:acc0|pp[4]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.446      ;
; -1.512 ; rsr:rsr0|s_B[3]              ; control_mult:control0|state.END   ; clk          ; clk         ; 0.500        ; -0.128     ; 1.885      ;
; -1.507 ; rsr:rsr0|s_B[3]              ; control_mult:control0|state.CHECK ; clk          ; clk         ; 0.500        ; -0.128     ; 1.880      ;
; -1.507 ; control_mult:control0|add    ; acc:acc0|pp[4]                    ; clk          ; clk         ; 0.500        ; -0.033     ; 1.975      ;
; -1.507 ; control_mult:control0|add    ; acc:acc0|pp[0]                    ; clk          ; clk         ; 0.500        ; -0.033     ; 1.975      ;
; -1.507 ; control_mult:control0|add    ; acc:acc0|pp[1]                    ; clk          ; clk         ; 0.500        ; -0.033     ; 1.975      ;
; -1.507 ; control_mult:control0|add    ; acc:acc0|pp[2]                    ; clk          ; clk         ; 0.500        ; -0.033     ; 1.975      ;
; -1.507 ; control_mult:control0|add    ; acc:acc0|pp[3]                    ; clk          ; clk         ; 0.500        ; -0.033     ; 1.975      ;
; -1.507 ; control_mult:control0|add    ; acc:acc0|pp[5]                    ; clk          ; clk         ; 0.500        ; -0.033     ; 1.975      ;
; -1.507 ; control_mult:control0|add    ; acc:acc0|pp[6]                    ; clk          ; clk         ; 0.500        ; -0.033     ; 1.975      ;
; -1.507 ; control_mult:control0|add    ; acc:acc0|pp[7]                    ; clk          ; clk         ; 0.500        ; -0.033     ; 1.975      ;
; -1.506 ; counter_clk:comb_4|cfreq[2]  ; counter_clk:comb_4|cfreq[12]      ; clk          ; clk         ; 1.000        ; -0.081     ; 2.426      ;
; -1.505 ; counter_clk:comb_4|cfreq[0]  ; counter_clk:comb_4|cfreq[10]      ; clk          ; clk         ; 1.000        ; -0.081     ; 2.425      ;
; -1.503 ; rsr:rsr0|s_B[2]              ; control_mult:control0|state.END   ; clk          ; clk         ; 0.500        ; -0.128     ; 1.876      ;
; -1.498 ; rsr:rsr0|s_B[2]              ; control_mult:control0|state.CHECK ; clk          ; clk         ; 0.500        ; -0.128     ; 1.871      ;
; -1.494 ; lsr:lsr0|s_A[1]              ; acc:acc0|pp[5]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.416      ;
; -1.490 ; counter_clk:comb_4|cfreq[0]  ; counter_clk:comb_4|cfreq[9]       ; clk          ; clk         ; 1.000        ; -0.081     ; 2.410      ;
; -1.490 ; counter_clk:comb_4|cfreq[2]  ; counter_clk:comb_4|cfreq[11]      ; clk          ; clk         ; 1.000        ; -0.081     ; 2.410      ;
; -1.488 ; counter_clk:comb_4|cfreq[6]  ; counter_clk:comb_4|cfreq[15]      ; clk          ; clk         ; 1.000        ; -0.081     ; 2.408      ;
; -1.483 ; counter_clk:comb_4|cfreq[13] ; counter_clk:comb_4|cfreq[15]      ; clk          ; clk         ; 1.000        ; -0.576     ; 1.908      ;
; -1.483 ; control_mult:control0|reset  ; rsr:rsr0|s_B[1]                   ; clk          ; clk         ; 0.500        ; -0.033     ; 1.951      ;
; -1.483 ; control_mult:control0|reset  ; rsr:rsr0|s_B[0]                   ; clk          ; clk         ; 0.500        ; -0.033     ; 1.951      ;
; -1.483 ; control_mult:control0|reset  ; rsr:rsr0|s_B[2]                   ; clk          ; clk         ; 0.500        ; -0.033     ; 1.951      ;
; -1.483 ; control_mult:control0|reset  ; rsr:rsr0|s_B[3]                   ; clk          ; clk         ; 0.500        ; -0.033     ; 1.951      ;
; -1.483 ; control_mult:control0|reset  ; lsr:lsr0|s_A[0]                   ; clk          ; clk         ; 0.500        ; -0.033     ; 1.951      ;
; -1.483 ; control_mult:control0|reset  ; lsr:lsr0|s_A[1]                   ; clk          ; clk         ; 0.500        ; -0.033     ; 1.951      ;
; -1.483 ; control_mult:control0|reset  ; lsr:lsr0|s_A[2]                   ; clk          ; clk         ; 0.500        ; -0.033     ; 1.951      ;
; -1.483 ; control_mult:control0|reset  ; lsr:lsr0|s_A[3]                   ; clk          ; clk         ; 0.500        ; -0.033     ; 1.951      ;
; -1.483 ; control_mult:control0|reset  ; lsr:lsr0|s_A[4]                   ; clk          ; clk         ; 0.500        ; -0.033     ; 1.951      ;
; -1.483 ; control_mult:control0|reset  ; lsr:lsr0|s_A[5]                   ; clk          ; clk         ; 0.500        ; -0.033     ; 1.951      ;
; -1.483 ; control_mult:control0|reset  ; lsr:lsr0|s_A[6]                   ; clk          ; clk         ; 0.500        ; -0.033     ; 1.951      ;
; -1.483 ; control_mult:control0|reset  ; lsr:lsr0|s_A[7]                   ; clk          ; clk         ; 0.500        ; -0.033     ; 1.951      ;
; -1.482 ; lsr:lsr0|s_A[0]              ; acc:acc0|pp[5]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.404      ;
; -1.457 ; counter_clk:comb_4|cfreq[1]  ; counter_clk:comb_4|cfreq[8]       ; clk          ; clk         ; 1.000        ; -0.081     ; 2.377      ;
; -1.456 ; counter_clk:comb_4|cfreq[5]  ; counter_clk:comb_4|cfreq[12]      ; clk          ; clk         ; 1.000        ; -0.081     ; 2.376      ;
; -1.456 ; counter_clk:comb_4|cfreq[3]  ; counter_clk:comb_4|cfreq[10]      ; clk          ; clk         ; 1.000        ; -0.081     ; 2.376      ;
; -1.452 ; lsr:lsr0|s_A[0]              ; acc:acc0|pp[6]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.374      ;
; -1.447 ; acc:acc0|pp[6]               ; acc:acc0|pp[7]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.369      ;
; -1.431 ; lsr:lsr0|s_A[2]              ; acc:acc0|pp[7]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.353      ;
; -1.430 ; counter_clk:comb_4|cfreq[7]  ; counter_clk:comb_4|cfreq[15]      ; clk          ; clk         ; 1.000        ; -0.081     ; 2.350      ;
; -1.427 ; counter_clk:comb_4|cfreq[1]  ; counter_clk:comb_4|cfreq[9]       ; clk          ; clk         ; 1.000        ; -0.081     ; 2.347      ;
; -1.426 ; counter_clk:comb_4|cfreq[3]  ; counter_clk:comb_4|cfreq[11]      ; clk          ; clk         ; 1.000        ; -0.081     ; 2.346      ;
; -1.420 ; counter_clk:comb_4|cfreq[1]  ; counter_clk:comb_4|cfreq[14]      ; clk          ; clk         ; 1.000        ; 0.394      ; 2.815      ;
; -1.402 ; counter_clk:comb_4|cfreq[14] ; counter_clk:comb_4|cfreq[15]      ; clk          ; clk         ; 1.000        ; -0.576     ; 1.827      ;
; -1.378 ; lsr:lsr0|s_A[1]              ; acc:acc0|pp[2]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.300      ;
; -1.372 ; lsr:lsr0|s_A[3]              ; acc:acc0|pp[6]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.294      ;
; -1.361 ; counter_clk:comb_4|cfreq[4]  ; counter_clk:comb_4|cfreq[12]      ; clk          ; clk         ; 1.000        ; -0.081     ; 2.281      ;
; -1.360 ; counter_clk:comb_4|cfreq[2]  ; counter_clk:comb_4|cfreq[10]      ; clk          ; clk         ; 1.000        ; -0.081     ; 2.280      ;
; -1.359 ; counter_clk:comb_4|cfreq[0]  ; counter_clk:comb_4|cfreq[8]       ; clk          ; clk         ; 1.000        ; -0.081     ; 2.279      ;
; -1.353 ; acc:acc0|pp[0]               ; acc:acc0|pp[7]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.275      ;
; -1.348 ; lsr:lsr0|s_A[1]              ; acc:acc0|pp[3]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.270      ;
; -1.346 ; counter_clk:comb_4|cfreq[8]  ; counter_clk:comb_4|cfreq[15]      ; clk          ; clk         ; 1.000        ; -0.081     ; 2.266      ;
; -1.345 ; counter_clk:comb_4|cfreq[4]  ; counter_clk:comb_4|cfreq[11]      ; clk          ; clk         ; 1.000        ; -0.081     ; 2.265      ;
; -1.344 ; counter_clk:comb_4|cfreq[0]  ; counter_clk:comb_4|cfreq[7]       ; clk          ; clk         ; 1.000        ; -0.081     ; 2.264      ;
; -1.344 ; counter_clk:comb_4|cfreq[2]  ; counter_clk:comb_4|cfreq[9]       ; clk          ; clk         ; 1.000        ; -0.081     ; 2.264      ;
; -1.342 ; lsr:lsr0|s_A[3]              ; acc:acc0|pp[7]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.264      ;
; -1.336 ; lsr:lsr0|s_A[0]              ; acc:acc0|pp[3]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.258      ;
; -1.324 ; acc:acc0|pp[1]               ; acc:acc0|pp[6]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.246      ;
; -1.322 ; counter_clk:comb_4|cfreq[0]  ; counter_clk:comb_4|cfreq[14]      ; clk          ; clk         ; 1.000        ; 0.394      ; 2.717      ;
; -1.315 ; rsr:rsr0|s_B[0]              ; control_mult:control0|state.END   ; clk          ; clk         ; 0.500        ; -0.128     ; 1.688      ;
; -1.314 ; counter_clk:comb_4|cfreq[7]  ; counter_clk:comb_4|cfreq[12]      ; clk          ; clk         ; 1.000        ; -0.081     ; 2.234      ;
; -1.311 ; counter_clk:comb_4|cfreq[1]  ; counter_clk:comb_4|cfreq[6]       ; clk          ; clk         ; 1.000        ; -0.081     ; 2.231      ;
; -1.310 ; counter_clk:comb_4|cfreq[5]  ; counter_clk:comb_4|cfreq[10]      ; clk          ; clk         ; 1.000        ; -0.081     ; 2.230      ;
; -1.310 ; counter_clk:comb_4|cfreq[3]  ; counter_clk:comb_4|cfreq[8]       ; clk          ; clk         ; 1.000        ; -0.081     ; 2.230      ;
; -1.310 ; rsr:rsr0|s_B[0]              ; control_mult:control0|state.CHECK ; clk          ; clk         ; 0.500        ; -0.128     ; 1.683      ;
; -1.307 ; counter_clk:comb_4|cfreq[0]  ; counter_clk:comb_4|cfreq[13]      ; clk          ; clk         ; 1.000        ; 0.394      ; 2.702      ;
; -1.306 ; lsr:lsr0|s_A[0]              ; acc:acc0|pp[4]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 2.228      ;
; -1.299 ; control_mult:control0|sh     ; rsr:rsr0|s_B[1]                   ; clk          ; clk         ; 0.500        ; -0.033     ; 1.767      ;
; -1.299 ; control_mult:control0|sh     ; rsr:rsr0|s_B[0]                   ; clk          ; clk         ; 0.500        ; -0.033     ; 1.767      ;
; -1.299 ; control_mult:control0|sh     ; rsr:rsr0|s_B[2]                   ; clk          ; clk         ; 0.500        ; -0.033     ; 1.767      ;
; -1.299 ; control_mult:control0|sh     ; rsr:rsr0|s_B[3]                   ; clk          ; clk         ; 0.500        ; -0.033     ; 1.767      ;
; -1.299 ; control_mult:control0|sh     ; lsr:lsr0|s_A[0]                   ; clk          ; clk         ; 0.500        ; -0.033     ; 1.767      ;
; -1.299 ; control_mult:control0|sh     ; lsr:lsr0|s_A[1]                   ; clk          ; clk         ; 0.500        ; -0.033     ; 1.767      ;
; -1.299 ; control_mult:control0|sh     ; lsr:lsr0|s_A[2]                   ; clk          ; clk         ; 0.500        ; -0.033     ; 1.767      ;
; -1.299 ; control_mult:control0|sh     ; lsr:lsr0|s_A[3]                   ; clk          ; clk         ; 0.500        ; -0.033     ; 1.767      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'counter_clk:comb_4|cfreq[15]'                                                                                              ;
+--------+--------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.718 ; acc:acc0|pp[2]     ; dynamic_v:dv|bcd[2] ; clk                          ; counter_clk:comb_4|cfreq[15] ; 0.500        ; 0.069      ; 1.278      ;
; -0.682 ; acc:acc0|pp[5]     ; dynamic_v:dv|bcd[1] ; clk                          ; counter_clk:comb_4|cfreq[15] ; 0.500        ; 0.069      ; 1.242      ;
; -0.681 ; acc:acc0|pp[7]     ; dynamic_v:dv|bcd[3] ; clk                          ; counter_clk:comb_4|cfreq[15] ; 0.500        ; 0.069      ; 1.241      ;
; -0.650 ; acc:acc0|pp[4]     ; dynamic_v:dv|bcd[0] ; clk                          ; counter_clk:comb_4|cfreq[15] ; 0.500        ; 0.069      ; 1.210      ;
; -0.601 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[1] ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 1.000        ; -0.081     ; 1.521      ;
; -0.600 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[3] ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 1.000        ; -0.081     ; 1.520      ;
; -0.535 ; acc:acc0|pp[6]     ; dynamic_v:dv|bcd[2] ; clk                          ; counter_clk:comb_4|cfreq[15] ; 0.500        ; 0.069      ; 1.095      ;
; -0.520 ; acc:acc0|pp[0]     ; dynamic_v:dv|bcd[0] ; clk                          ; counter_clk:comb_4|cfreq[15] ; 0.500        ; 0.069      ; 1.080      ;
; -0.337 ; acc:acc0|pp[1]     ; dynamic_v:dv|bcd[1] ; clk                          ; counter_clk:comb_4|cfreq[15] ; 0.500        ; 0.069      ; 0.897      ;
; -0.336 ; acc:acc0|pp[3]     ; dynamic_v:dv|bcd[3] ; clk                          ; counter_clk:comb_4|cfreq[15] ; 0.500        ; 0.069      ; 0.896      ;
; -0.234 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[0] ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 1.000        ; -0.081     ; 1.154      ;
; -0.233 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[2] ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 1.000        ; -0.081     ; 1.153      ;
; -0.037 ; dynamic_v:dv|count ; dynamic_v:dv|an[0]  ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 1.000        ; -0.080     ; 0.958      ;
; -0.024 ; dynamic_v:dv|count ; dynamic_v:dv|an[1]  ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 1.000        ; -0.080     ; 0.945      ;
; 0.063  ; dynamic_v:dv|count ; dynamic_v:dv|count  ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 1.000        ; -0.080     ; 0.858      ;
+--------+--------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                   ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.454 ; control_mult:control0|state.END   ; control_mult:control0|state.END   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; control_mult:control0|state.000   ; control_mult:control0|state.000   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.510 ; control_mult:control0|state.END   ; control_mult:control0|done        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.802      ;
; 0.531 ; lsr:lsr0|s_A[0]                   ; lsr:lsr0|s_A[1]                   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.822      ;
; 0.606 ; counter_clk:comb_4|cfreq[12]      ; counter_clk:comb_4|cfreq[13]      ; clk          ; clk         ; 0.000        ; 0.576      ; 1.394      ;
; 0.615 ; counter_clk:comb_4|cfreq[12]      ; counter_clk:comb_4|cfreq[14]      ; clk          ; clk         ; 0.000        ; 0.576      ; 1.403      ;
; 0.651 ; control_mult:control0|state.000   ; control_mult:control0|state.CHECK ; clk          ; clk         ; 0.000        ; 0.080      ; 0.943      ;
; 0.655 ; rsr:rsr0|s_B[2]                   ; rsr:rsr0|s_B[1]                   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.946      ;
; 0.712 ; control_mult:control0|state.000   ; control_mult:control0|reset       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.005      ;
; 0.712 ; lsr:lsr0|s_A[7]                   ; acc:acc0|pp[7]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.003      ;
; 0.717 ; counter_clk:comb_4|cfreq[13]      ; counter_clk:comb_4|cfreq[13]      ; clk          ; clk         ; 0.000        ; 0.101      ; 1.030      ;
; 0.720 ; counter_clk:comb_4|cfreq[14]      ; counter_clk:comb_4|cfreq[14]      ; clk          ; clk         ; 0.000        ; 0.101      ; 1.033      ;
; 0.728 ; counter_clk:comb_4|cfreq[11]      ; counter_clk:comb_4|cfreq[13]      ; clk          ; clk         ; 0.000        ; 0.576      ; 1.516      ;
; 0.736 ; counter_clk:comb_4|cfreq[3]       ; counter_clk:comb_4|cfreq[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.029      ;
; 0.737 ; counter_clk:comb_4|cfreq[11]      ; counter_clk:comb_4|cfreq[11]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; counter_clk:comb_4|cfreq[5]       ; counter_clk:comb_4|cfreq[5]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; counter_clk:comb_4|cfreq[1]       ; counter_clk:comb_4|cfreq[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; counter_clk:comb_4|cfreq[11]      ; counter_clk:comb_4|cfreq[14]      ; clk          ; clk         ; 0.000        ; 0.576      ; 1.525      ;
; 0.739 ; counter_clk:comb_4|cfreq[9]       ; counter_clk:comb_4|cfreq[9]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; counter_clk:comb_4|cfreq[7]       ; counter_clk:comb_4|cfreq[7]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; counter_clk:comb_4|cfreq[6]       ; counter_clk:comb_4|cfreq[6]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; counter_clk:comb_4|cfreq[2]       ; counter_clk:comb_4|cfreq[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.740 ; counter_clk:comb_4|cfreq[12]      ; counter_clk:comb_4|cfreq[12]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.033      ;
; 0.740 ; counter_clk:comb_4|cfreq[4]       ; counter_clk:comb_4|cfreq[4]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.033      ;
; 0.741 ; counter_clk:comb_4|cfreq[10]      ; counter_clk:comb_4|cfreq[10]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.034      ;
; 0.741 ; counter_clk:comb_4|cfreq[8]       ; counter_clk:comb_4|cfreq[8]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.034      ;
; 0.747 ; counter_clk:comb_4|cfreq[10]      ; counter_clk:comb_4|cfreq[13]      ; clk          ; clk         ; 0.000        ; 0.576      ; 1.535      ;
; 0.747 ; acc:acc0|pp[4]                    ; acc:acc0|pp[4]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.038      ;
; 0.748 ; acc:acc0|pp[2]                    ; acc:acc0|pp[2]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.039      ;
; 0.749 ; control_mult:control0|state.CHECK ; control_mult:control0|state.ADD   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.041      ;
; 0.749 ; acc:acc0|pp[5]                    ; acc:acc0|pp[5]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.040      ;
; 0.750 ; acc:acc0|pp[3]                    ; acc:acc0|pp[3]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.041      ;
; 0.751 ; acc:acc0|pp[1]                    ; acc:acc0|pp[1]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.042      ;
; 0.751 ; acc:acc0|pp[7]                    ; acc:acc0|pp[7]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.042      ;
; 0.756 ; counter_clk:comb_4|cfreq[10]      ; counter_clk:comb_4|cfreq[14]      ; clk          ; clk         ; 0.000        ; 0.576      ; 1.544      ;
; 0.761 ; counter_clk:comb_4|cfreq[0]       ; counter_clk:comb_4|cfreq[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.768 ; control_mult:control0|state.ADD   ; control_mult:control0|state.SHIFT ; clk          ; clk         ; 0.000        ; 0.080      ; 1.060      ;
; 0.769 ; acc:acc0|pp[0]                    ; acc:acc0|pp[0]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.060      ;
; 0.776 ; control_mult:control0|state.SHIFT ; control_mult:control0|state.END   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.068      ;
; 0.799 ; rsr:rsr0|s_B[3]                   ; rsr:rsr0|s_B[2]                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.090      ;
; 0.801 ; rsr:rsr0|s_B[1]                   ; rsr:rsr0|s_B[0]                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.092      ;
; 0.814 ; lsr:lsr0|s_A[4]                   ; lsr:lsr0|s_A[5]                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.105      ;
; 0.816 ; control_mult:control0|state.CHECK ; control_mult:control0|state.SHIFT ; clk          ; clk         ; 0.000        ; 0.080      ; 1.108      ;
; 0.816 ; lsr:lsr0|s_A[6]                   ; lsr:lsr0|s_A[7]                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.107      ;
; 0.818 ; lsr:lsr0|s_A[5]                   ; lsr:lsr0|s_A[6]                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.109      ;
; 0.818 ; lsr:lsr0|s_A[2]                   ; lsr:lsr0|s_A[3]                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.109      ;
; 0.821 ; control_mult:control0|state.SHIFT ; control_mult:control0|state.CHECK ; clk          ; clk         ; 0.000        ; 0.080      ; 1.113      ;
; 0.821 ; lsr:lsr0|s_A[3]                   ; lsr:lsr0|s_A[4]                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.112      ;
; 0.869 ; counter_clk:comb_4|cfreq[9]       ; counter_clk:comb_4|cfreq[13]      ; clk          ; clk         ; 0.000        ; 0.576      ; 1.657      ;
; 0.878 ; counter_clk:comb_4|cfreq[9]       ; counter_clk:comb_4|cfreq[14]      ; clk          ; clk         ; 0.000        ; 0.576      ; 1.666      ;
; 0.887 ; counter_clk:comb_4|cfreq[8]       ; counter_clk:comb_4|cfreq[13]      ; clk          ; clk         ; 0.000        ; 0.576      ; 1.675      ;
; 0.896 ; counter_clk:comb_4|cfreq[8]       ; counter_clk:comb_4|cfreq[14]      ; clk          ; clk         ; 0.000        ; 0.576      ; 1.684      ;
; 0.926 ; control_mult:control0|state.SHIFT ; control_mult:control0|sh          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.219      ;
; 0.931 ; control_mult:control0|state.ADD   ; control_mult:control0|add         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.224      ;
; 0.955 ; lsr:lsr0|s_A[4]                   ; acc:acc0|pp[4]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.246      ;
; 0.966 ; lsr:lsr0|s_A[2]                   ; acc:acc0|pp[2]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.257      ;
; 1.009 ; counter_clk:comb_4|cfreq[7]       ; counter_clk:comb_4|cfreq[13]      ; clk          ; clk         ; 0.000        ; 0.576      ; 1.797      ;
; 1.009 ; lsr:lsr0|s_A[6]                   ; acc:acc0|pp[6]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.300      ;
; 1.010 ; lsr:lsr0|s_A[0]                   ; acc:acc0|pp[0]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.301      ;
; 1.013 ; lsr:lsr0|s_A[3]                   ; acc:acc0|pp[3]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.304      ;
; 1.018 ; counter_clk:comb_4|cfreq[7]       ; counter_clk:comb_4|cfreq[14]      ; clk          ; clk         ; 0.000        ; 0.576      ; 1.806      ;
; 1.025 ; counter_clk:comb_4|cfreq[6]       ; counter_clk:comb_4|cfreq[13]      ; clk          ; clk         ; 0.000        ; 0.576      ; 1.813      ;
; 1.031 ; control_mult:control0|reset       ; rsr:rsr0|s_B[2]                   ; clk          ; clk         ; -0.500       ; 0.128      ; 0.891      ;
; 1.031 ; control_mult:control0|reset       ; lsr:lsr0|s_A[3]                   ; clk          ; clk         ; -0.500       ; 0.128      ; 0.891      ;
; 1.032 ; control_mult:control0|reset       ; rsr:rsr0|s_B[0]                   ; clk          ; clk         ; -0.500       ; 0.128      ; 0.892      ;
; 1.032 ; control_mult:control0|reset       ; lsr:lsr0|s_A[2]                   ; clk          ; clk         ; -0.500       ; 0.128      ; 0.892      ;
; 1.032 ; control_mult:control0|reset       ; lsr:lsr0|s_A[6]                   ; clk          ; clk         ; -0.500       ; 0.128      ; 0.892      ;
; 1.033 ; control_mult:control0|reset       ; rsr:rsr0|s_B[1]                   ; clk          ; clk         ; -0.500       ; 0.128      ; 0.893      ;
; 1.034 ; counter_clk:comb_4|cfreq[6]       ; counter_clk:comb_4|cfreq[14]      ; clk          ; clk         ; 0.000        ; 0.576      ; 1.822      ;
; 1.034 ; control_mult:control0|reset       ; lsr:lsr0|s_A[5]                   ; clk          ; clk         ; -0.500       ; 0.128      ; 0.894      ;
; 1.034 ; control_mult:control0|reset       ; lsr:lsr0|s_A[7]                   ; clk          ; clk         ; -0.500       ; 0.128      ; 0.894      ;
; 1.035 ; control_mult:control0|reset       ; lsr:lsr0|s_A[4]                   ; clk          ; clk         ; -0.500       ; 0.128      ; 0.895      ;
; 1.070 ; control_mult:control0|state.END   ; control_mult:control0|state.000   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.362      ;
; 1.072 ; counter_clk:comb_4|cfreq[13]      ; counter_clk:comb_4|cfreq[14]      ; clk          ; clk         ; 0.000        ; 0.101      ; 1.385      ;
; 1.091 ; counter_clk:comb_4|cfreq[1]       ; counter_clk:comb_4|cfreq[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.384      ;
; 1.091 ; counter_clk:comb_4|cfreq[3]       ; counter_clk:comb_4|cfreq[4]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.384      ;
; 1.092 ; counter_clk:comb_4|cfreq[5]       ; counter_clk:comb_4|cfreq[6]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.385      ;
; 1.092 ; counter_clk:comb_4|cfreq[11]      ; counter_clk:comb_4|cfreq[12]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.385      ;
; 1.093 ; counter_clk:comb_4|cfreq[9]       ; counter_clk:comb_4|cfreq[10]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.386      ;
; 1.093 ; counter_clk:comb_4|cfreq[7]       ; counter_clk:comb_4|cfreq[8]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.386      ;
; 1.099 ; counter_clk:comb_4|cfreq[0]       ; counter_clk:comb_4|cfreq[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; counter_clk:comb_4|cfreq[2]       ; counter_clk:comb_4|cfreq[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; counter_clk:comb_4|cfreq[6]       ; counter_clk:comb_4|cfreq[7]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; counter_clk:comb_4|cfreq[4]       ; counter_clk:comb_4|cfreq[5]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.101 ; acc:acc0|pp[5]                    ; acc:acc0|pp[6]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.392      ;
; 1.102 ; counter_clk:comb_4|cfreq[10]      ; counter_clk:comb_4|cfreq[11]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.395      ;
; 1.102 ; counter_clk:comb_4|cfreq[8]       ; counter_clk:comb_4|cfreq[9]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.395      ;
; 1.102 ; acc:acc0|pp[3]                    ; acc:acc0|pp[4]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.393      ;
; 1.103 ; acc:acc0|pp[1]                    ; acc:acc0|pp[2]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.394      ;
; 1.108 ; counter_clk:comb_4|cfreq[0]       ; counter_clk:comb_4|cfreq[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.109 ; counter_clk:comb_4|cfreq[2]       ; counter_clk:comb_4|cfreq[4]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; counter_clk:comb_4|cfreq[6]       ; counter_clk:comb_4|cfreq[8]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.110 ; counter_clk:comb_4|cfreq[4]       ; counter_clk:comb_4|cfreq[6]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.110 ; acc:acc0|pp[4]                    ; acc:acc0|pp[5]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.401      ;
; 1.111 ; counter_clk:comb_4|cfreq[10]      ; counter_clk:comb_4|cfreq[12]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.404      ;
; 1.111 ; counter_clk:comb_4|cfreq[8]       ; counter_clk:comb_4|cfreq[10]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.404      ;
; 1.111 ; acc:acc0|pp[2]                    ; acc:acc0|pp[3]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.402      ;
; 1.112 ; acc:acc0|pp[0]                    ; acc:acc0|pp[1]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.403      ;
; 1.119 ; acc:acc0|pp[4]                    ; acc:acc0|pp[6]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.410      ;
; 1.120 ; acc:acc0|pp[2]                    ; acc:acc0|pp[4]                    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.411      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'counter_clk:comb_4|cfreq[15]'                                                                                              ;
+-------+--------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node             ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.466 ; dynamic_v:dv|count ; dynamic_v:dv|count  ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 0.000        ; 0.080      ; 0.758      ;
; 0.542 ; dynamic_v:dv|count ; dynamic_v:dv|an[0]  ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 0.000        ; 0.080      ; 0.834      ;
; 0.559 ; dynamic_v:dv|count ; dynamic_v:dv|an[1]  ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 0.000        ; 0.080      ; 0.851      ;
; 0.760 ; acc:acc0|pp[3]     ; dynamic_v:dv|bcd[3] ; clk                          ; counter_clk:comb_4|cfreq[15] ; -0.500       ; 0.300      ; 0.802      ;
; 0.760 ; acc:acc0|pp[1]     ; dynamic_v:dv|bcd[1] ; clk                          ; counter_clk:comb_4|cfreq[15] ; -0.500       ; 0.300      ; 0.802      ;
; 0.781 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[2] ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 0.000        ; 0.080      ; 1.073      ;
; 0.782 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[0] ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 0.000        ; 0.080      ; 1.074      ;
; 0.903 ; acc:acc0|pp[0]     ; dynamic_v:dv|bcd[0] ; clk                          ; counter_clk:comb_4|cfreq[15] ; -0.500       ; 0.300      ; 0.945      ;
; 0.920 ; acc:acc0|pp[6]     ; dynamic_v:dv|bcd[2] ; clk                          ; counter_clk:comb_4|cfreq[15] ; -0.500       ; 0.300      ; 0.962      ;
; 1.001 ; acc:acc0|pp[4]     ; dynamic_v:dv|bcd[0] ; clk                          ; counter_clk:comb_4|cfreq[15] ; -0.500       ; 0.300      ; 1.043      ;
; 1.003 ; acc:acc0|pp[7]     ; dynamic_v:dv|bcd[3] ; clk                          ; counter_clk:comb_4|cfreq[15] ; -0.500       ; 0.300      ; 1.045      ;
; 1.003 ; acc:acc0|pp[5]     ; dynamic_v:dv|bcd[1] ; clk                          ; counter_clk:comb_4|cfreq[15] ; -0.500       ; 0.300      ; 1.045      ;
; 1.049 ; acc:acc0|pp[2]     ; dynamic_v:dv|bcd[2] ; clk                          ; counter_clk:comb_4|cfreq[15] ; -0.500       ; 0.300      ; 1.091      ;
; 1.105 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[3] ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 0.000        ; 0.080      ; 1.397      ;
; 1.107 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[1] ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 0.000        ; 0.080      ; 1.399      ;
+-------+--------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                            ;
+------------+-----------------+------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note                                           ;
+------------+-----------------+------------------------------+------------------------------------------------+
; 247.16 MHz ; 247.16 MHz      ; clk                          ;                                                ;
; 660.07 MHz ; 402.09 MHz      ; counter_clk:comb_4|cfreq[15] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -1.620 ; -50.870       ;
; counter_clk:comb_4|cfreq[15] ; -0.579 ; -2.186        ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                    ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; clk                          ; 0.402 ; 0.000         ;
; counter_clk:comb_4|cfreq[15] ; 0.416 ; 0.000         ;
+------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -3.000 ; -69.915       ;
; counter_clk:comb_4|cfreq[15] ; -1.487 ; -10.409       ;
+------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                               ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.620 ; counter_clk:comb_4|cfreq[0]  ; counter_clk:comb_4|cfreq[15]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.550      ;
; -1.619 ; lsr:lsr0|s_A[5]              ; acc:acc0|pp[7]                    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.552      ;
; -1.533 ; counter_clk:comb_4|cfreq[1]  ; counter_clk:comb_4|cfreq[15]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.463      ;
; -1.523 ; control_mult:control0|reset  ; acc:acc0|pp[4]                    ; clk          ; clk         ; 0.500        ; -0.050     ; 1.975      ;
; -1.523 ; control_mult:control0|reset  ; acc:acc0|pp[0]                    ; clk          ; clk         ; 0.500        ; -0.050     ; 1.975      ;
; -1.523 ; control_mult:control0|reset  ; acc:acc0|pp[1]                    ; clk          ; clk         ; 0.500        ; -0.050     ; 1.975      ;
; -1.523 ; control_mult:control0|reset  ; acc:acc0|pp[2]                    ; clk          ; clk         ; 0.500        ; -0.050     ; 1.975      ;
; -1.523 ; control_mult:control0|reset  ; acc:acc0|pp[3]                    ; clk          ; clk         ; 0.500        ; -0.050     ; 1.975      ;
; -1.523 ; control_mult:control0|reset  ; acc:acc0|pp[5]                    ; clk          ; clk         ; 0.500        ; -0.050     ; 1.975      ;
; -1.523 ; control_mult:control0|reset  ; acc:acc0|pp[6]                    ; clk          ; clk         ; 0.500        ; -0.050     ; 1.975      ;
; -1.523 ; control_mult:control0|reset  ; acc:acc0|pp[7]                    ; clk          ; clk         ; 0.500        ; -0.050     ; 1.975      ;
; -1.494 ; counter_clk:comb_4|cfreq[2]  ; counter_clk:comb_4|cfreq[15]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.424      ;
; -1.471 ; lsr:lsr0|s_A[5]              ; acc:acc0|pp[6]                    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.404      ;
; -1.446 ; counter_clk:comb_4|cfreq[1]  ; counter_clk:comb_4|cfreq[12]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.376      ;
; -1.411 ; lsr:lsr0|s_A[1]              ; acc:acc0|pp[7]                    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.344      ;
; -1.404 ; counter_clk:comb_4|cfreq[3]  ; counter_clk:comb_4|cfreq[15]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.334      ;
; -1.399 ; lsr:lsr0|s_A[0]              ; acc:acc0|pp[7]                    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.332      ;
; -1.388 ; control_mult:control0|add    ; acc:acc0|pp[4]                    ; clk          ; clk         ; 0.500        ; -0.050     ; 1.840      ;
; -1.388 ; control_mult:control0|add    ; acc:acc0|pp[0]                    ; clk          ; clk         ; 0.500        ; -0.050     ; 1.840      ;
; -1.388 ; control_mult:control0|add    ; acc:acc0|pp[1]                    ; clk          ; clk         ; 0.500        ; -0.050     ; 1.840      ;
; -1.388 ; control_mult:control0|add    ; acc:acc0|pp[2]                    ; clk          ; clk         ; 0.500        ; -0.050     ; 1.840      ;
; -1.388 ; control_mult:control0|add    ; acc:acc0|pp[3]                    ; clk          ; clk         ; 0.500        ; -0.050     ; 1.840      ;
; -1.388 ; control_mult:control0|add    ; acc:acc0|pp[5]                    ; clk          ; clk         ; 0.500        ; -0.050     ; 1.840      ;
; -1.388 ; control_mult:control0|add    ; acc:acc0|pp[6]                    ; clk          ; clk         ; 0.500        ; -0.050     ; 1.840      ;
; -1.388 ; control_mult:control0|add    ; acc:acc0|pp[7]                    ; clk          ; clk         ; 0.500        ; -0.050     ; 1.840      ;
; -1.377 ; lsr:lsr0|s_A[1]              ; acc:acc0|pp[6]                    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.310      ;
; -1.369 ; counter_clk:comb_4|cfreq[4]  ; counter_clk:comb_4|cfreq[15]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.299      ;
; -1.368 ; counter_clk:comb_4|cfreq[0]  ; counter_clk:comb_4|cfreq[11]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.298      ;
; -1.356 ; counter_clk:comb_4|cfreq[0]  ; counter_clk:comb_4|cfreq[12]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.286      ;
; -1.334 ; rsr:rsr0|s_B[3]              ; control_mult:control0|state.END   ; clk          ; clk         ; 0.500        ; -0.094     ; 1.742      ;
; -1.331 ; control_mult:control0|reset  ; rsr:rsr0|s_B[1]                   ; clk          ; clk         ; 0.500        ; -0.050     ; 1.783      ;
; -1.331 ; control_mult:control0|reset  ; rsr:rsr0|s_B[0]                   ; clk          ; clk         ; 0.500        ; -0.050     ; 1.783      ;
; -1.331 ; control_mult:control0|reset  ; rsr:rsr0|s_B[2]                   ; clk          ; clk         ; 0.500        ; -0.050     ; 1.783      ;
; -1.331 ; control_mult:control0|reset  ; rsr:rsr0|s_B[3]                   ; clk          ; clk         ; 0.500        ; -0.050     ; 1.783      ;
; -1.331 ; control_mult:control0|reset  ; lsr:lsr0|s_A[0]                   ; clk          ; clk         ; 0.500        ; -0.050     ; 1.783      ;
; -1.331 ; control_mult:control0|reset  ; lsr:lsr0|s_A[1]                   ; clk          ; clk         ; 0.500        ; -0.050     ; 1.783      ;
; -1.331 ; control_mult:control0|reset  ; lsr:lsr0|s_A[2]                   ; clk          ; clk         ; 0.500        ; -0.050     ; 1.783      ;
; -1.331 ; control_mult:control0|reset  ; lsr:lsr0|s_A[3]                   ; clk          ; clk         ; 0.500        ; -0.050     ; 1.783      ;
; -1.331 ; control_mult:control0|reset  ; lsr:lsr0|s_A[4]                   ; clk          ; clk         ; 0.500        ; -0.050     ; 1.783      ;
; -1.331 ; control_mult:control0|reset  ; lsr:lsr0|s_A[5]                   ; clk          ; clk         ; 0.500        ; -0.050     ; 1.783      ;
; -1.331 ; control_mult:control0|reset  ; lsr:lsr0|s_A[6]                   ; clk          ; clk         ; 0.500        ; -0.050     ; 1.783      ;
; -1.331 ; control_mult:control0|reset  ; lsr:lsr0|s_A[7]                   ; clk          ; clk         ; 0.500        ; -0.050     ; 1.783      ;
; -1.328 ; rsr:rsr0|s_B[2]              ; control_mult:control0|state.END   ; clk          ; clk         ; 0.500        ; -0.094     ; 1.736      ;
; -1.321 ; rsr:rsr0|s_B[3]              ; control_mult:control0|state.CHECK ; clk          ; clk         ; 0.500        ; -0.094     ; 1.729      ;
; -1.320 ; counter_clk:comb_4|cfreq[1]  ; counter_clk:comb_4|cfreq[10]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.250      ;
; -1.317 ; counter_clk:comb_4|cfreq[3]  ; counter_clk:comb_4|cfreq[12]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.247      ;
; -1.315 ; rsr:rsr0|s_B[2]              ; control_mult:control0|state.CHECK ; clk          ; clk         ; 0.500        ; -0.094     ; 1.723      ;
; -1.285 ; lsr:lsr0|s_A[1]              ; acc:acc0|pp[5]                    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.218      ;
; -1.281 ; counter_clk:comb_4|cfreq[1]  ; counter_clk:comb_4|cfreq[11]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.211      ;
; -1.280 ; acc:acc0|pp[6]               ; acc:acc0|pp[7]                    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.213      ;
; -1.279 ; counter_clk:comb_4|cfreq[5]  ; counter_clk:comb_4|cfreq[15]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.209      ;
; -1.273 ; lsr:lsr0|s_A[0]              ; acc:acc0|pp[5]                    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.206      ;
; -1.251 ; lsr:lsr0|s_A[1]              ; acc:acc0|pp[4]                    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.184      ;
; -1.242 ; counter_clk:comb_4|cfreq[0]  ; counter_clk:comb_4|cfreq[9]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.172      ;
; -1.242 ; counter_clk:comb_4|cfreq[13] ; counter_clk:comb_4|cfreq[15]      ; clk          ; clk         ; 1.000        ; -0.539     ; 1.705      ;
; -1.242 ; counter_clk:comb_4|cfreq[2]  ; counter_clk:comb_4|cfreq[11]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.172      ;
; -1.239 ; counter_clk:comb_4|cfreq[6]  ; counter_clk:comb_4|cfreq[15]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.169      ;
; -1.234 ; lsr:lsr0|s_A[0]              ; acc:acc0|pp[6]                    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.167      ;
; -1.231 ; counter_clk:comb_4|cfreq[2]  ; counter_clk:comb_4|cfreq[12]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.161      ;
; -1.230 ; counter_clk:comb_4|cfreq[0]  ; counter_clk:comb_4|cfreq[10]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.160      ;
; -1.217 ; lsr:lsr0|s_A[2]              ; acc:acc0|pp[7]                    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.150      ;
; -1.206 ; counter_clk:comb_4|cfreq[14] ; counter_clk:comb_4|cfreq[15]      ; clk          ; clk         ; 1.000        ; -0.539     ; 1.669      ;
; -1.194 ; counter_clk:comb_4|cfreq[1]  ; counter_clk:comb_4|cfreq[8]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.124      ;
; -1.192 ; counter_clk:comb_4|cfreq[5]  ; counter_clk:comb_4|cfreq[12]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.122      ;
; -1.191 ; counter_clk:comb_4|cfreq[3]  ; counter_clk:comb_4|cfreq[10]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.121      ;
; -1.177 ; control_mult:control0|sh     ; rsr:rsr0|s_B[1]                   ; clk          ; clk         ; 0.500        ; -0.050     ; 1.629      ;
; -1.177 ; control_mult:control0|sh     ; rsr:rsr0|s_B[0]                   ; clk          ; clk         ; 0.500        ; -0.050     ; 1.629      ;
; -1.177 ; control_mult:control0|sh     ; rsr:rsr0|s_B[2]                   ; clk          ; clk         ; 0.500        ; -0.050     ; 1.629      ;
; -1.177 ; control_mult:control0|sh     ; rsr:rsr0|s_B[3]                   ; clk          ; clk         ; 0.500        ; -0.050     ; 1.629      ;
; -1.177 ; control_mult:control0|sh     ; lsr:lsr0|s_A[0]                   ; clk          ; clk         ; 0.500        ; -0.050     ; 1.629      ;
; -1.177 ; control_mult:control0|sh     ; lsr:lsr0|s_A[1]                   ; clk          ; clk         ; 0.500        ; -0.050     ; 1.629      ;
; -1.177 ; control_mult:control0|sh     ; lsr:lsr0|s_A[2]                   ; clk          ; clk         ; 0.500        ; -0.050     ; 1.629      ;
; -1.177 ; control_mult:control0|sh     ; lsr:lsr0|s_A[3]                   ; clk          ; clk         ; 0.500        ; -0.050     ; 1.629      ;
; -1.177 ; control_mult:control0|sh     ; lsr:lsr0|s_A[4]                   ; clk          ; clk         ; 0.500        ; -0.050     ; 1.629      ;
; -1.177 ; control_mult:control0|sh     ; lsr:lsr0|s_A[5]                   ; clk          ; clk         ; 0.500        ; -0.050     ; 1.629      ;
; -1.177 ; control_mult:control0|sh     ; lsr:lsr0|s_A[6]                   ; clk          ; clk         ; 0.500        ; -0.050     ; 1.629      ;
; -1.177 ; control_mult:control0|sh     ; lsr:lsr0|s_A[7]                   ; clk          ; clk         ; 0.500        ; -0.050     ; 1.629      ;
; -1.170 ; rsr:rsr0|s_B[0]              ; control_mult:control0|state.END   ; clk          ; clk         ; 0.500        ; -0.094     ; 1.578      ;
; -1.159 ; lsr:lsr0|s_A[1]              ; acc:acc0|pp[3]                    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.092      ;
; -1.157 ; counter_clk:comb_4|cfreq[7]  ; counter_clk:comb_4|cfreq[15]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.087      ;
; -1.157 ; rsr:rsr0|s_B[0]              ; control_mult:control0|state.CHECK ; clk          ; clk         ; 0.500        ; -0.094     ; 1.565      ;
; -1.155 ; counter_clk:comb_4|cfreq[1]  ; counter_clk:comb_4|cfreq[9]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.085      ;
; -1.152 ; counter_clk:comb_4|cfreq[3]  ; counter_clk:comb_4|cfreq[11]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.082      ;
; -1.147 ; lsr:lsr0|s_A[0]              ; acc:acc0|pp[3]                    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.080      ;
; -1.125 ; lsr:lsr0|s_A[1]              ; acc:acc0|pp[2]                    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.058      ;
; -1.124 ; counter_clk:comb_4|cfreq[1]  ; counter_clk:comb_4|cfreq[14]      ; clk          ; clk         ; 1.000        ; 0.376      ; 2.502      ;
; -1.124 ; acc:acc0|pp[0]               ; acc:acc0|pp[7]                    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.057      ;
; -1.118 ; counter_clk:comb_4|cfreq[8]  ; counter_clk:comb_4|cfreq[15]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.048      ;
; -1.118 ; lsr:lsr0|s_A[3]              ; acc:acc0|pp[7]                    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.051      ;
; -1.117 ; counter_clk:comb_4|cfreq[4]  ; counter_clk:comb_4|cfreq[11]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.047      ;
; -1.116 ; counter_clk:comb_4|cfreq[0]  ; counter_clk:comb_4|cfreq[7]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.046      ;
; -1.116 ; counter_clk:comb_4|cfreq[2]  ; counter_clk:comb_4|cfreq[9]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.046      ;
; -1.116 ; lsr:lsr0|s_A[3]              ; acc:acc0|pp[6]                    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.049      ;
; -1.108 ; lsr:lsr0|s_A[0]              ; acc:acc0|pp[4]                    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.041      ;
; -1.105 ; counter_clk:comb_4|cfreq[4]  ; counter_clk:comb_4|cfreq[12]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.035      ;
; -1.105 ; counter_clk:comb_4|cfreq[2]  ; counter_clk:comb_4|cfreq[10]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.035      ;
; -1.104 ; counter_clk:comb_4|cfreq[0]  ; counter_clk:comb_4|cfreq[8]       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.034      ;
; -1.092 ; lsr:lsr0|s_A[5]              ; acc:acc0|pp[5]                    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.025      ;
; -1.091 ; lsr:lsr0|s_A[2]              ; acc:acc0|pp[5]                    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.024      ;
; -1.086 ; lsr:lsr0|s_A[4]              ; acc:acc0|pp[7]                    ; clk          ; clk         ; 1.000        ; -0.069     ; 2.019      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'counter_clk:comb_4|cfreq[15]'                                                                                               ;
+--------+--------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.579 ; acc:acc0|pp[2]     ; dynamic_v:dv|bcd[2] ; clk                          ; counter_clk:comb_4|cfreq[15] ; 0.500        ; 0.082      ; 1.153      ;
; -0.546 ; acc:acc0|pp[5]     ; dynamic_v:dv|bcd[1] ; clk                          ; counter_clk:comb_4|cfreq[15] ; 0.500        ; 0.082      ; 1.120      ;
; -0.545 ; acc:acc0|pp[7]     ; dynamic_v:dv|bcd[3] ; clk                          ; counter_clk:comb_4|cfreq[15] ; 0.500        ; 0.082      ; 1.119      ;
; -0.516 ; acc:acc0|pp[4]     ; dynamic_v:dv|bcd[0] ; clk                          ; counter_clk:comb_4|cfreq[15] ; 0.500        ; 0.082      ; 1.090      ;
; -0.515 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[1] ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 1.000        ; -0.073     ; 1.444      ;
; -0.514 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[3] ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 1.000        ; -0.073     ; 1.443      ;
; -0.418 ; acc:acc0|pp[6]     ; dynamic_v:dv|bcd[2] ; clk                          ; counter_clk:comb_4|cfreq[15] ; 0.500        ; 0.082      ; 0.992      ;
; -0.402 ; acc:acc0|pp[0]     ; dynamic_v:dv|bcd[0] ; clk                          ; counter_clk:comb_4|cfreq[15] ; 0.500        ; 0.082      ; 0.976      ;
; -0.234 ; acc:acc0|pp[1]     ; dynamic_v:dv|bcd[1] ; clk                          ; counter_clk:comb_4|cfreq[15] ; 0.500        ; 0.082      ; 0.808      ;
; -0.233 ; acc:acc0|pp[3]     ; dynamic_v:dv|bcd[3] ; clk                          ; counter_clk:comb_4|cfreq[15] ; 0.500        ; 0.082      ; 0.807      ;
; -0.152 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[0] ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 1.000        ; -0.073     ; 1.081      ;
; -0.151 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[2] ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 1.000        ; -0.073     ; 1.080      ;
; 0.059  ; dynamic_v:dv|count ; dynamic_v:dv|an[0]  ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 1.000        ; -0.073     ; 0.870      ;
; 0.078  ; dynamic_v:dv|count ; dynamic_v:dv|an[1]  ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 1.000        ; -0.073     ; 0.851      ;
; 0.159  ; dynamic_v:dv|count ; dynamic_v:dv|count  ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 1.000        ; -0.073     ; 0.770      ;
+--------+--------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                    ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; control_mult:control0|state.END   ; control_mult:control0|state.END   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; control_mult:control0|state.000   ; control_mult:control0|state.000   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.470 ; control_mult:control0|state.END   ; control_mult:control0|done        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.737      ;
; 0.498 ; lsr:lsr0|s_A[0]                   ; lsr:lsr0|s_A[1]                   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.762      ;
; 0.541 ; counter_clk:comb_4|cfreq[12]      ; counter_clk:comb_4|cfreq[13]      ; clk          ; clk         ; 0.000        ; 0.539      ; 1.275      ;
; 0.558 ; counter_clk:comb_4|cfreq[12]      ; counter_clk:comb_4|cfreq[14]      ; clk          ; clk         ; 0.000        ; 0.539      ; 1.292      ;
; 0.601 ; control_mult:control0|state.000   ; control_mult:control0|state.CHECK ; clk          ; clk         ; 0.000        ; 0.072      ; 0.868      ;
; 0.613 ; rsr:rsr0|s_B[2]                   ; rsr:rsr0|s_B[1]                   ; clk          ; clk         ; 0.000        ; 0.069      ; 0.877      ;
; 0.631 ; lsr:lsr0|s_A[7]                   ; acc:acc0|pp[7]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.895      ;
; 0.633 ; counter_clk:comb_4|cfreq[11]      ; counter_clk:comb_4|cfreq[13]      ; clk          ; clk         ; 0.000        ; 0.539      ; 1.367      ;
; 0.656 ; control_mult:control0|state.000   ; control_mult:control0|reset       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.924      ;
; 0.663 ; counter_clk:comb_4|cfreq[11]      ; counter_clk:comb_4|cfreq[14]      ; clk          ; clk         ; 0.000        ; 0.539      ; 1.397      ;
; 0.663 ; counter_clk:comb_4|cfreq[10]      ; counter_clk:comb_4|cfreq[13]      ; clk          ; clk         ; 0.000        ; 0.539      ; 1.397      ;
; 0.666 ; counter_clk:comb_4|cfreq[13]      ; counter_clk:comb_4|cfreq[13]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.952      ;
; 0.672 ; counter_clk:comb_4|cfreq[14]      ; counter_clk:comb_4|cfreq[14]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.958      ;
; 0.680 ; counter_clk:comb_4|cfreq[10]      ; counter_clk:comb_4|cfreq[14]      ; clk          ; clk         ; 0.000        ; 0.539      ; 1.414      ;
; 0.685 ; counter_clk:comb_4|cfreq[5]       ; counter_clk:comb_4|cfreq[5]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.952      ;
; 0.685 ; counter_clk:comb_4|cfreq[3]       ; counter_clk:comb_4|cfreq[3]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.952      ;
; 0.686 ; counter_clk:comb_4|cfreq[11]      ; counter_clk:comb_4|cfreq[11]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.953      ;
; 0.686 ; counter_clk:comb_4|cfreq[1]       ; counter_clk:comb_4|cfreq[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.953      ;
; 0.687 ; counter_clk:comb_4|cfreq[6]       ; counter_clk:comb_4|cfreq[6]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.954      ;
; 0.688 ; counter_clk:comb_4|cfreq[9]       ; counter_clk:comb_4|cfreq[9]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.955      ;
; 0.688 ; counter_clk:comb_4|cfreq[7]       ; counter_clk:comb_4|cfreq[7]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.955      ;
; 0.690 ; counter_clk:comb_4|cfreq[2]       ; counter_clk:comb_4|cfreq[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.957      ;
; 0.691 ; counter_clk:comb_4|cfreq[12]      ; counter_clk:comb_4|cfreq[12]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; counter_clk:comb_4|cfreq[10]      ; counter_clk:comb_4|cfreq[10]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; counter_clk:comb_4|cfreq[8]       ; counter_clk:comb_4|cfreq[8]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; counter_clk:comb_4|cfreq[4]       ; counter_clk:comb_4|cfreq[4]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.697 ; control_mult:control0|state.CHECK ; control_mult:control0|state.ADD   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.964      ;
; 0.697 ; acc:acc0|pp[4]                    ; acc:acc0|pp[4]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.961      ;
; 0.699 ; acc:acc0|pp[2]                    ; acc:acc0|pp[2]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.963      ;
; 0.701 ; acc:acc0|pp[5]                    ; acc:acc0|pp[5]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.965      ;
; 0.701 ; acc:acc0|pp[3]                    ; acc:acc0|pp[3]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.965      ;
; 0.701 ; acc:acc0|pp[1]                    ; acc:acc0|pp[1]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.965      ;
; 0.702 ; acc:acc0|pp[7]                    ; acc:acc0|pp[7]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.966      ;
; 0.713 ; counter_clk:comb_4|cfreq[0]       ; counter_clk:comb_4|cfreq[0]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; control_mult:control0|state.ADD   ; control_mult:control0|state.SHIFT ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.720 ; control_mult:control0|state.SHIFT ; control_mult:control0|state.END   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.987      ;
; 0.721 ; acc:acc0|pp[0]                    ; acc:acc0|pp[0]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 0.985      ;
; 0.746 ; rsr:rsr0|s_B[1]                   ; rsr:rsr0|s_B[0]                   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.010      ;
; 0.746 ; rsr:rsr0|s_B[3]                   ; rsr:rsr0|s_B[2]                   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.010      ;
; 0.755 ; lsr:lsr0|s_A[4]                   ; lsr:lsr0|s_A[5]                   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.019      ;
; 0.757 ; lsr:lsr0|s_A[6]                   ; lsr:lsr0|s_A[7]                   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.021      ;
; 0.760 ; lsr:lsr0|s_A[2]                   ; lsr:lsr0|s_A[3]                   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.024      ;
; 0.761 ; control_mult:control0|state.SHIFT ; control_mult:control0|state.CHECK ; clk          ; clk         ; 0.000        ; 0.072      ; 1.028      ;
; 0.761 ; counter_clk:comb_4|cfreq[9]       ; counter_clk:comb_4|cfreq[13]      ; clk          ; clk         ; 0.000        ; 0.539      ; 1.495      ;
; 0.761 ; lsr:lsr0|s_A[5]                   ; lsr:lsr0|s_A[6]                   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.025      ;
; 0.763 ; lsr:lsr0|s_A[3]                   ; lsr:lsr0|s_A[4]                   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.027      ;
; 0.765 ; control_mult:control0|state.CHECK ; control_mult:control0|state.SHIFT ; clk          ; clk         ; 0.000        ; 0.072      ; 1.032      ;
; 0.786 ; counter_clk:comb_4|cfreq[8]       ; counter_clk:comb_4|cfreq[13]      ; clk          ; clk         ; 0.000        ; 0.539      ; 1.520      ;
; 0.789 ; counter_clk:comb_4|cfreq[9]       ; counter_clk:comb_4|cfreq[14]      ; clk          ; clk         ; 0.000        ; 0.539      ; 1.523      ;
; 0.802 ; counter_clk:comb_4|cfreq[8]       ; counter_clk:comb_4|cfreq[14]      ; clk          ; clk         ; 0.000        ; 0.539      ; 1.536      ;
; 0.852 ; control_mult:control0|state.SHIFT ; control_mult:control0|sh          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.120      ;
; 0.853 ; control_mult:control0|state.ADD   ; control_mult:control0|add         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.121      ;
; 0.857 ; lsr:lsr0|s_A[4]                   ; acc:acc0|pp[4]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.121      ;
; 0.870 ; lsr:lsr0|s_A[2]                   ; acc:acc0|pp[2]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.134      ;
; 0.883 ; counter_clk:comb_4|cfreq[7]       ; counter_clk:comb_4|cfreq[13]      ; clk          ; clk         ; 0.000        ; 0.539      ; 1.617      ;
; 0.896 ; lsr:lsr0|s_A[6]                   ; acc:acc0|pp[6]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.160      ;
; 0.897 ; lsr:lsr0|s_A[0]                   ; acc:acc0|pp[0]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.161      ;
; 0.900 ; lsr:lsr0|s_A[3]                   ; acc:acc0|pp[3]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.164      ;
; 0.905 ; counter_clk:comb_4|cfreq[6]       ; counter_clk:comb_4|cfreq[13]      ; clk          ; clk         ; 0.000        ; 0.539      ; 1.639      ;
; 0.911 ; counter_clk:comb_4|cfreq[7]       ; counter_clk:comb_4|cfreq[14]      ; clk          ; clk         ; 0.000        ; 0.539      ; 1.645      ;
; 0.920 ; counter_clk:comb_4|cfreq[6]       ; counter_clk:comb_4|cfreq[14]      ; clk          ; clk         ; 0.000        ; 0.539      ; 1.654      ;
; 0.961 ; control_mult:control0|state.END   ; control_mult:control0|state.000   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.228      ;
; 0.988 ; counter_clk:comb_4|cfreq[13]      ; counter_clk:comb_4|cfreq[14]      ; clk          ; clk         ; 0.000        ; 0.091      ; 1.274      ;
; 0.999 ; counter_clk:comb_4|cfreq[5]       ; counter_clk:comb_4|cfreq[13]      ; clk          ; clk         ; 0.000        ; 0.539      ; 1.733      ;
; 1.006 ; counter_clk:comb_4|cfreq[0]       ; counter_clk:comb_4|cfreq[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.273      ;
; 1.006 ; counter_clk:comb_4|cfreq[6]       ; counter_clk:comb_4|cfreq[7]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.273      ;
; 1.007 ; counter_clk:comb_4|cfreq[4]       ; counter_clk:comb_4|cfreq[5]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.274      ;
; 1.007 ; counter_clk:comb_4|cfreq[2]       ; counter_clk:comb_4|cfreq[3]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.274      ;
; 1.007 ; counter_clk:comb_4|cfreq[5]       ; counter_clk:comb_4|cfreq[6]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.274      ;
; 1.007 ; counter_clk:comb_4|cfreq[3]       ; counter_clk:comb_4|cfreq[4]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.274      ;
; 1.007 ; control_mult:control0|reset       ; lsr:lsr0|s_A[3]                   ; clk          ; clk         ; -0.500       ; 0.094      ; 0.816      ;
; 1.008 ; counter_clk:comb_4|cfreq[10]      ; counter_clk:comb_4|cfreq[11]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.275      ;
; 1.008 ; counter_clk:comb_4|cfreq[11]      ; counter_clk:comb_4|cfreq[12]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.275      ;
; 1.008 ; control_mult:control0|reset       ; rsr:rsr0|s_B[0]                   ; clk          ; clk         ; -0.500       ; 0.094      ; 0.817      ;
; 1.008 ; control_mult:control0|reset       ; rsr:rsr0|s_B[2]                   ; clk          ; clk         ; -0.500       ; 0.094      ; 0.817      ;
; 1.008 ; control_mult:control0|reset       ; lsr:lsr0|s_A[6]                   ; clk          ; clk         ; -0.500       ; 0.094      ; 0.817      ;
; 1.009 ; counter_clk:comb_4|cfreq[8]       ; counter_clk:comb_4|cfreq[9]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.276      ;
; 1.009 ; control_mult:control0|reset       ; lsr:lsr0|s_A[2]                   ; clk          ; clk         ; -0.500       ; 0.094      ; 0.818      ;
; 1.010 ; counter_clk:comb_4|cfreq[1]       ; counter_clk:comb_4|cfreq[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.277      ;
; 1.010 ; control_mult:control0|reset       ; rsr:rsr0|s_B[1]                   ; clk          ; clk         ; -0.500       ; 0.094      ; 0.819      ;
; 1.010 ; control_mult:control0|reset       ; lsr:lsr0|s_A[7]                   ; clk          ; clk         ; -0.500       ; 0.094      ; 0.819      ;
; 1.011 ; control_mult:control0|reset       ; lsr:lsr0|s_A[5]                   ; clk          ; clk         ; -0.500       ; 0.094      ; 0.820      ;
; 1.012 ; counter_clk:comb_4|cfreq[9]       ; counter_clk:comb_4|cfreq[10]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.279      ;
; 1.012 ; counter_clk:comb_4|cfreq[7]       ; counter_clk:comb_4|cfreq[8]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.279      ;
; 1.012 ; control_mult:control0|reset       ; lsr:lsr0|s_A[4]                   ; clk          ; clk         ; -0.500       ; 0.094      ; 0.821      ;
; 1.018 ; acc:acc0|pp[4]                    ; acc:acc0|pp[5]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.282      ;
; 1.021 ; counter_clk:comb_4|cfreq[6]       ; counter_clk:comb_4|cfreq[8]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.288      ;
; 1.021 ; acc:acc0|pp[2]                    ; acc:acc0|pp[3]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.285      ;
; 1.021 ; acc:acc0|pp[0]                    ; acc:acc0|pp[1]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.285      ;
; 1.022 ; acc:acc0|pp[3]                    ; acc:acc0|pp[4]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.286      ;
; 1.022 ; acc:acc0|pp[1]                    ; acc:acc0|pp[2]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.286      ;
; 1.022 ; acc:acc0|pp[5]                    ; acc:acc0|pp[6]                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.286      ;
; 1.023 ; counter_clk:comb_4|cfreq[0]       ; counter_clk:comb_4|cfreq[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.290      ;
; 1.024 ; counter_clk:comb_4|cfreq[2]       ; counter_clk:comb_4|cfreq[4]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.291      ;
; 1.025 ; counter_clk:comb_4|cfreq[4]       ; counter_clk:comb_4|cfreq[6]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.292      ;
; 1.025 ; counter_clk:comb_4|cfreq[10]      ; counter_clk:comb_4|cfreq[12]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.292      ;
; 1.025 ; counter_clk:comb_4|cfreq[8]       ; counter_clk:comb_4|cfreq[10]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.292      ;
; 1.028 ; counter_clk:comb_4|cfreq[5]       ; counter_clk:comb_4|cfreq[14]      ; clk          ; clk         ; 0.000        ; 0.539      ; 1.762      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'counter_clk:comb_4|cfreq[15]'                                                                                               ;
+-------+--------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node             ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.416 ; dynamic_v:dv|count ; dynamic_v:dv|count  ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 0.000        ; 0.073      ; 0.684      ;
; 0.498 ; dynamic_v:dv|count ; dynamic_v:dv|an[0]  ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 0.000        ; 0.073      ; 0.766      ;
; 0.520 ; dynamic_v:dv|count ; dynamic_v:dv|an[1]  ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 0.000        ; 0.073      ; 0.788      ;
; 0.699 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[2] ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 0.000        ; 0.073      ; 0.967      ;
; 0.700 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[0] ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 0.000        ; 0.073      ; 0.968      ;
; 0.730 ; acc:acc0|pp[3]     ; dynamic_v:dv|bcd[3] ; clk                          ; counter_clk:comb_4|cfreq[15] ; -0.500       ; 0.291      ; 0.746      ;
; 0.731 ; acc:acc0|pp[1]     ; dynamic_v:dv|bcd[1] ; clk                          ; counter_clk:comb_4|cfreq[15] ; -0.500       ; 0.291      ; 0.747      ;
; 0.860 ; acc:acc0|pp[0]     ; dynamic_v:dv|bcd[0] ; clk                          ; counter_clk:comb_4|cfreq[15] ; -0.500       ; 0.291      ; 0.876      ;
; 0.873 ; acc:acc0|pp[6]     ; dynamic_v:dv|bcd[2] ; clk                          ; counter_clk:comb_4|cfreq[15] ; -0.500       ; 0.291      ; 0.889      ;
; 0.950 ; acc:acc0|pp[4]     ; dynamic_v:dv|bcd[0] ; clk                          ; counter_clk:comb_4|cfreq[15] ; -0.500       ; 0.291      ; 0.966      ;
; 0.954 ; acc:acc0|pp[7]     ; dynamic_v:dv|bcd[3] ; clk                          ; counter_clk:comb_4|cfreq[15] ; -0.500       ; 0.291      ; 0.970      ;
; 0.954 ; acc:acc0|pp[5]     ; dynamic_v:dv|bcd[1] ; clk                          ; counter_clk:comb_4|cfreq[15] ; -0.500       ; 0.291      ; 0.970      ;
; 0.992 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[3] ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 0.000        ; 0.073      ; 1.260      ;
; 0.993 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[1] ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 0.000        ; 0.073      ; 1.261      ;
; 0.995 ; acc:acc0|pp[2]     ; dynamic_v:dv|bcd[2] ; clk                          ; counter_clk:comb_4|cfreq[15] ; -0.500       ; 0.291      ; 1.011      ;
+-------+--------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -0.726 ; -4.684        ;
; counter_clk:comb_4|cfreq[15] ; -0.442 ; -1.715        ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                    ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; clk                          ; 0.186 ; 0.000         ;
; counter_clk:comb_4|cfreq[15] ; 0.194 ; 0.000         ;
+------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -3.000 ; -51.787       ;
; counter_clk:comb_4|cfreq[15] ; -1.000 ; -7.000        ;
+------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                               ;
+--------+------------------------------+-----------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.726 ; rsr:rsr0|s_B[3]              ; control_mult:control0|state.CHECK ; clk                          ; clk         ; 0.500        ; -0.436     ; 0.777      ;
; -0.721 ; rsr:rsr0|s_B[2]              ; control_mult:control0|state.CHECK ; clk                          ; clk         ; 0.500        ; -0.436     ; 0.772      ;
; -0.714 ; rsr:rsr0|s_B[3]              ; control_mult:control0|state.END   ; clk                          ; clk         ; 0.500        ; -0.436     ; 0.765      ;
; -0.709 ; rsr:rsr0|s_B[2]              ; control_mult:control0|state.END   ; clk                          ; clk         ; 0.500        ; -0.436     ; 0.760      ;
; -0.628 ; rsr:rsr0|s_B[0]              ; control_mult:control0|state.CHECK ; clk                          ; clk         ; 0.500        ; -0.436     ; 0.679      ;
; -0.616 ; rsr:rsr0|s_B[0]              ; control_mult:control0|state.END   ; clk                          ; clk         ; 0.500        ; -0.436     ; 0.667      ;
; -0.570 ; rsr:rsr0|s_B[1]              ; control_mult:control0|state.CHECK ; clk                          ; clk         ; 0.500        ; -0.436     ; 0.621      ;
; -0.559 ; rsr:rsr0|s_B[0]              ; control_mult:control0|state.ADD   ; clk                          ; clk         ; 0.500        ; -0.436     ; 0.610      ;
; -0.558 ; rsr:rsr0|s_B[1]              ; control_mult:control0|state.END   ; clk                          ; clk         ; 0.500        ; -0.436     ; 0.609      ;
; -0.552 ; rsr:rsr0|s_B[0]              ; control_mult:control0|state.SHIFT ; clk                          ; clk         ; 0.500        ; -0.436     ; 0.603      ;
; -0.405 ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15]      ; counter_clk:comb_4|cfreq[15] ; clk         ; 0.500        ; 1.136      ; 2.123      ;
; -0.284 ; counter_clk:comb_4|cfreq[1]  ; counter_clk:comb_4|cfreq[15]      ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.235      ;
; -0.270 ; counter_clk:comb_4|cfreq[0]  ; counter_clk:comb_4|cfreq[15]      ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.221      ;
; -0.236 ; lsr:lsr0|s_A[5]              ; acc:acc0|pp[7]                    ; clk                          ; clk         ; 1.000        ; -0.038     ; 1.185      ;
; -0.232 ; lsr:lsr0|s_A[5]              ; acc:acc0|pp[6]                    ; clk                          ; clk         ; 1.000        ; -0.038     ; 1.181      ;
; -0.213 ; counter_clk:comb_4|cfreq[3]  ; counter_clk:comb_4|cfreq[15]      ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.164      ;
; -0.212 ; counter_clk:comb_4|cfreq[1]  ; counter_clk:comb_4|cfreq[12]      ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.163      ;
; -0.203 ; counter_clk:comb_4|cfreq[2]  ; counter_clk:comb_4|cfreq[15]      ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.154      ;
; -0.188 ; lsr:lsr0|s_A[1]              ; acc:acc0|pp[7]                    ; clk                          ; clk         ; 1.000        ; -0.038     ; 1.137      ;
; -0.184 ; lsr:lsr0|s_A[1]              ; acc:acc0|pp[6]                    ; clk                          ; clk         ; 1.000        ; -0.038     ; 1.133      ;
; -0.164 ; counter_clk:comb_4|cfreq[0]  ; counter_clk:comb_4|cfreq[12]      ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.115      ;
; -0.148 ; counter_clk:comb_4|cfreq[1]  ; counter_clk:comb_4|cfreq[11]      ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.099      ;
; -0.145 ; counter_clk:comb_4|cfreq[5]  ; counter_clk:comb_4|cfreq[15]      ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.096      ;
; -0.144 ; counter_clk:comb_4|cfreq[1]  ; counter_clk:comb_4|cfreq[10]      ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.095      ;
; -0.141 ; counter_clk:comb_4|cfreq[3]  ; counter_clk:comb_4|cfreq[12]      ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.092      ;
; -0.135 ; counter_clk:comb_4|cfreq[4]  ; counter_clk:comb_4|cfreq[15]      ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.086      ;
; -0.134 ; counter_clk:comb_4|cfreq[0]  ; counter_clk:comb_4|cfreq[11]      ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.085      ;
; -0.120 ; lsr:lsr0|s_A[1]              ; acc:acc0|pp[5]                    ; clk                          ; clk         ; 1.000        ; -0.038     ; 1.069      ;
; -0.116 ; lsr:lsr0|s_A[1]              ; acc:acc0|pp[4]                    ; clk                          ; clk         ; 1.000        ; -0.038     ; 1.065      ;
; -0.099 ; lsr:lsr0|s_A[0]              ; acc:acc0|pp[7]                    ; clk                          ; clk         ; 1.000        ; -0.038     ; 1.048      ;
; -0.097 ; counter_clk:comb_4|cfreq[2]  ; counter_clk:comb_4|cfreq[12]      ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.048      ;
; -0.096 ; counter_clk:comb_4|cfreq[0]  ; counter_clk:comb_4|cfreq[10]      ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.047      ;
; -0.088 ; counter_clk:comb_4|cfreq[1]  ; counter_clk:comb_4|cfreq[14]      ; clk                          ; clk         ; 1.000        ; 0.156      ; 1.231      ;
; -0.081 ; counter_clk:comb_4|cfreq[7]  ; counter_clk:comb_4|cfreq[15]      ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.032      ;
; -0.080 ; counter_clk:comb_4|cfreq[1]  ; counter_clk:comb_4|cfreq[9]       ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.031      ;
; -0.077 ; counter_clk:comb_4|cfreq[3]  ; counter_clk:comb_4|cfreq[11]      ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.028      ;
; -0.076 ; counter_clk:comb_4|cfreq[1]  ; counter_clk:comb_4|cfreq[8]       ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.027      ;
; -0.074 ; counter_clk:comb_4|cfreq[13] ; counter_clk:comb_4|cfreq[15]      ; clk                          ; clk         ; 1.000        ; -0.236     ; 0.825      ;
; -0.073 ; counter_clk:comb_4|cfreq[5]  ; counter_clk:comb_4|cfreq[12]      ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.024      ;
; -0.073 ; counter_clk:comb_4|cfreq[3]  ; counter_clk:comb_4|cfreq[10]      ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.024      ;
; -0.067 ; counter_clk:comb_4|cfreq[6]  ; counter_clk:comb_4|cfreq[15]      ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.018      ;
; -0.067 ; counter_clk:comb_4|cfreq[2]  ; counter_clk:comb_4|cfreq[11]      ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.018      ;
; -0.066 ; counter_clk:comb_4|cfreq[0]  ; counter_clk:comb_4|cfreq[9]       ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.017      ;
; -0.065 ; lsr:lsr0|s_A[0]              ; acc:acc0|pp[6]                    ; clk                          ; clk         ; 1.000        ; -0.038     ; 1.014      ;
; -0.058 ; control_mult:control0|reset  ; acc:acc0|pp[4]                    ; clk                          ; clk         ; 0.500        ; 0.360      ; 0.905      ;
; -0.058 ; control_mult:control0|reset  ; acc:acc0|pp[0]                    ; clk                          ; clk         ; 0.500        ; 0.360      ; 0.905      ;
; -0.058 ; control_mult:control0|reset  ; acc:acc0|pp[1]                    ; clk                          ; clk         ; 0.500        ; 0.360      ; 0.905      ;
; -0.058 ; control_mult:control0|reset  ; acc:acc0|pp[2]                    ; clk                          ; clk         ; 0.500        ; 0.360      ; 0.905      ;
; -0.058 ; control_mult:control0|reset  ; acc:acc0|pp[3]                    ; clk                          ; clk         ; 0.500        ; 0.360      ; 0.905      ;
; -0.058 ; control_mult:control0|reset  ; acc:acc0|pp[5]                    ; clk                          ; clk         ; 0.500        ; 0.360      ; 0.905      ;
; -0.058 ; control_mult:control0|reset  ; acc:acc0|pp[6]                    ; clk                          ; clk         ; 0.500        ; 0.360      ; 0.905      ;
; -0.058 ; control_mult:control0|reset  ; acc:acc0|pp[7]                    ; clk                          ; clk         ; 0.500        ; 0.360      ; 0.905      ;
; -0.052 ; lsr:lsr0|s_A[1]              ; acc:acc0|pp[3]                    ; clk                          ; clk         ; 1.000        ; -0.038     ; 1.001      ;
; -0.048 ; lsr:lsr0|s_A[1]              ; acc:acc0|pp[2]                    ; clk                          ; clk         ; 1.000        ; -0.038     ; 0.997      ;
; -0.044 ; lsr:lsr0|s_A[3]              ; acc:acc0|pp[7]                    ; clk                          ; clk         ; 1.000        ; -0.038     ; 0.993      ;
; -0.040 ; counter_clk:comb_4|cfreq[0]  ; counter_clk:comb_4|cfreq[14]      ; clk                          ; clk         ; 1.000        ; 0.156      ; 1.183      ;
; -0.040 ; lsr:lsr0|s_A[3]              ; acc:acc0|pp[6]                    ; clk                          ; clk         ; 1.000        ; -0.038     ; 0.989      ;
; -0.031 ; lsr:lsr0|s_A[0]              ; acc:acc0|pp[5]                    ; clk                          ; clk         ; 1.000        ; -0.038     ; 0.980      ;
; -0.029 ; counter_clk:comb_4|cfreq[4]  ; counter_clk:comb_4|cfreq[12]      ; clk                          ; clk         ; 1.000        ; -0.036     ; 0.980      ;
; -0.029 ; counter_clk:comb_4|cfreq[2]  ; counter_clk:comb_4|cfreq[10]      ; clk                          ; clk         ; 1.000        ; -0.036     ; 0.980      ;
; -0.028 ; counter_clk:comb_4|cfreq[0]  ; counter_clk:comb_4|cfreq[8]       ; clk                          ; clk         ; 1.000        ; -0.036     ; 0.979      ;
; -0.024 ; counter_clk:comb_4|cfreq[1]  ; counter_clk:comb_4|cfreq[13]      ; clk                          ; clk         ; 1.000        ; 0.156      ; 1.167      ;
; -0.021 ; acc:acc0|pp[1]               ; acc:acc0|pp[7]                    ; clk                          ; clk         ; 1.000        ; -0.038     ; 0.970      ;
; -0.017 ; counter_clk:comb_4|cfreq[3]  ; counter_clk:comb_4|cfreq[14]      ; clk                          ; clk         ; 1.000        ; 0.156      ; 1.160      ;
; -0.017 ; acc:acc0|pp[1]               ; acc:acc0|pp[6]                    ; clk                          ; clk         ; 1.000        ; -0.038     ; 0.966      ;
; -0.015 ; lsr:lsr0|s_A[2]              ; acc:acc0|pp[7]                    ; clk                          ; clk         ; 1.000        ; -0.038     ; 0.964      ;
; -0.013 ; counter_clk:comb_4|cfreq[9]  ; counter_clk:comb_4|cfreq[15]      ; clk                          ; clk         ; 1.000        ; -0.036     ; 0.964      ;
; -0.012 ; counter_clk:comb_4|cfreq[1]  ; counter_clk:comb_4|cfreq[7]       ; clk                          ; clk         ; 1.000        ; -0.036     ; 0.963      ;
; -0.010 ; counter_clk:comb_4|cfreq[0]  ; counter_clk:comb_4|cfreq[13]      ; clk                          ; clk         ; 1.000        ; 0.156      ; 1.153      ;
; -0.009 ; counter_clk:comb_4|cfreq[7]  ; counter_clk:comb_4|cfreq[12]      ; clk                          ; clk         ; 1.000        ; -0.036     ; 0.960      ;
; -0.009 ; counter_clk:comb_4|cfreq[5]  ; counter_clk:comb_4|cfreq[11]      ; clk                          ; clk         ; 1.000        ; -0.036     ; 0.960      ;
; -0.009 ; counter_clk:comb_4|cfreq[3]  ; counter_clk:comb_4|cfreq[9]       ; clk                          ; clk         ; 1.000        ; -0.036     ; 0.960      ;
; -0.008 ; counter_clk:comb_4|cfreq[1]  ; counter_clk:comb_4|cfreq[6]       ; clk                          ; clk         ; 1.000        ; -0.036     ; 0.959      ;
; -0.006 ; acc:acc0|pp[0]               ; acc:acc0|pp[7]                    ; clk                          ; clk         ; 1.000        ; -0.038     ; 0.955      ;
; -0.005 ; counter_clk:comb_4|cfreq[5]  ; counter_clk:comb_4|cfreq[10]      ; clk                          ; clk         ; 1.000        ; -0.036     ; 0.956      ;
; -0.005 ; counter_clk:comb_4|cfreq[3]  ; counter_clk:comb_4|cfreq[8]       ; clk                          ; clk         ; 1.000        ; -0.036     ; 0.956      ;
; 0.001  ; counter_clk:comb_4|cfreq[8]  ; counter_clk:comb_4|cfreq[15]      ; clk                          ; clk         ; 1.000        ; -0.036     ; 0.950      ;
; 0.001  ; counter_clk:comb_4|cfreq[4]  ; counter_clk:comb_4|cfreq[11]      ; clk                          ; clk         ; 1.000        ; -0.036     ; 0.950      ;
; 0.001  ; counter_clk:comb_4|cfreq[2]  ; counter_clk:comb_4|cfreq[9]       ; clk                          ; clk         ; 1.000        ; -0.036     ; 0.950      ;
; 0.002  ; counter_clk:comb_4|cfreq[0]  ; counter_clk:comb_4|cfreq[7]       ; clk                          ; clk         ; 1.000        ; -0.036     ; 0.949      ;
; 0.003  ; lsr:lsr0|s_A[0]              ; acc:acc0|pp[4]                    ; clk                          ; clk         ; 1.000        ; -0.038     ; 0.946      ;
; 0.005  ; counter_clk:comb_4|cfreq[14] ; counter_clk:comb_4|cfreq[15]      ; clk                          ; clk         ; 1.000        ; -0.236     ; 0.746      ;
; 0.011  ; control_mult:control0|reset  ; rsr:rsr0|s_B[1]                   ; clk                          ; clk         ; 0.500        ; 0.359      ; 0.835      ;
; 0.011  ; control_mult:control0|reset  ; rsr:rsr0|s_B[0]                   ; clk                          ; clk         ; 0.500        ; 0.359      ; 0.835      ;
; 0.011  ; control_mult:control0|reset  ; rsr:rsr0|s_B[2]                   ; clk                          ; clk         ; 0.500        ; 0.359      ; 0.835      ;
; 0.011  ; control_mult:control0|reset  ; rsr:rsr0|s_B[3]                   ; clk                          ; clk         ; 0.500        ; 0.359      ; 0.835      ;
; 0.011  ; control_mult:control0|reset  ; lsr:lsr0|s_A[0]                   ; clk                          ; clk         ; 0.500        ; 0.359      ; 0.835      ;
; 0.011  ; control_mult:control0|reset  ; lsr:lsr0|s_A[1]                   ; clk                          ; clk         ; 0.500        ; 0.359      ; 0.835      ;
; 0.011  ; control_mult:control0|reset  ; lsr:lsr0|s_A[2]                   ; clk                          ; clk         ; 0.500        ; 0.359      ; 0.835      ;
; 0.011  ; control_mult:control0|reset  ; lsr:lsr0|s_A[3]                   ; clk                          ; clk         ; 0.500        ; 0.359      ; 0.835      ;
; 0.011  ; control_mult:control0|reset  ; lsr:lsr0|s_A[4]                   ; clk                          ; clk         ; 0.500        ; 0.359      ; 0.835      ;
; 0.011  ; control_mult:control0|reset  ; lsr:lsr0|s_A[5]                   ; clk                          ; clk         ; 0.500        ; 0.359      ; 0.835      ;
; 0.011  ; control_mult:control0|reset  ; lsr:lsr0|s_A[6]                   ; clk                          ; clk         ; 0.500        ; 0.359      ; 0.835      ;
; 0.011  ; control_mult:control0|reset  ; lsr:lsr0|s_A[7]                   ; clk                          ; clk         ; 0.500        ; 0.359      ; 0.835      ;
; 0.011  ; acc:acc0|pp[6]               ; acc:acc0|pp[7]                    ; clk                          ; clk         ; 1.000        ; -0.038     ; 0.938      ;
; 0.019  ; lsr:lsr0|s_A[2]              ; acc:acc0|pp[6]                    ; clk                          ; clk         ; 1.000        ; -0.038     ; 0.930      ;
; 0.024  ; lsr:lsr0|s_A[3]              ; acc:acc0|pp[5]                    ; clk                          ; clk         ; 1.000        ; -0.038     ; 0.925      ;
; 0.027  ; counter_clk:comb_4|cfreq[2]  ; counter_clk:comb_4|cfreq[14]      ; clk                          ; clk         ; 1.000        ; 0.156      ; 1.116      ;
; 0.028  ; lsr:lsr0|s_A[3]              ; acc:acc0|pp[4]                    ; clk                          ; clk         ; 1.000        ; -0.038     ; 0.921      ;
; 0.030  ; acc:acc0|pp[0]               ; acc:acc0|pp[6]                    ; clk                          ; clk         ; 1.000        ; -0.038     ; 0.919      ;
+--------+------------------------------+-----------------------------------+------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'counter_clk:comb_4|cfreq[15]'                                                                                               ;
+--------+--------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.442 ; acc:acc0|pp[2]     ; dynamic_v:dv|bcd[2] ; clk                          ; counter_clk:comb_4|cfreq[15] ; 0.500        ; -0.370     ; 0.549      ;
; -0.430 ; acc:acc0|pp[5]     ; dynamic_v:dv|bcd[1] ; clk                          ; counter_clk:comb_4|cfreq[15] ; 0.500        ; -0.370     ; 0.537      ;
; -0.429 ; acc:acc0|pp[7]     ; dynamic_v:dv|bcd[3] ; clk                          ; counter_clk:comb_4|cfreq[15] ; 0.500        ; -0.370     ; 0.536      ;
; -0.414 ; acc:acc0|pp[4]     ; dynamic_v:dv|bcd[0] ; clk                          ; counter_clk:comb_4|cfreq[15] ; 0.500        ; -0.370     ; 0.521      ;
; -0.354 ; acc:acc0|pp[6]     ; dynamic_v:dv|bcd[2] ; clk                          ; counter_clk:comb_4|cfreq[15] ; 0.500        ; -0.370     ; 0.461      ;
; -0.346 ; acc:acc0|pp[0]     ; dynamic_v:dv|bcd[0] ; clk                          ; counter_clk:comb_4|cfreq[15] ; 0.500        ; -0.370     ; 0.453      ;
; -0.273 ; acc:acc0|pp[1]     ; dynamic_v:dv|bcd[1] ; clk                          ; counter_clk:comb_4|cfreq[15] ; 0.500        ; -0.370     ; 0.380      ;
; -0.273 ; acc:acc0|pp[3]     ; dynamic_v:dv|bcd[3] ; clk                          ; counter_clk:comb_4|cfreq[15] ; 0.500        ; -0.370     ; 0.380      ;
; 0.290  ; dynamic_v:dv|count ; dynamic_v:dv|bcd[1] ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 1.000        ; -0.036     ; 0.661      ;
; 0.292  ; dynamic_v:dv|count ; dynamic_v:dv|bcd[3] ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 1.000        ; -0.036     ; 0.659      ;
; 0.451  ; dynamic_v:dv|count ; dynamic_v:dv|bcd[0] ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 1.000        ; -0.036     ; 0.500      ;
; 0.452  ; dynamic_v:dv|count ; dynamic_v:dv|bcd[2] ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 1.000        ; -0.036     ; 0.499      ;
; 0.550  ; dynamic_v:dv|count ; dynamic_v:dv|an[1]  ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 1.000        ; -0.036     ; 0.401      ;
; 0.553  ; dynamic_v:dv|count ; dynamic_v:dv|an[0]  ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 1.000        ; -0.036     ; 0.398      ;
; 0.592  ; dynamic_v:dv|count ; dynamic_v:dv|count  ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 1.000        ; -0.036     ; 0.359      ;
+--------+--------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                    ;
+-------+-----------------------------------+-----------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+------------------------------+-------------+--------------+------------+------------+
; 0.186 ; control_mult:control0|state.END   ; control_mult:control0|state.END   ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; control_mult:control0|state.000   ; control_mult:control0|state.000   ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.205 ; lsr:lsr0|s_A[0]                   ; lsr:lsr0|s_A[1]                   ; clk                          ; clk         ; 0.000        ; 0.039      ; 0.328      ;
; 0.208 ; control_mult:control0|state.END   ; control_mult:control0|done        ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.329      ;
; 0.254 ; counter_clk:comb_4|cfreq[12]      ; counter_clk:comb_4|cfreq[13]      ; clk                          ; clk         ; 0.000        ; 0.236      ; 0.574      ;
; 0.256 ; rsr:rsr0|s_B[2]                   ; rsr:rsr0|s_B[1]                   ; clk                          ; clk         ; 0.000        ; 0.039      ; 0.379      ;
; 0.257 ; counter_clk:comb_4|cfreq[12]      ; counter_clk:comb_4|cfreq[14]      ; clk                          ; clk         ; 0.000        ; 0.236      ; 0.577      ;
; 0.262 ; control_mult:control0|state.000   ; control_mult:control0|state.CHECK ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.383      ;
; 0.265 ; lsr:lsr0|s_A[7]                   ; acc:acc0|pp[7]                    ; clk                          ; clk         ; 0.000        ; 0.039      ; 0.388      ;
; 0.276 ; control_mult:control0|state.000   ; control_mult:control0|reset       ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.397      ;
; 0.286 ; counter_clk:comb_4|cfreq[13]      ; counter_clk:comb_4|cfreq[13]      ; clk                          ; clk         ; 0.000        ; 0.044      ; 0.414      ;
; 0.287 ; counter_clk:comb_4|cfreq[14]      ; counter_clk:comb_4|cfreq[14]      ; clk                          ; clk         ; 0.000        ; 0.044      ; 0.415      ;
; 0.293 ; counter_clk:comb_4|cfreq[3]       ; counter_clk:comb_4|cfreq[3]       ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.413      ;
; 0.294 ; counter_clk:comb_4|cfreq[11]      ; counter_clk:comb_4|cfreq[11]      ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter_clk:comb_4|cfreq[5]       ; counter_clk:comb_4|cfreq[5]       ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; counter_clk:comb_4|cfreq[1]       ; counter_clk:comb_4|cfreq[1]       ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; counter_clk:comb_4|cfreq[9]       ; counter_clk:comb_4|cfreq[9]       ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter_clk:comb_4|cfreq[7]       ; counter_clk:comb_4|cfreq[7]       ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter_clk:comb_4|cfreq[6]       ; counter_clk:comb_4|cfreq[6]       ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; counter_clk:comb_4|cfreq[2]       ; counter_clk:comb_4|cfreq[2]       ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; counter_clk:comb_4|cfreq[12]      ; counter_clk:comb_4|cfreq[12]      ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; counter_clk:comb_4|cfreq[10]      ; counter_clk:comb_4|cfreq[10]      ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; counter_clk:comb_4|cfreq[8]       ; counter_clk:comb_4|cfreq[8]       ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; counter_clk:comb_4|cfreq[4]       ; counter_clk:comb_4|cfreq[4]       ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; acc:acc0|pp[4]                    ; acc:acc0|pp[4]                    ; clk                          ; clk         ; 0.000        ; 0.038      ; 0.419      ;
; 0.297 ; acc:acc0|pp[7]                    ; acc:acc0|pp[7]                    ; clk                          ; clk         ; 0.000        ; 0.038      ; 0.419      ;
; 0.298 ; control_mult:control0|state.CHECK ; control_mult:control0|state.ADD   ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; acc:acc0|pp[5]                    ; acc:acc0|pp[5]                    ; clk                          ; clk         ; 0.000        ; 0.038      ; 0.420      ;
; 0.298 ; acc:acc0|pp[3]                    ; acc:acc0|pp[3]                    ; clk                          ; clk         ; 0.000        ; 0.038      ; 0.420      ;
; 0.298 ; acc:acc0|pp[2]                    ; acc:acc0|pp[2]                    ; clk                          ; clk         ; 0.000        ; 0.038      ; 0.420      ;
; 0.298 ; acc:acc0|pp[1]                    ; acc:acc0|pp[1]                    ; clk                          ; clk         ; 0.000        ; 0.038      ; 0.420      ;
; 0.303 ; acc:acc0|pp[0]                    ; acc:acc0|pp[0]                    ; clk                          ; clk         ; 0.000        ; 0.038      ; 0.425      ;
; 0.305 ; counter_clk:comb_4|cfreq[0]       ; counter_clk:comb_4|cfreq[0]       ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; control_mult:control0|state.ADD   ; control_mult:control0|state.SHIFT ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; counter_clk:comb_4|cfreq[11]      ; counter_clk:comb_4|cfreq[13]      ; clk                          ; clk         ; 0.000        ; 0.236      ; 0.626      ;
; 0.309 ; counter_clk:comb_4|cfreq[11]      ; counter_clk:comb_4|cfreq[14]      ; clk                          ; clk         ; 0.000        ; 0.236      ; 0.629      ;
; 0.312 ; control_mult:control0|state.SHIFT ; control_mult:control0|state.END   ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.433      ;
; 0.318 ; rsr:rsr0|s_B[1]                   ; rsr:rsr0|s_B[0]                   ; clk                          ; clk         ; 0.000        ; 0.039      ; 0.441      ;
; 0.320 ; counter_clk:comb_4|cfreq[10]      ; counter_clk:comb_4|cfreq[13]      ; clk                          ; clk         ; 0.000        ; 0.236      ; 0.640      ;
; 0.321 ; rsr:rsr0|s_B[3]                   ; rsr:rsr0|s_B[2]                   ; clk                          ; clk         ; 0.000        ; 0.039      ; 0.444      ;
; 0.323 ; counter_clk:comb_4|cfreq[10]      ; counter_clk:comb_4|cfreq[14]      ; clk                          ; clk         ; 0.000        ; 0.236      ; 0.643      ;
; 0.324 ; lsr:lsr0|s_A[4]                   ; lsr:lsr0|s_A[5]                   ; clk                          ; clk         ; 0.000        ; 0.039      ; 0.447      ;
; 0.325 ; lsr:lsr0|s_A[6]                   ; lsr:lsr0|s_A[7]                   ; clk                          ; clk         ; 0.000        ; 0.039      ; 0.448      ;
; 0.325 ; lsr:lsr0|s_A[2]                   ; lsr:lsr0|s_A[3]                   ; clk                          ; clk         ; 0.000        ; 0.039      ; 0.448      ;
; 0.326 ; lsr:lsr0|s_A[5]                   ; lsr:lsr0|s_A[6]                   ; clk                          ; clk         ; 0.000        ; 0.039      ; 0.449      ;
; 0.327 ; control_mult:control0|state.CHECK ; control_mult:control0|state.SHIFT ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.448      ;
; 0.327 ; control_mult:control0|reset       ; rsr:rsr0|s_B[0]                   ; clk                          ; clk         ; -0.500       ; 0.436      ; 0.367      ;
; 0.327 ; control_mult:control0|reset       ; rsr:rsr0|s_B[2]                   ; clk                          ; clk         ; -0.500       ; 0.436      ; 0.367      ;
; 0.327 ; control_mult:control0|reset       ; lsr:lsr0|s_A[2]                   ; clk                          ; clk         ; -0.500       ; 0.436      ; 0.367      ;
; 0.327 ; control_mult:control0|reset       ; lsr:lsr0|s_A[3]                   ; clk                          ; clk         ; -0.500       ; 0.436      ; 0.367      ;
; 0.328 ; lsr:lsr0|s_A[3]                   ; lsr:lsr0|s_A[4]                   ; clk                          ; clk         ; 0.000        ; 0.039      ; 0.451      ;
; 0.329 ; control_mult:control0|reset       ; rsr:rsr0|s_B[1]                   ; clk                          ; clk         ; -0.500       ; 0.436      ; 0.369      ;
; 0.331 ; control_mult:control0|reset       ; lsr:lsr0|s_A[6]                   ; clk                          ; clk         ; -0.500       ; 0.436      ; 0.371      ;
; 0.332 ; control_mult:control0|state.SHIFT ; control_mult:control0|state.CHECK ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.453      ;
; 0.333 ; control_mult:control0|reset       ; lsr:lsr0|s_A[7]                   ; clk                          ; clk         ; -0.500       ; 0.436      ; 0.373      ;
; 0.334 ; control_mult:control0|reset       ; lsr:lsr0|s_A[5]                   ; clk                          ; clk         ; -0.500       ; 0.436      ; 0.374      ;
; 0.336 ; control_mult:control0|reset       ; lsr:lsr0|s_A[4]                   ; clk                          ; clk         ; -0.500       ; 0.436      ; 0.376      ;
; 0.345 ; control_mult:control0|state.SHIFT ; control_mult:control0|sh          ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.466      ;
; 0.346 ; control_mult:control0|state.ADD   ; control_mult:control0|add         ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.467      ;
; 0.366 ; lsr:lsr0|s_A[4]                   ; acc:acc0|pp[4]                    ; clk                          ; clk         ; 0.000        ; 0.039      ; 0.489      ;
; 0.370 ; lsr:lsr0|s_A[2]                   ; acc:acc0|pp[2]                    ; clk                          ; clk         ; 0.000        ; 0.039      ; 0.493      ;
; 0.373 ; counter_clk:comb_4|cfreq[9]       ; counter_clk:comb_4|cfreq[13]      ; clk                          ; clk         ; 0.000        ; 0.236      ; 0.693      ;
; 0.376 ; counter_clk:comb_4|cfreq[9]       ; counter_clk:comb_4|cfreq[14]      ; clk                          ; clk         ; 0.000        ; 0.236      ; 0.696      ;
; 0.380 ; counter_clk:comb_4|cfreq[15]      ; counter_clk:comb_4|cfreq[15]      ; counter_clk:comb_4|cfreq[15] ; clk         ; 0.000        ; 1.180      ; 1.779      ;
; 0.385 ; lsr:lsr0|s_A[6]                   ; acc:acc0|pp[6]                    ; clk                          ; clk         ; 0.000        ; 0.039      ; 0.508      ;
; 0.385 ; lsr:lsr0|s_A[3]                   ; acc:acc0|pp[3]                    ; clk                          ; clk         ; 0.000        ; 0.039      ; 0.508      ;
; 0.386 ; counter_clk:comb_4|cfreq[8]       ; counter_clk:comb_4|cfreq[13]      ; clk                          ; clk         ; 0.000        ; 0.236      ; 0.706      ;
; 0.389 ; counter_clk:comb_4|cfreq[8]       ; counter_clk:comb_4|cfreq[14]      ; clk                          ; clk         ; 0.000        ; 0.236      ; 0.709      ;
; 0.392 ; lsr:lsr0|s_A[0]                   ; acc:acc0|pp[0]                    ; clk                          ; clk         ; 0.000        ; 0.039      ; 0.515      ;
; 0.419 ; control_mult:control0|reset       ; lsr:lsr0|s_A[0]                   ; clk                          ; clk         ; -0.500       ; 0.436      ; 0.459      ;
; 0.421 ; control_mult:control0|state.END   ; control_mult:control0|state.000   ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.542      ;
; 0.435 ; counter_clk:comb_4|cfreq[13]      ; counter_clk:comb_4|cfreq[14]      ; clk                          ; clk         ; 0.000        ; 0.044      ; 0.563      ;
; 0.439 ; counter_clk:comb_4|cfreq[7]       ; counter_clk:comb_4|cfreq[13]      ; clk                          ; clk         ; 0.000        ; 0.236      ; 0.759      ;
; 0.442 ; counter_clk:comb_4|cfreq[3]       ; counter_clk:comb_4|cfreq[4]       ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.562      ;
; 0.442 ; counter_clk:comb_4|cfreq[7]       ; counter_clk:comb_4|cfreq[14]      ; clk                          ; clk         ; 0.000        ; 0.236      ; 0.762      ;
; 0.443 ; counter_clk:comb_4|cfreq[5]       ; counter_clk:comb_4|cfreq[6]       ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.563      ;
; 0.443 ; counter_clk:comb_4|cfreq[1]       ; counter_clk:comb_4|cfreq[2]       ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.563      ;
; 0.443 ; counter_clk:comb_4|cfreq[11]      ; counter_clk:comb_4|cfreq[12]      ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.563      ;
; 0.444 ; counter_clk:comb_4|cfreq[9]       ; counter_clk:comb_4|cfreq[10]      ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.564      ;
; 0.444 ; counter_clk:comb_4|cfreq[7]       ; counter_clk:comb_4|cfreq[8]       ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.564      ;
; 0.445 ; control_mult:control0|reset       ; lsr:lsr0|s_A[1]                   ; clk                          ; clk         ; -0.500       ; 0.436      ; 0.485      ;
; 0.446 ; acc:acc0|pp[3]                    ; acc:acc0|pp[4]                    ; clk                          ; clk         ; 0.000        ; 0.038      ; 0.568      ;
; 0.446 ; acc:acc0|pp[1]                    ; acc:acc0|pp[2]                    ; clk                          ; clk         ; 0.000        ; 0.038      ; 0.568      ;
; 0.446 ; acc:acc0|pp[5]                    ; acc:acc0|pp[6]                    ; clk                          ; clk         ; 0.000        ; 0.038      ; 0.568      ;
; 0.448 ; lsr:lsr0|s_A[1]                   ; acc:acc0|pp[1]                    ; clk                          ; clk         ; 0.000        ; 0.039      ; 0.571      ;
; 0.451 ; counter_clk:comb_4|cfreq[6]       ; counter_clk:comb_4|cfreq[13]      ; clk                          ; clk         ; 0.000        ; 0.236      ; 0.771      ;
; 0.452 ; counter_clk:comb_4|cfreq[0]       ; counter_clk:comb_4|cfreq[1]       ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.572      ;
; 0.453 ; counter_clk:comb_4|cfreq[2]       ; counter_clk:comb_4|cfreq[3]       ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; counter_clk:comb_4|cfreq[6]       ; counter_clk:comb_4|cfreq[7]       ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; counter_clk:comb_4|cfreq[10]      ; counter_clk:comb_4|cfreq[11]      ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; counter_clk:comb_4|cfreq[4]       ; counter_clk:comb_4|cfreq[5]       ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; counter_clk:comb_4|cfreq[8]       ; counter_clk:comb_4|cfreq[9]       ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; counter_clk:comb_4|cfreq[6]       ; counter_clk:comb_4|cfreq[14]      ; clk                          ; clk         ; 0.000        ; 0.236      ; 0.774      ;
; 0.455 ; counter_clk:comb_4|cfreq[0]       ; counter_clk:comb_4|cfreq[2]       ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; counter_clk:comb_4|cfreq[2]       ; counter_clk:comb_4|cfreq[4]       ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; counter_clk:comb_4|cfreq[6]       ; counter_clk:comb_4|cfreq[8]       ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; acc:acc0|pp[4]                    ; acc:acc0|pp[5]                    ; clk                          ; clk         ; 0.000        ; 0.038      ; 0.578      ;
; 0.456 ; acc:acc0|pp[0]                    ; acc:acc0|pp[1]                    ; clk                          ; clk         ; 0.000        ; 0.038      ; 0.578      ;
; 0.457 ; counter_clk:comb_4|cfreq[4]       ; counter_clk:comb_4|cfreq[6]       ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; counter_clk:comb_4|cfreq[10]      ; counter_clk:comb_4|cfreq[12]      ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
+-------+-----------------------------------+-----------------------------------+------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'counter_clk:comb_4|cfreq[15]'                                                                                               ;
+-------+--------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node             ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.194 ; dynamic_v:dv|count ; dynamic_v:dv|count  ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 0.000        ; 0.036      ; 0.314      ;
; 0.221 ; dynamic_v:dv|count ; dynamic_v:dv|an[1]  ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 0.000        ; 0.036      ; 0.341      ;
; 0.225 ; dynamic_v:dv|count ; dynamic_v:dv|an[0]  ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 0.000        ; 0.036      ; 0.345      ;
; 0.301 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[2] ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 0.000        ; 0.036      ; 0.421      ;
; 0.302 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[0] ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 0.000        ; 0.036      ; 0.422      ;
; 0.444 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[3] ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 0.000        ; 0.036      ; 0.564      ;
; 0.446 ; dynamic_v:dv|count ; dynamic_v:dv|bcd[1] ; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 0.000        ; 0.036      ; 0.566      ;
; 0.967 ; acc:acc0|pp[3]     ; dynamic_v:dv|bcd[3] ; clk                          ; counter_clk:comb_4|cfreq[15] ; -0.500       ; -0.262     ; 0.319      ;
; 0.967 ; acc:acc0|pp[1]     ; dynamic_v:dv|bcd[1] ; clk                          ; counter_clk:comb_4|cfreq[15] ; -0.500       ; -0.262     ; 0.319      ;
; 1.026 ; acc:acc0|pp[0]     ; dynamic_v:dv|bcd[0] ; clk                          ; counter_clk:comb_4|cfreq[15] ; -0.500       ; -0.262     ; 0.378      ;
; 1.035 ; acc:acc0|pp[6]     ; dynamic_v:dv|bcd[2] ; clk                          ; counter_clk:comb_4|cfreq[15] ; -0.500       ; -0.262     ; 0.387      ;
; 1.070 ; acc:acc0|pp[4]     ; dynamic_v:dv|bcd[0] ; clk                          ; counter_clk:comb_4|cfreq[15] ; -0.500       ; -0.262     ; 0.422      ;
; 1.071 ; acc:acc0|pp[7]     ; dynamic_v:dv|bcd[3] ; clk                          ; counter_clk:comb_4|cfreq[15] ; -0.500       ; -0.262     ; 0.423      ;
; 1.071 ; acc:acc0|pp[5]     ; dynamic_v:dv|bcd[1] ; clk                          ; counter_clk:comb_4|cfreq[15] ; -0.500       ; -0.262     ; 0.423      ;
; 1.090 ; acc:acc0|pp[2]     ; dynamic_v:dv|bcd[2] ; clk                          ; counter_clk:comb_4|cfreq[15] ; -0.500       ; -0.262     ; 0.442      ;
+-------+--------------------+---------------------+------------------------------+------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+-------------------------------+---------+-------+----------+---------+---------------------+
; Clock                         ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack              ; -1.928  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk                          ; -1.928  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  counter_clk:comb_4|cfreq[15] ; -0.718  ; 0.194 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS               ; -61.38  ; 0.0   ; 0.0      ; 0.0     ; -80.324             ;
;  clk                          ; -58.588 ; 0.000 ; N/A      ; N/A     ; -69.915             ;
;  counter_clk:comb_4|cfreq[15] ; -2.792  ; 0.000 ; N/A      ; N/A     ; -10.409             ;
+-------------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; done          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sseg[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sseg[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sseg[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sseg[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sseg[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sseg[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sseg[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; an[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; an[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; init                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sseg[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; sseg[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sseg[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sseg[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sseg[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sseg[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sseg[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; an[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; an[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sseg[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; sseg[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sseg[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sseg[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sseg[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sseg[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sseg[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; an[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; an[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sseg[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; sseg[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sseg[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sseg[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sseg[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sseg[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sseg[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; an[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; an[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk                          ; clk                          ; 148      ; 10       ; 60       ; 82       ;
; counter_clk:comb_4|cfreq[15] ; clk                          ; 1        ; 1        ; 0        ; 0        ;
; clk                          ; counter_clk:comb_4|cfreq[15] ; 0        ; 8        ; 0        ; 0        ;
; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 7        ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk                          ; clk                          ; 148      ; 10       ; 60       ; 82       ;
; counter_clk:comb_4|cfreq[15] ; clk                          ; 1        ; 1        ; 0        ; 0        ;
; clk                          ; counter_clk:comb_4|cfreq[15] ; 0        ; 8        ; 0        ; 0        ;
; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; 7        ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 39    ; 39   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 31    ; 31   ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------------+
; Clock Status Summary                                                             ;
+------------------------------+------------------------------+------+-------------+
; Target                       ; Clock                        ; Type ; Status      ;
+------------------------------+------------------------------+------+-------------+
; clk                          ; clk                          ; Base ; Constrained ;
; counter_clk:comb_4|cfreq[15] ; counter_clk:comb_4|cfreq[15] ; Base ; Constrained ;
+------------------------------+------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; A[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[2]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[3]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[2]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[3]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; init       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; an[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; an[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; done        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; A[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[2]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A[3]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[2]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; B[3]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; init       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; an[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; an[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; done        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sseg[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Tue Jun 28 08:18:33 2022
Info: Command: quartus_sta Lab05-multiplicador -c Lab05-multiplicador
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab05-multiplicador.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name counter_clk:comb_4|cfreq[15] counter_clk:comb_4|cfreq[15]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.928
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.928             -58.588 clk 
    Info (332119):    -0.718              -2.792 counter_clk:comb_4|cfreq[15] 
Info (332146): Worst-case hold slack is 0.454
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.454               0.000 clk 
    Info (332119):     0.466               0.000 counter_clk:comb_4|cfreq[15] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -69.915 clk 
    Info (332119):    -1.487             -10.409 counter_clk:comb_4|cfreq[15] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.620
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.620             -50.870 clk 
    Info (332119):    -0.579              -2.186 counter_clk:comb_4|cfreq[15] 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clk 
    Info (332119):     0.416               0.000 counter_clk:comb_4|cfreq[15] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -69.915 clk 
    Info (332119):    -1.487             -10.409 counter_clk:comb_4|cfreq[15] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.726
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.726              -4.684 clk 
    Info (332119):    -0.442              -1.715 counter_clk:comb_4|cfreq[15] 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
    Info (332119):     0.194               0.000 counter_clk:comb_4|cfreq[15] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -51.787 clk 
    Info (332119):    -1.000              -7.000 counter_clk:comb_4|cfreq[15] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4728 megabytes
    Info: Processing ended: Tue Jun 28 08:18:35 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


