Fitter report for designtemplate
Wed Jan 17 13:41:08 2007
Version 5.1 Build 176 10/26/2005 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Fitter Equations
  6. Pin-Out File
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. All Package Pins
 11. I/O Standard
 12. Dedicated Inputs I/O
 13. Output Pin Default Load For Reported TCO
 14. Fitter Resource Utilization by Entity
 15. Control Signals
 16. Global & Other Fast Signals
 17. Non-Global High Fan-Out Signals
 18. Interconnect Usage Summary
 19. LAB External Interconnect
 20. LAB Macrocells
 21. Logic Cell Interconnection
 22. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2005 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------+
; Fitter Summary                                                   ;
+-----------------------+------------------------------------------+
; Fitter Status         ; Successful - Wed Jan 17 13:41:08 2007    ;
; Quartus II Version    ; 5.1 Build 176 10/26/2005 SJ Full Version ;
; Revision Name         ; designtemplate                           ;
; Top-level Entity Name ; designtemplate                           ;
; Family                ; MAX7000S                                 ;
; Device                ; EPM7128SLC84-7                           ;
; Timing Models         ; Final                                    ;
; Total macrocells      ; 39 / 128 ( 30 % )                        ;
; Total pins            ; 12 / 68 ( 18 % )                         ;
+-----------------------+------------------------------------------+


+--------------------------------------------------------------------------------------+
; Fitter Settings                                                                      ;
+--------------------------------------------+--------------------+--------------------+
; Option                                     ; Setting            ; Default Value      ;
+--------------------------------------------+--------------------+--------------------+
; Device                                     ; EPM7128SLC84-7     ;                    ;
; Use smart compilation                      ; Off                ; Off                ;
; Optimize Timing                            ; Normal compilation ; Normal compilation ;
; Optimize IOC Register Placement for Timing ; On                 ; On                 ;
; Limit to One Fitting Attempt               ; Off                ; Off                ;
; Fitter Initial Placement Seed              ; 1                  ; 1                  ;
; Slow Slew Rate                             ; Off                ; Off                ;
; Fitter Effort                              ; Auto Fit           ; Auto Fit           ;
+--------------------------------------------+--------------------+--------------------+


+----------------------------------------------------------------------------------------+
; Fitter Device Options                                                                  ;
+----------------------------------------------+-----------------------------------------+
; Option                                       ; Setting                                 ;
+----------------------------------------------+-----------------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                                     ;
; Enable device-wide reset (DEV_CLRn)          ; Off                                     ;
; Enable device-wide output enable (DEV_OE)    ; Off                                     ;
; Enable INIT_DONE output                      ; Off                                     ;
; Configuration scheme                         ; Passive Serial                          ;
; Reserve all unused pins                      ; As output driving an unspecified signal ;
; Security bit                                 ; Off                                     ;
; Base pin-out file on sameframe device        ; Off                                     ;
+----------------------------------------------+-----------------------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in C:/Documents and Settings/kparchesco/Desktop/designtemplate/designtemplate.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Documents and Settings/kparchesco/Desktop/designtemplate/designtemplate.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+-----------------------------------+--------------------------------+
; Resource                          ; Usage                          ;
+-----------------------------------+--------------------------------+
; Logic cells                       ; 39 / 128 ( 30 % )              ;
; Registers                         ; 30 / 128 ( 23 % )              ;
; Number of pterms used             ; 86                             ;
; User inserted logic elements      ; 0                              ;
; I/O pins                          ; 12 / 68 ( 18 % )               ;
;     -- Clock pins                 ; 1 / 2 ( 50 % )                 ;
;     -- Dedicated input pins       ; 0 / 2 ( 0 % )                  ;
; Global signals                    ; 1                              ;
; Shareable expanders               ; 0 / 128 ( 0 % )                ;
; Parallel expanders                ; 0 / 120 ( 0 % )                ;
; Cells using turbo bit             ; 39 / 128 ( 30 % )              ;
; Maximum fan-out node              ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0] ;
; Maximum fan-out                   ; 27                             ;
; Highest non-global fan-out signal ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0] ;
; Highest non-global fan-out        ; 27                             ;
; Total fan-out                     ; 586                            ;
; Average fan-out                   ; 11.49                          ;
+-----------------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                  ;
+-------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; Name  ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; I/O Standard ; Location assigned by ;
+-------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; CLK_Y ; 83    ; --       ; --  ; 26                    ; 0                  ; yes    ; no             ; TTL          ; User                 ;
+-------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                         ;
+--------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+
; Name   ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load        ;
+--------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+
; SEGA_Z ; 58    ; --       ; 6   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; SEGB_Z ; 60    ; --       ; 6   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; SEGC_Z ; 61    ; --       ; 6   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; SEGD_Z ; 63    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; SEGE_Z ; 64    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; SEGF_Z ; 65    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; SEGG_Z ; 67    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
+--------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 0          ; --       ; GND+           ;        ;              ;         ;                 ;
; 2        ; 1          ; --       ; GND+           ;        ;              ;         ;                 ;
; 3        ; 2          ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 4        ; 3          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 5        ; 4          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 6        ; 5          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 7        ; 6          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 8        ; 7          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 9        ; 8          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 10       ; 9          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 11       ; 10         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 12       ; 11         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 13       ; 12         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 14       ; 13         ; --       ; +TDI           ; input  ; TTL          ;         ; N               ;
; 15       ; 14         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 16       ; 15         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 17       ; 16         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 18       ; 17         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 19       ; 18         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 20       ; 19         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 21       ; 20         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 22       ; 21         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 23       ; 22         ; --       ; +TMS           ; input  ; TTL          ;         ; N               ;
; 24       ; 23         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 25       ; 24         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 26       ; 25         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 27       ; 26         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 28       ; 27         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 29       ; 28         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 30       ; 29         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 31       ; 30         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 32       ; 31         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 33       ; 32         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 34       ; 33         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 35       ; 34         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 36       ; 35         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 37       ; 36         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 38       ; 37         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 39       ; 38         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 40       ; 39         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 41       ; 40         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 42       ; 41         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 43       ; 42         ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 44       ; 43         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 45       ; 44         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 46       ; 45         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 47       ; 46         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 48       ; 47         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 49       ; 48         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 50       ; 49         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 51       ; 50         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 52       ; 51         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 53       ; 52         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 54       ; 53         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 55       ; 54         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 56       ; 55         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 57       ; 56         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 58       ; 57         ; --       ; SEGA_Z         ; output ; TTL          ;         ; Y               ;
; 59       ; 58         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 60       ; 59         ; --       ; SEGB_Z         ; output ; TTL          ;         ; Y               ;
; 61       ; 60         ; --       ; SEGC_Z         ; output ; TTL          ;         ; Y               ;
; 62       ; 61         ; --       ; +TCK           ; input  ; TTL          ;         ; N               ;
; 63       ; 62         ; --       ; SEGD_Z         ; output ; TTL          ;         ; Y               ;
; 64       ; 63         ; --       ; SEGE_Z         ; output ; TTL          ;         ; Y               ;
; 65       ; 64         ; --       ; SEGF_Z         ; output ; TTL          ;         ; Y               ;
; 66       ; 65         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 67       ; 66         ; --       ; SEGG_Z         ; output ; TTL          ;         ; Y               ;
; 68       ; 67         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 69       ; 68         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 70       ; 69         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 71       ; 70         ; --       ; *TDO           ; output ; TTL          ;         ; N               ;
; 72       ; 71         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 73       ; 72         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 74       ; 73         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 75       ; 74         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 76       ; 75         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 77       ; 76         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 78       ; 77         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 79       ; 78         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 80       ; 79         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 81       ; 80         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 82       ; 81         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 83       ; 82         ; --       ; CLK_Y          ; input  ; TTL          ;         ; Y               ;
; 84       ; 83         ; --       ; GND+           ;        ;              ;         ;                 ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+


+--------------------------------------------------------------------------------------------------+
; I/O Standard                                                                                     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; TTL          ; -          ; 1                    ; 0                 ; 0                 ; 1     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+---------------------------------------------------------------------+
; Dedicated Inputs I/O                                                ;
+-------+-------+-------+-------+--------------+------------+---------+
; Name  ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+-------+-------+-------+-------+--------------+------------+---------+
; CLK_Y ; 83    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
+-------+-------+-------+-------+--------------+------------+---------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; LVTTL        ; 10 pF ; Not Available          ;
; LVCMOS       ; 10 pF ; Not Available          ;
; TTL          ; 0 pF  ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                          ;
+-------------------------------------------+------------+------+------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                ; Macrocells ; Pins ; Full Hierarchy Name                                                                            ;
+-------------------------------------------+------------+------+------------------------------------------------------------------------------------------------+
; |designtemplate                           ; 39         ; 12   ; |designtemplate                                                                                ;
;    |BCD7SEG:inst|                         ; 7          ; 0    ; |designtemplate|BCD7SEG:inst                                                                   ;
;       |lpm_mux0:inst14|                   ; 1          ; 0    ; |designtemplate|BCD7SEG:inst|lpm_mux0:inst14                                                   ;
;          |lpm_mux:lpm_mux_component|      ; 1          ; 0    ; |designtemplate|BCD7SEG:inst|lpm_mux0:inst14|lpm_mux:lpm_mux_component                         ;
;             |muxlut:$00009|               ; 1          ; 0    ; |designtemplate|BCD7SEG:inst|lpm_mux0:inst14|lpm_mux:lpm_mux_component|muxlut:$00009           ;
;       |lpm_mux0:inst19|                   ; 1          ; 0    ; |designtemplate|BCD7SEG:inst|lpm_mux0:inst19                                                   ;
;          |lpm_mux:lpm_mux_component|      ; 1          ; 0    ; |designtemplate|BCD7SEG:inst|lpm_mux0:inst19|lpm_mux:lpm_mux_component                         ;
;             |muxlut:$00009|               ; 1          ; 0    ; |designtemplate|BCD7SEG:inst|lpm_mux0:inst19|lpm_mux:lpm_mux_component|muxlut:$00009           ;
;       |lpm_mux0:inst20|                   ; 1          ; 0    ; |designtemplate|BCD7SEG:inst|lpm_mux0:inst20                                                   ;
;          |lpm_mux:lpm_mux_component|      ; 1          ; 0    ; |designtemplate|BCD7SEG:inst|lpm_mux0:inst20|lpm_mux:lpm_mux_component                         ;
;             |muxlut:$00009|               ; 1          ; 0    ; |designtemplate|BCD7SEG:inst|lpm_mux0:inst20|lpm_mux:lpm_mux_component|muxlut:$00009           ;
;       |lpm_mux0:inst25|                   ; 1          ; 0    ; |designtemplate|BCD7SEG:inst|lpm_mux0:inst25                                                   ;
;          |lpm_mux:lpm_mux_component|      ; 1          ; 0    ; |designtemplate|BCD7SEG:inst|lpm_mux0:inst25|lpm_mux:lpm_mux_component                         ;
;             |muxlut:$00009|               ; 1          ; 0    ; |designtemplate|BCD7SEG:inst|lpm_mux0:inst25|lpm_mux:lpm_mux_component|muxlut:$00009           ;
;       |lpm_mux0:inst4|                    ; 1          ; 0    ; |designtemplate|BCD7SEG:inst|lpm_mux0:inst4                                                    ;
;          |lpm_mux:lpm_mux_component|      ; 1          ; 0    ; |designtemplate|BCD7SEG:inst|lpm_mux0:inst4|lpm_mux:lpm_mux_component                          ;
;             |muxlut:$00009|               ; 1          ; 0    ; |designtemplate|BCD7SEG:inst|lpm_mux0:inst4|lpm_mux:lpm_mux_component|muxlut:$00009            ;
;       |lpm_mux0:inst9|                    ; 1          ; 0    ; |designtemplate|BCD7SEG:inst|lpm_mux0:inst9                                                    ;
;          |lpm_mux:lpm_mux_component|      ; 1          ; 0    ; |designtemplate|BCD7SEG:inst|lpm_mux0:inst9|lpm_mux:lpm_mux_component                          ;
;             |muxlut:$00009|               ; 1          ; 0    ; |designtemplate|BCD7SEG:inst|lpm_mux0:inst9|lpm_mux:lpm_mux_component|muxlut:$00009            ;
;       |lpm_mux0:inst|                     ; 1          ; 0    ; |designtemplate|BCD7SEG:inst|lpm_mux0:inst                                                     ;
;          |lpm_mux:lpm_mux_component|      ; 1          ; 0    ; |designtemplate|BCD7SEG:inst|lpm_mux0:inst|lpm_mux:lpm_mux_component                           ;
;             |muxlut:$00009|               ; 1          ; 0    ; |designtemplate|BCD7SEG:inst|lpm_mux0:inst|lpm_mux:lpm_mux_component|muxlut:$00009             ;
;    |INT_CLK_GEN:UC1|                      ; 28         ; 0    ; |designtemplate|INT_CLK_GEN:UC1                                                                ;
;       |lpm_add_sub:add_rtl_0|             ; 2          ; 0    ; |designtemplate|INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0                                          ;
;          |addcore:adder[2]|               ; 2          ; 0    ; |designtemplate|INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]                         ;
;             |a_csnbuffer:result_node|     ; 2          ; 0    ; |designtemplate|INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node ;
;    |lpm_counter0:inst1|                   ; 4          ; 0    ; |designtemplate|lpm_counter0:inst1                                                             ;
;       |lpm_counter:lpm_counter_component| ; 4          ; 0    ; |designtemplate|lpm_counter0:inst1|lpm_counter:lpm_counter_component                           ;
+-------------------------------------------+------------+------+------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                        ;
+---------------------------------+----------+---------+--------------+--------+----------------------+------------------+
; Name                            ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+---------------------------------+----------+---------+--------------+--------+----------------------+------------------+
; CLK_Y                           ; PIN_83   ; 26      ; Clock        ; yes    ; On                   ; --               ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]  ; LC1      ; 27      ; Clock enable ; no     ; --                   ; --               ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[10] ; LC24     ; 24      ; Clock enable ; no     ; --                   ; --               ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[11] ; LC25     ; 23      ; Clock enable ; no     ; --                   ; --               ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[12] ; LC9      ; 22      ; Clock enable ; no     ; --                   ; --               ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[13] ; LC26     ; 22      ; Clock enable ; no     ; --                   ; --               ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[14] ; LC27     ; 21      ; Clock enable ; no     ; --                   ; --               ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[15] ; LC28     ; 20      ; Clock enable ; no     ; --                   ; --               ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[16] ; LC29     ; 18      ; Clock enable ; no     ; --                   ; --               ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[17] ; LC30     ; 18      ; Clock enable ; no     ; --                   ; --               ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[18] ; LC31     ; 17      ; Clock enable ; no     ; --                   ; --               ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[19] ; LC8      ; 16      ; Clock enable ; no     ; --                   ; --               ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[1]  ; LC21     ; 27      ; Clock enable ; no     ; --                   ; --               ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[20] ; LC10     ; 15      ; Clock enable ; no     ; --                   ; --               ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[21] ; LC11     ; 14      ; Clock enable ; no     ; --                   ; --               ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[22] ; LC13     ; 13      ; Clock enable ; no     ; --                   ; --               ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[23] ; LC15     ; 12      ; Clock enable ; no     ; --                   ; --               ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[2]  ; LC2      ; 26      ; Clock enable ; no     ; --                   ; --               ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[3]  ; LC3      ; 26      ; Clock enable ; no     ; --                   ; --               ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[4]  ; LC22     ; 26      ; Clock enable ; no     ; --                   ; --               ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[5]  ; LC4      ; 25      ; Clock enable ; no     ; --                   ; --               ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[6]  ; LC5      ; 25      ; Clock enable ; no     ; --                   ; --               ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[7]  ; LC6      ; 25      ; Clock enable ; no     ; --                   ; --               ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[8]  ; LC7      ; 25      ; Clock enable ; no     ; --                   ; --               ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[9]  ; LC23     ; 25      ; Clock enable ; no     ; --                   ; --               ;
; INT_CLK_GEN:UC1|CLK_1HZ_Z       ; LC32     ; 4       ; Clock        ; no     ; --                   ; --               ;
+---------------------------------+----------+---------+--------------+--------+----------------------+------------------+


+----------------------------------------------------------------------+
; Global & Other Fast Signals                                          ;
+-------+----------+---------+----------------------+------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------+----------+---------+----------------------+------------------+
; CLK_Y ; PIN_83   ; 26      ; On                   ; --               ;
+-------+----------+---------+----------------------+------------------+


+----------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                          ;
+------------------------------------------------------------------------------------------------+---------+
; Name                                                                                           ; Fan-Out ;
+------------------------------------------------------------------------------------------------+---------+
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[1]                                                                 ; 27      ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]                                                                 ; 27      ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[4]                                                                 ; 26      ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[3]                                                                 ; 26      ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[2]                                                                 ; 26      ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[9]                                                                 ; 25      ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[8]                                                                 ; 25      ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[7]                                                                 ; 25      ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[6]                                                                 ; 25      ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[5]                                                                 ; 25      ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[10]                                                                ; 24      ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[11]                                                                ; 23      ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[13]                                                                ; 22      ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[12]                                                                ; 22      ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[14]                                                                ; 21      ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[15]                                                                ; 20      ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[17]                                                                ; 18      ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[16]                                                                ; 18      ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[18]                                                                ; 17      ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[19]                                                                ; 16      ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[20]                                                                ; 15      ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[21]                                                                ; 14      ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[22]                                                                ; 13      ;
; INT_CLK_GEN:UC1|CLK_1HZ_CNT[23]                                                                ; 12      ;
; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[0]                                   ; 10      ;
; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[1]                                   ; 9       ;
; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[2]                                   ; 8       ;
; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[3]                                   ; 7       ;
; INT_CLK_GEN:UC1|CLK_1HZ_Z                                                                      ; 4       ;
; BCD7SEG:inst|lpm_mux0:inst19|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~39            ; 1       ;
; BCD7SEG:inst|lpm_mux0:inst25|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~79            ; 1       ;
; BCD7SEG:inst|lpm_mux0:inst20|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~152           ; 1       ;
; BCD7SEG:inst|lpm_mux0:inst14|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~120           ; 1       ;
; BCD7SEG:inst|lpm_mux0:inst9|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~40             ; 1       ;
; BCD7SEG:inst|lpm_mux0:inst4|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~75             ; 1       ;
; BCD7SEG:inst|lpm_mux0:inst|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~174             ; 1       ;
; INT_CLK_GEN:UC1|CLK_1HZ_BUF                                                                    ; 1       ;
; INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[7]~63 ; 1       ;
; INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[6]~59 ; 1       ;
+------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------+
; Interconnect Usage Summary                     ;
+----------------------------+-------------------+
; Interconnect Resource Type ; Usage             ;
+----------------------------+-------------------+
; Output enables             ; 0 / 6 ( 0 % )     ;
; PIA buffers                ; 55 / 288 ( 19 % ) ;
; PIAs                       ; 58 / 288 ( 20 % ) ;
+----------------------------+-------------------+


+----------------------------------------------------------------------------+
; LAB External Interconnect                                                  ;
+----------------------------------------------+-----------------------------+
; LAB External Interconnects  (Average = 7.25) ; Number of LABs  (Total = 4) ;
+----------------------------------------------+-----------------------------+
; 0 - 1                                        ; 4                           ;
; 2 - 3                                        ; 0                           ;
; 4 - 5                                        ; 2                           ;
; 6 - 7                                        ; 0                           ;
; 8 - 9                                        ; 0                           ;
; 10 - 11                                      ; 0                           ;
; 12 - 13                                      ; 0                           ;
; 14 - 15                                      ; 0                           ;
; 16 - 17                                      ; 0                           ;
; 18 - 19                                      ; 0                           ;
; 20 - 21                                      ; 0                           ;
; 22 - 23                                      ; 0                           ;
; 24 - 25                                      ; 1                           ;
; 26 - 27                                      ; 1                           ;
+----------------------------------------------+-----------------------------+


+----------------------------------------------------------------------+
; LAB Macrocells                                                       ;
+----------------------------------------+-----------------------------+
; Number of Macrocells  (Average = 4.88) ; Number of LABs  (Total = 4) ;
+----------------------------------------+-----------------------------+
; 0                                      ; 4                           ;
; 1                                      ; 0                           ;
; 2                                      ; 0                           ;
; 3                                      ; 1                           ;
; 4                                      ; 1                           ;
; 5                                      ; 0                           ;
; 6                                      ; 0                           ;
; 7                                      ; 0                           ;
; 8                                      ; 0                           ;
; 9                                      ; 0                           ;
; 10                                     ; 0                           ;
; 11                                     ; 0                           ;
; 12                                     ; 0                           ;
; 13                                     ; 0                           ;
; 14                                     ; 0                           ;
; 15                                     ; 0                           ;
; 16                                     ; 2                           ;
+----------------------------------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; LAB ; Logic Cell ; Input                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;  A  ; LC14       ; CLK_Y, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[4], INT_CLK_GEN:UC1|CLK_1HZ_CNT[1], INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2]                                                                                                 ; INT_CLK_GEN:UC1|CLK_1HZ_Z                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;  A  ; LC15       ; CLK_Y, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[4], INT_CLK_GEN:UC1|CLK_1HZ_CNT[1], INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[7]~63 ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[7]~63, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_BUF                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
;  A  ; LC16       ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[4], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[1], INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[23]                                                                                                        ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[23]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  A  ; LC13       ; CLK_Y, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[4], INT_CLK_GEN:UC1|CLK_1HZ_CNT[1], INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[6]~59 ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[6]~59, INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[7]~63, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_BUF                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
;  A  ; LC12       ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[4], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[1], INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[22]                                                                                                                                         ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[22]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  A  ; LC11       ; CLK_Y, INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[4], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[1], INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21]                                                                                                                                                                   ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[6]~59, INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[7]~63, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_BUF                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;  A  ; LC10       ; CLK_Y, INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[4], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[1], INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20]                                                                                                                                                                                                    ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[6]~59, INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[7]~63, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_BUF                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  A  ; LC8        ; CLK_Y, INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[4], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[1], INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19]                                                                                                                                                                                                                                     ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[6]~59, INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[7]~63, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_BUF                                                                                                                                                                                                                                                                                                                                                                         ;
;  A  ; LC9        ; CLK_Y, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[4], INT_CLK_GEN:UC1|CLK_1HZ_CNT[1], INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2]                                                                                                 ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[6]~59, INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[7]~63, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_BUF                                                                                                                                                                   ;
;  A  ; LC7        ; CLK_Y, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[4], INT_CLK_GEN:UC1|CLK_1HZ_CNT[1], INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2]                                                                                                 ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[6]~59, INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[7]~63, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_BUF                                                                 ;
;  A  ; LC1        ; CLK_Y, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[4], INT_CLK_GEN:UC1|CLK_1HZ_CNT[1], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]                                                                                                 ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[1], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[4], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[6]~59, INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[7]~63, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_BUF ;
;  A  ; LC2        ; CLK_Y, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[4], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[1], INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2]                                                                                                 ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[4], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[6]~59, INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[7]~63, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_BUF                                 ;
;  A  ; LC3        ; CLK_Y, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[4], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[1], INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2]                                                                                                 ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[4], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[6]~59, INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[7]~63, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_BUF                                 ;
;  A  ; LC6        ; CLK_Y, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[4], INT_CLK_GEN:UC1|CLK_1HZ_CNT[1], INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2]                                                                                                 ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[6]~59, INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[7]~63, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_BUF                                                                 ;
;  A  ; LC5        ; CLK_Y, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[4], INT_CLK_GEN:UC1|CLK_1HZ_CNT[1], INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2]                                                                                                 ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[6]~59, INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[7]~63, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_BUF                                                                 ;
;  A  ; LC4        ; CLK_Y, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[4], INT_CLK_GEN:UC1|CLK_1HZ_CNT[1], INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2]                                                                                                 ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[6]~59, INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[7]~63, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_BUF                                                                 ;
;  B  ; LC20       ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[2], lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[1], lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[0], INT_CLK_GEN:UC1|CLK_1HZ_Z                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; BCD7SEG:inst|lpm_mux0:inst|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~174, BCD7SEG:inst|lpm_mux0:inst4|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~75, BCD7SEG:inst|lpm_mux0:inst9|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~40, BCD7SEG:inst|lpm_mux0:inst14|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~120, BCD7SEG:inst|lpm_mux0:inst20|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~152, BCD7SEG:inst|lpm_mux0:inst25|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~79, BCD7SEG:inst|lpm_mux0:inst19|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~39                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;  B  ; LC17       ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[1], lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[0], INT_CLK_GEN:UC1|CLK_1HZ_Z                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[3], BCD7SEG:inst|lpm_mux0:inst|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~174, BCD7SEG:inst|lpm_mux0:inst4|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~75, BCD7SEG:inst|lpm_mux0:inst9|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~40, BCD7SEG:inst|lpm_mux0:inst14|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~120, BCD7SEG:inst|lpm_mux0:inst20|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~152, BCD7SEG:inst|lpm_mux0:inst25|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~79, BCD7SEG:inst|lpm_mux0:inst19|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~39                                                                                                                                                                                                                                                                                                                                                            ;
;  B  ; LC18       ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[0], INT_CLK_GEN:UC1|CLK_1HZ_Z                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[2], lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[3], BCD7SEG:inst|lpm_mux0:inst|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~174, BCD7SEG:inst|lpm_mux0:inst4|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~75, BCD7SEG:inst|lpm_mux0:inst9|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~40, BCD7SEG:inst|lpm_mux0:inst14|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~120, BCD7SEG:inst|lpm_mux0:inst20|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~152, BCD7SEG:inst|lpm_mux0:inst25|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~79, BCD7SEG:inst|lpm_mux0:inst19|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~39                                                                                                                                                                                                                                                                                              ;
;  B  ; LC19       ; INT_CLK_GEN:UC1|CLK_1HZ_Z                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[1], lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[2], lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[3], BCD7SEG:inst|lpm_mux0:inst|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~174, BCD7SEG:inst|lpm_mux0:inst4|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~75, BCD7SEG:inst|lpm_mux0:inst9|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~40, BCD7SEG:inst|lpm_mux0:inst14|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~120, BCD7SEG:inst|lpm_mux0:inst20|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~152, BCD7SEG:inst|lpm_mux0:inst25|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~79, BCD7SEG:inst|lpm_mux0:inst19|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~39                                                                                                                                                                                                                                ;
;  B  ; LC32       ; CLK_Y, INT_CLK_GEN:UC1|CLK_1HZ_BUF                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[0], lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[1], lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[2], lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
;  B  ; LC21       ; CLK_Y, INT_CLK_GEN:UC1|CLK_1HZ_CNT[1], INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[1], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[4], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[6]~59, INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[7]~63, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_BUF ;
;  B  ; LC23       ; CLK_Y, INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[4], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[1], INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[6]~59, INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[7]~63, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_BUF                                                                 ;
;  B  ; LC24       ; CLK_Y, INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[4], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[1], INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[6]~59, INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[7]~63, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_BUF                                                                                                 ;
;  B  ; LC25       ; CLK_Y, INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[4], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[1], INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[6]~59, INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[7]~63, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_BUF                                                                                                                                  ;
;  B  ; LC26       ; CLK_Y, INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[4], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[1], INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13]                                                                                                                                                                                                                                                                                                                                                                                                                                           ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[6]~59, INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[7]~63, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_BUF                                                                                                                                                                   ;
;  B  ; LC27       ; CLK_Y, INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[4], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[1], INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14]                                                                                                                                                                                                                                                                                                                                                                                                          ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[6]~59, INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[7]~63, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_BUF                                                                                                                                                                                                    ;
;  B  ; LC28       ; CLK_Y, INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[4], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[1], INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15]                                                                                                                                                                                                                                                                                                                                                                         ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[6]~59, INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[7]~63, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_BUF                                                                                                                                                                                                                                     ;
;  B  ; LC29       ; CLK_Y, INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[4], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[1], INT_CLK_GEN:UC1|CLK_1HZ_CNT[0]                                                                                                                                                                                                                                                                                                                                                                         ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[6]~59, INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[7]~63, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_BUF                                                                                                                                                                                                                                                                                                       ;
;  B  ; LC30       ; CLK_Y, INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[4], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[1], INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17]                                                                                                                                                                                                                                                                                                       ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[6]~59, INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[7]~63, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_BUF                                                                                                                                                                                                                                                                                                       ;
;  B  ; LC31       ; CLK_Y, INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[4], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[1], INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18]                                                                                                                                                                                                                                                                      ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[6]~59, INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[7]~63, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_BUF                                                                                                                                                                                                                                                                                                                                        ;
;  B  ; LC22       ; CLK_Y, INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[1], INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; INT_CLK_GEN:UC1|CLK_1HZ_CNT[0], INT_CLK_GEN:UC1|CLK_1HZ_CNT[2], INT_CLK_GEN:UC1|CLK_1HZ_CNT[3], INT_CLK_GEN:UC1|CLK_1HZ_CNT[4], INT_CLK_GEN:UC1|CLK_1HZ_CNT[5], INT_CLK_GEN:UC1|CLK_1HZ_CNT[6], INT_CLK_GEN:UC1|CLK_1HZ_CNT[7], INT_CLK_GEN:UC1|CLK_1HZ_CNT[8], INT_CLK_GEN:UC1|CLK_1HZ_CNT[9], INT_CLK_GEN:UC1|CLK_1HZ_CNT[10], INT_CLK_GEN:UC1|CLK_1HZ_CNT[11], INT_CLK_GEN:UC1|CLK_1HZ_CNT[12], INT_CLK_GEN:UC1|CLK_1HZ_CNT[13], INT_CLK_GEN:UC1|CLK_1HZ_CNT[14], INT_CLK_GEN:UC1|CLK_1HZ_CNT[15], INT_CLK_GEN:UC1|CLK_1HZ_CNT[16], INT_CLK_GEN:UC1|CLK_1HZ_CNT[17], INT_CLK_GEN:UC1|CLK_1HZ_CNT[18], INT_CLK_GEN:UC1|CLK_1HZ_CNT[19], INT_CLK_GEN:UC1|CLK_1HZ_CNT[20], INT_CLK_GEN:UC1|CLK_1HZ_CNT[21], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[6]~59, INT_CLK_GEN:UC1|CLK_1HZ_CNT[22], INT_CLK_GEN:UC1|lpm_add_sub:add_rtl_0|addcore:adder[2]|a_csnbuffer:result_node|sout_node[7]~63, INT_CLK_GEN:UC1|CLK_1HZ_CNT[23], INT_CLK_GEN:UC1|CLK_1HZ_BUF                                 ;
;  F  ; LC91       ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[1], lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[3], lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[2], lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; SEGA_Z                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
;  F  ; LC93       ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[3], lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[1], lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[2], lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; SEGB_Z                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
;  F  ; LC94       ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[1], lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[3], lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[0], lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; SEGC_Z                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
;  G  ; LC97       ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[3], lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[2], lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[0], lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; SEGD_Z                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
;  G  ; LC101      ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[3], lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[2], lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[0], lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; SEGF_Z                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
;  G  ; LC104      ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[3], lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[2], lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[1], lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; SEGG_Z                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
;  G  ; LC99       ; lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[3], lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[1], lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[2], lpm_counter0:inst1|lpm_counter:lpm_counter_component|dffs[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; SEGE_Z                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 5.1 Build 176 10/26/2005 SJ Full Version
    Info: Processing started: Wed Jan 17 13:41:07 2007
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off designtemplate -c designtemplate
Info: Selected device EPM7128SLC84-7 for design "designtemplate"
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Processing ended: Wed Jan 17 13:41:08 2007
    Info: Elapsed time: 00:00:01


