<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:40:36.4036</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.11.17</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-7018320</applicationNumber><claimCount>24</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>단일-디바이스 시냅스 엘리멘트에 대한 바이어스 기법</inventionTitle><inventionTitleEng>BIAS SCHEME FOR SINGLE-DEVICE SYNAPTIC ELEMENT</inventionTitleEng><openDate>2023.06.30</openDate><openNumber>10-2023-0097140</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2023.05.30</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2023.05.30</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/049</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/08</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2017.01.01)</ipcDate><ipcNumber>G06F 7/544</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 뉴로모픽 시냅스 어레이는 시냅스 어레이 셀들이 어레이의 행들과 열들에 할당되도록 회로(circuitry)에 의해 연결되는 복수의 시냅스 어레이 셀들(a plurality of synaptic array cells) - 상기 시냅스 어레이 셀들은 각각 단일 극성 시냅스 가중치(a single polarity synapse weight)를 가지며, 상기 행들은 각각 상기 시냅스 어레이 셀들의 각 입력단들에 연결되고, 상기 열들은 각각 상기 시냅스 어레이 셀들의 각 출력단들에 연결되며, 상기 시냅스 어레이 셀들은 연산 열 어레이들(operation column arrays)로 정의되는 상기 어레이의 열에 정렬됨 -; 및 전류 미러들의 어레이(an array of current mirrors) - 각각의 전류 미러는 N:1의 미러 비율을 나타내며, 여기서 N은, 모든 상기 전류 미러들에 대응하는 가중치들이 학습 단계 동안 업데이트되는 모든 상기 시냅스 어레이 셀들의 평균 가중치들로 설정되도록 상기 각 행들에 각각 연결된, 상기 시냅스 어레이 셀들의 열들의 수임 -를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2022.06.16</internationOpenDate><internationOpenNumber>WO2022121644</internationOpenNumber><internationalApplicationDate>2021.11.17</internationalApplicationDate><internationalApplicationNumber>PCT/CN2021/131210</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 뉴로모픽 시냅스 어레이(a neuromorphic synapse array)에 있어서, 상기 어레이는:시냅스 어레이 셀들이 어레이의 행들과 열들에 할당되도록 회로(circuitry)에 의해 연결되는 복수의 시냅스 어레이 셀들(a plurality of synaptic array cells) - 상기 시냅스 어레이 셀들은 각각 단일 극성 시냅스 가중치(a single polarity synapse weight)를 가지며, 상기 행들은 각각 상기 시냅스 어레이 셀들의 각 입력단들에 연결되고, 상기 열들은 각각 상기 시냅스 어레이 셀들의 각 출력단들에 연결되며, 상기 시냅스 어레이 셀들은 연산 열 어레이들(operation column arrays)로 정의되는 상기 어레이의 열에 정렬됨 -; 및전류 미러들의 어레이(an array of current mirrors) - 각각의 전류 미러는 N:1의 미러 비율을 나타내며, 여기서 N은, 모든 상기 전류 미러들에 대응하는 가중치들이 학습 단계 동안 업데이트되는 모든 상기 시냅스 어레이 셀들의 평균 가중치들로 설정되도록 상기 각 행들에 각각 연결된, 상기 시냅스 어레이 셀들의 열들의 수임 - 를 포함하는뉴로모픽 시냅스 어레이. </claim></claimInfo><claimInfo><claim>2. 제 1항에 있어서, 상기 복수의 시냅스 어레이 셀들의 적어도 일부는 저항성 메모리(a resistive memory)를 포함하는뉴로모픽 시냅스 어레이. </claim></claimInfo><claimInfo><claim>3. 제 2항에 있어서, 상기 복수의 시냅스 어레이 셀들의 적어도 일부는 전류 적분기(a current integrator)를 포함하는뉴로모픽 시냅스 어레이. </claim></claimInfo><claimInfo><claim>4. 제 3항에 있어서, 상기 전류 미러들의 어레이는 상기 어레이의 하나 또는 그 이상의 행들에 대해 상이한 전류 미러 구성들(different current mirror configurations)을 포함하는뉴로모픽 시냅스 어레이. </claim></claimInfo><claimInfo><claim>5. 제 4항에 있어서, 하나의 전류 미러 구성은 2개의 n-형 전계 효과 트랜지스터들(NFETs)을 포함하는뉴로모픽 시냅스 어레이. </claim></claimInfo><claimInfo><claim>6. 제 4항에 있어서, 하나의 전류 미러 구성은 2개의 p-형 전계 효과 트랜지스터들(PFETs) 및 단일 NFET를 포함하는뉴로모픽 시냅스 어레이. </claim></claimInfo><claimInfo><claim>7. 제 4항에 있어서, 하나의 전류 미러 구성은 2개의 NFET들 및 단일 연산 증폭기(operational amplifier: op-amp)를 포함하는뉴로모픽 시냅스 어레이. </claim></claimInfo><claimInfo><claim>8. 제 4항에 있어서, 하나의 전류 미러 구성은 2개의 PFET들, 단일 NFET 및 2개의 연산 증폭기들을 포함하는뉴로모픽 시냅스 어레이. </claim></claimInfo><claimInfo><claim>9. 제 3항에 있어서, 상기 전류 적분기는 상기 어레이의 하나 또는 그 이상의 행들에 대해 상이한 구성들을 포함하는뉴로모픽 시냅스 어레이. </claim></claimInfo><claimInfo><claim>10. 제 9항에 있어서, 하나의 전류 적분기 구성은 2개의 PFET들, 단일 NFET 및 적분 커패시터(an integration capacitor)를 포함하는뉴로모픽 시냅스 어레이. </claim></claimInfo><claimInfo><claim>11. 제 10항에 있어서, 상기 적분 커패시터는 수집된 미러링된 전류들(collected mirrored currents)을 수신하고(receive), 상기 수집된 미러링된 전류들을 복사하며(copy), 그리고 상기 수집된 미러링된 전류들을 방전하는(discharge)뉴로모픽 시냅스 어레이. </claim></claimInfo><claimInfo><claim>12. 제 9항에 있어서, 하나의 전류 적분기 구성은 2개의 PFET들, 단일 NFET, 연산 증폭기 및 적분 커패시터를 포함하는뉴로모픽 시냅스 어레이. </claim></claimInfo><claimInfo><claim>13. 제 12항에 있어서, 상기 적분 커패시터는 수집된 미러링된 전류들을 수신하고, 상기 수집된 미러링된 전류들을 복사하며, 그리고 상기 수집된 미러링된 전류들을 방전하는뉴로모픽 시냅스 어레이. </claim></claimInfo><claimInfo><claim>14. 제 1항에 있어서, 상기 뉴로모픽 시냅스 어레이는 인공 신경망 가속기 칩(an artificial neural network accelerator chip)에서 곱셈-누적(multiply-accumulate: MAC) 연산들을 가속화하는(accelerate)뉴로모픽 시냅스 어레이. </claim></claimInfo><claimInfo><claim>15. 컴퓨터-구현 방법에 있어서, 상기 방법은:시냅스 어레이 셀들이 어레이의 행들과 열들에 할당되도록 복수의 시냅스 어레이 셀들(a plurality of synaptic array cells)을, 회로(circuitry)에 의해, 연결하는 단계 - 상기 시냅스 어레이 셀들은 각각 단일 극성 시냅스 가중치(a single polarity synapse weight)를 가지며, 상기 행들은 각각 상기 시냅스 어레이 셀들의 각 입력단들에 연결되고, 상기 열들은 각각 상기 시냅스 어레이 셀들의 각 출력단들에 연결되며, 상기 시냅스 어레이 셀들은 연산 열 어레이들(operation column arrays)로 정의되는 상기 어레이의 열에 정렬됨 -; 및전류 미러들의 어레이를 상기 어레이에 연결하는 단계 - 각각의 전류 미러는 N:1의 미러 비율을 나타내며, 여기서 N은, 모든 상기 전류 미러들에 대응하는 가중치들이 학습 단계 동안 업데이트되는 모든 상기 시냅스 어레이 셀들의 평균 가중치들로 설정되도록 상기 각 행들에 각각 연결된, 상기 시냅스 어레이 셀들의 열들의 수임 - 를 포함하는 컴퓨터-구현 방법.</claim></claimInfo><claimInfo><claim>16. 제 15항에 있어서, 상기 복수의 시냅스 어레이 셀들의 적어도 일부는 저항성 메모리를 포함하는컴퓨터-구현 방법. </claim></claimInfo><claimInfo><claim>17. 제 16항에 있어서, 상기 복수의 시냅스 어레이 셀들의 적어도 일부는 전류 적분기를 포함하는컴퓨터-구현 방법. </claim></claimInfo><claimInfo><claim>18. 제 17항에 있어서, 상기 전류 미러들의 어레이는 상기 어레이의 하나 또는 그 이상의 행들에 대해 상이한 전류 구성들을 포함하는컴퓨터-구현 방법. </claim></claimInfo><claimInfo><claim>19. 제 18항에 있어서, 하나의 전류 미러 구성은 2개의 p-형 전계 효과 트랜지스터들(PFETs) 및 단일 NFET를 포함하는컴퓨터-구현 방법. </claim></claimInfo><claimInfo><claim>20. 제 18항에 있어서, 하나의 전류 미러 구성은 2개의 NFET들 및 단일 연산 증폭기(op-amp)를 포함하는컴퓨터-구현 방법. </claim></claimInfo><claimInfo><claim>21. 제 18항에 있어서, 하나의 전류 미러 구성은 2개의 PFET들, 단일 NFET 및 2개의 연산 증폭기들을 포함하는컴퓨터-구현 방법. </claim></claimInfo><claimInfo><claim>22. 뉴로모픽 시냅스 어레이(a neuromorphic synapse array)에 있어서, 상기 어레이는:시냅스 어레이 셀들이 어레이의 행들과 열들에 할당되도록 회로(circuitry)에 의해 연결되는 복수의 시냅스 어레이 셀들(a plurality of synaptic array cells) - 상기 시냅스 어레이 셀들은 각각 단일 극성 시냅스 가중치(a single polarity synapse weight)를 가지며, 상기 행들은 각각 상기 시냅스 어레이 셀들의 각 입력단들에 연결되고, 상기 열들은 각각 상기 시냅스 어레이 셀들의 각 출력단들에 연결되며, 상기 시냅스 어레이 셀들은 연산 열 어레이들(operation column arrays)로 정의되는 상기 어레이의 열에 정렬됨 -; 전류 미러들의 어레이(an array of current mirrors) - 각각의 전류 미러는 N:1의 미러 비율을 나타내며, 여기서 N은, 모든 상기 전류 미러들에 대응하는 가중치들이 학습 단계 동안 업데이트되는 모든 상기 시냅스 어레이 셀들의 평균 가중치들로 설정되도록 상기 각 행들에 각각 연결된, 상기 시냅스 어레이 셀들의 열들의 수임 -; 및전류 적분기의 어레이들(an array of current integrators) - 각각의 전류 적분기는 상기 어레이의 각 열에 연결되고, 각 전류 적분기는 수집된 미러링된 전류들을 수신하고, 상기 수집된 미러링된 전류들을 복사하며, 상기 수집된 미러링된 전류들을 방전하기 위한 적분 커패시터를 포함함 - 를 포함하는뉴로모픽 시냅스 어레이.</claim></claimInfo><claimInfo><claim>23. 컴퓨터-구현 방법에 있어서, 상기 방법은:시냅스 어레이 셀들이 어레이의 행들과 열들에 할당되도록 복수의 시냅스 어레이 셀들(a plurality of synaptic array cells)을, 회로(circuitry)에 의해, 연결하는 단계 - 상기 시냅스 어레이 셀들은 각각 단일 극성 시냅스 가중치(a single polarity synapse weight)를 가지며, 상기 행들은 각각 상기 시냅스 어레이 셀들의 각 입력단들에 연결되고, 상기 열들은 각각 상기 시냅스 어레이 셀들의 각 출력단들에 연결되며, 상기 시냅스 어레이 셀들은 연산 열 어레이들(operation column arrays)로 정의되는 상기 어레이의 열에 정렬됨 -; 전류 미러들의 어레이(an array of current mirrors)를 상기 어레이에 연결하는 단계 - 각각의 전류 미러는 N:1의 미러 비율을 나타내며, 여기서 N은, 모든 상기 전류 미러들에 대응하는 가중치들이 학습 단계 동안 업데이트되는 모든 상기 시냅스 어레이 셀들의 평균 가중치들로 설정되도록 상기 각 행들에 각각 연결된, 상기 시냅스 어레이 셀들의 열들의 수임 -; 및전류 적분기의 어레이들(an array of current integrators)를 상기 어레이에 연결하는 단계 - 각각의 전류 적분기는 상기 어레이의 각 열에 연결되고, 각 전류 적분기는 수집된 미러링된 전류들을 수신하고, 상기 수집된 미러링된 전류들을 복사하며, 상기 수집된 미러링된 전류들을 방전하기 위한 적분 커패시터를 포함함 - 를 포함하는컴퓨터-구현 방법.</claim></claimInfo><claimInfo><claim>24. 뉴로모픽 시냅스 어레이에 있어서, 상기 어레이는:시냅스 어레이 셀들이 상기 어레이의 행들과 열들에 할당되도록 전기적으로 연결된 복수의 시냅스 어레이 셀들(a plurality of synaptic array cells) - 상기 시냅스 어레이 셀들은 각각 단일 극성 시냅스 가중치(a single polarity synapse weight)를 가짐 -;전류 미러들의 어레이(an array of current mirrors) - 각각의 전류 미러는 N:1의 미러 비율을 나타내며, 여기서 N은, 모든 상기 전류 미러들에 대응하는 가중치들이 학습 단계 동안 업데이트되는 모든 상기 시냅스 어레이 셀들의 평균 가중치들로 설정되도록 상기 각 행들에 각각 연결된, 상기 시냅스 어레이 셀들의 열들의 수임 -; 및전류 적분기의 어레이들(an array of current integrators) - 각각의 전류 적분기는 상기 어레이의 각 열에 연결되고, 각 전류 적분기는 인공 신경망 가속기 칩(an artificial neural network accelerator chip)에서 곱셈-누적(multiply-accumulate: MAC) 연산들을 가속화하기 위해(accelerate) 수집된 미러링된 전류들을 수신하고, 상기 수집된 미러링된 전류들을 복사하며, 상기 수집된 미러링된 전류들을 방전하기 위한 적분 커패시터를 포함함 -를 포함하는뉴로모픽 시냅스 어레이.</claim></claimInfo><claimInfo><claim>25. 제 24항에 있어서, 상기 전류 미러들의 어레이는 상기 어레이의 하나 또는 그 이상의 행들에 대해 상이한 전류 미러 구성들을 포함하는뉴로모픽 스냅스 어레이. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 ***** 뉴욕주 아몬크 뉴오차드 로드</address><code>519980586528</code><country>미국</country><engName>INTERNATIONAL BUSINESS MACHINES CORPORATION.</engName><name>인터내셔널 비지네스 머신즈 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 가와사키 ***-****, 사이...</address><code> </code><country> </country><engName>ISHII, Masatoshi</engName><name>이시이, 마사토시</name></inventorInfo><inventorInfo><address>일본 교토 ***-****, 카라수마-니...</address><code> </code><country> </country><engName>YASUDA, Takeo</engName><name>야스다, 타케오</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2020.12.09</priorityApplicationDate><priorityApplicationNumber>17/115,895</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2023.05.30</receiptDate><receiptNumber>1-1-2023-0597728-41</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2023.06.02</receiptDate><receiptNumber>1-5-2023-0088429-93</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2024.10.18</receiptDate><receiptNumber>9-5-2024-0884493-42</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.11.12</receiptDate><receiptNumber>1-1-2024-1245105-75</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2024.11.12</receiptDate><receiptNumber>1-1-2024-1245115-21</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Appointment of Agent] Report on Agent (Representative)</documentEngName><documentName>[대리인선임]대리인(대표자)에 관한 신고서</documentName><receiptDate>2025.01.02</receiptDate><receiptNumber>1-1-2025-0005329-33</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for final refusal</documentEngName><documentName>최후의견제출통지서</documentName><receiptDate>2025.03.25</receiptDate><receiptNumber>9-5-2025-0296330-73</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Reference] Written Submission of Information</documentEngName><documentName>[참고자료]정보제출서</documentName><receiptDate>2025.05.07</receiptDate><receiptNumber>1-1-2025-0506575-10</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.05.07</receiptDate><receiptNumber>1-1-2025-0506574-75</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.05.07</receiptDate><receiptNumber>1-1-2025-0506573-29</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020237018320.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93bbda06d9c3edff2f5667a7a7a79028ad92cd9b5506ebfe21b7ba9892181b97fa3b2de20ba3816d155bfb8946855a7e721760c0113a1b92c8</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf31c64b0c087b500caddad11bfe12604988d73a6a04e8920f63c72dd4e25e5b6c0a70a36096c5871033933cc2ccd4bea34fb3ee082b16da9c</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>