<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:14:53.1453</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.03.20</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7034473</applicationNumber><claimCount>7</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치, 기억 장치, 및 전자 기기</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE, MEMORY DEVICE, AND ELECTRONIC DEVICE</inventionTitleEng><openDate>2024.11.25</openDate><openNumber>10-2024-0165976</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.10.16</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/70</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/83</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 기록 밀도가 높은 반도체 장치를 적용한다. 제 1 트랜지스터, 제 2 트랜지스터, 제 1 도전체, 제 2 도전체, 및 제 1 절연체 내지 제 3 절연체를 가진다. 제 1 트랜지스터에서 반도체층은 제 1 절연체 위쪽에 위치하고, 소스 및 드레인은 반도체층 위 및 제 1 절연체 위에 위치하고, 게이트는 반도체층 위쪽에 위치한다. 제 2 절연체는 제 1 절연체 위쪽에 위치하고, 제 1 트랜지스터의 소스 및 드레인과 중첩되지 않는 영역에, 제 1 절연체를 밑면으로 하고 내부에 제 1 도전체를 포함하는 개구를 가진다. 제 3 절연체는 제 2 절연체 위 및 제 1 도전체 위에 위치하고, 제 1 트랜지스터의 게이트를 밑면으로 하고 내부에 제 2 도전체를 포함하는 개구를 가진다. 제 2 트랜지스터에서 반도체층은 제 3 절연체 위에서 제 1 도전체와 중첩되는 영역에 위치하고, 소스 및 드레인은 반도체층 위 및 제 3 절연체 위에 위치한다. 특히 소스 및 드레인 중 한쪽은 제 2 도전체 위에도 위치한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.10.05</internationOpenDate><internationOpenNumber>WO2023187544</internationOpenNumber><internationalApplicationDate>2023.03.20</internationalApplicationDate><internationalApplicationNumber>PCT/IB2023/052692</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,제 1 층과 제 1 절연체를 가지고,상기 제 1 층은 상기 제 1 절연체의 상면에 위치하고,상기 제 1 층은 제 1 트랜지스터와, 제 2 트랜지스터와, 제 1 도전체와, 제 2 도전체와, 제 2 절연체와, 제 3 절연체를 가지고,상기 제 1 트랜지스터 및 상기 제 2 트랜지스터 각각은 소스 전극과, 드레인 전극과, 게이트 전극과, 산화물 반도체를 가지고,상기 제 1 트랜지스터의 상기 산화물 반도체는 상기 제 1 절연체 위쪽에 위치하고,상기 제 1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 각각은 상기 제 1 트랜지스터의 상기 산화물 반도체의 상면 및 측면과 상기 제 1 절연체의 상면에 위치하고,상기 제 1 트랜지스터의 상기 게이트 전극은 상기 제 1 트랜지스터의 상기 산화물 반도체와 중첩되는 영역에 위치하고,상기 제 2 절연체는 상기 제 1 절연체 위쪽과 상기 제 1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 각각 위쪽에 위치하고,상기 제 2 절연체는 상기 제 1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 각각과 중첩되지 않는 영역에 상기 제 1 절연체에 도달하는 제 1 개구를 가지고,상기 제 1 도전체는 상기 제 1 개구의 내부에 위치하고,상기 제 3 절연체는 상기 제 2 절연체의 상면과, 상기 제 1 도전체의 상면과, 상기 제 1 트랜지스터의 상기 게이트 전극의 상면에 위치하고,상기 제 3 절연체는 상기 제 1 트랜지스터의 상기 게이트 전극 위쪽의 영역에 상기 제 1 트랜지스터의 상기 게이트 전극에 도달하는 제 2 개구를 가지고,상기 제 2 도전체는 상기 제 2 개구의 내부에 위치하고,상기 제 2 트랜지스터의 상기 산화물 반도체는 상기 제 3 절연체 위쪽에서 상기 제 1 도전체와 중첩되는 영역에 위치하고,상기 제 2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 한쪽은 상기 제 2 트랜지스터의 상기 산화물 반도체의 상면 및 측면과 상기 제 3 절연체의 상면에 위치하고,상기 제 2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽은 상기 제 2 트랜지스터의 상기 산화물 반도체의 상면 및 측면과, 상기 제 3 절연체의 상면과, 상기 제 2 도전체의 상면에 위치하고,상기 제 2 트랜지스터의 상기 게이트 전극은 상기 제 2 트랜지스터의 상기 산화물 반도체와 중첩되는 영역에 위치하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 1 층은 제 4 절연체와, 제 5 절연체와, 제 3 도전체를 가지고,상기 제 4 절연체는 상기 제 3 절연체 위쪽과 상기 제 2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 각각 위쪽에 위치하고,상기 제 4 절연체는 상기 제 2 트랜지스터의 상기 산화물 반도체와 중첩되지 않는 영역에 상기 제 2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽에 도달하는 제 3 개구를 가지고,상기 제 5 절연체는 상기 제 3 개구에서의 상기 제 2 도전체의 상면과 상기 제 3 개구에서의 상기 제 3 절연체의 측면에 위치하고,상기 제 3 도전체는 상기 제 5 절연체의 상면에 위치하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 2 항에 있어서,상기 제 1 트랜지스터의 상기 게이트 전극과 상기 제 1 도전체는 서로 동일한 도전성 재료를 포함하고,상기 제 2 트랜지스터의 상기 게이트 전극과 상기 제 3 도전체는 서로 동일한 도전성 재료를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 3 항에 있어서,제 2 층과 제 6 절연체를 가지고,상기 제 2 층은 상기 제 6 절연체의 상면에 위치하고,상기 제 2 층은 제 3 트랜지스터를 가지고,상기 제 3 트랜지스터는 산화물 반도체를 가지고,상기 제 6 절연체는 상기 제 4 절연체의 상면과, 상기 제 5 절연체의 상면과, 상기 제 3 도전체의 상면과, 상기 제 2 트랜지스터의 게이트 전극의 상면에 위치하고,상기 제 3 트랜지스터의 산화물 반도체는 상기 제 6 절연체 위쪽에서 상기 제 3 도전체와 중첩되는 영역에 위치하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 4 항에 있어서,상기 제 1 트랜지스터의 상기 산화물 반도체, 상기 제 2 트랜지스터의 상기 산화물 반도체, 및 상기 제 3 트랜지스터의 상기 산화물 반도체 각각은 인듐, 아연, 및 원소 M 중에서 선택되는 하나 또는 복수를 포함하고,상기 원소 M은 갈륨, 알루미늄, 실리콘, 붕소, 이트륨, 주석, 구리, 바나듐, 베릴륨, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 코발트, 및 마그네슘 중에서 선택된 하나 또는 복수인, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 기억 장치로서,제 1 항 내지 제 5 항 중 어느 한 항에 기재된 반도체 장치와, 구동 회로를 가지고,상기 제 1 층은 상기 구동 회로 위쪽에 위치하는, 기억 장치.</claim></claimInfo><claimInfo><claim>7. 전자 기기로서,제 6 항에 기재된 기억 장치와, 하우징을 가지는, 전자 기기.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>KIMURA, Hajime</engName><name>키무라 하지메</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>YAMAZAKI, Shunpei</engName><name>야마자키 슌페이</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 개포로**길 *-*, 만성빌딩 (개포동)(만성국제특허법률사무소)</address><code>919980005969</code><country>대한민국</country><engName>HWANG, Euy Man</engName><name>황의만</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.03.31</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-059018</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.10.16</receiptDate><receiptNumber>1-1-2024-1123230-46</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.11.01</receiptDate><receiptNumber>1-5-2024-0176663-92</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247034473.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=348aaf18c46825cf02d6c2de1c78338ef6a3b06d1bf821bbd6af31b64aeb89fb0469e9bc229e232191e9f0eeba44f583cc9d4e348df0225e68e4da29c6d12c5c0a444a3bb64caba6</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfa18cd0e6fcb1c762709f986f7d25fb3fddb9641f85b24be04a9ef4dddd96993081804f046d04429b33e03b5fec868213604871fb655befee</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>