TimeQuest Timing Analyzer report for lab06
Fri Mar 11 20:56:36 2016
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk50MHz'
 13. Slow 1200mV 85C Model Setup: 'clk_div:P_CLK|tmp'
 14. Slow 1200mV 85C Model Hold: 'clk50MHz'
 15. Slow 1200mV 85C Model Hold: 'clk_div:P_CLK|tmp'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk50MHz'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:P_CLK|tmp'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'clk50MHz'
 32. Slow 1200mV 0C Model Setup: 'clk_div:P_CLK|tmp'
 33. Slow 1200mV 0C Model Hold: 'clk50MHz'
 34. Slow 1200mV 0C Model Hold: 'clk_div:P_CLK|tmp'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'clk50MHz'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:P_CLK|tmp'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Slow 1200mV 0C Model Metastability Report
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'clk50MHz'
 50. Fast 1200mV 0C Model Setup: 'clk_div:P_CLK|tmp'
 51. Fast 1200mV 0C Model Hold: 'clk50MHz'
 52. Fast 1200mV 0C Model Hold: 'clk_div:P_CLK|tmp'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'clk50MHz'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:P_CLK|tmp'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Fast 1200mV 0C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Propagation Delay
 68. Minimum Propagation Delay
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Slow Corner Signal Integrity Metrics
 72. Fast Corner Signal Integrity Metrics
 73. Setup Transfers
 74. Hold Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; lab06                                              ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; Clock Name        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; clk50MHz          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50MHz }          ;
; clk_div:P_CLK|tmp ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:P_CLK|tmp } ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                      ;
+------------+-----------------+-------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name        ; Note ;
+------------+-----------------+-------------------+------+
; 183.76 MHz ; 183.76 MHz      ; clk50MHz          ;      ;
; 342.7 MHz  ; 342.7 MHz       ; clk_div:P_CLK|tmp ;      ;
+------------+-----------------+-------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------+
; Slow 1200mV 85C Model Setup Summary        ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; clk50MHz          ; -4.442 ; -117.412      ;
; clk_div:P_CLK|tmp ; -1.918 ; -30.273       ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 85C Model Hold Summary        ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; clk50MHz          ; 0.186 ; 0.000         ;
; clk_div:P_CLK|tmp ; 0.359 ; 0.000         ;
+-------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------+--------+----------------------+
; Clock             ; Slack  ; End Point TNS        ;
+-------------------+--------+----------------------+
; clk50MHz          ; -3.000 ; -36.000              ;
; clk_div:P_CLK|tmp ; -1.000 ; -42.000              ;
+-------------------+--------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk50MHz'                                                                                              ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -4.442 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 5.375      ;
; -4.326 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 5.259      ;
; -4.320 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 5.253      ;
; -4.283 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 5.216      ;
; -4.279 ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 5.212      ;
; -4.253 ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.063     ; 5.185      ;
; -4.231 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.425     ; 4.801      ;
; -4.215 ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.063     ; 5.147      ;
; -4.210 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 5.143      ;
; -4.204 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 5.137      ;
; -4.201 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 5.134      ;
; -4.167 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 5.100      ;
; -4.163 ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 5.096      ;
; -4.161 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 5.094      ;
; -4.157 ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 5.090      ;
; -4.150 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 5.083      ;
; -4.141 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 5.074      ;
; -4.137 ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.063     ; 5.069      ;
; -4.131 ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.063     ; 5.063      ;
; -4.126 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 5.059      ;
; -4.115 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.425     ; 4.685      ;
; -4.109 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.425     ; 4.679      ;
; -4.099 ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.063     ; 5.031      ;
; -4.094 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 5.027      ;
; -4.093 ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.063     ; 5.025      ;
; -4.089 ; clk_div:P_CLK|counter[17] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 5.022      ;
; -4.088 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 5.021      ;
; -4.087 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.287      ; 5.369      ;
; -4.085 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 5.018      ;
; -4.079 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 5.012      ;
; -4.069 ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 5.002      ;
; -4.051 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.984      ;
; -4.047 ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.980      ;
; -4.045 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.978      ;
; -4.045 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.978      ;
; -4.041 ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.974      ;
; -4.034 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.967      ;
; -4.028 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.961      ;
; -4.025 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.958      ;
; -4.021 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.063     ; 4.953      ;
; -4.021 ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.063     ; 4.953      ;
; -4.019 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.952      ;
; -4.015 ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.063     ; 4.947      ;
; -4.010 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.943      ;
; -4.004 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.937      ;
; -3.999 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.425     ; 4.569      ;
; -3.993 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.425     ; 4.563      ;
; -3.983 ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.063     ; 4.915      ;
; -3.978 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[22] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.911      ;
; -3.977 ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.063     ; 4.909      ;
; -3.973 ; clk_div:P_CLK|counter[17] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.906      ;
; -3.972 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[23] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.905      ;
; -3.969 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.902      ;
; -3.967 ; clk_div:P_CLK|counter[17] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.900      ;
; -3.964 ; clk_div:P_CLK|counter[6]  ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.063     ; 4.896      ;
; -3.963 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.896      ;
; -3.960 ; clk_div:P_CLK|counter[3]  ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.063     ; 4.892      ;
; -3.953 ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.886      ;
; -3.953 ; clk_div:P_CLK|counter[12] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.063     ; 4.885      ;
; -3.947 ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.880      ;
; -3.940 ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.873      ;
; -3.936 ; clk_div:P_CLK|counter[19] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.869      ;
; -3.935 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.868      ;
; -3.931 ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.864      ;
; -3.929 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.862      ;
; -3.929 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.862      ;
; -3.928 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.287      ; 5.210      ;
; -3.925 ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.858      ;
; -3.924 ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.287      ; 5.206      ;
; -3.923 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.856      ;
; -3.918 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.851      ;
; -3.912 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.845      ;
; -3.909 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.842      ;
; -3.905 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.063     ; 4.837      ;
; -3.905 ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.063     ; 4.837      ;
; -3.904 ; clk_div:P_CLK|counter[0]  ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.063     ; 4.836      ;
; -3.903 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.836      ;
; -3.899 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.063     ; 4.831      ;
; -3.899 ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.063     ; 4.831      ;
; -3.898 ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.286      ; 5.179      ;
; -3.894 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.827      ;
; -3.888 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.821      ;
; -3.883 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.425     ; 4.453      ;
; -3.880 ; clk_div:P_CLK|counter[11] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.063     ; 4.812      ;
; -3.880 ; clk_div:P_CLK|counter[8]  ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.063     ; 4.812      ;
; -3.877 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.425     ; 4.447      ;
; -3.876 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.076     ; 4.795      ;
; -3.873 ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.806      ;
; -3.867 ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.063     ; 4.799      ;
; -3.862 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[20] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.795      ;
; -3.861 ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.063     ; 4.793      ;
; -3.860 ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.286      ; 5.141      ;
; -3.858 ; clk_div:P_CLK|counter[10] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.063     ; 4.790      ;
; -3.857 ; clk_div:P_CLK|counter[17] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.790      ;
; -3.856 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[21] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.789      ;
; -3.856 ; clk_div:P_CLK|counter[1]  ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.063     ; 4.788      ;
; -3.853 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.786      ;
; -3.851 ; clk_div:P_CLK|counter[17] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.784      ;
; -3.848 ; clk_div:P_CLK|counter[6]  ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.063     ; 4.780      ;
; -3.847 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.062     ; 4.780      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div:P_CLK|tmp'                                                                                                                  ;
+--------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+
; -1.918 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.853      ;
; -1.848 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.069     ; 2.774      ;
; -1.800 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.735      ;
; -1.783 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.718      ;
; -1.762 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.697      ;
; -1.745 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.069     ; 2.671      ;
; -1.715 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.069     ; 2.641      ;
; -1.672 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.606      ;
; -1.643 ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.578      ;
; -1.638 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.572      ;
; -1.602 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.536      ;
; -1.593 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.528      ;
; -1.582 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.517      ;
; -1.577 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.511      ;
; -1.571 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.506      ;
; -1.570 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.505      ;
; -1.569 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.504      ;
; -1.569 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.503      ;
; -1.568 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.503      ;
; -1.568 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.503      ;
; -1.568 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.503      ;
; -1.556 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.491      ;
; -1.553 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.487      ;
; -1.533 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.467      ;
; -1.528 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.070     ; 2.453      ;
; -1.526 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.070     ; 2.451      ;
; -1.517 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.452      ;
; -1.504 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.069     ; 2.430      ;
; -1.498 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.432      ;
; -1.494 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.428      ;
; -1.488 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.069     ; 2.414      ;
; -1.481 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.069     ; 2.407      ;
; -1.480 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.414      ;
; -1.478 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.412      ;
; -1.478 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.069     ; 2.404      ;
; -1.474 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.408      ;
; -1.466 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.400      ;
; -1.458 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.393      ;
; -1.451 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.386      ;
; -1.446 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.381      ;
; -1.446 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.381      ;
; -1.445 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.380      ;
; -1.445 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.380      ;
; -1.444 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.379      ;
; -1.443 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.378      ;
; -1.438 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.373      ;
; -1.438 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.373      ;
; -1.437 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.372      ;
; -1.436 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.371      ;
; -1.435 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.370      ;
; -1.435 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.370      ;
; -1.435 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.370      ;
; -1.434 ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.369      ;
; -1.433 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.069     ; 2.359      ;
; -1.430 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.069     ; 2.356      ;
; -1.429 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.069     ; 2.355      ;
; -1.429 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.069     ; 2.355      ;
; -1.429 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.069     ; 2.355      ;
; -1.429 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.069     ; 2.355      ;
; -1.425 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.070     ; 2.350      ;
; -1.423 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.070     ; 2.348      ;
; -1.415 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.350      ;
; -1.409 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.344      ;
; -1.408 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.343      ;
; -1.408 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.343      ;
; -1.407 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.342      ;
; -1.407 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.342      ;
; -1.406 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.341      ;
; -1.405 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.340      ;
; -1.401 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.336      ;
; -1.394 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.328      ;
; -1.394 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.328      ;
; -1.393 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.327      ;
; -1.391 ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.325      ;
; -1.381 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.070     ; 2.306      ;
; -1.379 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.070     ; 2.304      ;
; -1.378 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.313      ;
; -1.371 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.305      ;
; -1.369 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.303      ;
; -1.359 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.293      ;
; -1.355 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.289      ;
; -1.353 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.287      ;
; -1.353 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.287      ;
; -1.350 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.284      ;
; -1.348 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.282      ;
; -1.347 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.281      ;
; -1.345 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.279      ;
; -1.345 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.279      ;
; -1.344 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.278      ;
; -1.342 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.277      ;
; -1.330 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.069     ; 2.256      ;
; -1.326 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.069     ; 2.252      ;
; -1.326 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.069     ; 2.252      ;
; -1.326 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.069     ; 2.252      ;
; -1.325 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.069     ; 2.251      ;
; -1.325 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.069     ; 2.251      ;
; -1.323 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.069     ; 2.249      ;
; -1.322 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.060     ; 2.257      ;
; -1.321 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.255      ;
; -1.315 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.061     ; 2.249      ;
+--------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk50MHz'                                                                                                   ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; 0.186 ; clk_div:P_CLK|tmp         ; clk_div:P_CLK|tmp         ; clk_div:P_CLK|tmp ; clk50MHz    ; 0.000        ; 2.415      ; 2.987      ;
; 0.482 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.064      ;
; 0.497 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.079      ;
; 0.557 ; clk_div:P_CLK|counter[11] ; clk_div:P_CLK|counter[11] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 0.776      ;
; 0.557 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.076      ; 0.790      ;
; 0.560 ; clk_div:P_CLK|counter[8]  ; clk_div:P_CLK|counter[8]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 0.779      ;
; 0.561 ; clk_div:P_CLK|counter[9]  ; clk_div:P_CLK|counter[9]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 0.780      ;
; 0.569 ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[16] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; clk_div:P_CLK|counter[15] ; clk_div:P_CLK|counter[15] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; clk_div:P_CLK|counter[13] ; clk_div:P_CLK|counter[13] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; clk_div:P_CLK|counter[6]  ; clk_div:P_CLK|counter[6]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; clk_div:P_CLK|counter[3]  ; clk_div:P_CLK|counter[3]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[22] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; clk_div:P_CLK|counter[19] ; clk_div:P_CLK|counter[19] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[18] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; clk_div:P_CLK|counter[14] ; clk_div:P_CLK|counter[14] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[5]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; clk_div:P_CLK|counter[2]  ; clk_div:P_CLK|counter[2]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[27] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[21] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; clk_div:P_CLK|counter[12] ; clk_div:P_CLK|counter[12] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[4]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[26] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[24] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[20] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; clk_div:P_CLK|counter[17] ; clk_div:P_CLK|counter[17] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[7]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[25] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[23] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 0.793      ;
; 0.595 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.177      ;
; 0.610 ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.192      ;
; 0.695 ; clk_div:P_CLK|counter[10] ; clk_div:P_CLK|counter[10] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 0.914      ;
; 0.707 ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.289      ;
; 0.724 ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.306      ;
; 0.727 ; clk_div:P_CLK|tmp         ; clk_div:P_CLK|tmp         ; clk_div:P_CLK|tmp ; clk50MHz    ; -0.500       ; 2.415      ; 3.028      ;
; 0.819 ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.401      ;
; 0.834 ; clk_div:P_CLK|counter[8]  ; clk_div:P_CLK|counter[9]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.053      ;
; 0.836 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.418      ;
; 0.843 ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[17] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.062      ;
; 0.844 ; clk_div:P_CLK|counter[14] ; clk_div:P_CLK|counter[15] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.063      ;
; 0.844 ; clk_div:P_CLK|counter[2]  ; clk_div:P_CLK|counter[3]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.063      ;
; 0.844 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[19] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.063      ;
; 0.844 ; clk_div:P_CLK|counter[6]  ; clk_div:P_CLK|counter[7]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.063      ;
; 0.845 ; clk_div:P_CLK|counter[12] ; clk_div:P_CLK|counter[13] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.064      ;
; 0.845 ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[5]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.064      ;
; 0.845 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[23] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.064      ;
; 0.845 ; clk_div:P_CLK|counter[11] ; clk_div:P_CLK|counter[12] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.064      ;
; 0.846 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.065      ;
; 0.846 ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[27] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.065      ;
; 0.846 ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[21] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.065      ;
; 0.846 ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[25] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.065      ;
; 0.847 ; clk_div:P_CLK|counter[11] ; clk_div:P_CLK|counter[13] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.066      ;
; 0.848 ; clk_div:P_CLK|counter[9]  ; clk_div:P_CLK|counter[10] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.067      ;
; 0.850 ; clk_div:P_CLK|counter[9]  ; clk_div:P_CLK|counter[11] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.069      ;
; 0.857 ; clk_div:P_CLK|counter[13] ; clk_div:P_CLK|counter[14] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.076      ;
; 0.857 ; clk_div:P_CLK|counter[3]  ; clk_div:P_CLK|counter[4]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.076      ;
; 0.858 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[6]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.077      ;
; 0.858 ; clk_div:P_CLK|counter[15] ; clk_div:P_CLK|counter[16] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.076      ;
; 0.858 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.077      ;
; 0.858 ; clk_div:P_CLK|counter[19] ; clk_div:P_CLK|counter[20] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.077      ;
; 0.859 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[22] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.078      ;
; 0.859 ; clk_div:P_CLK|counter[17] ; clk_div:P_CLK|counter[18] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.078      ;
; 0.859 ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.078      ;
; 0.859 ; clk_div:P_CLK|counter[13] ; clk_div:P_CLK|counter[15] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.078      ;
; 0.859 ; clk_div:P_CLK|counter[3]  ; clk_div:P_CLK|counter[5]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.078      ;
; 0.860 ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[8]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.079      ;
; 0.860 ; clk_div:P_CLK|counter[15] ; clk_div:P_CLK|counter[17] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[7]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.079      ;
; 0.860 ; clk_div:P_CLK|counter[19] ; clk_div:P_CLK|counter[21] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.079      ;
; 0.861 ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[26] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[24] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; clk_div:P_CLK|counter[17] ; clk_div:P_CLK|counter[19] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[23] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.080      ;
; 0.862 ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[9]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.081      ;
; 0.863 ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[27] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.082      ;
; 0.863 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[25] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.082      ;
; 0.930 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.512      ;
; 0.944 ; clk_div:P_CLK|counter[8]  ; clk_div:P_CLK|counter[10] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.163      ;
; 0.946 ; clk_div:P_CLK|counter[8]  ; clk_div:P_CLK|counter[11] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.165      ;
; 0.946 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.425      ; 1.528      ;
; 0.953 ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[18] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.172      ;
; 0.954 ; clk_div:P_CLK|counter[2]  ; clk_div:P_CLK|counter[4]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.173      ;
; 0.954 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[20] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.173      ;
; 0.954 ; clk_div:P_CLK|counter[6]  ; clk_div:P_CLK|counter[8]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.173      ;
; 0.955 ; clk_div:P_CLK|counter[12] ; clk_div:P_CLK|counter[14] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.174      ;
; 0.955 ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[6]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.174      ;
; 0.955 ; clk_div:P_CLK|counter[14] ; clk_div:P_CLK|counter[16] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.061      ; 1.173      ;
; 0.955 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[24] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.174      ;
; 0.955 ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[19] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.174      ;
; 0.956 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[22] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; clk_div:P_CLK|counter[2]  ; clk_div:P_CLK|counter[5]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[21] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[26] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.175      ;
; 0.956 ; clk_div:P_CLK|counter[6]  ; clk_div:P_CLK|counter[9]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.062      ; 1.175      ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div:P_CLK|tmp'                                                                                                                  ;
+-------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.359 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 0.577      ;
; 0.360 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.060      ; 0.577      ;
; 0.360 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.060      ; 0.577      ;
; 0.360 ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.060      ; 0.577      ;
; 0.360 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.060      ; 0.577      ;
; 0.360 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.060      ; 0.577      ;
; 0.360 ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.060      ; 0.577      ;
; 0.437 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.412      ; 1.006      ;
; 0.518 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.412      ; 1.087      ;
; 0.544 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|Vcount[9]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 0.762      ;
; 0.545 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|Vcount[7]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 0.763      ;
; 0.554 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|Hcount[5]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 0.772      ;
; 0.580 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 0.798      ;
; 0.583 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 0.801      ;
; 0.590 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 0.808      ;
; 0.592 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 0.810      ;
; 0.594 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 0.812      ;
; 0.602 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 0.820      ;
; 0.677 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|Vcount[1]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.060      ; 0.894      ;
; 0.678 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|Hcount[0]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 0.896      ;
; 0.683 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.412      ; 1.252      ;
; 0.685 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|Vcount[2]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 0.903      ;
; 0.685 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 0.903      ;
; 0.686 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|Hcount[9]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 0.904      ;
; 0.693 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|Hcount[2]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 0.911      ;
; 0.713 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|Vcount[3]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.060      ; 0.930      ;
; 0.720 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|Hcount[3]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 0.938      ;
; 0.722 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|Hcount[8]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 0.940      ;
; 0.723 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|Vcount[5]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.060      ; 0.940      ;
; 0.731 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 0.949      ;
; 0.799 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.017      ;
; 0.854 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.072      ;
; 0.854 ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.060      ; 1.071      ;
; 0.863 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.081      ;
; 0.865 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.083      ;
; 0.870 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.088      ;
; 0.872 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.090      ;
; 0.874 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.092      ;
; 0.881 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.099      ;
; 0.883 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.101      ;
; 0.888 ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; VGA_sync_gen:VGA_GEN|Vcount[8]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.060      ; 1.105      ;
; 0.891 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|Vcount[6]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.060      ; 1.108      ;
; 0.896 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.412      ; 1.465      ;
; 0.903 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.121      ;
; 0.918 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|Hcount[6]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.063      ; 1.138      ;
; 0.918 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|Hcount[4]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.052      ; 1.127      ;
; 0.919 ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; VGA_sync_gen:VGA_GEN|Vcount[4]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.060      ; 1.136      ;
; 0.922 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|Hcount[1]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.063      ; 1.142      ;
; 0.964 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.182      ;
; 0.966 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|Hcount[7]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.063      ; 1.186      ;
; 0.966 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.184      ;
; 0.973 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.191      ;
; 0.977 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.195      ;
; 0.984 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.202      ;
; 0.986 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.204      ;
; 0.993 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.211      ;
; 1.000 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.218      ;
; 1.018 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.236      ;
; 1.020 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.238      ;
; 1.027 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.052      ; 1.236      ;
; 1.033 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.412      ; 1.602      ;
; 1.035 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.412      ; 1.604      ;
; 1.064 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.412      ; 1.633      ;
; 1.078 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.296      ;
; 1.087 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.305      ;
; 1.098 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.316      ;
; 1.132 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.350      ;
; 1.174 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.392      ;
; 1.181 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.399      ;
; 1.188 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.060      ; 1.405      ;
; 1.188 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.406      ;
; 1.208 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.426      ;
; 1.211 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.052      ; 1.420      ;
; 1.215 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.060      ; 1.432      ;
; 1.223 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.060      ; 1.440      ;
; 1.226 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.052      ; 1.435      ;
; 1.242 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.460      ;
; 1.258 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.052      ; 1.467      ;
; 1.264 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.482      ;
; 1.268 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.486      ;
; 1.268 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.486      ;
; 1.270 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.488      ;
; 1.274 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.492      ;
; 1.311 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.060      ; 1.528      ;
; 1.313 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.060      ; 1.530      ;
; 1.314 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.060      ; 1.531      ;
; 1.352 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.412      ; 1.921      ;
; 1.354 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.412      ; 1.923      ;
; 1.363 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.052      ; 1.572      ;
; 1.364 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.052      ; 1.573      ;
; 1.369 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.587      ;
; 1.370 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.060      ; 1.587      ;
; 1.372 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.052      ; 1.581      ;
; 1.373 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.052      ; 1.582      ;
; 1.373 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.061      ; 1.591      ;
; 1.374 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.052      ; 1.583      ;
; 1.374 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.052      ; 1.583      ;
; 1.375 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.052      ; 1.584      ;
+-------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk50MHz'                                                        ;
+--------+--------------+----------------+-----------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+----------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk50MHz ; Rise       ; clk50MHz                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|tmp         ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[31] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[0]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[10] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[11] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[12] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[13] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[14] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[15] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[16] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[17] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[18] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[19] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[1]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[20] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[21] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[22] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[23] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[24] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[25] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[26] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[27] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[28] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[29] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[2]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[30] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[3]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[4]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[5]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[6]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[7]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[8]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[9]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|tmp         ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[31]|clk     ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; clk50MHz~input|o          ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[0]|clk      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[10]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[11]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[12]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[13]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[14]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[15]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[16]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[17]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[18]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[19]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[1]|clk      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[20]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[21]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[22]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[23]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[24]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[25]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[26]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[27]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[28]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[29]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[2]|clk      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[30]|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[3]|clk      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[4]|clk      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[5]|clk      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[6]|clk      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[7]|clk      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[8]|clk      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[9]|clk      ;
+--------+--------------+----------------+-----------------+----------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div:P_CLK|tmp'                                                                  ;
+--------+--------------+----------------+------------------+-------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------------------+------------+------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Video_On      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[0]     ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[1]     ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[2]     ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[3]     ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[4]     ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[5]     ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[8]     ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[9]     ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[0]     ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[1]     ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[2]     ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[3]     ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[4]     ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[5]     ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[6]     ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[7]     ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[8]     ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[9]     ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Video_On      ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[6]     ;
; 0.287  ; 0.471        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[7]     ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[0]     ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[1]     ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[2]     ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[3]     ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[5]     ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[6]     ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[7]     ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[8]     ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[9]     ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[2]     ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[8]     ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ;
+--------+--------------+----------------+------------------+-------------------+------------+------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk50MHz   ; 0.623 ; 0.729 ; Rise       ; clk50MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk50MHz   ; -0.011 ; -0.134 ; Rise       ; clk50MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+------------+-------------------+--------+--------+------------+-------------------+
; Data Port  ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+------------+-------------------+--------+--------+------------+-------------------+
; Horiz_Sync ; clk_div:P_CLK|tmp ; 5.677  ; 5.677  ; Rise       ; clk_div:P_CLK|tmp ;
; rgb[*]     ; clk_div:P_CLK|tmp ; 11.410 ; 11.526 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[0]    ; clk_div:P_CLK|tmp ; 11.196 ; 11.345 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[1]    ; clk_div:P_CLK|tmp ; 11.410 ; 11.526 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[2]    ; clk_div:P_CLK|tmp ; 10.977 ; 11.109 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[3]    ; clk_div:P_CLK|tmp ; 11.220 ; 11.374 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[4]    ; clk_div:P_CLK|tmp ; 11.184 ; 11.330 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[5]    ; clk_div:P_CLK|tmp ; 11.386 ; 11.513 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[6]    ; clk_div:P_CLK|tmp ; 11.204 ; 11.338 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[7]    ; clk_div:P_CLK|tmp ; 11.018 ; 11.193 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[8]    ; clk_div:P_CLK|tmp ; 11.169 ; 11.313 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[9]    ; clk_div:P_CLK|tmp ; 11.140 ; 11.284 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[10]   ; clk_div:P_CLK|tmp ; 11.032 ; 11.207 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[11]   ; clk_div:P_CLK|tmp ; 11.237 ; 11.391 ; Rise       ; clk_div:P_CLK|tmp ;
+------------+-------------------+--------+--------+------------+-------------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+------------+-------------------+-------+-------+------------+-------------------+
; Data Port  ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+------------+-------------------+-------+-------+------------+-------------------+
; Horiz_Sync ; clk_div:P_CLK|tmp ; 5.520 ; 5.522 ; Rise       ; clk_div:P_CLK|tmp ;
; rgb[*]     ; clk_div:P_CLK|tmp ; 7.036 ; 7.044 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[0]    ; clk_div:P_CLK|tmp ; 7.245 ; 7.270 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[1]    ; clk_div:P_CLK|tmp ; 7.452 ; 7.443 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[2]    ; clk_div:P_CLK|tmp ; 7.036 ; 7.044 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[3]    ; clk_div:P_CLK|tmp ; 7.268 ; 7.297 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[4]    ; clk_div:P_CLK|tmp ; 7.234 ; 7.256 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[5]    ; clk_div:P_CLK|tmp ; 7.428 ; 7.431 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[6]    ; clk_div:P_CLK|tmp ; 7.253 ; 7.264 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[7]    ; clk_div:P_CLK|tmp ; 7.074 ; 7.125 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[8]    ; clk_div:P_CLK|tmp ; 7.220 ; 7.240 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[9]    ; clk_div:P_CLK|tmp ; 7.191 ; 7.211 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[10]   ; clk_div:P_CLK|tmp ; 7.087 ; 7.138 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[11]   ; clk_div:P_CLK|tmp ; 7.285 ; 7.315 ; Rise       ; clk_div:P_CLK|tmp ;
+------------+-------------------+-------+-------+------------+-------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; button[1]  ; rgb[0]      ; 9.158 ; 9.120 ; 9.547 ; 9.684 ;
; button[1]  ; rgb[1]      ; 9.372 ; 9.301 ; 9.761 ; 9.865 ;
; button[1]  ; rgb[2]      ; 8.939 ; 8.884 ; 9.328 ; 9.448 ;
; button[1]  ; rgb[3]      ; 9.182 ; 9.149 ; 9.571 ; 9.713 ;
; button[1]  ; rgb[4]      ; 9.146 ; 9.105 ; 9.535 ; 9.669 ;
; button[1]  ; rgb[5]      ; 9.348 ; 9.288 ; 9.737 ; 9.852 ;
; button[1]  ; rgb[6]      ; 9.166 ; 9.113 ; 9.555 ; 9.677 ;
; button[1]  ; rgb[7]      ; 8.980 ; 8.968 ; 9.369 ; 9.532 ;
; button[1]  ; rgb[8]      ; 9.131 ; 9.088 ; 9.520 ; 9.652 ;
; button[1]  ; rgb[9]      ; 9.102 ; 9.059 ; 9.491 ; 9.623 ;
; button[1]  ; rgb[10]     ; 8.994 ; 8.982 ; 9.383 ; 9.546 ;
; button[1]  ; rgb[11]     ; 9.199 ; 9.166 ; 9.588 ; 9.730 ;
; button[2]  ; rgb[0]      ; 9.272 ; 8.660 ; 9.104 ; 9.696 ;
; button[2]  ; rgb[1]      ; 9.486 ; 8.841 ; 9.318 ; 9.877 ;
; button[2]  ; rgb[2]      ; 9.053 ; 8.424 ; 8.885 ; 9.460 ;
; button[2]  ; rgb[3]      ; 9.296 ; 8.689 ; 9.128 ; 9.725 ;
; button[2]  ; rgb[4]      ; 9.260 ; 8.645 ; 9.092 ; 9.681 ;
; button[2]  ; rgb[5]      ; 9.462 ; 8.828 ; 9.294 ; 9.864 ;
; button[2]  ; rgb[6]      ; 9.280 ; 8.653 ; 9.112 ; 9.689 ;
; button[2]  ; rgb[7]      ; 9.094 ; 8.508 ; 8.926 ; 9.544 ;
; button[2]  ; rgb[8]      ; 9.245 ; 8.628 ; 9.077 ; 9.664 ;
; button[2]  ; rgb[9]      ; 9.216 ; 8.599 ; 9.048 ; 9.635 ;
; button[2]  ; rgb[10]     ; 9.108 ; 8.522 ; 8.940 ; 9.558 ;
; button[2]  ; rgb[11]     ; 9.313 ; 8.706 ; 9.145 ; 9.742 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; button[1]  ; rgb[0]      ; 8.794 ; 8.816 ; 9.223 ; 9.287 ;
; button[1]  ; rgb[1]      ; 9.001 ; 8.989 ; 9.430 ; 9.460 ;
; button[1]  ; rgb[2]      ; 8.585 ; 8.590 ; 9.014 ; 9.061 ;
; button[1]  ; rgb[3]      ; 8.817 ; 8.843 ; 9.246 ; 9.314 ;
; button[1]  ; rgb[4]      ; 8.783 ; 8.802 ; 9.212 ; 9.273 ;
; button[1]  ; rgb[5]      ; 8.977 ; 8.977 ; 9.406 ; 9.448 ;
; button[1]  ; rgb[6]      ; 8.802 ; 8.810 ; 9.231 ; 9.281 ;
; button[1]  ; rgb[7]      ; 8.623 ; 8.671 ; 9.052 ; 9.142 ;
; button[1]  ; rgb[8]      ; 8.769 ; 8.786 ; 9.198 ; 9.257 ;
; button[1]  ; rgb[9]      ; 8.740 ; 8.757 ; 9.169 ; 9.228 ;
; button[1]  ; rgb[10]     ; 8.636 ; 8.684 ; 9.065 ; 9.155 ;
; button[1]  ; rgb[11]     ; 8.834 ; 8.861 ; 9.263 ; 9.332 ;
; button[2]  ; rgb[0]      ; 8.937 ; 8.371 ; 8.797 ; 9.372 ;
; button[2]  ; rgb[1]      ; 9.144 ; 8.544 ; 9.004 ; 9.545 ;
; button[2]  ; rgb[2]      ; 8.728 ; 8.145 ; 8.588 ; 9.146 ;
; button[2]  ; rgb[3]      ; 8.960 ; 8.398 ; 8.820 ; 9.399 ;
; button[2]  ; rgb[4]      ; 8.926 ; 8.357 ; 8.786 ; 9.358 ;
; button[2]  ; rgb[5]      ; 9.120 ; 8.532 ; 8.980 ; 9.533 ;
; button[2]  ; rgb[6]      ; 8.945 ; 8.365 ; 8.805 ; 9.366 ;
; button[2]  ; rgb[7]      ; 8.766 ; 8.226 ; 8.626 ; 9.227 ;
; button[2]  ; rgb[8]      ; 8.912 ; 8.341 ; 8.772 ; 9.342 ;
; button[2]  ; rgb[9]      ; 8.883 ; 8.312 ; 8.743 ; 9.313 ;
; button[2]  ; rgb[10]     ; 8.779 ; 8.239 ; 8.639 ; 9.240 ;
; button[2]  ; rgb[11]     ; 8.977 ; 8.416 ; 8.837 ; 9.417 ;
+------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                       ;
+------------+-----------------+-------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name        ; Note ;
+------------+-----------------+-------------------+------+
; 205.3 MHz  ; 205.3 MHz       ; clk50MHz          ;      ;
; 378.21 MHz ; 378.21 MHz      ; clk_div:P_CLK|tmp ;      ;
+------------+-----------------+-------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------+
; Slow 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; clk50MHz          ; -3.871 ; -102.414      ;
; clk_div:P_CLK|tmp ; -1.644 ; -23.344       ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 0C Model Hold Summary         ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; clk50MHz          ; 0.138 ; 0.000         ;
; clk_div:P_CLK|tmp ; 0.313 ; 0.000         ;
+-------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; clk50MHz          ; -3.000 ; -36.000             ;
; clk_div:P_CLK|tmp ; -1.000 ; -42.000             ;
+-------------------+--------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk50MHz'                                                                                               ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -3.871 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.812      ;
; -3.771 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.712      ;
; -3.753 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.694      ;
; -3.714 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.655      ;
; -3.708 ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.649      ;
; -3.675 ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 4.615      ;
; -3.671 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.612      ;
; -3.658 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.385     ; 4.268      ;
; -3.653 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.594      ;
; -3.644 ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 4.584      ;
; -3.637 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.578      ;
; -3.614 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.555      ;
; -3.608 ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.549      ;
; -3.596 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.537      ;
; -3.590 ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.531      ;
; -3.586 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.527      ;
; -3.577 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.518      ;
; -3.575 ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 4.515      ;
; -3.571 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.512      ;
; -3.558 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.385     ; 4.168      ;
; -3.558 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.499      ;
; -3.557 ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 4.497      ;
; -3.553 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.494      ;
; -3.544 ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 4.484      ;
; -3.540 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.385     ; 4.150      ;
; -3.537 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.478      ;
; -3.536 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.263      ; 4.794      ;
; -3.529 ; clk_div:P_CLK|counter[17] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.470      ;
; -3.526 ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 4.466      ;
; -3.521 ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.462      ;
; -3.519 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.460      ;
; -3.514 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.455      ;
; -3.508 ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.449      ;
; -3.496 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.437      ;
; -3.496 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.437      ;
; -3.490 ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.431      ;
; -3.486 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.427      ;
; -3.477 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.418      ;
; -3.475 ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 4.415      ;
; -3.471 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[22] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.412      ;
; -3.468 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.409      ;
; -3.468 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 4.408      ;
; -3.459 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.400      ;
; -3.458 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.385     ; 4.068      ;
; -3.458 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.399      ;
; -3.457 ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 4.397      ;
; -3.453 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[23] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.394      ;
; -3.444 ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 4.384      ;
; -3.440 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.385     ; 4.050      ;
; -3.440 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.381      ;
; -3.437 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.378      ;
; -3.429 ; clk_div:P_CLK|counter[17] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.370      ;
; -3.426 ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 4.366      ;
; -3.421 ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.362      ;
; -3.419 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.360      ;
; -3.415 ; clk_div:P_CLK|counter[6]  ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 4.355      ;
; -3.414 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.355      ;
; -3.411 ; clk_div:P_CLK|counter[3]  ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 4.351      ;
; -3.411 ; clk_div:P_CLK|counter[12] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 4.351      ;
; -3.411 ; clk_div:P_CLK|counter[17] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.352      ;
; -3.408 ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.349      ;
; -3.403 ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.344      ;
; -3.396 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.337      ;
; -3.396 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.337      ;
; -3.394 ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.335      ;
; -3.391 ; clk_div:P_CLK|counter[19] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.332      ;
; -3.390 ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.331      ;
; -3.386 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[1]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.053     ; 4.328      ;
; -3.386 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.327      ;
; -3.379 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.263      ; 4.637      ;
; -3.378 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.319      ;
; -3.377 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.318      ;
; -3.375 ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 4.315      ;
; -3.373 ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.263      ; 4.631      ;
; -3.371 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[20] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.312      ;
; -3.368 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.309      ;
; -3.368 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 4.308      ;
; -3.359 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.300      ;
; -3.358 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.385     ; 3.968      ;
; -3.358 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.299      ;
; -3.357 ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 4.297      ;
; -3.353 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[21] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.294      ;
; -3.350 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 4.290      ;
; -3.344 ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 4.284      ;
; -3.340 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.385     ; 3.950      ;
; -3.340 ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.262      ; 4.597      ;
; -3.340 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.281      ;
; -3.340 ; clk_div:P_CLK|counter[0]  ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.056     ; 4.279      ;
; -3.337 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.278      ;
; -3.335 ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.276      ;
; -3.333 ; clk_div:P_CLK|counter[11] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 4.273      ;
; -3.331 ; clk_div:P_CLK|counter[8]  ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 4.271      ;
; -3.329 ; clk_div:P_CLK|counter[17] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.270      ;
; -3.326 ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 4.266      ;
; -3.323 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.068     ; 4.250      ;
; -3.321 ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.262      ;
; -3.320 ; clk_div:P_CLK|counter[10] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 4.260      ;
; -3.319 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.260      ;
; -3.316 ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.054     ; 4.257      ;
; -3.315 ; clk_div:P_CLK|counter[6]  ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.055     ; 4.255      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div:P_CLK|tmp'                                                                                                                   ;
+--------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+
; -1.644 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.585      ;
; -1.573 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.506      ;
; -1.511 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.453      ;
; -1.495 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.437      ;
; -1.472 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.413      ;
; -1.465 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.398      ;
; -1.451 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.384      ;
; -1.377 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.318      ;
; -1.372 ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.313      ;
; -1.368 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.309      ;
; -1.330 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.055     ; 2.270      ;
; -1.328 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.270      ;
; -1.311 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.252      ;
; -1.311 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.252      ;
; -1.310 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.251      ;
; -1.309 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.250      ;
; -1.308 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.249      ;
; -1.308 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.249      ;
; -1.308 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.249      ;
; -1.306 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.247      ;
; -1.298 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.239      ;
; -1.297 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.055     ; 2.237      ;
; -1.278 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.055     ; 2.218      ;
; -1.264 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.063     ; 2.196      ;
; -1.262 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.063     ; 2.194      ;
; -1.256 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.189      ;
; -1.251 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.192      ;
; -1.246 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.055     ; 2.186      ;
; -1.244 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.055     ; 2.184      ;
; -1.237 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.170      ;
; -1.232 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.165      ;
; -1.231 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.055     ; 2.171      ;
; -1.231 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.164      ;
; -1.218 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.159      ;
; -1.218 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.159      ;
; -1.214 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.155      ;
; -1.199 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.132      ;
; -1.199 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.132      ;
; -1.198 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.131      ;
; -1.197 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.130      ;
; -1.197 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.130      ;
; -1.196 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.129      ;
; -1.187 ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.128      ;
; -1.187 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.129      ;
; -1.184 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.055     ; 2.124      ;
; -1.178 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.120      ;
; -1.178 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.120      ;
; -1.177 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.119      ;
; -1.176 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.118      ;
; -1.175 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.117      ;
; -1.174 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.116      ;
; -1.173 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.115      ;
; -1.173 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.115      ;
; -1.173 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.115      ;
; -1.172 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.114      ;
; -1.172 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.114      ;
; -1.171 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.113      ;
; -1.171 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.053     ; 2.113      ;
; -1.156 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.063     ; 2.088      ;
; -1.154 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.063     ; 2.086      ;
; -1.152 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.093      ;
; -1.151 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.092      ;
; -1.151 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.092      ;
; -1.149 ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.055     ; 2.089      ;
; -1.141 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.063     ; 2.073      ;
; -1.140 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.063     ; 2.072      ;
; -1.140 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.081      ;
; -1.139 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.080      ;
; -1.139 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.080      ;
; -1.138 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.079      ;
; -1.137 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.078      ;
; -1.136 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.077      ;
; -1.134 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.075      ;
; -1.126 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.067      ;
; -1.121 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.062      ;
; -1.118 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.059      ;
; -1.118 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.059      ;
; -1.118 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.055     ; 2.058      ;
; -1.114 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.055      ;
; -1.114 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.055      ;
; -1.113 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.054      ;
; -1.112 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.053      ;
; -1.101 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.042      ;
; -1.100 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.055     ; 2.040      ;
; -1.098 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.039      ;
; -1.097 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.030      ;
; -1.097 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.038      ;
; -1.094 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.035      ;
; -1.092 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.033      ;
; -1.090 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.023      ;
; -1.090 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.023      ;
; -1.089 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.022      ;
; -1.089 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.030      ;
; -1.088 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.021      ;
; -1.088 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.021      ;
; -1.087 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.020      ;
; -1.086 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.054     ; 2.027      ;
; -1.081 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.014      ;
; -1.081 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.014      ;
; -1.081 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.062     ; 2.014      ;
+--------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk50MHz'                                                                                                    ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; 0.138 ; clk_div:P_CLK|tmp         ; clk_div:P_CLK|tmp         ; clk_div:P_CLK|tmp ; clk50MHz    ; 0.000        ; 2.224      ; 2.716      ;
; 0.429 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.385      ; 0.958      ;
; 0.438 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.385      ; 0.967      ;
; 0.500 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.068      ; 0.712      ;
; 0.502 ; clk_div:P_CLK|counter[11] ; clk_div:P_CLK|counter[11] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.700      ;
; 0.503 ; clk_div:P_CLK|counter[8]  ; clk_div:P_CLK|counter[8]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.701      ;
; 0.506 ; clk_div:P_CLK|counter[9]  ; clk_div:P_CLK|counter[9]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.704      ;
; 0.512 ; clk_div:P_CLK|counter[15] ; clk_div:P_CLK|counter[15] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; clk_div:P_CLK|counter[13] ; clk_div:P_CLK|counter[13] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; clk_div:P_CLK|counter[6]  ; clk_div:P_CLK|counter[6]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; clk_div:P_CLK|counter[3]  ; clk_div:P_CLK|counter[3]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.710      ;
; 0.513 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[22] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; clk_div:P_CLK|counter[19] ; clk_div:P_CLK|counter[19] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[16] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; clk_div:P_CLK|counter[14] ; clk_div:P_CLK|counter[14] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[5]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; clk_div:P_CLK|counter[2]  ; clk_div:P_CLK|counter[2]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.711      ;
; 0.514 ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[27] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[21] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[18] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; clk_div:P_CLK|counter[12] ; clk_div:P_CLK|counter[12] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[4]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.712      ;
; 0.515 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[20] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; clk_div:P_CLK|counter[17] ; clk_div:P_CLK|counter[17] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.713      ;
; 0.516 ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[26] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[24] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.714      ;
; 0.517 ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[7]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.715      ;
; 0.518 ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[25] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.716      ;
; 0.518 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[23] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.716      ;
; 0.525 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.385      ; 1.054      ;
; 0.535 ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.385      ; 1.064      ;
; 0.622 ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.385      ; 1.151      ;
; 0.625 ; clk_div:P_CLK|tmp         ; clk_div:P_CLK|tmp         ; clk_div:P_CLK|tmp ; clk50MHz    ; -0.500       ; 2.224      ; 2.703      ;
; 0.633 ; clk_div:P_CLK|counter[10] ; clk_div:P_CLK|counter[10] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.831      ;
; 0.635 ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.385      ; 1.164      ;
; 0.718 ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.385      ; 1.247      ;
; 0.731 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.385      ; 1.260      ;
; 0.748 ; clk_div:P_CLK|counter[8]  ; clk_div:P_CLK|counter[9]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.946      ;
; 0.751 ; clk_div:P_CLK|counter[11] ; clk_div:P_CLK|counter[12] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.949      ;
; 0.755 ; clk_div:P_CLK|counter[9]  ; clk_div:P_CLK|counter[10] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.953      ;
; 0.756 ; clk_div:P_CLK|counter[6]  ; clk_div:P_CLK|counter[7]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.954      ;
; 0.757 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[23] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.955      ;
; 0.758 ; clk_div:P_CLK|counter[14] ; clk_div:P_CLK|counter[15] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.956      ;
; 0.758 ; clk_div:P_CLK|counter[11] ; clk_div:P_CLK|counter[13] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.956      ;
; 0.758 ; clk_div:P_CLK|counter[2]  ; clk_div:P_CLK|counter[3]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.956      ;
; 0.758 ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[17] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.956      ;
; 0.759 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[19] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.957      ;
; 0.759 ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[5]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.957      ;
; 0.759 ; clk_div:P_CLK|counter[12] ; clk_div:P_CLK|counter[13] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.957      ;
; 0.760 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.958      ;
; 0.760 ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[21] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.958      ;
; 0.761 ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[27] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.959      ;
; 0.761 ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[25] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.959      ;
; 0.761 ; clk_div:P_CLK|counter[13] ; clk_div:P_CLK|counter[14] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.959      ;
; 0.761 ; clk_div:P_CLK|counter[3]  ; clk_div:P_CLK|counter[4]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.959      ;
; 0.762 ; clk_div:P_CLK|counter[9]  ; clk_div:P_CLK|counter[11] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.960      ;
; 0.762 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[6]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.960      ;
; 0.762 ; clk_div:P_CLK|counter[15] ; clk_div:P_CLK|counter[16] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.053      ; 0.959      ;
; 0.762 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.960      ;
; 0.762 ; clk_div:P_CLK|counter[19] ; clk_div:P_CLK|counter[20] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.960      ;
; 0.763 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[22] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.961      ;
; 0.763 ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.961      ;
; 0.764 ; clk_div:P_CLK|counter[17] ; clk_div:P_CLK|counter[18] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.962      ;
; 0.766 ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[8]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.964      ;
; 0.767 ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[26] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.965      ;
; 0.767 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[24] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.965      ;
; 0.768 ; clk_div:P_CLK|counter[13] ; clk_div:P_CLK|counter[15] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.966      ;
; 0.768 ; clk_div:P_CLK|counter[3]  ; clk_div:P_CLK|counter[5]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.966      ;
; 0.769 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[7]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.967      ;
; 0.769 ; clk_div:P_CLK|counter[15] ; clk_div:P_CLK|counter[17] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.053      ; 0.966      ;
; 0.769 ; clk_div:P_CLK|counter[19] ; clk_div:P_CLK|counter[21] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.967      ;
; 0.770 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[23] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.968      ;
; 0.770 ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.968      ;
; 0.771 ; clk_div:P_CLK|counter[17] ; clk_div:P_CLK|counter[19] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.969      ;
; 0.773 ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[9]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.971      ;
; 0.774 ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[27] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.972      ;
; 0.774 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[25] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 0.972      ;
; 0.810 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.385      ; 1.339      ;
; 0.823 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.385      ; 1.352      ;
; 0.837 ; clk_div:P_CLK|counter[8]  ; clk_div:P_CLK|counter[10] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 1.035      ;
; 0.844 ; clk_div:P_CLK|counter[8]  ; clk_div:P_CLK|counter[11] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 1.042      ;
; 0.845 ; clk_div:P_CLK|counter[6]  ; clk_div:P_CLK|counter[8]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 1.043      ;
; 0.846 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[24] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 1.044      ;
; 0.847 ; clk_div:P_CLK|counter[11] ; clk_div:P_CLK|counter[14] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 1.045      ;
; 0.847 ; clk_div:P_CLK|counter[2]  ; clk_div:P_CLK|counter[4]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 1.045      ;
; 0.847 ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[18] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 1.045      ;
; 0.848 ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[6]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 1.046      ;
; 0.848 ; clk_div:P_CLK|counter[14] ; clk_div:P_CLK|counter[16] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.053      ; 1.045      ;
; 0.848 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[20] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 1.046      ;
; 0.848 ; clk_div:P_CLK|counter[12] ; clk_div:P_CLK|counter[14] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 1.046      ;
; 0.849 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 1.047      ;
; 0.849 ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[22] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 1.047      ;
; 0.850 ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 1.048      ;
; 0.850 ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[26] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 1.048      ;
; 0.851 ; clk_div:P_CLK|counter[9]  ; clk_div:P_CLK|counter[12] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 1.049      ;
; 0.852 ; clk_div:P_CLK|counter[6]  ; clk_div:P_CLK|counter[9]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 1.050      ;
; 0.853 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[25] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.054      ; 1.051      ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div:P_CLK|tmp'                                                                                                                   ;
+-------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.313 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.511      ;
; 0.390 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.374      ; 0.908      ;
; 0.473 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.374      ; 0.991      ;
; 0.490 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|Vcount[9]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.688      ;
; 0.490 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|Vcount[7]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.688      ;
; 0.497 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|Hcount[5]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.695      ;
; 0.520 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.718      ;
; 0.524 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.722      ;
; 0.530 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.728      ;
; 0.533 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.731      ;
; 0.535 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.733      ;
; 0.540 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.738      ;
; 0.610 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.374      ; 1.128      ;
; 0.612 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.810      ;
; 0.621 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|Hcount[0]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.819      ;
; 0.622 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|Vcount[1]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.053      ; 0.819      ;
; 0.626 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|Vcount[2]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.055      ; 0.825      ;
; 0.627 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|Hcount[9]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.825      ;
; 0.631 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|Hcount[2]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.829      ;
; 0.656 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|Vcount[3]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.053      ; 0.853      ;
; 0.658 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|Hcount[8]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.856      ;
; 0.660 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|Hcount[3]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.858      ;
; 0.664 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.862      ;
; 0.665 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|Vcount[5]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.053      ; 0.862      ;
; 0.723 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.921      ;
; 0.765 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.963      ;
; 0.773 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.971      ;
; 0.773 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.971      ;
; 0.774 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.972      ;
; 0.774 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.972      ;
; 0.781 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.979      ;
; 0.788 ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.053      ; 0.985      ;
; 0.791 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.989      ;
; 0.795 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 0.993      ;
; 0.812 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.374      ; 1.330      ;
; 0.817 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.015      ;
; 0.819 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|Vcount[6]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.053      ; 1.016      ;
; 0.821 ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; VGA_sync_gen:VGA_GEN|Vcount[8]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.019      ;
; 0.842 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|Hcount[4]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.045      ; 1.031      ;
; 0.844 ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; VGA_sync_gen:VGA_GEN|Vcount[4]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.053      ; 1.041      ;
; 0.847 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|Hcount[6]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.056      ; 1.047      ;
; 0.850 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|Hcount[1]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.056      ; 1.050      ;
; 0.854 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.052      ;
; 0.861 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.059      ;
; 0.862 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.060      ;
; 0.870 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.068      ;
; 0.870 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.068      ;
; 0.877 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.075      ;
; 0.880 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.078      ;
; 0.884 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|Hcount[7]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.056      ; 1.084      ;
; 0.903 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.101      ;
; 0.913 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.111      ;
; 0.920 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.118      ;
; 0.934 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.045      ; 1.123      ;
; 0.938 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.374      ; 1.456      ;
; 0.938 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.374      ; 1.456      ;
; 0.957 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.155      ;
; 0.959 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.157      ;
; 0.973 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.171      ;
; 0.979 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.374      ; 1.497      ;
; 1.016 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.214      ;
; 1.046 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.244      ;
; 1.049 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.247      ;
; 1.055 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.253      ;
; 1.062 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.260      ;
; 1.075 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.053      ; 1.272      ;
; 1.088 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.045      ; 1.277      ;
; 1.105 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.303      ;
; 1.109 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.045      ; 1.298      ;
; 1.112 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.053      ; 1.309      ;
; 1.121 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.053      ; 1.318      ;
; 1.128 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.326      ;
; 1.131 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.329      ;
; 1.133 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.331      ;
; 1.139 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.337      ;
; 1.141 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.339      ;
; 1.144 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.045      ; 1.333      ;
; 1.165 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.053      ; 1.362      ;
; 1.182 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.053      ; 1.379      ;
; 1.185 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.053      ; 1.382      ;
; 1.215 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.413      ;
; 1.222 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.420      ;
; 1.230 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.374      ; 1.748      ;
; 1.230 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.428      ;
; 1.231 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.374      ; 1.749      ;
; 1.231 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.045      ; 1.420      ;
; 1.231 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.429      ;
; 1.233 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.431      ;
; 1.240 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.054      ; 1.438      ;
; 1.244 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.046      ; 1.434      ;
; 1.244 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.046      ; 1.434      ;
; 1.245 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.046      ; 1.435      ;
+-------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk50MHz'                                                         ;
+--------+--------------+----------------+-----------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+----------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk50MHz ; Rise       ; clk50MHz                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|tmp         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[0]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[10] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[11] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[12] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[13] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[14] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[15] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[16] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[17] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[18] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[19] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[1]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[20] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[21] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[22] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[23] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[24] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[25] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[26] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[27] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[28] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[29] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[2]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[30] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[3]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[4]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[5]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[6]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[7]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[8]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[9]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|tmp         ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[31] ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; clk50MHz~input|o          ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[0]|clk      ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[10]|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[11]|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[12]|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[13]|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[14]|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[15]|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[16]|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[17]|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[18]|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[19]|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[1]|clk      ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[20]|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[21]|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[22]|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[23]|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[24]|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[25]|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[26]|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[27]|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[28]|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[29]|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[2]|clk      ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[30]|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[3]|clk      ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[4]|clk      ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[5]|clk      ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[6]|clk      ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[7]|clk      ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[8]|clk      ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[9]|clk      ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|tmp|clk             ;
+--------+--------------+----------------+-----------------+----------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div:P_CLK|tmp'                                                                   ;
+--------+--------------+----------------+------------------+-------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------------------+------------+------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Video_On      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[0]     ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[1]     ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[2]     ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[3]     ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[5]     ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[6]     ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[7]     ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[8]     ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[9]     ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[2]     ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[8]     ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[4]     ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[0]     ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[1]     ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[3]     ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[4]     ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[5]     ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[6]     ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[7]     ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[9]     ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Video_On      ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[1]     ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[4]     ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[0]     ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[1]     ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[2]     ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[3]     ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[4]     ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[5]     ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[6]     ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[7]     ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[8]     ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[9]     ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Video_On      ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ;
+--------+--------------+----------------+------------------+-------------------+------------+------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk50MHz   ; 0.580 ; 0.736 ; Rise       ; clk50MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk50MHz   ; -0.027 ; -0.189 ; Rise       ; clk50MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+------------+-------------------+--------+--------+------------+-------------------+
; Data Port  ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+------------+-------------------+--------+--------+------------+-------------------+
; Horiz_Sync ; clk_div:P_CLK|tmp ; 5.288  ; 5.327  ; Rise       ; clk_div:P_CLK|tmp ;
; rgb[*]     ; clk_div:P_CLK|tmp ; 10.580 ; 10.527 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[0]    ; clk_div:P_CLK|tmp ; 10.371 ; 10.340 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[1]    ; clk_div:P_CLK|tmp ; 10.580 ; 10.527 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[2]    ; clk_div:P_CLK|tmp ; 10.171 ; 10.183 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[3]    ; clk_div:P_CLK|tmp ; 10.394 ; 10.365 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[4]    ; clk_div:P_CLK|tmp ; 10.363 ; 10.330 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[5]    ; clk_div:P_CLK|tmp ; 10.556 ; 10.511 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[6]    ; clk_div:P_CLK|tmp ; 10.385 ; 10.336 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[7]    ; clk_div:P_CLK|tmp ; 10.207 ; 10.216 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[8]    ; clk_div:P_CLK|tmp ; 10.350 ; 10.306 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[9]    ; clk_div:P_CLK|tmp ; 10.321 ; 10.300 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[10]   ; clk_div:P_CLK|tmp ; 10.218 ; 10.230 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[11]   ; clk_div:P_CLK|tmp ; 10.412 ; 10.421 ; Rise       ; clk_div:P_CLK|tmp ;
+------------+-------------------+--------+--------+------------+-------------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+------------+-------------------+-------+-------+------------+-------------------+
; Data Port  ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+------------+-------------------+-------+-------+------------+-------------------+
; Horiz_Sync ; clk_div:P_CLK|tmp ; 5.149 ; 5.188 ; Rise       ; clk_div:P_CLK|tmp ;
; rgb[*]     ; clk_div:P_CLK|tmp ; 6.589 ; 6.547 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[0]    ; clk_div:P_CLK|tmp ; 6.780 ; 6.697 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[1]    ; clk_div:P_CLK|tmp ; 6.980 ; 6.876 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[2]    ; clk_div:P_CLK|tmp ; 6.589 ; 6.547 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[3]    ; clk_div:P_CLK|tmp ; 6.800 ; 6.722 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[4]    ; clk_div:P_CLK|tmp ; 6.773 ; 6.688 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[5]    ; clk_div:P_CLK|tmp ; 6.957 ; 6.863 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[6]    ; clk_div:P_CLK|tmp ; 6.794 ; 6.694 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[7]    ; clk_div:P_CLK|tmp ; 6.622 ; 6.578 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[8]    ; clk_div:P_CLK|tmp ; 6.759 ; 6.665 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[9]    ; clk_div:P_CLK|tmp ; 6.731 ; 6.658 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[10]   ; clk_div:P_CLK|tmp ; 6.633 ; 6.591 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[11]   ; clk_div:P_CLK|tmp ; 6.819 ; 6.775 ; Rise       ; clk_div:P_CLK|tmp ;
+------------+-------------------+-------+-------+------------+-------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; button[1]  ; rgb[0]      ; 8.460 ; 8.330 ; 8.772 ; 8.797 ;
; button[1]  ; rgb[1]      ; 8.669 ; 8.517 ; 8.981 ; 8.984 ;
; button[1]  ; rgb[2]      ; 8.260 ; 8.173 ; 8.572 ; 8.640 ;
; button[1]  ; rgb[3]      ; 8.483 ; 8.355 ; 8.795 ; 8.822 ;
; button[1]  ; rgb[4]      ; 8.452 ; 8.320 ; 8.764 ; 8.787 ;
; button[1]  ; rgb[5]      ; 8.645 ; 8.501 ; 8.957 ; 8.968 ;
; button[1]  ; rgb[6]      ; 8.474 ; 8.326 ; 8.786 ; 8.793 ;
; button[1]  ; rgb[7]      ; 8.296 ; 8.206 ; 8.608 ; 8.673 ;
; button[1]  ; rgb[8]      ; 8.439 ; 8.296 ; 8.751 ; 8.763 ;
; button[1]  ; rgb[9]      ; 8.410 ; 8.290 ; 8.722 ; 8.757 ;
; button[1]  ; rgb[10]     ; 8.307 ; 8.220 ; 8.619 ; 8.687 ;
; button[1]  ; rgb[11]     ; 8.501 ; 8.411 ; 8.813 ; 8.878 ;
; button[2]  ; rgb[0]      ; 8.582 ; 7.904 ; 8.377 ; 8.819 ;
; button[2]  ; rgb[1]      ; 8.791 ; 8.091 ; 8.586 ; 9.006 ;
; button[2]  ; rgb[2]      ; 8.382 ; 7.747 ; 8.177 ; 8.662 ;
; button[2]  ; rgb[3]      ; 8.605 ; 7.929 ; 8.400 ; 8.844 ;
; button[2]  ; rgb[4]      ; 8.574 ; 7.894 ; 8.369 ; 8.809 ;
; button[2]  ; rgb[5]      ; 8.767 ; 8.075 ; 8.562 ; 8.990 ;
; button[2]  ; rgb[6]      ; 8.596 ; 7.900 ; 8.391 ; 8.815 ;
; button[2]  ; rgb[7]      ; 8.418 ; 7.780 ; 8.213 ; 8.695 ;
; button[2]  ; rgb[8]      ; 8.561 ; 7.870 ; 8.356 ; 8.785 ;
; button[2]  ; rgb[9]      ; 8.532 ; 7.864 ; 8.327 ; 8.779 ;
; button[2]  ; rgb[10]     ; 8.429 ; 7.794 ; 8.224 ; 8.709 ;
; button[2]  ; rgb[11]     ; 8.623 ; 7.985 ; 8.418 ; 8.900 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; button[1]  ; rgb[0]      ; 8.135 ; 8.065 ; 8.484 ; 8.450 ;
; button[1]  ; rgb[1]      ; 8.335 ; 8.244 ; 8.684 ; 8.629 ;
; button[1]  ; rgb[2]      ; 7.944 ; 7.915 ; 8.293 ; 8.300 ;
; button[1]  ; rgb[3]      ; 8.155 ; 8.090 ; 8.504 ; 8.475 ;
; button[1]  ; rgb[4]      ; 8.128 ; 8.056 ; 8.477 ; 8.441 ;
; button[1]  ; rgb[5]      ; 8.312 ; 8.231 ; 8.661 ; 8.616 ;
; button[1]  ; rgb[6]      ; 8.149 ; 8.062 ; 8.498 ; 8.447 ;
; button[1]  ; rgb[7]      ; 7.977 ; 7.946 ; 8.326 ; 8.331 ;
; button[1]  ; rgb[8]      ; 8.114 ; 8.033 ; 8.463 ; 8.418 ;
; button[1]  ; rgb[9]      ; 8.086 ; 8.026 ; 8.435 ; 8.411 ;
; button[1]  ; rgb[10]     ; 7.988 ; 7.959 ; 8.337 ; 8.344 ;
; button[1]  ; rgb[11]     ; 8.174 ; 8.143 ; 8.523 ; 8.528 ;
; button[2]  ; rgb[0]      ; 8.282 ; 7.654 ; 8.104 ; 8.539 ;
; button[2]  ; rgb[1]      ; 8.482 ; 7.833 ; 8.304 ; 8.718 ;
; button[2]  ; rgb[2]      ; 8.091 ; 7.504 ; 7.913 ; 8.389 ;
; button[2]  ; rgb[3]      ; 8.302 ; 7.679 ; 8.124 ; 8.564 ;
; button[2]  ; rgb[4]      ; 8.275 ; 7.645 ; 8.097 ; 8.530 ;
; button[2]  ; rgb[5]      ; 8.459 ; 7.820 ; 8.281 ; 8.705 ;
; button[2]  ; rgb[6]      ; 8.296 ; 7.651 ; 8.118 ; 8.536 ;
; button[2]  ; rgb[7]      ; 8.124 ; 7.535 ; 7.946 ; 8.420 ;
; button[2]  ; rgb[8]      ; 8.261 ; 7.622 ; 8.083 ; 8.507 ;
; button[2]  ; rgb[9]      ; 8.233 ; 7.615 ; 8.055 ; 8.500 ;
; button[2]  ; rgb[10]     ; 8.135 ; 7.548 ; 7.957 ; 8.433 ;
; button[2]  ; rgb[11]     ; 8.321 ; 7.732 ; 8.143 ; 8.617 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------+
; Fast 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; clk50MHz          ; -2.026 ; -51.070       ;
; clk_div:P_CLK|tmp ; -0.613 ; -6.266        ;
+-------------------+--------+---------------+


+--------------------------------------------+
; Fast 1200mV 0C Model Hold Summary          ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; clk50MHz          ; -0.033 ; -0.033        ;
; clk_div:P_CLK|tmp ; 0.187  ; 0.000         ;
+-------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; clk50MHz          ; -3.000 ; -37.872             ;
; clk_div:P_CLK|tmp ; -1.000 ; -42.000             ;
+-------------------+--------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk50MHz'                                                                                               ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -2.026 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.978      ;
; -2.022 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.974      ;
; -1.958 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.910      ;
; -1.954 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.906      ;
; -1.938 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.890      ;
; -1.935 ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.887      ;
; -1.917 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.869      ;
; -1.910 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.231     ; 2.666      ;
; -1.903 ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.854      ;
; -1.902 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.153      ; 3.042      ;
; -1.894 ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.846      ;
; -1.893 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.845      ;
; -1.892 ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.843      ;
; -1.890 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.842      ;
; -1.886 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.838      ;
; -1.885 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.837      ;
; -1.881 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.833      ;
; -1.870 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.822      ;
; -1.867 ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.819      ;
; -1.864 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.231     ; 2.620      ;
; -1.862 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.814      ;
; -1.858 ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.809      ;
; -1.851 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.803      ;
; -1.851 ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.802      ;
; -1.849 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.801      ;
; -1.849 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.801      ;
; -1.842 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.231     ; 2.598      ;
; -1.835 ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.786      ;
; -1.835 ; clk_div:P_CLK|counter[17] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.787      ;
; -1.826 ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.778      ;
; -1.825 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.777      ;
; -1.824 ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.775      ;
; -1.822 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.774      ;
; -1.819 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.771      ;
; -1.818 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[23] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.770      ;
; -1.817 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.769      ;
; -1.816 ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.768      ;
; -1.813 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.765      ;
; -1.813 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.765      ;
; -1.802 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.754      ;
; -1.799 ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.751      ;
; -1.797 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.749      ;
; -1.797 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.153      ; 2.937      ;
; -1.796 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.231     ; 2.552      ;
; -1.794 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.746      ;
; -1.790 ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.741      ;
; -1.788 ; clk_div:P_CLK|counter[17] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.740      ;
; -1.787 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.738      ;
; -1.785 ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.737      ;
; -1.783 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.735      ;
; -1.783 ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.734      ;
; -1.781 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.733      ;
; -1.781 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.733      ;
; -1.775 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.727      ;
; -1.774 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.231     ; 2.530      ;
; -1.774 ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.153      ; 2.914      ;
; -1.767 ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.718      ;
; -1.767 ; clk_div:P_CLK|counter[17] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.719      ;
; -1.761 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.153      ; 2.901      ;
; -1.758 ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.710      ;
; -1.757 ; clk_div:P_CLK|counter[3]  ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.708      ;
; -1.757 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.709      ;
; -1.756 ; clk_div:P_CLK|counter[6]  ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.707      ;
; -1.756 ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.707      ;
; -1.755 ; clk_div:P_CLK|counter[19] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.707      ;
; -1.754 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[22] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.706      ;
; -1.751 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.703      ;
; -1.750 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[21] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.702      ;
; -1.749 ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[1]  ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.034     ; 2.702      ;
; -1.749 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.701      ;
; -1.749 ; clk_div:P_CLK|counter[0]  ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.700      ;
; -1.748 ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.700      ;
; -1.745 ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.697      ;
; -1.745 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.697      ;
; -1.744 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.043     ; 2.688      ;
; -1.741 ; clk_div:P_CLK|counter[12] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.692      ;
; -1.739 ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.691      ;
; -1.738 ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.152      ; 2.877      ;
; -1.734 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.686      ;
; -1.731 ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.152      ; 2.870      ;
; -1.731 ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[24] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.683      ;
; -1.729 ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.681      ;
; -1.729 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[31] ; clk50MHz     ; clk50MHz    ; 1.000        ; 0.153      ; 2.869      ;
; -1.728 ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.231     ; 2.484      ;
; -1.727 ; clk_div:P_CLK|counter[11] ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.678      ;
; -1.727 ; clk_div:P_CLK|counter[12] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.678      ;
; -1.726 ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.678      ;
; -1.726 ; clk_div:P_CLK|counter[8]  ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.677      ;
; -1.725 ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.677      ;
; -1.724 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.675      ;
; -1.722 ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.673      ;
; -1.720 ; clk_div:P_CLK|counter[17] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.672      ;
; -1.719 ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[28] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.670      ;
; -1.719 ; clk_div:P_CLK|counter[1]  ; clk_div:P_CLK|counter[30] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.670      ;
; -1.717 ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[27] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.669      ;
; -1.715 ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[26] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.667      ;
; -1.715 ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.666      ;
; -1.713 ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[23] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.665      ;
; -1.713 ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[25] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.035     ; 2.665      ;
; -1.711 ; clk_div:P_CLK|counter[3]  ; clk_div:P_CLK|counter[29] ; clk50MHz     ; clk50MHz    ; 1.000        ; -0.036     ; 2.662      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div:P_CLK|tmp'                                                                                                                   ;
+--------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+
; -0.613 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.565      ;
; -0.576 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.041     ; 1.522      ;
; -0.553 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.504      ;
; -0.543 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.495      ;
; -0.532 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.484      ;
; -0.532 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.041     ; 1.478      ;
; -0.531 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.483      ;
; -0.502 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.041     ; 1.448      ;
; -0.471 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.422      ;
; -0.468 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.419      ;
; -0.460 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.411      ;
; -0.451 ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.403      ;
; -0.446 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.398      ;
; -0.444 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.395      ;
; -0.443 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.394      ;
; -0.439 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.390      ;
; -0.439 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.390      ;
; -0.432 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.383      ;
; -0.429 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.381      ;
; -0.428 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.380      ;
; -0.428 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.380      ;
; -0.428 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.380      ;
; -0.427 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.379      ;
; -0.427 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.379      ;
; -0.424 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.376      ;
; -0.415 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.042     ; 1.360      ;
; -0.410 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.042     ; 1.355      ;
; -0.410 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.362      ;
; -0.409 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.360      ;
; -0.400 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.352      ;
; -0.394 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.041     ; 1.340      ;
; -0.394 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.345      ;
; -0.388 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.041     ; 1.334      ;
; -0.382 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.041     ; 1.328      ;
; -0.381 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.333      ;
; -0.380 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.332      ;
; -0.380 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.332      ;
; -0.380 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.332      ;
; -0.379 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.331      ;
; -0.379 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.331      ;
; -0.377 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.041     ; 1.323      ;
; -0.376 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.328      ;
; -0.371 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.042     ; 1.316      ;
; -0.371 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.322      ;
; -0.370 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.321      ;
; -0.369 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.321      ;
; -0.368 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.320      ;
; -0.368 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.320      ;
; -0.368 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.320      ;
; -0.367 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.319      ;
; -0.367 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.041     ; 1.313      ;
; -0.366 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.041     ; 1.312      ;
; -0.366 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.042     ; 1.311      ;
; -0.366 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.041     ; 1.312      ;
; -0.365 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.041     ; 1.311      ;
; -0.365 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.041     ; 1.311      ;
; -0.365 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.317      ;
; -0.364 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.316      ;
; -0.364 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.041     ; 1.310      ;
; -0.354 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.305      ;
; -0.354 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.306      ;
; -0.352 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.303      ;
; -0.351 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.303      ;
; -0.343 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.294      ;
; -0.343 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.295      ;
; -0.342 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.294      ;
; -0.342 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.293      ;
; -0.341 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.293      ;
; -0.341 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.042     ; 1.286      ;
; -0.340 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.291      ;
; -0.340 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.292      ;
; -0.340 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.292      ;
; -0.340 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.292      ;
; -0.339 ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.290      ;
; -0.339 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.291      ;
; -0.337 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.288      ;
; -0.336 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.287      ;
; -0.336 ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.288      ;
; -0.336 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.288      ;
; -0.336 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.042     ; 1.281      ;
; -0.334 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.285      ;
; -0.333 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.284      ;
; -0.330 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.281      ;
; -0.323 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.274      ;
; -0.323 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.274      ;
; -0.323 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.041     ; 1.269      ;
; -0.322 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.041     ; 1.268      ;
; -0.322 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.041     ; 1.268      ;
; -0.321 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.272      ;
; -0.321 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.041     ; 1.267      ;
; -0.321 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.041     ; 1.267      ;
; -0.320 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.041     ; 1.266      ;
; -0.317 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.269      ;
; -0.311 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.262      ;
; -0.311 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.263      ;
; -0.303 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.036     ; 1.254      ;
; -0.297 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.035     ; 1.249      ;
; -0.295 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.041     ; 1.241      ;
; -0.293 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.041     ; 1.239      ;
; -0.292 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 1.000        ; -0.041     ; 1.238      ;
+--------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk50MHz'                                                                                                     ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; -0.033 ; clk_div:P_CLK|tmp         ; clk_div:P_CLK|tmp         ; clk_div:P_CLK|tmp ; clk50MHz    ; 0.000        ; 1.409      ; 1.595      ;
; 0.260  ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.231      ; 0.575      ;
; 0.271  ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.231      ; 0.586      ;
; 0.298  ; clk_div:P_CLK|counter[8]  ; clk_div:P_CLK|counter[8]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298  ; clk_div:P_CLK|counter[31] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.043      ; 0.425      ;
; 0.299  ; clk_div:P_CLK|counter[11] ; clk_div:P_CLK|counter[11] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; clk_div:P_CLK|counter[9]  ; clk_div:P_CLK|counter[9]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.304  ; clk_div:P_CLK|counter[6]  ; clk_div:P_CLK|counter[6]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.424      ;
; 0.305  ; clk_div:P_CLK|counter[15] ; clk_div:P_CLK|counter[15] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; clk_div:P_CLK|counter[14] ; clk_div:P_CLK|counter[14] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; clk_div:P_CLK|counter[13] ; clk_div:P_CLK|counter[13] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[5]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; clk_div:P_CLK|counter[3]  ; clk_div:P_CLK|counter[3]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; clk_div:P_CLK|counter[2]  ; clk_div:P_CLK|counter[2]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.306  ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[22] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[18] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[16] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.425      ;
; 0.306  ; clk_div:P_CLK|counter[12] ; clk_div:P_CLK|counter[12] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[7]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[4]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.307  ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[27] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_div:P_CLK|counter[30] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[24] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[21] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[20] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_div:P_CLK|counter[19] ; clk_div:P_CLK|counter[19] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307  ; clk_div:P_CLK|counter[17] ; clk_div:P_CLK|counter[17] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.426      ;
; 0.308  ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[26] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[25] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[23] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.427      ;
; 0.326  ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.231      ; 0.641      ;
; 0.338  ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.231      ; 0.653      ;
; 0.365  ; clk_div:P_CLK|counter[10] ; clk_div:P_CLK|counter[10] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.485      ;
; 0.393  ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.231      ; 0.708      ;
; 0.405  ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.231      ; 0.720      ;
; 0.447  ; clk_div:P_CLK|counter[8]  ; clk_div:P_CLK|counter[9]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.567      ;
; 0.453  ; clk_div:P_CLK|counter[6]  ; clk_div:P_CLK|counter[7]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.573      ;
; 0.454  ; clk_div:P_CLK|counter[14] ; clk_div:P_CLK|counter[15] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; clk_div:P_CLK|counter[2]  ; clk_div:P_CLK|counter[3]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.574      ;
; 0.455  ; clk_div:P_CLK|counter[12] ; clk_div:P_CLK|counter[13] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[5]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[19] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[17] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.574      ;
; 0.455  ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[23] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.574      ;
; 0.456  ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[21] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.575      ;
; 0.456  ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[25] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.575      ;
; 0.457  ; clk_div:P_CLK|counter[11] ; clk_div:P_CLK|counter[12] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.577      ;
; 0.457  ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[27] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.576      ;
; 0.457  ; clk_div:P_CLK|counter[9]  ; clk_div:P_CLK|counter[10] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.577      ;
; 0.458  ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.231      ; 0.773      ;
; 0.460  ; clk_div:P_CLK|counter[9]  ; clk_div:P_CLK|counter[11] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.580      ;
; 0.460  ; clk_div:P_CLK|counter[11] ; clk_div:P_CLK|counter[13] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.580      ;
; 0.463  ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[6]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.583      ;
; 0.463  ; clk_div:P_CLK|counter[13] ; clk_div:P_CLK|counter[14] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.583      ;
; 0.463  ; clk_div:P_CLK|counter[3]  ; clk_div:P_CLK|counter[4]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.583      ;
; 0.464  ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[8]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; clk_div:P_CLK|counter[15] ; clk_div:P_CLK|counter[16] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.583      ;
; 0.464  ; clk_div:P_CLK|counter[29] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.583      ;
; 0.465  ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[22] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clk_div:P_CLK|counter[17] ; clk_div:P_CLK|counter[18] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.584      ;
; 0.465  ; clk_div:P_CLK|counter[19] ; clk_div:P_CLK|counter[20] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.584      ;
; 0.466  ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[24] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[26] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.585      ;
; 0.466  ; clk_div:P_CLK|counter[5]  ; clk_div:P_CLK|counter[7]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.586      ;
; 0.466  ; clk_div:P_CLK|counter[13] ; clk_div:P_CLK|counter[15] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.586      ;
; 0.466  ; clk_div:P_CLK|counter[3]  ; clk_div:P_CLK|counter[5]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.586      ;
; 0.467  ; clk_div:P_CLK|counter[7]  ; clk_div:P_CLK|counter[9]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.587      ;
; 0.467  ; clk_div:P_CLK|counter[15] ; clk_div:P_CLK|counter[17] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.586      ;
; 0.468  ; clk_div:P_CLK|counter[17] ; clk_div:P_CLK|counter[19] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clk_div:P_CLK|counter[21] ; clk_div:P_CLK|counter[23] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clk_div:P_CLK|counter[27] ; clk_div:P_CLK|counter[29] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.587      ;
; 0.468  ; clk_div:P_CLK|counter[19] ; clk_div:P_CLK|counter[21] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.587      ;
; 0.469  ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[25] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.588      ;
; 0.469  ; clk_div:P_CLK|counter[25] ; clk_div:P_CLK|counter[27] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.588      ;
; 0.471  ; clk_div:P_CLK|counter[23] ; clk_div:P_CLK|counter[31] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.231      ; 0.786      ;
; 0.510  ; clk_div:P_CLK|counter[8]  ; clk_div:P_CLK|counter[10] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.630      ;
; 0.513  ; clk_div:P_CLK|counter[8]  ; clk_div:P_CLK|counter[11] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.633      ;
; 0.514  ; clk_div:P_CLK|counter[10] ; clk_div:P_CLK|counter[11] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.634      ;
; 0.516  ; clk_div:P_CLK|counter[6]  ; clk_div:P_CLK|counter[8]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.636      ;
; 0.517  ; clk_div:P_CLK|counter[2]  ; clk_div:P_CLK|counter[4]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.637      ;
; 0.518  ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[6]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.638      ;
; 0.518  ; clk_div:P_CLK|counter[12] ; clk_div:P_CLK|counter[14] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.638      ;
; 0.518  ; clk_div:P_CLK|counter[14] ; clk_div:P_CLK|counter[16] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.637      ;
; 0.518  ; clk_div:P_CLK|counter[16] ; clk_div:P_CLK|counter[18] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.637      ;
; 0.518  ; clk_div:P_CLK|counter[18] ; clk_div:P_CLK|counter[20] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.637      ;
; 0.518  ; clk_div:P_CLK|counter[22] ; clk_div:P_CLK|counter[24] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.637      ;
; 0.519  ; clk_div:P_CLK|counter[28] ; clk_div:P_CLK|counter[30] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.638      ;
; 0.519  ; clk_div:P_CLK|counter[20] ; clk_div:P_CLK|counter[22] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.638      ;
; 0.519  ; clk_div:P_CLK|counter[24] ; clk_div:P_CLK|counter[26] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.638      ;
; 0.519  ; clk_div:P_CLK|counter[6]  ; clk_div:P_CLK|counter[9]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.639      ;
; 0.520  ; clk_div:P_CLK|counter[26] ; clk_div:P_CLK|counter[28] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.639      ;
; 0.520  ; clk_div:P_CLK|counter[2]  ; clk_div:P_CLK|counter[5]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.640      ;
; 0.521  ; clk_div:P_CLK|counter[0]  ; clk_div:P_CLK|counter[0]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.640      ;
; 0.521  ; clk_div:P_CLK|counter[4]  ; clk_div:P_CLK|counter[7]  ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.641      ;
; 0.521  ; clk_div:P_CLK|counter[12] ; clk_div:P_CLK|counter[15] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.036      ; 0.641      ;
; 0.521  ; clk_div:P_CLK|counter[14] ; clk_div:P_CLK|counter[17] ; clk50MHz          ; clk50MHz    ; 0.000        ; 0.035      ; 0.640      ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div:P_CLK|tmp'                                                                                                                   ;
+-------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.187 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.035      ; 0.307      ;
; 0.232 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.225      ; 0.541      ;
; 0.268 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.225      ; 0.577      ;
; 0.283 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|Vcount[9]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.403      ;
; 0.284 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|Vcount[7]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.404      ;
; 0.290 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|Hcount[5]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.410      ;
; 0.310 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.431      ;
; 0.316 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.436      ;
; 0.318 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.438      ;
; 0.318 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.438      ;
; 0.323 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.443      ;
; 0.347 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|Hcount[0]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.467      ;
; 0.349 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|Vcount[1]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.035      ; 0.468      ;
; 0.353 ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; VGA_sync_gen:VGA_GEN|Vcount[2]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.473      ;
; 0.353 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|Hcount[9]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.473      ;
; 0.356 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.476      ;
; 0.356 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|Hcount[2]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.476      ;
; 0.364 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|Vcount[3]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.035      ; 0.483      ;
; 0.367 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.225      ; 0.676      ;
; 0.371 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|Hcount[8]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.491      ;
; 0.372 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|Vcount[5]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.035      ; 0.491      ;
; 0.376 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|Hcount[3]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.496      ;
; 0.385 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.505      ;
; 0.422 ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.542      ;
; 0.443 ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.035      ; 0.562      ;
; 0.458 ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ; VGA_sync_gen:VGA_GEN|Vcount[8]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.035      ; 0.577      ;
; 0.459 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.579      ;
; 0.463 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|Vcount[6]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.035      ; 0.582      ;
; 0.465 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.585      ;
; 0.468 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.589      ;
; 0.472 ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; VGA_sync_gen:VGA_GEN|Vcount[4]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.035      ; 0.591      ;
; 0.472 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.592      ;
; 0.475 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.595      ;
; 0.479 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.225      ; 0.788      ;
; 0.479 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.599      ;
; 0.480 ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.600      ;
; 0.481 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|Hcount[1]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.037      ; 0.602      ;
; 0.482 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|Hcount[4]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.030      ; 0.596      ;
; 0.484 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|Hcount[6]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.037      ; 0.605      ;
; 0.506 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|Hcount[7]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.037      ; 0.627      ;
; 0.522 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.642      ;
; 0.525 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.645      ;
; 0.528 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.648      ;
; 0.531 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.651      ;
; 0.538 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.658      ;
; 0.539 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.659      ;
; 0.541 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.661      ;
; 0.542 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.662      ;
; 0.543 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.030      ; 0.657      ;
; 0.543 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.663      ;
; 0.545 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.225      ; 0.854      ;
; 0.546 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.666      ;
; 0.547 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.225      ; 0.856      ;
; 0.578 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.225      ; 0.887      ;
; 0.591 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.711      ;
; 0.594 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.714      ;
; 0.607 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.727      ;
; 0.612 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.732      ;
; 0.628 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.748      ;
; 0.635 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.755      ;
; 0.645 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.035      ; 0.764      ;
; 0.645 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.035      ; 0.764      ;
; 0.646 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.035      ; 0.765      ;
; 0.654 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.774      ;
; 0.662 ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.030      ; 0.776      ;
; 0.668 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.030      ; 0.782      ;
; 0.670 ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.790      ;
; 0.674 ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.030      ; 0.788      ;
; 0.675 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.795      ;
; 0.680 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.800      ;
; 0.680 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.800      ;
; 0.681 ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.801      ;
; 0.685 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.805      ;
; 0.686 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.806      ;
; 0.698 ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.035      ; 0.817      ;
; 0.714 ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.225      ; 1.023      ;
; 0.715 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.225      ; 1.024      ;
; 0.716 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.035      ; 0.835      ;
; 0.717 ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.035      ; 0.836      ;
; 0.723 ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; VGA_sync_gen:VGA_GEN|Video_On      ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.030      ; 0.837      ;
; 0.730 ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ; VGA_sync_gen:VGA_GEN|Vcount[0]     ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.035      ; 0.849      ;
; 0.731 ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.030      ; 0.845      ;
; 0.740 ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.035      ; 0.859      ;
; 0.740 ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.860      ;
; 0.744 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.864      ;
; 0.745 ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.036      ; 0.865      ;
; 0.751 ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.035      ; 0.870      ;
; 0.752 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.030      ; 0.866      ;
; 0.752 ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 0.000        ; 0.030      ; 0.866      ;
+-------+------------------------------------+------------------------------------+-------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk50MHz'                                                         ;
+--------+--------------+----------------+-----------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+----------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk50MHz ; Rise       ; clk50MHz                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk50MHz ; Rise       ; clk_div:P_CLK|tmp         ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[31] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[0]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[10] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[11] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[12] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[13] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[14] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[15] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[16] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[17] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[18] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[19] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[1]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[20] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[21] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[22] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[23] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[24] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[25] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[26] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[27] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[28] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[29] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[2]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[30] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[3]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[4]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[5]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[6]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[7]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[8]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|counter[9]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk50MHz ; Rise       ; clk_div:P_CLK|tmp         ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[31]|clk     ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; clk50MHz~input|o          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[10]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[11]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[12]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[13]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[14]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[15]|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[2]|clk      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[3]|clk      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[4]|clk      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[5]|clk      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[6]|clk      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[7]|clk      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[8]|clk      ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[9]|clk      ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[0]|clk      ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[16]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[17]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[18]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[19]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[1]|clk      ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[20]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[21]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[22]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[23]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[24]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[25]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[26]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[27]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[28]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[29]|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk50MHz ; Rise       ; P_CLK|counter[30]|clk     ;
+--------+--------------+----------------+-----------------+----------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div:P_CLK|tmp'                                                                   ;
+--------+--------------+----------------+------------------+-------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------------------+------------+------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Video_On      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Horiz_Sync    ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[1]     ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[2]     ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[8]     ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[0] ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[1] ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[3] ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[4] ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[5] ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[6] ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[8] ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[0]     ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[2]     ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[3]     ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[4]     ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[5]     ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[6]     ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[7]     ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[8]     ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[9]     ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[0]     ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[1]     ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[3]     ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[4]     ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[5]     ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[6]     ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[7]     ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[9]     ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Video_On      ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[0] ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[1] ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[2] ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[3] ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[4] ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[5] ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[6] ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[7] ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[8] ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_hcount[9] ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[2] ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[7] ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|tmp_vcount[9] ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[0]     ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[1]     ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[2]     ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[3]     ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[4]     ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[5]     ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[6]     ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[7]     ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[8]     ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Hcount[9]     ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[0]     ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[1]     ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[2]     ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[3]     ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[4]     ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; clk_div:P_CLK|tmp ; Rise       ; VGA_sync_gen:VGA_GEN|Vcount[5]     ;
+--------+--------------+----------------+------------------+-------------------+------------+------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk50MHz   ; 0.380 ; 0.630 ; Rise       ; clk50MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk50MHz   ; -0.037 ; -0.304 ; Rise       ; clk50MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+------------+-------------------+-------+-------+------------+-------------------+
; Data Port  ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+------------+-------------------+-------+-------+------------+-------------------+
; Horiz_Sync ; clk_div:P_CLK|tmp ; 3.399 ; 3.344 ; Rise       ; clk_div:P_CLK|tmp ;
; rgb[*]     ; clk_div:P_CLK|tmp ; 6.452 ; 6.849 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[0]    ; clk_div:P_CLK|tmp ; 6.343 ; 6.724 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[1]    ; clk_div:P_CLK|tmp ; 6.449 ; 6.845 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[2]    ; clk_div:P_CLK|tmp ; 6.239 ; 6.615 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[3]    ; clk_div:P_CLK|tmp ; 6.355 ; 6.741 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[4]    ; clk_div:P_CLK|tmp ; 6.339 ; 6.719 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[5]    ; clk_div:P_CLK|tmp ; 6.452 ; 6.849 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[6]    ; clk_div:P_CLK|tmp ; 6.329 ; 6.710 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[7]    ; clk_div:P_CLK|tmp ; 6.242 ; 6.609 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[8]    ; clk_div:P_CLK|tmp ; 6.314 ; 6.684 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[9]    ; clk_div:P_CLK|tmp ; 6.305 ; 6.678 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[10]   ; clk_div:P_CLK|tmp ; 6.243 ; 6.619 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[11]   ; clk_div:P_CLK|tmp ; 6.370 ; 6.757 ; Rise       ; clk_div:P_CLK|tmp ;
+------------+-------------------+-------+-------+------------+-------------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+------------+-------------------+-------+-------+------------+-------------------+
; Data Port  ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+------------+-------------------+-------+-------+------------+-------------------+
; Horiz_Sync ; clk_div:P_CLK|tmp ; 3.307 ; 3.255 ; Rise       ; clk_div:P_CLK|tmp ;
; rgb[*]     ; clk_div:P_CLK|tmp ; 4.092 ; 4.290 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[0]    ; clk_div:P_CLK|tmp ; 4.193 ; 4.401 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[1]    ; clk_div:P_CLK|tmp ; 4.293 ; 4.516 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[2]    ; clk_div:P_CLK|tmp ; 4.092 ; 4.296 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[3]    ; clk_div:P_CLK|tmp ; 4.203 ; 4.415 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[4]    ; clk_div:P_CLK|tmp ; 4.189 ; 4.396 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[5]    ; clk_div:P_CLK|tmp ; 4.297 ; 4.521 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[6]    ; clk_div:P_CLK|tmp ; 4.179 ; 4.386 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[7]    ; clk_div:P_CLK|tmp ; 4.096 ; 4.290 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[8]    ; clk_div:P_CLK|tmp ; 4.165 ; 4.363 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[9]    ; clk_div:P_CLK|tmp ; 4.155 ; 4.356 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[10]   ; clk_div:P_CLK|tmp ; 4.097 ; 4.300 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[11]   ; clk_div:P_CLK|tmp ; 4.218 ; 4.432 ; Rise       ; clk_div:P_CLK|tmp ;
+------------+-------------------+-------+-------+------------+-------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; button[1]  ; rgb[0]      ; 5.280 ; 5.438 ; 5.832 ; 6.094 ;
; button[1]  ; rgb[1]      ; 5.386 ; 5.559 ; 5.938 ; 6.215 ;
; button[1]  ; rgb[2]      ; 5.176 ; 5.329 ; 5.728 ; 5.985 ;
; button[1]  ; rgb[3]      ; 5.292 ; 5.455 ; 5.844 ; 6.111 ;
; button[1]  ; rgb[4]      ; 5.276 ; 5.433 ; 5.828 ; 6.089 ;
; button[1]  ; rgb[5]      ; 5.389 ; 5.563 ; 5.941 ; 6.219 ;
; button[1]  ; rgb[6]      ; 5.266 ; 5.424 ; 5.818 ; 6.080 ;
; button[1]  ; rgb[7]      ; 5.179 ; 5.323 ; 5.731 ; 5.979 ;
; button[1]  ; rgb[8]      ; 5.251 ; 5.398 ; 5.803 ; 6.054 ;
; button[1]  ; rgb[9]      ; 5.242 ; 5.392 ; 5.794 ; 6.048 ;
; button[1]  ; rgb[10]     ; 5.180 ; 5.333 ; 5.732 ; 5.989 ;
; button[1]  ; rgb[11]     ; 5.307 ; 5.471 ; 5.859 ; 6.127 ;
; button[2]  ; rgb[0]      ; 5.299 ; 5.152 ; 5.594 ; 6.107 ;
; button[2]  ; rgb[1]      ; 5.405 ; 5.273 ; 5.700 ; 6.228 ;
; button[2]  ; rgb[2]      ; 5.195 ; 5.043 ; 5.490 ; 5.998 ;
; button[2]  ; rgb[3]      ; 5.311 ; 5.169 ; 5.606 ; 6.124 ;
; button[2]  ; rgb[4]      ; 5.295 ; 5.147 ; 5.590 ; 6.102 ;
; button[2]  ; rgb[5]      ; 5.408 ; 5.277 ; 5.703 ; 6.232 ;
; button[2]  ; rgb[6]      ; 5.285 ; 5.138 ; 5.580 ; 6.093 ;
; button[2]  ; rgb[7]      ; 5.198 ; 5.037 ; 5.493 ; 5.992 ;
; button[2]  ; rgb[8]      ; 5.270 ; 5.112 ; 5.565 ; 6.067 ;
; button[2]  ; rgb[9]      ; 5.261 ; 5.106 ; 5.556 ; 6.061 ;
; button[2]  ; rgb[10]     ; 5.199 ; 5.047 ; 5.494 ; 6.002 ;
; button[2]  ; rgb[11]     ; 5.326 ; 5.185 ; 5.621 ; 6.140 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; button[1]  ; rgb[0]      ; 5.079 ; 5.266 ; 5.651 ; 5.869 ;
; button[1]  ; rgb[1]      ; 5.179 ; 5.381 ; 5.751 ; 5.984 ;
; button[1]  ; rgb[2]      ; 4.978 ; 5.161 ; 5.550 ; 5.764 ;
; button[1]  ; rgb[3]      ; 5.089 ; 5.280 ; 5.661 ; 5.883 ;
; button[1]  ; rgb[4]      ; 5.075 ; 5.261 ; 5.647 ; 5.864 ;
; button[1]  ; rgb[5]      ; 5.183 ; 5.386 ; 5.755 ; 5.989 ;
; button[1]  ; rgb[6]      ; 5.065 ; 5.251 ; 5.637 ; 5.854 ;
; button[1]  ; rgb[7]      ; 4.982 ; 5.155 ; 5.554 ; 5.758 ;
; button[1]  ; rgb[8]      ; 5.051 ; 5.228 ; 5.623 ; 5.831 ;
; button[1]  ; rgb[9]      ; 5.041 ; 5.221 ; 5.613 ; 5.824 ;
; button[1]  ; rgb[10]     ; 4.983 ; 5.165 ; 5.555 ; 5.768 ;
; button[1]  ; rgb[11]     ; 5.104 ; 5.297 ; 5.676 ; 5.900 ;
; button[2]  ; rgb[0]      ; 5.115 ; 4.989 ; 5.421 ; 5.924 ;
; button[2]  ; rgb[1]      ; 5.215 ; 5.104 ; 5.521 ; 6.039 ;
; button[2]  ; rgb[2]      ; 5.014 ; 4.884 ; 5.320 ; 5.819 ;
; button[2]  ; rgb[3]      ; 5.125 ; 5.003 ; 5.431 ; 5.938 ;
; button[2]  ; rgb[4]      ; 5.111 ; 4.984 ; 5.417 ; 5.919 ;
; button[2]  ; rgb[5]      ; 5.219 ; 5.109 ; 5.525 ; 6.044 ;
; button[2]  ; rgb[6]      ; 5.101 ; 4.974 ; 5.407 ; 5.909 ;
; button[2]  ; rgb[7]      ; 5.018 ; 4.878 ; 5.324 ; 5.813 ;
; button[2]  ; rgb[8]      ; 5.087 ; 4.951 ; 5.393 ; 5.886 ;
; button[2]  ; rgb[9]      ; 5.077 ; 4.944 ; 5.383 ; 5.879 ;
; button[2]  ; rgb[10]     ; 5.019 ; 4.888 ; 5.325 ; 5.823 ;
; button[2]  ; rgb[11]     ; 5.140 ; 5.020 ; 5.446 ; 5.955 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+--------------------+----------+--------+----------+---------+---------------------+
; Clock              ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack   ; -4.442   ; -0.033 ; N/A      ; N/A     ; -3.000              ;
;  clk50MHz          ; -4.442   ; -0.033 ; N/A      ; N/A     ; -3.000              ;
;  clk_div:P_CLK|tmp ; -1.918   ; 0.187  ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS    ; -147.685 ; -0.033 ; 0.0      ; 0.0     ; -79.872             ;
;  clk50MHz          ; -117.412 ; -0.033 ; N/A      ; N/A     ; -37.872             ;
;  clk_div:P_CLK|tmp ; -30.273  ; 0.000  ; N/A      ; N/A     ; -42.000             ;
+--------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk50MHz   ; 0.623 ; 0.736 ; Rise       ; clk50MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk50MHz   ; -0.011 ; -0.134 ; Rise       ; clk50MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+------------+-------------------+--------+--------+------------+-------------------+
; Data Port  ; Clock Port        ; Rise   ; Fall   ; Clock Edge ; Clock Reference   ;
+------------+-------------------+--------+--------+------------+-------------------+
; Horiz_Sync ; clk_div:P_CLK|tmp ; 5.677  ; 5.677  ; Rise       ; clk_div:P_CLK|tmp ;
; rgb[*]     ; clk_div:P_CLK|tmp ; 11.410 ; 11.526 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[0]    ; clk_div:P_CLK|tmp ; 11.196 ; 11.345 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[1]    ; clk_div:P_CLK|tmp ; 11.410 ; 11.526 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[2]    ; clk_div:P_CLK|tmp ; 10.977 ; 11.109 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[3]    ; clk_div:P_CLK|tmp ; 11.220 ; 11.374 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[4]    ; clk_div:P_CLK|tmp ; 11.184 ; 11.330 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[5]    ; clk_div:P_CLK|tmp ; 11.386 ; 11.513 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[6]    ; clk_div:P_CLK|tmp ; 11.204 ; 11.338 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[7]    ; clk_div:P_CLK|tmp ; 11.018 ; 11.193 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[8]    ; clk_div:P_CLK|tmp ; 11.169 ; 11.313 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[9]    ; clk_div:P_CLK|tmp ; 11.140 ; 11.284 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[10]   ; clk_div:P_CLK|tmp ; 11.032 ; 11.207 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[11]   ; clk_div:P_CLK|tmp ; 11.237 ; 11.391 ; Rise       ; clk_div:P_CLK|tmp ;
+------------+-------------------+--------+--------+------------+-------------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+------------+-------------------+-------+-------+------------+-------------------+
; Data Port  ; Clock Port        ; Rise  ; Fall  ; Clock Edge ; Clock Reference   ;
+------------+-------------------+-------+-------+------------+-------------------+
; Horiz_Sync ; clk_div:P_CLK|tmp ; 3.307 ; 3.255 ; Rise       ; clk_div:P_CLK|tmp ;
; rgb[*]     ; clk_div:P_CLK|tmp ; 4.092 ; 4.290 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[0]    ; clk_div:P_CLK|tmp ; 4.193 ; 4.401 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[1]    ; clk_div:P_CLK|tmp ; 4.293 ; 4.516 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[2]    ; clk_div:P_CLK|tmp ; 4.092 ; 4.296 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[3]    ; clk_div:P_CLK|tmp ; 4.203 ; 4.415 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[4]    ; clk_div:P_CLK|tmp ; 4.189 ; 4.396 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[5]    ; clk_div:P_CLK|tmp ; 4.297 ; 4.521 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[6]    ; clk_div:P_CLK|tmp ; 4.179 ; 4.386 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[7]    ; clk_div:P_CLK|tmp ; 4.096 ; 4.290 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[8]    ; clk_div:P_CLK|tmp ; 4.165 ; 4.363 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[9]    ; clk_div:P_CLK|tmp ; 4.155 ; 4.356 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[10]   ; clk_div:P_CLK|tmp ; 4.097 ; 4.300 ; Rise       ; clk_div:P_CLK|tmp ;
;  rgb[11]   ; clk_div:P_CLK|tmp ; 4.218 ; 4.432 ; Rise       ; clk_div:P_CLK|tmp ;
+------------+-------------------+-------+-------+------------+-------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; button[1]  ; rgb[0]      ; 9.158 ; 9.120 ; 9.547 ; 9.684 ;
; button[1]  ; rgb[1]      ; 9.372 ; 9.301 ; 9.761 ; 9.865 ;
; button[1]  ; rgb[2]      ; 8.939 ; 8.884 ; 9.328 ; 9.448 ;
; button[1]  ; rgb[3]      ; 9.182 ; 9.149 ; 9.571 ; 9.713 ;
; button[1]  ; rgb[4]      ; 9.146 ; 9.105 ; 9.535 ; 9.669 ;
; button[1]  ; rgb[5]      ; 9.348 ; 9.288 ; 9.737 ; 9.852 ;
; button[1]  ; rgb[6]      ; 9.166 ; 9.113 ; 9.555 ; 9.677 ;
; button[1]  ; rgb[7]      ; 8.980 ; 8.968 ; 9.369 ; 9.532 ;
; button[1]  ; rgb[8]      ; 9.131 ; 9.088 ; 9.520 ; 9.652 ;
; button[1]  ; rgb[9]      ; 9.102 ; 9.059 ; 9.491 ; 9.623 ;
; button[1]  ; rgb[10]     ; 8.994 ; 8.982 ; 9.383 ; 9.546 ;
; button[1]  ; rgb[11]     ; 9.199 ; 9.166 ; 9.588 ; 9.730 ;
; button[2]  ; rgb[0]      ; 9.272 ; 8.660 ; 9.104 ; 9.696 ;
; button[2]  ; rgb[1]      ; 9.486 ; 8.841 ; 9.318 ; 9.877 ;
; button[2]  ; rgb[2]      ; 9.053 ; 8.424 ; 8.885 ; 9.460 ;
; button[2]  ; rgb[3]      ; 9.296 ; 8.689 ; 9.128 ; 9.725 ;
; button[2]  ; rgb[4]      ; 9.260 ; 8.645 ; 9.092 ; 9.681 ;
; button[2]  ; rgb[5]      ; 9.462 ; 8.828 ; 9.294 ; 9.864 ;
; button[2]  ; rgb[6]      ; 9.280 ; 8.653 ; 9.112 ; 9.689 ;
; button[2]  ; rgb[7]      ; 9.094 ; 8.508 ; 8.926 ; 9.544 ;
; button[2]  ; rgb[8]      ; 9.245 ; 8.628 ; 9.077 ; 9.664 ;
; button[2]  ; rgb[9]      ; 9.216 ; 8.599 ; 9.048 ; 9.635 ;
; button[2]  ; rgb[10]     ; 9.108 ; 8.522 ; 8.940 ; 9.558 ;
; button[2]  ; rgb[11]     ; 9.313 ; 8.706 ; 9.145 ; 9.742 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; button[1]  ; rgb[0]      ; 5.079 ; 5.266 ; 5.651 ; 5.869 ;
; button[1]  ; rgb[1]      ; 5.179 ; 5.381 ; 5.751 ; 5.984 ;
; button[1]  ; rgb[2]      ; 4.978 ; 5.161 ; 5.550 ; 5.764 ;
; button[1]  ; rgb[3]      ; 5.089 ; 5.280 ; 5.661 ; 5.883 ;
; button[1]  ; rgb[4]      ; 5.075 ; 5.261 ; 5.647 ; 5.864 ;
; button[1]  ; rgb[5]      ; 5.183 ; 5.386 ; 5.755 ; 5.989 ;
; button[1]  ; rgb[6]      ; 5.065 ; 5.251 ; 5.637 ; 5.854 ;
; button[1]  ; rgb[7]      ; 4.982 ; 5.155 ; 5.554 ; 5.758 ;
; button[1]  ; rgb[8]      ; 5.051 ; 5.228 ; 5.623 ; 5.831 ;
; button[1]  ; rgb[9]      ; 5.041 ; 5.221 ; 5.613 ; 5.824 ;
; button[1]  ; rgb[10]     ; 4.983 ; 5.165 ; 5.555 ; 5.768 ;
; button[1]  ; rgb[11]     ; 5.104 ; 5.297 ; 5.676 ; 5.900 ;
; button[2]  ; rgb[0]      ; 5.115 ; 4.989 ; 5.421 ; 5.924 ;
; button[2]  ; rgb[1]      ; 5.215 ; 5.104 ; 5.521 ; 6.039 ;
; button[2]  ; rgb[2]      ; 5.014 ; 4.884 ; 5.320 ; 5.819 ;
; button[2]  ; rgb[3]      ; 5.125 ; 5.003 ; 5.431 ; 5.938 ;
; button[2]  ; rgb[4]      ; 5.111 ; 4.984 ; 5.417 ; 5.919 ;
; button[2]  ; rgb[5]      ; 5.219 ; 5.109 ; 5.525 ; 6.044 ;
; button[2]  ; rgb[6]      ; 5.101 ; 4.974 ; 5.407 ; 5.909 ;
; button[2]  ; rgb[7]      ; 5.018 ; 4.878 ; 5.324 ; 5.813 ;
; button[2]  ; rgb[8]      ; 5.087 ; 4.951 ; 5.393 ; 5.886 ;
; button[2]  ; rgb[9]      ; 5.077 ; 4.944 ; 5.383 ; 5.879 ;
; button[2]  ; rgb[10]     ; 5.019 ; 4.888 ; 5.325 ; 5.823 ;
; button[2]  ; rgb[11]     ; 5.140 ; 5.020 ; 5.446 ; 5.955 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Horiz_Sync    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Vert_Sync     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb[8]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb[9]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb[10]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rgb[11]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; button[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk50MHz                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Horiz_Sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Vert_Sync     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rgb[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rgb[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rgb[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rgb[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rgb[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rgb[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rgb[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rgb[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rgb[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rgb[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rgb[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rgb[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Horiz_Sync    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Vert_Sync     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rgb[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rgb[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rgb[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rgb[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rgb[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rgb[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rgb[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rgb[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rgb[8]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rgb[9]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rgb[10]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rgb[11]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------+
; Setup Transfers                                                                   ;
+-------------------+-------------------+----------+----------+----------+----------+
; From Clock        ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------+-------------------+----------+----------+----------+----------+
; clk50MHz          ; clk50MHz          ; 1584     ; 0        ; 0        ; 0        ;
; clk_div:P_CLK|tmp ; clk50MHz          ; 1        ; 1        ; 0        ; 0        ;
; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 389      ; 0        ; 0        ; 0        ;
+-------------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Hold Transfers                                                                    ;
+-------------------+-------------------+----------+----------+----------+----------+
; From Clock        ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------+-------------------+----------+----------+----------+----------+
; clk50MHz          ; clk50MHz          ; 1584     ; 0        ; 0        ; 0        ;
; clk_div:P_CLK|tmp ; clk50MHz          ; 1        ; 1        ; 0        ; 0        ;
; clk_div:P_CLK|tmp ; clk_div:P_CLK|tmp ; 389      ; 0        ; 0        ; 0        ;
+-------------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 111   ; 111  ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 289   ; 289  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Fri Mar 11 20:56:34 2016
Info: Command: quartus_sta lab06 -c lab06
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab06.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_div:P_CLK|tmp clk_div:P_CLK|tmp
    Info (332105): create_clock -period 1.000 -name clk50MHz clk50MHz
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.442
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.442            -117.412 clk50MHz 
    Info (332119):    -1.918             -30.273 clk_div:P_CLK|tmp 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk50MHz 
    Info (332119):     0.359               0.000 clk_div:P_CLK|tmp 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.000 clk50MHz 
    Info (332119):    -1.000             -42.000 clk_div:P_CLK|tmp 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.871
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.871            -102.414 clk50MHz 
    Info (332119):    -1.644             -23.344 clk_div:P_CLK|tmp 
Info (332146): Worst-case hold slack is 0.138
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.138               0.000 clk50MHz 
    Info (332119):     0.313               0.000 clk_div:P_CLK|tmp 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.000 clk50MHz 
    Info (332119):    -1.000             -42.000 clk_div:P_CLK|tmp 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.026
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.026             -51.070 clk50MHz 
    Info (332119):    -0.613              -6.266 clk_div:P_CLK|tmp 
Info (332146): Worst-case hold slack is -0.033
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.033              -0.033 clk50MHz 
    Info (332119):     0.187               0.000 clk_div:P_CLK|tmp 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.872 clk50MHz 
    Info (332119):    -1.000             -42.000 clk_div:P_CLK|tmp 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 487 megabytes
    Info: Processing ended: Fri Mar 11 20:56:36 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


