# 黑盒子

Chisel的BlackBox是用来实例化外部定义的模块。这个构造对于使用外部IP构造或者链接到FPGA中来说是非常有用的。

定义为BlackBox的模块将会在生成的Verilog代码中被实例化，但是不会有任何定义其模块行为的代码被生成。

不像Module，BlackBox没有显式声明的的时钟以及重置端口，在IO Bundle中的端口定义会创建为所提供的名字。

## 参数化

**这是一个实验性的功能并且是API变更的主题**

Verilog的参数可以传递给BlackBox的构造器。

举例来说，考虑实例化一个Xilinx的微分时钟缓存（IBUFDS）在一个Chisel的实现当中：

```scala
import chisel3._
import chisel3.util._
import chisel3.experimental._ // To enable experimental features

class IBUFDS extends BlackBox(Map("DIFF_TERM" -> "TRUE",
                                  "IOSTANDARD" -> "DEFAULT")) {
    val io = IO(new Bundle {
        val O = Output(Clock())
        val I = Input(Clock())
        val IB = Input(Clock())
    })
}
```

在生成的Verilog代码里面，IBUFDS将会初始化为：

```verilog
IBUFDS #(.DIFF_TERM("TRUE"), .IOSTANDARD("DEFAULT")) ibufds (
  .IB(ibufds_IB),
  .I(ibufds_I),
  .O(ibufds_O)
);
```

## 提供给Blackbox的实现

Chisel的执行工具提供一下的方法来传递一个blackbox代码的实现。考虑下面的例子，将两个数字相加，在Chisel3中反映为两个64位的无符号整型：

```scala
class BlackBoxRealAdd extends BlackBox {
    val io = IO(new Bundle() {
        val in1 = Input(UInt(64.W))
        val in2 = Input(UInt(64.W))
        val out = Output(UInt(64.W))
    })
}
```

这个BlackBox的定义如下所示：

```scala
module BlackBoxRealAdd(
    input  [63:0] in1,
    input  [63:0] in2,
    output reg [63:0] out
);
  always @* begin
  out <= $realtobits($bitstoreal(in1) + $bitstoreal(in2));
  end
endmodule
```

## 在源代码中给BlackBox嵌入Verilog

Chisel3提供了在Chisel的Scala源代码中嵌入Verilog源代码的方式。通过在定义中加上HasBlackBoxResource特征可以使得系统找到相应的verilog代码：

```scala
class BlackBoxRealAdd extends BlackBox with HasBlackBoxResource {
    val io = IO(new Bundle() {
        val in1 = Input(UInt(64.W))
        val in2 = Input(UInt(64.W))
        val out = Output(UInt(64.W))
    })
    setResource("/real_math.v")
}
```

## 内嵌Verilog的BlackBox

当然，你也可以选择在源代码中直接内嵌Verilog代码。通过在定义中加上HasBlackBoxInline特征即可：

```scala
class BlackBoxRealAdd extends BlackBox with HasBlackBoxInline {
  val io = IO(new Bundle() {
    val in1 = Input(UInt(64.W))
    val in2 = Input(UInt(64.W))
    val out = Output(UInt(64.W))
  })
  setInline("BlackBoxRealAdd.v",
    s"""
      |module BlackBoxRealAdd(
      |    input  [15:0] in1,
      |    input  [15:0] in2,
      |    output [15:0] out
      |);
      |always @* begin
      |  out <= $realtobits($bitstoreal(in1) + $bitstoreal(in2));
      |end
      |endmodule
    """.stripMargin)
}
```

## 台面之下

在Chisel中传递Verilog代码给测试后端的方式通过Chisel/FIRRTL注解系统来进行实现。inline以及resource这两个方法通过在注解系统中实现setInline和setResouce这两个方法调用。这些注解通过chisel-testers来传递给FIRRTL。默认的FIRRTL的Verilog编译器有一条通路来直接将注解移动到生成的代码中。
