Classic Timing Analyzer report for CPU
Thu Mar 25 11:32:37 2021
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clock'
  7. Clock Hold: 'clock'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                                  ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+---------------------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                                   ; To                                          ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+---------------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 8.071 ns                         ; reset                                  ; multiplier:multiplier|product[59]           ; --         ; clock    ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 15.960 ns                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0] ; AluResult[24]                               ; clock      ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -0.502 ns                        ; reset                                  ; multiplier:multiplier|product[22]           ; --         ; clock    ; 0            ;
; Clock Setup: 'clock'         ; N/A                                      ; None          ; 61.10 MHz ( period = 16.366 ns ) ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[7][3] ; clock      ; clock    ; 0            ;
; Clock Hold: 'clock'          ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; Registrador:MDR|Saida[29]              ; MuxPCSource:MuxPCSource|MuxPCSourceOut[29]  ; clock      ; clock    ; 1020         ;
; Total number of failed paths ;                                          ;               ;                                  ;                                        ;                                             ;            ;          ; 1020         ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+---------------------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F672C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clock           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clock'                                                                                                                                                                                                                                                                               ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+-----------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                   ; To                                            ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+-----------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 61.10 MHz ( period = 16.366 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[7][0]   ; clock      ; clock    ; None                        ; None                      ; 3.447 ns                ;
; N/A                                     ; 61.10 MHz ( period = 16.366 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[7][2]   ; clock      ; clock    ; None                        ; None                      ; 3.447 ns                ;
; N/A                                     ; 61.10 MHz ( period = 16.366 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[7][3]   ; clock      ; clock    ; None                        ; None                      ; 3.447 ns                ;
; N/A                                     ; 61.79 MHz ( period = 16.184 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[26][28] ; clock      ; clock    ; None                        ; None                      ; 3.344 ns                ;
; N/A                                     ; 61.79 MHz ( period = 16.184 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[26][29] ; clock      ; clock    ; None                        ; None                      ; 3.344 ns                ;
; N/A                                     ; 62.23 MHz ( period = 16.070 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[9][11]  ; clock      ; clock    ; None                        ; None                      ; 3.319 ns                ;
; N/A                                     ; 62.31 MHz ( period = 16.048 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[27][0]  ; clock      ; clock    ; None                        ; None                      ; 3.292 ns                ;
; N/A                                     ; 62.31 MHz ( period = 16.048 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[27][1]  ; clock      ; clock    ; None                        ; None                      ; 3.292 ns                ;
; N/A                                     ; 62.31 MHz ( period = 16.048 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[27][2]  ; clock      ; clock    ; None                        ; None                      ; 3.292 ns                ;
; N/A                                     ; 62.31 MHz ( period = 16.048 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[27][3]  ; clock      ; clock    ; None                        ; None                      ; 3.292 ns                ;
; N/A                                     ; 62.31 MHz ( period = 16.048 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[27][4]  ; clock      ; clock    ; None                        ; None                      ; 3.292 ns                ;
; N/A                                     ; 62.31 MHz ( period = 16.048 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[27][5]  ; clock      ; clock    ; None                        ; None                      ; 3.292 ns                ;
; N/A                                     ; 62.31 MHz ( period = 16.048 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[27][7]  ; clock      ; clock    ; None                        ; None                      ; 3.292 ns                ;
; N/A                                     ; 62.31 MHz ( period = 16.048 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[27][30] ; clock      ; clock    ; None                        ; None                      ; 3.292 ns                ;
; N/A                                     ; 62.31 MHz ( period = 16.048 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[27][8]  ; clock      ; clock    ; None                        ; None                      ; 3.292 ns                ;
; N/A                                     ; 62.31 MHz ( period = 16.048 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[27][9]  ; clock      ; clock    ; None                        ; None                      ; 3.292 ns                ;
; N/A                                     ; 62.37 MHz ( period = 16.034 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[7][28]  ; clock      ; clock    ; None                        ; None                      ; 3.281 ns                ;
; N/A                                     ; 62.45 MHz ( period = 16.014 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[26][26] ; clock      ; clock    ; None                        ; None                      ; 3.262 ns                ;
; N/A                                     ; 62.45 MHz ( period = 16.014 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[26][27] ; clock      ; clock    ; None                        ; None                      ; 3.262 ns                ;
; N/A                                     ; 62.45 MHz ( period = 16.014 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[26][24] ; clock      ; clock    ; None                        ; None                      ; 3.262 ns                ;
; N/A                                     ; 62.46 MHz ( period = 16.010 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[7][29]  ; clock      ; clock    ; None                        ; None                      ; 3.284 ns                ;
; N/A                                     ; 62.46 MHz ( period = 16.010 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[7][27]  ; clock      ; clock    ; None                        ; None                      ; 3.284 ns                ;
; N/A                                     ; 62.49 MHz ( period = 16.002 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][25] ; clock      ; clock    ; None                        ; None                      ; 3.277 ns                ;
; N/A                                     ; 62.49 MHz ( period = 16.002 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][14] ; clock      ; clock    ; None                        ; None                      ; 3.277 ns                ;
; N/A                                     ; 62.51 MHz ( period = 15.998 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[9][3]   ; clock      ; clock    ; None                        ; None                      ; 3.270 ns                ;
; N/A                                     ; 62.51 MHz ( period = 15.998 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[9][4]   ; clock      ; clock    ; None                        ; None                      ; 3.270 ns                ;
; N/A                                     ; 62.51 MHz ( period = 15.998 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[9][5]   ; clock      ; clock    ; None                        ; None                      ; 3.270 ns                ;
; N/A                                     ; 62.51 MHz ( period = 15.998 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[9][6]   ; clock      ; clock    ; None                        ; None                      ; 3.270 ns                ;
; N/A                                     ; 62.51 MHz ( period = 15.998 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[9][31]  ; clock      ; clock    ; None                        ; None                      ; 3.270 ns                ;
; N/A                                     ; 62.52 MHz ( period = 15.996 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[13][4]  ; clock      ; clock    ; None                        ; None                      ; 3.269 ns                ;
; N/A                                     ; 62.52 MHz ( period = 15.996 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[13][5]  ; clock      ; clock    ; None                        ; None                      ; 3.269 ns                ;
; N/A                                     ; 62.52 MHz ( period = 15.996 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[13][31] ; clock      ; clock    ; None                        ; None                      ; 3.269 ns                ;
; N/A                                     ; 62.65 MHz ( period = 15.962 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[26][25] ; clock      ; clock    ; None                        ; None                      ; 3.236 ns                ;
; N/A                                     ; 62.65 MHz ( period = 15.962 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[26][22] ; clock      ; clock    ; None                        ; None                      ; 3.236 ns                ;
; N/A                                     ; 62.65 MHz ( period = 15.962 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[26][23] ; clock      ; clock    ; None                        ; None                      ; 3.236 ns                ;
; N/A                                     ; 62.65 MHz ( period = 15.962 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[26][20] ; clock      ; clock    ; None                        ; None                      ; 3.236 ns                ;
; N/A                                     ; 62.65 MHz ( period = 15.962 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[26][21] ; clock      ; clock    ; None                        ; None                      ; 3.236 ns                ;
; N/A                                     ; 62.65 MHz ( period = 15.962 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[26][18] ; clock      ; clock    ; None                        ; None                      ; 3.236 ns                ;
; N/A                                     ; 62.65 MHz ( period = 15.962 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[26][19] ; clock      ; clock    ; None                        ; None                      ; 3.236 ns                ;
; N/A                                     ; 62.65 MHz ( period = 15.962 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[26][17] ; clock      ; clock    ; None                        ; None                      ; 3.236 ns                ;
; N/A                                     ; 62.66 MHz ( period = 15.958 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[30][0]  ; clock      ; clock    ; None                        ; None                      ; 3.227 ns                ;
; N/A                                     ; 62.66 MHz ( period = 15.958 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[30][1]  ; clock      ; clock    ; None                        ; None                      ; 3.227 ns                ;
; N/A                                     ; 62.66 MHz ( period = 15.958 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[30][2]  ; clock      ; clock    ; None                        ; None                      ; 3.227 ns                ;
; N/A                                     ; 62.66 MHz ( period = 15.958 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[30][3]  ; clock      ; clock    ; None                        ; None                      ; 3.227 ns                ;
; N/A                                     ; 62.66 MHz ( period = 15.958 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[30][4]  ; clock      ; clock    ; None                        ; None                      ; 3.227 ns                ;
; N/A                                     ; 62.66 MHz ( period = 15.958 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[30][5]  ; clock      ; clock    ; None                        ; None                      ; 3.227 ns                ;
; N/A                                     ; 62.66 MHz ( period = 15.958 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[30][6]  ; clock      ; clock    ; None                        ; None                      ; 3.227 ns                ;
; N/A                                     ; 62.66 MHz ( period = 15.958 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[30][7]  ; clock      ; clock    ; None                        ; None                      ; 3.227 ns                ;
; N/A                                     ; 62.66 MHz ( period = 15.958 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[30][30] ; clock      ; clock    ; None                        ; None                      ; 3.227 ns                ;
; N/A                                     ; 62.66 MHz ( period = 15.958 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[30][8]  ; clock      ; clock    ; None                        ; None                      ; 3.227 ns                ;
; N/A                                     ; 62.66 MHz ( period = 15.958 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[30][9]  ; clock      ; clock    ; None                        ; None                      ; 3.227 ns                ;
; N/A                                     ; 62.66 MHz ( period = 15.958 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[30][10] ; clock      ; clock    ; None                        ; None                      ; 3.227 ns                ;
; N/A                                     ; 62.71 MHz ( period = 15.946 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[27][31] ; clock      ; clock    ; None                        ; None                      ; 3.249 ns                ;
; N/A                                     ; 62.71 MHz ( period = 15.946 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[27][10] ; clock      ; clock    ; None                        ; None                      ; 3.249 ns                ;
; N/A                                     ; 62.71 MHz ( period = 15.946 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[27][11] ; clock      ; clock    ; None                        ; None                      ; 3.249 ns                ;
; N/A                                     ; 62.84 MHz ( period = 15.914 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[17][24] ; clock      ; clock    ; None                        ; None                      ; 3.245 ns                ;
; N/A                                     ; 62.84 MHz ( period = 15.914 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[17][25] ; clock      ; clock    ; None                        ; None                      ; 3.245 ns                ;
; N/A                                     ; 62.84 MHz ( period = 15.914 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[17][22] ; clock      ; clock    ; None                        ; None                      ; 3.245 ns                ;
; N/A                                     ; 62.84 MHz ( period = 15.914 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[17][21] ; clock      ; clock    ; None                        ; None                      ; 3.245 ns                ;
; N/A                                     ; 62.87 MHz ( period = 15.906 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[28][25] ; clock      ; clock    ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 62.87 MHz ( period = 15.906 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[28][14] ; clock      ; clock    ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 62.90 MHz ( period = 15.898 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][0]  ; clock      ; clock    ; None                        ; None                      ; 3.227 ns                ;
; N/A                                     ; 62.90 MHz ( period = 15.898 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][1]  ; clock      ; clock    ; None                        ; None                      ; 3.227 ns                ;
; N/A                                     ; 62.90 MHz ( period = 15.898 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][2]  ; clock      ; clock    ; None                        ; None                      ; 3.227 ns                ;
; N/A                                     ; 62.90 MHz ( period = 15.898 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][3]  ; clock      ; clock    ; None                        ; None                      ; 3.227 ns                ;
; N/A                                     ; 62.90 MHz ( period = 15.898 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][4]  ; clock      ; clock    ; None                        ; None                      ; 3.227 ns                ;
; N/A                                     ; 62.90 MHz ( period = 15.898 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][5]  ; clock      ; clock    ; None                        ; None                      ; 3.227 ns                ;
; N/A                                     ; 62.90 MHz ( period = 15.898 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[28][30] ; clock      ; clock    ; None                        ; None                      ; 3.227 ns                ;
; N/A                                     ; 62.97 MHz ( period = 15.880 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[24][22] ; clock      ; clock    ; None                        ; None                      ; 3.204 ns                ;
; N/A                                     ; 62.97 MHz ( period = 15.880 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[24][23] ; clock      ; clock    ; None                        ; None                      ; 3.204 ns                ;
; N/A                                     ; 62.98 MHz ( period = 15.878 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[20][26] ; clock      ; clock    ; None                        ; None                      ; 3.195 ns                ;
; N/A                                     ; 62.98 MHz ( period = 15.878 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[20][27] ; clock      ; clock    ; None                        ; None                      ; 3.195 ns                ;
; N/A                                     ; 63.09 MHz ( period = 15.850 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[28][25] ; clock      ; clock    ; None                        ; None                      ; 3.201 ns                ;
; N/A                                     ; 63.09 MHz ( period = 15.850 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[28][14] ; clock      ; clock    ; None                        ; None                      ; 3.201 ns                ;
; N/A                                     ; 63.12 MHz ( period = 15.844 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[24][27] ; clock      ; clock    ; None                        ; None                      ; 3.189 ns                ;
; N/A                                     ; 63.16 MHz ( period = 15.832 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[30][28] ; clock      ; clock    ; None                        ; None                      ; 3.171 ns                ;
; N/A                                     ; 63.16 MHz ( period = 15.832 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[30][29] ; clock      ; clock    ; None                        ; None                      ; 3.171 ns                ;
; N/A                                     ; 63.16 MHz ( period = 15.832 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[30][26] ; clock      ; clock    ; None                        ; None                      ; 3.171 ns                ;
; N/A                                     ; 63.16 MHz ( period = 15.832 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[30][27] ; clock      ; clock    ; None                        ; None                      ; 3.171 ns                ;
; N/A                                     ; 63.16 MHz ( period = 15.832 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[30][24] ; clock      ; clock    ; None                        ; None                      ; 3.171 ns                ;
; N/A                                     ; 63.16 MHz ( period = 15.832 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[30][25] ; clock      ; clock    ; None                        ; None                      ; 3.171 ns                ;
; N/A                                     ; 63.16 MHz ( period = 15.832 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[30][23] ; clock      ; clock    ; None                        ; None                      ; 3.171 ns                ;
; N/A                                     ; 63.28 MHz ( period = 15.802 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[28][0]  ; clock      ; clock    ; None                        ; None                      ; 3.178 ns                ;
; N/A                                     ; 63.28 MHz ( period = 15.802 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[28][1]  ; clock      ; clock    ; None                        ; None                      ; 3.178 ns                ;
; N/A                                     ; 63.28 MHz ( period = 15.802 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[28][2]  ; clock      ; clock    ; None                        ; None                      ; 3.178 ns                ;
; N/A                                     ; 63.28 MHz ( period = 15.802 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[28][3]  ; clock      ; clock    ; None                        ; None                      ; 3.178 ns                ;
; N/A                                     ; 63.28 MHz ( period = 15.802 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[28][4]  ; clock      ; clock    ; None                        ; None                      ; 3.178 ns                ;
; N/A                                     ; 63.28 MHz ( period = 15.802 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[28][5]  ; clock      ; clock    ; None                        ; None                      ; 3.178 ns                ;
; N/A                                     ; 63.28 MHz ( period = 15.802 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[28][30] ; clock      ; clock    ; None                        ; None                      ; 3.178 ns                ;
; N/A                                     ; 63.28 MHz ( period = 15.802 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[1][8]   ; clock      ; clock    ; None                        ; None                      ; 3.160 ns                ;
; N/A                                     ; 63.29 MHz ( period = 15.800 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[24][25] ; clock      ; clock    ; None                        ; None                      ; 3.166 ns                ;
; N/A                                     ; 63.32 MHz ( period = 15.794 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[13][29] ; clock      ; clock    ; None                        ; None                      ; 3.180 ns                ;
; N/A                                     ; 63.32 MHz ( period = 15.792 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[28][25] ; clock      ; clock    ; None                        ; None                      ; 3.170 ns                ;
; N/A                                     ; 63.32 MHz ( period = 15.792 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[28][14] ; clock      ; clock    ; None                        ; None                      ; 3.170 ns                ;
; N/A                                     ; 63.35 MHz ( period = 15.786 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[24][24] ; clock      ; clock    ; None                        ; None                      ; 3.160 ns                ;
; N/A                                     ; 63.36 MHz ( period = 15.784 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[1][11]  ; clock      ; clock    ; None                        ; None                      ; 3.152 ns                ;
; N/A                                     ; 63.36 MHz ( period = 15.782 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[20][0]  ; clock      ; clock    ; None                        ; None                      ; 3.169 ns                ;
; N/A                                     ; 63.36 MHz ( period = 15.782 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[20][1]  ; clock      ; clock    ; None                        ; None                      ; 3.169 ns                ;
; N/A                                     ; 63.36 MHz ( period = 15.782 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[20][2]  ; clock      ; clock    ; None                        ; None                      ; 3.169 ns                ;
; N/A                                     ; 63.36 MHz ( period = 15.782 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[20][30] ; clock      ; clock    ; None                        ; None                      ; 3.169 ns                ;
; N/A                                     ; 63.39 MHz ( period = 15.776 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[12][31] ; clock      ; clock    ; None                        ; None                      ; 3.158 ns                ;
; N/A                                     ; 63.39 MHz ( period = 15.776 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[12][9]  ; clock      ; clock    ; None                        ; None                      ; 3.158 ns                ;
; N/A                                     ; 63.39 MHz ( period = 15.776 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[12][10] ; clock      ; clock    ; None                        ; None                      ; 3.158 ns                ;
; N/A                                     ; 63.39 MHz ( period = 15.776 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[12][11] ; clock      ; clock    ; None                        ; None                      ; 3.158 ns                ;
; N/A                                     ; 63.39 MHz ( period = 15.776 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[12][12] ; clock      ; clock    ; None                        ; None                      ; 3.158 ns                ;
; N/A                                     ; 63.39 MHz ( period = 15.776 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[12][13] ; clock      ; clock    ; None                        ; None                      ; 3.158 ns                ;
; N/A                                     ; 63.39 MHz ( period = 15.776 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[12][14] ; clock      ; clock    ; None                        ; None                      ; 3.158 ns                ;
; N/A                                     ; 63.51 MHz ( period = 15.746 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[28][0]  ; clock      ; clock    ; None                        ; None                      ; 3.151 ns                ;
; N/A                                     ; 63.51 MHz ( period = 15.746 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[28][1]  ; clock      ; clock    ; None                        ; None                      ; 3.151 ns                ;
; N/A                                     ; 63.51 MHz ( period = 15.746 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[28][2]  ; clock      ; clock    ; None                        ; None                      ; 3.151 ns                ;
; N/A                                     ; 63.51 MHz ( period = 15.746 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[28][3]  ; clock      ; clock    ; None                        ; None                      ; 3.151 ns                ;
; N/A                                     ; 63.51 MHz ( period = 15.746 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[28][4]  ; clock      ; clock    ; None                        ; None                      ; 3.151 ns                ;
; N/A                                     ; 63.51 MHz ( period = 15.746 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[28][5]  ; clock      ; clock    ; None                        ; None                      ; 3.151 ns                ;
; N/A                                     ; 63.51 MHz ( period = 15.746 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[28][30] ; clock      ; clock    ; None                        ; None                      ; 3.151 ns                ;
; N/A                                     ; 63.52 MHz ( period = 15.744 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[7][0]   ; clock      ; clock    ; None                        ; None                      ; 3.133 ns                ;
; N/A                                     ; 63.52 MHz ( period = 15.744 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[7][2]   ; clock      ; clock    ; None                        ; None                      ; 3.133 ns                ;
; N/A                                     ; 63.52 MHz ( period = 15.744 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[7][3]   ; clock      ; clock    ; None                        ; None                      ; 3.133 ns                ;
; N/A                                     ; 63.58 MHz ( period = 15.728 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[20][26] ; clock      ; clock    ; None                        ; None                      ; 3.119 ns                ;
; N/A                                     ; 63.58 MHz ( period = 15.728 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[20][27] ; clock      ; clock    ; None                        ; None                      ; 3.119 ns                ;
; N/A                                     ; 63.60 MHz ( period = 15.724 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[2][4]   ; clock      ; clock    ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 63.60 MHz ( period = 15.724 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[2][5]   ; clock      ; clock    ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 63.60 MHz ( period = 15.724 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[2][6]   ; clock      ; clock    ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 63.60 MHz ( period = 15.724 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[2][7]   ; clock      ; clock    ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 63.64 MHz ( period = 15.714 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[18][4]  ; clock      ; clock    ; None                        ; None                      ; 3.109 ns                ;
; N/A                                     ; 63.64 MHz ( period = 15.714 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[18][5]  ; clock      ; clock    ; None                        ; None                      ; 3.109 ns                ;
; N/A                                     ; 63.64 MHz ( period = 15.714 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[18][6]  ; clock      ; clock    ; None                        ; None                      ; 3.109 ns                ;
; N/A                                     ; 63.64 MHz ( period = 15.714 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[18][7]  ; clock      ; clock    ; None                        ; None                      ; 3.109 ns                ;
; N/A                                     ; 63.65 MHz ( period = 15.712 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[26][28] ; clock      ; clock    ; None                        ; None                      ; 3.109 ns                ;
; N/A                                     ; 63.65 MHz ( period = 15.712 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[26][29] ; clock      ; clock    ; None                        ; None                      ; 3.109 ns                ;
; N/A                                     ; 63.68 MHz ( period = 15.704 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[17][28] ; clock      ; clock    ; None                        ; None                      ; 3.141 ns                ;
; N/A                                     ; 63.68 MHz ( period = 15.704 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[17][26] ; clock      ; clock    ; None                        ; None                      ; 3.141 ns                ;
; N/A                                     ; 63.68 MHz ( period = 15.704 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[17][27] ; clock      ; clock    ; None                        ; None                      ; 3.141 ns                ;
; N/A                                     ; 63.68 MHz ( period = 15.704 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[17][23] ; clock      ; clock    ; None                        ; None                      ; 3.141 ns                ;
; N/A                                     ; 63.73 MHz ( period = 15.690 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[7][0]   ; clock      ; clock    ; None                        ; None                      ; 3.108 ns                ;
; N/A                                     ; 63.73 MHz ( period = 15.690 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[7][2]   ; clock      ; clock    ; None                        ; None                      ; 3.108 ns                ;
; N/A                                     ; 63.73 MHz ( period = 15.690 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[7][3]   ; clock      ; clock    ; None                        ; None                      ; 3.108 ns                ;
; N/A                                     ; 63.74 MHz ( period = 15.688 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[28][0]  ; clock      ; clock    ; None                        ; None                      ; 3.120 ns                ;
; N/A                                     ; 63.74 MHz ( period = 15.688 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[28][1]  ; clock      ; clock    ; None                        ; None                      ; 3.120 ns                ;
; N/A                                     ; 63.74 MHz ( period = 15.688 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[28][2]  ; clock      ; clock    ; None                        ; None                      ; 3.120 ns                ;
; N/A                                     ; 63.74 MHz ( period = 15.688 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[28][3]  ; clock      ; clock    ; None                        ; None                      ; 3.120 ns                ;
; N/A                                     ; 63.74 MHz ( period = 15.688 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[28][4]  ; clock      ; clock    ; None                        ; None                      ; 3.120 ns                ;
; N/A                                     ; 63.74 MHz ( period = 15.688 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[28][5]  ; clock      ; clock    ; None                        ; None                      ; 3.120 ns                ;
; N/A                                     ; 63.74 MHz ( period = 15.688 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[28][30] ; clock      ; clock    ; None                        ; None                      ; 3.120 ns                ;
; N/A                                     ; 63.75 MHz ( period = 15.686 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[24][1]  ; clock      ; clock    ; None                        ; None                      ; 3.097 ns                ;
; N/A                                     ; 63.75 MHz ( period = 15.686 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[24][2]  ; clock      ; clock    ; None                        ; None                      ; 3.097 ns                ;
; N/A                                     ; 63.75 MHz ( period = 15.686 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[24][3]  ; clock      ; clock    ; None                        ; None                      ; 3.097 ns                ;
; N/A                                     ; 63.75 MHz ( period = 15.686 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[24][4]  ; clock      ; clock    ; None                        ; None                      ; 3.097 ns                ;
; N/A                                     ; 63.75 MHz ( period = 15.686 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[24][5]  ; clock      ; clock    ; None                        ; None                      ; 3.097 ns                ;
; N/A                                     ; 63.75 MHz ( period = 15.686 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[24][6]  ; clock      ; clock    ; None                        ; None                      ; 3.097 ns                ;
; N/A                                     ; 63.75 MHz ( period = 15.686 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[24][7]  ; clock      ; clock    ; None                        ; None                      ; 3.097 ns                ;
; N/A                                     ; 63.75 MHz ( period = 15.686 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[24][8]  ; clock      ; clock    ; None                        ; None                      ; 3.097 ns                ;
; N/A                                     ; 63.75 MHz ( period = 15.686 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[24][9]  ; clock      ; clock    ; None                        ; None                      ; 3.097 ns                ;
; N/A                                     ; 63.75 MHz ( period = 15.686 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[24][10] ; clock      ; clock    ; None                        ; None                      ; 3.097 ns                ;
; N/A                                     ; 63.75 MHz ( period = 15.686 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[24][11] ; clock      ; clock    ; None                        ; None                      ; 3.097 ns                ;
; N/A                                     ; 63.77 MHz ( period = 15.682 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[20][26] ; clock      ; clock    ; None                        ; None                      ; 3.097 ns                ;
; N/A                                     ; 63.77 MHz ( period = 15.682 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[20][27] ; clock      ; clock    ; None                        ; None                      ; 3.097 ns                ;
; N/A                                     ; 63.80 MHz ( period = 15.674 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[1][14]  ; clock      ; clock    ; None                        ; None                      ; 3.090 ns                ;
; N/A                                     ; 63.81 MHz ( period = 15.672 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[6][8]   ; clock      ; clock    ; None                        ; None                      ; 3.091 ns                ;
; N/A                                     ; 63.81 MHz ( period = 15.672 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[6][9]   ; clock      ; clock    ; None                        ; None                      ; 3.091 ns                ;
; N/A                                     ; 63.81 MHz ( period = 15.672 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[6][10]  ; clock      ; clock    ; None                        ; None                      ; 3.091 ns                ;
; N/A                                     ; 63.82 MHz ( period = 15.670 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[13][15] ; clock      ; clock    ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 63.82 MHz ( period = 15.670 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[13][16] ; clock      ; clock    ; None                        ; None                      ; 3.114 ns                ;
; N/A                                     ; 63.87 MHz ( period = 15.656 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[20][4]  ; clock      ; clock    ; None                        ; None                      ; 3.101 ns                ;
; N/A                                     ; 63.87 MHz ( period = 15.656 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[20][5]  ; clock      ; clock    ; None                        ; None                      ; 3.101 ns                ;
; N/A                                     ; 63.87 MHz ( period = 15.656 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[20][6]  ; clock      ; clock    ; None                        ; None                      ; 3.101 ns                ;
; N/A                                     ; 63.87 MHz ( period = 15.656 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[20][7]  ; clock      ; clock    ; None                        ; None                      ; 3.101 ns                ;
; N/A                                     ; 63.89 MHz ( period = 15.652 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[13][0]  ; clock      ; clock    ; None                        ; None                      ; 3.104 ns                ;
; N/A                                     ; 63.89 MHz ( period = 15.652 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[13][1]  ; clock      ; clock    ; None                        ; None                      ; 3.104 ns                ;
; N/A                                     ; 63.89 MHz ( period = 15.652 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[13][2]  ; clock      ; clock    ; None                        ; None                      ; 3.104 ns                ;
; N/A                                     ; 63.89 MHz ( period = 15.652 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[13][3]  ; clock      ; clock    ; None                        ; None                      ; 3.104 ns                ;
; N/A                                     ; 63.89 MHz ( period = 15.652 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[13][30] ; clock      ; clock    ; None                        ; None                      ; 3.104 ns                ;
; N/A                                     ; 63.92 MHz ( period = 15.644 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[18][29] ; clock      ; clock    ; None                        ; None                      ; 3.074 ns                ;
; N/A                                     ; 63.93 MHz ( period = 15.642 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[13][22] ; clock      ; clock    ; None                        ; None                      ; 3.104 ns                ;
; N/A                                     ; 63.93 MHz ( period = 15.642 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[13][21] ; clock      ; clock    ; None                        ; None                      ; 3.104 ns                ;
; N/A                                     ; 63.95 MHz ( period = 15.638 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[2][29]  ; clock      ; clock    ; None                        ; None                      ; 3.071 ns                ;
; N/A                                     ; 63.95 MHz ( period = 15.638 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[20][12] ; clock      ; clock    ; None                        ; None                      ; 3.084 ns                ;
; N/A                                     ; 63.95 MHz ( period = 15.638 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[20][13] ; clock      ; clock    ; None                        ; None                      ; 3.084 ns                ;
; N/A                                     ; 63.95 MHz ( period = 15.638 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[20][14] ; clock      ; clock    ; None                        ; None                      ; 3.084 ns                ;
; N/A                                     ; 63.95 MHz ( period = 15.638 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[20][15] ; clock      ; clock    ; None                        ; None                      ; 3.084 ns                ;
; N/A                                     ; 63.95 MHz ( period = 15.638 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[20][18] ; clock      ; clock    ; None                        ; None                      ; 3.084 ns                ;
; N/A                                     ; 63.96 MHz ( period = 15.634 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[13][6]  ; clock      ; clock    ; None                        ; None                      ; 3.096 ns                ;
; N/A                                     ; 63.96 MHz ( period = 15.634 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[13][7]  ; clock      ; clock    ; None                        ; None                      ; 3.096 ns                ;
; N/A                                     ; 63.96 MHz ( period = 15.634 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[13][8]  ; clock      ; clock    ; None                        ; None                      ; 3.096 ns                ;
; N/A                                     ; 63.97 MHz ( period = 15.632 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[20][0]  ; clock      ; clock    ; None                        ; None                      ; 3.093 ns                ;
; N/A                                     ; 63.97 MHz ( period = 15.632 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[20][1]  ; clock      ; clock    ; None                        ; None                      ; 3.093 ns                ;
; N/A                                     ; 63.97 MHz ( period = 15.632 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[20][2]  ; clock      ; clock    ; None                        ; None                      ; 3.093 ns                ;
; N/A                                     ; 63.97 MHz ( period = 15.632 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[20][30] ; clock      ; clock    ; None                        ; None                      ; 3.093 ns                ;
; N/A                                     ; 63.99 MHz ( period = 15.628 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[20][24] ; clock      ; clock    ; None                        ; None                      ; 3.083 ns                ;
; N/A                                     ; 64.00 MHz ( period = 15.626 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[13][4]  ; clock      ; clock    ; None                        ; None                      ; 3.081 ns                ;
; N/A                                     ; 64.00 MHz ( period = 15.626 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[13][5]  ; clock      ; clock    ; None                        ; None                      ; 3.081 ns                ;
; N/A                                     ; 64.00 MHz ( period = 15.626 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[13][31] ; clock      ; clock    ; None                        ; None                      ; 3.081 ns                ;
; N/A                                     ; 64.00 MHz ( period = 15.624 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[13][28] ; clock      ; clock    ; None                        ; None                      ; 3.102 ns                ;
; N/A                                     ; 64.00 MHz ( period = 15.624 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[13][27] ; clock      ; clock    ; None                        ; None                      ; 3.102 ns                ;
; N/A                                     ; 64.04 MHz ( period = 15.616 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[20][26] ; clock      ; clock    ; None                        ; None                      ; 3.062 ns                ;
; N/A                                     ; 64.04 MHz ( period = 15.616 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[3] ; Banco_reg:banco_registradores|Cluster[20][27] ; clock      ; clock    ; None                        ; None                      ; 3.062 ns                ;
; N/A                                     ; 64.09 MHz ( period = 15.602 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[22][8]  ; clock      ; clock    ; None                        ; None                      ; 3.056 ns                ;
; N/A                                     ; 64.09 MHz ( period = 15.602 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[22][9]  ; clock      ; clock    ; None                        ; None                      ; 3.056 ns                ;
; N/A                                     ; 64.09 MHz ( period = 15.602 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[22][10] ; clock      ; clock    ; None                        ; None                      ; 3.056 ns                ;
; N/A                                     ; 64.10 MHz ( period = 15.600 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[13][4]  ; clock      ; clock    ; None                        ; None                      ; 3.072 ns                ;
; N/A                                     ; 64.10 MHz ( period = 15.600 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[13][5]  ; clock      ; clock    ; None                        ; None                      ; 3.072 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                        ;                                               ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+-----------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clock'                                                                                                                                                                                                                                      ;
+------------------------------------------+-----------------------------------------------------+--------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                                         ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+--------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; MuxPCSource:MuxPCSource|MuxPCSourceOut[29] ; clock      ; clock    ; None                       ; None                       ; 0.587 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr20_16[0]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]     ; clock      ; clock    ; None                       ; None                       ; 0.709 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; MuxPCSource:MuxPCSource|MuxPCSourceOut[28] ; clock      ; clock    ; None                       ; None                       ; 0.803 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; MuxPCSource:MuxPCSource|MuxPCSourceOut[31] ; clock      ; clock    ; None                       ; None                       ; 0.895 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[2]                             ; MuxPCSource:MuxPCSource|MuxPCSourceOut[2]  ; clock      ; clock    ; None                       ; None                       ; 0.800 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[3]                             ; MuxPCSource:MuxPCSource|MuxPCSourceOut[3]  ; clock      ; clock    ; None                       ; None                       ; 0.837 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[11]                            ; MuxPCSource:MuxPCSource|MuxPCSourceOut[11] ; clock      ; clock    ; None                       ; None                       ; 1.007 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[19]                          ; MuxRegData:MuxRegData|MuxRegDataOut[19]    ; clock      ; clock    ; None                       ; None                       ; 0.758 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[5]                             ; MuxPCSource:MuxPCSource|MuxPCSourceOut[5]  ; clock      ; clock    ; None                       ; None                       ; 0.860 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[22]                          ; MuxRegData:MuxRegData|MuxRegDataOut[22]    ; clock      ; clock    ; None                       ; None                       ; 0.764 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[31]                          ; MuxRegData:MuxRegData|MuxRegDataOut[31]    ; clock      ; clock    ; None                       ; None                       ; 0.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[16]                          ; MuxRegData:MuxRegData|MuxRegDataOut[16]    ; clock      ; clock    ; None                       ; None                       ; 0.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[29]                          ; MuxRegData:MuxRegData|MuxRegDataOut[29]    ; clock      ; clock    ; None                       ; None                       ; 0.764 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[21]                          ; MuxRegData:MuxRegData|MuxRegDataOut[21]    ; clock      ; clock    ; None                       ; None                       ; 0.796 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[25]                          ; MuxRegData:MuxRegData|MuxRegDataOut[25]    ; clock      ; clock    ; None                       ; None                       ; 0.796 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[30]                          ; MuxRegData:MuxRegData|MuxRegDataOut[30]    ; clock      ; clock    ; None                       ; None                       ; 0.796 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[20]                          ; MuxRegData:MuxRegData|MuxRegDataOut[20]    ; clock      ; clock    ; None                       ; None                       ; 0.796 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[18]                          ; MuxRegData:MuxRegData|MuxRegDataOut[18]    ; clock      ; clock    ; None                       ; None                       ; 0.799 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[24]                          ; MuxRegData:MuxRegData|MuxRegDataOut[24]    ; clock      ; clock    ; None                       ; None                       ; 0.805 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[28]                          ; MuxRegData:MuxRegData|MuxRegDataOut[28]    ; clock      ; clock    ; None                       ; None                       ; 0.805 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[12]                        ; MuxPCSource:MuxPCSource|MuxPCSourceOut[12] ; clock      ; clock    ; None                       ; None                       ; 0.950 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[26]                          ; MuxRegData:MuxRegData|MuxRegDataOut[26]    ; clock      ; clock    ; None                       ; None                       ; 0.845 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[0]                           ; MuxRegData:MuxRegData|MuxRegDataOut[0]     ; clock      ; clock    ; None                       ; None                       ; 1.027 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[4]                             ; MuxPCSource:MuxPCSource|MuxPCSourceOut[4]  ; clock      ; clock    ; None                       ; None                       ; 0.968 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; MuxPCSource:MuxPCSource|MuxPCSourceOut[21] ; clock      ; clock    ; None                       ; None                       ; 0.973 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[2]                            ; MuxPCSource:MuxPCSource|MuxPCSourceOut[2]  ; clock      ; clock    ; None                       ; None                       ; 0.973 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[27]                        ; MuxPCSource:MuxPCSource|MuxPCSourceOut[27] ; clock      ; clock    ; None                       ; None                       ; 1.089 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; MuxPCSource:MuxPCSource|MuxPCSourceOut[24] ; clock      ; clock    ; None                       ; None                       ; 1.039 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr25_21[4]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]     ; clock      ; clock    ; None                       ; None                       ; 1.373 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[9]       ; MuxRegData:MuxRegData|MuxRegDataOut[25]    ; clock      ; clock    ; None                       ; None                       ; 0.956 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[15]                            ; MuxPCSource:MuxPCSource|MuxPCSourceOut[15] ; clock      ; clock    ; None                       ; None                       ; 1.067 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[12]      ; MuxRegData:MuxRegData|MuxRegDataOut[28]    ; clock      ; clock    ; None                       ; None                       ; 0.968 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[0]          ; MuxRegData:MuxRegData|MuxRegDataOut[0]     ; clock      ; clock    ; None                       ; None                       ; 1.153 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[7]                            ; loadsize:loadsize|saida[7]                 ; clock      ; clock    ; None                       ; None                       ; 0.474 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[3]                            ; loadsize:loadsize|saida[3]                 ; clock      ; clock    ; None                       ; None                       ; 0.489 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[10]                            ; MuxPCSource:MuxPCSource|MuxPCSourceOut[10] ; clock      ; clock    ; None                       ; None                       ; 1.102 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[13]      ; MuxRegData:MuxRegData|MuxRegDataOut[29]    ; clock      ; clock    ; None                       ; None                       ; 1.015 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[11]                          ; MuxRegData:MuxRegData|MuxRegDataOut[11]    ; clock      ; clock    ; None                       ; None                       ; 1.027 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[10]                        ; MuxPCSource:MuxPCSource|MuxPCSourceOut[10] ; clock      ; clock    ; None                       ; None                       ; 1.138 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[22]         ; MuxRegData:MuxRegData|MuxRegDataOut[22]    ; clock      ; clock    ; None                       ; None                       ; 1.062 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr20_16[4]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]     ; clock      ; clock    ; None                       ; None                       ; 1.482 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[12]                          ; MuxRegData:MuxRegData|MuxRegDataOut[12]    ; clock      ; clock    ; None                       ; None                       ; 1.056 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; MuxPCSource:MuxPCSource|MuxPCSourceOut[27] ; clock      ; clock    ; None                       ; None                       ; 1.272 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[9]                             ; MuxPCSource:MuxPCSource|MuxPCSourceOut[9]  ; clock      ; clock    ; None                       ; None                       ; 1.175 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[8]       ; MuxRegData:MuxRegData|MuxRegDataOut[24]    ; clock      ; clock    ; None                       ; None                       ; 1.067 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[0]                            ; MuxPCSource:MuxPCSource|MuxPCSourceOut[0]  ; clock      ; clock    ; None                       ; None                       ; 1.176 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[17]                            ; MuxPCSource:MuxPCSource|MuxPCSourceOut[17] ; clock      ; clock    ; None                       ; None                       ; 1.172 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[27]                          ; MuxRegData:MuxRegData|MuxRegDataOut[27]    ; clock      ; clock    ; None                       ; None                       ; 1.093 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[17]                          ; MuxRegData:MuxRegData|MuxRegDataOut[17]    ; clock      ; clock    ; None                       ; None                       ; 1.112 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[4]                            ; loadsize:loadsize|saida[4]                 ; clock      ; clock    ; None                       ; None                       ; 0.632 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[6]                            ; loadsize:loadsize|saida[6]                 ; clock      ; clock    ; None                       ; None                       ; 0.635 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[0]                              ; MuxPCSource:MuxPCSource|MuxPCSourceOut[0]  ; clock      ; clock    ; None                       ; None                       ; 1.239 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; MuxPCSource:MuxPCSource|MuxPCSourceOut[20] ; clock      ; clock    ; None                       ; None                       ; 1.247 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[21]                        ; MuxPCSource:MuxPCSource|MuxPCSourceOut[21] ; clock      ; clock    ; None                       ; None                       ; 1.282 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[9]                         ; MuxPCSource:MuxPCSource|MuxPCSourceOut[9]  ; clock      ; clock    ; None                       ; None                       ; 1.297 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr25_21[1]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]     ; clock      ; clock    ; None                       ; None                       ; 1.622 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[13]                          ; MuxRegData:MuxRegData|MuxRegDataOut[13]    ; clock      ; clock    ; None                       ; None                       ; 1.189 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[27]                            ; MuxPCSource:MuxPCSource|MuxPCSourceOut[27] ; clock      ; clock    ; None                       ; None                       ; 1.413 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[14]                          ; MuxRegData:MuxRegData|MuxRegDataOut[14]    ; clock      ; clock    ; None                       ; None                       ; 1.230 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr20_16[1]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]     ; clock      ; clock    ; None                       ; None                       ; 1.631 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; loadsize:loadsize|saida[19]                ; clock      ; clock    ; None                       ; None                       ; 0.474 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[21]                            ; MuxPCSource:MuxPCSource|MuxPCSourceOut[21] ; clock      ; clock    ; None                       ; None                       ; 1.342 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[6]                             ; MuxPCSource:MuxPCSource|MuxPCSourceOut[6]  ; clock      ; clock    ; None                       ; None                       ; 1.344 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[10]                          ; MuxRegData:MuxRegData|MuxRegDataOut[10]    ; clock      ; clock    ; None                       ; None                       ; 1.240 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; loadsize:loadsize|saida[30]                ; clock      ; clock    ; None                       ; None                       ; 0.488 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; MuxPCSource:MuxPCSource|MuxPCSourceOut[15] ; clock      ; clock    ; None                       ; None                       ; 1.358 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; loadsize:loadsize|saida[27]                ; clock      ; clock    ; None                       ; None                       ; 0.500 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[6]                         ; MuxPCSource:MuxPCSource|MuxPCSourceOut[6]  ; clock      ; clock    ; None                       ; None                       ; 1.335 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[4]                         ; MuxPCSource:MuxPCSource|MuxPCSourceOut[4]  ; clock      ; clock    ; None                       ; None                       ; 1.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[3]                         ; MuxPCSource:MuxPCSource|MuxPCSourceOut[3]  ; clock      ; clock    ; None                       ; None                       ; 1.370 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[20]                        ; MuxPCSource:MuxPCSource|MuxPCSourceOut[20] ; clock      ; clock    ; None                       ; None                       ; 1.372 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[19]         ; MuxRegData:MuxRegData|MuxRegDataOut[19]    ; clock      ; clock    ; None                       ; None                       ; 1.291 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[20]                            ; MuxPCSource:MuxPCSource|MuxPCSourceOut[20] ; clock      ; clock    ; None                       ; None                       ; 1.374 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; MuxPCSource:MuxPCSource|MuxPCSourceOut[19] ; clock      ; clock    ; None                       ; None                       ; 1.436 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[8]                           ; MuxRegData:MuxRegData|MuxRegDataOut[8]     ; clock      ; clock    ; None                       ; None                       ; 1.303 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[31]                            ; MuxPCSource:MuxPCSource|MuxPCSourceOut[31] ; clock      ; clock    ; None                       ; None                       ; 1.602 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[28]                        ; MuxPCSource:MuxPCSource|MuxPCSourceOut[28] ; clock      ; clock    ; None                       ; None                       ; 1.613 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[23]                          ; MuxRegData:MuxRegData|MuxRegDataOut[23]    ; clock      ; clock    ; None                       ; None                       ; 1.327 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[9]       ; MuxPCSource:MuxPCSource|MuxPCSourceOut[11] ; clock      ; clock    ; None                       ; None                       ; 1.603 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; loadsize:loadsize|saida[15]                ; clock      ; clock    ; None                       ; None                       ; 0.616 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[6]       ; MuxRegData:MuxRegData|MuxRegDataOut[22]    ; clock      ; clock    ; None                       ; None                       ; 1.358 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[24]                            ; MuxPCSource:MuxPCSource|MuxPCSourceOut[24] ; clock      ; clock    ; None                       ; None                       ; 1.461 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[13]                        ; MuxPCSource:MuxPCSource|MuxPCSourceOut[13] ; clock      ; clock    ; None                       ; None                       ; 1.461 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[13]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]     ; clock      ; clock    ; None                       ; None                       ; 1.792 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; loadsize:loadsize|saida[17]                ; clock      ; clock    ; None                       ; None                       ; 0.617 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[5]                            ; loadsize:loadsize|saida[5]                 ; clock      ; clock    ; None                       ; None                       ; 0.889 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[0]                         ; MuxPCSource:MuxPCSource|MuxPCSourceOut[0]  ; clock      ; clock    ; None                       ; None                       ; 1.490 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[2]                            ; loadsize:loadsize|saida[2]                 ; clock      ; clock    ; None                       ; None                       ; 0.894 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[24]                        ; MuxPCSource:MuxPCSource|MuxPCSourceOut[24] ; clock      ; clock    ; None                       ; None                       ; 1.520 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[7]                             ; MuxPCSource:MuxPCSource|MuxPCSourceOut[7]  ; clock      ; clock    ; None                       ; None                       ; 1.515 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[15]                        ; MuxPCSource:MuxPCSource|MuxPCSourceOut[15] ; clock      ; clock    ; None                       ; None                       ; 1.531 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[13]                            ; MuxPCSource:MuxPCSource|MuxPCSourceOut[13] ; clock      ; clock    ; None                       ; None                       ; 1.532 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[0]                             ; MuxPCSource:MuxPCSource|MuxPCSourceOut[0]  ; clock      ; clock    ; None                       ; None                       ; 1.548 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; loadsize:loadsize|saida[18]                ; clock      ; clock    ; None                       ; None                       ; 0.834 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[3]                            ; MuxPCSource:MuxPCSource|MuxPCSourceOut[3]  ; clock      ; clock    ; None                       ; None                       ; 1.568 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; MuxPCSource:MuxPCSource|MuxPCSourceOut[18] ; clock      ; clock    ; None                       ; None                       ; 1.606 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr25_21[2]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]     ; clock      ; clock    ; None                       ; None                       ; 1.914 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; loadsize:loadsize|saida[16]                ; clock      ; clock    ; None                       ; None                       ; 0.746 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[25]         ; MuxRegData:MuxRegData|MuxRegDataOut[25]    ; clock      ; clock    ; None                       ; None                       ; 1.516 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr20_16[3]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]     ; clock      ; clock    ; None                       ; None                       ; 1.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[16]                        ; MuxPCSource:MuxPCSource|MuxPCSourceOut[16] ; clock      ; clock    ; None                       ; None                       ; 1.609 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; loadsize:loadsize|saida[26]                ; clock      ; clock    ; None                       ; None                       ; 0.778 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; loadsize:loadsize|saida[31]                ; clock      ; clock    ; None                       ; None                       ; 0.774 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|PCSource[1]                       ; MuxPCSource:MuxPCSource|MuxPCSourceOut[0]  ; clock      ; clock    ; None                       ; None                       ; 1.690 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; MuxPCSource:MuxPCSource|MuxPCSourceOut[17] ; clock      ; clock    ; None                       ; None                       ; 1.670 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[3]                           ; MuxRegData:MuxRegData|MuxRegDataOut[3]     ; clock      ; clock    ; None                       ; None                       ; 1.603 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[1]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]     ; clock      ; clock    ; None                       ; None                       ; 1.731 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[10]      ; MuxRegData:MuxRegData|MuxRegDataOut[26]    ; clock      ; clock    ; None                       ; None                       ; 1.583 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr25_21[3]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]     ; clock      ; clock    ; None                       ; None                       ; 2.032 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; MuxPCSource:MuxPCSource|MuxPCSourceOut[25] ; clock      ; clock    ; None                       ; None                       ; 1.815 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[23]         ; MuxRegData:MuxRegData|MuxRegDataOut[23]    ; clock      ; clock    ; None                       ; None                       ; 1.622 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[27]         ; MuxRegData:MuxRegData|MuxRegDataOut[27]    ; clock      ; clock    ; None                       ; None                       ; 1.646 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[1]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]     ; clock      ; clock    ; None                       ; None                       ; 1.771 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[16]         ; MuxRegData:MuxRegData|MuxRegDataOut[16]    ; clock      ; clock    ; None                       ; None                       ; 1.648 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[1]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]     ; clock      ; clock    ; None                       ; None                       ; 1.773 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[28]                            ; MuxPCSource:MuxPCSource|MuxPCSourceOut[28] ; clock      ; clock    ; None                       ; None                       ; 1.944 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[23]                            ; MuxPCSource:MuxPCSource|MuxPCSourceOut[23] ; clock      ; clock    ; None                       ; None                       ; 1.806 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[17]                        ; MuxPCSource:MuxPCSource|MuxPCSourceOut[17] ; clock      ; clock    ; None                       ; None                       ; 1.741 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[28]         ; MuxRegData:MuxRegData|MuxRegDataOut[28]    ; clock      ; clock    ; None                       ; None                       ; 1.665 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; MuxPCSource:MuxPCSource|MuxPCSourceOut[11] ; clock      ; clock    ; None                       ; None                       ; 1.938 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[9]                              ; MuxPCSource:MuxPCSource|MuxPCSourceOut[9]  ; clock      ; clock    ; None                       ; None                       ; 1.778 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[31]                        ; MuxPCSource:MuxPCSource|MuxPCSourceOut[31] ; clock      ; clock    ; None                       ; None                       ; 1.998 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[5]                         ; MuxPCSource:MuxPCSource|MuxPCSourceOut[5]  ; clock      ; clock    ; None                       ; None                       ; 1.782 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[3]                        ; MuxRegData:MuxRegData|MuxRegDataOut[0]     ; clock      ; clock    ; None                       ; None                       ; 1.763 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[8]                             ; MuxPCSource:MuxPCSource|MuxPCSourceOut[8]  ; clock      ; clock    ; None                       ; None                       ; 1.808 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[26]         ; MuxRegData:MuxRegData|MuxRegDataOut[26]    ; clock      ; clock    ; None                       ; None                       ; 1.714 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[18]                        ; MuxPCSource:MuxPCSource|MuxPCSourceOut[18] ; clock      ; clock    ; None                       ; None                       ; 1.851 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[12]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]     ; clock      ; clock    ; None                       ; None                       ; 2.134 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[6]                            ; MuxPCSource:MuxPCSource|MuxPCSourceOut[6]  ; clock      ; clock    ; None                       ; None                       ; 1.786 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[24]         ; MuxRegData:MuxRegData|MuxRegDataOut[24]    ; clock      ; clock    ; None                       ; None                       ; 1.721 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; MuxPCSource:MuxPCSource|MuxPCSourceOut[30] ; clock      ; clock    ; None                       ; None                       ; 1.833 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; loadsize:loadsize|saida[24]                ; clock      ; clock    ; None                       ; None                       ; 1.145 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|PCSource[0]                       ; MuxPCSource:MuxPCSource|MuxPCSourceOut[31] ; clock      ; clock    ; None                       ; None                       ; 2.070 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[14]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]     ; clock      ; clock    ; None                       ; None                       ; 2.131 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[5]                            ; MuxPCSource:MuxPCSource|MuxPCSourceOut[5]  ; clock      ; clock    ; None                       ; None                       ; 1.836 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[11]                        ; MuxPCSource:MuxPCSource|MuxPCSourceOut[11] ; clock      ; clock    ; None                       ; None                       ; 2.026 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|PCSource[2]                       ; MuxPCSource:MuxPCSource|MuxPCSourceOut[0]  ; clock      ; clock    ; None                       ; None                       ; 1.877 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[1]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]     ; clock      ; clock    ; None                       ; None                       ; 1.887 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; MuxPCSource:MuxPCSource|MuxPCSourceOut[23] ; clock      ; clock    ; None                       ; None                       ; 1.904 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[0]                        ; MuxRegData:MuxRegData|MuxRegDataOut[0]     ; clock      ; clock    ; None                       ; None                       ; 1.948 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; MuxPCSource:MuxPCSource|MuxPCSourceOut[12] ; clock      ; clock    ; None                       ; None                       ; 1.896 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|PCSource[1]                       ; MuxPCSource:MuxPCSource|MuxPCSourceOut[2]  ; clock      ; clock    ; None                       ; None                       ; 1.922 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[0]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]     ; clock      ; clock    ; None                       ; None                       ; 1.721 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[2]                              ; MuxPCSource:MuxPCSource|MuxPCSourceOut[2]  ; clock      ; clock    ; None                       ; None                       ; 1.917 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[4]                           ; MuxRegData:MuxRegData|MuxRegDataOut[4]     ; clock      ; clock    ; None                       ; None                       ; 1.824 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|PCSource[0]                       ; MuxPCSource:MuxPCSource|MuxPCSourceOut[29] ; clock      ; clock    ; None                       ; None                       ; 2.150 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[11]                             ; MuxPCSource:MuxPCSource|MuxPCSourceOut[11] ; clock      ; clock    ; None                       ; None                       ; 2.092 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[7]       ; MuxRegData:MuxRegData|MuxRegDataOut[23]    ; clock      ; clock    ; None                       ; None                       ; 1.833 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[1]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]     ; clock      ; clock    ; None                       ; None                       ; 1.969 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[10]      ; MuxPCSource:MuxPCSource|MuxPCSourceOut[12] ; clock      ; clock    ; None                       ; None                       ; 1.930 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[29]         ; MuxRegData:MuxRegData|MuxRegDataOut[29]    ; clock      ; clock    ; None                       ; None                       ; 1.835 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[10]                             ; MuxRegData:MuxRegData|MuxRegDataOut[10]    ; clock      ; clock    ; None                       ; None                       ; 1.853 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[0]                         ; MuxRegData:MuxRegData|MuxRegDataOut[0]     ; clock      ; clock    ; None                       ; None                       ; 2.028 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[25]                            ; MuxPCSource:MuxPCSource|MuxPCSourceOut[25] ; clock      ; clock    ; None                       ; None                       ; 2.083 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[13]      ; MuxPCSource:MuxPCSource|MuxPCSourceOut[15] ; clock      ; clock    ; None                       ; None                       ; 1.999 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[7]                            ; MuxPCSource:MuxPCSource|MuxPCSourceOut[7]  ; clock      ; clock    ; None                       ; None                       ; 1.979 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[19]                            ; MuxPCSource:MuxPCSource|MuxPCSourceOut[19] ; clock      ; clock    ; None                       ; None                       ; 2.026 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[0]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]     ; clock      ; clock    ; None                       ; None                       ; 1.808 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[0]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]     ; clock      ; clock    ; None                       ; None                       ; 1.818 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[29]                             ; MuxPCSource:MuxPCSource|MuxPCSourceOut[29] ; clock      ; clock    ; None                       ; None                       ; 2.200 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:HI|Saida[10]                            ; MuxRegData:MuxRegData|MuxRegDataOut[10]    ; clock      ; clock    ; None                       ; None                       ; 1.897 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[0]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]     ; clock      ; clock    ; None                       ; None                       ; 1.839 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|PCSource[2]                       ; MuxPCSource:MuxPCSource|MuxPCSourceOut[29] ; clock      ; clock    ; None                       ; None                       ; 2.251 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[3]                             ; MuxRegData:MuxRegData|MuxRegDataOut[3]     ; clock      ; clock    ; None                       ; None                       ; 1.911 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegDest[0]                        ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]     ; clock      ; clock    ; None                       ; None                       ; 1.859 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; MuxPCSource:MuxPCSource|MuxPCSourceOut[22] ; clock      ; clock    ; None                       ; None                       ; 2.043 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[8]                         ; MuxPCSource:MuxPCSource|MuxPCSourceOut[8]  ; clock      ; clock    ; None                       ; None                       ; 2.046 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[8]                         ; MuxRegData:MuxRegData|MuxRegDataOut[8]     ; clock      ; clock    ; None                       ; None                       ; 1.941 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[25]                        ; MuxPCSource:MuxPCSource|MuxPCSourceOut[25] ; clock      ; clock    ; None                       ; None                       ; 2.131 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; MuxPCSource:MuxPCSource|MuxPCSourceOut[16] ; clock      ; clock    ; None                       ; None                       ; 2.040 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[1]                            ; loadsize:loadsize|saida[1]                 ; clock      ; clock    ; None                       ; None                       ; 1.482 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[22]                        ; MuxPCSource:MuxPCSource|MuxPCSourceOut[22] ; clock      ; clock    ; None                       ; None                       ; 2.077 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[23]                        ; MuxPCSource:MuxPCSource|MuxPCSourceOut[23] ; clock      ; clock    ; None                       ; None                       ; 2.078 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|PCSource[2]                       ; MuxPCSource:MuxPCSource|MuxPCSourceOut[2]  ; clock      ; clock    ; None                       ; None                       ; 2.103 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; loadsize:loadsize|saida[11]                ; clock      ; clock    ; None                       ; None                       ; 1.036 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|PCSource[1]                       ; MuxPCSource:MuxPCSource|MuxPCSourceOut[3]  ; clock      ; clock    ; None                       ; None                       ; 2.122 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[14]      ; MuxRegData:MuxRegData|MuxRegDataOut[30]    ; clock      ; clock    ; None                       ; None                       ; 1.949 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; MuxPCSource:MuxPCSource|MuxPCSourceOut[10] ; clock      ; clock    ; None                       ; None                       ; 2.082 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr25_21[2]      ; MuxPCSource:MuxPCSource|MuxPCSourceOut[25] ; clock      ; clock    ; None                       ; None                       ; 2.215 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[26]                        ; MuxPCSource:MuxPCSource|MuxPCSourceOut[26] ; clock      ; clock    ; None                       ; None                       ; 2.122 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|PCSource[1]                       ; MuxPCSource:MuxPCSource|MuxPCSourceOut[24] ; clock      ; clock    ; None                       ; None                       ; 2.169 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[4]                            ; MuxPCSource:MuxPCSource|MuxPCSourceOut[4]  ; clock      ; clock    ; None                       ; None                       ; 2.088 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|PCSource[2]                       ; MuxPCSource:MuxPCSource|MuxPCSourceOut[15] ; clock      ; clock    ; None                       ; None                       ; 2.166 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr25_21[0]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]     ; clock      ; clock    ; None                       ; None                       ; 2.431 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|PCSource[0]                       ; MuxPCSource:MuxPCSource|MuxPCSourceOut[28] ; clock      ; clock    ; None                       ; None                       ; 2.366 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|PCSource[1]                       ; MuxPCSource:MuxPCSource|MuxPCSourceOut[29] ; clock      ; clock    ; None                       ; None                       ; 2.371 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[24]                        ; MuxRegData:MuxRegData|MuxRegDataOut[24]    ; clock      ; clock    ; None                       ; None                       ; 2.012 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[20]    ; clock      ; clock    ; None                       ; None                       ; 0.803 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[31]                             ; MuxPCSource:MuxPCSource|MuxPCSourceOut[31] ; clock      ; clock    ; None                       ; None                       ; 2.341 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|PCSource[2]                       ; MuxPCSource:MuxPCSource|MuxPCSourceOut[3]  ; clock      ; clock    ; None                       ; None                       ; 2.184 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[27]    ; clock      ; clock    ; None                       ; None                       ; 0.817 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[23]                             ; MuxPCSource:MuxPCSource|MuxPCSourceOut[23] ; clock      ; clock    ; None                       ; None                       ; 2.187 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[30]         ; MuxRegData:MuxRegData|MuxRegDataOut[30]    ; clock      ; clock    ; None                       ; None                       ; 2.049 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[12]                            ; MuxPCSource:MuxPCSource|MuxPCSourceOut[12] ; clock      ; clock    ; None                       ; None                       ; 2.185 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; MuxPCSource:MuxPCSource|MuxPCSourceOut[9]  ; clock      ; clock    ; None                       ; None                       ; 2.192 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[2]                         ; MuxPCSource:MuxPCSource|MuxPCSourceOut[2]  ; clock      ; clock    ; None                       ; None                       ; 2.174 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[0]                        ; MuxRegData:MuxRegData|MuxRegDataOut[20]    ; clock      ; clock    ; None                       ; None                       ; 2.081 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[1]                        ; MuxRegData:MuxRegData|MuxRegDataOut[0]     ; clock      ; clock    ; None                       ; None                       ; 1.976 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[14]      ; MuxPCSource:MuxPCSource|MuxPCSourceOut[16] ; clock      ; clock    ; None                       ; None                       ; 2.175 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; loadsize:loadsize|saida[25]                ; clock      ; clock    ; None                       ; None                       ; 1.342 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                            ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+--------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------+
; tsu                                                                                                  ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                                            ; To Clock ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+
; N/A   ; None         ; 8.071 ns   ; reset ; multiplier:multiplier|product[59]             ; clock    ;
; N/A   ; None         ; 7.791 ns   ; reset ; multiplier:multiplier|hi[29]                  ; clock    ;
; N/A   ; None         ; 7.664 ns   ; reset ; multiplier:multiplier|product[57]             ; clock    ;
; N/A   ; None         ; 7.623 ns   ; reset ; multiplier:multiplier|product[56]             ; clock    ;
; N/A   ; None         ; 7.610 ns   ; reset ; multiplier:multiplier|hi[23]                  ; clock    ;
; N/A   ; None         ; 7.563 ns   ; reset ; multiplier:multiplier|hi[26]                  ; clock    ;
; N/A   ; None         ; 7.549 ns   ; reset ; multiplier:multiplier|hi[28]                  ; clock    ;
; N/A   ; None         ; 7.431 ns   ; reset ; multiplier:multiplier|product[54]             ; clock    ;
; N/A   ; None         ; 7.333 ns   ; reset ; multiplier:multiplier|hi[27]                  ; clock    ;
; N/A   ; None         ; 7.254 ns   ; reset ; multiplier:multiplier|product[62]             ; clock    ;
; N/A   ; None         ; 7.231 ns   ; reset ; multiplier:multiplier|product[29]             ; clock    ;
; N/A   ; None         ; 7.231 ns   ; reset ; multiplier:multiplier|product[30]             ; clock    ;
; N/A   ; None         ; 7.231 ns   ; reset ; multiplier:multiplier|product[27]             ; clock    ;
; N/A   ; None         ; 7.231 ns   ; reset ; multiplier:multiplier|product[28]             ; clock    ;
; N/A   ; None         ; 7.231 ns   ; reset ; multiplier:multiplier|product[26]             ; clock    ;
; N/A   ; None         ; 7.214 ns   ; reset ; multiplier:multiplier|product[58]             ; clock    ;
; N/A   ; None         ; 7.156 ns   ; reset ; multiplier:multiplier|hi[18]                  ; clock    ;
; N/A   ; None         ; 7.036 ns   ; reset ; multiplier:multiplier|product[55]             ; clock    ;
; N/A   ; None         ; 6.999 ns   ; reset ; multiplier:multiplier|product[61]             ; clock    ;
; N/A   ; None         ; 6.954 ns   ; reset ; multiplier:multiplier|product[25]             ; clock    ;
; N/A   ; None         ; 6.954 ns   ; reset ; multiplier:multiplier|product[23]             ; clock    ;
; N/A   ; None         ; 6.954 ns   ; reset ; multiplier:multiplier|product[24]             ; clock    ;
; N/A   ; None         ; 6.954 ns   ; reset ; multiplier:multiplier|product[21]             ; clock    ;
; N/A   ; None         ; 6.954 ns   ; reset ; multiplier:multiplier|product[22]             ; clock    ;
; N/A   ; None         ; 6.954 ns   ; reset ; multiplier:multiplier|product[19]             ; clock    ;
; N/A   ; None         ; 6.954 ns   ; reset ; multiplier:multiplier|product[20]             ; clock    ;
; N/A   ; None         ; 6.949 ns   ; reset ; multiplier:multiplier|product[49]             ; clock    ;
; N/A   ; None         ; 6.948 ns   ; reset ; multiplier:multiplier|product[60]             ; clock    ;
; N/A   ; None         ; 6.929 ns   ; reset ; multiplier:multiplier|product[2]              ; clock    ;
; N/A   ; None         ; 6.929 ns   ; reset ; multiplier:multiplier|product[3]              ; clock    ;
; N/A   ; None         ; 6.929 ns   ; reset ; multiplier:multiplier|product[4]              ; clock    ;
; N/A   ; None         ; 6.929 ns   ; reset ; multiplier:multiplier|product[5]              ; clock    ;
; N/A   ; None         ; 6.929 ns   ; reset ; multiplier:multiplier|product[6]              ; clock    ;
; N/A   ; None         ; 6.929 ns   ; reset ; multiplier:multiplier|product[1]              ; clock    ;
; N/A   ; None         ; 6.929 ns   ; reset ; multiplier:multiplier|product[0]              ; clock    ;
; N/A   ; None         ; 6.911 ns   ; reset ; multiplier:multiplier|hi[25]                  ; clock    ;
; N/A   ; None         ; 6.899 ns   ; reset ; multiplier:multiplier|hi[24]                  ; clock    ;
; N/A   ; None         ; 6.899 ns   ; reset ; multiplier:multiplier|product[52]             ; clock    ;
; N/A   ; None         ; 6.865 ns   ; reset ; multiplier:multiplier|hi[12]                  ; clock    ;
; N/A   ; None         ; 6.840 ns   ; reset ; multiplier:multiplier|hi[10]                  ; clock    ;
; N/A   ; None         ; 6.812 ns   ; reset ; multiplier:multiplier|product[46]             ; clock    ;
; N/A   ; None         ; 6.810 ns   ; reset ; multiplier:multiplier|hi[1]                   ; clock    ;
; N/A   ; None         ; 6.810 ns   ; reset ; multiplier:multiplier|hi[0]                   ; clock    ;
; N/A   ; None         ; 6.810 ns   ; reset ; multiplier:multiplier|lo[30]                  ; clock    ;
; N/A   ; None         ; 6.810 ns   ; reset ; multiplier:multiplier|lo[31]                  ; clock    ;
; N/A   ; None         ; 6.810 ns   ; reset ; multiplier:multiplier|lo[28]                  ; clock    ;
; N/A   ; None         ; 6.810 ns   ; reset ; multiplier:multiplier|lo[29]                  ; clock    ;
; N/A   ; None         ; 6.810 ns   ; reset ; multiplier:multiplier|lo[27]                  ; clock    ;
; N/A   ; None         ; 6.806 ns   ; reset ; multiplier:multiplier|hi[2]                   ; clock    ;
; N/A   ; None         ; 6.806 ns   ; reset ; multiplier:multiplier|hi[3]                   ; clock    ;
; N/A   ; None         ; 6.806 ns   ; reset ; multiplier:multiplier|hi[4]                   ; clock    ;
; N/A   ; None         ; 6.806 ns   ; reset ; multiplier:multiplier|hi[5]                   ; clock    ;
; N/A   ; None         ; 6.806 ns   ; reset ; multiplier:multiplier|hi[7]                   ; clock    ;
; N/A   ; None         ; 6.806 ns   ; reset ; multiplier:multiplier|hi[9]                   ; clock    ;
; N/A   ; None         ; 6.795 ns   ; reset ; multiplier:multiplier|hi[22]                  ; clock    ;
; N/A   ; None         ; 6.787 ns   ; reset ; multiplier:multiplier|hi[6]                   ; clock    ;
; N/A   ; None         ; 6.787 ns   ; reset ; multiplier:multiplier|hi[8]                   ; clock    ;
; N/A   ; None         ; 6.787 ns   ; reset ; multiplier:multiplier|hi[11]                  ; clock    ;
; N/A   ; None         ; 6.787 ns   ; reset ; multiplier:multiplier|hi[13]                  ; clock    ;
; N/A   ; None         ; 6.787 ns   ; reset ; multiplier:multiplier|hi[14]                  ; clock    ;
; N/A   ; None         ; 6.787 ns   ; reset ; multiplier:multiplier|hi[15]                  ; clock    ;
; N/A   ; None         ; 6.787 ns   ; reset ; multiplier:multiplier|hi[16]                  ; clock    ;
; N/A   ; None         ; 6.787 ns   ; reset ; multiplier:multiplier|hi[17]                  ; clock    ;
; N/A   ; None         ; 6.739 ns   ; reset ; multiplier:multiplier|product[48]             ; clock    ;
; N/A   ; None         ; 6.713 ns   ; reset ; multiplier:multiplier|product[31]             ; clock    ;
; N/A   ; None         ; 6.708 ns   ; reset ; multiplier:multiplier|hi[30]                  ; clock    ;
; N/A   ; None         ; 6.657 ns   ; reset ; multiplier:multiplier|lo[7]                   ; clock    ;
; N/A   ; None         ; 6.657 ns   ; reset ; multiplier:multiplier|lo[8]                   ; clock    ;
; N/A   ; None         ; 6.657 ns   ; reset ; multiplier:multiplier|lo[9]                   ; clock    ;
; N/A   ; None         ; 6.657 ns   ; reset ; multiplier:multiplier|lo[10]                  ; clock    ;
; N/A   ; None         ; 6.657 ns   ; reset ; multiplier:multiplier|lo[11]                  ; clock    ;
; N/A   ; None         ; 6.657 ns   ; reset ; multiplier:multiplier|hi[20]                  ; clock    ;
; N/A   ; None         ; 6.657 ns   ; reset ; multiplier:multiplier|hi[21]                  ; clock    ;
; N/A   ; None         ; 6.657 ns   ; reset ; multiplier:multiplier|hi[19]                  ; clock    ;
; N/A   ; None         ; 6.656 ns   ; reset ; multiplier:multiplier|product[47]             ; clock    ;
; N/A   ; None         ; 6.587 ns   ; reset ; multiplier:multiplier|product[50]             ; clock    ;
; N/A   ; None         ; 6.565 ns   ; reset ; multiplier:multiplier|product[41]             ; clock    ;
; N/A   ; None         ; 6.562 ns   ; reset ; multiplier:multiplier|product[7]              ; clock    ;
; N/A   ; None         ; 6.562 ns   ; reset ; multiplier:multiplier|product[8]              ; clock    ;
; N/A   ; None         ; 6.562 ns   ; reset ; multiplier:multiplier|product[9]              ; clock    ;
; N/A   ; None         ; 6.562 ns   ; reset ; multiplier:multiplier|product[10]             ; clock    ;
; N/A   ; None         ; 6.562 ns   ; reset ; multiplier:multiplier|product[11]             ; clock    ;
; N/A   ; None         ; 6.562 ns   ; reset ; multiplier:multiplier|product[12]             ; clock    ;
; N/A   ; None         ; 6.562 ns   ; reset ; multiplier:multiplier|product[13]             ; clock    ;
; N/A   ; None         ; 6.562 ns   ; reset ; multiplier:multiplier|product[14]             ; clock    ;
; N/A   ; None         ; 6.562 ns   ; reset ; multiplier:multiplier|product[15]             ; clock    ;
; N/A   ; None         ; 6.562 ns   ; reset ; multiplier:multiplier|product[16]             ; clock    ;
; N/A   ; None         ; 6.562 ns   ; reset ; multiplier:multiplier|product[17]             ; clock    ;
; N/A   ; None         ; 6.562 ns   ; reset ; multiplier:multiplier|product[18]             ; clock    ;
; N/A   ; None         ; 6.558 ns   ; reset ; multiplier:multiplier|product[32]             ; clock    ;
; N/A   ; None         ; 6.536 ns   ; reset ; multiplier:multiplier|product[53]             ; clock    ;
; N/A   ; None         ; 6.535 ns   ; reset ; multiplier:multiplier|product[39]             ; clock    ;
; N/A   ; None         ; 6.518 ns   ; reset ; multiplier:multiplier|product[45]             ; clock    ;
; N/A   ; None         ; 6.516 ns   ; reset ; multiplier:multiplier|product[44]             ; clock    ;
; N/A   ; None         ; 6.418 ns   ; reset ; multiplier:multiplier|lo[26]                  ; clock    ;
; N/A   ; None         ; 6.418 ns   ; reset ; multiplier:multiplier|lo[24]                  ; clock    ;
; N/A   ; None         ; 6.418 ns   ; reset ; multiplier:multiplier|lo[25]                  ; clock    ;
; N/A   ; None         ; 6.418 ns   ; reset ; multiplier:multiplier|lo[22]                  ; clock    ;
; N/A   ; None         ; 6.418 ns   ; reset ; multiplier:multiplier|lo[12]                  ; clock    ;
; N/A   ; None         ; 6.418 ns   ; reset ; multiplier:multiplier|lo[13]                  ; clock    ;
; N/A   ; None         ; 6.418 ns   ; reset ; multiplier:multiplier|lo[14]                  ; clock    ;
; N/A   ; None         ; 6.418 ns   ; reset ; multiplier:multiplier|lo[15]                  ; clock    ;
; N/A   ; None         ; 6.418 ns   ; reset ; multiplier:multiplier|lo[23]                  ; clock    ;
; N/A   ; None         ; 6.418 ns   ; reset ; multiplier:multiplier|lo[20]                  ; clock    ;
; N/A   ; None         ; 6.418 ns   ; reset ; multiplier:multiplier|lo[21]                  ; clock    ;
; N/A   ; None         ; 6.418 ns   ; reset ; multiplier:multiplier|lo[18]                  ; clock    ;
; N/A   ; None         ; 6.418 ns   ; reset ; multiplier:multiplier|lo[19]                  ; clock    ;
; N/A   ; None         ; 6.418 ns   ; reset ; multiplier:multiplier|lo[16]                  ; clock    ;
; N/A   ; None         ; 6.418 ns   ; reset ; multiplier:multiplier|lo[17]                  ; clock    ;
; N/A   ; None         ; 6.394 ns   ; reset ; multiplier:multiplier|product[35]             ; clock    ;
; N/A   ; None         ; 6.290 ns   ; reset ; multiplier:multiplier|lo[1]                   ; clock    ;
; N/A   ; None         ; 6.290 ns   ; reset ; multiplier:multiplier|lo[2]                   ; clock    ;
; N/A   ; None         ; 6.290 ns   ; reset ; multiplier:multiplier|lo[3]                   ; clock    ;
; N/A   ; None         ; 6.290 ns   ; reset ; multiplier:multiplier|lo[4]                   ; clock    ;
; N/A   ; None         ; 6.290 ns   ; reset ; multiplier:multiplier|lo[5]                   ; clock    ;
; N/A   ; None         ; 6.290 ns   ; reset ; multiplier:multiplier|lo[6]                   ; clock    ;
; N/A   ; None         ; 6.290 ns   ; reset ; multiplier:multiplier|lo[0]                   ; clock    ;
; N/A   ; None         ; 6.286 ns   ; reset ; multiplier:multiplier|product[36]             ; clock    ;
; N/A   ; None         ; 6.281 ns   ; reset ; multiplier:multiplier|product[42]             ; clock    ;
; N/A   ; None         ; 6.220 ns   ; reset ; multiplier:multiplier|product[33]             ; clock    ;
; N/A   ; None         ; 6.199 ns   ; reset ; multiplier:multiplier|product[40]             ; clock    ;
; N/A   ; None         ; 6.125 ns   ; reset ; multiplier:multiplier|product[43]             ; clock    ;
; N/A   ; None         ; 6.107 ns   ; reset ; multiplier:multiplier|product[37]             ; clock    ;
; N/A   ; None         ; 6.024 ns   ; reset ; multiplier:multiplier|product[51]             ; clock    ;
; N/A   ; None         ; 5.870 ns   ; reset ; multiplier:multiplier|product[38]             ; clock    ;
; N/A   ; None         ; 5.739 ns   ; reset ; multiplier:multiplier|fim                     ; clock    ;
; N/A   ; None         ; 5.695 ns   ; reset ; multiplier:multiplier|product[34]             ; clock    ;
; N/A   ; None         ; 5.681 ns   ; reset ; multiplier:multiplier|cicloAtual[0]           ; clock    ;
; N/A   ; None         ; 5.681 ns   ; reset ; multiplier:multiplier|cicloAtual[4]           ; clock    ;
; N/A   ; None         ; 5.681 ns   ; reset ; multiplier:multiplier|lostbit                 ; clock    ;
; N/A   ; None         ; 5.555 ns   ; reset ; Controle:Controle|MemADD[1]                   ; clock    ;
; N/A   ; None         ; 5.379 ns   ; reset ; Controle:Controle|MemWriteRead                ; clock    ;
; N/A   ; None         ; 5.280 ns   ; reset ; multiplier:multiplier|cicloAtual[1]           ; clock    ;
; N/A   ; None         ; 5.280 ns   ; reset ; multiplier:multiplier|cicloAtual[3]           ; clock    ;
; N/A   ; None         ; 5.280 ns   ; reset ; multiplier:multiplier|cicloAtual[2]           ; clock    ;
; N/A   ; None         ; 5.118 ns   ; reset ; Controle:Controle|IRWrite                     ; clock    ;
; N/A   ; None         ; 5.118 ns   ; reset ; Controle:Controle|RegBWrite                   ; clock    ;
; N/A   ; None         ; 5.091 ns   ; reset ; Controle:Controle|ALUSrcB[2]                  ; clock    ;
; N/A   ; None         ; 5.089 ns   ; reset ; Controle:Controle|PCSource[1]                 ; clock    ;
; N/A   ; None         ; 5.089 ns   ; reset ; Controle:Controle|PCSource[2]                 ; clock    ;
; N/A   ; None         ; 5.089 ns   ; reset ; Controle:Controle|PCSource[0]                 ; clock    ;
; N/A   ; None         ; 5.043 ns   ; reset ; multiplier:multiplier|cicloAtual[5]           ; clock    ;
; N/A   ; None         ; 4.903 ns   ; reset ; Controle:Controle|RegData[2]                  ; clock    ;
; N/A   ; None         ; 4.903 ns   ; reset ; Controle:Controle|RegData[1]                  ; clock    ;
; N/A   ; None         ; 4.903 ns   ; reset ; Controle:Controle|RegDest[1]                  ; clock    ;
; N/A   ; None         ; 4.666 ns   ; reset ; Controle:Controle|RegALUOutWrite              ; clock    ;
; N/A   ; None         ; 4.666 ns   ; reset ; Controle:Controle|ALUControl[0]               ; clock    ;
; N/A   ; None         ; 4.666 ns   ; reset ; Controle:Controle|ALUControl[2]               ; clock    ;
; N/A   ; None         ; 4.666 ns   ; reset ; Controle:Controle|ALUSrcA                     ; clock    ;
; N/A   ; None         ; 4.666 ns   ; reset ; Controle:Controle|MuxHiLo                     ; clock    ;
; N/A   ; None         ; 4.656 ns   ; reset ; Controle:Controle|ALUControl[1]               ; clock    ;
; N/A   ; None         ; 4.596 ns   ; reset ; Controle:Controle|MuxLo                       ; clock    ;
; N/A   ; None         ; 4.596 ns   ; reset ; Controle:Controle|Reg_Lo_Write                ; clock    ;
; N/A   ; None         ; 4.530 ns   ; reset ; Controle:Controle|RegWrite                    ; clock    ;
; N/A   ; None         ; 4.393 ns   ; reset ; Controle:Controle|ALUSrcB[1]                  ; clock    ;
; N/A   ; None         ; 4.393 ns   ; reset ; Controle:Controle|ALUSrcB[0]                  ; clock    ;
; N/A   ; None         ; 4.357 ns   ; reset ; Controle:Controle|ShftSrc                     ; clock    ;
; N/A   ; None         ; 4.321 ns   ; reset ; Controle:Controle|RegShftCtrl[2]              ; clock    ;
; N/A   ; None         ; 4.321 ns   ; reset ; Controle:Controle|RegShftCtrl[1]              ; clock    ;
; N/A   ; None         ; 4.257 ns   ; reset ; Controle:Controle|RegData[0]                  ; clock    ;
; N/A   ; None         ; 4.176 ns   ; reset ; Controle:Controle|RegShftCtrl[0]              ; clock    ;
; N/A   ; None         ; 4.164 ns   ; reset ; Controle:Controle|RegData[3]                  ; clock    ;
; N/A   ; None         ; 4.054 ns   ; reset ; Controle:Controle|RegDest[0]                  ; clock    ;
; N/A   ; None         ; 3.889 ns   ; reset ; divisor:divisor|fim                           ; clock    ;
; N/A   ; None         ; 3.790 ns   ; reset ; Controle:Controle|LSControl[1]                ; clock    ;
; N/A   ; None         ; 3.790 ns   ; reset ; Controle:Controle|LSControl[0]                ; clock    ;
; N/A   ; None         ; 3.050 ns   ; reset ; Controle:Controle|RegMDRWrite                 ; clock    ;
; N/A   ; None         ; 3.036 ns   ; reset ; Controle:Controle|AmtSrc                      ; clock    ;
; N/A   ; None         ; 3.034 ns   ; reset ; Controle:Controle|PCWrite                     ; clock    ;
; N/A   ; None         ; 2.982 ns   ; reset ; Controle:Controle|SSControl[1]                ; clock    ;
; N/A   ; None         ; 2.981 ns   ; reset ; Controle:Controle|XCHGRegWrite                ; clock    ;
; N/A   ; None         ; 2.862 ns   ; reset ; Controle:Controle|DIV_OP                      ; clock    ;
; N/A   ; None         ; 2.862 ns   ; reset ; Controle:Controle|MULT_OP                     ; clock    ;
; N/A   ; None         ; 2.844 ns   ; reset ; Controle:Controle|estado[5]                   ; clock    ;
; N/A   ; None         ; 2.844 ns   ; reset ; Controle:Controle|estado[4]                   ; clock    ;
; N/A   ; None         ; 2.844 ns   ; reset ; Controle:Controle|estado[2]                   ; clock    ;
; N/A   ; None         ; 2.837 ns   ; reset ; Controle:Controle|estado[1]                   ; clock    ;
; N/A   ; None         ; 2.719 ns   ; reset ; Controle:Controle|estado[0]                   ; clock    ;
; N/A   ; None         ; 2.719 ns   ; reset ; Controle:Controle|estado[3]                   ; clock    ;
; N/A   ; None         ; 2.516 ns   ; reset ; Controle:Controle|RegDest[2]                  ; clock    ;
; N/A   ; None         ; 1.316 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[4] ; clock    ;
; N/A   ; None         ; 1.316 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[3] ; clock    ;
; N/A   ; None         ; 1.316 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[2] ; clock    ;
; N/A   ; None         ; 1.316 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[0] ; clock    ;
; N/A   ; None         ; 1.316 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[1] ; clock    ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                               ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+---------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                    ; To            ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+---------------+------------+
; N/A                                     ; None                                                ; 15.960 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.894 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.883 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.791 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.660 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.594 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.583 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.534 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.491 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.458 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.439 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.388 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.373 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.362 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.322 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.312 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.311 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.270 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 15.246 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.235 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.234 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.219 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 15.205 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.158 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 15.143 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 15.136 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.101 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 15.070 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.059 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 15.019 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 15.013 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.968 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.967 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 14.962 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 14.958 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.953 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.942 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.937 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.910 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.905 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.892 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.886 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.886 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 14.881 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.859 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.850 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.810 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.801 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.789 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.710 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 14.684 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.668 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.634 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 14.633 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 14.610 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.593 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.580 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.576 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.571 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 14.559 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.557 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.532 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.529 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 14.519 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.517 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.505 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 14.494 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 14.481 ns  ; Registrador:A|Saida[3]                  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.467 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 14.457 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 14.456 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.453 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.447 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.402 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 14.401 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 14.396 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 14.391 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 14.390 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 14.389 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.388 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[18] ; clock      ;
; N/A                                     ; None                                                ; 14.381 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 14.380 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 14.360 ns  ; Controle:Controle|ALUSrcA               ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.343 ns  ; Controle:Controle|ALUControl[1]         ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.338 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.338 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 14.322 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[18] ; clock      ;
; N/A                                     ; None                                                ; 14.320 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.311 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[18] ; clock      ;
; N/A                                     ; None                                                ; 14.298 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 14.288 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 14.287 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 14.277 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 14.276 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.264 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.262 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.219 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.219 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[18] ; clock      ;
; N/A                                     ; None                                                ; 14.211 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 14.203 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.181 ns  ; Registrador:A|Saida[3]                  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.171 ns  ; Controle:Controle|ALUControl[0]         ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.167 ns  ; Registrador:A|Saida[0]                  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.160 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.146 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.145 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 14.144 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 14.099 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 14.090 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.086 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 14.069 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 14.060 ns  ; Controle:Controle|ALUSrcA               ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.055 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 14.043 ns  ; Controle:Controle|ALUControl[1]         ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 14.041 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 14.035 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 14.031 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 14.027 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 14.016 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 14.004 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 13.998 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 13.993 ns  ; Registrador:PC|Saida[3]                 ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 13.969 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 13.966 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 13.965 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 13.962 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[18] ; clock      ;
; N/A                                     ; None                                                ; 13.960 ns  ; Registrador:A|Saida[3]                  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 13.960 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 13.955 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 13.947 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 13.937 ns  ; Registrador:A|Saida[1]                  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 13.928 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 13.918 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 13.916 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[21] ; clock      ;
; N/A                                     ; None                                                ; 13.909 ns  ; Registrador:A|Saida[3]                  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 13.908 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 13.894 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 13.891 ns  ; Controle:Controle|ALUControl[2]         ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 13.886 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[18] ; clock      ;
; N/A                                     ; None                                                ; 13.883 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 13.871 ns  ; Controle:Controle|ALUControl[0]         ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 13.871 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 13.867 ns  ; Registrador:A|Saida[0]                  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 13.857 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 13.851 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17] ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 13.850 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[21] ; clock      ;
; N/A                                     ; None                                                ; 13.846 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 13.839 ns  ; Controle:Controle|ALUSrcA               ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 13.839 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[21] ; clock      ;
; N/A                                     ; None                                                ; 13.833 ns  ; Registrador:A|Saida[3]                  ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 13.825 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16] ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 13.822 ns  ; Controle:Controle|ALUControl[1]         ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 13.816 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 13.791 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 13.790 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 13.788 ns  ; Controle:Controle|ALUSrcA               ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 13.771 ns  ; Controle:Controle|ALUControl[1]         ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 13.752 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 13.747 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[21] ; clock      ;
; N/A                                     ; None                                                ; 13.716 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 13.712 ns  ; Controle:Controle|ALUSrcA               ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 13.712 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 13.712 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 13.702 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 13.695 ns  ; Controle:Controle|ALUControl[1]         ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 13.695 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 13.693 ns  ; Registrador:PC|Saida[3]                 ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 13.657 ns  ; Registrador:A|Saida[3]                  ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 13.656 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[19] ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 13.650 ns  ; Controle:Controle|ALUControl[0]         ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 13.646 ns  ; Registrador:A|Saida[0]                  ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 13.637 ns  ; Registrador:A|Saida[1]                  ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 13.636 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[16] ; clock      ;
; N/A                                     ; None                                                ; 13.635 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 13.633 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[18] ; clock      ;
; N/A                                     ; None                                                ; 13.625 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 13.608 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[20] ; clock      ;
; N/A                                     ; None                                                ; 13.599 ns  ; Controle:Controle|ALUControl[0]         ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 13.598 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[19] ; clock      ;
; N/A                                     ; None                                                ; 13.595 ns  ; Registrador:A|Saida[0]                  ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 13.591 ns  ; Controle:Controle|ALUControl[2]         ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 13.586 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[15] ; clock      ;
; N/A                                     ; None                                                ; 13.579 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[23] ; clock      ;
; N/A                                     ; None                                                ; 13.578 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 13.578 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18] ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 13.574 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; AluResult[27] ; clock      ;
; N/A                                     ; None                                                ; 13.574 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; AluResult[26] ; clock      ;
; N/A                                     ; None                                                ; 13.570 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[16] ; clock      ;
; N/A                                     ; None                                                ; 13.569 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; AluResult[29] ; clock      ;
; N/A                                     ; None                                                ; 13.563 ns  ; Registrador:A|Saida[7]                  ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 13.559 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[16] ; clock      ;
; N/A                                     ; None                                                ; 13.551 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 13.540 ns  ; Registrador:A|Saida[3]                  ; AluResult[30] ; clock      ;
; N/A                                     ; None                                                ; 13.536 ns  ; Controle:Controle|ALUSrcA               ; AluResult[25] ; clock      ;
; N/A                                     ; None                                                ; 13.534 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[22] ; clock      ;
; N/A                                     ; None                                                ; 13.533 ns  ; Registrador:PC|Saida[0]                 ; AluResult[24] ; clock      ;
; N/A                                     ; None                                                ; 13.529 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[18] ; clock      ;
; N/A                                     ; None                                                ; 13.525 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16] ; AluResult[31] ; clock      ;
; N/A                                     ; None                                                ; 13.523 ns  ; Controle:Controle|ALUControl[0]         ; AluResult[28] ; clock      ;
; N/A                                     ; None                                                ; 13.521 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[23] ; clock      ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                         ;               ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+---------------+------------+


+------------------------------------------------------------------------------------------------------------+
; th                                                                                                         ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                                            ; To Clock ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+
; N/A           ; None        ; -0.502 ns ; reset ; multiplier:multiplier|product[22]             ; clock    ;
; N/A           ; None        ; -0.503 ns ; reset ; multiplier:multiplier|product[23]             ; clock    ;
; N/A           ; None        ; -0.504 ns ; reset ; multiplier:multiplier|product[20]             ; clock    ;
; N/A           ; None        ; -0.533 ns ; reset ; multiplier:multiplier|product[19]             ; clock    ;
; N/A           ; None        ; -0.694 ns ; reset ; multiplier:multiplier|product[25]             ; clock    ;
; N/A           ; None        ; -0.694 ns ; reset ; multiplier:multiplier|product[24]             ; clock    ;
; N/A           ; None        ; -0.697 ns ; reset ; multiplier:multiplier|product[21]             ; clock    ;
; N/A           ; None        ; -1.077 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[4] ; clock    ;
; N/A           ; None        ; -1.077 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[3] ; clock    ;
; N/A           ; None        ; -1.077 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[2] ; clock    ;
; N/A           ; None        ; -1.077 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[0] ; clock    ;
; N/A           ; None        ; -1.077 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[1] ; clock    ;
; N/A           ; None        ; -2.249 ns ; reset ; Controle:Controle|RegDest[0]                  ; clock    ;
; N/A           ; None        ; -2.277 ns ; reset ; Controle:Controle|RegDest[2]                  ; clock    ;
; N/A           ; None        ; -2.480 ns ; reset ; Controle:Controle|estado[0]                   ; clock    ;
; N/A           ; None        ; -2.480 ns ; reset ; Controle:Controle|estado[3]                   ; clock    ;
; N/A           ; None        ; -2.598 ns ; reset ; Controle:Controle|estado[1]                   ; clock    ;
; N/A           ; None        ; -2.605 ns ; reset ; Controle:Controle|estado[5]                   ; clock    ;
; N/A           ; None        ; -2.605 ns ; reset ; Controle:Controle|estado[4]                   ; clock    ;
; N/A           ; None        ; -2.605 ns ; reset ; Controle:Controle|estado[2]                   ; clock    ;
; N/A           ; None        ; -2.605 ns ; reset ; Controle:Controle|MemADD[1]                   ; clock    ;
; N/A           ; None        ; -2.623 ns ; reset ; Controle:Controle|DIV_OP                      ; clock    ;
; N/A           ; None        ; -2.623 ns ; reset ; Controle:Controle|MULT_OP                     ; clock    ;
; N/A           ; None        ; -2.725 ns ; reset ; Controle:Controle|RegWrite                    ; clock    ;
; N/A           ; None        ; -2.742 ns ; reset ; Controle:Controle|XCHGRegWrite                ; clock    ;
; N/A           ; None        ; -2.743 ns ; reset ; Controle:Controle|ALUSrcB[2]                  ; clock    ;
; N/A           ; None        ; -2.743 ns ; reset ; Controle:Controle|SSControl[1]                ; clock    ;
; N/A           ; None        ; -2.770 ns ; reset ; Controle:Controle|IRWrite                     ; clock    ;
; N/A           ; None        ; -2.770 ns ; reset ; Controle:Controle|RegBWrite                   ; clock    ;
; N/A           ; None        ; -2.787 ns ; reset ; Controle:Controle|MemWriteRead                ; clock    ;
; N/A           ; None        ; -2.795 ns ; reset ; Controle:Controle|PCWrite                     ; clock    ;
; N/A           ; None        ; -2.797 ns ; reset ; Controle:Controle|AmtSrc                      ; clock    ;
; N/A           ; None        ; -2.811 ns ; reset ; Controle:Controle|RegMDRWrite                 ; clock    ;
; N/A           ; None        ; -2.874 ns ; reset ; Controle:Controle|RegData[2]                  ; clock    ;
; N/A           ; None        ; -2.874 ns ; reset ; Controle:Controle|RegData[1]                  ; clock    ;
; N/A           ; None        ; -2.874 ns ; reset ; Controle:Controle|RegDest[1]                  ; clock    ;
; N/A           ; None        ; -2.925 ns ; reset ; Controle:Controle|RegData[3]                  ; clock    ;
; N/A           ; None        ; -2.997 ns ; reset ; Controle:Controle|MuxLo                       ; clock    ;
; N/A           ; None        ; -2.997 ns ; reset ; Controle:Controle|Reg_Lo_Write                ; clock    ;
; N/A           ; None        ; -3.018 ns ; reset ; Controle:Controle|RegData[0]                  ; clock    ;
; N/A           ; None        ; -3.278 ns ; reset ; Controle:Controle|PCSource[1]                 ; clock    ;
; N/A           ; None        ; -3.278 ns ; reset ; Controle:Controle|PCSource[2]                 ; clock    ;
; N/A           ; None        ; -3.278 ns ; reset ; Controle:Controle|PCSource[0]                 ; clock    ;
; N/A           ; None        ; -3.353 ns ; reset ; Controle:Controle|ALUSrcB[1]                  ; clock    ;
; N/A           ; None        ; -3.353 ns ; reset ; Controle:Controle|ALUSrcB[0]                  ; clock    ;
; N/A           ; None        ; -3.551 ns ; reset ; Controle:Controle|LSControl[1]                ; clock    ;
; N/A           ; None        ; -3.551 ns ; reset ; Controle:Controle|LSControl[0]                ; clock    ;
; N/A           ; None        ; -3.616 ns ; reset ; Controle:Controle|ALUControl[1]               ; clock    ;
; N/A           ; None        ; -3.650 ns ; reset ; divisor:divisor|fim                           ; clock    ;
; N/A           ; None        ; -3.737 ns ; reset ; multiplier:multiplier|product[30]             ; clock    ;
; N/A           ; None        ; -3.830 ns ; reset ; Controle:Controle|RegALUOutWrite              ; clock    ;
; N/A           ; None        ; -3.830 ns ; reset ; Controle:Controle|ALUControl[0]               ; clock    ;
; N/A           ; None        ; -3.830 ns ; reset ; Controle:Controle|ALUControl[2]               ; clock    ;
; N/A           ; None        ; -3.830 ns ; reset ; Controle:Controle|ALUSrcA                     ; clock    ;
; N/A           ; None        ; -3.830 ns ; reset ; Controle:Controle|MuxHiLo                     ; clock    ;
; N/A           ; None        ; -3.864 ns ; reset ; multiplier:multiplier|lo[29]                  ; clock    ;
; N/A           ; None        ; -3.864 ns ; reset ; multiplier:multiplier|product[28]             ; clock    ;
; N/A           ; None        ; -3.868 ns ; reset ; multiplier:multiplier|lo[28]                  ; clock    ;
; N/A           ; None        ; -3.868 ns ; reset ; multiplier:multiplier|product[27]             ; clock    ;
; N/A           ; None        ; -3.869 ns ; reset ; multiplier:multiplier|product[29]             ; clock    ;
; N/A           ; None        ; -3.871 ns ; reset ; multiplier:multiplier|lo[30]                  ; clock    ;
; N/A           ; None        ; -3.871 ns ; reset ; multiplier:multiplier|lo[27]                  ; clock    ;
; N/A           ; None        ; -3.871 ns ; reset ; multiplier:multiplier|product[26]             ; clock    ;
; N/A           ; None        ; -3.893 ns ; reset ; multiplier:multiplier|lostbit                 ; clock    ;
; N/A           ; None        ; -3.937 ns ; reset ; Controle:Controle|RegShftCtrl[0]              ; clock    ;
; N/A           ; None        ; -3.955 ns ; reset ; multiplier:multiplier|hi[13]                  ; clock    ;
; N/A           ; None        ; -3.983 ns ; reset ; multiplier:multiplier|lo[7]                   ; clock    ;
; N/A           ; None        ; -3.985 ns ; reset ; multiplier:multiplier|product[48]             ; clock    ;
; N/A           ; None        ; -3.991 ns ; reset ; multiplier:multiplier|product[36]             ; clock    ;
; N/A           ; None        ; -3.996 ns ; reset ; multiplier:multiplier|product[38]             ; clock    ;
; N/A           ; None        ; -4.055 ns ; reset ; multiplier:multiplier|product[44]             ; clock    ;
; N/A           ; None        ; -4.080 ns ; reset ; multiplier:multiplier|cicloAtual[5]           ; clock    ;
; N/A           ; None        ; -4.082 ns ; reset ; Controle:Controle|RegShftCtrl[2]              ; clock    ;
; N/A           ; None        ; -4.082 ns ; reset ; Controle:Controle|RegShftCtrl[1]              ; clock    ;
; N/A           ; None        ; -4.109 ns ; reset ; multiplier:multiplier|lo[8]                   ; clock    ;
; N/A           ; None        ; -4.109 ns ; reset ; multiplier:multiplier|lo[9]                   ; clock    ;
; N/A           ; None        ; -4.112 ns ; reset ; multiplier:multiplier|lo[10]                  ; clock    ;
; N/A           ; None        ; -4.112 ns ; reset ; multiplier:multiplier|lo[11]                  ; clock    ;
; N/A           ; None        ; -4.118 ns ; reset ; Controle:Controle|ShftSrc                     ; clock    ;
; N/A           ; None        ; -4.122 ns ; reset ; multiplier:multiplier|product[43]             ; clock    ;
; N/A           ; None        ; -4.129 ns ; reset ; multiplier:multiplier|lo[31]                  ; clock    ;
; N/A           ; None        ; -4.132 ns ; reset ; multiplier:multiplier|hi[0]                   ; clock    ;
; N/A           ; None        ; -4.133 ns ; reset ; multiplier:multiplier|hi[5]                   ; clock    ;
; N/A           ; None        ; -4.142 ns ; reset ; multiplier:multiplier|hi[1]                   ; clock    ;
; N/A           ; None        ; -4.147 ns ; reset ; multiplier:multiplier|hi[3]                   ; clock    ;
; N/A           ; None        ; -4.150 ns ; reset ; multiplier:multiplier|hi[15]                  ; clock    ;
; N/A           ; None        ; -4.158 ns ; reset ; multiplier:multiplier|cicloAtual[0]           ; clock    ;
; N/A           ; None        ; -4.168 ns ; reset ; multiplier:multiplier|hi[9]                   ; clock    ;
; N/A           ; None        ; -4.175 ns ; reset ; multiplier:multiplier|hi[7]                   ; clock    ;
; N/A           ; None        ; -4.182 ns ; reset ; multiplier:multiplier|hi[4]                   ; clock    ;
; N/A           ; None        ; -4.183 ns ; reset ; multiplier:multiplier|product[13]             ; clock    ;
; N/A           ; None        ; -4.184 ns ; reset ; multiplier:multiplier|cicloAtual[1]           ; clock    ;
; N/A           ; None        ; -4.185 ns ; reset ; multiplier:multiplier|product[7]              ; clock    ;
; N/A           ; None        ; -4.186 ns ; reset ; multiplier:multiplier|cicloAtual[4]           ; clock    ;
; N/A           ; None        ; -4.193 ns ; reset ; multiplier:multiplier|cicloAtual[2]           ; clock    ;
; N/A           ; None        ; -4.193 ns ; reset ; multiplier:multiplier|product[50]             ; clock    ;
; N/A           ; None        ; -4.195 ns ; reset ; multiplier:multiplier|cicloAtual[3]           ; clock    ;
; N/A           ; None        ; -4.218 ns ; reset ; multiplier:multiplier|product[14]             ; clock    ;
; N/A           ; None        ; -4.239 ns ; reset ; multiplier:multiplier|product[42]             ; clock    ;
; N/A           ; None        ; -4.247 ns ; reset ; multiplier:multiplier|product[34]             ; clock    ;
; N/A           ; None        ; -4.247 ns ; reset ; multiplier:multiplier|hi[21]                  ; clock    ;
; N/A           ; None        ; -4.310 ns ; reset ; multiplier:multiplier|product[45]             ; clock    ;
; N/A           ; None        ; -4.313 ns ; reset ; multiplier:multiplier|product[49]             ; clock    ;
; N/A           ; None        ; -4.325 ns ; reset ; multiplier:multiplier|hi[17]                  ; clock    ;
; N/A           ; None        ; -4.327 ns ; reset ; multiplier:multiplier|product[35]             ; clock    ;
; N/A           ; None        ; -4.375 ns ; reset ; multiplier:multiplier|product[51]             ; clock    ;
; N/A           ; None        ; -4.376 ns ; reset ; multiplier:multiplier|product[15]             ; clock    ;
; N/A           ; None        ; -4.376 ns ; reset ; multiplier:multiplier|product[16]             ; clock    ;
; N/A           ; None        ; -4.377 ns ; reset ; multiplier:multiplier|product[37]             ; clock    ;
; N/A           ; None        ; -4.378 ns ; reset ; multiplier:multiplier|product[9]              ; clock    ;
; N/A           ; None        ; -4.378 ns ; reset ; multiplier:multiplier|product[10]             ; clock    ;
; N/A           ; None        ; -4.378 ns ; reset ; multiplier:multiplier|product[11]             ; clock    ;
; N/A           ; None        ; -4.378 ns ; reset ; multiplier:multiplier|product[12]             ; clock    ;
; N/A           ; None        ; -4.378 ns ; reset ; multiplier:multiplier|product[17]             ; clock    ;
; N/A           ; None        ; -4.378 ns ; reset ; multiplier:multiplier|product[18]             ; clock    ;
; N/A           ; None        ; -4.379 ns ; reset ; multiplier:multiplier|product[47]             ; clock    ;
; N/A           ; None        ; -4.380 ns ; reset ; multiplier:multiplier|product[8]              ; clock    ;
; N/A           ; None        ; -4.404 ns ; reset ; multiplier:multiplier|lo[1]                   ; clock    ;
; N/A           ; None        ; -4.404 ns ; reset ; multiplier:multiplier|lo[0]                   ; clock    ;
; N/A           ; None        ; -4.404 ns ; reset ; multiplier:multiplier|product[1]              ; clock    ;
; N/A           ; None        ; -4.404 ns ; reset ; multiplier:multiplier|product[0]              ; clock    ;
; N/A           ; None        ; -4.405 ns ; reset ; multiplier:multiplier|lo[2]                   ; clock    ;
; N/A           ; None        ; -4.405 ns ; reset ; multiplier:multiplier|lo[3]                   ; clock    ;
; N/A           ; None        ; -4.405 ns ; reset ; multiplier:multiplier|lo[6]                   ; clock    ;
; N/A           ; None        ; -4.405 ns ; reset ; multiplier:multiplier|product[2]              ; clock    ;
; N/A           ; None        ; -4.405 ns ; reset ; multiplier:multiplier|product[3]              ; clock    ;
; N/A           ; None        ; -4.405 ns ; reset ; multiplier:multiplier|product[6]              ; clock    ;
; N/A           ; None        ; -4.406 ns ; reset ; multiplier:multiplier|lo[4]                   ; clock    ;
; N/A           ; None        ; -4.406 ns ; reset ; multiplier:multiplier|product[4]              ; clock    ;
; N/A           ; None        ; -4.406 ns ; reset ; multiplier:multiplier|product[39]             ; clock    ;
; N/A           ; None        ; -4.409 ns ; reset ; multiplier:multiplier|hi[22]                  ; clock    ;
; N/A           ; None        ; -4.417 ns ; reset ; multiplier:multiplier|product[61]             ; clock    ;
; N/A           ; None        ; -4.421 ns ; reset ; multiplier:multiplier|lo[16]                  ; clock    ;
; N/A           ; None        ; -4.421 ns ; reset ; multiplier:multiplier|lo[17]                  ; clock    ;
; N/A           ; None        ; -4.422 ns ; reset ; multiplier:multiplier|lo[22]                  ; clock    ;
; N/A           ; None        ; -4.422 ns ; reset ; multiplier:multiplier|lo[23]                  ; clock    ;
; N/A           ; None        ; -4.423 ns ; reset ; multiplier:multiplier|lo[12]                  ; clock    ;
; N/A           ; None        ; -4.423 ns ; reset ; multiplier:multiplier|lo[13]                  ; clock    ;
; N/A           ; None        ; -4.424 ns ; reset ; multiplier:multiplier|lo[18]                  ; clock    ;
; N/A           ; None        ; -4.424 ns ; reset ; multiplier:multiplier|lo[19]                  ; clock    ;
; N/A           ; None        ; -4.426 ns ; reset ; multiplier:multiplier|fim                     ; clock    ;
; N/A           ; None        ; -4.426 ns ; reset ; multiplier:multiplier|lo[24]                  ; clock    ;
; N/A           ; None        ; -4.426 ns ; reset ; multiplier:multiplier|lo[25]                  ; clock    ;
; N/A           ; None        ; -4.427 ns ; reset ; multiplier:multiplier|lo[14]                  ; clock    ;
; N/A           ; None        ; -4.427 ns ; reset ; multiplier:multiplier|lo[15]                  ; clock    ;
; N/A           ; None        ; -4.427 ns ; reset ; multiplier:multiplier|lo[20]                  ; clock    ;
; N/A           ; None        ; -4.427 ns ; reset ; multiplier:multiplier|lo[21]                  ; clock    ;
; N/A           ; None        ; -4.431 ns ; reset ; multiplier:multiplier|lo[26]                  ; clock    ;
; N/A           ; None        ; -4.448 ns ; reset ; multiplier:multiplier|product[55]             ; clock    ;
; N/A           ; None        ; -4.466 ns ; reset ; multiplier:multiplier|product[40]             ; clock    ;
; N/A           ; None        ; -4.490 ns ; reset ; multiplier:multiplier|hi[16]                  ; clock    ;
; N/A           ; None        ; -4.501 ns ; reset ; multiplier:multiplier|product[52]             ; clock    ;
; N/A           ; None        ; -4.505 ns ; reset ; multiplier:multiplier|product[53]             ; clock    ;
; N/A           ; None        ; -4.560 ns ; reset ; multiplier:multiplier|product[54]             ; clock    ;
; N/A           ; None        ; -4.561 ns ; reset ; multiplier:multiplier|product[60]             ; clock    ;
; N/A           ; None        ; -4.567 ns ; reset ; multiplier:multiplier|product[41]             ; clock    ;
; N/A           ; None        ; -4.568 ns ; reset ; multiplier:multiplier|hi[12]                  ; clock    ;
; N/A           ; None        ; -4.574 ns ; reset ; multiplier:multiplier|lo[5]                   ; clock    ;
; N/A           ; None        ; -4.574 ns ; reset ; multiplier:multiplier|product[5]              ; clock    ;
; N/A           ; None        ; -4.590 ns ; reset ; multiplier:multiplier|hi[2]                   ; clock    ;
; N/A           ; None        ; -4.674 ns ; reset ; multiplier:multiplier|hi[11]                  ; clock    ;
; N/A           ; None        ; -4.697 ns ; reset ; multiplier:multiplier|product[46]             ; clock    ;
; N/A           ; None        ; -4.710 ns ; reset ; multiplier:multiplier|product[33]             ; clock    ;
; N/A           ; None        ; -4.729 ns ; reset ; multiplier:multiplier|hi[25]                  ; clock    ;
; N/A           ; None        ; -4.736 ns ; reset ; multiplier:multiplier|hi[14]                  ; clock    ;
; N/A           ; None        ; -4.758 ns ; reset ; multiplier:multiplier|hi[20]                  ; clock    ;
; N/A           ; None        ; -4.760 ns ; reset ; multiplier:multiplier|hi[27]                  ; clock    ;
; N/A           ; None        ; -4.777 ns ; reset ; multiplier:multiplier|product[32]             ; clock    ;
; N/A           ; None        ; -4.788 ns ; reset ; multiplier:multiplier|product[62]             ; clock    ;
; N/A           ; None        ; -4.812 ns ; reset ; multiplier:multiplier|hi[8]                   ; clock    ;
; N/A           ; None        ; -4.831 ns ; reset ; multiplier:multiplier|product[58]             ; clock    ;
; N/A           ; None        ; -4.909 ns ; reset ; multiplier:multiplier|hi[10]                  ; clock    ;
; N/A           ; None        ; -4.917 ns ; reset ; multiplier:multiplier|hi[19]                  ; clock    ;
; N/A           ; None        ; -4.970 ns ; reset ; multiplier:multiplier|hi[30]                  ; clock    ;
; N/A           ; None        ; -5.029 ns ; reset ; multiplier:multiplier|hi[6]                   ; clock    ;
; N/A           ; None        ; -5.046 ns ; reset ; multiplier:multiplier|product[31]             ; clock    ;
; N/A           ; None        ; -5.074 ns ; reset ; multiplier:multiplier|product[56]             ; clock    ;
; N/A           ; None        ; -5.102 ns ; reset ; multiplier:multiplier|hi[24]                  ; clock    ;
; N/A           ; None        ; -5.189 ns ; reset ; multiplier:multiplier|product[57]             ; clock    ;
; N/A           ; None        ; -5.245 ns ; reset ; multiplier:multiplier|hi[28]                  ; clock    ;
; N/A           ; None        ; -5.248 ns ; reset ; multiplier:multiplier|hi[26]                  ; clock    ;
; N/A           ; None        ; -5.248 ns ; reset ; multiplier:multiplier|hi[23]                  ; clock    ;
; N/A           ; None        ; -5.248 ns ; reset ; multiplier:multiplier|hi[18]                  ; clock    ;
; N/A           ; None        ; -5.278 ns ; reset ; multiplier:multiplier|hi[29]                  ; clock    ;
; N/A           ; None        ; -5.314 ns ; reset ; multiplier:multiplier|product[59]             ; clock    ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Mar 25 11:32:36 2021
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off CPU -c CPU --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "MuxPCSource:MuxPCSource|MuxPCSourceOut[0]" is a latch
    Warning: Node "MuxPCSource:MuxPCSource|MuxPCSourceOut[1]" is a latch
    Warning: Node "MuxPCSource:MuxPCSource|MuxPCSourceOut[2]" is a latch
    Warning: Node "MuxPCSource:MuxPCSource|MuxPCSourceOut[3]" is a latch
    Warning: Node "MuxPCSource:MuxPCSource|MuxPCSourceOut[5]" is a latch
    Warning: Node "MuxPCSource:MuxPCSource|MuxPCSourceOut[6]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[30]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[31]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]" is a latch
    Warning: Node "MuxPCSource:MuxPCSource|MuxPCSourceOut[4]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]" is a latch
    Warning: Node "MuxPCSource:MuxPCSource|MuxPCSourceOut[7]" is a latch
    Warning: Node "MuxPCSource:MuxPCSource|MuxPCSourceOut[30]" is a latch
    Warning: Node "MuxPCSource:MuxPCSource|MuxPCSourceOut[31]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[28]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[29]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]" is a latch
    Warning: Node "MuxPCSource:MuxPCSource|MuxPCSourceOut[28]" is a latch
    Warning: Node "MuxPCSource:MuxPCSource|MuxPCSourceOut[29]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[26]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[27]" is a latch
    Warning: Node "MuxPCSource:MuxPCSource|MuxPCSourceOut[26]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[0]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[1]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[2]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[3]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[4]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[5]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[6]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[7]" is a latch
    Warning: Node "MuxPCSource:MuxPCSource|MuxPCSourceOut[27]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[24]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25]" is a latch
    Warning: Node "MuxPCSource:MuxPCSource|MuxPCSourceOut[24]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[4]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[0]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[2]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[3]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[1]" is a latch
    Warning: Node "MuxPCSource:MuxPCSource|MuxPCSourceOut[25]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[22]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[23]" is a latch
    Warning: Node "MuxPCSource:MuxPCSource|MuxPCSourceOut[22]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[30]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[31]" is a latch
    Warning: Node "MuxPCSource:MuxPCSource|MuxPCSourceOut[23]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[20]" is a latch
    Warning: Node "MuxPCSource:MuxPCSource|MuxPCSourceOut[20]" is a latch
    Warning: Node "loadsize:loadsize|saida[0]" is a latch
    Warning: Node "loadsize:loadsize|saida[1]" is a latch
    Warning: Node "loadsize:loadsize|saida[2]" is a latch
    Warning: Node "loadsize:loadsize|saida[3]" is a latch
    Warning: Node "loadsize:loadsize|saida[4]" is a latch
    Warning: Node "loadsize:loadsize|saida[5]" is a latch
    Warning: Node "loadsize:loadsize|saida[6]" is a latch
    Warning: Node "loadsize:loadsize|saida[7]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[28]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[29]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[26]" is a latch
    Warning: Node "MuxPCSource:MuxPCSource|MuxPCSourceOut[21]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[19]" is a latch
    Warning: Node "MuxPCSource:MuxPCSource|MuxPCSourceOut[18]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[27]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[24]" is a latch
    Warning: Node "MuxPCSource:MuxPCSource|MuxPCSourceOut[19]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17]" is a latch
    Warning: Node "MuxPCSource:MuxPCSource|MuxPCSourceOut[16]" is a latch
    Warning: Node "loadsize:loadsize|saida[30]" is a latch
    Warning: Node "loadsize:loadsize|saida[31]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[25]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[22]" is a latch
    Warning: Node "MuxPCSource:MuxPCSource|MuxPCSourceOut[17]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15]" is a latch
    Warning: Node "MuxPCSource:MuxPCSource|MuxPCSourceOut[14]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12]" is a latch
    Warning: Node "loadsize:loadsize|saida[28]" is a latch
    Warning: Node "loadsize:loadsize|saida[29]" is a latch
    Warning: Node "loadsize:loadsize|saida[26]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[23]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[20]" is a latch
    Warning: Node "MuxPCSource:MuxPCSource|MuxPCSourceOut[15]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13]" is a latch
    Warning: Node "MuxPCSource:MuxPCSource|MuxPCSourceOut[12]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10]" is a latch
    Warning: Node "MuxPCSource:MuxPCSource|MuxPCSourceOut[10]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[8]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[9]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[10]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[11]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[12]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[13]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[14]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[15]" is a latch
    Warning: Node "loadsize:loadsize|saida[27]" is a latch
    Warning: Node "loadsize:loadsize|saida[24]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[21]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[18]" is a latch
    Warning: Node "MuxPCSource:MuxPCSource|MuxPCSourceOut[13]" is a latch
    Warning: Node "MuxPCSource:MuxPCSource|MuxPCSourceOut[11]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]" is a latch
    Warning: Node "MuxPCSource:MuxPCSource|MuxPCSourceOut[8]" is a latch
    Warning: Node "loadsize:loadsize|saida[25]" is a latch
    Warning: Node "loadsize:loadsize|saida[22]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[19]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[16]" is a latch
    Warning: Node "MuxPCSource:MuxPCSource|MuxPCSourceOut[9]" is a latch
    Warning: Node "loadsize:loadsize|saida[23]" is a latch
    Warning: Node "loadsize:loadsize|saida[20]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[17]" is a latch
    Warning: Node "loadsize:loadsize|saida[8]" is a latch
    Warning: Node "loadsize:loadsize|saida[9]" is a latch
    Warning: Node "loadsize:loadsize|saida[10]" is a latch
    Warning: Node "loadsize:loadsize|saida[11]" is a latch
    Warning: Node "loadsize:loadsize|saida[12]" is a latch
    Warning: Node "loadsize:loadsize|saida[13]" is a latch
    Warning: Node "loadsize:loadsize|saida[14]" is a latch
    Warning: Node "loadsize:loadsize|saida[15]" is a latch
    Warning: Node "loadsize:loadsize|saida[21]" is a latch
    Warning: Node "loadsize:loadsize|saida[18]" is a latch
    Warning: Node "loadsize:loadsize|saida[19]" is a latch
    Warning: Node "loadsize:loadsize|saida[16]" is a latch
    Warning: Node "loadsize:loadsize|saida[17]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clock" is an undefined clock
Warning: Found 20 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "loadsize:loadsize|Equal0~0" as buffer
    Info: Detected ripple clock "Controle:Controle|LSControl[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|LSControl[1]" as buffer
    Info: Detected gated clock "loadsize:loadsize|saida[7]~0" as buffer
    Info: Detected gated clock "MuxRegDest:MuxRegDest|Mux5~0" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[3]" as buffer
    Info: Detected gated clock "MuxRegData:MuxRegData|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|PCSource[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|PCSource[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|PCSource[1]" as buffer
    Info: Detected gated clock "MuxALUSrcB:MuxALUSrcB|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[2]" as buffer
    Info: Detected gated clock "MuxPCSource:MuxPCSource|Mux32~0" as buffer
Info: Clock "clock" has Internal fmax of 61.1 MHz between source register "MuxRegDest:MuxRegDest|MuxRegDestOut[1]" and destination register "Banco_reg:banco_registradores|Cluster[7][0]" (period= 16.366 ns)
    Info: + Longest register to register delay is 3.447 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X21_Y15_N10; Fanout = 34; REG Node = 'MuxRegDest:MuxRegDest|MuxRegDestOut[1]'
        Info: 2: + IC(0.954 ns) + CELL(0.378 ns) = 1.332 ns; Loc. = LCCOMB_X22_Y18_N12; Fanout = 32; COMB Node = 'Banco_reg:banco_registradores|Decoder0~3'
        Info: 3: + IC(1.369 ns) + CELL(0.746 ns) = 3.447 ns; Loc. = LCFF_X14_Y12_N19; Fanout = 2; REG Node = 'Banco_reg:banco_registradores|Cluster[7][0]'
        Info: Total cell delay = 1.124 ns ( 32.61 % )
        Info: Total interconnect delay = 2.323 ns ( 67.39 % )
    Info: - Smallest clock skew is -4.646 ns
        Info: + Shortest clock path from clock "clock" to destination register is 2.465 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 15; CLK Node = 'clock'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1749; COMB Node = 'clock~clkctrl'
            Info: 3: + IC(0.650 ns) + CELL(0.618 ns) = 2.465 ns; Loc. = LCFF_X14_Y12_N19; Fanout = 2; REG Node = 'Banco_reg:banco_registradores|Cluster[7][0]'
            Info: Total cell delay = 1.472 ns ( 59.72 % )
            Info: Total interconnect delay = 0.993 ns ( 40.28 % )
        Info: - Longest clock path from clock "clock" to source register is 7.111 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 15; CLK Node = 'clock'
            Info: 2: + IC(1.475 ns) + CELL(0.712 ns) = 3.041 ns; Loc. = LCFF_X7_Y15_N5; Fanout = 7; REG Node = 'Controle:Controle|RegDest[2]'
            Info: 3: + IC(1.151 ns) + CELL(0.225 ns) = 4.417 ns; Loc. = LCCOMB_X21_Y15_N22; Fanout = 1; COMB Node = 'MuxRegDest:MuxRegDest|Mux5~0'
            Info: 4: + IC(1.704 ns) + CELL(0.000 ns) = 6.121 ns; Loc. = CLKCTRL_G11; Fanout = 5; COMB Node = 'MuxRegDest:MuxRegDest|Mux5~0clkctrl'
            Info: 5: + IC(0.937 ns) + CELL(0.053 ns) = 7.111 ns; Loc. = LCCOMB_X21_Y15_N10; Fanout = 34; REG Node = 'MuxRegDest:MuxRegDest|MuxRegDestOut[1]'
            Info: Total cell delay = 1.844 ns ( 25.93 % )
            Info: Total interconnect delay = 5.267 ns ( 74.07 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 0.090 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clock" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "Registrador:MDR|Saida[29]" and destination pin or register "MuxPCSource:MuxPCSource|MuxPCSourceOut[29]" for clock "clock" (Hold time is 3.836 ns)
    Info: + Largest clock skew is 4.517 ns
        Info: + Longest clock path from clock "clock" to destination register is 7.005 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 15; CLK Node = 'clock'
            Info: 2: + IC(0.975 ns) + CELL(0.712 ns) = 2.541 ns; Loc. = LCFF_X2_Y11_N9; Fanout = 33; REG Node = 'Controle:Controle|PCSource[1]'
            Info: 3: + IC(1.394 ns) + CELL(0.053 ns) = 3.988 ns; Loc. = LCCOMB_X3_Y11_N22; Fanout = 1; COMB Node = 'MuxPCSource:MuxPCSource|Mux32~0'
            Info: 4: + IC(1.861 ns) + CELL(0.000 ns) = 5.849 ns; Loc. = CLKCTRL_G2; Fanout = 32; COMB Node = 'MuxPCSource:MuxPCSource|Mux32~0clkctrl'
            Info: 5: + IC(0.931 ns) + CELL(0.225 ns) = 7.005 ns; Loc. = LCCOMB_X9_Y10_N20; Fanout = 1; REG Node = 'MuxPCSource:MuxPCSource|MuxPCSourceOut[29]'
            Info: Total cell delay = 1.844 ns ( 26.32 % )
            Info: Total interconnect delay = 5.161 ns ( 73.68 % )
        Info: - Shortest clock path from clock "clock" to source register is 2.488 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 15; CLK Node = 'clock'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1749; COMB Node = 'clock~clkctrl'
            Info: 3: + IC(0.673 ns) + CELL(0.618 ns) = 2.488 ns; Loc. = LCFF_X9_Y10_N15; Fanout = 4; REG Node = 'Registrador:MDR|Saida[29]'
            Info: Total cell delay = 1.472 ns ( 59.16 % )
            Info: Total interconnect delay = 1.016 ns ( 40.84 % )
    Info: - Micro clock to output delay of source is 0.094 ns
    Info: - Shortest register to register delay is 0.587 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X9_Y10_N15; Fanout = 4; REG Node = 'Registrador:MDR|Saida[29]'
        Info: 2: + IC(0.000 ns) + CELL(0.333 ns) = 0.333 ns; Loc. = LCCOMB_X9_Y10_N14; Fanout = 1; COMB Node = 'MuxPCSource:MuxPCSource|Mux29~1'
        Info: 3: + IC(0.201 ns) + CELL(0.053 ns) = 0.587 ns; Loc. = LCCOMB_X9_Y10_N20; Fanout = 1; REG Node = 'MuxPCSource:MuxPCSource|MuxPCSourceOut[29]'
        Info: Total cell delay = 0.386 ns ( 65.76 % )
        Info: Total interconnect delay = 0.201 ns ( 34.24 % )
    Info: + Micro hold delay of destination is 0.000 ns
Info: tsu for register "multiplier:multiplier|product[59]" (data pin = "reset", clock pin = "clock") is 8.071 ns
    Info: + Longest pin to register delay is 10.451 ns
        Info: 1: + IC(0.000 ns) + CELL(0.874 ns) = 0.874 ns; Loc. = PIN_N25; Fanout = 219; PIN Node = 'reset'
        Info: 2: + IC(5.503 ns) + CELL(0.516 ns) = 6.893 ns; Loc. = LCCOMB_X23_Y9_N0; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~3'
        Info: 3: + IC(0.000 ns) + CELL(0.035 ns) = 6.928 ns; Loc. = LCCOMB_X23_Y9_N2; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~7'
        Info: 4: + IC(0.000 ns) + CELL(0.035 ns) = 6.963 ns; Loc. = LCCOMB_X23_Y9_N4; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~11'
        Info: 5: + IC(0.000 ns) + CELL(0.035 ns) = 6.998 ns; Loc. = LCCOMB_X23_Y9_N6; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~15'
        Info: 6: + IC(0.000 ns) + CELL(0.035 ns) = 7.033 ns; Loc. = LCCOMB_X23_Y9_N8; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~19'
        Info: 7: + IC(0.000 ns) + CELL(0.035 ns) = 7.068 ns; Loc. = LCCOMB_X23_Y9_N10; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~23'
        Info: 8: + IC(0.000 ns) + CELL(0.035 ns) = 7.103 ns; Loc. = LCCOMB_X23_Y9_N12; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~27'
        Info: 9: + IC(0.000 ns) + CELL(0.124 ns) = 7.227 ns; Loc. = LCCOMB_X23_Y9_N14; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~31'
        Info: 10: + IC(0.000 ns) + CELL(0.035 ns) = 7.262 ns; Loc. = LCCOMB_X23_Y9_N16; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~35'
        Info: 11: + IC(0.000 ns) + CELL(0.035 ns) = 7.297 ns; Loc. = LCCOMB_X23_Y9_N18; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~39'
        Info: 12: + IC(0.000 ns) + CELL(0.035 ns) = 7.332 ns; Loc. = LCCOMB_X23_Y9_N20; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~43'
        Info: 13: + IC(0.000 ns) + CELL(0.035 ns) = 7.367 ns; Loc. = LCCOMB_X23_Y9_N22; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~47'
        Info: 14: + IC(0.000 ns) + CELL(0.035 ns) = 7.402 ns; Loc. = LCCOMB_X23_Y9_N24; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~51'
        Info: 15: + IC(0.000 ns) + CELL(0.035 ns) = 7.437 ns; Loc. = LCCOMB_X23_Y9_N26; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~55'
        Info: 16: + IC(0.000 ns) + CELL(0.035 ns) = 7.472 ns; Loc. = LCCOMB_X23_Y9_N28; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~59'
        Info: 17: + IC(0.000 ns) + CELL(0.178 ns) = 7.650 ns; Loc. = LCCOMB_X23_Y9_N30; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~63'
        Info: 18: + IC(0.000 ns) + CELL(0.035 ns) = 7.685 ns; Loc. = LCCOMB_X23_Y8_N16; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~67'
        Info: 19: + IC(0.000 ns) + CELL(0.035 ns) = 7.720 ns; Loc. = LCCOMB_X23_Y8_N18; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~71'
        Info: 20: + IC(0.000 ns) + CELL(0.035 ns) = 7.755 ns; Loc. = LCCOMB_X23_Y8_N20; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~75'
        Info: 21: + IC(0.000 ns) + CELL(0.035 ns) = 7.790 ns; Loc. = LCCOMB_X23_Y8_N22; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~79'
        Info: 22: + IC(0.000 ns) + CELL(0.035 ns) = 7.825 ns; Loc. = LCCOMB_X23_Y8_N24; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~83'
        Info: 23: + IC(0.000 ns) + CELL(0.035 ns) = 7.860 ns; Loc. = LCCOMB_X23_Y8_N26; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~87'
        Info: 24: + IC(0.000 ns) + CELL(0.035 ns) = 7.895 ns; Loc. = LCCOMB_X23_Y8_N28; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~91'
        Info: 25: + IC(0.000 ns) + CELL(0.168 ns) = 8.063 ns; Loc. = LCCOMB_X23_Y8_N30; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~95'
        Info: 26: + IC(0.000 ns) + CELL(0.035 ns) = 8.098 ns; Loc. = LCCOMB_X23_Y7_N0; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~99'
        Info: 27: + IC(0.000 ns) + CELL(0.035 ns) = 8.133 ns; Loc. = LCCOMB_X23_Y7_N2; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~103'
        Info: 28: + IC(0.000 ns) + CELL(0.035 ns) = 8.168 ns; Loc. = LCCOMB_X23_Y7_N4; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~107'
        Info: 29: + IC(0.000 ns) + CELL(0.035 ns) = 8.203 ns; Loc. = LCCOMB_X23_Y7_N6; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~111'
        Info: 30: + IC(0.000 ns) + CELL(0.035 ns) = 8.238 ns; Loc. = LCCOMB_X23_Y7_N8; Fanout = 2; COMB Node = 'multiplier:multiplier|Add0~115'
        Info: 31: + IC(0.000 ns) + CELL(0.125 ns) = 8.363 ns; Loc. = LCCOMB_X23_Y7_N10; Fanout = 1; COMB Node = 'multiplier:multiplier|Add0~118'
        Info: 32: + IC(0.838 ns) + CELL(0.366 ns) = 9.567 ns; Loc. = LCCOMB_X27_Y8_N2; Fanout = 2; COMB Node = 'multiplier:multiplier|Selector3~0'
        Info: 33: + IC(0.676 ns) + CELL(0.053 ns) = 10.296 ns; Loc. = LCCOMB_X21_Y8_N18; Fanout = 1; COMB Node = 'multiplier:multiplier|product[59]~feeder'
        Info: 34: + IC(0.000 ns) + CELL(0.155 ns) = 10.451 ns; Loc. = LCFF_X21_Y8_N19; Fanout = 3; REG Node = 'multiplier:multiplier|product[59]'
        Info: Total cell delay = 3.434 ns ( 32.86 % )
        Info: Total interconnect delay = 7.017 ns ( 67.14 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clock" to destination register is 2.470 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 15; CLK Node = 'clock'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1749; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.655 ns) + CELL(0.618 ns) = 2.470 ns; Loc. = LCFF_X21_Y8_N19; Fanout = 3; REG Node = 'multiplier:multiplier|product[59]'
        Info: Total cell delay = 1.472 ns ( 59.60 % )
        Info: Total interconnect delay = 0.998 ns ( 40.40 % )
Info: tco from clock "clock" to destination pin "AluResult[24]" through register "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]" is 15.960 ns
    Info: + Longest clock path from clock "clock" to source register is 5.495 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 15; CLK Node = 'clock'
        Info: 2: + IC(1.037 ns) + CELL(0.712 ns) = 2.603 ns; Loc. = LCFF_X5_Y14_N5; Fanout = 35; REG Node = 'Controle:Controle|ALUSrcB[2]'
        Info: 3: + IC(0.645 ns) + CELL(0.228 ns) = 3.476 ns; Loc. = LCCOMB_X6_Y15_N14; Fanout = 1; COMB Node = 'MuxALUSrcB:MuxALUSrcB|Mux32~0'
        Info: 4: + IC(1.037 ns) + CELL(0.000 ns) = 4.513 ns; Loc. = CLKCTRL_G0; Fanout = 32; COMB Node = 'MuxALUSrcB:MuxALUSrcB|Mux32~0clkctrl'
        Info: 5: + IC(0.929 ns) + CELL(0.053 ns) = 5.495 ns; Loc. = LCCOMB_X10_Y11_N20; Fanout = 7; REG Node = 'MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]'
        Info: Total cell delay = 1.847 ns ( 33.61 % )
        Info: Total interconnect delay = 3.648 ns ( 66.39 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 10.465 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X10_Y11_N20; Fanout = 7; REG Node = 'MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]'
        Info: 2: + IC(0.381 ns) + CELL(0.228 ns) = 0.609 ns; Loc. = LCCOMB_X10_Y11_N30; Fanout = 1; COMB Node = 'Ula32:Alu|carry_temp[1]~9'
        Info: 3: + IC(0.204 ns) + CELL(0.053 ns) = 0.866 ns; Loc. = LCCOMB_X10_Y11_N10; Fanout = 4; COMB Node = 'Ula32:Alu|carry_temp[1]~1'
        Info: 4: + IC(0.213 ns) + CELL(0.053 ns) = 1.132 ns; Loc. = LCCOMB_X10_Y11_N4; Fanout = 4; COMB Node = 'Ula32:Alu|carry_temp[3]~58'
        Info: 5: + IC(0.219 ns) + CELL(0.053 ns) = 1.404 ns; Loc. = LCCOMB_X10_Y11_N16; Fanout = 4; COMB Node = 'Ula32:Alu|carry_temp[5]~54'
        Info: 6: + IC(0.506 ns) + CELL(0.053 ns) = 1.963 ns; Loc. = LCCOMB_X13_Y11_N20; Fanout = 4; COMB Node = 'Ula32:Alu|carry_temp[7]~50'
        Info: 7: + IC(0.221 ns) + CELL(0.053 ns) = 2.237 ns; Loc. = LCCOMB_X13_Y11_N0; Fanout = 4; COMB Node = 'Ula32:Alu|carry_temp[9]~46'
        Info: 8: + IC(0.226 ns) + CELL(0.053 ns) = 2.516 ns; Loc. = LCCOMB_X13_Y11_N28; Fanout = 4; COMB Node = 'Ula32:Alu|carry_temp[11]~42'
        Info: 9: + IC(0.379 ns) + CELL(0.053 ns) = 2.948 ns; Loc. = LCCOMB_X13_Y11_N8; Fanout = 4; COMB Node = 'Ula32:Alu|carry_temp[13]~38'
        Info: 10: + IC(0.301 ns) + CELL(0.053 ns) = 3.302 ns; Loc. = LCCOMB_X13_Y11_N4; Fanout = 4; COMB Node = 'Ula32:Alu|carry_temp[15]~34'
        Info: 11: + IC(0.210 ns) + CELL(0.053 ns) = 3.565 ns; Loc. = LCCOMB_X13_Y11_N16; Fanout = 4; COMB Node = 'Ula32:Alu|carry_temp[17]~30'
        Info: 12: + IC(0.555 ns) + CELL(0.053 ns) = 4.173 ns; Loc. = LCCOMB_X13_Y12_N16; Fanout = 4; COMB Node = 'Ula32:Alu|carry_temp[19]~26'
        Info: 13: + IC(0.213 ns) + CELL(0.053 ns) = 4.439 ns; Loc. = LCCOMB_X13_Y12_N28; Fanout = 4; COMB Node = 'Ula32:Alu|carry_temp[21]~22'
        Info: 14: + IC(0.377 ns) + CELL(0.053 ns) = 4.869 ns; Loc. = LCCOMB_X13_Y12_N8; Fanout = 4; COMB Node = 'Ula32:Alu|carry_temp[23]~18'
        Info: 15: + IC(0.798 ns) + CELL(0.154 ns) = 5.821 ns; Loc. = LCCOMB_X11_Y13_N8; Fanout = 3; COMB Node = 'Ula32:Alu|Mux7~0'
        Info: 16: + IC(2.530 ns) + CELL(2.114 ns) = 10.465 ns; Loc. = PIN_M7; Fanout = 0; PIN Node = 'AluResult[24]'
        Info: Total cell delay = 3.132 ns ( 29.93 % )
        Info: Total interconnect delay = 7.333 ns ( 70.07 % )
Info: th for register "multiplier:multiplier|product[22]" (data pin = "reset", clock pin = "clock") is -0.502 ns
    Info: + Longest clock path from clock "clock" to destination register is 2.480 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 15; CLK Node = 'clock'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1749; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.665 ns) + CELL(0.618 ns) = 2.480 ns; Loc. = LCFF_X21_Y11_N25; Fanout = 2; REG Node = 'multiplier:multiplier|product[22]'
        Info: Total cell delay = 1.472 ns ( 59.35 % )
        Info: Total interconnect delay = 1.008 ns ( 40.65 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 3.131 ns
        Info: 1: + IC(0.000 ns) + CELL(0.874 ns) = 0.874 ns; Loc. = PIN_N25; Fanout = 219; PIN Node = 'reset'
        Info: 2: + IC(1.877 ns) + CELL(0.225 ns) = 2.976 ns; Loc. = LCCOMB_X21_Y11_N24; Fanout = 1; COMB Node = 'multiplier:multiplier|product~86'
        Info: 3: + IC(0.000 ns) + CELL(0.155 ns) = 3.131 ns; Loc. = LCFF_X21_Y11_N25; Fanout = 2; REG Node = 'multiplier:multiplier|product[22]'
        Info: Total cell delay = 1.254 ns ( 40.05 % )
        Info: Total interconnect delay = 1.877 ns ( 59.95 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 137 warnings
    Info: Peak virtual memory: 196 megabytes
    Info: Processing ended: Thu Mar 25 11:32:37 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


