#Substrate Graph
# noVertices
40
# noArcs
112
# Vertices: id availableCpu routingCapacity isCenter
0 150 150 0
1 150 150 0
2 573 573 1
3 261 261 1
4 386 386 1
5 279 279 1
6 728 728 1
7 279 279 1
8 125 125 0
9 225 225 1
10 100 100 0
11 605 605 1
12 679 679 1
13 125 125 0
14 100 100 0
15 100 100 0
16 279 279 1
17 261 261 1
18 279 279 1
19 279 279 1
20 125 125 0
21 243 243 1
22 305 305 1
23 305 305 1
24 150 150 0
25 125 125 0
26 100 100 0
27 279 279 1
28 100 100 0
29 25 25 0
30 125 125 0
31 125 125 0
32 125 125 0
33 300 300 1
34 124 124 1
35 124 124 1
36 150 150 0
37 150 150 0
38 150 150 0
39 125 125 0
# Arcs: idS idT delay bandwidth
8 9 1 75
8 10 1 50
1 11 29 75
1 12 29 75
16 17 1 93
16 18 1 93
16 6 3 93
18 17 1 93
18 16 1 93
18 2 2 93
7 3 2 93
7 19 1 93
7 12 1 93
13 20 1 50
13 21 1 75
0 3 2 75
0 12 1 75
17 16 1 93
17 18 1 93
17 25 2 75
27 23 1 93
27 6 4 93
27 22 1 93
19 4 1 93
19 3 2 93
19 7 1 93
5 4 1 93
5 11 1 93
5 12 1 93
21 20 1 75
21 2 2 93
21 13 1 75
28 29 1 25
28 9 4 75
29 28 1 25
20 21 1 75
20 13 1 50
30 9 4 75
30 10 4 50
31 32 1 50
31 33 2 75
32 31 1 50
32 33 2 75
34 6 4 62
34 22 1 62
35 23 1 62
35 6 4 62
22 34 1 62
22 27 1 93
22 36 3 75
22 37 3 75
3 0 2 75
3 19 2 93
3 7 2 93
23 27 1 93
23 35 1 62
23 36 3 75
23 37 3 75
2 18 2 93
2 38 2 75
2 21 2 93
2 11 3 156
2 12 3 156
33 31 2 75
33 32 2 75
33 38 1 75
33 39 2 75
15 26 4 50
15 14 1 50
36 23 3 75
36 22 3 75
37 23 3 75
37 22 3 75
38 2 2 75
38 33 1 75
9 8 1 75
9 30 4 75
9 28 4 75
10 8 1 50
10 30 4 50
26 14 4 50
26 15 4 50
14 26 4 50
14 15 1 50
4 19 1 93
4 5 1 93
4 11 1 125
4 24 3 75
6 34 4 62
6 35 4 62
6 16 3 93
6 27 4 93
6 11 3 156
6 24 1 75
6 12 3 187
39 33 2 75
39 25 1 50
11 4 1 125
11 1 29 75
11 5 1 93
11 6 3 156
11 2 3 156
25 17 2 75
25 39 1 50
24 4 3 75
24 6 1 75
12 0 1 75
12 1 29 75
12 5 1 93
12 6 3 187
12 2 3 156
12 7 1 93
