Fitter report for wishbone
Sun May 01 14:48:34 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. |openriscv_min_sopc|inst_rom_:inst_rom_0|rom_ip:rom_ip_0|altsyncram:altsyncram_component|altsyncram_bcb1:auto_generated|ALTSYNCRAM
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sun May 01 14:48:34 2022           ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Revision Name                      ; wishbone                                        ;
; Top-level Entity Name              ; openriscv_min_sopc                              ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE15F17C8                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 10,877 / 15,408 ( 71 % )                        ;
;     Total combinational functions  ; 9,873 / 15,408 ( 64 % )                         ;
;     Dedicated logic registers      ; 4,155 / 15,408 ( 27 % )                         ;
; Total registers                    ; 4155                                            ;
; Total pins                         ; 52 / 166 ( 31 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 1,280 / 516,096 ( < 1 % )                       ;
; Embedded Multiplier 9-bit elements ; 8 / 112 ( 7 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                             ; Setting             ; Default Value                         ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                             ; EP4CE15F17C8        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                  ;                                       ;
; Fit Attempts to Skip                                               ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                ; 3.3-V LVTTL         ;                                       ;
; Reserve all unused pins                                            ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                              ; Off                 ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                  ; On                                    ;
; Enable compact report table                                        ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                    ; On                  ; On                                    ;
; Router Timing Optimization Level                                   ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                  ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                 ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                 ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                 ; Off                                   ;
; PCI I/O                                                            ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                 ; Off                                   ;
; Auto Packed Registers                                              ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                  ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                 ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                ; Auto                                  ;
; Auto Global Clock                                                  ; On                  ; On                                    ;
; Auto Global Register Control Signals                               ; On                  ; On                                    ;
; Synchronizer Identification                                        ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                  ; On                                    ;
; Optimize Design for Metastability                                  ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                 ; Off                                   ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.5%      ;
;     Processor 3            ;   1.1%      ;
;     Processor 4            ;   1.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 14229 ) ; 0.00 % ( 0 / 14229 )       ; 0.00 % ( 0 / 14229 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 14229 ) ; 0.00 % ( 0 / 14229 )       ; 0.00 % ( 0 / 14229 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 14229 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/output_files/wishbone.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 10,877 / 15,408 ( 71 % )  ;
;     -- Combinational with no register       ; 6722                      ;
;     -- Register only                        ; 1004                      ;
;     -- Combinational with a register        ; 3151                      ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 6724                      ;
;     -- 3 input functions                    ; 2099                      ;
;     -- <=2 input functions                  ; 1050                      ;
;     -- Register only                        ; 1004                      ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 8870                      ;
;     -- arithmetic mode                      ; 1003                      ;
;                                             ;                           ;
; Total registers*                            ; 4,155 / 16,166 ( 26 % )   ;
;     -- Dedicated logic registers            ; 4,155 / 15,408 ( 27 % )   ;
;     -- I/O registers                        ; 0 / 758 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 798 / 963 ( 83 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 52 / 166 ( 31 % )         ;
;     -- Clock pins                           ; 3 / 7 ( 43 % )            ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
;                                             ;                           ;
; M9Ks                                        ; 4 / 56 ( 7 % )            ;
; Total block memory bits                     ; 1,280 / 516,096 ( < 1 % ) ;
; Total block memory implementation bits      ; 36,864 / 516,096 ( 7 % )  ;
; Embedded Multiplier 9-bit elements          ; 8 / 112 ( 7 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global signals                              ; 12                        ;
;     -- Global clocks                        ; 12 / 20 ( 60 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 51.4% / 50.9% / 52.1%     ;
; Peak interconnect usage (total/H/V)         ; 79.9% / 78.3% / 84.0%     ;
; Maximum fan-out                             ; 3737                      ;
; Highest non-global fan-out                  ; 1308                      ;
; Total fan-out                               ; 49746                     ;
; Average fan-out                             ; 3.30                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 10877 / 15408 ( 71 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 6722                   ; 0                              ;
;     -- Register only                        ; 1004                   ; 0                              ;
;     -- Combinational with a register        ; 3151                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 6724                   ; 0                              ;
;     -- 3 input functions                    ; 2099                   ; 0                              ;
;     -- <=2 input functions                  ; 1050                   ; 0                              ;
;     -- Register only                        ; 1004                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 8870                   ; 0                              ;
;     -- arithmetic mode                      ; 1003                   ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 4155                   ; 0                              ;
;     -- Dedicated logic registers            ; 4155 / 15408 ( 27 % )  ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 798 / 963 ( 83 % )     ; 0 / 963 ( 0 % )                ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 52                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 112 ( 7 % )        ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 1280                   ; 0                              ;
; Total RAM block bits                        ; 36864                  ; 0                              ;
; M9K                                         ; 4 / 56 ( 7 % )         ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 12 / 24 ( 50 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 0                      ; 0                              ;
;     -- Registered Input Connections         ; 0                      ; 0                              ;
;     -- Output Connections                   ; 0                      ; 0                              ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 49892                  ; 0                              ;
;     -- Registered Connections               ; 15864                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 19                     ; 0                              ;
;     -- Output Ports                         ; 33                     ; 0                              ;
;     -- Bidir Ports                          ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk        ; E1    ; 1        ; 0            ; 14           ; 7            ; 4160                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; gpio_i[0]  ; A3    ; 8        ; 3            ; 29           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; gpio_i[10] ; D1    ; 1        ; 0            ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; gpio_i[11] ; F1    ; 1        ; 0            ; 22           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; gpio_i[12] ; B1    ; 1        ; 0            ; 26           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; gpio_i[13] ; K5    ; 2        ; 0            ; 5            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; gpio_i[14] ; L6    ; 2        ; 0            ; 12           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; gpio_i[15] ; C2    ; 1        ; 0            ; 25           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; gpio_i[1]  ; G2    ; 1        ; 0            ; 21           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; gpio_i[2]  ; F3    ; 1        ; 0            ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; gpio_i[3]  ; K6    ; 2        ; 0            ; 12           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; gpio_i[4]  ; F2    ; 1        ; 0            ; 22           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; gpio_i[5]  ; L3    ; 2        ; 0            ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; gpio_i[6]  ; D6    ; 8        ; 5            ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; gpio_i[7]  ; M16   ; 5        ; 41           ; 15           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; gpio_i[8]  ; L2    ; 2        ; 0            ; 10           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; gpio_i[9]  ; G5    ; 1        ; 0            ; 22           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; rst        ; T8    ; 3        ; 21           ; 0            ; 14           ; 2265                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; uart_in    ; D8    ; 8        ; 14           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; gpio_o[0]  ; L1    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[10] ; A4    ; 8        ; 3            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[11] ; B6    ; 8        ; 9            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[12] ; E6    ; 8        ; 7            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[13] ; C3    ; 8        ; 1            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[14] ; D3    ; 8        ; 1            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[15] ; D5    ; 8        ; 3            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[16] ; B7    ; 8        ; 11           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[17] ; A13   ; 7        ; 28           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[18] ; B4    ; 8        ; 3            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[19] ; B5    ; 8        ; 5            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[1]  ; N1    ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[20] ; E7    ; 8        ; 7            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[21] ; A5    ; 8        ; 5            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[22] ; A2    ; 8        ; 3            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[23] ; C9    ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[24] ; F8    ; 8        ; 14           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[25] ; C6    ; 8        ; 11           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[26] ; E8    ; 8        ; 14           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[27] ; C8    ; 8        ; 14           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[28] ; A7    ; 8        ; 11           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[29] ; B10   ; 7        ; 26           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[2]  ; J1    ; 2        ; 0            ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[30] ; A6    ; 8        ; 9            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[31] ; A10   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[3]  ; J2    ; 2        ; 0            ; 13           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[4]  ; N2    ; 2        ; 0            ; 5            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[5]  ; K2    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[6]  ; K1    ; 2        ; 0            ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[7]  ; D9    ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[8]  ; G1    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; gpio_o[9]  ; B3    ; 8        ; 1            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; uart_out   ; E9    ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                        ;
+----------+------------------------------------------+-------------------+------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As       ; User Signal Name ; Pin Type                  ;
+----------+------------------------------------------+-------------------+------------------+---------------------------+
; F4       ; nSTATUS                                  ; -                 ; -                ; Dedicated Programming Pin ;
; H5       ; nCONFIG                                  ; -                 ; -                ; Dedicated Programming Pin ;
; J3       ; nCE                                      ; -                 ; -                ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                                ; -                 ; -                ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                 ; -                ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                 ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                 ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                 ; -                ; Dedicated Programming Pin ;
; A10      ; DIFFIO_T20n, PADD5                       ; Use as regular IO ; gpio_o[31]       ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T20p, PADD6                       ; Use as regular IO ; gpio_o[29]       ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T19n, PADD7                       ; Use as regular IO ; gpio_o[23]       ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T19p, PADD8                       ; Use as regular IO ; gpio_o[7]        ; Dual Purpose Pin          ;
; E9       ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO ; uart_out         ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T13p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO ; gpio_o[27]       ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T12n, DATA2                       ; Use as regular IO ; gpio_o[26]       ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T12p, DATA3                       ; Use as regular IO ; gpio_o[24]       ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T11n, PADD18                      ; Use as regular IO ; gpio_o[28]       ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T11p, DATA4                       ; Use as regular IO ; gpio_o[16]       ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T9n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO ; gpio_o[30]       ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T9p, DATA13                       ; Use as regular IO ; gpio_o[11]       ; Dual Purpose Pin          ;
; E7       ; DATA5                                    ; Use as regular IO ; gpio_o[20]       ; Dual Purpose Pin          ;
; E6       ; DIFFIO_T6p, DATA6                        ; Use as regular IO ; gpio_o[12]       ; Dual Purpose Pin          ;
; A5       ; DATA7                                    ; Use as regular IO ; gpio_o[21]       ; Dual Purpose Pin          ;
; B5       ; DIFFIO_T5p, DATA8                        ; Use as regular IO ; gpio_o[19]       ; Dual Purpose Pin          ;
; D6       ; DIFFIO_T4n, DATA9                        ; Use as regular IO ; gpio_i[6]        ; Dual Purpose Pin          ;
; A4       ; DIFFIO_T3n, DATA10                       ; Use as regular IO ; gpio_o[10]       ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T3p, DATA11                       ; Use as regular IO ; gpio_o[18]       ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T2p, DATA12, DQS1T/CQ1T#,CDPCLK7  ; Use as regular IO ; gpio_o[9]        ; Dual Purpose Pin          ;
+----------+------------------------------------------+-------------------+------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 10 / 14 ( 71 % ) ; 3.3V          ; --           ;
; 2        ; 12 / 18 ( 67 % ) ; 3.3V          ; --           ;
; 3        ; 1 / 25 ( 4 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 27 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 1 / 20 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 0 / 14 ( 0 % )   ; 3.3V          ; --           ;
; 7        ; 6 / 24 ( 25 % )  ; 3.3V          ; --           ;
; 8        ; 22 / 24 ( 92 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                             ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 356        ; 8        ; gpio_o[22]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A3       ; 358        ; 8        ; gpio_i[0]      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 354        ; 8        ; gpio_o[10]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 349        ; 8        ; gpio_o[21]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 339        ; 8        ; gpio_o[30]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 334        ; 8        ; gpio_o[28]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 321        ; 8        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 319        ; 7        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 307        ; 7        ; gpio_o[31]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 296        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 292        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ; 300        ; 7        ; gpio_o[17]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 284        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 301        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 6          ; 1        ; gpio_i[12]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; B2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 359        ; 8        ; gpio_o[9]      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B4       ; 355        ; 8        ; gpio_o[18]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 351        ; 8        ; gpio_o[19]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 340        ; 8        ; gpio_o[11]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 335        ; 8        ; gpio_o[16]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 322        ; 8        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 320        ; 7        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 308        ; 7        ; gpio_o[29]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 297        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 293        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 282        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 285        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 241        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C1       ; 9          ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 8          ; 1        ; gpio_i[15]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C3       ; 362        ; 8        ; gpio_o[13]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 338        ; 8        ; gpio_o[25]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 329        ; 8        ; gpio_o[27]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 309        ; 7        ; gpio_o[23]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 281        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 274        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 271        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C16      ; 270        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 1        ; gpio_i[10]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 13         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 363        ; 8        ; gpio_o[14]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D4       ;            ;          ; VCCD_PLL3      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 357        ; 8        ; gpio_o[15]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D6       ; 352        ; 8        ; gpio_i[6]      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 330        ; 8        ; uart_in        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 310        ; 7        ; gpio_o[7]      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 278        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 279        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 275        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 261        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D16      ; 260        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 39         ; 1        ; clk            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 348        ; 8        ; gpio_o[12]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E7       ; 345        ; 8        ; gpio_o[20]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 332        ; 8        ; gpio_o[26]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 315        ; 7        ; uart_out       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 290        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 289        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ;            ;          ; GNDA2          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 226        ; 6        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 225        ; 6        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 23         ; 1        ; gpio_i[11]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F2       ; 22         ; 1        ; gpio_i[4]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ; 10         ; 1        ; gpio_i[2]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 19         ; 1        ; ^nSTATUS       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 333        ; 8        ; gpio_o[24]     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 306        ; 7        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 237        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F14      ; 257        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 240        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F16      ; 239        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 27         ; 1        ; gpio_o[8]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 24         ; 1        ; gpio_i[1]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 21         ; 1        ; gpio_i[9]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G6       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 269        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G12      ; 230        ; 6        ; ^MSEL2         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 231        ; 6        ; ^MSEL3         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 235        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G16      ; 234        ; 6        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 30         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; Off          ;
; H2       ; 31         ; 1        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 34         ; 1        ; #TCK           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 33         ; 1        ; #TDI           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 32         ; 1        ; ^nCONFIG       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 229        ; 6        ; ^MSEL1         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 228        ; 6        ; ^MSEL0         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 227        ; 6        ; ^CONF_DONE     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 45         ; 2        ; gpio_o[2]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 44         ; 2        ; gpio_o[3]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 37         ; 1        ; ^nCE           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 36         ; 1        ; #TDO           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 35         ; 1        ; #TMS           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 221        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J13      ; 222        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J14      ; 220        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J15      ; 217        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ; 216        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 55         ; 2        ; gpio_o[6]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 72         ; 2        ; gpio_o[5]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 77         ; 2        ; gpio_i[13]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 48         ; 2        ; gpio_i[3]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K7       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ; 138        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ; 150        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K11      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ; 179        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 215        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 214        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 58         ; 2        ; gpio_o[0]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 57         ; 2        ; gpio_i[8]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 51         ; 2        ; gpio_i[5]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 78         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 49         ; 2        ; gpio_i[14]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ; 125        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L8       ; 128        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L9       ; 139        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L10      ; 153        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L11      ; 173        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L12      ;            ; --       ; VCCA4          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 203        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 194        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 208        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L16      ; 204        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 41         ; 2        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 40         ; 2        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 106        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M7       ; 120        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M8       ; 131        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M9       ; 140        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M10      ; 164        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M11      ; 174        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M12      ;            ;          ; GNDA4          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 224        ; 5        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 223        ; 5        ; gpio_i[7]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 76         ; 2        ; gpio_o[1]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 75         ; 2        ; gpio_o[4]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 92         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 104        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N6       ; 105        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 132        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 141        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 165        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N12      ; 155        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCD_PLL4      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 181        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 191        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 190        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 83         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 82         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 93         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 119        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 133        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 154        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 168        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 171        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P15      ; 182        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ; 183        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ; 81         ; 2        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 95         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R4       ; 102        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 121        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R6       ; 123        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R7       ; 126        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R8       ; 134        ; 3        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 136        ; 4        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 143        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 145        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 147        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 156        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 172        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 184        ; 5        ; RESERVED_INPUT ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 101        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T3       ; 96         ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T4       ; 103        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ; 122        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T6       ; 124        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ; 127        ; 3        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 135        ; 3        ; rst            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 137        ; 4        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 144        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 146        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 149        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ; 157        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 166        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 167        ; 4        ; RESERVED_INPUT ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------+
; I/O Assignment Warnings                  ;
+------------+-----------------------------+
; Pin Name   ; Reason                      ;
+------------+-----------------------------+
; uart_out   ; Missing drive strength      ;
; gpio_o[0]  ; Missing drive strength      ;
; gpio_o[1]  ; Missing drive strength      ;
; gpio_o[2]  ; Missing drive strength      ;
; gpio_o[3]  ; Missing drive strength      ;
; gpio_o[4]  ; Missing drive strength      ;
; gpio_o[5]  ; Missing drive strength      ;
; gpio_o[6]  ; Missing drive strength      ;
; gpio_o[7]  ; Missing drive strength      ;
; gpio_o[8]  ; Missing drive strength      ;
; gpio_o[9]  ; Missing drive strength      ;
; gpio_o[10] ; Missing drive strength      ;
; gpio_o[11] ; Missing drive strength      ;
; gpio_o[12] ; Missing drive strength      ;
; gpio_o[13] ; Missing drive strength      ;
; gpio_o[14] ; Missing drive strength      ;
; gpio_o[15] ; Missing drive strength      ;
; gpio_o[16] ; Missing drive strength      ;
; gpio_o[17] ; Missing drive strength      ;
; gpio_o[18] ; Missing drive strength      ;
; gpio_o[19] ; Missing drive strength      ;
; gpio_o[20] ; Missing drive strength      ;
; gpio_o[21] ; Missing drive strength      ;
; gpio_o[22] ; Missing drive strength      ;
; gpio_o[23] ; Missing drive strength      ;
; gpio_o[24] ; Missing drive strength      ;
; gpio_o[25] ; Missing drive strength      ;
; gpio_o[26] ; Missing drive strength      ;
; gpio_o[27] ; Missing drive strength      ;
; gpio_o[28] ; Missing drive strength      ;
; gpio_o[29] ; Missing drive strength      ;
; gpio_o[30] ; Missing drive strength      ;
; gpio_o[31] ; Missing drive strength      ;
; uart_out   ; Missing location assignment ;
; gpio_o[0]  ; Missing location assignment ;
; gpio_o[1]  ; Missing location assignment ;
; gpio_o[2]  ; Missing location assignment ;
; gpio_o[3]  ; Missing location assignment ;
; gpio_o[4]  ; Missing location assignment ;
; gpio_o[5]  ; Missing location assignment ;
; gpio_o[6]  ; Missing location assignment ;
; gpio_o[7]  ; Missing location assignment ;
; gpio_o[8]  ; Missing location assignment ;
; gpio_o[9]  ; Missing location assignment ;
; gpio_o[10] ; Missing location assignment ;
; gpio_o[11] ; Missing location assignment ;
; gpio_o[12] ; Missing location assignment ;
; gpio_o[13] ; Missing location assignment ;
; gpio_o[14] ; Missing location assignment ;
; gpio_o[15] ; Missing location assignment ;
; gpio_o[16] ; Missing location assignment ;
; gpio_o[17] ; Missing location assignment ;
; gpio_o[18] ; Missing location assignment ;
; gpio_o[19] ; Missing location assignment ;
; gpio_o[20] ; Missing location assignment ;
; gpio_o[21] ; Missing location assignment ;
; gpio_o[22] ; Missing location assignment ;
; gpio_o[23] ; Missing location assignment ;
; gpio_o[24] ; Missing location assignment ;
; gpio_o[25] ; Missing location assignment ;
; gpio_o[26] ; Missing location assignment ;
; gpio_o[27] ; Missing location assignment ;
; gpio_o[28] ; Missing location assignment ;
; gpio_o[29] ; Missing location assignment ;
; gpio_o[30] ; Missing location assignment ;
; gpio_o[31] ; Missing location assignment ;
; clk        ; Missing location assignment ;
; rst        ; Missing location assignment ;
; uart_in    ; Missing location assignment ;
; gpio_i[0]  ; Missing location assignment ;
; gpio_i[1]  ; Missing location assignment ;
; gpio_i[2]  ; Missing location assignment ;
; gpio_i[3]  ; Missing location assignment ;
; gpio_i[5]  ; Missing location assignment ;
; gpio_i[6]  ; Missing location assignment ;
; gpio_i[14] ; Missing location assignment ;
; gpio_i[13] ; Missing location assignment ;
; gpio_i[4]  ; Missing location assignment ;
; gpio_i[12] ; Missing location assignment ;
; gpio_i[15] ; Missing location assignment ;
; gpio_i[9]  ; Missing location assignment ;
; gpio_i[8]  ; Missing location assignment ;
; gpio_i[11] ; Missing location assignment ;
; gpio_i[10] ; Missing location assignment ;
; gpio_i[7]  ; Missing location assignment ;
+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                     ; Entity Name         ; Library Name ;
+-------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |openriscv_min_sopc                                   ; 10877 (1)   ; 4155 (0)                  ; 0 (0)         ; 1280        ; 4    ; 8            ; 0       ; 4         ; 52   ; 0            ; 6722 (1)     ; 1004 (0)          ; 3151 (0)         ; |openriscv_min_sopc                                                                                                                                                     ; openriscv_min_sopc  ; work         ;
;    |clint:clint0|                                     ; 269 (269)   ; 161 (161)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (103)    ; 12 (12)           ; 154 (154)        ; |openriscv_min_sopc|clint:clint0                                                                                                                                        ; clint               ; work         ;
;    |data_ram:data_ram_0|                              ; 40 (39)     ; 34 (33)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 37 (36)          ; |openriscv_min_sopc|data_ram:data_ram_0                                                                                                                                 ; data_ram            ; work         ;
;       |ram_ip:ram_ip_0|                               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |openriscv_min_sopc|data_ram:data_ram_0|ram_ip:ram_ip_0                                                                                                                 ; ram_ip              ; work         ;
;          |altsyncram:altsyncram_component|            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |openriscv_min_sopc|data_ram:data_ram_0|ram_ip:ram_ip_0|altsyncram:altsyncram_component                                                                                 ; altsyncram          ; work         ;
;             |altsyncram_8go1:auto_generated|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |openriscv_min_sopc|data_ram:data_ram_0|ram_ip:ram_ip_0|altsyncram:altsyncram_component|altsyncram_8go1:auto_generated                                                  ; altsyncram_8go1     ; work         ;
;    |gpio_top:gpio_top0|                               ; 329 (329)   ; 277 (277)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 101 (101)         ; 176 (176)        ; |openriscv_min_sopc|gpio_top:gpio_top0                                                                                                                                  ; gpio_top            ; work         ;
;    |inst_rom_:inst_rom_0|                             ; 36 (36)     ; 33 (33)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 33 (33)          ; |openriscv_min_sopc|inst_rom_:inst_rom_0                                                                                                                                ; inst_rom_           ; work         ;
;       |rom_ip:rom_ip_0|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openriscv_min_sopc|inst_rom_:inst_rom_0|rom_ip:rom_ip_0                                                                                                                ; rom_ip              ; work         ;
;          |altsyncram:altsyncram_component|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openriscv_min_sopc|inst_rom_:inst_rom_0|rom_ip:rom_ip_0|altsyncram:altsyncram_component                                                                                ; altsyncram          ; work         ;
;             |altsyncram_bcb1:auto_generated|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openriscv_min_sopc|inst_rom_:inst_rom_0|rom_ip:rom_ip_0|altsyncram:altsyncram_component|altsyncram_bcb1:auto_generated                                                 ; altsyncram_bcb1     ; work         ;
;    |openriscv:openriscv0|                             ; 7975 (0)    ; 2554 (0)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 5421 (0)     ; 609 (0)           ; 1945 (0)         ; |openriscv_min_sopc|openriscv:openriscv0                                                                                                                                ; openriscv           ; work         ;
;       |csr:csr0|                                      ; 1006 (1006) ; 642 (642)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 364 (364)    ; 121 (121)         ; 521 (521)        ; |openriscv_min_sopc|openriscv:openriscv0|csr:csr0                                                                                                                       ; csr                 ; work         ;
;       |ctrl:ctrl0|                                    ; 148 (148)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 138 (138)    ; 0 (0)             ; 10 (10)          ; |openriscv_min_sopc|openriscv:openriscv0|ctrl:ctrl0                                                                                                                     ; ctrl                ; work         ;
;       |div:div0|                                      ; 442 (442)   ; 172 (172)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 270 (270)    ; 1 (1)             ; 171 (171)        ; |openriscv_min_sopc|openriscv:openriscv0|div:div0                                                                                                                       ; div                 ; work         ;
;       |ex:ex0|                                        ; 1740 (1596) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 1699 (1555)  ; 0 (0)             ; 41 (41)          ; |openriscv_min_sopc|openriscv:openriscv0|ex:ex0                                                                                                                         ; ex                  ; work         ;
;          |lpm_add_sub:Add4|                           ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 0 (0)            ; |openriscv_min_sopc|openriscv:openriscv0|ex:ex0|lpm_add_sub:Add4                                                                                                        ; lpm_add_sub         ; work         ;
;             |add_sub_pvi:auto_generated|              ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |openriscv_min_sopc|openriscv:openriscv0|ex:ex0|lpm_add_sub:Add4|add_sub_pvi:auto_generated                                                                             ; add_sub_pvi         ; work         ;
;          |lpm_mult:Mult0|                             ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 0 (0)            ; |openriscv_min_sopc|openriscv:openriscv0|ex:ex0|lpm_mult:Mult0                                                                                                          ; lpm_mult            ; work         ;
;             |mult_7dt:auto_generated|                 ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 0 (0)            ; |openriscv_min_sopc|openriscv:openriscv0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated                                                                                  ; mult_7dt            ; work         ;
;       |ex_mem:ex_mem0|                                ; 197 (197)   ; 190 (190)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 190 (190)        ; |openriscv_min_sopc|openriscv:openriscv0|ex_mem:ex_mem0                                                                                                                 ; ex_mem              ; work         ;
;       |id:id0|                                        ; 771 (771)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 763 (763)    ; 0 (0)             ; 8 (8)            ; |openriscv_min_sopc|openriscv:openriscv0|id:id0                                                                                                                         ; id                  ; work         ;
;       |id_ex:id_ex0|                                  ; 257 (257)   ; 172 (172)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (85)      ; 0 (0)             ; 172 (172)        ; |openriscv_min_sopc|openriscv:openriscv0|id_ex:id_ex0                                                                                                                   ; id_ex               ; work         ;
;       |if_id:if_id0|                                  ; 66 (66)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 64 (64)          ; |openriscv_min_sopc|openriscv:openriscv0|if_id:if_id0                                                                                                                   ; if_id               ; work         ;
;       |mem:mem0|                                      ; 236 (236)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 232 (232)    ; 0 (0)             ; 4 (4)            ; |openriscv_min_sopc|openriscv:openriscv0|mem:mem0                                                                                                                       ; mem                 ; work         ;
;       |mem_wb:mem_wb0|                                ; 83 (83)     ; 83 (83)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 83 (83)          ; |openriscv_min_sopc|openriscv:openriscv0|mem_wb:mem_wb0                                                                                                                 ; mem_wb              ; work         ;
;       |pc_reg:pc_reg0|                                ; 133 (133)   ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (99)      ; 1 (1)             ; 33 (33)          ; |openriscv_min_sopc|openriscv:openriscv0|pc_reg:pc_reg0                                                                                                                 ; pc_reg              ; work         ;
;       |regfile:regfile1|                              ; 2612 (2612) ; 1024 (1024)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1588 (1588)  ; 485 (485)         ; 539 (539)        ; |openriscv_min_sopc|openriscv:openriscv0|regfile:regfile1                                                                                                               ; regfile             ; work         ;
;       |wishbone_bus_if:dwishbone_bus_if|              ; 200 (200)   ; 105 (105)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (95)      ; 1 (1)             ; 104 (104)        ; |openriscv_min_sopc|openriscv:openriscv0|wishbone_bus_if:dwishbone_bus_if                                                                                               ; wishbone_bus_if     ; work         ;
;       |wishbone_bus_if:iwishbone_bus_if|              ; 147 (147)   ; 68 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 68 (68)          ; |openriscv_min_sopc|openriscv:openriscv0|wishbone_bus_if:iwishbone_bus_if                                                                                               ; wishbone_bus_if     ; work         ;
;    |plic:plic0|                                       ; 399 (399)   ; 322 (322)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (74)      ; 95 (95)           ; 230 (230)        ; |openriscv_min_sopc|plic:plic0                                                                                                                                          ; plic                ; work         ;
;    |uart_top:uart_top0|                               ; 807 (0)     ; 395 (0)                   ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 412 (0)      ; 57 (0)            ; 338 (0)          ; |openriscv_min_sopc|uart_top:uart_top0                                                                                                                                  ; uart_top            ; work         ;
;       |uart_debug_if:dbg|                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |openriscv_min_sopc|uart_top:uart_top0|uart_debug_if:dbg                                                                                                                ; uart_debug_if       ; work         ;
;       |uart_regs:regs|                                ; 658 (222)   ; 317 (112)                 ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 341 (112)    ; 56 (16)           ; 261 (121)        ; |openriscv_min_sopc|uart_top:uart_top0|uart_regs:regs                                                                                                                   ; uart_regs           ; work         ;
;          |uart_receiver:receiver|                     ; 320 (126)   ; 142 (54)                  ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 174 (71)     ; 26 (1)            ; 120 (54)         ; |openriscv_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver                                                                                            ; uart_receiver       ; work         ;
;             |uart_rfifo:fifo_rx|                      ; 194 (166)   ; 88 (62)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (101)    ; 25 (16)           ; 66 (49)          ; |openriscv_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx                                                                         ; uart_rfifo          ; work         ;
;                |raminfr:rfifo|                        ; 28 (28)     ; 26 (26)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 9 (9)             ; 17 (17)          ; |openriscv_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo                                                           ; raminfr             ; work         ;
;                   |altsyncram:ram_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openriscv_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0                                      ; altsyncram          ; work         ;
;                      |altsyncram_u9c1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openriscv_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated       ; altsyncram_u9c1     ; work         ;
;          |uart_sync_flops:i_uart_sync_flops|          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_sync_flops:i_uart_sync_flops                                                                                 ; uart_sync_flops     ; work         ;
;          |uart_transmitter:transmitter|               ; 116 (54)    ; 61 (22)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (33)      ; 14 (0)            ; 47 (22)          ; |openriscv_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter                                                                                      ; uart_transmitter    ; work         ;
;             |uart_tfifo:fifo_tx|                      ; 62 (33)     ; 39 (13)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (20)      ; 14 (1)            ; 26 (12)          ; |openriscv_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx                                                                   ; uart_tfifo          ; work         ;
;                |raminfr:tfifo|                        ; 29 (29)     ; 26 (26)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 13 (13)           ; 14 (14)          ; |openriscv_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo                                                     ; raminfr             ; work         ;
;                   |altsyncram:ram_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openriscv_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0                                ; altsyncram          ; work         ;
;                      |altsyncram_u9c1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |openriscv_min_sopc|uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated ; altsyncram_u9c1     ; work         ;
;       |uart_wb:wb_interface|                          ; 151 (151)   ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 1 (1)             ; 81 (81)          ; |openriscv_min_sopc|uart_top:uart_top0|uart_wb:wb_interface                                                                                                             ; uart_wb             ; work         ;
;    |wb_conmax_top:wb_conmax_top0|                     ; 1117 (0)    ; 379 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 653 (0)      ; 130 (0)           ; 334 (0)          ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0                                                                                                                        ; wb_conmax_top       ; work         ;
;       |wb_conmax_master_if:m0|                        ; 152 (152)   ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 145 (145)    ; 3 (3)             ; 4 (4)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m0                                                                                                 ; wb_conmax_master_if ; work         ;
;       |wb_conmax_master_if:m1|                        ; 150 (150)   ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 143 (143)    ; 2 (2)             ; 5 (5)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_master_if:m1                                                                                                 ; wb_conmax_master_if ; work         ;
;       |wb_conmax_rf:rf|                               ; 349 (349)   ; 274 (274)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (74)      ; 124 (124)         ; 151 (151)        ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf                                                                                                        ; wb_conmax_rf        ; work         ;
;       |wb_conmax_slave_if:s0|                         ; 36 (11)     ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (8)       ; 0 (0)             ; 13 (2)           ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0                                                                                                  ; wb_conmax_slave_if  ; work         ;
;          |wb_conmax_msel:msel|                        ; 26 (13)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (10)      ; 0 (0)             ; 11 (1)           ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel                                                                              ; wb_conmax_msel      ; work         ;
;             |wb_conmax_arb:arb0|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb1|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb2|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb3|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_pri_enc:pri_enc|               ; 7 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                    ; wb_conmax_pri_enc   ; work         ;
;                |wb_conmax_pri_dec:pd0|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                              ; wb_conmax_pri_dec   ; work         ;
;                |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                              ; wb_conmax_pri_dec   ; work         ;
;       |wb_conmax_slave_if:s15|                        ; 50 (27)     ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (23)      ; 0 (0)             ; 16 (1)           ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15                                                                                                 ; wb_conmax_slave_if  ; work         ;
;          |wb_conmax_msel:msel|                        ; 26 (13)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (8)       ; 0 (0)             ; 15 (3)           ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel                                                                             ; wb_conmax_msel      ; work         ;
;             |wb_conmax_arb:arb0|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                          ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb1|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                          ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb2|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                          ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb3|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                          ; wb_conmax_arb       ; work         ;
;             |wb_conmax_pri_enc:pri_enc|               ; 7 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (1)        ; 0 (0)             ; 4 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                   ; wb_conmax_pri_enc   ; work         ;
;                |wb_conmax_pri_dec:pd0|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                             ; wb_conmax_pri_dec   ; work         ;
;                |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                             ; wb_conmax_pri_dec   ; work         ;
;       |wb_conmax_slave_if:s1|                         ; 72 (46)     ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (3)       ; 0 (0)             ; 55 (43)          ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1                                                                                                  ; wb_conmax_slave_if  ; work         ;
;          |wb_conmax_msel:msel|                        ; 26 (13)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (9)       ; 0 (0)             ; 12 (2)           ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel                                                                              ; wb_conmax_msel      ; work         ;
;             |wb_conmax_arb:arb0|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb1|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb2|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb3|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_pri_enc:pri_enc|               ; 7 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                    ; wb_conmax_pri_enc   ; work         ;
;                |wb_conmax_pri_dec:pd0|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                              ; wb_conmax_pri_dec   ; work         ;
;                |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                              ; wb_conmax_pri_dec   ; work         ;
;       |wb_conmax_slave_if:s2|                         ; 72 (47)     ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (31)      ; 0 (0)             ; 26 (15)          ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2                                                                                                  ; wb_conmax_slave_if  ; work         ;
;          |wb_conmax_msel:msel|                        ; 26 (13)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (10)      ; 0 (0)             ; 11 (1)           ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel                                                                              ; wb_conmax_msel      ; work         ;
;             |wb_conmax_arb:arb0|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb1|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb2|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb3|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_pri_enc:pri_enc|               ; 7 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                    ; wb_conmax_pri_enc   ; work         ;
;                |wb_conmax_pri_dec:pd0|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                              ; wb_conmax_pri_dec   ; work         ;
;                |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                              ; wb_conmax_pri_dec   ; work         ;
;       |wb_conmax_slave_if:s3|                         ; 98 (72)     ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (61)      ; 1 (1)             ; 20 (10)          ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3                                                                                                  ; wb_conmax_slave_if  ; work         ;
;          |wb_conmax_msel:msel|                        ; 26 (12)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (10)      ; 0 (0)             ; 10 (1)           ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel                                                                              ; wb_conmax_msel      ; work         ;
;             |wb_conmax_arb:arb0|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb1|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb2|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb3|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_pri_enc:pri_enc|               ; 7 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (2)        ; 0 (0)             ; 1 (1)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                    ; wb_conmax_pri_enc   ; work         ;
;                |wb_conmax_pri_dec:pd0|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                              ; wb_conmax_pri_dec   ; work         ;
;                |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                              ; wb_conmax_pri_dec   ; work         ;
;       |wb_conmax_slave_if:s4|                         ; 77 (52)     ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (26)      ; 0 (0)             ; 36 (25)          ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4                                                                                                  ; wb_conmax_slave_if  ; work         ;
;          |wb_conmax_msel:msel|                        ; 26 (13)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (10)      ; 0 (0)             ; 11 (1)           ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel                                                                              ; wb_conmax_msel      ; work         ;
;             |wb_conmax_arb:arb0|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb1|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb2|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb3|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_pri_enc:pri_enc|               ; 7 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 2 (1)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                    ; wb_conmax_pri_enc   ; work         ;
;                |wb_conmax_pri_dec:pd0|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                              ; wb_conmax_pri_dec   ; work         ;
;                |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                              ; wb_conmax_pri_dec   ; work         ;
;       |wb_conmax_slave_if:s5|                         ; 66 (41)     ; 13 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (38)      ; 0 (0)             ; 13 (2)           ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s5                                                                                                  ; wb_conmax_slave_if  ; work         ;
;          |wb_conmax_msel:msel|                        ; 26 (13)     ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (10)      ; 0 (0)             ; 11 (1)           ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s5|wb_conmax_msel:msel                                                                              ; wb_conmax_msel      ; work         ;
;             |wb_conmax_arb:arb0|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s5|wb_conmax_msel:msel|wb_conmax_arb:arb0                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb1|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s5|wb_conmax_msel:msel|wb_conmax_arb:arb1                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb2|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s5|wb_conmax_msel:msel|wb_conmax_arb:arb2                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_arb:arb3|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s5|wb_conmax_msel:msel|wb_conmax_arb:arb3                                                           ; wb_conmax_arb       ; work         ;
;             |wb_conmax_pri_enc:pri_enc|               ; 7 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 0 (0)             ; 2 (2)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s5|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc                                                    ; wb_conmax_pri_enc   ; work         ;
;                |wb_conmax_pri_dec:pd0|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s5|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd0                              ; wb_conmax_pri_dec   ; work         ;
;                |wb_conmax_pri_dec:pd1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |openriscv_min_sopc|wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s5|wb_conmax_msel:msel|wb_conmax_pri_enc:pri_enc|wb_conmax_pri_dec:pd1                              ; wb_conmax_pri_dec   ; work         ;
+-------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; uart_out   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[24] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[25] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[26] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[27] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[28] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[29] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[30] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; gpio_o[31] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; uart_in    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[5]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; gpio_i[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[14] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; gpio_i[13] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; gpio_i[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[12] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[15] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; gpio_i[9]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[8]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gpio_i[11] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; gpio_i[10] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; gpio_i[7]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                       ;
+----------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                    ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------+-------------------+---------+
; clk                                                                                    ;                   ;         ;
; rst                                                                                    ;                   ;         ;
; uart_in                                                                                ;                   ;         ;
;      - uart_top:uart_top0|uart_regs:regs|uart_sync_flops:i_uart_sync_flops|flop_0[0]~0 ; 0                 ; 6       ;
; gpio_i[0]                                                                              ;                   ;         ;
;      - gpio_top:gpio_top0|sync[0]~feeder                                               ; 0                 ; 6       ;
; gpio_i[1]                                                                              ;                   ;         ;
;      - gpio_top:gpio_top0|sync[1]                                                      ; 0                 ; 6       ;
; gpio_i[2]                                                                              ;                   ;         ;
;      - gpio_top:gpio_top0|sync[2]~feeder                                               ; 0                 ; 6       ;
; gpio_i[3]                                                                              ;                   ;         ;
;      - gpio_top:gpio_top0|sync[3]                                                      ; 0                 ; 6       ;
; gpio_i[5]                                                                              ;                   ;         ;
;      - gpio_top:gpio_top0|sync[5]                                                      ; 1                 ; 6       ;
; gpio_i[6]                                                                              ;                   ;         ;
;      - gpio_top:gpio_top0|sync[6]~feeder                                               ; 0                 ; 6       ;
; gpio_i[14]                                                                             ;                   ;         ;
;      - gpio_top:gpio_top0|sync[14]                                                     ; 1                 ; 6       ;
; gpio_i[13]                                                                             ;                   ;         ;
;      - gpio_top:gpio_top0|sync[13]~feeder                                              ; 1                 ; 6       ;
; gpio_i[4]                                                                              ;                   ;         ;
;      - gpio_top:gpio_top0|sync[4]~feeder                                               ; 0                 ; 6       ;
; gpio_i[12]                                                                             ;                   ;         ;
;      - gpio_top:gpio_top0|sync[12]~feeder                                              ; 0                 ; 6       ;
; gpio_i[15]                                                                             ;                   ;         ;
;      - gpio_top:gpio_top0|sync[15]                                                     ; 1                 ; 6       ;
; gpio_i[9]                                                                              ;                   ;         ;
;      - gpio_top:gpio_top0|sync[9]~feeder                                               ; 0                 ; 6       ;
; gpio_i[8]                                                                              ;                   ;         ;
;      - gpio_top:gpio_top0|sync[8]~feeder                                               ; 0                 ; 6       ;
; gpio_i[11]                                                                             ;                   ;         ;
;      - gpio_top:gpio_top0|sync[11]~feeder                                              ; 1                 ; 6       ;
; gpio_i[10]                                                                             ;                   ;         ;
;      - gpio_top:gpio_top0|sync[10]                                                     ; 1                 ; 6       ;
; gpio_i[7]                                                                              ;                   ;         ;
+----------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                              ; Location           ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; clint:clint0|Equal0~19                                                                                            ; LCCOMB_X3_Y12_N16  ; 32      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; clint:clint0|msip[12]~3                                                                                           ; LCCOMB_X3_Y12_N12  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; clint:clint0|mtimecmp[0]~1                                                                                        ; LCCOMB_X3_Y12_N0   ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; clint:clint0|wb_dat_o[0]~34                                                                                       ; LCCOMB_X3_Y12_N26  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                               ; PIN_E1             ; 3736    ; Clock                                   ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clk                                                                                                               ; PIN_E1             ; 424     ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram_0|ram_ip:ram_ip_0|altsyncram:altsyncram_component|altsyncram_8go1:auto_generated|ram_block1a0~0 ; LCCOMB_X12_Y16_N18 ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram_0|wb_dat_o[4]~1                                                                                 ; LCCOMB_X12_Y17_N18 ; 3       ; Read enable                             ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram_0|wb_dat_o[4]~2                                                                                 ; LCCOMB_X12_Y17_N10 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; data_ram:data_ram_0|wb_wr~0                                                                                       ; LCCOMB_X12_Y16_N4  ; 1       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|always11~0                                                                                     ; LCCOMB_X3_Y20_N24  ; 35      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_ctrl[0]                                                                                  ; FF_X3_Y21_N3       ; 20      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_inte[0]~0                                                                                ; LCCOMB_X2_Y21_N4   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_inte[14]~1                                                                               ; LCCOMB_X4_Y21_N22  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_inte[19]~3                                                                               ; LCCOMB_X4_Y21_N10  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_inte[25]~2                                                                               ; LCCOMB_X4_Y21_N28  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_oe[0]~0                                                                                  ; LCCOMB_X2_Y21_N6   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_oe[14]~1                                                                                 ; LCCOMB_X4_Y21_N24  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_oe[19]~3                                                                                 ; LCCOMB_X4_Y21_N16  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_oe[25]~2                                                                                 ; LCCOMB_X4_Y21_N6   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_out[0]~0                                                                                 ; LCCOMB_X3_Y21_N20  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_out[16]~2                                                                                ; LCCOMB_X4_Y21_N8   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_out[24]~3                                                                                ; LCCOMB_X4_Y21_N2   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_out[8]~1                                                                                 ; LCCOMB_X4_Y21_N12  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_ptrig[0]~0                                                                               ; LCCOMB_X2_Y22_N6   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_ptrig[14]~1                                                                              ; LCCOMB_X4_Y21_N30  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_ptrig[19]~3                                                                              ; LCCOMB_X4_Y21_N26  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; gpio_top:gpio_top0|rgpio_ptrig[25]~2                                                                              ; LCCOMB_X4_Y21_N20  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; inst_rom_:inst_rom_0|wb_dat_o[11]~1                                                                               ; LCCOMB_X12_Y13_N24 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|csr:csr0|WideNor1                                                                            ; LCCOMB_X14_Y6_N10  ; 32      ; Latch enable                            ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; openriscv:openriscv0|csr:csr0|curr_mode[1]~2                                                                      ; LCCOMB_X16_Y5_N30  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|csr:csr0|fcsr[3]~1                                                                           ; LCCOMB_X12_Y8_N16  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|csr:csr0|fflags[3]~0                                                                         ; LCCOMB_X12_Y8_N10  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|csr:csr0|frm[3]~3                                                                            ; LCCOMB_X12_Y8_N24  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|csr:csr0|marchid[7]~0                                                                        ; LCCOMB_X9_Y5_N10   ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|csr:csr0|mcause[25]~41                                                                       ; LCCOMB_X20_Y5_N2   ; 29      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|csr:csr0|mcycle[10]~44                                                                       ; LCCOMB_X12_Y8_N6   ; 32      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|csr:csr0|mcycleh[1]~44                                                                       ; LCCOMB_X12_Y8_N12  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|csr:csr0|mcycleh~43                                                                          ; LCCOMB_X9_Y5_N14   ; 32      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|csr:csr0|mcycle~43                                                                           ; LCCOMB_X12_Y8_N4   ; 33      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|csr:csr0|mepc[1]~7                                                                           ; LCCOMB_X20_Y4_N28  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|csr:csr0|mepc[3]~5                                                                           ; LCCOMB_X19_Y3_N10  ; 30      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|csr:csr0|mhartid[4]~2                                                                        ; LCCOMB_X9_Y5_N26   ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|csr:csr0|mie[17]~1                                                                           ; LCCOMB_X17_Y9_N18  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|csr:csr0|mimpid[3]~0                                                                         ; LCCOMB_X9_Y5_N16   ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|csr:csr0|minstret[27]~0                                                                      ; LCCOMB_X12_Y8_N26  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|csr:csr0|minstreth[10]~0                                                                     ; LCCOMB_X12_Y5_N26  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|csr:csr0|mip[1]~1                                                                            ; LCCOMB_X14_Y8_N10  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|csr:csr0|misa[3]~1                                                                           ; LCCOMB_X15_Y8_N20  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|csr:csr0|mscratch[1]~0                                                                       ; LCCOMB_X15_Y8_N16  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|csr:csr0|mstatus[12]~9                                                                       ; LCCOMB_X19_Y4_N14  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|csr:csr0|mstatus[31]~11                                                                      ; LCCOMB_X12_Y6_N22  ; 28      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|csr:csr0|mtval[6]~3                                                                          ; LCCOMB_X17_Y5_N22  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|csr:csr0|mtvec[0]~1                                                                          ; LCCOMB_X17_Y9_N6   ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|csr:csr0|mvendorid[3]~1                                                                      ; LCCOMB_X9_Y5_N22   ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|ctrl:ctrl0|new_pc[31]~13                                                                     ; LCCOMB_X24_Y11_N24 ; 32      ; Latch enable                            ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; openriscv:openriscv0|ctrl:ctrl0|stall[3]~2                                                                        ; LCCOMB_X23_Y9_N26  ; 125     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|div:div0|cnt[0]~10                                                                           ; LCCOMB_X31_Y9_N16  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|div:div0|cnt[1]~8                                                                            ; LCCOMB_X31_Y9_N2   ; 7       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|div:div0|dividend[1]~4                                                                       ; LCCOMB_X31_Y9_N0   ; 31      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|div:div0|dividend[33]~6                                                                      ; LCCOMB_X31_Y9_N30  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|div:div0|divisor[31]~3                                                                       ; LCCOMB_X26_Y9_N30  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|div:div0|result_o[19]~1                                                                      ; LCCOMB_X26_Y9_N2   ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|div:div0|state.01                                                                            ; FF_X26_Y9_N5       ; 36      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|div:div0|state.10                                                                            ; FF_X26_Y9_N17      ; 77      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|ex:ex0|Mux32~6                                                                               ; LCCOMB_X27_Y6_N0   ; 32      ; Latch enable                            ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; openriscv:openriscv0|ex:ex0|WideOr14~1                                                                            ; LCCOMB_X27_Y2_N8   ; 32      ; Latch enable                            ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; openriscv:openriscv0|ex:ex0|WideOr1~1                                                                             ; LCCOMB_X26_Y6_N30  ; 32      ; Latch enable                            ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; openriscv:openriscv0|ex:ex0|WideOr9~2                                                                             ; LCCOMB_X28_Y6_N2   ; 64      ; Latch enable                            ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; openriscv:openriscv0|ex_mem:ex_mem0|mem_csr_reg_data~2                                                            ; LCCOMB_X22_Y10_N4  ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|id:id0|Selector102~6                                                                         ; LCCOMB_X23_Y12_N4  ; 32      ; Latch enable                            ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; openriscv:openriscv0|id:id0|always1~3                                                                             ; LCCOMB_X28_Y14_N28 ; 33      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|id:id0|always2~0                                                                             ; LCCOMB_X29_Y13_N30 ; 33      ; Latch enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|if_id:if_id0|id_inst[10]~2                                                                   ; LCCOMB_X23_Y9_N2   ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|mem:mem0|Interrupt~2                                                                         ; LCCOMB_X21_Y9_N22  ; 84      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|mem:mem0|WideOr2~1                                                                           ; LCCOMB_X17_Y13_N14 ; 32      ; Latch enable                            ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; openriscv:openriscv0|pc_reg:pc_reg0|pc[0]~4                                                                       ; LCCOMB_X22_Y8_N16  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|pc_reg:pc_reg0|pc[21]~2                                                                      ; LCCOMB_X23_Y12_N0  ; 30      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|regfile:regfile1|regs~2999                                                                   ; LCCOMB_X39_Y20_N0  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|regfile:regfile1|regs~3000                                                                   ; LCCOMB_X40_Y19_N6  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|regfile:regfile1|regs~3001                                                                   ; LCCOMB_X39_Y19_N12 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|regfile:regfile1|regs~3002                                                                   ; LCCOMB_X40_Y19_N28 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|regfile:regfile1|regs~3003                                                                   ; LCCOMB_X39_Y19_N10 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|regfile:regfile1|regs~3004                                                                   ; LCCOMB_X40_Y20_N4  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|regfile:regfile1|regs~3005                                                                   ; LCCOMB_X40_Y20_N30 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|regfile:regfile1|regs~3006                                                                   ; LCCOMB_X40_Y19_N22 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|regfile:regfile1|regs~3007                                                                   ; LCCOMB_X38_Y19_N16 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|regfile:regfile1|regs~3008                                                                   ; LCCOMB_X40_Y19_N16 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|regfile:regfile1|regs~3009                                                                   ; LCCOMB_X39_Y19_N24 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|regfile:regfile1|regs~3010                                                                   ; LCCOMB_X38_Y19_N6  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|regfile:regfile1|regs~3011                                                                   ; LCCOMB_X38_Y19_N28 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|regfile:regfile1|regs~3012                                                                   ; LCCOMB_X38_Y19_N24 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|regfile:regfile1|regs~3013                                                                   ; LCCOMB_X40_Y20_N24 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|regfile:regfile1|regs~3014                                                                   ; LCCOMB_X40_Y20_N26 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|regfile:regfile1|regs~3015                                                                   ; LCCOMB_X40_Y20_N12 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|regfile:regfile1|regs~3016                                                                   ; LCCOMB_X40_Y20_N2  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|regfile:regfile1|regs~3017                                                                   ; LCCOMB_X39_Y19_N22 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|regfile:regfile1|regs~3018                                                                   ; LCCOMB_X39_Y19_N0  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|regfile:regfile1|regs~3019                                                                   ; LCCOMB_X40_Y20_N16 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|regfile:regfile1|regs~3020                                                                   ; LCCOMB_X39_Y19_N14 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|regfile:regfile1|regs~3021                                                                   ; LCCOMB_X40_Y20_N6  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|regfile:regfile1|regs~3022                                                                   ; LCCOMB_X39_Y19_N28 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|regfile:regfile1|regs~3023                                                                   ; LCCOMB_X40_Y20_N28 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|regfile:regfile1|regs~3024                                                                   ; LCCOMB_X39_Y19_N30 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|regfile:regfile1|regs~3025                                                                   ; LCCOMB_X39_Y19_N20 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|regfile:regfile1|regs~3026                                                                   ; LCCOMB_X40_Y20_N22 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|regfile:regfile1|regs~3027                                                                   ; LCCOMB_X40_Y20_N0  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|regfile:regfile1|regs~3028                                                                   ; LCCOMB_X40_Y20_N18 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|regfile:regfile1|regs~3029                                                                   ; LCCOMB_X39_Y19_N2  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|regfile:regfile1|regs~3030                                                                   ; LCCOMB_X40_Y20_N20 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|wishbone_bus_if:dwishbone_bus_if|Selector107~0                                               ; LCCOMB_X20_Y13_N4  ; 32      ; Latch enable                            ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; openriscv:openriscv0|wishbone_bus_if:dwishbone_bus_if|rd_buf[17]~2                                                ; LCCOMB_X20_Y13_N0  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|wishbone_bus_if:dwishbone_bus_if|wishbone_addr_o[18]~2                                       ; LCCOMB_X20_Y13_N30 ; 69      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|wishbone_bus_if:iwishbone_bus_if|Selector107~0                                               ; LCCOMB_X14_Y13_N10 ; 32      ; Latch enable                            ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; openriscv:openriscv0|wishbone_bus_if:iwishbone_bus_if|rd_buf[18]~0                                                ; LCCOMB_X22_Y9_N18  ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; openriscv:openriscv0|wishbone_bus_if:iwishbone_bus_if|wishbone_cyc_o~2                                            ; LCCOMB_X22_Y9_N0   ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; plic:plic0|Decoder0~3                                                                                             ; LCCOMB_X7_Y10_N12  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; plic:plic0|Decoder0~4                                                                                             ; LCCOMB_X6_Y12_N0   ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; plic:plic0|Decoder0~5                                                                                             ; LCCOMB_X6_Y12_N2   ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; plic:plic0|Decoder0~6                                                                                             ; LCCOMB_X6_Y12_N28  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; plic:plic0|Decoder0~7                                                                                             ; LCCOMB_X6_Y12_N30  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; plic:plic0|Decoder0~8                                                                                             ; LCCOMB_X6_Y12_N20  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; plic:plic0|Decoder0~9                                                                                             ; LCCOMB_X6_Y12_N18  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; plic:plic0|always0~12                                                                                             ; LCCOMB_X11_Y12_N18 ; 38      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; plic:plic0|enable[9]~1                                                                                            ; LCCOMB_X10_Y11_N26 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; plic:plic0|threshold[31]~2                                                                                        ; LCCOMB_X10_Y11_N22 ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; plic:plic0|wb_dat_o[28]~48                                                                                        ; LCCOMB_X10_Y11_N6  ; 31      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; plic:plic0|wb_dat_o[28]~50                                                                                        ; LCCOMB_X10_Y11_N2  ; 31      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; rst                                                                                                               ; PIN_T8             ; 957     ; Async. clear, Latch enable              ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; rst                                                                                                               ; PIN_T8             ; 1309    ; Clock enable, Latch enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|always31~0                                                                      ; LCCOMB_X16_Y26_N2  ; 9       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|always4~1                                                                       ; LCCOMB_X14_Y25_N24 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|always6~0                                                                       ; LCCOMB_X14_Y25_N2  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|always7~6                                                                       ; LCCOMB_X16_Y21_N26 ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|always8~3                                                                       ; LCCOMB_X16_Y21_N0  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|block_cnt[7]~10                                                                 ; LCCOMB_X16_Y26_N0  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|dl[15]~2                                                                        ; LCCOMB_X12_Y24_N8  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|dl[4]~3                                                                         ; LCCOMB_X12_Y24_N10 ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|enable                                                                          ; FF_X15_Y25_N25     ; 25      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|ier[3]~0                                                                        ; LCCOMB_X12_Y24_N16 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|rf_pop                                                                          ; FF_X12_Y24_N1      ; 32      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|rx_reset                                                                        ; FF_X12_Y24_N23     ; 36      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|serial_in~0                                                                     ; LCCOMB_X15_Y21_N12 ; 22      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|tf_push                                                                         ; FF_X12_Y24_N5      ; 13      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|always4~0                                                ; LCCOMB_X12_Y26_N6  ; 11      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_b[3]~10                                          ; LCCOMB_X16_Y28_N24 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|counter_t[0]~12                                          ; LCCOMB_X15_Y28_N26 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rbit_counter[0]~2                                        ; LCCOMB_X14_Y24_N26 ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rcounter16[3]~4                                          ; LCCOMB_X17_Y27_N18 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_data_in[3]~1                                          ; LCCOMB_X17_Y26_N20 ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rf_push_pulse                                            ; LCCOMB_X12_Y26_N0  ; 32      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rshift[0]~1                                              ; LCCOMB_X17_Y24_N0  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[0]                                                ; FF_X17_Y27_N25     ; 25      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|rstate[2]                                                ; FF_X15_Y27_N5      ; 32      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[3]~9                            ; LCCOMB_X11_Y26_N10 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[0][1]~33                         ; LCCOMB_X10_Y28_N18 ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[10][0]~15                        ; LCCOMB_X11_Y27_N8  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[11][0]~24                        ; LCCOMB_X12_Y27_N24 ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[12][2]~45                        ; LCCOMB_X11_Y28_N2  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[13][1]~39                        ; LCCOMB_X9_Y27_N10  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[14][0]~42                        ; LCCOMB_X8_Y28_N30  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[15][1]~48                        ; LCCOMB_X9_Y27_N12  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[1][1]~30                         ; LCCOMB_X11_Y28_N12 ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[2][1]~27                         ; LCCOMB_X11_Y27_N14 ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[3][2]~36                         ; LCCOMB_X11_Y28_N28 ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[4][2]~9                          ; LCCOMB_X11_Y28_N22 ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[5][1]~3                          ; LCCOMB_X9_Y27_N14  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[6][1]~6                          ; LCCOMB_X8_Y28_N18  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[7][2]~12                         ; LCCOMB_X8_Y28_N4   ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[8][1]~21                         ; LCCOMB_X10_Y27_N20 ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[9][2]~18                         ; LCCOMB_X10_Y28_N6  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram~10                  ; LCCOMB_X12_Y28_N6  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[0]~1                              ; LCCOMB_X11_Y28_N10 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|bit_counter[0]~2                                   ; LCCOMB_X19_Y23_N6  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|counter[4]~0                                       ; LCCOMB_X20_Y23_N26 ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|parity_xor~0                                       ; LCCOMB_X16_Y23_N18 ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|tstate[2]                                          ; FF_X20_Y23_N23     ; 26      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[3]~5                      ; LCCOMB_X17_Y23_N30 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~14            ; LCCOMB_X17_Y23_N6  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[2]~1                        ; LCCOMB_X17_Y23_N28 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; uart_top:uart_top0|uart_wb:wb_interface|re_o                                                                      ; LCCOMB_X12_Y20_N6  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~1                                                             ; LCCOMB_X8_Y23_N20  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~11                                                            ; LCCOMB_X7_Y26_N12  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~13                                                            ; LCCOMB_X9_Y25_N0   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~15                                                            ; LCCOMB_X7_Y26_N16  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~16                                                            ; LCCOMB_X8_Y23_N22  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~17                                                            ; LCCOMB_X6_Y25_N18  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~18                                                            ; LCCOMB_X8_Y23_N10  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~19                                                            ; LCCOMB_X8_Y26_N28  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~20                                                            ; LCCOMB_X9_Y25_N16  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~21                                                            ; LCCOMB_X7_Y24_N30  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~22                                                            ; LCCOMB_X7_Y22_N22  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~23                                                            ; LCCOMB_X6_Y24_N8   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~3                                                             ; LCCOMB_X6_Y25_N0   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~5                                                             ; LCCOMB_X9_Y24_N4   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~7                                                             ; LCCOMB_X6_Y24_N12  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_rf:rf|Equal1~9                                                             ; LCCOMB_X8_Y23_N24  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|pri_out~0                                  ; LCCOMB_X9_Y13_N20  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|pri_out~0                                 ; LCCOMB_X11_Y19_N16 ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|pri_out~0                                  ; LCCOMB_X9_Y20_N30  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s2|wb_conmax_msel:msel|pri_out~0                                  ; LCCOMB_X7_Y21_N28  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s3|wb_conmax_msel:msel|pri_out~0                                  ; LCCOMB_X11_Y14_N10 ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel|pri_out~0                                  ; LCCOMB_X1_Y14_N24  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s5|wb_conmax_msel:msel|pri_out~0                                  ; LCCOMB_X12_Y17_N6  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                     ;
+---------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                                                                 ; PIN_E1             ; 3736    ; 1501                                 ; Global Clock         ; GCLK2            ; --                        ;
; openriscv:openriscv0|csr:csr0|WideNor1                              ; LCCOMB_X14_Y6_N10  ; 32      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; openriscv:openriscv0|ctrl:ctrl0|new_pc[31]~13                       ; LCCOMB_X24_Y11_N24 ; 32      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; openriscv:openriscv0|ex:ex0|Mux32~6                                 ; LCCOMB_X27_Y6_N0   ; 32      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; openriscv:openriscv0|ex:ex0|WideOr14~1                              ; LCCOMB_X27_Y2_N8   ; 32      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; openriscv:openriscv0|ex:ex0|WideOr1~1                               ; LCCOMB_X26_Y6_N30  ; 32      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; openriscv:openriscv0|ex:ex0|WideOr9~2                               ; LCCOMB_X28_Y6_N2   ; 64      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; openriscv:openriscv0|id:id0|Selector102~6                           ; LCCOMB_X23_Y12_N4  ; 32      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; openriscv:openriscv0|mem:mem0|WideOr2~1                             ; LCCOMB_X17_Y13_N14 ; 32      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; openriscv:openriscv0|wishbone_bus_if:dwishbone_bus_if|Selector107~0 ; LCCOMB_X20_Y13_N4  ; 32      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; openriscv:openriscv0|wishbone_bus_if:iwishbone_bus_if|Selector107~0 ; LCCOMB_X14_Y13_N10 ; 32      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; rst                                                                 ; PIN_T8             ; 957     ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
+---------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-----------+---------------------+
; Name      ; Fan-Out             ;
+-----------+---------------------+
; rst~input ; 1308                ;
+-----------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF          ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; data_ram:data_ram_0|ram_ip:ram_ip_0|altsyncram:altsyncram_component|altsyncram_8go1:auto_generated|ALTSYNCRAM                                                  ; M9K  ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768 ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None         ; M9K_X13_Y16_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; inst_rom_:inst_rom_0|rom_ip:rom_ip_0|altsyncram:altsyncram_component|altsyncram_bcb1:auto_generated|ALTSYNCRAM                                                 ; M9K  ; ROM              ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 8192  ; 16                          ; 32                          ; --                          ; --                          ; 512                 ; 1    ; rom_init.mif ; M9K_X13_Y18_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; uart_top:uart_top0|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128   ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None         ; M9K_X13_Y25_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; uart_top:uart_top0|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_u9c1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128   ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None         ; M9K_X13_Y23_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |openriscv_min_sopc|inst_rom_:inst_rom_0|rom_ip:rom_ip_0|altsyncram:altsyncram_component|altsyncram_bcb1:auto_generated|ALTSYNCRAM                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(10110111000000000000000000100000) (1069705908) (-1224736736) (-4-8-15-15-15-15-140)    ;(10010011111000001000000000000000) (1034750944) (-1814003712) (-6-12-1-15-8000)   ;(00110111111100011111111111111111) (-1815556815) (938606591) (37F1FFFF)   ;(00010011011000011111000100001111) (-1964596879) (325185807) (1361F10F)   ;(00100011101000000010000000000000) (55052704) (597696512) (23A02000)   ;(10010011111000000000000000000000) (1032450944) (-1814036480) (-6-12-200000)   ;(10110111000000000000000000100000) (1069705908) (-1224736736) (-4-8-15-15-15-15-140)   ;(10010011111000001100000000000000) (1034810944) (-1813987328) (-6-12-1-15-4000)   ;
;8;(00110111000000010000000000000000) (-1889734592) (922812416) (37010000)    ;(00010011011000010000000100000000) (-1964766896) (325124352) (13610100)   ;(00100011101000000010000000000000) (55052704) (597696512) (23A02000)   ;(10110111000000000000000000100000) (1069705908) (-1224736736) (-4-8-15-15-15-15-140)   ;(10010011111000000100000000000000) (1034710944) (-1814020096) (-6-12-1-15-12000)   ;(00110111000000010000000000000000) (-1889734592) (922812416) (37010000)   ;(00010011011000010101000100000000) (-1964716896) (325144832) (13615100)   ;(00100011101000000010000000000000) (55052704) (597696512) (23A02000)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 112               ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 56                ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 56                ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 112               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 4           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                            ; Mode                       ; Location          ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; openriscv:openriscv0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y4_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    openriscv:openriscv0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3 ;                            ; DSPMULT_X34_Y4_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; openriscv:openriscv0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y3_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    openriscv:openriscv0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5 ;                            ; DSPMULT_X34_Y3_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; openriscv:openriscv0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|w513w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y5_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    openriscv:openriscv0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ;                            ; DSPMULT_X34_Y5_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; openriscv:openriscv0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y2_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    openriscv:openriscv0|ex:ex0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult7 ;                            ; DSPMULT_X34_Y2_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+---------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 19,909 / 47,787 ( 42 % ) ;
; C16 interconnects     ; 518 / 1,804 ( 29 % )     ;
; C4 interconnects      ; 15,627 / 31,272 ( 50 % ) ;
; Direct links          ; 2,025 / 47,787 ( 4 % )   ;
; Global clocks         ; 12 / 20 ( 60 % )         ;
; Local interconnects   ; 5,142 / 15,408 ( 33 % )  ;
; R24 interconnects     ; 652 / 1,775 ( 37 % )     ;
; R4 interconnects      ; 19,755 / 41,310 ( 48 % ) ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.63) ; Number of LABs  (Total = 798) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 16                            ;
; 2                                           ; 9                             ;
; 3                                           ; 14                            ;
; 4                                           ; 15                            ;
; 5                                           ; 10                            ;
; 6                                           ; 16                            ;
; 7                                           ; 13                            ;
; 8                                           ; 13                            ;
; 9                                           ; 12                            ;
; 10                                          ; 21                            ;
; 11                                          ; 28                            ;
; 12                                          ; 16                            ;
; 13                                          ; 40                            ;
; 14                                          ; 34                            ;
; 15                                          ; 70                            ;
; 16                                          ; 471                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.74) ; Number of LABs  (Total = 798) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 134                           ;
; 1 Clock                            ; 630                           ;
; 1 Clock enable                     ; 206                           ;
; 1 Sync. clear                      ; 55                            ;
; 1 Sync. load                       ; 15                            ;
; 2 Clock enables                    ; 320                           ;
; 2 Clocks                           ; 32                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.48) ; Number of LABs  (Total = 798) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 4                             ;
; 1                                            ; 10                            ;
; 2                                            ; 10                            ;
; 3                                            ; 10                            ;
; 4                                            ; 4                             ;
; 5                                            ; 11                            ;
; 6                                            ; 11                            ;
; 7                                            ; 8                             ;
; 8                                            ; 11                            ;
; 9                                            ; 13                            ;
; 10                                           ; 12                            ;
; 11                                           ; 12                            ;
; 12                                           ; 10                            ;
; 13                                           ; 11                            ;
; 14                                           ; 17                            ;
; 15                                           ; 42                            ;
; 16                                           ; 107                           ;
; 17                                           ; 52                            ;
; 18                                           ; 72                            ;
; 19                                           ; 46                            ;
; 20                                           ; 43                            ;
; 21                                           ; 30                            ;
; 22                                           ; 35                            ;
; 23                                           ; 20                            ;
; 24                                           ; 48                            ;
; 25                                           ; 18                            ;
; 26                                           ; 24                            ;
; 27                                           ; 17                            ;
; 28                                           ; 15                            ;
; 29                                           ; 14                            ;
; 30                                           ; 13                            ;
; 31                                           ; 13                            ;
; 32                                           ; 35                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.90) ; Number of LABs  (Total = 798) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 4                             ;
; 1                                               ; 25                            ;
; 2                                               ; 26                            ;
; 3                                               ; 51                            ;
; 4                                               ; 71                            ;
; 5                                               ; 59                            ;
; 6                                               ; 53                            ;
; 7                                               ; 67                            ;
; 8                                               ; 61                            ;
; 9                                               ; 45                            ;
; 10                                              ; 57                            ;
; 11                                              ; 40                            ;
; 12                                              ; 48                            ;
; 13                                              ; 28                            ;
; 14                                              ; 20                            ;
; 15                                              ; 31                            ;
; 16                                              ; 70                            ;
; 17                                              ; 18                            ;
; 18                                              ; 8                             ;
; 19                                              ; 3                             ;
; 20                                              ; 3                             ;
; 21                                              ; 4                             ;
; 22                                              ; 2                             ;
; 23                                              ; 0                             ;
; 24                                              ; 2                             ;
; 25                                              ; 1                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 21.57) ; Number of LABs  (Total = 798) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 11                            ;
; 4                                            ; 11                            ;
; 5                                            ; 3                             ;
; 6                                            ; 10                            ;
; 7                                            ; 10                            ;
; 8                                            ; 15                            ;
; 9                                            ; 8                             ;
; 10                                           ; 18                            ;
; 11                                           ; 14                            ;
; 12                                           ; 15                            ;
; 13                                           ; 19                            ;
; 14                                           ; 26                            ;
; 15                                           ; 24                            ;
; 16                                           ; 32                            ;
; 17                                           ; 32                            ;
; 18                                           ; 42                            ;
; 19                                           ; 27                            ;
; 20                                           ; 39                            ;
; 21                                           ; 45                            ;
; 22                                           ; 24                            ;
; 23                                           ; 29                            ;
; 24                                           ; 31                            ;
; 25                                           ; 30                            ;
; 26                                           ; 30                            ;
; 27                                           ; 27                            ;
; 28                                           ; 34                            ;
; 29                                           ; 31                            ;
; 30                                           ; 31                            ;
; 31                                           ; 24                            ;
; 32                                           ; 20                            ;
; 33                                           ; 26                            ;
; 34                                           ; 21                            ;
; 35                                           ; 16                            ;
; 36                                           ; 12                            ;
; 37                                           ; 9                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 24    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 52        ; 0            ; 0            ; 52        ; 52        ; 0            ; 0            ; 0            ; 0            ; 19           ; 0            ; 0            ; 19           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 52        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 52           ; 52           ; 52           ; 52           ; 52           ; 0         ; 52           ; 52           ; 0         ; 0         ; 52           ; 52           ; 52           ; 52           ; 33           ; 52           ; 52           ; 33           ; 52           ; 52           ; 52           ; 52           ; 52           ; 52           ; 52           ; 52           ; 52           ; 0         ; 52           ; 52           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; uart_out           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[16]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[17]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[18]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[19]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[20]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[21]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[22]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[23]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[24]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[25]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[26]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[27]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[28]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[29]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[30]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_o[31]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart_in            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio_i[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                               ;
+---------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                   ; Destination Clock(s)                                                                                                ; Delay Added in ns ;
+---------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+-------------------+
; clk                                               ; openriscv:openriscv0|id:id0|reg1_o[0]                                                                               ; 1674.1            ;
; clk,I/O                                           ; openriscv:openriscv0|id:id0|reg1_o[0]                                                                               ; 1589.0            ;
; I/O                                               ; clk                                                                                                                 ; 1505.7            ;
; clk                                               ; openriscv:openriscv0|id_ex:id_ex0|ex_aluop[1]                                                                       ; 1349.0            ;
; I/O                                               ; openriscv:openriscv0|id_ex:id_ex0|ex_aluop[1]                                                                       ; 994.7             ;
; clk,I/O                                           ; clk                                                                                                                 ; 771.5             ;
; clk,rst                                           ; openriscv:openriscv0|ex:ex0|csr_reg_read_addr_o[0]                                                                  ; 764.1             ;
; rst                                               ; openriscv:openriscv0|ex:ex0|csr_reg_read_addr_o[0]                                                                  ; 711.5             ;
; clk                                               ; openriscv:openriscv0|id_ex:id_ex0|ex_aluop[1],clint:clint0|msip[0],openriscv:openriscv0|ex_mem:ex_mem0|mem_aluop[0] ; 602.3             ;
; clk                                               ; clint:clint0|msip[0]                                                                                                ; 519.8             ;
; I/O                                               ; clint:clint0|msip[0]                                                                                                ; 482.5             ;
; I/O                                               ; openriscv:openriscv0|id:id0|reg1_o[0]                                                                               ; 444.7             ;
; I/O                                               ; openriscv:openriscv0|ex:ex0|csr_reg_read_addr_o[0]                                                                  ; 308.2             ;
; I/O                                               ; openriscv:openriscv0|id_ex:id_ex0|ex_aluop[1],clint:clint0|msip[0],openriscv:openriscv0|ex_mem:ex_mem0|mem_aluop[0] ; 290.0             ;
; clk,I/O                                           ; openriscv:openriscv0|id_ex:id_ex0|ex_aluop[1]                                                                       ; 252.5             ;
; clk,openriscv:openriscv0|id_ex:id_ex0|ex_aluop[1] ; openriscv:openriscv0|id:id0|reg1_o[0]                                                                               ; 179.1             ;
; I/O                                               ; openriscv:openriscv0|ex_mem:ex_mem0|mem_aluop[0]                                                                    ; 171.0             ;
; clk                                               ; clk                                                                                                                 ; 165.9             ;
+---------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                ;
+-----------------------------------------------------+--------------------------------------------------------------------+-------------------+
; Source Register                                     ; Destination Register                                               ; Delay Added in ns ;
+-----------------------------------------------------+--------------------------------------------------------------------+-------------------+
; rst                                                 ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[1]  ; 13.676            ;
; openriscv:openriscv0|if_id:if_id0|id_inst[3]        ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[8]  ; 10.185            ;
; openriscv:openriscv0|id:id0|reg2_o[24]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg1_o[24]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg1_o[25]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg2_o[23]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg2_o[22]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg1_o[22]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg2_o[16]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg1_o[16]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg1_o[17]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg2_o[15]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg2_o[14]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg1_o[14]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg1_o[15]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg2_o[13]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg2_o[12]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg1_o[23]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg2_o[21]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg1_o[21]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg2_o[19]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg1_o[13]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg2_o[11]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg2_o[10]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg1_o[10]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg1_o[11]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg2_o[9]               ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg2_o[20]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg1_o[20]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg2_o[8]               ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg2_o[18]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg1_o[18]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg2_o[7]               ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg2_o[6]               ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg2_o[5]               ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg1_o[5]               ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg2_o[3]               ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg1_o[19]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg2_o[17]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg2_o[2]               ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg1_o[2]               ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg1_o[8]               ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg1_o[9]               ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg1_o[3]               ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg2_o[1]               ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg2_o[4]               ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg1_o[4]               ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg2_o[28]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg2_o[27]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg2_o[0]               ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg2_o[26]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg1_o[26]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg2_o[30]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg2_o[29]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg2_o[31]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg1_o[30]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg1_o[31]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg1_o[12]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg1_o[6]               ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg1_o[7]               ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg1_o[28]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg1_o[29]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg1_o[27]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg2_o[25]              ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg1_o[0]               ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|if_id:if_id0|id_inst[12]       ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|if_id:if_id0|id_inst[14]       ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|if_id:if_id0|id_inst[13]       ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|id:id0|reg1_o[1]               ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 10.146            ;
; openriscv:openriscv0|if_id:if_id0|id_inst[2]        ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[3]  ; 9.947             ;
; openriscv:openriscv0|if_id:if_id0|id_inst[17]       ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[3]  ; 9.846             ;
; openriscv:openriscv0|if_id:if_id0|id_inst[0]        ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[3]  ; 9.846             ;
; openriscv:openriscv0|if_id:if_id0|id_inst[5]        ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[3]  ; 9.846             ;
; openriscv:openriscv0|if_id:if_id0|id_inst[1]        ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[3]  ; 9.846             ;
; openriscv:openriscv0|if_id:if_id0|id_inst[4]        ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[3]  ; 9.846             ;
; openriscv:openriscv0|if_id:if_id0|id_inst[6]        ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[3]  ; 9.846             ;
; openriscv:openriscv0|if_id:if_id0|id_inst[26]       ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[8]  ; 9.827             ;
; openriscv:openriscv0|if_id:if_id0|id_inst[15]       ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[3]  ; 9.716             ;
; openriscv:openriscv0|ex:ex0|csr_reg_read_addr_o[0]  ; openriscv:openriscv0|csr:csr0|data_o[3]                            ; 9.625             ;
; openriscv:openriscv0|if_id:if_id0|id_pc[0]          ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[0]  ; 9.593             ;
; openriscv:openriscv0|if_id:if_id0|id_inst[21]       ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[3]  ; 9.533             ;
; openriscv:openriscv0|if_id:if_id0|id_inst[18]       ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[3]  ; 9.510             ;
; openriscv:openriscv0|if_id:if_id0|id_inst[27]       ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[8]  ; 9.486             ;
; openriscv:openriscv0|if_id:if_id0|id_inst[16]       ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[3]  ; 9.469             ;
; openriscv:openriscv0|if_id:if_id0|id_inst[31]       ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[14] ; 9.403             ;
; openriscv:openriscv0|if_id:if_id0|id_inst[22]       ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[3]  ; 9.330             ;
; openriscv:openriscv0|if_id:if_id0|id_inst[23]       ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[3]  ; 9.304             ;
; openriscv:openriscv0|if_id:if_id0|id_inst[30]       ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[15] ; 9.213             ;
; openriscv:openriscv0|if_id:if_id0|id_inst[24]       ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[8]  ; 9.182             ;
; openriscv:openriscv0|if_id:if_id0|id_inst[28]       ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[8]  ; 9.170             ;
; openriscv:openriscv0|if_id:if_id0|id_pc[11]         ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[14] ; 9.167             ;
; openriscv:openriscv0|if_id:if_id0|id_inst[25]       ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[5]  ; 9.110             ;
; openriscv:openriscv0|if_id:if_id0|id_inst[29]       ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[15] ; 9.105             ;
; openriscv:openriscv0|if_id:if_id0|id_inst[19]       ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[3]  ; 9.102             ;
; openriscv:openriscv0|if_id:if_id0|id_pc[12]         ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[14] ; 9.058             ;
; openriscv:openriscv0|if_id:if_id0|id_pc[31]         ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[31] ; 9.009             ;
; openriscv:openriscv0|if_id:if_id0|id_pc[25]         ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[25] ; 8.934             ;
; openriscv:openriscv0|if_id:if_id0|id_inst[20]       ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[15] ; 8.921             ;
; openriscv:openriscv0|if_id:if_id0|id_pc[18]         ; openriscv:openriscv0|pc_reg:pc_reg0|hold_branch_target_address[19] ; 8.894             ;
; openriscv:openriscv0|ex:ex0|csr_reg_read_addr_o[11] ; openriscv:openriscv0|csr:csr0|data_o[7]                            ; 8.873             ;
+-----------------------------------------------------+--------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE15F17C8 for design "wishbone"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C8 is compatible
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 52 pins of 52 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Warning (335093): The Timing Analyzer is analyzing 431 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'wishbone.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: openriscv0|csr0|WideNor1~3  from: datac  to: combout
    Info (332098): Cell: openriscv0|ex0|Mux32~7  from: datac  to: combout
    Info (332098): Cell: openriscv0|id0|Equal11~0  from: datab  to: combout
    Info (332098): Cell: openriscv0|id0|Selector102~0  from: datab  to: combout
    Info (332098): Cell: openriscv0|id0|Selector102~2  from: datac  to: combout
    Info (332098): Cell: openriscv0|id0|reg2_o_mux[31]~62  from: cin  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n)) File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/openriscv_min_sopc.v Line: 5
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s5|wb_conmax_msel:msel|pri_out[0] File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/wb_conmax_msel.v Line: 143
        Info (176357): Destination node wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s5|wb_conmax_msel:msel|pri_out[1] File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/wb_conmax_msel.v Line: 143
        Info (176357): Destination node wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel|pri_out[0] File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/wb_conmax_msel.v Line: 143
        Info (176357): Destination node wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel|pri_out[1] File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/wb_conmax_msel.v Line: 143
        Info (176357): Destination node wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|pri_out[0] File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/wb_conmax_msel.v Line: 143
        Info (176357): Destination node wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|pri_out[1] File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/wb_conmax_msel.v Line: 143
        Info (176357): Destination node openriscv:openriscv0|wishbone_bus_if:dwishbone_bus_if|wishbone_cyc_o File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/wishbone_bus_if.v Line: 28
        Info (176357): Destination node wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|pri_out[0] File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/wb_conmax_msel.v Line: 143
        Info (176357): Destination node wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|pri_out[1] File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/wb_conmax_msel.v Line: 143
        Info (176357): Destination node wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|pri_out[0] File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/wb_conmax_msel.v Line: 143
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node openriscv:openriscv0|ex:ex0|WideOr9~2  File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/ex.v Line: 267
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node openriscv:openriscv0|ex_mem:ex_mem0|mem_csr_reg_we~0 File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/ex_mem.v Line: 36
Info (176353): Automatically promoted node openriscv:openriscv0|csr:csr0|WideNor1  File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/csr.v Line: 223
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node openriscv:openriscv0|ctrl:ctrl0|new_pc[31]~13  File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/ctrl.v Line: 28
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node openriscv:openriscv0|ex:ex0|Mux32~6  File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/ex.v Line: 321
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node openriscv:openriscv0|ex:ex0|WideOr14~1  File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/ex.v Line: 323
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node openriscv:openriscv0|ex:ex0|Mux17~4 File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/ex.v Line: 321
        Info (176357): Destination node openriscv:openriscv0|ex:ex0|Mux16~5 File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/ex.v Line: 321
        Info (176357): Destination node openriscv:openriscv0|ex:ex0|Mux18~2 File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/ex.v Line: 321
        Info (176357): Destination node openriscv:openriscv0|ex:ex0|Mux20~2 File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/ex.v Line: 321
        Info (176357): Destination node openriscv:openriscv0|ex:ex0|Mux29~22 File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/ex.v Line: 321
        Info (176357): Destination node openriscv:openriscv0|ex:ex0|Mux28~12 File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/ex.v Line: 321
        Info (176357): Destination node openriscv:openriscv0|ex:ex0|Mux14~21 File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/ex.v Line: 321
Info (176353): Automatically promoted node openriscv:openriscv0|ex:ex0|WideOr1~1  File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/ex.v Line: 131
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node openriscv:openriscv0|id:id0|Selector102~6  File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/id.v Line: 137
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node openriscv:openriscv0|mem:mem0|WideOr2~1  File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/mem.v Line: 118
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node openriscv:openriscv0|wishbone_bus_if:dwishbone_bus_if|rd_buf[17]~1 File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/wishbone_bus_if.v Line: 37
        Info (176357): Destination node openriscv:openriscv0|wishbone_bus_if:dwishbone_bus_if|wishbone_we_o~2 File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/wishbone_bus_if.v Line: 25
Info (176353): Automatically promoted node openriscv:openriscv0|wishbone_bus_if:dwishbone_bus_if|Selector107~0  File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/wishbone_bus_if.v Line: 117
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node openriscv:openriscv0|wishbone_bus_if:iwishbone_bus_if|Selector107~0  File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/wishbone_bus_if.v Line: 117
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rst~input (placed in PIN T8 (CLK14, DIFFCLK_6n)) File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/openriscv_min_sopc.v Line: 6
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s5|wb_conmax_msel:msel|pri_out[0] File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/wb_conmax_msel.v Line: 143
        Info (176357): Destination node wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s5|wb_conmax_msel:msel|pri_out[1] File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/wb_conmax_msel.v Line: 143
        Info (176357): Destination node wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel|pri_out[0] File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/wb_conmax_msel.v Line: 143
        Info (176357): Destination node wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s4|wb_conmax_msel:msel|pri_out[1] File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/wb_conmax_msel.v Line: 143
        Info (176357): Destination node wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|pri_out[0] File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/wb_conmax_msel.v Line: 143
        Info (176357): Destination node wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s15|wb_conmax_msel:msel|pri_out[1] File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/wb_conmax_msel.v Line: 143
        Info (176357): Destination node openriscv:openriscv0|wishbone_bus_if:dwishbone_bus_if|wishbone_cyc_o File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/wishbone_bus_if.v Line: 28
        Info (176357): Destination node wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|pri_out[0] File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/wb_conmax_msel.v Line: 143
        Info (176357): Destination node wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s0|wb_conmax_msel:msel|pri_out[1] File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/wb_conmax_msel.v Line: 143
        Info (176357): Destination node wb_conmax_top:wb_conmax_top0|wb_conmax_slave_if:s1|wb_conmax_msel:msel|pri_out[0] File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/wb_conmax_msel.v Line: 143
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 50 (unused VREF, 3.3V VCCIO, 17 input, 33 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:32
Info (170193): Fitter routing operations beginning
Info (170089): 1e+04 ns of routing delay (approximately 30.6% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 40% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 67% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (188005): Design requires adding a large amount of routing delay for some signals to meet hold time requirements, and there is an excessive demand for the available routing resources. The Fitter is reducing the routing delays of some signals to help the routing algorithm converge, but doing so may cause hold time failures. For more information, refer to the "Estimated Delay Added for Hold Timing" section in the Fitter report.
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:07:08
Info (11888): Total time spent on timing analysis during the Fitter is 30.85 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:06
Warning (169177): 19 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk uses I/O standard 3.3-V LVTTL at E1 File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/openriscv_min_sopc.v Line: 5
    Info (169178): Pin rst uses I/O standard 3.3-V LVTTL at T8 File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/openriscv_min_sopc.v Line: 6
    Info (169178): Pin uart_in uses I/O standard 3.3-V LVTTL at D8 File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/openriscv_min_sopc.v Line: 9
    Info (169178): Pin gpio_i[0] uses I/O standard 3.3-V LVTTL at A3 File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/openriscv_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[1] uses I/O standard 3.3-V LVTTL at G2 File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/openriscv_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[2] uses I/O standard 3.3-V LVTTL at F3 File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/openriscv_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[3] uses I/O standard 3.3-V LVTTL at K6 File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/openriscv_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[5] uses I/O standard 3.3-V LVTTL at L3 File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/openriscv_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[6] uses I/O standard 3.3-V LVTTL at D6 File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/openriscv_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[14] uses I/O standard 3.3-V LVTTL at L6 File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/openriscv_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[13] uses I/O standard 3.3-V LVTTL at K5 File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/openriscv_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[4] uses I/O standard 3.3-V LVTTL at F2 File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/openriscv_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[12] uses I/O standard 3.3-V LVTTL at B1 File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/openriscv_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[15] uses I/O standard 3.3-V LVTTL at C2 File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/openriscv_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[9] uses I/O standard 3.3-V LVTTL at G5 File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/openriscv_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[8] uses I/O standard 3.3-V LVTTL at L2 File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/openriscv_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[11] uses I/O standard 3.3-V LVTTL at F1 File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/openriscv_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[10] uses I/O standard 3.3-V LVTTL at D1 File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/openriscv_min_sopc.v Line: 13
    Info (169178): Pin gpio_i[7] uses I/O standard 3.3-V LVTTL at M16 File: D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/openriscv_min_sopc.v Line: 13
Info (144001): Generated suppressed messages file D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/output_files/wishbone.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 5762 megabytes
    Info: Processing ended: Sun May 01 14:48:36 2022
    Info: Elapsed time: 00:08:05
    Info: Total CPU time (on all processors): 00:09:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Github/OpenRSIC-V/rsic/17_16+rom_ip_n/output_files/wishbone.fit.smsg.


