TimeQuest Timing Analyzer report for adder
Thu Nov 03 00:54:58 2016
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Propagation Delay
 18. Minimum Propagation Delay
 19. Slow 1200mV 85C Model Metastability Summary
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Slow 1200mV 0C Model Metastability Summary
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Fast 1200mV 0C Model Metastability Summary
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Propagation Delay
 53. Minimum Propagation Delay
 54. Board Trace Model Assignments
 55. Input Transition Times
 56. Signal Integrity Metrics (Slow 1200mv 0c Model)
 57. Signal Integrity Metrics (Slow 1200mv 85c Model)
 58. Signal Integrity Metrics (Fast 1200mv 0c Model)
 59. Clock Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths
 63. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name      ; adder                                               ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE30F29C6                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


--------------------------------------
; Slow 1200mV 85C Model Fmax Summary ;
--------------------------------------
No paths to report.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


---------------------------------------
; Slow 1200mV 85C Model Setup Summary ;
---------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 85C Model Hold Summary ;
--------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -68.000                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                           ;
+--------+--------------+----------------+-----------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+-----------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; flagBit~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~10 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~11 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~19 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~20 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~21 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~22 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~23 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~24 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~25 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~26 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~27 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~28 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~29 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~3  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~30 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~31 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~32 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~33 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~34 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~35 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~36 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~37 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~38 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~39 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~40 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~41 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~42 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~43 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~44 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~45 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~46 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~47 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~48 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~49 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~5  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~50 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~51 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~52 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~53 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~54 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~55 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~56 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~57 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~58 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~59 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~6  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~60 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~61 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~62 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~63 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~7  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~8  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~9  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; flagBit~reg0 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~0  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~1  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~10 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~11 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~12 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~13 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~14 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~15 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~16 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~17 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~18 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~19 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~2  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~24 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~25 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~26 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~27 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~3  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~4  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~40 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~41 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~42 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~43 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~44 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~45 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~46 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~47 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~5  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~56 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~57 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~58 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~59 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~6  ;
+--------+--------------+----------------+-----------------+-------+------------+--------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; dataIn[*]         ; clock      ; 2.465 ; 2.996 ; Rise       ; clock           ;
;  dataIn[0]        ; clock      ; 2.180 ; 2.680 ; Rise       ; clock           ;
;  dataIn[1]        ; clock      ; 2.036 ; 2.551 ; Rise       ; clock           ;
;  dataIn[2]        ; clock      ; 2.171 ; 2.694 ; Rise       ; clock           ;
;  dataIn[3]        ; clock      ; 1.898 ; 2.376 ; Rise       ; clock           ;
;  dataIn[4]        ; clock      ; 2.098 ; 2.578 ; Rise       ; clock           ;
;  dataIn[5]        ; clock      ; 2.235 ; 2.731 ; Rise       ; clock           ;
;  dataIn[6]        ; clock      ; 2.465 ; 2.996 ; Rise       ; clock           ;
;  dataIn[7]        ; clock      ; 2.145 ; 2.609 ; Rise       ; clock           ;
; enableWrite       ; clock      ; 3.322 ; 3.894 ; Rise       ; clock           ;
; flag              ; clock      ; 1.108 ; 1.523 ; Rise       ; clock           ;
; registerWrite[*]  ; clock      ; 3.206 ; 3.718 ; Rise       ; clock           ;
;  registerWrite[0] ; clock      ; 2.929 ; 3.364 ; Rise       ; clock           ;
;  registerWrite[1] ; clock      ; 3.206 ; 3.718 ; Rise       ; clock           ;
;  registerWrite[2] ; clock      ; 2.834 ; 3.341 ; Rise       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; dataIn[*]         ; clock      ; -1.210 ; -1.676 ; Rise       ; clock           ;
;  dataIn[0]        ; clock      ; -1.463 ; -1.930 ; Rise       ; clock           ;
;  dataIn[1]        ; clock      ; -1.599 ; -2.105 ; Rise       ; clock           ;
;  dataIn[2]        ; clock      ; -1.507 ; -2.001 ; Rise       ; clock           ;
;  dataIn[3]        ; clock      ; -1.369 ; -1.812 ; Rise       ; clock           ;
;  dataIn[4]        ; clock      ; -1.210 ; -1.676 ; Rise       ; clock           ;
;  dataIn[5]        ; clock      ; -1.559 ; -2.048 ; Rise       ; clock           ;
;  dataIn[6]        ; clock      ; -1.835 ; -2.346 ; Rise       ; clock           ;
;  dataIn[7]        ; clock      ; -1.504 ; -1.968 ; Rise       ; clock           ;
; enableWrite       ; clock      ; -2.541 ; -3.105 ; Rise       ; clock           ;
; flag              ; clock      ; -0.741 ; -1.136 ; Rise       ; clock           ;
; registerWrite[*]  ; clock      ; -2.039 ; -2.544 ; Rise       ; clock           ;
;  registerWrite[0] ; clock      ; -2.118 ; -2.584 ; Rise       ; clock           ;
;  registerWrite[1] ; clock      ; -2.408 ; -2.938 ; Rise       ; clock           ;
;  registerWrite[2] ; clock      ; -2.039 ; -2.544 ; Rise       ; clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; flagBit   ; clock      ; 5.834  ; 5.789  ; Rise       ; clock           ;
; regA[*]   ; clock      ; 10.625 ; 10.642 ; Rise       ; clock           ;
;  regA[0]  ; clock      ; 10.625 ; 10.642 ; Rise       ; clock           ;
;  regA[1]  ; clock      ; 9.066  ; 9.108  ; Rise       ; clock           ;
;  regA[2]  ; clock      ; 9.771  ; 9.863  ; Rise       ; clock           ;
;  regA[3]  ; clock      ; 9.746  ; 9.766  ; Rise       ; clock           ;
;  regA[4]  ; clock      ; 9.572  ; 9.563  ; Rise       ; clock           ;
;  regA[5]  ; clock      ; 9.570  ; 9.566  ; Rise       ; clock           ;
;  regA[6]  ; clock      ; 9.002  ; 8.950  ; Rise       ; clock           ;
;  regA[7]  ; clock      ; 9.492  ; 9.451  ; Rise       ; clock           ;
; regB[*]   ; clock      ; 9.865  ; 9.877  ; Rise       ; clock           ;
;  regB[0]  ; clock      ; 9.865  ; 9.877  ; Rise       ; clock           ;
;  regB[1]  ; clock      ; 9.400  ; 9.575  ; Rise       ; clock           ;
;  regB[2]  ; clock      ; 8.691  ; 8.713  ; Rise       ; clock           ;
;  regB[3]  ; clock      ; 9.489  ; 9.506  ; Rise       ; clock           ;
;  regB[4]  ; clock      ; 9.004  ; 8.985  ; Rise       ; clock           ;
;  regB[5]  ; clock      ; 9.523  ; 9.579  ; Rise       ; clock           ;
;  regB[6]  ; clock      ; 8.751  ; 8.757  ; Rise       ; clock           ;
;  regB[7]  ; clock      ; 8.334  ; 8.323  ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; flagBit   ; clock      ; 5.653 ; 5.607 ; Rise       ; clock           ;
; regA[*]   ; clock      ; 7.416 ; 7.325 ; Rise       ; clock           ;
;  regA[0]  ; clock      ; 7.943 ; 7.940 ; Rise       ; clock           ;
;  regA[1]  ; clock      ; 7.416 ; 7.325 ; Rise       ; clock           ;
;  regA[2]  ; clock      ; 7.994 ; 7.975 ; Rise       ; clock           ;
;  regA[3]  ; clock      ; 7.463 ; 7.374 ; Rise       ; clock           ;
;  regA[4]  ; clock      ; 8.219 ; 8.147 ; Rise       ; clock           ;
;  regA[5]  ; clock      ; 8.254 ; 8.183 ; Rise       ; clock           ;
;  regA[6]  ; clock      ; 7.607 ; 7.526 ; Rise       ; clock           ;
;  regA[7]  ; clock      ; 7.969 ; 7.911 ; Rise       ; clock           ;
; regB[*]   ; clock      ; 6.985 ; 6.957 ; Rise       ; clock           ;
;  regB[0]  ; clock      ; 7.792 ; 7.758 ; Rise       ; clock           ;
;  regB[1]  ; clock      ; 7.658 ; 7.778 ; Rise       ; clock           ;
;  regB[2]  ; clock      ; 6.985 ; 6.957 ; Rise       ; clock           ;
;  regB[3]  ; clock      ; 7.400 ; 7.365 ; Rise       ; clock           ;
;  regB[4]  ; clock      ; 7.706 ; 7.647 ; Rise       ; clock           ;
;  regB[5]  ; clock      ; 8.294 ; 8.330 ; Rise       ; clock           ;
;  regB[6]  ; clock      ; 7.447 ; 7.414 ; Rise       ; clock           ;
;  regB[7]  ; clock      ; 7.157 ; 7.120 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; registerA[0] ; regA[0]     ; 11.919 ; 11.946 ; 12.500 ; 12.517 ;
; registerA[0] ; regA[1]     ; 10.305 ; 10.289 ; 10.903 ; 10.773 ;
; registerA[0] ; regA[2]     ; 11.150 ; 11.242 ; 11.750 ; 11.728 ;
; registerA[0] ; regA[3]     ; 11.123 ; 11.143 ; 11.724 ; 11.626 ;
; registerA[0] ; regA[4]     ; 10.926 ; 10.852 ; 11.441 ; 11.432 ;
; registerA[0] ; regA[5]     ; 10.787 ; 10.730 ; 11.326 ; 11.278 ;
; registerA[0] ; regA[6]     ; 10.384 ; 10.332 ; 10.919 ; 10.888 ;
; registerA[0] ; regA[7]     ; 10.577 ; 10.542 ; 11.133 ; 11.101 ;
; registerA[1] ; regA[0]     ; 11.733 ; 11.758 ; 12.303 ; 12.320 ;
; registerA[1] ; regA[1]     ; 9.858  ; 9.820  ; 10.415 ; 10.368 ;
; registerA[1] ; regA[2]     ; 10.351 ; 10.389 ; 10.828 ; 10.857 ;
; registerA[1] ; regA[3]     ; 10.323 ; 10.285 ; 10.810 ; 10.763 ;
; registerA[1] ; regA[4]     ; 10.747 ; 10.675 ; 11.263 ; 11.254 ;
; registerA[1] ; regA[5]     ; 10.212 ; 10.176 ; 10.713 ; 10.668 ;
; registerA[1] ; regA[6]     ; 9.556  ; 9.478  ; 10.119 ; 10.024 ;
; registerA[1] ; regA[7]     ; 10.320 ; 10.279 ; 10.792 ; 10.760 ;
; registerA[2] ; regA[0]     ; 8.621  ; 9.022  ; 9.465  ; 9.135  ;
; registerA[2] ; regA[1]     ; 8.268  ; 8.876  ; 9.355  ; 8.689  ;
; registerA[2] ; regA[2]     ; 8.629  ; 9.256  ; 9.670  ; 9.138  ;
; registerA[2] ; regA[3]     ; 8.322  ; 8.870  ; 9.374  ; 8.732  ;
; registerA[2] ; regA[4]     ; 8.881  ; 9.448  ; 9.932  ; 9.312  ;
; registerA[2] ; regA[5]     ; 8.942  ; 9.490  ; 9.975  ; 9.375  ;
; registerA[2] ; regA[6]     ; 8.272  ; 8.828  ; 9.317  ; 8.699  ;
; registerA[2] ; regA[7]     ; 8.611  ; 9.189  ; 9.660  ; 9.056  ;
; registerB[0] ; regB[0]     ; 10.997 ; 11.009 ; 11.462 ; 11.419 ;
; registerB[0] ; regB[1]     ; 10.523 ; 10.699 ; 11.017 ; 11.135 ;
; registerB[0] ; regB[2]     ; 9.751  ; 9.734  ; 10.225 ; 10.217 ;
; registerB[0] ; regB[3]     ; 10.595 ; 10.603 ; 11.053 ; 11.011 ;
; registerB[0] ; regB[4]     ; 10.132 ; 10.113 ; 10.616 ; 10.539 ;
; registerB[0] ; regB[5]     ; 10.534 ; 10.590 ; 11.047 ; 11.103 ;
; registerB[0] ; regB[6]     ; 9.882  ; 9.888  ; 10.366 ; 10.314 ;
; registerB[0] ; regB[7]     ; 9.345  ; 9.334  ; 9.863  ; 9.852  ;
; registerB[1] ; regB[0]     ; 10.731 ; 10.743 ; 11.182 ; 11.190 ;
; registerB[1] ; regB[1]     ; 10.369 ; 10.537 ; 10.832 ; 10.991 ;
; registerB[1] ; regB[2]     ; 9.677  ; 9.678  ; 10.143 ; 10.135 ;
; registerB[1] ; regB[3]     ; 10.588 ; 10.599 ; 11.056 ; 11.058 ;
; registerB[1] ; regB[4]     ; 10.163 ; 10.091 ; 10.680 ; 10.608 ;
; registerB[1] ; regB[5]     ; 11.169 ; 11.225 ; 11.675 ; 11.731 ;
; registerB[1] ; regB[6]     ; 10.120 ; 10.136 ; 10.630 ; 10.646 ;
; registerB[1] ; regB[7]     ; 9.978  ; 9.962  ; 10.491 ; 10.480 ;
; registerB[2] ; regB[0]     ; 9.127  ; 9.491  ; 10.043 ; 9.633  ;
; registerB[2] ; regB[1]     ; 9.127  ; 9.659  ; 10.053 ; 9.787  ;
; registerB[2] ; regB[2]     ; 8.180  ; 9.188  ; 9.667  ; 8.689  ;
; registerB[2] ; regB[3]     ; 8.143  ; 9.059  ; 9.552  ; 8.604  ;
; registerB[2] ; regB[4]     ; 8.504  ; 9.389  ; 9.911  ; 8.941  ;
; registerB[2] ; regB[5]     ; 9.658  ; 10.356 ; 10.781 ; 10.228 ;
; registerB[2] ; regB[6]     ; 8.556  ; 9.202  ; 9.684  ; 9.068  ;
; registerB[2] ; regB[7]     ; 7.944  ; 9.176  ; 9.721  ; 8.424  ;
+--------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+--------------+-------------+-------+-------+--------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR     ; FF    ;
+--------------+-------------+-------+-------+--------+-------+
; registerA[0] ; regA[0]     ; 9.054 ; 9.297 ; 9.849  ; 9.543 ;
; registerA[0] ; regA[1]     ; 8.779 ; 8.684 ; 9.327  ; 9.223 ;
; registerA[0] ; regA[2]     ; 9.237 ; 9.526 ; 10.084 ; 9.739 ;
; registerA[0] ; regA[3]     ; 8.953 ; 8.900 ; 9.529  ; 9.369 ;
; registerA[0] ; regA[4]     ; 9.494 ; 9.726 ; 10.334 ; 9.930 ;
; registerA[0] ; regA[5]     ; 9.535 ; 9.765 ; 10.373 ; 9.971 ;
; registerA[0] ; regA[6]     ; 8.898 ; 9.172 ; 9.788  ; 9.327 ;
; registerA[0] ; regA[7]     ; 9.227 ; 9.854 ; 10.425 ; 9.675 ;
; registerA[1] ; regA[0]     ; 8.441 ; 9.474 ; 9.938  ; 8.949 ;
; registerA[1] ; regA[1]     ; 8.284 ; 8.574 ; 9.079  ; 8.752 ;
; registerA[1] ; regA[2]     ; 8.624 ; 8.799 ; 9.301  ; 9.145 ;
; registerA[1] ; regA[3]     ; 8.340 ; 8.396 ; 8.946  ; 8.775 ;
; registerA[1] ; regA[4]     ; 8.881 ; 9.326 ; 9.892  ; 9.336 ;
; registerA[1] ; regA[5]     ; 8.922 ; 9.081 ; 9.642  ; 9.377 ;
; registerA[1] ; regA[6]     ; 8.285 ; 8.668 ; 9.231  ; 8.733 ;
; registerA[1] ; regA[7]     ; 8.614 ; 8.806 ; 9.348  ; 9.081 ;
; registerA[2] ; regA[0]     ; 8.328 ; 8.709 ; 9.145  ; 8.825 ;
; registerA[2] ; regA[1]     ; 7.990 ; 8.512 ; 8.988  ; 8.396 ;
; registerA[2] ; regA[2]     ; 8.336 ; 8.905 ; 9.328  ; 8.828 ;
; registerA[2] ; regA[3]     ; 8.041 ; 8.535 ; 9.044  ; 8.439 ;
; registerA[2] ; regA[4]     ; 8.583 ; 9.096 ; 9.585  ; 9.001 ;
; registerA[2] ; regA[5]     ; 8.641 ; 9.137 ; 9.626  ; 9.062 ;
; registerA[2] ; regA[6]     ; 7.993 ; 8.493 ; 8.989  ; 8.405 ;
; registerA[2] ; regA[7]     ; 8.318 ; 8.841 ; 9.318  ; 8.749 ;
; registerB[0] ; regB[0]     ; 8.691 ; 9.369 ; 9.876  ; 9.126 ;
; registerB[0] ; regB[1]     ; 8.695 ; 9.292 ; 9.644  ; 9.281 ;
; registerB[0] ; regB[2]     ; 8.309 ; 8.584 ; 9.076  ; 8.799 ;
; registerB[0] ; regB[3]     ; 8.179 ; 8.657 ; 9.175  ; 8.647 ;
; registerB[0] ; regB[4]     ; 8.523 ; 8.957 ; 9.502  ; 8.962 ;
; registerB[0] ; regB[5]     ; 9.379 ; 9.605 ; 10.030 ; 9.920 ;
; registerB[0] ; regB[6]     ; 8.325 ; 8.751 ; 9.260  ; 8.812 ;
; registerB[0] ; regB[7]     ; 8.364 ; 8.400 ; 8.894  ; 8.789 ;
; registerB[1] ; regB[0]     ; 8.736 ; 8.872 ; 9.372  ; 9.137 ;
; registerB[1] ; regB[1]     ; 8.740 ; 8.894 ; 9.238  ; 9.292 ;
; registerB[1] ; regB[2]     ; 8.103 ; 8.071 ; 8.559  ; 8.518 ;
; registerB[1] ; regB[3]     ; 8.224 ; 8.982 ; 9.465  ; 8.658 ;
; registerB[1] ; regB[4]     ; 8.568 ; 9.280 ; 9.781  ; 8.973 ;
; registerB[1] ; regB[5]     ; 9.424 ; 9.850 ; 10.262 ; 9.931 ;
; registerB[1] ; regB[6]     ; 8.370 ; 8.825 ; 9.310  ; 8.823 ;
; registerB[1] ; regB[7]     ; 8.409 ; 8.635 ; 9.145  ; 8.800 ;
; registerB[2] ; regB[0]     ; 8.766 ; 9.098 ; 9.651  ; 9.250 ;
; registerB[2] ; regB[1]     ; 8.761 ; 9.253 ; 9.655  ; 9.392 ;
; registerB[2] ; regB[2]     ; 7.898 ; 8.771 ; 9.269  ; 8.393 ;
; registerB[2] ; regB[3]     ; 7.867 ; 8.619 ; 9.139  ; 8.314 ;
; registerB[2] ; regB[4]     ; 8.212 ; 8.934 ; 9.483  ; 8.636 ;
; registerB[2] ; regB[5]     ; 9.283 ; 9.892 ; 10.339 ; 9.807 ;
; registerB[2] ; regB[6]     ; 8.224 ; 8.784 ; 9.285  ; 8.694 ;
; registerB[2] ; regB[7]     ; 7.640 ; 8.761 ; 9.324  ; 8.078 ;
+--------------+-------------+-------+-------+--------+-------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


-------------------------------------
; Slow 1200mV 0C Model Fmax Summary ;
-------------------------------------
No paths to report.


--------------------------------------
; Slow 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Slow 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -68.000                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                            ;
+--------+--------------+----------------+-----------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+-----------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; flagBit~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~10 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~11 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~19 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~20 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~21 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~22 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~23 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~24 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~25 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~26 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~27 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~28 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~29 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~3  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~30 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~31 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~32 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~33 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~34 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~35 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~36 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~37 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~38 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~39 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~40 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~41 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~42 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~43 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~44 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~45 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~46 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~47 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~48 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~49 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~5  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~50 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~51 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~52 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~53 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~54 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~55 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~56 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~57 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~58 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~59 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~6  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~60 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~61 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~62 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~63 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~7  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~8  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~9  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; flagBit~reg0 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~16 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~17 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~18 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~19 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~20 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~21 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~22 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~23 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~24 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~25 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~26 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~27 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~28 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~29 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~30 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~31 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~32 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~33 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~34 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~35 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~36 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~37 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~38 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~39 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~48 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~49 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~50 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~51 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~52 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~53 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~54 ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~55 ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~0  ;
+--------+--------------+----------------+-----------------+-------+------------+--------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; dataIn[*]         ; clock      ; 2.164 ; 2.551 ; Rise       ; clock           ;
;  dataIn[0]        ; clock      ; 1.887 ; 2.274 ; Rise       ; clock           ;
;  dataIn[1]        ; clock      ; 1.756 ; 2.165 ; Rise       ; clock           ;
;  dataIn[2]        ; clock      ; 1.888 ; 2.275 ; Rise       ; clock           ;
;  dataIn[3]        ; clock      ; 1.639 ; 2.008 ; Rise       ; clock           ;
;  dataIn[4]        ; clock      ; 1.823 ; 2.185 ; Rise       ; clock           ;
;  dataIn[5]        ; clock      ; 1.944 ; 2.344 ; Rise       ; clock           ;
;  dataIn[6]        ; clock      ; 2.164 ; 2.551 ; Rise       ; clock           ;
;  dataIn[7]        ; clock      ; 1.867 ; 2.208 ; Rise       ; clock           ;
; enableWrite       ; clock      ; 2.925 ; 3.363 ; Rise       ; clock           ;
; flag              ; clock      ; 0.898 ; 1.224 ; Rise       ; clock           ;
; registerWrite[*]  ; clock      ; 2.819 ; 3.239 ; Rise       ; clock           ;
;  registerWrite[0] ; clock      ; 2.592 ; 2.903 ; Rise       ; clock           ;
;  registerWrite[1] ; clock      ; 2.819 ; 3.239 ; Rise       ; clock           ;
;  registerWrite[2] ; clock      ; 2.470 ; 2.886 ; Rise       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; dataIn[*]         ; clock      ; -1.010 ; -1.380 ; Rise       ; clock           ;
;  dataIn[0]        ; clock      ; -1.240 ; -1.601 ; Rise       ; clock           ;
;  dataIn[1]        ; clock      ; -1.373 ; -1.770 ; Rise       ; clock           ;
;  dataIn[2]        ; clock      ; -1.290 ; -1.670 ; Rise       ; clock           ;
;  dataIn[3]        ; clock      ; -1.170 ; -1.495 ; Rise       ; clock           ;
;  dataIn[4]        ; clock      ; -1.010 ; -1.380 ; Rise       ; clock           ;
;  dataIn[5]        ; clock      ; -1.338 ; -1.707 ; Rise       ; clock           ;
;  dataIn[6]        ; clock      ; -1.590 ; -1.981 ; Rise       ; clock           ;
;  dataIn[7]        ; clock      ; -1.293 ; -1.639 ; Rise       ; clock           ;
; enableWrite       ; clock      ; -2.208 ; -2.655 ; Rise       ; clock           ;
; flag              ; clock      ; -0.574 ; -0.886 ; Rise       ; clock           ;
; registerWrite[*]  ; clock      ; -1.757 ; -2.153 ; Rise       ; clock           ;
;  registerWrite[0] ; clock      ; -1.847 ; -2.198 ; Rise       ; clock           ;
;  registerWrite[1] ; clock      ; -2.109 ; -2.527 ; Rise       ; clock           ;
;  registerWrite[2] ; clock      ; -1.757 ; -2.153 ; Rise       ; clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; flagBit   ; clock      ; 5.227 ; 5.187 ; Rise       ; clock           ;
; regA[*]   ; clock      ; 9.594 ; 9.519 ; Rise       ; clock           ;
;  regA[0]  ; clock      ; 9.594 ; 9.519 ; Rise       ; clock           ;
;  regA[1]  ; clock      ; 8.188 ; 8.185 ; Rise       ; clock           ;
;  regA[2]  ; clock      ; 8.789 ; 8.788 ; Rise       ; clock           ;
;  regA[3]  ; clock      ; 8.776 ; 8.778 ; Rise       ; clock           ;
;  regA[4]  ; clock      ; 8.692 ; 8.531 ; Rise       ; clock           ;
;  regA[5]  ; clock      ; 8.667 ; 8.536 ; Rise       ; clock           ;
;  regA[6]  ; clock      ; 8.098 ; 7.993 ; Rise       ; clock           ;
;  regA[7]  ; clock      ; 8.560 ; 8.472 ; Rise       ; clock           ;
; regB[*]   ; clock      ; 8.882 ; 8.783 ; Rise       ; clock           ;
;  regB[0]  ; clock      ; 8.882 ; 8.783 ; Rise       ; clock           ;
;  regB[1]  ; clock      ; 8.455 ; 8.536 ; Rise       ; clock           ;
;  regB[2]  ; clock      ; 7.794 ; 7.769 ; Rise       ; clock           ;
;  regB[3]  ; clock      ; 8.541 ; 8.515 ; Rise       ; clock           ;
;  regB[4]  ; clock      ; 8.109 ; 8.027 ; Rise       ; clock           ;
;  regB[5]  ; clock      ; 8.580 ; 8.533 ; Rise       ; clock           ;
;  regB[6]  ; clock      ; 7.868 ; 7.804 ; Rise       ; clock           ;
;  regB[7]  ; clock      ; 7.503 ; 7.452 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; flagBit   ; clock      ; 5.052 ; 5.012 ; Rise       ; clock           ;
; regA[*]   ; clock      ; 6.654 ; 6.594 ; Rise       ; clock           ;
;  regA[0]  ; clock      ; 7.141 ; 7.070 ; Rise       ; clock           ;
;  regA[1]  ; clock      ; 6.654 ; 6.594 ; Rise       ; clock           ;
;  regA[2]  ; clock      ; 7.197 ; 7.101 ; Rise       ; clock           ;
;  regA[3]  ; clock      ; 6.713 ; 6.639 ; Rise       ; clock           ;
;  regA[4]  ; clock      ; 7.437 ; 7.253 ; Rise       ; clock           ;
;  regA[5]  ; clock      ; 7.467 ; 7.290 ; Rise       ; clock           ;
;  regA[6]  ; clock      ; 6.841 ; 6.712 ; Rise       ; clock           ;
;  regA[7]  ; clock      ; 7.179 ; 7.096 ; Rise       ; clock           ;
; regB[*]   ; clock      ; 6.262 ; 6.190 ; Rise       ; clock           ;
;  regB[0]  ; clock      ; 7.040 ; 6.910 ; Rise       ; clock           ;
;  regB[1]  ; clock      ; 6.895 ; 6.927 ; Rise       ; clock           ;
;  regB[2]  ; clock      ; 6.262 ; 6.190 ; Rise       ; clock           ;
;  regB[3]  ; clock      ; 6.644 ; 6.578 ; Rise       ; clock           ;
;  regB[4]  ; clock      ; 6.946 ; 6.837 ; Rise       ; clock           ;
;  regB[5]  ; clock      ; 7.473 ; 7.420 ; Rise       ; clock           ;
;  regB[6]  ; clock      ; 6.694 ; 6.600 ; Rise       ; clock           ;
;  regB[7]  ; clock      ; 6.442 ; 6.372 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; registerA[0] ; regA[0]     ; 10.686 ; 10.642 ; 11.133 ; 11.058 ;
; registerA[0] ; regA[1]     ; 9.189  ; 9.195  ; 9.680  ; 9.585  ;
; registerA[0] ; regA[2]     ; 9.968  ; 9.967  ; 10.463 ; 10.357 ;
; registerA[0] ; regA[3]     ; 9.951  ; 9.955  ; 10.449 ; 10.374 ;
; registerA[0] ; regA[4]     ; 9.830  ; 9.605  ; 10.202 ; 10.063 ;
; registerA[0] ; regA[5]     ; 9.691  ; 9.525  ; 10.120 ; 9.962  ;
; registerA[0] ; regA[6]     ; 9.283  ; 9.178  ; 9.715  ; 9.630  ;
; registerA[0] ; regA[7]     ; 9.490  ; 9.410  ; 9.926  ; 9.846  ;
; registerA[1] ; regA[0]     ; 10.518 ; 10.474 ; 10.983 ; 10.908 ;
; registerA[1] ; regA[1]     ; 8.808  ; 8.784  ; 9.246  ; 9.214  ;
; registerA[1] ; regA[2]     ; 9.256  ; 9.182  ; 9.648  ; 9.566  ;
; registerA[1] ; regA[3]     ; 9.240  ; 9.167  ; 9.642  ; 9.567  ;
; registerA[1] ; regA[4]     ; 9.675  ; 9.456  ; 10.072 ; 9.933  ;
; registerA[1] ; regA[5]     ; 9.201  ; 9.016  ; 9.610  ; 9.417  ;
; registerA[1] ; regA[6]     ; 8.543  ; 8.412  ; 8.987  ; 8.846  ;
; registerA[1] ; regA[7]     ; 9.227  ; 9.139  ; 9.620  ; 9.540  ;
; registerA[2] ; regA[0]     ; 7.682  ; 7.993  ; 8.372  ; 8.033  ;
; registerA[2] ; regA[1]     ; 7.352  ; 7.933  ; 8.257  ; 7.709  ;
; registerA[2] ; regA[2]     ; 7.696  ; 8.199  ; 8.562  ; 8.038  ;
; registerA[2] ; regA[3]     ; 7.410  ; 7.932  ; 8.286  ; 7.750  ;
; registerA[2] ; regA[4]     ; 7.963  ; 8.372  ; 8.838  ; 8.193  ;
; registerA[2] ; regA[5]     ; 8.017  ; 8.410  ; 8.877  ; 8.253  ;
; registerA[2] ; regA[6]     ; 7.357  ; 7.825  ; 8.227  ; 7.656  ;
; registerA[2] ; regA[7]     ; 7.677  ; 8.188  ; 8.551  ; 8.012  ;
; registerB[0] ; regB[0]     ; 9.818  ; 9.719  ; 10.243 ; 10.086 ;
; registerB[0] ; regB[1]     ; 9.387  ; 9.458  ; 9.811  ; 9.824  ;
; registerB[0] ; regB[2]     ; 8.675  ; 8.598  ; 9.079  ; 9.010  ;
; registerB[0] ; regB[3]     ; 9.423  ; 9.393  ; 9.834  ; 9.746  ;
; registerB[0] ; regB[4]     ; 9.040  ; 8.958  ; 9.447  ; 9.307  ;
; registerB[0] ; regB[5]     ; 9.417  ; 9.351  ; 9.818  ; 9.770  ;
; registerB[0] ; regB[6]     ; 8.802  ; 8.738  ; 9.207  ; 9.085  ;
; registerB[0] ; regB[7]     ; 8.344  ; 8.268  ; 8.752  ; 8.694  ;
; registerB[1] ; regB[0]     ; 9.652  ; 9.498  ; 9.992  ; 9.835  ;
; registerB[1] ; regB[1]     ; 9.297  ; 9.345  ; 9.644  ; 9.684  ;
; registerB[1] ; regB[2]     ; 8.655  ; 8.577  ; 9.004  ; 8.918  ;
; registerB[1] ; regB[3]     ; 9.500  ; 9.436  ; 9.849  ; 9.777  ;
; registerB[1] ; regB[4]     ; 9.094  ; 8.985  ; 9.484  ; 9.367  ;
; registerB[1] ; regB[5]     ; 10.015 ; 9.947  ; 10.378 ; 10.330 ;
; registerB[1] ; regB[6]     ; 9.041  ; 8.981  ; 9.415  ; 9.365  ;
; registerB[1] ; regB[7]     ; 8.942  ; 8.864  ; 9.309  ; 9.251  ;
; registerB[2] ; regB[0]     ; 8.172  ; 8.419  ; 8.924  ; 8.475  ;
; registerB[2] ; regB[1]     ; 8.160  ; 8.566  ; 8.922  ; 8.607  ;
; registerB[2] ; regB[2]     ; 7.279  ; 8.141  ; 8.542  ; 7.627  ;
; registerB[2] ; regB[3]     ; 7.258  ; 8.057  ; 8.445  ; 7.584  ;
; registerB[2] ; regB[4]     ; 7.598  ; 8.349  ; 8.784  ; 7.880  ;
; registerB[2] ; regB[5]     ; 8.638  ; 9.183  ; 9.569  ; 9.003  ;
; registerB[2] ; regB[6]     ; 7.622  ; 8.154  ; 8.559  ; 7.966  ;
; registerB[2] ; regB[7]     ; 7.070  ; 8.162  ; 8.617  ; 7.444  ;
+--------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; registerA[0] ; regA[0]     ; 8.066 ; 8.231 ; 8.710 ; 8.402 ;
; registerA[0] ; regA[1]     ; 7.818 ; 7.756 ; 8.227 ; 8.159 ;
; registerA[0] ; regA[2]     ; 8.235 ; 8.431 ; 8.929 ; 8.575 ;
; registerA[0] ; regA[3]     ; 7.970 ; 7.948 ; 8.421 ; 8.319 ;
; registerA[0] ; regA[4]     ; 8.505 ; 8.618 ; 9.188 ; 8.746 ;
; registerA[0] ; regA[5]     ; 8.543 ; 8.657 ; 9.222 ; 8.784 ;
; registerA[0] ; regA[6]     ; 7.913 ; 8.137 ; 8.654 ; 8.215 ;
; registerA[0] ; regA[7]     ; 8.224 ; 8.781 ; 9.232 ; 8.564 ;
; registerA[1] ; regA[0]     ; 7.504 ; 8.382 ; 8.829 ; 7.865 ;
; registerA[1] ; regA[1]     ; 7.348 ; 7.637 ; 8.033 ; 7.755 ;
; registerA[1] ; regA[2]     ; 7.673 ; 7.775 ; 8.251 ; 8.038 ;
; registerA[1] ; regA[3]     ; 7.408 ; 7.486 ; 7.922 ; 7.782 ;
; registerA[1] ; regA[4]     ; 7.943 ; 8.251 ; 8.843 ; 8.209 ;
; registerA[1] ; regA[5]     ; 7.981 ; 8.035 ; 8.619 ; 8.247 ;
; registerA[1] ; regA[6]     ; 7.351 ; 7.683 ; 8.184 ; 7.678 ;
; registerA[1] ; regA[7]     ; 7.662 ; 7.830 ; 8.305 ; 8.027 ;
; registerA[2] ; regA[0]     ; 7.412 ; 7.708 ; 8.079 ; 7.752 ;
; registerA[2] ; regA[1]     ; 7.095 ; 7.598 ; 7.923 ; 7.440 ;
; registerA[2] ; regA[2]     ; 7.425 ; 7.881 ; 8.248 ; 7.756 ;
; registerA[2] ; regA[3]     ; 7.151 ; 7.625 ; 7.983 ; 7.481 ;
; registerA[2] ; regA[4]     ; 7.687 ; 8.052 ; 8.518 ; 7.910 ;
; registerA[2] ; regA[5]     ; 7.740 ; 8.090 ; 8.556 ; 7.969 ;
; registerA[2] ; regA[6]     ; 7.100 ; 7.521 ; 7.926 ; 7.389 ;
; registerA[2] ; regA[7]     ; 7.407 ; 7.870 ; 8.237 ; 7.731 ;
; registerB[0] ; regB[0]     ; 7.765 ; 8.263 ; 8.786 ; 8.027 ;
; registerB[0] ; regB[1]     ; 7.757 ; 8.200 ; 8.559 ; 8.163 ;
; registerB[0] ; regB[2]     ; 7.378 ; 7.569 ; 8.025 ; 7.729 ;
; registerB[0] ; regB[3]     ; 7.268 ; 7.658 ; 8.112 ; 7.623 ;
; registerB[0] ; regB[4]     ; 7.593 ; 7.920 ; 8.427 ; 7.902 ;
; registerB[0] ; regB[5]     ; 8.364 ; 8.489 ; 8.907 ; 8.731 ;
; registerB[0] ; regB[6]     ; 7.395 ; 7.716 ; 8.197 ; 7.742 ;
; registerB[0] ; regB[7]     ; 7.452 ; 7.445 ; 7.878 ; 7.751 ;
; registerB[1] ; regB[0]     ; 7.803 ; 7.846 ; 8.334 ; 8.029 ;
; registerB[1] ; regB[1]     ; 7.795 ; 7.865 ; 8.189 ; 8.165 ;
; registerB[1] ; regB[2]     ; 7.200 ; 7.126 ; 7.552 ; 7.472 ;
; registerB[1] ; regB[3]     ; 7.306 ; 7.977 ; 8.395 ; 7.625 ;
; registerB[1] ; regB[4]     ; 7.631 ; 8.253 ; 8.680 ; 7.904 ;
; registerB[1] ; regB[5]     ; 8.402 ; 8.723 ; 9.112 ; 8.733 ;
; registerB[1] ; regB[6]     ; 7.433 ; 7.805 ; 8.242 ; 7.744 ;
; registerB[1] ; regB[7]     ; 7.490 ; 7.671 ; 8.106 ; 7.753 ;
; registerB[2] ; regB[0]     ; 7.844 ; 8.065 ; 8.562 ; 8.127 ;
; registerB[2] ; regB[1]     ; 7.827 ; 8.201 ; 8.554 ; 8.250 ;
; registerB[2] ; regB[2]     ; 7.020 ; 7.767 ; 8.175 ; 7.358 ;
; registerB[2] ; regB[3]     ; 7.002 ; 7.661 ; 8.065 ; 7.321 ;
; registerB[2] ; regB[4]     ; 7.329 ; 7.940 ; 8.390 ; 7.604 ;
; registerB[2] ; regB[5]     ; 8.294 ; 8.769 ; 9.161 ; 8.622 ;
; registerB[2] ; regB[6]     ; 7.319 ; 7.780 ; 8.192 ; 7.626 ;
; registerB[2] ; regB[7]     ; 6.790 ; 7.789 ; 8.249 ; 7.127 ;
+--------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


--------------------------------------
; Fast 1200mV 0C Model Setup Summary ;
--------------------------------------
No paths to report.


-------------------------------------
; Fast 1200mV 0C Model Hold Summary ;
-------------------------------------
No paths to report.


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -71.566                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                            ;
+--------+--------------+----------------+-----------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+-----------------+-------+------------+--------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; flagBit~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~10 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~11 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~19 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~20 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~21 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~22 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~23 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~24 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~25 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~26 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~27 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~28 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~29 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~3  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~30 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~31 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~32 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~33 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~34 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~35 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~36 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~37 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~38 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~39 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~40 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~41 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~42 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~43 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~44 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~45 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~46 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~47 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~48 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~49 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~5  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~50 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~51 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~52 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~53 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~54 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~55 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~56 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~57 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~58 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~59 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~6  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~60 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~61 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~62 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~63 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~7  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~8  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; registers~9  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~20 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~21 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~22 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~23 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~28 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~29 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~30 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~31 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~0  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~1  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~10 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~11 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~12 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~13 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~14 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~15 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~16 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~17 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~18 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~19 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~2  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~24 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~25 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~26 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~27 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~3  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~4  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~40 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~41 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~42 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~43 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~44 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~45 ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; registers~46 ;
+--------+--------------+----------------+-----------------+-------+------------+--------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; dataIn[*]         ; clock      ; 1.359 ; 2.050 ; Rise       ; clock           ;
;  dataIn[0]        ; clock      ; 1.168 ; 1.841 ; Rise       ; clock           ;
;  dataIn[1]        ; clock      ; 1.128 ; 1.793 ; Rise       ; clock           ;
;  dataIn[2]        ; clock      ; 1.195 ; 1.856 ; Rise       ; clock           ;
;  dataIn[3]        ; clock      ; 1.025 ; 1.659 ; Rise       ; clock           ;
;  dataIn[4]        ; clock      ; 1.133 ; 1.790 ; Rise       ; clock           ;
;  dataIn[5]        ; clock      ; 1.224 ; 1.907 ; Rise       ; clock           ;
;  dataIn[6]        ; clock      ; 1.359 ; 2.050 ; Rise       ; clock           ;
;  dataIn[7]        ; clock      ; 1.148 ; 1.793 ; Rise       ; clock           ;
; enableWrite       ; clock      ; 1.816 ; 2.557 ; Rise       ; clock           ;
; flag              ; clock      ; 0.565 ; 1.133 ; Rise       ; clock           ;
; registerWrite[*]  ; clock      ; 1.813 ; 2.460 ; Rise       ; clock           ;
;  registerWrite[0] ; clock      ; 1.604 ; 2.239 ; Rise       ; clock           ;
;  registerWrite[1] ; clock      ; 1.813 ; 2.460 ; Rise       ; clock           ;
;  registerWrite[2] ; clock      ; 1.589 ; 2.205 ; Rise       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; dataIn[*]         ; clock      ; -0.632 ; -1.242 ; Rise       ; clock           ;
;  dataIn[0]        ; clock      ; -0.764 ; -1.387 ; Rise       ; clock           ;
;  dataIn[1]        ; clock      ; -0.871 ; -1.523 ; Rise       ; clock           ;
;  dataIn[2]        ; clock      ; -0.819 ; -1.457 ; Rise       ; clock           ;
;  dataIn[3]        ; clock      ; -0.725 ; -1.321 ; Rise       ; clock           ;
;  dataIn[4]        ; clock      ; -0.632 ; -1.242 ; Rise       ; clock           ;
;  dataIn[5]        ; clock      ; -0.858 ; -1.503 ; Rise       ; clock           ;
;  dataIn[6]        ; clock      ; -0.998 ; -1.667 ; Rise       ; clock           ;
;  dataIn[7]        ; clock      ; -0.801 ; -1.423 ; Rise       ; clock           ;
; enableWrite       ; clock      ; -1.388 ; -2.079 ; Rise       ; clock           ;
; flag              ; clock      ; -0.358 ; -0.912 ; Rise       ; clock           ;
; registerWrite[*]  ; clock      ; -1.115 ; -1.727 ; Rise       ; clock           ;
;  registerWrite[0] ; clock      ; -1.152 ; -1.761 ; Rise       ; clock           ;
;  registerWrite[1] ; clock      ; -1.326 ; -1.989 ; Rise       ; clock           ;
;  registerWrite[2] ; clock      ; -1.115 ; -1.727 ; Rise       ; clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; flagBit   ; clock      ; 3.463 ; 3.484 ; Rise       ; clock           ;
; regA[*]   ; clock      ; 6.277 ; 6.455 ; Rise       ; clock           ;
;  regA[0]  ; clock      ; 6.277 ; 6.455 ; Rise       ; clock           ;
;  regA[1]  ; clock      ; 5.238 ; 5.504 ; Rise       ; clock           ;
;  regA[2]  ; clock      ; 5.695 ; 5.894 ; Rise       ; clock           ;
;  regA[3]  ; clock      ; 5.739 ; 5.903 ; Rise       ; clock           ;
;  regA[4]  ; clock      ; 5.583 ; 5.769 ; Rise       ; clock           ;
;  regA[5]  ; clock      ; 5.604 ; 5.768 ; Rise       ; clock           ;
;  regA[6]  ; clock      ; 5.194 ; 5.306 ; Rise       ; clock           ;
;  regA[7]  ; clock      ; 5.501 ; 5.679 ; Rise       ; clock           ;
; regB[*]   ; clock      ; 5.757 ; 5.907 ; Rise       ; clock           ;
;  regB[0]  ; clock      ; 5.757 ; 5.907 ; Rise       ; clock           ;
;  regB[1]  ; clock      ; 5.530 ; 5.721 ; Rise       ; clock           ;
;  regB[2]  ; clock      ; 5.106 ; 5.202 ; Rise       ; clock           ;
;  regB[3]  ; clock      ; 5.542 ; 5.720 ; Rise       ; clock           ;
;  regB[4]  ; clock      ; 5.199 ; 5.337 ; Rise       ; clock           ;
;  regB[5]  ; clock      ; 5.573 ; 5.775 ; Rise       ; clock           ;
;  regB[6]  ; clock      ; 5.079 ; 5.197 ; Rise       ; clock           ;
;  regB[7]  ; clock      ; 4.881 ; 5.011 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; flagBit   ; clock      ; 3.354 ; 3.373 ; Rise       ; clock           ;
; regA[*]   ; clock      ; 4.329 ; 4.446 ; Rise       ; clock           ;
;  regA[0]  ; clock      ; 4.649 ; 4.791 ; Rise       ; clock           ;
;  regA[1]  ; clock      ; 4.329 ; 4.446 ; Rise       ; clock           ;
;  regA[2]  ; clock      ; 4.669 ; 4.817 ; Rise       ; clock           ;
;  regA[3]  ; clock      ; 4.381 ; 4.496 ; Rise       ; clock           ;
;  regA[4]  ; clock      ; 4.821 ; 4.929 ; Rise       ; clock           ;
;  regA[5]  ; clock      ; 4.848 ; 4.962 ; Rise       ; clock           ;
;  regA[6]  ; clock      ; 4.394 ; 4.501 ; Rise       ; clock           ;
;  regA[7]  ; clock      ; 4.658 ; 4.820 ; Rise       ; clock           ;
; regB[*]   ; clock      ; 4.101 ; 4.178 ; Rise       ; clock           ;
;  regB[0]  ; clock      ; 4.564 ; 4.674 ; Rise       ; clock           ;
;  regB[1]  ; clock      ; 4.508 ; 4.678 ; Rise       ; clock           ;
;  regB[2]  ; clock      ; 4.101 ; 4.178 ; Rise       ; clock           ;
;  regB[3]  ; clock      ; 4.321 ; 4.427 ; Rise       ; clock           ;
;  regB[4]  ; clock      ; 4.462 ; 4.587 ; Rise       ; clock           ;
;  regB[5]  ; clock      ; 4.865 ; 5.038 ; Rise       ; clock           ;
;  regB[6]  ; clock      ; 4.340 ; 4.455 ; Rise       ; clock           ;
;  regB[7]  ; clock      ; 4.197 ; 4.302 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; registerA[0] ; regA[0]     ; 6.992 ; 7.170 ; 7.692 ; 7.870 ;
; registerA[0] ; regA[1]     ; 5.968 ; 6.124 ; 6.663 ; 6.795 ;
; registerA[0] ; regA[2]     ; 6.458 ; 6.657 ; 7.146 ; 7.327 ;
; registerA[0] ; regA[3]     ; 6.500 ; 6.664 ; 7.169 ; 7.333 ;
; registerA[0] ; regA[4]     ; 6.303 ; 6.478 ; 6.992 ; 7.178 ;
; registerA[0] ; regA[5]     ; 6.266 ; 6.387 ; 6.945 ; 7.073 ;
; registerA[0] ; regA[6]     ; 5.963 ; 6.075 ; 6.634 ; 6.763 ;
; registerA[0] ; regA[7]     ; 6.112 ; 6.290 ; 6.805 ; 6.983 ;
; registerA[1] ; regA[0]     ; 6.900 ; 7.078 ; 7.591 ; 7.769 ;
; registerA[1] ; regA[1]     ; 5.735 ; 5.869 ; 6.426 ; 6.560 ;
; registerA[1] ; regA[2]     ; 5.984 ; 6.183 ; 6.618 ; 6.817 ;
; registerA[1] ; regA[3]     ; 6.027 ; 6.191 ; 6.662 ; 6.826 ;
; registerA[1] ; regA[4]     ; 6.226 ; 6.401 ; 6.907 ; 7.093 ;
; registerA[1] ; regA[5]     ; 5.966 ; 6.130 ; 6.604 ; 6.768 ;
; registerA[1] ; regA[6]     ; 5.498 ; 5.615 ; 6.190 ; 6.307 ;
; registerA[1] ; regA[7]     ; 5.962 ; 6.140 ; 6.580 ; 6.765 ;
; registerA[2] ; regA[0]     ; 5.061 ; 5.387 ; 5.913 ; 5.826 ;
; registerA[2] ; regA[1]     ; 4.841 ; 5.302 ; 5.828 ; 5.574 ;
; registerA[2] ; regA[2]     ; 5.076 ; 5.519 ; 6.031 ; 5.835 ;
; registerA[2] ; regA[3]     ; 4.888 ; 5.325 ; 5.860 ; 5.620 ;
; registerA[2] ; regA[4]     ; 5.221 ; 5.647 ; 6.192 ; 5.943 ;
; registerA[2] ; regA[5]     ; 5.266 ; 5.677 ; 6.217 ; 5.996 ;
; registerA[2] ; regA[6]     ; 4.796 ; 5.216 ; 5.758 ; 5.521 ;
; registerA[2] ; regA[7]     ; 5.043 ; 5.505 ; 6.010 ; 5.805 ;
; registerB[0] ; regB[0]     ; 6.351 ; 6.501 ; 6.987 ; 7.137 ;
; registerB[0] ; regB[1]     ; 6.093 ; 6.303 ; 6.738 ; 6.939 ;
; registerB[0] ; regB[2]     ; 5.612 ; 5.708 ; 6.250 ; 6.353 ;
; registerB[0] ; regB[3]     ; 6.127 ; 6.250 ; 6.761 ; 6.884 ;
; registerB[0] ; regB[4]     ; 5.788 ; 5.926 ; 6.441 ; 6.560 ;
; registerB[0] ; regB[5]     ; 6.110 ; 6.312 ; 6.764 ; 6.966 ;
; registerB[0] ; regB[6]     ; 5.670 ; 5.788 ; 6.325 ; 6.425 ;
; registerB[0] ; regB[7]     ; 5.418 ; 5.548 ; 6.072 ; 6.202 ;
; registerB[1] ; regB[0]     ; 6.227 ; 6.377 ; 6.859 ; 7.009 ;
; registerB[1] ; regB[1]     ; 6.056 ; 6.247 ; 6.715 ; 6.906 ;
; registerB[1] ; regB[2]     ; 5.632 ; 5.728 ; 6.291 ; 6.387 ;
; registerB[1] ; regB[3]     ; 6.146 ; 6.324 ; 6.804 ; 6.982 ;
; registerB[1] ; regB[4]     ; 5.836 ; 5.956 ; 6.529 ; 6.649 ;
; registerB[1] ; regB[5]     ; 6.480 ; 6.682 ; 7.174 ; 7.376 ;
; registerB[1] ; regB[6]     ; 5.841 ; 5.977 ; 6.535 ; 6.671 ;
; registerB[1] ; regB[7]     ; 5.786 ; 5.916 ; 6.480 ; 6.610 ;
; registerB[2] ; regB[0]     ; 5.324 ; 5.636 ; 6.215 ; 6.095 ;
; registerB[2] ; regB[1]     ; 5.337 ; 5.733 ; 6.239 ; 6.178 ;
; registerB[2] ; regB[2]     ; 4.791 ; 5.424 ; 5.991 ; 5.513 ;
; registerB[2] ; regB[3]     ; 4.766 ; 5.367 ; 5.940 ; 5.489 ;
; registerB[2] ; regB[4]     ; 4.925 ; 5.537 ; 6.095 ; 5.663 ;
; registerB[2] ; regB[5]     ; 5.646 ; 6.167 ; 6.653 ; 6.476 ;
; registerB[2] ; regB[6]     ; 4.981 ; 5.431 ; 5.997 ; 5.729 ;
; registerB[2] ; regB[7]     ; 4.663 ; 5.450 ; 6.011 ; 5.383 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; registerA[0] ; regA[0]     ; 5.269 ; 5.546 ; 6.087 ; 6.055 ;
; registerA[0] ; regA[1]     ; 5.089 ; 5.202 ; 5.768 ; 5.874 ;
; registerA[0] ; regA[2]     ; 5.378 ; 5.681 ; 6.215 ; 6.162 ;
; registerA[0] ; regA[3]     ; 5.214 ; 5.345 ; 5.912 ; 5.977 ;
; registerA[0] ; regA[4]     ; 5.539 ; 5.803 ; 6.380 ; 6.292 ;
; registerA[0] ; regA[5]     ; 5.564 ; 5.838 ; 6.409 ; 6.322 ;
; registerA[0] ; regA[6]     ; 5.115 ; 5.415 ; 6.000 ; 5.870 ;
; registerA[0] ; regA[7]     ; 5.356 ; 5.874 ; 6.398 ; 6.148 ;
; registerA[1] ; regA[0]     ; 4.958 ; 5.693 ; 6.147 ; 5.702 ;
; registerA[1] ; regA[1]     ; 4.847 ; 5.137 ; 5.616 ; 5.589 ;
; registerA[1] ; regA[2]     ; 5.067 ; 5.301 ; 5.769 ; 5.809 ;
; registerA[1] ; regA[3]     ; 4.903 ; 5.059 ; 5.562 ; 5.624 ;
; registerA[1] ; regA[4]     ; 5.228 ; 5.633 ; 6.121 ; 5.939 ;
; registerA[1] ; regA[5]     ; 5.253 ; 5.495 ; 6.004 ; 5.969 ;
; registerA[1] ; regA[6]     ; 4.804 ; 5.163 ; 5.679 ; 5.517 ;
; registerA[1] ; regA[7]     ; 5.045 ; 5.331 ; 5.802 ; 5.795 ;
; registerA[2] ; regA[0]     ; 4.888 ; 5.200 ; 5.720 ; 5.639 ;
; registerA[2] ; regA[1]     ; 4.675 ; 5.087 ; 5.609 ; 5.396 ;
; registerA[2] ; regA[2]     ; 4.903 ; 5.307 ; 5.829 ; 5.647 ;
; registerA[2] ; regA[3]     ; 4.723 ; 5.122 ; 5.665 ; 5.442 ;
; registerA[2] ; regA[4]     ; 5.050 ; 5.437 ; 5.990 ; 5.759 ;
; registerA[2] ; regA[5]     ; 5.094 ; 5.467 ; 6.015 ; 5.811 ;
; registerA[2] ; regA[6]     ; 4.633 ; 5.015 ; 5.566 ; 5.345 ;
; registerA[2] ; regA[7]     ; 4.871 ; 5.293 ; 5.807 ; 5.618 ;
; registerB[0] ; regB[0]     ; 5.054 ; 5.558 ; 6.091 ; 5.789 ;
; registerB[0] ; regB[1]     ; 5.071 ; 5.506 ; 5.981 ; 5.877 ;
; registerB[0] ; regB[2]     ; 4.826 ; 5.055 ; 5.621 ; 5.559 ;
; registerB[0] ; regB[3]     ; 4.765 ; 5.116 ; 5.681 ; 5.490 ;
; registerB[0] ; regB[4]     ; 4.913 ; 5.281 ; 5.831 ; 5.652 ;
; registerB[0] ; regB[5]     ; 5.461 ; 5.716 ; 6.198 ; 6.273 ;
; registerB[0] ; regB[6]     ; 4.831 ; 5.149 ; 5.710 ; 5.564 ;
; registerB[0] ; regB[7]     ; 4.848 ; 4.985 ; 5.536 ; 5.586 ;
; registerB[1] ; regB[0]     ; 5.077 ; 5.274 ; 5.802 ; 5.799 ;
; registerB[1] ; regB[1]     ; 5.094 ; 5.279 ; 5.747 ; 5.887 ;
; registerB[1] ; regB[2]     ; 4.704 ; 4.777 ; 5.337 ; 5.403 ;
; registerB[1] ; regB[3]     ; 4.788 ; 5.363 ; 5.842 ; 5.500 ;
; registerB[1] ; regB[4]     ; 4.936 ; 5.474 ; 6.018 ; 5.662 ;
; registerB[1] ; regB[5]     ; 5.484 ; 5.853 ; 6.314 ; 6.283 ;
; registerB[1] ; regB[6]     ; 4.854 ; 5.223 ; 5.774 ; 5.574 ;
; registerB[1] ; regB[7]     ; 4.871 ; 5.151 ; 5.705 ; 5.596 ;
; registerB[2] ; regB[0]     ; 5.119 ; 5.408 ; 5.983 ; 5.872 ;
; registerB[2] ; regB[1]     ; 5.124 ; 5.496 ; 6.000 ; 5.946 ;
; registerB[2] ; regB[2]     ; 4.628 ; 5.178 ; 5.755 ; 5.335 ;
; registerB[2] ; regB[3]     ; 4.605 ; 5.109 ; 5.694 ; 5.314 ;
; registerB[2] ; regB[4]     ; 4.757 ; 5.271 ; 5.842 ; 5.480 ;
; registerB[2] ; regB[5]     ; 5.428 ; 5.892 ; 6.390 ; 6.226 ;
; registerB[2] ; regB[6]     ; 4.790 ; 5.183 ; 5.760 ; 5.507 ;
; registerB[2] ; regB[7]     ; 4.488 ; 5.205 ; 5.777 ; 5.178 ;
+--------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                        ;
+------------------+-------+------+----------+---------+---------------------+
; Clock            ; Setup ; Hold ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+------+----------+---------+---------------------+
; Worst-case Slack ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
;  clock           ; N/A   ; N/A  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; 0.0   ; 0.0  ; 0.0      ; 0.0     ; -71.566             ;
;  clock           ; N/A   ; N/A  ; N/A      ; N/A     ; -71.566             ;
+------------------+-------+------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; dataIn[*]         ; clock      ; 2.465 ; 2.996 ; Rise       ; clock           ;
;  dataIn[0]        ; clock      ; 2.180 ; 2.680 ; Rise       ; clock           ;
;  dataIn[1]        ; clock      ; 2.036 ; 2.551 ; Rise       ; clock           ;
;  dataIn[2]        ; clock      ; 2.171 ; 2.694 ; Rise       ; clock           ;
;  dataIn[3]        ; clock      ; 1.898 ; 2.376 ; Rise       ; clock           ;
;  dataIn[4]        ; clock      ; 2.098 ; 2.578 ; Rise       ; clock           ;
;  dataIn[5]        ; clock      ; 2.235 ; 2.731 ; Rise       ; clock           ;
;  dataIn[6]        ; clock      ; 2.465 ; 2.996 ; Rise       ; clock           ;
;  dataIn[7]        ; clock      ; 2.145 ; 2.609 ; Rise       ; clock           ;
; enableWrite       ; clock      ; 3.322 ; 3.894 ; Rise       ; clock           ;
; flag              ; clock      ; 1.108 ; 1.523 ; Rise       ; clock           ;
; registerWrite[*]  ; clock      ; 3.206 ; 3.718 ; Rise       ; clock           ;
;  registerWrite[0] ; clock      ; 2.929 ; 3.364 ; Rise       ; clock           ;
;  registerWrite[1] ; clock      ; 3.206 ; 3.718 ; Rise       ; clock           ;
;  registerWrite[2] ; clock      ; 2.834 ; 3.341 ; Rise       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; dataIn[*]         ; clock      ; -0.632 ; -1.242 ; Rise       ; clock           ;
;  dataIn[0]        ; clock      ; -0.764 ; -1.387 ; Rise       ; clock           ;
;  dataIn[1]        ; clock      ; -0.871 ; -1.523 ; Rise       ; clock           ;
;  dataIn[2]        ; clock      ; -0.819 ; -1.457 ; Rise       ; clock           ;
;  dataIn[3]        ; clock      ; -0.725 ; -1.321 ; Rise       ; clock           ;
;  dataIn[4]        ; clock      ; -0.632 ; -1.242 ; Rise       ; clock           ;
;  dataIn[5]        ; clock      ; -0.858 ; -1.503 ; Rise       ; clock           ;
;  dataIn[6]        ; clock      ; -0.998 ; -1.667 ; Rise       ; clock           ;
;  dataIn[7]        ; clock      ; -0.801 ; -1.423 ; Rise       ; clock           ;
; enableWrite       ; clock      ; -1.388 ; -2.079 ; Rise       ; clock           ;
; flag              ; clock      ; -0.358 ; -0.886 ; Rise       ; clock           ;
; registerWrite[*]  ; clock      ; -1.115 ; -1.727 ; Rise       ; clock           ;
;  registerWrite[0] ; clock      ; -1.152 ; -1.761 ; Rise       ; clock           ;
;  registerWrite[1] ; clock      ; -1.326 ; -1.989 ; Rise       ; clock           ;
;  registerWrite[2] ; clock      ; -1.115 ; -1.727 ; Rise       ; clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; flagBit   ; clock      ; 5.834  ; 5.789  ; Rise       ; clock           ;
; regA[*]   ; clock      ; 10.625 ; 10.642 ; Rise       ; clock           ;
;  regA[0]  ; clock      ; 10.625 ; 10.642 ; Rise       ; clock           ;
;  regA[1]  ; clock      ; 9.066  ; 9.108  ; Rise       ; clock           ;
;  regA[2]  ; clock      ; 9.771  ; 9.863  ; Rise       ; clock           ;
;  regA[3]  ; clock      ; 9.746  ; 9.766  ; Rise       ; clock           ;
;  regA[4]  ; clock      ; 9.572  ; 9.563  ; Rise       ; clock           ;
;  regA[5]  ; clock      ; 9.570  ; 9.566  ; Rise       ; clock           ;
;  regA[6]  ; clock      ; 9.002  ; 8.950  ; Rise       ; clock           ;
;  regA[7]  ; clock      ; 9.492  ; 9.451  ; Rise       ; clock           ;
; regB[*]   ; clock      ; 9.865  ; 9.877  ; Rise       ; clock           ;
;  regB[0]  ; clock      ; 9.865  ; 9.877  ; Rise       ; clock           ;
;  regB[1]  ; clock      ; 9.400  ; 9.575  ; Rise       ; clock           ;
;  regB[2]  ; clock      ; 8.691  ; 8.713  ; Rise       ; clock           ;
;  regB[3]  ; clock      ; 9.489  ; 9.506  ; Rise       ; clock           ;
;  regB[4]  ; clock      ; 9.004  ; 8.985  ; Rise       ; clock           ;
;  regB[5]  ; clock      ; 9.523  ; 9.579  ; Rise       ; clock           ;
;  regB[6]  ; clock      ; 8.751  ; 8.757  ; Rise       ; clock           ;
;  regB[7]  ; clock      ; 8.334  ; 8.323  ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; flagBit   ; clock      ; 3.354 ; 3.373 ; Rise       ; clock           ;
; regA[*]   ; clock      ; 4.329 ; 4.446 ; Rise       ; clock           ;
;  regA[0]  ; clock      ; 4.649 ; 4.791 ; Rise       ; clock           ;
;  regA[1]  ; clock      ; 4.329 ; 4.446 ; Rise       ; clock           ;
;  regA[2]  ; clock      ; 4.669 ; 4.817 ; Rise       ; clock           ;
;  regA[3]  ; clock      ; 4.381 ; 4.496 ; Rise       ; clock           ;
;  regA[4]  ; clock      ; 4.821 ; 4.929 ; Rise       ; clock           ;
;  regA[5]  ; clock      ; 4.848 ; 4.962 ; Rise       ; clock           ;
;  regA[6]  ; clock      ; 4.394 ; 4.501 ; Rise       ; clock           ;
;  regA[7]  ; clock      ; 4.658 ; 4.820 ; Rise       ; clock           ;
; regB[*]   ; clock      ; 4.101 ; 4.178 ; Rise       ; clock           ;
;  regB[0]  ; clock      ; 4.564 ; 4.674 ; Rise       ; clock           ;
;  regB[1]  ; clock      ; 4.508 ; 4.678 ; Rise       ; clock           ;
;  regB[2]  ; clock      ; 4.101 ; 4.178 ; Rise       ; clock           ;
;  regB[3]  ; clock      ; 4.321 ; 4.427 ; Rise       ; clock           ;
;  regB[4]  ; clock      ; 4.462 ; 4.587 ; Rise       ; clock           ;
;  regB[5]  ; clock      ; 4.865 ; 5.038 ; Rise       ; clock           ;
;  regB[6]  ; clock      ; 4.340 ; 4.455 ; Rise       ; clock           ;
;  regB[7]  ; clock      ; 4.197 ; 4.302 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; registerA[0] ; regA[0]     ; 11.919 ; 11.946 ; 12.500 ; 12.517 ;
; registerA[0] ; regA[1]     ; 10.305 ; 10.289 ; 10.903 ; 10.773 ;
; registerA[0] ; regA[2]     ; 11.150 ; 11.242 ; 11.750 ; 11.728 ;
; registerA[0] ; regA[3]     ; 11.123 ; 11.143 ; 11.724 ; 11.626 ;
; registerA[0] ; regA[4]     ; 10.926 ; 10.852 ; 11.441 ; 11.432 ;
; registerA[0] ; regA[5]     ; 10.787 ; 10.730 ; 11.326 ; 11.278 ;
; registerA[0] ; regA[6]     ; 10.384 ; 10.332 ; 10.919 ; 10.888 ;
; registerA[0] ; regA[7]     ; 10.577 ; 10.542 ; 11.133 ; 11.101 ;
; registerA[1] ; regA[0]     ; 11.733 ; 11.758 ; 12.303 ; 12.320 ;
; registerA[1] ; regA[1]     ; 9.858  ; 9.820  ; 10.415 ; 10.368 ;
; registerA[1] ; regA[2]     ; 10.351 ; 10.389 ; 10.828 ; 10.857 ;
; registerA[1] ; regA[3]     ; 10.323 ; 10.285 ; 10.810 ; 10.763 ;
; registerA[1] ; regA[4]     ; 10.747 ; 10.675 ; 11.263 ; 11.254 ;
; registerA[1] ; regA[5]     ; 10.212 ; 10.176 ; 10.713 ; 10.668 ;
; registerA[1] ; regA[6]     ; 9.556  ; 9.478  ; 10.119 ; 10.024 ;
; registerA[1] ; regA[7]     ; 10.320 ; 10.279 ; 10.792 ; 10.760 ;
; registerA[2] ; regA[0]     ; 8.621  ; 9.022  ; 9.465  ; 9.135  ;
; registerA[2] ; regA[1]     ; 8.268  ; 8.876  ; 9.355  ; 8.689  ;
; registerA[2] ; regA[2]     ; 8.629  ; 9.256  ; 9.670  ; 9.138  ;
; registerA[2] ; regA[3]     ; 8.322  ; 8.870  ; 9.374  ; 8.732  ;
; registerA[2] ; regA[4]     ; 8.881  ; 9.448  ; 9.932  ; 9.312  ;
; registerA[2] ; regA[5]     ; 8.942  ; 9.490  ; 9.975  ; 9.375  ;
; registerA[2] ; regA[6]     ; 8.272  ; 8.828  ; 9.317  ; 8.699  ;
; registerA[2] ; regA[7]     ; 8.611  ; 9.189  ; 9.660  ; 9.056  ;
; registerB[0] ; regB[0]     ; 10.997 ; 11.009 ; 11.462 ; 11.419 ;
; registerB[0] ; regB[1]     ; 10.523 ; 10.699 ; 11.017 ; 11.135 ;
; registerB[0] ; regB[2]     ; 9.751  ; 9.734  ; 10.225 ; 10.217 ;
; registerB[0] ; regB[3]     ; 10.595 ; 10.603 ; 11.053 ; 11.011 ;
; registerB[0] ; regB[4]     ; 10.132 ; 10.113 ; 10.616 ; 10.539 ;
; registerB[0] ; regB[5]     ; 10.534 ; 10.590 ; 11.047 ; 11.103 ;
; registerB[0] ; regB[6]     ; 9.882  ; 9.888  ; 10.366 ; 10.314 ;
; registerB[0] ; regB[7]     ; 9.345  ; 9.334  ; 9.863  ; 9.852  ;
; registerB[1] ; regB[0]     ; 10.731 ; 10.743 ; 11.182 ; 11.190 ;
; registerB[1] ; regB[1]     ; 10.369 ; 10.537 ; 10.832 ; 10.991 ;
; registerB[1] ; regB[2]     ; 9.677  ; 9.678  ; 10.143 ; 10.135 ;
; registerB[1] ; regB[3]     ; 10.588 ; 10.599 ; 11.056 ; 11.058 ;
; registerB[1] ; regB[4]     ; 10.163 ; 10.091 ; 10.680 ; 10.608 ;
; registerB[1] ; regB[5]     ; 11.169 ; 11.225 ; 11.675 ; 11.731 ;
; registerB[1] ; regB[6]     ; 10.120 ; 10.136 ; 10.630 ; 10.646 ;
; registerB[1] ; regB[7]     ; 9.978  ; 9.962  ; 10.491 ; 10.480 ;
; registerB[2] ; regB[0]     ; 9.127  ; 9.491  ; 10.043 ; 9.633  ;
; registerB[2] ; regB[1]     ; 9.127  ; 9.659  ; 10.053 ; 9.787  ;
; registerB[2] ; regB[2]     ; 8.180  ; 9.188  ; 9.667  ; 8.689  ;
; registerB[2] ; regB[3]     ; 8.143  ; 9.059  ; 9.552  ; 8.604  ;
; registerB[2] ; regB[4]     ; 8.504  ; 9.389  ; 9.911  ; 8.941  ;
; registerB[2] ; regB[5]     ; 9.658  ; 10.356 ; 10.781 ; 10.228 ;
; registerB[2] ; regB[6]     ; 8.556  ; 9.202  ; 9.684  ; 9.068  ;
; registerB[2] ; regB[7]     ; 7.944  ; 9.176  ; 9.721  ; 8.424  ;
+--------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; registerA[0] ; regA[0]     ; 5.269 ; 5.546 ; 6.087 ; 6.055 ;
; registerA[0] ; regA[1]     ; 5.089 ; 5.202 ; 5.768 ; 5.874 ;
; registerA[0] ; regA[2]     ; 5.378 ; 5.681 ; 6.215 ; 6.162 ;
; registerA[0] ; regA[3]     ; 5.214 ; 5.345 ; 5.912 ; 5.977 ;
; registerA[0] ; regA[4]     ; 5.539 ; 5.803 ; 6.380 ; 6.292 ;
; registerA[0] ; regA[5]     ; 5.564 ; 5.838 ; 6.409 ; 6.322 ;
; registerA[0] ; regA[6]     ; 5.115 ; 5.415 ; 6.000 ; 5.870 ;
; registerA[0] ; regA[7]     ; 5.356 ; 5.874 ; 6.398 ; 6.148 ;
; registerA[1] ; regA[0]     ; 4.958 ; 5.693 ; 6.147 ; 5.702 ;
; registerA[1] ; regA[1]     ; 4.847 ; 5.137 ; 5.616 ; 5.589 ;
; registerA[1] ; regA[2]     ; 5.067 ; 5.301 ; 5.769 ; 5.809 ;
; registerA[1] ; regA[3]     ; 4.903 ; 5.059 ; 5.562 ; 5.624 ;
; registerA[1] ; regA[4]     ; 5.228 ; 5.633 ; 6.121 ; 5.939 ;
; registerA[1] ; regA[5]     ; 5.253 ; 5.495 ; 6.004 ; 5.969 ;
; registerA[1] ; regA[6]     ; 4.804 ; 5.163 ; 5.679 ; 5.517 ;
; registerA[1] ; regA[7]     ; 5.045 ; 5.331 ; 5.802 ; 5.795 ;
; registerA[2] ; regA[0]     ; 4.888 ; 5.200 ; 5.720 ; 5.639 ;
; registerA[2] ; regA[1]     ; 4.675 ; 5.087 ; 5.609 ; 5.396 ;
; registerA[2] ; regA[2]     ; 4.903 ; 5.307 ; 5.829 ; 5.647 ;
; registerA[2] ; regA[3]     ; 4.723 ; 5.122 ; 5.665 ; 5.442 ;
; registerA[2] ; regA[4]     ; 5.050 ; 5.437 ; 5.990 ; 5.759 ;
; registerA[2] ; regA[5]     ; 5.094 ; 5.467 ; 6.015 ; 5.811 ;
; registerA[2] ; regA[6]     ; 4.633 ; 5.015 ; 5.566 ; 5.345 ;
; registerA[2] ; regA[7]     ; 4.871 ; 5.293 ; 5.807 ; 5.618 ;
; registerB[0] ; regB[0]     ; 5.054 ; 5.558 ; 6.091 ; 5.789 ;
; registerB[0] ; regB[1]     ; 5.071 ; 5.506 ; 5.981 ; 5.877 ;
; registerB[0] ; regB[2]     ; 4.826 ; 5.055 ; 5.621 ; 5.559 ;
; registerB[0] ; regB[3]     ; 4.765 ; 5.116 ; 5.681 ; 5.490 ;
; registerB[0] ; regB[4]     ; 4.913 ; 5.281 ; 5.831 ; 5.652 ;
; registerB[0] ; regB[5]     ; 5.461 ; 5.716 ; 6.198 ; 6.273 ;
; registerB[0] ; regB[6]     ; 4.831 ; 5.149 ; 5.710 ; 5.564 ;
; registerB[0] ; regB[7]     ; 4.848 ; 4.985 ; 5.536 ; 5.586 ;
; registerB[1] ; regB[0]     ; 5.077 ; 5.274 ; 5.802 ; 5.799 ;
; registerB[1] ; regB[1]     ; 5.094 ; 5.279 ; 5.747 ; 5.887 ;
; registerB[1] ; regB[2]     ; 4.704 ; 4.777 ; 5.337 ; 5.403 ;
; registerB[1] ; regB[3]     ; 4.788 ; 5.363 ; 5.842 ; 5.500 ;
; registerB[1] ; regB[4]     ; 4.936 ; 5.474 ; 6.018 ; 5.662 ;
; registerB[1] ; regB[5]     ; 5.484 ; 5.853 ; 6.314 ; 6.283 ;
; registerB[1] ; regB[6]     ; 4.854 ; 5.223 ; 5.774 ; 5.574 ;
; registerB[1] ; regB[7]     ; 4.871 ; 5.151 ; 5.705 ; 5.596 ;
; registerB[2] ; regB[0]     ; 5.119 ; 5.408 ; 5.983 ; 5.872 ;
; registerB[2] ; regB[1]     ; 5.124 ; 5.496 ; 6.000 ; 5.946 ;
; registerB[2] ; regB[2]     ; 4.628 ; 5.178 ; 5.755 ; 5.335 ;
; registerB[2] ; regB[3]     ; 4.605 ; 5.109 ; 5.694 ; 5.314 ;
; registerB[2] ; regB[4]     ; 4.757 ; 5.271 ; 5.842 ; 5.480 ;
; registerB[2] ; regB[5]     ; 5.428 ; 5.892 ; 6.390 ; 6.226 ;
; registerB[2] ; regB[6]     ; 4.790 ; 5.183 ; 5.760 ; 5.507 ;
; registerB[2] ; regB[7]     ; 4.488 ; 5.205 ; 5.777 ; 5.178 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; regA[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regA[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regB[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; flagBit       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; registerA[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registerA[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registerA[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registerB[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registerB[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registerB[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataIn[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enableWrite             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registerWrite[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registerWrite[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; registerWrite[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataIn[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataIn[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataIn[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataIn[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataIn[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataIn[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dataIn[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; flag                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; regA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; regA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; regA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; regA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; regA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.29e-09 V                   ; 2.37 V              ; -0.0215 V           ; 0.147 V                              ; 0.101 V                              ; 6.83e-10 s                  ; 6.56e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.29e-09 V                  ; 2.37 V             ; -0.0215 V          ; 0.147 V                             ; 0.101 V                             ; 6.83e-10 s                 ; 6.56e-10 s                 ; No                        ; Yes                       ;
; regA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.29e-09 V                   ; 2.37 V              ; -0.0215 V           ; 0.147 V                              ; 0.101 V                              ; 6.83e-10 s                  ; 6.56e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.29e-09 V                  ; 2.37 V             ; -0.0215 V          ; 0.147 V                             ; 0.101 V                             ; 6.83e-10 s                 ; 6.56e-10 s                 ; No                        ; Yes                       ;
; regA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; regA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; regB[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.29e-09 V                   ; 2.37 V              ; -0.0215 V           ; 0.147 V                              ; 0.101 V                              ; 6.83e-10 s                  ; 6.56e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.29e-09 V                  ; 2.37 V             ; -0.0215 V          ; 0.147 V                             ; 0.101 V                             ; 6.83e-10 s                 ; 6.56e-10 s                 ; No                        ; Yes                       ;
; regB[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; regB[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; regB[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; regB[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; regB[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; regB[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; regB[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; flagBit       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.53e-09 V                   ; 2.38 V              ; -0.0337 V           ; 0.137 V                              ; 0.057 V                              ; 4.67e-10 s                  ; 4.1e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 3.53e-09 V                  ; 2.38 V             ; -0.0337 V          ; 0.137 V                             ; 0.057 V                             ; 4.67e-10 s                 ; 4.1e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.65e-09 V                   ; 2.37 V              ; -0.00886 V          ; 0.12 V                               ; 0.027 V                              ; 6.61e-10 s                  ; 7.9e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 5.65e-09 V                  ; 2.37 V             ; -0.00886 V         ; 0.12 V                              ; 0.027 V                             ; 6.61e-10 s                 ; 7.9e-10 s                  ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; regA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; regA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; regA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; regA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; regA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.24e-07 V                   ; 2.35 V              ; -0.011 V            ; 0.111 V                              ; 0.035 V                              ; 7.77e-10 s                  ; 8.06e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.24e-07 V                  ; 2.35 V             ; -0.011 V           ; 0.111 V                             ; 0.035 V                             ; 7.77e-10 s                 ; 8.06e-10 s                 ; Yes                       ; Yes                       ;
; regA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.24e-07 V                   ; 2.35 V              ; -0.011 V            ; 0.111 V                              ; 0.035 V                              ; 7.77e-10 s                  ; 8.06e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.24e-07 V                  ; 2.35 V             ; -0.011 V           ; 0.111 V                             ; 0.035 V                             ; 7.77e-10 s                 ; 8.06e-10 s                 ; Yes                       ; Yes                       ;
; regA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; regA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; regB[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.24e-07 V                   ; 2.35 V              ; -0.011 V            ; 0.111 V                              ; 0.035 V                              ; 7.77e-10 s                  ; 8.06e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.24e-07 V                  ; 2.35 V             ; -0.011 V           ; 0.111 V                             ; 0.035 V                             ; 7.77e-10 s                 ; 8.06e-10 s                 ; Yes                       ; Yes                       ;
; regB[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; regB[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; regB[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; regB[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; regB[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; regB[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; regB[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; flagBit       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.67e-07 V                   ; 2.35 V              ; -0.0121 V           ; 0.081 V                              ; 0.025 V                              ; 5.28e-10 s                  ; 4.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.67e-07 V                  ; 2.35 V             ; -0.0121 V          ; 0.081 V                             ; 0.025 V                             ; 5.28e-10 s                 ; 4.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.35e-07 V                   ; 2.35 V              ; -0.00478 V          ; 0.185 V                              ; 0.019 V                              ; 7.22e-10 s                  ; 9.86e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.35e-07 V                  ; 2.35 V             ; -0.00478 V         ; 0.185 V                             ; 0.019 V                             ; 7.22e-10 s                 ; 9.86e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; regA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; regA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; regA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; regA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; regA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; regA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; regA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; regA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; regB[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; regB[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; regB[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; regB[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; regB[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; regB[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; regB[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; regB[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; flagBit       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-08 V                   ; 2.71 V              ; -0.0718 V           ; 0.277 V                              ; 0.167 V                              ; 3.12e-10 s                  ; 3.02e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-08 V                  ; 2.71 V             ; -0.0718 V          ; 0.277 V                             ; 0.167 V                             ; 3.12e-10 s                 ; 3.02e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0198 V           ; 0.2 V                                ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0198 V          ; 0.2 V                               ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


-------------------
; Clock Transfers ;
-------------------
Nothing to report.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 369   ; 369  ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 177   ; 177  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Full Version
    Info: Processing started: Thu Nov 03 00:54:55 2016
Info: Command: quartus_sta adder -c adder
Info: qsta_default_script.tcl version: #11
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'adder.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -68.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -68.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -71.566 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 756 megabytes
    Info: Processing ended: Thu Nov 03 00:54:58 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


