################################################################################
#                    DO NOT MANUALLY EDIT THIS FILE!                           #
################################################################################
# This file contains the automatically generated build configuration (2017/07/31 11:48:51)
# requested at line 3 in /home/vor/git/aep/summer_course/labs/sim_basic/.dvt/default.build


################ Verilog Auto-config Directives ################
+dvt_init




rtl/ex_clk_rst_gen.v
tb/ex_intf.sv
tb/ex_top.sv
