# 时钟及分配

- [时钟及分配](#%e6%97%b6%e9%92%9f%e5%8f%8a%e5%88%86%e9%85%8d)
  - [时钟源](#%e6%97%b6%e9%92%9f%e6%ba%90)
  - [时钟参数](#%e6%97%b6%e9%92%9f%e5%8f%82%e6%95%b0)
  - [Jitter和Skew](#jitter%e5%92%8cskew)
    - [Jitter](#jitter)
    - [Skew](#skew)
  - [时钟分配](#%e6%97%b6%e9%92%9f%e5%88%86%e9%85%8d)

## 时钟源

压电陶瓷石英晶体：作为振荡电路反馈元件产生时钟信号

## 时钟参数

- 频率
  - 标称频率
  - 稳定性：常用实际频率与标称的最大偏差和标称频率之比表示
  - Aging：输出频率每年漂移，单位ppm/year
  - Voltage Sensitive：输出频率随运行电压变化，单位ppm/volt
- 运行条件
  - 温度范围
  - 运行电压范围
  - 震动、湿度等
- 电气说明
  - 输出电平类型
  - 最大负载
  - Duty Cycle
  - 上升和下降时间

## Jitter和Skew

### Jitter

输出时钟和理想位置的偏差。主要原因如下：
- 晶体本身噪声（热噪声、随机噪声）
- 晶体的机械振动、扰动产生的噪声
- 振荡器放大电路的噪声
- 电源噪声等

描述：
- Cycle-Cycle Jitter：两个周期之差
- Period Jitter：描述时钟输出过度偏离理想位置的最大值
- Long Term Jitter：许多周期以后测得的时钟过渡偏离理想为遏制量

### Skew

原定同时到达两路的时钟信号实际到达的时间偏差。
Skew对系统的定时容限很重要，
主要影响因素：
- Trace length
- 接收器阈值
- 电容负载不均匀
- 传输线匹配差异

## 时钟分配

- 使用低阻抗的时钟驱动器
  - 每条支路均匹配，负载太大
  - 可将多个驱动器并联使用
  - 可采用变压器输出，可实现低输出电压，高输出电流
- 采用树形结构
- 使用低阻抗时钟分配线
  - 每个tap处的反射正比于$-\frac{1}{2}ZC$
  - 降低时钟信号的上升时间，可以减小反射脉冲的宽度
  - 降低接收器的C，降低传输线的Z