# P-Well (Body Region) Formation
> **핵심 목표**: MOSFET 채널이 형성되는 Body 영역 생성으로 문턱전압 제어 및 채널 특성 최적화

## 📖 기본 개념

###  **P-Well의 역할**
- **채널 형성**: Gate 바이어스에 의한 반전층(Inversion Layer) 형성 영역
- **문턱전압 제어**: P-well 도핑 농도로 Vth 조절
- **바디 다이오드 특성**: 역방향 도전 및 안전동작영역 결정

###  **MOSFET 동작 메커니즘**
```
Gate ON → 반전층 형성 → 채널 도통
   ↓
P-well 도핑이 Vth 결정
   ↓  
적절한 Vth = 정상 동작
```

### **SiC 특성 고려사항**
- **낮은 확산계수**: Si 대비 ~10⁻⁴ 수준 (정밀한 프로파일 제어 가능)
- **높은 활성화 에너지**: Al (200meV), B (300meV)
- **넓은 밴드갭**: 3.3eV → 불완전 이온화 현상

##  공정 상세

###  **도펀트 선택 및 특성**

#### **Aluminum (Al) - 주력 p-type 도펀트**
-  **장점**: SiC에서 가장 일반적, 얕은 Acceptor Level (200meV)
-  **단점**: 높은 질량으로 인한 결정 손상, Al segregation 형성으로 SiC 결정 결함 발생
- **Activation**: 상대적으로 양호한 활성화율

#### **Boron (B) - 보조 도펀트**
-  **장점**: 작은 이온 크기, 낮은 결정 손상
-  **단점**: 깊은 Acceptor Level (300meV), 낮은 활성화율
-  **특이사항**: SiC에서 DX center 형성 가능성

###  **Implant 조건 최적화**

| 파라미터            | 범위                 | 목적                  | 최적화 포인트        |
| --------------- | ------------------ | ------------------- | -------------- |
| **Energy**      | 30-200keV          | 다중 에너지로 Box Profile | 균일한 채널 도핑      |
| **Dose**        | 1×10¹³-1×10¹⁴ cm⁻² | Vth 목표값 달성          | 설계 Vth ±0.1V   |
| **Temperature** | 500-700°C          | 비정질화 임계값 고려         | Hot Implant 필수 |
| **Profile**     | Box-like           | 채널 길이 방향 균일성        | 다중 에너지 조합      |

### 🛡️ **하드 마스크 공정 (PEOX)**

#### **식각 조건 최적화**
```yaml
화학계: C4F8/CO/Ar (고선택비 화학)
선택비: PEOX/SiC > 50:1
이방성: RIE lag 최소화
ACI: Residue-free 표면
```

#### **마스크 프로파일 제어**
- **측벽각**: 85-90° (이온 산란 최소화)
- **코너 라운딩**: Sharp edge profile 유지
- **CD 바이어스**: 이온 산란 보정

##  핵심 공정 이슈

###  **이온 산란 효과**
- **원인**: 경사진 마스크 측벽으로 인한 이온 산란
- **결과**: 채널 가장자리에서 도핑 농도 변화
- **해결**: 수직 마스크 프로파일, 최적화된 레지스트 기울기

### **결정 손상 및 회복**
#### **손상 메커니즘**
- **변위 손상**: 이온 충돌로 인한 C-Si 결합 파괴
- **임계 도즈**: 비정질화 임계값 ~ 10¹⁴ cm⁻²
- **회복**: 고온 어닐링 (1600-1700°C)

#### **손상 최소화 전략**
- **Hot Implant**: 500-700°C 주입으로 실시간 어닐링
- **낮은 전류밀도**: <10 μA/cm² (순간 손상 감소)
- **다단계 low dose**: 손상 축적 방지

###  **채널 설계 최적화**
- **채널 길이**: Short Channel Effect vs 내압
- **채널 도핑**: Vth vs 채널 이동도
- **Well 깊이**: Punch-through vs 접합 캐패시턴스

## 특성화 및 품질 관리

### 🔌 **전기적 특성화**

| 측정 항목          | 측정 방법                         | 목표값         | 의미       |
| -------------- | ----------------------------- | ----------- | -------- |
| **Vth**        | Id-Vgs 특성                     | 설계값 ±0.1V   | 채널 형성 전압 |
| **채널 이동도**     | μeff = (L/W)×(1/Cox)×(gm/Vds) | >100 cm²/Vs | 채널 전도도   |
| **서브스레숄드 기울기** | ΔVgs/decade                   | <100 mV/dec | 계면 트랩 밀도 |

### 🔬 **물리적 분석**

| 분석 항목          | 분석 방법        | 목표값           | 의미        |
| -------------- | ------------ | ------------- | --------- |
| **SIMS 프로파일링** | 깊이 농도 분포     | 설계 프로파일 일치    | 도펀트 분포 확인 |
| **TEM 분석**     | 결정 품질, 결함 구조 | 결함 < 10³ cm⁻² | 격자 손상 평가  |
| **C-V 측정**     | 도펀트 활성화 프로파일 | >90% 활성화      | 전기적 활성 농도 |

###  **통계적 공정 관리 (SPC)**
- ADI, ACI : SPEC ± 10%
- Overlay Max/Min X,Y : ± 100 nm 

## 💡 실무 가이드

###  **공정 관리 사항**

1. **최적화된 어닐링**: 활성화와 표면품질 균형
2. **철저한 오염 관리**: Implant 전 particle 제거
3. **하드마스크 프로파일 관리** : Angle 감소 방지, 비대칭 현상 개선
4. **패턴 CD 관리** : ADI, ACI, skew 관리

###  **주의 사항**
1. **과도핑 방지**: 채널 이동도 저하 위험
2. **표면 손상 최소화**: Hot implant 필수
3. **어닐링 최적화**: 과도한 온도/시간 금지
4. **계면 품질**: ONO 처리로 Dit 감소

### **품질 목표**
- **문턱전압**: 설계값 ±0.1V
- **채널 이동도**: >100 cm²/Vs
- **서브스레숄드 기울기**: <100 mV/decade
- **활성화율**: >90%

## 관련 공정 연계

###  **전단계 공정**
- **[[3.0 JFET]]**: JFET 영역 먼저 형성
- **표면 준비**: 깨끗하고 손상없는 표면

###  **후단계 공정**
- **[[6.0 NPLUS]]**: N+ Source 형성
- **[[7.0 PPLUS]]**: P+ Body Contact 형성
- **[[11.5 HTA]]**: 통합 활성화 어닐링

## 🚨 고장 분석 및 해결

### ❌ **채널 개방 고장**
- **증상**: 매우 낮은 문턱전압 또는 normally-on
- **원인**: P-well 도핑 부족 또는 불균일
- **분석**: SIMS 프로파일, C-V 측정
- **해결**: 도즈 증가, 균일성 개선

### ⚡ **높은 채널 저항**
- **증상**: 낮은 채널 이동도
- **원인**: 과도핑, 계면 트랩, 결정 손상
- **분석**: Hall 측정, DLTS
- **해결**: 도즈 최적화, 어닐링 개선

### 📉 **문턱전압 불안정**
- **증상**: Vth 드리프트, 히스테리시스
- **원인**: 계면 트랩, 고정 전하
- **분석**: C-V 히스테리시스, BTS 시험
- **해결**: 게이트 산화막 품질 개선

---

## 🏷️ 태그
#SiC #PowerMOSFET #PWell #BodyRegion #IonImplantation #Aluminum #Boron #ChannelMobility #ThresholdVoltage #ActivationAnnealing #PEOX #DryEtch #CrystalDamage #HTA #ProcessIntegration #SPC

---

> 💡 **학습 포인트**: P-Well은 MOSFET의 핵심 동작 영역입니다. SiC의 높은 활성화 에너지 때문에 고온 어닐링이 필수이며, 채널 이동도와 문턱전압의 균형점을 찾는 것이 성공의 열쇠입니다. 특히 계면 품질이 최종 소자 성능을 좌우하므로 세심한 공정 관리가 필요합니다.