Timing Analyzer report for swacchat_bot
Mon Jan 23 17:02:06 2023
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'adc_control:ac|adc_clk_reg'
 13. Slow 1200mV 85C Model Setup: 'clk_50_'
 14. Slow 1200mV 85C Model Hold: 'adc_control:ac|adc_clk_reg'
 15. Slow 1200mV 85C Model Hold: 'clk_50_'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'adc_control:ac|adc_clk_reg'
 24. Slow 1200mV 0C Model Setup: 'clk_50_'
 25. Slow 1200mV 0C Model Hold: 'adc_control:ac|adc_clk_reg'
 26. Slow 1200mV 0C Model Hold: 'clk_50_'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'adc_control:ac|adc_clk_reg'
 34. Fast 1200mV 0C Model Setup: 'clk_50_'
 35. Fast 1200mV 0C Model Hold: 'adc_control:ac|adc_clk_reg'
 36. Fast 1200mV 0C Model Hold: 'clk_50_'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; swacchat_bot                                        ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-14        ;   0.6%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; adc_control:ac|adc_clk_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { adc_control:ac|adc_clk_reg } ;
; clk_50_                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50_ }                    ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                        ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 295.42 MHz ; 295.42 MHz      ; adc_control:ac|adc_clk_reg ;                                                               ;
; 418.76 MHz ; 250.0 MHz       ; clk_50_                    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; adc_control:ac|adc_clk_reg ; -2.385 ; -26.058       ;
; clk_50_                    ; -1.388 ; -2.204        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; adc_control:ac|adc_clk_reg ; 0.341 ; 0.000         ;
; clk_50_                    ; 0.357 ; 0.000         ;
+----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk_50_                    ; -3.000 ; -11.000       ;
; adc_control:ac|adc_clk_reg ; -1.000 ; -20.000       ;
+----------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'adc_control:ac|adc_clk_reg'                                                                                                                     ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.385 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.675      ;
; -2.304 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.594      ;
; -2.298 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.588      ;
; -2.277 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.567      ;
; -2.207 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.497      ;
; -2.192 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.482      ;
; -2.185 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.475      ;
; -2.158 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.448      ;
; -2.135 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.425      ;
; -2.034 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.324      ;
; -2.002 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.292      ;
; -1.999 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.931      ;
; -1.925 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.215      ;
; -1.845 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.776      ;
; -1.839 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.770      ;
; -1.733 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.664      ;
; -1.726 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.657      ;
; -1.699 ; adc_control:ac|data_counter[11] ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.630      ;
; -1.676 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.607      ;
; -1.575 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.506      ;
; -1.546 ; adc_control:ac|data_counter[10] ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.478      ;
; -1.545 ; adc_control:ac|data_counter[10] ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.477      ;
; -1.539 ; adc_control:ac|data_counter[9]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.471      ;
; -1.538 ; adc_control:ac|data_counter[9]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.470      ;
; -1.534 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.465      ;
; -1.534 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.466      ;
; -1.528 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.459      ;
; -1.525 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.456      ;
; -1.519 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.450      ;
; -1.513 ; adc_control:ac|data_counter[11] ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.445      ;
; -1.511 ; adc_control:ac|data_counter[11] ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.443      ;
; -1.466 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.397      ;
; -1.422 ; adc_control:ac|data_counter[10] ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.353      ;
; -1.415 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.346      ;
; -1.413 ; adc_control:ac|data_counter[10] ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.344      ;
; -1.406 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.337      ;
; -1.388 ; adc_control:ac|data_counter[11] ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.319      ;
; -1.379 ; adc_control:ac|data_counter[11] ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.310      ;
; -1.377 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.308      ;
; -1.365 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.296      ;
; -1.363 ; adc_control:ac|data_counter[5]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.295      ;
; -1.362 ; adc_control:ac|data_counter[5]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.294      ;
; -1.357 ; adc_control:ac|data_counter[4]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.289      ;
; -1.356 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.287      ;
; -1.356 ; adc_control:ac|data_counter[4]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.288      ;
; -1.348 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.279      ;
; -1.279 ; adc_control:ac|data_counter[8]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.211      ;
; -1.278 ; adc_control:ac|data_counter[8]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.210      ;
; -1.266 ; adc_control:ac|data_counter[1]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.198      ;
; -1.264 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.195      ;
; -1.255 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.186      ;
; -1.239 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.171      ;
; -1.232 ; adc_control:ac|data_counter[10] ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.164      ;
; -1.225 ; adc_control:ac|data_counter[9]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.157      ;
; -1.216 ; adc_control:ac|data_counter[5]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.147      ;
; -1.210 ; adc_control:ac|data_counter[4]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.141      ;
; -1.198 ; adc_control:ac|data_counter[11] ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.130      ;
; -1.194 ; adc_control:ac|data_counter[6]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.126      ;
; -1.193 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.125      ;
; -1.193 ; adc_control:ac|data_counter[6]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.125      ;
; -1.187 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.119      ;
; -1.160 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.092      ;
; -1.155 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.086      ;
; -1.153 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.085      ;
; -1.146 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.077      ;
; -1.145 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.077      ;
; -1.135 ; adc_control:ac|data_counter[2]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.067      ;
; -1.123 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.055      ;
; -1.111 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.043      ;
; -1.105 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.037      ;
; -1.104 ; adc_control:ac|data_counter[10] ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.035      ;
; -1.097 ; adc_control:ac|data_counter[9]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.028      ;
; -1.093 ; adc_control:ac|data_counter[7]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.025      ;
; -1.092 ; adc_control:ac|data_counter[7]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.024      ;
; -1.081 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.012      ;
; -1.077 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.009      ;
; -1.071 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 2.003      ;
; -1.070 ; adc_control:ac|data_counter[11] ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 2.001      ;
; -1.066 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 1.997      ;
; -1.061 ; adc_control:ac|addr[1]          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 1.993      ;
; -1.057 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 1.988      ;
; -1.049 ; adc_control:ac|data_counter[5]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 1.981      ;
; -1.047 ; adc_control:ac|data_counter[6]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 1.978      ;
; -1.043 ; adc_control:ac|data_counter[4]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 1.975      ;
; -1.042 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 1.974      ;
; -1.037 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 1.968      ;
; -1.029 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 1.961      ;
; -1.028 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 1.959      ;
; -1.009 ; adc_control:ac|data_counter[0]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 1.941      ;
; -1.007 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 1.939      ;
; -0.965 ; adc_control:ac|data_counter[8]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 1.897      ;
; -0.961 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 1.893      ;
; -0.957 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 1.889      ;
; -0.955 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 1.887      ;
; -0.946 ; adc_control:ac|data_counter[7]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 1.877      ;
; -0.946 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 1.878      ;
; -0.940 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 1.872      ;
; -0.936 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.064     ; 1.867      ;
; -0.913 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 1.845      ;
; -0.891 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 1.823      ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50_'                                                                                                               ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.388 ; adc_control:ac|counter[0]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.063     ; 2.320      ;
; -1.370 ; adc_control:ac|counter[1]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.063     ; 2.302      ;
; -1.262 ; adc_control:ac|counter[3]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.063     ; 2.194      ;
; -1.116 ; adc_control:ac|counter[2]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.063     ; 2.048      ;
; -1.106 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; 2.265      ; 4.055      ;
; -0.799 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 1.000        ; 2.265      ; 4.248      ;
; -0.354 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.063     ; 1.286      ;
; -0.306 ; adc_control:ac|counter[3]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.063     ; 1.238      ;
; -0.207 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.063     ; 1.139      ;
; -0.207 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.063     ; 1.139      ;
; -0.156 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.063     ; 1.088      ;
; 0.010  ; adc_control:ac|data5[11]   ; led1                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; 0.234      ; 0.709      ;
; 0.030  ; adc_control:ac|data7[11]   ; led3                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; 0.234      ; 0.689      ;
; 0.031  ; adc_control:ac|data6[11]   ; led2                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; 0.234      ; 0.688      ;
; 0.072  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.063     ; 0.860      ;
; 0.072  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.063     ; 0.860      ;
; 0.075  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.063     ; 0.857      ;
; 0.273  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[0]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; adc_control:ac|counter[3]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; adc_control:ac|counter[1]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; adc_control:ac|counter[2]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.063     ; 0.659      ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'adc_control:ac|adc_clk_reg'                                                                                                                     ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.341 ; adc_control:ac|data[11]         ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.079      ; 0.577      ;
; 0.357 ; adc_control:ac|data7[11]        ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; adc_control:ac|data6[11]        ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; adc_control:ac|din_reg          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; adc_control:ac|addr[0]          ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; adc_control:ac|addr[1]          ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; adc_control:ac|csn              ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.577      ;
; 0.408 ; adc_control:ac|data_counter[11] ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.628      ;
; 0.577 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.797      ;
; 0.578 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.798      ;
; 0.578 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.798      ;
; 0.579 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.799      ;
; 0.580 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.800      ;
; 0.581 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.801      ;
; 0.581 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.801      ;
; 0.586 ; adc_control:ac|addr[0]          ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.806      ;
; 0.595 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.815      ;
; 0.608 ; adc_control:ac|addr[1]          ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.828      ;
; 0.773 ; adc_control:ac|addr[1]          ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 0.992      ;
; 0.852 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.072      ;
; 0.853 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.073      ;
; 0.854 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.074      ;
; 0.866 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.086      ;
; 0.868 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.088      ;
; 0.868 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.088      ;
; 0.868 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.088      ;
; 0.870 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.090      ;
; 0.870 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.090      ;
; 0.870 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.090      ;
; 0.873 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.093      ;
; 0.883 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.103      ;
; 0.925 ; adc_control:ac|data5[11]        ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.145      ;
; 0.962 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.182      ;
; 0.962 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.182      ;
; 0.963 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.183      ;
; 0.964 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.184      ;
; 0.964 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.184      ;
; 0.964 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.184      ;
; 0.965 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.185      ;
; 0.971 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.191      ;
; 0.973 ; adc_control:ac|data_counter[0]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.193      ;
; 0.973 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.193      ;
; 0.974 ; adc_control:ac|data_counter[0]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.194      ;
; 0.976 ; adc_control:ac|data_counter[1]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.195      ;
; 0.980 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.200      ;
; 0.980 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.200      ;
; 0.980 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.200      ;
; 0.982 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.202      ;
; 0.982 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.202      ;
; 0.988 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.208      ;
; 0.995 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.215      ;
; 0.997 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.217      ;
; 1.034 ; adc_control:ac|addr[0]          ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.253      ;
; 1.044 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.264      ;
; 1.048 ; adc_control:ac|addr[1]          ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.267      ;
; 1.050 ; adc_control:ac|addr[1]          ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.269      ;
; 1.059 ; adc_control:ac|data_counter[0]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.278      ;
; 1.073 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.293      ;
; 1.074 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.294      ;
; 1.074 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.294      ;
; 1.075 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.295      ;
; 1.076 ; adc_control:ac|addr[0]          ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.295      ;
; 1.076 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.296      ;
; 1.076 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.296      ;
; 1.092 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.312      ;
; 1.092 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.312      ;
; 1.094 ; adc_control:ac|data[11]         ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.296     ; 0.955      ;
; 1.094 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.314      ;
; 1.095 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.689      ;
; 1.098 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.318      ;
; 1.107 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.327      ;
; 1.109 ; adc_control:ac|data[11]         ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.296     ; 0.970      ;
; 1.109 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.329      ;
; 1.118 ; adc_control:ac|addr[0]          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.338      ;
; 1.134 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.728      ;
; 1.144 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.364      ;
; 1.154 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.374      ;
; 1.168 ; adc_control:ac|data_counter[3]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.388      ;
; 1.177 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.397      ;
; 1.178 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.397      ;
; 1.186 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.406      ;
; 1.186 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.406      ;
; 1.188 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.408      ;
; 1.204 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.424      ;
; 1.210 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.430      ;
; 1.212 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.432      ;
; 1.219 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.439      ;
; 1.221 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.441      ;
; 1.222 ; adc_control:ac|data_counter[11] ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.442      ;
; 1.234 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.454      ;
; 1.235 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.455      ;
; 1.236 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.456      ;
; 1.251 ; adc_control:ac|data_counter[1]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.471      ;
; 1.266 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.486      ;
; 1.268 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.488      ;
; 1.276 ; adc_control:ac|data_counter[2]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.496      ;
; 1.283 ; adc_control:ac|data_counter[2]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.503      ;
; 1.284 ; adc_control:ac|data_counter[2]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.504      ;
; 1.291 ; adc_control:ac|data_counter[3]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.062      ; 1.510      ;
; 1.293 ; adc_control:ac|data_counter[1]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.513      ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50_'                                                                                                               ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.357 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; adc_control:ac|counter[3]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.063      ; 0.577      ;
; 0.360 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[0]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.063      ; 0.580      ;
; 0.465 ; adc_control:ac|data7[11]   ; led3                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.437      ; 0.589      ;
; 0.465 ; adc_control:ac|data6[11]   ; led2                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.437      ; 0.589      ;
; 0.489 ; adc_control:ac|data5[11]   ; led1                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.437      ; 0.613      ;
; 0.537 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.063      ; 0.757      ;
; 0.540 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.063      ; 0.760      ;
; 0.540 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.063      ; 0.760      ;
; 0.714 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.063      ; 0.934      ;
; 0.722 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.063      ; 0.942      ;
; 0.759 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.063      ; 0.979      ;
; 0.917 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.063      ; 1.137      ;
; 0.936 ; adc_control:ac|counter[3]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.063      ; 1.156      ;
; 1.293 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.000        ; 2.350      ; 4.029      ;
; 1.605 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 2.350      ; 3.841      ;
; 1.678 ; adc_control:ac|counter[2]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.063      ; 1.898      ;
; 1.781 ; adc_control:ac|counter[3]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.063      ; 2.001      ;
; 1.901 ; adc_control:ac|counter[1]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.063      ; 2.121      ;
; 1.942 ; adc_control:ac|counter[0]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.063      ; 2.162      ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                         ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 329.71 MHz ; 329.71 MHz      ; adc_control:ac|adc_clk_reg ;                                                               ;
; 459.77 MHz ; 250.0 MHz       ; clk_50_                    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; adc_control:ac|adc_clk_reg ; -2.033 ; -21.281       ;
; clk_50_                    ; -1.175 ; -1.580        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; adc_control:ac|adc_clk_reg ; 0.299 ; 0.000         ;
; clk_50_                    ; 0.312 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk_50_                    ; -3.000 ; -11.000       ;
; adc_control:ac|adc_clk_reg ; -1.000 ; -20.000       ;
+----------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'adc_control:ac|adc_clk_reg'                                                                                                                      ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.033 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.261      ; 3.289      ;
; -1.978 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.261      ; 3.234      ;
; -1.972 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.261      ; 3.228      ;
; -1.951 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.261      ; 3.207      ;
; -1.878 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.261      ; 3.134      ;
; -1.871 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.261      ; 3.127      ;
; -1.862 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.261      ; 3.118      ;
; -1.852 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.261      ; 3.108      ;
; -1.835 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.261      ; 3.091      ;
; -1.740 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.261      ; 2.996      ;
; -1.731 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.671      ;
; -1.704 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.261      ; 2.960      ;
; -1.643 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.261      ; 2.899      ;
; -1.578 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.517      ;
; -1.572 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.511      ;
; -1.478 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.417      ;
; -1.471 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.410      ;
; -1.452 ; adc_control:ac|data_counter[11] ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.391      ;
; -1.435 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.374      ;
; -1.340 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.279      ;
; -1.306 ; adc_control:ac|data_counter[10] ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.245      ;
; -1.305 ; adc_control:ac|data_counter[10] ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.244      ;
; -1.301 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.241      ;
; -1.299 ; adc_control:ac|data_counter[9]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.238      ;
; -1.298 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.237      ;
; -1.298 ; adc_control:ac|data_counter[9]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.237      ;
; -1.292 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.231      ;
; -1.290 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.229      ;
; -1.284 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.223      ;
; -1.280 ; adc_control:ac|data_counter[11] ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.219      ;
; -1.279 ; adc_control:ac|data_counter[11] ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.218      ;
; -1.243 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.182      ;
; -1.198 ; adc_control:ac|data_counter[10] ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.137      ;
; -1.191 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.130      ;
; -1.190 ; adc_control:ac|data_counter[10] ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.129      ;
; -1.183 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.122      ;
; -1.172 ; adc_control:ac|data_counter[11] ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.111      ;
; -1.164 ; adc_control:ac|data_counter[11] ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.103      ;
; -1.157 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.096      ;
; -1.155 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.094      ;
; -1.147 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.086      ;
; -1.138 ; adc_control:ac|data_counter[5]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.077      ;
; -1.137 ; adc_control:ac|data_counter[5]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.076      ;
; -1.132 ; adc_control:ac|data_counter[4]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.071      ;
; -1.131 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.070      ;
; -1.131 ; adc_control:ac|data_counter[4]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.070      ;
; -1.071 ; adc_control:ac|data_counter[8]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.010      ;
; -1.070 ; adc_control:ac|data_counter[8]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 2.009      ;
; -1.060 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 1.999      ;
; -1.052 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 1.991      ;
; -1.018 ; adc_control:ac|data_counter[10] ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 1.957      ;
; -1.018 ; adc_control:ac|data_counter[1]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 1.957      ;
; -1.013 ; adc_control:ac|data_counter[5]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 1.952      ;
; -1.011 ; adc_control:ac|data_counter[9]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 1.950      ;
; -1.007 ; adc_control:ac|data_counter[4]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 1.946      ;
; -0.995 ; adc_control:ac|data_counter[6]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 1.934      ;
; -0.994 ; adc_control:ac|data_counter[6]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 1.933      ;
; -0.992 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.932      ;
; -0.992 ; adc_control:ac|data_counter[11] ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 1.931      ;
; -0.963 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 1.902      ;
; -0.955 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 1.894      ;
; -0.929 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.869      ;
; -0.928 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.868      ;
; -0.925 ; adc_control:ac|data_counter[2]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 1.864      ;
; -0.913 ; adc_control:ac|data_counter[10] ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 1.852      ;
; -0.910 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.850      ;
; -0.906 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.846      ;
; -0.906 ; adc_control:ac|data_counter[9]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 1.845      ;
; -0.900 ; adc_control:ac|data_counter[7]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 1.839      ;
; -0.899 ; adc_control:ac|data_counter[7]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 1.838      ;
; -0.892 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.832      ;
; -0.888 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.828      ;
; -0.887 ; adc_control:ac|data_counter[11] ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 1.826      ;
; -0.885 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.825      ;
; -0.877 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 1.816      ;
; -0.870 ; adc_control:ac|data_counter[6]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 1.809      ;
; -0.869 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 1.808      ;
; -0.866 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.806      ;
; -0.855 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 1.794      ;
; -0.851 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 1.790      ;
; -0.850 ; adc_control:ac|data_counter[5]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 1.789      ;
; -0.844 ; adc_control:ac|data_counter[4]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 1.783      ;
; -0.843 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 1.782      ;
; -0.834 ; adc_control:ac|addr[1]          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.774      ;
; -0.828 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.768      ;
; -0.810 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.750      ;
; -0.808 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.748      ;
; -0.803 ; adc_control:ac|data_counter[0]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 1.742      ;
; -0.792 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.732      ;
; -0.788 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.728      ;
; -0.783 ; adc_control:ac|data_counter[8]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 1.722      ;
; -0.775 ; adc_control:ac|data_counter[7]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 1.714      ;
; -0.755 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 1.694      ;
; -0.729 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.669      ;
; -0.728 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.668      ;
; -0.718 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.658      ;
; -0.710 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.650      ;
; -0.707 ; adc_control:ac|data_counter[6]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.056     ; 1.646      ;
; -0.700 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.640      ;
; -0.692 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 1.632      ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50_'                                                                                                                ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.175 ; adc_control:ac|counter[0]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.055     ; 2.115      ;
; -1.153 ; adc_control:ac|counter[1]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.055     ; 2.093      ;
; -1.061 ; adc_control:ac|counter[3]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.055     ; 2.001      ;
; -1.034 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; 2.044      ; 3.743      ;
; -0.934 ; adc_control:ac|counter[2]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.055     ; 1.874      ;
; -0.600 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 1.000        ; 2.044      ; 3.809      ;
; -0.211 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.055     ; 1.151      ;
; -0.168 ; adc_control:ac|counter[3]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.055     ; 1.108      ;
; -0.068 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.055     ; 1.008      ;
; -0.067 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.055     ; 1.007      ;
; -0.026 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.055     ; 0.966      ;
; 0.106  ; adc_control:ac|data5[11]   ; led1                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; 0.250      ; 0.629      ;
; 0.116  ; adc_control:ac|data7[11]   ; led3                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; 0.250      ; 0.619      ;
; 0.117  ; adc_control:ac|data6[11]   ; led2                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; 0.250      ; 0.618      ;
; 0.172  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.055     ; 0.768      ;
; 0.174  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.055     ; 0.766      ;
; 0.175  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.055     ; 0.765      ;
; 0.357  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[0]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; adc_control:ac|counter[3]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; adc_control:ac|counter[1]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; adc_control:ac|counter[2]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.055     ; 0.583      ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'adc_control:ac|adc_clk_reg'                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.299 ; adc_control:ac|data[11]         ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.068      ; 0.511      ;
; 0.312 ; adc_control:ac|data7[11]        ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; adc_control:ac|data6[11]        ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; adc_control:ac|din_reg          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; adc_control:ac|addr[0]          ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; adc_control:ac|addr[1]          ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; adc_control:ac|csn              ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.511      ;
; 0.365 ; adc_control:ac|data_counter[11] ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.564      ;
; 0.519 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.718      ;
; 0.519 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.718      ;
; 0.520 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.719      ;
; 0.521 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.720      ;
; 0.522 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.721      ;
; 0.523 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.722      ;
; 0.524 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.723      ;
; 0.526 ; adc_control:ac|addr[0]          ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.725      ;
; 0.535 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.734      ;
; 0.542 ; adc_control:ac|addr[1]          ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.741      ;
; 0.700 ; adc_control:ac|addr[1]          ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.899      ;
; 0.763 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.962      ;
; 0.766 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.965      ;
; 0.767 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.966      ;
; 0.769 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.968      ;
; 0.771 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.970      ;
; 0.772 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.971      ;
; 0.773 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.972      ;
; 0.778 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.977      ;
; 0.779 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.978      ;
; 0.780 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.979      ;
; 0.784 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.983      ;
; 0.789 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.988      ;
; 0.851 ; adc_control:ac|data5[11]        ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.050      ;
; 0.852 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.051      ;
; 0.853 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.052      ;
; 0.855 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.054      ;
; 0.856 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.055      ;
; 0.859 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.058      ;
; 0.860 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.059      ;
; 0.863 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.062      ;
; 0.867 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.066      ;
; 0.868 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.067      ;
; 0.868 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.067      ;
; 0.869 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.068      ;
; 0.871 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.070      ;
; 0.874 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.073      ;
; 0.875 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.074      ;
; 0.880 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.079      ;
; 0.882 ; adc_control:ac|data_counter[0]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.080      ;
; 0.884 ; adc_control:ac|data_counter[0]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.082      ;
; 0.887 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.086      ;
; 0.894 ; adc_control:ac|data_counter[1]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.092      ;
; 0.897 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.096      ;
; 0.937 ; adc_control:ac|addr[0]          ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.136      ;
; 0.945 ; adc_control:ac|addr[1]          ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.144      ;
; 0.948 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.147      ;
; 0.948 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.147      ;
; 0.949 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.148      ;
; 0.950 ; adc_control:ac|addr[1]          ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.149      ;
; 0.952 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.151      ;
; 0.955 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.154      ;
; 0.956 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.155      ;
; 0.959 ; adc_control:ac|data_counter[0]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.157      ;
; 0.959 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.158      ;
; 0.963 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.162      ;
; 0.964 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.163      ;
; 0.970 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.169      ;
; 0.971 ; adc_control:ac|addr[0]          ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.170      ;
; 0.976 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.175      ;
; 0.983 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.182      ;
; 0.985 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.184      ;
; 0.986 ; adc_control:ac|data[11]         ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.262     ; 0.868      ;
; 0.994 ; adc_control:ac|addr[0]          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.193      ;
; 1.000 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.384      ; 1.528      ;
; 1.001 ; adc_control:ac|data[11]         ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.262     ; 0.883      ;
; 1.031 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.230      ;
; 1.031 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.384      ; 1.559      ;
; 1.036 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.235      ;
; 1.044 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.243      ;
; 1.045 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.244      ;
; 1.052 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.251      ;
; 1.058 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.257      ;
; 1.059 ; adc_control:ac|data_counter[3]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.257      ;
; 1.059 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.258      ;
; 1.072 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.271      ;
; 1.073 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.271      ;
; 1.079 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.278      ;
; 1.081 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.280      ;
; 1.089 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.288      ;
; 1.105 ; adc_control:ac|data_counter[11] ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.304      ;
; 1.106 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.305      ;
; 1.107 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.306      ;
; 1.108 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.307      ;
; 1.132 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.331      ;
; 1.138 ; adc_control:ac|data_counter[1]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.336      ;
; 1.140 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.339      ;
; 1.141 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.340      ;
; 1.155 ; adc_control:ac|data_counter[3]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.353      ;
; 1.168 ; adc_control:ac|data_counter[2]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.366      ;
; 1.168 ; adc_control:ac|data_counter[2]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.054      ; 1.366      ;
; 1.168 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.367      ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50_'                                                                                                                ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.312 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; adc_control:ac|counter[3]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[0]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.055      ; 0.519      ;
; 0.424 ; adc_control:ac|data6[11]   ; led2                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.430      ; 0.528      ;
; 0.425 ; adc_control:ac|data7[11]   ; led3                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.430      ; 0.529      ;
; 0.452 ; adc_control:ac|data5[11]   ; led1                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.430      ; 0.556      ;
; 0.486 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.055      ; 0.685      ;
; 0.489 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.055      ; 0.688      ;
; 0.489 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.055      ; 0.688      ;
; 0.651 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.055      ; 0.850      ;
; 0.659 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.055      ; 0.858      ;
; 0.691 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.055      ; 0.890      ;
; 0.842 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.055      ; 1.041      ;
; 0.854 ; adc_control:ac|counter[3]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.055      ; 1.053      ;
; 1.145 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.000        ; 2.118      ; 3.617      ;
; 1.501 ; adc_control:ac|counter[2]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.055      ; 1.700      ;
; 1.541 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 2.118      ; 3.513      ;
; 1.598 ; adc_control:ac|counter[3]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.055      ; 1.797      ;
; 1.706 ; adc_control:ac|counter[1]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.055      ; 1.905      ;
; 1.737 ; adc_control:ac|counter[0]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.055      ; 1.936      ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; adc_control:ac|adc_clk_reg ; -0.859 ; -5.812        ;
; clk_50_                    ; -0.348 ; -0.348        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; adc_control:ac|adc_clk_reg ; 0.175 ; 0.000         ;
; clk_50_                    ; 0.185 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk_50_                    ; -3.000 ; -11.689       ;
; adc_control:ac|adc_clk_reg ; -1.000 ; -20.000       ;
+----------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'adc_control:ac|adc_clk_reg'                                                                                                                      ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.859 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.173      ; 2.019      ;
; -0.816 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.173      ; 1.976      ;
; -0.806 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.173      ; 1.966      ;
; -0.778 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.173      ; 1.938      ;
; -0.772 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.173      ; 1.932      ;
; -0.742 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.173      ; 1.902      ;
; -0.736 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.173      ; 1.896      ;
; -0.718 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.173      ; 1.878      ;
; -0.702 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.173      ; 1.862      ;
; -0.699 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.647      ;
; -0.651 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.173      ; 1.811      ;
; -0.651 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.173      ; 1.811      ;
; -0.589 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.536      ;
; -0.589 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.173      ; 1.749      ;
; -0.587 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.534      ;
; -0.512 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.459      ;
; -0.512 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.459      ;
; -0.502 ; adc_control:ac|data_counter[11] ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.449      ;
; -0.499 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.446      ;
; -0.456 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.404      ;
; -0.442 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.389      ;
; -0.417 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.364      ;
; -0.415 ; adc_control:ac|data_counter[10] ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.363      ;
; -0.415 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.362      ;
; -0.415 ; adc_control:ac|data_counter[9]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.363      ;
; -0.413 ; adc_control:ac|data_counter[10] ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.361      ;
; -0.413 ; adc_control:ac|data_counter[9]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.361      ;
; -0.409 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.356      ;
; -0.407 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.354      ;
; -0.405 ; adc_control:ac|data_counter[11] ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.353      ;
; -0.403 ; adc_control:ac|data_counter[11] ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.351      ;
; -0.368 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.315      ;
; -0.340 ; adc_control:ac|data_counter[10] ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.287      ;
; -0.340 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.287      ;
; -0.332 ; adc_control:ac|data_counter[10] ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.279      ;
; -0.332 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.279      ;
; -0.330 ; adc_control:ac|data_counter[11] ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.277      ;
; -0.327 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.274      ;
; -0.322 ; adc_control:ac|data_counter[11] ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.269      ;
; -0.319 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.266      ;
; -0.308 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.255      ;
; -0.296 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.243      ;
; -0.291 ; adc_control:ac|data_counter[4]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.239      ;
; -0.289 ; adc_control:ac|data_counter[4]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.237      ;
; -0.289 ; adc_control:ac|data_counter[5]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.237      ;
; -0.287 ; adc_control:ac|data_counter[5]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.235      ;
; -0.276 ; adc_control:ac|data_counter[1]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.224      ;
; -0.271 ; adc_control:ac|data_counter[8]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.219      ;
; -0.270 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.217      ;
; -0.269 ; adc_control:ac|data_counter[8]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.217      ;
; -0.262 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.209      ;
; -0.247 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.195      ;
; -0.243 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.191      ;
; -0.243 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.191      ;
; -0.243 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.191      ;
; -0.238 ; adc_control:ac|data_counter[4]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.185      ;
; -0.236 ; adc_control:ac|data_counter[10] ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.184      ;
; -0.236 ; adc_control:ac|data_counter[5]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.183      ;
; -0.236 ; adc_control:ac|data_counter[9]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.184      ;
; -0.226 ; adc_control:ac|data_counter[11] ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.174      ;
; -0.217 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.165      ;
; -0.216 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.164      ;
; -0.210 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.158      ;
; -0.201 ; adc_control:ac|data_counter[6]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.149      ;
; -0.199 ; adc_control:ac|data_counter[6]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.147      ;
; -0.196 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.143      ;
; -0.188 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.135      ;
; -0.184 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.131      ;
; -0.184 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.132      ;
; -0.179 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.127      ;
; -0.177 ; adc_control:ac|data_counter[2]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.125      ;
; -0.175 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.123      ;
; -0.175 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.123      ;
; -0.161 ; adc_control:ac|data_counter[10] ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.108      ;
; -0.161 ; adc_control:ac|data_counter[9]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.108      ;
; -0.156 ; adc_control:ac|addr[1]          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.105      ;
; -0.151 ; adc_control:ac|data_counter[11] ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.098      ;
; -0.149 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.097      ;
; -0.149 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.097      ;
; -0.148 ; adc_control:ac|data_counter[6]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.095      ;
; -0.144 ; adc_control:ac|data_counter[7]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.092      ;
; -0.142 ; adc_control:ac|data_counter[7]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.090      ;
; -0.136 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.083      ;
; -0.130 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.077      ;
; -0.124 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.071      ;
; -0.121 ; adc_control:ac|data_counter[5]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.069      ;
; -0.117 ; adc_control:ac|data_counter[4]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.065      ;
; -0.116 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.063      ;
; -0.112 ; adc_control:ac|data_counter[0]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.060      ;
; -0.111 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.059      ;
; -0.107 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.055      ;
; -0.107 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.055      ;
; -0.102 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.050      ;
; -0.098 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.046      ;
; -0.098 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.046      ;
; -0.092 ; adc_control:ac|data_counter[8]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.040      ;
; -0.091 ; adc_control:ac|data_counter[7]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.038      ;
; -0.081 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.039     ; 1.029      ;
; -0.064 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.040     ; 1.011      ;
; -0.063 ; adc_control:ac|data[11]         ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.261     ; 0.789      ;
+--------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50_'                                                                                                                ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.348 ; adc_control:ac|counter[0]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 1.297      ;
; -0.332 ; adc_control:ac|counter[1]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 1.281      ;
; -0.269 ; adc_control:ac|counter[3]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 1.218      ;
; -0.188 ; adc_control:ac|counter[2]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 1.137      ;
; -0.107 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; 1.576      ; 2.265      ;
; 0.135  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 1.000        ; 1.576      ; 2.523      ;
; 0.150  ; adc_control:ac|data5[11]   ; led1                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; 0.057      ; 0.384      ;
; 0.166  ; adc_control:ac|data7[11]   ; led3                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; 0.057      ; 0.368      ;
; 0.166  ; adc_control:ac|data6[11]   ; led2                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; 0.057      ; 0.368      ;
; 0.234  ; adc_control:ac|counter[1]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.715      ;
; 0.262  ; adc_control:ac|counter[3]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.687      ;
; 0.320  ; adc_control:ac|counter[2]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.629      ;
; 0.321  ; adc_control:ac|counter[2]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.628      ;
; 0.346  ; adc_control:ac|counter[1]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.603      ;
; 0.476  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.473      ;
; 0.478  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.471      ;
; 0.479  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.470      ;
; 0.590  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[0]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; adc_control:ac|counter[3]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; adc_control:ac|counter[1]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; adc_control:ac|counter[2]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.359      ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'adc_control:ac|adc_clk_reg'                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.175 ; adc_control:ac|data[11]         ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.048      ; 0.307      ;
; 0.184 ; adc_control:ac|data7[11]        ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; adc_control:ac|data6[11]        ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; adc_control:ac|csn              ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.307      ;
; 0.185 ; adc_control:ac|din_reg          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; adc_control:ac|addr[0]          ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; adc_control:ac|addr[1]          ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.307      ;
; 0.214 ; adc_control:ac|data_counter[11] ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.337      ;
; 0.307 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.430      ;
; 0.307 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.430      ;
; 0.308 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.431      ;
; 0.309 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.432      ;
; 0.309 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.432      ;
; 0.309 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.432      ;
; 0.309 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.432      ;
; 0.315 ; adc_control:ac|addr[0]          ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.437      ;
; 0.319 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.442      ;
; 0.325 ; adc_control:ac|addr[1]          ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.447      ;
; 0.399 ; adc_control:ac|addr[1]          ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.521      ;
; 0.456 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.579      ;
; 0.456 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.579      ;
; 0.458 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.581      ;
; 0.461 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.584      ;
; 0.467 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.590      ;
; 0.467 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.590      ;
; 0.467 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.590      ;
; 0.467 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.590      ;
; 0.470 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.593      ;
; 0.470 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.593      ;
; 0.470 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.593      ;
; 0.477 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.600      ;
; 0.481 ; adc_control:ac|data5[11]        ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.604      ;
; 0.511 ; adc_control:ac|data_counter[0]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.633      ;
; 0.512 ; adc_control:ac|data_counter[0]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.634      ;
; 0.516 ; adc_control:ac|data_counter[1]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.638      ;
; 0.519 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.642      ;
; 0.519 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.642      ;
; 0.520 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.643      ;
; 0.521 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.644      ;
; 0.522 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.645      ;
; 0.522 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.645      ;
; 0.523 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.646      ;
; 0.524 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.647      ;
; 0.533 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.656      ;
; 0.533 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.656      ;
; 0.533 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.656      ;
; 0.536 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.659      ;
; 0.536 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.659      ;
; 0.537 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.660      ;
; 0.538 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.661      ;
; 0.541 ; adc_control:ac|addr[0]          ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.663      ;
; 0.542 ; adc_control:ac|addr[1]          ; adc_control:ac|data5[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.664      ;
; 0.543 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.666      ;
; 0.546 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.669      ;
; 0.548 ; adc_control:ac|addr[1]          ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.670      ;
; 0.554 ; adc_control:ac|data_counter[0]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.676      ;
; 0.554 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.677      ;
; 0.567 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.260      ; 0.911      ;
; 0.573 ; adc_control:ac|addr[0]          ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.695      ;
; 0.585 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.708      ;
; 0.585 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.708      ;
; 0.586 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.709      ;
; 0.587 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.710      ;
; 0.588 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.711      ;
; 0.589 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.712      ;
; 0.589 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[11]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.260      ; 0.933      ;
; 0.592 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.715      ;
; 0.596 ; adc_control:ac|data[11]         ; adc_control:ac|data7[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.174     ; 0.506      ;
; 0.599 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.722      ;
; 0.599 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.722      ;
; 0.602 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.725      ;
; 0.604 ; adc_control:ac|data[11]         ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.174     ; 0.514      ;
; 0.609 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.732      ;
; 0.609 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.732      ;
; 0.610 ; adc_control:ac|addr[0]          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.732      ;
; 0.612 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.735      ;
; 0.617 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.740      ;
; 0.623 ; adc_control:ac|data_counter[3]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.745      ;
; 0.632 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data6[11]        ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.754      ;
; 0.632 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.755      ;
; 0.651 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.774      ;
; 0.652 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.775      ;
; 0.653 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.776      ;
; 0.655 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.778      ;
; 0.656 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.779      ;
; 0.661 ; adc_control:ac|data_counter[1]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.783      ;
; 0.665 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.788      ;
; 0.666 ; adc_control:ac|data_counter[11] ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.789      ;
; 0.672 ; adc_control:ac|data_counter[2]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.794      ;
; 0.675 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.798      ;
; 0.677 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.800      ;
; 0.677 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.800      ;
; 0.677 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.800      ;
; 0.678 ; adc_control:ac|data_counter[2]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.800      ;
; 0.678 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.801      ;
; 0.679 ; adc_control:ac|data_counter[2]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.801      ;
; 0.683 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.806      ;
; 0.685 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.808      ;
; 0.686 ; adc_control:ac|data_counter[1]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.808      ;
; 0.686 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.809      ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50_'                                                                                                                ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.185 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; adc_control:ac|counter[3]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.307      ;
; 0.192 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[0]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.314      ;
; 0.277 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.399      ;
; 0.278 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.400      ;
; 0.279 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.401      ;
; 0.375 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.497      ;
; 0.380 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.502      ;
; 0.401 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.523      ;
; 0.473 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.595      ;
; 0.485 ; adc_control:ac|counter[3]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.607      ;
; 0.495 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.000        ; 1.628      ; 2.342      ;
; 0.524 ; adc_control:ac|data7[11]   ; led3                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.180      ; 0.318      ;
; 0.524 ; adc_control:ac|data6[11]   ; led2                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.180      ; 0.318      ;
; 0.531 ; adc_control:ac|data5[11]   ; led1                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 0.180      ; 0.325      ;
; 0.783 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 1.628      ; 2.130      ;
; 0.906 ; adc_control:ac|counter[2]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 1.028      ;
; 0.946 ; adc_control:ac|counter[3]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 1.068      ;
; 1.013 ; adc_control:ac|counter[1]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 1.135      ;
; 1.048 ; adc_control:ac|counter[0]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 1.170      ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                      ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Clock                       ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack            ; -2.385  ; 0.175 ; N/A      ; N/A     ; -3.000              ;
;  adc_control:ac|adc_clk_reg ; -2.385  ; 0.175 ; N/A      ; N/A     ; -1.000              ;
;  clk_50_                    ; -1.388  ; 0.185 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS             ; -28.262 ; 0.0   ; 0.0      ; 0.0     ; -31.689             ;
;  adc_control:ac|adc_clk_reg ; -26.058 ; 0.000 ; N/A      ; N/A     ; -20.000             ;
;  clk_50_                    ; -2.204  ; 0.000 ; N/A      ; N/A     ; -11.689             ;
+-----------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; adc_cs_n_     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; din_          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_sck_      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1_         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led2_         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led3_         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_50_                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dout_                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; adc_cs_n_     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; din_          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; adc_sck_      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led1_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led2_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led3_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; adc_cs_n_     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; din_          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; adc_sck_      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led1_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led2_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led3_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; adc_cs_n_     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; din_          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adc_sck_      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led1_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led2_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led3_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0        ; 0        ; 0        ; 288      ;
; adc_control:ac|adc_clk_reg ; clk_50_                    ; 0        ; 3        ; 1        ; 1        ;
; clk_50_                    ; clk_50_                    ; 0        ; 0        ; 0        ; 16       ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0        ; 0        ; 0        ; 288      ;
; adc_control:ac|adc_clk_reg ; clk_50_                    ; 0        ; 3        ; 1        ; 1        ;
; clk_50_                    ; clk_50_                    ; 0        ; 0        ; 0        ; 16       ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 6     ; 6    ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------+
; Clock Status Summary                                                         ;
+----------------------------+----------------------------+------+-------------+
; Target                     ; Clock                      ; Type ; Status      ;
+----------------------------+----------------------------+------+-------------+
; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; Base ; Constrained ;
; clk_50_                    ; clk_50_                    ; Base ; Constrained ;
+----------------------------+----------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; dout_      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; adc_cs_n_   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adc_sck_    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din_        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led1_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led2_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led3_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; dout_      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; adc_cs_n_   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adc_sck_    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din_        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led1_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led2_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led3_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Mon Jan 23 17:02:03 2023
Info: Command: quartus_sta swacchat_bot -c swacchat_bot
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'swacchat_bot.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name adc_control:ac|adc_clk_reg adc_control:ac|adc_clk_reg
    Info (332105): create_clock -period 1.000 -name clk_50_ clk_50_
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.385             -26.058 adc_control:ac|adc_clk_reg 
    Info (332119):    -1.388              -2.204 clk_50_ 
Info (332146): Worst-case hold slack is 0.341
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.341               0.000 adc_control:ac|adc_clk_reg 
    Info (332119):     0.357               0.000 clk_50_ 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -11.000 clk_50_ 
    Info (332119):    -1.000             -20.000 adc_control:ac|adc_clk_reg 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.033
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.033             -21.281 adc_control:ac|adc_clk_reg 
    Info (332119):    -1.175              -1.580 clk_50_ 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.299               0.000 adc_control:ac|adc_clk_reg 
    Info (332119):     0.312               0.000 clk_50_ 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -11.000 clk_50_ 
    Info (332119):    -1.000             -20.000 adc_control:ac|adc_clk_reg 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.859
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.859              -5.812 adc_control:ac|adc_clk_reg 
    Info (332119):    -0.348              -0.348 clk_50_ 
Info (332146): Worst-case hold slack is 0.175
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.175               0.000 adc_control:ac|adc_clk_reg 
    Info (332119):     0.185               0.000 clk_50_ 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -11.689 clk_50_ 
    Info (332119):    -1.000             -20.000 adc_control:ac|adc_clk_reg 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4881 megabytes
    Info: Processing ended: Mon Jan 23 17:02:06 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


