
USART3_loopback.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         0000001a  00804000  00000294  00000328  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000294  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000003  0080401a  0080401a  00000342  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000342  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000374  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000028  00000000  00000000  000003b4  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00003389  00000000  00000000  000003dc  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00002e8b  00000000  00000000  00003765  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000460  00000000  00000000  000065f0  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000034  00000000  00000000  00006a50  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000018e3  00000000  00000000  00006a84  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000123  00000000  00000000  00008367  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000018  00000000  00000000  0000848a  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 7a 00 	jmp	0xf4	; 0xf4 <__ctors_end>
   4:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
   8:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
   c:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  10:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  14:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  18:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  1c:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  20:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  24:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  28:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  2c:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  30:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  34:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  38:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  3c:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  40:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  44:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  48:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  4c:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  50:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  54:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  58:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  5c:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  60:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  64:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  68:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  6c:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  70:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  74:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  78:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  7c:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  80:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  84:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  88:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  8c:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  90:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  94:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  98:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  9c:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  a0:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  a4:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  a8:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  ac:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  b0:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  b4:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  b8:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  bc:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  c0:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  c4:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  c8:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  cc:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  d0:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  d4:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  d8:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  dc:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  e0:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  e4:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  e8:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  ec:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>
  f0:	0c 94 99 00 	jmp	0x132	; 0x132 <__bad_interrupt>

000000f4 <__ctors_end>:
  f4:	11 24       	eor	r1, r1
  f6:	1f be       	out	0x3f, r1	; 63
  f8:	cf ef       	ldi	r28, 0xFF	; 255
  fa:	cd bf       	out	0x3d, r28	; 61
  fc:	df e7       	ldi	r29, 0x7F	; 127
  fe:	de bf       	out	0x3e, r29	; 62

00000100 <__do_copy_data>:
 100:	10 e4       	ldi	r17, 0x40	; 64
 102:	a0 e0       	ldi	r26, 0x00	; 0
 104:	b0 e4       	ldi	r27, 0x40	; 64
 106:	e4 e9       	ldi	r30, 0x94	; 148
 108:	f2 e0       	ldi	r31, 0x02	; 2
 10a:	00 e0       	ldi	r16, 0x00	; 0
 10c:	0b bf       	out	0x3b, r16	; 59
 10e:	02 c0       	rjmp	.+4      	; 0x114 <__do_copy_data+0x14>
 110:	07 90       	elpm	r0, Z+
 112:	0d 92       	st	X+, r0
 114:	aa 31       	cpi	r26, 0x1A	; 26
 116:	b1 07       	cpc	r27, r17
 118:	d9 f7       	brne	.-10     	; 0x110 <__do_copy_data+0x10>

0000011a <__do_clear_bss>:
 11a:	20 e4       	ldi	r18, 0x40	; 64
 11c:	aa e1       	ldi	r26, 0x1A	; 26
 11e:	b0 e4       	ldi	r27, 0x40	; 64
 120:	01 c0       	rjmp	.+2      	; 0x124 <.do_clear_bss_start>

00000122 <.do_clear_bss_loop>:
 122:	1d 92       	st	X+, r1

00000124 <.do_clear_bss_start>:
 124:	ad 31       	cpi	r26, 0x1D	; 29
 126:	b2 07       	cpc	r27, r18
 128:	e1 f7       	brne	.-8      	; 0x122 <.do_clear_bss_loop>
 12a:	0e 94 00 01 	call	0x200	; 0x200 <main>
 12e:	0c 94 48 01 	jmp	0x290	; 0x290 <_exit>

00000132 <__bad_interrupt>:
 132:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000136 <asynch_test>:
	}
}

void asynch_test(char c) {

	temp = USART3_STATUS;
 136:	90 91 64 08 	lds	r25, 0x0864	; 0x800864 <__TEXT_REGION_LENGTH__+0x7e0864>
 13a:	90 93 1b 40 	sts	0x401B, r25	; 0x80401b <temp>
	temp &= SPI_DREIF_bm;
 13e:	90 91 1b 40 	lds	r25, 0x401B	; 0x80401b <temp>
 142:	90 72       	andi	r25, 0x20	; 32
 144:	90 93 1b 40 	sts	0x401B, r25	; 0x80401b <temp>
	//polls DRIEF to determine if you can write
	while(temp != SPI_DREIF_bm){
 148:	0d c0       	rjmp	.+26     	; 0x164 <asynch_test+0x2e>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 14a:	9d e0       	ldi	r25, 0x0D	; 13
 14c:	9a 95       	dec	r25
 14e:	f1 f7       	brne	.-4      	; 0x14c <asynch_test+0x16>
 150:	00 00       	nop
		_delay_us(10);
		temp = USART3_STATUS;
 152:	90 91 64 08 	lds	r25, 0x0864	; 0x800864 <__TEXT_REGION_LENGTH__+0x7e0864>
 156:	90 93 1b 40 	sts	0x401B, r25	; 0x80401b <temp>
		temp &= SPI_DREIF_bm;
 15a:	90 91 1b 40 	lds	r25, 0x401B	; 0x80401b <temp>
 15e:	90 72       	andi	r25, 0x20	; 32
 160:	90 93 1b 40 	sts	0x401B, r25	; 0x80401b <temp>
void asynch_test(char c) {

	temp = USART3_STATUS;
	temp &= SPI_DREIF_bm;
	//polls DRIEF to determine if you can write
	while(temp != SPI_DREIF_bm){
 164:	90 91 1b 40 	lds	r25, 0x401B	; 0x80401b <temp>
 168:	90 32       	cpi	r25, 0x20	; 32
 16a:	79 f7       	brne	.-34     	; 0x14a <asynch_test+0x14>
		temp = USART3_STATUS;
		temp &= SPI_DREIF_bm;
		
	}
	
	pass = (uint8_t)c;
 16c:	80 93 1a 40 	sts	0x401A, r24	; 0x80401a <__data_end>
	USART3.TXDATAL = pass;
 170:	80 91 1a 40 	lds	r24, 0x401A	; 0x80401a <__data_end>
 174:	80 93 62 08 	sts	0x0862, r24	; 0x800862 <__TEXT_REGION_LENGTH__+0x7e0862>
	
	temp = USART3_STATUS;
 178:	80 91 64 08 	lds	r24, 0x0864	; 0x800864 <__TEXT_REGION_LENGTH__+0x7e0864>
 17c:	80 93 1b 40 	sts	0x401B, r24	; 0x80401b <temp>
	temp &= SPI_TXCIF_bm;
 180:	80 91 1b 40 	lds	r24, 0x401B	; 0x80401b <temp>
 184:	80 74       	andi	r24, 0x40	; 64
 186:	80 93 1b 40 	sts	0x401B, r24	; 0x80401b <temp>
	//polls TXCIF to check if transmit is complete
	while(temp != SPI_TXCIF_bm){
 18a:	0d c0       	rjmp	.+26     	; 0x1a6 <asynch_test+0x70>
 18c:	8d e0       	ldi	r24, 0x0D	; 13
 18e:	8a 95       	dec	r24
 190:	f1 f7       	brne	.-4      	; 0x18e <asynch_test+0x58>
 192:	00 00       	nop
		_delay_us(10);
		temp = USART3_STATUS;
 194:	80 91 64 08 	lds	r24, 0x0864	; 0x800864 <__TEXT_REGION_LENGTH__+0x7e0864>
 198:	80 93 1b 40 	sts	0x401B, r24	; 0x80401b <temp>
		temp &= SPI_TXCIF_bm;
 19c:	80 91 1b 40 	lds	r24, 0x401B	; 0x80401b <temp>
 1a0:	80 74       	andi	r24, 0x40	; 64
 1a2:	80 93 1b 40 	sts	0x401B, r24	; 0x80401b <temp>
	USART3.TXDATAL = pass;
	
	temp = USART3_STATUS;
	temp &= SPI_TXCIF_bm;
	//polls TXCIF to check if transmit is complete
	while(temp != SPI_TXCIF_bm){
 1a6:	80 91 1b 40 	lds	r24, 0x401B	; 0x80401b <temp>
 1aa:	80 34       	cpi	r24, 0x40	; 64
 1ac:	79 f7       	brne	.-34     	; 0x18c <asynch_test+0x56>
		temp = USART3_STATUS;
		temp &= SPI_TXCIF_bm;
		
	}
	
	temp = USART3_STATUS;
 1ae:	80 91 64 08 	lds	r24, 0x0864	; 0x800864 <__TEXT_REGION_LENGTH__+0x7e0864>
 1b2:	80 93 1b 40 	sts	0x401B, r24	; 0x80401b <temp>
	temp &= SPI_RXCIF_bm;
 1b6:	80 91 1b 40 	lds	r24, 0x401B	; 0x80401b <temp>
 1ba:	80 78       	andi	r24, 0x80	; 128
 1bc:	80 93 1b 40 	sts	0x401B, r24	; 0x80401b <temp>
	//polls DRIEF to determine if you can write
	while(temp != SPI_RXCIF_bm){
 1c0:	0d c0       	rjmp	.+26     	; 0x1dc <asynch_test+0xa6>
 1c2:	9d e0       	ldi	r25, 0x0D	; 13
 1c4:	9a 95       	dec	r25
 1c6:	f1 f7       	brne	.-4      	; 0x1c4 <asynch_test+0x8e>
 1c8:	00 00       	nop
		_delay_us(10);
		temp = USART3_STATUS;
 1ca:	80 91 64 08 	lds	r24, 0x0864	; 0x800864 <__TEXT_REGION_LENGTH__+0x7e0864>
 1ce:	80 93 1b 40 	sts	0x401B, r24	; 0x80401b <temp>
		temp &= SPI_RXCIF_bm;
 1d2:	80 91 1b 40 	lds	r24, 0x401B	; 0x80401b <temp>
 1d6:	80 78       	andi	r24, 0x80	; 128
 1d8:	80 93 1b 40 	sts	0x401B, r24	; 0x80401b <temp>
	}
	
	temp = USART3_STATUS;
	temp &= SPI_RXCIF_bm;
	//polls DRIEF to determine if you can write
	while(temp != SPI_RXCIF_bm){
 1dc:	80 91 1b 40 	lds	r24, 0x401B	; 0x80401b <temp>
 1e0:	80 38       	cpi	r24, 0x80	; 128
 1e2:	79 f7       	brne	.-34     	; 0x1c2 <asynch_test+0x8c>
		_delay_us(10);
		temp = USART3_STATUS;
		temp &= SPI_RXCIF_bm;
		
	}
	pass = USART3.RXDATAL;
 1e4:	e0 e6       	ldi	r30, 0x60	; 96
 1e6:	f8 e0       	ldi	r31, 0x08	; 8
 1e8:	80 81       	ld	r24, Z
 1ea:	80 93 1a 40 	sts	0x401A, r24	; 0x80401a <__data_end>
	pass += 0x20;
 1ee:	80 91 1a 40 	lds	r24, 0x401A	; 0x80401a <__data_end>
 1f2:	80 5e       	subi	r24, 0xE0	; 224
 1f4:	80 93 1a 40 	sts	0x401A, r24	; 0x80401a <__data_end>
	
	USART3.TXDATAL = pass;
 1f8:	80 91 1a 40 	lds	r24, 0x401A	; 0x80401a <__data_end>
 1fc:	82 83       	std	Z+2, r24	; 0x02
 1fe:	08 95       	ret

00000200 <main>:
void asynch_test(char );
int main(void)
{
	
	//pls change
	USART3_BAUD = 10;
 200:	8a e0       	ldi	r24, 0x0A	; 10
 202:	90 e0       	ldi	r25, 0x00	; 0
 204:	80 93 68 08 	sts	0x0868, r24	; 0x800868 <__TEXT_REGION_LENGTH__+0x7e0868>
 208:	90 93 69 08 	sts	0x0869, r25	; 0x800869 <__TEXT_REGION_LENGTH__+0x7e0869>
	USART3_CTRLC =  USART_CMODE_ASYNCHRONOUS_gc ||  USART_PMODE_DISABLED_gc
 20c:	81 e0       	ldi	r24, 0x01	; 1
 20e:	80 93 67 08 	sts	0x0867, r24	; 0x800867 <__TEXT_REGION_LENGTH__+0x7e0867>
	|| USART_CHSIZE_8BIT_gc ||  USART_SBMODE_1BIT_gc ;
	
	
	USART3_CTRLB = USART_RXEN_bm || USART_TXEN_bm;
 212:	80 93 66 08 	sts	0x0866, r24	; 0x800866 <__TEXT_REGION_LENGTH__+0x7e0866>
	
	
	
	PORTB_DIR = 0xFE;
 216:	8e ef       	ldi	r24, 0xFE	; 254
 218:	80 93 20 04 	sts	0x0420, r24	; 0x800420 <__TEXT_REGION_LENGTH__+0x7e0420>
	c = 'u';
 21c:	85 e7       	ldi	r24, 0x75	; 117
 21e:	80 93 1c 40 	sts	0x401C, r24	; 0x80401c <c>


	int i = 0;
 222:	c0 e0       	ldi	r28, 0x00	; 0
 224:	d0 e0       	ldi	r29, 0x00	; 0
	/* Replace with your application code */
	while (1)
	{
		asynch_test(alpha[i%26]);
 226:	ce 01       	movw	r24, r28
 228:	6a e1       	ldi	r22, 0x1A	; 26
 22a:	70 e0       	ldi	r23, 0x00	; 0
 22c:	0e 94 20 01 	call	0x240	; 0x240 <__divmodhi4>
 230:	fc 01       	movw	r30, r24
 232:	e0 50       	subi	r30, 0x00	; 0
 234:	f0 4c       	sbci	r31, 0xC0	; 192
 236:	80 81       	ld	r24, Z
 238:	0e 94 9b 00 	call	0x136	; 0x136 <asynch_test>
		i++;
 23c:	21 96       	adiw	r28, 0x01	; 1
 23e:	f3 cf       	rjmp	.-26     	; 0x226 <main+0x26>

00000240 <__divmodhi4>:
 240:	97 fb       	bst	r25, 7
 242:	07 2e       	mov	r0, r23
 244:	16 f4       	brtc	.+4      	; 0x24a <__divmodhi4+0xa>
 246:	00 94       	com	r0
 248:	07 d0       	rcall	.+14     	; 0x258 <__divmodhi4_neg1>
 24a:	77 fd       	sbrc	r23, 7
 24c:	09 d0       	rcall	.+18     	; 0x260 <__divmodhi4_neg2>
 24e:	0e 94 34 01 	call	0x268	; 0x268 <__udivmodhi4>
 252:	07 fc       	sbrc	r0, 7
 254:	05 d0       	rcall	.+10     	; 0x260 <__divmodhi4_neg2>
 256:	3e f4       	brtc	.+14     	; 0x266 <__divmodhi4_exit>

00000258 <__divmodhi4_neg1>:
 258:	90 95       	com	r25
 25a:	81 95       	neg	r24
 25c:	9f 4f       	sbci	r25, 0xFF	; 255
 25e:	08 95       	ret

00000260 <__divmodhi4_neg2>:
 260:	70 95       	com	r23
 262:	61 95       	neg	r22
 264:	7f 4f       	sbci	r23, 0xFF	; 255

00000266 <__divmodhi4_exit>:
 266:	08 95       	ret

00000268 <__udivmodhi4>:
 268:	aa 1b       	sub	r26, r26
 26a:	bb 1b       	sub	r27, r27
 26c:	51 e1       	ldi	r21, 0x11	; 17
 26e:	07 c0       	rjmp	.+14     	; 0x27e <__udivmodhi4_ep>

00000270 <__udivmodhi4_loop>:
 270:	aa 1f       	adc	r26, r26
 272:	bb 1f       	adc	r27, r27
 274:	a6 17       	cp	r26, r22
 276:	b7 07       	cpc	r27, r23
 278:	10 f0       	brcs	.+4      	; 0x27e <__udivmodhi4_ep>
 27a:	a6 1b       	sub	r26, r22
 27c:	b7 0b       	sbc	r27, r23

0000027e <__udivmodhi4_ep>:
 27e:	88 1f       	adc	r24, r24
 280:	99 1f       	adc	r25, r25
 282:	5a 95       	dec	r21
 284:	a9 f7       	brne	.-22     	; 0x270 <__udivmodhi4_loop>
 286:	80 95       	com	r24
 288:	90 95       	com	r25
 28a:	bc 01       	movw	r22, r24
 28c:	cd 01       	movw	r24, r26
 28e:	08 95       	ret

00000290 <_exit>:
 290:	f8 94       	cli

00000292 <__stop_program>:
 292:	ff cf       	rjmp	.-2      	; 0x292 <__stop_program>
