---
layout: post
title: FPGA学习(二)——VHDL
date: 2019-1-25
categories: blog
tags: [STM32,STM32F407ZGT6,KEIL5]
description: 文章金句。
---

# 前言
紧随着之前的Quartus软件熟悉之后，本文学习了FPGA的VHDL语言的基本结构、数据对象、数据类型、操作符、并行语句、顺序语句等

# VHDL的简单介绍
VHDL语言，全称Very-High-Speed Integrated Circuit Hardware Description Language，即超高速集成电路硬件描述语言。

#### VHDL语言的特点：

1. 功能强大、设计简单
2. 几乎所有EDA软件都支持VHDL语言，且易于修改
3. 硬件描述能力强大(描述电路多样，描述方法多样)
4. 独立于器件的设计、与工艺无关
5. 可移植，易于共享和复用

# VHDL语言的基本结构
VHDL语言的基本结构包含：库的引用(若只使用标准库则可不需要引用)、实体声明(必须)、结构体的声明(必须)、结构体的定义(必须)、配置(若只有一个结构体则无须配置)

例：三输入与门VHDL程序结构

```--库的引用  
library ieee;  
use ieee.std_logic_1164.all;  
--实体声明
entity xxx is  
port(input_one : in std_logic;  
     input_two : in std_logic;  
     input_three : in std_logic  
     y: out std_logic);  
end xxx  
--结构体的声明 
architecture yyy of xxx is  
     signal temp: std_logic;  
begin
--结构的定义  
     temp <= input_one and input_two;  
     y <= temp and input_three;  
end yyy  
```


