- **小结：**
	1. 基本逻辑门代码结构；
	2. 简单testbench编写；
	3. 异名例化；
	4. $stop系统任务；
	5. Verilog位操作逻辑符号；
	6. assign组合逻辑赋值语句；
	7. 用initial语句块写testbench；
	8. 多位宽电路符号图画法

**组合逻辑可以用"assign"语句**
- reg型变量要用带箭头的等号
  ![[Pasted image 20220721165331.png]]
- 8位反相器
  ![[Pasted image 20220721164630.png]]
- 与非门
  ![[Pasted image 20220721164744.png]]
	 **改为4位与非门**
	  ![[Pasted image 20220721165902.png]]
	  **异名例化方法**
	  nand_gate_4bits nand_gate_4bits();
	  ![[Pasted image 20220721170258.png]]
- **位运算符**
![[Pasted image 20220721171205.png]]
![[Pasted image 20220721171243.png]]