# Todo
* [tema2](https://github.com/rarescolibaba/verilog/tree/main/tema2#todo)
* [tema3](https://github.com/rarescolibaba/verilog/tree/main/tema3) (pe ramura [todo](https://github.com/rarescolibaba/verilog/tree/todo): [adbf389](https://github.com/rarescolibaba/verilog/commit/adbf38966ae8cddc0b69f031d0fea2a9502a45aa))
* tema9: debug și corectat ALU pt. specificația nouă

# Teme  
1. MUX parametrizabil pe 8 și 32 de biți în două feluri: structural și behavioral
2. Diferența dintre task si funcție, înmulțire folosind ALU (adunări repetate cu funcție și cu task)
3. Bistabil D cu N registre PI/PO (Parallel Input/Output), SI/SO (Serial Input/Output) + PISO/SIPO  
9: De actualizat RAM și ROM pentru a folosi câte 8 biți aliniați pe 32 de biți

# Zile  
1. Poartă AND pe 1 bit (dataflow)
2. ALU cu 7 operații (behavioral)
3. Divizor de frecvență (behavioral)
4. LED flasher implementat pe FPGA Blackboard (folosind clockul intern de ~4MHz și un divizor de frecvență)
5. Afișaj folosind 4 display-uri pe 7 segmente
6. ALU cu afișaj și debug folosind 4 butoane (3 registre + semnal de încărcare), 12 switch-uri (pentru valori) și 4 display-uri pe 7 segmente
7. Modulele RAM și ROM
8. Implementarea unui procesor folosind ALU, RAM și ROM (parțial)
9. Procesor MIPS
10. (ziua9 extended)
11. ziua9 extins: PC, ROM, RAM, SW
