Timing Analyzer report for parcial2
Thu Nov 10 10:25:44 2022
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; parcial2                                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.21        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  46.8%      ;
;     Processor 3            ;  44.0%      ;
;     Processor 4            ;  30.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary             ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 56.8 MHz ; 56.8 MHz        ; clk        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -16.607 ; -33778.442        ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.343 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -2580.000                        ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                           ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -16.607 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 17.541     ;
; -16.528 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 17.462     ;
; -16.515 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 17.449     ;
; -16.345 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 17.279     ;
; -16.283 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~152 ; clk          ; clk         ; 1.000        ; 0.272      ; 17.550     ;
; -16.260 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~248 ; clk          ; clk         ; 1.000        ; 0.298      ; 17.553     ;
; -16.252 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~419 ; clk          ; clk         ; 1.000        ; -0.057     ; 17.190     ;
; -16.251 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 17.185     ;
; -16.241 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 17.174     ;
; -16.207 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~418 ; clk          ; clk         ; 1.000        ; -0.057     ; 17.145     ;
; -16.204 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~152 ; clk          ; clk         ; 1.000        ; 0.272      ; 17.471     ;
; -16.191 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~152 ; clk          ; clk         ; 1.000        ; 0.272      ; 17.458     ;
; -16.187 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 17.120     ;
; -16.181 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~248 ; clk          ; clk         ; 1.000        ; 0.298      ; 17.474     ;
; -16.178 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 17.111     ;
; -16.173 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~419 ; clk          ; clk         ; 1.000        ; -0.057     ; 17.111     ;
; -16.168 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~248 ; clk          ; clk         ; 1.000        ; 0.298      ; 17.461     ;
; -16.166 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 17.099     ;
; -16.162 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~392 ; clk          ; clk         ; 1.000        ; 0.269      ; 17.426     ;
; -16.160 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~419 ; clk          ; clk         ; 1.000        ; -0.057     ; 17.098     ;
; -16.130 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~264 ; clk          ; clk         ; 1.000        ; 0.274      ; 17.399     ;
; -16.129 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~424 ; clk          ; clk         ; 1.000        ; 0.297      ; 17.421     ;
; -16.128 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~418 ; clk          ; clk         ; 1.000        ; -0.057     ; 17.066     ;
; -16.115 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~418 ; clk          ; clk         ; 1.000        ; -0.057     ; 17.053     ;
; -16.111 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~280 ; clk          ; clk         ; 1.000        ; 0.250      ; 17.356     ;
; -16.110 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~453 ; clk          ; clk         ; 1.000        ; 0.265      ; 17.370     ;
; -16.108 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~296 ; clk          ; clk         ; 1.000        ; 0.301      ; 17.404     ;
; -16.108 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 17.041     ;
; -16.099 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 17.032     ;
; -16.095 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 17.028     ;
; -16.095 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 17.028     ;
; -16.088 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~232 ; clk          ; clk         ; 1.000        ; 0.271      ; 17.354     ;
; -16.087 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 17.020     ;
; -16.086 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 17.019     ;
; -16.085 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~69  ; clk          ; clk         ; 1.000        ; 0.294      ; 17.374     ;
; -16.084 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~136 ; clk          ; clk         ; 1.000        ; 0.271      ; 17.350     ;
; -16.083 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~392 ; clk          ; clk         ; 1.000        ; 0.269      ; 17.347     ;
; -16.081 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~344 ; clk          ; clk         ; 1.000        ; 0.278      ; 17.354     ;
; -16.077 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 17.011     ;
; -16.074 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 17.007     ;
; -16.070 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~392 ; clk          ; clk         ; 1.000        ; 0.269      ; 17.334     ;
; -16.069 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~229 ; clk          ; clk         ; 1.000        ; 0.268      ; 17.332     ;
; -16.067 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~455 ; clk          ; clk         ; 1.000        ; 0.265      ; 17.327     ;
; -16.067 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~360 ; clk          ; clk         ; 1.000        ; 0.271      ; 17.333     ;
; -16.060 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~440 ; clk          ; clk         ; 1.000        ; 0.252      ; 17.307     ;
; -16.058 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~168 ; clk          ; clk         ; 1.000        ; 0.299      ; 17.352     ;
; -16.054 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~200 ; clk          ; clk         ; 1.000        ; 0.299      ; 17.348     ;
; -16.051 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~264 ; clk          ; clk         ; 1.000        ; 0.274      ; 17.320     ;
; -16.050 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~424 ; clk          ; clk         ; 1.000        ; 0.297      ; 17.342     ;
; -16.049 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~261 ; clk          ; clk         ; 1.000        ; 0.265      ; 17.309     ;
; -16.048 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~216 ; clk          ; clk         ; 1.000        ; 0.251      ; 17.294     ;
; -16.048 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~331 ; clk          ; clk         ; 1.000        ; 0.287      ; 17.330     ;
; -16.042 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~328 ; clk          ; clk         ; 1.000        ; 0.299      ; 17.336     ;
; -16.041 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~101 ; clk          ; clk         ; 1.000        ; 0.296      ; 17.332     ;
; -16.040 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~395 ; clk          ; clk         ; 1.000        ; 0.254      ; 17.289     ;
; -16.038 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~264 ; clk          ; clk         ; 1.000        ; 0.274      ; 17.307     ;
; -16.037 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~424 ; clk          ; clk         ; 1.000        ; 0.297      ; 17.329     ;
; -16.036 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~71  ; clk          ; clk         ; 1.000        ; 0.294      ; 17.325     ;
; -16.032 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~280 ; clk          ; clk         ; 1.000        ; 0.250      ; 17.277     ;
; -16.031 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~453 ; clk          ; clk         ; 1.000        ; 0.265      ; 17.291     ;
; -16.030 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~165 ; clk          ; clk         ; 1.000        ; 0.278      ; 17.303     ;
; -16.029 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~67  ; clk          ; clk         ; 1.000        ; 0.294      ; 17.318     ;
; -16.029 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~296 ; clk          ; clk         ; 1.000        ; 0.301      ; 17.325     ;
; -16.026 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~120 ; clk          ; clk         ; 1.000        ; 0.282      ; 17.303     ;
; -16.026 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~153 ; clk          ; clk         ; 1.000        ; 0.271      ; 17.292     ;
; -16.022 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~104 ; clk          ; clk         ; 1.000        ; 0.294      ; 17.311     ;
; -16.021 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~152 ; clk          ; clk         ; 1.000        ; 0.272      ; 17.288     ;
; -16.019 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[17] ; clk          ; clk         ; 1.000        ; -0.066     ; 16.948     ;
; -16.019 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~280 ; clk          ; clk         ; 1.000        ; 0.250      ; 17.264     ;
; -16.018 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~453 ; clk          ; clk         ; 1.000        ; 0.265      ; 17.278     ;
; -16.017 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~133 ; clk          ; clk         ; 1.000        ; 0.294      ; 17.306     ;
; -16.017 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~184 ; clk          ; clk         ; 1.000        ; 0.279      ; 17.291     ;
; -16.016 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~296 ; clk          ; clk         ; 1.000        ; 0.301      ; 17.312     ;
; -16.016 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 16.949     ;
; -16.014 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~387 ; clk          ; clk         ; 1.000        ; 0.254      ; 17.263     ;
; -16.012 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~11  ; clk          ; clk         ; 1.000        ; 0.282      ; 17.289     ;
; -16.009 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~232 ; clk          ; clk         ; 1.000        ; 0.271      ; 17.275     ;
; -16.006 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~69  ; clk          ; clk         ; 1.000        ; 0.294      ; 17.295     ;
; -16.005 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~136 ; clk          ; clk         ; 1.000        ; 0.271      ; 17.271     ;
; -16.003 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~414 ; clk          ; clk         ; 1.000        ; -0.077     ; 16.921     ;
; -16.003 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 16.936     ;
; -16.002 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~344 ; clk          ; clk         ; 1.000        ; 0.278      ; 17.275     ;
; -15.999 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~408 ; clk          ; clk         ; 1.000        ; 0.254      ; 17.248     ;
; -15.998 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~248 ; clk          ; clk         ; 1.000        ; 0.298      ; 17.291     ;
; -15.996 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~232 ; clk          ; clk         ; 1.000        ; 0.271      ; 17.262     ;
; -15.993 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~56  ; clk          ; clk         ; 1.000        ; 0.251      ; 17.239     ;
; -15.993 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~69  ; clk          ; clk         ; 1.000        ; 0.294      ; 17.282     ;
; -15.992 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~136 ; clk          ; clk         ; 1.000        ; 0.271      ; 17.258     ;
; -15.991 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~203 ; clk          ; clk         ; 1.000        ; 0.341      ; 17.327     ;
; -15.990 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~229 ; clk          ; clk         ; 1.000        ; 0.268      ; 17.253     ;
; -15.990 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~419 ; clk          ; clk         ; 1.000        ; -0.057     ; 16.928     ;
; -15.989 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~344 ; clk          ; clk         ; 1.000        ; 0.278      ; 17.262     ;
; -15.988 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~455 ; clk          ; clk         ; 1.000        ; 0.265      ; 17.248     ;
; -15.988 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~360 ; clk          ; clk         ; 1.000        ; 0.271      ; 17.254     ;
; -15.984 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~178 ; clk          ; clk         ; 1.000        ; 0.276      ; 17.255     ;
; -15.981 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~440 ; clk          ; clk         ; 1.000        ; 0.252      ; 17.228     ;
; -15.980 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~3   ; clk          ; clk         ; 1.000        ; 0.282      ; 17.257     ;
; -15.979 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~168 ; clk          ; clk         ; 1.000        ; 0.299      ; 17.273     ;
; -15.977 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~229 ; clk          ; clk         ; 1.000        ; 0.268      ; 17.240     ;
; -15.975 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~455 ; clk          ; clk         ; 1.000        ; 0.265      ; 17.235     ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                               ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.343 ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.890 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~2017                                      ; clk          ; clk         ; 0.000        ; 0.058      ; 1.105      ;
; 0.973 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~353                   ; clk          ; clk         ; 0.000        ; -0.260     ; 0.870      ;
; 0.993 ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.225      ;
; 0.994 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~357                   ; clk          ; clk         ; 0.000        ; 0.404      ; 1.555      ;
; 0.998 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.230      ;
; 1.191 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~355                   ; clk          ; clk         ; 0.000        ; 0.404      ; 1.752      ;
; 1.227 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~359                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.464      ;
; 1.275 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~325                   ; clk          ; clk         ; 0.000        ; 0.434      ; 1.866      ;
; 1.355 ; arm:arm|datapath:dp|flopr:pcreg|q[11]                   ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; clk          ; clk         ; 0.000        ; 0.402      ; 1.914      ;
; 1.372 ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.397      ; 1.926      ;
; 1.376 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~448                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.605      ;
; 1.419 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~452                   ; clk          ; clk         ; 0.000        ; -0.323     ; 1.253      ;
; 1.471 ; arm:arm|datapath:dp|regfile:rf|rf~305                   ; dmem:dmem|RAM~2033                                      ; clk          ; clk         ; 0.000        ; -0.289     ; 1.339      ;
; 1.492 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.724      ;
; 1.507 ; arm:arm|datapath:dp|regfile:rf|rf~289                   ; dmem:dmem|RAM~2017                                      ; clk          ; clk         ; 0.000        ; -0.289     ; 1.375      ;
; 1.514 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~327                   ; clk          ; clk         ; 0.000        ; 0.110      ; 1.781      ;
; 1.545 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~33                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.783      ;
; 1.606 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.838      ;
; 1.621 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~291                   ; clk          ; clk         ; 0.000        ; 0.431      ; 2.209      ;
; 1.627 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.854      ;
; 1.647 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~454                   ; clk          ; clk         ; 0.000        ; -0.294     ; 1.510      ;
; 1.651 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~35                    ; clk          ; clk         ; 0.000        ; 0.401      ; 2.209      ;
; 1.679 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~260                   ; clk          ; clk         ; 0.000        ; 0.051      ; 1.887      ;
; 1.708 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~4                     ; clk          ; clk         ; 0.000        ; 0.022      ; 1.887      ;
; 1.723 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~197                   ; clk          ; clk         ; 0.000        ; 0.433      ; 2.313      ;
; 1.753 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~293                   ; clk          ; clk         ; 0.000        ; 0.434      ; 2.344      ;
; 1.759 ; arm:arm|datapath:dp|flopr:pcreg|q[8]                    ; arm:arm|datapath:dp|regfile:rf|rf~357                   ; clk          ; clk         ; 0.000        ; 0.407      ; 2.323      ;
; 1.771 ; dmem:dmem|RAM~1888                                      ; arm:arm|datapath:dp|regfile:rf|rf~448                   ; clk          ; clk         ; 0.000        ; 0.429      ; 2.357      ;
; 1.781 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~37                    ; clk          ; clk         ; 0.000        ; 0.405      ; 2.343      ;
; 1.784 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.070      ; 2.011      ;
; 1.785 ; arm:arm|datapath:dp|flopr:pcreg|q[11]                   ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; clk          ; clk         ; 0.000        ; 0.402      ; 2.344      ;
; 1.799 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~417                   ; clk          ; clk         ; 0.000        ; 0.101      ; 2.057      ;
; 1.804 ; arm:arm|datapath:dp|flopr:pcreg|q[11]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.397      ; 2.358      ;
; 1.808 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; dmem:dmem|RAM~2018                                      ; clk          ; clk         ; 0.000        ; 0.063      ; 2.028      ;
; 1.812 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.087      ; 2.056      ;
; 1.822 ; arm:arm|datapath:dp|flopr:pcreg|q[9]                    ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; clk          ; clk         ; 0.000        ; 0.402      ; 2.381      ;
; 1.829 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~5                     ; clk          ; clk         ; 0.000        ; 0.429      ; 2.415      ;
; 1.843 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~295                   ; clk          ; clk         ; 0.000        ; 0.110      ; 2.110      ;
; 1.843 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~193                   ; clk          ; clk         ; 0.000        ; 0.170      ; 2.170      ;
; 1.849 ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.392      ; 2.398      ;
; 1.871 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~39                    ; clk          ; clk         ; 0.000        ; 0.081      ; 2.109      ;
; 1.872 ; arm:arm|datapath:dp|regfile:rf|rf~338                   ; dmem:dmem|RAM~2034                                      ; clk          ; clk         ; 0.000        ; -0.264     ; 1.765      ;
; 1.876 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~225                   ; clk          ; clk         ; 0.000        ; 0.126      ; 2.159      ;
; 1.895 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~321                   ; clk          ; clk         ; 0.000        ; 0.114      ; 2.166      ;
; 1.895 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~161                   ; clk          ; clk         ; 0.000        ; 0.106      ; 2.158      ;
; 1.896 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~389                   ; clk          ; clk         ; 0.000        ; 0.399      ; 2.452      ;
; 1.902 ; arm:arm|datapath:dp|regfile:rf|rf~104                   ; dmem:dmem|RAM~2024                                      ; clk          ; clk         ; 0.000        ; -0.289     ; 1.770      ;
; 1.904 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; clk          ; clk         ; 0.000        ; 0.090      ; 2.151      ;
; 1.905 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~451                   ; clk          ; clk         ; 0.000        ; 0.399      ; 2.461      ;
; 1.906 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~97                    ; clk          ; clk         ; 0.000        ; 0.097      ; 2.160      ;
; 1.916 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.087      ; 2.160      ;
; 1.917 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~324                   ; clk          ; clk         ; 0.000        ; 0.079      ; 2.153      ;
; 1.920 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~259                   ; clk          ; clk         ; 0.000        ; 0.398      ; 2.475      ;
; 1.931 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~131                   ; clk          ; clk         ; 0.000        ; 0.429      ; 2.517      ;
; 1.939 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~163                   ; clk          ; clk         ; 0.000        ; 0.434      ; 2.530      ;
; 1.939 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~196                   ; clk          ; clk         ; 0.000        ; 0.052      ; 2.148      ;
; 1.946 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~323                   ; clk          ; clk         ; 0.000        ; 0.404      ; 2.507      ;
; 1.946 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~100                   ; clk          ; clk         ; 0.000        ; 0.050      ; 2.153      ;
; 1.948 ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 2.166      ;
; 1.952 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~195                   ; clk          ; clk         ; 0.000        ; 0.434      ; 2.543      ;
; 1.960 ; arm:arm|datapath:dp|flopr:pcreg|q[10]                   ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; clk          ; clk         ; 0.000        ; 0.092      ; 2.209      ;
; 1.969 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~132                   ; clk          ; clk         ; 0.000        ; 0.022      ; 2.148      ;
; 1.970 ; arm:arm|datapath:dp|flopr:pcreg|q[8]                    ; arm:arm|datapath:dp|regfile:rf|rf~359                   ; clk          ; clk         ; 0.000        ; 0.407      ; 2.534      ;
; 1.973 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~423                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.210      ;
; 1.973 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~292                   ; clk          ; clk         ; 0.000        ; 0.051      ; 2.181      ;
; 1.979 ; arm:arm|datapath:dp|regfile:rf|rf~353                   ; dmem:dmem|RAM~2017                                      ; clk          ; clk         ; 0.000        ; 0.058      ; 2.194      ;
; 1.994 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~357                   ; clk          ; clk         ; 0.000        ; 0.408      ; 2.559      ;
; 1.996 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~129                   ; clk          ; clk         ; 0.000        ; 0.106      ; 2.259      ;
; 1.998 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~356                   ; clk          ; clk         ; 0.000        ; 0.022      ; 2.177      ;
; 2.005 ; arm:arm|datapath:dp|regfile:rf|rf~242                   ; dmem:dmem|RAM~2034                                      ; clk          ; clk         ; 0.000        ; -0.236     ; 1.926      ;
; 2.007 ; arm:arm|datapath:dp|flopr:pcreg|q[0]                    ; dmem:dmem|RAM~2016                                      ; clk          ; clk         ; 0.000        ; 0.064      ; 2.228      ;
; 2.012 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~99                    ; clk          ; clk         ; 0.000        ; 0.432      ; 2.601      ;
; 2.018 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~227                   ; clk          ; clk         ; 0.000        ; 0.404      ; 2.579      ;
; 2.021 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~3                     ; clk          ; clk         ; 0.000        ; 0.433      ; 2.611      ;
; 2.022 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~257                   ; clk          ; clk         ; 0.000        ; 0.079      ; 2.258      ;
; 2.023 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.090      ; 2.270      ;
; 2.041 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~388                   ; clk          ; clk         ; 0.000        ; -0.323     ; 1.875      ;
; 2.045 ; arm:arm|datapath:dp|flopr:pcreg|q[8]                    ; arm:arm|datapath:dp|regfile:rf|rf~325                   ; clk          ; clk         ; 0.000        ; 0.437      ; 2.639      ;
; 2.045 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; dmem:dmem|RAM~2019                                      ; clk          ; clk         ; 0.000        ; 0.063      ; 2.265      ;
; 2.047 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; clk          ; clk         ; 0.000        ; 0.075      ; 2.279      ;
; 2.048 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; dmem:dmem|RAM~995                                       ; clk          ; clk         ; 0.000        ; 0.063      ; 2.268      ;
; 2.050 ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; arm:arm|datapath:dp|regfile:rf|rf~357                   ; clk          ; clk         ; 0.000        ; 0.408      ; 2.615      ;
; 2.051 ; arm:arm|datapath:dp|flopr:pcreg|q[8]                    ; arm:arm|datapath:dp|regfile:rf|rf~452                   ; clk          ; clk         ; 0.000        ; 0.078      ; 2.286      ;
; 2.053 ; arm:arm|datapath:dp|flopr:pcreg|q[8]                    ; arm:arm|datapath:dp|regfile:rf|rf~450                   ; clk          ; clk         ; 0.000        ; 0.078      ; 2.288      ;
; 2.054 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~387                   ; clk          ; clk         ; 0.000        ; 0.404      ; 2.615      ;
; 2.055 ; arm:arm|datapath:dp|regfile:rf|rf~97                    ; dmem:dmem|RAM~2017                                      ; clk          ; clk         ; 0.000        ; -0.285     ; 1.927      ;
; 2.055 ; arm:arm|datapath:dp|flopr:pcreg|q[8]                    ; arm:arm|datapath:dp|regfile:rf|rf~454                   ; clk          ; clk         ; 0.000        ; 0.078      ; 2.290      ;
; 2.061 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; clk          ; clk         ; 0.000        ; 0.090      ; 2.308      ;
; 2.062 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~6                     ; clk          ; clk         ; 0.000        ; 0.116      ; 2.335      ;
; 2.062 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.075      ; 2.294      ;
; 2.066 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~421                   ; clk          ; clk         ; 0.000        ; 0.398      ; 2.621      ;
; 2.066 ; arm:arm|datapath:dp|regfile:rf|rf~122                   ; dmem:dmem|RAM~1082                                      ; clk          ; clk         ; 0.000        ; -0.298     ; 1.925      ;
; 2.066 ; arm:arm|datapath:dp|regfile:rf|rf~122                   ; dmem:dmem|RAM~1722                                      ; clk          ; clk         ; 0.000        ; -0.298     ; 1.925      ;
; 2.076 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~1761                                      ; clk          ; clk         ; 0.000        ; 0.057      ; 2.290      ;
; 2.078 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~67                    ; clk          ; clk         ; 0.000        ; 0.428      ; 2.663      ;
; 2.082 ; arm:arm|datapath:dp|regfile:rf|rf~385                   ; dmem:dmem|RAM~2017                                      ; clk          ; clk         ; 0.000        ; -0.253     ; 1.986      ;
; 2.084 ; arm:arm|datapath:dp|flopr:pcreg|q[11]                   ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; clk          ; clk         ; 0.000        ; 0.417      ; 2.658      ;
; 2.104 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; clk          ; clk         ; 0.000        ; -0.260     ; 2.001      ;
; 2.119 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~165                   ; clk          ; clk         ; 0.000        ; 0.429      ; 2.705      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 63.16 MHz ; 63.16 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -14.833 ; -30106.739       ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.299 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -2580.000                       ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                            ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -14.833 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 15.774     ;
; -14.767 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 15.708     ;
; -14.764 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 15.705     ;
; -14.648 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 15.589     ;
; -14.582 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~152 ; clk          ; clk         ; 1.000        ; 0.241      ; 15.818     ;
; -14.561 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~248 ; clk          ; clk         ; 1.000        ; 0.266      ; 15.822     ;
; -14.540 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 15.480     ;
; -14.524 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 15.464     ;
; -14.516 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~152 ; clk          ; clk         ; 1.000        ; 0.241      ; 15.752     ;
; -14.514 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~419 ; clk          ; clk         ; 1.000        ; -0.051     ; 15.458     ;
; -14.513 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~152 ; clk          ; clk         ; 1.000        ; 0.241      ; 15.749     ;
; -14.503 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~418 ; clk          ; clk         ; 1.000        ; -0.051     ; 15.447     ;
; -14.495 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~248 ; clk          ; clk         ; 1.000        ; 0.266      ; 15.756     ;
; -14.492 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~248 ; clk          ; clk         ; 1.000        ; 0.266      ; 15.753     ;
; -14.478 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 15.418     ;
; -14.459 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 15.400     ;
; -14.456 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~280 ; clk          ; clk         ; 1.000        ; 0.221      ; 15.672     ;
; -14.448 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~419 ; clk          ; clk         ; 1.000        ; -0.051     ; 15.392     ;
; -14.447 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~392 ; clk          ; clk         ; 1.000        ; 0.238      ; 15.680     ;
; -14.445 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~419 ; clk          ; clk         ; 1.000        ; -0.051     ; 15.389     ;
; -14.437 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~418 ; clk          ; clk         ; 1.000        ; -0.051     ; 15.381     ;
; -14.434 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~418 ; clk          ; clk         ; 1.000        ; -0.051     ; 15.378     ;
; -14.430 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~344 ; clk          ; clk         ; 1.000        ; 0.248      ; 15.673     ;
; -14.415 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~424 ; clk          ; clk         ; 1.000        ; 0.265      ; 15.675     ;
; -14.411 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~264 ; clk          ; clk         ; 1.000        ; 0.244      ; 15.650     ;
; -14.409 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 15.349     ;
; -14.401 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 15.341     ;
; -14.397 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~152 ; clk          ; clk         ; 1.000        ; 0.241      ; 15.633     ;
; -14.393 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 15.334     ;
; -14.391 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~296 ; clk          ; clk         ; 1.000        ; 0.269      ; 15.655     ;
; -14.390 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~136 ; clk          ; clk         ; 1.000        ; 0.240      ; 15.625     ;
; -14.390 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 15.331     ;
; -14.390 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~280 ; clk          ; clk         ; 1.000        ; 0.221      ; 15.606     ;
; -14.387 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~280 ; clk          ; clk         ; 1.000        ; 0.221      ; 15.603     ;
; -14.381 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~392 ; clk          ; clk         ; 1.000        ; 0.238      ; 15.614     ;
; -14.378 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~392 ; clk          ; clk         ; 1.000        ; 0.238      ; 15.611     ;
; -14.376 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~248 ; clk          ; clk         ; 1.000        ; 0.266      ; 15.637     ;
; -14.374 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~216 ; clk          ; clk         ; 1.000        ; 0.223      ; 15.592     ;
; -14.370 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~232 ; clk          ; clk         ; 1.000        ; 0.240      ; 15.605     ;
; -14.369 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~440 ; clk          ; clk         ; 1.000        ; 0.223      ; 15.587     ;
; -14.366 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~360 ; clk          ; clk         ; 1.000        ; 0.240      ; 15.601     ;
; -14.364 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~344 ; clk          ; clk         ; 1.000        ; 0.248      ; 15.607     ;
; -14.362 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~200 ; clk          ; clk         ; 1.000        ; 0.267      ; 15.624     ;
; -14.361 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~344 ; clk          ; clk         ; 1.000        ; 0.248      ; 15.604     ;
; -14.360 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~153 ; clk          ; clk         ; 1.000        ; 0.240      ; 15.595     ;
; -14.359 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[6]  ; clk          ; clk         ; 1.000        ; -0.054     ; 15.300     ;
; -14.359 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~455 ; clk          ; clk         ; 1.000        ; 0.234      ; 15.588     ;
; -14.349 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~424 ; clk          ; clk         ; 1.000        ; 0.265      ; 15.609     ;
; -14.347 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~184 ; clk          ; clk         ; 1.000        ; 0.250      ; 15.592     ;
; -14.346 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~424 ; clk          ; clk         ; 1.000        ; 0.265      ; 15.606     ;
; -14.345 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~264 ; clk          ; clk         ; 1.000        ; 0.244      ; 15.584     ;
; -14.343 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 15.283     ;
; -14.342 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~328 ; clk          ; clk         ; 1.000        ; 0.267      ; 15.604     ;
; -14.342 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~264 ; clk          ; clk         ; 1.000        ; 0.244      ; 15.581     ;
; -14.341 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~168 ; clk          ; clk         ; 1.000        ; 0.267      ; 15.603     ;
; -14.341 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~120 ; clk          ; clk         ; 1.000        ; 0.252      ; 15.588     ;
; -14.340 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 15.280     ;
; -14.335 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 15.275     ;
; -14.332 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 15.272     ;
; -14.331 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~453 ; clk          ; clk         ; 1.000        ; 0.234      ; 15.560     ;
; -14.330 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~71  ; clk          ; clk         ; 1.000        ; 0.262      ; 15.587     ;
; -14.329 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~414 ; clk          ; clk         ; 1.000        ; -0.067     ; 15.257     ;
; -14.329 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~419 ; clk          ; clk         ; 1.000        ; -0.051     ; 15.273     ;
; -14.328 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~56  ; clk          ; clk         ; 1.000        ; 0.223      ; 15.546     ;
; -14.325 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~296 ; clk          ; clk         ; 1.000        ; 0.269      ; 15.589     ;
; -14.324 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~136 ; clk          ; clk         ; 1.000        ; 0.240      ; 15.559     ;
; -14.322 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~296 ; clk          ; clk         ; 1.000        ; 0.269      ; 15.586     ;
; -14.321 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~136 ; clk          ; clk         ; 1.000        ; 0.240      ; 15.556     ;
; -14.320 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~408 ; clk          ; clk         ; 1.000        ; 0.226      ; 15.541     ;
; -14.318 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~418 ; clk          ; clk         ; 1.000        ; -0.051     ; 15.262     ;
; -14.316 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~104 ; clk          ; clk         ; 1.000        ; 0.264      ; 15.575     ;
; -14.308 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~216 ; clk          ; clk         ; 1.000        ; 0.223      ; 15.526     ;
; -14.307 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~69  ; clk          ; clk         ; 1.000        ; 0.262      ; 15.564     ;
; -14.305 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~34  ; clk          ; clk         ; 1.000        ; 0.223      ; 15.523     ;
; -14.305 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~216 ; clk          ; clk         ; 1.000        ; 0.223      ; 15.523     ;
; -14.304 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~232 ; clk          ; clk         ; 1.000        ; 0.240      ; 15.539     ;
; -14.303 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~440 ; clk          ; clk         ; 1.000        ; 0.223      ; 15.521     ;
; -14.301 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~229 ; clk          ; clk         ; 1.000        ; 0.237      ; 15.533     ;
; -14.301 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~232 ; clk          ; clk         ; 1.000        ; 0.240      ; 15.536     ;
; -14.300 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~88  ; clk          ; clk         ; 1.000        ; 0.251      ; 15.546     ;
; -14.300 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~440 ; clk          ; clk         ; 1.000        ; 0.223      ; 15.518     ;
; -14.300 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~360 ; clk          ; clk         ; 1.000        ; 0.240      ; 15.535     ;
; -14.299 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~67  ; clk          ; clk         ; 1.000        ; 0.262      ; 15.556     ;
; -14.298 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[17] ; clk          ; clk         ; 1.000        ; -0.059     ; 15.234     ;
; -14.297 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~360 ; clk          ; clk         ; 1.000        ; 0.240      ; 15.532     ;
; -14.296 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~200 ; clk          ; clk         ; 1.000        ; 0.267      ; 15.558     ;
; -14.294 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~153 ; clk          ; clk         ; 1.000        ; 0.240      ; 15.529     ;
; -14.293 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~200 ; clk          ; clk         ; 1.000        ; 0.267      ; 15.555     ;
; -14.293 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[6]  ; clk          ; clk         ; 1.000        ; -0.054     ; 15.234     ;
; -14.293 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~455 ; clk          ; clk         ; 1.000        ; 0.234      ; 15.522     ;
; -14.291 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~153 ; clk          ; clk         ; 1.000        ; 0.240      ; 15.526     ;
; -14.290 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[6]  ; clk          ; clk         ; 1.000        ; -0.054     ; 15.231     ;
; -14.290 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~455 ; clk          ; clk         ; 1.000        ; 0.234      ; 15.519     ;
; -14.289 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|regfile:rf|rf~152 ; clk          ; clk         ; 1.000        ; 0.240      ; 15.524     ;
; -14.288 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~331 ; clk          ; clk         ; 1.000        ; 0.255      ; 15.538     ;
; -14.285 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~103 ; clk          ; clk         ; 1.000        ; 0.264      ; 15.544     ;
; -14.284 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~261 ; clk          ; clk         ; 1.000        ; 0.234      ; 15.513     ;
; -14.283 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~387 ; clk          ; clk         ; 1.000        ; 0.226      ; 15.504     ;
; -14.283 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~391 ; clk          ; clk         ; 1.000        ; 0.234      ; 15.512     ;
; -14.281 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~184 ; clk          ; clk         ; 1.000        ; 0.250      ; 15.526     ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.817 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~2017                                      ; clk          ; clk         ; 0.000        ; 0.052      ; 1.013      ;
; 0.865 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~353                   ; clk          ; clk         ; 0.000        ; -0.232     ; 0.777      ;
; 0.894 ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.105      ;
; 0.895 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~357                   ; clk          ; clk         ; 0.000        ; 0.358      ; 1.397      ;
; 0.900 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.111      ;
; 1.063 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~355                   ; clk          ; clk         ; 0.000        ; 0.358      ; 1.565      ;
; 1.084 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~359                   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.297      ;
; 1.150 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~325                   ; clk          ; clk         ; 0.000        ; 0.386      ; 1.680      ;
; 1.227 ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.352      ; 1.723      ;
; 1.238 ; arm:arm|datapath:dp|flopr:pcreg|q[11]                   ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; clk          ; clk         ; 0.000        ; 0.357      ; 1.739      ;
; 1.246 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~448                   ; clk          ; clk         ; 0.000        ; 0.065      ; 1.455      ;
; 1.262 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~452                   ; clk          ; clk         ; 0.000        ; -0.288     ; 1.118      ;
; 1.325 ; arm:arm|datapath:dp|regfile:rf|rf~305                   ; dmem:dmem|RAM~2033                                      ; clk          ; clk         ; 0.000        ; -0.260     ; 1.209      ;
; 1.342 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~327                   ; clk          ; clk         ; 0.000        ; 0.097      ; 1.583      ;
; 1.358 ; arm:arm|datapath:dp|regfile:rf|rf~289                   ; dmem:dmem|RAM~2017                                      ; clk          ; clk         ; 0.000        ; -0.259     ; 1.243      ;
; 1.364 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.575      ;
; 1.377 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~33                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.590      ;
; 1.429 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.641      ;
; 1.447 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~291                   ; clk          ; clk         ; 0.000        ; 0.384      ; 1.975      ;
; 1.448 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.654      ;
; 1.478 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~35                    ; clk          ; clk         ; 0.000        ; 0.354      ; 1.976      ;
; 1.478 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~454                   ; clk          ; clk         ; 0.000        ; -0.263     ; 1.359      ;
; 1.523 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~260                   ; clk          ; clk         ; 0.000        ; 0.045      ; 1.712      ;
; 1.551 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~4                     ; clk          ; clk         ; 0.000        ; 0.017      ; 1.712      ;
; 1.570 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~197                   ; clk          ; clk         ; 0.000        ; 0.386      ; 2.100      ;
; 1.585 ; arm:arm|datapath:dp|flopr:pcreg|q[8]                    ; arm:arm|datapath:dp|regfile:rf|rf~357                   ; clk          ; clk         ; 0.000        ; 0.361      ; 2.090      ;
; 1.587 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~293                   ; clk          ; clk         ; 0.000        ; 0.386      ; 2.117      ;
; 1.587 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.792      ;
; 1.607 ; arm:arm|datapath:dp|flopr:pcreg|q[11]                   ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; clk          ; clk         ; 0.000        ; 0.358      ; 2.109      ;
; 1.610 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~417                   ; clk          ; clk         ; 0.000        ; 0.090      ; 1.844      ;
; 1.610 ; arm:arm|datapath:dp|flopr:pcreg|q[11]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.352      ; 2.106      ;
; 1.615 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~37                    ; clk          ; clk         ; 0.000        ; 0.358      ; 2.117      ;
; 1.617 ; dmem:dmem|RAM~1888                                      ; arm:arm|datapath:dp|regfile:rf|rf~448                   ; clk          ; clk         ; 0.000        ; 0.387      ; 2.148      ;
; 1.637 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.856      ;
; 1.649 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; dmem:dmem|RAM~2018                                      ; clk          ; clk         ; 0.000        ; 0.057      ; 1.850      ;
; 1.656 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~295                   ; clk          ; clk         ; 0.000        ; 0.097      ; 1.897      ;
; 1.659 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~193                   ; clk          ; clk         ; 0.000        ; 0.153      ; 1.956      ;
; 1.668 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~225                   ; clk          ; clk         ; 0.000        ; 0.115      ; 1.927      ;
; 1.670 ; arm:arm|datapath:dp|flopr:pcreg|q[9]                    ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; clk          ; clk         ; 0.000        ; 0.357      ; 2.171      ;
; 1.674 ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.347      ; 2.165      ;
; 1.684 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~39                    ; clk          ; clk         ; 0.000        ; 0.069      ; 1.897      ;
; 1.686 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~5                     ; clk          ; clk         ; 0.000        ; 0.382      ; 2.212      ;
; 1.694 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~97                    ; clk          ; clk         ; 0.000        ; 0.087      ; 1.925      ;
; 1.694 ; arm:arm|datapath:dp|regfile:rf|rf~338                   ; dmem:dmem|RAM~2034                                      ; clk          ; clk         ; 0.000        ; -0.233     ; 1.605      ;
; 1.707 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~321                   ; clk          ; clk         ; 0.000        ; 0.100      ; 1.951      ;
; 1.711 ; arm:arm|datapath:dp|regfile:rf|rf~104                   ; dmem:dmem|RAM~2024                                      ; clk          ; clk         ; 0.000        ; -0.260     ; 1.595      ;
; 1.713 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~451                   ; clk          ; clk         ; 0.000        ; 0.352      ; 2.209      ;
; 1.719 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~259                   ; clk          ; clk         ; 0.000        ; 0.352      ; 2.215      ;
; 1.723 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~131                   ; clk          ; clk         ; 0.000        ; 0.381      ; 2.248      ;
; 1.728 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.953      ;
; 1.728 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.947      ;
; 1.735 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~163                   ; clk          ; clk         ; 0.000        ; 0.387      ; 2.266      ;
; 1.738 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~161                   ; clk          ; clk         ; 0.000        ; 0.094      ; 1.976      ;
; 1.742 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~195                   ; clk          ; clk         ; 0.000        ; 0.386      ; 2.272      ;
; 1.744 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~323                   ; clk          ; clk         ; 0.000        ; 0.358      ; 2.246      ;
; 1.745 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~389                   ; clk          ; clk         ; 0.000        ; 0.352      ; 2.241      ;
; 1.758 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~324                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.973      ;
; 1.767 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~423                   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.980      ;
; 1.772 ; arm:arm|datapath:dp|flopr:pcreg|q[8]                    ; arm:arm|datapath:dp|regfile:rf|rf~359                   ; clk          ; clk         ; 0.000        ; 0.361      ; 2.277      ;
; 1.775 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~196                   ; clk          ; clk         ; 0.000        ; 0.045      ; 1.964      ;
; 1.776 ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.975      ;
; 1.781 ; arm:arm|datapath:dp|flopr:pcreg|q[10]                   ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; clk          ; clk         ; 0.000        ; 0.081      ; 2.006      ;
; 1.783 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~357                   ; clk          ; clk         ; 0.000        ; 0.361      ; 2.288      ;
; 1.784 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~292                   ; clk          ; clk         ; 0.000        ; 0.045      ; 1.973      ;
; 1.785 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~100                   ; clk          ; clk         ; 0.000        ; 0.043      ; 1.972      ;
; 1.788 ; arm:arm|datapath:dp|regfile:rf|rf~242                   ; dmem:dmem|RAM~2034                                      ; clk          ; clk         ; 0.000        ; -0.207     ; 1.725      ;
; 1.803 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~132                   ; clk          ; clk         ; 0.000        ; 0.017      ; 1.964      ;
; 1.806 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~356                   ; clk          ; clk         ; 0.000        ; 0.017      ; 1.967      ;
; 1.807 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~227                   ; clk          ; clk         ; 0.000        ; 0.357      ; 2.308      ;
; 1.814 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~3                     ; clk          ; clk         ; 0.000        ; 0.386      ; 2.344      ;
; 1.818 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~99                    ; clk          ; clk         ; 0.000        ; 0.384      ; 2.346      ;
; 1.823 ; arm:arm|datapath:dp|regfile:rf|rf~353                   ; dmem:dmem|RAM~2017                                      ; clk          ; clk         ; 0.000        ; 0.051      ; 2.018      ;
; 1.832 ; arm:arm|datapath:dp|flopr:pcreg|q[0]                    ; dmem:dmem|RAM~2016                                      ; clk          ; clk         ; 0.000        ; 0.056      ; 2.032      ;
; 1.833 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.081      ; 2.058      ;
; 1.840 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~129                   ; clk          ; clk         ; 0.000        ; 0.093      ; 2.077      ;
; 1.840 ; arm:arm|datapath:dp|flopr:pcreg|q[8]                    ; arm:arm|datapath:dp|regfile:rf|rf~325                   ; clk          ; clk         ; 0.000        ; 0.389      ; 2.373      ;
; 1.844 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~388                   ; clk          ; clk         ; 0.000        ; -0.288     ; 1.700      ;
; 1.847 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~387                   ; clk          ; clk         ; 0.000        ; 0.358      ; 2.349      ;
; 1.849 ; arm:arm|datapath:dp|flopr:pcreg|q[8]                    ; arm:arm|datapath:dp|regfile:rf|rf~452                   ; clk          ; clk         ; 0.000        ; 0.070      ; 2.063      ;
; 1.849 ; arm:arm|datapath:dp|regfile:rf|rf~122                   ; dmem:dmem|RAM~1082                                      ; clk          ; clk         ; 0.000        ; -0.265     ; 1.728      ;
; 1.849 ; arm:arm|datapath:dp|regfile:rf|rf~122                   ; dmem:dmem|RAM~1722                                      ; clk          ; clk         ; 0.000        ; -0.265     ; 1.728      ;
; 1.850 ; arm:arm|datapath:dp|flopr:pcreg|q[8]                    ; arm:arm|datapath:dp|regfile:rf|rf~450                   ; clk          ; clk         ; 0.000        ; 0.070      ; 2.064      ;
; 1.850 ; arm:arm|datapath:dp|flopr:pcreg|q[8]                    ; arm:arm|datapath:dp|regfile:rf|rf~454                   ; clk          ; clk         ; 0.000        ; 0.070      ; 2.064      ;
; 1.860 ; arm:arm|datapath:dp|regfile:rf|rf~97                    ; dmem:dmem|RAM~2017                                      ; clk          ; clk         ; 0.000        ; -0.255     ; 1.749      ;
; 1.864 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~257                   ; clk          ; clk         ; 0.000        ; 0.067      ; 2.075      ;
; 1.868 ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; arm:arm|datapath:dp|regfile:rf|rf~357                   ; clk          ; clk         ; 0.000        ; 0.362      ; 2.374      ;
; 1.869 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; dmem:dmem|RAM~2019                                      ; clk          ; clk         ; 0.000        ; 0.057      ; 2.070      ;
; 1.870 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~6                     ; clk          ; clk         ; 0.000        ; 0.102      ; 2.116      ;
; 1.871 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; dmem:dmem|RAM~995                                       ; clk          ; clk         ; 0.000        ; 0.057      ; 2.072      ;
; 1.872 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~421                   ; clk          ; clk         ; 0.000        ; 0.352      ; 2.368      ;
; 1.876 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; clk          ; clk         ; 0.000        ; 0.066      ; 2.086      ;
; 1.880 ; arm:arm|datapath:dp|regfile:rf|rf~385                   ; dmem:dmem|RAM~2017                                      ; clk          ; clk         ; 0.000        ; -0.225     ; 1.799      ;
; 1.883 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~67                    ; clk          ; clk         ; 0.000        ; 0.381      ; 2.408      ;
; 1.883 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.107      ;
; 1.890 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.066      ; 2.100      ;
; 1.901 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~1761                                      ; clk          ; clk         ; 0.000        ; 0.050      ; 2.095      ;
; 1.906 ; arm:arm|datapath:dp|flopr:pcreg|q[11]                   ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; clk          ; clk         ; 0.000        ; 0.371      ; 2.421      ;
; 1.910 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; clk          ; clk         ; 0.000        ; -0.233     ; 1.821      ;
; 1.929 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~65                    ; clk          ; clk         ; 0.000        ; 0.063      ; 2.136      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -9.313 ; -18567.843        ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -3341.473                       ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                           ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.313 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 10.264     ;
; -9.269 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 10.220     ;
; -9.267 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 10.218     ;
; -9.170 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~152 ; clk          ; clk         ; 1.000        ; 0.144      ; 10.301     ;
; -9.159 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~248 ; clk          ; clk         ; 1.000        ; 0.158      ; 10.304     ;
; -9.130 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 10.081     ;
; -9.127 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 10.077     ;
; -9.126 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~152 ; clk          ; clk         ; 1.000        ; 0.144      ; 10.257     ;
; -9.125 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~419 ; clk          ; clk         ; 1.000        ; -0.034     ; 10.078     ;
; -9.124 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~152 ; clk          ; clk         ; 1.000        ; 0.144      ; 10.255     ;
; -9.115 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~248 ; clk          ; clk         ; 1.000        ; 0.158      ; 10.260     ;
; -9.113 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~248 ; clk          ; clk         ; 1.000        ; 0.158      ; 10.258     ;
; -9.112 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 10.063     ;
; -9.085 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~280 ; clk          ; clk         ; 1.000        ; 0.131      ; 10.203     ;
; -9.082 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 10.033     ;
; -9.081 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~419 ; clk          ; clk         ; 1.000        ; -0.034     ; 10.034     ;
; -9.079 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~419 ; clk          ; clk         ; 1.000        ; -0.034     ; 10.032     ;
; -9.075 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~418 ; clk          ; clk         ; 1.000        ; -0.034     ; 10.028     ;
; -9.070 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~344 ; clk          ; clk         ; 1.000        ; 0.146      ; 10.203     ;
; -9.055 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~392 ; clk          ; clk         ; 1.000        ; 0.143      ; 10.185     ;
; -9.041 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~280 ; clk          ; clk         ; 1.000        ; 0.131      ; 10.159     ;
; -9.039 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~280 ; clk          ; clk         ; 1.000        ; 0.131      ; 10.157     ;
; -9.038 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~331 ; clk          ; clk         ; 1.000        ; 0.156      ; 10.181     ;
; -9.038 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 9.989      ;
; -9.036 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~424 ; clk          ; clk         ; 1.000        ; 0.157      ; 10.180     ;
; -9.036 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 9.987      ;
; -9.031 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~264 ; clk          ; clk         ; 1.000        ; 0.146      ; 10.164     ;
; -9.031 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~418 ; clk          ; clk         ; 1.000        ; -0.034     ; 9.984      ;
; -9.029 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~418 ; clk          ; clk         ; 1.000        ; -0.034     ; 9.982      ;
; -9.026 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~344 ; clk          ; clk         ; 1.000        ; 0.146      ; 10.159     ;
; -9.024 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~344 ; clk          ; clk         ; 1.000        ; 0.146      ; 10.157     ;
; -9.022 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~296 ; clk          ; clk         ; 1.000        ; 0.160      ; 10.169     ;
; -9.021 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~216 ; clk          ; clk         ; 1.000        ; 0.132      ; 10.140     ;
; -9.021 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~440 ; clk          ; clk         ; 1.000        ; 0.133      ; 10.141     ;
; -9.017 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~331 ; clk          ; clk         ; 1.000        ; 0.156      ; 10.160     ;
; -9.016 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~67  ; clk          ; clk         ; 1.000        ; 0.154      ; 10.157     ;
; -9.012 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~136 ; clk          ; clk         ; 1.000        ; 0.144      ; 10.143     ;
; -9.012 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~203 ; clk          ; clk         ; 1.000        ; 0.182      ; 10.181     ;
; -9.012 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~395 ; clk          ; clk         ; 1.000        ; 0.135      ; 10.134     ;
; -9.011 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~392 ; clk          ; clk         ; 1.000        ; 0.143      ; 10.141     ;
; -9.009 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~392 ; clk          ; clk         ; 1.000        ; 0.143      ; 10.139     ;
; -9.005 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~184 ; clk          ; clk         ; 1.000        ; 0.147      ; 10.139     ;
; -9.004 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~331 ; clk          ; clk         ; 1.000        ; 0.156      ; 10.147     ;
; -9.003 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~232 ; clk          ; clk         ; 1.000        ; 0.145      ; 10.135     ;
; -9.002 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~120 ; clk          ; clk         ; 1.000        ; 0.149      ; 10.138     ;
; -9.000 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 9.951      ;
; -8.999 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[17] ; clk          ; clk         ; 1.000        ; -0.040     ; 9.946      ;
; -8.998 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~11  ; clk          ; clk         ; 1.000        ; 0.150      ; 10.135     ;
; -8.995 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~200 ; clk          ; clk         ; 1.000        ; 0.159      ; 10.141     ;
; -8.992 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~424 ; clk          ; clk         ; 1.000        ; 0.157      ; 10.136     ;
; -8.991 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~203 ; clk          ; clk         ; 1.000        ; 0.182      ; 10.160     ;
; -8.991 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~395 ; clk          ; clk         ; 1.000        ; 0.135      ; 10.113     ;
; -8.990 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~424 ; clk          ; clk         ; 1.000        ; 0.157      ; 10.134     ;
; -8.987 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~168 ; clk          ; clk         ; 1.000        ; 0.159      ; 10.133     ;
; -8.987 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~152 ; clk          ; clk         ; 1.000        ; 0.144      ; 10.118     ;
; -8.987 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~264 ; clk          ; clk         ; 1.000        ; 0.146      ; 10.120     ;
; -8.985 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~264 ; clk          ; clk         ; 1.000        ; 0.146      ; 10.118     ;
; -8.984 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|regfile:rf|rf~152 ; clk          ; clk         ; 1.000        ; 0.143      ; 10.114     ;
; -8.983 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~56  ; clk          ; clk         ; 1.000        ; 0.132      ; 10.102     ;
; -8.980 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~387 ; clk          ; clk         ; 1.000        ; 0.135      ; 10.102     ;
; -8.979 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~360 ; clk          ; clk         ; 1.000        ; 0.144      ; 10.110     ;
; -8.979 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 9.930      ;
; -8.978 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~296 ; clk          ; clk         ; 1.000        ; 0.160      ; 10.125     ;
; -8.978 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~203 ; clk          ; clk         ; 1.000        ; 0.182      ; 10.147     ;
; -8.978 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~395 ; clk          ; clk         ; 1.000        ; 0.135      ; 10.100     ;
; -8.977 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~216 ; clk          ; clk         ; 1.000        ; 0.132      ; 10.096     ;
; -8.977 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~440 ; clk          ; clk         ; 1.000        ; 0.133      ; 10.097     ;
; -8.977 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~11  ; clk          ; clk         ; 1.000        ; 0.150      ; 10.114     ;
; -8.976 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~248 ; clk          ; clk         ; 1.000        ; 0.158      ; 10.121     ;
; -8.976 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~296 ; clk          ; clk         ; 1.000        ; 0.160      ; 10.123     ;
; -8.975 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~216 ; clk          ; clk         ; 1.000        ; 0.132      ; 10.094     ;
; -8.975 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~440 ; clk          ; clk         ; 1.000        ; 0.133      ; 10.095     ;
; -8.973 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~453 ; clk          ; clk         ; 1.000        ; 0.139      ; 10.099     ;
; -8.973 ; arm:arm|datapath:dp|flopr:pcreg|q[8] ; arm:arm|datapath:dp|regfile:rf|rf~248 ; clk          ; clk         ; 1.000        ; 0.157      ; 10.117     ;
; -8.972 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 9.923      ;
; -8.972 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~67  ; clk          ; clk         ; 1.000        ; 0.154      ; 10.113     ;
; -8.970 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~67  ; clk          ; clk         ; 1.000        ; 0.154      ; 10.111     ;
; -8.969 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~408 ; clk          ; clk         ; 1.000        ; 0.135      ; 10.091     ;
; -8.969 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~152 ; clk          ; clk         ; 1.000        ; 0.144      ; 10.100     ;
; -8.968 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~88  ; clk          ; clk         ; 1.000        ; 0.147      ; 10.102     ;
; -8.968 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~136 ; clk          ; clk         ; 1.000        ; 0.144      ; 10.099     ;
; -8.966 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~328 ; clk          ; clk         ; 1.000        ; 0.159      ; 10.112     ;
; -8.966 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~136 ; clk          ; clk         ; 1.000        ; 0.144      ; 10.097     ;
; -8.964 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~11  ; clk          ; clk         ; 1.000        ; 0.150      ; 10.101     ;
; -8.962 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~69  ; clk          ; clk         ; 1.000        ; 0.154      ; 10.103     ;
; -8.961 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~184 ; clk          ; clk         ; 1.000        ; 0.147      ; 10.095     ;
; -8.959 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~3   ; clk          ; clk         ; 1.000        ; 0.150      ; 10.096     ;
; -8.959 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~184 ; clk          ; clk         ; 1.000        ; 0.147      ; 10.093     ;
; -8.959 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~232 ; clk          ; clk         ; 1.000        ; 0.145      ; 10.091     ;
; -8.958 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~104 ; clk          ; clk         ; 1.000        ; 0.156      ; 10.101     ;
; -8.958 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~248 ; clk          ; clk         ; 1.000        ; 0.158      ; 10.103     ;
; -8.958 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~120 ; clk          ; clk         ; 1.000        ; 0.149      ; 10.094     ;
; -8.957 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~232 ; clk          ; clk         ; 1.000        ; 0.145      ; 10.089     ;
; -8.956 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~120 ; clk          ; clk         ; 1.000        ; 0.149      ; 10.092     ;
; -8.956 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 9.907      ;
; -8.955 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[17] ; clk          ; clk         ; 1.000        ; -0.040     ; 9.902      ;
; -8.954 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~99  ; clk          ; clk         ; 1.000        ; 0.156      ; 10.097     ;
; -8.954 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 9.905      ;
; -8.953 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[17] ; clk          ; clk         ; 1.000        ; -0.040     ; 9.900      ;
; -8.951 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~229 ; clk          ; clk         ; 1.000        ; 0.141      ; 10.079     ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.480 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~2017                                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.599      ;
; 0.514 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~353                   ; clk          ; clk         ; 0.000        ; -0.138     ; 0.460      ;
; 0.525 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~357                   ; clk          ; clk         ; 0.000        ; 0.222      ; 0.831      ;
; 0.528 ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.655      ;
; 0.529 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.656      ;
; 0.624 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~355                   ; clk          ; clk         ; 0.000        ; 0.222      ; 0.930      ;
; 0.644 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~359                   ; clk          ; clk         ; 0.000        ; 0.047      ; 0.775      ;
; 0.673 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~325                   ; clk          ; clk         ; 0.000        ; 0.237      ; 0.994      ;
; 0.722 ; arm:arm|datapath:dp|flopr:pcreg|q[11]                   ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; clk          ; clk         ; 0.000        ; 0.220      ; 1.026      ;
; 0.729 ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.217      ; 1.030      ;
; 0.739 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~448                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.866      ;
; 0.754 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~452                   ; clk          ; clk         ; 0.000        ; -0.173     ; 0.665      ;
; 0.777 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.905      ;
; 0.782 ; arm:arm|datapath:dp|regfile:rf|rf~305                   ; dmem:dmem|RAM~2033                                      ; clk          ; clk         ; 0.000        ; -0.153     ; 0.713      ;
; 0.795 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~327                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.941      ;
; 0.800 ; arm:arm|datapath:dp|regfile:rf|rf~289                   ; dmem:dmem|RAM~2017                                      ; clk          ; clk         ; 0.000        ; -0.153     ; 0.731      ;
; 0.811 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~33                    ; clk          ; clk         ; 0.000        ; 0.047      ; 0.942      ;
; 0.853 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.981      ;
; 0.859 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~291                   ; clk          ; clk         ; 0.000        ; 0.235      ; 1.178      ;
; 0.878 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~35                    ; clk          ; clk         ; 0.000        ; 0.218      ; 1.180      ;
; 0.880 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~260                   ; clk          ; clk         ; 0.000        ; 0.029      ; 0.993      ;
; 0.889 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 1.013      ;
; 0.892 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~454                   ; clk          ; clk         ; 0.000        ; -0.154     ; 0.822      ;
; 0.894 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~4                     ; clk          ; clk         ; 0.000        ; 0.014      ; 0.992      ;
; 0.931 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~197                   ; clk          ; clk         ; 0.000        ; 0.238      ; 1.253      ;
; 0.931 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~293                   ; clk          ; clk         ; 0.000        ; 0.238      ; 1.253      ;
; 0.946 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~37                    ; clk          ; clk         ; 0.000        ; 0.222      ; 1.252      ;
; 0.947 ; dmem:dmem|RAM~1888                                      ; arm:arm|datapath:dp|regfile:rf|rf~448                   ; clk          ; clk         ; 0.000        ; 0.238      ; 1.269      ;
; 0.951 ; arm:arm|datapath:dp|flopr:pcreg|q[11]                   ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; clk          ; clk         ; 0.000        ; 0.221      ; 1.256      ;
; 0.957 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~417                   ; clk          ; clk         ; 0.000        ; 0.059      ; 1.100      ;
; 0.959 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; dmem:dmem|RAM~2018                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 1.080      ;
; 0.959 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 1.083      ;
; 0.964 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~295                   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.111      ;
; 0.975 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~193                   ; clk          ; clk         ; 0.000        ; 0.096      ; 1.155      ;
; 0.977 ; arm:arm|datapath:dp|flopr:pcreg|q[9]                    ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; clk          ; clk         ; 0.000        ; 0.220      ; 1.281      ;
; 0.980 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~39                    ; clk          ; clk         ; 0.000        ; 0.047      ; 1.111      ;
; 0.986 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~225                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.143      ;
; 0.987 ; arm:arm|datapath:dp|flopr:pcreg|q[11]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.217      ; 1.288      ;
; 0.987 ; arm:arm|datapath:dp|regfile:rf|rf~338                   ; dmem:dmem|RAM~2034                                      ; clk          ; clk         ; 0.000        ; -0.135     ; 0.936      ;
; 0.987 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.050      ; 1.121      ;
; 0.991 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~5                     ; clk          ; clk         ; 0.000        ; 0.233      ; 1.308      ;
; 0.996 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~321                   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.150      ;
; 0.999 ; arm:arm|datapath:dp|regfile:rf|rf~104                   ; dmem:dmem|RAM~2024                                      ; clk          ; clk         ; 0.000        ; -0.153     ; 0.930      ;
; 1.001 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~97                    ; clk          ; clk         ; 0.000        ; 0.058      ; 1.143      ;
; 1.003 ; arm:arm|datapath:dp|flopr:pcreg|q[8]                    ; arm:arm|datapath:dp|regfile:rf|rf~357                   ; clk          ; clk         ; 0.000        ; 0.224      ; 1.311      ;
; 1.006 ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.213      ; 1.303      ;
; 1.019 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~389                   ; clk          ; clk         ; 0.000        ; 0.217      ; 1.320      ;
; 1.021 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~259                   ; clk          ; clk         ; 0.000        ; 0.217      ; 1.322      ;
; 1.022 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~131                   ; clk          ; clk         ; 0.000        ; 0.233      ; 1.339      ;
; 1.023 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.161      ;
; 1.024 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~195                   ; clk          ; clk         ; 0.000        ; 0.237      ; 1.345      ;
; 1.024 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~163                   ; clk          ; clk         ; 0.000        ; 0.238      ; 1.346      ;
; 1.027 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~451                   ; clk          ; clk         ; 0.000        ; 0.217      ; 1.328      ;
; 1.028 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~323                   ; clk          ; clk         ; 0.000        ; 0.222      ; 1.334      ;
; 1.029 ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 1.149      ;
; 1.031 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~161                   ; clk          ; clk         ; 0.000        ; 0.060      ; 1.175      ;
; 1.037 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~324                   ; clk          ; clk         ; 0.000        ; 0.039      ; 1.160      ;
; 1.039 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~196                   ; clk          ; clk         ; 0.000        ; 0.028      ; 1.151      ;
; 1.042 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~292                   ; clk          ; clk         ; 0.000        ; 0.029      ; 1.155      ;
; 1.047 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; clk          ; clk         ; 0.000        ; 0.050      ; 1.181      ;
; 1.049 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~100                   ; clk          ; clk         ; 0.000        ; 0.025      ; 1.158      ;
; 1.052 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~423                   ; clk          ; clk         ; 0.000        ; 0.048      ; 1.184      ;
; 1.053 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~356                   ; clk          ; clk         ; 0.000        ; 0.013      ; 1.150      ;
; 1.054 ; arm:arm|datapath:dp|regfile:rf|rf~242                   ; dmem:dmem|RAM~2034                                      ; clk          ; clk         ; 0.000        ; -0.120     ; 1.018      ;
; 1.055 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~132                   ; clk          ; clk         ; 0.000        ; 0.012      ; 1.151      ;
; 1.059 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~3                     ; clk          ; clk         ; 0.000        ; 0.239      ; 1.382      ;
; 1.063 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~227                   ; clk          ; clk         ; 0.000        ; 0.221      ; 1.368      ;
; 1.067 ; arm:arm|datapath:dp|regfile:rf|rf~353                   ; dmem:dmem|RAM~2017                                      ; clk          ; clk         ; 0.000        ; 0.035      ; 1.186      ;
; 1.069 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~99                    ; clk          ; clk         ; 0.000        ; 0.235      ; 1.388      ;
; 1.075 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~388                   ; clk          ; clk         ; 0.000        ; -0.173     ; 0.986      ;
; 1.077 ; arm:arm|datapath:dp|flopr:pcreg|q[10]                   ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; clk          ; clk         ; 0.000        ; 0.053      ; 1.214      ;
; 1.081 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~387                   ; clk          ; clk         ; 0.000        ; 0.223      ; 1.388      ;
; 1.087 ; arm:arm|datapath:dp|regfile:rf|rf~122                   ; dmem:dmem|RAM~1082                                      ; clk          ; clk         ; 0.000        ; -0.157     ; 1.014      ;
; 1.087 ; arm:arm|datapath:dp|regfile:rf|rf~122                   ; dmem:dmem|RAM~1722                                      ; clk          ; clk         ; 0.000        ; -0.157     ; 1.014      ;
; 1.088 ; arm:arm|datapath:dp|regfile:rf|rf~97                    ; dmem:dmem|RAM~2017                                      ; clk          ; clk         ; 0.000        ; -0.153     ; 1.019      ;
; 1.090 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~129                   ; clk          ; clk         ; 0.000        ; 0.059      ; 1.233      ;
; 1.093 ; arm:arm|datapath:dp|flopr:pcreg|q[12]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.231      ;
; 1.093 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.231      ;
; 1.097 ; arm:arm|datapath:dp|flopr:pcreg|q[0]                    ; dmem:dmem|RAM~2016                                      ; clk          ; clk         ; 0.000        ; 0.039      ; 1.220      ;
; 1.098 ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; arm:arm|datapath:dp|regfile:rf|rf~357                   ; clk          ; clk         ; 0.000        ; 0.224      ; 1.406      ;
; 1.103 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~6                     ; clk          ; clk         ; 0.000        ; 0.070      ; 1.257      ;
; 1.104 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~257                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.232      ;
; 1.105 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~357                   ; clk          ; clk         ; 0.000        ; 0.224      ; 1.413      ;
; 1.106 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.234      ;
; 1.110 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~67                    ; clk          ; clk         ; 0.000        ; 0.232      ; 1.426      ;
; 1.114 ; arm:arm|datapath:dp|flopr:pcreg|q[8]                    ; arm:arm|datapath:dp|regfile:rf|rf~359                   ; clk          ; clk         ; 0.000        ; 0.224      ; 1.422      ;
; 1.115 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~421                   ; clk          ; clk         ; 0.000        ; 0.218      ; 1.417      ;
; 1.116 ; arm:arm|datapath:dp|regfile:rf|rf~385                   ; dmem:dmem|RAM~2017                                      ; clk          ; clk         ; 0.000        ; -0.134     ; 1.066      ;
; 1.116 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.244      ;
; 1.121 ; arm:arm|datapath:dp|flopr:pcreg|q[11]                   ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; clk          ; clk         ; 0.000        ; 0.231      ; 1.436      ;
; 1.123 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; dmem:dmem|RAM~995                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 1.244      ;
; 1.123 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; dmem:dmem|RAM~2019                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 1.244      ;
; 1.124 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; clk          ; clk         ; 0.000        ; -0.138     ; 1.070      ;
; 1.128 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~133                   ; clk          ; clk         ; 0.000        ; 0.233      ; 1.445      ;
; 1.133 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~1761                                      ; clk          ; clk         ; 0.000        ; 0.032      ; 1.249      ;
; 1.136 ; port:inport|OUT[4]                                      ; arm:arm|datapath:dp|regfile:rf|rf~164                   ; clk          ; clk         ; 0.000        ; 0.028      ; 1.248      ;
; 1.138 ; dmem:dmem|RAM~896                                       ; arm:arm|datapath:dp|regfile:rf|rf~448                   ; clk          ; clk         ; 0.000        ; 0.235      ; 1.457      ;
; 1.140 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~65                    ; clk          ; clk         ; 0.000        ; 0.041      ; 1.265      ;
; 1.141 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~449                   ; clk          ; clk         ; 0.000        ; 0.058      ; 1.283      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -16.607    ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -16.607    ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -33778.442 ; 0.0   ; 0.0      ; 0.0     ; -3341.473           ;
;  clk             ; -33778.442 ; 0.000 ; N/A      ; N/A     ; -3341.473           ;
+------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; OUTport[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; reset1                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUTport[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUTport[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUTport[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUTport[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUTport[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; OUTport[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUTport[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; OUTport[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; OUTport[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUTport[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUTport[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; OUTport[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 41    ; 41   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; INport[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset1     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; OUTport[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; INport[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset1     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; OUTport[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Thu Nov 10 10:25:36 2022
Info: Command: quartus_sta parcial2 -c parcial2
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'parcial2.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -16.607
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -16.607          -33778.442 clk 
Info (332146): Worst-case hold slack is 0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.343               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2580.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -14.833
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.833          -30106.739 clk 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.299               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2580.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -9.313
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.313          -18567.843 clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -3341.473 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4873 megabytes
    Info: Processing ended: Thu Nov 10 10:25:44 2022
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:08


