github 上有 2018 年的 ICLAB

看完覺得 wtf

那個 design 根本比這學期的 lab 還要簡單

不過這次的 final project 跟 midterm project 一樣

要求設計須有 DRAM/SRAM(cache)/REG 三層架構

我 midterm project 的架構設計的挺好的

基本上把 midterm project 的架構直接照抄

ALU 部分改一下

蠻快就寫好了

比較困難的是如何產生合法的 testcase

這部分可以參考我的 python

最後排名班上第五 <3
