# Generated by Yosys 0.62+39 (git sha1 131911291-dirty, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 17
attribute \src "dut.sv:34.1-36.10"
module \wandwor_bar
  attribute \src "dut.sv:34.32-34.34"
  wire width 8 input 1 \I0
  attribute \src "dut.sv:34.36-34.38"
  wire width 8 input 2 \I1
  attribute \src "dut.sv:34.53-34.54"
  wire width 8 output 3 \O
  cell $add $add$dut.sv:35$2
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \I0
    connect \B \I1
    connect \Y \O
  end
end
attribute \top 1
attribute \src "dut.sv:13.1-28.10"
module \wandwor_test1
  attribute \src "dut.sv:13.23-13.24"
  wire width 4 input 1 \A
  attribute \src "dut.sv:13.26-13.27"
  wire width 4 input 2 \B
  attribute \src "dut.sv:13.29-13.30"
  wire width 4 input 3 \C
  attribute \src "dut.sv:13.32-13.33"
  wire width 4 input 4 \D
  attribute \src "dut.sv:13.35-13.36"
  attribute \wor 1
  wire width 4 output 5 \X
  attribute \src "dut.sv:13.38-13.39"
  attribute \wand 1
  wire width 4 output 6 \Y
  attribute \src "dut.sv:13.41-13.42"
  wire output 7 \Z
  wire width 4 $auto$rtlil.cc:3386:And$14
  wire width 4 $auto$hierarchy.cc:1419:execute$7
  wire width 4 $auto$hierarchy.cc:1419:execute$8
  wire width 4 $auto$rtlil.cc:3387:Or$10
  cell $reduce_xor $reduce_xor$dut.sv:27$5
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \Y_WIDTH 1
    connect \A { \X \Y }
    connect \Y \Z
  end
  cell \wandwor_bar \bar_inst
    connect \I0 { \A \B }
    connect \I1 { \B \A }
    connect \O { $auto$hierarchy.cc:1419:execute$8 $auto$hierarchy.cc:1419:execute$7 }
  end
  cell $or $auto$hierarchy.cc:1460:execute$9
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \B_WIDTH 4
    parameter \Y_WIDTH 4
    connect \A \C
    connect \B \D
    connect \Y $auto$rtlil.cc:3387:Or$10
  end
  cell $or $auto$hierarchy.cc:1460:execute$11
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \B_WIDTH 4
    parameter \Y_WIDTH 4
    connect \A $auto$rtlil.cc:3387:Or$10
    connect \B $auto$hierarchy.cc:1419:execute$8
    connect \Y \X
  end
  cell $and $auto$hierarchy.cc:1458:execute$13
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \B_WIDTH 4
    parameter \Y_WIDTH 4
    connect \A \C
    connect \B \D
    connect \Y $auto$rtlil.cc:3386:And$14
  end
  cell $and $auto$hierarchy.cc:1458:execute$15
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \B_WIDTH 4
    parameter \Y_WIDTH 4
    connect \A $auto$rtlil.cc:3386:And$14
    connect \B $auto$hierarchy.cc:1419:execute$7
    connect \Y \Y
  end
end
