# Today's Topics

### 페이지 테이블의 크기를 줄이는 방법?
### 주소 번역 시간을 줄이는 방법?

---
# Page Tables

### 페이지 테이블의 공간 오버헤드
- 4KB 페이지의 32비트 주소 공간에 대한 페이지 테이블 크기 = 약 4MB(프로세스)
- 예를 들면
  \- 가상 주소: 32비트(4G), 페이지 크기: 4KB(=2<sup>12</sup>)
  \- 페이지 테이블 엔트리: 2<sup>20</sup>, 4바이트/PTE

### 이 오버헤드를 줄이는 방법?
- 관찰(Observation) : 주소 공간에서 실제 사용중인 부분만 매핑하면 된다.\
  \- 전체 주소 공간의 극히 일부

### 사용 중인 것만 매핑하는 방법?
- 페이지 테이블 구조를 동적으로 확장 가능하게 한다.
  \- 링크드 리스트 또는 트리?
- 다른 수준의 간접화(Indirection) 사용
  \- Two-level, 계층형(hierarchical), 해시형 등

---
# Two-level Page Tables (1)

![[운영체제 필기노트/11.vm2/4p.png]]

---
# Two-level Page Tables (2)

### 2단계(Two-level) 페이지 테이블
- 가상 주소에는 다음과 같은 세 부분이 있다.
  ![[5p-1.png]]
- 마스터 페이지 테이블(Master page)
  \- 마스터 페이지 번호 -> 보조 페이지 테이블
- 보조 페이지 테이블(Secondary page)
  \- 보조 페이지 번호 -> 페이지 프레임 번호
    ![[5p-2.png]]
    
---
# Two-level Page Tables (3)

### 예시
- 32비트 주소 공간, 4KB 페이지, 4바이트/PTE
- 한 페이지에 마스터 페이지 테이블 만들기(4KB)
  ![[운영체제 필기노트/11.vm2/6p.png]]
  단점 : 메모리에 접근하기 위한 단계가 많아짐 -> 속도 감소, 시간 오버헤드

---
# Multi-level Page Tables

### Alpha AXP 아키텍처에서의 주소 변환

![[7p.png]]

- 3단계 페이지 테이블
- 64비트 주소를 3개의 세그먼트로 나눈다
  -\ seg0(0x): 사용자 코드
  \- seg1 (11): 사용자 스택
  \- kseg (10): 커널
- 알파 21064
  \- 페이지 크기: 8KB
  \- 가상 주소: 43비트
  \- 각 페이지 테이블은 한 페이지 길이이다.

---
# Hashed Page Tables (1)
### 예시

![[8p.png]]

---
# Hashed Page Tables (2)

### 해시 페이지 테이블
- ==**가상 페이지 번호**==가 해시 테이블에 해시됨
- 각 해시 테이블 항목에는 동일한 위치(충돌 시)로 해시되는 요소의 연결된 목록이 포함된다.
- 각 요소에는 다음이 포함된다.
  \- 가상 페이지 번호
  \- 매핑된 페이지 프레임 값
  \- 연결된 목록의 다음 요소에 대한 포인터

---
# Hashed Page Tables (3)

### 밀집된(Clustered) 페이지 테이블
- 해시 페이지 테이블의 변형
- 각 항목은 연속된 페이지 테이블 블록에 대한 매핑 정보를 저장한다.

![[운영체제 필기노트/11.vm2/10p.png]]

---
# Inverted Page Tables (1~2)

![[운영체제 필기노트/11.vm2/11p.png]]

### 반전(Inverted) 페이지 테이블
- 메모리의 각 실제 페이지에 대한 하나의 항목
- **==엔트리는 해당 실제 메모리 위치에 저장된 페이지의 가상 주소로 구성된다.==**
  \- 해당 페이지를 소유한 프로세스에 대한 정보와 함께
- **==PID를 관리해야 한다.==**
- 각 페이지 테이블을 저장하는 데 필요한 메모리 감소
- 페이지 참조 발생 시 테이블 검색에 필요한 시간 증가
- 해시 테이블을 사용하여 검색을 하나 또는 최대 몇 개의 페이지 테이블 항목으로 제한한다.

---
# Paging Page Tables

### 주소 지정 페이지 테이블
- 페이지 테이블은 어디에 저장되어 있을까?(그리고 어떤 주소 공간일까?)
- (1) 물리적 메모리
  \- 주소 지정이 간편하고 번역이 필요 없다
  \- 그러나 할당된 페이지 테이블은 VAS의 수명 동안 메모리를 소비한다.
- (2) 가상 메모리(OS 가상 주소 공간)
  \- 차가운(사용하지 않는) 페이지 테이블을 디스크로 호출할 수 있다.
  \- 그러나 페이지 테이블 주소 지정에는 번역이 필요하다.
  \- 외부 페이지 테이블을 호출하지 말 것(배선(wiring)이라고 함)
- 이제 페이지 테이블을 호출했으며 전체 OS 주소 공간도 호출할 수 있다.
  \- 특수 코드 및 데이터(예: 인터럽트 및 예외 처리기)를 배선해야 함.

---
# TLBs (1)

### 주소 번역을 효율적으로 해보자
### 원래 페이지 테이블 구성 방식은 ==**메모리 검색 비용이 2배**==이다.
- 한 번은 페이지 테이블을 조회하고, 다른 한 번은 데이터를 가져온다.
### Two-level 페이지 테이블은 ==**비용이 3배**==로 늘어난다!
- 페이지 테이블을 2번 조회하고, 3번째는 데이터를 가져온다.
- 이것은 페이지 테이블이 메모리에 있다고 가정한다.
  \- 그렇지 않으면 오버헤드가 더 커질 수 있다.
### 어떻게 하면 이것을 더 효율적으로 만들 수 있을까?
- 목표 : 가상 주소에서 가져오는 것이 물리적 주소에서 가져오는 것과 같은 효율성을 갖도록 한다.
- 하드웨어에서 가상-물리적 변환 ==**캐시**==
- ==**Translation Lookaside Buffer(TLB, 하드웨어, 캐시 메모리)**==
  \- 메모리 관리 장치(Memory Management Unit, MMU, 하드웨어)에 의해 관리되는 TLB

---
# TLBs (2)

### Translation Lookaside Buffers
- 가상 페이지 번호를 PTE로 변환
- ==**한 사이클 안에 수행 가능**==

![[운영체제 필기노트/11.vm2/16p.png]]

---
# TLBs (3)

### TLB는 ==**하드웨어**==로 구현된다.
- 완전 연관 캐시(Fully associative cache, 모든 항목이 병렬로 검색됨)
- ==**캐시 태그는 가상 페이지 번호**==이다.
- 캐시 값은 PTE(페이지 테이블의 항목)이다.
- PTE+offset을 사용하면 MMU가 물리적 주소를 직접 계산할 수 있다.

### 지역성을 이용하는 TLB
- 프로세스는 한 번에 소수의 페이지만 사용한다.
  \- TLB의 16~48개 항목이 일반적이다.(64~192KB)
  \- 프로세스의 "핫 세트" 또는 "작업 세트"를 유지할 수 있다.
- ==**따라서 적중률은 정말 중요하다
