<!DOCTYPE html>
<html lang="" xml:lang="">
<head>

  <meta charset="utf-8" />
  <meta http-equiv="X-UA-Compatible" content="IE=edge" />
  <title>5.2 Diseño del Simulador | Herramienta de simulación para dar soporte a la enseñanza de arquitectura de computadoras</title>
  <meta name="description" content="5.2 Diseño del Simulador | Herramienta de simulación para dar soporte a la enseñanza de arquitectura de computadoras" />
  <meta name="generator" content="bookdown 0.44 and GitBook 2.6.7" />

  <meta property="og:title" content="5.2 Diseño del Simulador | Herramienta de simulación para dar soporte a la enseñanza de arquitectura de computadoras" />
  <meta property="og:type" content="book" />
  
  
  <meta name="github-repo" content="ruiz-jose/Sim-x86-Tesis" />

  <meta name="twitter:card" content="summary" />
  <meta name="twitter:title" content="5.2 Diseño del Simulador | Herramienta de simulación para dar soporte a la enseñanza de arquitectura de computadoras" />
  
  
  

<meta name="author" content="Ruiz Jose Maria" />


<meta name="date" content="2025-01-01" />

  <meta name="viewport" content="width=device-width, initial-scale=1" />
  <meta name="apple-mobile-web-app-capable" content="yes" />
  <meta name="apple-mobile-web-app-status-bar-style" content="black" />
  
  
<link rel="prev" href="requisitos-de-la-herramienta-y-su-justificación.html"/>
<link rel="next" href="ciclo-de-la-instrucción.html"/>
<script src="libs/jquery-3.6.0/jquery-3.6.0.min.js"></script>
<script src="https://cdn.jsdelivr.net/npm/fuse.js@6.4.6/dist/fuse.min.js"></script>
<link href="libs/gitbook-2.6.7/css/style.css" rel="stylesheet" />
<link href="libs/gitbook-2.6.7/css/plugin-table.css" rel="stylesheet" />
<link href="libs/gitbook-2.6.7/css/plugin-bookdown.css" rel="stylesheet" />
<link href="libs/gitbook-2.6.7/css/plugin-highlight.css" rel="stylesheet" />
<link href="libs/gitbook-2.6.7/css/plugin-search.css" rel="stylesheet" />
<link href="libs/gitbook-2.6.7/css/plugin-fontsettings.css" rel="stylesheet" />
<link href="libs/gitbook-2.6.7/css/plugin-clipboard.css" rel="stylesheet" />








<link href="libs/anchor-sections-1.1.0/anchor-sections.css" rel="stylesheet" />
<link href="libs/anchor-sections-1.1.0/anchor-sections-hash.css" rel="stylesheet" />
<script src="libs/anchor-sections-1.1.0/anchor-sections.js"></script>
<script src="libs/kePrint-0.0.1/kePrint.js"></script>
<link href="libs/lightable-0.0.1/lightable.css" rel="stylesheet" />
<link href="libs/bsTable-3.3.7/bootstrapTable.min.css" rel="stylesheet" />
<script src="libs/bsTable-3.3.7/bootstrapTable.js"></script>


<style type="text/css">
pre > code.sourceCode { white-space: pre; position: relative; }
pre > code.sourceCode > span { display: inline-block; line-height: 1.25; }
pre > code.sourceCode > span:empty { height: 1.2em; }
.sourceCode { overflow: visible; }
code.sourceCode > span { color: inherit; text-decoration: inherit; }
pre.sourceCode { margin: 0; }
@media screen {
div.sourceCode { overflow: auto; }
}
@media print {
pre > code.sourceCode { white-space: pre-wrap; }
pre > code.sourceCode > span { text-indent: -5em; padding-left: 5em; }
}
pre.numberSource code
  { counter-reset: source-line 0; }
pre.numberSource code > span
  { position: relative; left: -4em; counter-increment: source-line; }
pre.numberSource code > span > a:first-child::before
  { content: counter(source-line);
    position: relative; left: -1em; text-align: right; vertical-align: baseline;
    border: none; display: inline-block;
    -webkit-touch-callout: none; -webkit-user-select: none;
    -khtml-user-select: none; -moz-user-select: none;
    -ms-user-select: none; user-select: none;
    padding: 0 4px; width: 4em;
    color: #aaaaaa;
  }
pre.numberSource { margin-left: 3em; border-left: 1px solid #aaaaaa;  padding-left: 4px; }
div.sourceCode
  {   }
@media screen {
pre > code.sourceCode > span > a:first-child::before { text-decoration: underline; }
}
code span.al { color: #ff0000; font-weight: bold; } /* Alert */
code span.an { color: #60a0b0; font-weight: bold; font-style: italic; } /* Annotation */
code span.at { color: #7d9029; } /* Attribute */
code span.bn { color: #40a070; } /* BaseN */
code span.bu { color: #008000; } /* BuiltIn */
code span.cf { color: #007020; font-weight: bold; } /* ControlFlow */
code span.ch { color: #4070a0; } /* Char */
code span.cn { color: #880000; } /* Constant */
code span.co { color: #60a0b0; font-style: italic; } /* Comment */
code span.cv { color: #60a0b0; font-weight: bold; font-style: italic; } /* CommentVar */
code span.do { color: #ba2121; font-style: italic; } /* Documentation */
code span.dt { color: #902000; } /* DataType */
code span.dv { color: #40a070; } /* DecVal */
code span.er { color: #ff0000; font-weight: bold; } /* Error */
code span.ex { } /* Extension */
code span.fl { color: #40a070; } /* Float */
code span.fu { color: #06287e; } /* Function */
code span.im { color: #008000; font-weight: bold; } /* Import */
code span.in { color: #60a0b0; font-weight: bold; font-style: italic; } /* Information */
code span.kw { color: #007020; font-weight: bold; } /* Keyword */
code span.op { color: #666666; } /* Operator */
code span.ot { color: #007020; } /* Other */
code span.pp { color: #bc7a00; } /* Preprocessor */
code span.sc { color: #4070a0; } /* SpecialChar */
code span.ss { color: #bb6688; } /* SpecialString */
code span.st { color: #4070a0; } /* String */
code span.va { color: #19177c; } /* Variable */
code span.vs { color: #4070a0; } /* VerbatimString */
code span.wa { color: #60a0b0; font-weight: bold; font-style: italic; } /* Warning */
</style>

<style type="text/css">
  
  div.hanging-indent{margin-left: 1.5em; text-indent: -1.5em;}
</style>
<style type="text/css">
/* Used with Pandoc 2.11+ new --citeproc when CSL is used */
div.csl-bib-body { }
div.csl-entry {
  clear: both;
}
.hanging div.csl-entry {
  margin-left:2em;
  text-indent:-2em;
}
div.csl-left-margin {
  min-width:2em;
  float:left;
}
div.csl-right-inline {
  margin-left:2em;
  padding-left:1em;
}
div.csl-indent {
  margin-left: 2em;
}
</style>

<link rel="stylesheet" href="style.css" type="text/css" />
</head>

<body>



  <div class="book without-animation with-summary font-size-2 font-family-1" data-basepath=".">

    <div class="book-summary">
      <nav role="navigation">

<ul class="summary">
<li><a href="./">Sim-x86</a></li>

<li class="divider"></li>
<li class="chapter" data-level="" data-path="index.html"><a href="index.html"><i class="fa fa-check"></i>Resumen</a></li>
<li class="chapter" data-level="" data-path="agradecimientos.html"><a href="agradecimientos.html"><i class="fa fa-check"></i>Agradecimientos</a></li>
<li class="chapter" data-level="1" data-path="intro.html"><a href="intro.html"><i class="fa fa-check"></i><b>1</b> Introducción</a>
<ul>
<li class="chapter" data-level="1.1" data-path="justificación.html"><a href="justificación.html"><i class="fa fa-check"></i><b>1.1</b> Justificación</a></li>
<li class="chapter" data-level="1.2" data-path="objetivos.html"><a href="objetivos.html"><i class="fa fa-check"></i><b>1.2</b> Objetivos</a></li>
<li class="chapter" data-level="1.3" data-path="metodología-de-desarrollo.html"><a href="metodología-de-desarrollo.html"><i class="fa fa-check"></i><b>1.3</b> Metodología de desarrollo</a></li>
<li class="chapter" data-level="1.4" data-path="organización-del-documento.html"><a href="organización-del-documento.html"><i class="fa fa-check"></i><b>1.4</b> Organización del documento</a></li>
</ul></li>
<li class="chapter" data-level="2" data-path="arquitectura.html"><a href="arquitectura.html"><i class="fa fa-check"></i><b>2</b> Arquitectura de computadoras</a>
<ul>
<li class="chapter" data-level="2.1" data-path="introducción-a-la-arquitectura-de-computadoras.html"><a href="introducción-a-la-arquitectura-de-computadoras.html"><i class="fa fa-check"></i><b>2.1</b> Introducción a la arquitectura de computadoras</a></li>
<li class="chapter" data-level="2.2" data-path="arquitecturas-von-neumann-y-harvard.html"><a href="arquitecturas-von-neumann-y-harvard.html"><i class="fa fa-check"></i><b>2.2</b> Arquitecturas Von Neumann y Harvard</a>
<ul>
<li class="chapter" data-level="2.2.1" data-path="arquitecturas-von-neumann-y-harvard.html"><a href="arquitecturas-von-neumann-y-harvard.html#arquitectura-von-neumann"><i class="fa fa-check"></i><b>2.2.1</b> Arquitectura Von Neumann</a></li>
<li class="chapter" data-level="2.2.2" data-path="arquitecturas-von-neumann-y-harvard.html"><a href="arquitecturas-von-neumann-y-harvard.html#arquitectura-harvard"><i class="fa fa-check"></i><b>2.2.2</b> Arquitectura Harvard</a></li>
<li class="chapter" data-level="2.2.3" data-path="arquitecturas-von-neumann-y-harvard.html"><a href="arquitecturas-von-neumann-y-harvard.html#comparativa-entre-von-neumann-y-harvard"><i class="fa fa-check"></i><b>2.2.3</b> Comparativa entre Von Neumann y Harvard</a></li>
<li class="chapter" data-level="2.2.4" data-path="arquitecturas-von-neumann-y-harvard.html"><a href="arquitecturas-von-neumann-y-harvard.html#arquitecturas-híbridas"><i class="fa fa-check"></i><b>2.2.4</b> Arquitecturas híbridas</a></li>
</ul></li>
<li class="chapter" data-level="2.3" data-path="tipos-de-arquitecturas.html"><a href="tipos-de-arquitecturas.html"><i class="fa fa-check"></i><b>2.3</b> Tipos de arquitecturas</a>
<ul>
<li class="chapter" data-level="2.3.1" data-path="tipos-de-arquitecturas.html"><a href="tipos-de-arquitecturas.html#arquitectura-x86"><i class="fa fa-check"></i><b>2.3.1</b> Arquitectura x86</a></li>
<li class="chapter" data-level="2.3.2" data-path="tipos-de-arquitecturas.html"><a href="tipos-de-arquitecturas.html#arquitectura-arm"><i class="fa fa-check"></i><b>2.3.2</b> Arquitectura ARM</a></li>
<li class="chapter" data-level="2.3.3" data-path="tipos-de-arquitecturas.html"><a href="tipos-de-arquitecturas.html#arquitectura-risc-v"><i class="fa fa-check"></i><b>2.3.3</b> Arquitectura RISC-V</a></li>
<li class="chapter" data-level="2.3.4" data-path="tipos-de-arquitecturas.html"><a href="tipos-de-arquitecturas.html#comparativa-entre-arquitecturas"><i class="fa fa-check"></i><b>2.3.4</b> Comparativa entre arquitecturas</a></li>
</ul></li>
<li class="chapter" data-level="2.4" data-path="repertorio-de-instrucciones.html"><a href="repertorio-de-instrucciones.html"><i class="fa fa-check"></i><b>2.4</b> Repertorio de instrucciones</a>
<ul>
<li class="chapter" data-level="2.4.1" data-path="repertorio-de-instrucciones.html"><a href="repertorio-de-instrucciones.html#características-clave-del-isa"><i class="fa fa-check"></i><b>2.4.1</b> Características clave del ISA</a></li>
<li class="chapter" data-level="2.4.2" data-path="repertorio-de-instrucciones.html"><a href="repertorio-de-instrucciones.html#modos-de-direccionamiento"><i class="fa fa-check"></i><b>2.4.2</b> Modos de direccionamiento</a></li>
<li class="chapter" data-level="2.4.3" data-path="repertorio-de-instrucciones.html"><a href="repertorio-de-instrucciones.html#formato-de-las-instrucciones"><i class="fa fa-check"></i><b>2.4.3</b> Formato de las instrucciones</a></li>
<li class="chapter" data-level="2.4.4" data-path="repertorio-de-instrucciones.html"><a href="repertorio-de-instrucciones.html#comparativa-de-repertorios-de-instrucciones"><i class="fa fa-check"></i><b>2.4.4</b> Comparativa de repertorios de instrucciones</a></li>
</ul></li>
<li class="chapter" data-level="2.5" data-path="filosofías-cisc-y-risc.html"><a href="filosofías-cisc-y-risc.html"><i class="fa fa-check"></i><b>2.5</b> Filosofías CISC y RISC</a>
<ul>
<li class="chapter" data-level="2.5.1" data-path="filosofías-cisc-y-risc.html"><a href="filosofías-cisc-y-risc.html#cisc"><i class="fa fa-check"></i><b>2.5.1</b> CISC</a></li>
<li class="chapter" data-level="2.5.2" data-path="filosofías-cisc-y-risc.html"><a href="filosofías-cisc-y-risc.html#RISC"><i class="fa fa-check"></i><b>2.5.2</b> RISC</a></li>
<li class="chapter" data-level="2.5.3" data-path="filosofías-cisc-y-risc.html"><a href="filosofías-cisc-y-risc.html#comparativa-entre-cisc-y-risc"><i class="fa fa-check"></i><b>2.5.3</b> Comparativa entre CISC y RISC</a></li>
</ul></li>
<li class="chapter" data-level="2.6" data-path="arquitectura-x86-1.html"><a href="arquitectura-x86-1.html"><i class="fa fa-check"></i><b>2.6</b> Arquitectura x86</a>
<ul>
<li class="chapter" data-level="2.6.1" data-path="arquitectura-x86-1.html"><a href="arquitectura-x86-1.html#evolución-de-la-arquitectura-x86"><i class="fa fa-check"></i><b>2.6.1</b> Evolución de la arquitectura x86</a></li>
<li class="chapter" data-level="2.6.2" data-path="arquitectura-x86-1.html"><a href="arquitectura-x86-1.html#repertorio-de-instrucciones-x86"><i class="fa fa-check"></i><b>2.6.2</b> Repertorio de instrucciones x86</a></li>
</ul></li>
<li class="chapter" data-level="2.7" data-path="lenguaje-máquina-y-lenguaje-ensamblador.html"><a href="lenguaje-máquina-y-lenguaje-ensamblador.html"><i class="fa fa-check"></i><b>2.7</b> Lenguaje máquina y lenguaje ensamblador</a>
<ul>
<li class="chapter" data-level="2.7.1" data-path="lenguaje-máquina-y-lenguaje-ensamblador.html"><a href="lenguaje-máquina-y-lenguaje-ensamblador.html#ensamblador"><i class="fa fa-check"></i><b>2.7.1</b> Ensamblador</a></li>
<li class="chapter" data-level="2.7.2" data-path="lenguaje-máquina-y-lenguaje-ensamblador.html"><a href="lenguaje-máquina-y-lenguaje-ensamblador.html#ensambladores-x86"><i class="fa fa-check"></i><b>2.7.2</b> Ensambladores x86</a></li>
</ul></li>
</ul></li>
<li class="chapter" data-level="3" data-path="simulacion.html"><a href="simulacion.html"><i class="fa fa-check"></i><b>3</b> Simulación</a>
<ul>
<li class="chapter" data-level="3.1" data-path="introducción-a-la-simulación.html"><a href="introducción-a-la-simulación.html"><i class="fa fa-check"></i><b>3.1</b> Introducción a la simulación</a>
<ul>
<li class="chapter" data-level="3.1.1" data-path="introducción-a-la-simulación.html"><a href="introducción-a-la-simulación.html#aplicaciones-de-la-simulación-en-la-industria"><i class="fa fa-check"></i><b>3.1.1</b> Aplicaciones de la simulación en la industria</a></li>
</ul></li>
<li class="chapter" data-level="3.2" data-path="simulación-en-la-educación.html"><a href="simulación-en-la-educación.html"><i class="fa fa-check"></i><b>3.2</b> Simulación en la educación</a>
<ul>
<li class="chapter" data-level="3.2.1" data-path="simulación-en-la-educación.html"><a href="simulación-en-la-educación.html#el-rol-de-la-simulación-en-la-enseñanza-de-arquitectura-de-computadoras"><i class="fa fa-check"></i><b>3.2.1</b> El rol de la simulación en la enseñanza de Arquitectura de Computadoras</a></li>
</ul></li>
<li class="chapter" data-level="3.3" data-path="el-formalismo-devs-discrete-event-system-specification.html"><a href="el-formalismo-devs-discrete-event-system-specification.html"><i class="fa fa-check"></i><b>3.3</b> El Formalismo DEVS (Discrete Event System Specification)</a>
<ul>
<li class="chapter" data-level="3.3.1" data-path="el-formalismo-devs-discrete-event-system-specification.html"><a href="el-formalismo-devs-discrete-event-system-specification.html#estructura-del-formalismo-devs"><i class="fa fa-check"></i><b>3.3.1</b> Estructura del formalismo DEVS</a></li>
<li class="chapter" data-level="3.3.2" data-path="el-formalismo-devs-discrete-event-system-specification.html"><a href="el-formalismo-devs-discrete-event-system-specification.html#aplicaciones-del-formalismo-devs"><i class="fa fa-check"></i><b>3.3.2</b> Aplicaciones del formalismo DEVS</a></li>
<li class="chapter" data-level="3.3.3" data-path="el-formalismo-devs-discrete-event-system-specification.html"><a href="el-formalismo-devs-discrete-event-system-specification.html#devs-en-la-enseñanza-de-la-arquitectura-de-computadoras"><i class="fa fa-check"></i><b>3.3.3</b> DEVS en la enseñanza de la Arquitectura de Computadoras</a></li>
</ul></li>
</ul></li>
<li class="chapter" data-level="4" data-path="comparativa.html"><a href="comparativa.html"><i class="fa fa-check"></i><b>4</b> Comparativa de simuladores</a>
<ul>
<li class="chapter" data-level="4.1" data-path="estudios-similares.html"><a href="estudios-similares.html"><i class="fa fa-check"></i><b>4.1</b> Estudios similares</a></li>
<li class="chapter" data-level="4.2" data-path="simuladores-bajo-análisis.html"><a href="simuladores-bajo-análisis.html"><i class="fa fa-check"></i><b>4.2</b> Simuladores bajo análisis</a></li>
<li class="chapter" data-level="4.3" data-path="criterios-de-evaluación.html"><a href="criterios-de-evaluación.html"><i class="fa fa-check"></i><b>4.3</b> Criterios de evaluación</a></li>
<li class="chapter" data-level="4.4" data-path="selección-de-simuladores.html"><a href="selección-de-simuladores.html"><i class="fa fa-check"></i><b>4.4</b> Selección de simuladores</a></li>
<li class="chapter" data-level="4.5" data-path="participantes-en-la-evaluación.html"><a href="participantes-en-la-evaluación.html"><i class="fa fa-check"></i><b>4.5</b> Participantes en la evaluación</a></li>
<li class="chapter" data-level="4.6" data-path="análisis-comparativo.html"><a href="análisis-comparativo.html"><i class="fa fa-check"></i><b>4.6</b> Análisis comparativo</a>
<ul>
<li class="chapter" data-level="4.6.1" data-path="análisis-comparativo.html"><a href="análisis-comparativo.html#simple-8-bit-assembler-simulator"><i class="fa fa-check"></i><b>4.6.1</b> Simple 8-bit Assembler Simulator</a></li>
<li class="chapter" data-level="4.6.2" data-path="análisis-comparativo.html"><a href="análisis-comparativo.html#vonsim"><i class="fa fa-check"></i><b>4.6.2</b> VonSim</a></li>
<li class="chapter" data-level="4.6.3" data-path="análisis-comparativo.html"><a href="análisis-comparativo.html#emu8086"><i class="fa fa-check"></i><b>4.6.3</b> Emu8086</a></li>
</ul></li>
<li class="chapter" data-level="4.7" data-path="resultados.html"><a href="resultados.html"><i class="fa fa-check"></i><b>4.7</b> Resultados</a>
<ul>
<li class="chapter" data-level="4.7.1" data-path="resultados.html"><a href="resultados.html#publicación"><i class="fa fa-check"></i><b>4.7.1</b> Publicación</a></li>
</ul></li>
</ul></li>
<li class="chapter" data-level="5" data-path="desarrollo.html"><a href="desarrollo.html"><i class="fa fa-check"></i><b>5</b> Diseño y Construcción del Simulador</a>
<ul>
<li class="chapter" data-level="5.1" data-path="requisitos-de-la-herramienta-y-su-justificación.html"><a href="requisitos-de-la-herramienta-y-su-justificación.html"><i class="fa fa-check"></i><b>5.1</b> Requisitos de la herramienta y su justificación</a>
<ul>
<li class="chapter" data-level="5.1.1" data-path="requisitos-de-la-herramienta-y-su-justificación.html"><a href="requisitos-de-la-herramienta-y-su-justificación.html#justificación-del-uso-de-una-arquitectura-simplificada-en-el-simulador"><i class="fa fa-check"></i><b>5.1.1</b> Justificación del uso de una arquitectura simplificada en el simulador</a></li>
</ul></li>
<li class="chapter" data-level="5.2" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html"><i class="fa fa-check"></i><b>5.2</b> Diseño del Simulador</a>
<ul>
<li class="chapter" data-level="5.2.1" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html#vonsim-1"><i class="fa fa-check"></i><b>5.2.1</b> VonSim</a></li>
<li class="chapter" data-level="5.2.2" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html#las-modificaciones-principales-de-vonsim"><i class="fa fa-check"></i><b>5.2.2</b> Las modificaciones principales de VonSim</a></li>
<li class="chapter" data-level="5.2.3" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html#estructura-del-vonsim8"><i class="fa fa-check"></i><b>5.2.3</b> Estructura del VonSim8</a></li>
<li class="chapter" data-level="5.2.4" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html#unidad-de-control"><i class="fa fa-check"></i><b>5.2.4</b> Unidad de Control</a></li>
<li class="chapter" data-level="5.2.5" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html#alu"><i class="fa fa-check"></i><b>5.2.5</b> ALU</a></li>
<li class="chapter" data-level="5.2.6" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html#memoria-principal"><i class="fa fa-check"></i><b>5.2.6</b> Memoria principal</a></li>
<li class="chapter" data-level="5.2.7" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html#buses-y-multiplexores"><i class="fa fa-check"></i><b>5.2.7</b> Buses y multiplexores</a></li>
<li class="chapter" data-level="5.2.8" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html#repertorio-de-instrucciones-1"><i class="fa fa-check"></i><b>5.2.8</b> Repertorio de instrucciones</a></li>
<li class="chapter" data-level="5.2.9" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html#modos-de-direccionamiento-1"><i class="fa fa-check"></i><b>5.2.9</b> Modos de direccionamiento</a></li>
<li class="chapter" data-level="5.2.10" data-path="diseño-del-simulador.html"><a href="diseño-del-simulador.html#formato-de-instrucciones"><i class="fa fa-check"></i><b>5.2.10</b> Formato de instrucciones</a></li>
</ul></li>
<li class="chapter" data-level="5.3" data-path="ciclo-de-la-instrucción.html"><a href="ciclo-de-la-instrucción.html"><i class="fa fa-check"></i><b>5.3</b> Ciclo de la instrucción</a>
<ul>
<li class="chapter" data-level="5.3.1" data-path="ciclo-de-la-instrucción.html"><a href="ciclo-de-la-instrucción.html#etapa-1-captación"><i class="fa fa-check"></i><b>5.3.1</b> Etapa 1: Captación</a></li>
<li class="chapter" data-level="5.3.2" data-path="ciclo-de-la-instrucción.html"><a href="ciclo-de-la-instrucción.html#etapa-2-ejecución"><i class="fa fa-check"></i><b>5.3.2</b> Etapa 2: Ejecución</a></li>
</ul></li>
<li class="chapter" data-level="5.4" data-path="gestion-dispositivos-e-interrupciones.html"><a href="gestion-dispositivos-e-interrupciones.html"><i class="fa fa-check"></i><b>5.4</b> Gestion dispositivos e interrupciones</a>
<ul>
<li class="chapter" data-level="5.4.1" data-path="gestion-dispositivos-e-interrupciones.html"><a href="gestion-dispositivos-e-interrupciones.html#pila-y-subrutinas"><i class="fa fa-check"></i><b>5.4.1</b> Pila y Subrutinas</a></li>
<li class="chapter" data-level="5.4.2" data-path="gestion-dispositivos-e-interrupciones.html"><a href="gestion-dispositivos-e-interrupciones.html#interrupciones-y-llamadas-al-sistema"><i class="fa fa-check"></i><b>5.4.2</b> Interrupciones y llamadas al sistema</a></li>
<li class="chapter" data-level="5.4.3" data-path="gestion-dispositivos-e-interrupciones.html"><a href="gestion-dispositivos-e-interrupciones.html#llamadas-al-sistema"><i class="fa fa-check"></i><b>5.4.3</b> Llamadas al sistema</a></li>
<li class="chapter" data-level="5.4.4" data-path="gestion-dispositivos-e-interrupciones.html"><a href="gestion-dispositivos-e-interrupciones.html#pantalla"><i class="fa fa-check"></i><b>5.4.4</b> Pantalla</a></li>
<li class="chapter" data-level="5.4.5" data-path="gestion-dispositivos-e-interrupciones.html"><a href="gestion-dispositivos-e-interrupciones.html#teclado"><i class="fa fa-check"></i><b>5.4.5</b> Teclado</a></li>
<li class="chapter" data-level="5.4.6" data-path="gestion-dispositivos-e-interrupciones.html"><a href="gestion-dispositivos-e-interrupciones.html#módulo-de-entradasalida"><i class="fa fa-check"></i><b>5.4.6</b> Módulo de Entrada/Salida</a></li>
<li class="chapter" data-level="5.4.7" data-path="gestion-dispositivos-e-interrupciones.html"><a href="gestion-dispositivos-e-interrupciones.html#instrucciones-in-y-out"><i class="fa fa-check"></i><b>5.4.7</b> Instrucciones IN y OUT</a></li>
<li class="chapter" data-level="5.4.8" data-path="gestion-dispositivos-e-interrupciones.html"><a href="gestion-dispositivos-e-interrupciones.html#puertos-de-es"><i class="fa fa-check"></i><b>5.4.8</b> Puertos de E/S</a></li>
<li class="chapter" data-level="5.4.9" data-path="gestion-dispositivos-e-interrupciones.html"><a href="gestion-dispositivos-e-interrupciones.html#llaves-y-leds"><i class="fa fa-check"></i><b>5.4.9</b> Llaves y Leds</a></li>
<li class="chapter" data-level="5.4.10" data-path="gestion-dispositivos-e-interrupciones.html"><a href="gestion-dispositivos-e-interrupciones.html#etapa-de-ejecución-de-instrucciones"><i class="fa fa-check"></i><b>5.4.10</b> Etapa de ejecución de instrucciones</a></li>
</ul></li>
</ul></li>
<li class="chapter" data-level="" data-path="apéndices.html"><a href="apéndices.html"><i class="fa fa-check"></i>Apéndices</a>
<ul>
<li class="chapter" data-level="5.5" data-path="anexoA.html"><a href="anexoA.html"><i class="fa fa-check"></i><b>5.5</b> Anexo A: Protocolo de Entrevista Semiestructurada</a>
<ul>
<li class="chapter" data-level="5.5.1" data-path="anexoA.html"><a href="anexoA.html#introducción-a-cargo-del-entrevistador"><i class="fa fa-check"></i><b>5.5.1</b> Introducción (a cargo del entrevistador)</a></li>
<li class="chapter" data-level="5.5.2" data-path="anexoA.html"><a href="anexoA.html#datos-generales-del-entrevistado"><i class="fa fa-check"></i><b>5.5.2</b> Datos generales del entrevistado</a></li>
<li class="chapter" data-level="5.5.3" data-path="anexoA.html"><a href="anexoA.html#preguntas-principales"><i class="fa fa-check"></i><b>5.5.3</b> Preguntas principales</a></li>
<li class="chapter" data-level="5.5.4" data-path="anexoA.html"><a href="anexoA.html#cierre"><i class="fa fa-check"></i><b>5.5.4</b> Cierre</a></li>
</ul></li>
</ul></li>
<li class="chapter" data-level="6" data-path="Biblio.html"><a href="Biblio.html"><i class="fa fa-check"></i><b>6</b> Bibliografía</a></li>
<li class="divider"></li>
<li><a href="https://github.com/ruiz-jose/Sim-x86-Tesis" target="blank">Publicado con bookdown</a></li>

</ul>

      </nav>
    </div>

    <div class="book-body">
      <div class="body-inner">
        <div class="book-header" role="navigation">
          <h1>
            <i class="fa fa-circle-o-notch fa-spin"></i><a href="./">Herramienta de simulación para dar soporte a la enseñanza de arquitectura de computadoras</a>
          </h1>
        </div>

        <div class="page-wrapper" tabindex="-1" role="main">
          <div class="page-inner">

            <section class="normal" id="section-">
<div id="diseño-del-simulador" class="section level2 hasAnchor" number="5.2">
<h2><span class="header-section-number">5.2</span> Diseño del Simulador<a href="diseño-del-simulador.html#diseño-del-simulador" class="anchor-section" aria-label="Anchor link to header"></a></h2>
<p>El simulador implementado adopta la arquitectura de Von Neumann, reconocida por su simplicidad conceptual y operativa. En este modelo, los datos y las instrucciones comparten una única memoria, lo que permite tratar las instrucciones como datos <span class="citation">(<a href="#ref-stallings_computer_2021">Stallings 2021</a>)</span>.</p>
<div id="vonsim-1" class="section level3 hasAnchor" number="5.2.1">
<h3><span class="header-section-number">5.2.1</span> VonSim<a href="diseño-del-simulador.html#vonsim-1" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>VonSim<a href="#fn2" class="footnote-ref" id="fnref2"><sup>2</sup></a> <span class="citation">(<a href="#ref-vonsim">Facundo Quiroga 2020</a>)</span> es una herramienta diseñada específicamente para la enseñanza y el aprendizaje de la arquitectura y organización de computadoras, que sirvió de referencia por su enfoque educativo e interfaz intuitiva. A partir de esta herramienta se desarrolló VonSim8<a href="#fn3" class="footnote-ref" id="fnref3"><sup>3</sup></a>, adaptado para operar con registros y memoria de 8 bits, y diseñado para favorecer el aprendizaje progresivo.</p>
<p>La arquitectura detallada de VonSim, con su amplio repertorio de instrucciones y componentes, ofrece una visión integral del sistema. Sin embargo, dicha riqueza funcional puede abrumar a estudiantes en etapas iniciales. Por esta razón, VonSim8 implementa una simplificación estratégica para reducir la carga cognitiva en los primeros niveles de aprendizaje, promoviendo una asimilación progresiva de los conceptos fundamentales de la arquitectura de computadoras. A partir de esta base, se introdujeron diversas modificaciones en los componentes, instrucciones y funcionalidades del simulador, priorizando aquellos aspectos conceptuales que se abordan en el programa de la asignatura.</p>
<p>Las siguientes características posicionan a VonSim como una solución educativa integral:</p>
<ol style="list-style-type: decimal">
<li><p><strong>Entorno integrado de desarrollo y simulación:</strong> incluye un editor de código ensamblador con resaltado de sintaxis y un simulador para la ejecución de programas, facilitando el aprendizaje práctico. <span class="citation">(<a href="#ref-vonsim">Facundo Quiroga 2020</a>)</span>.</p></li>
<li><p><strong>Fundamento en arquitectura real:</strong> basado en el procesador Intel 8088, ofrece una referencia histórica y técnicamente relevante. <span class="citation">(<a href="#ref-intel8086manual">Intel Corporation 1979</a>)</span>.</p></li>
<li><p><strong>Componentes esenciales para el estudio:</strong> incorpora cuatro registros multipropósito de 16 bits, memoria principal de 32 kB, bus de direcciones de 16 bits y bus de datos de 8 bits, entre otros. <span class="citation">(<a href="#ref-stallings_computer_2021">Stallings 2021</a>)</span>.</p></li>
<li><p><strong>Gestión completa de interrupciones:</strong> Implementa tanto interrupciones por software (entrada/salida de datos) como interrupciones por hardware mediante un controlador de interrupciones programable (PIC), cubriendo aspectos fundamentales de la operación del sistema <span class="citation">(<a href="#ref-hennessy2017computer">John L. Hennessy and Patterson 2017a</a>)</span>.</p></li>
<li><p><strong>Simulación de periféricos:</strong> incorpora dispositivos como reloj, llaves, luces e impresora, inspirados en los especificados por la familia iAPX 88 de Intel, permitiendo simular interacciones complejas con el sistema.</p></li>
<li><p><strong>Enfoque pedagógico mediante simplificaciones estratégicas:</strong> no pretende ser un emulador fiel del 8088, sino una herramienta educativa que implementa simplificaciones deliberadas (repertorio de instrucciones reducido y codificación simplificada) para facilitar la comprensión en contextos educativos <span class="citation">(<a href="#ref-patt2019introduction">Patt and Patel 2019</a>)</span>.</p></li>
<li><p><strong>Desarrollo académico especializado:</strong> fue creado por Facundo Quiroga, Manuel Bustos Berrondo y Juan Martín Seery, con la colaboración de Andoni Zubimendi y César Estrebou, específicamente para las cátedras de Organización de Computadoras y Arquitectura de Computadoras de la Facultad de Informática de la Universidad Nacional de La Plata, garantizando su alineación con objetivos curriculares específicos.</p></li>
<li><p><strong>Fundamento en experiencia previa:</strong> se basa en el simulador MSX88, desarrollado en 1988 por Rubén de Diego Martínez para la Universidad Politécnica de Madrid, aprovechando décadas de experiencia acumulada en simuladores educativos.</p></li>
<li><p><strong>Accesibilidad y sostenibilidad:</strong> distribuido bajo licencia GNU Affero General Public License v3.0 con código fuente disponible en GitHub, y documentación bajo licencia CC BY-SA 4.0, facilitando su estudio, modificación y mejora continua <span class="citation">(<a href="#ref-opensource_licensing_2024">Open Source Initiative 2024</a>)</span>.</p></li>
</ol>
<div id="stack-tecnológico" class="section level4 hasAnchor" number="5.2.1.1">
<h4><span class="header-section-number">5.2.1.1</span> Stack tecnológico<a href="diseño-del-simulador.html#stack-tecnológico" class="anchor-section" aria-label="Anchor link to header"></a></h4>
<p>El proyecto VonSim está desarrollado íntegramente en TypeScript, lo que permite aprovechar el tipado estático, lograr mayor robustez del código y contar con mejor soporte para autocompletado y detección temprana de errores durante el desarrollo.</p>
<p>La organización del código sigue la estructura de un monorepositorio, compuesto por diversos paquetes especializados que cumplen funciones específicas:</p>
<ul>
<li>vonsim/assembler: ensamblador que traduce el código en lenguaje ensamblador a binario ejecutable.</li>
<li>vonsim/simulator: motor que ejecuta los programas ensamblados.</li>
<li>vonsim/app: aplicación web que proporciona la interfaz gráfica de usuario e integra el simulador.</li>
<li>vonsim/common: utilidades compartidas entre los distintos módulos.</li>
<li>eslint-config-vonsim: paquete para la configuración de reglas de estilo y buenas prácticas mediante ESLint.</li>
<li>vonsim/scripts y vonsim/tsconfig: paquetes de soporte con scripts de desarrollo y configuraciones específicas para TypeScript.</li>
<li>vonsim/docs: módulo destinado a la gestión de la documentación del proyecto.</li>
</ul>
<p>Para el desarrollo y la ejecución del proyecto se utilizan herramientas modernas como Node.js v22 y el gestor de paquetes pnpm v10. Asimismo, el repositorio incluye una serie de scripts predefinidos para facilitar las tareas de instalación, compilación y despliegue: pnpm install, pnpm dev, pnpm docs:dev y pnpm build.</p>
</div>
</div>
<div id="las-modificaciones-principales-de-vonsim" class="section level3 hasAnchor" number="5.2.2">
<h3><span class="header-section-number">5.2.2</span> Las modificaciones principales de VonSim<a href="diseño-del-simulador.html#las-modificaciones-principales-de-vonsim" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>Las modificaciones implementadas se alinean con los contenidos curriculares de la asignatura y están fundamentadas en los principios del aprendizaje activo <span class="citation">(<a href="#ref-bonwell1991active">Bonwell and Eison 1991</a>)</span>.</p>
<ol style="list-style-type: decimal">
<li><p>Simplificación del repertorio instruccional para una introducción gradual;</p></li>
<li><p>Reducción a registros y memoria de 8 bits, coherente con la escala de enseñanza;</p></li>
<li><p>Interfaz gráfica esquemática que muestra el flujo de ejecución;</p></li>
<li><p>Funciones interactivas para observar explícitamente el ciclo de instrucción y la interacción de componentes.</p></li>
</ol>
<p>A continuacion se detallan los cambios más relevantes implementados en VonSim8, junto con capturas de pantalla que ilustran las modificaciones realizadas:</p>
<p>En el registro Flags de VonSim se ocultaron inicialmente las banderas O (overflow) y S (signo), dado que en los primeros ejercicios de ensamblador solo se emplean números enteros positivos. No obstante, estas banderas pueden habilitarse posteriormente desde el menú de configuración del simulador, conforme se abordan ejercicios de mayor complejidad.</p>
<div class="figure" style="text-align: center"><span style="display:block;" id="fig:banderas"></span>
<img src="images/flags.png" alt="Registro Flags" width="85%" />
<p class="caption">
Figura 5.7: Registro Flags
</p>
</div>
<p>El flag de interrupcion I solo se muestra cuando el programa lo requiere, por ejemplo, al ejecutar una instrucción de interrupción como <code>INT</code> o <code>IRET</code>. Esto permite a los estudiantes observar cómo se activa y desactiva este flag en función de las operaciones realizadas.</p>
<div class="figure" style="text-align: center"><span style="display:block;" id="fig:banderaI"></span>
<img src="images/flagi.png" alt="Registro de estado I" width="85%" />
<p class="caption">
Figura 5.8: Registro de estado I
</p>
</div>
<p>Se modificó el menú de los controles del simulador.</p>
<div class="figure" style="text-align: center"><span style="display:block;" id="fig:controles"></span>
<img src="images/controles.png" alt="Controles del simulador" width="85%" />
<p class="caption">
Figura 5.9: Controles del simulador
</p>
</div>
<p>En lugar de utilizar registros de 16 bits completos, se emplea únicamente la parte baja de cada registro, lo que simplifica tanto la representación como la manipulación de los datos. Esta decisión responde a la necesidad de reducir la complejidad del modelo, facilitando así la comprensión de los conceptos fundamentales de la arquitectura de computadoras. Además, se ha unificado el criterio de diseño de los registros: todos cuentan ahora con una entrada y una salida independientes, lo que permite visualizar de manera más clara la transferencia de datos entre los registros y la Unidad Aritmético-Lógica (ALU). Esta modificación resulta esencial para comprender el flujo de datos durante el ciclo de instrucción y la interacción entre los distintos componentes del procesador.</p>
<div class="figure" style="text-align: center"><span style="display:block;" id="fig:registros"></span>
<img src="images/registros.png" alt="Registro de 8 bits" width="85%" />
<p class="caption">
Figura 5.10: Registro de 8 bits
</p>
</div>
<p>Se elimino el uso de los registros temporales de la ALU (<code>left</code>, <code>right</code> y <code>result</code>).</p>
<div class="figure" style="text-align: center"><span style="display:block;" id="fig:leftrigth"></span>
<img src="images/leftrigth.png" alt="Eliminación registro temporales left, right y result" width="85%" />
<p class="caption">
Figura 5.11: Eliminación registro temporales left, right y result
</p>
</div>
<p>Los registros <code>SP</code>, <code>ri</code> e <code>id</code> se mantienen ocultos y solo se habilitan automáticamente cuando una instrucción requiere su utilización.</p>
<div class="figure" style="text-align: center"><span style="display:block;" id="fig:idrisp"></span>
<img src="images/idrisp.png" alt="Registro SP, id y ri" width="85%" />
<p class="caption">
Figura 5.12: Registro SP, id y ri
</p>
</div>
<p>La memoria principal se modela como una matriz de 16×16 expresada en hexadecimal, lo que permite almacenar hasta 256 bytes de datos.</p>
<div class="figure" style="text-align: center"><span style="display:block;" id="fig:memoriacomp"></span>
<img src="images/memoriacomp.png" alt="Memoria principal" width="85%" />
<p class="caption">
Figura 5.13: Memoria principal
</p>
</div>
<p>Resalto de la direccion de memoria apuntada por el registro IP en memoria y también resalta la dirección de memoria apuntada por el registro SP.</p>
<div class="figure" style="text-align: center"><span style="display:block;" id="fig:resaltadoip"></span>
<img src="images/resaltadoipsp.png" alt="Resaltado registro IP y registro SP" width="85%" />
<p class="caption">
Figura 5.14: Resaltado registro IP y registro SP
</p>
</div>
<p>Se resalta en color violeta en la memoria principal el espacio destinado al vector de interrupciones en el VonSim8 es de 8 posiciones de memoria desde <code>0x00</code> a <code>0x07</code>:</p>
<div class="figure" style="text-align: center"><span style="display:block;" id="fig:resaltadointsp"></span>
<img src="images/resaltadoint.png" alt="Resaltado vector de interrupciones" width="85%" />
<p class="caption">
Figura 5.15: Resaltado vector de interrupciones
</p>
</div>
<p>Para determinar la dirección de la rutina de tratamiento de interrupción en VonSim, es necesario multiplicar el número de interrupción por 4, ya que cada dirección de rutina ocupa 4 bytes. En cambio, en VonSim8 no es necesario realizar esta multiplicación, dado que cada dirección de rutina de interrupción corresponde a un solo byte. Por lo tanto, la interrupcion <code>INT 0</code> se encuentra en la direccion <code>0x00</code>, la interrupcion <code>INT 6</code> en la direccion <code>0x06</code>, y así sucesivamente.</p>
<p>Se incorporó un visor de instrucciones y datos del programa en memoria, que permite visualizar la instrucción, el tamaño en bytes que ocupa en memoria y la etiqueta asociada a los datos.</p>
<div class="figure" style="text-align: center"><span style="display:block;" id="fig:visorprog"></span>
<img src="images/visorprog.png" alt="Visor de instrucciones y datos del programa en memoria" width="85%" />
<p class="caption">
Figura 5.16: Visor de instrucciones y datos del programa en memoria
</p>
</div>
<p>En VonSim, cuando se escribe un programa en el editor del simulador, es obligatorio que la sección de código inicie con la directiva <code>org 0x2000h</code> y que termine con la directiva <code>end</code>. Esto se debe a que el simulador comienza a ejecutar la primera instrucción a partir de la dirección de memoria <code>0x2000h</code>. De manera complementaria, los datos del programa suelen cargarse a partir de la dirección <code>0x1000h</code> mediante la directiva <code>org 0x1000h</code>.</p>
<p>En VonSim8, el uso de la directiva <code>org</code> para definir la dirección inicial es opcional. Por defecto, si el programa no incluye esta directiva, la primera instrucción se carga en la dirección <code>0x00h</code>. En caso de contener instrucciones de interrupción (INT), el simulador asigna automáticamente la dirección <code>0x08h</code> como punto de inicio, reservando espacio para el vector de interrupciones.</p>
<p>Por una cuestion de compatibilidad se permite cargar programas de manera similar a VonSim, pero en lugar de cargar el programa en la direccion <code>0x2000h</code> se debe cargar en la <code>0x20h</code>. En este caso, el simulador comienza a ejecutar las instrucciones a partir de la dirección <code>0x20h</code>. Para mantener compatibilidad con VonSim, se conserva esta directiva, permitiendo a los usuarios establecer direcciones personalizadas.</p>
<p>Además, en VonSim8 se incorporó la opción de ampliar la fuente en el editor y se añadieron ejemplos prácticos para que el estudiante pueda experimentar directamente con el simulador. También se desarrolló un tour de aprendizaje que guía al usuario a través de las principales funcionalidades, junto con un centro de aprendizaje que ofrece explicaciones y ejemplos básicos.</p>
<div class="figure" style="text-align: center"><span style="display:block;" id="fig:editorvonsim"></span>
<img src="images/editorfuenteejemplo.png" alt="Editor con ampliación de fuente y ejemplos" width="85%" />
<p class="caption">
Figura 5.17: Editor con ampliación de fuente y ejemplos
</p>
</div>
<p>Se ha mejorado el diseño de la unidad de control incorporando, dentro del decodificador, una memoria de control y un secuenciador. Estos componentes permiten representar el ciclo de instrucción de manera detallada, mostrando las microoperaciones y las señales de control generadas en cada etapa del proceso.</p>
<div class="figure" style="text-align: center"><span style="display:block;" id="fig:decodificador"></span>
<img src="images/decodificador.png" alt="Decodificador en VonSim8" width="85%" />
<p class="caption">
Figura 5.18: Decodificador en VonSim8
</p>
</div>
<p>Con el fin de facilitar el aprendizaje del simulador VonSim8 se implementó un tour de aprendizaje que guía a los usuarios a través de las características y funcionalidades del simulador. También se incluye un centro de aprendizaje con explicación de ejemplos básicos.</p>
<div class="figure" style="text-align: center"><span style="display:block;" id="fig:tour"></span>
<img src="images/tour.png" alt="Tour de aprendizaje en VonSim8" width="85%" />
<p class="caption">
Figura 5.19: Tour de aprendizaje en VonSim8
</p>
</div>
<p>A fin de sintetizar las diferencias más relevantes entre VonSim y VonSim8, se presenta la siguiente tabla comparativa. Esta permite visualizar de manera inmediata los cambios introducidos en el diseño y su impacto en la enseñanza de los conceptos fundamentales de arquitectura de computadoras.</p>
<table class="table table-striped table-hover table-condensed table-responsive" style="width: auto !important; margin-left: auto; margin-right: auto;">
<caption>
<span id="tab:comparativavonsim">Tabla 5.3: </span>Comparativa de características entre VonSim y VonSim8
</caption>
<thead>
<tr>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Característica
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
VonSim
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
VonSim8
</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:left;width: 16em; font-weight: bold;border-right:1px solid;">
Registros
</td>
<td style="text-align:left;width: 28em; ">
Registros de 16 bits (AX, BX, CX, DX)
</td>
<td style="text-align:left;width: 32em; ">
Registros de 8 bits, con entrada y salida independientes. Registros SP, RI e ID se ocultan y habilitan automáticamente.
</td>
</tr>
<tr>
<td style="text-align:left;width: 16em; font-weight: bold;border-right:1px solid;">
Registro FLAGS
</td>
<td style="text-align:left;width: 28em; ">
Incluye todas las banderas del 8088 (O, S, Z, C, etc.)
</td>
<td style="text-align:left;width: 32em; ">
Se ocultan inicialmente las banderas O (overflow) y S (signo). El flag I (interrupción) se muestra dinámicamente.
</td>
</tr>
<tr>
<td style="text-align:left;width: 16em; font-weight: bold;border-right:1px solid;">
Controles del simulador
</td>
<td style="text-align:left;width: 28em; ">
Menú de controles estándar
</td>
<td style="text-align:left;width: 32em; ">
Menú de controles modificado y adaptado.
</td>
</tr>
<tr>
<td style="text-align:left;width: 16em; font-weight: bold;border-right:1px solid;">
Directiva org
</td>
<td style="text-align:left;width: 28em; ">
Obligatoria. El código comienza en <code>0x2000h</code> y los datos en <code>0x1000h</code>.
</td>
<td style="text-align:left;width: 32em; ">
Opcional. Por defecto, el código inicia en <code>0x00h</code>. Si hay interrupciones, comienza en <code>0x08h</code>. Compatible con <code>org 0x20h</code>.
</td>
</tr>
<tr>
<td style="text-align:left;width: 16em; font-weight: bold;border-right:1px solid;">
Memoria principal
</td>
<td style="text-align:left;width: 28em; ">
32 KB, organizada en páginas del 8088.
</td>
<td style="text-align:left;width: 32em; ">
Matriz de 16×16 bytes (256 bytes), expresada en hexadecimal, con resaltado dinámico de IP y SP.
</td>
</tr>
<tr>
<td style="text-align:left;width: 16em; font-weight: bold;border-right:1px solid;">
Resaltado de IP y SP
</td>
<td style="text-align:left;width: 28em; ">
No resalta dinámicamente IP y SP en memoria.
</td>
<td style="text-align:left;width: 32em; ">
Resalta en memoria la posición apuntada por IP y SP.
</td>
</tr>
<tr>
<td style="text-align:left;width: 16em; font-weight: bold;border-right:1px solid;">
Vector de interrupciones
</td>
<td style="text-align:left;width: 28em; ">
Vector de interrupciones ocupa varias posiciones, cada rutina ocupa 4 bytes.
</td>
<td style="text-align:left;width: 32em; ">
Vector de interrupciones ocupa 8 posiciones (<code>0x00</code> a <code>0x07</code>), cada rutina ocupa 1 byte.
</td>
</tr>
<tr>
<td style="text-align:left;width: 16em; font-weight: bold;border-right:1px solid;">
Dirección de rutina de interrupción
</td>
<td style="text-align:left;width: 28em; ">
Se multiplica el número de interrupción por 4 para obtener la dirección.
</td>
<td style="text-align:left;width: 32em; ">
La dirección de la rutina de interrupción coincide con el número de interrupción (ej. INT 6 en <code>0x06</code>).
</td>
</tr>
<tr>
<td style="text-align:left;width: 16em; font-weight: bold;border-right:1px solid;">
Visor de instrucciones y datos
</td>
<td style="text-align:left;width: 28em; ">
No incluye visor detallado de instrucciones y datos.
</td>
<td style="text-align:left;width: 32em; ">
Incluye visor de instrucciones y datos, mostrando tamaño y etiquetas.
</td>
</tr>
<tr>
<td style="text-align:left;width: 16em; font-weight: bold;border-right:1px solid;">
Temporales de la ALU
</td>
<td style="text-align:left;width: 28em; ">
Registros temporales <code>left</code>, <code>right</code> y <code>result</code> visibles.
</td>
<td style="text-align:left;width: 32em; ">
Eliminados, para simplificar la representación del ciclo de instrucción.
</td>
</tr>
<tr>
<td style="text-align:left;width: 16em; font-weight: bold;border-right:1px solid;">
Unidad de control
</td>
<td style="text-align:left;width: 28em; ">
Decodificador básico sin memoria de control ni secuenciador.
</td>
<td style="text-align:left;width: 32em; ">
Decodificador mejorado con memoria de control y secuenciador, permite visualizar microoperaciones y señales de control.
</td>
</tr>
<tr>
<td style="text-align:left;width: 16em; font-weight: bold;border-right:1px solid;">
Enfoque pedagógico
</td>
<td style="text-align:left;width: 28em; ">
Mayor fidelidad al procesador Intel 8088, con repertorio más amplio.
</td>
<td style="text-align:left;width: 32em; ">
Simplificación estratégica para reducir carga cognitiva y favorecer aprendizaje progresivo.
</td>
</tr>
<tr>
<td style="text-align:left;width: 16em; font-weight: bold;border-right:1px solid;">
Editor y recursos didácticos
</td>
<td style="text-align:left;width: 28em; ">
Editor estándar, sin ampliación de fuente ni tour de aprendizaje.
</td>
<td style="text-align:left;width: 32em; ">
Editor con ampliación de fuente, ejemplos prácticos, tour de aprendizaje y centro de ayuda.
</td>
</tr>
</tbody>
</table>
</div>
<div id="estructura-del-vonsim8" class="section level3 hasAnchor" number="5.2.3">
<h3><span class="header-section-number">5.2.3</span> Estructura del VonSim8<a href="diseño-del-simulador.html#estructura-del-vonsim8" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>En esta sección se describe la estructura del simulador VonSim8. El diseño de los registros se concibió con un propósito pedagógico: facilitar la comprensión de los modos de direccionamiento y del ciclo de instrucción, elementos fundamentales en el estudio de la Arquitectura de Computadoras <span class="citation">(<a href="#ref-stallings_computer_2021">Stallings 2021</a>)</span>. En la tabla <a href="diseño-del-simulador.html#tab:estructuravonsim8">5.4</a> se describen los componentes principales del simulador, junto con sus características y funcionalidades específicas. Esta tabla proporciona una visión general de la arquitectura del simulador, destacando los elementos clave que componen su estructura:</p>
<table class="table table-striped table-hover table-condensed" style="width: auto !important; margin-left: auto; margin-right: auto;">
<caption>
<span id="tab:estructuravonsim8">Tabla 5.4: </span>Estructura VonSim8: componentes principales y características
</caption>
<thead>
<tr>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Componente
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Características
</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;border-right:1px solid;">
Arquitectura
</td>
<td style="text-align:left;width: 60em; ">
Von Neumann: memoria compartida para datos e instrucciones.
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;border-right:1px solid;">
Registros generales
</td>
<td style="text-align:left;width: 60em; ">
4 registros de propósito general de 8 bits (<code>AL</code>, <code>BL</code>, <code>CL</code>, <code>DL</code>).
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;border-right:1px solid;">
Registros específicos
</td>
<td style="text-align:left;width: 60em; ">
6 registros de propósito específico:
<ul>
<li>
<code>IP</code> (Instruction Pointer)
</li>
<li>
<code>IR</code> (Instruction Register)
</li>
<li>
<code>SP</code> (Stack Pointer)
</li>
<li>
<code>Flags</code> (registro de estado)
</li>
<li>
<code>MAR</code> (Memory Address Register)
</li>
<li>
<code>MBR</code> (Memory Buffer Register)
</li>
</ul>
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;border-right:1px solid;">
Acceso a registros
</td>
<td style="text-align:left;width: 60em; ">
Los registros de propósito general pueden ser accedidos y modificados por el programador. Los específicos son gestionados por la CPU.
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;border-right:1px solid;">
Memoria
</td>
<td style="text-align:left;width: 60em; ">
Memoria principal de 256 bytes, direccionada por un bus de direcciones de 8 bits. Cada posición almacena un byte. La memoria se organiza en celdas de 16 bytes, con dirección inicial <code>0x00</code> y final <code>0xFF</code>.
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;border-right:1px solid;">
Puertos
</td>
<td style="text-align:left;width: 60em; ">
Puertos de la CPU:
<ul>
<li>
Bus de direcciones de 8 bits, gestionado por el buffer <code>MAR</code>.
</li>
<li>
Bus de datos de 8 bits, gestionado por el buffer <code>MBR</code>.
</li>
<li>
Señal de lectura (<code>rd</code>) y escritura (<code>wr</code>), cada una de 1 bit.
</li>
<li>
Señal <code>IO/M</code> (1 bit) para distinguir acceso a memoria o E/S.
</li>
<li>
Señal de petición de interrupción (<code>INTR</code>, 1 bit).
</li>
<li>
Señal de reconocimiento de interrupción (<code>INTA</code>, 1 bit).
</li>
</ul>
</td>
</tr>
</tbody>
</table>
<p>Entre los registros específicos, no accesibles directamente por el programador, se encuentran: <code>SP</code> (<em>Stack Pointer</em>), utilizado para la gestión de la pila; el registro <code>Flags</code> (<em>flags register</em>); el <code>IP</code> (<em>Instruction Pointer</em>), que contiene la dirección de la próxima instrucción a ejecutar; y el <code>IR</code> (<em>Instruction Register</em>), que almacena el byte de la instrucción actualmente en proceso de decodificación y ejecución. Además, existen dos registros dedicados a la transferencia de información entre la CPU y la memoria principal: el <code>MAR</code> (<em>Memory Address Register</em>) encargado de almacenar direcciones de memoria, y el <code>MBR</code> (<em>Memory Buffer Register</em>) que almacena el byte que se quiere propagar o se ha recibido por el bus de datos.</p>
<p>Adicionalmente, se incluyen dos registros auxiliares: <code>ri</code>, destinado al almacenamiento temporal de direcciones, e <code>id</code>, orientado al almacenamiento temporal de datos. Estos registros cumplen una función de apoyo en la ejecución de instrucciones.</p>
</div>
<div id="unidad-de-control" class="section level3 hasAnchor" number="5.2.4">
<h3><span class="header-section-number">5.2.4</span> Unidad de Control<a href="diseño-del-simulador.html#unidad-de-control" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>La unidad de control es responsable de coordinar todas las operaciones de la CPU. Se encarga de:</p>
<ul>
<li><strong>Decodificación de instrucciones</strong>: Interpreta el código de operación de cada instrucción.</li>
<li><strong>Generación de señales de control</strong>: Activa las señales necesarias para ejecutar microoperaciones.</li>
<li><strong>Secuenciación</strong>: Controla el orden de ejecución de las operaciones.</li>
</ul>
<div id="memoria-de-control" class="section level4 hasAnchor" number="5.2.4.1">
<h4><span class="header-section-number">5.2.4.1</span> Memoria de Control<a href="diseño-del-simulador.html#memoria-de-control" class="anchor-section" aria-label="Anchor link to header"></a></h4>
<p>La memoria de control almacena microinstrucciones que guían la ejecución de cada instrucción en el simulador. Una representación visual de esta memoria, organizada en filas (microinstrucciones) y columnas (microoperaciones y señales de control), facilita la comprensión del papel que desempeña en la coordinación de la unidad de control <span class="citation">(<a href="#ref-stallings_computer_2021">Stallings 2021</a>)</span>.</p>
</div>
<div id="secuenciador" class="section level4 hasAnchor" number="5.2.4.2">
<h4><span class="header-section-number">5.2.4.2</span> Secuenciador<a href="diseño-del-simulador.html#secuenciador" class="anchor-section" aria-label="Anchor link to header"></a></h4>
<p>El secuenciador complementa la memoria de control mostrando cómo se controla la secuencia de microoperaciones y las señales de control generadas en cada fase del ciclo de instrucción.</p>
</div>
</div>
<div id="alu" class="section level3 hasAnchor" number="5.2.5">
<h3><span class="header-section-number">5.2.5</span> ALU<a href="diseño-del-simulador.html#alu" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>La ALU (<em>Arithmetic Logic Unit</em>) permite realizar operaciones aritméticas y lógicas de 8 bits. Las operaciones disponibles son: <code>ADD</code>, <code>INC</code>, <code>SUB</code>, <code>DEC</code>, <code>NEG</code>, <code>NOT</code>, <code>AND</code>, <code>OR</code> y <code>XOR</code>. Todas estas operaciones modifican el registro <code>Flags</code>.</p>
<div id="flags" class="section level4 hasAnchor" number="5.2.5.1">
<h4><span class="header-section-number">5.2.5.1</span> Flags<a href="diseño-del-simulador.html#flags" class="anchor-section" aria-label="Anchor link to header"></a></h4>
<p>El registro <code>Flags</code> (banderas de estado) es un registro de 8 bits que contiene las <em>flags</em> mostradas en la siguiente tabla. Este registro no es directamente accesible por el programador, pero puede ser modificado por las operaciones de la ALU y pueden realizarse saltos condicionales en base a sus valores.</p>
<table class="table table-striped table-hover table-condensed table-responsive" style="width: auto !important; margin-left: auto; margin-right: auto;">
<caption>
<span id="tab:tflags">Tabla 5.5: </span>Registro Flags: descripción de las banderas
</caption>
<thead>
<tr>
<th style="text-align:center;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Bit N°
</th>
<th style="text-align:center;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Abreviatura
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Descripción
</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:center;width: 6em; font-weight: bold;border-right:1px solid;">
0
</td>
<td style="text-align:center;width: 10em; ">
Z
</td>
<td style="text-align:left;width: 22em; ">
Flag de cero (Zero)
</td>
</tr>
<tr>
<td style="text-align:center;width: 6em; font-weight: bold;border-right:1px solid;">
1
</td>
<td style="text-align:center;width: 10em; ">
C
</td>
<td style="text-align:left;width: 22em; ">
Flag de acarreo (Carry)
</td>
</tr>
<tr>
<td style="text-align:center;width: 6em; font-weight: bold;border-right:1px solid;">
2
</td>
<td style="text-align:center;width: 10em; ">
O
</td>
<td style="text-align:left;width: 22em; ">
Flag de desbordamiento (Overflow)
</td>
</tr>
<tr>
<td style="text-align:center;width: 6em; font-weight: bold;border-right:1px solid;">
3
</td>
<td style="text-align:center;width: 10em; ">
S
</td>
<td style="text-align:left;width: 22em; ">
Flag de signo (Sign)
</td>
</tr>
<tr>
<td style="text-align:center;width: 6em; font-weight: bold;border-right:1px solid;">
4
</td>
<td style="text-align:center;width: 10em; ">
I
</td>
<td style="text-align:left;width: 22em; ">
Flag de interrupción (Interrupt)
</td>
</tr>
</tbody>
</table>
<p>Los bits restantes del registro Flags se encuentran reservados para posibles extensiones del simulador y no están en uso en la versión actual.</p>
</div>
</div>
<div id="memoria-principal" class="section level3 hasAnchor" number="5.2.6">
<h3><span class="header-section-number">5.2.6</span> Memoria principal<a href="diseño-del-simulador.html#memoria-principal" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>La memoria principal se modela como una matriz de 16×16 expresada en formato hexadecimal, lo que permite almacenar hasta 256 bytes de datos. Esta capacidad resulta suficiente para la mayoría de los programas de ejemplo utilizados en el curso, y su diseño simplificado facilita la comprensión de los conceptos fundamentales asociados a la memoria principal en una computadora.</p>
<div class="figure" style="text-align: center"><span style="display:block;" id="fig:memoria"></span>
<img src="images/memoria.png" alt="Memoria principal" width="85%" />
<p class="caption">
Figura 5.20: Memoria principal
</p>
</div>
</div>
<div id="buses-y-multiplexores" class="section level3 hasAnchor" number="5.2.7">
<h3><span class="header-section-number">5.2.7</span> Buses y multiplexores<a href="diseño-del-simulador.html#buses-y-multiplexores" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>Los buses de datos, direcciones y control se modelan como un conjunto de líneas que permiten la comunicación entre los distintos componentes del sistema. Estos buses resultan esenciales para el intercambio de información entre la CPU, la memoria y los dispositivos de entrada/salida. Además, su diseño modular favorece la posibilidad de expansión en futuras versiones del simulador.</p>
<div class="figure" style="text-align: center"><span style="display:block;" id="fig:buses"></span>
<img src="images/buses.png" alt="Buses" width="85%" />
<p class="caption">
Figura 5.21: Buses
</p>
</div>
<p>Dentro de los buses internos de la CPU se incluyen representaciones gráficas de multiplexores, componentes digitales esenciales que permiten seleccionar entre múltiples fuentes de datos o direcciones durante el ciclo de instrucción. Los multiplexores dirigen las señales hacia los registros y la ALU (Unidad Aritmético-Lógica), facilitando el flujo de datos dentro del procesador. Un multiplexor (MUX) funciona como un conmutador digital que conecta datos de una de n fuentes a la salida. Están dotados de entradas de control capaces de seleccionar una y solo una de las entradas de datos para permitir su transmisión desde la entrada seleccionada hacia dicha salida <span class="citation">(<a href="#ref-mano2017digital">Mano and Ciletti 2017</a>)</span>.</p>
</div>
<div id="repertorio-de-instrucciones-1" class="section level3 hasAnchor" number="5.2.8">
<h3><span class="header-section-number">5.2.8</span> Repertorio de instrucciones<a href="diseño-del-simulador.html#repertorio-de-instrucciones-1" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>El simulador VonSim8 implementa un repertorio reducido de instrucciones, diseñado para facilitar la comprensión de los conceptos fundamentales de la arquitectura de computadoras. Este repertorio incluye instrucciones aritméticas, lógicas, de transferencia de datos y control de flujo, lo que facilita que los estudiantes se familiaricen con las operaciones básicas, evitando la complejidad del repertorio completo de instrucciones x86.</p>
<p>El repertorio de instrucciones del simulador fue concebido como una abstracción pedagógica basada en la arquitectura x86, orientada a optimizar los procesos de enseñanza y aprendizaje en el ámbito educativo. En las primeras etapas del curso, se seleccionan únicamente las instrucciones esenciales, lo que permite introducir de forma gradual y accesible los contenidos fundamentales de la asignatura Arquitectura de Computadoras. Este enfoque progresivo facilita la comprensión de los conceptos clave, evitando la complejidad innecesaria que podría dificultar el aprendizaje inicial <span class="citation">(<a href="#ref-hennessy2017computer">John L. Hennessy and Patterson 2017a</a>; <a href="#ref-tanenbaum_structured_2016">Tanenbaum 2016</a>)</span>. La Tabla <span class="citation">(<a href="#ref-ref"><strong>ref?</strong></a>)</span>(tab:setreducido) presenta un conjunto reducido de instrucciones que abarca las operaciones más relevantes para una etapa introductoria, centradas en la transferencia y procesamiento de datos, así como en el control de flujo. Esta selección estratégica garantiza la accesibilidad de los conceptos básicos de la arquitectura x86 y se ajusta a los objetivos pedagógicos del curso.</p>
<p>Las instrucciones del simulador VonSim8 se dividen en dos categorías principales: las instrucciones de transferencia y procesamiento de datos, y las instrucciones de control de flujo. Las primeras permiten mover datos entre registros y memoria, realizar operaciones aritméticas y lógicas, y manipular el contenido de los registros. Las segundas permiten alterar el flujo de ejecución del programa mediante saltos condicionales e incondicionales, así como la detención del procesador.</p>
<p>Con el objetivo de favorecer el aprendizaje de la programación en ensamblador y la comprensión del ciclo de instrucción, se presenta a continuación un repertorio de instrucciones alineado con el programa de estudio de la asignatura Arquitectura de Computadoras <span class="citation">(<a href="#ref-cd023_25_programa2025">Facultad de Ciencias de la Administración, UNER 2025</a>)</span>.</p>
<table class="table table-striped table-hover table-condensed" style="width: auto !important; margin-left: auto; margin-right: auto;">
<caption>
<span id="tab:setreducido">Tabla 5.6: </span>Tabla de instrucciones de VonSim8
</caption>
<thead>
<tr>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Instrucciones
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
nemónico
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Acción
</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;">
Transferencia de datos
</td>
<td style="text-align:left;width: 15em; ">
MOV
</td>
<td style="text-align:left;width: 25em; ">
Copiar
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;">
Procesamiento de datos
</td>
<td style="text-align:left;width: 15em; ">
ADD
</td>
<td style="text-align:left;width: 25em; ">
Sumar
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;">
</td>
<td style="text-align:left;width: 15em; ">
SUB
</td>
<td style="text-align:left;width: 25em; ">
Restar
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;">
</td>
<td style="text-align:left;width: 15em; ">
CMP
</td>
<td style="text-align:left;width: 25em; ">
Comparar
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;">
Control de flujo
</td>
<td style="text-align:left;width: 15em; ">
JMP
</td>
<td style="text-align:left;width: 25em; ">
Salto incondicional
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;">
</td>
<td style="text-align:left;width: 15em; ">
Jxx
</td>
<td style="text-align:left;width: 25em; ">
Salto condicional si xx=1
</td>
</tr>
<tr>
<td style="text-align:left;width: 25em; font-weight: bold;">
</td>
<td style="text-align:left;width: 15em; ">
HLT
</td>
<td style="text-align:left;width: 25em; ">
Detiene CPU
</td>
</tr>
</tbody>
</table>
<p>El parámetro <code>xx</code> en las instrucciones <code>Jxx</code> hace referencia a diferentes combinaciones de banderas de estado (flags), tales como cero (Z), acarreo (C), signo (S) y desbordamiento (O). La negación de un flag se indica con la letra N, lo que amplía la flexibilidad de control del flujo de ejecución en programas condicionales.</p>
<table class="table table-striped table-hover table-condensed" style="width: auto !important; margin-left: auto; margin-right: auto;">
<caption>
<span id="tab:saltoscondicionales">Tabla 5.7: </span>Saltos condicionales: instrucciones y condiciones
</caption>
<thead>
<tr>
<th style="text-align:center;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Instrucción
</th>
<th style="text-align:center;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Acción
</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:center;width: 18em; font-weight: bold;">
JZ Dirección
</td>
<td style="text-align:center;width: 18em; ">
Salta a <em>Dirección</em> si Z = 1
</td>
</tr>
<tr>
<td style="text-align:center;width: 18em; font-weight: bold;">
JNZ Dirección
</td>
<td style="text-align:center;width: 18em; ">
Salta a <em>Dirección</em> si Z = 0
</td>
</tr>
<tr>
<td style="text-align:center;width: 18em; font-weight: bold;">
JC Dirección
</td>
<td style="text-align:center;width: 18em; ">
Salta a <em>Dirección</em> si C = 1
</td>
</tr>
<tr>
<td style="text-align:center;width: 18em; font-weight: bold;">
JNC Dirección
</td>
<td style="text-align:center;width: 18em; ">
Salta a <em>Dirección</em> si C = 0
</td>
</tr>
<tr>
<td style="text-align:center;width: 18em; font-weight: bold;">
JS Dirección
</td>
<td style="text-align:center;width: 18em; ">
Salta a <em>Dirección</em> si S = 1
</td>
</tr>
<tr>
<td style="text-align:center;width: 18em; font-weight: bold;">
JNS Dirección
</td>
<td style="text-align:center;width: 18em; ">
Salta a <em>Dirección</em> si S = 0
</td>
</tr>
<tr>
<td style="text-align:center;width: 18em; font-weight: bold;">
JO Dirección
</td>
<td style="text-align:center;width: 18em; ">
Salta a <em>Dirección</em> si O = 1
</td>
</tr>
<tr>
<td style="text-align:center;width: 18em; font-weight: bold;">
JNO Dirección
</td>
<td style="text-align:center;width: 18em; ">
Salta a <em>Dirección</em> si O = 0
</td>
</tr>
</tbody>
</table>
<p>Con base en las entrevistas realizadas a los docentes y el análisis de los contenidos del curso, a continuación se presenta el uso pedagógico esperado para cada categoría de instrucciones.</p>
<ul>
<li><strong>Transferencia y procesamiento de datos</strong>: instrucciones que permiten mover datos entre registros y memoria, así como realizar operaciones aritméticas. Estas instrucciones son fundamentales para comprender el flujo de datos en una arquitectura computacional, mostrando cómo se ejecutan operaciones aritméticas de manera análoga a las implementadas en lenguajes de alto nivel como Python:</li>
</ul>
<div class="sourceCode" id="cb5"><pre class="sourceCode python"><code class="sourceCode python"><span id="cb5-1"><a href="diseño-del-simulador.html#cb5-1" tabindex="-1"></a>x<span class="op">=</span><span class="dv">2</span></span>
<span id="cb5-2"><a href="diseño-del-simulador.html#cb5-2" tabindex="-1"></a>y<span class="op">=</span><span class="dv">3</span></span>
<span id="cb5-3"><a href="diseño-del-simulador.html#cb5-3" tabindex="-1"></a>z<span class="op">=</span><span class="dv">0</span></span>
<span id="cb5-4"><a href="diseño-del-simulador.html#cb5-4" tabindex="-1"></a>z <span class="op">=</span> x <span class="op">+</span> y</span></code></pre></div>
<p>La traducción equivalente en lenguaje ensamblador es:</p>
<pre><code>```assembly
x db 2
y db 3
z db 0
mov AL, x   ;Se carga el valor de x (2) en AL
add AL, y   ;Se suma el valor de y (3) a AL (2) = 5
mov z, AL   ;Se guarda el valor del registro AL (5) en z 
hlt
```</code></pre>
<ul>
<li><strong>Control de flujo</strong>: Instrucciones que permiten alterar el flujo de ejecución del programa mediante saltos condicionales e incondicionales, así como la detención del procesador. Estas instrucciones son esenciales para comprender cómo se controlan las decisiones y el flujo de ejecución en un programa. Por ejemplo, lo que posibilita la implementación de estructuras condicionales análogas a las de lenguajes de alto nivel, como Python:</li>
</ul>
<div class="sourceCode" id="cb7"><pre class="sourceCode python"><code class="sourceCode python"><span id="cb7-1"><a href="diseño-del-simulador.html#cb7-1" tabindex="-1"></a>x<span class="op">=</span><span class="dv">2</span></span>
<span id="cb7-2"><a href="diseño-del-simulador.html#cb7-2" tabindex="-1"></a>y<span class="op">=</span><span class="dv">3</span></span>
<span id="cb7-3"><a href="diseño-del-simulador.html#cb7-3" tabindex="-1"></a>z<span class="op">=</span><span class="dv">0</span></span>
<span id="cb7-4"><a href="diseño-del-simulador.html#cb7-4" tabindex="-1"></a><span class="cf">if</span> x <span class="op">==</span> y:</span>
<span id="cb7-5"><a href="diseño-del-simulador.html#cb7-5" tabindex="-1"></a>  z <span class="op">=</span> y  <span class="op">+</span> x</span></code></pre></div>
<p>La traducción equivalente en lenguaje ensamblador es:</p>
<pre><code>```assembly</code></pre>
<p>x db 2
y db 3
z db 0
mov AL, x
cmp AL, y
jz EsIgual
jmp Fin
EsIgual: add AL, y
mov z, AL
Fin: hlt ```</p>
<div class="sourceCode" id="cb9"><pre class="sourceCode python"><code class="sourceCode python"><span id="cb9-1"><a href="diseño-del-simulador.html#cb9-1" tabindex="-1"></a>x<span class="op">=</span><span class="dv">2</span></span>
<span id="cb9-2"><a href="diseño-del-simulador.html#cb9-2" tabindex="-1"></a>y<span class="op">=</span><span class="dv">3</span></span>
<span id="cb9-3"><a href="diseño-del-simulador.html#cb9-3" tabindex="-1"></a>z<span class="op">=</span><span class="dv">0</span></span>
<span id="cb9-4"><a href="diseño-del-simulador.html#cb9-4" tabindex="-1"></a><span class="cf">if</span> x <span class="op">&lt;</span> y:</span>
<span id="cb9-5"><a href="diseño-del-simulador.html#cb9-5" tabindex="-1"></a>  z <span class="op">=</span> y  <span class="op">+</span> x</span></code></pre></div>
<p>La traducción equivalente en lenguaje ensamblador es:</p>
<pre><code>```assembly</code></pre>
<p>x db 2
y db 3
z db 0
mov AL, x
cmp AL, y
jc EsMenor
jmp Fin
EsMenor: add AL, y
mov z, AL
Fin: hlt ```</p>
<p>Por ejemplo, la estructura iterativa <code>while</code> en Python:</p>
<div class="sourceCode" id="cb11"><pre class="sourceCode python"><code class="sourceCode python"><span id="cb11-1"><a href="diseño-del-simulador.html#cb11-1" tabindex="-1"></a>x <span class="op">=</span> <span class="dv">0</span></span>
<span id="cb11-2"><a href="diseño-del-simulador.html#cb11-2" tabindex="-1"></a>suma <span class="op">=</span> <span class="dv">0</span></span>
<span id="cb11-3"><a href="diseño-del-simulador.html#cb11-3" tabindex="-1"></a></span>
<span id="cb11-4"><a href="diseño-del-simulador.html#cb11-4" tabindex="-1"></a><span class="cf">while</span> x <span class="op">&lt;</span> <span class="dv">10</span>:</span>
<span id="cb11-5"><a href="diseño-del-simulador.html#cb11-5" tabindex="-1"></a>    suma <span class="op">=</span> suma <span class="op">+</span> x</span>
<span id="cb11-6"><a href="diseño-del-simulador.html#cb11-6" tabindex="-1"></a>    x <span class="op">=</span> x <span class="op">+</span> <span class="dv">1</span></span></code></pre></div>
<p>La traducción equivalente en lenguaje ensamblador es:</p>
<pre><code>```assembly</code></pre>
<p>x db 1<br />
suma db 0<br />
Condicion: cmp x, 10
jc Bucle ; si x &lt; 10 salta a etiqueta Bucle:
jmp FinBucle ; si no salta a la etiqueta FinBucle:
Bucle: mov BL, x
add suma, BL
add x, 1
jmp Condicion ; salta a Condicion:
FinBucle: hlt ```</p>
<p>Tratamiento de vectores: El simulador permite trabajar con vectores y matrices, lo que facilita la comprensión de cómo se manejan estructuras de datos más complejas en una arquitectura computacional. Por ejemplo, el siguiente código en Python busca el máximo de un vector:</p>
<div class="sourceCode" id="cb13"><pre class="sourceCode python"><code class="sourceCode python"><span id="cb13-1"><a href="diseño-del-simulador.html#cb13-1" tabindex="-1"></a><span class="co"># Búsqueda del máximo en un vector</span></span>
<span id="cb13-2"><a href="diseño-del-simulador.html#cb13-2" tabindex="-1"></a>vector <span class="op">=</span> [<span class="dv">5</span>, <span class="dv">2</span>, <span class="dv">10</span>, <span class="dv">4</span>, <span class="dv">5</span>, <span class="dv">0</span>, <span class="dv">4</span>, <span class="dv">8</span>, <span class="dv">1</span>, <span class="dv">9</span>]</span>
<span id="cb13-3"><a href="diseño-del-simulador.html#cb13-3" tabindex="-1"></a>maximo <span class="op">=</span> <span class="dv">0</span></span>
<span id="cb13-4"><a href="diseño-del-simulador.html#cb13-4" tabindex="-1"></a></span>
<span id="cb13-5"><a href="diseño-del-simulador.html#cb13-5" tabindex="-1"></a><span class="cf">for</span> i <span class="kw">in</span> <span class="bu">range</span>(<span class="bu">len</span>(vector)):</span>
<span id="cb13-6"><a href="diseño-del-simulador.html#cb13-6" tabindex="-1"></a>    <span class="cf">if</span> vector[i] <span class="op">&gt;</span> maximo:</span>
<span id="cb13-7"><a href="diseño-del-simulador.html#cb13-7" tabindex="-1"></a>        maximo <span class="op">=</span> vector[i]</span></code></pre></div>
<p>La traducción equivalente en lenguaje ensamblador es:</p>
<pre><code>```assembly</code></pre>
<p>max db 0
vector db 5, 2, 10, 4, 5, 0, 4, 8, 1, 9
mov CL, 0 ; contador
mov BL, offset vector ; obtiene la dirección del primer elemento del vector
Condicion: cmp CL, 10
jc Bucle ; si x &lt; 10 salta a etiqueta Bucle
jmp FinBucle ; si no salta a la etiqueta FinBucle
Bucle: mov AL, [BL] ; AL = vector[indice]
cmp AL, max
jc Proximo ; si AL &lt; max, salta a Proximo
mov max, AL ; si no, actualiza max
Proximo: add BL, 1 ; BL = BL + 1
add CL, 1 ; CL = CL + 1<br />
jmp Condicion
FinBucle: hlt```</p>
<p>La selección de instrucciones está diseñada para facilitar la comprensión de los procesos esenciales de la arquitectura de computadoras, como la ejecución de operaciones aritméticas, la transferencia de datos entre registros y memoria, y el control del flujo de ejecución. Al emplear un repertorio reducido e inspirado en la arquitectura x86, se logra un equilibrio entre el rigor conceptual y la simplicidad pedagógica.</p>
<p>La implementación de estas instrucciones en el simulador VonSim8 tiene como objetivo ofrecer una experiencia de aprendizaje que favorezca la asimilación de los principios fundamentales de la arquitectura de computadoras, disminuyendo la carga cognitiva en las etapas iniciales y fortaleciendo la transición hacia repertorios más avanzados. El simulador permite al estudiante comprender de manera clara cómo se ejecutan las operaciones aritméticas, cómo se transfieren los datos entre registros y memoria, y cómo se gestiona el flujo de ejecución de un programa.</p>
</div>
<div id="modos-de-direccionamiento-1" class="section level3 hasAnchor" number="5.2.9">
<h3><span class="header-section-number">5.2.9</span> Modos de direccionamiento<a href="diseño-del-simulador.html#modos-de-direccionamiento-1" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>Los modos de direccionamiento especifican cómo el procesador determina la ubicación de los operandos de una instrucción. Estos mecanismos permiten identificar de dónde se obtienen los datos necesarios para ejecutar una operación y dónde se almacena el resultado. En VonSim8 se implementan los siguientes modos de direccionamiento:</p>
<ul>
<li><strong>Registro a registro (<code>Rx</code>, <code>Ry</code>)</strong>: ambos operandos corresponden a registros del procesador; <code>Rx</code> es el registro destino y <code>Ry</code> el registro fuente.</li>
<li><strong>Directo (<code>[M]</code>)</strong>: uno de los operandos es el contenido de una dirección de memoria <code>[M]</code>.</li>
<li><strong>Indirecto (<code>[BL]</code>)</strong>: la dirección del operando se encuentra almacenada en el registro <code>[BL]</code>.</li>
<li><strong>Inmediato (<code>d</code>)</strong>: uno de los operandos es un valor inmediato incluido en la propia instrucción.</li>
</ul>
<p>La Tabla <a href="diseño-del-simulador.html#tab:modosdireccionamiento">5.8</a> resume los modos de direccionamiento disponibles en el simulador para instrucciones de dos operandos e incluye ejemplos ilustrativos de su uso.</p>
<table class="table table-striped table-hover table-condensed" style="width: auto !important; margin-left: auto; margin-right: auto;border-bottom: 0;">
<caption>
<span id="tab:modosdireccionamiento">Tabla 5.8: </span>Tabla de modos de direccionamiento
</caption>
<thead>
<tr>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Destino
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Fuente
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Ejemplo
</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:left;width: 15em; font-weight: bold;border-top: 2px solid #000;">
Registro Rx
</td>
<td style="text-align:left;width: 25em; border-top: 2px solid #000;">
Puede ser:
<ul>
<li>
registro <code>Ry</code>
</li>
<li>
dirección <code>[M]</code>
</li>
<li>
dirección registro <code>[BL]</code>
</li>
<li>
valor inmediato <code>d</code>
</li>
</ul>
</td>
<td style="text-align:left;width: 35em; border-top: 2px solid #000;">
<ul>
<li>
Entre registro: MOV <code>Rx</code>,<code>Ry</code>
</li>
<li>
Directo: MOV <code>Rx</code>,<code>[M]</code>
</li>
<li>
Indirecto: MOV <code>Rx</code>,<code>[BL]</code>
</li>
<li>
Inmediato: MOV <code>Rx</code>,<code>d</code>
</li>
</ul>
</td>
</tr>
<tr>
<td style="text-align:left;width: 15em; font-weight: bold;border-top: 2px solid #000;">
Memoria puede ser:
<ul>
<li>
dirección <code>[M]</code>
</li>
<li>
dirección registro <code>[BL]</code>
</li>
</ul>
</td>
<td style="text-align:left;width: 25em; border-top: 2px solid #000;">
Puede ser:
<ul>
<li>
Registro: <code>Ry</code>
</li>
<li>
valor en la instrucción <code>d</code>
</li>
</ul>
</td>
<td style="text-align:left;width: 35em; border-top: 2px solid #000;">
<ul>
<li>
Directo: MOV <code>[M]</code>,<code>Ry</code>
</li>
<li>
Indirecto: MOV <code>[BL]</code>,<code>Ry</code>
</li>
<li>
Directo-Inmediato: MOV <code>[M]</code>,<code>d</code>
</li>
<li>
Indirecto-Inmediato: MOV <code>[BL]</code>,<code>d</code>
</li>
</ul>
</td>
</tr>
</tbody>
<tfoot>
<tr>
<td style="padding: 0; " colspan="100%">
<span style="font-style: italic;">Nota: </span>
</td>
</tr>
<tr>
<td style="padding: 0; " colspan="100%">
<sup></sup> Las instrucciones de dos operando, tanto de transferencia y procesamiento tienen los mismos modos de direccionamiento.
</td>
</tr>
</tfoot>
</table>
<p>Estos modos de direccionamiento permiten al simulador ejecutar una variedad de operaciones, desde la manipulación directa de registros hasta el acceso flexible a la memoria. Constituyen una base esencial para comprender el flujo de datos en una arquitectura computacional.</p>
<p>Ejemplo de los modos de direccionamiento:</p>
<pre class="assembly"><code>x db 2 
y db 3

; Ejemplo modos direccionamiento
;----------------------
; carga en registro
;----------------------
; Directo
mov al, x

; Por registro
mov dl, al

; Inmediato
mov bl, 16

; Indirecto
mov cl, [bl] ; celda 16 = BL

;----------------------
; Almacenar en memoria
;----------------------
; Directo
mov x, cl

; Indirecto
mov [bl], al

; Directo-Inmediato
mov x, 5

; Indirecto-Inmediato
mov [bl], 4

hlt</code></pre>
</div>
<div id="formato-de-instrucciones" class="section level3 hasAnchor" number="5.2.10">
<h3><span class="header-section-number">5.2.10</span> Formato de instrucciones<a href="diseño-del-simulador.html#formato-de-instrucciones" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<p>El formato de las instrucciones en VonSim8 se fundamenta en una codificación binaria de longitud variable (1, 2 o 3 bytes). Los 4 bits de mayor peso del primer byte corresponden al código de operación (opcode), mientras que los 4 bits restantes pueden contener información adicional sobre los operandos, dependiendo del modo de direccionamiento utilizado. El opcode determina la operación a ejecutar, y los operandos especifican los datos o registros implicados en la instrucción.</p>
<p>Las instrucciones del simulador VonSim8 se agrupan en dos categorías principales: instrucciones de transferencia y procesamiento de datos, e instrucciones de control de flujo.</p>
<table class="table table-striped table-hover table-condensed table-responsive" style="width: auto !important; margin-left: auto; margin-right: auto;">
<caption>
<span id="tab:tisaredu">Tabla 5.9: </span>Categoría de instrucciones y códigos de operación en VonSim8
</caption>
<thead>
<tr>
<th style="text-align:center;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Categoría
</th>
<th style="text-align:center;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Instrucción
</th>
<th style="text-align:center;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Código operación
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Operandos
</th>
<th style="text-align:center;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Acción
</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:center;width: 12em; font-weight: bold;border-right:1px solid;">
Transferencia de datos
</td>
<td style="text-align:center;width: 16em; ">
MOV
</td>
<td style="text-align:center;width: 8em; ">
{0, 1, 2}
</td>
<td style="text-align:left;width: 8em; ">
2
</td>
<td style="text-align:center;width: 32em; ">
Copiar entre registros, cargar a registro, almacenar en memoria
</td>
</tr>
<tr>
<td style="text-align:center;width: 12em; font-weight: bold;border-right:1px solid;">
Procesamiento de datos
</td>
<td style="text-align:center;width: 16em; ">
ADD
</td>
<td style="text-align:center;width: 8em; ">
{3, 4, 5}
</td>
<td style="text-align:left;width: 8em; ">
2
</td>
<td style="text-align:center;width: 32em; ">
Operación aritmética: operando1 ← operando1 + operando2
</td>
</tr>
<tr>
<td style="text-align:center;width: 12em; font-weight: bold;border-right:1px solid;">
</td>
<td style="text-align:center;width: 16em; ">
SUB
</td>
<td style="text-align:center;width: 8em; ">
{6, 7, 8}
</td>
<td style="text-align:left;width: 8em; ">
2
</td>
<td style="text-align:center;width: 32em; ">
Operación aritmética: operando1 ← operando1 - operando2
</td>
</tr>
<tr>
<td style="text-align:center;width: 12em; font-weight: bold;border-right:1px solid;">
</td>
<td style="text-align:center;width: 16em; ">
CMP
</td>
<td style="text-align:center;width: 8em; ">
{9, 10, 11}
</td>
<td style="text-align:left;width: 8em; ">
2
</td>
<td style="text-align:center;width: 32em; ">
Comparación: operando1 - operando2 (no actualiza el destino)
</td>
</tr>
<tr>
<td style="text-align:center;width: 12em; font-weight: bold;border-right:1px solid;">
Control de flujo
</td>
<td style="text-align:center;width: 16em; ">
JMP / Jxx
</td>
<td style="text-align:center;width: 8em; ">
{12}
</td>
<td style="text-align:left;width: 8em; ">
1
</td>
<td style="text-align:center;width: 32em; ">
Salto incondicional JMP, condicionales Jxx
</td>
</tr>
<tr>
<td style="text-align:center;width: 12em; font-weight: bold;border-right:1px solid;">
</td>
<td style="text-align:center;width: 16em; ">
HLT
</td>
<td style="text-align:center;width: 8em; ">
{13}
</td>
<td style="text-align:left;width: 8em; ">
0
</td>
<td style="text-align:center;width: 32em; ">
HLT: detiene el CPU
</td>
</tr>
</tbody>
</table>
<p>Cada instrucción se codifica en un formato binario específico, que incluye un código de operación (opcode) y, en algunos casos, operandos adicionales. La Tabla <a href="diseño-del-simulador.html#tab:instcodif">5.10</a> presenta una lista de las instrucciones implementadas en el simulador, junto con su codificación binaria.</p>
<table class="table table-striped table-hover table-condensed table-responsive" style="width: auto !important; margin-left: auto; margin-right: auto;border-bottom: 0;">
<caption>
<span id="tab:instcodif">Tabla 5.10: </span>Tabla de codificación de instrucciones
</caption>
<thead>
<tr>
<th style="text-align:center;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
CodOp
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Instrucción
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Byte
</th>
<th style="text-align:left;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Codificación
</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
0
</td>
<td style="text-align:left;width: 25em; ">
<code>MOV Rx, Ry</code>
</td>
<td style="text-align:left;width: 35em; ">
1
</td>
<td style="text-align:left;width: 35em; ">
<code>0000 RxRy</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
1
</td>
<td style="text-align:left;width: 25em; ">
<code>MOV Rx, [M]</code>
</td>
<td style="text-align:left;width: 35em; ">
2
</td>
<td style="text-align:left;width: 35em; ">
<code>0001 Rx00 MMMMMMMM</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
1
</td>
<td style="text-align:left;width: 25em; ">
<code>MOV Rx, [BL]</code>
</td>
<td style="text-align:left;width: 35em; ">
1
</td>
<td style="text-align:left;width: 35em; ">
<code>0001 Rx01</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
1
</td>
<td style="text-align:left;width: 25em; ">
<code>MOV Rx, D</code>
</td>
<td style="text-align:left;width: 35em; ">
2
</td>
<td style="text-align:left;width: 35em; ">
<code>0001 Rx10 MMMMMMMM</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
2
</td>
<td style="text-align:left;width: 25em; ">
<code>MOV [M], Ry</code>
</td>
<td style="text-align:left;width: 35em; ">
2
</td>
<td style="text-align:left;width: 35em; ">
<code>0010 00Ry MMMMMMMM</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
2
</td>
<td style="text-align:left;width: 25em; ">
<code>MOV [BL], Ry</code>
</td>
<td style="text-align:left;width: 35em; ">
2
</td>
<td style="text-align:left;width: 35em; ">
<code>0010 01Ry</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
2
</td>
<td style="text-align:left;width: 25em; ">
<code>MOV [M], D</code>
</td>
<td style="text-align:left;width: 35em; ">
3
</td>
<td style="text-align:left;width: 35em; ">
<code>0010 1100 MMMMMMMM dddddddd</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
2
</td>
<td style="text-align:left;width: 25em; ">
<code>MOV [BL], D</code>
</td>
<td style="text-align:left;width: 35em; ">
2
</td>
<td style="text-align:left;width: 35em; ">
<code>0010 1101 MMMMMMMM</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
3
</td>
<td style="text-align:left;width: 25em; ">
<code>ADD Rx, Ry</code>
</td>
<td style="text-align:left;width: 35em; ">
1
</td>
<td style="text-align:left;width: 35em; ">
<code>0011 RxRy</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
4
</td>
<td style="text-align:left;width: 25em; ">
<code>ADD Rx, --</code>
</td>
<td style="text-align:left;width: 35em; ">
Idem
</td>
<td style="text-align:left;width: 35em; ">
<code>0100 ---- --------</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
5
</td>
<td style="text-align:left;width: 25em; ">
<code>ADD [M], --</code>
</td>
<td style="text-align:left;width: 35em; ">
Idem
</td>
<td style="text-align:left;width: 35em; ">
<code>0101 ---- -------- --------</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
6
</td>
<td style="text-align:left;width: 25em; ">
<code>SUB Rx, Ry</code>
</td>
<td style="text-align:left;width: 35em; ">
1
</td>
<td style="text-align:left;width: 35em; ">
<code>0110 RxRy</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
7
</td>
<td style="text-align:left;width: 25em; ">
<code>SUB Rx, --</code>
</td>
<td style="text-align:left;width: 35em; ">
Idem
</td>
<td style="text-align:left;width: 35em; ">
<code>0111 ---- --------</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
8
</td>
<td style="text-align:left;width: 25em; ">
<code>SUB [M], --</code>
</td>
<td style="text-align:left;width: 35em; ">
Idem
</td>
<td style="text-align:left;width: 35em; ">
<code>1000 ---- -------- --------</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
9
</td>
<td style="text-align:left;width: 25em; ">
<code>CMP Rx, Ry</code>
</td>
<td style="text-align:left;width: 35em; ">
1
</td>
<td style="text-align:left;width: 35em; ">
<code>1001 RxRy</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
A
</td>
<td style="text-align:left;width: 25em; ">
<code>CMP Rx, --</code>
</td>
<td style="text-align:left;width: 35em; ">
Idem
</td>
<td style="text-align:left;width: 35em; ">
<code>1010 ---- --------</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
B
</td>
<td style="text-align:left;width: 25em; ">
<code>CMP [M], --</code>
</td>
<td style="text-align:left;width: 35em; ">
Idem
</td>
<td style="text-align:left;width: 35em; ">
<code>1011 ---- -------- --------</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
C
</td>
<td style="text-align:left;width: 25em; ">
<code>JMP M</code>
</td>
<td style="text-align:left;width: 35em; ">
1
</td>
<td style="text-align:left;width: 35em; ">
<code>1100 0000 MMMMMMMM</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
C
</td>
<td style="text-align:left;width: 25em; ">
<code>Jxx M</code>
</td>
<td style="text-align:left;width: 35em; ">
1
</td>
<td style="text-align:left;width: 35em; ">
<code>1100 ffff MMMMMMMM</code>
</td>
</tr>
<tr>
<td style="text-align:center;width: 10em; font-weight: bold;border-right:1px solid;">
D
</td>
<td style="text-align:left;width: 25em; ">
<code>HLT</code>
</td>
<td style="text-align:left;width: 35em; ">
1
</td>
<td style="text-align:left;width: 35em; ">
<code>1101 0000</code>
</td>
</tr>
</tbody>
<tfoot>
<tr>
<td style="padding: 0; " colspan="100%">
<span style="font-style: italic;">Nota: </span>
</td>
</tr>
<tr>
<td style="padding: 0; " colspan="100%">
<sup></sup> Las instrucciones de dos operandos, tanto de transferencia y procesamiento tienen los mismos modos de direccionamiento.&lt;br&gt;Considerando:&lt;br&gt;____: Código de operación de la instrucción, 4 bits.&lt;br&gt;Rx o Ry: Índices de registros de propósito general, 0 a 3, 2 bits cada uno.&lt;br&gt;M: Dirección de memoria 8 bits.&lt;br&gt;ffff: representa el comportamiento de la instrucción 4 bits.&lt;br&gt;d: Dato inmediato 8 bits.&lt;br&gt;MMMMMMMM: Dirección de memoria 8 bits.&lt;br&gt;dddddddd: Dato inmediato 8 bits.
</td>
</tr>
</tfoot>
</table>
<p>La tabla <span class="citation">(<a href="#ref-ref"><strong>ref?</strong></a>)</span>(tab:tablaregistros) presenta los códigos binarios y decimales correspondientes a los registros de propósito general AL, BL, CL y DL, los cuales pueden ser utilizados como Rx y Ry en las instrucciones del simulador.</p>
<table class="table table-striped table" style="width: auto !important; margin-left: auto; margin-right: auto;border-bottom: 0;">
<caption>
<span id="tab:tablaregistros">Tabla 5.11: </span>Tabla de registros del simulador
</caption>
<thead>
<tr>
<th style="text-align:center;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Registros R
</th>
<th style="text-align:center;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Binario
</th>
<th style="text-align:center;font-weight: bold;color: white !important;background-color: rgba(0, 115, 194, 255) !important;">
Decimal
</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:center;width: 7em; ">
AL
</td>
<td style="text-align:center;width: 7em; ">
00
</td>
<td style="text-align:center;width: 7em; ">
0
</td>
</tr>
<tr>
<td style="text-align:center;width: 7em; ">
BL
</td>
<td style="text-align:center;width: 7em; ">
01
</td>
<td style="text-align:center;width: 7em; ">
1
</td>
</tr>
<tr>
<td style="text-align:center;width: 7em; ">
CL
</td>
<td style="text-align:center;width: 7em; ">
10
</td>
<td style="text-align:center;width: 7em; ">
2
</td>
</tr>
<tr>
<td style="text-align:center;width: 7em; ">
DL
</td>
<td style="text-align:center;width: 7em; ">
11
</td>
<td style="text-align:center;width: 7em; ">
3
</td>
</tr>
</tbody>
<tfoot>
<tr>
<td style="padding: 0; " colspan="100%">
<span style="font-style: italic;">Nota: </span>
</td>
</tr>
<tr>
<td style="padding: 0; " colspan="100%">
<sup></sup> Los registros AL, BL, CL y DL corresponden a registros de propósito general de 8 bits.
</td>
</tr>
</tfoot>
</table>
</div>
</div>
<h3> Bibliografía<a href="Biblio.html#Biblio" class="anchor-section" aria-label="Anchor link to header"></a></h3>
<div id="refs" class="references csl-bib-body hanging-indent">
<div id="ref-bonwell1991active" class="csl-entry">
Bonwell, Charles C., and James A. Eison. 1991. <span>“Active Learning: Creating Excitement in the Classroom.”</span> <em>ASHE-ERIC Higher Education Report</em> 1.
</div>
<div id="ref-cd023_25_programa2025" class="csl-entry">
Facultad de Ciencias de la Administración, UNER. 2025. <span>“<span class="nocase">Programa de la asignatura Arquitectura de Computadoras</span>.”</span> Consejo Directivo, Facultad de Ciencias de la Administración, UNER; <a href="https://digesto.uner.edu.ar/documento.frame.php?cod=170316" class="uri">https://digesto.uner.edu.ar/documento.frame.php?cod=170316</a>.
</div>
<div id="ref-vonsim" class="csl-entry">
Facundo Quiroga, Juan Martín Seery, Manuel Bustos Berrondo. 2020. <span>“VonSim - Simulador de Arquitectura de von Neumann.”</span> <a href="https://vonsim.github.io/" class="uri">https://vonsim.github.io/</a>.
</div>
<div id="ref-hennessy2017computer" class="csl-entry">
Hennessy, John L., and David A. Patterson. 2017a. <em>Computer Architecture: A Quantitative Approach</em>. 6th ed. Boston: Morgan Kaufmann.
</div>
<div id="ref-intel8086manual" class="csl-entry">
Intel Corporation. 1979. <em>Intel 8086 Family User’s Manual</em>. Intel Corporation. <a href="https://bitsavers.org/components/intel/8086/9800722-03_The_8086_Family_Users_Manual_Oct79.pdf">https://bitsavers.org/components/intel/8086/9800722-03_The_8086_Family_Users_Manual_Oct79.pdf</a>.
</div>
<div id="ref-mano2017digital" class="csl-entry">
Mano, M. Morris, and Michael D. Ciletti. 2017. <em>Digital Design: With an Introduction to the Verilog HDL, VHDL, and SystemVerilog</em>. Pearson.
</div>
<div id="ref-opensource_licensing_2024" class="csl-entry">
Open Source Initiative. 2024. <span>“Open Source Licenses: Understanding <span>GPL</span>, <span>MIT</span>, and <span>Apache</span> Licenses.”</span> <a href="https://opensource.org/licenses/">https://opensource.org/licenses/</a>.
</div>
<div id="ref-patt2019introduction" class="csl-entry">
Patt, Yale N., and Sanjay J. Patel. 2019. <em>Introduction to Computing Systems: From Bits and Gates to c and Beyond</em>. 3rd ed. New York: McGraw-Hill Education.
</div>
<div id="ref-stallings_computer_2021" class="csl-entry">
Stallings, William. 2021. <em>Computer Organization and Architecture: Designing for Performance</em>. 11th ed. Boston, MA: Pearson.
</div>
<div id="ref-tanenbaum_structured_2016" class="csl-entry">
Tanenbaum, Andrew S. 2016. <em>Structured Computer Organization</em>. Pearson Education India.
</div>
</div>
<div class="footnotes">
<hr />
<ol start="2">
<li id="fn2"><p>VonSim: <a href="https://vonsim.github.io/" class="uri">https://vonsim.github.io/</a><a href="diseño-del-simulador.html#fnref2" class="footnote-back">↩︎</a></p></li>
<li id="fn3"><p>VonSim8: <a href="https://ruiz-jose.github.io/VonSim8/" class="uri">https://ruiz-jose.github.io/VonSim8/</a><a href="diseño-del-simulador.html#fnref3" class="footnote-back">↩︎</a></p></li>
</ol>
</div>
            </section>

          </div>
        </div>
      </div>
<a href="requisitos-de-la-herramienta-y-su-justificación.html" class="navigation navigation-prev " aria-label="Previous page"><i class="fa fa-angle-left"></i></a>
<a href="ciclo-de-la-instrucción.html" class="navigation navigation-next " aria-label="Next page"><i class="fa fa-angle-right"></i></a>
    </div>
  </div>
<script src="libs/gitbook-2.6.7/js/app.min.js"></script>
<script src="libs/gitbook-2.6.7/js/clipboard.min.js"></script>
<script src="libs/gitbook-2.6.7/js/plugin-search.js"></script>
<script src="libs/gitbook-2.6.7/js/plugin-sharing.js"></script>
<script src="libs/gitbook-2.6.7/js/plugin-fontsettings.js"></script>
<script src="libs/gitbook-2.6.7/js/plugin-bookdown.js"></script>
<script src="libs/gitbook-2.6.7/js/jquery.highlight.js"></script>
<script src="libs/gitbook-2.6.7/js/plugin-clipboard.js"></script>
<script>
gitbook.require(["gitbook"], function(gitbook) {
gitbook.start({
  "sharing": {
    "github": "https://github.com/ruiz-jose/Sim-x86-Tesis",
    "facebook": false,
    "twitter": false,
    "linkedin": false,
    "weibo": false,
    "instapaper": false,
    "vk": false,
    "whatsapp": false,
    "all": ["facebook", "twitter", "linkedin", "weibo", "instapaper"]
  },
  "fontsettings": {
    "theme": "white",
    "family": "sans",
    "size": 2
  },
  "edit": {
    "link": "https://github.com/ruiz-jose/Sim-x86-Tesis/edit/main/05-desarrollo.Rmd",
    "text": "Edit"
  },
  "history": {
    "link": null,
    "text": null
  },
  "view": {
    "link": "https://github.com/ruiz-jose/Sim-x86-Tesis/blob/main/05-desarrollo.Rmd",
    "text": null
  },
  "download": ["tesis.pdf"],
  "search": {
    "engine": "fuse",
    "options": null
  },
  "toc": {
    "collapse": "subsection"
  }
});
});
</script>

<!-- dynamically load mathjax for compatibility with self-contained -->
<script>
  (function () {
    var script = document.createElement("script");
    script.type = "text/javascript";
    var src = "true";
    if (src === "" || src === "true") src = "https://cdnjs.cloudflare.com/ajax/libs/mathjax/2.7.9/latest.js?config=TeX-MML-AM_CHTML";
    if (location.protocol !== "file:")
      if (/^https?:/.test(src))
        src = src.replace(/^https?:/, '');
    script.src = src;
    document.getElementsByTagName("head")[0].appendChild(script);
  })();
</script>
</body>

</html>
